(57)【要約】【課題】並列接続されたパワー半導体素子のゲート電圧のばらつきを抑制して動作の信頼性を向上する。【解決手段】並列接続されたパワー半導体素子（２１）を個別のゲート駆動回路（３ＯＡＵ，３０ＢＵ）を用いて制御する電力変換装置である。各ゲート駆動装置（３ＯＡＵ，３０ＢＵ）は、並列接続された各パワー半導体素子（２１）のゲート電流の帰路が互いに分離されるように構成される。【選択図】図１
2015111963.tif 000002
【特許請求の範囲】
【請求項１】
並列接続されたパワー半導体素子を個別のゲート駆動回路を用いて制御する電力変換装置であって、
前記各ゲート駆動装置は、前記各パワー半導体素子のゲート電流の帰路が互いに分離されるように構成されていることを特徴とする電力変換装置。
【請求項２】
前記各ゲート駆動回路は、指示信号を伝達する伝達回路要素と、この伝達回路要素から出力される信号に応じて作動する出力回路とを備え、前記各ゲート駆動回路の前記伝達回路要素を共通化したことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記出力回路は、対応する前記パワー半導体素子のゲートに対して所定の順バイアス電圧と逆バイアス電圧を選択的に出力するように構成されていることを特徴とする請求項２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列接続されたパワー半導体素子を個別のゲート駆動回路によって制御する電力変換装置に関する。
【背景技術】
【０００２】
図３に、従来の電力変換装置（例えば、三相インバータ）の主回路の一例を示す。この主回路は、直流電源１００とインテリジェントパワーモジュール（以下、ＩＰＭと略称する）２００とを有する。ＩＰＭ２００は、電源１００の正極と負極間に並列接続した３つのアーム対と、それらのアーム対を構成するパワー半導体素子２０１のそれぞれに対して接続されたゲート駆動回路２０３（図では、１個のみが示されている）とを備えている。
パワー半導体素子２０１としては、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が使用される。各パワー半導体素子２０１にはダイオード２０２が逆並列接続され、また、ゲート駆動回路２０３には電源３００が接続されている。
各ゲート駆動回路２０３は、図示しない外部装置からの指令信号Ｓｃに応じてゲート駆動信号を発生し、対応するパワー半導体素子２０１をオンオフ制御する。
【０００３】
図４にゲート駆動回路２０３の構成例を示す。このゲート駆動回路２０３は、電源３００の正極と負極間に直列接続された出力段スイッチ素子Ｓ１，Ｓ２を備え、スイッチ素子Ｓ１がオンした場合にパワー半導体素子２０１がオンするとともに、スイッチ素子Ｓ２がオンした場合にパワー半導体素子２０１がオフする。スイッチ素子Ｓ１，Ｓ２には、例えばＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ）が使用される。
遅延回路Ｄ１は、指令信号ＳｃをバッファＢ１を介して入力して、この指令信号Ｓｃの立ち上がりを遅延させる。また、遅延回路Ｄ２は、指令信号ＳｃをバッファＢ１及びインバータＩ２を介して入力して、この制御信号Ｓｃの立ち下がりを遅延させる。遅延回路Ｄ１の出力信号はインバータＩ１によって反転されたのちスイッチ素子Ｓ１に与えられ、一方、遅延回路Ｄ２の出力信号はスイッチ素子Ｓ２に直接与えられる。この遅延回路Ｄ１，Ｄ２は、スイッチ素子Ｓ１，Ｓ２を同時オンさせないためと、ノイズによる誤動作を防止するために設けられている。
【０００４】
図５は、大容量化を図るためにＩＰＭ２００Ａ，ＩＰＭ２００Ｂを並列接続した構成を示す。この図３においては、図４に示す要素と共通する要素に対応する符号を付してある。ＩＰＭ２００Ａのゲート駆動回路２０３Ａは、遅延回路Ｄ１Ａとスイッチ素子Ｓ１Ａとの間にナンド回路Ｎ１Ａを設けるとともに、遅延回路Ｄ２Ａとスイッチ素子Ｓ２Ａとの間にアンド回路Ａ２Ａを設けてある。ＩＰＭ２００Ｂのゲート駆動回路２０３Ｂは、上記ナンド回路Ｎ１Ａ及びアンド回路Ａ２Ａに対応するナンド回路Ｎ１Ｂ及びアンド回路Ａ２Ｂを有する。
【０００５】
遅延回路Ｄ１Ａの出力信号は、ナンド回路Ｎ１Ａの一方の入力端子とナンド回路Ｎ１Ｂの一方の入力端子に入力され、遅延回路Ｄ２Ａの出力信号は、アンド回路Ａ１Ａの一方の入力端子とアンド回路Ａ１Ｂの一方の入力端子に入力される。また、遅延回路Ｄ１Ｂの出力信号は、ナンド回路Ｎ１Ｂの他方の入力端子とナンド回路Ｎ１Ａの他方の入力端子に入力され、遅延回路Ｄ２Ｂの出力信号は、アンド回路Ａ１Ｂの他方の入力端子とアンド回路Ａ１Ａの他方の入力端子に入力される。
この結果、ゲート駆動回路２０３Ａ，２０３Ｂのスイッチ素子Ｓ１Ａ，Ｓ１ＢまたはＳ２Ａ，Ｓ２Ｂがほぼ同時にオン，オフされることになるので、並列接続されたＩＰＭ２００Ａのパワー半導体素子２０１ＡとＩＰＭ２００Ｂのパワー半導体素子２０１Ｂのスイッチング時間のばらつきが抑制される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】２００２−３６９４９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図５に点線で示すように、ＩＰＭ２００Ａのナンド回路Ｎ１Ａ及びアンド回路Ａ１Ａは電源３００Ａから給電され、ＩＰＭ２００Ｂのナンド回路Ｎ１Ｂ及びアンド回路Ａ１Ｂは電源３００Ｂから給電される。また、ゲート駆動回路２０３Ａ，２０３Ｂ間で信号の伝送が行なわれることから、該回路２０３Ａ，２０３Ｂのグランドライン相互は点線で示すように共通化されている。
【０００８】
ＩＰＭ２００Ａ，２００Ｂのパワー半導体素子２０１Ａ，２０１Ｂを流れる電流は、該ＩＰＭ２００Ａ，２００Ｂを構成する回路要素の遅延時間のばらつきの影響でバランスしないのが通常であり、この場合、パワー半導体素子２０１Ａのエミッタから負荷Ｌに至る配線ＷＡでの起電圧と、パワー半導体素子２０１Ｂのエミッタから負荷Ｌに至る配線ＷＢでの起電圧とに差を生じる。そして、例えば、配線ＷＡでの起電圧が配線ＷＢでの起電圧よりも高い場合、ゲート駆動回路２０３Ａ，２０３Ｂのグランドラインを含むループ回路に矢印で示すようなループ電流Ｉｃが流れることになる。パワー半導体素子２０１Ａ，２０１Ｂの定格電流が１０００Ａである場合、このループ電流Ｉｃは２０Ａ程度になることが確認されている。
このループ電流Ｉｃに基づいて誘起される配線ＷＡでの起電圧と配線ＷＢでの起電圧の差は、パワー半導体素子２０１Ａのゲート電圧とパワー半導体素子２０１Ｂのゲート電圧の差をもたらし、これは、ターンオンタイミングについての誤動作を招いて、スイッチング損失を極端に増加させるおそれがある。
【０００９】
そこで、本発明の課題は、並列接続されたパワー半導体素子のゲート電圧のばらつきを抑制して動作の信頼性を向上することができる電力変換装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、並列接続されたパワー半導体素子を個別のゲート駆動回路を用いて制御する電力変換装置の改良に係るものである。前記各ゲート駆動装置は、前記各パワー半導体素子のゲート電流の帰路が互いに分離されるように構成される。
【００１１】
実施形態に係る前記各ゲート駆動回路は、指示信号を伝達する伝達回路要素と、この伝達回路要素から出力される信号に応じて作動する出力回路とを備える。この場合、前記各ゲート駆動回路の前記伝達回路要素を共通化することによって、前記各パワー半導体素子の動作の同期性を向上することができる。
【００１２】
前記出力回路は、対応する前記パワー半導体素子のゲートに対して所定の順バイアス電圧と逆バイアス電圧を選択的に出力するように構成することができる。
【発明の効果】
【００１３】
本発明によれば、各パワー半導体素子のゲート電流の帰路が互いに分離されているので、それらの帰路を含むループ回路か形成されない。従って、各パワー半導体素子のゲート電圧のばらつきが抑制されて動作の信頼性が向上する。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る電力変換装置の実施形態を示す回路図である。
【図２】本発明に係る電力変換装置の他の実施形態を示す回路図である。
【図３】インテリジェントパワーモジュールを用いた従来の電力変換装置の一例を示す回路図である。
【図４】図３の電力変換装置におけるゲート駆動回路の構成を示す回路図である。
【図５】インテリジェントパワーモジュールを並列接続した電力変換装置の構成を示す回路図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照しながら本発明の一実施形態を説明する。
図１は、本発明の一実施形態に係る電力変換装置の構成を示す回路図である。この電力変換装置は、直流電源１、パワーモジュール２Ａ，２Ｂ及びゲート駆動モジュール３Ａ，３Ｂを備え、パワーモジュール２Ａ，２Ｂ内のパワー半導体素子のスイッチング動作によって直流電源１の出力電力を所望の電力に変換する。この電力変換装置によって変換された電力は、負荷４に供給される。
【００１６】
パワーモジュール２Ａは、直列接続されたパワー半導体素子２１，２２と、これらのパワー半導体素子２１，２２にそれぞれ逆並列接続されたフリーホイール・ダイオード２３，２４とを備えている。パワー半導体素子２１，２２の直列接続点は、端子２７を介して負荷４の一端に接続されている。パワーモジュール２Ｂも同様の構成を有する。
パワーモジュール２Ａ，２Ｂは、直流電源１の正極と負極間に互いに並列に接続されている。このように２つのパワーモジュール２Ａ，２Ｂを並列接続するのは、大容量化を図るためである。本実施形態においては、パワー半導体素子２１，２２としてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）が使用されている。
【００１７】
ゲート駆動モジュール３Ａは、ゲート駆動回路３０ＡＵ及びゲート駆動回路３０ＡＬを有する。ゲート駆動回路３０ＡＵは、正負の電圧（例えば±１５Ｖ）を出力する電源部３１を備え、図示していない制御回路からの上アーム用指令信号ＳＵをインバータ４ＡＵを介して入力する。インバータ４ＡＵの出力信号は、フォトカプラ３２及び増幅器３３を介してバッファとして機能する出力回路３４に入力される。
出力回路３４は、電源部３１の正極と負極間に接続されたトランジスタの相補対を備え、指令信号ＳＵがゲートオンを指令している場合及びゲートオフを指令している場合に、それぞれゲートオン信号（約+１５Ｖ）及びゲートオフ信号（約−１５Ｖ）を端子３５，３６間に出力する。なお、端子３６は電源部３１の中間極（０Ｖ）に接続されている。
端子３５はゲート抵抗４１及びダイオード４２を介してパワーモジュール２Ａの端子２５に接続され、端子３６は該パワーモジュール２Ａの端子２６に接続されている。パワーモジュール２Ａの端子２５，２６には、パワー半導体素子２１のゲート、エミッタがそれぞれ接続されており、従って、ゲート駆動回路３０から出力されるゲート駆動信号（ゲートオン信号またはゲートオフ信号）は、該パワー半導体素子２１のゲート・エミッタ間に入力される。
【００１８】
ゲート駆動モジュール３Ａの他方のゲート駆動回路３０ＡＬも同様の構成を有する。このゲート駆動回路３０ＡＬは、上記制御回路からの下アーム用指令信号ＳＬをインバータ４ＡＬを介して入力するので、この指令信号ＳＬの指令に対応するゲート駆動信号をパワーモジュール２Ａの下アーム側のパワー半導体素子２２のゲート・エミッタ間に出力する。
【００１９】
ゲート駆動モジュール３Ｂは、ゲート駆動モジュール３Ａのゲート駆動回路３０ＡＵ，３０ＡＬと同一の構成を有するゲート駆動回路３０ＢＵ，３０ＢＬを備えている。
ゲート駆動回路３０ＢＵ，３０ＢＬは、それぞれ指令信号ＳＵ，ＳＬをインバータ４ＢＵ，４ＢＬを介して入力する。従って、ゲート駆動回路３０ＢＵは、指令信号ＳＵの指令に対応するゲート駆動信号をパワーモジュール２Ｂの上アーム側パワー半導体素子２１に出力し、また、ゲート駆動回路３０ＢＬは、指令信号ＳＬの指令に対応するゲート駆動信号をパワーモジュール２Ｂの下アーム側パワー半導体素子２２に出力する。
【００２０】
ここで、ゲート駆動回路３０ＡＵの端子３６からパワーモジュール２Ａの端子２６に至るラインと、ゲート駆動回路３０ＢＵの端子３６からパワーモジュール２Ｂの端子２６に至るラインとが分離していないとすると、これらのラインは、パワーモジュール２Ａの端子２７から負荷４に至るラインと、パワーモジュール２Ｂの端子２７から負荷４に至るラインと共にループ回路を構成することになる。
この場合、パワーモジュール２Ａの端子２７から負荷４に至るラインの配線インダクタンスに基づいて誘起される電圧と、パワーモジュール２Ｂの端子２７から負荷４に至るラインの配線インダクタンスに基づいて誘起される電圧との差に基づくループ電流が上記ループ回路に流れることになる。そして、このループ電流は、結果的にパワーモジュール２Ａのパワー半導体素子２１のゲート電圧とパワーモジュール２Ｂのパワー半導体素子２１のゲート電圧の差をもたらすので、ターンオンタイミングについての誤動作を招く要因になる。
【００２１】
しかし、本実施形態に係る電力変換装置によれば、ゲート駆動回路３０ＡＵの端子３６からパワーモジュール２Ａの端子２６に至るラインと、ゲート駆動回路３０ＢＵの端子３６からパワーモジュール２Ｂの端子２６に至るラインとが分離されているので、つまり、パワーモジュール２Ａ、２Ｂにおける各パワー半導体素子２１のゲート電流の帰路が互いに分離されているので、上記のようなループ回路が構成されることがなく、従って動作の信頼性が向上する。
【００２２】
図２に本発明の他の実施形態を示す。本実施形態に係る電力変換装置は、図１に示した電力変換装置と次の点で相違する。
すなわち、本実施形態に係る電力変換装置は、図１に示すインバータ４ＢＵ，４ＢＬが省略されている点と、ゲート駆動回路３０ＡＵの増幅器３３の出力端子とゲート駆動回路３０ＢＵのバッファ３４の入力端子とが配線５１によって接続されている点と、ゲート駆動回路３０ＡＵの電源３１の負極とゲート駆動回路３０ＢＵの電源３１の負極とが配線５２によって接続されている点と、ゲート駆動回路３０ＡＬとゲート駆動回路３０ＢＬ相互間において上記に準じた接続がなされている点と、において図１に示した電力変換装置と相違している。
【００２３】
本実施形態に係る電力変換装置によれば、指示信号ＳＵを伝達する伝達回路要素（フォトカプラ３２及び増幅器３３）がゲート駆動回路３０ＡＵ，３０ＢＵによって共用され、指示信号ＳＬを伝達する伝達回路要素がゲート駆動回路３０ＡＬ，３０ＢＬによって共用される。従って、ゲート駆動モジュール３Ａ，３Ｂから出力されるゲート駆動信号相互の同期性が向上し、結果的に、パワーモジュール２Ａ，２Ｂの動作の同期性が向上する。
なお、上記各実施形態では、パワーモジュールの並列接続数が２であるが、本発明はこの並列接続数が３以上の場合においても適用することができる。
【符号の説明】
【００２４】
１  直流電源
２Ａ，２Ｂ  パワーモジュール
２１，２２  パワー半導体素子
２３，２４  フリーホイール・ダイオード
３Ａ，３Ｂ  ゲート駆動モジュール
３０ＡＵ，３０ＡＬ  ゲート駆動回路
３１  電源部
３２  フォトカプラ
３３  増幅器
３４  出力回路
４  負荷
４１  ゲート抵抗
４２  ダイオード
５１，５２  ライン
【図１】
2015111963.tif 000003
【図２】
2015111963.tif 000004
【図３】
2015111963.tif 000005
【図４】
2015111963.tif 000006
【図５】
2015111963.tif 000007