(57)【要約】【課題】Ｇｅ系半導体装置、その製造方法、及び光インターコネクトシステムに関し、薄い低温成長Ｇｅ層を用いてその上部に形成される高温成長Ｇｅ層の結晶性の劣化を抑制する。【解決手段】表面が単結晶Ｓｉ層である基板上に突起状部と濡層部とを有する島状Ｓｉ1-ｘＧｅｘ層（但し、０＜ｘ≦１）を設け、その上に二次元成長Ｓｉ1-ｙＧｅｙ層（但し、０＜ｙ≦１）を設ける。【選択図】図１
2015162571.tif 000002
【特許請求の範囲】
【請求項１】
表面が単結晶Ｓｉ層である基板と、
前記基板上の設けた突起状部と濡層部とを有する島状Ｓｉ1-ｘＧｅｘ層（但し、０＜ｘ≦１）と、
前記島状Ｓｉ1-ｘＧｅｘ層上に設けられた二次元成長Ｓｉ1-ｙＧｅｙ層（但し、０＜ｙ≦１）と
を有することを特徴とするＧｅ系半導体装置。
【請求項２】
前記島状Ｓｉ1-ｘＧｅｘ層の平均高さが５ｎｍ乃至１５ｎｍであることを特徴とする請求項１に記載のＧｅ系半導体装置。
【請求項３】
前記島状Ｓｉ1-ｘＧｅｘ層をｐ型層とし、前記二次元成長Ｓｉ1-ｙＧｅｙ層にｎ型領域を形成して、ｐｎ接合構造或いはｐｉｎ接合構造のいずれかの光機能素子を形成したことを特徴とする請求項１または請求項２に記載のＧｅ系半導体装置。
【請求項４】
前記基板の表面の単結晶Ｓｉ層の一部を光導波路とするとともに、前記光導波路と前記光機能素子を光学的に結合したことを特徴とする請求項３に記載のＧｅ系半導体装置。
【請求項５】
複数の前記光機能素子を並列に配置したことを特徴とする請求項４に記載のＧｅ系半導体装置。
【請求項６】
表面が単結晶Ｓｉ層である基板上に、減圧化学気相成長法により、３００℃乃至４００℃の成長温度で、少なくともＧｅを種元素とするガスを供給することにより突起状部と濡層部とを有する島状Ｓｉ1-ｘＧｅｘ層（但し、０＜ｘ≦１）を成長する第１の成長工程と、
前記島状Ｓｉ1-ｘＧｅｘ層上に、減圧化学気相成長法により、６００℃乃至８００℃の成長温度で少なくともＧｅを種元素とするガスを供給することにより二次元成長Ｓｉ1-ｙＧｅｙ層（但し、０＜ｙ≦１）を成長する第２の工程と
を有することを特徴とするＧｅ系半導体装置の製造方法。
【請求項７】
請求項５に記載のＧｅ系半導体装置の光機能素子を電界吸収型変調器とした集積型光送信器と、
請求項５に記載のＧｅ系半導体装置の光機能素子を半導体受光素子とした集積型光受信器と、
前記集積型光送信器と前記集積型光受信器との間を接続する光ファイバと
を備えたことを特徴とする光インターコネクトシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステムに関するものであり、例えば、光通信およびデータ通信用の光受信器等の光機能素子を表面が単結晶Ｓｉの基板上に設ける技術に関するものである。
【背景技術】
【０００２】
近年のサーバＣＰＵ間のデータ伝送量の増大に伴い、従来のＣｕ配線を用いた電気信号による伝送での対応が限界に近づきつつある。このボトルネックを解消するためには、光インターコネクト、すなわち、光信号によるデータ伝送が必要とされる。
【０００３】
さらには、低消費電力、小面積化の観点から、光送受信に必要となる光送信器、光変調器、受信器、光合分波器等の各種光コンポーネントをＳｉ基板上に集積化することが必要となる。その場合、Ｓｉ基板上に形成した光導波路での損失が小さい波長１．３０μｍ〜１．５５μｍを伝送波長帯として使用することが好ましい。
【０００４】
このような波長帯での光伝送で適用されるＳｉ基板上の受信器（フォトディテクター）には、Ｓｉと同じＩＶ族で１．５５μｍ近傍に吸収端を有するＧｅを吸収層として適用することが好ましい。
【０００５】
しかし、Ｓｉ基板上にＧｅ層をエピタキシャル成長させた場合には、４．２％格子定数差に起因してＧｅ層に貫通転位や欠陥が発生する。このような貫通転位や欠陥は光吸収により内部で発生したフォトキャリアをトラップし、フォトディテクターの応答感度を低下させることになる。したがって、フォトディテクターの応答感度を高めるには、Ｇｅ層に発生する貫通転位や欠陥等の結晶欠陥を低減する必要がある。
【０００６】
このような問題を解決するために、Ｇｅ層の成長初期の成長温度を３００℃〜４００℃の低温とし、その後、温度を上げて６００℃〜７００℃の高温で成長することが提案されている（例えば、非特許文献１参照）。このような、低温成長−高温成長の組み合わせにより、貫通転位や欠陥は低温成長層／高温成長層の界面にルーピングされて高温成長層における貫通転位や欠陥の密度を低減することができる。
【０００７】
この低温成長層／高温成長層法に関して、低温成長層の厚さが高温成長層の品質（表面ラフネス）に与える影響が検討されている（例えば、非特許文献２参照）。この検討では、厚さが３０ｎｍと厚さが６０ｎｍの低温成長Ｇｅ層上に厚さ約９００ｎｍの高温成長Ｇｅ層を形成し、両者の表面ラフネスを比較している。その結果、島状Ｇｅ層のコアレッセンスが不十分な状態でラフネスが大きい３０ｎｍの低温成長Ｇｅ層を下地にした場合には、上部に形成する高温成長Ｇｅ層の表面のラフネスも大きくなる。そのため、良好な高温成長Ｇｅ結晶の形成のためには、低温成長Ｇｅ層の厚さとして、最低６０ｎｍの厚さを必要と結論付けている。
【０００８】
図２１は、従来の低温成長Ｇｅ層の説明図であり、図２１（ａ）はｐ型Ｓｉ基板上に非特許文献１に記載の成長温度約４００℃で厚さが６０ｎｍに成長した低温成長Ｇｅ層の断面のＴＥＭ（透過顕微鏡）像であり、層状成長、即ち、二次元成長しているのが分かる。図２１（ｂ）は、この６０ｎｍの低温成長Ｇｅ層上に高温成長Ｇｅ層を設けて全体の膜厚を５００ｎｍにした場合のＡＦＭ（原子間力顕微鏡）像であり、エッチピット（欠陥）密度は、１×１０８ｃｍ−２程度であった。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】Ｖ．Ａ．Ｓｈａｈ，Ａ．Ｄｏｂｂｉｅ，Ｍ．Ｍｙｒｏｎｏｖ，Ｄ．Ｒ．Ｌｅａｄｌｅｙ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ Ｖｏｌ．５１９ （２０１１）ｐｐ.７９１１−７９１７
【非特許文献２】Ｏｌｕｗａｍｕｙｉｗａ Ｏ．Ｏｌｕｂｕｙｉｄｅ，Ｄａｖｉｄ Ｔ． Ｄａｎｉｅｌｓｏｎ，Ｌｉｏｎｅｌ Ｃ．Ｋｉｍｅｒｌｉｎｇ，Ｊｕｄｙ Ｌ．Ｈｏｙｔ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ Ｖｏｌ．５０８ （２００６）ｐｐ．１４−１９
【非特許文献３】Ｇｉａｎｌｏｒｅｎｚｏ Ｍａｓｉｎｉ，Ｌｏｒｅｎｚｏ Ｃｏｌａｃｅ，Ｇａｅｔａｎｏ Ａｓｓａｎｔｏ，Ｈｓｉｎ−Ｃｈｉａｏ Ｌｕａｎ，ａｎｄ Ｌｉｏｎｅｌ Ｃ．Ｋｉｍｅｒｌｉｎｇ，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，Ｖｏｌ．４８，Ｎｏ．６，ＪＵＮＥ ２００１
【発明の概要】
【発明が解決しようとする課題】
【００１０】
一方で、例えば、非特許文献１に示されているように、低温成長Ｇｅ層は非平衡度の高い条件での成長のため、結晶欠陥が非常に多いことが知られている。さらに、Ｇｅ結晶中の結晶欠陥は、アクセプタ準位として作用し、その結果、Ｇｅ結晶はｐ型化することが知られている（例えば、非特許文献３参照）。
【００１１】
低温成長層／高温成長層からなるＧｅ結晶をフォトディテクターへ適用した場合には、上述のようにｐ型化した低温成長Ｇｅ層で吸収された光はフォトキャリアの発生に寄与しない。そのため、フォトディテクターの効率を高めるためには、低温成長Ｇｅ層を可能な限り薄くする必要がある。
【００１２】
しかしながら、非特許文献２に示されているように、低温成長Ｇｅ層を薄くすると高温成長Ｇｅ層の結晶劣化をもたらすことになる。
【００１３】
したがって、Ｇｅ系半導体を用いた半導体装置において、薄い低温成長Ｇｅ層を用いてその上部に形成される高温成長Ｇｅ層の結晶性の劣化を抑制することを目的とする。
【課題を解決するための手段】
【００１４】
開示する一観点からは、表面が単結晶Ｓｉ層である基板と、前記基板上の設けた突起状部と濡層部とを有する島状Ｓｉ1-ｘＧｅｘ層（但し、０＜ｘ≦１）と、前記島状Ｓｉ1-ｘＧｅｘ層上に設けられた二次元成長Ｓｉ1-ｙＧｅｙ層（但し、０＜ｙ≦１）とを有することを特徴とするＧｅ系半導体装置が提供される。
【００１５】
また、開示する別の観点からは、表面が単結晶Ｓｉ層である基板上に、減圧化学気相成長法により、３００℃乃至４００℃の成長温度で、少なくともＧｅを種元素とするガスを供給することにより突起状部と濡層部とを有する島状Ｓｉ1-ｘＧｅｘ層（但し、０＜ｘ≦１）を成長する第１の成長工程と、前記島状Ｓｉ1-ｘＧｅｘ層上に、減圧化学気相成長法により、６００℃乃至８００℃の成長温度で少なくともＧｅを種元素とするガスを供給することにより二次元成長Ｓｉ1-ｙＧｅｙ層（但し、０＜ｙ≦１）を成長する第２の工程とを有することを特徴とするＧｅ系半導体装置の製造方法が提供される。
【００１６】
また、開示するさらに別の観点からは、上述のＧｅ系半導体装置の光機能素子を電界吸収型変調器とした送信器と、上述のＧｅ系半導体装置の光機能素子を半導体受光素子とした受信器と、前記送信器と前記受信器との間を接続する光ファイバとを備えた光インターコネクトシステムが提供される。
【発明の効果】
【００１７】
開示のＧｅ系半導体装置、その製造方法、及び光インターコネクトシステムによれば、薄い低温成長Ｇｅ層を用いてその上部に形成される高温成長Ｇｅ層の結晶性の劣化を抑制することが可能になる。それによって、フォトディテクターの効率改善が可能になる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態のＧｅ系半導体装置の構成説明図である。
【図２】島状Ｓｉ１−ｘＧｅｘ層の成長直後の結晶状態の説明図である。
【図３】二次元成長Ｓｉ１−ｙＧｅｙ層の成長後の状態の説明図である。
【図４】本発明の実施例１の半導体受光素子の透視斜視図である。
【図５】本発明の実施例１の半導体受光素子の製造工程の途中までの説明図である。
【図６】本発明の実施例１の半導体受光素子の製造工程の図５以降の途中までの説明図である。
【図７】本発明の実施例１の半導体受光素子の製造工程の図６以降の途中までの説明図である。
【図８】本発明の実施例１の半導体受光素子の製造工程の図７以降の途中までの説明図である。
【図９】本発明の実施例１の半導体受光素子の製造工程の図８以降の途中までの説明図である。
【図１０】本発明の実施例１の半導体受光素子の製造工程の図９以降の説明図である。
【図１１】本発明の実施例２の半導体光変調素子の透視斜視図である。
【図１２】本発明の実施例２の半導体光変調素子の製造工程の途中までの説明図である。
【図１３】本発明の実施例２の半導体光変調素子の製造工程の図１２以降の途中までの説明図である。
【図１４】本発明の実施例２の半導体光変調素子の製造工程の図１３以降の途中までの説明図である。
【図１５】本発明の実施例２の半導体光変調素子の製造工程の図１４以降の途中までの説明図である。
【図１６】本発明の実施例２の半導体光変調素子の製造工程の図１５以降の途中までの説明図である。
【図１７】本発明の実施例２の半導体光変調素子の製造工程の図１６以降の説明図である。
【図１８】本発明の実施例３の集積型光受信器の説明図である。
【図１９】本発明の実施例４の集積型光送信器の説明図である。
【図２０】本発明の実施例５の光インターコネクトシステムの概念的構成図である。
【図２１】従来の低温成長Ｇｅ層の説明図である。
【発明を実施するための形態】
【００１９】
ここで、図１乃至図３を参照して、本発明の実施の形態のＧｅ系半導体装置を説明する。図１は、本発明の実施の形態のＧｅ系半導体装置の構成説明図であり、概念的断面図として示している。図１に示すように、Ｓｉ基板或いはＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等の表面が単結晶Ｓｉ層である基板１上に、島状Ｓｉｉ−ｘＧｅｘ層２を介して、二次元成長Ｓｉ１−ｙＧｅｙ層５を設ける。この場合、０＜ｘ≦１、０＜ｙ≦１であり、一般的にはｘ＝ｙであるが、ｘ≠ｙであっても良い。
【００２０】
この島状Ｓｉ１−ｘＧｅｘ層２は、破線の円内に拡大的模式図として示すように濡層部３と突起状部４とを有し、その平均高さは５ｎｍ〜１５ｎｍであり、典型的には約１０ｎｍである。なお、「平均高さ」とは、成長断面のＴＥＭ像における凹凸の高さを実測して平均値として求めた値である。
【００２１】
図２は、島状Ｓｉ１−ｘＧｅｘ層の成長直後の結晶状態の説明図であり、図２（ａ）は断面のＴＥＭ像であり、図２（ｂ）は表面モホロジーを示すＡＦＭ（原子間力顕微鏡）像である。図２（ａ）に示すように、平均厚さが１０ｎｍ程度の成長では、濡層を伴った島状成長していることが分かる。また、図２（ｂ）は後述する実施例１の成長条件で得られたＧｅ層のＡＦＭ像であり、突起状部の直径は１００ｎｍ乃至２００ｎｍである。
【００２２】
図３は、二次元成長Ｓｉ１−ｙＧｅｙ層の成長後の状態の説明図であり、図３（ａ）は成長直後のＡＦＭ像であり、図３（ｂ）は、二次元成長Ｓｉ１−ｙＧｅｙ層上にショットキーバリア型の金属-半導体接合を形成した場合のＩ−Ｖ特性図である。図３（ａ）に示すように、平均高さが１０ｎｍの島状Ｇｅ層（ｘ＝1）上に高温成長Ｇｅ層（ｙ＝１）を成長させてトータル厚さを５００ｎｍとした場合のエッチピットの密度は１×１０８ｃｍ−２程度である。これは、図２１（ａ）に示した従来の６０ｎｍ成長させた低温成長Ｇｅ層におけるエッチピットの密度と同程度であった。この結果は、平均高さが１０ｎｍの島状Ｇｅ層上への高温成長Ｇｅ層の成長において効果的な欠陥ルーピングが形成されていることを示している。
【００２３】
図３（ｂ）は、成長温度約３００℃で形成した平均高さが１０ｎｍの島状Ｇｅ層上に、成長温度約６００℃で成長させた高温成長Ｇｅ層にショットキーバリア接合を形成した場合のＩ-Ｖ特性図である。ここでは、比較のために、成長温度約４００℃で形成された厚さ６０ｎｍの平坦な低温成長Ｇｅ層にショットキーバリア接合を形成した場合のＩ-Ｖ特性図も併せて示している。
【００２４】
図から明らかなように、リバース側に電圧を印加した時の電流値（暗電流値）は従来例に比べて低くなっているのが分かる。例えば、リバース側に１Ｖ印加した時の暗電流値は０．１２４ｎＡ／μｍ２であり、従来例の０．１３７ｎＡ／μｍ２に比べて１０％程度低い値が得られた。
【００２５】
一般に暗電流値は結晶欠陥数に依存するとされており、欠陥の数が多いと欠陥準位での発生電流、リークパスが増加し、暗電流が増加する。一方で結晶欠陥の数が少ないと暗電流値は低く抑えられるため、結晶の品質を測る一つの指標となる。図３（ａ）に示すように、平均高さが１０ｎｍの島状Ｇｅ層上に高温成長Ｇｅ層を形成した場合、効果的な欠陥ルーピングが形成されている。したがって、非常に高い欠陥を有する低温成長Ｇｅ層の厚さが低減された分だけＧｅ層全体としての結晶欠陥の数が低減され、その結果がリークパスの低減や欠陥準位による発生電流の低下につながり、暗電流が低下したものと考えられる。
【００２６】
このようなＧｅ系半導体成長層を利用してＰＮ接合或いはＰＩＮ接合を形成して光機能素子とすれば、電流は欠陥の多い島状Ｓｉ１−ｘＧｅｘ層を１０ｎｍ程度流れるだけであるので、欠陥による影響を低減することができる。この場合の光機能素子としては、半導体受光素子或いは電界吸収型光変調素子が典型なものである。なお、欠陥の多い島状Ｓｉ１−ｘＧｅｘ層はｐ型化するので、この島状Ｓｉ１−ｘＧｅｘ層をｐ型層の一部として用いても良い。
【００２７】
例えば、半導体光受光素子の場合には、欠陥の多い低温成長Ｇｅ層の厚さの低減によって、p型化したＧｅ層の厚さが低減される。それによって、空乏化したＧｅ層の厚さが増加し、半導体受光素子の応答効率が増加する。同時に、Ｇｅ結晶全体に占める欠陥数の低減から暗電流の低減も実現が可能となる。
【００２８】
また、これらの光機能素子は、表面が単結晶Ｓｉ層である基板の単結晶Ｓｉ層を利用して形成したパッシブ型光導波路と一体に集積化しても良い。特に、これらの光機能素子を複数並列に配置してアレイ化することにより、集積化光機能素子を形成することができる。なお、基板としてＳｉ基板を用いた場合には、ＳｉＯ２膜を下部クラッド層として多結晶Ｓｉをコア層とした光導波路を形成して、光機能素子とバットジョイント結合により結合するようにすれば良い。
【００２９】
例えば、半導体受光素子を集積化すれば、集積化光受信器とすることができ、また、電界吸収型光変調素子を集積化すれば集積化光送信器とすることができる。なお、集積化光送信器の場合には、半導体レーザ或いは半導体光増幅器をハイブリッド的に一体化すれば良い。また、これらの集積化光受信器或いは集積化光送信器を形成する際に、表面の単結晶Ｓｉ層を利用してＡＷＧ（Ａｒｒａｙｅｄ−Ｗａｖｅｇｕｉｄｅ  Ｇｒａｔｉｎｇ）波長合分波器を形成して一体化しても良い。また、単一の基板に半導体受光素子アレイと電界吸収型光変調素子アレイを併設して集積化光送受信器としても良い。これらの集積化光送信器と集積化光受信器を光ファイバにより結合することにより、光インターコネクトシステムを構築することができる。
【００３０】
この様な島状Ｓｉ１−ｘＧｅｘ層を成長させる場合には、減圧化学気相成長法（ＬＰ−ＣＶＤ法）を用いれば良く、成長温度を３００℃乃至４００℃、より好適には、３００℃乃至３５０℃にすれば良い。また、この島状Ｓｉ１−ｘＧｅｘ層の平均高さは５ｎｍ乃至１５ｎｍとするものであり、５ｎｍ以下では下地層としての役割を果たすことができず、１５ｎｍ以上であれば、結晶欠陥の多いＳｉ１−ｘＧｅｘ層が厚く形成されることになる。また、この場合の成長ガスとしては、Ｇｅ原料としては、ＧｅＨ４を用い、Ｓｉ原料としてはＳｉＨ４或いはＳｉＨ２Ｃｌ２（ジクロロシラン）を用いれば良い。
【００３１】
また、二次元成長Ｓｉ１−ｙＧｅｙ層を成長させる場合には、減圧化学気相成長法を用いれば良く、成長温度を６００℃乃至８００℃、より好適には、６００℃乃至７００℃にすれば良い。この場合の成長ガスとしても、Ｇｅ原料としては、ＧｅＨ４を用い、Ｓｉ原料としてはＳｉＨ４或いはＳｉＨ２Ｃｌ２を用いれば良い。
【実施例１】
【００３２】
次に、図４乃至図１０を参照して、本発明の実施例１の半導体受光素子を説明する。図４は、本発明の実施例１の半導体受光素子の透視斜視図であり、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ（埋込酸化膜）層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて作製する。この実施例１は、Ｓｉリブ型導波路２４と導波路結合型ＰＩＮフォトダイオードを一体化した半導体受光素子である。
【００３３】
Ｓｉリブ型導波路２４は、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５とスラブ部２６とを有し、テラス部２８との接続部にはテーパ部２７が設けられている。テラス部２８には、Ｂのイオン注入によりｐ型Ｓｉ層３０が設けられており、このｐ型Ｓｉ層３０上に、平均高さが１０ｎｍの島状ｉ型Ｇｅ層３２及び二次元成長ｉ型Ｇｅ層３３が設けられ、二次元成長ｉ型Ｇｅ層３３の表面にＰがイオン注入されてｎ型Ｇｅ層３５になっている。このｐ型Ｓｉ層３０／島状ｉ型Ｇｅ層３２／二次元成長ｉ型Ｇｅ層３３／ｎ型Ｇｅ層３５によりＰＩＮ型フォトダイオードを形成している。なお、島状ｉ型Ｇｅ層３２は実質的にｐ型化している。
【００３４】
このＰＩＮ型フォトダイオードには、ＳｉＯ２膜３６に設けたコンタクトホールを介してｎ側電極３７及びｐ側電極３８が設けられており、このＳｉＯ２膜３６はＳｉリブ型導波路２４の上部クラッド層を兼ねている。このＰＩＮ型フォトダイオードは、実効的にｐ型になり空乏層が形成されない島状ｉ型Ｇｅ層３２の厚さが薄く、厚い二次元成長ｉ型Ｇｅ層３３が空乏層となるので、感度が向上する。
【００３５】
次に、図５乃至図１０を参照して本発明の実施例１の半導体受光素子の製造工程を説明するが、各図における図（ａ）は斜視図であり、図（ｂ）は図（ａ）における一点鎖線で示す平面で切った断面図である。まず、図５に示すように、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ（埋込酸化膜）層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて、Ｓｉリブ型導波路を形成する。まず、ＳＯＩ基板上にレジストを塗布しＥＢ（電子線）リソグラフィによりＳｉリブ型導波路形状を露光して、ウェットエッチングによる現像を行ってレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとして、ＩＣＰ（誘導結合プラズマ）ドライエッチングにより、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５、テーパ部２７及びスラブ部２６とを有するＳｉリブ型導波路２４を形成する。この時、残ったｉ型Ｓｉ層２３がフォトダイオードを形成するテラス部２８となる。
【００３６】
次いで、図６に示すように、レジストを塗布しｉ線ステッパにより露光し、ウェットエッチングにより現像を行って、３０μｍ×２０μｍの開口パターンを有するレジストパターン２９を形成する。次いで、このレジストパターン２９をマスクとして、ドーズ量６．０×１０１４ｃｍ−２、注入エネルギー３０ｋｅＶの条件でＢイオン注入を行ってフォトダイオードのｐ側電極形成層となるｐ型Ｓｉ層３０を形成する。続いて、ＳＯＩ基板をイオン注入装置から取り出し、Ｏ２アッシング法によりレジストパターン２９を剥離した後、アニール装置に投入し、１０００℃で５秒間アニールを施し、注入したＢイオンを活性化させる。この一連のＢイオン注入工程及びアニール工程で凡そ１．０×１０１９ｃｍ−３のキャリア濃度が得られる。
【００３７】
次いで、図７に示すように、ＬＰ-ＣＶＤ法を用いてＳＯＩ基板上にテラス部２８上における厚さが０．１μｍになるようにＳｉＯ２膜を成長させる。次いで、レジストを塗布し、ｉ線リソグラフィ法によりＧｅ層を成長する領域を露光したのち現像して幅１０μｍで長さが２０μｍの開口部を有するレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングによりＳｉＯ２膜をエッチングし、Ｏ２アッシング法によりレジストパターンを剥離することで１０μｍ×２０μｍの開口部を有するＳｉＯ２マスク３１が形成される。
【００３８】
次いで、ウェーハを成長チャンバ内に導入し、ランプヒータを加熱させて、Ｈ２雰囲気下で成長温度を例えば９００℃まで昇温し、５分間温度を保持し、表面に吸着したＯ２を取り除く。引き続いて、同じくＨ２雰囲気下で成長温度を３００℃まで下げ、原料としてＧｅＨ４を供給して島状ｉ型Ｇｅ層３２を形成する。この時、成長圧力は５０Ｔｏｒｒとし、ＧｅＨ４の流量を１０ｃｃｍ、Ｈ２キャリアガスの流量を２０ＬＭ、成長時間を１０分間で行う。この成長により得られる表面モフォロジー（ＡＦＭ像）が図２（ｂ）に示したものである。島状ｉ型Ｇｅ層３２の平均高さは１０ｎｍ、突起状部の直径は１００ｎｍ乃至２００ｎｍである。
【００３９】
次いで、図８に示すように、ＧｅＨ４の供給を停止し、Ｈ２雰囲気下で成長温度を例えば６５０℃まで昇温する。引き続いて、成長温度が６５０℃で安定した時点で、再びＧｅＨ４を供給し、二次元成長ｉ型Ｇｅ層３３を成長する。成長条件は、成長圧力は１０Ｔｏｒｒとし、ＧｅＨ４の供給量を２０ｃｃｍ、Ｈ２キャリアガスの流量を１０ｃｃｍ、成長時間を１５分間で行う。この時、成長速度は凡そ３０ｎｍ／分となり、低温成長層である島状ｉ型Ｇｅ層３２と合わせてＧｅ層の全体の膜厚は凡そ５００ｎｍとなる。この一連の成長工程で得られる厚さ５００ｎｍのＧｅ表面の結晶欠陥の密度は図３（ａ）に示したように、１×１０８ｃｍ−２となる。
【００４０】
次いで、図９に示すように、ＳｉＯ２マスクを除去したのち、レジストを塗布し、ｉ線ステッパにより露光したのち、ウェットエッチングにより現像し、５μｍ×１８μｍの開口パターンを有するレジストパターン３４を形成する。次いで、このレジストパターン３４をマスクとして、ドーズ量６．０×１０１４ｃｍ−２、注入エネルギー３０ｋｅＶの条件でＰをイオン注入してｎ型Ｇｅ層３５を形成する。次いで、ＳＯＩ基板をイオン注入装置から取り出し、Ｏ２アッシング法によりレジストパターン３４を剥離した後、アニール装置に投入し、７００℃で５秒間アニールを施し、注入したＰイオンを活性化させる。この一連のＰイオン注入工程及びアニール工程で凡そ１．０×１０１９ｃｍ−３のキャリア濃度が得られる。
【００４１】
次いで、図１０に示すように、プラズマＣＶＤ法によりｎ型Ｇｅ層３５上の厚さが５００ｎｍになるように、上部クラッド層を兼ねるＳｉＯ２膜３６を成膜する。次いで、レジストを塗布し、ｉ線ステッパによりｐ型Ｓｉ層３０及びｎ型Ｇｅ層３５に対するコンタクトホールのパターンの露光を行い現像してレジストパターン（図示は省略）を形成する。
【００４２】
次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングにより、コンタクトホールを形成する。この時、ｐ型Ｓｉ層３０に対するコンタクトホールのサイズは、４μｍ×２０μｍとし、ｎ型Ｇｅ層３５に対するコンタクトホールのサイズは４μｍ×１５μｍとする。次いで、Ｏ２アッシング法によりレジストパターンを除去する。
【００４３】
次いで、スパッタリング法を用いて厚さが５００ｎｍのＡｌ膜を蒸着する。次いで、レジストを塗布し、ｉ線リソグラフィによって電極パターンを露光し現像してレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとしてＡｌエッチャー装置を用いてＡｌ膜をパターニングすることによってｎ側電極３７と一対のｐ側電極３８を形成することで、本発明の実施例１の半導体受光素子の基本構造が完成する。
【００４４】
このように、本発明の実施例１においては、Ｓｉリブ型導波路とＰＩＮ型Ｇｅ受光素子をＳＯＩ基板上に一体形成する際に、単結晶Ｓｉ層上に薄い島状低温成長Ｇｅ層を介して二次元成長高温成長Ｇｅ層を形成しているので、欠陥を有意に低減することができる。なお、この実施例１においては、選択成長マスクとなるＳｉＯ２マスク３１を除去して上部クラッド層となるＳｉＯ２膜３６を形成しているが、ＳｉＯ２マスク３１を除去せずにそのまま上部クラッド層の一部としても良い。また、半導体受光素子としては成膜工程で導電型決定不純物を添加してＰＮ接合型のフォトダイオードとしても良い。
【実施例２】
【００４５】
次に、図１１乃至図１７を参照して、本発明の実施例２の半導体光変調素子を説明する。図１１は、本発明の実施例２の半導体光変調素子の透視斜視図であり、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて作製する。この実施例２は、Ｓｉリブ型導波路２４と導波路結合型電界吸収型光変調器を一体化した半導体光変調素子である。
【００４６】
Ｓｉリブ型導波路２４はテラス部２８の両側に設けられており、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５とスラブ部２６とを有し、テラス部２８との接続部にはテーパ部２７が設けられている。テラス部２８には、Ｂのイオン注入によりｐ型Ｓｉ層３０が設けられており、このｐ型Ｓｉ層３０上に、平均高さが１０ｎｍの島状ｉ型Ｓｉ０．０１Ｇｅ０．９９層４１及び二次元成長ｉ型Ｓｉ０．０１Ｇｅ０．９９層４２が設けられ、二次元成長ｉ型Ｓｉ０．０１Ｇｅ０．９９層４２の表面にＰがイオン注入されてｎ型Ｓｉ０．０１Ｇｅ０．９９層４３になっている。このｐ型Ｓｉ層３０／島状ｉ型Ｓｉ０．０１Ｇｅ０．９９層４１／二次元成長ｉ型Ｓｉ０．０１Ｇｅ０．９９層４２／ｎ型Ｓｉ０．０１Ｇｅ０．９９層４３により電界吸収型光変調器を形成している。なお、この場合も島状ｉ型Ｓｉ０．０１Ｇｅ０．９９層４１は実質的にｐ型化している。
【００４７】
この電界吸収型光変調器には、ＳｉＯ２膜３６に設けたコンタクトホールを介してｎ側電極３７及びｐ側電極３８が設けられており、このＳｉＯ２膜３６はＳｉリブ型導波路２４の上部クラッド層を兼ねている。この電界吸収型光変調器は、実効的にｐ型になり空乏層が形成されない島状ｉ型Ｓｉ０．０１Ｇｅ０．９９層４１の厚さが薄いので、厚い二次元成長ｉ型Ｓｉ０．０１Ｇｅ０．９９層４２が空乏層となるので、変調効率が向上する。
【００４８】
次に、図１２乃至図１７を参照して本発明の実施例２の半導体光変調素子の製造工程を説明するが、各図における図（ａ）は斜視図であり、図（ｂ）は図（ａ）における一点鎖線で示す平面で切った断面図である。まず、図１２に示すように、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ（埋込酸化膜）層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて、Ｓｉリブ型導波路を形成する。まず、ＳＯＩ基板上にレジストを塗布しＥＢリソグラフィによりＳｉリブ型導波路形状を露光して、ウェットエッチングによる現像を行ってレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとして、ＩＣＰドライエッチングにより、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５、テーパ部２７及びスラブ部２６とを有するＳｉリブ型導波路２４をテラス部２８の両側に形成する。なお、この時のテラス部２８の光軸方向の長さは５μｍとする。
【００４９】
次いで、図１３に示すように、レジストを塗布しｉ線ステッパにより露光し、ウェットエッチングにより現像を行って、３０μｍ×５μｍの開口パターンを有するレジストパターン２９を形成する。次いで、このレジストパターン２９をマスクとして、ドーズ量６．０×１０１４ｃｍ−２、注入エネルギー３０ｋｅＶの条件でＢイオン注入を行ってフォトダイオードのｐ側電極形成層となるｐ型Ｓｉ層３０を形成する。続いて、ＳＯＩ基板をイオン注入装置から取り出し、Ｏ２アッシング法によりレジストパターン２９を剥離した後、アニール装置に投入し、１０００℃で５秒間アニールを施し、注入したＢイオンを活性化させる。この一連のＢイオン注入工程及びアニール工程で凡そ１．０×１０１９ｃｍ−３のキャリア濃度が得られる。
【００５０】
次いで、図１４に示すように、ＬＰ-ＣＶＤ法を用いてＳＯＩ基板上にテラス部２８上における厚さが０．１μｍになるようにＳｉＯ２膜を成長させる。次いで、レジストを塗布し、ｉ線リソグラフィ法によりＳｉＧｅ層を成長する領域を露光したのち現像して幅１０μｍで長さが５μｍの開口部を有するレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングによりＳｉＯ２膜をエッチングし、Ｏ２アッシング法によりレジストパターンを剥離することで１０μｍ×５μｍの開口部を有するＳｉＯ２マスク３１が形成される。
【００５１】
次いで、ウェーハを成長チャンバ内に導入し、ランプヒータを加熱させて、Ｈ２雰囲気下で成長温度を例えば９００℃まで昇温し、５分間温度を保持し、表面に吸着したＯ２を取り除く。引き続いて、同じくＨ２雰囲気下で成長温度を３００℃まで下げ、原料としてＧｅＨ４及びＳｉＨ２Ｃｌ２（ＤＣＳ）を供給して島状ｉ型Ｓｉ０．０１Ｇｅ０．９９層４１を形成する。この時、成長圧力は５０Ｔｏｒｒとし、ＧｅＨ４の流量を１０ｃｃｍ、ＤＣＳの流量を５ｃｃｍ、Ｈ２キャリアガスの流量を２０ＬＭ、成長時間を１０分間で行う。この成長により得られる島状ｉ型Ｓｉ０．０１Ｇｅ０．９９層４１の平均高さは１０ｎｍ、突起状部の直径は１００ｎｍ乃至２００ｎｍである。
【００５２】
次いで、図１５に示すように、ＧｅＨ４及びＤＣＳの供給を停止し、Ｈ２雰囲気下で成長温度を例えば６５０℃まで昇温する。引き続いて、成長温度が６５０℃で安定した時点で、再びＧｅＨ４及びＤＣＳを供給し、二次元成長ｉ型Ｓｉ０．０１Ｇｅ０．９９層４２を成長する。成長条件は、成長圧力は１０Ｔｏｒｒとし、ＧｅＨ４の供給量を２０ｃｃｍ、ＤＣＳの供給量を２ｃｃｍ、Ｈ２キャリアガスの流量を１０ｃｃｍ、成長時間を１５分間で行う。この時、成長速度は凡そ３０ｎｍ／分となり、低温成長層である島状ｉ型Ｓｉ０．０１Ｇｅ０．９９層４１と合わせてＳｉ０．０１Ｇｅ０．９９層の全体の膜厚は凡そ５００ｎｍとなる。
【００５３】
次いで、図１６に示すように、ＳｉＯ２マスクを除去したのち、レジストを塗布し、ｉ線ステッパにより露光したのち、ウェットエッチングにより現像し、５μｍ×３μｍの開口パターンを有するレジストパターン３４を形成する。次いで、このレジストパターン３４をマスクとして、ドーズ量６．０×１０１４ｃｍ−２、注入エネルギー３０ｋｅＶの条件でＰをイオン注入してｎ型Ｓｉ０．０１Ｇｅ０．９９層４３を形成する。次いで、ＳＯＩ基板をイオン注入装置から取り出し、Ｏ２アッシング法によりレジストパターン３４を剥離した後、アニール装置に投入し、７００℃で５秒間アニールを施し、注入したＰイオンを活性化させる。この一連のＰイオン注入工程及びアニール工程で凡そ１．０×１０１９ｃｍ−３のキャリア濃度が得られる。
【００５４】
次いで、図１７に示すように、プラズマＣＶＤ法によりｎ型Ｓｉ０．０１Ｇｅ０．９９層４３上の厚さが５００ｎｍになるように、上部クラッド層を兼ねるＳｉＯ２膜３６を成膜する。次いで、レジストを塗布し、ｉ線ステッパによりｐ型Ｓｉ層３０及びｎ型Ｓｉ０．０１Ｇｅ０．９９層４３に対するコンタクトホールのパターンの露光を行い現像してレジストパターン（図示は省略）を形成する。
【００５５】
次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングにより、コンタクトホールを形成する。この時、ｐ型Ｓｉ層３０に対するコンタクトホールのサイズは、４μｍ×５μｍとし、ｎ型Ｓｉ０．０１Ｇｅ０．９９層４３に対するコンタクトホールのサイズは４μｍ×３μｍとする。次いで、Ｏ２アッシング法によりレジストパターンを除去する。
【００５６】
次いで、スパッタリング法を用いて厚さが５００ｎｍのＡｌ膜を蒸着する。次いで、レジストを塗布し、ｉ線リソグラフィによって電極パターンを露光し現像してレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとしてＡｌエッチャー装置を用いてＡｌ膜をパターニングすることによってｎ側電極３７と一対のｐ側電極３８を形成することで、本発明の実施例２の半導体光変調素子の基本構造が完成する。
【００５７】
このように、本発明の実施例２おいては、Ｓｉリブ型導波路と電界吸収型光変調器をＳＯＩ基板上に一体形成する際に、単結晶Ｓｉ層上に薄い島状Ｓ低温成長Ｇｅ層を介して二次元成長Ｓｉ高温成長Ｇｅ層を形成しているので、欠陥を有意に低減することができる。なお、この実施例２においても、選択成長マスクとなるＳｉＯ２マスク３１を除去して上部クラッド層となるＳｉＯ２膜３６を形成しているが、ＳｉＯ２マスク３１を除去せずにそのまま上部クラッド層の一部としても良い。
【実施例３】
【００５８】
次に、図１８を参照して、本発明の実施例３の集積型光受信器を説明する。図１８は本発明の実施例３の集積型光受信器の説明図であり、図１８（ａ）は概念的平面図であり、図１８（ｂ）はＡＷＧ分波器の概念的構成図である。図１８（ａ）に示すように、上記の実施例１に示した導波路結合型ＰＩＮフォトダイオード４０を複数個並列配置するとともに、リブ型Ｓｉ導波路をＡＷＧ分波器５０の出力導波路５５に接続する。なお、ここでは、導波路結合型ＰＩＮフォトダイオード４０を一例として４つ図示している。
【００５９】
図１８（ｂ）に示すように、ＡＷＧ分波器５０は、一本の入力導波路５１、スラブ導波路５２、アレイ導波路５３、スラブ導波路５４及び複数本に分岐した出力導波路５５を備え、ＳＯＩ基板２０の表面のｉ型Ｓｉ層を加工して形成する。なお、ここでは、導波路結合型ＰＩＮフォトダイオード４０の配列数に併せて出力導波路５５を４本に分岐している。
【００６０】
波長多重（ＭＤＷ）化された信号光が入力導波路５１に入射すると、アレイ導波路５３において異なった波長毎に分岐されて出力導波路５５から出力されて導波路結合型ＰＩＮフォトダイオード４０で電気信号に変換される。
【００６１】
なお、ここでは、ＡＷＧ分波器５０を一体形成しているが、ＡＷＧ分波器５０を設けずに、導波路結合型ＰＩＮフォトダイオードアレイにより集積型光受信器を形成しても良い。
【実施例４】
【００６２】
次に、図１９を参照して、本発明の実施例４の集積型光送信器を説明する。図１９は本発明の実施例４の集積型光送信器の説明図であり、図１９（ａ）は概念的平面図であり、図１９（ｂ）はＡＷＧ合波器の概念的構成図である。図１９（ａ）に示すように、上記の実施例２に示した電界吸収型光変調器４５を複数個並列配置するとともに、出力側のリブ型Ｓｉ導波路をＡＷＧ合波器６０の入力導波路６１に接続する。また、電界吸収型光変調器４５の入力側のリブ型Ｓｉ導波路には互いに異なった波長で発振する半導体レーザ７０をハイブリッド的に一体接続する。ここでは、電界吸収型光変調器４５及び半導体レーザ７０を一例として４つ図示している。
【００６３】
図１９（ｂ）に示すように、ＡＷＧ合波器６０は、複数本に分岐した入力導波路６１、スラブ導波路６２、アレイ導波路６３、スラブ導波路６４及び１本の出力導波路６５を備え、ＳＯＩ基板２０の表面のｉ型Ｓｉ層を加工して形成する。なお、ここでは、電界吸収型光変調器４５の配列数に併せて入力導波路６１を４本に分岐している。このＡＷＧ合波器６０は、図１８（ｂ）に示したＡＷＧ分波器５０の入力側と出力側を入れ替えただけで実質的構造は同じである。
【００６４】
半導体レーザ７０から出力された互いに波長の異なる４つの連続光はリブ型導波路を介して夫々電界吸収型光変調器４５で変調されて、ＡＷＧ合波器６０に入力されて波長多重化信号として出力導波路６５から出力される。
【００６５】
なお、ここでは、ＡＷＧ合波器６０を一体形成しているが、ＡＷＧ合波器６０を設けずに、電界吸収型光変調器アレイと半導体レーザアレイにより集積型光送信器を形成しても良い。さらには、同一のＳＯＩ基板上に、集積型光送信器と集積型光受信器を並列配置して、集積型光送受信器としても良い。この場合もＡＷＧ分波器或いはＡＷＧ合波器を設けるか否かは任意である。
【実施例５】
【００６６】
次に、図２０を参照して、本発明の実施例５の光インターコネクトシステムを説明する。図２０は本発明の実施例５の光インターコネクトシステムの概念的構成図であり、図１９に示した集積型光送信器のＡＷＧ合波器６０の出力導波路６５と図１８に示した集積型光受信器のＡＷＧ分波器５０の入力導波路５１を光ファイバ８０で接続したものである。
【００６７】
半導体レーザ７０から出力された互いに波長の異なる４つの連続光はリブ型導波路を介して夫々電界吸収型光変調器４５で変調されて、ＡＷＧ合波器６０に入力されて波長多重化信号として出力導波路６５から出力されて光ファイバ８０を導波する。
【００６８】
光ファイバ８０を導波した波長多重化信号は、入力導波路５１に入射すると、ＡＷＧ分波器５０のアレイ導波路５３において異なった波長毎に分岐されて出力導波路５５から出力されて導波路結合型ＰＩＮフォトダイオード４０で電気信号に変換される。
【００６９】
本発明の実施例５においては、ＳＯＩ基板を利用して高変調効率の集積型光送信器及び高感度の集積型光受信器を形成しているので、高性能の光インターコネクトシステムをコンパクトに形成することができる。
【００７０】
ここで、実施例１乃至実施例５を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）表面が単結晶Ｓｉ層である基板と、前記基板上の設けた突起状部と濡層部とを有する島状Ｓｉ1-ｘＧｅｘ層（但し、０＜ｘ≦１）と、前記島状Ｓｉ1-ｘＧｅｘ層上に設けられた二次元成長Ｓｉ1-ｙＧｅｙ層（但し、０＜ｙ≦１）とを有することを特徴とするＧｅ系半導体装置。
（付記２）前記島状Ｓｉ1-ｘＧｅｘ層の平均高さが５ｎｍ乃至１５ｎｍであることを特徴とする付記１に記載のＧｅ系半導体装置。
（付記３）前記基板が、Ｓｉ基板、または、Ｓｉ基板上に絶縁膜を介して単結晶Ｓｉ層を設けたＳＯＩ基板のいずれかであることを特徴とする付記１または付記２に記載のＧｅ系半導体装置。
（付記４）前記島状Ｓｉ1-ｘＧｅｘ層をｐ型層とし、前記二次元成長Ｓｉ1-ｙＧｅｙ層にｎ型領域を形成して、ｐｎ接合構造或いはｐｉｎ接合構造のいずれかの光機能素子を形成したことを特徴とする付記１乃至付記３のいずれか１に記載のＧｅ系半導体装置。
（付記５）前記基板の表面の単結晶Ｓｉ層の一部を光導波路とするとともに、前記光導波路と前記光機能素子を光学的に結合したことを特徴とする付記５に記載のＧｅ系半導体装置。
（付記６）複数の前記光機能素子を並列に配置したことを特徴とする付記５に記載のＧｅ系半導体装置。
（付記７）表面が単結晶Ｓｉ層である基板上に、減圧化学気相成長法により、３００℃乃至４００℃の成長温度で、少なくともＧｅを種元素とするガスを供給することにより突起状部と濡層部とを有する島状Ｓｉ1-ｘＧｅｘ層（但し、０＜ｘ≦１）を成長する第１の成長工程と、前記島状Ｓｉ1-ｘＧｅｘ層上に、減圧化学気相成長法により、６００℃乃至８００℃の成長温度で少なくともＧｅを種元素とするガスを供給することにより二次元成長Ｓｉ1-ｙＧｅｙ層（但し、０＜ｙ≦１）を成長する第２の工程とを有することを特徴とするＧｅ系半導体装置の製造方法。
（付記８）前記島状Ｓｉ1-ｘＧｅｘ層の平均高さが５ｎｍ乃至１５ｎｍであることを特徴とする付記７に記載のＧｅ系半導体装置の製造方法。
（付記９）前記第１の成長工程及び前記第２の成長工程におけるキャリアガスがＨ２であり、前記第１の成長工程における成長温度が３００℃乃至３５０℃であり、前記第２の成長工程における成長温度が６００℃乃至７００℃であることを特徴とする付記７または付記８に記載のＧｅ系半導体装置の製造方法。
（付記１０）前記第１の成長工程及び前記第２の成長工程におけるＧｅを種元素とするガスが、ＧｅＨ４であることを特徴とする付記７乃至付記９のいずれか１に記載のＧｅ系半導体装置の製造方法。
（付記１１）前記組成比ｘ，ｙがｘ≠１且つｙ≠１であり、前記第１の成長工程及び前記第２の成長工程において供給するＳｉを種元素とするガスがＳｉＨ４またＳｉＨ２Ｃｌ２のいずれかであることを特徴とする付記１０に記載のＧｅ系半導体装置の製造方法。
（付記１２）表面が単結晶Ｓｉ層である基板と、前記基板上に設けられ、付記６に記載の光機能素子を複数個並列配置して半導体受光素子としたＧｅ系半導体装置と、前記単結晶Ｓｉ層を加工して設けた光分波器とを有することを特徴とする集積型光受信器。
（付記１３）表面が単結晶Ｓｉ層である基板と、前記基板上に設けられ、付記６に記載の光機能素子を複数個並列配置して電界吸収型光変調器としたＧｅ系半導体装置と、前記単結晶Ｓｉ層を加工して設けた光合波器と前記電界吸収型光変調器の入力導波路に接続された半導体レーザとを有することを特徴とする集積型光送信器。
（付記１４）付記１３に記載の集積型光送信器の光合波器の出力導波路と付記１２に記載の集積型光受信器の光分波器の入力導波路とを光ファイバで接続したことを特徴とする光インターコネクトシステム。
（付記１５）付記６に記載のＧｅ系半導体装置の光機能素子を電界吸収型変調器とした集積型光送信器と、付記６に記載のＧｅ系半導体装置の光機能素子を半導体受光素子とした集積型光受信器と、前記集積型光送信器と前記集積型光受信器との間を接続する光ファイバとを備えたことを特徴とする光インターコネクトシステム。
【符号の説明】
【００７１】
１  表面が単結晶Ｓｉ層である基板
２  島状Ｓｉ−ｘＧｅｘ層
３  濡層部
４  突起状部
５  二次元成長Ｓｉ１−ｙＧｅｙ層
２０  ＳＯＩ基板
２１  Ｓｉ基板
２２  ＢＯＸ層
２３  ｉ型Ｓｉ層
２４  Ｓｉリブ型導波路
２５  コア層
２６  スラブ部
２７  テーパ部
２８  テラス部
２９  レジストパターン
３０  ｐ型Ｓｉ層
３１  ＳｉＯ２マスク
３２  島状ｉ型Ｇｅ層
３３  二次元成長ｉ型Ｇｅ層
３４  レジストパターン
３５  ｎ型Ｇｅ層
３６  ＳｉＯ２膜
３７  ｎ側電極
３８  ｐ側電極
４０  導波路結合型ＰＩＮフォトダイオード
４１  島状ｉ型Ｓｉ０．０１Ｇｅ０．９９層
４２  二次元成長ｉ型Ｓｉ０．０１Ｇｅ０．９９層
４３  ｎ型Ｓｉ０．０１Ｇｅ０．９９層
４５  電界吸収型光変調器
５０  ＡＷＧ分波器
５１  入力導波路
５２  スラブ導波路
５３  アレイ導波路
５４  スラブ導波路
５５  出力導波路
６０  ＡＷＧ合波器
６１  入力導波路
６２  スラブ導波路
６３  アレイ導波路
６４  スラブ導波路
６５  出力導波路
７０  半導体レーザ
８０  光ファイバ
【図１】
2015162571.tif 000003
【図４】
2015162571.tif 000004
【図５】
2015162571.tif 000005
【図６】
2015162571.tif 000006
【図７】
2015162571.tif 000007
【図８】
2015162571.tif 000008
【図９】
2015162571.tif 000009
【図１０】
2015162571.tif 000010
【図１１】
2015162571.tif 000011
【図１２】
2015162571.tif 000012
【図１３】
2015162571.tif 000013
【図１４】
2015162571.tif 000014
【図１５】
2015162571.tif 000015
【図１６】
2015162571.tif 000016
【図１７】
2015162571.tif 000017
【図１８】
2015162571.tif 000018
【図１９】
2015162571.tif 000019
【図２０】
2015162571.tif 000020
【図２】
2015162571.tif 000021
【図３】
2015162571.tif 000022
【図２１】
2015162571.tif 000023