(57)【要約】【課題】低コストで、放熱性の良い電子部品モジュールを提供する。【解決手段】電子部品モジュール１は、金属層１１と絶縁層１２とが交互に積層され、金属層１１を２層以上有する積層基板１０と、当該積層基板１０の表面から金属層１１のうちの最下層の金属層１１Ｌに達するように形成された凹部２０と、当該凹部２０の底部２１で最下層の金属層１１Ｌが露出され、露出された金属層１１Ｌに素子３１が搭載される素子搭載部３０と、積層基板１０の裏面のうち素子搭載部３０の裏面が露出された状態で、積層基板１０と凹部２０と素子搭載部３０と素子３１とを内包するモールド部４０と、を備える。【選択図】図３
2015095472.tif 000002
【特許請求の範囲】
【請求項１】
金属層と絶縁層とが交互に積層され、前記金属層を２層以上有する積層基板と、
前記積層基板の表面から前記金属層のうちの最下層の金属層に達するように形成された凹部と、
前記凹部の底部で前記最下層の金属層が露出され、露出された前記金属層に素子が搭載される素子搭載部と、
前記積層基板の裏面のうち前記素子搭載部の裏面が露出された状態で、前記積層基板と前記凹部と前記素子搭載部と前記素子とを内包するモールド部と、
を備える電子部品モジュール。
【請求項２】
前記裏面が露出された前記素子搭載部を形成する金属層が、当該素子搭載部に搭載される素子に応じて各々分離形成されている請求項１に記載の電子部品モジュール。
【請求項３】
前記凹部の側壁部に、前記最下層の金属層と、前記最下層の金属層よりも上層の金属層とを電気的に接続する導体が設けられている請求項１又は２に記載の電子部品モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂内に素子が封入された電子部品モジュールに関する。
【背景技術】
【０００２】
従来、回路素子が樹脂内に封止された半導体モジュールが利用されてきた。この種の技術として下記に出展を示す特許文献１及び２に記載のものがある。
【０００３】
特許文献１に記載の半導体モジュールは、回路素子を搭載するための回路パターンが形成されたリードフレームと、回路素子及びリードフレームの回路素子搭載面を覆いつつ、裏面がリードフレームの回路素子搭載面の裏面と同一平面になるように形成される成形樹脂と、回路素子搭載面の裏面及び成形樹脂の裏面を覆うように溶射されるセラミックス絶縁層とを備えて構成される。セラミックス絶縁層は、熱伝導率が４〜２７０Ｗ／ｍ・Ｋであり、且つ、厚さが５０〜５００μｍのものが用いられる。
【０００４】
特許文献２に記載の半導体モジュールは、電気絶縁性且つ熱伝導性を有する絶縁層と、当該絶縁層の一面に設けられた金属製のリードフレームとを備えている。リードフレームには素子搭載部がパターニングされ、当該素子搭載部に発熱する回路素子が搭載される。絶縁層の一方の面の側はリードフレーム及び回路素子が樹脂によって封止され、絶縁層の他方の面の側は樹脂から露出させて放熱を行うように構成される。絶縁層の他方の面には回路素子からの熱を放熱するための凸部が設けられ、当該凸部の周囲は凸部よりも凹んだ凹部とされる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−００５６３８号公報
【特許文献２】特開２０１１−０９１２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の技術はセラミック基板が用いられる。このセラミック基板は所謂プラスチック基板に比べて非常に高価であり、プラスチック基板よりも加工が容易でないので製造コストも高価となる。一方、特許文献２に記載の技術は絶縁層に窒化アルミニウムや窒化シリコンが用いられる。例えば窒化シリコンにおいては、熱伝導率が９０Ｗ／Ｋ・ｍであり、伝熱量を大きくすることができない。したがって、放熱性が悪くなってしまう。
【０００７】
本発明の目的は、上記問題に鑑み、低コストで、放熱性の良い電子部品モジュールを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明に係る電子部品モジュールの特徴構成は、金属層と絶縁層とが交互に積層され、前記金属層を２層以上有する積層基板と、前記積層基板の表面から前記金属層のうちの最下層の金属層に達するように形成された凹部と、前記凹部の底部で前記最下層の金属層が露出され、露出された前記金属層に素子が搭載される素子搭載部と、前記積層基板の裏面のうち前記素子搭載部の裏面が露出された状態で、前記積層基板と前記凹部と前記素子搭載部と前記素子とを内包するモールド部と、を備えている点にある。
【０００９】
このような特徴構成とすれば、素子搭載部の裏面をモールド部から露出させることができる。したがって、素子搭載部の放熱性を高めることができるので、素子搭載部に搭載される素子の放熱を促進することが可能となる。また、セラミック基板に比べて安価な積層基板を用いて構成することができるので、低コストで実現することができる。
【００１０】
また、前記裏面が露出された前記素子搭載部を形成する金属層が、当該素子搭載部に搭載される素子に応じて各々分離形成されていると好適である。
【００１１】
このように素子搭載部毎に素子を搭載することで、電子部品モジュールに複数の素子を集積することが可能となる。
【００１２】
また、前記凹部の側壁部に、前記最下層の金属層と、前記最下層の金属層よりも上層の金属層とを電気的に接続する導体が設けられていると好適である。
【００１３】
このような構成とすれば、最下層の金属層と上層の金属層とを容易に、且つ、低インピーダンスで接続することができる。したがって、ジュール熱による損失を低減することが可能となる。また、積層基板にビアホールを形成して最下層の金属層と上層の金属層とを接続する場合に比べて、断線する可能性を低くすることできるので製品の歩留まりを向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】電子部品モジュールの表側の斜視図である。
【図２】電子部品モジュールが有する素子の接続形態を示す回路図である。
【図３】電子部品モジュールの各部の断面図である。
【図４】電子部品モジュールの裏側の斜視図である。
【図５】電子部品モジュールの製造方法を示す図である。
【図６】電子部品モジュールの製造方法を示す図である。
【発明を実施するための形態】
【００１５】
本発明に係る電子部品モジュールは、高い放熱性を有し、低コストで製造可能に構成される。以下、本実施形態の電子部品モジュール１について、詳細に説明する。図１には電子部品モジュール１の表側の斜視図が示される。
【００１６】
本実施形態の電子部品モジュール１は、図１に示されるように本体部２とリード端子３とを有して構成される。本体部２は直方体状に形成される。本体部２は、後述するモールド部４０に相当し、当該モールド部４０には複数の素子３１（図２参照）が内包される。リード端子３は本体部２に内包される素子３１の回路構成に応じた本数だけ備えられ、夫々のリード端子３は本体部２が有する面のうち、互いに対向する２つの面から延出して設けられる。このような電子部品モジュール１は、基板に設けられた貫通孔に挿通できるようにリード端子３が所定の形状にフォーミングされ、所謂基板挿入型の部品（ＤＩＰ部品）として構成される。なお、本体部２の形状は直方体状であるが、特に限定されるものではない。
【００１７】
本実施形態では、モールド部４０にはＨブリッジ回路５０が内包される。このようなＨブリッジ回路５０が図２に示される。Ｈブリッジ回路５０は２つの出力端子（Ｕ相端子及びＶ相端子）を有し、出力電流の流れを、一方の出力端子から他方の出力端子への流れ、又は他方の出力端子から一方の出力端子への流れに切り替える回路である。Ｈブリッジ回路５０は、複数のスイッチング素子を有して構成される。スイッチング素子には、ＦＥＴ（field effect transistor）やＩＧＢＴ（insulated gate bipolar transistor）等を用いることができる。本実施形態では、図２に示されるように、スイッチング素子としてＦＥＴ５１が用いられる。したがって、本発明に係る素子３１は本実施形態ではＦＥＴ５１が相当する。
【００１８】
Ｈブリッジ回路５０は、図２に示されるように直流電源の正極に接続される正電源ラインＰと、直流電源の負極に接続される負電源ラインＮ（例えば接地電位）との間に設けられる。正電源ラインＰと負電源ラインＮとの間には、ハイサイドのＦＥＴ５１ＨとローサイドのＦＥＴ５１Ｌとが直列に接続されたアーム部５２が、２組（５２Ａ、５２Ｂ）設けられる。すなわち、夫々のアーム部５２Ａ、５２Ｂは、正電源ラインＰと負電源ラインＮとの間で並列に接続される。本実施形態では、ＦＥＴ５１はＰ型ＦＥＴが用いられる。
【００１９】
このようなＨブリッジ回路５０は単相モータのＵ相、Ｖ相に対応するステータコイルの夫々に通電するのに利用される。具体的には、アーム部５２ＡにおけるハイサイドのＦＥＴ５１ＨとローサイドのＦＥＴ５１Ｌとの中点（Ｕ相端子）が単相モータのＵ相のステータコイルに接続される。また、アーム部５２ＢにおけるハイサイドのＦＥＴ５１ＨとローサイドのＦＥＴ５１Ｌとの中点（Ｖ相端子）が単相モータのＶ相のステータコイルに接続される。
【００２０】
各アーム部５２Ａ、５２ＢのハイサイドのＦＥＴ５１Ｈのソース端子Ｓは正電源ラインＰに接続され、ドレイン端子Ｄは夫々のアーム部５２Ａ、５２ＢのローサイドのＦＥＴ５１Ｌのソース端子Ｓに接続される。また、各アーム部５２Ａ、５２ＢのローサイドのＦＥＴ５１Ｌのドレイン端子Ｄは、負電源ラインＮに接続される。図２には図示しないが、各ＦＥＴ５１のソース端子Ｓ及びドレイン端子Ｄの間にはダイオードが設けられる。このダイオードは、カソード端子がソース端子Ｓに接続され、アノード端子がドレイン端子Ｄに接続される。
【００２１】
ここで、同一のアーム部５２においてハイサイドのＦＥＴ５１ＨとローサイドのＦＥＴ５１Ｌとが同時にオン状態（導通状態）となると、正電源ラインＰと負電源ラインＮとが短絡状態となるので、ＦＥＴ５１ＨとＦＥＴ５１Ｌとは相補的にオン状態となるように制御される。このような制御は、ＦＥＴ５１ＨとＦＥＴ５１Ｌとの夫々のゲート端子Ｇに制御信号が入力され実現される。
【００２２】
次に、このようなＦＥＴ５１の部品配置について図３を用いて説明する。図３（ａ）は、図１のIIIa−IIIa線における断面図であり、図３（ｂ）は図３（ａ）のIIIb−IIIb線における断面図である。電子部品モジュール１は、積層基板１０と、凹部２０と、素子搭載部３０と、モールド部４０とを備えて構成される。
【００２３】
図３（ａ）及び（ｂ）に示されるように、積層基板１０は金属層１１と絶縁層１２とが交互に積層されている。金属層１１は例えば銅板である。絶縁層１２は例えば樹脂である。積層基板１０は、このような銅板で樹脂を挟むように形成される。本実施形態では、最上層の金属層１１の上には絶縁層１２が積層されていないが、絶縁層１２が積層されていても良い。また、積層基板１０は、金属層１１を２層以上有するものが用いられる。本実施形態では、金属層１１は２層の積層基板１０が用いられる。したがって、本実施形態では所謂２層基板が用いられる。以下では、理解を容易にするために、上層の金属層１１に符号１１Ｕを付し、下層の金属層１１に符号１１Ｌを付して示す。
【００２４】
凹部２０は、積層基板１０の表面から金属層１１のうちの最下層の金属層１１に達するように形成される。積層基板１０の表面とは、金属層１１Ｌが下側になるようにして配置した積層基板１０の上面視における手前側の面１０Ａである。金属層１１のうちの最下層の金属層１１とは、本実施形態では下層の金属層１１Ｌである。したがって、凹部２０は積層基板１０の表側の面１０Ａから下層の金属層１１Ｌに向けて形成される。本実施形態では、図３（ａ）に示されるように、凹部２０は上面視が四角形で形成される。このため、凹部２０は四角柱上の窪みのように形成される。
【００２５】
このような凹部２０の底部２１では最下層の金属層１１が露出するように形成される。凹部２０の底部２１とは、凹部２０を当該凹部２０の開口部側から見て開口奥側である。最下層の金属層１１とは下層の金属層１１Ｌである。したがって、本実施形態では凹部２０を開口部側から見て、金属層１１Ｌが見えるように凹部２０が形成される。また、本実施形態では、このような凹部２０は積層基板１０に４つ形成される。
【００２６】
素子搭載部３０は、露出された金属層１１であり、素子３１が搭載される。露出された金属層１１とは、凹部２０の底部２１において露出されている下層の金属層１１Ｌである。素子３１とはＦＥＴ５１である。このため、凹部２０の底部２１において露出されている金属層１１Ｌが素子搭載部３０に相当し、このような素子搭載部３０にＦＥＴ５１が載置される。ここで、ＦＥＴ５１は裏面にドレイン端子Ｄが露出して形成される。ＦＥＴ５１は、ドレイン端子Ｄが素子搭載部３０の側を向くように素子搭載部３０に載置され、素子搭載部３０と電気的に接続される。本実施形態では、上述のように積層基板１０に素子搭載部３０が４つ形成され、１つの素子搭載部３０に１つのＦＥＴ５１が搭載される。
【００２７】
素子搭載部３０に載置されたＦＥＴ５１は、ソース端子Ｓ及びゲート端子Ｇは夫々上層の金属層１１Ｕの所定の位置にワイヤ６０により接続される。具体的には、ＦＥＴ５１Ｈのソース端子Ｓは、金属層１１Ｕにおける正電源ラインＰと同電位の部位にワイヤ６０により接続され、ＦＥＴ５１Ｌのソース端子Ｓは、夫々Ｕ相及びＶ相と同電位の部位にワイヤ６０により接続される。また、夫々のＦＥＴ５１は、夫々別個に設けられたゲート信号入力用の端子に接続される。
【００２８】
ここで、本実施形態では、凹部２０の側壁部２２には、最下層の金属層１１と、最下層の金属層１１よりも上層の金属層１１とを電気的に接続する導体２３が設けられている。凹部２０の側壁部２２とは、凹部２０の内周面である。最下層の金属層１１とは、金属層１１Ｌである。上層の金属層１１とは本実施形態では金属層１１Ｕである。したがって、凹部２０の内周面には、金属層１１Ｌと金属層１１Ｕとを電気的に接続する導体２３が設けられる。このような導体２３は、例えばメッキやスパッタ等の公知の手法を用いて形成される。この導体２３により、凹部２０の底部２１にある素子搭載部３０と当該素子搭載部３０の上部に位置する金属層１１Ｕとが同電位とされる。したがって、本実施形態では、アーム部５２ＡのＦＥＴ５１Ｈ（図３の左上のＦＥＴ５１）のドレイン端子ＤとＵ相の端子とが導体２３を介して接続され、アーム部５２ＢのＦＥＴ５１Ｈ（図３の右上のＦＥＴ５１）のドレイン端子ＤとＶ相の端子とが導体２３を介して接続される。また、アーム部５２ＡのＦＥＴ５１Ｌ（図３の左下のＦＥＴ５１）のドレイン端子Ｄ及びアーム部５２ＢのＦＥＴ５１Ｌ（図３の右下のＦＥＴ５１）のドレイン端子Ｄは導体２３を介して負電源ラインＮに接続される。
【００２９】
金属層１１Ｕは図２に示されるＨブリッジ回路５０に基づいてパターンニングされる。夫々のパターンニングされた所定の領域毎に接続端子６１が設けられる。この接続端子６１は、上述のリード端子３に相当する。
【００３０】
モールド部４０は、積層基板１０を裏面から見て素子搭載部３０の裏面が露出された状態で、積層基板１０と凹部２０と素子搭載部３０と素子３１とを内包する。積層基板１０の裏側とは、積層基板１０の金属層１１Ｌの側である。素子搭載部３０の裏面とは、金属層１１Ｌの裏面のうち、ＦＥＴ５１が搭載されている領域の裏面である。露出されているとは、モールド部４０で覆われていないことを意味する。積層基板１０と凹部２０と素子搭載部３０と素子３１とを内包するとは、積層基板１０と凹部２０と素子搭載部３０と素子３１とが外部から視認できないようにモールド部４０の内部に封入されることをいう。したがって、積層基板１０の表側は図１に示されるようにモールド部４０及びリード端子３しか見えず、積層基板１０の裏側からは図４の示されるように金属層１１Ｌの裏面が見えるように構成される。
【００３１】
なお、上述したように、素子搭載部３０が形成される金属層１１Ｌは所定の電位となる。したがって、夫々の素子搭載部３０が短絡しないように、金属層１１Ｌは溝部１９により分離される。したがって、モールド部４０において露出された素子搭載部３０の裏面が、互いに分離された島状に形成されていることになる。
【００３２】
ここで、このように島状に形成された素子搭載部３０の裏面の外縁部は、当該外縁部を積層基板１０の厚さ方向に直交する方向から見て角部を切り落として階段状に形成しておくと好適である。このように形成することにより、図４に示されるように夫々の素子搭載部３０の裏面を全領域に亘って露出させることが可能となる。
【００３３】
次に、本実施形態の電子部品モジュール１の製造方法について図５及び図６を用いて説明する。まず、図５（ａ）に示されるように、所定の厚さの樹脂板の両面に銅板を加熱プレスして、金属層１１Ｕ／絶縁層１２／金属層１１Ｌの積層基板１０を形成する。次に、図５（ｂ）に示されるように、電子部品モジュール１が内包する回路の構成に基づいて金属層１１Ｕ及び金属層１１Ｌ上にパターンニングする。そして、図５（ｃ）に示されるように、金属層１１Ｕの側から金属層１１Ｌが露出するように切削加工を施し、凹部２０を形成する。この場合、図５（ｃ）に示されるようにエンドミル９９を用いて切削しても良いし、レーザにより切削しても良い。このような凹部２０の側壁部２２に導体２３を設けて、図５（ｄ）に示されるように凹部２０における金属層１１Ｌと金属層１１Ｕとを接続する。
【００３４】
次に、図６（ａ）に示されるように、このような積層基板１０の素子搭載部３０に素子３１を載置し、素子３１の各電極と金属層１１Ｕ上の所定の領域とをワイヤ６０で接続する。そして、図６（ｂ）に示されるように、金属層１１Ｕから接続端子６１を設け、図６（ｃ）に示されるように接続端子６１が延出し、素子搭載部３０の裏面が露出するようにモールド部４０を構成する。このようにして電子部品モジュール１が製造される。
【００３５】
〔その他の実施形態〕
上記実施形態では、積層基板１０が２層基板であるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。積層基板１０として３層以上の多層基板を用いることも当然に可能である。
【００３６】
上記実施形態では、電子部品モジュール１にＨブリッジ回路５０が内包されるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。電子部品モジュール１は他の回路を内包するように構成することも可能である。
【００３７】
上記実施形態では、素子３１が複数有するものとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。電子部品モジュール１が、１つの素子３１のみを有するものとして構成することも可能である。係る場合には、モールド部４０から露出された素子搭載部３０の裏面は、互いに分離された島状に形成しないことも当然に可能である。
【００３８】
上記実施形態では、凹部２０の側壁部２２に、金属層１１Ｌと金属層１１Ｕとを電気的に接続する導体２３が設けられているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。凹部２０の側壁部２２に導体２３を設けずに、例えばワイヤにより金属層１１Ｌと金属層１１Ｌとを接続する構成とすることも可能である。
【００３９】
本発明は、樹脂内に素子が封止された電子部品モジュールに用いることが可能である。
【符号の説明】
【００４０】
１：電子部品モジュール
１０：積層基板
１１：金属層
１１Ｌ：金属層（最下層の金属層）
１１Ｕ：金属層（上層の金属層）
１２：絶縁層
２０：凹部
２１：底部
２２：側壁部
２３：導体
３０：素子搭載部
３１：素子
４０：モールド部
【図１】
2015095472.tif 000003
【図２】
2015095472.tif 000004
【図３】
2015095472.tif 000005
【図４】
2015095472.tif 000006
【図５】
2015095472.tif 000007
【図６】
2015095472.tif 000008