(57)【要約】      （修正有）【課題】閾値電圧の劣化を抑制することが可能な半導体装置を提供する。【解決手段】半導体装置は、ゲート電極10と、第１の絶縁膜210と、酸化物半導体膜220と、第２の絶縁膜230と、ソース電極30と、ドレイン電極40と、を備える。第１の絶縁膜は、前記ゲート電極上に配置される。酸化物半導体膜は、前記第１の絶縁膜上に配置される。第２の絶縁膜は、前記酸化物半導体膜上に配置される。ソース電極は、前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続される。ドレイン電極は、前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続される。前記酸化物半導体膜は、前記ソース電極とのコンタクト領域17及び前記ドレイン電極とのコンタクト領域18の方が、前記酸化物半導体膜のチャネル領域16よりも、前記ソース電極側と前記ドレイン電極側とにそれぞれ凸になるように膜厚が厚く形成される。【選択図】図１
2015162633.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極上に配置された第１の絶縁膜と、
前記第１の絶縁膜上に配置された酸化物半導体膜と、
前記酸化物半導体膜上に配置された第２の絶縁膜と、
前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続されるソース電極と、
前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続されるドレイン電極と、
を備え、
前記酸化物半導体膜は、前記ソース電極とのコンタクト領域及び前記ドレイン電極とのコンタクト領域の方が、前記酸化物半導体膜のチャネル領域よりも、前記ソース電極側と前記ドレイン電極側とにそれぞれ凸になるように膜厚が厚く形成されることを特徴とする半導体装置。
【請求項２】
前記酸化物半導体膜の前記ソース電極とのコンタクト領域及び前記ドレイン電極とのコンタクト領域のうち、それぞれ前記チャネル領域上面よりも高い位置での酸素濃度が、前記酸化物半導体膜の前記チャネル領域の酸素濃度よりも高いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記酸化物半導体膜の前記ソース電極とのコンタクト領域及び前記ドレイン電極とのコンタクト領域のうち、それぞれ前記チャネル領域上面よりも高い位置での窒素濃度が、前記酸化物半導体膜の前記チャネル領域の窒素濃度よりも高いことを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記酸化物半導体膜は、
前記ソース電極とのコンタクト領域と前記ドレイン電極とのコンタクト領域と前記チャネル領域とに配置された第１の酸化物半導体膜と、
前記ソース電極とのコンタクト領域及び前記ドレイン電極とのコンタクト領域に、前記第１の酸化物半導体膜の上面と接触するように配置された第２の酸化物半導体膜と、
を有することを特徴とする請求項１〜３いずれか記載の半導体装置。
【請求項５】
前記第１の酸化物半導体膜のチャネル領域上に配置された第３の絶縁膜をさらに備え、
前記第２の酸化物半導体膜は、前記第３の絶縁膜の少なくとも側面に接触するように形成されることを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
近年、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の酸化物であるＩｎＧａＺｎＯ等の酸化物半導体膜を用いた薄膜トランジスタ（ＴＦＴ）が開発されている。このＩｎＧａＺｎＯ薄膜トランジスタは、低温でも容易に作製でき、移動度が１０ｃｍ２／Ｖｓ以上と高いことが知られている。そのため、多層配線中に埋め込むＢＥＯＬ（ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ）トランジスタの実現が期待されている。その他にも、次世代の液晶パネルへの応用等が期待されている。また、ＩｎＧａＺｎＯ−ＴＦＴはシリコン（Ｓｉ）−ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）やＳｉ−ＴＦＴとは異なり、チャネル領域が反転層ではなく蓄積層であることが知られている。
【０００３】
ここで、昨今のパターンの微細化に伴ってチャネル長が短くなってくるのに伴い、ＴＦＴの閾値電圧が大幅に劣化してしまうといった問題が生じている。例えば、０Ｖ付近であった閾値電圧が−１０Ｖよりも低い値にまで変化してしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ１１／０３９８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、上述した問題点を克服し、閾値電圧の劣化を抑制することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、ゲート電極と、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、ソース電極と、ドレイン電極と、を備える。第１の絶縁膜は、前記ゲート電極上に配置される。酸化物半導体膜は、前記第１の絶縁膜上に配置される。第２の絶縁膜は、前記酸化物半導体膜上に配置される。ソース電極は、前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続される。ドレイン電極は、前記第２の絶縁膜中に配置されて前記酸化物半導体膜に接続される。前記酸化物半導体膜は、前記ソース電極とのコンタクト領域及び前記ドレイン電極とのコンタクト領域の方が、前記酸化物半導体膜のチャネル領域よりも、前記ソース電極側と前記ドレイン電極側とにそれぞれ凸になるように膜厚が厚く形成される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態における半導体装置の構成を示す断面図である。
【図２】第１の実施形態の比較例における半導体装置の一例の構成を示す断面図である。
【図３】第１の実施形態の比較例における閾値電圧の変化の一例を示す図である。
【図４】第１の実施形態の比較例における半導体装置の他の一例の構成を示す断面図である。
【図５】第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。
【図６】第１の実施形態における半導体装置の製造方法の工程断面図である。
【図７】第１の実施形態における半導体装置の製造方法の工程断面図である。
【図８】第１の実施形態における半導体装置の製造方法の工程断面図である。
【図９】第２の実施形態における半導体装置の構成を示す断面図である。
【図１０】第２の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。
【図１１】第２の実施形態における半導体装置の製造方法の工程断面図である。
【図１２】第２の実施形態における半導体装置の製造方法の工程断面図である。
【図１３】第３の実施形態における半導体装置の構成を示す断面図である。
【図１４】第３の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。
【図１５】第３の実施形態における半導体装置の製造方法の工程断面図である。
【図１６】第３の実施形態における半導体装置の製造方法の工程断面図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
第１の実施形態について、以下、図面を用いて説明する。
【０００９】
図１は、第１の実施形態における半導体装置の構成を示す断面図である。図１では、半導体装置として、ＩｎＧａＺｎＯ膜（ＩＧＺＯ膜）等の酸化物半導体膜を用いたボトムゲート型のＴＦＴの一例が示されている。図１において、基板２００には、ゲート電極１０が形成される。図１の例では、基板２００上面と同じ高さ位置にゲート電極１０の表面（上面）が形成されるように埋め込まれている。図１の例では、例えば、多層配線層の所定の配線と同層にゲート電極１０が形成されている場合を想定している。よって、基板２００には、その他の配線層や半導体素子等が形成されていても構わない。但し、かかる構成に限るものではなく、基板２００上にゲート電極１０が形成されても構わない。
【００１０】
ゲート電極１０上には、ゲート絶縁膜２１０（第１の絶縁膜）が配置される。ゲート絶縁膜２１０は、ゲート電極１０及び基板２００上に形成される。ゲート絶縁膜２１０上には、酸化物半導体膜２２０（第１の酸化物半導体膜）が配置される。酸化物半導体膜２２０として、例えば、ＩｎＧａＺｎＯ膜を用いると好適である。ＩｎＧａＺｎＯ膜の他に、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、及びＩｎＯ膜等を用いることもできる。酸化物半導体膜２２０は、例えば、ゲート電極１０のゲート長方向の幅よりも大きい幅で形成されると好適である。
【００１１】
酸化物半導体膜２２０上には、絶縁膜２３０（第２の絶縁膜）が配置される。絶縁膜２３０は、酸化物半導体膜２２０を覆うようにゲート絶縁膜２１０上にも形成される。
【００１２】
また、酸化物半導体膜２２０の一端側上には、ソース電極３０の側面及び底面を覆う酸化物半導体膜２２２ｓ（第２の酸化物半導体膜２２２の一例）が配置され、ソース電極３０は、酸化物半導体膜２２２ｓを介して酸化物半導体膜２２０の一端側に接続される。ソース電極３０及び酸化物半導体膜２２２ｓは、絶縁膜２３０中に配置される。ソース電極３０は、ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２２ｓを介して酸化物半導体膜２２０に接続される。
【００１３】
また、酸化物半導体膜２２０の他端側上には、ドレイン電極４０の側面及び底面を覆う酸化物半導体膜２２２ｄ（第２の酸化物半導体膜２２２の他の一例）が配置され、ドレイン電極４０は、酸化物半導体膜２２２ｄを介して酸化物半導体膜２２０の他端側に接続される。ドレイン電極４０及び酸化物半導体膜２２２ｄは、絶縁膜２３０中に配置される。ドレイン電極４０は、ゲート電極１０のゲート長方向の他方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２２ｄを介して酸化物半導体膜２２０に接続される。
【００１４】
酸化物半導体膜２２２として、例えば、ＩｎＧａＺｎＯ膜を用いると好適である。ＩｎＧａＺｎＯ膜の他に、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、及びＩｎＯ膜等を用いることもできる。酸化物半導体膜２２２は、酸化物半導体膜２２０と同じ材料が望ましいが、これに限るものではない。酸化物半導体であれば、異なる種類の材料同士であっても構わない。
【００１５】
また、ソース電極３０は、主材料としての電極材料膜１２と電極材料膜１２の側面及び底面を覆うバリアメタル膜１３とによって構成される。同様に、ドレイン電極４０は、主材料としての電極材料膜１４と電極材料膜１４の側面及び底面を覆うバリアメタル膜１５とによって構成される。
【００１６】
以上のように、第１の実施形態では、酸化物半導体膜２２０，２２２が、ソース電極３０及びドレイン電極４０とのコンタクト領域１７，１８において多層膜によって構成されるため、酸化物半導体膜２２０の単層膜によって構成されるチャネル領域１６よりも、ソース電極３０側とドレイン電極４０側とにそれぞれ凸になるように膜厚が厚く形成されている。
【００１７】
具体的には、第１の実施形態において、酸化物半導体膜２２０（第１の酸化物半導体膜）は、ソース電極３０に接続するコンタクト領域１７とドレイン電極４０に接続するコンタクト領域１８と酸化物半導体膜２２０のチャネル領域１６とに配置される。そして、酸化物半導体膜２２２（第２の酸化物半導体膜）は、酸化物半導体膜２２０上であって、ソース電極３０に接続するコンタクト領域１７とドレイン電極４０に接続するコンタクト領域１８とに配置される。言い換えれば、酸化物半導体膜２２２ｓ，２２２ｄは、酸化物半導体膜２２０のチャネル領域１６上に配置されないように形成される。チャネル領域１６のうち、ソース電極３０側の一部および／又はドレイン電極４０側の一部については酸化物半導体膜２２２が形成されても構わない。
【００１８】
図２は、第１の実施形態の比較例における半導体装置の一例の構成を示す断面図である。図２では、比較例である半導体装置として、ＩＧＺＯ膜等の酸化物半導体膜を用いたボトムゲート型のＴＦＴの一例が示されている。図２において、図１に示した第１の実施形態の構成のうち、酸化物半導体膜２２２ｓ，２２２ｄが無い状態を示している。言い換えれば、ソース電極３１とドレイン電極４１が、直接的に酸化物半導体膜２２０に接続される。なお、図２の比較例では、ソース電極３１とドレイン電極４１について、バリアメタル膜の図示を省略している。ソース電極３１とドレイン電極４１の電極材料（バリアメタル膜）と酸化物半導体膜２２０とが接触した状態で加熱（例えばアニール処理）すると、両者間での例えば還元反応によって、反応物１１（反応体）が生成される。反応物１１によって、電極材料（バリアメタル膜）と酸化物半導体膜２２０との界面付近では、酸素濃度が低下してしまうことが実験等によりわかっている。かかる反応物１１は、少なくとも、電極材料（バリアメタル膜）と酸化物半導体膜２２０との界面に沿ってゲート長方向（水平方向）に酸化物半導体膜２２０中を拡散し（広がり）、ソースとドレイン間を反応物１１によってつなげてしまう。かかる反応物１１は、言い換えれば、ホールトラップのような機能を果たしてしまう。
【００１９】
図３は、第１の実施形態の比較例における閾値電圧の変化の一例を示す図である。図３では、窒素（Ｎ２）雰囲気中で４２０℃のアニールを３０分実施したＩＧＺＯ膜を用いたボトムゲート型のＴＦＴ（Ａ），（Ｂ）を比較している。ＴＦＴ（Ａ）では、長いゲート長で形成されている。ゲート長が、例えば、１３μｍに設定されている。ＴＦＴ（Ａ）では、ゲートＯＮとなる閾値電圧Ｖｔｈが、図３のグラフ（Ａ）に示すように、例えば、−３Ｖ付近に設定されて製造されている。ここで、昨今のパターンの微細化に伴い、ゲート長を短くしていくと、閾値電圧Ｖｔｈが大幅に変化してしまう。ＴＦＴ（Ｂ）でも、ＴＦＴ（Ａ）と同様、ゲートＯＮとなる閾値電圧Ｖｔｈを、例えば、−３Ｖ付近に設定するも、ゲート長が１μｍ以下に形成されたことによって、図３のグラフ（Ｂ）に示すように、閾値電圧Ｖｔｈが劣化し、大幅に低くなってしまう。図３のグラフ（Ｂ）では、測定限界（−１０Ｖ）よりも小さいことがわかる。かかる閾値電圧Ｖｔｈの劣化は、上述した反応物１１がソースとドレイン間をつなげてしまうことに起因する。ソースとドレイン間が反応物１１によって繋がることで、耐熱性が劣化し、かかる閾値電圧Ｖｔｈの劣化を引き起こすと考えられる。
【００２０】
図４は、第１の実施形態の比較例における半導体装置の他の一例の構成を示す断面図である。図４に示す比較例では、酸化物半導体膜２２１の膜厚を図２に示す比較例の酸化物半導体膜２２０よりも厚くした場合を示している。酸化物半導体膜２２１の膜厚を厚くしても、ソース電極３１とドレイン電極４１の電極材料（バリアメタル膜）と酸化物半導体膜２２１とが接触した状態で加熱（例えばアニール処理）が実施されると、閾値電圧Ｖｔｈが劣化してしまう。かかる結果から、反応物１１は、電極材料（バリアメタル膜）と酸化物半導体膜２２０（２２１）との界面に沿ってゲート長方向（水平方向）に酸化物半導体膜２２０（２２１）中を拡散し（広がり）、ソースとドレイン間をつなげてしまうことがわかる。
【００２１】
そこで、第１の実施形態では、ソース電極３０の電極材料（バリアメタル膜１３）と酸化物半導体膜２２２ｓとの界面部と、ドレイン電極４０の電極材料（バリアメタル膜１５）と酸化物半導体膜２２２ｄとの界面部とが、ゲート長方向（水平方向）に繋がることなく遮断された構成にする。図１の例では、ソース電極３０の側面及び底面を酸化物半導体膜２２２ｓで覆うことで、ソース電極３０の電極材料（バリアメタル膜１３）と酸化物半導体膜２２２ｓとの界面部に反応物１１が生成され得る。同様に、ドレイン電極４０の側面及び底面を酸化物半導体膜２２２ｄで覆うことで、ドレイン電極４０の電極材料（バリアメタル膜１５）と酸化物半導体膜２２２ｄとの界面部に反応物１１が生成され得る。しかしながら、図１の例では、酸化物半導体膜２２２ｓと酸化物半導体膜２２２ｄとがゲート長方向（水平方向）に繋がっていないので、反応物１１同士の接続を回避できる。その結果、ゲート長が１μｍ以下に形成された場合でも、ソース電極３０とドレイン電極４０の電極材料（バリアメタル膜１３，１５）と酸化物半導体膜２２２とが接触した状態で加熱（例えばアニール処理）されても、閾値電圧Ｖｔｈの劣化を回避或いは低減できる。
【００２２】
また、ソース電極３０と接続する酸化物半導体膜２２０，２２２のコンタクト領域１７と、ドレイン電極４０と接続する酸化物半導体膜２２０，２２２のコンタクト領域１８とのうち、それぞれチャネル領域１６上面よりも高い位置での酸素濃度が、酸化物半導体膜２２０のチャネル領域１６の酸素濃度よりも高くなるように形成すると好適である。言い換えれば、ソース電極３０と接続する酸化物半導体膜２２２ｓの酸素濃度を酸化物半導体膜２２０の酸素濃度よりも高くすると好適である。同様に、ドレイン電極４０と接続する酸化物半導体膜２２２ｄの酸素濃度を酸化物半導体膜２２０の酸素濃度よりも高くすると好適である。上述したように、電極材料（バリアメタル膜）と酸化物半導体膜２２０との界面付近では、相互の反応によって酸素濃度が低下していることから、反応物１１は、酸素を求めて拡散している可能性が高い。そこで、第１の実施形態では、酸化物半導体膜２２２ｓ，２２２ｄの酸素濃度を高くする。これにより、拡散しなくても酸素の供給があるので、反応物１１の拡散を抑制或いは低減できる。一方、チャネル領域１６の酸化物半導体膜２２０はＴＦＴとして機能させるうえで望ましい酸素濃度に設定する。よって、酸化物半導体膜２２２ｓ，２２２ｄの酸素濃度が酸化物半導体膜２２０の酸素濃度よりも高くなるように形成する。上述した酸素濃度の制御は、必須ではないが、実施することで、より効果を発揮できる。
【００２３】
また、ソース電極３０と接続する酸化物半導体膜２２０，２２２のコンタクト領域１７と、ドレイン電極４０と接続する酸化物半導体膜２２０，２２２のコンタクト領域１８とのうち、それぞれチャネル領域１６上面よりも高い位置での窒素濃度が、酸化物半導体膜２２０のチャネル領域１６の窒素濃度よりも高くなるように形成すると好適である。言い換えれば、ソース電極３０と接続する酸化物半導体膜２２２ｓの窒素濃度を酸化物半導体膜２２０の窒素濃度よりも高くすると好適である。同様に、ドレイン電極４０と接続する酸化物半導体膜２２２ｄの窒素濃度を酸化物半導体膜２２０の窒素濃度よりも高くすると好適である。電極材料（バリアメタル膜）と酸化物半導体膜２２２との界面付近での窒素濃度を高めることで、反応自体を低減できる。よって、反応物１１の拡散の抑制につながる。上述した窒素濃度の制御は、必須ではないが、実施することで、より効果を発揮できる。
【００２４】
第１の実施形態では、酸素濃度の制御と窒素濃度の制御との両方を行う場合、どちらか一方を行う場合、及び、両方とも行わない場合が含まれる。以下、半導体装置の製造方法について説明する。
【００２５】
図５は、第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。図５において、第１の実施形態における半導体装置の製造方法は、ゲート電極形成工程（Ｓ１０２）と、ゲート絶縁膜形成工程（Ｓ１０４）と、第１の酸化物半導体膜形成工程（Ｓ１０６）と、絶縁膜形成工程（Ｓ１０８）と、開口部形成工程（Ｓ１１２）と、第２の酸化物半導体膜形成工程（Ｓ１１４）と、バリアメタル膜形成工程（Ｓ１２６）と、電極材料膜形成工程（Ｓ１２８）と、平坦化工程（Ｓ１３０）と、いう一連の工程を実施する。バリアメタル膜形成工程（Ｓ１２６）と、電極材料膜形成工程（Ｓ１２８）と、平坦化工程（Ｓ１３０）とにより、ソース・ドレイン電極形成工程を構成する。
【００２６】
図６に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図６では、図５のゲート電極形成工程（Ｓ１０２）から絶縁膜形成工程（Ｓ１０８）までを示している。それ以降の工程は後述する。
【００２７】
図６（ａ）において、ゲート電極形成工程（Ｓ１０２）として、基板２００中にゲート電極１０を形成する。酸化物半導体膜を用いたＴＦＴが多層配線層中に作られることを想定し、トランジスタの横には多層配線のうちの一部の金属配線があってもよい。図６（ａ）の例では、ゲート電極１０は、ダマシンプロセスにより絶縁膜中に埋め込まれる。例えば、基板２００にゲート電極１０用の開口部（溝）を形成する。そして、開口部を埋め込むように基板２００上にゲート電極材料を堆積する。堆積後は、開口部からはみ出た余分なゲート電極材料を化学機械研磨（ＣＭＰ）法により研磨除去すればよい。かかる工程により、ゲート電極１０が形成される。ゲート電極１０の材料として、例えば、銅（Ｃｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、及びモリブデン（Ｍｏ）等を用いることができる。なお、Ｃｕを用いる場合には、基板２００等へのＣｕの拡散を防止するために、開口部の側面および底面にバリアメタル膜を形成し、バリアメタル膜を介して開口部内を埋め込むように形成すればよい。また、基板２００として、例えば、ゲート電極材料の埋め込まれる絶縁膜を堆積した直径３００ミリのシリコンウェハからなるシリコン基板が用いられる。ここでは、図示していないが、基板２００には、配線や各種の素子等が形成されていても構わない。
【００２８】
なお、図６（ａ）の例では、ダマシンプロセスによる埋め込み構造を示しているが、エッチングが困難なＣｕ以外の材料については、これに限るものではなく、基板２００上にゲート電極材料をスパッタ法等により堆積後、エッチング法によりパターニングすることによってゲート電極１０を形成しても構わない。
【００２９】
図６（ｂ）において、ゲート絶縁膜形成工程（Ｓ１０４）として、化学気相成長（ＣＶＤ）法を用いて、ゲート電極１０上にゲート絶縁膜２１０を例えば５〜５０ｎｍの膜厚で形成する。ここでは、例えば、１５ｎｍの膜厚で形成する。ゲート絶縁膜２１０の材料として、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、及び、酸窒化シリコン（ＳｉＯＮ）等を用いると好適である。形成方法として、プラズマＣＶＤ法や原子層気相成長（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ  ｌａｙｅｒ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法を用いると好適である。
【００３０】
図６（ｃ）において、第１の酸化物半導体膜形成工程（Ｓ１０６）として、スパッタ法を用いて、ゲート絶縁膜２１０上に、酸化物半導体膜２２０を例えば１０〜３０ｎｍの膜厚で形成する。ここでは、例えば、３０ｎｍの膜厚で形成する。その後、酸化物半導体膜２２０について、エッチング法により活性領域を残すようにパターニングすることで所定のサイズの酸化物半導体膜２２０を形成する。ゲート長方向の酸化物半導体膜２２０の幅は、ゲート電極１０よりも広い幅で形成すると良い。酸化物半導体膜２２０の材料として、上述したように、ＩｎＧａＺｎＯ膜、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、及びＩｎＯ膜等を用いることができる。
【００３１】
図６（ｄ）において、絶縁膜形成工程（Ｓ１０８）として、ＣＶＤ法を用いて、酸化物半導体膜２２０及びゲート絶縁膜２１０上に絶縁膜２３０を例えば１００〜２００ｎｍの膜厚で形成する。ここでは、ゲート絶縁膜２１０上に、例えば、１５０ｎｍの膜厚で形成する。絶縁膜２３０の材料として、例えば、ＳｉＯ２、ＳｉＮ、及び、ＳｉＯＮ等を用いると好適である。形成方法として、プラズマＣＶＤ法や原子層気相成長法を用いると好適である。絶縁膜２３０は、酸化物半導体膜２２０を覆うように形成され、酸化物半導体膜２２０の保護膜となる。
【００３２】
図７に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図７では、図５の開口部形成工程（Ｓ１１２）からバリアメタル膜形成工程（Ｓ１２６）までを示している。
【００３３】
図７（ａ）において、開口部形成工程（Ｓ１１２）として、絶縁膜２３０上から酸化物半導体膜２２０表面まで絶縁膜２３０を貫通するように、開口部１５０，１５２を形成する。ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置にソース用の開口部１５０（コンタクトホール）を形成する。同時に、ゲート電極１０のゲート長方向の他方の端部と少なくとも一部が重なる位置にドレイン用の開口部１５２（コンタクトホール）を形成する。第１の実施形態では、ソース電極３０とドレイン電極４０の側面及び底面に酸化物半導体膜２２２を配置するため、酸化物半導体膜２２２の膜厚分を考慮して、その分開口幅が広くなるように形成する。開口部１５０，１５２は、電極用のサイズとして、例えば、幅１μｍ以下のサイズで形成する。かかるサイズに酸化物半導体膜２２２の膜厚分を加算したサイズに形成する。酸化物半導体膜２２２の膜厚は、後述するように１０〜７０ｎｍ程度に形成するので、両側に配置される酸化物半導体膜２２２の膜厚分を加算したサイズで開口すればよい。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て絶縁膜２３０上にレジストパターンが形成された基板２００に対し、露出した絶縁膜２３０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０，１５２を形成することができる。例えば、一例として、反応性イオンエッチング（ＲＩＥ）法により開口部１５０，１５２を形成すればよい。
【００３４】
図７（ｂ）において、第２の酸化物半導体膜形成工程（Ｓ１１４）として、スパッタ法を用いて、開口部１５０，１５２内壁および底面上、及び絶縁膜２３０上に、酸化物半導体膜２２２を例えば１０〜７０ｎｍの膜厚で堆積する。ここでは、例えば、２０ｎｍの膜厚で形成する。酸化物半導体膜２２２の材料として、上述したように、ＩｎＧａＺｎＯ膜、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、及びＩｎＯ膜等を用いることができる。ここでは、酸化物半導体膜２２２の材料として、例えば、酸化物半導体膜２２０と同じ材料を用いる。
【００３５】
ここで、第１の実施形態では、酸化物半導体膜２２２を形成する際、酸素と窒素を添加する。例えば、スパッタ法で酸化物半導体膜２２２を形成する際、酸素ガスや窒素ガスの流量を調整し、これらのガス雰囲気中でスパッタリングを行えばよい。酸素だけを添加する場合には、酸化物半導体膜２２０を形成する場合よりも酸素濃度を高くした酸素ガス雰囲気中でスパッタリングを行えばよい。窒素だけを添加する場合には、酸素ガス及び窒素ガスを含有する雰囲気中でスパッタリングを行えばよい。
【００３６】
特に、酸化物半導体膜２２０と酸化物半導体膜２２２を同一の構成成分で形成できることから、ソース・ドレイン電極との接触界面部分を除く酸化物半導体膜２２２について、酸化物半導体膜２２０よりも少なくとも酸素濃度を高めればよい。この場合製造上の観点から、酸化物半導体膜２２２は、例えば、５０ａｔｍ％以下程度の酸素濃度で形成されれば良い。なお、酸化物半導体膜２２０の酸素濃度は、１５〜２５ａｔｍ％程度の濃度に調整されると良い。酸素或いは／及び窒素を添加することで、反応物１１の拡散を抑制或いは低減できる。よって、耐熱性のマージンを上げることができる。そのため、酸化物半導体膜２２２の膜厚を酸素或いは／及び窒素を供給しない場合に比べて薄くできる。
【００３７】
図７（ｃ）において、バリアメタル膜形成工程（Ｓ１２６）として、スパッタ法を用いて、開口部１５０，１５２内壁および底面に沿って、酸化物半導体膜２２２上に、バリアメタル膜２５０を例えば１０〜３０ｎｍの膜厚で堆積する。ここでは、例えば、１０ｎｍの膜厚で形成する。バリアメタル膜２５０として、例えば、モリブデン（Ｍｏ）、及び窒化タンタル（ＴａＮ）等の金属を用いることができる。
【００３８】
図８に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図８では、図５の電極材料膜形成工程（Ｓ１２８）を示している。
【００３９】
図８において、電極材料膜形成工程（Ｓ１２８）として、スパッタ法を用いて、開口部１５０，１５２を完全に埋め込むように、バリアメタル膜２５０上に、電極材料膜２６０を例えば２００〜４００ｎｍの膜厚で堆積する。ここでは、例えば、３００ｎｍの膜厚で形成する。電極材料膜２６０として、例えば、Ｍｏをバリアメタル膜２５０に用いた場合には、アルミニウム（Ａｌ）を用いると好適である。例えば、ＴａＮをバリアメタル膜２５０に用いた場合には、銅（Ｃｕ）を用いると好適である。
【００４０】
電極材料膜２６０として、Ｃｕを用いる場合には、まず、スパッタ法によりＣｕによるシード膜を例えば１０〜２０ｎｍの膜厚で形成し、その後、シード膜をカソードとして電解めっき法により開口部１５０，１５２全体をＣｕで埋め込めばよい。そして、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
【００４１】
電極材料膜２６０として、Ａｌを用いる場合には、例えばスパッタ法により開口部１５０，１５２全体を埋め込めばよい。そして、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
【００４２】
平坦化工程（Ｓ１３０）として、開口部１５０，１５２からはみ出た余分な電極材料膜２６０、バリアメタル膜２５０、及び、酸化物半導体膜２２２をＣＭＰ法により研磨除去することで、図１に示したバリアメタル膜１３，１５及び電極材料膜１２，１４が形成され、これによりソース電極３０及びドレイン電極４０が形成される。
【００４３】
かかる電極材料膜２６０形成時のアニール処理或いは、平坦化工程（Ｓ１３０）後のプロセスにおけるアニール処理（例えば４００℃以上）によって、ソース電極３０のバリアメタル膜１３と酸化物半導体膜２２２ｓとの界面、及びドレイン電極４０のバリアメタル膜１５と酸化物半導体膜２２２ｄとの界面には、それぞれ、反応物１１が生成され得る。しかし、第１の実施形態によれば、酸化物半導体膜２２２ｓと酸化物半導体膜２２２ｄとが水平方向において分離されているので、反応物１１がソース・ドレイン間を接続するように拡散することを回避できる。その結果、ゲート長が短い場合でも、閾値電圧の劣化を回避できる。
【００４４】
（第２の実施形態）
第１の実施形態では、ソース電極３０の側面及び底面を覆う酸化物半導体膜２２２ｓとドレイン電極４０の側面及び底面を覆う酸化物半導体膜２２２ｄとを用いたが、これに限るものではない。第２の実施形態では、ソース電極３０及びドレイン電極４０の底面に接続する第２の酸化物半導体膜を配置する場合について説明する。
【００４５】
図９は、第２の実施形態における半導体装置の構成を示す断面図である。図９では、半導体装置として、ＩＧＺＯ膜等の酸化物半導体膜を用いたボトムゲート型のＴＦＴの一例が示されている。図９において、基板２００、ゲート電極１０、ゲート絶縁膜２１０（第１の絶縁膜）、酸化物半導体膜２２０（第１の酸化物半導体膜）の各構成は、図１と同様である。
【００４６】
図９の例では、酸化物半導体膜２２０のチャネル領域１６上に絶縁膜２３２（第３の絶縁膜）の膜パターンが配置される。そして、絶縁膜２３２の側面及び上面、絶縁膜２３２の側面側の酸化物半導体膜２２０上を覆うように、酸化物半導体膜２２３（第２の酸化物半導体膜）が配置される。
【００４７】
かかる構成により、酸化物半導体膜２２０の一端側上には、ソース電極３０の底面と接続する酸化物半導体膜２２３の一方の端部２２３ｓ（第２の酸化物半導体膜２２３の一例）が配置され、ソース電極３０は、酸化物半導体膜２２３の一方の端部２２３ｓを介して酸化物半導体膜２２０の一端側に接続される。酸化物半導体膜２２０の他端側上には、ドレイン電極４０の底面と接続する酸化物半導体膜２２３の他方の端部２２３ｄ（第２の酸化物半導体膜２２３の一例）が配置され、ドレイン電極４０は、酸化物半導体膜２２３の他方の端部２２３ｄを介して酸化物半導体膜２２０の他端側に接続される。ソース電極３０、ドレイン電極４０及び酸化物半導体膜２２３は、絶縁膜２３０中に配置される。ソース電極３０は、ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２３の一方の端部２２３ｓを介して酸化物半導体膜２２０に接続される。ドレイン電極４０は、ゲート電極１０のゲート長方向の他方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２３の他方の端部２２３ｄを介して酸化物半導体膜２２０に接続される。
【００４８】
絶縁膜２３２のゲート長方向の幅は、０よりも大きく、ゲート長から酸化物半導体膜２２３の膜厚×２を差し引いたサイズ以下であればよい。図９に示すように、横方向（基板２００面と水平方向）に対して、酸化物半導体膜２２３の一方の端部２２３ｄと酸化物半導体膜２２３の他方の端部２２３ｓとを遮断できればよい。
【００４９】
酸化物半導体膜２２３として、例えば、ＩｎＧａＺｎＯ膜を用いると好適である。ＩｎＧａＺｎＯ膜の他に、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、ＧａＡｓ、膜及びＩｎＯ膜等を用いることもできる。酸化物半導体膜２２３は、酸化物半導体膜２２０と同じ材料が望ましいが、これに限るものではない。酸化物半導体であれば、異なる種類同士であっても構わない。
【００５０】
また、ソース電極３０は、主材料としての電極材料膜１２と電極材料膜１２の側面及び底面を覆うバリアメタル膜１３によって構成される。同様に、ドレイン電極４０は、主材料としての電極材料膜１４と電極材料膜１４の側面及び底面を覆うバリアメタル膜１５によって構成される。
【００５１】
以上のように、第２の実施形態では、酸化物半導体膜２２０，２２３が、ソース電極３０及びドレイン電極４０とのコンタクト領域１７，１８において多層膜によって構成されるため、酸化物半導体膜２２０の単層膜によって構成されるチャネル領域１６よりも、ソース電極３０側とドレイン電極４０側とにそれぞれ凸になるように膜厚が厚く形成されている。
【００５２】
具体的には、第２の実施形態において、酸化物半導体膜２２０（第１の酸化物半導体膜）は、ソース電極３０に接続するコンタクト領域１７とドレイン電極４０に接続するコンタクト領域１８と酸化物半導体膜２２０のチャネル領域１６とに配置される。そして、酸化物半導体膜２２３（第２の酸化物半導体膜）は、酸化物半導体膜２２０上であって、ソース電極３０に接続するコンタクト領域１７とドレイン電極４０に接続するコンタクト領域１８とにおいて酸化物半導体膜２２０に接触するように配置される。言い換えれば、絶縁膜２３２を配置することで、酸化物半導体膜２２３は酸化物半導体膜２２０のチャネル領域１６上で酸化物半導体膜２２０に接触しないように形成される。
【００５３】
なお、図９の例では、酸化物半導体膜２２３が絶縁膜２３２上面を覆っているが、絶縁膜２３２上には配置されなくてもよい。すなわち、酸化物半導体膜２２３は、絶縁膜２３２の少なくとも側面と接触していればよい。
【００５４】
図１０は、第２の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。図１０において、第２の実施形態における半導体装置の製造方法は、ゲート電極形成工程（Ｓ１０２）と、ゲート絶縁膜形成工程（Ｓ１０４）と、第１の酸化物半導体膜形成工程（Ｓ１０６）と、絶縁膜形成工程（Ｓ１１０）と、第２の酸化物半導体膜形成工程（Ｓ１１６）と、絶縁膜形成工程（Ｓ１２２）と、開口部形成工程（Ｓ１２４）と、バリアメタル膜形成工程（Ｓ１２６）と、電極材料膜形成工程（Ｓ１２８）と、平坦化工程（Ｓ１３０）と、いう一連の工程を実施する。バリアメタル膜形成工程（Ｓ１２６）と、電極材料膜形成工程（Ｓ１２８）と、平坦化工程（Ｓ１３０）とにより、ソース・ドレイン電極形成工程を構成する。ゲート電極形成工程（Ｓ１０２）から第１の酸化物半導体膜形成工程（Ｓ１０６）までの各工程の内容は、第１の実施形態と同様である。
【００５５】
図１１に、第２の実施形態における半導体装置の製造方法の工程断面図が示されている。図１１では、図１０の絶縁膜形成工程（Ｓ１１０）から絶縁膜形成工程（Ｓ１２２）までを示している。それ以降の工程は後述する。
【００５６】
図１１（ａ）において、絶縁膜形成工程（Ｓ１１０）として、ＣＶＤ法を用いて、酸化物半導体膜２２０及びゲート絶縁膜２１０上に絶縁膜２３２を例えば１０〜３０ｎｍの膜厚で形成する。絶縁膜２３２の材料として、例えば、ＳｉＯ２、ＳｉＮ、及び、ＳｉＯＮ等を用いると好適である。形成方法として、プラズマＣＶＤ法や原子層気相成長法を用いると好適である。
【００５７】
次に、酸化物半導体膜２２０のチャネル領域１６上に膜パターンが残るように絶縁膜２３２をパターニングする。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て絶縁膜２３２上にレジストパターンが形成された基板２００に対し、露出した絶縁膜２３２を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に絶縁膜２３２の膜パターンを加工することができる。例えば、一例として、ＲＩＥ法により絶縁膜２３２の膜パターンを形成すればよい。なお、絶縁膜２３２は、図９に示す膜パターン以外を酸化物半導体膜２２０上から除去できればよく、ゲート絶縁膜２１０上に一部が残っても構わない。
【００５８】
図１１（ｂ）において、第２の酸化物半導体膜形成工程（Ｓ１１６）として、スパッタ法を用いて、絶縁膜２３２上面および側面、酸化物半導体膜２２０上、及びゲート絶縁膜２１０上に、酸化物半導体膜２２３を例えば１０〜７０ｎｍの膜厚で堆積する。ここでは、例えば、２０ｎｍの膜厚で形成する。酸化物半導体膜２２３の材料として、上述したように、ＩｎＧａＺｎＯ膜、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、及びＩｎＯ膜等を用いることができる。ここでは、酸化物半導体膜２２３の材料として、例えば、酸化物半導体膜２２０と同じ材料を用いる。
【００５９】
ここで、第２の実施形態では、酸化物半導体膜２２３を形成する際、第１の実施形態と同様、酸素と窒素を添加する。酸素と窒素を添加する手法は、第１の実施形態と同様である。なお、酸素だけを添加する、或いは、窒素だけを添加するといった一方だけを実施するようにしても良いこと、或いは、酸素と窒素を共に添加しないようにしても良いことは第１の実施形態と同様である。
【００６０】
次に、酸化物半導体膜２２３について、エッチング法により活性領域を残すようにパターニングすることで所定のサイズの酸化物半導体膜２２３を形成する。ゲート長方向の酸化物半導体膜２２３の幅は、ソース電極３０及びドレイン電極４０の底面を覆うことができればよく、ゲート電極１０よりも広い幅で形成すると良い。例えば、酸化物半導体膜２２０の幅と同様で構わない。
【００６１】
図１１（ｃ）において、絶縁膜形成工程（Ｓ１２２）として、ＣＶＤ法を用いて、酸化物半導体膜２２３及びゲート絶縁膜２１０上に絶縁膜２３０を例えば１００〜２００ｎｍの膜厚で形成する。ここでは、ゲート絶縁膜２１０上に、例えば、１５０ｎｍの膜厚で形成する。絶縁膜２３０の材料として、例えば、ＳｉＯ２、ＳｉＮ、及び、ＳｉＯＮ等を用いると好適である。形成方法として、プラズマＣＶＤ法や原子層気相成長法を用いると好適である。絶縁膜２３０は、酸化物半導体膜２２３を覆うように形成され、酸化物半導体膜２２０，２２３の保護膜となる。
【００６２】
図１２に、第２の実施形態における半導体装置の製造方法の工程断面図が示されている。図１２では、図１０の開口部形成工程（Ｓ１２４）を示している。
【００６３】
図１２において、開口部形成工程（Ｓ１２４）として、絶縁膜２３０上から酸化物半導体膜２２３表面まで絶縁膜２３０を貫通するように、開口部１５０，１５２を形成する。ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置にソース用の開口部１５０（コンタクトホール）を形成する。同時に、ゲート電極１０のゲート長方向の他方の端部と少なくとも一部が重なる位置にドレイン用の開口部１５２（コンタクトホール）を形成する。第２の実施形態では、ソース電極３０とドレイン電極４０の側面に酸化物半導体膜２２２を配置しないので、酸化物半導体膜２２２の膜厚分を考慮する必要がない。開口部１５０，１５２は、電極用のサイズとして、例えば、幅１μｍ以下のサイズで形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て絶縁膜２３０上にレジストパターンが形成された基板２００に対し、露出した絶縁膜２３０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０，１５２を形成することができる。例えば、一例として、ＲＩＥ法により開口部１５０，１５２を形成すればよい。
【００６４】
その後、バリアメタル膜形成工程（Ｓ１２６）として、スパッタ法を用いて、開口部１５０，１５２内壁および底面上、及び絶縁膜２３０上に、バリアメタル膜２５０を例えば１０〜３０ｎｍの膜厚で堆積する。その他の内容は、第１の実施形態と同様である。また、電極材料膜形成工程（Ｓ１２８）と、平坦化工程（Ｓ１３０）との内容は、第１の実施形態と同様である。但し、平坦化工程（Ｓ１３０）において、酸化物半導体膜２２３は、開口部内及び絶縁膜２３０上に形成されていないので研磨する必要がないことは言うまでもない。
【００６５】
電極材料膜形成工程（Ｓ１２８）における電極材料膜２６０形成時のアニール処理或いは、平坦化工程（Ｓ１３０）後のプロセスにおけるアニール処理（例えば４００℃以上）によって、ソース電極３０のバリアメタル膜１３と酸化物半導体膜２２３の端部２２３ｓとの界面、及びドレイン電極４０のバリアメタル膜１５と酸化物半導体膜２２３の端部２２３ｄとの界面には、それぞれ、反応物１１が生成され得る。しかし、第１の実施形態と同様、第２の実施形態によれば、各コンタクト領域１７，１８に配置された酸化物半導体膜２２３（端部２２３ｓと端部２２３ｄ）が互いに水平方向において遮断されているので、反応物１１がソース・ドレイン間を接続するように拡散することを回避できる。その結果、ゲート長が短い場合でも、閾値電圧の劣化を回避できる。
【００６６】
（第３の実施形態）
第２の実施形態では、チャネル領域１６上に絶縁膜２３２を配置して、絶縁膜２３２の上から酸化物半導体膜２２３を形成する場合について説明したが、これに限るものではない。第３の実施形態では、ソース電極３０及びドレイン電極４０の底面にそれぞれ接続する分離した第２の酸化物半導体膜を配置する場合について説明する。
【００６７】
図１３は、第３の実施形態における半導体装置の構成を示す断面図である。図１３では、半導体装置として、ＩＧＺＯ膜等の酸化物半導体膜を用いたボトムゲート型のＴＦＴの一例が示されている。図１３において、基板２００、ゲート電極１０、ゲート絶縁膜２１０（第１の絶縁膜）、酸化物半導体膜２２０（第１の酸化物半導体膜）の各構成は、図１と同様である。
【００６８】
図１３の例では、酸化物半導体膜２２０の一端側上に酸化物半導体膜２２４ｓ（第２の酸化物半導体膜２２４の一例）が配置され、酸化物半導体膜２２０の他端側上に酸化物半導体膜２２４ｄ（第２の酸化物半導体膜２２４の一例）が配置される。そして、ソース電極３０は、酸化物半導体膜２２４ｓを介して酸化物半導体膜２２０の一端側に接続される。ドレイン電極４０は、酸化物半導体膜２２４ｄを介して酸化物半導体膜２２０の他端側に接続される。ソース電極３０、ドレイン電極４０及び酸化物半導体膜２２４ｓ，２２４ｄは、絶縁膜２３０中に配置される。ソース電極３０は、ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２４ｓを介して酸化物半導体膜２２０に接続される。ドレイン電極４０は、ゲート電極１０のゲート長方向の他方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２４ｄを介して酸化物半導体膜２２０に接続される。
【００６９】
酸化物半導体膜２２４ｓ，２２４ｄとして、例えば、ＩｎＧａＺｎＯ膜を用いると好適である。ＩｎＧａＺｎＯ膜の他に、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、ＧａＡｓ、膜及びＩｎＯ膜等を用いることもできる。酸化物半導体膜２２４ｓ，２２４ｄは、酸化物半導体膜２２０と同じ材料が望ましいが、これに限るものではない。酸化物半導体であれば、異なる種類同士であっても構わない。
【００７０】
また、ソース電極３０は、主材料としての電極材料膜１２と電極材料膜１２の側面及び底面を覆うバリアメタル膜１３によって構成される。同様に、ドレイン電極４０は、主材料としての電極材料膜１４と電極材料膜１４の側面及び底面を覆うバリアメタル膜１５によって構成される。
【００７１】
以上のように、第３の実施形態では、酸化物半導体膜２２０，２２４が、ソース電極３０及びドレイン電極４０とのコンタクト領域１７，１８において多層膜によって構成されるため、酸化物半導体膜２２０の単層膜によって構成されるチャネル領域１６よりも、ソース電極３０側とドレイン電極４０側とにそれぞれ凸になるように膜厚が厚く形成されている。
【００７２】
具体的には、第３の実施形態において、酸化物半導体膜２２４ｓ（第２の酸化物半導体膜２２４）は、酸化物半導体膜２２０上であって、ソース電極３０に接続するコンタクト領域１７において酸化物半導体膜２２０（第１の酸化物半導体膜）に接触するように配置される。酸化物半導体膜２２４ｄ（第２の酸化物半導体膜２２４）は、酸化物半導体膜２２０上であって、ドレイン電極４０に接続するコンタクト領域１８において酸化物半導体膜２２０に接触するように配置される。言い換えれば、酸化物半導体膜２２４ｓ，２２４ｄは酸化物半導体膜２２０のチャネル領域１６上で遮断されて形成される。酸化物半導体膜２２４ｓ，２２４ｄのゲート長方向の幅は、酸化物半導体膜２２４ｓ，２２４ｄ同士が遮断されていれば、チェネル領域１６内に延びても構わない。
【００７３】
図１４は、第３の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。図１４において、第３の実施形態における半導体装置の製造方法は、ゲート電極形成工程（Ｓ１０２）と、ゲート絶縁膜形成工程（Ｓ１０４）と、第１の酸化物半導体膜形成工程（Ｓ１０６）と、第２の酸化物半導体膜形成工程（Ｓ１１８）と、開口部形成工程（Ｓ１２０）と、絶縁膜形成工程（Ｓ１２２）と、開口部形成工程（Ｓ１２４）と、バリアメタル膜形成工程（Ｓ１２６）と、電極材料膜形成工程（Ｓ１２８）と、平坦化工程（Ｓ１３０）と、いう一連の工程を実施する。バリアメタル膜形成工程（Ｓ１２６）と、電極材料膜形成工程（Ｓ１２８）と、平坦化工程（Ｓ１３０）とにより、ソース・ドレイン電極形成工程を構成する。ゲート電極形成工程（Ｓ１０２）から第１の酸化物半導体膜形成工程（Ｓ１０６）までの各工程の内容は、第１の実施形態と同様である。
【００７４】
図１５に、第３の実施形態における半導体装置の製造方法の工程断面図が示されている。図１５では、図１４の第２の酸化物半導体膜形成工程（Ｓ１１８）から絶縁膜形成工程（Ｓ１２２）までを示している。それ以降の工程は後述する。
【００７５】
図１５（ａ）において、第２の酸化物半導体膜形成工程（Ｓ１１８）として、スパッタ法を用いて、酸化物半導体膜２２０上、及びゲート絶縁膜２１０上に、酸化物半導体膜２２４（第２の酸化物半導体膜）を例えば１０〜７０ｎｍの膜厚で堆積する。ここでは、例えば、２０ｎｍの膜厚で形成する。酸化物半導体膜２２４の材料として、上述したように、ＩｎＧａＺｎＯ膜、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、及びＩｎＯ膜等を用いることができる。ここでは、酸化物半導体膜２２４の材料として、例えば、酸化物半導体膜２２０と同じ材料を用いる。
【００７６】
ここで、第３の実施形態では、酸化物半導体膜２２４を形成する際、第１及び第２の実施形態と同様、酸素と窒素を添加する。酸素と窒素を添加する手法は、第１の実施形態と同様である。なお、酸素だけを添加する、或いは、窒素だけを添加するようにしても良いこと、或いは、酸素と窒素を添加しないようにしても良いことは第１の実施形態と同様である。
【００７７】
図１５（ｂ）において、開口部形成工程（Ｓ１２０）として、酸化物半導体膜２２４について、エッチング法により活性領域を残すようにパターニングすることで所定のサイズの酸化物半導体膜２２４を形成する。ゲート長方向の酸化物半導体膜２２４の幅は、ソース電極３０及びドレイン電極４０の底面を覆うことができればよく、ゲート電極１０よりも広い幅で形成すると良い。例えば、酸化物半導体膜２２０の幅と同様で構わない。
【００７８】
また、同時に、酸化物半導体膜２２０のチャネル領域１６において酸化物半導体膜２２４に開口部１５４を形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て酸化物半導体膜２２４上にレジストパターンが形成された基板２００に対し、露出した酸化物半導体膜２２４を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５４を形成できる。酸化物半導体膜２２０と酸化物半導体膜２２４は同一の材料で形成可能であるため、エッチングの際は、エッチング時間の制御によって開口部１５４の深さを制御すればよい。開口部１５４は、チャネル領域１６からはみ出さなければよく、開口部１５４のゲート長方向の幅は、開口部１５４によって、酸化物半導体膜２２４ｓと酸化物半導体膜２２４ｄとが遮断できればよい。よって、酸化物半導体膜２２４ｓと酸化物半導体膜２２４ｄとが、チャネル領域１６内に延びていても良い。
【００７９】
また、活性領域を残すためのパターニングと、開口部１５４を形成するためのパターニングは、同時に行う場合に限るものではなく、別のプロセスとして行ってもよい。
【００８０】
なお、第３の実施形態では、第１の酸化物半導体膜形成工程（Ｓ１０６）と、第２の酸化物半導体膜形成工程（Ｓ１１８）とを、別のプロセスとして実施しているが、これに限るものではない。例えば、第１の酸化物半導体膜形成工程（Ｓ１０６）において、酸化物半導体膜２２４の厚さも加えた膜厚で酸化物半導体膜２２０を形成してもよい。そして、かかる厚い膜厚の酸化物半導体膜２２０のチャネル領域１６部分について、貫通しないように開口部１５４を形成してもよい。酸化物半導体膜２２４の厚さ分を成膜する際には、流量を高めた酸素ガス及び／又は窒素ガスを供給ガスとしてもよい。これにより、酸化物半導体膜２２０の成膜段階では、酸素及び／又は窒素が添加されず、酸化物半導体膜２２４の成膜段階で酸素及び／又は窒素が添加される。
【００８１】
図１５（ｃ）において、絶縁膜形成工程（Ｓ１２２）として、ＣＶＤ法を用いて、酸化物半導体膜２２４ｓ，２２４ｄ、酸化物半導体膜２２０及びゲート絶縁膜２１０上に絶縁膜２３０を例えば１００〜２００ｎｍの膜厚で形成する。ここでは、ゲート絶縁膜２１０上に、例えば、１５０ｎｍの膜厚で形成する。絶縁膜２３０の材料として、例えば、ＳｉＯ２、ＳｉＮ、及び、ＳｉＯＮ等を用いると好適である。形成方法として、プラズマＣＶＤ法や原子層気相成長法を用いると好適である。絶縁膜２３０は、酸化物半導体膜２２４ｓ，２２４ｄ、及び酸化物半導体膜２２０を覆うように形成され、酸化物半導体膜２２４ｓ，２２４ｄ、及び酸化物半導体膜２２０の保護膜となる。
【００８２】
図１６に、第３の実施形態における半導体装置の製造方法の工程断面図が示されている。図１６では、図１４の開口部形成工程（Ｓ１２４）を示している。
【００８３】
図１６において、開口部形成工程（Ｓ１２４）として、絶縁膜２３０上から酸化物半導体膜２２４ｓ，２２４ｄ表面まで絶縁膜２３０を貫通するように、開口部１５０，１５２を形成する。開口部形成工程（Ｓ１２４）の内容は、第２の実施形態と同様である。
【００８４】
その後のバリアメタル膜形成工程（Ｓ１２６）から平坦化工程（Ｓ１３０）までの各工程の内容は、第２の実施形態と同様である。
【００８５】
第１及び第２の実施形態と同様、第３の実施形態によれば、酸化物半導体膜２２４ｓと酸化物半導体膜２２４ｄとが水平方向において遮断されているので、反応物１１がソース・ドレイン間を接続するように拡散することを回避できる。その結果、ゲート長が短い場合でも、閾値電圧の劣化を回避できる。
【００８６】
以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００８７】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置および半導体装置の製造方法は、本発明の範囲に包含される。
【００８８】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【符号の説明】
【００８９】
１０  ゲート電極、１２，１４  電極材料膜、１３，１５  バリアメタル膜、３０  ソース電極、４０  ドレイン電極、１５０，１５２，１５４  開口部、２１０  ゲート絶縁膜、２２０，２２２，２２３，２２４  酸化物半導体膜、２３０，２３２  絶縁膜
【図１】
2015162633.tif 000003
【図２】
2015162633.tif 000004
【図４】
2015162633.tif 000005
【図５】
2015162633.tif 000006
【図６】
2015162633.tif 000007
【図７】
2015162633.tif 000008
【図８】
2015162633.tif 000009
【図９】
2015162633.tif 000010
【図１０】
2015162633.tif 000011
【図１１】
2015162633.tif 000012
【図１２】
2015162633.tif 000013
【図１３】
2015162633.tif 000014
【図１４】
2015162633.tif 000015
【図１５】
2015162633.tif 000016
【図１６】
2015162633.tif 000017
【図３】
2015162633.tif 000018