(57)【要約】【課題】コンタクトホールの十分な埋め込みと配線層の表面の平坦性とを保ちつつ、単体のチタンからなる膜が所望の厚さで設けられた炭化珪素半導体装置を提供する。【解決手段】絶縁膜３上に、コンタクトホールＣＨを覆い、チタンから作られた第１の膜７が形成される。第１の膜上に、白金および窒化チタンのいずれかから作られた第２の膜８が形成される。第２の膜上に、多結晶シリコンから作られた第３の膜９が形成される。第３の膜９上に、アルミニウムを含有する材料から作られた配線層が形成される。配線層を形成する工程は、配線層を堆積する工程と、配線層を堆積する工程の最中および配線層を堆積する工程の後の少なくともいずれかにおいて配線層を加熱する工程とを含む。【選択図】図４
2015162620.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素から作られた基板上に、前記基板に面する底面と前記底面を囲む側壁面とを有するコンタクトホールが設けられた絶縁膜を形成する工程と、
前記絶縁膜上に、前記コンタクトホールの前記底面および前記側壁面を覆い、チタンから作られた第１の膜を形成する工程と、
前記第１の膜上に、前記コンタクトホールの前記底面および前記側壁面を前記第１の膜を介して覆い、白金および窒化チタンのいずれかから作られた第２の膜を形成する工程と、
前記第２の膜上に、前記コンタクトホールの前記底面および前記側壁面を前記第１の膜および前記第２の膜を介して覆い、多結晶シリコンから作られた第３の膜を形成する工程と、
前記第３の膜上に、前記第１の膜と前記第２の膜と前記第３の膜とを介して前記コンタクトホール上に位置する部分を含み、アルミニウムを含有する材料から作られた配線層を形成する工程とを備え、前記配線層を形成する工程は、前記配線層を堆積する工程と、前記配線層を堆積する工程の最中および前記配線層を堆積する工程の後の少なくともいずれかにおいて前記配線層を加熱する工程とを含む、
炭化珪素半導体装置の製造方法。
【請求項２】
前記第２の膜は白金から作られている、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記配線層を加熱する工程は、前記配線層を堆積する工程の後に、大気圧よりも低い圧力下で前記配線層に熱処理を行う工程を含む、請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記配線層を加熱する工程は、前記配線層を堆積する工程の最中に、前記基板を加熱する工程を含む、請求項１から３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
炭化珪素から作られた基板と、
前記基板上に配置され、前記基板に面する底面と前記底面を囲む側壁面とを有するコンタクトホールが設けられた絶縁膜と、
前記絶縁膜上に配置され、前記コンタクトホールの前記底面および前記側壁面を覆い、チタンから作られた第１の膜と、
前記第１の膜上に配置され、前記コンタクトホールの前記底面および前記側壁面を前記第１の膜を介して覆い、白金および窒化チタンのいずれかから作られた第２の膜と、
前記第２の膜上に配置され、前記コンタクトホールの前記底面および前記側壁面を前記第１の膜および前記第２の膜を介して覆い、シリコンおよびアルミニウムを含有する合金から作られた合金膜と、
前記合金膜上に配置され、前記第１の膜と前記第２の膜と前記合金膜とを介して前記コンタクトホール上に位置する部分を含み、アルミニウムを含有する材料から作られ、前記合金膜に比して低いシリコン含有率を有する配線層と
を備えた、炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関し、特に、アルミニウムを含有する材料から作られた配線層を有する炭化珪素半導体装置の製造方法および炭化珪素半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置の配線構造において、ＳｉＯx膜などの絶縁膜に形成されたコンタクトホールを介して半導体基板への電気的接続を得るコンタクト構造が広く用いられている。配線層によるコンタクトホールの不十分な埋め込み、または配線層の表面の過度の起伏は、配線構造における電気的または機械的不良の原因となり得る。配線層に適した低抵抗材料として、アルミニウム（Ａｌ）またはＡｌを主成分とした合金（総称してＡｌ系材料ともいう）が用いられ得る。
【０００３】
特開平７−５０２９９号公報（特許文献１）の記載によれば、アルミニウム層の形成後、基板を４００〜５００℃に加熱することで、アルミニウム層が流動状態となり、絶縁層の開口部がアルミニウム層によって確実に埋め込まれる。またこの公報の記載によれば、絶縁層上に下地層としてのＴｉ層を形成した後に、基板を５００℃に加熱した状態でスパッタリングを行うことによって、下地層上に堆積したアルミニウム層は流動状態となって絶縁層の開口部はアルミニウム層で確実に充填される。
【０００４】
特開平６−２６０４４５号公報（特許文献２）によれば、半導体基板の上層に形成された拡散層へのコンタクト構造が開示されている。拡散層上の絶縁膜にはコンタクトホールが形成されている。コンタクトホールに、配線としてのアルミニウム系金属膜が、チタンからなる接続層と、反応防止層と、チタンからなる密着層とを順に介して、形成される。反応防止層は、複数層よりなり、少なくとも当該反応防止層を構成する最上層の金属系材料層と最下層の金属系材料層とは同一金属系材料で形成されていて、かつ当該最上層の金属系材料層の配向と当該最下層の金属系材料層の配向とが異なるものである。例えば、最上層の金属系材料層は（１１１）配向の窒化チタン膜よりなり、最下層の金属系材料層は（２００）配向の窒化チタン膜よりなり、配線は（１１１）配向のアルミニウム系金属膜よりなる。また反応防止層は、バリア性を有する材料として、ＴｉＷ、ＺｒＮ、ＷＮ、Ｗ、ＷＣ、ＴｉＣ、ＭｏＳｉ2、ＷＳｉ2、ＴｉＳｉ2などを用いてもよい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−５０２９９号公報
【特許文献２】特開平６−２６０４４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特開平６−２６０４４５号公報によれば、半導体基板が拡散層を有することから、基板として、熱拡散法が適用可能なシリコン（Ｓｉ）基板が用いられていると考えられる。よって上記公報の技術は、配向性制御を含む諸工程が、Ｓｉ基板の使用を前提に検討されたものと考えられる。
【０００７】
近年、Ｓｉ基板に代わって炭化珪素（ＳｉＣ）基板を用いた半導体装置の実用化が進んでいる。ＳｉＣは、高い絶縁破壊電界強度、熱伝導率および耐放射線性など、優れた物性を有し、これにより半導体装置の性能を高めることが期待される。基板材料が異なれば、望ましい配線構造も異なり得る。たとえば、配線構造が基板に作用する応力は、基板の反りまたは素子特性に影響し得る。このような場合、配線構造は、基板材料の選択に応じて検討する必要がある。
【０００８】
ＳｉＣ基板が用いられる場合、本発明者らは、配線構造中に単体のチタンからなる膜を設けることが、特に有用であると考える。この構造により、たとえば、ＳｉＣ基板に加わる応力を調整することができ、基板の反りまたは素子特性を調整することができる。素子特性は、たとえば、半導体素子としての電界効果トランジスタの動作電圧などである。
【０００９】
上記のような有用性が得られる理由のひとつとして、単体のチタンの線膨張率が、ＳｉＣ基板（特に電極および絶縁膜などの構造が設けられたＳｉＣ基板）の線膨張率と整合性を有することが挙げられる。基板の反りまたは素子特性を調整する機能を有するものとしてのチタン膜は、単に電気的接続またはぬれ性の向上を意図して設けられたものとは異なり、単体のチタンからなりかつ制御された厚さを有する膜として、半導体装置の製造工程の完了まで維持されることが必要である。特開平７−５０２９９号公報の技術のように、チタンからなる下地層上に直接アルミニウム層が設けられると、下地層のＴｉとアルミニウム層のＡｌとの反応のため、下地層は、単体のチタンからなる層ではなくなってしまう。
【００１０】
本発明は以上のような課題を解決するためになされたものであり、その目的は、コンタクトホールの十分な埋め込みと配線層の表面の平坦性とを保ちつつ、単体のチタンからなる膜が所望の厚さで設けられた炭化珪素半導体装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明の炭化珪素半導体装置の製造方法は、次の工程を有する。炭化珪素から作られた基板上に、基板に面する底面と底面を囲む側壁面とを有するコンタクトホールが設けられた絶縁膜が形成される。絶縁膜上に、コンタクトホールの底面および側壁面を覆いチタンから作られた第１の膜が形成される。第１の膜上に、コンタクトホールの底面および側壁面を第１の膜を介して覆い白金および窒化チタンのいずれかから作られた第２の膜が形成される。第２の膜上に、コンタクトホールの底面および側壁面を第１の膜および第２の膜を介して覆い多結晶シリコンから作られた第３の膜が形成される。第３の膜上に、第１の膜と第２の膜と第３の膜とを介してコンタクトホール上に位置する部分を含みアルミニウムを含有する材料から作られた配線層が形成される。配線層を形成する工程は、配線層を堆積する工程と、配線層を堆積する工程の最中および配線層を堆積する工程の後の少なくともいずれかにおいて配線層を加熱する工程とを含む。
【００１２】
本発明の炭化珪素半導体装置は基板と絶縁膜と第１の膜と第２の膜と合金膜と配線層とを有する。基板は炭化珪素から作られている。絶縁膜は、基板上に配置されており、基板に面する底面と底面を囲む側壁面とを有するコンタクトホールが設けられている。第１の膜は、絶縁膜上に配置されており、コンタクトホールの底面および側壁面を覆っており、チタンから作られている。第２の膜は、第１の膜上に配置されており、コンタクトホールの底面および側壁面を第１の膜を介して覆っており、白金および窒化チタンのいずれかから作られている。合金膜は、第２の膜上に配置されており、コンタクトホールの底面および側壁面を第１の膜および第２の膜を介して覆っており、シリコンおよびアルミニウムを含有する合金から作られている。配線層は、合金膜上に配置されており、第１の膜と第２の膜と合金膜とを介してコンタクトホール上に位置する部分を含み、アルミニウムを含有する材料から作られており、合金膜に比して低いシリコン含有率を有する。
【発明の効果】
【００１３】
本発明によれば、平坦化されかつコンタクトホールを十分に埋め込む配線層の下に、単体のチタンから作られた膜を、制御された厚さで配置することができる。これにより、炭化珪素半導体装置の素子特性または基板の反りを調整することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す断面図である。
【図２】本発明の実施の形態１における炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図３】図２における配線層を形成する工程をより詳細に示すフロー図である。
【図４】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面図である。
【図５】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面図である。
【図６】比較例の炭化珪素半導体装置の構成を示す断面図である。
【図７】本発明の実施の形態２における炭化珪素半導体装置の製造方法での配線層を形成する工程を概略的に示すフロー図である。
【図８】本発明の実施の形態２における炭化珪素半導体装置の製造方法の一工程を概略的に示す断面図である。
【図９】本発明の実施の形態３における炭化珪素半導体装置の製造方法での配線層を形成する工程を概略的に示す図である。
【図１０】本発明の実施の形態４における炭化珪素半導体装置の構成を概略的に示す断面図である。
【図１１】本発明の実施の形態４における炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図１２】本発明の実施の形態４における炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面図である。
【図１３】本発明の実施の形態４における炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面図である。
【図１４】本発明の実施の形態５における炭化珪素半導体装置の構成を概略的に示す断面図である。
【図１５】本発明の実施の形態６における炭化珪素半導体装置の構成を概略的に示す断面図である。
【発明を実施するための形態】
【００１５】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００１６】
(実施の形態１)
図１を参照して、本実施の形態の炭化珪素半導体装置１０１はＳｉＣ基板５（基板）と絶縁膜３と配線構造ＷＳとを有する。配線構造ＷＳはＴｉ膜７（第１の膜）とＰｔ膜８（第２の膜）とＡｌ−Ｓｉ合金膜４（合金膜）とＡｌ層１（配線層）とを有する。
【００１７】
ＳｉＣ基板５は、単結晶構造を有する炭化珪素から作られている。ＳiＣ基板５は、単結晶基板上にＳｉＣをエピタキシャル成長させることによって得られた基板、すなわちエピタキシャル基板であってもよい。
【００１８】
絶縁膜３はＳｉＣ基板５上に配置されている。絶縁膜３には、ＳｉＣ基板５に面する底面ＳＢと、底面ＳＢを囲む側壁面ＳＳとを有するコンタクトホールＣＨが設けられている。絶縁膜３は、たとえばケイ素酸化物（ＳｉＯx）から作られている。
【００１９】
Ｔｉ膜７は絶縁膜３上に配置されている。Ｔｉ膜７はコンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳを覆っている。Ｔｉ膜７は、単体のチタンから作られている。Ｔｉ膜７は、炭化珪素半導体装置１０１において、素子特性を調整することで維持する機能、またはＳｉＣ基板５の反りを調整する機能を有する。したがって、Ｔｉ膜７の厚さおよび面積は、この機能に対応して定められればよい。Ｔｉ膜７の厚さは、たとえば５０ｎｍ程度である。またＴｉ膜７は、ＳｉＣ基板５の主面（図中、ＳｉＣ基板５の上面）の半分以上を、直接または絶縁膜３を介して覆うことが好ましい。
【００２０】
Ｐｔ膜８はＴｉ膜７上に配置されている。Ｐｔ膜８はコンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７を介して覆っている。Ｐｔ膜８は白金から作られている。Ｐｔ膜８は、炭化珪素半導体装置１０１の製造工程におけるＴｉ膜７とＡｌ層１との反応を抑制することで、Ｔｉ膜７が単体のチタンからなる膜として製造工程の最後まで維持されるようにするためのものである。よってＰｔ膜８の厚さは、この目的に対応して定められればよく、Ａｌ層１の加熱温度が高いほど大きくする必要がある。Ｐｔ膜８の厚さは、たとえば３０ｎｍ程度である。
【００２１】
Ａｌ−Ｓｉ合金膜４はＰｔ膜８上に配置されている。Ａｌ−Ｓｉ合金膜４はコンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７およびＰｔ膜８を介して覆っている。Ａｌ−Ｓｉ合金膜４はシリコンおよびアルミニウムを含有する合金から作られている。
【００２２】
Ａｌ層１はＡｌ−Ｓｉ合金膜４上に配置されている。Ａｌ層１はＴｉ膜７とＰｔ膜８とＡｌ−Ｓｉ合金膜４とを介してコンタクトホールＣＨ上に位置する部分を有する。またＡｌ層１は、絶縁膜３を介してＳｉＣ基板５に面する部分も有する。言い換えれば、Ａｌ層１はコンタクトホールＣＨを埋めるように絶縁膜３上に設けられている。Ａｌ層１は、アルミニウムを含有する材料から作られ、具体的には前述したＡｌ系材料から作られる。またＡｌ層１は、Ａｌ−Ｓｉ合金膜４に比して低いシリコン含有率を有する。なおＡｌ層１は、アルミニウム合金、および単体のアルミニウムのいずれから作られていてもよい。
【００２３】
次に炭化珪素半導体装置１０１の製造方法について説明する。図２は、炭化珪素半導体装置１０１の製造方法を概略的に示すフロー図である。また図３は、ステップＳ７０Ａ（図２）をより詳細に示すフロー図である。
【００２４】
図４を参照して、まず、炭化珪素から作られたＳｉＣ基板５上に、コンタクトホールＣＨが設けられた絶縁膜３が形成される（図２：ステップＳ３０）。コンタクトホールＣＨは、ＳｉＣ基板５に面する底面ＳＢと、底面ＳＢを囲む側壁面ＳＳとを有する。
【００２５】
次に絶縁膜３上に、コンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳを覆うＴｉ膜７が形成される（図２：ステップＳ４０）。Ｔｉ膜は、単体のチタンから作られる。Ｔｉ膜７の形成は、たとえばスパッタ法により行われる。Ｔｉ膜７が堆積される厚さは、たとえば５０ｎｍ程度である。
【００２６】
次にＴｉ膜７上に、コンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７を介して覆うＰｔ膜８が形成される（図２：ステップＳ５０）。Ｐｔ膜８は白金から作られる。Ｐｔ膜８が堆積される厚さは、たとえば３０ｎｍ程度である。Ｐｔ膜８の形成は、たとえばスパッタ法により行われる。
【００２７】
次にＰｔ膜８上に、コンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７およびＰｔ膜８を介して覆うＳｉ膜９（第３の膜）が形成される（図２：ステップＳ６０）。Ｓｉ膜９は多結晶シリコンから作られる。Ｓｉ膜９の形成は、たとえばスパッタ法により行われる。Ｓｉ膜９は、後述するＡｌ層１の堆積の下地膜として設けられる。下地膜は、多結晶シリコンからなることによりＡｌに対して高いぬれ性を有する。Ｓｉ膜９の厚さは、下地膜としての目的にかなうように定められればよい。すなわち、Ａｌ層１がコンタクトホールＣＨを最終的に十分に埋め込むことができるように定められればよい。Ｓｉ膜９が堆積される厚さは、たとえば５０ｎｍ程度である。
【００２８】
図５を参照して、次にＳｉ膜９上にＡｌ層１が形成される（図２：ステップＳ７０Ａ）。Ａｌ層１は、Ｔｉ膜７とＰｔ膜８とＳｉ膜９とを介してコンタクトホールＣＨ上に位置する部分を含む。またＡｌ層１は、コンタクトホールＣＨ上だけでなく、絶縁膜３を介してＳｉＣ基板５に面する部分も有する。言い換えれば、Ａｌ層１は絶縁膜３上に、コンタクトホールＣＨを埋めるように形成される。Ａｌ層１は、アルミニウムを含有する材料から作られ、具体的には前述したＡｌ系材料から作られる。
【００２９】
Ａｌ層１を形成する工程（図２：ステップＳ７０Ａ）は、ＳｉＣ基板５を加熱しながらＡｌ層１を堆積する工程（図３：ステップＳ７３Ａ）と、Ａｌ層１を堆積する工程の後においてＡｌ層１を加熱する工程（図３：ステップＳ７５Ａ）とを含む。言い換えれば、ステップＳ７０Ａは、Ａｌ層１を堆積する工程（図３：ステップＳ７３ｄ）と、Ａｌ層１を堆積する工程の最中にＡｌ層１を加熱する工程（図３：ステップＳ７３ｈ）と、Ａｌ層１を堆積する工程の後においてＡｌ層１を加熱する工程、すなわちＡｌ層１に熱処理を行う工程（図３：ステップＳ７５Ａ）とを含む。
【００３０】
ステップＳ７３Ａ（図３）は、具体的には、高温スパッタ法によるＡｌの堆積である。ＳｉＣ基板５の加熱温度（基板温度）は、たとえば３００〜５００℃程度である。基板温度が十分に高くされることでＡｌ層１は平坦な表面ＴＰを有する。基板温度はＡｌ層１の材料に応じて定められ得る。Ａｌ層１の材料にはＳｉ、ＣｕまたはＧｅが添加されたＡｌ合金を用いることができ、たとえばＡｌ−Ｇｅ合金を用いた場合には、Ａｌ層１の融点が下がるため、基板温度を３５０℃程度にまで下げることができる。なお基板温度が低い場合、スパッタ法による堆積中のＡｌの移動速度が過度に低下することがある。このような現象には、Ａｌ堆積の下地膜であるＳｉ膜９の厚さを、たとえば１００ｎｍ程度以上へと大きくすることにより、下地のぬれ性をより大きくすることで対処することができる。
【００３１】
Ａｌの堆積が上記のように高温下で行われることから、Ｓｉ膜９（図４）がＡｌ層１と反応する。これによりＰｔ膜８とＡｌ層１との間にＡｌ−Ｓｉ合金膜４が形成される。
【００３２】
高温スパッタの終了時点では、図示されているように、コンタクトホールＣＨが完全に埋められずに空洞ＶＤが残ることがある。空洞ＶＤは、コンタクトホールＣＨのアスペクト比が高い場合に生じやすい。
【００３３】
ステップＳ７５Ａ（図３）の熱処理は、ＳｉＣ基板を、たとえば、３５０〜５００℃程度またはＡｌ層１の融点程度に加熱することで行われる。熱処理は、大気圧よりも小さい圧力下で行われることが好ましく、高真空下で行われることがより好ましく、たとえば真空度１×１０-6Ｐａ以下で行われる。熱処理時間は、通常、２分以下で十分である。この熱処理により、空洞ＶＤ（図５）を小さくまたはなくすことができる。
【００３４】
以上により、炭化珪素半導体装置１０１（図１）が得られる。
【００３５】
図６を参照して、比較例の炭化珪素半導体装置１０１Ｚは、Ｐｔ膜８（図４）が設けられずに製造されたものである。この場合、Ｔｉ膜７（図４）のＴｉがＡｌと反応してＡｌ−Ｔｉ合金膜４Ｚとなる。よって、単体のチタンからなるＴｉ膜７の膜厚が著しく減少するか、または、図示されているようにＴｉ膜７が消失する。
【００３６】
本実施の形態によれば、Ａｌ層１は、アルミニウムと反応しやすい材料である多結晶シリコンの上に堆積され加熱される。これにより、Ａｌ層１によってコンタクトホールＣＨが十分に埋め込まれ、またＡｌ層１の表面が平坦化される。
【００３７】
さらに本実施の形態によれば、Ｔｉ膜７とＡｌ層１とが、Ａｌに対するバリア性に特に優れるＰｔ膜８によって隔てられる。これによりＡｌ層１とＴｉ膜７との間の反応が抑制される。よってＡｌ層１が加熱された後においてもＴｉ膜７が、チタン単体からなる膜として維持される。つまり炭化珪素半導体装置１０１にチタン単体の膜が、制御された厚さで設けられる。これにより炭化珪素半導体装置１０１の素子特性またはＳｉＣ基板５の反りの調整が可能となる。この調整の目的としては、Ｔｉ膜７、すなわちチタン単体からなる膜、は、線膨張率の観点で他の材料に比して特に優れている。たとえば、タングステン膜は、半導体装置においてバリア膜としてしばしば用いられるが、その線膨張率はＴｉの半分程度であることから上記目的には適していない。
【００３８】
Ａｌ層１を加熱する工程は、Ａｌ層１を堆積する工程（図３：ステップＳ７３Ａ）の後に熱処理を行う工程（図３：ステップＳ７５Ａ）を含む。これによりＡｌ層１への追加の加熱を行うことができる。
【００３９】
Ａｌ層１を加熱する工程は、Ａｌ層１を堆積する工程の最中にＳｉＣ基板５を加熱する工程（図３：ステップＳ７３ｈ）を含む。これにより、Ａｌ層１をその堆積と同時に加熱することができる。よって加熱の効果が高められる。
【００４０】
上述したように本実施の形態によれば、Ａｌ層１の加熱はＡｌ層１の堆積時と堆積後の両方で行われる。これにより、コンタクトホールＣＨが高いアスペクト比を有していても、コンタクトホールＣＨの十分な埋め込みを行いやすい。
【００４１】
またＰｔ膜８の熱膨張率はＴｉ膜７の熱膨張率に近い。よって熱膨張収縮に起因したＴｉ膜７およびＰｔ膜８の間の応力を抑制することができる。
【００４２】
なお、上述したように本実施の形態の方法によればコンタクトホールＣＨを十分に埋め込みやすい。これにより、埋め込み不良を避けつつ、コンタクトホールＣＨの大きさを小さくすることができる。よって炭化珪素半導体装置１０１の大きさを小さくすることができる。また上述したように本実施の形態によれば、コンタクトホールＣＨの十分な埋め込みとＡｌ層１の表面の平坦性とが得られる。これにより配線構造の信頼性が高められる。よって炭化珪素半導体装置１０１のより長期の使用が可能となり得る。また上述したように本実施の形態によれば、コンタクトホールＣＨの十分な埋め込みとＡｌ層１の表面の平坦性とが得られる。これにより配線構造の電気抵抗が意図せずに高くなる箇所の発生を抑制することができる。よって炭化珪素半導体装置１０１の使用時にエネルギー消費量を低減することができる。
【００４３】
（実施の形態２）
図７を参照して、本実施の形態においては、Ａｌ層１を形成する工程として、実施の形態１のステップＳ７０Ａ（図３）の代わりにステップＳ７０Ｂが行われる。ステップＳ７０Ｂは、Ａｌ層１を堆積する工程（ステップＳ７３ｄ）と、その後にＡｌ層１を加熱する工程（ステップＳ７５Ａ）とを含む。ステップＳ７３ｄは、いわゆる高温スパッタ法ではなく、基板の加熱をともなわない通常のスパッタ法による堆積工程である。
【００４４】
図８を参照して、ステップＳ７３ｄ（図７）において、Ａｌ層１の堆積が、上述したようにＳｉＣ基板５の加熱を伴わないスパッタ法により行われる。この結果、Ａｌ層１の表面は実施の形態１に比して荒れたものとなる。具体的には、Ａｌ層１は、窪みＤＴを有する荒れた表面ＴＲを有する。また実施の形態１と同様、Ａｌ層１はコンタクトホールＣＨ中に空洞ＶＤを有し得る。
【００４５】
次にステップＳ７５Ａ（図７）として、実施の形態１（図３）とほぼ同様の熱処理が行われる。これによりＡｌ層の荒れた表面ＴＲ（図８）を平坦化することができる。また空洞ＶＤを小さくまたはなくすことができる。
【００４６】
熱処理温度は、Ａｌ層１の材料に応じて定められ得る。Ａｌ層１の材料にはＳｉ、ＣｕまたはＧｅが添加されたＡｌ合金を用いることができ、たとえばＡｌ−Ｇｅ合金を用いた場合には、Ａｌ層１の融点が下がるため、熱処理温度を３５０℃程度にまで下げることができる。熱処理温度が低い場合、Ａｌの移動速度が過度に低下することがある。このような現象には、Ａｌ層１の下地膜であるＳｉ膜９の厚さを、たとえば１００ｎｍ程度以上へと大きくすることにより、下地のぬれ性をより大きくすることで対処することができる。
【００４７】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００４８】
本実施の形態によれば、高温スパッタを、より容易な工程である通常のスパッタに置き換えることで、製造工程を簡素化することができる。またこれに付随するものを除き、実施の形態１とほぼ同様の効果が得られる。
【００４９】
（実施の形態３）
図９を参照して、本実施の形態においては、Ａｌ層１を形成する工程として、実施の形態１のステップＳ７０Ａ（図３）の代わりにステップＳ７０Ｃが行われる。ステップＳ７０Ｃは、実施の形態１のステップＳ７３Ａ（図３）とほぼ同様の、高温スパッタ法によるＡｌの堆積工程である。実施の形態１と異なり、本実施の形態においては、Ａｌ層１の堆積後の熱処理（図３：ステップＳ７５Ａ）は行われない。このように熱処理が省略されても、コンタクトホールＣＨのアスペクト比が低い場合は空洞ＶＤは問題となりにくい。
【００５０】
本実施の形態においては、Ａｌ層１の材料として、Ｓｉ、ＣｕまたはＧｅが添加されたものを用いることが特に好ましい。たとえばＡｌ−Ｇｅ合金を用いた場合には、Ａｌ層１の融点が下がるため、Ａｌ層１の堆積時の基板温度を３５０℃程度にまで下げることができる。基板温度が低い場合、スパッタ法による堆積中のＡｌの移動速度が過度に低下することがある。このような現象には、Ａｌ堆積の下地膜であるＳｉ膜９の厚さを、たとえば１００ｎｍ程度以上へと大きくすることにより、下地のぬれ性をより大きくすることで対処することができる。
【００５１】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５２】
本実施の形態によれば、Ａｌ層１の堆積後の熱処理を省略することで、製造工程を簡素化することができる。またこれに付随するものを除き、実施の形態１とほぼ同様の効果が得られる。
【００５３】
（実施の形態４）
図１０を参照して、本実施の形態の炭化珪素半導体装置１０２は、Ｐｔ膜８（図１）を有する配線構造ＷＳに代わり、窒化チタンから作られたＴｉＮ膜８ｖを有する配線構造ＷＳｖが用いられる。ＴｉＮ膜８ｖは、Ｐｔ膜８と同様、製造工程におけるＴｉ膜７とＡｌ層１との反応を抑制することで、Ｔｉ膜７が単体のチタンからなる膜として製造工程の最後まで維持されるようにするためのものである。これ以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。以下、炭化珪素半導体装置１０２の製造方法についてフロー図（図１１）を参照しつつ説明する。
【００５４】
図１２を参照して、実施の形態１と同様の絶縁膜３およびＴｉ膜７（第１の膜）の形成（図１１：ステップＳ３０およびＳ４０）の後、ＴｉＮ膜８ｖ（第２の膜）が形成される（図１１：ステップＳ５０ｖ）。ＴｉＮ膜８ｖは、Ｔｉ膜７上に堆積されることで、コンタクトホールＣＨの底面ＳＢおよび側壁面ＳＳをＴｉ膜７を介して覆う。ＴｉＮ膜８ｖの形成は、たとえばスパッタ法により行われる。ＴｉＮ膜８ｖの厚さは、Ｔｉ膜７とＡｌ層１との反応を十分に抑制することができるように定められればよく、Ａｌ層１の加熱温度が高いほど大きくする必要がある。ＴｉＮのバリア性はＰｔに比してやや劣るため、ＴｉＮ膜８ｖの適正な膜厚はＰｔ膜８のものに比してやや大きい。具体的には、ＴｉＮ膜８ｖの厚さは５０ｎｍ程度以上が好ましい。
【００５５】
次にＴｉＮ膜８ｖ上にＳｉ膜９（第３の膜）が形成される（図１１：ステップＳ６０）。Ｓｉ膜９が形成されるのがＴｉＮ膜８ｖ上であること以外、Ｓｉ膜９の形成方法は実施の形態１と同様である。
【００５６】
次に、実施の形態１とほぼ同様に、Ａｌ層１が形成される（図１１：ステップＳ７０Ａ）。具体的には、以下の工程が行われる。
【００５７】
図１３を参照して、まず、実施の形態１とほぼ同様に、Ａｌ層１の堆積が行われる。本実施の形態においては、Ａｌ層１の材料として、Ｓｉ、ＣｕまたはＧｅが添加されたものを用いることが特に好ましい。これにより、Ａｌ層１の堆積時またはその後の熱処理時に必要な温度を下げることができる。このように温度を下げることで、Ｔｉ膜７、Ｓｉ膜９またはＡｌ層１と、ＴｉＮ膜８ｖとの間の反応を抑制することができる。
【００５８】
次に、実施の形態１とほぼ同様に、Ａｌ層の堆積後の熱処理が行われる。本実施の形態においては、この熱処理は３５０〜４５０℃程度で行われることが好ましい。
【００５９】
本実施の形態によれば、実施の形態１に類似した効果を、貴金属からなるＰｔ膜８を用いることなく得ることができる。
【００６０】
（実施の形態５）
図１４を参照して、本実施の形態の炭化珪素半導体装置２０１としてのＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)はＳｉＣ基板５とソース電極６１（シリサイド部）とドレイン電極６２と絶縁膜３と配線構造ＷＳとを有する。
【００６１】
ＳｉＣ基板５は上面Ｓ１および下面Ｓ２を有する。上面Ｓ１にはｎ-層５２とｐベース領域５３とｎソース領域５４とｐ+コンタクト領域５５とが配置されている。下面Ｓ２にはｎ層５１が配置されている。ｎ層５１は単結晶基板として準備されてもよい。
【００６２】
絶縁膜３はＳｉＣ基板の上面Ｓ１上に設けられている。絶縁膜３はゲート絶縁膜３１および層間絶縁膜３２を有する。絶縁膜３のコンタクトホールＣＨはｎソース領域５４およびｐ+コンタクト領域５５を露出している。
【００６３】
配線構造ＷＳは、実施の形態１〜３で説明したものと同様の構造を有する。配線構造ＷＳは、コンタクトホールＣＨの側壁面ＳＳを覆っている。また配線構造ＷＳはコンタクトホールＣＨの底面ＳＢをソース電極６１を介して覆っている。
【００６４】
ゲート電極６０はゲート絶縁膜３１を介してＳｉＣ基板５上に設けられている。ゲート電極６０は、ｎ-層５２とｎソース領域５４との間をつなぐｐベース領域５３に面している。ゲート電極６０は層間絶縁膜３２によって配線構造ＷＳから絶縁されている。
【００６５】
ソース電極６１およびドレイン電極６２は、ＳｉＣ基板上に設けられたオーミック電極である。ソース電極６１およびドレイン電極６２は、たとえばシリサイドから作られている。ソース電極６１はコンタクトホールＣＨの底面ＳＢに配置されている。
【００６６】
本実施の形態によれば、配線構造ＷＳが、ソース電極６１（シリサイド部）を介してＳｉＣ基板に接している。これにより配線構造とＳｉＣ基板との接続をオーミックなものとすることができる。
【００６７】
また配線構造ＷＳを、ＭＯＳＦＥＴのソース電極６１への配線構造として適用することができる。なおシリサイドからなる部材を介してＳｉＣ基板５に配線構造ＷＳを設ける形態は、ＭＯＳＦＥＴ以外のＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)、ＩＧＢＴ(Insulated Gate Bipolar Transistor)またはＪＦＥＴ(Junction Field Effect Transistor)などの電力用半導体装置にも適用され得る。
【００６８】
また本実施の形態においては配線構造ＷＳがシリサイドからなる部材の上に配置されたが、それ以外の導体または半導体上に配置されてもよい。
【００６９】
また配線構造ＷＳの代わりに、実施の形態４の配線構造ＷＳｖが用いられてもよい。
【００７０】
（実施の形態６）
図１５を参照して、本実施の形態の炭化珪素半導体装置２０２としてのショットキーバリアダイオードは、ＳｉＣ基板５と、オーミック電極７２と、絶縁膜３と、配線構造ＷＳとを有する。ＳｉＣ基板５はｎ+層５１およびｎ-層５２を有する。オーミック電極７２はｎ+層５１上に設けられている。絶縁膜３はｎ-層５２上に設けられている。配線構造ＷＳは、実施の形態１〜３で説明したものと同様の構造を有する。配線構造ＷＳは、コンタクトホールＣＨの側壁面ＳＳおよび底面ＳＢを直接覆っている。
【００７１】
本実施の形態によれば、配線構造ＷＳがＳｉＣ基板に直接接している。これにより配線構造ＷＳのＴｉ膜７（たとえば図１参照）とＳｉＣ基板５との接触によるショットキーバリアを形成することができる。よって配線構造ＷＳを、ショットキーバリアダイオードのショットキー電極として適用することができる。
【００７２】
また配線構造ＷＳのＴｉ膜７は、単体のチタンからなる層として、制御された厚さを有するものである。よって製品間でばらつきの少ないショットキーバリア特性が得られる。
【００７３】
なおＳｉＣ基板５に配線構造ＷＳを直接設ける形態は、Ｔｉ膜７（たとえば図１参照）とＳｉＣ基板５との接触によるショットキー接合が許容されるのであれば、ショットキーバリアダイオード以外の半導体装置に適用されてもよい。
【００７４】
また配線構造ＷＳの代わりに、実施の形態４の配線構造ＷＳｖが用いられてもよい。
【００７５】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００７６】
１  Ａｌ層（配線層）、１０１，１０２，２０１，２０２  炭化珪素半導体装置、３  絶縁膜、４  Ａｌ−Ｓｉ合金膜（合金膜）、５  ＳｉＣ基板（基板）、６０  ゲート電極、６１  ソース電極（シリサイド部）、６２  ドレイン電極、７  Ｔｉ膜（第１の膜）、８  Ｐｔ膜（第２の膜）、８ｖ  ＴｉＮ膜（第２の膜）、９  Ｓｉ膜（第３の膜）、ＣＨ  コンタクトホール、ＳＢ  底面、ＳＳ  側壁面、ＷＳ，ＷＳｖ  配線構造。
【図１】
2015162620.tif 000003
【図２】
2015162620.tif 000004
【図３】
2015162620.tif 000005
【図４】
2015162620.tif 000006
【図５】
2015162620.tif 000007
【図６】
2015162620.tif 000008
【図７】
2015162620.tif 000009
【図８】
2015162620.tif 000010
【図９】
2015162620.tif 000011
【図１０】
2015162620.tif 000012
【図１１】
2015162620.tif 000013
【図１２】
2015162620.tif 000014
【図１３】
2015162620.tif 000015
【図１４】
2015162620.tif 000016
【図１５】
2015162620.tif 000017