(57)【要約】【課題】フォトダイオード埋め込み型のイメージセンサにおいて、基板表面部に配置される画素トランジスタのジャンクションリークを低減する構造を提供する。【解決手段】フォトダイオードＰＤは、画素領域ＲP内に埋め込まれ、第１のトレンチＴ1に沿って形成されたＰ型領域２と、その内側に形成されたＮ型領域４とを有する。第１のトレンチＴ1に沿ったＰ型不純物の不純物濃度は第２の面１Ｂ側と第１の面１Ａ側とで異なり、第２の面１Ｂ側のＰ型領域２の不純物濃度が第１の１Ａ側よりも高い。【選択図】図１
2015162603.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成され、第１の面から第２の面に貫通する第１のトレンチで分離された画素領域と、
前記画素領域内に埋め込まれ、前記第１のトレンチに沿って前記第２の面側に形成されたＰ型領域を有するフォトダイオードと、
前記半導体基板の第１の面に形成され、前記フォトダイオードから電荷を転送するための転送ゲートを有するＭＩＳＦＥＴとを備え、
前記第１のトレンチに沿ったＰ型不純物の不純物濃度が、前記第１の面側と前記第２の面側とで異なり、前記第２の面側に位置し前記フォトダイオードを構成する前記Ｐ型領域における不純物濃度が前記第１の面側よりも高濃度である半導体装置。
【請求項２】
前記フォトダイオードを構成する前記Ｐ型領域に当接して前記画素領域の中心部側に形成されるＮ型領域の不純物濃度が前記Ｐ型領域との境界近傍で高く、中心部で低い請求項１記載の半導体装置。
【請求項３】
前記転送ゲートは、前記半導体基板の第１の面から前記第２の面に向けて形成された第２のトレンチ内に形成された請求項１または２に記載の半導体装置。
【請求項４】
前記第１のトレンチは、前記第１の面側で所定の深さまで、内壁を側壁絶縁膜で被覆されており、
前記側壁絶縁膜から露呈する前記第２の面側で前記第１のトレンチに沿って形成された前記Ｐ型領域がフォトダイオードを構成する請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
半導体基板に形成され、第１の面から第２の面に貫通する第１のトレンチで分離された画素領域と、
前記画素領域内に埋め込まれ、前記第１のトレンチに沿って形成されたＰ型領域を有するフォトダイオードと、
前記半導体基板の第１の面に形成され、前記フォトダイオードから電荷を転送するための転送ゲートを有するＭＩＳＦＥＴとを備え、
前記第１のトレンチは、前記第１の面側で所定の深さまで、内壁を側壁絶縁膜で被覆されており、
前記側壁絶縁膜から露呈する前記第２の面側で前記第１のトレンチに沿って形成された前記Ｐ型領域が前記フォトダイオードを構成する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造技術の進歩にしたがって、フォトダイオードから、トランスファーゲートを介して、フローティングディフュージョンに電子を転送し、撮像を行うＣＭＯＳイメージセンサ技術が広く利用されている。
【０００３】
ＣＭＯＳイメージセンサはＣｈｉｐサイズの縮小と解像度の増加のため画素を微細化してきたが、近年、微細化に伴う隣接画素間の混色と、フォトダイオード面積の縮小による飽和電子数の低下、画素トランジスタ縮小によるノイズ増加が問題になってきている。
【０００４】
この問題を解決するため、画素間を深いトレンチ（Ｄｅｅｐ  Ｔｒｅｎｃｈ）で完全に分離してしまうＦＤＴＩ（Ｆｒｏｎｔ  ｓｉｄｅ  Ｄｅｅｐ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）技術や、フォトダイオードをＳｉ基板中に埋め込みＳｉ表面から取り除くことで、フォトダイオードと画素トランジスタのシュリンクを緩和する、３次元画素技術が検討されている。
【０００５】
ＦＤＴＩ技術と３次元画素を組み合わせた画素構造が提案されている。このような画素構造の場合、フォトダイオードのＰ型領域はＦＤＴＩの側面に形成されるが、フォトダイオードとはならないＦＤＴＩの上部までＰ型領域が形成されてしまう。このＰ型領域の濃度は高いため、画素トランジスタのジャンクションリークを引き起こす懸念がある。
【０００６】
また、フォトダイオードのＮ型領域はＳｉ基板中に形成されるが、容量を大きくするために濃度を高くすると、キャリア蓄積時にＮ型領域を完全空乏化することができず、電位が上がりすぎて転送時にキャリアが転送できなくなるという問題が発生する。その対応のため、Ｎ型領域の濃度を高くできず、フォトダイオードの大きさの割に飽和電子数を大きくすることができないという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−９８４４６号公報
【特許文献２】特開２０１０−１１４２７４号公報
【特許文献３】特開２０１０−２８３０８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一つの実施形態は、フォトダイオード埋め込み型のイメージセンサを備えた半導体装置において、基板表面部に配置される画素トランジスタのジャンクションリークを低減する構造を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一つの実施形態によれば、半導体基板に形成され、第１面から第２の面に貫通する第１のトレンチで分離することで画素領域を画定し、イメージセンサを形成している。このイメージセンサは、画素領域内に埋め込まれ、第１のトレンチに沿って形成されたＰ型領域を有するフォトダイオードと、フォトダイオードから電荷を転送するための転送ゲートを有するトレンチ型ＭＩＳＦＥＴとを備えている。転送ゲートは、半導体基板の第１の面からフォトダイオード形成面である第２の面に向けて形成された第２のトレンチ内に形成される。そして第１のトレンチの側壁に沿ったＰ型不純物の不純物濃度が、第１の面側と第２の面側とで異なり、第２の面側に形成されるフォトダイオードのＰ型領域における不純物濃度は第１の面側の濃度よりも高い。
【図面の簡単な説明】
【００１０】
【図１】図１（ａ）および図１（ｂ）は、第１の実施形態のイメージセンサの構成を模式的に示す断面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ断面を示す図である。
【図２】図２（ａ）〜図２（ｈ）は、第１の実施形態のイメージセンサの製造工程を示す図である。
【図３】図３（ａ）および図３（ｂ）は、第２の実施形態のイメージセンサの構成を模式的に示す断面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ断面を示す図である。
【図４】図４（ａ）〜図４（ｈ）は、第２の実施形態のイメージセンサの製造工程を示す図である。
【図５】図５（ａ）および図５（ｂ）は、第３の実施形態のイメージセンサの構成を模式的に示す断面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ断面を示す図である。
【図６】図６（ａ）〜図６（ｈ）は、第３の実施形態のイメージセンサの製造工程を示す図である。
【発明を実施するための形態】
【００１１】
以下に添付図面を参照して、実施形態にかかる半導体装置としてイメージセンサおよびその製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【００１２】
（第１の実施形態）
図１（ａ）および図１（ｂ）は、第１の実施形態のイメージセンサの構成を模式的に示す断面図である。図１（ｂ）は図１（ａ）のＡ−Ａ断面を示す。第１の実施形態では、ＣＭＯＳイメージセンサを備えた半導体装置が提供される。ＣＭＯＳ構造のイメージセンサは、第１のトレンチＴ1で分離された画素領域ＲPに形成されている。このイメージセンサは、入射する光を信号電荷へ光電変換するフォトダイオードＰＤからなる光電変換部と、光電変換部で生成された信号電荷を、フォトダイオードＰＤから、フローティングディフュージョン部６に転送する転送部とを具備する。転送部は、転送トランジスタＴTRとリセットトランジスタＴRSとを備え、フローティングディフュージョン部６に転送された電荷をリセットトランジスタＴRSでリセットする。ここで基板１としてはＰ型単結晶シリコン基板を用い、図において上方を第１の面１Ａ、下方を第２の面１Ｂとし、第２の面１Ｂを受光面とする。また、図１（ｂ）に示すように、第１のトレンチＴ1で分離された画素領域ＲPに、第１のトレンチＴ1内壁に沿って第２の面１Ｂ側の周面全体にＰ型領域２が形成され、その内側のＮ型領域４との間で第１の面１Ａおよび第２の面１Ｂとは垂直方向にＰＮ接合を形成し、フォトダイオードＰＤを構成している。
【００１３】
フォトダイオードＰＤは、画素領域ＲP内に埋め込まれ、第１のトレンチＴ1に沿って形成された電荷蓄積領域としてのＰ型領域２と、その内側に形成されたＮ型領域４とを有する。転送部は、フォトダイオードＰＤから電荷を転送するための転送トランジスタＴTRを備えている。転送トランジスタＴTRは、基板１の第１の面１ＡからフォトダイオードＰＤ形成面である第２の面１Ｂに向けて形成された第２のトレンチＴ2内に形成された転送ゲート８を備えたトレンチ型ＭＩＳＦＥＴである。そしてＰＮ接合を形成するＰ型領域２は第１の面１Ａ側から第２の面１Ｂ側まで一様には形成されておらず、第２の面１Ｂ側で選択的に形成されてその不純物濃度が第１の面１Ａ側に位置するチャネル領域を構成する低濃度のＮ型領域５の濃度よりも高く形成されている。つまりジャンクションが垂直方向に形成されており、専有面積が小さい。そしてＰ型領域２の不純物濃度を高くすることができるため、大容量化をはかることができる。
【００１４】
画素領域ＲPを分離画定するための第１のトレンチＴ1は、第１の面１Ａ側から第２の面１Ｂ側まで分離絶縁膜３で一様に充填されるとともに、第１の面１Ａ側のトレンチＴ1A側壁が、例えば窒化シリコン膜からなる側壁絶縁膜１２で被覆されている。そして、その側壁絶縁膜１２に沿った領域にはＰ型領域が形成されていない。第２の面１Ｂ側のトレンチＴ1B側壁に沿った領域は、第１の面１Ａ側のトレンチＴ1A側壁に形成された側壁絶縁膜１２に沿った領域よりも、Ｐ型不純物濃度が高濃度のＰ型領域２となっている。
【００１５】
つまり第１のトレンチＴ1は、第１の面１Ａ側のトレンチＴ1A側壁には不純物濃度の高いＰ型領域が形成されないため、転送トランジスタＴTRのジャンクションリークを低減することができる。また、ジャンクションリークの抑制を考慮する必要がなくなるため、Ｐ型領域２の不純物濃度をフォトダイオードＰＤとして適した濃度に設定することができる。
【００１６】
転送トランジスタＴTRは、第１の面１Ａ側に形成された浅い第２のトレンチＴ2内にゲート絶縁膜９としての酸化シリコン膜を介して充填された多結晶シリコン層からなる転送ゲート８に印加する電位によって、フォトダイオードＰＤのＰ型領域２に蓄積された電荷をフローティングディフュージョン部６（ｎ型領域）に転送する。
【００１７】
リセットトランジスタＴRSは、第１の面１Ａ側の低濃度のＮ型領域５に形成されたＰ型ウエル５Ｗをチャネル領域とし、ゲート絶縁膜９を介して第１の面１Ａに形成されたリセットゲート１０に印加する電位によって、フローティングディフュージョン部６をソースとし、ドレイン７に流れる電荷を制御するものである。
【００１８】
ここで基板１としては、不純物濃度１０16ｃｍ-3程度のＰ型単結晶シリコン基板を用いている。そしてフォトダイオードＰＤを構成するＮ型領域４はイオン注入によって形成された不純物濃度１０16〜１０17ｃｍ-3程度の不純物拡散領域であり、このＮ型領域４と接合を形成するＰ型領域２はトレンチ側壁からの拡散によって形成された不純物濃度１０18ｃｍ-3程度の不純物拡散領域である。また転送トランジスタＴTRのチャネルとなる低濃度のＮ型領域５は不純物濃度１０16ｃｍ-3程度である。この低濃度のＮ型領域５は低濃度のＰ型領域であってもよい。またリセットトランジスタＴRSのチャネルとなるＰ型ウエル５Ｗは不純物濃度１０17ｃｍ-3程度である。
【００１９】
本実施形態のイメージセンサによれば、ＦＤＴＩを構成する第１のトレンチＴ1の上部すなわち第１の面１Ａ側に側壁絶縁膜１２が形成されており、第１のトレンチＴ1の側壁に沿ったＰ型領域は形成されておらず、第２の面１Ｂ側にのみフォトダイオードＰＤのＰ型領域２が形成され、この第１のトレンチＴ1の側壁に略平行にＰＮ接合を形成している。このため、第１のトレンチＴ1の上部すなわち第１の面１Ａ側に不純物濃度の高いＰ型領域が形成されないため、転送トランジスタＴTRのジャンクションリークを低減できる。また、ジャンクションリークを抑制できる不純物濃度にする必要がなくなるため、フォトダイオードＰＤのＰ型領域２の不純物濃度を上げ、フォトダイオードＰＤの容量を増やすこともできる。
【００２０】
図２（ａ）から図２（ｈ）に第１の実施形態のイメージセンサの製造工程の一例を示す。まず、図２（ａ）に示すように、窒化シリコン膜などからなるハードマスク１４を用いて第１のトレンチＴ1を途中までエッチングし、第１の面１Ａ側のトレンチＴ1Aを形成する。
【００２１】
そして図２（ｂ）に示すように、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、窒化シリコン膜を形成し、異方性エッチングにより、側壁に窒化シリコン膜を残すように平面上の窒化シリコン膜をエッチングし、側壁絶縁膜１２を形成する。
【００２２】
そしてさらに、図２（ｃ）に示すように、所望の深さまでエッチングし、第１の面１Ａ側のトレンチＴ1Aに連結するように、第２の面１Ｂ側のトレンチＴ1Bを形成する。
【００２３】
こののち、図２（ｄ）に示すように、側面からイオン注入法や、固相拡散法、プラズマドーピング法等を用いてＰ型不純物を導入し、Ｐ型領域２を形成する。この際、第１のトレンチＴ1のうち第１の面１Ａ側のトレンチＴ1Aは側壁絶縁膜１２で覆われているため不純物が導入されない。
【００２４】
こののち、図２（ｅ）に示すように、第１のトレンチＴ1に分離絶縁膜３としてＳｉＯ2を充填し、ハードマスク１４を剥離する。
【００２５】
次に、図２（ｆ）に示すように、イオン注入により所望の深さにＮ型不純物を注入し、Ｎ型領域４を形成する。ここでは第１のトレンチＴ1の上部の側壁絶縁膜１２の端面と、Ｎ型領域４の上面（第１の面１Ａ側の端面）がほぼ一致する深さに埋め込み、形成される。
【００２６】
この後、図２（ｇ）に示すように、第１の面１Ａの表面にＰ型不純物を注入してＰ型ウエル５Ｗを形成する。また、第２のトレンチＴ2を形成して、ゲート絶縁膜９を介して多結晶シリコン層を充填し、転送ゲート８を形成する。ここでゲート絶縁膜９は、熱酸化法などにより第２のトレンチＴ2の内壁を酸化し、形成される。そしてこのゲート絶縁膜９上にＣＶＤ法などにより多結晶シリコン層を形成する。また、同時に基板１の第１の面１Ａに、ゲート絶縁膜９を介して多結晶シリコン層などをパターニングし、リセットゲート１０を形成する。そしてこのリセットゲート１０をマスクとして、イオン注入およびアニールを行い、フローティングディフュージョン部６およびドレイン７を形成し、転送トランジスタＴTR、リセットトランジスタＴRSを形成する。この後、さらには、配線等を形成する。
【００２７】
そして最後に、図２（ｈ）に示すように、ＢＳＩ（Ｂａｃｋ  ｓｉｄｅ  ｉｌｌｕｍｉｎａｔｉｏｎ）形成プロセスを用いて、基板１を薄化する。ここでは、図２（ｇ）に示す構造体の天地を反転させた後、例えば、グラインダ等の研磨装置によって基板１を第２の面１Ｂ側から研磨し、基板１を所定の厚さになるまで薄化する。そしてさらに、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって基板１の第２の面１Ｂ側をさらに研磨し、第１のトレンチＴ1を露出させる。
【００２８】
このようにして、フォトダイオードＰＤのＰ型領域２の不純物濃度を、トレンチ表層部に形成される転送トランジスタＴTRのリーク発生のおそれなしに、所望の値に設定することができ、製造もきわめて容易である。さらには、ジャンクションリーク抑制のために、逆導電型の不純物を注入する打ち返し工程も不要であり、不純物濃度のばらつきを抑制することができる。また、本実施形態では、第１のトレンチＴ1の形成に際し、第１の面１Ａ側のトレンチＴ1Aを側壁絶縁膜１２で被覆した上で、第２の面１Ｂ側のトレンチＴ1Bを異方性エッチングにより第１の面１Ａ側のトレンチＴ1Aと略同径で形成し、第２の面１Ｂ側のトレンチＴ1B側壁への不純物の注入を行うようにしている。このため、深さ方向のずれがなく、確実な垂直距離をとることができ、フォトダイオードＰＤを構成するジャンクション面積を設計通りの値として、設計値に忠実なデバイス形成が可能となる。さらには、基板を厚さ方向に貫通する第１のトレンチＴ1に沿って垂直方向にジャンクションを形成し、かつ受光面とは反対側の面に転送トランジスタＴTR、リセットトランジスタＴRSなどの回路部を形成しているため専有面積の微細化が可能となる。また、複雑なマスク合わせも不要で製造が容易である。
【００２９】
（第２の実施形態）
図３（ａ）および（ｂ）は、第２の実施形態のイメージセンサの構成を模式的に示す断面図である。図３（ｂ）は図３（ａ）のＡ−Ａ断面を示す。第２の実施形態のイメージセンサが、第１の実施形態のイメージセンサと異なる点は、フォトダイオードＰＤのＮ型領域４のＰ型領域２と接する部分に、不純物濃度が１桁程度高く形成された中濃度Ｎ型領域４Ｄを備えたことである。この中濃度Ｎ型領域４Ｄは、第１のトレンチＴ1の第２の面１Ｂ側（受光面側）の幅広トレンチＴ1Ｗの側壁に沿って形成されたＰ型領域２に沿って形成され、Ｐ型領域２とほぼ同一深さとなるように形成されている。
【００３０】
フォトダイオードＰＤの容量を上げ、飽和電子数を増やすためには、ジャンクションの濃度を上げ容量を増やすことが有効であるが、Ｎ型領域４全体の不純物濃度を高めるとＮ型領域４が完全空乏化できず、ポテンシャルが上がってしまうという問題がある。そこでＰ型領域２とのジャンクション部分でのみＮ型領域４の不純物濃度を高め、中心部のＮ型領域４の不純物濃度を高めないことで、電位の上昇を抑えつつ、容量を上げ飽和電子数を増やすようにしたものである。他は第１の実施形態のイメージセンサと同様であるため、ここでは詳細な説明を省略するが同一部位には同一符号を付した。
【００３１】
ここでフォトダイオードＰＤを構成するＮ型領域４は、第１の実施形態と同様、イオン注入によって形成された不純物濃度１０16〜１０17ｃｍ-3程度の不純物拡散領域であり、このＮ型領域４とＰ型領域２との間に、不純物濃度１０17〜１０18ｃｍ-3程度のエピタキシャル成長層からなる中濃度Ｎ型領域４Ｄを形成している。そして他の領域は第１の実施形態のイメージセンサと同様である。すなわち、Ｐ型領域２は不純物濃度１０18ｃｍ-3程度の不純物拡散領域である。また、基板１としては、不純物濃度１０16ｃｍ-3程度のＰ型単結晶シリコン基板を用いている。そしてまた転送トランジスタＴTRのチャネルとなる低濃度のＮ型領域５の不純物濃度は１０16ｃｍ-3程度である。この低濃度のＮ型領域５は低濃度のＰ型領域であってもよい。またリセットトランジスタＴRSのチャネルとなるＰ型ウエル５Ｗは不純物濃度１０17ｃｍ-3程度である。
【００３２】
図４（ａ）から図４（ｈ）に第２の実施形態のイメージセンサの製造工程の一例を示す。まず、図４（ａ）に示すように、ハードマスク１４を用いて第１のトレンチＴ1を途中までエッチングし、第１のトレンチＴ1のうち第１の面１Ａ側のトレンチＴ1Aを形成する。
【００３３】
そして図４（ｂ）に示すように、ＣＶＤ法により、例えば窒化シリコン膜を形成し、異方性エッチングにより、側壁に残すように側壁絶縁膜１２を形成する。ここまでは第１の実施形態と同様である。
【００３４】
次に図４（ｃ）に示すように、所望の深さまでエッチングし、第１の面１Ａ側のトレンチＴ1Aに連結するように第２の面１Ｂ側の幅広トレンチＴ1Wを形成する。ここでは第１の面１Ａ側のトレンチＴ1Aから、より口径の大きい第２の面１Ｂ側の幅広トレンチＴ1Wを形成する。この工程では、ハードマスク１４を残したまま、側壁絶縁膜１２で被覆された第１の面１Ａ側のトレンチＴ1Aから、さらに、第２の面１Ｂに向けて、等方性エッチングを行うことで、第２の面１Ｂ側の幅広トレンチＴ1Wを形成する。等方性エッチングはドライエッチングでもよいし、ウェットエッチングでもよい。
【００３５】
こののち図４（ｄ）に示すように、エピタキシャル成長により第１のトレンチＴ1のうち第２の面１Ｂ側の幅広トレンチＴ1WにＰまたはＡｓドープのシリコン層を成膜し、中濃度Ｎ型領域４Ｄを作成する。この中濃度Ｎ型領域４Ｄの不純物濃度は、例えば１０17ｃｍ-3台とした。この際、第１のトレンチＴ1のうち第１の面１Ａ側のトレンチＴ1Aは側壁絶縁膜１２で覆われているため成膜されることはない。この中濃度Ｎ型領域４Ｄは、固相拡散を用いて形成してもよい。固相拡散の場合も側壁絶縁膜１２で覆われている第１の面１Ａ側のトレンチＴ1Aは不純物が注入されることもない。
【００３６】
続いて図４（ｅ）に示すように、エピタキシャル成長によりＢドープのシリコン層を成膜し、Ｐ型領域２を形成する。このＰ型領域２についても、エピタキシャル成長によりシリコン層を成膜したのちに、イオン注入法、固相拡散法、または、プラズマドーピング法を用いて、Ｐ型不純物を注入し、Ｐ型領域２を形成するようにしてもよい。この際、第１のトレンチＴ1のうち第１の面１Ａ側のトレンチＴ1Aの上部は側壁があるため成膜されることも不純物が注入されることもない。プラズマドーピングを用いることで、低温下でより浅い不純物拡散領域を形成することができることから、より高濃度で浅いＰ型領域２を形成することができる。これにより水平方向の占有面積をより小さく抑えることが可能となる。
【００３７】
こののち、図４（ｆ）に示すように、第１のトレンチＴ1に分離絶縁膜３としてＳｉＯ2を充填し、ハードマスク１４を剥離する。
【００３８】
次に、イオン注入によりＮ型不純物を注入し、所望の深さにＮ型領域４を形成する。
【００３９】
この後、図４（ｇ）に示すように、第１の面１Ａの表面にＰ型不純物を注入し、Ｐ型ウエル５Ｗを形成する。また、第２のトレンチＴ2を形成して、転送ゲート８をパターン形成し転送トランジスタＴTRを形成するとともに、リセットゲート１０をパターン形成してリセットトランジスタＴRSを形成する。この後、さらには、配線等を形成する。
【００４０】
そして最後に、図４（ｈ）に示すように、第１の実施形態と同様に、基板１を第２の面１Ｂ側から研磨し、基板１を所定の厚さになるまで薄化し、さらに、ＣＭＰによって基板１の第２の面１Ｂ側をさらに研磨し、第１のトレンチＴ1を露出させる。
【００４１】
上記構成によれば、第１の実施形態のイメージセンサの構成に加え、Ｎ型領域４全体の不純物濃度を高めるのではなく、Ｐ型領域２とのジャンクション部分にのみ中濃度Ｎ型領域４Ｄを挟み込むことで、Ｎ型不純物の不純物濃度を高めている。従って、電位の上昇を抑えつつ、フォトダイオードＰＤの容量を上げ、飽和電子数を増やすことが可能となる。製造に際しても、基板１の第２の面１Ｂ側のトレンチ形成のためのエッチング工程を等方性エッチングに代え、第２の面１Ｂ側を幅広トレンチＴ1Wとし、エピタキシャル成長あるいは拡散工程を追加するのみで、容易に形成可能である。
【００４２】
このように本実施形態では、Ｐ型領域２とのジャンクション部分にのみ中濃度Ｎ型領域４Ｄを挟み込むことで、ジャンクション部分の高濃度化をはかっているが、複数層の不純物濃度の異なる層で構成してもよいし、不純物濃度が徐々に変化するような組成傾斜層であってもよい。要するに、フォトダイオードＰＤを構成するＰ型領域２に当接して画素領域ＲPの中心部側に形成されるＮ型領域４の不純物濃度がＰ型領域２との境界近傍で不純物濃度が高く、中心部の不純物濃度が低いものであればよい。
【００４３】
（第３の実施形態）
図５（ａ）および（ｂ）は、第３の実施形態のイメージセンサの構成を模式的に示す断面図である。図５（ｂ）は図５（ａ）のＡ−Ａ断面を示す。第３の実施形態のイメージセンサが、第１の実施形態のイメージセンサと異なる点は、第１のトレンチＴ1のうち第１の面１Ａ側でも側壁絶縁膜１２を形成せず、その代わりに、逆導電型のイオンを打ち返し注入することで、フォトダイオードＰＤにおけるＮ型領域４と接するＰ型領域２よりも、不純物濃度が１桁程度低く形成された中濃度Ｐ型領域１５を第１の面１Ａ側に備えた点である。ここでは、Ｐ型領域２は１０18ｃｍ-3程度の不純物濃度をもつものとし、中濃度Ｐ型領域１５は１０17ｃｍ-3程度の不純物濃度をもつものとした。
【００４４】
本実施形態においても、フォトダイオードＰＤは、画素領域ＲP内に埋め込まれ、第１のトレンチＴ1に沿って形成されたＰ型領域２と、その内側に形成されたＮ型領域４とを有する。そして斜め方向からのイオン注入により、第１の面１Ａ側で、逆導電型であるＮ型不純物を打ち返すことにより、このＰ型領域２のホール濃度はキャンセリングにより低下されている。その結果、実質的な不純物濃度は、第２の面１Ｂ側と第１の面１Ａ側とで異なり、第２の面１Ｂ側のＰ型領域２の不純物濃度が第１の面１Ａ側の中濃度Ｐ型領域１５の不純物濃度よりも高くなっている。フォトダイオードＰＤのＰＮ接合は、第１のトレンチＴ1の伸長方向と略平行に、第２の面１Ｂ側に形成されている。そして、転送部は、基板１の第１の面１ＡからフォトダイオードＰＤ形成面である第２の面１Ｂに向けて形成された第２のトレンチＴ2内に形成された転送ゲート８を備えたトレンチ型ＭＩＳＦＥＴからなる転送トランジスタＴTRを備え、フローティングディフージョン部６に電荷が転送される。
【００４５】
つまり第１のトレンチＴ1側壁には、一旦不純物濃度の高いＰ型不純物拡散領域を形成し、その後打ち返しにより、第１の面１Ａ側のトレンチＴ1A側壁のＰ型不純物拡散領域の不純物の一部をキャンセルすることで、実質的にＰ型不純物濃度を低くし、中濃度Ｐ型領域１５とする。これにより転送トランジスタＴTRのチャネル領域の不純物濃度を低くすることができ、転送トランジスタＴTRのジャンクションリークを低減することが可能となる。また、中濃度Ｐ型領域１５は打ち返しにより、自由に不純物濃度を低減することができるため、Ｐ型領域２の不純物濃度をフォトダイオードＰＤとして適した不純物濃度に設定することができる。
【００４６】
他部については第１の実施形態と同様であるため、詳細な説明は省略する。
【００４７】
本実施形態のイメージセンサによれば、ＦＤＴＩを構成する第１のトレンチＴ1の上部、すなわち第１の面１Ａ側に不純物濃度の高いＰ型領域２が形成されず、中濃度Ｐ型領域１５となっているため、転送トランジスタＴTRのジャンクションリークを低減できる。また、トレンチの長さ方向全体にわたって、ジャンクションリークを抑制できる不純物濃度とする必要がなくなるため、フォトダイオードＰＤのＰ型領域２の不純物濃度を上げ、フォトダイオードＰＤの容量を増やすことができる。
【００４８】
図６（ａ）から（ｈ）に第３の実施形態のイメージセンサの製造工程の一例を示す。
まず、図６（ａ）に示すように、ハードマスク１４を形成する。
【００４９】
そして図６（ｂ）に示すように、ハードマスク１４を用いて第１のトレンチＴ1をＢＳＩプロセスによる薄型化後に最終的に貫通する状態となる深さまでエッチングし、第１のトレンチＴ1を形成する。ここで、画素領域ＲPを分離画定するための第１のトレンチＴ1は、第１の面１Ａ側から第２の面１Ｂ側に向けて１工程で形成される。
【００５０】
そして、図６（ｃ）に示すように、イオン注入法により側面からＰ型不純物を導入し、Ｐ型領域２を形成する。
【００５１】
こののち、図６（ｄ）に示すように、Ｐ型領域２を形成する工程よりも、傾斜角を大きくした、斜めイオン注入により第１のトレンチＴ1の内壁にＮ型不純物を注入し、第１の面１Ａ側から所定の深さ部分で、Ｐ型不純物をキャンセルすることで、中濃度Ｐ型領域１５を形成する。このとき第２の面１Ｂ側では不純物濃度の高いＰ型領域２が維持されている。
【００５２】
こののち、図６（ｅ）に示すように、第１のトレンチＴ1に分離絶縁膜３としてＳｉＯ2を充填し、ハードマスク１４を剥離する。
【００５３】
次に、図６（ｆ）に示すように、イオン注入により所望の深さにＮ型領域４を形成する。
【００５４】
この後、図６（ｇ）に示すように、第１の面１Ａ側にＰ型ウエル５Ｗを形成する。また、第２のトレンチＴ2を形成して、転送ゲート８をパターン形成し転送トランジスタＴTRを形成するとともに、リセットゲート１０を形成してリセットトランジスタＴRSをパターン形成する。この後、さらには、配線等を形成する。
【００５５】
そして最後に、図６（ｈ）に示すように、前記第１および第２の実施形態と同様に、ＢＳＩ形成プロセスを用いて、基板１Ｐを薄膜化する。
【００５６】
このようにして、フォトダイオードのＰ型領域２の不純物濃度を、トレンチ表層部に形成される転送トランジスタＴTRのリーク発生のおそれなしに、所望の値に設定することができ、製造もきわめて容易である。ジャンクションリーク抑制のために、逆導電型の不純物を注入する打ち返し工程を追加するのみで、側壁絶縁膜の形成も不要であり、製造が容易である。
【００５７】
なお、第１から第３の実施形態についていずれも、第１のトレンチＴ1で構成された素子分離領域で画定された素子領域内に、第１のトレンチＴ1の周面に沿って全周にわたり、ＰＮジャンクションを形成したが、必ずしも全周でなくてもよく、例えば２辺あるいは３辺にわたって形成してもよい。
【００５８】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００５９】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変形例を想到し得るものであり、それら変形例についても実施形態の範囲に属するものとする。
【００６０】
例えば、上記第１の実施形態から第３の実施形態またはそれぞれに示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決できる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、上記第１の実施形態から第３の実施形態にわたる構成要件を適宜組み合わせてもよい。
【００６１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６２】
１  基板、１Ａ  第１の面、１Ｂ  第２の面、２  Ｐ型領域、３  分離絶縁膜、４  Ｎ型領域、５  低濃度のＮ型領域、５Ｗ  Ｐ型ウエル、６  フローティングディフュージョン部、７  ドレイン、８  転送ゲート、９  ゲート絶縁膜  １０  リセットゲート、１２  側壁絶縁膜、１４  ハードマスク、１５  中濃度Ｐ型領域、ＰＤ  フォトダイオード、ＴTR  転送トランジスタ、ＴRS  リセットトランジスタ、ＲP  画素領域、Ｔ1  第１のトレンチ、Ｔ1A  第１の面側のトレンチ、Ｔ1B  第２の面側のトレンチ、Ｔ1W  第２の面側の幅広トレンチ、Ｔ2  第２のトレンチ。
【図１】
2015162603.tif 000003
【図２】
2015162603.tif 000004
【図３】
2015162603.tif 000005
【図４】
2015162603.tif 000006
【図５】
2015162603.tif 000007
【図６】
2015162603.tif 000008