(57)【要約】【課題】比較的低い周波数の逓倍用クロックを用いて、より細かな幅のカウンタ用のパルスを生成し、クロックの立ち上がりや立下りの変化時点での乱れの発生を防止する。【解決手段】パルス発生装置は、基準クロック（１）から得られるＰＬＬ１〜ＰＬＬ４のクロック（Ｃ０）〜（Ｃ３）でグレイコードで表されるカウント値を出力するグレイコードカウンタ１２０と、主走査方向の各画素の濃度データ（８）を、オンタイミングからオフタイミングまでの期間に対応させるオンタイミングのグレイコードとオフタイミングのグレイコードとに変換するグレイコード変換部９を含む変換回路１３０と、グレイコードカウンタ１２０が、変換回路１３０で得られたオンタイミングのグレイコードからオフタイミングのグレイコードまでをカウントする期間、パルス信号（２３）を発生するパルス生成回路１４０とを備える。【選択図】図１
2015104094.tif 000002
【特許請求の範囲】
【請求項１】
逓倍用クロックから得られる複数種類の周波数のＰＬＬクロックを位相制御してグレイコードで表されるカウント値を出力するグレイコードカウンタと、
主走査方向の各画素の濃度データを、対応するオンタイミングからオフタイミングまでの期間を設定するオンタイミングのグレイコードとオフタイミングのグレイコードとに変換する変換回路と、
前記グレイコードカウンタが、前記変換回路によって得られたオンタイミングのグレイコードからオフタイミングのグレイコードまでをカウントする期間、パルス信号を発生するパルス生成回路とを備えたパルス発生装置。
【請求項２】
前記グレイコードカウンタのうちの１ビットは、前記逓倍用クロックであることを特徴とする請求項１記載のパルス発生装置。
【請求項３】
前記主走査方向に対する同期を取るための同期信号の検出を行い、検出時の前記グレイコードカウンタのカウント値を得る同期処理回路を備え、
前記変換回路は、変換された前記各グレイコードを、前記同期信号検出時の前記グレイコードカウンタのカウント値に対応して変更することを特徴とする請求項１又は２に記載のパルス発生装置。
【請求項４】
前記グレイコードカウンタによるカウント一巡周期内におけるタイミングの調整値を設定するタイミング調整手段を備え、
前記変換回路は、変換された前記各グレイコードを、前記調整値に対応して変更することを特徴とする請求項１〜３のいずれかに記載のパルス発生装置。
【請求項５】
主走査方向に対する倍率を設定する倍率設定手段を備え、
前記変換回路は、変換された前記各グレイコードを、前記設定倍率に対応して変更することを特徴とする請求項１〜４のいずれかに記載のパルス発生装置。
【請求項６】
請求項１〜５のいずれかに記載のパルス発生装置と、前記パルス発生装置から出力されるパルス信号によって駆動されるレーザー発光素子からのレーザーを感光体上で主走査方向に走査するレーザー走査部とを有する画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階調性を有する画像をパルス幅変調して画像形成等するためのパルス発生装置及び画像形成装置に関する。
【背景技術】
【０００２】
従来、電子写真式の複写機等では、画像の階調性を再現するため、画像濃度に応じて感光体の露光量を変化させている。露光量を変化させる一般的な方法は、画像データからＰＷＭ（パルス幅変調）信号を生成し、このＰＷＭ信号で、感光体を露光するレーザーのオン・オフ時間を変化させるもので、かかるＰＷＭ信号を生成する方法は、今日種々提案されている。また、主走査方向に対する画像の印字位置のジッターを抑えるため、主走査方向における同期信号の検出タイミングに同期して前記パルスの生成開始位置を制御し、更に、形成される画像の主走査方向の倍率を調整するため、前記パルスを生成するためのクロックの周波数をＰＬＬ回路を利用して変化させている。
【０００３】
特許文献１には、複数の定電流源を用いて基準クロックから複数の位相のクロックを変換生成し、これら各種類のクロックを元にしてＰＷＭ信号を生成する方法が記載されている。この方法によれば、定電流源の数を増やすことで、元となる２種類のクロックの中間の位相を有するクロックを所望する種類だけ生成できるので、ＰＷＭ信号を生成するためのクロックを細かなタイミング差で生成することが可能となり、ＰＷＭによる１画素の分割数を多くして、階調性をより高くすることが可能となる。特許文献２には、画像濃度に応じた複数ビットの２値データを生成し、これを高速のクロックを供給するシフトレジスタで順次送出することで、ＰＷＭ信号を簡単な構成で生成する方法が記載されている。特許文献３には、液晶電極の駆動回路に関し、画像データ自体をグレイコードで表現することで、画像データを一般的な複数ビット列のパルス信号で生成した際のグリッチによる誤動作を防ぐようにした方法が記載されている。この方法によれば、各ビットのカウンタの動作タイミングに微妙な差があっても、グリッチの発生を抑えることが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４５６３７３７号公報
【特許文献２】特許第５１１０８６７号公報
【特許文献３】特開２００６−２８４７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載された発明では、アナログ動作を行う定電流源を多数設ける必要があり、回路規模の増大と、回路の動作精度の要求が厳しくなるという課題がある。また、特許文献２に記載された発明では、特許文献１のような大規模な回路は不要となるものの、パルス幅を細かく制御しようとすると、シフトレジスタを非常に高速のクロックで動作させる必要があり、原理的にＰＷＭによる１画素の分割数を多くすることが困難となる。さらに、特許文献３に記載された発明は、より高速の原クロックを用いてグレイコードカウンタを動作させるため、液晶表示等に対しては実用的な周波数でグレイコードカウンタを構成できるものの、電子写真複写機等の高速な画素クロックで使用する場合には、グレイコードカウンタ部のフリップフロップの動作速度を超えてしまい、回路を構成できないか、あるいは何等かの高速回路を工夫しなければならないといった課題がある。
【０００６】
本発明は、上記に鑑みてなされたもので、比較的低い周波数の逓倍用クロックを用いて、より細かな幅のカウンタ用のパルスを生成することで、クロックの立ち上がりや立下りの変化時点での乱れの発生を防止できるパルス発生装置及び画像形成装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本発明に係るパルス発生装置は、逓倍用クロックから得られる複数種類の周波数のＰＬＬクロックを位相制御してグレイコードで表されるカウント値を出力するグレイコードカウンタと、主走査方向の各画素の濃度データを、対応するオンタイミングからオフタイミングまでの期間を設定するオンタイミングのグレイコードとオフタイミングのグレイコードとに変換する変換回路と、前記グレイコードカウンタが、前記変換回路によって得られたオンタイミングのグレイコードからオフタイミングのグレイコードまでをカウントする期間、パルス信号を発生するパルス生成回路とを備えたものである。
【０００８】
また、請求項６に記載の発明は、請求項１〜５のいずれかに記載のパルス発生装置と、前記パルス発生装置から出力されるパルス信号によって駆動されるレーザー発光素子からのレーザーを感光体上で主走査方向に走査するレーザー走査部とを有する画像形成装置である。
【０００９】
これらの発明によれば、逓倍用クロック及び逓倍用クロックから得られる複数種類の周波数のＰＬＬクロックを位相制御してグレイコードで表されるカウント出力が得られ、このグレイコードのカウント出力と画素の濃度データに対応した期間を設定するべく変換されたオン、オフタイミングを示すグレイコードとを用いて、幅変調された細かなパルス信号が比較的低い周波数のクロックで生成される。生成されたパルス信号は、例えば画像形成用のレーザーを高速でオン・オフするための信号として適用することが可能となる。このように、本発明では、比較的低い周波数の逓倍用クロックを用いてＰＬＬクロックを生成し、かつ位相制御することで、より細かな幅のパルスの生成が可能となり、通常のカウンタで構成された場合に発生するクロックの立ち上がりや立下りの変化時点での乱れは出ない。また、グレイコードを採用することでグリッチの発生も抑制される。
【００１０】
請求項２に記載の発明は、請求項１に記載のパルス発生装置において、前記グレイコードカウンタのうちの１ビットは、前記逓倍用クロックであることを特徴とする。
【００１１】
逓倍用クロック及び前記逓倍用クロックから得られる複数種類の周波数のＰＬＬクロックを位相制御してグレイコードで表されるカウント値を出力する態様としては、複数種類のＰＬＬクロックを用いてグレイコードで表されるカウント値を生成する態様の他、グレイコードカウンタのうちの１ビットを逓倍用クロックで置き換えるというような、逓倍用クロックと逓倍されたＰＬＬクロックの双方を用いてグレイコードで表されるカウント値を生成する態様が採用可能である。後者のように逓倍用クロックも含めてグレイコードで表されるカウント値を生成する態様では、その個数分のＰＬＬの回路を低減することが可能となる。
【００１２】
請求項３に記載の発明は、請求項１又は２に記載のパルス発生装置において、前記主走査方向に対する同期を取るための同期信号の検出を行い、検出時の前記グレイコードカウンタのカウント値を得る同期処理回路を備え、前記変換回路は、変換された前記各グレイコードを、前記同期信号検出時の前記グレイコードカウンタのカウント値に対応して変更することを特徴とする。この構成によれば、主走査同期信号の発生タイミングに応じて変換回路のグレイコードを変更することで、逓倍用クロック及びＰＬＬクロックの位相を変化させることなく、同期信号に同期したタイミングでパルス信号の生成が行われ、形成される画像のジッターが抑えられる。
【００１３】
請求項４に記載の発明は、請求項１〜３のいずれかに記載のパルス発生装置において、前記グレイコードカウンタによるカウント一巡周期内におけるタイミングの調整値を設定するタイミング調整手段を備え、前記変換回路は、変換された前記各グレイコードを、前記調整値に対応して変更することを特徴とする。この構成によれば、主走方向の画像の印字位置を、１画素以下の単位で調整することが可能となる。
【００１４】
請求項５に記載の発明は、請求項１〜４のいずれかに記載のパルス発生装置において、主走査方向に対する倍率を設定する倍率設定手段を備え、前記変換回路は、変換された前記各グレイコードを、前記設定倍率に対応して変更することを特徴とする。この構成によれば、主走査方向の画像の印字倍率に応じて、主走査上でのパルス信号の発生位置を調整することで、ＰＬＬクロックの周波数を一定としておいても、実質的に印字のためのクロック周波数を変えた場合と同様な効果が得られ、回路構成が簡易となる。
【発明の効果】
【００１５】
本発明によれば、比較的低い周波数の逓倍用クロックを用いて、より細かな幅のカウンタ用のパルスを生成するので、クロックの立ち上がりや立下りの変化時点での乱れの発生を防止できる。
【図面の簡単な説明】
【００１６】
【図１】パルス発生装置の第１の実施形態を示すブロック図で、（Ａ）はパルス発生回路の図、（Ｂ）は位相シフト器の図である。
【図２】図１のタイミングチャートである。
【図３】パルス発生装置の第２の実施形態を示すブロック図で、（Ａ）はパルス発生回路の図、（Ｂ）はパルス生成器の図、（Ｃ）は２進変換回路の図である。
【図４】図３のタイミングチャートである。
【図５】パルス発生装置の第３の実施形態を示すブロック図である。
【図６】図５のタイミングチャートである。
【図７】パルス発生装置の第４の実施形態を示すブロック図である。
【図８】図７のタイミングチャートである。
【図９】本発明に係るパルス発生装置が適用される画像形成装置の概略構成を示す図で、（Ａ）は正面図、（Ｂ）はレーザー出力装置の概略構成を示す上面図である。
【図１０】１０進、１６進、２進のカウント値とグレイコード値の関係を示す図表で、（Ａ）は画像濃度値とグレイコードとの関係、（Ｂ）はグレイコードの上位２ビットを反転した値を示している。
【発明を実施するための形態】
【００１７】
以下、本発明を４ビットの濃度階調を有する画像データに適用した場合で説明する。
【００１８】
（第１の実施形態）
パルス発生装置の第１の実施形態は、図１（Ａ）に示すように、画像データのビット数と同数の４段のＰＬＬ１１１〜ＰＬＬ１１４を備える。ＰＬＬ１１１は、位相比較器２、フィルタ３、ＶＣＯ（電圧制御発振器）４、分周器５、及び位相シフト器６を備える。ＰＬＬ１１１は、入力される基準クロック（１）に対して、分周器５の分周率で決まる周波数、及び位相シフト器６と位相比較器２の位相制御値で決まる位相のクロック（Ｃ０）を生成するように、ＶＣＯ４が制御される。
【００１９】
位相シフト器６は、図１（Ｂ）に示すように、直列に接続された複数個の遅延素子６１とセレクタ６２とを備える。位相シフト器６は、必要な位相を有するＰＬＬ出力が得られるように、対応する位相調整値がセレクタ６２に設定され、入力されたクロックが、設定された位相に変位されて出力されるようになっている。図２に示すように、基準クロック（１）は逓倍用のクロックとされ、クロック（Ｃ０）は４倍の周波数に逓倍され、かつ位相が９０度だけ変位されている。なお、以降の説明において、信号や値（コード等）を示すときは、例えばクロック（Ｃ０）のように括弧を付して表す。
【００２０】
ＰＬＬ１１２〜ＰＬＬ１１４は、ＰＬＬ１１１と同一構成を有すると共に、位相シフト器、位相比較器及び分周器については位相制御値と分周値がそれぞれ異なるように設定されている。各ＰＬＬ１１１〜ＰＬＬ１１４の出力クロック（Ｃ０）〜（Ｃ３）は、図２に示すように、それぞれの周波数と位相が設定されている。すなわち、ここでは、クロック（Ｃ０）〜（Ｃ３）は、所定周波数、例えば２０ＭＨｚの基準クロック（１）から、以下の条件で生成されている。
【００２１】
（Ｃ０）＝周波数：基準クロック（１）×４逓倍（８０ＭＨｚ）／位相：９０度
（Ｃ１）＝周波数：基準クロック（１）×２逓倍（４０ＭＨｚ）／位相：９０度
（Ｃ２）＝周波数：基準クロック（１）×１逓倍（２０ＭＨｚ）／位相：９０度
（Ｃ３）＝周波数：基準クロック（１）×１逓倍（２０ＭＨｚ）／位相：１８０度
そして、クロック（Ｃ０）を最下位ビット（ｂｉｔ０）とし、クロック（Ｃ３）側ほど上位ビットとなるようなパラレル構成で、各クロックが後述する比較器１６、２０の入力端に入力される。図２中、信号（１９）Ｃ３：Ｃ０コードと記された値は、クロック（Ｃ０）〜（Ｃ３）の出力状態を４ビットの１６進数として表現したものである（図１０（Ａ）のグレイコード参照）。ここに、基準クロック（１）及びＰＬＬ１１１〜ＰＬＬ１１４は、グレイコードカウンタ１２０を構成する。
【００２２】
グレイコード変換部９は、画像データ（８）の濃度階調を所定のグレイコードに変換するものである。ここに、グレイコードとは、図１０（Ａ）のグレイコードの２進数欄の上下方向に示すように、所定ビット（図１０（Ａ）では４ビット）で表現される数値において、前後に連続する数値の、ビット間におけるハミング距離が常に１となるコード表現法で、ラッチタイミングにジッターが生じても安定して１つの値をラッチする目的で採用される。グレイコードは、画像データの濃度に対して図１０（Ａ）のような所定の関係を有し、グレイコード変換部９は、画像データの濃度に対応するグレイコードを算出する。後述するように、レーザーダイオード（ＬＤ）２５は、画像の濃度データに対応した時間、すなわち幅変調されたレーザーを射出するものである。すなわち、画像データ（８）は４ビットで入力され、１６進数の“０”から“Ｆ”で白から黒の濃度を表現し、黒に近い濃度であるほどＬＤ２５がより長時間オンするように制御される。ＬＤ２５のオン時間は、オンタイミングとオフタイミングとによって設定される。
【００２３】
グレイコード変換部９は、画像データの各ビットの論理和を否定するＮＯＲ回路２６と、画像データのｂｉｔ３とｂｉｔ２、ｂｉｔ２とｂｉｔ１、及びｂｉｔ１とｂｉｔ０の各排他的論理和を取る３個の排他的論理和回路２７と、ＮＯＲ回路２６及び排他的論理和回路２７の出力側に設けられた各フリップフロップ回路（ＦＦ）２８，２９とを備える。
【００２４】
比較器１６はオンタイミングを設定するもので、その一方入力端には、クロック（Ｃ０）〜（Ｃ３）の４ビット値のグレイコード（１９）に、１ビット（１２）分の固定値“０”が最上位ビットとなるように合成されて、計５ビットのコード（１４）として入力される。一方、比較器１６の他方入力端には、予め設定された信号（１３）としての４ビットの固定値“００００”に、グレイコード変換部９からの１ビット分の制御用信号（１０）が最上位ビットとなるように合成されて、計５ビットのコードとして入力される。ＮＯＲ回路２６は、ＬＤ２５のオンタイミングを設定するのに必要な１ビット分の制御用信号（１０）を算出し、ＦＦ２８を介して比較器１６に出力する。比較器１６は、一方入力端に入力されるコード（１４）が、他方入力端に設定されたコードと一致する間、信号“１”を出力する。
【００２５】
比較器２０はオフタイミングを設定するもので、その一方入力端には、クロック（Ｃ０）〜（Ｃ３）の４ビット値のグレイコード（１９）が入力される。一方、比較器２０の他方入力端には、画像データ（８）に対応したグレイコード（１８）が入力される。すなわち、画像データ（８）のｂｉｔ３と各排他的論理和回路２７で算出された３つの出力ビットとの計４ビット分が、画像データ（８）のｂｉｔ３が高ビット側となるようにして、オフタイミングを示すグレイコード（１８）として出力され、ＦＦ２９を介して比較器２０に出力される。比較器２０は、一方入力端に入力されるグレイコード（１９）が、他方入力端に設定されたグレイコード（１８）と一致する間、信号“１”を出力する。なお、ＦＦ２８，２９は、入力信号を次の基準クロックに同期して出力する。
【００２６】
また、ＲＳ型フリップフロップ（ＲＳ−ＦＦ）２２は、Ｓ端子が“１”になると、Ｑ端子からのパルス出力（２３）が“１”となり、Ｒ端子が“１”になると、Ｑ端子からのパルス出力（２３）は“０”となる。ＲＳ−ＦＦ２２のＱ端子は、レーザードライバ２４に接続されており、パルス出力（２３）の“１”／“０”に応じて、ＬＤ２５がオン／オフする。
【００２７】
従って、グレイコード変換部９のＦＦ２８からの制御用信号（１０）が“０”の場合、クロック（Ｃ０）〜（Ｃ３）が全て“０”となったタイミングで比較器１６からの信号（１７）、すなわちＲＳ型フリップフロップ（ＲＳ−ＦＦ）２２のＳ端子が“１”となって、パルス出力（２３）が“１”、すなわちオンとなる。その後、クロック（Ｃ０）〜（Ｃ３）で表されるグレイコード（１９）がグレイコード（１８）と一致するタイミングで比較器２０からの信号（２１）、すなわちＲＳ−ＦＦ２２のＲ端子が“１”となり、パルス出力（２３）が“０”、すなわちオフとなる。そして、レーザードライバ２４は、パルス出力（２３）がオンからオフまでの間、ＬＤ２５を駆動し、画像濃度に応じた時間幅だけ発光することになる。ここに、比較器１６，２０、及びＲＳ−ＦＦ２２とで、パルス生成回路１４０が構成される。
【００２８】
また、上記において、グレイコード変換部９、及び比較器１６の各入力端子への１ビット信号（１２）、４ビット信号（１３）の生成回路部で、画像濃度データを、対応するオンタイミングからオフタイミングまでの期間を設定するオンタイミングのグレイコードとオフタイミングのグレイコードとに変換する変換回路１３０が構成される。
【００２９】
かかる回路構成部は、比較器１６における、オンタイミングにおける処理と画像データ（８）自体の濃度が“０”（白）の場合の処理とを区別させるものである。すなわち、画像データの濃度が“０”（白）以外の場合には、オンタイミングの処理を確保するべく、ＮＯＲ回路２６からの制御用信号（１０）が“０”となるとき、前述のような動作を行ってレーザーの発光を行う。一方、画像データ自体の濃度が“０”（白）の場合には、ＮＯＲ回路２６から制御用信号を“１”にすることで、クロック（Ｃ０）〜（Ｃ３）が全て“０”のタイミングでも比較器１６からＳ端子に“１”を出力しないようにしたものである。すなわち、この場合、比較器１６は一致条件が成立しないため、クロック（Ｃ０）〜（Ｃ３）が全て“０”のタイミングでもＳ端子に“１”を出力せず、レーザーの発光は行われないことになる。
【００３０】
この結果、比較器２０はクロック（Ｃ０）〜（Ｃ３）が全て“０”のタイミングでＲ端子を“１”とするが、比較器１６はＳ端子を“１”としないので、両端子が同時に“１”となってＲＳ―ＦＦ２２の出力が不定になることはない。なお、ここではＲＳ―ＦＦ２２のＲ、Ｓ両端子が同時に“１”とならないように、比較器１６の比較動作を制御する構成を採用したが、これに代えて、Ｒ、Ｓ両端子が同時に“１”となった場合には、Ｒ端子が優先されるようにＦＦを組んでもよい。
【００３１】
次に、図１の回路の動作について、図２のタイミングチャートを用いて説明する。図２には、主な信号として、基準クロック（１）、クロック（Ｃ０）〜（Ｃ３）、クロック（Ｃ０）〜（Ｃ３）で表されるグレイコードである［（１９）Ｃ３：Ｃ０コード］、画像データ（８）、グレイコード変換部９の出力（１０、１８）、比較器１６と比較器２０の出力（１７、２１）、パルス出力（２３）が示されている。ここでは、基準クロック（１）は２０ＭＨｚとしている。
【００３２】
図２では、各画素の画像データ（８）の濃度は、例えば“３”→“８”→“Ｆ”→“Ｃ”→“０”→“４”→“２”と変化しているとする。グレイコード変換部９は、基準クロック（１）の１周期分だけ遅延して画像データ（８）をグレイコードに変換して出力している。前記の画像データ（８）は、基準クロック（１）の１周期分だけ遅延されて、グレイコード（１８）として“２”→“Ｃ”→“８”→“Ａ”→“０”→“６”に変換されて比較器２０に出力される。
【００３３】
ＦＦ２８の制御用信号（１０）が“０”の場合、［（１９）Ｃ３：Ｃ０コード］＝“００００”のタイミングで比較器１６からの出力信号（１７）として“１”が出力される（例えば、図２の出力（１７）中に示すパルス（３１）、（３４）参照）。
【００３４】
また、比較器２０の出力（２１）は、画像データのグレイコード（１８）＝［（１９）Ｃ３：Ｃ０コード］となったタイミングで“１”となるため、前記の画像データ（８）の“３”→“８”→“Ｆ”→・・・の変化に対し、基準クロック（１）の１／１６周期（最小制御幅、例えば３２０ＭＨｚ）の、（３＋１）番目、（８＋１）番目、（１５＋１）番目・・・で“１”となる（例えば、図２の出力（２１）中に示すパルス（３２）、（３５）参照）。
【００３５】
これにより、ＲＳ―ＦＦ２２のパルス出力（２３）は、比較器１６の出力（１７）が“１”となったタイミングから、比較器２０の出力（２１）が“１”となったタイミングまでの間オンして、画像濃度値に応じた幅のパルスが生成できる（例えば、図２の出力（２１）中に示すパルス（３３）、（３６）参照）。
【００３６】
一方、グレイコード変換部９の“白”判定により、ＦＦ２８の制御用信号（１０）が、“１”であれば（図２の制御用信号（１０）中に示す信号（３９）参照）、比較器１６の出力（１７）は、その間、図２に示すように“０”のままとなる。すなわち、画像データ（８）が“０”（図２中の画素信号（３７）参照）では、その１周期後のグレイコードの出力（１８）が“０”になる（図２中の信号（３８）参照）と共に、ＦＦ２８からの制御用信号（１０）は“１”を示す信号（３９）となるため、比較器１６は“０”を出力し、パルス信号（２３）も出力されず、ＬＤ２５は発光しない。
【００３７】
なお、図２において、クロック（７００），（７００Ａ）〜（７００Ｄ）は、クロック（１），（Ｃ０）〜（Ｃ３）に代えて、一般的な２進カウンタでコードを作成する比較例を示したものである。一般的な２進カウンタでは、基準カウンタのクロックの立ち上がりエッジに同期して、カウンタ出力が変化する。比較例では、基準クロック（７００）がカウンタクロック、各２進カウンタからクロック（７００Ａ）〜（７００Ｄ）が出力される。クロック（Ｃ０）〜（Ｃ３）では、クロック（Ｃ０）が最も高速なクロックとなるが、前記最小制御幅＝３２０ＭＨｚ相当の４周期分のクロックなので、８０ＭＨｚに抑えられているのに対し、比較例に示す一般的な２進カウンタによる方法では、３２０ＭＨｚのクロックが必要となる。
【００３８】
また、クロック（Ｃ０）〜（Ｃ３）は、最小制御幅で時間方向に連続するコード間のハミング距離は１であるが、２進カウンタからのクロック（７００Ａ）〜（７００Ｄ）では、例えば時間方向に一部拡大して示す信号（７０１）のように同時に複数の信号（７０２）が変化し得る。かかる場合、クロック（Ｃ０）〜（Ｃ３）、２進カウンタからのクロック（７００Ａ）〜（７００Ｄ）のいずれも、実際には回路の遅延時間のばらつきにより、各信号が完全に同時に変化はしないが、グレイコードとなっているクロック（Ｃ０）〜（Ｃ３）の場合は、変化するクロックが１つであるため、図１に示すような簡単な構成でも、比較器１６、２０が誤動作することはない。しかしながら、２進カウンタからのクロック（７００Ａ）〜（７００Ｄ）では遅延ばらつきにより、例えば値“７”と“８”の間に、偽の値“６”、“２”、“Ａ”（信号（７０２）参照）がグリッチとして検出される可能性があるため誤検知を防止できない。
【００３９】
次に、パルス発生装置の第２の実施形態は、図３に示すように、主走査の同期信号（４９）の検出タイミングにより、グレイコード変換部９の出力を変更する同期処理回路１５０を備えたものである。なお、図１と同一構成については、同一番号を付している。
【００４０】
同期処理回路１５０は、ＦＦ４０、インバータ４１、パルス生成回路４２、２進変換回路４７及び加算器４８を備える。
【００４１】
ＦＦ４０のクロック端子には同期信号（４９）が入力されており、同期信号（４９）の立ち上がりエッジで、クロック（Ｃ０）〜（Ｃ３）で表されるグレイコードの値がラッチされ、同期タイミング値（５０）として生成される。同期タイミング値（５０）は、次の同期信号（４９）の立ち上がりエッジが発生するまで保持される。
【００４２】
パルス生成回路４２は、図３（Ｂ）に示すように、比較器１６、２０及びＲＳ−ＦＦ２２を備えるパルス生成回路１４０と同一構成を有する。パルス生成回路４２は、クロック（Ｃ０）〜（Ｃ３）（図３中、コード（４３）参照）と、同期タイミング値（５０）と、同期タイミング値（５０）のうちの上位ビットであるｂｉｔ３とｂｉｔ２をインバータ４１で反転した値（４５）とを比較をし、その比較結果の画素クロック（４６）を生成する。４ビットのグレイコードの上位２ビットを反転すると、図１０（Ｂ）に示すように、＋８だけずらしたグレイコード値が得られるため、パルス生成回路４２は、同期信号（４９）の発生タイミングで出力を“１”に、さらに同期信号（４９）の発生タイミングから基準クロック（１）の１／２周期だけ遅延したタイミング（＋８だけずらしたグレイコード値に相当）で出力を“０”にする。そのため、画素クロック（４６）は、同期信号（４９）の発生タイミングに同期した画素クロックとなり、主走査方向の画像データを順次供給する上位の装置、例えば画像形成装置（図９参照）に画素送出タイミングを示す画素クロックとして送信されると同時に、グレイコード変換部（９）のＦＦ２８，ＦＦ２９の駆動タイミングとして使用される。
【００４３】
２進変換回路４７は、図３（Ｃ）に示すように、ＦＦ４０からの出力である４ビットの同期タイミング値（５０）を互いに隣接する２ビット分ずつ、排他的論理和（ＸＯＲ）を取って出力する。これにより同期信号（４９）を検出したタイミングのグレイコード値は、通常の２進４ビットのデータに変換されて、加算器（４８）に出力される。加算器４８では、画像データ（８）に対して、同期信号（４９）を検出したタイミングのグレイコード値が、一定のオフセットとして加算される。なお、図３（Ｂ）（Ｃ）に示す回路４２，４７は、後述する第３、第４の実施形態にも適用される。
【００４４】
（第２の実施形態）
第１の実施形態では、パルス出力（２３）は、グレイコードが“００００”の状態から画像濃度値で決まるグレイコードまでの期間オンしたが、第２の実施形態では、グレイコードが同期信号（４９）検出時の値からオンし、画像濃度値を加算した値でオフする。第２の実施形態によれば、基準クロック（１）の１周期内で、同期信号（４９）が検出されたタイミングから画像濃度値で決まる幅のパルス（２３）が生成され、画像の主走査方向の印字位置が同期信号（４９）に合わせて制御されて、主走査方向のジッターが抑制される。
【００４５】
次に、図３の回路の動作について、図４のタイミングチャートを用いて説明する。なお、図２と同じ信号については同一の符号を付している。また、同期信号（４９）の１周期内には、通常、数千以上の数の画素が存在しているが、ここでは説明の便宜上、数画素で示している。
【００４６】
同期信号（４９）は、その立ち上がりエッジ（６０、６１）により同期タイミングを示す。同期検知用のＦＦ４０は、同期信号（４９）の立ち上がりエッジ（６０、６１）で、クロック（Ｃ０）〜（Ｃ３）をラッチする。立ち上がりエッジ（６０）では、グレイコード（１９）の“Ｂ”が一例としてラッチされている（図４中の矢印（６２）と値（６３）参照）。
【００４７】
パルス生成回路４２には、ラッチされた値“Ｂ”（値（６３）参照）と、この値“Ｂ”（値（６３）参照）の上位２ビットを反転した値“７” （値（６４）参照）が入力される。これにより、パルス生成回路４２は、クロック（Ｃ０）〜（Ｃ３）で表されるグレイコードが“Ｂ”で立ち上がり、“７”で立ち下がるような画素クロック（４６）を出力する。なお、次に同期信号（４９）の立ち上がりエッジ（６１）が発生したときは、値“Ｃ”がラッチされ、その上位２ビットを反転した値“０”により、クロック（Ｃ０）〜（Ｃ３）で表されるグレイコードが“Ｃ”で立ち上がり、“０”で立ち下がる画素クロック（４６）の信号（４６１）となる。
【００４８】
同期信号（４９）の立ち上がりエッジ（６０，６１）でラッチされた値“Ｂ”、“Ｃ”は、２進変換回路４７により、“Ｄ”、“８”に変換され、画像データ（８）に加算される。通常、同期信号（４９）の立ち上がりエッジ手前では画像データ（８）は無効期間であり、値は“０”に固定される。この期間は画像データ（８）が“０”であるので、比較器１６の制御用信号（１０）は、この無効期間、“１”となる。
【００４９】
例えば画像データ（８）が“Ｃ”である場合（図４中の信号（６５）参照）、ＦＦ４０でラッチされた値“Ｂ”（図４中の信号（６３）参照）は、２進の値“Ｄ”に変換され（図４中の信号（６８）参照）、画像データ“Ｃ”に加算した（図４中の信号（６５）参照）、下位４ビットの“９”をグレイコードに変換して（図４中の信号（６６）参照）、“Ｄ”として出力される（図４中の信号（６７）参照）。
【００５０】
そして、比較器１６の出力（１７）は、比較器１６の制御用信号（１０）が“０”であれば、同期信号（４９）でラッチされた同期タイミング値とクロック（Ｃ０）〜（Ｃ３）で表されるグレイコードの値とが一致したタイミングで“１”となる。例えば前述の画像データが、“Ｃ”である場合では（図４中の信号（６５）参照）、ラッチされた値は“Ｂ”であるため、クロック（Ｃ０）〜（Ｃ３）で表されるグレイコードが“Ｂ”となったタイミングで“１”となる（図４中の信号（６９）参照）。
【００５１】
比較器２０の出力（２１）は、クロック（Ｃ０）〜（Ｃ３）で表されるグレイコードが前述の画像データとＦＦ４０でラッチされた値から生成されたグレイコード値（１８）と等しくなったタイミングで“１”となる（図４中の信号（７０）参照）。これによりパルス出力（２３）は、比較器１６の出力が“１”となった後、比較器２０の出力が“１”となるまでの間（すなわち図４中の信号（６９）〜（７０）の期間）オンする。
【００５２】
また、同期信号（４９）の立ち上がりエッジ（６０）からパルス出力（２３）の１番目の画素立ち上がりエッジ（図４中の信号（７１）参照）までの時間（図４中の時間（７３）参照）と、同期信号（４９）の次の立ち上がりエッジ（図４中の信号（６１）参照）から次のパルス出力（２３）の１番目の画素の立ち上がりエッジ（図４中の信号（７２）参照）までの時間（図４中の時間（７４）参照）とを比較すると、上記のように制御されることによって、両者が同一時間となっていることが判る。
【００５３】
（第３の実施形態）
次に、パルス発生装置の第３の実施形態は、図５に示すようにタイミング調整部１６０を備える。タイミング調整部１６０は、タイミング調整値（８０）を加算するための加算器８１とコード変換回路８２とを備える。加算器８１は、同期信号（４９）のタイミングでラッチされたグレイコードの２進変換値にタイミング調整値（８０）を加算する。なお、図３と同一の構成には同一符号を付している。
【００５４】
第３の実施形態では、主走査の同期信号（４９）の検出タイミングにより、画像の印字位置のジッターを抑えるように印字位置の制御をすると共に、設定されたタイミング調整値（８０）により印字位置を主走査方向に最小制御幅の単位でシフト可能して、微調整できるようにしたものである。
【００５５】
すなわち、タイミング調整値（８０）は、画像形成装置２００（図９（Ａ）参照）の図示しない操作部を介して、同じく図示しない制御部のＣＰＵによって設定される４ビットの値である。同期信号（４９）の発生タイミングでのクロック（Ｃ０）〜（Ｃ３）で表されるグレイコードの値がＦＦ４０で保持され、この値が一旦、２進変換回路４７で通常の２進数に変換され、この値に、加算器８１によってタイミング調整値（８０）がオフセットとして加算される。図３に示す第２の実施形態では、２進変換回路４７の出力がグレイコード変換部９に入力されていたが、ここではタイミング調整値（８０）を加算した結果がグレイコード変換部９に入力される。
【００５６】
コード変換回路８２は、グレイコード変換部９の破線４７内の回路と同一回路で構成されており、通常の２進数をグレイコード値に変換する。コード変換回路８２の出力（８５）は、図３のＦＦ４０でラッチされた同期タイミング値（５０）と同様、パルス生成回路４２及び比較器１６での処理に使用される。
【００５７】
このように、最小制御幅の単位のタイミング調整値（８０）で主走査方向に対する位置のオフセットを設定可能とすることで、各色のＬＤ２５からのレーザー間の主走査方向における露光位置の微調整ができ、また、１個の素子から複数のレーザービームを発生させるタイプのＬＤで起こる、各ビーム間の主走査方向における露光位置に差が出る問題の微調整が可能となる。
【００５８】
次に、図５の回路の動作について、図６のタイミングチャートを用いて説明する。なお、図４と同じ信号については同一の符号を付している。図６は、タイミング調整値（８０）が所定値、例えば“５”に設定された場合のタイミングを示したもので、その他の条件は、図４で示した同期信号の発生タイミング及び画像データと同一にしている。
【００５９】
図４と同様、１回目の同期信号（４９）の立ち上がりエッジにより同期タイミング値（５０）は“Ｂ”になる。値“Ｂ”（図６中の信号（６３）参照）は一旦、２進変換回路４７によって値“Ｄ”に変換されている。次いで、加算器８１で、この値“Ｄ”にタイミング調整値（８０）の値“５”が加算されて、値“２”となる（図６中の符号（８６）参照）。（すなわち、“Ｄ”＋“５”＝“１２”の下位１桁が有効となる。）この値“２”は、グレイコード変換回路８２によって、値“３”となり（図６中の符号（８７）参照）、パルス生成回路４２及び比較器１６に入力される。これにより、画素クロック（４６）の有効エッジが、＋５だけオフセットされた位置に移動するとともに、比較器１６によるパルスのオンタイミングも、＋５だけ移動することになる。
【００６０】
画像データ（８）は、画素クロック（４６）のタイミングの変更により、入力されるタイミングが変化するが、データそのものは図４と同じである。画像データ（８）に加算される値は、図４に比べてタイミング調整値（８０）が追加された形となるので、グレイコード変換部９での処理はタイミング調整値分の“５”だけシフトした値が比較器２０に出力される。比較器１６、２０、及びＲＳ−ＦＦ２２によってパルス出力（２３）が生成されるのは図４と同じであるが、同期信号（４９）の立ち上がりエッジから最初のパルス出力までの時間（図６中の時間（７３，７４）参照）は、図４に比べてタイミング調整値（８０）の値“５”だけ長くなっており、タイミング調整値（８０）に応じて同期信号（４９）からの印字位置の調整が可能なことが判る。
【００６１】
なお、第３の実施形態では、タイミング調整値（８０）を同期信号（４９）のラッチ値に加算する構成としたが、同期信号（４９）とは無関係に、第１の実施形態に適用する構成であってもよい。
【００６２】
（第４の実施形態）
次に、パルス発生装置の第４の実施形態は、図７に示すように倍率設定部９０を備える。第４の実施形態は、外部から設定された印字倍率値に応じて画素の主走査方向における印字位置を順次補正するもので、図５のタイミング調整値（８０）の入力部分に、倍率設定部９０を追加した構成である。ただし、同期信号（４９）については図５とは異なり、立ち下がりエッジを同期タイミングとし、立ち上がりエッジは同期処理のための事前処理に使用している。
【００６３】
倍率設定部９０は、同期微分回路９１、９ビットの加算器９２、８ビットのＦＦ９３、及びカウンタ９４を備える。倍率調整値（９５）は、画像形成装置２００（図９参照）の図示しない操作部を介して、同じく図示しない制御部のＣＰＵによって設定される印字倍率に応じた値で、９ビットの加算器９２に出力される。なお、このとき倍率調整値（９５）は、最上位ビットに“０”が追加されて９ビットとされて加算器９２に入力される。
【００６４】
同期微分回路９１は、同期信号（４９）が“１”になった後、画素クロック（４６）に同期して１クロック期間だけ“１”を出力する。８ビットのＦＦ９３は、画素クロック（４６）に同期して加算器９２の出力値をラッチする。また、ＦＦ９３は、ＣＬ端子に、同期微分回路９１から“１”が入力された場合、全ビットを“０”とする。このため、ＦＦ９３は、同期信号（４９）の立ち上がり後に“０”となり、以降、画素クロック（４６）に同期して倍率調整値（９５）の累積加算をラッチする。ＦＦ９３の出力は、最上位ビットに“０”が追加されて９ビットとされて加算器９２に戻される。
【００６５】
同期微分回路９１の出力は、さらに４ビットのカウンタ９４のクリア端子にも入力されており、カウンタ９４も同時に“０”にクリアされる。カウンタ９４はカウント動作のイネーブル端子ＥＮを持っており、加算器９２の加算結果の最上位ビット（ｂｉｔ８）が“１”の場合に、画素クロック（４６）に同期して、“１”ずつカウントアップを行い、その出力値が加算器８１に入力される。
【００６６】
次に、図７の回路の動作について、図８のタイミングチャートを用いて説明する。ここでは、倍率調整値（９５）は所定値、例えば“４”に設定されているものとする。
【００６７】
同期信号（４９）の立ち上がりエッジ（図８中の信号（１００）参照）により、同期微分回路９１の出力が、画素クロック（４６）の１クロック期間だけ“１”のパルスを出力する（図８中の信号（１０２）参照）。このパルスにより、8ビットのＦＦ９３と9ビットの加算器９２の値は、次の画素クロック期間で、それぞれ“００”、“００４”となる（図８中の信号（１０３，１０４）参照）。この時点では同期信号（４９）の立下りエッジ（図８中の信号（１０１）参照）はまだ発生しておらず、かつ１ラインの終了時点の無効画像期間であるため、図８中でカウンタ９４の出力よりも下に描かれている各信号は前ラインの最後の無効期間（白画素状態）の処理を繰り返す。
【００６８】
同期信号（４９）の立下りエッジ（図８中の信号（１０１）参照）により、図４、図６で説明したように同期タイミング値（５０）が、クロック（Ｃ０）〜（Ｃ３）で表されるグレイコードの値“３”をラッチし（図８中の信号（１１１）参照）、その値に応じて各部が設定され、同期信号（４９）に応じた印字位置となるように比較器１６、比較器２０への入力値が制御される。１ラインの印字開始直後は、カウンタ９４の出力は“０”となっているので、このタイミングでは図４での動作と同じである。
【００６９】
ＦＦ９３の保持値は、倍率調整値（９５）の“４”を順次加算していき、ＦＦ９３が“ＦＣ” （図８中の信号（１０６）参照）、加算器９２が“１００”（図８中の信号（１０７）参照）となった時点で、ｂｉｔ８が“１”となり（図８中の信号（１０８）参照）、カウンタ９４の出力が“０”から“１”にカウントアップする（図８中の信号（１１０）参照）。
【００７０】
カウンタ９４の出力側は加算器８１に接続されているため、加算器８１の出力は“２”から“３”に変化し（図８中の信号（１１３）参照）、コード変換回路８２の出力は“３”から“２”に、パルス生成回路４２への入力は“Ｆ”から“Ｅ”に変化する。
【００７１】
図８では、信号（１１０）での変化の直前の画像データは“Ｆ”→“Ｆ”となっており、パルス出力（２３）は、その幅が最小制御幅の値で１５個分となるように制御されているが、前半の“Ｆ”に対応するパルスの周期を示す信号（１１４）が１６個分であるのに対し、後半の“Ｆ”に対応するパルスの周期を示す信号（１１５）は、カウンタ出力による加算値が１７個分に伸びていることが判る。その後の信号（１１６）では、パルス周期は再び１６個分に戻っており、信号（１１５）の部分にのみ１画素クロックの１／１６の微細な周期が挿入された形となっており、カウンタ９４の出力の倍率調整値（９５）に応じて、ある周期でカウントアップする都度、印字位置が１／１６だけ移動することで、実質的な印字倍率が伸びて（拡大して）いくような倍率の微調整が可能となる。
【００７２】
なお、ここでは説明を簡単にするために基準クロック（１）は最も縮小印字する場合の周波数に設定しており、倍率調整値（９５）をより大きく設定するに応じて印字倍率が拡大方向に変化するように構成している。従って、基準クロック（１）の設定次第で、倍率調整値（９５）をより小さい方向に、あるいは大小方向に変化するように構成可能である。
【００７３】
また、第４の実施形態では、タイミング調整値（８０）に代えて倍率調整値（９５）を設定するようにしたが、タイミング調整値（８０）も設定可能な構成としてもよい。
【００７４】
また、以上の実施形態では、グレイコード生成用のクロックとしてＰＬＬ１１１〜ＰＬＬ１１４からのクロック（Ｃ０）〜（Ｃ３）を用いたが、これに代えて、例えば基準パルス（１）を逓倍用とする他、その位相を調整して、例えばクロック（Ｃ２）や（Ｃ３）を作成するようにしてもよい。このようにすることで、ＰＬＬの回路構成の個数を低減することが可能となる。
【００７５】
また、グレイコードは４ビットに限定されず、３ビット、あるいは５ビット以上の所定ビットでもよい。さらに、本実施例では一般的なアナログＰＬＬに位相シフトを付加した構成としているが、大規模ＩＣ等で用いられているデジタルＰＬＬ等でも、同様に、グレイコードとなる複数のＰＬＬクロックを生成できる。
【００７６】
以上説明したパルス発生装置は、レーザー走査ユニット２９０を備えた画像形成装置２００に適用可能である。画像形成装置２００は、図９（Ａ）に示すように、画像形成部２１０、中間転写部２２０、二次転写部２３０、定着部２４０、給紙部２５０、用紙搬送路２６０及び画像読取部２７０を備えると共に、装置本体の上部に自動原稿搬送装置２８０が搭載されている。さらに、画像形成装置２００は、ユーザからの指示等を受け付ける操作部（図略）を備えると共に、ＣＰＵ（Central Processing Unit）を有する制御部（図略）を内蔵しており、かかる制御部によって前記の各部の動作を制御することで、画像データを用紙に多色又は単色の画像形成処理を実行させる。
【００７７】
画像形成部２１０は、レーザー出力装置であるレーザー走査ユニット２９０及びそれぞれ同様な構造を有する各色の画像形成部２１０Ａ〜２１０Ｄを備えている。レーザー走査ユニット２９０は、筐体を有し、その内部に色毎に必要な光学部品が配置されている。レーザー走査ユニット２９０は、画像読取部２７０で読み取られた画像データをＢｋ、Ｃ、Ｍ、Ｙ色に変換し、変換後の各色の画像データによって変調されたレーザー光で画像形成部２１０Ａ〜２１０Ｄの感光体ドラム２０２Ａ〜２０２Ｄの表面を軸方向（主走査方向）に沿って露光走査して、それぞれの静電潜像を形成する。代表して説明する画像形成部２１０Ａは、感光体ドラム２０２Ａを備え、その周囲に回転方向（副走査方向）に沿って帯電器２０３Ａ、現像器２０４Ａ及びクリーナ部２０５Ａを備えている。中間転写部２２０は、中間転写ベルト２２１、駆動ローラ２２２、従動ローラ２２３、一次転写ローラ２２４Ａ〜２２４Ｄを備える。二次転写部２３０は、中間転写ベルト２２１の表面のトナー像を用紙へ二次転写して定着部２４０に送る。
【００７８】
図９（Ｂ）において、レーザー走査ユニット２９０は、ＬＤ２５、回転多面鏡であるポリゴンミラー２９１、モータ２９２、Ｆθレンズ２９３、及びレーザーを感光体ドラム２０２Ａに向ける反射ミラー２９４を備える。また、レーザー走査ユニット２９０は、反射ミラー２９５及び同期信号の検出部として機能するフォトダイオード等のＢＤ（Beam Detector）センサ２９６を備える。
【００７９】
ＬＤ２５は、ある１色分を担当するもので、平行光束を形成するレンズ（図略）を経てポリゴンミラー２９１に向かうようにビーム状のレーザーＬを射出する光源である。ＬＤ２５から射出されたレーザーＬは、モータ２９２によって定速回転されているポリゴンミラー２９１の各面で反射される。ポリゴンミラー２９１の回転によってレーザーＬは走査される。所定の走査範囲内には、Ｆθレンズ２９３を含む光学部品が配置されている。Ｆθレンズ２９３及び反射ミラー２９４を通過したレーザーＬは、感光体ドラム２０２Ａ上を矢印Ｘで示す軸方向に走査される。レーザーＬは、ＢＤセンサ２９６により同期信号が検出された後、所定時間が経過すると、画素データの濃度に応じた幅変調動作を開始され、これによって感光体ドラム２０２Ａ上の主走査方向の一定位置から画像形成を行う。感光体ドラム２０２Ａは、図略のモータによって軸周りに定速回転されて、順次回転方向（副走査方向）に露光されることで表面に画像データに対応した静電潜像が形成される。
【００８０】
なお、上述の実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８１】
１１１〜１１４  ＰＬＬ
１２０  グレイコードカウンタ
１３０  変換回路
９  グレイコード変換部
１４０  パルス発生回路
１６，２０  比較器
２２  ＲＳ−ＦＦ
２５  レーザーダイオード（レーザー発光素子）
１５０  同期処理回路
１６０  タイミング調整部
９０  倍率設定部
１  基準クロック
Ｃ０〜Ｃ３  ＰＬＬクロック
２００  画像形成装置
【図１】
2015104094.tif 000003
【図２】
2015104094.tif 000004
【図３】
2015104094.tif 000005
【図４】
2015104094.tif 000006
【図５】
2015104094.tif 000007
【図６】
2015104094.tif 000008
【図７】
2015104094.tif 000009
【図８】
2015104094.tif 000010
【図９】
2015104094.tif 000011
【図１０】
2015104094.tif 000012