(57)【要約】【課題】キャパシタ素子の容量の増大を図ることができると共に、キャパシタ素子の構造上の設計自由度を向上することができ、キャパシタ素子の容量調整を容易に行うことができる積層薄膜キャパシタの製造方法を提供する。【解決手段】キャパシタ素子６の外周部が１回のエッチング加工により所定形状に成形されるので、キャパシタ素子６の外周部の平面視形状を所定形状に加工するのに使用される露光マスクにアライメントマージンを確保する必要がない。したがって、電極層４の面積を大きく形成することができるので、キャパシタ素子６の容量の増大を図ることができ、キャパシタ素子６の構造上の設計自由度を向上することができる。また、外形加工工程において使用される露光マスクを設計変更するだけで、キャパシタ素子６の外形寸法を容易に調整することができるので、キャパシタ素子６の容量調整を容易に行うことができる。【選択図】図１
2015070058.tif 000002
【特許請求の範囲】
【請求項１】
基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子に、フォトリソグラフィによるレジストパターンの形成およびエッチング加工を繰り返し施して積層方向にビア孔を形成するビア孔形成工程と、
フォトリソグラフィによりレジストパターンを形成して１回のエッチング加工により前記キャパシタ素子の外周部を所定形状に成形する外形加工工程と
を備えることを特徴とする積層薄膜キャパシタの製造方法。
【請求項２】
前記ビア孔形成工程が、前記外形加工工程の前に実行されることを特徴とする請求項１に記載の積層薄膜キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子を備える積層薄膜キャパシタの製造方法に関する。
【背景技術】
【０００２】
従来、基板上に電極層および誘電体層が積層されてなるキャパシタ素子を備える積層薄膜キャパシタは、例えば次のようにして製造される（例えば特許文献１参照）。すなわち、図４（ａ）〜（ｃ）に示すように、まず、基板５００が用意され、用意された基板５００の上面に密着層５０１が形成される。続いて、密着層５０１に、７層の電極層５０２と６層の誘電体層５０３とが交互に積層されてキャパシタ素子５０４が形成される。なお、図４は従来の積層薄膜キャパシタの製造方法の一例を示す断面図であり、（ａ）〜（ｃ）はそれぞれ異なる工程を示す。
【０００３】
次に、所定箇所に貫通孔が設けられ所定の外形状を有するレジストパターンがフォトリソグラフィにより形成され、ＲＩＥ（反応性イオンエッチング）やイオンミリング法等により、電極層５０２および誘電体層５０３の各１層分がエッチング加工される。そして、図４（ａ）に示すように、電極層５０２および誘電体層５０３の所定箇所にビア孔５０５が形成され、キャパシタ素子５０４の外周部が所定形状に加工された後に、残ったレジストパターンが除去される。
【０００４】
また、同様にしてレジストパターンが形成されて、電極層５０２および誘電体層５０３の各２層分がさらにエッチング加工される。そして、図４（ｂ）に示すように、電極層５０２および誘電体層５０３の所定箇所にビア孔５０５がさらに形成され、キャパシタ素子５０４の外周部がさらに加工された後に、残ったレジストパターンが除去される。続いて、同様にしてレジストパターンが形成されて、電極層５０２および誘電体層５０３の各４層分がさらにエッチング加工される。そして、図４（ｃ）に示すように、電極層５０２および誘電体層５０３の所定箇所にビア孔５０５がさらに形成され、キャパシタ素子５０４の外周部がさらに加工された後に、残ったレジストパターンが除去される。
【０００５】
以上のように、３回のエッチング加工工程が実行されることにより、キャパシタ素子５０４の電極層５０２および誘電体層５０３に、１回のエッチング加工工程により形成された貫通孔からなるビア孔５０５と、２回以上のエッチング加工工程により連続して形成された貫通孔からなるビア孔５０５とが形成される。また、キャパシタ素子５０４の外周部が、３回のエッチング加工工程により所定形状に成形される。なお、各ビア孔５０５の底面には電極層５０２が露出している。
【０００６】
続いて、キャパシタ素子５０４の上面側の全面に渡って絶縁層が形成され、各ビア孔５０５の底面の絶縁層に、電極層５０２が露出するようにエッチング加工により開口が形成される。次に、キャパシタ素子５０４の上面側の全面に渡って金属膜が形成されることにより、各ビア孔５０４内において電極層５０２と接続される接続導体が形成される。そして、キャパシタ素子５０４上面の金属膜の所定箇所に外部電極が形成された後に、キャパシタ素子５０４上面の金属膜がパターニングされて引き出し電極が形成されることにより積層薄膜キャパシタが完成する。なお、必要に応じて保護層がさらに形成されていてもよい。また、複数個分の積層薄膜キャパシタが集合基板の状態でまとめて製造される場合には、ダイシング等により分割されることにより個々の積層薄膜キャパシタに個片化される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許４９３０６０２号公報（段落００３３〜００４０、図２〜図７など）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記した積層薄膜キャパシタの製造方法では、１回のエッチング加工工程において、各電極層５０２および各誘電体層５０３へのビア孔５０５の形成と、各電極層５０２および各誘電体層５０３の外周部の加工とが同時に行われる。そして、複数回のエッチング加工工程が繰り返して実行されることにより、キャパシタ素子５０４の所定箇所にビア孔５０５が形成されると共に、キャパシタ素子５０４の外周部が所定形状に成形される。
【０００９】
ところで、各エッチング加工工程では、まず、フォトリソグラフィによりレジスパターンが形成される。このとき、フォトリソグラフィにおいて使用される露光マスクがキャパシタ素子５０４に対向配置される際に、露光マスクとキャパシタ素子５０４との間にアライメントずれが生じるおそれがある。したがって、フォトリソグラフィにおいて使用される露光マスクは各エッチング加工工程ごとに個別に用意されるが、一般的に、各露光マスクは、上記したアライメントずれが考慮されて例えば次のように設計される。
【００１０】
すなわち、各エッチング加工工程において加工されるキャパシタ素子５０４（電極層５０２および誘電体層５０３）の外形寸法が、外側方向に数μｍ〜数十μｍずつ大きくなるように、もしくは、内側方向に数μｍ〜数十μｍずつ小さくなるように、各エッチング加工工程のそれぞれにおいて使用される露光マスクが設計される。また、各エッチング加工工程においてキャパシタ素子５０４に形成されるビア孔５０５の半径が数μｍ〜数十μｍずつ小さくなるように、もしくは、数μｍ〜数十μｍずつ大きくなるように、各エッチング加工工程のそれぞれにおいて使用される露光マスクが設計される。したがって、エッチング加工に用いられるレジストパターンを形成するための露光マスクを設計する際に、上記したアライメントマージンを確保して露光マスクを設計しなければならない分、各電極層５０２の面積が小さくなるので、キャパシタ素子５０４の容量が小さくなる。
【００１１】
具体的には、図４（ａ）〜（ｃ）に示す例では、基板５００上に複数の誘電体層５０３のそれぞれが複数の電極層５０２に挟み込まれて形成されたキャパシタ素子５０４が、上層側から順にエッチング加工される。したがって、上層側の電極層５０２および誘電体層５０３の面積は、下層側の電極層５０２および誘電体層５０３の面積よりも小さくなる。そのため、特に、キャパシタ素子５０４の積層数が多い場合や、キャパシタ素子５０４の外形寸法が小さい場合に、各エッチング加工工程のそれぞれにおいて使用される各露光マスクのアライメントマージンを確保しなければならない分、上層側の電極層５０２および誘電体層５０３の面積が小さくなる。したがって、キャパシタ素子５０４に形成されるビア孔５０５の配置や寸法、数などの設計上の自由度に制約が生じる。特に、露光マスクに確保されるアライメントマージンのうち、キャパシタ素子５０４の外周部をエッチング加工してその外形寸法を決定するレジストパターンを形成する部分に確保されるアライメントマージンは、電極層５０２の面積の減少に与える影響が大きい。
【００１２】
また、各誘電体層５０３が同一材料で形成され、その厚みが同一に形成されている場合に、電極層５０２の面積を調整することによりキャパシタ素子５０４の容量を調整することができるが、次のような問題が生じるおそれがある。すなわち、キャパシタ素子５０４の容量を調整するために、各電極層５０２および各誘電体層５０３が所定形状にエッチング加工されるときに使用される全ての露光マスクを設計変更しなければならない。具体的には、各露光マスクを用いて加工されるキャパシタ素子５０４（電極層５０２および誘電体層５０３）の外形寸法が外側方向に徐々に大きく、もしくは、内側方向に徐々に小さくなるように設計し直す必要がある。したがって、特に、キャパシタ素子５０４の積層数が多い場合に、キャパシタ素子５０４の容量を調整するために、全ての露光マスクを再作製するコストが増大するという問題がある。
【００１３】
この発明は、上記した課題に鑑みてなされたものであり、キャパシタ素子の容量の増大を図ることができると共に、キャパシタ素子の構造上の設計自由度を向上することができ、キャパシタ素子の容量調整を容易に行うことができる積層薄膜キャパシタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記した目的を達成するために、本発明の積層薄膜キャパシタの製造方法は、基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子に、フォトリソグラフィによるレジストパターンの形成およびエッチング加工を繰り返し施して積層方向にビア孔を形成するビア孔形成工程と、フォトリソグラフィによりレジストパターンを形成して１回のエッチング加工により前記キャパシタ素子の外周部を所定形状に成形する外形加工工程とを備えることを特徴としている。
【００１５】
このように構成された発明では、基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子にビア孔が形成されるビア孔形成工程と、キャパシタ素子の外形が所定の平面視形状に成形される外形加工工程とが個別に設けられている。すなわち、ビア孔形成工程において、フォトリソグラフィによるレジストパターンの形成およびエッチング加工が繰り返し施されることによりキャパシタ素子に積層方向にビア孔が形成される。また、外形加工工程において、フォトリソグラフィによりレジストパターンが形成されて１回のエッチング加工によりキャパシタ素子の外周部が一括して所定形状に成形される。
【００１６】
そのため、キャパシタ素子の外周部が１回のエッチング加工により所定形状に成形されるので、露光マスクを設計する際に、従来のようにキャパシタ素子の外周部形状を決定する部分において露光マスクに数μｍ〜数十μｍのアライメントマージンを確保する必要がない。したがって、従来の製造方法と比較すると、電極層の面積を大きく形成することができるので、キャパシタ素子の容量の増大を図ることができる。また、電極層の面積を大きく形成することができるので、キャパシタ素子の構造上の設計自由度を向上することができる。したがって、従来よりもビア孔の数を増やすことができるので、キャパシタ素子の電極層および誘電体層の積層数を増やすことができる。また、サイズの小さなキャパシタ素子を容易に設計することができる。
【００１７】
また、キャパシタ素子の各電極層の平面視形状は、外形加工工程において１回のエッチング加工により一括して所定形状に成形される。そのため、各電極層の面積を増減させることでキャパシタ素子の容量を調整したい場合に、外形加工工程において使用される露光マスクを設計変更するだけで、キャパシタ素子の外周部を所定形状に成形することができる。したがって、キャパシタ素子の外形寸法を容易に調整することができるので、キャパシタ素子の容量調整を容易に行うことができる。また、キャパシタ素子の容量調整をするために、外形加工工程において使用される露光マスクのみを再作製すればよい。したがって、容量調整のために露光マスクを再作製するためのコストを抑制することができる。
【００１８】
なお、前記ビア孔形成工程が、前記外形加工工程の前に実行されるとよい。
【００１９】
このようにすると、キャパシタ素子にビア孔が形成された後に、外形加工工程において、キャパシタ素子の各ビア孔の外側部分がエッチング加工されるようにレジストパターンが形成されるようにすればよい。したがって、フォトリソグラフィにおけるアライメントを容易に行うことができる。
【発明の効果】
【００２０】
本発明によれば、ビア孔形成工程と外形加工工程とが個別に設けられている。そのため、キャパシタ素子の外周部が１回のエッチング加工により一括して所定形状に成形されるので、キャパシタ素子の外周部の平面視形状を所定形状に加工するのに使用される露光マスクにアライメントマージンを確保する必要がない。したがって、電極層の面積を大きく形成することができるので、キャパシタ素子の容量の増大を図ることができ、キャパシタ素子の構造上の設計自由度を向上することができる。また、外形加工工程において使用される露光マスクを設計変更するだけで、キャパシタ素子（電極層）の外形寸法を容易に調整することができるので、キャパシタ素子の容量調整を容易に行うことができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態にかかる積層薄膜キャパシタの製造方法を示す断面図であり、（ａ）〜（ｃ）はそれぞれ異なる工程を示す。
【図２】本発明の一実施形態にかかる積層薄膜キャパシタの製造方法を示す断面図であり、（ａ）および（ｂ）はそれぞれ異なる工程を示す。
【図３】本発明の一実施形態にかかる積層薄膜キャパシタの製造方法を示す断面図である。
【図４】従来の積層薄膜キャパシタの製造方法の一例を示す断面図であり、（ａ）〜（ｃ）はそれぞれ異なる工程を示す。
【発明を実施するための形態】
【００２２】
本発明の一実施形態にかかる積層薄膜キャパシタの製造方法について図１〜図３を参照して説明する。図１は本発明の一実施形態にかかる積層薄膜キャパシタの製造方法を示す断面図であり、（ａ）〜（ｃ）はそれぞれ異なる工程を示し、図２は本発明の一実施形態にかかる積層薄膜キャパシタの製造方法を示す断面図であり、（ａ）および（ｂ）はそれぞれ異なる工程を示し、図３は本発明の一実施形態にかかる積層薄膜キャパシタの製造方法を示す断面図である。なお、図２は図１に続く工程を示し、図３は図２に続く工程を示す。
【００２３】
まず、図１（ａ）に示すように、Ｓｉ基板１が用意され、Ｓｉ基板１上にＳｉＯ２膜２が形成される。次に、ＳｉＯ２膜２上に、化学溶液堆積（ＣＳＤ）法によりＢａ０．７Ｓｒ０．３ＴｉＯ３（以下「ＢＳＴ」と称する）密着層３が形成される。具体的には、ＳｉＯ２膜２上に塗布された化学量論組成のＢＳＴ原料溶液を３５０℃のホットプレート上で乾燥させる。そして、６５０℃、３０分の熱処理で結晶化させることにより、ＢＳＴ密着層３が形成される。
【００２４】
続いて、密着層３上に、マグネトロンスパッタ法によりＰｔ膜が３００ｎｍの膜厚で成膜されることによって電極層４が形成される。また、電極層４上に、密着層３と同様にＣＳＤ法によりＢＳＴ誘電体層５が形成される。すなわち、電極層４上に塗布された化学量論組成のＢＳＴ原料溶液を３５０℃のホットプレート上で乾燥させる。そして、６５０℃、３０分の熱処理で結晶化させることにより、ＢＳＴ誘電体層５が形成される。
【００２５】
そして、同様にして、３層の電極層４と、２層の誘電体層５とが交互に形成されることにより、基板１上に電極層４および誘電体層５が交互に積層されてなるキャパシタ素子６が形成される。また、最上層の電極層４上に、誘電体層５と同様にＣＳＤ法によりＢＳＴ保護層７が形成される。すなわち、電極層４上に塗布された化学量論組成のＢＳＴ原料溶液を３５０℃のホットプレート上で乾燥させる。そして、６５０℃、３０分の熱処理で結晶化させることにより、ＢＳＴ保護層７が形成される。
【００２６】
続いて、図１（ｂ）に示すように、キャパシタ素子６に、フォトリソグラフィによるレジストパターン（図示省略）の形成およびエッチング加工が繰り返し施されることにより、積層方向にビア孔８が形成される（ビア孔形成工程）。具体的には、フォトリソグラフィによりビア孔８が形成される位置に貫通孔が設けられたレジストパターンが形成された後、Ａｒイオンミリング法により、保護層７、各電極層４、各誘電体層５がドライエッチング加工される工程が複数回繰り返し実行されることにより、キャパシタ素子６の所定位置にビア孔８が形成される。
【００２７】
次に、図１（ｃ）に示すように、フォトリソグラフィによりレジストパターン（図示省略）が形成されて、１回のエッチング加工によりキャパシタ素子６の外周部の平面視形状が一括して所定形状に成形される（外形加工工程）。具体的には、フォトリソグラフィによりキャパシタ素子６の外周部分のみが被覆されないようにレジストパターンが形成された後、Ａｒイオンミリング法により、保護層７、各電極層４、各誘電体層５、密着層３の外周部分が、１回のドライエッチング加工により一括して所定形状に加工される。
【００２８】
続いて、所定形状にエッチング加工されたキャパシタ素子６が、８００℃で３０分間、加熱処理される。そして、図２（ａ）に示すように、キャパシタ素子６の上面および側面が被覆されるように、無機絶縁保護層９が形成される。具体的には、窒化シリコン（ＳｉＮｘ）膜または酸化シリコン（ＳｉＯｘ）膜が、スパッタリング法で３００ｎｍの膜厚で成膜されることにより、無機絶縁保護層９が形成される。
【００２９】
次に、図２（ａ）に示すように、ポリイミド樹脂からなる第１の有機保護層１０が無機絶縁保護層９上に形成される。具体的には、感光性ポリイミド樹脂がスピンコート法で塗布され、１２５℃で５分間加熱される。そして、露光、現像工程を経て、３５０℃で１時間加熱処理されて、所定位置に開口１０ａが形成された膜厚が２μｍの有機保護膜１０が形成される。
【００３０】
続いて、図２（ａ）に示すように、所定位置に開口１０ａが形成された有機保護膜１０がマスクとして使用されることにより、ＣＨＦ３ガスを用いて無機絶縁保護層９がドライエッチングされて、電極層４の一部が露出するようにビア孔１１が形成される。
【００３１】
次に、マグネトロンスパッタ法により、Ｔｉ膜が１００ｎｍの膜厚で形成され、続いて、Ｃｕ膜が１０００ｎｍの膜厚で形成されることにより、ビア孔１１内および有機保護膜１０の上面に引出電極１２が形成される。続いて、引出電極１２上の所定位置に、電解めっき法により、Ｎｉ膜が２μｍの膜厚で形成され、続いて、Ａｕ膜が２００ｎｍの膜厚で形成されることにより、外部電極１３が形成される。そして、図２（ｂ）に示すように、フォトリソグラフィによりレジストパターンが形成され、有機保護膜１０の上面の引出電極１２が、Ａｒイオンミリング法によりエッチング加工されてパターンニングされることにより配線膜１２ａが形成される。
【００３２】
次に、図３に示すように、ポリイミド樹脂からなる第２の有機保護層１４が、外部電極１３の一部が露出するように形成されて、積層薄膜キャパシタ１００が完成する。具体的には、感光性ポリイミド樹脂がスピンコート法で塗布され、１２５℃で５分間加熱される。そして、露光、現像工程を経て、３５０℃で１時間加熱処理されて、所定位置に開口１４ａが形成された膜厚が２μｍの有機保護膜１４が形成される。
【００３３】
上記した１００５サイズに形成された３層型の積層薄膜キャパシタ１００では、
ａ）最上層の電極層４の面積：約０．４１ｍｍ２、
ｂ）各電極層４の面積の和：約１．６６ｍｍ２、
ｃ）各キャパシタの容量の和：約５７．３ｎＦ、
に形成される。
【００３４】
一方、従来の製造方法により、１００５サイズに形成された３層型の積層薄膜キャパシタでは、露光マスクのキャパシタ素子６の外周部分におけるアライメントマージンが約１０μｍ確保された場合に、
ａ）最上層の電極層の面積：約０．３５ｍｍ２、
ｂ）各電極層の面積の和：約１．５５ｍｍ２、
ｃ）各キャパシタの容量の和：約５３．５ｎＦ、
に形成される。
【００３５】
したがって、上記した製造方法により製造された積層薄膜キャパシタ１００では、従来の積層薄膜キャパシタと比較すると、容量が７％程度大きくなり、最上層の電極層４の面積は１５％程度大きくなる。
【００３６】
以上のように、この実施形態では、基板１上に電極層４および誘電体５層が交互に積層されてなるキャパシタ素子６にビア孔８が形成されるビア孔形成工程と、キャパシタ素子６の外形が所定の平面視形状に成形される外形加工工程とが個別に設けられている。すなわち、ビア孔形成工程において、フォトリソグラフィによるレジストパターンの形成およびエッチング加工が繰り返し施されることによりキャパシタ素子６に積層方向にビア孔８が形成される。
【００３７】
また、外形加工工程において、フォトリソグラフィによりレジストパターンが形成されて１回のエッチング加工によりキャパシタ素子６の外周部が一括して所定形状に成形される。そのため、キャパシタ素子６の外周部が１回のエッチング加工により所定形状に一括して成形されるので、露光マスクを設計する際に、従来のようにキャパシタ素子６の外周部形状を決定する部分において露光マスクに数μｍ〜数十μｍのアライメントマージンを確保する必要がない。
【００３８】
したがって、従来の製造方法と比較すると、電極層４の面積を大きく形成することができるので、キャパシタ素子６の容量の増大を図ることができる。また、電極層４の面積を大きく形成することができるので、キャパシタ素子６の構造上の設計自由度を向上することができる。したがって、従来よりもビア孔８の数を増やすことができるので、キャパシタ素子６の電極層４および誘電体層５の積層数を増やすことができる。また、サイズの小さなキャパシタ素子６を容易に設計することができる。
【００３９】
また、キャパシタ素子６の各電極層４の平面視形状は、外形加工工程において１回のエッチング加工により一括して所定形状に成形される。そのため、各電極層４の面積を増減させることでキャパシタ素子６の容量を調整したい場合に、外形加工工程において使用される露光マスクを設計変更するだけで、キャパシタ素子６の外周部を所定形状に成形することができる。
【００４０】
したがって、キャパシタ素子６の外形寸法を容易に調整することができるので、キャパシタ素子６の容量調整を容易に行うことができる。また、キャパシタ素子６の容量を調整するために、外形加工工程において使用される露光マスクのみを再作製すればよい。したがって、容量調整のために露光マスクを再作製するためのコストを抑制することができる。
【００４１】
また、ビア孔形成工程が外形加工工程の前に実行されるので、キャパシタ素子６にビア孔８が形成された後に、外形加工工程において、キャパシタ素子６の各ビア孔８の外側部分がエッチング加工されるようにレジストパターンが形成されるようにすればよい。したがって、フォトリソグラフィにおけるアライメントを容易に行うことができる。
【００４２】
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。また、上記した各数値は全て一例であって、積層薄膜キャパシタの構成に応じて、基板１の材質や、電極層４および誘電体層５の材質は適宜最適なものを採用すればよい。また、電極層４および誘電層５の厚みや層数も、積層薄膜キャパシタの構成に応じて適宜変更すればよい。
【００４３】
また、外形加工工程の後にビア孔形成工程が実行されるようにしてもよい。このようにしても、上記した実施形態と同様の効果を奏することができる。
【００４４】
そして、基板上に電極層および誘電体層が交互に積層されてなるキャパシタ素子を備える積層薄膜キャパシタの製造方法に本発明を広く適用することができる。
【符号の説明】
【００４５】
１    基板
４    電極層
５    誘電体層
６    キャパシタ素子
８    ビア孔
１００    積層薄膜キャパシタ
【図１】
2015070058.tif 000003
【図２】
2015070058.tif 000004
【図３】
2015070058.tif 000005
【図４】
2015070058.tif 000006