(57)【要約】【課題】アクティブマトリクス型表示パネルを駆動する表示駆動装置において、ゲート配線の左右の引き回し経路や配線層の相違に起因する、輝度ムラを低減する。【解決手段】アクティブマトリクス型表示パネルは、基板に垂直方向から見たときに上下方向に配線される複数のソース線と左右方向に配線される複数のゲート線とが互いに交差して配線され、交差する複数の箇所のそれぞれに画素が配置され、駆動されたゲート線によって選択された画素に複数のソース線から表示データに対応する電荷が転送される。この表示パネルに接続可能な表示駆動装置において、複数のゲート線のうち、左から配線されるゲート線を駆動する第１ゲート駆動回路と、右から配線されるゲート線を駆動する第２ゲート駆動回路の、それぞれの出力振幅を独立に調整可能な回路を備える。【選択図】図１
2015045726.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルに接続可能な表示駆動装置であって、
前記表示パネルは、基板に垂直方向から見たときに上下方向に配線される複数のソース線と左右方向に配線される複数のゲート線とが互いに交差する複数の箇所のそれぞれに画素が配置され、駆動されたゲート線によって選択された複数の画素に複数のソース線から表示データに対応する電荷がそれぞれ転送され、
前記表示駆動装置は、前記複数のゲート線のうち、左から配線される第１ゲート線群を駆動する第１ゲート駆動回路群と、右から配線される第２ゲート線群を駆動する第２ゲート駆動回路群の、それぞれの出力振幅を独立に調整可能な出力振幅調整回路を備える、表示駆動装置。
【請求項２】
請求項１において、前記出力振幅調整回路は、前記第１ゲート駆動回路群のうち、駆動対象の第１ゲート線までの配線長が長い第１ゲート駆動回路の出力振幅を、駆動対象の第１ゲート線までの配線長が短い第１ゲート駆動回路の出力振幅よりも大きくし、前記第２ゲート駆動回路群のうち、駆動対象の第２ゲート線までの配線長が長い第２ゲート駆動回路の出力振幅を、駆動対象の第２ゲート線までの配線長が短い第２ゲート駆動回路の出力振幅よりも大きくする、表示駆動装置。
【請求項３】
請求項２において、前記出力振幅調整回路は、駆動対象の第１ゲート線までの配線長に基づいて、前記第１ゲート駆動回路群を分けたグループ毎に、そのグループに含まれる第１ゲート駆動回路の出力振幅を当該配線長に基づく値に調整可能に構成され、駆動対象の第２ゲート線までの配線長に基づいて、前記第２ゲート駆動回路群を分けたグループ毎に、そのグループに含まれる第２ゲート駆動回路の出力振幅を当該配線長に基づく値に調整可能に構成される、表示駆動装置。
【請求項４】
請求項２において、前記出力振幅調整回路は、前記第１ゲート駆動回路群に含まれる第１ゲート駆動回路の出力振幅を、駆動対象の第１ゲート線までの配線長に基づいて連続的に調整可能に構成され、前記第２ゲート駆動回路群に含まれる第２ゲート駆動回路の出力振幅を、駆動対象の第２ゲート線までの配線長に基づいて連続的に調整可能に構成される、表示駆動装置。
【請求項５】
請求項１において、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群は前記表示パネルに実装され、前記表示駆動装置は、前記第１ゲート駆動回路群に第１電源を供給し、前記第２ゲート駆動回路群に第２電源を供給し、
前記出力振幅調整回路は、前記第１電源の電圧と前記第２電源の電圧とを互いに独立に調整可能に構成される、表示駆動装置。
【請求項６】
請求項５において、前記出力振幅調整回路は、前記表示駆動装置からの距離が遠い第１ゲート線が駆動されるときの前記第１電源の電圧を、前記表示駆動装置からの距離が近い第１ゲート線が駆動されるときの前記第１電源の電圧よりも高くするように調整可能に構成され、前記表示駆動装置からの距離が遠い第２ゲート線が駆動されるときの前記第２電源の電圧を、前記表示駆動装置からの距離が近い第２ゲート線が駆動されるときの前記第２電源の電圧よりも高くするように調整可能に構成される、表示駆動装置。
【請求項７】
請求項１において、前記表示パネルは、前記基板上に積層され複数のタッチ検出線を有するタッチパネルをさらに備え、
前記表示駆動装置は、前記複数のタッチ検出線のそれぞれに接続され当該タッチ検出線上の信号の振幅を検出可能な、複数の受信回路を備え、
前記出力振幅調整回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときに前記複数の受信回路によって検出される信号の振幅値と、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに前記複数の受信回路によって検出される信号の振幅値との差を小さくするように、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群の少なくとも一方の出力振幅を調整可能に構成される、表示駆動装置。
【請求項８】
請求項７において、前記出力振幅調整回路は、前記表示駆動装置からの距離が遠い第１ゲート線が駆動されるときに前記受信回路によって検出された信号振幅と、前記表示駆動装置からの距離が近い第１ゲート線が駆動されるときに前記受信回路によって検出された信号振幅との差を小さくするように、前記第１ゲート駆動回路群に含まれる第１ゲート駆動回路の出力振幅を調整可能に構成され、前記表示駆動装置からの距離が遠い第２ゲート線が駆動されるときに前記受信回路によって検出された信号振幅と、前記表示駆動装置からの距離が近い第２ゲート線が駆動されるときに前記受信回路によって検出された信号振幅との差を小さくするように、前記第２ゲート駆動回路群に含まれる第２ゲート駆動回路の出力振幅を調整可能に構成される、表示駆動装置。
【請求項９】
請求項７において、前記複数のタッチ検出線は、上下方向に配線される複数の第１タッチ検出線群と左右方向に配線される複数の第２タッチ検出線群とを含んで構成され、
前記出力振幅調整回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときに、前記複数の第２タッチ検出線群に接続される受信回路によって検出される信号の振幅値と、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに、前記複数の第２タッチ検出線群に接続される受信回路によって検出される信号の振幅値との差を小さくするように、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群の少なくとも一方の出力振幅を調整可能に構成される、表示駆動装置。
【請求項１０】
請求項９において、前記表示駆動装置は、前記複数のソース線のそれぞれを駆動する複数のソース駆動回路を備え、前記複数のソース駆動回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときと、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに、前記複数のソース線をハイインピーダンスにする制御を可能に構成される、表示駆動装置。
【請求項１１】
請求項１から請求項１０のうちのいずれか１項において、単一の半導体基板上に集積される、表示駆動装置。
【請求項１２】
表示パネルと表示駆動装置とを備える表示装置であって、
前記表示パネルは、基板に垂直方向から見たときに上下方向に配線される複数のソース線と左右方向に配線される複数のゲート線とが互いに交差する複数の箇所のそれぞれに画素が配置され、駆動されたゲート線によって選択された画素に複数のソース線から表示データに対応する電荷が転送され、
前記表示駆動装置は、前記複数のゲート線のうち、左から配線される第１ゲート線群を駆動する第１ゲート駆動回路群と、右から配線される第２ゲート線群を駆動する第２ゲート駆動回路群の、それぞれの出力振幅を独立に調整可能な出力振幅調整回路を備える、表示装置。
【請求項１３】
請求項１２において、前記出力振幅調整回路は、前記第１ゲート駆動回路群のうち、駆動対象の第１ゲート線までの配線長が長い第１ゲート駆動回路の出力振幅を、駆動対象の第１ゲート線までの配線長が短い第１ゲート駆動回路の出力振幅よりも大きくし、前記第２ゲート駆動回路群のうち、駆動対象の第２ゲート線までの配線長が長い第２ゲート駆動回路の出力振幅を、駆動対象の第２ゲート線までの配線長が短い第２ゲート駆動回路の出力振幅よりも大きくする、表示装置。
【請求項１４】
請求項１３において、前記出力振幅調整回路は、駆動対象の第１ゲート線までの配線長に基づいて、前記第１ゲート駆動回路群を分けたグループ毎に、そのグループに含まれる第１ゲート駆動回路の出力振幅を当該配線長に基づく値に調整可能に構成され、駆動対象の第２ゲート線までの配線長に基づいて、前記第２ゲート駆動回路群を分けたグループ毎に、そのグループに含まれる第２ゲート駆動回路の出力振幅を当該配線長に基づく値に調整可能に構成される、表示装置。
【請求項１５】
請求項１３において、前記出力振幅調整回路は、前記第１ゲート駆動回路群に含まれる第１ゲート駆動回路の出力振幅を、駆動対象の第１ゲート線までの配線長に基づいて連続的に調整可能に構成され、前記第２ゲート駆動回路群に含まれる第２ゲート駆動回路の出力振幅を、駆動対象の第２ゲート線までの配線長に基づいて連続的に調整可能に構成される、表示装置。
【請求項１６】
請求項１２において、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群は前記表示パネルに実装され、前記表示駆動装置は、前記第１ゲート駆動回路群に第１電源を供給し、前記第２ゲート駆動回路群に第２電源を供給し、
前記出力振幅調整回路は、前記第１電源の電圧と前記第２電源の電圧とを互いに独立に調整可能に構成される、表示装置。
【請求項１７】
請求項１６において、前記出力振幅調整回路は、前記表示駆動装置からの距離が遠い第１ゲート線が駆動されるときの前記第１電源の電圧を、前記表示駆動装置からの距離が近い第１ゲート線が駆動されるときの前記第１電源の電圧よりも高くするように調整可能に構成され、前記表示駆動装置からの距離が遠い第２ゲート線が駆動されるときの前記第２電源の電圧を、前記表示駆動装置からの距離が近い第２ゲート線が駆動されるときの前記第２電源の電圧よりも高くするように調整可能に構成される、表示装置。
【請求項１８】
請求項１１において、前記表示装置は、前記表示パネルに積層され複数のタッチ検出線を有するタッチパネルをさらに備え、
前記表示駆動装置は、前記複数のタッチ検出線のそれぞれに接続され当該タッチ検出線上の信号の振幅を検出可能な、複数の受信回路を備え、
前記出力振幅調整回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときに前記複数の受信回路によって検出される信号の振幅値と、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに前記複数の受信回路によって検出される信号の振幅値との差を小さくするように、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群の少なくとも一方の出力振幅を調整可能に構成される、表示装置。
【請求項１９】
請求項１８において、前記出力振幅調整回路は、前記表示駆動装置からの距離が遠い第１ゲート線が駆動されるときに前記受信回路によって検出された信号振幅と、前記表示駆動装置からの距離が近い第１ゲート線が駆動されるときに前記受信回路によって検出された信号振幅との差を小さくするように、前記第１ゲート駆動回路群に含まれる第１ゲート駆動回路の出力振幅を調整可能に構成され、前記表示駆動装置からの距離が遠い第２ゲート線が駆動されるときに前記受信回路によって検出された信号振幅と、前記表示駆動装置からの距離が近い第２ゲート線が駆動されるときに前記受信回路によって検出された信号振幅との差を小さくするように、前記第２ゲート駆動回路群に含まれる第２ゲート駆動回路の出力振幅を調整可能に構成される、表示装置。
【請求項２０】
請求項１８において、前記複数のタッチ検出線は、上下方向に配線される複数の第１タッチ検出線群と左右方向に配線される複数の第２タッチ検出線群とを含んで構成され、
前記出力振幅調整回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときに、前記複数の第２タッチ検出線群に接続される受信回路によって検出される信号の振幅値と、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに、前記複数の第２タッチ検出線群に接続される受信回路によって検出される信号の振幅値との差を小さくするように、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群の少なくとも一方の出力振幅を調整可能に構成される、表示装置。
【請求項２１】
請求項２０において、前記表示駆動装置は、前記複数のソース線のそれぞれを駆動する複数のソース駆動回路を備え、前記複数のソース駆動回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときと、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに、前記複数のソース線をハイインピーダンスにする制御を可能に構成される、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動装置及び表示装置に関し、特にアクティブマトリクス型表示パネルのゲート線を駆動する回路に好適に利用できるものである。
【背景技術】
【０００２】
液晶表示（LCD: Liquid Crystal Display）装置などの表示装置においては、表示パネルの大型化と高精細化が進んでいる。これらの表示装置には、多くの場合、アクティブマトリクス型表示パネルが採用されている。アクティブマトリクス型表示パネルでは、複数のソース線と複数のゲート線が互いに交差して配線され、交差する複数の箇所のそれぞれに画素が配置されている。駆動されたゲート線によって選択された複数の画素に、複数のソース線から表示データに対応する電荷がそれぞれ転送され、画素に転送された電荷の量に応じて、その画素に表示される輝度が決まる。表示パネルの大型化と高精細化に伴い、表示される輝度の面内傾斜などの斑（ムラ）の問題が顕在化した。
【０００３】
特許文献１には、走査線（ゲート線）制御回路内部のスイッチの内部抵抗に発生する電圧降下を補償して輝度の低下を低減する、画像表示装置が開示されている。特許文献２と特許文献３には、ソースドライバから出力される階調信号の行毎の電圧降下の差を、走査ライン（ゲート線）に印加する走査信号電圧を行毎に変えることによって補正する、表示駆動装置が開示されている。特許文献４には、列配線（ソース線）の配線抵抗と配線容量に起因する輝度ムラを抑制することができる画像表示装置が開示されている。行配線（ゲート線）が選択され駆動されるのに同期して、選択された行配線の位置に応じて、列配線とその駆動回路との間の抵抗を可変する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３４５７５２号公報
【特許文献２】特開２００８−７７００５号公報
【特許文献３】特開２００９−１６３２５５号公報
【特許文献４】特開２０１２−８８５５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１、２、３及び４について本発明者が検討した結果、以下のような新たな課題があることがわかった。
【０００６】
表示パネルに対しては、狭額縁化も併せて求められる傾向にあり、ゲート線を左右から１ラインずつ交互に配線したり、左右それぞれにゲート線駆動回路を配置する場合がある。このとき、右から駆動され配線されるゲート線と左から駆動され配線されるゲート線とでは、引き回しの経路が異なるために、配線抵抗と配線容量が異なる場合があることがわかった。またさらに、左と右から配線されるゲート線が、互いに異なる配線層、配線材料を用いて構成される表示パネルが存在することも知られている。このときのゲート配線は、１ライン毎に交互に左右に振り分けられるので、１ライン毎に配線抵抗や配線容量が異なり、輝度の低下の程度が異なるという問題が発生することが分かった。
【０００７】
このような問題は、上記特許文献１から４には記載も示唆もなく、特に特許文献２と３に示されるように、ソースドライバからの距離に応じて、領域ごとに補正する方法では解決することができない。特許文献１では、図６に示されるように、右側駆動時と左側駆動時で、水平位置に対して電圧が分布する特性が示されているが、これは単に駆動回路から離れるにしたがって振幅が減衰する現象を示しているに過ぎず、右からの配線と左からの配線の、配線抵抗や配線容量の有意差については、記載も示唆もされていない。
【０００８】
本発明の目的は、アクティブマトリクス型表示パネルを駆動する表示駆動装置において、ゲート配線のゲート駆動回路からの左右の引き回し経路や配線層の相違に起因する、輝度ムラを低減することにある。
【０００９】
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、下記の通りである。
【００１１】
すなわち、基板に垂直方向から見たときに上下方向に配線される複数のソース線と左右方向に配線される複数のゲート線とが互いに交差して配線され、交差する複数の箇所のそれぞれに画素が配置され、駆動されたゲート線によって選択された画素に複数のソース線から表示データに対応する電荷が転送される、表示パネルに接続可能な、表示駆動装置において、複数のゲート線のうち、左から配線されるゲート線を駆動する第１ゲート駆動回路と、右から配線されるゲート線を駆動する第２ゲート駆動回路の、それぞれの出力振幅を独立に調整可能な回路を備える。
【発明の効果】
【００１２】
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
【００１３】
すなわち、アクティブマトリクス型表示パネルを駆動する表示駆動装置において、ゲート配線のゲート駆動回路からの左右の引き回し経路や配線層の相違に起因する、輝度ムラを低減することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施形態１に係る表示装置及び表示駆動装置の構成を表すブロック図である。
【図２】図２は、実施形態２に係る出力振幅調整回路の構成例を表す回路図である。
【図３】図３は、図２に示した出力振幅調整回路の動作を表す真理値表である。
【図４】図４は、実施形態２に係る出力振幅調整回路の別の構成例を表す回路図である。
【図５】図５は、図４に示した出力振幅調整回路の動作を表す真理値表である。
【図６】図６は、実施形態３に係る表示装置及び表示駆動装置の構成を表すブロック図である。
【図７】図７は、実施形態３に係る出力振幅調整回路の第１の構成例を表す回路図である。
【図８】図８は、出力振幅調整回路の第２の構成例を表す回路図である。
【図９】図９は、出力振幅調整回路の第３の構成例を表す回路図である。
【図１０】図１０は、出力振幅調整回路の第４の構成例を表す回路図である。
【図１１】図１１は、出力振幅調整回路の第５の構成例を表す回路図である。
【図１２】図１２は、第３または第４の構成例の出力振幅調整回路の動作を表す波形図である。
【図１３】図１３は、第５の構成例の出力振幅調整回路の動作を表す波形図である。
【図１４】図１４は、実施形態４に係る表示パネルの構成を表すブロック図である。
【図１５】図１５は、実施形態４に係る表示駆動装置の構成を表すブロック図である。
【図１６】図１６は、実施形態４に係る出力振幅調整回路の第１の構成例を表す回路図である。
【図１７】図１７は、出力振幅調整回路の第２の構成例を表す回路図である。
【図１８】図１８は、出力振幅調整回路の第３の構成例を表す回路図である。
【図１９】図１９は、実施形態５に係る表示装置の構成を表す説明図である。
【発明を実施するための形態】
【００１５】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１６】
〔１〕＜左右のゲート駆動回路の出力振幅を左右独立に調整する回路＞
本願において開示される代表的な実施の形態に係る表示駆動装置は、表示パネル（８０）に接続可能な表示駆動装置（１０）であって、以下のように構成される。
【００１７】
前記表示パネルは、基板に垂直方向から見たときに上下方向に配線される複数のソース線（Ｓ１〜Ｓｘ）と左右方向に配線される複数のゲート線（Ｇ１〜Ｇｍ）とが互いに交差する複数の箇所のそれぞれに画素が配置され、駆動されたゲート線によって選択された複数の画素に複数のソース線から表示データに対応する電荷がそれぞれ転送される。
【００１８】
前記表示駆動装置は、前記複数のゲート線のうち、左から配線される第１ゲート線群（Ｇ１，Ｇ３，…Ｇｍ−１）を駆動する第１ゲート駆動回路群（１＿１、１＿３、…１＿ｍ−１）と、右から配線される第２ゲート線群（Ｇ２，Ｇ４，…Ｇｍ）を駆動する第２ゲート駆動回路群（１＿２、１＿４、…１＿ｍ）の、それぞれの出力振幅を独立に調整可能な出力振幅調整回路（３）を備える。
【００１９】
これにより、アクティブマトリクス型表示パネルを駆動する表示駆動装置において、ゲート配線のゲート駆動回路からの左右の引き回し経路や配線層の相違に起因する、輝度ムラを低減することができる。
【００２０】
〔２〕＜駆動対象のゲート線までの配線長により出力振幅を調整＞
項１において、前記出力振幅調整回路は、前記第１ゲート駆動回路群のうち、駆動対象の第１ゲート線までの配線長が長い第１ゲート駆動回路（例えば１＿１）の出力振幅を、駆動対象の第１ゲート線までの配線長が短い第１ゲート駆動回路（例えば１＿ｍ−１）の出力振幅よりも大きくする。また、前記第２ゲート駆動回路群のうち、駆動対象の第２ゲート線までの配線長が長い第２ゲート駆動回路（例えば１＿２）の出力振幅を、駆動対象の第２ゲート線までの配線長が短い第２ゲート駆動回路（例えば１＿ｍ）の出力振幅よりも大きくする。
【００２１】
これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を調整することができ、遠端のゲート線に対する出力振幅を、近端のゲート線に対する出力振幅よりも大きくすることができるため、配線抵抗と配線容量による信号振幅の減衰を補償して、発生する輝度ムラをさらに低減することができる。
【００２２】
〔３〕＜ゲート線に対する出力振幅を近端から遠端にかけて階段状に調整＞
項２において、前記出力振幅調整回路は、駆動対象の第１ゲート線までの配線長に基づいて、前記第１ゲート駆動回路群を分けたグループ毎に、そのグループに含まれる第１ゲート駆動回路の出力振幅を当該配線長に基づく値に調整可能に構成され、駆動対象の第２ゲート線までの配線長に基づいて、前記第２ゲート駆動回路群を分けたグループ毎に、そのグループに含まれる第２ゲート駆動回路の出力振幅を当該配線長に基づく値に調整可能に構成される（図６、７〜１０、１２）。
【００２３】
これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を、近端から遠端にかけて階段状に調整することができ、発生する輝度ムラを低減することができる。
【００２４】
〔４〕＜ゲート線に対する出力振幅を近端から遠端にかけて連続的に調整＞
項２において、前記出力振幅調整回路は、前記第１ゲート駆動回路群に含まれる第１ゲート駆動回路の出力振幅を、駆動対象の第１ゲート線までの配線長に基づいて連続的に調整可能に構成され、前記第２ゲート駆動回路群に含まれる第２ゲート駆動回路の出力振幅を、駆動対象の第２ゲート線までの配線長に基づいて連続的に調整可能に構成される（図６、１１、１３）。
【００２５】
これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を、近端から遠端にかけて連続的に調整することができ、発生する輝度ムラを低減することができる。
【００２６】
〔５〕＜表示パネルに実装されたゲート駆動回路に供給する電源を調整＞
項１において、前記第１ゲート駆動回路群（８２＿Ｌ）と前記第２ゲート駆動回路群（８２＿Ｒ）は前記表示パネル（８０）に実装され、前記表示駆動装置は、前記第１ゲート駆動回路群に第１電源（ＧＶＤＤ１，ＧＶＳＳ１）を供給し、前記第２ゲート駆動回路群に第２電源（ＧＶＤＤ２，ＧＶＳＳ２）を供給する。前記出力振幅調整回路は、前記第１電源の電圧と前記第２電源の電圧とを互いに独立に調整可能に構成される。
【００２７】
これにより、ゲート駆動回路を内蔵する表示パネルに接続される表示駆動装置においても、左右の引き回し配線の経路や配線抵抗と配線容量の相違に起因する、輝度ムラを低減することができる。
【００２８】
〔６〕＜駆動対象のゲート線までの配線長によりゲート駆動回路に供給する電源の電圧を調整＞
項５において、前記出力振幅調整回路は、前記表示駆動装置からの距離が遠い第１ゲート線（例えばＧ１）が駆動されるときの前記第１電源の電圧を、前記表示駆動装置からの距離が近い第１ゲート線（例えばＧｍ−１）が駆動されるときの前記第１電源の電圧よりも高くするように調整可能に構成される。また、前記表示駆動装置からの距離が遠い第２ゲート線（例えばＧ２）が駆動されるときの前記第２電源の電圧を、前記表示駆動装置からの距離が近い第２ゲート線（例えばＧｍ）が駆動されるときの前記第２電源の電圧よりも高くするように調整可能に構成される。
【００２９】
これにより、ゲート駆動回路を内蔵する表示パネルに接続される表示駆動装置においても、駆動されるゲート線までの電源配線と信号配線の合計の配線長に基づいて、ゲート駆動回路の出力振幅を調整することができ、遠端のゲート線に対する出力振幅を、近端のゲート線に対する出力振幅よりも大きくすることができる。このため、電源配線の配線抵抗と配線容量によるゲート駆動回路における電源電圧の低下と、その出力のゲート線の配線抵抗と配線容量による信号振幅の減衰を合わせて補償して、発生する輝度ムラをさらに低減することができる。
【００３０】
〔７〕＜表示パネル上に実装されたタッチパネルを利用した自己自動補償＞
項１において、前記表示パネルは、前記基板上に積層され複数のタッチ検出線（９１、９２）を有するタッチパネル（９０）をさらに備える。前記表示駆動装置は、前記複数のタッチ検出線のそれぞれに接続され当該タッチ検出線上の信号の振幅を検出可能な、複数の受信回路（９３、９４）を備える。
【００３１】
前記表示駆動装置において、前記出力振幅調整回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときに前記複数の受信回路によって検出される信号の振幅値と、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに前記複数の受信回路によって検出される信号の振幅値との差を小さくするように、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群の少なくとも一方の出力振幅を調整可能に構成される。
【００３２】
これにより、タッチパネル（９０）が積層された表示パネル（８０）を駆動する表示駆動装置（１０）において、ゲート配線の左右の引き回し経路や配線層の相違に起因する輝度ムラを、個体ごとの特性に合わせて低減することができる。さらに、自己自動補償（セルフ・オートキャリブレーション）回路として内蔵することも可能であり、または、そのような補償手段をキャリブレーションの時にのみ外付けして、補償値を表示駆動装置内の不揮発性メモリに保持するように構成しても良い。
【００３３】
〔８〕＜配線長の違いに起因する輝度ムラの自己自動補償＞
項７の表示駆動装置において、前記出力振幅調整回路は、前記表示駆動装置からの距離が遠い第１ゲート線（例えばＧ１）が駆動されるときに前記受信回路によって検出された信号振幅と、前記表示駆動装置からの距離が近い第１ゲート線（例えばＧｍ−１）が駆動されるときに前記受信回路によって検出された信号振幅との差を小さくするように、前記第１ゲート駆動回路群に含まれる第１ゲート駆動回路の出力振幅を調整可能に構成される。また、前記表示駆動装置からの距離が遠い第２ゲート線（例えばＧ２）が駆動されるときに前記受信回路によって検出された信号振幅と、前記表示駆動装置からの距離が近い第２ゲート線（例えばＧｍ）が駆動されるときに前記受信回路によって検出された信号振幅との差を小さくするように、前記第２ゲート駆動回路群に含まれる第２ゲート駆動回路の出力振幅を調整可能に構成される。
【００３４】
これにより、配線抵抗と配線容量による信号振幅の減衰を自己自動補償して、発生する輝度ムラをさらに低減することができる。
【００３５】
〔９〕＜ゲート線と並行するタッチ検出線によりゲート線の信号振幅を測定＞
項７において、前記複数のタッチ検出線は、上下方向に配線される複数の第１タッチ検出線群（９１）と左右方向に配線される複数の第２タッチ検出線群（９２）とを含んで構成される。
【００３６】
前記表示駆動装置において、前記出力振幅調整回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときに、前記複数の第２タッチ検出線群に接続される受信回路（９４）によって検出される信号の振幅値と、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに、前記複数の第２タッチ検出線群に接続される受信回路（９４）によって検出される信号の振幅値との差を小さくするように、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群の少なくとも一方の出力振幅を調整可能に構成される。
【００３７】
これにより、タッチ検出線によるゲート線の信号振幅の検出感度を向上させることができる。
【００３８】
〔１０〕＜ゲート線の信号振幅を測定するときにソース線をＨｉＺ駆動＞
項９において、前記表示駆動装置は、前記複数のソース線のそれぞれを駆動する複数のソース駆動回路（２）を備え、前記複数のソース駆動回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときと、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに、前記複数のソース線（Ｓ１〜Ｓｘ）をハイインピーダンスにする制御を可能に構成される。
【００３９】
これにより、タッチ検出線によるゲート線の信号振幅の検出感度を、さらに向上させることができる。
【００４０】
〔１１〕＜１チップ構成＞
項１から項１０のうちのいずれか１項において、表示駆動装置（１０）は、単一の半導体基板上に集積される。
【００４１】
これにより、表示駆動装置の実装面積を小さくすることができる。
【００４２】
〔１２〕＜左右のゲート駆動回路の出力振幅を左右独立に調整可能な表示装置＞
本願において開示される代表的な実施の形態に係る表示装置は、表示パネル（８０）と表示駆動装置（１０）とを備える表示装置（１００）であって、以下のように構成される。
【００４３】
前記表示パネルは、基板に垂直方向から見たときに上下方向に配線される複数のソース線（Ｓ１〜Ｓｘ）と左右方向に配線される複数のゲート線（Ｇ１〜Ｇｍ）とが互いに交差する複数の箇所のそれぞれに画素が配置され、駆動されたゲート線によって選択された複数の画素に複数のソース線から表示データに対応する電荷がそれぞれ転送される。
【００４４】
前記表示駆動装置は、前記複数のゲート線のうち、左から配線される第１ゲート線群（Ｇ１，Ｇ３，…Ｇｍ−１）を駆動する第１ゲート駆動回路群（１＿１、１＿３、…１＿ｍ−１）と、右から配線される第２ゲート線群（Ｇ２，Ｇ４，…Ｇｍ）を駆動する第２ゲート駆動回路群（１＿２、１＿４、…１＿ｍ）の、それぞれの出力振幅を独立に調整可能な出力振幅調整回路（３）を備える。
【００４５】
これにより、アクティブマトリクス型表示パネルと、それを駆動する表示駆動装置を備えた表示装置において、ゲート配線のゲート駆動回路からの左右の引き回し経路や配線層の相違に起因する、輝度ムラを低減することができる。
【００４６】
〔１３〕＜駆動対象のゲート線までの配線長により出力振幅を調整＞
項１２において、前記出力振幅調整回路は、前記第１ゲート駆動回路群のうち、駆動対象の第１ゲート線までの配線長が長い第１ゲート駆動回路（例えば１＿１）の出力振幅を、駆動対象の第１ゲート線までの配線長が短い第１ゲート駆動回路（例えば１＿ｍ−１）の出力振幅よりも大きくする。また、前記第２ゲート駆動回路群のうち、駆動対象の第２ゲート線までの配線長が長い第２ゲート駆動回路（例えば１＿２）の出力振幅を、駆動対象の第２ゲート線までの配線長が短い第２ゲート駆動回路（例えば１＿ｍ）の出力振幅よりも大きくする。
【００４７】
これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を調整することができ、遠端のゲート線に対する出力振幅を、近端のゲート線に対する出力振幅よりも大きくすることができるため、配線抵抗と配線容量による信号振幅の減衰を補償して、発生する輝度ムラをさらに低減することができる。
【００４８】
〔１４〕＜ゲート線に対する出力振幅を近端から遠端にかけて階段状に調整＞
項１３において、前記出力振幅調整回路は、駆動対象の第１ゲート線までの配線長に基づいて、前記第１ゲート駆動回路群を分けたグループ毎に、そのグループに含まれる第１ゲート駆動回路の出力振幅を当該配線長に基づく値に調整可能に構成され、駆動対象の第２ゲート線までの配線長に基づいて、前記第２ゲート駆動回路群を分けたグループ毎に、そのグループに含まれる第２ゲート駆動回路の出力振幅を当該配線長に基づく値に調整可能に構成される（図６、７〜１０、１２）。
【００４９】
これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を、近端から遠端にかけて階段状に調整することができ、発生する輝度ムラを低減することができる。
【００５０】
〔１５〕＜ゲート線に対する出力振幅を近端から遠端にかけて連続的に調整＞
項１３において、前記出力振幅調整回路は、前記第１ゲート駆動回路群に含まれる第１ゲート駆動回路の出力振幅を、駆動対象の第１ゲート線までの配線長に基づいて連続的に調整可能に構成され、前記第２ゲート駆動回路群に含まれる第２ゲート駆動回路の出力振幅を、駆動対象の第２ゲート線までの配線長に基づいて連続的に調整可能に構成される（図６、１１、１３）。
【００５１】
これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を、近端から遠端にかけて連続的に調整することができ、発生する輝度ムラを低減することができる。
【００５２】
〔１６〕＜表示パネルに実装されたゲート駆動回路に供給する電源を調整＞
項１２において、前記第１ゲート駆動回路群（８２＿Ｌ）と前記第２ゲート駆動回路群（８２＿Ｒ）は前記表示パネルに実装され、前記表示駆動装置は、前記第１ゲート駆動回路群に第１電源（ＧＶＤＤ１，ＧＶＳＳ１）を供給し、前記第２ゲート駆動回路群に第２電源（ＧＶＤＤ２，ＧＶＳＳ２）を供給する。前記出力振幅調整回路は、前記第１電源の電圧と前記第２電源の電圧とを互いに独立に調整可能に構成される。
【００５３】
これにより、ゲート駆動回路を内蔵する表示パネルと、それに接続される表示駆動装置とを含んで構成される表示装置においても、左右の引き回し配線の経路や配線抵抗と配線容量の相違に起因する、輝度ムラを低減することができる。
【００５４】
〔１７〕＜駆動対象のゲート線までの配線長によりゲート駆動回路に供給する電源の電圧を調整＞
項１６において、前記出力振幅調整回路は、前記表示駆動装置からの距離が遠い第１ゲート線（例えばＧ１）が駆動されるときの前記第１電源の電圧を、前記表示駆動装置からの距離が近い第１ゲート線（例えばＧｍ−１）が駆動されるときの前記第１電源の電圧よりも高くするように調整可能に構成される。また、前記表示駆動装置からの距離が遠い第２ゲート線（例えばＧ２）が駆動されるときの前記第２電源の電圧を、前記表示駆動装置からの距離が近い第２ゲート線（例えばＧｍ）が駆動されるときの前記第２電源の電圧よりも高くするように調整可能に構成される。
【００５５】
これにより、ゲート駆動回路を内蔵する表示パネルと、それに接続される表示駆動装置とを含んで構成される表示装置においても、駆動されるゲート線までの電源配線と信号配線の合計の配線長に基づいて、ゲート駆動回路の出力振幅を調整することができ、遠端のゲート線に対する出力振幅を、近端のゲート線に対する出力振幅よりも大きくすることができる。このため、電源配線の配線抵抗と配線容量によるゲート駆動回路における電源電圧の低下と、その出力のゲート線の配線抵抗と配線容量による信号振幅の減衰を合わせて補償して、発生する輝度ムラを低減することができる。
【００５６】
〔１８〕＜表示パネル上に実装されたタッチパネルを利用した自己自動補償＞
項１１において、前記表示装置は、前記表示パネルに積層され複数のタッチ検出線（９１、９２）を有するタッチパネル（９０）をさらに備える。前記表示駆動装置は、前記複数のタッチ検出線のそれぞれに接続され当該タッチ検出線上の信号の振幅を検出可能な、複数の受信回路（９３、９４）を備える。
【００５７】
前記表示駆動装置において、前記出力振幅調整回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときに前記複数の受信回路によって検出される信号の振幅値と、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに前記複数の受信回路によって検出される信号の振幅値との差を小さくするように、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群の少なくとも一方の出力振幅を調整可能に構成される。
【００５８】
これにより、タッチパネル（９０）が積層された表示パネル（８０）とそれらを駆動する表示駆動装置（１０）を含んで構成される表示装置（１００）において、ゲート配線の左右の引き回し経路や配線層の相違に起因する輝度ムラを、個体ごとの特性に合わせて低減することができる。さらに、自己自動補償（セルフ・オートキャリブレーション）回路として内蔵することも可能であり、または、そのような補償手段をキャリブレーションの時にのみ外付けして、補償値を表示装置内または表示駆動装置内の不揮発性メモリに保持するように構成しても良い。
【００５９】
〔１９〕＜配線長の違いに起因する輝度ムラの自己自動補償＞
項１８の表示駆動装置において、前記出力振幅調整回路は、前記表示駆動装置からの距離が遠い第１ゲート線（例えばＧ１）が駆動されるときに前記受信回路によって検出された信号振幅と、前記表示駆動装置からの距離が近い第１ゲート線（例えばＧｍ−１）が駆動されるときに前記受信回路によって検出された信号振幅との差を小さくするように、前記第１ゲート駆動回路群に含まれる第１ゲート駆動回路の出力振幅を調整可能に構成される。また、前記表示駆動装置からの距離が遠い第２ゲート線（例えばＧ２）が駆動されるときに前記受信回路によって検出された信号振幅と、前記表示駆動装置からの距離が近い第２ゲート線（例えばＧｍ）が駆動されるときに前記受信回路によって検出された信号振幅との差を小さくするように、前記第２ゲート駆動回路群に含まれる第２ゲート駆動回路の出力振幅を調整可能に構成される。
【００６０】
これにより、配線抵抗と配線容量による信号振幅の減衰を自己自動補償して、発生する輝度ムラをさらに低減することができる。
【００６１】
〔２０〕＜ゲート線と並行するタッチ検出線によりゲート線の信号振幅を測定＞
項１８の表示装置において、前記複数のタッチ検出線は、上下方向に配線される複数の第１タッチ検出線群（９１）と左右方向に配線される複数の第２タッチ検出線群（９２）とを含んで構成される。
【００６２】
前記表示駆動装置において、前記出力振幅調整回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときに、前記複数の第２タッチ検出線群に接続される受信回路（９４）によって検出される信号の振幅値と、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに、前記複数の第２タッチ検出線群に接続される受信回路（９４）によって検出される信号の振幅値との差を小さくするように、前記第１ゲート駆動回路群と前記第２ゲート駆動回路群の少なくとも一方の出力振幅を調整可能に構成される。
【００６３】
これにより、タッチ検出線によるゲート線の信号振幅の検出感度を向上させることができる。
【００６４】
〔２１〕＜ゲート線の信号振幅を測定するときにソース線をＨｉＺ駆動＞
項２０の表示装置において、前記表示駆動装置は、前記複数のソース線のそれぞれを駆動する複数のソース駆動回路（２）を備え、前記複数のソース駆動回路は、前記第１ゲート駆動回路群により前記第１ゲート線群が駆動されたときと、前記第２ゲート駆動回路群により前記第２ゲート線群が駆動されたときに、前記複数のソース線（Ｓ１〜Ｓｘ）をハイインピーダンスにする制御を可能に構成される。
【００６５】
これにより、タッチ検出線によるゲート線の信号振幅の検出感度を、さらに向上させることができる。
【００６６】
２．実施の形態の詳細
本発明の実施の形態について更に詳述する。
【００６７】
〔実施形態１〕＜左右のゲート駆動回路の出力振幅を独立に調整する表示駆動装置＞
図１は、実施形態１に係る表示装置１００及び表示駆動装置１０の構成を表すブロック図である。表示駆動装置１０は、アクティブマトリクス型表示パネル８０に接続されることができる。
【００６８】
表示パネル８０は、基板に垂直方向から見たときに上下方向に配線される複数のソース線Ｓ１〜Ｓｘと左右方向に配線される複数のゲート線Ｇ１〜Ｇｍとが互いに交差する複数の箇所のそれぞれに画素が配置され、駆動されたゲート線によって選択された複数の画素に複数のソース線から表示データに対応する電荷がそれぞれ転送される。
【００６９】
表示駆動装置１０は、複数のゲート駆動回路１＿１、１＿２、１＿３、１＿４、…１＿ｍ−１、１＿ｍと、ソース駆動回路２と、出力振幅調整回路３と、走査タイミング生成回路４とを備える。複数のゲート駆動回路１＿１、１＿２、１＿３、１＿４、…１＿ｍ−１、１＿ｍは、走査タイミング生成回路４から供給される走査タイミング信号に基づいて、複数のゲート線Ｇ１〜Ｇｍを１ラインずつ順次駆動する。これを「走査（スキャン）」と呼ぶ。ソース駆動回路２は、図示を省略したインターフェースを介して入力される表示データに対応する信号振幅を出力することができ、ゲート駆動回路１による走査に同期して、表示データに対応する信号振幅で、複数のソース線Ｓ１〜Ｓｘを並列に駆動する。ゲート駆動回路１によって駆動され選択された１ラインのゲート線に接続される複数の画素に、ソース線Ｓ１〜Ｓｘから表示データに対応する量の電荷がそれぞれ転送される。
【００７０】
複数のゲート駆動回路は、複数のゲート線のうち左から配線されるゲート線群Ｇ１，Ｇ３，…Ｇｍ−１を駆動する第１ゲート駆動回路群１＿１、１＿３、…１＿ｍ−１と、右から配線されるゲート線群Ｇ２，Ｇ４，…Ｇｍを駆動する第２ゲート駆動回路群１＿２、１＿４、…１＿ｍに分けられる。出力振幅調整回路３は、第１ゲート駆動回路群１＿１、１＿３、…１＿ｍ−１と第２ゲート駆動回路群１＿２、１＿４、…１＿ｍの出力振幅を独立に調整することができる。
【００７１】
これにより、アクティブマトリクス型表示パネル８０を駆動する表示駆動装置１０において、ゲート配線のゲート駆動回路からの左右の引き回し経路や配線層の相違に起因する、輝度ムラを低減することができる。特に制限されないが、例えば、表示駆動装置１０は単一チップのＩＣ（Integrated Circuit）として、公知のＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）半導体製造技術を用いて、単一のシリコン基板上に形成され、表示パネル８０上にフリップチップ実装され、ゲート線Ｇ１〜Ｇｍは表示パネル８０上の配線層により形成される。表示駆動装置１０が実装される位置から、表示領域のゲート線Ｇ１〜Ｇｍまでの距離は、表示パネル８０の物理的な大きさによって決まり、ゲート配線のゲート駆動回路１からの引き回し経路にも影響する。ゲート駆動回路からのゲート配線の引き回しは、左右で配線長が異なる場合がある他、使用する配線層の違いによっても、配線抵抗と配線容量の違いを生じさせる。本実施形態１を始めとする本発明では、出力振幅調整回路３によって左右のゲート駆動回路出力振幅を調整することにより、ゲート配線のゲート駆動回路からの左右の引き回し経路や配線層の相違に起因する、輝度ムラを低減することができる。ゲート駆動回路１は、表示パネル８０のガラス等の基板上に低温ポリシリコン（ＬＴＰ：Low-Temperature Poly Silicon）等による薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いて形成されることができる。この場合は、ゲート駆動回路１に供給する電源配線の左右の引き回し経路や配線層の相違に起因して発生する、左右のゲート駆動回路出力振幅の差を補償することにより、輝度ムラを低減することができる。
【００７２】
左右のゲート駆動回路出力振幅を独立して調整するために、出力振幅調整回路３に左右それぞれの出力振幅を調整する、振幅調整レジスタａ（５＿Ｌ）と振幅調整レジスタｂ（５＿Ｒ）とを備えることができる。振幅調整レジスタａ（５＿Ｌ）と振幅調整レジスタｂ（５＿Ｒ）は、揮発性のレジスタで構成し、電源投入時などの初期化シーケンスにおいて、適切な値を設定するように構成してもよい。また、ヒューズ、ＮＶＭ（Non-Volatile Memory）などの不揮発性の記憶素子で構成し、接続される表示パネル８０に応じてトリミングしてもよい。
【００７３】
〔実施形態２〕＜出力振幅調整回路＞
図２は、実施形態２に係る出力振幅調整回路３の構成例を表す回路図である。出力振幅調整回路３は、第１ゲート駆動回路群１＿Ｌ（１＿１、１＿３、…１＿ｍ−１）と第２ゲート駆動回路群１＿Ｒ（１＿２、１＿４、…１＿ｍ）に電源Ｖｒｅｆ０ＬとＶｒｅｆ０Ｒをそれぞれ供給する。第１ゲート駆動回路群１＿Ｌを構成するゲート駆動回路１＿１、１＿３、…１＿ｍ−１は、それぞれＣＭＯＳインバータで、電源Ｖｒｅｆ０ＬとＶＳＳが供給され、走査タイミング生成回路４から供給される走査タイミング信号を、反転増幅してゲート線群Ｇ１，Ｇ３，…Ｇｍ−１を駆動する。第２ゲート駆動回路群１＿Ｒを構成するゲート駆動回路１＿２、１＿４、…１＿ｍも同様に、それぞれＣＭＯＳインバータで、電源Ｖｒｅｆ０ＲとＶＳＳが供給され、走査タイミング生成回路４から供給される走査タイミング信号を、反転増幅してゲート線群Ｇ２，Ｇ４，…Ｇｍを駆動する。
【００７４】
出力振幅調整回路３は、抵抗ラダー８＿１と、スイッチ９＿Ｌと９＿Ｒと、ボルテージフォロワ回路７＿１Ｌと７＿１Ｒと、振幅調整レジスタａ（５＿Ｌ）と振幅調整レジスタｂ（５＿Ｒ）とを含んで構成される。抵抗ラダー８＿１は、高電位側電源ＶＧＨと低電位側電源ＶＧＬの間に直列接続された複数の抵抗器で構成され、各タップから階調電圧を出力する。図示される抵抗ラダー８＿１は、高電位側電源ＶＧＨにＲａ１、低電位側電源ＶＧＬにＲａ２がそれぞれ接続され、その間に複数のＲａ０が互いに直列接続され、抵抗分圧された階調電圧が出力される。スイッチ９＿Ｌと９＿Ｒは、出力された階調電圧から、それぞれ振幅調整レジスタａ（５＿Ｌ）と振幅調整レジスタｂ（５＿Ｒ）によって指定される電圧を選んで、ボルテージフォロワ回路７＿１Ｌと７＿１Ｒに供給する。ボルテージフォロワ回路７＿１Ｌと７＿１Ｒはそれぞれ電流増幅を行って、選択された電圧をゲート駆動回路１に電源として供給する。即ち、第１ゲート駆動回路群１＿Ｌに電源Ｖｒｅｆ０Ｌを、第２ゲート駆動回路群１＿Ｒに電源Ｖｒｅｆ０Ｒをそれぞれ供給する。第１ゲート駆動回路群１＿Ｌと第２ゲート駆動回路群１＿Ｒを構成するゲート駆動回路１はＣＭＯＳインバータであるので、出力振幅はそれぞれＶＳＳを基準として、Ｖｒｅｆ０ＬとＶｒｅｆ０Ｒとなる。
【００７５】
図３は、図２に示した出力振幅調整回路３の動作を表す真理値表である。スイッチ９＿Ｌと９＿Ｒは同様の動作をそれぞれ独立に行うので、スイッチ９として説明する。スイッチ９は、ＳＷ０からＳＷ７までの８個の入力接点から１個を選択して出力するスイッチである。ＳＷ０からＳＷ７までのどの接点が選択されたかにより、図３に示すように抵抗選択値ＲａΣが決まり、出力される階調電圧Ｖｒｅｆ０が選択される。出力される階調電圧Ｖｒｅｆ０の電圧は下式により算出される。
【００７６】
【数１】
2015045726.tif 000003
【００７７】
この例では、８階調の階調電圧から選択する例を示したが、階調数は任意に変更することができる。また、ラダー抵抗８＿１は、左右で共用する例を示したが、左右別々に設けることもできる。左右で共用することにより、ラダー抵抗８＿１を形成するための領域（チップ面積）を節約することができる一方、左右別々に設けることにより、ラダー抵抗８＿１からスイッチ９＿Ｌと９＿Ｒまでの配線のための面積を節約することができる。
【００７８】
図４は、実施形態２に係る出力振幅調整回路３の別の構成例を表す回路図である。図３には、左右の回路を示したが、図４には左側のゲート線を駆動する回路のみを示す。右側のゲート線を駆動する回路も同様に構成することができる。
【００７９】
出力振幅調整回路３は、第１ゲート駆動回路群１＿Ｌ（１＿１、１＿３、…１＿ｍ−１）に電源Ｖｒｅｆ０を供給する。第１ゲート駆動回路群１＿Ｌを構成するゲート駆動回路１＿１、１＿３、…１＿ｍ−１は、それぞれＣＭＯＳインバータで、電源Ｖｒｅｆ０とＶＳＳが供給され、走査タイミング生成回路４から供給される走査タイミング信号を、反転増幅してゲート線群Ｇ１，Ｇ３，…Ｇｍ−１を駆動する。
【００８０】
出力振幅調整回路３は、抵抗ラダー８＿２と、スイッチ９＿１と９＿２と９＿３と、ボルテージフォロワ回路７＿２Ｌと、振幅調整レジスタａ（５＿２Ｌ）とを含んで構成される。抵抗ラダー８＿２は、高電位側電源ＶＧＨと低電位側電源ＶＧＬの間に直列接続された抵抗器で構成され、各タップから階調電圧を出力する。図示される抵抗ラダー８＿２は、抵抗ラダー８＿１と同様に、高電位側電源ＶＧＨにＲａ１、低電位側電源ＶＧＬにＲａ２がそれぞれ接続され、その間に複数のＲａ０が互いに直列接続され、抵抗分圧された階調電圧が出力される。スイッチ９＿１と９＿２と９＿３は、出力された階調電圧から、それぞれ振幅調整レジスタａ（５＿２Ｌ）によって指定される電圧を選んで、ボルテージフォロワ回路７＿２Ｌに供給する。ボルテージフォロワ回路７＿２Ｌは電流増幅を行って、選択された電圧を第１ゲート駆動回路群１＿Ｌに電源Ｖｒｅｆ０として供給する。第１ゲート駆動回路群１＿Ｌを構成するゲート駆動回路１はＣＭＯＳインバータであるので、出力振幅はＶＳＳを基準としてＶｒｅｆ０となる。
【００８１】
図５は、図４に示した出力振幅調整回路の動作を表す真理値表である。スイッチ９＿１と９＿２と９＿３の３個のスイッチのオン／オフの組合せによって、図５に示すように抵抗選択値ＲａΣが決まり、出力される階調電圧Ｖｒｅｆ０が選択される。出力される階調電圧Ｖｒｅｆ０の電圧は下式により算出される。
【００８２】
【数２】
2015045726.tif 000004
【００８３】
この例でも図２、図３の例と同様に、８階調の階調電圧から選択する例を示したが、階調数は任意に変更することができる。
【００８４】
図２に例示した回路によれば、図４に例示した回路よりも、出力電圧を高精度に制御することが容易となる。各タップにおいてスイッチの影響が均等に加わるため、原理的に比精度に影響を与えないからである。一方、図４に例示した回路によれば、回路規模を縮小することができ、テスティングも容易とすることができる。スイッチの数が階調数に対して２を底とする対数（階調数をｋとするとスイッチの数はlog2k）で済むので、必要なスイッチの数が少なく、また、スイッチを制御するために、２進数の信号を直接接続すればよいので、デコーダを必要としない。ただし、ラダー抵抗８＿２を左右で共用することはできない。
【００８５】
〔実施形態３〕＜ゲート駆動回路の出力振幅を遠端／近端で調整する表示駆動装置＞
表示駆動装置１０は、例えば表示駆動ＩＣとして構成され、表示パネル８０の基板上の一辺に辺縁部にフリップチップ実装される。このとき、表示駆動ＩＣが実装された位置からゲート線まで、表示パネル８０の基板上の配線が引き回されることとなる。駆動されるゲート線が表示駆動ＩＣから近いか遠いかによって配線長が異なり、配線抵抗と配線容量も異なるので、ゲート駆動回路１から出力された信号の出力振幅の減衰量も異なることとなる。遠端のゲート線に達するときには、近端のゲート線に達するときよりも、振幅の減衰が著しい。そこで、遠端のゲート線を駆動するゲート駆動回路１の出力振幅を、遠端のゲート線を駆動するゲート駆動回路１の出力振幅よりも予め大きくしておくことにより、減衰量を補償して、遠端から近端まで均等な振幅の信号で、ゲート線を駆動することができる。
【００８６】
図６は、実施形態３に係る表示装置１００及び表示駆動装置１０の構成を表すブロック図である。図１と同様に、表示駆動装置１０は、アクティブマトリクス型表示パネル８０に接続されることができ、表示駆動装置１０は、複数のゲート駆動回路１＿１、１＿２、１＿３、１＿４、…１＿ｍ−１、１＿ｍと、ソース駆動回路２と、出力振幅調整回路３と、走査タイミング生成回路４とを備える。
【００８７】
出力振幅調整回路３は、左右のゲート駆動回路出力振幅を独立して調整するために、階調レベル生成回路６＿Ｌと６＿Ｒを左右それぞれ独立に備え、さらに、左側の近端と遠端に位置するゲート線を駆動するときの出力振幅をそれぞれ規定する、近端振幅調整レジスタｃ（５＿３Ｌ）と遠端振幅調整レジスタｄ（５＿４Ｌ）を備え、右側の近端と遠端に位置するゲート線を駆動するときの出力振幅をそれぞれ規定する、近端振幅調整レジスタｅ（５＿３Ｒ）と遠端振幅調整レジスタｆ（５＿４Ｒ）を備える。これらのレジスタも、振幅調整レジスタａ（５＿Ｌ）と振幅調整レジスタｂ（５＿Ｒ）と同様に、揮発性のレジスタで構成し、電源投入時などの初期化シーケンスにおいて、適切な値を設定するように構成してもよい。また、ヒューズやＮＶＭなどの不揮発性の記憶素子で構成し、接続される表示パネル８０に応じてトリミングしてもよい。
【００８８】
出力振幅調整回路３は、第１ゲート駆動回路群１＿Ｌのうち、駆動対象のゲート線までの配線長が長いゲート駆動回路（例えば１＿１）の出力振幅を、駆動対象のゲート線までの配線長が短いゲート駆動回路（例えば１＿ｍ−１）の出力振幅よりも大きくする。例えば遠端のゲート線Ｇ１を駆動するゲート駆動回路１＿１の出力振幅を、遠端振幅調整レジスタｄ（５＿４Ｌ）によって調整し、近端のゲート線Ｇｍ−１を駆動するゲート駆動回路１＿ｍ−１の出力振幅を、近端振幅調整レジスタｃ（５＿３Ｌ）によって調整することができるように構成する。また、第２ゲート駆動回路群１＿Ｒのうち、駆動対象のゲート線までの配線長が長いゲート駆動回路（例えば１＿２）の出力振幅を、駆動対象のゲート線までの配線長が短いゲート駆動回路（例えば１＿ｍ）の出力振幅よりも大きくする。例えば遠端のゲート線Ｇ２を駆動するゲート駆動回路１＿２の出力振幅を、遠端振幅調整レジスタｆ（５＿４Ｒ）によって調整し、近端のゲート線Ｇｍを駆動するゲート駆動回路１＿ｍの出力振幅を、近端振幅調整レジスタｅ（５＿３Ｒ）によって調整することができるように構成する。その他の構成と動作は、図１と同様であるので、説明を省略する。
【００８９】
これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を調整することができ、遠端のゲート線に対する出力振幅を、近端のゲート線に対する出力振幅よりも大きくすることができるため、配線抵抗と配線容量による信号振幅の減衰を補償して、発生する輝度ムラをさらに低減することができる。
【００９０】
出力振幅調整回路３は、種々の回路構成を採ることができるので、いくつかの構成例について、以下に説明する。以下の図７から図１１に示す構成例では、図４と同様に左側のゲート線を駆動する回路のみを示すが、実際には右側のゲート線を駆動する回路も同様に構成することができ、図３と同様に左右の回路を備えて構成することができる。
【００９１】
図７は、実施形態３に係る出力振幅調整回路３の第１の構成例を表す回路図である。出力振幅調整回路３は、第１ゲート駆動回路群１＿Ｌ（１＿１、１＿３、…１＿ｍ−１）に電源Ｖｒｅｆ０Ｌを供給する。第１ゲート駆動回路群１＿Ｌを構成するゲート駆動回路１＿１、１＿３、…１＿ｍ−１は、それぞれＣＭＯＳインバータで、電源Ｖｒｅｆ０とＶＳＳが供給され、走査タイミング生成回路４から供給される走査タイミング信号を、反転増幅してゲート線群Ｇ１，Ｇ３，…Ｇｍ−１を駆動する。
【００９２】
出力振幅調整回路３は、抵抗ラダー８＿３と、スイッチ９＿５と、ボルテージフォロワ回路７＿３Ｌと、スイッチ９＿４と、近端振幅調整レジスタｃ（５＿３Ｌ）と遠端振幅調整レジスタｄ（５＿４Ｌ）とそれらの中間値を算出する回路１１を含んで構成される。抵抗ラダー８＿３は、高電位側電源ＶＧＨと低電位側電源ＶＧＬの間に直列接続された抵抗器で構成され、各タップから階調電圧を出力する。抵抗ラダー８＿３は、高電位側電源ＶＧＨにＲａ１、低電位側電源ＶＧＬにＲａ２がそれぞれ接続され、その間に複数のＲａ０が互いに直列接続され、抵抗分圧された階調電圧が出力される。スイッチ９＿５は、出力された階調電圧から１つの階調電圧を選択して、ボルテージフォロワ回路７＿３Ｌに供給する。ボルテージフォロワ回路７＿３Ｌは電流増幅を行って、第１ゲート駆動回路群１＿Ｌに電源Ｖｒｅｆ０Ｌを供給する。第１ゲート駆動回路群１＿Ｌを構成するゲート駆動回路１はＣＭＯＳインバータであるので、出力振幅はそれぞれＶＳＳを基準として、Ｖｒｅｆ０Ｌとなる。
【００９３】
走査タイミング生成回路４は、第１ゲート駆動回路群１＿Ｌの各ゲート駆動回路１＿１〜１＿ｍ−１に走査タイミング信号を供給するのと同期して、スイッチ９＿４を制御し、スイッチ９＿５に適切な振幅調整値を供給する。具体的には、近端のゲート線を駆動するゲート駆動回路１＿ｍ−１に走査タイミング信号を供給するのと同期して、スイッチ９＿４によって、近端振幅調整レジスタｃ（５＿３Ｌ）が選択される。スイッチ９＿５により、選択された近端振幅調整レジスタｃ（５＿３Ｌ）に格納されるパラメータに基づいた電圧Ｖｒｅｆ０Ｌが選択され、ゲート駆動回路１＿ｍ−１に電源電圧として供給されて、ゲート線Ｇｍ−１を駆動する信号の出力振幅となる。また、遠端のゲート線を駆動するゲート駆動回路１＿１に走査タイミング信号を供給するのと同期して、スイッチ９＿４によって、遠端振幅調整レジスタｄ（５＿４Ｌ）が選択される。スイッチ９＿５により、選択された遠端振幅調整レジスタｄ（５＿４Ｌ）に格納されるパラメータに基づいた電圧Ｖｒｅｆ０Ｌが選択され、ゲート駆動回路１＿１に電源電圧として供給されて、ゲート線Ｇ１を駆動する信号の出力振幅となる。近端と遠端の中間では、近端振幅調整レジスタｃ（５＿３Ｌ）に格納されるパラメータと遠端振幅調整レジスタｄ（５＿４Ｌ）に格納されるパラメータの中間の値を、中間値算出回路１１によって算出して、スイッチ９＿５に供給する。図７には、スイッチ９＿４を３接点のスイッチとして記載したが、中間値算出回路１１を多段階の出力として４接点以上に細かく制御しても良い。近端振幅調整レジスタｃ（５＿３Ｌ）や遠端振幅調整レジスタｄ（５＿４Ｌ）あるいは中間値生成回路１１の出力によって選択されるスイッチ９＿５の選択状態と、出力電圧Ｖｒｅｆ０Ｌとの関係は、図３に示した真理値表と、前述の式１によって規定される。
【００９４】
出力振幅調整回路３は、第１ゲート駆動回路群１＿Ｌを駆動対象の第１ゲート線までの配線長に基づいて、いくつかのグループに分け、そのグループに含まれるゲート駆動回路１の出力振幅を当該配線長に基づく値に調整する。グループ毎に階段状に第１ゲート駆動回路群１＿Ｌに供給する電源電圧を制御することにより、グループ毎の出力振幅を調整する。遠端から近端に向かって順次走査するときには、出力振幅は順次階段状に低くなるように制御される。図示と説明を省略するが、出力振幅調整回路３は、右側の第２ゲート駆動回路群１＿Ｒに対しても、同様に構成され動作する。
【００９５】
これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を、近端から遠端にかけて階段状に調整することができ、発生する輝度ムラを低減することができる。
【００９６】
図８は、出力振幅調整回路３の第２の構成例を表す回路図である。出力振幅調整回路３は、第１ゲート駆動回路群１＿Ｌ（１＿１、１＿３、…１＿ｍ−１）に電源Ｖｒｅｆ０Ｌを供給する。第１ゲート駆動回路群１＿Ｌを構成するゲート駆動回路１＿１、１＿３、…１＿ｍ−１は、それぞれＣＭＯＳインバータで、電源Ｖｒｅｆ０とＶＳＳが供給され、走査タイミング生成回路４から供給される走査タイミングを、反転増幅してゲート線群Ｇ１，Ｇ３，…Ｇｍ−１を駆動する。
【００９７】
出力振幅調整回路３は、抵抗ラダー８＿４と、スイッチ９＿６〜９＿８と、ボルテージフォロワ回路７＿４Ｌと、スイッチ９＿４と、近端振幅調整レジスタｃ（５＿３Ｌ）と遠端振幅調整レジスタｄ（５＿４Ｌ）とそれらの中間値を算出する回路１１を含んで構成される。抵抗ラダー８＿４は、高電位側電源ＶＧＨと低電位側電源ＶＧＬの間に直列接続された抵抗器で構成され、各タップから階調電圧を出力する。抵抗ラダー８＿４は、高電位側電源ＶＧＨにＲａ１、低電位側電源ＶＧＬにＲａ２がそれぞれ接続され、その間に複数のＲａ０が互いに直列接続され、抵抗分圧された階調電圧が出力される。スイッチ９＿６〜９＿８は、出力された階調電圧から１つの階調電圧を選択して、ボルテージフォロワ回路７＿４Ｌに供給する。ボルテージフォロワ回路７＿４Ｌは電流増幅を行って、第１ゲート駆動回路群１＿Ｌに電源Ｖｒｅｆ０Ｌを供給する。第１ゲート駆動回路群１＿Ｌを構成するゲート駆動回路１はＣＭＯＳインバータであるので、出力振幅はそれぞれＶＳＳを基準として、Ｖｒｅｆ０Ｌとなる。
【００９８】
走査タイミング生成回路４は、図７と同様に、第１ゲート駆動回路群１＿Ｌの各ゲート駆動回路１＿１〜１＿ｍ−１に走査タイミング信号を供給するのと同期してスイッチ９＿４を制御し、スイッチ９＿６〜９＿８に適切な振幅調整値を供給する。具体的には、近端のゲート線を駆動するゲート駆動回路１＿ｍ−１に走査タイミング信号を供給するのと同期して、スイッチ９＿４によって、近端振幅調整レジスタｃ（５＿３Ｌ）が選択される。スイッチ９＿６〜９＿８により、選択された近端振幅調整レジスタｃ（５＿３Ｌ）に格納されるパラメータに基づいた電圧Ｖｒｅｆ０Ｌが選択され、ゲート駆動回路１＿ｍ−１に電源電圧として供給されて、ゲート線Ｇｍ−１を駆動する信号の出力振幅となる。また、遠端のゲート線を駆動するゲート駆動回路１＿１に走査タイミング信号を供給するのと同期して、スイッチ９＿４によって、遠端振幅調整レジスタｄ（５＿４Ｌ）が選択される。スイッチ９＿６〜９＿８により、選択された遠端振幅調整レジスタｄ（５＿４Ｌ）に格納されるパラメータに基づいた電圧Ｖｒｅｆ０Ｌが選択され、ゲート駆動回路１＿１に電源電圧として供給されて、ゲート線Ｇ１を駆動する信号の出力振幅となる。近端と遠端の中間では、近端振幅調整レジスタｃ（５＿３Ｌ）に格納されるパラメータと遠端振幅調整レジスタｄ（５＿４Ｌ）に格納されるパラメータの中間の値を、中間値算出回路１１によって算出して、スイッチ９＿６〜９＿８に供給する。図８には、図７と同様にスイッチ９＿４を３接点のスイッチとして記載したが、中間値算出回路１１を多段階の出力として４接点以上に細かく制御しても良い。近端振幅調整レジスタｃ（５＿３Ｌ）や遠端振幅調整レジスタｄ（５＿４Ｌ）あるいは中間値生成回路１１の出力によって決まるスイッチ９＿６〜９＿８のオン／オフ状態と、出力電圧Ｖｒｅｆ０Ｌとの関係は、図５に示した真理値表と、前述の式２によって規定される。
【００９９】
図８に示す出力振幅調整回路３を採用した場合も、図７に示した場合と同様に、第１ゲート駆動回路群１＿Ｌを駆動対象の第１ゲート線までの配線長に基づいて、いくつかのグループに分け、そのグループに含まれるゲート駆動回路１の出力振幅を当該配線長に基づく値に調整する。グループ毎に階段状に第１ゲート駆動回路群１＿Ｌに供給する電源電圧を制御することにより、グループ毎の出力振幅を調整する。遠端から近端に向かって順次走査するときには、出力振幅は順次階段状に低くなるように制御される。図示と説明を省略するが、出力振幅調整回路３は、右側の第２ゲート駆動回路群１＿Ｒに対しても、同様に構成され動作する。これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を、近端から遠端にかけて階段状に調整することができ、発生する輝度ムラを低減することができる。
【０１００】
図９は、出力振幅調整回路３の第３の構成例を表す回路図である。出力振幅調整回路３は、ラダー抵抗８＿５とスイッチ９＿９と近端振幅調整レジスタｃ／ｅ（５＿３）と遠端振幅調整レジスタｄ／ｆ（５＿４）と近端振幅レベル生成回路１２＿１と遠端振幅レベル生成回路１２＿２を含んで構成される。ラダー抵抗８＿５は、図７のラダー抵抗８＿３に代えて、７個の抵抗Ｒａ０が直列接続され、一端が近端振幅レベル生成回路１２＿１に接続され、他端が遠端振幅レベル生成回路１２＿２に接続される。近端振幅レベル生成回路１２＿１は、近端振幅調整レジスタｃ／ｅ（５＿３）に基づいて、近端振幅電圧ＶｓｔａｒｔＬ／Ｒを生成してラダー抵抗８＿５の一端に供給し、遠端振幅レベル生成回路１２＿２は、遠端振幅調整レジスタｄ／ｆ（５＿４）に基づいて、遠端振幅電圧ＶｅｎｄＬ／Ｒを生成してラダー抵抗８＿５の他端に供給する。ラダー抵抗８＿５は、近端振幅電圧ＶｓｔａｒｔＬ／Ｒから遠端振幅電圧ＶｅｎｄＬ／Ｒまでを８階調の電圧に分圧してスイッチ９＿９に供給する。走査タイミング生成回路４は、ゲート駆動回路群１＿Ｌ／Ｒの各ゲート駆動回路１＿１〜１＿ｍに走査タイミング信号を供給するのと同期して、スイッチ９＿９を制御し、ゲート駆動回路群１＿Ｌ／Ｒの各ゲート駆動回路１＿１〜１＿ｍに電源を供給する。スイッチ９＿９の選択状態と、出力電圧Ｖｒｅｆ０Ｌ／Ｒとの関係は、図３に示した真理値表と、下記の式３によって規定される。
【０１０１】
【数３】
2015045726.tif 000005
【０１０２】
図１２は、第３の構成例の出力振幅調整回路３の動作を表す波形図である。横軸は時間であり、縦軸はＶＳＳを基準とするゲート駆動回路の出力振幅である。ゲート線を近端から遠端までの８個のグループに分け、時刻ｔ０からｔ１までは、近端に最も近いグループのゲート線を駆動する期間であり、ゲート駆動回路の出力振幅はＶｓｔａｒｔである。その後、順次ゲート駆動回路の出力振幅を階段状に上昇させる。時刻ｔ７からｔ８までは、遠端に最も近いグループのゲート線を駆動する期間であり、ゲート駆動回路の出力振幅はＶｅｎｄとなる。
【０１０３】
図１０は、出力振幅調整回路３の第４の構成例を表す回路図である。出力振幅調整回路３は、ラダー抵抗８＿６とスイッチ９＿１０〜９＿１２と近端振幅調整レジスタｃ／ｅ（５＿３）と遠端振幅調整レジスタｄ／ｆ（５＿４）とを含んで構成される。ラダー抵抗８＿６は、図８のラダー抵抗８＿４と同様に、高電位側電源ＶＧＨにＲａ１、低電位側電源ＶＧＬにＲａ２がそれぞれ接続され、その間に複数のＲａ０が互いに直列接続され、抵抗分圧された階調電圧を出力する。抵抗Ｒａ１の値は遠端振幅調整レジスタｄ／ｆ（５＿４）によって調整され、抵抗Ｒａ２の値は近端振幅調整レジスタｃ／ｅ（５＿３）によって調整される。スイッチ９＿１０〜９＿１２のオン／オフ状態の組合せによって決まる電圧が、ボルテージフォロワ回路７＿６に供給され、ボルテージフォロワ回路７＿６により、ゲート駆動回路１に電源電圧Ｖｒｅｆ０Ｌ／Ｒとして供給される。スイッチ９＿１０〜９＿１２のオン／オフ状態と、出力電圧Ｖｒｅｆ０Ｌ／Ｒとの関係は、図５に示した真理値表と、前述の式２によって規定される。近端振幅調整レジスタｃ／ｅ（５＿３）と遠端振幅調整レジスタｄ／ｆ（５＿４）により、末端の抵抗Ｒａ１とＲａ２の値を調整することにより、近端のゲート線を駆動するときのゲート駆動回路１の出力振幅がＶｓｔａｒｔＬ／Ｒに、遠端のゲート線を駆動するときのゲート駆動回路１の出力振幅がＶｅｎｄＬ／Ｒになるように設定する。走査タイミング生成回路４によって、図９に示した出力振幅調整回路３に対する制御と同様の同期制御を行うことにより、図１２に示したのと同様に、ゲート駆動回路の出力振幅を階段状に上昇させる制御を行うことができる。
【０１０４】
図１１は、出力振幅調整回路３の第５の構成例を表す回路図である。出力振幅調整回路３は、図７等と同様に、第１ゲート駆動回路群１＿Ｌ（１＿１、１＿３、…１＿ｍ−１）に電源Ｖｒｅｆ０Ｌを供給する。第１ゲート駆動回路群１＿Ｌを構成するゲート駆動回路１＿１、１＿３、…１＿ｍ−１は、それぞれＣＭＯＳインバータで、電源Ｖｒｅｆ０とＶＳＳが供給され、走査タイミング生成回路４から供給される走査タイミングを、反転増幅してゲート線群Ｇ１，Ｇ３，…Ｇｍ−１を駆動する。
【０１０５】
出力振幅調整回路３は、ＰＷＭ回路１３と、チャージポンプ１４と、ローパスフィルタ１５と、ボルテージフォロワ回路７＿７とを含んで構成される。ＰＷＭ回路１３は、パルス幅変調（ＰＷＭ：Pulse Width Modulation）回路であり、例えばデューティ比０％から１００％までパルス幅が制御されたパルスを出力する。ＣＭＯＳインバータと同様に構成されるチャージポンプ１４は、高電位側電源に遠端ゲート線に対する出力振幅に相当する電圧Ｖｅｎｄが、低電位側電源に近端ゲート線に対する出力振幅に相当する電圧Ｖｓｔａｒｔがそれぞれ接続され、入力端子にデューティ比０％のパルスが入力されると、出力端子からＶｅｎｄが出力され、入力端子にデューティ比１００％のパルスが入力されると、出力端子からＶｓｔａｒｔが出力される。チャージポンプ１４の出力は、ローパスフィルタ１５によって平滑され、ボルテージフォロワ７＿７に供給される。ＰＷＭのデューティ比と出力電圧Ｖｒｅｆ０の関係は、下式を使って算出することができる。
【０１０６】
【数４】
2015045726.tif 000006
【０１０７】
デューティ比を０％から１００％まで変調するとしたのは、理解を容易にするための一例であって、実際の変調度はある程度の余裕を持たせ、例えば５％から９５％などとし、それに応じてチャージポンプ１４に供給する低電位側電源はＶｓｔａｒｔよりも低めに、高電位側電源はＶｅｎｄより高めに設定される。
【０１０８】
図１３は、第５の構成例の出力振幅調整回路３の動作を表す波形図である。図１２と同様に、横軸は時間であり、縦軸はＶＳＳを基準とするゲート駆動回路の出力振幅である。時刻ｔ０には近端のゲート線が出力振幅Ｖｓｔａｒｔによって駆動され、出力振幅は時刻ｔ８に至るまで連続的に上昇され、遠端のゲート線が駆動される時刻ｔ８には、出力振幅はＶｅｎｄになる。
【０１０９】
これにより、駆動されるゲート線までの配線長に基づいて、ゲート駆動回路の出力振幅を、近端から遠端にかけて連続的に調整することができ、発生する輝度ムラを低減することができる。
【０１１０】
〔実施形態４〕＜表示パネル側に表示駆動回路＞
図１４は、実施形態４に係る表示パネル８０の構成を表すブロック図である。表示パネル８０は、アクティブマトリクス８１を挟んで左右に、パネル内シフトレジスタ８２＿Ｌと８２＿Ｒとを備える。アクティブマトリクス８１は、基板に垂直方向から見たときに上下方向に配線される複数のソース線Ｓ１〜Ｓｘと左右方向に配線される複数のゲート線Ｇ１〜Ｇｍとを有し、ソース線Ｓ１〜Ｓｘとゲート線Ｇ１〜Ｇｍとが互いに交差する複数の箇所のそれぞれに画素が配置される。左側に配置されるパネル内シフトレジスタ８２＿Ｌは、ゲート線群Ｇ１，Ｇ３，…Ｇｍ−１を駆動する第１ゲート駆動回路群１＿１、１＿３、…１＿ｍ−１と、第１ゲート駆動回路群１＿１、１＿３、…１＿ｍ−１に走査タイミング信号を順次供給する、シフトレジスタを含んで構成される。パネル内シフトレジスタ８２＿Ｌには、電源ＧＶＤＤ１とＧＶＳＳ１、シフトレジスタを制御するためのクロックや起動信号などの制御信号ＳＯＵＴ１１〜ＳＯＵＴ１ｎが供給される。右側に配置されるパネル内シフトレジスタ８２＿Ｒは、ゲート線群Ｇ２，Ｇ４，…Ｇｍを駆動する第２ゲート駆動回路群１＿２、１＿４、…１＿ｍと、第１ゲート駆動回路群第２ゲート駆動回路群１＿２、１＿４、…１＿ｍに走査タイミング信号を順次供給する、シフトレジスタを含んで構成される。パネル内シフトレジスタ８２＿Ｒには、電源ＧＶＤＤ２とＧＶＳＳ２、シフトレジスタを制御するためのクロックや起動信号などの制御信号ＳＯＵＴ２１〜ＳＯＵＴ２ｎが供給される。シフトレジスタとゲート駆動回路１は、特に制限されないが例えば、表示パネル８０のガラス等の基板上に低温ポリシリコン（ＬＴＰ）等による薄膜トランジスタ（ＴＦＴ）を用いて形成されることができる。
【０１１１】
図１５は、実施形態４に係る表示駆動装置１０の構成を表すブロック図である。表示駆動装置１０は、出力振幅調整回路３と、走査タイミング生成回路４と、図示を省略されたソース駆動回路２とを含んで構成される。出力振幅調整回路３は、パネル電源発生回路ａ〜ｄ（１６＿ａ〜１６＿ｄ）と、パネル電源調整レジスタａ〜ｄ（１７＿ａ〜１７＿ｄ）と、インバータ１８＿１１〜１８＿１ｎと１８＿２１〜１８＿２ｎとを含んで構成される。パネル電源発生回路ａ（１６＿ａ）はパネル電源調整レジスタａ（１７＿ａ）によって指定されるパラメータに基づいてＧＶＤＤ１を発生し、パネル電源発生回路ｂ（１６＿ｂ）はパネル電源調整レジスタｂ（１７＿ｂ）によって指定されるパラメータに基づいてＧＶＳＳ１を発生し、左側のパネル内シフトレジスタ８２＿Ｌに供給する。インバータ１８＿１１〜１８＿１ｎは、電源としてＧＶＤＤ１とＧＶＳＳ１が供給され、走査タイミング生成回路４から供給される制御信号をレベル変換して、左側のパネル内シフトレジスタ８２＿Ｌに制御信号ＳＯＵＴ１１〜ＳＯＵＴ１ｎを供給する。パネル電源発生回路ｃ（１６＿ｃ）はパネル電源調整レジスタｃ（１７＿ｃ）によって指定されるパラメータに基づいてＧＶＤＤ２を発生し、パネル電源発生回路ｄ（１６＿ｄ）はパネル電源調整レジスタｄ（１７＿ｄ）によって指定されるパラメータに基づいてＧＶＳＳ２を発生し、右側のパネル内シフトレジスタ８２＿Ｒに供給する。インバータ１８＿２１〜１８＿２ｎは、電源としてＧＶＤＤ２とＧＶＳＳ２が供給され、走査タイミング生成回路４から供給される制御信号をレベル変換して、右側のパネル内シフトレジスタ８２＿Ｒに制御信号ＳＯＵＴ２１〜ＳＯＵＴ２ｎを供給する。
【０１１２】
これにより、左側から駆動されるゲート線群Ｇ１，Ｇ３，…Ｇｍ−１を駆動するための出力振幅はパネル電源調整レジスタａとｂ（１７＿ａと１７＿ｂ）によって、右側から駆動されるゲート線群Ｇ２，Ｇ４，…Ｇｍを駆動するための出力振幅はパネル電源調整レジスタｃとｄ（１７＿ｃと１７＿ｄ）によって、それぞれ独立に設定される。そのため、ゲート駆動回路１を内蔵する表示パネル８０に接続される表示駆動装置１０においても、左右の引き回し配線の経路や配線抵抗と配線容量の相違に起因する、輝度ムラを低減することができる。
【０１１３】
図１６は、実施形態４に係る出力振幅調整回路３の第１の構成例を表す回路図である。
【０１１４】
出力振幅調整回路３は、左右のパネル内シフトレジスタ８２＿Ｌと８２＿Ｒに接続される回路を含んで構成されるが、図１６には、パネル内シフトレジスタ８２＿Ｌに接続される回路のみが示される。出力振幅調整回路３は、パネル電源調整レジスタａとｂ（１７＿ａと１７＿ｂ）と、パネル電源発生回路ａとｂ（１６＿ａと１６＿ｂ）と、抵抗ラダー８＿７と、スイッチ９＿１３と、ボルテージフォロワ回路７＿７と、インバータ１８＿１１〜１８＿１ｎとを含んで構成される。パネル電源発生回路ｂ（１６＿ｂ）はパネル電源調整レジスタｂ（１７＿ｂ）によって指定されるパラメータに基づいてＧＶＳＳ１を発生して、抵抗ラダー８＿７とボルテージフォロワ回路７＿７とインバータ１８＿１１〜１８＿１ｎの低電位側電源とし、パネル内シフトレジスタ８２＿Ｌに供給する。パネル電源発生回路ａ（１６＿ａ）はパネル電源調整レジスタａ（１７＿ａ）によって指定されるパラメータに基づいてＧＶＤＤ１よりも高い電圧ＶＧＨを発生して、抵抗ラダー８＿７に供給する。抵抗ラダー８＿７は、抵抗分圧された階調電位から、スイッチ９＿１３によって選択された電位をＧＶＤＤ１として生成し、ボルテージフォロワ回路７＿７によって電流増幅を行って、インバータ１８＿１１〜１８＿１ｎの高電位側電源とパネル内シフトレジスタ８２＿Ｌに供給する。インバータ１８＿１１〜１８＿１ｎは、走査タイミング生成回路４から供給される制御信号をレベル変換して、制御信号ＳＯＵＴ１１〜ＳＯＵＴ１ｎを出力する。スイッチ９＿１３は、ＳＷ０からＳＷ７までの８個の入力接点から１個を選択して出力するスイッチであり、ＳＷ０からＳＷ７までのどの接点が選択されたかにより、図３に示したのと同様に抵抗選択値ＲａΣが変わり、出力される階調電圧ＧＶＤＤ１が選択される。出力される階調電圧ＧＶＤＤ１の電圧は、前述の式１と同様の計算式により算出される。この例では、８階調の階調電圧から選択する例を示したが、階調数は任意に変更することができる。
【０１１５】
スイッチ９＿１３は、図示されるように、走査タイミング生成回路４により、制御信号ＳＯＵＴ１１〜ＳＯＵＴ１ｎと同期して制御されるように構成されても良い。実施形態３に示した出力振幅調整回路３と同様に、パネル内シフトレジスタ８２＿Ｌ内のゲート駆動回路が、遠端のゲート線を駆動するタイミングに合わせて、表示駆動装置１０が出力するＧＶＤＤ１を最も高くし、近端のゲート線を駆動するタイミングに合わせて、表示駆動装置１０が出力するＧＶＤＤ１を最も低くする。例えば図１２に示されるように、階段状に制御される。ゲート駆動回路をパネル内に形成することにより、ゲート駆動回路からゲート線までの配線の長さは、短くかつ一定にすることができるが、表示駆動装置１０からパネル内シフトレジスタ８２＿Ｌ内の各ゲート駆動回路までの電源（ＧＶＤＤ１とＧＶＳＳ１）の配線長が、遠端のゲート駆動回路までは最も長く、近端のゲート駆動回路までは最も短くなる。電源の配線長の相違により、電圧降下の大きさが変わり、ゲート駆動回路から出力されるゲート駆動信号の出力振幅も変わることとなる。遠端のゲート線を駆動するための、ゲート駆動回路の出力振幅は、最も小さくなる。遠端のゲート線が駆動されるときの表示駆動装置１０が出力するＧＶＤＤ１を最も高くして、電源配線による電圧降下を補償することにより、遠端と近端のゲート線が駆動される出力振幅を、同じ振幅値に合わせるように制御することができる。
【０１１６】
駆動されるゲート線までの電源配線（ＧＶＤＤ１，ＧＶＳＳ１，ＧＶＤＤ２，ＧＶＳＳ２）の配線長に基づいて、ゲート駆動回路の出力振幅を調整することができ、遠端のゲート線に対する出力振幅を、近端のゲート線に対する出力振幅よりも大きくすることができる。これにより、電源配線の配線抵抗と配線容量による電圧降下に起因する、ゲート駆動回路の出力振幅の減衰を補償して、発生する輝度ムラをさらに低減することができる。
【０１１７】
図１７は、出力振幅調整回路３の第２の構成例を表す回路図である。図１７も同様に、パネル内シフトレジスタ８２＿Ｌに接続される回路のみが示される。出力振幅調整回路３は、パネル電源調整レジスタａ〜ｂ（１７＿ａ〜１７＿ｂ）と、パネル電源発生回路ａ〜ｂ（１６＿ａ〜１６＿ｂ）と、抵抗ラダー８＿８と、スイッチ９＿１４と９＿１５と９＿１６と、ボルテージフォロワ回路７＿８と、インバータ１８＿１１〜１８＿１ｎとを含んで構成される。パネル電源発生回路ｂ（１６＿ｂ）はパネル電源調整レジスタｂ（１７＿ｂ）によって指定されるパラメータに基づいてＧＶＳＳ１を発生して、抵抗ラダー８＿８とボルテージフォロワ回路７＿８とインバータ１８＿１１〜１８＿１ｎの低電位側電源とし、パネル内シフトレジスタ８２＿Ｌに供給する。パネル電源発生回路ａ（１６＿ａ）はパネル電源調整レジスタａ（１７＿ａ）によって指定されるパラメータに基づいてＧＶＤＤ１よりも高い電圧ＶＧＨを発生して、抵抗ラダー８＿８に供給する。抵抗ラダー８＿８は、抵抗分圧された階調電位から、スイッチ９＿１４と９＿１５と９＿１６によって選択された電位をＧＶＤＤ１として生成し、ボルテージフォロワ回路７＿８によって電流増幅を行って、インバータ１８＿１１〜１８＿１ｎの高電位側電源とパネル内シフトレジスタ８２＿Ｌに供給する。インバータ１８＿１１〜１８＿１ｎは、走査タイミング生成回路４から供給される制御信号をレベル変換して、制御信号ＳＯＵＴ１１〜ＳＯＵＴ１ｎを供給する。スイッチ９＿１４と９＿１５と９＿１６の３個のスイッチのオン／オフの組合せによって、前述の図５に示したのと同様に抵抗選択値ＲａΣが変わり、出力される階調電圧Ｖｒｅｆ０Ｌが選択される。出力される階調電圧Ｖｒｅｆ０Ｌの電圧は、前述の式２と同様の計算式により算出される。この例では、８階調の階調電圧から選択する例を示したが、階調数は任意に変更することができる。
【０１１８】
スイッチ９＿１４と９＿１５と９＿１６は、図示されるように、走査タイミング生成回路４により、制御信号ＳＯＵＴ１１〜ＳＯＵＴ１ｎと同期して制御されるように構成されても良い。図１６に示した例と同様に、パネル内シフトレジスタ８２＿Ｌ内のゲート駆動回路が、遠端のゲート線を駆動するタイミングに合わせて、表示駆動装置１０が出力するＧＶＤＤ１を最も高くし、近端のゲート線を駆動するタイミングに合わせて、表示駆動装置１０が出力するＧＶＤＤ１を最も低くする。例えば図１２に示されるように、階段状に制御される。これにより、電源配線（ＧＶＤＤ１，ＧＶＳＳ１，ＧＶＤＤ２，ＧＶＳＳ２）の配線抵抗と配線容量による電圧降下に起因する、ゲート駆動回路の出力振幅の減衰を補償して、発生する輝度ムラをさらに低減することができる。
【０１１９】
図１８は、出力振幅調整回路３の第３の構成例を表す回路図である。図１８も同様に、パネル内シフトレジスタ８２＿Ｌに接続される回路のみが示される。出力振幅調整回路３は、パネル電源調整レジスタａとｂ（１７＿ａと１７＿ｂ）と、パネル電源発生回路ａとｂ（１６＿ａと１６＿ｂ）と、ＰＷＭ回路１３と、チャージポンプ１４と、ローパスフィルタ１５と、ボルテージフォロワ回路７＿９と、インバータ１８＿１１〜１８＿１ｎとを含んで構成される。パネル電源発生回路ｂ（１６＿ｂ）はパネル電源調整レジスタｂ（１７＿ｂ）によって指定されるパラメータに基づいてＧＶＳＳ１を発生して、インバータ１８＿１１〜１８＿１ｎを含む出力振幅調整回路３内共通の低電位側電源とし、合せてパネル内シフトレジスタ８２＿Ｌに供給する。パネル電源発生回路ａ（１６＿ａ）はパネル電源調整レジスタａ（１７＿ａ）によって指定されるパラメータに基づいてＧＶＤＤ１よりも高い電圧Ｖｅｎｄを発生して、チャージポンプ１４に供給する。ＰＷＭ回路１３は、走査タイミング生成回路４から供給される走査タイミング信号に同期して、チャージポンプ１４に入力されるパルスのデューティ比を制御する。例えば遠端のゲート線を駆動するときのＧＶＤＤ１がＶｅｎｄと等しく、近端のゲート線を駆動するときのＧＶＤＤ１はそれよりも１０％降下させるとき、即ち、遠端のゲート線の振幅が近端に比べて１０％低いとき、デューティ比は、９０％から１００％の間で制御される。これにより、駆動されるゲート線までの電源配線（ＧＶＤＤ１，ＧＶＳＳ１，ＧＶＤＤ２，ＧＶＳＳ２）の配線長に基づいて、ゲート駆動回路の出力振幅を、近端から遠端にかけて連続的に調整することができ、発生する輝度ムラを低減することができる。
【０１２０】
ＶｓｔａｒｔをＧＶＳＳ１と分離して近端のゲート線を駆動するときのＧＶＤＤ１とし、図１１と同様に、デューティ比を０％から１００％の間で制御するように構成してもよい。この場合、ＧＶＤＤ１は、実施形態３と同様に、図１３に示すように、近端から遠端にかけて連続的に調整される。
【０１２１】
〔実施形態５〕＜自己自動補正＞
図１９は、実施形態５に係る表示装置１００の構成を表す説明図である。表示装置１００は、表示パネル８０とタッチパネル９０を含んで構成される。表示パネル８０は、基板に垂直方向から見たときに上下方向に配線される複数のソース線Ｓ１〜Ｓｘと左右方向に配線される複数のゲート線Ｇ１〜Ｇｍとが互いに交差する複数の箇所のそれぞれに画素が配置された、アクティブマトリクス型表示パネルである。タッチパネル９０は、上下方向に配線されるタッチ検出線９１と左右方向に配線されるタッチ検出線９２とを備える自己容量型タッチセンサパネルであり、例えばインセル方式またはオンセル方式により、表示パネル８０に積層して形成される。表示パネル８０のソース線Ｓ１〜Ｓｘにはソース駆動回路２が接続され、ゲート線Ｇ１〜Ｇｍには左側と右側のゲート駆動回路１＿Ｌと１＿Ｒが接続される。図１９では、左側のゲート駆動回路１＿Ｌは図示が省略されている。タッチパネル９０のタッチ検出線９１のそれぞれには受信回路（ＲＸｘ）９３が接続され、タッチ検出線９２のそれぞれには受信回路（ＲＸｙ）９４が接続され、タッチ操作による容量変化を検出することにより、タッチの個数や位置を検出する。
【０１２２】
ソース駆動回路２、ゲート駆動回路１＿Ｌと１＿Ｒ、及び、受信回路（ＲＸｘとＲＸｙ）９３と９４は、例えば、単一半導体基板上に形成された表示駆動装置１０として構成され、表示パネル８０の基板上にフリップチップ実装される。一部の回路が別の半導体チップに形成されてもよく、さらには、表示パネル８０またはタッチパネル９０の基板上のＴＦＴを使って形成されてもよい。
【０１２３】
表示装置１００では、ゲート駆動回路１によって駆動されたゲート線の振幅を、タッチ検出線９１と９２の一方または両方に現れる信号の振幅から推定し、遠端と近端のゲート線が同じ振幅になるように調整する、自己自動補償（セルフ・オートキャリブレーション）を行うことができる。その方法の一例を以下に示す。
【０１２４】
ゲート駆動回路１＿Ｒにより、近端Ａのゲート線Ｇｍをゲート振幅Ｖｓｔａｒｔで駆動し、そのゲート線Ｇｍと並行するタッチ検出線９２のうちの近端Ｃに現れる振幅受信レベルを、受信回路ＲＸｙ９４で検出する。次に、ゲート駆動回路１＿Ｒにより、遠端Ｂのゲート線Ｇ２をゲート振幅Ｖｅｎｄで駆動し、そのゲート線Ｇ２と並行するタッチ検出線９２のうちの遠端Ｄに現れる振幅受信レベルを、受信回路ＲＸｙ９４で検出する。近端Ｃゲート振幅受信レベルと遠端Ｄゲート振幅受信レベルが等しくなるように、ゲート振幅ＶｓｔａｒｔとＶｅｎｄの一方または両方を調整する。例えば、近端Ａの振幅を固定し、遠端Ｂの振幅送信レベルを変化させ、その都度、遠端Ｄゲート振幅受信レベルの値を、近端Ｃゲート振幅受信レベルと比較し、値が等しくなるまで、繰り返す。値が等しくなったときの遠端Ｂゲート振幅設定値Ｖｅｎｄを、ゲート振幅補正値として、表示補正動作に用いる。左側であるゲート駆動回路１＿Ｌ側は、右側の振幅受信レベルと同じ振幅受信レベルが得られるように調整した上で、上記と同様の遠端と近端の調整を行なう。ここで、「等しい」あるいは「同じ」振幅、電圧、レベルは、厳密に等しいことを要件とするものではなく、等しくなる方向、或いは同じになる方向、即ち差が小さくなる方向に調整されればよい。結果として輝度のムラが視認できない程度まで、差が小さくなればよいからである。
【０１２５】
これにより、タッチパネル９０が積層された表示パネル８０を駆動する表示駆動装置１０において、ゲート配線の左右の引き回し経路や配線層の相違に起因する輝度ムラを、個体ごとの特性に合わせて低減することができる。さらに、上記のような機能を有する自己自動補償（セルフ・オートキャリブレーション）回路を、表示駆動装置１０に内蔵することも可能である。一方、そのような補償手段をキャリブレーションの時にのみ外付けして、補償値を表示駆動装置内の不揮発性メモリに保持するように構成しても良い。補償値を不揮発性メモリに保存し、電源投入やリセットの度にレジスタにロードされるように構成することにより、補正された表示動作の起動を早くすることができる。
【０１２６】
また、自己自動補償の期間は、ソース駆動回路２による駆動を停止して、ソース線Ｓ１〜Ｓｘがハイインピーダンスになるように制御するとよい。これにより、タッチ検出線によるゲート線の信号振幅の検出感度を、さらに向上させることができる。
【０１２７】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２８】
例えば、ゲート駆動回路１、ソース駆動回路２、出力振幅調整回路３、走査タイミング生成回路４等は、それらの機能を備えていればよく、別の名称の機能ブロックまたは機能モジュールに、他の回路と渾然一体に形成されても良い。また、全てを単一チップの半導体集積回路に内蔵するように形成しても良く、あるいは、一部を別チップまたは表示パネル８０などの基板上のＴＦＴで形成してもよい。
【符号の説明】
【０１２９】
１  ゲート駆動回路
２  ソース駆動回路
３  出力振幅調整回路
４  走査タイミング生成回路
５  振幅調整レジスタ
６  階調レベル生成回路
７  ボルテージフォロワ回路
８  抵抗ラダー
９  スイッチ
１０  表示駆動装置
１１  中間値生成回路
１２  振幅レベル生成回路
１３  ＰＷＭ回路
１４  チャージポンプ
１５  ローパスフィルタ
１６  パネル電源発生回路
１７  パネル電源調整レジスタ
１８  インバータ
８０  表示パネル
８１  アクティブマトリクス
８２  パネル内シフトレジスタ
９０  タッチパネル
９１、９２  タッチ検出線
９３、９４  受信回路
１００  表示装置
【図１】
2015045726.tif 000007
【図２】
2015045726.tif 000008
【図３】
2015045726.tif 000009
【図４】
2015045726.tif 000010
【図５】
2015045726.tif 000011
【図６】
2015045726.tif 000012
【図７】
2015045726.tif 000013
【図８】
2015045726.tif 000014
【図９】
2015045726.tif 000015
【図１０】
2015045726.tif 000016
【図１１】
2015045726.tif 000017
【図１２】
2015045726.tif 000018
【図１３】
2015045726.tif 000019
【図１４】
2015045726.tif 000020
【図１５】
2015045726.tif 000021
【図１６】
2015045726.tif 000022
【図１７】
2015045726.tif 000023
【図１８】
2015045726.tif 000024
【図１９】
2015045726.tif 000025