(57)【要約】【課題】  逆導通ＩＧＢＴにおいて、ゲート干渉を抑制する技術を提供すること。【解決手段】  逆導通ＩＧＢＴ１の半導体層１０は、トレンチゲート３０に接しているｎ型のドリフト領域１４、ドリフト領域１４上に設けられているとともにトレンチゲート３０に接しているｐ型のボディ領域１５、ボディ領域１５上に設けられているとともにトレンチゲート３０に接しているｎ型のエミッタ領域１７及びエミッタ領域１７上に設けられているとともにエミッタ領域１７とエミッタ電極２４の間に介在しているｐ型の介在領域１８を有している。介在領域１８とエミッタ領域１７が、トンネルダイオードを構成する。【選択図】図１
2015095467.tif 000002
【特許請求の範囲】
【請求項１】
逆導通ＩＧＢＴであって、
半導体層と、
絶縁ゲートと、
前記半導体層の表面に設けられているエミッタ電極と、を備えており、
前記半導体層は、
前記絶縁ゲートに接している第１導電型のドリフト領域と、
前記ドリフト領域上に設けられており、前記絶縁ゲートに接している第２導電型のボディ領域と、
前記ボディ領域上に設けられており、前記絶縁ゲートに接している第１導電型のエミッタ領域と、
前記エミッタ領域上に設けられており、前記エミッタ領域と前記エミッタ電極の間に介在している第２導電型の介在領域と、を有しており、
前記介在領域と前記エミッタ領域が、トンネルダイオードを構成する逆導通ＩＧＢＴ。
【請求項２】
前記半導体層は、
前記ドリフト領域下の一部に設けられている第２導電型のコレクタ領域と、
前記ドリフト領域下の他の一部に設けられている第１導電型のカソード領域と、をさらに有する請求項１に記載の逆導通ＩＧＢＴ。
【請求項３】
前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記介在領域は、少なくとも前記ダイオード範囲に設けられている請求項２に記載の逆導通ＩＧＢＴ。
【請求項４】
前記介在領域は、前記ＩＧＢＴ範囲にも設けられている請求項３に記載の逆導通ＩＧＢＴ。
【請求項５】
前記絶縁ゲートは、前記半導体層の前記表面から深部に向けて伸びているトレンチゲートを有する請求項１〜４のいずれか一項に記載の逆導通ＩＧＢＴ。
【請求項６】
逆導通ＩＧＢＴであって、
半導体層と、
絶縁ゲートと、
前記半導体層の表面に設けられているエミッタ電極と、を備えており、
前記半導体層は、
前記絶縁ゲートに接している第１導電型のドリフト領域と、
前記ドリフト領域上に設けられており、前記絶縁ゲートに接している第２導電型のボディ領域と、
前記ボディ領域上に設けられており、前記絶縁ゲートに接している第１導電型のエミッタ領域と、
前記エミッタ領域上に設けられており、前記エミッタ領域と前記エミッタ電極の間に介在している第２導電型の介在領域と、を有しており、
前記介在領域の不純物濃度は、１×１０20ｃｍ-3以上であり、
前記エミッタ領域の不純物濃度は、１×１０20ｃｍ-3以上である逆導通ＩＧＢＴ。
【請求項７】
前記半導体層は、
前記ドリフト領域下の一部に設けられている第２導電型のコレクタ領域と、
前記ドリフト領域下の他の一部に設けられている第１導電型のカソード領域と、をさらに有する請求項６に記載の逆導通ＩＧＢＴ。
【請求項８】
前記半導体層を平面視したときに、前記コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、前記カソード領域が存在する範囲をダイオード範囲としたときに、前記介在領域は、少なくとも前記ダイオード範囲に設けられている請求項７に記載の逆導通ＩＧＢＴ。
【請求項９】
前記介在領域は、前記ＩＧＢＴ範囲にも設けられている請求項８に記載の逆導通ＩＧＢＴ。
【請求項１０】
前記絶縁ゲートは、前記半導体層の前記表面から深部に向けて伸びているトレンチゲートを有する請求項６〜９のいずれか一項に記載の逆導通ＩＧＢＴ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆導通ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）に関する。
【背景技術】
【０００２】
ＩＧＢＴ構造が形成されている半導体層内にダイオード構造を一体化させた逆導通ＩＧＢＴが開発されている。図８に示されるように、この種の逆導通ＩＧＢＴは、３相インバータを構成する６つのトランジスタＴｒ１−６に用いられることが多く、ダイオード構造がフリーホイールダイオード（Free Wheeling Diode：FWD）として動作する。
【０００３】
図９に、トランジスタＴｒ１-６の各々に入力するゲート信号のタイミングチャートを示す。上下のトランジスタのゲート信号の位相は約１８０度ずれており、Ｕ相とＶ相のトランジスタのゲート信号の位相は約１２０度ずれており、Ｖ相とＷ相のトランジスタのゲート信号の位相は約１２０度ずれている。
【０００４】
例えば、時間ｔ１では、トランジスタＴｒ１，Ｔｒ３，Ｔｒ６のＩＧＢＴ構造を介して電流が流れる。時間ｔ３では、トランジスタＴｒ２，Ｔｒ３，Ｔｒ６のＩＧＢＴ構造を介して電流が流れる。ここで、時間ｔ１から時間ｔ３に移行する過渡期である時間ｔ２では、トランジスタＴｒ２のダイオード構造を介して還流電流が流れるとともに、トランジスタＴｒ２のゲート信号がオンである。このように、３相インバータでは、ダイオード構造に還流電流が流れているときに、対応するゲートにゲート電圧が印加されるモードが存在する。
【０００５】
ゲートにゲート電圧が印加されると、チャネルを介してｎ型ドリフト領域とｎ型エミッタ領域が接続される。ｎ型エミッタ領域とｐ型ボディ領域の双方は共通のエミッタ電極に接続されている。このため、ゲートにゲートオン電圧が印加されると、ｐ型ボディ領域とｎ型ドリフト領域で構成されるダイオード構造の順方向に十分な電圧が印加され難くなる。図１０に示されるように、この現象はゲート干渉と呼ばれており、ゲート信号のオン・オフに依存して、ダイオード構造の順方向電圧が大きく変動する。
【０００６】
特許文献１には、このようなゲート干渉に対策するために、ダイオード構造に還流電流が流れていることを検出してゲート信号を遮断するように構成された外部回路を設ける技術が提案されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−７２８４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１のように、外部回路を設ける技術では、制御が複雑となり、コスト増加も問題となる。本願明細書では、逆導通ＩＧＢＴの内部構造を工夫することによってゲート干渉を改善する技術を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本願明細書で開示される逆導通ＩＧＢＴの一実施形態は、半導体層、絶縁ゲート、及び半導体層の表面に設けられているエミッタ電極を備えている。半導体層は、絶縁ゲートに接している第１導電型のドリフト領域、ドリフト領域上に設けられているとともに絶縁ゲートに接している第２導電型のボディ領域、ボディ領域上に設けられているとともに絶縁ゲートに接している第１導電型のエミッタ領域、及びエミッタ領域上に設けられているとともにエミッタ領域とエミッタ電極の間に介在している第２導電型の介在領域を有する。介在領域とエミッタ領域が、トンネルダイオードを構成する。
【００１０】
本願明細書で開示される逆導通ＩＧＢＴの他の一実施形態は、半導体層、絶縁ゲート、及び半導体層の表面に設けられているエミッタ電極を備えている。半導体層は、絶縁ゲートに接している第１導電型のドリフト領域、ドリフト領域上に設けられているとともに絶縁ゲートに接している第２導電型のボディ領域、ボディ領域上に設けられているとともに絶縁ゲートに接している第１導電型のエミッタ領域、及びエミッタ領域上に設けられているとともにエミッタ領域とエミッタ電極の間に介在している第２導電型の介在領域を有する。介在領域の不純物濃度は、１×１０20ｃｍ-3以上である。エミッタ領域の不純物濃度は、１×１０20ｃｍ-3以上である。なお、ここでいう不純物濃度は、キャリア濃度と言い換えることができ、以下同様である。
【００１１】
上記実施形態の逆導通ＩＧＢＴはいずれも、第２導電型の介在領域と第１導電型のエミッタ領域の間にダイオードが形成される。このダイオードの電圧降下によって、ボディ領域とドリフト領域の間に内蔵されたダイオード構造に必要な順方向電圧が印加されるので、ゲート干渉が抑えられる。さらに、上記実施形態の逆導通ＩＧＢＴではいずれも、介在領域とエミッタ領域の間に形成されるダイオードがトンネルダイオードとして機能する。このため、ＩＧＢＴ構造がオンするときに、介在領域を介してトンネル電流が流れるので、ＩＧＢＴ構造のオン電圧の増加が抑えられる。
【図面の簡単な説明】
【００１２】
【図１】実施例の逆導通ＩＧＢＴの要部断面図を模式的に示す。
【図２】実施例の逆導通ＩＧＢＴの等価回路を示す。
【図３】実施例の逆導通ＩＧＢＴの介在領域周辺の要部拡大断面図を模式的に示す。
【図４】実施例の逆導通ＩＧＢＴにおいて、ボディ領域とドリフト領域の間に内蔵されるダイオードのＩＶ特性を示す。
【図５】実施例の逆導通ＩＧＢＴにおいて、介在領域とエミッタ領域とボディ領域の不純物濃度の厚み方向のプロファイルを示す。
【図６】実施例の逆導通ＩＧＢＴのＩＶ特性を示す。
【図７】変形例の逆導通ＩＧＢＴの要部断面図である。
【図８】インバータ回路の回路構成を示す。
【図９】インバータ回路を構成するトランジスタに対するゲート信号のタイミングチャートを示す。
【図１０】逆導通ＩＧＢＴに含まれるダイオード構造の順方向電圧と順方向電流において、ゲート干渉の影響を説明する図である。
【発明を実施するための形態】
【００１３】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（特徴１）本明細書で開示される技術は、ＩＧＢＴ構造が形成されている半導体層内にダイオード構造を一体化させた逆導通ＩＧＢＴに具現化される。
（特徴２）本明細書で開示される逆導通ＩＧＢＴは、エミッタ領域上に設けられているとともにエミッタ領域とエミッタ電極の間に介在している介在領域を有していることを特徴としている。
（特徴３）介在領域とエミッタ領域が、トンネルダイオードを構成してもよい。この場合、介在領域は、介在領域とエミッタ領域が逆バイアスされているときにトンネル電流が流れるように構成されている。この形態によると、ＩＧＢＴ構造がオンするときに、介在領域を介してトンネル電流が流れるので、ＩＧＢＴ構造のオン電圧の増加が抑えられる。
（特徴４）介在領域の不純物濃度は、１×１０20ｃｍ-3以上であってもよい。エミッタ領域の不純物濃度は、１×１０20ｃｍ-3以上であってもよい。このような高濃度の介在領域と高濃度のエミッタ領域は、トンネルダイオードを構成する。この場合、介在領域は、介在領域とエミッタ領域が逆バイアスされているときにトンネル電流が流れるように構成される。この形態によると、ＩＧＢＴ構造がオンするときに、介在領域を介してトンネル電流が流れるので、ＩＧＢＴ構造のオン電圧の増加が抑えられる。
（特徴５）本明細書で開示される逆導通ＩＧＢＴの半導体層は、ドリフト領域下の一部に設けられている第２導電型のコレクタ領域、及びドリフト領域下の他の一部に設けられている第１導電型のカソード領域を備えていてもよい。ここで、ドリフト領域下に設けられるコレクタ領域とカソード領域のレイアウトは特に限定されない。一例では、半導体層を特定の断面で観測したときに、コレクタ領域とカソード領域が交互に配置されるレイアウトであってもよい。
（特徴６）本明細書で開示される逆導通ＩＧＢＴでは、半導体層を平面視したときに、コレクタ領域が存在する範囲をＩＧＢＴ範囲とし、カソード領域が存在する範囲をダイオード範囲としたときに、介在領域は、少なくともダイオード範囲に設けられていてもよい。より好ましくは、介在領域は、ＩＧＢＴ範囲にも設けられていてもよい。
【実施例１】
【００１４】
図１に示されるように、逆導通ＩＧＢＴ１は、ＩＧＢＴ範囲とダイオード範囲に区画された半導体層１０、半導体層１０の裏面を被覆するコレクタ電極２２、半導体層１０の表面を被覆するエミッタ電極２４及び半導体層１０の表層部に形成されている複数のトレンチゲート３０を備えている。一例では、コレクタ電極２２の材料にアルミニウムが用いられており、エミッタ電極２４の材料にアルミニウムが用いられている。トレンチゲート３０は、ポリシリコンを材料とするトレンチゲート電極３２と、そのトレンチゲート電極３２を被覆する酸化シリコンを材料とするゲート絶縁膜３４を有している。一例では、複数のトレンチゲート３０は、半導体層１０の表面を平面視したときに、ストライプ状に配置されている。
【００１５】
図１に示されるように、半導体層１０は、シリコン基板であり、ｐ+型のコレクタ領域１１、ｎ+型のカソード領域１２、ｎ+型のバッファ領域１３、ｎ型のドリフト領域１４、ｐ型のボディ領域１５、ｐ+型のボディコンタクト領域１６、ｎ+型のエミッタ領域１７、及びｐ+型の介在領域１８を含んでいる。
【００１６】
コレクタ領域１１は、半導体層１０の裏層部の一部に設けられている。また、コレクタ領域１１は、ドリフト領域１４下の一部に設けられており、ＩＧＢＴ範囲に配置されている。コレクタ領域１１の不純物濃度は濃く、コレクタ電極２２にオーミック接触している。コレクタ領域１１は、例えば、イオン注入技術を利用して、半導体層１０の裏層部の一部にボロンを導入することで形成されている。
【００１７】
カソード領域１２は、半導体層１０の裏層部の一部に設けられている。また、カソード領域１２は、ドリフト領域１４下の一部に設けられており、ダイオード範囲に配置されている。カソード領域１２の不純物濃度は濃く、コレクタ電極２２にオーミック接触している。カソード領域１２は、例えば、イオン注入技術を利用して、半導体層１０の裏層部の一部にリンを導入することで形成されている。なお、この例では、ＩＧＢＴ範囲とダイオード範囲が明確に区画されるように、複数のトレンチゲート３０に対応して１つのコレクタ領域１１が配置され、複数のトレンチゲート３０に対応して１つのカソード領域１２が配置されている。このレイアウトは一例であり、この例に代えて、様々なレイアウトを採用することができる。例えば、複数のカソード領域１２がコレクタ領域１１に対して分散して配置されたレイアウトであってもよい。
【００１８】
バッファ領域１３は、コレクタ領域１１とボディ領域１５の間、及びカソード領域１２とボディ領域１５の間に設けられており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されている。バッファ領域１３は、例えば、イオン注入技術を利用して、半導体層１０の利面からボロンを導入することで形成されている。
【００１９】
ドリフト領域１４は、バッファ領域１３とボディ領域１５の間に設けられており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されている。ドリフト領域１４は、トレンチゲート３０の底部に接している。ドリフト領域１４は、半導体層１０に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である。
【００２０】
ボディ領域１５は、ドリフト領域１４上に設けられており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されている。ボディ領域１５は、トレンチゲート３０の側面に接している。換言すると、トレンチゲート３０は、半導体層１０の表面から深部に向けて伸びており、ボディ領域１５を貫通してドリフト領域１４に達している。ボディ領域１５は、例えば、イオン注入技術を利用して、半導体層１０の表面からボロンを導入することで形成されている。
【００２１】
複数のボディコンタクト領域１６は、ボディ領域１５上に設けられており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されており、半導体層１０の表面に露出している。ボディコンタクト領域１６の不純物濃度はボディ領域１５よりも濃く、エミッタ電極２４にオーミック接触している。ボディコンタクト領域１６は、例えば、イオン注入技術を利用して、半導体層１０の表層部の一部にボロンを導入することで形成されている。
【００２２】
複数のエミッタ領域１７は、ボディ領域１５上に設けられており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されており、トレンチゲート３０の側面に接している。複数のエミッタ領域１７は、例えば、イオン注入技術を利用して、半導体層１０の表面からリンを導入することで形成されている。
【００２３】
複数の介在領域１８は、エミッタ領域１７上に設けられており、ＩＧＢＴ範囲とダイオード範囲の双方に配置されており、トレンチゲート３０の側面に接している。複数の介在領域１８は、エミッタ領域１７とエミッタ電極２４の間に介在している。このため、エミッタ領域１７は、介在領域１８によってエミッタ電極２４から隔てられており、エミッタ電極２４に接触していない。複数の介在領域１８は、例えば、イオン注入技術を利用して、半導体層１０の表層部の一部にボロンを導入することで形成されている。
【００２４】
図２に、逆導通ＩＧＢＴ１の等価回路を示す。ＭＯＳ構造は、ドリフト領域１４とボディ領域１５とエミッタ領域１７とトレンチゲート３０で構成される。ダイオードＤ１は、ｐ型のボディ領域１５とｎ型のドリフト領域１４の間に構成されるｐｎダイオードである。逆導通ＩＧＢＴ１では、ダイオードＤ１がフリーホイールダイオードとして動作する。抵抗Ｒ１は、ドリフト抵抗を示す。ダイオードＤ２は、ｐ型のコレクタ領域１１とｎ型のバッファ領域１３の間に構成されるｐｎダイオードである。抵抗Ｒ２は、カソード抵抗を示す。逆導通ＩＧＢＴ１は、ダイオードＤ３を有することを特徴としている。ダイオードＤ３は、ｐ型の介在領域１８とｎ型のエミッタ領域１７の間に構成される。
【００２５】
背景技術で説明したように、逆導通ＩＧＢＴ１が３相インバータに用いられた場合、ダイオードＤ１に還流電流が流れているときに、トレンチゲート３０にゲートオン電圧が印加されるモードが存在する。
【００２６】
例えば、介在領域１８が設けられていない例では、トレンチゲート３０にゲートオン電圧が印加されると、トレンチゲート３０の側面の全体にチャネルが形成される。このため、このチャネルを介してエミッタ電極２４とドリフト領域１４が短絡し、ボディ領域１５とドリフト領域１４で構成されるダイオードＤ１の順方向に十分な電圧が印加され難くなるゲート干渉が強く現れる。
【００２７】
一方、本実施例の逆導通ＩＧＢＴ１では、図３に示されるように、介在領域１８とエミッタ領域１７の間にダイオードＤ３が形成されている。このため、電子電流がトレンチゲート３０の側面のチャネルを介して流れるときに、このダイオードＤ３を通過する。換言すれば、トレンチゲート３０の側面のチャネルは、エミッタ電極２４に直接的に接続されておらず、ダイオードＤ３を介してエミッタ電極２４に接続されている。このため、電子電流がダイオードＤ３を流れることにより、ダイオードＤ３の電圧降下によってボディ領域１５とドリフト領域１４の間に内蔵されるダイオードＤ１に順方向電圧が印加される。したがって、本実施例の逆導通ＩＧＢＴ１では、トレンチゲート３０にゲート電圧が印加されていても、エミッタ電極２４とドリフト領域１４が短絡することがなく、ダイオードＤ１には順方向電圧が印加され、還流電流が良好に流れる。このように、逆導通ＩＧＢＴ１では、ゲート干渉が抑えられる。
【００２８】
図４に、ボディ領域１５とドリフト領域１４の間に内蔵されるダイオードＤ１のＩＶ特性を示す。図４に示されるように、ダイオードＤ１のＩＶ特性は、ゲート信号のオン・オフに依存していない。このため、本実施例の逆導通ＩＧＢＴ１では、ゲート干渉が抑制されている。
【００２９】
また、図５に示されるように、本実施例の逆導通ＩＧＢＴ１では、介在領域１８の不純物濃度は濃く、厚みも薄いことを１つの特徴としている。具体的には、介在領域１８の不純物濃度が１×１０20ｃｍ-3以上であり、好ましくは１〜５×１０21ｃｍ-3の範囲である。エミッタ領域１７の不純物濃度が１×１０20ｃｍ-3以上であり、好ましくは１〜５×１０21ｃｍ-3の範囲である。この例では、介在領域１８及びエミッタ領域１７の双方の不純物濃度が約１×１０21ｃｍ-3である。さらに、介在領域１８の厚みはエミッタ領域１７の厚みよりも薄く、０．２μｍ以下であり、好ましくは０．０５〜０．１μｍの範囲である。この例では、介在領域１８の厚みが約０．０５μｍである。なお、この例では、介在領域１８の不純物濃度の厚み方向の半値幅が、約０．１μｍである。このような高濃度のエミッタ領域１７と高濃度の介在領域１８で構成されるダイオードＤ３は、トンネルダイオードとして機能する。このため、ＩＧＢＴ構造がオンするときに、エミッタ領域１７と介在領域１８の間のダイオードＤ３が逆バイアスされることによって、介在領域１８を介してトンネル電流が流れる。このため、ＩＧＢＴ構造がオンするときは、エミッタ領域１７と介在領域１８の間のダイオードＤ３が実質的に消失し、ただの抵抗体と等価とみなすことができる。したがって、ＩＧＢＴ構造を介して流れる電流を阻害することがないので、ＩＧＢＴ構造のオン動作を妨げることはない。
【００３０】
図６に、本実施例の逆導通ＩＧＢＴ１のＩＶ特性を示す。ここで、比較例とは、介在領域１８が設けられていない例である。図６に示されるように、本実施例の逆導通ＩＧＢＴ１のＩＶ特性については、介在領域１８が設けられていたとしても、オン電圧の上昇が抑制されている。
【００３１】
本実施例の逆導通ＩＧＢＴ１では、介在領域１８がダイオード範囲とＩＧＢＴ範囲の双方に設けられている。例えば、介在領域１８がダイオード範囲のみに設けられていても、逆導通ＩＧＢＴ１は、ゲート干渉を抑える効果を奏することができる。好ましくは、介在領域１８がダイオード範囲とＩＧＢＴ範囲の双方に設けられているのが望ましい。ゲート干渉を抑える効果が高い。
【００３２】
本実施例の逆導通ＩＧＢＴ１では、半導体層１０にシリコン基板を用いた例を例示したが、半導体層１０の半導体材料は特に限定されない。例えば、半導体層１０の半導体材料は、炭化珪素、窒化ガリウム、窒化アルミニウム、又はダイヤモンドが用いられてもよい。
【００３３】
また、図７に示されるように、逆導通ＩＧＢＴ１の絶縁ゲートは、ポリシリコンを材料とするプレーナーゲート電極１３２と酸化シリコンを材料とするゲート絶縁膜１３４を有するプレーナーゲート１３０であってもよい。この例でも、ｐ+型の介在領域１８とｎ型のエミッタ領域１７の間にダイオードが構成されており、このダイオードの電圧降下によってボディ領域１５とドリフト領域１４の間に内蔵されるダイオードに順方向電圧が印加され、ゲート干渉が抑えられる。また、高濃度のエミッタ領域１７と高濃度の介在領域１８で構成されるダイオードがトンネルダイオードとして機能するので、ＩＧＢＴ構造のオン電圧の上昇が抑制されている。
【００３４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３５】
１０：半導体層
１１：コレクタ領域
１２：カソード領域
１３：バッファ領域
１４：ドリフト領域
１５：ボディ領域
１６：ボディコンタクト領域
１７：エミッタ領域
１８：介在領域
２２：コレクタ電極
２４：エミッタ電極
３０：トレンチゲート
３２：トレンチゲート電極
３４：ゲート絶縁膜
【図１】
2015095467.tif 000003
【図２】
2015095467.tif 000004
【図３】
2015095467.tif 000005
【図４】
2015095467.tif 000006
【図５】
2015095467.tif 000007
【図６】
2015095467.tif 000008
【図７】
2015095467.tif 000009
【図８】
2015095467.tif 000010
【図９】
2015095467.tif 000011
【図１０】
2015095467.tif 000012