(57)【要約】【課題】液晶表示装置において薄膜トランジスタの特性異常に起因する表示不良が発生した場合、当該画素に対応するＴＦＴの特性を評価する必要がある。しかし、下部電極に画素電圧を印加し、上部電極にコモン電圧を印加するＦＦＳ方式において、ＴＦＴの静特性を評価するには下部電極にプロービングする必要があるものの、下部電極を覆うように上部電極が配置されているためプロービングが不可能であった。【解決手段】下部電極６と下部電極上を覆う絶縁膜と該絶縁膜上に形成される上部電極８とを備え、下部電極６は、走査配線２をまたぐようにして隣接する隣接画素の走査配線上に延在して、走査配線２上にコンタクトホール１２が設けられ、コンタクトホール１２を覆うようにして下部電極６と接続するように絶縁膜上に形成されるパッド電極８ａを有する解析パッド６０が形成されている。【選択図】図２
2015125213.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、走査配線と、これに交差する信号配線によって規定される複数の画素がマトリクス状に配置された表示領域とを有し、
前記画素は、スイッチング素子と、該スイッチング素子と接続された下部電極と、
該下部電極上に形成された絶縁膜と、
該絶縁膜上に形成されて前記下部電極との間でフリンジ電界を発生させる上部電極とを備え、
前記下部電極は、前記走査配線をまたぐようにして隣接する隣接画素の走査配線上に延在して、
前記走査配線上において前記下部電極上の前記絶縁膜にコンタクトホールが設けられ、
前記コンタクトホールを覆うようにして下部電極と接続するように前記絶縁膜上にパッド電極が形成されている
アレイ基板。
【請求項２】
前記パッド電極は、
前記スイッチング素子を除いて、前記隣接画素の走査配線上を全て覆うことを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記上部電極は、隣接画素における上部電極とは直接パターンでつながっていないことを特徴とする請求項１または２に記載のアレイ基板。
【請求項４】
請求項１から請求項３のいずれか１項に記載のアレイ基板を有する液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示装置に関するものである。特に詳しくは、フリンジフィールドスイッチング（ＦＦＳ：Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）方式のアレイ基板と当該アレイ基板を有する液晶表示装置の構成に関するものである。
【背景技術】
【０００２】
近年、従来のブラウン管に代わって、液晶、エレクトロルミネセンス、帯電微粒子等の原理を利用した薄型で平面形状の表示パネルを有する新しい表示装置が多く使用されるようになった。これらの新しい表示装置の代表である液晶表示装置は、薄型、軽量だけでなく、低消費電力で低電圧駆動できる特徴を有している。液晶表示装置は、２枚の基板の間に液晶を封入する。片方の基板は、複数の画素がマトリクス状に配置された表示領域を有するアレイ基板であり、もう片方の基板は、カラーフィルタ、ブラックマトリクス（遮光膜）等が形成された対向基板である。
【０００３】
特に、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）型液晶表示装置は、アレイ基板上の各画素に、スイッチング素子であるＴＦＴが設けられ、各画素が独立して液晶を駆動する電圧を保持できるので、クロストークの少ない高画質な表示が可能である。また、各画素には、ＴＦＴのＯＮ、ＯＦＦを制御する走査配線（ゲート配線）と、これに交差する画像データ入力用の信号配線（ソース配線）が設けられている。通常、各画素は、走査配線と信号配線に囲まれた領域が対応する。
【０００４】
インプレーンスイッチング（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶表示装置は、片側のアレイ基板に複数の画素電極と対向電極（共通電極）を交互に隙間を空けて配置して、基板面に対して横電界を印加して表示を行う方式である。インプレーンスイッチング方式は、一般的なＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式と比較して、視野角特性に優れている利点がある。しかし、従来のインプレーンスイッチング方式の液晶表示装置は、ＴＮ方式と比べて、光透過率が小さいという欠点がある。
【０００５】
この欠点を改善した方式として、フリンジフィールドスイッチング（ＦＦＳ）方式が提案されている。ＦＦＳ方式の液晶表示装置は、液晶にフリンジ電界（横電界と縦電界の両成分を含む斜め電界）を印加して表示を行う方式である。ＦＦＳ方式の液晶表示装置では、画素電極と対向電極は、インプレーンスイッチング方式と同様に、片側のアレイ基板上に形成されるが、画素電極と対向電極は絶縁膜を介して上下に配置される。通常、下部電極は板形状で、上部電極は隙間部と枝電極部を有するスリット形状、または櫛歯形状をしている。（例えば、特許文献１参照）
【０００６】
ＦＦＳ方式では、画素電極は、下部電極でも上部電極でもどちら側の構成も可能である。ＦＦＳ方式は、上部電極と下部電極間で、フリンジ電界により液晶を駆動するようにしているため、上部電極の枝電極部上の液晶も駆動して表示に寄与することができる。これにより、画素電極および対向電極の部分は殆ど表示に寄与しないＩＰＳ方式よりも光透過率が向上する利点がある。
【０００７】
表示部にＴＦＴに起因する異常が発生した際、当該画素に対応するＴＦＴの静特性の評価を実施する必要がある。実施方法として、ソース信号入力端子、ゲート信号入力端子および画素電極に測定用のプローブを接触させることにより、ＴＦＴ静特性の測定を実施している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−２１６９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、従来のＦＦＳ方式において下部電極に画素電圧が印加され、上部電極にコモン電圧が印加された場合、ＴＦＴの静特性評価を実施するには下部に配置されている画素電極にプロービングを実施する必要があるものの、上部電極が配置されているためプロービングが不可能であった。
【００１０】
また、プロービングを実施するために開口部を設けて画素電極を露出する構造も考えられるが、当該開口部は表示に寄与しないため開口率の減少を招き表示品位を低下させる問題があった。
【００１１】
この問題を解決するために特許文献１に開示された液晶表示装置によれば、表示領域周辺にダミー画素を設け画素電極を露出させている。具体的には、ダミー画素の画素電極にプロービングし、ＴＦＴ静特性を評価することで、表示領域のＴＦＴ静特性の代替としている。
【００１２】
しかし、微輝点および表示ムラなどの表示不具合が発生した場合、表示不良が発生した画素に対応するＴＦＴの静特性を評価することが重要となるため、ダミー画素のＴＦＴ静特性では表示不良が発生した画素の代替とならない。
【００１３】
この発明は上記のような問題点を解消するためになされたもので、ＦＦＳ構造において表示品位を低下させず特定の画素に対応するＴＦＴの静特性を容易に評価可能とすることを目的とする。
【課題を解決するための手段】
【００１４】
本発明の手段は、基板上に、走査配線と、これに交差する信号配線によって規定される複数の画素がマトリクス状に配置された表示領域とがあり、画素は、スイッチング素子と、該スイッチング素子と接続された下部電極と、該下部電極上に形成された絶縁膜と、該絶縁膜上に形成されて前記下部電極との間でフリンジ電界を発生させる上部電極とを備え、下部電極は、走査配線をまたぐようにして隣接する隣接画素の走査配線上に延在して、走査配線上において下部電極上の絶縁膜にコンタクトホールが設けられ、コンタクトホールを覆うようにして絶縁膜上にパッド電極が形成されているアレイ基板である。
【発明の効果】
【００１５】
本発明によれば、表示内におけるＴＦＴの静特性評価が可能なＦＦＳ方式のアレイ基板、および液晶表示装置を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１に係るアレイ基板および液晶表示装置の模式図を示す平面図である。
【図２】実施の形態１に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。
【図３】図２のＡ−Ａ線における液晶表示装置の断面図である。
【発明を実施するための形態】
【００１７】
実施の形態１．
はじめに、本発明のアレイ基板、および液晶表示装置の構成を簡単に説明する。図１は、実施の形態１に係るアレイ基板を有する液晶表示装置を模式的に示す平面図である。
【００１８】
液晶表示装置１００は表示領域５０を有し、表示領域５０においては複数の画素３０がマトリクス状に配置されて構成される。そして、画素３０を区切るように延在する走査配線・信号配線や、画素３０に表示信号を供給するスイッチング素子であるＴＦＴ、および液晶１５に電圧を印加する画素電極等が形成されたアレイ基板１０を有する。さらに、このアレイ基板１０と液晶１５を介して対向配置されカラーフィルタやブラックマトリクス等が形成された対向基板２０とを張り合わせた液晶セルを有する。液晶セルにおいては、対向基板２０よりもアレイ基板１０が大きく一部はみ出しており、そのはみ出した領域内に後述する駆動回路が実装されている。液晶セルの両面にはさらに偏光板や位相板が貼り付けられる。この形態を示したのが図１であるが、実際の液晶表示装置では、さらに、駆動回路に接続する外部回路やバックライトや筐体等（図示しない）を取り付けていることが多い。
【００１９】
アレイ基板１０は、表示領域５０と、表示領域５０の外周の額縁領域５５とを有する。額縁領域５５には、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装技術により、走査配線駆動回路６１および信号配線駆動回路６５が実装されている。また、アレイ基板１０の端部には、走査配線駆動回路６１および信号配線駆動回路６５に、制御信号、クロック、画像データ等を供給する外部回路と接続するフレキシブル基板７０、７５用の複数の端子（図示せず）が設けられている。
【００２０】
なお、図１では、表示領域５０から、走査配線駆動回路６１または信号配線駆動回路６５の出力部へ延びる走査配線または信号配線の引き出し配線や、走査配線駆動回路６１および信号配線駆動回路６５の入力部と、アレイ基板１０の端部に設けられたフレキシブル基板７０、７５用の複数の端子とを接続する入力配線が多数本あるが、図の簡略化のためにこれらの多数の配線は図示していない。
【００２１】
小型パネルでは、配線の総本数が比較的少ないので、走査配線用駆動回路６１および信号配線用駆動回路６５を一体化した駆動回路が使用されることが多い。同時に、フレキシブル基板７０、７５も、まとめて１枚にすることもある。
【００２２】
図２は、実施の形態１に係る液晶表示装置のアレイ基板の画素を拡大して示す平面図である。図３は、図２においてＡ−Ａで示す箇所の断面図である。
【００２３】
図２、３に示すように、ガラス、プラスチック等の絶縁性基板１上に、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる走査配線２と、これに並行して、かつこれと同一層で共通配線２１も形成されている。なお、共通配線２１は基準電位に維持されている。
【００２４】
次に、これらの上層の全面にＳｉＯ２等の酸化膜、ＳｉＮ等の窒化膜からなるゲート絶縁膜３が形成されている。走査配線２上の一部分のゲート絶縁膜３上には、半導体膜４と、これに不純物が注入されたオーミックコンタクト膜４１が積層して形成されている。
【００２５】
次に、走査配線２と交差するように、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ等の金属や、これらの合金または積層膜からなる信号配線５が、ゲート絶縁膜３上に形成されている。また、信号配線５と同一層からなるソース電極５１とドレイン電極５２が、オーミックコンタクト膜４１と重なるように形成されている。
【００２６】
ソース電極５１とドレイン電極５２から露出するオーミックコンタクト膜４１は除去されているが、オーミックコンタクト膜４１の下層である半導体膜４は残されている。したがって、ソース電極５１とドレイン電極５２との間においても、オーミックコンタクト膜４１は除去されているが、半導体膜４は残ってＴＦＴのチャネル部となる。このチャネル部の下層の走査配線２は、ゲート電極としても作用し、スイッチング素子であるＴＦＴが構成されている。
【００２７】
なお、半導体膜４およびオーミックコンタクト膜４１は、ＴＦＴ領域だけでなく、信号配線５の下層で延在して配置される場合もある。
【００２８】
板形状の下部電極６は画素電極であり、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）やＩＺＯ等の酸化透明導電膜からなる。反射型では、Ａｌ、Ａｇ、Ｐｔ等の金属や、これらの合金または積層膜で、表面が高反射率の導電膜からなる場合もある。下部電極６の一部分は、ドレイン電極５２の上に積層して形成され、ＴＦＴと電気的に接続されている。なお、下部電極６の一部分を、ドレイン電極５２の下層に形成して、電気的に接続することもできる。また、実施の形態１の下部電極６は、その下部電極６が形成されている画素と隣接する画素の走査配線２の上方にまで延在している。
【００２９】
信号配線５、ＴＦＴ、および下部電極６の上層には、酸化膜、窒化膜等、または有機樹脂の絶縁膜や、これらの積層膜からなる保護膜７が形成されている。保護膜７上には、ＩＴＯ等の酸化透明導電膜からなる上部電極８が形成されている。保護膜７や上部電極８上には配向膜１４が形成されている。
【００３０】
図２、３に示すように、上部電極８は、酸化透明導電膜がない複数の隙間部８１と、電気的に共通に接続されている複数の枝電極部８２とを有する。実施の形態１では、上部電極８は、隙間部８１が酸化透明導電膜で囲まれているスリット形状である。この枝電極部８２と、隙間部８１の保護膜７を介して露出する下部電極６との間にフリンジ電界を発生させて液晶１５を駆動する。
【００３１】
また、上部電極８は、保護膜７とゲート絶縁膜３に開口した第１コンタクトホール９を介して、共通配線２１に接続されており、基準電位に維持される対向電極となっている。ここで、上部電極・下部電極と、画素電極・対向電極の用語について説明する。上部電極８は絶縁膜７を介して下部電極６よりも上層にあるという意味での区別であり、レイヤーの上下関係を表した表現である。
【００３２】
一方、画素電極と対向電極は、両者間の電界により液晶を駆動するための電極であるが、各々に印加される電位が異なり、いわば駆動の面で区別した表現である。具体的には、対向電極８は共通配線２１から基準電位を供給されているが、画素電極６はＴＦＴのドレイン電極５２から信号電位を供給される。したがって、一般的には上部電極・下部電極と画素電極・対向電極との対応関係を入れ替えた構造もありうる。しかし、本発明の実施の形態１においては、課題から必然的に上部電極が共通電極となり、下部電極が画素電極となるため、状況に応じて適宜使い分けることとする。
【００３３】
酸化透明導電膜からなる上部電極８は、比抵抗が金属膜からなる走査配線２や信号配線５に比較して大きいので、画素３０毎に、走査配線２と同一層からなる共通配線２１に接続することで、低抵抗化を図っている。なお、上部電極８が所定の基準電位になる構成であれば、画素３０毎に第１コンタクトホール９を設ける必要は必ずしもなく、たとえば複数画素ごとに１つのコンタクトホールを開口してもよい。
【００３４】
図示していないが、ＣＯＧ用の端子部やフレキシブル基板用の端子部等の領域には、端子電極が設けられており、各端子部には、走査配線２または信号配線５と電気的接続をとるために、ゲート絶縁膜３または保護膜７にコンタクトホールが形成されている。通常、耐腐食性を向上するために、上部電極８と同一層からなる酸化透明導電膜が、端子電極の表面を覆うように形成されている。
【００３５】
また、各画素３０の保護膜７上には、第１コンタクトホール９以外に、光が透過しない領域において、第２コンタクトホール１２を有する解析パッド６０を配置している。
【００３６】
解析パッド６０の構成を以下に説明する。実施の形態１では、先にも述べたように走査配線２をまたぐようにして隣接する画素３０に対応する走査配線２上に、画素電極である下部電極６の一部分を配置する。なお、隣接画素の走査配線２上に配置するのは、下部電極６の一部分に限定されない。たとえば、下部電極６と電気的に接続されている導電パターンでさえあればよい。
【００３７】
走査配線２上の下部電極６は画素電極から電圧を供給されるため、画素３０に供給される電圧と同電位である。走査配線上に配置された下部電極６上に第２コンタクトホール１２が形成されている。第２コンタクトホール１２の領域である下部電極６が上部電極８と同じ酸化物透明材料からなる場合、上部電極８のエッチング工程の際にダメージを受ける場合がある。これを回避するために第２コンタクトホール１２上に上部電極８と同じ材料であるパッド電極８ａが形成されている。この構造により、上部電極８のパターニングのエッチング工程の間、第２コンタクトホール１２内で露出する下部電極６は、パッド電極８ａとその上層のレジストマスクにより覆われるため、エッチング液にさらされず保護されることになる。
【００３８】
この際、第２コンタクトホール１２上のパッド電極８ａは周囲の共通電極８とは分離されている。従って、パッド電極８ａには下部電極６から画素電圧が供給されるため、第２コンタクトホール１２上のパッド電極８ａは下部電極６と同電位となる。
【００３９】
解析パッド６０の大きさは、プローブ用針の直径と同程度以上にする必要がある。
【００４０】
解析パッド６０は走査配線２の領域内に形成するが、走査配線２自体は表示に寄与しないので、解析パッド６０を設けること自体による画素の開口率の低下はない。
【００４１】
解析パッド６０は、走査配線２をまたぐようにして隣接する画素３０の走査配線２の領域に配置されている。解析パッド６０を評価対象の画素３０の走査配線２に配置する場合と比べ、走査配線２と信号配線５との間の寄生容量Ｃｇｄの増加を抑えることが可能となる。
【００４２】
実施の形態１では、走査配線２に生じる電界が液晶１５にかかる電界に影響を与え配向不良を発生させる恐れがある。従って、液晶１５と走査配線２との間を他の電極で遮蔽する必要がある。一般的には、対向電極である上部電極８が複数画素間の隣接部をまたぐように形成することにより、走査配線２上を上部電極８が覆うことで上記の遮蔽を行うことが多い。
【００４３】
しかし、本発明の実施の形態１でそのような構造を採用すると、下部電極電位の露出部分である解析パッド６０にある程度の面積を必要とするため、上部電極８が走査配線をまたいで隣接する画素間を接続することにより遮蔽を行う構造を採用した場合、走査配線をまたぐ箇所における上部電極８の幅は細くなる。これにより上部電極８の配線が破断しやすくなり、ラビングの際に破片となって異物を生じることにより表示不良をひきおこす恐れがある。
【００４４】
そこで、解析パッド６０のパッド電極８ａによって、ＴＦＴ部を除く走査配線２を全て覆うことにより、走査電極２に生じる電界が液晶１５へ及ぼす影響を遮断することが可能となる。また、この場合、上部電極８は隣接画素における上部電極とは直接パターンでつながっていないことになるが、各々の上部電極は第１コンタクトホールを介して共通配線２１と接続しており、各共通配線は画素外で電気的に接続されるので、画素間での上部電極の電位の同一性は保たれることになる。
【００４５】
実施の形態１に係るアレイ基板では、解析パッド６０のパッド電極８ａを拡大することによりプロービングが容易となる。
【００４６】
アレイ基板１０と対向基板２０は、液晶セルの組み立て工程において、それぞれにポリイミド等の有機樹脂からなる配向膜１４を塗布形成した後、ラビング、光配向等の手法を用いて、液晶１５の液晶分子が所定の方向に向くように配向処理を施す。
【００４７】
アレイ基板１０と対向基板２０とを、互いの配向膜１４が対向するように重ね合わせ、スペーサ材で数μｍ程度の隙間を空けて、表示領域５０の周辺部に形成されるシール材によって貼り合わす。このシール材の内側の隙間に、液晶１５が封入される。
【００４８】
このようにして形成された液晶セルの両面に偏光板や位相板を貼り付けた後、図１に示すようにして、走査線用駆動回路６１、信号線用駆動回路６５やフレキシブル基板７０、７５が実装される。液晶セルに各種電気信号を供給するための外部回路や、透過型では液晶セルの背面にバックライトユニットを取り付け、筐体に収納することにより液晶表示装置１００が完成する。
【００４９】
次に、実施の形態１に係る発明の作用、効果について詳述する。アレイ基板１０の第２コンタクトホール１２の領域では、画素電極である下部電極６と同一電位であるパッド電極８ａが形成されており解析パッド６０が構成されている。ここで解析パッド６０とは、保護膜７とゲート絶縁膜３とに開口した第２コンタクトホール１２内において接続するパッド電極８ａと下部電極６とを含めた構造を指す。
【００５０】
液晶表示装置１００において、表示部にＳライン、Ｇライン、縦クロストーク、保持ムラ、輝点など不具合が出た場合、ＴＦＴ特性の異常が原因の１つと考えられる。
【００５１】
不具合の解析法の１つとして、異常部のＴＦＴの静特性評価が挙げられる。本評価を実施することによりＴＦＴの特性の把握が可能となり、原因の究明に寄与できる。
【００５２】
ＴＦＴ静特性評価を実施するには、液晶表示装置１００を分解する必要がある。液晶表示装置１００から走査線用駆動回路６１、信号線用駆動回路６５やフレキシブル基板７０、７５や、対向基板２０、偏光板、位相差フィルムを除去する。さらに、液晶および配向膜をアセトンや配向膜剥離液等の薬液を用いて除去し、アレイ基板１０の単板を分離する。
【００５３】
アレイ基板１０のソース端子、ゲート端子、画素部に、測定評価用のプローブを接触させるプロービングを実施する。
【００５４】
実施の形態１のように画素３０の上層を覆うようにして共通電極である上部電極８が形成されているため画素３０に直接プロービングしてもＴＦＴ静特性を測定することはできない。
【００５５】
そこで、画素３０、具体的には下部電極６と電気的につながっているパッド電極８ａを有する解析パッド６０にプロービングすることにより画素電極６へのコンタクトが可能となりＴＦＴの静特性評価が可能となる。
【００５６】
ＴＦＴ静特性の評価を実施することにより、ＴＦＴ特性の異常に起因する表示不具合の解析が可能となる。
【００５７】
また、液晶表示装置１００において、走査配線２の電界が液晶１５の配向に影響を与えるため、液晶１５と走査配線２との間を電極等によって遮蔽する必要がある。解析パッド６０のパッド電極８ａがＴＦＴ部を除く走査配線２を覆うことにより、走査電極２に印加される電界が液晶１５へ及ぼす影響を遮断することが可能となる。
【００５８】
従って、画素３０の走査配線２付近の液晶の配向不良を押さえることが可能となり、不良の原因を特定することにより歩留まりの向上を図ることが可能となる。
【００５９】
解析パッド６０を配置することにより、表示画素のＴＦＴ静特性評価が可能となる。従って、アレイ基板１０を製造後、表示画素のＴＦＴ静特性を評価することで表示面内のＴＦＴ静特性の把握出来るため、プロセス管理の手法として使用することが可能となる。
【符号の説明】
【００６０】
１  絶縁性基板、２  走査配線、３  ゲート絶縁膜、４  半導体膜、
５  信号配線、６  下部電極、７  保護膜、８  上部電極、８ａ  パッド電極、
９  コンタクトホール、１０  アレイ基板、１１  絶縁性基板、１２  第2コンタクトホール、
１３  カラーフィルタ、１４  配向膜、１５  液晶、２０  対向基板、
２１  共通配線、３０  画素、４１  オーミットコンタクト膜、
５０  表示領域、５１  ソース電極、５２  ドレイン電極、６０  解析パッド、
６１  走査配線駆動回路、６５  信号配線用駆動回路、
７０、７５  フレキシブル基板、８１  隙間部、８２  枝電極部、１００  液晶表示装置
【図１】
2015125213.tif 000003
【図２】
2015125213.tif 000004
【図３】
2015125213.tif 000005