(57)【要約】【課題】小型で、且つ、信頼性の高い半導体装置を提供する。【解決手段】半導体装置１は、肉厚部２１と当該肉厚部２１よりも薄い肉薄部２２とを有する異形条リードフレーム２０と、半導体チップ３１が搭載されるチップ搭載部３０と、半導体チップ３１が有する接続部３２とリード線３３により接続される中継部４０と、当該中継部４０に接続された接続端子５０と、を備え、異形条リードフレーム２０は、当該異形条リードフレーム２０におけるＹ方向の中央部に当該Ｙ方向と直交するＸ方向に沿って所定の幅を有して肉厚部２１が形成され、当該肉厚部２１のＸ方向両外側に肉薄部２２が形成され、チップ搭載部３０は、肉厚部２１に形成され、中継部４０は、肉厚部２１にチップ搭載部３０と分離して形成され、接続端子５０は、肉薄部２２に形成されている。【選択図】図３
2015095486.tif 000002
【特許請求の範囲】
【請求項１】
肉厚部と前記肉厚部よりも薄い肉薄部とを有する異形条リードフレームと、
半導体チップが搭載されるチップ搭載部と、
前記半導体チップが有する接続部とリード線により接続される中継部と、
前記中継部に接続された接続端子と、を備え、
前記異形条リードフレームは、当該異形条リードフレームにおける第１方向の中央部に前記第１方向と直交する第２方向に沿って所定の幅を有して前記肉厚部が形成され、前記肉厚部の前記第１方向両外側に前記肉薄部が形成され、
前記チップ搭載部は、前記肉厚部に形成され、
前記中継部は、前記肉厚部に前記チップ搭載部と分離して形成され、
前記接続端子は、前記肉薄部に形成されている半導体装置。
【請求項２】
前記肉厚部の肉厚が一様であり、前記異形条リードフレームを前記第１方向及び前記第２方向に直交する第３方向における前記半導体チップが搭載される側から見て、前記チップ搭載部は前記中継部よりも前記第３方向に沿った遠い側に配置されている請求項１に記載の半導体装置。
【請求項３】
前記チップ搭載部は平面視がコの字状に配置されている請求項１又は２に記載の半導体装置。
【請求項４】
前記中継部は、前記コの字状の開口部の開口幅方向に沿って延出して形成されている請求項３に記載の半導体装置。
【請求項５】
前記接続端子は前記中継部に２本接続され、
前記肉厚部と前記肉薄部とがモールド部で覆われ、
前記モールド部が有する所定の同一側面において、前記２本の接続端子が露出されている請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記２本の接続端子の一方が、前記モールド部の側面に沿って切断されている請求項５に記載の半導体装置。
【請求項７】
前記異形条リードフレームにおける前記肉厚部の前記第２方向外側に、前記異形条リードフレームを外部に設けられた装置に固定する固定部が形成されている請求項１から６のいずれか一項に記載の半導体装置。
【請求項８】
前記肉厚部に、前記チップ搭載部及び前記中継部と絶縁された接地用端子が形成されている請求項１から７のいずれか一項に記載の半導体装置。
【請求項９】
前記肉厚部の前記第１方向両外側に前記接続端子の抜け防止を行うアンカー部が形成されている請求項１から８のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
リードフレームに半導体チップが搭載された半導体装置に関する。
【背景技術】
【０００２】
従来、電子部品の小型化を目的の一つとして、複数の半導体チップを１つのパッケージ内に収容した半導体装置が利用されてきた。このような半導体装置として下記に出展を示す特許文献１に記載のものがある。
【０００３】
特許文献１に記載の半導体装置は、３相モータ駆動用の半導体装置であり、一対のｐＭＩＳＦＥＴ及びｎＭＩＳＦＥＴを含む３組の半導体チップが夫々３つのタブに搭載されている。夫々の半導体チップのゲート端子及びソース端子はワイヤボンディングによりリードと接続される。一方、夫々の半導体チップのドレイン端子は、同一のタブ内の半導体チップ同士でリードフレームを介して接続され、このリードフレームを介してリードと接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の半導体装置は、異形条のリードフレームが用いられる。このようなリードフレームのうち半導体チップは肉厚の部分に搭載され、リードは半導体チップが搭載される部分よりも薄く形成される。このため、半導体素子とリードとをワイヤボンディングする際にリードフレームの薄い部分からなるリードに応力が作用することが想定される。したがって、リードフレームが変形や破損する可能性があり、半導体装置の信頼性が損なわれる。
【０００６】
本発明の目的は、上記問題に鑑み、半導体装置を小型化した場合であっても信頼性の高い半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するための本発明に係る半導体装置の特徴構成は、肉厚部と前記肉厚部よりも薄い肉薄部とを有する異形条リードフレームと、半導体チップが搭載されるチップ搭載部と、前記半導体チップが有する接続部とリード線により接続される中継部と、前記中継部に接続された接続端子と、を備え、前記異形条リードフレームは、当該異形条リードフレームにおける第１方向の中央部に前記第１方向と直交する第２方向に沿って所定の幅を有して前記肉厚部が形成され、前記肉厚部の前記第１方向両外側に前記肉薄部が形成され、前記チップ搭載部は、前記肉厚部に形成され、前記中継部は、前記肉厚部に前記チップ搭載部と分離して形成され、前記接続端子は、前記肉薄部に形成されている点にある。
【０００８】
このような特徴構成とすれば、複数の半導体チップをワンパッケージング化した場合であっても、半導体チップと異形条リードフレームとをリード線で接続する際に肉厚部で行うことができるので、リード線による接続時に異形条リードフレームに生じる応力を低減することができる。したがって、半導体装置を小型化した場合であっても信頼性の高い半導体装置を実現することが可能となる。
【０００９】
また、前記肉厚部の肉厚が一様であり、前記異形条リードフレームを前記第１方向及び前記第２方向に直交する第３方向における前記半導体チップが搭載される側から見て、前記チップ搭載部は前記中継部よりも前記第３方向に沿った遠い側に配置されていると好適である。
【００１０】
このような構成とすれば、半導体チップが搭載されたチップ搭載部を半導体装置の表面に近づけることができるので、半導体チップから発せられる熱を放熱し易くすることができる。
【００１１】
また、前記チップ搭載部は平面視がコの字状に配置されていると好適である。
【００１２】
このような構成とすれば、チップ搭載部と半導体チップとの距離を近づけることができる。したがって、チップ搭載部と半導体チップとを接続する線を短くすることができるので材料コストを低減することができる。また、ジュール熱による損失も低減することができる。
【００１３】
また、前記中継部は、前記コの字状の開口部の開口幅方向に沿って延出して形成されていると好適である。
【００１４】
このような構成とすれば、中継部と半導体チップとの距離を近づけることができる。したがって、中継部と半導体チップとを接続する線を短くすることができるので材料コストを低減することができる。また、ジュール熱による損失も低減することができる。
【００１５】
また、前記接続端子は前記中継部に２本接続され、前記肉厚部と前記肉薄部とがモールド部で覆われ、前記モールド部が有する所定の同一側面において、前記２本の接続端子が露出されていると好適である。
【００１６】
このような構成とすれば、接続端子を並列に構成することができるので、当該接続端子に流れる電流を分流できる。したがって、ジュール熱による損失を低減することが可能となる。
【００１７】
また、前記２本の接続端子の一方が、前記モールド部の側面に沿って切断されていると好適である。
【００１８】
このような構成とすれば、例えば半導体装置が実装される基板において実装面積上の制約がある場合でも、接続端子の数を減じることができるので実装の自由度を高めることができる。
【００１９】
また、前記異形条リードフレームにおける前記肉厚部の前記第２方向外側に、前記異形条リードフレームを外部に設けられた装置に固定する固定部が形成されていると好適である。
【００２０】
このような構成とすれば、半導体装置を外部に設けられた装置に固定することができる。例えば半導体装置を実装する基板も所定の位置に固定することにより、半導体装置と基板との間に生じる応力を低減することができる。したがって、半導体装置と基板との接合部が破損する可能性が低減されるので、半導体装置の信頼性を高めることが可能となる。
【００２１】
また、前記肉厚部に、前記チップ搭載部及び前記中継部と絶縁された接地用端子が形成されていると好適である。
【００２２】
このような構成とすれば、当該接地用端子を介して半導体装置内部の熱を外部（例えば基板）に伝達し易くすることができる。したがって、半導体装置の放熱性を高めることが可能となる。また、半導体チップがスイッチング素子である場合には接地用端子と固定部とを接続することで半導体装置のグランドを強化することができるので、半導体装置からのスイッチングノイズが当該半導体素子装置の周囲に配置される他の装置に伝達されることを抑制できる。したがって、スイッチングノイズによる他の装置への影響を低減することが可能となる。
【００２３】
また、前記肉厚部の前記第１方向両外側に前記接続端子の抜け防止を行うアンカー部が形成されていると好適である。
【００２４】
このような構成とすれば、接続端子の引張強度を高めることができる。したがって、半導体装置の信頼性を高めることが可能となる。
【図面の簡単な説明】
【００２５】
【図１】半導体装置の表側の斜視図である。
【図２】半導体装置が有する半導体チップの接続形態を示す回路図である。
【図３】半導体装置の各部の断面図である。
【図４】半導体装置の裏側の斜視図である。
【発明を実施するための形態】
【００２６】
本発明に係る半導体装置は、半導体チップをワイヤボンディングする際に生じる応力を低減するように構成される。以下、本実施形態の半導体装置１について、詳細に説明する。図１には半導体装置１の表側の斜視図が示される。
【００２７】
本実施形態の半導体装置１は、図１に示されるように本体部２とリード端子３とを有して構成される。本体部２は直方体状に形成される。本体部２は、後述するモールド部６０に相当し、当該モールド部６０には複数の半導体チップ３１が内包される。リード端子３は本体部２に内包される半導体チップ３１の回路構成に応じた本数だけ備えられ、夫々のリード端子３は本体部２の所定の１つの面から延出して設けられる。このため、本実施形態では、半導体装置１は所謂基板挿入型の部品（ＤＩＰ部品）として構成される。なお、本体部２の形状は直方体状であるが、特に限定されるものではない。
【００２８】
本実施形態では、モールド部６０にはインバータ回路１０が内包される。このようなインバータ回路１０が図２に示される。インバータ回路１０は、直流電力を例えば３相の交流電力に変換する回路である。インバータ回路１０は、複数のスイッチング素子を有して構成される。スイッチング素子には、ＦＥＴ（field effect transistor）やＩＧＢＴ（insulated gate bipolar transistor）等を用いることができる。本実施形態では、図２に示されるように、スイッチング素子としてＦＥＴ１１が用いられる。
【００２９】
インバータ回路１０は、図２に示されるように直流電源の正極に接続される正電源ラインＰと、直流電源の負極に接続される負電源ラインＮ（例えば接地電位）との間に設けられる。正電源ラインＰと負電源ラインＮとの間には、ハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとが直列に接続されたアーム部１２が、３組（１２Ａ、１２Ｂ、１２Ｃ）設けられる。すなわち、夫々のアーム部１２Ａ、１２Ｂ、１２Ｃは、正電源ラインＰと負電源ラインＮとの間で並列に接続される。本実施形態では、ハイサイドのＦＥＴ１１ＨはＰ型ＦＥＴが用いられ、ローサイドのＦＥＴ１１ＬはＮ型ＦＥＴが用いられる。
【００３０】
このようなインバータ回路１０は回転電機のＵ相、Ｖ相、Ｗ相に対応するステータコイルの夫々に通電するのに利用される。具体的には、アーム部１２ＡにおけるハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとの中点が回転電機のＵ相のステータコイルに接続される。また、アーム部１２ＢにおけるハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとの中点が回転電機のＶ相のステータコイルに接続される。更に、アーム部１２ＣにおけるハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとの中点が回転電機のＷ相のステータコイルに接続される。
【００３１】
各アーム部１２Ａ、１２Ｂ、１２ＣのハイサイドのＦＥＴ１１Ｈのソース端子Ｓは正電源ラインＰに接続され、ドレイン端子Ｄは夫々のアーム部１２Ａ、１２Ｂ、１２ＣのローサイドのＦＥＴ１１Ｌのドレイン端子Ｄに接続される。また、各アーム部１２Ａ、１２Ｂ、１２ＣのローサイドのＦＥＴ１１Ｌのソース端子Ｓは、負電源ラインＮに接続される。図２には図示しないが、各ＦＥＴ１１のソース端子Ｓ及びドレイン端子Ｄの間にはダイオードが設けられる。このダイオードは、ハイサイドのＦＥＴ１１Ｈにおいてはカソード端子がソース端子Ｓに接続され、アノード端子がドレイン端子Ｄに接続される。一方、ローサイドのＦＥＴ１１Ｌにおいてはカソード端子がドレイン端子Ｄに接続され、アノード端子がソース端子Ｓに接続される。
【００３２】
ここで、同一のアーム部１２においてハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとが同時にオン状態（導通状態）となると、正電源ラインＰと負電源ラインＮとが短絡状態となるので、ＦＥＴ１１ＨとＦＥＴ１１Ｌとは相補的にオン状態となるように制御される。このような制御は、ＦＥＴ１１ＨとＦＥＴ１１Ｌとの夫々のゲート端子Ｇに制御信号が入力され実現される。
【００３３】
次に、このようなＦＥＴ１１の部品配置について図３を用いて説明する。図３（ａ）は、図１のIIIa−IIIa線における断面図である。半導体装置１は、異形条リードフレーム２０と、チップ搭載部３０と、中継部４０と、接続端子５０と、モールド部６０とを備えて構成される。
【００３４】
異形条リードフレーム２０は、第１方向の中央部に当該第１方向と直交する第２方向に沿って所定の幅を有して形成された肉厚部２１と、当該肉厚部２１の第１方向両外側に肉厚部２１よりも薄い肉薄部２２とを有する。第１方向とは、図３（ａ）においてリード端子３が延出する方向に相当し、図３（ａ）におけるＹ方向にあたる。このため、第１方向の中央部とは、Ｙ方向の中央部に相当する。第１方向と直交する第２方向とは、Ｙ方向と直交するＸ方向が相当する。所定の幅とは、予め設定されている幅であり、半導体装置１毎に変更することが可能である。したがって、肉厚部２１は異形条リードフレーム２０のうち、Ｙ方向の中央部に当該Ｙ方向と直交するＸ方向に沿って形成される。
【００３５】
肉厚部２１の第１方向両外側とは、肉厚部２１のＹ方向に沿った両方の外側である。したがって、肉薄部２２は、肉厚部２１をＹ方向に沿って挟持するように構成される。また、肉薄部２２の厚さは、肉厚部２１よりも薄く形成される。このため、肉厚部２１は肉薄部２２よりも厚さが厚く形成される。したがって、異形条リードフレーム２０は、Ｙ方向に板厚の厚い部分と薄い部分を有するすじ状の条材として構成される。このような異形条リードフレーム２０は、例えば銅や銅合金を圧延して作られる。
【００３６】
チップ搭載部３０は、肉厚部２１に形成され、半導体チップ３１が搭載される。肉厚部２１は上述のように異形条リードフレーム２０におけるＹ方向中央部に形成されたＹ方向外側の肉薄部２２よりも厚さが厚い領域である。半導体チップ３１は、半導体ウエハに作製された複数のＦＥＴ１１を、１片のＦＥＴ１１毎にダイシングされた状態のものである。このような半導体ウエハからダイシングされたＦＥＴ１１が、異形条リードフレーム２０のうち肉厚部２１に搭載される。ここで、チップ搭載部３０は、異形条リードフレーム２０と同じ材料で形成されている。夫々のＦＥＴ１１は裏面にドレイン端子Ｄが露出して形成される。ＦＥＴ１１は、ドレイン端子Ｄがチップ搭載部３０の側を向くようにチップ搭載部３０に載置され、チップ搭載部３０と電気的に接続される。本実施形態では、異形条リードフレーム２０にはチップ搭載部３０が３つ形成され、アーム部１２Ａ、１２Ｂ、１２Ｃの夫々のハイサイドのＦＥＴ１１ＨとローサイドのＦＥＴ１１Ｌとが、対をなして各チップ搭載部３０に搭載される。
【００３７】
また、本実施形態では、チップ搭載部３０は図３（ａ）に示されるように、平面視がコの字状に配置される。平面視がコの字状とは、異形条リードフレーム２０を上方から見て、チップ搭載部３０がカタカナの「コ」のような形状で配置されていることを意味する。
【００３８】
中継部４０は、肉厚部２１にチップ搭載部３０と分離して形成され、半導体チップ３１が有する接続部３２とリード線３３により接続される。中継部４０はチップ搭載部３０と同様に異形条リードフレーム２０のうちの肉厚部２１に形成される。チップ搭載部３０と分離して形成されるとは、図３（ａ）に示されるように異形条リードフレーム２０をＺ方向に見て、中継部４０とチップ搭載部３０とが別体の島のように形成されていることをいう。本実施形態では、中継部４０は異形条リードフレーム２０に２つ形成される。
【００３９】
半導体チップ３１が有する接続部３２とは、ＦＥＴ１１が有する３つの端子のうち、ＦＥＴ１１の裏面に露出して形成された端子以外の２つの端子である。本実施形態では、ＦＥＴ１１のゲート端子Ｇ及びソース端子Ｓが相当する。リード線３３とは、公知のワイヤボンディングに用いられるワイヤである。２つの中継部４０のうち、一方の中継部４０Ａには、ハイサイドのＦＥＴ１１Ｈのソース端子Ｓがワイヤボンディングによりリード線３３で電気的に接続され、他方の中継部４０Ｂには、ローサイドのＦＥＴ１１Ｌのソース端子Ｓがワイヤボンディングによりリード線３３で電気的に接続される。したがって、夫々の中継部４０は、ＦＥＴ１１に接続される正電源ラインＰと負電源ラインＮとを中継することになる。すなわち、ＦＥＴ１１は中継部４０を介して正電源ラインＰと負電源ラインＮとに接続されることになる。
【００４０】
また、本実施形態では、中継部４０は図３（ａ）に示されるように、チップ搭載部３０のコの字状の開口部の開口幅方向沿って延出して形成される。コの字状の開口部とは、コの字状に複数のチップ搭載部３０が配置された領域の中央部を中心にして周囲を見渡した場合に、チップ搭載部３０が配置されていない部分である。開口部の開口幅方向とは、チップ搭載部３０が配置されていない部分の間隔方向にあたる。したがって、中継部４０はこのようなコの字状に配置されたチップ搭載部３０の開口部の間隔方向に沿って形成される。なお、中継部４０は、このようなコの字の間隔方向に沿って棒状に形成しても良いし、更にコの字状に形成しても良い。
【００４１】
接続端子５０は、肉薄部２２に形成され、中継部４０に接続される。肉薄部２２とは異形条リードフレーム２０のうち、肉厚部２１を挟持するように肉厚部２１のＹ方向の外側に設けられた肉厚部２１よりも厚さが薄い部位である。このため、接続端子５０は、肉厚部２１よりも厚さが薄く形成される。この接続端子５０は、上述のリード端子３の一部を構成する。
【００４２】
また、チップ搭載部３０からも接続端子５０が上述の中継部４０に接続されている接続端子５０と同じ方向に延出して設けられる。しかしながら、チップ搭載部３０から延出する接続端子５０は中継部４０を介することなく構成される。このようなチップ搭載部３０から延出する接続端子５０も肉薄部２２に設けられる。
【００４３】
更に、ＦＥＴ１１の夫々のゲート端子Ｇは肉薄部２２の所定の部位にワイヤボンディングによりリード線３３で接続される。所定の部位とは、特に場所が限定されるわけではなく、各半導体チップ３１の配置に応じて変更可能であることを意味する。このようなゲート端子Ｇとワイヤボンディングされた部位からも、上述のチップ搭載部３０から延出する接続端子５０と同じ方向に延出して接続端子５０が延出して設けられる。したがって、これらの接続端子５０は、上述のリード端子３に相当する。
【００４４】
ここで、上述の肉厚部２１は肉厚が一様に構成される。肉厚が一様とは、肉厚部２１が当該肉厚部２１の面内で厚さが一定に構成されており、偏肉がないことを意味する。チップ搭載部３０は、異形条リードフレーム２０を第１方向及び第２方向に直交する第３方向における半導体チップ３１が搭載される側から見て、チップ搭載部３０は中継部４０よりも第３方向に沿った遠い側に配置されている。上述のように第１方向とは図３（ａ）におけるＹ方向であり、第２方向とはＸ方向である。このため、第１方向及び第２方向に直交する第３方向とは、Ｘ方向及びＹ方向に直交するＺ方向が相当する。このため、異形条リードフレーム２０を第３方向における半導体チップ３１が搭載される側から見てとは、異形条リードフレーム２０を半導体チップ３１が搭載される面の上方から見ることを意味する。したがって、チップ搭載部３０は、図３（ａ）のIIIb−IIIb線の断面図である図３（ｂ）に示されるように、異形条リードフレーム２０を半導体チップ３１が搭載される面の上方から見て、手前側に中継部４０があり、離れた側にチップ搭載部３０が位置するように形成される。このため、図４に示されるようにモールド部６０からチップ搭載部３０の裏面を露出させることが可能となる。
【００４５】
ここで、チップ搭載部３０の裏面の外縁部に公知のハーフエッジを形成しておくと好適である。このようなハーフエッジにより、図４に示されるようにチップ搭載部３０の裏面を全領域に亘って露出させることが可能となる。
【００４６】
このような肉厚部２１と肉薄部２２とが樹脂で覆われる。このような覆った樹脂がモールド部６０に相当する。
【００４７】
ここで、本実施形態では、各中継部４０に２本の接続端子５０が接続して設けられる。本実施形態では、半導体装置１はＤＩＰ部品で形成される。したがって、２本の接続端子５０を含むリード端子３は、モールド部６０が有する所定の同一側面において露出して設けられる。すなわち、リード端子３は、モールド部６０の所定の同一側面から延出して設けられる。
【００４８】
また、本実施形態では、異形条リードフレーム２０における肉厚部２１の第２方向外側に、異形条リードフレーム２０を外部に設けられた装置に固定する固定部７０が形成されている。第２方向とはＸ方向である。外部に設けられた装置とは、例えば半導体装置１が搭載されるユニットの筐体である。固定部７０は、モールド部６０からＸ方向に突出して設けられ、所定の形状の孔部７１が形成されている。したがって、半導体装置１は、異形条リードフレーム２０の肉厚部２１のＸ方向外側に突出して設けられた固定部７０に形成された孔部７１を介して、例えば半導体装置１が搭載されるユニットの筐体にネジで締結固定することが可能となる。もちろん、孔部７１は、所定の形状に切り欠いた切欠部であっても良い。
【００４９】
また、本実施形態では、肉厚部２１に、チップ搭載部３０及び中継部４０と絶縁された接地用端子８０が形成されている。チップ搭載部３０及び中継部４０と絶縁されているとは、接地用端子８０が図３（ａ）に示されるようにチップ搭載部３０及び中継部４０の双方に対して分離され、島状に形成されていることを意味する。このような接地用端子８０は、リード端子３が設けられたモールド部６０の同一面から延出して設けられ、モールド部６０内において、上述の固定部７０と電気的に接続することが可能である。これにより、上述の固定部７０が締結固定される筐体を接地しておくことにより、半導体装置１が実装される基板に設けられた接地端子を当該半導体装置１を介して設置することが可能となる。また、スイッチング素子として機能するＦＥＴ１１をＸ方向から接地端子で挟持する構成とすることができるので、ＦＥＴ１１のスイッチングノイズに起因する半導体装置１の周囲の部品に対する影響を低減することが可能となる。
【００５０】
また、本実施形態では、肉厚部２１の第１方向両外側に接続端子５０の抜け防止を行うアンカー部９０が形成される。第１方向とはＹ方向である。アンカー部９０とは、接続端子５０が延出する方向に引っ張られた際に抜けを防止する抜け止め機構として機能する部位であり、リード端子３のうち、Ｘ方向の幅よりも幅広になっている幅広部である。このようなアンカー部９０は肉薄部２２に形成される。これにより、リード端子３のＹ方向への抜け強度を高めることができるので、半導体装置１の信頼性を向上することが可能となる。
【００５１】
〔その他の実施形態〕
上記実施形態では、半導体装置１にインバータ回路１０が内包されるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。半導体装置１には、インバータ回路１０以外の回路を内包することも可能であるし、１つの半導体チップ３１のみを内包する構成とすることも可能である。
【００５２】
上記実施形態では、インバータ回路１０を構成するハイサイドのＦＥＴ１１ＨはＰ型ＦＥＴが用いられ、ローサイドのＦＥＴＬはＮ型ＦＥＴが用いられるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。ハイサイドのＦＥＴ１１Ｈ及びローサイドのＦＥＴ１１ＬをＰ型ＦＥＴで構成することも可能であるし、ハイサイドのＦＥＴ１１Ｈ及びローサイドのＦＥＴ１１ＬをＮ型ＦＥＴで構成することも可能である。更には、ハイサイドのＦＥＴ１１ＨをＮ型ＦＥＴで構成し、ローサイドのＦＥＴ１１ＬをＰ型ＦＥＴで構成することも可能である。
【００５３】
上記実施形態では、肉厚部２１の肉厚（厚さ）が一様であるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。肉厚部２１は、各部で厚さを変更して構成することも可能である。
【００５４】
上記実施形態では、チップ搭載部３０が異形条リードフレーム２０を第３方向における半導体チップ３１が搭載される側から見て、チップ搭載部３０は中継部４０よりも第３方向に沿った遠い側に配置されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。チップ搭載部３０と中継部４０との第３方向の位置を同じにして設けることも可能である。
【００５５】
上記実施形態では、チップ搭載部３０に設けられる接続端子５０が２本であるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものはない。チップ搭載部３０が接続端子５０を１つのみ設けるように構成することも可能である。
【００５６】
上記実施形態では、２本の接続端子５０が、モールド部６０が有する所定の同一側面において露出されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。２本の接続端子５０が、夫々、モールド部６０が有する異なる面において露出されているように構成することも可能である。
【００５７】
上記実施形態では、２本の接続端子５０がＸ方向に沿って延出して設けられているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。２本の接続端子５０の一方がモールド部６０の側面に沿って切断されるように構成することも可能である。すなわち、２本の接続端子５０のうちの１つだけがモールド部６０から延出して設けられる。このような構成とすれば、半導体装置１が実装される基板にリード端子３を挿通するスルーホールの数を減らすことができる。
【００５８】
上記実施形態では、異形条リードフレーム２０における肉厚部２１のＸ方向外側に固定部７０が形成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。固定部７０を設けずに半導体装置１を構成することも可能であるし、肉厚部２１のＸ方向の両外側のうちの一方にのみ、固定部７０を設けることも可能である。
【００５９】
上記実施形態では、肉厚部２１に、チップ搭載部３０及び中継部４０と絶縁された接地用端子８０が形成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。半導体装置１に接地用端子８０を設けずに構成することも当然に可能である。
【００６０】
上記実施形態では、アンカー部９０がリード端子３のＸ方向の幅よりも幅広部で構成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。アンカー部９０をリード端子３と同じ幅で形成し、例えば、Ｙ方向に対して非平行となるように折り曲げた折曲部により構成することも可能である。
【００６１】
上記実施形態では、肉厚部２１のＹ方向両外側にアンカー部９０が形成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。半導体装置１がアンカー部９０を設けずに構成することも可能である。
【００６２】
上記実施形態では、チップ搭載部３０は平面視がコの字状に配置されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。すなわち、チップ搭載部３０は平面視がコの字状以外の形状で配置することも可能である。
【００６３】
上記実施形態では、中継部４０はチップ搭載部３０のコの字状の開口部の開口幅方向に沿って延出して形成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。中継部４０はチップ搭載部３０のコの字状の開口部の開口幅方向に沿わずに形成することも可能である。
【００６４】
本発明は、リードフレームに半導体チップが搭載された半導体装置に用いることが可能である。
【符号の説明】
【００６５】
１：半導体装置
２０：異形条リードフレーム
２１：肉厚部
２２：肉薄部
３０：チップ搭載部
３１：半導体チップ
３２：接続部
３３：リード線
４０：中継部
５０：接続端子
６０：モールド部
７０：固定部
８０：接地用端子
９０：アンカー部
【図１】
2015095486.tif 000003
【図２】
2015095486.tif 000004
【図３】
2015095486.tif 000005
【図４】
2015095486.tif 000006