(57)【要約】【課題】光電変換部又は電荷保持部の信号電荷を効率的に転送することが可能な固体撮像装置を提供する。【解決手段】半導体層１７と、半導体層１７の受光面側に配置された光電変換部又は電荷保持部とを備える。そして、半導体層１７に形成され、光電変換部又は電荷保持部で生成された信号電荷を読み出される接続部２１と、接続部２１に読み出された信号電荷が蓄積される電荷蓄積部２３と、接続部２１と電荷蓄積部２３との間に設けられた電位障壁部２２を備える。さらに、半導体層１７に形成されたトレンチ５４、及び、トレンチ５４内形成された絶縁層２５とからなる素子分離部２７を備える。このトレンチ５４は、接続部２１の側面を囲む位置、又は、接続部２１の側面で少なくとも一部が接続部２１と接する位置に形成される。【選択図】図４
2015111604.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
前記半導体層の受光面側に配置された光電変換部又は電荷保持部と、
前記半導体層に形成されている、前記光電変換部又は前記電荷保持部で生成された信号電荷が読み出される接続部と、
前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、
前記接続部と前記電荷蓄積部との間に設けられた電位障壁部と、
前記接続部の側面を囲むトレンチ、及び、前記トレンチ内に形成されている絶縁層からなる素子分離部と、を備える
固体撮像装置。
【請求項２】
半導体層と、
前記半導体層の受光面側に配置された光電変換部又は電荷保持部と、
前記半導体層に形成されている、前記光電変換部又は前記電荷保持部で生成された信号電荷が読み出される接続部と、
前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、
前記接続部と前記電荷蓄積部との間に設けられた電位障壁部と、
前記接続部の側面に形成され、前記接続部と少なくとも一部と接するトレンチ、及び、前記トレンチ内形成された絶縁層からなる素子分離部と、を備える
固体撮像装置。
【請求項３】
前記接続部と、前記電位障壁部とが、前記半導体層の厚さ方向に積層されている請求項１又は２に記載の固体撮像装置。
【請求項４】
前記絶縁層が、前記トレンチの側面の前記半導体層の極性と、逆極性の固定電荷を有する膜からなる請求項１又は２に記載の固体撮像装置。
【請求項５】
前記接続部上において、前記半導体層上と前記絶縁層との間に酸化膜を備える請求項４に記載の固体撮像装置。
【請求項６】
前記素子分離部に、前記トレンチ内で前記絶縁層上に形成された電極を備える請求項１又は２に記載の固体撮像装置。
【請求項７】
前記接続部上の少なくとも一部を覆う位置に、前記電極と接続されている配線を備える請求項６に記載の固体撮像装置。
【請求項８】
前記電極及び前記配線が、遮光性を有する材料から構成されている請求項６に記載の固体撮像装置。
【請求項９】
前記素子分離部が、前記接続部と前記電位障壁部との接続部よりも深い位置まで形成されている請求項１又は２に記載の固体撮像装置。
【請求項１０】
半導体層の受光面側に光電変換部又は電荷保持部が配置される固体撮像装置の製造方法であって、
前記半導体層に、前記光電変換部又は前記電荷保持部で生成される信号電荷を読み出す接続部と、前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、前記接続部と前記電荷蓄積部との間に設けられた電位障壁部とを形成する工程と、
前記半導体層の前記接続部の側面を囲む位置にトレンチを形成する工程と、
前記トレンチ内に、絶縁層を形成する工程と、
前記光電変換部又は前記電荷保持部を前記半導体層の受光面側に配置する工程と、を有する
固体撮像装置の製造方法。
【請求項１１】
半導体層の受光面側に光電変換部又は電荷保持部が配置される固体撮像装置の製造方法であって、
前記半導体層に、前記光電変換部又は前記電荷保持部で生成される信号電荷を読み出す接続部と、前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、前記接続部と前記電荷蓄積部との間に設けられた電位障壁部とを形成する工程と、
前記半導体層の前記接続部の側面と少なくとも一部が接する位置にトレンチを形成する工程と、
前記トレンチ内に、絶縁層を形成する工程と、
前記光電変換部又は前記電荷保持部を前記半導体層の受光面側に配置する工程と、を有する
固体撮像装置の製造方法。
【請求項１２】
前記トレンチの内面に前記絶縁層を形成した後、前記トレンチ内の前記絶縁層上に電極を形成する工程を有する請求項１０又は１１に記載の固体撮像装置の製造方法。
【請求項１３】
半導体層と、前記半導体層の受光面側に配置された光電変換部又は電荷保持部と、前記半導体層に形成されている、前記光電変換部又は前記電荷保持部で生成された信号電荷が読み出される接続部と、前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、前記接続部と前記電荷蓄積部との間に設けられた電位障壁部と、前記接続部の側面を囲むトレンチ、及び、前記トレンチ内に形成されている絶縁層からなる素子分離部とを有する固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と、を備える
電子機器。
【請求項１４】
半導体層と、前記半導体層の受光面側に配置された光電変換部又は電荷保持部と、前記半導体層に形成されている、前記光電変換部又は前記電荷保持部で生成された信号電荷が読み出される接続部と、前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、前記接続部と前記電荷蓄積部との間に設けられた電位障壁部と、前記接続部の側面に形成され、前記接続部と少なくとも一部と接するトレンチ、及び、前記トレンチ内形成された絶縁層からなる素子分離部とを有する固体撮像装置と、
前記固体撮像装置の出力信号を処理する信号処理回路と、を備える
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、半導体基板外に光電変換部又は電荷保持部を備え、光電変換部又は電荷保持部から半導体基板へ信号電荷を伝送する構成を有する固体撮像装置、及び、その固体撮像装置の製造方法に関する。また、その固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、イメージセンサの画素の微細化が進むにつれ、画素の感度電子数が減少し固体撮像装置の画質が劣化するという問題が発生している。現在、イメージセンサで広く用いられている赤（Ｒ）、青（Ｂ）及び緑（Ｇ）の色フィルタを平面状に並べた画素配列では、特定波長の光を吸収することで色分離を実施している。例えば、Ｒ画素では、ＢとＧ波長の光は色フィルタで吸収されて損失するという問題がある。
【０００３】
この解決方法として、積層型の固体撮像装置が提案されている。例えば、同一画素空間に、それぞれＲ，Ｂ，Ｇの光を光電変換する光電変換領域を積層させた構成が提案されている（例えば、下記特許文献１参照）。この構造を用いることにより、カラーフィルタの光吸収による感度低下を抑制できる。さらに、補間処理が不要となるため、偽色が発生しない。
【０００４】
また、イメージセンサの特性を非連続的に変える技術として、半導体基板外に光電変換部又は電荷保持部等を配置する構成も提案されている（例えば、特許文献２、特許文献３参照）。ここでは、例えば、光電変換部を半導体基板上部に配置し、光電変換信号を半導体基板に蓄積する構造が提案されている。この構成では、従来半導体基板の材料で決定されていた光電変換特性を大きく変更することが可能となる。このため、従来のシリコン基板を用いたイメージセンサでは実現困難であった、遠赤外用途等の分野へのセンサ技術の適用が検討されている。
【０００５】
半導体基板外に配置された光電変換部から、光電変換部で生成された電荷を半導体基板に伝送するためには、光電変換部と半導体基板とを電気的に接続する必要がある。例えば、半導体基板にｎ型の拡散層領域とＰ−Ｗｅｌｌで形成されるＰＮ接合を形成する。そして、光電変換部の電極とｎ型の拡散領域とをコンタクトプラグで接続する。
【０００６】
光電変換部からの信号電荷は、コンタクトプラグに接続した拡散層領域に直接蓄積することも可能であるが、この方法では蓄積電荷量に応じて拡散層領域の電位が大きく変動し、光電変換部に印加される電圧が変動してしまう。この結果、光電変換部の光電変換性能が光量に対して変動し、光出力の線形性が悪化する。
また、一般にコンタクトプラグを配置する拡散層は、オーミック接続をとるために不純物濃度が高く、通常のＣＭＯＳプロセスやＣＣＤで用いられる電源電圧では空乏化しない。このため、電荷蓄積部に蓄積した信号をリセットする際に発生する、リセットノイズを除去することが困難となり、固体撮像装置のノイズが増大するという問題がある。
【０００７】
これら問題を改善する方法として、上述の特許文献１では半導体基板のコンタクトプラグで保持した電荷を電荷蓄積部にオーバーフローする構造が提案されている。この構造によれば、拡散層へ読み出された光電変換信号が電荷蓄積部へ排出されるため、コンタクトプラグの電位変動を低減することができる。また、特許文献３では半導体基板の裏面側に光電変換部と縦型オーバーフロー構造とを配置することで、電荷蓄積部の面積拡大と電荷読み出しに有利な構成が提案されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−１２０９２１号公報
【特許文献２】特開２０１０−２７８０８６号公報
【特許文献３】特開２０１１−１３８９２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のように、半導体基板外に光電変換部又は電荷保持部を配置する構成の固体撮像装置では、光電変換部又は電荷保持部からの信号電荷の転送効率の向上が求められている。
【００１０】
本技術においては、光電変換部又は電荷保持部の信号電荷を効率的に転送することが可能な固体撮像装置、及び、その製造方法、並びに、この固体撮像装置を用いた電子機器を提供する。
【課題を解決するための手段】
【００１１】
本技術の固体撮像装置は、半導体層と、半導体層の受光面側に配置された光電変換部又は電荷保持部とを備える。そして、半導体層に形成され、光電変換部又は電荷保持部で生成された信号電荷が読み出される接続部と、接続部に読み出された信号電荷が蓄積される電荷蓄積部と、接続部と電荷蓄積部との間に設けられた電位障壁部とを備える。さらに、半導体層に形成されたトレンチと、トレンチ内に形成された絶縁層とからなる素子分離部を備える。このトレンチは、接続部の側面を囲む位置、又は、接続部の側面で少なくとも一部が接続部と接する位置に形成される。
また、本技術の電子機器は、上記固体撮像装置と、固体撮像装置の出力信号を処理する信号処理回路とを備える。
【００１２】
また、本技術の固体撮像装置の製造方法は、半導体層の受光面側に光電変換部又は電荷保持部が配置される固体撮像装置の製造方法である。この製造方法は、半導体層に、光電変換部又は電荷保持部で生成される信号電荷を読み出す接続部と、接続部に読み出された信号電荷が蓄積される電荷蓄積部と、接続部と電荷蓄積部との間に設けられた電位障壁部とを形成する工程を有する。そして、光電変換部又は電荷保持部を半導体層の受光面側に配置する工程と、半導体層にトレンチを形成する工程と、トレンチ内に、絶縁層を形成する工程とを有する。このトレンチを形成する位置は、半導体層の接続部の側面を囲む位置、又は、半導体層の接続部の側面と少なくとも一部が接する位置である。
【００１３】
上述の固体撮像装置、及び、上述の製造方法により製造される固体撮像装置によれば、光電変換部又は電荷保持部からの信号電荷を取り出す接続部の側面、又は、周囲にトレンチ内に絶縁層が埋め込まれた素子分離部が形成される。この素子分離部により、接続部からオーバーフローされる信号電荷が、電位障壁部及び電荷蓄積部に集中する。このため、光電変換部又は電荷保持部の信号電荷を効率的に転送することが可能となる。
【発明の効果】
【００１４】
本技術によれば、光電変換部又は電荷保持部の信号電荷を効率的に転送することが可能な固体撮像装置、及び、その製造方法、並びに、この固体撮像装置を用いた電子機器を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】Ａは、従来の固体撮像装置の構成を示す断面図である。Ｂは、従来の固体撮像装置の構成を示す平面図である。
【図２】第１実施形態の固体撮像装置の構成を示す平面図である。
【図３】第１実施形態の固体撮像装置の概略平面構成を示す平面図である。
【図４】Ａは、第１実施形態の固体撮像装置の構成を示す断面図である。Ｂは、第１実施形態の固体撮像装置の構成を示す平面図である。
【図５】Ａ及びＢは、第１実施形態の固体撮像装置の製造工程図である。
【図６】Ｃ及びＤは、第１実施形態の固体撮像装置の製造工程図である。
【図７】Ｅ及びＦは、第１実施形態の固体撮像装置の製造工程図である。
【図８】Ａは、第２実施形態の固体撮像装置の構成を示す断面図である。Ｂは、第２実施形態の固体撮像装置の構成を示す平面図である。
【図９】Ａは、第２実施形態の変形例の固体撮像装置の構成を示す断面図である。Ｂは、第２実施形態の変形例の固体撮像装置の構成を示す平面図である。
【図１０】Ａは、第３実施形態の固体撮像装置の構成を示す断面図である。Ｂは、第３実施形態の固体撮像装置の構成を示す平面図である。
【図１１】Ａ及びＢは、第３実施形態の固体撮像装置の製造工程図である。
【図１２】Ｃ及びＤは、第３実施形態の固体撮像装置の製造工程図である。
【図１３】Ａは、第４実施形態の固体撮像装置の構成を示す断面図である。Ｂは、第４実施形態の固体撮像装置の構成を示す平面図である。
【図１４】Ａ及びＢは、第４実施形態の固体撮像装置の製造工程図である。
【図１５】Ｃ及びＤは、第４実施形態の固体撮像装置の製造工程図である。
【図１６】Ａは、第５実施形態の固体撮像装置の構成を示す断面図である。Ｂは、第５実施形態の固体撮像装置の構成を示す平面図である。
【図１７】Ａ及びＢは、第５実施形態の固体撮像装置の製造工程図である。
【図１８】Ｃ及びＤは、第５実施形態の固体撮像装置の製造工程図である。
【図１９】Ｅ及びＦは、第５実施形態の固体撮像装置の製造工程図である。
【図２０】Ａは、第６実施形態の固体撮像装置の構成を示す断面図である。Ｂは、第６実施形態の固体撮像装置の構成を示す平面図である。
【図２１】Ａは、第６実施形態の第１変形例の固体撮像装置の構成を示す断面図である。Ｂは、第６実施形態の第１変形例の固体撮像装置の構成を示す平面図である。
【図２２】Ａは、第６実施形態の第２変形例の固体撮像装置の構成を示す断面図である。Ｂは、第６実施形態の第２変形例の固体撮像装置の構成を示す平面図である。
【図２３】Ａ及びＢは、第６実施形態の固体撮像装置の製造工程図である。
【図２４】Ｃ及びＤは、第６実施形態の固体撮像装置の製造工程図である。
【図２５】電子機器の構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．固体撮像装置の概要
２．第１実施形態（固体撮像装置）
３．第１実施形態（固体撮像装置の製造方法）
４．第２実施形態（固体撮像装置）
５．第３実施形態（固体撮像装置）
６．第３実施形態（固体撮像装置の製造方法）
７．第４実施形態（固体撮像装置）
８．第４実施形態（固体撮像装置の製造方法）
９．第５実施形態（固体撮像装置）
１０．第５実施形態（固体撮像装置の製造方法）
１１．第６実施形態（固体撮像装置）
１２．第６実施形態（固体撮像装置の製造方法）
１３．第７実施形態（電子機器）
【００１７】
〈１．固体撮像装置の概要〉
実施形態の説明に先立ち、固体撮像装置の概要について説明する。
上述の特許文献３に記載された構成の固体撮像装置は、半導体層外に光電変換部を配置し、光電変換により生成された信号電荷を半導体層に伝送する構造を備える。この構造では、半導体層中に形成した接続部のリーク電流が大きな問題となる。
また、接続部から電荷蓄積部へ電荷をオーバーフローさせる構造では、信号電荷の消失や電荷蓄積部以外の領域への電荷混入などの問題が存在する。また、電位障壁部の電位変動によるノイズも課題となる。
【００１８】
図１Ａ，Ｂに、上述の特許文献３に記載された固体撮像装置の構成を示す。図１Ａは、固体撮像装置の１画素の構成を示す断面図である。図１Ｂは、固体撮像装置の１画素の構成を、半導体基体の受光面側からみた平面図である。図１Ａ，Ｂに示す固体撮像装置は、半導体層１７の回路形成面（表面）側とは反対側の面（裏面）に光の入射面を有する、いわゆる裏面照射型の固体撮像装置である。
【００１９】
図１Ａに示すように、固体撮像装置は、半導体層１７内に、第１光電変換部及び第２光電変換部として、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２を備える。そして、半導体層１７の光の裏面側に、第３光電変換部として光電変換膜３２を備える。図１Ｂに示すように、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２は、半導体層１７において、光の入射方向に積層されている。
【００２０】
第１及び第２フォトダイオードＰＤ１，ＰＤ２は、シリコン等からなる第２導電型（本例ではｎ型）の半導体層１７の、第１導電型（本例ではｐ型）の半導体領域からなるウェル領域（ｐ−Ｗｅｌｌ）１６に形成されている。
第１フォトダイオードＰＤ１は、半導体層１７の受光面側に形成された第２導電型（本例ではｎ型）不純物によるｎ型半導体領域１９と、その一部が半導体層の表面側に達するように延長して形成された延長部１９ａを有する。
第２フォトダイオードＰＤ２は、半導体層１７の表面側に形成されたｎ型半導体領域２０からなる。
【００２１】
光電変換膜３２は、半導体層１７の裏面上に形成された反射防止膜となる絶縁層２８を介して形成されている。光電変換膜３２の上下両面には、上部電極３３及び下部電極３１が形成されている。上部電極３３及び下部電極３１は、光透過性の材料で構成される。
【００２２】
光電変換膜３２の半導体層１７側に形成される下部電極３１は、絶縁層２８を貫通するコンタクトプラグ２９に接続されている。コンタクトプラグ２９は、半導体層１７裏面側から表面側にかけて形成された信号取り出し部に接続されている。信号取り出し部は、半導体層１７の裏面側から表面側近くまで、縦方向に形成された接続部２１、電位障壁部２２、及び、電荷蓄積部２３からなる縦型転送路５０により構成されている。
また、縦型転送路５０は図１Ｂに示すように、半導体層１７上での平面配置で同じ領域に、接続部２１、電位障壁部２２、及び、電荷蓄積部２３が積層されている。そして、縦型転送路５０は、ｐ−Ｗｅｌｌ１６によって第１及び第２フォトダイオードＰＤ１，ＰＤ２と分離された位置に形成されている。
【００２３】
接続部２１は、半導体層１７の裏面側に形成された高濃度のｎ型不純物領域からなる。接続部２１は、コンタクトプラグ２９とのオーミック接続を取るために構成されている。接続部２１に、光電変換膜３２で生成された信号電荷が読み出される。
電位障壁部２２は、低濃度のｐ型不純物領域からなり、接続部２１と電荷蓄積部２３との間でポテンシャルバリアとなる。
電荷蓄積部２３は、光電変換膜３２から転送された信号電荷を蓄積する層であり、接続部２１よりも低濃度のｎ型不純物領域で構成される。
【００２４】
半導体層１７の回路形成面となる表面側には、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２及び光電変換膜３２に対応する第１〜第３画素トランジスタが構成されている。図では、第１〜第３転送トランジスタＴｒ１，Ｔｒ２，Ｔｒ３を示している。
第１転送トランジスタＴｒ１は、第１フォトダイオードＰＤ１の延長部１９ａに隣接する半導体層表面側に形成されたフローティングディフュージョン部ＦＤ１と、半導体層１７上にゲート絶縁膜を介して形成された転送ゲート電極３７とで構成される。
第２転送トランジスタＴｒ２は、第２フォトダイオードＰＤ２に隣接する半導体層表面側に形成されたフローティングディフュージョン部ＦＤ２と、半導体層１７上にゲート絶縁膜を介して形成された転送ゲート電極３８とで構成される。
第３転送トランジスタＴｒ３は、縦型転送路５０に隣接する半導体層表面側に形成されたフローティングディフュージョン部ＦＤ３と、半導体層１７上にゲート絶縁膜を介して形成された転送ゲート電極３９とで構成される。
また、上部電極３３上には、図示しない遮光膜や平坦化膜等を介して、オンチップレンズ３５が形成されている。
【００２５】
上述の構成の固体撮像装置では、光電変換膜３２で生成される信号電荷を電子とし、半導体層中の接続部２１がｎ型拡散層、オーバーフロー部がｐ型半導体の電位障壁部２２、電荷蓄積部２３がｎ型拡散層、Ｗｅｌｌがｐ型半導体で形成されている。
光が光電変換膜３２に照射されると、半導体層１７外に配置した光電変換膜で生成した信号電荷は、コンタクトプラグ２９を介してｎ型拡散層からなる接続部２１に読み出される。そして、ｐ型の電位障壁部２２を通じて電荷蓄積部２３にオーバーフローされる。
【００２６】
ここで、半導体層１７外の光電変換膜３２に大光量が照射されると、光電変換膜３２からｎ型の接続部２１へ大量の信号電子が注入される。このとき、接続部２１に注入された信号電子のうち、一部の電子が接続部２１と逆極性を有するｐ−Ｗｅｌｌ１６に流れ込み、正孔と再結合して消失する。この結果、電荷蓄積部２３への信号電荷の転送効率が低下し、固体撮像装置の感度低下を招く。
【００２７】
また、図１に示すように、半導体層１７内に複数の光電変換領域、又は、電荷を保持する電荷蓄積領域を有している場合には、接続部２１からｐ−Ｗｅｌｌ１６に注入された電荷の一部が再結合せずに、他の光電変換領域あるいは電荷蓄積領域へ混入する。例えば図１の構造では、光電変換膜３２の下部に第１フォトダイオードＰＤ１と第２フォトダイオードＰＤ２が配置されている。光電変換膜３２で第１の波長の光を光電変換した後、光電変換膜３２を透過した光を、吸収係数の違いにより第１フォトダイオードＰＤ１と第２フォトダイオードＰＤ２でそれぞれ第２、第３の波長の光として吸収する。
【００２８】
ここで、光電変換膜３２で大量の信号電荷が発生すると、コンタクトプラグ２９を介してｎ型接続部２１に大量の電子が注入され、一部の電荷がｐ−Ｗｅｌｌ１６に流れ込む。このとき、ｐ−Ｗｅｌｌ１６のポテンシャル障壁を乗り越え、ｐ−Ｗｅｌｌ１６中の正孔と再結合する前に、第１フォトダイオードＰＤ１や第２フォトダイオードＰＤ２へ一部の電荷が混入する。
この結果、光電変換膜３２の信号が、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２の信号に混入し、固体撮像装置の色再現性が悪化する。
【００２９】
この問題の対策としては、オーバーフロー部のポテンシャル障壁を深くし、接続部２１とｐ−Ｗｅｌｌ１６との間に適度な逆バイアスが印加されるように設計する方法がある。例えば、図１の構成であれば、電位障壁部２２のｐ型不純物濃度をｐ−Ｗｅｌｌ１６よりも低く形成する。この構成により、オーバーフロー電流が電荷蓄積部２３以外の領域に注入され難くすることができる。
【００３０】
しかし、上記方法では接続部２１とｐ−Ｗｅｌｌ１６間の逆バイアスが強化されるため、ｐｎ接合の逆方向リーク電流が増加し、ノイズの原因になるという問題が発生する。また、他の対策として、上述の特許文献２では、コンタクトプラグ２９が接続される半導体層１７中の接続部２１を電位障壁部２２で取り囲み、電荷蓄積部２３を拡散層の下方に広く形成する構成が提案されている。この構成により、電荷蓄積部２３への転送効率を高めることができる。しかし、この手法では、電荷蓄積部２３を広く形成する必要があるため、電荷蓄積部２３の微細化が困難となる。このため、画素サイズの縮小が困難となる。さらに、図１に示す構成にように、半導体層１７内に、第１フォトダイオードＰＤ１や第２フォトダイオードＰＤ２のような複数の光電変換部を配置した場合には、素子面積の確保が難しくなる。
【００３１】
さらに、接続部２１から電荷蓄積部２３へ電荷をオーバーフローさせる構造では、電位障壁部２２の電位変動により発生するノイズが課題となる。例えば、図１の構成では、ｐ型の電位障壁部２２とｎ型の電荷蓄積部２３はｐｎ接合容量によって結合している。ｎ型の電荷蓄積部２３に蓄積された電荷を読み出すとき、この電荷蓄積部２３は蓄積状態から空乏状態に変化することで電圧が上昇する。このとき、電荷蓄積部２３の電圧の上昇にともなって、電位障壁部２２の電位も上昇する。この結果、接続部２１からみた電位障壁部２２のポテンシャル障壁が低くなる。そして、接続部２１と電位障壁部２２との間のポテンシャル変動量と、電位障壁部２２の容量とに応じた電荷が、電荷蓄積部２３へ注入される。この電荷蓄積部２３へ注入される電荷が、光電変換膜３２から縦型転送路５０を介してトランジスタに転送される信号電荷へのノイズとなる。
【００３２】
そこで、本技術では、半導体層外で生成あるいは保持した信号電荷を、接続部から電荷蓄積部へ集中的にオーバーフローさせることが可能な構成の固体撮像装置を提供する。この構成では、接続部から電荷蓄積部へ集中的にオーバーフローさせることにより、大量の信号電荷がコンタクト部に注入された場合に、半導体層中に形成された他の光電変換領域や電荷蓄積部へ信号電荷が混入する問題を抑制することができる。また、接続部とＷｅｌｌ領域の電位差を低減することが可能となり、接続部で発生するリーク電流を抑制できる。
さらに、電位障壁部と電荷蓄積部の素子サイズを縮小することができる。
【００３３】
〈２．第１実施形態（固体撮像装置）〉
［固体撮像装置の概略構成］
図２に、本技術が適用される固体撮像装置の一例として、ＣＭＯＳ型の固体撮像装置１について説明する。図２の構成は、下記に説明する各実施形態に係る固体撮像装置に共通の構成である。また、本実施形態例では、半導体基体の回路形成面（表面）側とは反対側に光の入射面を有する、いわゆる、裏面照射型のＣＭＯＳ型固体撮像装置として説明する。
【００３４】
［固体撮像装置の全体構成］
図２は、第１実施形態に係るＣＭＯＳ型の固体撮像装置１の全体を示す概略構成図である。
本実施形態例の固体撮像装置１は、シリコンからなる基板１１上に配列された複数の画素２から構成される画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８等を有して構成される。
【００３５】
画素２は、光電変換素子であるフォトダイオードと、複数の画素トランジスタとから構成され、基板１１上に、２次元アレイ状に規則的に複数配列される。画素２を構成する画素トランジスタは、転送トランジスタ、リセットトランジスタ、選択トランジスタ、増幅トランジスタで構成される４つの画素トランジスタであってもよく、また、選択トランジスタを除いた３つのトランジスタであってもよい。
【００３６】
画素領域３は、２次元アレイ状に規則的に複数配列された画素２から構成される。画素領域３は、実際に光を受光し光電変換によって生成された信号電荷を増幅してカラム信号処理回路５に読み出す有効画素領域と、黒レベルの基準になる光学的黒を出力するための黒基準画素領域（図示せず）とから構成されている。黒基準画素領域は、通常は、有効画素領域の外周部に形成されるものである。
【００３７】
制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号などを生成する。そして、制御回路８で生成されたクロック信号や制御信号などは、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に入力される。
【００３８】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素領域３の各画素２を行単位で順次垂直方向に選択走査する。そして、各画素２のフォトダイオードにおいて受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。
【００３９】
カラム信号処理回路５は、例えば、画素２の列毎に配置されており、１行分の画素２から出力される信号を画素列毎に黒基準画素領域（図示しないが、有効画素領域の周囲に形成される）からの信号によって、ノイズ除去や信号増幅等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０とのあいだに設けられている。
【００４０】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して、順次に供給される信号に対し信号処理を行い出力する。
【００４１】
［固体撮像装置の要部の構成（平面図）］
図３に、固体撮像装置の単位画素２における概略平面構成を示す。
図３に示すように、単位画素２は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のそれぞれの波長の光を光電変換する第１〜第３光電変換部が３層に積層された光電変換領域１５と、各光電変換部に対応する電荷読み出し部とから構成されている。本実施形態例においては、電荷読み出し部は、第１〜第３光電変換部に対応した第１〜第３画素トランジスタＴｒＡ，ＴｒＢ，ＴｒＣで構成されている。固体撮像装置１では、単位画素２において縦方向の分光がなされる。
【００４２】
第１〜第３画素トランジスタＴｒＡ，ＴｒＢ，ＴｒＣは、光電変換領域１５の周辺に形成されており、それぞれ４つのＭＯＳ型トランジスタで構成されている。第１画素トランジスタＴｒＡは、後述する第１光電変換部で生成、蓄積された信号電荷を画素信号として出力するもので、第１転送トランジスタＴｒ１、リセットトランジスタＴｒ４、増幅トランジスタＴｒ５、選択トランジスタＴｒ６で構成されている。第２画素トランジスタＴｒＢは、後述する第２光電変換部で生成、蓄積された信号電荷を画素信号として出力するもので、第２転送トランジスタＴｒ２、リセットトランジスタＴｒ７、増幅トランジスタＴｒ８、選択トランジスタＴｒ９で構成されている。第３画素トランジスタＴｒＣは、後述する第３光電変換部で生成、蓄積された信号電荷を画素信号として出力するもので、第３転送トランジスタＴｒ３、リセットトランジスタＴｒ１０、増幅トランジスタＴｒ１１、選択トランジスタＴｒ１２で構成されている。
【００４３】
［固体撮像装置の画素部の構成］
図４に、図３に示す光電変換領域１５の概略構成を示す。図４Ａは、固体撮像装置の光電変換領域における、要部の断面構成である。また、図４Ｂは、固体撮像装置の光電変換領域における、受光面側からみた半導体層の平面構成である。
図４では、第１〜第３画素トランジスタＴｒＡ，ＴｒＢ，ＴｒＣのうち第１〜第３転送トランジスタＴｒ１，Ｔｒ２，Ｔｒ３のみ図示し、他の画素トランジスタの図示を省略する。本実施形態例の固体撮像装置は、半導体層１７の表面側の画素トランジスタが形成された側とは反対側の裏面側から光が入射される裏面照射型の固体撮像装置である。図４では、上側を受光面側とし、下側を画素トランジスタや、ロジック回路等の周辺回路などが形成された回路形成面とする。
【００４４】
図４Ａに示すように、固体撮像装置は、半導体層１７内に第１及び第２光電変換部となる、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２を備える。また、図４Ｂに示すように、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２は、半導体層１７において、光の入射方向に積層されている。このように、本例の固体撮像装置は、光の入射方向から、光電変換膜３２、第１フォトダイオードＰＤ１、及び、第２フォトダイオードＰＤ２が積層された構成を有する。
【００４５】
また、本例の固体撮像装置は、半導体層１７の裏面側に、第３光電変換部となる光電変換膜３２を備える。
なお、第３光電変換部となる光電変換膜３２のかわりに、コンデンサのように電子を保持することが可能な電荷保持部を備えていてもよい。以下の説明では、第３光電変換部に光電変換膜３２を備える構成により本技術の一例を説明するが、この光電変換部を電荷保持部と読みかえることで、電荷保持部を備える構成とすることができる。
【００４６】
第１及び第２フォトダイオードＰＤ１，ＰＤ２は、シリコン等からなる第２導電型（本例ではｎ型）の半導体層１７の、第１導電型（本例ではｐ型）の半導体領域からなるウェル領域（ｐ−Ｗｅｌｌ）１６に形成されている。
第１フォトダイオードＰＤ１は、半導体層１７の受光面側に形成された第２導電型（本例ではｎ型）不純物によるｎ型半導体領域１９と、その一部が半導体層の表面側に達するように延長して形成された延長部１９ａを有する。延長部１９ａは、３層の光電変換部が積層されている光電変換領域の周辺に形成される。延長部１９ａの表面（半導体層１７の表面側）には、ホール蓄積層となる高濃度のｐ型半導体領域（図示省略）が形成されている。また、延長部１９ａは、第１フォトダイオードＰＤ１のｎ型半導体領域１９に蓄積された信号電荷を、半導体層１７の表面側に引き出す層として機能する。
【００４７】
第２フォトダイオードＰＤ２は、半導体層１７の表面側に形成されたｎ型半導体領域２０からなる。そして、ｎ型半導体領域２０の表面側の半導体層１７界面には、ホール蓄積層となる高濃度のｐ型半導体領域（図示省略）が形成されている。
第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２において、半導体層１７の界面にｐ型半導体領域が形成されることにより、半導体層１７界面で発生する暗電流の抑制が図られる。
【００４８】
受光面から一番離れた領域に形成された第２フォトダイオードＰＤ２は、赤色の波長の光を光電変換する光電変換部となる。受光面側に形成された第１フォトダイオードＰＤ１は、青色の波長の光を光電変換する光電変換部となる。そして、半導体層１７の裏面上に配置された光電変換膜３２が、緑色の波長の光を光電変換する光電変換部となる。
【００４９】
光電変換膜３２は、半導体層１７の裏面上に形成された第１絶縁層２５、及び、第１絶縁層２５上に設けられた第２絶縁層２６を介して形成されている。そして、光電変換膜３２の上下両面には、上部電極３３及び下部電極３１が形成されている。上部電極３３及び下部電極３１は、光透過性の材料で構成される。
【００５０】
光電変換膜３２は、緑色の波長の光を光電変換する光電変換部として用いられる場合には、例えば、ローダーミン系色素、メラシアニン系色素、キナクリドン等を含む有機光電変換材料から構成される。また、上部電極３３及び下部電極３１は、光透過性の材料で構成され、例えば、インジウム錫（ＩＴＯ）膜、酸化インジウム亜鉛膜等の透明導電膜で構成される。
【００５１】
また、光電変換膜３２を、青色又は赤色の波長の光を光電変換する材料で構成し、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２を、その他の波長に対応させて構成してもよい。
例えば、光電変換膜３２で青色の光を吸収させる場合には、半導体層１７の受光面側に形成される第１フォトダイオードＰＤ１を、緑色の光を光電変換する光電変換部として設定する。そして、第２フォトダイオードＰＤ２を、赤色の光を光電変換する光電変換部として設定する。また、光電変換膜３２で赤色の光を吸収させる場合には、半導体層１７の受光面側に形成される第１フォトダイオードＰＤ１を、青色の光を光電変換する光電変換部として設定する。そして、第２フォトダイオードＰＤ２を、緑色の光を光電変換する光電変換部として設定する。
【００５２】
青色の光を光電変換する光電変換膜は、例えば、クマリン酸色素、トリス−８−ヒドリキシキノリＡｌ（Ａｌｑ３）、メラシアニン系色素等を含む有機光電変換材料から構成される。また、赤色の光を光電変換する光電変換膜は、フタロシアニン系色素を含む有機光電変換材料から構成される。
【００５３】
上述の構成の固体撮像装置では、半導体層１７内で光電変換する光を、青色の波長及び赤色の波長と設定する。そして、光電変換膜３２で光電変換する光を緑色の波長と設定する。このような構成では、光電変換膜３２で中間波長の緑色の波長を受光することで、第１及び第２フォトダイオードＰＤ１，ＰＤ２間における分光特性を向上させることができる。
【００５４】
光電変換膜３２の半導体層１７側に形成される下部電極３１は、第１絶縁層２５及び第２絶縁層２６を貫通するコンタクトプラグ２９に接続されている。コンタクトプラグ２９は、半導体層１７裏面側から表面側にかけて形成された縦型転送路５０に接続されている。
【００５５】
縦型転送路５０は、半導体層１７の裏面側から表面側にかけて縦方向に形成された接続部２１、電位障壁部２２、及び、電荷蓄積部２３により構成されている。
接続部２１は、半導体層１７の裏面側に形成された高濃度のｎ型不純物領域からなる。接続部２１は、コンタクトプラグ２９とのオーミック接続を取るために構成されている。電位障壁部２２は、低濃度のｐ型不純物領域からなり、接続部２１と電荷蓄積部２３との間でポテンシャルバリアとなる。電荷蓄積部２３は、光電変換膜３２から転送された信号電荷を蓄積する層であり、接続部２１よりも低濃度のｎ型不純物領域で構成される。また、半導体層１７の最表面に、ｐ型半導体領域（図示省略）が高濃度のｐ型不純物領域から形成され、半導体層１７界面での暗電流の発生を抑制する。
【００５６】
光が光電変換膜３２に照射されると、半導体層１７外に配置した光電変換膜３２で信号電荷（電子）が生成される。この信号電荷は、コンタクトプラグ２９を介して、光電変換膜３２から、ｎ型拡散層の接続部２１に読み出される。そして、ｐ型の電位障壁部２２を通じて電荷蓄積部２３にオーバーフローされる。
【００５７】
また、半導体層１７には、接続部２１から電位障壁部２２を介して電荷蓄積部２３へオーバーフローする構成の縦型転送路５０において、縦型転送路５０の側面を囲い、且つ、縦型転送路５０に接する位置に、埋め込み型の素子分離部２７が形成されている。
図４Ａに示す構成では、半導体層１７の裏面側から、接続部２１と電位障壁部２２との接続面を超える深さまで素子分離部２７が形成されている。このため、接続部２１は、半導体層１７の裏面（上面）側及び電位障壁部２２と接する面（上面及び底面）以外の、全ての面（側面）が素子分離部２７に接している。
【００５８】
また、素子分離部２７は、電位障壁部２２と電荷蓄積部２３との接続面の外周よりも内側まで、形成されている。このため、素子分離部２７によって、接続部２１の面積、及び、接続部２１と電位障壁部２２との接触面積が、電位障壁部２２と電荷蓄積部２３との接続面積よりも制限されている。
【００５９】
素子分離部２７は、ＳＴＩのように半導体層１７をエッチングして形成した溝（トレンチ）５４と、トレンチ５４内に埋め込まれた第１絶縁層２５及び第２絶縁層２６とからなる。なお、本例では、第１絶縁層２５及び第２絶縁層２６との２層から絶縁層が形成されているが、第１絶縁層２５及び第２絶縁層２６とを分けずに単一層の絶縁層が形成された構成としてもよい。
【００６０】
第１絶縁層２５及び第２絶縁層２６は、半導体装置に一般的に用いられる絶縁膜から構成される。例えば、ＨＤＰ（High Density Plasma）法を用いて形成した酸化シリコン膜等から構成される。また、第１絶縁層２５及び第２絶縁層２６は、例えば、シリコン、ゲルマニウム、ガリウム、及び、金属の化合物であり、さらに酸素、窒素、炭素のうち、少なくとも１つ以上の元素を含有している材料からなり、単層、又は、これらの膜を積層した構成である。
【００６１】
また、埋め込み型の素子分離部２７とｐ−Ｗｅｌｌ１６が接する部分では、不純物濃度が不足して暗電流が発生する恐れがある。この場合は、第１絶縁層２５、特に、トレンチ５４の側壁部に、負の固定電荷を有する膜を配置することが好ましい。負の固定電荷を持つ材料としては、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタン等が挙げられる。また、上記以外の材料としては、酸化ランタン、酸化プラセオジム、酸化セリウム、酸化ネオジム、酸化プロメチウム、酸化サマリウム、酸化ユウロピウム、酸化ガドリニウム、酸化テルビウム、酸化ジスプロシウム、酸化ホルミウム、酸化ツリウム、酸化イッテルビウム、酸化ルテチウム、酸化イットリウム、窒化アルミニウム膜、酸窒化ハフニウム膜または酸窒化アルミニウム膜等から負の固定電荷を有する膜を形成することも可能である。負の固定電荷を有する膜は、絶縁性を損なわない範囲で、膜中にシリコン（Ｓｉ）や窒素（Ｎ）が添加されていてもよい。その濃度は、膜の絶縁性が損なわれない範囲で適宜決定される。このように、シリコン（Ｓｉ）や窒素（Ｎ）が添加されることによって、膜の耐熱性や製造工程中でのイオン注入の阻止能力を上げることが可能になる。
【００６２】
さらに、埋め込み型の素子分離部２７の内側に、ＳｉＯＣ等の低誘電率材料を配置することにより、ｎ型拡散層の容量低減の効果をさらに高めることが可能である。また、素子分離部２７に埋め込まれる絶縁層内に空洞部を形成することにより、ｎ型拡散層の容量低減の効果をさらに高めることが可能である。
【００６３】
また、第１絶縁層２５は、半導体層１７の裏面、及び、素子分離部２７内において、半導体層（ｐ−Ｗｅｌｌ１６）と接触する。このため、第１絶縁層２５と半導体層１７との間に、半導体層１７を構成するシリコン基板との間で界面準位を発生しにくい材料、例えば、シリコンと反応生成することで形成された酸化膜等を設けてもよい。
【００６４】
上述のように素子分離部２７内には絶縁層が埋め込まれる。このため、縦型転送路５０において、埋め込み型の素子分離部２７が配置された箇所は電気的に分断される。接続部２１は、素子分離部２７に囲まれているため、光電変換膜３２から接続部２１に注入された信号電荷が、接続部２１からｐ−Ｗｅｌｌ１６に流れ込むことがない。
従って、接続部２１の信号電荷を、接続部２１と接続する電位障壁部２２を介して電荷蓄積部２３に、集中的にオーバーフローさせることが可能となる。
【００６５】
上述の構成の固体撮像装置では、接続部２１を素子分離部２７で囲むことにより、接続部２１からオーバーフローする電流を、その下部に配置した電位障壁部２２及び電荷蓄積部２３に集中させることが可能である。このため、電位障壁部２２と電荷蓄積部２３の接合断面積を縮小し、素子のサイズを縮小することが可能となる。
また、接続部２１を素子分離部２７で囲むことにより、光電変換膜３２に大光量が照射されたときに、接続部２１からｐ−Ｗｅｌｌ１６への信号電荷の流出を防ぐことができる。このため、接続部２１からｐ−Ｗｅｌｌ１６を超えて他の光電変換領域（ＰＤ１，ＰＤ２）や電荷蓄積部２３へ混入する信号の問題（クロストーク等）を大幅に低減することができる。
また、本構造では電位障壁部２２以外の領域へ信号電荷がもれこみにくくなるため、接続部２１とｐ−Ｗｅｌｌ１６との電位差を縮小することが可能となる。接続部２１とｐ−Ｗｅｌｌ１６との間の電位差を縮小することにより、接続部２１に発生するリーク電流を抑制することができる。
【００６６】
また、上述の構成では、埋め込み型の素子分離部２７は、接続部２１と直接接するように配置されている。このため、接続部２１とｐ−Ｗｅｌｌ１６との間にｐｎ接合が、形成されない。これにより、ｐｎ接合部で発生するリーク電流を防ぐことができる。
また、ｐｎ接合面積が、素子分離部２７内に制限されていることにより、接続部２１での空乏容量が低減される。このため、電位障壁部２２の電圧の揺れによる接続部２１へのノイズ混入を抑制することができる。
【００６７】
さらに、大光量照射時に接続部２１からｐ型半導体（ｐ−Ｗｅｌｌ１６）へ流出して、信号電荷（電子）がｐ−Ｗｅｌｌ１６内の正孔と再結合して消失する現象を抑制することができる。或いは、ｐ−Ｗｅｌｌ１６から接続部２１へ正孔が注入され、感度電子が消失する現象を抑制することができる。
【００６８】
なお、接続部２１とｐ−Ｗｅｌｌ１６との電位差低減は、電位障壁部２２のｐ型不純物濃度を上昇させる、又は、電位障壁部２２の長さを拡大することで実現できる。
また、図２では電位障壁部２２とｐ−Ｗｅｌｌ１６を分けて図示したが、電位障壁部２２とｐ−Ｗｅｌｌ１６とは、不純物濃度が異なる以外に構成に差がない。このため、電位障壁部２２の部分をｐ−Ｗｅｌｌ１６として構成しても、固体撮像装置として所望の動作が可能である。
【００６９】
また、図４Ａに示すように、半導体層１７の回路形成面となる表面側には、第１フォトダイオードＰＤ１、第２フォトダイオードＰＤ２及び光電変換膜３２に対応する第１〜第３画素トランジスタが構成されている。図４Ａでは、第１〜第３転送トランジスタＴｒ３，Ｔｒ２，Ｔｒ３を示している。
第１転送トランジスタＴｒ１は、第１フォトダイオードＰＤ１の延長部１９ａに隣接する半導体層の表面側に形成されたフローティングディフュージョン部ＦＤ１と、半導体層１７上にゲート絶縁膜を介して形成された転送ゲート電極３７とで構成される。
第２転送トランジスタＴｒ２は、第２フォトダイオードＰＤ２に隣接する半導体層の表面側に形成されたフローティングディフュージョン部ＦＤ２と、半導体層１７上にゲート絶縁膜を介して形成された転送ゲート電極３８とで構成される。
第３転送トランジスタＴｒ３は、縦型転送路５０に隣接する半導体層表面側に形成されたフローティングディフュージョン部ＦＤ３と、半導体層１７上にゲート絶縁膜を介して形成された転送ゲート電極３９とで構成される。
フローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３は、いずれもｎ型の高濃度不純物領域で構成され、転送ゲート電極３７，３８，３９は、例えばポリシリコンで構成される。
【００７０】
なお、図４Ａでは半導体層１７の表面側の構成は、転送トランジスタの構成のみを示し、その他の構成の図示を省略している。半導体層１７の表面側には、例えば、層間絶縁膜を介して複数積層された配線を有する多層配線層や、多層配線層上に貼り合わされた支持基板等が形成されている。
【００７１】
また、上部電極３３上部の受光面側には、縦型転送路５０及び、第１フォトダイオードＰＤ１からの電荷引き抜き部となる延長部１９ａを遮光する遮光膜や、平坦化膜等が形成されていてもよい。また、上部電極３３上には、図示しない遮光膜や平坦化膜等を介して、オンチップレンズ３５が形成されている。
【００７２】
そして、図３に示したように、実際には、半導体層１７の表面側に、リセットトランジスタＴｒ４，Ｔｒ７，Ｔｒ１０、増幅トランジスタＴｒ５，Ｔｒ８，Ｔｒ１１、選択トランジスタＴｒ６，Ｔｒ９，Ｔｒ１２が構成されている。リセットトランジスタＴｒ４，Ｔｒ７，Ｔｒ１０は、ソース・ドレイン領域４３，４４とゲート電極４０とで構成されている。増幅トランジスタＴｒ５，Ｔｒ８，Ｔｒ１１は、ソース・ドレイン領域４４，４５、ゲート電極４１とで構成されている。選択トランジスタＴｒ６，Ｔｒ９，Ｔｒ１２は、ソース・ドレイン領域４５，４６と、ゲート電極４２とで構成されている。
そしてこれらの画素トランジスタＴｒＡ，ＴｒＢ，ＴｒＣにおいては、フローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３が対応するリセットトランジスタＴｒ４，Ｔｒ７，Ｔｒ１０の一方のソース・ドレイン領域４３に接続されている。さらに、フローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３は、対応する増幅トランジスタＴｒ５，Ｔｒ８，Ｔｒ１１のゲート電極４１に接続されている。
また、リセットトランジスタＴｒ４，Ｔｒ７，Ｔｒ１０と増幅トランジスタＴｒ５，Ｔｒ８，Ｔｒ１１とで共通のソース・ドレイン領域４４には、電源電圧配線ＶＤＤが接続されている。また、選択トランジスタＴｒ６，Ｔｒ９，Ｔｒ１２の一方のソース・ドレイン領域４６には、選択信号配線ＶＳＬが接続されている。
【００７３】
〈３．第１実施形態（固体撮像装置の製造方法）〉
次に、上述の第１実施形態の固体撮像装置の製造方法について説明する。図５〜図７は、第１実施形態の固体撮像装置の製造工程図であり、特に、光電変換部が形成される領域における製造工程を示す図である。
【００７４】
まず、図５Ａに示すように、シリコンからなる基板５１上に、埋め込み酸化膜（以下、ＢＯＸ層５２）、及び、シリコンエピタキシャル層からなる半導体層１７を形成する。そして、半導体層１７の所定の位置に、ｐ−Ｗｅｌｌ１６を形成する。さらに、ｐ−Ｗｅｌｌ１６中の所定の位置に、縦型転送路５０を構成する接続部２１、電荷蓄積部２３、及び、電位障壁部２２を形成する。
【００７５】
接続部２１は、光電変換膜３２からの信号電荷を読み出すためのコンタクトプラグ２９と、オーミック接続をとる必要があるため、１×１０１９〜１×１０２０／ｃｍ３程度の濃度とする。接続部２１の上部縦方向に、ｐ型の不純物を低濃度にイオン注入することで電位障壁部２２を形成する。続いて、電位障壁部２２の上部縦方向にｎ型の不純物をイオン注入することで電荷蓄積部２３を形成する。電荷蓄積部２３の不純物濃度は接続部２１よりも薄く、また、電位障壁部２２側から半導体層１７表面側にかけて除々に濃くなるように段階的なイオン注入によって形成する。
【００７６】
また、縦型転送路５０の形成と同じ工程において、第１フォトダイオードＰＤ１を構成するｎ型半導体領域１９、延長部１９ａ、及び、第２フォトダイオードＰＤ２を構成するｎ型半導体領域２０を形成する。
また、半導体層１７の表面側には、図示しないゲート酸化膜を介して転送ゲート電極３７，３８，３９を形成する。そして、フローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３を形成する。
【００７７】
さらに、半導体層１７の表面上に、配線２４及び絶縁層５９を積層して配線層を形成し、第１及び第２フォトダイオードＰＤ１，ＰＤ２と、光電変換膜３２の読み出し回路部を形成する。
図５Ａに示す構成は、従来公知のイオン注入やＣＶＤ等、通常のＣＭＯＳプロセスで使用されている技術を用いて形成することができる。
【００７８】
次に、図５Ｂに示すように、配線層上部に、例えばシリコンからなる支持基板５３を貼り付ける。そして、素子を反転させた後、ＳＯＩ基板を構成する基板５１を除去しＢＯＸ層５２を露出する。
【００７９】
次に、ＢＯＸ層５２上にフォトレジストを形成した後、素子分離部２７を形成する領域のフォトレジストを除去する。そして、図６Ｃに示すように、ＢＯＸ層５２をエッチングにより選択的に除去し、さらに、このＢＯＸ層５２をハードマスクとして半導体層１７をエッチングする。この工程により、半導体層１７に、素子分離部２７を形成するためのトレンチ５４を形成する。この工程では、素子分離部２７による効果を高めるため、トレンチ５４を接続部２１と電位障壁部２２との接合部よりも深い位置まで形成することが好ましい。
【００８０】
次に、図６Ｄに示すように、半導体層１７上のＢＯＸ層５２を除去する。そして、図７Ｅに示すように、第１絶縁層２５及び第２絶縁層２６を形成する。第１絶縁層２５及び第２絶縁層２６は、例えば、化学気相成長法、スパッタリング法及び原子層蒸着法等を用いて形成する。第１絶縁層２５及び第２絶縁層２６により、形成したトレンチ５４の内部を埋め込み、さらに、半導体層１７の表面を覆う。
【００８１】
また、第１絶縁層２５は、上述の負の固定電荷を有する膜、及び、低誘電率材料等を用いて形成することが好ましい。また、半導体層１７と第１絶縁層２５との間に、界面準位を発生しにくい、半導体層１７と反応生成することで形成された酸化膜等を形成してもよい。
【００８２】
なお、第１絶縁層２５の形成を、トレンチ５４の内部が第１絶縁層２５で完全に埋め込まれる前に、トレンチ５４の開口端側が閉塞される成膜条件で行ってもよい。この方法では、トレンチ５４の内部が第１絶縁層２５に埋め込まれる前に、トレンチ５４上面の開口が閉じられ、トレンチ５４内に成膜用のガスが供給されず、トレンチ５４内に空洞（ボイド）が形成される。この後、さらに絶縁層２５，２６を形成することにより、絶縁層２５，２６を形成した後のトレンチ５４内に、空洞部を形成することができる。このように、中空構造の素子分離部２７を形成してもよい。
【００８３】
次に、図７Ｆに示すように、第１絶縁層２５及び第２絶縁層２６を貫通して接続部２１に接続されるコンタクトプラグ２９を形成する。コンタクトプラグ２９は、第１絶縁層２５及び第２絶縁層２６の所定の位置を開口してコンタクトホールを形成する。そして、コンタクトホールの側壁及び底部にバリメタル膜を成膜し、金属材料を埋め込むことによって形成する。
コンタクトプラグ２９は、接続部２１との間でオーミック接続を得るために、バリアメタル膜としてチタン（Ｔｉ）と窒化チタン（ＴｉＮ）の積層膜、コンタクトホールの埋め込み金属材料としてタングステン（Ｗ）を用いることが好ましい。
【００８４】
また、図７Ｆに示すように、コンタクトプラグ２９と接続する下部電極３１を形成する。下部電極３１である透明電極としては、例えばスパッタ法を用いて成膜された１００ｎｍ程度の厚みのＩＴＯ膜を用いる。
さらに、下部電極３１を被覆するように、例えば酸化シリコンからなる絶縁膜を形成し、この絶縁膜に下部電極３１が露出する開口部を形成する。そして、開口部を被覆して光電変換膜３２を形成する。その後、光電変換膜３２上部全面に、上部電極３３を形成する。上部電極３３も下部電極３１と同様、例えばスパッタ法を用い、１００ｎｍ程度の厚みのＩＴＯ膜を用いる。
その後、上部電極３３上部に、図示しない遮光膜や平坦化膜等を形成し、上部にオンチップレンズ３５を形成する。
以上の工程により、図４に示す固体撮像装置を製造することができる。
【００８５】
なお、素子分離部２７の形成手段としては、図５Ｂの状態で一旦ＢＯＸ層５２を除去し、一般にＳＴＩを形成する場合と同様に酸化膜とＳＩＮからなるハードマスクを形成し、このハードマスクを用いて半導体層１７のエッチングを実施する使用する方法もある。しかし、本例では、ＢＯＸ層５２をハードマスクとして使用することにより、工程数を削減している。
【００８６】
〈４．第２実施形態（固体撮像装置）〉
次に、固体撮像装置の第２実施形態について説明する。第２実施形態は、上述の第１実施形態の固体撮像装置と、素子分離部２７の形成位置及び縦型転送路５０の構成が異なる。このため、以下の第２実施形態の説明では、上述の第１実施形態と異なる素子分離部２７と、縦型転送路５０の構成のみを説明し、第１実施形態と同様の構成の説明を省略する。
【００８７】
図８に、第２実施形態の固体撮像装置の概略構成を示す。図８Ａは、固体撮像装置の光電変換領域における、要部の断面構成である。また、図８Ｂは、固体撮像装置の光電変換領域における、受光面側からみた半導体層の平面構成である。
【００８８】
図８Ａに示すように、本例の固体撮像装置は、縦型転送路５０の接続部２１と素子分離部２７とが接触しない構成である。この構成において、縦型転送路５０と素子分離部２７の構成以外は、上述の第１実施形態の固体撮像装置の構成と同様である。
【００８９】
素子分離部２７は、縦型転送路５０の周囲を囲む位置に形成されている。素子分離部２７は、半導体層１７の裏面側から、接続部２１と電位障壁部２２との接続面を超える深さまで形成されている。また、縦型転送路５０の周囲は、素子分離部２７との間に、ｐ−Ｗｅｌｌ１６が配置されている。このため、接続部２１の側面と素子分離部２７との間、及び、電位障壁部２２と素子分離部２７と間にｐ−Ｗｅｌｌ１６が配置されている。
【００９０】
図８Ａ及び図８Ｂに示すように、素子分離部２７が縦型転送路５０に接して形成されていないため、上述の第１実施形態と異なり、接続部２１、電位障壁部２２、及び、電荷蓄積部２３が、それぞれ同じ面積で形成されている。
【００９１】
光が光電変換膜３２に照射されると、半導体層１７外に配置された光電変換膜３２で生成した信号電荷が、コンタクトプラグ２９を介してｎ型拡散層からなる接続部２１に注入される。そして、光電変換膜３２から接続部２１に注入された信号電荷が、電位障壁部２２を通じて電荷蓄積部２３にオーバーフローされる。
【００９２】
上述の構成の構成では、接続部２１及び電位障壁部２２と素子分離部２７とが接触していないが、接続部２１を囲うように素子分離部２７が配置され、素子分離部２７が配置された箇所で電気的に分断される。このため、接続部２１からの注入電流が、素子分離部２７で電気的に絶縁される。このため、接続部２１に注入された電荷は電位障壁部２２の方向へ効果的に収集される。
【００９３】
また、接続部２１からｐ−Ｗｅｌｌ１６に流出した信号電荷についても、素子分離部２７により、図面横方向への移動が妨げられる。このため、接続部２１からｐ−Ｗｅｌｌ１６に流出した信号電荷も、図面縦方向に移動し、電位障壁部２２、及び、電荷蓄積部２３の方向へ効果的に収集される。このとき、接続部２１と素子分離部２７と間のｐ−Ｗｅｌｌ１６に、接続部２１から電荷蓄積部２３へのオーバーフローパス５５が形成される。このとき、ｐ−Ｗｅｌｌ１６がポテンシャルバリアとなる。
【００９４】
上述の構成の固体撮像装置では、素子分離部２７により、接続部２１からオーバーフローする電流を、その下部に配置した電位障壁部２２及び電荷蓄積部２３に集中させることが可能である。このため、電位障壁部２２と電荷蓄積部２３の接合断面積を縮小し、これらの素子サイズを縮小することが可能となる。
また、光電変換膜３２に大光量が照射されたときに、接続部２１からｐ−Ｗｅｌｌ１６への信号電荷の流出を減少させることができる。このため、接続部２１からｐ−Ｗｅｌｌ１６を超えて他の光電変換領域（ＰＤ１，ＰＤ２）や電荷蓄積部２３へ混入する信号の問題（クロストーク等）を大幅に低減することができる。
また、接続部２１とｐ−Ｗｅｌｌ１６との間の電位差を縮小することが可能となり、接続部２１に発生するリーク電流を抑制することができる。
【００９５】
［変形例］
次に、上述の第２実施形態の変形例について説明する。上述の第２実施形態（図８Ａ）では、接続部２１と素子分離部２７の間は、ｐ−Ｗｅｌｌ１６が配置されている。しかし、ｐ−Ｗｅｌｌ１６とｐ型の電位障壁部２２とは、それぞれの不純物濃度のみが異なる。よって、接続部２１と素子分離部２７と間のｐ−Ｗｅｌｌ１６を、ｐ型の電位層障壁部２２に置き換えても、上述の第２実施形態の固体撮像装置と同様の効果を得ることができる。
【００９６】
図９に第２実施形態の変形例の固体撮像装置の概略構成を示す。図９Ａは、固体撮像装置の光電変換領域における、要部の断面構成である。また、図９Ｂは、固体撮像装置の光電変換領域における、半導体層の受光面側の構成を示す平面構成である。
【００９７】
図９Ａに示すように、半導体層１７において、接続部２１が形成されている領域を覆うように電位障壁部５６が形成されている。また、接続部２１から素子分離部２７までの間は、全て電位障壁部５６が形成されている。このため、接続部２１の基板表面以外は、全て電位障壁部５６と接する。
また、電位障壁部５６は、図９Ａ及び図９Ｂに示すように、接続部２１及び電荷蓄積部２３よりも広い面積で形成されている。接続部２１及び電荷蓄積部２３の面積は上述の第２実施形態と同じである。電位障壁部５６と電荷蓄積部２３との接触面積も、上述の第２実施形態と同じである。
【００９８】
上述の変形例の構成においても、素子分離部２７により、接続部２１からの注入電流が素子分離部２７で電気的に絶縁され、信号電荷が接続部２１から下方の電位障壁部５６及び電荷蓄積部２３の方向へ効果的に収集される。
また、接続部２１から側面方向の電荷蓄積部２３に流出した信号電荷についても、素子分離部２７により、図面横方向への移動が妨げられる。このため、電位障壁部５６中に、接続部２１から電荷蓄積部２３へ信号電荷が転送されるオーバーフローパス５５が形成される。
【００９９】
なお、上述の第２実施形態、及び、その変形例の固体撮像装置の製造方法は、第１実施形態において、トレンチを形成する位置を変更すればよい。例えば、図６Ｃに示す工程において、ＢＯＸ層５２に形成するパターンを変更し、トレンチ５４を形成する位置を縦型転送路５０の接続部２１と接しない位置に変更する。以降は、第１実施形態と同様の方法を用いて固体撮像装置を製造することで、第２実施形態、及び、その変形例の固体撮像装置を製造することができる。
【０１００】
なお、上述の変形例とは逆に、電位障壁部５６とｐ−Ｗｅｌｌ１６とは、不純物濃度のみが異なる構成であるため、電位障壁部５６を形成せずに、電位障壁部５６の部分を全てｐ−Ｗｅｌｌ１６で形成してもよい。この場合にも、上述の第２実施形態の固体撮像装置と同様の効果を得ることができる。さらに、上述の第１実施形態や、以下に説明する各実施形態においても、電位障壁部をｐ−Ｗｅｌｌに置き換えることが可能である。
【０１０１】
〈５．第３実施形態（固体撮像装置）〉
次に、固体撮像装置の第３実施形態について説明する。第３実施形態は、上述の第２実施形態の固体撮像装置と、縦型転送路５０上に形成される絶縁層の構成のみが異なる。このため、以下の第３実施形態の説明では、上述の第２実施形態と異なる縦型転送路５０と絶縁層の構成のみを説明し、第２実施形態と同様の構成の説明を省略する。
【０１０２】
図１０に、第３実施形態の固体撮像装置の概略構成を示す。図１０Ａは、固体撮像装置の光電変換領域における、要部の断面構成である。また、図１０Ｂは、固体撮像装置の光電変換領域における、半導体層の受光面側の構成を示す平面構成である。
【０１０３】
図１０Ａに示すように、本例の固体撮像装置は、縦型転送路５０上に第３絶縁層５７が形成されている。図１０Ａに示す構成では、第３絶縁層５７が、素子分離部２７の内側の接続部２１及びｐ−Ｗｅｌｌ１６上を覆う位置に形成されている。
第３絶縁層５７は、例えばシリコンを高温で熱酸化して作製した埋め込み酸化膜（ＢＯＸ層）のように、通常の製膜酸化よりも界面準位が低減できる製法により形成する。
【０１０４】
上述の第１実施形態の構成では、接続部２１と電位障壁部２２とのｐｎ接合部が、埋め込み型の素子分離部２７のトレンチ５４の側壁に形成されている。また、上述の第２実施形態の構成では、接続部２１とｐ−Ｗｅｌｌ１６とのｐｎ接合部が、半導体層１７の裏面界面に形成されている。
一般に、半導体層１７の界面は、欠陥準位密度が高いため、リーク電流が多く発生する。これを抑制するためには、例えば半導体層１７の裏面界面に、半導体層１７（例えばシリコン）と反応生成することで製膜した熱酸化膜などを配置することが望ましい。しかし、半導体層１７の表面側に、各種トランジスタや配線が形成されているため、高温の熱処理が実施できない。
また、第１絶縁層２５として、負の固定電荷を有する膜を形成する場合には、ｎ型拡散層である接続部２１の上部にも負の固定電荷を有する膜が配置される。この場合、負の固定電荷を有する膜と接する接続部２１表面のｎ型不純物濃度が低下してしまうという問題がある。
【０１０５】
このため、図１０Ａに示すように、接続部２１上を覆う第３絶縁層５７を界面準位の低減が可能な絶縁膜から形成することで、光電変換膜３２から信号電荷が注入される接続部２１の界面でのリーク電流を抑制することができる。同様に、素子分離部２７内の接続部２１とｐ−Ｗｅｌｌ１６との界面でのリーク電流を抑制することができる。
さらに、第１絶縁層２５として負の固定電荷を有する膜を用いた場合にも、第３絶縁層５７により、接続部２１と負の固定電荷を有する膜との接触を防ぐことができる。このため、接続部２１表面のｎ型不純物濃度の低下を防ぐことができる。
【０１０６】
上述の構成によれば、第３絶縁層５７の作用により、素子分離部２７が形成されるトレンチ５４の側壁、及び、半導体層１７の裏面界面に、任意の膜を製膜することが可能となる。例えば、負の固定電荷を有する膜を製膜すれば、素子分離部２７の側壁およびｐ−Ｗｅｌｌ１６の裏面界面部のｐ型不純物濃度を上昇させて、リーク電流の抑制が可能となる。
【０１０７】
〈６．第３実施形態（固体撮像装置の製造方法）〉
次に、上述の第３実施形態の固体撮像装置の製造方法について説明する。図１１〜図１２は、第３実施形態の固体撮像装置の製造工程図であり、特に、光電変換部が形成される領域における製造工程を示す図である。
【０１０８】
まず、上述の第１実施形態と同様の方法を用いて、上述の図５Ｂに示すように、支持基板５３を貼り付け、ＢＯＸ層５２を露出する工程までを行う。そして、ＢＯＸ層５２上にフォトレジスト形成した後、素子分離部２７を形成する領域のフォトレジストを除去する。そして、図１１Ａに示すように、ＢＯＸ層５２をエッチングにより選択的に除去し、さらに、このＢＯＸ層５２をハードマスクとして半導体層１７をエッチングする。この工程により、半導体層１７に、素子分離部２７を形成するためのトレンチ５４を形成する。この工程では、素子分離部２７による効果を高めるため、トレンチ５４を接続部２１と電位障壁部２２との接合部よりも深い位置まで形成することが望ましい。
第３実施形態では、トレンチ５４は、半導体層１７の裏面界面に、接続部２１とｐ−Ｗｅｌｌ１６とのｐｎ接合が配置されるように、接続部２１から離れた位置に形成する。
【０１０９】
次に、図１１Ｂに示すように、接続部１２上に配置されたＢＯＸ層５２を覆う部分に、フォトレジスト５８を形成する。そして、図１２Ｃに示すように、フォトレジスト５８が形成されていない領域のＢＯＸ層５２をエッチングにより除去する。なお、本例では、ＢＯＸ層５２の選択除去のためにフォトレジストを使用したが、選択比の確保が難しい場合はＳｉＮなどのハードマスクを用いる。
【０１１０】
次に、半導体層１７の表面、及び、素子分離部２７を構成するトレンチ５４の内面に、第１絶縁層２５及び第２絶縁層２６を形成する。本例では、露出している半導体層１７がｐ型半導体（ｐ−Ｗｅｌｌ１６）であるため、第１絶縁層２５は、負の固定電荷を有する膜を用いて形成することが好ましい。また、トレンチ５４内に空洞部を形成し、中空構造の素子分離部２７を形成してもよい。
そして、第１実施形態と同様の方法により、コンタクトプラグ２９、下部電極３１、光電変換膜３２、上部電極３３、及び、オンチップレンズ３５等を形成して、図１２Ｄに示す構成の固体撮像装置を製造することができる。
【０１１１】
なお、上述の第２実施形態においても、図１１Ａに示すように、接続部２１から離れた位置にトレンチ５４を形成し、以降を第１実施形態と同じ工程として固体撮像装置を製造することができる。
【０１１２】
〈７．第４実施形態（固体撮像装置）〉
次に、固体撮像装置の第４実施形態について説明する。第４実施形態は、上述の第１実施形態の固体撮像装置と、縦型転送路の構成、縦型転送路からの信号電荷を転送する第３転送トランジスタの形成位置、及び、素子分離部の構成が異なる。このため、以下の第４実施形態の説明では、上述の第１実施形態と異なる構成のみを説明し、第１実施形態と同様の構成の説明を省略する。
【０１１３】
図１３に、第４実施形態の固体撮像装置の概略構成を示す。図１３Ａは、固体撮像装置の光電変換領域における、要部の断面構成である。また、図１３Ｂは、固体撮像装置の光電変換領域における、半導体層の受光面側の構成を示す平面構成である。
【０１１４】
図１３Ａ及び図１３Ｂに示すように、本例の固体撮像装置では、半導体層１７の裏面側から表面側にかけて形成された信号取り出し部の構成が、上述の第１実施形態と異なる。
信号取り出し部は、光電変換膜３２の信号電荷を読み出す接続部６１と、接続部６１の横方向に配置された電位障壁部６２と、半導体層１７の裏面側から表面側まで形成された電荷蓄積部６３を備える。
また、電荷蓄積部６３に隣接する半導体層表面側に形成されたフローティングディフュージョン部ＦＤ３と、半導体層１７上にゲート絶縁膜を介して形成された転送ゲート電極３９とから第３転送トランジスタＴｒ３が構成される。
【０１１５】
接続部６１は、半導体層１７の裏面側に形成された高濃度のｎ型不純物領域からなる。接続部６１は、コンタクトプラグ２９とのオーミック接続を取るために構成されている。
電位障壁部６２は、半導体層１７の裏面側の表面であって、接続部６１と横方向、つまり半導体層１７の主面方向で接する位置に形成されている。電位障壁部６２は、低濃度のｐ型不純物領域からなり、接続部６１と電荷蓄積部６３との間でポテンシャルバリアとなる。
電荷蓄積部６３は、光電変換膜３２から転送された信号電荷を蓄積する層であり、接続部６１よりも低濃度のｎ型不純物領域で構成される。電荷蓄積部６３は、電位障壁部６２と横方向で接する位置に形成されている。電荷蓄積部６３は、半導体層１７の裏面側の表面から、半導体層１７の表面近傍まで形成されている。電荷蓄積部６３の表面側の半導体層１７界面には、ホール蓄積層となる高濃度のｐ型半導体領域（図示省略）が形成され、半導体層１７界面での暗電流の発生を抑制する。
また、電位障壁部６２及び電荷蓄積部６３は、接続部６１に対して、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２が形成された方向と、異なる方向に形成されている。
【０１１６】
半導体層１７には、接続部６１から電位障壁部６２を介して電荷蓄積部６３へオーバーフローする構成の転送路において、接続部６１の側面を囲い、且つ、接続部６１に接する位置に、埋め込み型の素子分離部６４が形成されている。
素子分離部６４は、トレンチ６５と、トレンチ６５内に埋め込まれた第１絶縁層２５及び第２絶縁層２６とからなる。
図１３Ａに示すように、素子分離部６４は、接続部６１と第１フォトダイオードＰＤ１を構成するｎ型半導体領域１９との間において、接続部６１と接する位置に形成されている。また、素子分離部６４は、半導体層１７の表面から接続部６１が形成されている以上の深さまで形成されている。
【０１１７】
また、図１３Ｂに示すように、素子分離部６４は、接続部６１の電位障壁部６２と接する面以外の全ての面で、接続部６１の側面と接して形成されている。さらに、接続部６１の電位障壁部６２との接触面から、電位障壁部６２と電荷蓄積部６３との接続面の近くまで、電位障壁部６２の側面に接して形成されている。
従って、接続部６１は、接続部６１と電位障壁部６２との接続面と、上面及び底面を除き、全て素子分離部６４により囲まれている。つまり、接続部６１は、底面でのみｐ−Ｗｅｌｌ１６と接している。
【０１１８】
光が光電変換膜３２に照射されると、半導体層１７外に配置した光電変換膜３２で信号電荷（電子）が生成される。この信号電荷は、コンタクトプラグ２９を介して、光電変換膜３２から、ｎ型拡散層からなる接続部６１に注入される。そして、接続部６１に注入された信号電荷が、ｐ型の電位障壁部６２を通じて電荷蓄積部６３にオーバーフローされる。
接続部６１と電荷蓄積部６３とは、半導体層１７の主面方向（横方向）に接続されているため、この構成では接続部６１の信号電荷が横方向に移動する。
【０１１９】
そして、接続部６１の側面方向において、接続部６１とｐ−Ｗｅｌｌ１６との間に素子分離部６４を備えることにより、接続部６１が、ｐ−Ｗｅｌｌ１６と電気的に遮断されている。このため、接続部６１から電位障壁部６２以外へのオーバーフロー電流が抑制され、電荷蓄積部６３への電荷転送効率を改善することができる。従って、電位障壁部６２と電荷蓄積部６３の接合断面積を縮小することが可能となり、素子サイズを縮小することができる。
【０１２０】
また、接続部６１が素子分離部６４に囲まれているため、光電変換膜３２に大光量が照射されたときに、接続部６１からｐ−Ｗｅｌｌ１６への信号電荷の流出を減少させることができる。このため、接続部６１からｐ−Ｗｅｌｌ１６を超えて他の光電変換領域（ＰＤ１，ＰＤ２）や電荷蓄積部６３へ混入する信号の問題（クロストーク等）を大幅に低減することができる。
【０１２１】
また、本構造では電位障壁部６２以外の領域へ信号電荷が漏れ込みにくくなるため、接続部６１とｐ−Ｗｅｌｌ１６との電位差を縮小することが可能となる。接続部６１とｐ−Ｗｅｌｌ１６との間の電位差を縮小することにより、接続部６１に発生するリーク電流を抑制することができる。
【０１２２】
また、上述の構成では、埋め込み型の素子分離部６４は、接続部６１と直接接するように配置されている。このため、接続部６１とｐ−Ｗｅｌｌ１６との間のｐｎ接合面積が制限される。これにより、ｐｎ接合部で発生するリーク電流を抑制することができる。
また、ｐｎ接合面積が減少することにより、接続部６１での空乏容量が低減される。このため、電位障壁部６２の電圧の揺れによる接続部６１へのノイズ混入を抑制することができる。
【０１２３】
さらに、大光量照射時に接続部６１からｐ型半導体（ｐ−Ｗｅｌｌ１６）へ流出して、信号電荷（電子）がｐ−Ｗｅｌｌ１６内の正孔と再結合して消失する現象を抑制することができる。或いは、ｐ−Ｗｅｌｌ１６から接続部６１へ正孔が注入され、感度電子が消失する現象を抑制することができる。
【０１２４】
なお、上述の構成では、接続部６１と素子分離部６４とが接触している構成について説明しているが、第２実施形態の構成と同様に、接続部６１と素子分離部６４とが接していない構成としてもよい。この場合にも、図１３Ｂに示すように、接続部６１と電位障壁部６２とのｐｎ接合面から、電位障壁部６２まで、接続部６１と電位障壁部６２の側面を囲む素子分離部６４を形成することにより、上述の第２実施形態と同様の効果を得ることができる。
また、第３実施形態のように、ｎ型拡散層の接続部６１と、第１絶縁層２５とが接触しないように、ｎ型拡散層に第３絶縁層を形成してもよい。
【０１２５】
〈８．第４実施形態（固体撮像装置の製造方法）〉
次に、上述の第４実施形態の固体撮像装置の製造方法について説明する。図１４〜図１５は、第４実施形態の固体撮像装置の製造工程図であり、特に、光電変換部が形成される領域における製造工程を示す図である。
【０１２６】
まず、図１４Ａに示すように、第１実施形態と同様の方法を用いて、半導体層１７及び配線層等の各素子の構成を形成する。
例えば、シリコンからなる基板５１上に、埋め込み酸化膜（以下、ＢＯＸ層５２）、及び、シリコンエピタキシャル層からなる半導体層１７を形成する。そして、半導体層１７の所定の位置に、ｐ−Ｗｅｌｌ１６を形成する。さらに、ｐ−Ｗｅｌｌ１６中の所定の位置に、接続部６１、電荷蓄積部６３、及び、電位障壁部６２を形成する。
【０１２７】
また、接続部６１及び電荷蓄積部６３を形成する工程において、第１フォトダイオードＰＤ１を構成するｎ型半導体領域１９、延長部１９ａ、及び、第２フォトダイオードＰＤ２を構成するｎ型半導体領域２０を形成する。
また、半導体層１７の表面側には、図示しないゲート酸化膜を介して転送ゲート電極３７，３８，３９を形成する。そして、フローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３を形成する。
【０１２８】
そして、半導体層１７の表面上に、配線２４及び絶縁層５９を積層して配線層を形成し、第１及び第２フォトダイオードＰＤ１，ＰＤ２と、光電変換膜３２の読み出し回路部を形成する。さらに、形成した配線層上部に、例えばシリコンからなる支持基板５３を貼り付ける。そして、素子を反転させたのち、ＳＯＩ基板を構成する基板５１を除去しＢＯＸ層５２を露出する。
上述の図１４Ａに示す構成は、従来公知のイオン注入やＣＶＤ等、通常のＣＭＯＳプロセスで使用されている技術を用いて形成することができる。
【０１２９】
次に、ＢＯＸ層５２上にフォトレジスト形成した後、素子分離部６４を形成する領域のフォトレジストを除去する。そして、図１４Ｂに示すように、ＢＯＸ層５２をエッチングにより選択的に除去し、さらに、このＢＯＸ層５２をハードマスクとして半導体層１７をエッチングする。この工程により、半導体層１７に、素子分離部６４を形成するためのトレンチ６５を形成する。この工程では、素子分離部６４による効果を高めるため、トレンチ６５を接続部６１よりも深い位置まで形成する。
【０１３０】
次に、図１５Ｃに示すように、半導体層１７上のＢＯＸ層５２を除去し、第１絶縁層２５及び第２絶縁層２６を形成する。第１絶縁層２５及び第２絶縁層２６は、従来公知の絶縁層により形成することができる。第１絶縁層２５及び第２絶縁層２６により、形成したトレンチ６５の内部を埋め込み、半導体層１７の表面を覆う。
また、第１絶縁層２５は、上述の負の固定電荷を有する膜、及び、低誘電率材料等を用いて形成することが好ましい。また、半導体層１７と第１絶縁層２５との間に、界面準位を発生しにくい酸化膜等を形成してもよい。
【０１３１】
次に、第１実施形態と同様の方法により、コンタクトプラグ２９、下部電極３１、光電変換膜３２、上部電極３３、及び、オンチップレンズ３５等を形成して、図１５Ｄに示す構成の固体撮像装置を製造することができる。
【０１３２】
〈９．第５実施形態（固体撮像装置）〉
次に、固体撮像装置の第５実施形態について説明する。第５実施形態は、上述の第４実施形態の固体撮像装置と素子分離部の構成が異なる。このため、以下の第５実施形態の説明では、上述の第４実施形態と異なる構成のみを説明し、第４実施形態と同様の構成の説明を省略する。
【０１３３】
図１６に、第５実施形態の固体撮像装置の概略構成を示す。図１６Ａは、固体撮像装置の光電変換領域における、要部の断面構成である。また、図１６Ｂは、固体撮像装置の光電変換領域における、半導体層の受光面側の構成を示す平面構成である。
【０１３４】
図１６Ａ及び図１６Ｂに示すように、本例の固体撮像装置は、素子分離部６６が、接続部６１及び電位障壁部６２の側面と底面との両面で接する位置に配置された構成である。この構成において、素子分離部６６の構成以外は、上述の第４実施形態の固体撮像装置の構成と同様である。
【０１３５】
接続部６１は、半導体層１７の表面及び電位障壁部６２と接する領域を除き、全ての面が素子分離部６６に囲まれている。つまり、接続部６１とｐ−Ｗｅｌｌ１６との接続が、全て素子分離部６６により遮断されている。このため、光電変換膜３２から接続部６１に注入された信号電荷は、接続部６１からｐ−Ｗｅｌｌ１６に流れ込むことがなく、電位障壁部６２を介して電荷蓄積部６３に集中的にオーバーフローされる。
【０１３６】
上述の構成の固体撮像装置では、接続部６１の側面と底面とを素子分離部６６で囲むことにより、接続部６１からオーバーフローする電流を、その側面に配置した電位障壁部６２及び電荷蓄積部６３に集中させることが可能である。このため、電位障壁部６２と電荷蓄積部６３の接合断面積を縮小し、素子のサイズを縮小することが可能となる。
また、接続部６１を素子分離部６６で囲むことにより、接続部６１からｐ−Ｗｅｌｌ１６への信号電荷の流出を防ぐことができる。このため、接続部６１からｐ−Ｗｅｌｌ１６を超えて他の光電変換領域（ＰＤ１，ＰＤ２）や電荷蓄積部６３へ混入する信号の問題（クロストーク等）を大幅に低減することができる。
また、本構造では電位障壁部６２以外の領域へ信号電荷がもれこみにくくなるため、接続部６１とｐ−Ｗｅｌｌ１６との電位差を縮小することが可能となる。接続部６１とｐ−Ｗｅｌｌ１６との間の電位差を縮小することにより、接続部６１に発生するリーク電流を抑制することができる。
【０１３７】
また、上述の構成では、埋め込み型の素子分離部６６は、接続部６１と直接接するように配置されている。このため、接続部６１とｐ−Ｗｅｌｌ１６との間のｐｎ接合が形成されない。これにより、ｐｎ接合部で発生するリーク電流を防ぐことができる。
また、ｐｎ接合面積が、素子分離部６６内に制限されていることにより、接続部６１での空乏容量が低減される。このため、電位障壁部６２の電圧の揺れによる接続部６１へのノイズ混入を抑制することができる。
【０１３８】
さらに、大光量照射時に接続部６１からｐ型半導体（ｐ−Ｗｅｌｌ１６）へ流出して、信号電荷（電子）がｐ−Ｗｅｌｌ１６内の正孔と再結合して消失する現象を抑制することができる。或いは、ｐ−Ｗｅｌｌ１６から接続部６１へ正孔が注入され、感度電子が消失する現象を抑制することができる。
【０１３９】
なお、上述の構成では、接続部６１と素子分離部６６とが接触している構成について説明しているが、第２実施形態の構成、第２実施形態の変形例の構成と同様に、接続部６１と素子分離部６６とが接していない構成としてもよい。この場合には、接続部６１と電位障壁部６２の側面及び底面に、ｐ−Ｗｅｌｌ１６が配置される。しかし、上述の第２実施形態の構成と同様に、素子分離部６６内にｐ−Ｗｅｌｌ１６が形成されている場合にも、接続部６１から電荷蓄積部６３までの電荷転送部が素子分離部６６に囲まれている構成となる。従って、光電変換膜３２から接続部６１に注入された信号電荷を、電位障壁部６２やｐ−Ｗｅｌｌ１６を介して電荷蓄積部６３に、集中的にオーバーフローさせることが可能となる。
【０１４０】
〈１０．第５実施形態（固体撮像装置の製造方法）〉
次に、上述の第５実施形態の固体撮像装置の製造方法について説明する。図１７〜図１９は、第５実施形態の固体撮像装置の製造工程図であり、特に、光電変換部が形成される領域における製造工程を示す図である。
【０１４１】
まず、図１７Ａに示すように、第１実施形態と同様の方法を用いて、半導体層１７及び配線層等の各素子の構成を形成する。
例えば、シリコンからなる基板５１上に、埋め込み酸化膜（以下、ＢＯＸ層５２）、及び、シリコンエピタキシャル層からなる半導体層１７を形成する。そして、半導体層１７の所定の位置に、ｐ−Ｗｅｌｌ１６を形成する。さらに、ｐ−Ｗｅｌｌ１６中の所定の位置に、接続部６１、電荷蓄積部６３、及び、電位障壁部６２を形成する。
また、接続部６１及び電荷蓄積部６３を形成する工程と同じ工程において、第１フォトダイオードＰＤ１を構成するｎ型半導体領域１９、延長部１９ａ、及び、第２フォトダイオードＰＤ２を構成するｎ型半導体領域２０を形成する。
【０１４２】
さらに、半導体層１７の所定の位置に、酸素イオンを注入する。図１７Ａでは、接続部６１と電位障壁部６２の底面に沿った領域に、電荷蓄積部６３の側面から接続部６１の側面を超えた位置まで、酸素イオンを注入する。そして、酸素イオンを注入後、アニール処理を行い、埋め込み酸化膜６７を形成する。この方法は、公知のＰａｒｔｉａｌ  ＳＩＭＯＸ（Separation by Implanted Oxygen）技術を用いる。
【０１４３】
次に、図１７Ｂに示すように、半導体層１７の表面側に図示しないゲート酸化膜を介して転送ゲート電極３７，３８，３９を形成する。そして、フローティングディフュージョン部ＦＤ１，ＦＤ２，ＦＤ３を形成する。
そして、半導体層１７の表面上に、配線２４及び絶縁層５９を積層して配線層を形成し、第１及び第２フォトダイオードＰＤ１，ＰＤ２と、光電変換膜３２の読み出し回路部を形成する。
【０１４４】
次に、図１８Ｃに示すように、配線層上部に、例えばシリコンからなる支持基板５３を貼り付ける。そして、素子を反転させたのち、ＳＯＩ基板を構成する基板５１を除去しＢＯＸ層５２を露出する。
そして、ＢＯＸ層５２上にフォトレジスト形成した後、素子分離部６４を形成する領域のフォトレジストを除去する。そして、ＢＯＸ層５２をエッチングにより選択的に除去し、さらに、このＢＯＸ層５２をハードマスクとして半導体層１７をエッチングする。この工程により、半導体層１７に、素子分離部６６を形成するためのトレンチ６８を形成する。この工程では、素子分離部６６を形成するために、トレンチ６８を埋め込み酸化膜６７に到達する深さまで形成する。
【０１４５】
次に、図１８Ｄに示すように、形成したトレンチ６８から埋め込み酸化膜６７を除去し、半導体層１７中に空洞部６９を形成する。トレンチ６８と空洞部６９が、素子分離部６６の形成領域となる。埋め込み酸化膜６７の除去は、ウェットエッチング又はドライエッチングにより行う。
【０１４６】
次に、図１９Ｅに示すように、半導体層１７上のＢＯＸ層５２を除去し、第１絶縁層２５及び第２絶縁層２６を形成する。第１絶縁層２５及び第２絶縁層２６は、従来公知の絶縁層により形成することができる。第１絶縁層２５及び第２絶縁層２６により、形成したトレンチ５４の内部を埋め込み、半導体層１７の表面を覆う。空洞部６９内は、図１９Ｅに示すように、第１絶縁層２５で埋め込んでもよく、また、第１絶縁層２５と第２絶縁層２６とで埋め込んでもよい。
また、第１絶縁層２５は、上述の負の固定電荷を有する膜、及び、低誘電率材料等を用いて形成することが好ましい。また、半導体層１７と第１絶縁層２５との間に、界面準位を発生しにくい酸化膜等を形成してもよい。
【０１４７】
次に、図１５Ｄに示すように、第１実施形態と同様の方法により、コンタクトプラグ２９、下部電極３１、光電変換膜３２、上部電極３３、及び、オンチップレンズ３５等を形成する。
以上の工程により、第５実施形態の固体撮像装置を製造することができる。
【０１４８】
〈１１．第６実施形態（固体撮像装置）〉
次に、固体撮像装置の第６実施形態について説明する。第６実施形態は、上述の第１実施形態の固体撮像装置の構成に、素子分離部２７に形成された電極、及び、この電極に接続される配線が加えられた構成である。このため、以下の第６実施形態の説明では、上述の第１実施形態と異なる構成のみを説明し、第１実施形態と同様の構成の説明を省略する。
【０１４９】
図２０に、第６実施形態の固体撮像装置の概略構成を示す。図２０Ａは、固体撮像装置の光電変換領域における、要部の断面構成である。また、図２０Ｂは、固体撮像装置の光電変換領域における、受光面側からみた平面構成である。
【０１５０】
図２０Ａに示すように、本例の固体撮像装置は、素子分離部７０が、半導体層１７に形成されたトレンチ５４と、トレンチ５４内面を覆う第１絶縁層２５と、トレンチ５４及び第１絶縁層２５内に形成された電極７１とからなる。そして、第１絶縁層２５上に形成された、電極７１と接続されている配線７２を備える。この構成において、素子分離部７０及び配線７２の構成以外は、上述の第１実施形態の固体撮像装置の構成と同様である。
【０１５１】
また、図２０Ｂに示すように、第１絶縁層２５上に形成される配線７２は、光電変換膜３２から接続部２１に信号電荷を伝達するコンタクトプラグ２９の周囲を除き、縦型転送路５０の表面を覆う位置に形成されている。図２０Ｂでは、配線７２の下部に形成される縦型転送路５０の電荷蓄積部２３の配置される位置を破線で示している。配線７２は、図示しない配線（コンタクト）により固体撮像装置の駆動回路等に接続されている。そして、配線７２を介して電極７１に電圧を印加することができる構成である。
さらに、図２０Ａに示すように、電極７１に接続部２１と電位障壁部２２との側面が囲まれている。電極７１は、半導体層１７の表面から、接続部２１と電位障壁部２２と接続面以上の深さまで形成されている。電極７１は、電位障壁部２２の深さ以上に形成することが好ましい。
【０１５２】
電極７１及び配線７２は、金属、金属酸化物、有機導電性材料、及び、これらの材料からなる積層膜により形成されている。特に、遮光性を有する材料から構成されていることが好ましい。そして、電極７１及び配線７２が入射光を充分に遮光できる厚さで形成されていることが好ましい。
【０１５３】
第１絶縁層２５は、上述の第１実施形態と同様に、シリコン、ゲルマニウム、ガリウム、及び、金属の化合物であり、さらに酸素、窒素、炭素のうち、少なくとも1つ以上の元素を含有している材料からなり、単層、又は、これらの膜を積層した構成である。そして、特に上述の負の固定電荷を有する材料を用いることが好ましい。また、第１絶縁層２５の厚さは、絶縁性を損なわない電圧領域において、接するｐ−Ｗｅｌｌ１６の多数キャリアであるホールを蓄積させることが可能な厚さとすることが好ましい。
【０１５４】
また、素子分離部７０では、トレンチ５４内で第１絶縁層２５の厚さを変更することにより、電極７１から電圧が印加される位置を、任意の位置に制御することができる。
例えば、接続部２１側のトレンチ５４側面の第１絶縁層２５の厚さを、トレンチ５４の底部の第１絶縁層２５の厚さよりも小さくする。この場合には、素子分離部７０の側面に電圧が印加されやすい構成となる。また、トレンチ５４の底部の第１絶縁層２５の厚さを、トレンチ５４側面の第１絶縁層２５の厚さよりも小さくする。この場合には、素子分離部７０の底部に電圧が印加されやすい構成となる。
【０１５５】
上述の第６実施形態の固体撮像装置の構成は、素子分離部７０に電極７１及び配線７２を備えることを除き、第１実施形態と同様の構成である。このため、第６実施形態の固体撮像装置では、第１実施形態の固体撮像装置と同様の効果を得ることができる。
【０１５６】
また、一般的に、半導体層１７の最表面には、半導体層１７の内部に比べて結合欠陥が多く存在し、バンドギャップ中に電子−正孔対を短時間で生成及び再結合させる準位となることが知られている。半導体層１７の表面（トレンチ５４の内面）でｎ型拡散層からなる接続部２１と電位障壁部２２が隣接し、空乏層内部電界が発生する上述の構成では、接続部２１と電位障壁部２２とに電位差がある場合、暗電流の発生による画素特性に影響が発生する。
これに対して上述の構成では、素子分離部７０は、電極７１に負バイアスを印加することで、半導体層１７の表面（トレンチ５４の内面）と第１絶縁層２５との界面にホール蓄積層が形成される。この結果、リーク電流の発生源となる空乏領域が消失し、リーク電流が発生しない状態となる。
【０１５７】
上述のように、電極７１に、この電極７１と第１絶縁層２５を介して対向するウェルに、逆極性の電圧を印加することにより、接するウェルの多数キャリアを蓄積することができる。このため、接続部２１に注入された電荷が、ｐ型半導体層である電位障壁部２２へ効果的に流れ込み、その下部にある電荷蓄積部２３へオーバーフローする。従って、光電変換膜３２からの信号電荷の転送効率を向上させることができる。さらに、界面での暗電流の発生を抑制することができる。
【０１５８】
また、電極７１を、接続部２１と電位障壁部２２との接触面よりも深く、特に、電位障壁部２２よりも深く形成する構成では、電極７１に印加する電圧を調整することで電位障壁部２２の障壁電位を変化させることができる。このため、接続部２１から電荷蓄積部２３へのオーバーフローを、電極７１によって制御することができ、光電変換膜３２からの信号電荷の転送効率を向上させることができる。
【０１５９】
また、上述の構成では、配線７２が、縦型転送路５０上を覆って形成され、電極７１が接続部２１と電位障壁部２２との側面を覆って形成されている。このため、電極７１及び配線７２を遮光性の材料で形成することにより、縦型転送路５０に入射する光、特に斜め入射光を遮断することができる。このように、電極７１と配線７２とを遮光膜として機能させることにより、縦型転送路５０の接続部２１、電荷蓄積部２３及び電位障壁部２２での光電変換を抑制することができ、固体撮像装置の偽信号の発生を抑制することができる。
【０１６０】
［第１変形例］
次に、上述の第６実施形態の第１変形例について説明する。
図２１に第６実施形態の第１変形例の固体撮像装置の概略構成を示す。図２１Ａは、固体撮像装置の光電変換領域における、要部の断面構成である。また、図２１Ｂは、固体撮像装置の光電変換領域における、半導体層の受光面側の構成を示す平面構成である。
【０１６１】
図２１Ａに示すように、電極７１に接続する配線７３が第１絶縁層２５上に形成されている。そして、図２１Ｂに示すように、配線７３は、コンタクトプラグ２９の周囲を除き、縦型転送路５０の形成領域を全て覆うように形成されている。配線７３以外の構成は、上述の第６実施形態と同様である。
【０１６２】
半導体層１７には、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２が形成されている領域と、縦型転送路５０等の第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２以外の構成が形成される領域とが存在する。配線７３は、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２が形成される領域以外を、全て遮光する位置に形成することが好ましい。
【０１６３】
第１変形例の固体撮像装置の構成では、配線７３による遮光領域が広がるため、縦型転送路５０への斜め入射光を、上述の第６実施形態の構成よりも遮断することができる。従って、上述の第６実施形態の固体撮像装置と同様の効果に加えて、さらに偽信号の発生を抑制することができる。
【０１６４】
［第２変形例］
次に、上述の第６実施形態の第２変形例について説明する。
図２２に第６実施形態の第２変形例の固体撮像装置の概略構成を示す。図２２Ａは、固体撮像装置の光電変換領域における、要部の断面構成である。また、図２２Ｂは、固体撮像装置の光電変換領域における、半導体層の受光面側の構成を示す平面構成である。
【０１６５】
図２２Ａに示すように、電極７１に接続する配線７４が第１絶縁層２５上に形成されている。そして、図２２Ａ及び図２２Ｂに示すように、配線７３は、コンタクトプラグ２９の周囲と、第２フォトダイオードＰＤ２を構成するｎ型半導体領域２０上を除き、半導体層１７を全て覆う領域に形成されている。配線７３以外の構成は、上述の第６実施形態と同様である。
【０１６６】
第２変形例の固体撮像装置の構成では、配線７４により、縦型転送路５０、及び、第１フォトダイオードＰＤ１からの電荷引き抜き部となる延長部１９ａを遮光する遮光膜が形成されている。このため、上述の第６実施形態やその第１変形例よりも、遮光性が向上する。従って、上述の第６実施形態の固体撮像装置と同様の効果に加えて、さらに偽信号等を抑制することができる。また、配線７４により、受光領域のみを開口する遮光膜が形成されるため、配線７４以外の遮光膜を構成しなくてもよい。
なお、配線７４の遮光膜とともに、光電変換膜３２上に、配線７４の第２フォトダイオードＰＤ２上の開口に合わせた開口部を備える遮光膜を形成してもよい。
【０１６７】
〈１２．第６実施形態（固体撮像装置の製造方法）〉
次に、上述の第６実施形態の固体撮像装置の製造方法について説明する。図２３〜図２４は、第６実施形態の固体撮像装置の製造工程図であり、特に、光電変換部が形成される領域における製造工程を示す図である。
【０１６８】
まず、上述の第１実施形態と同様の方法を用いて、上述の図６Ｄに示すように、素子分離部７０を形成するためのトレンチ５４を形成する。この工程では、トレンチ５４を接続部２１と電位障壁部２２との接続面よりも深い位置まで形成する。また、素子分離部７０の電極７１による電位障壁の制御が可能なように、トレンチ５４を電位障壁部２２よりも深い位置まで形成することが好ましい。
【０１６９】
次に、図２３Ａに示すように、形成したトレンチ５４の内面と、半導体層１７の表面を覆うように、第１絶縁層２５を形成する。第１絶縁層２５は、例えば、上述の第１実施形態で示した材料からなる絶縁層を、化学気相成長法、スパッタリング法及び原子層蒸着法等を用いて形成する。また、第１絶縁層２５は、上述の負の固定電荷を有する膜、及び、低誘電率材料等を用いて形成することが好ましい。さらに、半導体層１７と第１絶縁層２５との間に、界面準位を発生しにくい、半導体層１７と反応生成することで形成された酸化膜等を形成してもよい。
また、第１絶縁層２５は、絶縁性を損なわない電圧領域において、接するｐ−Ｗｅｌｌ１６の多数キャリアであるホールを蓄積させることが可能な厚さで形成する。
【０１７０】
次に、図２３Ｂに示すように、第１絶縁層２５上に導体層７５を形成する。導体層７５は、導電性の材料、例えば、金属、金属酸化物、有機導電性材料、及び、これら積層膜から形成する。第１絶縁層２５は、例えば化学気相成長法、スパッタリング法、原子層蒸着法等により形成する。
【０１７１】
電極７１は、この電極７１によるによるピニング、及び、電位障壁の制御が可能なように、接続部２１と電位障壁部２２との接続面よりも深い位置まで形成することが好ましい。
また、素子分離部７０が形成されている領域内、つまり、接続部２１、電位障壁部２２及び電荷蓄積部２３での光電変換を防止するため、電極７１と配線７２は、入射する光に対して充分に遮光可能な厚さで形成する。
【０１７２】
次に、図２４Ｃに示すように、導体層７５をエッチングし、トレンチ５４内に埋め込まれた電極７１と、電極７１に接続する配線７２を形成する。また、この工程により、素子分離部７０を形成する。
配線７２は、上記素子分離部７０内への入射光の遮光性能を満たす位置に形成する。例えば、上述の図２０Ｂに示す、縦型転送路５０の表面を覆う位置に形成する。また、図２１Ｂに示すように、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２が形成される領域以外を全て遮光する位置に形成してもよい。さらに、図２２Ｂに示すように、第２フォトダイオードＰＤ２を構成するｎ型半導体領域２０上を除く半導体層１７を全て覆う領域に形成してもよい。
このように、配線７２は、第１フォトダイオードＰＤ１及び第２フォトダイオードＰＤ２およびへ入射する所望の入射光を妨げず、その他の領域を遮光する配置とすることが好ましい。
また、配線７２は、電極７１の印加電圧と、光電変換膜３２からの信号電荷とが、それぞれへ影響をしないように、コンタクトプラグ２９から離して配置する。
【０１７３】
そして、第１実施形態と同様の方法により、コンタクトプラグ２９、下部電極３１、光電変換膜３２、上部電極３３、及び、オンチップレンズ３５等を形成して、図２４Ｄに示す構成の固体撮像装置を製造することができる。
【０１７４】
なお、電極７１及び配線７２の形成方法としては、第１絶縁層２５を形成したトレンチ５４内に電極材料を埋め込んだ後、表面を平坦化して配線７２を形成する方法もある。本例では、工程数を削減するため、電極７１の埋め込みと配線７２の形成を同時に行う方法を示している。
第１変形例及び第２変形例の構成も、配線７２の形成工程において、配線７２のパターンを適宜変更することにより、上述の製造方法により製造可能である。
【０１７５】
なお、上述の第６実施形態では、素子分離部に電極が配置される構成を、第１実施形態の固体撮像装置に適用した場合について説明している。しかしながら、素子分離部に電極が配置される構成は、第２実施形態及び第３実施形態、並びに、信号電荷の取り出し部が半導体層の主面方向に形成されている第４実施形態及び第５実施形態の素子分離部にも適用することができる。この場合にも、上述の説明と同様に、素子分離部を構成するトレンチ内に絶縁層と導体層とを埋め込むことにより、構成することができる。また、第５実施形態においては、空洞部の表面に絶縁層を形成し、絶縁層内の空洞に導体層を埋め込むことで、トレンチから空洞部まで連続した電極を形成してもよい。
【０１７６】
また、上述の各実施形態及び変形例の固体撮像装置では、第２導電型（例えばｎ型）の半導体基体に形成した第１導電型（例えばｐ型）の半導体領域に、第２導電型のＦＤ領域と、第２導電型及び第１導電型のＰＤ領域を形成している。しかしながら、本技術においてはｎ型とｐ型の導電型を逆の構成としてもよい。この構成の場合には、電子を信号電荷とする構成にかえて、ホールを信号電荷とする構成となる。また、負の固定電荷を有する膜にかえて、光電変換部を形成する領域の半導体層の極性と逆極性を有する膜を用いる。
【０１７７】
〈１３．第７実施形態（電子機器）〉
次に、上述の固体撮像装置を備える電子機器の実施形態について説明する。
上述の固体撮像装置は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図２５に、電子機器の一例として、固体撮像装置を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。
【０１７８】
この例のカメラ８０は、固体撮像装置８１と、固体撮像装置８１の受光センサ部に入射光を導く光学系８２と、固体撮像装置８１及び光学系８２間に設けられたシャッタ装置８３と、固体撮像装置８１を駆動する駆動回路８４とを備える。さらに、カメラ８０は、固体撮像装置８１の出力信号を処理する信号処理回路８５を備える。
【０１７９】
固体撮像装置８１には、上述の各実施形態及び変形例に示す固体撮像装置を適用することができる。光学系（光学レンズ）８２は、被写体からの像光（入射光）を固体撮像装置８１の撮像面（不図示）上に結像させる。これにより、固体撮像装置８１内に、一定期間、信号電荷が蓄積される。なお、光学系８２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置８３は、入射光の固体撮像装置８１への光照射期間及び遮光期間を制御する。
【０１８０】
駆動回路８４は、固体撮像装置８１及びシャッタ装置８３に駆動信号を供給する。そして、駆動回路８４は、供給した駆動信号により、固体撮像装置８１の信号処理回路８５への信号出力動作、及び、シャッタ装置８３のシャッタ動作を制御する。すなわち、この例では、駆動回路８４から供給される駆動信号（タイミング信号）により、固体撮像装置８１から信号処理回路８５への信号転送動作を行う。
【０１８１】
信号処理回路８５は、固体撮像装置８１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【０１８２】
上述のカメラ８０等の電子機器によれば、固体撮像装置８１において、光電変換膜からの信号電荷の転送効率が優れていため、画質特性の向上した電子機器を提供することができる。
【０１８３】
なお、本開示は以下のような構成も取ることができる。
（１）半導体層と、前記半導体層の受光面側に配置された光電変換部又は電荷保持部と、前記半導体層に形成されている、前記光電変換部又は前記電荷保持部で生成された信号電荷が読み出される接続部と、前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、前記接続部と前記電荷蓄積部との間に設けられた電位障壁部と、前記接続部の側面を囲むトレンチ、及び、前記トレンチ内に形成されている絶縁層からなる素子分離部と、を備える固体撮像装置。
（２）半導体層と、前記半導体層の受光面側に配置された光電変換部又は電荷保持部と、前記半導体層に形成されている、前記光電変換部又は前記電荷保持部で生成された信号電荷が読み出される接続部と、前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、前記接続部と前記電荷蓄積部との間に設けられた電位障壁部と、前記接続部の側面に形成され、前記接続部と少なくとも一部と接するトレンチ、及び、前記トレンチ内形成された絶縁層からなる素子分離部と、を備える固体撮像装置。
（３）前記接続部と、前記電位障壁部とが、前記半導体層の厚さ方向に積層されている（１）又は（２）に記載の固体撮像装置。
（４）前記絶縁層が、前記トレンチの側面の前記半導体層の極性と、逆極性の固定電荷を有する膜からなる（１）から（３）のいずれかに記載の固体撮像装置。
（５）前記接続部上において、前記半導体層上と前記絶縁層との間に酸化膜を備える（１）から（４）のいずれかに記載の固体撮像装置。
（６）前記素子分離部に、前記トレンチ内で前記絶縁層上に形成された電極を備える（１）から（５）のいずれかに記載の固体撮像装置。
（７）前記接続部上の少なくとも一部を覆う位置に、前記電極と接続されている配線を備える（６）に記載の固体撮像装置。
（８）前記電極及び前記配線が、遮光性を有する材料から構成されている（６）又は（７）請求項６に記載の固体撮像装置。
（９）前記素子分離部が、前記接続部と前記電位障壁部との接続部よりも深い位置まで形成されている（１）から（８）のいずれかに記載の固体撮像装置。
（１０）半導体層の受光面側に光電変換部又は電荷保持部が配置される固体撮像装置の製造方法であって、前記半導体層に、前記光電変換部又は前記電荷保持部で生成される信号電荷を読み出す接続部と、前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、前記接続部と前記電荷蓄積部との間に設けられた電位障壁部とを形成する工程と、前記半導体層の前記接続部の側面を囲む位置にトレンチを形成する工程と、前記トレンチ内に、絶縁層を形成する工程と、前記光電変換部又は前記電荷保持部を前記半導体層の受光面側に配置する工程と、を有する固体撮像装置の製造方法。
（１１）半導体層の受光面側に光電変換部又は電荷保持部が配置される固体撮像装置の製造方法であって、前記半導体層に、前記光電変換部又は前記電荷保持部で生成される信号電荷を読み出す接続部と、前記接続部に読み出された信号電荷が蓄積される電荷蓄積部と、前記接続部と前記電荷蓄積部との間に設けられた電位障壁部とを形成する工程と、前記半導体層の前記接続部の側面と少なくとも一部が接する位置にトレンチを形成する工程と、前記トレンチ内に、絶縁層を形成する工程と、前記光電変換部又は前記電荷保持部を前記半導体層の受光面側に配置する工程と、を有する固体撮像装置の製造方法。
（１２）前記トレンチの内面に前記絶縁層を形成した後、前記トレンチ内の前記絶縁層上に電極を形成する工程を有する（１０）又は（１１）に記載の固体撮像装置の製造方法。
（１３）（１）から（９）のいずれかに記載の固体撮像装置固体撮像装置と、前記固体撮像装置の出力信号を処理する信号処理回路と、を備える
電子機器。
【符号の説明】
【０１８４】
１，８１  固体撮像装置、２  画素、３  画素領域、４  垂直駆動回路、５  カラム信号処理回路、６  水平駆動回路、７  出力回路、８  制御回路、９  垂直信号線、１０  水平信号線、１１，５１  基板、１２，２１，６１  接続部、１５  光電変換領域、１６  ｐ−Ｗｅｌｌ、１７  半導体層、１９  ｎ型半導体領域、１９ａ  延長部、２０  ｎ型半導体領域、２２，５６，６２，２３，６３  電位障壁部、２４，７２，７３，７４  配線、２５  第１絶縁層、２６  第２絶縁層、２７，６４，６６，７０  素子分離部、２８，５９  絶縁層、２９  コンタクトプラグ、３１  下部電極、３２  光電変換膜、３３  上部電極、３４  平坦化膜、３５  オンチップレンズ、３７，３８，３９  転送ゲート電極、４０，４１，４２  ゲート電極、４３，４４，４５，４６  ソース・ドレイン領域、５０  縦型転送路、５２  ＢＯＸ層、５３  支持基板、５４，６５，６８  トレンチ、５５  オーバーフローパス、５７  第３絶縁層、５８  フォトレジスト、６７  埋め込み酸化膜、６９  空洞部、７１  電極、７５  導体層、８０  カメラ、８２  光学系、８３  シャッタ装置、８４  駆動回路、８５  信号処理回路、ＦＤ１，ＦＤ２，ＦＤ３  フローティングディフュージョン部、ＰＤ１  第１フォトダイオード、ＰＤ２  第２フォトダイオード、Ｔｒ１  第１転送トランジスタ、Ｔｒ２  第２転送トランジスタ、Ｔｒ３  第３転送トランジスタ、Ｔｒ４，Ｔｒ７，Ｔｒ１０  リセットトランジスタ、Ｔｒ５，Ｔｒ８，Ｔｒ１１  増幅トランジスタ、Ｔｒ６，Ｔｒ９，Ｔｒ１２  選択トランジスタ
【図１】
2015111604.tif 000003
【図２】
2015111604.tif 000004
【図３】
2015111604.tif 000005
【図４】
2015111604.tif 000006
【図５】
2015111604.tif 000007
【図６】
2015111604.tif 000008
【図７】
2015111604.tif 000009
【図８】
2015111604.tif 000010
【図９】
2015111604.tif 000011
【図１０】
2015111604.tif 000012
【図１１】
2015111604.tif 000013
【図１２】
2015111604.tif 000014
【図１３】
2015111604.tif 000015
【図１４】
2015111604.tif 000016
【図１５】
2015111604.tif 000017
【図１６】
2015111604.tif 000018
【図１７】
2015111604.tif 000019
【図１８】
2015111604.tif 000020
【図１９】
2015111604.tif 000021
【図２０】
2015111604.tif 000022
【図２１】
2015111604.tif 000023
【図２２】
2015111604.tif 000024
【図２３】
2015111604.tif 000025
【図２４】
2015111604.tif 000026
【図２５】
2015111604.tif 000027