(57)【要約】【課題】小振幅の信号をレベルシフトして高電位側のｐチャネルトランジスタを確実に動作させる。【解決手段】第１電源電位Vdd1と第５電源電位Vdd5との間に直列に設けられたｐチャネルトランジスタTrp及びｎチャネルトランジスタTrnと、第１バッファ31と、第２バッファ32と、第１信号S1をレベルシフトして第２信号S2を生成する第１レベルシフタ21と、第２信号S2をレベルシフトして、第１バッファ31に出力する第２レベルシフタ22と、第１信号S1をレベルシフトして、第２バッファ32に出力する第３レベルシフタ23とを備える。【選択図】図１
2015095807.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電位と第５電源電位との間に直列に設けられたｐチャネルの出力トランジスタ及びｎチャネルの出力トランジスタと、
前記第１電源電位と第２電源電位とが供給され、前記ｐチャネルの出力トランジスタを駆動する第１バッファと、
第３電源電位と前記第５電源電位とが供給され、前記ｎチャネルの出力トランジスタを駆動する第２バッファと、
第４電源電位と前記第５電源電位との間で信号レベルが遷移する第１信号を、レベルシフトして、前記１電源電位と所定電位との間で信号レベルが遷移する第２信号を生成する第１レベルシフタと、
前記第２信号をレベルシフトして、前記第１電源電位と前記第２電源電位との間で信号レベルが遷移する第３信号を生成して前記第１バッファに出力する第２レベルシフタと、
前記第１信号をレベルシフトして、前記第３電源電位と前記第５電源電位との間で信号レベルが遷移する第４信号を生成して前記第２バッファに出力する第３レベルシフタとを備え、
前記第１電源電位は前記所定電位より高電位であり、前記所定電位は前記第２電源電位より高電位であり、前記第２電源電位は前記第３電源電位より高電位であり、前記第３電源電位は前記第４電源電位より高電位であり、前記第４電源電位は前記第５電源電位より高電位である、
ことを特徴とする信号処理装置。
【請求項２】
前記第１レベルシフタは、
ソースに前記第１電源電位が供給され、ドレインが第１ノードに接続され、ゲートが第２ノードに接続される第１のｐチャネルトランジスタと、
ソースに前記第１電源電位が供給され、ドレインが前記第２ノードに接続され、ゲートが前記第１ノードに接続される第２のｐチャネルトランジスタと、
ソースが前記第１ノードに接続され、ゲートに第１電位が供給される第３のｐチャネルトランジスタと、
ソースが前記第２ノードに接続され、ゲートに前記第１電位が供給される第４のｐチャネルトランジスタと、
ソースに前記第５電源電位が供給され、ゲートに前記第１信号が供給される第１のｎチャネルトランジスタと、
ソースに前記第５電源電位が供給され、ゲートに前記第１信号を反転した信号が供給される第２のｎチャネルトランジスタと、
ソースが前記第１のｎチャネルトランジスタのドレインに接続され、ドレインが前記第３のｐチャネルトランジスタのドレインに接続され、ゲートに第２電位が供給される第３のｎチャネルトランジスタと、
ソースが前記第２のｎチャネルトランジスタのドレインに接続され、ドレインが前記第４のｐチャネルトランジスタのドレインに接続され、ゲートに前記第２電位が供給される第４のｎチャネルトランジスタとを備え、
前記第２ノードから前記第２信号を出力し、前記第１ノードから前記第２信号を反転した信号を出力し、
前記所定電位は、前記第１電位よりも前記第３及び第４のｐチャネルトランジスタの閾値電圧だけ高い、
ことを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記第２レベルシフタは、
ソースに前記第１電源電位が供給され、ドレインが第３ノードに接続され、ゲートが前記第２ノードに接続される第５のｐチャネルトランジスタと、
ソースに前記第１電源電位が供給され、ドレインが第４ノードに接続され、ゲートが前記第１ノードに接続される第６のｐチャネルトランジスタと、
ソースに前記第２電源電位が供給され、ドレインが前記第３ノードに接続され、ゲートが前記第４ノードに接続される第５のｎチャネルトランジスタと、
ソースに前記第２電源電位が供給され、ドレインが前記第４ノードに接続され、ゲートが前記第３ノードに接続される第６のｎチャネルトランジスタとを備え、
前記第４ノードから前記第３信号を出力する、
ことを特徴とする請求項２に記載の信号処理装置。
【請求項４】
前記第１バッファは、前記ｐチャネルの出力トランジスタがオフ状態であることを示し、信号レベルが前記第３電源電位と前記第５電源電位との間で遷移する第１制御信号を生成し、前記第２バッファは、前記ｎチャネルの出力トランジスタがオフ状態であることを示し、信号レベルが前記第１電源電位と前記第２電源電位との間で遷移する第２制御信号を生成し、
前記第１バッファは、前記第２制御信号が前記ｎチャネルの出力トランジスタがオフ状態であることを示し、且つ、前記第３信号が前記第２電源電位である場合に、オン状態になるように前記ｐチャネルの出力トランジスタを制御し、
前記第２バッファは、前記第１制御信号が前記ｐチャネルの出力トランジスタがオフ状態であることを示し、且つ、前記第４信号が前記第３電源電位である場合に、オン状態になるように前記ｎチャネルの出力トランジスタを制御する、
ことを特徴とする請求項１乃至３のうちいずれか１項に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、信号処理装置に関する。
【背景技術】
【０００２】
従来より、信号のレベルをシフトするレベルシフト回路が知られている。例えば、特許文献１には、低電圧電源で動作する回路の出力信号をレベルシフトするレベルシフト回路において、低電圧電源の電位が更に下がった場合にも、レベルシフトを可能にする技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１９８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、出力段にｐチャネルトランジスタとｎチャネルトランジスタとを直列に接続し、それらの接続点から出力信号を取り出す信号処理装置が知られている。この信号処理装置において、小振幅の信号をレベルシフトして、ｐチャネルトランジスタとｎチャネルトランジスタを動作させたい場合がある。
しかしながら、高電位側のｐチャネルトランジスタを確実に動作させるには、有る程度の振幅の信号をそのゲートに供給する必要があるが、低電位側の小振幅の信号を、レベルシフトして高電位側のｐチャネルトランジスタを確実に動作させるのは容易でない。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、小振幅の信号をレベルシフトして高電位側のｐチャネルトランジスタを確実に動作させる信号処理装置を提供することを解決課題の一つとする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するため、本発明に係る信号処理装置は、第１電源電位と第５電源電位との間に直列に設けられたｐチャネルの出力トランジスタ及びｎチャネルの出力トランジスタと、前記第１電源電位と第２電源電位とが供給され、前記ｐチャネルの出力トランジスタを駆動する第１バッファと、第３電源電位と前記第５電源電位とが供給され、前記ｎチャネルの出力トランジスタを駆動する第２バッファと、第４電源電位と前記第５電源電位との間で信号レベルが遷移する第１信号を、レベルシフトして、前記１電源電位と所定電位との間で信号レベルが遷移する第２信号を生成する第１レベルシフタと、前記第２信号をレベルシフトして、前記第１電源電位と前記第２電源電位との間で信号レベルが遷移する第３信号を生成して前記第１バッファに出力する第２レベルシフタと、前記第１信号をレベルシフトして、前記第３電源電位と前記第５電源電位との間で信号レベルが遷移する第４信号を生成して前記第２バッファに出力する第３レベルシフタとを備え、前記第１電源電位は前記所定電位より高電位であり、前記所定電位は前記第２電源電位より高電位であり、前記第２電源電位は前記第３電源電位より高電位であり、前記第３電源電位は前記第４電源電位より高電位であり、前記第４電源電位は前記第５電源電位より高電位である、ことを特徴とする。
【０００７】
この発明によれば、ソースに第１電源電位が供給されるｐチャネルの出力トランジスタを駆動できるように第１バッファには第１電源電位と第２電源電位とが供給される。このため、第１バッファに供給する第３信号の信号レベルは、第１電源電位と第２電源電位との間で遷移させる必要がある。一方、第１信号は、第４電源電位と第５電源電位との間で信号レベルが遷移する低電位側の小振幅の信号である。低電位側の第１信号を直接レベルシフトして高電位側の第３信号を生成するには、Ｌレベルを第２電源電位とする必要があるが、第２電源電位は、ｐチャネルの出力トランジスタをオン状態に十分できるように定める必要があるため、第１電源電位と第２電源電位との電位差を有る程度確保する必要がある。この電位差が大きいと、容易にレベルシフトすることができない。そこで、本発明では、第１信号を、第１レベルシフタを用いて第２電源電位よりも第１電源電位に近い所定電位をＬレベルとし、Ｈレベルを第１電源電位とする第２信号にレベルシフトした後、さらに第２レベルシフタを用いて第１電源電位と第２電源電位との間で信号レベルが遷移する第３信号を生成する。第２信号は小振幅であるので、第２レベルシフタを高速で動作させることができ、しかも、ｐチャネルの出力トランジスタを十分駆動することができる第３信号を得ることが可能となる。
【０００８】
より具体的には、前記第１レベルシフタは、ソースに前記第１電源電位が供給され、ドレインが第１ノードに接続され、ゲートが第２ノードに接続される第１のｐチャネルトランジスタと、ソースに前記第１電源電位が供給され、ドレインが前記第２ノードに接続され、ゲートが前記第１ノードに接続される第２のｐチャネルトランジスタと、ソースが前記第１ノードに接続され、ゲートに第１電位が供給される第３のｐチャネルトランジスタと、ソースが前記第２ノードに接続され、ゲートに前記第１電位が供給される第４のｐチャネルトランジスタと、ソースに前記第５電源電位が供給され、ゲートに前記第１信号が供給される第１のｎチャネルトランジスタと、ソースに前記第５電源電位が供給され、ゲートに前記第１信号を反転した信号が供給される第２のｎチャネルトランジスタと、ソースが前記第１のｎチャネルトランジスタのドレインに接続され、ドレインが前記第３のｐチャネルトランジスタのドレインに接続され、ゲートに第２電位が供給される第３のｎチャネルトランジスタと、ソースが前記第２のｎチャネルトランジスタのドレインに接続され、ドレインが前記第４のｐチャネルトランジスタのドレインに接続され、ゲートに前記第２電位が供給される第４のｎチャネルトランジスタとを備え、前記第２ノードから前記第２信号を出力し、前記第１ノードから前記第２信号を反転した信号を出力し、前記所定電位は、前記第１電位よりも前記第３及び第４のｐチャネルトランジスタの閾値電圧だけ高いことが好ましい。
【０００９】
この発明によれば、第３及び第４のｐチャネルトランジスタのゲートには、第１電位が供給されるので、第２信号のＬレベルを第１電位よりも閾値電圧だけ高い所定電位に制限することができる。このため、第１及び第２のｐチャネルトランジスタの耐圧を第３及び第４のｐチャネルトランジスタと比較して下げることが可能となり、トランジスタサイズを小さくすることができる。また、第３及び第４のｎチャネルトランジスタのゲートには、第２電位が供給されるので、第１及び第２のｎチャネルトランジスタのドレインの電位を第２電位から閾値電圧だけ下がった電位に制限することができる。このため、第１及び第２のｎチャネルトランジスタの耐圧を第３及び第４のｎチャネルトランジスタと比較して下げることが可能となり、トランジスタサイズを小さくすることができる。
【００１０】
また、上述した信号処理装置において、前記第２レベルシフタは、ソースに前記第１電源電位が供給され、ドレインが第３ノードに接続され、ゲートが前記第２ノードに接続される第５のｐチャネルトランジスタと、ソースに前記第１電源電位が供給され、ドレインが第４ノードに接続され、ゲートが前記第１ノードに接続される第６のｐチャネルトランジスタと、ソースに前記第２電源電位が供給され、ドレインが前記第３ノードに接続され、ゲートが前記第４ノードに接続される第５のｎチャネルトランジスタと、ソースに前記第２電源電位が供給され、ドレインが前記第４ノードに接続され、ゲートが前記第３ノードに接続される第６のｎチャネルトランジスタとを備え、前記第４ノードから前記第３信号を出力することが好ましい。この発明によれば、第５及び第６のｐチャネルトランジスタは排他的にオン状態となり、信号レベルが第１電源電位と第２電源電位の間で遷移する第３信号を生成することができる。
【００１１】
また、上述した信号処理装置において、前記第１バッファは、前記ｐチャネルの出力トランジスタがオフ状態であることを示し、信号レベルが前記第３電源電位と前記第５電源電位との間で遷移する第１制御信号を生成し、前記第２バッファは、前記ｎチャネルの出力トランジスタがオフ状態であることを示し、信号レベルが前記第１電源電位と前記第２電源電位との間で遷移する第２制御信号を生成し、前記第１バッファは、前記第２制御信号が前記ｎチャネルの出力トランジスタがオフ状態であることを示し、且つ、前記第３信号が前記第２電源電位である場合に、オン状態になるように前記ｐチャネルの出力トランジスタを制御し、前記第２バッファは、前記第１制御信号が前記ｐチャネルの出力トランジスタがオフ状態であることを示し、且つ、前記第４信号が前記第３電源電位である場合に、オン状態になるように前記ｎチャネルの出力トランジスタを制御することが好ましい。
【００１２】
この発明によれば、第１信号を２つのレベルシフタを用いてレベルシフトして第３信号が得られる一方、第１信号を１つのレベルシフタを用いてレベルシフトして第４信号が得られる。このため、第３信号の信号レベルが遷移するタイミングと第４信号の信号レベルが遷移するタイミングがずれることがあり得るが、ｐチャネルの出力トランジスタがオフ状態であることが、ｎチャネルの出力トランジスタをオン状態とする必要条件となり、ｎチャネルの出力トランジスタがオフ状態であることが、ｐチャネルの出力トランジスタをオン状態とする必要条件となる。よって、ｐチャネルの出力トランジスタとｎチャネルの出力トランジスタが同時にオン状態となることを防止して貫通電流を低減することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係る信号処理装置の構成を示すブロック図である。
【図２】第１信号Ｓ１乃至第４信号Ｓ４のダイナミックレンジを示す説明図である。
【図３】第１レベルシフタ及び第２レベルシフタの構成を示す回路図である。
【図４】第２実施形態に係る信号処理装置の構成を示すブロック図である。
【図５】第１バッファの構成を示す回路図である。
【発明を実施するための形態】
【００１４】
＜第１実施形態＞
本発明の実施の形態について図面を参照して説明する。図１は、第１実施形態に係る信号処理装置１００の構成を示すブロック図である。この信号処理装置１００は小振幅の入力信号Ｖｉｎを増幅して出力信号Ｖｏｕｔをスピーカなどの負荷に供給する。
【００１５】
信号処理装置１００は、第４電源電位Ｖｄｄ４と第５電源電位Ｖｄｄ５とが供給される第１回路１０と、レベルシフト回路２０と、第１バッファ３１と、第２バッファ３２と、出力回路４０とを備える。この例の第５電源電位Ｖｄｄ５は、例えば、グランド電位ＧＮＤである。
【００１６】
第１回路１０は、入力信号Ｖｉｎに各種の処理を施して第１信号Ｓ１を出力する。第１信号Ｓ１の信号レベルは、第４電源電位Ｖｄｄ４と第５電源電位Ｖｄｄ５との間で遷移する。第１回路１０は、レベルシフト回路２０、第１バッファ３１、第２バッファ３２、及び出力回路４０と比較して低電圧で動作する。このため、第１回路１０を構成するトランジスタの耐圧を下げることができ、さらに、消費電力を削減することができる。
【００１７】
レベルシフト回路２０は、第１信号Ｓ１をレベルシフトして、第３信号Ｓ３と第４信号Ｓ４とを生成する。
出力回路４０は、第１電源電位Ｖｄｄ１と第５電源電位Ｖｄｄ５との間に直列に設けられたｐチャネルトランジスタＴｒｐ及びｎチャネルトランジスタＴｒｎを備える。これらのトランジスタは、スピーカなどの負荷を駆動するため、トランジスタサイズが大きい。このため、ｐチャネルトランジスタＴｒｐ及びｎチャネルトランジスタＴｒｎのゲート幅は他のトランジスタと比較して広く、ゲート容量も大きい。第１バッファ３１は第３信号Ｓ３を電流増幅して、ゲート容量の大きいｐチャネルトランジスタＴｒｐを駆動し、第２バッファ３２は第４信号Ｓ４を電流増幅して、ゲート容量の大きいｎチャネルトランジスタＴｒｎを駆動する。
【００１８】
レベルシフト回路２０は、第１電源電位Ｖｄｄ１と第５電源電位Ｖｄｄ５とが供給される第１レベルシフタ２１と、第１電源電位Ｖｄｄ１と第２電源電位Ｖｄｄ２とが供給される第２レベルシフタ２２と、第３電源電位Ｖｄｄ３と第５電源電位Ｖｄｄ５とが供給される第３レベルシフタ２３とを備える。
【００１９】
第１レベルシフタ２１は、第４電源電位Ｖｄｄ４と第５電源電位Ｖｄｄ５との間で信号レベルが遷移する第１信号Ｓ１を、レベルシフトして、第１電源電位Ｖｄｄ１と所定電位Ｖｘとの間で信号レベルが遷移する第２信号Ｓ２を生成し、第２レベルシフタ２２に出力する。
第２レベルシフタ２２は、第２信号Ｓ２をレベルシフトして、第１電源電位Ｖｄｄ１と第２電源電位Ｖｄｄ２との間で信号レベルが遷移する第３信号Ｓ３を生成して第１バッファ３１に出力する。
第３レベルシフタ２３は、第１信号Ｓ１を、レベルシフトして、第３電源電位Ｖｄｄ３と第５電源電位Ｖｄｄ５との間で信号レベルが遷移する第４信号Ｓ４を生成して第２バッファ３２に出力する。
【００２０】
図２に、第１信号Ｓ１乃至第４信号Ｓ４のダイナミックレンジを示す。この図に示すように、第１電源電位Ｖｄｄ１は所定電位Ｖｘより高電位であり、所定電位Ｖｘは第２電源電位Ｖｄｄ２より高電位であり、第２電源電位Ｖｄｄ２は第３電源電位Ｖｄｄ３より高電位であり、第３電源電位Ｖｄｄ３は第４電源電位Ｖｄｄ４より高電位であり、第４電源電位Ｖｄｄ４は第５電源電位Ｖｄｄ５より高電位である。即ち、以下に示す式（１）が成り立つ。
Ｖｄｄ１＞Ｖｘ＞Ｖｄｄ２＞Ｖｄｄ３＞Ｖｄｄ４＞Ｖｄｄ５…（１）
【００２１】
まず、第３信号Ｓ３の振幅は、ｐチャネルトランジスタＴｒｐを駆動可能なように定められ、この例では、第１電源電位Ｖｄｄ１から第２電源電位Ｖｄｄ２までとなっている。同様に、第４信号Ｓ４の振幅は、ｎチャネルトランジスタＴｒｎを駆動可能なように定められ、この例では、第３電源電位Ｖｄｄ３から第５電源電位Ｖｄｄ５までとなっている。
一方、第１信号Ｓ１の振幅は、第４電源電位Ｖｄｄ４から第５電源電位Ｖｄｄ５までである。このため、レベルシフト回路２０は、第１信号Ｓ１をレベルシフトして、第３信号Ｓ３と第４信号Ｓ４とを生成する。
【００２２】
本実施形態では、第１レベルシフタ２１を用いて第１信号Ｓ１をレベルシフトした第２信号Ｓ２を生成し、さらに、第２レベルシフタ２２を用いて第２信号Ｓ２をレベルシフトした第３信号Ｓ３を生成している。第１信号Ｓ１は、第４電源電位Ｖｄｄ４と第５電源電位Ｖｄｄ５との間で信号レベルが遷移する低電位側の小振幅の信号である。低電位側の第１信号Ｓ１を直接レベルシフトして高電位側の第３信号Ｓ３を生成するには、Ｌレベルを第２電源電位Ｖｄｄ２とする必要があるが、第２電源電位Ｖｄｄ２は、ｐチャネルトランジスタＴｒｐをオン状態に十分できるように定める必要があるため、第１電源電位Ｖｄｄ１と第２電源電位Ｖｄｄ２との電位差を有る程度確保する必要がある。この電位差が大きいと、容易にレベルシフトすることができない。そこで、第１信号Ｓ１を、第１レベルシフタ２１を用いて第２電源電位Ｖｄｄ２よりも第１電源電位Ｖｄｄ１に近い所定電位ＶｘをＬレベルとし、Ｈレベルを第１電源電位Ｖｄｄ１とする第２信号Ｓ２にレベルシフトした後、さらに第２レベルシフタ２２を用いて第１電源電位Ｖｄｄ１と第２電源電位Ｖｄｄ２との間で信号レベルが遷移する第３信号Ｓ３を生成する。第２信号Ｓ２は小振幅であるので、第２レベルシフタ２２を高速で動作させることができ、しかも、ｐチャネルトランジスタＴｒｐを駆動可能な第３信号Ｓ３を得ることができる。
【００２３】
図３に、第１レベルシフタ２１と第２レベルシフタ２２の回路図を示す。第１レベルシフタ２１は、第１電位Ｖ１を出力する第１電圧源２１１、第２電位Ｖ２を出力する第２電圧源２１２を備える。
また、第１レベルシフタ２１は、ソースに第１電源電位Ｖｄｄ１が供給され、ドレインが第１ノードＮＤ１に接続され、ゲートが第２ノードＮＤ２に接続される第１のｐチャネルトランジスタＰ１と、ソースに第１電源電位Ｖｄｄ１が供給され、ドレインが第２ノードＮＤ２に接続され、ゲートが第１ノードＮＤ１に接続される第２のｐチャネルトランジスタＰ２とを備える。第１のｐチャネルトランジスタＰ１がオン状態になると、第１ノードＮＤ１の電位が上昇して第１電源電位Ｖｄｄ１に近づくため、第２のｐチャネルトランジスタＰ２がオフ状態になる。一方、第２のｐチャネルトランジスタＰ２がオン状態になると、第２ノードＮＤ２の電位が上昇して第１電源電位Ｖｄｄ１に近づくため、第１のｐチャネルトランジスタＰ１がオフ状態になる。即ち、第１及び第２のｐチャネルトランジスタＰ１及びＰ２は、排他的にオン状態となる。
第２ノードＮＤ２からは第２信号Ｓ２が出力され、第１ノードＮＤ１からは第２信号Ｓ２を反転した反転第２信号Ｓ２’が出力される。
【００２４】
第３のｐチャネルトランジスタＰ３は、ソースが第１ノードＮＤ１に接続され、ゲートに第１電位Ｖ１が供給される。また、第４のｐチャネルトランジスタＰ４は、ソースが第２ノードＮＤ２に接続され、ゲートに第１電位Ｖ１が供給される。第３のｐチャネルトランジスタＰ３と第４のｐチャネルトランジスタＰ４の閾値電圧Ｖｔｈｐは同じである。このため、第１ノードＮＤ１及び第２ノードＮＤ２の最小電位は、Ｖ１＋Ｖｔｈｐに制限される。この例の第１電圧源２１１は、電流源とダイオード接続された４個のｐチャネルトランジスタによって構成される。このため、Ｖ１＝Ｖｄｄ１−４Ｖｔｈｐとなり、第１ノードＮＤ１及び第２ノードＮＤ２の最小電位は、Ｖｄｄ１−３Ｖｔｈｐとなる。Ｖｄｄ１−３Ｖｔｈｐは上述した所定電位Ｖｘとなる。
【００２５】
次に、第１のｎチャネルトランジスタＮ１は、ソースに第５電源電位Ｖｄｄ５が供給され、ゲートに第１信号Ｓ１が供給される。また、第２のｎチャネルトランジスタＮ２は、ソースに第５電源電位Ｖｄｄ５が供給され、ゲートにインバータＩＮＶによって第１信号Ｓ１を反転した反転第１信号Ｓ１’が供給される。このため、第１のｎチャネルトランジスタＮ１と第２のｎチャネルトランジスタＮ２とは、排他的にオン状態となる。
【００２６】
第３のｎチャネルトランジスタＮ３は、ソースが第１のｎチャネルトランジスタＮ１のドレインに接続され、ドレインが第３のｐチャネルトランジスタＰ３のドレインに接続され、ゲートに第２電位Ｖ２が供給される。一方、第４のｎチャネルトランジスタＮ４は、ソースが第２のｎチャネルトランジスタＮ２のドレインに接続され、ドレインが第４のｐチャネルトランジスタＰ４のドレインに接続され、ゲートに第２電位Ｖ２が供給される。
この例の第２電圧源２１２は、電流源とダイオード接続された４個のｎチャネルトランジスタによって構成される。このため、Ｖ２＝Ｖｄｄ５＋４Ｖｔｈｎとなり、第１及び第２のｎチャネルトランジスタＮ１及びＮ２のドレインにおける最大電位は、Ｖｄｄ５＋３Ｖｔｈｎとなる。
【００２７】
このように、第３及び第４のｎチャネルトランジスタＮ３及びＮ４を用いて、第１及び第２のｎチャネルトランジスタＮ１及びＮ２のドレインの電位を制限したので、第１及び第２のｎチャネルトランジスタＮ１及びＮ２は耐圧を低くすることができる。同様に、第３及び第４のｐチャネルトランジスタＰ３及びＰ４を用いて、第１及び第２のｐチャネルトランジスタＰ１及びＰ２のドレインの電位を制限したので、第１及び第２のｐチャネルトランジスタＰ１及びＰ２は耐圧を低くすることができる。この結果、第２信号Ｓ２を小振幅にできるので、第１レベルシフタ２１を高速で動作させることが可能となる。
【００２８】
次に、第２レベルシフタ２２は、第５のｐチャネルトランジスタＰ５と、第６のｐチャネルトランジスタＰ６と、第５のｎチャネルトランジスタＮ５と、第６のｎチャネルトランジスタＮ６とを備える。第５のｐチャネルトランジスタＰ５は、ソースに第１電源電位Ｖｄｄ１が供給され、ドレインが第３ノードＮＤ３に接続され、ゲートが第２ノードＮＤ２に接続される。また、第６のｐチャネルトランジスタＰ６は、ソースに第１電源電位Ｖｄｄ１が供給され、ドレインが第４ノードＮＤ４に接続され、ゲートが第１ノードＮＤ１に接続される。即ち、第５のｐチャネルトランジスタＰ５には第２信号Ｓ２が供給され、第６のｐチャネルトランジスタＰ６には反転第２信号Ｓ２’が供給される。
【００２９】
また、第５のｎチャネルトランジスタＮ５は、ソースに第２電源電位Ｖｄｄ２が供給され、ドレインが第３ノードＮＤ３に接続され、ゲートが第４ノードＮＤ４に接続される。第６のｎチャネルトランジスタＮ６は、ソースに第２電源電位Ｖｄｄ２が供給され、ドレインが第４ノードＮＤ４に接続され、ゲートが第３ノードＮＤ３に接続される。
ここで、第５のｐチャネルトランジスタＰ５がオン状態になると、第３ノードＮＤ３の電位が上昇する。すると、第６のｎチャネルトランジスタＮ６がオン状態になり、第４ノードＮＤ４の電位が下がる。一方、第６のｐチャネルトランジスタＰ６がオン状態になると、第４ノードＮＤ４の電位が上昇する。すると、第５のｎチャネルトランジスタＮ５がオン状態になり、第３ノードＮＤ３の電位が下がる。従って、第５及び第６のｎチャネルトランジスタＮ５及びＮ６は排他的にオン状態となる。そして、第４ノードＮＤ４から第３信号Ｓ３が出力される。
第２レベルシフタ２２を構成する各トランジスタの耐圧は、第１電源電位Ｖｄｄ１と第２電源電位Ｖｄｄ２の差分で足りる。
【００３０】
このように本実施形態においては、第４電源電位Ｖｄｄ４と第５電源電位Ｖｄｄ５との間で信号レベルが遷移する第１信号Ｓ１を、第１レベルシフタ２１を用いて第１電源電位Ｖｄｄ１と所定電位Ｖｘとの間で信号レベルが遷移する第２信号Ｓ２にレベルシフトした後に、第２レベルシフタ２２を用いて第１電源電位Ｖｄｄ１と第２電源電位Ｖｄｄ２との間で信号レベルが遷移する第３信号Ｓ３にレベルシフトしたので、ｐチャネルトランジスタＴｒｐを駆動可能な第３信号Ｓ３を少ない遅延時間で得ることができる。
【００３１】
＜第２実施形態＞
上述した第１実施形態では、第１バッファ３１は、ｎチャネルトランジスタＴｒｎのオンオフに無関係にｐチャネルトランジスタＴｒｐのオンオフを制御し、第２バッファ３２は、ｐチャネルトランジスタＴｒｐのオンオフに無関係にｎチャネルトランジスタＴｒｎのオンオフを制御した。これに対して、第２実施形態では、ｎチャネルトランジスタＴｒｎがオフであることを検知してｐチャネルトランジスタＴｒｐをオフからオンに遷移させ、ｐチャネルトランジスタＴｒｐがオフであることを検知してｎチャネルトランジスタＴｒｎをオフからオンに遷移させる。
【００３２】
図４に、第２実施形態に係る信号処理装置１００Ａのブロック図を示す。この図に示すように、第２実施形態の信号処理装置１００Ａは、第１バッファ３１の替わりに第１バッファ３１Ａを用いる点、及び第２バッファ３２の替わりに第２バッファ３２Ａを用いる点を除いて、図１に示す第１実施形態の信号処理装置１００と同様に構成されている。
第１バッファ３１Ａは、ｐチャネルトランジスタＴｒｐがオフ状態であることを示す第１制御信号ＣＴＬ１を出力する一方、第２バッファ３２Ａは、ｎチャネルトランジスタＴｒｎがオフ状態であることを示す第２制御信号ＣＴＬ２を出力する。
【００３３】
図５に、第１バッファ３１Ａの回路図を示す。この図に示すように第１バッファ３１Ａは、バッファ３１０、レベルシフタ３１２、及び検出回路３２０を備え、第２制御信号ＣＴＬ２が供給される。第２制御信号ＣＴＬ２のＨレベルは第１電源電位Ｖｄｄ１であり、Ｌレベルは第２電源電位Ｖｄｄ２である。そして、第２制御信号ＣＴＬ２はＬレベルのときにｎチャネルトランジスタＴｒｎがオフ状態であり、ＨレベルのときにｎチャネルトランジスタＴｒｎはオン状態であることを示す。
バッファ３１０は、第３信号Ｓ３がＬレベル、且つ第２制御信号ＣＴＬ２がＬレベルの場合にＬレベルとなり、それ以外の場合にＨレベルとなる出力信号Ｓ３ａを生成し、ｐチャネルトランジスタＴｒｐのゲートに供給する。
【００３４】
検出回路３２０は、出力信号Ｓ３ａに基づいてｐチャネルトランジスタＴｒｐがオフ状態であることを検出する。検出回路３２０は、ｐチャネルトランジスタ３２１、ｎチャネルトランジスタ３２２及び３２３、電流源３２４及び３２５、並びに直列に接続されたダイオード３２６〜３２８を備える。
ｐチャネルトランジスタ３２１は、ソースに第１電源電位Ｖｄｄ１が供給され、ドレインが第５ノードＮＤ５に接続され、ゲートに出力信号Ｓ３ａが供給される。ｎチャネルトランジスタ３２２及び３２３はカレントミラー回路として機能し、ｐチャネルトランジスタ３２１がオン状態のとき、電流源３２４から流れ出る電流と同じ大きさの電流がｎチャネルトランジスタ３２２を流れる。ｎチャネルトランジスタ３２２のソースは電流源３２５とダイオード３２６に接続されている。
出力信号Ｓ３ａがＬレベル（Ｖｄｄ２）になると、ｐチャネルトランジスタ３２１がオン状態になり、第５ノードＮＤ５の電位は第１電源電位Ｖｄｄ１となる。一方、出力信号Ｓ３ａがＨレベル（Ｖｄｄ１）になると、ｐチャネルトランジスタ３２１がオフ状態になり、第５ノードＮＤ５はハイインピーダンスとなる。そして、第５ノードＮＤ５から検出信号Ｖｄが取り出される
レベルシフタ３１２は、例えば、インバータにより構成されており、検出信号Ｖｄを反転すると共にレベルシフトして、出力信号Ｓ３ａがＬレベルのとき（ｐチャネルトランジスタＴｒｐがオン状態）第５電源電位Ｖｄｄ５となり、出力信号Ｓ３ａがＨレベルのとき（ｐチャネルトランジスタＴｒｐがオフ状態）第３電源電位Ｖｄｄ３となる第１制御信号ＣＴＬ１を生成する。
【００３５】
第２バッファ３２Ａも第１バッファ３１Ａと同様に構成されており、第１制御信号ＣＴＬ１がＨレベル（Ｖｄｄ３）であり、且つ第４信号Ｓ４がＨレベル（Ｖｄｄ３）の場合にＨレベル（Ｖｄｄ３）となり、それ以外の場合にＬレベル（Ｖｄｄ５）となる出力信号Ｓ４ａを生成し、ｎチャネルトランジスタＴｒｎのゲートに供給する。
【００３６】
このように第２実施形態によれば、ｎチャネルトランジスタＴｒｎがオフ状態であることがｐチャネルトランジスタＴｒｐをオフ状態からオン状態に遷移させる必要条件となり、ｐチャネルトランジスタＴｒｐがオフ状態であることがｎチャネルトランジスタＴｒｎをオフ状態からオン状態に遷移させる必要条件となる。このため、ｎチャネルトランジスタＴｒｎとｐチャネルトランジスタＴｒｐとが同時にオン状態となって貫通電流が流れることを確実に防止することができる。
【００３７】
第３信号Ｓ３は、第１レベルシフタ２１及び第２レベルシフタ２２を用いて第１信号Ｓ１をレベルシフトすることによって生成される。一方、第４信号Ｓ４は、第３レベルシフタ２３を用いて第１信号Ｓ１をレベルシフトすることによって生成される。このため、第１信号Ｓ１の立ち上がりエッジから第３信号Ｓ３の立ち上がりエッジまでの遅延時間と、第１信号Ｓ１の立ち上がりエッジから第４信号Ｓ４の立ち上がりエッジまでの遅延時間とが相違することがあり得る。また、第１信号Ｓ１の立ち下がりエッジから第３信号Ｓ３の立ち下がりエッジまでの遅延時間と、第１信号Ｓ１の立ち下がりエッジから第４信号Ｓ４の立ち下がりエッジまでの遅延時間とが相違することがあり得る。本実施形態によれば、遅延時間が相違しても貫通電流を低減できるといった利点がある。
【符号の説明】
【００３８】
１０…第１回路、２０…レベルシフト回路、２１…第１レベルシフタ、２２…第２レベルシフタ、２３…第３レベルシフタ、３１，３１Ａ…第１バッファ、３２，３２Ａ…第２バッファ、４０…出力回路、１００，１００Ａ…信号処理装置、Ｔｒｐ…ｐチャネルトランジスタ、Ｔｒｎ…ｎチャネルトランジスタ、Ｖｉｎ…入力信号、Ｓ１…第１信号、Ｓ２…第２信号、Ｓ３…第３信号、Ｓ４…第４信号、ＣＴＬ１…第１制御信号、ＣＴＬ２…第２制御信号、Ｖｄｄ１〜Ｖｄｄ５…第１乃至第５電源電位。
【図１】
2015095807.tif 000003
【図２】
2015095807.tif 000004
【図３】
2015095807.tif 000005
【図４】
2015095807.tif 000006
【図５】
2015095807.tif 000007