(57)【要約】【課題】絶縁膜と半導体チップの界面が絶縁破壊の起点となった場合において、２つの半導体チップの間で絶縁破壊を生じにくくする。【解決手段】第１半導体チップＳＣ１において、第１多層配線層ＭＩＮＣ１は第１基板ＳＵＢ１の上に形成されており、第１インダクタＩＮＤ１は第１多層配線層ＭＩＮＣ１に形成されている。第２半導体チップＳＣ２において、第２多層配線層ＭＩＮＣ２は第２基板ＳＵＢ２の上に形成されている。第２インダクタＩＮＤ２は第２多層配線層ＭＩＮＣ２に形成されている。第１半導体チップＳＣ１と第２半導体チップＳＣ２は、第１多層配線層ＭＩＮＣ１と第２多層配線層ＭＩＮＣ２が互いに対向する向きに重ねられている。また平面視において第１インダクタＩＮＤ１と第２インダクタＩＮＤ２は重なっている。Ｙ方向において、第１絶縁膜ＩＮＳＦ１の少なくとも一方の端部は、対向領域ＦＲ１の端部と重なっていない。【選択図】図４
2015095469.tif 000002
【特許請求の範囲】
【請求項１】
第１多層配線層と、前記第１多層配線層に形成された第１インダクタとを有する第１半導体チップと、
第２多層配線層と、前記第２多層配線層に形成された第２インダクタとを有する第２半導体チップと、
前記第１半導体チップと前記第２半導体チップの間に位置する第１絶縁膜と、
を備え、
前記第１半導体チップと前記第２半導体チップは、前記第１多層配線層と前記第２多層配線層が互いに対向する向きに互いに重ねられており、
平面視において前記第１半導体チップと前記第２半導体チップが互いに重なっている対向領域を有しており、
前記第１半導体チップは、前記第２半導体チップに対向していない第１非対向領域を有しており、
前記第２半導体チップは、前記第１半導体チップに対向していない第２非対向領域を有しており、
前記第１多層配線層は、前記第１非対向領域に第１外部接続端子を有しており、
前記第２多層配線層は、前記第２非対向領域に第２外部接続端子を有しており、
前記第１非対向領域、前記対向領域、及び前記第２非対向領域は、第１の方向に沿ってこの順に位置しており、
前記第１半導体チップに垂直な方向から見た場合、前記第１の方向に直角な方向である第２の方向において、前記第１絶縁膜の少なくとも一方の端部は、前記対向領域の端部と重なっていない半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第２の方向において、前記第１絶縁膜の２つの端部は、いずれも前記対向領域の内側に位置している半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記半導体チップに垂直な方向から見た場合、前記第２の方向において、前記第１絶縁膜の２つの端部は、いずれも前記対向領域の外側に位置している半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記半導体チップに垂直な方向から見た場合、前記第２の方向において、前記第１絶縁膜の２つの端部は、いずれも前記第１半導体チップ及び前記第２半導体チップの外側に位置している半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第１絶縁膜のうち、前記第２の方向において前記第１半導体チップ及び前記第２半導体チップの外側に位置する部分は、前記第１半導体チップの側面に対向する方向に折れ曲がっている半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記第２の方向において、前記第２半導体チップの幅は前記第１半導体チップの幅より狭い半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記第１絶縁膜と前記第２半導体チップの間に位置する第２絶縁膜を備える半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記第１絶縁膜と前記第２絶縁膜の間に位置する第３絶縁膜を備える半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
前記第１半導体チップは電力制御用の半導体チップであり、
前記第２半導体チップは前記第１半導体チップを制御する制御チップである半導体装置。
【請求項１０】
第１多層配線層と、前記第１多層配線層に形成された第１インダクタとを有する第１半導体チップと、
第２多層配線層と、前記第２多層配線層に形成された第２インダクタとを有する第２半導体チップと、
前記第１半導体チップと前記第２半導体チップの間に位置する第１絶縁膜と、
を備え、
前記第１半導体チップと前記第２半導体チップは、前記第１多層配線層と前記第２多層配線層が互いに対向する向きに互いに重ねられており、
平面視において前記第１インダクタと前記第２インダクタが互いに重なっている対向領域を有しており、
前記第１半導体チップは、前記第２半導体チップに対向していない第１非対向領域を有しており、
前記第２半導体チップは、前記第１半導体チップに対向していない第２非対向領域を有しており、
前記第１多層配線層は、前記第１非対向領域に第１外部接続端子を有しており、
前記第２多層配線層は、前記第２非対向領域に第２外部接続端子を有しており、
前記第１非対向領域、前記対向領域、及び前記第２非対向領域は、第１の方向に沿って配置されており、
前記第１半導体チップに垂直な方向から見た場合、前記第１の方向において、前記第１絶縁膜の一方の端部は、前記第１半導体チップの外側かつ前記第２半導体チップの内側に位置しており、
前記第１絶縁膜の前記一方の端部は、前記第１半導体チップの側面に向けて折れ曲がっている半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記第１絶縁膜と前記第２半導体チップの間に位置する第２絶縁膜を備える半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記第１絶縁膜と前記第２半導体チップの間に位置する第３絶縁膜を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば２つの半導体チップの間で信号を送受信する半導体装置に適用可能な技術である。
【背景技術】
【０００２】
２つの半導体チップの間で信号を非接触で伝達する場合、フォトカプラを用いることが多い。これに対して特許文献１には、２つの半導体チップの多層配線層にインダクタを設け、これらインダクタを互いに対向させることにより、２つの半導体チップの間で信号を非接触で伝達できることが記載されている。特許文献１において、２つの半導体チップは、多層配線層が互いに対向する向きに重ねられている。そして特許文献１には、これら２つの半導体チップの間には、絶縁性の接着層を設けてもよい、と記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−５４８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
２つの半導体チップの動作電圧が互いに異なる場合、２つの半導体チップの間で絶縁破壊が生じる可能性がある。これに対して２つの半導体チップの間に絶縁膜を設けると、絶縁耐圧は向上する。しかし、この場合、２つの半導体チップと絶縁膜と樹脂のそれぞれの間にできる界面が絶縁破壊の起点となる可能性が出てくる。このため、上記した界面が絶縁破壊の起点となっても、２つの半導体チップの間で絶縁破壊が生じにくくすることが望まれる。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
一実施の形態によれば、第１半導体チップの第１多層配線層には第１インダクタが形成されており、第２半導体チップの第２多層配線層には第２インダクタが形成されている。第１半導体チップと第２半導体チップは、第１多層配線層と第２多層配線層が互いに対向する向きに互いに重ねられている。そして、第１半導体チップと第２半導体チップの間には第１絶縁膜が設けられている。平面視において第１半導体チップと第２半導体チップが互いに重なっている領域を対向領域とした場合、第１絶縁膜の縁の少なくとも一部は、対向領域の縁と重なっていない。
【発明の効果】
【０００６】
前記一実施の形態によれば、絶縁膜と半導体チップと樹脂のそれぞれの間の界面が絶縁破壊の起点となっても、２つの半導体チップの間で絶縁破壊は生じにくくなる。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る半導体装置の構成を示す断面図である。
【図２】半導体装置の平面図である。
【図３】図１から符号を追加及び削除した図である。
【図４】図２のＢ−Ｂ´断面の一例を示す図である。
【図５】第１半導体チップの構成の一例を示す断面図である。
【図６】半導体装置の製造方法を説明するための断面図である。
【図７】半導体装置の製造方法を説明するための断面図である。
【図８】半導体装置の製造方法を説明するための断面図である。
【図９】変形例１に係る半導体装置の構成を示す断面図である。
【図１０】変形例２に係る半導体装置の構成を示す断面図である。
【図１１】変形例３に係る半導体装置の構成を示す平面図である。
【図１２】変形例４に係る半導体装置の構成を示す断面図である。
【図１３】変形例５に係る半導体装置の構成を示す断面図である。
【図１４】変形例６に係る半導体装置の構成を示す断面図である。
【図１５】変形例７に係る半導体装置の構成を示す断面図である。
【図１６】変形例８に係る半導体装置の構成を示す断面図である。
【図１７】変形例９に係る半導体装置の構成を示す断面図である。
【図１８】変形例１０に係る半導体装置の構成を示す断面図である。
【図１９】変形例１１に係る半導体装置の構成を示す断面図である。
【図２０】変形例１２に係る半導体装置の構成を示す断面図である。
【図２１】変形例１３に係る半導体装置の構成を示す断面図である。
【図２２】変形例１４に係る半導体装置の構成を示す断面図である。
【図２３】変形例１５に係る半導体装置の構成を示す断面図である。
【図２４】変形例１６に係る半導体装置の構成を示す断面図である。
【図２５】変形例１８に係る半導体装置の構成を示す断面図である。
【図２６】変形例１９に係る半導体装置の構成を示す断面図である。
【図２７】変形例２０に係る半導体装置の構成を示す断面図である。
【図２８】変形例２１に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【０００８】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【０００９】
（実施形態）
図１は、実施形態に係る半導体装置ＳＤの構成を示す断面図である。図２は、半導体装置ＳＤの平面図である。図１は、図２のＡ−Ａ´断面に対応している。図３は、図１と同じ図であるが、符号を追加及び削除している。なお、図２において第１絶縁膜ＩＮＳＦ１は省略されている。
【００１０】
半導体装置ＳＤは、第１半導体チップＳＣ１及び第２半導体チップＳＣ２を有している。第１半導体チップＳＣ１は第１多層配線層ＭＩＮＣ１及び第１インダクタＩＮＤ１を有している。第１多層配線層ＭＩＮＣ１は第１基板ＳＵＢ１の上に形成されており、第１インダクタＩＮＤ１は第１多層配線層ＭＩＮＣ１に形成されている。第２半導体チップＳＣ２は第２多層配線層ＭＩＮＣ２及び第２インダクタＩＮＤ２を有している。第２多層配線層ＭＩＮＣ２は第２基板ＳＵＢ２の上に形成されている。第２インダクタＩＮＤ２は第２多層配線層ＭＩＮＣ２に形成されている。第１半導体チップＳＣ１と第２半導体チップＳＣ２は、第１多層配線層ＭＩＮＣ１と第２多層配線層ＭＩＮＣ２が互いに対向する向きに重ねられている。また平面視において第１インダクタＩＮＤ１と第２インダクタＩＮＤ２は重なっている。
【００１１】
半導体装置ＳＤは、図３に示すように、第１半導体チップＳＣ１及び第２半導体チップＳＣ２が互いに対向している対向領域ＦＲ１を有している。また、第１半導体チップＳＣ１及び第２半導体チップＳＣ２は、それぞれ互いに対向していない非対向領域（第１非対向領域ＮＦＲ１及び第２非対向領域ＮＦＲ２）を有している。第１非対向領域ＮＦＲ１、対向領域ＦＲ１、及び第２非対向領域ＮＦＲ２は、第１の方向（図中Ｘ方向）に沿ってこの順に位置している。
【００１２】
第１多層配線層ＭＩＮＣ１は、第１非対向領域ＮＦＲ１に第１電極パッドＰＡＤ１（第１外部接続端子）を有しており、第２多層配線層ＭＩＮＣ２は、第２非対向領域ＮＦＲ２に第２電極パッドＰＡＤ２（第２外部接続端子）を有している。第１電極パッドＰＡＤ１及び第２電極パッドＰＡＤ２は、例えば最上層の配線層に形成されている電極パッドである。また本実施形態において第１インダクタＩＮＤ１及び第２インダクタＩＮＤ２は最上層の配線層に形成されている。
【００１３】
また、第１半導体チップＳＣ１と第２半導体チップＳＣ２の間には、第１絶縁膜ＩＮＳＦ１が設けられている。第１絶縁膜ＩＮＳＦ１の厚さは、例えば３μｍ以上５０
μｍ以下である。ただし、第１絶縁膜ＩＮＳＦ１の厚さは、この範囲から外れていてもよい。第１絶縁膜ＩＮＳＦ１は、例えばＤＡＦ（Die Attach Film）である。ただし、第１絶縁膜ＩＮＳＦ１は他の絶縁膜であってもよい。
【００１４】
第１半導体チップＳＣ１に垂直な方向から見た場合、第１絶縁膜ＩＮＳＦ１の縁の少なくとも一部は、対向領域ＦＲ１の縁とは重なっていない。より具体的には、第１の方向（図中Ｘ方向）において、第１絶縁膜ＩＮＳＦ１の一方の端部は、第１半導体チップＳＣ１の外側かつ第２半導体チップＳＣ２の内側に位置している。そしてこの端部は、第１半導体チップＳＣ１の側面に向けて折れ曲がっている。本図に示す例では、第１絶縁膜ＩＮＳＦ１の端部は、第１半導体チップＳＣ１の側面に沿っている。第１絶縁膜ＩＮＳＦ１の端部はチップ搭載部ＤＰ１（後述）に達しているのが好ましい。
【００１５】
本実施形態において第１半導体チップＳＣ１に入力される電気信号の電位と、第２半導体チップＳＣ２に入力される電気信号の電位は、電気信号の振幅（０を示す電位と１を示す電位の差）が互いに異なる場合、電気信号の基準電位（０を示す電位）が異なる場合、及び電気信号の振幅が互いに異なるとともに電気信号の基準電位が異なる場合などがある。例えば第２半導体チップＳＣ２に入力される電気信号の振幅が５Ｖ、基準電位が０Ｖであり、第１半導体チップＳＣ１に入力される電気信号の振幅が５Ｖ、基準電位が１００Ｖとなる場合がある。
【００１６】
また、第１半導体チップＳＣ１は、電力制御用の半導体チップであってもよい。この場合、第２半導体チップＳＣ２は、第１半導体チップＳＣ１を制御する制御チップである。第１半導体チップＳＣ１となる電力制御用の半導体チップは、パワー制御素子（例えばトランジスタやサイリスタ）を有している。このパワー制御素子は、例えば基板の厚さ方向に電流を流す縦型の素子であってもよいし、基板の平面方向に電流を流す素子であってもよい。また、第２半導体チップＳＣ２となる制御チップとしては、例えばマイコン（マイクロコントローラ（MCU：Micro Control Unit）またはマイクロプロセッサ（MPU： Micro-Processing Unit ））を用いることができる。
【００１７】
第１半導体チップＳＣ１の第１多層配線層ＭＩＮＣ１は、対向領域ＦＲ１に、第１インダクタＩＮＤ１に接続する配線以外の配線を有していないようにしてもよい。この場合、第１半導体チップＳＣ１において回路を形成するための配線ＩＮＣ１は、例えば平面視において第１非対向領域ＮＦＲ１に形成されている。
【００１８】
また第２半導体チップＳＣ２の第２多層配線層ＭＩＮＣ２は、対向領域ＦＲ１に、第２インダクタＩＮＤ２に接続する配線以外の配線を有していないようにしてもよい。この場合、第２半導体チップＳＣ２において回路を形成するための配線ＩＮＣ２は、例えば第２非対向領域ＮＦＲ２に形成されている。
【００１９】
そして第１インダクタＩＮＤ１及び第２インダクタＩＮＤ２の直径をＤ、第１インダクタＩＮＤ１から第２インダクタＩＮＤ２までの距離をｘとしたときに、ｘ≦Ｄであることが望ましい。例えばｘ＝２０μｍであり、Ｄ＝２００μｍである。
【００２０】
第１半導体チップＳＣ１はリードフレームＬＦ１のチップ搭載部ＤＰ１に実装されている。そして、第２半導体チップＳＣ２は第１絶縁膜ＩＮＳＦ１を用いて第１半導体チップＳＣ１の上に固定されている。そしてリードフレームＬＦ１の第１リード端子ＬＴ１と第１電極パッドＰＡＤ１は第１ボンディングワイヤＷＩＲ１で接続されており、第２リード端子ＬＴ２と第２電極パッドＰＡＤ２は第２ボンディングワイヤＷＩＲ２で接続されている。なお、チップ搭載部ＤＰ１の少なくとも一部は第１半導体チップＳＣ１から食み出していてもよいし、チップ搭載部ＤＰ１のすべてが第１半導体チップＳＣ１に覆われていてもよい。
【００２１】
第１半導体チップＳＣ１、第２半導体チップＳＣ２、チップ搭載部ＤＰ１、第１リード端子ＬＴ１の一部、第２リード端子ＬＴ２の一部、第１ボンディングワイヤＷＩＲ１、及び第２ボンディングワイヤＷＩＲ２は、封止樹脂ＭＤＲで封止されている。
【００２２】
なお、第１半導体チップＳＣ１は、第１多層配線層ＭＩＮＣ１上に第１保護層ＰＤＬ１（例えばポリイミド層）を有しており、第２半導体チップＳＣ２は、第２多層配線層ＭＩＮＣ２上に第２保護層ＰＤＬ２（例えばポリイミド層）を有している。第１保護層ＰＤＬ１は第１電極パッドＰＡＤ１上に位置する第１開口ＯＰ１を有しており、第２保護層ＰＤＬ２は第２電極パッドＰＡＤ２上に位置する第２開口ＯＰ２を有している。
【００２３】
また図２に示すように、リードフレームＬＦ１は、吊りリードＦＳを有している。吊りリードＦＳは、チップ搭載部ＤＰ１の角部に取り付けられている。
【００２４】
図４は、図２のＢ−Ｂ´断面の一例を示す図である。本図は、図１に示した第１の方向（Ｘ方向）に直角な方向（図２のＹ方向：以下、第２の方向と記載）における、半導体装置ＳＤの対向領域ＦＲ１の断面を示している。なお、本図において封止樹脂ＭＤＲは省略されている。
【００２５】
上記したように、対向領域ＦＲ１において、第１半導体チップＳＣ１と第２半導体チップＳＣ２の間には第１絶縁膜ＩＮＳＦ１が位置している。そして、第１半導体チップＳＣ１に垂直な方向から見た場合、第２の方向において、第１絶縁膜ＩＮＳＦ１の少なくとも一方の端部は、対向領域ＦＲ１の端部と重なっていない。本図に示す例では、第２の方向において、第１絶縁膜ＩＮＳＦ１の２つの端部は、いずれも対向領域ＦＲ１の外側、より詳細には第１半導体チップＳＣ１の端部及び第２半導体チップＳＣ２の端部の外側に位置している。そして、第１絶縁膜ＩＮＳＦ１のうち対向領域ＦＲ１の外側に位置する部分は、第１半導体チップＳＣ１の側面に対向する方向に折れ曲がっている。本図に示す例では、第１絶縁膜ＩＮＳＦ１のうち対向領域ＦＲ１の外側に位置する部分は、第１半導体チップＳＣ１の側面には接していない。
【００２６】
図５は、第１半導体チップＳＣ１の構成の一例を示す断面図である。本図に示す例において第１基板ＳＵＢ１はＳＯＩ（Silicon On Insulator）基板であり、シリコン基板からなるベース基板ＢＳＵＢの上に、ＳｉＯ２からなる埋込絶縁層ＢＬ及びシリコンからなる半導体層ＥＰＩを、この順に積層させた構成を有している。そして半導体層ＥＰＩには、電力制御用の第１トランジスタＴＲ１及び信号処理用の第２トランジスタＴＲ２が形成されている。第１トランジスタＴＲ１が形成されている領域及び第２トランジスタＴＲ２が形成されている領域は、素子分離領域ＥＩによって互いに分離されている。
【００２７】
そして、第１基板ＳＵＢ１の上、第１トランジスタＴＲ１の上、及び第２トランジスタＴＲ２の上には、第１多層配線層ＭＩＮＣ１が形成されている。第１多層配線層ＭＩＮＣ１の最上層の配線層には、第１電極パッドＰＡＤ１及び第１インダクタＩＮＤ１が形成されている。第１多層配線層ＭＩＮＣ１の上には、第１保護層ＰＤＬ１が形成されている。第１保護層ＰＤＬ１は、第１インダクタＩＮＤ１を覆っているが、第１電極パッドＰＡＤ１の上に第１開口ＯＰ１を有している。
【００２８】
また、第１多層配線層ＭＩＮＣ１は、シールリングＳＬを有している。本図に示す例において、シールリングＳＬはすべての配線層に形成されており、下端は半導体層ＥＰＩに接している。第１基板ＳＵＢ１に垂直な方向から見た場合、シールリングＳＬは第１基板ＳＵＢ１の縁に沿って形成されており、第１トランジスタＴＲ１が形成されている領域及び第２トランジスタＴＲ２が形成されている領域を囲んでいる。
【００２９】
なお、第２半導体チップＳＣ２は、例えばシリコン基板を用いて形成されている。このシリコン基板には、ロジック回路を構成するための素子（例えばＭＯＳトランジスタ）が形成されている。
【００３０】
図６、図７、及び図８の各図は、半導体装置ＳＤの製造方法を説明するための断面図である。これらの断面図は、図２のＡ−Ａ´断面に対応している。
【００３１】
まず、第１半導体チップＳＣ１及び第２半導体チップＳＣ２を製造する。第１半導体チップＳＣ１及び第２半導体チップＳＣ２は、例えば以下のようにして製造される。
【００３２】
まず、ウェハ状態の第１基板ＳＵＢ１に素子分離領域（第１半導体チップＳＣ１においては素子分離領域ＥＩ）を形成する。これにより、素子形成領域が分離される。次いで、素子形成領域に位置する半導体基板に、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００３３】
次いで、素子形成領域に位置する半導体基板に、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する半導体基板に、ソース及びドレインとなる不純物領域を形成する。このようにして、半導体基板上にＭＯＳトランジスタ（第１半導体チップＳＣ１では第２トランジスタＴＲ２）が形成される。
【００３４】
また、第１半導体チップＳＣ１の製造工程においては、さらに第１トランジスタＴＲ１も形成される。第２トランジスタＴＲ２は、例えば上記した工程の少なくとも一部を用いることにより形成されてもよい。
【００３５】
次いで、素子分離膜上及びＭＯＳトランジスタ上に、第１多層配線層ＭＩＮＣ１（または第２多層配線層ＭＩＮＣ２）を形成する。最上層の配線層には、第１電極パッドＰＡＤ１（又は第２電極パッドＰＡＤ２）が形成される。次いで、第１多層配線層ＭＩＮＣ１上に、保護絶縁膜（パッシベーション膜）及び第１保護層ＰＤＬ１（又は第２保護層ＰＤＬ２）を形成する。保護絶縁膜及び第１保護層ＰＤＬ１には、第１開口ＯＰ１（又は第２開口ＯＰ２）が形成される。
【００３６】
その後、第１半導体チップＳＣ１となるウェハを個片化することにより、第１半導体チップＳＣ１が形成される。同様にして、第２半導体チップＳＣ２も形成される。
【００３７】
なお、第１半導体チップＳＣ１を個片化する前に、必要に応じて第１半導体チップＳＣ１の第１基板ＳＵＢ１を研磨して薄くする。同様に、第２半導体チップＳＣ２を個片化する前に、必要に応じて第２半導体チップＳＣ２の第２基板ＳＵＢ２を研磨して薄くする。
【００３８】
次いで、図６（ａ）に示すように、第１半導体チップＳＣ１のうち第２半導体チップＳＣ２が搭載される領域の上に、第１絶縁膜ＩＮＳＦ１を設ける。このとき、第１絶縁膜ＩＮＳＦ１の端部の少なくとも一部を第１半導体チップＳＣ１からはみ出させる。この際、この端部を第１半導体チップＳＣ１の側面に沿わせてもよい。第１絶縁膜ＩＮＳＦ１をＤＡＦで形成した場合、ＤＡＦは接着層としても機能するため、第１絶縁膜ＩＮＳＦ１の端部を用意に第１半導体チップＳＣ１の側面に沿わせる（貼り付ける）ことができる。
【００３９】
また、第１絶縁膜ＩＮＳＦ１を設ける際、図４に示すように、第２方向において、第１絶縁膜ＩＮＳＦ１の２つの端部を、いずれも対向領域ＦＲ１の外側に位置させる。
【００４０】
次いで、図６（ｂ）に示すように、第１半導体チップＳＣ１の上に第２半導体チップＳＣ２を搭載する。
【００４１】
次いで、図７（ａ）に示すように、リードフレームＬＦ１のチップ搭載部ＤＰ１に、固定層ＵＲを用いて、第１半導体チップＳＣ１及び第２半導体チップＳＣ２の積層体を搭載する。固定層ＵＲは、例えばＤＡＦであるが、銀ペーストやハンダであってもよい。
【００４２】
次いで、図７（ｂ）に示すように、第１ボンディングワイヤＷＩＲ１を用いて、第１半導体チップＳＣ１の第１電極パッドＰＡＤ１を、リードフレームＬＦ１の第１リード端子ＬＴ１に接続する。このとき、第１ボンディングワイヤＷＩＲ１の一端を第１電極パッドＰＡＤ１に固定してから、第１ボンディングワイヤＷＩＲ１の他端を第１リード端子ＬＴ１に固定するのが好ましい。
【００４３】
その後、図７（ｃ）に示すように、リードフレームＬＦ１の上下を逆にする。
【００４４】
次いで、図８（ａ）に示すように、第２ボンディングワイヤＷＩＲ２を用いて、第２半導体チップＳＣ２の第２電極パッドＰＡＤ２をリードフレームＬＦ１の第２リード端子ＬＴ２に接続する。このとき、第２ボンディングワイヤＷＩＲ２の他端を第２リード端子ＬＴ２に固定してから、第２ボンディングワイヤＷＩＲ２の一端を第２電極パッドＰＡＤ２に固定するのが好ましい。
【００４５】
その後、図８（ｂ）に示すように、リードフレームＬＦ１の上下を逆にする。これにより、リードフレームＬＦ１の搬送は容易になる。次いで、封止用の金型を用いて、封止樹脂ＭＤＲを形成する。
【００４６】
次いで、図８（ｃ）に示すように、第１リード端子ＬＴ１及び第２リード端子ＬＴ２のうち封止樹脂ＭＤＲの外に位置している部分を変形し、端子とする。
【００４７】
なお、第１半導体チップＳＣ１をチップ搭載部ＤＰ上に搭載した後に、第２半導体チップＳＣ２を第１半導体チップＳＣ１に搭載しても良い。
【００４８】
次に、本実施形態の効果について説明する。本実施形態によれば、図４に示すように、第２の方向において、第１絶縁膜ＩＮＳＦ１の少なくとも一方の端部は、対向領域ＦＲ１の端部と重なっていない。従って、第２の方向において、第１絶縁膜ＩＮＳＦ１の表面、端面、及び裏面を介して、第１半導体チップＳＣ１から第２半導体チップＳＣ２に至るまでの経路は長くなる。従って、第１絶縁膜ＩＮＳＦ１と第１半導体チップＳＣ１の界面または第１絶縁膜ＩＮＳＦ１と第２半導体チップＳＣ２の界面を起点として、第１半導体チップＳＣ１と第２半導体チップＳＣ２の間で絶縁破壊が起こることを抑制できる。
【００４９】
特に図４に示す例では、第２の方向（Ｙ方向）において、第１絶縁膜ＩＮＳＦ１の２つの端部は、いずれも対向領域ＦＲ１の外側、より詳細には第１半導体チップＳＣ１の端部及び第２半導体チップＳＣ２の端部の外側に位置している。このため、第２の方向において、第１絶縁膜ＩＮＳＦ１の表面、端面、及び裏面を介して、第１半導体チップＳＣ１から第２半導体チップＳＣ２に至るまでの経路は、さらに長くなる。従って、第１半導体チップＳＣ１と第２半導体チップＳＣ２の間で絶縁破壊が起こることを抑制できる。
【００５０】
また、第１絶縁膜ＩＮＳＦ１のうち第１半導体チップＳＣ１及び第２半導体チップＳＣ２の外側に位置する部分は、第１半導体チップＳＣ１の側面に対向する方向に折れ曲がっている。従って、第２の方向において第１絶縁膜ＩＮＳＦ１が半導体装置ＳＤの他の構成要素（例えばリードフレームＬＦ１）と干渉することを抑制できる。
【００５１】
また、本実施形態によれば、図１に示すように、第１の方向において、第１絶縁膜ＩＮＳＦ１の少なくとも一方の端部は、第１半導体チップＳＣ１の外側に位置している。このため、第１の方向において、第１絶縁膜ＩＮＳＦ１の表面、端面、及び裏面を介して、第１半導体チップＳＣ１から第２半導体チップＳＣ２に至るまでの経路は長くなる。従って、第１半導体チップＳＣ１と第２半導体チップＳＣ２の間で絶縁破壊が起こることを抑制できる。特に本実施形態では、第１絶縁膜ＩＮＳＦ１の端部は、第１半導体チップＳＣ１の側面に向けて折れ曲がっている。このため、第１絶縁膜ＩＮＳＦ１の端部が第２ボンディングワイヤＷＩＲ２と干渉することを抑制できる。この効果は、第１絶縁膜ＩＮＳＦ１の端部が第１半導体チップＳＣ１の側面に沿っている場合に、特に大きくなる。
【００５２】
（変形例１）
図９（ａ），（ｂ）は、変形例１に係る半導体装置ＳＤの構成を示す断面図である。図９（ａ）は、図２のＢ−Ｂ´断面に対応しており、図９（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、以下の点を除いて実施形態に係る半導体装置ＳＤと同様の構成である。
【００５３】
まず、図９（ａ）に示すように、第２の方向（Ｙ方向）において、第１絶縁膜ＩＮＳＦ１のうち第１半導体チップＳＣ１から食み出している部分は、第１半導体チップＳＣ１の側面に沿っている。
【００５４】
そして、図９（ａ），（ｂ）に示すように、第１絶縁膜ＩＮＳＦ１と第２半導体チップＳＣ２の間には、第２絶縁膜ＩＮＳＦ２が設けられている。第２絶縁膜ＩＮＳＦ２は、例えばＤＡＦにより形成されている。図９（ａ）に示すように、第２の方向において、第２絶縁膜ＩＮＳＦ２の両端は第２半導体チップＳＣ２から食み出しており、かつ、第２半導体チップＳＣ２の側面に沿っている。
【００５５】
そして図９（ｂ）に示すように、第１の方向（Ｘ方向）において、第２絶縁膜ＩＮＳＦ２の端部のうち第２電極パッドＰＡＤ２に対向する辺は、第１半導体チップＳＣ１と第２半導体チップＳＣ２が対向している対向領域ＦＲ１から、第２電極パッドＰＡＤ２に近づく方向に食み出している。
【００５６】
本変形例に駆る半導体装置ＳＤの製造方法は、第１半導体チップＳＣ１に第１絶縁膜ＩＮＳＦ１を貼り付け、さらに第２半導体チップＳＣ２に第２絶縁膜ＩＮＳＦ２を貼り付けた後に、第２半導体チップＳＣ２を第１半導体チップＳＣ１に固定する点を除いて、実施形態に係る半導体装置ＳＤの製造方法と同様である。
【００５７】
本変形例によっても実施形態と同様の効果が得られる。また、第１絶縁膜ＩＮＳＦ１と第２半導体チップＳＣ２の間に第２絶縁膜ＩＮＳＦ２を設けたため、第１半導体チップＳＣ１と第２半導体チップＳＣ２の間の耐圧をさらに高めることができる。
【００５８】
（変形例２）
図１０（ａ），（ｂ）は、変形例２に係る半導体装置ＳＤの構成を示す断面図である。図１０（ａ）は、図２のＢ−Ｂ´断面に対応しており、図１０（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、第３絶縁膜ＩＮＳＦ３を備えている点を除いて変形例２に係る半導体装置ＳＤと同様の構成である。
【００５９】
第３絶縁膜ＩＮＳＦ３は、第１絶縁膜ＩＮＳＦ１と第２絶縁膜ＩＮＳＦ２の間に位置している。第３絶縁膜ＩＮＳＦ３は、例えばＤＡＦによって形成されている。本図に示す例において第３絶縁膜ＩＮＳＦ３の縁は、全周にわたって第１半導体チップＳＣ１と第２半導体チップＳＣ２が対向している対向領域ＦＲ１から食み出している。ただし、第３絶縁膜ＩＮＳＦ３の縁の一部は、対向領域ＦＲ１の縁と重なっていてもよいし、対向領域ＦＲ１の内側に位置していてもよい。
【００６０】
本変形例によっても、変形例１と同様の効果が得られる。また、第１絶縁膜ＩＮＳＦ１と第２絶縁膜ＩＮＳＦ２の間に第３絶縁膜ＩＮＳＦ３を設けたため、第１半導体チップＳＣ１と第２半導体チップＳＣ２の間の耐圧をさらに高めることができる。また、第３絶縁膜ＩＮＳＦ３の縁の少なくとも一部は対向領域ＦＲ１と重なっていないため、第１半導体チップＳＣ１から第２半導体チップＳＣ２に至るまでの界面（例えば第１絶縁膜ＩＮＳＦ１と封止樹脂ＭＤＲの界面）は長くなる。従って、このような界面を起点として、第１半導体チップＳＣ１と第２半導体チップＳＣ２の間で絶縁破壊が生じることをさらに抑制できる。
【００６１】
（変形例３）
図１１は、変形例３に係る半導体装置ＳＤの構成を示す平面図であり、実施形態における図２に対応している。本変形例に係る半導体装置ＳＤは、Ｙ方向（第２の方向）において、第２半導体チップＳＣ２の幅が第１半導体チップＳＣ１の幅より狭い点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。そして、本変形例において、Ｙ方向における第１絶縁膜ＩＮＳＦ１の幅は、第２半導体チップＳＣ２の幅と異なっている。第１絶縁膜ＩＮＳＦ１の幅が第２半導体チップＳＣ２の幅よりも広い場合、第１絶縁膜ＩＮＳＦ１の幅は、第１半導体チップＳＣ１の幅より狭くてもよいし、同じであってもよいし、大きくてもよい。なお、第１絶縁膜ＩＮＳＦ１の幅は、第１半導体チップＳＣ１の幅以下にした場合、半導体装置ＳＤのＹ方向の幅が大きくなることを抑制できる。
【００６２】
本変形例によれば、第２半導体チップＳＣ２の幅が第１半導体チップＳＣ１の幅より狭い場合であっても、実施形態と同様の効果が得られる。
【００６３】
（変形例４）
図１２（ａ），（ｂ）は、変形例４に係る半導体装置ＳＤの構成を示す断面図である。図１２（ａ）は、図２のＢ−Ｂ´断面に対応しており、図１２（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、第１絶縁膜ＩＮＳＦ１の大きさ及び形状を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。
【００６４】
図１２（ａ）に示すように、本変形例では、Ｙ方向（第２方向）において、第１絶縁膜ＩＮＳＦ１の幅は、対向領域ＦＲ１の幅よりも狭い。このため、第１絶縁膜ＩＮＳＦ１の２つの端部は、いずれも対向領域ＦＲ１の内側に位置している。本図に示す例では、第１絶縁膜ＩＮＳＦ１の幅は、第１半導体チップＳＣ１の幅及び第２半導体チップＳＣ２の幅のいずれよりも小さい。
【００６５】
また、図１２（ｂ）に示すように、本変形例では、Ｘ方向（第１方向）において、第１絶縁膜ＩＮＳＦ１のうち第１非対向領域ＮＦＲ１側の端部は、第２半導体チップＳＣ２の縁のうち第２電極パッドＰＡＤ２とは逆側の部分とほぼ重なっている。また、第１絶縁膜ＩＮＳＦ１のうち第２非対向領域ＮＦＲ２側の端部は、第１半導体チップＳＣ１の縁のうち第１電極パッドＰＡＤ１とは逆側の部分とほぼ重なっている。
【００６６】
本変形例によっても、実施形態と同様の効果が得られる。
【００６７】
（変形例５）
図１３（ａ），（ｂ）は、変形例５に係る半導体装置ＳＤの構成を示す断面図である。図１３（ａ）は、図２のＢ−Ｂ´断面に対応しており、図１３（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の大きさを除いて、図１２に示した半導体装置ＳＤと同様の構成である。
【００６８】
図１３（ａ）に示すように、Ｙ方向（第２方向）に係る半導体装置ＳＤの構成は、変形例４と同様である。一方、図１３（ｂ）に示すように、本変形例では、Ｘ方向（第１方向）において、第１絶縁膜ＩＮＳＦ１の幅は、対向領域ＦＲ１の幅よりも狭い。このため、第１絶縁膜ＩＮＳＦ１の２つの端部は、いずれも対向領域ＦＲ１の内側に位置している。
【００６９】
本変形例によっても、実施形態と同様の効果が得られる。
【００７０】
（変形例６）
図１４（ａ），（ｂ）は、変形例６に係る半導体装置ＳＤの構成を示す断面図である。図１４（ａ）は、図２のＢ−Ｂ´断面に対応しており、図１４（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｙ方向（第２方向）における第１絶縁膜ＩＮＳＦ１の大きさを除いて、図１３に示した半導体装置ＳＤと同様の構成である。
【００７１】
本変形例では、図１４（ａ）に示すように、Ｙ方向（第２方向）において、第１絶縁膜ＩＮＳＦ１の端部は、対向領域ＦＲ１の縁にほぼ重なっている。
【００７２】
本変形例によっても、実施形態と同様の効果が得られる。
【００７３】
（変形例７）
図１５（ａ），（ｂ）は、変形例７に係る半導体装置ＳＤの構成を示す断面図である。図１５（ａ）は、図２のＢ−Ｂ´断面に対応しており、図１５（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の大きさを除いて、図１４に示した半導体装置ＳＤと同様の構成である。
【００７４】
本変形例では、図１５（ｂ）に示すように、Ｘ方向において、第１絶縁膜ＩＮＳＦ１の両端は対向領域ＦＲ１の外側に位置している。そして第１絶縁膜ＩＮＳＦ１のうち第１非対向領域ＮＦＲ１側の端部は、第１半導体チップＳＣ１の表面に沿っている（例えば張り付いている）。一方、第１絶縁膜ＩＮＳＦ１のうち第２非対向領域ＮＦＲ２側の端部は、第１半導体チップＳＣ１の側面に対向する方向に折れ曲がっている。ただし、この端部は、第１半導体チップＳＣ１の側面には接していない。
【００７５】
本変形例によっても、実施形態と同様の効果が得られる。
【００７６】
（変形例８）
図１６（ａ），（ｂ）は、変形例８に係る半導体装置ＳＤの構成を示す断面図である。図１６（ａ）は、図２のＢ−Ｂ´断面に対応しており、図１６（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、図１６（ｂ）に示すように、Ｘ方向（第１方向）において、第１絶縁膜ＩＮＳＦ１のうち第２非対向領域ＮＦＲ２側の端部が、第１半導体チップＳＣ１の側面には接している点を除いて、図１５に示した半導体装置ＳＤと同様の構成である。
【００７７】
本変形例によっても、実施形態と同様の効果が得られる。
【００７８】
（変形例９）
図１７（ａ），（ｂ）は、変形例９に係る半導体装置ＳＤの構成を示す断面図である。図１７（ａ）は、図２のＢ−Ｂ´断面に対応しており、図１７（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、第１絶縁膜ＩＮＳＦ１の大きさ及び形状を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。
【００７９】
まず、図１７（ａ）に示すように、Ｙ方向（第２方向）において、第１絶縁膜ＩＮＳＦ１のうち対向領域ＦＲ１から食み出している部分は折れ曲がっていない。そして図１７（ｂ）に示すように、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の構成は、図１２に示した変形例４と同様である。
【００８０】
本変形例によっても、実施形態と同様の効果が得られる。
【００８１】
（変形例１０）
図１８（ａ），（ｂ）は、変形例１０に係る半導体装置ＳＤの構成を示す断面図である。図１８（ａ）は、図２のＢ−Ｂ´断面に対応しており、図１８（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、図１８（ａ）に示すように、Ｙ方向（第２方向）において、第１絶縁膜ＩＮＳＦ１のうち対向領域ＦＲ１から食み出している部分が、実施形態と同様に、第１半導体チップＳＣ１に向けて折れ曲がっている点を除いて、図１７に示した変形例９に係る半導体装置ＳＤと同様の構成である。
【００８２】
本変形例によっても、実施形態と同様の効果が得られる。
【００８３】
（変形例１１）
図１９（ａ），（ｂ）は、変形例１１に係る半導体装置ＳＤの構成を示す断面図である。図１９（ａ）は、図２のＢ−Ｂ´断面に対応しており、図１９（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、図１９（ａ）に示すように、Ｙ方向（第２方向）において、第１絶縁膜ＩＮＳＦ１のうち対向領域ＦＲ１から食み出している部分が、第１半導体チップＳＣ１の側面に接している点を除いて、図１８に示した変形例１０に係る半導体装置ＳＤと同様の構成である。なお、第１絶縁膜ＩＮＳＦ１のうち第１半導体チップＳＣ１の側面に接している部分は、チップ搭載部ＤＰ１に達していてもよい。
【００８４】
本変形例によっても、実施形態と同様の効果が得られる。
【００８５】
（変形例１２）
図２０（ａ），（ｂ）は、変形例１２に係る半導体装置ＳＤの構成を示す断面図である。図２０（ａ）は、図２のＢ−Ｂ´断面に対応しており、図２０（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の構成を除いて、図１７に示した変形例９に係る半導体装置ＳＤと同様の構成である。
【００８６】
本変形例では、図２０（ｂ）に示すように、第１絶縁膜ＩＮＳＦ１の両端は対向領域ＦＲ１の外側に位置している。そして第１絶縁膜ＩＮＳＦ１のうち第１非対向領域ＮＦＲ１側の端部は、第１半導体チップＳＣ１の表面に沿っており、第１絶縁膜ＩＮＳＦ１のうち第２非対向領域ＮＦＲ２側の端部は、第２半導体チップＳＣ２の表面に沿っている。
【００８７】
本変形例によっても、実施形態と同様の効果が得られる。
【００８８】
（変形例１３）
図２１（ａ），（ｂ）は、変形例１３に係る半導体装置ＳＤの構成を示す断面図である。図２１（ａ）は、図２のＢ−Ｂ´断面に対応しており、図２１（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）において、第１絶縁膜ＩＮＳＦ１のうち第２非対向領域ＮＦＲ２側の端部が第１半導体チップＳＣ１の側面に向けて折れ曲がっている点を除いて、図２０に示した変形例１２に係る半導体装置ＳＤと同様の構成である。
【００８９】
本変形例によっても、実施形態と同様の効果が得られる。
【００９０】
（変形例１４）
図２２（ａ），（ｂ）は、変形例１４に係る半導体装置ＳＤの構成を示す断面図である。図２１（ａ）は、図２のＢ−Ｂ´断面に対応しており、図２１（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の構成が図１６（ｂ）に示した変形例８に係る構造と同様である点を除いて、図２０に示した変形例１２に係る半導体装置ＳＤと同様の構成である。
【００９１】
本変形例によっても、実施形態と同様の効果が得られる。
【００９２】
（変形例１５）
図２３（ａ），（ｂ）は、変形例１５に係る半導体装置ＳＤの構成を示す断面図である。図２３（ａ）は、図２のＢ−Ｂ´断面に対応しており、図２３（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の構成が図２０（ｂ）に示した変家例１２に係る構造と同様である点を除いて、図１８に示した変形例１０に係る半導体装置ＳＤと同様の構成である。
【００９３】
本変形例によっても、実施形態と同様の効果が得られる。
【００９４】
（変形例１６）
図２４（ａ），（ｂ）は、変形例１６に係る半導体装置ＳＤの構成を示す断面図である。図２４（ａ）は、図２のＢ−Ｂ´断面に対応しており、図２４（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の構成が図２１（ｂ）に示した変形例１３に係る構造と同様である点を除いて、図１８に示した変形例１０に係る半導体装置ＳＤと同様の構成である。
【００９５】
本変形例によっても、実施形態と同様の効果が得られる。
【００９６】
（変形例１８）
図２５（ａ），（ｂ）は、変形例１８に係る半導体装置ＳＤの構成を示す断面図である。図２５（ａ）は、図２のＢ−Ｂ´断面に対応しており、図２５（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の構成が図２０（ｂ）に示した変形例１２に係る構造と同様である点を除いて、図１９に示した変形例１１に係る半導体装置ＳＤと同様の構成である。
【００９７】
本変形例によっても、実施形態と同様の効果が得られる。
【００９８】
（変形例１９）
図２６（ａ），（ｂ）は、変形例１９に係る半導体装置ＳＤの構成を示す断面図である。図２６（ａ）は、図２のＢ−Ｂ´断面に対応しており、図２６（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の構成が図２１（ｂ）に示した変形例１３に係る構造と同様である点を除いて、図１９に示した変形例１１に係る半導体装置ＳＤと同様の構成である。
【００９９】
本変形例によっても、実施形態と同様の効果が得られる。
【０１００】
（変形例２０）
図２７（ａ），（ｂ）は、変形例２０に係る半導体装置ＳＤの構成を示す断面図である。図２７（ａ）は、図２のＢ−Ｂ´断面に対応しており、図２７（ｂ）は図２のＡ−Ａ´断面に対応している。本変形例に係る半導体装置ＳＤは、Ｘ方向（第１方向）における第１絶縁膜ＩＮＳＦ１の構成が図１６（ｂ）に示した変形例８に係る構造と同様である点を除いて、図１９に示した変形例１１に係る半導体装置ＳＤと同様の構成である。
【０１０１】
本変形例によっても、実施形態と同様の効果が得られる。
【０１０２】
（変形例２１）
図２８は、変形例２１に係る半導体装置ＳＤの構成を示す断面図であり、実施形態の図１に対応する図である。本変形例に係る半導体装置ＳＤは、リードフレームＬＦ２を有している点を除いて、実施形態又は変形例１〜２０のいずれかに係る半導体装置ＳＤと同様の構成である。なお本図は、実施形態と同様の場合を示している。
【０１０３】
詳細には、リードフレームＬＦ２はチップ搭載部ＤＰ２（例えばダイパッド）を有している。チップ搭載部ＤＰ２の一面には第２半導体チップＳＣ２が取り付けられている。チップ搭載部ＤＰ２は、封止樹脂ＭＤＲによって封止されている。そして、第２リード端子ＬＴ２は、リードフレームＬＦ２の一部となっている。
【０１０４】
本変形例に係る半導体装置ＳＤの製造方法は、以下の点を除いて、実施形態に係る半導体装置ＳＤの製造方法と同様である。まず、リードフレームＬＦ１のチップ搭載部ＤＰ１に第１半導体チップＳＣ１を搭載する。また、リードフレームＬＦ２のチップ搭載部ＤＰ２に第２半導体チップＳＣ２を搭載する。その後、第１半導体チップＳＣ１と第２半導体チップＳＣ２を、第１絶縁膜ＩＮＳＦ１を介して互いに対向させる。その後の工程は、図７（ｂ）〜図８（ｃ）に示した通りである。
【０１０５】
本変形例によっても、実施形態又は変形例１〜２０のいずれかと同様の効果が得られる。
【０１０６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１０７】
ＢＳＵＢ ベース基板
ＤＰ１ チップ搭載部
ＤＰ２ チップ搭載部
ＥＩ 素子分離領域
ＥＰＩ 半導体層
ＦＲ１ 対向領域
ＦＳ リード
ＩＮＣ１ 配線
ＩＮＣ２ 配線
ＩＮＤ１ 第１インダクタ
ＩＮＤ２ 第２インダクタ
ＩＮＳＦ１ 第１絶縁膜
ＩＮＳＦ２ 第２絶縁膜
ＩＮＳＦ３ 第３絶縁膜
ＬＦ１ リードフレーム
ＬＦ２ リードフレーム
ＬＴ１ 第１リード端子
ＬＴ２ 第２リード端子
ＭＩＮＣ１ 第１多層配線層
ＭＩＮＣ２ 第２多層配線層
ＭＤＲ 封止樹脂
ＮＦＲ１ 第１非対向領域
ＮＦＲ２ 第２非対向領域
ＯＰ１ 第１開口
ＯＰ２ 第２開口
ＰＡＤ１ 第１電極パッド
ＰＡＤ２ 第２電極パッド
ＰＤＬ１ 第１保護層
ＰＤＬ２ 第２保護層
ＳＣ１ 第１半導体チップ
ＳＣ２ 第２半導体チップ
ＳＤ 半導体装置
ＳＬ シールリング
ＳＵＢ１ 第１基板
ＳＵＢ２ 第２基板
ＴＲ１ 第１トランジスタ
ＴＲ２ 第２トランジスタ
ＵＲ 固定層
ＷＩＲ１ 第１ボンディングワイヤ
ＷＩＲ２ 第２ボンディングワイヤ
【図１】
2015095469.tif 000003
【図２】
2015095469.tif 000004
【図３】
2015095469.tif 000005
【図４】
2015095469.tif 000006
【図５】
2015095469.tif 000007
【図６】
2015095469.tif 000008
【図７】
2015095469.tif 000009
【図８】
2015095469.tif 000010
【図９】
2015095469.tif 000011
【図１０】
2015095469.tif 000012
【図１１】
2015095469.tif 000013
【図１２】
2015095469.tif 000014
【図１３】
2015095469.tif 000015
【図１４】
2015095469.tif 000016
【図１５】
2015095469.tif 000017
【図１６】
2015095469.tif 000018
【図１７】
2015095469.tif 000019
【図１８】
2015095469.tif 000020
【図１９】
2015095469.tif 000021
【図２０】
2015095469.tif 000022
【図２１】
2015095469.tif 000023
【図２２】
2015095469.tif 000024
【図２３】
2015095469.tif 000025
【図２４】
2015095469.tif 000026
【図２５】
2015095469.tif 000027
【図２６】
2015095469.tif 000028
【図２７】
2015095469.tif 000029
【図２８】
2015095469.tif 000030