(57)【要約】      （修正有）【課題】用途に応じた構成で高速なデータ記録を実現する。【解決手段】メモリ２００のアドレスに対する書き込み時間を測定するメモリ試験制御部１２０と、アドレスへの書き込み時間に基づいて、予め定められた分類方法に従ってアドレスを速度別に分類し、速度属性管理テーブルを用いて管理する速度属性管理部１３０と、速度別に分類されたアドレスを速度別に管理するキューに分類するキュー管理部１４０を備える。【選択図】図１
2015162051.tif 000002
【特許請求の範囲】
【請求項１】
メモリのアドレスに対する書き込み時間を測定するメモリ試験制御部と、
前記アドレスへの書き込み時間に基づいて、予め定められた分類方法に従って前記アドレスを速度別に分類し、速度属性管理テーブルを用いて管理する速度属性管理部と、
速度別に分類された前記アドレスを速度別に管理するキューに分類するキュー管理部と、
を備えることを特徴とするメモリ制御装置。
【請求項２】
外部からデータの書き込み要求に基づいて、要求された速度に応じた空きアドレスを前記キュー管理部から取得し、前記空きアドレスに、前記データの書き込みを行なうとともに、前記空きアドレスに対する書き込み時間を測定するメモリ書き込み制御部と
を備えることを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
外部からデータの読み出し要求に基づいて、読み出し要求のあったアドレスのデータを読み出すとともに、前記読み出し要求に含まれる読み出し後の前記アドレスのデータが不要か否かの情報に基づいて、前記データを消去するメモリ読み出し制御部を備え、
前記キュー管理部は、前記データを消去した場合、前記アドレスが分類された速度のキューに前記アドレスを再度登録すること
を特徴とする請求項２に記載のメモリ制御装置。
【請求項４】
外部から書き込みまたは読み出し要求のあったアドレスと、前記速度属性管理部で管理するアドレスとの対応を管理するアドレス変換管理部と
を備えることを特徴とする請求項２または３に記載のメモリ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ制御装置のデータ記録に関する。
【背景技術】
【０００２】
従来のメモリ制御装置では、二種類のメモリ素子を組み合わせることで、大容量データを高速に記憶させる方法が提案されている。
組み合わせるメモリ素子には、高速に記録できるが記録できる容量が小さい高速メモリ素子と、大容量化できるが記録速度が遅い低速メモリ素子を用いている。
高速メモリ素子は例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などである。低速メモリ素子は例えば、フラッシュメモリが挙げられる。
例えば、特許文献１では、大容量データを高速に記憶する方法として、高速メモリ素子と低速メモリ素子を組み合わせ、データに対するアクセス頻度に応じて記録先を切り替える方式が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３０２２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のメモリ制御装置は、構造の異なる二種類のメモリを用いており、大容量データを高速に扱うためには装置規模が大きくなり、小型化、軽量化が困難となる。また、従来のメモリ制御装置では、構造の異なる２種類のメモリを用いているため、専用の制御回路が必要となり、回路規模が大きくなるだけではなく、消費電力も大きくなる。また、同じ高速化でも用途により大容量を優先したい場合や、小型化を優先したい場合等、色々なケースが存在する。
【課題を解決するための手段】
【０００５】
この発明は、上記のような課題を解消するためになされたもので、メモリのアドレスに対する書き込み時間を測定するメモリ試験制御部と、前記アドレスへの書き込み時間に基づいて、予め定められた分類方法に従って前記アドレスを速度別に分類し、速度属性管理テーブルを用いて管理する速度属性管理部と、速度別に分類された前記アドレスを速度別に管理するキューに分類するキュー管理部と、を備えることを特徴とするメモリ管理装置を提供する。
【発明の効果】
【０００６】
本発明は、用途に応じた構成で高速なデータ記録を実現する。
【図面の簡単な説明】
【０００７】
【図１】実施の形態１に係るメモリ制御装置の構成を示すブロック図である。
【図２】実施の形態１に係る試験モード時のメモリコントローラの動作を示すフローチャートである。
【図３】書き込み速度管理テーブル。
【図４】実施の形態１に係る書き込み処理及び書き込み速度更新処理時のメモリコントローラの動作を示すフローチャートである。
【図５】実施の形態２に係るメモリ制御装置の構成を示すブロック図である。
【図６】実施の形態２に係る読み出し及び消去処理時のメモリコントローラの動作を示すフローチャートである。
【発明を実施するための形態】
【０００８】
実施の形態１．
本実施の形態では、メモリ制御装置の初期化の際に行われる試験モード時の処理および初期化が完了した後の通常モード時の処理のうち、外部から書き込み要求を受けた場合についての説明を行う。
図１は、本実施の形態におけるメモリ制御装置を示すブロック図である。図１において、メモリコントローラ１００は、初期化処理を行なう初期化部１１０、メモリ２００内の書き込み速度特性を調べるメモリ試験制御部１２０、メモリ２００の各アドレスの書き込み速度特性を管理する速度属性管理部１３０、書き込み速度の特性に応じたキューで空きアドレスを管理するキュー管理部１４０、外部からの書き込み要求を受け付け、メモリ２００への書き込み制御を行うメモリ書き込み制御部１５０、論理アドレスと物理アドレスの対応を管理するアドレス変換管理部１６０から構成される。
初期化部１１０は、電源投入後に起動され、メモリコントローラ１００に必要な初期化処理を実行する。初期化処理の一部として、メモリ試験制御部１２０が実行される。
メモリ試験制御部１２０は、試験対象となるメモリ２００のアドレスを生成する試験アドレス生成部１２１、試験対象となるアドレスに書き込みを行う試験書き込み制御部１２２、書き込み時間を測定する書き込み時間計測部１２３から構成される。
速度属性管理部１３０は、メモリ２００の各アドレスへの書き込み時間に基づいて、予め定められた分類方法に従って、前記アドレスを速度別に分類する。
キュー管理部１４０は、書き込み時間計測部１２３で分類された速度のアドレスを空きアドレスとして、速度別に管理するキューに入れたり、逆に、要求された速度のアドレスを速度別に管理するキューから返したりする、キュー管理制御部１４１、高速書き込みに対応したアドレスを管理する高速キュー１４２、中速書き込みに対応したアドレスを管理する中速キュー１４３、低速書き込みに対応したアドレスを管理する低速キュー１４４から構成される。なお、本実施の形態では、速度別にアドレスを管理するキューを、高速キュー１４２、中速キュー１４３、低速キュー１４４の３つにしたが、分類方法については、高速と低速の２段階や、５段階など細かな分類でも良い。
メモリ書き込み制御部１５０は、外部からの書き込み要求を受け付ける書き込み速度要求確認部１５１、要求された速度の応じた空きアドレスをキュー管理部１４０から取得するアドレス取得部１５２、空きアドレスへの書き込みを指示する書き込み制御部１５３、空きアドレスへの書き込み時間を測定する書き込み時間計測部１５４から構成される。
【０００９】
次に図２と図３を用いて本実施の形態の初期化時の処理の動作について説明する。
図２は、メモリコントローラ１００の初期化時に行われる試験モード処理のフローである。まだ、一度も動作させていないメモリ制御装置の場合、メモリコントローラ１００は、メモリ２００の各アドレスに対する書き込み速度がまだ判らない状態（アドレス速度属性が未登録な状態）である。このため、メモリコントローラ１００は、初期化部１１０での初期化処理の一部として、メモリ試験制御部１２０を呼び出し、各アドレスの書き込み速度を試験し、速度別に分類したキューへの登録を行う。
【００１０】
まず、メモリコントローラ１００は、メモリ試験制御部１２０を呼びだし、各アドレスの速度属性が登録済みであるか確認を行う。全てのアドレスが登録済みであった場合（Ｓ２０１：ＹＥＳ）、メモリ試験制御部１２０は、処理を終了する。
アドレスが登録済みでなかった場合（Ｓ２０１：ＮＯ）、メモリ試験制御部１２０では、試験アドレス生成部１２１が、書き込み速度の測定を行う対象となるアドレスを生成する（Ｓ２０２）。アドレスの生成方法はどのような方法でもよく、例えば、最初はメモリ２００の先頭アドレス値から開始し、以降、メモリ２００の最終アドレスまで１加算していく方法でも良い。
【００１１】
次に、試験書き込み制御部１２２は、試験アドレス生成部１２１が生成したメモリ２００のアドレスに対し、データの書き込みを行う（Ｓ２０３）。データとして書き込む値は、書き込み処理に最も時間がかかる値を用いる。例えばフラッシュメモリの場合、消去処理実施後の領域はＦとなっているため、データに書き込む値は、０を用いる。
書き込み時間計測部１２３は、メモリ２００からの書き込み完了ステータス信号を監視し、試験書き込み制御部１２２がメモリ２００のアドレスに書き込みを開始した時と書き込み完了ステータス信号を受け付けた時との差分から、書き込み時間を計測する（Ｓ２０４）。
また、書き込み時間計測部１２３では、計測した書き込み時間を規定値の速度と比較して（Ｓ２０５：低速、中速、高速）、書き込み速度の分類を行う（Ｓ２０６ａ、Ｓ２０６ｂ，Ｓ２０６ｃ）。書き込み時間計測部１２３は分類した結果および測定した結果を速度属性管理部１３０へ渡す。速度属性管理部１３０では、書き込み速度管理テーブルに分類した結果および測定した結果を登録する。
速度属性管理部１３０がアドレス毎に計測結果を速度域別に分類した書き込み速度管理テーブルの具体的な例を図３に示す。なお、本実施の形態では高、中、低の３段階に分類した例を示す。
【００１２】
図３の書き込み速度管理テーブルでは、それぞれのページアドレスに対し、書き込み速度の測定値、書き込み速度の分類、書き込みエラーカウンタ、使用可否フラグが代入されている。書き込み速度測定値には、前述した書き込み時間計測部１２３が計測した書き込み時間が代入され、規定値の速度と比較した結果が書き込み速度分類に代入される。例えば、規定値の速度を、２００〜２９９μｓｅｃは高速、３００〜３９９μｓｅｃは中速、４００〜６００μｓｅｃは低速とした場合、図３の例では、ページアドレス０の書き込み速度測定値が２２０μｓｅｃで、書き込み速度分類が高に分類される。
なお、本実施の形態では、書き込み速度管理テーブルに書き込み速度の測定値を記録するようにしたが、書き込み速度分類を実施した後は不要となるため、記録しないようにしてもよい。
【００１３】
なお、前述した、試験書き込み制御部１２２が書き込みに失敗し、書き込み時間計測部１２３での計測値がタイムアウトとなった場合（Ｓ２０５：以外）、そのアドレスは使用不可アドレスに分類する（Ｓ２０８）。図３の例で説明すると、ページアドレス４の書き込み速度測定値はタイムアウトとなり、書き込み速度分類はその他（分類できない）となる。
【００１４】
なお、書き込み失敗した場合、予め定められた回数、再度書き込みを行なう処理を繰り返すようにしてもよい。例えば、３回まで繰り返すようにし、３回とも書き込みに失敗した場合、そのページアドレスは不適切であると判断するようにしてもよい。図３の例だと、ページアドレス４は、３回書き込みを行ったが、３回とも失敗したため、使用可否フラグに使用禁止を代入している。
なお、書き込み速度分類の方法については、高・低の２段階や、５段階などもっと細かな分類でも良い。
【００１５】
書き込み時間計測部１２３から送られてくるアドレスとアドレスに対する書き込み速度の情報を基に、キュー管理部１４０では、対応するアドレス管理キューの末尾にアドレスを登録する。キュー管理部１４０では、書き込み速度の分類ごとにキューを管理している。本実施の形態では高、中、低の３段階に分類した例を用いており、高速キュー１４２、中速キュー１４３、低速キュー１４４がそれぞれに対応する。
キュー管理制御部１６１は、書き込み時間計測部１２３から送られてくるアドレスとアドレスに対する書き込み速度の情報を基に、高速キュー１４２、中速キュー１４３、低速キュー１４４のうち、どのキューの末尾に登録するかの判定を行い、そのキューに対し、渡されたページアドレスの登録を行う（Ｓ２０７ａ、Ｓ２０７ｂ、Ｓ２０７ｃ）。
【００１６】
試験アドレス生成部１２１は、全てのメモリアドレスに対し、書き込み試験を完了したかの判断を行う。全てのメモリアドレスに対し、書き込み試験を完了していない場合（Ｓ２０９：ＮＯ）、書き込み速度の測定を行う対象となるアドレスの生成（Ｓ２０２）に戻る。
全てのメモリアドレスに対し、書き込み試験を完了した場合（Ｓ２０９：ＹＥＳ）、試験アドレス生成部１２１は、試験モードを終了とし、通常モードへ切り換えを行う（Ｓ２１０）。
【００１７】
以上のように、メモリ制御装置の初期化時に、メモリ全域に対し、書き込み時間を計測し、アドレスごとに分類することで、書き込み時の速度要求に応じて適切なアドレスを選択する手段を構築することが可能となる。
【００１８】
次に図４を用いて本実施の形態の通常モード時の処理のうち、外部から書き込み要求を受けた場合の動作について説明する。
図４は、メモリコントローラ１００が外部から書き込み要求を受けた場合の処理のフローである。なお、本実施の形態においては、メモリへの書き込み要求には、書き込みを行いたいデータだけでなく、メモリへの書き込み速度も併せて渡されるものとする。
【００１９】
メモリコントローラ１００が、外部から受け取ったメモリへの書き込み要求は、メモリ書き込み制御部１５０に入力される（Ｓ４０１）。メモリ書き込み制御部１５０では、書き込み速度要求確認部１５１にて書き込み速度の要求状態を確認し（Ｓ４０２）、アドレス取得部１５２に要求があったことを伝える。アドレス取得部１５２は、キュー管理制御部１４１へ要求された速度に対応したメモリアドレスを要求する。
【００２０】
空きアドレスキュー管理制御１４１は、要求された書き込み速度（Ｓ４０３：低速、中速、高速）に対応したキューから空きアドレスを取得し（Ｓ４０４ａ、Ｓ４０４ｂ、Ｓ４０４ｃ）、アドレス取得部１５２に返す。例えば、要求された速度が高速であれば、高速キュー１４２、中速であれば、中速キュー１４３、低速であれば、低速キュー１４４からアドレスを取得する。
【００２１】
なお、図４のフローでは図示していないが、要求された速度のキュー（高速であれば、高速キュー１４２、中速であれば、中速キュー１４３、低速であれば、低速キュー１４４）が空であった場合には、別の速度のキューからアドレスを取得しても良い。例えば、高速な書き込み要求に対して高速キュー１４２に空きが無ければ、次に早い中速キュー１４３からアドレスを取得する。また、中速キュー１４３も空であれば、低速キュー１４４からアドレスを取得する、といった具合に、要求された速度のキューに空きがなかった場合には一段ずつ速度を下げながらアドレスを取得する方法などが考えられる。
【００２２】
アドレス取得部１５２は、空きアドレス管理制御部１４１より取得したアドレス情報と、要求された書き込みデータの情報を書き込み制御部１５３へ伝える。また、書き込み要求のあったアドレス（論理アドレス）とキュー管理制御部１４１より取得した空きアドレス（物理アドレス）との対応をアドレス変換管理部１６０に登録する。
【００２３】
本実施の形態では、アドレス変換管理部１６０を用いて、ユーザから要求のあった論理アドレスと、メモリ２００上の物理アドレスとを分けた場合について説明したが、ユーザから直接物理アドレスを指定し、アドレス変換管理部１６０を用いなくても良い。
書き込み制御部１５３はメモリ２００に対して、データ書き込みを実行する（Ｓ４０５）。
【００２４】
書き込み時間計測部１５４は、メモリ２００からの書き込み完了ステータス信号を監視し、書き込み制御部１５３がメモリ２００のアドレスに書き込みを開始した時と書き込み完了ステータス信号を受け付けた時との差分から、書き込み時間を計測する（Ｓ４０６）。
また、書き込み時間計測部１５４では、計測した結果を規定値の速度と比較して（Ｓ４０７：低速、中速、高速）、書き込み速度の分類を行なう（Ｓ４０８ａ、Ｓ４０８ｂ、Ｓ４０８ｃ）。書き込み時間計測部１５４は、分類した結果および測定した結果を、速度属性管理部１３０に渡し、書き込みの処理を終了する。
【００２５】
速度属性管理部１３０は、書き込み速度管理テーブルを参照し、該当するアドレスに対し、既に登録されている情報の更新を行なう。
なお、前述した、書き込み制御部１５３が書き込みに失敗し、書き込み時間計測部１５４での計測値がタイムアウトとなった場合（Ｓ４０７：以外）、そのアドレスは使用不可アドレスに分類する（Ｓ４０９）。
その後、キュー管理制御部１４１は、要求された書き込み速度（Ｓ４０３：低速、中速、高速）に対応したキューから再度空きアドレスの取得を行なう。
【００２６】
以上のように、書き込み時に要求される速度に対応することができる書き込み速度のアドレスをメモリ２００から提供することで、装置の動作速度を最適な状態にすることができる。
一般的には、低速メモリ素子（例えばフラッシュメモリ）に対して、高速に記録できる異種の高速メモリ素子（例えばＳＲＡＭ）を併用したり、メモリ自体を多量に並列配置して速度を保証できるようにしたりする構成が良く見られるが、本願発明によれば、速度バラつきの大きいメモリを効率よく使用することができるため、装置構成の単純化、小規模化を図ることができる。そして、これに伴い、装置の小型化、軽量化、低消費電力化といったメリットが生じる。
例えば、本願発明を大容量のフラッシュメモリに適用すれば、衛星用途の大容量かつ小型化かつ書き込みの高速化が要求されるような場合にも対応が可能となる。
【００２７】
また、低速メモリ素子に対して、高速メモリ素子を併用したり、メモリ自体を多量に並列配置して速度を保証できるようにしたりする構成であっても、本願発明によれば、速度バラつきの大きいメモリを効率よく使用することで、高速なデータ記録を行なうことが可能となる。
【００２８】
実施の形態２．
本実施の形態では、メモリ制御装置の通常モード時の処理のうち、外部から読み出し要求を受けた場合についての説明を行なう。
図５は、本実施の形態におけるメモリ制御装置を示すブロック図である。図５において、メモリコントローラ１００は、外部からの読み出し要求を受け付け、メモリ２００への読み出し制御を行なうメモリ読み出し制御部１７０から構成される。なお、図５において、図１と同一の符号は、同一または相当する部分を表しており、メモリ読み出し制御部１７０以外については、実施の形態１で用いた図１で記載したものと同じ動作をする。
【００２９】
メモリ読み出し制御部１７０は、読み出し消去制御部１７１、速度属性確認部１７４から構成され、さらに読み出し消去制御部１７１は読み出し制御部１７２、消去処理部１７３から構成される。
【００３０】
次に図６を用いて本実施の形態の通常モード時のうち、外部から読み出し要求を受けた場合の動作について説明する。
図６は、メモリコントローラ１００が外部から読み出し要求を受けた場合の処理のフローである。なお、本実施の形態においては、実施の形態１で説明した試験モード処理が完了しているものとする。
【００３１】
不要となったメモリはアドレスのデータについては、そのままの状態で空きアドレスとして管理し、次にそのアドレスに対する書き込み要求が発生した際に、消去処理を行なう方法もある。
これに対し、本実施の形態では、メモリの読み出し要求には、読み出しを行ないたいデータのメモリアドレスだけでなく、そのメモリが不要であるか否かの情報もあわせて渡されるものとする。
【００３２】
以下に図５に示した機能ブロックの関係と合わせて、図６に示したフローの動作について説明する。
メモリコントローラ１００が、外部から受け取った読み出し要求は、メモリ読み出し制御部１７０に入力される（Ｓ６０１）。
【００３３】
メモリ読み出し制御部１７０では、まず、読み出しを行ないたいデータのメモリアドレスを、読み出し消去制御部１７１内の読み出し制御部１７２に渡す。
読み出し制御部１７２では、要求のあったアドレスをメモリ２００上のアドレスに変換する為、アドレス変換管理部１６０に問い合わせを行なう。
【００３４】
アドレス変換管理部１６０では、書き込み要求を受け付けた際に登録しておいた、書き込み要求のあったアドレス（論理アドレス）と空きアドレス（物理アドレス）との対応を参照し、メモリ２００上のアドレスを読み出し制御部１７２に返す。
【００３５】
読み出し制御部１７２は、メモリ２００に対し、アドレス変換管理部１６０から返されたアドレスの読み出しを行なう。読み出し制御部１７２は、メモリ２００から読み出されたデータを要求もとへ返送する（Ｓ６０２）。
【００３６】
本実施の形態では、アドレス変換管理部１６０を用いて、ユーザから要求のあった論理アドレスと、メモリ２００上の物理アドレスとを分けた場合について説明したが、ユーザから直接物理アドレスを指定し、アドレス変換管理部１６０を用いなくても良い。
【００３７】
次に読み出し制御部１７２は、読み出しデータが不要であるか否かの情報をもとに、メモリの消去作業を行なう。読み出し制御部１７２は、読み出したアドレスのデータが不要となる場合（Ｓ６０３：ＹＥＳ）、そのアドレスを消去処理部１７３に渡す。
【００３８】
消去処理部１７３は、メモリ２００内の指定されたアドレスへの消去処理を実行する（Ｓ６０４）。
【００３９】
次に消去処理部１７３は、メモリ２００からの消去完了ステータス信号を監視し、消去の成否を確認する。消去に失敗した場合（Ｓ６０５：ＹＥＳ）、消去処理部１７３は、そのアドレスを使用不可アドレスに分類し（Ｓ６０６）、使用できないようにする。アドレスを使用不可アドレスに分類するには、書き込み速度管理テーブル（図３）の使用可否フラグに使用禁止を代入する。
【００４０】
なお、消去に失敗した場合、予め定められた回数、消去を繰り返すようにしてもよい。例えば、３回まで消去を繰り返し、３回とも消去に失敗した場合、そのページアドレスは不適切であると判断するようにしてもよい。
【００４１】
消去に成功していた場合（Ｓ６０５：ＮＯ）、消去処理部１７３は、消去したアドレスを、再利用できるようにするため、速度属性確認部１７４を呼び出す。
【００４２】
速度属性確認部１７４は、書き込み速度管理テーブルを参照し、消去処理部１７３から渡されたアドレスが該当する書き込み速度分類を確認する（Ｓ６０７）。
次に速度属性確認部１７４は、消去したアドレスと、その速度分類をキュー管理制御部１６１へ渡す。
【００４３】
キュー管理制御部１６１は、対応する速度の空きアドレス管理キューの末尾に当該アドレスを登録し再使用できるようにする。キュー管理制御部１６１は、まず、速度が高速であるか確認し（Ｓ６０８）、高速であった場合には（Ｓ６０８：ＹＥＳ）アドレスを高速キュー１６２に登録する（Ｓ６０９）。
【００４４】
高速でなかった場合（Ｓ６０８：ＮＯ）、キュー管理制御部１６１は、速度が中速であるか確認する（Ｓ６１０）。中速であった場合（Ｓ６１０：ＹＥＳ）、キュー管理制御部１６１は、アドレスを中速キュー１６２に登録する（Ｓ６１１）。
中速でなかった場合（Ｓ６１０：ＮＯ）、キュー管理制御部１６１は、アドレスを低速キュー１６４に登録する。
【００４５】
以上のように、読み出し後、不要になったデータを消去し、書き込み速度の分類情報に応じて再度空きアドレス管理キューに登録することで、以降の書き込み要求に適切に応じることが可能となる。また、このようなキューによる管理を行うことで、特定のアドレス、例えば０番地に近いアドレスなどが集中して再利用されることを防止することができ、メモリに対して一般的に行われている書き込み頻度の平準化であるウェアレベリングと同等の機能を提供することが可能となる。
【符号の説明】
【００４６】
１００  メモリコントローラ、１１０  初期化部、１２０  メモリ試験制御部、１２１  試験アドレス生成部、１２２  試験書き込み制御部、１２３  書き込み時間計測部、１３０  速度属性管理部、１４０  キュー管理部、１４１  キュー管理制御部、１４２  高速キュー、１４３  中速キュー、１４４  低速キュー、１５０  メモリ書き込み制御部、１５１  書き込み速度要求確認部、１５２  アドレス取得部、１５３  書き込み制御部、１５４  書き込み時間計測部、１６０  アドレス変換管理部、１７０  メモリ読み出し制御部、１７１  読み出し消去制御部、１７２  読み出し制御部、１７３  消去処理部、１７４  速度属性確認部、２００  メモリ
【図１】
2015162051.tif 000003
【図２】
2015162051.tif 000004
【図３】
2015162051.tif 000005
【図４】
2015162051.tif 000006
【図５】
2015162051.tif 000007
【図６】
2015162051.tif 000008