(57)【要約】【課題】複数のファンのピーク電流が重なることを抑制する。【解決手段】モータ制御装置は，それぞれ複数のコイルを有する複数のモータを制御し，複数のモータのうち制御対象の被制御モータそれぞれに設けられ，被制御モータ内の前記複数のコイルに供給する複数のコイル電流駆動信号を第１の時間間隔で生成する複数のコイル電流駆動信号生成装置を有する。この複数のコイル電流駆動信号生成装置は，それぞれ，複数のタイミング状態を第１の時間間隔より短い第２の時間の周期で循環して生成するタイミング状態生成部と，タイミング状態生成部が生成するタイミング状態が，被制御モータに割り当てられた割当タイミング状態と一致するタイミングで，複数のコイル電流駆動信号を被制御モータに出力するコイル電流駆動信号出力部とを有する。【選択図】図７
2015111967.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ複数のコイルを有する複数のモータを制御するモータ制御装置であって，
前記複数のモータのうち制御対象の被制御モータそれぞれに設けられ，前記被制御モータ内の前記複数のコイルに供給する複数のコイル電流駆動信号を第１の時間間隔で生成する複数のコイル電流駆動信号生成装置を有し，
前記複数のコイル電流駆動信号生成装置は，それぞれ，
複数のタイミング状態を前記第１の時間間隔より短い第２の時間の周期で循環して生成するタイミング状態生成部と，
前記タイミング状態生成部が生成するタイミング状態が，前記被制御モータに割り当てられた割当タイミング状態と一致するタイミングで，前記複数のコイル電流駆動信号を前記被制御モータに出力するコイル電流駆動信号出力部とを有するモータ制御装置。
【請求項２】
請求項１において，
更に，同期信号を生成し前記複数のコイル電流駆動信号生成装置に供給する同期信号生成装置を有し，
前記複数のコイル電流駆動信号生成装置は，互いに異なるクロックを生成または供給され，
前記タイミング状態生成部は，前記クロックに同期して前記複数のタイミング状態を前記第２の時間の周期で循環して生成すると共に，前記同期信号に同期して前記タイミング状態をリセットするモータ制御装置。
【請求項３】
請求項２において，
前記同期信号生成装置は，前記第２の時間より長い第３の時間の間隔で前記同期信号を生成するモータ制御装置。
【請求項４】
それぞれ複数のコイルを有する複数のモータを制御するモータ制御装置であって，
前記複数のモータのうち制御対象の被制御モータそれぞれに設けられ，前記被制御モータ内の前記複数のコイルに供給する複数のコイル電流駆動信号を第１の時間間隔で生成する複数のコイル電流駆動信号生成装置を有するモータ制御装置によるモータの制御方法において，
前記複数のコイル電流駆動信号生成装置は，それぞれ，
複数のタイミング状態を前記第１の時間間隔より短い第２の時間の周期で循環して生成するタイミング状態生成工程と，
前記生成されるタイミング状態が，前記被制御モータに割り当てられた割当タイミング状態と一致するタイミングで，前記複数のコイル電流駆動信号を前記被制御モータに出力するコイル電流駆動信号出力工程とを有するモータの制御方法。
【請求項５】
請求項４において，
前記複数のコイル電流駆動信号生成装置は，それぞれ，互いに異なるクロックを生成または供給され，前記複数のコイル電流駆動信号生成装置に共通に生成される同期信号を供給され，
前記タイミング状態生成工程では，前記クロックに同期して前記複数のタイミング状態を前記第２の時間の周期で循環して生成すると共に，前記同期信号に同期して前記タイミング状態をリセットするモータの制御方法。
【請求項６】
請求項５において，
前記同期信号は，前記第２の時間より長い第３の時間の間隔で生成されるモータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，モータ制御装置及びモータ制御方法に関する。
【背景技術】
【０００２】
サーバなどの情報処理装置は，複数のファンと，複数のファンそれぞれを回転駆動するモータとを内蔵し，装置内に発生する熱を放出する。更に，情報処理装置は，複数のモータを制御するモータ制御装置を有する。
【０００３】
モータ制御装置は，複数のモータそれぞれに設けられ，被制御モータ内の複数のコイルに供給する複数のコイル電流駆動信号を生成するコイル電流駆動信号生成装置を有する。
【０００４】
ファンが消費するファン電流は，ファンのモータ内の複数のコイルが，コイル電流駆動信号に応答して消費するコイル電流である。複数のファンによるファン電流の発生タイミングをずらして最大電力を抑制することが，特許文献１等に記載されている。ただし，コイル突入電流であるピーク電流については言及されていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２３１６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
複数のファンモータを有する情報処理装置は，複数のモータに対して電源を供給する電源装置を有する。一方，各モータは，それぞれに設けられたモータ制御装置から供給されるコイル電流駆動信号のタイミングでコイル電流を消費する。しかも，コイルに電流を投入開始する時に短時間のコイル突入電流であるピーク電流が発生する。電源装置は，複数のファンのモータにそのコイル電流を供給するので，電源装置を小型化するためには，複数のファンの合計電流の最大値を抑制することが望ましい。合計電流の最大電流値を抑制できれば，電源装置内のインダクタやキャパシタ，及びスイッチング素子などを小型化することができ，小型化できるからである。
【０００７】
しかしながら，各モータに設けられたモータ制御装置は，それぞれ独自のタイミングでコイル電流駆動信号を被制御モータに出力する。その結果，複数のモータの各コイルが消費するコイル電流の開始タイミングが，たまたま一致する場合がある。そのため，電源装置は，コイル電流の開始タイミングが偶然に一致する場合を想定して，電流供給能力を設計する必要があり，内蔵するファンの数が増加すると合計電流も増大するので，電源装置が大型化する傾向にある。
【０００８】
特に，コイル電流が，コイル電流発生開始時に短い時間発生するピーク電流（コイル突入電流）を有する場合は，そのピーク電流の発生タイミングが偶然に一致する場合を想定して，複数のモータのピーク電流の合計電流値に基づいて電源装置の容量を設計する必要があり，電源装置の大型化が避けられない。
【０００９】
そこで，本発明の目的は，複数のモータのコイル電流のピーク電流の発生タイミングを制御して総ピーク電流値を抑制するモータ制御装置及びモータ制御方法を提供することにある。
【課題を解決するための手段】
【００１０】
実施の形態の第１の側面は，それぞれ複数のコイルを有する複数のモータを制御するモータ制御装置であって，
前記複数のモータのうち制御対象の被制御モータそれぞれに設けられ，前記被制御モータ内の前記複数のコイルに供給する複数のコイル電流駆動信号を第１の時間間隔で生成する複数のコイル電流駆動信号生成装置を有し，
前記複数のコイル電流駆動信号生成装置は，それぞれ，
複数のタイミング状態を前記第１の時間間隔より短い第２の時間の周期で循環して生成するタイミング状態生成部と，
前記タイミング状態生成部が生成するタイミング状態が，前記被制御モータに割り当てられた割当タイミング状態と一致するタイミングで，前記複数のコイル電流駆動信号を前記被制御モータに出力するコイル電流駆動信号出力部とを有する。
【発明の効果】
【００１１】
第１の側面によれば，ファンのピーク電流が重なることを抑制できる。
【図面の簡単な説明】
【００１２】
【図１】ファン及びそれを駆動するモータの構成図である。
【図２】コイルの回路と，各コイル回路とコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dとの関係を示す図である。
【図３】コイル電流駆動信号とコイル電流のタイミング波形図である。
【図４】複数のファン電流のタイミングが完全に一致した場合のファン合計電流を示す図である。
【図５】ファン電流のピーク電流について示す図である。
【図６】実施の形態におけるファン電流のタイミング制御について示す図である。
【図７】本実施の形態における情報処理装置内の複数のファンとファン制御装置の構成を示す図である。
【図８】本実施の形態における情報処理装置内の複数のファンとファン制御装置の構成を示す別の図である。
【図９】図８のファンの構成図である。
【図１０】本実施の形態における追加のモータ制御回路１０−２の構成の一例を示す図である。
【図１１】本実施の形態における追加のモータ制御回路１０−２の動作を説明する図である。
【図１２】本実施の形態における追加のモータ制御回路１０−２の動作を説明する図である。
【図１３】追加のモータ制御回路１０−２内の制御プログラムの第１のフローチャート図である。
【図１４】図１３の第１のフローチャート図による信号タイミング図である。
【図１５】図１３の第１のフローチャート図による信号タイミング図である。
【図１６】追加のモータ制御回路１０−２内の制御プログラムの第２のフローチャート図である。
【図１７】図１６の第２のフローチャート図による信号タイミング図である。
【図１８】図１６の第２のフローチャート図による信号タイミング図である。
【図１９】本実施の形態における制御部2-0のシステム制御ユニット３０（図７，８）による同期信号C-sigによる同期動作を示す図である。
【図２０】本実施の形態における制御部2-0のシステム制御ユニット３０（図７，８）による同期信号C-sigによる同期動作を示す図である。
【図２１】本実施の形態における制御部3-0〜3-7によるタイミング状態設定信号T-sigによる動作を示す図である。
【図２２】追加のモータ制御回路１０−２へのタイミング状態設定信号T-sigの設定方法の一例を示す図である。
【図２３】追加のモータ制御回路１０−２への同期信号C-sigの入力とタイミング状態設定信号T-sigの設定方法の一例を示す図である。
【図２４】本実施の形態におけるモータ制御装置によるファン電流を示す図である。
【図２５】第２の実施の形態における追加のモータ制御回路１０−２の回路図である。
【図２６】第２の実施の形態の動作を示すタイミングチャート図である。
【発明を実施するための形態】
【００１３】
図１は，ファン及びそれを駆動するモータの構成図である。ファン１は，正側電源２と負側電源３と，それらの電源間にモータ制御回路１０と，それにより制御されるモータ２０とを有する。モータ２０にファンが取り付けられている。モータ制御回路１０は，図示しない上位のシステムからPWM（Pulse Width Modulation)制御信号などの回転数制御信号４を入力し，回転数制御信号が制御する回転数になるようなコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dを出力する。モータ２０内の複数のコイルは，このコイル電流駆動信号のタイミングで電流を供給され，コイル電流駆動信号に基づく回転数でモータを回転する。モータ２０は，モータの回転をエンコードした回転パルス信号RT-Pulseを生成し，モータ制御回路１０に出力する。モータ制御回路１０は，回転パルス信号RT-Pulseを増幅して回転パルス信号５を上位のシステムに出力する。上位のシステムは，この回転パルス信号５によってフィードバックされる回転数に基づいて，回転数制御信号４を生成する。
【００１４】
図１の下部には，ファン内部のモータ２０の構成図が示されている。このモータ２０は，４極，２アクティブ型のDCモータの例であり，第１の１対のコイルA,Cと第２の１つのコイルB,Dと，回転子２２とを有する。
【００１５】
図２は，コイルの回路と，各コイル回路とコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dとの関係を示す図である。コイル回路２４は，一つのコイルに対して，正側電源Vccと負側電源GNDとの間に４つのスイッチSW1-SW4を有し，各スイッチは，P極端子PとN極端子Nに入力される４相のコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dに基づいて，導通・非導通する。
【００１６】
４つのコイル回路24A-24Dのうち，第１の１対のコイル24A,24Cは，１対のコイル電流駆動信号DRV-A,DRV-Cを互いに逆極性で入力し，第２の１対のコイル24B,24Dも，同様に，１対のコイル電流駆動信号DRV-B,DRV-Dを互いに逆極性で入力する。
【００１７】
図３は，コイル電流駆動信号とコイル電流のタイミング波形図である。図３に示されるとおり，第１相のコイル電流駆動信号DRV-AがHレベルになると，コイル回路24A,24C内に逆極性のコイル電流Ia,Icが発生する。次に，第２相のコイル電流駆動信号DRV-BがHレベルになると，コイル回路24B,24D内に逆極性のコイル電流Ib,Idが発生する。さらに，第３相のコイル電流駆動信号DRV-CがHレベルになると，コイル回路24A,24C内に第１相とは逆の逆極性のコイル電流Ia,Icが発生する。そして，第４相のコイル電流駆動信号DRV-DがHレベルになると，コイル回路24B,24D内に第２相とは逆の逆極性のコイル電流Ib,Idが発生する。これにより，図１に示したモータ内の磁性方向が回転し，回転子２２が回転する。
【００１８】
図３に示されるとおり，各コイル電流Ia，Ib，Ic，Idは，コイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dのパルス開始時に発生するピーク電流Ipkと，その後の駆動電流Idrとを有する。コイル電流スイッチSW1-SW4が導通した瞬間はコイルの抵抗が小さいので，短時間のピーク電流Ipkが発生するが，その後，コイルに磁界が発生しそのインダクタンス作用によりコイル電流が減少する。コイル駆動電流Idrによりコイルに磁界が発生し，モータ内の回転子が回転する。
【００１９】
図４は，複数のファン電流のタイミングが完全に一致した場合のファン合計電流を示す図である。図４には，N+1個のファンFAN-0，FAN-1，FAN-Nそれぞれの合計コイル電流（ファン電流）と，それらのファン電流のファン合計電流とが示されている。
【００２０】
図３に示した１個のファンの４つのコイル電流の合計電流が，図４に示したファン電流となる。したがって，図４のファン電流の場合のピーク電流Ipkは，図３のピーク電流Ipkの２倍である。また，図４には，ファン電流の平均値Iavが示されている。
【００２１】
図４に示されるとおり，N+1個のファンそれぞれに入力されるN+1セットのコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dのタイミング（位相）が完全に一致すると，N+1個のファン電流のタイミングも一致し，ファン合計電流のピーク電流は，各ファン電流のピーク電流IpkのN+1倍になり，ファン合計電流の平均電流も，各ファン電流の平均電流IavのN+1倍になる。このN+1倍になるファン合計電流にピーク電流は大きな電流値であるので，このファン合計電流のピーク電流に基づいて設計された電源装置は大型化する。したがって，各ファンのピーク電流Ipkの発生タイミングをずらすことができれば，電源装置を小型化することができる。
【００２２】
一方，４相のコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dがファンの高速回転に応じた周期で順番にパルスを発生するので，各ファンのモータへの４相のコイル電流駆動信号をずらしても，ファン合計電流の平均電流を低下させることはできない。
【００２３】
つまり，複数のファンを搭載する情報処理装置において，ファン電力供給用の電源装置を設計する場合，複数のファンがそれぞれ独立したタイミングで動作しているので，複数のファン電流が重ならない保証がない。そのため，複数のファン電流の合計ファン電流の平均電流値は（N+1）×Iavですむが，電源装置の最大電流値はピーク電流の（N+1)×Ipkであることを予定してその出力容量を設計する必要がある。ファン電流のピーク電流Ipkと平均電流Iavとの差が大きいので，電源装置は，複数のファンの実効消費電力値に対してより大きな出力容量が要求される。
【００２４】
図５は，ファン電流のピーク電流について示す図である。図５には，１つのファンのファン電流の波形と，ファン電流のピーク電流Ipkを拡大した波形とが示されている。ファン電流が発生する時間間隔T1は，コイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dの間隔に等しい。の時間T1に対して，ピーク電流Ipkが発生する時間幅Tpは非常に小さい。
【００２５】
具体例で説明すると，ファンの回転速度を最大で15,000rpm(250回転／秒）と仮定すると，４相のコイル電流駆動信号でファン電流が生成されるので，ファン電流の間隔T1はtb=1.0ms程度になる。一方，ファン電流のピーク電流の時間幅Tpは，一般に，Tp=10μs程度である。つまり，ファン電流の間隔T1はピーク電流の時間幅Tpの少なくとも約１００倍となる。ファン回転速度がより低速になれば，１００倍以上になる。
【００２６】
したがって，各ファン電流のピーク電流の重なりを防止するためには，各ファンに供給されるコイル電流駆動信号の開始タイミングを，駆動信号の間隔T1の高々１／１００程度の時間幅で互いに重ならないようにずらせばよいことになる。１つのサーバ装置に８個のファンが設けられている場合であれば，コイル電流駆動信号の開始タイミングを，駆動信号の間隔T1の８／１００程度の時間内で分散させれば良いことになる。
【００２７】
［実施の形態］
図６は，実施の形態におけるファン電流のタイミング制御について示す図である。図６には，８個のファンFAN-0，FAN-1，FAN-8の電流の，横軸の時間軸を拡大していない下側の波形と，拡大した上側の波形とが示されている。下側の波形の時間Δｔを拡大して上側の波形が示されている。
【００２８】
本実施の形態では，各ファンのモータを制御するモータ制御回路が，ファン電流の駆動間隔T1よりも十分に小さい周期で循環する複数の（例えば８つの）タイミング状態（ファン動作許可state）を生成し，８個のファンのピーク電流が，各モータに互いに異なるように割り当てられたタイミング状態で発生するように，コイル電流駆動信号の開始タイミングを制御する。すなわち，ファンFAN-0は，タイミング状態stateが「０」のタイミングでファン電流が発生開始し，ファンFAN-1は，タイミング状態stateが「１」のタイミングでファン電流が発生開始し，ファンFAN-2〜6は順次タイミング状態stateが「２」〜「６」のタイミングでファン電流が発生開始し，ファンFAN-7は，タイミング状態stateが「７」のタイミングでファン電流が発生開始する。
【００２９】
図５で説明したとおり，ファン電流のピーク電流Ipkの発生時間Tpは非常に短いので，図６の時間軸拡大のファン電流の波形のように，それぞれのピーク電流Ipkの発生タイミングを８つのタイミング状態に分散させても，図６の時間軸非拡大のファン電流の波形のように，ファン電流の発生タイミングはわずかな時間差しか発生しない。
【００３０】
また，本実施の形態では，各ファンのモータを制御するモータ制御回路が，それぞれのクロックに同期してタイミング状態stateを生成する場合は，複数のファンのモータ間でタイミング状態stateが非同期に変化して，例えば異なるファンの間でタイミング状態「１」と「３」が同時に発生することが予測されるので，単一の同期信号によって，各モータ制御回路内のタイミング状態の同期を取ることが望ましい。
【００３１】
図７は，本実施の形態における情報処理装置内の複数のファンとファン制御装置の構成を示す図である。図７中（A)は，複数のファンとファン制御装置の構成を示し，図７中（B)は，各ファン制御装置が出力するコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dのパルス発生開始タイミングを示す。
【００３２】
図７（A)に示すとおり，複数のファンFAN-0〜FAN-nは，それぞれ，ファンと，ファンのモータを制御するモータ制御回路10（図１参照）である制御部1-0〜1-nと，制御部1-0〜1-nへのタイミング状態T-sig-0〜T-sig-nを設定する制御部3-0〜3-nとを有する。そして，モータ制御装置として，更に，複数のファンFAN-0〜FAN-nに同期信号C-sigを出力する制御部2-0を有する。制御部1-0〜1-nと制御部3-0〜3-nが，各ファンに設けられるモータ制御装置である。
【００３３】
図７（B)に示すとおり，各ファンの制御部1-0〜1-nは，コイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dの時間間隔T1よりも短い時間T2の周期で複数のタイミング状態stateを循環して生成する。そして，各ファンの制御部1-0〜1-nは，上記循環して生成されるタイミング状態stateが，タイミング状態設定信号T-sig-0〜T-sig-nによりそれぞれに設定された設定タイミング状態と一致するタイミングで，各コイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dのパルスを出力する。
【００３４】
図７の例では，ｎ個のファンFAN-0〜FAN-nには，図中タイミング状態stateに太枠で示すようにタイミング状態０〜ｎがそれぞれ割り当てられている。したがって，ｎ＋１個のファンの制御部1-0〜1-nは，それぞれのタイミング状態０〜ｎで，それぞれのコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dのパルスを出力する。その結果，図６でも説明したとおり，コイル電流駆動信号のパルスによるコイル電流のコイルへの突入開始時に生成されるピーク電流が，ｎ＋１個のファンのモータにおいて異なるタイミングにずれて発生するので，合計モータ電流のピーク電流を低く抑えることができる。
【００３５】
また，ｎ＋１個のファンFAN-0〜FAN-nの制御部1-0〜1-nが，それぞれのクロックに同期してタイミング状態stateを循環して生成する場合は，ｎ＋１個のファン間のクロックの周波数ずれに起因してそれぞれが生成するタイミング状態が非同期になる。その場合は，制御部2-0が，定期的にまたは非定期に，しかし，ｎ＋１個のファンそれぞれのタイミング状態stateのずれが許容できない程ずれる前に，同期信号C-sigを複数ファンの制御部1-0〜1-nに出力する。各ファンの制御部1-0〜1-nは，この同期信号C-sigに同期して，それぞれが循環して生成するタイミング状態stateをリセットする。これにより，複数のファンの制御部1-0〜1-n間のタイミング状態stateが，許容できない程ずれて，各ファンのピーク電流が重なることを防止することができる。
【００３６】
ｎ＋１個のファンFAN-0〜FAN-nの制御部1-0〜1-nが，単一のクロックに同期してタイミング状態をstateを循環して生成する場合は，上記の同期信号C-sigを供給して同期を取る必要はない。
【００３７】
図８は，本実施の形態における情報処理装置内の複数のファンとファン制御装置の構成を示す別の図である。図７と異なり，ｎ＋１個のファンFAN-0〜FAN-nには，供給される電源２，３，回転数制御信号４，回転数パルス信号５，同期信号C-sig，タイミング状態設定信号T-sigが示されている。また，図７と異なり，制御部2-0として，システム制御ユニット３０が示されている。システム制御ユニット３０は，内部にマイクロコンピュータユニット（MCU)３２と，ファン制御回路３４とを有し，回転数制御信号４としてPWM信号を生成し，各ファン内の制御部1-0〜1-n（図示せず）に出力する。このPWM信号は，一定周期毎に生成され，パルスのデューティ比によって回転数の制御が行われる。そこで，図８の例では，回転数制御信号４であるPWM信号のパルス信号を，同期信号C-sigとして利用する。さらに，図７と異なり，電源装置PWが各ファンに電源２，３を供給し，必要なコイル電流を供給する。
【００３８】
図９は，図８のファンの構成図である。図９に示したファンは，図１と同様に，ファンを回転するモータ２０と，モータ制御回路１０とを有する。さらに，図９に示したファンは，モータ制御回路１０に加えて追加のモータ制御回路１０−２を有し，両回路１０，１０−２が図７の制御部1-k（k=0〜n）に対応する。したがって，モータ制御回路１０とモータ制御回路１０−２とで，モータ２０を制御するモータ制御回路を構成する。
【００３９】
このモータ制御回路は，モータ制御回路１０が，システム制御ユニット３０から供給される回転数制御信号４に基づいて，所望の回転数に対応する時間間隔T1のコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dを生成し，さらに，モータ制御回路１０−２が，内蔵するタイミング状態state生成部１０−３が生成するタイミング状態stateが，設定信号T-sigにより設定されたタイミング状態と一致するタイミングで，調整後のコイル電流駆動信号DRV-A'，DRV-B'，DRV-C'，DRV-D'をモータ２０内のコイルに出力する。必ずしもモータ制御回路１０と１０−２に分離する必要はない。但し，本実施の形態では，図１のモータ制御回路１０に，図８のモータ制御回路１０−２を追加し，モータ制御回路１０が生成したコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dを，追加のモータ制御回路１０−２が，そのパルスのタイミングをタイミング状態stateのタイミングに調整して，調整後のコイル電流駆動信号DRV-A’，DRV-B’，DRV-C’，DRV-D’を出力する。
【００４０】
図１０は，本実施の形態における追加のモータ制御回路１０−２の構成の一例を示す図である。図１０のモータ制御回路１０−２は，コイル電流駆動信号出力部１０−４を有するマイクロコンピュータであり，CPUとRAMとROMとを有する。タイミング状態state生成部１０−３とコイル電流駆動信号出力部１０−４とは，一部または全部を，CPUがROM内のソフトウエアを実行することで実現する。但し，モータ制御回路１０−２は，専用のハードウエア回路で構成してもよい。専用のハードウエア回路については，後述する。
【００４１】
図１１，図１２は，本実施の形態における追加のモータ制御回路１０−２の動作を説明する図である。以下の例では，ファンの数が８個の場合を例にして説明する。したがって，図７に示した複数のファンは，ファンFAN-0〜FAN-7(n=7)の例である。
【００４２】
第１に，図１１に示すとおり，追加のモータ制御回路１０−２は，クロックCLKに同期してファン内のタイミング状態stateを生成するタイミング状態state生成部１０−３を有する。ファンの数が８個であるので，各ファンの追加のモータ制御回路１０−２が内蔵するタイミング状態生成部１０−３は，各ファンのクロックCLKに同期してタイミング状態stateを０〜７で循環して生成する。そして，追加のモータ制御回路１０−２は，ファン内で生成されるタイミング状態stateが，タイミング状態設定信号T-sigによって設定されたタイミング状態（図１１の例ではstate-0）と一致するタイミングで，調整後のコイル電流駆動信号DRV-A’，DRV-B’，DRV-C’，DRV-D’を出力する。
【００４３】
各ファンのクロックCLKが非同期の場合には，複数のファンのタイミング状態stateは，ファンの間で非同期になる。そして，各ファンのタイミング状態stateのずれが許容できないほどになると，各ファンのピーク電流の発生タイミングを分散させることができず偶然に一致する場合が発生する。そこで，複数のファンに共通の同期信号C-sigに同期して，各ファンのタイミング状態生成部１０−３は，それぞれのタイミング状態をstate-0にリセットする。図１１には，タイミング状態state-Y（Yは0-7のいずれか）の時に受信した同期信号C-sigに応答して，タイミング状態がstate-0にリセットされている。
【００４４】
第２に，図１２に示すとおり，追加のモータ制御回路１０−２は，モータ制御回路１０が生成したコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dを，内部のタイミング状態が設定信号T-sigで設定されたタイミング状態に一致するタイミングまでずらして（遅延させて），調整後のコイル電流駆動信号DRV-A’，DRV-B’，DRV-C’，DRV-D’を出力する。
【００４５】
図１２の（A)は，モータ制御回路１０が生成したコイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dが示されている。そして，図１２の（B)は，コイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-Dのいずれかの立ち上がりエッジの時間を拡大して内部のタイミング状態Stateと，クロックCLKと，コイル電流駆動信号DRV-A，DRV-B，DRV-C，DRV-D及び調整後のコイル電流駆動信号DRV-A’，DRV-B’，DRV-C’，DRV-D’を示す。ただし，図１２の（B)には，４相のコイル電流駆動信号のうち１つの信号をDRV-X，DRV-X'として示している。
【００４６】
図１２に示されるとおり，追加のモータ制御回路１０−２は，モータ制御回路１０が生成したコイル電流駆動信号DRV-Xを，設定されたタイミング状態state-0のタイミングまで遅延させて，調整後のコイル電流駆動信号DRV-X'を出力する。設定されたタイミング状態がstate-0であるので，ファンFAN-0の例である。ファンFAN-1〜FAN-7の場合は，それぞれに設定されるタイミング状態がstate-1〜state7になる。その結果，調整後のコイル電流駆動信号DRV-X'が出力されるタイミングは，全てのファンで互いに異なる。
【００４７】
図１３は，追加のモータ制御回路１０−２内の制御プログラムの第１のフローチャート図である。また，図１４，図１５は，図１３の第１のフローチャート図による信号タイミング図である。
【００４８】
図１３の第１のフローチャート図は，追加のモータ制御回路１０−２が内蔵するタイミング状態生成部１０−３によるタイミング状態stateを循環して生成する動作SBと，同期信号C-sigによる同期化動作SAと，タイミング設定信号T-sigにより設定されたタイミング状態の検出動作SCとを有する。
【００４９】
図１４を参照してタイミング状態生成動作SBから説明すると，追加のモータ制御回路１０−２は，クロックCLKの立ち上がりエッジ（S10のYES)で，状態番号が最大値（７）に達していない間は（S11のNO)，タイミング状態State番号を＋１加算する（S12)。また，クロックの立ち上がりエッジ（S10のYES)で，状態番号が最大値（７）に達している時は（S11のYES)，タイミング状態Stateがリセットされ最小値（０）になる（S14)。この時，状態一巡フラグをEnable状態にする（S13)。つまり，タイミング状態生成動作SBによれば，図１４に示すとおり，クロックCLKの立ち上がりエッジに同期して，タイミング状態Stateが最小値（０）から順にインクリメントされ，最大値（７）に達すると，次のクロックサイクルで最小値（０）にリセットされる。
【００５０】
さらに，同期化動作SAでは，追加のモータ制御回路１０−２は，同期信号C-sigが変化すると（S1のYES)，状態一巡フラグがEnable状態であれば（S2のYES)，状態一巡フラグをDisableにし（S3)，同時にタイミング状態Stateを０にリセットする（S4)。
【００５１】
この同期化動作SAによれば，追加のモータ制御回路１０−２は，図１４に示すとおり，状態一巡フラグがEnable状態の時に同期信号C-sigが変化すると，タイミング状態Stateを強制的に最小値（０）にリセットする。但し，同期信号C-sigの変化に同期してリセットした後は，タイミング状態Stateが最大値（７）に達して一巡するまでの間は，次の同期信号C-sigの変化が発生しても，リセット動作は行わない。図１４中，パルスPulse-A，Pulse-Bではリセットされず，パルスPulse-Cでリセットされている。この理由は，同期信号C-sigは，タイミング状態生成部１０−３によるタイミング状態stateの循環周期T2よりも十分に長い周期で変化するようにして，頻繁にタイミング状態がリセットされないようにしている。そこで，何らかの誤動作で同期信号C-sigが循環周期T2よりも短い間隔で変化した場合には，それによりタイミング状態がリセットされないようにしている。
【００５２】
図１３の設定されたタイミング状態の検出動作SCでは，追加のモータ制御回路１０−２は，図１５に示すとおり，内部のタイミング状態Stateが設定信号T-sigの設定状態と一致するときは（S20のYES)，調整後のコイル電流駆動信号DRV-X'許可フラグをEnableにし（S21),不一致のときは（S20のNO)，Disableにする。それにより，図１５に示すとおり，追加のモータ制御回路１０−２は，タイミング状態state=3で入力したコイル電流駆動信号DRV-Xを，その後の設定タイミング状態State-0でDRV-X'許可フラグがEnableになるタイミング状態（図１５ではstate-0)まで遅延させて，出力する。
【００５３】
図１６は，追加のモータ制御回路１０−２内の制御プログラムの第２のフローチャート図である。また，図１７，図１８は，図１６の第２のフローチャート図による信号タイミング図である。
【００５４】
図１６の第２のフローチャート図では，追加のモータ制御回路１０−２は，入力したコイル電流駆動信号DRV-Xの変化と変化の方向をDRV-X変化フラグAとBとに記憶し，DRV-X'許可フラグがEnableになるタイミング状態のサイクルでクロックCLKの立ち下がりエッジに同期して，調整後のコイル電流駆動信号DRV-X'を出力する。調整後のコイル電流駆動信号DRV-X'は，記憶したコイル電流駆動信号DRV-Xの変化の方向に基づいて，立ち上がりか立ち下がりかに制御される。
【００５５】
図１７は，コイル電流駆動信号DRV-Xが立ち上がりの場合のタイミングチャートであり，図１８は，立ち下がりの場合のタイミングチャートである。図１６を参照して説明すると，追加のモータ制御回路１０−２は，入力されるコイル電流駆動信号DRV-Xが変化すると（S30のYES)，その変化方向に応じて（S31の立ち上がり，S34の立ち下がり），DRV-X変化フラグAをEnableにすると共に（S32,S35)，立ち上がりならDRV-X変化フラグBを「１」に，立ち下がりならDRV-X変化フラグBを「０」にする（S33,S36)。図１７，１８では，タイミング状態State-3のタイミングで入力コイル電流駆動信号DRV-Xが変化して，DRV-X変化フラグA,Bが記憶されている。
【００５６】
そして，追加のモータ制御回路１０−２は，クロックCLKの立ち下がりに応答して（S40のYES)，内部のタイミング状態Stateが設定信号T-sigにより設定された状態と一致してDRV-X'許可フラグがEnableの場合は（S41のYES)，DRV-X変化フラグAがEnalbeであれば（S42のYES)，DRV-X変化フラグBが「１」か「０」かに応じて（S43,S46)，調整後のコイル電流駆動信号DRV-X'を立ち上げまたは立ち下げて（S45,S48)，DRV-X変化フラグAを共にDisableにする（S44,S47)。図１７，１８では，タイミング状態State-0のサイクルで，クロックCLKの立ち下がりエッジに応答して，調整後のコイル電流駆動信号DRV-X'の立ち上がりエッジまたは立ち下がりエッジが出力されている。
【００５７】
図１９，図２０は，本実施の形態における制御部2-0のシステム制御ユニット３０（図７，８）による同期信号C-sigによる同期動作を示す図である。図１９の（A)は，共通の制御部2-0（システム制御ユニット３０）が，ファンFAN-0〜FAN-7に対して同期信号C-sigを出力している。
【００５８】
図１９（B)では，８つのファンFAN-0〜FAN-7内部のタイミング状態stateが，同期信号C-sigに応答して一斉にリセットされてタイミング状態state-0にされている。この例では，ファンFAN-0, FAN-1, FAN-7でそれぞれ内部のタイミング状態がstate-X,Y,Zと異なっていたのが，同期信号C-sigに同期して一斉にタイミング状態state=0にリセットされている。
【００５９】
図２０では，ファンFAN-0とFAN-7の内部のタイミング状態stateが同期信号C-sigに応答してリセットされている。図２０の例では，ファンFAN-0の内部のタイミング状態stateと，ファンFAN-7の内部のタイミング状態stateとが時間軸上でずれてしまい，ファンFAN-0のstate-0とファンFAN-7のstate-7とが一部重なっている。この重なり時間が更に長くなると，ファンFAN-0の調整後のコイル電流駆動信号DRV-X'の立ち上がりタイミングと，ファンFAN-7の調整後のコイル電流駆動信号DRV-X'の立ち上がりタイミングとが時間的に近接してしまう。その結果，両ファンのピーク電流が重なり，合計電流のピーク値が大きくなることが予想される。そこで，同期信号C-sigにより，両ファンの内部タイミング状態がリセットされることで，上記の問題が未然に防止できる。
【００６０】
図２０中，期間Xはファン間のタイミング状態の同期が崩れていて，同期信号C-sigによりリセットした後の期間Yは同期が取れている。
【００６１】
上記のように，同期信号C-sigは，ファンの間でのタイミング状態の同期をとることが目的である。したがって，同期信号C-sigにより同期化された後は，各ファン内部のクロックCLKの偏差やその他の内部回路の偏差に起因して，ファン間のタイミング状態stateの同期が許容できない程崩れると想定される経過時間まで，次の同期信号C-sigを発生させる必要はない。つまり，同期信号C-sigの周期は，少なくともタイミング状態stateが循環する周期T2よりも十分に長い時間T3に設定されてよい。前述のとおり，ファン回転数を制御するPWM制御信号の発生タイミング程度でよければ，PWM制御信号の制御パルスを同期信号C-sigとして利用することができる。
【００６２】
図２１は，本実施の形態における制御部3-0〜3-7によるタイミング状態設定信号T-sigによる動作を示す図である。前述のとおり，タイミング状態設定信号T-sigによる設定をファン毎に異ならせることで，各ファンのコイル電流の開始タイミングを異なるタイミング状態stateに調整することができ，コイル電流のピーク電流の重なりを抑制することができる。
【００６３】
図２１の例では，ファンFAN-0はState-0に，ファンFAN-1はState-1に，ファンFAN-7はState-7にそれぞれ設定されている。このように複数のファンに異なるタイミング状態を設定することで，コイル電流のピーク電流の発生タイミングを分散させて発生タイミングの重なりを抑制できる。各ファンのクロックCLKの位相と周波数にずれがあっても，定期的に同期信号C-sigにより各ファンのタイミング状態をリセットしているので，コイル電流のピーク電流が重なる数を合理的に抑制することができる。
【００６４】
図２２は，追加のモータ制御回路１０−２へのタイミング状態設定信号T-sigの設定方法の一例を示す図である。図２２（A)では，追加のモータ制御回路１０−２の４ビット入力VID0-3にHレベル（電源Vcc電位）またはLレベル（GND電位）を入力することでタイミング状態設定信号T-sigを設定する。図２２（B)では，I2CまたはSPIなどのシリアルインタフェースを利用して，クロックCLKに同期した１ビットデータDATAによりタイミング状態設定信号T-sigを構成する複数ビット信号を入力し，タイミング状態設定信号T-sigを内蔵レジスタREGに設定する。図２２（C)では，外付けの抵抗R2の抵抗値を変更して内蔵する抵抗R1との分圧電圧を入力する。入力された分圧電圧はADCでデジタル値に変換され，内蔵レジスタREGに設定される。
【００６５】
図２３は，追加のモータ制御回路１０−２への同期信号C-sigの入力とタイミング状態設定信号T-sigの設定方法の一例を示す図である。図２３の例では，I2CまたはSPIなどのシリアルインタフェースを利用して，クロックCLKに同期した１ビットデータDATAにより，コマンドAまたはコマンドBを入力することで，同期信号C-sigの発生または設定信号T-sigの設定を行う。追加のモータ制御回路１０−２は，コマンド処理回路を内蔵し，コマンドAが入力されたことを検出する場合は，ワンショット回路により同期信号C-sigを発生し，コマンドBが入力されたことを検出する場合は，そのデータ欄のタイミング状態stateを内部レジスタREGに記憶する。
【００６６】
図２４は，本実施の形態におけるモータ制御装置によるファン電流を示す図である。モータ制御装置によれば，複数のファンFAN-0〜FAN-7のピーク電流の発生タイミングが，８つのタイミング状態state0〜state7に分散される。その結果，８個のファンのモータ電流の合計電流は，各ピーク電流が分散することで，そのピーク値は抑制される。
【００６７】
［第２の実施の形態］
図２５は，第２の実施の形態における追加のモータ制御回路１０−２の回路図である。また，図２６は，その動作を示すタイミングチャート図である。図２５の追加のモータ制御回路１０−２の動作は，第１の実施の形態と同じである。ただし，図２５の追加のモータ制御回路１０ー２は，マイクロコンピュータではなく，専用のハードウエア回路である。
【００６８】
図２５の追加のモータ制御回路１０−２は，フリップフロップD-FF，CEフリップフロップCE-D-FF，カウンタBIN_Counter，及びNANDゲートNAND，NORゲートNOR，ANDゲートAND，インバータINVを有する。フリップフロップD-FFは，リセット端子*RSTが*RST=Lのとき出力Q=L，*Q=Hにリセットし，*RST=Hの間はクロックCLKの立ち上がりエッジで入力Dをラッチする。CEフリップフロップCE-D-FFは，更に，チップイネーブル端子CE=L，*RST=Hの場合は，クロックCLKの立ち上がりエッジでも，以前のラッチ状態を維持する。カウンタBIN_Counterは，リセット*RST＝Lで４ビットの出力OUT1-4を全てLにリセットし，*RST=Hの場合でイネーブル端子EN=Lの場合に前状態を保持し，*RST=H，EN=Hの状態でクロックCLKの立ち上がりエッジに同期してカウント値を＋１加算する。
【００６９】
追加のモータ制御回路１０−２は，クロックCLKの立ち上がりエッジに応答して，カウント値を＋１加算して内部のタイミング状態stateを生成する第２のカウンタBIN_Counterを有する。この第２のカウンタBIN_Counterは，そのカウンタ値が「1000＝８」になると，NOR2を介して信号（D)がLレベルになることで，「0000」にリセットする。また，同期信号C_Sigの立ち上がりが第１のフリップフロップD-FFにラッチされて生成した信号（A)のHレベルから生成される信号（B)のHレベルによっても，第２のカウンタBIN_Counterはリセットする。そして，第２のカウンタBIN_Counterのカウンタ値CNTB（下位３桁がタイミング状態state）がタイミング状態設定信号T-sigの値と一致すると，AND2-AND3により調整後の駆動信号DRV-X'許可フラグがHレベルになる。
【００７０】
また，入力駆動信号DRV-Xが変化するとAND4の出力がHレベルになり，入力駆動信号DRV-Xの変化方向（LからH，HからL）を第１のCEフリップフロップCE-D-FF1がラッチし，その後，調整後の駆動信号DRV-X'許可フラグがHレベルになるタイミングで，第２のCEフリップフロップCE-D-FF2がその変化方向をラッチして，調整後の駆動信号DRV-X'を出力する。第２，第３のフリップフロップD-FF2，D-FF3は，同期信号C-sigの立ち上がりエッジを，内部クロックCLKに同期するパルス信号（B)に変換する。また，第１のカウンタBIN_Counter1は，状態一巡フラグに対応する信号（A)のHレベル状態をそのカウンタ値が「1001＝９」になるまで維持することで，後続の誤った同期信号C-sigのラッチ動作を禁止する。
【００７１】
具体的な動作は，以下のとおりである。
【００７２】
まず，同期信号C_sigの立ち上がりエッジを第１のフリップフロップD-FF1がラッチし信号（A)をHレベルにする。信号（A)がHレベルの間，第１のカウンタBIN_Counter1のカウント値CNTAがCLKに同期してインクリメントし，最大値９に達するとリセット信号*F_RESET＝Lレベルが発生して信号（A)をLレベルにする。これにより，カウント値CNTAが最大値９に達するまでに，誤って発生する同期信号C_Sigにより第１のフリップフロップD-FF1の出力（A)が変更することはないので，実質的に無視される。
【００７３】
信号（A)がHレベルになると，第２のフリップフロップD-FF2がCLKの立ち上がりエッジで信号（A)のHレベルをラッチして信号（B)をHレベルにし，第３のフリップフロップD-FF3がCLKの立ち下がりエッジで信号（B)のHレベルをラッチすることで信号（C)をLレベルにし，信号（B)を出力するD-FF2がリセットされ信号（B)をLレベルにする。これにより，同期信号C_Sigは，CLKに同期し，CLKのパルス幅のパルス（B)に変換される。
【００７４】
リセット信号*F_RESET＝Lレベルが発生すると，第３のフリップフロップD-FF3がリセットされ，信号（C)がHレベルになり，第２のフリップフロップD-FF2のリセット状態が解除され，その後に発生する新たな同期信号C_Sigにより信号（A)がHレベルになったことをラッチして信号（B)のパルスを発生することが可能になる。したがって，信号（C)は，前述の状態一巡フラグに対応する。
【００７５】
第２のカウンタBIN Counter2は，CLKに同期してStateをインクリメントする。その出力CNTBが最大値８に達した時か，同期信号C-Sigを内部CLKのタイミングに変換した信号（B)のHレベルかに同期して，NOR2を介して，第２のカウンタBIN Counter2の出力CNTBがリセットされる。
【００７６】
そして，第２のカウンタBIN Counter2の出力CNTBのStateが，T-Sigの設定値（３ビット）と一致すると，調整後の駆動信号DRV-X'許可フラグがHレベルになる。タイミングチャートでは，カウンタ出力CNTBが７の時に調整後の駆動信号DRV-X'許可フラグがHレベルになっている。
【００７７】
入力駆動信号DRV-Xが変化すると，信号（E)がHレベルになり，第１のCEフリップフロップCE-D-FF1をイネーブル状態にし，次のCLKの立ち上がりエッジで入力駆動信号DRV-XのHからLへの変化後のLレベルがラッチされ，出力信号（F)がLレベルになる。信号（E)はDRV-X変化Flag-Aに対応し，信号（F)はDRV-X変化Flag-Bに対応する。
【００７８】
最後に，調整後の駆動信号DRV-X'許可フラグがHレベルの間，第２のCEフリップフロップCE-D-FF2がイネーブル状態になり，クロックCLKの立ち下がりエッジに同期して，DRV-X変化Flag-Bに対応する信号（F)のLレベルをラッチして，調整後の駆動信号DRV-X'をLレベルにする。
【００７９】
以上のように，追加のモータ制御回路１０−２は，ハードウエア回路によっても実現可能である。
【００８０】
以上説明したとおり，本実施の形態によれば，コイル突入電流であるピーク電流が複数のファンの間で同じタイミングで発生することが抑制され，ファン電流の合計電流のピーク値を抑制することができる。それにより，複数のファンを有する情報処理装置の電源装置を小型化することができる。
【００８１】
以上の実施の形態をまとめると，次の付記のとおりである。
【００８２】
（付記１）
それぞれ複数のコイルを有する複数のモータを制御するモータ制御装置であって，
前記複数のモータのうち制御対象の被制御モータそれぞれに設けられ，前記被制御モータ内の前記複数のコイルに供給する複数のコイル電流駆動信号を第１の時間間隔で生成する複数のコイル電流駆動信号生成装置を有し，
前記複数のコイル電流駆動信号生成装置は，それぞれ，
複数のタイミング状態を前記第１の時間間隔より短い第２の時間（T2)の周期で循環して生成するタイミング状態生成部と，
前記タイミング状態生成部が生成するタイミング状態が，前記被制御モータに割り当てられた割当タイミング状態と一致するタイミングで，前記複数のコイル電流駆動信号を前記被制御モータに出力するコイル電流駆動信号出力部とを有するモータ制御装置。
【００８３】
（付記２）
付記１において，
更に，同期信号を生成し前記複数のコイル電流駆動信号生成装置に供給する同期信号生成装置を有し，
前記複数のコイル電流駆動信号生成装置は，互いに異なるクロックを生成または供給され，
前記タイミング状態生成部は，前記クロックに同期して前記複数のタイミング状態を前記第２の時間の周期で循環して生成すると共に，前記同期信号に同期して前記タイミング状態をリセットするモータ制御装置。
【００８４】
（付記３）
付記２において，
前記同期信号生成装置は，前記第２の時間より長い第３の時間の間隔で前記同期信号を生成するモータ制御装置。
【００８５】
（付記４）
付記１において，
前記複数のコイルは，前記コイル電流駆動信号に応答して，所定の駆動時間コイル電流を消費し，
前記コイル電流は，前記コイル電流駆動駆動信号の開始時に前記タイミング状態の時間より短い時間発生するピーク電流と，前記ピーク電流後に前記タイミング状態の時間より長い時間発生し前記ピーク電流より小さく前記モータの回転速度に対応する大きさの駆動電流とを有するモータ制御装置。
【００８６】
（付記５）
それぞれ複数のコイルを有する複数のモータを制御するモータ制御装置であって，
前記複数のモータのうち制御対象の被制御モータそれぞれに設けられ，前記被制御モータ内の前記複数のコイルに供給する複数のコイル電流駆動信号を第１の時間間隔で生成する複数のコイル電流駆動信号生成装置を有するモータ制御装置によるモータの制御方法において，
前記複数のコイル電流駆動信号生成装置は，それぞれ，
複数のタイミング状態を前記第１の時間間隔より短い第２の時間の周期で循環して生成するタイミング状態生成工程と，
前記生成されるタイミング状態が，前記被制御モータに割り当てられた割当タイミング状態と一致するタイミングで，前記複数のコイル電流駆動信号を前記被制御モータに出力するコイル電流駆動信号出力工程とを有するモータの制御方法。
【００８７】
（付記６）
付記５において，
前記複数のコイル電流駆動信号生成装置は，それぞれ，互いに異なるクロックを生成または供給され，前記複数のコイル電流駆動信号生成装置に共通に生成される同期信号を供給され，
前記タイミング状態生成工程では，前記クロックに同期して前記複数のタイミング状態を前記第２の時間の周期で循環して生成すると共に，前記同期信号に同期して前記タイミング状態をリセットするモータの制御方法。
【００８８】
（付記７）
付記６において，
前記同期信号は，前記第２の時間より長い第３の時間の間隔で生成されるモータの制御方法。
【符号の説明】
【００８９】
FAN：ファン
1-0〜1-n：制御部，モータ制御回路
state：タイミング状態
DRV-A，DRV-B，DRV-C，DRV-D：コイル電流駆動信号
T1：第１の時間
T2：第２の時間
【図１】
2015111967.tif 000003
【図２】
2015111967.tif 000004
【図３】
2015111967.tif 000005
【図４】
2015111967.tif 000006
【図５】
2015111967.tif 000007
【図６】
2015111967.tif 000008
【図７】
2015111967.tif 000009
【図８】
2015111967.tif 000010
【図９】
2015111967.tif 000011
【図１０】
2015111967.tif 000012
【図１１】
2015111967.tif 000013
【図１２】
2015111967.tif 000014
【図１３】
2015111967.tif 000015
【図１４】
2015111967.tif 000016
【図１５】
2015111967.tif 000017
【図１６】
2015111967.tif 000018
【図１７】
2015111967.tif 000019
【図１８】
2015111967.tif 000020
【図１９】
2015111967.tif 000021
【図２０】
2015111967.tif 000022
【図２１】
2015111967.tif 000023
【図２２】
2015111967.tif 000024
【図２３】
2015111967.tif 000025
【図２４】
2015111967.tif 000026
【図２５】
2015111967.tif 000027
【図２６】
2015111967.tif 000028