(57)【要約】【目的】直列接続されるシフトレジスタのクロック動作回数を低減し、高速動作が可能なブランキング装置を提供することを目的とする。【構成】マルチ荷電粒子ビームのブランキング装置は、２次元に配列された複数のシフトレジスタ４０と、２次元に配列された前記複数のシフトレジスタのうち、それぞれ、同じ行或いは同じ列に並ぶ第１のシフトレジスタ群が１以上のグループにグループ化された第２のシフトレジスタ群毎に１つずつ配置された複数のデータ送信器と、を備え、各グループはさらにそれぞれ複数のサブグループにサブグループ化され、サブグループ毎に、サブグループを構成する第３のシフトレジスタ群が直列接続され、複数のデータ送信器は、それぞれ、対応するグループ内のすべてのサブグループが並列に接続されるように、第３のシフトレジスタ群毎の直列接続された各１つと接続されることを特徴とする。【選択図】図６
2015095539.tif 000002
【特許請求の範囲】
【請求項１】
２次元に配列された複数のシフトレジスタと、
２次元に配列された前記複数のシフトレジスタのうち、それぞれ、同じ行或いは同じ列に並ぶ第１のシフトレジスタ群が１以上のグループにグループ化された第２のシフトレジスタ群毎に１つずつ配置された複数のデータ送信器と、
を備え、
各グループはさらにそれぞれ複数のサブグループにサブグループ化され、サブグループ毎に、サブグループを構成する第３のシフトレジスタ群が直列接続され、
前記複数のデータ送信器は、それぞれ、対応するグループ内のすべてのサブグループが並列に接続されるように、第３のシフトレジスタ群毎の直列接続された各１つと接続されることを特徴とするマルチ荷電粒子ビームのブランキング装置。
【請求項２】
各サブグループ内の直列接続された第３のシフトレジスタ群の各シフトレジスタは同一ピッチで配置されることを特徴とする請求項１記載のマルチ荷電粒子ビームのブランキング装置。
【請求項３】
グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数の第３のシフトレジスタ群によってグループ化されることを特徴とする請求項１又は２記載のマルチ荷電粒子ビームのブランキング装置。
【請求項４】
前記複数のデータ送信器は、シフトレジスタがデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各第３のシフトレジスタ群と接続されることを特徴とする請求項１〜３いずれか記載のマルチ荷電粒子ビームのブランキング装置。
【請求項５】
荷電粒子ビームによるマルチビームのうち、それぞれ対応するビームに対して個別にビームのＯＮ／ＯＦＦ制御を行う複数の個別ブランキング機構を用いて、ビーム毎に、複数回の照射の各回の照射について、当該ビーム用の個別ブランキング機構によりビームのＯＮ／ＯＦＦ切り替えを行う工程と、
ビーム毎に、前記複数回の照射の各回の照射について、前記個別ブランキング機構によりビームのＯＮ／ＯＦＦ切り替えが行われるのとは別に、前記マルチビーム全体に対して一括してビームのＯＮ／ＯＦＦ制御を行う共通ブランキング機構を用いて当該照射に対応する照射時間だけビームＯＮの状態になるようにブランキング制御を行う工程と、
を備え、
前記複数の個別ブランキング機構は、
２次元に配列された複数のシフトレジスタと、
２次元に配列された前記複数のシフトレジスタのうち、それぞれ、同じ行或いは同じ列に並ぶ第１のシフトレジスタ群が１以上のグループにグループ化された第２のシフトレジスタ群毎に１つずつ配置された複数のデータ送信器と、
を有し、
各グループはさらにそれぞれ複数のサブグループにサブグループ化され、サブグループ毎に、サブグループを構成する第３のシフトレジスタ群が直列接続され、
前記複数のデータ送信器は、それぞれ、対応するグループ内のすべてのサブグループが並列に接続されるように、第３のシフトレジスタ群毎の直列接続された各１つと接続されることを特徴とするマルチ荷電粒子ビーム描画方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチ荷電粒子ビームのブランキング装置及びマルチ荷電粒子ビーム描画方法に係り、例えば、マルチビーム描画におけるブランキング装置およびかかる装置を用いた描画方法に関する。
【背景技術】
【０００２】
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。ここで、電子線（電子ビーム）描画技術は本質的に優れた解像性を有しており、ウェハ等へ電子線を使って描画することが行われている。
【０００３】
例えば、マルチビームを使った描画装置がある。１本の電子ビームで描画する場合に比べて、マルチビームを用いることで一度に多くのビームを照射できるのでスループットを大幅に向上させることができる。かかるマルチビーム方式の描画装置では、例えば、電子銃から放出された電子ビームを複数の穴を持ったマスクに通してマルチビームを形成し、各々、ブランキング制御され、遮蔽されなかった各ビームが光学系で縮小され、偏向器で偏向され試料上の所望の位置へと照射される。
【０００４】
ここで、マルチビーム描画では、個々のビームの照射量を照射時間により個別に制御する。かかる各ビームの照射量を高精度に制御するためには、ビームのＯＮ／ＯＦＦを行うブランキング制御を高速で行う必要がある。マルチビーム方式の描画装置では、マルチビームの各ブランカーを配置したブランキングプレートに各ビーム用のブランキング制御回路を搭載する。そして、かかる各ビーム用の制御回路にはそれぞれシフトレジスタが組み込まれ、行列状に配列される複数のブランカーの行毎に直列に接続されたシフトレジスタにパッドから信号を出力することが検討されている。
【０００５】
ここで、直列接続されたシフトレジスタＮ個にデータ転送するためには、シフトレジスタがＮ回のクロック動作を行う必要がある。シフトレジスタの発熱量は単位時間あたりのクロック動作回数に比例する。一方、ビーム本数が増加すると、１行に配置されるシフトレジスタ数が増加する。そのため、単位時間あたりのクロック動作回数が増加し、発熱量が増加してしまう。その結果、ブランキングプレートの発熱量が増加する。ブランキングプレートは真空領域に配置され、さらに、シフトレジスタは、ブランキングプレートのメンブレン領域に配置されるので排熱効率が低い。そのため、かかる発熱量を許容値内に制御するために、単位時間あたりのクロック動作回数に制限が生じてしまう。よって、高速動作させることが困難になってしまう。さらに、ビーム本数が増加し、１行に配置されるシフトレジスタ数が増加すると、そもそもデータ転送に時間がかかることになる。かかる点からも高速動作させることが困難になってしまう。
【０００６】
また、行毎に直列に接続されたシフトレジスタにパッドから信号を出力するためには、複数のブランカーの行数と同じ数のパッドがブランキングプレートに配置される必要がある。よって、１行に配置されるシフトレジスタを分割してシフトレジスタ数を低減しようとすると、その分、パッドを増やす必要が生じる。しかし、ブランキングプレートに配置される各ブランカー及び制御回路は、ＬＳＩの製造技術を用いて作成されるため、チップサイズは２０ｍｍ程度が上限となる。そのため、ビーム本数が増加し、行数が増えると、行数に合わせたパッドをブランキングプレートのかかる１辺に配置することが困難になる。例えば、ビーム配列を５１２×５１２とすると、ビームピッチは３２μｍ程度になり、パッド間隔が狭くなりすぎて配置することが困難となる。よって、パッド数の増加を抑えることも求められる。
【０００７】
なお、シフトレジスタを用いたブランキング機構に関連する技術として、シフトレジスタとスイッチを配置した１つの回路に複数のブランカー（電極）が並列に接続され、かかる構成の複数の回路を１本のデータ線に順に接続し、データ伝送する技術が開示されている（例えば、特許文献１参照）。しかし、かかる技術には示されていないが、仮に各回路にブランカー数に応じたシフトレジスタが配置されていたとしても、クロック動作回数は依然として多く必要となり、ビーム本数が増加し、１行に配置されるシフトレジスタ数が増加した際の上述した問題を解決することは困難である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−５０２０３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明は、上述した問題点の少なくとも１つを克服し、直列接続されるシフトレジスタのクロック動作回数を低減し、高速動作が可能なブランキング装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様のマルチ荷電粒子ビームのブランキング装置は、
２次元に配列された複数のシフトレジスタと、
２次元に配列された前記複数のシフトレジスタのうち、それぞれ、同じ行或いは同じ列に並ぶ第１のシフトレジスタ群が１以上のグループにグループ化された第２のシフトレジスタ群毎に１つずつ配置された複数のデータ送信器と、
を備え、
各グループはさらにそれぞれ複数のサブグループにサブグループ化され、サブグループ毎に、サブグループを構成する第３のシフトレジスタ群が直列接続され、
複数のデータ送信器は、それぞれ、対応するグループ内のすべてのサブグループが並列に接続されるように、第３のシフトレジスタ群毎の直列接続された各１つと接続されることを特徴とする。
【００１１】
また、各サブグループ内の直列接続された第３のシフトレジスタ群の各シフトレジスタは同一ピッチで配置されると好適である。
【００１２】
また、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数の第３のシフトレジスタ群によってグループ化されると好適である。
【００１３】
また、複数のデータ送信器は、シフトレジスタがデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各第３のシフトレジスタ群と接続されると好適である。
【００１４】
本発明の一態様のマルチ荷電粒子ビーム描画方法は、
荷電粒子ビームによるマルチビームのうち、それぞれ対応するビームに対して個別にビームのＯＮ／ＯＦＦ制御を行う複数の個別ブランキング機構を用いて、ビーム毎に、複数回の照射の各回の照射について、当該ビーム用の個別ブランキング機構によりビームのＯＮ／ＯＦＦ切り替えを行う工程と、
ビーム毎に、かかる複数回の照射の各回の照射について、個別ブランキング機構によりビームのＯＮ／ＯＦＦ切り替えが行われるのとは別に、マルチビーム全体に対して一括してビームのＯＮ／ＯＦＦ制御を行う共通ブランキング機構を用いて当該照射に対応する照射時間だけビームＯＮの状態になるようにブランキング制御を行う工程と、
を備え、
複数の個別ブランキング機構は、
２次元に配列された複数のシフトレジスタと、
２次元に配列された複数のシフトレジスタのうち、それぞれ、同じ行或いは同じ列に並ぶ第１のシフトレジスタ群が１以上のグループにグループ化された第２のシフトレジスタ群毎に１つずつ配置された複数のデータ送信器と、
を有し、
各グループはさらにそれぞれ複数のサブグループにサブグループ化され、サブグループ毎に、サブグループを構成する第３のシフトレジスタ群が直列接続され、
複数のデータ送信器は、それぞれ、対応するグループ内のすべてのサブグループが並列に接続されるように、第３のシフトレジスタ群毎の直列接続された各１つと接続されることを特徴とする。
【発明の効果】
【００１５】
本発明の一態様によれば、直列接続されるシフトレジスタのクロック動作回数を低減し、高速動作ができる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１における描画装置の構成を示す概念図である。
【図２】実施の形態１におけるアパーチャ部材の構成を示す概念図である。
【図３】実施の形態１におけるブランキングプレートの構成を示す断面図である。
【図４Ａ】実施の形態１におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面概念図である。
【図４Ｂ】図４Ａの制御回路４１と１０ビットのパラレル配線の関係をより詳細に示す図である。
【図５】実施の形態１におけるブランキングプレートの構成の一例を示す上面図である。
【図６】実施の形態１におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。
【図７】実施の形態１におけるブランキングプレートの構成の他の例を示す上面図である。
【図８】実施の形態１におけるブランキングプレートの構成の他の例を示す上面図である。
【図９】実施の形態１における個別ブランキング制御回路の内部構成を示す概念図である。
【図１０】実施の形態１における描画方法の要部工程を示すフローチャート図である。
【図１１】実施の形態１における描画動作の一例を説明するための概念図である。
【図１２】実施の形態１におけるストライプ内の描画動作の一例を説明するための概念図である。
【図１３】実施の形態１におけるストライプ内の描画動作の一例を説明するための概念図である。
【図１４】実施の形態１におけるストライプ内の描画動作の他の一例を説明するための概念図である。
【図１５】実施の形態１におけるストライプ内の描画動作の他の一例を説明するための概念図である。
【図１６】実施の形態２における描画装置の構成を示す概念図である。
【図１７】実施の形態２におけるブランキングプレートの構成の一例を示す上面図である。
【図１８】実施の形態２におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。
【図１９】実施の形態２における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。
【図２０】実施の形態２における描画方法の要部工程を示すフローチャート図である。
【図２１】実施の形態２における照射時間配列データの一部の一例を示す図である。
【図２２】実施の形態２における１ショット中の照射ステップの一部についてのビームＯＮ／ＯＦＦ切り替え動作を示すフローチャート図である。
【図２３】実施の形態２におけるブランキング動作を説明するための概念図である。
【図２４】実施の形態３におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。
【図２５】実施の形態３における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。
【図２６】実施の形態３における１ショット中の照射ステップの一部についてのビームＯＮ／ＯＦＦ切り替え動作を示すフローチャート図である。
【図２７】実施の形態４における描画装置の構成を示す概念図である。
【図２８】実施の形態４における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。
【発明を実施するための形態】
【００１７】
以下、実施の形態では、荷電粒子ビームの一例として、電子ビームを用いた構成について説明する。但し、荷電粒子ビームは、電子ビームに限るものではなく、イオンビーム等の荷電粒子を用いたビームでも構わない。
【００１８】
実施の形態１．
図１は、実施の形態１における描画装置の構成を示す概念図である。図１において、描画装置１００は、描画部１５０と制御部１６０を備えている。描画装置１００は、マルチ荷電粒子ビーム描画装置の一例である。描画部１５０は、電子鏡筒１０２と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、アパーチャ部材２０３、ブランキングプレート２０４、縮小レンズ２０５、制限アパーチャ部材２０６、対物レンズ２０７、及び偏向器２０８が配置されている。描画室１０３内には、ＸＹステージ１０５が配置される。ＸＹステージ１０５上には、描画時には描画対象基板となるマスク等の試料１０１が配置される。試料１０１には、半導体装置を製造する際の露光用マスク、或いは、半導体装置が製造される半導体基板（シリコンウェハ）等が含まれる。また、試料１０１には、レジストが塗布された、まだ何も描画されていないマスクブランクスが含まれる。ＸＹステージ１０５上には、さらに、ＸＹステージ１０５の位置測定用のミラー２１０が配置される。
【００１９】
制御部１６０は、制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び磁気ディスク装置等の記憶装置１４０，１４２を有している。制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置検出器１３９及び記憶装置１４０，１４２は、図示しないバスを介して互いに接続されている。記憶装置１４０（記憶部）には、描画データが外部から入力され、格納されている。
【００２０】
制御計算機１１０内には、面積密度算出部６０、照射時間Ｔ算出部６２、データ加工部６５、描画制御部７２、及び転送処理部６８が配置されている。面積密度算出部６０、照射時間Ｔ算出部６２、データ加工部６５、描画制御部７２、及び転送処理部６８といった各機能は、電気回路等のハードウェアで構成されてもよいし、これらの機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。面積密度算出部６０、照射時間Ｔ算出部６２、データ加工部６５、描画制御部７２、及び転送処理部６８に入出力される情報および演算中の情報はメモリ１１２にその都度格納される。
【００２１】
ここで、図１では、実施の形態１を説明する上で必要な構成を記載している。描画装置１００にとって、通常、必要なその他の構成を備えていても構わない。
【００２２】
図２は、実施の形態１におけるアパーチャ部材の構成を示す概念図である。図２（ａ）において、アパーチャ部材２０３には、縦（ｙ方向）ｍ列×横（ｘ方向）ｎ列（ｍ，ｎ≧２）の穴（開口部）２２が所定の配列ピッチでマトリクス状に形成されている。図２（ａ）では、例えば、５１２×８列の穴２２が形成される。各穴２２は、共に同じ寸法形状の矩形で形成される。或いは、同じ外径の円形であっても構わない。ここでは、ｙ方向の各列について、ｘ方向にＡからＨまでの８つの穴２２がそれぞれ形成される例が示されている。これらの複数の穴２２を電子ビーム２００の一部がそれぞれ通過することで、マルチビーム２０が形成されることになる。ここでは、縦横（ｘ，ｙ方向）が共に２列以上の穴２２が配置された例を示したが、これに限るものではない。例えば、縦横（ｘ，ｙ方向）どちらか一方が複数列で他方は１列だけであっても構わない。また、穴２２の配列の仕方は、図２（ａ）のように、縦横が格子状に配置される場合に限るものではない。図２（ｂ）に示すように、例えば、縦方向（ｙ方向）１段目の列と、２段目の列の穴同士が、横方向（ｘ方向）に寸法ａだけずれて配置されてもよい。同様に、縦方向（ｙ方向）２段目の列と、３段目の列の穴同士が、横方向（ｘ方向）に寸法ｂだけずれて配置されてもよい。
【００２３】
図３は、実施の形態１におけるブランキングプレートの構成を示す断面図である。
図４Ａは、実施の形態１におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面概念図である。なお、図３と図４Ａにおいて、電極２４，２６と制御回路４１の位置関係は一致させて記載していない。ブランキングプレート２０４は、図３に示すように、支持台３３上にシリコン等からなる半導体基板３１が配置される。基板３１の中央部は、裏面側から薄く削られ、薄い膜厚ｈのメンブレン領域３０（第１の領域）に加工されている。メンブレン領域３０を取り囲む周囲は、厚い膜厚Ｈの外周領域３２（第２の領域）となる。メンブレン領域３０の上面と外周領域３２の上面とは、同じ高さ位置、或いは、実質的に高さ位置になるように形成される。基板３１は、外周領域３２の裏面で支持台３３上に保持される。支持台３３の中央部は開口しており、メンブレン領域３０の位置は、支持台３３の開口した領域に位置している。
【００２４】
メンブレン領域３０には、図２に示したアパーチャ部材２０３の各穴２２に対応する位置にマルチビームのそれぞれビームの通過用の通過孔２５（開口部）が開口される。そして、メンブレン領域３０上には、図３及び図４Ａに示すように、各通過孔２５の近傍位置に該当する通過孔２５を挟んでブランキング偏向用の電極２４，２６の組（ブランカー：ブランキング偏向器）がそれぞれ配置される。また、メンブレン領域３０上の各通過孔２５の近傍には、各通過孔２５用の例えば電極２４に偏向電圧を印加する制御回路４１（ロジック回路）が配置される。各ビーム用の２つの電極２４，２６の他方（例えば、電極２６）は、接地される。また、図４Ａに示すように、各制御回路４１は、制御信号用の例えば１０ビットのパラレル配線が接続される。各制御回路４１は、例えば１０ビットのパラレル配線の他、クロック信号線および電源用の配線が接続される。クロック信号線および電源用の配線はパラレル配線の一部の配線を流用しても構わない。マルチビームを構成するそれぞれのビーム毎に、電極２４，２６と制御回路４１とによる個別ブランキング機構４７が構成される。また、各ビーム用の制御回路４１内にはそれぞれ後述するシフトレジスタが配置される。よって、複数のシフトレジスタと複数のブランカーは、基板３１の膜厚が薄いメンブレン領域３０に配置される。
【００２５】
図４Ｂは、図４Ａの制御回路４１と１０ビットのパラレル配線の関係をより詳細に示す図である。制御回路４１の一部としてシフトレジスタ４０がパラレル配線上に設置されており、この出力がビーム制御回路４１のメイン回路４３（電位供給回路）の入力と、次のビームの制御回路４１のシフトレジスタ４０の入力に接続されている。図４Ｂの例では、例えば１０ビットのシフトレジスタ４０を示し、複数ビット対応の各シフトレジスタ４０内には、１ビットずつのデータ伝送が可能なデータシフト伝送機構４５が、シフトレジスタ４０の対応ビット数に応じてパラレル配線上に並列に配置されている。シフトレジスタ４０内のすべてのデータシフト伝送機構４５には同一のクロックが入力され、クロック毎にデータが次のシフトレジスタ４０内の各データシフト伝送機構４５に移っていく。例えば、１ビット対応のシフトレジスタであれば、１つのデータシフト伝送機構４５が配置されることは言うまでもない。各ビームの露光時間データが、それぞれ該当するビームの制御回路４１のシフトレジスタ４０上に転送された状態で、シフトレジスタ４０上の値をメイン回路４３に読みだした後露光動作を行う。
【００２６】
また、膜厚の厚い外周領域３２上には、図３に示すように、シリアル・パラレル変換部２８（データ送信器の一例）と偏向制御回路１３０からの描画データに対応する制御信号を受信するパッド２９により構成される複数の組が配置される。
【００２７】
各通過孔を通過する電子ビーム２０は、それぞれ独立にかかる対となる２つの電極２４，２６に印加される電圧によって偏向される。かかる偏向によってブランキング制御される。言い換えれば、複数のブランカーは、複数のシフトレジスタのうち対応するビーム用のシフトレジスタを介してそれぞれ制御される、マルチビームのうちの対応ビームをそれぞれブランキング偏向する。このように、複数のブランカーが、アパーチャ部材２０３の複数の穴２２（開口部）を通過したマルチビームのうち、それぞれ対応するビームのブランキング偏向を行う。
【００２８】
図５は、実施の形態１におけるブランキングプレートの構成の一例を示す上面図である。基板３１は上方から見て矩形に形成され、中央部のメンブレン領域３０も矩形に形成される。そして、メンブレン領域３０内に、複数の個別ブランキング機構４７が２次元に配列される。例えば行列状に配置される。図５の例では、例えば、８行×８列に配列された複数の個別ブランキング機構４７が示されている。各個別ブランキング機構４７の制御回路４１内には、それぞれ、後述するシフトレジスタが配置される。そして、メンブレン領域３０内の全ビーム用の複数のシフトレジスタは、直列に接続された複数の組を構成する。
【００２９】
図５の例では、パラレル配線に沿って行毎に直接上に並ぶ（横に並ぶ）複数の個別ブランキング機構４７内のシフトレジスタによってグループ（行の組）が形成される。例えば、図５に示すように、上側から１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、２行目の「Ｂ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、３行目の「Ｃ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、４行目の「Ｄ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、５行目の「Ｅ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、６行目の「Ｆ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、７行目の「Ｇ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、８行目の「Ｈ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。
【００３０】
そして、グループ化されたシフトレジスタ群毎に、シリアル・パラレル変換部２８（データ送信器の一例）が１つずつ配置される。そして、各シリアル・パラレル変換部２８にはパッド２９が１つずつ配置される。
【００３１】
図５の例では、行毎に、２次元に配列された複数の個別ブランキング機構４７内のシフトレジスタのうち、それぞれパラレル配線に沿って直線上に並ぶシフトレジスタ群（第１のシフトレジスタ群）が１つのグループ（行の組）にグループ化された例を示したが、これに限るものではない。それぞれ直線上に並ぶシフトレジスタ群（第１のシフトレジスタ群）が２以上のグループ（行の組）にグループ化されて各グループのシフトレジスタ群（第２のシフトレジスタ群）を構成してもよい。すなわち、図５の例では、第１のシフトレジスタ群と第２のシフトレジスタ群が同じシフトレジスタ群を意味する場合を示している。図５では全行のパッドを設置するだけの面積がないとして、各行を中央で分割し、右側または左側にパッドとシリアルパラレル変換回路を持つ第一のシフトレジスタ群と第二のシフトレジスタ群として構成している。
【００３２】
このように、複数のシリアル・パラレル変換部２８が、２次元に配列された複数のシフトレジスタのうち、それぞれ直線上に並ぶシフトレジスタ群（第１のシフトレジスタ群）が１以上のグループにグループ化されたシフトレジスタ群（第２のシフトレジスタ群）毎に１つずつ配置される。
【００３３】
そして、例えば、行毎のシフトレジスタ群（第１のシフトレジスタ群）によって構成される各グループ（行の組）には、対応するシリアル・パラレル変換部２８がパラレル配線で接続される。複数のシリアル・パラレル変換部２８の各シリアル・パラレル変換部２８には、それぞれパッド２９が単一配線で接続される。
【００３４】
図５の例では、シリアル・パラレル変換部２８とシフトレジスタとの接続に簡略化して４ビットのパラレル配線が示されているが、後述する図６と同様のビット数の配線、例えば、２０ビットのパラレル配線で接続される。
【００３５】
図５の例では、メンブレン領域３０の４辺のうちの左辺に沿って、「Ａ」で示すシリアル・パラレル変換部２８Ａとパッド２９Ａの組と、「Ｃ」で示すシリアル・パラレル変換部２８Ｃとパッド２９Ｃの組と、「Ｅ」で示すシリアル・パラレル変換部２８Ｅとパッド２９Ｅの組と、「Ｇ」で示すシリアル・パラレル変換部２８Ｇとパッド２９Ｇの組と、が配置される。メンブレン領域３０の４辺のうちの右辺に沿って、「Ｂ」で示すシリアル・パラレル変換部２８Ｂとパッド２９Ｂの組と、「Ｄ」で示すシリアル・パラレル変換部２８Ｄとパッド２９Ｄの組と、「Ｆ」で示すシリアル・パラレル変換部２８Ｆとパッド２９Ｆの組と、「Ｈ」で示すシリアル・パラレル変換部２８Ｈとパッド２９Ｈの組と、が配置される。
【００３６】
そして、各グループのシフトレジスタ群（第１のシフトレジスタ群或いは第２のシフトレジスタ群）は、さらに、それぞれ複数のサブグループにサブグループ化される。図５の例では、行毎のグループ（行の組）のシフトレジスタ群がさらにそれぞれ複数のサブグループにサブグループ化される。
【００３７】
例えば、図５に示すように、上側から１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ａ１」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ａ２」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００３８】
同様に、例えば、図５に示すように、上側から１行目の「Ｂ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｂ１」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｂ２」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００３９】
同様に、例えば、図５に示すように、上側から１行目の「Ｃ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｃ１」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｃ２」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００４０】
同様に、例えば、図５に示すように、上側から１行目の「Ｄ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｄ１」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｄ２」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００４１】
同様に、例えば、図５に示すように、上側から１行目の「Ｅ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｅ１」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｅ２」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００４２】
同様に、例えば、図５に示すように、上側から１行目の「Ｆ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｆ１」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｆ２」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００４３】
同様に、例えば、図５に示すように、上側から１行目の「Ｇ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｇ１」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｇ２」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００４４】
同様に、例えば、図５に示すように、上側から１行目の「Ｈ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｈ１」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｈ２」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００４５】
図６は、実施の形態１におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。図６（ａ）及び図６（ｂ）では、制御回路４１内のシフトレジスタ４０以外の回路について図示を省略している。比較例では、図６（ａ）に示すように、行毎のグループのシフトレジスタ群（第１のシフトレジスタ群）がすべて直列に接続した場合の一部を示している。図６（ａ）の例では、例えば、図５に示す上側から１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７のシフトレジスタ４０のすべてが１０ビットのパラレル配線で直列に接続された場合を示す。シリアル・パラレル変換部２８は、１０ビットのパラレル配線で行毎のグループのシフトレジスタ群の１つ（シリアル・パラレル変換部２８側の端部のシフトレジスタ４０）に接続される。なお、図６（ａ）の例では、８つの個別ブランキング機構４７のうち、５つの個別ブランキング機構４７について示し、残りは省略している。また、図６（ａ）の例では、１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７を通過する各ビームを、例えば、シリアル・パラレル変換部２８に近い方からビーム１、ビーム２、・・・と定義している。図６（ａ）に示す構成では、１行目の「Ａ」に例えば８つの個別ブランキング機構４７が配置される場合、シフトレジスタ４０を使ってビーム８までブランキング信号を伝達させるためには、８回のクロック動作が必要となる。よって、図６（ａ）の例では、１回のビームショットに例えば８回のクロック動作が必要となる。
【００４６】
上述したように、直列接続されたシフトレジスタＮ個にデータ転送するためには、シフトレジスタがＮ回のクロック動作を行う必要がある。シフトレジスタの発熱量は単位時間あたりのクロック動作回数に比例する。一方、ビーム本数が増加すると、１行に配置されるシフトレジスタ数が増加する。そのため、単位時間あたりのクロック動作回数が増加し、発熱量が増加してしまう。その結果、ブランキングプレートの発熱量が増加する。ブランキングプレートは真空領域に配置され、さらに、シフトレジスタは、ブランキングプレートのメンブレン領域に配置されるので排熱効率が低い。そのため、かかる発熱量を許容値内に制御するために、単位時間あたりのクロック動作回数に制限が生じてしまう。よって、高速動作させることが困難になってしまう。さらに、ビーム本数が増加し、１行に配置されるシフトレジスタ数が増加すると、そもそもデータ転送に時間がかかることになる。かかる点からも高速動作させることが困難になってしまう。
【００４７】
これに対して、実施の形態１では、図６（ｂ）に示すように、行毎のグループのうち、サブグループのシフトレジスタ群（第３のシフトレジスタ群）が直列に接続した場合の一部を示している。例えば、「Ａ１」で示すサブグループの例えば４つの個別ブランキング機構４７のシフトレジスタ４０が１０ビットのパラレル配線で直列に接続される。同時に、例えば、「Ａ２」で示すサブグループの例えば４つの個別ブランキング機構４７のシフトレジスタ４０が１０ビットのパラレル配線で直列に接続される。シリアル・パラレル変換部２８は、２０ビットのパラレル配線で行毎のグループのシフトレジスタ群のうち、サブグループ毎の１つずつ（サブグループ毎のシリアル・パラレル変換部２８側の端部のシフトレジスタ４０）に接続される。その他のグループについても同様である。
【００４８】
言い換えれば、各シリアル・パラレル変換部２８は、シフトレジスタ４０がデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各サブグループのシフトレジスタ群（第３のシフトレジスタ群）と接続される。
【００４９】
なお、図６（ｂ）の例では、図６（ａ）と同様、８つの個別ブランキング機構４７のうち、５つの個別ブランキング機構４７について示し、残りは省略している。また、図６（ｂ）の例では、１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７を通過する各ビームを、例えば、シリアル・パラレル変換部２８に近い方からビーム１、ビーム２、・・・と定義している。図６（ｂ）に示す構成では、１行目の「Ａ」に例えば８つの個別ブランキング機構４７が配置される場合、シフトレジスタ４０を使ってビーム８までブランキング信号を伝達させるためには、直列に接続された４つずつのシフトレジスタ４０によって構成される２つのサブグループが並列に接続されているので、４回のクロック動作で足りることになる。よって、クロック動作をサブグループ数Ｋ分の１に低減できる。ここでは、クロック動作を１／２に低減できる。
【００５０】
よって、単位時間あたりのクロック動作回数を低減でき、発熱量を抑制（或いは低減）できる。その結果、ブランキングプレートの発熱量を抑制（或いは低減）できる。よって、高速動作させることが可能にできる。さらに、ビーム本数が増加し、１行に配置されるシフトレジスタ数が増加しても、サブグループ数を増やすことでブランキングプレートの発熱量の抑制及び高速動作を可能にできる。例えば、ビーム本数が増えた場合でもクロック動作回数を増やさずに発熱量を１／Ｋにできる。或いは、同じ発熱量でＫ倍の高速動作を可能にできる。
【００５１】
さらに、実施の形態１では、グループ毎に１組のシリアル・パラレル変換部２８とパッド２９の組を接続する。そのため、サブグループ数を増やしてもシリアル・パラレル変換部２８とパッド２９の組数は増加しないようにできる。よって、パッド間隔が狭くなりすぎて配置することが困難となるといった問題を回避できる。
【００５２】
さらに、実施の形態１では、図５及び図６（ｂ）に示すように、各サブグループ内の直列接続されたシフトレジスタ群の各シフトレジスタ４０は同一ピッチで配置されると好適である。これにより、サブグループ内の直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、インピーダンスを合わせることができ、クロックに対する信号の伝達遅延を均一にできる。よって、信号の伝達タイミングを合わせることができる。さらに、実施の形態１では、図５に示すように、例えば、８行×８列に配列された複数の個別ブランキング機構４７の各行について、第１サブグループ（Ａ１，Ｂ１，・・・，Ｈ１）と第２サブグループ（Ａ２，Ｂ２，・・・，Ｈ２）とが交互になるように個別ブランキング機構４７、言い換えればシフトレジスタ４０が同一ピッチで配置される。よって、ブランキングプレート２０４上に２次元に配列されたすべてのシフトレジスタについて、直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、マルチビームの各ショットデータの転送において、信号の伝達遅延を均一にでき、転送速度の向上または転送エラーを低減が可能になる。
【００５３】
さらに、実施の形態１では、図５に示すように、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数のシフトレジスタ群（第３のシフトレジスタ群）によってグループ化されると好適である。サブグループ間でシフトレジスタ数が異なると、各ショットを行う際、シフトレジスタ数が多いサブグループのクロック動作回数に動作速度が律速される。よって、実施の形態１のようにサブグループ間でのシフトレジスタ数を統一することで、クロック動作回数を低減できる。
【００５４】
図７は、実施の形態１におけるブランキングプレートの構成の他の例を示す上面図である。上述した図５の例では、メンブレン領域３０の４辺のうちの左辺と右辺の２辺に沿って、シリアル・パラレル変換部２８とパッド２９の組を配置する場合を示したがこれに限るものではない。図７に示すように、メンブレン領域３０の４辺のうちの例えば左辺の１辺に沿って、シリアル・パラレル変換部２８とパッド２９の組を配置する場合であってもよい。メンブレン領域３０のサイズと行数とに応じて、シリアル・パラレル変換部２８とパッド２９の組を１辺に配置するか、或いは例えば左右２辺に分けて配置するかを選択すればよい。
【００５５】
図８は、実施の形態１におけるブランキングプレートの構成の他の例を示す上面図である。図８の例では、行毎に、各行に並ぶ（横に並ぶ）複数の個別ブランキング機構４７のうち、１つおきに配置された複数の個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。例えば、図８に示すように、上側から１行目の「Ａ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、２行目の「Ｂ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、３行目の「Ｃ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、４行目の「Ｄ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、５行目の「Ｅ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、６行目の「Ｆ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、７行目の「Ｇ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、８行目の「Ｈ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。
【００５６】
また、図８の例では、行毎に１列ずらした例えば４つの個別ブランキング機構４７によって１つのグループが構成される。例えば、図８に示すように、１行目、３行目、５行目、７行目の各グループの４つの個別ブランキング機構４７は、例えば１列目、３列目、５列目、７列目の個別ブランキング機構４７によって構成される。２行目、４行目、６行目、８行目の組の４つの個別ブランキング機構４７は、例えば２列目、４列目、６列目、８列目の個別ブランキング機構４７によって構成される。
【００５７】
また、図８の例では、さらに、列毎に、各列に並ぶ（縦に並ぶ）複数の個別ブランキング機構４７のうち、１つおきに配置された複数の個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。例えば、図５に示すように、左側から１列目の「ａ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、２列目の「ｂ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、３列目の「ｃ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、４列目の「ｄ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、５列目の「ｅ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、６列目の「ｆ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、７列目の「ｇ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。同様に、８列目の「ｈ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループが構成される。
【００５８】
また、図８の例では、列毎に１行ずらした例えば４つの個別ブランキング機構４７によってグループが構成される。例えば、図８に示すように、１列目、３列目、５列目、７列目のグループの４つの個別ブランキング機構４７は、２行目、４行目、６行目、８行目の個別ブランキング機構４７によって構成される。２列目、４列目、６列目、８列目のグループの４つの個別ブランキング機構４７は、１行目、３行目、５行目、７行目の個別ブランキング機構４７によって構成される。
【００５９】
以上のように構成することで、行毎のグループ（図８の例では８組）と列毎のグループ（図８の例では８組）との相互間で個別ブランキング機構４７（内部のシフトレジスタ）が重複適用されないように（重ならないように）組み合わせている。
【００６０】
そして、グループ化されたシフトレジスタ群毎に、シリアル・パラレル変換部２８（データ送信器の一例）が１つずつ配置される。そして、各シリアル・パラレル変換部２８にはパッド２９が１つずつ配置される。
【００６１】
図８における複数のシリアル・パラレル変換部２８は、複数のシフトレジスタ全体を取り囲むメンブレン領域３０（矩形領域）の４辺に沿って配置される。
【００６２】
複数のシリアル・パラレル変換部２８の各シリアル・パラレル変換部２８には、それぞれパッド２９が単一配線で接続される。言い換えれば、複数のパッド２９は、複数のシリアル・パラレル変換部２８の１つとそれぞれ組みとなり、組となったシリアル・パラレル変換部２８と単一配線で接続される。また、複数のパッド２９は、メンブレン領域３０の４辺に沿って配置される。
【００６３】
図８の例では、メンブレン領域３０の４辺のうちの左辺に沿って、「Ａ」で示すシリアル・パラレル変換部２８Ａとパッド２９Ａの組と、「Ｃ」で示すシリアル・パラレル変換部２８Ｃとパッド２９Ｃの組と、「Ｅ」で示すシリアル・パラレル変換部２８Ｅとパッド２９Ｅの組と、「Ｇ」で示すシリアル・パラレル変換部２８Ｇとパッド２９Ｇの組と、が配置される。メンブレン領域３０の４辺のうちの右辺に沿って、「Ｂ」で示すシリアル・パラレル変換部２８Ｂとパッド２９Ｂの組と、「Ｄ」で示すシリアル・パラレル変換部２８Ｄとパッド２９Ｄの組と、「Ｆ」で示すシリアル・パラレル変換部２８Ｆとパッド２９Ｆの組と、「Ｈ」で示すシリアル・パラレル変換部２８Ｈとパッド２９Ｈの組と、が配置される。
【００６４】
また、メンブレン領域３０の４辺のうちの上辺に沿って、「ｂ」で示すシリアル・パラレル変換部２８ｂとパッド２９ｂの組と、「ｄ」で示すシリアル・パラレル変換部２８ｄとパッド２９ｄの組と、「ｆ」で示すシリアル・パラレル変換部２８ｆとパッド２９ｆの組と、「ｈ」で示すシリアル・パラレル変換部２８ｈとパッド２９ｈの組と、が配置される。メンブレン領域３０の４辺のうちの下辺に沿って、「ａ」で示すシリアル・パラレル変換部２８ａとパッド２９ａの組と、「ｃ」で示すシリアル・パラレル変換部２８ｃとパッド２９ｃの組と、「ｅ」で示すシリアル・パラレル変換部２８ｅとパッド２９ｅの組と、「ｇ」で示すシリアル・パラレル変換部２８ｇとパッド２９ｇの組と、が配置される。
【００６５】
そして、各グループのシフトレジスタ群（第１のシフトレジスタ群或いは第２のシフトレジスタ群）は、さらに、それぞれ複数のサブグループにサブグループ化される。図８の例では、行毎のグループ（行の組）のシフトレジスタ群がさらにそれぞれ複数のサブグループにサブグループ化される。列毎のグループ（列の組）のシフトレジスタ群がさらにそれぞれ複数のサブグループにサブグループ化される。
【００６６】
例えば、図８に示すように、上側から１行目の「Ａ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ａ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ａ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００６７】
同様に、例えば、図８に示すように、上側から１行目の「Ｂ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｂ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｂ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００６８】
同様に、例えば、図８に示すように、上側から１行目の「Ｃ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｃ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｃ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００６９】
同様に、例えば、図８に示すように、上側から１行目の「Ｄ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｄ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｄ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７０】
同様に、例えば、図８に示すように、上側から１行目の「Ｅ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｅ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｅ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７１】
同様に、例えば、図８に示すように、上側から１行目の「Ｆ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｆ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｆ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７２】
同様に、例えば、図８に示すように、上側から１行目の「Ｇ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｇ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｇ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７３】
同様に、例えば、図８に示すように、上側から１行目の「Ｈ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｈ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｈ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７４】
同様に、例えば、図８に示すように、上側から１行目の「ａ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「ａ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「ａ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７５】
同様に、例えば、図８に示すように、上側から１行目の「ｂ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「ｂ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「ｂ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７６】
同様に、例えば、図８に示すように、上側から１行目の「ｃ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「ｃ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「ｃ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７７】
同様に、例えば、図８に示すように、上側から１行目の「ｄ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「ｄ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「ｄ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７８】
同様に、例えば、図８に示すように、上側から１行目の「ｅ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「ｅ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「ｅ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００７９】
同様に、例えば、図８に示すように、上側から１行目の「ｆ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「ｆ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「ｆ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００８０】
同様に、例えば、図８に示すように、上側から１行目の「ｇ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「ｇ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「ｇ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００８１】
同様に、例えば、図８に示すように、上側から１行目の「ｈ」で示す例えば４つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「ｈ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「ｈ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【００８２】
そして、グループＡについて、例えば、「Ａ１」で示すサブグループの例えば２つの個別ブランキング機構４７のシフトレジスタ４０が１０ビットのパラレル配線で直列に接続される。同時に、例えば、「Ａ２」で示すサブグループの例えば２つの個別ブランキング機構４７のシフトレジスタ４０が１０ビットのパラレル配線で直列に接続される。シリアル・パラレル変換部２８Ａは、２０ビットのパラレル配線でグループＡのシフトレジスタ群のうち、サブグループ毎の１つずつ（サブグループ毎のシリアル・パラレル変換部２８Ａ側の端部のシフトレジスタ４０）に接続される。その他のグループについても同様である。
【００８３】
図８の例では、シリアル・パラレル変換部２８とシフトレジスタとの接続に簡略化して４ビットのパラレル配線が示されているが、図６と同様のビット数の配線、例えば、２０ビットのパラレル配線で接続される。
【００８４】
図８に示す構成では、１行目の例えば８つの個別ブランキング機構４７を「Ａ」に示すグループＡと列のグループｂ．ｄ．ｆ．ｈに分けている。そのため、グループＡでは４つの個別ブランキング機構４７によって構成される。かかる点においても、１行目の例えば８つの個別ブランキング機構４７を１つのグループにする場合に比べてシフトレジスタ数を１／２にできる。さらに、４つのシフトレジスタ４０を使ってビーム４までブランキング信号を伝達させるためには、直列に接続された２つずつのシフトレジスタ４０によって構成される２つのサブグループが並列に接続されているので、２回のクロック動作で足りることになる。よって、クロック動作をサブグループ数Ｋ分の１に低減できる。ここでは、クロック動作を１／２に低減できる。よって、１行目の例えば８つの個別ブランキング機構４７を１つのグループにする場合に比べてクロック動作を１／（２Ｋ）に低減できる。
【００８５】
よって、単位時間あたりのクロック動作回数を図５の例よりもさらに低減でき、発熱量を抑制（或いは低減）できる。その結果、ブランキングプレートの発熱量を抑制（或いは低減）できる。よって、高速動作させることが可能にできる。
【００８６】
さらに、図８の例では、メンブレン領域３０（矩形領域）の４辺に沿って配置されるので、１辺を利用する場合、或いは２辺を利用する場合に比べて配置可能領域を広げることができる。よって、マルチビームのビーム本数が増えた場合でも、パッド間隔が狭くなりすぎて配置することが困難となるといった問題を回避できる。
【００８７】
さらに、図８に示すように、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数のシフトレジスタ群（第３のシフトレジスタ群）によってサブグループ化されると好適である。サブグループ間でシフトレジスタ数が異なると、各ショットを行う際、シフトレジスタ数が多いサブグループのクロック動作回数に動作速度が律速される。よって、実施の形態１のようにサブグループ間でのシフトレジスタ数を統一することで、クロック動作回数を低減できる。
【００８８】
図９は、実施の形態１における個別ブランキング制御回路の内部構成を示す概念図である。図９において、描画装置１００本体内のブランキングプレート２０４に配置された個別ブランキング制御用の各制御回路４１には、シフトレジスタ４０、レジスタ４２、カウンタ４８、及びアンプ４８が配置される。実施の形態１では、各ビーム用の個別ブランキング制御を、例えば、１０ビットの制御信号によって制御する。なお、図９に示すように、図３に示したブランキングプレート２０４を描画装置１００に搭載する際には、制御回路４１や電極２４，２６が形成された面を上向きになるように配置すると好適である。図９の例では、図４Ｂに示したメイン回路４３は、例えば、レジスタ４２、カウンタ４８、及びアンプ４８が相当する。
【００８９】
図１０は、実施の形態１における描画方法の要部工程を示すフローチャート図である。図１０において、実施の形態１における描画方法は、パターン面積密度算出工程（Ｓ１０２）と、ショット時間（照射時間）Ｔ算出工程（Ｓ１０４）と、照射時間配列データ加工工程（Ｓ１０９）と、照射時間配列データ出力工程（Ｓ１１０）と、データ転送工程（Ｓ１１２）と、描画工程（Ｓ１１４）と、判定工程（Ｓ１２４）と、いう一連の工程を実施する。
【００９０】
パターン面積密度算出工程（Ｓ１０２）として、面積密度算出部６０は、記憶装置１４０から描画データを読み出し、試料１０１の描画領域、或いは描画されるチップ領域がメッシュ状に仮想分割された複数のメッシュ領域のメッシュ領域毎にその内部に配置されるパターンの面積密度を算出する。例えば、まず、試料１０１の描画領域、或いは描画されるチップ領域を所定の幅で短冊上のストライプ領域に分割する。そして、各ストライプ領域を上述した複数のメッシュ領域に仮想分割する。メッシュ領域のサイズは、例えば、ビームサイズ、或いは、それ以下のサイズであると好適である。例えば、１０ｎｍ程度のサイズにすると好適である。面積密度算出部６０は、例えば、ストライプ領域毎に記憶装置１４０から対応する描画データを読み出し、描画データ内に定義された複数の図形パターンをメッシュ領域に割り当てる。そして、メッシュ領域毎に配置される図形パターンの面積密度を算出すればよい。
【００９１】
ショット時間（照射時間）Ｔ算出工程（Ｓ１０４）として、照射時間算出部６２は、所定のサイズのメッシュ領域毎に、１ショットあたりの電子ビームの照射時間Ｔ（ショット時間、或いは露光時間ともいう。以下、同じ）を算出する。多重描画を行う場合には、各階層における１ショットあたりの電子ビームの照射時間Ｔを算出すればよい。基準となる照射時間Ｔは、算出されたパターンの面積密度に比例して求めると好適である。また、最終的に算出される照射時間Ｔは、図示しない近接効果、かぶり効果、ローディング効果等の寸法変動を引き起こす現象に対する寸法変動分を照射量によって補正した補正後の照射量に相当する時間にすると好適である。照射時間Ｔを定義する複数のメッシュ領域とパターンの面積密度を定義した複数のメッシュ領域とは同一サイズであってもよいし、異なるサイズで構成されても構わない。異なるサイズで構成されている場合には、線形補間等によって面積密度を補間した後、各照射時間Ｔを求めればよい。メッシュ領域毎の照射時間Ｔは、照射時間マップに定義され、照射時間マップが例えば記憶装置１４２に格納される。
【００９２】
照射時間配列データ加工工程（Ｓ１０９）において、データ加工部６４は、記憶装置１４２に格納された各ビームが照射するメッシュ領域の照射時間を読み出し、直列接続されるシフトレジスタ群（第３のシフトレジスタ群）毎に、対応するビームの照射時間のデータを１０ビットのデータに変換し、対応するサブグループの複数のシフトレジスタ４０によって転送される順に並ぶように加工する。直列接続される複数のシフトレジスタのサブグループのうち、後段側のシフトレジスタ用のデータから順に並ぶように配列加工する。また、かかるサブグループのデータをグループ毎にまとめるように配列加工する。例えば、グループ毎に、各サブグループのデータが順に並ぶように配列加工する。
【００９３】
照射時間配列データ出力工程（Ｓ１１０）として、転送処理部６８は、各ビームのショット毎に、グループ毎に、各サブグループのデータが順に並び、かつ、各サブグループ内で直列接続される複数のシフトレジスタの配列に沿った順序に加工された照射時間配列データを偏向制御回路１３０に出力する。
【００９４】
データ転送工程（Ｓ１１２）として、偏向制御回路１３０は、ショット毎に、各グループ内のシフトレジスタがそれぞれ配置される各グループに対応する制御回路４１に照射時間配列データを出力する。照射時間配列データは、シリアル伝送される。
【００９５】
実施の形態１では、図９に示したように、制御回路４１にシフトレジスタ４０を用いているので、データ転送の際、偏向制御回路１３０は、グループ毎に、各サブグループのデータが順に並び、かつ各サブグループ内で同じサブグループを構成する各１０ビットのデータを直列接続されたシフトレジスタ４０の配列順（或いは識別番号順）に並んだデータを、ブランキングプレート２０４の各グループ用のパッド２９にデータ転送する。各パッド２９は、シリアル伝送された信号を対応するシリアル・パラレル変換部２８に出力する。各シリアル・パラレル変換部２８は、シリアル伝送された信号をビーム毎の１０ビットのパラレル信号に変換して、サブグループ毎に１０ビットのパラレル信号を対応する制御回路４１にデータ転送する。また、同期用のクロック信号（ＣＬＫ１）、及びデータ読み出し用のリード信号（ｒｅａｄ）を出力する。各ビームのシフトレジスタ４０は、クロック信号（ＣＬＫ１）に従って、上位側から順にデータを１０ビットずつ次のシフトレジスタ４０に転送する。
【００９６】
次に、各ビームのレジスタ４２が、リード信号（ｒｅａｄ）を入力すると、各ビームのレジスタ４２が、シフトレジスタ４０からそれぞれのビームのデータを読み込む。各ビームの個別レジスタ４２は、１０ビットのデータを入力すると、そのデータに従って、ＯＮ／ＯＦＦ信号を、カウンタ４８に出力する。そして、カウンタ４８では、レジスタ４２の信号がＯＮであれば、照射時間をカウントし、照射時間の間、アンプ４６にＯＮ信号を出力する。そして、アンプ４６は、ＯＮ信号を受信している間、ＯＮ電圧を個別ブランキング偏向器の電極２４に印加する。それ以外では、カウンタ４８は、アンプ４６にＯＦＦ信号を出力し、アンプ４６は、ＯＦＦ電圧を個別ブランキング偏向器の電極２４に印加する。
【００９７】
描画工程（Ｓ１１４）として、描画部１５０は、各ビームのショット毎に、該当する照射時間の描画を実施する。具体的には以下のように動作する。
【００９８】
電子銃２０１（放出部）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直にアパーチャ部材２０３全体を照明する。アパーチャ部材２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかるアパーチャ部材２０３の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅは、ブランキングプレート２０４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。
【００９９】
ブランキングプレート２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ部材２０６に形成された中心の穴に向かって進む。ここで、ブランキングプレート２０４のブランカーによって偏向された電子ビーム２０は、制限アパーチャ部材２０６（ブランキングアパーチャ部材）の中心の穴から位置がはずれ、制限アパーチャ部材２０６によって遮蔽される。一方、ブランキングプレート２０４のブランカーによって偏向されなかった電子ビーム２０は、図１に示すように制限アパーチャ部材２０６の中心の穴を通過する。かかる個別ブランキング機構のＯＮ／ＯＦＦによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ部材２０６は、個別ブランキング機構によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ部材２０６を通過したビームにより、１回分のショットのビームが形成される。制限アパーチャ部材２０６を通過したマルチビーム２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、偏向器２０８によって、制限アパーチャ部材２０６を通過した各ビーム（マルチビーム２０全体）が同方向にまとめて偏向され、各ビームの試料１０１上のそれぞれの照射位置に照射される。また、例えばＸＹステージ１０５が連続移動している時、ビームの照射位置がＸＹステージ１０５の移動に追従するように偏向器２０８によって制御される。ＸＹステージ１０５の位置は、ステージ位置検出器１３９からレーザをＸＹステージ１０５上のミラー２１０に向けて照射し、その反射光を用いて測定される。一度に照射されるマルチビーム２０は、理想的にはアパーチャ部材２０３の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。描画装置１００は、ショットビームを連続して順に照射していくラスタースキャン方式で描画動作を行い、所望のパターンを描画する際、パターンに応じて必要なビームがブランキング制御によりビームＯＮに制御される。
【０１００】
判定工程（Ｓ１２４）として、描画制御部７２は、全ショットが終了したかどうかを判定する。そして、全ショットが終了していれば終了し、まだ全ショットが終了していない場合には照射時間配列データ加工工程（Ｓ１０９）に戻り、全ショットが終了するまで、照射時間配列データ加工工程（Ｓ１０９）から判定工程（Ｓ１２４）を繰り返す。
【０１０１】
図１１は、実施の形態１における描画動作の一例を説明するための概念図である。図１１に示すように、試料１０１の描画領域３０は、例えば、ｙ方向に向かって所定の幅で短冊状の複数のストライプ領域３２に仮想分割される。かかる各ストライプ領域３２は、描画単位領域となる。まず、ＸＹステージ１０５を移動させて、第１番目のストライプ領域３２の左端、或いはさらに左側の位置に一回のマルチビーム２０の照射で照射可能な照射領域３４が位置するように調整し、描画が開始される。第１番目のストライプ領域３２を描画する際には、ＸＹステージ１０５を例えば−ｘ方向に移動させることにより、相対的にｘ方向へと描画を進めていく。ＸＹステージ１０５は所定の速度で例えば連続移動させる。第１番目のストライプ領域３２の描画終了後、ステージ位置を−ｙ方向に移動させて、第２番目のストライプ領域３２の右端、或いはさらに右側の位置に照射領域３４が相対的にｙ方向に位置するように調整し、今度は、ＸＹステージ１０５を例えばｘ方向に移動させることにより、−ｘ方向にむかって同様に描画を行う。第３番目のストライプ領域３２では、ｘ方向に向かって描画し、第４番目のストライプ領域３２では、−ｘ方向に向かって描画するといったように、交互に向きを変えながら描画することで描画時間を短縮できる。但し、かかる交互に向きを変えながら描画する場合に限らず、各ストライプ領域３２を描画する際、同じ方向に向かって描画を進めるようにしても構わない。１回のショットでは、アパーチャ部材２０３の各穴２２を通過することによって形成されたマルチビームによって、各穴２２と同数の複数のショットパターンが一度に形成される。
【０１０２】
図１２は、実施の形態１におけるストライプ内の描画動作の一例を説明するための概念図である。図１２の例では、例えば、ｘ，ｙ方向に４×４のマルチビームを用いてストライプ内を描画する例を示している。図１２の例では、例えば、ｙ方向にマルチビーム全体の照射領域の約２倍の幅でストライプ領域を分割した場合を示している。そして、ｘ方向或いはｙ方向に１メッシュずつ照射位置をずらしながら４回のショット（１ショットは複数の照射ステップの合計）でマルチビーム全体の１つの照射領域が露光（描画）終了する場合を示している。まず、ストライプ領域の上側の領域について描画する。図１２（ａ）では、１回のショット（１ショットは複数の照射ステップの合計）で照射したメッシュ領域を示している。次に、図１２（ｂ）に示すように、ｙ方向に、まだ照射されていないメッシュ領域に位置をずらして、２回目のショット（複数の照射ステップの合計）を行う。次に、図１２（ｃ）に示すように、ｘ方向に、まだ照射されていないメッシュ領域に位置をずらして、３回目のショット（複数の照射ステップの合計）を行う。
【０１０３】
図１３は、実施の形態１におけるストライプ内の描画動作の一例を説明するための概念図である。図１３では、図１２の続きを示している。次に、図１３（ｄ）に示すように、ｙ方向に、まだ照射されていないメッシュ領域に位置をずらして、４回目のショット（１ショットは複数の照射ステップの合計）を行う。かかる４回のショット（１ショットは複数の照射ステップの合計）でマルチビーム全体の１つの照射領域が露光（描画）終了する。次に、ストライプ領域の下側の領域について描画する。図１３（ｅ）に示すように、ストライプ領域の下側の領域について、１回目のショット（１ショットは複数の照射ステップの合計）を行う。次に、ｙ方向に、まだ照射されていないメッシュ領域に位置をずらして、２回目のショット（１ショットは複数の照射ステップの合計）を行う。次に、ｘ方向に、まだ照射されていないメッシュ領域に位置をずらして、３回目のショット（１ショットは複数の照射ステップの合計）を行う。次に、ｙ方向に、まだ照射されていないメッシュ領域に位置をずらして、４回目のショット（１ショットは複数の照射ステップの合計）を行う。以上の動作により、ストライプ領域のうち、マルチビームの照射領域の１列目の描画が終了する。そして、図１３（ｆ）に示すように、ｘ方向に移動して、マルチビームの照射領域の２列目について、同様に、描画を行えばよい。以上の動作を繰り返し行うことで、ストライプ領域全体を描画できる。
【０１０４】
図１４は、実施の形態１におけるストライプ内の描画動作の他の一例を説明するための概念図である。図１４の例では、例えば、ｘ，ｙ方向に４×４のマルチビームを用いてストライプ内を描画する例を示している。図１４の例では、各ビーム間の距離を離して、例えば、ｙ方向にマルチビーム全体の照射領域と同等、或いは若干広いの幅でストライプ領域を分割した場合を示している。そして、ｘ方向或いはｙ方向に１メッシュずつ照射位置をずらしながら１６回のショット（１ショットは複数の照射ステップの合計）でマルチビーム全体の１つの照射領域が露光（描画）終了する場合を示している。図１４（ａ）では、１回のショット（１ショットは複数の照射ステップの合計）で照射したメッシュ領域を示している。次に、次に、図１４（ｂ）に示すように、ｙ方向に、まだ照射されていないメッシュ領域に１メッシュずつ位置をずらしながら、２，３，４回目のショット（１ショットは複数の照射ステップの合計）を順に行う。次に、図１４（ｃ）に示すように、ｘ方向にまだ照射されていないメッシュ領域に１メッシュずつ位置をずらし、５回目のショット（１ショットは複数の照射ステップの合計）を行う。次に、ｙ方向に、まだ照射されていないメッシュ領域に１メッシュずつ位置をずらしながら、６，７，８回目のショット（１ショットは複数の照射ステップの合計）を順に行う。
【０１０５】
図１５は、実施の形態１におけるストライプ内の描画動作の他の一例を説明するための概念図である。図１５では、図１４の続きを示している。図１４（ｄ）に示すように、図１３で説明した動作と同様に、繰り返し、残りの９〜１６回目のショット（１ショットは複数の照射ステップの合計）を順に行えばよい。図１４，図１５の例では、例えば、多重描画（多重度＝２）を行う場合を示している。かかる場合には、マルチビーム全体の照射領域の約１／２のサイズだけｘ方向に移動し、図１５（ｅ）に示すように、多重描画２層目の１回目のショット（１ショットは複数の照射ステップの合計）を行う。以下、図１４（ｂ）及び図１４（ｃ）で説明したように、順次、多重描画２層目の２〜８回目の各ショット（１ショットは複数の照射ステップの合計）を行い、図１５（ｆ）に示すように、図１４（ｂ）及び図１４（ｃ）で説明した動作と同様に、繰り返し、残りの９〜１６回目のショット（１ショットは複数の照射ステップの合計）を順に行えばよい。
【０１０６】
以上のように、実施の形態１によれば、直列接続されるシフトレジスタのクロック動作回数を低減し、高速動作ができる。
【０１０７】
実施の形態２．
実施の形態１では、個別ブランキング用の制御回路４１を１０ビットの制御信号で制御する場合について説明したが、これに限るものではない。実施の形態２では、例えば、１ビット制御信号で制御する場合について説明する。
【０１０８】
図１６は、実施の形態２における描画装置の構成を示す概念図である。図１６において、描画装置１００は、描画部１５０と制御部１６０を備えている。描画装置１００は、マルチ荷電粒子ビーム描画装置の一例である。描画部１５０は、電子鏡筒１０２と描画室１０３を備えている。電子鏡筒１０２内には、電子銃２０１、照明レンズ２０２、アパーチャ部材２０３、ブランキングプレート２０４、縮小レンズ２０５、偏向器２１２、制限アパーチャ部材２０６、対物レンズ２０７、及び偏向器２０８が配置されている。描画室１０３内には、ＸＹステージ１０５が配置される。ＸＹステージ１０５上には、描画時には描画対象基板となるマスク等の試料１０１が配置される。試料１０１には、半導体装置を製造する際の露光用マスク、或いは、半導体装置が製造される半導体基板（シリコンウェハ）等が含まれる。また、試料１０１には、レジストが塗布された、まだ何も描画されていないマスクブランクスが含まれる。ＸＹステージ１０５上には、さらに、ＸＹステージ１０５の位置測定用のミラー２１０が配置される。
【０１０９】
制御部１６０は、制御計算機１１０、メモリ１１２、偏向制御回路１３０、ロジック回路１３２、ステージ位置測定部１３９及び磁気ディスク装置等の記憶装置１４０，１４２を有している。制御計算機１１０、メモリ１１２、偏向制御回路１３０、ステージ位置測定部１３９及び記憶装置１４０，１４２は、図示しないバスを介して互いに接続されている。記憶装置１４０（記憶部）には、描画データが外部から入力され、格納されている。
【０１１０】
制御計算機１１０内には、面積密度算出部６０、照射時間算出部６２、階調値算出部６４、ビット変換部６６、データ加工部６５、描画制御部７２、及び転送処理部６８が配置されている。面積密度算出部６０、照射時間算出部６２、階調値算出部６４、ビット変換部６６、データ加工部６５、描画制御部７２、及び転送処理部６８といった各機能は、電気回路等のハードウェアで構成されてもよいし、これらの機能を実行するプログラム等のソフトウェアで構成されてもよい。或いは、ハードウェアとソフトウェアの組み合わせにより構成されてもよい。面積密度算出部６０、照射時間算出部６２、階調値算出部６４、ビット変換部６６、データ加工部６５、描画制御部７２、及び転送処理部６８に入出力される情報および演算中の情報はメモリ１１２にその都度格納される。
【０１１１】
ここで、図１６では、実施の形態２を説明する上で必要な構成を記載している。描画装置１００にとって、通常、必要なその他の構成を備えていても構わない。また、以下、特に説明しない点は、実施の形態１と同様である。例えば、実施の形態２におけるアパーチャ部材の構成は図２と同様でよい。また、図２の説明も実施の形態２に適用である。実施の形態２におけるブランキングプレートの構成を示す断面図は図３と同様である。また、図３の説明も実施の形態２に適用である。実施の形態１におけるブランキングプレートのメンブレン領域内の構成の一部を示す上面図は図４と同様である。また、図４の説明も実施の形態２に適用である。
【０１１２】
図１７は、実施の形態２におけるブランキングプレートの構成の一例を示す上面図である。基板３１は上方から見て矩形に形成され、中央部のメンブレン領域３０も矩形に形成される。そして、メンブレン領域３０内に、複数の個別ブランキング機構４７が２次元に配列される。例えば行列状に配置される。図１７の例では、図５と同様、例えば、８行×８列に配列された複数の個別ブランキング機構４７が示されている。各個別ブランキング機構４７の制御回路４１内には、それぞれ、シフトレジスタが配置される。そして、メンブレン領域３０内の全ビーム用の複数のシフトレジスタは、直列に接続された複数の組を構成する。
【０１１３】
図１７の例では、行毎に、各行に並ぶ（横に並ぶ）複数の個別ブランキング機構４７内のシフトレジスタによってグループ（行の組）が形成される。例えば、図１７に示すように、上側から１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、２行目の「Ｂ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、３行目の「Ｃ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、４行目の「Ｄ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、５行目の「Ｅ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、６行目の「Ｆ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、７行目の「Ｇ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。同様に、８行目の「Ｈ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによって、１つのグループ（行の組）が構成される。
【０１１４】
そして、グループ化されたシフトレジスタ群毎に、シリアル・パラレル変換部２８（データ送信器の一例）が１つずつ配置される。そして、各シリアル・パラレル変換部２８にはパッド２９が１つずつ配置される。
【０１１５】
図１７の例では、行毎に、２次元に配列された複数の個別ブランキング機構４７内のシフトレジスタのうち、それぞれ直線上に並ぶシフトレジスタ群（第１のシフトレジスタ群）が１つのグループ（行の組）にグループ化された例を示したが、これに限るものではない。それぞれ直線上に並ぶシフトレジスタ群（第１のシフトレジスタ群）が２以上のグループ（行の組）にグループ化されて各グループのシフトレジスタ群（第２のシフトレジスタ群）を構成してもよい。すなわち、図１７の例では、第１のシフトレジスタ群と第２のシフトレジスタ群が同じシフトレジスタ群を意味する場合を示している。
【０１１６】
このように、複数のシリアル・パラレル変換部２８が、２次元に配列された複数のシフトレジスタのうち、それぞれ直線上に並ぶシフトレジスタ群（第１のシフトレジスタ群）が１以上のグループにグループ化されたシフトレジスタ群（第２のシフトレジスタ群）毎に１つずつ配置される。
【０１１７】
そして、例えば、行毎のシフトレジスタ群（第１のシフトレジスタ群）によって構成される各グループ（行の組）には、対応するシリアル・パラレル変換部２８が例えば４ビットのパラレル配線で接続される。複数のシリアル・パラレル変換部２８の各シリアル・パラレル変換部２８には、それぞれパッド２９が単一配線で接続される。
【０１１８】
図１７の例では、メンブレン領域３０の４辺のうちの左辺に沿って、「Ａ」で示すシリアル・パラレル変換部２８Ａとパッド２９Ａの組と、「Ｃ」で示すシリアル・パラレル変換部２８Ｃとパッド２９Ｃの組と、「Ｅ」で示すシリアル・パラレル変換部２８Ｅとパッド２９Ｅの組と、「Ｇ」で示すシリアル・パラレル変換部２８Ｇとパッド２９Ｇの組と、が配置される。メンブレン領域３０の４辺のうちの右辺に沿って、「Ｂ」で示すシリアル・パラレル変換部２８Ｂとパッド２９Ｂの組と、「Ｄ」で示すシリアル・パラレル変換部２８Ｄとパッド２９Ｄの組と、「Ｆ」で示すシリアル・パラレル変換部２８Ｆとパッド２９Ｆの組と、「Ｈ」で示すシリアル・パラレル変換部２８Ｈとパッド２９Ｈの組と、が配置される。
【０１１９】
そして、各グループのシフトレジスタ群（第１のシフトレジスタ群或いは第２のシフトレジスタ群）は、さらに、それぞれ複数のサブグループにサブグループ化される。図１６の例では、行毎のグループ（行の組）のシフトレジスタ群がさらにそれぞれ複数のサブグループにサブグループ化される。
【０１２０】
例えば、図１７に示すように、上側から１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ａ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ａ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ａ３」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ａ４」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【０１２１】
同様に、例えば、図１７に示すように、上側から１行目の「Ｂ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｂ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｂ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｂ３」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｂ４」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【０１２２】
同様に、例えば、図１７に示すように、上側から１行目の「Ｃ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｃ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｃ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｃ３」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｃ４」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【０１２３】
同様に、例えば、図１７に示すように、上側から１行目の「Ｄ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｄ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｄ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｄ３」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｄ４」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【０１２４】
同様に、例えば、図１７に示すように、上側から１行目の「Ｅ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｅ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｅ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｅ３」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｅ４」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【０１２５】
同様に、例えば、図１７に示すように、上側から１行目の「Ｆ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｆ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｆ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｆ３」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｆ４」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【０１２６】
同様に、例えば、図１７に示すように、上側から１行目の「Ｇ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｇ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｇ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｇ３」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｇ４」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【０１２７】
同様に、例えば、図１７に示すように、上側から１行目の「Ｈ」で示す例えば８つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群は、「Ｈ１」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｈ２」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｈ３」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。また、「Ｈ４」で示す例えば２つの個別ブランキング機構４７内のシフトレジスタによるシフトレジスタ群（第３のシフトレジスタ群）によって１つのサブグループが構成される。
【０１２８】
図１８は、実施の形態２におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。図１８（ａ）及び図１８（ｂ）では、制御回路４１内のシフトレジスタ４０以外の回路について図示を省略している。比較例では、図１８（ａ）に示すように、行毎のグループのシフトレジスタ群（第１のシフトレジスタ群）がすべて直列に接続した場合の一部を示している。図１８（ａ）の例では、例えば、図１７に示す上側から１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７のシフトレジスタ４０のすべてが１ビットのシングル配線で直列に接続された場合を示す。シリアル・パラレル変換部２８は、１ビットの配線で行毎のグループのシフトレジスタ群の１つ（シリアル・パラレル変換部２８側の端部のシフトレジスタ４０）に接続される。かかる場合、シリアル・パラレル変換の必要がないのでシリアル・パラレル変換部２８自体を省略してもよい。なお、図１８（ａ）の例では、８つの個別ブランキング機構４７のうち、６つの個別ブランキング機構４７について示し、残りは省略している。また、図１８（ａ）の例では、１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７を通過する各ビームを、例えば、シリアル・パラレル変換部２８に近い方からビーム１、ビーム２、・・・と定義している。図１８（ａ）に示す構成では、１行目の「Ａ」に例えば８つの個別ブランキング機構４７が配置される場合、シフトレジスタ４０を使ってビーム８までブランキング信号を伝達させるためには、８回のクロック動作が必要となる。よって、図１８（ａ）の例では、１回のビームショットに例えば８回のクロック動作が必要となる。
【０１２９】
上述したように、直列接続されたシフトレジスタＮ個にデータ転送するためには、シフトレジスタがＮ回のクロック動作を行う必要がある。シフトレジスタの発熱量は単位時間あたりのクロック動作回数に比例する。一方、ビーム本数が増加すると、１行に配置されるシフトレジスタ数が増加する。そのため、単位時間あたりのクロック動作回数が増加し、発熱量が増加してしまう。その結果、ブランキングプレートの発熱量が増加する。ブランキングプレートは真空領域に配置され、さらに、シフトレジスタは、ブランキングプレートのメンブレン領域に配置されるので排熱効率が低い。そのため、かかる発熱量を許容値内に制御するために、単位時間あたりのクロック動作回数に制限が生じてしまう。よって、高速動作させることが困難になってしまう。さらに、ビーム本数が増加し、１行に配置されるシフトレジスタ数が増加すると、そもそもデータ転送に時間がかかることになる。かかる点からも高速動作させることが困難になってしまう。
【０１３０】
これに対して、実施の形態２では、図１８（ｂ）に示すように、行毎のグループのうち、サブグループのシフトレジスタ群（第３のシフトレジスタ群）が直列に接続した場合の一部を示している。例えば、「Ａ１」で示すサブグループの例えば２つの個別ブランキング機構４７のシフトレジスタ４０が１ビットのシングル配線で直列に接続される。同時に、例えば、「Ａ２」で示すサブグループの例えば２つの個別ブランキング機構４７のシフトレジスタ４０が１ビットのシングル配線で直列に接続される。シリアル・パラレル変換部２８は、４ビットのパラレル配線で行毎のグループのシフトレジスタ群のうち、サブグループ毎の１つずつ（サブグループ毎のシリアル・パラレル変換部２８側の端部のシフトレジスタ４０）に接続される。その他のグループについても同様である。
【０１３１】
言い換えれば、各シリアル・パラレル変換部２８は、シフトレジスタ４０がデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各サブグループのシフトレジスタ群（第３のシフトレジスタ群）と接続される。
【０１３２】
なお、図１８（ｂ）の例では、図１８（ａ）と同様、８つの個別ブランキング機構４７のうち、６つの個別ブランキング機構４７について示し、残りは省略している。また、図１８（ｂ）の例では、１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７を通過する各ビームを、例えば、シリアル・パラレル変換部２８に近い方からビーム１、ビーム２、・・・と定義している。図１８（ｂ）に示す構成では、１行目の「Ａ」に例えば８つの個別ブランキング機構４７が配置される場合、シフトレジスタ４０を使ってビーム８までブランキング信号を伝達させるためには、直列に接続された２つずつのシフトレジスタ４０によって構成される４つのサブグループが並列に接続されているので、２回のクロック動作で足りることになる。よって、クロック動作をサブグループ数Ｋ分の１に低減できる。ここでは、クロック動作を１／４に低減できる。
【０１３３】
よって、単位時間あたりのクロック動作回数を低減でき、発熱量を抑制（或いは低減）できる。その結果、ブランキングプレートの発熱量を抑制（或いは低減）できる。よって、高速動作させることが可能にできる。さらに、ビーム本数が増加し、１行に配置されるシフトレジスタ数が増加しても、サブグループ数を増やすことでブランキングプレートの発熱量の抑制及び高速動作を可能にできる。例えば、ビーム本数が増えた場合でもクロック動作回数を増やさずに発熱量を１／Ｋにできる。或いは、同じ発熱量でＫ倍の高速動作を可能にできる。
【０１３４】
さらに、実施の形態２では、グループ毎に１組のシリアル・パラレル変換部２８とパッド２９の組を接続する。そのため、サブグループ数を増やしてもシリアル・パラレル変換部２８とパッド２９の組数は増加しないようにできる。よって、パッド間隔が狭くなりすぎて配置することが困難となるといった問題を回避できる。
【０１３５】
さらに、実施の形態２では、図１７及び図１８（ｂ）に示すように、各サブグループ内の直列接続されたシフトレジスタ群の各シフトレジスタ４０は同一ピッチで配置されると好適である。これにより、サブグループ内の直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、インピーダンスを合わせることができ、クロックに対する信号の伝達遅延を均一にできる。よって、信号の伝達タイミングを合わせることができる。さらに、実施の形態２では、図１７に示すように、例えば、８行×８列に配列された複数の個別ブランキング機構４７の各行について、第１サブグループ（Ａ１，Ｂ１，・・・，Ｈ１）と第２サブグループ（Ａ２，Ｂ２，・・・，Ｈ２）と第３サブグループ（Ａ３，Ｂ３，・・・，Ｈ３）と第４サブグループ（Ａ４，Ｂ４，・・・，Ｈ４）とが１つずつ順に並び、かかる配列を繰り返すように個別ブランキング機構４７、言い換えればシフトレジスタ４０が同一ピッチで配置される。よって、ブランキングプレート２０４上に２次元に配列されたすべてのシフトレジスタについて、直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、マルチビームの各ショットデータ転送において、信号の伝達遅延を均一にでき、転送速度の向上または転送エラーを低減が可能になる。
【０１３６】
さらに、実施の形態２では、図１７に示すように、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数のシフトレジスタ群（第３のシフトレジスタ群）によってグループ化されると好適である。サブグループ間でシフトレジスタ数が異なると、各ショットを行う際、シフトレジスタ数が多いサブグループのクロック動作回数に動作速度が律速される。よって、実施の形態２のようにサブグループ間でのシフトレジスタ数を統一することで、クロック動作回数を低減できる。
【０１３７】
図１９は、実施の形態２における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。図１９において、描画装置１００本体内のブランキングプレート２０４に配置された個別ブランキング制御用の各ロジック回路４１には、シフトレジスタ４０、レジスタ４２、及びＡＮＤ演算器４４（論理積演算器）が配置される。なお、ＡＮＤ演算器４４は、レジスタ動作に問題が生じた場合などに、個別ブランキングをすべて強制的にＯＦＦするために使用されるが、実施の形態１では省略しても構わない。実施の形態１では、従来、例えば、１０ビットの制御信号によって制御されていた各ビーム用の個別ブランキング制御を、１ビットの制御信号によって制御する。すなわち、シフトレジスタ４０、レジスタ４２、及びＡＮＤ演算器４４には、１ビットの制御信号が入出力される。制御信号の情報量が少ないことにより、制御回路の設置面積を小さくできる。言い換えれば、設置スペースが狭いブランキングプレート２０４上にロジック回路を配置する場合でも、より小さいビームピッチでより多くのビームを配置できる。これはブランキングプレートを透過する電流量を増加させ、すなわち描画スループットを向上することができる。
【０１３８】
また、共通ブランキング用の偏向器２１２には、アンプが配置され、ロジック回路１３２には、レジスタ５０、及びカウンタ５２（ショット時間制御部の一例）が配置される。こちらは、同時に複数の異なる制御を行うわけではなく、ＯＮ／ＯＦＦ制御を行う１回路で済むため、高速に応答させるための回路を配置する場合でも設置スペース,回路の使用電流の制限の問題が生じない。よってこのアンプはブランキングアパーチャ上に実現できるアンプよりも格段に高速で動作する。このアンプは例えば、１０ビットの制御信号によって制御する。すなわち、レジスタ５０、及びカウンタ５２には、例えば１０ビットの制御信号が入出力される。
【０１３９】
実施の形態１では、上述した個別ブランキング制御用の各ロジック回路４１によるビームＯＮ／ＯＦＦ制御と、マルチビーム全体を一括してブランキング制御する共通ブランキング制御用のロジック回路１３２によるビームＯＮ／ＯＦＦ制御との両方を用いて、各ビームのブランキング制御を行う。
【０１４０】
図２０は、実施の形態２における描画方法の要部工程を示すフローチャート図である。図２０において、パターン面積密度算出工程（Ｓ１０２）と、ショット時間（照射時間）Ｔ算出工程（Ｓ１０４）と、階調値Ｎ算出工程（Ｓ１０６）と、２進数変換工程（Ｓ１０８）と、照射時間配列データ加工工程（Ｓ１０９）と、照射時間配列データ出力工程（Ｓ１１０）と、対象桁のデータ転送工程（Ｓ１１２）と、対象桁の照射時間による描画工程（Ｓ１１４）と、判定工程（Ｓ１２０）と、桁変更工程（Ｓ１２２）と、判定工程（Ｓ１２４）と、いう一連の工程を実施する。対象桁の照射時間による描画工程（Ｓ１１４）は、その内部工程として、個別ビームＯＮ／ＯＦＦ切り替え工程（Ｓ１１６）と、共通ビームＯＮ／ＯＦＦ切り替え工程（Ｓ１１８）という一連の工程を実施する。
【０１４１】
パターン面積密度算出工程（Ｓ１０２）として、面積密度算出部６０は、記憶装置１４０から描画データを読み出し、試料１０１の描画領域、或いは描画されるチップ領域がメッシュ状に仮想分割された複数のメッシュ領域のメッシュ領域毎にその内部に配置されるパターンの面積密度を算出する。例えば、まず、試料１０１の描画領域、或いは描画されるチップ領域を所定の幅で短冊上のストライプ領域に分割する。そして、各ストライプ領域を上述した複数のメッシュ領域に仮想分割する。メッシュ領域のサイズは、例えば、ビームサイズ、或いは、それ以下のサイズであると好適である。例えば、１０ｎｍ程度のサイズにすると好適である。面積密度算出部６０は、例えば、ストライプ領域毎に記憶装置１４０から対応する描画データを読み出し、描画データ内に定義された複数の図形パターンをメッシュ領域に割り当てる。そして、メッシュ領域毎に配置される図形パターンの面積密度を算出すればよい。
【０１４２】
ショット時間（照射時間）Ｔ算出工程（Ｓ１０４）として、照射時間算出部６２は、所定のサイズのメッシュ領域毎に、１ショットあたりの電子ビームの照射時間Ｔ（ショット時間、或いは露光時間ともいう。以下、同じ）を算出する。多重描画を行う場合には、各階層における１ショットあたりの電子ビームの照射時間Ｔを算出すればよい。基準となる照射時間Ｔは、算出されたパターンの面積密度に比例して求めると好適である。また、最終的に算出される照射時間Ｔは、図示しない近接効果、かぶり効果、ローディング効果等の寸法変動を引き起こす現象に対する寸法変動分を照射量によって補正した補正後の照射量に相当する時間にすると好適である。照射時間Ｔを定義する複数のメッシュ領域とパターンの面積密度を定義した複数のメッシュ領域とは同一サイズであってもよいし、異なるサイズで構成されても構わない。異なるサイズで構成されている場合には、線形補間等によって面積密度を補間した後、各照射時間Ｔを求めればよい。メッシュ領域毎の照射時間Ｔは、照射時間マップに定義され、照射時間マップが例えば記憶装置１４２に格納される。
【０１４３】
階調値Ｎ算出工程（Ｓ１０６）として、階調値算出部６４は、照射時間マップに定義されたメッシュ領域毎の照射時間Ｔを所定の量子化単位Δを用いて定義する際の整数の階調値Ｎを算出する。照射時間Ｔは、次の式（１）で定義される。
【０１４４】
【数１】
2015095539.tif 000003
【０１４５】
よって、階調値Ｎは、照射時間Ｔを量子化単位Δで割った整数の値として定義される。量子化単位Δは、様々に設定可能であるが、例えば、１ｎｓ（ナノ秒）等で定義できる。量子化単位Δは、例えば１〜１０ｎｓの値を用いると好適である。Δは、カウンタで制御する場合のクロック周期等、制御上の量子化単位を意味する。
【０１４６】
２進数変換工程（Ｓ１０８）として、ビット変換部６６は、ショット毎に、マルチビームの各ビームの照射時間（ここでは、階調値Ｎ）を予め設定された桁数ｎの２進数の値に変換する。例えば、Ｎ＝５０であれば、５０＝２１+２４+２５なので、例えば、１０桁の２進数の値に変換すると”００００１１００１０”となる。例えば、Ｎ＝５００であれば、同様に、”０１１１１１０１００”となる。例えば、Ｎ＝７００であれば、同様に、”１０１０１１１１００”となる。例えば、Ｎ＝１０２３であれば、同様に、”１１１１１１１１１１”となる。各ビームの照射時間は、ショット毎に、各ビームが照射することになるメッシュ領域に定義された照射時間が相当する。これにより、照射時間Ｔは、次の式（２）で定義される。
【０１４７】
【数２】
2015095539.tif 000004
【０１４８】
ａｋは、階調値Ｎを２進数で定義した場合の各桁の値（１又は０）を示す。桁数ｎは、２桁以上であればよいが、好ましくは４桁以上、より好ましくは８桁以上が好適である。
【０１４９】
実施の形態２では、各ビームのショット毎に、当該ビームの照射を、変換された２進数の各桁の値をそれぞれ１０進数で定義した場合に相当する照射時間として各桁を組み合わせた桁数ｎ回の照射に分割する。言い換えれば、１ショットを、Δａ０２０、Δａ１２１、・・・Δａｋ２ｋ、・・・Δａｎ−１２ｎ−１、の各照射時間の複数の照射ステップに分割する。桁数ｎ＝１０とする場合、１ショットは、１０回の照射ステップに分割される。
【０１５０】
例えば、桁数ｎ＝１０とする場合、Ｎ＝７００であれば、１０桁目（１０ビット目）の照射時間がΔ×５１２となる。９桁目（９ビット目）の照射時間がΔ×０＝０となる。８桁目（８ビット目）の照射時間がΔ×１２８となる。７桁目（７ビット目）の照射時間がΔ×０＝０となる。６桁目（６ビット目）の照射時間がΔ×３２となる。５桁目（５ビット目）の照射時間がΔ×１６となる。４桁目（４ビット目）の照射時間がΔ×８となる。３桁目（３ビット目）の照射時間がΔ×４となる。２桁目（２ビット目）の照射時間がΔ×０＝０となる。１桁目（１ビット目）の照射時間がΔ×０＝０、となる。
【０１５１】
そして、例えば桁数の大きい方から順に照射する場合、例えばΔ＝１ｎｓとすれば、１回目の照射ステップが５１２ｎｓ（ビームＯＮ）の照射となる。２回目の照射ステップが０ｎｓ（ビームＯＦＦ）の照射となる。３回目の照射ステップが１２８ｎｓ（ビームＯＮ）の照射となる。４回目の照射ステップが０ｎｓ（ビームＯＦＦ）の照射となる。５回目の照射ステップが３２ｎｓ（ビームＯＮ）の照射となる。６回目の照射ステップが１６ｎｓ（ビームＯＮ）の照射となる。７回目の照射ステップが８ｎｓ（ビームＯＮ）の照射となる。８回目の照射ステップが４ｎｓ（ビームＯＮ）の照射となる。９回目の照射ステップが０ｎｓ（ビームＯＦＦ）の照射となる。１０回目の照射ステップが０ｎｓ（ビームＯＦＦ）の照射となる。
【０１５２】
以上のように、実施の形態２では、各ビームのショット毎に、当該ビームの照射を、変換された２進数の対応桁の値を１０進数で定義した場合に相当する照射時間とした各桁の照射時間の照射を組み合わせた桁数ｎ回の照射（分割ショット）に分割する。そして、後述するように、各桁にそれぞれ対応する照射時間のビームを順に試料１０１に照射（分割ショット）する。
【０１５３】
照射時間配列データ加工工程（Ｓ１０９）として、データ加工部６５は、直列接続されるシフトレジスタ群（第３のシフトレジスタ群）毎に、対応するビームの照射時間のデータを対応するサブグループの複数のシフトレジスタ４０によって転送される順に並ぶように加工する。直列接続される複数のシフトレジスタのサブグループのうち、後段側のシフトレジスタ用のデータから順に並ぶように配列加工する。また、かかるサブグループのデータをグループ毎にまとめるように配列加工する。例えば、グループ毎に、各サブグループのデータが順に並ぶように配列加工する。
【０１５４】
照射時間配列データ出力工程（Ｓ１１０）として、転送処理部６８は、各ビームのショット毎に、２進数データに変換され、並び順が加工された照射時間配列データを偏向制御回路１３０に出力する。
【０１５５】
対象桁のデータ転送工程（Ｓ１１２）として、偏向制御回路１３０は、ショット毎に、各ビーム用のロジック回路４１に照射時間配列データを出力する。また、これと同期して、偏向制御回路１３０は、共通ブランキング用のロジック回路１３２に各照射ステップのタイミングデータを出力する。
【０１５６】
図２１は、実施の形態２における照射時間配列データの一部の一例を示す図である。図２１では、マルチビームを構成するビームの内、例えばビーム１〜４についての所定のショットの照射時間配列データの一部を示している。図２１の例では、ビーム１〜４について、ｋビット目（ｋ桁目）の照射ステップからｋ−３ビット目（ｋ−３桁目）の照射ステップまでの照射時間配列データを示している。図２１の例では、ビーム１について、ｋビット目（ｋ桁目）からｋ−３ビット目（ｋ−３桁目）までの照射ステップについてデータ”１１０１”を示す。ビーム２について、ｋビット目（ｋ桁目）からｋ−３ビット目（ｋ−３桁目）までの照射ステップについてデータ”１１００”を示す。ビーム３について、ｋビット目（ｋ桁目）からｋ−３ビット目（ｋ−３桁目）までの照射ステップについてデータ”０１１０”を示す。ビーム４について、ｋビット目（ｋ桁目）からｋ−３ビット目（ｋ−３桁目）までの照射ステップについてデータ”０１１１”を示す。
【０１５７】
実施の形態２では、図１９に示したように、ロジック回路４１にシフトレジスタ４０を用いているので、データ転送の際、偏向制御回路１３０は、同じビット（同じ桁数）のデータをビームの配列順（或いは識別番号順）にブランキングプレート２０４の各ロジック回路４１にデータ転送する。また、同期用のクロック信号（ＣＬＫ１）、データ読み出し用のリード信号（ｒｅａｄ）、及びゲート信号（ＢＬＫ）を出力する。図２１の例では、例えば、ビーム１〜４のｋビット目（ｋ桁目）のデータとして、後のビーム側から”００１１”の各１ビットデータを転送する。各ビームのシフトレジスタ４０は、クロック信号（ＣＬＫ１）に従って、上位側から順にデータを次のシフトレジスタ４０に転送する。例えば、ビーム１〜４のｋビット目（ｋ桁目）のデータは、４回のクロック信号によって、ビーム１のシフトレジスタ４０には１ビットデータである”１”が格納される。ビーム２のシフトレジスタ４０には１ビットデータである”１”が格納される。ビーム３のシフトレジスタ４０には１ビットデータである”０”が格納される。ビーム４のシフトレジスタ４０には１ビットデータである”０”が格納される。
【０１５８】
次に、各ビームのレジスタ４２が、リード信号（ｒｅａｄ）を入力すると、各ビームのレジスタ４２が、シフトレジスタ４０からそれぞれのビームのｋビット目（ｋ桁目）のデータを読み込む。図２１の例では、ｋビット目（ｋ桁目）のデータとして、ビーム１のレジスタ４２には１ビットデータである”１”が格納される。ｋビット目（ｋ桁目）のデータとして、ビーム２のレジスタ４２には１ビットデータである”１”が格納される。ｋビット目（ｋ桁目）のデータとして、ビーム３のレジスタ４２には１ビットデータである”０”が格納される。ｋビット目（ｋ桁目）のデータとして、ビーム４のレジスタ４２には１ビットデータである”０”が格納される。各ビームの個別レジスタ４２は、ｋビット目（ｋ桁目）のデータを入力すると、そのデータに従って、ＯＮ／ＯＦＦ信号をＡＮＤ演算器４４に出力する。ｋビット目（ｋ桁目）のデータが”１”であればＯＮ信号を、”０”であればＯＦＦ信号を出力すればよい。そして、ＡＮＤ演算器４４では、ＢＬＫ信号がＯＮ信号であって、レジスタ４２の信号がＯＮであれば、アンプ４６にＯＮ信号を出力し、アンプ４６は、ＯＮ電圧を個別ブランキング偏向器の電極２４に印加する。それ以外では、ＡＮＤ演算器４４は、アンプ４６にＯＦＦ信号を出力し、アンプ４６は、ＯＦＦ電圧を個別ブランキング偏向器の電極２４に印加する。
【０１５９】
そして、かかるｋビット目（ｋ桁目）のデータが処理されている間に、偏向制御回路１３０は、次のｋ−１ビット目（ｋ−１桁目）のデータをビームの配列順（或いは識別番号順）にブランキングプレート２０４の各ロジック回路４１にデータ転送する。図２１の例では、例えば、ビーム１〜４のｋ−１ビット目（ｋ−１桁目）のデータとして、後のビーム側から”１１１１”の各１ビットデータを転送する。各ビームのシフトレジスタ４０は、クロック信号（ＣＬＫ１）に従って、上位側から順にデータを次のシフトレジスタ４０に転送する。例えば、ビーム１〜４のｋ−１ビット目（ｋ−１桁目）のデータは、４回のクロック信号によって、ビーム１のシフトレジスタ４０には１ビットデータである”１”が格納される。ビーム２のシフトレジスタ４０には１ビットデータである”１”が格納される。ビーム３のシフトレジスタ４０には１ビットデータである”１”が格納される。ビーム４のシフトレジスタ４０には１ビットデータである”１”が格納される。そして、ｋ−１ビット目（ｋ−１桁目）のリード信号によって、各ビームのレジスタ４２が、シフトレジスタ４０からそれぞれのビームのｋ−１ビット目（ｋ−１桁目）のデータを読み込めばよい。以下、同様に、１ビット目（１桁目）のデータ処理まで進めればよい。
【０１６０】
ここで、図１９に示したＡＮＤ演算器４４については、省略しても構わない。但し、ロジック回路４１内の各素子のいずれかが故障して、ビームＯＦＦにできない状態に陥った場合などに、ＡＮＤ演算器４４を配置することでビームをＯＦＦに制御できる点で効果的である。また、図１９では、シフトレジスタを直列にした１ビットのデータ転送経路を用いているが、複数の並列の転送経路を設けることで、転送の高速化を図ることも効果的である。
【０１６１】
対象桁の照射時間による描画工程（Ｓ１１４）として、各ビームのショット毎に、複数の照射ステップに分割した照射のうち、対象桁（例えばｋビット目（ｋ桁目））の照射時間の描画を実施する。
【０１６２】
図２２は、実施の形態２における１ショット中の照射ステップの一部についてのビームＯＮ／ＯＦＦ切り替え動作を示すフローチャート図である。図２２では、例えば、マルチビームを構成する複数のビームのうち、１つのビーム（ビーム１）について示している。ビーム１のｋビット目（ｋ桁目）からｋ−３ビット目（ｋ−３桁目）までの照射時間配列データは、図２１の例では、”１１０１”で示される。まず、ｋビット目（ｋ桁目）のリード信号の入力によって、個別レジスタ４２（個別レジスタ１）は、格納されているｋビット目（ｋ桁目）のデータに従ってＯＮ／ＯＦＦ信号を出力する。図２２では、ＯＮ出力となる。実施の形態２では、１ビット信号なので、個別レジスタ４２は、次のｋ−１ビット目（ｋ−１桁目）のデータが読み込まれるまで、データ出力が維持されることになる。
【０１６３】
ｋビット目（ｋ桁目）のデータがＯＮデータであるので、個別アンプ４６（個別アンプ１）はＯＮ電圧を出力し、ビーム１用のブランキング電極２４にＯＮ電圧を印加する。一方、共通ブランキング用のロジック回路１３２内では、１０ビットの各照射ステップのタイミングデータに従って、ＯＮ／ＯＦＦを切り替える。共通ブランキング機構では、各照射ステップの照射時間だけＯＮ信号を出力する。例えば、Δ＝１ｎｓとすれば、１回目の照射ステップ（例えば１０桁目（１０ビット目））の照射時間がΔ×５１２＝５１２ｎｓとなる。２回目の照射ステップ（例えば９桁目（９ビット目））の照射時間がΔ×２５６＝２５６ｎｓとなる。３回目の照射ステップ（例えば８桁目（８ビット目））の照射時間がΔ×１２８＝１２８ｎｓとなる。以下、同様に、各桁目（各ビット目）の照射時間だけＯＮとなる。ロジック回路１３２内では、レジスタ５０に各照射ステップのタイミングデータが入力されると、レジスタ５０がｋ桁目（ｋビット目）のＯＮデータを出力すると、カウンタ５２がｋ桁目（ｋビット目）の照射時間をカウントし、かかる照射時間の経過時にＯＦＦとなるように制御される。
【０１６４】
また、共通ブランキング機構では、個別ブランキング機構のＯＮ／ＯＦＦ切り替えに対して、アンプ４６の電圧安定時間（セトリング時間）Ｓ１／Ｓ２を経過した後にＯＮ／ＯＦＦ切り替えを行う。図２２の例では、個別アンプ１がＯＮになった後、ＯＦＦからＯＮに切り替え時の個別アンプ１のセトリング時間Ｓ１を経過後に、共通アンプがＯＮになる。これにより、個別アンプ１の立ち上がり時の不安定な電圧でのビーム照射を排除できる。そして、共通アンプはｋ桁目（ｋビット目）の照射時間の経過時にＯＦＦとなる。その結果、実際のビームは、個別アンプと共通アンプが共にＯＮであった場合に、ビームＯＮとなり、試料１０１に照射される。よって、共通アンプのＯＮ時間が実際のビームの照射時間になるように制御される。換言すれば、共通ブランキング機構が照射時間を規定することになる。すなわち、カウンタ５２（照射時間制御部）によって、共通アンプ及び偏向器２１２が照射時間を規定するように制御される。一方、個別アンプ１がＯＦＦの時に共通アンプがＯＮになる場合には、個別アンプ１がＯＦＦになった後、ＯＮからＯＦＦに切り替え時の個別アンプ１のセトリング時間Ｓ２を経過後に、共通アンプがＯＮになる。これにより、個別アンプ１の立ち下がり時の不安定な電圧でのビーム照射を排除できる。また、図８に記載したように、個別アンプ動作は共通アンプがＯＦＦした後に開始することにすれば、不安定な動作が排除でき確実なビーム照射が実施できる。
【０１６５】
以上のように、個別ビームＯＮ／ＯＦＦ切り替え工程（Ｓ１１６）として、複数の個別ブランキング機構（ブランキングプレート２０４等）により、マルチビームのうち、それぞれ対応するビームに対して個別にビームのＯＮ／ＯＦＦ制御を行い、ビーム毎に、ｋ桁目（ｋビット目）の照射ステップ（照射）について、当該ビーム用の個別ブランキング機構によりビームのＯＮ／ＯＦＦ切り替えを行う。図２２の例では、ｋ−１桁目（ｋ−１ビット目）の照射ステップがビームＯＦＦではないので、ＯＮからＯＦＦ切り替えを行っていないが、例えば、ｋ−１桁目（ｋ−１ビット目）の照射ステップがビームＯＦＦであれば、ＯＮからＯＦＦ切り替えを行うことは言うまでもない。
【０１６６】
そして、共通ビームＯＮ／ＯＦＦ切り替え工程（Ｓ１１８）として、ビーム毎に、ｋ桁目（ｋビット目）の照射ステップ（照射）について、個別ブランキング機構によりビームのＯＮ／ＯＦＦ切り替えが行われる動作の他に、共通ブランキング機構（ロジック回路１３２、及び偏向器２１２等）を用いてマルチビーム全体に対して一括してビームのＯＮ／ＯＦＦ制御を行い、ｋ桁目（ｋビット目）の照射ステップ（照射）に対応する照射時間だけビームＯＮの状態になるようにブランキング制御を行う。
【０１６７】
上述したように、ブランキングプレート２０４では回路の設置面積や使用電流に制限があるため、簡易なアンプ回路になってしまう。そのため、個別アンプのセトリング時間を短くするにも制限がある。これに対して、共通ブランキング機構では、鏡筒の外に十分な大きさ、使用電流、回路規模の高精度なアンプ回路を搭載可能である。よって、共通アンプのセトリング時間を短くできる。そこで、実施の形態１では、個別ブランキング機構でビームＯＮにした後（或いは対象桁目のリード信号出力後）、セトリング時間経過後に共通ブランキング機構でビームＯＮにすることで、ブランキングプレート上の個別アンプの電圧不安定時間やクロストークを含むノイズ成分を排除でき、かつ、高精度な照射時間でブランキング動作を行うことができる。
【０１６８】
判定工程（Ｓ１２０）として、描画制御部７２は、照射時間配列データについて全桁のデータの転送が完了したかどうかを判定する。完了していない場合には、桁変更工程（Ｓ１２２）に進む。完了した場合には、判定工程（Ｓ１２４）に進む。
【０１６９】
桁変更工程（Ｓ１２２）として、描画制御部７２は、対象ビット（桁）を変更する。例えば、ｋ桁目（ｋビット目）からｋ−１桁目（ｋ−１ビット目）に対象桁を変更する。そして、対象桁のデータ転送工程（Ｓ１１２）に戻る。そして、ｋ−１桁目（ｋ−１ビット目）の処理について、対象桁のデータ転送工程（Ｓ１１２）から桁変更工程（Ｓ１２２）までを実施する。そして、判定工程（Ｓ１２０）において照射時間配列データについて全桁のデータの処理が完了するまで、同様に、繰り返す。
【０１７０】
図２２の例では、ｋ桁目（ｋビット目）の照射ステップ用のビームＯＮ時間が経過後に、ｋ−１桁目（ｋ−１ビット目）のリード信号がレジスタ４２に入力される。ビーム１についてレジスタ４２では、ｋ−１桁目（ｋ−１ビット目）のデータが”１”なので、引き続きＯＮ出力となる。よって、個別アンプ１出力のＯＮとなり、ＯＮ電圧が個別ブランキング用の電極２４に印加される。そして、同様に、個別アンプ１のセトリング時間経過後に共通ブランキング機構でビームＯＮにする。そして、ｋ−１桁目（ｋ−１ビット目）の照射時間経過後に共通ブランキング機構でビームＯＦＦにする。
【０１７１】
次に、ｋ−１桁目（ｋ−１ビット目）の照射ステップ用のビームＯＮ時間が経過後に、ｋ−２桁目（ｋ−２ビット目）のリード信号がレジスタ４２に入力される。ビーム１についてレジスタ４２では、ｋ−２桁目（ｋ−２ビット目）のデータが”０”なので、ＯＦＦ出力に切り替わる。よって、個別アンプ１出力がＯＦＦとなり、ＯＦＦ電圧が個別ブランキング用の電極２４に印加される。そして、同様に、個別アンプ１のセトリング時間経過後に共通ブランキング機構でビームＯＮにする。しかし、個別アンプ１出力のＯＦＦなので、ビーム１は結果としてビームＯＦＦとなる。そして、ｋ−２桁目（ｋ−２ビット目）の照射時間経過後に共通ブランキング機構でＯＦＦにする。
【０１７２】
次に、ｋ−２桁目（ｋ−２ビット目）の照射ステップ用のビームＯＮ時間が経過後に、ｋ−３桁目（ｋ−３ビット目）のリード信号がレジスタ４２に入力される。ビーム１についてレジスタ４２では、ｋ−３桁目（ｋ−３ビット目）のデータが”１”なので、ＯＮ出力に切り替わる。よって、個別アンプ１出力のＯＮとなり、ＯＮ電圧が個別ブランキング用の電極２４に印加される。そして、同様に、個別アンプ１のセトリング時間経過後に共通ブランキング機構でビームＯＮにする。今度は、個別アンプ１出力はＯＮなので、ビーム１は結果としてビームＯＮとなる。そして、ｋ−３桁目（ｋ−３ビット目）の照射時間経過後に共通ブランキング機構でＯＦＦにする。
【０１７３】
以上のように、マルチビームのうち、それぞれ対応するビームに対して個別にビームのＯＮ／ＯＦＦ制御を行う複数の個別ブランキング機構を用いて、ビーム毎に、桁数回の照射（桁数回の照射ステップ）の各回の照射について、当該ビーム用の個別ブランキング機構によりビームのＯＮ／ＯＦＦ切り替えを行う。そして、同時に、ビーム毎に、桁数回の照射（桁数回の照射ステップ）の各回の照射について、個別ブランキング機構によりビームのＯＮ／ＯＦＦ切り替えが行われる他に、マルチビーム全体に対して一括してビームのＯＮ／ＯＦＦ制御を行う共通ブランキング機構を用いて当該桁の照射に対応する照射時間だけビームＯＮの状態になるようにブランキング制御を行う。かかる個別ブランキング機構と共通ブランキング機構の切り替え動作によって、各桁にそれぞれ対応する照射時間のビームを順に試料１０１に照射する。
【０１７４】
電子銃２０１（放出部）から放出された電子ビーム２００は、照明レンズ２０２によりほぼ垂直にアパーチャ部材２０３全体を照明する。アパーチャ部材２０３には、矩形の複数の穴（開口部）が形成され、電子ビーム２００は、すべての複数の穴が含まれる領域を照明する。複数の穴の位置に照射された電子ビーム２００の各一部が、かかるアパーチャ部材２０３の複数の穴をそれぞれ通過することによって、例えば矩形形状の複数の電子ビーム（マルチビーム）２０ａ〜ｅが形成される。かかるマルチビーム２０ａ〜ｅは、ブランキングプレート２０４のそれぞれ対応するブランカー（第１の偏向器：個別ブランキング機構）内を通過する。かかるブランカーは、それぞれ、個別に通過する電子ビーム２０を偏向する（ブランキング偏向を行う）。
【０１７５】
図２３は、実施の形態２におけるブランキング動作を説明するための概念図である。ブランキングプレート２０４を通過したマルチビーム２０ａ〜ｅは、縮小レンズ２０５によって、縮小され、制限アパーチャ部材２０６に形成された中心の穴に向かって進む。ここで、ブランキングプレート２０４のブランカーによって偏向された電子ビーム２０は、制限アパーチャ部材２０６（ブランキングアパーチャ部材）の中心の穴から位置がはずれ、制限アパーチャ部材２０６によって遮蔽される。一方、ブランキングプレート２０４のブランカーによって偏向されなかった電子ビーム２０は、偏向器２１２（共通ブランキング機構）によって、偏向されなければ、図１に示すように制限アパーチャ部材２０６の中心の穴を通過する。かかる個別ブランキング機構のＯＮ／ＯＦＦと共通ブランキング機構のＯＮ／ＯＦＦとの組み合わせによって、ブランキング制御が行われ、ビームのＯＮ／ＯＦＦが制御される。このように、制限アパーチャ部材２０６は、個別ブランキング機構或いは共通ブランキング機構によってビームＯＦＦの状態になるように偏向された各ビームを遮蔽する。そして、ビームＯＮになってからビームＯＦＦになるまでに形成された、制限アパーチャ部材２０６を通過したビームにより１回分のショットをさらに分割した照射ステップのビームが形成される。制限アパーチャ部材２０６を通過したマルチビーム２０は、対物レンズ２０７により焦点が合わされ、所望の縮小率のパターン像となり、偏向器２０８によって、制限アパーチャ部材２０６を通過した各ビーム（マルチビーム２０全体）が同方向にまとめて偏向され、各ビームの試料１０１上のそれぞれの照射位置に照射される。また、例えばＸＹステージ１０５が連続移動している時、ビームの照射位置がＸＹステージ１０５の移動に追従するように偏向器２０８によって制御される。一度に照射されるマルチビーム２０は、理想的にはアパーチャ部材２０３の複数の穴の配列ピッチに上述した所望の縮小率を乗じたピッチで並ぶことになる。描画装置１００は、ショットビームを連続して順に照射していくラスタースキャン方式で描画動作を行い、所望のパターンを描画する際、パターンに応じて必要なビームがブランキング制御によりビームＯＮに制御される。
【０１７６】
判定工程（Ｓ１２４）として、描画制御部７２は、全ショットが終了したかどうかを判定する。そして、全ショットが終了していれば終了し、まだ全ショットが終了していない場合には階調値Ｎ算出工程（Ｓ１０６）に戻り、全ショットが終了するまで、階調値Ｎ算出工程（Ｓ１０６）から判定工程（Ｓ１２４）を繰り返す。
【０１７７】
実施の形態２における描画動作は図１１及び図１１での説明と同様である。また、実施の形態２におけるストライプ内の描画動作の一例は図１２から図１５で説明した内容と同様の内容が適用できる。
る。
【０１７８】
以上のように、実施の形態２によれば、実施の形態１の効果の他に、さらに、回路設置スペースの制限を維持しながら照射時間制御の精度、ひいては照射量制御の精度を向上できる。また、個別ブランキング機構のロジック回路４１が１ビットのデータ量なので、消費電力も抑制できる。
【０１７９】
実施の形態３．
上述した実施の形態２では、ｎ回の照射ステップ用のデータを例えば大きい順にデータ転送する場合を説明したが、これに限るものでない。実施の形態３では、複数の照射ステップ用のデータを組み合わせて転送する場合について説明する。実施の形態３における装置構成は、図１６と同様である。また、実施の形態３におけるブランキングプレートの構成の一例を示す上面図は図１７と同様である。なお、図１７では、４ビットのパラレル配線で接続されるように示されているが、実施の形態３では、後述するように８ビットのパラレル配線で接続される。また、実施の形態３における描画方法の要部工程を示すフローチャート図は、図２０と同様である。また、以下、特に説明する点以外が内容は、実施の形態２と同様である。
【０１８０】
各ビームのｋ−１ビット目（ｋ−１桁目）のＯＮ／ＯＦＦデータの転送をｋビット目（ｋ桁目）の照射ステップと並列に行うことで、データ転送の時間を照射ステップの照射時間内に含めることができる。しかし、ｋが小さくなってくると、照射ステップの照射時間が短くなるので、ｋ−１ビット目（ｋ−１桁目）のＯＮ／ＯＦＦデータの転送を照射ステップの照射時間内に含めることが困難になってくる。そこで、実施の形態３では、照射時間が長い桁と短い桁とをグループ化する。これにより、次のグループのデータ転送時間を照射ステップ中のグループ化された照射時間の合計内に含めることができる。グループ化は、グループ化された照射時間の合計間の差がより均一に近づくように複数のグループを設定すると好適である。例えば、ｎ桁目（ｎビット目）と１桁目（１ビット目）とのグループ、ｎ−１桁目（ｎ−１ビット目）と２桁目（２ビット目）とのグループ、ｎ−２桁目（ｎ−２ビット目）と３桁目（３ビット目）とのグループ、・・・といったようにグループ化すると好適である。このように、各ビーム用の個別ブランキング制御を、例えば２ビットの制御信号によって制御する。
【０１８１】
図２４は、実施の形態３におけるシフトレジスタ群の接続状態の一例と比較例におけるシフトレジスタ群の接続状態の一例とを示す図である。図２４（ａ）及び図２４（ｂ）では、制御回路４１内のシフトレジスタ４０以外の回路について図示を省略している。比較例では、図２４（ａ）に示すように、行毎のグループのシフトレジスタ群（第１のシフトレジスタ群）がすべて直列に接続した場合の一部を示している。図２４（ａ）の例では、例えば、図１７に示す上側から１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７のシフトレジスタ４０のすべてが２ビットのパラレル配線で直列に接続された場合を示す。シリアル・パラレル変換部２８は、２ビットのパラレル配線で行毎のグループのシフトレジスタ群の１つ（シリアル・パラレル変換部２８側の端部のシフトレジスタ４０）に接続される。なお、図２４（ａ）の例では、８つの個別ブランキング機構４７のうち、６つの個別ブランキング機構４７について示し、残りは省略している。また、図２４（ａ）の例では、１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７を通過する各ビームを、例えば、シリアル・パラレル変換部２８に近い方からビーム１、ビーム２、・・・と定義している。図２４（ａ）に示す構成では、１行目の「Ａ」に例えば８つの個別ブランキング機構４７が配置される場合、シフトレジスタ４０を使ってビーム８までブランキング信号を伝達させるためには、８回のクロック動作が必要となる。よって、図２４（ａ）の例では、１回のビームショットに例えば８回のクロック動作が必要となる。
【０１８２】
これに対して、実施の形態３では、図２４（ｂ）に示すように、行毎のグループのうち、サブグループのシフトレジスタ群（第３のシフトレジスタ群）が直列に接続した場合の一部を示している。例えば、「Ａ１」で示すサブグループの例えば２つの個別ブランキング機構４７のシフトレジスタ４０が２ビットのパラレル配線で直列に接続される。同時に、例えば、「Ａ２」で示すサブグループの例えば２つの個別ブランキング機構４７のシフトレジスタ４０が２ビットのパラレル配線で直列に接続される。シリアル・パラレル変換部２８は、８ビットのパラレル配線で行毎のグループのシフトレジスタ群のうち、サブグループ毎の１つずつ（サブグループ毎のシリアル・パラレル変換部２８側の端部のシフトレジスタ４０）に接続される。その他のグループについても同様である。
【０１８３】
言い換えれば、各シリアル・パラレル変換部２８は、シフトレジスタ４０がデータ処理するビット数にサブグループ数を乗じた数のパラレル配線によって、それぞれ、対応するグループ内の各サブグループのシフトレジスタ群（第３のシフトレジスタ群）と接続される。
【０１８４】
なお、図２４（ｂ）の例では、図２４（ａ）と同様、８つの個別ブランキング機構４７のうち、６つの個別ブランキング機構４７について示し、残りは省略している。また、図２４（ｂ）の例では、１行目の「Ａ」で示す例えば８つの個別ブランキング機構４７を通過する各ビームを、例えば、シリアル・パラレル変換部２８に近い方からビーム１、ビーム２、・・・と定義している。図２４（ｂ）に示す構成では、１行目の「Ａ」に例えば８つの個別ブランキング機構４７が配置される場合、シフトレジスタ４０を使ってビーム８までブランキング信号を伝達させるためには、直列に接続された２つずつのシフトレジスタ４０によって構成される４つのサブグループが並列に接続されているので、２回のクロック動作で足りることになる。よって、クロック動作をサブグループ数Ｋ分の１に低減できる。ここでは、クロック動作を１／４に低減できる。
【０１８５】
よって、単位時間あたりのクロック動作回数を低減でき、発熱量を抑制（或いは低減）できる。その結果、ブランキングプレートの発熱量を抑制（或いは低減）できる。よって、高速動作させることが可能にできる。さらに、ビーム本数が増加し、１行に配置されるシフトレジスタ数が増加しても、サブグループ数を増やすことでブランキングプレートの発熱量の抑制及び高速動作を可能にできる。例えば、ビーム本数が増えた場合でもクロック動作回数を増やさずに発熱量を１／Ｋにできる。或いは、同じ発熱量でＫ倍の高速動作を可能にできる。
【０１８６】
さらに、実施の形態３では、グループ毎に１組のシリアル・パラレル変換部２８とパッド２９の組を接続する。そのため、サブグループ数を増やしてもシリアル・パラレル変換部２８とパッド２９の組数は増加しないようにできる。よって、パッド間隔が狭くなりすぎて配置することが困難となるといった問題を回避できる。
【０１８７】
さらに、実施の形態３では、実施の形態２と同様、図１７及び図２４（ｂ）に示すように、各サブグループ内の直列接続されたシフトレジスタ群の各シフトレジスタ４０は同一ピッチで配置されると好適である。これにより、サブグループ内の直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、インピーダンスを合わせることができ、クロックに対する信号の伝達遅延を均一にできる。よって、信号の伝達タイミングを合わせることができる。さらに、実施の形態３では、図１７に示すように、例えば、８行×８列に配列された複数の個別ブランキング機構４７の各行について、第１サブグループ（Ａ１，Ｂ１，・・・，Ｈ１）と第２サブグループ（Ａ２，Ｂ２，・・・，Ｈ２）と第３サブグループ（Ａ３，Ｂ３，・・・，Ｈ３）と第４サブグループ（Ａ４，Ｂ４，・・・，Ｈ４）とが１つずつ順に並び、かかる配列を繰り返すように個別ブランキング機構４７、言い換えればシフトレジスタ４０が同一ピッチで配置される。よって、ブランキングプレート２０４上に２次元に配列されたすべてのシフトレジスタについて、直列接続されるシフトレジスタ間の配線長さを実質的に同一にできる。よって、マルチビームの各ショットにおいて、クロックに対する信号の伝達遅延を均一にできる。
【０１８８】
さらに、実施の形態３では、図１７に示すように、グループ毎に、当該グループ内の複数のサブグループは、それぞれ同数のシフトレジスタ群（第３のシフトレジスタ群）によってグループ化されると好適である。サブグループ間でシフトレジスタ数が異なると、各ショットを行う際、シフトレジスタ数が多いサブグループのクロック動作回数に動作速度が律速される。よって、実施の形態２のようにサブグループ間でのシフトレジスタ数を統一することで、クロック動作回数を低減できる。
【０１８９】
図２５は、実施の形態３における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。図２５において、描画装置１００本体内のブランキングプレート２０４に配置された個別ブランキング制御用の各ロジック回路４１に、さらに、セレクタ４８が追加された点、および各ビーム用の個別ブランキング制御を、例えば２ビットの制御信号によって制御する点、以外は図１９と同様である。ここでは、例えば、２つの照射ステップを組み合わせて１つのグループに設定する場合を示している。そのため、グループ内の各照射ステップ用に１ビットずつ制御信号として使用する。よって、グループ毎に２ビットの制御信号を用いる。制御信号を２ビットとしてもビームオフオン用の制御回路は、１０ビットで照射量制御を行う回路に比べロジック回路自体を圧倒的に小さくできる。よって、（共通ブランキング機構の使用で）ブランキング制御の応答性を向上させながら（ブランキングアパーチャ上の回路の）設置面積を小さくできる。言い換えれば、設置スペースが狭いブランキングプレート２０４上にロジック回路を配置する場合でも、より小さいビームピッチを実現しつつ、照射量制御の精度を向上できる。
【０１９０】
図２６は、実施の形態３における１ショット中の照射ステップの一部についてのビームＯＮ／ＯＦＦ切り替え動作を示すフローチャート図である。図２６では、例えば、マルチビームを構成する複数のビームのうち、１つのビーム（ビーム１）について示している。ここでは、例えば、ビーム１のｎビット目（ｎ桁目）と１ビット目（１桁目）のグループからｎ−１ビット目（ｎ−１桁目）と２ビット目（２桁目）のグループまでの照射ステップについて示している。照射時間配列データは、例えば、ｎビット目（ｎ桁目）が”１”、１ビット目（１桁目）が”１”、ｎ−１ビット目（ｎ−１桁目）が”０”、２ビット目（１桁目）が”１”の場合を示している。
【０１９１】
まず、ｎビット目（ｎ桁目）と１ビット目（１桁目）のグループのリード信号の入力によって、個別レジスタ４２（個別レジスタ信号１（ｎ桁目）及び個別レジスタ信号２（１桁目））は、格納されているｎビット目（ｎ桁目）と１ビット目（１桁目）のデータに従ってＯＮ／ＯＦＦ信号を並列に（パラレル転送信号として）出力する。実施の形態３では、２ビット信号なので、信号を選択して切り替える必要がある。
図２６では、まず、セレクタ４８で個別レジスタ信号１のデータが選択され、ｎビット目（ｎ桁目）のＯＮ信号が個別アンプに出力される。次に、個別レジスタ４２の出力は、セレクタ４８の切り替えによって個別レジスタ２のデータが選択され、ｎビット目（ｎ桁目）の出力から１ビット目（１桁目）の出力に切り替える。以下、照射ステップ毎にこの切り替えを順次繰り返す。
【０１９２】
ｎビット目（ｋ桁目）のデータがＯＮデータであるので、個別アンプ４６（個別アンプ１）はＯＮ電圧を出力し、ビーム１用のブランキング電極２４にＯＮ電圧を印加する。一方、共通ブランキング用のロジック回路１３２内では、１０ビットの各照射ステップのタイミングデータに従って、ＯＮ／ＯＦＦを切り替える。共通ブランキング機構では、各照射ステップの照射時間だけＯＮ信号を出力する。例えば、Δ＝１ｎｓとすれば、１回目の照射ステップ（例えば１０桁目（１０ビット目））の照射時間がΔ×５１２＝５１２ｎｓとなる。２回目の照射ステップ（例えば１桁目（１ビット目））の照射時間がΔ×１＝１ｎｓとなる。３回目の照射ステップ（例えば９桁目（９ビット目））の照射時間がΔ×２５６＝２５６ｎｓとなる。４回目の照射ステップ（例えば２桁目（２ビット目））の照射時間がΔ×２＝２ｎｓとなる。以下、同様に、各グループの桁目（各ビット目）の照射時間だけＯＮとなる。ロジック回路１３２内では、レジスタ５０に各照射ステップのタイミングデータが入力されると、レジスタ５０がｋ桁目（ｋビット目）のＯＮデータを出力し、カウンタ５２がｋ桁目（ｋビット目）の照射時間をカウントし、かかる照射時間の経過時にＯＦＦとなるように制御される。以下、グループ毎に順にビームの照射が行われる。
【０１９３】
以上のように、実施の形態３によれば、データ転送時間を照射ステップ中のグループ化された照射時間の合計内に含めることができる。
【０１９４】
なお、上記の実施の形態３では、２個のデータの切り替えをセレクタを用いて切り替える構成としているが、セレクタを用いずに順にシフトレジスタで転送されるように構成しても効果的である。
【０１９５】
また、上記の実施の形態３では、２個の照射ステップをグループ化した場合の形態を説明したが、これに限定されるものではない。例えば、３個の照射ステップをグループ化した場合には、データ転送時間と照射ステップ中のグループ化された照射時間の合計時間がより均一化できる。さらに、グループ化する照射ステップを増やすとより均一化が可能である。例えば、照射ステップを２進数の各桁とした場合、グループ化する照射ステップを３個あるいは４個にすると十分な均一化効果が得られる。ただし、個数を増やすとその分必要なレジスタが増加し、その結果回路面積も増加することになるので、何個の照射ステップをグループ化するかは要求に合わせて適宜選択されると良い。
具体的な実施形態は上述の内容に限定されるものではなく、グループデータの転送時間を照射ステップ中のグループ化された照射時間の合計内に含めるようにするという本発明の骨子に従って種々の実施形態が選択できる。
【０１９６】
実施の形態４．
上述した実施の形態２，３では、個別ブランキング制御用のブランキングプレート２０４と共通ブランキング用の偏向器２１２とを用いて、ビーム毎に、１ショットを分割した複数回の照射の各回の照射ステップ（分割ショット）についてブランキング制御をおこなったが、これに限るものではない。実施の形態４では、共通ブランキング用の偏向器２１２を用いずに個別ブランキング制御用のブランキングプレート２０４を用いてビーム毎に、１ショットを分割した複数回の照射の各回の照射ステップについてブランキング制御をおこなう構成について説明する。
【０１９７】
図２７は、実施の形態４における描画装置の構成を示す概念図である。図２７において、偏向器２１２が無くなった点、ロジック回路１３２の出力がブランキングプレート２０４に接続される点、以外は、図１６と同様である。また、実施の形態４におけるブランキングプレートの構成の一例を示す上面図は図１７と同様である。また、実施の形態４における描画方法の要部工程は、図２０と同様である。以下、特に説明する点以外の内容は、実施の形態２と同様である。
【０１９８】
図２８は、実施の形態４における個別ブランキング制御回路と共通ブランキング制御回路の内部構成を示す概念図である。図２８において、偏向器２１２が無くなった点、ＡＮＤ演算器４４（論理積回路）に偏向制御回路１３０からの信号の代わりにロジック回路１３２の出力信号が入力される点、以外の内容は図１９と同様である。
【０１９９】
個別ビームＯＮ／ＯＦＦ切り替え工程（Ｓ１１６）として、マルチビームのうち、それぞれ対応するビームに対して個別にビームのＯＮ／ＯＦＦ制御信号を出力するシフトレジスタ４０と個別レジスタ４２を有する複数のロジック回路（第１のロジック回路）を用いて、ビーム毎に、複数回の照射の各回の照射について、当該ビーム用のロジック回路（第１のロジック回路）によりビームのＯＮ／ＯＦＦ制御信号（第１のＯＮ／ＯＦＦ制御信号）を出力する。具体的には、上述したように、各ビームの個別レジスタ４２は、ｋビット目（ｋ桁目）のデータを入力すると、そのデータに従って、ＯＮ／ＯＦＦ信号をＡＮＤ演算器４４に出力する。ｋビット目（ｋ桁目）のデータが”１”であればＯＮ信号を、”０”であればＯＦＦ信号を出力すればよい。
【０２００】
そして、共通ビームＯＮ／ＯＦＦ切り替え工程（Ｓ１１８）として、ビーム毎に、複数回の照射の各回の照射について、個別ブランキング用のロジック回路によりビームのＯＮ／ＯＦＦ制御信号の切り替えが行われた後、マルチビーム全体に対して一括してビームのＯＮ／ＯＦＦ制御信号を出力するロジック回路１３２（第２のロジック回路）を用いて当該照射に対応する照射時間だけビームＯＮの状態になるようにビームのＯＮ／ＯＦＦ制御信号（第２のＯＮ／ＯＦＦ制御信号）を出力する。具体的には、共通ブランキング用のロジック回路１３２内では、１０ビットの各照射ステップのタイミングデータに従って、ＯＮ／ＯＦＦを切り替える。ロジック回路１３２は、かかるＯＮ／ＯＦＦ制御信号をＡＮＤ演算器４４に出力する。ロジック回路１３２では、各照射ステップの照射時間だけＯＮ信号を出力する。
【０２０１】
そして、ブランキング制御工程として、ＡＮＤ演算器４４は、個別ビーム用のＯＮ／ＯＦＦ制御信号と共通ビーム用のＯＮ／ＯＦＦ制御信号とが共にＯＮ制御信号である場合に、当該ビームについて、当該照射に対応する照射時間だけビームＯＮの状態になるようにブランキング制御を行う。ＡＮＤ演算器４４は、個別ビーム用と共通ビーム用のＯＮ／ＯＦＦ制御信号が共にＯＮ制御信号である場合に、アンプ４６にＯＮ信号を出力し、アンプ４６は、ＯＮ電圧を個別ブランキング偏向器の電極２４に印加する。それ以外では、ＡＮＤ演算器４４は、アンプ４６にＯＦＦ信号を出力し、アンプ４６は、ＯＦＦ電圧を個別ブランキング偏向器の電極２４に印加する。このように、個別ブランキング偏向器の電極２４（個別ブランキング機構）は、個別ビーム用と共通ビーム用のＯＮ／ＯＦＦ制御信号が共にＯＮ制御信号である場合に、当該ビームについて、当該照射に対応する照射時間だけビームＯＮの状態になるように個別にビームのＯＮ／ＯＦＦ制御を行う。
【０２０２】
なお、個別ブランキング回路はブランキングプレートの広い範囲に配置されるため、回路による遅延、あるいは、配線長による遅延などにより、個別ブランキング回路の動作にはどうしても時間的なずれが生じるが、このような応答速度のずれによる個別ブランキング回路の動作が収まったところで、共通ブランキングからビームON信号を供給するようにすれば、個別の回路の遅延等による不安定なビーム照射が避けられる。
【０２０３】
以上のように、共通ブランキング用の偏向器２１２を用いずに個別ブランキング制御用のブランキングプレート２０４を用いても実施の形態１と同様、回路設置スペースの制限を維持することができる。また、個別ブランキング用のロジック回路４１が１ビットのデータ量なので、消費電力も抑制できる。また、共通ブランキング用の偏向器２１２が省略できるメリットもある。
【０２０４】
なお、本実施形態において、共通ブランキング用のロジック回路１３２は独立に製作されても良いが、ブランキングプレートの周辺部分に設置して一体構造の集積回路として製作することも可能である。ブランキングプレートの周辺部分に設置すれば、個別ブランキング回路への配線長が短くでき、正確なタイミング制御が容易になるという利点がある。
【０２０５】
なお、上述した例では、個別ブランキング用のロジック回路４１が１ビットのデータ量の場合を示したが、これに限るものではなく、実施の形態４の構成は、実施の形態３のように２ビットのデータ量の場合についても適用できる。また、実施の形態４の構成は、その他の実施の形態においても適用できる。
【０２０６】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。上述した例では、シフトレジスタ４０に１０ビットの制御信号が入力される場合を示したが、ビット数は、適宜設定すればよい。例えば、２ビット、或いは３ビット〜９ビットの制御信号を用いてもよい。かかる場合には、各サブグループにおける、直列接続されるシフトレジスタ４０同士間、および直列接続されるシフトレジスタ４０の端部のシフトレジスタ４０とシリアル・パラレル変換部２８との間は、設定されたビット数のパラレル配線により接続されればよい。なお、１１ビット以上の制御信号を用いてもよい。
【０２０７】
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、描画装置１００を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
【０２０８】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのマルチ荷電粒子ビーム描画装置及び方法は、本発明の範囲に包含される。
【符号の説明】
【０２０９】
２０  マルチビーム
２２  穴
２４，２６  電極
２８  シリアル・パラレル変換部
２９  パッド
３０  描画領域
３２  ストライプ領域
４０  シフトレジスタ
４１  制御回路
４２  レジスタ
４６  アンプ
４７  個別ブランキング機構
４８  カウンタ
６０  面積密度算出部
６２  照射時間算出部
６４  Ｎ算出部
６５  データ加工部
６６  ビット変換部
６８  転送処理部
７２  描画制御部
１００  描画装置
１０１，３４０  試料
１０２  電子鏡筒
１０３  描画室
１０５  ＸＹステージ
１１０  制御計算機
１１２  メモリ
１３０  偏向制御回路
１３９  ステージ位置検出器
１４０，１４２  記憶装置
１５０  描画部
１６０  制御部
２００  電子ビーム
２０１  電子銃
２０２  照明レンズ
２０３  アパーチャ部材
２０４  ブランキングプレート
２０５  縮小レンズ
２０６  制限アパーチャ部材
２０７  対物レンズ
２０８  偏向器
２１０  ミラー
【図１】
2015095539.tif 000005
【図２】
2015095539.tif 000006
【図３】
2015095539.tif 000007
【図４Ａ】
2015095539.tif 000008
【図４Ｂ】
2015095539.tif 000009
【図５】
2015095539.tif 000010
【図６】
2015095539.tif 000011
【図７】
2015095539.tif 000012
【図８】
2015095539.tif 000013
【図９】
2015095539.tif 000014
【図１０】
2015095539.tif 000015
【図１１】
2015095539.tif 000016
【図１２】
2015095539.tif 000017
【図１３】
2015095539.tif 000018
【図１４】
2015095539.tif 000019
【図１５】
2015095539.tif 000020
【図１６】
2015095539.tif 000021
【図１７】
2015095539.tif 000022
【図１８】
2015095539.tif 000023
【図１９】
2015095539.tif 000024
【図２０】
2015095539.tif 000025
【図２１】
2015095539.tif 000026
【図２２】
2015095539.tif 000027
【図２３】
2015095539.tif 000028
【図２４】
2015095539.tif 000029
【図２５】
2015095539.tif 000030
【図２６】
2015095539.tif 000031
【図２７】
2015095539.tif 000032
【図２８】
2015095539.tif 000033