(57)【要約】【課題】画面の輝度傾斜を抑え表示品位の優れた表示装置及び表示装置の駆動方法を提供する。【解決手段】発光素子１５と画素回路６とコントローラ２とを含むアクティブマトリクス型表示装置であって、画素回路は、出力スイッチ１３と、駆動トランジスタ１１と、保持容量１４と、画素スイッチ１２とを備え、コントローラは、駆動トランジスタを初期化するリセット動作と、駆動トランジスタの閾値電圧をキャンセルするキャンセル動作と、駆動トランジスタの移動度を補正し、保持容量に映像電圧信号に応じた電位を保持する補正動作と、映像電圧信号に応じた駆動電流を表示素子に供給する発光動作と、を制御し、補正動作における映像電圧信号の書き込みの際、走査線から供給する画素スイッチをオン状態からオフ状態に遷移させる制御信号の波形を鈍らせる表示装置である。【選択図】図４
2015102793.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、前記発光素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配置された複数の画素部と、前記画素部の配列する行に沿って配置された複数の走査線と、前記画素部の配列する列に沿って配置された複数の映像信号配線と、前記画素部の配列する行または列に沿って配置された複数のリセット電源配線と、第１電源線および第２電源線と、前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、前記映像信号配線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、前記走査線駆動回路と信号線駆動回路との駆動動作を制御するコントローラと、を具備する表示装置であって、
前記画素回路は、
第１端子が前記リセット電源配線に接続され、第２端子が前記第１電源線に接続され、制御端子が第１走査線に接続された出力スイッチと、
第１端子が前記発光素子の陽極に接続され、第２端子が前記リセット電源配線に接続された駆動トランジスタと、
前記駆動トランジスタの制御端子と第１端子との間に接続された保持容量と、
第１端子が前記駆動トランジスタの制御端子に接続され、第２端子が前記映像信号配線に接続され、制御端子が第２走査線に接続され、前記映像信号配線から映像電圧信号を取り込み前記保持容量に保持する画素スイッチと、を備え、
前記コントローラは、
前記映像信号配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化するリセット動作と、
前記駆動トランジスタの制御端子に前記映像信号配線から初期化電位を印加した状態で、前記第１電源線から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値電圧をキャンセルするキャンセル動作と、
前記映像信号配線から前記駆動トランジスタの制御端子に前記画素スイッチを通して、前記映像電圧信号を書き込むと同時に、前記第１電源線から前記駆動トランジスタに電流を流すことで、前記駆動トランジスタの移動度を補正し、前記保持容量に前記映像電圧信号に応じた電位を保持する補正動作と、
前記第１電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給する発光動作と、を制御し、
前記補正動作における前記映像電圧信号の書き込みの際、前記走査線から供給する前記画素スイッチをオン状態からオフ状態に遷移させる制御信号の波形を鈍らせる、
表示装置。
【請求項２】
前記補正動作における前記映像電圧信号の書き込みの際、前記走査線から供給する前記制御信号の前記画素スイッチをオン状態からオフ状態に遷移させる時間は、オフ状態からオン状態に遷移させる時間よりも長い、請求項１に記載の表示装置。
【請求項３】
前記リセット動作及びキャンセル動作における、前記走査線から供給する前記制御信号の前記画素スイッチをオン状態からオフ状態に遷移させる時間は、オフ状態からオン状態に遷移させる時間と略同じである、請求項２に記載の表示装置。
【請求項４】
前記補正動作において前記画素スイッチをオン状態からオフ状態に遷移させる際、前記走査線から供給する前記制御信号はオン状態のレベルから、一旦オン状態のレベルとオフ状態のレベルの間の中間電位レベルに遷移して保持した後、オフ状態のレベルに遷移する、請求項１に記載の表示装置。
【請求項５】
前記リセット動作及びキャンセル動作においては、前記画素スイッチを前記中間電位レベルに保持することなく、オン状態からオフ状態に遷移させる、請求項４に記載の表示装置。
【請求項６】
前記中間電位レベルの電圧を供給する第３の電源線を更に備える、請求項４に記載の表示装置。
【請求項７】
発光素子と、前記発光素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配置された複数の画素部と、前記画素部の配列する行に沿って配置された複数の走査線と、前記画素部の配列する列に沿って配置された複数の映像信号配線と、前記画素部の配列する行または列に沿って配置された複数のリセット電源配線と、第１電源線および第２電源線と、前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、前記映像信号配線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、前記走査線駆動回路と信号線駆動回路との駆動動作を制御するコントローラと、を具備する表示装置の駆動方法であって、
前記画素回路は、
第１端子が前記リセット電源配線に接続され、第２端子が前記第１電源線に接続され、制御端子が第１走査線に接続された出力スイッチと、
第１端子が前記発光素子の陽極に接続され、第２端子が前記リセット電源配線に接続された駆動トランジスタと、
前記駆動トランジスタの制御端子と第１端子との間に接続された保持容量と、
第１端子が前記駆動トランジスタの制御端子に接続され、第２端子が前記映像信号配線に接続され、制御端子が第２走査線に接続され、前記映像信号配線から映像電圧信号を取り込み前記保持容量に保持する画素スイッチと、を備え、
リセット動作として、前記映像信号配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化し、
キャンセル動作として、前記駆動トランジスタの制御端子に前記映像信号配線から初期化電位を印加した状態で、前記第１電源線から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値電圧をキャンセルし、
補正動作として、前記映像信号配線から前記駆動トランジスタの制御端子に前記画素スイッチを通して、前記映像電圧信号を書き込むと同時に、前記第１電源線から前記駆動トランジスタに電流を流すことで、前記駆動トランジスタの移動度を補正し、前記保持容量に前記映像電圧信号に応じた電位を保持し、
発光動作として、前記第１電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給し、
前記補正動作における前記映像電圧信号の書き込みの際、前記走査線から供給する前記画素スイッチをオン状態からオフ状態に遷移させる制御信号の波形を鈍らせる、
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、バックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地での使用にも適しているという特徴を有している。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられた複数の画素を備えている。各画素は、自己発光素子である有機ＥＬ素子、及び有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。
【０００５】
ところで、有機ＥＬ表示装置では、画素回路に設けられた駆動トランジスタの特性ばらつきにより、表示輝度にばらつきが生じ画質低下を招く。そのため、この輝度のばらつきを補償する回路を含んだ画素回路が提案されている（たとえば、特許文献１〜３）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第６，２２９，５０６号明細書
【特許文献２】特開２００５−０３１６３０号公報
【特許文献３】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一方、有機ＥＬ表示装置では、上述の表示輝度のばらつきの他に、表示される輝度が画面の左右で異なる輝度傾斜が発生する。
本発明の目的は、画面の輝度傾斜を抑え表示品位の優れた表示装置及び表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００８】
一実施形態に係る表示装置は、発光素子と、前記発光素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配置された複数の画素部と、前記画素部の配列する行に沿って配置された複数の走査線と、前記画素部の配列する列に沿って配置された複数の映像信号配線と、前記画素部の配列する行または列に沿って配置された複数のリセット電源配線と、第１電源線および第２電源線と、前記複数の走査線に順次制御信号を供給して画素部を行単位で線順次走査する走査線駆動回路と、前記映像信号配線に前記線順次走査に合せて映像電圧信号を供給する信号線駆動回路と、前記走査線駆動回路と信号線駆動回路との駆動動作を制御するコントローラと、を具備する表示装置であって、前記画素回路は、第１端子が前記リセット電源配線に接続され、第２端子が前記第１電源線に接続され、制御端子が第１走査線に接続された出力スイッチと、第１端子が前記発光素子の陽極に接続され、第２端子が前記リセット電源配線に接続された駆動トランジスタと、前記駆動トランジスタの制御端子と第１端子との間に接続された保持容量と、第１端子が前記駆動トランジスタの制御端子に接続され、第２端子が前記映像信号配線に接続され、制御端子が第２走査線に接続され、前記映像信号配線から映像電圧信号を取り込み前記保持容量に保持する画素スイッチと、を備え、前記コントローラは、前記映像信号配線から前記駆動トランジスタの制御端子に初期化電位を印加し、前記リセット電源配線から前記駆動トランジスタの第１端子にリセット電位を印加して駆動トランジスタを初期化するリセット動作と、前記駆動トランジスタの制御端子に前記映像信号配線から初期化電位を印加した状態で、前記第１電源線から前記駆動トランジスタに電流を流し、前記駆動トランジスタの閾値電圧をキャンセルするキャンセル動作と、前記映像信号配線から前記駆動トランジスタの制御端子に前記画素スイッチを通して、前記映像電圧信号を書き込むと同時に、前記第１電源線から前記駆動トランジスタに電流を流すことで、前記駆動トランジスタの移動度を補正し、前記保持容量に前記映像電圧信号に応じた電位を保持する補正動作と、前記第１電源線から前記駆動トランジスタを通して前記映像電圧信号に応じた駆動電流を前記表示素子に供給する発光動作と、を制御し、前記補正動作における前記映像電圧信号の書き込みの際、前記走査線から供給する前記画素スイッチをオン状態からオフ状態に遷移させる制御信号の波形を鈍らせる表示装置である。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る表示装置を概略的に示す平面図である。
【図２】第１の実施形態に係る表示装置の表示画素の等価回路を示す図である。
【図３】第１の実施形態に係る表示装置の表示動作時の走査線駆動回路の制御信号を示すタイミングチャートである。
【図４】第１の実施形態に係る表示装置の駆動方法を説明するための図である。
【図５】第１の実施形態に係る表示装置の駆動方法を実現するための制御信号変換回路を示す図である。
【図６】第１の実施形態に係る表示装置のシフトレジスタの出力バッファを示す図である。
【図７】第１の実施形態に係る表示装置の駆動方法を実現するための制御信号変換シーケンスを示す図である。
【図８】第２の実施形態に係る表示装置の駆動方法を説明するための図である。
【図９】第２の実施形態に係る表示装置の駆動方法を実現するための制御信号変換回路を示す図である。
【図１０】第２の実施形態に係る表示装置の駆動方法を実現するための制御信号変換シーケンスを示す図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。  
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１１】
[第１の実施形態]  
図１は、第１の実施形態に係る表示装置を概略的に示す平面図である。図１に示すように、表示装置は、有機ＥＬパネル１およびこの有機ＥＬパネル１の動作を制御するコントローラ２を備えている。
有機ＥＬパネル１は、表示領域３、走査線駆動回路４ａ、走査線駆動回路４ｂ、及び信号線駆動回路５を有する。
【００１２】
表示領域３は、ガラス板等の光透過性を有する絶縁基板上にマトリクス状に配列されたｍ×ｎ個の表示画素ＰＸを備えている。そして、表示画素ＰＸの配列する行に沿って第１走査線Ｇａ（１〜ｍ）、第２走査線Ｇｂ（１〜ｍ）、及びリセット電源線ＲＳＴ（１〜ｍ）が配置され、各表示画素に接続されている。また、表示画素ＰＸの配列する列に沿ってｎ本の映像信号配線Ｓｉｇ（１〜ｎ）が配置され、列毎の各表示画素に接続されている。更に、高電位の電源線Ｖｄｄと、低電位の電源線Ｖｓｓとが各表示画素に接続されている。
【００１３】
走査線駆動回路４ａは、第１走査線Ｇａ（１〜ｍ）、第２走査線Ｇｂ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する。走査線駆動回路４ｂは、リセット電源線ＲＳＴ（１〜ｍ）にリセット電圧ＶＲＳＴを出力する。信号線駆動回路５は、複数の映像信号配線Ｓｉｇ（１〜ｎ）を駆動する。走査線駆動回路４ａ、４ｂ、および信号線駆動回路５は、表示領域３の外側で絶縁基板上に一体的に形成され、コントローラ２とともに制御部を構成している。
【００１４】
なお、表示領域３の各行において、Ｒ（赤）表示用、Ｇ（緑）表示用、Ｂ（青）表示用の３つ表示画素ＰＸが交互に並んで設けられている。
【００１５】
図２は、第１の実施形態に係る表示装置の表示画素の等価回路を示す図である。画素部として機能する各表示画素ＰＸは、自己発光素子である有機ＥＬ素子１５、およびこの有機ＥＬ素子１５に駆動電流を供給する画素回路６を含んでいる。
【００１６】
図２に示す表示画素ＰＸの画素回路６は、電圧信号からなる映像信号に応じて有機ＥＬ素子１５の発光を制御する電圧信号方式の画素回路である。画素回路６は、駆動トランジスタ１１、画素スイッチ１２、出力スイッチ１３、およびキャパシタとしての保持容量１４を有している。更に、画素回路６は、走査線駆動回路４ｂ内に設けられたリセットスイッチ１６からリセット電圧ＶＲＳＴが出力されるリセット電源線ＲＳＴに接続されている。
【００１７】
第１の実施形態に係る表示装置において、駆動トランジスタ１１、画素スイッチ１２、及び出力スイッチ１３は、ここでは同一導電型、例えばＮチャネル型のＴＦＴ（薄膜トランジスタ）により構成されている。また、駆動トランジスタ１１および各スイッチをそれぞれ構成する薄膜トランジスタは、全て同一工程、同一層構造で形成され、例えば、半導体層にＩＧＺＯ、ａ−Ｓｉ、あるいはポリシリコンを用いたトップゲート構造の薄膜トランジスタである。なお、各スイッチは、Ｎチャネル型に限らず、スイッチとして機能すれば、Ｐチャネル型としてもよい。
【００１８】
駆動トランジスタ１１、画素スイッチ１２、出力スイッチ１３、リセットスイッチ１６の各々は、第１端子、第２端子、および制御端子を有する。以下の記載では、これら第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートと表現することがある。
【００１９】
表示画素ＰＸの画素回路６において、例えば緑（Ｇ）表示用の表示画素ＰＸでは、駆動トランジスタ１１、および出力スイッチ１３は、高電位の電源線Ｖｄｄと低電位の電源線Ｖｓｓとの間で有機ＥＬ素子１５と直列に接続されている。電源線Ｖｄｄは例えば１０Ｖの電位に設定され、電源線Ｖｓｓは、例えば−４Ｖの電位に設定される。
【００２０】
出力スイッチ１３において、その第２端子、ここではドレインが電源線Ｖｄｄに接続され、第１端子、ここではソースがリセット電源線ＲＳＴおよび駆動トランジスタ１１の第２端子、ここではドレインに接続され、制御端子、ここではゲートが第２走査線Ｇｂに接続されている。これにより、出力スイッチ１３は、第２走査線Ｇｂからの制御信号ＢＧによりオン（導通状態）、オフ（非導通状態）制御され、有機ＥＬ素子１５の発光時間を制御する。
【００２１】
駆動トランジスタ１１において、その第１端子、ここではドレインが出力スイッチ１３のソースおよびリセット電源線ＲＳＴに接続され、その第２端子、ここではソースが有機ＥＬ素子１５の一方の端子、ここでは、陽極に接続される。有機ＥＬ素子１５の陰極は、電源線Ｖｓｓに接続されている。駆動トランジスタ１１は、映像信号に応じた電流量の駆動電流を有機ＥＬ素子１５に出力する。
【００２２】
なお、出力スイッチ１３は複数の画素回路６で共有されていてもよい。その場合は、例えば、赤（Ｒ）、青（Ｂ）の表示画素ＰＸにおいては、出力スイッチ１３は設けられておらず、駆動トランジスタ１１は、有機ＥＬ素子１５とリセット電源線ＲＳＴとの間に接続されている。
【００２３】
画素スイッチ１２は、その第２端子、ここではドレインが映像信号配線Ｓｉｇに接続され、第１端子、ここではソースが駆動トランジスタ１１のゲートに接続されている。画素スイッチ１２のゲートは、信号書き込み制御用ゲート配線として機能する第１走査線Ｇａに接続され、第１走査線Ｇａから供給される制御信号ＳＧによりオン、オフ制御される。そして、画素スイッチ１２は、制御信号ＳＧに応答して、画素回路６と映像信号配線Ｓｉｇとの接続、非接続を制御し、対応する映像信号配線Ｓｉｇから映像電圧信号を画素回路６に取り込む。
【００２４】
保持容量１４は、対向する２つの端子を有し、駆動トランジスタ１１のゲートとソースとの間に接続され、映像信号により決定される駆動トランジスタ１１のゲート制御電位を保持する。
【００２５】
リセットスイッチ１６は、行毎に、走査線駆動回路４ｂに設けられ、駆動トランジスタ１１のドレインとリセット電源ＶＲＳＴとの間に接続されている。リセットスイッチ１６のゲートは、リセット制御用ゲート配線として機能する第３走査線Ｇｃに接続されている。リセットスイッチ１６は、第３走査線Ｇｃからの制御信号ＲＧに応じてオン（導通状態）、オフ（非導通状態）制御され、駆動トランジスタ１１のソース電位を初期化する。
【００２６】
一方、図１に示すコントローラ２は有機ＥＬパネル１の外部に配置されたプリント回路基板上に形成され、走査線駆動回路４ａ、４ｂおよび信号線駆動回路５を制御する。コントローラ２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
【００２７】
そして、コントローラ２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路４ａ、４ｂおよび信号線駆動回路５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号および初期化信号を信号線駆動回路５に供給する。
【００２８】
信号線駆動回路５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し、映像信号に応じた赤用映像電圧信号、緑用映像電圧信号、青用映像電圧信号を含む複数階調の階調電圧信号Ｖｓｉｇを複数の映像信号配線Ｓｉｇ（１〜ｎ）に並列的に供給する。また、信号線駆動回路５は、１水平周期ごとに、初期化電圧信号を複数の映像信号配線Ｓｉｇ（１〜ｎ）に並列的に供給する。
【００２９】
走査線駆動回路４ａは、シフトレジスタ、出力バッファ等を含み、外部から供給される垂直走査スタートパルスを順次次段に転送し、図１および図２に示すように、出力バッファを介して各行の表示画素ＰＸに２種類の制御信号、すなわち、ＳＧ（１〜ｍ）、ＢＧ（１〜ｍ）を供給する。これにより、第１走査線Ｇａ（１〜ｍ）、第２走査線Ｇｂ（１〜ｍ）は、それぞれ制御信号ＳＧ（１〜ｍ）、ＢＧ（１〜ｍ）により駆動される。
走査線駆動回路４ｂは、リセットスイッチ１６、シフトレジスタ、出力バッファ等を含み、外部から供給される垂直走査スタートパルスを順次次段に転送し生成した制御信号ＲＧ（１〜ｍ）でリセットスイッチ１６を制御し、リセット電源線ＲＳＴ（１〜ｍ）を通してリセット電圧ＶＲＳＴを各行の表示画素ＰＸに供給する。
【００３０】
次に、以上のように構成された表示装置の動作について説明する。
図３は、第１の実施形態に係る表示装置の表示動作時の走査線駆動回路４ａ、４ｂの制御信号を示すタイミングチャートである。
【００３１】
画素回路６の動作は、リセット動作、オフセットキャンセル動作、書き込み・移動度補正動作、発光動作に分けられる。なお、映像信号配線Ｓｉｇ（１〜ｎ）には１水平走査期間の前半において初期化電圧信号ＶＩＮＩが出力され、１水平走査期間の後半において階調映像電圧信号Ｖｓｉｇが出力される。
【００３２】
[リセット動作]  
リセット期間では、走査線駆動回路４ａから、出力スイッチ１３をオフ状態とするレベル（オフ電位）、ここではローレベルの制御信号ＢＧ、画素スイッチ１２をオン状態とするレベル（オン電位）、ここではハイレベルの制御信号ＳＧが出力される。また走査線駆動回路４ｂの内部では、制御信号ＲＧがリセットスイッチ１６をオン状態とするレベル、ここでは、ハイレベルとなる。
【００３３】
これにより、出力スイッチ１３がオフ（非導通状態）、画素スイッチ１２、リセットスイッチ１６がオン（導通状態）となり、リセット電源線ＲＳＴから駆動トランジスタ１１にリセット電圧ＶＲＳＴが供給され、リセット動作が開始される。即ち、駆動トランジスタ１１のソース、ドレインの電位がリセット電圧ＶＲＳＴに対応する電位、例えば、−３Ｖにリセットされ、前フレームでの電位状態が初期化される。
【００３４】
リセット期間において、映像信号配線Ｓｉｇ（１〜ｎ）から出力された初期化電圧信号ＶＩＮＩは、画素スイッチ１２を介して駆動トランジスタ１１のゲートに印加される。これにより、駆動トランジスタ１１のゲート電位は、初期化電圧信号ＶＩＮＩに対応する電位にリセットされ、前フレームでの状態から初期化される。初期化電圧信号ＶＩＮＩは、例えば、１Ｖに設定されている。
【００３５】
[オフセットキャンセル動作]  
オフセットキャンセル期間では、制御信号ＳＧおよびＢＧがオン電位（ハイレベル）、制御信号ＲＧがオフ電位（ローレベル）となる。これにより、リセットスイッチ１６がオフ（非導通状態）、画素スイッチ１２、出力スイッチ１３がオン（導通状態）となり、駆動トランジスタ１１の閾値のオフセットキャンセル動作が開始される。
【００３６】
オフセットキャンセル期間において、駆動トランジスタ１１のゲート電位は、映像信号配線Ｓｉｇ（１〜ｎ）から出力された初期化電圧信号ＶＩＮＩが画素スイッチ１２を介して印加され、ＶＩＮＩに固定される。
【００３７】
また、出力スイッチ１３はオン状態にあるため、電源線Ｖｄｄから駆動トランジスタ１１に電流が流れ込み、駆動トランジスタ１１のソース電位は、リセット期間に書き込まれた電位ＶＲＳＴを初期値とし、駆動トランジスタ１１のドレイン−ソースを通って流れ込む電流により徐々に上昇し、駆動トランジスタの閾値ばらつきが補償される。
【００３８】
オフセットキャンセル期間は、例えば数μｓｅｃ程度の時間に設定されている。オフセットキャンセル期間終了時点で、駆動トランジスタ１１のソース電位は、ＶＩＮＩ−Ｖｔｈとなる。なお、Ｖｔｈは駆動トランジスタ１１の閾値電圧である。これにより、駆動トランジスタ１１のゲート、ソース間電圧は、キャンセル点に到達し、このキャンセル点に相当する電位差が保持容量１４で保持される。
【００３９】
[書き込み・移動度補正動作]  
書き込み・移動度補正動作では、制御信号ＳＧおよびＢＧがオン電位（ハイレベル）、制御信号ＲＧがオフ電位（ローレベル）となる。これにより、画素スイッチ１２、出力スイッチ１３がオン（導通状態）、リセットスイッチ１６がオフ（非導通状態）となる。書き込み・移動度補正期間において、映像信号配線Ｓｉｇ（１〜ｎ）から画素スイッチ１２を通って駆動トランジスタ１１のゲートに階調映像電圧信号Ｖｓｉｇが書き込まれる。
【００４０】
このとき、有機ＥＬ素子１５はカットオフ状態にあるため、駆動トランジスタ１１のドレイン電流は有機ＥＬ素子１５の寄生容量Ｃｅｌに流れ込む。この結果、駆動トランジスタ１１のソース電位は上昇を開始し、駆動トランジスタ１１のゲート・ソース間電圧はＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして信号電位Ｖｓｉｇの書き込みと補正量ΔＶの調整が行われる。
【００４１】
Ｖｓｉｇが高いほど電流は大きくなり、ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行える。またＶｓｉｇを一定とした場合、駆動トランジスタ１１の移動度μが大きいほどΔＶの絶対値も大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを補正することができる。
【００４２】
[発光動作]  
発光期間では、制御信号ＳＧおよび制御信号ＲＧがローレベル、制御信号ＢＧがハイレベルとなり、電源線Ｖｄｄから出力スイッチ１３を介して、赤（Ｒ）、Ｇ（緑）、Ｂ（青）の各表示画素ＰＸの駆動トランジスタ１１に駆動電流が流れる。駆動トランジスタ１１は、保持容量１４に書込まれたゲート制御電圧に対応した電流量の駆動電流を出力する。この駆動電流が有機ＥＬ素子１５に供給され、有機ＥＬ素子１５が駆動電流に応じた輝度で発光する。有機ＥＬ素子１５は、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。
【００４３】
上述したリセット動作、オフセットキャンセル動作、書き込み・移動度補正動作、発光動作を順次、各表示画素で繰り返し行うことにより、所望の画像を表示する。
【００４４】
次に、画面に輝度傾斜が発生する原因について説明する。
書き込み・移動度補正動作の終了時において、駆動トランジスタ１１に画素映像信号配線Ｓｉｇから映像信号Ｖｓｉｇを書き込む画素スイッチ１２がオフするとき、画素スイッチ１２のゲート〜ソース間の寄生容量により、駆動トランジスタ１１のゲート電位が変動する。この電位変動を画素スイッチ１２の突き抜け電圧という。画素スイッチ１２がＮチャネル型の場合、突き抜け電圧により、駆動トランジスタ１１のゲート電位は低下する方向に推移する。
【００４５】
ところで制御信号ＳＧは走査線を伝搬中に配線抵抗や配線容量の影響を受ける。そのため、走査線Ｇａの供給端では波形の鈍りは小さいが、走査線Ｇａの終端に近いほど波形の鈍りが大きくなる。制御信号ＳＧの供給端と終端での制御信号ＳＧの波形の違いにより、画素スイッチ１２のオフ時に画素スイッチ１２の突き抜け電圧量が変化し、駆動トランジスタ１１のゲート電位に差が生じる。この電位差は輝度差を引き起こすため、画面左右で輝度傾斜が生じる。
【００４６】
図４は、第１の実施形態に係る表示装置の駆動方法を説明するための図である。図４（ａ）は従来例における供給端での制御信号ＳＧの波形を示し、図４（ｂ）は第１の実施形態における供給端での制御信号ＳＧの波形を示している。
【００４７】
信号書き込み・移動度補正動作時の制御信号ＳＧは、従来に比べ、立下りの鈍った波形として走査線駆動回路４ａから供給する。制御信号ＳＧの立下り波形を鈍らせることで、画素スイッチ１２がオフするときの突き抜け電圧を低減させることができる。従って、駆動トランジスタ１１のゲートの電位変動を抑えることができ、その結果、第１走査線Ｇａの負荷による画面左右の電位変動差を抑制することができ、画面左右の発光輝度差を抑制することができる。
【００４８】
なお、リセット期間、オフセットキャンセル期間の制御信号ＳＧの波形については、立下りは鈍らせない。すなわち、リセット期間、オフセットキャンセル期間の制御信号ＳＧの立下り時には、画素スイッチがオフするときの突き抜け電圧を低減させない。これにより、リセット効果、及びオフセットキャンセル効果を維持させる。
【００４９】
図５は、第１の実施形態に係る表示装置の駆動方法を実現するための制御信号変換回路を示す図である。
【００５０】
制御信号変換回路２０は、走査線駆動回路４ａ内に設けられ、第１走査線Ｇａに出力する制御信号ＳＧを生成する。制御信号変換回路２０には、入力信号として第１制御信号ＳＧ＿ＩＮ１、第２制御信号ＳＧ＿ＩＮ２、及び切換信号Ｇａｔｅが入力される。第１制御信号ＳＧ＿ＩＮ１は、リセット期間及びオフセットキャンセル期間の制御信号ＳＧに対応する２つのパルス信号を表す。第２制御信号ＳＧ＿ＩＮ２は、書き込み・移動度補正期間の制御信号ＳＧに対応する１つのパルス信号を表す。切換信号Ｇａｔｅは、第１制御信号ＳＧ＿ＩＮ１、第２制御信号ＳＧ＿ＩＮ２のうちいずれを制御信号ＳＧとして出力するかを指定する。
【００５１】
制御信号変換回路２０は、第１変換トランジスタ２１、第２変換トランジスタ２２、及びインバータ２３を備えている。第１変換トランジスタ２１、第２変換トランジスタ２２は、例えばＮ型トランジスタである。第１変換トランジスタ２１の第１端子は第１走査線Ｇａと接続し、第２端子は、第１制御信号ＳＧ＿ＩＮ１を供給する入力線と接続している。第２変換トランジスタ２２の第１端子は第１走査線Ｇａと接続し、第２端子は、第２制御信号ＳＧ＿ＩＮ２を供給する入力線と接続している。切換信号Ｇａｔｅを供給する入力線は、第２変換トランジスタ２２の制御端子に接続し、またインバータ２３を介して第１変換トランジスタ２１の制御端子に接続している。
【００５２】
ここで、走査線駆動回路４ａに２つの（第１及び第２）シフトレジスタを設け、第１制御信号ＳＧ＿ＩＮ１は、第１シフトレジスタの出力バッファから出力し、第２制御信号ＳＧ＿ＩＮ２は、第２シフトレジスタの出力バッファから出力するように構成する。
【００５３】
図６は、第１の実施形態に係る表示装置のシフトレジスタの出力バッファを示す図である。図６は、第１シフトレジスタの出力バッファについて開示しているが、第２シフトレジスタの出力バッファについても同様である。
出力バッファ２５は、第１バッファトランジスタ２６、第２バッファトランジスタ２７により構成される。第１バッファトランジスタ２６のドレインは高電位電源線Ｖｄｄに、ソースは出力端子２８にそれぞれ電気的に接続される。第２バッファトランジスタ２７のドレインは出力端子２８に、ソースは低電位電源線Ｖｓｓにそれぞれ電気的に接続される。
【００５４】
そして、第１バッファトランジスタ２６のゲートにはシフトパルスＳＲが入力され、第２バッファトランジスタ２７のゲートにはシフトパルスＳＲの反転信号ＳＲ＊が入力される。
【００５５】
シフトパルスＳＲがハイレベルのときは、反転信号ＳＲ＊がローレベルとなるため、第１バッファトランジスタ２６がオン（導通）し、第２バッファトランジスタ２７がオフ（非導通）する。このため、高電位電源線Ｖｄｄの電位が出力端子２８に現れる。シフトパルスＳＲがローレベルのときは、反転信号ＳＲ＊がハイレベルとなるため、第１バッファトランジスタ２６がオフ（非導通）し、第２バッファトランジスタ２７がオン（導通）する。このため、低電位電源線Ｖｓｓの電位が出力端子２８に現れる。
【００５６】
出力端子２８からの出力が第１制御信号ＳＧ＿ＩＮ１として制御信号変換回路２０に入力される。第２制御信号ＳＧ＿ＩＮ２についても同様に他のシフトレジスタの他の出力バッファを介して制御信号変換回路２０に入力される。
【００５７】
ここで、第２制御信号ＳＧ＿ＩＮ２を出力する第２バッファトランジスタ２７のＷ／Ｌは、第１バッファトランジスタ２６のＷ／Ｌよりも小さくなるように構成されている。さらに、第２制御信号ＳＧ＿ＩＮ２を出力する第２バッファトランジスタ２７のＷ／Ｌは、第１制御信号ＳＧ＿ＩＮ１を出力する第１、第２バッファトランジスタのＷ／Ｌよりも小さくなるように構成されている。なお、Ｗ／Ｌは、チャンネル幅（Ｗ）とチャンネル長（Ｌ）との比、即ち、形状比である。
【００５８】
図７は、第１の実施形態に係る表示装置の駆動方法を実現するための制御信号変換シーケンスを示す図である。
リセット期間、及びオフセットキャンセル期間では切換信号Ｇａｔｅはオフである。従って、第１変換トランジスタ２１はオン（導通）状態となり、第２変換トランジスタ２２はオフ（非導通）状態となる。この結果、第１制御信号ＳＧ＿ＩＮ１は第２変換トランジスタ２２を介して制御信号ＳＧとして第１走査線Ｇａに出力される。
【００５９】
書き込み・移動度補正期間では切換信号Ｇａｔｅはオンである。従って、第１変換トランジスタ２１はオフ（非導通）状態となり、第２変換トランジスタ２２はオン（導通）状態となる。この結果、第２制御信号ＳＧ＿ＩＮ２は第２変換トランジスタ２２を介して制御信号ＳＧとして第１走査線Ｇａに出力される。
【００６０】
上述のように、第２制御信号ＳＧ＿ＩＮ２を出力する第２バッファトランジスタ２７の形状比Ｗ／Ｌは小さくなるように構成されている。このため、第２制御信号ＳＧ＿ＩＮ２の立下り波形のみを鈍らせることができる。
【００６１】
[第２の実施形態]  
第２の実施形態では、書き込み・移動度補正動作時の制御信号ＳＧの形状が第１の実施形態の制御信号ＳＧの形状と異なっている。第１の実施形態と同一あるいは同様の機能を奏する部位には同一の符号を付してその詳細の説明は省略する。
【００６２】
図８は、第２の実施形態に係る表示装置の駆動方法を説明するための図である。図８（ａ）は従来例における供給端での制御信号ＳＧの波形を示し、図８（ｂ）は第２の実施形態における供給端での制御信号ＳＧの波形を示している。
【００６３】
信号書き込み・移動度補正動作時の制御信号ＳＧは、立下りを一旦高電位と低電位の途中の中間電位に下げてから低電位に下げる波形として走査線駆動回路４ａから供給する。制御信号ＳＧの立下り波形を２段階とすることで、画素スイッチ１２がオフするときの突き抜け電圧を低減させることができる。従って、駆動トランジスタ１１のゲートの電位変動を抑えることができ、その結果、第１走査線Ｇａの負荷による画面左右の電位変動差を抑制することができ、画面左右の発光輝度差を抑制することができる。
【００６４】
なお、リセット期間、オフセットキャンセル期間の制御信号ＳＧの波形については、変更しない。すなわち、リセット期間、オフセットキャンセル期間の制御信号ＳＧの立下り時には、画素スイッチがオフするときの突き抜け電圧を低減させない。これにより、リセット効果、及びオフセットキャンセル効果を維持させる。
【００６５】
図９は、第２の実施形態に係る表示装置の駆動方法を実現するための制御信号変換回路を示す図である。
【００６６】
制御信号変換回路３０は、走査線駆動回路４ａ内に設けられ、第１走査線Ｇａに出力する制御信号ＳＧを生成する。制御信号変換回路３０は、レベル変換回路３１及び信号生成回路３２を備えている。レベル変換回路３１は、高電位と中間電位の２つのレベルの電位を切り換えて出力する。信号生成回路３２は、第２の実施形態に係る制御信号ＳＧを生成する。
【００６７】
レベル変換回路３１には、入力信号として高電位ＶＧＨ、中間電位ＶＡ、及び同期信号ＣＩＣが入力される。高電位ＶＧＨは、高電位電源線Ｖｄｄから供給される電圧である。中間電位ＶＡは、高電位と低電位の途中の電位である。同期信号ＣＩＣは、制御信号ＳＧを中間電位に設定するタイミングを指定する。レベル変換回路３１の出力電位は、ノードＶＢの電位として出力される。
【００６８】
レベル変換回路３１は、高電位トランジスタ３５、及び中間電位トランジスタ３６を備えている。高電位トランジスタ３５は、例えばＰ型トランジスタである。中間電位トランジスタ３６は、例えばＮ型トランジスタである。高電位トランジスタ３５の第２端子は高電位ＶＧＨを供給する高電位電源線Ｖｄｄと接続し、第１端子はノードＶＢと接続している。中間電位トランジスタ３６の第２端子は中間電位ＶＡを供給する入力線と接続し、第１端子はノードＶＢと接続している。高電位トランジスタ３５、及び中間電位トランジスタ３６の制御端子は、ともに同期信号ＣＩＣを供給する入力線と接続している。
【００６９】
信号生成回路３２には、入力信号としてシフトレジスタ出力信号ＳＧ＿ＩＮ、ノードＶＢ電位、及び低電位ＶＧＬが入力される。シフトレジスタ出力信号ＳＧ＿ＩＮは、シフトレジスタから出力されるリセット期間、オフセットキャンセル期間、及び書き込み・移動度補正期間の制御信号ＳＧに対応する３つのパルス信号を表す。低電位ＶＧＬは、低電位電源線Ｖｓｓから供給される入力信号である。
【００７０】
信号生成回路３２は、第１生成トランジスタ３７、及び第２生成トランジスタ３８を備えている。第１生成トランジスタ３７は、例えばＰ型トランジスタである。第２生成トランジスタ３８は、例えばＮ型トランジスタである。第１生成トランジスタ３７の第１端子はノードＶＢと接続し、第１生成トランジスタ３７の第２端子は、第１走査線Ｇａ及び第２生成トランジスタ３８の第１端子と接続している。第２生成トランジスタ３８の第１端子は、第１走査線Ｇａ及び第１生成トランジスタ３７の第２端子と接続し、第２生成トランジスタ３７の第２端子は低電位ＶＧＬを供給する低電位電源線Ｖｓｓと接続している。第１生成トランジスタ３７、及び第２生成トランジスタ３８の制御端子は、ともにシフトレジスタ出力信号ＳＧ＿ＩＮを供給する入力線と接続している。
【００７１】
図１０は、第２の実施形態に係る表示装置の駆動方法を実現するための制御信号変換シーケンスを示す図である。
【００７２】
同期信号ＣＩＣは、１水平期間（１Ｈ）の終了の所定時間前にハイレベルとなり、次の１水平期間の開始後所定時間までハイレベル状態を維持する繰り返しパルス信号である。同期信号ＣＩＣがハイレベルの期間は、中間電位トランジスタ３６がオン（導通）状態となり、ノードＶＢの電位は、中間電位ＶＡとなる。同期信号ＣＩＣがローレベルの期間は、高電位トランジスタ３５がオン（導通）状態となり、ノードＶＢの電位は、高電位ＶＧＨとなる。
【００７３】
シフトレジスタ出力信号ＳＧ＿ＩＮは、リセット期間、オフセットキャンセル期間、及び書き込み・移動度補正期間でローレベルとなるようなパルス列の信号である。リセット期間、及びオフセットキャンセル期間では、シフトレジスタ出力信号ＳＧ＿ＩＮがローレベルであるため、第１生成トランジスタ３７がオン（導通）状態となり、ノードＶＢの電位である電位ＶＧＨが制御信号ＳＧとして出力される。書き込み・移動度補正期間では、前半では電位ＶＧＨが制御信号ＳＧとして出力されるが、後半では、ノードＶＢの電位がＶＡとなるため、電位ＶＡが制御信号ＳＧとして出力される。なお、シフトレジスタ出力信号ＳＧ＿ＩＮがハイレベルの期間では、第２生成トランジスタ３８がオン（導通）状態となり、低電位電源線Ｖｓｓの電位である低電位ＶＧＬが制御信号ＳＧとして出力される。
【００７４】
なお、同期信号ＣＩＣは、図１０に示す形態に限られず、１水平期間（１Ｈ）の終了の所定時間前にハイレベルとなり、次の１水平期間の開始時にローレベルとなる繰り返しパルス信号であっても良い。
【００７５】
以上説明した各実施の形態では、表示装置の回路を構成するトランジスタ、スイッチ等を主にＮ型トランジスタを用いて構成したが、Ｎ型トランジスタをＰ型トランジスタとし、Ｐ型トランジスタをＮ型トランジスタとして構成することができる。この場合は、上述の各実施形態のタイムチャートに記載したパルス波形は逆極性の波形となる。
【００７６】
また、上述の各実施形態では、リセット電源線ＲＳＴは表示画素ＰＸの配列する行に沿って配置されているが、表示画素ＰＸの配列する列に沿って配置しても良い。
【００７７】
本発明の実施の形態として上述した表示装置及び表示装置の駆動方法を基にして、当業者が適宜設計変更して実施し得る全ての表示装置及び表示装置の駆動方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００７８】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００７９】
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【００８０】
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００８１】
ＰＸ…表示画素、Ｇａ…第１走査線、Ｇｂ…第２走査線、ＲＳＴ…リセット電源線、Ｓｉｇ…映像信号配線、Ｖｄｄ…高電位電源線、Ｖｓｓ…低電位電源線、ＶＲＳＴ…リセット電圧、ＳＲ…シフトパルス、Ｗ…チャンネル幅、Ｌ…チャンネル長、Ｗ／Ｌ…形状比、１…有機ＥＬパネル、２…コントローラ、４ａ…走査線駆動回路、４ｂ…走査線駆動回路、５…信号線駆動回路、６…画素回路、１１…駆動トランジスタ、１２…画素スイッチ、１３…出力スイッチ、１４…保持容量、１５…発光素子、１６…リセットスイッチ、２０…制御信号変換回路、２５…出力バッファ、３０…制御信号変換回路。
【図１】
2015102793.tif 000003
【図２】
2015102793.tif 000004
【図３】
2015102793.tif 000005
【図４】
2015102793.tif 000006
【図５】
2015102793.tif 000007
【図６】
2015102793.tif 000008
【図７】
2015102793.tif 000009
【図８】
2015102793.tif 000010
【図９】
2015102793.tif 000011
【図１０】
2015102793.tif 000012