(57)【要約】【課題】可視光を透過するとともに高速動作が可能な多層積層型の集積回路とその製造方法を提供する。【解決手段】ＳＯＩ基板のシリコン単結晶層にＭＯＳトランジスタを作製し、受光・発光領域となる領域のシリコン層を除去する。次いで、ＳＯＩ基板のハンドル基板を除去し、単層集積回路を形成する。その後、基板又は既に集積回路が積層された基板上に単層集積回路を転写する。その後、転写された集積回路上に光電変換膜又は発光膜を形成する。この工程を繰り返して、可視光を透過するとともに、回路部が単結晶シリコントランジスタで構成された積層型集積回路を形成する。【選択図】図１
2015095517.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン層からなるＭＯＳトランジスタで構成された回路部を備え、該回路部以外の単結晶シリコン層が除去されてなる単層集積回路を、基板上に複数層積層してなる積層型集積回路であって、
前記単層集積回路は、可視光が透過することを特徴とする積層型集積回路。
【請求項２】
請求項１に記載の積層型集積回路において、前記単層集積回路ごとに光電変換膜又は発光膜を備えている積層型集積回路。
【請求項３】
請求項１又は２に記載の積層型集積回路において、前記ＭＯＳトランジスタが完全空乏型である積層型集積回路。
【請求項４】
請求項１〜３のいずれか一項に記載の積層型集積回路において、前記基板に集積回路と受光素子又は発光素子とを設けた積層型集積回路。
【請求項５】
ＳＯＩ基板の単結晶シリコン層にＭＯＳトランジスタからなる回路部を形成するとともに、前記回路部以外の前記単結晶シリコン層を除去する工程と、
前記回路部が形成された前記ＳＯＩ基板のハンドル基板を除去し、単層集積回路を形成する工程と、
前記単層集積回路を基板又は集積回路が積層された基板上に接着する工程と、
を繰り返して含む、積層型集積回路の製造方法。
【請求項６】
請求項５記載の積層型集積回路の製造方法において、接着された前記単層集積回路上に、光電変換膜又は発光膜を形成する工程をさらに含む、積層型集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路が積層された積層型集積回路及びその製造方法に関するものであり、特に、カラーカメラなどに用いられる撮像素子等に応用可能な積層型集積回路とその製造方法に関するものである。
【背景技術】
【０００２】
半導体集積回路の大規模化、高密度化を実現するため、半導体集積回路を３次元的に積層した、積層型集積回路が考案されている。さらに、この積層型集積回路を発光集積回路や受光集積回路等の光学デバイスとして利用することも試みられている。また、発光受光集積回路に限らず、透明エレクトロニクス（窓ガラス等の可視光を透過させて使用するものの上にディスプレイ、半導体メモリや演算装置（ＣＰＵ）等の電子部品を搭載したもの）に用いる集積回路も注目されている。
【０００３】
本明細書では、以下、受光集積回路である積層型撮像素子を例として説明をするが、本発明は撮像素子に限られるものではない。
【０００４】
現在、高解像度と高感度特性が要求される放送用のTVカメラでは、レンズを通してカメラに入射した光を色分解プリズムで青，緑，赤の３原色に分けた後、３枚の撮像素子で受光する３板カラー撮像方式が用いられている。しかしながら、この方式は色分解プリズムと３個の撮像素子を必要とするため、カメラサイズが大きくなってしまい、小型軽量化が困難である。カメラの小型軽量化を実現するためには分光プリズムを用いず、１枚の撮像素子で受光する単板式の撮像装置が望まれている。
【０００５】
撮像素子の小型軽量化を実現する手法として、１枚の撮像素子の画素上に３色もしくは４色の微小なカラーフィルタをモザイク状に配置した単板式のカラー撮像方式がある（非特許文献１参照）。カラーフィルタの色配列としては、赤、緑、青の色フィルターを用いたベイヤー配列が既知であり、プリズムが不要で撮像素子も１枚ですむことから小型化が可能である。しかし、各色の有効画素は、その色のフィルターを設けた画素のみであり、ベイヤー型配列では、撮像素子の総画素数Ｎに対して、緑の解像度はＮ／２、赤および青の解像度はＮ／４になる。したがって、３板方式と比較すると、赤、緑、青のいずれの色も解像度が低く、加えて規定された色以外の色の入射光は色フィルターに吸収されてしまうため、光の利用効率が低い欠点がある。
【０００６】
ベイヤー配列などで問題となる低い解像度は、光の進行方向に３層のフォトダイオードを積層した光電変換部を形成することで改善することができる（特許文献１）。この撮像素子は、シリコン基板の内部への光の進入深さが波長ごとに異なることを利用したものである。すなわち、撮像素子の光入射面から最も浅い位置にあるフォトダイオードで青色光を検出し、中間のフォトダイオードで緑色光を検出し、最も深い位置のフォトダイオードにより赤色光を検出する。しかしながら、この構成では、青色光検出用のフォトダイオードにおいて緑色光及び赤色光も一定の割合で吸収するため、色分解特性が不十分である。さらに、不可避的に信号読み出し回路が光入射面と同一平面に形成されるため、光入射面に対する受光部が占める比率（開口率）が低く、光の利用効率が低い欠点がある。
【０００７】
これらの課題を解決すべく、図９のように波長選択機能を有する光電変換膜を積層することにより、すなわち、色の３原色のうち青にのみ感度を有する光電変換膜５３、緑にのみ感度を有する光電変換膜５２、及び赤にのみ感度を有する光電変換膜５１を作製し、各光電変換膜を積層することで、光の利用効率が高く高解像度な単板式の多層型撮像装置を構築することが提案されている（特許文献２−４参照）。例えば、有機材料は特定の波長域の光のみを吸収する特有の機能を有するものが多く、青、緑、赤の３原色の波長域に特有の吸収特性を有するように分子設計を行うことにより、各材料より構成される光電変換膜を積層することで単板式の撮像素子が構成される。この方式を用いると、原理的に３板式と同等の色分解特性及び光の利用効率が得られる。
【０００８】
この方式のカラー撮像装置としては、基板上にシリコン半導体によってＣＣＤ構造又は垂直信号ライン等を利用した読み出し回路６１Ｒ、６１Ｇ、６１Ｂを形成し、その上に、ＲＧＢに対応した光電変換膜５１，５２，５３を、それぞれ絶縁層を介して積層させた撮像素子が提案されている（特許文献２）。この場合、各光電変換膜の画素と読み出し回路は、各光電変換膜を貫通する貫通電極を介して接続される。この構造は各光電変換膜同士が絶縁層薄膜を介して近接して配置できるため、画像ボケを抑制できる。
【０００９】
この方式のカラー撮像装置の構造としてはその他に、画素からの電気信号を読み出す信号読出回路を構成する薄膜トランジスタと、有機材料による光電変換膜とを交互に積み重ねていく構造が提案されている（特許文献３，４）。
【００１０】
しかし、この多層積層型の撮像素子においては、積層構造を形成するためには、有機膜が形成された基板上に読み出し回路を構成する半導体層及び絶縁膜、並びに画素電極を低温で形成する必要がある。この中で、所望の回路特性を得るために、特に高温を必要とする工程としては、半導体層及び絶縁膜の形成工程が挙げられる。一般的には有機膜は耐熱性が低いため、有機光電変換膜が形成された基板上に読み出し回路を積層して形成するには、読み出し回路を有機光電変換膜の耐熱温度よりも低温で形成する必要がある。そのため、有機半導体やＩｎ，Ｇａ，Ｚｎなどの金属酸化物半導体が使用されている。
【００１１】
また、さらに製造が容易で高速動作が可能な積層型の固体撮像素子として、ＳＯＩ基板を用いて薄い単結晶シリコン層を形成し、それを読み出し回路として使用する方法が提案されている（特許文献５）。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特表２００２−５１３１４５号公報
【特許文献２】特開２００２−８３９４６号公報
【特許文献３】特開２００５−５１１１５号公報
【特許文献４】特開２００９−７１０５７号公報
【特許文献５】特開２００９−１０５３１６号公報
【非特許文献】
【００１３】
【非特許文献１】木内雄二著、「イメージセンサの基礎と応用」、日刊工業新聞社、１９９１年、１４５頁
【発明の概要】
【発明が解決しようとする課題】
【００１４】
図９に示す特許文献２に記載の撮像素子は、シリコン基板に形成した各色の読み出し回路６１Ｒ，６１Ｇ，６１Ｂと上層の光電変換膜（特に、青用光電変換膜５３、緑用光電変換膜５２）とが離れているため、この構造においては光電変換膜内に画素の数だけ読み出し回路と接続するための貫通穴を形成しなければならず、光電変換膜への貫通穴形成によるダメージなどにより光電変換効率の低下やノイズの発生などの問題が発生することが考えられる。
【００１５】
特許文献３，４に記載の薄膜トランジスタに利用される有機半導体やＩｎ，Ｇａ，Ｚｎなどの金属酸化物半導体は、移動度が１０cm2/V・s程度であり（特に低温で形成するとさらに特性は低下する傾向がある）、現状のＣＣＤやＣＭＯＳイメージセンサの読み出し回路で用いられている単結晶シリコンの移動度に比べて桁違いに小さく、読み出し回路の動作速度や精度などの特性が十分ではないという課題がある。
【００１６】
特許文献５に記載の撮像素子は、その製造にあたって、光電変換層が形成された後にＳＯＩ基板の支持基板を削るため、研削時の物理的・化学的衝撃により光電変換層がダメージを受けたり、最悪の場合剥離したりすることが懸念される。特に、光電変換層に好適な有機材料はこれらの衝撃への耐久性が低いため顕著な問題となる。さらにシリコン層は、５０ｎｍ〜２００ｎｍと非常に薄いが、画素電極の直下にも存在しており、シリコン層の光吸収により下層の光電変換層への到達光量の減少が発生するという問題があった。
【００１７】
また、撮像素子に限らず、透明エレクトロニクスに利用可能な、可視光に対する透明度が高く、且つ、高速信号処理が可能な積層型集積回路は実現されていないという課題がある。
【００１８】
従って、上記のような問題点に鑑みてなされた本発明の目的は、可視光を透過するとともに高速動作が可能な多層積層型の集積回路とその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
上記課題を解決するために本発明に係る積層型集積回路は、単結晶シリコン層からなるＭＯＳトランジスタで構成された回路部を備え、該回路部以外の単結晶シリコン層が除去されてなる単層集積回路を、基板上に複数層積層してなる積層型集積回路であって、前記単層集積回路は、可視光が透過することを特徴とする。
【００２０】
また、前記積層型集積回路は、前記単層集積回路ごとに光電変換膜又は発光膜を備えていることが望ましい。
【００２１】
また、前記積層型集積回路は、前記ＭＯＳトランジスタが完全空乏型であることが望ましい。
【００２２】
また、前記積層型集積回路は、前記基板に集積回路と受光素子又は発光素子とを設けたことが望ましい。
【００２３】
さらに、上記課題を解決するために本発明に係る積層型集積回路の製造方法は、ＳＯＩ基板の単結晶シリコン層にＭＯＳトランジスタからなる回路部を形成するとともに、前記回路部以外の前記単結晶シリコン層を除去する工程と、前記回路部が形成された前記ＳＯＩ基板のハンドル基板を除去し、単層集積回路を形成する工程と、前記単層集積回路を基板又は集積回路が積層された基板上に接着する工程と、を繰り返して含むことを特徴とする。
【００２４】
また、前記積層型集積回路の製造方法は、接着された前記単層集積回路上に、光電変換膜又は発光膜を形成する工程をさらに含むことが望ましい。
【発明の効果】
【００２５】
本発明によれば、可視光を透過するとともに高速動作が可能であり、透明エレクトロニクスや光学デバイスに適した多層積層型の集積回路が実現できる。さらに、透明性が高く意匠性に優れた機器を作製できる。また、光電変換層等の脆弱な機能層にダメージを与えずに、高速、高感度な多層積層型の集積回路が作製可能である。
【図面の簡単な説明】
【００２６】
【図１】実施の形態１の積層型集積回路の一例を示す図である。
【図２】実施の形態１の積層型集積回路の製造工程を示す図である。
【図３】実施の形態１の積層型集積回路の製造工程を示す図である。
【図４】実施の形態１の積層型集積回路の製造工程を示す図である。
【図５】実施の形態１の積層型集積回路の製造工程を示す図である。
【図６】実施の形態２の積層型集積回路の一例を示す図である。
【図７】実施の形態３の積層型集積回路の一例を示す図である。
【図８】実施の形態３の積層型集積回路の製造工程を示す図である。
【図９】従来の積層型集積回路を示す図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について説明する。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１に係る積層型集積回路の例であり、積層型の撮像素子を構成したものである。
【００２９】
図１において、支持基板１２の上に、第１層集積回路１、第２層集積回路２、第３層集積回路３が順次積層されている。各々の単層集積回路は、接着層２６により支持基板１２又は下層の集積回路と接着されており、絶縁層２０，２２内の単結晶シリコンからなる能動素子（代表的には、ＭＯＳトランジスタ）により回路部６１を構成している。なお、単結晶シリコン層の厚さを５０ｎｍ以下とし、完全空乏型のＭＯＳトランジスタを形成して、性能を高めることが望ましい。
【００３０】
各層の絶縁膜は、例えば、酸化シリコン等から形成され、可視光を透過させる。したがって、積層型集積回路は、部分的に存在する単結晶シリコンからなる回路素子部以外は、全体として可視光を透過し、透明エレクトロニクスや光デバイス等に適したものとなる。特に、受光・発光領域となる領域は、最上層から最下層までの各層において不透明な材料を配置せず、最下層の受光・発光素子も直接外部と光の授受が可能となるよう配置している。
【００３１】
図１の実施例では、撮像素子を構成するため、各層の回路部の上に各色に対応した光電変換膜（赤色用５１、緑色用５２、青色用５３）を積層している。各光電変換膜は、ＭＯＳトランジスタに接続する画素電極４３と対向電極４４に挟まれており、入射光の所定の波長域の光を吸収して光の強度に応じた電荷を発生する。各光電変換膜は、有機材料を用いることができ、具体的には、青色光を吸収して光電変換する有機材料としては、例えばポルフィリン誘導体、緑色の光を吸収して光電変換する有機材料としては、例えばペリレン誘導体、赤色の光を吸収して光電変換する有機材料としては、例えばフタロシアニン誘導体が挙げられる。なお、光電変換膜を構成する有機材料は、前述のものに限定されるものではなく、さらに、有機材料の他、有機無機混合材料又は無機材料によって光電変換膜を形成してもよい。画素電極４３と対向電極４４については、光透過性の高い透明導電材料を選択することが望ましい。
【００３２】
各層の集積回路１，２，３の間には、層間絶縁膜２７を介在させることが望ましい。この層間絶縁膜２７により、下層の光電変換膜を保護することができる。また、表面の平坦性や各層の集積回路間の絶縁性が向上する。なお、図１には図示されていないが、最上層の光電変換膜５３の対向電極４４上に、さらにパッシベーション膜としての絶縁層を形成することもできる。
【００３３】
なお、本図面では図示していないが、ＭＯＳトランジスタへの光入射による特性変動が撮像素子の動作に問題になる場合はトランジスタの上部、下部、側面部に遮光層を形成することでトランジスタへの光入射を防止しても良い。
【００３４】
図２〜図５に、本発明の積層型集積回路の製造工程を、撮像素子の形成工程を例として示す。
【００３５】
図２（ａ）は、ハンドル基板１０、埋め込み酸化膜（又は埋め込み絶縁層）２０、単結晶シリコン層（活性層）３０からなるＳＯＩ基板を示す。各層の材料や厚さは限定されるものではないが、例えば、ハンドル基板１０は厚さ７００μｍ程度のシリコン基板であり、埋め込み酸化膜２０は、厚さ０．１〜０．２μｍ程度のシリコン酸化膜であり、単結晶シリコン層３０は、厚さ１０ｎｍ〜数１００ｎｍの単結晶シリコン層である。単結晶シリコン層の厚さを５０ｎｍ以下とすれば、その後に形成される能動素子を、完全空乏型のＭＯＳトランジスタとすることができる。
【００３６】
埋め込み酸化膜２０は、積層型集積回路を形成後に層間絶縁膜の一部となる。薄くすれば、光透過性の向上や各層の光導電膜が近接してフォーカスボケが低減し像の鮮明化が図れる等のメリットがあるが、他方、薄くし過ぎると寄生容量の増大やノイズの混入等が生じる場合があり、特性のトレードオフがあるため、適切な厚さを設定することが望ましい。
【００３７】
このようなＳＯＩ基板の製造は、既存の様々なＳＯＩ製造技術のいずれを採用しても良い。例えば、シリコン基板に酸素イオン等を所定のエネルギーでイオン注入することにより、一定の深さに埋め込み酸化膜を形成する方法がある。また、２つのシリコンウエハを、絶縁層を介して張り合わせ、一方のシリコンウエハを研磨して所定の厚さの活性層とすることにより、ＳＯＩ基板を作製することもできる。また更に、シリコン基板（又はそのエピタキシャル層）の表面に薄い絶縁層を形成後、表面から所定の深さに水素イオン注入を施し、その後、支持基板と表面を向かい合わせて貼り合わせた後、熱アニールを施して水素イオンが注入された領域を脆弱化してそこからシリコン基板を分離・剥離することで、ＳＯＩ基板を作製する方法もある。
【００３８】
図２（ｂ）により、ＳＯＩ基板の単結晶シリコン層３０に回路部としての信号読み出し回路を形成する工程について説明する。この工程は、一般的なＳＯＩ構造のＭＯＳトランジスタの製造工程で作製する。
【００３９】
まず、単結晶シリコン層３０を各素子領域（例えば、ＭＯＳトランジスタ領域）となる半導体島領域３１に分離する。このとき、素子分離と併せて、図２にあるように少なくとも画素電極４３が形成される領域の単結晶シリコン層３０が除去される。素子領域３１以外の単結晶シリコン層を全て除去しても良い。すなわち、フォトリソグラフィとエッチング等により、素子領域となる単結晶シリコン層３０の領域上をマスクして、他の領域を除去する。除去方法には、ＬＯＣＯＳ（local oxidation of silicon：シリコン層の選択酸化）を利用してシリコン層を酸化膜に変換する方法、フッ素系のガスを用いたドライエッチング、ＫＯＨ等の強アルカリ液を用いたウェットエッチングなどがあるが、シリコン層が薄いため、簡便に加工可能なウェットエッチングが望ましい。これにより、半導体素子領域以外のシリコン層が除去されて光吸収が無くなり、積層時に画素領域を透過する光の減衰を抑制することができる。
【００４０】
この半導体島領域（分離されたシリコン層）３１を活性層としてＭＯＳトランジスタ６０を形成する。すなわち、ＭＯＳトランジスタのゲート絶縁膜２１、ゲート電極４１、ソース／ドレイン領域３２を形成する。なお、ゲート電極材料は、ポリシリコン等、適切な導電材料を選択することができる。このＭＯＳトランジスタ６０は単結晶シリコン層で形成されるため、従来のアモルファスシリコンや酸化物半導体等を用いた薄膜トランジスタよりも、移動度が高く、高周波信号に対応可能な高性能な回路が実現できる。
【００４１】
次いで、ＭＯＳトランジスタ６０を含む全面上に、ＣＶＤ等により絶縁層２２を形成した後、フォトリソグラフィとエッチングにより、開口部或いは溝部を形成し、次いで、スパッタリング等を利用して導電層（例えば、Ａｌ等の金属）を被着させてパターニングを行い、接続電極及び配線を形成する。なお、電極・配線の形成には、ダマシンプロセスを利用することもできる。必要に応じて、信号読み出し配線層４２及び画素電極４３を別工程で形成して接続する。電極材料は必要に応じて適宜選択可能であるが、画素電極４３については、ＩＴＯ等の透光性の高い材料を選択することが望ましい。次いで、各電極を覆う絶縁膜２３を堆積し、その後、画素電極４３を露出させる。なお、画素電極４３は、絶縁層２２又は２３上に最上層として最後に形成することもできる。
【００４２】
なお、絶縁層と配線は多層に形成されるのが一般的であるが、説明を簡単にするため、１層で説明・図示している。絶縁層２２は、例えば、厚さ１〜２μｍのシリコン酸化膜が利用できるが、材料・厚さともこれに限定されるものではなく、可視光に対して透明な（光透過率の高い）材料であれば良い。このように、回路部６１としての読み出し回路をＳＯＩ基板上に形成する。
【００４３】
図２（ｂ）は１画素に１トランジスタを配置した場合の模式図であるが、画素ごとにあるいは列ごとにｐ型またはｎ型の複数のトランジスタを設けて信号増幅、Ａ／Ｄ変換等の信号処理を行う構成とすることで、読み出し回路の高性能化を図っても良い。また、同一基板上の画素領域外に、順次読み出しのためのシフトレジスタやノイズ除去・画像処理回路を形成しても良い。このときの活性層（単結晶シリコン層）３１の厚みを５０ｎｍ以下とし、ＭＯＳトランジスタが完全空乏型となることが望ましい。完全空乏型のトランジスタを用いることで、半導体活性層背面の基板バイアス効果を低減することができ、積層構造を作製した場合でも回路を安定的に動作させることができる。
【００４４】
図３（ｃ）、（ｄ）は、ハンドリング基板１０の除去工程を示す。
【００４５】
図３（ｃ）のように、図２（ｂ）までの工程で作製した回路基板の回路側を、第１の支持基板（ガラス、石英、サファイア、シリコン、ポリイミド、ポリエチレンテレフタレート等）１１の上に接着層２４を介して接着する。なお、この第１の支持基板１１は後の工程で剥離するから、ここでは仮接着とする。接着層２４と第１の支持基板１１の間に、剥離層２５が形成されていてもよい。この剥離層は、後に回路を第１の支持基板１１から剥離する工程において、剥離時の回路へのダメージや汚染を低減したり剥離を容易にしたりするために用いられる。接着層２４としては、紫外線や熱で硬化する有機接着剤等、一般的な接着材料を使用することができる。剥離層２５についても、同様に有機材料のものが使用できるが、材料を限定するものではない。
【００４６】
図３（ｄ）に示すように、第１の支持基板１１に接着後、ＳＯＩ構造のハンドル基板１０をグラインディングや機械化学研磨（ＣＭＰ）により研削し、除去する。全てを研削で除去することもできるが、グラインディング等によりハンドル基板１０を埋め込み酸化膜２０の直前（例えば、数１０μｍ程度手前）まで除去して薄片化し、その後薄片化されたハンドル基板１０を、プラズマやガスを用いたドライエッチングや酸・アルカリなどの薬液を用いたウェットエッチングで除去しても良い。ハンドル基板１０として一般的なシリコン基板の場合は、ＫＯＨ、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、ヒドラジン、ＮａＯＨ、フッ酸と硝酸の混合液が適用できるが、埋め込み酸化膜２０をエッチストップ層に使用する場合はＳｉＯ２との選択比が高いＫＯＨ、ＴＭＡＨ、ヒドラジン、ＮａＯＨのアルカリ性溶液、フッ素系ガスプラズマやＸｅＦ２ガスを用いたドライエッチングが望ましい。
【００４７】
図４（ｅ）は、図３（ｄ）までの工程で作製されたハンドル基板１０が除去された回路と第１の支持基板１１とからなる構造体を、第２の支持基板１２に接着した状態を示している。この第２の支持基板１２は、後に積層型集積回路の基板となるものである。絶縁層（埋め込み酸化膜）２０の側を、第２の支持基板１２に第２の接着層２６を介して接着する。なお、この第２の接着層２６による接着は、再度剥離することを予定していない本接着であるので、接着性の高い材料や手法を選択することが望ましい。
【００４８】
第２の支持基板１２は、その用途に応じて、適切な材料が選択される。例えば、積層型集積回路を光学デバイスとして利用する場合は、透光性の高いガラス、石英、サファイア等を選択できる。また、必要に応じてシリコン基板を用いても良い。さらに、柔軟性のある、ポリイミド、ポリエチレンテレフタレート等のフレキシブル基板を使用しても良い。
【００４９】
なお、図２〜図５の工程を第２層目以降の集積回路に用いるときは、この第２の支持基板１２は、それまでに作製された下層の集積回路基板となる。このように、転写技術を利用して、薄膜化された集積回路層（単層集積回路）を積層することができる。
【００５０】
次に、図４（ｆ）に示すように、第１の支持基板１１及び接着層２４を剥離除去する。剥離工程は、第２の支持基板１２に支持された下地の回路及び積層した場合の下地の光電変換膜に極力ダメージを与えない手法であることが望ましい。第２の接着層２６は、第１の接着層２４を剥離する工程において第２の接着層２６に変色・変形などのダメージを与えたり剥離を発生させたりしなければ、第１の支持基板１１の接着層２４と同じでも良いし異なるものでも良い。
【００５１】
図５（ｇ）は、図４（ｆ）までの工程で作製された回路上に光電変換膜５０を形成した状態を示す。読み出し回路（ＭＯＳトランジスタ）に接続する画素電極４３を含む基板全面上に、光電変換膜５０を形成し、さらにその上に対向電極４４を形成する。光電変換膜材料としては、その吸収波長選択性と材料の多様性から有機材料が望ましいが、これに限定されるものではない。光電変換膜５０の厚さは、その光吸収量等によって設定されるが、通常、１００ｎｍ〜１μｍ程度の厚さで形成する。
【００５２】
光電変換膜５０の形成方法としては、乾式成膜法あるいは湿式成膜法を用いることができる。乾式成膜法の具体例としては、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理気相成長法あるいはプラズマ重合等のＣＶＤ法が挙げられる。湿式成膜法としては、キャスト法、スピンコート法、ディッピング法、ＬＢ法等の塗布法と用いることができる。また、インクジェット印刷などの印刷法を用いてもよい。
【００５３】
光電変換膜５０を画素ごとにパターニングすることも必要に応じて行うことができるが、有機光電変換膜は比較的薄く、材料自体が高抵抗であって、隣接画素の電荷の悪影響を受けにくいため、全体を一体化した光電変換膜５０として形成することが効率的である。これにより、対向電極４４も全面に形成できる。
【００５４】
本発明の製造方法では、回路を形成転写した後に光電変換膜５０を形成するため、光電変換膜５０が有機材料でも回路形成時の熱や光によるダメージを受けることが無いため、回路部６１と光電変換膜５０の形成条件をそれぞれ最適なものを選ぶことが可能であり、撮像素子の高性能化が可能である。
【００５５】
上記図２〜５の（ａ）〜（ｇ）の工程をくり返し、単層集積回路１，２，３それぞれ形成し、赤、緑、青色をそれぞれ吸収する光電変換膜５１，５２，５３とともに、順次積層することで、図１に示すフルカラーの積層型撮像素子が作製できる。なお、赤、緑、青の各層の間に層間絶縁膜２７を挿入することで、表面の平坦性や各層の集積回路間の絶縁性を向上させることができる。また、図示していないがこのあと、接着層を除去し、表面をプラズマによって活性化することで直接接合する事もできる。層間絶縁膜２７としては、透光性があり、パッシベーションとしても機能する窒化シリコン膜や酸化シリコン膜を用いることができる。また、接着層の材料を選択することにより、層間絶縁膜２７を接着層２６で兼ねることも可能である。
【００５６】
また、読み出し回路に５０ｎｍ以下の非常に薄いシリコン層３１や薄い埋め込み酸化膜２０を用いているため、赤、緑、青の光電変換層５１，５２，５３を数μｍ程度まで近接配置することが可能となり、光学像のフォーカスぼけの低減に有利である。絶縁膜、埋め込み酸化膜、画素電極、接着層は可視域に対し透明性が高い材料であることが望ましい。
【００５７】
なお、図２〜５の工程では、ＳＯＩ基板のハンドリング基板１０を除去することを前提として説明したが、第１層目の集積回路においては、ハンドリング基板１０を第２の支持基板１２に代えて利用することができ、この場合は、図３（ｃ）〜図４（ｅ）の工程は省略することができる。
【００５８】
（実施の形態２）
以下に、本発明の実施の形態２について説明をする。図６に積層型撮像素子の別の形態を示す。この実施の形態２では、赤用の光電変換部に薄膜ではなく、バルクのシリコン基板１３上に形成されたＳｉフォトダイオード５４を使用するものである。
【００５９】
図６において、シリコン基板１３上には、ｐｎ接合を利用したＳｉフォトダイオード５４とともに、ゲート絶縁膜２１、ゲート電極４１、ソース・ドレイン領域３２からなるＭＯＳトランジスタが形成され、赤色用の撮像素子が構成される。なお、ＭＯＳトランジスタで構成する読み出し回路６２は、いわゆるＣＣＤやＣＭＯＳ型の一般的な回路構成を利用することができる。
【００６０】
シリコン基板１３に形成された撮像素子を覆う絶縁層２８が設けられ、その上に、接着層２６を介して、緑色光電変換膜５２を有する第２層集積回路２が積層される。
【００６１】
さらに、層間絶縁層２７が設けられ、その上に、接着層２６を介して、青色光電変換膜５３を有する第３層集積回路３が積層される。ここで、緑、青用の光電変換膜および読み出し回路は、実施の形態１と同様の手法により形成される。
【００６２】
図６の積層型撮像素子において、シリコンには可視域における吸収波長選択性は無いが、青、緑色の光電変換膜５２，５３に吸収されずに透過した光のみがＳｉフォトダイオード５４に到達するため、実質的に赤色光のみを光電変換することとなる。したがって、赤用の光電変換部として、Ｓｉフォトダイオードおよびバルクシリコンを使用できる。
【００６３】
このように実施の形態２によれば、第１層集積回路としてシリコン基板１３を用いるため、従来のシリコン基板で培われた超高集積化のための半導体製造技術が利用でき、バルクシリコン上に信号処理用ＬＳＩ等の集積回路を形成することができる。
【００６４】
（実施の形態３）
以下に、本発明の実施の形態３について説明をする。図７に積層型撮像素子の更に別の形態を示す。この実施の形態３は、実施の形態１で示された積層型撮像素子に、信号処理回路を備えた単層集積回路が追加され積層されている。
【００６５】
図７の積層型撮像素子は、支持基板１２上に、Ａ／Ｄ変換回路や出力回路等を備える第１層集積回路１と、信号増幅回路等を備える第２層集積回路２と、赤色受光用の第３層集積回路３と、緑色受光用の第４層集積回路４と、青色受光用の第５層集積回路５とを、順次積層した構造を有している。この形態では、赤、緑、青の光電変換層５１，５２，５３ならびに読み出し回路を設けた、それぞれの層３，４，５から読み出された信号を素子の垂直方向に転送し、各画素の直下に設けた信号増幅、Ａ／Ｄ変換、メモリ等の信号処理回路層１，２によって処理を行う。これにより実施の形態１で前述した、赤、緑、青の光電変換層ならびに読み出し回路を設けた各層の画素内に信号増幅、Ａ／Ｄ変換等の信号処理回路を設けるのに比べ、受光面積を増やす事が可能となり、Ｓ／Ｎ比を高めて画質の改善を図る事ができる。また、この構成をとることにより、画素数が増えた場合でも、列ごとにＡ／Ｄ変換等の信号処理回路を設けた場合に比べて、処理回路における１画素あたりにかかる処理時間を長くとる事が可能であるため、Ａ／Ｄ変換等の信号処理精度が向上し、階調数を高めて画質の改善を図る事ができる。なお、信号処理用の集積回路１，２は、一つの層にまとめて形成することも、３層以上の集積回路として形成することも可能であり、さらに、半導体基板に処理回路の一部を形成することもできる。
【００６６】
この構成では、図８に示すように、基板の垂直方向に信号を流すための接続電極４５を形成する。図３（ｄ）に示した工程のあとに、エッチングにより埋め込み酸化膜２０及び絶縁膜２２に信号読み出し線に接続する貫通穴を設ける。エッチングはプラズマやガスを用いたドライエッチングや酸・アルカリなどの薬液を用いたウェットエッチングで除去する。この場合、よりアスペクト比の高い貫通孔を形成するために、ＣＨＦ３やＣＨ４ガスを用いたプラズマエッチングが望ましい。次に貫通孔に湿式メッキ等により金属電極を形成して貫通孔を埋める。この金属としては、ＡｕやＣｕなどが望ましい。次に貫通孔の内部以外の金属を研磨により除去する。このとき、研磨剤としてはアルミナなどの硬質粉末を含んだスラリー液に、金属膜をエッチングする効果のあるヨウ素イオンや鉄イオンなどを含んだ薬品を混ぜる事が望ましい。なお、図８では、信号読み出し線に接続する接続電極４５を形成しているが、ＭＯＳトランジスタの直上部からソース／ドレイン領域に直接接続する接続電極を形成することも可能である。
【００６７】
接続電極４５を有する単層集積回路（例えば、集積回路５）を、下層の集積回路４上に積層する際には、該接続電極４５に対応する下層の集積回路４の箇所に垂直方向接続用の電極を形成しておく。垂直方向接続用の電極は、光電変換膜の分離領域となる絶縁膜２９に、貫通孔と金属電極を形成することが望ましい。なお、光電変換膜へのダメージが少なければ、光電変換膜および光電変換膜上に形成した対向電極の一部に同様の貫通孔と金属電極を設けても良い。この垂直方向の接続電極により、赤、緑、青の読み出し回路と信号処理回路層を接続する。各層を積層する際は表面をプラズマ処理により活性化し、荷重と温度を加えて直接接合する。この際のプラズマとしてはアルゴンや酸素などが望ましい。荷重としては例えば５ＭＰａ程度、温度としては２００℃程度で接合が可能である。
【００６８】
（実施の形態４）
次に、本発明の実施の形態４について説明をする。これまでは、光デバイスとして撮像素子を例として説明をしてきたが、この実施の形態４では、本発明の積層型集積回路を、発光素子としても利用できる。
【００６９】
例えば、図１において、各光電変換膜５１，５２，５３をそれぞれ、異なった波長の発光をする有機ＥＬ（Electro-Luminescence）膜とし、読み出し回路を各有機ＥＬの発光制御回路に代えることにより、画像表示デバイスを構成することができる。なお、有機ＥＬ膜及びその制御回路は周知のものであり、積層化のために単層集積回路として形成する工程は、実施の形態１と同様の手法により実現される。
【００７０】
かかる画像表示デバイスによれば、各色の有機ＥＬを重ねて配置することにより、同じ画素から様々な色の発光が可能となり、高集積且つ高画質の表示デバイスが実現できる。なお、薄膜で発光が可能であれば、有機ＥＬ膜に限らず、他の発光材料も集積回路上に積層する発光膜として利用することができる。
【００７１】
（実施の形態５）
次に、本発明の実施の形態５について説明をする。この実施の形態５は、本発明の図６で示されるバルク半導体集積回路上に第２層集積回路２及び第３層集積回路３を積層した積層型集積回路を、発光素子として利用する形態である。
【００７２】
図６において、半導体基板１３上に、集積回路及び発光素子を形成する。半導体基板はシリコンに限らず、発光素子を形成するのに適した化合物半導体であって良い。また、バルクシリコン半導体に集積回路を形成し、発光素子として他の半導体材料を利用することも可能である。
【００７３】
半導体基板１３に形成された発光集積回路を覆う絶縁層２８が設けられ、その上に、接着層２６を介して、有機ＥＬ膜等の発光膜を有する第２層集積回路２が積層される。
【００７４】
さらに、層間絶縁層２７が設けられ、その上に、接着層２６を介して、有機ＥＬ膜等の発光膜を有する第３層集積回路３が積層される。
【００７５】
このように実施の形態５によれば、第１層の発光素子を有する集積回路として半導体基板１３を用い、その上に、各色の有機ＥＬを重ねて配置することにより、同じ画素から様々な色の発光が可能となり、高集積且つ高画質の表示デバイスが実現できる。
【００７６】
また、さらに、光デバイスに限らず、基板の透光性を利用できる他のデバイスに応用することも可能である。
【００７７】
本発明を諸図面や実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。従って、これらの変形や修正は本発明の範囲に含まれることに留意されたい。例えば、各構造、各工程等に含まれる機能等は論理的に矛盾しないように再配置可能であり、複数の構造やステップ等を１つに組み合わせたり、或いは分割したりすることが可能である。
【符号の説明】
【００７８】
１      第１層集積回路
２      第２層集積回路
３      第３層集積回路
４      第４層集積回路
５      第５層集積回路
１０    ハンドル基板
１１    第１の支持基板
１２    第２の支持基板
１３    シリコン基板
２０    埋め込み酸化膜
２１    ゲート絶縁膜
２２    絶縁膜
２３    絶縁膜
２４    接着層
２５    剥離層
２６    第２の接着層
２７    層間絶縁膜
２８    絶縁膜
２９    絶縁膜
３０    単結晶シリコン層
３１    半導体島領域
３２    ソース・ドレイン領域
４１    ゲート電極
４２    信号読み出し線
４３    画素電極
４４    対向電極
４５    接続電極
５０    光電変換膜
５１    赤用光電変換膜
５２    青用光電変換膜
５３    緑用光電変換膜
５４    Ｓｉフォトダイオード
６０    ＭＯＳトランジスタ
６１    回路部
６２    読み出し回路
６３    信号増幅回路
６４    Ａ／Ｄ変換回路・出力回路
【図１】
2015095517.tif 000003
【図２】
2015095517.tif 000004
【図３】
2015095517.tif 000005
【図４】
2015095517.tif 000006
【図５】
2015095517.tif 000007
【図６】
2015095517.tif 000008
【図７】
2015095517.tif 000009
【図８】
2015095517.tif 000010
【図９】
2015095517.tif 000011