(57)【要約】      （修正有）【課題】半導体フィールドプレートを含むＩＩＩ−Ｖ族トランジスタを提供する。【解決手段】ＩＩＩ−Ｖ族トランジスタ３００には、基板３１２の上に配置され二次元電子ガス（２ＤＥＧ）３１７を生成するように構成されたＩＩＩ−Ｖ族ヘテロ構造３１０が含まれている。これに加えＩＩＩ−Ｖ族トランジスタ３００には、ＩＩＩ−Ｖ族ヘテロ構造の上に配置されたソース電極３３０とドレイン電極３２０とゲート３４０とが含まれている。さらにＩＩＩ−Ｖ族トランジスタ３００には、ＩＩＩ−Ｖ族ヘテロ構造３１０の上でゲート３４０とドレイン電極３２０との間に配置された絶縁層３６０と、この絶縁層３６０の上でゲート３４０とドレイン電極３２０との間に配置された半導体フィールドプレート３５０も含まれている。【選択図】図３
2015111670.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ−Ｖ族トランジスタにおいて、
基板の上に配置され、二次元電子ガス（２ＤＥＧ）を生成するように構成されたＩＩＩ−Ｖ族ヘテロ構造と、
前記ＩＩＩ−Ｖ族ヘテロ構造の上に配置されたソース電極とドレイン電極とゲートと、
前記ＩＩＩ−Ｖ族ヘテロ構造の上に設けられ、前記ゲートと前記ドレイン電極との間に配置された絶縁層と、
前記ゲートと前記ドレイン電極との間に配置され、前記絶縁層の上に設けられた半導体フィールドプレートと
を含むことを特徴とする、
ＩＩＩ−Ｖ族トランジスタ。
【請求項２】
前記半導体フィールドプレートは、約１０4Ω／ｓｑ〜約１０7Ω／ｓｑの範囲のシート抵抗を有する、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項３】
前記半導体フィールドプレートは非晶質の半導体層を含む、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項４】
前記半導体フィールドプレートは単結晶の半導体層を含む、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項５】
前記半導体フィールドプレートは多結晶の半導体層を含む、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項６】
前記半導体フィールドプレートは多結晶のＩＩＩ族窒化物層を含む、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項７】
前記半導体フィールドプレートは非晶質のＩＩＩ族窒化物層を含む、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項８】
前記半導体フィールドプレートは、前記ゲート及び前記ドレイン電極各々と隣り合っている、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項９】
前記半導体フィールドプレートは、前記ゲート及び前記ドレイン電極のうち少なくとも一方の上に少なくとも部分的に配置されている、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項１０】
前記半導体フィールドプレートは、前記ゲート及び前記ドレイン電極各々の上に少なくとも部分的に配置されている、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項１１】
前記絶縁層は、前記ドレイン電極の上に少なくとも部分的に配置されている、請求項１に記載のＩＩＩ−Ｖ族トランジスタ。
【請求項１２】
ＩＩＩ族窒化物トランジスタにおいて、
基板の上に配置された窒化ガリウム（ＧａＮ）チャネル層と、
前記窒化ガリウム（ＧａＮ）チャネル層の上に配置された窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層と
を含み、
前記窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層と前記窒化ガリウム（ＧａＮ）チャネル層は、二次元電子ガス（２ＤＥＧ）を生成するように構成されており、
さらに、前記窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層の上に配置されたソース電極とドレイン電極とゲートと、
前記窒化アルミニウムガリウム（ＡｌＧａＮ）バリア層の上に設けられ、前記ゲートと前記ドレイン電極との間に配置された絶縁層と、
前記ゲートと前記ドレイン電極との間に配置され、前記絶縁層の上に設けられた半導体フィールドプレートと
を含むことを特徴とする、
ＩＩＩ族窒化物トランジスタ。
【請求項１３】
前記半導体フィールドプレートは、約１０4Ω／ｓｑ〜約１０7Ω／ｓｑの範囲のシート抵抗を有する、請求項１２に記載のＩＩＩ族窒化物トランジスタ。
【請求項１４】
前記半導体フィールドプレートは非晶質の半導体層を含む、請求項１２に記載のＩＩＩ族窒化物トランジスタ。
【請求項１５】
前記半導体フィールドプレートは単結晶のＩＩＩ族窒化物層を含む、請求項１２に記載のＩＩＩ族窒化物トランジスタ。
【請求項１６】
前記半導体フィールドプレートは多結晶のＩＩＩ族窒化物層を含む、請求項１２に記載のＩＩＩ族窒化物トランジスタ。
【請求項１７】
前記半導体フィールドプレートは、前記ゲート及び前記ドレイン電極各々と隣り合っている、請求項１２に記載のＩＩＩ族窒化物トランジスタ。
【請求項１８】
前記半導体フィールドプレートは、前記ゲート及び前記ドレイン電極のうち少なくとも一方の上に少なくとも部分的に配置されている、請求項１２に記載のＩＩＩ族窒化物トランジスタ。
【請求項１９】
前記半導体フィールドプレートは、前記ゲート及び前記ドレイン電極各々の上に少なくとも部分的に配置されている、請求項１２に記載のＩＩＩ族窒化物トランジスタ。
【請求項２０】
前記絶縁層は、前記ドレイン電極の上に少なくとも部分的に配置されている、請求項１２に記載のＩＩＩ族窒化物トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１３年１２月２日付け仮出願：発明の名称" III-Nitride Transistor with Semiconductive Field Plate "（半導体フィールドプレートを含むＩＩＩ族窒化物トランジスタ）、仮出願番号：No. 61/910,522の利益及び優先権を主張するものである。ここで上記仮出願を参照したことにより、それらの開示内容全体が本出願にすべて組み込まれたものとする。
【０００２】
定義
本発明において用いられる表現「ＩＩＩ−Ｖ族半導体」とは、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素とを含む化合物半導体のことである。一例としてＩＩＩ−Ｖ族半導体を、ＩＩＩ族窒化物半導体として形成することができる。「ＩＩＩ族窒化物」又は「ＩＩＩ−Ｎ」とは、窒素と少なくとも１つのＩＩＩ族元素例えばアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）及びホウ素（Ｂ）などを含む化合物半導体のことであり、以下に挙げる合金のいずれかに限定されるものではないが、例えば、窒化アルミニウムガリウム（ＡｌxＧａ(1-x)Ｎ）、窒化インジウムガリウム（ＩｎyＧａ(1-y)Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌxＩｎyＧａ(1-x-y)Ｎ）、砒化燐化窒化ガリウム（ＧａＡｓaＰbＮ(1-a-b)）、砒化燐化窒化アルミニウムインジウムガリウム（ＡｌxＩｎyＧａ(1-x-y)ＡｓaＰbＮ(1-a-b)）などである。さらにＩＩＩ−Ｎとは一般に、以下に限定されるものではないが、Ｇａ極性、Ｎ極性、半極性、又は無極性の結晶配向のいずれかを含む極性のことも指す。ＩＩＩ−Ｎ材料には、ウルツ鉱、閃亜鉛鉱、又は混合されたポリタイプも含めることができるし、さらに単一結晶、単結晶、多結晶又は非晶質構造も含めることができる。また、本発明において用いられる窒化ガリウム又はＧａＮとは、ＩＩＩ−Ｎ化合物半導体のことであり、この場合、１つ又は複数のＩＩＩ族元素には、若干量又は相当量のガリウムが含まれるが、ガリウムに加え他のＩＩＩ族元素も含めることができる。ＩＩＩ−Ｎ又はＧａＮトランジスタを、高電圧用複合エンハンスメント型トランジスタとすることができ、このトランジスタはＩＩＩ−Ｎトランジスタ又はＧａＮトランジスタを低電圧用ＩＶ族トランジスタとカスコード接続することによって形成される。
【０００３】
これらに加え、本発明において用いられる表現「ＩＶ族」とは、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）及び炭素（Ｃ）など、少なくとも１つのＩＶ族元素を含む半導体のことであり、これにはさらに、例えばシリコンゲルマニウム（ＳｉＧｅ）及びシリコンカーバイド（ＳｉＣ）などの化合物半導体も含めることができる。同様にＩＶ族とは、ＩＶ族元素から成る２つ以上の層又は、歪みＩＶ族材料を生成するＩＶ族元素のドーピングを含む半導体材料のことであり、さらにＩＶ族をベースとする複合基板も含むことができ、例えば単結晶又は多結晶ＳｉＣオン・シリコン（ＳｉＣ ｏｎ ｓｉｌｉｃｏｎ）、シリコン・オン・インシュレータ（ＳＯＩ）、酸素移植分離（ＳＩＭＯＸ）プロセス基板、ならびにシリコン・オン・サファイアなどである。
【０００４】
なお、本発明においてトランジスタ又はスイッチについて用いられる用語「低電圧」又は“ＬＶ”は、約５０Ｖまでの電圧範囲のトランジスタ又はスイッチのことを表す。また、「中電圧」又は“ＭＶ”という用語を用いたときには、約５０Ｖ〜約２００Ｖまでの電圧範囲のことを指す。さらに、本発明において用いられる用語「高電圧」又は“ＨＶ”とは、約２００Ｖ〜約１２００Ｖ或いはそれ以上の電圧範囲のことを指す。
【背景技術】
【０００５】
窒化ガリウム（ＧａＮ）又は他のＩＩＩ族窒化物をベースとする高電子移動度トランジスタ（ＨＥＭＴ）などのようなＩＩＩ−Ｖ族ヘテロ構造電界効果トランジスタ（ＨＦＥＴ）は、その効率が高くしかも高電圧の能力を有することから、高性能回路の用途においてパワートランジスタとして用いるのに望ましいものといえる。ＩＩＩ族窒化物ＨＥＭＴ及び他のＩＩＩ−Ｖ族ＨＥＭＴは、低い抵抗損失で高い電流密度を達成可能な二次元電子ガス（２ＤＥＧ）を発生させるために、分極電界を利用して動作する。
【０００６】
これらのパワートランジスタに対する電圧要求は高まり続けることから、それらの電圧ブレークダウン特性を改善するために、様々な技術が採用されてきた。例えば、トランジスタの高電界領域における電界の形状を設定するために、フィールドプレート構造を利用することができる。従来技術によるフィールドプレートの実装によって、多くの用途においてブレークダウンに対する耐性を向上させることができるとはいえ、ピーク電界を低減して、トランジスタのブレークダウン能力を改善するとともに、いっそう高い電圧の用途において長期にわたり安定した信頼性が得られるようにする新たな解決手段が必要とされている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が目的とするのは、半導体フィールドプレートを含むＩＩＩ−Ｖ族トランジスタを実現することである。
【課題を解決するための手段】
【０００８】
これらは基本的には、少なくとも１つの図面に示されており、及び／又は少なくとも１つの図面を参照しながら説明されており、特許請求の範囲にいっそう完全なかたちで記載されている。
【図面の簡単な説明】
【０００９】
【図１】フィールドプレートを含む従来技術による高電子移動度トランジスタ（ＨＥＭＴ）を示す断面図
【図２】フィールドプレートを含む従来技術による別のＨＥＭＴを示す断面図
【図３】半導体フィールドプレートを含む１つの実施形態によるＩＩＩ−Ｖ族ＨＥＭＴの一例を示す断面図
【図４】半導体フィールドプレートを含む別の実施形態によるＩＩＩ−Ｖ族ＨＥＭＴの一例を示す断面図
【発明を実施するための形態】
【００１０】
以下の説明には、本発明の実施形態に関する固有の情報が含まれている。当業者であれば理解できるように、以下で具体的に述べる手法とは異なる手法で本発明を実施することができる。本出願の図面及び図面に付随する説明は、例示的な実施形態を示したにすぎない。また、特に言及しないかぎり、図中の同じ要素又は対応する要素には、同じ参照符号又は対応する参照符号が付されている。さらに本出願の図面ならびに図解は、概してスケール通りではなく、実際の相対的な寸法との一致を意図したものではない。
【００１１】
図１には、フィールドプレートを含む従来技術による高電子移動度トランジスタ（ＨＥＭＴ）を示す断面図が描かれている。ＨＥＭＴ１００には、支持体１０２、チャネル層１０４、チャネル層１０４を覆うバリア層１０８、表面誘電体１４６、ドレイン電極１２０、ソース電極１３０及びゲート１４０が含まれている。図１に示されているように、ゲート１４０には、ゲート電極１４２と、表面誘電体１４６の上に延在する導電性フィールドプレート１４４が含まれている。さらに図１に示されているように、導通状態又は「オン」状態においてＨＥＭＴ１００は、ゲート領域の下に二次元電子ガス（２ＤＥＧ）１０６を有しており、これによってＨＥＭＴ１００の電荷キャリア伝導のためのチャネルが形成される。
【００１２】
既述のようにＨＥＭＴ１００などのようなパワートランジスタに対する電圧要求が高まり続けていることから、それらの電圧ブレークダウン特性を改善するためのストラテジが必要とされる。例えば図１に示されているように、ゲート１４０と隣り合うＨＥＭＴ１００の高電界領域において電界の形状を整合するために、導電性フィールドプレート１４４を利用することができる。図１に示した従来技術による実装手法によれば、導電性フィールドプレート１４４をゲート１４０といっしょに集積することができ、ゲート電極１４２の延長部として形成することができる。このような実装手法の場合、導電性フィールドプレート１４４を、メタルゲートのようなゲート電極１４２の形成に用いる材料と同じ導電性材料によって形成することができる。さらに図１に示されているように、導電性フィールドプレート１４４は、ＨＥＭＴ１００の電圧ブレークダウン能力をいっそう向上させる目的で、典型的には誘電体１４６の上に形成されている。
【００１３】
高導電性であり通常は金属である膜を利用した従来技術によるフィールドプレートの１つの欠点は、それらの導電性が高いことに起因して、この種の膜はそれらの膜を横切るかなり強い電界に対応できないことである。その結果として少なくとも２つの作用が引き起こされ、それらは出来上がった構造における電界に不利な影響を及ぼす。１つめの作用は、フィールドプレートと実質的に接触状態にある端子例えばゲート又はソース電極に生じている電位が、他のデバイス端子例えばドレイン電極に最も近いフィールドプレートの端部にも生じることである。その結果、フィールドプレートの端部と例えばドレイン端子との間に大きい電界が発生し、それによって、２つの端子間に位置する絶縁層及び半導体層を横切る大きい電界が引き起こされる。２つめの作用として挙げられるのは、フィールドプレートの形状が、階段状のエッジであったとしても、急激に終端していることから、例えばゲートとドレイン電極との間に位置する下方の半導体層又は絶縁層を横切る電位に対し、著しい不連続性が生じることである。このような不連続性の結果として大きいピーク電界が引き起こされ、これはこの種の半導体層又は絶縁層の誘電的完全性を損なうのに十分な大きさになる可能性があり、それによってデバイスに漏れ電流が発生し、又はデバイスがブレークダウンし、或いは長期間の信頼性が劣化してしまう。
【００１４】
図１には示していないが、やはり現時点で知られているフィールドプレートデザインの別の選択肢として、アメリカ合衆国特許出願第11/322,923号：発明の名称：" III-Nitride Power Semiconductor with a Field Relaxation Feature "（電界緩和機能を有するＩＩＩ族窒化物電力用半導体）、出願日：２００５年１２月３０日、アメリカ合衆国特許出願公開第2006/0145189号、公開日：２００６年７月６日、に開示されている超高抵抗材料を用いて、フィールドプレートを形成することができる。ここで上記特許出願を参照したことにより、それらの開示内容全体が本出願にすべて組み込まれたものとする。
【００１５】
同様に図１には示していない、従来は例えばシリコンベースのデバイスで用いられていたいくつかの他の公知の技術によれば、非晶質のシリコン層を用いてフィールドプレートを形成することができる。非晶質シリコンを利用した例は、アメリカ合衆国特許第6,525,389号、発明の名称：" High Voltage Termination with Amorphous Silicon Layer Below the Field Plate "（フィールドプレート下方に非晶質シリコン層を有する高電圧終端部）、出願日：２０００年２月２２日、発行日：２００３年２月２５日、に記載されている。ここで上記特許を参照したことにより、それらの開示内容全体が本出願にすべて組み込まれたものとする。このアプローチによれば、終端構造を横切る電界を均一に分布させるために、高抵抗の非晶質シリコンから成る薄膜層が堆積される。この種のアプローチによって安定した電界終端構造を生じさせることができ、いくつかの用途に関して歩留まりを改善することができる。ただしＩＩＩ−Ｖ族ＨＥＭＴに関しては、このようにして非晶質シリコンを利用しても効果のないことが予期される。その理由は、非晶質シリコンのブレークダウン電界強度は、ＩＩＩ−Ｖ族窒化物及び他のＩＩＩ−Ｖ材料のブレークダウン電界強度よりも、典型的には小さいからである。
【００１６】
次に図２を参照すると、この図には、フィールドプレートを含む従来技術による別のＨＥＭＴの断面図が描かれている。ＨＥＭＴ２００には、支持体２０２、チャネル層２０４、チャネル層２０４を覆うバリア層２０８、ドレイン電極２２０、ソース電極２３０、電極２４２を有するゲート２４０、及び２ＤＥＧ２０６が含まれている。図２に示されているように、ＨＥＭＴ２００には、バリア層２０８上で表面２１９に隣接して形成された半導体フィールドプレート２４６も含まれている。半導体フィールドプレート２４６に相応する半導体フィールドプレートを含むデバイス構造は、アメリカ合衆国特許出願第2012/0280363 A1号ならびにアメリカ合衆国特許出願第2013/0126942 A1号に開示されている。これらに加えPowDec Technologies社によって、ＨＥＭＴバリア層上でこの層に隣接して形成された半導体フィールドプレートの利用に関する開示もさらになされており、これは以下のURLにおいてオンラインで閲覧できる（注：２０１４年１０月２１日現在有効なURL）。
http://www.powdec.co.jp/news/file/Powdec-20131003e.pdf
及び
http://www.digitimes.com/supply_chain_window/story.asp?datepublish=2011/03/28&pages=PR&seq=201&query=POWDEC
【００１７】
この種の半導体フィールドプレートを利用することによって、フィールドプレートの抵抗値をコントロールできるようになる。他方、このことによって、かなり強い電界に対応することのできるフィールドプレートを使用できるようになり、許容可能な漏れ電流を利用することで、例えばゲートとドレイン電極との間のフィールドプレートを横切る均一な電界を、効果的に生じさせることができる。デバイスの過渡動作中、電界を迅速に平衡状態におくことができるようにするために、適正な漏れ電流が必要とされる一方、デバイスのＩON対ＩOF性能比を著しく劣化させない程度の漏れ電流を維持するのが好ましい。したがって漏れ電流の最適な範囲が設定されるか、又はもっと直接的には、半導体フィールドプレートを成す薄膜の抵抗値が設定される。
【００１８】
既述の従来技術によるフィールドプレートの実装によって、多くの用途において電圧ブレークダウンに対する耐性を向上させることができるとはいえ、ピーク電界を低減して、トランジスタのブレークダウン能力を改善するとともに、いっそう高い電圧の用途において長期にわたり安定した信頼性が得られるようにする新たな解決手段が必要とされている。本発明が目的とするのは、このようなニーズを満たすように構成された半導体フィールドプレートを含むＩＩＩ−Ｖ族トランジスタを実現することである。本発明によるコンセプトのいくつかの実施形態によれば、薄い半導体層により分布抵抗が形成され、この抵抗は、特にゲートとドレイン電極との間において、デバイス構造を横切る電界を均一に分布させるように動作する。その結果、本明細書で開示する半導体フィールドプレートを実装することで有利なことに、従来のフィールドプレート構造において共通していた電界ピークの発生が阻止される。このような電界ピークは、従来の様々なフィールドプレートにおいて、典型的にはエッジ又は階段状の不連続部において発生していた。
【００１９】
次に図３を参照すると、この図には、半導体フィールドプレート３５０を含むＩＩＩ−Ｖ族ＨＥＭＴ３００の一例を示す断面図が描かれている。この場合、半導体フィールドプレート３５０は厚さ３５２を有し、絶縁層３６０上に配置されていて、従来のフィールドプレートの実装に伴って生じていた欠点ならびに不備が克服されるように構成されたものである。半導体フィールドプレート３５０及び絶縁層３６０に加え、ＨＥＭＴ３００は、ＩＩＩ−Ｖ族ヘテロ構造３１０及び基板３１２の上に配置された遷移層３１４を有している。ＨＥＭＴ３００にはさらに、ＩＩＩ−Ｖ族ヘテロ構造３１０の表面３１９上に配置されたドレイン電極３２０及びソース電極３３０も含まれている。ＨＥＭＴ３００にはさらに、ドレイン電極３２０とソース電極３３０との間に配置されたゲート３４０と、ゲート誘電体３４６の上に形成されたゲート電極３４２も含まれている。
【００２０】
図３に示されているように、ＩＩＩ−Ｖ族ヘテロ構造３１０には、ＩＩＩ−Ｖ族チャネル層３１６と、このＩＩＩ−Ｖ族チャネル層３１６を覆うＩＩＩ−Ｖ族バリア層３１８が含まれている。さらに図３に示されているように、ＩＩＩ−Ｖ族ヘテロ構造３１０は、２ＤＥＧ ３１７が生成されるように構成されている。なお、ここではゲート３４０は、ゲート電極３４２とＩＩＩ−Ｖ族ヘテロ構造３１０の表面３１９との間に配置されたゲート誘電体３４６を含む絶縁ゲートとして示されているけれども、別の実施形態においてゲート誘電体３４６を省いてもよく、ＩＩＩ−Ｖ族ヘテロ構造３１０の表面３１９とショットキーコンタクトを形成するショットキーゲートとして、ゲート３４０を実装してもよい。
【００２１】
さらに述べておくと、図３に描かれたトランジスタはＨＥＭＴ３００として示されているけれども、別の実施形態においてＨＥＭＴ３００を、他の形式のパワートランジスタに相当するものとしてもよい。例えば別の実施形態においてＨＥＭＴ３００を、冒頭の「定義」の項で述べたような高電圧（ＨＶ）トランジスタに相当するものとすることができ、絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ）として、或いはＨＶ金属−絶縁体半導体ＦＥＴ（ＭＩＳＦＥＴ）例えば金属酸化物半導体ＦＥＴ（ＭＯＳＦＥＴ）として実装されるものとすることができる。
【００２２】
基板３１２を、一般的に利用される何らかの基板材料によって形成することができる。例えば基板３１２を、サファイアによって形成することができ、又はネイティブのＩＩＩ−Ｖ族基板としてもよいし、或いは冒頭の「定義」の項で述べたようにＩＶ族の基板としてもよい。基板３１２をネイティブのＩＩＩ−Ｖ族基板とした実施形態であれば、遷移層３１４を省くことができる。ただし遷移層３１４を設けるならば、この層に多層ＩＩＩ−Ｖ族層を含めることができる。１つの実施形態によれば、基板３１２の上に形成された歪み吸収層を、遷移層３１４に含めることもできる。この種の歪み吸収層を、非晶質の歪み吸収層とすることができ、例えば非晶質シリコン窒化物層とすることができる。なお、基板３１２をＩＩＩ−Ｖ族チャネル層３１６及びＩＩＩ−Ｖ族バリア層３１８に対して非ネイティブの基板とした実施形態であれば（つまりＩＩＩ−Ｖ族基板ではなく例えばシリコン又は他のＩＶ族基板であれば）、基板３１２からＩＩＩ−Ｖ族チャネル層３１６への結晶格子特性の遷移を媒介させるために、遷移層３１４が設けられる。
【００２３】
１つの実施形態によれば遷移層３１４に、ＩＩＩ−Ｖ族チャネル層３１６及びＩＩＩ−Ｖ族バリア層３１８のようにあとで形成されるＩＩＩ−Ｖ族活性層と、基板３１２との熱膨張係数の最終的な不整合を低減するように形成された層に加えて、核生成層（図３には核生成層は示されていない）を含めることができる。例えば、窒化ガリウム（ＧａＮ）ベースのＨＥＭＴを形成する場合、遷移層３１４には、基板３１２上に形成された、又は基板３１２上に形成された歪み低減層及び／又は核生成層の上に形成された、窒化アルミニウム（ＡｌＮ）層を含めることができ、さらに一連の中間層例えばＡｌＧａＮ層を含めることができ、この層のアルミニウム含有量はガリウム含有量に対し相対的に、遷移層３１４に含まれているＧａＮバッファ層に向かって適切な遷移が達成されるまで、徐々に低減される（図３にはバッファ層も示されていない）。このような中間層の利用に関する例は、アメリカ合衆国特許出願第13/405,180号、発明の名称：" III-Nitride Semiconductor Structures with Strain Absorbing Interlayer Transition Modules "（歪吸収中間層遷移モジュールを有するＩＩＩ族窒化物半導体構造）、出願日：２０１２年２月２４日、アメリカ合衆国特許出願公開第2012/0223365号、公開日：２０１２年９月６日、に開示されている。ここで上記特許出願を参照したことにより、それらの開示内容全体が本出願にすべて組み込まれたものとする。
【００２４】
いくつかの実施形態によれば遷移層３１４に、組成に関して勾配が付けられて生成されたＩＩＩ族窒化物又は他のＩＩＩ−Ｖ族材料を含めることができる。この種の実施形態によれば、遷移層３１４の特定の組成及び厚さを、基板３１２の直径と厚さならびにＨＥＭＴ３００の所望の性能に依存させることができる。例えば、ＨＥＭＴ３００の所望のブレークダウン電圧と、ＨＥＭＴ３００の製造を支持するために用いられるエピタキシャルウェハの所望のボウ及びワープにより、当業者に知られているようにして、遷移層３１４の組成及び厚さを制御することができる。例えば、ＧａＮベースのＨＥＭＴを形成する場合、遷移層３１４には、基板３１２上に形成された、又は基板３１２上に形成された歪み低減層及び／又は核生成層の上に形成された、窒化アルミニウム（ＡｌＮ）層を含めることができ、さらに一連のＡｌＧａＮ層を含めることができ、この層のアルミニウム含有量はガリウム含有量に対し相対的に、チャネル層３１６に向かって適切な遷移が達成されるまで、徐々に低減される。さらにいくつかの実施形態によれば遷移層３１４が、組成に勾配が付けられたボディの形態をとることができ、このボディはそれぞれ頂面と底面とで異なるＩＩＩ−Ｖ族合金組成を有する。
【００２５】
組成に勾配が付けられた遷移層の利用、中間層、歪み低減層ならびに種々の介在層の利用に関する例は、以下の文献に開示されている。即ち、
・アメリカ合衆国特許第6,649,287号、発明の名称：" Gallium Nitride Materials and Method "（窒化ガリウム材料および方法）、出願日：２０００年１２月１４日、発行日：２００３年１１月１８日；
・アメリカ合衆国特許第6,617,060号、発明の名称：" Gallium Nitride Materials and Method "（窒化ガリウム材料および方法）、出願日：２００２年７月２日、発行日：２００３年９月９日；
・アメリカ合衆国特許第7,339,205号、発明の名称：" Gallium Nitride Materials and Methods Associated with the Same "（窒化ガリウム材料および該材料に関連する方法）、出願日：２００４年６月２８日、発行日：２００８年３月４日；
・アメリカ合衆国特許第8,344,417号、発明の名称：" Gallium Nitride Semiconductor Structures with Compositionally-Graded Transition Layer "（組成的な勾配が付けられた転移層を含む窒化ガリウム半導体構造）、出願日：２０１２年１月２７日、発行日：２０１３年１月１日；
・アメリカ合衆国特許第8,592,862号、発明の名称：" Gallium Nitride Semiconductor Structures with Compositionally-Graded Transition Layer "（組成的な勾配が付けられた転移層を含む窒化ガリウム半導体構造）、出願日：２０１２年１２月２７日、発行日：２０１３年１１月２６日；
・アメリカ合衆国特許第8,659,030号、発明の名称：" III-Nitride Heterojunction Devices Having a Multilayer Spacer "（多層スペーサを含むＩＩＩ族窒化物ヘテロ接合デバイス）、出願日：２０１２年２月１５日、発行日：２０１４年２月２５日；
・アメリカ合衆国特許出願第12/928,946号、発明の名称：" Stress Modulated Group III-V Semiconductor Device and Related Method "（応力変調ＩＩＩ−Ｖ族半導体デバイスおよび関連方法）、出願日：２０１０年１２月２１日、アメリカ合衆国特許出願公開第2012/0153351号、公開日：２０１２年６月２１日；
・アメリカ合衆国特許出願第11/531,508号、発明の名称：" Process for Manufacture of Super Lattice Using Alternating High and Low Temperature Layers to Block Parasitic Current Path "（寄生電流経路を閉塞するために交互の高温層および低温層を用いる超格子の製造方法）、出願日：２００６年９月１３日、アメリカ合衆国特許出願公開第2007/0056506号、公開日：２００７年３月１５日；
・アメリカ合衆国特許出願第13/405,180号、発明の名称：" III-Nitride Semiconductor Structures with Strain Absorbing Interlayer Transition Modules "（歪吸収中間層遷移モジュールを有するＩＩＩ族窒化物半導体構造）、出願日：２０１２年２月２４日、アメリカ合衆国特許出願公開第2012/0223365号、公開日：２０１２年９月６日。
ここで上記特許及び特許出願を参照したことにより、それらの開示内容全体が本出願にすべて組み込まれたものとする。
【００２６】
図３に示されているように、ＩＩＩ−Ｖ族チャネル層３１６が遷移層３１４の上に形成されており、ＩＩＩ−Ｖ族バリア層３１８がＩＩＩ−Ｖ族チャネル層３１６の上に形成されている。これらに加え、ＩＩＩ−Ｖ族バリア層３１８の上にＩＩＩ−Ｖ族薄膜キャップ層を用いることができる（キャップ層は図示されていない）。１つの実施形態によれば、例えばＨＥＭＴ３００が、ＩＩＩ−Ｖ族チャネル層３１６としてＧａＮ層を含み、ＩＩＩ−Ｖ族バリア層３１８としてＡｌＧａＮ層を含むＩＩＩ族窒化物ＨＥＭＴの形態をとるようにすることができる。なお、オプションとして設けられる上述のキャップ層を、ＧａＮ又はＡｌＧａＮから形成することができ、これを意図的にドーピングしてもよいし、或いは実質的にドーピングされていない状態でもよい。
【００２７】
さらに述べておくと、いくつかの用途において望まれる可能性があるのは、ＩＩＩ−Ｖ族バリア層３１８を、ＩＩＩ−Ｖ族バリア層３１８とＩＩＩ−Ｖ族チャネル層３１６との間に配置された１つ又は複数のスペーサ層の上に形成することである。この種の１つ又は複数のスペーサ層の利用に関する例は、アメリカ合衆国特許第8,659,030号、発明の名称：" III-Nitride Heterojunction Devices Having a Multilayer Spacer "（多層スペーサを含むＩＩＩ族窒化物ヘテロ接合デバイス）、出願日：２０１２年２月２５日、発行日：２０１４年２月２５日、に開示されている。ここで上記特許を参照したことにより、それらの開示内容全体が本出願にすべて組み込まれたものとする。
【００２８】
ドレイン電極３２０及びソース電極３３０は、それらが２ＤＥＧ ３１７とオーミックコンタクトを形成するように、ＩＩＩ−Ｖ族バリア層３１８の上に配置されている。ゲート電極３４２を、例えば導電性のポリシリコン電極又は金属電極として実装することができる。また、ゲート誘電体３４６を、何らかの適切なゲート誘電体材料によって形成することができ、例えば二酸化シリコン（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、又は窒化シリコン（Ｓｉ3Ｎ4）などによって形成することができる。
【００２９】
さらに図３に示されているように、ゲート３４０とドレイン電極３２０との間に、これらゲート３４０とドレイン電極３２０の各々に隣接して、半導体フィールドプレート３５０が配置されている。なお、ここで用いたように、２つの物体が「隣接する」と記載されている場合には、それらの物体は互いに直接接触している状態にある。したがって、半導体フィールドプレート３５０が、ゲート３４０とドレイン電極３２０の各々に隣接している、と記載されているならば、半導体フィールドプレート３５０は、ゲート３４０と直接接触した状態にとなるように配置されており、かつドレイン電極３２０と直接接触した状態となるように配置されている。
【００３０】
半導体フィールドプレート３５０を薄膜半導体層として実装することができ、例えば約１０ナノメータから約１マイクロメータ（約１０．０ｎｍ〜約１．０μｍ）の範囲の厚さ３５２を有する半導体層として実装することができ、例えば約１００ｎｍの厚さ３５２の半導体層として実装することができる。半導体フィールドプレート３５０を、約１０4Ω／ｓｑ〜約１０7Ω／ｓｑの範囲のシート抵抗を有するように構成することができる。１つの実施形態によれば、半導体フィールドプレートなしでドレインとソースとの間でＨＥＭＴ３００を通って流れると見込まれる漏れ電流が、半導体フィールドプレート３５０を通って流れる漏れ電流よりも大きいか又はほぼ等しくなるように、半導体フィールドプレート３５０が形成される。その結果、有利であるか又は望ましいのは、例えばゲート幅のミリメータあたり約１マイクロアンペア（ゲート幅のｍｍあたり１．０μＡ）よりも小さい漏れ電流を有するように、半導体フィールドプレート３５０を構成することであり、したがってこの漏れ電流は、ＨＥＭＴ３００の漏れ電流全体に大きく加わるものではない。
【００３１】
半導体フィールドプレート３５０を、非晶質半導体層として形成してもよいし、或いは単結晶層又は多結晶の半導体層として形成してもよい。例えばいくつかの実施形態によれば、半導体フィールドプレート３５０を、単結晶又は多結晶或いは非晶質のＩＩＩ族窒化物層（例えばＧａＮ又はＡｌＧａＮ）として形成することができる。例えば１つの実施形態によれば、半導体フィールドプレート３５０を、約４パーセントから約３０パーセント（約４％〜約３０％）のアルミニウム濃度を有するＡｌＧａＮによって形成することができる。この種の実施形態によれば、半導体フィールドプレート３５０について所望のシート抵抗を達成するために、ＡｌＧａＮをＳｉ又はマグネシウム（Ｍｇ）或いは一般的に利用される何らかのＩＩＩ族窒化物ドーパントによって、ドーピングすることができる。ただしここで強調しておきたいのは、半導体フィールドプレート３５０の形成に用いられる半導体材料は、必ずしも単結晶でなくてもよく、いくつかの実施形態においては、半導体フィールドプレート３５０に関して、多結晶構造又は非晶質構造を有するのが有利であるか又は望ましい場合もある。
【００３２】
半導体フィールドプレート３５０は、分布抵抗として機能し、ＨＥＭＴ３００のゲート３４０とドレイン電極３２０との間の電界を均一に分布させるように動作する。その結果として有利なことに、半導体フィールドプレート３５０によって、従来のフィールドプレートの実装に共通していた電界ピークの発生が阻止される。なお、いくつかの実施形態において、半導体フィールドプレート３５０に加えてＨＥＭＴ３００に、ドレイン電極３２０及び／又はゲート３４０と接続された導電性フィールドプレート（図３には導電性フィールドプレートは示されていない）が含まれるようにしてもよい。
【００３３】
さらに図３に示されているようにＨＥＭＴ３００には、半導体フィールドプレート３５０とＩＩＩ−Ｖ族ヘテロ構造３１０との間に配置された絶縁層３６０が含まれている。半導体フィールドプレート３５０とＩＩＩ−Ｖ族ヘテロ構造３１０の表面３１９との間に絶縁層３６０が設けられていることによって、デバイスの性能と安定性についていくつかの利点が得られる。例えば、絶縁層３６０によって、ＩＩＩ−Ｖ族バリア層３１８（又はＩＩＩ−Ｖ族バリア層３１８の上に形成されたキャップ層）のパッシベーションを向上させることができ、パッシベーションの向上自体によって、強い電界が加わるストレス状況において、デバイス性能の安定化を促進させることができる。さらに当然ながら絶縁層３６０によって例えば、２ＤＥＧ ３１７及び／又はドレイン電極３２０と、ゲート電極３４２及び半導体フィールドプレート３５０の組み合わせとの間に配置された膜を横切って発生する最大電界の低減に役立つ。その結果、表面３１９に生じる電界が低減され、さらにこのことも強い電界が加わるストレス状況のもとでのデバイス安定性に寄与する。
【００３４】
次に図４を参照すると、この図には、厚さ４５２の半導体フィールドプレート４５０を含む別の実施形態によるＩＩＩ−Ｖ族ＨＥＭＴ４００の一例を示す断面図が描かれている。図４に示されているようにＨＥＭＴ４００には、半導体フィールドプレート４５０に加え、ＩＩＩ−Ｖ族ヘテロ構造４１０の表面４１９に配置されたドレイン電極４２０及びソース電極４３０が含まれている。ＨＥＭＴ４００には、ドレイン電極４２０とソース電極４３０との間に配置されたゲート４４０と、ゲート誘電体４４６の上に形成されたゲート電極４４２も含まれている。
【００３５】
ＨＥＭＴ４００にはさらに、ＩＩＩ−Ｖ族ヘテロ構造４１０におけるＩＩＩ−Ｖ族チャネル層４１６及びＩＩＩ−Ｖ族バリア層４１８、遷移層４１４、ならびに基板４１２が含まれている。さらに図４には、絶縁層４６０、ならびにＩＩＩ−Ｖ族チャネル層４１６とＩＩＩ−Ｖ族バリア層４１８とによって生成された２ＤＥＧ ４１７も示されている。
【００３６】
ＩＩＩ−Ｖ族ヘテロ構造４１０、ドレイン電極４２０、ソース電極４３０、ゲート４４０、ならびに厚さ４５２の半導体フィールドプレート４５０を含むＨＥＭＴ４００は、図３に示したＩＩＩ−Ｖ族ヘテロ構造３１０、ドレイン電極３２０、ソース電極３３０、ゲート３４０、ならびに厚さ３５２の半導体フィールドプレート３５０を含むＨＥＭＴ３００と、全般的に対応している。したがって、ＩＩＩ−Ｖ族ヘテロ構造４１０、ドレイン電極４２０、ソース電極４３０、ゲート４４０、ならびに厚さ４５２の半導体フィールドプレート４５０は、図３に示した実施形態を参照しながら既に説明したＩＩＩ−Ｖ族ヘテロ構造３１０、ドレイン電極３２０、ソース電極３３０、ゲート３４０、ならびに厚さ３４２の半導体フィールドプレート３５０にそれぞれ属する特性のいずれも共有することができる。
【００３７】
さらに図４に示されているようにＨＥＭＴ４００には、半導体フィールドプレート４５０とＩＩＩ−Ｖ族ヘテロ構造４１０の表面４１９との間に配置された絶縁層４６０も含まれている。例えば図４に示した実施形態によれば、絶縁層４６０は、半導体フィールドプレート４５０とＩＩＩ−Ｖ族バリア層４１８との間に配置されている。ただし図３に示した実施形態とは異なり、ＨＥＭＴ４００の場合には絶縁層４６０を、ドレイン電極４２０の上に少なくとも部分的に配置させることができる。とはいえ絶縁層４６０は、全般的には図３に示した絶縁層３６０に対応し、既述の対応する特徴に属する特性のいずれも共有することができる。なお、いくつかの実施形態において、半導体フィールドプレート４５０及び絶縁層４６０に加えてＨＥＭＴ４００に、ドレイン電極４２０及び／又はゲート４４０と接続された導電性フィールドプレート（図４には導電性フィールドプレートは示されていない）が含まれるようにしてもよい。
【００３８】
以上の通り本出願は、半導体フィールドプレートを含むＩＩＩ−Ｖ族トランジスタを開示するものである。本発明によるコンセプトのいくつかの実施形態によれば、分布抵抗を形成するために半導体フィールドプレートを用いることができ、この分布抵抗は、ゲートとドレイン電極との間において、トランジスタ構造を横切る電界を均一に分布させるように動作する。その結果として有利なことに、本明細書で開示した半導体フィールドプレートによって、従来のフィールドプレート構造に共通していた電界ピークの発生が阻止される。
【００３９】
これまで述べてきたことから明らかなように、本出願で説明したコンセプトを実現するために、それらのコンセプトの範囲を逸脱することなく、様々な技術を利用することができる。なお、それらのコンセプトについて、いくつかの特定の実施形態を挙げて説明してきたけれども、それらのコンセプトを逸脱することなく形状や細部に変更を加えることができるのは、当業者に自明である。したがって既述の実施形態は、あらゆる点で例示とみなすべきものであって、限定と捉えてはならない。さらに自明の通り、本発明はこれまで説明してきた固有の実施形態に限定されるものではなく、本発明の開示範囲を逸脱することなく、数多くの再構成、変形、置き換えを行うことができる。
【図１】
2015111670.tif 000003
【図２】
2015111670.tif 000004
【図３】
2015111670.tif 000005
【図４】
2015111670.tif 000006
【外国語明細書】
2015111670.tif 000007
2015111670.tif 000008
2015111670.tif 000009
2015111670.tif 000010
2015111670.tif 000011
2015111670.tif 000012
2015111670.tif 000013
2015111670.tif 000014
2015111670.tif 000015
2015111670.tif 000016
2015111670.tif 000017
2015111670.tif 000018
2015111670.tif 000019
2015111670.tif 000020
2015111670.tif 000021
2015111670.tif 000022
2015111670.tif 000023
2015111670.tif 000024
2015111670.tif 000025
2015111670.tif 000026
2015111670.tif 000027
2015111670.tif 000028
2015111670.tif 000029
2015111670.tif 000030
2015111670.tif 000031
2015111670.tif 000032
2015111670.tif 000033
2015111670.tif 000034
2015111670.tif 000035
2015111670.tif 000036