(57)【要約】【課題】コイルにて擬似共振を行うと共に、簡易な構成でコイルに流れる電流をモニタし、ゼロクロス点または共振動作でのボトム検出可能な電源制御回路、その電源制御回路を適用した電源装置を提供する。【解決手段】交流ラインに接続されたインダクタンスＬpと接地電位に接続された電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSのドレインに接続された検出回路３２と、検出回路３２およびＭＯＳＦＥＴＱSに接続され、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、インダクタンス電流ＩLの擬似共振制御可能な擬似共振制御回路３０とを備える電源制御回路２、その電源制御回路２を適用した電源装置４。【選択図】図３
2015104173.tif 000002
【特許請求の範囲】
【請求項１】
交流ラインに接続されたインダクタンスと接地電位に接続された電流センス抵抗との間に直列接続されたＭＯＳＦＥＴのドレインに接続されたハイパスフィルタと、
前記ハイパスフィルタおよび前記ＭＯＳＦＥＴに接続され、前記ハイパスフィルタの出力に基づいて前記インダクタンスを導通するインダクタンス電流の放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、前記インダクタンス電流の擬似共振制御可能な擬似共振制御回路と
を備えることを特徴とする電源制御回路。
【請求項２】
前記擬似共振制御回路は、出力が前記ＭＯＳＦＥＴのゲートに接続され、前記ハイパスフィルタに導通する電流を検出して、前記ゼロクロス点およびボトムタイミングにおいて、前記ＭＯＳＦＥＴを導通制御可能であることを特徴とする請求項１に記載の電源制御回路。
【請求項３】
前記擬似共振制御回路は、前記電流センス抵抗に導通する電流を検出して、所定のリセットタイミングにおいて、前記ＭＯＳＦＥＴを非導通制御可能であることを特徴とする請求項２に記載の電源制御回路。
【請求項４】
前記ハイパスフィルタは、
前記ドレインに接続されたキャパシタと、
前記キャパシタと接地電位間に直列接続された第１抵抗および第２抵抗と
を備え、前記擬似共振制御回路は、前記第１抵抗および前記第２抵抗の接続点に接続されることを特徴とする請求項１〜３のいずれか１項に記載の電源制御回路。
【請求項５】
前記擬似共振制御回路は、
前記接続点に接続された電流検出コンパレータと、
前記電流センス抵抗に接続されたエラーアンプと、
前記電流検出コンパレータの出力および前記エラーアンプの出力に接続され、前記ＭＯＳＦＥＴの制御信号を出力するＲＳフリップフロップと、
前記ＲＳフリップフロップの出力に接続され、前記ＭＯＳＦＥＴを駆動するバッファと
を備えることを特徴とする請求項４に記載の電源制御回路。
【請求項６】
前記ＭＯＳＦＥＴは、前記ＲＳフリップフロップのセット動作タイミングで導通制御され、前記ＲＳフリップフロップのリセット動作タイミングで非導通制御されることを特徴とする請求項５に記載の電源制御回路。
【請求項７】
交流ラインに接続されたインダクタンスと、
接地電位に接続された電流センス抵抗と、
前記インダクタンスと前記電流センス抵抗との間に直列接続されたＭＯＳＦＥＴと、
前記ＭＯＳＦＥＴのドレインに接続されたハイパスフィルタと、
前記ハイパスフィルタおよび前記ＭＯＳＦＥＴに接続され、前記ハイパスフィルタの出力に基づいて前記インダクタンスを導通するインダクタンス電流の放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、前記インダクタンス電流の擬似共振制御可能な擬似共振制御回路と
を備えることを特徴とする電源装置。
【請求項８】
前記擬似共振制御回路は、出力が前記ＭＯＳＦＥＴのゲートに接続され、前記ハイパスフィルタに導通する電流を検出して、前記ゼロクロス点およびボトムタイミングにおいて、前記ＭＯＳＦＥＴを導通制御可能であることを特徴とする請求項７に記載の電源装置。
【請求項９】
前記擬似共振制御回路は、前記電流センス抵抗に導通する電流を検出して、所定のリセットタイミングにおいて、前記ＭＯＳＦＥＴを非導通制御可能であることを特徴とする請求項８に記載の電源装置。
【請求項１０】
前記ハイパスフィルタは、
前記ドレインに接続されたキャパシタと、
前記キャパシタと接地電位間に直列接続された第１抵抗および第２抵抗と
を備え、前記擬似共振制御回路は、前記第１抵抗および前記第２抵抗の接続点に接続されることを特徴とする請求項７〜９のいずれか１項に記載の電源装置。
【請求項１１】
前記擬似共振制御回路は、
前記接続点に接続された電流検出コンパレータと、
前記電流センス抵抗に接続されたエラーアンプと、
前記電流検出コンパレータの出力および前記エラーアンプの出力に接続され、前記ＭＯＳＦＥＴの制御信号を出力するＲＳフリップフロップと、
前記ＲＳフリップフロップの出力に接続され、前記ＭＯＳＦＥＴを駆動するバッファと
を備えることを特徴とする請求項１０に記載の電源装置。
【請求項１２】
前記ＭＯＳＦＥＴは、前記ＲＳフリップフロップのセット動作タイミングで導通制御され、前記ＲＳフリップフロップのリセット動作タイミングで非導通制御されることを特徴とする請求項１１に記載の電源装置。
【請求項１３】
前記電源装置は、降圧型ＬＥＤ照明装置、昇圧型ＬＥＤ照明装置、フライバック型ＬＥＤ照明装置のいずれかであることを特徴とする請求項７〜１２のいずれか１項に記載の電源装置。
【請求項１４】
前記電源装置は、擬似共振型ＤＣ／ＤＣコンバータであることを特徴とする請求項７〜１２のいずれか１項に記載の電源装置。
【請求項１５】
前記電源装置は、ＡＣ／ＤＣコンバータであることを特徴とする請求項７〜１２のいずれか１項に記載の電源装置。
【請求項１６】
前記ＡＣ／ＤＣコンバータは、力率改善回路を備えることを特徴とする請求項１５に記載の電源装置。
【請求項１７】
請求項７〜１６のいずれか１項に記載の電源装置を搭載したことを特徴とする電子機器。
【請求項１８】
前記電子機器は、モニタ、外部ハードディスクドライブ、セットトップボックス、ラップトップＰＣ、タブレットＰＣ、スマートホン、バッテリーチャージャーシステム、パーソナルコンピュータ、ディスプレイ、プリンタ、掃除機、冷蔵庫、ファクシミリ、電話機、通信機器、サーバのいずれかであることを特徴とする請求項１７に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御回路、電源装置および電子機器に関し、特に、コイルによる擬似共振動作を適用した電源制御回路、電源装置および電子機器に関する。
【背景技術】
【０００２】
擬似共振（ＱＲ：Quasi Resonance）動作するスイッチング電源装置が提案されている（例えば、特許文献１〜５参照。）。
【０００３】
ＱＲ動作する回路構成においては、例えば、ＤＣ／ＤＣコンバータの１次側コイルに流れる電流をモニタし、コイル放電タイミングにおけるゼロクロス（Zero Cross）点または共振動作でのボトム検出を行う必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−４５９３９号公報
【特許文献２】特開２００７−１１０８７８号公報
【特許文献３】特開２００７−１０４７５９号公報
【特許文献４】特表２００９−５２７２１５号公報
【特許文献５】国際公開第ＷＯ２０１１／１２２３１４号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、コイルにて擬似共振を行うと共に、簡易な構成でコイルに流れる電流をモニタし、ゼロクロス点または共振動作でのボトム検出可能な電源制御回路、その電源制御回路を適用した電源装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、交流ラインに接続されたインダクタンスと接地電位に接続された電流センス抵抗との間に直列接続されたＭＯＳＦＥＴのドレインに接続されたハイパスフィルタと、前記ハイパスフィルタおよび前記ＭＯＳＦＥＴに接続され、前記ハイパスフィルタの出力に基づいて前記インダクタンスを導通するインダクタンス電流の放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、前記インダクタンス電流の擬似共振制御可能な擬似共振制御回路とを備える電源制御回路が提供される。
【０００７】
本発明の他の態様によれば、交流ラインに接続されたインダクタンスと、接地電位に接続された電流センス抵抗と、前記インダクタンスと前記電流センス抵抗との間に直列接続されたＭＯＳＦＥＴと、前記ＭＯＳＦＥＴのドレインに接続されたハイパスフィルタと、前記ハイパスフィルタおよび前記ＭＯＳＦＥＴに接続され、前記ハイパスフィルタの出力に基づいて前記インダクタンスを導通するインダクタンス電流の放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、前記インダクタンス電流の擬似共振制御可能な擬似共振制御回路とを備える電源装置が提供される。
【０００８】
本発明の他の態様によれば、上記の電源装置を搭載した電子機器が提供される。
【発明の効果】
【０００９】
本発明によれば、コイルにて擬似共振を行うと共に、簡易な構成でコイルに流れる電流をモニタし、ゼロクロス点または共振動作でのボトム検出可能な電源制御回路、その電源制御回路を適用した電源装置および電子機器を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】比較例に係る電源装置の模式的回路構成図。
【図２】比較例に係る電源装置の詳細な回路構成図。
【図３】実施の形態に係る電源装置の模式的回路構成図。
【図４】実施の形態に係る電源装置の詳細な回路構成図。
【図５】（ａ）比較例に係る電源装置のトランスの補助巻線およびインダクタンス部分の回路構成図、（ｂ）実施の形態に係る電源装置のインダクタンス部分の回路構成図。
【図６】ＱＲ周波数制御を適用せず、ＰＷＭ周波数固定制御の動作説明図であって、（ａ）ゲート電圧ＶG波形例、（ｂ）電流センス電圧ＶCS波形例、（ｃ）インダクタンス電流ＩL波形例、（ｄ）ドレイン電圧ＶD波形例、（ｅ）ツェナー端子電圧ＶZT波形例。
【図７】ＱＲ周波数制御による比較例に係る電源装置の動作説明図であって、（ａ）ゲート電圧ＶG波形例、（ｂ）電流センス電圧ＶCS波形例、（ｃ）インダクタンス電流ＩL波形例、（ｄ）ドレイン電圧ＶD波形例、（ｅ）ツェナー端子電圧ＶZT波形例。
【図８】ＱＲ周波数制御による実施の形態に係る電源装置の動作説明図であって、（ａ）ゲート電圧ＶG波形例、（ｂ）電流センス電圧ＶCS波形例、（ｃ）インダクタンス電流ＩL波形例、（ｄ）ドレイン電圧ＶD波形例、（ｅ）ＨＰＦ端子電圧ＶHP波形例。
【図９】ＱＲ周波数制御による実施の形態に係る電源装置の詳細動作説明図であって、（ａ）インダクタンス電流ＩL波形例、（ｂ）ゲート電圧ＶG波形例、（ｃ）ドレイン電圧ＶD波形例、（ｄ）ＨＰＦ端子電圧ＶHP波形例、（ｅ）セット電圧ＶSET波形例、（ｆ）リセット電圧ＶRESET波形例。
【図１０】ＱＲ周波数制御による実施の形態に係る電源装置の詳細動作説明図であって、（ａ）ＨＰＦ端子電圧ＶHP波形例、（ｂ）ＨＰＦ端子電圧ＶHP波形のさまざまな変形例。
【図１１】実施の形態に係る電源装置の動作実験に適用した回路ブロック構成図。
【図１２】実施の形態に係る電源装置の動作実験結果であって、ドレイン電圧ＶD波形例、ＨＰＦ端子電圧ＶHP波形例およびインダクタンス電流ＩL波形例。
【図１３】実施の形態に係る電源装置の動作実験結果であって、ドレイン電圧ＶD波形例、ツェナー端子電圧ＶZT波形例およびインダクタンス電流ＩL波形例。
【図１４】実施の形態に係る電源装置であって、昇圧型ＬＥＤ照明装置の模式的回路構成図。
【図１５】実施の形態に係る電源装置であって、フライバック型ＬＥＤ照明装置の模式的回路構成図。
【図１６】実施の形態に係る電源装置であって、ＱＲ型ＤＣ／ＤＣコンバータの模式的回路構成図。
【図１７】実施の形態に係る電源装置であって、ＡＣ／ＤＣコンバータの模式的回路構成図。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
（比較例）
比較例に係る電源装置４Ａの模式的回路構成は、図１に示すように表される。また、その詳細な回路構成は、図２に示すように表される。比較例に係る電源装置４Ａは、降圧型ＬＥＤ照明装置に対応している。
【００１４】
比較例に係る電源装置４Ａは、図１に示すように、ＡＣ入力に接続されたダイオードブリッジ（ＤＢ）１４と、ダイオードブリッジ（ＤＢ）１４に接続された電界コンデンサＣEと、負荷（ＬＥＤ）を介してＡＣライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、インダクタンスＬp・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、インダクタンスＬpに流れるインダクタンス電流ＩLのＱＲ制御動作可能な電源制御回路２Ａとを備える。
【００１５】
電源制御回路２Ａは、インダクタンスＬpに流れるインダクタンス電流ＩLの検出回路３２Ａと、検出回路３２Ａ・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに接続され、検出回路３２Ａの出力に基づいてインダクタンスＬpの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、インダクタンス電流ＩLのＱＲ制御可能なＱＲ制御回路３０とを備える。
【００１６】
ここで、検出回路３２Ａは、インダクタンスＬpに電磁的に結合された補助巻線インダクタンスＬaと、補助巻線インダクタンスＬaと接地電位との間に直列接続された第１抵抗Ｒ１および第２抵抗Ｒ２とを備える。
【００１７】
さらに詳細には、比較例に係る電源装置４Ａは、図２に示すように、ＡＣ入力に接続されたフィルタ回路１２と、フィルタ回路１２に接続されたダイオードブリッジ（ＤＢ）１４と、ダイオードブリッジ（ＤＢ）１４に接続され、整流波形を平滑化するためのＬＣ回路（Ｌ１・Ｃ１）と、負荷（ＬＥＤ）を介してＡＣ入力側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、インダクタンスＬp・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、インダクタンスＬpに流れるインダクタンス電流ＩLのＱＲ制御可能な電源制御回路２Ａとを備える。
【００１８】
さらに、比較例に係る電源装置４Ａは、図２に示すように、インダクタンスＬpに直列接続され、かつ負荷（ＬＥＤ）に並列接続された回生用キャパシタＣCと、直列接続された回生用キャパシタＣC・インダクタンスＬpに並列接続された回生用ダイオード（スナバダイオード）ＤCとを備える。また、ＭＯＳＦＥＴＱSのドレイン・ソース間には、キャパシタＣ２が等価的に接続される。
【００１９】
ＱＲ制御回路３０のツェナー端子ＺＴに接続される第１抵抗Ｒ１および第２抵抗Ｒ２の接続点のツェナー端子電圧ＶZTは、インダクタンスＬpに接続されるＭＯＳＦＥＴＱSのドレイン電圧ＶDに比べ、例えば１／１００程度に減衰される。また、ツェナー端子ＺＴには、図２に示すように、ツェナーダイオードＺＤが接続されている。
【００２０】
比較例に係る電源装置４Ａに適用されるＱＲ制御回路３０は、図２に示すように、ツェナー端子ＺＴに接続された電流検出コンパレータ３４と、電流センス端子ＣＳに接続され、参照電圧Ｖrefと比較されるエラーアンプ４０と、電流検出コンパレータ３４の出力およびエラーアンプ４０の出力に接続され、ＭＯＳＦＥＴＱSの制御信号を出力するＲＳフリップフロップ３６と、ＲＳフリップフロップ３６のＱ出力に接続され、ＭＯＳＦＥＴＱSを駆動するバッファ３８とを備える。
【００２１】
ここで、ＭＯＳＦＥＴＱSは、ＲＳフリップフロップ３６のセット動作タイミングで導通制御され、ＲＳフリップフロップ３６のリセット動作タイミングで非導通制御される。
【００２２】
比較例に係る電源装置４Ａに適用される電源制御回路２Ａにおいて、補助巻線インダクタンスＬaは、トランスの補助巻線を用いて形成されている。すなわち、検出回路３２Ａは、このようなトランスの補助巻線を用いて、ゼロクロス点またはボトムをモニタしている。
【００２３】
比較例に係るＬＥＤ照明用電源装置４Ａは、トランスの補助巻線を必要とするため、トランスの総重量・体積が大きい。
【００２４】
（実施の形態）
実施の形態に係る電源装置４の模式的回路構成は、図３に示すように表される。また、その詳細な回路構成は、図４に示すように表される。実施の形態に係る電源装置４は、降圧型ＬＥＤ照明装置に対応している。
【００２５】
実施の形態に係る電源装置４は、図３に示すように、ＡＣ入力に接続されたダイオードブリッジ（ＤＢ）１４と、ダイオードブリッジ（ＤＢ）１４に接続された電界コンデンサＣEと、負荷（ＬＥＤ）を介してＡＣライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、インダクタンスＬp・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、インダクタンスＬpに流れるインダクタンス電流ＩLのＱＲ制御可能な電源制御回路２とを備える。
【００２６】
電源制御回路２は、インダクタンスＬpに流れるインダクタンス電流ＩLの検出回路３２と、検出回路３２・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに接続され、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、インダクタンス電流ＩLのＱＲ制御可能なＱＲ制御回路３０とを備える。
【００２７】
ここで、検出回路３２は、インダクタンスＬpに接続されるＭＯＳＦＥＴＱSのドレインに接続されたハイパスフィルタ（ＨＰＦ:High Pass Filter）で構成可能である。
【００２８】
このＨＰＦは、図３および図４に示すように、ＭＯＳＦＥＴＱSのドレインに接続されたキャパシタＣFと、キャパシタＣFと接地電位間に直列接続された第１抵抗Ｒf1および第２抵抗Ｒf2とを備え、ＱＲ制御回路３０のツェナー端子ＺＴは、第１抵抗Ｒf1および第２抵抗Ｒf2の接続点に接続される。
【００２９】
実施の形態に係る電源装置４に適用される電源制御回路２は、ＨＰＦを用いて、ゼロクロス点をモニタしている。ＨＰＦのＡＣ成分を利用して、ドレイン電圧ＶDの立下りを検出可能である。すなわち、ドレイン電圧ＶD波形の下降ポイントをＨＰＦを用いて検出可能である。
【００３０】
ＱＲ制御回路３０は、出力ＯＵＴがＭＯＳＦＥＴＱSのゲートに接続され、検出回路３２に導通する電流を検出して、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、ＭＯＳＦＥＴＱSを導通制御可能である。
【００３１】
また、ＱＲ制御回路３０は、電流センス抵抗ＲSに導通する電流を検出して、所定のリセットタイミングにおいて、ＭＯＳＦＥＴＱSを非導通制御可能である。
【００３２】
さらに詳細には、実施の形態に係る電源装置４は、図４に示すように、ＡＣ入力に接続されたフィルタ回路１２と、フィルタ回路１２に接続されたダイオードブリッジ（ＤＢ）１４と、ダイオードブリッジ（ＤＢ）１４に接続され、整流波形を平滑化するためのＬＣ回路（Ｌ１・Ｃ１）と、負荷（ＬＥＤ）を介してＡＣ入力側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、インダクタンスＬp・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、インダクタンスＬpに流れるインダクタンス電流ＩLのＱＲ制御可能な電源制御回路２とを備える。
【００３３】
さらに、実施の形態に係る電源装置４は、図４に示すように、インダクタンスＬpに直列接続され、かつ負荷（ＬＥＤ）に並列接続された回生用キャパシタＣCと、直列接続された回生用キャパシタＣC・インダクタンスＬpに並列接続された回生用ダイオード（スナバダイオード）ＤCとを備える。また、ＭＯＳＦＥＴＱSのドレイン・ソース間には、キャパシタＣ２が等価的に接続される。
【００３４】
検出回路３２において、キャパシタＣFと第１抵抗Ｒf1との接続点のＨＰＦ端子電圧ＶHPは、キャパシタＣFを介して直流成分をカットされ、ハイレベルとローレベルの電位差は、ＭＯＳＦＥＴＱSのドレイン電圧ＶDと同程度の電位差となる。一方、ＱＲ制御回路３０のツェナー端子ＺＴに接続される第１抵抗Ｒf1および第２抵抗Ｒf2の接続点のツェナー端子電圧ＶZTは、ＭＯＳＦＥＴＱSのドレイン電圧ＶDに比べ、例えば１／１００以下程度に減衰され、しかもスパイク状の微分波形となる。また、ツェナー端子ＺＴには、図４に示すように、ツェナーダイオードＺＤが接続されている。
【００３５】
実施の形態に係る電源装置４に適用されるＱＲ制御回路３０は、図４に示すように、ツェナー端子ＺＴに接続された電流検出コンパレータ３４と、電流センス端子ＣＳに接続され、参照電圧Ｖrefと比較されるエラーアンプ４０と、電流検出コンパレータ３４の出力およびエラーアンプ４０の出力に接続され、ＭＯＳＦＥＴＱSの制御信号を出力するＲＳフリップフロップ３６と、ＲＳフリップフロップ３６のＱ出力に接続され、ＭＯＳＦＥＴＱSを駆動するバッファ３８とを備える。
【００３６】
ここで、ＭＯＳＦＥＴＱSは、ＲＳフリップフロップ３６のセット動作タイミングで導通制御され、ＲＳフリップフロップ３６のリセット動作タイミングで非導通制御される。
【００３７】
実施の形態に係る電源装置４において、ＭＯＳＦＥＴＱSがオン状態になると、図４に示すように、ＡＣライン側から負荷（ＬＥＤ）・インダクタンスＬp・ＭＯＳＦＥＴＱSを導通するインダクタンス電流ＩLとキャパシタＣ２の放電電流Ｉdis1が流れる。一方、ＭＯＳＦＥＴＱSがオフ状態になると、回生用キャパシタＣC・インダクタンスＬp・回生用ダイオード（スナバダイオード）ＤCを導通する回生電流ＩLCとキャパシタＣ２の放電電流Ｉdis2流れる。
【００３８】
比較例に係る電源装置のトランスの補助巻線およびインダクタンス部分の回路構成は、図５（ａ）に示すように表される。ここで、インダクタンスＬpの値は、例えば、約１ｍＨであり、補助巻線インダクタンスＬaの値は、例えば、約１００μＨである。実施の形態に係る電源装置のインダクタンス部分の回路構成は、図５（ｂ）に示すように表される。ここで、インダクタンスＬpの値は、例えば、約１ｍＨであり、図５（ａ）のインダクタンスＬpの値と同程度である。
【００３９】
実施の形態に係る電源装置４に適用される電源制御回路２の検出回路３２は、簡易な回路構成のＨＰＦのみで形成可能である。しかも、トランスの補助巻線を不要とし、トランスの総重量・体積の低減化が可能である。
【００４０】
実施の形態に係る電源装置４は、インダクタンスＬpを用いる降圧型ＬＥＤ照明装置を構成し、しかも補助巻線インダクタンスを用いないため、低コスト・高効率のアプリケーションの実現を可能とする。
【００４１】
（比較例：ＰＷＭ周波数固定制御）
ＱＲ周波数制御を適用せず、ＰＷＭ周波数固定制御の動作説明図であって、ゲート電圧ＶG波形例は、図６（ａ）に示すように表され、電流センス電圧ＶCS波形例は、図６（ｂ）に示すように表され、インダクタンス電流ＩL波形例は、図６（ｃ）に示すように表され、ドレイン電圧ＶD波形例は、図６（ｄ）に示すように表され、ツェナー端子電圧ＶZT波形例は、図６（ｅ）に示すように表される。
【００４２】
ＰＷＭ周波数固定制御動作においては、図２におけるＲＳフリップフロップ３６のセット端子Ｓに固定周波数のＰＷＭ信号が入力される。ゲート電圧ＶG波形例は、図６（ａ）に示すように、固定周期Ｔf（ＦＩＸＥＤ）を有する。固定周期Ｔf（ＦＩＸＥＤ）に伴うＰＷＭ固定周波数は、例えば、約１００ｋＨｚ〜約３００ｋＨｚ程度である。
【００４３】
まず、時刻ｔ１において、図６（ａ）に示すように、ゲート電圧ＶG波形がＯＮ状態になると、ＭＯＳＦＥＴＱSは導通状態となり、電流センス電圧ＶCS波形は図６（ｂ）に示すように増加し、インダクタンス電流ＩL波形例も図６（ｃ）に示すように増加する。一方、ドレイン電圧ＶD波形は、図６（ｄ）に示すように、ゼロ電位を保持し、ツェナー端子電圧ＶZT波形も図６（ｅ）に示すように、ゼロ電位を保持する。
【００４４】
次に、時刻ｔ２において、ＰＷＭ信号がオフになり、図６（ａ）に示すように、ゲート電圧ＶG波形がＯＦＦ状態になると、参照電圧Ｖrefと比較される電流センス電圧ＶCS波形も図６（ｂ）に示すように、急峻に減少する。一方、インダクタンス電流ＩL波形は、図６（ｃ）に示すように、時刻ｔ２における電流値ＩL1から時刻ｔ２〜時刻ｔ２１まで緩やかに減少する。また、ドレイン電圧ＶD波形は、図６（ｄ）に示すように、急峻に電圧ＶDHまで立ち上り、ツェナー端子電圧ＶZT波形も図６（ｅ）に示すように、急峻に電圧ＶZTHまで立ち上る。ここで、ツェナー端子電圧ＶZTのパルス高さΔＶZTHは、ドレイン電圧ＶDのパルス高さΔＶDHの例えば、約１／１００程度である。これは、図２に示された補助巻線インダクタンスＬaと接地電位との間に直列接続された第１抵抗Ｒ１および第２抵抗Ｒ２の抵抗分割により、電圧値が減衰されるためである。
【００４５】
次に、時刻ｔ２１において、インダクタンス電流ＩL波形例がゼロになると、ドレイン電圧ＶD波形は図６（ｄ）に示すように、例えば、ゼロ電位レベルを中心とするゼロクロス点Ｂ１・Ｂ２・Ｂ３・Ｂ４・…・Ｂ９を有する減衰振動波形となり、ノイズＢＮを発生する。これに伴い、ツェナー端子電圧ＶZT波形も図６（ｅ）に示すように、ゼロ電位レベルを中心とする減衰振動波形となる。このような減衰振動波形は、ＭＯＳＦＥＴＱSのゲートオフ動作と共に、ＭＯＳＦＥＴＱSのドレインに接続された寄生的なＲＬＣ回路成分によって決定される。
【００４６】
次に、固定周期Ｔf（ＦＩＸＥＤ）で決定される一定時間の経過後、再び時刻ｔ３において、ゲート電圧ＶG波形がＯＮ状態になり、以下、時刻ｔ１〜時刻ｔ３間と同様の動作が繰り返される。
【００４７】
ＰＷＭ周波数固定制御動作では、ＰＷＭ周波数は固定されており、図６（ｄ）および図６（ｅ）に示すように、ノイズ波形を伴う。
【００４８】
（比較例：ＱＲ周波数制御）
ＱＲ周波数制御による比較例に係る電源装置４Ａ（図１および図２）の動作説明図であって、ゲート電圧ＶG波形例は、図７（ａ）に示すように表され、電流センス電圧ＶCS波形例は、図７（ｂ）に示すように表され、インダクタンス電流ＩL波形例は、図７（ｃ）に示すように表され、ドレイン電圧ＶD波形例は、図７（ｄ）に示すように表され、ツェナー端子電圧ＶZT波形例は、図７（ｅ）に示すように表される。
【００４９】
まず、時刻ｔ１において、図７（ａ）に示すように、ゲート電圧ＶG波形がＯＮ状態になると、ＭＯＳＦＥＴＱSは導通状態となり、電流センス電圧ＶCS波形は図７（ｂ）に示すように増加し、インダクタンス電流ＩL波形例も図７（ｃ）に示すように増加する。ドレイン電圧ＶD波形は、図７（ｄ）に示すように、それまでに保持された一定電圧ＶDHからゼロ電位に遷移する。一方、ツェナー端子電圧ＶZT波形は、図７（ｅ）に示すように、検出回路３２において、直列接続された抵抗（Ｒf1＋Ｒf2）の接続点の電位に相当するため、時刻０〜時刻ｔ１の間では、ドレイン電圧ＶD波形のパルス波形に依存した減衰されたパルス波形となる。ツェナー端子電圧ＶZTのパルス高さΔＶZTHは、ドレイン電圧ＶDのパルス高さΔＶDHの例えば、約１／１００程度である。これは、図２に示された補助巻線インダクタンスＬaと接地電位との間に直列接続された第１抵抗Ｒ１および第２抵抗Ｒ２の抵抗分割により、電圧値が減衰されるためである。この時刻ｔ１において、ドレイン電圧ＶD波形のボトムＢＴの検出が行われる。
【００５０】
時刻ｔ１〜時刻ｔ２間においては、ドレイン電圧ＶDおよびツェナー端子電圧ＶZTは、ゼロ電位に保持される。
【００５１】
次に、時刻ｔ２において、図７（ａ）に示すように、ＲＳフリップフロップ３６のリセット端子Ｒにリセット信号が入力されてゲート電圧ＶG波形がＯＦＦ状態になると、参照電圧Ｖrefと比較される電流センス電圧ＶCS波形も図７（ｂ）に示すように、急峻に減少する。一方、インダクタンス電流ＩL波形例は、図７（ｃ）に示すように、時刻ｔ２〜時刻ｔ３まで緩やかに減少する。一方、ドレイン電圧ＶD波形は、図７（ｄ）に示すように、時刻ｔ２において、電圧ＶDHまで急峻に立ち上り、その後略一定の電圧ＶDHに保持される。これに伴い、ツェナー端子電圧ＶZT波形も図７（ｅ）に示すように、時刻ｔ２において、電圧ＶZTHまで急峻に立ち上り、その後略一定の電圧ＶZTHに保持される。
【００５２】
時刻ｔ２から時刻ｔ３への時間の経過と共に、インダクタンス電流ＩL波形は、図７（ｃ）に示すように、時刻ｔ２における電流値ＩL1からゼロレベル近傍まで減少する。
【００５３】
時刻ｔ３近傍において、ドレイン電圧ＶD波形は、図７（ｄ）に示すように、略一定電圧ＶDHからゼロレベル近傍まで急峻に減少し、同様に、ツェナー端子電圧ＶZT波形も図７（ｅ）に示すように、略一定電圧ＶZTHからゼロレベル近傍まで急峻に減少する。ここで、時刻ｔ３がボトム検出のタイミングに相当する。このような時刻ｔ１、ｔ３におけるボトムＢＴの検出と同時にゲート電圧ＶG波形がＯＮ状態になる。以下、時刻ｔ１〜時刻ｔ３間と同様の動作が繰り返される。
【００５４】
ＱＲ周波数制御による比較例に係る電源装置（図１および図２）では、補助巻線インダクタンスＬaを使用するため、トランスの総重量・体積が大きい。
【００５５】
（実施形態：ＱＲ周波数制御）
ＱＲ周波数制御による実施の形態に係る電源装置４（図３および図４）の動作説明図であって、ゲート電圧ＶG波形例は、図８（ａ）に示すように表され、電流センス電圧ＶCS波形例は、図８（ｂ）に示すように表され、インダクタンス電流ＩL波形例は、図８（ｃ）に示すように表され、ドレイン電圧ＶD波形例は、図８（ｄ）に示すように表され、ＨＰＦ端子電圧ＶHP波形例は、図８（ｅ）に示すように表される。
【００５６】
まず、時刻ｔ１において、図８（ａ）に示すように、ゲート電圧ＶG波形がＯＮ状態になると、ＭＯＳＦＥＴＱSは導通状態となり、電流センス電圧ＶCS波形は図８（ｂ）に示すように増加し、インダクタンス電流ＩL波形例も図８（ｃ）に示すように増加する。ドレイン電圧ＶD波形は、図８（ｄ）に示すように、それまでに保持された一定電圧ＶDHからゼロ電位に遷移する。一方、ＨＰＦ端子電圧ＶHP波形は、図８（ｅ）に示すように、ＨＰＦにおいて、直列接続された抵抗（Ｒf1＋Ｒf2）の両端の電位に相当するため、ドレイン電圧ＶD波形の過渡応答に依存した微分波形となる。この時刻ｔ１において、ボトムＢＴの検出が行われる。このボトムＢＴの検出後、時刻ｔ２までに期間においては、ドレイン電圧ＶDおよびＨＰＦ端子電圧ＶHPは、ゼロ電位に保持される。
【００５７】
次に、時刻ｔ２において、ＲＳフリップフロップ３６のリセット端子Ｒにリセット信号が入力されてゲート電圧ＶGがオフになると、ゲート電圧ＶG波形は、図８（ａ）に示すように、急峻に減少し、参照電圧Ｖrefと比較される電流センス電圧ＶCS波形も図８（ｂ）に示すように、急峻に減少する。一方、インダクタンス電流ＩL波形は、図８（ｃ）に示すように、時刻ｔ２における電流値ＩL1から時刻ｔ２〜時刻ｔ３まで緩やかに減少する。一方、ドレイン電圧ＶD波形は、図８（ｄ）に示すように、時刻ｔ２において、電圧ＶDHまで急峻に立ち上り、その後略一定の電圧ＶDHに保持される。一方、ＨＰＦ端子電圧ＶHP波形は、図８（ｅ）に示すように、ドレイン電圧ＶD波形の過渡応答に依存した微分波形となる。この過渡応答後、時刻ｔ３までの期間においては、ドレイン電圧ＶDは、略一定の電圧ＶDHに保持され、ＨＰＦ端子電圧ＶHPは、ゼロ電位に保持される。
【００５８】
次に、時刻ｔ３近傍において、ドレイン電圧ＶD波形は、図８（ｄ）に示すように、略一定電圧ＶDHからゼロレベル近傍まで急峻に減少し、一方、ＨＰＦ端子電圧ＶHP波形は、図８（ｅ）に示すように、ドレイン電圧ＶD波形の過渡応答に依存した微分波形となる。この時刻ｔ３において、ボトムＢＴの検出が行われる。このような時刻ｔ１、ｔ３におけるボトムＢＴの検出と同時にゲート電圧ＶG波形がＯＮ状態になる。
【００５９】
実施の形態に係る電源装置４は、ＨＰＦを用いて、ゼロクロス点をモニタしている。ＨＰＦのＡＣ成分を利用して、ドレイン電圧ＶDの立下りタイミングでボトムＢＴの検出可能である。すなわち、ドレイン電圧ＶD波形の下降ポイントをＨＰＦを用いて検出可能である。
【００６０】
以下、時刻ｔ１〜時刻ｔ３間と同様の動作が繰り返される。
【００６１】
また、ＱＲ周波数制御による実施の形態に係る電源装置の詳細動作説明図であって、インダクタンス電流ＩL波形例は、図９（ａ）に示すように表され、ゲート電圧ＶG波形例は、図９（ｂ）に示すように表され、ドレイン電圧ＶD波形例は、図９（ｃ）に示すように表され、ＨＰＦ端子電圧ＶHP波形例は、図９（ｄ）に示すように表され、セット電圧ＶSET波形例は、図９（ｅ）に示すように表され、リセット電圧ＶRESET波形例は、図９（ｆ）に示すように表される。図９（ａ）は、図８（ｃ）に対応し、図９（ｂ）は、図８（ａ）に対応し、図９（ｃ）は、図８（ｄ）に対応し、図９（ｄ）は、図８（ｅ）に対応している。時刻ｔ１および時刻ｔ３のタイミングにおいてボトム検出を実施する点も同様である。
【００６２】
ＲＳフリップフロップ３６（図４）のセット端子Ｓに入力されるセット電圧ＶSET波形例は、図９（ｅ）に示すように、時刻ｔ１および時刻ｔ３のタイミングにおいて実施され、ＲＳフリップフロップ３６（図４）のリセット端子Ｒに入力されるリセット電圧ＶRESET波形例は、図９（ｆ）に示すように、時刻ｔ２および時刻ｔ４のタイミングにおいて実施される。すなわち、ＱＲ周波数制御による実施の形態に係る電源装置４（図３および図４）においては、ＭＯＳＦＥＴＱSの導通制御は、ＲＳフリップフロップ３６のセット動作タイミングで実施され、ＭＯＳＦＥＴＱSを非導通制御は、ＲＳフリップフロップ３６のリセット動作タイミングで実施される。その他の動作説明は、図８と同様であるため、説明は省略する。
【００６３】
ＱＲ周波数制御による実施の形態に係る電源装置４（図３および図４）では、トランスの補助巻線を利用する比較例に比べ、トランスの補助巻線が不要となり、トランスの総重量・体積の低減化を図ることができる。
【００６４】
（ＨＰＦ端子電圧ＶHP波形例）
また、ＱＲ周波数制御による実施の形態に係る電源装置の詳細動作説明図であって、ＨＰＦ端子電圧ＶHP波形例は、図１０（ａ）に示すように表され、ＨＰＦ端子電圧ＶHP波形のさまざまな変形例は、図１０（ｂ）に示すように表される。図１０（ａ）の波形例は、図８（ｅ）若しくは図９（ｄ）に対応している。一方、ＨＰＦ端子電圧ＶHP波形例は、図１０（ｂ）に示すように、ＨＰＦのキャパシタＣFと第１抵抗Ｒf1および第２抵抗Ｒf2で決定される時定数（Ｒf1＋Ｒf2）ＣFの値によって、さまざまな波形形状を有する。図１０（ｂ）において、Ｈ１・Ｈ２・Ｈ３・Ｈ４の順に時定数の値は、大きく設定されている。
【００６５】
（実験結果）
実施の形態に係る電源装置４の動作実験に適用した回路ブロック構成は、図１１に示すように表される。図１１においては、ダイオードブリッジ（ＤＢ）１４は図示を省略している。入力電圧Ｖinは、ＡＣ入力を整流した全波整流波形に対応している。
【００６６】
図１１において、ＨＰＦの回路定数は以下の通りである。すなわち、キャパシタＣFの値は、例えば、約１００ｐＦであり、キャパシタＣFの耐圧は、例えば、約１ｋＶである。第１抵抗Ｒf1の値は、例えば、約１ＭΩ、第２抵抗Ｒf2の値は、例えば、約１０ｋΩである。したがって、時定数（Ｒf1＋Ｒf2）ＣFの値は、この場合、約０．１ｍｓｅｃとなる。
【００６７】
実施の形態に係る電源装置４における動作スイッチング周波数は、例えば、約２０ｋＨｚ〜約２００ｋＨｚの範囲である。
【００６８】
また、実施の形態に係る電源装置４の動作実験結果であって、ドレイン電圧ＶD波形例、ＨＰＦ端子電圧ＶHP波形例およびインダクタンス電流ＩL波形例は、図１２に示すように表される。図１２に示された動作波形は、図８（ｄ）・図９（ｃ）のドレイン電圧ＶD波形例、図８（ｅ）・図９（ｄ）のＨＰＦ端子電圧ＶHP波形例および図８（ｃ）・図９（ａ）のインダクタンス電流ＩL波形例に対応している。
【００６９】
ドレイン電圧ＶD波形の縦軸は１００Ｖ／ｄｉｖであり、のデューティーは約７４．５％である。また、ドレイン電圧ＶDの動作スイッチング周波数は、約４８．３０ｋＨｚである。
【００７０】
検出回路３２において、キャパシタＣFによって、ドレイン電圧ＶD波形のＤＣ成分をカットし、ＨＰＦ端子電圧ＶHP波形として出力している。ＨＰＦ端子電圧ＶHP波形の縦軸は１００Ｖ／ｄｉｖである。
【００７１】
インダクタンス電流ＩL波形の縦軸は５００ｍＡ／ｄｉｖであり、横軸は、５μｓｅｃ／ｄｉｖである。
【００７２】
また、実施の形態に係る電源装置４の動作実験結果であって、ドレイン電圧ＶD波形例、ツェナー端子電圧ＶZT波形例およびインダクタンス電流ＩL波形例は、図１３に示すように表される。図１３に示された動作波形は、図８（ｄ）・図９（ｃ）のドレイン電圧ＶD波形例、図７（ｅ）に示された比較例と同様に検出可能なツェナー端子電圧ＶZT波形例および図８（ｃ）・図９（ａ）のインダクタンス電流ＩL波形例に対応している。図１３に示されたツェナー端子電圧ＶZT波形例は、第１抵抗Ｒf1・第２抵抗Ｒf2の接続点における電位に対応している。
【００７３】
ドレイン電圧ＶD波形の縦軸は１００Ｖ／ｄｉｖであり、のデューティーは約７７．８６％である。また、ドレイン電圧ＶDの動作スイッチング周波数は、約５２．７１ｋＨｚである。
【００７４】
ツェナー端子電圧ＶZT波形の縦軸は５００ｍＶ／ｄｉｖである。ツェナー端子電圧ＶZT波形は、ＨＰＦ端子電圧ＶHP波形の第１抵抗Ｒf1・第２抵抗Ｒf2による抵抗分圧として得られ、ＱＲ制御回路３０のツェナー端子ＺＴに入力される。
【００７５】
ツェナー端子ＺＴにおいて０．１Ｖの値が検出されると、次のスイッチング動作が開始される。すなわち、ＱＲ制御回路３０のツェナー端子ＺＴに入力されるツェナー端子電圧ＶZTが、０．１Ｖを超えると、ツェナーダイオードＺＤの動作によって、電流検出コンパレータ３４（図４）がイネーブルになり、セット電圧ＶSET波形（図９（ｅ））が、ＲＳフリップフロップ３６（図４）のセット端子Ｓに入力される。
【００７６】
図１２と同様に、インダクタンス電流ＩL波形の縦軸は５００ｍＡ／ｄｉｖであり、横軸は、５μｓｅｃ／ｄｉｖである。
【００７７】
（昇圧型ＬＥＤ照明装置）
実施の形態に係る電源制御回路２は、さまざまな電源装置に適用可能である。上記の降圧型ＬＥＤ照明装置以外にも、例えば、昇圧型ＬＥＤ照明装置、フライバック型ＬＥＤ照明装置などに適用可能である。
【００７８】
実施の形態に係る電源制御回路２を適用した電源装置６であって、昇圧型ＬＥＤ照明装置の模式的回路構成は、図１４に示すように表される。図１４において、ダイオードブリッジ（ＤＢ）１４は図示を省略している。入力電圧Ｖinは、ＡＣ入力を整流した全波整流波形に対応している。
【００７９】
実施の形態に係る電源装置６は、図１４に示すように、ＡＣライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、インダクタンスＬp・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、インダクタンスＬpに流れる電流ＩLのＱＲ制御可能な電源制御回路２とを備える。
【００８０】
電源制御回路２は、インダクタンスＬpに流れるインダクタンス電流ＩLの検出回路３２と、検出回路３２・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに接続され、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、インダクタンス電流ＩLのＱＲ制御可能なＱＲ制御回路３０とを備える。
【００８１】
ここで、検出回路３２は、インダクタンスＬpに接続されるＭＯＳＦＥＴＱSのドレインに接続されたＨＰＦで構成可能である。
【００８２】
ＨＰＦは、図１４に示すように、ＭＯＳＦＥＴＱSのドレインに接続されたキャパシタＣFと、キャパシタＣFと接地電位間に直列接続された第１抵抗Ｒf1および第２抵抗Ｒf2とを備え、ＱＲ制御回路３０のツェナー端子ＺＴは、第１抵抗Ｒf1および第２抵抗Ｒf2の接続点に接続される。
【００８３】
ＱＲ制御回路３０は、出力ＯＵＴがＭＯＳＦＥＴＱSのゲートに接続され、ＨＰＦに導通する電流を検出して、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、ＭＯＳＦＥＴＱSを導通制御可能である。
【００８４】
また、ＱＲ制御回路３０は、電流センス抵抗ＲSに導通する電流を検出して、所定のリセットタイミングにおいて、ＭＯＳＦＥＴＱSを非導通制御可能である。
【００８５】
実施の形態に係る電源装置６においては、インダクタンスＬpは、図１４に示すように、直列接続された回生用キャパシタＣB・回生用ダイオード（スナバダイオード）ＤBに並列接続され、回生用キャパシタＣBは、負荷（ＬＥＤ）に並列接続されて、昇圧型ＬＥＤ照明装置が構成されている。その他の構成は、実施の形態に係る電源装置４と同様であるため、説明は省略する。
【００８６】
実施の形態に係る電源装置６は、インダクタンスＬpを用いる昇圧型ＬＥＤ照明装置を構成し、しかも補助巻線インダクタンスを用いないため、トランスの総重量・体積の低減化を図ることができ、低コスト・高効率のアプリケーションを実現可能である。
【００８７】
（フライバック型ＬＥＤ照明装置）
実施の形態に係る電源制御回路２を適用した電源装置８であって、フライバック型ＬＥＤ照明装置の模式的回路構成は、図１５に示すように表される。図１５において、ダイオードブリッジ（ＤＢ）１４は図示を省略している。入力電圧Ｖinは、ＡＣ入力を整流した全波整流波形に対応している。
【００８８】
実施の形態に係る電源装置８は、図１５に示すように、ＡＣライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、インダクタンスＬp・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、インダクタンスＬpに流れるインダクタンス電流ＩLのＱＲ制御可能な電源制御回路２とを備える。
【００８９】
電源制御回路２は、インダクタンスＬpに流れるインダクタンス電流ＩLの検出回路３２と、検出回路３２・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに接続され、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、インダクタンス電流ＩLのＱＲ制御可能なＱＲ制御回路３０とを備える。
【００９０】
ここで、検出回路３２は、インダクタンスＬpに接続されるＭＯＳＦＥＴＱSのドレインに接続されたＨＰＦで構成可能である。
【００９１】
ＨＰＦは、図１５に示すように、ＭＯＳＦＥＴＱSのドレインに接続されたキャパシタＣFと、キャパシタＣFと接地電位間に直列接続された第１抵抗Ｒf1および第２抵抗Ｒf2とを備え、ＱＲ制御回路３０のツェナー端子ＺＴは、第１抵抗Ｒf1および第２抵抗Ｒf2の接続点に接続される。
【００９２】
ＱＲ制御回路３０は、出力ＯＵＴがＭＯＳＦＥＴＱSのゲートに接続され、ＨＰＦに導通する電流を検出して、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、ＭＯＳＦＥＴＱSを導通制御可能である。
【００９３】
また、ＱＲ制御回路３０は、電流センス抵抗ＲSに導通する電流を検出して、所定のリセットタイミングにおいて、ＭＯＳＦＥＴＱSを非導通制御可能である。
【００９４】
実施の形態に係る電源装置８において、インダクタンスＬpは、図１５に示すように、フライバックトランス１５の１次側インダクタンスを構成する。また、フライバックトランス１５の２次側インダクタンスＬSには、ダイオードＤ２およびキャパシタＣ２からなるダイオード整流回路（Ｄ２・Ｃ２）が接続され、更にキャパシタＣ２には並列に負荷（ＬＥＤ）が接続されている。さらに、図１５に示すように、インダクタンスＬpにはダイオードＤ３・抵抗Ｒ３・キャパシタＣ３からなるスナバ回路（Ｄ３・Ｒ３・Ｃ３）が並列接続されている。その他の構成は、実施の形態に係る電源装置４と同様であるため、説明は省略する。
【００９５】
実施の形態に係る電源装置８は、インダクタンスＬpを用いるフライバック型ＬＥＤ照明装置を構成し、しかも補助巻線インダクタンスを用いないため、トランスの総重量・体積の低減化を図ることができ、低コスト・高効率のアプリケーションを実現可能である。
【００９６】
（ＱＲ型ＤＣ／ＤＣコンバータ）
実施の形態に係る電源制御回路２を適用した電源装置１０であって、ＱＲ型ＤＣ／ＤＣコンバータの模式的回路構成は、図１６に示すように表される。
【００９７】
図１６において、ＡＣ端子には、フィルタ回路１２を介してダイオードブリッジ（ＤＢ）１４・フライバックトランス１５の１次側インダクタンスＬpが接続されている。
【００９８】
実施の形態に係る電源装置１０は、図１６に示すように、ＡＣライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、インダクタンスＬp・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、インダクタンスＬpに流れるインダクタンス電流ＩLのＱＲ制御可能な電源制御回路２とを備える。
【００９９】
電源制御回路２は、インダクタンスＬpに流れるインダクタンス電流ＩLの検出回路３２と、検出回路３２・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに接続され、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、インダクタンス電流ＩLのＱＲ制御可能なＱＲ制御回路３０とを備える。
【０１００】
ここで、検出回路３２は、インダクタンスＬpに接続されるＭＯＳＦＥＴＱSのドレインに接続されたＨＰＦで構成可能である。
【０１０１】
ＨＰＦは、図１６に示すように、ＭＯＳＦＥＴＱSのドレインに接続されたキャパシタＣFと、キャパシタＣFと接地電位間に直列接続された第１抵抗Ｒf1および第２抵抗Ｒf2とを備え、ＱＲ制御回路３０のツェナー端子ＺＴは、第１抵抗Ｒf1および第２抵抗Ｒf2の接続点に接続される。
【０１０２】
ＱＲ制御回路３０は、出力ＯＵＴがＭＯＳＦＥＴＱSのゲートに接続され、ＨＰＦに導通する電流を検出して、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、ＭＯＳＦＥＴＱSを導通制御可能である。
【０１０３】
また、ＱＲ制御回路３０は、電流センス抵抗ＲSに導通する電流を検出して、所定のリセットタイミングにおいて、ＭＯＳＦＥＴＱSを非導通制御可能である。
【０１０４】
また、フライバックトランス１５の２次側インダクタンスＬsには、ダイオードＤ２およびキャパシタＣ２からなるダイオード整流回路（Ｄ２・Ｃ２）が接続され、キャパシタＣ２出力からは、ＤＣ出力電圧Ｖoutが得られる。また、ＤＣ出力電圧Ｖoutはエラーアンプ１８および絶縁回路（フォトカプラ）２０を介して、１次側のＱＲ制御回路３０のフィードバック端子ＦＢにフィードバックされ、結果として、実施の形態に係る電源制御回路２を適用した電源装置１０によって、ＱＲ型ＤＣ／ＤＣコンバータが構成される。その他の構成は、実施の形態に係る電源装置４と同様であるため、説明は省略する。
【０１０５】
実施の形態に係る電源装置１０は、インダクタンスＬpを用いるＱＲ型ＤＣ／ＤＣコンバータを構成し、しかも補助巻線インダクタンスを用いないため、トランスの総重量・体積の低減化を図ることができ、低コスト・高効率のアプリケーションを実現可能である。
【０１０６】
（ＡＣ／ＤＣコンバータ）
実施の形態に係る電源制御回路２を適用した電源装置１６であって、ＡＣ／ＤＣコンバータの模式的回路構成は、図１７に示すように表される。ここで、ＡＣ／ＤＣコンバータは、図１７に示すように、力率改善（ＰＦＣ：Power Factor Correction）回路６０を備える。
【０１０７】
図１７において、ＡＣ端子には、フィルタ回路１２・ダイオードブリッジ（ＤＢ）１４・平滑化回路（ＣD・ＬD）・逆流防止ダイオードＤD・電界コンデンサＣEを介して、フライバックトランス１５の１次側インダクタンスＬpが接続されている。
【０１０８】
実施の形態に係る電源装置１６は、図１７に示すように、ＡＣライン側に接続されたインダクタンスＬpと、接地電位に接続された電流センス抵抗ＲSと、インダクタンスＬpと電流センス抵抗ＲSとの間に直列接続されたＭＯＳＦＥＴＱSと、インダクタンスＬp・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに結合され、インダクタンスＬpに流れるインダクタンス電流ＩLのＱＲ制御可能な電源制御回路２とを備える。
【０１０９】
電源制御回路２は、インダクタンスＬpに流れるインダクタンス電流ＩLの検出回路３２と、検出回路３２・ＭＯＳＦＥＴＱS・電流センス抵抗ＲSに接続され、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、インダクタンス電流ＩLのＱＲ制御可能なＱＲ制御回路３０とを備える。
【０１１０】
ここで、検出回路３２は、インダクタンスＬpに接続されるＭＯＳＦＥＴＱSのドレインに接続されたＨＰＦで構成可能である。
【０１１１】
ＨＰＦは、図１７に示すように、ＭＯＳＦＥＴＱSのドレインに接続されたキャパシタＣFと、キャパシタＣFと接地電位間に直列接続された第１抵抗Ｒf1および第２抵抗Ｒf2とを備え、ＱＲ制御回路３０のツェナー端子ＺＴは、第１抵抗Ｒf1および第２抵抗Ｒf2の接続点に接続される。
【０１１２】
ＱＲ制御回路３０は、出力ＯＵＴがＭＯＳＦＥＴＱSのゲートに接続され、ＨＰＦに導通する電流を検出して、検出回路３２の出力に基づいてインダクタンスＬpを導通するインダクタンス電流ＩLの放電タイミングにおけるゼロクロス点またはボトムタイミングにおいて、ＭＯＳＦＥＴＱSを導通制御可能である。
【０１１３】
また、ＱＲ制御回路３０は、電流センス抵抗ＲSに導通する電流を検出して、所定のリセットタイミングにおいて、ＭＯＳＦＥＴＱSを非導通制御可能である。
【０１１４】
また、フライバックトランス１５の２次側インダクタンスＬsには、ダイオードＤ２およびキャパシタＣ２からなるダイオード整流回路（Ｄ２・Ｃ２）が接続され、キャパシタＣ２出力からは、ＤＣ出力電圧Ｖoutが得られる。また、ＤＣ出力電圧Ｖoutはエラーアンプ１８および絶縁回路（フォトカプラ）２０を介して、１次側のＱＲ制御回路３０のフィードバック端子ＦＢにフィードバックされている。
【０１１５】
また、１次側の平滑化回路（ＣD・ＬD）・逆流防止ダイオードＤD間には、接地電位との間に、ＰＦＣ回路６０によってオン／オフ制御可能なＰＦＣ用ＭＯＳＦＥＴＱPFが接続され、結果として、実施の形態に係る電源制御回路２を適用した電源装置１６によって、ＰＦＣおよびＱＲ制御可能なＡＣ／ＤＣコンバータが構成される。尚、ＰＦＣ回路６０およびＱＲ制御回路３０は、ＰＦＣおよびＱＲ制御用集積回路としてワンチップに形成されていても良い。その他の構成は、実施の形態に係る電源装置４と同様であるため、説明は省略する。
【０１１６】
実施の形態に係る電源装置１６は、インダクタンスＬpを用いるＰＦＣおよびＱＲ制御可能なＡＣ／ＤＣコンバータを構成し、しかも補助巻線インダクタンスを用いないため、トランスの総重量・体積の低減化を図ることができ、低コスト・高効率のアプリケーションを実現可能である。
【０１１７】
（電子機器）
実施の形態に係る電源制御回路２および電源制御回路２を適用した電源装置（４・６・８・１０・１６）は、電子機器に内蔵可能である。電子機器としては、例えば、スマートホン、ラップトップＰＣ、タブレットＰＣ、モニタ若しくはＴＶ、外部ハードディスクドライブ、セットトップボックス、掃除機、冷蔵庫、洗濯機、電話器、ファクシミリ、プリンタ、レーザディスプレイ、通信機器、サーバなどさまざまな機器において適用可能である。
【０１１８】
実施の形態に係る電源制御回路２およびこの電源制御回路２を適用した電源装置（４・６・８・１０・１６）は、周波数固定モードのＰＷＭ制御（ＰＷＭ周波数固定制御）に比べて、低コスト・高効率なアプリケーション、例えば、ＡＣ／ＤＣコンバータ、ＬＥＤ用照明装置、ＤＣ／ＤＣコンバータなどを実現可能である。
【０１１９】
また、実施の形態に係る電源制御回路２およびこの電源制御回路２を適用した電源装置（４・６・８・１０・１６）は、トランスの補助巻線が不要となり、トランスの総重量・体積の低減化を図ることができる。
【０１２０】
以上説明したように、本発明によれば、コイルにて擬似共振を行うと共に、簡易な構成でコイルに流れる電流をモニタし、ゼロクロス点または共振動作でのボトム検出可能な電源制御回路、およびその電源制御回路を適用した電源装置および電子機器を提供することができる。
【０１２１】
[その他の実施の形態]
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【０１２２】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【０１２３】
本発明の電源制御回路および電源装置は、ＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコンバータ、ＬＥＤ照明装置、家電機器、モバイル機器など幅広い分野に適用可能である。
【符号の説明】
【０１２４】
２…電源制御回路
４…電源装置（降圧型ＬＥＤ照明装置）
６…電源装置（昇圧型ＬＥＤ照明装置）
８…電源装置（フライバック型ＬＥＤ照明装置）
１０…電源装置（ＱＲ型ＤＣ／ＤＣコンバータ）
１２…フィルタ回路
１４…ダイオードブリッジ（ＤＢ）
１５…トランス
１６…電源装置（ＡＣ／ＤＣコンバータ）
１８、４０…エラーアンプ
２０…絶縁回路（フォトカプラ）
３０…擬似共振（ＱＲ）制御回路
３２…検出回路（ＨＰＦ：ハイパスフィルタ）
３４…電流検出コンパレータ
３６…ＲＳフリップフロップ
３８…バッファ
６０…ＰＦＣ回路
ＺＤ…ツェナーダイオード
ＶG…ゲート電圧
ＶD…ドレイン電圧
ＶCS…電流センス電圧
ＩL…インダクタンス電流
ＶZT…ツェナー端子電圧
ＶHP…ＨＰＦ端子電圧
ＶSET…セット電圧
ＶRESET…リセット電圧
Ｖref…参照電圧
ＯＵＴ…出力端子
ＣＳ…電流センス端子
ＺＴ…ツェナー端子
ＦＢ…フィードバック端子
ＱS…ＭＯＳトランジスタ（ＭＯＳＦＥＴ）
ＲS…電流センス抵抗
ＬＥＤ…発光ダイオード（負荷）
Ｌp…１次側インダクタンス
Ｌs…２次側インダクタンス
Ｌa…補助巻線インダクタンス
ＣF…キャパシタ
Ｒf1、Ｒf2…抵抗
【図１】
2015104173.tif 000003
【図２】
2015104173.tif 000004
【図３】
2015104173.tif 000005
【図４】
2015104173.tif 000006
【図５】
2015104173.tif 000007
【図６】
2015104173.tif 000008
【図７】
2015104173.tif 000009
【図８】
2015104173.tif 000010
【図９】
2015104173.tif 000011
【図１０】
2015104173.tif 000012
【図１１】
2015104173.tif 000013
【図１２】
2015104173.tif 000014
【図１３】
2015104173.tif 000015
【図１４】
2015104173.tif 000016
【図１５】
2015104173.tif 000017
【図１６】
2015104173.tif 000018
【図１７】
2015104173.tif 000019