(57)【要約】      （修正有）【課題】任意のタイプの検出器に接続され得、監視制御機器ユニットを適応させる必要なしに、検出器と監視制御機器ユニットとの間で状態の変更が通信され得るユニバーサル・インターフェースを提供する。【解決手段】検出器Ｄと監視制御機器ユニット間に構成したユニバーサル・インターフェースＩＮＴに関し、本ユニバーサル・インターフェースは、検出器に接続する４つの入力接続点を有するコネクタ４０であり、特に第１の検出器出力信号Ｓ１＿Ｄを受け取るために検出器の第１の出力部に接続するようにした接続点と、第２の検出器出力信号Ｓ２＿Ｄを受け取るために検出器の第２の出力部に接続するようにした別の接続点とを備える、コネクタ４０と、各検出器出力信号Ｓ１＿Ｄ、Ｓ２＿Ｄを、監視制御機器ユニットに送出する、検出器Ｄの各出力部のスイッチング状態または、非スイッチング状態を表すバイナリ情報に変換する処理ユニットＵＣとを備える。【選択図】図２Ａ
2015162248.tif 000002
【特許請求の範囲】
【請求項１】
検出器（Ｄ）と監視制御機器ユニットとの間に位置付けされるように構成されるユニバーサル・インターフェース（ＩＮＴ）であって、
−  前記検出器（Ｄ）に接続されるよう構成される少なくとも４つの入力接続点を有するコネクタ（４０）であって、第１の電位（Ｖ＋）を受け取るように設計され、前記検出器の第１の入力部に接続されるための第１の接続点、第１の検出器出力信号（Ｓ１＿Ｄ）を受け取るために前記検出器の第１の出力部に接続されるように設計された第２の接続点、第２の電位（Ｖ−）を受け取るように設計され、前記検出器の第２の入力部に接続されるための第３の接続点、第２の検出器出力信号（Ｓ２＿Ｄ）を受け取るために前記検出器の第２の出力部に接続されるように設計された第４の接続点を備える、コネクタ（４０）と、
−  各検出器出力信号（Ｓ１＿Ｄ、Ｓ２＿Ｄ）を、前記監視制御機器ユニットに送出される、前記検出器（Ｄ）の各出力部のスイッチング状態または非スイッチング状態を表すバイナリ情報に変換するよう配置される処理ユニット（ＵＣ）と
を備えることを特徴とする、ユニバーサル・インターフェース（ＩＮＴ）。
【請求項２】
前記処理ユニット（ＵＣ）は、
−  前記第２の接続点に接続され、出力部において第１の比較信号を生成するために、前記検出器の前記第１の出力部に印加される前記第１の検出器出力信号（Ｓ１＿Ｄ）を高しきい値（Ｖｔｈｒｅｓｈｏｌｄ＋）と比較するよう配置される、第１の高しきい値比較ユニット（１０）と、前記第２の接続点に接続され、出力部において第２の比較信号を生成するために、前記検出器の前記第１の出力部に印加される前記第１の検出器出力信号（Ｓ１＿Ｄ）を低しきい値（Ｖｔｈｒｅｓｈｏｌｄ−）と比較するよう配置される第１の低しきい値比較ユニット（２０）と、
−  前記第１の高しきい値比較ユニット（１０）の前記出力部および前記第１の低しきい値比較ユニット（２０）の前記出力部に接続され、前記第１の比較信号および前記第２の比較信号の関数として第１のインターフェース出力信号（Ｓ１＿Ｉ）を生成するよう配置される、処理ロジック機能を備える第１のロジック・ユニット（３０）と、
−  前記第４の接続点に接続され、出力部において第１の比較信号を生成するために、前記検出器（Ｄ）の前記第２の出力部に印加される前記第２の検出器出力信号（Ｓ２＿Ｄ）を高しきい値（Ｖｔｈｒｅｓｈｏｌｄ＋）と比較するよう配置される第２の高しきい値比較ユニット（１１）と、前記第４の接続点に接続され、出力部において第２の比較信号を生成するために、前記検出器（Ｄ）の前記第２の出力部に印加される前記第２の検出器出力信号（Ｓ２＿Ｄ）を低しきい値（Ｖｔｈｒｅｓｈｏｌｄ−）と比較するよう配置される第２の低しきい値比較ユニット（２１）と、
−  前記第２の高しきい値比較ユニット（１１）の前記出力部および前記第２の低しきい値比較ユニット（２１）の前記出力部に接続され、前記第１の比較信号および前記第２の比較信号の関数として第２のインターフェース出力信号（Ｓ２＿Ｉ）を生成するよう配置される、処理ロジック機能を備える第２のロジック・ユニット（３１）と
を備えることを特徴とする、請求項１に記載のユニバーサル・インターフェース（ＩＮＴ）。
【請求項３】
前記コネクタ（４０）は、第５の接続点を備えることを特徴とする、請求項１または２に記載のユニバーサル・インターフェース。
【請求項４】
検出器（Ｄ）を備える検出システムであって、前記検出器に接続される、請求項１から３のいずれか１項に記載のユニバーサル・インターフェース（ＩＮＴ）を備えることを特徴とする、検出システム。
【請求項５】
前記検出器（Ｄ）は、２つのワイヤ、３つのワイヤ、または４つのワイヤを有することを特徴とする、請求項４に記載のシステム。
【請求項６】
入力部において前記第１のインターフェース出力信号（Ｓ１＿Ｉ）および前記第２のインターフェース出力信号（Ｓ２＿Ｉ）を受け取る監視制御機器ユニットを備えることを特徴とする、請求項４または５に記載のシステム。
【請求項７】
入力部において前記第１のインターフェース出力信号（Ｓ１＿Ｉ）および前記第２のインターフェース出力信号（Ｓ２＿Ｉ）を受け取る発振器を備え、前記発振器は、周波数が前記第１のインターフェース出力信号（Ｓ１＿Ｉ）の状態および前記第２のインターフェース出力信号（Ｓ２＿Ｉ）の状態に応じて変化する出力信号（ＳＯＳＣ）を生成するための手段を備えることを特徴とする、請求項４または５に記載のシステム。
【請求項８】
入力部において前記発振器（ＯＳＣ）からの前記出力信号（ＳＯＳＣ）を受け取る監視制御機器ユニットを備えることを特徴とする、請求項７に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検出器と監視制御機器ユニットとの間に配置されるように設計されたユニバーサル・インターフェースに関する。本発明のユニバーサル・インターフェースは、２つのワイヤ、３つのワイヤ、または４つのワイヤにより検出器に接続されるように設計される。検出器は、ＮＯタイプおよび／またはＮＣタイプ、ＰＮＰタイプおよび／またはＮＰＮタイプの出力部を有することができる。
【背景技術】
【０００２】
産業用タイプの検出器は、オブジェクトの検出用に使用され、たとえば、プログラマブル・ロジック・コントローラ（ＰＬＣ）、コントローラ、入力／出力モジュール、通信ゲートウェイ、アクチュエータなどの監視制御機器ユニットに接続される。これらの機器ユニットの各々は、接続される検出器からの様々なタイプの情報を必要とする。
【０００３】
オブジェクトが存在するかしないかの単純な検出の場合には、離散的なバイナリ情報があれば十分である。しかしながら、使用される検出器に応じて、このバイナリ情報は、様々な方法で供給され得る。バイナリ情報は、検出器の出力回路の開放によって供給され得る。その場合、この検出器は、ノーマル・クローズ（ＮＣ）タイプの出力部を用いて構成される。バイナリ情報は、検出器の出力回路の閉鎖によっても供給され得る。その場合、この検出器は、ノーマル・オープン（ＮＯ）タイプの出力部を用いて構成される。バイナリ情報は、検出器の出力部を電源の正の電位について構成することによって供給されてもよく、その場合、検出器は、ＮＰＮ出力部を用いた構成を有し、または、電源（ａｌｉｍｅｎｔａｔｉｏｎ）の負の電位について構成される場合、検出器は、ＰＮＰ出力部を用いた構成を有する。さらに、出力情報はまた、検出器によって使用されるワイヤの数に応じて、様々な物理的形態で供給され得る。これは、２つのワイヤを有する検出器の形態をとる場合、出力部が検出器の電源ワイヤのうちの１つの上に存在する電荷と直列になり、３つのワイヤを有する検出器の形態をとる場合、検出器の出力部専用のワイヤを含み、または、４つのワイヤを有する検出器の形態をとる場合、２つの同一のもしくは相補的な出力部専用の２つのワイヤを有する。
【０００４】
使用される検出器からの出力のタイプに応じて、監視制御機器ユニットが提供される出力部のすべてに常に適合するように、検出器に接続された監視制御機器ユニットの構成を適応させることが必要である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、検出器が２つのワイヤ、３つのワイヤ、または４つのワイヤを有するか、また、ＮＯタイプ、ＮＣタイプ、ＰＮＰタイプ、またはＮＰＮタイプの１つまたは２つの出力部を有するかどうかにかかわらず任意のタイプの検出器に接続され得るユニバーサル・インターフェースであって、監視制御機器ユニットを適応させる必要なしに、この検出器と監視制御機器ユニットとの間で状態の変更が通信され得るユニバーサル・インターフェースを提供することである。
【課題を解決するための手段】
【０００６】
本目的は、検出器と監視制御機器ユニットとの間に位置付けされるように構成されるユニバーサル・インターフェースによって達成され、本ユニバーサル・インターフェースは、
−  検出器に接続されるために構成された少なくとも４つの入力接続点を有するコネクタであって、第１の電位を受け取るように設計され、検出器の第１の入力部に接続されるための第１の接続点、第１の検出器出力信号を受け取るために検出器の第１の出力部に接続されるように設計された第２の接続点、第２の電位を受け取るように設計された、検出器の第２の入力部に接続されるための第３の接続点、第２の検出器出力信号を受け取るために検出器の第２の出力部に接続されるように設計された第４の接続点を備える、コネクタと、
−  各検出器出力信号を、監視制御機器ユニットに送出される、検出器の各出力部のスイッチング状態または非スイッチング状態を表すバイナリ情報に変換するよう配置される処理ユニットと
を備える。
【０００７】
１つの特徴によると、本処理ユニットは、
−  第２の接続点に接続され、出力部において第１の比較信号を生成するために、検出器の第１の出力部に印加される第１の検出器出力信号を高しきい値と比較するよう配置される、第１の高しきい値比較ユニットと、第２の接続点に接続され、出力部において第２の比較信号を生成するために、検出器の第１の出力部に印加される第１の検出器出力信号を低しきい値と比較するよう配置される第１の低しきい値比較ユニットと、
−  第１の高しきい値比較ユニットの出力部および第１の低しきい値比較ユニットの出力部に接続され、第１の比較信号および第２の比較信号の関数として第１のインターフェース出力信号を生成するよう配置される処理ロジック機能を備える第１のロジック・ユニットと、
−  第４の接続点に接続され、出力部において第１の比較信号を生成するために、検出器の第２の出力部に印加される第２の検出器出力信号を高しきい値と比較するよう配置される第２の高しきい値比較ユニットと、第４の接続点に接続され、出力部において第２の比較信号を生成するために、検出器の第２の出力部に印加される第２の検出器出力信号を低しきい値と比較するよう配置される第２の低しきい値比較ユニットと、
−  第２の高しきい値比較ユニットの出力部および第２の低しきい値比較ユニットの出力部に接続され、第１の比較信号および第２の比較信号の関数として第２のインターフェース出力信号を生成するよう配置される、処理ロジック機能を備える第２のロジック・ユニットと
を備える。
【０００８】
別の特徴によると、コネクタは、第５の接続点を備える。
【０００９】
本発明はまた、検出器と、前記検出器に接続される、上記で定義されたユニバーサル・インターフェースとを備える検出システムに関する。
【００１０】
１つの特徴によると、本検出器は、２つのワイヤ、３つのワイヤ、または４つのワイヤを有する。
【００１１】
別の特徴によると、本システムは、入力部において第１のインターフェース出力信号および第２のインターフェース出力信号を受け取る監視制御機器ユニットを備える。
【００１２】
別の特徴によると、本システムは、入力部において第１のインターフェース出力信号および第２のインターフェース出力信号を受け取る発振器を備え、前記発振器は、周波数が第１のインターフェース出力信号の状態および第２のインターフェース出力信号の状態に応じて変化する出力信号を生成するための手段を備える。
【００１３】
別の特徴によると、本システムは、入力部において発振器の出力信号を受け取る監視制御機器ユニットを備える。
【００１４】
他の特徴および利点は、添付の図面に関して提供される、続く詳細な説明において明白になるであろう。
【図面の簡単な説明】
【００１５】
【図１Ａ】検出器からの既知の出力のタイプを示す図である。
【図１Ｂ】検出器からの既知の出力のタイプを示す図である。
【図１Ｃ】検出器からの既知の出力のタイプを示す図である。
【図１Ｄ】検出器からの既知の出力のタイプを示す図である。
【図１Ｅ】検出器からの既知の出力のタイプを示す図である。
【図１Ｆ】検出器からの既知の出力のタイプを示す図である。
【図１Ｇ】検出器からの既知の出力のタイプを示す図である。
【図１Ｈ】検出器からの既知の出力のタイプを示す図である。
【図１Ｉ】検出器からの既知の出力のタイプを示す図である。
【図１Ｊ】検出器からの既知の出力のタイプを示す図である。
【図２Ａ】ある構成の検出器の出力部に接続された、本発明のユニバーサル・インターフェースを示す図である。
【図２Ｂ】ある構成の検出器の出力部に接続された、本発明のユニバーサル・インターフェースを示す図である。
【図２Ｃ】ある構成の検出器の出力部に接続された、本発明のユニバーサル・インターフェースを示す図である。
【図２Ｄ】ある構成の検出器の出力部に接続された、本発明のユニバーサル・インターフェースを示す図である。
【図２Ｅ】ある構成の検出器の出力部に接続された、本発明のユニバーサル・インターフェースを示す図である。
【図２Ｆ】ある構成の検出器の出力部に接続された、本発明のユニバーサル・インターフェースを示す図である。
【図２Ｇ】ある構成の検出器の出力部に接続された、本発明のユニバーサル・インターフェースを示す図である。
【図３Ａ】インターフェースの出力信号の状態に応じて生成される周波数信号とともにインターフェースと発振器との結合を示す図である。
【図３Ｂ】インターフェースの出力信号の状態に応じて生成される周波数信号とともにインターフェースと発振器との結合を示す図である。
【図４】ユニバーサル・インターフェースのコネクタおよびその様々な接続点の位置を示す図である。
【発明を実施するための形態】
【００１６】
本発明は、検出器の１つまたは複数の出力部に関する情報を収集し、その情報を監視制御機器ユニットに通信するように、すべてのタイプの産業用検出器Ｄに接続され得るユニバーサル・インターフェースＩＮＴに関する。添付の図では、示された監視制御機器ユニットは、プログラマブル・ロジック・コントローラ（すなわちＰＬＣ）であるが、監視制御機器ユニットは、当然、この選択肢に限定されない。
【００１７】
説明の以下の部分では、「検出器」は、リミット・スイッチとともに、２つのワイヤ、３つのワイヤ、または４つのワイヤを有する検出器を意味するものと理解される。
【００１８】
図１Ａ〜図１Ｊは、検出器からの既知の出力部の様々なタイプを示す。
【００１９】
検出器は各々、標準的なやり方で番号を付けられたいくつかの接続端子を備える。接続端子の１〜５のこの番号付けは、本発明のユニバーサル・インターフェースＩＮＴにも対応するやり方で使用される。説明の以下の部分では、ユニバーサル・インターフェースＩＮＴは、４つの接続点または５つの接続点を有するコネクタを有するすべてのタイプの検出器Ｄに、ユニバーサル・インターフェースＩＮＴが適応されることを可能にする５つの接続点を用いて説明される。しかしながら、いくつかの検出器が４つの接続点のみを有するコネクタを有するとき、本発明のインターフェースＩＮＴは、その汎用性を完全には失うことなく、４つの接続点のみを備えることができる。したがって、実際には、本発明の目的は、少なくとも４つの接続点を有するコネクタを有するユニバーサル・インターフェースＩＮＴである。図１Ａおよび図１Ｂでは、示される検出器Ｄは、２つのワイヤを有する。２つのワイヤは、ＮＯバージョンの端子３および４に接続されるか、またはＮＣバージョンの端子１および２に接続される。検出器Ｄに電力供給するために、電位が各ワイヤに印加される。その出力部が作動されるとき、電位差が著しく落ちる。
【００２０】
図１Ｃ〜図１Ｆでは、示される検出器Ｄは、３つのワイヤを有する。構成に応じて、３つのワイヤは、ＮＯバージョンの検出器の端子１、４および３に接続されるか、またはＮＣバージョンの検出器Ｄの端子１、２および３に接続される。したがって、検出器の出力信号を受け取るために、追加のワイヤが使用される。３つのワイヤを有する検出器Ｄは、ＰＮＰ出力またはＮＰＮ出力を有することができる。その場合、印加される出力信号は、高電位または低電位である。
【００２１】
図１Ｇ〜図１Ｊでは、示される検出器Ｄは、４つのワイヤを有する。４つのワイヤは、端子１、２、３、および４に接続される。これらの検出器は、２つの出力部を備え、したがって、２つの出力部のうちの１つが選択されるか、または両出力部が利用されることを可能にする。２つの出力部は、ＮＯタイプもしくはＮＣタイプまたは相補的なＮＯおよびＮＣの同一のものである可能性がある。
【００２２】
したがって、すべてのこれらのタイプの検出器Ｄに適応可能とするために、本発明のユニバーサル・インターフェースＩＮＴは、図４に示される、５つの接続点を有するコネクタ４０を使用する。接続点は、第１の接続点（端子１に対応する）、第２の接続点（端子２に対応する）、第３の接続点（端子３に対応する）、第４の接続点（端子４に対応する）、および第５の接続点（端子５に対応する）と呼ばれる。
【００２３】
本発明のユニバーサル・インターフェースＩＮＴの目的は、検出器Ｄからの１つまたは複数の出力信号Ｓ１＿Ｄ、Ｓ２＿Ｄを、検出器の各出力のスイッチング状態または非スイッチング状態を表すバイナリ情報に変換することであり、このバイナリ情報は、接続された監視制御機器ユニットによって利用可能である。したがって、ユニバーサル・インターフェースＩＮＴは、各々が検出器出力信号Ｓ１＿ＤまたはＳ２＿Ｄを受け取ることができる、第２の接続点および第４の接続点に接続される２つの入力部を備える。添付の図では、インターフェースＩＮＴの別の入力部に印加される、検出器Ｄからの各出力信号Ｓ１＿Ｄ、Ｓ２＿Ｄに関して、ユニバーサル・インターフェースＩＮＴによって生成されるバイナリ情報は、それぞれ、Ｓ１＿Ｉ、Ｓ２＿Ｉと示される出力信号に対応する。
【００２４】
したがって、検出器Ｄに接続されるユニバーサル・インターフェースＩＮＴは、この変換を行うように構成された処理ユニットＵＣを備える。
【００２５】
インターフェースＩＮＴの処理ユニットＵＣは、検出器Ｄの各出力において、高電位へのスイッチングまたは低電位へのスイッチングが検出器Ｄの各出力に対して検出されることを可能にする比較機能と、インターフェースＩＮＴが接続される検出器Ｄの動作のロジックが考慮されることを可能にするロジック機能とを実装する。
【００２６】
比較機能は、検出器Ｄの２つの出力部の各々に印加される電位を、以下、高しきい値Ｖｔｈｒｅｓｈｏｌｄ＋および低しきい値Ｖｔｈｒｅｓｈｏｌｄ−と示される、電圧の２つのしきい値ｔｈｒｅｓｈｏｌｄ−およびＶｔｈｒｅｓｈｏｌｄ＋と比較するために実装される。
【００２７】
より正確には、検出器の第１の出力部から来る第１の検出器出力信号Ｓ１＿Ｄを処理するために、処理ユニットＵＣは、
−  インターフェースＩＮＴの第１の入力部に対応する第２の接続点（２）に接続され、出力部において第１の比較信号を生成するために、検出器Ｄの第１の出力部に印加される第１の検出器出力信号Ｓ１＿Ｄを高しきい値Ｖｔｈｒｅｓｈｏｌｄ＋と比較するための機能を実装する高しきい値比較ユニット１０と、
−  第２の接続点（２）に接続され、出力部において第２の比較信号を生成するために、第１の検出器出力信号Ｓ１＿Ｄを低しきい値Ｖｔｈｒｅｓｈｏｌｄ−と比較するための機能を実装する低しきい値比較ユニット２０と、
−  高しきい値比較ユニット１０の出力部および低しきい値比較ユニット２０の出力部に接続され、第１の比較信号および第２の比較信号の関数として監視制御機器ユニット（ＰＬＣ）行きのインターフェース出力信号Ｓ１＿Ｉを生成するよう配置される、ロジック機能を備えるロジック・ユニット３０と
を備える。
【００２８】
検出器Ｄの第２の出力部から来る第２の検出器出力信号Ｓ２＿Ｄを処理するために、処理ユニットＵＣは、以上で説明されたものと同じアーキテクチャ、すなわち、
−  インターフェースＩＮＴの第２の入力部に対応する第４の接続点（４）に接続され、出力部において第１の比較信号を生成するために、検出器Ｄの第２の出力部に印加される第２の検出器出力信号Ｓ２＿Ｄを高しきい値Ｖｔｈｒｅｓｈｏｌｄ＋と比較するための機能を実装する高しきい値比較ユニット１１と、
−  第４の接続点（４）に接続され、出力部において第２の比較信号を生成するために、第２の検出器出力信号Ｓ２＿Ｄを低しきい値Ｖｔｈｒｅｓｈｏｌｄ−と比較するための機能を実装する低しきい値比較ユニット２１と、
−  高しきい値比較ユニット１１の出力部および低しきい値比較ユニット２１の出力部に接続され、第１の比較信号および第２の比較信号の関数として監視制御機器ユニット（ＰＬＣ）行きのインターフェース出力信号Ｓ２＿Ｉを生成するよう配置される、ロジック機能を備えるロジック・ユニット３１と
を備える。
【００２９】
したがって、検出器Ｄの各出力部に関して、解決策は、各検出器出力信号を、以上で説明された２つのしきい値と比較することにある。２つのしきい値は、検出器の２つの電源電位間の範囲になるように選択される。すなわち、
Ｖ−＜Ｖｔｈｒｅｓｈｏｌｄ−＜Ｖｔｈｒｅｓｈｏｌｄ＋＜Ｖ＋
検出器Ｄの出力がスイッチングされないとき、検出器出力信号Ｓ１＿Ｄ（またはＳ２＿Ｄ）は、電位Ｖｄである。この状態では、検出器出力信号Ｓ１＿Ｄ（またはＳ２＿Ｄ）は、２つのしきい値Ｖｔｈｒｅｓｈｏｌｄ−およびＶｔｈｒｅｓｈｏｌｄ＋間に位置し、２つの比較ユニットの出力は、高状態または低状態のいずれかの同じ状態である。
【００３０】
検出器の出力がスイッチングされるとき、検出器出力信号Ｓ１＿Ｄ（またはＳ２＿Ｄ）の電位は、ＰＮＰタイプの出力に関する高しきい値Ｖｔｈｒｅｓｈｏｌｄ＋を上回るか、またはＮＰＮ出力に関する低しきい値Ｖｔｈｒｅｓｈｏｌｄ−を下回るかのいずれかになる。高しきい値Ｖｔｈｒｅｓｈｏｌｄ＋に交差すると、高しきい値の比較ユニット１０（または１１）の出力部における比較信号は、状態を変化させ、低しきい値Ｖｔｈｒｅｓｈｏｌｄ−に交差すると、低しきい値の比較ユニット２０（または２１）の出力部における比較信号は、状態を変化させる。
【００３１】
得られた２つの比較信号は、続いて、ロジック・ユニット３０（または３１）に導入される。各ロジック・ユニットは、ロジック機能を実装する。
【００３２】
検出器Ｄが非スイッチング状態であるときに、出力が高状態であるように比較機能が選択される場合、ロジック機能は、検出器の「スイッチング状態」情報を負のロジックで処理することが望まれる場合は、「ＡＮＤ」タイプとなり、または「スイッチング状態」情報を正のロジックで処理する場合は「ＮＡＮＤ」タイプとならなければならない。
【００３３】
他方、検出器Ｄが非スイッチング状態であるときに、出力が低状態であるように比較機能が選択される場合、ロジック機能は、検出器の「スイッチング状態」情報を正のロジックで処理することが望まれる場合は、「ＯＲ」タイプとなり、または「スイッチング状態」情報を負のロジックで処理する場合は「ＮＯＲ」タイプとならなければならない。
【００３４】
当然、検出器Ｄが単一の出力部のみを備える場合、ユニバーサル・インターフェースＩＮＴの処理ユニットは、２つの比較ユニット１０、２０（または１１、２１）、およびこの出力部に結合されるロジック・ユニット３０（または３１）のみを実装する。これは、単一の出力部のみを有する、２つワイヤまたは３つのワイヤを有する検出器の場合である。
【００３５】
高しきい値Ｖｔｈｒｅｓｈｏｌｄ＋および低しきい値Ｖｔｈｒｅｓｈｏｌｄ−は、正の電源電位Ｖ＋に対して定義されてもよく、電源電位Ｖ＋の変動に関係なく、電圧間のコヒーレンスが確実にされることを可能にする。
【００３６】
１つの変形した実施形態によると、検出器Ｄからの各出力信号Ｓ１＿Ｄ、Ｓ２＿Ｄのユニバーサル・インターフェースＩＮＴによる処理から来るバイナリ情報は、任意の学習手順の必要性が除去されることを可能にする、周波数情報に変換され得る。このために、ユニバーサル・インターフェースＩＮＴの２つの出力部は、インターフェースＩＮＴの出力信号Ｓ１＿Ｉ、Ｓ２＿Ｉの各々の状態に応じて周波数が変更される信号ＳＯＳＣを生成するための手段を備える発振器ＯＳＣ（図３Ａ）にだけ接続される必要がある。たとえば、図３Ｂを参照すると、
Ｓ１＿Ｉ＝０およびＳ２＿Ｉ＝０である場合、発振器は、時間Ｐ１にわたって、第１の周波数ｆ１の信号ＳＯＳＣを生成する。
【００３７】
Ｓ１＿Ｉ＝１およびＳ２＿Ｉ＝０である場合、発振器は、時間Ｐ２にわたって、第１の周波数と異なる第２の周波数ｆ２の信号ＳＯＳＣを生成する。
【００３８】
Ｓ１＿Ｉ＝０およびＳ２＿Ｉ＝１である場合、発振器は、時間Ｐ３にわたって、第１の周波数ｆ１および第２の周波数ｆ２と異なる第３の周波数ｆ３の信号ＳＯＳＣを生成する。
【００３９】
Ｓ１＿Ｉ＝１およびＳ２＿Ｉ＝１である場合、発振器は、第４の時間Ｐ４にわたって、第１の周波数ｆ１、第２の周波数ｆ２、および第３の周波数ｆ３と異なる第４の周波数ｆ４の信号ＳＯＳＣを生成する。
【００４０】
図２Ａ〜図２Ｇでは、本発明のユニバーサル・インターフェースＩＮＴは、様々な既知のタイプの検出器に結合される。検出器Ｄの構成に応じて、ユニバーサル・インターフェースＩＮＴは、検出器からの１つまたは複数の出力を、下流に位置する監視制御機器ユニット（ＰＬＣ）によって処理されるバイナリ情報に変換するために、検出器からの１つまたは複数の出力を処理する。
【００４１】
図２Ａでは、ユニバーサル・インターフェースＩＮＴは、ＮＯ出力部、ＮＰＮ、またはＰＮＰを有する、３つのワイヤを有する検出器Ｄに接続される。
【００４２】
図２Ｂでは、ユニバーサル・インターフェースＩＮＴは、ＮＣ出力部、ＮＰＮ、またはＰＮＰを有する、３つのワイヤを有する検出器Ｄに接続される。
【００４３】
図２Ｃでは、ユニバーサル・インターフェースＩＮＴは、ＮＰＮタイプまたはＰＮＰタイプのＮＯ出力部およびＮＣ出力部を有する、４つのワイヤを有する検出器に接続される。
【００４４】
図２Ｄでは、ユニバーサル・インターフェースＩＮＴは、ＮＣ出力部を有する、２つのワイヤを有する検出器に接続される。
【００４５】
図２Ｅでは、ユニバーサル・インターフェースＩＮＴは、ＮＯ出力部を有する、２つのワイヤを有する検出器に接続される。
【００４６】
図２Ｆでは、ユニバーサル・インターフェースＩＮＴは、リミット・スイッチ・タイプの２つの検出器に接続される。各リミット・スイッチは、インターフェースＩＮＴの別の入力部に接続される。
【符号の説明】
【００４７】
１０  高しきい値比較ユニット
１１  高しきい値比較ユニット
２０  低しきい値比較ユニット
２１  低しきい値比較ユニット
３０  ロジック・ユニット
３１  ロジック・ユニット
４０  コネクタ
Ｄ  検出器
ＩＮＴ  ユニバーサル・インターフェース
ＯＳＣ  発振器
ＰＬＣ  プログラマブル・ロジック・コントローラ
ＳＯＳＣ  発振器からの出力信号
Ｓ１＿Ｄ  第１の検出器出力信号
Ｓ１＿Ｉ  第１のインターフェース出力信号
Ｓ２＿Ｄ  第２の検出器出力信号
Ｓ２＿Ｉ  第２のインターフェース出力信号
ＵＣ  処理ユニット
Ｖ＋  第１の電位
Ｖ−  第２の電位
Ｖｔｈｒｅｓｈｏｌｄ＋  高しきい値
Ｖｔｈｒｅｓｈｏｌｄ−  低しきい値
【図１Ａ】
2015162248.tif 000003
【図１Ｂ】
2015162248.tif 000004
【図１Ｃ】
2015162248.tif 000005
【図１Ｄ】
2015162248.tif 000006
【図１Ｅ】
2015162248.tif 000007
【図１Ｆ】
2015162248.tif 000008
【図１Ｇ】
2015162248.tif 000009
【図１Ｈ】
2015162248.tif 000010
【図１Ｉ】
2015162248.tif 000011
【図１Ｊ】
2015162248.tif 000012
【図３Ａ】
2015162248.tif 000013
【図３Ｂ】
2015162248.tif 000014
【図４】
2015162248.tif 000015
【図２Ａ】
2015162248.tif 000016
【図２Ｂ】
2015162248.tif 000017
【図２Ｃ】
2015162248.tif 000018
【図２Ｄ】
2015162248.tif 000019
【図２Ｅ】
2015162248.tif 000020
【図２Ｆ】
2015162248.tif 000021
【図２Ｇ】
2015162248.tif 000022