(57)【要約】【課題】消費電力の増大を抑制することが可能な液晶表示装置を提供する。【解決手段】第１透過電極と、第１透過電極の第１方向に隣接する第２透過電極と、第２透過電極の第１方向に隣接する第３透過電極と、第１透過電極の第２方向に隣接する第４透過電極と、第２透過電極の第２方向に隣接する第５透過電極と、第３透過電極の第２方向に隣接する反射電極と、を備えた第１基板と、第２方向に延出し第１透過電極及び第４透過電極と対向する第１カラーフィルタと、第１カラーフィルタの第１方向に隣接し第２方向に延出し第２透過電極及び第５透過電極と対向する第２カラーフィルタと、第２カラーフィルタの第１方向に隣接し第３透過電極と対向する第３カラーフィルタと、第３カラーフィルタの第２方向に隣接し反射電極と対向する第４カラーフィルタと、を備えた第２基板と、第１基板と第２基板との間に保持された液晶層と、を備えた液晶表示装置。【選択図】      図７
2015125365.tif 000002
【特許請求の範囲】
【請求項１】
第１透過電極と、前記第１透過電極の第１方向に隣接する第２透過電極と、前記第２透過電極の第１方向に隣接する第３透過電極と、前記第１透過電極の第２方向に隣接する第４透過電極と、前記第２透過電極の第２方向に隣接する第５透過電極と、前記第３透過電極の第２方向に隣接する反射電極と、を備えた第１基板と、
第２方向に延出し前記第１透過電極及び前記第４透過電極と対向する第１カラーフィルタと、前記第１カラーフィルタの第１方向に隣接し前記第２方向に延出し前記第２透過電極及び前記第５透過電極と対向する第２カラーフィルタと、前記第２カラーフィルタの第１方向に隣接し前記第３透過電極と対向する第３カラーフィルタと、前記第３カラーフィルタの第２方向に隣接し前記反射電極と対向する第４カラーフィルタと、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えた液晶表示装置。
【請求項２】
前記第４カラーフィルタは白色カラーフィルタである、請求項１に記載の液晶表示装置。
【請求項３】
前記第１カラーフィルタは赤色カラーフィルタであり、前記第２カラーフィルタは緑色カラーフィルタであり、前記第３カラーフィルタは青色カラーフィルタである、請求項１または２に記載の液晶表示装置。
【請求項４】
前記第３透過電極の面積は、前記第１透過電極の面積よりも大きい、請求項１乃至３のいずれか１項に記載の液晶表示装置。
【請求項５】
同一階調値に対応して、前記反射電極に印加される電圧は、前記第１透過電極に印加される電圧よりも低い、請求項１乃至４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記第２基板は、さらに、前記第１乃至第５透過電極、及び、前記反射電極と対向する共通電極を備え、
前記共通電極には、前記第１乃至第５透過電極、及び、前記反射電極と対向する位置にそれぞれスリットが形成された、請求項１乃至５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記反射電極と対向する位置のスリットの面積は、前記第１透過電極と対向する位置のスリットの面積よりも大きい、請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、カラー表示装置において、表示輝度を向上する手法が提案されている。一例として、赤色（Ｒ）の画素、緑色（Ｇ）の画素、青色（Ｂ）の画素、及び、白色（Ｗ）の画素を一列に並べて配置し、１つの単位画素を構成する液晶表示装置が提案されている。
【０００３】
このような液晶表示装置において、屋内で画像を表示した際には、白色画素の透過光が表示に寄与するため、バックライトの輝度を低減しても、表示輝度が向上し、且つ、視認性が確保される。一方で、屋外で画像を表示した際には、外光（例えば太陽光）が映り込むため、視認性を確保するためにはバックライトの輝度を増強する必要があり、消費電力の増大を招く。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２３３８０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、消費電力の増大を抑制することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１透過電極と、前記第１透過電極の第１方向に隣接する第２透過電極と、前記第２透過電極の第１方向に隣接する第３透過電極と、前記第１透過電極の第２方向に隣接する第４透過電極と、前記第２透過電極の第２方向に隣接する第５透過電極と、前記第３透過電極の第２方向に隣接する反射電極と、を備えた第１基板と、第２方向に延出し前記第１透過電極及び前記第４透過電極と対向する第１カラーフィルタと、前記第１カラーフィルタの第１方向に隣接し前記第２方向に延出し前記第２透過電極及び前記第５透過電極と対向する第２カラーフィルタと、前記第２カラーフィルタの第１方向に隣接し前記第３透過電極と対向する第３カラーフィルタと、前記第３カラーフィルタの第２方向に隣接し前記反射電極と対向する第４カラーフィルタと、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【図２】図２は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。
【図３】図３は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。
【図４】図４は、図２に示したスイッチング素子ＳＷを含むアクティブエリアにおける液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【図５】図５は、本実施形態における各画素とカラーフィルタとのレイアウトの一例を概略的に示す平面図である。
【図６】図６は、図５に示したカラーフィルタが適用されるアレイ基板ＡＲの構成例を概略的に示す平面図である。
【図７】図７は、図６に示したアレイ基板ＡＲをＡ−Ｂ線で切断したときの液晶表示パネルＬＰＮの断面構造を概略的に示す平面図である。
【図８】図８は、液晶印加電圧に対する規格化透過率及び規格化反射率の関係を説明するための図である。
【図９】図９は、図６に示したアレイ基板ＡＲの画素電極ＰＥ１１乃至ＰＥ１６に対向する第２共通電極ＣＥ２の他の構成例を概略的に示す平面図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００９】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１０】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１１】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿って延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、第１方向Ｘに交差する第２方向Ｙに沿って延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う第１共通電極ＣＥ１などを備えている。蓄積容量ＣＳは、例えば、第１共通電極ＣＥ１と画素電極ＰＥとの間に形成される。
【００１２】
一方、対向基板ＣＴは、液晶層ＬＱを介して画素電極ＰＥと対向する第２共通電極ＣＥ２などを備えている。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。第１駆動回路ＧＤ及び第２駆動回路ＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。駆動ＩＣチップ２は、第１駆動回路ＧＤ及び第２駆動回路ＳＤを制御するコントローラを内蔵し、液晶表示パネルＬＰＮを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。
【００１４】
第１共通電極ＣＥ１及び第２共通電極ＣＥ２は同電位であり、いずれもアクティブエリアＡＣＴの略全域に亘って延在しており、複数の画素ＰＸに亘って共通に形成されている。第１共通電極ＣＥ１及び第２共通電極ＣＥ２は、アクティブエリアＡＣＴの外側に引き出され、給電部Ｖｃｏｍに接続されている。給電部Ｖｃｏｍは、例えばアクティブエリアＡＣＴの外側においてアレイ基板ＡＲに形成され、第１共通電極ＣＥ１と電気的に接続されるとともに、図示しない導電部材を介して第２共通電極ＣＥ２と電気的に接続されている。給電部Ｖｃｏｍでは、第１共通電極ＣＥ１及び第２共通電極ＣＥ２に対して、例えばコモン電位が供給される。
【００１５】
図２は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。
【００１６】
アレイ基板ＡＲは、ゲート配線Ｇ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥなどを備えている。図示した例では、画素ＰＸは、図中の破線で示したように、第１方向Ｘに平行な一対の短辺を有するとともに、第２方向Ｙに平行な一対の長辺を有する長方形状である。なお、第１方向Ｘ及び第２方向Ｙは互いに直交している。
【００１７】
ゲート配線Ｇ１は、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。画素ＰＸの第１方向Ｘに沿った長さは、隣接するソース配線の第１方向Ｘに沿ったピッチと略同等である。画素ＰＸの第２方向Ｙに沿った長さは、隣接するゲート配線の第２方向Ｙに沿ったピッチと略同等である。
【００１８】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に位置し当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は右側端部に位置し当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。ゲート配線Ｇ１は、画素ＰＸの中央部を横切るように配置されている。図示したように、本実施形態においては、蓄積容量ＣＳを形成するために画素ＰＸを横切る補助容量線は存在しない。
【００１９】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。詳細な図示を省略するが、スイッチング素子ＳＷは、例えば、ポリシリコンなどの半導体層と、ゲート配線Ｇ１に接続されたゲート電極と、ソース配線Ｓ１に接続され半導体層にコンタクトしたソース電極と、半導体層にコンタクトしたドレイン電極ＷＤと、を備えている。
【００２０】
第１共通電極ＣＥ１は、例えば、図中に右下がりの斜線で示したように、当該画素ＰＸの略全域に配置され、さらに、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在するとともに、第２方向Ｙにも延在している。つまり、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って連続的に形成されている。また、第１共通電極ＣＥ１は、当該画素ＰＸに対して第２方向Ｙに隣接する各画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第１共通電極ＣＥ１は、画像を表示するアクティブエリアの略全域に配置され、その一部がアクティブエリアの外側に引き出され、上記の通り、給電部と電気的に接続されている。第１共通電極ＣＥ１には、ドレイン電極ＷＤを露出する開口部ＯＰが形成されている。
【００２１】
尚、第１共通電極ＣＥ１は、当該画素ＰＸの略全域に配置される一方でゲート配線Ｇ１と重なる領域で途切れ、当該画素ＰＸからソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在し、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って帯状に連続的に形成されても良い。
【００２２】
画素電極ＰＥは、図中に右上がりの斜線で示したように、画素ＰＸにおいて島状に形成され、第１共通電極ＣＥ１と対向している。なお、図示した例では、当該画素ＰＸに配置された画素電極ＰＥのみを図示しているが、当該画素ＰＸの第１方向Ｘ及び第２方向Ｙに隣接する他の画素にも同様の画素電極が配置されている。画素電極ＰＥは、コンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。図示した画素電極ＰＥの形状は、例えば、画素ＰＸの形状に対応して、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。コンタクトホールＣＨは、画素電極ＰＥの略中央に位置している。なお、画素電極ＰＥの一部は、ソース配線Ｓ１やソース配線Ｓ２と重なる位置まで延在していても良い。
【００２３】
本実施形態において、アクティブエリアの各画素の構成は、上記した構成例と同様であるが、アクティブエリアは、画素サイズつまり第１方向Ｘに沿った長さ及び第２方向Ｙに沿った長さの異なる画素を含んでいる。
【００２４】
図３は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部であるソース配線Ｓ１、ソース配線Ｓ２、ゲート配線Ｇ１、及び、画素電極ＰＥを破線で示し、第１共通電極の図示を省略している。
【００２５】
対向基板ＣＴは、第２共通電極ＣＥ２などを備えている。第２共通電極ＣＥ２は、当該画素ＰＸの全域に亘って配置され、画素電極ＰＥと対向している。また、第２共通電極ＣＥ２は、当該画素ＰＸから第１方向Ｘ及び第２方向Ｙに亘って延在し、ソース配線Ｓ１及びソース配線Ｓ２の上方にも位置している。つまり、第２共通電極ＣＥ２は、詳述しないが、当該画素ＰＸの第１方向Ｘに沿った右側及び左側に隣接する画素や、当該画素ＰＸの第２方向Ｙに沿った上側及び下側に隣接する画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第２共通電極ＣＥ２は、アクティブエリアの略全域に亘って配置されている。
【００２６】
第２共通電極ＣＥ２には、画素電極ＰＥと対向する位置にスリットＳＬが形成されている。図示した例では、スリットＳＬは、第２方向Ｙに沿って延出した帯状に形成され、画素ＰＸの略中央に位置している。このようなスリットＳＬは、主として液晶分子の配向を制御する配向制御部に相当する。なお、液晶分子の配向を制御する機能を有するものであれば、スリットに代えて、第２共通電極ＣＥ２に積層した突起などの他の配向制御部を設置しても良い。
【００２７】
第１方向Ｘに平行な一対の短辺を有し、第２方向Ｙに平行な一対の長辺を有する長方形状の画素ＰＸに対して、第２方向Ｙに延出したスリットＳＬを適用することにより、スリットＳＬから画素電極ＰＥの端部までの距離が一画素の全方向で短縮される。このため、スリットＳＬと画素電極端部との間に、後述するスリットＳＬを避ける傾斜電界が形成され、液晶分子の応答速度を向上することが可能となる。
【００２８】
なお、スリットＳＬの形状については、図示した例に限らず、第１方向Ｘに沿って延出した帯状であっても良いし、十字状などであっても良い。第１方向Ｘに沿った帯状のスリットＳＬの場合、当該スリットＳＬがゲート配線Ｇ１と重なる位置に形成されることが望ましい。また、十字状のスリットＳＬが適用される場合、第１方向Ｘに沿った横スリットがゲート配線Ｇ１と重なる位置に形成されることが望ましい。ゲート配線Ｇ１と重なる位置にスリットが形成されることにより、一画素をマルチドメイン化するための配向制御が可能となるとともに、スリットと重なる領域の透過率あるいは反射率のロスを低減することができ、一画素あたりの輝度を向上することが可能となる。
【００２９】
図４は、図２に示したスイッチング素子ＳＷを含むアクティブエリアにおける液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【００３０】
アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第１配向膜ＡＬ１などを備えている。
【００３１】
図示した例では、スイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。スイッチング素子ＳＷは、第１絶縁基板１０の上に配置された半導体層ＳＣを備えている。なお、第１絶縁基板１０と半導体層ＳＣとの間に絶縁膜であるアンダーコート層が介在していても良い。半導体層ＳＣは、第１絶縁膜１１によって覆われている。また、第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。
【００３２】
スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜１１の上に形成され、半導体層ＳＣの直上に位置している。ゲート電極ＷＧは、ゲート配線Ｇ１に電気的に接続され（あるいは、ゲート配線Ｇ１と一体的に形成され）、第２絶縁膜１２によって覆われている。また、第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。
【００３３】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びソース配線Ｓ２も同様に第２絶縁膜１２の上に形成されている。図示したソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されている（あるいは、ソース配線Ｓ１と一体的に形成されている）。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを介して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓ１及びソース配線Ｓ２とともに第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。このような第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。第３絶縁膜１３は、ソース配線Ｓ１及びソース配線Ｓ２、スイッチング素子ＳＷを覆う第１層間絶縁膜に相当する。
【００３４】
第１共通電極ＣＥ１は、第３絶縁膜１３の上に延在している。図示したように、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方をカバーし、隣接する画素に向かって延在している。このような第１共通電極ＣＥ１は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第１共通電極ＣＥ１の上には、第４絶縁膜１４が配置されている。第３絶縁膜１３及び第４絶縁膜１４には、開口部ＯＰと重なる位置に、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨが形成されている。第４絶縁膜１４は、第３絶縁膜１３と比較して薄い膜厚に形成され、例えば、シリコン窒化物などの無機系材料によって形成されている。この第４絶縁膜１４は、第１共通電極ＣＥ１を覆う第２層間絶縁膜に相当する。
【００３５】
画素電極ＰＥは、第４絶縁膜１４の上において島状に形成され、第１共通電極ＣＥ１と対向している。画素電極ＰＥは、コンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。このような画素電極ＰＥは、透過電極あるいは反射電極として機能する。透過電極は、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。反射電極は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの反射性の金属材料によって形成されている。画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。
【００３６】
一方、対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、遮光層３１、カラーフィルタ３２、オーバーコート層３３、第２共通電極ＣＥ２、第２配向膜ＡＬ２などを備えている。
【００３７】
遮光層３１は、アクティブエリアＡＣＴにおいて各画素ＰＸを区画し、開口部ＡＰを形成する。遮光層３１は、色画素の境界あるいはアレイ基板ＡＲに設けられたソース配線やゲート配線と対向する位置、スイッチング素子ＳＷと対向する位置などに設けられている。遮光層３１は、遮光性の金属材料や黒色の樹脂材料によって形成されている。
【００３８】
カラーフィルタ３２は、開口部ＡＰに形成され、その一部が遮光層３１と重なっている。カラーフィルタ３２は、例えば、赤色に着色された樹脂材料からなる赤色カラーフィルタ、緑色に着色された樹脂材料からなる緑色カラーフィルタ、青色に着色された樹脂材料からなる青色カラーフィルタなどを含んでいる。赤色カラーフィルタは赤色を表示する赤色画素に配置され、緑色カラーフィルタは緑色を表示する緑色画素に配置され、青色カラーフィルタは青色を表示する青色画素に配置されている。また、白色を表示する白色画素には、白色（あるいは透明）カラーフィルタが配置されている。なお、白色画素にはカラーフィルタを配置しなくても良いし、オーバーコート層３３のみを配置しても良い。また、白色カラーフィルタは、厳密に無彩色のカラーフィルタでなくても良く、淡く色付いた（例えば薄黄色に色付いた）カラーフィルタであってもよい。異なる色のカラーフィルタ３２間の境界は、ソース配線Ｓの上方の遮光層３１と重なる位置にある。
【００３９】
オーバーコート層３３は、カラーフィルタ３２を覆っている。オーバーコート層３３は、遮光層３１やカラーフィルタ３２の凹凸を平坦化する。オーバーコート層３３は、透明な樹脂材料によって形成されている。オーバーコート層３３は、第２共通電極ＣＥ２の下地となる。
【００４０】
第２共通電極ＣＥ２は、オーバーコート層３３のアレイ基板ＡＲと対向する側に形成されている。図示したように、第２共通電極ＣＥ２は、ソース配線Ｓ１及びソース配線Ｓ２の上方を通り、隣接する画素に向かって延在している。このような第２共通電極ＣＥ２は、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第２共通電極ＣＥ２は、第２配向膜ＡＬ２によって覆われている。
【００４１】
第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、垂直配向性を示す材料によって形成され、ラビングなどの配向処理を必要とせずに液晶分子ＬＭを基板の法線方向に配向させる配向規制力を有している。
【００４２】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲ及び対向基板ＣＴは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間のセルギャップに封入されている。液晶層ＬＱは、例えば、誘電率異方性が負（ネガ型）の液晶材料によって構成されている。
【００４３】
このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であるが、ここでは詳細な構造についての説明は省略する。
【００４４】
第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む円偏光素子である第１光学素子ＯＤ１が配置されている。第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む円偏光素子である第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの偏光軸が直交するクロスニコルの位置関係となるように配置される。
【００４５】
図５は、本実施形態における各画素とカラーフィルタとのレイアウトの一例を概略的に示す平面図である。なお、ここでは第１方向Ｘと第２方向Ｙとは互いに直交している。
【００４６】
カラー表示を実現するための単位画素は、複数の異なる色画素によって構成されている。単位画素とは、アクティブエリアに表示されるカラー画像を構成する最小単位である。ここでは、第１方向Ｘに並んだ２つの単位画素ＵＰ１及び単位画素ＵＰ２が図示されている。単位画素ＵＰ１及び単位画素ＵＰ２は、それぞれ６個の色画素によって構成されている。
【００４７】
単位画素ＵＰ１は、色画素（第１色画素）ＰＸ１１、色画素（第２色画素）ＰＸ１２、色画素（第３色画素）ＰＸ１３、色画素（第４色画素）ＰＸ１４、色画素（第５色画素）ＰＸ１５、及び、色画素（第６色画素）ＰＸ１６によって構成されている。図中においては、各色画素は、第１方向Ｘに一対の短辺を有するとともに第２方向Ｙに一対の長辺を有する長方形状であり、それぞれ一点鎖線で示している。色画素ＰＸ１２は、色画素ＰＸ１１とは異なる色の画素であって、色画素ＰＸ１１の第１方向Ｘに隣接している。色画素ＰＸ１３は、色画素ＰＸ１１及び色画素ＰＸ１２とは異なる色の画素であって、色画素ＰＸ１２の第１方向Ｘに隣接している。色画素ＰＸ１４は、色画素ＰＸ１１と同一色の画素であって、色画素ＰＸ１１の第２方向Ｙに隣接している。色画素ＰＸ１５は、色画素ＰＸ１２と同一色の画素であって、色画素ＰＸ１２の第２方向Ｙに隣接している。色画素ＰＸ１６は、色画素ＰＸ１１、色画素ＰＸ１２、及び、色画素ＰＸ１３とは異なる色の画素であって、色画素ＰＸ１３の第２方向Ｙに隣接している。ここでは、色画素ＰＸ１１及び色画素ＰＸ１４は赤色画素であって、色画素ＰＸ１２及び色画素ＰＸ１５は緑色画素であって、色画素ＰＸ１３は青色画素であって、色画素ＰＸ１６は白色画素である。
【００４８】
色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１４、及び、色画素ＰＸ１５は、第２方向Ｙに沿って長辺長Ｌ１を有している。色画素ＰＸ１３は、第２方向Ｙに沿って長辺長Ｌ１より長い長辺長Ｌ２を有している。色画素ＰＸ１６は、第２方向Ｙに沿って長辺長Ｌ１より短い長辺長Ｌ３を有している。また、色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１４、及び、色画素ＰＸ１５は、第１方向Ｘに沿って短辺長Ｓ１を有し、色画素ＰＸ１３及び色画素ＰＸ１６は、第１方向Ｘに沿って短辺長Ｓ１より長い短辺長Ｓ２を有している。このような構成において、色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１４、及び、色画素ＰＸ１５のそれぞれの面積は略同等である。色画素ＰＸ１３の面積は、色画素ＰＸ１１などの面積よりも大きく、単位画素ＵＰ１において最大面積となっている。色画素ＰＸ１６の面積は、色画素ＰＸ１１などの面積よりも小さく、単位画素ＵＰ１において最小面積となっている。一例として、赤色画素である色画素ＰＸ１１及び色画素ＰＸ１４の面積の総和は、緑色画素である色画素ＰＸ１２及び色画素ＰＸ１５の面積の総和と同等であり、青色画素である色画素ＰＸ１３の面積と同等である。
【００４９】
第１方向Ｘに並んだ色画素ＰＸ１１、色画素ＰＸ１２、及び、色画素ＰＸ１３のそれぞれの中心部は、同一直線上に位置している。同様に、第１方向Ｘに並んだ色画素ＰＸ１４、色画素ＰＸ１５、及び、色画素ＰＸ１６のそれぞれの中心部は、同一直線上に位置している。図示した例では、色画素ＰＸ１３は、色画素ＰＸ１２よりも第２方向Ｙに沿って図の上側及び下側の双方に拡張されており、色画素ＰＸ１６は、色画素ＰＸ１５よりも第２方向Ｙに沿って縮小されている。このため、色画素ＰＸ１３及び色画素ＰＸ１６のセットは、色画素ＰＸ１２及び色画素ＰＸ１５のセットに対して図の上側にずれている。
【００５０】
色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１３、色画素ＰＸ１４、及び、色画素ＰＸ１５のそれぞれは、画素電極ＰＥとして透過電極を備えた透過表示モードの画素に相当する。色画素ＰＸ１６は、画素電極ＰＥとして反射電極を備えた反射表示モードの画素に相当する。
【００５１】
単位画素ＵＰ２は、単位画素ＵＰ１と同様の構成であるが、白色画素と青色画素との位置が入れ替わっている点で相違している。すなわち、単位画素ＵＰ２は、色画素ＰＸ２１、色画素ＰＸ２２、色画素ＰＸ２３、色画素ＰＸ２４、色画素ＰＸ２５、及び、色画素ＰＸ２６によって構成されている。色画素ＰＸ２１及び色画素ＰＸ２４は赤色画素であって、色画素ＰＸ２２及び色画素ＰＸ２５は緑色画素であって、色画素ＰＸ２３は白色画素であって、色画素ＰＸ２６は青色画素である。
【００５２】
各色画素の境界には、遮光層３１が配置されている。各遮光層３１は、第２方向Ｙに沿って直線状に延出している。なお、遮光層３１は、同一色の色画素の境界には配置されなくても良い。図示した例では、色画素ＰＸ１１と色画素ＰＸ１４との境界、及び、色画素ＰＸ１２と色画素ＰＸ１５との境界には遮光層３１は配置されていない。遮光層３１は、異なる色の色画素の境界には配置されている。つまり、色画素ＰＸ１３と色画素ＰＸ１６との境界には、第１方向Ｘに沿って直線状に延出した遮光層３１が配置されている。このため、色画素ＰＸ１３及び色画素ＰＸ１６は、それぞれ遮光層３１によって囲まれている。
【００５３】
カラーフィルタ（第１カラーフィルタ）３２Ｒは、第２方向Ｙに沿って延出した帯状に形成されている。カラーフィルタ（第２カラーフィルタ）３２Ｇは、カラーフィルタ３２Ｒの第１方向Ｘに隣接し、第２方向Ｙに沿って延出した帯状に形成されている。カラーフィルタ（第３カラーフィルタ）３２Ｂは、カラーフィルタ３２Ｇの第１方向Ｘに隣接し、島状に形成されている。カラーフィルタ（第４カラーフィルタ）３２Ｗは、カラーフィルタ３２Ｂの第２方向Ｙに隣接し、また、カラーフィルタ３２Ｇの第１方向Ｘに隣接し、島状に形成されている。カラーフィルタ３２Ｂとカラーフィルタ３２Ｗとは、第２方向Ｙに沿って交互に繰り返し配置されている。例えば、カラーフィルタ３２Ｒは赤色（Ｒ）カラーフィルタであり、カラーフィルタ３２Ｇは緑色（Ｇ）カラーフィルタであり、カラーフィルタ３２Ｂは青色（Ｂ）のカラーフィルタであり、カラーフィルタ３２Ｗは白色（Ｗ）カラーフィルタである。
【００５４】
カラーフィルタ３２Ｒは、単位画素ＵＰ１の色画素ＰＸ１１及び色画素ＰＸ１４に対応して配置され、単位画素ＵＰ２の色画素ＰＸ２１及び色画素ＰＸ２４に対応して配置されている。カラーフィルタ３２Ｇは、単位画素ＵＰ１の色画素ＰＸ１２及び色画素ＰＸ１５に対応して配置され、単位画素ＵＰ２の色画素ＰＸ２２及び色画素ＰＸ２５に対応して配置されている。カラーフィルタ３２Ｂは、単位画素ＵＰ１の色画素ＰＸ１３に対応して配置され、単位画素ＵＰ２の色画素ＰＸ２６に対応して配置されている。カラーフィルタ３２Ｗは、単位画素ＵＰ１の色画素ＰＸ１６に対応して配置され、単位画素ＵＰ２の色画素ＰＸ２３に対応して配置されている。
【００５５】
カラーフィルタ３２Ｒ及びカラーフィルタ３２Ｇは、第１方向Ｘに沿って同等の幅を有している。カラーフィルタ３２Ｂ及びカラーフィルタ３２Ｗは、第１方向Ｘに沿って同等の幅を有し、しかも、カラーフィルタ３２Ｒなどよりも幅広である。カラーフィルタの互いに隣接する端部は、遮光層３１に重なっている。
【００５６】
図６は、図５に示したカラーフィルタが適用されるアレイ基板ＡＲの構成例を概略的に示す平面図である。なお、ここでは、説明に必要なアレイ基板ＡＲの構成のみを図示しており、第１共通電極などの図示を省略している。
【００５７】
ゲート配線Ｇ１は、第１方向Ｘに沿って延出し、色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１３、色画素ＰＸ２１、色画素ＰＸ２２、及び、色画素ＰＸ２３の中央部を横切っている。ゲート配線Ｇ２は、第１方向Ｘに沿って延出し、色画素ＰＸ１４、色画素ＰＸ１５、色画素ＰＸ１６、色画素ＰＸ２４、色画素ＰＸ２５、及び、色画素ＰＸ２６の中央部を横切っている。
【００５８】
画素電極（第１透過電極）ＰＥ１１は、色画素ＰＸ１１に対応して配置され、ゲート配線Ｇ１に接続されたスイッチング素子を介してソース配線Ｓ１と接続されている。画素電極（第２透過電極）ＰＥ１２は、色画素ＰＸ１２に対応して配置され、画素電極ＰＥ１１の第１方向Ｘに隣接している。画素電極ＰＥ１２は、ゲート配線Ｇ１に接続されたスイッチング素子を介してソース配線Ｓ２と接続されている。画素電極（第３透過電極）ＰＥ１３は、色画素ＰＸ１３に対応して配置され、画素電極ＰＥ１２の第１方向Ｘに隣接している。画素電極ＰＥ１３は、ゲート配線Ｇ１に接続されたスイッチング素子を介してソース配線Ｓ３と接続されている。画素電極（第４透過電極）ＰＥ１４は、色画素ＰＸ１４に対応して配置され、画素電極ＰＥ１１の第２方向Ｙに隣接している。画素電極ＰＥ１４は、ゲート配線Ｇ２に接続されたスイッチング素子を介してソース配線Ｓ１と接続されている。画素電極（第５透過電極）ＰＥ１５は、色画素ＰＸ１５に対応して配置され、画素電極ＰＥ１２の第２方向Ｙに隣接している。画素電極ＰＥ１５は、ゲート配線Ｇ２に接続されたスイッチング素子を介してソース配線Ｓ２と接続されている。画素電極（反射電極）ＰＥ１６は、色画素ＰＸ１６に対応して配置され、画素電極ＰＥ１３の第２方向Ｙに隣接している。画素電極ＰＥ１６は、ゲート配線Ｇ２に接続されたスイッチング素子を介してソース配線Ｓ３と接続されている。
【００５９】
画素電極ＰＥ１１、画素電極ＰＥ１２、画素電極ＰＥ１４、及び、画素電極ＰＥ１５は、第２方向Ｙに沿って長辺長Ｌ１１を有している。画素電極ＰＥ１３は、第２方向Ｙに沿って長辺長Ｌ１１より長い長辺長Ｌ１２を有している。画素電極ＰＥ１６は、第２方向Ｙに沿って長辺長Ｌ１１より短い長辺長Ｌ１３を有している。画素電極ＰＥ１１、画素電極ＰＥ１２、画素電極ＰＥ１４、及び、画素電極ＰＥ１５は、第１方向Ｘに沿って短辺長Ｓ１１を有し、画素電極ＰＥ１３及び画素電極ＰＥ１６は、第１方向Ｘに沿って短辺長Ｓ１１より長い短辺長Ｓ１２を有している。このような構成において、画素電極ＰＥ１１、画素電極ＰＥ１２、画素電極ＰＥ１４、及び、画素電極ＰＥ１５のそれぞれの面積は略同等である。画素電極ＰＥ１３の面積は、画素電極ＰＥ１１などの面積よりも大きく、単位画素ＵＰ１において最大面積となっている。画素電極ＰＥ１６の面積は、画素電極ＰＥ１１などの面積よりも小さく、単位画素ＵＰ１において最小面積となっている。
【００６０】
なお、画素電極ＰＥ２１は色画素ＰＸ２１に対応して配置され、画素電極ＰＥ２２は色画素ＰＸ２２に対応して配置され、画素電極ＰＥ２３は色画素ＰＸ２３に対応して配置され、画素電極ＰＥ２４は色画素ＰＸ２４に対応して配置され、画素電極ＰＥ２５は色画素ＰＸ２５に対応して配置され、画素電極ＰＥ２６は色画素ＰＸ２６に対応して配置されている。
【００６１】
なお、図５及び図６に示したレイアウトは一例であって、図示した例に限定されるものではない。すなわち、２行×３列の６個の色画素で単位画素を構成するレイアウトにおいて、白色画素が反射表示モードの画素であれば、図示したレイアウトに限られるものではない。
【００６２】
図７は、図６に示したアレイ基板ＡＲをＡ−Ｂ線で切断したときの液晶表示パネルＬＰＮの断面構造を概略的に示す平面図である。
【００６３】
アレイ基板ＡＲにおいて、ソース配線Ｓ１乃至Ｓ４は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。第１共通電極ＣＥ１は、第３絶縁膜１３の上に形成され、第４絶縁膜１４によって覆われている。画素電極ＰＥ１１乃至ＰＥ１６は、第４絶縁膜１４の上に形成され、第１配向膜ＡＬ１によって覆われている。画素電極ＰＥ１１乃至ＰＥ１５は、透明な導電材料によって形成されている。画素電極ＰＥ１６は、反射性の金属材料によって形成されている。画素電極ＰＥ１６の表面には、凹凸が形成されている。画素電極ＰＥ１１及び画素電極ＰＥ１４は、ソース配線Ｓ１とソース配線Ｓ２との間に位置している。画素電極ＰＥ１２及び画素電極ＰＥ１５は、ソース配線Ｓ２とソース配線Ｓ３との間に位置している。画素電極ＰＥ１３及び画素電極ＰＥ１６は、ソース配線Ｓ３とソース配線Ｓ４との間に位置している。
【００６４】
対向基板ＣＴにおいて、遮光層３１は、ソース配線Ｓ１乃至Ｓ４の上方にそれぞれ位置している。カラーフィルタ３２Ｒは、画素電極ＰＥ１１及び画素電極ＰＥ１４と対向している。カラーフィルタ３２Ｇは、画素電極ＰＥ１２及び画素電極ＰＥ１５と対向している。カラーフィルタ３２Ｂは、画素電極ＰＥ１３と対向している。カラーフィルタ３２Ｗは、画素電極ＰＥ１６と対向している。第２共通電極ＣＥ２は、オーバーコート層３３のアレイ基板ＡＲ側に形成され、第２配向膜ＡＬ２によって覆われている。第２共通電極ＣＥ２は、画素電極ＰＥ１１乃至ＰＥ１６と対向している。第２共通電極ＣＥ２には、画素電極ＰＥ１１乃至ＰＥ１６のそれぞれと対向する位置にスリットＳＬ１１乃至ＳＬ１６が形成されている。
【００６５】
透過表示モードの色画素ＰＸ１１乃至ＰＸ１５のそれぞれのセルギャップは略同等であり、しかも、反射表示モードの色画素ＰＸ１６のセルギャップとも略同等である。なお、色画素ＰＸ１６のセルギャップは、色画素ＰＸ１１などのセルギャップよりも小さくしても良く、この場合には、画素電極ＰＥ１６の下地や第２共通電極ＣＥ２の下地として突起を設けることで、色画素ＰＸ１６のセルギャップを調整可能である。但し、突起の段差に起因して液晶分子の配向不良が生じやすいため、図示した例のように、段差を設けることなく、色画素ＰＸ１６のセルギャップを透過表示モードの色画素のセルギャップと同等とすることが望ましい。
【００６６】
次に、本実施形態における表示装置の動作について説明する。
画素電極ＰＥと第１共通電極ＣＥ１及び第２共通電極ＣＥ２との間に電位差が形成されていないＯＦＦ状態（つまり、液晶層ＬＱに電圧が印加されていない状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に電界が形成されていないため、液晶層ＬＱに含まれる液晶分子ＬＭは、図４に示したように、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間において、基板主面（Ｘ−Ｙ平面）に対して略垂直に初期配向する。
【００６７】
このとき、透過表示モードの画素に相当する色画素ＰＸ１１乃至ＰＸ１５のそれぞれにおいては、バックライトＢＬからのバックライト光の一部は、第１光学素子ＯＤ１を透過して円偏光に変換され、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した円偏光（例えば右回り円偏光）の偏光状態は、液晶層ＬＱを透過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した円偏光（右回り円偏光）は、第２光学素子ＯＤ２によって吸収される（黒表示）。
【００６８】
また、反射表示モードの画素に相当する色画素ＰＸ１６においては、液晶表示パネルＬＰＮに向かって入射した外光の一部は、第２光学素子ＯＤ２を透過して円偏光に変換され、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した円偏光（例えば左回り円偏光）の偏光状態は、液晶層ＬＱを透過した際にほとんど変化しないが、画素電極ＰＥ１６で反射された際に逆回りの円偏光（右回り円偏光）となり、第２光学素子ＯＤ２によって吸収される（黒表示）。
【００６９】
画素電極ＰＥと第１共通電極ＣＥ１及び第２共通電極ＣＥ２との間に電位差が形成されたＯＮ状態（つまり、液晶層ＬＱに電圧が印加された状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に縦電界あるいはスリットＳＬを避ける傾斜電界が形成される。このため、液晶分子ＬＭは、縦電界あるいは傾斜電界の作用によって初期配向方向とは異なる方向に配向する。すなわち、ネガ型の液晶分子ＬＭは、その長軸が電界に対して交差するように配向するため、ＯＮ状態では、基板主面に対して斜め方向あるいは水平方向に配向する。
【００７０】
このようなＯＮ状態では、液晶表示パネルＬＰＮに入射した円偏光の偏光状態は、液晶層ＬＱを透過する際に液晶分子ＬＭの配向状態（あるいは、液晶層ＬＱのリタデーション）に応じて変化する。このため、ＯＮ状態において、液晶層ＬＱを透過した少なくとも一部の円偏光は、第２光学素子ＯＤ２を透過する。
【００７１】
すなわち、透過表示モードの色画素ＰＸ１１乃至ＰＸ１５においては、第１光学素子ＯＤ１を透過した円偏光（右回り円偏光）は、液晶層ＬＱを透過した際の約１／２波長の位相差によって逆回りの円偏光（左回り円偏光）となり、第２光学素子ＯＤ２を透過する（白表示）。
【００７２】
また、反射表示モードの色画素ＰＸ１６においては、液晶層ＬＱを１回透過する光に与える位相差が約１／４波長であって、液晶層ＬＱを１往復する光に与える位相差が約１／２波長である。このため、第２光学素子ＯＤ２を透過した円偏光（左回り円偏光）は、画素電極ＰＥ１６で反射された際に逆回りの円偏光（右回り円偏光）となるが、液晶層ＬＱを往復した際の約１／２波長の位相差によって逆回りの円偏光（左回り円偏光）となるため、第２光学素子ＯＤ２を透過する（白表示）。
【００７３】
また、ＯＮ状態では、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで蓄積容量ＣＳを形成し、画像を表示するのに必要な容量を保持する。つまり、スイッチング素子ＳＷを介して各画素に書き込まれた画素電位が上記の蓄積容量ＣＳによって一定期間保持される。
【００７４】
このような本実施形態によれば、屋外で画像を表示した際に、単位画素に含まれる反射表示モードの白色画素において外光が反射されるため、白色画素での反射光が表示に寄与する。単位画素が全て透過表示モードの色画素によって構成された比較例では、屋外で画像を表示した際に、外光が映り込むため、視認性を確保するためにはバックライトを略最大の輝度で点灯させる必要があったが、本実施形態では、外光の輝度が高ければ高いほど、反射光が表示に寄与する割合が高まるため、鮮明な画像を得ることが可能となる。つまり、本実施形態では、屋外で画像を表示した際に、比較例よりも表示輝度が向上するため、バックライトの輝度を増強することなく（あるいは、屋内で画像を表示した際に必要とされるバックライトの輝度で）、屋外での画像の視認性を確保することが可能となる。したがって、消費電力の増大を抑制することが可能となる。
【００７５】
なお、屋外で画像を表示する際には、外光の影響によって色味がずれてしまうため、外光下では色再現性を重視するよりは視認性確保を優先した方が利便性は高い。但し、本実施形態では、単位画素において、反射表示モードの白色画素ではモノクロ表示となるが、透過表示モードの赤色画素、緑色画素、及び、青色画素によってカラー表示が可能であるため、屋外で画像を表示した際には、視認性を確保しつつ、色味が薄くはなるものの、カラー表示を維持することが可能である。
【００７６】
また、液晶表示装置においては、液晶層で発生する旋光分散の影響を少なからず受けるため、液晶分子のチルト角（あるいは表示階調）によって液晶層を透過するバックライト光の色味が変化する現象（特に、中間調の白色表示が青味付く現象）が発生する。このような現象はブルーシフトと称される場合がある。このような課題に対して、赤色画素、緑色画素、及び、青色画素の各々において、独立して階調毎の電圧値を設定することで、色味の調整が可能である。しかしながら、白色画素単体で発生する色味の変化については、十分に補正することはできない。しかも、単位画素に白色画素を含んでいる場合には、白色画素は、単位画素の輝度への影響度が高いため、赤色画素、緑色画素、及び、青色画素を含めて色味を調整しようとしても、補正しきれない場合がある。
【００７７】
本実施形態によれば、屋内で画像を表示する際には、外光の影響が小さいため、白色画素での反射光の表示に寄与する割合が小さい。このため、単位画素の色味は、透過表示モードの赤色画素、緑色画素、及び、青色画素の各々の輝度を調整することによって補正することが可能となる。したがって、本実施形態の単位画素構成によれば、透過表示モードの白色画素を含む単位画素構成よりも、屋内での色再現性を改善することが可能となる。
【００７８】
また、屋外で画像を表示する際には、上記の通り、色再現性よりも視認性確保が優先される。このため、本実施形態によれば、白色画素での反射光が表示に寄与することにより、バックライトの輝度を向上することなく、視認性を確保することが可能となる。
【００７９】
また、本実施形態によれば、各画素において画像を表示するのに必要な容量は、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで形成することが可能である。このため、容量を形成するに際して、第１共通電極ＣＥ１とは別に、画素を横切る遮光性の配線材料からなる配線や電極が不要となる。また、第４絶縁膜１４は、樹脂材料等で形成された第３絶縁膜と比較して薄い膜厚を有するように形成されている。このため、第４絶縁膜１４を介した画素電極ＰＥ及び第１共通電極ＣＥ１により、比較的大きな容量を容易に形成することが可能となる。
【００８０】
また、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方に延在している。このため、ＯＮ状態において、第１共通電極ＣＥ１により、ソース配線Ｓ１及びソース配線Ｓ２から液晶層ＬＱに向かう不所望な漏れ電界をシールドすることが可能となる。つまり、ソース配線Ｓ１及びソース配線Ｓ２と画素電極ＰＥあるいは第２共通電極ＣＥ２との間の不所望な電界の形成あるいは不所望な容量の形成を抑制することができ、ソース配線Ｓ１及びソース配線Ｓ２と重なる領域の液晶分子ＬＭの配向乱れを抑制することが可能となる。
【００８１】
しかも、ソース配線Ｓ１及びソース配線Ｓ２と重なる領域では、第１共通電極ＣＥ１と第２共通電極ＣＥ２とが対向している。このため、ソース配線Ｓ１及びソース配線Ｓ２と重なる領域の液晶分子ＬＭは、ＯＮ状態においても第１共通電極ＣＥ１及び第２共通電極ＣＥ２が同電位で維持されているため、初期配向状態を維持している。したがって、第１方向Ｘに隣接する画素電極ＰＥを加工限界まで接近させることが可能となり、一画素あたり表示に寄与する面積をさらに拡大することが可能である。
【００８２】
また、ソース配線を挟んで隣接する一方の画素がＯＮ状態であり、他方の画素がＯＦＦ状態であったとしても、ＯＮ状態の画素とＯＦＦ状態の画素との間のソース配線と重なる領域では、対向する第１共通電極ＣＥ１と第２共通電極ＣＥ２との間に電位差が形成されていないため、液晶分子ＬＭが初期配向状態に維持されている。このため、液晶表示パネルＬＰＮを斜め方向から観察した場合であっても、混色による表示品位の劣化を抑制することが可能となる。また、混色防止のために遮光層３１の幅を拡大する必要がなくなるため、一画素あたりの表示に寄与する面積をさらに拡大することが可能となる。
【００８３】
なお、本実施形態において、柱状スペーサは、遮光層３１と重なる位置（つまり、ゲート配線やソース配線などと重なる位置）に配置されることが望ましいが、柱状スペーサの周囲では液晶分子の配向が乱れやすいため、透過表示モードの色画素の近傍に柱状スペーサを配置した場合には、色画素において液晶分子の配向乱れに起因した光漏れなどの表示不良を招く虞がある。また、高精細化に伴って各種配線の幅が細くなってきており、配線と重なる位置に柱状スペーサを配置したとしても、柱状スペーサの一部が色画素と重なり、色画素の開口率の低下を招く恐れもある。このため、上記構成の単位画素においては、柱状スペーサは、反射表示モードの色画素ＰＸ１６に配置することが望ましい。色画素ＰＸ１６においては、例え柱状スペーサの周囲で液晶分子の配向が乱れていたとしても、外光の影響をほとんど受けない屋内表示の際には、色画素ＰＸ１６での反射光がほとんど表示に寄与しないため、表示品位の劣化を招くことはない。また、透過表示モードの他の色画素ＰＸ１１乃至ＰＸ１５については、柱状スペーサに起因した液晶分子の配向乱れが生ずることはなく、また、開口率のロスもない。外光の輝度が高い屋外表示の際には、上記の通り、視認性確保が優先されるため、色画素ＰＸ１６において液晶分子の配向乱れが生じていたとしても、反射光強度が十分に確保されていれば、配向乱れの影響で視認性が低下することはない。
【００８４】
ところで、本実施形態においては、上記の通り、単位画素が透過表示モードの色画素及び反射表示モードの色画素を含んでいるため、透過表示モードにおける液晶印加電圧−規格化透過率（Ｖ−Ｔ）特性と、反射表示モードにおける液晶印加電圧−規格化反射率（Ｖ−Ｒ）特性とを揃えることが望ましい。つまり、同一階調値の表示を行う場合、透過表示モードの規格化透過率と、反射表示モードの規格化反射率とが略同等であることが望ましい。
【００８５】
図７に示した例では、透過表示モードの色画素ＰＸ１１乃至ＰＸ１５のそれぞれのセルギャップは、反射表示モードの色画素ＰＸ１６のセルギャップと略同等である。このため、反射表示モードの色画素ＰＸ１６において液晶層を通過する光の光路長は、透過表示モードの色画素ＰＸ１１乃至ＰＸ１５の液晶層を通過する光の光路長の約２倍である。このような構成において、バックライト光が色画素ＰＸ１１乃至ＰＸ１５を透過する際の液晶層のリタデーションと、外光が色画素ＰＸ１６で反射される際の液晶層のリタデーションとを揃える必要がある。以下に、Ｖ−Ｔ特性とＶ−Ｒ特性とを揃えるための手法について説明する。
【００８６】
図８は、液晶印加電圧に対する規格化透過率及び規格化反射率の関係を説明するための図である。
【００８７】
横軸は透過表示モード及び反射表示モードのそれぞれの液晶層に印加される電圧であり、縦軸は最小階調値（ＯＦＦ状態）の透過率及び反射率をゼロとし、最大階調値の透過率及び反射率を１００としたときの規格化透過率及び規格化反射率である。本実施形態では、赤色画素、緑色画素、及び、青色画素については、略同等のＶ−Ｔ特性に設定されている。白色画素については、その規格化反射率が同一階調値での規格化透過率と略同等となるように、Ｖ−Ｒ特性が設定されている。図示したＶ−Ｔ特性及びＶ−Ｒ特性から明らかなように、同一階調値に対応して設定された電圧値は、透過表示モードの値よりも反射表示モードの値の方が低い。つまり、同一階調値に対応して、反射電極である画素電極ＰＥ１６に印加される電圧は、透過電極である画素電極ＰＥ１１乃至ＰＥ１５に印加される電圧よりも低い。一例として、透過表示モードの色画素における最大階調値に対応したＯＮ電圧は４Ｖであり、反射表示モードの色画素における最大階調値に対応したＯＮ電圧は３Ｖに設定されている。これにより、Ｖ−Ｔ特性とＶ−Ｒ特性とを略同等に揃えることが可能となる。
【００８８】
図９は、図６に示したアレイ基板ＡＲの画素電極ＰＥ１１乃至ＰＥ１６に対向する第２共通電極ＣＥ２の他の構成例を概略的に示す平面図である。
【００８９】
第２共通電極ＣＥ２は、画素電極ＰＥ１１乃至ＰＥ１６とそれぞれ対向する。第２共通電極ＣＥ２には、画素電極ＰＥ１１乃至ＰＥ１５のそれぞれと対向する位置にスリットＳＬが形成され、また、画素電極ＰＥ１６と対向する位置にスリットＳＬ１が形成されている。スリットＳＬのそれぞれは、略同一形状であり、略同一面積である。図示した例では、スリットＳＬのそれぞれは、第２方向Ｙに延出した縦長形状に形成されている。スリットＳＬＡの面積は、スリットＳＬの面積よりも大きい。図示した例では、スリットＳＬＡは、第２方向Ｙに延出した縦長形状であるが、スリットＳＬと比較して、第１方向Ｘに拡張されているとともに、第２方向Ｙにも拡張されている。
【００９０】
このような構成例によれば、反射表示モードの色画素では、第２共通電極ＣＥ２に大きな面積のスリットＳＬＡが形成されているため、液晶層ＬＱに印加される電圧が弱まる。つまり、同一階調値に対応して、画素電極ＰＥ１１乃至ＰＥ１５と、画素電極ＰＥ１６とで同一の電圧を印加したとしても、画素電極ＰＥ１６と第２共通電極ＣＥ２との間に形成される電界は、画素電極ＰＥ１１乃至ＰＥ１５と第２共通電極ＣＥ２との間にそれぞれ形成される電界よりも弱い。このため、反射表示モードの色画素では、透過表示モードの色画素と比較して、液晶分子の配向状態の変化が小さいため、液晶層ＬＱのリタデーションも小さくなる。これにより、透過表示モードの色画素と反射表示モードの色画素とで同等の変調率を得ることができ、Ｖ−Ｔ特性とＶ−Ｒ特性とを略同等に揃えることが可能となる。
【００９１】
以上説明したように、本実施形態によれば、消費電力の増大を抑制することが可能な液晶表示装置を提供することができる。
【００９２】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００９３】
上記の実施形態では、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ）モードの液晶表示パネルＬＰＮを例に説明したが、他の表示モード、例えば、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）モードなどの主として縦電界を利用するモードや、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの主として横電界を利用するモードも適用可能である。
【符号の説明】
【００９４】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極  ＣＥ１…第１共通電極  ＣＥ２…第２共通電極
ＡＬ１…第１配向膜  ＡＬ２…第２配向膜
【図１】
2015125365.tif 000003
【図２】
2015125365.tif 000004
【図３】
2015125365.tif 000005
【図４】
2015125365.tif 000006
【図５】
2015125365.tif 000007
【図６】
2015125365.tif 000008
【図７】
2015125365.tif 000009
【図８】
2015125365.tif 000010
【図９】
2015125365.tif 000011