(57)【要約】【課題】本発明は、基板積層型イメージセンサにおいて、センシング動作による電荷を伝達するトランジスタの間のギャップによってノイズが発生するのを防止し、フォトダイオードのリセットトランジスタを省略可能にする。【解決手段】本発明のピクセル回路は、光センシング動作による電荷を出力するフォトダイオードＰＤと、該フォトダイオードＰＤをリセットさせるリセットノードＲＳＴにリセット用電圧を供給するリセット電源ノードＶＤＤ＿ＲＳＴとを有する半導体チップ３１０Ｔを備え、該半導体チップ３１０Ｔは、他の半導体チップと積層された構造を有する。【選択図】  図４
2015070272.tif 000002
【特許請求の範囲】
【請求項１】
光センシング動作による電荷を出力するフォトダイオードと、リセット電源ノードからリセット電源を受けて、前記フォトダイオードをリセットさせるリセットノードとを有する半導体チップを備え、
該半導体チップが、他の半導体チップと積層された構造を有する、基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項２】
前記リセット電源ノードが入射する光を遮断可能な構造で形成された、請求項１に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項３】
前記リセット電源ノードが前記半導体チップの外部に設けられた、請求項１に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項４】
前記リセット電源ノードが前記フォトダイオードの周辺に形成された、請求項１に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項５】
前記他の半導体チップがリードアウト回路を備える、請求項１に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項６】
前記リードアウト回路が、リセットトランジスタ、ドライブトランジスタ、およびセレクティブトランジスタのうちの少なくとも１つを備える、請求項５に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項７】
前記フォトダイオードから出力される前記電荷を伝達する浮遊拡散ノード、前記フォトダイオード、および前記リセットノードが、前記半導体チップの基板上に形成された、請求項１に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項８】
光センシング動作による電荷を出力するフォトダイオードと、第１トランスファトランジスタと、メモリトランジスタと、第２トランスファトランジスタとを有する、少なくとも１つの半導体チップを備え、
該半導体チップは、他の半導体チップと積層された構造を有し、
前記第１トランスファトランジスタと前記メモリトランジスタとの間、および前記メモリトランジスタと前記第２トランスファトランジスタとの間にそれぞれギャップが生じないように、前記第１トランスファトランジスタ、前記メモリトランジスタ、および前記第２トランスファトランジスタが形成された、基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項９】
前記メモリトランジスタの一側面が、前記第１トランスファトランジスタの一側面と重なり、
前記メモリトランジスタの他側面が、前記第２トランスファトランジスタの一側面と重なるように形成された、請求項８に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１０】
前記他の半導体チップがリードアウト回路をさらに備える、請求項８に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１１】
前記リードアウト回路が、リセットトランジスタ、ドライブトランジスタ、およびセレクティブトランジスタのうちの少なくとも１つを備える、請求項１０に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１２】
前記半導体チップの基板上には、前記フォトダイオードをリセットさせるためのリセットノード、前記フォトダイオード、および浮遊拡散ノードが形成された、請求項８に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１３】
前記第１トランスファトランジスタ、前記メモリトランジスタ、および前記第２トランスファトランジスタが、前記半導体チップの層間絶縁膜に形成された、請求項８に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１４】
光センシング動作による電荷を出力するフォトダイオード、該フォトダイオードをリセットさせるためのリセットノード、および浮遊拡散ノードが形成された第１基板と、第１トランスファトランジスタ、第２トランスファトランジスタ、メモリトランジスタ、および第１メタルレイヤが形成された第１層間絶縁膜とを有する第１半導体チップと、
第２基板と、リードアウト回路、および第２メタルレイヤを備え、前記フォトダイオードを介してセンシングされた光に相応する出力電圧を伝達する第２層間絶縁膜とを有する第２半導体チップとが積層された構造で形成された、基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１５】
前記第１半導体チップと前記第２半導体チップとが、ボンディングメタルによって積層結合された、請求項１４に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１６】
前記リードアウト回路が、リセットトランジスタ、ドライブトランジスタ、およびセレクティブトランジスタのうちの少なくとも１つを備える、請求項１４に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１７】
前記リセットトランジスタが電源端子電圧に前記ドライブトランジスタをリセットさせる、請求項１６に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１８】
前記フォトダイオード、前記第１トランスファトランジスタ、前記第２トランスファトランジスタ、および前記メモリトランジスタが、光センシング回路の構成要素として作用し、
該光センシング回路は、１つの前記浮遊拡散ノードに複数個が共有する構造で接続された、請求項１４に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項１９】
前記第１半導体チップと前記第２半導体チップとが積層された構造に形成されるカラーフィルタをさらに備え、
該カラーフィルタが、ＲＧＢフィルタ、ＹＵＶフィルタ、ホワイトフィルタ、および赤外線フィルタのうちの少なくとも１つを備える、請求項１４に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項２０】
光センシング動作による電荷を出力するフォトダイオード、および浮遊拡散ノードが形成された第１基板と、前記フォトダイオードをリセットノードに接続して、前記フォトダイオードをリセットさせるための第１リセットトランジスタ、第１トランスファトランジスタ、第２トランスファトランジスタ、メモリトランジスタ、および第１メタルレイヤが形成された第１層間絶縁膜とを有する第１半導体チップと、
第２基板と、リードアウト回路、および第２メタルレイヤを備え、前記フォトダイオードを介してセンシングされた光に相応する出力電圧を伝達する第２層間絶縁膜とを有する第２半導体チップとが積層された構造で形成された、基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項２１】
前記第１リセットトランジスタは、前記フォトダイオードから前記電荷が溢れた場合、前記フォトダイオードを前記リセットノードに接続させて、前記電荷が隣接するピクセルに流れ込まないように、アンチブルーミングパスとして動作する、請求項２０に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項２２】
前記第１半導体チップと前記第２半導体チップとが、ボンディングメタルによって積層結合された、請求項２０に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項２３】
前記リードアウト回路が、第２リセットトランジスタ、ドライブトランジスタ、およびセレクティブトランジスタのうちの少なくとも１つを備える、請求項２０に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項２４】
前記第２リセットトランジスタが前記ドライブトランジスタを電源端子電圧にリセットさせる請求項２３に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項２５】
前記フォトダイオード、前記第１トランスファトランジスタ、前記第２トランスファトランジスタ、および前記メモリトランジスタが、光センシング回路の構成要素として作用し、
該光センシング回路が、１つの前記浮遊拡散ノードに複数個が共有する構造で接続された、請求項２０に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【請求項２６】
前記第１半導体チップと前記第２半導体チップとが積層された構造に形成されるカラーフィルタをさらに備え、
該カラーフィルタが、ＲＧＢフィルタ、ＹＵＶフィルタ、ホワイトフィルタ、および赤外線フィルタのうちの少なくとも１つを備える、請求項２０に記載の基板積層型イメージセンサのグローバルシャッタのためのピクセル回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板積層型イメージセンサのグローバルシャッタに関するものであって、特に、フォトダイオードのリセットトランジスタを省略し、トランジスタの間のギャップによってノイズが発生するのを防止し、基板積層型の３Ｄ構造で実現可能にした基板積層型イメージセンサのグローバルシャッタのためのピクセル回路に関するものである。
【背景技術】
【０００２】
一般的に、ＣＩＳ（ＣＭＯＳ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ）が適用されるイメージセンサのピクセル回路には、ローリングシャッタ動作と、グローバルシャッタ動作とがある。ローリングシャッタ動作の場合、１フレーム内の各行の光素子（例えば、フォトダイオード）によって光電変換された信号が、順次に選択される１行ずつ浮遊拡散ノードに伝達されて、該当するピクセルの映像信号が出力される。グローバルシャッタ動作の場合、１フレーム内の全ての光素子によって光電変換された全体信号が、一度に浮遊拡散ノードに伝達された後、順次に選択される行から該当するピクセルの映像信号が出力される。
【０００３】
近年、イメージセンサの集積度を向上させるための一環として、２つの半導体チップと該当するパッド（ノード）とが電気的に接続されるように積層して形成した基板積層型イメージセンサが開発された。
図１は、従来技術に係る基板積層型イメージセンサのグローバルシャッタのためのピクセル回路のフォトダイオードおよびトランジスタが形成された基板の断面構造を示すもので、フォトダイオードＰＤと、リセットトランジスタＲｘと、第１トランスファトランジスタＴｘ１と、メモリトランジスタＭｘと、第２トランスファトランジスタＴｘ２とを備える。
【０００４】
フォトダイオードＰＤの光センシング動作によって生成される電荷は、第１トランスファトランジスタＴｘ１、メモリトランジスタＭｘ、および第２トランスファトランジスタＴｘ２を介して浮遊拡散ノードＦＤに出力される。
図２は、第１トランスファトランジスタＴｘ１、メモリトランジスタＭｘ、および第２トランスファトランジスタＴｘ２を介して電荷（または電子）が伝達されることを示すものである。
【０００５】
図１および図２を参照すれば、第１トランスファトランジスタＴｘ１、メモリトランジスタＭｘ、および第２トランスファトランジスタＴｘ２の間にギャップ（ノイズ発生領域）が存在する。図２のように、ギャップでは電荷の流れをコントロールすることができなくなるが、これによって電荷の転送効率が低下する。そして、ギャップでノイズが発生するようになっている。
【０００６】
一方、リセットモードにおいて、リセットトランジスタＲｘがターンオンされ、これによってフォトダイオードＰＤがリセットトランジスタＲｘを介して電源端子ＶＤＤに接続されて、電源ノード電圧のレベルにリセットされる。
【０００７】
このように、従来の基板積層型イメージセンサを用いたグローバルシャッタ装置は、フォトダイオードをリセットさせるために別のリセットトランジスタを用いることから、その分空間を占めるようになり、より小さいサイズのピクセルを実現することが困難である。
また、第１トランスファトランジスタ、メモリトランジスタ、および第２トランスファトランジスタの間にギャップが存在することにより、その部分で電荷の流れをコントロールすることができなくなる。これによって電荷の転送効率が低下する問題があり、そのギャップでノイズが発生する問題がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする第１課題は、基板積層型イメージセンサのグローバルシャッタを実現する時、フォトダイオードのリセットトランジスタを省略可能にすることである。
本発明が解決しようとする第２課題は、基板積層型イメージセンサのグローバルシャッタを実現する時、トランジスタの間のギャップによってノイズが発生するのを防止することである。
【０００９】
本発明が解決しようとする第３課題は、基板積層型イメージセンサのグローバルシャッタを実現する時、小さいサイズのピクセル実現のための構造で実現することである。
本発明が解決しようとする第４課題は、基板積層型イメージセンサのグローバルシャッタを実現する時、小さいサイズのピクセル実現のための構造で実現し、フォトダイオードから溢れた電荷が隣接するピクセルに流れ込むのを防止することである。
【課題を解決するための手段】
【００１０】
第１技術的課題を達成するための、本発明の一実施形態に係る基板積層型イメージセンサのグローバルシャッタのためのピクセル回路は、光センシング動作による電荷を出力するフォトダイオードと、リセット電源ノードからリセット電源を受けて、フォトダイオードをリセットさせるリセットノードとを有する半導体チップを備え、半導体チップは、他の半導体チップと積層された構造を有する。
【００１１】
第２技術的課題を達成するための、本発明の他の実施形態に係る基板積層型イメージセンサのグローバルシャッタのためのピクセル回路は、光センシング動作による電荷を出力するフォトダイオードと、第１トランスファトランジスタと、メモリトランジスタと、第２トランスファトランジスタとを有する、少なくとも１つの半導体チップを備え、半導体チップは、他の半導体チップと積層された構造を有するが、第１トランスファトランジスタとメモリトランジスタとの間、およびメモリトランジスタと第２トランスファトランジスタとの間にそれぞれギャップが生じないように、第１トランスファトランジスタ、メモリトランジスタ、および第２トランスファトランジスタを形成している。
【００１２】
第３技術的課題を達成するための、本発明の他の実施形態に係る基板積層型イメージセンサのグローバルシャッタのためのピクセル回路は、光センシング動作による電荷を出力するフォトダイオード、フォトダイオードをリセットさせるためのリセットノード、および浮遊拡散ノードが形成された第１基板と、第１トランスファトランジスタ、第２トランスファトランジスタ、メモリトランジスタ、および第１メタルレイヤが形成された第１層間絶縁膜とを有する第１半導体チップと、第２基板と、リセットトランジスタ、ドライブトランジスタ、セレクティブトランジスタ、および第２メタルレイヤを備え、フォトダイオードを介してセンシングされた光に相応する出力電圧を出力する第２層間絶縁膜とを有する第２半導体チップとが積層された構造で形成されている。
【００１３】
第４技術的課題を達成するための、本発明の他の実施形態に係る基板積層型イメージセンサのグローバルシャッタのためのピクセル回路は、光センシング動作による電荷を出力するフォトダイオード、および浮遊拡散ノードが形成された第１基板と、フォトダイオードをリセットノードに接続して、フォトダイオードをリセットさせるための第１リセットトランジスタ、第１トランスファトランジスタ、第２トランスファトランジスタ、メモリトランジスタ、および第１メタルレイヤが形成された第１層間絶縁膜とを有する第１半導体チップと、第２基板と、第２リセットトランジスタ、ドライブトランジスタ、セレクティブトランジスタ、および第２メタルレイヤを備え、フォトダイオードを介してセンシングされた光に相応する出力電圧を伝達する第２層間絶縁膜とを有する第２半導体チップとが積層された構造で形成されている。
【発明の効果】
【００１４】
本発明は、基板積層型イメージセンサのグローバルシャッタを実現する時、フォトダイオードをリセットさせるための別のトランジスタを用いず、リセット電源ノードを用いてリセット可能にすることにより、イメージセンサの小型化に寄与することができるという効果を奏する。
【００１５】
また、基板積層型イメージセンサのグローバルシャッタを実現する時、メモリトランジスタを用いてトランジスタの間のギャップが発生しないようにすることにより、フォトダイオードから出力される電荷をトランジスタを介して伝達する時、トランジスタの間まで電荷の伝達をコントロールすることができ、これによってノイズが低減される効果がある。
【００１６】
さらに、グローバルシャッタを３Ｄ構造で実現することにより、小さいサイズのピクセルの実現に寄与することができ、これによってチップサイズが最小化される効果がある。
また、リセット電源ノードを用いて、バックサイドからメモリトランジスタ領域に入射する光を遮断可能にすることにより、メモリトランジスタに臨時格納される映像データが入射光によって損傷するのを防止することができる効果がある。
さらに、基板積層型イメージセンサのグローバルシャッタを実現する時、リセットトランジスタを用いて、フォトダイオードから溢れた電荷が隣接するピクセルに流れ込む疑似信号として作用するのを防止することができる効果がある。
【図面の簡単な説明】
【００１７】
【図１】従来技術に係る基板積層型イメージセンサのグローバルシャッタのためのピクセル回路のフォトダイオードおよびトランジスタが形成された基板の断面図である。
【図２】従来技術に係る基板積層型イメージセンサにおいて、フォトダイオードのイメージセンシングによる電荷がトランジスタを介して伝達されることを示す説明図である。
【図３】本発明に係る基板積層型イメージセンサのグローバルシャッタのためのピクセル回路図である。
【図４】本発明の第１実施形態および第２実施形態に係る基板積層型イメージセンサの断面構造図である。
【図５Ａ】ギャップが生じないように形成されたトランジスタの配置構造図である。
【図５Ｂ】リセット電源ノードによってメモリトランジスタへの背面光が遮断されることを示す説明図である。
【図６】フォトダイオードをリセットさせ、センシングされた電荷がリードアウトされることを示す概念図である。
【図７】フォトダイオードによってイメージセンシングされた電荷のリードアウトタイミング図である。
【図８】（ａ）〜（ｈ）は、センシングされた電荷が、リードアウトタイミングに対応して、各トランジスタを介してリードアウトされる過程を示す説明図である。
【図９】本発明の第３実施形態に係る基板積層型イメージセンサの断面構造である。
【図１０Ａ】図９に適用される基板積層型イメージセンサのグローバルシャッタのためのピクセル回路の第１の変形例である。
【図１０Ｂ】図９に適用される基板積層型イメージセンサのグローバルシャッタのためのピクセル回路の第２の変形例である。
【図１０Ｃ】図９に適用される基板積層型イメージセンサのグローバルシャッタのためのピクセル回路の第３の変形例である。
【図１１】本発明の第４実施形態に係る基板積層型イメージセンサの断面構造である。
【図１２】（ａ）〜（ｃ）は、本発明の第４実施形態において、アンチブルーミングトランジスタとして動作するリセットトランジスタの動作原理を示すものである。
【図１３Ａ】図１１に適用される基板積層型イメージセンサのグローバルシャッタのためのピクセル回路の第１の変形例である。
【図１３Ｂ】図１１に適用される基板積層型イメージセンサのグローバルシャッタのためのピクセル回路の第２の変形例である。
【図１３Ｃ】図１１に適用される基板積層型イメージセンサのグローバルシャッタのためのピクセル回路の第３の変形例である。
【発明を実施するための形態】
【００１８】
以下、添付した図面を参照して、本発明の好ましい実施形態を詳細に説明する。
図３は、本発明に係る基板積層型イメージセンサのグローバルシャッタのためのピクセル回路図であって、このピクセル回路は、第１半導体回路部３１０と、第２半導体回路部３２０とを備える。
【００１９】
第１半導体回路部３１０は、リセット電源ノードＶＤＤ＿ＲＳＴと、フォトダイオードＰＤと、第１トランスファトランジスタＴｘ１と、メモリトランジスタＭｘと、第２トランスファトランジスタＴｘ２と、上部浮遊拡散ノードＦＤＴとを備える。第２半導体回路部３２０は、下部浮遊拡散ノードＦＤＢと、リセットトランジスタＲｘと、ドライブトランジスタＤｘと、セレクティブトランジスタＳｘとを備える。ここで、リセットトランジスタＲｘ、ドライブトランジスタＤｘ、およびセレクティブトランジスタＳｘは、リードアウト回路の構成要素である。
【００２０】
変形例として、第２半導体回路部３２０は、下部浮遊拡散ノードＦＤＢと、リセットトランジスタＲｘと、ドライブトランジスタＤｘとを備え、セレクティブトランジスタＳｘを省略することができる。
【００２１】
フォトダイオードＰＤの光センシング動作によって発生する電荷は、上部基板上に形成された第１トランスファトランジスタＴｘ１、メモリトランジスタＭｘ、および第２トランスファトランジスタＴｘ２を順次に介して上部浮遊拡散ノードＦＤＴに伝達される。下部基板には、電源端子ＶＤＤと出力端子Ｖｏｕｔとの間にドライブトランジスタＤｘおよびセレクティブトランジスタＳｘが直列に接続されているが、上部浮遊拡散ノードＦＤＴを介して伝達される電荷が、下部基板上に形成された下部浮遊拡散ノードＦＤＢに伝達された後、ドライブトランジスタＤｘのゲートに伝達される。第１トランスファトランジスタＴｘ１、メモリトランジスタＭｘ、および第２トランスファトランジスタＴｘ２は、イメージセンサにおいて、画面を一度に露出し、一度に閉じるグローバルシャッタ動作のための基本構成要素である。
【００２２】
したがって、フォトダイオードＰＤを介してセンシングされた光に相応する出力電圧が、ドライブトランジスタＤｘおよびセレクティブトランジスタＳｘを介して出力される。また、下部基板には、電源端子ＶＤＤとドライブトランジスタＤｘのゲートとの間にリセットトランジスタＲｘが接続されているが、リセットトランジスタＲｘは、リセットモードにおいて、ドライブトランジスタＤｘのゲートに電源端子電圧を供給して、ドライブトランジスタＤｘに接続された下部浮遊拡散ノードＦＤＢをリセットさせる役割を果たす。
【００２３】
図４は、本発明の第１実施形態および第２実施形態に係る基板積層型イメージセンサの断面構造を示すものである。
図４を参照すれば、基板積層型イメージセンサ４００は、フォトダイオードＰＤと、リセットノードＲＳＴと、第１トランスファトランジスタＴｘ１と、メモリトランジスタＭｘと、第２トランスファトランジスタＴｘ２と、浮遊拡散ノードＦＤと、外部から電源を受けるためのサブノードＳＵＢとが形成された第１半導体チップ３１０Ｔを備える。
【００２４】
まず、本発明の第１実施形態について説明すると次の通りである。
フォトダイオードＰＤは、リセットノードＲＳＴを介してバックサイドに接続されたリセット電源ノードＶＤＤ＿ＲＳＴに接続される。したがって、制御部（図示せず）の制御によってリセット電源ノードＶＤＤ＿ＲＳＴにリセット電源が供給される時、リセット電源がリセットノードＲＳＴを介してフォトダイオードＰＤに供給されて、フォトダイオードＰＤがリセットされる。こうすることで、フォトダイオードＰＤをリセットさせるための別のトランジスタを省略することができる。リセット電源ノードＶＤＤ＿ＲＳＴの位置は、特に限定されないが、第１半導体チップ３１０Ｔの外部領域に設けられてもよい。他の例として、リセット電源ノードＶＤＤ＿ＲＳＴは、第１半導体チップ３１０Ｔの内部において、フォトダイオードＰＤの周辺、例えば、フォトダイオードＰＤの同一水平ライン上に設けられてもよい。
【００２５】
バックサイドからメモリトランジスタＭｘ領域に入射する光を遮断可能にするために、リセット電源ノードＶＤＤ＿ＲＳＴが所定の幅および長さを有するようにした。したがって、バックサイドからメモリトランジスタＭｘに向かって入射する光が、図５Ｂのように、リセット電源ノードＶＤＤ＿ＲＳＴによって遮断される。これによって、メモリトランジスタＭｘに臨時格納されるデータが入射光によって損傷するのを防止することができる。
【００２６】
第１半導体チップ３１０Ｔは、他の半導体チップと積層結合できるが、他の半導体チップは、リードアウト回路を備え、リードアウト回路は、リセットトランジスタ、ドライブトランジスタ、およびセレクティブトランジスタのうちの少なくとも１つを備えることができる。
【００２７】
一方、本発明の第２実施形態について説明すると次の通りである。
第１トランスファトランジスタＴｘ１および第２トランスファトランジスタＴｘ２の間にメモリトランジスタＭｘが形成されるが、図４および図５Ａのように、メモリトランジスタＭｘが第１トランスファトランジスタＴｘ１および第２トランスファトランジスタＴｘ２にそれぞれ重なるように形成した。したがって、第１トランスファトランジスタＴｘ１、メモリトランジスタＭｘ、および第２トランスファトランジスタＴｘ２の間にギャップが形成されない。
【００２８】
これによって、フォトダイオードＰＤの光センシング動作によって発生する電荷を、図５Ａのように、第１トランスファトランジスタＴｘ１、メモリトランジスタＭｘ、および第２トランスファトランジスタＴｘ２を介して上部浮遊拡散ノードＦＤＴに伝達する時、メモリトランジスタＭｘを用いて、第１トランスファトランジスタＴｘ１および第２トランスファトランジスタＴｘ２の間まで電荷の伝達をコントロールすることができるため、ノイズの発生が低減可能になる。
【００２９】
一方、図６は、本発明によりフォトダイオードＰＤをリセットさせ、フォトダイオードによってセンシングされた映像データをリードアウトすることを概念的に示すものである。図７は、フォトダイオードＰＤによってセンシングされた電荷（映像データ）のリードアウトタイミングを示すものである。図８（ａ）〜図８（ｈ）は、図７のタイミングに対応して、電荷が各トランジスタを介してリードアウトされる過程を示す説明図である。
【００３０】
以下、本発明に係る基板積層型イメージセンサのグローバルシャッタのためのピクセル回路におけるセンシング動作を、図６〜図８を参照して説明する。
フォトダイオードＰＤを光に露出させる前に、図７の区間Ａのように、リセット電源ノードＶＤＤ＿ＲＳＴに電圧を供給して、フォトダイオードＰＤを初期化させる。
図７の区間Ｂのように、フォトダイオードＰＤを一定時間光に露出させると、図８（ｂ）のように、フォトダイオードＰＤに光センシングによる電荷が発生する。
【００３１】
図７の区間Ｃのように、第１トランスファトランジスタＴｘ１をターンオンさせると、図８（ｃ）のように、フォトダイオードＰＤの電荷が第１トランスファトランジスタＴｘ１に移動する。
図７の区間Ｄのように、第１トランスファトランジスタＴｘ１が引き続きターンオンされている状態で、メモリトランジスタＭｘをターンオンさせると、図８（ｄ）のように、第１トランスファトランジスタＴｘ１の電荷がメモリトランジスタＭｘに移動する。
【００３２】
図７の区間Ｅのように、第１トランスファトランジスタＴｘ１をターンオフさせると、図８（ｅ）のように、第１トランスファトランジスタＴｘ１から伝達された電荷がメモリトランジスタＭｘに蓄積される。これによってリードアウト時まで当該ステップの状態が維持され、グローバルシャッタを実現することができる。
【００３３】
図７の区間Ｆのように、第２トランスファトランジスタＴｘ２をターンオンさせると、図８（ｆ）のように、メモリトランジスタＭｘに蓄積されていた電荷が第２トランスファトランジスタＴｘ２に移動する。
図７の区間Ｇのように、第２トランスファトランジスタＴｘ２が引き続きターンオンされている状態で、メモリトランジスタＭｘをターンオフさせると、図８（ｇ）のように、電荷が第２トランスファトランジスタＴｘ２から浮遊拡散ノードＦＤに移動する。
【００３４】
図７の区間Ｈのように、第２トランスファトランジスタＴｘ２をターンオフさせると、図８（ｈ）のように、電荷が浮遊拡散ノードＦＤに蓄積される。
参照として、電荷の伝達効率を高めるために、メモリトランジスタＭｘの駆動電圧が、第１トランスファトランジスタＴｘ１および第２トランスファトランジスタＴｘ２の駆動電圧（例えば、２〜４Ｖ）に比べて高い電圧を使用することができる。
【００３５】
一方、図９は、本発明の第３実施形態に係る基板積層型イメージセンサの断面構造を示すものである。
図９を参照すれば、基板積層型イメージセンサ９００は、第１基板３１１と、第１層間絶縁膜３１２とを有する第１半導体チップ３１０Ｔと、第２基板３２１と、第２層間絶縁膜３２２とを有する第２半導体チップ３２０Ｂと、第１半導体チップ３１０Ｔと第２半導体チップ３２０Ｂとを積層結合するボンディングメタル３３０と、第１半導体チップ３１０Ｔに順次形成されたカラーフィルタ３４１およびマイクロレンズ３４２とを備える。
【００３６】
第１半導体チップ３１０Ｔの第１基板３１１には、フォトダイオードＰＤ、リセットノードＲＳＴ、浮遊拡散ノードＦＤ、およびサブノードＳＵＢが形成され、第１層間絶縁膜３１２には、第１および第２トランスファトランジスタＴｘ１，Ｔｘ２、メモリトランジスタＭｘ、および第１メタルレイヤ３１３が形成される。第１および第２トランスファトランジスタＴｘ１，Ｔｘ２とメモリトランジスタＭｘとは、図３における説明のような役割を果たす。
【００３７】
第２半導体チップ３２０Ｂの第２層間絶縁膜３２２には、リードアウト回路および第２メタルレイヤ３２３が形成される。リードアウト回路は、リセットトランジスタＲｘおよびドライブトランジスタＤｘを備える。また、リードアウト回路は、さらにセレクティブトランジスタＳｘを備えてもよい。
【００３８】
同様に、リセットトランジスタＲｘ、ドライブトランジスタＤｘ、およびセレクティブトランジスタＳｘは、図３における説明のような役割を果たす。
変形例として、第２層間絶縁膜３２２において、セレクティブトランジスタＳｘを省略し、リセットトランジスタＲｘ、ドライブトランジスタＤｘ、およびメタルレイヤのみを形成することができる。
【００３９】
基板積層型イメージセンサ９００の電気的な特性を良くするために、当該工程が終わったウエハ（基板）の底面を研磨して厚さを薄くするが、ここで、研磨される面が第１半導体チップ３１０Ｔの上部となる。
カラーフィルタ３４１は、ＲＧＢカラーフィルタに固定されるのではなく、種々の形態で実現可能である。例えば、ＹＵＶフィルタ、ホワイトフィルタ、赤外線（ＩＲ）フィルタで実現することができる。
【００４０】
図１０Ａ〜図１０Ｃは、図９の基板積層型イメージセンサに適用されるピクセル回路の例を示すものである。本発明に係るピクセル回路は、第１半導体チップ３１０Ｔに形成される第１半導体回路部１０１０と、第２半導体チップ３２０Ｂに形成される第２半導体回路部１０２０とを備える。
【００４１】
図１０Ａは、図９のように、１つの浮遊拡散ノードＦＤＴに、フォトダイオードＰＤ、第１トランスファトランジスタＴｘ１、第２トランスファトランジスタＴｘ２、およびメモリトランジスタＭｘからなる１つの光センシング回路が一対一で接続された例を示すものである。フォトダイオードＰＤのアノードは、接地端子に接続され、フォトダイオードＰＤのカソードは、第１トランスファトランジスタＴｘ１、メモリトランジスタＭｘ、および第２トランスファトランジスタＴｘ２を連続的に介して浮遊拡散ノードＦＤＴに接続される。
【００４２】
これに対し、図１０Ｂは、１つの浮遊拡散ノードＦＤＴに、フォトダイオードＰＤ、第１トランスファトランジスタＴｘ１、第２トランスファトランジスタＴｘ２、およびメモリトランジスタＭｘからそれぞれなる２つの光センシング回路が共有する構造で接続された例を示すものである。
【００４３】
また、図１０Ｃは、１つの浮遊拡散ノードＦＤＴに、フォトダイオードＰＤ、第１トランスファトランジスタＴｘ１、第２トランスファトランジスタＴｘ２、およびメモリトランジスタＭｘからそれぞれなる４つの光センシング回路が共有する構造で接続された例を示すものである。
【００４４】
一方、図１１は、本発明の第４実施形態に係る基板積層型イメージセンサの断面構造を示すものである。
図１１を参照すれば、基板積層型イメージセンサ１１００は、第１基板４１１と、第１層間絶縁膜４１２とを備えた第１半導体チップ４１０Ｔと、第２基板４２１と、第２層間絶縁膜４２２とを備えた第２半導体チップ４２０Ｂと、第１半導体チップ４１０Ｔと第２半導体チップ４２０Ｂとを積層結合するボンディングメタル４３０と、第１半導体チップ３１０Ｔに順次形成されたカラーフィルタ４４１およびマイクロレンズ４４２とを備える。
【００４５】
第１半導体チップ４１０Ｔの第１基板４１１には、フォトダイオードＰＤ、浮遊拡散ノードＦＤ、リセットノードＲＳＴ、およびサブノードＳＵＢが形成され、第１層間絶縁膜４１２には、第１リセットトランジスタＲｘ１と、第１および第２トランスファトランジスタＴｘ１，Ｔｘ２と、メモリトランジスタＭｘと、第１メタルレイヤ４１３とが形成される。第１および第２トランスファトランジスタＴｘ１，Ｔｘ２、およびメモリトランジスタＭｘは、図３における説明のような役割を果たす。
第２半導体チップ４２０Ｂの第２層間絶縁膜４２２には、第２リセットトランジスタＲｘ２、ドライブトランジスタＤｘ、セレクティブトランジスタＳｘ、および第２メタルレイヤ４２３が形成される。
【００４６】
同様に、第２リセットトランジスタＲｘ、ドライブトランジスタＤｘ、およびセレクティブトランジスタＳｘは、図３における説明のような役割を果たす。
基板積層型イメージセンサ１１００の電気的な特性を良くするために、当該工程が終わったウエハ（基板）の底面を研磨して厚さを薄くするが、ここで、研磨される面が第１半導体チップ４１０Ｔの上部となる。
【００４７】
図１１を図９と比較する時、第１半導体チップ４１０Ｔの第１層間絶縁膜４１２に第１リセットトランジスタＲｘ１を追加し、第１リセットトランジスタＲｘ１を介してフォトダイオードＰＤをリセットノードＲＳＴに選択的に接続させて、フォトダイオードＰＤをリセットさせることが異なる点である。
【００４８】
図１２（ａ）〜図１２（ｃ）は、アンチブルーミングトランジスタとして動作する第１リセットトランジスタＲｘ１の動作原理を示すものである。
図１２（ａ）のように、フォトダイオードＰＤの光センシング動作によって生成される電荷量がフォトダイオードＰＤの容量を超えることがある。
この場合、従来のピクセル回路においては、図１０Ｂのように、フォトダイオードＰＤから溢れた電荷が隣接するピクセルに流れ込んで疑似信号として作用するようになっている。
【００４９】
しかし、本発明では、第１リセットトランジスタＲｘ１を介してフォトダイオードＰＤをリセットノードＲＳＴに選択的に接続させて、フォトダイオードＰＤをリセットさせる。こうすれば、第１リセットトランジスタＲｘ１がアンチブルーミングパスとして動作し、フォトダイオードＰＤから溢れた電荷が隣接するピクセルに流れ込んで疑似信号として作用するのを防止することができる。
【００５０】
図１３Ａ〜図１３Ｃは、図１１の基板積層型イメージセンサに適用されるピクセル回路の例を示すものである。本発明に係るピクセル回路は、第１半導体チップ４１０Ｔに形成される第１半導体回路部１３１０と、第２半導体チップ４２０Ｂに形成される第２半導体回路部１３２０とを備える。
【００５１】
図１３Ａは、図９のように、１つの浮遊拡散ノードＦＤＴに、フォトダイオードＰＤ、第１リセットトランジスタＲｘ１、第１トランスファトランジスタＴｘ１、第２トランスファトランジスタＴｘ２、およびメモリトランジスタＭｘからなる１つの光センシング回路が一対一で接続された例を示すものである。
【００５２】
フォトダイオードＰＤのアノードは、接地端子に接続され、フォトダイオードＰＤのカソードが、一方で第１リセットトランジスタＲｘ１を介して電源端子ＶＤＤに接続され、他方では第１トランスファトランジスタＴｘ１、メモリトランジスタＭｘ、および第２トランスファトランジスタＴｘ２を連続的に介して浮遊拡散ノードＦＤＴに接続される。
【００５３】
これに対し、図１３Ｂは、１つの浮遊拡散ノードＦＤＴに、フォトダイオードＰＤ、第１リセットトランジスタＲｘ１、第１トランスファトランジスタＴｘ１、第２トランスファトランジスタＴｘ２、およびメモリトランジスタＭｘからそれぞれなる２つの光センシング回路が共有する構造で接続された例を示すものである。
【００５４】
また、図１３Ｃは、１つの浮遊拡散ノードＦＤＴに、フォトダイオードＰＤ、第１リセットトランジスタＲｘ１、第１トランスファトランジスタＴｘ１、第２トランスファトランジスタＴｘ２、およびメモリトランジスタＭｘからそれぞれなる４つの光センシング回路が共有する構造で接続された例を示すものである。
【００５５】
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲がこれに限定されるものではなく、以下の請求の範囲で定義する本発明の基本概念に基づいてより多様な実施形態で実現可能であり、このような実施形態も本発明の権利範囲に属する。
【符号の説明】
【００５６】
３１０  第１半導体回路部
３１０Ｔ  第１半導体チップ
３１１  第１基板
３１２  第１層間絶縁膜
３１３  第１メタルレイヤ
３２０  第２半導体回路部
３２０Ｂ  第２半導体チップ
３２１  第２基板
３２２  第２層間絶縁膜
３２３  第２メタルレイヤ
３３０  ボンディングメタル
３４１  カラーフィルタ
３４２  マイクロレンズ
４００  基板積層型イメージセンサ
Ｔｘ１  第１トランスファトランジスタ
Ｔｘ２  第２トランスファトランジスタ
Ｍｘ  メモリトランジスタ
Ｒｘ  リセットトランジスタ
Ｄｘ  ドライブトランジスタ
Ｓｘ  セレクティブトランジスタ
【図１】
2015070272.tif 000003
【図２】
2015070272.tif 000004
【図３】
2015070272.tif 000005
【図４】
2015070272.tif 000006
【図５Ａ】
2015070272.tif 000007
【図５Ｂ】
2015070272.tif 000008
【図６】
2015070272.tif 000009
【図７】
2015070272.tif 000010
【図８】
2015070272.tif 000011
【図９】
2015070272.tif 000012
【図１０Ａ】
2015070272.tif 000013
【図１０Ｂ】
2015070272.tif 000014
【図１０Ｃ】
2015070272.tif 000015
【図１１】
2015070272.tif 000016
【図１２】
2015070272.tif 000017
【図１３Ａ】
2015070272.tif 000018
【図１３Ｂ】
2015070272.tif 000019
【図１３Ｃ】
2015070272.tif 000020