(57)【要約】【課題】制御部が誤出力をした場合でも、バイパス回路の素子の劣化や焼損を未然に防止できるＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータ１００は、直流電源１０の電圧を昇圧して負荷へ供給する昇圧回路１と、この昇圧回路１と並列に設けられたバイパス回路２と、バイパス回路２のスイッチング素子であるＦＥＴ１をオン・オフさせる駆動回路３と、昇圧回路１および駆動回路３を制御するための制御信号を出力するＣＰＵ４とを備えている。ＦＥＴ１には、直流電源１０に対して順方向となるようにダイオードＤ１が並列に接続されている。駆動回路３に設けられたサーミスタＴＨ１は、ダイオードＤ１の温度を検出する。駆動回路３は、サーミスタＴＨ１が所定値以上の温度を検出したときに、ＣＰＵ４の制御信号にかかわらず、トランジスタＱ１をオフにして、ＦＥＴ１をオン状態に維持する。【選択図】図１
2015095948.tif 000002
【特許請求の範囲】
【請求項１】
直流電源が接続される入力端子と、
負荷が接続される出力端子と、
前記入力端子と前記出力端子との間に設けられ、前記直流電源の電圧を昇圧または降圧して前記負荷へ供給する電圧変換回路と、
前記電圧変換回路と並列に設けられたスイッチング素子を含み、前記スイッチング素子がオン状態のときに、前記直流電源の電圧を、前記電圧変換回路を経由せずに、前記スイッチング素子を経由して前記負荷へ供給するバイパス回路と、
前記スイッチング素子をオン・オフさせる駆動回路と、
前記電圧変換回路および前記駆動回路を制御するための制御信号を出力する制御部と、を備え、
前記スイッチング素子に、前記直流電源に対して順方向となるようにダイオードが並列に接続されている、ＤＣ−ＤＣコンバータにおいて、
前記ダイオードの温度を検出する温度検出素子をさらに備え、
前記駆動回路は、前記温度検出素子が所定値以上の温度を検出したときに、前記制御部の制御信号にかかわらず、前記スイッチング素子をオン状態に維持する、ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータにおいて、
前記温度検出素子は、温度の上昇とともに抵抗値が減少する特性を持つサーミスタであり、
前記駆動回路は、前記制御部から出力される前記制御信号によりオンするトランジスタを含み、
前記トランジスタのベースとエミッタ間に、前記サーミスタが接続されている、ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１に記載のＤＣ−ＤＣコンバータにおいて、
前記温度検出素子は、温度の上昇とともに抵抗値が増加する特性を持つサーミスタであり、
前記駆動回路は、前記制御部から出力される前記制御信号によりオンするトランジスタを含み、
前記トランジスタのベースと前記制御部との間に、前記サーミスタが接続されている、ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項１ないし請求項３のいずれかに記載のＤＣ−ＤＣコンバータにおいて、
前記スイッチング素子はＦＥＴであり、前記ダイオードは前記ＦＥＴの寄生ダイオードである、ことを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源の電圧を昇圧または降圧して負荷に供給するＤＣ−ＤＣコンバータ（直流−直流変換装置）に関し、特に、非昇圧時または非降圧時に負荷への電力供給経路となるバイパス回路を備えたＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
例えば自動車には、各種の車載機器や回路に直流電圧を供給するための電源装置として、ＤＣ−ＤＣコンバータが搭載されている。一般に、ＤＣ−ＤＣコンバータは、スイッチング素子やインダクタなどから構成される電圧変換回路（昇圧回路または降圧回路）を有しており、直流電源の電圧を高速でスイッチングすることにより、昇圧または降圧された直流電圧を出力する。
【０００３】
このようなＤＣ−ＤＣコンバータには、昇圧または降圧が必要な場合だけ電圧変換回路を作動させ、昇圧または降圧が必要ない場合は、電圧変換回路を経由せずに、バイパス回路を経由して負荷へ電力を供給するものがある。バイパス回路には、リレーやＦＥＴなどのスイッチング素子が設けられる。後掲の特許文献１〜３には、このようなバイパス回路を備えた電源装置が示されている。
【０００４】
特許文献１には、電圧変換回路を経由して電力を出力する第１状態と、バイパス回路を経由して電力を出力する第２状態とを切り替える際に、電圧変換回路とバイパス回路とが共に動作状態となるように制御を行う電源装置が記載されている。
【０００５】
特許文献２には、バイパス回路の出力端子の電圧を監視する動作監視部と、昇圧回路を駆動してバイパス回路の出力端子の電圧を所定レベルに維持する制御部とを備えた始動制御装置が記載されている。
【０００６】
特許文献３には、整流用ダイオードの代わりに整流用スイッチング素子を設け、エンジン再始動時に、バイパスリレーをオフ状態に維持するとともに、整流用スイッチング素子を駆動して負荷への電圧供給を行う電源回路が示されている。
【０００７】
また、特許文献３では、整流用スイッチング素子の近傍にサーミスタが配置され、整流用スイッチング素子の温度上昇により、サーミスタの電圧が閾値以上になった場合に、整流用スイッチング素子の異常が検出されるようになっている。このように、素子の近傍にサーミスタなどの温度センサを設けて、当該素子の異常を検出することは、特許文献４、５にも記載されている。特許文献４、５では、温度センサによりダイオードの故障を検出している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−１８３７５５号公報
【特許文献２】特開２０１０−１７４７２１号公報
【特許文献３】特開２０１３−７４７４１号公報
【特許文献４】特開平９−３２７１２０号公報
【特許文献５】特開２００３−１０７１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
バイパス回路のスイッチング素子としてＦＥＴを用いたＤＣ−ＤＣコンバータにおいては、非電圧変換時に、ＦＥＴがオンして、直流電源からＦＥＴを経て負荷へ至る電流経路が形成される。しかるに、非電圧変換時に制御部が誤った信号を出力することにより、ＦＥＴがオフとなり、ＦＥＴに並列接続された寄生ダイオードに電流が流れ続けると、ＦＥＴが発熱して温度が上昇する。その結果、ＦＥＴが劣化したり、最悪の場合は焼損するという問題が生じる。
【００１０】
本発明は、制御部が誤出力をした場合でも、バイパス回路の素子の劣化や焼損を未然に防止できるＤＣ−ＤＣコンバータを提供することを課題とする。
【課題を解決するための手段】
【００１１】
本発明に係るＤＣ−ＤＣコンバータは、直流電源が接続される入力端子と、負荷が接続される出力端子と、入力端子と出力端子との間に設けられ、直流電源の電圧を昇圧または降圧して負荷へ供給する電圧変換回路と、この電圧変換回路と並列に設けられたスイッチング素子を含み、当該スイッチング素子がオン状態のときに、直流電源の電圧を、電圧変換回路を経由せずに、スイッチング素子を経由して負荷へ供給するバイパス回路と、スイッチング素子をオン・オフさせる駆動回路と、電圧変換回路および駆動回路を制御するための制御信号を出力する制御部とを備えている。スイッチング素子には、直流電源に対して順方向となるようにダイオードが並列に接続されている。本発明では、上記構成に加えて、ダイオードの温度を検出する温度検出素子をさらに備える。そして、駆動回路は、温度検出素子が所定値以上の温度を検出したときに、制御部の制御信号にかかわらず、スイッチング素子をオン状態に維持する。
【００１２】
上記構成によると、非電圧変換時に、制御部から駆動回路へ誤った制御信号が出力され、それによってバイパス回路のスイッチング素子がオフになると、スイッチング素子に並列接続されたダイオードに電流が流れる。これによりダイオードの温度が上昇する。このダイオードの温度は、温度検出素子によって検出される。そして、ダイオードの温度が所定値以上になると、スイッチング素子がオン状態となる。このため、スイッチング素子によってバイパス経路が形成され、ダイオードに電流が流れ続けることはないので、ダイオードの発熱によって、スイッチング素子が劣化したり焼損したりするのを未然に防止することができる。
【００１３】
本発明において、温度検出素子は、温度の上昇とともに抵抗値が減少する特性を持つサーミスタであってもよい。この場合は、駆動回路に、制御部から出力される制御信号によりオンするトランジスタを設け、このトランジスタのベースとエミッタ間に、サーミスタを接続すればよい。
【００１４】
本発明において、温度検出素子は、温度の上昇とともに抵抗値が増加する特性を持つサーミスタであってもよい。この場合は、駆動回路に、制御部から出力される制御信号によりオンするトランジスタを設け、このトランジスタのベースと制御部との間に、サーミスタを接続すればよい。
【００１５】
本発明において、スイッチング素子はＦＥＴであり、ダイオードはＦＥＴの寄生ダイオードであってもよい。
【発明の効果】
【００１６】
本発明によれば、制御部が誤出力をした場合でも、バイパス回路の素子の劣化や焼損を未然に防止できるＤＣ−ＤＣコンバータを提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図２】昇圧回路の詳細を示した回路図である。
【図３】通常動作における非昇圧時の電流経路を示した回路図である。
【図４】通常動作における昇圧時の電流経路を示した回路図である。
【図５】図３と図４の動作を説明するためのタイムチャートである。
【図６】異常時の電流経路を示した回路図である。
【図７】異常時の電流経路を示した回路図である。
【図８】図６と図７の動作を説明するためのタイムチャートである。
【図９】他の実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【発明を実施するための形態】
【００１８】
本発明の実施形態につき、図面を参照しながら説明する。各図において、同一の部分または対応する部分には同一符号を付してある。以下では、車両に搭載されるＤＣ−ＤＣコンバータを例に挙げる。
【００１９】
最初に、ＤＣ−ＤＣコンバータの構成を、図１を参照しながら説明する。ＤＣ−ＤＣコンバータ１００は、直流電源１０と負荷２０との間に設けられており、昇圧回路１、バイパス回路２、駆動回路３、ＣＰＵ４、および端子Ｔ１〜Ｔ４を備えている。直流電源１０は、車両用のバッテリである。負荷２０は、直流電源１０から電力供給を受ける車載機器である。
【００２０】
入力端子Ｔ１には直流電源１０の正極が接続され、接地端子Ｔ３には直流電源１０の負極が接続される。接地端子Ｔ３はグランドＧに接続されている。出力端子Ｔ４には負荷２０の一端が接続され、負荷２０の他端はグランドＧに接続されている。外部端子Ｔ２は、ＥＣＵ（電子制御ユニット）などの上位装置と接続される。
【００２１】
昇圧回路１は、入力端子Ｔ１と出力端子Ｔ４との間に設けられており、直流電源１０の電圧を昇圧して負荷２０へ供給する。図２は、昇圧回路１の一例を示している。昇圧回路１は、インダクタＬと、昇圧用の電界効果トランジスタＦＥＴ２（以下、単に「ＦＥＴ２」と表記する。）と、整流用のダイオードＤ３と、平滑用のコンデンサＣとを備えている。
【００２２】
ＦＥＴ２は、ｎチャンネル型のＭＯＳ−ＦＥＴであって、インダクタＬとダイオードＤ３との接続点と、グランドＧとの間に設けられている。ＦＥＴ２のドレインｄは、上記接続点に接続されており、ＦＥＴ２のソースｓは、グランドＧに接地されている。ＦＥＴ２のゲートｇは、ＣＰＵ４（図１）に接続されている。ＦＥＴ２には、直流電源１０に対して逆方向となるように、ダイオードＤ２が並列に接続されている。このダイオードＤ２は、ドレインｄ・ソースｓ間の寄生ダイオードである。
【００２３】
バイパス回路２は、非昇圧時に、直流電源１０の電圧を、昇圧回路１を経由せずに、負荷２０へ供給するための回路であって、昇圧回路１と並列に設けられている。バイパス回路２には、バイパス用の電界効果トランジスタＦＥＴ１（以下、単に「ＦＥＴ１」と表記する。）と、抵抗Ｒ１とが備わっている。ＦＥＴ１のドレインｄは、入力端子Ｔ１に接続されており、ＦＥＴ１のソースｓは、出力端子Ｔ４に接続されている。ＦＥＴ１のゲートｇは、駆動回路３に接続されている。抵抗Ｒ１は、ＦＥＴ１のソースｓとゲートｇ間に接続されている。
【００２４】
このＦＥＴ１は、ｐチャンネル型のＭＯＳ−ＦＥＴである。ＦＥＴ１には、直流電源１０に対して順方向となるように、ダイオードＤ１が並列に接続されている。このダイオードＤ１は、ドレインｄ・ソースｓ間の寄生ダイオードである。
【００２５】
駆動回路３は、バイパス回路２のＦＥＴ１をオンまたはオフさせる回路である。駆動回路３には、トランジスタＱ１、Ｑ２と、抵抗Ｒ２〜Ｒ６が備わっている。トランジスタＱ１のコレクタは、抵抗Ｒ２を介して入力端子Ｔ１に接続されているとともに、抵抗Ｒ５を介してトランジスタＱ２のベースに接続されている。トランジスタＱ１のエミッタは、グランドＧに接地されている。トランジスタＱ１のベースは、抵抗Ｒ４を介してＣＰＵ４に接続されている。
【００２６】
トランジスタＱ２のコレクタは、抵抗Ｒ３を介してＦＥＴ１のゲートｇに接続されている。トランジスタＱ２のエミッタは、グランドＧに接地されている。トランジスタＱ２のベース・エミッタ間には、抵抗Ｒ６が接続されている。
【００２７】
トランジスタＱ１のベース・エミッタには、サーミスタＴＨ１が接続されている。このサーミスタＴＨ１は、図示しない回路基板上でＦＥＴ１の近傍に配置されており、ダイオードＤ１の温度を検出する。本実施形態では、サーミスタＴＨ１は、温度の上昇とともに抵抗値が減少する特性を持つＮＴＣ（Negative Temperature Coefficient）サーミスタである。
【００２８】
ＣＰＵ４は、マイクロコンピュータを構成しており、昇圧回路１および駆動回路３を制御するための制御信号を出力する。また、ＣＰＵ４は、外部端子Ｔ２を介して、図示しない上位装置との間で通信を行う。外部端子Ｔ２には、上位装置から昇圧指令などの指令信号が入力される。
【００２９】
以上の構成において、昇圧回路１は、本発明における「電圧変換回路」の一例である。ＣＰＵ４は、本発明における「制御部」の一例である。ＦＥＴ１は、本発明における「スイッチング素子」の一例である。サーミスタＴＨ１は、本発明における「温度検出素子」の一例である。
【００３０】
次に、上述した構成からなるＤＣ−ＤＣコンバータ１００の動作について説明する。まず、正常時の動作について、図３ないし図５を参照しながら説明する。
【００３１】
図３は、非昇圧時の電流経路を示している。非昇圧時は、外部端子Ｔ２に上位装置からの昇圧指令が与えられない。この状況下では、ＣＰＵ４は、昇圧回路１に対して、ＦＥＴ２（図２）を駆動するための制御信号を出力しない。したがって、昇圧回路１では、ＦＥＴ２がオフ状態となって、昇圧動作は行われない。また、ＣＰＵ４は、駆動回路３に対してＬ（Low）レベルの制御信号を出力する。これにより、トランジスタＱ１はオフ状態となり、トランジスタＱ２はオン状態となる。トランジスタＱ２のオンによって、バイパス回路２のＦＥＴ１のゲートｇの電位がソースｓの電位より低くなるので、ＦＥＴ１はオン状態となる。その結果、図３に太矢印で示した電流経路が形成され、直流電源１０から、入力端子Ｔ１、ＦＥＴ１、および出力端子Ｔ４を経由して、負荷２０に昇圧されない直流電圧が供給される。
【００３２】
図４は、昇圧時の電流経路を示している。昇圧時は、外部端子Ｔ２に上位装置からの昇圧指令が与えられる。ＣＰＵ４は、この昇圧指令を受けて、昇圧回路１に対して、ＦＥＴ２（図２）を駆動するための制御信号を出力する。この制御信号は、ＰＷＭ（Pulse Width Modulation）信号であって、ＦＥＴ２のゲートｇに与えられる。これにより、ＦＥＴ２はオン・オフのスイッチング動作を行う。このスイッチング動作によりインダクタＬに発生した高電圧は、ダイオードＤ３で整流され、コンデンサＣで平滑化されて、昇圧された直流電圧となる。その結果、昇圧時には、図４に太矢印で示した電流経路が形成され、直流電源１０から、入力端子Ｔ１、昇圧回路１、および出力端子Ｔ４を経由して、負荷２０に昇圧された直流電圧が供給される。
【００３３】
また一方で、ＣＰＵ４は、昇圧時に、駆動回路３に対してＨ（High）レベルの制御信号を出力する。正常状態ではサーミスタＴＨ１の抵抗値が大きいため、トランジスタＱ１は、ベースに与えられるＨレベル信号によりオンする。トランジスタＱ１がオンすると、トランジスタＱ２のベース電位が低下するので、トランジスタＱ２はオフとなる。これにより、バイパス回路２のＦＥＴ１のゲートｇの電位がソースｓの電位より高くなるので、ＦＥＴ１はオフ状態となる。その結果、直流電源１０から、バイパス回路２を経由して、負荷２０へ至る電流経路は形成されない。
【００３４】
図５は、以上述べた正常時の動作を表したタイムチャートである。（ａ）は、上位装置から外部端子Ｔ２に与えられる昇圧指令の有無を示している。（ｂ）は、ＣＰＵ４から駆動回路３へ与えられる制御信号を示している。（ｃ）〜（ｅ）は、それぞれトランジスタＱ１、トランジスタＱ２、ＦＥＴ１のオン・オフ状態を示している。
【００３５】
次に、ＣＰＵ４に異常が発生した場合の動作について、図６ないし図８を参照しながら説明する。
【００３６】
図６は、外部端子Ｔ２に昇圧指令が与えられていないにもかかわらず、ＣＰＵ４からＨレベルの制御信号が誤出力された状態を示している。この時点では、まだサーミスタＴＨ１の抵抗値が大きいので、図４の場合と同様に、トランジスタＱ１はオンとなり、トランジスタＱ２はオフとなる。したがって、バイパス回路２のＦＥＴ１はオフ状態となる。一方、ＣＰＵ４から昇圧回路１へは、ＦＥＴ２を駆動するための制御信号信号（ＰＷＭ信号）が出力されない。したがって、昇圧回路１は昇圧動作を行わない。その結果、図６に太矢印で示した電流経路が形成され、直流電源１０から、入力端子Ｔ１、ダイオードＤ１、および出力端子Ｔ４を経由して、負荷２０へ至る電流経路が形成される。
【００３７】
このとき、ダイオードＤ１に流れる電流によって、ダイオードＤ１が発熱する。ＦＥＴ１の近傍に設けられているサーミスタＴＨ１は、このダイオードＤ１の温度を検出する。前述のとおり、サーミスタＴＨ１の抵抗値は、ダイオードＤ１の温度が上がるにつれて減少するので、この抵抗値がサーミスタＴＨ１の検出値となる。サーミスタＴＨ１が所定値以上の温度を検出したとき、つまりサーミスタＴＨ１の抵抗値が一定の値まで減少したとき、図７に示すように、トランジスタＱ１はオフとなる。詳しくは、ＣＰＵ４からＨレベルの制御信号が出力されているにもかかわらず、サーミスタＴＨ１の抵抗値の減少により、トランジスタＱ１のベース電位は、当該トランジスタのオンに必要なベース電位（オン閾値）を下回る。このため、トランジスタＱ１はオフする。
【００３８】
トランジスタＱ１がオフすることにより、図７に示すように、トランジスタＱ２はオンとなり、バイパス回路２のＦＥＴ１もオン状態となる。このため、図６の太矢印の電流経路は、図７の太矢印の電流経路に切り替わる。その結果、図３の場合と同様に、直流電源１０からＦＥＴ１を経由して、負荷２０に昇圧されない直流電圧が供給される。
【００３９】
図６の場合に、ダイオードＤ１に電流が流れ続ける状態を放置すると、ダイオードＤ１での発熱によってＦＥＴ１が高温となる。このため、ＦＥＴ１が熱によって劣化したり、最悪の場合には、ＦＥＴ１が焼損することがある。しかるに、本実施形態においては、上述したように、ダイオードＤ１の温度が所定値以上になったことをサーミスタＴＨ１で検出して、ＣＰＵ４からのＨレベル信号にかかわらず、トランジスタＱ１をオフにする。これによって、ＦＥＴ１はオン状態になり、図７の電流経路が形成されるので、ダイオードＤ１には電流が流れなくなる。その結果、ダイオードＤ１の発熱によるＦＥＴ１の劣化や焼損を未然に防止することができる。
【００４０】
図８は、以上述べた異常時の動作を表したタイムチャートである。（ａ）のように、上位装置からの昇圧指令がない状態で、時刻ｔ１で（ｂ）のように、ＣＰＵ４からＨレベル信号が誤出力されると、（ｃ）〜（ｅ）のように、トランジスタＱ１はオン、トランジスタＱ２はオフ、ＦＥＴ１はオフとなる。このため、ダイオードＤ１に電流が流れ、ダイオードＤ１が発熱するので、（ｆ）のように、サーミスタＴＨ１の抵抗値が減少してゆく。一方、トランジスタＱ１がオンするために必要なベース電位の閾値（オン閾値）は、（ｇ）のように、サーミスタＴＨ１の抵抗値とは逆の変化を示し、上昇してゆく。
【００４１】
時刻ｔ２で、（ｆ）のように、サーミスタＴＨ１の抵抗値が一定の値まで減少すると、（ｇ）のように、トランジスタＱ１のオン閾値が、ＣＰＵ４から出力されるＨレベル信号の電圧Ｖｐ（たとえば５Ｖ）より大きくなる。すると、（ｃ）〜（ｅ）のように、トランジスタＱ１はオフ、トランジスタＱ２はオン、ＦＥＴ１はオンとなる。その後、ダイオードＤ１に電流が流れなくなることで、サーミスタＴＨ１の抵抗値は、徐々に増加してゆき、これに応じて、トランジスタＱ１のオン閾値は徐々に減少してゆく。この場合、オン閾値が電圧Ｖｐまで減少した時点で、ＣＰＵ４がＨレベル信号を出力していると、再びＦＥＴ１がオフとなる。しかしながら、その後ダイオードＤ１の温度が上昇することにより、時刻ｔ２の場合と同様に、ＦＥＴ１はオンに転じる。以後、この動作が繰り返されるが、ダイオードＤ１に電流が流れ続けることはないので、ダイオードＤ１が過熱状態になることはない。
【００４２】
以上のように、本実施形態では、非昇圧時に、ＣＰＵ４から駆動回路３へ誤った制御信号（Ｈレベル信号）が出力され、それによってバイパス回路２のＦＥＴ１がオフになると、ＦＥＴ１に並列接続されたダイオードＤ１に電流が流れる。これによりダイオードＤ１の温度が上昇する。このダイオードＤ１の温度は、サーミスタＴＨ１によって検出される。そして、ダイオードＤ１の温度が所定値以上になると、ＦＥＴ１がオン状態となる。このため、ＦＥＴ１によってバイパス経路が形成され、ダイオードＤ１に電流が流れ続けることはないので、ダイオードＤ１の発熱によって、ＦＥＴ１が劣化したり焼損したりするのを未然に防止することができる。
【００４３】
また、本実施形態では、トランジスタＱ１のベースとエミッタ間にサーミスタＴＨ１を接続するだけで、ダイオードＤ１の温度が所定値以上になった場合に、トランジスタＱ１を自動的にオフにして、ＦＥＴ１をオン状態にすることができる。このため、サーミスタＴＨ１の検出値をＣＰＵ４に取り込んで、当該検出値を閾値と比較し、検出値が閾値を超えている場合に、ＣＰＵ４からＦＥＴ１をオンさせるための制御信号を出力する場合に比べて、ＣＰＵ４の処理が軽減される。
【００４４】
本発明では、上述した実施形態に限らず、以下に示すような種々の実施形態を採用することができる。
【００４５】
前記の実施形態では、サーミスタＴＨ１として、温度の上昇とともに抵抗値が減少するＮＴＣサーミスタを用いたが、これに代えて、温度の上昇とともに抵抗値が増加するＰＴＣ（Positive Temperature Coefficient）サーミスタを用いてもよい。この場合は、図９に示すように、トランジスタＱ１のベースとＣＰＵ４との間にＰＴＣサーミスタＴＨ２を接続し、トランジスタＱ１のベースとエミッタ間に抵抗Ｒ７を接続すればよい。また、本発明では、温度検出素子として、サーミスタに限らず、白金測温抵抗体などを用いることも可能である。
【００４６】
前記の実施形態では、駆動回路３において、スイッチング素子としてトランジスタＱ１、Ｑ２を用いたが、トランジスタに代えて、ＦＥＴなどを用いてもよい。
【００４７】
前記の実施形態では、昇圧回路１において、整流用のダイオードＤ３を設けたが、これに代えて、ＦＥＴ２と同期してオン・オフする同期整流用のスイッチング素子（ＦＥＴ）を設けてもよい。
【００４８】
前記の実施形態では、バイパス回路２のスイッチング素子として寄生ダイオードＤ１を有するＦＥＴ１を用いたが、本発明はこれに限定されない。たとえば、ＦＥＴ１に代えてトランジスタ、ＩＧＢＴ、またはリレーなどのスイッチング素子を用い、これにダイオードを並列接続してもよい。
【００４９】
前記の実施形態では、電圧変換回路として昇圧回路１を例に挙げたが、変換する電圧の仕様に応じて、昇圧回路１を降圧回路に置き換えてもよい。
【００５０】
前記の実施形態では、バイパス回路２のＦＥＴ１がｐチャンネル型のＦＥＴであったが、ＦＥＴ１はｎチャンネル型のＦＥＴであってもよい。この場合は、駆動回路３をｎチャンネル型のＦＥＴに対応して変更すればよい。また、バイパス回路２のＦＥＴ１だけでなく、昇圧回路１のＦＥＴ２をｐチャンネル型のＦＥＴで構成することも可能である。
【００５１】
前記の実施形態では、車両に搭載されるＤＣ−ＤＣコンバータ１００を例に挙げたが、本発明は、車両用以外のＤＣ−ＤＣコンバータにも適用することができる。
【符号の説明】
【００５２】
１    昇圧回路（電圧変換回路）
２    バイパス回路
３    駆動回路
４    ＣＰＵ（制御部）
１０  直流電源
２０  負荷
１００  ＤＣ−ＤＣコンバータ
Ｄ１  ダイオード
ＦＥＴ１  電界効果トランジスタ（スイッチング素子）
Ｑ１、Ｑ２  トランジスタ
ＴＨ１、ＴＨ２  サーミスタ（温度検出素子）
Ｔ１  入力端子
Ｔ４  出力端子
【図１】
2015095948.tif 000003
【図２】
2015095948.tif 000004
【図３】
2015095948.tif 000005
【図４】
2015095948.tif 000006
【図５】
2015095948.tif 000007
【図６】
2015095948.tif 000008
【図７】
2015095948.tif 000009
【図８】
2015095948.tif 000010
【図９】
2015095948.tif 000011