(57)【要約】【目的】消費電力を低減することが可能な表示デバイスの駆動装置を提供することを目的とする。【構成】映像データ信号に基づく画像を、データ走査期間及びブランク期間を含むフレーム表示期間毎に表示デバイスにて表示させるにあたり、データ走査期間にて映像データ信号に基づく各画素の輝度レベルに対応した画素駆動電圧を水平走査周期毎に表示デバイスの複数のデータラインに印加するデータドライバへの電源供給を、ブランク期間内において所定の電源停止期間に亘り停止する。【選択図】図２
2015102594.tif 000002
【特許請求の範囲】
【請求項１】
映像データ信号に基づく画像を、データ走査期間及びブランク期間を含むフレーム表示期間毎に表示デバイスに表示させる表示デバイスの駆動装置であって、
前記データ走査期間において前記映像データ信号に基づく各画素の輝度レベルに対応した画素駆動電圧を水平走査周期毎に前記表示デバイスの複数のデータラインに印加するデータドライバと、
前記ブランク期間内において所定の電源停止期間に亘り前記データドライバへの電源供給を停止する駆動制御部と、を有することを特徴とする表示デバイスの駆動装置。
【請求項２】
前記駆動制御部は、前記水平走査周期が短いほど前記電源停止期間を長く設定することを特徴とする請求項１記載の表示デバイスの駆動装置。
【請求項３】
前記入力映像信号にはクロック信号生成用の基準タイミング信号が重畳されており、
前記データドライバは、前記映像データ信号から抽出した前記基準タイミング信号に位相同期したクロック信号を生成するクロックデータリカバリ回路と、
前記映像データ信号に基づく各画素の輝度レベルを示す画素データの各々を前記クロック信号に応じて順次取り込み、１水平走査ライン分の取り込みが為される度に当該１水平走査ライン分の画素データ群を出力するデータ取込部と、を含み、
前記駆動制御部は、前記ブランク期間内における前記電源停止期間後の第１トレーニング期間において、前記クロックデータリカバリ回路に対する電源供給を再開すると共に、ダミーの画素データ系列に前記基準タイミング信号を重畳させたデータ系列を前記クロックデータリカバリ回路に供給することを特徴とする請求項１又は２記載の表示デバイスの駆動装置。
【請求項４】
前記データドライバは、前記データ取込部から出力された前記１水平走査ライン分の画素データ群における各画素データに基づき各画素に対応した前記画素駆動電圧を生成して前記複数のデータラインに供給する画素駆動電圧出力部を含み、
前記駆動制御部は、前記ブランク期間内における前記電源停止期間後の第２トレーニング期間において、前記画素駆動電圧出力部に対する電源供給を再開することを特徴とする請求項３に記載の表示デバイスの駆動装置。
【請求項５】
前記第１トレーニング期間と前記第２トレーニング期間とが重複していることを特徴とする請求項４記載の表示デバイスの駆動装置。
【請求項６】
前記第１トレーニング期間の終了時点と前記第２トレーニング期間の終了時点とを一致させることを特徴とする請求項５記載の表示デバイスの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を表示する表示デバイスを映像信号に応じて駆動する表示デバイスの駆動装置に関する。
【背景技術】
【０００２】
現在、液晶表示パネル又は有機ＥＬ（electro-luminescence）等の表示デバイスを搭載した端末として、携帯電話機、スマートフォン、タブレット型コンピュータ、ノートブックコンピュータ、ナビゲーション装置及び携帯用ゲーム機等の携帯型通信端末が普及している。携帯型通信端末では、バッテリの連続稼働時間を確保する為に各種の省電力化技術が採用されている。このような省電力化技術の１つとして、表示デバイスを駆動する際の１フレーム分の表示期間を入力映像信号の垂直走査期間の２倍以上に拡張して垂直走査期間よりも長い非走査期間を設けることにより、電力消費量を削減するようにした駆動方法が提案されている（例えば、特許文献１参照）。
【０００３】
しかしながら、上記した駆動方法では、非走査期間においてもドライバ内で静的電流の消費が生じるため、電力消費を十分に低減させることができなかった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−３１２２５３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、消費電力を低減することが可能な表示デバイスの駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る表示デバイスの駆動装置は、映像データ信号に基づく画像を、データ走査期間及びブランク期間を含むフレーム表示期間毎に表示デバイスに表示させる表示デバイスの駆動装置であって、前記データ走査期間において前記映像データ信号に基づく各画素の輝度レベルに対応した画素駆動電圧を水平走査周期毎に前記表示デバイスの複数のデータラインに印加するデータドライバと、前記ブランク期間内において所定の電源停止期間に亘り前記データドライバへの電源供給を停止する駆動制御部と、を有する。
【図面の簡単な説明】
【０００７】
【図１】本発明に係る駆動装置を含む表示装置を示すブロック図である。
【図２】フレーム表示期間内での動作の一例を示すタイムチャートである。
【図３】極性切替信号ＰＯＬを示すタイムチャートである。
【図４】データドライバ１３の内部構成を示すブロック図である。
【図５】フレーム表示期間内での動作の他の一例を示すタイムチャートである。
【発明を実施するための形態】
【０００８】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【０００９】
図１は、本発明に係る表示デバイスの駆動装置を搭載した表示装置の概略構成を示す図である。図１に示すように、かかる表示装置は、ビデオメモリ１０、駆動制御部１１、走査ドライバ１２、データドライバ１３、及び、液晶又は有機ＥＬからなる表示デバイス２０から構成される。
【００１０】
表示デバイス２０には、夫々が２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ1〜Ｓmと、夫々が２次元画面の垂直方向に伸張するｎ個（ｎは２以上の自然数）のデータラインＤ1〜Ｄnとが形成されている。更に、水平走査ライン及びデータラインの各交叉部の領域、つまり図１において破線にて囲まれた領域には、画素を担う表示セルが形成されている。
【００１１】
ビデオメモリ１０は、各種アプリケーションソフトウェア（以下、ＡＰと称する）によって提供される映像データ信号、又はテレビチューナ等によって受信して得られた映像データ信号を記憶する。ビデオメモリ１０は記憶されている映像データ信号を読み出し、これを映像データ信号ＶＤとして駆動制御部１１に供給する。
【００１２】
駆動制御部１１は、ビデオメモリ１０から読み出された映像データ信号ＶＤに基づき、各画素毎にその画素の輝度レベルを例えば８ビットで表す画素データＰＤの系列を生成し、この画素データＰＤの系列に、クロック信号の基準タイミングを示す基準タイミング信号を重畳した画素データ系列信号ＶＰＤを、データドライバ１３に供給する。また、駆動制御部１１は、かかる映像データ信号ＶＤに基づき、図２に示すように各画像のフレームに同期した垂直同期信号ＦＳを生成しこれをデータドライバ１３に供給する。
【００１３】
また、駆動制御部１１は、映像データ信号ＶＤに応じて、図２に示すように、表示デバイス２０に対する水平走査タイミングを示すストローブパルスＳＢの系列からなるストローブ信号ＳＴＢを生成し、これを走査ドライバ１２及びデータドライバ１３に供給する。よって、ストローブ信号ＳＴＢにおけるストローブパルスＳＢの周期が、表示ディバイス２０を駆動すべく印加される水平走査パルス（後述する）の水平走査周期Ｈｓとなる。この際、図２に示すように各フレーム表示期間（垂直走査期間）内において、走査ラインＳ1に対応した第１のストローブパルスＳＢ1が供給されてから、走査ラインＳmに対応した第ｍのストローブパルスＳＢmが供給されるまでの期間をデータ走査期間ＳＰとし、それ以降をブランク期間ＢＰとする。尚、上記したデータ走査期間ＳＰでは、駆動制御部１１は、図２に示すように、電源供給を継続させるべき例えば論理レベル１の電源スイッチ信号ＰＷ１及びＰＷ２を生成し、夫々をデータドライバ１３に供給する。そして、図２に示すように、データ走査期間ＳＰからブランク期間ＢＰに切り替わると、駆動制御部１１は、その時点から所定の電源停止期間Ｔ１の間に亘り電源供給を停止させるべき例えば論理レベル０の電源スイッチ信号ＰＷ１をデータドライバ１３に供給し、その後、電源スイッチ信号ＰＷ１を論理レベル１の状態に戻す。この際、データ走査期間ＳＰからブランク期間ＢＰに切り替わると、駆動制御部１１は、その時点から所定の電源停止期間Ｔ２（Ｔ２＞Ｔ１）に亘り、電源供給を停止させるべき論理レベル０の電源スイッチ信号ＰＷ２をデータドライバ１３に供給し、その後、電源スイッチ信号ＰＷ２を論理レベル１の状態に戻す。更に、図２に示すようにブランク期間ＢＰの開始時点から電源停止期間Ｔ１だけ経過した時点で、駆動制御部１１は、ダミーの画素データ系列に上記した基準タイミング信号を重畳させてなるクロック同期トレーニング用のデータ系列ＴＬＤを含む画素データ系列信号ＶＰＤを生成し、これをデータドライバ１３に供給する。
【００１４】
また、駆動制御部１１は、表示デバイス２０に印加する画素駆動電圧の極性を、例えば図３に示すようにフレーム毎に正極性から負極生、或いは負極性から正極性に切り替えるべき極性切替信号ＰＯＬを生成し、これをデータドライバ１３に供給する。例えば、図３に示すように、極性切替信号ＰＯＬの立ち上がりエッジタイミング、及び立ち下がりエッジタイミングで、画素駆動電圧の極性が負極性から正極性、或いは正極性から負極性に切り替わる。
【００１５】
走査ドライバ１２は、駆動制御部１１から供給されたストローブ信号ＳＴＢにおける各ストローブパルスに同期させて、所定のピーク電圧を有する水平走査パルスを生成し、これを表示デバイス２０の走査ラインＳ1〜Ｓm各々に順次、択一的に印加する。
【００１６】
図４は、データドライバ１３の内部構成を示すブロック図である。図４に示すように、データドライバ１３は、クロックデータリカバリ（以下、ＣＤＲと称する）回路１３０、電源スイッチ１３１、１３２、シフトレジスタ１３３、データラッチ１３４、階調電圧変換部１３５、及び出力バッファ１３６を含む。
【００１７】
ＣＤＲ回路１３０は、駆動制御部１１から供給された画素データ系列信号ＶＰＤ中から基準タイミング信号を抽出し、この基準タイミング信号に位相同期したクロック信号ＣＬＫを生成してシフトレジスタ１３３及びデータラッチ１３４に供給する。
【００１８】
電源スイッチ１３１は、電源供給を継続させるべき例えば論理レベル１の電源スイッチ信号ＰＷ１が駆動制御部１１から供給されている間はオン状態となり、ディジタル回路駆動用の電源電圧ＶＬを、ＣＤＲ回路１３０と、データ取込部としてのシフトレジスタ１３３及びデータラッチ１３４に供給する。よって、この間、ＣＤＲ回路１３０、シフトレジスタ１３３及びデータラッチ１３４は、この電源電圧ＶＬの供給に応じて動作可能な状態となる。一方、電源を停止させるべき例えば論理レベル０の電源スイッチ信号ＰＷ１が供給されている間は、電源スイッチ１３１はオフ状態となり、ＣＤＲ回路１３０、シフトレジスタ１３３及びデータラッチ１３４への電源電圧ＶＬの供給を停止する。よって、この間、ＣＤＲ回路１３０、シフトレジスタ１３３及びデータラッチ１３４は動作停止状態となる。
【００１９】
電源スイッチ１３２は、電源供給を継続させるべき例えば論理レベル１の電源スイッチ信号ＰＷ２が駆動制御部１１から供給されている間はオン状態となり、画素駆動用の電源電圧ＶＨを、画素駆動電圧出力部としての階調電圧変換部１３５及び出力バッファ１３６に供給する。よって、この間、階調電圧変換部１３５及び出力バッファ１３６は、かかる電源電圧ＶＨの供給に応じて動作可能な状態となる。一方、電源を停止させるべき例えば論理レベル０の電源スイッチ信号ＰＷ２が供給されている間は、電源スイッチ１３２はオフ状態となり、階調電圧変換部１３５及び出力バッファ１３６への電源電圧ＶＨの供給を停止する。よって、この間、階調電圧変換部１３５及び出力バッファ１３６は動作停止状態となる。
【００２０】
シフトレジスタ１３３は、駆動制御部１１から供給された画素データ系列信号ＶＰＤ中から、クロック信号ＣＬＫに同期したタイミングにて各画素に対応した画素データＰＤを順次取り込む。この際、シフトレジスタ１３３は、１水平走査ライン分（ｎ個）の取り込みが為される度に、ｎ個の画素データＰＤを画素データＰ1〜Ｐnとしてデータラッチ１３４に供給する。
【００２１】
データラッチ１３４は、図２に示すストローブ信号ＳＴＢに応じて、シフトレジスタ１３３から供給された画素データＰ1〜Ｐnをクロック信号ＣＬＫに同期したタイミングで取り込み、これらを階調電圧変換部１３５に供給する。
【００２２】
階調電圧変換部１３５は、データラッチ１３４から供給された画素データＰ1〜Ｐnを、夫々の輝度レベルに対応した電圧値を有する画素駆動電圧Ｖ1〜Ｖnに変換して出力バッファ１３６に供給する。
【００２３】
出力バッファ１３６は、画素駆動電圧Ｖ1〜Ｖn各々の極性を、駆動制御部１１から供給された極性切替信号ＰＯＬのエッジタイミングにて正極性から負極性、又は負極性から正極性に切り替える。出力バッファ１３６は、上述したように極性の切り替えが為された各画素毎の画素駆動電圧の各々を所望に増幅したものを画素駆動電圧Ｇ1〜Ｇnとし、夫々を表示デバイス２０のデータラインＤ1〜Ｄnに印加する。
【００２４】
表示デバイス２０は、図２に示すように、各フレーム表示期間内のデータ走査期間ＳＰ内において、ストローブパルスＳＢ1〜ＳＢmの各々に同期した走査パルスが走査ラインＳ1〜Ｓmの各々に順次、択一的に印加されることにより、画素駆動電圧Ｇ1〜Ｇnに応じた映像を１走査ライン分ずつ順に表示して行く。
【００２５】
以下に、上記した駆動制御部１１及びデータドライバ１３を含む駆動装置の動作について説明する。
【００２６】
駆動制御部１１は、図２に示すように、各フレーム表示期間内のブランク期間ＢＰ内において、所定の電源停止期間（Ｔ１、Ｔ２）に亘り電源を停止させるべき電源スイッチ信号（ＰＷ１、ＰＷ２）をデータドライバ１３に供給することにより、データドライバ１３への電源供給を停止するようにしている。すなわち、駆動制御部１１は、図２に示す論理レベル０の電源スイッチ信号ＰＷ１によってＣＤＲ回路１３０、シフトレジスタ１３３及びデータラッチ１３４への電源電圧ＶＬの供給を停止すると共に、論理レベル０の電源スイッチ信号ＰＷ２によって階調電圧変換部１３５及び出力バッファ１３６への電源電圧ＶＨの供給を停止するのである。
【００２７】
要するに、本発明に係る駆動装置は、映像データ信号（ＶＤ）に基づく画像を、データ走査期間（ＳＰ）及びブランク期間（ＢＰ）を含むフレーム表示期間毎に表示デバイス（２０）にて表示させるにあたり、駆動制御部（１１）がデータドライバ（１３）を以下のように制御するようにしたものである。つまり、上記データ走査期間にて映像データ信号に基づく各画素の輝度レベルに対応した画素駆動電圧を水平走査周期（Ｈｓ）毎に表示デバイスの複数のデータライン（Ｄ1〜Ｄn）に印加するデータドライバへの電源供給を、上記ブランク期間内において所定の電源停止期間に亘り停止するのである。
【００２８】
よって、本発明に係る駆動装置によれば、各フレーム表示期間のブランク期間内において所定の電源停止期間に亘りデータドライバへの電源供給自体を停止しているので、この間、データドライバで消費される電力は静的電力消費量も含めゼロとなる。
【００２９】
従って、本駆動装置によれば、制御信号の供給停止によって動作が停止するものの静的電力消費が生じる従来の駆動装置に比して、電力消費量を大幅に低減させることが可能となる。
【００３０】
また、かかる駆動装置では、図２に示すようにブランク期間ＢＰ内に電源停止期間（Ｔ１、Ｔ２）を確保する為に、表示デバイス２０の走査ラインＳ1〜Ｓmを走査する際の水平同期周期Ｈｓを短くするようにしている。これにより、フレーム表示期間を広げることなく、ブランク期間ＢＰ内に電源停止期間（Ｔ１、Ｔ２）を確保することが可能となる。例えば、フレーム表示期間を１／３０秒とした場合に、各水平同期周期Ｈｓを短縮してデータ走査期間ＳＰを１／６０秒とすれば、残りの１／６０秒をブランク期間ＢＰとすることができるので、この１／６０秒の範囲内で電源停止期間を設けることが可能となる。
【００３１】
要するに、本発明に係る駆動装置では、水平走査周期を短くした分だけ駆動制御部がブランク期間ＢＰ内の電源停止期間を長く設定することにより、フレーム表示期間を広げることなく電力消費量の低減を図るのである。これにより、静止画のように動きの無い画像を表示する場合のみならず、動画像を表示する際にも、電力消費量を抑えつつ、動きが滑らかな良好な動画像を提供することが可能となる。
【００３２】
ところで、図１に示す表示装置では、エンベデッド・クロック方式により、駆動制御部１１が、クロック信号生成用の基準タイミング信号を重畳させた画素データ系列信号ＶＰＤをデータドライバ１３に供給するようにしている。この際、データドライバ１３内に設けられているＣＤＲ回路１３０は、画素データ系列信号ＶＰＤに重畳されている基準タイミング信号に位相同期したクロック信号ＣＬＫを生成し、これをシフトレジスタ１３３及びデータラッチ１３４に供給する。従って、上記した電源停止期間にてＣＤＲ回路１３０への電源供給が停止すると、その後、電源供給が開始されたとしても、ＣＤＲ回路１３０は、直ちに基準タイミング信号に位相同期した安定なクロック信号ＣＬＫを生成することができない。つまり、ＣＤＲ回路１３０への電源供給が開始されてから所定のクロック安定期間が経過するまでは、クロック信号ＣＬＫは不安定な状態となる。よって、このような不安定な状態にあるクロック信号ＣＬＫに応じて、シフトレジスタ１３３及びデータラッチ１３４が次のフレームに対応した画素データの取り込みを行うと、誤ったデータが取り込まれる虞があり、表示映像が一時的に乱れるという問題が生じる。
【００３３】
そこで、図２に示すように、各フレーム表示期間内において、次のフレーム表示期間に移行する直前に、上記クロック安定期間を有するトレーニング期間ＴＰ１を設け、駆動制御部１１が、このトレーニング期間ＴＰ１にてＣＤＲ回路１３０の動作を再開させるように制御するようにしている。つまり、先ず、駆動制御部１１は、フレーム表示期間からデータ走査期間ＳＰ及び上記クロック安定期間を省いた期間を図２に示す電源停止期間Ｔ１とし、この電源停止期間Ｔ１に亘り、論理レベル０の電源スイッチ信号ＰＷ１によってＣＤＲ回路１３０、シフトレジスタ１３３及びデータラッチ１３４への電源供給を停止する。そして、駆動制御部１１は、電源停止期間Ｔ１の経過後、論理レベル１の電源スイッチ信号ＰＷ１によってＣＤＲ回路１３０、シフトレジスタ１３３及びデータラッチ１３４への電源供給を再開させると共に、基準タイミング信号を重畳させたクロック同期トレーニング用のデータ系列ＴＬＤを含む画素データ系列信号ＶＰＤをＣＤＲ回路１３０に供給する。ＣＤＲ回路１３０は、かかるデータ系列ＴＬＤ中から基準タイミング信号を抽出し、この基準タイミング信号に位相同期したクロック信号ＣＬＫの生成動作を開始する。この際、ＣＤＲ回路１３０によって生成されたクロック信号ＣＬＫは、クロック安定期間としてのトレーニング期間ＴＰ１内で安定化する。これにより、次のフレーム表示期間の直前の段階で、安定したクロック信号ＣＬＫをシフトレジスタ１３３及びデータラッチ１３４に供給することが可能となる。
【００３４】
尚、駆動制御部１１は、上記した電源停止期間Ｔ１のみならず、それに続くトレーニング期間ＴＰ１をも含む期間に亘り、論理レベル０の電源スイッチ信号ＰＷ２によってデータドライバ１３内の階調電圧変換部１３５及び出力バッファ１３６各々への電源供給を停止させている。ところで、階調電圧変換部１３５及び出力バッファ１３６に供給する画素駆動用の電源電圧ＶＨは、シフトレジスタ１３３及びデータラッチ１３４に供給するディジタル回路駆動用の電源電圧ＶＬに比して高電圧である。よって、図４に示す電源スイッチ１３２がオフ状態からオン状態に推移してから、階調電圧変換部１３５及び出力バッファ１３６に形成されている電源ライン上の電圧が実際に電源電圧ＶＨに到るまでには、シフトレジスタ１３３及びデータラッチ１３４よりも大きな遅延が生じる。つまり、電源スイッチ信号ＰＷ２に応じて電源スイッチ１３２がオフ状態からオン状態に推移してから、所定の電源電圧安定期間を経ないと、階調電圧変換部１３５及び出力バッファ１３６に形成されている電源ライン上の電圧が電源電圧ＶＨに到らないのである。よって、階調電圧変換部１３５及び出力バッファ１３６に形成されている電源ライン上の電圧が電源電圧ＶＨに到る前、つまり電源電圧ＶＨよりも低い状態で次のフレーム表示期間での動作に移行してしまうと、出力バッファ１３６が誤った画素駆動電圧を生成する虞があり、表示映像が一時的に乱れるという問題が生じる。
【００３５】
そこで、図２に示すように、次のフレーム表示期間に移行する直前に、上記電源電圧安定期間を有するトレーニング期間ＴＰ２を設け、駆動制御部１１が、このトレーニング期間ＴＰ２にて階調電圧変換部１３５及び出力バッファ１３６への電源供給を再開させるようにしている。つまり、先ず、駆動制御部１１は、フレーム表示期間からデータ走査期間ＳＰ及び上記電源電圧安定期間を省いた期間を図２に示す電源停止期間Ｔ２とし、この電源停止期間Ｔ２に亘り、論理レベル０の電源スイッチ信号ＰＷ２によって階調電圧変換部１３５及び出力バッファ１３６への電源供給を停止する。そして、駆動制御部１１は、電源停止期間Ｔ２の経過後、論理レベル１の電源スイッチ信号ＰＷ２によって階調電圧変換部１３５及び出力バッファ１３６への電源供給を再開させる。これにより、次のフレーム表示期間の直前の段階で、階調電圧変換部１３５及び出力バッファ１３６を電源電圧ＶＨで動作させることが可能となる。
【００３６】
また、本発明に係る駆動装置では、電源供給を再開した際に、クロック信号が安定するまでにかかるクロック安定期間を有するトレーニング期間ＴＰ１、及び電圧値が所望の電源電圧ＶＨに到るまでにかかる電源電圧安定期間を有するトレーニング期間ＴＰ２を、図２に示すように、各フレーム表示期間の最後尾、つまりフレーム表示期間の直前に設けている。これにより、エンベデッド・クロック方式によってクロック信号を内部で生成するようにしたデータドライバを採用した場合にも、次のフレーム表示期間の先頭時点から安定したクロック信号及び所望の電源電圧で画素データの取り込みを行うことができるようになる。
【００３７】
尚、図２に示す実施例では、トレーニング期間ＴＰ１の後にトレーニング期間ＴＰ２を設けるようにしているが、図５に示すように、トレーニング期間ＴＰ１とトレーニング期間ＴＰ２とを重複させるようにしても良い。この際、図５に示すように、トレーニング期間ＴＰ１の終了時点と、トレーニング期間ＴＰ２の終了時点とを一致させるようにしても良い。これにより、図５に示すように、トレーニング期間ＴＰ１の開始時点が遅れ、その分だけ電源停止期間Ｔ１を長くすることができるので、図２に示す駆動を行った場合に比して電力消費量を低減することが可能となる。
【符号の説明】
【００３８】
１１            駆動制御部
１３            データドライバ
２０            表示デバイス
１３０          ＣＤＲ
１３１、１３２  電源スイッチ
１３３          シフトレジスタ
１３４          データラッチ
１３５          階調電圧変換部
１３６          出力バッファ
【図１】
2015102594.tif 000003
【図２】
2015102594.tif 000004
【図３】
2015102594.tif 000005
【図４】
2015102594.tif 000006
【図５】
2015102594.tif 000007