(57)【要約】【課題】ブリッジ型整流回路の整流素子として用いる自律型の同期整流ＭＯＳＦＥＴの整流装置のチャタリングを防止する。【解決手段】整流装置１３２は、ブリッジ型の整流回路のハイサイドおよびロウサイドにそれぞれ接続されるものである。整流装置１３２は、負極側主端子ＴＬから正極側主端子ＴＨへと整流電流を流すＭＯＳＦＥＴ１０１と、ＭＯＳＦＥＴ１０１をオンオフ制御するゲートドライバ１０５と、０Ｖよりも大きな基準電圧ＶＲＥＦと正極側主端子ＴＨから負極側主端子ＴＬへの電圧とを比較した比較信号Ｖｃｏｍｐを生成するコンパレータ１０３とを備える。コンパレータ１０３は、比較信号Ｖｃｏｍｐをゲートドライバ１０５に出力することにより、正極側主端子ＴＨから負極側主端子ＴＬへの電圧が基準電圧ＶＲＥＦ以下ならばＭＯＳＦＥＴ１０１をオンさせる。【選択図】図１
2015111969.tif 000002
【特許請求の範囲】
【請求項１】
直流端子がエネルギ蓄積部に、交流端子が交流電源に接続されるブリッジ型の整流回路のハイサイドおよびロウサイドにそれぞれ接続される整流装置であって、
負極側主端子から正極側主端子へと整流電流を流すＭＯＳＦＥＴと、
前記ＭＯＳＦＥＴをオンオフ制御するゲートドライバと、
０Ｖよりも大きな基準電圧と前記ＭＯＳＦＥＴの前記正極側主端子から前記負極側主端子への主端子間電圧とを比較した比較信号を生成して前記ゲートドライバに出力することにより、前記主端子間電圧が前記基準電圧以下ならば前記ＭＯＳＦＥＴをオンさせる比較部と、
を備えることを特徴とする整流装置。
【請求項２】
前記基準電圧は、前記エネルギ蓄積部の動作範囲の最小電圧の半分未満かつ０Ｖよりも大きい、
ことを特徴とする請求項１に記載の整流装置。
【請求項３】
前記比較部は、前記主端子間電圧が前記基準電圧以下であるか否かを比較するコンパレータである、
ことを特徴とする請求項１に記載の整流装置。
【請求項４】
前記コンパレータは、自身の第１入力端子と第２入力端子との間が前記基準電圧以下であるか否かを直接に比較するように回路バランスを変えて構成される、
ことを特徴とする請求項３に記載の整流装置。
【請求項５】
前記基準電圧を発生する基準電圧発生部を更に備え、
前記コンパレータの第１入力端子は、前記負極側主端子に前記基準電圧発生部を介して接続され、
前記コンパレータの第２入力端子は、前記正極側主端子に接続される、
ことを特徴とする請求項３に記載の整流装置。
【請求項６】
前記基準電圧発生部は、前記比較部に供給される電源電圧を抵抗分圧することにより前記基準電圧を発生する、
ことを特徴とする請求項５に記載の整流装置。
【請求項７】
前記基準電圧発生部は、バンドギャップリファレンス回路を含んで構成される、
ことを特徴とする請求項５に記載の整流装置。
【請求項８】
前記基準電圧発生部は、抵抗を含んで構成され、前記抵抗の両端電圧が前記エネルギ蓄積部の動作範囲の最小電圧の半分以下かつ０Ｖよりも大きくなる、
ことを特徴とする請求項５に記載の整流装置。
【請求項９】
前記基準電圧発生部は、１または複数のダイオードの直列接続を含んで構成され、
各前記ダイオードの順方向電圧の合計は、前記エネルギ蓄積部の最小電圧の半分以下である、
ことを特徴とする請求項５に記載の整流装置。
【請求項１０】
前記比較部は、判定用ＭＯＳＦＥＴを含んで構成され、
前記判定用ＭＯＳＦＥＴのソース端子は。前記負極側主端子に接続され、
前記判定用ＭＯＳＦＥＴのゲート端子は、前記正極側主端子に接続され、
前記判定用ＭＯＳＦＥＴのドレイン端子は、プルアップされて前記ゲートドライバの入力側に接続される、
ことを特徴とする請求項１に記載の整流装置。
【請求項１１】
前記判定用ＭＯＳＦＥＴのゲート電圧とソース電圧との差に閾値電圧を加算すると、前記エネルギ蓄積部の最小電圧の半分未満かつ０Ｖよりも大きい条件を満たす、
ことを特徴とする請求項１０に記載の整流装置。
【請求項１２】
前記比較部に供給する電源電圧を蓄えるコンデンサを更に有する、
ことを特徴とする請求項１に記載の整流装置。
【請求項１３】
前記負極側主端子から前記正極側主端子への電圧は、整流の電流が流れ始めてから流れ終わるまで、前記ＭＯＳＦＥＴのゲートをオン制御したときのオン電圧である、
ことを特徴とする請求項１に記載の整流装置。
【請求項１４】
直流端子が前記エネルギ蓄積部に、交流端子が交流電源に接続されるブリッジ型の前記整流回路と、
前記整流回路のハイサイドおよびロウサイドにそれぞれ接続される請求項１ないし請求項１２のいずれか１項に記載の整流装置と、
を備えており、
前記エネルギ蓄積部は、バッテリである、
ことを特徴とするオルタネータ。
【請求項１５】
直流端子が前記エネルギ蓄積部に、交流端子が交流電源に接続されるブリッジ型の前記整流回路と、
前記整流回路のハイサイドおよびロウサイドにそれぞれ接続される請求項１ないし請求項１２のいずれか１項に記載の整流装置と、
を備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自律型の同期整流ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の整流装置と、この整流装置を用いたオルタネータおよび電力変換装置に関する。
【背景技術】
【０００２】
自動車にて発電を行うオルタネータには、整流素子としてこれまでダイオードが用いられてきた。ダイオードは安価ではあるが、順方向電圧降下があり、損失が大きい。これに対し、近年、ダイオードに代わり、順方向電圧降下がなく０Ｖから順方向電流が立ち上がるＭＯＳＦＥＴがオルタネータ用の整流素子として使われ始めている。
【０００３】
電源装置は、交流電力の周波数が一定である。よって、電源装置の整流素子としてＭＯＳＦＥＴを用いる場合、クロックに同期させてＭＯＳＦＥＴのオン・オフ制御を行うこともできる。しかし、オルタネータは、コイルで発電される交流電力の周波数が一定ではない。よって、オルタネータの整流素子としてＭＯＳＦＥＴを用いる場合、電源装置等で用いる場合のように単にクロックに同期させるのではなく、その時々の周波数に同期させてＭＯＳＦＥＴのオン・オフ制御を行う必要がある。
そこで、ホール素子を用いてモータの位置を検知してＭＯＳＦＥＴの制御を行う方式が考えられるが、ホール素子を要するため、現状の整流素子をそのまま置き換えることができず、オルタネータを大きく変更しなければならない。
【０００４】
特許文献１の請求項１には、「カソード端子（Ｋ１）、アノード端子（Ａ１）および前記カソード端子と前記アノード端子の間に設けられている電子回路を備え、該電子回路には、逆ダイオード（Inversdiode）（Ｄ６）が組み込まれたＭＯＳトランジスタ（Ｔ１）、コンデンサ（Ｃ１）および差動増幅器（Ｔ２，Ｔ３，Ｒ１，Ｒ２，Ｒ３）が含まれていることを特徴とする、整流器回路。」と記載されている。特許文献１の段落００１８には、「整流器回路のカソード端子Ｋ１の電位が整流器回路のアノード端子Ａ１の電位より正の極性にあり、その電位差がツェナダイオードＤ４によってセットされている値を超過すると、トランジスタＴ４，Ｔ５から成る電流増幅段の入力側の電位が上昇させられる。これによって、ＭＯＳトランジスタＴ１のゲートソース間の電圧も上昇し、ＭＯＳトランジスタＴ１のドレインとソースの間を電流が流れるようになる。」と記載されている。ここでは、特許文献１に記載された方式を自律型と呼ぶことにする。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２０１１−５０７４６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の自律型の同期整流ＭＯＳＦＥＴには、安価に整流素子（整流装置）を提供できるメリットがある。しかし、ＭＯＳＦＥＴがオンとオフとを繰り返すチャタリングが問題となる。
【０００７】
チャタリングは、具体的には、次のように引き起こされる。整流動作の開始時にＭＯＳＦＥＴをオンに制御するとき、まず、高抵抗の内蔵ダイオードに電流が流れてオン電圧が大きくなる。オン電圧がＭＯＳＦＥＴをオンする判定基準に達すると、ＭＯＳＦＥＴがオンされて同期整流が開始する。同期整流により、低抵抗のＭＯＳＦＥＴに電流が流れてオン電圧が下がる。オン電圧が下がりすぎてＭＯＳＦＥＴをオフする判定基準に達すると、ＭＯＳＦＥＴがオフされて同期整流が終了する。同期整流の終了により、内蔵ダイオードに電流が流れてオン電圧が大きくなる。オン電圧は、ＭＯＳＦＥＴをオンする判定基準に達し、ＭＯＳＦＥＴがオンされて同期整流が開始する。このように、ＭＯＳＦＥＴのオンとオフの判定を繰り返してしまう。整流動作の終了時にＭＯＳＦＥＴをオフに制御するときも同様である。
チャタリングにより、高抵抗の内蔵ダイオードに電流が流れて電力の効率が低下する。チャタリングによりコンパレータやゲートドライバがオンとオフとを繰り返すので、自律型の整流装置の電源であるコンデンサは、大容量のものが必要となる。更に、チャタリングによるノイズが電子部品の動作に悪影響を及ぼす虞がある。
【０００８】
チャタリングを防止する方法として、チャタリングを起こす期間において、ゲートドライバの出力を固定することが考えられる。しかし、これをオルタネータの整流素子に適用しようとすると、オルタネータの幅広い周期の交流電力に対応しなければならないため、ゲートドライバの出力を固定する期間の設定が極めて困難である。
他のチャタリングを防止する方法として、チャタリングのノイズを除去する方法があるが、ノイズ除去の回路を加えなければならず、回路規模が大きくなってしまう。
【０００９】
そこで、本発明は、簡易な回路構成でチャタリングを容易に防止可能な整流装置と、この整流装置を用いたオルタネータおよび電力変換装置を提供することを課題とする。
【課題を解決するための手段】
【００１０】
前記した課題を解決する第１の発明は、直流端子がエネルギ蓄積部に、交流端子が交流電源に接続されるブリッジ型の整流回路のハイサイドおよびロウサイドにそれぞれ接続される整流装置である。整流装置は、負極側主端子から正極側主端子へと整流電流を流すＭＯＳＦＥＴと、前記ＭＯＳＦＥＴをオンオフ制御するゲートドライバと、０Ｖよりも大きな基準電圧と前記ＭＯＳＦＥＴの前記正極側主端子から前記負極側主端子への主端子間電圧とを比較した比較信号を生成して前記ゲートドライバに出力することにより、前記主端子間電圧が前記基準電圧以下ならば前記ＭＯＳＦＥＴをオンさせる比較部とを備える。
【００１１】
第２の発明は、オルタネータであり、直流端子が前記エネルギ蓄積部に、交流端子が交流電源に接続されるブリッジ型の前記整流回路と、前記整流回路のハイサイドおよびロウサイドにそれぞれ接続される前記整流装置とを備える。エネルギ蓄積部はバッテリである。
【００１２】
第３の発明は電力変換装置であり、直流端子が前記エネルギ蓄積部に、交流端子が交流電源に接続されるブリッジ型の前記整流回路と、前記整流回路のハイサイドおよびロウサイドにそれぞれ接続される前記整流装置とを備える。
その他の手段については、発明を実施するための形態のなかで説明する。
【発明の効果】
【００１３】
本発明によれば、簡易な回路構成でチャタリングを容易に防止可能な整流装置と、この整流装置を用いたオルタネータおよび電力変換装置を提供することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態における自律型の整流装置を用いたオルタネータの概略構成を示す回路図である。
【図２】第１実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置を示す回路図である。
【図３】第１実施形態における自律型の整流装置のコンパレータを示す回路図である。
【図４】第１実施形態における自律型の整流装置を用いたオルタネータのＵ相波形を示すグラフである。
【図５】第１実施形態における自律型の整流装置を用いたオルタネータの充電フェーズを示す図である。
【図６】第１実施形態における自律型の整流装置を用いたオルタネータの環流フェーズを示す図である。
【図７】第１実施形態における自律型の整流装置を用いたオルタネータの次の充電フェーズを示す図である。
【図８】小電流時におけるオルタネータのＵ相波形を示すグラフである。
【図９】第２実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置を示す回路図である。
【図１０】第３実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置を示す回路図である。
【図１１】第４実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置を示す回路図である。
【図１２】第５実施形態における自律型の整流装置を用いた電力変換装置の概略構成を示す回路図である。
【図１３】比較例の自律型の同期整流ＭＯＳＦＥＴの整流装置を示す回路図である。
【図１４】比較例の自律型の整流装置を用いたオルタネータのＵ相波形を示すグラフである。
【図１５】小電流時におけるオルタネータのＵ相波形を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、比較例と本発明の実施の形態とを各図に基づいて詳細に説明する。なお、実施形態を説明するための各図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は適宜省略する。また、以下の実施形態の説明では、特に必要なとき以外は同一又は同様な部分の説明は、適宜省略する。
【００１６】
図１は、自律型の整流装置を用いたオルタネータの概略構成を示す回路図である。このオルタネータの構成は、比較例および各実施形態において共通する。
図１に示すように、自律型の同期整流ＭＯＳＦＥＴの整流装置を用いたオルタネータ１４０は、回転子コイル１０９および固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕを含んで構成される発電部と、整流回路１３０とを備えている。
発電部は、回転子コイル１０９と、Δ結線された３本の固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕとを含んで構成される。固定子コイル１１０ｗｕ，１１０ｕｖが結線されたノードからＵ相１３１ｕの中点配線が引き出される。固定子コイル１１０ｕｖ，１１０ｖｗが結線されたノードからＶ相１３１ｖの中点配線が引き出される。固定子コイル１１０ｖｗ，１１０ｗｕが結線されたノードからＷ相１３１ｗの中点配線が引き出される。なお、各固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕの結線は、Δ結線の代わりにＹ結線としてもよく、限定されない。
【００１７】
整流回路１３０は、Ｕ相１３１ｕとＶ相１３１ｖとＷ相１３１ｗとを含んで構成され、ノードＮｕ，Ｎｖ，Ｎｗ間の三相交流を直流に整流してノードＮｐ，Ｎｎ間に流すものである。Ｕ相１３１ｕの中点配線のノードＮｕは、ハイサイド側に整流装置１３２ｕｈが接続され、ロウサイド側に整流装置１３２ｕｌが接続される。Ｖ相１３１ｖの中点配線のノードＮｖは、ハイサイド側に整流装置１３２ｖｈが接続され、ロウサイド側に整流装置１３２ｖｌが接続される。Ｗ相１３１ｗの中点配線のノードＮｗは、ハイサイド側に整流装置１３２ｗｈが接続され、ロウサイド側に整流装置１３２ｗｌが接続される。ハイサイド側の整流装置１３２ｕｈ，１３２ｖｈ，１３２ｗｈは、直流の正極側のノードＮｐを介してバッテリ１１１（エネルギ蓄積部）の正極側端子が接続される。ロウサイド側の整流装置１３２ｕｌ，１３２ｖｌ，１３２ｗｌは、直流の負極側のノードＮｎを介して、バッテリ１１１の負極側端子が接続される。
バッテリ１１１（エネルギ蓄積部）は、例えば車載用バッテリであり、その動作範囲は例えば１０．８Ｖから１４Ｖ程度である。
【００１８】
Ｕ相１３１ｕのハイサイドの整流装置１３２ｕｈは、ＭＯＳＦＥＴ１０１ｕｈと内蔵ダイオード１０２ｕｈと制御ＩＣ１０８ｕｈとコンデンサ１０７ｕｈとを含んで構成される。Ｕ相１３１ｕのロウサイドの整流装置１３２ｕｌは、同様にＭＯＳＦＥＴ１０１ｕｌと内蔵ダイオード１０２ｕｌと制御ＩＣ１０８ｕｌとコンデンサ１０７ｕｌとを含んで構成される。
Ｖ相１３１ｖのハイサイドの整流装置１３２ｖｈは、ＭＯＳＦＥＴ１０１ｖｈと内蔵ダイオード１０２ｖｈと制御ＩＣ１０８ｖｈとコンデンサ１０７ｖｈとを含んで構成される。Ｖ相１３１ｖのロウサイドの整流装置１３２ｖｌは、同様にＭＯＳＦＥＴ１０１ｖｌと内蔵ダイオード１０２ｖｌと制御ＩＣ１０８ｖｌとコンデンサ１０７ｖｌとを含んで構成される。
【００１９】
Ｗ相１３１ｗのハイサイドの整流装置１３２ｗｈは、ＭＯＳＦＥＴ１０１ｗｈと内蔵ダイオード１０２ｗｈと制御ＩＣ１０８ｗｈとコンデンサ１０７ｗｈとを含んで構成される。Ｗ相１３１ｗのロウサイドの整流装置１３２ｗｌは、同様にＭＯＳＦＥＴ１０１ｗｌと内蔵ダイオード１０２ｗｌと制御ＩＣ１０８ｗｌとコンデンサ１０７ｗｌとを含んで構成される。
なお、各相のロウサイドの整流装置１３２ｕｌ，１３２ｖｌ，１３２ｗｌは、外部から制御ＩＣ１０８ｕｌ，１０８ｖｌ，１０８ｗｌへの電源供給が容易なので、コンデンサ１０７ｕｌ，１０７ｖｌ，１０７ｗｌを用いず、外部からの電源供給としてもよい。
以下、各整流装置１３２ｕｈ〜１３２ｗｌを特に区別しないときには、比較例では整流装置１３２ｚと記載し、各実施形態では整流装置１３２，１３２ａ〜１３２ｃと記載する。
各制御ＩＣ１０８ｕｈ〜１０８ｗｌを特に区別しないときには、比較例では制御ＩＣ１０８ｚと記載し、各実施形態では制御ＩＣ１０８，１０８ａ〜１０８ｃと記載する。
各ＭＯＳＦＥＴ１０１ｕｈ〜１０１ｗｌを特に区別しないときには、単にＭＯＳＦＥＴ１０１と記載する。各内蔵ダイオード１０２ｕｈ〜１０２ｗｌを特に区別しないときには、単に内蔵ダイオード１０２と記載する。各コンデンサ１０７ｕｈ〜１０７ｗｌを特に区別しないときには、単にコンデンサ１０７と記載する。
【００２０】
図１３は、比較例の自律型の同期整流ＭＯＳＦＥＴの整流装置を示す回路図である。
図１３に示すように、比較例の自律型の同期整流ＭＯＳＦＥＴの整流装置１３２ｚは、ＭＯＳＦＥＴ１０１と、ＭＯＳＦＥＴ１０１のチップに内蔵される内蔵ダイオード１０２と、コンパレータ１０３ｚと、負基準電圧発生部１２５と、ゲートドライバ１０５と、ダイオード１０６と、コンデンサ１０７とを含んで構成される。整流装置１３２ｚは、負極側主端子ＴＬから正極側主端子ＴＨに電流を流すものである。
【００２１】
ＭＯＳＦＥＴ１０１は、オルタネータ１４０の発電部が発電する大電流を流すため、パワーＭＯＳＦＥＴが使用される。ＭＯＳＦＥＴ１０１は、ドレインが正極側主端子ＴＨに接続され、ソースが負極側主端子ＴＬに接続される。これによりＭＯＳＦＥＴ１０１の内蔵ダイオード１０２は、アノードが負極側主端子ＴＬに接続され、カソードが正極側主端子ＴＨに接続される。
コンパレータ１０３ｚは、非反転入力端子ＩＮ＋がＭＯＳＦＥＴ１０１のドレインに接続され、反転入力端子ＩＮ−が負基準電圧発生部１２５を介してＭＯＳＦＥＴ１０１のソースに接続される。コンパレータ１０３ｚの出力端子は、ゲートドライバ１０５の入力端子に接続される。コンパレータ１０３ｚの出力端子からは、比較信号Ｖｃｏｍｐが出力される。コンパレータ１０３ｚは、一般的な機能を有するコンパレータでよく、非反転入力端子ＩＮ＋と反転入力端子ＩＮ−との間の電圧ΔＶから、比較信号Ｖｃｏｍｐを生成するものである。これによりコンパレータ１０３ｚは、負極側主端子ＴＬの電圧Ｖ１に負基準電圧発生部１２５の電圧を加算した電圧と、正極側主端子ＴＨの電圧Ｖ２との比較結果を出力する。コンパレータ１０３ｚは、性能的には高精度ものが望ましい。
【００２２】
ゲートドライバ１０５の出力端子は、ＭＯＳＦＥＴ１０１のゲート端子に接続される。ゲートドライバ１０５は、ゲート電圧Ｖｇｓを出力する。
ダイオード１０６は、正極側主端子ＴＨからコンデンサ１０７の正極側端子への向きに接続される。コンデンサ１０７の正極側端子は、コンパレータ１０３ｚとゲートドライバ１０５の電源端子に接続されて、直流電力を供給する。ゲートドライバ１０５は、１段または２段のＣＭＯＳ（Complementary MOS）の簡単な回路構成であり、一般的なゲートドライバである。
【００２３】
負基準電圧発生部１２５は、ＭＯＳＦＥＴ１０１のソースに対し、コンパレータ１０３ｚの反転入力端子ＩＮ−に負の基準電圧を与える。しかし、これに限られず、整流装置１３２ｚが負基準電圧発生部１２５を備えず、コンパレータ１０３ｚの反転入力端子ＩＮ−は、ＭＯＳＦＥＴ１０１のソースに直接接続されてもよい。
【００２４】
制御ＩＣ１０８ｚは、コンパレータ１０３ｚと、負基準電圧発生部１２５と、ゲートドライバ１０５と、ダイオード１０６とを含んで構成される。
【００２５】
コンデンサ１０７は、制御ＩＣ１０８ｚが駆動するための電源を供給するものである。コンデンサ１０７を電源に用いることで、整流装置１３２ｚの端子数は２個となり、オルタネータ１４０に用いられる従来の整流ダイオードの端子と互換性を持たせることができる。これにより、従来の整流ダイオードを整流装置１３２ｚに置き換えて、オルタネータ１４０の性能を向上させることができる。
【００２６】
図１に示すオルタネータ１４０の各相のハイサイド側は、整流装置１３２ｚの正極側主端子ＴＨが、ノードＮｐを介してバッテリ１１１の正極側端子に接続される。整流装置１３２ｚの負極側主端子ＴＬが、各相の中点配線であるノードＮｕ，Ｎｖ，Ｎｗに接続される。
各相のロウサイド側は、整流装置１３２ｚの正極側主端子ＴＨが、各相の中点配線であるノードＮｕ，Ｎｖ，Ｎｗに接続される。整流装置１３２ｚの負極側主端子ＴＬが、ノードＮｎを介してバッテリ１１１の負極側端子に接続される。
【００２７】
図１４（ａ）〜（ｇ）は、比較例の自律型の整流装置１３２ｚを用いたオルタネータ１４０のＵ相１３１ｕの波形を示すグラフである。図１４（ａ）〜（ｇ）の横軸は、共通する時間ｔを示している。
図１４（ａ）は、Ｕ相１３１ｕの中点配線（ノードＮｕ）の電圧Ｖｕの波形を示すグラフである。
図１４（ｂ）は、ハイサイド側の整流装置１３２ｕｈのコンパレータ１０３ｚの比較信号ＶｃｏｍｐＨの波形を示すグラフである。
図１４（ｃ）は、ハイサイド側の整流装置１３２ｕｈのゲートドライバ１０５のゲート電圧ＶｇｓＨの波形を示すグラフである。ゲート電圧ＶｇｓＨは、ＭＯＳＦＥＴ１０１ｕｈのソース電圧を基準としている。
図１４（ｄ）は、ハイサイド側の整流装置１３２ｕｈに流れるドレイン電流ＩｄＨを示すグラフである。
図１４（ｅ）は、ロウサイド側の整流装置１３２ｕｌのコンパレータ１０３ｚの比較信号ＶｃｏｍｐＬの波形を示すグラフである。
図１４（ｆ）は、ロウサイド側の整流装置１３２ｕｌのゲートドライバ１０５のゲート電圧ＶｇｓＬの波形を示すグラフである。ゲート電圧ＶｇｓＬは、ＭＯＳＦＥＴ１０１ｕｌのソース電圧を基準としている。
図１４（ｇ）は、ロウサイド側の整流装置１３２ｕｌに流れるドレイン電流ＩｄＬを示すグラフである。
Ｖ相１３１ｖの電圧や電流は、Ｕ相１３１ｕと位相が１２０°シフトした同一波形である。Ｗ相１３１ｗの電圧や電流は、Ｕ相１３１ｕと位相が２４０°シフトした同一波形である。
【００２８】
図１に示したオルタネータ１４０を適宜参照しつつ、各部の電圧と電流による動作を説明する。
オルタネータ１４０において、固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕの中を回転子コイル１０９が回転することで発電が行われる。このとき、固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕには、交流電力が発生する。
図１４（ａ）に示すように、固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕの交流電力により、Ｕ相１３１ｕの中点配線（ノードＮｕ）の電圧Ｖｕは、周期的に上下する。
比較例の整流装置１３２ｚは、貫通電流を防ぐために、整流の方向とは逆の方向に電流を流さないように動作している。
電圧Ｖｕが０Ｖよりも小さくなると、同期整流の開始時にＭＯＳＦＥＴ１０１ｕｌをオンに制御する前に、先ず、高抵抗の内蔵ダイオード１０２ｕｌに電流が流れてオン電圧が大きくなる。
時刻ｔ１０において、電圧Ｖｕが負の基準電圧よりも低くなり、ＭＯＳＦＥＴ１０１ｕｌをオンする判定基準に達すると、ロウサイド側の整流装置１３２ｕｌのＭＯＳＦＥＴ１０１ｕｌがオンして、同期整流が開始する。すると、低抵抗のＭＯＳＦＥＴ１０１ｕｌに電流が流れてオン電圧が下がる。オン電圧が下がりすぎると、ＭＯＳＦＥＴ１０１ｕｌをオフする判定基準に達する。ＭＯＳＦＥＴ１０１ｕｌはオフし、同期整流が終了する。これにより、内蔵ダイオード１０２ｕｌに電流が流れてオン電圧が大きくなり、ＭＯＳＦＥＴ１０１ｕｌがオンして、再び同期整流が開始する。このように、ＭＯＳＦＥＴ１０１ｕｌは、電圧Ｖｕが充分に小さくなるまで、オンとオフとを繰り返す。
時刻ｔ１１において、電圧Ｖｕが負の基準電圧よりも高くなると、ＭＯＳＦＥＴ１０１ｕｌをオフする判定基準に達すると、ロウサイド側の整流装置１３２ｕｌのＭＯＳＦＥＴ１０１ｕｌがオフして、同期整流が終了する。すると、内蔵ダイオード１０２ｕｌに電流が流れてオン電圧が大きくなり、ＭＯＳＦＥＴ１０１ｕｌがオンして、再び同期整流が開始する。このように、ＭＯＳＦＥＴ１０１ｕｌは、電圧Ｖｕが充分に大きくなるまで、オンとオフとを繰り返す。
時刻ｔ１２において、電圧Ｖｕが、電圧ＶＢから負の基準電圧を減算した閾値よりも高くなったときも、ハイサイド側の整流装置１３２ｕｕのＭＯＳＦＥＴ１０１ｕｈが、同様にオンとオフとを繰り返す。
時刻ｔ１３において、電圧Ｖｕが、電圧ＶＢから負の基準電圧を減算した閾値よりも低くなったときも、ハイサイド側の整流装置１３２ｕｌのＭＯＳＦＥＴ１０１ｕｌが、同様にオンとオフとを繰り返す。
【００２９】
図１４（ｂ）に示すように、比較信号ＶｃｏｍｐＨは、時刻ｔ１２以前はＨレベルであり、時刻ｔ１２以降暫くはＬレベルとＨレベルとを繰り返したのち、Ｌレベルで安定する。比較信号ＶｃｏｍｐＨは、時刻ｔ１３以降暫くは、ＬレベルとＨレベルとを繰り返したのち、Ｈレベルで安定する。
図１４（ｃ）に示すように、ゲート電圧ＶｇｓＨは、時刻ｔ１２以前はＬレベルであり、時刻ｔ１２以降暫くはＨレベルとＬレベルとを繰り返したのち、Ｈレベルで安定する。ゲート電圧ＶｇｓＨは、時刻ｔ１３以降暫くは、ＨレベルとＬレベルとを繰り返したのち、Ｌレベルで安定する。ゲート電圧ＶｇｓＨがＨレベルのとき、ＭＯＳＦＥＴ１０１ｕｈは同期整流を行う。
【００３０】
図１４（ｄ）に示すように、ドレイン電流ＩｄＨは、図１４（ａ）に示す電圧Ｖｕが、バッテリ１１１の電圧ＶＢを超えたときに流れる。
【００３１】
図１４（ｅ）に示すように、比較信号ＶｃｏｍｐＬは、時刻ｔ１０以前はＨレベルであり、時刻ｔ１０以降暫くはＬレベルとＨレベルとを繰り返したのち、Ｌレベルで安定する。比較信号ＶｃｏｍｐＬは、時刻ｔ１１以降暫くは、ＬレベルとＨレベルとを繰り返したのち、Ｈレベルで安定する。
図１４（ｆ）に示すように、ゲート電圧ＶｇｓＨは、時刻ｔ１０以前はＬレベルであり、時刻ｔ１０以降暫くは、ＨレベルとＬレベルとを繰り返したのち、Ｈレベルで安定する。ゲート電圧ＶｇｓＨは、時刻ｔ１１以降暫くは、ＬレベルとＨレベルとを繰り返したのち、Ｌレベルで安定する。ゲート電圧ＶｇｓＨがＨレベルのとき、ＭＯＳＦＥＴ１０１ｕｈは同期整流を行う。
図１４（ｇ）に示すように、ドレイン電流ＩｄＬは、図１４（ａ）に示す電圧Ｖｕが、０Ｖよりも小さくなったときに流れる。
【００３２】
図１５（ａ）〜（ｇ）は、小電流時におけるオルタネータのＵ相波形を示すグラフである。図１５（ａ）〜（ｇ）の横軸は、共通する時間ｔを示している。
図１５（ａ）は、Ｕ相１３１ｕの中点配線（ノードＮｕ）の電圧Ｖｕの波形を示すグラフである。
図１５（ｂ）は、ハイサイド側の整流装置１３２ｕｈのコンパレータ１０３ｚの比較信号ＶｃｏｍｐＨの波形を示すグラフである。
図１５（ｃ）は、ハイサイド側の整流装置１３２ｕｈのゲートドライバ１０５のゲート電圧ＶｇｓＨの波形を示すグラフである。ゲート電圧ＶｇｓＨは、ＭＯＳＦＥＴ１０１ｕｈのソース電圧を基準としている。
図１５（ｄ）は、ハイサイド側の整流装置１３２ｕｈに流れるドレイン電流ＩｄＨを示すグラフである。
【００３３】
図１５（ｅ）は、ロウサイド側の整流装置１３２ｕｌのコンパレータ１０３ｚの比較信号ＶｃｏｍｐＬの波形を示すグラフである。
図１５（ｆ）は、ロウサイド側の整流装置１３２ｕｌのゲートドライバ１０５のゲート電圧ＶｇｓＬの波形を示すグラフである。ゲート電圧ＶｇｓＬは、ＭＯＳＦＥＴ１０１ｕｌのソース電圧を基準としている。
図１５（ｇ）は、ロウサイド側の整流装置１３２ｕｌに流れるドレイン電流ＩｄＬを示すグラフである。
【００３４】
図１５（ａ）〜（ｇ）の基本的な動作は、図１４（ａ）〜（ｇ）と同じである。しかし、図１４（ｄ）の場合と比べると、図１５（ｄ）に示すドレイン電流ＩｄＨは小さい。図１４（ｇ）の場合と比べると、図１５（ｇ）に示すドレイン電流ＩｄＬは小さい。
例えば、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈを流れるドレイン電流ＩｄＨは、Ｖ相１３１ｖのロウサイドのＭＯＳＦＥＴ１０１ｖｌから流れる電流と、Ｗ相１３１ｗのロウサイドのＭＯＳＦＥＴ１０１ｗｌから流れる電流とから成る。これらの電流が小さいと、両電流が時間的に連続せず、よってＭＯＳＦＥＴ１０１ｕｈにドレイン電流ＩｄＨが流れない期間が生じる。
【００３５】
図１５（ｄ）に示すように、時刻ｔ２４〜ｔ２５において、Ｖ相１３１ｖのロウサイドのＭＯＳＦＥＴ１０１ｖｌから流れる電流が、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈをドレイン電流ＩｄＨとなる。
時刻ｔ２５〜ｔ２６において、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈにドレイン電流ＩｄＨが流れない。
時刻ｔ２６〜ｔ２７において、Ｗ相１３１ｗのロウサイドのＭＯＳＦＥＴ１０１ｗｌから流れる電流が、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈをドレイン電流ＩｄＨとなる。
【００３６】
図１５（ｇ）に示すＵ相１３１ｕのロウサイドのＭＯＳＦＥＴ１０１ｕｌを流れるドレイン電流ＩｄＬも同様に、Ｖ相１３１ｖのハイサイドのＭＯＳＦＥＴ１０１ｖｈから流れる電流と、Ｗ相１３１ｗのハイサイドのＭＯＳＦＥＴ１０１ｗｈから流れる電流とから成る。これらの電流が小さいと、両電流が時間的に連続せず、よってＭＯＳＦＥＴ１０１ｕｌにドレイン電流ＩｄＬが流れない期間が生じる。
時刻ｔ２０〜ｔ２１において、Ｖ相１３１ｖのハイサイドのＭＯＳＦＥＴ１０１ｖｈから流れる電流が、Ｕ相１３１ｕのロウサイドのＭＯＳＦＥＴ１０１ｕｌのドレイン電流ＩｄＬとなる。
時刻ｔ２１〜ｔ２２において、Ｕ相１３１ｕのロウサイドのＭＯＳＦＥＴ１０１ｕｌにドレイン電流ＩｄＬが流れない。
時刻ｔ２２〜ｔ２３において、Ｗ相１３１ｗのハイサイドのＭＯＳＦＥＴ１０１ｗｈから流れる電流が、Ｕ相１３１ｕのロウサイドのＭＯＳＦＥＴ１０１ｕｌのドレイン電流ＩｄＬとなる。
【００３７】
図１５（ａ）に示すように、時刻ｔ２０以前において、電圧Ｖｕは、電圧ＶＢ以下かつ０Ｖ以上である。
時刻ｔ２０〜ｔ２１において、電圧Ｖｕは、０Ｖ未満である。ロウサイドのＭＯＳＦＥＴ１０１ｕｌは、同期整流を行う。
時刻ｔ２１〜ｔ２２において、電圧Ｖｕは、再び電圧ＶＢ以下かつ０Ｖ以上となる。ロウサイドのＭＯＳＦＥＴ１０１ｕｌは、同期整流を終了する。
時刻ｔ２２〜ｔ２３において、電圧Ｖｕは、再び０Ｖ未満となる。ロウサイドのＭＯＳＦＥＴ１０１ｕｌは、同期整流を行う。
【００３８】
時刻ｔ２３〜ｔ２４において、電圧Ｖｕは、電圧ＶＢ以下かつ０Ｖ以上である。
時刻ｔ２４〜ｔ２５において、電圧Ｖｕは、電圧ＶＢ以上である。ハイサイドのＭＯＳＦＥＴ１０１ｕｈは、同期整流を行う。
時刻ｔ２５〜ｔ２６において、電圧Ｖｕは、再び電圧ＶＢ以下かつ０Ｖ以上となる。ハイサイドのＭＯＳＦＥＴ１０１ｕｈは、同期整流を停止する。
時刻ｔ２６〜ｔ２７において、電圧Ｖｕは、再び電圧ＶＢ以上となる。ハイサイドのＭＯＳＦＥＴ１０１ｕｈは、同期整流を行う。
時刻ｔ２７以降において、電圧Ｖｕは、電圧ＶＢ以下かつ０Ｖ以上となる。
【００３９】
図１５（ｂ）に示すように、比較信号ＶｃｏｍｐＨは、時刻ｔ２４以前ではＨレベルである。比較信号ＶｃｏｍｐＨは、時刻ｔ２４〜ｔ２５においてＬレベルとなり、時刻ｔ２５〜ｔ２６においてＨレベルとなり、時刻ｔ２６〜ｔ２７においてＬレベルとなり、時刻ｔ２７以降はＨレベルとなる。
図１５（ｃ）に示すように、ゲート電圧ＶｇｓＨは、時刻ｔ２４以前ではＬレベルである。ゲート電圧ＶｇｓＨは、時刻ｔ２４〜ｔ２５においてＨレベルとなり、時刻ｔ２５〜ｔ２６においてＬレベルとなり、時刻ｔ２６〜ｔ２７においてＨレベルとなり、時刻ｔ２７以降はＬレベルとなる。
【００４０】
図１５（ｅ）に示すように、比較信号ＶｃｏｍｐＬは、時刻ｔ２０以前ではＨレベルである。比較信号ＶｃｏｍｐＬは、時刻ｔ２０〜ｔ２１においてＬレベルとなり、時刻ｔ２１〜ｔ２２においてＨレベルとなり、時刻ｔ２２〜ｔ２３においてＬレベルとなり、時刻ｔ２３以降はＨレベルとなる。
【００４１】
図１５（ｆ）に示すように、ゲート電圧ＶｇｓＬは、時刻ｔ２０以前ではＬレベルである。ゲート電圧ＶｇｓＬは、時刻ｔ２０〜ｔ２１においてＨレベルとなり、時刻ｔ２１〜ｔ２２においてＬレベルとなり、時刻ｔ２２〜ｔ２３においてＨレベルとなり、時刻ｔ２３以降はＬレベルとなる。
【００４２】
このように、コンパレータ１０３ｚが出力する比較信号ＶｃｏｍｐＨ，ＶｃｏｍｐＬやゲート電圧ＶｇｓＨ，ＶｇｓＬが、１回の整流動作で複数回上下すると、コンデンサ１０７が蓄えたエネルギ（電荷）を消費してしまう。その結果コンデンサ１０７をより大容量のものとしなければならず、実装面積が増大し、整流装置１３２ｚのコストが増大する。
【００４３】
以下、比較例の整流装置１３２ｚにおいて、チャタリングがどのように発生するかについて説明する。
整流装置１３２ｚが整流動作を開始するとき、ＭＯＳＦＥＴ１０１はオフ状態であり、内蔵ダイオード１０２に整流電流が流れ始める。整流装置１３２ｚのオン電圧には、内蔵ダイオード１０２の順方向電圧降下（約０．７Ｖ）で決まる大きな電圧が現れる。その後、ＭＯＳＦＥＴ１０１がオンし、整流電流は低抵抗のＭＯＳＦＥＴ１０１を流れる。整流装置１３２ｚのオン電圧は、ＭＯＳＦＥＴ１０１の低いオン抵抗で決まる電圧へ急激に小さくなる。このとき、再度ＭＯＳＦＥＴ１０１がオフする判定基準を満たすとＭＯＳＦＥＴ１０１はオフする。ＭＯＳＦＥＴ１０１がオフすると、内蔵ダイオード１０２に整流電流が流れて、整流装置１３２ｚのオン電圧は、内蔵ダイオード１０２で決まる大きな電圧となる。このように、整流装置１３２ｚは、ＭＯＳＦＥＴ１０１のオンとオフとを繰り返すので、チャタリングが発生する。
【００４４】
整流装置１３２ｚが整流動作を終了する直前において、ＭＯＳＦＥＴ１０１はオン状態である。整流装置１３２ｚのオン電圧は、ＭＯＳＦＥＴ１０１の低いオン抵抗で決まる小さな電圧である。整流装置１３２ｚが整流動作を終了するとき、整流電流がＭＯＳＦＥＴ１０１を流れている状態で、ＭＯＳＦＥＴ１０１をオフする。ＭＯＳＦＥＴ１０１をオフすると、整流の電流は、内蔵ダイオード１０２に流れる。整流装置１３２ｚのオン電圧は、内蔵ダイオード１０２で決まる大きな電圧へと急激に変わる。整流装置１３２ｚのオン電圧が大きくなり、ＭＯＳＦＥＴ１０１がオンする判定基準を満たすと、ＭＯＳＦＥＴ１０１はオンして、再び整流電流が流れる。ＭＯＳＦＥＴ１０１がオンすると、整流装置１３２ｚのオン電圧は、ＭＯＳＦＥＴ１０１の低いオン抵抗で決まる小さな電圧に変化する。整流装置１３２ｚのオン電圧がＭＯＳＦＥＴ１０１がオフする判定基準を満たすと、ＭＯＳＦＥＴ１０１は再びオフする。
このように、整流装置１３２ｚは、ＭＯＳＦＥＴ１０１のオフとオンの判定を繰り返すので、チャタリングが発生する。
【００４５】
図２は、第１実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置を示す回路図である。
図２に示すように、第１実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置１３２は、正極側主端子ＴＨと負極側主端子ＴＬの２つの端子と、ＭＯＳＦＥＴ１０１と、ＭＯＳＦＥＴ１０１のチップに内蔵される内蔵ダイオード１０２と、コンパレータ１０３と、ゲートドライバ１０５と、ダイオード１０６と、コンデンサ１０７とを含んで構成されている。
【００４６】
ＭＯＳＦＥＴ１０１は、オルタネータ１４０の発電部が発電する大電流を流すため、パワーＭＯＳＦＥＴが使用される。ＭＯＳＦＥＴ１０１は、ドレインが正極側主端子ＴＨに接続され、ソースが負極側主端子ＴＬに接続される。これによりＭＯＳＦＥＴ１０１の内蔵ダイオード１０２は、アノードが負極側主端子ＴＬに接続され、カソードが正極側主端子ＴＨに接続される。
コンパレータ１０３（比較部）は、非反転入力端子ＩＮ＋がＭＯＳＦＥＴ１０１のドレインに接続され、反転入力端子ＩＮ−が直接にＭＯＳＦＥＴ１０１のソースに接続される。コンパレータ１０３の出力端子は、ゲートドライバ１０５の入力端子に接続される。コンパレータ１０３の出力端子からは、比較信号Ｖｃｏｍｐが出力される。コンパレータ１０３は、回路バランスで判定レベルを変えることにより、非反転入力端子ＩＮ＋と反転入力端子ＩＮ−とを直接比較し、電圧ΔＶが基準電圧ＶＲＥＦ以下であるか否かを判定した比較信号Ｖｃｏｍｐを生成するものである。コンパレータ１０３は、負極側主端子ＴＬの電圧Ｖ１に基準電圧ＶＲＥＦを加算した電圧（Ｖ１＋ＶＲＥＦ）と、正極側主端子ＴＨの電圧Ｖ２との比較結果を出力する。コンパレータ１０３の性能は、高精度であることが望ましい。コンパレータ１０３は更に、オン判定とオフ判定にヒステリシスを持たせてもよい。これにより、チャタリング防止効果を更に高めることができる。
基準電圧ＶＲＥＦは、バッテリ１１１の動作範囲の最小電圧の半分未満かつ０Ｖよりも大きくなるように設定される。これにより、図１に示す制御回路１３０の貫通電流を防ぐことができる。
【００４７】
ゲートドライバ１０５の出力端子は、ＭＯＳＦＥＴ１０１のゲート端子に接続される。ゲートドライバ１０５は、ゲート電圧Ｖｇｓを出力する。ダイオード１０６は、正極側主端子ＴＨからコンデンサ１０７の正極側端子への向きに接続される。コンデンサ１０７の正極側端子は、コンパレータ１０３とゲートドライバ１０５の電源端子に接続されて、直流電力を供給する。ゲートドライバ１０５は、１段または２段のＣＭＯＳの簡単な回路構成であり、一般的なゲートドライバである。
【００４８】
制御ＩＣ１０８は、コンパレータ１０３と、ゲートドライバ１０５と、ダイオード１０６とを含んで構成され、かつ単一のシリコンチップから成る。このように、ワンチップのＩＣとすることで、低コスト・底面積・高ノイズ耐性のメリットが得られる。
【００４９】
コンデンサ１０７は、制御ＩＣ１０８が駆動するための電源を供給するものである。コンデンサ１０７を電源に用いることで、整流装置１３２の端子数は２個となり、オルタネータ１４０に用いられる従来の整流ダイオードの端子と互換性を持たせることができる。これにより、従来の整流ダイオードを整流装置１３２に置き換えて、オルタネータ１４０の性能を向上させることができる。コンデンサ１０７に代えて、端子を１個追加して、外部電源から制御ＩＣ１０８の電源を供給してもよい。こうすることで、より安定した電源を供給することができる。
【００５０】
この整流装置１３２がチャタリングを起こすと、コンパレータ１０３が出力する比較信号Ｖｃｏｍｐや、ゲートドライバ１０５が出力するゲート電圧Ｖｇｓが振動する。これにより、コンデンサ１０７が蓄えたエネルギ（電荷）を消費してしまい、制御ＩＣ１０８が動作しなくなる虞がある。チャタリングが発生しても、制御ＩＣ１０８に確実に電源を供給するためには、コンデンサ１０７をより大容量のものとしなければならず、実装面積が増大し、整流装置１３２のコストが増大する。
第１実施形態の整流装置１３２は、チャタリングを防止することによりコンデンサ１０７を小容量にしても、制御ＩＣ１０８に電源を供給することが可能となり、小面積・低コストの整流装置１３２を実現できるようになる。更に、電圧および電流の振動に起因したノイズの発生を抑制することができる。
【００５１】
整流装置１３２は更に、ＭＯＳＦＥＴ１０１と並列にサージ吸収用のダイオードを接続してもよい。このように構成することで、整流装置１３２は、サージ吸収機能を備えることができる。
なお、整流装置１３２は、コンパレータ１０３の非反転入力端子ＩＮ＋を負極側主端子ＴＬに接続し、反転入力端子ＩＮ−を正極側主端子ＴＨに接続してもよい。すなわち、第１実施形態とは逆極性の比較信号Ｖｃｏｍｐを出力するように構成してもよい。この場合には、ゲートドライバ１０５は、入力信号を反転せずにゲート電圧を出力するように構成する。
【００５２】
図３は、第１実施形態における自律型の整流装置のコンパレータを示す回路図である。
コンパレータ１０３は、定電流回路１２２と、ＰＭＯＳ１１，１２，１３，１４，１５と、ＮＭＯＳ２１，２２，２３とを備えている。コンパレータ１０３のＶＣＣ端子とＧＮＤ端子との間には電源が供給されて動作する。コンパレータ１０３は、非反転入力端子ＩＮ＋と反転入力端子ＩＮ−との間の電圧ΔＶが、基準電圧ＶＲＥＦ以下であるか否かを判定するものである。
ＰＭＯＳ１１，１２，１３は、ミラー回路を構成する。すなわち、ＰＭＯＳ１１，１２，１３のドレインは、ＶＣＣ端子に接続される。ＰＭＯＳ１１，１２，１３のゲートとＰＭＯＳ１１のソースは、それぞれ接続されて、定電流回路１２２に接続される。この定電流回路１２２は、ＰＭＯＳ１１，１２，１３のゲートとＰＭＯＳ１１のソースの接続ノードからＧＮＤ端子に向けて電流を流すように接続される。
ＰＭＯＳ１４，１５のドレインは、ＰＭＯＳ１２のソースに接続される。ＰＭＯＳ１２，１４，１５のバックゲートは、ＶＣＣ端子に接続される。ＰＭＯＳ１４のゲートは、反転入力端子ＩＮ−が接続される。ＰＭＯＳ１５のゲートは、非反転入力端子ＩＮ＋が接続される。ＰＭＯＳ１４のソースは、ＮＭＯＳ２１のソースと、ＮＭＯＳ２１，２２のゲートに接続される。ＰＭＯＳ１５のソースは、ＮＭＯＳ２２のソースと、ＮＭＯＳ２３のゲートに接続される。ＮＭＯＳ２１，２２，２３のドレインは、ＧＮＤ端子に接続される。
ＰＭＯＳ１３のソースとＮＭＯＳ２３のソースとは、ＯＵＴ端子に接続される。
【００５３】
以下、コンパレータ１０３の動作を説明する。
定電流回路１２２がＰＭＯＳ１１を流れる電流を決定する。ＰＭＯＳ１１，１２，１３が作るミラー回路により、ＰＭＯＳ１２，１３には、ＰＭＯＳ１１とのチャネル幅の比に応じた定電流が流れる。ＰＭＯＳ１２に流れる電流は、ＰＭＯＳ１５に流れる電流Ｉｉｎ＋とＰＭＯＳ１４に流れる電流Ｉｉｎ−とに分流する。
コンパレータ１０３の非反転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧よりも高くなると、ＰＭＯＳ１５に流れる電流Ｉｉｎ＋よりもＰＭＯＳ１４に流れる電流Ｉｉｎ−の方が大きくなる。ＰＭＯＳ１４に流れる電流Ｉｉｎ−がＮＭＯＳ２１に流れることにより、ＮＭＯＳ２１は、オンする。ＮＭＯＳ２１と同じゲート電圧が印加されるＮＭＯＳ２２もオンする。ＮＭＯＳ２２のオンにより、ＮＭＯＳ２３のゲート電圧が下がり、オフする。その結果、ＰＭＯＳ１３からＯＵＴ端子へと電流Ｉｏｎ＿ｏｕｔが流れ、ＯＵＴ端子には、Ｈレベルの電圧が生じる。
反対に、コンパレータ１０３の非反転入力端子ＩＮ＋の電圧が反転入力端子ＩＮ−の電圧よりも低くなると、ＰＭＯＳ１５に流れる電流Ｉｉｎ＋よりもＰＭＯＳ１４に流れる電流Ｉｉｎ−が小さくなる。ＮＭＯＳ２１に流れる電流Ｉｉｎ＋も小さくなり、ＮＭＯＳ２１はオフする。ＮＭＯＳ２１と同じゲート電圧が印加されるＮＭＯＳ２２もオフする。ＮＭＯＳ２２のオフにより、ＮＭＯＳ２３のゲート電圧が上がり、オンする。その結果、ＯＵＴ端子からＮＭＯＳ２３へと電流Ｉｏｆｆ＿ｏｕｔが流れ、ＯＵＴ端子には、Ｌレベルの電圧が生じる。
【００５４】
図３に示すコンパレータ１０３において、ＯＵＴ端子に高電圧が出力されるときにＰＭＯＳ１３からＯＵＴ端子へと流れる電流Ｉｏｎ＿ｏｕｔよりも、ＯＵＴ端子にＬレベル電圧が出力されるときにＯＵＴ端子からＮＭＯＳ２３へと流れる電流Ｉｏｆｆ＿ｏｕｔを大きくすることで、コンパレータ１０３の判定レベルを、基準電圧ＶＲＥＦ分だけずらすことができる。
【００５５】
電流Ｉｏｎ＿ｏｕｔよりも電流Ｉｏｆｆ＿ｏｕｔを大きくするには、ＰＭＯＳ１３のチャネル幅を小さくするか、ＰＭＯＳ１３のチャネル長を大きくするか、ＮＭＯＳ２３のチャネル幅を大きくするか、ＮＭＯＳ２３のチャネル長を小さくすることが考えられる。または、電流Ｉｏｎ＿ｏｕｔの経路かつ、電流Ｉｏｆｆ＿ｏｕｔの経路以外の位置に、ＰＭＯＳ１３に対して直列に抵抗を設けてもよい。
【００５６】
別の方法として、図３に示すコンパレータ１０３において、非反転入力端子ＩＮ＋の電圧と反転入力端子ＩＮ−が等しいときに、非反転入力端子ＩＮ＋がゲートに接続されたＰＭＯＳ１５に流れる電流Ｉｉｎ＋よりも反転入力端子ＩＮ−がゲートに接続されたＰＭＯＳ１４に流れる電流Ｉｉｎ−を小さくすることで、コンパレータ１０３の判定レベルを、基準電圧ＶＲＥＦ分だけずらすことができる。
【００５７】
電流Ｉｉｎ＋よりも電流Ｉｉｎ−を小さくするには、ＰＭＯＳ１４のチャネル幅をＰＭＯＳ１５のチャネル幅より小さくするか、ＰＭＯＳ１４のチャネル長をＰＭＯＳ１５のチャネル長より大きくするか、ＮＭＯＳ２１のチャネル幅をＮＭＯＳ２２のチャネル幅より小さくするか、ＮＭＯＳ２１のチャネル長をＮＭＯＳ２２のチャネル長より大きくすることが考えられる。または、電流Ｉｉｎ−の経路かつ電流Ｉｉｎ＋の経路以外の位置に、ＰＭＯＳ１４またはＮＭＯＳ２１と直列に抵抗を設けてもよい。
【００５８】
図４（ａ）〜（ｇ）は、第１実施形態における自律型の整流装置１３２を用いたオルタネータ１４０のＵ相波形を示すグラフである。図４（ａ）〜（ｇ）は、図１４（ａ）〜（ｇ）に示した比較例のグラフに対応している。図４（ａ）〜（ｇ）の横軸は、共通する時間ｔを示している。
図４（ａ）は、Ｕ相１３１ｕの中点配線（ノードＮｕ）の電圧Ｖｕの波形を示すグラフである。
図４（ｂ）は、ハイサイド側の整流装置１３２ｕｈのコンパレータ１０３ｚの比較信号ＶｃｏｍｐＨの波形を示すグラフである。
図４（ｃ）は、ハイサイド側の整流装置１３２ｕｈのゲートドライバ１０５のゲート電圧ＶｇｓＨの波形を示すグラフである。ゲート電圧ＶｇｓＨは、ＭＯＳＦＥＴ１０１ｕｈのソース電圧を基準としている。
図４（ｄ）は、ハイサイド側の整流装置１３２ｕｈに流れるドレイン電流ＩｄＨを示すグラフである。
図４（ｅ）は、ロウサイド側の整流装置１３２ｕｌのコンパレータ１０３の比較信号ＶｃｏｍｐＬの波形を示すグラフである。
図４（ｆ）は、ロウサイド側の整流装置１３２ｕｌのゲートドライバ１０５のゲート電圧ＶｇｓＬの波形を示すグラフである。ゲート電圧ＶｇｓＬは、ＭＯＳＦＥＴ１０１ｕｌのソース電圧を基準としている。
図４（ｇ）は、ロウサイド側の整流装置１３２ｕｌに流れるドレイン電流ＩｄＬを示すグラフである。
【００５９】
図１に示したオルタネータ１４０を適宜参照しつつ、各部の電圧と電流による動作を説明する。
オルタネータ１４０において、固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕの中を回転子コイル１０９が回転することで発電が行われる。このとき、固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕには、交流電力が発生する。
【００６０】
図４（ａ）に示すように、固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕの交流電力により、Ｕ相１３１ｕの中点配線（ノードＮｕ）の電圧Ｖｕは、周期的に上下する。
電圧Ｖｕが基準電圧ＶＲＥＦよりも小さくなると、同期整流の開始時にＭＯＳＦＥＴ１０１ｕｌをオンに制御するとき、まず、高抵抗の内蔵ダイオード１０２ｕｌに電流が流れてオン電圧が大きくなる。
時刻ｔ３０において、電圧Ｖｕが基準電圧ＶＲＥＦよりも低くなり、ＭＯＳＦＥＴ１０１ｕｌをオンする判定基準に達すると、ロウサイド側の整流装置１３２ｕｌのＭＯＳＦＥＴ１０１ｕｌがオンする。このとき、ＭＯＳＦＥＴ１０１ｕｌには逆方向の電流が流れ、整流回路１３０の中を循環する。
時刻ｔ３１において、電圧Ｖｕが０Ｖよりも低くなると、ＭＯＳＦＥＴ１０１ｕｌには順方向の電流が流れて同期整流を開始する。
時刻ｔ３２において、電圧Ｖｕが０Ｖよりも高くなると、ＭＯＳＦＥＴ１０１ｕｌには逆方向の電流が流れ、整流回路１３０の中を循環する。
時刻ｔ３３において、電圧Ｖｕが基準電圧ＶＲＥＦよりも高くなり、ＭＯＳＦＥＴ１０１ｕｌをオフする判定基準に達すると、ロウサイド側の整流装置１３２ｕｌのＭＯＳＦＥＴ１０１ｕｌがオフする。
負極側主端子ＴＬから正極側主端子ＴＨへの電圧は、整流電流が流れ始めてから流れ終わるまで、ＭＯＳＦＥＴ１０１ｕｌのゲートをオン制御したときのオン電圧である。
【００６１】
時刻ｔ３４〜ｔ３７においても、時刻ｔ３０〜ｔ３３と同様である。
時刻ｔ３４において、電圧Ｖｕが電圧ＶＢから基準電圧ＶＲＥＦを減算した電圧（ＶＢ−ＶＲＥＦ）よりも高くなり、ＭＯＳＦＥＴ１０１ｕｈをオンする判定基準に達すると、ハイサイド側の整流装置１３２ｕｈのＭＯＳＦＥＴ１０１ｕｈがオンする。このとき、ＭＯＳＦＥＴ１０１ｕｈには逆方向の電流が流れ、整流回路１３０の中を循環する。
時刻ｔ３５において、電圧Ｖｕが電圧ＶＢよりも高くなると、ＭＯＳＦＥＴ１０１ｕｈには順方向の電流が流れて同期整流を開始する。
時刻ｔ３６において、電圧Ｖｕが電圧ＶＢよりも低くなると、ＭＯＳＦＥＴ１０１ｕｈには逆方向の電流が流れ、整流回路１３０の中を循環する。
時刻ｔ３７において、電圧Ｖｕが電圧ＶＢから基準電圧ＶＲＥＦを減算した電圧（ＶＢ−ＶＲＥＦ）よりも低くなり、ＭＯＳＦＥＴ１０１ｕｌをオフする判定基準に達すると、ハイサイド側の整流装置１３２ｕｈのＭＯＳＦＥＴ１０１ｕｈがオフする。
負極側主端子ＴＬから正極側主端子ＴＨへの電圧は、整流電流が流れ始めてから流れ終わるまで、ＭＯＳＦＥＴ１０１ｕｈのゲートをオン制御したときのオン電圧である。
【００６２】
図４（ｂ）に示すように、比較信号ＶｃｏｍｐＨは、時刻ｔ３４以前はＨレベルであり、時刻ｔ３４において、Ｌレベルとなる。比較信号ＶｃｏｍｐＨは、時刻ｔ３７においてＨレベルとなる。
図４（ｃ）に示すように、ゲート電圧ＶｇｓＨは、時刻ｔ３４以前はＬレベルであり、時刻ｔ３４において、Ｈレベルとなる。ゲート電圧ＶｇｓＨは、時刻ｔ３７において、Ｌレベルとなる。
【００６３】
図４（ｄ）に示すように、時刻ｔ３４以前において、ドレイン電流ＩｄＨは流れない。
時刻ｔ３４〜ｔ３５において、ドレイン電流ＩｄＨは逆方向に、すなわちドレインからソースの方向に流れる。このドレイン電流ＩｄＨは、整流回路１３０の中を循環する。
時刻ｔ３５〜ｔ３６において、ドレイン電流ＩｄＨは順方向に流れる。
時刻ｔ３６〜ｔ３７において、ドレイン電流ＩｄＨは逆方向に流れる。このドレイン電流ＩｄＨは、整流回路１３０の中を循環する。
時刻ｔ３７以降、ドレイン電流ＩｄＨは流れない。
【００６４】
図４（ｅ）に示すように、比較信号ＶｃｏｍｐＬは、時刻ｔ３０以前はＨレベルであり、時刻ｔ３０において、Ｌレベルとなる。比較信号ＶｃｏｍｐＬは、時刻ｔ３３において、Ｈレベルとなる。
図４（ｆ）に示すように、ゲート電圧ＶｇｓＨは、時刻ｔ３０以前はＬレベルであり、時刻ｔ３０において、Ｈレベルとなる。ゲート電圧ＶｇｓＨは、時刻ｔ３３において、Ｌレベルとなる。
図４（ｇ）に示すように、時刻ｔ３０以前において、ドレイン電流ＩｄＬは流れない。
時刻ｔ３０〜ｔ３１において、ドレイン電流ＩｄＬは逆方向に、すなわちドレインからソースの方向に流れる。このドレイン電流ＩｄＨは、整流回路１３０の中を循環する。
時刻ｔ３１〜ｔ３２において、ドレイン電流ＩｄＬは順方向に流れる。
時刻ｔ３２〜ｔ３３において、ドレイン電流ＩｄＬは逆方向に流れる。このドレイン電流ＩｄＬは、整流回路１３０の中を循環する。
時刻ｔ３３以降、ドレイン電流ＩｄＬは流れない。
【００６５】
以下、適宜図１や図２を参照しつつ、オルタネータ１４０の各部動作を説明する。
オルタネータ１４０での発電は、固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕの中を回転子コイル１０９が回転することで行われる。このとき、各相の固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕには交流電力が発生する。その交流電力によってＵ相１３１ｕの中点配線の電圧Ｖｕは、周期的に上下する。
【００６６】
Ｕ相１３１ｕの中点配線の電圧Ｖｕが上昇し、ハイサイドの整流装置１３２ｕｈが整流動作する場合を説明する。
時刻ｔ３４の直前において、Ｕ相１３１ｕの中点配線の電圧Ｖｕは上昇している。
時刻ｔ３４において、電圧Ｖｕは、この電圧Ｖｕが印加されているハイサイドのＭＯＳＦＥＴ１０１ｕｈのソースの電圧が、バッテリ１１１の正極側端子の電圧ＶＢであるドレインの電圧から基準電圧ＶＲＥＦだけ低い電圧（ＶＢ−ＶＲＥＦ）に達する。コンパレータ１０３の出力端子の比較信号ＶｃｏｍｐＨは、ＨレベルからＬレベルに変化する。これにより、ＭＯＳＦＥＴ１０１ｕｈのゲート電圧ＶｇｓＨは、ＬレベルからＨレベルに変化し、ＭＯＳＦＥＴ１０１ｕｈをオンする。コンパレータ１０３の基準電圧ＶＲＥＦは、０Ｖを超え、かつ、電圧ＶＢの半分未満に設定される。
【００６７】
第１実施形態の整流装置１３２ｕｈは、ＭＯＳＦＥＴ１０１ｕｈのソースの電圧がドレインの電圧とクロスする前の、整流時とは逆方向の電圧がドレインとソースの間に印加された状態で、ＭＯＳＦＥＴ１０１ｕｈをオンする。ＭＯＳＦＥＴ１０１ｕｈがオンした直後において、ドレイン電流ＩｄＨは、整流方向とは逆方向に、すなわちドレインからソースの方向に流れる。
時刻ｔ３４以降、Ｕ相１３１ｕの中点配線の電圧Ｖｕは、更に上昇する。
【００６８】
時刻ｔ３５において、電圧Ｖｕは、バッテリ１１１の正極側端子の電圧ＶＢを上回る。ＭＯＳＦＥＴ１０１ｕｈのドレインとソースとの間には、整流方向の電圧が印加される。ドレイン電流ＩｄＨは、整流方向に、すなわちソースからドレインの方向に流れる。
【００６９】
時刻ｔ３５以降、Ｕ相１３１ｕの中点配線の電圧Ｖｕは上昇から下降に転ずる。
時刻ｔ３６において、ハイサイドのＭＯＳＦＥＴ１０１ｕｈのソースの電圧がドレインの電圧を下回ると、再び整流時とは逆方向の電圧がＭＯＳＦＥＴ１０１ｕｈのドレインとソースの間に印加される。ドレイン電流ＩｄＨは、整流方向とは逆方向に、すなわちドレインからソースの方向に流れる。
【００７０】
時刻ｔ３６以降、Ｕ相１３１ｕの中点配線の電圧Ｖｕが更に下降する。
時刻ｔ３７において、Ｕ相１３１ｕの中点配線の電圧Ｖｕが、ハイサイドのＭＯＳＦＥＴ１０１ｕｈのドレインに印加される電圧ＶＢよりも基準電圧ＶＲＥＦだけ低い電圧（ＶＢ−ＶＲＥＦ）に達すると、コンパレータ１０３の出力端子の比較信号ＶｃｏｍｐＨがＬレベルからＨレベルに変化する。これにより、ゲート電圧ＶｇｓＨは、ＨレベルからＬレベルに変化し、ＭＯＳＦＥＴ１０１ｕｈをオフ状態にする。ＭＯＳＦＥＴ１０１ｕｈがオフするので、ドレイン電流ＩｄＨは流れなくなる。
【００７１】
以上、ＭＯＳＦＥＴ１０１ｕｈの動作を順に追うと、時刻ｔ３４において、ゲート電圧ＶｇｓＨがＨレベルに変化し、ＭＯＳＦＥＴ１０１ｕｈがオンする。
時刻ｔ３４〜ｔ３５において、ＭＯＳＦＥＴ１０１ｕｈには、整流時とは逆方向のドレイン電流ＩｄＨが流れる。
時刻ｔ３５〜ｔ３６において、ＭＯＳＦＥＴ１０１ｕｈには、整流方向のドレイン電流ＩｄＨが流れる。
時刻ｔ３６〜ｔ３７において、ＭＯＳＦＥＴ１０１ｕｈには、整流時とは逆方向のドレイン電流ＩｄＨが流れる。
時刻ｔ３７において、ゲート電圧ＶｇｓＨがＬレベルに変化し、ＭＯＳＦＥＴ１０１ｕｈがオフする。
【００７２】
この動作では、整流方向のドレイン電流ＩｄＨは、ＭＯＳＦＥＴ１０１ｕｈがオン状態のときにのみ流れる。オン状態のＭＯＳＦＥＴ１０１ｕｈと比べて高抵抗の内蔵ダイオード１０２ｕｈに、ドレイン電流ＩｄＨが流れる場合はない。そのため、整流装置１３２ｕｈのオン電圧は、ＭＯＳＦＥＴ１０１ｕｈのオン抵抗のみで決定され、高抵抗の内蔵ダイオード１０２ｕｈで決定される場合はない。よって、整流装置１３２ｕｈのオン電圧は、ドレイン電流ＩｄＨが増加するときには単調増加し、ドレイン電流ＩｄＨが減少するときには単調減少する。
Ｕ相１３１ｕの中点配線の電圧Ｖｕからバッテリ１１１の電圧ＶＢを減算した電圧（Ｖｕ−ＶＢ）が、整流装置１３２ｕｈのオン電圧に該当する。図４（ａ）に示すように、第１実施形態における整流装置１３２ｕｈのオン電圧は、単調に増加し、かつ単調に減少する。比較例の整流装置１３２ｚとは異なり、ドレイン電流ＩｄＨが内蔵ダイオード１０２ｕｈに流れている状態からＭＯＳＦＥＴ１０１ｕｈに流れる状態に変わる場合、または、ＭＯＳＦＥＴ１０１ｕｈに流れている状態から内蔵ダイオード１０２ｕｈに流れる状態に変わる場合はなく、オン電圧は急激に変化しない。これにより、第１実施形態における整流装置１３２ｕｈは、整流動作を制御するときのオンとオフの誤判定を繰り返すチャタリングを防止できる。
【００７３】
なお、ゲートドライバ１０５の遅延で、ＭＯＳＦＥＴ１０１ｕｈに逆方向の電流が流れなくても、内蔵ダイオード１０２ｕｈに電流が流れず、整流装置１３２ｕｈのオン電圧に内蔵ダイオード１０２ｕｈで決定されるオン電圧が現れなければ、同じ効果を得ることができる。
更にゲートドライバ１０５の遅延が大きい場合に備えて、第１実施形態のコンパレータ１０３は、回路バランスを調整して判定レベルを基準電圧ＶＲＥＦとしている。これにより、コンパレータ１０３は、反転入力端子ＩＮ−の電圧が非反転入力端子ＩＮ＋の電圧を超える前に比較信号ＶｃｏｍｐをＨレベルからＬレベルに変化させ、反転入力端子ＩＮ−の電圧が非反転入力端子ＩＮ＋の電圧を下回る前に比較信号ＶｃｏｍｐをＬレベルからＨレベルに変化させている。これにより、チャタリングの発生を防止できる。
【００７４】
Ｕ相１３１ｕの中点配線の電圧Ｖｕが下降し、ロウサイドの整流装置１３２ｕｌが整流動作する場合も、バッテリ１１１の正極側端子の電圧ＶＢが負極側端子の電圧０Ｖになり、かつ電圧の向きが逆になるだけで、同様に動作する。
ＭＯＳＦＥＴ１０１ｕｌの動作を順に追うと、時刻ｔ３０において、ゲート電圧ＶｇｓＬがＨレベルに変化し、ＭＯＳＦＥＴ１０１ｕｌがオンする。
時刻ｔ３０〜ｔ３１において、ＭＯＳＦＥＴ１０１ｕｌには、整流時とは逆方向のドレイン電流ＩｄＬが流れる。
時刻ｔ３１〜ｔ３２において、ＭＯＳＦＥＴ１０１ｕｌには、整流方向のドレイン電流ＩｄＬが流れる。
時刻ｔ３２〜ｔ３３において、ＭＯＳＦＥＴ１０１ｕｌには、整流時とは逆方向のドレイン電流ＩｄＬが流れる。
時刻ｔ３３において、ゲート電圧ＶｇｓＬがＬレベルに変化し、ＭＯＳＦＥＴ１０１ｕｌがオフする。
【００７５】
この動作では、整流方向のドレイン電流ＩｄＬは、ＭＯＳＦＥＴ１０１ｕｌがオン状態のときにのみ流れる。オン状態のＭＯＳＦＥＴ１０１ｕｌと比べて高抵抗の内蔵ダイオード１０２ｕｌに、ドレイン電流ＩｄＬが流れる場合はない。そのため、整流装置１３２ｕｌのオン電圧は、ＭＯＳＦＥＴ１０１ｕｌのオン抵抗のみで決定され、高抵抗の内蔵ダイオード１０２ｕｌで決定される場合はない。よって、整流装置１３２ｕｌのオン電圧は、ドレイン電流ＩｄＬが増加するときには単調増加し、ドレイン電流ＩｄＬが減少するときには単調減少する。
【００７６】
Ｕ相１３１ｕの中点配線の電圧Ｖｕの逆方向の電圧（−Ｖｕ）が、整流装置１３２ｕｌのオン電圧に該当する。図４（ａ）に示すように、第１実施形態における整流装置１３２ｕｌのオン電圧は、単調に増加し、かつ単調に減少する。比較例の整流装置１３２ｚとは異なり、ドレイン電流ＩｄＬが内蔵ダイオード１０２ｕｌに流れている状態からＭＯＳＦＥＴ１０１ｕｌに流れる状態に変わる場合、または、ＭＯＳＦＥＴ１０１ｕｌに流れている状態から内蔵ダイオード１０２ｕｌに流れる状態に変わる場合はなく、オン電圧は急激に変化しない。これにより、第１実施形態における整流装置１３２ｕｌは、整流動作を制御するときのオンとオフの誤判定を繰り返すチャタリングを防止できる。
【００７７】
ハイサイドのＭＯＳＦＥＴ１０１ｕｈの場合と同様に、ゲートドライバ１０５の遅延で、ＭＯＳＦＥＴ１０１ｕｌに逆方向の電流が流れなくても、内蔵ダイオード１０２ｕｌに電流が流れず、整流装置１３２ｕｌのオン電圧に内蔵ダイオード１０２ｕｌで決まるオン電圧が現れなければ、同じ効果を得ることができる。
更にゲートドライバ１０５の遅延が大きい場合に備えて、第１実施形態のコンパレータ１０３は、回路バランスを調整して判定レベルを基準電圧ＶＲＥＦとしている。これにより、コンパレータ１０３は、反転入力端子ＩＮ−の電圧が非反転入力端子ＩＮ＋の電圧を超える前に比較信号ＶｃｏｍｐをＨレベルからＬレベルに変化させ、反転入力端子ＩＮ−の電圧が非反転入力端子ＩＮ＋の電圧を下回る前に比較信号ＶｃｏｍｐをＬレベルからＨレベルに変化させている。これにより、チャタリングの発生を防止できる。
【００７８】
コンパレータ１０３の判定レベルである基準電圧ＶＲＥＦは、０Ｖよりも大きく、かつ、バッテリ１１１の電圧ＶＢの半分よりも小さい。
ハイサイドのＭＯＳＦＥＴ１０１ｕｈがオンするとき、ハイサイドの整流装置１３２ｕｈの正極側主端子ＴＨと負極側主端子ＴＬとの間の電圧は、電圧ＶＢの半分よりも小さい。ロウサイドの整流装置１３２ｕｌの正極側主端子ＴＨと負極側主端子ＴＬとの間の電圧は、電圧ＶＢの半分よりも大きい。コンパレータ１０３の判定レベルである基準電圧ＶＲＥＦは、ＶＢ／２より小さいので、ロウサイドのＭＯＳＦＥＴ１０１ｕｌがオン状態になることはない。ハイサイドとロウサイドが逆のときも同じである。
すなわち、第１実施形態の自律型の同期整流ＭＯＳＦＥＴの整流装置１３２を用いると、ハイサイドのＭＯＳＦＥＴ１０１ｕｈとロウサイドのＭＯＳＦＥＴ１０１ｕｌとが両方同時にオンする場合はない。よって、ハイサイドのＭＯＳＦＥＴ１０１ｕｈまたはロウサイドのＭＯＳＦＥＴ１０１ｕｌに逆方向の電流が流れても、バッテリ１１１の正極側端子から負極側端子に貫通電流が流れる場合はない。以下、図５ないし図７を用いて、逆方向の電流の動作について詳細に説明する。
【００７９】
図５は、第１実施形態における自律型の整流装置１３２を用いたオルタネータ１４０の充電フェーズを示す図である。太実線矢印と太破線矢印とは、それぞれオルタネータ１４０に流れる電流を示している。
太実線矢印で示す電流は、Ｖ相１３１ｖのロウサイドからＵ相１３１ｕのハイサイドに流れる整流電流である。この電流は、バッテリ１１１の負極側端子から、整流装置１３２ｖｌ・ノードＮｖ・固定子コイル１１０ｕｖ・ノードＮｕ・整流装置１３２ｕｈを介して、バッテリ１１１の正極側端子に流れる。これにより、オルタネータ１４０は、バッテリ１１１を充電することができる。
太破線矢印で示す電流は、Ｖ相１３１ｖのロウサイドからＷ相１３１ｗのハイサイドに流れる整流電流である。この電流は、バッテリ１１１の負極側端子から、整流装置１３２ｖｌ・ノードＮｖ・固定子コイル１１０ｖｗ・ノードＮｗ・整流装置１３２ｗｈを介して、バッテリ１１１の正極側端子に流れる。これにより、オルタネータ１４０は、バッテリ１１１を充電することができる。
【００８０】
図６は、第１実施形態における自律型の整流装置１３２を用いたオルタネータ１４０の環流フェーズを示す図である。
オルタネータ１４０は、図５に示す充電フェーズの次に、図６に示す環流フェーズで動作する。
太実線矢印で示す電流は、環流電流である。この環流電流は、整流装置１３２ｕｈを整流方向とは逆方向に流れて、ノードＮｕ・固定子コイル１１０ｕｖ・固定子コイル１１０ｖｗ・ノードＮｗ・整流装置１３２ｗｈを介して、再び整流装置１３２ｕｈに環流する。
太破線矢印で示す電流は、図５で示した電流と同様である。
【００８１】
図７は、第１実施形態における自律型の整流装置１３２を用いたオルタネータ１４０の次の充電フェーズを示す図である。
オルタネータ１４０は、図６に示す環流フェーズの次に、図７に示す次の充電フェーズで動作する。
太実線矢印で示す電流は、充電電流であり、図６に示す環流電流が転流したものである。この充電電流は、バッテリ１１１の負極側端子から、整流装置１３２ｕｌ・ノードＮｕ・固定子コイル１１０ｕｖ・固定子コイル１１０ｖｗ・ノードＮｗ・整流装置１３２ｗｈを介して、バッテリ１１１の正極側端子に流れる。このように、整流装置１３２ｕｈを整流方向とは逆方向に流れる電流は、最終的にはバッテリ１１１に流れて、これを充電する。
太破線矢印で示す電流は、図５で示した電流と同様である。
以上より、第１実施形態における整流装置１３２をブリッジ型の整流回路１３０に用いることで、逆方向電流がバッテリ１１１の正極側端子から負極側端子へと貫通電流として流れないようにすることができる。
【００８２】
図８（ａ）〜（ｇ）は、小電流時におけるオルタネータ１４０のＵ相波形を示すグラフである。図８（ａ）〜（ｇ）の横軸は、共通する時間ｔを示している。
図８（ａ）は、Ｕ相１３１ｕの中点配線（ノードＮｕ）の電圧Ｖｕの波形を示すグラフである。
図８（ｂ）は、ハイサイド側の整流装置１３２ｕｈのコンパレータ１０３の比較信号ＶｃｏｍｐＨの波形を示すグラフである。
図８（ｃ）は、ハイサイド側の整流装置１３２ｕｈのゲートドライバ１０５のゲート電圧ＶｇｓＨの波形を示すグラフである。ゲート電圧ＶｇｓＨは、ＭＯＳＦＥＴ１０１ｕｈのソース電圧を基準としている。
図８（ｄ）は、ハイサイド側の整流装置１３２ｕｈに流れるドレイン電流ＩｄＨを示すグラフである。
【００８３】
図８（ｅ）は、ロウサイド側の整流装置１３２ｕｌのコンパレータ１０３の比較信号ＶｃｏｍｐＬの波形を示すグラフである。
図８（ｆ）は、ロウサイド側の整流装置１３２ｕｌのゲートドライバ１０５のゲート電圧ＶｇｓＬの波形を示すグラフである。ゲート電圧ＶｇｓＬは、ＭＯＳＦＥＴ１０１ｕｌのソース電圧を基準としている。
図８（ｇ）は、ロウサイド側の整流装置１３２ｕｌに流れるドレイン電流ＩｄＬを示すグラフである。
【００８４】
図８（ａ）〜（ｇ）の基本的な動作は、図４（ａ）〜（ｇ）と同じである。しかし、図４（ｄ）の場合と比べると、図８（ｄ）に示すドレイン電流ＩｄＨは小さい。図４（ｇ）の場合と比べると、図８（ｇ）に示すドレイン電流ＩｄＬは小さい。
例えば、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈを流れるドレイン電流ＩｄＨは、Ｖ相１３１ｖのロウサイドのＭＯＳＦＥＴ１０１ｖｌから流れる電流と、Ｗ相１３１ｗのロウサイドのＭＯＳＦＥＴ１０１ｗｌから流れる電流とから成る。これらの電流が小さいと、両電流が時間的に連続せず、よってＭＯＳＦＥＴ１０１ｕｈにドレイン電流ＩｄＨが流れない期間が生じる。
【００８５】
図８（ａ）に示すように、固定子コイル１１０ｕｖ，１１０ｖｗ，１１０ｗｕの交流電力により、Ｕ相１３１ｕの中点配線（ノードＮｕ）の電圧Ｖｕは、周期的に上下する。
電圧Ｖｕが基準電圧ＶＲＥＦよりも小さくなると、同期整流の開始時にＭＯＳＦＥＴ１０１ｕｌをオンに制御するとき、まず、高抵抗の内蔵ダイオード１０２ｕｌに電流が流れてオン電圧が大きくなる。
【００８６】
時刻ｔ４０において、電圧Ｖｕが基準電圧ＶＲＥＦよりも低くなり、ＭＯＳＦＥＴ１０１ｕｌをオンする判定基準に達すると、ロウサイド側の整流装置１３２ｕｌのＭＯＳＦＥＴ１０１ｕｌがオンする。このとき、ＭＯＳＦＥＴ１０１ｕｌには逆方向の電流が流れ、整流回路１３０の中を循環する。
時刻ｔ４１において、電圧Ｖｕが０Ｖよりも低くなると、ＭＯＳＦＥＴ１０１ｕｌには順方向の電流が流れて同期整流を開始する。
時刻ｔ４２において、電圧Ｖｕが０Ｖよりも高くなると、ＭＯＳＦＥＴ１０１ｕｌには逆方向の電流が流れ、整流回路１３０の中を循環する。
時刻ｔ４３において、電圧Ｖｕが０Ｖよりも低くなると、ＭＯＳＦＥＴ１０１ｕｌには順方向の電流が流れて同期整流を開始する。
時刻ｔ４４において、電圧Ｖｕがほぼ０Ｖとなり、ＭＯＳＦＥＴ１０１ｕｌには電流が流れなくなる。
時刻ｔ４５において、電圧Ｖｕが基準電圧ＶＲＥＦよりも高くなり、ＭＯＳＦＥＴ１０１ｕｌをオフする判定基準に達すると、ロウサイド側の整流装置１３２ｕｌのＭＯＳＦＥＴ１０１ｕｌがオフする。
【００８７】
時刻ｔ４６〜ｔ５１においても、時刻ｔ４０〜ｔ４５と同様である。
時刻ｔ４６において、電圧Ｖｕが電圧ＶＢから基準電圧ＶＲＥＦを減算した電圧（ＶＢ−ＶＲＥＦ）よりも高くなり、ＭＯＳＦＥＴ１０１ｕｈをオンする判定基準に達すると、ハイサイド側の整流装置１３２ｕｈのＭＯＳＦＥＴ１０１ｕｈがオンする。このとき、ＭＯＳＦＥＴ１０１ｕｈには逆方向の電流が流れ、整流回路１３０の中を循環する。
時刻ｔ４７において、電圧Ｖｕが電圧ＶＢよりも高くなると、ＭＯＳＦＥＴ１０１ｕｈには順方向の電流が流れて同期整流を開始する。
時刻ｔ４８において、電圧Ｖｕがほぼ０Ｖとなり、ＭＯＳＦＥＴ１０１ｕｈには電流が流れなくなる。
時刻ｔ４９において、電圧Ｖｕが電圧ＶＢよりも高くなると、ＭＯＳＦＥＴ１０１ｕｈには順方向の電流が流れて同期整流を開始する。
時刻ｔ５０において、電圧Ｖｕが電圧ＶＢよりも低くなると、ＭＯＳＦＥＴ１０１ｕｈには逆方向の電流が流れ、整流回路１３０の中を循環する。
時刻ｔ５１において、電圧Ｖｕが電圧ＶＢから基準電圧ＶＲＥＦを減算した電圧（ＶＢ−ＶＲＥＦ）よりも低くなり、ＭＯＳＦＥＴ１０１ｕｌをオフする判定基準に達すると、ハイサイド側の整流装置１３２ｕｈのＭＯＳＦＥＴ１０１ｕｈがオフする。
【００８８】
図８（ｂ）に示すように、比較信号ＶｃｏｍｐＨは、時刻ｔ４６以前はＨレベルであり、時刻ｔ４６において、Ｌレベルとなる。比較信号ＶｃｏｍｐＨは、時刻ｔ５１においてＨレベルとなる。
図９（ｃ）に示すように、ゲート電圧ＶｇｓＨは、時刻ｔ４６以前はＬレベルであり、時刻ｔ４６において、Ｈレベルとなる。ゲート電圧ＶｇｓＨは、時刻ｔ５１において、Ｌレベルとなる。
【００８９】
図８（ｄ）に示すように、時刻ｔ４６以前において、ドレイン電流ＩｄＨは流れない。
時刻ｔ４６〜ｔ４７において、ドレイン電流ＩｄＨは逆方向に、すなわちドレインからソースの方向に流れる。このドレイン電流ＩｄＨは、整流回路１３０の中を循環する。
時刻ｔ４７〜ｔ４８において、ドレイン電流ＩｄＨは順方向に流れる。
時刻ｔ４８〜ｔ４９において、ドレイン電流ＩｄＨは流れなくなる。
時刻ｔ４９〜ｔ５０において、ドレイン電流ＩｄＨは順方向に流れる。
時刻ｔ５０〜ｔ５１において、ドレイン電流ＩｄＨは逆方向に流れる。このドレイン電流ＩｄＨは、整流回路１３０の中を循環する。
時刻ｔ５１以降、ドレイン電流ＩｄＨは流れない。
【００９０】
図８（ｅ）に示すように、比較信号ＶｃｏｍｐＬは、時刻ｔ４０以前はＨレベルであり、時刻ｔ４０において、Ｌレベルとなる。比較信号ＶｃｏｍｐＬは、時刻ｔ４５において、Ｈレベルとなる。
図８（ｆ）に示すように、ゲート電圧ＶｇｓＨは、時刻ｔ４０以前はＬレベルであり、時刻ｔ４０において、Ｈレベルとなる。ゲート電圧ＶｇｓＨは、時刻ｔ４５において、Ｌレベルとなる。
【００９１】
図８（ｇ）に示すように、時刻ｔ４０以前において、ドレイン電流ＩｄＬは流れない。
時刻ｔ４０〜ｔ４１において、ドレイン電流ＩｄＬは逆方向に、すなわちドレインからソースの方向に流れる。このドレイン電流ＩｄＨは、整流回路１３０の中を循環する。
時刻ｔ４１〜ｔ４２において、ドレイン電流ＩｄＬは順方向に流れる。
時刻ｔ４２〜ｔ４３において、ドレイン電流ＩｄＬは流れなくなる。
時刻ｔ４１〜ｔ４２において、ドレイン電流ＩｄＬは順方向に流れる。
時刻ｔ４４〜ｔ４５において、ドレイン電流ＩｄＬは逆方向に流れる。このドレイン電流ＩｄＬは、整流回路１３０の中を循環する。
時刻ｔ４５以降、ドレイン電流ＩｄＬは流れない。
【００９２】
以下、適宜図１を参照しつつ、整流回路１３０の電流の流れを説明する。
時刻ｔ４６の直前において、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈはオフしている。このとき、ドレイン電流ＩｄＨは流れない。
時刻ｔ４６〜ｔ４７において、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈはオンしている。このとき、ドレイン電流ＩｄＨは、整流方向とは逆方向に、すなわちドレインからソースの方向に流れて、整流回路１３０を環流する。
時刻ｔ４７〜ｔ４８において、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈにドレイン電流ＩｄＨが流れる。これは、Ｖ相１３１ｖのロウサイドのＭＯＳＦＥＴ１０１ｖｌから流れるものである。
【００９３】
時刻ｔ４８〜ｔ４９において、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈはオンしているが、ドレイン電流ＩｄＨは流れない。
時刻ｔ４９〜ｔ５０において、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈにドレイン電流ＩｄＨが流れる。これは、Ｗ相１３１ｗのロウサイドのＭＯＳＦＥＴ１０１ｗｌから流れるものである。
時刻ｔ５０〜ｔ５１において、Ｕ相１３１ｕのハイサイドのＭＯＳＦＥＴ１０１ｕｈはオンしている。このとき、ドレイン電流ＩｄＨは、整流方向とは逆方向に、すなわちドレインからソースの方向に流れて、整流回路１３０を環流する。
Ｕ相１３１ｕのロウサイドのＭＯＳＦＥＴ１０１ｕｌを流れる電流も同様であり、Ｖ相１３１ｖのハイサイドのＭＯＳＦＥＴ１０１ｖｈへと流れていく電流と、Ｗ相１３１ｗのハイサイドのＭＯＳＦＥＴ１０１ｗｈへと流れていく電流とが時間的に連続しない。
【００９４】
オルタネータ１４０の整流回路１３０に、第１実施形態の整流装置１３２を用いた場合、整流動作の間に電流が流れない期間があっても、図８（ｂ），（ｅ）に示すようにコンパレータ１０３の比較信号ＶｃｏｍｐＨ，ＶｃｏｍｐＬが切り替わらない。図８（ｃ），（ｆ）に示すようにゲート電圧ＶｇｓＨ，ＶｇｓＬがＬレベルとなることがない。コンパレータ１０３は回路バランスで判定レベルを変えており、非反転入力端子ＩＮ＋と反転入力端子ＩＮ−との間の電圧ΔＶが基準電圧ＶＲＥＦ以下でなければ、比較信号ＶｃｏｍｐＨ，ＶｃｏｍｐＬを切り替えないからである。
【００９５】
これに対し、オルタネータ１４０の整流回路１３０に比較例の整流装置１３２ｚを用いた場合、整流動作の間に電流が流れない期間があると、図１５（ｂ），（ｅ）に示すように、コンパレータ１０３ｚの比較信号ＶｃｏｍｐＨ，ＶｃｏｍｐＬが切り替わらない。図１５（ｃ），（ｆ）に示すように、ゲート電圧ＶｇｓＨ，ＶｇｓＬは、Ｌレベルになったのち、再度Ｈレベルとなる。コンパレータ１０３は、非反転入力端子ＩＮ＋と反転入力端子ＩＮ−との間の電圧ΔＶにより、比較信号ＶｃｏｍｐＨ，ＶｃｏｍｐＬを切り替えるからである。
【００９６】
比較例の整流装置１３２ｚは、比較信号ＶｃｏｍｐＨ，ＶｃｏｍｐＬやゲート電圧ＶｇｓＨ，ＶｇｓＬが、１回の整流動作で複数回上下する。この動作により、制御ＩＣ１０８ｚは、コンデンサ１０７が蓄えたエネルギ（電荷）を消費してしまう。その結果、コンデンサ１０７をより大容量のものとしなければならず、実装面積が増大し、整流装置１３２ｚのコストが増大する。
第１実施形態の整流装置１３２を用いると比較信号ＶｃｏｍｐＨ，ＶｃｏｍｐＬやゲート電圧ＶｇｓＨ，ＶｇｓＬが１回の整流動作で１回上下するだけとなる。制御ＩＣ１０８ｚは、コンデンサ１０７が蓄えた電力を有効に使用することができる。よって、コンデンサ１０７を小容量とすることが可能となり、小面積、低コストの整流素子を実現できる。
【００９７】
図９は、第２実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置１３２ａを示す回路図である。図２に示す第１実施形態の整流装置１３２と同一の要素には、同一の符号を付与している。
図９に示すように、第２実施形態の整流装置１３２ａは、第１実施形態とは異なる制御ＩＣ１０８ａを備えており、それ以外は、第１実施形態の整流装置１３２と同様である。
第２実施形態の制御ＩＣ１０８ａは、第１実施形態とは異なるコンパレータ１０３ａを備え、更に正基準電圧発生部１０４を備えている。
コンパレータ１０３ａ（比較部）は、一般的なコンパレータであり、非反転入力端子ＩＮ＋と反転入力端子ＩＮ−との間の電圧ΔＶが０Ｖ以上であるか否かを判定し、比較信号Ｖｃｏｍｐを生成するものである。
正基準電圧発生部１０４は、正の基準電圧ＶＲＥＦを発生する。正基準電圧発生部１０４は、負極側主端子ＴＬから反転入力端子ＩＮ−への方向に正の基準電圧ＶＲＥＦを印加するように接続される。正基準電圧発生部１０４は、例えば、コンデンサ１０７の正極側端子側に接続された分圧抵抗や、バンドギャップリファレンス回路で構成される。
このように構成することで、第２実施形態の整流装置１３２ａは、コンパレータ１０３ａとして一般的なものを用いることができる。
【００９８】
第２実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置１３２ａを用いたオルタネータ１４０の整流回路１３０の動作を示す電圧波形と電流波形は、図４（ａ）〜（ｇ）や図８（ａ）〜（ｇ）と同一となる。これにより、第１実施形態の整流装置１３２を用いた場合と同様に、チャタリングを防止することができる。
【００９９】
図１０は、第３実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置１３２ｂを示す回路図である。図２に示す第１実施形態の整流装置１３２と同一の要素には、同一の符号を付与している。
図１０に示すように、第３実施形態の整流装置１３２ｂは、第１実施形態とは異なる制御ＩＣ１０８ｂを備えており、それ以外は、第１実施形態の整流装置１３２と同様である。
第３実施形態の制御ＩＣ１０８ｂは、第１実施形態のコンパレータ１０３の代わりに、一対のバイポーラトランジスタ１１５，１１６と、抵抗Ｒ１〜Ｒ３と、ダイオード１１７，１１８と、電圧降下部１１９とで構成された差動増幅回路（比較部）を備えている。この差動増幅回路は、ＭＯＳＦＥＴ１０１のオンとオフの判定を行うものである。
バイポーラトランジスタ１１５のコレクタは、抵抗Ｒ１でプルアップされ、エミッタは順方向接続されたダイオード１１７を介して、ＭＯＳＦＥＴ１０１のドレインかつ正極側主端子ＴＨに接続される。バイポーラトランジスタ１１５のベースは、バイポーラトランジスタ１１６のベースと接続され、かつ、抵抗Ｒ２でプルアップされる。
バイポーラトランジスタ１１６のコレクタは、抵抗Ｒ３でプルアップされ、エミッタは順方向接続されたダイオード１１８と電圧降下部１１９とを介して、ＭＯＳＦＥＴ１０１のソースかつ負極側主端子ＴＬに接続される。バイポーラトランジスタ１１６のコレクタは更に、ゲートドライバ１０５に比較信号Ｖｃｏｍｐを出力する。
【０１００】
電圧降下部１１９は、抵抗またはダイオードで構成される。電圧降下部１１９を抵抗で構成する場合、制御時に流れる電流ＩＲＥＦによる電圧降下が、電圧ＶＢの半分未満かつ０Ｖを超えるように抵抗値ＲＲＥＦを選択する。すなわち、電流ＩＲＥＦと抵抗値ＲＲＥＦの積が、電圧ＶＢの半分未満かつ０Ｖを超えるように設定する。
電圧降下部１１９をダイオードで構成する場合、１または複数個のダイオードを直列に接続して構成し、これらダイオードの順方向電圧降下の合計が、電圧ＶＢの半分未満かつ０Ｖを超えるように設定する。
【０１０１】
第３実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置１３２ｂを用いたオルタネータ１４０の整流回路１３０の動作を示す電圧波形と電流波形は、図４（ａ）〜（ｇ）や図８（ａ）〜（ｇ）と同一となる。これにより、第１実施形態の整流装置１３２を用いた場合と同様に、チャタリングを防止することができる。
【０１０２】
図１１は、第４実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置１３２ｃを示す回路図である。
図１１に示すように、第４実施形態の整流装置１３２ｃは、第１実施形態とは異なる制御ＩＣ１０８ｃを備えており、それ以外は、第１実施形態の整流装置１３２と同様である。
第４実施形態の制御ＩＣ１０８ｃは、第１実施形態のコンパレータ１０３の代わりに、ＭＯＳＦＥＴ１２０（比較部）と、抵抗Ｒ４とを備えている。このＭＯＳＦＥＴ１２０は、ＭＯＳＦＥＴ１０１のオンとオフの判定を行うものである。
ＭＯＳＦＥＴ１２０のゲートは、ＭＯＳＦＥＴ１０１のドレインに接続される。ＭＯＳＦＥＴ１２０のソースは、ＭＯＳＦＥＴ１０１のソースに接続される。ＭＯＳＦＥＴ１２０のドレインは、抵抗Ｒ４を介してプルアップされる。
【０１０３】
ＭＯＳＦＥＴ１２０のゲートの電圧ＶＧとソースの電圧ＶＳとの差に、ＭＯＳＦＥＴ１２０の閾値電圧ＶＴＨを加算した電圧が、電圧ＶＢの半分未満かつ０Ｖを超えるように、このＭＯＳＦＥＴ１２０の特性を選択して回路を構成する。これにより、極めて簡単な回路構成で、比較信号Ｖｃｏｍｐを生成することができる。
【０１０４】
第４実施形態における自律型の同期整流ＭＯＳＦＥＴの整流装置１３２ｃを用いたオルタネータ１４０の整流回路１３０の動作を示す電圧波形と電流波形は、図４（ａ）〜（ｇ）や図８（ａ）〜（ｇ）と同一となる。これにより、第１実施形態の整流装置１３２を用いた場合と同様に、チャタリングを防止することができる。
【０１０５】
図１２は、第５実施形態における自律型の整流装置を用いた電力変換装置１４１の概略構成を示す回路図である。図１に示す第１実施形態のオルタネータ１４０と同一の要素には同一の符号を付与している。
第５実施形態の電力変換装置１４１は、交流電源１２２ｕｖ，１２２ｖｗ，１２２ｗｕと、整流回路１３０と、平滑コンデンサ１２３および直流負荷１２４を備えている。
交流電源１２２ｕｖ，１２２ｖｗ，１２２ｗｕは、三相交流を供給する電源である。交流電源１２２ｕｖ，１２２ｖｗ，１２２ｗｕは、Δ接続されている。交流電源１２２ｗｕ，１２２ｕｖは、整流回路１３０のノードＮｕに接続される。交流電源１２２ｕｖ，１２２ｖｗは、整流回路１３０のノードＮｖに接続される。交流電源１２２ｖｗ，１２２ｗｕは、整流回路１３０のノードＮｗに接続される。
【０１０６】
整流回路１３０は、三相交流を直流に整流するブリッジ回路であり、図１に示すオルタネータ１４０の整流回路１３０と同様に構成される。整流回路１３０は、直流端子であるノードＮｐ，Ｎｎ間に平滑コンデンサ１２３（エネルギ蓄積部）および直流負荷１２４が並列に接続され、直流電力を供給する。
平滑コンデンサ１２３は、直流電圧を平滑化するコンデンサである。直流負荷１２４は、直流電力を受けて駆動する任意の負荷であり、例えばモータや照明などである。
第５実施形態において、整流装置１３２は、平滑コンデンサ１２３の動作範囲の最小電圧の半分未満かつ０Ｖよりも大きい条件を満たすように、基準電圧ＶＲＥＦを設定する。
【０１０７】
第５実施形態における電力変換装置１４１においても、各実施形態の整流装置１３２，１３２ａ〜１３２ｃを用いることができる。このとき、整流回路１３０の動作を示す電圧波形と電流波形は、図４（ａ）〜（ｇ）や図８（ａ）〜（ｇ）と同一となる。これにより、チャタリングを防止することができる。
【符号の説明】
【０１０８】
１０１  ＭＯＳＦＥＴ
１０２  内蔵ダイオード
１０３  コンパレータ  （比較部）
１０４  正基準電圧発生部
１０５  ゲートドライバ
１０６  ダイオード
１０７  コンデンサ
１０８  制御ＩＣ
１０９  回転子コイル
１１０ｕｖ，１１０ｖｗ，１１０ｗｕ  固定子コイル  （交流電源）
１１１  バッテリ  （エネルギ蓄積部）
１１９  電圧降下部
１２０  ＭＯＳＦＥＴ  （比較部）
１２２ｕｖ，１２２ｖｗ，１２２ｗｕ  交流電源
１２３  平滑コンデンサ  （エネルギ蓄積部）
１２４  直流負荷
１２５  負基準電圧発生部
１３０  整流回路
１３１ｕ  Ｕ相
１３１ｖ  Ｖ相
１３１ｗ  Ｗ相
１３２  整流装置
１４０  オルタネータ
１４１  電力変換装置
Ｎｕ，Ｎｖ，Ｎｗ，Ｎｐ，Ｎｎ  ノード
ＴＨ  正極側主端子
ＴＬ  負極側主端子
ＶＲＥＦ  基準電圧
ＲＲＥＦ  抵抗値
１１〜１５  ＰＭＯＳ
２１〜２３  ＮＭＯＳ
Ｉｉｎ＋，Ｉｉｎ−  電流
Ｉｏｎ＿ｏｕｔ，Ｉｏｆｆ＿ｏｕｔ  電流
Ｖｕ  電圧
ＶＢ  電圧
ＶＧ  電圧
ＶＳ  電圧
ΔＶ  電圧
ＩＮ−  反転入力端子
ＩＮ＋  非反転入力端子
ＶＴＨ  閾値電圧
Ｖｇｓ，ＶｇｓＨ，ＶｇｓＬ  ゲート電圧
Ｖｃｏｍｐ，ＶｃｏｍｐＨ，ＶｃｏｍｐＬ  比較信号
Ｉｄ，ＩｄＨ，ＩｄＬ  ドレイン電流
【図１】
2015111969.tif 000003
【図２】
2015111969.tif 000004
【図３】
2015111969.tif 000005
【図４】
2015111969.tif 000006
【図５】
2015111969.tif 000007
【図６】
2015111969.tif 000008
【図７】
2015111969.tif 000009
【図８】
2015111969.tif 000010
【図９】
2015111969.tif 000011
【図１０】
2015111969.tif 000012
【図１１】
2015111969.tif 000013
【図１２】
2015111969.tif 000014
【図１３】
2015111969.tif 000015
【図１４】
2015111969.tif 000016
【図１５】
2015111969.tif 000017