(57)【要約】【課題】インターポーザーにおいて、ガラスと導体の線膨張率差が大きく、また弾性率も大きいのに対して、導体とガラスの密着強度が充分ではないため、温度サイクルにおいて導体層がガラス面から剥離してしまうという現象を解決する。【解決手段】貫通電極を有したガラス基材を用いたインターポーザー（１００）であって、貫通電極内を除くガラス基材の両面もしくは片面の表面に導電性物質を介さず直接接着した絶縁性の樹脂層（４）を有しており、その樹脂層（４）の外層にビルドアップ配線層が形成されている。【選択図】    図１
2015070189.tif 000002
【特許請求の範囲】
【請求項１】
貫通電極を有したガラス基材を備えるインターポーザーであって、
貫通電極内を除くガラス基材の両面の少なくとも一方の表面に導電性物質を介さず直接接着した絶縁性の樹脂層と、
前記樹脂層の外層に形成されたビルドアップ配線層と、
を有することを特徴とするインターポーザー。
【請求項２】
前記樹脂層は、エポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯのいずれかもしくはそれらの複合材料からなることを特徴とした請求項１に記載のインターポーザー。
【請求項３】
前記樹脂層にビアが形成され、そのビアに充填された導体を介して、前記貫通電極と前記ビルドアップ配線層とが電気的に接続されていることを特徴とする請求項１または請求項２に記載のインターポーザー。
【請求項４】
ガラス基材の表面粗さＲａが５００ｎｍ未満であることを特徴とする請求項１〜請求項３のいずれか１項に記載のインターポーザー。
【請求項５】
請求項１〜請求項４のいずれか１項に記載のインターポーザーの上に半導体チップを固定してなる半導体装置。
【請求項６】
ガラス基材に貫通電極を有したインターポーザーの製造方法であって、
ガラス基材に貫通穴を形成する工程と、
前記貫通穴を形成した前記基材における、貫通穴の内壁を含む基材表面に貫通電極を形成する工程と、
前記貫通穴内に導電性物質を充填して貫通電極を形成する工程と、
前記貫通穴を除く基材表面の貫通電極を除去する工程と、
前記ガラス基材の表面に樹脂層を形成する工程と、
前期樹脂層の前記貫通電極上にビアを形成する工程と、
前記樹脂層上に導電性物質で配線を形成すると共にビア内に導電性物質を埋め込む工程と、
を有することを特徴とするインターポーザーの製造方法。
【請求項７】
請求項６に記載のインターポーザーの製造方法であって、
前記樹脂層上に導電性物質で配線を形成すると共にビア内に導電性物質を埋め込む工程を、セミアディティブ工法で行うことを特徴とするインターポーザーの製造方法。
【請求項８】
請求項６または請求項７に記載の製造方法で形成されたインターポーザーの上に、半導体チップを固定する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インターポーザー及び半導体装置の技術に関する。特に、樹脂からなるパッケージ基板とセラミックからなるＩＣチップとの間に介在するインターポーザー、及び、ＩＣチップを接続するためのインターポーザーを備える半導体装置に有効な技術に関する。
【背景技術】
【０００２】
ファインピッチのＩＣチップをドータボード等の外部基板と接続するためにパッケージ基板が用いられている。パッケージ基板の材料としては、セラミック又は樹脂が用いられている。ここで、セラミックパッケージ基板は、焼成してなるメタライズ配線を用いるため、抵抗値が高くなり、更に、セラミックの誘電率は高く、高周波、高性能のＩＣを搭載することが難しい。一方、樹脂製パッケージ基板は、めっきによる銅配線を用い得るため、配線抵抗を下げることができ、樹脂の誘電率は低く、高周波、高性能のＩＣを搭載することが相対的に容易である。
ここで、パッケージ基板とＩＣチップとの間にインターポーザーを介在させる技術としては、特許文献１〜特許文献４がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１０２４７９号公報
【特許文献２】特開２００２−３７３９６２号公報
【特許文献３】特開２００２−２６１２０４号公報
【特許文献４】特開２０００−３３２１６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年ハイエンド向けのインターポーザーとして、基板の材質にシリコンやガラスを用いたインターポーザーの研究が活発に行われるようになり、大きな注目が集まっている。
基材としてシリコンやガラスを用いたインターポーザーでは、内部に貫通穴を形成し、その穴を導電性物質で充填するＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ）やＴＧＶ（Ｔｈｒｏｕｇｈ−Ｇｌａｓｓ  Ｖｉａ）と呼ばれる技術が用いられることが大きな特徴である。この技術により形成された貫通電極は、表裏を最短距離で接続することで配線長が短縮され、信号伝送速度の高速化など優れた電気特性が期待されている。また、線膨張係数がＩＣチップと同等もしくはＩＣチップに近い値となるため温度変化による基板寸法変化が小さくなり、より高密度な実装・高密度配線が実現できる可能性がある。さらに貫通電極を採用することで、多ピン並列接続が可能となり、これによってＬＳＩ自体を高速化させる必要なく優れた電気特性が得られるため、低消費電力化が実現できると期待されている。
【０００５】
特に近年、ガラスを基板の材質として用いたガラスインターポーザーに大きな注目が集まっている。そのガラスインターポーザーへの大きな関心の１つとして、抵コスト化の実現が挙げられる。それは、シリコンインターポーザがウエハ処理でしか製造できないのに対し、ガラスインターポーザーは、大型パネルでの大量処理が可能であると考えられており、これまでハイエンド向けのインターポーザーで大きな課題とされていたコストの問題を解決できる可能性がある。
【０００６】
しかしながら、ガラスインターポーザーを製造するにあたり、いくつかの克服すべき課題も多い。その１つにガラスと銅の線膨張率差が大きく、また弾性変形の増大に対して銅とガラスの密着強度が充分ではないため、温度サイクルにおいて導体層がガラス面から剥離してしまうおそれがあるという現象が上げられる。  
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、熱膨張、熱収縮による配線層の剥離を防止すると共に、充分な信頼性を有したインターポーザー、及び、インターポーザーを備える半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様は、貫通電極を有したガラス基材を備えるインターポーザーであって、
貫通電極内を除くガラス基材の両面の少なくとも一方の表面に導電性物質を介さず直接接着した絶縁性の樹脂層と、その樹脂層の外層に形成されたビルドアップ配線層と、を有することを特徴とする。
【０００８】
本発明の第２の態様は、前記樹脂層は、エポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯのいずれかもしくはそれらの複合材料からなることを特徴とする。
本発明の第３の態様は、前記樹脂層にビアが形成され、そのビアに充填された導体を介して、前記貫通電極と前記ビルドアップ配線層とが電気的に接続されていることを特徴とする。
【０００９】
本発明の第４の態様は、ガラス基材の表面粗さＲａが５００ｎｍ未満であることを特徴とする。
本発明の第５の態様は、第１の態様〜第２の態様のいずれかに記載のインターポーザーの上に半導体チップを固定してなる半導体装置である。
本発明の第６の態様は、ガラス基材に貫通電極を有したインターポーザーの製造方法であって、
ガラス基材に貫通穴を形成する工程と、前記貫通穴を形成した前記基材における、貫通穴の内壁を含む基材表面に貫通電極を形成する工程と、前記貫通穴内に導電性物質を充填して貫通電極を形成する工程と、前記貫通穴を除く基材表面の貫通電極を除去する工程と、
前記ガラス基材の表面に樹脂層を形成する工程と、前期樹脂層の前記貫通電極上にビアを形成する工程と、前記樹脂層上に導電性物質で配線を形成すると共にビア内に導電性物質を埋め込む工程と、を有することを特徴とする。
【００１０】
本発明の第７の態様は、第６の態様のインターポーザーの製造方法であって、前記樹脂層上に導電性物質で配線を形成すると共にビア内に導電性物質を埋め込む工程を、セミアディティブ工法で行うことを特徴とする。
本発明の第８の態様は、第６の態様又は第７の態様の製造方法で形成されたインターポーザーの上に、半導体チップを固定する工程を有することを特徴とする。
【発明の効果】
【００１１】
本発明の態様によれば、ガラスインターポーザーを製造するにあたり、熱膨張、熱収縮による配線層の剥離を防止すると共に、充分な信頼性を有したインターポーザー、及び、インターポーザーを備える半導体装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態によるガラスインターポーザー表す切断側面図である。
【図２】本発明の実施形態によるガラスインターポーザーを用いた半導体装置を表す切断側面図である。
【図３】本発明の実施形態によるガラスインターポーザーおよび半導体装置の製造方法を示した図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について、添付の図面を参照して説明する。
本実施の形態に係る、配線基板を構成するインターポーザー１００は、図１に示す構造を有している。
図１に示すようにインターポーザー１００は、ＳｉＯ２を主成分とするガラスである基材１を有し、その基材１に貫通穴２が形成され、その貫通穴２が導電性物質で充填されることにより貫通電極３として用いられている。
【００１４】
配線基板（インターポーザー１００）の構造は、基材１の表面に樹脂層４が積層し、その樹脂層４上に導体層６が積層し、その導体層６上に絶縁層７が積層し、その絶縁層７上に導体層８が積層し、その導体層８上に絶縁層９が積層した多層構造の貫通電極付きインターポーザーである。
【００１５】
また、樹脂層４及び絶縁層７を貫通するビアが設けられ、そのビアに導体が充填されることにより層間の導通が得られている。また、樹脂層４を有することで、ガラス基材１とビルドアップ配線層を構成する導体層８との間の層間の密着力が向上し、さらに樹脂は、導体層８及びガラス基材１に比べ弾性率が低い為、樹脂が変形することで、導体層８とガラス基材１の線膨張係数の差によって発生して層間に掛かる応力をある程度減少させることができる。樹脂層４としては、エポキシ／フェノール、１０−４０ｐｐｍポリイミド、シクロオレフィン、ＰＢＯのいずれか、もしくはそれらの複合材料を用いることが望ましい。これらの樹脂は、インターポーザーの材料として耐熱性・信頼性の面において、充分な特性を示すことから、広く用いられている。ＣＴＥ（熱膨張係数）はそれぞれ１０〜１００ｐｐｍ／Ｋ程度であり、後述する厚みの範囲内であれば、樹脂４の影響による温度変化時のインターポーザーの寸法変化は微小なものとなり、その影響は小さい。また、樹脂は、配線材料である例えばＣｕの４６ＧＰａ程度、基材であるガラスの３０Ｇｐａ程度に比べ小さくなっていることから、Ｃｕ接合界面、ガラス接合界面にかかる応力を小さくすることができ、また、Ｃｕ、ガラスそれぞれとの密着性も充分確保できる。また、樹脂層４の厚みとしては５ｕｍ以上５０ｕｍ以下が望ましい。５ｕｍより小さいと緩衝材としての役割を果たせず、充分な配線の剥離対策とならず、５０ｕｍより大きいとインターポーザーの寸法変化が大きくなり、高密度実装・高密度配線が難しくなる為である。
【００１６】
また、基材１の表面粗さＲａを５００ｎｍ未満とすることで配線層を形成する側の樹脂表面の平坦性を確保することができ微細な配線加工が可能となる。ここで、絶縁層７、導体層８、絶縁層９で構成されているビルドアップ配線層２０の層数、材料はアレンジすることができ、特に限定されるものではない。またビルドアップ配線層２０は基材の両面に形成しなくてもよく、片面だけに形成してもよい。
【００１７】
本実施の形態に係る半導体装置２００は、図２に示す構造を有している。
すなわち、前記説明したように本発明に基づくインターポーザー１００に対し、フリップチップ接合により半導体チップ１０が接続して、本実施の形態に係る半導体装置２００を構成する。
次に、前記インターポーザーの製造方法の例について、図面に基づきながら詳細に説明する。
【００１８】
まず図３（ａ）に示すとおり、基材１に貫通穴２を形成させる。形成させる手段としては、レーザーやドリル、ウェットエッチングなどにより貫通させる方法などが考えられるが、これらに限定されることはない。また、基材１はＳｉＯ２を主成分とするガラスであれば特に限定はされない。例えば、石英ガラスやホウケイ酸ガラス、無アルカリガラスなどを用いることができる。
【００１９】
次に図３（ｂ）に示すとおり、この貫通穴２の内表面と基材１の両表面にそれぞれ貫通電極３を形成させる。形成させる手段としては、スパッタや蒸着などの物理的な方法で形成させることも可能であるが、めっきによる化学的な方法を用いて形成させることが望ましい。めっきを用いると高アスペクト比を有するビアに対して、物理的な方法よりも均一にビア内部への皮膜形成が容易であり、また真空系の大型装置を使用する必要がないため、低コストに貫通電極を形成させることができる。
【００２０】
ガラスである基材１へめっきで貫通電極３を形成させる場合、無電解めっき法を用いることができる。例えば、基材１上に無電解めっきの触媒が担持可能な有機層などを一層形成させることで、無電解めっきが可能となる。基材１の主成分であるＳｉＯ２に対して、シランカップリング剤などを使用することで、基材１表層のシラノール基との間にシロキサン結合を形成させることができ、有機層が形成できる。この有機層の官能基部分に触媒を担持させることができ、結果無電解めっきが可能となる。貫通電極３は、めっきで容易に形成可能であり且つ熱伝導性が高い金属として銅であることが望ましい。
【００２１】
また、有機層を組成するシランカップリング剤の官能基部分には電子供与基を持っていることが望ましい。この電子供与基が、無電解めっきの触媒となるパラジウムや白金などの金属のイオンと相互作用し、有機層上に選択的に金属イオンを吸着させることができるからである。シランカップリング剤の電子供与基として、アミノ基やチオール基などが考えられるが、これらに限定されるものではない。
【００２２】
また、有機層上に吸着させた金属イオンは還元処理を施すことで金属となり、触媒としての利用が可能となる。このとき、次工程の無電解めっき液中の還元剤で金属イオンを還元することができる。また、無電解めっき液中の還元剤で金属イオンを還元できない場合は、無電解めっき工程の前に予め金属イオンを還元する必要がある。例えば、触媒としてパラジウムのイオンを吸着させた場合、無電解めっき液中の還元剤が次亜リン酸ナトリウムやジメチルアミンボランであれば還元できるが、ホルムアルデヒドの場合は還元できないため、事前にジメチルアミンボランなどにより還元を必要とする。使用できる還元剤は、次亜リン酸ナトリウム、ジメチルアミンボラン、ホルマリン、水素化ホウ素ナトリウム、ヒドラジンなどが挙げられるが、これらに限定されることはない。
【００２３】
形成された貫通電極３を貫通穴２が充填されるまで厚くする。例えば、無電解めっきを長時間行い所定の厚さを得る方法や無電解めっき又はスパッタなどにより薄い貫通電極を形成させた後、これらをシード層として電解めっきにより貫通電極を厚付けする方法も考えられるが、これらの方法は限定しない。しかしながら、短時間で貫通電極を厚くすることができる電解めっきを使用することが望ましい。
【００２４】
次に図３（ｃ）に示すとおり、貫通穴２に充填された箇所を除く基材１の両表面に形成した貫通電極３を除去する。これによって、貫通穴２部分にのみ金属が充填される。基材表面の貫通電極３を除去する方法としては、例えば、機械研磨、サンドブラスト、エッチング等が上げられるがその方法は限定しない。また、貫通電極を完全に除去する為、ＣＭＰ（ケミカルメカニカルポリッシング）を重ねて用いても良い。
【００２５】
次に図３（ｄ）に示すとおり、基材１の表面上に樹脂層４を形成する。このときのガラス基材の表面粗さを算術表面粗さＲａが５００ｕｍ未満に管理しておく。ガラス基材の製造段階でＲａを管理する方法、基材表面の貫通電極３を除去すると同時もしくは除去後にガラス表面粗さを制御する方法が考えられるが、特に限定しない。貫通電極３を除去すると同時もしくは除去した後にガラス表面粗さを制御する方法としては、機械研磨、サンドブラスト、ＣＭＰの条件によって制御する方法、プラズマ処理をする方法、ガラスエッチングする方法などが上げられる。表面粗さを制御することで、配線層を形成する側の樹脂層４表面の平坦性を確保することができ微細な配線加工が可能となる。
【００２６】
またこのとき、形成する樹脂層４によってこの後形成するビルドアップ配線層と、基材１との剥離を防ぐことができる。樹脂層４としては、エポキシ／フェノール、ポリイミド、シクロオレフィン、ＰＢＯのいずれかもしくはそれらの複合材料を用いることが望ましい。
【００２７】
これらの樹脂はインターポーザーの材料として耐熱性・信頼性の面において、充分な特性を示すことから、広く用いられている．ＣＴＥはそれぞれ１０〜１００ｐｐｍ／Ｋ程度であり、後述する厚みの範囲内であれば、樹脂層４の影響による熱時のインターポーザーの寸法変化は微小なものとなりその影響は小さい。また、樹脂は、配線材料である例えばＣｕの４６ＧＰａ程度、基材であるガラスの３０Ｇｐａ程度に比べ小さくなっていることから、Ｃｕ接合界面、ガラス接合界面にかかる応力を小さくすることができ、また、Ｃｕ、ガラスそれぞれとの密着性も充分確保できる。また、樹脂層４の厚みとしては５ｕｍ以上５０ｕｍ以下が望ましい。５ｕｍより小さいと緩衝材としての役割をはたせず、充分な配線の剥離対策とならず、５０ｕｍより大きいとインターポーザーの寸法変化が大きくなり、高密度実装・高密度配線が難しくなる為である。
【００２８】
次に図３（ｅ）に示すとおり、次に、樹脂層４にビア５を形成する。ビアの形成位置は貫通穴２の直上とする。ビアの形成方法としてはレーザー、選定樹脂によっては露光・現像といったフォトリソによる形成が考えられるが、特に限定されるものではない。
次に、図３（ｆ）に示すとおり、ビア５に導体を充填すると同時に樹脂層４上に配線層（導体層）６を形成する。この形成工程にセミアディティブ工法を用いることで、充分に微細な配線が可能となる。また、セミアディティブ工法は、一般的にＢＧＡの製造時に用いられる工法であるので既存の設備で製造することができる為、低コストでの製造が可能となる。
【００２９】
次に図３（ｇ）に示すとおり、ビルドアップ配線基板と同様に絶縁層７、配線層（導体層）６または８を繰り返し形成することでガラス基材を用いたインターポーザー１００を得る。ビルドアップ配線層２０の層数、材料は適宜目的などに応じて設定することができ、特に限定されるものではない。またビルドアップ配線層２０は片面だけに形成してもよい。  
【００３０】
更に、図２のように、得られたガラスインターポーザー１００にＩＣチップ１０を接続することで半導体装置２００を得ることができる。ガラスインターポーザー１００とＩＣチップ１０の接続方法としては、はんだ接合後にアンダーフィルで封止する方法が望ましいがそれに限定されるものではない。
【実施例】
【００３１】
＜実施例１＞
本発明の実施例を以下に示す。
まず貫通電極付き配線基板（ガラスインターポーザー）の作製の実施例を示す。
厚さ３００ｕｍの無アルカリガラスにレーザーにより開口径８０ｕｍΦ、ピッチ２５０ｕｍのスルーホールビアを加工した。このスルーホールビアを有するガラス基材を、アミノ基を有するシランカップリング剤ＡＰＴＥＳとトルエンの混合溶液（ＡＰＴＥＳ：トルエン＝１：９）に６０℃で３０ｍｉｎ基板を浸漬させることで、ガラス基材上に有機単分子膜を形成した。
【００３２】
次に、前述の基材を０．２ｇ／Ｌの塩化パラジウム水溶液に室温で１０ｍｉｎ浸漬し、触媒となるパラジウムイオンを有機膜中へ担持させた。触媒が付着した基板を０．１ｍｏｌ／Ｌのジメチルアミンボランを含む溶液に６０℃で３０ｓ浸漬し、パラジウムイオンの還元を行った。続いて還元したパラジウムを核として無電解銅めっきにより厚さ２ｕｍの銅皮膜をガラス基材上に均一に形成させた。この銅皮膜をシード層として、電解銅めっきにより銅を貫通穴が充填されるまで成長させた。
【００３３】
ガラスへのめっきと同様の方法で、シランカップリング剤を用いてレジストの無いスルーホールビアの内部のＳｉＯ２上に有機膜と触媒を担持させ、無電解めっき銅めっきによりスルーホール内部に均一な２ｕｍ程度の銅皮膜を形成させた。この銅皮膜をシード層として電解銅めっきによるビアフィリングを行い、径８０ｕｍΦの貫通電極を形成させた。
次に、シード層として形成した表面のめっきをエッチングにより除去した。
【００３４】
次に、得られた貫通電極付基材の表面にエポキシを主成分とした厚さ１０ｕｍの樹脂フィルムを樹脂層として、真空ラミネート装置にてラミネートした。
その後、レーザーにより５０ｕｍΦのビアを貫通電極上に形成した。
次に、セミアディティブ法により樹脂層上に回路を形成すると同時にビアに金属としてＣｕを充填した。
その後絶縁層として、エポキシを主成分とした厚さ２５ｕｍの樹脂フィルムを真空ラミネート装置にてラミネートした。今回は樹脂層と絶縁層には同じ樹脂を用いた。その後ビルドアップ法により、配線層、絶縁層を形成しガラスインターポーザーを得た。
【００３５】
＜比較例＞
比較例を以下に示す。
樹脂層を形成せずガラス基材直上に銅配線を形成したガラスインターポーザー（水準１）と、本発明に基づき樹脂層をガラス基材の表面に形成し、その上にビルドアップ配線層を形成したガラスインターポーザー（水準２）とで、温度サイクル試験を実施し１０００サイクル後の状態を、超音波映像装置（ＳＡＴ）および断面観察にて確認した。温度サイクル試験はＪＥＳＤ２２−Ａ１０４Ｄに準拠し、−５５℃（１５ｍｉｎ）〜常温（１０ｍｉｎ）〜１２５℃（５ｍｉｎ）の条件で実施した。比較結果を表１に示す。
【００３６】
表１から分かるように、１０００サイクル終了時の剥離発生サンプル数に差が確認でき、本発明に基づいた水準の方が良好な結果となった。
【表１】
2015070189.tif 000003
【産業上の利用可能性】
【００３７】
本発明によれば、熱膨張、熱収縮による配線層の剥離を防止すると共に、充分な信頼性を有したガラスインターポーザー、及び、ガラスインターポーザーを備える半導体装置を提供することができる。
【符号の説明】
【００３８】
１…ガラス基材
２…貫通穴
３…貫通電極
４…樹脂層
５…ビア
６…配線および層間接続の為の導体
７…絶縁層
８…配線および層間接続の為の導体
９…絶縁層
１０…半導体チップ
２０…ビルドアップ配線層
１００…ガラスインターポーザー
２００…ガラスインターポーザーを備える半導体装置
【図１】
2015070189.tif 000004
【図２】
2015070189.tif 000005
【図３】
2015070189.tif 000006