(57)【要約】【課題】  接合型電界効果トランジスタの特性を向上させることができる。【解決手段】  本発明に係る実施例は、それぞれの画素が、接合型電界効果トランジスタ（以下、ＪＦＥＴと呼ぶ）を含む。ＪＦＥＴは、それぞれ半導体基板に形成された、表面ゲート領域９−１、埋め込みゲート領域９−２、チャネル領域１０、および、ソース領域１１を含む。本実施例では、２つの埋め込みゲート領域９−２の間にＰ型半導体領域２１が配される。Ｐ型半導体領域２１の不純物濃度は、埋め込みゲート領域９−２の不純物濃度より低い。【選択図】  図２
2015125997.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に配された接合型電界効果トランジスタを備える撮像装置であって、
前記接合型電界効果トランジスタは、第１導電型のチャネル領域と、第１導電型のソース領域と、第２導電型の第１のゲート領域と、第２導電型の第２のゲート領域と、第２導電型の第３のゲート領域と、第２導電型の第４のゲート領域と、を含み、
前記第１のゲート領域と前記第２のゲート領域とは、前記半導体基板の表面に沿った方向に並び、
前記第３のゲート領域と前記第４のゲート領域とは、前記表面に沿った方向に並び、
前記第１のゲート領域と前記第３のゲート領域とは、前記半導体基板の深さ方向に沿って並び、
前記第１のゲート領域は、前記表面と前記第３のゲート領域との間に配され、
前記第２のゲート領域と前記第４のゲート領域とは、前記深さ方向に沿って並び、
前記第２のゲート領域は、前記表面と前記第４のゲート領域との間に配され、
前記チャネル領域は、前記第１のゲート領域と前記第３のゲート領域との間に配された第１の領域、および、前記第２のゲート領域と前記第４のゲート領域との間に配された第２の領域を含み、
前記ソース領域は、前記第１のゲート領域と前記第２のゲート領域との間に配され、
前記第３のゲート領域と前記第４のゲート領域との間に、第２導電型であり、かつ、前記第３のゲート領域および前記第４のゲート領域の不純物濃度よりも低い不純物濃度の半導体領域が配された、
ことを特徴とする撮像装置。
【請求項２】
半導体基板に配された接合型電界効果トランジスタを備える撮像装置であって、
前記接合型電界効果トランジスタは、第１導電型のチャネル領域と、第１導電型のソース領域と、第２導電型の第１のゲート領域と、第２導電型の第２のゲート領域と、第２導電型の第３のゲート領域と、第２導電型の第４のゲート領域と、を含み、
前記第１のゲート領域と前記第２のゲート領域とは、前記半導体基板の表面に沿った方向に並び、
前記第３のゲート領域と前記第４のゲート領域とは、前記表面に沿った方向に並び、
前記第１のゲート領域と前記第３のゲート領域とは、前記半導体基板の深さ方向に沿って並び、
前記第１のゲート領域は、前記表面と前記第３のゲート領域との間に配され、
前記第２のゲート領域と前記第４のゲート領域とは、前記深さ方向に沿って並び、
前記第２のゲート領域は、前記表面と前記第４のゲート領域との間に配され、
前記チャネル領域は、前記第１のゲート領域と前記第３のゲート領域との間に配された第１の領域、および、前記第２のゲート領域と前記第４のゲート領域との間に配された第２の領域を含み、
第１導電型の半導体領域が、前記第３のゲート領域から前記第４のゲート領域まで連続している、
ことを特徴とする撮像装置。
【請求項３】
前記表面と平行な面への前記チャネル領域の正射影が、前記面への前記第１のゲート領域の正射影、および、前記面への前記第２のゲート領域の正射影のそれぞれと交差する、
ことを特徴とする請求項１または請求項２に記載の撮像装置。
【請求項４】
前記表面と平行な面への前記第１のゲート領域の正射影と、前記面への前記第３のゲート領域の正射影とが一致し、
前記面への前記第２のゲート領域の正射影と、前記面への前記第４のゲート領域の正射影とが一致する、
ことを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記第３のゲート領域から前記半導体領域を介して前記第４のゲート領域まで、前記第３のゲート領域および前記第４のゲート領域と同じ導電型の領域が連続する、
ことを特徴とする請求項１に記載の撮像装置。
【請求項６】
前記半導体領域と前記第３のゲート領域との間、あるいは、前記半導体領域と前記第４のゲートの間に空乏層が存在する、
ことを特徴とする請求項１に記載の撮像装置。
【請求項７】
前記第３のゲート領域から前記第４のゲート領域まで空乏層が連続している、
ことを特徴とする請求項２の撮像装置。
【請求項８】
前記チャネル領域は、前記ソース領域と前記半導体領域との間に配された第３の領域を含む、
前記ソース領域の不純物濃度は、前記第３の領域の不純物濃度より高い、
ことを特徴とする請求項１乃至請求項７のいずれか一項に記載の撮像装置。
【請求項９】
半導体基板に配された接合型電界効果トランジスタを備える撮像装置であって、
前記接合型電界効果トランジスタは、第１導電型のチャネル領域と、第１導電型のソース領域と、第２導電型の半導体領域と、を含み、
前記チャネル領域は、前記半導体領域と前記半導体基板の表面との間に配され、
前記ソース領域の少なくとも一部は、前記チャネル領域と前記表面との間に配され、
前記半導体領域は、第１の部分、第２の部分、および、第３の部分を含み、
前記第１の部分の不純物濃度は、前記第２の部分の不純物濃度、および、前記第３の部分の不純物濃度より低く、
前記第１の部分は、前記第２の部分と前記第３の部分との間に配され、
前記表面と平行な面への、前記半導体領域の第１の部分の正射影が、前記面への前記ソース領域の正射影と重なる、
ことを特徴とする撮像装置。
【請求項１０】
前記第２の部分、および、前記第３の部分のそれぞれが、前記チャネル領域とＰＮ接合を構成する、
ことを特徴とする請求項９に記載の撮像装置。
【請求項１１】
前記ソース領域の不純物濃度は、前記チャネル領域の不純物濃度より高い、
ことを特徴とする請求項９または請求項１０に記載の撮像装置。
【請求項１２】
前記接合型電界効果トランジスタは、前記チャネル領域と前記表面との間に配された第２導電型のゲート領域を含む、
ことを特徴とする請求項９乃至請求項１１のいずれか一項に記載の撮像装置。
【請求項１３】
請求項１乃至請求項１２のいずれか一項に記載の撮像装置と、
被写体の光学像を前記撮像装置に結像させるレンズと、
を備えた撮像システム。
【請求項１４】
請求項１乃至請求項１２のいずれか一項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理装置と、
を備えた撮像システム。
【請求項１５】
半導体基板に配された接合型電界効果トランジスタを備える撮像装置の製造方法であって、
第１の開口を規定する第１のマスクを用いて前記半導体基板に不純物を導入することにより、前記接合型電界効果トランジスタのゲート領域を形成する工程と、
第２の開口を規定する第２のマスクを用いて、前記ゲート領域の少なくとも一部と同じ深さに、ゲート領域を形成するときに用いられる不純物と同じ導電型の不純物を導入する工程と、を有し、
前記第１の開口は、前記第１のマスクによって分割された複数の開口を含み、
前記半導体基板の表面と平行な面への前記第２の開口の正射影が、前記第１のマスクのうち、前記複数の開口の間にある部分の前記面への正射影と少なくとも部分的に重なる、
ことを特徴とする撮像装置の製造方法。
【請求項１６】
第３の開口を規定する第３のマスクを用いて前記半導体基板に不純物を導入することにより、前記接合型電界効果トランジスタのチャネル領域を形成する工程を有し、
前記面への前記複数の開口の正射影のそれぞれが、前記面への前記第３の開口の正射影と交差する、
ことを特徴とする請求項１５に記載の撮像装置の製造方法。
【請求項１７】
前記ゲート領域は、互いに異なる深さに形成される表面ゲート領域と埋め込みゲート領域とを含み、
前記ゲート領域を形成する工程は、それぞれが前記第１のマスクを用い、かつ、イオン注入エネルギーが互いに異なる複数のイオン注入工程を含み、
前記埋め込みゲート領域の少なくとも一部と同じ深さに、前記同じ導電型の不純物を導入する、
ことを特徴とする請求項１５に記載の撮像装置の製造方法。
【請求項１８】
前記表面ゲート領域と前記埋め込みゲート領域との中間の深さに前記接合型電界効果トランジスタのチャネル領域を形成する工程を有する、
ことを特徴とする請求項１７に記載の撮像装置の製造方法。
【請求項１９】
第３の開口を規定する第３のマスクを用いて前記半導体基板に不純物を導入することにより、前記チャネル領域を形成し、
前記面への前記複数の開口の正射影のそれぞれが、前記面への前記第３の開口の正射影と交差する、
ことを特徴とする請求項１８に記載の撮像装置の製造方法。
【請求項２０】
前記表面ゲート領域の間に、前記接合型電界効果トランジスタのソース領域を形成する工程を有する、
ことを特徴とする請求項１７乃至請求項１９のいずれか一項に記載の撮像装置の製造方法。
【請求項２１】
第４の開口を規定する第４のマスクを用いて前記半導体基板に不純物を導入することにより、前記接合型電界効果トランジスタのソース領域を形成する工程を有し、
前記面への前記第４の開口の正射影が、前記第１のマスクのうち、前記複数の開口の間にある部分の前記面への正射影と重なり、かつ、前記面への前記第２の開口の正射影と重なる、
ことを特徴とする請求項１５乃至請求項１９のいずれか一項に記載の撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像システム、および、撮像装置の製造方法に関する。
【背景技術】
【０００２】
接合型電界効果トランジスタを用いた撮像装置が提案されている。特許文献１には、複数の画素を備える撮像装置が記載されている。それぞれの画素が接合型電界効果トランジスタを有する。特許文献１には、横型の接合型電界効果トランジスタが開示されている。具体的には、チャネル領域が、表面ゲート領域と埋め込みゲート領域とに挟まれている。そして、埋め込みゲート領域が途切れる場所で、チャネル領域がドレイン領域とつながっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１６５７３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の接合型電界効果トランジスタにおいては、ソース領域の下に埋め込みゲート領域の一部が配されている。埋め込みゲート領域の不純物濃度の分布は一様である。そのため、ゲート領域の不純物濃度を高くすると、ソース領域の下に配された一部の不純物濃度が高くなる。
【０００５】
ソース領域の下に配された一部の不純物濃度が高いと、当該一部からの空乏層がソース領域にも広がりやすくなる。ソース領域の空乏化によって、接合型電界効果トランジスタから出力されるチャネル電流が変化する可能性がある。つまり、接合型電界効果トランジスタの特性が低下する可能性がある。
【０００６】
上記の課題に鑑み、本発明は、接合型電界効果トランジスタの特性が向上された撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の１つの側面に係る実施形態は、半導体基板に配された接合型電界効果トランジスタを備える撮像装置であって、前記接合型電界効果トランジスタは、第１導電型のチャネル領域と、第１導電型のソース領域と、第２導電型の第１のゲート領域と、第２導電型の第２のゲート領域と、第２導電型の第３のゲート領域と、第２導電型の第４のゲート領域と、を含み、前記第１のゲート領域と前記第２のゲート領域とは、前記半導体基板の表面に沿った方向に並び、前記第３のゲート領域と前記第４のゲート領域とは、前記表面に沿った方向に並び、前記第１のゲート領域と前記第３のゲート領域とは、前記半導体基板の深さ方向に沿って並び、前記第１のゲート領域は、前記表面と前記第３のゲート領域との間に配され、前記第２のゲート領域と前記第４のゲート領域とは、前記深さ方向に沿って並び、前記第２のゲート領域は、前記表面と前記第４のゲート領域との間に配され、前記チャネル領域は、前記第１のゲート領域と前記第３のゲート領域との間に配された第１の領域、および、前記第２のゲート領域と前記第４のゲート領域との間に配された第２の領域を含み、前記ソース領域は、前記第１のゲート領域と前記第２のゲート領域との間に配され、前記第３のゲート領域と前記第４のゲート領域との間に、第２導電型であり、かつ、前記第３のゲート領域および前記第４のゲート領域の不純物濃度よりも低い不純物濃度の半導体領域が配された、ことを特徴とする。
【０００８】
本発明の別の側面に係る実施形態は、半導体基板に配された接合型電界効果トランジスタを備える撮像装置であって、前記接合型電界効果トランジスタは、第１導電型のチャネル領域と、第１導電型のソース領域と、第２導電型の第１のゲート領域と、第２導電型の第２のゲート領域と、第２導電型の第３のゲート領域と、第２導電型の第４のゲート領域と、を含み、前記第１のゲート領域と前記第２のゲート領域とは、前記半導体基板の表面に沿った方向に並び、前記第３のゲート領域と前記第４のゲート領域とは、前記表面に沿った方向に並び、前記第１のゲート領域と前記第３のゲート領域とは、前記半導体基板の深さ方向に沿って並び、前記第１のゲート領域は、前記表面と前記第３のゲート領域との間に配され、前記第２のゲート領域と前記第４のゲート領域とは、前記深さ方向に沿って並び、前記第２のゲート領域は、前記表面と前記第４のゲート領域との間に配され、前記チャネル領域は、前記第１のゲート領域と前記第３のゲート領域との間に配された第１の領域、および、前記第２のゲート領域と前記第４のゲート領域との間に配された第２の領域を含み、第１導電型の半導体領域が、前記第３のゲート領域から前記第４のゲート領域まで連続している、ことを特徴とする。
【０００９】
本発明のさらに別の側面に係る実施形態は、半導体基板に配された接合型電界効果トランジスタを備える撮像装置であって、前記接合型電界効果トランジスタは、第１導電型のチャネル領域と、第１導電型のソース領域と、第２導電型の半導体領域と、を含み、前記チャネル領域は、前記半導体領域と前記半導体基板の表面との間に配され、前記ソース領域の少なくとも一部は、前記チャネル領域と前記表面との間に配され、前記半導体領域は、第１の部分、第２の部分、および、第３の部分を含み、前記第１の部分の不純物濃度は、前記第２の部分の不純物濃度、および、前記第３の部分の不純物濃度より低く、前記第１の部分は、前記第２の部分と前記第３の部分との間に配され、前記表面と平行な面への、前記半導体領域の第１の部分の正射影が、前記面への前記ソース領域の正射影と重なる、ことを特徴とする。
【００１０】
本発明のさらに別の側面に係る実施形態は、半導体基板に配された接合型電界効果トランジスタを備える撮像装置の製造方法であって、第１の開口を規定する第１のマスクを用いて前記半導体基板に不純物を導入することにより、前記接合型電界効果トランジスタのゲート領域を形成する工程と、第２の開口を規定する第２のマスクを用いて、前記ゲート領域の少なくとも一部と同じ深さに、ゲート領域を形成するときに用いられる不純物と同じ導電型の不純物を導入する工程と、を有し、前記第１の開口は、前記第１のマスクによって分割された複数の開口を含み、前記半導体基板の表面と平行な面への前記第２の開口の正射影が、前記第１のマスクのうち、前記複数の開口の間にある部分の前記面への正射影と少なくとも部分的に重なる、ことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、接合型電界効果トランジスタの特性を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】撮像装置の平面構造を模式的に表す図である。
【図２】撮像装置の断面構造を模式的に表す図である。
【図３】撮像装置の断面構造を模式的に表す図である。
【図４】撮像装置の製造方法を説明するための図である。
【図５】撮像装置の製造に用いられるマスクを模式的に表す図である。
【図６】撮像装置の製造方法を説明するための図、および、撮像装置の製造に用いられるマスクを模式的に表す図である。
【図７】撮像装置の平面構造、および、断面構造を模式的に表す図である。
【図８】撮像装置の製造方法を説明するための図である。
【図９】撮像システムのブロック図である。
【発明を実施するための形態】
【００１３】
本発明に係る１つの実施例は、複数の画素を有する撮像装置である。それぞれの画素が、接合型電界効果トランジスタ（以下、ＪＦＥＴと呼ぶ）を含む。ＪＦＥＴは、それぞれ半導体基板に形成された、ゲート領域、チャネル領域、ドレイン領域、および、ソース領域を含む。ＪＦＥＴにおいては、ゲート領域の導電型は、チャネル領域、ドレイン領域、および、ソース領域の導電型と異なる。本実施例では、チャネル電流の方向が半導体基板の表面と平行である横型ＪＦＥＴが用いられる。
【００１４】
本発明に係る実施例においては、チャネル領域よりも深くに配された半導体領域の構造、あるいは、その製造方法に特徴がある。
【００１５】
以下、本発明の実施例について図面を用いて説明する。以下に説明される実施例では、ゲート領域がＰ型であり、チャネル領域、ドレイン領域、および、ソース領域がＮ型である。もちろん、本発明に係る実施例は、以下に説明される実施例のみに限定されない。例えば、各半導体領域の導電型を逆にしてもよい。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。
【実施例１】
【００１６】
図１は、本実施例の撮像装置の平面構造を模式的に表す図である。図１には、１つの画素が示されている。画素は、フォトダイオードなどの光電変換部、転送トランジスタ、リセットトランジスタ、ＪＦＥＴを含む。本実施例の撮像装置は、図１に示された画素を複数備える。
【００１７】
本実施例の光電変換部は、フォトダイオードである。フォトダイオードは、半導体基板の表面に形成されたＮ型半導体領域１、および、Ｎ型半導体領域１の下に配されたＰ型半導体領域２を含む。Ｎ型半導体領域１とＰ型半導体領域２とは、ＰＮ接合を構成する。入射光によって発生したホールが、信号電荷として、Ｐ型半導体領域２に蓄積される。Ｐ型半導体領域２に蓄積された信号電荷は、フローティングディフュージョン領域３（以下、ＦＤ領域３）に転送される。ＦＤ領域３はＰ型の半導体領域である。転送ゲート電極４は、Ｐ型半導体領域２からＦＤ領域３へ信号電荷を転送する。
【００１８】
ＪＦＥＴは、Ｐ型のゲート領域９、Ｎ型のチャネル領域１０、Ｎ型のソース領域１１を含む。Ｎ型のチャネル領域１０の少なくとも一部に、ゲート領域９の電圧によって制御されるチャネルが形成される。本実施例のＪＦＥＴは、複数のゲート領域９を有する。チャネル領域１０は、平面視において、複数のゲート領域９のそれぞれと交差する。チャネル領域１０は、平面視において、ソース側からドレイン側に渡ってゲート領域９を横断するように配される。
【００１９】
本明細書において、平面視における部品の配置、あるいは、形状に言及する場合は、当該部品を半導体基板の表面と平行な面への正射影したときの、当該面における配置、あるいは、形状のことを意味する。つまり、ゲート領域の半導体基板の表面に平行な面への正射影と、チャネル領域の半導体基板の表面に平行な面への正射影とが、当該面において交差する。半導体基板の表面は、半導体領域と絶縁体との界面である。
【００２０】
チャネル領域１０の一部（図１の領域１０ｄ）が、ＪＦＥＴのドレイン領域を構成する。ゲート領域９とチャネル領域１０との交差部分にＪＦＥＴのチャネルが形成される。ソース領域１１の不純物濃度は、チャネル領域１０の不純物濃度より高い。ソース領域１１は、コンタクトプラグ１２を介して、出力線１４に電気的に接続される。ＦＤ領域３は、ゲート領域９と電気的に接続される。このような構成により、ＪＦＥＴはＦＤ領域３の電圧に応じた信号を出力線１４に出力する。
【００２１】
リセットＭＯＳトランジスタは、Ｐ型のドレイン領域５、Ｐ型のソース領域７、ゲート電極８を含む。ドレイン領域５は、コンタクトプラグ６を介して、リセットドレイン配線１３に電気的に接続される。リセットＭＯＳトランジスタのソース領域７は、ＪＦＥＴのゲート領域９に電気的に接続される。このような構成により、リセットＭＯＳトランジスタは、ＪＦＥＴのゲートの電圧をリセットする。リセット用のトランジスタとして、ＭＯＳトランジスタを用いるのが簡単である。なお、リセット用のトランジスタには、ＪＦＥＴなど他のトランジスタを用いてもよい。
【００２２】
本実施例のＪＦＥＴは、平面視において、複数のゲート領域９を備える。平面視において、ソース領域１１を挟むように複数のゲート領域９が配される。つまり、ソース領域１１の半導体基板の表面と平行な面への正射影が、複数のゲート領域９の当該面への正射影の間に位置する。また、本実施例のＪＦＥＴは複数のドレイン領域を含む。より詳細には、チャネル領域１０が複数のドレイン側の部分１０ｄを有する。複数のドレイン領域のそれぞれは、複数のゲート領域９の対応する１つに対して、ソース領域１１とは反対側に配される。そして、複数のゲート領域９のそれぞれに対応してチャネルが形成される。平面視において、複数のゲート領域９が互いに平行に配置されることが好ましい。複数のゲート領域９は、同導電型の半導体領域によって互いに電気的に接続される。本実施例では、ＦＤ領域３およびリセットＭＯＳトランジスタのソース領域７が、複数のゲート領域９を互いに電気的に接続する。
【００２３】
このような構成により、ＪＦＥＴの実効的なチャネル幅を大きくすることができる。つまり、ＪＦＥＴの駆動力を高くすることができるため、撮像装置を高速に駆動することができる。なお、ＪＦＥＴの備えるゲート領域は１つだけでもよい。具体的には、図１に示された２つのゲート領域９のうちいずれか一方と、それに対応するドレイン領域を削除してもよい。
【００２４】
本実施例の画素はＰ型半導体領域２１を備える。Ｐ型半導体領域２１は、平面視においてソース領域１１と重なっている。つまり、半導体基板の表面と平行な面へのＰ型半導体領域２１の正射影は、当該面へのソース領域１１と重なる。また、Ｐ型半導体領域２１は、平面視において、２つのゲート領域９の間に位置する。つまり、半導体基板の表面と平行な面へのＰ型半導体領域２１の正射影は、２つのゲート領域９の当該面への正射影の間に位置する。また、Ｐ型半導体領域２１は、平面視においてチャネル領域１０の一部と重なっている。つまり、半導体基板の表面と平行な面へのＰ型半導体領域２１の正射影は、チャネル領域１０の当該面への正射影の一部と重なる。
【００２５】
図２は、本実施例の撮像装置の断面構造を模式的に表す図である。図２は、図１における直線Ａ−Ｂに沿った断面構造を模式的に示している。図１と同じ部分には、同じ符号を付してある。
【００２６】
図２には半導体基板１００が示されている。半導体基板１００の上には、不図示の絶縁膜が配される。半導体基板１００の表面ＳＲは、半導体基板１００と不図示の絶縁膜との界面である。図２の紙面に平行であり、かつ、表面ＳＲに平行な方向が、チャネル長方向である。表面ＳＲと垂直な方向が、半導体基板１００の深さ方向である。
【００２７】
Ｎ型半導体領域１５にフォトダイオードおよびＪＦＥＴが形成される。ＪＦＥＴのドレイン電流はＮ型半導体領域１５を介して供給される。図示されていないが、Ｎ型半導体領域１５にドレイン電流を供給するためのドレイン電流供給部が、画素エリアの外部、または、画素エリア内の一部に形成されている。ドレイン電流供給部は、例えば半導体基板と配線とを接続するコンタクトプラグである。
【００２８】
Ｎ型半導体領域１５の下には、Ｎ型半導体領域１５よりも不純物濃度の高いＮ型半導体領域１６が配される。Ｎ型半導体領域１６により、半導体基板の抵抗を下げることができる。そのため、このような構成によれば、ＪＦＥＴへ供給するドレイン電流による半導体基板の電圧降下を低減できる。そのため、半導体基板の電圧が場所ごとに異なるために生じるシェーディングなどのノイズを抑制することができる。結果として、画質を向上させることができる。また、ＪＦＥＴのドレイン電流を大きくすることができる。結果として、撮像装置の高速駆動が可能になる。
【００２９】
なお、チャネル領域１０の一部１０ｄが省略され、Ｎ型半導体領域１５の一部がドレイン領域を構成してもよい。平面視において、チャネルが形成される領域と隣り合って配されたＮ型の半導体領域がドレイン領域である。
【００３０】
本実施例のＪＦＥＴのゲート領域９は、表面ゲート領域９−１と、埋め込みゲート領域９−２とを含む。表面ゲート領域９−１と、埋め込みゲート領域９−２とはいずれもＰ型である。２つの表面ゲート領域９−１は、表面ＳＲに沿った方向に並んでいる。２つの埋め込みゲート領域９−２は、表面ＳＲに沿った方向に並んでいる。表面ゲート領域９−１と、埋め込みゲート領域９−２とは、半導体基板１００の深さ方向にそって並んでいる。表面ゲート領域９−１は、半導体基板１００の表面ＳＲと埋め込みゲート領域９−２との間に配される。
【００３１】
チャネル領域１０が、表面ゲート領域９−１と、埋め込みゲート領域９−２との中間の深さに配される。表面ゲート領域９−１、および、埋め込みゲート領域９−２のそれぞれが、チャネル領域１０とＰＮ接合を構成する。このような構成によって、横型ＪＦＥＴが構成される。横型ＪＦＥＴにおいては、図２に示されるように、チャネル長方向が半導体基板の表面と平行である。
【００３２】
表面ゲート領域９−１と埋め込みゲート領域９−２とは互いに電気的に接続される。両者の接続部は、平面視においてチャネル領域１０と重ならないように配される。このような構成によれば、ＪＦＥＴのチャネルを両方のゲート領域から制御することが可能になる。
【００３３】
平面視において、表面ゲート領域９−１と、埋め込みゲート領域９−２とは互いに重なっている。つまり、半導体基板の表面に平行な面への表面ゲート領域９−１の正射影と、当該面への埋め込みゲート領域９−２の正射影とが一致する。このような構成によれば、表面ゲート領域９−１と、埋め込みゲート領域９−２とを同一のマスクで形成することができる。そのため、ＪＦＥＴの特性のばらつきを抑えるのに有利である。
【００３４】
なお、表面ゲート領域９−１の正射影と、埋め込みゲート領域９−２の正射影とが一致していなくてもよい。例えば、平面視において表面ゲート領域９−１とチャネル領域１０とが交差し、一方で、埋め込みゲート領域はチャネル領域１０を内包するように、これらの領域が配置されてもよい。このような場合には、表面ゲート領域と埋め込みゲート領域とは別々のマスクを用いて形成される。
【００３５】
なお、表面ゲート領域９−１、あるいは、埋め込みゲート領域９−２のいずれか一方が省略されてもよい。また、本実施例では、平面視における複数のゲート領域９のそれぞれが、表面ゲート領域９−１と埋め込みゲート領域９−２とを含む。しかし、少なくとも１つのゲート領域９が表面ゲート領域９−１と埋め込みゲート領域９−２とを含む構成でもよい。
【００３６】
図２が示す通り、Ｐ型半導体領域２１は、２つの埋め込みゲート領域９−２の間に配されている。また、Ｐ型半導体領域２１は、チャネル領域１０より深い位置に配されている。Ｐ型半導体領域２１、および、チャネル領域１０がイオン注入によって形成される場合には、Ｐ型半導体領域２１の深さ方向の不純物濃度のピークが、チャネル領域１０の深さ方向の不純物濃度のピークよりも深くに位置する。
【００３７】
本実施例では、Ｐ型半導体領域２１の全体が、埋め込みゲート領域９−２と同じ深さに配される。これに限られず、Ｐ型半導体領域２１の少なくとも一部が、埋め込みゲート領域９と同じ深さに配されていればよい。
【００３８】
Ｐ型半導体領域２１の不純物濃度は、埋め込みゲート領域９−２の不純物濃度より低い。Ｐ型半導体領域２１と埋め込みゲート領域９−２とは互いに電気的に接続されている。具体的には、Ｐ型半導体領域２１から埋め込みゲート領域９−２までＰ型の半導体領域が連続している。
【００３９】
変形例として、Ｐ型半導体領域２１と埋め込みゲート領域９−２との間に空乏層が存在していてもよい。つまり、Ｐ型半導体領域２１と埋め込みゲート領域９−２との間に空乏化したＮ型の半導体領域が配されていてもよい。
【００４０】
このようにＰ型半導体領域２１の不純物濃度がゲート領域９の不純物濃度より低いことによって、ソース領域１１が空乏化しにくくなる。結果として、ＪＦＥＴの電気的特性を向上させることができる。また、２つの埋め込みゲート領域９−２の間にＰ型半導体領域２１が配されることで、両者の間を流れる寄生電流を低減できる。
【００４１】
なお、本実施例に変形例として、Ｐ型半導体領域２１が配されず、代わりに、２つの埋め込みゲート領域９−２の間に、Ｎ型の半導体領域が連続して配されてもよい。このような構成によっても、ＪＦＥＴの電気的特性の変動を小さく抑えることができる。また、２つの埋め込みゲート領域９−２の間に配されたＮ型の半導体領域の全体が空乏化していてもよい。つまり、２つの埋め込みゲート領域９−２が空乏層によって接続される構成である。２つの埋め込みゲート領域９−２の間に空乏層によるポテンシャルバリアが形成されることで、２つの埋め込みゲート領域９−２の間に流れる寄生電流を低減できる。
【００４２】
図２に示された断面構造を別の観点から説明すると、チャネル領域１０よりも深い位置に配されたＰ型の半導体領域の不純物濃度の分布に特徴がある。当該Ｐ型の半導体領域は、第１の部分と、第１の部分の不純物濃度より高い不純物濃度の第２、および、第３の部分を含む。そして、第１の部分は、第２の部分と第３の部分との間に配される。具体的には、Ｐ型半導体領域２１が第１の部分に相当し、２つの埋め込みゲート領域９−２が、第２の部分および第３の部分にそれぞれ相当する。
【００４３】
平面視において、第１の部分はソース領域１１と重なる。つまり、半導体基板１００の表面ＳＲと平行な面への第１の部分の正射影が、当該面へのソース領域１１の正射影と重なる。本実施例では、平面視において、第２の部分および第３の部分は、ソース領域１１とは重ならない。別の変形例では、第２の部分、および、第３の部分が、それぞれ、部分的にソース領域１１と重なっていてもよい。
【００４４】
このような構成によれば、第１の部分の不純物濃度が低いため、ソース領域１１が空乏化しにくくなる。結果として、ＪＦＥＴの電気的特性を向上させることができる。
【００４５】
図３（ａ）は、本実施例の撮像装置の断面構造を模式的に表す図である。図３（ａ）は、図１における直線Ｃ−Ｄに沿った断面構造を模式的に示している。図１および図２と同じ部分には、同じ符号を付してある。図３（ａ）の紙面に平行であり、かつ、表面ＳＲに平行な方向が、チャネル幅方向である。
【００４６】
図３（ａ）が示す通り、チャネル幅方向において、Ｐ型半導体領域２１はチャネル領域１０の幅よりも広く延在している。本実施例では、Ｐ型半導体領域２１が、リセットＭＯＳトランジスタのソース領域７の下、および、ＦＤ領域３の下に到達している。これにより、チャネル領域１０とＮ型半導体領域１５との間のオーミックな導通は防がれる。実際には、ＪＦＥＴのチャネル領域１０とＮ型半導体領域１５との間の、表面ＳＲに対して垂直な方向の電気的抵抗が、ＪＦＥＴのソースとドレインと間のチャネル長方向の電気的抵抗よりも十分に大きくなるように、ポテンシャル設計がなされることが好ましい。
【００４７】
図３（ｂ）は、本実施例の撮像装置の断面構造を模式的に表す図である。図３（ｂ）は、図１における直線Ｅ−Ｆに沿った断面構造を模式的に示している。図１乃至図３（ａ）と同じ部分には、同じ符号を付してある。図３（ｂ）の紙面に平行であり、かつ、表面ＳＲに平行な方向が、チャネル幅方向である。
【００４８】
先述の通り、表面ゲート領域９−１と埋め込みゲート領域９−２とは互いに電気的に接続される。本実施例においては、同導電型の半導体領域が、表面ゲート領域９−１と埋め込みゲート領域９−２とを電気的に接続する。例えば、図３（ｂ）において、ＦＤ領域３、および、リセットＭＯＳトランジスタのソース領域７が、表面ゲート領域９−１と埋め込みゲート領域９−２とを電気的に接続するように、基板の深い位置にまで延在してもよい。また、図３（ｂ）では表面ゲート領域９−１と埋め込みゲート領域９−２とが離間して配されているが、表面ゲート領域９−１と埋め込みゲート領域９−２とが、表面ＳＲに垂直な方向の不純物の拡散により連続して形成されてもよい。
【００４９】
本実施例においては、図１に示される平面構造において、ゲート領域９とチャネル領域１０とが交差している。換言すると、半導体基板の表面と平行な面へのゲート領域９の正射影と、半導体基板の表面と平行な面へのチャネル領域１０の正射影とが交差している。
【００５０】
ゲート領域９とチャネル領域１０とが交差するとは、それぞれの領域が互いを横断するように配置されることである。言い換えると、ゲート領域９の少なくとも２つの部分が、チャネル領域１０から突出しており、かつ、チャネル領域１０の少なくとも２つの部分がゲート領域９から突出していることである。
【００５１】
また、図１の平面視において、チャネル領域１０のうち、２つのゲート領域９の間に配された部分が、チャネル領域１０のソース側の部分１０ｓである。ゲート領域９に対してソース側の部分１０ｓとは反対側に配された部分が、チャネル領域１０のドレイン側の部分１０ｄである。図２においても、ソース側の部分１０ｓ、および、ドレイン側の部分１０ｄが、それぞれ示されている。そして、チャネル領域１０のソース側の部分１０ｓ、および、ドレイン側の部分１０ｄは、いずれも、ゲート領域９と重なっていない。換言すると、チャネル領域１０の正射影のソース側の部分１０ｓと、同じくドレイン側の部分１０ｄとが、それぞれ、ゲート領域９の正射影から突出している。そのため、図２が示すように、ＪＦＥＴのチャネル長はゲート領域９の端によって規定される。そして、図３（ｂ）が示すように、ＪＦＥＴのチャネル幅はチャネル領域１０の端によって規定される。
【００５２】
このような構成によれば、ゲート領域９を形成するために用いられるマスクと、チャネル領域１０を形成するために用いられるマスクとの間で、アライメントずれが生じても、ＪＦＥＴのチャネルの形状はほとんど変化しない。つまり、ＪＦＥＴのチャネル長、および、チャネル幅の変動を小さくすることができる。その結果、ＪＦＥＴの特性のばらつきを低減することができる。
【００５３】
電気的特性の変動を低減できる効果は、ゲート領域９、および、チャネル領域１０の形状に依存しない。この効果は、平面視において、ゲート領域９とチャネル領域１０とが交差していることによって得られるものである。好適には、図１が示すように、平面視におけるゲート領域９の外縁が、それぞれチャネル幅方向に沿った、２本の平行な線分を含むとよい。このような構成により、電気的特性の変動をより低減することができる。また、好適には、図１が示すように、平面視におけるチャネル領域１０の外縁は、それぞれチャネル長方向に沿った、２本の平行な線分を含むとよい。このような構成により、電気的特性の変動をより低減することができる。さらに、ゲート領域９、および、チャネル領域１０が矩形であれば、これらを形成する時に用いるマスクの形成が容易になる。また、平面視におけるゲート領域９およびチャネル領域１０の外縁が、曲線を含んでいてもよい。このような構成によれば、マスクのローテーションによるアライメントずれに対して、特性の変動を低減することができる。
【００５４】
ＪＦＥＴのチャネル長は、ドレイン側の端とソース側の端との距離で決まる。そのため、平面視において、ゲート領域９の両側に、チャネル領域１０のドレイン側の部分およびソース側の部分が分かれて配されることで、電気的特性の変動を低減できる効果が得られる。つまり、チャネル領域１０の正射影のソース側の部分と、同じくドレイン側の部分とが、それぞれ、ゲート領域の正射影から突出していることにより、上述の電気的特性の変動を低減できる効果が得られるのである。
【００５５】
続いて、本実施例の撮像装置の製造方法の例を説明する。図４は、撮像装置の製造方法を説明するための図である。図４（ａ）〜（ｃ）は、それぞれ、図１の直線Ａ−Ｂに沿った断面構造を模式的に示している。図１乃至図３と同じ部分には、同じ符号を付してある。
【００５６】
図４（ａ）に示される工程では、ＪＦＥＴのゲート領域９を形成する。この工程では、第１の開口２０９を規定する第１のマスク１７が用いられる。第１のマスク１７は、例えば、フォトリソグラフィ法を用いてフォトレジストをパターニングすることによって得られる。
【００５７】
ボロンなど、アクセプタとなる不純物を、第１の開口２０９を通して半導体基板１００へ導入する。これにより、半導体基板１００の第１の開口２０９に対応した領域に、ゲート領域９が形成される。例えば、第１のマスク１７を用いたイオン注入によりゲート領域９を形成できる。イオン注入エネルギーの互いに異なる複数回のイオン注入を行うことにより、表面ゲート領域９−１と、埋め込みゲート領域９−２とを互いに異なる深さに形成する。イオン注入エネルギーが高いほど、半導体基板１００の深いに半導体領域を形成できる。所定のイオン注入エネルギーを選択することにより、表面ゲート領域９−１と埋め込みゲート領域９−２とが、半導体基板１００の表面ＳＲに垂直な方向の不純物の拡散によって互いに電気的に接続されるように形成される。
【００５８】
なお、半導体基板１００への不純物の導入には、イオン注入の他にも、熱拡散などの半導体プロセスを用いることができる。ゲート領域９を形成した後、第１のマスク１７を除去する。
【００５９】
図４（ｂ）に示される工程では、ＪＦＥＴのチャネル領域１０を形成する。この工程では、第３の開口２１０を規定する第３のマスク１８が用いられる。第３のマスク１８は、例えば、フォトリソグラフィ法を用いてフォトレジストをパターニングすることによって得られる。
【００６０】
リンやヒ素など、ドナーとなる不純物を、第３の開口２１０を通して半導体基板１００へ導入する。これにより、半導体基板１００の第３の開口２１０に対応した領域に、チャネル領域１０が形成される。例えば、第３のマスク１８を用いたイオン注入によりチャネル領域１０を形成できる。この場合、イオン注入エネルギーを調整することにより、チャネル領域１０を、表面ゲート領域９−１と、埋め込みゲート領域９−２との中間の深さに形成することができる。チャネル領域１０を形成した後、第３のマスク１８を除去する。
【００６１】
図４では図示されていないが、開口２０３、２０７を規定するマスク１９を用いて、複数のゲート領域９を互いに電気的に接続するＰ型の半導体領域を形成してもよい。マスク１９は、例えば、フォトリソグラフィ法を用いてフォトレジストをパターニングすることによって得られる。
【００６２】
本実施例では、ＦＤ領域３、および、リセットＭＯＳトランジスタのソース領域７が、マスク１９を用いて形成される。そして、これらの領域が複数のゲート領域９を互いに電気的に接続する。複数のゲート領域９を互いに電気的に接続するＰ型の半導体領域を形成した後、マスク１９を除去する。
【００６３】
図４（ｃ）に示される工程では、チャネル領域１０のソース側の部分と電気的に接続されるソース領域１１を形成する。この工程では、第４の開口２１１を規定する第４のマスク２０が用いられる。第４のマスク２０はハードマスクである。つまり、第４のマスク２０は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜等の無機材料で構成された絶縁膜である。
【００６４】
リンやヒ素など、ドナーとなる不純物を、第４の開口２１１を通して半導体基板１００へ導入する。これにより、半導体基板１００の第４の開口２１１に対応した領域に、ソース領域１１が形成される。
【００６５】
上述のように、第４のマスク２０としてハードマスクを用いることで、当該第４のマスクを層間絶縁膜として用いることができる。具体的には、ソース領域１１を形成した後に第４のマスク２０を除去せず、第４の開口２１１にソース領域１１と電気的に接続されるコンタクトプラグ１２を埋め込む。そして、第４のマスク２０の上に、コンタクトプラグ１２と接続される出力線１４を形成する。
【００６６】
次に、上述のマスク１７〜１９の平面的な構造、および、相互の位置関係について説明する。図５（ａ）、（ｂ）は、図４に示される工程で用いられるマスク１７〜１９を模式的に表す図である。図４と同じ部分には同じ番号を付してある。
【００６７】
図５（ａ）、（ｂ）は、第１の開口２０９と、第３の開口２１０と、開口２０３、２０７とを示している。図５（ｂ）は、第３の開口２１０の各部分を示している。本実施例において、第１の開口２０９と、第３の開口２１０と、開口２０３、２０７とは、いずれも長方形である。第１の開口２０９を示す長方形の外側が、第１の開口２０９を規定する第１のマスク１７である。第３の開口２１０を示す長方形の外側が、第３の開口２１０を規定する第３のマスク１８である。開口２０３、２０７を示す長方形の外側が、開口２０７と開口２０７とを規定するマスク１９である。
【００６８】
図５（ａ）、（ｂ）は、説明のため、開口２０９、２１０、２０３、２０７を重ね合わせて示している。これにより、図５（ａ）、（ｂ）は、複数のマスクのアライメントを示している。実際には、各工程において所定の半導体領域を形成した後に、マスクが除去される。そのため、２つ以上のマスクが必ずしも同時に存在するわけではない。
【００６９】
平面視において、第１の開口２０９と、第３の開口２１０とは互いに交差する。つまり、半導体基板１００の表面と平行な面への第１の開口２０９の正射影と、当該面への第３の開口２１０の正射影とが交差する。
【００７０】
図５（ｂ）が示す通り、第３の開口２１０は、チャネル領域１０のソース側の部分に対応するソース側部分２１０ｓと、チャネル領域１０のドレイン側の部分に対応するドレイン側部分２１０ｄとを含む。図５（ｂ）において、第３の開口２１０のうち、２つの第１の開口２０９の間にある部分が、第３の開口２１０のソース側部分２１０ｓである。図５（ｂ）において、左側の第１の開口２０９Ｌの左にある部分、および、右側の第１の開口２０９Ｒの右にある部分が、第３の開口２１０のドレイン側部分２１０ｄである。
【００７１】
平面視において、第３の開口２１０のソース側部分２１０ｓとドレイン側部分２１０ｄとは、それぞれ、第１のマスク１７と重なっている。つまり、半導体基板１００の表面と平行な面へのソース側部分２１０ｓの正射影、および、当該面へのドレイン側部分２１０ｄの正射影が、それぞれ、第１のマスク１７の当該面への正射影と重なっている。そのため、図５が示すように、ＪＦＥＴのチャネル長は第１の開口２０９の端によって規定される。そして、ＪＦＥＴのチャネル幅は第３の開口２１０の端によって規定される。
【００７２】
このような構成によれば、ゲート領域９を形成するために用いられる第１のマスク１７と、チャネル領域１０を形成するために用いられる第３のマスク１８との間で、アライメントずれが生じても、ＪＦＥＴのチャネルの形状はほとんど変化しない。つまり、ＪＦＥＴのチャネル長、および、チャネル幅の変動を小さくすることができる。その結果、ＪＦＥＴの特性のばらつきを低減することができる。
【００７３】
本実施例において、第１の開口２０９は、第１のマスク１７によって分割された複数の開口２０９Ｌ、２０９Ｒを含む。平面視において、複数の開口２０９Ｌ、２０９Ｒのそれぞれが、第３の開口２１０と交差する。つまり、半導体基板１００の表面と平行な面への複数の開口２０９Ｌ、２０９Ｒの正射影のそれぞれが、当該面への第３の開口２１０の正射影と交差する。そして、平面視において、第３の開口２１０のソース側部分は、第１のマスク１７のうち、２つの開口２０９Ｌ、２０９Ｒの間にある部分と重なる。
【００７４】
そして、平面視において、第１の開口２０９が、開口２０３、２０７と部分的に重なる。つまり、半導体基板１００の表面と平行な面への第１の開口２１０の正射影が、当該面への開口２０３、２０７の正射影と部分的に重なる。
【００７５】
このような構成により、ＪＦＥＴの実効的なチャネル幅を大きくすることができる。つまり、ＪＦＥＴの駆動力を高くすることができるため、撮像装置を高速に駆動することができる。
【００７６】
続いて、Ｐ型半導体領域２１を形成する工程を説明する。ここでは、図４（ｃ）の工程の後にＰ型半導体領域２１を形成する例を説明するが、Ｐ型半導体領域２１を形成するタイミングはいつでもよい。第４のマスク２０にハードマスクを用いる場合は、ソース領域１１を形成する前にＰ型半導体領域２１を形成することが好ましい。
【００７７】
図６（ａ）は、撮像装置の製造方法を説明するための図である。図６（ａ）は、図１の直線Ａ−Ｂに沿った断面構造を模式的に示している。図１乃至図３と同じ部分には、同じ符号を付してある。
【００７８】
図６（ａ）に示される工程では、Ｐ型半導体領域２１を形成する。この工程では、第２の開口３００を規定する第２のマスク３０が用いられる。第２のマスク３０は、例えば、フォトリソグラフィ法を用いてフォトレジストをパターニングすることによって得られる。
【００７９】
ボロンなど、アクセプタとなる不純物を、第２の開口３００を通して半導体基板１００へ導入する。これにより、半導体基板１００の第２の開口３００に対応した領域に、Ｐ型半導体領域２１が形成される。例えば、第２のマスク３０を用いたイオン注入によりＰ型半導体領域２１を形成できる。Ｐ型半導体領域２１を形成した後、第２のマスク３０を除去する。
【００８０】
この工程でアクセプタとなる不純物は、埋め込みゲート領域９−２と同じ深さに導入される。イオン注入によりＰ型半導体領域２１を形成する場合、所定のイオン注入エネルギーを選択することで、埋め込みゲート領域９−２と同じ深さにアクセプタとなる不純物を導入することができる。
【００８１】
なお、本実施例では、アクセプタとなる不純物が導入された結果、Ｐ型半導体領域２１が形成されている。他の変形例として、２つの埋め込みゲート領域９−２の間はＮ型半導体領域であってもよい。このような構造であっても、図５（ａ）に示される不純物の導入を行うことにより、当該Ｎ型半導体領域の不純物濃度を下げることができる。結果として、寄生電流を低減する効果を得ることができる。
【００８２】
また、半導体基板１００への不純物の導入には、イオン注入の他にも、熱拡散などの半導体プロセスを用いることができる。
【００８３】
次に、上述のマスク３０の平面的な構造、および、マスク１７〜２０との相対的な位置関係について説明する。図６（ｂ）は、図４および図６（ａ）に示される工程で用いられるマスク１７〜１９を模式的に表す図である。図４と同じ部分には同じ番号を付してある。
【００８４】
図６（ｂ）は、第１の開口２０９と、第２の開口３００と、第３の開口２１０と、第４の開口２１１と、開口２０３、２０７とを示している。
【００８５】
本実施例において、第２の開口３００は長方形である。第２の開口３００を示す長方形の外側が、第２の開口３００を規定する第２のマスク３０である。また、本実施例では、第４の開口２１１は正方形である。第４の開口２１１を示す正方形の外側が、第４の開口２１１を規定する第４のマスク２０である。
【００８６】
平面視において、第２の開口３００は、第１のマスク１７のうち、２つの開口２０９の間に配された部分と重なっている。つまり、半導体基板１００の表面ＳＲと平行な面への第２の開口３００の正射影が、第１のマスク１７のうち、複数の開口２０９の間にある部分の当該面への正射影と重なる。本実施例では、第２の開口３００の全体が、第１のマスク１７と重なっているが、第２の開口３００が、少なくとも部分的に、第１のマスク１７と重なっていればよい。
【００８７】
なお、図６（ｂ）は、説明のため、複数の開口を重ね合わせて示している。これにより、図６（ｂ）は、複数のマスクのアライメントを示している。実際には、各工程において所定の半導体領域を形成した後に、マスクが除去される。そのため、２つ以上のマスクが必ずしも同時に存在するわけではない。
【００８８】
本実施例の変形例について説明する。図７（ａ）は、本実施例の撮像装置の平面構造を模式的に表す図である。図７（ａ）には、ＪＦＥＴが示されている。図１と同じ部分には同じ符号を付してある。以下に説明する部分を除き、本実施例の構成は、実施例１と同様である。特に、図７（ａ）では図示することは省略しているが、実際には、図１と同様にＰ型半導体領域２１が配されている。
【００８９】
本実施例では、平面視におけるＪＦＥＴのゲート領域６１の形状が特徴である。具体的には、平面視において、ゲート領域６１が、チャネル領域１０のソース側の部分を囲んでいる。そして、平面視において、ゲート領域６１の２つの部分とチャネル領域１０とが交差している。そして、チャネル領域１０のソース側の部分と、ドレイン側の部分とが、ゲート領域６１と重なっていない。チャネル領域１０のソース側の部分と、同じくドレイン側の部分とが、それぞれ、ゲート領域６１から突出している。そのため、ＪＦＥＴのチャネル長はゲート領域６１の端によって規定される。そして、ＪＦＥＴのチャネル幅はチャネル領域１０の端によって規定される。
【００９０】
このような構成によれば、ゲート領域６１を形成するために用いられるマスクと、チャネル領域１０を形成するために用いられるマスクとの間で、アライメントずれが生じても、ＪＦＥＴのチャネルの形状はほとんど変化しない。つまり、ＪＦＥＴのチャネル長、および、チャネル幅の変動を小さくすることができる。その結果、ＪＦＥＴの特性のばらつきを低減することができる。
【００９１】
図７（ａ）に示された変形例では、ゲート領域６１は平面的に連続していて、かつ、表面ゲート領域と埋め込みゲート領域とは、チャネル領域１０と重ならない部分において、電気的に導通している。そのため、２つのゲート領域を接続する同導電型の半導体領域を形成する工程を省略しつつ、ＪＦＥＴの実効的なチャネル幅を大きくすることができる。例えば、図１に示された実施例におけるＦＤ領域３を形成する工程を省くことができる。
【００９２】
別の変形例について説明する。図７（ｂ）は、本実施例の撮像装置の断面構造を模式的に表す図である。図７（ｂ）には、ＪＦＥＴが示されている。図１と同じ部分には同じ符号を付してある。以下に説明する部分を除き、本実施例の構成は、実施例１と同様である。図７（ｂ）に示されたＪＦＥＴでは、ゲート領域９が埋め込みゲート領域９−２のみを含む。
【００９３】
以上に説明した通り、本実施例では、画素にＰ型半導体領域２１が配される。そして、Ｐ型半導体領域２１の不純物濃度が、埋め込みゲート領域９−２の不純物濃度より低い。このような構造によれば、ソース領域１１への空乏層の広がりを抑制できる。結果として、ＪＦＥＴの特性を向上させることができる。
【００９４】
あるいは、本実施例の変形例では、一方の埋め込みゲート領域９−２から他方の埋め込みゲート領域９−２まで、空乏化したＮ型半導体領域が連続する。このような構造によれば、ソース領域１１への空乏層の広がりを抑制できる。結果として、ＪＦＥＴの特性を向上させることができる。
【００９５】
また、２つの埋め込みゲート領域９−２の間に、Ｐ型の不純物（アクセプタ）が導入される。そのため、チャネル領域１０とＮ型半導体領域１５との電気的抵抗を高くすることができる。その結果、ゲート領域９とチャネル領域１０で規定されるチャネル以外の領域を流れる寄生電流を低減することができる。このような寄生電流のゲート電圧に対する依存性は小さいため、寄生電流が大きいとＪＦＥＴの電流電圧特性が低下する。つまり、寄生電流を低減することで、ＪＦＥＴの電流電圧特性を向上させることができる。
【００９６】
なお、Ｐ型半導体領域２１の不純物濃度を高くすることで、寄生電流を低減する効果を高めることができる。具体的に、いくつかの実施例では、Ｐ型半導体領域２１の不純物濃度が、埋め込みゲート領域９−２の不純物濃度より高くてもよい。
【実施例２】
【００９７】
別の実施例を説明する。実施例１との相違は、ＪＦＥＴがＬＤＤ構造を有する点である。そこで、実施例１と異なる点のみを説明し、実施例１と同様の部分についての説明は省略する。
【００９８】
本実施例の撮像装置の平面構造は、実施例１と同じである。つまり、図１が本実施例の撮像装置の平面構造を模式的に表している。ただし、本実施例においては、図１においてゲート領域として示された領域に、Ｎ型半導体領域が配される。
【００９９】
図８は、本実施例の撮像装置の製造方法を説明するための図である。図８（ａ）〜（ｃ）は、それぞれ、図１の直線Ａ−Ｂに沿った断面構造を模式的に示している。すなわち、ＪＦＥＴのチャネル長方向を含む断面を模式的に示している。なお、図８に示された構成に、実施例２のようにＰ型半導体領域２１を付加してもよい。
【０１００】
図８（ａ）に示された工程では、表面ゲート領域９−１と埋め込みゲート領域９−２とを形成する。表面ゲート領域９−１、および、埋め込みゲート領域９−２の形成方法は、実施例１の図４（ａ）に示される工程と同様である。実施例１の説明で述べた通り、この工程では、第１の開口２０９を規定する第１のマスク１７が用いられる。
【０１０１】
本実施例では、表面ゲート領域９−１、および、埋め込みゲート領域９−２を形成するときに用いられた第１のマスク１７を使って、Ｎ型半導体領域２２を形成する。たとえば、リンやヒ素などのドナーを第１の開口２０９を通して半導体基板１００にイオン注入する。これにより、半導体基板１００の第１の開口２０９に対応した領域に、Ｎ型半導体領域２２が形成される。
【０１０２】
実施例１と同様に、第１のマスク１７は、例えば、フォトリソグラフィ法を用いてフォトレジストをパターニングすることによって得られる。あるいは、第１のマスク１７がハードマスクであってもよい。
【０１０３】
Ｎ型半導体領域２２は、平面視において、ゲート領域９と重なる。つまり、半導体基板１００の表面と平行な面へのＮ型半導体領域２２の正射影と、当該面へのゲート領域９の正射影とが一致する。また、Ｎ型半導体領域２２は、表面ゲート領域９−１と、埋め込みゲート領域９−２との中間の深さに配される。表面ゲート領域９−１、埋め込みゲート領域９−２、および、Ｎ型半導体領域２２の形成にイオン注入を用いる場合は、イオン注入エネルギーを制御することによって、Ｎ型半導体領域２２を、表面ゲート領域９−１と埋め込みゲート領域９−２との中間の深さに形成することができる。
【０１０４】
図８（ｂ）に示される工程では、実施例１の図４（ｂ）に示される工程と同様に、チャネル領域１０が形成される。チャネル領域１０を形成する工程は、実施例１と同様であるため、詳細な説明は省略する。
【０１０５】
図８（ｃ）に示される工程では、ソース領域１１を形成する。ソース領域１１を形成する工程は、実施例１と同様であるため、詳細な説明は省略する。
【０１０６】
チャネル領域１０のうち、図８（ａ）の工程では不純物が導入されなかった部分は、電界緩和領域として機能する。Ｎ型の半導体領域であるチャネル領域１０とＮ型半導体領域２２とが重なった領域にチャネルが形成される。当該重なった領域には、チャネル領域１０の形成時とＮ型半導体領域２２の形成時との２回の工程で不純物が導入される。そのため、チャネル領域１０の他の部分、つまり、Ｎ型半導体領域２２の形成時に不純物が導入されなかった部分は、相対的に低い不純物濃度を有する。つまり、チャネル領域１０のうち、ゲート領域９に対して突出した部分の不純物濃度を下げることができる。
【０１０７】
このようなドレイン領域の不純物濃度が低い構成によれば、ＪＦＥＴのドレイン近傍での電界を緩和することができる。ＪＦＥＴのドレイン近傍に強い電界が生じると、チャネル電流がドレイン近傍においてインパクトイオン化を起こしてキャリアを発生させる。発生したキャリアがＪＦＥＴのゲートや信号電荷を蓄積しているゲート領域９に流れ込むことによって、画素のノイズ成分となる。ＪＦＥＴのドレイン近傍での電界を緩和することで、このようなノイズの原因となるインパクトイオン化が生じることを防止できる。その結果、画素のノイズを低減することができる。
【０１０８】
一般にＪＦＥＴのチャネル電流がインパクトイオン化を起こすのは、ドレイン領域に近いピンチオフ領域である。この部分の電界を低減してインパクトイオン化を防止するためには、ドレイン領域の不純物濃度を薄くすることが好適である。
【０１０９】
なお、本実施例において、Ｎ型半導体領域２２のみでＪＦＥＴのチャネルを形成し、チャネル領域１０を形成しないことも可能である。この場合、Ｎ型半導体領域１５の一部がドレイン領域を構成する。また、チャネル領域１０が形成されないので、ＪＦＥＴのチャネル幅は、ＦＤ領域３とリセットトランジスタのＰ型のソース領域７とのチャネル幅方向の距離で規定される。
【０１１０】
以上説明したように、本実施例によれば、実施例１の効果に加えて、ノイズを低減することができるという効果が得られる。
【実施例３】
【０１１１】
本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図９に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
【０１１２】
図９において、１００１はレンズの保護のためのバリア、１００２は被写体の光学像を撮像装置１００４に結像させるレンズ、１００３はレンズ１００２を通った光量を可変するための絞りである。１００４は上述の各実施例で説明した撮像装置であって、レンズ１００２により結像された光学像を画像データとして変換する。ここで、撮像装置１００４の半導体基板にはＡＤ変換部が形成されているものとする。１００７は撮像装置１００４より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図９において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はデジタルスチルカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部、１０１１は記録媒体に記録または読み出しを行うためのインターフェース部、１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、１０１３は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された撮像信号を処理する信号処理部１００７とを有すればよい。
【０１１３】
本実施例では、撮像装置１００４とＡＤ変換部とが同一の半導体基板に形成された構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが別の半導体基板に設けられていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。
【０１１４】
撮像システムの実施例において、撮像装置１００４には、実施例１または実施例２のいずれかの撮像装置が用いられる。
【符号の説明】
【０１１５】
１００  半導体基板
９  ゲート領域
９−１  表面ゲート領域
９−２  埋め込みゲート領域
１０  チャネル領域
２１  Ｐ型半導体領域
１７  第１のマスク
３０  第２のマスク
２０９  第１の開口
３００  第２の開口
【図１】
2015125997.tif 000003
【図２】
2015125997.tif 000004
【図３】
2015125997.tif 000005
【図４】
2015125997.tif 000006
【図５】
2015125997.tif 000007
【図６】
2015125997.tif 000008
【図７】
2015125997.tif 000009
【図８】
2015125997.tif 000010
【図９】
2015125997.tif 000011