(57)【要約】【課題】リーク電流が低減された耐圧が高いＩＩＩ族窒化物半導体デバイスを提供する。【解決手段】ＩＩＩ族半導体デバイス１は、支持基板１０と、支持基板１０の主面側に配置された第１のｎ-型ＩＩＩ族窒化物半導体層２１と、第１のｎ-型ＩＩＩ族窒化物半導体層２１上に配置された第２のｎ-型ＩＩＩ族窒化物半導体層２２と、第２のｎ-型ＩＩＩ族窒化物半導体層２２上に配置されたショットキー電極４０と、を含み、第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数は、第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数よりも大きい。【選択図】図１
2015095483.tif 000002
【特許請求の範囲】
【請求項１】
支持基板と、前記支持基板の主面側に配置された第１のｎ-型ＩＩＩ族窒化物半導体層と、前記第１のｎ-型ＩＩＩ族窒化物半導体層上に配置された第２のｎ-型ＩＩＩ族窒化物半導体層と、前記第２のｎ-型ＩＩＩ族窒化物半導体層上に配置されたショットキー電極と、を含み、
前記第２のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数は、前記第１のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数よりも大きいＩＩＩ族窒化物半導体デバイス。
【請求項２】
前記第２のｎ-型ＩＩＩ族窒化物半導体層のバンドギャップエネルギーは、前記第１のｎ-型ＩＩＩ族窒化物半導体層のバンドギャップエネルギーよりも大きい請求項１に記載のＩＩＩ族窒化物半導体デバイス。
【請求項３】
前記第２のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数と前記第１のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数との差の前記第１のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数に対する百分率であるｎ-型層間格子不整合率は、２％未満である請求項１または請求項２に記載のＩＩＩ族窒化物半導体デバイス。
【請求項４】
前記第１のｎ-型ＩＩＩ族窒化物半導体層は、ｎ-型ＧａＮ層である請求項１から請求項３のいずれか一項に記載のＩＩＩ族窒化物半導体デバイス。
【請求項５】
前記第２のｎ-型ＩＩＩ族窒化物半導体層は、ｎ-型ＩｎyＧａ1-yＮ層（０＜ｙ＜１）である請求項４に記載のＩＩＩ族窒化物半導体デバイス。
【請求項６】
前記第２のｎ-型ＩＩＩ族窒化物半導体層は、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）である請求項４に記載のＩＩＩ族窒化物半導体デバイス。
【請求項７】
前記ｎ-型ＩｎyＧａ1-yＮ層は、Ｉｎ組成ｙがｙ＜０．２である請求項５に記載のＩＩＩ族窒化物半導体デバイス。
【請求項８】
前記ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層は、Ａｌ組成ｘとＩｎ組成ｙとが、以下の式（α）、（β）および（γ）
ｙ＞０．２１８ｘ                              （α）
ｙ＜０．７６８８ｘ2＋０．２３７９ｘ           （β）
ｙ＜０．２１８ｘ＋０．２                      （γ）
を満たす請求項６に記載のＩＩＩ族窒化物半導体デバイス。
【請求項９】
前記ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層は、Ａｌ組成ｘがｘ＜０．２５である請求項８に記載のＩＩＩ族窒化物半導体デバイス。
【請求項１０】
前記第１のｎ-型ＩＩＩ族窒化物半導体層のドナー濃度は、３×１０16ｃｍ-3以下である請求項１から請求項９のいずれか一項に記載のＩＩＩ族窒化物半導体デバイス。
【請求項１１】
前記第２のｎ-型ＩＩＩ族窒化物半導体層のドナー濃度は、１×１０17ｃｍ-3以下である請求項１から請求項１０のいずれか一項に記載のＩＩＩ族窒化物半導体デバイス。
【請求項１２】
前記第２のｎ-型ＩＩＩ族窒化物半導体層の厚さは、前記第１のｎ-型ＩＩＩ族窒化物半導体層の厚さよりも小さい請求項１から請求項１１のいずれか一項に記載のＩＩＩ族窒化物半導体デバイス。
【請求項１３】
ＩＩＩ族窒化物半導体デバイスの厚さ方向に通電する縦型構造を有する請求項１から請求項１２のいずれか一項に記載のＩＩＩ族窒化物半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｎ-型ＩＩＩ族窒化物半導体層とショットキー電極とを含むＩＩＩ族窒化物半導体デバイスに関する。
【背景技術】
【０００２】
ＧａＮなどのＩＩＩ族窒化物半導体は、Ｓｉに比べて約３倍の大きなバンドギャップエネルギーを有し、Ｓｉに比べて約１０倍の大きな絶縁破壊強度を有しているため、電力の変換や制御を行うパワーデバイスとしての利用が期待されている。
【０００３】
特開２００７−２９９７９３号公報（特許文献１）は、キャリア補償の影響を低減可能なＩＩＩ族窒化物系半導体デバイスとして、ＩＩＩ族窒化物支持基体と、ＩＩＩ族窒化物支持基体の主面上に形成された１×１０17ｃｍ-3未満のシリコン濃度もしくはゲルマニウム濃度を有するｎ-型ＩＩＩ族窒化物半導体からなるドリフト層と、ドリフト層上に設けられたショットキー電極と、を備える縦型の半導体デバイスであるＳＢＤ（ショットキーバリアダイオード）を開示する。
【０００４】
ここで、Yu Saitoh et al., "Extremely Low On-Resistance and High Breakdown Voltage Observed in Vertical GaN Schottky Barrier Diodes with High-Mobility Drift Layers on Low-Dislocation-Density GaN Substrates", Appl. Phys. Express 3 (2010) 081001（非特許文献１）は、ＧａＮショットキーバリアダイオードの逆バイアス方向に電圧を印加するとリーク電流が指数関数的に増大することを開示する。
【０００５】
また、A. P. Zhang et al., "Lateral AlxGa1-xN power rectifiers with 9.7 kV reverse breakdown voltage", Appl. Phys. Lett. Vol. 78, No. 6, 5 February 2001（非特許文献２）は、ＡｌxＧａ1-xＮ層上にショットキー電極を形成したパワー整流器がＡｌ組成率が高くなるほど耐圧が高くなることを開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２９９７９３号公報
【非特許文献】
【０００７】
【非特許文献１】Yu Saitoh et al., "Extremely Low On-Resistance and High Breakdown Voltage Observed in Vertical GaN Schottky Barrier Diodes with High-Mobility Drift Layers on Low-Dislocation-Density GaN Substrates", Appl. Phys. Express 3 (2010) 081001
【非特許文献２】A. P. Zhang et al., "Lateral AlxGa1-xN power rectifiers with 9.7 kV reverse breakdown voltage", Appl. Phys. Lett. Vol. 78, No. 6, 5 February 2001
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特開２００７−２９９７９３号公報（特許文献１）に開示されるＩＩＩ族窒化物系半導体デバイスは、ｎ-型ＧａＮドリフト層上にショットキー電極が形成されているため、Yu Saitoh et al., "Extremely Low On-Resistance and High Breakdown Voltage Observed in Vertical GaN Schottky Barrier Diodes with High-Mobility Drift Layers on Low-Dislocation-Density GaN Substrates", Appl. Phys. Express 3 (2010) 081001（非特許文献１）に開示されるように逆バイアス方向に電圧を印加するとリーク電流が指数関数的に増大して、絶縁破壊電解に達していなくても耐圧限界を定義する電流値（たとえば、１〜１０ｍＡ／ｃｍ2）に達するため、耐圧が低くなるという問題点があった。
【０００９】
また、A. P. Zhang et al., "Lateral AlxGa1-xN power rectifiers with 9.7 kV reverse breakdown voltage", Appl. Phys. Lett. Vol. 78, No. 6, 5 February 2001（非特許文献２）に開示されるパワー整流器は、耐圧を高めることができるが、ＡｌxＧａ1-xＮ層に不純物として酸素原子が導入され易いためキャリア濃度を低くすることが困難であり、またＡｌxＧａ1-xＮ層が厚いことにより結晶に欠陥が導入され易いため結晶品質が低下するという問題点があった。
【００１０】
本願は、上記の問題点を解決して、リーク電流が低減された耐圧が高いＩＩＩ族窒化物半導体デバイスを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、支持基板と、支持基板の主面側に配置された第１のｎ-型ＩＩＩ族窒化物半導体層と、第１のｎ-型ＩＩＩ族窒化物半導体層上に配置された第２のｎ-型ＩＩＩ族窒化物半導体層と、第２のｎ-型ＩＩＩ族窒化物半導体層上に配置されたショットキー電極と、を含み、第２のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数は、第１のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数よりも大きいＩＩＩ族窒化物半導体デバイスである。
【発明の効果】
【００１２】
本発明によれば、リーク電流が低減された耐圧が高いＩＩＩ族窒化物半導体デバイスを提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明にかかるＩＩＩ族窒化物半導体デバイスの一例を示す概略断面図である。
【図２】典型的なＩＩＩ族窒化物半導体デバイスの一例を示す概略断面図である。
【図３】本発明にかかるＩＩＩ族窒化物半導体デバイスの製造方法の一例を示す概略断面図である。
【図４】ＩＩＩ族窒化物半導体の無歪みのときのａ軸の格子定数およびバンドギャップエネルギーを示すグラフである。
【図５】ＩＩＩ族窒化物半導体のＩｎ組成およびＡｌ組成と無歪みのときのａ軸の格子定数のＧａＮの無歪みのときのａ軸の格子定数に対する整合性およびバンドギャップエネルギーとの対応関係を示すグラフである。
【発明を実施するための形態】
【００１４】
＜本発明の実施形態の説明＞
本発明のある実施形態であるＩＩＩ族窒化物半導体デバイス１は、支持基板１０と、支持基板１０の主面側に配置された第１のｎ-型ＩＩＩ族窒化物半導体層２１と、第１のｎ-型ＩＩＩ族窒化物半導体層２１上に配置された第２のｎ-型ＩＩＩ族窒化物半導体層２２と、第２のｎ-型ＩＩＩ族窒化物半導体層２２上に配置されたショットキー電極４０と、を含み、第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数は、第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数よりも大きい。本実施形態のＩＩＩ族窒化物半導体デバイス１は、第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数が第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数よりも大きいことにより、第２のｎ-型ＩＩＩ族窒化物半導体層２２にかかる圧縮歪みにより発生するピエゾ電界は逆バイアス方向への電圧の印加により発生する電界と逆方向であり、ショットキー障壁が厚くなるため、リーク電流が低減して耐圧が高くなる。
【００１５】
本実施形態のＩＩＩ族窒化物半導体デバイス１において、第２のｎ-型ＩＩＩ族窒化物半導体層２２のバンドギャップエネルギーを、第１のｎ-型ＩＩＩ族窒化物半導体層２１のバンドギャップエネルギーよりも大きくすることができる。これにより、ショットキー障壁が高くなるため、耐圧が高くなる。
【００１６】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１において、第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数と第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数との差の第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数に対する百分率であるｎ-型層間格子不整合率を２％未満とすることができる。これにより、第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２の結晶品質が高くなるため、得られるＩＩＩ族窒化物半導体デバイス１の特性が高くなる。
【００１７】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１において、第１のｎ-型ＩＩＩ族窒化物半導体層２１をｎ-型ＧａＮ層とすることができる。これにより、酸素やシリコンといったドナー性不純物濃度を低減することができるため、低いキャリア濃度を実現し易く、空乏層を効率的に拡げることで耐圧を高くすることができる。さらに、成長速度を１μｍ／ｈｒ以上に高くすることができるため、生産性を向上させることができる。
【００１８】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１において、第１のｎ-型ＩＩＩ族窒化物半導体層２１がｎ-型ＧａＮ層のときに、第２のｎ-型ＩＩＩ族窒化物半導体層２２をｎ-型ＩｎyＧａ1-yＮ層（０＜ｙ＜１）とすることができる。これにより、第２のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数を第１のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数より大きくすることができる。
【００１９】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１において、第１のｎ-型ＩＩＩ族窒化物半導体層２１がｎ-型ＧａＮ層のときに、第２のｎ-型ＩＩＩ族窒化物半導体層２２をｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）とすることができる。これにより、第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数を第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数より大きくするとともに、第２のｎ-型ＩＩＩ族窒化物半導体層２２のバンドギャップエネルギーを第１のｎ-型ＩＩＩ族窒化物半導体層２１のバンドギャップエネルギーよりも大きくすることができる。
【００２０】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１において、第１のｎ-型ＩＩＩ族窒化物半導体層２１がｎ-型ＧａＮ層のとき、第２のｎ-型ＩＩＩ族窒化物半導体層２２であるｎ-型ＩｎyＧａ1-yＮ層のＩｎ組成ｙをｙ＜０．２とすることができる。これにより、ｎ-型層間格子不整合率を２％未満とすることができる。
【００２１】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１において、第１のｎ-型ＩＩＩ族窒化物半導体層２１がｎ-型ＧａＮ層のとき、第２のｎ-型ＩＩＩ族窒化物半導体層２２であるｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のＡｌ組成ｘとＩｎ組成ｙとを、以下の式（α）、（β）および（γ）
ｙ＞０．２１８ｘ                              （α）
ｙ＜０．７６８８ｘ2＋０．２３７９ｘ           （β）
ｙ＜０．２１８ｘ＋０．２                      （γ）
を満たすようにすることができる。式（α）を満たすことにより、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の無歪みのときのａ軸の格子定数をｎ-型ＧａＮ層の無歪みのときのａ軸の格子定数より大きくすることができる。式（β）を満たすことにより、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のバンドギャップエネルギーをｎ-型ＧａＮ層のバンドギャップエネルギーよりも大きくすることができる。式（γ）を満たすことにより、ｎ-型層間格子不整合率を２％未満とすることができる。ここで、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層は、Ａｌ組成ｘをｘ＜０．２５とすることができる。これにより、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層は、導入される不純物を低減することができるため、空乏層を効率的に拡げることが可能となり、耐圧を高めることができる。
【００２２】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１において、第１のｎ-型ＩＩＩ族窒化物半導体層２１のドナー濃度を３×１０16ｃｍ-3以下とすることができる。これにより、空乏層を効率的に拡げることが可能となるため、耐圧を高めることが可能となる。また、第２のｎ-型ＩＩＩ族窒化物半導体層２２のドナー濃度はを１×１０17ｃｍ-3以下とすることができる。これにより、空乏層を効率的に拡げることが可能となるため、耐圧を高めることが可能となる。
【００２３】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１において、第２のｎ-型ＩＩＩ族窒化物半導体層２２の厚さを、第１のｎ-型ＩＩＩ族窒化物半導体層２１の厚さよりも小さくすることができる。第１のｎ-型ＩＩＩ族窒化物半導体層２１の厚さを大きくすることにより耐圧を高めるとともに、第２のｎ-型ＩＩＩ族窒化物半導体層２２の厚さを小さくすることにより順バイアス方向の抵抗を低減することができる。
【００２４】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１は、ＩＩＩ族窒化物半導体デバイス１の厚さ方向に通電する縦型構造を有することができる。これにより、第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２の導通経路を最短にすることが可能となるため、順バイアス時の抵抗を低減することができる。
【００２５】
＜本発明の実施形態の詳細＞
図１を参照して、本発明のある実施形態であるＩＩＩ族窒化物半導体デバイス１は、支持基板１０と、支持基板１０の主面側に配置された第１のｎ-型ＩＩＩ族窒化物半導体層２１と、第１のｎ-型ＩＩＩ族窒化物半導体層２１上に配置された第２のｎ-型ＩＩＩ族窒化物半導体層２２と、第２のｎ-型ＩＩＩ族窒化物半導体層２２上に配置されたショットキー電極４０と、を含み、第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数は、第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数よりも大きい。
【００２６】
本実施形態のＩＩＩ族窒化物半導体デバイス１は、第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数が第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数よりも大きいことにより、第２のｎ-型ＩＩＩ族窒化物半導体層２２にかかる圧縮歪みにより発生するピエゾ電界は逆バイアス方向への電圧の印加により発生する電界と逆方向であり、ショットキー障壁が厚くなるため、リーク電流が低減して耐圧が高くなる。
【００２７】
ここで、第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数とは、その第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２のそれぞれについて歪みがない理想的な結晶構造のときのａ軸の格子定数をいう。第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２は、一般的に、格子定数が同じ下地基板上に成長された場合には歪みがないが、格子定数が異なる下地基板上に成長された場合には、膜厚が比較的薄いときには、それぞれのａ軸の格子定数が下地基板と同じになるように弾性変形し、その結果として歪みを内包して成長する。膜厚が比較的厚くなると、結晶欠陥が導入され、歪みの状況も変化する。
【００２８】
第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数は、以下のようにして算出される。まず、Ｘ線回折（ＸＲＤ）によって、成長方向である（０００２）面の面間隔を導出し、フォトルミネッセンス（ＰＬ）測定によってバンドギャップエネルギーを算出することで、Ａｌ組成やＩｎ組成を決定する。こうして得られた組成値と格子定数の間にはベガード則が成り立つことを用いて、これらの組成値から、無歪みのときのａ軸の格子定数を決定する。
【００２９】
本実施形態のＩＩＩ族窒化物半導体デバイス１において、第２のｎ-型ＩＩＩ族窒化物半導体層２２のバンドギャップエネルギーは、第１のｎ-型ＩＩＩ族窒化物半導体層２１のバンドギャップエネルギーよりも大きいことが好ましい。第２のｎ-型ＩＩＩ族窒化物半導体層２２のバンドギャップエネルギーが、第１のｎ-型ＩＩＩ族窒化物半導体層２１のバンドギャップエネルギーよりも大きいと、ショットキー障壁が高くなるため、耐圧が高くなる。
【００３０】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１において、第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数と第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数との差の第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数に対する百分率であるｎ-型層間格子不整合率は、２％未満が好ましく、１．５％未満がより好ましく、１％未満がさらに好ましい。ｎ-型層間格子不整合率が２％未満であると、第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２の結晶品質が高くなるため、得られるＩＩＩ族窒化物半導体デバイス１の特性が高くなる。
【００３１】
本実施形態のＩＩＩ族窒化物半導体デバイス１に含まれる支持基板１０、第１のｎ-型ＩＩＩ族窒化物半導体層２１、第２のｎ-型ＩＩＩ族窒化物半導体層２２、およびショットキー電極４０について、以下に詳細に説明する。
【００３２】
（支持基板）
支持基板１０は、ＩＩＩ族窒化物半導体デバイス１の第１の第１のｎ-型ＩＩＩ族窒化物半導体層２１、第２のｎ-型ＩＩＩ族窒化物半導体層２２、およびショットキー電極４０を支持できる基板であれば特に制限はない。支持基板１０は、厚さ方向に通電する縦型構造を有するＩＩＩ族窒化物半導体デバイス１とする観点から、導電性基板であることが好ましい。支持基板１０は、支持基板１０上に結晶品質の高い第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２を形成する観点から、ＩＩＩ族窒化物支持基板であることが好ましい。支持基板１０は、結晶品質の高い第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２が形成された厚さ方向に通電する縦型構造を有するＩＩＩ族窒化物半導体デバイス１を得る観点から、ｎ型ＩＩＩ族窒化物半導体支持基板であることが好ましく、ドナー濃度が１×１０17ｃｍ-3よりも高いｎ+型ＩＩＩ族窒化物半導体支持基板であることがより好ましい。
【００３３】
（第１のｎ-型ＩＩＩ族窒化物半導体層）
第１のｎ-型ＩＩＩ族窒化物半導体層２１は、特に制限はないが、ショットキー電極４０との間に適切なショットキー障壁を形成する観点から、ドナー濃度が１×１０17ｃｍ-3以下が好ましく、３×１０16ｃｍ-3以下がより好ましく、８×１０15ｃｍ-3以下がさらに好ましい。
【００３４】
第１のｎ-型ＩＩＩ族窒化物半導体層２１は、酸素やシリコンといったドナー性不純物濃度を低減する観点から、ｎ-型ＧａＮ層が好ましい。また、成長速度を高くして生産性を上げる観点からも、ｎ-型ＧａＮ層が好ましい。
【００３５】
第１のｎ-型ＩＩＩ族窒化物半導体層２１の厚さは、特に制限はないが、ＩＩＩ族窒化物半導体デバイス１の耐圧を高くする観点から、１μｍ以上が好ましく、５μｍ以上がより好ましく、順バイアス時の抵抗を下げる観点から、２５μｍ以下が好ましく、１５μｍ以下がより好ましい。
【００３６】
（第２のｎ-型ＩＩＩ族窒化物半導体層）
第２のｎ-型ＩＩＩ族窒化物半導体層２２は、特に制限はないが、ショットキー電極４０との間に適切なショットキー障壁を形成する観点から、ドナー濃度が１×１０17ｃｍ-3以下が好ましく、３×１０16ｃｍ-3以下がより好ましく、１×１０16ｃｍ-3以下がさらに好ましい。
【００３７】
また、第１のｎ-型ＩＩＩ族窒化物半導体層２１がｎ-型ＧａＮ層のとき、第２のｎ-型ＩＩＩ族窒化物半導体層２２はｎ-型ＩｎyＧａ1-yＮ層（０＜ｙ＜１）であることが好ましい。図４を参照して、ＩｎＮ結晶はＧａＮ結晶に比べてバンドギャップエネルギーは低いが無歪みのときのａ軸の格子定数は大きい。したがって、第１のｎ-型ＩＩＩ族窒化物半導体層２１がｎ-型ＧａＮ層のとき、第２のｎ-型ＩＩＩ族窒化物半導体層２２をｎ-型ＩｎyＧａ1-yＮ層（０＜ｙ＜１）とすることにより、第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数を第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数より大きくすることができる。
【００３８】
ここで、第２のｎ-型ＩＩＩ族窒化物半導体層２２であるｎ-型ＩｎyＧａ1-yＮ層（０＜ｙ＜１）は、Ｉｎ組成ｙがｙ＜０．２であることが好ましい。図４および図５を参照して、ｎ-型ＩｎyＧａ1-yＮ層のＩｎ組成ｙをｙ＜０．２とすることにより、ｎ-型層間格子不整合率を２％未満とすることができる。
【００３９】
また、第１のｎ-型ＩＩＩ族窒化物半導体層がｎ-型ＧａＮ層のとき、第２のｎ-型ＩＩＩ族窒化物半導体層はｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）であることが好ましい。図４を参照して、ＩｎＮ結晶はＧａＮ結晶に比べてバンドギャップエネルギーは低いが無歪みのときのａ軸の格子定数は大きく、ＡｌＮ結晶はＧａＮ結晶に比べて無歪みのときのａ軸の格子定数は小さいがバンドギャップエネルギーは高い。したがって、第１のｎ-型ＩＩＩ族窒化物半導体層がｎ-型ＧａＮ層のときに、第２のｎ-型ＩＩＩ族窒化物半導体層をｎ-型ＩｎyＡｌxＧａ1-x-yＮ層とすることにより、第２のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数を第１のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数より大きくするとともに、第２のｎ-型ＩＩＩ族窒化物半導体層のバンドギャップエネルギーを第１のｎ-型ＩＩＩ族窒化物半導体層のバンドギャップエネルギーよりも大きくすることができる。
【００４０】
ここで、第２のｎ-型ＩＩＩ族窒化物半導体層２２であるｎ-型ＩｎyＡｌxＧａ1-x-yＮ層は、Ａｌ組成ｘとＩｎ組成ｙとが、以下の式（α）、（β）および（γ）
ｙ＞０．２１８ｘ                              （α）
ｙ＜０．７６８８ｘ2＋０．２３７９ｘ           （β）
ｙ＜０．２１８ｘ＋０．２                      （γ）
を満たすことが好ましい。
【００４１】
図４および図５を参照して、ｎ-型ＧａＮ層の無歪みのときのａ軸の格子定数と同じ無歪みのときのａ軸の格子定数を有するｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のＡｌ組成ｘとＧａ組成ｙとは、以下の式（α０）
ｙ＝０．２１８ｘ                              （α０）
を満たす。したがって、式（α）を満たすことにより、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の無歪みのときのａ軸の格子定数をｎ-型ＧａＮ層の無歪みのときのａ軸の格子定数より大きくすることができる。
【００４２】
また、ｎ-型ＧａＮ層のバンドギャップエネルギーと同じバンドギャップエネルギーを有するｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のＡｌ組成ｘとＧａ組成ｙとは、以下の式（β０）
ｙ＝０．７６８８ｘ2＋０．２３７９ｘ           （β０）
を満たす。したがって、式（β）を満たすことにより、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のバンドギャップエネルギーをｎ-型ＧａＮ層のバンドギャップエネルギーよりも大きくすることができる。
【００４３】
また、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の無歪みのときのａ軸の格子定数とｎ-型ＧａＮ層の無歪みのときのａ軸の格子定数との差のｎ-型ＧａＮ層の無歪みのときのａ軸の格子定数に対する百分率であるｎ-型層間格子不整合率が２％であるｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のＡｌ組成ｘとＧａ組成ｙとは、以下の式（γ０）
ｙ＝０．２１８ｘ＋０．２                      （γ０）
を満たす。したがって、上記の式（γ）を満たすことにより、ｎ-型層間格子不整合率を２％未満とすることができる。
【００４４】
すなわち、図５において、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のＡｌ組成ｘとＧａ組成ｙとは、上記の式（α０）、（β０）および（γ０）ならびに以下の式（δ０）
ｙ＝１−ｘ                                    （δ０）
で囲まれた内部（式（α０）、（β０）、（γ０）および（δ０）を含まない）のドットが付された領域、すなわち、上記の式（α）、（β）および（γ）ならびに以下の式（δ）
ｙ＜１−ｘ                                    （δ）
を満たす第１の領域Ｒ１内にあることが好ましい。
【００４５】
さらに、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層は、Ａｌ組成ｘがｘ＜０．２５であることが好ましい。ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層は、Ａｌ組成ｘをｘ＜０．２５とすることにより、導入される不純物を低減することができるため、１×１０17ｃｍ-3以下のドナー濃度を実現し易く、耐圧を効率的に高めることが可能となる。
【００４６】
すなわち、図５において、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のＡｌ組成ｘとＧａ組成ｙとは、上記の式（α０）および（β０）ならびに以下の式（ε０）
ｘ＝０．２５                                  （ε０）
で囲まれた内部（式（α０）、（β０）および（ε０）を含まない）のドットおよび斜線が付された領域、すなわち、上記の式（α）および（β）ならびに以下の式（ε）
ｘ＜０．２５                                  （ε）
を満たす第２の領域Ｒ２内にあることがさらに好ましい。
【００４７】
第２のｎ-型ＩＩＩ族窒化物半導体層２２の厚さは、特に制限はないが、ＩＩＩ族窒化物半導体デバイス１の空乏層を効率的に拡げて耐圧を稼ぐ観点から、０．５μｍ以下が好ましく、０．１μｍ以下がより好ましく、ピエゾ電界を効率的に得る観点から、０．００３μｍ以上が好ましく、０．００５μｍ以上がより好ましい。
【００４８】
また、第２のｎ-型ＩＩＩ族窒化物半導体層の厚さは、第１のｎ-型ＩＩＩ族窒化物半導体層の厚さよりも小さいことが好ましい。第１のｎ-型ＩＩＩ族窒化物半導体層の厚さを大きくすることにより耐圧を高めるとともに、第２のｎ-型ＩＩＩ族窒化物半導体層の厚さを小さくすることにより順バイアス方向の抵抗を低減することができる。
【００４９】
（ショットキー電極）
ショットキー電極４０は、特に制限はないが、第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２と好適なショットキー接触をする観点から、Ｎｉ電極、Ｐｄ電極、Ｐｔ電極、Ａｕ電極などを含む電極が好ましい。
【００５０】
（開口部を有する絶縁体層）
また、図１を参照して、本実施形態のＩＩＩ族窒化物半導体デバイス１は、第２のｎ-型ＩＩＩ族窒化物半導体層２２とショットキー電極４０との間に配置された開口部３０ｗを有する絶縁体層３０をさらに含み、ショットキー電極４０は、絶縁体層３０の開口部３０ｗにおける第２のｎ-型ＩＩＩ族窒化物半導体層２２上および開口部３０ｗの近傍（たとえば開口端から１００μｍ以下の距離内）の絶縁体層３０上に配置されていることが好ましい。かかる開口部３０ｗを有する絶縁体層３０の存在により、ショットキー電極４０の端部に電界が集中するのが抑制されることから、ＩＩＩ族窒化物半導体デバイス１はリーク電流が抑制されて耐圧が高くなる。
【００５１】
開口部３０ｗを有する絶縁体層３０は、特に制限はないが、ショットキー電極４０の端部への電界の集中を効果的に抑制する観点から、ＳｉＯ2層、Ｓｉ3Ｎ4層などが好ましい。
【００５２】
（ｎ+型ＩＩＩ族窒化物半導体層）
また、図１を参照して、本実施形態のＩＩＩ族窒化物半導体デバイス１は、支持基板１０と第１のｎ-型ＩＩＩ族窒化物半導体層２１との間に配置されたｎ+型ＩＩＩ族窒化物半導体層２０をさらに含むことが好ましい。かかるｎ+型ＩＩＩ族窒化物半導体層２０の存在により、エピ成長初期の不安定な不純物の取り込みの影響を小さくできることから、生産歩留まりを高くすることが可能となる。
【００５３】
ｎ+型ＩＩＩ族窒化物半導体層２０は、特に制限はないが、不安定な不純物の取り込みの影響を小さくする観点から、ドナー濃度が１×１０17ｃｍ-3よりも高いことが好ましく、５×１０17ｃｍ-3以上がより好ましく、１×１０18ｃｍ-3以上がさらに好ましい。
【００５４】
ｎ+型ＩＩＩ族窒化物半導体層２０は、特に制限はないが、生産性を上げる観点から、化学組成が第１のｎ-型ＩＩＩ族窒化物半導体層２１と同じであることが好ましい。ここで、ｎ+型ＩＩＩ族窒化物半導体層２０の化学組成とｎ-型ＩＩＩ族窒化物半導体層２１の化学組成とが同じとは、ドナー濃度、アクセプタ濃度およびキャリア濃度に拘わらず、それらの半導体層を構成するＩＩＩ族窒化物の化学組成が同じであることを意味する。すなわち、化学組成が同じとは、第１のｎ-型ＩＩＩ族窒化物半導体層２１がｎ-型ＧａＮ層のとき、ｎ+型ＩＩＩ族窒化物半導体層２０はｎ+型ＧａＮ層であることを意味する。
【００５５】
（オーミック電極）
また、図１を参照して、本実施形態のＩＩＩ族窒化物半導体デバイス１は、支持基板１０における第１のｎ-型ＩＩＩ族窒化物半導体層２１、第２のｎ-型ＩＩＩ族窒化物半導体層２２、およびショットキー電極４０が形成されている側の主面と反対側の主面上に配置されているオーミック電極５０をさらに含むことが好ましい。かかるオーミック電極５０の存在により、余分な接触抵抗による電圧降下を避けることが可能となることから、順バイアス時の抵抗を低くすることが可能となる。
【００５６】
オーミック電極５０は、特に制限はないが、支持基板１０と好適なオーミック接触をする観点から、Ａｌ電極、Ｔｉ電極、Ａｕ電極などを含む電極が好ましい。
【００５７】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１は、第１のｎ-型ＩＩＩ族窒化物半導体層２１および第２のｎ-型ＩＩＩ族窒化物半導体層２２の導通経路を最短にすることにより順バイアス時の抵抗を小さくする観点から、ＩＩＩ族窒化物半導体デバイス１の厚さ方向に通電する縦型構造を有することが好ましい。
【００５８】
（ＩＩＩ族窒化物半導体デバイスの製造方法）
図３を参照して、本実施形態のＩＩＩ族窒化物半導体デバイス１の製造方法は、特に制限はないが、効率的に本実施形態のＩＩＩ族窒化物半導体デバイス１を製造する観点から、支持基板１０の主面側に第１のｎ-型ＩＩＩ族窒化物半導体層２１に形成する工程（図３（Ａ））と、第１のｎ-型ＩＩＩ族窒化物半導体層２１上に第２のｎ-型ＩＩＩ族窒化物半導体層２２を形成する工程（図３（Ａ））と、第２のｎ-型ＩＩＩ族窒化物半導体層２２上にショットキー電極４０を形成する工程（図３（Ｃ））と、を含むことが好ましい。
【００５９】
本実施形態のＩＩＩ族窒化物半導体デバイス１の製造方法において、エピ成長初期の不安定な不純物の取り込みの影響を小さくし、生産歩留まりを高くする観点から、第１のｎ-型ＩＩＩ族窒化物半導体層２１を形成する工程（図３（Ａ））の前に、支持基板１０の主面側にｎ+型ＩＩＩ族窒化物半導体層２０を形成する工程（図３（Ａ））をさらに含み、第１のｎ-型ＩＩＩ族窒化物半導体層２１に形成する工程は、ｎ+型ＩＩＩ族窒化物半導体層２０上に第１のｎ-型ＩＩＩ族窒化物半導体層２１に形成する工程であることが好ましい。
【００６０】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１の製造方法において、ショットキー電極４０の端部に電界が集中するのを抑制することにより、ＩＩＩ族窒化物半導体デバイス１のリーク電流を抑制して耐圧を高める観点から、第２のｎ-型ＩＩＩ族窒化物半導体層２２に形成する工程（図３（Ａ））の後、ショットキー電極４０を形成する工程（図３（Ｃ））の前に、第２のｎ-型ＩＩＩ族窒化物半導体層２２上に開口部３０ｗを有する絶縁体層３０を形成する工程（図３（Ｂ））をさらに含み、ショットキー電極４０を形成する工程は、絶縁体層３０の開口部３０ｗにおける第２のｎ-型ＩＩＩ族窒化物半導体層２２上および開口部３０ｗの近傍（たとえば開口端から１００μｍ以下の距離内）の絶縁体層３０上にショットキー電極４０を形成する工程であることが好ましい。
【００６１】
また、本実施形態のＩＩＩ族窒化物半導体デバイス１の製造方法において、ショットキー電極４０を形成する工程（図３（Ｃ））の後、支持基板１０における第１のｎ-型ＩＩＩ族窒化物半導体層２１、第２のｎ-型ＩＩＩ族窒化物半導体層２２、およびショットキー電極４０が形成されている側の主面と反対側の主面上にオーミック電極５０を形成する工程（図３（Ｄ））をさらに含むことが好ましい。その結果、ＩＩＩ族窒化物半導体デバイス１の支持基板１０側での余分な電圧降下を避けることが可能となる。
【００６２】
以下、本実施形態のＩＩＩ族窒化物半導体デバイス１の製造方法の好ましい例を、詳細に説明する。
【００６３】
（ｎ+型ＩＩＩ族窒化物半導体層を形成する工程）
まず、図３（Ａ）を参照して、支持基板１０の主面上にｎ+型ＩＩＩ族窒化物半導体層２０を形成する工程において、ｎ+型ＩＩＩ族窒化物半導体層２０を形成する方法は、特に制限はないが、結晶品質の高いｎ+型ＩＩＩ族窒化物半導体層２０を形成する観点から、気相法としては、ＭＯＶＰＥ（有機金属気相成長）法、ＭＢＥ（分子線気相成長）法、ＨＶＰＥ（ハイドライド気相成長）法、昇華法などが好ましく、液相法としては、高窒素圧溶液法、フラックス法などが好ましい。
【００６４】
（第１のｎ-型ＩＩＩ族窒化物半導体層を形成する工程）
次に、図３（Ａ）を参照して、ｎ+型ＩＩＩ族窒化物半導体層２０上に第１のｎ-型ＩＩＩ族窒化物半導体層２１を形成する工程において、第１のｎ-型ＩＩＩ族窒化物半導体層２１を形成する方法は、特に制限はないが、結晶品質の高い第１のｎ-型ＩＩＩ族窒化物半導体層２１を形成する観点から、気相法としては、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法、昇華法などが好ましく、液相法としては、高窒素圧溶液法、フラックス法などが好ましい。
【００６５】
（第２のｎ-型ＩＩＩ族窒化物半導体層を形成する工程）
次に、図３（Ａ）を参照して、第１のｎ-型ＩＩＩ族窒化物半導体層２１上に第２のｎ-型ＩＩＩ族窒化物半導体層２２を形成する工程において、第２のｎ-型ＩＩＩ族窒化物半導体層２２を形成する方法は、特に制限はないが、結晶品質の高い第２のｎ-型ＩＩＩ族窒化物半導体層２２を形成する観点から、気相法としては、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法、昇華法などが好ましく、液相法としては、高窒素圧溶液法、フラックス法などが好ましい。
【００６６】
（開口部を有する絶縁体層を形成する工程）
次に、図３（Ｂ）を参照して、第２のｎ-型ＩＩＩ族窒化物半導体層２２上に開口部を有する絶縁体層３０を形成する工程は、特に制限はないが、絶縁体層３０を形成するサブ工程、絶縁体層３０に開口部３０ｗを形成するサブ工程を含むことが好ましい。絶縁体層３０を形成する方法は、特に制限はなく、プラズマＣＶＤ（化学気相堆積）法、スパッタ法などが適用できる。絶縁体層３０に開口部３０ｗを形成する方法は、特に制限はなく、フォトリソグラフィー法で形成したレジストマスク（図示せず）を用いて絶縁体層３０をエッチングする方法などが適用できる。
【００６７】
（ショットキー電極を形成する工程）
次に、図３（Ｃ）を参照して、絶縁体層３０の開口部３０ｗにおける第２のｎ-型ＩＩＩ族窒化物半導体層２２上および開口部３０ｗの近傍（たとえば開口端から１００μｍ以下の距離内）の絶縁体層３０上にショットキー電極４０を形成する工程において、ショットキー電極４０を形成する方法は、特に制限はなく、フォトリソグラフィー法でレジストマスク（図示せず）を形成し、その上からＥＢ（電子線）蒸着法、抵抗加熱法、スパッタ法などにより複数層からなる金属膜を形成し、さらにリフトオフすることによりパターン化させた後、複数層からなる金属膜をアニールすることにより合金化する方法などが適用できる。
【００６８】
（オーミック電極を形成する工程）
次に、図３（Ｄ）を参照して、支持基板１０における第１のｎ-型ＩＩＩ族窒化物半導体層２１、第２のｎ-型ＩＩＩ族窒化物半導体層２２、およびショットキー電極４０が形成されている側の主面と反対側の主面上にオーミック電極５０を形成する工程において、オーミック電極５０を形成する方法は、特に制限なく、たとえば、ＥＢ蒸着法、抵抗加熱法、スパッタ法などにより複数層からなる金属膜を形成した後アニールする方法などが適用できる。
【００６９】
このようにして、本実施形態のＩＩＩ族窒化物半導体デバイス１が効率よく得られる。
【実施例】
【００７０】
（実施例１）
１．ｎ+型ＩＩＩ族窒化物半導体層、第１のｎ-型ＩＩＩ族窒化物半導体層、および第２のｎ-型ＩＩＩ族窒化物半導体層の形成
図３（Ａ）を参照して、支持基板１０である直径が２インチ（５．０８ｃｍ）で厚さが４００μｍのＧａＮ支持基板の面方位が（０００１）の主面上に、ＭＯＶＰＥ（有機金属気相成長）法により、ｎ+型ＩＩＩ族窒化物半導体層２０、第１のｎ-型ＩＩＩ族窒化物半導体層２１、および第２のｎ-型ＩＩＩ族窒化物半導体層２２をエピタキシャル成長させた。原料ガスとして、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）、ＮＨ3（アンモニア）、およびシラン（ＳｉＨ4）を用いた。
【００７１】
ここで、支持基板１０であるＧａＮ支持基板は、主面の（０００１）面からのオフ角は、ｍ軸方向（＜１−１００＞方向）に０．４°〜０．８°、ａ軸方向（＜１１−２０＞方向）に０．０°〜０．１°であった。ＧａＮ支持基板の貫通転位密度は１×１０7ｃｍ-3以下であったため、サファイア支持基板やシリコン支持基板の主面上に、ｎ+型ＩＩＩ族窒化物半導体層２０、第１のｎ-型ＩＩＩ族窒化物半導体層２１、および第２のｎ-型ＩＩＩ族窒化物半導体層２２を成長させる場合に比べて、貫通転位密度が低減できることから、結晶欠陥を介したリーク電流を抑制できるため、本発明の効果を初めて得ることができる。
【００７２】
具体的には、ＭＯＶＰＥ装置の成膜室内のサセプタ上に、支持基板１０を配置し、成膜室内の圧力を２７ｋＰａに制御しながら成膜室内にＮＨ3とＨ2とを導入し、基板温度１０００℃で１０分間クリーニングを行った。
【００７３】
その後、成膜室内の圧力を１００ｋＰａとして、基板温度を１１００℃に昇温し、キャリアガスとしてＨ2を用いて、成膜室内にＴＭＧ、ＳｉＨ4を導入し、ｎ+型ＩＩＩ族窒化物半導体層２０として厚さ１０００ｎｍのｎ+型ＧａＮ層を成長させた。かかるｎ+型ＧａＮ層のドナー濃度は、電解液を用いたＣＶ測定をしたところ、１×１０18ｃｍ-3であった。
【００７４】
次に、ＳｉＨ4の供給量を調整して、第１のｎ-型ＩＩＩ族窒化物半導体層２１として厚さ７μｍのｎ-型ＧａＮ層を成長させた。かかるｎ-型ＧａＮ層のドナー濃度は６×１０15ｃｍ-3であった。
【００７５】
次に、ＮＨ3以外の原料ガスの供給を停止し、基板温度を９００℃まで降温した。キャリアガスとしてＮ2を用い、成膜室内の圧力を２７ｋＰａに制御し、成膜室内にＴＭＧ、ＴＭＡ、ＴＭＩ、およびＳｉＨ4を供給して、第２のｎ-型ＩＩＩ族窒化物半導体層２２として厚さ０．０１μｍのｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）を成長させた。かかるｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のドナー濃度は１×１０16ｃｍ-3であった。また、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層のＩｎ組成ｙおよびＡｌ組成ｘは、Ｘ線回折およびフォトルミネッセンスを用いて測定したところ、ｙ＝０．０５およびｘ＝０．２０であった。これから、第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数に対する第２のｎ-型ＩＩＩ族窒化物半導体層２２の無歪みのときのａ軸の格子定数と第１のｎ-型ＩＩＩ族窒化物半導体層２１の無歪みのときのａ軸の格子定数との差の百分率であるｎ-型層間格子不整合率は、０．０６９％と見積もられた。
【００７６】
２．開口部を有する絶縁体層の形成
次に、図３（Ｂ）を参照して、第２のｎ-型ＩＩＩ族窒化物半導体層２２上に、プラズマＣＶＤ（化学気相堆積）法により原料ガスとしてＮＨ3およびＳｉＨ4を用いて、絶縁体層３０として厚さ０．５μｍのＳｉ3Ｎ4層を形成した。次いで、フッ酸を用いたウェットエッチング法により、絶縁体層３０であるＳｉ3Ｎ4層に直径２００μｍの開口部３０ｗを形成した。
【００７７】
３．ショットキー電極の形成
次に、図３（Ｃ）を参照して、絶縁体層３０の開口部３０ｗにおける第２のｎ-型ＩＩＩ族窒化物半導体層２２上および開口部３０ｗの開口端から１００μｍ以下の距離内の絶縁体層３０上に、電子ビーム蒸着法により厚さ１５０ｎｍのＮｉ層および厚さ１５０ｎｍのＡｕ層を順次形成した後、４００℃で１分間アニールすることにより、ショットキー電極４０を形成した。
【００７８】
４．支持基板の減厚
次に、支持基板１０における第１のｎ-型ＩＩＩ族窒化物半導体層２１、第２のｎ-型ＩＩＩ族窒化物半導体層２２、およびショットキー電極４０が形成されている側の主面と反対側の主面を研磨することにより、支持基板１０の厚さを３００μｍまで低減した。
【００７９】
５．オーミック電極の形成
次に、図３（Ｄ）を参照して、支持基板１０の上記の研磨された主面上に、電子ビーム蒸着法により、厚さ１００ｎｍのＴｉ層、厚さ２００ｎｍのＡｌ層、厚さ１００ｎｍのＴｉ層、および厚さ２００ｎｍのＡｕ層を順次形成することにより、オーミック電極５０を得た。このようにして、図１および図３（Ｄ）に示すＩＩＩ族窒化物半導体デバイス１であるＳＢＤ（ショットキーバリアダイオード）が得られた。
【００８０】
６．ＩＩＩ族窒化物半導体デバイスの特性評価
本実施例で得られたＩＩＩ族窒化物半導体デバイス１であるＳＢＤについて、その順バイアス方向におけるオン抵抗および電圧、ならびに逆バイアス方向におけるリーク電流を、プローバーおよびパラメータ・アナライザを用いて測定した。順バイアス方向におけるオン抵抗は０．８ｍｍΩｃｍ2であった。順バイアス方向における電流密度が５００Ａ／ｃｍ2のときの電圧は１．５Ｖであった。また、逆バイアス方向におけるリーク電流は、−５Ｖ印加時には１×１０-8Ａ／ｃｍ2未満であり、−２０Ｖ印加時には１×１０-8Ａ／ｃｍ2未満であり、−５０Ｖ印加時には１×１０-8Ａ／ｃｍ2であり、−１００Ｖ印加時には３×１０-8Ａ／ｃｍ2であり、−２００Ｖ印加時には５×１０-8Ａ／ｃｍ2であり、−６００Ｖ印加時には３×１０-7Ａ／ｃｍ2であった。結果を表１にまとめた。
【００８１】
（比較例１）
第２のｎ-型ＩＩＩ族窒化物半導体層であるｎ-型ＩｎyＡｌxＧａ1-x-yＮ層を形成しなかったこと以外は、実施例１と同様にして、図２に示すＩＩＩ族窒化物半導体デバイス１ＲであるＳＢＤを得た。すなわち、図２に示すＩＩＩ族窒化物半導体デバイス１Ｒは、図１に示す実施例１のＩＩＩ族窒化物半導体デバイス１から第２のｎ-型ＩＩＩ族窒化物半導体層２２が除外されて、第１のｎ-型ＩＩＩ族窒化物半導体層２１上に、開口部３０ｗを有する絶縁体層３０およびショットキー電極４０が順次配置された構造であった。
【００８２】
本比較例で得られたＩＩＩ族窒化物半導体デバイス１ＲであるＳＢＤについて、順バイアス方向におけるオン抵抗は０．８ｍｍΩｃｍ2であった。順バイアス方向における電流密度が５００Ａ／ｃｍ2のときの電圧は１．５Ｖであった。また、逆バイアス方向におけるリーク電流は、−５Ｖ印加時には１×１０-7Ａ／ｃｍ2であり、−２０Ｖ印加時には４×１０-7Ａ／ｃｍ2であり、−５０Ｖ印加時には７×１０-6Ａ／ｃｍ2であり、−１００Ｖ印加時には６×１０-5Ａ／ｃｍ2であり、−２００Ｖ印加時には３×１０-4Ａ／ｃｍ2であり、−６００Ｖ印加時には６×１０-2Ａ／ｃｍ2であった。結果を表１にまとめた。
【００８３】
【表１】
2015095483.tif 000003
【００８４】
表１を参照して、順バイアス方向におけるオン抵抗および電流密度５００Ａ／ｃｍ2のときの電圧に関して、実施例１で得られたＳＢＤは比較例１で得られたＳＢＤと同等であった。オン抵抗は、主として第１のｎ-型ＩＩＩ族窒化物半導体層の物性により決まるためと考えられた。逆バイアス方向におけるリーク電流に関して、実施例１で得られたＳＢＤは比較例１で得られたＳＢＤに比べて、著しく低減できた。実施例１で得られたＳＢＤ、第２のｎ-型ＩＩＩ族窒化物半導体層としてｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）を有することにより、第２のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数が第１のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数より大きくなるととともに、第２のｎ-型ＩＩＩ族窒化物半導体層のバンドギャップエネルギーが第１のｎ-型ＩＩＩ族窒化物半導体層のバンドギャップエネルギーよりも大きくなり、トンネル電流が低減したためと考えられた。
【００８５】
（実施例２）
第２のｎ-型ＩＩＩ族窒化物半導体層であるｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）のＡｌ組成ｘおよびＩｎ組成ｙの組み合わせ（ｘ，ｙ）を、それぞれ（０．２０，０．０３）、（０．２０，０．０４）、（０．２０，０．０５）または（０．２０，０．０６）としたこと以外は、実施例１と同様にして、図１に示すＩＩＩ族窒化物半導体デバイス１である４種類のＳＢＤを得た。得られた４種類のＳＢＤの逆バイアス方向である−６００Ｖ印加時のリーク電流は、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）の（ｘ，ｙ）が（０．２０，０．０３）のＳＢＤが３×１０-4Ａ／ｃｍ2、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）の（ｘ，ｙ）が（０．２０，０．０４）のＳＢＤが３×１０-5Ａ／ｃｍ2、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）の（ｘ，ｙ）が（０．２０，０．０５）のＳＢＤが３×１０-7Ａ／ｃｍ2、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）の（ｘ，ｙ）が（０．２０，０．０６）のＳＢＤが３×１０-7Ａ／ｃｍ2であった。結果を表２にまとめた。
【００８６】
【表２】
2015095483.tif 000004
【００８７】
表２を参照して、実施例２において得られたＳＢＤのうち、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の（ｘ，ｙ）が式（α）を満たすもの、たとえば（０．２０，０．０５）または（０．２０，０．０６）であるものは、第２のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数が第１のｎ-型ＩＩＩ族窒化物半導体層の無歪みのときのａ軸の格子定数よりも大きくなり、第２のｎ-型ＩＩＩ族窒化物半導体層にかかる圧縮歪みにより発生するピエゾ電界は逆バイアス方向への電圧の印加により発生する電界と逆方向であり、ショットキー障壁が厚くなったためリーク電流が低減したと考えられた。
【００８８】
（実施例３）
第２のｎ-型ＩＩＩ族窒化物半導体層であるｎ-型ＩｎyＡｌxＧａ1-x-yＮ層（０＜ｙ＜１、０＜ｘ＜１）の厚さを、それぞれ１０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ、３００ｎｍ、または５００ｎｍとしたこと以外は、実施例１と同様にして、図１に示すＩＩＩ族窒化物半導体デバイス１である６種類のＳＢＤを得た。得られた６種類のＳＢＤの逆バイアス方向である−６００Ｖ印加時のリーク電流は、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の厚さが１０ｎｍのＳＢＤが３×１０-7Ａ／ｃｍ2であり、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の厚さが５０ｎｍのＳＢＤが３×１０-7Ａ／ｃｍ2であり、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の厚さが１００ｎｍのＳＢＤが３×１０-7Ａ／ｃｍ2であり、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の厚さが２００ｎｍのＳＢＤが３×１０-7Ａ／ｃｍ2であり、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の厚さが３００ｎｍのＳＢＤが３×１０-5Ａ／ｃｍ2であり、ｎ-型ＩｎyＡｌxＧａ1-x-yＮ層の厚さが５００ｎｍのＳＢＤが３×１０-4Ａ／ｃｍ2であった。結果を表３にまとめた。
【００８９】
【表３】
2015095483.tif 000005
【００９０】
表３を参照して、実施例３で得られたＳＢＤのうち、第２のｎ-型ＩＩＩ族窒化物半導体層の厚さが２００ｎｍ以下のものは、欠乏層が十分に広がることにおより耐圧が高く維持されるとともに、第２のｎ-型ＩＩＩ族窒化物半導体層の結晶品質が高く維持されたため、リーク電流が低く維持されたものと考えられた。
【００９１】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９２】
１，１Ｒ  ＩＩＩ族窒化物半導体デバイス
１０  支持基板
２０  ｎ+型ＩＩＩ族窒化物半導体層
２１  第１のｎ-型ＩＩＩ族窒化物半導体層
２２  第２のｎ-型ＩＩＩ族窒化物半導体層
３０  絶縁体層
３０ｗ  開口部
４０  ショットキー電極
５０  オーミック電極
【図１】
2015095483.tif 000006
【図２】
2015095483.tif 000007
【図３】
2015095483.tif 000008
【図４】
2015095483.tif 000009
【図５】
2015095483.tif 000010