(57)【要約】【課題】チョッパ回路の入力側と出力側とを結ぶバイパス・ダイオードの短絡時においても、ブースト・ダイオードの過熱破壊を防ぐことのできるスイッチング電源回路を提供する。  【解決手段】オン・オフ制御されてインダクタンスに流れる電流を制御する半導体スイッチング素子、前記インダクタンスからブースト・ダイオードを介して出力される電力を蓄積する出力コンデンサ、前記インダクタンスをバイパスして該インダクタンスに加えられる直流電圧を前記出力コンデンサに供給するバイパス・ダイオード、および前記半導体スイッチング素子をオン・オフ制御するスイッチ制御部を具備し、特に前記バイパス・ダイオードが短絡したときに発生する電圧の変化を検出して前記半導体スイッチング素子に対するスイッチング周波数を低下させる動作周波数抑制手段を備える。  【選択図】      図１
2015104170.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧が印加されるインダクタンスと、
オン・オフ制御されて前記インダクタンスに流れる電流を制御する半導体スイッチング素子と、
前記インダクタンスからブースト・ダイオードを介して出力される電力を蓄積して負荷に供給する出力コンデンサと、
前記半導体スイッチング素子をオン・オフ制御し、該半導体スイッチング素子の導通時には前記インダクタンスを流れる電流を零から増大させると共に、前記半導体スイッチング素子の遮断時には前記インダクタンスに流れる電流を零まで低下させるスイッチ制御部と、
前記出力コンデンサに蓄積された出力電圧の低下時に前記インダクタンスをバイパスして該インダクタンスに加えられる直流電圧を前記出力コンデンサに供給するバイパス・ダイオードと、
前記半導体スイッチング素子のターンオフ後に該半導体スイッチング素子に流れる電流から前記バイパス・ダイオードの短絡を検出し、短絡検出時に前記半導体スイッチング素子に対するスイッチング周波数を低下させる動作周波数抑制手段と
を備えることを特徴とするスイッチング電源回路。
【請求項２】
前記スイッチ制御部は、前記出力コンデンサからの出力電圧を検出すると共に、前記インダクタンスに流れる電流を検出して前記半導体スイッチング素子のスイッチング周波数を可変する臨界モード力率改善機能を備えたものである請求項1に記載のスイッチング電源回路。
【請求項３】
前記動作周波数抑制手段は、前記半導体スイッチング素子に流れる電流の向きから前記バイパス・ダイオードの短絡を検出するバイパス・ダイオード短絡検出回路と、
このバイパス・ダイオード短絡検出回路の出力に従って前記半導体スイッチング素子に対するオン・オフ制御するパルス信号の生成を一定期間に亘って禁止するバイパス・ダイオード短絡保護回路とを含む請求項１に記載のスイッチング電源回路。
【請求項４】
前記バイパス・ダイオード短絡保護回路は、前記スイッチ制御部から出力されて前記半導体スイッチング素子をオン・オフ制御するパルス信号の該半導体スイッチング素子への印加を一定時間に亘って停止させる出力制御手段である請求項３に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チョッパ回路の入力側と出力側とをバイパスするバイパス・ダイオードが短絡したときでも、前記チョッパ回路におけるブースト・ダイオードの過熱破壊を防ぐことのできるスイッチング電源回路に関する。
【背景技術】
【０００２】
各種電子機器の電源部として用いられる直流電源装置として、臨界モードＰＦＣ（力率改善）型のスイッチング電源回路が知られている。このスイッチング電源回路１は、例えば図４に概略構成を示すように、直流電圧Ｖinが印加されるインダクタンスＬと、このインダクタンスＬに流れる電流を制御する半導体スイッチング素子（以下、スイッチ素子と略す）ＳＷとを備えた昇圧型のチョッパ回路として構成される。
【０００３】
尚、前記スイッチ素子ＳＷは、スイッチ制御部（電源ＩＣ）Ｓcontによりオン・オフ制御される。また前記インダクタンスＬに加えられる前記直流電圧Ｖinは、一般的にはダイオード・ブリッジ回路ＤＢを介して交流電力Ｖacを全波整流した後、その整流出力を入力コンデンサＣinにて平滑化して求められる。そして前記インダクタンスＬからブースト・ダイオードＤ１を介して出力される直流電力Ｖoutは、出力コンデンサＣoutに蓄積された後、図示しない負荷に供給される。
【０００４】
尚、図４においてＲv1,Ｒv2は当該スイッチング電源回路１の出力電圧（出力コンデンサＣoutの電圧）Ｖoutを検出して前記スイッチ制御部Ｓcontにフィードバックする分圧抵抗、またＲisは当該スイッチング電源回路１の出力電流Ｉsを検出するシャント抵抗である。そしてＲrtは後述するＰＷＭ制御用のランプ波信号の傾きを調整するための抵抗である。これらの各抵抗Ｒv1,Ｒv2,Ｒis,Ｒrtの抵抗値はスイッチング電源回路１の出力電力仕様に応じて設定される。
【０００５】
前記スイッチ制御部Ｓcontは、負荷への出力電力（出力電圧Ｖout）に応じた周波数のパルス信号Ｐを用いて前記スイッチ素子ＳＷをオン・オフ制御する。このスイッチ素子ＳＷの導通（オン）によって前記インダクタンスＬに流れる電流が零から増大する。また前記スイッチ素子ＳＷの遮断（オフ）したときには前記インダクタンスＬに流れる電流が零まで低下される。従って前記スイッチ制御部Ｓcontは、チョッパとしての役割を担う。
【０００６】
また前記チョッパ回路には、その入力端と出力端との間にバイパス・ダイオードＤ２が設けられる。このバイパス・ダイオードＤ２は、前記インダクタンスＬに加えられる直流電圧Ｖinを該インダクタンスＬとブースト・ダイオードＤ１をバイパスして前記出力コンデンサＣoutに印加する。前記バイパス・ダイオードＤ２は、前記チョッパ回路の起動時における前記ブースト・ダイオードＤ１の過電流に起因する過熱破壊を防止する役割を担う。
【０００７】
即ち、前記チョッパ回路の起動時には、前記出力コンデンサＣoutには電荷が溜まっておらず、前記出力電圧Ｖoutは０Ｖとなっている。これ故、前記バイパス・ダイオードＤ２が無い状態で前記チョッパ回路に交流入力電圧を印加すると、前記インダクタンスＬから前記ブースト・ダイオードＤ１を通して前記出力コンデンサＣoutに向けて大きなチャージ電流が流れる。するとこのチャージ電流によって前記ブースト・ダイオードＤ１が過熱破壊する可能性がある。しかし前述したバイパス・ダイオードＤ２を備えていれば前記出力コンデンサＣoutへのチャージ電流は該バイパス・ダイオードＤ２を介して流れる。従って前記ブースト・ダイオードＤ１を前記チャージ電流による過熱破壊から保護することができる。
【０００８】
尚、前記バイパス・ダイオードＤ２としては、上述したチャージ電流で破壊しないように前記ブースト・ダイオードＤ１より定格電流容量の大きいダイオードが用いられる。また前記バイパス・ダイオードＤ２は前記チョッパ回路の起動時にだけ使用され、前記スイッチ素子ＳＷのオン・オフ制御時には使用されない。これ故、前記バイパス・ダイオードＤ２としては、逆回復時間が遅いものであっても良い。
【０００９】
即ち、前記チョッパ回路は、前記スイッチ素子ＳＷのオン・オフ制御時には逆回復時間の短いブースト・ダイオードＤ１が機能し、また前記チョッパ回路の起動時は電流定格の大きいバイパス・ダイオードＤ２が機能するように構成される。従って前記バイパス・ダイオードＤ２を備えることで、信頼性と効率を両立させたスイッチング電源回路１を構築することが出来る。ちなみにこのような構成のスイッチング電源回路１については、例えば特許文献１,２に詳しく紹介される。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許２００６／００３３４８０号明細書
【特許文献２】米国特許２００８／０３１６７７９号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで前記バイパス・ダイオードＤ２が短絡した場合、前記スイッチ素子ＳＷの導通（オン）時には図５(ａ)に示すように前記インダクタンスＬから該スイッチ素子ＳＷを介して電流が流れる。また前記スイッチ素子ＳＷの遮断（オフ）時には図５(ｂ)に示すように前記インダクタンスＬに蓄えられたエネルギが前記バイパス・ダイオードＤ２を介して流れる。
【００１２】
この為、前記スイッチ素子ＳＷの遮断（オフ）時には該スイッチ素子ＳＷに直列に介装される電流検出用の抵抗Ｒisに流れる電流がいち早く途切れる。すると前記スイッチ素子ＳＷでの損失を低減する制御を実行する上での前記抵抗Ｒisを介するゼロ電流検出のタイミングが速くなる。この結果、前記スイッチ素子ＳＷに対するスイッチング周波数が高くなる。
【００１３】
しかもこのとき、短絡した前記バイパス・ダイオードＤ２を介して前記出力コンデンサＣoutの出力電圧Ｖoutが、前記入力電圧Ｖinに規定されて低く抑えられる。これ故、前記スイッチ制御部Ｓcontは、前記出力コンデンサＣoutへの供給電力を増大させる為に、前記パルス信号Ｐの導通（オン）幅を更に拡げようとするＰＷＭ制御を実行する。すると前記スイッチ素子ＳＷに流れる電流が増加し、該スイッチ素子ＳＷに対する過電流検出機能が働いて前記スイッチ素子ＳＷが遮断（オフ）される。
【００１４】
この結果、前記バイパス・ダイオードＤ２が短絡したとき、図６に示すように前記スイッチ素子ＳＷは通常動作時よりも高い発振周波数で連続動作する。この通常動作時よりも高い発振周波数での連続動作は、過電流検出により前記スイッチ素子ＳＷの導通幅に制限が加えられた最大導通幅（最大オン幅）の下で行われる。
【００１５】
この際、前記スイッチ素子ＳＷのスイッチング動作に伴って前記ブースト・ダイオードＤ１を介して前記出力コンデンサＣoutに出力される電流に、前記バイパス・ダイオードＤ２を介して流れる直流電流が重畳される。この為、前記ブースト・ダイオードＤ１を流れる電流が増加し、該ブースト・ダイオードＤ１の異常発熱を招来する虞がある。そこで前記ブースト・ダイオードＤ１の異常発熱対策として、例えば複数個のダイオードを並列接続して用いたり、所要とする電流容量よりも大きい定格電流容量のダイオードを用いることが考えられる、しかしこのような対策は、コストアップの要因となる。
【００１６】
本発明はこのような事情を考慮してなされたもので、その目的は、バイパス・ダイオードが短絡した際、半導体スイッチング素子が高い発振周波数で連続動作することを防ぐと共に、ブースト・ダイオードの異常発熱を防ぐことのできる簡易な構成のスイッチング電源回路を提供することにある。
【課題を解決するための手段】
【００１７】
上述した目的を達成するべく本発明に係るスイッチング電源回路は、
直流電圧が印加されるインダクタンス、およびオン・オフ制御されて前記インダクタンスに流れる電流を制御する半導体スイッチング素子と、
前記インダクタンスからブースト・ダイオードを介して出力される電力を蓄積して負荷に供給する出力コンデンサと、
前記半導体スイッチング素子をオン・オフ制御し、該半導体スイッチング素子の導通時には前記インダクタンスを流れる電流を零から増大させると共に、前記半導体スイッチング素子の遮断時には前記インダクタンスに流れる電流を零まで低下させるスイッチ制御部と、
前記出力コンデンサに蓄積された出力電圧の低下時に前記インダクタンスをバイパスして該インダクタンスに加えられる直流電圧を前記出力コンデンサに供給するバイパス・ダイオードと、
前記半導体スイッチング素子のターンオフ後に該半導体スイッチング素子に流れる電流から前記バイパス・ダイオードが短絡を検出し、短絡検出時に該半導体スイッチング素子に対するスイッチング周波数を低下させる動作周波数抑制手段とを備えることを特徴としている。
【００１８】
即ち、本発明に係るスイッチング電源回路は、最大発振周波数制限機能を備えた臨界モードＰＦＣ（力率改善）型のスイッチング電源回路において、前記半導体スイッチング素子の動作停止期間を設け、これによって実質的（平均的）な前記スイッチング周波数を低下させる動作周波数抑制手段を備えたことを特徴としている。
【００１９】
ちなみに前記スイッチ制御部は、前記出力コンデンサの出力電圧を検出すると共に、前記インダクタンスに流れる電流を検出して前記半導体スイッチング素子のスイッチング周波数を可変する臨界モード力率改善機能を備えたものである。
【００２０】
また前記動作周波数抑制手段は、前記半導体スイッチング素子に流れる電流の向きから前記バイパス・ダイオードの短絡を検出するバイパス・ダイオード短絡検出回路と、このバイパス・ダイオード短絡検出回路の出力に従って前記半導体スイッチング素子に対するオン・オフ制御するパルス信号の生成を一定期間に亘って禁止するバイパス・ダイオード短絡保護回路とを含む。
【００２１】
好ましくは前記バイパス・ダイオード短絡保護回路は、前記スイッチ制御部から出力されて前記半導体スイッチング素子のオン・オフ制御する駆動信号の該半導体スイッチング素子への印加を一定時間に亘って停止させる出力制御手段として構築される。
【発明の効果】
【００２２】
本発明によれば、半導体スイッチング素子のターンオフ後に該半導体スイッチング素子に流れる電流によって発生する電圧、特に前記半導体スイッチング素子に流れる電流の向きに応じて発生する電圧の極性から前記バイパス・ダイオードの短絡を検出する。そして前記バイパス・ダイオードの短絡検出時に、前記半導体スイッチング素子のスイッチング周波数を低下させる動作周波数抑制手段を備える。従って前記バイパス・ダイオードの短絡検出時における前記半導体スイッチング素子の実効的（平均的）なスイッチング周波数を低減することができる。この結果、ブースト・ダイオードに流れる平均電流を抑制し、その異常発熱を効果的に防止することができる。
【００２３】
しかもブースト・ダイオードに流れる電流自体を抑制することができるので、従来のように複数個のダイオードを並列接続して用いたり、或いは所要とする電流容量よりも大きい定格電流容量のダイオードを用いる等の異常発熱対策が不要である。特に動作周波数抑制手段を、例えば電源ＩＣとして実現される前記スイッチ制御部に組み込まれる制御回路において実現すれば、既存の電源ＩＣの回路構成（回路規模）を殆ど変更することなしに前記ブースト・ダイオードの異常発熱を効果的に防止することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係るスイッチング電源回路の要部をなすスイッチ制御部の概略構成図。
【図２】図１に示すスイッチ制御部におけるバイパス・ダイオードショート検出回路とバイパス・ダイオードショート保護回路の構成例を示す図。
【図３】バイパス・ダイオードの短絡時における保護動作を説明する為の波形図。
【図４】臨界モードＰＦＣ（力率改善）型のスイッチング電源回路の概略構成図。
【図５】バイパス・ダイオードの短絡時における電流の流れを説明するための模式図。
【図６】通常動作時とバイパス・ダイオードの短絡時におけるＩＳ端子電圧の違いを説明するための波形図。
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の一実施形態に係るスイッチング電源回路１について説明する。
【００２６】
本発明に係るスイッチング電源回路１は、基本的には図４に示した最大発振周波数制限機能を備えた臨界モードＰＦＣ（力率改善）型のＤＣ・ＤＣコンバータとして実現される。特に本発明に係るスイッチング電源回路１は、半導体スイッチング素子（スイッチ素子）ＳＷをオン・オフ制御してインダクタンスＬを流れる電流を制御するスイッチ制御部Ｓcontを、例えば図１に示すように構成したことを特徴としている。このスイッチ制御部Ｓcontは、前記スイッチ素子ＳＷをオン・オフ制御するパルス信号をＰＷＭ制御（周波数制御）して出力電圧Ｖoutを一定化する出力電圧制御機能を備える。更に前記スイッチ制御部Ｓcontは、例えば最大発振周波数制限機能、および過電流検出機能等を備えた電源ＩＣ１０として実現される。
【００２７】
尚、ＤＣ・ＤＣコンバータとして実現されるスイッチング電源回路１の全体的な基本構成については前述した通りであるので、その重複した説明は省略する。
【００２８】
さて電源ＩＣ１０として実現される前記スイッチ制御部Ｓcontは、基本的には前記分圧抵抗Ｒv1,Ｒv2を介して検出される出力電圧Ｖoutおよび前記シャント抵抗Ｒisを介して検出される出力電流Ｉsを入力して前記スイッチ素子ＳＷをオン・オフ制御する。即ち、前記電源ＩＣ１０は、図１に示すように出力電圧検出用の増幅器１１、過電流検出用の第１の比較器１２、ゼロ電流検出用の第２の比較器１３、およびＰＷＭ制御用の第３の比較器１４を備える。前記第１の比較器１２は前述した過電流検出機能を実現する。また前記第３の比較器１４は、前記スイッチ素子ＳＷをオン・オフ制御するパルス信号Ｐoutをパルス幅制御する。
【００２９】
尚、図４に示した前記抵抗Ｒisにおいて電圧降下として検出される前記出力電流Ｉsに相当する電圧は、レベルシフト回路１５を介して電源ＩＣ１０に取り込まれる。そしてこの出力電流Ｉsを示す電流検出電圧は、前記第１の比較器１２に与えられて過電流検出に供されると共に、フィルタ回路１６を介してフィルタリングされた後に前記第２の比較器１３に与えられてゼロ電流検出に供される。
【００３０】
ここで前記増幅器１１は、図４に示した前記分圧抵抗Ｒv1,Ｒv2を介して前記出力コンデンサＣoutの充電電圧（出力電圧）Ｖoutを分圧検出したフィードバック電圧と、予め設定された基準電圧Ｖref1との電圧差に応じたレベルの電圧を出力する。特にこの増幅器１１は反転型のものからなり、前記基準電圧Ｖref1に比較して前記フィードバック電圧が高い程、その出力電圧レベルを低くする。また前記増幅器１１は、前記基準電圧Ｖref1に比較して前記フィードバック電圧が低い程、その出力電圧レベルを高くする。
【００３１】
即ち、前記増幅器１１は、負荷での電力消費が大きいために前記出力電圧Ｖoutの低下が大きい場合、つまり前記出力電圧Ｖoutが低くなる重負荷時にはその出力電圧レベルを高くする。逆に前記負荷での電力消費が小さくて前記出力電圧Ｖoutの低下が少ない場合、つまり出力電圧Ｖoutが高くなる軽負荷時には、前記増幅器１１はその出力電圧レベルを低くする。このように出力電圧Ｖoutに応じてレベル変化する前記増幅器１１からの出力電圧は、図４に示すように当該電源ＩＣ１０に外付けされたコンデンサＣcompにて平滑化される。同時に前記増幅器１１からの出力電圧は、前述したＰＷＭ制御用の前記第３の比較器１４に、後述するランプ波信号に対する比較基準電圧として与えられる。
【００３２】
一方、ＰＷＭ制御用のランプ波信号を発生する前記発振器１７は、前記抵抗Ｒrtの設定値に応じて上記ランプ波信号の傾き、つまりレベル増加の度合いが設定される。前記発振器１７は、前記第２の比較器１３から出力されるゼロ電流検出信号、または後述するリスタート・タイマー回路１８の出力を受けて前記ランプ波信号をゼロ・リセットする。そして前記発振器１７は、リセット解除のタイミングを起点として前記ランプ波信号を生成する。この発振器１７のゼロ・リセットにより前記ランプ波信号が鋸歯状的に区切られて該ランプ波信号の１周期が決定される。また前記発振器１７は、前記ランプ波信号の生成タイミングに同期した前記パルス信号Ｐを、前記フリップフロップ回路１９のセット用として出力する。
【００３３】
さて前述したＰＷＭ制御用の第３の比較器１４は、前記発振器１７から出力されるランプ波信号と、前記出力電圧Ｖoutに応じた比較基準電圧としての前記増幅器１１の出力電圧とを比較する。そして前記第３の比較器１４は、ランプ波信号のレベルが前記比較基準電圧を上回る都度、前記フリップフロップ回路１９に対するリセット信号を出力する。尚、このフリップフロップ回路１９には、オア回路３２を介して前記第１の比較器１２による過電流検出信号もリセット信号として加えられる。
【００３４】
具体的には前記第３の比較器１４は、重負荷時に前記増幅器１１が出力する前記比較基準電圧のレベルが高くなった場合には、前記ランプ波信号のレベルが該比較基準電圧のレベルに達するまでの長い期間に亘ってその出力をＬレベルに保った後、その出力をＨレベルに反転させる。また逆に軽負荷時に前記増幅器１１が出力する前記比較基準電圧のレベルが低くなった場合には、前記第３の比較器１４は前記ランプ波信号のレベルが該比較基準電圧のレベルに達するまでの短い期間だけその出力をＬレベルに保った後、その出力をＨレベルに反転させる。
【００３５】
即ち、前記第３の比較器１４は、前記ランプ波信号の生成タイミングを基準としてＬレベルに設定される出力を、負荷の重さを示す前記出力電圧Ｖoutの大きさに応じたタイミングでＨレベルに反転する。そして前記第３の比較器１４は、前記発振器１７がリセットされて新たに前記ランプ波信号を生成するに先立って、再びその出力をＬレベルに設定する。この動作を繰り返すことで前記第３の比較器１４の出力がＬレベルである期間が前記出力電圧Ｖoutの大きさに応じて変化する。従って前記第３の比較器１４は、負荷の重さを示す前記出力電圧Ｖoutに応じてパルス幅を制御したＬレベルの信号を出力する。
【００３６】
そしてリセット優先型の前記フリップフロップ回路１９は、基本的には前記発振器１７から出力されるパルス信号Ｐによって前記ランプ波信号の生成タイミングに同期してセットされる。そして前記フリップフロップ回路１９は、前記第３の比較器１４の出力にてリセットされる。従って前記フリップフロップ回路１９の出力Ｑは、前記ランプ波信号の生成タイミングから前記第３の比較器１４の出力の反転タイミングの期間だけＨレベルとなる。ここに前記フリップフロップ回路１９の出力Ｑとして、ＰＷＭ制御されたパルス幅のパルス信号Ｐoutが得られる。このパルス信号Ｐoutがドライバ回路２１を介して前記スイッチ素子ＳＷに加えられて該スイッチ素子ＳＷがオン・オフ制御される。
【００３７】
尚、前記フリップフロップ回路１９は、定常的には上述した如く動作するが、前記第１の比較器１２により過電流が検出されたとき、該第１の比較器１２からのＨレベルの過電流検出信号にて強制的にリセットされる。この過電流検出信号による前記フリップフロップ回路１９の強制的なリセットにより該フリップフロップ回路１９の出力ＱがＬレベルに反転する。そしてこのフリップフロップ回路１９の強制的なリセットにより前記ドライバ回路２１を介する前記スイッチ素子ＳＷの導通（オン）駆動が禁止され、これによって該スイッチ素子ＳＷおよび負荷が過電流から保護される。
【００３８】
ところで前記フリップフロップ回路１９の出力Ｑは、前記リスタート・タイマー回路１８のリセットにも用いられる。このリスタート・タイマー回路１８は、前記フリップフロップ回路１９の出力Ｑによりリセットされた状態において、前記第２の比較器１３においてゼロ電流が検出されたとき、該第２の比較器１３が出力するゼロ電流検出信号にてセットされる。尚、前記ゼロ電流検出信号は、遅延回路２０を介して遅延制御され、タイミング調整されて前記リスタート・タイマー回路１８に加えられる。前記リスタート・タイマー回路１８は、前記ゼロ電流検出信号を受けてセットさせたタイミングから一定時間後にリスタート・タイマー信号を出力する。
【００３９】
即ち、通常の制御においては、前記第２の比較器１３においてゼロ電流が検出されたとき、前記遅延回路２０を介して遅延制御されたゼロ電流検出信号にて前記発振器１７がリセットされる。その後、前記発振器１７からの前記パルス信号Ｐが前記フリップフロップ回路１９に加えられる。しかし前記フリップフロップ回路１９に前記パルス信号Ｐが入力されるタイミングにおいて該フリップフロップ回路１９に前述したリセット信号が入力されていると、前記フリップフロップ回路１９は、そのセット・タイミングを失うことになる。この場合、前記フリップフロップ回路１９をセットし、その出力ＱをＨレベルに反転させるには、例えば前記発振器１７を再度リセットすることが必要となる。
【００４０】
この点、前記リスタート・タイマー回路１８は、前記遅延回路２０を介してタイミング調整された前記ゼロ電流検出信号にてセットされた後、前述したように一定時間後に前記リスタート・タイマー信号を出力する。そして前記リスタート・タイマー回路１８は、前記リスタート・タイマー信号を、オア回路３１を介して前記発振器１７に与えることで前記発振器１７をリセットする。尚、前記遅延回路２０での遅延時間は、前記抵抗Ｒrtの設定値に応じて設定される。
【００４１】
以上が前記電源ＩＣ１０が備える基本的な構成とその機能、および通常動作時における制御動作である。
【００４２】
ここで前述したバイパス・ダイオードＤ２の短絡時における前記スイッチング電源回路１の動作について、今少し詳しく説明する。前記バイパス・ダイオードＤ２が正常に機能する通常動作時には、図６(ａ)に示すように前記抵抗Ｒisを介して検出されて前記電源ＩＣ１０のＩＳ端子に入力される電流検出電圧が０Ｖになると、該電源ＩＣ１０のＯＵＴ端子に出力される信号がＨレベルとなる。この信号により前記スイッチ素子ＳＷが導通し、図６(ａ)に示すように前記電流検出電圧がマイナスとなる。このＩＳ端子に入力される前記電流検出電圧のマイナスの変化は、前記インダクタンスＬのインダクタ値と該インダクタンスＬの両端に加わる電圧に依存した傾斜を示す。そして前記ＯＵＴ端子に出力される信号がＬレベルになると、前記ＩＳ端子に入力される前記電流検出電圧が零（０）に向かって上昇する。
【００４３】
これに対して前記バイパス・ダイオードＤ２が短絡していると、前記スイッチ素子ＳＷが導通している期間においては図５(ａ)に示すように前記インダクタンスＬから前記スイッチ素子ＳＷを介して電流が流れる。そしてこの電流によって前記インダクタンスＬにエネルギが蓄積される。その後、前記スイッチ素子ＳＷがターンオフしたとき、前記スイッチ素子ＳＷのドレインには、前記出力電圧Ｖoutに前記ブースト・ダイオードＤ１の順方向降下電圧が重畳した電圧が加わる。このとき、図５(ｃ)に示すように前記スイッチ素子ＳＷのソース・ドレイン間の寄生容量Ｃdsを通して電流が流れる。即ち、前記スイッチ素子ＳＷが遮断しているにも拘わらず、前記寄生容量Ｃdsを介して流れる電流によって前記抵抗Ｒisに電位差が生じる。そして前記電源ＩＣ１０のＩＳ端子にプラスの電流検出電圧が加わる。このプラスの電流検出電圧は、前記スイッチ素子ＳＷの遮断期間において０Ｖに向かって低下する。
【００４４】
このように前記スイッチ素子ＳＷがオフした直後における前記ＩＳ端子の電圧がプラスであると、前記電源ＩＣ１０はゼロ電流検出状態であると判断する。そして前記電源ＩＣ１０は、前記遅延回路２０により調整されたタイミングを経て前記スイッチ素子ＳＷをターンオン駆動する。しかしこの場合、前記スイッチ素子ＳＷのターンオフ期間が短いので、前記インダクタンスＬに流れる電流が零（０）まで低下するに至らない。
【００４５】
この為、前記スイッチ素子ＳＷがターンオンした瞬間に大きな電流が流れる。するとこの電流によって前記電源ＩＣ１０における過電流保護機能が動作するので、前記スイッチ素子ＳＷは直ぐにターンオフする。この結果、前記インダクタンスＬに蓄えられたエネルギが放電されないまま、図６(ｂ)に示すように前記スイッチ素子ＳＷが高速でスイッチング動作を継続する。そしてこのような動作状態が継続すると前記ブースト・ダイオードＤ１が異常発熱し、過熱破壊に至ることがある。
【００４６】
本発明は、このような前記バイパス・ダイオードＤ２の短絡時におけるスイッチング電源回路１の挙動に着目してなされている。特に本発明に係るスイッチング電源回路１は、前記スイッチ素子ＳＷのターンオフ期間中における前記ＩＳ端子の電圧変化に着目し、該ＩＳ端子に加わる電圧がプラスとなる現象を捉えて前記ブースト・ダイオードＤ１に対する保護動作を実行するように構成したことを特徴としている。
【００４７】
具体的には前記制御ＩＣ１０に、前記ＩＳ端子の電圧変化に着目して前記バイパス・ダイオードＤ２の短絡を検出し、短絡検出時に前記スイッチ素子ＳＷに対するスイッチング周波数を低下させる動作周波数抑制手段を設けたことを特徴としている。この動作周波数抑制手段は、図１に示すように前記ＩＳ端子の電圧変化に着目して前記バイパス・ダイオードＤ２の短絡を検出するバイパス・ダイオード短絡検出回路２２と、このバイパス・ダイオード短絡検出回路２２の出力を受けて前記フリップフロップ回路１９を強制的にリセットするバイパス・ダイオード短絡保護回路２３とからなる。
【００４８】
前記バイパス・ダイオード短絡検出回路２２は、例えば図２に示すように前記ＩＳ端子から前記レベルシフト回路１５を介して入力される信号Ｓ１とを所定の基準電圧Ｖaと比較する比較器２４を備える。前記信号Ｓ１は、前記スイッチ素子ＳＷから前記抵抗Ｒisを介して流れる電流を示す前記電流検出電圧である。前記比較器２４は、前記信号Ｓ１が前記基準電圧Ｖaを超えたとき、つまり前記ＩＳ端子を介して検出される電圧がプラスになったときにＨレベルの信号を出力する。また前記バイパス・ダイオード短絡検出回路２２は、前記フリップフロップ回路１９から出力される信号Ｓ２を反転する論理反転回路２５を備える。
【００４９】
そして前記バイパス・ダイオード短絡検出回路２２は、前記信号Ｓ２がＬレベルで前記スイッチ素子ＳＷがオフ状態であり、この状態において前記比較器２４の出力がＨレベルとなったとき、アンド回路２６を介して前記バイパス・ダイオードＤ２の短絡を示す短絡検出信号Ｓ３を出力するように構成される。換言すれば前記バイパス・ダイオード短絡検出回路２２は、前記スイッチ素子ＳＷがオフ状態であるにも拘わらず、該スイッチ素子ＳＷを介して電流が流れたとき、これを前記バイパス・ダイオードＤ２の短絡として検出するように構成される。
【００５０】
また前記バイパス・ダイオード短絡保護回路２３は、前記増幅器１１から出力されて前記第３の比較器１４に比較基準電圧として与えられる信号Ｓ５と、所定の基準電圧Ｖbとを比較する比較器２７を備える。この比較器２７は、前記信号Ｓ５が前記基準電圧Ｖbを下回ったときにＨレベルの信号を出力する。また前記バイパス・ダイオード短絡保護回路２３は、前記比較器２７の出力によりリセットされ、前記バイパス・ダイオード短絡検出回路２２の出力信号Ｓ３を計数するカウンタ２８を備える。
【００５１】
このカウンタ２８は、前記バイパス・ダイオード短絡検出回路２２により前記バイパス・ダイオードＤ２の短絡が検出された回数を計数し、例えばその計数値が「３」となったときに図３に示すように前記ブースト・ダイオードＤ１を保護する為のＨレベルの信号Ｓ４を出力する。このカウンタ２８は、前記バイパス・ダイオードＤ２の短絡の誤検出による保護機能の誤動作を防止する役割を担う。
【００５２】
更に前記バイパス・ダイオード短絡保護回路２３は、前記カウンタ２８から出力されるＨレベルの信号Ｓ４により導通駆動されるｎチャネル型のＭＯＳ-ＦＥＴからなるスイッチ２９を備える。このスイッチ２９は、導通時に定電流源３０を介して前記増幅器１１から出力される信号Ｓ５を強制的に０Ｖに引き下げる。
【００５３】
このように構成された前記バイパス・ダイオード短絡保護回路２３から出力される信号Ｓ４は、図１に示すようにオア回路３２を介して前記フリップフロップ回路１９に与えられる。そして前記信号Ｓ４により前記フリップフロップ回路１９が強制的にリセットされる。即ち、前記フリップフロップ回路１９は、セット信号とリセット信号とが同時に入力されても優先的にリセット動作する。従って前記バイパス・ダイオードＤ２の短絡が検出されて前記信号Ｓ４がＨレベルとなっている期間には、前記発振器１７からセット信号Ｐが与えられても前記フリップフロップ回路１９がセットされることはない。従って前記ＯＵＴ端子から前記スイッチ素子ＳＷに対する駆動信号が出力されることもない。
【００５４】
この結果、前記バイパス・ダイオードＤ２の短絡検出時には前記スイッチ素子ＳＷのオン・オフ駆動が停止される。そして前記インダクタンスＬに蓄えられたエネルギが放電されないままでの該スイッチ素子ＳＷの高速なスイッチング動作が禁止される。従って前記スイッチ素子ＳＷの高速なスイッチング動作に伴う前記ブースト・ダイオードＤ１の温度上昇が未然に防がれ、その過熱破壊が防止される。
【００５５】
尚、上述した如く起動される前記ブースト・ダイオードＤ１に対する保護動作の解除については、例えば次のようにして実行される。即ち、この実施形態においては前記カウンタ２８から出力される信号Ｓ４がＨレベルになると、これによって前記スイッチ２９が導通する。すると前記定電流源３０により、前記電源ＩＣ１０のＣＯＭＰ端子に接続されたコンデンサＣcompが放電され、図３に示すよう前記信号Ｓ５の電圧レベルが低下する。
【００５６】
また前記比較器２７に与えられる前記基準電圧Ｖbは、通常動作時における前記ＣＯＭＰ端子の動作電圧範囲よりも低く設定されている。そして前記信号Ｓ５の電圧レベルが前記基準電圧Ｖbを下回ったとき、前記比較器２７の出力がＨレベルとなって前記カウンタ２８がリセットされる。このカウンタ２８のリセットにより前記フリップフロップ回路１９のリセットが解除される。
【００５７】
より具体的には、例えば図３に示すように前記ＯＵＴ端子から出力される信号と同相の前記信号Ｓ２がＬレベルであるとき、前記ＩＳ端子から与えられる前記信号Ｓ７が基準電圧Ｖa'を超えると、前記バイパス・ダイオード短絡検出回路２２が出力する信号Ｓ３がＨレベルとなる。尚、上記基準電圧Ｖa'は、前記レベルシフト回路１５を介する前の信号レベルに前記基準電圧Ｖaを換算した電圧を示している。
【００５８】
そして上述した動作が３回繰り返されたとき、前記カウンタ２８の出力信号Ｓ４がＨレベルとなる。また前記ＯＵＴ端子から出力される信号と同相の前記信号Ｓ２がＬレベルとなる。同時に前記信号Ｓ４がＨレベルになったタイミングで前記ＣＯＭＰ端子に接続された前記コンデンサＣcompが放電され、前記信号Ｓ５の電圧レベルが徐々に低下する。その後、前記信号Ｓ５の電圧レベルが前記基準電圧Ｖｂまで低下したタイミングで前記カウンタ２８の出力信号Ｓ４がＬレベルとなり、前記フリップフロップ回路１９のリセットが解除されて前記スイッチ素子ＳＷのスイッチング動作が再開される。
【００５９】
ここで前記フリップフロップ回路１９のリセットが解除される際、前記バイパス・ダイオードＤ２の短絡状態が解消されていると、前記スイッチング電源回路は通常の動作制御状態に復帰する。しかし前記バイパス・ダイオードＤ２の短絡状態が解消されていない場合には、前述した短絡検出と短絡保護動作が繰り返される。この際、前記保護動作の解除から短絡検出までの期間、前記スイッチ素子ＳＷは前記バイパス・ダイオードＤ２が短絡した状態でスイッチング動作を繰り返す。そしてこのスイッチング動作に伴って前記ブースト・ダイオードＤ１の温度が上昇する。しかし前記スイッチ素子ＳＷのスイッチング動作期間は、前述した保護動作の下でのスイッチング動作停止期間に比較して短い。従って前記ブースト・ダイオードＤ１の温度上昇を抑えて該ブースト・ダイオードＤ１の過熱破壊を防止することができる。
【００６０】
かくして上述した如く構成されて動作する前記電源ＩＣ１０を備えたスイッチング電源回路１によれば、簡易に前記ブースト・ダイオードＤ１に対する異常発熱対策を効果的に講じることが可能となる。従って従来のように複数個のダイオードを並列接続して用いたり、所要とする電流容量よりも大きい定格電流容量のダイオードを用いる必要がない。しかも前記電源ＩＣ１０が備えるＩＳ端子を介して検出される信号Ｓ１に従って前記バイパス・ダイオードＤ２の短絡を検出し、前記ブースト・ダイオードＤ１に対する保護動作を機能させることができる。従って前記電源ＩＣ１０自体の入出力端子数（ピン数）を変更する必要がない。故に前記電源ＩＣ１０が搭載されるプリント回路基板を変更することなくスイッチング電源回路１の機能を高める（バージョン・アップする）ことができる。
【００６１】
尚、本発明は上述した実施形態に限定されるものではない。例えば保護動作時に前記電源ＩＣ１０の駆動電圧を低下させて該電源ＩＣ１０を初期リセットし、これによって保護動作を解除するようにしても良い。また前記電源ＩＣ１０に外付けした専用のタイマー回路を用いて前記ドライバ回路２１の出力を一定時間に亘って禁止し、これによって前記スイッチ素子ＳＷのオン・オフ駆動を停止させることも可能である。
【００６２】
更には前記バイパス・ダイオードＤ２の短絡検出時に前記電源ＩＣ１０の動作モード自体を変更し、例えば前記遅延回路２０の遅延時間を長くする等し、これによって前記スイッチング周波数を低下させて前記ブースト・ダイオードＤ１の異常発熱を防止することも可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００６３】
１  スイッチング電源回路（ＤＣ・ＤＣコンバータ）
１０  電源ＩＣ（スイッチ制御部）
１１  増幅器（出力電圧検出用）
１２  第１の比較器（過電流検出用）
１３  第２の比較器（ゼロ電流検出用）
１４  第３の比較器（ＰＷＭ制御用）
１５  レベルシフト回路
１６  フィルタ回路
１７  発振器
１８  リスタート・タイマー回路
１９  フリップフロップ（ＦＦ）回路
２０  遅延回路
２１  ドライバ回路
２２  バイパス・ダイオード短絡検出回路
２３  バイパス・ダイオード短絡保護回路
ＳＷ  半導体スイッチング素子（スイッチ素子）
ＤＢ  ダイオード・ブリッジ回路
Ｌ  インダクタンス
Ｄ１  ブースト・ダイオード
Ｄ２  バイパス・ダイオード
Ｃin  入力コンデンサ
Ｃout  出力コンデンサ
Ｓcont  スイッチ制御部
【図１】
2015104170.tif 000003
【図２】
2015104170.tif 000004
【図３】
2015104170.tif 000005
【図４】
2015104170.tif 000006
【図５】
2015104170.tif 000007
【図６】
2015104170.tif 000008