(57)【要約】【課題】サイリスタの順電圧及び逆電圧を検出する回路の異常を検出する回路の不要動作を防止する。【解決手段】サイリスタの順電圧及び逆電圧を検出する検出回路ＦＶ、ＲＶの信号と、ゲートブロック信号を受信後所定期間出力するワンショット回路１１の信号と、バイパスペア信号及び遮断器開放状態検出信号を入力し、これらの信号がないとき信号を出力する論理和回路１２ａと、１２ａの信号を反転する反転回路３２と、ＦＶ、ＲＶの信号を反転する回路１７、１８と、３２の出力とＦＶの信号とＲＶの信号と１７、１８の出力を入力し論理積が成立したとき信号出力する論理積回路１３〜１６と、１３〜１６の出力を入力し、１１の遅延時間より短い時間だけ遅延させて出力する遅延回路１９〜２２と、１９〜２２の出力をセット端子に入力し、各種電圧信号異常信号を出力し、リセット信号を入力したとき出力信号が無しとなるフリップフロップ２３〜２６を備えたもの。【選択図】      図７
2015095991.tif 000002
【特許請求の範囲】
【請求項１】
電力系統の電力を電力変換するものであって、複数個のサイリスタを直列接続して構成されるサイリスタバルブを備えたサイリスタ変換器において、
前記各サイリスタにそれぞれ印加される順電圧を検出して順電圧検出信号を出力する複数の順電圧検出回路と、
前記サイリスタの少なくとも一つに印加される逆電圧を検出して逆電圧検出信号を出力する逆電圧検出回路と、
制御回路からのゲートブロック信号を受信後所定時間間パルス信号を出力するワンショット回路と、
前記ワンショット回路の出力信号と、前記制御回路からのバイパスペア信号及び前記遮断器開放状態検出信号をそれぞれ入力し、これらの信号が全て存在しないとき論理信号を出力する論理和回路と、
前記順電圧検出信号を反転する第１の反転回路と、
前記逆電圧検出信号を反転する第２の反転回路と、
前記論理和回路の出力をそれぞれ一方の入力端子に入力し、それぞれ他方の入力端子に前記順電圧検出信号と前記逆電圧検出信号及び前記第1及び前記第２の反転回路の出力をそれぞれ入力し論理積条件が成立したとき論理信号をそれぞれ出力する４個の論理積回路と、
前記各論理積回路の出力を入力し、所定時間だけ遅延させて出力する４個の遅延回路と、
前記各遅延回路の出力をそれぞれ各々に有するセット端子に入力し、各々に有する出力端子から順電圧信号連続有異常信号及び逆電圧信号連続有異常信号及び順電圧信号連続無異常信号及び逆電圧信号連続無異常信号を出力し、前記制御回路からのリセット信号を各々に有するリセット端子に入力したとき出力信号が無しとなる４個のリセットフリップフロップと、
を具備したことを特徴とするサイリスタ変換器の電圧検出異常検出回路。
【請求項２】
電力系統の電力を電力変換するものであって、複数個のサイリスタを直列接続して構成されるサイリスタバルブを備えたサイリスタ変換器において、
前記各サイリスタにそれぞれ印加される順電圧を検出して順電圧検出信号を出力する複数の順電圧検出回路と、
制御回路からのゲートブロック信号を受信後所定時間間パルス信号を出力するワンショット回路と、
前記ワンショット回路の出力信号と、前記制御回路からのバイパスペア信号及び前記遮断器開放状態検出信号をそれぞれ入力し、これらの信号が全て存在しないとき論理信号を出力する論理和回路と、
前記順電圧検出信号を反転する第１の反転回路と、
前記論理和回路の出力をそれぞれ一方の入力端子に入力し、それぞれ他方の入力端子に前記順電圧検出信号と前記第1の反転回路の出力をそれぞれ入力し論理積条件が成立したとき論理信号をそれぞれ出力する２個の論理積回路と、
前記各論理積回路の出力を入力し、前記ワンショット回路の出力パルス時間より短い所定時間時間だけ遅延させて出力する２個の遅延回路と、
前記各遅延回路の出力をそれぞれ各々に有するセット端子に入力し、各々に有する出力端子から順電圧信号連続有異常信号及び順電圧信号連続無異常信号を出力し、前記制御回路からのリセット信号を各々に有するリセット端子に入力したとき出力信号が無しとなる２個のリセットフリップフロップと、
を具備したことを特徴とするサイリスタ変換器の電圧検出異常検出回路。
【請求項３】
電力系統の電力を電力変換するものであって、複数個のサイリスタを直列接続して構成されるサイリスタバルブを備えたサイリスタ変換器において、
前記サイリスタの少なくとも一つに印加される逆電圧を検出して逆電圧検出信号を出力する逆電圧検出回路と、
制御回路からのゲートブロック信号を受信後所定時間パルス信号を出力するワンショット回路と、
前記ワンショット回路の出力信号と、前記制御回路からのバイパスペア信号及び前記遮断器開放状態検出信号をそれぞれ入力し、これらの信号が全て存在しないとき論理信号を出力する論理和回路と、
前記逆電圧検出信号を反転する第２の反転回路と、
前記論理和回路の出力をそれぞれ一方の入力端子に入力し、それぞれ他方の入力端子に前記逆電圧検出信号及び前記第２の反転回路の出力をそれぞれ入力し論理積条件が成立したとき論理信号をそれぞれ出力する２個の論理積回路と、
前記各論理積回路の出力を入力し、前記ワンショット回路の出力パルス時間より短い所定時間時間だけ遅延させて出力する２個の遅延回路と、
前記各遅延回路の出力をそれぞれ各々に有するセット端子に入力し、各々に有する出力端子から逆電圧信号連続有異常信号および逆電圧信号連続無異常信号を出力し、前記制御回路からのリセット信号を各々に有するリセット端子に入力したとき出力信号が無しとなる２個のリセットフリップフロップと、
を具備したことを特徴とするサイリスタ変換器の電圧検出異常検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、直流送電などに用いられ、複数のサイリスタを直列接続したサイリスタバルブを備えたサイリスタ変換器に設けられる順電圧検出回路及び又は逆電圧検出回路の出力の異常を検出する電圧検出異常検出回路に関する。
【背景技術】
【０００２】
特許文献１及び特許文献２のようなサイリスタ変換器にあっては、順電圧検出回路または逆電圧検出回路の異常により装置が異常な運転を継続することを防止する観点から、順電圧検出回路異常検出回路および逆電圧検出回路異常検出回路が設けられる。
【０００３】
この場合、通常装置が正常であれば順電圧検出信号及び逆電圧検出信号がサイリスタ変換器が接続される交流系統の周波数の周期以内の期間内に順電圧検出信号及び逆電圧検出信号がＨレベル及びＬレベルを繰り返すことを利用し、順電圧検出回路異常検出回路および逆電圧検出回路異常検出回路は順電圧検出信号や逆電圧検出信号が所定期間ＨレベルやＬレベルを継続することを異常として検出することが通常行われる。
【０００４】
また、ゲート制御装置が１重系の場合、順電圧検出回路や逆電圧検出回路の異常検出時限は故障原因の究明を容易にする観点から商用周波検出リレーの設定時限より短くし、１００ｍｓ程度とすることが望ましい。尚、このように順電圧検出回路及び逆電圧検出回路の異常検出時限が比較的短い場合は、バイパスペア運転のような特殊運転の場合はバイパスペアアームは装置が正常であってもバイパスペア状態は順電圧検出信号及び逆電圧検出信号の異常検出信号はロックされる様になっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−５６６６３号公報
【特許文献２】特開平５−３４４７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び特許文献２の回路では装置故障が発生しなくとも停止時の主回路現象により電圧検出回路の異常を不要に検出してしまう問題があった。こうした不要検出を回避するためには順電圧回路ＦＶ及び逆電圧検出回路ＲＶの時限を極端に長くすることにより、直流電圧の重畳という過渡現象の影響を排除しようとすると、商用周波数浸入検出リレ−の検出時限（概略１５０ｍｓ）や連続転流失敗検出との協調がとれなくなり、実際の動作が発生した場合に不具合の原因究明がしづらくなるという問題が発生する。
【０００７】
本実施形態の目的は、検出時限を極端に長くすることなく、且つ、変換器停止時の不要動作をすることの無い、順電圧検出回路及び又は逆電圧検出回路の出力の異常を検出する電圧検出異常検出回路を提供することにある。
【課題を解決するための手段】
【０００８】
代表的な実施形態によれば、電力系統の電力を電力変換するものであって、複数個のサイリスタを直列接続して構成されるサイリスタバルブを備えたサイリスタ変換器において、前記各サイリスタにそれぞれ印加される順電圧を検出して順電圧検出信号を出力する複数の順電圧検出回路と、前記サイリスタの少なくとも一つに印加される逆電圧を検出して逆電圧検出信号を出力する逆電圧検出回路と、制御回路からのゲートブロック信号を受信後所定時間間パルス信号を出力するワンショット回路と、前記ワンショット回路の出力信号と、前記制御回路からのバイパスペア信号及び前記遮断器開放状態検出信号をそれぞれ入力し、これらの信号が全て存在しないとき論理信号を出力する論理和回路と、前記順電圧検出信号を反転する第１の反転回路と、前記逆電圧検出信号を反転する第２の反転回路と、前記論理和回路の出力をそれぞれ一方の入力端子に入力し、それぞれ他方の入力端子に前記順電圧検出信号と前記逆電圧検出信号及び前記第1及び前記第２の反転回路の出力をそれぞれ入力し論理積条件が成立したとき論理信号をそれぞれ出力する４個の論理積回路と、前記各論理積回路の出力を入力し、所定時間だけ遅延させて出力する４個の遅延回路と、前記各遅延回路の出力をそれぞれ各々に有するセット端子に入力し、各々に有する出力端子から順電圧信号連続有異常信号及び逆電圧信号連続有異常信号及び順電圧信号連続無異常信号及び逆電圧信号連続無異常信号を出力し、前記制御回路からのリセット信号を各々に有するリセット端子に入力したとき出力信号が無しとなる４個のリセットフリップフロップと、を具備したサイリスタ変換器の電圧検出異常検出回路である。
【図面の簡単な説明】
【０００９】
【図１】本実施形態が適用される直流送電系統を示す図。
【図２】図１の１２相サイリスタ変換器の主回路を説明するための図。
【図３】図２のサイリスタ変換器のうちの一部のサイリスタバルブを説明するためのサイリスタバルブモジュールの接続を表す図。
【図４】図３のサイリスタバルブを構成する1台のサイリスタバルブモジュールの内部を表す回路図。
【図５】従来の電圧検出異常検出回路の概略構成図。
【図６】図５の動作を説明するためのタイムチャート。
【図７】本実施形態の電圧検出異常検出回路を説明するための概略構成図。
【図８】図７の動作を説明するためのタイムチャート。
【発明を実施するための形態】
【００１０】
以下、実施の形態について、図面を参照して説明するが、始めに従来の装置である、特許文献１、２における発明の課題について、図１〜図６を参照して説明する。図１は、電力系統Ａと電力系統Ｂの間に、変圧器１、２と、７、８を介して接続される直流送電回路を示すもので、直列接続されるサイリスタ変換器３と４、更に直列接続されるサイリスタ変換器５と６、ＤＣリアクトル９、１０を備えている。尚、システムによってはＤＣリアクトルは９、１０のいずれか片方のみの場合もある。
【００１１】
図２は図１のサイリスタ変換器５、６である、１２相構成のサイリスタ変換器の主回路を説明するための図で、これは以下のように構成されている。電力変換器を構成する１２個のサイリスタアームからなり、各サイリスタアームにはサイリスタバルブ５Ｕ、５Ｖ、５Ｗ、５Ｘ、５Ｙ、５Ｚ、６Ｕ、６Ｖ、６Ｗ、６Ｘ、６Ｙ、６Ｚが接続されている。
【００１２】
サイリスタ変換器５の交流出力端子には、高圧側変換用変圧器７の一次側巻線（星形結線）が接続され、また変圧器７の二次側巻線（星形結線）が電力系統Ｂに接続されている。サイリスタ変換器６の交流出力端子には、低圧側変換用変圧器８の一次側巻線（三角形結線）が接続され、また変圧器８の二次側巻線（星形結線）が電力系統Ｂに接続されている。
【００１３】
図３は図２のサイリスタバルブ５Ｕの構成を説明するための図である。サイリスタバルブ５Ｕは一般に図３に示される様にサイリスタバルブモジュール５ＵＭ−１〜５ＵＭ−Ｎを複数個直列接続して構成される。サイリスタバルブ５Ｖ、５Ｗ、５Ｘ、５Ｙ、５Ｚ、６Ｕ、６Ｖ、６Ｗ、６Ｘ、６Ｙ、６Ｚも同様な構成である。
【００１４】
図４は図３のサイリスタバルブモジュール５ＵＭ−１〜５ＵＭ−Ｎのうちのサイリスタバルブモジュールの１組を示すもので、例えば７個の光サイリスタＴＨ１〜ＴＨ７（以下単にサイリスタＴＨ１〜ＴＨ７と称する）を直列接続し、直列接続の両端部にそれぞれアノードリアクトルＡＬ１、ＡＬ２を接続し、サイリスタＴＨ１にコンデンサＣ１と抵抗ＲＳ１の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ１と抵抗ＲＳ１からなるスナバ回路に並列に分圧抵抗ＲＤ１と電圧検出器ＶＤ１の直列回路を接続し、他のサイリスタＴＨ２〜ＴＨ７にも同様にスナバ回路、電圧検出器を接続したものである。
【００１５】
すなわち、サイリスタＴＨ２にコンデンサＣ２と抵抗ＲＳ２の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ２と抵抗ＲＳ２からなるスナバ回路に並列に分圧抵抗ＲＤ２と電圧検出器ＶＤ２の直列回路を接続し、
サイリスタＴＨ３にコンデンサＣ３と抵抗ＲＳ３の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ３と抵抗ＲＳ３からなるスナバ回路に並列に分圧抵抗ＲＤ３と電圧検出器ＶＤ３の直列回路を接続し、
サイリスタＴＨ４にコンデンサＣ４と抵抗ＲＳ４の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ４と抵抗ＲＳ４からなるスナバ回路に並列に分圧抵抗ＲＤ４と電圧検出器ＶＤ４の直列回路を接続し、
サイリスタＴＨ５にコンデンサＣ５と抵抗ＲＳ５の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ５と抵抗ＲＳ５からなるスナバ回路に並列に分圧抵抗ＲＤ５と電圧検出器ＶＤ５の直列回路を接続し、
サイリスタＴＨ６にコンデンサＣ６と抵抗ＲＳ６の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ６と抵抗ＲＳ６からなるスナバ回路に並列に分圧抵抗ＲＤ６と電圧検出器ＶＤ６の直列回路を接続し、
サイリスタＴＨ７にコンデンサＣ７と抵抗ＲＳ７の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ７と抵抗ＲＳ７からなるスナバ回路に並列に分圧抵抗ＲＤ７と電圧検出器ＶＤ７の直列回路を接続したものである。
【００１６】
なお、サイリスタＴＨ１〜ＴＨ７の各ゲートには、図示しないゲート制御回路からのゲート信号をそれぞれゲート用ライトガイドＧ１〜Ｇ７を介して供給されるようになっている。
【００１７】
電圧検出器ＶＤ１〜ＶＤ６には、各々順電圧検出回路ＦＶ１〜ＦＶ６を備えている。電圧検出器ＶＤ７には、順電圧検出回路ＦＶ７と逆電圧検出回路ＲＶ７を備えている。
【００１８】
順電圧検出回路ＦＶ１〜ＦＶ７は、いずれもサイリスタに順方向（サイリスタのアノードからカソードに向かう方向）の電圧が印加されたとき、発光ダイオードが発光し、この光信号を光電変換器により電圧信号に変換し、これらの電圧信号を各々電圧検出用ライトガイドＦ１〜Ｆ７を介して図示しない制御回路に出力するようになっている。
【００１９】
逆電圧検出回路ＲＶ１は、順電圧検出回路ＦＶと同様に、サイリスタに逆方向（サイリスタのカソードからアノードに向かう方向）の電圧が印加されたとき、発光ダイオードが発光し、この光信号を光電変換器により電圧信号に変換し、この電圧信号を電圧検出用ライトガイドＲ１を介して図示しない制御回路に出力するようになっている。逆電圧検出回路ＲＶ２は、逆電圧検出回路ＲＶ１と同様に、サイリスタに逆方向（サイリスタのカソードからアノードに向かう方向）の電圧が印加されたとき、発光ダイオードが発光し、この光信号を光電変換器により電圧信号に変換し、この電圧信号を電圧検出用ライトガイド（図示せず）を介して図示しない制御回路に出力するようになっている。
【００２０】
サイリスタ変換器３、４、５、６は、いずれも同一構成で、電力系統（図１のＡ、Ｂ）の電力を電力変換するものであって、複数個のサイリスタを直列接続してなるサイリスタバルブモジュールを複数組配置し、各サイリスタバルブモジュールを直列接続して構成されるサイリスタバルブを備え、電力系統との間に接続された遮断器（図示しない）の開放状態を検出し、これに対応する遮断器開放状態検出信号、サイリスタバルブに与えるバイパスペア信号（ＢＰＰ信号）、リセット信号、前記サイリスタバルブに与えるゲートブロック信号（ＧＢ信号）、サイリスタバルブに対して与えるゲート信号を所望の時期に出力する制御回路（図示せず）を備えている。
【００２１】
図５は従来の技術の電圧検出異常検出回路の構成図である。論理和回路３１は図４に示す各サイリスタバルブモジュールを構成する各サイリスタにそれぞれ印加される順電圧を検出して順電圧検出信号（ＦＶ信号）を出力する複数の順電圧検出回路ＦＶ１〜ＦＶＮを図示しない光―電気変換回路にて受信し、電気信号に変換した後にこれらの信号の論理和集約を行い順電圧検出信号（ＦＶ信号）を出力する。反転回路１７は論理和回路３１の出力を反転する第1の反転回路である。
【００２２】
反転回路１８は図４に示すサイリスタバルブモジュールを構成するサイリスタの少なくとも一つに印加される逆電圧を検出して逆電圧検出信号を出力する逆電圧検出回路ＲＶ１を図示しない光―電気変換回路にて受信し、電気信号に変換した逆電圧検出信号（ＲＶ信号）を反転する第２の反転回路である。
【００２３】
論理和回路１２は図１に示す電力系統と変圧器７及び８の間に設置されている図示されない遮断器からの遮断器の開放状態信号と図示されない制御回路からのバイパスペア信号（ＢＰＰ信号）の論理和を出力する論理和回路である。
【００２４】
反転回路３２は論理和回路１２の出力を反転する第３の反転回路である。
【００２５】
論理積回路１３は論理和回路３１の出力を一方の入力端子に入力し、他方の入力端子に第３の反転回路３２の出力を入力し論理積条件が成立したとき論理信号を出力する第１の論理積回路である。
【００２６】
論理積回路１４は第１の反転回路１７の出力を一方の入力端子に入力し、他方の入力端子に第３の反転回路３２の出力を入力し論理積条件が成立したとき論理信号を出力する第２の論理積回路である。
【００２７】
論理積回路１５は図４に示すサイリスタバルブモジュールを構成するサイリスタの少なくとも一つに印加される逆電圧を検出して逆電圧検出信号を出力する逆電圧検出回路ＲＶ１を図示しない光―電気変換回路にて受信し、電気信号に変換した逆電圧検出信号（ＲＶ信号）を一方の入力端子に入力し、他方の入力端子に第３の反転回路３２の出力を入力し論理積条件が成立したとき論理信号を出力する第３の論理積回路である。
【００２８】
論理積回路１６は第２の反転回路１８の出力を一方の入力端子に入力し、他方の入力端子に第３の反転回路３２の出力を入力し論理積条件が成立したとき論理信号を出力する第４の論理積回路である。
【００２９】
遅延回路１９は第１の論理積回路１３の出力信号がＨレベル状態である継続時間があらかじめ設定された時間Ｔ１以上である場合に出力がＨレベルとなる第１の遅延回路である。
【００３０】
遅延回路２０は第２の論理積回路１４の出力信号がＨレベル状態である継続時間があらかじめ設定された時間Ｔ２以上である場合に出力がＨレベルとなる第２の遅延回路である。
【００３１】
遅延回路２１は第３の論理積回路１５の出力信号がＨレベル状態である継続時間があらかじめ設定された時間Ｔ３以上である場合に出力がＨレベルとなる第３の遅延回路である。
【００３２】
遅延回路２２は第４の論理積回路１６の出力信号がＨレベル状態である継続時間があらかじめ設定された時間Ｔ４以上である場合に出力がＨレベルとなる第４の遅延回路である。
【００３３】
ここで、遅延回路１９〜２２の設定時限Ｔ１〜Ｔ４は概略１００ｍｓ程度に設定されることがある。
【００３４】
フリップフロップ２３は第１の遅延回路の出力をセット端子に入力し、図示しない制御回路からのリセット信号をリセット端子に入力し、セット端子Ｈレベル且つ、リセット端子がＬレベルのとき出力がＨにセットされる第１のフリップフロップであり、その出力信号は順電圧信号連続有異常信号（ＦＶ信号連続有異常）となる。
【００３５】
フリップフロップ２４は第２の遅延回路の出力をセット端子に入力し、図示しない制御回路からのリセット信号をリセット端子に入力し、セット端子Ｈレベル且つ、リセット端子がＬレベルのとき出力がＨにセットされる第２のフリップフロップであり、その出力信号は順電圧信号連続無異常信号（ＦＶ信号連続無異常）となる。
【００３６】
フリップフロップ２５は第３の遅延回路の出力をセット端子に入力し、図示しない制御回路からのリセット信号をリセット端子に入力し、セット端子Ｈレベル且つ、リセット端子がＬレベルのとき出力がＨにセットされる第３のフリップフロップであり、その出力信号は逆電圧信号連続有異常信号（ＲＶ信号連続有異常）となる。
【００３７】
フリップフロップ２６は第４の遅延回路の出力をセット端子に入力し、図示しない制御回路からのリセット信号をリセット端子に入力し、セット端子Ｈレベル且つ、リセット端子がＬレベルのとき出力がＨにセットされる第４のフリップフロップであり、その出力信号は逆電圧信号連続無異常信号（ＲＶ信号連続無異常）となる。
【００３８】
図６は図５の回路の動作を示すタイムチャートである。変換器が運転中は、図１に示す電力系統と変圧器７及び８の間に設置されている図示されない遮断器は投入状態であるので遮断器開放状態信号はＬレベルであり、図示されない制御回路からのバイパスペア信号（ＢＰＰ信号）もＬレベルである。よって論理和回路１２の出力はＬレベルであり、反転回路３２の出力はＨレベルである。
【００３９】
さらに、変換器が運転中はサイリスタバルブがターンオンとターンオフを繰り返すので、時刻ｔ１でサイリスタがターンオフし、サイリスタの電圧が逆電圧検出レベルを負方向に超えるとＲＶ信号がＨレベルとなり、反転回路１８の出力はＬレベルであり、論理積回路１５の出力はＨレベルであり、論理積回路１６の出力はＬレベルである。このときサイリスタの電圧は順電圧検出レベル以下であるので論理和回路３１の出力であるＦＶ信号はＬレベルであり、反転回路１７の出力はＨレベルであり、論理積回路１３の出力はＬレベルであり、論理積回路１４の出力はＨレベルである。
【００４０】
時刻ｔ２でサイリスタの電圧が逆電圧検出レベルを正方向に超えるとＲＶ信号がＬレベルとなり、反転回路１８の出力はＨレベルであり、論理積回路１５の出力はＬレベルであり、論理積回路１６の出力はＨレベルである。さらにサイリスタの電圧が順電圧検出レベルを正方向に超えると論理和回路３１の出力であるＦＶ信号はＨレベルとなり、反転回路１７の出力はＬレベルとなり、論理積回路１３の出力はＨレベルであり、論理積回路１４の出力はＬレベルである。
【００４１】
時刻ｔ３でサイリスタがターンオフすると、このときサイリスタの電圧は順電圧検出レベル以下であるので論理和回路３１の出力であるＦＶ信号はＬレベルであり、反転回路１７の出力はＨレベルであり、論理積回路１３の出力はＬレベルであり、論理積回路１４の出力はＨレベルである。
【００４２】
時刻ｔ４でサイリスタがターンオフし、サイリスタの電圧が逆電圧検出レベルを負方向に超えるとＲＶ信号がＨレベルとなり、反転回路１８の出力はＬレベルであり、論理積回路１５の出力はＨレベルであり、論理積回路１６の出力はＬレベルである。
【００４３】
この様に、電力系統の周波数の１サイクルの間に１回以上ＨレベルとＬレベルを繰り返すので、論理積回路１３、１４、１５、１６は各々遅延回路１９、２０、２１、２２の設定時限Ｔ１、Ｔ２、Ｔ３、Ｔ４より長い期間継続してＨレベルとなることは無い。よってフリップフロップ２３、２４、２５、２６はセットされることがないので順電圧無異常検出信号（ＦＶ信号連続無異常）、逆電圧有異常検出信号（ＲＶ信号連続有異常）、逆電圧無異常検出信号（ＲＶ信号連続無異常）のいずれも検出されないことになる。
【００４４】
ここで、図６には記載されていないが、運転中に何らかの部品故障で逆電圧信号ＲＶが連続的にＨレベルになると論理積回路１５の出力が連続的にＨレベルとなるので遅延回路２１の設定時限Ｔ３以上の間、論理積回路１５の出力がＨレベルを継続した段階でフリップフロプ２６がセットされ逆電圧有異常検出信号（ＲＶ信号連続有異常）となる。
【００４５】
尚、バイパスペア期間中は装置故障が発生しなくても主回路的にＦＶ信号及びＲＶ信号が継続的にＬレベルになるので、図示されない制御回路からＢＰＰ信号をＨレベルにすることにより論理和回路１２の出力がＨレベルとなり、さらに反転回路３２の出力がＬレベルとなるので、論理積回路１３、１４、１５、１６の片端の入力がＬレベルとなるのでもう片端の信号状態に関係なく論理積回路１３、１４、１５、１６の出力はＬレベルとなることにより順電圧有異常検出信号（ＦＶ信号連続有異常）、順電圧無異常検出信号（ＦＶ信号連続無異常）、逆電圧有異常検出信号（ＲＶ信号連続有異常）、逆電圧無異常検出信号（ＲＶ信号連続無異常）の不要動作を防いでいる。
【００４６】
さらに、図１に示す電力系統と変圧器７及び８の間に設置されている図示されない遮断器が開放状態である場合は主回路的にＦＶ信号及びＲＶ信号が継続的にＬレベルになるほか、誘導や残留電荷等でＦＶ信号及びＲＶ信号が継続的にＨレベルになることがあるので、図１に示す電力系統と変圧器７及び８の間に設置されている図示されない遮断器からの遮断器の開放状態信号がＨレベルになるので、論理和回路１２の出力がＨレベルとなり、さらに反転回路３２の出力がＬレベルとなり、論理積回路１３、１４、１５、１６の片端の入力がＬレベルとなるのでもう片端の信号状態に関係なく論理積回路１３、１４、１５、１６の出力はＬレベルとなることにより順電圧有異常検出信号（ＦＶ信号連続有異常）、順電圧無異常検出信号（ＦＶ信号連続無異常）、逆電圧有異常検出信号（ＲＶ信号連続有異常）、逆電圧無異常検出信号（ＲＶ信号連続無異常）の不要動作を防いでいる。
【００４７】
しかし、バイパスペア状態中でなくとも６パルスブリッジを直列に接続した１２相変換器はバイパスペア状態からゲートブロック状態に移行する場合にバイパスペアアームの消弧タイミングが交流電圧と、強制点弧回路（強点回路）の働きにより微妙にずれることがある。このときのタイミングによっては、１２相変換器の上ブリッジである変換器５と下ブリッジである変換器６が逆極性に直流定格電圧近傍まで充電されることがある。ゲートブロックした後にアームに加わる交流電圧成分は相電圧相当になり、直流成分の量によってはアームの順電圧検出回路或いは逆電圧検出回路が連続的に動作したり、連続的に動作しなかったりして異常検出回路が不要動作する場合があった。
【００４８】
本現象を図６のタイミングチャートで説明する。時刻ｔ５からｔ６の期間はバイパスペア期間である。この期間は図示されない制御回路からＢＰＰ信号をＨレベルなるので論理和回路１２の出力がＨレベルとなり、反転回路３２の出力はＬレベルとなるので論理積回路１３〜１６の出力はすべてＬレベルとなる。時刻ｔ６で図示されない制御回路からのゲートブロック信号が出力されると図示されない制御回路からＢＰＰ信号もＬレベルとなる。このときバイパスペアアームはまだ通電中であるので当該サイリスタバルブの電圧は図６に示すようにほぼゼロでありＦＶ信号（論理和回路３１出力）及びＲＶ信号はＬレベルであり、論理積回路１４及び１６の出力はＨレベルとなる。
【００４９】
時刻ｔ６以降はサイリスタバルブはターンオンしないので、時刻ｔ７で直流回路の電流が切れサイリスタがターンオフするとサイリスタには電圧が加わるようになる。６パルスブリッジを直列に接続した１２相変換器はバイパスペア状態からゲートブロック状態に移行する場合にバイパスペアアームの消弧タイミングが交流電圧と、強制点弧回路（強点回路）の働きにより微妙にずれることがある。このときのタイミングによっては、１２相変換器の上ブリッジと下ブリッジが逆極性に直流定格電圧近傍まで充電されることがある。すなわち変換器５と変換器６が逆極性に充電されるということである。
【００５０】
図６ではこうした場合の波形で変換器５が順方向に充電され変換器６が逆方向に充電された場合を示している。ｔ７でサイリスタバルブがターンオフするとアームに加わる交流電圧成分は相電圧相当になり、直流成分が交流成分より大きいと時刻ｔ８の様にサイリスタに順方向の直流電圧が重畳されているので、交流成分の負方向のピ−クに於いてもサイリスタの電圧は順電圧検出以上の値である。よって、ＦＶ信号はＨレベルでありＲＶ信号はＬレベルを維持する。反転回路３２の出力がｔ６以降はＨレベルであるので、論理積回路１３の出力はＨレベルを維持し、論理積回路１４の出力はＬレベルを維持し、論理積回路１５の出力はＬレベルを維押し、論理積回路１６の出力はＨレベルを維持する。サイリスタ変換器に重畳された直流成分はサイリスタに並列に接続された分圧抵抗たとえばＲＤ１からＲＤ７等により徐々に放電し減少してゆく。この放電時定数は回路定数によって決るが百ｍｓ程度になることもある。
【００５１】
図６に示す様に時刻ｔ９でサイリスタの電圧が順電圧検出レベル以下となるとＦＶ信号がＬレベルになるので、論理積回路１３の出力はＬレベルとなり、論理積回路１４の出力はＨレベルとなる。しかし、直流成分の重畳量が相当量あるので、サイリスタの電圧は負方向に逆電圧検出レベルを越えることはなく、時刻ｔ１０で再びサイリスタの電圧が順電圧検出レベル以上となるとＦＶ信号がＨレベルになるので、論理積回路１３の出力はＨレベルとなり、論理積回路１４の出力はＬレベルとなる。
【００５２】
さらに直流成分が減衰し時刻ｔ１２になると、でサイリスタの電圧が順電圧検出レベル以下となるとＦＶ信号がＬレベルになるので、論理積回路１３の出力はＬレベルとなり、論理積回路１４の出力はＨレベルとなる。そして時刻ｔ１３になりサイリスタの電圧が負方向に逆電圧検出レベルを超えるとＲＶ信号がＨレベルになるので、論理積回路１５の出力はＨレベルとなり、論理積回路１６の出力はＬレベルとなる。
【００５３】
さらに、時刻ｔ１４になりサイリスタの電圧が逆電圧検出レベルを上回るとＲＶ信号がＬレベルになるので、論理積回路１５の出力はＬレベルとなり、論理積回路１６の出力はＨレベルとなる。
【００５４】
さらに、時刻ｔ１５になりサイリスタの電圧が順電圧検出レベル以上となるとＦＶ信号がＨレベルになるので、論理積回路１３の出力はＨレベルとなり、論理積回路１４の出力はＬレベルとなる。
【００５５】
以降サイリスタの負方向の電圧ピーク値がサイリスタの逆電圧検出レベルを負方向に超えるので同様な繰り返しになり、ＦＶ信号及びＲＶ信号はＨレベルとＬレベルを繰り返すことになる。
【００５６】
図６から判るように論理積回路１６の出力はｔ６からｔ１３の期間Ｈレベルが継続される。図６では論理積回路１６の出力がＨレベルである期間が遅延回路２２の設定時限（１００ｍｓ程度）より長ので、時刻ｔ１１にて遅延回路２２の出力がＨレベルとなりフリップフロップ２６をセットするので逆電圧無異常検出信号（ＲＶ信号連続無異常）が動作してしまう現象が生じる。図６では逆電圧無異常検出信号（ＲＶ信号連続無異常）の不要動作の例を示したが、遅延回路１９〜２２の設定値や重畳する直流電圧の極性により他の電圧信号の異常検出か不要に検出されることになる。
【００５７】
このように従来の回路では装置故障が発生しなくとも停止時の主回路現象により電圧検出回路の異常を不要に検出してしまう問題があった。
【００５８】
こうした不要検出を回避するためには順電圧回路ＦＶ及び逆電圧検出回路ＲＶの時限を極端に長くすることにより、直流電圧の重畳という過渡現象の影響を排除しようとすると、商用周波数浸入検出リレ−の検出時限（概略１５０ｍｓ）や連続転流失敗検出との協調がとれなくなり、実際の動作が発生した場合に不具合の原因究明がしづらくなるという問題が発生する。
【００５９】
そこで、本実施形態の電圧検出異常検出回路は、前述した図1から図４までに示されたサイリスタ変換器に、図７に示す構成を備えたものである。具体的には、論理和回路３１は図４に示す各サイリスタバルブモジュールを構成する各サイリスタにそれぞれ印加される順電圧を検出して順電圧検出信号（ＦＶ信号）を出力する複数の順電圧検出回路ＦＶ１〜ＦＶＮを図示しない光―電気変換回路にて受信し、電気信号に変換した後にこれらの信号の論理和集約を行い順電圧検出信号（ＦＶ信号）を出力する。反転回路１７は論理和回路３１の出力を反転する第1の反転回路である。
【００６０】
反転回路１８は図４に示すサイリスタバルブモジュールを構成するサイリスタの少なくとも一つに印加される逆電圧を検出して逆電圧検出信号を出力する逆電圧検出回路ＲＶ１を図示しない光―電気変換回路にて受信し、電気信号に変換した逆電圧検出信号（ＲＶ信号）を反転する第２の反転回路である。
【００６１】
ワンショット回路１１は図示されない制御回路からのゲートブロック信号を受信後所定時間Ｔ５、例えば１４０ｍｓ間Ｈレベルの信号を出力する回路である。
【００６２】
論理和回路１２ａは図１に示す電力系統と変圧器７及び８の間に設置されている図示されない遮断器からの遮断器の開放状態信号と、図示されない制御回路からのバイパスペア信号（ＢＰＰ信号）と、ワンショット回路１１の出力信号の論理和を出力する論理和回路である。
【００６３】
反転回路３２は論理和回路１２ａの出力を反転する第３の反転回路である。
【００６４】
論理積回路１３は論理和回路３１の出力を一方の入力端子に入力し、他方の入力端子に第３の反転回路３２の出力を入力し論理積条件が成立したとき論理信号を出力する第１の論理積回路である。
【００６５】
論理積回路１４は第１の反転回路１７の出力を一方の入力端子に入力し、他方の入力端子に第３の反転回路３２の出力を入力し論理積条件が成立したとき論理信号を出力する第２の論理積回路である。
【００６６】
論理積回路１５は図４に示すサイリスタバルブモジュールを構成するサイリスタの少なくとも一つに印加される逆電圧を検出して逆電圧検出信号を出力する逆電圧検出回路ＲＶ１を図示しない光―電気変換回路にて受信し、電気信号に変換した逆電圧検出信号（ＲＶ信号）を一方の入力端子に入力し、他方の入力端子に第３の反転回路３２の出力を入力し論理積条件が成立したとき論理信号を出力する第３の論理積回路である。
【００６７】
論理積回路１６は第２の反転回路１８の出力を一方の入力端子に入力し、他方の入力端子に第３の反転回路３２の出力を入力し論理積条件が成立したとき論理信号を出力する第４の論理積回路である。
【００６８】
遅延回路１９は第１の論理積回路１３の出力信号がＨレベル状態である継続時間があらかじめ設定された時間Ｔ１以上である場合に出力がＨレベルとなる第１の遅延回路である。
【００６９】
遅延回路２０は第２の論理積回路１４の出力信号がＨレベル状態である継続時間があらかじめ設定された時間Ｔ２以上である場合に出力がＨレベルとなる第２の遅延回路である。
【００７０】
遅延回路２１は第３の論理積回路１５の出力信号がＨレベル状態である継続時間があらかじめ設定された時間Ｔ３以上である場合に出力がＨレベルとなる第３の遅延回路である。
【００７１】
遅延回路２２は第４の論理積回路１６の出力信号がＨレベル状態である継続時間があらかじめ設定された時間Ｔ４以上である場合に出力がＨレベルとなる第４の遅延回路である。
【００７２】
フリップフロップ２３は第１の遅延回路の出力をセット端子に入力し、図示しない制御回路からのリセット信号をリセット端子に入力し、セット端子Ｈレベル且つ、リセット端子がＬレベルのとき出力がＨにセットされる第１のフリップフロップであり、その出力信号は順電圧信号連続有異常信号（ＦＶ信号連続有異常）となる。
【００７３】
フリップフロップ２４は第２の遅延回路の出力をセット端子に入力し、図示しない制御回路からのリセット信号をリセット端子に入力し、セット端子Ｈレベル且つ、リセット端子がＬレベルのとき出力がＨにセットされる第２のフリップフロップであり、その出力信号は順電圧信号連続無異常信号（ＦＶ信号連続無異常）となる。
【００７４】
フリップフロップ２５は第３の遅延回路の出力をセット端子に入力し、図示しない制御回路からのリセット信号をリセット端子に入力し、セット端子Ｈレベル且つ、リセット端子がＬレベルのとき出力がＨにセットされる第３のフリップフロップであり、その出力信号は逆電圧信号連続有異常信号（ＲＶ信号連続有異常）となる。
【００７５】
フリップフロップ２６は第４の遅延回路の出力をセット端子に入力し、図示しない制御回路からのリセット信号をリセット端子に入力し、セット端子Ｈレベル且つ、リセット端子がＬレベルのとき出力がＨにセットされる第４のフリップフロップであり、その出力信号は逆電圧信号連続無異常信号（ＲＶ信号連続無異常）となる。
【００７６】
ここで、遅延回路１９〜２２の設定時限Ｔ１〜Ｔ４は前述したように概略１００ｍｓ程度に設定されることがある。
【００７７】
図８は図７の回路の動作を示すタイムチャートである。時刻ｔ６までは図６と同じなので説明を省略する。時刻ｔ６で図示されない制御回路からのゲートブロック信号が出力されると図示されない制御回路からＢＰＰ信号もＬレベルとなる。
【００７８】
さらに図示されない制御回路からのゲートブロック信号によりワンショット回路１１の出力はあらかじめ設定された期間Ｔ５の間Ｈレベルとなり、その状態は時刻ｔ１６まで継続する。従って時刻ｔ６から時刻ｔ１６の期間は論理和回路１２aの出力は他の入力信号にかかわらずＨレベルとなる。よって反転回路３２の出力は時刻ｔ６から時刻ｔ１６の期間はＬレベルとなる。
【００７９】
時刻ｔ６においてはバイパスペアアームはまだ通電中であるので当該サイリスタバルブの電圧は図６に示すようにほぼゼロでありＦＶ信号（論理和回路３１出力）及びＲＶ信号はＬレベルであり、反転回路１７及び１８の出力はＨレベルであるが、反転回路３２の出力がＬレベルであるので論理積回路１３、１４、１５、及び１６の出力ＬＨレベルとなる。
【００８０】
時刻ｔ６以降はサイリスタバルブはターンオンしないので、時刻ｔ７で直流回路の電流が切れサイリスタがターンオフするとサイリスタには電圧が加わるようになる。
【００８１】
６パルスブリッジを直列に接続した１２相変換器はバイパスペア状態からゲートブロック状態に移行する場合にバイパスペアアームの消弧タイミングが交流電圧と、強制点弧回路（強点回路）の働きにより微妙にずれることがある。このときのタイミングによっては、１２相変換器の上ブリッジと下ブリッジが逆極性に直流定格電圧近傍まで充電されることがある。すなわち変換器５と変換器６が逆極性に充電されるということである。
【００８２】
図８ではこうした場合の波形で変換器５が順方向に充電され変換器６が逆方向に充電された場合を示している。ｔ７でサイリスタバルブがターンオフするとアームに加わる交流電圧成分は相電圧相当になり、直流成分が交流成分より大きいと時刻ｔ８の様にサイリスタに順方向の直流電圧が重畳されているので、交流成分の負方向のピ−クに於いてもサイリスタの電圧は順電圧検出以上の値である。よって、ＦＶ信号はＨレベルでありＲＶ信号はＬレベルを維持する。反転回路３２の出力がｔ６以降はＬレベルであるので、論理積回路１３、１４、１５及び１６の出力はＬレベルを維持する。サイリスタ変換器に重畳された直流成分はサイリスタに並列に接続された分圧抵抗たとえばＲＤ１からＲＤ７等により徐々に放電し減少してゆく。この放電時定数は回路定数によって決るが百ｍｓ程度になることもある。
【００８３】
図８に示す様に時刻ｔ９でサイリスタの電圧が順電圧検出レベル以下となるとＦＶ信号がＬレベルになるが、反転回路３２の出力がｔ６以降はＬレベルであるので、論理積回路１３、１４、１５及び１６の出力はＬレベルを維持する。
【００８４】
時刻ｔ１０で、直流成分の重畳量が相当量あるので、サイリスタの電圧は負方向に逆電圧検出レベルを越えることはなく、再びサイリスタの電圧が順電圧検出レベル以上となるとＦＶ信号がＨレベルになるが、反転回路３２の出力がｔ６以降はＬレベルであるので、論理積回路１３、１４、１５及び１６の出力はＬレベルを維持する。
【００８５】
さらに直流成分が減衰し時刻ｔ１２になると、サイリスタの電圧が順電圧検出レベル以下となるとＦＶ信号がＬレベルになるが、反転回路３２の出力がｔ６以降はＬレベルであるので、論理積回路１３、１４、１５及び１６の出力はＬレベルを維持する。
【００８６】
そして時刻ｔ１３になりサイリスタの電圧が負方向に逆電圧検出レベルを超えるとＲＶ信号がＨレベルになるが、反転回路３２の出力がｔ６以降はＬレベルであるので、論理積回路１３、１４、１５及び１６の出力はＬレベルを維持する。
【００８７】
さらに、時刻ｔ１４になりサイリスタの電圧が逆電圧検出レベルを上回るとＲＶ信号がＬレベルになるが、反転回路３２の出力がｔ６以降はＬレベルであるので、論理積回路１３、１４、１５及び１６の出力はＬレベルを維持する。
【００８８】
さらに、時刻ｔ１５になりサイリスタの電圧が順電圧検出レベル以上となるとＦＶ信号がＨレベルになるが、反転回路３２の出力がｔ６以降はＬレベルであるので、論理積回路１３、１４、１５及び１６の出力はＬレベルを維持する。
【００８９】
ここで時刻ｔ１６になるとワンショット回路１１の出力がＬレベルになる。このとき図示されない遮断器からの遮断器の開放状態信号はＬレベルであり、図示されない制御回路からのバイパスペア信号（ＢＰＰ信号）もＬレベルであるので、論理和回路１２ａの出力はＬレベルとなり、反転回路３２の出力はＨレベルとなる。
【００９０】
時刻ｔ１５以降はサイリスタの負方向の電圧ピーク値がサイリスタの逆電圧検出レベルを負方向に超えるので同様な繰り返しになり、ＦＶ信号及びＲＶ信号はＨレベルとＬレベルを繰り返すことになるので、反転回路１７及び１８の出力もＨレベルとＬレベルを交互に繰り返しでいるが、時刻ｔ１６以降は論理積回路１３、１４、１５及び１６の出力もＨレベルとＬレベルを交互に繰り返しことになる。
【００９１】
図８から判るようにＲＶ信号は遅延回路２２の設定期間以上Ｌレベルを継続するので、反転回路１８の出力である論理積回路１６の片端の入力は遅延回路２２の設定期間以上Ｈレベルを継続することになる。しかし、この間反転回路３２の出力はＬレベルであるので、論理積回路１６の出力はＬレベルであり、遅延回路２２の入力信号が設定期間以上Ｈレベルを継続することはない。したがって、時刻ｔ１１にて遅延回路２２の出力がＨレベルとはならず、フリップフロップ２６をセットすることは無いので逆電圧無異常検出信号（ＲＶ信号連続無異常）が動作してしまうことは無い。よって停止時の直流電圧の重畳による逆電圧無異常検出回路（ＲＶ信号連続無異常）の異常を不要検出することは無くなる。
【００９２】
図８では逆電圧無異常検出信号（ＲＶ信号連続無異常）の不要動作防止の例を示したが、他の電圧信号の異常検出の不要動作についても同様に防止できる。
【００９３】
図７の実施形態を採用することにより順電圧回路及び逆電圧検出回路の時限を商用周波数検出リレ−の時限より短くすることができ、商用周波数検出リレ−の動作時の原因追及が容易になる。
【００９４】
なお、商用周波数浸入検出リレ−は、図1の系統から直流回路の電圧を監視し、直流回路の電圧に交流系統の周波数成分が所定期間検出された場合に異常信号を出力するものである。
【００９５】
前述したサイリスタバルブは、複数組のサイリスタバルブモジュールにより構成されたものについて説明したが、サイリスタバルブモジュールが存在しないサイリスタバルブであっても同様に実施できる。
【００９６】
本実施形態は図５において、逆電圧検出信号系、具体的には反転回路１８、論理積回路１５、１６、遅延回路２１、２２、リセットフリップ２５、２６が存在しないもの、あるいは順電圧検出信号系、具体的には反転回路１７、論理積回路１３、１４、遅延回路１９、２０、リセットフリップ２３、２４が存在しないものであっても同様に実施できる。
【符号の説明】
【００９７】
１、２…変圧器、３、４、５、６…サイリスタ変換器、５Ｕ、５Ｖ、５Ｗ、５Ｘ、５Ｙ、５Ｚ、６Ｕ、６Ｖ、６Ｗ、６Ｘ、６Ｙ、６Ｚ…サイリスタバルブ、７…高圧側変換用変圧器、８…低圧側変換用変圧器、９、１０…ＤＣリアクトル、５ＵＭ−１〜５ＵＭ−Ｎ…サイリスタバルブモジュール、ＡＬ１、ＡＬ２…アノードリアクトル、Ｇ１〜Ｇ７…ゲート用ライトガイド、ＴＨ１〜ＴＨ７…光サイリスタ、ＲＳ１〜ＲＳ７…抵抗、Ｃ１〜Ｃ７…コンデンサ、ＲＤ１〜ＲＤ７…分圧抵抗、ＶＤ１〜ＶＤ７…電圧検出器、ＦＶ１〜ＦＶ７…順電圧検出回路、ＲＶ１…逆電圧検出回路、Ｆ１〜Ｆ７、Ｒ１…電圧検出用ライトガイド、１１…ワンショット回路、１２、１２ａ、３１…論理和回路、１３、１４、１５、１６…論理積回路、１７、１８、３２…反転回路、１９、２０、２１、２２…遅延回路、２３、２４、２５、２６…フリップフロップ。
【図１】
2015095991.tif 000003
【図２】
2015095991.tif 000004
【図３】
2015095991.tif 000005
【図４】
2015095991.tif 000006
【図５】
2015095991.tif 000007
【図６】
2015095991.tif 000008
【図７】
2015095991.tif 000009
【図８】
2015095991.tif 000010