(57)【要約】【課題】固定パターンノイズを低減しつつ、消費電力の増大と回路規模の増大を抑制できる固体撮像装置、撮像システム及び固体撮像装置の駆動方法を提供することを課題とする。【解決手段】固体撮像装置は、光電変換に基づく電圧を出力する単位画素（２）と、前記単位画素の出力端子に第１のスイッチを介して接続される第１の容量（ＣＲ）と、入力端子が前記第１の容量を介して接続される第１のアンプ（ＡＲ）と、前記第１のアンプの出力端子に第２のスイッチを介して接続される第２の容量（ＣＲ２）と、前記単位画素の出力端子に第３のスイッチを介して接続される第３の容量（ＣＶ２）と、第６のスイッチを介して前記第２の容量に接続される第１の信号線（７）と、第７のスイッチを介して前記第３の容量に接続される第２の信号線（８）とを有することを特徴とする。【選択図】図１
2015095874.tif 000002
【特許請求の範囲】
【請求項１】
光電変換に基づく電圧を出力する単位画素と、
前記単位画素の出力端子に第１のスイッチを介して接続される第１の容量と、
入力端子が前記第１の容量を介して接続される第１のアンプと、
前記第１のアンプの出力端子に第２のスイッチを介して接続される第２の容量と、
前記単位画素の出力端子に第３のスイッチを介して接続される第３の容量と、
第６のスイッチを介して前記第２の容量に接続される第１の信号線と、
第７のスイッチを介して前記第３の容量に接続される第２の信号線と
を有することを特徴とする固体撮像装置。
【請求項２】
前記単位画素は、リセット状態でリセット電圧を出力し、非リセット状態で光電変換に基づく輝度電圧を出力し、
前記第１の容量は、前記リセット電圧を保持し、
前記第３の容量は、前記輝度電圧を保持することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記単位画素は、リセット状態でリセット電圧を出力し、非リセット状態で光電変換に基づく輝度電圧を出力し、
前記第１の容量は、前記輝度電圧を保持し、
前記第３の容量は、前記リセット電圧を保持することを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記第１のアンプは差動増幅器であって、
前記第１のアンプの反転入力端子は、前記第１のスイッチ及び前記第１の容量を介して前記単位画素の出力端子に接続され、
前記第１のアンプの非反転入力端子は、基準電圧ノードに接続され、
さらに、前記第１のアンプの出力端子及び反転入力端子間に接続される第４のスイッチと、
前記第１のスイッチ及び前記第１の容量の相互接続点と前記第１のアンプの出力端子間に接続される第５のスイッチとを有することを特徴とする請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第４のスイッチをオンにし、前記第５のスイッチをオフにし、前記第１のスイッチをオンにすることにより、前記単位画素の出力電圧を前記第１の容量に保持し、
その後、前記第１のスイッチをオフにし、前記第４のスイッチをオフにし、前記第５のスイッチをオンにし、
その後、前記第２のスイッチをオンにし、前記第１のアンプの出力電圧を前記第２の容量に保持することを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記単位画素は、１つのマイクロレンズに対応して設けられる複数の光電変換部を有することを特徴とする請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
さらに、入力端子が前記単位画素の出力端子に接続される第２のアンプを有し、
前記単位画素の出力端子は、前記第２のアンプを介して前記第１のスイッチ及び第３のスイッチに接続されることを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
さらに、前記第１の信号線の電圧及び第２の信号線の電圧の差分を出力する差分処理部を有することを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
請求項１〜７のいずれか１項に記載の固体撮像装置と、
前記第１の信号線の電圧及び第２の信号線の電圧の差分を出力する差分処理部と
を有することを特徴とする撮像システム。
【請求項１０】
固体撮像装置の駆動方法であって、
前記固体撮像装置は、
光電変換に基づく電圧を出力する単位画素と、
前記単位画素の出力端子に第１のスイッチを介して接続される第１の容量と、
反転入力端子が前記第１のスイッチ及び前記第１の容量を介して前記単位画素の出力端子に接続され、非反転入力端子が基準電圧ノードに接続される第１のアンプと、
前記第１のアンプの出力端子に第２のスイッチを介して接続される第２の容量と、
前記単位画素の出力端子に第３のスイッチを介して接続される第３の容量と、
前記第１のアンプの出力端子及び反転入力端子間に接続される第４のスイッチと、
前記第１のスイッチ及び前記第１の容量の相互接続点と前記第１のアンプの出力端子間に接続される第５のスイッチと、
第６のスイッチを介して前記第２の容量に接続される第１の信号線と、
第７のスイッチを介して前記第３の容量に接続される第２の信号線とを有し、
前記第４のスイッチをオンにし、前記第５のスイッチをオフにし、前記第１のスイッチをオンにすることにより、前記単位画素の出力電圧を前記第１の容量に保持し、
その後、前記第１のスイッチをオフにし、前記第４のスイッチをオフにし、前記第５のスイッチをオンにし、
その後、前記第２のスイッチをオンにし、前記第１のアンプの出力電圧を前記第２の容量に保持することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、撮像システム及び固体撮像装置の駆動方法に関する。
【背景技術】
【０００２】
ＣＭＯＳセンサなどの固体撮像装置において、読み出し回路の固定パターンノイズは、画像上で主に列毎の筋となって現れる。固定パターンノイズ低減の方法には、特許文献１のような方法がある。特許文献１の図３では、画素の１列に対して、輝度信号用アンプ（第１のインピーダンス変換部２０１）とリセット信号用アンプ（第２のインピーダンス変換部２０２）の２個のアンプがある。特許文献１では、各列に設けられた２個のアンプのそれぞれに、オフセット除去回路を設けている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１６７８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、設けられたアンプの数が多いと、消費電力が大きくなるだけでなく、回路規模も大きくなってしまう。
【０００５】
本発明の目的は、固定パターンノイズを低減しつつ、消費電力の増大と回路規模の増大を抑制できる固体撮像装置、撮像システム及び固体撮像装置の駆動方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の固体撮像装置は、光電変換に基づく電圧を出力する単位画素と、前記単位画素の出力端子に第１のスイッチを介して接続される第１の容量と、入力端子が前記第１の容量を介して接続される第１のアンプと、前記第１のアンプの出力端子に第２のスイッチを介して接続される第２の容量と、前記単位画素の出力端子に第３のスイッチを介して接続される第３の容量と、第６のスイッチを介して前記第２の容量に接続される第１の信号線と、第７のスイッチを介して前記第３の容量に接続される第２の信号線とを有することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、固定パターンノイズを低減しつつ、消費電力の増大と回路規模の増大を抑制できる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の固体撮像装置の回路図である。
【図２】第１の実施形態のチップ外出力回路の回路図である。
【図３】第１の実施形態の固体撮像装置のタイミングチャートである。
【図４】第２の実施形態の固体撮像装置の回路図である。
【図５】第２の実施形態の固体撮像装置のタイミングチャートである。
【図６】第２の実施形態の周辺回路部のレイアウト図である。
【図７】第３の実施形態の固体撮像装置の回路図である。
【図８】第３の実施形態の固体撮像装置のタイミングチャートである。
【図９】撮像システムの構成例を示す図である。
【発明を実施するための形態】
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示す回路図である。固体撮像装置は、例えばＣＭＯＳエリアセンサである。１は画素部、２は単位画素、５は周辺回路部、６は列信号線、７はリセット電圧用水平信号線、８は輝度電圧用水平信号線である。画素部１は、２次元行列状に配置された複数の単位画素２を有する。第１行の単位画素２は、フォトダイオードＤ１、転送トランジスタＭ１１、リセットトランジスタＭ２１、増幅トランジスタＭ３１、及び選択トランジスタＭ４１を有する。第２行の単位画素２は、フォトダイオードＤ２、転送トランジスタＭ１２、リセットトランジスタＭ２２、増幅トランジスタＭ３２、及び選択トランジスタＭ４２を有する。フォトダイオードＤ１及びＤ２は、光を電荷（電子）に変換する光電変換部である。単位画素２は、フォトダイオードＤ１又はＤ２の光電変換に基づく電圧を出力する。周辺回路部５は、列毎に、列電流源Ｉｂと、リセット電圧系の回路ブロック９と、輝度電圧系の回路ブロック１０とを有する。また、周辺回路部５は、最終段のリセット電圧用出力回路ＢＲと、輝度電圧用出力回路ＢＶとを有する。リセット電圧系の回路ブロック９は、スイッチＳＣ，ＳＢ，ＳＳ，ＳＲ，ＳＲ２１、第１のリセット電圧用容量ＣＲ、リセット電圧用アンプＡＲ、第２のリセット電圧用容量ＣＲ２を有する。輝度電圧系の回路ブロック１０は、スイッチＳＶ，ＳＶ２１、及び第２の輝度電圧用容量ＣＶ２を有する。
【００１０】
第１のリセット電圧用容量（第１の容量）ＣＲは、単位画素２の出力端子に第１のスイッチＳＣを介して接続される。リセット電圧用アンプ（第１のアンプ）ＡＲは、差動増幅器である。リセット電圧用アンプＡＲの反転入力端子は、第１のリセット電圧用容量ＣＲの一方の端子に接続され、非反転入力端子は、基準電圧ノードＶＣＬＡＭＰに接続される。第１のスイッチＳＣは、第１のリセット電圧用容量ＣＲを介してリセット電圧用アンプＡＲの反転入力端子に接続される。第２のリセット電圧用容量（第２の容量）ＣＲ２は、リセット電圧用アンプＡＲの出力端子に第２のスイッチＳＲを介して接続される。第２の輝度電圧用容量（第３の容量）ＣＶ２は、単位画素２の出力端子に第３のスイッチＳＶを介して接続される。第４のスイッチＳＳは、リセット電圧用アンプＡＲの出力端子及び反転入力端子間に接続される。第５のスイッチＳＢは、第１のスイッチＳＣ及び第１のリセット電圧用容量ＣＲの相互接続点とリセット電圧用アンプＡＲの出力端子間に接続される。リセット電圧用水平信号線（第１の信号線）７は、第６のスイッチＳＲ２１（又はＳＲ２２）を介して第２のリセット電圧用容量ＣＲ２に接続される。輝度電圧用水平信号線（第２の信号線）８は、第７のスイッチＳＶ２１（又はＳＶ２２）を介して第２の輝度電圧用容量ＣＶ２に接続される。
【００１１】
図２は、図１のリセット電圧用出力回路ＢＲの構成例を示す回路図である。１１は１段目ソースフォロアＭＯＳトランジスタ、１２は２段目ソースフォロアＭＯＳトランジスタ、１３，１４はソースフォロアの負荷電流源、１５は出力パッドである。リセット電圧用出力回路ＢＲは、１段目ソースフォロアＭＯＳトランジスタ１１と、２段目ソースフォロアＭＯＳトランジスタ１２とからなる２段のソースフォロア構成である。１段目ソースフォロアＭＯＳトランジスタ１１のソース出力は、２段目ソースフォロアＭＯＳトランジスタ１２のゲート入力に接続されている。１段目ソースフォロアＭＯＳトランジスタ１１及び２段目ソースフォロアＭＯＳトランジスタ１２のそれぞれのソース出力には、負荷電流源１３及び１４が接続されている。また、２段目ソースフォロアＭＯＳトランジスタ１２のソース出力は、出力パッド１５に接続されている。２段目ソースフォロアＭＯＳトランジスタ１２は、出力パッド１５を介して、次段のＡＦＥ（Analog Front End）チップなどを駆動する。図１の輝度電圧用出力回路ＢＶも、図２で示したリセット電圧用出力回路ＢＲと同じ回路構成である。
【００１２】
図３は、図１の固体撮像装置の駆動方法を示すタイミングチャートである。図３を参照しながら、第１の実施形態の固体撮像装置の駆動方法を説明する。まず、時刻ｔ０では、信号φＳＥＬ１がハイレベルとなり、第１行のｎＭＯＳ選択トランジスタＭ４１がオンし、第１行の単位画素２が選択される。同時に、信号φＳＢがローレベル、信号φＳＳがハイレベルとなることで、スイッチＳＢがオフし、スイッチＳＳがオンし、リセット電圧用アンプＡＲがサンプリングモードとなり、第１のリセット電圧用容量ＣＲに信号が書き込める状態になる。なお、信号φＲＥＳ１及びφＲＥＳ２がハイレベルであり、リセットトランジスタＭ２１及びＭ２２がオンし、浮遊拡散容量部ＦＤ１及びＦＤ２が電源電圧にリセットされている。
【００１３】
時刻ｔ１では、信号φＲＥＳ１がローレベルになり、第１行のｎＭＯＳリセットトランジスタＭ２１がオフする。すると、転送トランジスタＭ１１のドレイン、リセットトランジスタＭ２１のソース、増幅トランジスタ３１のゲートに接続された浮遊拡散容量部ＦＤ１が浮遊状態になる。
【００１４】
時刻ｔ２では、信号φＳＣがハイレベルとなり、スイッチＳＣがオンになり、リセット時の画素部１の浮遊拡散容量部ＦＤ１の電圧が、列電流源Ｉｂを負荷とした増幅トランジスタＭ３１を介して、第１のリセット電圧用容量ＣＲに書き込まれ始める。ここでいうリセットとは、フォトダイオードＤ１の電荷が転送される前の状態である。第１のリセット電圧用容量ＣＲは、単位画素２の出力電圧を保持する。時刻ｔ３では、信号φＳＣがローレベルとなり、スイッチＳＣがオフとなり、浮遊拡散容量部ＦＤ１のリセット電圧の第１のリセット電圧用容量ＣＲへの書き込みが終わる。
【００１５】
時刻ｔ４の直前に、信号φＳＳがローレベルになることでスイッチＳＳがオフする。時刻ｔ４では、信号φＳＢがハイレベルとなることでスイッチＳＢがオンし、リセット電圧用アンプＡＲが第１のリセット電圧用容量ＣＲに保持されたリセット電圧の読み出しモードになる。時刻ｔ５では、信号φＴＸ１がハイレベルとなり、第１行の転送トランジスタＭ１１がオンし、フォトダイオードＤ１への光照射で蓄積された電子が浮遊拡散容量部ＦＤ１に転送される。すると、浮遊拡散容量部ＦＤ１の電圧は、蓄積電子量に応じて下がる。同時に、信号φＳＲ及びφＳＶがハイレベルとなり、スイッチＳＲ及びＳＢがオンし、浮遊拡散容量部ＦＤ１の輝度電圧が、増幅トランジスタＭ３１を介して、第２の輝度電圧用容量ＣＶ２に書き込まれ始める。第２の輝度電圧用容量ＣＶ２は、単位画素２の出力電圧を保持する。同時に、第１のリセット電圧用容量ＣＲに書き込まれたリセット電圧が、第２のリセット電圧用容量ＣＲ２に書き込まれ始める。第２のリセット電圧用容量ＣＲ２は、リセット電圧用アンプＡＲの出力電圧を保持する。
【００１６】
時刻ｔ６では、信号φＴＸ１がローレベルとなり、第１行の転送トランジスタＭ１１がオフし、フォトダイオードＤ１への光照射で蓄積された電子の浮遊拡散容量部ＦＤ１への転送が終了する。
【００１７】
時刻ｔ７では、信号φＳＲ及びφＳＶがローレベルとなり、スイッチＳＲ及びＳＶがオフし、第２のリセット電圧用容量ＣＲ２及び第２の輝度電圧用容量ＣＶ２へのリセット電圧及び輝度電圧の書き込みが終了する。時刻ｔ８では、信号φＲＥＳ１がハイレベルとなり、第１行のリセットトランジスタＭ２１がオンし、１行目の浮遊拡散容量部ＦＤ１がリセットされる。時刻ｔ９では、信号φＳＥＬ１がローレベルとなり、第１行の選択トランジスタＭ４１がオフし、時刻ｔ０からｔ９までの１水平走査期間が終わり、信号φＳＥＬ２がハイレベルとなり、第２行の選択トランジスタＭ４２がオンし、第２行の１水平走査期間が始まる。時刻ｔ９は、時刻ｔ０と同様の動作となる。
【００１８】
時刻ｔ１０では、時刻ｔ１と同様の動作となる。また、信号φＳＲ２１及びφＳＶ２１のハイレベルにより、スイッチＳＲ２１及びＳＶ２１がオンする。これにより、第１行第１列のリセット電圧及び輝度電圧は、それぞれリセット電圧用水平信号線７及び輝度電圧用水平信号線８を介し、リセット電圧用出力回路ＢＲ及び輝度電圧用出力回路ＢＶによりチップ外に出力される。このことを水平転送という。チップ外の映像信号処理部８３０（図９）は、（輝度電圧）−（リセット電圧）を、輝度電圧及びリセット電圧の差分信号として生成し、相関２重サンプリングした輝度電圧が得られる。すなわち、映像信号処理部（差分処理部）８３０は、リセット電圧用水平信号線７の電圧及び輝度電圧用水平信号線８の電圧の差分を出力する。ここで、１行目の輝度電圧及びリセット電圧を水平転送しながら、２行目の読み出しをしている。このことを裏読みと言っている。
【００１９】
時刻ｔ１１では、信号φＳＲ２２及びφＳＶ２２のハイレベルにより、スイッチＳＲ２２及びＳＶ２２がオンする。これにより、第１行第２列のリセット電圧及び輝度電圧は、それぞれリセット電圧用水平信号線７及び輝度電圧用水平信号線８を介し、リセット電圧用出力回路ＢＲ及び輝度電圧用出力回路ＢＶによりチップ外に出力される。チップ外の映像信号処理部８３０（図９）では、（輝度電圧）−（リセット電圧）を、輝度電圧及びリセット電圧の差分信号として生成し、相関２重サンプリングした輝度電圧が得られる。時刻ｔ９〜ｔ１２は、第２行の１水平走査期間であり、時刻ｔ０〜ｔ９の第１行の１水平走査期間と同様の動作を第２行について行う。時刻ｔ１２で、第２行の１水平走査期間が終わる。
【００２０】
以上のように、単位画素２は、リセット状態でリセット電圧を出力し、非リセット状態で光電変換に基づく輝度電圧を出力する。第１のリセット電圧用容量ＣＲは、リセット電圧を保持する。第２の輝度電圧用容量ＣＶ２は、輝度電圧を保持する。
【００２１】
リセット電圧用アンプＡＲの持つオフセットをＯＦＡＲ、リセット電圧用出力回路ＢＲの持つオフセットをＯＦＢＲ、輝度電圧用出力回路ＢＶの持つオフセット電圧をＯＦＢＶとする。この場合、チップ外に出力されるリセット電圧のもつオフセットは、ＯＦＡＲ＋ＯＦＢＲとなる。また、チップ外に出力される輝度電圧のもつオフセットは、ＯＦＢＶとなる。よって、映像信号処理部８３０が行う「輝度電圧−リセット電圧」は、−ＯＦＡＲ＋（ＯＦＢＶ−ＯＦＢＲ）（＝ＯＦＢＶ−（ＯＦＡＲ＋ＯＦＢＲ））となる。ここで、リセット電圧用出力回路ＢＲ及び輝度電圧用出力回路ＢＶは、全画素列で共通で使われる回路のため、（ＯＦＢＶ−ＯＦＢＲ）は一定の値になり、列ばらつきの原因にはならない。また、オフセット除去型のリセット電圧用アンプＡＲを使っているので、オフセットＯＦＡＲは１／Ａ倍程度と小さくなる。よって、本実施形態の列ばらつきは小さくなり、固定パターンノイズを低減できる。Ａは、リセット電圧用アンプＡＲのオープンループゲインを意味している。
【００２２】
一方、特許文献１に記載されている技術は、オフセット除去型の輝度電圧用アンプの出力から、オフセット除去型のリセット電圧用アンプの出力を差し引く。リセット電圧用アンプ及び輝度電圧用アンプは、それぞれオフセットを少なくとも１／Ａ持っており、それぞれの出力を差し引いたときのオフセットのばらつきは√２／Ａ倍となる。ＣＭＯＳエリアセンサチップの場合、読み出し回路に使うサンプルホールド回路は、画素列毎に設けられるため、一つのサンプルホールド回路は、チップレイアウトの上で小さな占有面積で設計せざるを得ない。よって、固体撮像装置の中に使うオペアンプのオープンループゲインＡは、４０ｄＢ程度であることが多い。よって、特許文献１では、√２／Ａ倍のオフセットは無視できない。
【００２３】
また、特許文献１は、輝度電圧用アンプ及び複数の輝度電圧用容量が必要なため、消費電力が大きく、レイアウト面積が大きい。よって、製造コスト増を招く。一方、本実施形態の場合、輝度電圧用アンプと、複数の輝度電圧用容量を必要としないため、消費電力が小さい上に、レイアウト面積も小さく済む。このため、ひいてはウェハ中のチップ取れ数が増加し、チップコストが小さくなる。また、第１のリセット電圧用容量ＣＲに保持するリセット電圧は、輝度電圧に比べれば非常に小さい振幅しか持たない。このため、リセット電圧用アンプＡＲは、非常に小さい電流で動作可能であり、このこともチップの低消費電力化に役立つ。
【００２４】
（第２の実施形態）
図４は、本発明の第２の実施形態による固体撮像装置の構成例を示す回路図である。３は２画素共有の単位画素、ＧＡはゲインアンプ、ＶＦはバッファアンプ、ＭＡは出力アンプであり、他の符号は、前述の図１と同じ部品を表す。単位画素３は、４つのフォトダイオードＤａ１，Ｄｂ１，Ｄａ２，Ｄｂ２と、４つの転送トランジスタＭａ１，Ｍｂ１，Ｍａ２，Ｍｂ２と、リセットトランジスタＭ２１と、増幅トランジスタＭ３１と、選択トランジスタＭ４１とを有する。フォトダイオードＤａ１及びＤｂ１が１画素であり、フォトダイオードＤａ２及びＤｂ２が１画素である。
【００２５】
周辺回路部５について、図１に対して、異なる回路部分について説明する。本実施形態では、列信号線６の後段に、ゲインアンプ（第２のアンプ）ＧＡ及びバッファアンプ（第２のアンプ）ＶＦを設けている。ゲインアンプＧＡは、入力容量Ｃｉ、フィードバック容量Ｃｆ、及び入出力端子を導通状態に制御するスイッチＳＧを有する。ゲインアンプＧＡ及びバッファアンプＶＦは、入力端子が単位画素３の出力端子に接続される。第１のリセット電圧用容量ＣＲは、第１のスイッチＳＣを介してバッファアンプＶＦの出力端子に接続される。第２の輝度電圧用容量ＣＶ２は、第３のスイッチＳＶを介してバッファアンプＶＦの出力端子に接続される。出力回路ＭＡは、差動入力の出力回路であり、リセット電圧用水平信号線７及び輝度電圧用水平信号線８に接続される。
【００２６】
本実施形態は、固体撮像装置内で位相差オートフォーカス情報を取得する例である。本実施形態では、位相差情報を取得するために、２つのフォトダイオードＤａ１，Ｄｂ１上に１つのマイクロレンズを配置し、２つのフォトダイオードＤａ２，Ｄｂ２上に１つのマイクロレンズを配置している。すなわち、単位画素２は、１つのマイクロレンズに対応して設けられる複数のフォトダイオードＤａ１及びＤｂ１と、１つのマイクロレンズに対応して設けられる複数のフォトダイオードＤａ２及びＤｂ２とを有する。２つのフォトダイオードの信号は位相差信号として利用され、また、２つのフォトダイオードの信号は加算して１画素分の画像情報として利用される。従って、２つのフォトダイオードを１画素と呼ぶことにする。
【００２７】
図５は、図４の固体撮像装置の駆動方法を示すタイミングチャートである。まず、時刻ｔ０では、信号φＳＥＬ１がハイレベルとなり、ｎＭＯＳ選択トランジスタＭ４１がオンし、第１行の単位画素３が選択される。同時に、信号φＳＢがローレベル、信号φＳＳがハイレベルとなり、スイッチＳＢがオフし、スイッチＳＳがオンし、リセット電圧用アンプＡＲがサンプリングモードとなり、第１のリセット電圧用容量ＣＲに信号が書き込める状態になる。同時に、信号φＳＧ及びφＳＣがハイレベルとなり、スイッチＳＧ及びＳＣがオンし、ボルテージフォロア状態になったゲインアンプＧＡ及びバッファアンプＶＦを介して基準電圧ＶＣ０Ｒが第１のリセット電圧用容量ＣＲに書き込まれる。なお、信号φＲＥＳ１がハイレベルであり、リセットトランジスタＭ２１がオンし、浮遊拡散容量部ＦＤが電源電圧にリセットされている。
【００２８】
時刻ｔ１では、信号φＲＥＳ１がローレベルになり、ｎＭＯＳリセットトランジスタＭ２１がオフする。すると、転送トランジスタＭａ１，Ｍｂ１，Ｍａ２，Ｍｂ２のドレイン、リセットトランジスタＭ２１のソース、増幅トランジスタ３１のゲートに接続された浮遊拡散容量部ＦＤが浮遊状態になる。同時に、信号φＳＣがローレベルとなり、スイッチＳＣがオフし、電圧ＶＣ０Ｒの第１のリセット電圧用容量ＣＲへの書き込みが終了する。
【００２９】
時刻ｔ２では、信号φＳＧがローレベルとなり、スイッチＳＧがオフし、ゲインアンプＧＡのボルテージフォロア状態が終了し、ゲインアンプＧＡはＣｉ／Ｃｆの電圧ゲインを出力できるモードになる。時刻ｔ３では、信号φＳＣがハイレベルとなり、スイッチＳＣがオンし、浮遊拡散容量部ＦＤのリセット電圧が、列電流源Ｉｂを負荷とした増幅トランジスタＭ３１と、ゲインアンプＧＡを介し、第１のリセット電圧用容量ＣＲに書き込まれ始める。
【００３０】
時刻ｔ４では、信号φＳＣがローレベルとなり、スイッチＳＣがオフし、浮遊拡散容量部ＦＤのリセット電圧の第１のリセット電圧用容量ＣＲへの書き込みが終了する。時刻ｔ５の直前では、φＳＳがローレベルになり、φＳＢがハイレベルになり、スイッチＳＳがオフし、スイッチＳＢがオンし、リセット電圧用アンプＡＲが第１のリセット電圧用容量ＣＲに保持した信号の読み出しモードになる。
【００３１】
時刻ｔ６では、信号φＴＸａ１がハイレベルとなり、第１行の転送トランジスタＭａ１がオンし、第１行のフォトダイオードＤａ１への光照射で蓄積された電子（以下、Ａ像輝度電圧の電子という）が浮遊拡散容量部ＦＤに転送される。すると、浮遊拡散容量部ＦＤは蓄積電子量に応じて電位が下がる。同時に、信号φＳＲ及びφＳＶがハイレベルとなり、スイッチＳＲ及びＳＶがオンし、浮遊拡散容量部ＦＤの下がった電位（Ａ像輝度電圧）が、増幅トランジスタＭ３１及びゲインアンプＧＡを介して、第２の輝度電圧用容量ＣＶ２に書き込まれ始める。同時に、第１のリセット電圧用容量ＣＲに書き込まれたリセット電圧が、第２のリセット電圧用容量ＣＲ２に書き込まれ始める。
【００３２】
時刻ｔ７では、信号φＴＸａ１がローレベルとなり、転送トランジスタＭａ１がオフし、フォトダイオードＤａ１への光照射で蓄積された電子の浮遊拡散容量部ＦＤへの転送が終了する。
【００３３】
時刻ｔ８では、信号φＳＲ及びφＳＶがローレベルとなり、スイッチＳＲ及びＳＶがオフし、第２のリセット電圧用容量ＣＲ２及び第２の輝度電圧用容量ＣＶ２へのリセット電圧及びＡ像輝度電圧の書き込みが終了する。時刻ｔ９では、信号φＴＸａ１及びＴＸｂ１がハイレベルとなり、転送トランジスタＭａ１及びＭｂ１がオンし、第１行のフォトダイオードＤｂ１への光照射で蓄積された電子（以下、Ｂ像輝度電圧の電子という）が浮遊拡散容量部ＦＤに転送される。ここで、信号φＴＸａ１もハイレベルとするのは、時刻ｔ７からｔ９までの間でフォトダイオードＤａ１に貯まったわずかな電子も浮遊拡散容量部ＦＤに転送するためである。すると、浮遊拡散容量部ＦＤでは、Ａ像輝度電圧の電子とＢ像輝度電圧の電子が加算され、Ａ＋Ｂ像輝度電圧に相当する電圧が現れる。また、列信号線６には、増幅トランジスタＭ３１で増幅された電圧が現れる。
【００３４】
同時に、信号φＳＲ２１及びφＳＶ２１がハイレベルになり、スイッチＳＲ２１及びＳＶ２１がオンする。これにより、第１行第１列のリセット電圧及びＡ像輝度電圧は、それぞれリセット電圧用水平信号線７及び輝度電圧用水平信号線８を介し、差動出力回路ＭＡによりチップ外に出力される。差動出力回路ＭＡは、（Ａ像輝度電圧）−（リセット電圧）の信号を生成し、相関２重サンプリングしたＡ像輝度電圧を出力する。すなわち、差動出力回路（差分処理部）ＭＡは、リセット電圧用水平信号線７の電圧及び輝度電圧用水平信号線８の電圧の差分を出力する。
【００３５】
時刻ｔ１０では、信号φＴＸａ１及びＴＸｂ１がローレベルとなり、転送トランジスタＭａ１及びＭｂ１がオフし、フォトダイオードＤａ１及びＤｂ１から浮遊拡散容量部ＦＤへの電子の転送が終了する。同時に、信号φＳＲ２２及びφＳＶ２２がハイレベルになり、スイッチＳＲ２２及びＳＶ２２がオンする。これにより、第１行第２列のリセット電圧及びＡ像輝度電圧は、それぞれリセット電圧用水平信号線７及び輝度電圧用水平信号線８を介し、差動出力回路ＭＡによりチップ外に出力される。差動出力回路ＭＡは、（Ａ像輝度電圧）−（リセット電圧）の信号を生成し、相関２重サンプリングしたＡ像輝度電圧を出力する。
【００３６】
時刻ｔ１１では、信号φＳＲ及びφＳＶがハイレベルとなり、スイッチＳＲ及びＳＶがオンし、浮遊拡散容量部ＦＤの電圧（Ａ＋Ｂ像輝度電圧）が、増幅トランジスタＭ３１及びゲインアンプＧＡを介して、第２の輝度電圧用容量ＣＶ２に書き込まれ始める。同時に、第１のリセット電圧用容量ＣＲに書き込まれたリセット電圧が、再び第２のリセット電圧用容量ＣＲ２に書き込まれ始める。
【００３７】
時刻ｔ１２では、信号φＳＲ及びφＳＶがローレベルとなり、スイッチＳＲ及びＳＶがオフし、第２の輝度電圧用容量ＣＶ２及び第２のリセット電圧用容量ＣＲ２への、Ａ＋Ｂ像輝度電圧及びリセット電圧の書き込みが終了する。時刻ｔ０〜ｔ１３が、第１行の１水平走査期間となる。
【００３８】
時刻ｔ１３では、信号φＲＥＳ１がハイレベルとなり、リセットトランジスタＭ２１がオンし、浮遊拡散容量部ＦＤが再び電源電圧にリセットされる。同時に、信号φＳＢがローレベルとなり、信号φＳＳがハイレベルとなり、スイッチＳＢがオフし、スイッチＳＳがオンし、リセット電圧用アンプＡＲが再びサンプリングモードとなり、第２のリセット電圧用容量ＣＲに信号が書き込める状態になる。同時に、信号φＳＧ及びφＳＣがハイレベルとなり、スイッチＳＧ及びＳＣがオンし、ボルテージフォロア状態になったゲインアンプＧＡ及びバッファアンプＶＦを介して、基準電圧ＶＣ０Ｒが第１のリセット電圧用容量ＣＲに再び書き込まれる。同時に、信号φＳＲ２１及びφＳＶ２１がハイレベルになり、スイッチＳＲ２１及びＳＶ２１がオンする。これにより、第１行第１列のリセット電圧及びＡ＋Ｂ像輝度電圧は、それぞれリセット電圧用水平信号線７及び輝度電圧用水平信号線８を介し、差動出力回路ＭＡによりチップ外に出力される。差動出力回路ＭＡは、（Ａ＋Ｂ像輝度電圧）−（リセット電圧）の信号を生成し、相関２重サンプリングしたＡ＋Ｂ像輝度電圧を出力する。
【００３９】
時刻ｔ１４では、信号φＳＲ２２及びφＳＶ２２がハイレベルになり、スイッチＳＲ２２及びＳＶ２２がオンする。これにより、第１行第２列のリセット電圧及びＡ＋Ｂ像輝度電圧は、それぞれリセット電圧用水平信号線７及び輝度電圧用水平信号線８を介し、差動出力回路ＭＡによりチップ外に出力される。差動出力回路ＭＡは、（Ａ＋Ｂ像輝度電圧）−（リセット電圧）の信号を生成し、相関２重サンプリングしたＡ＋Ｂ像輝度電圧を出力する。
【００４０】
時刻ｔ１３〜ｔ１５は、第２行の１水平走査期間であり、時刻ｔ０〜ｔ１３の第１行の１水平走査期間と同様の動作を第２行について行う。時刻ｔ１５で、第２行の１水平走査期間が終わる。
【００４１】
時刻ｔ１５では、信号φＳＥＬ１がローレベルとなり、選択トランジスタＭ４１がオフし、時刻ｔ１３からｔ１５までの１水平走査期間が終わる。また、信号φＳＥＬ２がハイレベルとなり、次行の１水平走査期間が始まる。ここで、信号φＳＥＬ１がハイレベルの期間ｔ０〜ｔ１５は、２画素共有された単位画素３の読み出し期間となり、２行分の画素が読み出される。
【００４２】
以上のように、単位画素２は、リセット状態でリセット電圧を出力する。また、単位画素２は、非リセット状態で１つのフォトダイオードＤａ１（又はＤａ２）の光電変換に基づくＡ像輝度電圧を出力し、非リセット状態で複数のフォトダイオードＤａ１及びＤｂ１（Ｄａ２及びＤｂ２）の光電変換に基づくＡ＋Ｂ像輝度電圧を出力する。
【００４３】
映像信号処理部８３０（図９）は、Ａ＋Ｂ像輝度電圧からＡ像輝度電圧を引き算することにより、位相差オートフォーカスに使うＢ像輝度電圧を生成する。
【００４４】
図６は、図４の周辺回路部５のレイアウト図である。１６は、ゲインアンプＧＡ、バッファアンプＶＦ、及びリセット電圧用アンプＡＲのグランド配線である。１７は、第２のリセット電圧用容量ＣＲ２及び第２の輝度電圧用容量ＣＶ２へのグランド配線であり、メタル１配線層からなる。１８は、第２のリセット電圧用容量ＣＲ２及び第２の輝度電圧用容量ＣＶ２から水平信号線７及び８への接続配線であり、メタル１配線層からなる。他の符号は、前述した部品と同じである。ゲインアンプＧＡ、バッファアンプＶＦ、リセット電圧用アンプＡＲのグランド線は、リセット電圧用水平信号線７と輝度電圧用水平信号線８と別層のメタル３配線層のグランド配線１６によって、橋渡しで強化されている。リセット電圧用水平信号線７及び輝度電圧用水平信号線８は、メタル２配線層で作製しており、その容量を小さくすると、固体撮像装置の低ノイズ化に有利である。このため、信号線７及び８の容量が増えないように、ゲインアンプＧＡ、バッファアンプＶＦ及びリセット電圧用アンプＡＲのグランド配線１６は、大きく水平信号線７及び８と重ならない橋渡しとする。また、ゲインアンプＧＡ、バッファアンプＶＦ及びリセット電圧用アンプＡＲのグランド線と、第２のリセット電圧用容量ＣＲ２及び第２の輝度電圧用容量ＣＶ２へのグランド線は、パッド（ＰＡＤ）で分離した方が、グランド線間のノイズが伝わらない。したがって、クロストークやキックバックノイズに対してよい。
【００４５】
リセット電圧用アンプＡＲの持つオフセットをＯＦＡＲ、ゲインアンプＧＡ及びバッファアンプＶＦを合わせたオフセットをＯＦＧＡ、差動出力回路ＭＡの持つオフセットをＯＦＭＡとする。この場合、チップ外に出力される（輝度電圧）−（リセット電圧）は、−ＯＦＡＲ＋ＯＦＭＡ（＝ＯＦＧＡ−（ＯＦＧＡ＋ＯＦＡＲ）＋ＯＦＭＡ）となる。ここで、差動出力回路ＭＡは、全画素列で共通で使われる回路のため、オフセットＯＦＭＡは一定の値になり、列ばらつきの原因にはならない。また、オフセット除去型のリセット電圧用アンプＡＲを使っているので、オフセットＯＦＡＲは１／Ａ倍程度と小さくなる。よって、本実施形態の列ばらつきは小さくなる。
【００４６】
また、輝度電圧用アンプと複数の輝度電圧用容量を必要としないため、消費電力が小さい上に、レイアウト面積も小さく済む。このため、ひいてはウェハ中のチップ取れ数が大きくなり、チップコストが小さくなる。また、第１のリセット電圧用容量ＣＲに保持するリセット電圧は、輝度電圧に比べれば非常に小さい振幅しか持たない。このため、リセット電圧用アンプＡＲは、非常に小さい電流で動作可能であり、このこともチップの低消費電力化に役立つ。
【００４７】
（第３の実施形態）
図７は、本発明の第３の実施形態による固体撮像装置の構成例を示す回路図である。図中、前述の図と同じ部品は同一の符号で示す。本実施形態は、第１及び第２の実施形態とは違い、単位画素２に転送トランジスタが無く、完全転送しないタイプの画素である。また、リセット電圧より先に輝度電圧を読み出すため、リセット電圧用アンプＡＲではなく、オフセット除去型の輝度電圧用アンプＡＶを設ける。９は、第１列のリセット電圧系の回路ブロックであり、スイッチＳＲ，ＳＲ２１及び第２のリセット電圧用容量ＣＲ２を有する。１０は、第１列の輝度電圧系の回路ブロックであり、スイッチＳＣ，ＳＢ，ＳＳ，ＳＶ，ＳＶ２１、第１の輝度電圧用容量ＣＶ、輝度電圧用アンプＡＶ、及び第２の輝度電圧用容量ＣＶ２を有する。
【００４８】
第１の輝度電圧用容量（第１の容量）ＣＶは、単位画素２の出力端子に第１のスイッチＳＣを介して接続される。輝度電圧用アンプ（第１のアンプ）ＡＶは、差動増幅器である。輝度電圧用アンプＡＶの反転入力端子は第１の輝度電圧用容量ＣＶの一方の端子に接続され、非反転入力端子は基準電圧ノードＶＣＬＡＭＰに接続される。第１のスイッチＳＣは、第１の輝度電圧用容量ＣＶを介して輝度電圧用アンプＡＶの反転入力端子に接続される。第２の輝度電圧用容量（第２の容量）ＣＶ２は、輝度電圧用アンプＡＶの出力端子に第２のスイッチＳＶを介して接続される。第２のリセット電圧用容量（第３の容量）ＣＲ２は、単位画素２の出力端子に第３のスイッチＳＲを介して接続される。第４のスイッチＳＳは、輝度電圧用アンプＡＶの出力端子及び反転入力端子間に接続される。第５のスイッチＳＢは、第１のスイッチＳＣ及び第１の輝度電圧用容量ＣＶの相互接続点と輝度電圧用アンプＡＶの出力端子間に接続される。輝度電圧用水平信号線（第１の信号線）８は、第６のスイッチＳＶ２１（又はＳＶ２２）を介して第２の輝度電圧用容量ＣＶ２に接続される。リセット電圧用水平信号線（第２の信号線）７は、第７のスイッチＳＲ２１（又はＳＲ２２）を介して第２のリセット電圧用容量ＣＲ２に接続される。
【００４９】
図８は、図７の固体撮像装置の駆動方法を示すタイミングチャートである。時刻ｔ０では、信号φＳＥＬ１がハイレベルとなり、第１行の選択トランジスタＭ４１がオンし、第１行の単位画素２が選択される。同時に、信号φＳＣがハイレベルとなり、スイッチＳＣがオンし、フォトダイオードＤ１に貯まった電子による輝度電圧を第１の輝度電圧用容量ＣＶに書き込み始める。このとき、信号φＳＳがハイレベルであり、スイッチＳＳがオンし、信号φＳＢがローレベルであり、スイッチＳＢがオフとなっており、輝度電圧用アンプＡＶ及び第１の輝度電圧用容量ＣＶは輝度電圧が書き込めるサンプリング状態になっている。時刻ｔ１では、信号φＳＣがローレベルであり、スイッチＳＣがオフとなり、輝度電圧の第１の輝度電圧用容量ＣＶへの書き込みが終了する。
【００５０】
時刻ｔ２では、信号φＲＥＳ１がハイレベルであり、リセットトランジスタＭ２１がオンし、フォトダイオードＤ１にリセット電圧（電源電圧）が書き込まれる。時刻ｔ３では、信号φＳＳがローレベルであり、スイッチＳＳがオフし、信号φＳＢがハイレベルであり、スイッチＳＢがオンとなる。その結果、輝度電圧用アンプＡＶ及び第１の輝度電圧用容量ＣＶは、輝度電圧を後段に書き込める状態になる。
【００５１】
時刻ｔ４では、信号φＳＲ及びφＳＶがハイレベルであり、スイッチＳＶ及びＳＲがオンとなり、輝度電圧が第２のリセット電圧用容量ＣＶ２に、リセット電圧が第２のリセット電圧用容量ＣＲ２に書き込まれ始める。時刻ｔ５では、信号φＳＲ及びφＳＶがローレベルであり、スイッチＳＶ及びＳＲがオフとなり、輝度電圧の第２のリセット電圧用容量ＣＶ２への書き込み、及びリセット電圧の第２のリセット電圧用容量ＣＲ２への書き込みが終了する。
【００５２】
時刻ｔ６では、信号φＳＥＬ１がローレベルとなり、第１行の選択トランジスタＭ４１がオフし、第１行の単位画素２の選択が終了し、時刻ｔ０〜ｔ６の第１行の１水平走査期間が終わる。また、信号φＳＥＬ２がハイレベルとなり、第２行の選択トランジスタＭ４２がオンし、第２行の単位画素２の選択が始まり、第２行の１水平走査期間が始まる。同時に、信号φＳＣがハイレベルとなり、スイッチＳＣがオンし、フォトダイオードＤ２に貯まった電子による輝度電圧を第１の輝度電圧用容量ＣＶに書き込み始める。このとき、信号φＳＳがハイレベルであり、スイッチＳＳがオンし、信号φＳＢがローレベルであり、スイッチＳＢがオフとなっており、輝度電圧用アンプＡＶ及び第１の輝度電圧用容量ＣＶは輝度電圧が書き込めるサンプリング状態になっている。
【００５３】
時刻ｔ７では、信号φＳＲ２１及びφＳＶ２１がハイレベルになり、スイッチＳＲ２１及びＳＶ２１がオンする。これにより、第１行第１列の輝度電圧及びリセット電圧は、それぞれ輝度電圧用水平信号線８及びリセット電圧用水平信号線７を介し、差動出力回路ＭＡによりチップ外に出力される。差動出力回路ＭＡは、（輝度電圧）−（リセット電圧）の信号を生成し、相関２重サンプリングした輝度電圧を出力する。すなわち、差動出力回路（差分処理部）ＭＡは、リセット電圧用水平信号線７の電圧及び輝度電圧用水平信号線８の電圧の差分を出力する。
【００５４】
時刻ｔ８では、信号φＳＲ２２及びφＳＶ２２がハイレベルになり、スイッチＳＲ２２及びＳＶ２２がオンする。これにより、第１行第２列の輝度電圧及びリセット電圧は、それぞれ輝度電圧用水平信号線８及びリセット電圧用水平信号線７を介し、差動出力回路ＭＡによりチップ外に出力される。差動出力回路ＭＡは、（輝度電圧）−（リセット電圧）の信号を生成し、相関２重サンプリングした輝度電圧を出力する。
【００５５】
時刻ｔ６〜ｔ９は、第２行の１水平走査期間であり、時刻ｔ０〜ｔ６の第１行の１水平走査期間と同様の動作を第２行について行う。時刻ｔ９では、信号φＳＥＬ２がローレベルとなり、第２行の選択トランジスタＭ４２がオフし、第２行の単位画素２の選択が終了し、第２行の１水平走査期間が終わり、次の行の１水平走査期間が始まる。
【００５６】
以上のように、単位画素２は、リセット状態でリセット電圧を出力し、非リセット状態で光電変換に基づく輝度電圧を出力する。第１の輝度電圧用容量ＣＶは、輝度電圧を保持する。第２のリセット電圧用容量ＣＲ２は、リセット電圧を保持する。
【００５７】
第３の実施形態でも、オフセット除去型の輝度電圧用アンプＡＶを使っているので、オフセットＯＦＡＶは１／Ａ倍程度と小さくなる。よって、本実施形態の列ばらつきは小さくなる。また、リセット電圧用アンプと複数のリセット電圧用容量を必要としないため、消費電力が小さい上に、レイアウト面積も小さく済む。このため、ひいてはウェハ中のチップ取れ数が大きくなり、チップコストが小さくなる。
【００５８】
（第４の実施形態）
図９は、本発明の第４の実施形態による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、固体撮像装置８２０、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。固体撮像装置８２０は、先の実施形態で説明した固体撮像装置が用いられる。
【００５９】
レンズ等の光学系である光学部８１０は、被写体からの光を固体撮像装置８２０の、複数の画素が２次元状に配列された画素部１に結像させ、被写体の像を形成する。固体撮像装置８２０は、タイミング制御部８５０からの信号に基づくタイミングで、画素部１に結像された光に応じた信号を出力する。固体撮像装置８２０から出力された信号は、映像信号処理部８３０に入力される。映像信号処理部８３０は、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は、画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。
【００６０】
システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて固体撮像装置８２０及び映像信号処理部８３０の駆動タイミングを制御する。
【００６１】
以上のように、第１〜第４の実施形態によれば、固定パターンノイズを低減しつつ、消費電力の増大と回路規模の増大を抑制できる。
【００６２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００６３】
２  単位画素、７  第１の信号線、８  第２の信号線、ＣＲ  第１のリセット電圧用容量、ＣＶ  第１の輝度電圧用容量、ＣＲ２  第２のリセット電圧用容量、ＣＶ２  第２の輝度電圧用容量、ＡＲ  リセット電圧用アンプ、ＡＶ  輝度電圧用アンプ、ＳＣ，ＳＢ，ＳＳ，ＳＶ，ＳＲ，ＳＲ２１，ＳＶ２１，ＳＲ２２，ＳＶ２２  スイッチ
【図１】
2015095874.tif 000003
【図２】
2015095874.tif 000004
【図３】
2015095874.tif 000005
【図４】
2015095874.tif 000006
【図５】
2015095874.tif 000007
【図６】
2015095874.tif 000008
【図７】
2015095874.tif 000009
【図８】
2015095874.tif 000010
【図９】
2015095874.tif 000011