(57)【要約】【課題】偽信号の発生を抑制すると共に、フォトダイオードおよびメモリの飽和信号量や、フォトダイオードの感度を向上できるようにする。【解決手段】フォトダイオードＰＤとメモリＭＥＭとの間に、フォトダイオードＰＤを透過する光を遮光または吸収する薄い分離膜Ｆを設けることにより、メモリＭＥＭでの偽信号の発生を抑制することができる。また、フォトダイオードＰＤとメモリＭＥＭとの空間を小さくすることが可能となるので、フォトダイオードＰＤとメモリＭＥＭの空間を大きくすることが可能となり、飽和信号量を増大することが可能となる。また、フォトダイオードは、飽和信号量が増大すると共に、感度を向上させることが可能となる。本技術は、固体撮像素子に適用することができる。【選択図】図３
2015095468.tif 000002
【特許請求の範囲】
【請求項１】
積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子において、
メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜を含む
固体撮像素子。
【請求項２】
前記フォトダイオードから前記メモリに電荷を転送する縦型トランジスタをさらに含む
請求項１に記載の固体撮像素子。
【請求項３】
前記縦型トランジスタは、前記フォトダイオードのピッチと、前記トランジスタ、前記メモリ、およびフローティングディフュージョンのピッチとが一致するように、前記フォトダイオードの端部に配置される
請求項２に記載の固体撮像素子。
【請求項４】
前記縦型トランジスタは、前記フォトダイオードのピッチと、前記トランジスタ、前記メモリ、およびフローティングディフュージョンのピッチとが一致するように、前記フォトダイオードの中心部に配置される
請求項２に記載の固体撮像素子。
【請求項５】
前記フォトダイオード、前記メモリ、およびフローティングディフュージョンのそれぞれの設けられる層が積層されることにより、３層構造が形成される
請求項１に記載の固体撮像素子。
【請求項６】
前記遮光膜からなる分離膜は金属製の膜である
請求項１に記載の固体撮像素子。
【請求項７】
前記金属製の前記遮光膜からなる分離膜に負電位が印加される
請求項６に記載の固体撮像素子。
【請求項８】
前記金属製の前記遮光膜からなる分離膜は画素アレイ外に接続される
請求項６に記載の固体撮像素子。
【請求項９】
前記吸収膜からなる分離膜は、カルコパライト構造の化合物半導体からなる膜である
請求項１に記載の固体撮像素子。
【請求項１０】
積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子を備えた電子機器において、
メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜を含む
電子機器。
【請求項１１】
積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子であって、
メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜を含む
固体撮像素子の製造方法において、
前記メモリが形成される第１の基板、および、前記フォトダイオードが形成される第２の基板の一方の面に絶縁膜を製膜し、前記第１の基板および第２の基板のそれぞれの前記絶縁膜上に前記分離膜を製膜する第１の工程と、
前記第１の基板および第２の基板の前記分離膜が製膜された面を対向した状態で貼り合わせて一体の基板を形成する第２の工程と、
前記一体の基板を薄膜化する第３の工程と
を含む固体撮像素子の製造方法。
【請求項１２】
前記第１の工程は、前記絶縁膜が成膜される以前に、前記第１の基板、および前記第２の基板の前記一方の面に、SCF（Si cover film）を形成する
請求項１１に記載の固体撮像素子の製造方法。
【請求項１３】
前記第１の工程により前記絶縁膜、および前記分離膜が製膜された後、前記第２の工程の以前に、前記第２の基板の前記絶縁膜が製膜される面とは異なる面に前記フォトダイオードを形成する第４の工程をさらに含む
請求項１２に記載の固体撮像素子の製造方法。
【請求項１４】
前記第３の工程の後、前記第２の基板の前記絶縁膜が製膜される面とは異なる面に前記フォトダイオードを形成する第４の工程をさらに含む
請求項１２に記載の固体撮像素子の製造方法。
【請求項１５】
メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜とを含む積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子の製造方法であって、
前記メモリが形成される第１の基板、および、前記フォトダイオードが形成される第２の基板の一方の面に絶縁膜を製膜し、前記第１の基板および第２の基板のそれぞれの前記絶縁膜上に前記分離膜を製膜する第１の工程と、
前記第１の基板および第２の基板の前記分離膜が製膜された面を対向した状態で貼り合わせて一体の基板を形成する第２の工程と、
前記一体の基板を薄膜化する第３の工程と
を含む固体撮像素子の製造方法により製造された固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関し、特に、偽信号の発生を抑制すると共に、フォトダイオード（PD：Photo Diode）およびメモリの飽和信号量や、フォトダイオードの感度を向上できるようにした固体撮像素子および固体撮像素子の製造方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来のグローバルシャッタ型の裏面照射型CMOS（Complementary Metal Oxide Semiconductor）イメージセンサにおいては、フォトダイオード（PD：Photo Diode）と、フォトダイオードから転送される電荷（信号）を一時的に蓄積するメモリとが、基板上の同一平面上に設けられていた。
【０００３】
このため、フォトダイオードおよびメモリのそれぞれを設けるための面積が制限されることにより、フォトダイオードやメモリの飽和信号量を増大させることができなかったり、フォトダイオードの感度を向上させることができなかったりすることがあった。
【０００４】
そこで、近年においては、積層型グローバルシャッタ裏面照射型CMOSイメージセンサが開発されている（特許文献１乃至３）。
【０００５】
この積層型グローバルシャッタ裏面照射型CMOSイメージセンサは、フォトダイオードを光入射側に配置し、メモリを配線層側に積層して配置することにより、同一画素ピッチでもフォトダイオードとメモリのそれぞれの面積を拡大することができる。
【０００６】
この結果、フォトダイオードやメモリの飽和信号量を増大させ、フォトダイオードの感度を改善することが可能とされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−０８４６４４号公報
【特許文献２】特開２０１０−２１２６６８号公報
【特許文献３】特開２０１１−１６６１７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、積層型グローバルシャッタ裏面照射型CMOSイメージセンサでは、フォトダイオードとメモリはドーパントによって分離された構造とされているため、裏面側から入射した光がフォトダイオードと素子分離層を透過し、メモリに入射することがある。
【０００９】
このとき、入射した光はメモリで光電変換され、本来意図されないタイミングで偽信号として検出されてしまうことがあった。
【００１０】
また、積層型グローバルシャッタ裏面照射型CMOSイメージセンサにおいても、フォトダイオードおよびメモリのそれぞれを設けるための空間が制限されることにより、フォトダイオードやメモリの飽和信号量を増大させることができなかったり、フォトダイオードの感度を向上させることができなかったりすることがあった。
【００１１】
本技術はこのような状況に鑑みてなされたものであり、特に、フォトダイオードとメモリとを分離する分離膜としてフォトダイオードを透過する光を遮光する遮光膜、または吸収する吸収膜を設けるようにすることで、メモリへの入射を抑制し、偽信号の発生を抑制すると共に、フォトダイオードとメモリの空間を増大させることにより、フォトダイオードとメモリの飽和信号量を増大させ、さらに、フォトダイオードの感度を向上させるものである。
【課題を解決するための手段】
【００１２】
本技術の一側面の固体撮像素子は、積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子であって、メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜を含む。
【００１３】
前記フォトダイオードから前記メモリに電荷を転送する縦型トランジスタをさらに含ませるようにすることができる。
【００１４】
前記縦型トランジスタは、前記フォトダイオードのピッチと、前記トランジスタ、前記メモリ、およびフローティングディフュージョンのピッチとが一致するように、前記フォトダイオードの端部に配置されるようにすることができる。
【００１５】
前記縦型トランジスタは、前記フォトダイオードのピッチと、前記トランジスタ、前記メモリ、およびフローティングディフュージョンのピッチとが一致するように、前記フォトダイオードの中心部に配置されるようにすることができる。
【００１６】
前記フォトダイオード、前記メモリ、およびフローティングディフュージョンのそれぞれの設けられる層が積層されることにより、３層構造が形成されるようにすることができる。
【００１７】
前記遮光膜からなる分離膜は金属製の膜とすることができる。
【００１８】
前記金属製の前記遮光膜からなる分離膜に負電位が印加されるようにすることができる。
【００１９】
前記金属製の前記遮光膜からなる分離膜は画素アレイ外に接続されるようにすることができる。
【００２０】
前記吸収膜からなる分離膜は、カルコパライト構造の化合物半導体からなる膜とすることができる。
【００２１】
本技術の一側面の電子機器は、積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子を備えた電子機器であって、メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜を含む。
【００２２】
本技術の一側面の固体撮像素子の製造方法は、積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子であって、メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜を含む固体撮像素子の製造方法であって、前記メモリが形成される第１の基板、および、前記フォトダイオードが形成される第２の基板の一方の面に絶縁膜を製膜し、前記第１の基板および第２の基板のそれぞれの前記絶縁膜上に前記分離膜を製膜する第１の工程と、前記第１の基板および第２の基板の前記分離膜が製膜された面を対向した状態で貼り合わせて一体の基板を形成する第２の工程と、前記一体の基板を薄膜化する第３の工程とを含む。
【００２３】
前記第１の工程は、前記絶縁膜が成膜される以前に、前記第１の基板、および前記第２の基板の前記一方の面に、SCF（Si cover film）を形成することができる。
【００２４】
前記第１の工程により前記絶縁膜、および前記分離膜が製膜された後、前記第３の工程の以前に、前記第２の基板の前記絶縁膜が製膜される面とは異なる面に前記フォトダイオードを形成する第４の工程をさらに含ませるようにすることができる。
【００２５】
前記第３の工程の後、前記第２の基板の前記絶縁膜が製膜される面とは異なる面に前記フォトダイオードを形成する第４の工程をさらに含ませるようにすることができる。
【００２６】
本技術の一側面の固体撮像素子は、メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜とを含む積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子の製造方法であって、前記メモリが形成される第１の基板、および、前記フォトダイオードが形成される第２の基板の一方の面に絶縁膜を製膜し、前記第１の基板および第２の基板のそれぞれの前記絶縁膜上に前記分離膜を製膜する第１の工程と、前記第１の基板および第２の基板の前記分離膜が製膜された面を対向した状態で貼り合わせて一体の基板を形成する第２の工程と、前記一体の基板を薄膜化する第３の工程とを含む固体撮像素子の製造方法により製造される。
【００２７】
本技術の一側面においては、積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子であって、メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜が含まれる。
【発明の効果】
【００２８】
本技術の一側面によれば、特に、固体撮像素子の撮像における、偽信号の発生を抑制すると共に、フォトダイオード（PD：Photo Diode）およびメモリの飽和信号量や感度を向上させることが可能となる。
【図面の簡単な説明】
【００２９】
【図１】従来の固体撮像素子の構造例を示す側面断面図である。
【図２】本技術を適用した固体撮像素子の回路構成例を示す図である。
【図３】本技術を適用した固体撮像素子の構造例を示す第１の側面断面図である。
【図４】本技術を適用した固体撮像素子の構造例を示す第２の側面断面図である。
【図５】本技術を適用した固体撮像素子の構造例を示す第３の側面断面図である。
【図６】本技術を適用した固体撮像素子の構造例を示す第４の側面断面図である。
【図７】本技術を適用した固体撮像素子の第１の製造方法を説明するフローチャートである。
【図８】本技術を適用した固体撮像素子の第１の製造方法を説明する図である。
【図９】本技術を適用した固体撮像素子の第２の製造方法を説明するフローチャートである。
【図１０】本技術を適用した固体撮像素子の第２の製造方法を説明する図である。
【発明を実施するための最良の形態】
【００３０】
以下、発明を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．  第１の実施の形態（縦型トランジスタをフォトダイオードの端部に接続する例）
２．  第２の実施の形態（縦型トランジスタをフォトダイオードの中心部に接続する例）
３．  第３の実施の形態（フォトダイオードとトランジスタとをインプラントプラグで接続する例）
４．  第４の実施の形態（フォトダイオード、メモリ、およびフローティングディフュージョンを３層に積層する例）
５．  第５の実施の形態（フォトダイオードを最初に基板に設置する場合の製造方法の例）
６．  第６の実施の形態（フォトダイオードを最後に基板に設置する場合の製造方法の例）
【００３１】
＜１．  第１の実施の形態＞
＜一般的な固体撮像素子の構造＞
図１は、従来から存在する一般的な裏面照射型グローバルシャッタCMOS（Complementary Metal Oxide Semiconductor）イメージセンサを構成する固体撮像素子の側面断面図である。
【００３２】
裏面照射型グローバルシャッタCMOSイメージセンサは、光の入射方向である図中の下方向からマイクロレンズＭＬ、カラーフィルタＣＦ、フォトダイオードＰＤ、メモリＭＥＭ、フローティングディフュージョンＦＤ、およびトランジスタＴｒＡ，ＴｒＢより構成されている。
【００３３】
マイクロレンズＭＬは、入射した光を後段のカラーフィルタＣＦに入射させる。カラーフィルタＣＦは、入射した光にＲＧＢなどの色を付加して透過させ、フォトダイオードＰＤに入射させる。フォトダイオードＰＤは、入射された光に基づいて、光電変換により、入射した光量に応じた電荷を発生する。トランジスタＴｒＢは、図示せぬ制御部からの制御信号に基づいて、所定のタイミングで、フォトダイオードＰＤで発生した電荷をメモリＭＥＭに転送する。また、トランジスタＴｒＡは、図示せぬ制御部からの制御信号に基づいて、所定のタイミングで、メモリＭＥＭに蓄積される電荷をフローティングディフュージョンＦＤに転送する。図示せぬ増幅トランジスタが、フローティングディフュージョンＦＤより供給される電荷に応じた増幅信号を発生し、この増幅信号が、選択トランジスタを介して所定のタイミングで受光信号として出力される。
【００３４】
ところで、従来の固体撮像素子は、図１で示されるように、フォトダイオードＰＤを透過してメモリＭＥＭに入射する光を遮光、または吸収するため、シリコンＳｉからなるドーパントにより所定の空間を設けて分離する必要があった。
【００３５】
このため、画素ピッチを一定にする場合、フォトダイオードＰＤおよびメモリＭＥＭを設けるための空間には限界があり、所定の大きさ以上に大きくすることができないので、それぞれの飽和信号量を増大させることや感度を向上させることに限界があった。さらに、フォトダイオードＰＤを透過した光は、基板を構成するシリコンＳｉでは、完全に遮光、または吸収することはできない。このため、フォトダイオードＰＤを透過した光がメモリＭＥＭへと入射してしまい、結果として、メモリＭＥＭにおいて光電変換が生じることとなるので、これに起因した偽信号が生じてしまうことがあった。
【００３６】
そこで、本技術においては、フォトダイオードＰＤとメモリＭＥＭの間にフォトダイオードＰＤを透過する光を遮光または吸収する薄型の分離膜を設けるようにすることで、偽信号を抑制すると共に、フォトダイオードＰＤとメモリＭＥＭの空間を大きくすることで飽和信号量を増大させ、フォトダイオードＰＤの感度を向上させるものである。以降においては、この本技術を適用した固体撮像素子について説明する。
【００３７】
＜本技術を適用した固体撮像素子の回路構成例＞
本技術を適用した固体撮像素子について説明するにあたり、まず、図２を参照して、本技術を適用した固体撮像素子の電気的な回路構成例について説明する。尚、図２は、固体撮像素子における１画素分の回路構成例を示したものであり、実際には、画素アレイを構成する複数の画素のそれぞれについて同様の回路が構成されている。
【００３８】
一画素分の固体撮像素子の回路構成には、フォトダイオードＰＤ、トランジスタＴｒ１乃至Ｔｒ５、およびドレイン端子ＤＲ１，ＤＲ２が含まれている。
【００３９】
フォトダイオードＰＤは、入射光を光電変換することにより、受光する光量に対応する電荷を発生し、発生した電荷を蓄積する。
【００４０】
トランジスタＴｒ１は、転送信号線Ｔ１を介して図示せぬ制御部より、所定のタイミングで供給される転送信号に基づいて動作し、フォトダイオードＰＤに蓄積された電荷をメモリＭＥＭ（図３）に転送する。
【００４１】
トランジスタＴｒ２は、転送信号線Ｔ２を介して図示せぬ制御部より所定のタイミングで供給される転送信号に基づいて動作し、メモリＭＥＭ（図３）に蓄積された電荷をフローティングディフュージョンＦＤに転送する。
【００４２】
トランジスタＴｒ３は、リセット信号線ＲＥＳＥＴを介して図示せぬ制御部より所定のタイミングで供給されるリセット信号に基づいて動作し、フローティングディフュージョンＦＤに蓄積された電荷をドレイン端子ＤＲ１より排出する。
【００４３】
トランジスタＴｒ４は、いわゆる増幅トランジスタであり、フローティングディシュージョンＦＤに蓄積された電荷に応じた電圧をゲート信号として、ソースドレイン間の電圧を増幅することにより画素信号（受光信号）としてトランジスタＴｒ５に供給する。
【００４４】
トランジスタＴｒ５は、選択信号線ＳＥＬを介して図示せぬ制御部より所定のタイミングで供給される選択信号に基づいて動作し、増幅トランジスタとして機能するトランジスタＴｒ５より供給されてくる画素信号を垂直信号線Ｌに出力する。
【００４５】
＜本技術を適用した固体撮像素子の第１の構造例＞
次に、図３を参照して、本技術を適用した固体撮像素子の第１の構造例について説明する。尚、図３は、１画素分の固体撮像素子を構成するシリコンＳｉからなる基板の側面断面の構造例を示しており、図中において下から上向きに光が入射する構成である例が示されている。
【００４６】
シリコンＳｉからなる基板の下部により構成される入射面にはマイクロレンズＭＬが設けられており、入射した光をカラーフィルタＣＦに入射させる。カラーフィルタＣＦは、例えば、ＲＧＢ（Ｒｅｄ，Ｇｒｅｅｎ，Ｂｌｕｅ）といった所定の色のフィルタなどが設けられており、マイクロレンズＭＬを介して入射した光に色を付加してフォトダイオードＰＤに入射させる。また、図示しないが入射面にはカラーフィルタＣＦおよびマイクロレンズＭＬに加えて、画素間に遮光部が設けられており、画素間での遮光がなされている。
【００４７】
図中のカラーフィルタＣＦの上には、基板にｎ型素子からなるインプラントｎｉと、その上にｐ型素子からなるインプラントｐｉにより構成されたフォトダイオードＰＤが設けられている。
【００４８】
一方、図中の上部である基板の上部においては、メモリＭＥＭおよびフローティングディフュージョンＦＤが形成されている。さらに、基板の上面部には、フォトダイオードＰＤに蓄積された電荷をメモリＭＥＭに転送する縦型トランジスタからなるトランジスタＴｒ１が設けられている。また、基板の上面には、メモリＭＥＭに蓄積された電荷をフローティングディフュージョンＦＤに転送するためのトランジスタＴｒ２が設けられている。
【００４９】
フォトダイオードＰＤおよびメモリＭＥＭは、その表面に正孔蓄積層を備えたHAD（Hole Accumulation Diode）構造とされており、表面から発生する暗電流を抑制することで、ノイズを低減する構造とされている。
【００５０】
さらに、フォトダイオードＰＤとメモリＭＥＭとの間には、フォトダイオードＰＤを透過してメモリＭＥＭに入射する恐れのある光を遮光、または吸収する分離膜Ｆが設けられている。分離膜Ｆの周囲には、基板を構成するシリコンＳｉとの間の絶縁膜ＩＦが形成されており、電気的に絶縁された状態とされている。
【００５１】
尚、縦型トランジスタからなるトランジスタＴｒ１は、分離膜Ｆを貫通して縦型のpoly-Si（ポリシリコン）を掘り込んで表面をチャネルとすることにより構成されており、フォトダイオードＰＤのピッチに収まるようにフォトダイオードＰＤとメモリＭＥＭのそれぞれの端部とを接続する構成されている。
【００５２】
また、分離膜Ｆは、フォトダイオードＰＤを透過してメモリＭＥＭに入射する恐れのある光を遮光する、例えば、タングステンなどの金属膜により遮光膜として構成される。分離膜Ｆを金属膜により構成する場合、膜厚は数百nm程度とされ、画素アレイ外の領域で、図示せぬ電極に接続される。これにより、分離膜Ｆ周辺の電子が浮遊するのを防止することが可能となる。
【００５３】
このように、遮光膜からなる分離膜ＦはフォトダイオードＰＤを透過する光を遮光するので、メモリＭＥＭで生じる偽信号を低減させることが可能になる。また、フォトダイオードＰＤとメモリＭＥＭとの間に分離膜Ｆを設ける空間が設けられていれば遮光が可能となるので、基板を構成するシリコンＳｉを用いた場合に透過する光を低減するために必要とされる空間を省くことができる。この結果、フォトダイオードＰＤとメモリＭＥＭは、それぞれの空間を大きくすることができるので、飽和信号量を増大することが可能となる。また、フォトダイオードＰＤについては、飽和信号量を増大させると共に、その感度を向上させることが可能となる。
【００５４】
さらに、分離膜Ｆは、フォトダイオードＰＤを透過してメモリＭＥＭに入射する恐れのある光を吸収する、例えば、カルコパライト構造の化合物半導体からなる光吸収膜で構成することもできる。カルコパライト構造の化合物半導体としては、例えば、ＣｕＩｎＳｅ２を用いるようにしてもよい。分離膜Ｆをカルコパライト構造の化合物半導体とする場合、膜厚は、数百nm程度乃至数μmとされる。また、カルコパライト構造の化合物半導体としては、ＣｕＩｎＳｅ２以外にも、銅−アルミニウム−ガリウム−インジウム−イオウ−セレン系の混晶、または、銅−アルミニウム−ガリウム−インジウム−亜鉛−イオウ−セレン系の混晶からなるものであってもよく、光を吸収可能なカルコパライト構造の化合物半導体であれば、その他のものであってもよい。
【００５５】
このように、光吸収膜からなる分離膜Ｆが、フォトダイオードＰＤを透過する光を吸収するので、メモリＭＥＭで生じる偽信号を低減させることが可能になる。また、フォトダイオードＰＤとメモリＭＥＭとの間に分離膜Ｆを設ける空間が設けられていれば光の吸収が可能となるので、基板を構成するシリコンＳｉを用いた場合に透過する光を低減するために必要とされる空間を省くことが可能となる。この結果、フォトダイオードＰＤとメモリＭＥＭのそれぞれの空間を大きくすることができるので、飽和信号量を増大することが可能となる。また、フォトダイオードＰＤについては、飽和信号量を増大することが可能となると共に、その感度を向上させることが可能となる。
【００５６】
＜２．  第２の実施の形態＞
＜本技術を適用した固体撮像素子の第２の構造例＞
以上においては、縦型トランジスタからなるトランジスタＴｒ１は、フォトダイオードＰＤのピッチに収まるようにフォトダイオードＰＤとメモリＭＥＭのそれぞれの端部とを接続する構成とされている例について説明してきた。この場合、フォトダイオードＰＤ内における電荷が、縦型のpoly-Siに移動するための最大距離は、フォトダイオードＰＤの水平方向の幅となる。しかしながら、縦型トランジスタからなるトランジスタＴｒ１のpoly-Siの端部をフォトダイオードＰＤの水平方向における中心部付近に接触するように構成することで、フォトダイオードＰＤ内における電荷の最大移動距離を、フォトダイオードの水平方向の幅の半分にすることができる。
【００５７】
図４は、縦型トランジスタからなるトランジスタＴｒ１のpoly-Siの端部をフォトダイオードＰＤの水平方向における中心部付近に接触するようにした固体撮像素子の第２の構造例を示している。尚、図３の固体撮像素子の構成と同様の機能を備えた構成については、同一の符号、および同一の名称を付しており、その説明は適宜省略するものとする。
【００５８】
すなわち、図４の固体撮像素子において、図３の固体撮像素子と異なる構成は、縦型トランジスタからなるトランジスタＴｒ１のpoly-Siの端部をフォトダイオードＰＤの水平方向における中心部付近に接触するようにした点である。尚、図４においては、トランジスタＴｒ１に対してフォトダイオードＰＤの位置が水平方向に図中の右側にずれるため、同様に、図４のマイクロレンズＭＬ、およびカラーフィルタＣＦも図３のマイクロレンズＭＬ、およびカラーフィルタＣＦに対して水平方向に、フォトダイオードＰＤと同様にずれている。
【００５９】
すなわち、このような構成とすることにより、フォトダイオードＰＤ内の電荷が、縦型トランジスタからなるトランジスタＴｒ１のpoly-Siの端部に達するまでの最大距離を、フォトダイオードＰＤの水平方向の幅の半分にまで短くすることが可能となる。このため、図４の固体撮像素子は、図３の固体撮像素子における効果と同様の効果を奏するのみならず、さらに、電荷の転送時間を短縮させることが可能となる。
【００６０】
＜３．  第３の実施の形態＞
＜本技術を適用した固体撮像素子の第３の構造例＞
以上においては、トランジスタＴｒ１を縦型トランジスタにより構成する例について説明してきた。しかしながら、トランジスタＴｒ１を通常の水平方向のトランジスタとし、ｐ型ドーパントに代えてインプラントプラグでフォトダイオードＰＤと接続するようにしてもよい。
【００６１】
図５は、トランジスタＴｒ１を通常の水平方向のトランジスタとし、poly-Siに代えてインプラントプラグでフォトダイオードＰＤとメモリＭＥＭとを接続するようにした固体撮像素子の第３の構造例を示している。尚、図５の固体撮像素子において、図３の固体撮像素子の構成と同様の機能を備えた構成については、同一の符号、および同一の名称を付しており、その説明は適宜省略するものとする。
【００６２】
すなわち、図５の固体撮像素子の構造例において、図３の固体撮像素子の構造例と異なるのは、縦型トランジスタからなるトランジスタＴｒ１に代えて、通常の水平方向のトランジスタからなるトランジスタＴｒ１１、およびインプラントプラグＩＰが設けられた点である。
【００６３】
トランジスタＴｒ１１の機能については、基本的にはトランジスタＴｒ１と同様であるが、電荷は、poly-Siに代えて、インプラントプラグＩＰを介して転送される。
【００６４】
このような構成とすることにより、図３の固体撮像素子と同様に、分離膜ＦによりフォトダイオードＰＤを透過する光を遮光または吸収することができ、フォトダイオードＰＤとメモリＭＥＭのそれぞれの空間を大きくすることが可能となる。
【００６５】
結果として、メモリＭＥＭにおける偽信号の発生を抑制することが可能になると共に、フォトダイオードＰＤとメモリＭＥＭのそれぞれの飽和信号量を大きくすることが可能となる。また、フォトダイオードＰＤについては、飽和信号量を大きくすると共に、その感度を向上させることが可能となる。
【００６６】
＜４．  第４の実施の形態＞
＜本技術を適用した固体撮像素子の第４の構造例＞
以上においては、図中の基板の上面にメモリＭＥＭとフローティングディフュージョンＦＤとを同一層に構成し、分離膜Ｆを挟んで、下面にフォトダイオードＰＤの層を構成する２層構成とする例について説明してきた。しかしながら、フローティングディフュージョンＦＤをメモリＭＥＭ上に積層し、フローティングディフュージョンＦＤ、メモリＭＥＭ、およびフォトダイオードＰＤの３層構造とするようにしてもよい。
【００６７】
図６は、フローティングディフュージョンＦＤをメモリＭＥＭ上に積層し、フローティングディフュージョンＦＤ、メモリＭＥＭ、およびフォトダイオードＰＤの３層構造とするようにした固体撮像素子の第４の構造例を示している。尚、図６の固体撮像素子において、図３の固体撮像素子の構成と同様の機能を備えた構成については、同一の符号、および同一の名称を付しており、その説明は適宜省略するものとする。
【００６８】
すなわち、図６の固体撮像素子の構造例において、図３の固体撮像素子の構造例と異なるのは、フローティングディフュージョンＦＤをメモリＭＥＭ上に積層することで、フローティングディフュージョンＦＤ、メモリＭＥＭ、およびフォトダイオードＰＤの３層構造とした点である。
【００６９】
このような構造とすることにより、画素間のピッチを維持しつつも、メモリＭＥＭとして確保する空間を広くすることが可能となる。このため、図３の固体撮像素子と同様の効果を奏することが可能になると共に、メモリＭＥＭの飽和信号量をさらに大きくすることが可能となる。
【００７０】
＜５．  第５の実施の形態＞
＜本技術を適用した固体撮像素子の第１の製造方法＞
次に、図７，図８を参照して、本技術を適用した固体撮像素子の第１の製造方法について説明する。尚、ここでは、図７のフローチャートを参照して、図３の固体撮像素子の製造方法について説明するものとするが、その他の構成についても基本的には同様の製造方法である。
【００７１】
すなわち、ステップＳ１１において、図８の状態Ｓｔ１における図中の下部で示されるフォトダイオードＰＤ側基板と、図中の上部で示される配線側基板とのそれぞれの対向する面に、負の固定電荷を有する正孔蓄積層からなるSCF（Si Cover Film）（図示せず）が形成される。その後、SCF上に図中の黒太線で示される絶縁膜ＩＦが形成され、さらに、絶縁膜ＩＦの上に分離膜Ｆ１，Ｆ２がそれぞれ形成される。尚、SCFは、必須の構成ではないのでSCFを省略する構成としてもよい。
【００７２】
このとき、縦型トランジスタからなるトランジスタＴｒ１のpoly-Siからなるチャネルを形成するためのパターンとして貫通孔が形成される。尚、このSCFが形成されることにより、貼り合わせ面がHAD構造とされ、暗電流の発生が抑制されるが、必須構成ではないので、省略するようにしてもよい。また、絶縁膜ＩＦは、分離膜Ｆ１，Ｆ２（分離膜Ｆ）が化合物で構成される場合、必須構成となるが、金属膜で構成される場合、必須ではないのでなくてもよい。
【００７３】
ステップＳ１２において、図８の状態Ｓｔ１における図中の下部で示されるフォトダイオードＰＤ側基板にｎ型インプライントおよびｐ型インプライントが形成されて、HAD構造を持つフォトダイオードＰＤが形成される。
【００７４】
ステップＳ１３において、図８の状態Ｓｔ２で示されるように、フォトダイオードＰＤ側基板と配線側基板とが貼り合わされる。このように分離膜Ｆ１，Ｆ２が貼り合わされることにより、シリコンＳｉ基板の下部層のフォトダイオードＰＤの上層に絶縁膜ＩＦに包まれた状態で一体として分離膜Ｆが形成される。
【００７５】
ステップＳ１４において、図８の状態Ｓｔ２における上部で示されるように、CMP（Chemical Mechanical Polishing）により配線側基板の上面の領域Ｚ１が研磨されることにより薄膜化される。
【００７６】
ステップＳ１５において、図８の状態Ｓｔ３で示されるように、シリコンＳｉからなる基板の図中の上部に、メモリＭＥＭ、フローティングディフュージョンＦＤ、およびトランジスタＴｒ１，Ｔｒ２を含む配線が形成される。このとき、さらに、これらの配線の上部に支持基板が貼り合わされる。支持基板は、例えば、画像処理用のロジック回路基板でもよい。
【００７７】
ステップＳ１６において、図８の状態Ｓｔ４で示されるように、シリコンＳｉからなる基板の図中の下部に設けられているフォトダイオードＰＤが、吸収しようとする波長の光を吸収しやすい厚さになるように、フォトダイオードＰＤの表面の領域Ｚ２が研磨される。このときのフォトダイオードＰＤのターゲットとなる膜厚は、例えば、数μm程度である。
【００７８】
ステップＳ１７において、図８の状態Ｓｔ５で示されるように、マイクロレンズＭＬ、およびカラーフィルタＣＦが形成される。
【００７９】
以上の製造方法により、フォトダイオードＰＤとメモリＭＥＭが形成される層の間に、フォトダイオードＰＤを透過する光を遮光、または吸収する分離膜Ｆが形成されることになるので、メモリＭＥＭの偽信号の発生を抑制することが可能になる。また、分離膜Ｆは、これまでのようにシリコンＳｉからなる基板材質によりも極薄い膜で、フォトダイオードＰＤを透過する光を遮光、または吸収することができるので、１画素あたりのピッチを変えることなく、基板内にフォトダイオードＰＤおよびメモリＭＥＭを形成するための空間を大きくすることが可能となり、フォトダイオードＰＤおよびメモリＭＥＭの飽和信号量を増大することが可能となる。また、フォトダイオードＰＤについては、このように飽和信号量を増大させることが可能になると共に、感度を向上させることが可能となる。
【００８０】
＜６．  第６の実施の形態＞
＜本技術を適用した固体撮像素子の第２の製造方法＞
以上においては、フォトダイオードＰＤを、フォトダイオードＰＤ側基板に設けてからフォトダイオードＰＤ側基板、および配線側基板のそれぞれの対向する面にSCF、絶縁膜ＩＦ、分離膜Ｆ１，Ｆ２を設け、分離膜Ｆ１，Ｆ２が対向するように貼り合わせることで分離膜Ｆを形成し、その後、配線等を設ける例について説明してきた。
【００８１】
ところで、フォトダイオードＰＤは、インプラント後アニールにより欠陥補正されるが、現状の技術においては、レーザアニールにて局所的な熱印加が可能だが、フォトダイオードＰＤの深さまでは制御することができない。このため、フォトダイオードＰＤは、フォトダイオードＰＤ側基板と配線側基板とを貼り合わせる前に形成し、アニールする必要があった。
【００８２】
しかしながら、今後、レーザアニールの技術が向上し、フォトダイオードＰＤを欠陥補正する際に、その厚さまで熱形成領域を制御することができれば、基板を貼り合わせて、配線等を設置した後に、フォトダイオードＰＤを設けるようにすることもできる。
【００８３】
図９は、フォトダイオードＰＤ側基板と配線側基板とを貼り合わせ、配線等を設置した後にフォトダイオードＰＤを設けるようにした固体撮像素子の第２の製造方法を説明するフローチャートである。尚、図９のフローチャートのステップＳ２１乃至Ｓ２５，Ｓ２７の工程については、図７のフローチャートにおけるステップＳ１１，Ｓ１３乃至Ｓ１７の工程と同様であるので、説明を省略するものとする。
【００８４】
図９のフローチャートにおいて、図７のフローチャートと異なるのは、フォトダイオードＰＤが形成される工程が、フォトダイオードＰＤ側基板と配線側基板とが貼り合わされるステップＳ２２の工程よりも後のステップＳ２６とされている点である。
【００８５】
すなわち、第２の製造方法においては、まず、図１０の状態Ｓｔ１１乃至Ｓｔ１４で示されるように、ステップＳ２１乃至Ｓ２５の工程により、分離膜Ｆが形成され、フォトダイオードＰＤ側基板と配線側基板とが貼り合わされ、領域Ｚ１１が研磨されることにより配線側基板が薄膜化され、配線等が形成され、領域Ｚ１２が研磨されることによりフォトダイオード側基板が薄膜化される。これらの工程の後、ステップＳ２６の工程により、図１０の状態Ｓｔ１５で示されるように、レーザアニールにより、膜厚が調整された状態でフォトダイオードＰＤが形成される。
【００８６】
以上の製造工程により、フォトダイオードＰＤとメモリＭＥＭが形成される層の間に、フォトダイオードＰＤを透過する光を遮光、または吸収する分離膜Ｆが形成されることになるので、メモリＭＥＭの偽信号の発生を抑制することが可能になる。また、分離膜Ｆは、これまでのようにシリコンＳｉからなる基板材質よりも極薄い膜で、フォトダイオードＰＤを透過する光を遮光、または吸収することができるので、１画素あたりのピッチを変えることなく、基板内にフォトダイオードＰＤおよびメモリＭＥＭを形成するための空間を大きくすることが可能となり、フォトダイオードＰＤおよびメモリＭＥＭの飽和信号量を増大することが可能となる。また、フォトダイオードＰＤについては、このように飽和信号量を増大させることが可能になると共に、感度を向上させることが可能となる。
【００８７】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【００８８】
尚、本技術は、以下のような構成も取ることができる。
（１）  積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子において、
メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜を含む
固体撮像素子。
（２）  前記フォトダイオードから前記メモリに電荷を転送する縦型トランジスタをさらに含む
（１）に記載の固体撮像素子。
（３）  前記縦型トランジスタは、前記フォトダイオードのピッチと、前記トランジスタ、前記メモリ、およびフローティングディフュージョンのピッチとが一致するように、前記フォトダイオードの端部に配置される
（２）に記載の固体撮像素子。
（４）  前記縦型トランジスタは、前記フォトダイオードのピッチと、前記トランジスタ、前記メモリ、およびフローティングディフュージョンのピッチとが一致するように、前記フォトダイオードの中心部に配置される
（２）に記載の固体撮像素子。
（５）  前記フォトダイオード、前記メモリ、およびフローティングディフュージョンのそれぞれの設けられる層が積層されることにより、３層構造が形成される
（１）乃至（４）のいずれかに記載の固体撮像素子。
（６）  前記遮光膜からなる分離膜は金属製の膜である
（１）乃至（５）のいずれかに記載の固体撮像素子。
（７）  前記金属製の前記遮光膜からなる分離膜に負電位が印加される
（６）に記載の固体撮像素子。
（８）  前記金属製の前記遮光膜からなる分離膜は画素アレイ外に接続される
（６）に記載の固体撮像素子。
（９）  前記吸収膜からなる分離膜は、カルコパライト構造の化合物半導体からなる膜である
（１）乃至（８）のいずれかに記載の固体撮像素子。
（１０）  積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子を備えた電子機器において、
メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜を含む
電子機器。
（１１）  積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子であって、
メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜を含む
固体撮像素子の製造方法において、
前記メモリが形成される第１の基板、および、前記フォトダイオードが形成される第２の基板の一方の面に絶縁膜を製膜し、前記第１の基板および第２の基板のそれぞれの前記絶縁膜上に前記分離膜を製膜する第１の工程と、
前記第１の基板および第２の基板の前記分離膜が製膜された面を対向した状態で貼り合わせて一体の基板を形成する第２の工程と、
前記一体の基板を薄膜化する第３の工程と
を含む固体撮像素子の製造方法。
（１２）  前記第１の工程は、前記絶縁膜が成膜される以前に、前記第１の基板、および前記第２の基板の前記一方の面に、SCF（Si cover film）を形成する
（１１）に記載の固体撮像素子の製造方法。
（１３）  前記第１の工程により前記絶縁膜、および前記分離膜が製膜された後、前記第３の工程の以前に、前記第２の基板の前記絶縁膜が製膜される面とは異なる面に前記フォトダイオードを形成する第４の工程をさらに含む
（１２）に記載の固体撮像素子の製造方法。
（１４）  前記第３の工程の後、前記第２の基板の前記絶縁膜が製膜される面とは異なる面に前記フォトダイオードを形成する第４の工程をさらに含む
（１２）に記載の固体撮像素子の製造方法。
（１５）  メモリとフォトダイオードとの間に遮光膜または光吸収膜からなる分離膜とを含む積層型グローバルシャッタ裏面照射型のCMOS（Complementary Metal Oxide Semiconductor）イメージセンサからなる固体撮像素子の製造方法であって、
前記メモリが形成される第１の基板、および、前記フォトダイオードが形成される第２の基板の一方の面に絶縁膜を製膜し、前記第１の基板および第２の基板のそれぞれの前記絶縁膜上に前記分離膜を製膜する第１の工程と、
前記第１の基板および第２の基板の前記分離膜が製膜された面を対向した状態で貼り合わせて一体の基板を形成する第２の工程と、
前記一体の基板を薄膜化する第３の工程と
を含む固体撮像素子の製造方法により製造された固体撮像素子。
【符号の説明】
【００８９】
ＰＤ  フォトダイオード，  ＭＥＭ  メモリ，  Ｔｒ１乃至Ｔｒ５  トランジスタ，  Ｔ１，Ｔ２  転送信号線，  Ｌ  垂直信号線，  ＳＥＬ  選択信号線，  ＲＥＳＥＴ  リセット信号線，  ＤＲ１，ＤＲ２  ドレイン端子
【図１】
2015095468.tif 000003
【図２】
2015095468.tif 000004
【図３】
2015095468.tif 000005
【図４】
2015095468.tif 000006
【図５】
2015095468.tif 000007
【図６】
2015095468.tif 000008
【図７】
2015095468.tif 000009
【図８】
2015095468.tif 000010
【図９】
2015095468.tif 000011
【図１０】
2015095468.tif 000012