(57)【要約】【課題】酸化還元反応を防止できる実用的な導電性バリア材料を備えた薄膜半導体装置を得る。【解決手段】ソース電極（６）およびドレーン電極（７）のそれぞれと、半導体層（４）との間に設けられる導電性バリア材料（５）として、非晶質エレクトライドが用いられており、この導電性バリア材料（５）は、スパッタ成膜で２ｎｍ〜１５ｎｍの範囲の膜厚として形成されており、従来のＭｏ電極ＴＦＴと同等の電気的特性を示し、ｎ型Ｏｘｉｄｅ−ＴＦＴ電極として良好に動作する。【選択図】図１
2015070114.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極およびドレーン電極のそれぞれと、半導体層との間に設けられる導電性バリア材料として、非晶質エレクトライドを用いた
薄膜半導体装置。
【請求項２】
請求項１に記載の薄膜半導体装置において、
前記導電性バリア材料は、スパッタ成膜で２ｎｍ〜１５ｎｍの範囲の膜厚として形成された非晶質エレクトライドとして構成されている
薄膜半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低抵抗で信頼性の高い電極を実現する薄膜半導体装置に関する。
【背景技術】
【０００２】
一般的な薄膜半導体トランジスタにおいて、低抵抗のソース・ドレーン電極と、半導体層をアイソレーションするための導電性バリア材料としては、高融点金属のＴｉ（チタン）あるいはＭｏ（モリブデン）、ないしはＴｉ−Ｍｏ合金が使われている。
【０００３】
その一例として、図４は、一般的な酸化物薄膜半導体トランジスタの模式的縦断面図を示している。図４に示した酸化物薄膜半導体トランジスタは、ガラス基板１０の上に、ゲート電極２０、ゲート絶縁膜３０、酸化物半導体層４０、が順次積層されているとともに、酸化物半導体層４０上には導電性バリア材料５０を介してソース電極６０およびドレーン電極７０が積層されて構成されている。
【０００４】
より具体的には、図４の例示では、酸化物半導体層４０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏと表示されるインジウム・ガリウム・亜鉛・酸素で構成されている。また、ソース電極６０およびドレーン電極７０は、Ａｌ（アルミニウム）、ないしはＡｌ−Ｎｄ（ネオジム）合金、またはＣｕ（銅）で構成されている。そして、ソース電極６０・ドレーン電極７０と、酸化物半導体層４０とをアイソレーションするための導電性バリア材料５０は、高融点金属のＴｉ（チタン）あるいはＭｏ（モリブデン）、ないしはＴｉ−Ｍｏ合金で構成されている（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許４２４５６０８号公報
【非特許文献】
【０００６】
【非特許文献１】"69.2 Highly Reliable Oxide-Semiconductor TFT for AM-OLED Display", Toshiaki Arai et. al. SID 10 DIGEST p1033-1036
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来技術には、以下のような課題がある。
高性能の安定な酸化物薄膜半導体トランジスタ（Ｏｘｉｄｅ−ＴＦＴ）を製造するためには、２００℃以上、望ましくは３００℃以上の熱処理が必要である。しかしながら、ソース電極６０・ドレーン電極７０の形成に用いられる導電性バリア材料５０の金属材料であるＴｉやＭｏは、Ｏｘｉｄｅ中の酸素と容易に酸化反応して、チタン酸化物やモリブデン酸化物を形成する。
【０００８】
その結果、Ｏｘｉｄｅ中に酸素欠損が生じて、キャリア数が増加する。キャリアの増加は、ＴＦＴの特性変動、主として閾値（Ｖｔｈ）の変動を引き起こすこととなる。すなわち、導電性バリア材料５０として、「酸化還元反応が生じる可能性のある材料」を使う限り、このような閾値の変動から逃れられない。
【０００９】
このような問題点が発生する原因について、補足説明する。ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）に代表される酸化物半導体は、電荷を運ぶキャリア＝電子が酸素欠損、すなわち、半導体膜中の酸素原子が不足することで、このような閾値変動が発生すると理解されている。
【００１０】
従って、製造工程で、さらには動作中の素子温度の上昇で、このような閾値が変動すると、ＴＦＴの電気的特性、例えば、閾値（Ｖｔｈ）や電流等が変動することになる。この結果、使用に耐えないＯｘｉｄｅ−ＴＦＴになってしまうおそれがある。
【００１１】
この視点から、信頼性の高い高性能のＯｘｉｄｅ−ＴＦＴを実現するためには、ソース電極やドレーン電極に用いられる導電性バリア材料は、酸化物半導体と酸化還元反応をしてはならない。ここで、酸化しない金属材料としては、Ａｕ、ＡｇやＰｔが挙げられる。しかしながら、加工性や、密着力、さらにはコストに課題があって、これらの金属材料を製品に採用することはできない。
【００１２】
従って、従来技術の問題点としては、実用的に採用可能な金属材料を導電性バリア材料として使った場合には、いずれも酸化物半導体中の酸素原子との酸化還元反応を防ぐことができないことが挙げられる。
【００１３】
本発明は、前記のような課題を解決するためになされたものであり、酸化還元反応を防止できる実用的な導電性バリア材料を備えた薄膜半導体装置を得ることを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る薄膜半導体装置は、ソース電極およびドレーン電極のそれぞれと、半導体層との間に設けられる導電性バリア材料として、非晶質エレクトライドを用いるものである。
【発明の効果】
【００１５】
本発明に係る薄膜半導体装置よれば、仕事関数の小さい、化学的に不活性なセラミック材料であるエレクトライドを、薄膜半導体トランジスタの電極材料に使うことで、低抵抗で信頼性の高い電極を実現することにより、酸化還元反応を防止できる実用的な導電性バリア材料を備えた薄膜半導体装置を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における薄膜半導体トランジスタの模式的縦断面図である。
【図２】本発明の実施の形態１における薄膜半導体装置の製造プロセスに関する説明図である。
【図３】本発明の実施の形態１における試作品に対してＴＦＴ特性評価を行った結果を示した図である。
【図４】一般的な酸化物薄膜半導体トランジスタの模式的縦断面図である。
【発明を実施するための形態】
【００１７】
初めに、本発明の趣旨について説明する。東京工業大学の細野秀雄教授が発明した「非晶質エレクトライドＣ１２Ａ７」（例えば、特許文献１参照）は、化学的に安定（不活性）なセラミックスであり、小さな仕事関数を持つゆえに、有機ＥＬ発光素子（ＯＬＥＤ）の電子注入層として使うことで、駆動電圧の低いＯＬＥＤが実現できる可能性を持つ新材料である。
【００１８】
そこで、本願発明者は、発表論文や公開された特許などを詳細に分析評価した結果、このエレクトライドＣ１２Ａ７は、薄膜半導体装置、特に、酸化物半導体トランジスタのソース・ドレーン電極材料に使えることに着目した。
【００１９】
その理由は、非晶質Ｃ１２Ａ７は、導電体であり、電荷を運ぶキャリアが電子である。従って、半導体工学の範疇からは、ｎ＋酸化物半導体と考えることができ、ｎ型動作をする酸化物半導体トランジスタ（キャリアは電子）のソース・ドレーンオーミック電極として、最適な材料であると考えられる。そこで、以下に、本発明の薄膜半導体装置の好適な実施の形態につき、図面を用いて説明する。
【００２０】
実施の形態１．
図１は、本発明の実施の形態１における薄膜半導体トランジスタの模式的縦断面図である。図１に示した本実施の形態１における薄膜半導体トランジスタは、ガラス基板１の上に、ゲート電極２、ゲート絶縁膜３、酸化物半導体層４、が順次積層されているとともに、酸化物半導体層４上には導電性バリア材料５を介してソース電極６およびドレーン電極７が積層されて構成されている。
【００２１】
より具体的には、図１の例示では、酸化物半導体層４は、ＩＧＺＯでありインジウム・ガリウム・亜鉛・酸素で構成されている。また、ソース電極６およびドレーン電極７は、Ａｌ、ないしはＡｌ−Ｎｄ合金、またはＣｕで構成されている。そして、ソース電極６・ドレーン電極７と、酸化物半導体層４をアイソレーションするための導電性バリア材料５としては、化学的に安定（不活性）で、小さな仕事関数を持ったｎ型電導を持つ非晶質エレクトライド（Ｃ１２Ａ７）を、従来のＴｉやＭｏで構成された導電性バリア材料に代わって使用している。ちなみに、本発明に使われるエレクトライドの仕事関数値は、およそ３ｅＶ、従来のＭｏやＴｉの仕事関数値は、およそ４ｅＶである。
【００２２】
このように、非晶質エレクトライドで構成された導電性バリア材料５を用いることで、コンタクト抵抗が低く、ＴＦＴの特性変動が少ない酸化物半導体薄膜トランジスタ（Ｏｘｉｄｅ−ＴＦＴ）が実現できる。すなわち、Ｏｘｉｄｅと直接接する部分の材料に、化学的に不活性な非晶質エレクトライドを使用することで、熱処理などにおける酸化還元反応を防止でき、高性能で信頼性の高いＯｘｉｄｅ−ＴＦＴを実現できる。
【００２３】
エレクトライドを薄膜半導体装置の電極の導電性バリア材料として用いる発想について、以下に詳細に説明する。エレクトライド（Ｃ１２Ａ７）は、有機ＥＬ発光素子（ＯＬＥＤ）の電子注入層として、論文や特許化された材料である。そして、本願発明者は、このエレクトライドの物性や化学的特性を詳細に分析した結果、Ｏｘｉｄｅ−ＴＦＴのソース・ドレーン電極の導電性バリア材料として使用できることを見出した。さらに、基礎的な実験からも、従来のＴｉやＭｏによる導電性バリア材料に匹敵するＴＦＴ特性が確認できた。
【００２４】
図２は、本発明の実施の形態１における薄膜半導体装置の製造プロセスに関する説明図である。より具体的には、図２（ａ）は、ボトムゲート＆トップコンタクト型Ｏｘｉｄｅ−ＴＦＴの製造工程を、ステップ１〜ステップ５に分けて、その断面図として示しており、図２（ｂ）は、ステップ３〜ステップ５に対応する上面図を示している。以下に、ステップ１〜ステップ５について、順に説明する。
【００２５】
＜ステップ１＞基板準備
熱酸化膜（１００ｎｍ、ＳｉＯ２）付き結晶シリコンウエファを準備する。ここで、ｎ＋シリコンウエファ（比抵抗値；０．０２Ω・ｃｍ）は、ゲート電極２として動作することとなる。
【００２６】
＜ステップ２＞チャンネル層の形成
酸化物半導体層であるＩＧＺＯを、膜厚５０ｎｍでスパッタ成膜し、チャンネル層を形成する。
【００２７】
＜ステップ３＞チャンネル層の加工
フォトリソグラフィおよびウエットエッチング加工により、チャンネル層を島状に加工する。
【００２８】
＜ステップ４＞フォトリソグラフィを使ったリフトオフ法で電極形成
ソース電極６およびドレーン電極７が形成される以外の部分に、フォトレジストを形成する（Ｓ４−１）。その後、非晶質エレクトライドＣ１２Ａ７（１０ｎｍ）と、それに続いて電極材料であるＡｌ（１００ｎｍ）を連続スパッタ成膜する（Ｓ４−２）。さらに、フォトレジストを剥離し、フォトレジスト上の非晶質エレクトライドＣ１２Ａ７およびＡｌを除去することで、ソース電極６、ドレーン電極７を形成する（Ｓ４−３）。
【００２９】
＜ステップ５＞熱処理および特性評価
空気中で、３００℃、３０分間の熱処理を行い、その後、ＴＦＴ特性測定評価を実施した。
【００３０】
導電性バリア材料５として、Ｔｉ層あるいはＭｏ層（４０ｎｍ）を使用する従来製品と比較すると、ステップ４において、Ｔｉ層あるいはＭｏ層に代わってＣ１２Ａ７層（１０ｎｍ）を形成する点が異なっているが、製造工程自体は、従来の手順を流用できる。
【００３１】
なお、図面を用いた説明は省略するが、エッチ・ストッパ型ボトムゲート＆トップコンタクト型Ｏｘｉｄｅ−ＴＦＴを製造することも可能である。この場合も、導電性バリア材料として、Ｔｉ層あるいはＭｏ層（４０ｎｍ）を使用する従来製品と比較すると、Ｔｉ層あるいはＭｏ層に代わってＣ１２Ａ７層（１０ｎｍ）を形成する点のみが異なっている。
【００３２】
図３は、本発明の実施の形態１における試作品に対してＴＦＴ特性評価を行った結果を示した図である。より具体的には、図３（ａ）は、Ｏｘｉｄｅ−ＴＦＴのＩｄｓ−Ｖｄｓ特性を示しており、図３（ｂ）は、Ｏｘｉｄｅ−ＴＦＴのＩｄｓ−Ｖｇｓ特性を示している。なお、図３（ｂ）の縦軸は、対数スケールとなっている。
【００３３】
図３（ａ）に示すように、Ｉｄｓ−Ｖｄｓ特性における線形領域の立ち上がりは、極めて良好である。すなわち、導電性バリア材料として１０ｎｍのＣ１２Ａ７層を用いた場合にも、良好なオーミック接合が形成できていることが分かる。さらに、飽和領域の飽和特性も、良好である。
【００３４】
また、図３（ｂ）からは、ＴＦＴの諸特性が計算できる。閾値（Ｖｔｈ）は、３．１Ｖと従来のＭｏ電極のＴＦＴと大差がない。また、移動度、およびＳ値も、従来のＭｏ電極のＴＦＴと同等であることが確認できた。また、１ｓｔＭｅａｓ．と３ｒｄＭｅａｓ．の特性が一致していることから、いわゆるヒステリシス現象がないことも確認できた。
【００３５】
以上の特性評価から、本発明のＣ１２Ａ７電極Ｏｘｉｄｅ−ＴＦＴは、電極のオーミック特性に問題はなく、従来のＭｏ電極ＴＦＴと同等の電気的特性を示し、ｎ型Ｏｘｉｄｅ−ＴＦＴ電極として良好に動作することが検証できた。
【００３６】
以上のように、実施の形態１によれば、仕事関数の小さい、化学的に不活性なセラミック材料であるエレクトライドを、薄膜半導体トランジスタの導電性バリア材料として適用することで、低抵抗で信頼性の高い電極を実現し、酸化還元反応を防止できる実用的な薄膜半導体装置を得ることができる。さらに、試作品による特性検証により、従来品と同等の特性を得ることも確認できた。
【００３７】
なお、上述した実施の形態では、膜厚１０ｎｍの非晶質エレクトライドについて説明したが、本発明の導電性バリア材料の膜厚は、これに限定されるものではない。２ｎｍ〜１５ｎｍの範囲の膜厚であれば、膜厚１０ｎｍの場合と同等の性能が得られることを検証済みである。
【００３８】
また、上述した実施の形態では、酸化物半導体層を用いた酸化物薄膜半導体装置について説明したが、本発明のおけるエレクトライドの適用例は、これに限定されるものではない。非晶質シリコンを使った薄膜半導体装置、多結晶および微結晶シリコンを使った薄膜半導体装置に、従来の高融点金属のＴｉ（チタン）あるいはＭｏ（モリブデン）バリア層に代わって導電性バリア材料であるエレクトライドを適用することも可能であり、同様の効果を得ることができる。さらに、酸化物半導体に関しても、結晶系、微結晶系、あるいは非晶質系のいずれに対しても、エレクトライドを適用することが可能である。
【符号の説明】
【００３９】
１  ガラス基板、２  ゲート電極、３  ゲート絶縁膜、４  酸化物半導体層、５  導電性バリア材料、６  ソース電極、７  ドレーン電極。
【図１】
2015070114.tif 000003
【図２】
2015070114.tif 000004
【図３】
2015070114.tif 000005
【図４】
2015070114.tif 000006