(57)【要約】      （修正有）【課題】データ保持特性が向上する、単一不揮発性メモリセルを提供する。【解決手段】半導体基板１００の第１のウェル１１０の上に形成され、選択ゲート１２；第１ゲート酸化層１２０；第１ソース／ドレインドーピング領域１１２ａ、１１４ａ；第２ソース／ドレインドーピング領域１１２、１１４；を有する選択トランジスタＳＴ１と、選択トランジスタＳＴ１と直列接続され、フローティングゲート１４；第２ゲート酸化層１４０；前記第２ソース／ドレインドーピング領域１１４ｂ、１１６ａ；第３ソース／ドレインドーピング領域１１４、１１６を有するフローティングゲートトランジスタＦＴ１と、第２サリサイド層２１４と、フローティングゲート１４を覆う保護酸化層３００と、接触エッチング停止層３１２と、を有し、保護酸化層３００によってフローティングゲート１４が接触エッチング停止層３１２から孤立する。【選択図】図２
2015070261.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１のウェルの上に形成された選択トランジスタであって、選択ゲート；該選択ゲートと前記半導体基板との間の第１ゲート酸化層；前記第１のウェル内にある第１ソース／ドレインドーピング領域；及び該第１ソース／ドレインドーピング領域から離間している第２ソース／ドレインドーピング領域；を有する選択トランジスタと、
前記第１のウェル上にあり、前記選択トランジスタと直列接続されるフローティングゲートトランジスタであって、フローティングゲート；該フローティングゲートと前記半導体基板との間の第２ゲート酸化層；前記選択トランジスタと共有する前記第２ソース／ドレインドーピング領域；及び該第２ソース／ドレインドーピング領域から離間している第３ソース／ドレインドーピング領域を有するフローティングゲートトランジスタと、
前記第１ソース／ドレインドーピング領域に上にある、第１サリサイド層と、
前記フローティングゲートを覆い、直接接触している、保護酸化層と、
前記保護酸化層上に配置される接触エッチング停止層と、を有し、
前記保護酸化層によって、前記フローティングゲートが前記接触エッチング停止層から孤立する、
単一ポリ不揮発性メモリセル。
【請求項２】
前記選択ゲートの側壁に配置された第１側壁スペーサーと、
前記フローティングゲートの側壁に配置された第２側壁スペーサーと、をさらに有する、
請求項１記載の単一ポリ不揮発性メモリセル。
【請求項３】
前記第１サリサイド層は前記第１側壁スペーサーの底部の端部まで延伸している、
請求項２記載の単一ポリ不揮発性メモリセル。
【請求項４】
前記第２ソース／ドレインドーピング領域上にある第２サリサイド層をさらに有し、
前記第２サリサイド層は、前記第１側壁スペーサーの底部の端部と隣接し、前記第２側壁スペーサーの底部の端部から所定の距離を保つ、
請求項２記載の単一ポリ不揮発性メモリセル。
【請求項５】
前記第３ソース／ドレインドーピング領域上にある第３サリサイド層をさらに有し、
前記第２サリサイド層は、前記第２の側壁スペーサーの底部の端部から所定の距離を保つ、
請求項４記載の単一ポリ不揮発性メモリセル。
【請求項６】
前記選択ゲートの上面に上に配置される、第４サリサイド層を有する、
請求項５記載の単一ポリ不揮発性メモリセル。
【請求項７】
前記フローティングゲートの上面には、シリサイド層は形成されない、
請求項１記載の単一ポリ不揮発性メモリセル。
【請求項８】
それぞれのエッチング停止層の上にある中間膜絶縁層を有する、
前記請求項１記載の単一ポリ不揮発性メモリセル。
【請求項９】
前記中間膜絶縁層にソースライン接点と、ビットライン接点があり、前記第１ソース／ドレインドーピング領域と前記第３ソース／ドレインドーピング領域とそれぞれ電気的に接続している、
請求項８記載の単一ポリ不揮発性メモリセル。
【請求項１０】
前記保護酸化層は、酸化シリコン層である、
請求項１記載の単一ポリ不揮発性メモリセル。
【請求項１１】
前記保護酸化層は、前記フローティングゲート、前記第２側壁スペ―サーの表面、前記第２ソース／ドレインドーピング領域の一部、及び前記第３ソース／ドレインドーピング領域の一部の上面を覆い、直接接触している
請求項２記載の単一ポリ不揮発性メモリセル。
【請求項１２】
前記保護酸化層は、前記フローティングゲート、前記第２側壁スペ―サーの表面、前記第２ソース／ドレインドーピング領域の全ての表面、及び前記第３ソース／ドレインドーピング領域の一部の上面を覆い、直接接触している
請求項２記載の単一ポリ不揮発性メモリセル。
【請求項１３】
前記第３サリサイド層は、前記保護酸化層によって覆われていない前記第３ソース／ドレインドーピング領域の上に形成される、
請求項５記載の単一ポリ不揮発性メモリセル。
【請求項１４】
前記フローティングゲートを完全に覆いその上に直接に配置されているＵＶ遮蔽層を、さらに有する、
請求項１記載の単一ポリ不揮発性メモリセル。
【請求項１５】
前記第１のウェルの下に配置されたディープＮウェルをさらに有する、
請求項１記載の単一ポリ不揮発性メモリセル。
【請求項１６】
前記第１のウェルは、中間電圧のＮウェルである、
請求項１記載の単一ポリ不揮発性メモリセル。
【請求項１７】
前記中間電圧のＮウェルの下にある、高電圧Ｐウェルと、
前記高電圧Ｐウェルの下にあるＮ型埋め込み層と、をさらに有する、
請求項１６記載の単一ポリ不揮発性メモリセル。
【請求項１８】
前記第２ゲート酸化層は前記第１ゲート酸化層よりも太い、
請求項１記載の単一ポリ不揮発性メモリセル。
【請求項１９】
前記フローティングゲートは、消去ゲート領域と容量結合するように延伸しうる
請求項１記載の単一ポリ不揮発性メモリセル。
【請求項２０】
前記保護酸化層は、消去ゲート領域を完全に覆っている、
請求項１９記載の単一ポリ不揮発性メモリセル。
【請求項２１】
前記フローティングゲートはさらに、制御ゲート領域と消去ゲート領域と、容量結合している、
請求項１記載の単一ポリ不揮発性メモリセル。
【請求項２２】
前記保護酸化層は前記制御ゲート領域と前記消去ゲート領域とを完全に覆っている、
請求項２１記載の単一ポリ不揮発性メモリセル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的な不揮発性メモリ装置に関し、特にデータ保持力が向上する単一ポリ不揮発メモリセル構造に関する。
（関連出願）
本出願は、２０１３年９月２７日に出願された米国出願第６１／８８３，２０５号に対する優先権を主張し、この出願の開示は、本明細書において、その基礎出願全体を参照により援用する。
【背景技術】
【０００２】
不揮発性メモリ（ＮＶＭ）は、電力がメモリーブロックに供給されていないときであっても情報の記憶を保持するメモリの一種である。この例として、磁化装置、光学ディスク、フラッシュメモリや、他の半導体ベースのメモリのトポロジーがある。
【０００３】
例えば、特許文献１では、ＰＭＯＳトランジスタが直列接続された、単一ポリＮＶＭであって、プログラミング中、バイアスがフローティングゲートに印加することが不要になるため、レイアウトのための構造での制御ゲートが省略される。第１のＰＭＯＳトランジスタは、選択トランジスタとして機能する。第２のＰＭＯＳトランジスタは、第１のＰＭＯＳトランジスタに接続されている。第２のＰＭＯＳトランジスタのゲートはフローティングゲートとして機能する。フローティングゲートは選択的にプログラムされ又は消去されて所定の電荷を蓄積する。
【０００４】
フローティングゲートに蓄積された電荷が可能な限り保持されることで、ＮＶＭのデータ保持時間が増加することが望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許登録６，６７８，１９０号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は上記事情に鑑み、データ保持特性が向上する、不揮発性メモリセル装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明の一実施形態において、単一ポリ不揮発性メモリセルは、半導体基板のＮウェルの上に形成された選択トランジスタと、前記Ｎウェル上にあり、前記選択トランジスタと直列接続されるフローティングゲートトランジスタとを有する。前記選択トランジスタは、選択ゲート；該選択ゲートと前記半導体基板との間の第１ゲート酸化層；前記Ｎウェル内にある第１ソース／ドレインドーピング領域；及び該第１ソース／ドレインドーピング領域から離れた距離を保つ第２ソース／ドレインドーピング領域；を有する。前記フローティングゲートトランジスタは、フローティングゲート；該フローティングゲートと前記半導体基板との間の第２ゲート酸化層；前記選択トランジスタと共有する前記第２ソース／ドレインドーピング領域；及び該第２ソース／ドレインドーピング領域から離れた距離を保つ第３ソース／ドレインドーピング領域を有する。
【０００８】
第１サリサイド層は前記第１ソース／ドレインドーピング領域に上にある。保護酸化層は、前記フローティングゲートを覆い、直接接触している。接触エッチング停止層は前記保護酸化層の上に配置され、前記保護酸化層によって、前記フローティングゲートは接触エッチング停止層から孤立させられている。
【０００９】
本発明のこれらの及び他の目的は以下の詳細の説明に様々な図面に示されている好ましい実施形態を読むと、当業者にとって実施可能な程度に明らかとなる。
【発明の効果】
【００１０】
一態様によれば、不揮発性メモリセルにおいて、データ保持特性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る、単一ポリ不揮発性メモリ（ＮＶＭ）レイアウトの概略平面図である。
【図２】図１をＩ−Ｉ’で切断した概略断面図である。
【図３】本発明の他の実施形態に係る不揮発性メモリレイアウトの一部を示す概略平面図である。
【図４】他の実施形態に係るＮＶＭレイアウトの一部の概略平面図を示す。
【図５】図４をＩＩ−ＩＩ’で切断した断面図を示す。
【図６】本発明の、高電圧プロセスと互換可能な、他の実施形態に係る不揮発性メモリレイアウトの一部を示す概略図である。
【図７】図６の揮発性メモリレイアウトの一部を示す断面図である。
【図８】本発明のさらに他の実施形態を示す概略レイアウト図である。
【図９】本発明に係る単一ポリ不揮発性メモリ（ＮＶＭ）を製造する主な工程のプロセスフロー図である。
【発明を実施するための形態】
【００１２】
以下の説明において、多数の特定の詳細が本発明の完全な理解を提供するために与えられる。しかしながら、本発明はこれらの特定の詳細なしに実施できることが当業者には明白であるであろう。これらは当業者に周知であるべきであるとして、また、いくつかのよく知られているシステム構成およびプロセスステップは、詳細に開示されていない他の実施形態が利用されてもよく、構造的、論理的、および電気的な変更は、本発明の範囲から逸脱することなく行うことができる。
【００１３】
同様に、本装置の実施形態を示す図は、図表であって、実物の寸法は異なっており、特定の寸法が誇張されていることがある。即ち、明確になるように便宜上、図における部材の相対的な寸法や比率の大きさが誇張されたり、縮小されたりしていることがある。さらに、複数の実施形態が開示され説明されて、複数の特徴を共通で有し、類似及び同様の特徴は一般的に  説明及び図の簡略化のため、同じ参照番号を付与して説明する。
【００１４】
図１と図２を参照する。図１は、本発明の一実施形態に係る、単一ポリ不揮発性メモリ（ＮＶＭ）１の概略平面図である。図２は、図１をＩ−Ｉ’で切断した概略断面図である。
図１と図２に示すように、第一方向（例えば、基準Ｘ軸）に沿って細長い複数の線形活性領域（Ａｃｔｉｖｅ  Ａｒｅａ）１０１が、例えばＰ型シリコン基板（Ｐ−Ｓｕｂ）などの半導体基板１００にある。活性領域１０１は、浅いトレンチ分離（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）領域１０２によって、他の領域と孤立している。
図１において、活性領域１０１の行が２つだけ表されている。複数のワードライン１２（図１ではＷＬＸ−１とＷＬＸ）は半導体基板１００の主表面の上に形成されている。ワードライン１２は、第二の方向（例えば基準Ｙ軸）に沿って延伸しており、活性領域１０１と交差して、選択トランジスタ（ＳＴ）を交差する接合点に形成している。それぞれのワードライン１２はそれぞれの選択トランジスタ（ＳＴ）の選択ゲート（ＳＧ）となる。
図１において、便宜上、ワードライン１２の列が２つだけ表されている。この実施形態において、第一の方向は第二の方向と直交している。
【００１５】
単一ポリＮＶＭ１は、２つのフローティングゲートセグメント１４又は２つのフローティングゲートトランジスタ（ＦＴ）が２つの隣接するワードライン１２の間に配置されているようなワードライン１２の間にある活性領域１０１のそれぞれに沿って配置される、電荷を蓄積するためのフローティングゲートセグメント１４をさらに有している。例えば、２つのミラー対称で同じ行のＮＶＭセル（単一ポリ不揮発性メモリセル）Ｃ１とＣ２とが、活性領域１０１において、図１と図２で同じ符号が付せられている。
ＮＶＭセルＣ１は、選択トランジスタＳＴ１と、該選択トランジスタＳＴ１と直列接続されたフローティングゲートトランジスタＦＴ１とを有する。同様に、ＮＶＭセルＣ２は、選択トランジスタＳＴ２と、該選択トランジスタＳＴ２と直列接続されたフローティングゲートトランジスタＦＴ２とを有する。ＮＶＭセルＣ１とＮＶＭセルＣ２とは、同じビットライン接点（ＢＣ）領域とを有する。
【００１６】
図２に示すように、例えば、選択トランジスタＳＴ１は選択ゲート（ＳＧ）１２、選択ゲート（ＳＧ）１２と半導体基板１００との間にあるゲート酸化層１２０（第１ゲート酸化層）、選択ゲート（ＳＧ）１２のどちらかの側壁に配置される側壁スペーサー１２２（第１側壁スペーサー）、Ｎウェル（ＮＷ）１１０の中にあるＰ型ソース／ドレインドーピング領域１１２（第１ソース／ドレインドーピング領域）、該Ｐ型ソース／ドレインドーピング領域１１２と合併したＰ型ＬＤＤ構造（Ｐ−ｔｙｐｅ  ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ  ＰＬＤＤ）領域１１２ａ、該Ｐ型ソース／ドレインドーピング領域１１２から離間しているＰ型ソース／ドレインドーピング領域１１４（第２ソース／ドレインドーピング領域）、及び該Ｐ型ソース／ドレインドーピング領域１１４と合併したＰ型ＬＤＤ構造（ＰＬＤＤ）領域１１４ａを有する。動作中、Ｐ型チャネルは、ＰＬＤＤ領域１１２ａとＰＬＤＤ領域１１４ａとの間であって、選択ゲート（ＳＧ）１２の下の近傍に形成されうる。
フローティングゲートトランジスタＦＴ１はフローティングゲート（ＦＧ）１４、該フローティングゲート（ＦＧ）１４と半導体基板１００との間にあるゲート酸化層１４０（第２ゲート酸化層）、該フローティングゲート（ＦＧ）１４のいずれかの側壁に配置される側壁スペーサー１４２（第２側壁スペーサー）、前記Ｐ型ソース／ドレインドーピング領域１１４、該Ｐ型ソース／ドレインドーピング領域１１４から離間しているＰ型ソース／ドレインドーピング領域１１６（第３ソース／ドレインドーピング領域）、該Ｐ型ソース／ドレインドーピング領域１１６と合併したＰ型ＬＤＤ構造（ＰＬＤＤ）領域１１６ａを有する。Ｐ型ソース／ドレインドーピング領域１１４は、選択トランジスタＳＴ１及びフローティングゲートトランジスタＦＴ１で共有されている。本実施形態によれば、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４とは単一層のポリシリコンで作られており、論理プロセスにおいて完全に互換性がある。
【００１７】
本実施形態によると、フローティングゲートトランジスタＦＴ１のゲート酸化層１４０の厚さは、論理トランジスタ装置、例えば、同じメモリーチップの周辺回路でのトランジスタ、のゲート酸化層の厚さより厚い。分厚いゲート酸化層１４０は、単一ポリＮＶＭのデータ保持率を向上させる。他の実施形態として、ゲート酸化層１４０の厚さはゲート酸化層１２０と同じ厚さでもよい。
【００１８】
自己整合シリサイド層（Ｓｅｌｆ  ＡＬＩｇｈｎｅｄ  ＳｉｌｉＳＩＤＥ，即ちサリサイド層）２１２は、Ｐ型ソース／ドレインドーピング領域１１２の上に配置される。自己整合シリサイド層２１２は側壁スペーサー１２２の底部の端部へ延伸している。選択ゲート（ＳＧ）１２の反対側には、自己整合シリサイド層２１４がＰ型ソース／ドレインドーピング領域１１４の上に配置される。自己整合シリサイド層２１４は側壁スペーサー１２２の底部の端部と隣接しているが、側壁スペーサー１４２の端部からは所定の距離をおいている。
言い換えると、自己整合シリサイド層２１２はＰ型ソース／ドレインドーピング領域１１２の表面の全域を覆っている一方、自己整合シリサイド層２１４は、側壁スペーサー１２２の近接するＰ型ソース／ドレインドーピング領域１１４の表面の一部領域のみを覆っており、自己整合シリサイド層２１４は側壁スペーサー１４２の端部から離間している。
同様に、フローティングゲート（ＦＧ）１４の反対側には、自己整合シリサイド層２１６がＰ型ソース／ドレインドーピング領域１１６の上に配置される。自己整合シリサイド層２１６は、側壁スペーサー１４２の底部の端部からは所定の距離をおいている。
自己整合シリサイド層２１０は、選択ゲート（ＳＧ）１２の上の表面に配置されている。なお、フローティングゲート（ＦＧ）１４の上表面には、シリサイド層は配置されていない。
【００１９】
保護酸化層３００は、フローティングゲート（ＦＧ）１４を覆うように配置されている。本実施形態では、保護酸化層３００は、酸化シリコン（酸化シリコン層）を含んでもよく、これに限られない。保護酸化層３００は、フローティングゲート（ＦＧ）１４の上面、側壁スペーサー１４２の表面、Ｐ型ソース／ドレインドーピング領域１１４の表面の一部及びＰ型ソース／ドレインドーピング領域１１６の表面の一部を覆っている。上述の自己整合シリサイド層２１４と２１６とは保護酸化層３００によって覆われていないＰ型ソース／ドレインドーピング領域１１４と１１６の表面領域の上のみに形成されている。保護酸化層３００によって覆われている所定の領域は図１の破線にて示されている。
【００２０】
側壁スペーサー１４２と自己整合シリサイド層２１４との間にある、Ｐ型ソース／ドレインドーピング領域１１４にあるノンシリサイド領域と、側壁スペーサー１４２と自己整合シリサイド層２１６との間にある、Ｐ型ソース／ドレインドーピング領域１１６にあるノンシリサイド領域では、ＢＴＢ（Ｂａｎｄ  ｔｏ  Ｂａｎｄ）トンネリング乱れを誘発する欠陥を削減させることができる
共形接触エッチング停止層（ＣＥＳＬ）３１２は、選択ゲート（ＳＧ）１２、フローティングゲート（ＦＧ）１４及び自己整合シリサイド層２１２，２１４，２１６を覆うように、保護酸化層３００の上に蒸着する。本実施形態によると、共形接触エッチング停止層（ＣＥＳＬ）３１２は、窒化シリコン層であって、プラズマ放電分解化学蒸着法（ＰＶＣＶＤ）プロセスを用いて蒸着されてもよい。
共形接触エッチング停止層（ＣＥＳＬ）３１２におけるシリコン／窒化物の割合は、電子トラッピングの可能性を削減するように、反応容器中のＳｉＨ４／ＮＨ３割合を変化させることによって、調整される。なお、保護酸化層３００が存在するので、共形接触エッチング停止層（ＣＥＳＬ）３１２は、フローティングゲート（ＦＧ）１４又は側壁スペーサー１４２に直接接触しているのではない。
保護酸化層３００によって、共形接触エッチング停止層（ＣＥＳＬ）３１２からフローティングゲート（ＦＧ）１４を孤立させることで、単一ポリＮＶＭ１のデータ保持特性が非常に向上する。
【００２１】
中間膜絶縁層（ＩＬＤ）３２０が、共形接触エッチング停止層（ＣＥＳＬ）３１２の上に蒸着される。中間膜絶縁層３２０は共形接触エッチング停止層（ＣＥＳＬ）３１２よりも分厚く、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４との間のスペースを完全に埋めるように蒸着されている。必要に応じて、中間膜絶縁層３２０の上面を平坦にするように、化学機械研磨（ＣＭＰ）プロセスが実行される。
ソースライン接点３２１とビットライン接点３２２が、中間膜絶縁層（ＩＬＤ）３２０の中に形成されている。ソースライン（ＳＬ）とビットライン（ＢＬ）は、ソースライン接点３２１とビットライン接点３２２を夫々接続させる第１の金属層（ＭＬ１）によって定義される。
【００２２】
図３を参照する。図３は、本発明の他の実施形態に係る不揮発性メモリレイアウトの一部を示す概略平面図である。図３の示すように、ワンタイムプログラマブル（ＯＴＰ）メモリとして利用する場合に単一ポリＮＶＭ１のデータ保持力を向上させるため、フローティングゲート（ＦＧ）１４を少なくとも完全に覆う又は直接上に配置するように、追加の紫外線（ＵＶ）遮蔽層４００がメモリアレイ領域の中に配置される点を除いて、メモリセルのレイアウトは図１に表されているものと同様である。
ＵＶ遮蔽層４００は、基板１００上に蒸着される、ＵＶ放射を遮蔽する又は錯乱する複数の絶縁フィルムのうち、いずれかの層である。例えばＵＶ遮蔽層４００は、表面不活性化構造又はダミー金属層にある窒化シリコン層であってもよい。表面不活性化構造の窒化シリコン層は、ＰＥＣＶＤ法又はＬＰＣＶＤ法を用いることによって蒸着されることができ、所定値よりも大きい屈折率を持っている。
【００２３】
ここで、図４及び図５を参照する。図４は他の実施形態に係るＮＶＭレイアウトの一部の概略平面図を示す。図５は、図４をＩＩ−ＩＩ’で切断した概略断面図を示す。
図４及び図５に示すように、同様に、第一の方向（例えば、基準Ｘ軸）に長細い複数の線形活性領域１０１が、例えばＰ型シリコン基板などの半導体基板１００に配置されている。活性領域１０１の間にあるその他の浅いトレンチ分離（ＳＴＩ）領域１０２によって孤立している。図４において、活性領域１０１の行が２つだけ表されている。複数のワードライン１２（図４のＷＬＸ−１及びＷＬＸ）は、半導体基板１００の主表面に形成されている。ワードライン１２は第二の方向（例えば、基準ｙ軸）に沿って延伸しており、活性領域１０１と交差して、接合点で選択トランジスタ（ＳＴ）を形成する。各ワードライン１２は夫々の選択トランジスタ（ＳＴ）の選択ゲート（ＳＧ）としても機能する。
図４において、簡略化のため、ワードライン１２の列が２つだけ表されている。本実施形態において、第一の方向は第二の方向に直交する。
【００２４】
単一ポリＮＶＭ１ａは、さらに、ただ２つのフローティングゲートセグメント１４又は２つのフローティングゲートトランジスタ（ＦＴ）が隣接するワードライン１２の間に配置されるように、ワードライン１２の間にある活性領域１０１のそれぞれに沿って配置される、電荷を蓄積するための複数のフローティングゲートセグメント１４を有している。例えば、２つのミラー対称ＮＶＭセル：同じ行のＣ１とＣ２とが図４と図５で活性領域１０１とラベリングされている。ＮＶＭセルＣ１は選択トランジスタＳＴ１及び該選択トランジスタＳＴ１に直列接続されたフローティングゲートトランジスタＦＴ１を有している。同様に、ＮＶＭセルＣ２は、選択トランジスタＳＴ２及び該選択トランジスタＳＴ２に直列接続されたフローティングゲートトランジスタＦＴ２を有している。ＮＶＭセルＣ１及びＮＶＭセルＣ２は、同じビットライン接点（ＢＣ）領域を共有する。
【００２５】
図５に示すように、選択トランジスタＳＴ１は、選択ゲート（ＳＧ）１２、選択ゲート（ＳＧ）１２と半導体基板１００との間にあるゲート酸化層１２０、前記選択ゲート（ＳＧ）１２のいずれかの側壁に配置された側壁スペーサー１２２、Ｎウェル（ＮＷ）１１０にあるＰ型ソース／ドレインドーピング領域１１２、該Ｐ型ソース／ドレインドーピング領域１１２に合併されたＰＬＤＤ領域１１２ａ、該Ｐ型ソース／ドレインドーピング領域１１２から離間しているＰ型ソース／ドレインドーピング領域１１２、及び該Ｐ型ソース／ドレインドーピング領域１１４に合併されたＰＬＤＤ領域１１４ａを含む。動作において、選択ゲート（ＳＧ）１２の下であって近傍のＰＬＤＤ領域１１２ａ及びＰ型チャネル１１４ａの間に形成されてよい。
フローティングゲートトランジスタＦＴ１は、フローティングゲート（ＦＧ）１４、該フローティングゲート（ＦＧ）１４と半導体基板１００との間にあるゲート酸化層１４０、前記フローティングゲート（ＦＧ）１４のいずれかの側壁に配置された側壁スペーサー１４２、Ｐ型ソース／ドレインドーピング領域１１４、該Ｐ型ソース／ドレインドーピング領域１１４に合併されたＰＬＤＤ領域１１４ａ、該Ｐ型ソース／ドレインドーピング領域１１４から離間しているＰ型ソース／ドレインドーピング領域１１６、及び該Ｐ型ソース／ドレインドーピング領域１１６に合併されたＰＬＤＤ領域１１６ａを含む。該Ｐ型ソース／ドレインドーピング領域１１４は、選択トランジスタＳＴ１及びフローティングゲートトランジスタＦＴ１によって共有されている。
本実施形態において、選択トランジスタＳＴ１及びフローティングゲートトランジスタＦＴ１は単一層のポリシリコンから作成され、論理プロセスにおいて完全に互換可能である。
【００２６】
自己整合シリサイド層２１２はＰ型ソース／ドレインドーピング領域１１２の上に配置されている。自己整合シリサイド層２１２は、側壁スペーサー１２２の底面の端部まで延伸している。選択ゲート（ＳＧ）１２の反対側では、Ｐ型ソース／ドレインドーピング領域１１４の上には自己整合シリサイド層は配置されていない。
自己整合シリサイド層２１６はＰ型ソース／ドレインドーピング領域１１６の上に配置されている。自己整合シリサイド層２１６は、側壁スペーサー１４２の底面の端部から所定の距離を空けている。自己整合シリサイド層２１０は、選択ゲート（ＳＧ）１２の上面の上に配置されている。なお、シリサイド層は、フローティングゲート（ＦＧ）１４の上面の上には配置されていない。
【００２７】
保護酸化層３００はフローティングゲート（ＦＧ）１４を覆うように配置されている。本実施形態では、保護酸化層３００は、酸化シリコンを含んでいるが、これに限られない。保護酸化層３００は、フローティングゲート（ＦＧ）１４の上面、側壁スペーサー１４２の側壁の表面、Ｐ型ソース／ドレインドーピング領域１１４の全面、及びＰ型ソース／ドレインドーピング領域１１６の一部の面を覆い、直接接触する。上述の自己整合シリサイド層２１６は、保護酸化層３００に覆われていないＰ型ソース／ドレインドーピング領域１１６の表面の上に形成される。保護酸化層３００によって覆われた所定の領域は図４の中では破線で示されている。
本実施形態では、ソース／ドレインドーピング領域１１４は完全に保護酸化層３００によって覆われている。
【００２８】
共形接触エッチング停止層（ＣＥＳＬ）３１２が、選択ゲート（ＳＧ）１２、フローティングゲート（ＦＧ）１４及び自己整合シリサイド層２１２，２１６を覆うように、保護酸化層３００の上に蒸着されている。本実施形態において、共形接触エッチング停止層（ＣＥＳＬ）３１２は窒化シリコン層であって、プラズマ拡張化学蒸着法（ＰＥＣＶＤ）プロセスを用いて蒸着されてうる。共形接触エッチング停止層（ＣＥＳＬ）３１２のシリコン／窒化物の割合は、電子トラッピングの可能性を削減するように、反応容器中のＳｉＨ４／ＮＨ３割合を変化させることによって、調整される。共形接触エッチング停止層（ＣＥＳＬ）３１２は、電子トラッピングの可能性を削減するのに適切な材料のいずれであってもよく、上述の例に限られない。なお、保護酸化層３００が存在するので、共形接触エッチング停止層（ＣＥＳＬ）３１２は、フローティングゲート（ＦＧ）１４又は側壁スペーサー１４２に直接接触していない。
保護酸化層３００によって、共形接触エッチング停止層（ＣＥＳＬ）３１２からフローティングゲート（ＦＧ）１４を孤立させることで、単一ポリＮＶＭ１ａのデータ保持特性が非常に向上する。
【００２９】
中間膜絶縁層（ＩＬＤ）３２０が、共形接触エッチング停止層（ＣＥＳＬ）３１２の上に蒸着される。中間膜絶縁層３２０は共形接触エッチング停止層（ＣＥＳＬ）３１２よりも分厚く、選択ゲート（ＳＧ）１２とフローティングゲート（ＦＧ）１４との間のスペースを完全に埋めるように蒸着されている。必要に応じて、中間膜絶縁層３２０の上面を平坦にするように、化学機械研磨（ＣＭＰ）プロセスが実行される。
ソースライン接点３２１とビットライン接点３２２が、中間膜絶縁層（ＩＬＤ）３２０の中に、Ｐ型ソース／ドレインドーピング領域１１２とＰ型ソース／ドレインドーピング領域１１６に夫々電気的に接続されるように、形成されている。ソースライン（ＳＬ）とビットライン（ＢＬ）は、ソースライン接点３２１とビットライン接点３２２を夫々接続させる第１の金属層（ＭＬ１）によって定義される。
【００３０】
図６、図７を参照する。図６、図７は、本発明の、高電圧プロセスと互換可能な、他の実施形態に係る不揮発性メモリレイアウトの一部を示す概略断面図である。図６に示すように、単一ポリＮＶＭ１ｃは、Ｎウェル１１０の下方に追加されたディープＮウェル（ＤＮＷ）２１０を含む。本実施形態では、Ｎウェル１１０は中間電圧Ｎウェル（ＭＶＮＭ）である。高電圧Ｎウェル（ＨＶＮＷ）６１２が半導体基板１００の中に配置されており、ディープＮウェル（ＤＮＷ）６１０と合併されている。高電圧Ｎウェル（ＨＶＮＷ）６１２は、ＳＴＩ領域６２０で配列された単一ポリＮＶＭ１ｃから孤立している。
【００３１】
図７を参照して、単一ポリＮＶＭ１ｄは、図６の単一ポリＮＶＭ１ｃと、Ｎ型埋め込み層（ＮＢＬ）７１２が高電圧Ｎウェル（ＨＶＮＷ）６１２の下に配置されている点で、異なる。高電圧Ｐウェル（ＨＶＰＷ）７１０は、Ｎ型埋め込み層（ＮＢＬ）７１２と中間電圧Ｎウェル（ＭＶＮＷ）１１０との間に配置される。
【００３２】
図８を参照する。図８は本発明のさらに他の実施形態を示す概略レイアウト図である。図８には、例示的な複数回（マルチタイム）プログラマブル（ＭＴＰ）メモリが表されている。
ＭＴＰメモリのフローティングゲート（ＦＧ）１４は第二の方向（例えば、基準ｙ軸）に沿って延伸しており、隣接する活性領域１０１’と１０２’と容量結合するので、制御ゲート（ＣＧ）領域、及び消去ゲート（ＥＧ）領域それぞれを形成する。
同様にして、保護酸化層３００が、フローティングゲート（ＦＧ）１４、制御ゲート（ＣＧ）領域、及び消去ゲート（ＥＧ）領域を完全に覆うように配置される。上述の延伸する装置はＮＭＯＳＦＥＴ、ＰＭＯＳＦＥＴ、Ｎ型ＭＯＳコンデンサ、Ｐ型ＭＯＳコンデンサ等である。上述の同じフローティングポリストリップ（Ｓｔｒｉｐ）に沿って配設されるフローティングゲート（ＦＧ）、制御ゲート（ＣＧ）領域、及び消去ゲート（ＥＧ）領域は、上述の技術を用いて、電荷保持特性を向上させる。
【００３３】
図９は、本発明に係る単一ポリ不揮発性メモリ（ＮＶＭ）を製造する主なステージのプロセスフロー図である。図９に示すように、ステップ９１で、ＳＴＩ領域及び活性領域が半導体領域の上に形成される。その後、半導体構造の中にウェル構造を作成するためにウェルイオンが注入される。ステップ９２で、ポリシリコン層が蒸着され、単一ポリフローティングゲートへパターニングする。ステップ９３で、側壁スペーサーがゲートの側壁に形成される。ステップ９４で、保護酸化層は、単一ポリフローティングゲートの上方に形成される。ステップ９５で、シリサイド層はソース／ドレイン領域の上に形成される。ステップ９６で、共形接触エッチング停止層（ＣＥＳＬ）が蒸着される。
【００３４】
本発明の教示を保持しながら、装置の数々の変形例や代替案がとりうることは当業者にとって明らかである。従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で、当該技術分野の通常の知識を有している者には様々な形態の置換、変形及び変更が可能で、これらもまた本発明の範囲に属する
【符号の説明】
【００３５】
１，１ａ，１ｂ，１ｃ，１ｄ  単一ポリ不揮発性メモリ（単一ポリＮＶＭ）
Ｃ１，Ｃ２  ＮＶＭセル（単一ポリ不揮発性メモリセル）
１００  半導体基板
１０１  活性領域
１０２  浅いトレンチ分離（ＳＴＩ）領域
１１０  Ｎウェル、中間電圧Ｎウェル（ＭＶＮＷ）
１２  ワードライン
ＳＴ１，ＳＴ２  選択トランジスタ
ＳＧ１２  選択ゲート
１２０  ゲート酸化層（第１ゲート酸化層）
１２２  側壁スペーサー（第１側壁スペーサー）
１１２  Ｐ型ソース／ドレインドーピング領域（第１ソース／ドレインドーピング領域）
１１２ａ  Ｐ型ＬＤＤ構造領域（ＰＬＤＤ）
１１４  Ｐ型ソース／ドレインドーピング領域（第２ソース／ドレインドーピング領域）
１１４ａ  Ｐ型ＬＤＤ構造領域（ＰＬＤＤ）
１４  フローティングゲートセグメント
ＦＴ１，ＦＴ２  フローティングゲートトランジスタ
ＦＧ１４  フローティングゲート
１４０  ゲート酸化層（第２ゲート酸化層）
１４２  側壁スペーサー（第２側壁スペーサー）
１１６  Ｐ型ソース／ドレインドーピング領域（第３ソース／ドレインドーピング領域）
１１６ａ  Ｐ型ＬＤＤ構造領域（ＰＬＤＤ）
２１２  自己整合シリサイド層（第１サリサイド層）
２１４  自己整合シリサイド層（第２サリサイド層）
２１６  自己整合シリサイド層（第３サリサイド層）
２１０  自己整合シリサイド層（第４サリサイド層）
３００  保護酸化層
３１２  共形接触エッチング停止層
３２０  中間膜絶縁層（ＩＬＤ）
３２１  ソースライン接点
３２２  ビットライン接点
４００  ＵＶ遮蔽層
６１２  高電圧Ｎウェル（ＨＶＮＷ）
６１０  ディープＮウェル
６２０  ＳＴＩ領域
７１０  高電圧Ｐウェル（ＨＶＰＷ）
７１２  Ｎ型埋め込み層（ＮＢＬ）
ＣＧ  制御ゲート領域
ＥＧ  消去ゲート領域
【図１】
2015070261.tif 000003
【図２】
2015070261.tif 000004
【図３】
2015070261.tif 000005
【図４】
2015070261.tif 000006
【図５】
2015070261.tif 000007
【図６】
2015070261.tif 000008
【図７】
2015070261.tif 000009
【図８】
2015070261.tif 000010
【図９】
2015070261.tif 000011