(57)【要約】      （修正有）【課題】熱衝撃が加わった場合でも接触不良が生じ難い電子部品モジュールを提供する。【解決手段】電子部品モジュール１は、素子１０と、当該素子１０とろう付けされる導電性部材２０と、当該導電性部材２０の有する面のうち素子１０に対向し、素子１０の側に開口する凹部６０を有する載置面３０と、を有する。銅板２１における素子１０が半田付けされる面である載置面３０には、当該載置面３０に向けて開口する溝状の窪みが形成される。【選択図】図３
2015095473.tif 000002
【特許請求の範囲】
【請求項１】
素子と、
前記素子とろう付けされる導電性部材と、
前記導電性部材の有する面のうち前記素子に対向し、前記素子の側に開口する凹部を有する載置面と、
を有する電子部品モジュール。
【請求項２】
前記導電性部材における前記凹部が形成された面の裏側の面に、前記素子に対向する面の凹部とは異なるパターンの凹部が形成されている請求項１に記載の電子部品モジュール。
【請求項３】
前記導電性部材は前記素子が実装される基板である請求項１又は２に記載の電子部品モジュール。
【請求項４】
前記載置面の凹部は、絶縁体で埋め戻されている請求項１から３のいずれ一項に記載の電子部品モジュール。
【請求項５】
前記導電性部材は、前記絶縁体で埋め戻された前記凹部を含む前記載置面に導電被膜が形成されている請求項４に記載の電子部品モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、樹脂内に素子が封入された電子部品モジュールに関する。
【背景技術】
【０００２】
従来、回路素子を樹脂内に封止した半導体モジュールが利用されてきた。この種の技術として下記に出展を示す特許文献１及び２に記載のものがある。
【０００３】
特許文献１に記載の半導体モジュールは、回路素子を搭載するための回路パターンが形成されたリードフレームと、回路素子及びリードフレームの回路素子搭載面を覆い、且つ、リードフレームの回路素子非搭載面である下面と同じ高さの下面を有する成形樹脂と、リードフレームの回路素子非搭載面である下面及び成形樹脂の下面を覆うように溶射されるセラミックス絶縁層と、を備えて構成される。
【０００４】
特許文献２に記載の半導体モジュールは、電気絶縁性且つ熱伝導性を有する絶縁層と、当該絶縁層の一面に設けられた金属製のリードフレームとを備えている。リードフレームには素子搭載部がパターニングされ、当該素子搭載部に発熱する回路素子が搭載される。絶縁層の一方の面の側はリードフレーム及び回路素子が樹脂によって封止され、絶縁層の他方の面の側は樹脂から露出させて放熱を行うように構成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−００５６３８号公報
【特許文献２】特開２０１１−０９１２５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び２に記載の技術は、半田を用いて回路素子を銅板やアルミニウム板に接合している。これにより、回路素子と銅板やアルミニウム板とを電気的に接合しつつ、銅板やアルミニウム板の裏面から放熱を行っている。しかしながら、回路素子と銅板やアルミニウム板の基板とは熱膨張係数に差があるので、熱衝撃により半田にクラックが生じることがある。このようなクラックは回路素子の接触不良の原因となってしまう。
【０００７】
本発明の目的は、上記問題に鑑み、熱衝撃が加わった場合でも接触不良が生じ難い電子部品モジュールを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明に係る電子部品モジュールの特徴構成は、素子と、前記素子とろう付けされる導電性部材と、前記導電性部材の有する面のうち前記素子に対向し、前記素子の側に開口する凹部を有する載置面と、を備えている点にある。
【０００９】
このような特徴構成とすれば、載置面に凹部が設けられているので、導電性部材に熱衝撃が加わった場合であっても、導電性部材の面方向の膨張及び収縮を抑制することができる。このため、導電性部材と素子とをろう付けした部分に生じる応力を低減することができるので、ろう付け部分の損傷を防止できる。したがって、素子の接触不良を生じ難くすることが可能となる。
【００１０】
また、前記導電性部材における前記凹部が形成された面の裏側の面に、前記素子に対向する面の凹部とは異なるパターンの凹部が形成されていると好適である。
【００１１】
このような構成とすれば、導電性部材の表面に加え、裏面の熱衝撃による膨張及び収縮も低減することができる。このため、導電性部材全体に亘って熱衝撃による応力の発生を抑えることが可能となる。したがって、素子の接触不良を更に生じ難くすることが可能となる。
【００１２】
また、前記導電性部材は前記素子が実装される基板であると好適である。
【００１３】
このような構成とすれば、基板と素子との固着強度を高めることに利用できる。したがって、製品の信頼性を高めることが可能となる。
【００１４】
また、前記載置面の凹部は、絶縁体で埋め戻されていると好適である。
【００１５】
このような構成とすれば、載置面を平坦にすることができる。したがって、素子を載置面に安定した状態で搭載することが可能となる。
【００１６】
また、前記導電性部材は、前記絶縁体で埋め戻された前記凹部を含む前記載置面に導電被膜が形成されていると好適である。
【００１７】
このような構成とすれば、素子を導電被膜上に搭載することができる。したがって、載置面に搭載する素子と載置される面との接触面積を増加することができるので、ろう付けによる固着強度を高めることが可能となる。
【図面の簡単な説明】
【００１８】
【図１】電子部品モジュールの表側の斜視図である。
【図２】電子部品モジュールが有する素子の接続形態を示す回路図である。
【図３】電子部品モジュールの各部の断面図である。
【図４】基板の表側の斜視図である。
【図５】基板の裏側の斜視図である。
【図６】電子部品モジュールの製造方法を示す図である。
【図７】電子部品モジュールの製造方法を示す図である。
【図８】その他の実施形態に係る凹部のパターンを示す図である。
【図９】その他の実施形態に係る凹部のパターンを示す図である。
【図１０】その他の実施形態に係る凹部のパターンを示す図である。
【図１１】その他の実施形態に係る導電性部材を示す図である。
【発明を実施するための形態】
【００１９】
本発明に係る電子部品モジュールは、熱衝撃が加わった場合でも素子が接触不良を起こさないように構成される。以下、本実施形態の電子部品モジュール１について、詳細に説明する。図１には電子部品モジュール１の表側の斜視図が示される。
【００２０】
本実施形態の電子部品モジュール１は、図１に示されるように本体部２とリード端子３とを有して構成される。本体部２は直方体状に形成される。本体部２は、後述するモールド部４０に相当し、当該モールド部４０には複数の素子１０が内包される。リード端子３は本体部２に内包される素子１０の回路構成に応じた本数だけ備えられ、夫々のリード端子３は本体部２が有する面のうち、互いに対向する２つの面から延出して設けられる。このような電子部品モジュール１は、基板に設けられた貫通孔に挿通できるようにリード端子３が所定の形状にフォーミングされ、所謂基板挿入型の部品（ＤＩＰ部品）として構成される。なお、本体部２の形状は直方体状であるが、特に限定されるものではない。
【００２１】
本実施形態では、モールド部４０にはＨブリッジ回路５０が内包される。このようなＨブリッジ回路５０が図２に示される。Ｈブリッジ回路５０は２つの出力端子（Ｕ相端子及びＶ相端子）を有し、出力電流の流れを、一方の出力端子から他方の出力端子への流れ、又は他方の出力端子から一方の出力端子への流れに切り替える回路である。Ｈブリッジ回路５０は、複数のスイッチング素子を有して構成される。スイッチング素子には、ＦＥＴ（field effect transistor）やＩＧＢＴ（insulated gate bipolar transistor）等を用いることができる。本実施形態では、図２に示されるように、スイッチング素子としてＦＥＴ５１が用いられる。したがって、本発明に係る素子１０は本実施形態ではＦＥＴ５１が相当する。
【００２２】
Ｈブリッジ回路５０は、図２に示されるように直流電源の正極に接続される正電源ラインＰと、直流電源の負極に接続される負電源ラインＮ（例えば接地電位）との間に設けられる。正電源ラインＰと負電源ラインＮとの間には、ハイサイドのＦＥＴ５１ＨとローサイドのＦＥＴ５１Ｌとが直列に接続されたアーム部５２が、２組（５２Ａ、５２Ｂ）設けられる。すなわち、夫々のアーム部５２Ａ、５２Ｂは、正電源ラインＰと負電源ラインＮとの間で並列に接続される。本実施形態では、ＦＥＴ５１はＰ型ＦＥＴが用いられる。
【００２３】
このようなＨブリッジ回路５０は単相モータのＵ相、Ｖ相に対応するステータコイルの夫々に通電するのに利用される。具体的には、アーム部５２ＡにおけるハイサイドのＦＥＴ５１ＨとローサイドのＦＥＴ５１Ｌとの中点（Ｕ相端子）が単相モータのＵ相のステータコイルに接続される。また、アーム部５２ＢにおけるハイサイドのＦＥＴ５１ＨとローサイドのＦＥＴ５１Ｌとの中点（Ｖ相端子）が単相モータのＶ相のステータコイルに接続される。
【００２４】
各アーム部５２Ａ、５２ＢのハイサイドのＦＥＴ５１Ｈのソース端子Ｓは正電源ラインＰに接続され、ドレイン端子Ｄは夫々のアーム部５２Ａ、５２ＢのローサイドのＦＥＴ５１Ｌのソース端子Ｓに接続される。また、各アーム部５２Ａ、５２ＢのローサイドのＦＥＴ５１Ｌのドレイン端子Ｄは、負電源ラインＮに接続される。図２には図示しないが、各ＦＥＴ５１のソース端子Ｓ及びドレイン端子Ｄの間にはダイオードが設けられる。このダイオードは、カソード端子がソース端子Ｓに接続され、アノード端子がドレイン端子Ｄに接続される。
【００２５】
ここで、同一のアーム部５２においてハイサイドのＦＥＴ５１ＨとローサイドのＦＥＴ５１Ｌとが同時にオン状態（導通状態）となると、正電源ラインＰと負電源ラインＮとが短絡状態となるので、ＦＥＴ５１ＨとＦＥＴ５１Ｌとは相補的にオン状態となるように制御される。このような制御は、ＦＥＴ５１ＨとＦＥＴ５１Ｌとの夫々のゲート端子Ｇに制御信号が入力され実現される。
【００２６】
次に、このようなＦＥＴ５１の部品配置について図３を用いて説明する。図３（ａ）は、図１のIIIa−IIIa線における断面図であり、図３（ｂ）は図３（ａ）のIIIb−IIIb線における断面図である。電子部品モジュール１は、素子１０と、導電性部材２０と、載置面３０と、モールド部４０とを備えて構成される。
【００２７】
素子１０は、例えば半田付け等のろう付けを行うことが可能な電極を有する電子部品である。本実施形態ではＨブリッジ回路５０を構成するＦＥＴ５１が相当する。
【００２８】
導電性部材２０は、素子１０とろう付けされる。本実施形態では、導電性部材２０は、素子１０が実装される基板である。具体的には銅板２１が相当する。銅板２１は所定の厚さを有する板状であれば良い。ろう付けとは、接着部材を用いて部品を基材に接着することをいい、例えば半田付けが相当する。基材は、本実施形態では銅板２１である。このため、素子１０は銅板２１に半田付けされる。
【００２９】
載置面３０は、導電性部材２０の有する面のうち素子１０に対向し、素子１０の側に開口する凹部６０を有する。導電性部材２０の有する面のうち素子１０に対向する面とは、本実施形態では銅板２１における素子１０が半田付けされる面である。凹部６０とは、半田付けされる面に対して窪んでいる部位である。このような凹部６０は、銅板２１を貫通することなく切削加工により形成される。本実施形態では、凹部６０は溝状に形成される。素子１０の側に開口するとは、銅板２１における素子１０が半田付けされる面に開口していることを意味する。したがって、銅板２１における素子１０が半田付けされる面である載置面３０には、当該載置面３０に向けて開口する溝状の窪みが形成される。
【００３０】
図４には本実施形態に係る銅板２１の表側からの斜視図が示される。図５には本実施形態に係る銅板２１の裏側からの斜視図が示される。図４及び図５に示されるように、本実施形態の凹部６０は所定の間隔を有する溝で形成される。このため、本実施形態では凹部６０は銅板２１上に碁盤の目のように形成される。凹部６０は、銅板２１を完全に貫通せずに底部を有し、例えば銅板２１の半分の厚さに等しい深さで形成される。
【００３１】
また、本実施形態では、図４及び図５に示されるように、導電性部材２０における凹部６０が形成された面の裏側の面に、素子１０に対向する面の凹部６０とは異なるパターンの凹部６１が形成される。導電性部材２０における凹部６０が形成された面とは、銅板２１の凹部６０が形成された面であり、素子１０が載置される載置面３０となる面である。このような面の裏側の面に凹部６１が形成される。本実施形態では、凹部６１も凹部６０と同様に銅板２１を貫通せず、底部を有する溝で形成される。凹部６０とは異なるパターンの凹部６１とは、凹部６０と凹部６１との夫々の形状が異なっている状態、或いは形状が同じであっても銅板２１における位置が異なっている様態を意味する。したがって、図４及び図５に示されるように、銅板２１を厚さ方向に見て、凹部６０と凹部６１とが交差することはあっても良い。
【００３２】
図３（ｂ）に戻り、載置面３０の凹部６０は、絶縁体８０で埋め戻されている。載置面３０の凹部６０とは、銅板２１における素子１０が載置される側の面に形成された溝である。絶縁体８０とは、例えば樹脂やゴム部材が相当する。もちろん、セラミック等であっても良い。埋め戻されているとは、凹部６０が当該凹部６０が形成されていない面と均一な面となるように埋められていることをいう。したがって、凹部６０が絶縁体８０で埋め戻された載置面３０は平坦な面となる。本実施形態では、このような溝が絶縁体８０で埋め戻されている。
【００３３】
これにより、例えば絶縁体８０が導電性部材２０よりも柔らかい部材である場合に、導電性部材２０が熱衝撃により膨張又は収縮しても絶縁体８０が、膨張や収縮に係る応力を吸収することができる。したがって、導電性部材２０と素子１０との間のろう付けされた部分（半田部分）が剥離したり損傷したりすることを防止できる。一方、例えば絶縁体８０が導電性部材２０よりも固い部材である場合には、導電性部材２０が熱衝撃により膨張又は収縮すると絶縁体８０の間毎に導電性部材２０が膨張又は収縮するので、導電性部材２０全体での応力を低減することができる。したがって、導電性部材２０と素子１０との間のろう付けされた部分（半田部分）が剥離したり損傷したりすることを防止できる。このように、導電性部材２０に凹部６０を設け、当該凹部６０を異種の材料で埋め戻すことによりろう付けした部分の信頼性を向上することが可能となる。
【００３４】
ここで、導電性部材２０は、絶縁体８０で埋め戻された凹部６０を含む載置面３０に導電被膜８１が形成されている。また、本実施形態では導電被膜８１は、凹部６０の側壁部７２にも形成される。導電被膜上に素子１０をろう付けすることができ、当該導電被膜８１を介して素子１０を導電性部材２０の載置面３０に載置することが可能となる。したがって、凹部６０が形成された状態のまま素子１０を載置する場合に比べて、素子１０とのろう付けに寄与する面積が増加することができるので、ろう付けの固着強度を高めることが可能となる。
【００３５】
次に、電子部品モジュール１の製造方法について説明する。まず、図６（ａ）に示されるように、銅板２１の表側の面に凹部６０を形成し、裏側の面に凹部６１を形成する。この際、凹部６０と凹部６１とは互いに異なるパターンで形成される。次に、図６（ｂ）に示されるように、銅板２１の凹部６０が形成された側の面に絶縁体８０が載置（堆積）され、更にこの絶縁体８０上に導体８２が載置（堆積）される。このような導体８２／絶縁体８０／銅板２１の積層構造物を上下方向から加熱しながら押圧し、凹部６０に絶縁体８０を充填し、凹部６０が埋め戻される。
【００３６】
図６（ｃ）に示されるように、電子部品モジュール１に内包する回路構成に応じて、導体８２をパターンニングする。パターンニング後、ＦＥＴ５１を載置する部位を、導体８２の側から銅板２１が露出するように切削加工を施し、凹部７０を形成する。この場合、図６（ｄ）に示されるようにエンドミル９９を用いて切削しても良いし、レーザにより切削しても良い。なお、上述のように凹部６０には絶縁体８０が充填されるので、凹部７０の底部７１では銅板２１と絶縁体８０とが露出される。
【００３７】
次に、図７（ａ）に示されるように、凹部７０の底部７１及び側壁部７２に導電被膜８１が形成される。これにより、凹部７０の底部７１に形成された導電被膜８１と、導体８２とが側壁部７２の導電被膜８１を介して電気的に接続される。
【００３８】
次に、図７（ｂ）に示されるように、底部７１の導電被膜８１上にＦＥＴ５１を載置する。この際、ＦＥＴ５１の裏面のドレイン端子Ｄと導電被膜８１とを例えば半田付けにより電気的に接続する。そして、ＦＥＴ５１のゲート端子Ｇ及びソース端子Ｓの夫々を、導体８２上の所定の位置とワイヤ９５で接続する。
【００３９】
また、図７（ｃ）に示されるように、導体８２の所定の位置にリード端子３がろう付けされる。図７（ｄ）に示されるように、リード端子３を延出させた状態でモールド部４０を構成する。この場合、銅板２１の裏面がモールド部４０から露出するように形成する。これにより、銅板２１の放熱性を高めることができる。このようにして電子部品モジュール１が製造される。なお、この際、銅板２１の裏面の凹部６１にはモールド部４０が注入されても良い。
【００４０】
〔その他の実施形態〕
上記実施形態では、銅板２１に形成される凹部６０及び凹部６１が溝であるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。例えば、図８に示されるように、凹部６０及び凹部６１を円柱状の窪みで形成することも可能である。もちろん、凹部６０及び凹部６１を多角形の窪みで形成することも可能である。
【００４１】
上記実施形態では、銅板２１に形成された凹部６０及び凹部６１が、夫々銅板２１における互いに対向する側面に亘って形成されているように図示した。しかしながら、本発明の適用範囲はこれに限定されるものではない。図９に示されるように、凹部６０及び凹部６１の夫々が、銅板２１の側面（縁部）に到達しないように形成することも可能である。
【００４２】
上記実施形態では、凹部６０と凹部６１とが、夫々同じ形状で形成されているように図示した。しかしながら、本発明の適用範囲はこれに限定されるものではない。すなわち、凹部６０と凹部６１とを異なる形状で形成することも可能である。例えば図１０に示されるように、凹部６０を円柱状に形成し、凹部６１を多角柱状に形成することも可能である。もちろん、凹部６０を多角柱状に形成し、凹部６１を円柱状に形成することも可能である。
【００４３】
上記実施形態では、素子１０がＦＥＴ５１であるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。素子１０としてＦＥＴ５１以外の電子部品を適用することも可能である。また、素子１０は半導体部品以外の部品を適用することも可能である。
【００４４】
上記実施形態では、銅板２１の表側の面に凹部６０が形成され、裏側の面に凹部６１が形成されるとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。銅板２１の表側の面にのみ凹部６０を形成し、裏側の面に凹部６１を形成しないように構成することも可能である。
【００４５】
上記実施形態では、導電性部材２０は素子１０が実装される基板、すなわち銅板２１であるとして説明した。しかしながら、本発明の適用範囲は限定されるものではない。上述したワイヤボンディングに代えて、素子１０がリード端子３や電極パッド７４と例えばクリップボンドにより接続される場合には、当該クリップボンドに用いられるリード８６も導電性部材２０であると考え、図１１に示されるように、リード８６が有する面のうち素子１０に対向する面に、凹部６０を構成することも可能である。このようなリード８６と素子１０とをクリップボンドにより接続することで、素子１０とリード８６との間のろう付けされた部分（例えば半田部）に熱衝撃が加わった場合でも応力を緩和することができる。したがって、素子１０とリード８６との接合信頼性を高めることが可能となる。なお、凹部６０が形成された裏面には、図１１に示されるように凹部６１を形成しても良い。
【００４６】
上記実施形態では、載置面３０の凹部６０が絶縁体８０で埋め戻されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。凹部６０を絶縁体８０で埋めずに構成することも可能である。また、凹部６０を導電体で埋め戻しすることも当然に可能である。
【００４７】
上記実施形態では、導電性部材２０は、絶縁体８０で埋め戻された凹部６０を含む載置面３０に導電被膜８１が形成されているとして説明した。しかしながら、本発明の適用範囲はこれに限定されるものではない。載置面３０に導電被膜８１を形成せずに、直接、導電性部材２０に素子１０をろう付けする構成とすることも可能である。
【００４８】
本発明は、樹脂内に素子が封入された電子部品モジュールに用いることが可能である。
【符号の説明】
【００４９】
１:電子部品モジュール
１０：素子
２０：導電性部材
３０：載置面
６０：凹部
６１：凹部
８０：絶縁体
８１：導電被膜
【図１】
2015095473.tif 000003
【図２】
2015095473.tif 000004
【図３】
2015095473.tif 000005
【図４】
2015095473.tif 000006
【図５】
2015095473.tif 000007
【図６】
2015095473.tif 000008
【図７】
2015095473.tif 000009
【図８】
2015095473.tif 000010
【図９】
2015095473.tif 000011
【図１０】
2015095473.tif 000012
【図１１】
2015095473.tif 000013