(57)【要約】【課題】周波数制御信号を入力する端子の入力インピーダンスを大きくする。【解決手段】周波数可変の発振信号を出力する発振部１と、入力される制御信号の電圧に応じた制御電圧を発生する、ソースフォロワ回路を有する入力部２０と、上記の制御電圧を、発振部１に入力する周波数制御電圧に変換する電圧変換部３０と、制御電圧の変化量に対する周波数制御電圧の変化量である変換率を制御する変換率制御信号を電圧変換部３０に入力する制御部３と、を備える。【選択図】図２
2015095849.tif 000002
【特許請求の範囲】
【請求項１】
周波数可変の発振信号を出力する発振部と、
入力される制御信号の電圧に応じた制御電圧を発生するソースフォロワ回路を有する入力部と、
前記制御電圧を、前記発振部に入力する周波数制御電圧に変換する電圧変換部と、
前記制御電圧の変化量に対する前記周波数制御電圧の変化量である変換率を制御する変換率制御信号を前記電圧変換部に入力する制御部と、
を備える、発振器。
【請求項２】
前記電圧変換部は、
前記制御電圧を分割して複数の分割電圧を発生する複数の抵抗と、
前記変換率制御信号に基づいて、前記複数の分割電圧から前記周波数制御電圧として出力する分割電圧を選択する選択部と、
を有する、
請求項１に記載の発振器。
【請求項３】
前記制御電圧を分割する基準となる基準電圧を発生し、当該基準電圧を前記電圧変換部に入力する基準電圧発生部をさらに備える、
請求項２に記載の発振器。
【請求項４】
ソースフォロワ回路が、デプレッション型ＭＯＳトランジスタにより構成されている、
請求項１から３のいずれか１項に記載の発振器。
【請求項５】
発振回路が出力する発振信号の周波数を制御する周波数制御電圧を生成する電圧発生回路であって、
入力される制御信号の電圧に応じた制御電圧を発生するソースフォロワ回路を有する入力部と、
前記制御電圧を、前記制御電圧の変化量に対する前記周波数制御電圧の変化量である変換率を制御する変換率制御信号に基づいて、前記周波数制御電圧に変換する電圧変換部と、
を備える、電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力する発振信号の周波数が可変の発振器、及び当該発振器を制御する電圧を発生する電圧発生回路に関する。
【背景技術】
【０００２】
従来、外部から入力される周波数制御信号に基づいて発振周波数を変化させることができる電圧制御水晶発振器（以下、ＶＣＸＯという）が知られている。従来のＶＣＸＯにおいては、周波数制御用入力電圧を、接続の切り替えが可能な複数の抵抗で分割することにより、可変電圧を生成する電圧発生回路が設けられている。当該電圧発生回路を備えるＶＣＸＯは、周波数制御用入力電圧に基づいて発振信号の周波数を変化させることができるとともに、周波数制御用入力電圧を分割する複数の抵抗の接続を切り替えることにより、周波数調整感度や周波数オフセットの調節をすることができる（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−９８７５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電気回路で用いられる抵抗からは熱雑音が発生する。抵抗の抵抗値が大きいほど、発生される熱雑音が大きいために、ＶＣＸＯの位相雑音特性が劣化する。従来のＶＣＸＯにおいては、熱雑音の発生を抑制するために、周波数制御用入力電圧が出力する電圧を分割する抵抗分割回路に用いられる抵抗の抵抗値を小さくする必要があった。しかしながら、抵抗分割回路に用いられる抵抗の抵抗値を小さくすると、周波数制御用入力電圧を印加する入力段の入力インピーダンスが小さくなるという問題があった。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、周波数制御信号を入力する端子の入力インピーダンスが高い周波数可変の発振器、及び当該発振器を制御する電圧を発生する電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様に係る発振器は、周波数可変の発振信号を出力する発振部と、入力される制御信号の電圧に応じた制御電圧を発生するソースフォロワ回路を有する入力部と、前記制御電圧を、前記発振部に入力する周波数制御電圧に変換する電圧変換部と、前記制御電圧の変化量に対する前記周波数制御電圧の変化量である変換率を制御する変換率制御信号を前記電圧変換部に入力する制御部と、を備える。
【０００７】
前記電圧変換部は、例えば、前記制御電圧を分割して複数の分割電圧を発生する複数の抵抗と、前記変換率制御信号に基づいて、前記複数の分割電圧から前記周波数制御電圧として出力する分割電圧を選択する選択部と、を有する。
【０００８】
また、上記の発振器は、前記制御電圧を分割する基準となる基準電圧を発生し、当該基準電圧を前記電圧変換部に入力する基準電圧発生部をさらに備えてもよい。上記のソースフォロワ回路が、デプレッション型ＭＯＳトランジスタにより構成されていてもよい。
【０００９】
本発明の第２の態様に係る電圧発生回路は、発振回路が出力する発振信号の周波数を制御する周波数制御電圧を生成する電圧発生回路であって、入力される制御信号の電圧に応じた制御電圧を発生するソースフォロワ回路を有する入力部と、前記制御電圧を、前記制御電圧の変化量に対する前記周波数制御電圧の変化量である変換率を制御する変換率制御信号に基づいて、前記周波数制御電圧に変換する電圧変換部と、を備える。
【発明の効果】
【００１０】
本発明によれば、周波数制御信号を入力する端子の入力インピーダンスを高めることができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る発振器の構成を示す図である。
【図２】第１の実施形態に係る電圧発生回路の構成を示す図である。
【図３】第１制御電圧ＶＣＯＮＴと周波数制御電圧ＶＣＴＲとの関係を示す図である。
【図４】第１制御電圧ＶＣＯＮＴと周波数制御電圧ＶＣＴＲとの関係を示す図である。
【図５】第２の実施形態に係る電圧発生回路の構成を示す図である。
【図６】第１制御電圧ＶＣＯＮＴと周波数制御電圧ＶＣＴＲとの関係を示す図である。
【発明を実施するための形態】
【００１２】
＜第１の実施形態＞
［発振器１００の構成］
図１は、第１の実施形態に係る発振器１００の構成を示す図である。発振器１００は、発振部１と、電圧発生回路２と、制御部３とを備える。また、発振器１００は、発振信号を出力する出力端子１１１と、電圧発生回路２を制御するための第１制御信号を入力する入力端子１２１と、制御部３を制御するための制御信号を入力する入力端子１３１とを備える。
【００１３】
発振部１は、周波数可変の発振信号を出力する発振回路である。発振部１は、水晶振動子１０１、インバータ１０２、インバータ１０３、抵抗１０４、キャパシタ１０５Ａ、キャパシタ１０５Ｂ、抵抗１０６Ａ、抵抗１０６Ｂ、可変容量素子１０７Ａ及び可変容量素子１０７Ｂを有する。
【００１４】
水晶振動子１０１の一端は、キャパシタ１０５Ａ及び可変容量素子１０７Ａを介してグランドに接続されているとともに、インバータ１０２の入力段及び抵抗１０４に接続されている。水晶振動子１０１の他端は、キャパシタ１０５Ｂ及び可変容量素子１０７Ｂを介してグランドに接続されているとともに、インバータ１０２の出力段、インバータ１０３の入力段及び抵抗１０４に接続されている。
【００１５】
キャパシタ１０５Ａ及び可変容量素子１０７Ａの接続点と、キャパシタ１０５Ｂ及び可変容量素子１０７Ｂの接続点との間には、抵抗１０６Ａ及び抵抗１０６Ｂが直列に接続されている。抵抗１０６Ａと抵抗１０６Ｂとの接続点には、電圧発生回路２が接続されている。電圧発生回路２が出力する周波数制御電圧ＶＣＴＲが、抵抗１０６Ａ及び抵抗１０６Ｂを介して可変容量素子１０７Ａ及び可変容量素子１０７Ｂに印加されることにより、可変容量素子１０７Ａ及び可変容量素子１０７Ｂの容量が周波数制御電圧ＶＣＴＲに応じた容量になる。したがって、周波数制御電圧ＶＣＴＲが変化することにより、出力端子１１１から出力される発振信号の周波数も変化する。
【００１６】
電圧発生回路２は、発振部１が出力する発振信号の周波数を制御する周波数制御電圧ＶＣＴＲを発生する。電圧発生回路２は、入力端子１２１から入力される第１制御信号の電圧ＶＣＯＮＴ（以下、第１制御電圧ＶＣＯＮＴという）に基づいて、周波数制御電圧ＶＣＴＲを発生する。電圧発生回路２の詳細については、後述する。
【００１７】
制御部３は、電圧発生回路２が生成する周波数制御電圧ＶＣＴＲを制御する。具体的には、制御部３は、電圧発生回路２の内部で第１制御電圧ＶＣＯＮＴに基づいて生成される制御電圧ＶＣの変化量に対する周波数制御電圧ＶＣＴＲの変化量である変換率を制御する変換率制御信号を電圧変換部３０に入力する。制御部３は、例えば、不揮発性メモリと、論理回路とを有する。制御部３は、入力端子１３１から入力される制御信号に応じて動作する。なお、入力端子１３１は、制御部３の仕様により、複数本の端子が必要な場合もある。
【００１８】
［電圧発生回路２の構成］
図２は、電圧発生回路２の第１の実施形態である電圧発生回路２Ａの構成を示す図である。電圧発生回路２Ａは、入力部２０と、電圧変換部３０と、基準電圧発生部４０とを有する。入力部２０は、入力される第１制御電圧ＶＣＯＮＴに応じた制御電圧ＶＣを発生するソースフォロワ回路を有する。具体的には、入力部２０は、ソースフォロワ回路として機能するトランジスタ２１と、電流負荷として機能するトランジスタ２２とを有する。
【００１９】
トランジスタ２１は、例えば、デプレッション型ＰＭＯＳトランジスタである。トランジスタ２１のドレインはグランドに接続されており、トランジスタ２１のソースはトランジスタ２２のドレインに接続されている。トランジスタ２１のゲートには、第１制御信号が入力される。トランジスタ２１は、ソースフォロワ回路を構成するので、高い入力インピーダンスを有するとともに、第１制御信号の電圧ＶＣＯＮＴに対してほぼ線形にトランジスタ２１のソース電圧が変化する。トランジスタ２１及びトランジスタ２２は、例えば、Ｐ型Ｓｉ基板上に形成されている。
【００２０】
トランジスタ２２のドレインは、トランジスタ２１のソースに接続されており、トランジスタ２２のソース及びゲートは、電源に接続されている。トランジスタ２２は、例えば、デプレッション型ＰＭＯＳトランジスタである。
【００２１】
電圧変換部３０は、入力部２０が発生する制御電圧ＶＣを、発振部１に入力する周波数制御電圧ＶＣＴＲに変換する。具体的には、電圧変換部３０は、制御電圧ＶＣを分割して複数の分割電圧を発生する複数の抵抗３１と、制御部３から入力される変換率制御信号に基づいて、複数の分割電圧から周波数制御電圧ＶＣＴＲとして出力する分割電圧を選択する選択部３２と、を有する。
【００２２】
電圧変換部３０は、トランジスタ２１のソースと基準電圧発生部４０との間に直列接続された複数の抵抗３１（抵抗３１−０から抵抗３１−ｎ、ただし、ｎは整数）を有する。選択部３２は、複数のスイッチ３３（スイッチ３３−０からスイッチ３３−ｎ、ただし、ｎは整数）を有する。スイッチ３３は、例えば、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタにより構成されるアナログスイッチである。スイッチ３３−ｋ（ただし、ｋは０からｎまでの整数）の一端は、抵抗３１−ｋの入力部２０に近い側に接続されている。スイッチ３３−ｋの他端は、他のスイッチ３３と接続されている。また、スイッチ３３−ｋの他端は、他のスイッチ３３とともに、端子１２３を介して発振部１に接続されている。
【００２３】
選択部３２は、制御部３から入力される変換率制御信号ＤＳＧ０〜ＤＳＧｎに基づいて、複数のスイッチ３３のうちから、導通状態にするスイッチ３３を選択する。変換率制御信号ＤＳＧ０〜ＤＳＧｎは、例えば、ｎ＋１階調のデータである。それぞれのスイッチ３３は、変換率制御信号における対応する信号に応じて、導通状態と非導通状態とが切り替わる。例えば、スイッチ３３―ｋは、制御部３から入力されるＤＳＧｋの値が０の場合に非導通状態になり、ＤＳＧｋの値が１の場合に導通状態になる。
【００２４】
複数の抵抗３１は、トランジスタ２１のソース電圧である制御電圧ＶＣと基準電圧発生部４０が出力する基準電圧ＶＲｅｆとの差分電圧であるＶＣ−ＶＲｅｆを分割することにより、複数の分割電圧を発生する。ＶＣがＶＲｅｆより小さい場合、それぞれの抵抗３１の両端の電位差は（ＶＲｅｆ−ＶＣ）／（ｎ＋１）となる。したがって、抵抗３１−ｋの入力部２０に近い側の電圧は、ＶＣ＋ｋ（ＶＲｅｆ−ＶＣ）／（ｎ＋１）である。ＶＣがＶＲｅｆより大きい場合、それぞれの抵抗３１の両端の電位差は（ＶＣ−ＶＲｅｆ）／（ｎ＋１）となる。したがって、抵抗３１−ｋの入力部２０に近い側の電圧は、ＶＣ−ｋ（ＶＣ−ＶＲｅｆ）／（ｎ＋１）である。
【００２５】
それぞれのスイッチ３３の入力部２０側には、抵抗３１により生成された分割電圧が印加される。例えば、スイッチ３３−ｋには、抵抗３１−ｋの入力部２０に近い側の電圧が印加される。その結果、発振部１には、複数の抵抗３１により生成された分割電圧のうち、ＤＳＧ０〜ＤＳＧｎによって導通状態になったスイッチ３３に対応するいずれかの電圧が印加される。すなわち、制御部３が出力する変換率制御信号において、ＤＳＧ０からＤＳＧｎのうちのどの信号を１にするかに応じて、制御電圧ＶＣの変化量に対する周波数制御電圧ＶＣＴＲの変化量である変換率が変化する。
【００２６】
複数の抵抗３１の抵抗値の合計値は、例えば１００ｋΩ未満である。このように、抵抗３１の抵抗値の合計値を１００ｋΩ未満にすることにより、抵抗３１において発生する熱雑音を抑制することができる。
【００２７】
基準電圧発生部４０は、制御電圧ＶＣを分割する基準となる電圧である基準電圧ＶＲｅｆを発生し、電圧変換部３０に入力する。基準電圧発生部４０は、トランジスタ４１と、複数の抵抗４２と、複数のスイッチ４３とを有する。トランジスタ４１は、例えばデプレッション型ＰＭＯＳトランジスタであり、ソースとゲートが電源に接続され、ドレインが抵抗４２−０に接続されている。
【００２８】
複数の抵抗４２（抵抗４２−０から抵抗４２−ｍ、ただし、ｍは整数）は、トランジスタ４１のドレインとグランドとの間に直列に接続されている。基準電圧発生部４０を定電圧源として機能させるために、抵抗４２の抵抗値は抵抗３１の抵抗値よりも十分に小さい値に設定されている。
【００２９】
複数のスイッチ４３（スイッチ４３−０からスイッチ４３−ｍ、ただし、ｍは整数）の一端は、対応する抵抗４２のグランド側に接続されている。複数のスイッチ４３の他端は、互いに接続された状態で、抵抗３１−ｎに接続されている。
【００３０】
基準電圧発生部４０は、制御部３から入力される基準電圧制御信号ＤＳＶ０〜ＤＳＶｍに基づいて、複数のスイッチ４３のうちから、導通状態にするスイッチ４３を選択する。基準電圧制御信号ＤＳＶ０〜ＤＳＶｍは、例えば、ｎ＋１階調のデータである。それぞれのスイッチ４３は、基準電圧制御信号における対応する信号に応じて、導通状態と非導通状態とが切り替わる。例えば、スイッチ４３―ｊ（ただし、ｊは０からｍまでの整数）は、制御部３から入力されるＤＳＶｊの値が０の場合に非導通状態になり、ＤＳＶｊの値が１の場合に導通状態になる。
【００３１】
複数の抵抗４２は、トランジスタ４１のドレイン電圧Ｖｄを分割することにより、複数の分割電圧を発生する。例えば、基準電圧発生部４０が（ｍ＋１）個の抵抗４２を有する場合、それぞれの抵抗４２の両端の電位差はＶｄ／（ｍ＋１）となる。抵抗４２−０のグランドに近い側の電圧は、Ｖｄ−Ｖｄ／（ｍ＋１）であり、抵抗４２−ｊのグランドに近い側の電圧は、Ｖｄ−ｊ・Ｖｄ／（ｍ＋１）である。
【００３２】
それぞれのスイッチ４３の抵抗４２側には、抵抗４２により生成された分割電圧が印加される。例えば、スイッチ４３−ｊには、抵抗４２−ｊのグランドに近い側の電圧が印加される。その結果、電圧変換部３０には、複数の抵抗４２により生成された分割電圧のうち、ＤＳＶ０〜ＤＳＶｍによって導通状態になったスイッチ４３に対応するいずれかの電圧が印加される。すなわち、制御部３が出力する基準電圧制御信号において、ＤＳＶ０からＤＳＶｍのうちのどのビットを１にするかに応じて、基準電圧ＶＲｅｆが変化する。基準電圧ＶＲｅｆは、電源電圧の１／２程度に設定されることが好ましい。
【００３３】
［ＶＣＯＮＴ−ＶＣＴＲの関係の傾きの調整］
図３は、第１制御電圧ＶＣＯＮＴと周波数制御電圧ＶＣＴＲとの関係を示す図である。図３においては、スイッチ３３−０を導通させた場合、スイッチ３３−１を導通させた場合、スイッチ３３−２を導通させた場合、及びスイッチ３３−３を導通させた場合の第１制御電圧ＶＣＯＮＴと周波数制御電圧ＶＣＴＲとの関係を示している。図３においては、第１制御電圧ＶＣＯＮＴを０Ｖから３．３Ｖの間で変化させ、基準電圧ＶＲｅｆを１．６５Ｖとしている。それぞれの関係を示す線（以下、関係線という）が交わる位置において、第１制御電圧ＶＣＯＮＴは基準電圧ＶＲｅｆとほぼ等しい。
【００３４】
制御部３がスイッチ３３−０を導通させた場合、周波数制御電圧ＶＣＴＲは、第１制御電圧ＶＣＯＮＴにほぼ等しくなり、第１制御電圧ＶＣＯＮＴにほぼ比例して周波数制御電圧ＶＣＴＲが増加することがわかる。制御電圧ＶＣが基準電圧ＶＲｅｆより小さい領域において、電圧変換部３０がスイッチ３３−１を導通させた場合の周波数制御電圧ＶＣＴＲは、電圧変換部３０がスイッチ３３−０を導通させた場合の周波数制御電圧ＶＣＴＲよりも抵抗３１−０の両端の電位差に相当する電圧だけ大きくなる。
【００３５】
また、制御電圧ＶＣが基準電圧ＶＲｅｆより大きい領域において、電圧変換部３０がスイッチ３３−１を導通させた場合の周波数制御電圧ＶＣＴＲは、電圧変換部３０がスイッチ３３−０を導通させた場合の周波数制御電圧ＶＣＴＲよりも抵抗３１−０の両端の電位差に相当する電圧だけ小さくなる。その結果、電圧変換部３０がスイッチ３３−１を導通させた場合の関係線の傾きは、電圧変換部３０がスイッチ３３−０を導通させた場合の関係線の傾きよりも小さい。
【００３６】
同様に、電圧変換部３０がスイッチ３３−２を導通させた場合の関係線の傾きは、電圧変換部３０がスイッチ３３−１を導通させた場合の関係線の傾きよりも小さい。また、電圧変換部３０がスイッチ３３−ｋを導通させた場合の関係線の傾きは、電圧変換部３０がスイッチ３３−（ｋ−１）を導通させた場合の関係線の傾きよりも小さい。このように、電圧発生回路２Ａは、制御部３から入力される変換率制御信号ＤＳＧ０〜ＤＳＧｎの値に応じて、周波数制御電圧ＶＣＴＲが基準電圧ＶＲｅｆに等しい位置を中心にして回転するように、関係線の傾きを調整することができる。したがって、発振器１００が電圧発生回路２Ａを備えることにより、入力インピーダンスを高くするとともに、第１制御電圧ＶＣＯＮＴに対する発振信号の周波数調整の感度を調整することができる。
【００３７】
［ＶＣＯＮＴ−ＶＣＴＲの関係のオフセットの調整］
図４は、第１制御電圧ＶＣＯＮＴと周波数制御電圧ＶＣＴＲとの関係を示す図である。図４においては、あるスイッチ３３を導通状態にするとともに、スイッチ４３−０を導通させた場合、スイッチ４３−１を導通させた場合、及びスイッチ４３−２を導通させた場合の第１制御電圧ＶＣＯＮＴと周波数制御電圧ＶＣＴＲとの関係を示している。
【００３８】
スイッチ４３−１が導通状態である場合の基準電圧ＶＲｅｆは、抵抗４２−１における電圧降下により、スイッチ４３−０が導通状態である場合の基準電圧ＶＲｅｆよりも小さい。その結果、スイッチ４３−１が導通状態である場合の周波数制御電圧ＶＣＴＲは、スイッチ４３−０が導通状態である場合の周波数制御電圧ＶＣＴＲよりも低くなっている。
【００３９】
同様に、スイッチ４３−２が導通状態である場合の周波数制御電圧ＶＣＴＲは、スイッチ４３−１が導通状態である場合の周波数制御電圧ＶＣＴＲよりも低くなっている。このように、電圧発生回路２Ａは、制御部３から入力される基準電圧制御信号ＤＳＶ０〜ＤＳＶｍの値に応じて、第１制御電圧ＶＣＯＮＴに対する周波数制御電圧ＶＣＴＲが所定のオフセット値だけ平行移動するように調整することができる。
【００４０】
なお、図４においては、スイッチ４３を切り替えることによりオフセット値を調整する例について説明したが、後述の第２の実施形態に係る図５に示すように、トランジスタ４１のゲートに印加する第４制御信号の電圧Ｖｐ２を制御することによりオフセット値を調整してもよい。Ｖｐ２を制御することにより、基準電圧ＶＲｅｆを変化させることができるので、スイッチ４３を切り替えた場合と同等の効果を得ることができる。
【００４１】
以上のとおり、本実施形態に係る発振器１００によれば、入力部２０がソースフォロワ回路により構成されているので、入力インピーダンスを高くしつつ、熱雑音の発生量が少ない抵抗値の分割抵抗を用いて、周波数制御電圧ＶＣＴＲの周波数調整感度や周波数オフセットを柔軟に制御することができる。また、入力部２０は、トランジスタ２１及びトランジスタ２２により構成されているので、例えば、オペアンプを用いて構成する場合に比べて、集積回路において占める面積を小さくすることもできる。
【００４２】
＜第２の実施形態＞
図５は、第２の実施形態に係る電圧発生回路２Ｂの構成を示す図である。電圧発生回路２Ｂは、入力部２０の代わりに入力部２５が設けられ、基準電圧発生部４０の代わりに基準電圧発生部４５が設けられている点で第１の実施形態に係る電圧発生回路２Ａと異なり、他の点で同じである。入力部２５は、トランジスタ２６及びトランジスタ２７を有する。トランジスタ２６及びトランジスタ２７は、エンハンスメント型ＰＭＯＳトランジスタである。トランジスタ２７のゲートには、第２制御信号の電圧Ｖｐ１が印加される。基準電圧発生部４５は、トランジスタ４６を有する。トランジスタ４６は、エンハンスメント型ＰＭＯＳトランジスタである。トランジスタ４６のゲートには、第４制御信号の電圧Ｖｐ２が印加される。
【００４３】
図６は、第１制御電圧ＶＣＯＮＴと周波数制御電圧ＶＣＴＲとの関係を示す図である。実線は、入力部２０がデプレッション型ＰＭＯＳトランジスタから構成される、第１の実施形態に係る電圧発生回路２Ａの特性であり、破線は、入力部２５がエンハンスメント型ＰＭＯＳトランジスタから構成される、第２の実施形態に係る電圧発生回路２Ｂの特性である。
【００４４】
図６によれば、電圧発生回路２Ｂにおいても、第１制御電圧ＶＣＯＮＴに応じて、周波数制御電圧ＶＣＴＲをほぼ線形に変化することがわかる。しかし、電圧発生回路２Ｂにおいては、第１制御電圧ＶＣＯＮＴが０Ｖの場合に周波数制御電圧ＶＣＴＲが約０．７５Ｖとなっており、関係線の傾きが電圧発生回路２Ａの場合よりも小さい。その結果、電圧発生回路２Ｂの周波数制御電圧ＶＣＴＲの可変範囲は、電圧発生回路２Ａの周波数制御電圧ＶＣＴＲの可変範囲よりも小さい。なお、Ｖｐ１はＶＣＴＲの可変範囲ができるだけ広くなるように調整される。
【００４５】
このように、周波数制御電圧ＶＣＴＲの可変範囲を広くしたい場合には、入力部２５にエンハンスメント型ＰＭＯＳトランジスタを使用するよりも、入力部２０にデプレッション型ＰＭＯＳトランジスタを使用する方が好ましい。デプレッション型ＰＭＯＳは、通常のＬＳＩ製造工程において、ＰＭＯＳのＶｔｈイオン注入工程を増やすことにより実現できる。
【００４６】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４７】
例えば、上記の実施形態においては、ソースフォロワ回路を構成するトランジスタ２１及びトランジスタ２６の電流負荷としてトランジスタ２２及びトランジスタ２７を用いたが、抵抗を電流負荷として用いてもよい。
また、上記の実施形態においては、Ｐ型Ｓｉ基板にデプレッション型ＰＭＯＳトランジスタが形成されている場合について説明したが、Ｎ型Ｓｉ基板にデプレッション型ＮＭＯＳトランジスタを形成することによっても、同様の効果を得ることができる。
【符号の説明】
【００４８】
１・・・発振部、２・・・電圧発生回路、３・・・制御部、２０・・・入力部、２１・・・トランジスタ、２２・・・トランジスタ、２５・・・入力部、２６・・・トランジスタ、２７・・・トランジスタ、３０・・・電圧変換部、３１・・・抵抗、３２・・・選択部、３３・・・スイッチ、４０・・・基準電圧発生部、４１・・・トランジスタ、４２・・・抵抗、４３・・・スイッチ、４５・・・基準電圧発生部、４６・・・トランジスタ、１００・・・発振器、１０１・・・水晶振動子、１０２・・・インバータ、１０３・・・インバータ、１０４・・・抵抗、１０５・・・キャパシタ、１０６・・・抵抗、１０７・・・可変容量素子、１１１・・・出力端子、１２１・・・入力端子、１２３・・・端子、１２４・・・入力端子、１３１・・・入力端子
【図１】
2015095849.tif 000003
【図２】
2015095849.tif 000004
【図３】
2015095849.tif 000005
【図４】
2015095849.tif 000006
【図５】
2015095849.tif 000007
【図６】
2015095849.tif 000008