(57)【要約】【課題】出力側に高いコモンモード電圧が発生することを抑制することが可能な電力変換装置を提供する。【解決手段】本発明の一実施形態に係る電力変換装置１は、高電圧側入力端子ＴＩＨ及び低電圧側入力端子ＴＩＬと、第１及び第２の出力端子ＴＯ１，ＴＯ２と、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に入力される直流電力を変換して第１及び第２の出力端子ＴＯ１，ＴＯ２の間に交流電力を生成する電力変換回路１０と、第１及び第２の出力端子ＴＯ１，ＴＯ２の間に発生するコモンモード電圧の反転電圧を生成し、反転電圧を低電圧側入力端子ＴＩＬに入力する反転電圧生成回路３０とを備える。【選択図】図１
2015006093.tif 000002
【特許請求の範囲】
【請求項１】
高電圧側入力端子及び低電圧側入力端子と、
第１及び第２の出力端子と、
前記高電圧側入力端子と前記低電圧側入力端子との間に入力される直流電力を変換して前記第１及び第２の出力端子の間に交流電力を生成する電力変換回路と、
前記第１及び第２の出力端子の間に発生するコモンモード電圧の反転電圧を生成し、前記反転電圧を前記低電圧側入力端子に入力する反転電圧生成回路と、
を備える、電力変換装置。
【請求項２】
前記電力変換回路は、
前記高電圧側入力端子と前記低電圧側入力端子との間に順に直列に接続されており、中間ノードが前記第１の出力端子に接続されている第１及び第２のスイッチング素子と、
前記高電圧側入力端子と前記低電圧側入力端子との間に順に直列に接続されており、中間ノードが前記第２の出力端子に接続されている第３及び第４のスイッチング素子と、
を備え、
前記第１及び第４のスイッチング素子の組と前記第２及び第３のスイッチング素子の組とを交互にオン状態とすることによって、前記高電圧側入力端子と前記低電圧側入力端子との間に入力される直流電力を変換して前記第１及び第２の出力端子の間に交流電力を生成するブリッジ型の電力変換回路であって、
前記第１及び第３のスイッチング素子の組と前記第２及び第４のスイッチング素子の組とのうちの何れか一方の組を他方の組よりも高い周波数でスイッチング制御する、
請求項１に記載の電力変換装置。
【請求項３】
前記反転電圧生成回路は、前記第１及び第２の出力端子の間に発生するコモンモード電圧を反転することによって、前記反転電圧を生成する、
請求項１又は２に記載の電力変換装置。
【請求項４】
前記反転電圧生成回路は、前記第１及び第２の出力端子の間に発生するコモンモード電圧とは独立に前記コモンモード電圧を生成し、前記コモンモード電圧を反転することによって前記反転電圧を生成する、
請求項１又は２に記載の電力変換装置。
【請求項５】
前記反転電圧生成回路は、前記電力変換回路と同一の構成を含む、
請求項４に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電力を交流電力に変換する電力変換装置に関するものである。
【背景技術】
【０００２】
直流電力を交流電力に変換する電力変換回路として、ブリッジ型のインバータが広く知られている。非特許文献１には、この種のブリッジ型のインバータが開示されている。
【０００３】
ブリッジインバータは、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続された第１及び第２のスイッチング素子と、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続された第３及び第４のスイッチング素子とを備える。このブリッジインバータは、第１及び第４のスイッチング素子の組と第２及び第３のスイッチング素子の組とを交互にオン状態とすることによって、第１及び第２のスイッチング素子の中間ノードと、第３及び第４のスイッチング素子の中間ノードとの間に交流電力を生成する（例えば、図６、９）。
【０００４】
また、非特許文献１には、各組のスイッチング素子がオン状態である期間に、パルス幅変調（PulseWidth Modulation：ＰＷＭ）方式を用いてスイッチング制御を行うブリッジ型のインバータも開示されている（例えば、図１３）。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】今井考二、「パワーエレクトロニクスハンドブック」、株式会社Ｒ＆Ｄプランニング、２００２年２月、ｐ３２８−ｐ３３７
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、この種のブリッジ型の電力変換回路では、４個のスイッチング素子が必要であり、全てのスイッチング素子を同じ周波数でスイッチング制御している。したがって、全てのスイッチング素子に、比較的に高速動作が可能なスイッチング素子を用いる必要があり、低価格化が困難であった。
【０００７】
この点に関し、本願発明者らは、例えば、ブリッジインバータにおいて、下アーム側の第２及び第４のスイッチング素子を上アーム側の第１及び第３のスイッチング素子よりも高い周波数でスイッチング制御することを考案している。これによれば、上アーム側のスイッチング素子として比較的に動作速度が遅く低価格なスイッチング素子を用いることができ、電力変換回路の低価格化が可能となる。
【０００８】
しかしながら、本願発明者らは、下アーム側のスイッチング素子を上アーム側のスイッチング素子よりも高い周波数でスイッチング制御すると、出力側（負荷側）に高いコモンモード電圧が発生してしまうという知見を得た。また、上アーム側のスイッチング素子を下アーム側のスイッチング素子よりも高い周波数でスイッチング制御しても、出力側（負荷側）に高いコモンモード電圧が発生してしまう。
【０００９】
そこで、本発明は、出力側に高いコモンモード電圧が発生することを抑制することが可能な電力変換装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の電力変換装置は、高電圧側入力端子及び低電圧側入力端子と、第１及び第２の出力端子と、高電圧側入力端子と低電圧側入力端子との間に入力される直流電力を変換して第１及び第２の出力端子の間に交流電力を生成する電力変換回路と、第１及び第２の出力端子の間に発生するコモンモード電圧の反転電圧を生成し、反転電圧を低電圧側入力端子に入力する反転電圧生成回路とを備える。
【００１１】
この電力変換装置によれば、反転電圧生成回路によって、出力側に発生するコモンモード電圧の反転電圧を生成し、この反転電圧を低電圧側入力端子に入力するので、出力側に高いコモンモード電圧が発生することを抑制することができる。
【００１２】
上記した電力変換回路は、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第１の出力端子に接続されている第１及び第２のスイッチング素子と、高電圧側入力端子と低電圧側入力端子との間に順に直列に接続されており、中間ノードが第２の出力端子に接続されている第３及び第４のスイッチング素子とを備え、第１及び第４のスイッチング素子の組と第２及び第３のスイッチング素子の組とを交互にオン状態とすることによって、高電圧側入力端子と低電圧側入力端子との間に入力される直流電力を変換して第１及び第２の出力端子の間に交流電力を生成するブリッジ型の電力変換回路であって、第１及び第３のスイッチング素子の組と第２及び第４のスイッチング素子の組とのうちの何れか一方の組を他方の組よりも高い周波数でスイッチング制御してもよい。
【００１３】
この電力変換回路によれば、第１及び第３のスイッチング素子の組と第２及び第４のスイッチング素子の組とのうちの何れか一方の組を他方の組よりも高い周波数でスイッチング制御することにより、他方の組のスイッチング素子として比較的に動作速度が遅く低価格なスイッチング素子を用いることができる。したがって、この電力変換回路によれば、低価格化が可能となる。
【００１４】
また、上記した反転電圧生成回路は、第１及び第２の出力端子の間に発生するコモンモード電圧を反転することによって、反転電圧を生成してもよいし、あるいは、第１及び第２の出力端子の間に発生するコモンモード電圧とは独立にコモンモード電圧を生成し、コモンモード電圧を反転することによって反転電圧を生成してもよい。また、上記した反転電圧生成回路は、電力変換回路と同一の構成を含んでいてもよい。
【００１５】
ところで、ブリッジ型の回路におけるスイッチング素子として、ＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor Field EffectTransistor）が用いられることがある。すなわち、上アーム側の第１及び第３のスイッチング素子としてＰＭＯＳＦＥＴ（P-channel Metal Oxide Semiconductor Field Effect Transistor）が用いられ、下アーム側の第２及び第４のスイッチング素子としてＮＭＯＳＦＥＴ（N-channel Metal Oxide Semiconductor Field Effect Transistor）が用いられることがある。ＣＭＯＳＦＥＴでは、クロック信号による駆動が容易であるという利点を有する反面、ＰＭＯＳＦＥＴはＮＭＯＳＦＥＴと比較して動作速度が遅い傾向があり、スイッチング制御の高速化が困難であるという問題点を有する。
【００１６】
そこで、上記した電力変換回路では、第２及び第４のスイッチング素子の組を第１及び第３のスイッチング素子の組よりも高い周波数でスイッチング制御してもよい。
【００１７】
これによれば、下アーム側の第２及び第４のスイッチング素子を上アーム側の第１及び第３のスイッチング素子よりも高い周波数でスイッチング制御するので、スイッチング素子としてＣＭＯＳＦＥＴを用いる場合に好適であり、スイッチング制御の高速性とスイッチング素子の駆動容易性との両方を得ることが可能となる。
【００１８】
また、上記した電力変換回路では、第１及び第４のスイッチング素子の組をオン状態とする交流電力の半周期の期間では、第１のスイッチング素子をオン状態とするとともに、パルス幅変調方式を用いて第４のスイッチング素子をスイッチング制御し、第２及び第３のスイッチング素子の組をオン状態とする交流電力の他の半周期の期間では、第３のスイッチング素子をオン状態とするとともに、パルス幅変調方式を用いて第２のスイッチング素子をスイッチング制御してもよい。
【００１９】
また、上記した電力変換回路では、第１及び第４のスイッチング素子の組をオン状態とする交流電力の半周期の期間では、パルス幅変調方式を用いて第１のスイッチング素子をスイッチング制御するとともに、パルス幅変調方式を用いて第１のスイッチング素子のスイッチング周波数の２倍以上の周波数で第４のスイッチング素子をスイッチング制御し、第２及び第３のスイッチング素子の組をオン状態とする交流電力の他の半周期の期間では、パルス幅変調方式を用いて第３のスイッチング素子をスイッチング制御するとともに、パルス幅変調方式を用いて第３のスイッチング素子のスイッチング周波数の２倍以上の周波数で第２のスイッチング素子をスイッチング制御してもよい。
【発明の効果】
【００２０】
本発明によれば、出力側に高いコモンモード電圧が発生することを抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１及び第２の実施形態に係る電力変換装置を示す回路図である。
【図２】図１に示す第１の実施形態の電力変換装置を詳細に示す回路図である。
【図３】第１のスイッチング素子がｏｎ状態である期間におけるインバータ（電力変換回路）の等価回路を示す図である。
【図４】第３のスイッチング素子がｏｎ状態である期間におけるインバータの等価回路を示す図である。
【図５】第１のスイッチング素子がｏｎ状態である期間におけるインバータの出力電圧を示す図である。
【図６】インバータの出力交流電圧を示す図である。
【図７】インバータ１０単体のシミュレーション回路図である。
【図８】図７のシミュレーション結果であり、（ａ）出力交流電圧及び出力コモンモード電圧、及び、（ｂ）拡大した出力コモンモード電圧である。
【図９】図７の出力側の各部電圧の原理図であり、（ａ）第１及び第２の出力端子それぞれの電圧、及び、（ｂ）出力交流電圧及び出力コモンモード電圧である。
【図１０】第１の実施形態の電力変換装置のシミュレーション回路図である。
【図１１】図１０のシミュレーション結果であり、（ａ）出力交流電圧及び出力コモンモード電圧、及び、（ｂ）拡大した出力コモンモード電圧である。
【図１２】図１０の出力側の各部電圧の原理図であり、（ａ）第１及び第２の出力端子それぞれの電圧、及び、（ｂ）出力交流電圧及び出力コモンモード電圧である。
【図１３】図１に示す第２の実施形態の電力変換装置を詳細に示す回路図である。
【図１４】第２の実施形態の電力変換装置のシミュレーション回路図である。
【図１５】図１４のシミュレーション結果であり、（ａ）出力交流電圧及び出力コモンモード電圧、及び、（ｂ）拡大した出力コモンモード電圧である。
【図１６】図１４の出力側の各部電圧の原理図であり、（ａ）第１及び第２の出力端子それぞれの電圧、及び、（ｂ）出力交流電圧及び出力コモンモード電圧である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
［第１の実施形態］
【００２３】
図１及び図２は、本発明の第１の実施形態に係る電力変換装置を示す回路図である。第１の実施形態の電力変換装置１は、高電圧側入力端子ＴＩＨ及び低電圧側入力端子ＴＩＬと、第１及び第２の出力端子ＴＯ１，ＴＯ２と、単相フルブリッジ型のインバータ（電力変換回路）１０と、反転電圧生成回路３０とを備えている。なお、図１及び図２では、第１及び第２の出力端子ＴＯ１，ＴＯ２間に、負荷ＲＬ１，ＲＬ２（例えば、各抵抗値５０Ω）が直列に接続されており、負荷ＲＬ１と負荷ＲＬ２との間の接続点の電圧であって、グランドを基準とした電圧をコモンモード電圧ＶＣＭという。
【００２４】
インバータ１０は、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に入力される直流電力を変換して第１及び第２の出力端子ＴＯ１，ＴＯ２の間に単相交流電力を生成する。インバータ１０は、第１〜第４のスイッチング素子１１〜１４と、制御回路２０とを備える。
【００２５】
第１及び第２のスイッチング素子１１，１２は、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に順に直列に接続されており、これらの中間ノードが第１の出力端子ＴＯ１に接続されている。例えば、上アーム側の第１のスイッチング素子１１はＰＭＯＳＦＥＴであり、下アーム側の第２のスイッチング素子１２はＮＭＯＳＦＥＴである。
【００２６】
より具体的には、第１のスイッチング素子１１のソース端子は高電圧側入力端子ＴＩＨに接続されており、ドレイン端子は第２のスイッチング素子１２のドレイン端子に接続されている。第２のスイッチング素子１２のソース端子は低電圧側入力端子ＴＩＬに接続されている。第１及び第２のスイッチング素子１１，１２のドレイン端子は第１の出力端子ＴＯ１に接続されている。第１及び第２のスイッチング素子１１，１２のゲート端子は制御回路２０に接続されている。
【００２７】
同様に、第３及び第４のスイッチング素子１３，１４は、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に順に直列に接続されており、これらの中間ノードが第２の出力端子ＴＯ２に接続されている。例えば、上アーム側の第３のスイッチング素子１３はＰＭＯＳＦＥＴであり、下アーム側の第４のスイッチング素子１４はＮＭＯＳＦＥＴである。
【００２８】
より具体的には、第３のスイッチング素子１３のソース端子は高電圧側入力端子ＴＩＨに接続されており、ドレイン端子は第４のスイッチング素子１４のドレイン端子に接続されている。第４のスイッチング素子１４のソース端子は低電圧側入力端子ＴＩＬに接続されている。第３及び第４のスイッチング素子１３，１４のドレイン端子は第２の出力端子ＴＯ２に接続されている。第３及び第４のスイッチング素子１３，１４のゲート端子は制御回路２０に接続されている。
【００２９】
制御回路２０は、第１〜第４のスイッチング素子１１〜１４のスイッチング制御を行う。具体的には、制御回路２０は、第１及び第４のスイッチング素子１１，１４の組と、第２及び第３のスイッチング素子１２，１３の組とを交互にオン状態とすることによって、高電圧側入力端子ＴＩＨと低電圧側入力端子ＴＩＬとの間に入力される直流電力を変換して第１及び第２の出力端子ＴＯ１，ＴＯ２の間に単相交流電力を生成する。
【００３０】
より具体的には、制御回路２０は、第１及び第４のスイッチング素子１１，１４の組をオン状態とする出力単相交流電力の半周期の期間では、第１のスイッチング素子１１をオン状態とするとともに、パルス幅変調（Pulse Width Modulation：ＰＷＭ）方式を用いて第４のスイッチング素子１４をスイッチング制御する。また、制御回路２０は、第２及び第３のスイッチング素子１２，１３の組をオン状態とする出力単相交流電力の他の半周期の期間では、第３のスイッチング素子１３をオン状態とするとともに、ＰＷＭ方式を用いて第２のスイッチング素子１２をスイッチング制御する。
【００３１】
すなわち、制御回路２０は、上アーム側の第１及び第３のスイッチング素子１１，１３を出力交流電力の周波数でスイッチング制御し、下アーム側の第２及び第４のスイッチング素子１２，１４を、ＰＷＭ方式を用いて、第１及び第３のスイッチング素子１１，１３よりも高い周波数でスイッチング制御する。
【００３２】
次に、反転電圧生成回路３０は、第１及び第２の出力端子ＴＯ１，ＴＯ２の間に発生するコモンモード電圧の反転電圧ＶＩＮＶを生成し、この反転電圧ＶＩＮＶを低電圧側入力端子ＴＩＬに入力する。より具体的には、反転電圧生成回路３０は、インバータ１０と同一の回路構成（第１〜第４のスイッチング素子１１〜１４、及び、制御回路２０）と、インバータ１０の出力間に直列に接続された抵抗素子３１，３２と、反転増幅器３３とを備えており、第１及び第２の出力端子ＴＯ１，ＴＯ２の間に発生するコモンモード電圧ＶＣＭとは独立に、このコモンモード電圧ＶＣＭに相当する（略同等の）コモンモード電圧ＶＣＭ２を生成する。そして、反転電圧生成回路３０は、このコモンモード電圧ＶＣＭ２を反転することによって反転電圧ＶＩＮＶを生成し、この反転電圧ＶＩＮＶを低電圧側入力端子ＴＩＬとグランドとの間に加える。抵抗素子３１，３２の抵抗値は、１ＭΩ程度であればよい。
【００３３】
次に、インバータ１０の動作を説明する。例えば、第１のスイッチング素子１１と第３のスイッチング素子１３とを低速（例えば、周波数６０Ｈｚ）で交互にｏｎ／ｏｆｆ制御することとする。そして、第１のスイッチング素子１１がｏｎ状態である期間に、第４のスイッチング素子１４を高速（例えば、１２０ｋＨｚ）でＰＷＭ制御し、第３のスイッチング素子１３がｏｎ状態である期間に、第２のスイッチング素子１２を高速（例えば、１２０ｋＨｚ）でＰＷＭ制御する。
【００３４】
図３は、第１のスイッチング素子１１がｏｎ状態である期間におけるインバータ１０の等価回路を示す図であり、図４は、第３のスイッチング素子１３がｏｎ状態である期間におけるインバータ１０の等価回路を示す図である。図３及び図４には、以下の動作説明を容易にするために、第１及び第２の出力端子ＴＯ１，ＴＯ２の間に平滑用コンデンサ（容量値Ｃ）を接続しているものとする。また、第１及び第２の出力端子ＴＯ１，ＴＯ２の間に抵抗負荷（抵抗値Ｒ）を接続しているものとする。なお、図３及び図４中のｉＳは、第１及び第３のスイッチング素子１１，１３それぞれの飽和電流値である。
【００３５】
また、図５は、第１のスイッチング素子１１がｏｎ状態である期間におけるインバータ１０の出力電圧を示す図である。図５では、第４のスイッチング素子１４がｏｆｆ状態からｏｎ状態へ切り替わる時刻を原点と、ｏｆｆ時間をｔ１、ｏｎ時間をｔ２としている。すなわち、ｏｎ−ｏｆｆのスイッチングの１周期はｔ１＋ｔ２となる。
【００３６】
また、図６は、インバータ１０の出力電圧を示す図である。図６には、第１〜第４のスイッチング素子１１〜１４のｏｎ状態−ｏｆｆ状態も示されている。
【００３７】
まず、図３及び図６に示すように、第１のスイッチング素子１１がｏｎ状態である期間では、第２及び第３のスイッチング素子１２，１３はｏｆｆ状態に保持される。そして、第４のスイッチング素子１４が、例えば１２０ｋＨｚでＰＷＭ制御される。
【００３８】
インバータ１０の出力電圧ｖ（ｔ）を時刻ｔの関数とすると、キルヒホッフの電流方程式に基づいて、第４のスイッチング素子１４がｏｆｆの期間では下式（１）が得られ、第４のスイッチング素子１４がｏｎの期間では下式（２）が得られる。
【数１】
2015006093.tif 000003
ここで、上記したように、Ｃは平滑用コンデンサの容量値であり、Ｒは抵抗負荷の抵抗値であり、ｉＳは第１のスイッチング素子１１の飽和電流値である。
【００３９】
上式（１），（２）は１段線形常微分方程式であり、上式（１）の一般解は下式（３）のように求められ、上式（２）の一般解は下式（４）のように求められる。
【数２】
2015006093.tif 000004
ここで、σは、電圧減衰定数、すなわちＣＲ時定数の逆数１／ＣＲであり、ｖ０及びｖ１は、以下に述べる時間軸上の電圧連続条件から定まる積分定数である。
【００４０】
図５に示すように、第４のスイッチング素子１４がｏｆｆ状態からｏｎ状態へ切り替わる時刻ｔ＝０において、出力電圧ｖ（ｔ）が連続であるとすると、上式（３），（４）より下式（５）が得られる。
【数３】
2015006093.tif 000005
【００４１】
また、図５に示すように、第４のスイッチング素子１４のｏｆｆ状態の一期間とｏｎ状態の一期間とを一周期として、出力電圧ｖ（ｔ）が周期的に連続であるとすると、すなわちｖ（−ｔ１）＝ｖ（ｔ２）とすると、上式（３），（４）より下式（６）が得られる。
【数４】
2015006093.tif 000006
【００４２】
上式（５），（６）を２元連立方程式としてｖ０及びｖ１を求めると、下式（７），（８）が得られる。
【数５】
2015006093.tif 000007
【００４３】
上式（７），（８）を上式（３），（４）にそれぞれ代入すると、第４のスイッチング素子１４がｏｆｆの期間では下式（９）が得られ、第４のスイッチング素子１４がｏｎの期間では下式（１０）が得られる。
【数６】
2015006093.tif 000008
【００４４】
ここで、時刻ｔ＝ｔ２における出力電圧をｖ２とすると、上式（１０）より下式（１１）が得られる。
【数７】
2015006093.tif 000009
【００４５】
これらの上式（９），（１０），（１１）より、図５に示す出力電圧ｖ（ｔ）が求まる。
【００４６】
ここで、平滑用コンデンサの容量値Ｃを大きくすると、その時定数は第４のスイッチング素子のｏｎ／ｏｆｆスイッチングの１周期ｔ１＋ｔ２よりも十分長くなり、下式（１２）のように近似される。
【数８】
2015006093.tif 000010
すると、近似公式ｅｘ＝１＋ｘを用いて、下式のように近似される。
【数９】
2015006093.tif 000011
【００４７】
これらを上式（９）、（１０）に適用すると、第４のスイッチング素子１４がｏｆｆの期間では下式（１３）が得られ、第４のスイッチング素子１４がｏｎの期間では下式（１４）が得られる。
【数１０】
2015006093.tif 000012
すなわち、三角波形状の出力電圧が得られることとなる。この三角波形状の出力電圧の底値ｖ（０）と頂値ｖ（ｔ２）は、下式のように求められる。
【数１１】
2015006093.tif 000013
【００４８】
そして、平滑用コンデンサの容量値Ｃを更に大きくすると、σは０に近似されるので、出力電圧波形は、下式のように一定の直流値に漸近することとなる。
【数１２】
2015006093.tif 000014
ここで、係数ρ＝ｔ２／（ｔ１＋ｔ２）は、第４のスイッチング素子１４のｏｎ／ｏｆｆスイッチングの１周期に対するｏｎ期間の割合であり、スイッチングのデューティ比と呼ばれている。これより、第４のスイッチング１４のデューティ比を制御することにより、所望の出力電圧が得られることとなる。
【００４９】
次に、図４及び図６に示すように、第３のスイッチング素子１３がｏｎ状態である期間では、第１及び第４のスイッチング素子１１，１４はｏｆｆ状態に保持される。そして、第２のスイッチング素子１２が、例えば１２０ｋＨｚでＰＷＭ制御される。この第３のスイッチング素子１３がｏｎ状態である期間での出力電圧波形は、上記した第１のスイッチング素子１１がｏｎ状態である期間での出力電圧波形と逆極性となる。
【００５０】
そして、第１のスイッチング素子１１と第３のスイッチング素子１３とを例えば６０Ｈｚで交互にｏｎ／ｏｆｆ制御すると、図６に示すように６０Ｈｚの交流電圧が得られる。なお、図６に示すように、第２及び第４のスイッチング素子１２，１４のＰＷＭ制御において、上記したデューティ比ρを時間的に変化させることにより、正弦波状の交流電圧が得られることとなる。
【００５１】
このように、インバータ（電力変換回路）１０によれば、下アーム側の第２及び第４のスイッチング素子１２，１４を上アーム側の第１及び第３のスイッチング素子１１，１３よりも高い周波数でスイッチング制御することにより、上アーム側の第１及び第３のスイッチング素子１１，１３として比較的に動作速度が遅く低価格なスイッチング素子を用いることができる。更に、上アーム側の第１及び第３のスイッチング素子１１，１３の駆動回路として比較的に動作速度が遅く低価格な構成を用いることができる。したがって、インバータ１０によれば、低価格化が可能となる。
【００５２】
ところで、ブリッジ型の回路におけるスイッチング素子として、ＣＭＯＳＦＥＴが用いられる場合、クロック信号による駆動が容易であるという利点を有する。しかしながら、上アーム側のＰＭＯＳＦＥＴは、下アーム側のＮＭＯＳＦＥＴと比較して動作速度が遅い傾向があり、ＰＷＭ方式を用いたスイッチング制御の高速化が困難であるという問題点を有する。
【００５３】
この問題点に関し、上アーム側のスイッチング素子もＮＭＯＳＦＥＴで構成することが考えられる。この場合、ＮＭＯＳＦＥＴによるスイッチング制御の高速化が容易であるという利点を有する。しかしながら、上アーム側のＮＭＯＳＦＥＴの駆動回路にフォトカプラなどの絶縁デバイスが必要となり、スイッチング素子の駆動容易性が損なわれ、また低価格化も困難であるという問題点を有する。
【００５４】
しかしながら、インバータ１０によれば、スイッチング素子としてＣＭＯＳＦＥＴを用いる場合に好適であり、スイッチング制御の高速性、スイッチング素子の駆動容易性、及び、低価格性を得ることが可能となる。
【００５５】
次に、インバータ１０の出力側のコモンモード電圧について説明する。図７は、インバータ１０単体のシミュレーション回路図であり、図８は、そのシミュレーション結果である。図８（ａ）には、出力交流電圧ＶＤＩＦ及び出力コモンモード電圧ＶＣＭが示されており、図８（ｂ）には、出力コモンモード電圧ＶＣＭが拡大して示されている。また、図９は、出力側の各部電圧の原理図であり、図９（ａ）には、第１及び第２の出力端子ＴＯ１，ＴＯ２それぞれの電圧Ｖ３，Ｖ４が示されており、図９（ｂ）には、第１及び第２の出力端子ＴＯ１，ＴＯ２の間における出力交流電圧ＶＤＩＦ及び出力コモンモード電圧ＶＣＭが示されている。
【００５６】
一方、図１０は、第１の実施形態の電力変換装置１のシミュレーション回路図であり、図１１は、そのシミュレーション結果である。図１１（ａ）には、出力交流電圧ＶＤＩＦ及び出力コモンモード電圧ＶＣＭが示されており、図１１（ｂ）には、出力コモンモード電圧ＶＣＭが拡大して示されている。また、図１２は、出力側の各部電圧の原理図であり、図１２（ａ）には、第１及び第２の出力端子ＴＯ１，ＴＯ２それぞれの電圧Ｖ３，Ｖ４が示されており、図１２（ｂ）には、第１及び第２の出力端子ＴＯ１，ＴＯ２の間における出力交流電圧ＶＤＩＦ及び出力コモンモード電圧ＶＣＭが示されている。
【００５７】
なお、シミュレーション条件は、以下のとおりである。
入力直流電圧ＶＤＤ＝４００Ｖ、
上アーム側の第１及び第３のスイッチング素子のスイッチング周波数ｆ＝５０Ｈｚ、
下アーム側の第２及び第４のスイッチング素子のスイッチング周波数ｆ＝１００ｋＨｚ、
第２及び第４のスイッチング素子のオン時のＰＷＭ制御のデューティ比Ｄ＝０〜５０％、
平滑用コンデンサの容量値Ｃ＝５μＦ、
負荷ＲＬ１，ＲＬ２の抵抗値Ｒ＝５０Ω、
コモンモード電圧モニタ用抵抗素子Ｒ１，Ｒ２の抵抗値Ｒ＝１ＭΩ。
【００５８】
また、図９及び図１２における出力交流電圧ＶＤＩＦ及び出力コモンモード電圧ＶＣＭは、以下の原理に基づいて求められる。
ＶＤＩＦ＝Ｖ３−Ｖ４
ＶＣＭ＝（Ｖ３＋Ｖ４）／２
【００５９】
図８及び図９に示すように、インバータ１０単体では、下アーム側のスイッチング素子１２，１４を上アーム側のスイッチング素子１１，１３よりも高い周波数でスイッチング制御すると、出力側（負荷側）に高いコモンモード電圧ＶＣＭが発生してしまう。
【００６０】
一方、第１の実施形態の電力変換装置１によれば、図１１，１２に示すように、反転電圧生成回路３０によって、出力側に発生するコモンモード電圧ＶＣＭとは独立に、このコモンモード電圧ＶＣＭに相当する（略同等の）コモンモード電圧ＶＣＭ２を生成し、このコモンモード電圧ＶＣＭ２を反転することによって反転電圧ＶＩＮＶを生成し、この反転電圧ＶＩＮＶを低電圧側入力端子ＴＩＬに入力するので、出力側に高いコモンモード電圧ＶＣＭが発生することを抑制することができる。
［第２の実施形態］
【００６１】
図１及び図１３は、本発明の第２の実施形態に係る電力変換装置を示す回路図である。第２の実施形態の電力変換装置１Ａは、電力変換装置１において反転電圧生成回路３０に代えて反転電圧生成回路３０Ａを備える構成で第１の実施形態と異なっている。
【００６２】
反転電圧生成回路３０Ａは、第１及び第２の出力端子ＴＯ１，ＴＯ２の間に直列に接続された抵抗素子３１，３２と、反転増幅器（例えば、オペアンプ：利得１０００倍）３３とを備えており、第１及び第２の出力端子ＴＯ１，ＴＯ２の間に発生するコモンモード電圧ＶＣＭそのものを反転することによって反転電圧ＶＩＮＶを生成する。
【００６３】
図１４は、第２の実施形態の電力変換装置１Ａのシミュレーション回路図であり、図１５は、そのシミュレーション結果である。図１５（ａ）には、出力交流電圧ＶＤＩＦ及び出力コモンモード電圧ＶＣＭが示されており、図１５（ｂ）には、出力コモンモード電圧ＶＣＭが拡大して示されている。また、図１６は、出力側の各部電圧の原理図であり、図１６（ａ）には、第１及び第２の出力端子ＴＯ１，ＴＯ２それぞれの電圧Ｖ３，Ｖ４が示されており、図１６（ｂ）には、第１及び第２の出力端子ＴＯ１，ＴＯ２の間における出力交流電圧ＶＤＩＦ及び出力コモンモード電圧ＶＣＭが示されている。なお、シミュレーション条件は、上記条件と同じである。
【００６４】
図１５、図１６に示すように、第２の実施形態の電力変換装置１Ａによれば、反転電圧生成回路３０Ａによって、出力側に発生するコモンモード電圧ＶＣＭそのものを反転することによって反転電圧ＶＩＮＶを生成し、この反転電圧ＶＩＮＶを低電圧側入力端子ＴＩＬに入力するので、出力側に高いコモンモード電圧ＶＣＭが発生することを、オペアンプ３３の利得分だけ（例えば、１／１０００倍に）抑制することができる。
【００６５】
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。例えば、第１の実施形態では、反転電圧生成回路３０がインバータ１０と同一の回路構成を含む形態を例示したが、反転電圧生成回路３０は、インバータ１０の出力コモンモード電圧ＶＣＭに相当する（略同等の）コモンモード電圧ＶＣＭ２を生成することができれば、インバータ１０と同一の回路構成を含んでいなくともよい。
【００６６】
また、本実施形態では、スイッチング素子としてＣＭＯＳＦＥＴを用いる形態を例示したが、すなわち、上アーム側のスイッチング素子としてＰＭＯＳＦＥＴを用い、下アーム側のスイッチング素子としてＮＭＯＳＦＥＴを用いたが、上アーム側のスイッチング素子と下アーム側のスイッチング素子との組み合わせは、本実施形態に限定されない。
【００６７】
例えば、ＩＧＢＴタイプやバイポーラタイプ等の全てのタイプのトランジスタにおいて、上アーム側のスイッチング素子として、下アーム側のスイッチング素子と異なる導電型を有し、下アーム側のスイッチング素子より動作速度が遅いスイッチング素子を用いてもよい。具体的には、下アーム側のスイッチング素子としてＮチャネル型トランジスタを用い、上アーム側のスイッチング素子としてＰチャネル型トランジスタを用いてもよい。
【００６８】
また、例えば、上アーム側のスイッチング素子として、下アーム側のスイッチング素子と異なる構造を有し、下アーム側のスイッチング素子より動作速度が遅いスイッチング素子を用いてもよい。具体的には、下アーム側のスイッチング素子として、ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ、サイリスタ等の群のうちの比較的に高速動作が可能なスイッチング素子を用い、上アーム側のスイッチング素子として、ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、バイポーラトランジスタ、サイリスタ等の群のうちの比較的に動作速度が遅く、下アーム側のスイッチング素子と異なる構造を有するスイッチング素子を用いてもよい。
【００６９】
また、例えば、上アーム側のスイッチング素子として、下アーム側のスイッチング素子と異なるデバイスを有し、下アーム側のスイッチング素子より動作速度が遅いスイッチング素子を用いてもよい。具体的には、下アーム側のスイッチング素子として、比較的に高速動作が可能なＳｉＣデバイスからなるスイッチング素子を用い、上アーム側のスイッチング素子として、比較的に動作速度が遅いＳｉデバイスからなるスイッチング素子を用いてもよい。
【００７０】
また、本実施形態では、下アーム側のスイッチング素子を上アーム側のスイッチング素子よりも高い周波数でスイッチング制御したが、上アーム側のスイッチング素子を下アーム側のスイッチング素子よりも高い周波数でスイッチング制御してもよい。この場合も、インバータ１０の出力側（負荷側）に高いコモンモード電圧が発生することとなるが、反転電圧生成回路３０，３０Ａによって、出力側に高いコモンモード電圧ＶＣＭが発生することを抑制することができる。
【００７１】
また、本実施形態では、上アーム側のスイッチング素子（すなわち、低速側）をＰＷＭ方式を用いてスイッチング制御していないが、上アーム側のスイッチング素子を、オン状態とする交流電力の半周期の期間にＰＷＭ方式を用いてスイッチング制御してもよい。このとき、下アーム側のスイッチング周波数は、上アーム側のスイッチング素子のスイッチング周波数の２倍以上であることが好ましい。また、この場合、下アーム側のスイッチング制御と上アーム側のスイッチング制御とは、同期させることが好ましい。
【符号の説明】
【００７２】
１，１Ａ…電力変換装置、１０…インバータ（電力変換回路）、１１…第１のスイッチング素子、１２…第２のスイッチング素子、１３…第３のスイッチング素子、１４…第４のスイッチング素子、２０…制御回路、３０，３０Ａ…反転電圧生成回路、３１，３２…抵抗素子、３３…反転増幅器、ＴＩＨ…高電圧側入力端子、ＴＩＬ…低電圧側入力端子、ＴＯ１…第１の出力端子、ＴＯ２…第２の出力端子、ＲＬ１，ＲＬ２…負荷、ＶＣＭ…電力変換装置及びインバータにおけるコモンモード電圧、ＶＣＭ２…反転電圧生成回路におけるコモンモード電圧、ＶＩＮＶ…反転電圧。
【図１】
2015006093.tif 000015
【図２】
2015006093.tif 000016
【図３】
2015006093.tif 000017
【図４】
2015006093.tif 000018
【図５】
2015006093.tif 000019
【図６】
2015006093.tif 000020
【図７】
2015006093.tif 000021
【図８】
2015006093.tif 000022
【図９】
2015006093.tif 000023
【図１０】
2015006093.tif 000024
【図１１】
2015006093.tif 000025
【図１２】
2015006093.tif 000026
【図１３】
2015006093.tif 000027
【図１４】
2015006093.tif 000028
【図１５】
2015006093.tif 000029
【図１６】
2015006093.tif 000030