(57)【要約】【課題】ターンオン電圧を最大限に低下させると共に電流利得を向上させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子を提供する。【解決手段】エネルギ障壁低減層１０４は、Ｉｎ組成がベース層１０５側からコレクタ層１０３側にかけて低下するＩｎx→0Ｇａ1-x→1Ａｓ（０＜ｘ≦０．１０）からなると共に層厚が３０ｎｍ未満であり、ベース層１０５は、ＩｎyＧａ1-yＡｓ（０＜ｙ≦０．１０）からなり、エミッタ層１０６は、ＩｎzＧａ1-zＰ（０．４８≦ｚ≦０．５８）からなり、エネルギ障壁低減層１０４とベース層１０５とエミッタ層１０６の合計層厚が１００ｎｍ以下であるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００である。【選択図】図１
2015095552.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓからなるコレクタ層と、
前記コレクタ層上に形成されたエネルギ障壁低減層と、
前記エネルギ障壁低減層上に形成されたベース層と、
前記ベース層上に形成されたエミッタ層と、
を備え、
前記エネルギ障壁低減層は、Ｉｎ組成が前記ベース層側から前記コレクタ層側にかけて低下するＩｎx→0Ｇａ1-x→1Ａｓ（０＜ｘ≦０．１０）からなると共に層厚が３０ｎｍ未満であり、
前記ベース層は、ＩｎyＧａ1-yＡｓ（０＜ｙ≦０．１０）からなり、
前記エミッタ層は、ＩｎzＧａ1-zＰ（０．４８≦ｚ≦０．５８）からなり、
前記エネルギ障壁低減層と前記ベース層と前記エミッタ層の合計層厚が１００ｎｍ以下であることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項２】
前記エネルギ障壁低減層は、前記ベース層側のＩｎ組成が前記ベース層のＩｎ組成と同一である請求項１に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項３】
ＧａＡｓからなるコレクタ層と、
前記コレクタ層上に形成されたエネルギ障壁低減層と、
前記エネルギ障壁低減層上に形成されたベース層と、
前記ベース層上に形成されたエミッタ層と、
コレクタ電極と、
ベース電極と、
エミッタ電極と、
を備え、
前記エネルギ障壁低減層は、Ｉｎ組成が前記ベース層側から前記コレクタ層側にかけて低下するＩｎx→0Ｇａ1-x→1Ａｓ（０＜ｘ≦０．１０）からなると共に層厚が３０ｎｍ未満であり、
前記ベース層は、ＩｎyＧａ1-yＡｓ（０＜ｙ≦０．１０）からなり、
前記エミッタ層は、ＩｎzＧａ1-zＰ（０．４８≦ｚ≦０．５８）からなり、
前記エネルギ障壁低減層と前記ベース層と前記エミッタ層の合計層厚が１００ｎｍ以下であることを特徴とするヘテロ接合バイポーラトランジスタ素子。
【請求項４】
前記エネルギ障壁低減層は、前記ベース層側のＩｎ組成が前記ベース層のＩｎ組成と同一である請求項３に記載のヘテロ接合バイポーラトランジスタ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタ素子に係り、特に、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子に関する。
【背景技術】
【０００２】
ＩＩＩ−Ｖ族化合物半導体を使用したヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor；ＨＢＴ）としては、電流利得や電流注入効率を向上させるために、エミッタ層にワイドバンドギャップ半導体であるＩｎＧａＰを使用し、その他の層にＧａＡｓを使用したＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタが広く利用されている。
【０００３】
このＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタにおいては、ベース層にＧａＡｓよりもバンドギャップが小さいＩｎＧａＡｓを使用すると、ターンオン電圧を低下させることが可能となる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１５０４８７号公報
【特許文献２】特開２００７−１１５７８２号公報
【特許文献３】特開２００５−０９３５０６号公報
【特許文献４】特開２０１０−２８３０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＧａＡｓからなるコレクタ層やベース層とＩｎＧａＰからなるエミッタ層との間でバンドギャップが異なるため、これらのヘテロ接合界面に伝導体エネルギの不連続が発生してスパイク状のエネルギ障壁が存在することとなる。
【０００６】
このエネルギ障壁がベース層とエミッタ層とのヘテロ接合界面に存在すると、ターンオン電圧の低下が抑制されてしまい、またコレクタ電流が制限される結果として電流利得が小さくなってしまうという問題が発生する。
【０００７】
そこで、本発明の目的は、ターンオン電圧を最大限に低下させると共に電流利得を向上させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子を提供することにある。
【課題を解決するための手段】
【０００８】
この目的を達成するために創案された本発明は、ＧａＡｓからなるコレクタ層と、前記コレクタ層上に形成されたエネルギ障壁低減層と、前記エネルギ障壁低減層上に形成されたベース層と、前記ベース層上に形成されたエミッタ層と、を備え、前記エネルギ障壁低減層は、Ｉｎ組成が前記ベース層側から前記コレクタ層側にかけて低下するＩｎx→0Ｇａ1-x→1Ａｓ（０＜ｘ≦０．１０）からなると共に層厚が３０ｎｍ未満であり、前記ベース層は、ＩｎyＧａ1-yＡｓ（０＜ｙ≦０．１０）からなり、前記エミッタ層は、ＩｎzＧａ1-zＰ（０．４８≦ｚ≦０．５８）からなり、前記エネルギ障壁低減層と前記ベース層と前記エミッタ層の合計層厚が１００ｎｍ以下であるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハである。
【０００９】
前記エネルギ障壁低減層は、前記ベース層側のＩｎ組成が前記ベース層のＩｎ組成と同一であると良い。
【００１０】
また、本発明は、ＧａＡｓからなるコレクタ層と、前記コレクタ層上に形成されたエネルギ障壁低減層と、前記エネルギ障壁低減層上に形成されたベース層と、前記ベース層上に形成されたエミッタ層と、コレクタ電極と、ベース電極と、エミッタ電極と、を備え、前記エネルギ障壁低減層は、Ｉｎ組成が前記ベース層側から前記コレクタ層側にかけて低下するＩｎx→0Ｇａ1-x→1Ａｓ（０＜ｘ≦０．１０）からなると共に層厚が３０ｎｍ未満であり、前記ベース層は、ＩｎyＧａ1-yＡｓ（０＜ｙ≦０．１０）からなり、前記エミッタ層は、ＩｎzＧａ1-zＰ（０．４８≦ｚ≦０．５８）からなり、前記エネルギ障壁低減層と前記ベース層と前記エミッタ層の合計層厚が１００ｎｍ以下であるヘテロ接合バイポーラトランジスタ素子である。
【００１１】
前記エネルギ障壁低減層は、前記ベース層側のＩｎ組成が前記ベース層のＩｎ組成と同一であると良い。
【発明の効果】
【００１２】
本発明によれば、ターンオン電圧を最大限に低下させると共に電流利得を向上させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ素子を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの構造を示す模式図である。
【図２】本実施の形態に係るヘテロ接合バイポーラトランジスタ素子の構造を示す模式図である。
【図３】ベース層のＩｎ組成を変化させたときのターンオン電圧と電流利得の関係を示す図である。
【図４】エネルギ障壁低減層の層厚を変化させたときのターンオン電圧と電流利得の関係を示す図である。
【図５】エネルギ障壁低減層とベース層とエミッタ層の合計層厚を変化させたときのターンオン電圧と電流利得の関係を示す図である。
【図６】エミッタ層のＩｎ組成を変化させたときのターンオン電圧と電流利得の関係を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００１５】
図１に示すように、本実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００は、半絶縁性ＧａＡｓからなる基板１０１と、基板１０１上に形成されると共にＧａＡｓからなるサブコレクタ層１０２と、サブコレクタ層１０２上に形成されると共にＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３上に形成されると共にＩｎＧａＡｓからなるエネルギ障壁低減層１０４と、エネルギ障壁低減層１０４上に形成されると共にＩｎＧａＡｓからなるベース層１０５と、ベース層１０５上に形成されると共にＩｎＧａＰからなるエミッタ層１０６と、エミッタ層１０６上に形成されると共にＧａＡｓからなるエミッタコンタクト層１０７と、エミッタコンタクト層１０７上に形成されると共にＩｎＧａＡｓからなる第１のノンアロイ層１０８と、第１のノンアロイ層１０８上に形成されると共にＩｎＧａＡｓからなる第２のノンアロイ層１０９と、を備えている。
【００１６】
エネルギ障壁低減層１０４は、Ｉｎ組成がベース層１０５側からコレクタ層１０３側にかけて連続的又は段階的に低下するＩｎx→0Ｇａ1-x→1Ａｓ（０＜ｘ≦０．１０）からなる。エネルギ障壁低減層１０４のＩｎ組成ｘを０＜ｘ≦０．１０とする理由については後述する。
【００１７】
なお、エネルギ障壁低減層１０４は、通常、ｎ型のＩｎＧａＡｓからなるが、意図的に不純物の添加を実施しないアンドープのＩｎＧａＡｓからなっても構わない。
【００１８】
ベース層１０５は、ＩｎyＧａ1-yＡｓ（０＜ｙ≦０．１０）からなる。ベース層１０５のＩｎ組成ｙを０＜ｙとする理由は、ターンオン電圧を低下させるためには、ベース層１０５にＩｎを添加することが必要であるからである。また、ベース層１０５のＩｎ組成ｙをｙ≦０．１０とする理由は、ベース層１０５のＩｎ組成ｙが０．１０を超えると、再結合係数が高くなり、電流利得が極端に低下してしまうからである。
【００１９】
なお、ベース層１０５は、Ｉｎ組成ｙが層厚方向に均一であるものに限られず、Ｉｎ組成ｙがエミッタ層１０６側からコレクタ層１０３側にかけて連続的又は段階的に増加するものであっても構わない。
【００２０】
エミッタ層１０６は、ＩｎzＧａ1-zＰ（０．４８≦ｚ≦０．５８）からなる。エミッタ層１０６のＩｎ組成ｚを０．４８≦ｚとする理由は、エミッタ層１０６のＩｎ組成ｚが０．４８未満になると、ターンオン電圧を十分に低下させることができなくなるためである。また、エミッタ層１０６のＩｎ組成ｚをｚ≦０．５８とする理由は、エミッタ層１０６のＩｎ組成ｚが０．５８を超えると、電流利得の低下が著しく増加してしまうためである。
【００２１】
なお、エミッタ層１０６は、Ｉｎ組成ｚが層厚方向に均一であるものに限られず、Ｉｎ組成ｚがエミッタコンタクト層１０７側からベース層１０５側にかけて連続的又は段階的に増加するものであっても構わない。
【００２２】
ここで、エネルギ障壁低減層１０４のＩｎ組成ｘを０＜ｘ≦０．１０とする理由について説明する。
【００２３】
コレクタ層１０３はＩｎ組成が０であり、ベース層１０５はＩｎ組成ｙが０＜ｙ≦０．１０であるため、コレクタ層１０３とベース層１０５との間にエネルギ障壁低減層１０４を介在させない場合には、これらのヘテロ接合界面でＩｎ組成の変化が急峻となり、発明が解決しようとする課題に記載した通り、コレクタ層１０３とベース層１０５とのヘテロ接合界面に伝導体エネルギの不連続が発生してスパイク状のエネルギ障壁が存在することとなる。
【００２４】
そうすると、ターンオン電圧の低下が抑制されてしまい、またコレクタ電流が制限される結果として電流利得が小さくなってしまうという問題が発生することから、コレクタ層１０３とベース層１０５との間でＩｎ組成がなだらかに変化するように、これらの間にエネルギ障壁低減層１０４を挿入している。
【００２５】
そのため、理想的には、コレクタ層１０３又はベース層１０５とエネルギ障壁低減層１０４とのヘテロ接合界面での格子不整合による欠陥の発生を防止すべく、エネルギ障壁低減層１０４のＩｎ組成がコレクタ層１０３とのヘテロ接合界面で０となると共にベース層１０５とのヘテロ接合界面でベース層１０５のＩｎ組成ｙと一致することが望ましい。
【００２６】
そこで、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００では、エネルギ障壁低減層１０４のＩｎ組成の最低値をコレクタ層１０３のＩｎ組成に合わせて０とし、エネルギ障壁低減層１０４のＩｎ組成の最大値ｘをベース層１０５のＩｎ組成ｙに合わせて０＜ｘ≦０．１０としている。
【００２７】
特に、エネルギ障壁低減層１０４のＩｎ組成の最大値ｘは、ベース層１０５のＩｎ組成ｙと一致していることが望ましいから、エネルギ障壁低減層１０４のベース層１０５側のＩｎ組成ｘをベース層１０５のＩｎ組成ｙと同一としている。
【００２８】
このように、コレクタ層１０３とベース層１０５との間にエネルギ障壁低減層１０４を挿入し、エミッタ層１０６のＩｎ組成を調整してエミッタ層１０６のバンドギャップを小さくすることで、コレクタ層１０３とベース層１０５とのヘテロ接合界面、及びベース層１０５とエミッタ層１０６とのヘテロ接合界面に発生するエネルギ障壁を低減することができる。
【００２９】
しかしながら、これらの対策は、ＧａＡｓとの格子不整合を大きくする方向に働き、格子不整合転位の発生による電流利得の低下を招く虞がある。具体的には、本発明者による鋭意検討の結果として、エネルギ障壁低減層１０４の層厚が３０ｎｍ以上になると、又はエネルギ障壁低減層１０４とベース層１０５とエミッタ層１０６の合計層厚が１００ｎｍを超えると、ＧａＡｓとの格子不整合が過大となり、格子不整合転位の発生によって電流利得が低下することが見出された。
【００３０】
そこで、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００では、エネルギ障壁低減層１０４の層厚を３０ｎｍ未満とし、且つエネルギ障壁低減層１０４とベース層１０５とエミッタ層１０６の合計層厚を１００ｎｍ以下としている。
【００３１】
以上の構成により、本実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００によれば、従来のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハと比較して、ターンオン電圧を最大限に低下させると共に電流利得を向上させることが可能となる。
【００３２】
図２に示すように、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００を使用して、サブコレクタ層１０２上にコレクタ電極２０１を形成し、ベース層１０５上にベース電極２０２を形成し、第２のノンアロイ層１０９上にエミッタ電極２０３を形成することにより、ヘテロ接合バイポーラトランジスタ素子２００が得られる。
【００３３】
このヘテロ接合バイポーラトランジスタ素子２００によれば、従来のヘテロ接合バイポーラトランジスタ素子と比較して、ターンオン電圧を最大限に低下させると共に電流利得を向上させることが可能となる。
【実施例】
【００３４】
以下、本発明における数値限定の根拠について説明する。
【００３５】
ここでは、エピタキシャル層がｎ型である場合には「ｎ」を付記し、ｐ型である場合には「ｐ」を付記する。また、相対的な不純物濃度が高い場合には「+」、低い場合には「-」と記載する。
【００３６】
本発明者は、有機金属気相成長（Metal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ）法により、半絶縁性ＧａＡｓからなる基板上に、ｎ+−ＧａＡｓからなるサブコレクタ層と、ｎ-−ＧａＡｓからなるコレクタ層と、ｐ+−ＩｎyＧａ1-yＡｓからなるベース層と、ｎ-−ＩｎzＧａ1-zＰからなるエミッタ層と、ｎ+−ＧａＡｓからなるエミッタコンタクト層と、ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓからなる第１のノンアロイ層と、ｎ+−Ｉｎ0.5→0Ｇａ0.5→1Ａｓからなる第２のノンアロイ層と、を順に成長させてエネルギ障壁低減層を備えていないヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを作製した。
【００３７】
このとき、サブコレクタ層の層厚を５００ｎｍとすると共にキャリア濃度を３×１０18ｃｍ-3とし、コレクタ層の層厚を５００ｎｍとすると共にキャリア濃度を１×１０16ｃｍ-3とし、ベース層の層厚を５０ｎｍとすると共にキャリア濃度を４×１０19ｃｍ-3とし、エミッタ層の層厚を３０ｎｍとすると共にキャリア濃度を３×１０17ｃｍ-3とし、エミッタコンタクト層の層厚を１００ｎｍとすると共にキャリア濃度を３×１０18ｃｍ-3とし、第１のノンアロイ層の層厚を４０ｎｍとすると共にキャリア濃度を２×１０19ｃｍ-3とし、第２のノンアロイ層の層厚を４０ｎｍとすると共にキャリア濃度を２×１０19ｃｍ-3とし、ベース層のＩｎ組成ｙを０．０５、０．１０、又は０．１５としたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハをそれぞれ作製し、これらのヘテロ接合バイポーラトランジスタ用エピタキシャルウェハについて、ターンオン電圧と電流利得を測定した。その結果を図３に示す。
【００３８】
図３から分かるように、ベース層のＩｎ組成ｙを増加させると、ターンオン電圧は減少するものの、ベース層のＩｎ組成ｙを０．１５としたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいては、電流利得が極端に低下してしまった。
【００３９】
以上の結果から、本発明では、ベース層のＩｎ組成ｙを０＜ｙ≦０．１０に規定した。
【００４０】
次に、コレクタ層とベース層との間に、これらのヘテロ接合界面での伝導体エネルギの不連続を抑制するｎ-−Ｉｎx→0Ｇａ1-x→1Ａｓからなるエネルギ障壁低減層を更に挿入したヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを作製した。
【００４１】
このとき、エネルギ障壁低減層のキャリア濃度を１×１０16ｃｍ-3とし、また先の結果から、ベース層のＩｎ組成ｙを０．１０に固定し、エネルギ障壁低減層のベース層側のＩｎ組成ｘをベース層のＩｎ組成ｙと同一、即ち０．１０とし、ベース層の層厚を５０ｎｍに固定した上で、エネルギ障壁低減層の層厚を０ｎｍ、１０ｎｍ、２０ｎｍ、３０ｎｍ、又は４０ｎｍとし、またエネルギ障壁低減層とベース層とエミッタ層の合計層厚を８０ｎｍ、９０ｎｍ、１００ｎｍ、１１０ｎｍ、又は１２０ｎｍとしたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハをそれぞれ作製し、これらのヘテロ接合バイポーラトランジスタ用エピタキシャルウェハについて、ターンオン電圧と電流利得を測定した。その結果を図４及び図５に示す。
【００４２】
図４及び図５から分かるように、エネルギ障壁低減層の層厚が３０ｎｍ以上、又はエネルギ障壁低減層とベース層とエミッタ層の合計層厚が１００ｎｍを超えたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいては、ＧａＡｓとの格子不整合が過大となり、格子不整合転位の発生によって電流利得が低下してしまった。
【００４３】
以上の結果から、本発明では、エネルギ障壁低減層の層厚を３０ｎｍ未満に規定し、エネルギ障壁低減層とベース層とエミッタ層の合計層厚を１００ｎｍ以下に規定した。
【００４４】
更に、先の結果から、エネルギ障壁低減層の層厚を２０ｎｍとすると共に、エネルギ障壁低減層とベース層とエミッタ層の合計層厚を１００ｎｍとした上で、エミッタ層のＩｎ組成ｚを０．４８、０．５２、０．５６、又は０．６０としたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハをそれぞれ作製し、これらのヘテロ接合バイポーラトランジスタ用エピタキシャルウェハについて、ターンオン電圧と電流利得を測定した。その結果を図６に示す。
【００４５】
図６から分かるように、エミッタ層のＩｎ組成ｚを増加させると、ターンオン電圧は減少するものの、エミッタ層のＩｎ組成ｚが０．５８を超えたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいては、電流利得の減少が顕著になってしまった。
【００４６】
以上の結果から、本発明では、エミッタ層のＩｎ組成ｚを０．４８≦ｚ≦０．５８に規定した。
【符号の説明】
【００４７】
１００  ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
１０１  基板
１０２  サブコレクタ層
１０３  コレクタ層
１０４  エネルギ障壁低減層
１０５  ベース層
１０６  エミッタ層
１０７  エミッタコンタクト層
１０８  第１のノンアロイ層
１０９  第２のノンアロイ層
２００  ヘテロ接合バイポーラトランジスタ素子
２０１  コレクタ電極
２０２  ベース電極
２０３  エミッタ電極
【図１】
2015095552.tif 000003
【図２】
2015095552.tif 000004
【図３】
2015095552.tif 000005
【図４】
2015095552.tif 000006
【図５】
2015095552.tif 000007
【図６】
2015095552.tif 000008