(57)【要約】【課題】ＣＡＤデータの増加を抑制するレチクルの製造方法を提供する。【解決手段】半導体装置の製造で使用されるレチクルの製造方法は、周期性補正成分を含む第１の光近接効果補正用回路パターンデータを描画装置の第１のメモリ領域に入力するステップと、描画装置が第１の光近接効果補正用回路パターンデータを用いて、レチクル基板に描画されようとする回路パターンを補正するための第１の寸法増減分布データを描画装置の第２のメモリ領域に入力するステップと、を含む。【選択図】図１
2015045720.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造で使用される第１のレイヤーのレチクルの製造方法であって、
周期性補正成分を含む第１の光近接効果補正用回路パターンデータを描画装置の第１のメモリ領域に入力するステップと、
前記描画装置が前記第１の光近接効果補正用回路パターンデータを用いて、レチクル基板に描画されようとする回路パターンを補正するための第１の寸法増減分布データを前記描画装置の第２のメモリ領域に入力するステップと、
を含む、レチクルの製造方法。
【請求項２】
前記レチクルは反射型レチクルである、請求項１に記載のレチクルの製造方法。
【請求項３】
前記第１の寸法増減分布データは、フレアの影響を補正するための第２の寸法増減分布データと、シャドーイングの影響を補正するための第３の寸法増減分布データと、の合算である、請求項１又は２に記載のレチクルの製造方法。
【請求項４】
前記第１の寸法増減分布データは、前記第２の寸法増減分布データと前記第３の寸法増減分布データが、前記描画装置に入力された後、両者は合算処理されて前記第２のメモリ領域に入力される、請求項３に記載のレチクルの製造方法。
【請求項５】
前記第１の寸法増減分布データに基づき、前記描画装置に含まれる電子銃が発生する電子ビームの形状を変更するステップをさらに含む、請求項１乃至４のいずれか一項に記載のレチクルの製造方法。
【請求項６】
前記第１の光近接効果補正用回路パターンデータを基にレチクル基板上の描画領域を選択するステップと、
前記第１の寸法増減分布データに基づき、電子ビームの形状を回路パターンの描画中に変更するステップと、
をさらに含む、請求項５に記載のレチクルの製造方法。
【請求項７】
前記第１の寸法増減分布データの中で所定の寸法増減量を超える座標について、前記第１の光近接効果補正用回路パターンデータの再処理計算を実施し、前記所定の寸法増減量を超えた座標に対応する回路パターンの更新を行い、第２の光近接効果補正用回路パターンデータを生成するステップと、
前記所定の寸法増減量に収まる第４の寸法増減分布データを生成するステップと、
をさらに含む、請求項１乃至６のいずれか一項に記載のレチクルの製造方法。
【請求項８】
前記第２の光近接効果補正用回路パターンデータに基づき、レチクル基板上の描画領域を選択するステップと、
前記第４の寸法増減分布データに基づき、電子ビームの形状を回路パターンの描画中に変更する、請求項７に記載のレチクルの製造方法。
【請求項９】
前記第１乃至第４の寸法増減分布データの各々は、第１の方向と第１の方向とは異なる第２の方向に関する寸法増減分布データである、請求項８に記載のレチクルの製造方法。
【請求項１０】
前記第１の寸法増減分布データは、前記描画装置に格納されたまま、前記第１のレイヤーとは回路パターンが異なる第２のレイヤーのレチクル製造に流用される、請求項１乃至９のいずれか一項に記載のレチクルの製造方法。
【請求項１１】
半導体装置の製造で使用されるレイヤーのレチクルの製造方法であって、
描画装置に第１の光近接効果補正用回路パターンデータと第１の寸法増減分布データを入力するステップと、
前記描画装置が、前記第１の光近接効果補正用回路パターンデータに基づき、レチクル基板上の描画領域を選択するステップと、
前記描画装置が、前記第１の寸法増減分布データに基づき、電子ビームの形状を回路パターンの描画中に変更するステップと、
を含む、レチクルの製造方法。
【請求項１２】
前記レチクルは反射型レチクルである、請求項１１に記載のレチクルの製造方法。
【請求項１３】
前記第１の寸法増減分布データは、フレアの影響を補正するための第２の寸法増減分布データと、シャドーイングの影響を補正するための第３の寸法増減分布データと、の合成データである、請求項１１に記載のレチクルの製造方法。
【請求項１４】
前記第１の寸法増減分布データ中、所定の寸法増減量を超えた座標について、前記第１の光近接効果補正用回路パターンデータの再処理計算を前記描画装置内で実施するステップと、
前記所定の寸法増減量を超えた座標に対応する回路パターンの更新を行い、第２の光近接効果補正用回路パターンデータを生成するステップと、
前記所定の寸法増減量に収まる第４の寸法増減分布データを生成するステップと、
をさらに含む、請求項１１乃至１３のいずれか一項に記載のレチクルの製造方法。
【請求項１５】
前記描画装置が、前記第２の光近接効果補正用回路パターンデータに基づき、レチクル基板上の描画領域を選択するステップと、
前記描画装置が、前記第４の寸法増減分布データに基づき、前記電子ビームの形状を変更する、請求項１４に記載のレチクルの製造方法。
【請求項１６】
半導体装置の製造で使用されるレイヤーのレチクルの製造方法であって、
事前準備用テストパターンによるウェハ上の寸法データから、
必要光近接効果補正量を算出するステップと、
必要フレア補正量を算出するステップと、
必要シャドーイング補正量を算出するステップと、
を含む、レチクルの製造方法。
【請求項１７】
前記必要フレア補正量と前記シャドーイング補正量は、描画装置での回路パターンの描画中に、電子ビームの形状を変更することで補正が実行されるデータである、請求項１６に記載のレチクルの製造方法。
【請求項１８】
請求項１乃至１７のいずれか一項に記載のレチクルの製造方法により製造されたレチクル。
【請求項１９】
請求項１８に記載のレチクルを使って、半導体装置を製造する半導体装置の製造方法。
【請求項２０】
請求項１８に記載のレチクルを使って製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レチクルの製造方法、その製造方法により製造されたレチクル、半導体装置の製造方法及び半導体装置に関する。特に、半導体装置のリソグラフィ工程において使用されるレチクル、とりわけ、ＥＵＶ（Extreme Ultra Violet）露光装置で使用される反射型レチクルの製造方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの微細化に伴い、透過型レチクル（フォトマスク）を用いてウェハ上にレジストパターンを転写する際の投影露光における短波長化が進行している。ウェハ上に転写されるパターンの最小解像線幅（プロセス最小寸法）は、ｋ１×λ／ＮＡ（ｋ１；比例定数、λ；露光波長、ＮＡ；投影レンズ開口数）により表され、プロセス最小寸法は露光波長λに比例するためである。現在では、波長が１９３ｎｍである露光波を用いたＡｒＦ露光が広く用いられている。
【０００３】
図１７を参照すると、ＡｒＦ露光装置では、透過型レチクル２０１に照射される露光ビーム２０２の光の像が、透過型ミラー２０３によりウェハ２０４に投影され、透過型レチクル２０１上の回路パターンが反対方向に縮小されて投影される。さらに、ウェハ上に転写されるパターンの解像性を高めるために、液浸露光（Immersion lithography）や二重露光（Double Patterning）を初めとした超解像技術（ＲＥＴ；Resolution Enhancement Technology）が、ＡｒＦ露光装置に用いられることもある。
【０００４】
このような超解像技術を適用したとしても、１５ｎｍ以下の線幅をウェハ上に形成するのは困難であるとされている。このような状況下において、今後の露光方式として注目されているのが、ＥＵＶ露光である。ＥＵＶ露光では、１３．５ｎｍ付近の非常に短い波長の光（Ｘ線）を使用し、より微細なパターンをウェハ上に転写しようとするものである。ＥＵＶ露光装置では、ＥＵＶ光が短波長であることから、レチクルへＥＵＶ光を照射する照明光学系と、ウェハへの投影光学系と、からなる光学要素を反射型とする。
【０００５】
図１８を参照すると、ＥＵＶ露光装置では、露光ビーム３０１が反射型レチクル３０２に向けて照射され、反射型レチクル３０２にて露光ビーム３０１は反射する。さらに、露光ビーム３０１は、複数の反射型ミラー３０３にて反射され、最終的に露光ビーム３０１の光の像がウェハ３０４に投影される。このように、ＥＵＶ露光装置では、反射光学系が構築され、使用されるレチクルもまた反射型となる。
【０００６】
ここで、ＥＵＶ露光装置に使用する反射型レチクルを製造する際、当該反射型レチクル上に作成する回路パターンの補正が必要となる。回路パターンの補正には種々の方式があり、所謂、ＯＰＣ補正（Optical Proximity Correction；光近接効果補正）、フレア補正、シャドーイング補正等が主な方式である。
【０００７】
ＯＰＣ補正は、露光の際に生じる光近接効果の影響をキャンセルするために、反射型レチクル上に作成する回路パターンの形状を変更する補正である。より具体的には、反射型レチクルを作成する際、反射型レチクル上に作り込む回路パターンの図形は、露光工程を経てウェハ上に転写された反射型レチクル上の回路パターンが所望のパターン形状となるように、予めＣＡＤ（Computer Aided Design）データを補正する。なお、ＯＰＣ補正時の回路パターン変更の一例は、例えば、パターンを太くする、細くする、又は、パターンを追加する等である。
【０００８】
また、反射型ミラーの表面の平坦度に応じてＥＵＶ光の散乱光が、ウェハ上で観察される。この散乱光は、ウェハ上に露光すべきパターンとは異なる形状の迷光（フレア）として投影される。このフレアに対応してなされる補正が、フレア補正である。フレア補正は、ＯＰＣ補正と同様に、例えば、ウェハ上に生じるフレアの影響を減ずるように、レチクル上に作成する回路パターンの形状を変更する補正である。特許文献１において、ＯＰＣ補正及びフレア補正の一例が開示されている。
【０００９】
さらに、反射型レチクルの反射膜層の上部に設けられた吸収層（吸収体パターン）は、７０ｎｍ程度の膜厚を有しているため、ＥＵＶ光に対して吸収体パターンの一部が影となり、ウェハ上への回路パターンの転写においてその寸法がずれるシャドーイングが問題となる。このシャドーイングに対応してなされる補正が、シャドーイング補正である。シャドーイング補正は、ＯＰＣ補正と同様に、例えば、レチクル上に作成する回路パターンの形状を変更する補正である。特許文献２の段落［０００６］、［０００７］において、このシャドーイング補正が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１１−１９７３０４号公報
【特許文献２】特開２０１１−１０３３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者らによってなされたものである。
【００１２】
図１９は、ＥＶＵ露光装置での露光フィールドと露光フィールドに形成するチップとの関係を示す図である。図１９（ａ）〜（ｃ）では、１つの露光フィールド（外形線３１０に囲まれる領域）に１つチップの回路パターンを転写することを想定している。一方、図１９（ｄ）〜（ｆ）では、１つの露光フィールドに複数のチップの回路パターンを転写することを想定している。このように、露光フィールドには、１つのチップの回路パターンが転写される場合（例えば、図１９（ａ））と、複数のチップの回路パターンが転写される場合（例えば、図１９（ｄ））とがある。なお、図１９（ａ）、（ｃ）では、露光フィールド（１つのチップ）は、複数の領域に区切られている。また、図１９（ｄ）〜（ｆ）では、露光フィールドは、９つの領域に区切られ、それぞれの領域に１つのチップの回路パターンが転写される。さらにまた、図１９（ｄ）〜（ｆ）では、１つのチップ用の領域がさらに細かく区切られている。
【００１３】
図１９（ｂ）及び図１９（ｅ）は、露光フィールドに投影されるフレアやシャドーイングの一例を示す図である。図１９（ｂ）及び図１９（ｅ）において、明度の明るい領域がフレアやシャドーイングが投影されている領域である。図１９（ｂ）及び図１９（ｅ）を参照すると、フレアやシャドーイングは露光フィールドにおいて均一に投影されるものでないことが分かる。そのため、作成する反射型レチクル上の回路パターンの補正量も露光フィールドにおける位置に応じて、変更する必要がある。また、図１９（ａ）のように、１つの露光フィールドに１つのチップの回路パターンを転写する場合には、１つのチップに対して補正を行うが、同じチップ内であっても場所により補正量を変える必要がある（図１９（ｃ）参照）。
【００１４】
ＯＰＣ補正の実行に必要なデータは、特定の領域間において、周期性を持つデータであることが、知られている。そのため、ＯＰＣ補正を行うためのデータが反映されたＣＡＤデータに関しては、ＯＰＣ補正が持つ特性（周期性）を利用した圧縮が可能である。換言すれば、ＯＰＣ補正のみを実行する場合と比較すると、フレア補正やシャドーイング補正の実行には、必要な補正データ量が増大する。その際、補正データ量の増加は、少なくとも２倍〜３倍程度となることが、本発明者らの検討により判明している。
【００１５】
また、メモリデバイス等の製造時には、図１９（ｄ）に示すように、１つの露光フィールドに複数のチップの回路パターンを転写（所謂、多面付け）することも多い。すると、フレア補正やシャドーイング補正に必要な補正データは、反射型レチクル上のチップ数（１チップに相当する回路パターンの数）に応じて急増し、ＣＡＤデータの取り扱いに支障をきたす可能性がある。そこで、フレアやシャドーイングが投影される領域は、露光フィールド内の位置に応じて異なるが、露光フィールド内の所定の分割エリア内では、一定であるとみなす対策がなされる。より具体的には、図１９（ｆ）を参照すると、領域３２０ａでは、その右下の領域にフレアやシャドーイングの投影を認めることができるが、領域３２０ａではフレアやシャドーイングの影響はない（又は少ない）として、補正データの算出を行う。
【００１６】
一方、領域３２０ｅでは、フレア等の影響を大きく受けるため、領域３２０ｅでのフレアやシャドーイングの影響を大きく見積もり、補正データの算出を行う。このように、フレアやシャドーイングの影響が分割エリアにおいて一定であるとみなせば、チップごとの補正データ量の増加を抑制することが可能であり、必要な補正データの全量を減らすことができる。しかし、このような手法を用いたとしても、ＣＡＤデータの増加（補正に必要なデータの増加）を十分に抑制できているとはいえず、より一層のデータ量の削減が望まれる。
【課題を解決するための手段】
【００１７】
本発明の第１の視点によれば、半導体装置の製造で使用される第１のレイヤーのレチクルの製造方法であって、周期性補正成分を含む第１の光近接効果補正用回路パターンデータを描画装置の第１のメモリ領域に入力するステップと、前記描画装置が前記第１の光近接効果補正用回路パターンデータを用いて、レチクル基板に描画されようとする回路パターンを補正するための第１の寸法増減分布データを前記描画装置の第２のメモリ領域に入力するステップと、を含む、レチクルの製造方法が提供される。
【００１８】
本発明の第２の視点によれば、半導体装置の製造で使用されるレイヤーのレチクルの製造方法であって、描画装置に第１の光近接効果補正用回路パターンデータと第１の寸法増減分布データを入力するステップと、前記描画装置が、前記第１の光近接効果補正用回路パターンデータに基づき、レチクル基板上の描画領域を選択するステップと、前記描画装置が、前記第１の寸法増減分布データに基づき、電子ビームの形状を回路パターンの描画中に変更するステップと、を含む、レチクルの製造方法が提供される。
【００１９】
本発明の第３の視点によれば、半導体装置の製造で使用されるレイヤーのレチクルの製造方法であって、事前準備用テストパターンによるウェハ上の寸法データから、必要光近接効果補正量を算出するステップと、必要フレア補正量を算出するステップと、必要シャドーイング補正量を算出するステップと、を含む、レチクルの製造方法が提供される。
【００２０】
本発明の第４の視点によれば、上記のレチクルの製造方法により製造されたレチクルが提供される。
【００２１】
本発明の第５の視点によれば、上記のレチクルを使って、半導体装置を製造する半導体装置の製造方法が提供される。
【００２２】
本発明の第６の視点によれば、上記のレチクルを使って製造された半導体装置が提供される。
【発明の効果】
【００２３】
本発明の各視点によれば、ＣＡＤデータの増加を抑制することに寄与するレチクルの製造方法、その製造方法により製造されたレチクル、半導体装置の製造方法及び半導体装置が、提供される。
【図面の簡単な説明】
【００２４】
【図１】第１の実施形態に係るレチクル製造システム１０における回路パターン転写のプロセスの一例を示すフローチャートである。
【図２】第１の実施形態に係るレチクル製造システム１０の構成の一例を示す図である。
【図３】描画装置１１の内部構成の一例を示す図である。
【図４】補正データ生成装置１４の内部構成の一例を示す図である。
【図５】反射型レチクルの製造工程を示す断面図の一例である。
【図６】必要ＯＰＣ補正量、必要フレア補正量、必要シャドーイング補正量の算出方法の一例を示すフローチャートである。
【図７】必要ＯＰＣ補正量、必要フレア補正量及び必要シャドーイング補正量の算出方法を説明するための図である。
【図８】作成しようとする反射型レチクルのＥＢ描画用ＣＡＤデータを模式的に示す図である。
【図９】Ｘ方向の寸法増減分布の一例を示す図である。
【図１０】Ｙ方向の寸法増減分布の一例を示す図である。
【図１１】寸法増減量と電子ビームの形状との関係の一例を示す図である。
【図１２】寸法増減量と電子ビームの形状との関係の一例を示す図である。
【図１３】回路パターン形成プロセスの一例を示すフローチャートである。
【図１４】半導体装置の製造方法の一例を示すフローチャートである。
【図１５】第２の実施形態に係るレチクル製造システム１０ａにおける回路パターン転写のプロセスの一例を示すフローチャートである。
【図１６】第２のＥＢ描画用ＣＡＤデータの生成を説明するための図である。
【図１７】ＡｒＦ露光装置における光学系の模式図の一例である。
【図１８】ＥＵＶ露光装置における光学系の模式図の一例である。
【図１９】ＥＶＵ露光装置での露光フィールドと露光フィールに形成するチップとの関係を示す図である。
【発明を実施するための形態】
【００２５】
［第１の実施形態］
第１の実施形態について、図面を用いてより詳細に説明する。
【００２６】
図２は、第１の実施形態に係るレチクル製造システム１０の構成の一例を示す図である。図２を参照すると、レチクル製造システム１０には、描画装置１１と、現像装置１２と、エッチング装置１３と、補正データ生成装置１４と、が含まれている。
【００２７】
描画装置１１は、反射型レチクルを製造する際に、ブランクス（原板）にレジストの回路パターンを転写する装置である。現像装置１２は、回路パターンが転写されたブランクスを現像し、不要なレジストを除去する装置である。エッチング装置１３は、現像後のブランクスに対してドライエッチング処理を施す装置である。各装置における処理が終了すると、図示しない搬送機（図示せず）等により、製造中のレチクルが次工程の装置に移動することで、最終的に反射型レチクルが製造される。描画装置１１、現像装置１２、エッチング装置１３の各装置によりレチクルのパターン形成工程が実行される。
【００２８】
補正データ生成装置１４は、描画装置１１がレチクルに回路パターンを転写する際に必要なデータを生成する装置である。補正データ生成装置１４は、システム管理者等が入力する、ＴＥＧパターン（テストパターン）のウェハ上の転写状況を解析した結果に基づき、回路パターンの転写に必要なデータを生成し、生成したデータを描画装置１１に入力する。描画装置１１及び補正データ生成装置１４は、有線又は無線のネットワークにより接続されており、補正データ生成装置１４が生成するデータは、ネットワークを介して描画装置１１に入力される。あるいは、補正データ生成装置１４が生成するデータを、ＵＳＢ（Universal Serial Bus）等の記憶媒体を介して、描画装置１１に入力してもよい。
【００２９】
図３は、描画装置１１の内部構成の一例を示す図である。図３を参照すると、描画装置１１は、中央制御部２１と、記憶部２２と、入力部２３と、アパーチャー制御部２４と、ビーム制御部２５と、ステージ制御部２６と、ステージ２７と、対物レンズ２８と、偏光器２９と、コンデンサレンズ３０と、アパーチャー３１及び３２と、電子銃３３と、を含んで構成される。
【００３０】
中央制御部２１は、アパーチャー制御部２４、ビーム制御部２５、ステージ制御部２６の各部を制御する。中央制御部２１は、記憶部２２から必要なデータ及びプログラムを読み出し、アパーチャー制御部２４等に対して、レチクルを製造するための指示を行う。中央制御部２１は、ＣＰＵ（Central Processing Unit）に、プログラムを実行させることで実現できる。
【００３１】
記憶部２２は、中央制御部２１にて実行するプログラム等を記憶する手段であって、ハーディスク等を含んで構成される。記憶部２２は、ＥＢ（Electron Beam）描画用ＣＡＤデータを記憶する第１のメモリ領域と、寸法増減分布データを記憶する第２のメモリ領域と、レチクル３５に回路パターンデータを転写する際に、電子ビーム３４の形状を変更するビーム形状変更プログラムを記憶する第３のメモリ領域と、を備えている。
【００３２】
ＥＢ描画用ＣＡＤデータとは、反射型レチクルのレチクル３５に描画すべき回路パターンに関する情報である。なお、記憶部２２の第１のメモリ領域に入力するＥＢ描画用ＣＡＤデータは、ＯＰＣ補正モデルが適用された後のデータとする。即ち、周期性補正成分を含む光近接効果補正（ＯＰＣ補正）が実行された後の回路パターンデータに関する情報が第１のメモリ領域に格納される。寸法増減分布データ及びビーム形状変更プログラムに関する詳細は後述する。中央制御部２１は、入力部２３を介して受け付けるデータ（補正データ生成装置１４が出力するデータ）を、その種別に応じて、記憶部２２の各メモリ領域に格納する。
【００３３】
電子銃３３より発生し加速された電子ビーム３４は、コンデンサレンズ３０、対物レンズ２８により、レチクル３５上に細く収束される。レチクル３５上の電子ビーム３４の照射位置は、偏光器２９により変更される。この偏光器２９の位置を変更（偏光器２９を駆動）する手段が、ビーム制御部２５である。
【００３４】
ステージ２７は、レチクル３５を載せ、レチクル３５を任意の方向に移動させる。ステージ２７を用いて、レチクル３５の位置を制御する手段が、ステージ制御部２６である。ステージ制御部２６は、ステージ２７をＸ方向、Ｙ方向に移動させることで、レチクル３５上の電子ビーム照射領域を変更する。
【００３５】
電子銃３３より発生された電子ビーム３４の形状は、アパーチャー３１及び３２を移動することで、変更できる。このアパーチャー３１及び３２の位置制御を担うのが、アパーチャー制御部２４である。
【００３６】
ここで、第１の実施形態に係るレチクル製造システム１０においては、フレア補正及びシャドーイング補正は、電子銃３３より発生された電子ビームの形状を変えることで実現する。より具体的には、レチクル３５上の特定領域に転写する回路パターンの寸法を変更する場合に、露光量（即ち、電子ビーム３４の照射時間や強度）を変更することで、回路パターンの寸法を変更する。例えば、レチクル３５にポジ型レジストを使用してレジストパターンを形成する場合に、１０ｎｍ四方の矩形形状の電子ビーム３４の形状から、１４ｎｍ四方の矩形形状の電子ビーム３４の形状に変更すると、レチクル３５を使ってウェハ上に転写される回路パターンの寸法が、縦・横ともに１ｎｍ（当該ウェハの製造に用いる反射型レチクル上では４倍の４ｎｍ）縮小することを、現在流通している描画装置（例えば、日本電子株式会社製  JBX-3200MVなど）にて確認している。
【００３７】
図３に示す描画装置１１では、電子ビーム３４に２枚のアパーチャー３１及び３２を通過させると、矩形形状の電子ビーム３４を得ることができる。さらに、アパーチャー３１及び３２の位置を変更することで、電子ビーム３４の矩形形状の形（正方形、長方形）と大きさが変わる。なお、通常、反射型レチクルを製造時において、レチクルに回路パターンを転写する際には、１ｎｍ単位のグリッド（但し、１ｎｍ〜１０ｎｍの範囲で設定可能であることが多い）で仕切られた領域に対して、予め定めたビーム形状にて電子ビームを照射するか否かで、回路パターンの描画を行っている。即ち、通常、回路パターンの描画中に、電子ビーム３４の形状を変更することで、レチクル３５に転写される回路パターンの寸法を変更することは行われない。
【００３８】
現像装置１２及びエッチング装置１３は、公知の方式及び装置にて実現できるので、詳細な説明を省略する。
【００３９】
図４は、補正データ生成装置１４の内部構成の一例を示す図である。補正データ生成装置１４は、入出力部４１と、補正データ算出部４２と、記憶部４３と、を含んで構成される。
【００４０】
入出力部４１は、描画装置１１にデータを出力する手段であり、又、ＯＰＣ補正前の回路パターンデータとＴＥＧパターンによる転写状況の解析結果を入力する手段でもある。ＴＥＧパターンによる転写状況の解析結果は後述する。
【００４１】
補正データ算出部４２は、ＴＥＧパターンによる転写状況の解析結果から、ＯＰＣ補正が施されたＥＢ描画用ＣＡＤデータを生成する。生成したＥＢ描画用ＣＡＤデータは、入出力部４１を介して、描画装置１１に出力される。
【００４２】
また、補正データ算出部４２は、描画装置１１にて、フレア補正やシャドーイング補正を行う際に必要となるデータを算出する。補正データ算出部４２は、描画装置１１がフレア補正を行う際に必要とするデータと、描画装置１１がシャドーイング補正を行う際に必要とするデータと、を算出し、入出力部４１を介して描画装置１１に出力する。描画装置１１がフレア補正を行う際に必要とするデータ及びシャドーイング補正を行う際に必要とするデータは後述する。記憶部４３は、ＴＥＧパターンによる転写状況の解析結果等を記憶するための手段であって、ハードディスク等の記憶媒体を含んで構成される。
【００４３】
次に、第１の実施形態に係るレチクル製造システム１０による反射型レチクルの製造工程について概説する。
【００４４】
図５は、反射型レチクルの製造工程を示す断面図の一例である。初めに、反射型レチクルのブランクス５１を用意する（図５（ｂ）参照）。具体的には、レチクル基板５２（図５（ａ）参照）の一方の主面上に、多層反射膜５３、キャッピング層５４、バッファ層５５、吸収層５６、反射防止層５７、をそれぞれ積層することで、パターン膜が形成された、ブランクス５１を用意する。続いて、ブランクス５１に、ポジ型のレジスト５８を積層する（図５（ｃ）参照）。その後、描画装置１１のステージ２７にレジスト塗布後のブランクス５１が載せられ、電子銃３３から電子ビームを照射し、回路パターンが転写される（図５（ｄ）参照）。その結果、図５（ｃ）のポジ型のレジスト５８は、感光部５８ａと、非感光部５８ｂと、に分離する。
【００４５】
その後、現像装置１２による現像工程を経ることで、感光部５８ａが除去される（図５（ｅ）参照）。現像後、レジストパターンによる回路パターンデータを、ブランクス５１上に得ることができる。ただし、この回路パターンデータは、平面視の直角のコーナー部で丸みをもった形で形成される。さらに、エッチング装置１３によりドライエッチング工程を経ることで、反射防止層５７、吸収層５６、バッファ層５５の順に取り除き、レジスト（非感光部５８ｂ）を剥離することで、反射型レチクル５９の製造が終了する（図５（ｆ）参照）。
【００４６】
次に、レチクルに回路パターンを転写する際の方法について説明する。
【００４７】
図１は、第１の実施形態に係るレチクル製造システム１０における回路パターン転写のプロセスの一例を示すフローチャートである。
【００４８】
ステップＳ１０１において、レチクル製造システム１０のシステム管理者は、ＴＥＧパターンのウェハへの転写状況の解析結果を補正データ生成装置１４に入力する。つまり、ステップＳ１０１に先立ち、予め用意したＴＥＧレチクル（テストレチクル）を使用して、ウェハ上にレジストパターンを形成し、そのレジストパターンの出来映えから、レチクルを生成する際に必要な全体の補正量（以下、必要全体補正量とする）を算出しておく。
【００４９】
レジストパターンの出来映えを確認する手法には種々考えられるが、第１の実施形態においては、レジストパターンの縦横寸法を出来映え評価の尺度とする。つまり、事前準備用テストパターン（ＴＥＧレチクル上の回路パターン）を転写したウェハ上のＴＥＧパターンの寸法を測定（寸法データの取得）することで、必要全体補正量を算出する。あるいは、ＴＥＧパターンのレジスト形状そのものを吟味し、より正確な必要全体補正量を算出してもよい。いずれにしても、システム管理者は、ＴＥＧレチクルを利用して算出した必要全体補正量を、ＴＥＧパターンのウェハへの転写状況解析結果として、補正データ生成装置１４に入力する。
【００５０】
ステップＳ１０２において、システム管理者は、描画装置１１にて転写する回路パターンデータを用意する。より具体的には、反射型レチクルを用いて製造する半導体装置の回路設計図に現れる各構成要素を、反射型レチクル上に配置可能となるように再配置した回路パターンデータを準備し、補正データ生成装置１４に入力する。再配置された回路パターンデータは、レチクル上の座標系において、予め設定されたグリッドを単位（例えば、レチクル上で１ｎｍ又はウェハ上で０．２５ｎｍ）にて、各構成要素が配置されたデータである。
【００５１】
ステップＳ１０３において、システム管理者は、ＯＰＣ補正用の補正モデルを用意する。ステップＳ１０１にて使用したＴＥＧレチクルは、既にＯＰＣ補正が施されたレチクルであるが、現に製造しようとしている反射型レチクルの使用が予定される露光装置には、適さず、別のＯＰＣ補正が必要となる場合もある。そこで、必要なＯＰＣ補正量を考慮し、製造中の反射型レチクルに使用される定型的な（代表的な）回路パターンごとに、新たなＯＰＣ補正モデルを準備し、補正データ生成装置１４に入力する。
【００５２】
ステップＳ１０４において、補正データ生成装置１４の補正データ算出部４２は、ステップＳ１０２にて受け付けた回路パターンデータに含まれる定型的な回路パターンごとに、ステップＳ１０３にて受け付けた新規なＯＰＣ補正モデルを適用する。
【００５３】
ステップＳ１０５において、補正データ算出部４２は、ステップＳ１０４にてＯＰＣ補正モデルが適用された後の回路パターンデータをレチクル座標に対応した形式に変更し、ＥＢ描画用ＣＡＤデータを生成する。
【００５４】
ステップＳ１０６において、補正データ生成装置１４は、描画装置１１にＥＢ描画用ＣＡＤデータを入力する。描画装置１１は、ＥＢ描画用ＣＡＤデータを、記憶部２２の第１のメモリ領域に格納する。
【００５５】
ステップＳ１０７において、描画装置１１の中央制御部２１は、入力したＥＢ描画用ＣＡＤデータに基づき、レチクル上に塗布されたレジストに描画する指示を、アパーチャー制御部２４、ビーム制御部２５、ステージ制御部２６に対して行う。その際、描画装置１１の中央制御部２１は、回路パターン描画用のプログラムの実行に加えて、記憶部２２の第３のメモリ領域に格納されているビーム形状変更プログラムを実行する。中央制御部２１は、ビーム形状変更プログラムを実行することで、電子ビーム３４の形状を変更する指示を、ビーム制御部２５に行う。即ち、描画装置１１は、ＥＢ描画用ＣＡＤデータに基づき、レチクル上の描画領域を選択しつつ、ビーム形状変更プログラムを実行することで、電子ビームの形状を描画中に変更する。また、ビーム形状変更プログラムの実行の際に、第２のメモリ領域に格納された寸法増減分布データが参照され、レチクルに描画する回路パターンの補正が行われる。
【００５６】
ステップＳ１０８において、描画装置１１による回路パターンデータの転写が終了すると、回路パターンの描画が終了したレチクルが製造される。
【００５７】
ここで、補正データ生成装置１４は、ステップＳ１０１にて受け付けた必要全体補正量に基づき、描画装置１１が描画する回路パターンであって、定型的な回路パターンごとに、必要なＯＰＣ補正量、フレア補正量、シャドーイング補正量をそれぞれ算出する。具体的には、補正データ算出部４２は、必要全体補正量を、ＯＰＣ補正量、フレア補正量、シャドーイング補正量のそれぞれに分離する。なお、以降の説明において、必要全体補正量から分離された、ＯＰＣ補正量を必要ＯＰＣ補正量、フレア補正量を必要フレア補正量、シャドーイング補正量を必要シャドーイング補正量、とそれぞれ表記する。
【００５８】
ここで、必要ＯＰＣ補正量には、レチクル上の位置に応じて１チップ毎に周期的に発生する特徴があり、シャドーイング補正量にはレチクル上で描画機のビーム走査方向に垂直な中心線に対し左右対称に発生する特徴がある。そこで、必要ＯＰＣ補正量と必要シャドーイング補正量が持つ特徴を解析（寸法増減量の周期性の解析、寸法増減量の対称性の解析）することで、必要ＯＰＣ補正量と必要シャドーイング補正量が抽出できる。さらに、必要全体補正量から、必要ＯＰＣ補正量及び必要シャドーイング補正量を減算すれば、必要フレア補正量を算出できる。以上のように、ＴＥＧパターンがウェハ上に転写された結果を解析することで、必要ＯＰＣ補正量、必要フレア補正量、必要シャドーイング補正量が算出できる。なお、必要ＯＰＣ補正量等の算出に使用される典型的な回路パターンには、周囲にパターンが存在しない孤立パターン、２本のパターンが平行に配線される２本並列パターン、３本のパターンが平行に配線される３本並列パターン等が挙げられる。
【００５９】
この補正データ算出部４２における、必要ＯＰＣ補正量、必要フレア補正量、必要シャドーイング補正量の算出方法は、図６に示すフローチャートのとおりとなる。つまり、必要全体補正量から、１チップ毎に周期的に発生する必要ＯＰＣ補正量を算出する（ステップＳ０１）。また、必要全体補正量から、描画機のビーム走査方向に垂直な中心線に対し左右対称に発生する必要シャドーイング補正量を算出する（ステップＳ０２）。その後、必要全体補正量から、必要ＯＰＣ補正量と必要シャドーイング補正量を減ずることで、必要フレア補正量を算出する（ステップＳ０３）。
【００６０】
次に、必要ＯＰＣ補正量、必要フレア補正量及び必要シャドーイング補正量の算出方法を、図７を用いて具体的に説明する。図７（ａ）は、３１１ａから３１１ｉまでの９チップの回路パターンで構成される多面付レチクルの構成例を示している。ここで、レチクル上の点線部に於ける必要ＯＰＣ補正量と必要フレア補正量、及び必要シャドーイング補正量のＸ方向に関しての総量成分σ：ｋ（ｘ）を示したのが図７（ｂ）である。これは、ＴＥＧパターンのウェハ上の転写結果から算出できる。この総量成分σ：ｋ（ｘ）について解析を進めると、図７（ｃ）に示す様に１チップ毎に周期的に現れる成分σ（opc）：ｆ（ｘ）が抽出できる。これが、必要ＯＰＣ補正量となる。
【００６１】
また、図７（ｄ）に示す様に描画機のビーム走査方向に垂直な中心線に対し左右対称に現れる成分（shadowing）：ｇ（ｘ）も抽出でき、これが必要シャドーイング補正量となる。更に、図７（ｅ）では、総量成分σ：ｋ（ｘ）からσ（opc）：ｆ（ｘ）とσ（shadowing）：ｇ（ｘ）を減算し、ランダム的に発生するσ（flare）：ｈ（ｘ）も抽出でき、これが必要フレア補正量となる。以上の内容をＹ方向でも実施し、必要ＯＰＣ補正量と必要フレア補正量、及び必要シャドーイング補正量をＸ方向、Ｙ方向で解析抽出する。
【００６２】
補正データ生成装置１４は、必要ＯＰＣ補正量、必要フレア補正量、必要シャドーイング補正量を算出すると、フレア補正及びシャドーイング補正を行うためのデータを算出する。具体的には、補正データ生成装置１４は、必要フレア補正量を実現する回路パターンの寸法増減分布データを算出する（図１のステップＳ２０１）。さらに、補正データ生成装置１４は、必要シャドーイング補正量を実現する回路パターンの寸法増減分布データを算出する（ステップＳ２０２）。
【００６３】
ここで、必要フレア補正量をＸ方向（第１の方向）、Ｙ方向（第２の方向）の寸法により表し、レチクル上に回路パターン転写する際のグリッド座標に対応させたものが、フレアによる寸法増減分布データである。同様に、必要シャドーイング補正量をＸ方向、Ｙ方向の寸法により表し、レチクル上に回路パターン転写する際のグリッド座標に対応させたものが、シャドーイングによる寸法増減分布データである。寸法増減分布データとは、反射型レチクル上の座標と、フレアやシャドーイングの影響を補正するために回路パターンの寸法に生じた増減量（寸法増減量）と、の組み合わせからなるデータである。
【００６４】
補正データ生成装置１４は、フレア及びシャドーイングによる寸法増減分布データの算出が終了すると、これらのデータを、描画装置１１に入力する（ステップＳ２０３）。
【００６５】
フレア及びシャドーイングによる寸法増減分布データを受け付けた描画装置１１は、これらのデータを記憶部２２の第２のメモリ領域に保存する。
【００６６】
その後、描画装置１１の中央制御部２１は、フレアによる寸法増減分布データとシャドーイングによる寸法増減分布データとを合成する（ステップＳ２０４）。より具体的には、中央制御部２１は、それぞれの寸法増減分布データに含まれる座標ごとに、対応する寸法増減量を合算し、合成データとして記憶部２２の第２のメモリ領域に保存する。即ち、電子ビームの形状変更に使用される寸法増減分布データは、フレアによる寸法増減分布データとシャドーイングによる寸法増減分布データが、描画装置１１に入力された後、両者は合算処理されて第２のメモリ領域に入力される。また、換言するならば、必要フレア補正量とシャドーイング補正量は、描画装置１１での回路パターンの描画中に、電子ビームの形状を変更することで補正が実行されるデータといえる。
【００６７】
その後、中央制御部２１は、ビーム形状変更プログラムを起動する（ステップＳ２０５）。
【００６８】
続いて、ビーム形状変更プログラムについて説明する。
【００６９】
図８〜図１１は、ビーム形状変更プログラムを説明するための図である。なお、図８〜図１１では、理解の容易のため、パターンやビーム形状は実際よりも簡略化している。図８は、作成しようとする反射型レチクルのＥＢ描画用ＣＡＤデータを模式的に示す図である。図８に示すグリッドは、反射型レチクル上で１ｎｍ（ウェハ上では０．２５ｎｍ）と設定されている。
【００７０】
ここで、レチクル上にポジ型レジストを塗布した場合には、ＥＢ描画用ＣＡＤデータのパターン６１の領域以外に、グリッド単位で電子ビームが照射される。電子ビームの形状の初期値（デフォルト値）は、例えば、１０ｎｍ四方の正方形のように定められている。尚、本実施形態ではレジストをポジ型として説明するが、レジストをポジ型に限定する趣旨ではない。本実施形態に係るレチクル製造システム１０は、ネガ型レジストにも応用できる事は言うまでもない。
【００７１】
図９は、Ｘ方向の寸法増減分布の一例を示す図である。図９（ａ）は、フレアの影響による寸法増減分布（Ｘ方向）の一例を示す。図９（ｂ）は、シャドーイングの影響による寸法増減分布（Ｘ方向）の一例を示す。図９（ｃ）は、フレアとシャドーイングの影響による寸法増減分布（Ｘ方向）の一例を示す。
【００７２】
図９（ａ）において、反射型レチクル上の領域３３０ａは、フレアの影響により、−２ｎｍの寸法補正が必要となる領域である。一方、領域３３０ｂは寸法補正が必要のない領域である。図９（ｂ）において、反射型レチクル上の領域３３０ｃは、シャドーイングの影響により、＋２ｎｍの寸法補正が必要な領域であり、領域３３０ｄは＋４ｎｍの寸法補正が必要な領域である。
【００７３】
さらに、フレアの影響とシャドーイングの双方から影響を受けて、Ｘ方向にて必要な寸法補正量を示すのが、図９（ｃ）である。図９（ｃ）は、図９（ａ）と図９（ｂ）のそれぞれ対応する座標ごとに、寸法増減量を合成（合算）することで得られる。具体的には、図９（ｃ）の領域３３０ｅは寸法補正の不要な領域、領域３３０ｆと領域３３０ｇは＋２ｎｍの寸法補正が必要な領域、領域３３０ｈは＋４ｎｍの寸法補正が必要な領域である。
【００７４】
図１０は、Ｙ方向の寸法増減分布の一例を示す図である。図１０（ａ）は、フレアの影響による寸法増減分布（Ｙ方向）の一例を示す。図１０（ｂ）は、シャドーイングの影響による寸法増減分布（Ｙ方向）の一例を示す。図１０（ｃ）は、フレアとシャドーイングの影響による寸法増減分布（Ｙ方向）の一例を示す。
【００７５】
図１０（ａ）において、反射型レチクル上の領域３４０ａは、フレアの影響により、−２ｎｍの寸法補正が必要となる領域である。一方、領域３４０ｂは寸法補正が必要のない領域である。図１０（ｂ）において、反射型レチクル上の領域３４０ｃは、シャドーイングの影響により、＋２ｎｍの寸法補正が必要な領域であり、領域３４０ｄは＋４ｎｍの寸法補正が必要な領域である。
【００７６】
さらに、フレアの影響とシャドーイングの双方から影響をうけて、Ｙ方向にて必要な寸法補正量を示すのが、図１０（ｃ）である。図１０（ｃ）は、図１０（ａ）と図１０（ｂ）のそれぞれ対応する座標ごとに、寸法増減量を合成（合算）することで得られる。具体的には、図１０（ｃ）の領域３４０ｅは寸法補正の不要な領域、領域３４０ｆと領域３４０ｇは＋２ｎｍの寸法補正が必要な領域、領域３４０ｈは＋４ｎｍの寸法補正が必要な領域である。
【００７７】
図９（ｃ）及び図１０（ｃ）を参照すると、フレアとシャドーイングの影響による寸法増減分布は、Ｘ方向、Ｙ方向ともに反射型レチクル上で０〜４ｎｍの範囲で変動することが理解できる。この寸法補正量を実現するために電子ビーム３４の形状を変更するのが、ビーム形状変更プログラムである。
【００７８】
ビーム形状変更プログラムは、記憶部２２の第２のメモリ領域に保存されている合成データを読み出し、合成データに含まれる座標と、当該座標に対応する寸法増減量に応じて、電子ビームの形状を逐次変更するプログラムである。例えば、図１１を参照すると、中央制御部２１がビーム形状変更プログラムを実行すると、座標（Ｘ１、Ｙ１）にて、回路パターンの転写を行っている最中は、電子ビームの形状をＸ方向にＵ１、Ｙ方向にＶ１に変更する。なお、Ｘ方向及びＹ方向の寸法増減量と、対応する電子ビームの形状（Ｘ方向の長さ、Ｙ方向の長さ）と、の間には所定の規則を設けておく。例えば、Ｘ方向及びＹ方向の寸法増減量に比例して、Ｘ方向及びＹ方向の長さを決定する等の規則が考えられる。
【００７９】
あるいは、Ｘ方向及びＹ方向の寸法増減量がない（寸法増減量が０）場合の電子ビームの形状を基準とし、寸法増減量の変動に応じて、電子ビームの形状を形成するＸ方向の長さ、Ｙ方向の長さを変更してもよい。図１２を参照すると、Ｘ方向及びＹ方向ともに、寸法増減量が存在しない場合（図１２（ａ）参照）には、電子ビームの形状はデフォルト値とする（１０ｎｍ×１０ｎｍの正方形とする）。一方、Ｘ方向への変動量が−４ｎｍ、Ｙ方向への変動量が０ｎｍの場合（図１２（ｇ）参照）には、電子ビームの形状を、６ｎｍ（Ｘ方向）×１０ｎｍ（Ｙ方向）の長方形とする。このように、基準値からのＸ方向及びＹ方向の寸法増減量に応じて、電子ビームの形状を決定してもよい。
【００８０】
中央制御部２１は、電子ビーム３４の形状を逐次（オンタイムで）変更する指示をビーム制御部２５に行いつつ、レチクル３５上に回路パターンを転写する。このように、描画装置１１の中央制御部２１は、ＥＢ描画用ＣＡＤデータを用いて、レチクル基板に描画する回路パターンを補正するための寸法増減分布データ（第２のメモリ領域に格納されているフレアによる寸法増減分布データとシャドーイングによる寸法増減分布データの合成データ）に従い、電子ビームの形状を変更する。
【００８１】
［比較例］
次に、第１の実施形態に係るレチクル製造システム１０の比較例について説明する。
【００８２】
図１３を参照しつつ、必要全体補正量から分離した必要フレア補正量と必要シャドーイング補正量に基づく補正を行わずに反射型レチクルを製造する場合について説明する。
【００８３】
図１３に示す方法では、ＴＥＧパターンをウェハ上に実際に転写し、その転写状況を解析する（ステップＳ３０１）。次に、反射型レチクルに転写する回路パターンデータを用意する（ステップＳ３０２）。その後、ステップＳ３０１にて解析した必要な補正量（上述の必要全体補正量に相当する）を見積もり、その結果に基づく補正モデルを用意する（ステップＳ３０３）。その後、ステップＳ３０３にて用意した補正モデルを用いて、回路パターンデータを補正し（ステップＳ３０４）、ＥＢ描画用ＣＡＤデータを生成（ステップＳ３０５）し、ブランクス上に回路パターンを転写する（ステップＳ３０６〜Ｓ３０８）。このように、図１３に示す製造方法では、ＴＥＧパターンから得られる必要全体補正量に対して、補正モデルを適用し、ＥＢ描画用ＣＡＤデータを生成している。
【００８４】
ここで、ＯＰＣ補正量は、ある特定のエリア間、又は、チップ間にて、周期性を持つデータであるのは上述のとおりである。そのため、ＯＰＣ補正量が反映されたＣＡＤデータは、ＯＰＣ補正量が持つ特性（周期性）を理由として、圧縮することが容易である。つまり、ＯＰＣ補正量のみが反映されたＣＡＤデータは、露光フィールド内（レチクル内）のチップ間や、同一エリア内（セル間、ＳＡ間）に同一のＣＡＤデータが規則的に配置されるため、データの圧縮が可能であり、データ量が急増することはない。
【００８５】
しかし、フレア補正量とシャドーイング補正量に関しては、露光フィールド内（レチクル内）にて周期的な特性を持つことがないので、これらの補正量をＣＡＤデータに反映すると、ＣＡＤデータから周期性が失われ、データの圧縮は困難となり、データ量が急増する。例えば、セル−セル間の回路は、同じパターンであったとしても、フレア補正量とシャドーイング補正量が異なることがあるため、ＣＡＤデータとしては異なる寸法を有する配線パターンとなる。従って、フィールド内のＣＡＤデータ量は、殆ど圧縮されず、その扱いに支障を来す自体が生じうる。
【００８６】
一方、第１の実施形態に係るレチクル製造システム１０では、描画装置１１での補正に必要なデータは以下の３種である。
（１）ＯＰＣ補正を施したＥＢ描画用ＣＡＤデータ。
（２）フレアによる寸法増減分布データ。
（３）シャドーイングによる寸法増減分布データ。
【００８７】
これらのデータのうち、ＥＢ描画用ＣＡＤデータ自体の圧縮が容易なことは上述のとおりである。さらに、フレアやシャドーイングによる寸法増減分布データは、座標と寸法増減量を組み合わせたデータであり、近接した座標間では大きな差はない（通常、近接する座標間では同じ寸法増減量となることが多い）ため、圧縮が容易である。このように、上記（１）〜（３）の個々のデータは圧縮性が高く、個別に扱うのは容易である。
【００８８】
さらに、図１３に示すような方法では、上記（１）〜（３）の補正用データが合成されている補正量を扱うため、補正不一致等の問題が生じた際のデータ検証が複雑になる。つまり、図１３に示す方法では、ＯＰＣ補正、フレア補正、シャドーイング補正のいずれの補正要因が影響し、問題が生じているかを切り分ける作業に大きなコスト（労力、時間）が必要である。
【００８９】
一方で、第１の実施形態に係るレチクル製造システム１０では、描画装置１１に入力するデータは、補正要因ごとに最初から分けられているため、補正不一致等の問題発生時の対応は速やかに進められる。
【００９０】
また、同一のＥＵＶ露光装置で、同一工程の他のレチクル製造が必要な場合（他工程、他製品の同工程のレチクル展開等）には、上記（２）と（３）のデータは、オリジナルのデータが流用でき、より一層ハンドリング性能が高まり、レチクル製造のＴＡＴ（Turn Around Time）も大きく向上する。即ち、フレア補正及びシャドーイング補正のための合成データは、描画装置１１の記憶部２２に格納したまま、第１のレイヤーとは回路パターンが異なる第２のレイヤーのレチクル製造に流用できる。
【００９１】
なお、図２に示すレチクル製造システムの構成は例示であって、図２の構成に限定する趣旨ではない。例えば、描画装置１１、現像装置１２、エッチング装置１３が一体となった描画装置を用いてもよい。さらに、補正データ生成装置１４の機能を描画装置１１に含ませる、又は、描画装置１１の機能を補正データ生成装置１４に含ませる構成であってもよい。
【００９２】
第１の実施形態に係るレチクル製造システム１０は、反射型レチクルの製造に使用できる。また、第１の実施形態に係るレチクル製造システム１０により製造したレチクルを使用して、半導体装置を製造できる。つまり、図１４に示す半導体装置の製造方法が実現できる。即ち、反射型レチクルを用いて回路パターンをウェハに転写する露光工程（ステップＳ４０１）を実施し、現像工程（ステップＳ４０２）、エッチング工程（ステップＳ４０３）を経て、半導体装置を製造できる。図１４に示す半導体装置の製造方法により製造された半導体装置を得ることもできる。
【００９３】
第１の実施形態に係るレチクル製造システム１０では、描画装置１１へのＣＡＤデータの入力の際に、必要フレア補正量と必要シャドーイング補正量が反映されたＣＡＤデータの入力を行わず、必要ＯＰＣ補正量のみが反映されたＣＡＤデータを入力する。一方で、必要フレア補正量と必要シャドーイング補正量を示す寸法増減分布データを、描画装置１１に入力する。描画装置１１では、必要ＯＰＣ補正量が反映されたＥＢ描画用ＣＡＤデータに基づき、回路パターンを描画するレチクル上の領域を選択しつつ、寸法増減分布データに従って電子ビームの形状を変更することで、フレア補正及びシャドーイング補正を実行する。その結果、描画装置１１が扱うＣＡＤデータの増加が抑制できる。
【００９４】
［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。
【００９５】
なお、第２の実施形態に係るレチクル製造システム１０ａに含まれる描画装置１１ａの構成は、描画装置１１の構成と相違する点は存在しないので、レチクル製造システム１０ａに関する図２〜図５に相当する説明を省略する。
【００９６】
第１の実施形態に係るレチクル製造システム１０では、フレア補正とシャドーイング補正に対し、電子ビームの形状を変更することで対応している。しかし、電子ビームの形状を変えるだけでは、対応できない補正も存在する可能性がある。例えば、所定の範囲を超えた寸法増減量が存在する場合等である。このような場合にも対応可能とするのが、第２の実施形態に係るレチクル製造システム１０ａである。
【００９７】
レチクル製造システム１０ａに含まれる描画装置１１ａは、所定の範囲を超えた寸法変動領域（以下、特異エリアと表記する）を抽出し、抽出した特異エリアにおける寸法補正は、ＥＢ描画用ＣＡＤデータを更新することで対応する。このように、描画装置１１ａは、第２のＥＢ描画用ＣＡＤデータを生成する。
【００９８】
図１５は、第２の実施形態に係るレチクル製造システム１０ａにおける回路パターン転写のプロセスの一例を示すフローチャートである。図１５において、図１と同一の処理には同一のステップ名を与え、説明を省略する。
【００９９】
ステップＳ４０１において、描画装置１１ａの中央制御部２１は、合成データの中に、所定の値を超える寸法増減量を持つ領域（即ち、特異エリア）が存在するか否かを判定する。
【０１００】
特異エリアが存在する場合（ステップＳ４０１、Ｙｅｓ分岐）には、中央制御部２１は、その特異エリアを抽出（ステップＳ４０２）し、抽出した特異エリアの寸法増減量に基づき、ＥＢ描画用ＣＡＤデータの特異エリアに相当する箇所の更新を行う（ステップＳ４０３）。即ち、第２のＥＢ描画用ＣＡＤデータを生成する。
【０１０１】
また、特異エリアが存在する場合（ステップＳ４０１、Ｙｅｓ分岐）には、特異エリアを抽出（ステップＳ４０２）した後、合成データから特異エリアを除くことで、合成データを更新する（ステップＳ４０４）。
【０１０２】
このように、ＥＢ描画用ＣＡＤデータの中で所定の寸法増減量を超える座標について、ＥＢ描画用ＣＡＤデータの再計算処理を実施し、所定の寸法増減量を超えた座標に対応する回路パターンの更新を行うことで、新たなＥＢ描画用ＣＡＤデータを生成する。さらに、合成データから特異エリアを除外することで、所定の寸法増減量に収まる合成データ（寸法増減分布データ）を生成する。描画装置１１では、新たに生成された（更新された）ＥＢ描画用ＣＡＤデータと合成データを使用して、レチクル上に回路パターンを描画する。
【０１０３】
特異エリアが存在しない場合（ステップＳ４０１、Ｎｏ分岐）には、第１の実施形態にて説明した動作と同様である。
【０１０４】
次に、第２のＥＢ描画用ＣＡＤデータの生成箇所について、図８〜図１０と、図１６を参照しつつ説明する。図１６（ａ）は、フレアとシャドーイングの影響による寸法増減分布（Ｘ方向）の一例を示す。図１６（ｂ）は、フレアとシャドーイングの影響による寸法増減分布（Ｙ方向）の一例を示す。
【０１０５】
例えば、ビーム形状の変更による寸法補正の限界が、Ｘ方向及びＹ方向ともに、２ｎｍとする。この場合、図９（ｃ）の領域３３０ｈと図１０（ｃ）の領域３４０ｈが、限界を超える領域（特異エリア）に該当する。この両領域については、描画装置１１ａの内部に存在するＥＢ描画用ＣＡＤデータの該当領域のパターンを修正（この場合には、パターンを細らせる）することで、第２のＥＢ描画用ＣＡＤデータを生成する。より具体的には、図１６（ａ）の領域３５０ａと図１６（ｂ）の領域３５０ｂに含まれるパターンを細らせるように、ＥＢ描画用ＣＡＤデータを更新する（図１６（ｃ）参照）。
【０１０６】
特異エリアは、反射型レチクルの領域のうち、極限られた領域に発生するものと想定され、反射型レチクルの全面に及ぶことは想定されない。従って、第２のＥＢ描画用ＣＡＤデータの生成も短時間で実施できる。また、補正モデルも描画装置１１ａの内部に格納し、第２のＥＢ描画用ＣＡＤデータの生成にリンクさせれば、補正の精度を上げることも可能である。
【０１０７】
なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。特に、本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
【符号の説明】
【０１０８】
１０、１０ａ  レチクル製造システム
１１、１１ａ  描画装置
１２  現像装置
１３  エッチング装置
１４  補正データ生成装置
２１  中央制御部
２２、４３  記憶部
２３  入力部
２４  アパーチャー制御部
２５  ビーム制御部
２６  ステージ制御部
２７  ステージ
２８  対物レンズ
２９  偏光器
３０  コンデンサレンズ
３１、３２  アパーチャー
３３  電子銃
３４  電子ビーム
３５  レチクル
４１  入出力部
４２  補正データ算出部
５１  ブランクス
５２  レチクル基板
５３  多層反射膜
５４  キャッピング層
５５  バッファ層
５６  吸収層
５７  反射防止層
５８  ポジ型のレジスト
５８ａ  感光部
５８ｂ  非感光部
５９、３０２  反射型レチクル
６１  パターン
２０１  透過型レチクル
２０２、３０１  露光ビーム
２０３  透過型ミラー
２０４、３０４  ウェハ
３０３  反射型ミラー
３１０  外形線
３１１ａ〜３１１ｉ  各々がレチクル上で１チップに相当する回路パターン
３２０ａ〜３２０ｉ、３３０ａ〜３３０ｈ、３４０ａ〜３４０ｈ、３５０ａ、３５０ｂ  領域
【図１】
2015045720.tif 000003
【図２】
2015045720.tif 000004
【図３】
2015045720.tif 000005
【図４】
2015045720.tif 000006
【図５】
2015045720.tif 000007
【図６】
2015045720.tif 000008
【図７】
2015045720.tif 000009
【図８】
2015045720.tif 000010
【図９】
2015045720.tif 000011
【図１０】
2015045720.tif 000012
【図１１】
2015045720.tif 000013
【図１２】
2015045720.tif 000014
【図１３】
2015045720.tif 000015
【図１４】
2015045720.tif 000016
【図１５】
2015045720.tif 000017
【図１６】
2015045720.tif 000018
【図１７】
2015045720.tif 000019
【図１８】
2015045720.tif 000020
【図１９】
2015045720.tif 000021