(57)【要約】【課題】暗電流の発生を抑制することが可能な撮像素子およびその製造方法ならびに電子機器を提供する。【解決手段】本開示撮像素子は、画素ごとに光電変換部を有する半導体基板と、半導体基板に設けられた画素分離溝と、半導体基板の受光面側に設けられた固定電荷膜とを備えたものであり、固定電荷膜は、受光面から画素分離溝の壁面および底面にかけて連続して設けられた第１絶縁膜と、第１絶縁膜上の少なくとも受光面に部分的に設けられた第２絶縁膜とを有する。【選択図】図２Ｃ
2015070070.tif 000002
【特許請求の範囲】
【請求項１】
画素ごとに光電変換部を有する半導体基板と、
前記半導体基板に設けられた画素分離溝と、
前記半導体基板の受光面側に設けられた固定電荷膜とを備え、
前記固定電荷膜は、前記受光面から前記画素分離溝の壁面および底面にかけて連続して設けられた第１絶縁膜と、前記第１絶縁膜上の少なくとも前記受光面に部分的に設けられた第２絶縁膜と
を有する撮像素子。
【請求項２】
前記第１絶縁膜および前記第２絶縁膜の膜数は互いに異なる、請求項１に記載の撮像素子。
【請求項３】
前記第１絶縁膜の膜数は２層、前記第２絶縁膜の膜数は１層である、請求項１に記載の撮像素子。
【請求項４】
前記固定電荷膜は、前記半導体基板側から前記第１絶縁膜、前記第２絶縁膜および前記第１絶縁膜の順に形成されている、請求項１に記載の撮像素子。
【請求項５】
前記固定電荷膜は、前記半導体基板側から前記第１絶縁膜、前記第１絶縁膜および前記第２絶縁膜の順に形成されている、請求項１に記載の撮像素子。
【請求項６】
前記第２絶縁膜は、前記受光面から前記画素分離溝の壁面の一部にかけて連続している、請求項１に記載の撮像素子。
【請求項７】
前記第１絶縁膜および前記第２絶縁膜は、それぞれ、酸化ハフニウム（ＨｆＯ２），酸化亜鉛（ＺｎＯ２），酸化アルミニウム（Ａｌ２Ｏ３），酸化チタン（ＴｉＯ２）および酸化タンタル（Ｔａ２Ｏ５）のいずれか１種によって形成されている、請求項１に記載の撮像素子。
【請求項８】
画素ごとに光電変換部を有すると共に、画素分離溝を有する半導体基板の受光面に固定電荷膜を成膜する工程を含み、前記固定電荷膜の製造工程は、
前記半導体基板の前記受光面から前記画素分離溝の壁面および底面にかけて連続した第１絶縁膜を形成する工程と、
前記第１絶縁膜上の少なくとも前記受光面に部分的に第２絶縁膜を形成する工程と
を含む撮像素子の製造方法。
【請求項９】
前記第１絶縁膜を原子層蒸着法または有機金属化学気相成長法によって形成する、請求項８に記載の撮像素子の製造方法。
【請求項１０】
前記第２絶縁膜を物理的気相成長法によって形成する、請求項８に記載の撮像素子の製造方法。
【請求項１１】
撮像素子を含み、
前記撮像素子は、
画素ごとに光電変換部を有する半導体基板と、
前記半導体基板に設けられた画素分離溝と、
前記半導体基板の受光面側に設けられた固定電荷膜とを備え、
前記固定電荷膜は、前記受光面から前記画素分離溝の壁面および底面にかけて連続して設けられた第１絶縁膜と、前記第１絶縁膜上の少なくとも前記受光面に部分的に設けられた第２絶縁膜と
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体基板上に固定電荷膜を有する撮像素子およびその製造方法ならびにこれを備えた電子機器に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）イメージセンサおよびＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサ等の固体撮像装置（撮像装置）では、光電変換部を備えた固体撮像素子（撮像素子）が画素ごとに配置されている。撮像素子の光電変換部は、例えばシリコン（Ｓｉ）等の半導体材料によって構成されているが、その表面には結晶構造が途切れることによる結晶欠陥やダングリングボンドが存在している。この結晶欠陥やダングリングボンドは、光電変換部に生じた電子−正孔対の再結合による消滅や暗電流の発生の原因となる。
【０００３】
暗電流の発生を抑えるため、例えば特許文献１に記載の裏面照射型の固体撮像装置では、光電変換部としてフォトダイオード（Photo Diode；ＰＤ）が埋め込まれたＳｉ基板の受光面（裏面）に負の固定電荷を有する絶縁膜（固定電荷膜）が形成されている。固定電荷膜が形成されたＳｉ面には反転層が形成される。Ｓｉ界面はこの反転層によってピニングされ、これにより暗電流の発生が抑制される。
【０００４】
また、Ｓｉ基板には、隣り合う画素間に溝を設け、この溝内を絶縁膜で埋め込むことによって光学混色を抑制することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ２０１２／１１７９３１
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記溝は一般的にドライエッチングによって形成されるが、ドライエッチングによって処理されたＳｉ基板の表面（特に、溝の壁面および底面）には結晶欠陥やダングリングボンド等による界面準位が増加し、暗電流が発生しやすいという問題があった。
【０００７】
本技術はかかる問題点に鑑みてなされたもので、その目的は、暗電流の発生を抑制することが可能な撮像素子およびその製造方法ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本技術の撮像素子は、画素ごとに光電変換部を有する半導体基板と、半導体基板に設けられた画素分離溝と、半導体基板の受光面側に設けられた固定電荷膜とを備えたものであり、固定電荷膜は、受光面から画素分離溝の壁面および底面にかけて連続して設けられた第１絶縁膜と、第１絶縁膜上の少なくとも受光面に部分的に設けられた第２絶縁膜とを有する。
【０００９】
本技術の撮像素子の製造方法は、画素ごとに光電変換部を有すると共に、画素分離溝を有する半導体基板の受光面に固定電荷膜を成膜する工程を含む、固定電荷膜の製造工程は、半導体基板の受光面から画素分離溝の壁面および底面にかけて連続した第１絶縁膜を形成する工程と、第１絶縁膜上の少なくとも受光面に部分的に第２絶縁膜を形成する工程とを含むものである。
【００１０】
本技術の電子機器は、上記本技術の撮像素子を備えたものである。
【００１１】
本技術の撮像素子およびその製造方法ならびに電子機器では、半導体基板の受光面側に形成される固定電荷膜を、受光面に設けられた第１絶縁膜と、受光面から半導体基板に設けられた画素分離溝の壁面および底面にかけて設けられた第２絶縁膜との積層膜とする。このように固定電荷膜を形成領域の異なる２種類の絶縁膜によって構成することにより、半導体基板の表面（具体的には、画素分離溝の壁面および底面）の界面準位が改善される。
【発明の効果】
【００１２】
本技術の撮像素子およびその製造方法ならびに電子機器では、受光面側の半導体基板上に形成する固定電荷膜を、形成領域の異なる２種類の絶縁膜（第１絶縁膜および第２絶縁膜）の積層膜として形成するようにした。これにより、半導体基板に形成された画素分離溝の壁面および底面の界面準位が改善され、暗電流の発生を抑制することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本開示の一実施の形態に係る撮像素子の断面図である。
【図２Ａ】図１に示した撮像素子の固定電荷膜の製造方法を説明するための断面図である。
【図２Ｂ】図２Ａに続く工程を表す断面図である。
【図２Ｃ】図２Ｂに続く工程と共に、固定電荷膜の構成の一例を表す断面図である。
【図３Ａ】図１に示した撮像素子の固定電荷膜の他の製造方法を説明するための断面図である。
【図３Ｂ】図３Ａに続く工程を表す断面図である。
【図３Ｃ】図３Ｂに続く工程とともに、固定電荷膜の他の構成例を表す断面図である。
【図４】本開示の変形例に係る撮像素子の断面図である。
【図５】適用例１に係る固体撮像装置の機能ブロック図である。
【図６】適用例２に係る電子機器の機能ブロック図である。
【発明を実施するための形態】
【００１４】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（固定電荷膜を多層構造とし、それぞれ異なる製造方法を用いて形成した例）
２．変形例（遮光膜を画素分離溝内にも設けた例）
３．適用例（電子機器への適用例）
【００１５】
＜実施の形態＞
図１は、本開示の一実施の形態に係る撮像素子（撮像素子１０）の断面構成を表したものである。撮像素子１０は、例えばＣＣＤイメージセンサまたはＣＭＯＳイメージセンサ等の撮像装置（撮像装置１）において１つの画素（例えば画素Ｐ）を構成するものである（図５参照）。この撮像素子１０は裏面照射型であり、光電変換部２２を有する受光部２０の光入射面側に集光部４０が、光入射面側とは反対側の面に配線層３０が設けられた構成を有する。受光部２０は、光入射面（受光面Ｓ１）側に画素Ｐ間に溝（画素分離溝２１Ａ）を有する半導体基板２１、半導体基板２１の光入射面側の全面に設けられた固定電荷膜２３および保護膜２４から構成されている。本実施の形態の撮像素子１０は、この固定電荷膜２３が、それぞれ形成領域の異なる２種類の絶縁膜（第１絶縁膜２３Ａおよび第２絶縁膜２３Ｂ）によって形成されており、部分的に積層構造を有するものである。
【００１６】
以下に、撮像素子１０の構成を受光部２０，配線層３０および集光部４０の順に説明する。
【００１７】
（受光部）
受光部２０は、例えば光電変換部２２としてフォトダイオードが埋設された半導体基板２１と、半導体基板２１の裏面（光入射面側、受光面Ｓ１）に設けられた固定電荷膜２３とから構成されている。
【００１８】
半導体基板２１は、例えばｐ型のシリコン（Ｓｉ）によって構成され、上述したように、受光面Ｓ１側の各画素Ｐ間には半導体基板２１の厚み方向（Ｚ方向）に延びる画素分離溝２１Ａが設けられている。この画素分離溝２１Ａの深さ（高さ（ｈ））はクロストークを抑制しうる深さであればよく、例えば０．２５μｍ以上５μｍ以下である。幅（Ｗ）は、クロストークを抑制し得る幅となっていればよく、例えば１００ｎｍ以上１０００ｎｍ以下である。
【００１９】
半導体基板２１の表面（面Ｓ２）近傍には光電変換部２２で発生した信号電荷を、例えば垂直信号線Ｌsig（図５参照）に転送する転送トランジスタＴｒ１が配置されている。転送トランジスタＴｒ１のゲート電極ＴＧ１は、例えば配線層３０に設けられている。信号電荷は、光電変換によって生じる電子および正孔のどちらであってもよいが、ここでは電子を信号電荷として読み出す場合を例に挙げて説明する。
【００２０】
半導体基板２１の面Ｓ２近傍には上記転送トランジスタＴｒ１と共に、例えばリセットトランジスタ、増幅トランジスタおよび選択トランジスタ等が設けられている。この様なトランジスタは例えばＭＯＳＥＦＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、各画素Ｐごとに回路を構成する。各回路は、例えば転送トランジスタ、リセットトランジスタおよび増幅トランジスタを含む３トランジスタ構成であってもよく、あるいはこれに選択トランジスタが加わった４トランジスタ構成であってもよい。転送トランジスタ以外のトランジスタは、画素間で共有することも可能である。
【００２１】
光電変換部２２（フォトダイオード）は、画素Ｐごとに、半導体基板２１（ここではＳｉ基板）の厚み方向（Ｚ方向）に形成された、例えばｎ型半導体領域であり、半導体基板２１の表面および裏面近傍に設けられたｐ型半導体領域とのｐｎ接合型のフォトダイオードである。なお、半導体基板２１は各画素Ｐ間にもｐ型半導体領域が形成されており、上記画素分離溝２１Ａはこのｐ型半導体領域に形成されている。
【００２２】
固定電荷膜２３は、負の電荷を有するものであり、第１絶縁膜２３Ａと第２絶縁膜２３Ｂとが部分的に積層された構成を有する（例えば、図２Ｃ参照）。具体的には、第１絶縁膜２３Ａは、半導体基板２１の裏面全面、即ち、半導体基板２１の受光面Ｓ１および画素分離溝２１Ａの壁面から底面にかけて連続して設けられている。なお、第１絶縁膜２３Ａは多層（ここでは２層（２３Ａ１，２３Ａ２））からなる。第２絶縁膜２３Ｂは、半導体基板２１の画素分離溝２１Ａの内壁（壁面および底面）を除く領域（受光面Ｓ１）上に設けられている。なお、第２絶縁膜２３Ｂは、受光面Ｓ１から画素分離溝の壁面の一部にかけて連続して形成されている。
【００２３】
第１絶縁膜２３Ａは、例えば原子層蒸着（Atomic Layer Deposition；ＡＬＤ）法または有機金属化学気相成長（Metal Organic Vapor Deposition；ＭＯＣＶＤ）法によって形成されている。第２絶縁膜２３Ｂは、例えば物理的気相成長（Physical Vapor Deposition）法によって形成されている。第１絶縁膜２３Ａおよび第２絶縁膜２３Ｂの積層順序は、少なくとも第１絶縁膜２３Ａが半導体基板２１上に直接形成されていればよい。本実施の形態では、固定電荷膜２３は、例えば図２Ｃに示したように、半導体基板２１側から第１絶縁膜２３Ａ１，第２絶縁膜２３Ｂ，第１絶縁膜２３Ａ２の順に積層された構成を有する。また、図３Ｃに示したように、半導体基板２１側から第１絶縁膜２３Ａ１，第１絶縁膜２３Ａ２，第２絶縁膜２３Ｂの順に積層されていてもよい。
【００２４】
第１絶縁膜２３Ａ１，２３Ａ２の膜厚は、それぞれ、例えば１ｎｍ以上２５ｎｍ以下であることが好ましく、第１絶縁膜２３Ａ（２３Ａ１，２３Ａ２）全体の厚さが２ｎｍ以上１００ｎｍ以下となるように形成することが好ましい。これにより、画素分離溝２１Ａの壁面および底面における半導体基板２１のピニング性能を向上させることができる。第２絶縁膜２３Ｂの膜厚は、例えば１０ｎｍ以上８０ｎｍ以下であることが好ましい。
【００２５】
固定電荷膜２３（２３Ａ，２３Ｂ）の材料としては、固定電荷を有する高誘電材料を用いることが好ましく、具体的には，酸化ハフニウム（ＨｆＯ２），酸化ジルコニウム（ＺｒＯ２），酸化アルミニウム（Ａｌ２Ｏ３），酸化チタン（ＴｉＯ２）および酸化タンタル（Ｔａ２Ｏ５）等が挙げられる。これら酸化物は、絶縁ゲート型電界効果トランジスタのゲート絶縁膜等に用いられている実績があるため成膜方法が確立されており、容易に成膜することができる。特に、屈折率の比較的固いＨｆＯ２（屈折率２．０５），Ｔａ２Ｏ５（屈折率２．１６）およびＴｉＯ２（屈折率２．２０）等を用いることにより、固定電荷膜２３に反射防止効果が付加される。上記以外の材料としては、例えば、希土類元素の酸化物が挙げられる。具体的には、ランタン（Ｌａ），プラセオジム（Ｐｒ），セリウム（Ｃｅ），ネオジム（Ｎｄ），プロメチウム（Ｐｍ），サマリウム（Ｓｍ），ユウロピウム（Ｅｕ），ガドリニウム（Ｇｄ），テルビウム（Ｔｂ），ジスプロシウム（Ｄｙ），ホルミウム（Ｈｏ），エルビウム（Ｅｒ），ツリウム（Ｔｍ），イッテルビウム（Ｙｂ），ルテチウム（Ｌｕ），イットリウム（Ｙ）の各酸化物が挙げられる。なお、上記酸化物には、絶縁性を損なわない範囲でシリコン（Ｓｉ）が添加されていてもよい。また、酸化物以外に、窒化ハフニウム，窒化アルミニウム，酸窒化ハフニウムおよび酸窒化アルミニウム等の窒化物または酸窒化物が用いてもよい。固定電荷膜２３にＳｉやＮｉを添加することによって、耐熱性やプロセス中におけるＳｉ界面やＳｉ基板内へのイオン注入の阻止能力が向上する。
【００２６】
第１絶縁膜２３Ａ（２３Ａ１，２３Ａ２）および第２絶縁膜２３Ｂは、同一材料によって構成してもよいが、第１絶縁膜２３Ａと第２絶縁膜２３Ｂとで材料を変えてもよい。製造方法が共通な第１絶縁膜２３Ａ１，２３Ａ２を同じ材料を用いることによって製造工程を簡略化することができる。また、第１絶縁膜２３Ａ１，２３Ａ２および第２絶縁膜２３Ｂはそれぞれ異なる材料を用いて形成してもよい。各絶縁膜２３Ａ１，２３Ａ２，２３Ｂを構成する好ましい材料は以下の通りである。まず、第１絶縁膜２３Ａ１の好ましい材料は、例えばＨｆＯ２，ＺｒＯ２またはＡｌ２Ｏ３が挙げられる。第１絶縁膜２３Ａ２の好ましい材料は、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２およびＴａ２Ｏ５が挙げられる。第２絶縁膜２３Ｂの好ましい材料は、ＨｆＯ２，ＺｒＯ２，Ａｌ２Ｏ３，ＴｉＯ２およびＴａ２Ｏ５が挙げられる。特に、第１絶縁膜２３Ａよりも厚膜に形成される第２絶縁膜２３Ｂに高屈折率の材料を用いることによって反射防止効果を効率よく得られるほかに、光電変換部２２へ入射する光を増やして撮像素子１０の感度を向上させることが可能となる。
【００２７】
固定電荷膜２３上には保護膜２４が設けられており、画素分離溝２１内にこの保護膜２４を埋設することで受光部２０の裏面が平坦化されている。保護膜２４は、例えば窒化シリコン（Ｓｉ２Ｎ３），酸化シリコン（ＳｉＯ２）および酸窒化シリコン（ＳｉＯＮ）等の単層膜あるいはこれらの積層膜により構成されている。
【００２８】
（配線層）
配線層３０は、半導体基板２１の表面（面Ｓ２）に接して設けられている。配線層３０は層間絶縁膜３１を介して複数の配線３２（例えば配線３２Ａ，３２Ｂ，３２Ｃ）を有するものである。配線層３０は、例えばＳｉからなる支持基板１１に貼りあわされており、支持基板１１と半導体基板２１との間に配線層３０が配置されている。
【００２９】
（集光部）
集光部４０は、受光部２０の受光面Ｓ１側に設けられると共に、光入射側に光学機能層として各画素Ｐの光電変換部２２にそれぞれ対向配置されたオンチップレンズ４１を有する。受光部２０（具体的には保護膜２４）とオンチップレンズ４１との間には、受光部２０側から順に、平坦化膜４３およびカラーフィルタ４４が積層されている。また、各画素Ｐ間の保護膜２４上には遮光膜４２がそれぞれ設けられている。
【００３０】
オンチップレンズ４１は、受光部２０（具体的には、受光部２０の光電変換部２２）に向かって光を集光させる機能を有するものである。このオンチップレンズ４１のレンズ径は、画素Ｐのサイズに応じた値に設定されており、例えば０．９μｍ以上８μｍ以下である。また、オンチップレンズ４１の屈折率は、例えば１．５以上１．９以下である。レンズ材料としては、例えば有機材料やシリコン酸化膜（ＳｉＯ２）等が挙げられる。
【００３１】
遮光膜４２は、保護膜２４の画素Ｐ間、例えば画素分離溝２１Ａに対応する位置に設けられている。遮光膜４２は、隣接画素間における斜入射光のクロストークによる混色を抑制するものである。遮光膜４２の材料としては、例えばタングステン（Ｗ），アルミニウム（Ａｌ）またはＡｌと銅（Ｃｕ）との合金等よりなり、その膜厚は、例えば２０ｎｍ以上５０００ｎｍ以下である。
【００３２】
平坦化膜４３は、例えば窒化シリコン（Ｓｉ２Ｎ３），酸化シリコン（ＳｉＯ２）および酸窒化シリコン（ＳｉＯＮ）等の単層膜あるいはこれらの積層膜により構成されている。
【００３３】
カラーフィルタ４４は、例えば赤色（Ｒ）フィルタ、緑色（Ｇ）フィルタ、青色（Ｂ）フィルタおよび白色フィルタ（Ｗ）のいずれかであり、例えば画素Ｐごとに設けられている。これらのカラーフィルタ４４は、規則的な色配列（例えばベイヤー配列）で設けられている。このようなカラーフィルタ４４を設けることにより、撮像素子１０では、その色配列に対応したカラーの受光データが得られる。
【００３４】
このような撮像素子１０は、例えば以下のようにして製造することができる。
【００３５】
（製造方法）
まず、各種トランジスタおよび周辺回路を備えた半導体基板２１を形成する。半導体基板２１は例えばＳｉ基板を用い、この半導体基板２１の表面（面Ｓ２）近傍に転送トランジスタＴｒ１等のトランジスタおよびロジック回路等の周辺回路を設ける。次いで、半導体基板２１へのイオン注入により不純物半導体領域を形成する。具体的には、各画素Ｐに対応する位置にｎ型半導体領域（光電変換部２２）を、各画素間にｐ型半導体領域を形成する。続いて、半導体基板２１の受光面Ｓ１の所定の位置、具体的には、各画素Ｐ間に設けられたＰ型半導体領域に、例えばドライエッチングによって画素分離溝２１Ａを、例えば深さ（ｈ）１ｎｍに形成する。
【００３６】
次に、半導体基板２１の受光面Ｓ１側に固定電荷膜２３を形成する。具体的には、先ず、図２Ａに示したように、例えばＡＬＤ法またはＭＯＣＶＤ法を用いて、半導体基板２１の受光面Ｓ１および画素分離溝２１Ａの壁面から底面にかけて連続する第１絶縁膜２３Ａ１を形成する。ＡＬＤ法を用いる場合には、例えば、各条件をそれぞれ、基板温度を２００〜５００℃，プリカーサの流量を１０〜５００ｓｃｃｍ，プリカーサの照射時間を１〜１５秒，オゾン（Ｏ３）の流量が５〜５０ｓｃｃｍとして第１絶縁膜２３Ａ１を成膜する。ＭＯＣＶＤ法を用いる場合には、例えば、基板温度を１００〜６００℃として形成する。なお、半導体基板２１としてＳｉ基板を用い、Ｓｉ基板上に第１絶縁膜２３Ａ１をＡＬＤ法を用いて形成する場合には、同時にＳｉ基板の表面に界面準位を低減する酸化シリコン膜を１ｎｍ程度の厚さで形成することが可能となる。
【００３７】
次に、図２Ｂに示したように、第１絶縁膜２３Ａ１上に、例えばＰＶＤ法を用いて第２絶縁膜２３Ｂを形成する。各条件は、例えば、圧力を０．０１〜５０Ｐａ，パワーを５００〜２０００Ｗ，Ａｒの流量を５〜５０ｓｃｃｍ，酸素（Ｏ２）の流量を５〜５０ｓｃｃｍとする。なお、ＰＶＤ法によって形成される第２絶縁膜２３Ｂは、シャドーイング効果によって半導体基板２１の受光面Ｓ１上および受光面Ｓ１に連続する画素分離溝２１Ａの壁面の一部にのみ形成され、画素分離溝２１Ａの内部（壁面の大部分および底面）には形成されない。
【００３８】
続いて、図２Ｃに示したように、例えばＡＬＤ法またはＭＯＣＶＤ法を用いて、第２絶縁膜２３Ｂおよび画素分離溝２１Ａの壁面および底面を覆う第２絶縁膜２３Ａ１上に第１絶縁膜２３Ａ２を形成する。ＡＬＤ法およびＭＯＣＶＤ法における各条件は、上記と同様である。以上により、固定電荷膜２３が形成される。
【００３９】
このように、半導体基板２１の裏面全面にＡＬＤ法またはＭＯＣＶＤ法によって第１絶縁膜２３Ａ１を形成したのち、ＰＶＤ法によって第１絶縁膜２３Ａ１の受光面Ｓ１上に第２絶縁膜２３Ｂを成膜する。半導体基板２１の表面部分には界面特性を悪化させることなく、反射防止機能を有する固定電荷膜２３Ａ１，２３Ｂ，２３Ａ２を形成し、同時に、溝内には界面準位を改善する固定電荷膜２３Ａ１，２３Ａ２を形成することが可能となる。
【００４０】
なお、固定電荷膜２３は、上述したように、図２Ａ〜図２Ｃに示した積層順序以外の成膜順序を用いてもよい。具体的には、図３Ａ〜図３Ｃに示したように、先ず、上記製造工程と同様に、ＡＬＤ法またはＭＯＣＶＤ法を用いて、半導体基板２１の受光面Ｓ１から画素分離溝２１Ａの壁面および底面にかけて第１絶縁膜２３Ａ１を形成したのち、再度、ＡＬＤ法またはＭＯＣＶＤ法を用いて第１絶縁膜２３Ａ２を形成する。こののち、ＰＶＤ法によって第２絶縁膜２３Ｂを成膜する。このように、少なくとも半導体基板２１の裏面に直接形成される絶縁膜を、被成膜面への損傷の少ないＡＬＤ法またはＭＯＣＶＤ法で形成すれば、以降に積層する絶縁膜の製造方法は特に問わない。
【００４１】
次に、保護膜２４として、例えばＳｉＯ２膜を、例えばＡＬＤ法もしくはＣＶＤ法を用いて受光面Ｓ１の固定電荷膜２２上に形成すると共に、画素分離溝２１Ａに埋設する。続いて、保護膜２４上に、例えばスパッタリング法あるいはＣＶＤ法を用いて例えばＷ膜を形成したのち、フォトリソグラフィ等によってパターニングして遮光膜４２を形成する。次に、保護膜２４および遮光膜４２上に平坦化膜４３を形成したのち、平坦化膜４３上に、例えばベイヤー配列のカラーフィルタ４４およびオンチップレンズ４１を順に形成する。このようにして撮像素子１０を得ることができる。
【００４２】
（撮像素子の動作）
このような撮像素子１０では、例えば撮像装置の画素Ｐとして、次のようにして信号電荷（ここでは電子）が取得される。撮像素子１０に、オンチップレンズ４１を介して光Ｌが入射すると、光Ｌはカラーフィルタ４４等を通過して各画素Ｐにおける光電変換部２２で検出（吸収）され、赤，緑または青の色光が光電変換される。光電変換部２２で発生した電子−正孔対のうち、電子は半導体基板２１（例えば、Ｓｉ基板ではｎ型半導体領域）へ移動して蓄積され、正孔はｐ型領域へ移動して排出される。
【００４３】
（作用・効果）
前述したように、光電変換部が、例えばＳｉ等の半導体材料によって構成されている撮像素子では、その表面に存在する結晶欠陥やダングリングボンドによって暗電流が発生しやすいという問題があった。暗電流は、半導体基板の表面に固定電荷を有する絶縁膜（固定電荷膜）を形成することによって抑えられる。
【００４４】
また、撮像素子は半導体基板の画素間に溝を設け、この溝内を絶縁膜で埋め込むことによって光学混色を抑制することができる。しかしながら、一般的にこの溝はドライエッチングによって形成されるため、半導体基板の表面にはドライエッチングによる損傷によって結晶欠陥や界面準位が形成されやすくなる。このため、光学混色は抑制されるものの、暗電流が生じやすいという問題があった。
【００４５】
溝内に生じる暗電流は、溝の壁面および底面に上記固定電荷膜を形成することで抑制することができる。更に、固定電荷膜の構成材料として、例えば２以上の屈折率を有する絶縁材料を用い、溝内を含む裏面全面に成膜することにより、溝内の暗電流抑制効果と反射防止効果とを両立する絶縁膜を実現できる。但し、固定電荷膜は、製造効率の観点から一般的に成膜速度の速いＰＶＤ法が選択されるが、ＰＶＤ法は被成膜領域、即ち、ここでは半導体基板の溝内を含む裏面全面に損傷を与え、界面特性を悪化させるという問題があった。特に、溝を形成する際のドライエッチングによって損傷を受けている溝の表面（壁面および底面）ではより暗電流が発生しやすくなる。
【００４６】
これに対して、本実施の形態の撮像素子１０およびその製造方法では、固定電荷膜２３を積層膜（第１絶縁膜２３Ａおよび第２絶縁膜２３Ｂ）とし、それぞれ異なる方法を用いて形成するようにした。具体的には、まず、ＡＬＤ法またはＭＯＣＶＤ法を用いて半導体基板２１上に第１絶縁膜２３Ａ１を形成したのち、ＰＶＤ法を用いて第２絶縁膜２３Ｂを形成する。続いて、ＡＬＤ法またはＭＯＣＶＤ法を用いて第１絶縁膜２３Ａ２を形成する。このように、ＰＶＤ法による成膜の前にＡＬＤ法またはＭＯＣＶＤ法によって形成された膜（第１絶縁膜２３Ａ１）を形成しておくことで、ＰＶＤ法による成膜面の損傷を防ぐことができる。これは、ＡＬＤ法またはＭＯＣＶＤ法によって形成された第１絶縁膜２３Ａ１の性質による。
【００４７】
ＡＬＤ法またはＭＯＣＶＤ法を用いて成膜した場合には、結晶化の度合いが強く、より緻密な膜が形成される。このため、第１絶縁膜２３Ａ１は半導体基板２１の保護膜として働き、ＰＶＤ法によって形成される第２絶縁膜２３Ｂの成膜時における半導体基板２１の表面への損傷が低減される。よって、受光面Ｓ１の界面特性を向上させることができる。また、画素分離溝２１Ａを形成する際の画素分離溝２１Ａの壁面および底面における物理的損傷やイオン照射による不純物不活性化によって生じるピニング外れの悪化を抑制することができる。なお、ＰＶＤ法による半導体基板２１の表面への損傷の低減に必要な第１絶縁膜２３Ａ１の膜厚の下限は膜厚１ｎｍ以上であり、成膜時間の兼ね合いから上限は２５ｎｍ以下とすることが好ましい。
【００４８】
また、ＡＬＤ法またはＭＯＣＶＤ法を用いた第１絶縁膜２３Ａ１，２３Ａ２は、半導体基板２１の光入射面側の全面（受光面Ｓ１，画素分離溝２１Ａの壁面および側面）に形成され、ＰＶＤ法を用いた第２絶縁膜２３Ｂは、後述するシャドーイング効果によって受光面Ｓ１および受光面Ｓ１上から連続する画素分離溝２１Ａの壁面の一部に形成される。第２絶縁膜２３Ｂにおけるシャドーイング効果は、画素分離溝２１Ａの深さ（ｈ）に依存する。深さ（ｈ）が深いほどシャドーイング効果は大きくなり、画素分離溝２１Ａの壁面への性膜が抑制される。壁面への性膜を抑制する深さ（ｈ）は１μｍ以上であることが好ましく、１μｍ以下とする場合には、溝形状をオーバーハング型とすることが望ましい。
【００４９】
以上のように、本実施の形態では、光電変換部２２を備えた半導体基板２１の受光面側に形成する固定電荷膜２３を、形成領域の異なる２種類の絶縁膜（第１絶縁膜２３Ａおよび第２絶縁膜２３Ｂ）の積層膜として形成するようにした。具体的には、ＡＬＤ法またはＭＯＣＶＤ法を用いて半導体基板２１の光入射面側の全面（受光面Ｓ１，画素分離溝２１Ａの壁面および側面）に第１絶縁膜２３Ａを形成し、ＰＶＤ法を用いて受光面Ｓ１に第２絶縁膜２３Ｂを形成する。特に、第１絶縁膜２３Ａを形成したのち、第２絶縁膜２３Ｂを形成するようにしたので、半導体基板２１の表面に損傷を与えることなく、固定電荷膜を形成することが可能となる。即ち、半導体基板２１の表面（受光面Ｓ１，画素分離溝の壁面および底面）の界面準位が改善され、暗電流の発生が抑制された撮像装置を提供することが可能となる。
【００５０】
また、半導体基板２１上に第１絶縁膜２３Ａ１を成膜したのちの第１絶縁膜２３Ａ２および第２絶縁膜２３Ｂの積層順序は特に問わないが、図２Ａ〜図２Ｃに示したように第２絶縁膜２３Ｂを形成したのち、第１絶縁膜２３Ａ２を形成することにより、半導体基板２１への酸素や水素等の不純物の浸入を防ぐことができる。これにより、受光面Ｓ１における界面準位やピニング性能をより向上させることが可能となる。
【００５１】
更に、ＰＶＤ法はＡＬＤ法やＭＯＣＶＤ法と比較して成膜速度が速く、比較的短時間である程度の厚い膜を形成することができる。このため、第２絶縁膜２３Ｂを比較的屈折率の高い材料を用いて形成することにより、固定電荷膜２３の斜入射光に対する反射防止性能を向上させ、光電変換部２２における混色を抑制することが可能となる。
【００５２】
なお、本実施の形態では、固定電荷膜２３を２層の第１絶縁膜２３Ａおよび１層の第２絶縁膜２３Ｂの構成としたが、それぞれ２層あるいは３層以上形成してもかまわない。
【００５３】
＜２．変形例＞
図４は、上記実施の形態の変形例に係る撮像素子（撮像素子１０Ａ）の断面構成を表したものである。この撮像素子１０Ａは、上記実施の形態と同様に、裏面照射型の撮像素子であり、複数の画素Ｐが二次元配列された構造を有する。撮像素子１０Ａの受光部２０には、実施の形態と同様に、半導体基板２１の各画素Ｐ間に画素分離溝２１Ａが設けられており、半導体基板２１の受光面Ｓ１から画素分離溝２１Ａの壁面および底面にかけて固定電荷膜２３が形成され、固定電荷膜２３上に保護膜２４が形成されている。集光部５０も、実施の形態と同様に、受光部２０とオンチップレンズ５１との間に平坦化膜５３，遮光膜５２およびカラーフィルタ５４が積層されている。本変形例における撮像素子１０Ａでは、遮光膜５２が画素分離溝２１Ａ内に延在している点が上記実施の形態とは異なる。この点を除き、撮像素子１０Ａは撮像素子１０と同様の構成を有し、その作用および効果も同様である。
【００５４】
このように、本変形例では、遮光膜５３を受光部２０の画素分離溝２１Ａ内に埋設するようにしたので、光電変換部２２における斜入射光による混色をより抑制することが可能となる。
【００５５】
＜３．適用例＞
図５は上記実施の形態および変形例で説明した撮像素子（撮像素子１０，１０Ａ）を各画素に用いた固体撮像装置（撮像装置１）の全体構成を表している。この撮像装置１はＣＭＯＳイメージセンサであり、半導体基板２１上の中央部に撮像エリアとしての画素部１ａを有している。画素部１ａの周辺領域には、例えば行走査部１３１、システム制御部１３２、水平選択部１２３および列走査部１３４を含む周辺回路部１３０が設けられている。
【００５６】
画素部１ａは、例えば行列状に２次元配置された複数の単位画素Ｐ（撮像素子１０，１０Ａに相当）を有している。この単位画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（具体的には行選択線およびリセット制御線）が、画素列ごとに垂直信号線Ｌsigが配線されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を伝送するものであり、その一端は行走査部１３１の各行に対応した出力端に接続されている。
【００５７】
行走査部１３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部１ａの各画素Ｐを例えば行単位で駆動する画素駆動部である。行走査部１３１によって選択された画素行の各画素Ｐから出力される信号は、垂直信号線Ｌsigの各々を通じて水平選択部１２３に供給される。水平選択部１２３は、例えば垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等により構成されている。
【００５８】
列走査部１３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部１２３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部１３４による選択走査により、垂直信号線Ｌsigの各々を通じて伝送される各画素Ｐの信号が順番に水平信号線１３５に出力され、当該水平信号線１３５を通じて半導体基板２１の外部へ伝送される。
【００５９】
行走査部１３１、水平選択部１２３、列走査部１３４および水平信号線１３５からなる回路部分は、半導体基板２１上に直に形成されていてもよいし、あるいは外部制御ＩＣに配設されたものであってもよい。ケーブル等により接続された他の基板にこの回路部分を設けることも可能である。
【００６０】
システム制御部１３２は、半導体基板２１の外部から与えられるクロックや動作モードを指令するデータ等を受け取ると共に、撮像装置１の内部情報を出力するものである。システム制御部１３２は、これに加え、例えば各種のタイミング信号を生成するタイミングジェネレータを有し、当該タイミングジェネレータで生成された各種のタイミング信号を基に行走査部１３１、水平選択部１２３および列走査部１３４等の周辺回路の駆動制御を行う。
【００６１】
このような撮像装置１は、撮像機能を有するあらゆるタイプの電子機器に搭載でき、例えばデジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話等に適用できる。図６には、その一例として、カメラ（電子機器２）の概略構成を示す。電子機器２は、例えば静止画または動画を撮影可能なビデオカメラであり、撮像装置（撮像装置１）、光学系（光学レンズ）３１０、シャッタ装置３１１、信号処理部３１２および駆動部３１３を有している。
【００６２】
光学系３１０は、被写体からの像光（入射光）を撮像装置１の画素部１ａへと導くものである。光学系３１０は複数の光学レンズを含んでいてもよい。シャッタ装置３１１は撮像装置１への光照射期間および遮光期間を制御し、駆動部３１３は、このシャッタ装置３１１のシャッタ動作および撮像装置１の転送動作を制御する。信号処理部３１２は、撮像装置１から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、例えばメモリ等の記憶媒体に記憶されるか、あるいはモニタ等に出力されるようになっている。
【００６３】
また、上記実施の形態等においては、裏面照射型の撮像素子１０，１０Ａの構成を例示したが、表面照射型に適用させることも可能である。
【００６４】
更に、受光部２０と集光部４０（，５０）のカラーフィルタ４４（，５４）との間にインナーレンズ（図示せず）を配設してもかまわない。
【００６５】
更に、上記実施の形態等で説明した各構成要素を全て備えている必要はなく、また、他の構成要素を備えていてもよい。
【００６６】
なお、本技術は以下の様な構成をとることも可能である。
（１）画素ごとに光電変換部を有する半導体基板と、前記半導体基板に設けられた画素分離溝と、前記半導体基板の受光面側に設けられた固定電荷膜とを備え、前記固定電荷膜は、前記受光面から前記画素分離溝の壁面および底面にかけて連続して設けられた第１絶縁膜と、前記第１絶縁膜上の少なくとも前記受光面に部分的に設けられた第２絶縁膜とを有する撮像素子。
（２）前記第１絶縁膜および前記第２絶縁膜の膜数は互いに異なる、前記（１）または（２）に記載の撮像素子。
（３）前記第１絶縁膜の膜数は２層、前記第２絶縁膜の膜数は１層である、前記（１）または（２）に記載の撮像素子。
（４）前記固定電荷膜は、前記半導体基板側から前記第１絶縁膜、前記第２絶縁膜および前記第１絶縁膜の順に形成されている、前記（１）乃至（３）のいずれか１つに記載の撮像素子。
（５）前記固定電荷膜は、前記半導体基板側から前記第１絶縁膜、前記第１絶縁膜および前記第２絶縁膜の順に形成されている、前記（１）乃至（４）のいずれか１つに記載の撮像素子。
（６）前記第２絶縁膜は、前記受光面から前記画素分離溝の壁面の一部にかけて連続している、前記（１）乃至（５）のいずれか１つに記載の撮像素子。
（７）前記第１絶縁膜および前記第２絶縁膜は、それぞれ、酸化ハフニウム（ＨｆＯ２），酸化亜鉛（ＺｎＯ２），酸化アルミニウム（Ａｌ２Ｏ３），酸化チタン（ＴｉＯ２）および酸化タンタル（Ｔａ２Ｏ５）のいずれか１種によって形成されている、前記（１）乃至（６）のうちいずれか１つに記載の撮像素子。
（８）画素ごとに光電変換部を有すると共に、画素分離溝を有する半導体基板の受光面に固定電荷膜を成膜する工程を含み、前記固定電荷膜の製造工程は、前記半導体基板の前記受光面から前記画素分離溝の壁面および底面にかけて連続した第１絶縁膜を形成する工程と、前記第１絶縁膜上の少なくとも前記受光面に部分的に第２絶縁膜を形成する工程とを含む撮像素子の製造方法。
（９）前記第１絶縁膜を原子層蒸着法または有機金属化学気相成長法によって形成する、前記（８）に記載の撮像素子の製造方法。
（１０）前記第２絶縁膜を物理的気相成長法によって形成する、前記（８）または（９）に記載の撮像素子の製造方法。
（１１）撮像素子を含み、前記撮像素子は、画素ごとに光電変換部を有する半導体基板と、前記半導体基板に設けられた画素分離溝と、前記半導体基板の受光面側に設けられた固定電荷膜とを備え、前記固定電荷膜は、前記受光面から前記画素分離溝の壁面および底面にかけて連続して設けられた第１絶縁膜と、前記第１絶縁膜上の少なくとも前記受光面に部分に設けられた第２絶縁膜とを有する電子機器。
【符号の説明】
【００６７】
１…撮像装置、１０，１０Ａ…撮像素子、１１…支持基板、２０…受光部、２１…半導体基板、２２…光電変換部、２３…固定電荷膜、２３Ａ１，２３Ａ２…第１絶縁膜、２３Ｂ１…第２絶縁膜、２４…保護膜、３０…配線層、４０…集光部。
【図１】
2015070070.tif 000003
【図２Ａ】
2015070070.tif 000004
【図２Ｂ】
2015070070.tif 000005
【図２Ｃ】
2015070070.tif 000006
【図３Ａ】
2015070070.tif 000007
【図３Ｂ】
2015070070.tif 000008
【図３Ｃ】
2015070070.tif 000009
【図４】
2015070070.tif 000010
【図５】
2015070070.tif 000011
【図６】
2015070070.tif 000012