(57)【要約】【課題】簡易な回路構成によって、安定したゲインと高い入力インピーダンスと安定した入力オフセットを実現できるようにする。【解決手段】参照電圧Ｖref1がゲートに入力するトランジスタＭＰ１と、帰還電圧Ｖfbがゲートに入力するトランジスタＭＰ２を備え、トランジスタＭＰ１のソースとトランジスタＭＰ２のソースとの間に抵抗Ｒ１を接続し、トランジスタＭＰ１のドレインを抵抗Ｒ４に接続するとともに誤差増幅器ＡＭＰ１の反転入力端子に接続し、トランジスタＭＰ２のドレインを抵抗Ｒ５に接続するとともに誤差増幅器ＡＭＰ１の非反転入力端子に接続し、誤差増幅器ＡＭＰ１の出力端子とトランジスタＭＰ１のソースとの間に抵抗Ｒ２を接続した。また、抵抗Ｒ４，Ｒ５の他端は接地に接続した。【選択図】図１
2015070774.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧をスイッチングして負荷側に電力を供給するスイッチ素子と、出力電圧を分圧して帰還電圧を生成する出力電圧検出手段と、前記帰還電圧と第１の参照電圧の差分を示す誤差電圧を生成する誤差増幅器と、該誤差電圧のレベルに基づいて前記スイッチ素子をスイッチング駆動する駆動回路とを備えたスイッチング電源装置において、
前記第１の参照電圧がゲートに入力する第１のトランジスタと、前記帰還電圧がゲートに入力する第２のトランジスタを備え、前記第１のトランジスタのソースと第２のトランジスタのソースとの間に第１の抵抗を接続し、前記第１のトランジスタのドレインを前記誤差増幅器の第１の入力端子に接続し、前記第２のトランジスタのドレインを前記誤差増幅器の第２の入力端子に接続し、前記誤差増幅器の出力端子と前記第１のトランジスタのソースとの間に第２の抵抗を接続してなることを特徴とするスイッチング電源装置。
【請求項２】
請求項１に記載のスイッチング電源装置において、
前記第２のトランジスタのソースに、第３の抵抗を介して第２の参照電圧が印加されるようにしてなることを特徴とするスイッチング電源装置。
【請求項３】
請求項２に記載のスイッチング電源装置において、
前記第２の抵抗と前記第３の抵抗の抵抗値が同一であることを特徴とするスイッチング電源装置。
【請求項４】
請求項１、２又は３に記載のスイッチング電源装置において、
前記誤差増幅器の前記第１の入力端子と接地との間に第４の抵抗を接続し、前記誤差増幅器の前記第２の入力端子と接地との間に第５の抵抗を接続してなることを特徴とするスイッチング電源装置。
【請求項５】
請求項４に記載のスイッチング電源装置において、
前記第４の抵抗と前記第５の抵抗の抵抗値が同一であることを特徴とするスイッチング電源装置。
【請求項６】
請求項１、２、３、４又は５に記載のスイッチング電源装置において、
前記第１および第２のトランジスタをバイポーラトランジスタに代え、前記ソースをエミッタ、前記ゲートをベースに代えたことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誤差増幅にかかわる回路部分に改良を加えたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
図４にスイッチング電源装置の基本的な構成を示す（例えば、特許文献１参照）。図４において、ＭＰ０はオン／オフにより電源電圧Ｖinをスイッチングして負荷ＲＬ側に電力を供給するスイッチ素子としてのＰＭＯＳトランジスタ、Ｌ１はそのトランジスタＭＰ０から出力するスイッチングされた出力電流をエネルギーとして蓄積するインダクタ、Ｄ１はトランジスタＭＰ０のオフ時にインダクタＬ１で発生する電圧を整流するダイオード、Ｃ１は出力電圧Ｖoutを平滑する出力コンデンサである。抵抗Ｒ９，Ｒ１０は出力電圧Ｖoutを分圧して帰還電圧Ｖfbを生成する出力電圧検出回路を構成する。
【０００３】
また、ＡＭＰ１は誤差増幅器であり、帰還電圧Ｖfbと参照電圧Ｖref1の差分を増幅して誤差電圧Ｖerrを出力する。ＣＰ１はコンパレータであり、誤差電圧Ｖerrと三角波発振器ＯＳＣ１で生成された三角波電圧Ｖｔとを比較して、誤差電圧Ｖerrのレベルに対応したパルス幅のパルス幅変調電圧Ｖpwmを生成し、駆動回路ＤＲＶ１に入力する。駆動回路ＤＲＶ１は、入力するパルス幅変調電圧Ｖpwmに応じた時比率でトランジスタＭＰ０をオン／オフ駆動する。
【０００４】
図４において、出力電圧Ｖoutは以下の式で表される電圧となるように制御される。Ｒ９，Ｒ１０は抵抗Ｒ９，Ｒ１０の抵抗値である。
2015070774.tif 000003
【０００５】
ところで、スイッチング電源装置はそのトポロジに関わらす、出力電圧Ｖoutを安定化させる為に、この誤差増幅器ＡＭＰ１の部分に、抵抗Ｒ６とコンデンサＣ２によって位相補償を施す必要がある。
【０００６】
図５に位相補償を施した誤差増幅器ＡＭＰ１の周辺回路部分を示す。スイッチング電源装置の位相補償では、出力側のインダクタＬ１とコンデンサＣ１で発生する極となる低い周波数において、誤差増幅器ＡＭＰ１のゲインを十分に減衰させておく必要がある。図５の回路の場合、誤差増幅器ＡＭＰ１のゲインＡｖは以下の式により求められる。Ｒ６は抵抗Ｒ６の抵抗値、Ｃ２はコンデンサＣ２の容量値である。
2015070774.tif 000004
【０００７】
この式（２）により、誤差増幅器ＡＭＰ１のゲインＡｖは周波数ｆが高くなるに従い減少することがわかる。スイッチング電源装置の出力部のインダクタＬ１とコンデンサＣ１の値が大きければ、それに合わせてＲ６，Ｃ２の値も増加させる必要がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平６−２２５５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
スイッチング電源装置の位相補償においては、コンデンサＣ２として比較的容量値の大きなものを必要とする。従来では、こうしたコンデンサＣ２は半導体集積回路に外付けする場合が多かったが、小型化と部品点数の削減を目的として、こうした部品を半導体集積回路の内部に取り込む傾向が増えてきている。
【００１０】
しかし、コンデンサは、半導体集積回路において占める面積の割合が大きくなるので、位相補償のコンデンサＣ２を内蔵する場合は、その容量値は小さくし、抵抗Ｒ６の抵抗値を大きくすることが一般的である。
【００１１】
一方、誤差増幅器ＡＭＰ１は、前記したように特に低い周波数におけるゲインをある値以下に抑える必要がある。その理由は、ゲインが過度に高い場合、起動時や電源電圧Ｖinの変動時等において、誤差増幅器ＡＭＰ１の入力電圧がわずかに変動しただけで、出力する誤差電圧Ｖerrが誤差増幅器ＡＭＰ１の電源電圧Ｖinまたは接地電圧まで振り切り、定常状態に収束するまでに時間が掛かるといった問題が発生するからである。この傾向は、位相補償用のコンデンサＣ２の容量値を小さくした場合に、それに応じて抵抗Ｒ６の値を製造上大きくできなくなる場合に、影響が大きくなる。
【００１２】
そこで、上記した問題の解決方法として、図６に示したような位相補償回路が従来から用いられてきた。図６の回路は、位相補償用の抵抗Ｒ６とコンデンサＣ２を半導体集積回路内に取り込んで、帰還電圧Ｖfbを半導体集積回路内部の抵抗Ｒ６を経由して誤差増幅器ＡＭＰ１に入力させ、さらに、抵抗Ｒ７とＲ８でフィードバック経路を構成して、誤差増幅器ＡＭＰ１のゲインを安定的に一定にするものである。
【００１３】
これは、誤差増幅器ＡＭＰ１のオープンループゲイン自体を低く設計することでも達成することができるが、内部に使用しているトランジスタの特性の温度変動などによりオープンループゲインは変動しやすいので、図６のように抵抗Ｒ７とＲ８の抵抗値の比のみでゲインが設定できる方法が望ましい。
【００１４】
ただ、図６の回路では、抵抗Ｒ７に流れる電流により誤差増幅器ＡＭＰ１自体の入力インピーダンスが低下するため、誤差増幅器ＡＭＰ１の前段に電圧フォロア構成のバッファ増幅器ＡＭＰ２を設置することで、誤差増幅器ＡＭＰ１の入力インピーダンスを高める必要がある。
【００１５】
一方、バッファ増幅器ＡＭＰ２自体は、図７で示すようなＰＭＯＳトランジスタＭＰ１０を使用した簡素な構成のソースフォロアに置き換えることもできる。図７において、Ｉ３，Ｉ４は電流源、ＭＰ９はＰＭＯＳトランジスタである。
【００１６】
しかし、この図７の回路では、抵抗Ｒ７に流れる電流により、トランジスタＭＰ９とＭＰ１０のソース電流に差が生じ、これらトランジスタＭＰ９とＭＰ１０のゲート・ソース間電圧が変化する。これは誤差増幅器ＡＭＰ１の入力電圧（Ｖref1−Ｖfb）に対する誤差要素、つまり入力オフセットになる。また、抵抗Ｒ７に流れる電流は、誤差増幅器ＡＭＰ１から出力する誤差電圧Ｖerrと参照電圧Ｖref1の電位差により変化するために、この電位差が大きくなるに従って入力オフセットも増加することになる。
【００１７】
この点では、図６で説明したように、電圧フォロア構成の演算増幅器を使用したバッファ増幅器ＡＭＰ２を、誤差増幅器ＡＭＰ１の前段に使用することが望ましい。
【００１８】
以上のように、図６の回路は、誤差増幅器ＡＭＰ１に安定したゲインを持たせることができ、その入力インピーダンスを高くすることができ、また入力オフセットの問題も生じないが、前段にバッファ増幅器回路ＡＭＰ２が必要となるので、実質的に２つの演算増幅器が必要となり、回路規模が増えるといった問題が存在していた。特にバッファ増幅器ＡＭＰ２は、その内部に、その演算増幅器自体の位相補償のためのコンデンサが必要とされ、半導体集積回路の占有面積を増加させる一因になっていた。
【００１９】
本発明の目的は、以上の様な課題を踏まえ、簡易な回路構成によって、安定したゲインと高い入力インピーダンスと安定した入力オフセットを実現できるようにした誤差増幅器を備えたスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、請求項１にかかる発明は、入力電圧をスイッチングして負荷側に電力を供給するスイッチ素子と、出力電圧を分圧して帰還電圧を生成する出力電圧検出手段と、前記帰還電圧と第１の参照電圧の差分を示す誤差電圧を生成する誤差増幅器と、該誤差電圧のレベルに基づいて前記スイッチ素子をスイッチング駆動する駆動回路とを備えたスイッチング電源装置において、前記第１の参照電圧がゲートに入力する第１のトランジスタと、前記帰還電圧がゲートに入力する第２のトランジスタを備え、前記第１のトランジスタのソースと第２のトランジスタのソースとの間に第１の抵抗を接続し、前記第１のトランジスタのドレインを前記誤差増幅器の第１の入力端子に接続し、前記第２のトランジスタのドレインを前記誤差増幅器の第２の入力端子に接続し、前記誤差増幅器の出力端子と前記第１のトランジスタのソースとの間に第２の抵抗を接続してなることを特徴とする。
請求項２にかかる発明は、請求項１に記載のスイッチング電源装置において、前記第２のトランジスタのソースに、第３の抵抗を介して第２の参照電圧が印加されるようにしてなることを特徴とする。
請求項３にかかる発明は、請求項２に記載のスイッチング電源装置において、前記第２の抵抗と前記第３の抵抗の抵抗値が同一であることを特徴とする。
請求項４にかかる発明は、請求項１、２又は３に記載のスイッチング電源装置において、前記誤差増幅器の前記第１の入力端子と接地との間に第４の抵抗を接続し、前記誤差増幅器の前記第２の入力端子と接地との間に第５の抵抗を接続してなることを特徴とする。
請求項５にかかる発明は、請求項４に記載のスイッチング電源装置において、前記第４の抵抗と前記第５の抵抗の抵抗値が同一であることを特徴とする。
請求項６にかかる発明は、請求項１、２、３、４又は５に記載のスイッチング電源装置において、前記第１および第２のトランジスタをバイポーラトランジスタに代え、前記ソースをエミッタ、前記ゲートをベースに代えたことを特徴とする。
【発明の効果】
【００２１】
請求項１にかかる発明によれば、誤差増幅器の入力側に演算増幅器を使用したバッファ増幅器を接続する必要が無いので、回路規模を小さくできる。また、第１および第２の抵抗の値によりゲインが決まるので、安定したゲインを実現することができる。また、誤差増幅器の入力側が第１および第２のトランジスタのドレインに接続されるので、その誤差増幅器の入力側を高い入力インピーダンスにすることができる。さらに、誤差電圧によって誤差増幅器の入力オフセットが変化することもない。
【００２２】
請求項２にかかる発明によれば、第２の参照電圧によって誤差増幅器から出力する誤差電圧を決めることができ、誤差増幅器のゲインを小さくしたときでも、第１の参照電圧に対する誤差増幅器の入力電圧の誤差要因、つまり入力オフセットを小さくできる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施例のスイッチング電源装置の誤差増幅器とその周辺部分の回路図である。
【図２】本発明の第２の実施例のスイッチング電源装置の誤差増幅器とその周辺部分の回路図である。
【図３】図１の誤差増幅器とその周辺部分の具体的な回路図である。
【図４】一般的なスイッチング電源装置の回路図である。
【図５】図４のスイッチング電源装置の誤差増幅器とその周辺部分の回路図である。
【図６】図４のスイッチング電源装置の変形例の誤差増幅器とその周辺部分の回路図である。
【図７】図４のスイッチング電源装置の別の変形例の誤差増幅器とその周辺部分の回路図である。
【発明を実施するための最良の形態】
【００２４】
＜第１の実施例＞
図１に第１の実施例の誤差増幅器とその周辺部分の回路構成を示す。本実施例は、参照電圧Ｖref1がゲートに入力するＰＭＯＳトランジスタＭＰ１と、帰還電圧Ｖfbが抵抗Ｒ６を介してゲートに入力するＰＭＯＳトランジスタＭＰ２を備える。また、そのトランジスタＭＰ１，ＭＰ２のソースの間に抵抗Ｒ１を接続し、トランジスタＭＰ２のソースと誤差増幅器ＡＰＭ１の出力端子との間に抵抗Ｒ２を接続し、トランジスタＭＰ１，ＭＰ２のドレインを抵抗Ｒ４，Ｒ５を介して接地に接続するとともに、誤差増幅器ＡＭＰ１の入力端子に接続している。Ｉ１，Ｉ２はトランジスタＭＰ１，ＭＰ２のソースに電流を供給する電流源である。
【００２５】
図１の誤差増幅器構成では、誤差増幅器ＡＭＰ１の入力部にバッファ増幅器となるトランジスタＭＰ２が設けられ、加えて抵抗Ｒ１，Ｒ２によるフィードバック経路が形成される。このため、誤差増幅器ＡＭＰ１の反転入力端子と非反転入力端子の電圧、つまり、抵抗Ｒ４と抵抗Ｒ５に発生する電圧が等しくなるように、誤差増幅器ＡＭＰ１が負帰還動作を行う。
【００２６】
いま、電流源Ｉ１，Ｉ２の電流値Ｉ１，Ｉ２が同じで、抵抗Ｒ４，Ｒ５の抵抗値Ｒ４，Ｒ５が同じであるとすると、抵抗Ｒ４，Ｒ５に流れる電流Ｉａ，Ｉｂの値は負帰還作用によって等しくなる。トランジスタＭＰ１のソース電圧をＶａ、トランジスタＭＰ２のソース電圧をＶｂとする。
【００２７】
トランジスタＭＰ２のソース端子において流入／流出する電流の総和は、
2015070774.tif 000005
となり、トランジスタＭＰ１のソース端子において流入／流出する電流の総和は、
2015070774.tif 000006
となる。
【００２８】
ここで、Ｉ１＝Ｉ２、Ｉａ＝Ｉｂであるので、
2015070774.tif 000007
となる。よって、
2015070774.tif 000008
となり、
2015070774.tif 000009
となる。
【００２９】
すなわち、トランジスタＭＰ１，ＭＰ２のソース電圧の差分（Ｖｂ−Ｖａ）とトランジスタＭＰ１のソース電圧（Ｖａ）とによって、誤差電圧Ｖerrが決まる。ここで、トランジスタＭＰ１，ＭＰ２に流れる電流が等しい（Ｉａ＝Ｉｂ）ため、トランジスタＭＰ１，ＭＰ２について、ゲート幅、ゲート長、閾値電圧、コンダクタンスが同一であれば、トランジスタＭＰ１，ＭＰ２のゲート・ソース間電圧が等しくなる。
【００３０】
この結果、式（７）におけるＶａ，ＶｂをそれぞれトランジスタＭＰ１，ＭＰ２のゲート電圧（Ｖref1，Ｖfb）に置き換えても、この関係は成立する。特に、コンデンサＣ２のインピーダンスが抵抗Ｒ６の値に比べて十分大きな値となる周波数においては、
2015070774.tif 000010
のように表すことができる。
【００３１】
式（８）より、誤差増幅器ＡＭＰ１の入力電圧（Ｖfb−Ｖref1）と誤差電圧Ｖerrの間のゲインは、抵抗Ｒ１、Ｒ２の抵抗値の比により決まることがわかる。このため、温度や素子の製造ばらつきによりゲインが大きく変化することは無く、誤差増幅器ＡＭＰ１のゲインを安定化することができる。
【００３２】
また、前記の負帰還作用により、トランジスタＭ１，Ｍ２のドレイン電流（Ｉａ，Ｉｂ）が等しく、トランジスタＭ１，Ｍ２のゲート・ソース間電圧も誤差増幅器ＡＭＰ１の誤差電圧Ｖerrに関係なく等しくなるように制御されるので、前述した図７の回路の問題点として述べた、演算増幅器ＡＭＰ１から出力する誤差電圧Ｖerrによって入力オフセット電圧が変化することは無い。
【００３３】
よって、誤差増幅器ＡＭＰ１の出力側と反転入力端子の間に、コンデンサＣ２と抵抗Ｒ６から成る位相補償回路が接続されることにより、図５，６，７で示された従来の回路に対して、以下の様な利点を得ることができる。
【００３４】
（ａ）低い周波数においてゲインが過大になりすぎることが無く、スイッチング電源装置の起動時や電源電圧が変化した際に穏やかに収束できる。
（ｂ）図６の従来例の回路のように、誤差増幅器ＡＭＰ１の前段にバッファ増幅器ＡＭＰ２を配置する必要が無く、抵抗と入力部のトランジスタを追加するのみで、少ない回路規模で図６の回路と同様の効果を得ることができる。
【００３５】
図１に示した誤差増幅器と周辺回路の具体的な回路構成を図３に示す。ＰＭＯＳトランジスタＭＰ３に対して、ＰＭＯＳトランジスタＭＰ４〜ＭＰ８はカレントミラー接続されている。トランジスタＭＰ４は電流源Ｉ１として、トランジスタＭＰ５は電流源Ｉ２として働く。トランジスタＭＰ６〜ＭＰ８とＮＭＯＳトランジスタＭＮ１〜ＭＮ３は誤差増幅器ＡＭＰ１を構成する。トランジスタＭＮ１のソースは非反転入力端子、トランジスタＭＮ２のソースは反転入力端子となる。このトランジスタＭＮ１，ＭＮ２はゲート接地の入力部を構成する。
【００３６】
図３の回路全体は、抵抗Ｒ１を短絡し抵抗Ｒ２を取り除けば、折り返しカスコードの入力構成を持つ誤差増幅器の回路であり、従来から演算増幅器として多く用いられている回路である。すなわち、図１の実施例の誤差増幅器の周辺回路は、従来の演算増幅器の構成を踏襲し、そこに帰還用の抵抗Ｒ１，Ｒ２のネットワークを追加することにより、簡単に実現できる利点を有している。
【００３７】
＜第２の実施例＞
図２に第２の実施例の誤差増幅器とその周辺部分の回路構成を示す。本実施例は、図１の回路において、ＰＭＯＳトランジスタＭＰ２のソースに抵抗Ｒ３を介して参照電圧Ｖref2を印加するように構成したものである。
【００３８】
図１の誤差増幅器においては、式（３）の誤差増幅器の誤差電圧Ｖerrに、トランジスタＭＰ１のソースの電圧Ｖａが含まれている。この電圧Ｖａは、
2015070774.tif 000011
で表される。Ｖgsmp1はトランジスタＭＰ１のゲート・ソース間電圧である。この式（９）によれば、電圧Ｖａは参照電圧Ｖref1が高くなるほど増加することになる。
【００３９】
スイッチング電源装置の全体の負帰還により、誤差増幅器ＡＭＰ１の出力電圧がＶerr＝０Ｖまで低下していると想定すると、このときの誤差増幅器ＡＭＰ１の入力電圧（Ｖfb−Ｖref1）、つまり入力オフセットは、式（８），（９）から、
2015070774.tif 000012
となる。
【００４０】
誤差増幅器ＡＭＰ１のゲイン（＝２Ｒ２／Ｒ１）が十分に大きければ、この入力オフセットは参照電圧Ｖref1に対して無視できるほど小さな値になるが、ゲインが小さい場合、大きな値となる。
【００４１】
例えば、ゲインの設定を１００倍まで低下させ、Ｖref1＝１Ｖ、Ｖgsmp1＝０．８Ｖに設定すると、Ｖａ＝１．８Ｖとなり、誤差増幅器ＡＭＰ１の入力電圧はその１／１００であるので１８ｍＶになり、Ｖref1に対して約１．８％もの入力オフセットが生じることになる。
【００４２】
そこで、第２の実施例では、この影響を軽減するために図２に示すような構成としたものである。図２の回路において、トランジスタＭＰ２のソース端子において流入／流出する電流の総和は、
2015070774.tif 000013
となる。また、トランジスタＭＰ２のソース端子において流入／流出する電流の総和は前記した式（４）の通りである。
【００４３】
そして、Ｉ１＝Ｉ２、Ｉａ＝Ｉｂであるので、
2015070774.tif 000014
となる。ここで、抵抗Ｒ２，Ｒ３の抵抗値を同一（Ｒ２＝Ｒ３）とすると、
2015070774.tif 000015
となり、
2015070774.tif 000016
となり、
2015070774.tif 000017
となる。Ｖａ，Ｖｂを図１の場合と同様にＶａ＝Ｖref1、Ｖｂ＝Ｖfbに置き換えると、
2015070774.tif 000018
となる。
【００４４】
このように、抵抗Ｒ２とＲ３を同じ抵抗値に設定した場合、誤差電圧Ｖerrと第２の参照電圧Ｖref2との差分が、入力電圧（Ｖfb-Ｖref1）に比例することになる。この式（１６）は、
2015070774.tif 000019
に書き換えることができる。
【００４５】
図１の回路構成では、式（８）に示した電圧Ｖａを自由に設定できない（Ｖref1、Ｖgsmp1は固定値）のに対し、図２の回路構成においては、外部の参照電圧Ｖref2を自由に設定できるので、入力オフセット（Ｖfb−Ｖref1）の影響を緩和することができる利点がある。
【００４６】
誤差増幅器ＡＭＰ１の誤差電圧Ｖerrは、スイッチング電源装置が定常動作している状態においては、三角波発振器ＯＳＣ１から出力する三角波電圧Ｖｔの振幅の範囲内にあり、参照電圧Ｖref1の値はその中心電圧に設定される場合が多い。そこで、参照電圧Ｖref2の値についてもこの三角波電圧Ｖｔの振幅の中心電圧に設定することにより、誤差増幅器ＡＭＰ１から出力する誤差電圧Ｖerrの値は、スイッチング電源装置が定常動作している状態においては、常に三角波電圧Ｖｔの振幅の１／２以下になる。
【００４７】
通常、この三角波電圧Ｖｔの振幅は１Ｖ以下であり、例えばその振幅を１Ｖ、最大値を１．５Ｖ、最低値を０．５Ｖとすると、参照電圧Ｖref1＝Ｖref2＝１Ｖであり、誤差電圧Ｖerrは１Ｖ±０．５Ｖで変動すればよいため、誤差増幅器ＡＭＰ１のゲインを１００倍に設定すると、誤差増幅器ＡＭＰ１の入力電圧は、Ｖfb−Ｖｒｅｆ＝±０．００５Ｖとなり、これはＶref1＝１Ｖに対して最大±０.５％となり、前記した図１の構成における１．８％よりも大幅に小さな値になる。
【００４８】
以上のように、図２の構成を用いることにより、たとえ誤差増幅器ＡＭＰ１のゲインを低く設定し、起動時や電源電圧が変化した際に穏やかに収束できるようにしたときでも、参照電圧Ｖref1に対する誤差成分である入力オフセットの影響を低く抑えること可能となり、スイッチング電源装置の出力電圧Ｖoutの精度を高く保つことができる。
【図１】
2015070774.tif 000020
【図２】
2015070774.tif 000021
【図３】
2015070774.tif 000022
【図４】
2015070774.tif 000023
【図５】
2015070774.tif 000024
【図６】
2015070774.tif 000025
【図７】
2015070774.tif 000026