(57)【要約】      （修正有）【課題】精度良く高周波素子を測定可能な高周波特性測定治具装置を提供する。【解決手段】接地導体部１０と、第１のコプレーナ線路２０と、接続基板３０と、押さえ部と、を有する。第１のコプレーナ線路２０は、第１の誘電体層２１と、第１の中心導電層２２と、第１の接地導電層２６と、を有する。接続基板３０は、第２の誘電体層３１と、第２の中心導電層３２と、第２の接地導電層３６と、第３の接地導電層４０と、を有する。第２の誘電体層３１は、第２の導電層３２と第２の接地導電層３６とが設けられる第１領域ＬＡと、第２の接地導電層３６が設けられない第２領域ＲＡと、を有する。押さえ部は、第１と第２の中心導電層２２、３２の間、第１と第２の接地導電層２６、３６の間、第２領域ＲＡの第２の中心導電層３２と信号端子５０ａとを導通可能とするように、接続基板３０を第１のコプレーナ線路２０と信号端子５０ａとにそれぞれ押圧する。【選択図】図３
2015052574.tif 000002
【特許請求の範囲】
【請求項１】
信号端子を有する高周波素子の測定に用いる高周波特性測定治具装置であって、
接地導体部と、
前記接地導体部の表面に設けられた第１の誘電体層と、前記第１の誘電体層の表面に設けられた第１の中心導電層と、前記第１の誘電体層の前記表面において前記第１の中心導電層の両側に設けられた第１の空隙部の外側にそれぞれ設けられた第１の接地導電層と、を有する、第１のコプレーナ線路と、
第１の面と前記第１の面とは反対の側の第２の面とを有する第２の誘電体層と、前記第１の面に設けられた第２の中心導電層と、前記第２の中心導電層の両側に設けられた第２の空隙部の外側にそれぞれ設けられた第２の接地導電層と、前記第２の面に設けられ前記第２の接地導電層に接続された第３の接地導電層と、を有する接続基板であって、前記第２の誘電体層は、前記第２の導電層と前記第２の接地導電層とが設けられ第２のコプレーナ線路を構成する第１領域と、前記第２の導電層の外側に前記第２の接地導電層が設けられない第２領域と、を有する、接続基板と、
前記第１の中心導電層と前記第１領域上の前記第２の中心導電層とを導通可能とし、前記第１の接地導電層と前記第２の接地導電層とを導通可能とし、前記第２領域上の前記第２の中心導電層と前記信号端子とを導通可能とするように、前記接続基板を前記第１のコプレーナ線路と前記信号端子とにそれぞれ押圧する押さえ部と、
備えた高周波特性測定治具装置。
【請求項２】
前記第１のコプレーナ線路は、入力高周波信号が伝搬する入力側線路と、出力高周波信号が伝搬する出力側線路と、を含み、
前記接続基板は、前記入力側線路と前記高周波素子の入力信号端子とを接続する第１の基板と、前記出力側線路と前記高周波素子の出力信号端子とを接続する第２の基板と、を含む請求項１記載の高周波特性測定治具装置。
【請求項３】
前記接続基板の前記第２の面の側は、前記押さえ部に取り付けられる請求項１または２に記載の高周波特性測定治具装置。
【請求項４】
前記第２の接地導電層と、前記第３の接地導電層と、は、前記第２の誘電体層に設けられたスルーホールを介して接続された請求項１〜３のいずれか１つに記載の高周波特性測定治具装置。
【請求項５】
前記接続基板の前記第３の接地導電層は、前記第２の誘電体層の前記第１領域に設けられた請求項１〜４のいずれか１つに記載の高周波特性測定治具装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波特性測定治具装置に関する。
【背景技術】
【０００２】
ＧａＮ  ＨＥＭＴ（High  Electron  Mobility  Transistor)やＳｉＣ  ＭＥＳＦＥＴ（Metal Semiconductor  Field Effect  Transistor）などの高周波素子は、高周波において高出力を得ることができる。  
このため、衛星通信基地局やレーダー装置などへの応用がさらに拡大することが期待される。  
【０００３】
高周波素子やＭＭＩＣ（Microwave  Monolithic  Integrated  Circuit)は、マイクロストリップ線路などに接続されて電子機器を構成する。このため、高周波素子やＭＭＩＣは、寄生容量や寄生インダクタンスが低減されたパッケージ内に実装されることが好ましい。
【０００４】
このとき、要求規格を満たす高周波素子を選別して電子機器に組み込むと、組立工程の効率を高めることができる。このため、精度良くかつ短時間で、高周波特性を測定可能な測定装置が求められる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６０５７７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
１ＧＨｚ以上の周波数において、精度良くかつ迅速に高周波素子を測定可能な高周波特性測定治具装置を提供する。
【課題を解決するための手段】
【０００７】
実施形態の高周波特性測定治具装置は、接地導体部と、第１のコプレーナ線路と、接続基板と、押さえ部と、を有する。前記第１のコプレーナ線路は、前記接地導体部の表面に設けられた第１の誘電体層と、前記第１の誘電体層の表面に設けられた第１の中心導電層と、前記第１の誘電体層の前記表面において前記第１の中心導電層の両側に設けられた第１の空隙部の外側にそれぞれ設けられた第１の接地導電層と、を有する。前記接続基板は、第１の面と前記第１の面とは反対の側の第２の面とを有する第２の誘電体層と、前記第１の面に設けられた第２の中心導電層と、前記第２の中心導電層の両側に設けられた第２の空隙部の外側にそれぞれ設けられた第２の接地導電層と、前記第２の面に設けられ前記第２の接地導電層に接続された第３の接地導電層と、を有する。前記第２の誘電体層は、前記第２の導電層と前記第２の接地導電層とが設けられ第２のコプレーナ線路を構成する第１領域と、前記第２の導電層の外側に前記第２の接地導電層が設けられない第２領域と、を有する。前記押さえ部は、前記第１の中心導電層と前記第１領域上の前記第２の中心導電層とを導通可能とし、前記第１の接地導電層と前記第２の接地導電層とを導通可能とし、前記第２領域上の前記第２の中心導電層と前記信号端子とを導通可能とするように、前記接続基板を前記第１のコプレーナ線路と前記信号端子とにそれぞれ押圧する。    
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかる高周波特性測定治具装置の模式断面図である。
【図２】図２（ａ）は高周波特性測定治具装置の平面配置を表す模式図、図２（ｂ）はリードを有する半導体素子の模式平面図、である。
【図３】図３（ａ）は測定状態を説明する模式平面図、図３（ｂ）はＡ−Ａ線に沿った模式断面図、図３（ｃ）は接続基板の模式平面図、図３（ｄ）は接続基板の模式断面図、図３（ｅ）は接続基板の模式下面図、である。
【図４】図４（ａ）は比較例にかかる高周波特性測定治具装置の模式平面図、図４（ｂ）はその等価回路図、である。
【図５】図５（ａ）は接続基板の変形例の模式平面図、図５（ｂ）はＢ−Ｂ線に沿った変形例の模式断面図、図５（ｃ）は変形例の模式下面図、である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しつつ、本発明の実施の形態を説明する。  
図１は、第１の実施形態にかかる高周波特性測定治具装置の模式断面図である。  
高周波特性測定治具装置は、半導体素子や受動部品などの高周波素子の測定に用いることができる。
【００１０】
高周波素子は、少なくとも１つの信号端子を有する。たとえば、半導体素子が、ＳｉＣ  ＭＥＳＦＥＴやＧａＮ  ＨＥＭＴ、ＭＭＩＣなどの場合、信号端子は、入力端子と出力端子とを有する。
【００１１】
高周波特性測定治具装置は、接地導体部１０と、第１のコプレーナ(Coplanar  Waveguide)線路２０と、接続基板３０と、押さえ部６０と、を有する。第１のコプレーナ線路２０は、接地導体部１０の表面１０ａに配設され、同軸コネクタ９０ａ、９０ｂなどに接続される。高周波素子５０は、接地導体部１０の表面１０ａに載置される。なお、接地導体部１０に凹部を設け、その底面に高周波素子５０を載置すると、載置位置を正確にすることができる。
【００１２】
接続基板３０は押さえ部６０などに取り付けられ、第１のコプレーナ線路２０と、高周波素子５０の信号端子と、を圧力Ｐで押圧する。この結果、高周波素子５０には、信号発生器から出力される高周波信号が入力される。もし、高周波素子５０の反射係数（たとえば、ＳパラメータのＳ１１やＳ２２）を測定する場合、反射波の位相や振幅を測定すればよい。
【００１３】
また、出力側に第１のコプレーナ線路７０が設けられる場合、高周波素子５０の出力高周波信号は、たとえば、位相測定器により位相が測定され、パワーメータより振幅が測定される。なお、押さえ部６０は、電動や手動により上昇または降下可能な可動機構を有する。
【００１４】
図２（ａ）は高周波特性測定治具装置の平面配置を表す模式図、図２（ｂ）はリード端子を有する半導体素子の模式平面図、である。  
なお、図２（ａ）は、パッケージに実装されたＳｉＣ  ＭＥＳＦＥＴ、ＧａＮ  ＨＥＭＴ、ＭＭＩＣなどの半導体素子の高周波特性測定治具装置を表すものとする。
【００１５】
第１のコプレーナ線路２０は、接地導体部１０の表面１０ａに設けられた第１の誘電体層２１と、第１の誘電体層２１の表面に設けられた第１の中心導電層２２と、第１の誘電体層２１の表面において、第１の中心導電層２２の両側に設けられた第１の空隙部（スロット）２４の外側にそれぞれ設けられた第１の接地導電層２６と、を有する。
【００１６】
第１の中心導電層２２の幅Ｗ、第１の空隙部２４の幅Ｓ、第１の誘電体層２１の厚さおよび比誘電率などを変化させることにより、特性インピーダンスや位相定数を制御することができる。また、第１の接地導電層２６は、たとえば、第１の誘電体層２１に設けられたスルーホール２８内に充填された金属層などを介して接地導体部１０に接続することができる。
【００１７】
図２（ａ）において、半導体素子のチップ５０ｃは、リードを有していないキャリアプレート型パッケージに搭載されているものとする。この場合、パッケージの裏面の側を金属板とすると、チップ５０ｃで生じた熱を接地導体部１０へ排出することが容易となる。また、信号端子５０ａ、５０ｂは、絶縁体層の表面に設けられた導電層などからなるものとすることができる。
【００１８】
また、図２（ｂ）に表すように、半導体素子のチップ５０ｃは、リードが設けられたパッケージに搭載することもできる。この場合、信号端子５１ｆ、５１ｈは、たとえば、絶縁体層５１ｅの表面に設けられた導電層５１ａ、５１ｂに銀ロー付けなどにより接着され、コバールなどからなるリードとすることができる。
【００１９】
図３（ａ）は測定状態を説明する模式平面図、図３（ｂ）はＡ−Ａ線に沿った模式断面図、図３（ｃ）は接続基板の模式平面図、図３（ｄ）は接続基板の模式断面図、図３（ｅ）は接続基板の模式下面図、である。  
図３（ａ）は、図２（ａ）の領域ＣＮを拡大した模式平面図である。接続基板３０は、第２のコプレーナ線路３７と、第３の接地導電層４０と、を有する。
【００２０】
第２のコプレーナ線路３７は、第１の面３１ａと第１の面３１ａとは反対の側の第２の面３１ｂとを有する第２の誘電体層３１と、第２の誘電体層３１の第１の面３１ａに設けられた第２の中心導電層３２と、第２の中心導電層３２の両側に設けられた第２の空隙部３４の外側にそれぞれ設けられた第２の接地導電層３６と、を有する。
【００２１】
また、第２の面３１ｂには、第３の接地導電層４０が設けられる。第２の導電層３６と、第３の導電層４０と、は、第２の誘電体層３１に設けられたスルーホール３８に充填された金属層などを介して接続される。第２の誘電体層３１は、第２の導電層３２と第２の接地導電層３２とが設けられ第２のコプレーナ線路を構成する第１領域ＬＡと、第２の導電層３２の外側に第２の接地導電層が設けられない第２領域ＲＡと、を有する。
【００２２】
押さえ部６０は、第１の中心導電層２２と第２の中心導電層３２とを導通可能とし、第１の接地導電層２６と第２の接地導電層３６とを導通可能とし、第２の誘電体層３１の第２領域ＲＡの第２の中心導電層３２と信号端子５０ａとを導通可能とするように、接続基板３０を第１のコプレーナ線路２０と信号端子５０ａとにそれぞれ押圧する。
【００２３】
第１のコプレーナ線路２０の第１の接地導電層２６と、接続基板３０の第２のコプレーナ線路３７の第２の接地導電層３６と、は、押圧により電気的に接続される。このため、接地面の不連続を低減できる。また、接続基板３０は、第２のコプレーナ線路３７である第１領域ＬＡから、マイクロストリップ線路である第２領域ＲＡへの変換回路として作用する。このため、高周波素子５０の信号端子５０ａは、マイクロストリップ線路に接続される。
【００２４】
この結果、図３（ａ）、（ｂ）において、基準面ＲＥＦinを正確に定義できる。たとえば、基準面ＲＥＦinにおける高周波素子５０の入力インピーダンスを求めることができる。この入力インピーダンスに基づいて、入力整合回路などを正確に求めることができる。さらに、図２（ａ）のように、出力側にも第１のコプレーナ線路７０を設けると、基準面ＲＥＦoutを定義することができる。
【００２５】
もし、入力側の第１のコプレーナ線路２０および出力側の第１のコプレーナ線路７０の特性インピーダンスをともに５０Ωとすると、ＳパラメータにうちＳ２１やＳ１２などの回路パラメータを求めることができる。この場合、接続基板３０を用いることによるインピーダンス変換誤差を低減できるので、Ｋａ（〜３０ＧＨｚ）帯まで精度よく回路パラメータを求めることができる。
【００２６】
図４（ａ）は比較例にかかる高周波特性測定治具装置の模式平面図、図４（ｂ）はその等価回路図、である。  
高周波素子１５０は、ボンディングワイヤＢＷ１、ＢＷ２などにより、コプレーナ線路１２０、１７０やマイクロストリップ線路に接続されて高周波特性が測定される。製品とする高周波素子に対してワイヤボンディングを行い全数検査をすることは、外観上の問題や検査コストが増加する点で好ましくない。
【００２７】
また、図４（ｂ）に表すように、入力側基準面ＲＥＦinと高周波素子５０との間、および高周波素子５０と出力基準面ＲＥＦoutとの間には、ボンディングワイヤのインダクタンスをそれぞれ生じる。たとえば、ボンディングワイヤの長さが４００μｍであると、インダクタンスは略０．４ｎＨとなる。このため、１２ＧＨにおけるリアクタンスが、略ｊ３０Ωと大きくなる。
【００２８】
入力側基準面Ｄinにおける高周波素子の入力インピーダンスや出力側基準面Ｄoutにおける高周波素子の出力インピーダンスを精度良く求めるには、基準面ＲＥＦin、ＲＥＦoutにおいて測定されたインピーダンスから、ボンディングワイヤＢＷ１、ＢＷ２のインダクタンス分を差し引いて補正することが必要である。しかし、Ｋａ帯のように高い周波数では、ボンディングワイヤのインダクタンスを正確に補正することが困難になる。
【００２９】
他方、ボンディングワイヤを用いずに、高周波用プローブでパッケージの信号端子やリードに接触させて高周波特性測定を行うこともできる。しかしながら、プローブの先端部は細いので、大電流を流すことは困難である。また、接触抵抗も大きくなるので測定電圧も１０Ｖ以下となる。ＧａＮ  ＨＥＭＴやＳｉＣ  ＭＥＳＦＥＴなどの半導体素子は、動作電圧を５０Ｖ以上とすることも多い。このため、プローブによる高周波特性測定では利得や飽和出力などの高周波特性を動作時に近い状態で測定することは困難である。
【００３０】
図５（ａ）は接続基板の変形例の模式平面図、図５（ｂ）はＢ−Ｂ線に沿った変形例の模式断面図、図５（ｃ）は変形例の模式下面図、である。  
高周波素子５０が高出力ＨＥＭＴや高出力ＭＥＳＦＥＴである場合、チップ形状を矩形とし、その幅を細くする。矩形チップの長手方向は、コプレーナ線路やマイクロストリップ線路の延在する方向と略直交するようにする。すなわち、高周波素子５０を構成するセル領域を並列に配列することにより高出力を得ることが容易となる。
【００３１】
このようなマルチセル構成は、入出力信号端子の幅（図２（ｂ）にＷｃやＷｔで表す）を広くして基準面ＲＥＦinからそれぞれのセル領域までの距離やそれぞれのセル領域から基準面ＲＥＦoutまでの距離を揃えることにより均一にバランスよく動作させることができる。
【００３２】
また、マルチセル構成では高周波素子５０の能動領域が広くなり接合容量が増加する。このため、入出力インピーダンスは低くなり整合回路を構成する伝送線路の幅も広がりやすい。すなわち、高周波素子５０の信号端子５０ａの幅は、広い方が外部の整合回路と接続しやすくなる。
【００３３】
本発明の接続基板３０の第２の誘電体層３１の第２領域ＲＡでは、第１の面３１ａの側に接地導電層を設けない。このため、信号端子５０ａの幅が広くも、信号端子５０ａが接続基板３０の接地導電層に接触することが抑制できる。
【００３４】
また、図５に表す接続基板３０の変形例では、第２の誘電体層３１の第２領域ＲＡの第２の面３１ｂに接地導電層が設けられない。第２領域ＲＡは、マイクロストリップ線路に変換された領域であるので、第２の中心導電層３２の上方に接地導電層を設けない方が、接地面の不連続を低減できる。
【００３５】
本発明の実施形態によれば、１ＧＨｚ〜Ｋａ帯の周波数において、半導体素子や回路部品などの高周波素子を測定可能な高周波特性測定治具装置が提供される。高周波素子と伝送線路とを接続する接続基板は、接地面の不連続の影響が低減できるので、測定精度を高めることが容易である。また、ワイヤボンディングによる接続を行わないので、製品の外観を損なうことなく、検査工程の効率を高めることができる。
【００３６】
また、本発明は、高周波特性測定治具装置などに用いるコプレーナ−マイクロストリップ線路変換基板を含む。コプレーナ−マイクロストリップ線路変換基板は、第１の面と前記第１の面とは反対の側の第２の面とを有する誘電体層と、前記第１の面に設けられた中心導電層と、前記中心導電層の両側に設けられた空隙部の外側にそれぞれ設けられた第２の接地導電層と、前記第２の面に設けられ前記第２の接地導電層に接続された第３の接地導電層と、を有する。前記誘電体層は、前記中心導電層と前記第２接地導電層とが設けられ第２のコプレーナ線路を構成する第１領域と、前記中心導電層の外側に前記第２接地導電層が設けられない第２領域と、を有する。
【００３７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３８】
１０  接地導体部、２０  第１のコプレーナ線路（入力側線路）、２１  第１の誘電体層、２２  第１の中心導電層、２４  第１の空隙部、２６  第１の接地導電層、３０  接続基板、３１  第２の誘電体層、３１ａ  第１の面、３１ｂ  第２の面、３２  第２の中心導電層、３４  第２の空隙部、３６  第２の接地導電層、３７  第２のコプレーナ線路、３８  スルーホール、４０  第３の接地導電層、５０  高周波素子、５０ａ  信号端子、６０  押さえ部、７０  第１のコプレーナ線路（出力側線路）、ＬＡ  （第２の誘電体層の）第１領域、ＲＡ  （第２の誘電体層の）第２領域  
【図１】
2015052574.tif 000003
【図２】
2015052574.tif 000004
【図３】
2015052574.tif 000005
【図４】
2015052574.tif 000006
【図５】
2015052574.tif 000007