(57)【要約】【目的】酸化物半導体膜のゲート絶縁膜側とは反対側の面に流れる裏面電流を抑制することが可能な半導体装置を提供することを目的とする。【構成】  実施形態の半導体装置は、ゲート電極と、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、ドレイン電極と、ソース電極と、を備えている。第１の絶縁膜は、前記ゲート電極上に配置される。酸化物半導体膜は、前記第１の絶縁膜上に配置される。第２の絶縁膜は、前記酸化物半導体膜上に配置される。ドレイン電極は、前記第２の絶縁膜中に配置され前記酸化物半導体膜の一端側を上層の配線と接続するドレインコンタクト部を有する。ソース電極は、前記第２の絶縁膜中に配置され前記酸化物半導体膜の他端側を上層の配線と接続するソースコンタクト部を有する。前記第２の絶縁膜上に配置されて前記上層の配線を形成する配線部が前記ソース電極側で前記ドレイン電極側よりも前記酸化物半導体膜の中央方向に張り出すように形成されている。【選択図】図１
2015035506.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極上に配置された第１の絶縁膜と、
前記第１の絶縁膜上に配置された酸化物半導体膜と、
前記酸化物半導体膜上に配置された第２の絶縁膜と、
前記第２の絶縁膜上に配置されたドレイン配線部と、前記第２の絶縁膜中に配置され、前記ドレイン配線部と前記酸化物半導体膜とを接続するドレインコンタクト部と、を有するドレイン電極と、
前記第２の絶縁膜上で前記ドレイン配線部よりも前記酸化物半導体膜のチャネル側に張り出すように配置されたソース配線部と、前記第２の絶縁膜中に配置され、前記ソース配線部と前記酸化物半導体膜とを接続するソースコンタクト部と、を有するソース電極と、
前記ゲート電極の側面側に形成された、多層配線の一部を構成する第１の配線と、
前記第１の配線の上層に配置された、前記多層配線の他の一部を構成する第２の配線と、
を備え、
前記ソース電極に用いる材料は、前記ゲート電極に用いる材料よりも高い仕事関数を有し、
前記第１と第２の配線間の層間絶縁膜として、少なくとも前記第１と第２の絶縁膜が用いられ、
前記第１と第２の配線間の前記層間絶縁膜の上面よりも、前記ソース配線部の前記チャネル側に張り出した部分と前記酸化物半導体膜との間の前記第２の絶縁膜の上面の方が、高さ位置が低く、
前記ソース配線部は、前記第２の絶縁膜上で、前記ソース電極から前記ドレイン電極へと向かう方向と直交する方向の前記酸化物半導体膜の両端部を覆うと共に、前記酸化物半導体膜におけるチャネル領域の５０％よりも大きい面積を覆うことを特徴とする半導体装置。
【請求項２】
ゲート電極と、
前記ゲート電極上に配置された第１の絶縁膜と、
前記第１の絶縁膜上に配置された酸化物半導体膜と、
前記酸化物半導体膜上に配置された第２の絶縁膜と、
前記第２の絶縁膜中に配置され前記酸化物半導体膜の一端側を上層の配線と接続するドレインコンタクト部を有するドレイン電極と、
前記第２の絶縁膜中に配置され前記酸化物半導体膜の他端側を上層の配線と接続するソースコンタクト部を有するソース電極と、
を備え、前記第２の絶縁膜上に配置されて前記上層の配線を形成する配線部が前記ソース電極側で前記ドレイン電極側よりも前記酸化物半導体膜の中央方向に張り出すように形成されていることを特徴とする半導体装置。
【請求項３】
前記ソース電極に用いる材料は、前記ゲート電極に用いる材料よりも高い仕事関数を有することを特徴とする請求項２記載の半導体装置。
【請求項４】
前記ゲート電極の側面側に形成された、多層配線の一部を構成する第１の配線と、
前記第１の配線の上層に配置された、前記多層配線の他の一部を構成する第２の配線と、
をさらに備え、
前記第１と第２の配線間の層間絶縁膜として、少なくとも前記第１と第２の絶縁膜が用いられ、
前記第１と第２の配線間の前記層間絶縁膜の上面よりも、前記ソース電極側で張り出すように形成された前記配線部と前記酸化物半導体膜との間の前記第２の絶縁膜の上面の方が、高さ位置が低いことを特徴とする請求項２又は３記載の半導体装置。
【請求項５】
前記ソース電極側で張り出すように形成された前記配線部は、前記第２の絶縁膜上で、前記ソース電極から前記ドレイン電極へと向かう方向と直交する方向の前記酸化物半導体膜の両端部を覆うことを特徴とする請求項２〜４いずれか記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
近年、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の酸化物であるＩｎＧａＺｎＯ等の酸化物半導体膜を用いた薄膜トランジスタ（ＴＦＴ）が開発されている。このＩｎＧａＺｎＯ薄膜トランジスタは、低温でも容易に作製でき、移動度が１０ｃｍ２／Ｖｓ以上と高いことが知られている。そのため、多層配線中に埋め込むＢＥＯＬ（ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ）トランジスタの実現が期待されている。その他にも、次世代の液晶パネルへの応用等が期待されている。
【０００３】
ＩｎＧａＺｎＯ−ＴＦＴはシリコン（Ｓｉ）−ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）やＳｉ−ＴＦＴとは異なり、チャネル領域が反転層ではなく蓄積層であることが知られている。パターンの微細化に伴ってチャネル長が短くなってくると、ＩｎＧａＺｎＯ膜のゲート絶縁膜側界面近傍のチャネル領域だけではなく、ゲート絶縁膜から離れたＩｎＧａＺｎＯ膜の裏面側の絶縁膜との界面近傍にも電流経路が形成され、裏面電流が流れてしまうといった問題がある。特にゲート電界が小さい、しきい値電圧近傍で動作させる際にこのような問題が生じる。ＩｎＧａＺｎＯ膜の裏面を流れる電流は、ゲート電極によって制御することが困難である。その結果、サブシュレショルドスイングＳ（Ｓｆａｃｔｏｒ）の劣化やオフ電流の増加、また１／ｆノイズ特性の劣化といった問題を引き起こす。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２４８５８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施形態は、上述した問題点を克服し、酸化物半導体膜のゲート絶縁膜側とは反対側の面に流れる裏面電流を抑制することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、ゲート電極と、第１の絶縁膜と、酸化物半導体膜と、第２の絶縁膜と、ドレイン電極と、ソース電極と、を備えている。第１の絶縁膜は、前記ゲート電極上に配置される。酸化物半導体膜は、前記第１の絶縁膜上に配置される。第２の絶縁膜は、前記酸化物半導体膜上に配置される。ドレイン電極は、前記第２の絶縁膜中に配置され前記酸化物半導体膜の一端側を上層の配線と接続するドレインコンタクト部を有する。ソース電極は、前記第２の絶縁膜中に配置され前記酸化物半導体膜の他端側を上層の配線と接続するソースコンタクト部を有する。前記第２の絶縁膜上に配置されて前記上層の配線を形成する配線部が前記ソース電極側で前記ドレイン電極側よりも前記酸化物半導体膜の中央方向に張り出すように形成されている。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態における半導体装置の構成を示す断面図である。
【図２】第１の実施形態における半導体装置の一部を示す上面図である。
【図３】第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。
【図４】第１の実施形態における半導体装置の製造方法の工程断面図である。
【図５】第１の実施形態における半導体装置の製造方法の工程断面図である。
【図６】第２の実施形態における半導体装置の構成を示す断面図である。
【図７】第２の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。
【図８】第２の実施形態における半導体装置の製造方法の工程断面図である。
【図９】第３の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。
【図１０】第３の実施形態における半導体装置の製造方法の工程断面図である。
【図１１】第４の実施形態における半導体装置の一部を示す上面図である。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
第１の実施形態について、以下、図面を用いて説明する。
【０００９】
図１は、第１の実施形態における半導体装置の構成を示す断面図である。図１では、半導体装置として、ＩｎＧａＺｎＯ膜（ＩＧＺＯ膜）等の酸化物半導体膜を用いたボトムゲート型のＴＦＴの一例が示されている。図１において、基板２００には、ゲート電極１０が形成される。図１の例では、基板２００上面と同じ高さ位置にゲート電極１０の表面（上面）が形成されるように埋め込まれている。図１の例では、例えば、多層配線層の所定の配線と同層にゲート電極１０が形成されている場合を想定している。よって、基板２００には、その他の配線層や半導体素子等が形成されていても構わない。但し、かかる構成に限るものではなく、基板２００上にゲート電極１０が形成されても構わない。
【００１０】
ゲート電極１０上には、ゲート絶縁膜２１０（第１の絶縁膜）が配置される。ゲート絶縁膜２１０は、ゲート電極１０及び基板２００上に形成される。ゲート絶縁膜２１０上には、酸化物半導体膜２２０が配置される。酸化物半導体膜２２０として、例えば、ＩｎＧａＺｎＯ膜を用いると好適である。ＩｎＧａＺｎＯ膜の他に、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、及びＩｎＯ膜等を用いることもできる。酸化物半導体膜２２０は、例えば、ゲート電極１０のゲート長方向の幅よりも大きい幅で形成されると好適である。
【００１１】
酸化物半導体膜２２０上には、絶縁膜２３０（第２の絶縁膜）が配置される。絶縁膜２３０は、酸化物半導体膜２２０を覆うようにゲート絶縁膜２１０上にも形成される。絶縁膜２３０上には、ドレイン配線部１４が配置される。また、ドレイン配線部１４と酸化物半導体膜２２０の一端側とを接続するドレインコンタクト部１５が絶縁膜２３０中に配置される。ドレインコンタクト部１５は、ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２０に接続される。ドレイン配線部１４とドレインコンタクト部１５によりドレイン電極４０が構成される。
【００１２】
また、絶縁膜２３０上には、ソース配線部１２が配置される。また、ソース配線部１２と酸化物半導体膜２２０の他端側とを接続するソースコンタクト部１３が絶縁膜２３０中に配置される。ソースコンタクト部１３は、ゲート電極１０のゲート長方向の他方の端部と少なくとも一部が重なる位置で酸化物半導体膜２２０に接続される。ソース配線部１２とソースコンタクト部１３によってソース電極３０が構成される。
【００１３】
かかる構成により、酸化物半導体膜２２０におけるソースコンタクト部１３とドレインコンタクト部１５との間の領域が、電流が流れるチャネル領域１６となる。ここで、上述したように、ＩｎＧａＺｎＯ膜を用いたＴＦＴでは、チャネル領域が反転層ではなく蓄積層であることが知られている。パターンの微細化に伴ってチャネル長が短くなってくると、ＩｎＧａＺｎＯ膜のゲート絶縁膜側界面近傍のチャネル領域だけでなく、ゲート絶縁膜から離れたＩｎＧａＺｎＯ膜の裏面側の絶縁膜との界面近傍にも電流経路が形成され、裏面電流が流れてしまうといった問題がある。例えば、ゲート長が１μｍ以下まで狭くなってくるとかかる問題がより顕著に生じる。そこで、第１の実施形態では、ソース配線部１２とドレイン配線部１４を非対称に形成する。具体的には、ソース配線部１２がドレイン配線部１４側に伸張した構造にする。
【００１４】
図２は、第１の実施形態における半導体装置の一部を示す上面図である。図２に示すように、ソース配線部１２は、絶縁膜２３０上においてドレイン配線部１４よりも酸化物半導体膜２２０のチャネル領域１６側に張り出すように配置される。ソース電極３０とドレイン電極４０は、非接触にする必要がある。ソース配線部１２とドレイン配線部１４の間の隙間（ギャップ）の幅は、プロセス限界の幅でよい。例えば、０．０５〜０．２μｍに設定すると好適である。また、ソース配線部１２は、チャネル長に対して５０％以上の幅で酸化物半導体膜２２０のチャネル領域１６を覆うように形成されると好適である。より好ましくは、７０％以上を覆うように形成されるとよい。さらに好ましくは、９５％以上を覆うように形成されるとよい。かかる構成により、ソース配線部１２が酸化物半導体膜２２０の裏面（ゲート電極１０側とは反対側の面）を絶縁膜２３０越しに覆うことができる。
【００１５】
図１に示す構造の場合、ゲート電極１０にゲート電圧（ゲート・ソース間電圧）を印加することで、酸化物半導体膜２２０のゲート電極１０側の面近傍がチャネル領域１６となり、ドレイン・ソース間電圧が印加されていればソース電極３０からドレイン電極４０へとキャリア２０が移動し、ソース電極３０とドレイン電極４０の間に電流が流れる。一方、図１に示す構造によれば、酸化物半導体膜２２０の中央方向側に張り出したソース配線部１２がバックゲートとして働き、バックゲート電位がソース電位となるので、酸化物半導体膜２２０の裏面チャネルがオンしにくく、裏面側でのキャリア２２の移動による裏面電流を抑制することができる。そのため、オフリーク電流の低減、Ｓｆａｃｔｏｒの改善、及び１／ｆノイズの改善を図ることができる。また、ソース電位の影響によりゲート電極１０によるチャネルの基板浮遊効果の改善を図ることができ、しきい値電圧の向上を図ることができる。
【００１６】
図３は、第１の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。図３において、第１の実施形態における半導体装置の製造方法は、ゲート電極形成工程（Ｓ１０２）と、ゲート絶縁膜形成工程（Ｓ１０４）と、酸化物半導体膜形成工程（Ｓ１０６）と、絶縁膜形成工程（Ｓ１０８）と、開口部形成工程（Ｓ１１０）と、ソース・ドレイン電極形成工程（Ｓ１１２）と、いう一連の工程を実施する。ソース・ドレイン電極形成工程（Ｓ１１２）は、その内部工程として、電極材料堆積工程（Ｓ１１４）と、パターニング工程（Ｓ１１６）と、エッチング工程（Ｓ１１８）と、を実施する。
【００１７】
図４に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図４では、図３のゲート電極形成工程（Ｓ１０２）から絶縁膜形成工程（Ｓ１０８）までを示している。それ以降の工程は後述する。
【００１８】
図４（ａ）において、ゲート電極形成工程（Ｓ１０２）として、基板２００中にゲート電極１０を形成する。ここでは、酸化物半導体膜を用いたＴＦＴが多層配線層中に作られることを想定し、トランジスタの横には多層配線のうちの一部の金属配線があるとする。図４（ａ）では、ゲート電極１０と同じ層に多層配線のうちの１つの配線１１（配線（１））が同時に形成される。図４（ａ）の例では、ゲート電極１０と配線１１は、ダマシンプロセスにより絶縁膜中に埋め込まれる。例えば、基板２００にゲート電極１０用の開口部（溝）と配線１１用の開口部（溝）を形成する。そして、各開口部を埋め込むように基板２００上にゲート電極材料を堆積する。堆積後は、各開口部からはみ出た余分なゲート電極材料を化学機械研磨（ＣＭＰ）法により研磨除去すればよい。かかる工程により、配線１１（第１の配線）が、ゲート電極１０の側面側に形成される。配線１１は、多層配線の一部を構成する。ゲート電極１０と配線１１の材料として、例えば、銅（Ｃｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、及びモリブデン（Ｍｏ）等を用いることができる。なお、Ｃｕを用いる場合には、基板２００等へのＣｕの拡散を防止するために、開口部の側面および底面にバリアメタル膜を形成し、バリアメタル膜を介して開口部内を埋め込むように形成すればよい。また、基板２００として、例えば、ゲート電極材料の埋め込まれる絶縁膜を堆積した直径３００ミリのシリコンウェハからなるシリコン基板が用いられる。ここでは、図示していないが、基板２００には、配線や各種の素子等が形成されていても構わない。
【００１９】
なお、図４（ａ）の例では、ダマシンプロセスによる埋め込み構造を示しているが、エッチングが困難なＣｕ以外の材料については、これに限るものではなく、基板２００上にゲート電極材料をスパッタ法等により堆積後、エッチング法によりパターニングすることによってゲート電極１０と配線１１を形成しても構わない。
【００２０】
図４（ｂ）において、ゲート絶縁膜形成工程（Ｓ１０４）として、化学気相成長（ＣＶＤ）法を用いて、ゲート電極１０と配線１１上にゲート絶縁膜２１０を例えば５〜５０ｎｍの膜厚で形成する。ここでは、例えば、１５ｎｍの膜厚で形成する。ゲート絶縁膜２１０の材料として、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、及び、酸窒化シリコン（ＳｉＯＮ）等を用いると好適である。形成方法として、プラズマＣＶＤ法や原子層気相成長（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃ  ｌａｙｅｒ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法を用いると好適である。配線１１側では、ゲート絶縁膜２１０は、配線１１と配線１１の上層配線との層間絶縁膜の一部になる。
【００２１】
図４（ｃ）において、酸化物半導体膜形成工程（Ｓ１０６）として、スパッタ法を用いて、ゲート絶縁膜２１０上に、酸化物半導体膜２２０を例えば１０〜３０ｎｍの膜厚で形成する。ここでは、例えば、３０ｎｍの膜厚で形成する。その後、酸化物半導体膜２２０について、エッチング法により活性領域を残すようにパターニングすることで所定のサイズの酸化物半導体膜２２０を形成する。酸化物半導体膜２２０の幅は、ゲート電極１０よりも広い幅で形成すると良い。酸化物半導体膜２２０の材料として、上述したように、ＩｎＧａＺｎＯ膜、ＩｎＺｎＯ膜、ＺｎＯ膜、ＺｎＡｌＯ膜、ＺｎＣｕＯ膜、ＮｉＯ膜、ＳｎＯ膜、ＣｕＯ膜、及びＩｎＯ膜等を用いることができる。
【００２２】
図４（ｄ）において、絶縁膜形成工程（Ｓ１０８）として、ＣＶＤ法を用いて、酸化物半導体膜２２０及びゲート絶縁膜２１０上に絶縁膜２３０を例えば１００〜２００ｎｍの膜厚で形成する。ここでは、ゲート絶縁膜２１０上に、例えば、１５０ｎｍの膜厚で形成する。絶縁膜２３０の材料として、例えば、ＳｉＯ２、ＳｉＮ、及び、ＳｉＯＮ等を用いると好適である。形成方法として、プラズマＣＶＤ法や原子層気相成長法を用いると好適である。絶縁膜２３０は、酸化物半導体膜２２０を覆うように形成され、酸化物半導体膜２２０の保護膜となる。また、絶縁膜２３０は、多層配線における配線１１と配線１１の上層配線との層間絶縁膜の一部になる。
【００２３】
図５に、第１の実施形態における半導体装置の製造方法の工程断面図が示されている。図５では、図３の開口部形成工程（Ｓ１１０）からソース・ドレイン電極形成工程（Ｓ１１２）までを示している。
【００２４】
図５（ａ）において、開口部形成工程（Ｓ１１０）として、ＴＦＴ側では、絶縁膜２３０上から酸化物半導体膜２２０表面まで絶縁膜２３０を貫通するように、多層配線側では、絶縁膜２３０上から配線１１表面まで絶縁膜２３０及びゲート絶縁膜２１０を貫通するように、開口部１５０，１５２，１５４を形成する。ＴＦＴ側では、ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置にソース用の開口部１５０（コンタクトホール）を形成する。同時に、ゲート電極１０のゲート長方向の他方の端部と少なくとも一部が重なる位置にドレイン用の開口部１５２（コンタクトホール）を形成する。多層配線側では、配線１１上に開口部１５４（コンタクトホール）を形成する。開口部１５０，１５２，１５４は、例えば、幅１μｍ以下のサイズで形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て絶縁膜２３０上にレジストパターンが形成された基板２００に対し、露出した絶縁膜２３０及びゲート絶縁膜２１０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０，１５２，１５４を形成することができる。例えば、一例として、反応性イオンエッチング（ＲＩＥ）法により開口部１５０，１５２，１５４を形成すればよい。
【００２５】
その後、ソース・ドレイン電極形成工程（Ｓ１１２）として、ソース配線部１２、ソースコンタクト部１３、ドレイン配線部１４、ドレインコンタクト部１５、配線１８（配線（２））、及びヴィアコンタクト１９を同時に形成する。具体的には、以下のように形成する。
【００２６】
図５（ｂ）において、電極材料堆積工程（Ｓ１１４）として、スパッタ法を用いて、開口部１５０，１５２，１５４を完全に埋め込むように、絶縁膜２３０上に、電極材料２４０を例えば２００〜４００ｎｍの膜厚で堆積する。ここでは、例えば、３００ｎｍの膜厚で形成する。電極材料２４０として、例えば、Ｍｏ、ＴａＮ、ＴｉＮ、及び、ルテニウム（Ｒｕ）等の金属を用いることができる。或いは、複数の金属材料を堆積させても構わない。さらに、第１の実施の形態では、ソース電極３０（ソース配線部１２、ソースコンタクト部１３）、ドレイン電極４０（ドレイン配線部１４、ドレインコンタクト部１５）、配線１８（配線（２））、及びヴィアコンタクト１９用の材料として、ゲート電極１０に用いる材料よりも高い仕事関数を有する材料を用いる。特に、ソース電極３０の材料として、ゲート電極１０に用いる材料よりも高い仕事関数を有する材料を用いる。例えば、ゲート電極１０の材料にＴａを用いた場合、ソース電極３０等用の金属材料として、ＴａＮを用いると好適である。ソース電極３０の材料として、ゲート電極１０に用いる材料よりも高い仕事関数を有する材料を用いることで、酸化物半導体膜２２０の裏面（ゲート電極側とは反対の面）のしきい値電圧がより上昇するため、裏面チャネルを電流が流れにくくなり、より大きな効果を得ることができる。
【００２７】
図５（ｃ）において、パターニング工程（Ｓ１１６）として、図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て電極材料２４０上にレジストパターンを形成する。そして、エッチング工程（Ｓ１１８）として、露出した電極材料２４０を異方性エッチング法により除去することで、ソース配線部１２、ドレイン配線部１４、及び配線１８（配線（２））を形成できる。かかる各工程によって、図５（ｃ）に示すように、ソース電極３０（ソース配線部１２、ソースコンタクト部１３）、ドレイン電極４０（ドレイン配線部１４、ドレインコンタクト部１５）、配線１８（配線（２））、及びヴィアコンタクト１９を形成できる。
【００２８】
以上のように、第１の実施形態によれば、酸化物半導体膜２２０のゲート絶縁膜２１０側とは反対側の面に流れる裏面電流を抑制できる。その結果、オフリーク電流の低減、Ｓｆａｃｔｏｒの改善、及び１／ｆノイズの改善を図ることができる。
【００２９】
（第２の実施形態）
第１の実施形態では、ＴＦＴの側面側に形成される多層配線中の上層配線側になる配線１８裏面の高さ位置と、ＴＦＴのソース配線部１２或いは／及びドレイン配線部１４の裏面の高さ位置と、が同じ位置に形成される例について説明した。第１の実施形態では、酸化物半導体膜２２０上に形成される絶縁膜２３０の膜厚は、下層配線側になる配線１１と配線１８との間の層間絶縁膜（ゲート絶縁膜２１０と絶縁膜２３０の積層膜）の設計膜厚によって決定される（制限される）ことになる。第２の実施形態では、ＴＦＴ側と多層配線側とで絶縁膜２３０の膜厚を個別に制御する構成について説明する。
【００３０】
図６は、第２の実施形態における半導体装置の構成を示す断面図である。図６に示す半導体装置１００は、ＴＦＴ領域Ａと多層配線領域Ｂとにおいて、絶縁膜２３０の上面高さ位置が異なる点を除いて、図１の内容に多層配線部分をさらに示した図５（ｃ）と同様である。また、以下、特に説明する点以外の内容は第１の実施形態と同様である。
【００３１】
図６の多層配線領域Ｂには、多層配線の一部（下層配線側）を構成する配線１１（第１の配線）と、多層配線の他の一部（上層配線側）を構成する配線１８（第２の配線）と、配線１１，１８を接続するヴィアコンタクト１９と、が示されている。第１の実施形態と同様、配線１１，１８間の層間絶縁膜として、ＴＦＴ側に用いたゲート絶縁膜２１０と絶縁膜２３０とが用いられる。なお、図６の例では、配線１１，１８間の層間絶縁膜がゲート絶縁膜２１０と絶縁膜２３０との積層膜によって構成されるが、これに限るものではない。図示しない絶縁膜がさらに積層されても構わない。
【００３２】
第２の実施形態では、図６に示すように、配線１１，１８間の層間絶縁膜の上面（高さ位置Ｈ）よりも、ソース電極３０のチャネル領域１６側に張り出した部分（ソース配線部１２）と酸化物半導体膜２２０との間の絶縁膜２３０の上面（高さ位置ｈ）の方が、高さ位置が低くなるように形成する。言い換えれば、第２の実施形態では、ソース電極下の裏面保護膜（絶縁膜２３０）の膜厚を薄くする。ＴＦＴ領域Ａにおける裏面保護膜（絶縁膜２３０）を裏面ゲート絶縁膜とみなした場合、膜厚が薄くなることでソース電極３０の裏面チャネルへの影響を大きくすることができる。具体的には、裏面チャネルのしきい値電圧が上昇するため、第１の実施形態に比べ裏面チャネルを電流が流れにくくなり、より大きな効果を得ることができる。
【００３３】
図７は、第２の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。図７において、絶縁膜形成工程（Ｓ１０８）と開口部形成工程（Ｓ１１０）との間に、開口部形成工程（Ｓ１０９）が追加された点以外は、図３と同様である。
【００３４】
ゲート電極形成工程（Ｓ１０２）から絶縁膜形成工程（Ｓ１０８）までの各工程の内容は、第１の実施形態（図４（ａ）〜図４（ｄ））と同様である。
【００３５】
図８に、第２の実施形態における半導体装置の製造方法の工程断面図が示されている。図８では、図７の開口部形成工程（Ｓ１０９）からソース・ドレイン電極形成工程（Ｓ１１２）までを示している。
【００３６】
図８（ａ）において、開口部形成工程（Ｓ１０９）として、図４（ｄ）の状態から、ＴＦＴ領域Ａに対して、絶縁膜２３０の膜厚を多層配線領域Ｂよりも薄くする。例えば、酸化物半導体膜２２０上の絶縁膜２３０の膜厚が５０〜１００ｎｍになるように加工する。或いは、ゲート絶縁膜２１０と同等の膜厚まで薄くしてもよい。ここでは、ＴＦＴ領域Ａについて薄膜化するため、ＴＦＴ領域Ａに幅および奥行（ｘ，ｙ方向寸法）を実質的に合わせた開口部１５８を形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て、多層配線領域Ｂの絶縁膜２３０上にレジストパターンが形成された基板２００に対し、露出した絶縁膜２３０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５８を形成できる。例えば、一例として、反応性イオンエッチング（ＲＩＥ）法により開口部１５８を形成すればよい。
【００３７】
図８（ｂ）において、開口部形成工程（Ｓ１１０）として、ＴＦＴ領域Ａでは、多層配線領域Ｂよりも表面高さが１段下がった絶縁膜２３０上から酸化物半導体膜２２０表面まで絶縁膜２３０を貫通するように開口部１５０，１５２を形成する。多層配線領域Ｂでは、ＴＦＴ領域Ａよりも表面高さが１段高い絶縁膜２３０上から配線１１表面まで絶縁膜２３０及びゲート絶縁膜２１０を貫通するように開口部１５４を形成する。
【００３８】
図８（ｃ）において、電極材料堆積工程（Ｓ１１４）として、スパッタ法を用いて、開口部１５０，１５２，１５４を完全に埋め込むように、段差のついた絶縁膜２３０上に、電極材料２４０を例えば２００〜４００ｎｍの膜厚で堆積する。ここでは、例えば、３００ｎｍの膜厚で形成する。
【００３９】
図８（ｄ）において、パターニング工程（Ｓ１１６）として、図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て電極材料２４０上にレジストパターンを形成する。そして、エッチング工程（Ｓ１１８）として、露出した電極材料２４０を異方性エッチング法により除去することで、ソース配線部１２、ドレイン配線部１４、及び配線１８（配線（２））を形成できる。かかる各工程によって、図８（ｄ）（及び図６）に示すように、裏面ゲート絶縁膜を薄膜化した状態で、ソース電極３０（ソース配線部１２、ソースコンタクト部１３）、ドレイン電極４０（ドレイン配線部１４、ドレインコンタクト部１５）、配線１８（配線（２））、及びヴィアコンタクト１９を形成できる。
【００４０】
以上のように、第２の実施形態によれば、酸化物半導体膜２２０のゲート絶縁膜２１０側とは反対側の面に流れる裏面電流の抑制効果を第１の実施形態よりもさらに高めることができる。
【００４１】
（第３の実施形態）
第１と第２の実施形態では、酸化物半導体膜２２０の中央方向に張り出すソース配線部１２の高さ位置と、ドレイン配線部１４の高さ位置が同じである構成について示していたが、これに限るものではない。第３の実施形態では、酸化物半導体膜２２０の中央方向に張り出すソース配線部１２の高さ位置と、ドレイン配線部１４の高さ位置が異なる構成について説明する。
【００４２】
図９は、第３の実施形態における半導体装置の製造方法の要部工程を示すフローチャート図である。図９において、絶縁膜形成工程（Ｓ１０８）の後に、開口部形成工程（Ｓ１１０）とソース・ドレイン電極形成工程（Ｓ１１２）の代わりに、開口部形成工程（Ｓ１１１）と、ソース電極形成工程（Ｓ１２０）と、絶縁膜形成工程（Ｓ１３０）と、開口部形成工程（Ｓ１３２）と、ソース・ドレイン電極形成工程（Ｓ１３４）と、が追加された点以外は、図３と同様である。ソース電極形成工程（Ｓ１２０）は、その内部工程として、電極材料堆積工程（Ｓ１２２）と、パターニング工程（Ｓ１２４）と、エッチング工程（Ｓ１２６）と、を実施する。また、ソース・ドレイン電極形成工程（Ｓ１３４）は、その内部工程として、電極材料堆積工程（Ｓ１３６）と、パターニング工程（Ｓ１３８）と、エッチング工程（Ｓ１４０）と、を実施する。また、以下、特に説明する点以外の内容は第１の実施形態と同様である。
【００４３】
ゲート電極形成工程（Ｓ１０２）から絶縁膜形成工程（Ｓ１０８）までの各工程の内容は、第１の実施形態と同様である。なお、第３の実施形態では、後述するように、絶縁膜２３０の上層にさらに別の絶縁膜を積層するため、絶縁膜形成工程（Ｓ１０８）では、絶縁膜２３０の膜厚を第１の実施形態よりも薄くすると好適である。例えば、５０〜１００ｎｍの膜厚で形成する。或いは、ゲート絶縁膜２１０と同等の膜厚まで薄くしてもよい。
【００４４】
開口部形成工程（Ｓ１１１）として、図４（ｄ）の状態から、ＴＦＴ側においてソースコンタクトが形成される位置に、絶縁膜２３０上から酸化物半導体膜２２０表面まで絶縁膜２３０を貫通するように、開口部を形成する。図５（ａ）において、第３の実施形態では、開口部１５２，１５４を形成せずに、開口部１５０を形成する。ゲート電極１０のゲート長方向の一方の端部と少なくとも一部が重なる位置にソース用の開口部１５０（コンタクトホール）を形成する。開口部１５０は、例えば、幅１μｍ以下のサイズで形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て絶縁膜２３０上にレジストパターンが形成された基板２００に対し、露出した絶縁膜２３０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング（ＲＩＥ）法により開口部１５０を形成すればよい。その他の内容は第１の実施形態と同様である。
【００４５】
図１０に、第３の実施形態における半導体装置の製造方法の工程断面図が示されている。図１０では、図９のソース電極形成工程（Ｓ１２０）からソース・ドレイン電極形成工程（Ｓ１３４）までを示している。
【００４６】
図１０（ａ）において、ソース電極形成工程（Ｓ１２０）として、ソース電極３０の一部となる、ソース配線部１２とソースコンタクト部１３とを同時に形成する。具体的には、以下のように形成する。
【００４７】
電極材料堆積工程（Ｓ１２２）として、スパッタ法を用いて、開口部１５０を完全に埋め込むように、絶縁膜２３０上に、電極材料２４０を例えば１００〜２００ｎｍの膜厚で堆積する。ここでは、絶縁膜２３０上に電極材料２４０を例えば１００ｎｍの膜厚で堆積して、例えば、開口部１５０上で５０ｎｍの膜厚になるように形成する。電極材料２４０として、例えば、Ｍｏ、ＴａＮ、ＴｉＮ、及び、Ｒｕ等の金属を用いることができる。或いは、複数の金属材料を堆積させても構わない。さらに、第１の実施形態と同様、ソース電極３０の一部（ソース配線部１２、ソースコンタクト部１３）用の材料として、ゲート電極１０に用いる材料よりも高い仕事関数を有する材料を用いる。例えば、ゲート電極１０の材料にＴａを用いた場合、ソース電極３０等用の金属材料として、ＴａＮを用いる。ソース電極３０の材料として、ゲート電極１０に用いる材料よりも高い仕事関数を有する材料を用いることで、酸化物半導体膜２２０の裏面（ゲート電極側とは反対の面）のしきい値電圧がより上昇するため、裏面チャネルを電流が流れにくくなり、より大きな効果を得ることができる。
【００４８】
パターニング工程（Ｓ１２４）として、図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て電極材料２４０上にレジストパターンを形成する。そして、エッチング工程（Ｓ１２６）として、露出した電極材料２４０を異方性エッチング法により除去することで、ソース配線部１２を形成できる。かかる各工程によって、図１０（ａ）に示すように、ソース電極３０の一部（ソース配線部１２、ソースコンタクト部１３）を形成できる。第３の実施形態では、ソース配線部１２がドレイン側に伸張した構造にする。ソース配線部１２は、チャネル長に対して５０％以上の幅で酸化物半導体膜２２０のチャネル領域１６を覆うように形成されると好適である。より好ましくは、７０％以上を覆うように形成されるとよい。さらに好ましくは、９５％以上を覆うように形成されるとよい。かかる構成により、ソース配線部１２が酸化物半導体膜２２０の裏面（ゲート電極１０側とは反対側の面）を絶縁膜２３０越しに覆うことができる。
【００４９】
図１０（ｂ）において、絶縁膜形成工程（Ｓ１３０）として、ＣＶＤ法を用いて、ソース配線部１２及び絶縁膜２３０上に絶縁膜２３２を例えば１００〜２００ｎｍの膜厚で形成する。ここでは、例えば、１００ｎｍの膜厚で形成する。絶縁膜２３２の材料として、例えば、ＳｉＯ２、ＳｉＮ、及び、ＳｉＯＮ等を用いると好適である。形成方法として、プラズマＣＶＤ法や原子層気相成長法を用いると好適である。絶縁膜２３２は、酸化物半導体膜２２０を覆うように形成され、酸化物半導体膜２２０の保護膜となる。また、絶縁膜２３２は、多層配線における配線１１と配線１１の上層配線との層間絶縁膜の一部になる。
【００５０】
図１０（ｃ）において、開口部形成工程（Ｓ１３２）として、ＴＦＴのソース側では、絶縁膜２３２上からソース配線部１２表面まで絶縁膜２３２を貫通するように開口部１６０（コンタクトホール）を形成する。同時に、ドレイン側では、絶縁膜２３２上から酸化物半導体膜２２０表面まで絶縁膜２３２，２３０を貫通するように開口部１６２（コンタクトホール）を形成する。同時に、配線側では、絶縁膜２３２上から配線１１表面まで絶縁膜２３２，２３０及びゲート絶縁膜２１０を貫通するように、開口部１６４（コンタクトホール）を形成する。開口部１６０，１６２，１６４は、例えば、幅１μｍ以下のサイズで形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て絶縁膜２３２上にレジストパターンが形成された基板２００に対し、露出した絶縁膜２３２，２３０及びゲート絶縁膜２１０を異方性エッチング法により除去することで、基板２００の表面に対し、略垂直に開口部１６０，１６２，１６４を形成することができる。例えば、一例として、反応性イオンエッチング（ＲＩＥ）法により開口部１６０，１６２，１６４を形成すればよい。
【００５１】
その後、ソース・ドレイン電極形成工程（Ｓ１３４）として、ソース配線部３１、ソースコンタクト部３２、ドレイン配線部１４、ドレインコンタクト部１５、配線１８（配線（２））、及びヴィアコンタクト１９を同時に形成する。具体的には、以下のように形成する。
【００５２】
図１０（ｄ）において、電極材料堆積工程（Ｓ１３６）として、スパッタ法を用いて、開口部１６０，１６２，１６４を完全に埋め込むように、絶縁膜２３２上に、電極材料を例えば２００〜４００ｎｍの膜厚で堆積する。ここでは、例えば、３００ｎｍの膜厚で形成する。電極材料として、例えば、Ｍｏ、ＴａＮ、ＴｉＮ、及び、Ｒｕ等の金属を用いることができる。或いは、複数の金属材料を堆積させても構わない。さらに、第３の実施形態では、ソース電極３０の残部（ソース配線部３１、ソースコンタクト部３２）、ドレイン電極４０（ドレイン配線部１４、ドレインコンタクト部１５）、配線１８（配線（２））、及びヴィアコンタクト１９用の材料として、ゲート電極１０に用いる材料よりも高い仕事関数を有する材料を用いると好適である。
【００５３】
パターニング工程（Ｓ１３８）として、図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経て電極材料上にレジストパターンを形成する。なお、ここでは、ソース配線部３１とドレイン配線部１４は対称な形状に形成してもよい。言い換えれば、１層目のソース配線部１２が形成されているので、２層目のソース配線部３１を酸化物半導体膜２２０の中央方向に張り出すように形成しなくても構わない。但し、ドレイン配線部１４は、１層目のソース配線部１２と位置が重ならないように形成すると好適である。そして、エッチング工程（Ｓ１４０）として、露出した電極材料を異方性エッチング法により除去することで、ソース配線部３１、ドレイン配線部１４、及び配線１８（配線（２））を形成できる。かかる各工程によって、図１０（ｄ）に示すように、ソース電極３０の残部（ソース配線部３１、ソースコンタクト部３２）、ドレイン電極４０（ドレイン配線部１４、ドレインコンタクト部１５）、配線１８（配線（２））、及びヴィアコンタクト１９を形成できる。
【００５４】
以上のように、第３の実施形態によれば、酸化物半導体膜２２０上の裏面保護膜（絶縁膜２３０）の厚さを堆積時の膜厚により決定できる。よって、第２の実施形態に比べて所望の厚さにコントロールしやすい。また、第２の実施形態のようなエッチングによる保護膜の薄膜化プロセスが無いため、エッチングダメージの懸念がない。図１０（ｄ）に示すように、第３の実施形態では、酸化物半導体膜２２０がコンタクトを介して接続される上層の配線がソース電極３０側でのみ２層構造になっており、かつ、絶縁膜２３０上に配置される１層目のソース配線部１２がドレイン電極４０方向に伸張して、ＩｎＧａＺｎＯ−ＴＦＴのチャネル領域１６を覆っている。１層目のソース配線部１２と酸化膜半導体膜２２０の間の保護膜（絶縁膜２３０）の厚さは第２の実施形態と同様、配線部側の層間絶縁膜厚（絶縁膜２３２，２３０及びゲート絶縁膜２１０の積層膜）よりも薄くなる。ゲート絶縁膜２１０と同等の厚さまで薄膜化しても問題ない。
【００５５】
図１０（ｄ）に示す構造によれば、酸化物半導体膜２２０の中央方向に張り出したソース配線部１２がバックゲートとして働き、バックゲート電位がソース電位となるので、酸化物半導体膜２２０の裏面チャネルがオンしにくく、裏面側でのキャリア２２の移動による裏面電流を抑制することができる。そのため、オフリーク電流の低減、Ｓｆａｃｔｏｒの改善、及び１／ｆノイズの改善を図ることができる。また、ソース電位の影響によりゲート電極１０によるチャネルの基板浮遊効果の改善を図ることができ、しきい値電圧の向上を図ることができる。さらに、配線１１，１８間の層間絶縁膜（絶縁膜２３２，２３０及びゲート絶縁膜２１０の積層膜）の上面よりも、ソース電極３０のチャネル領域１６側に張り出した部分（ソース配線部１２）と酸化物半導体膜２２０との間の絶縁膜２３０の上面の方が、高さ位置が低い。よって、絶縁膜２３２上でソース配線部３１をチャネル領域１６側に張り出す場合に比べて、ソース電極３０の裏面チャネルへの影響を大きくすることができる。具体的には、裏面チャネルのしきい値電圧が上昇するため、第１の実施形態に比べ裏面チャネルを電流が流れにくくなり、より大きな効果を得ることができる。
【００５６】
（第４の実施形態）
上述した各実施形態では、図２に示したように、ソース電極３０のソース配線部１２が酸化物半導体膜２２０の中央方向に張り出した形状としたが、ソース電極３０からドレイン電極４０へと向かう方向と直交する方向の酸化物半導体膜２２０の両端部については覆っていない。覆わなくても裏面チャネルについては電流の流れを抑制できる。しかしながら、かかる構成では、酸化物半導体膜２２０の裏面側（ゲート絶縁膜２１０と反対側の面）における両端側面部にチャネルが形成される可能性が残る。
【００５７】
図１１は、第４の実施形態における半導体装置の一部を示す上面図である。図１１に示すように、ソース配線部１２は、絶縁膜２３０上においてドレイン配線部１４よりも酸化物半導体膜２２０の中央方向に張り出すように配置される。また、ソース配線部１２は、チャネル長に対して５０％以上の幅で酸化物半導体膜２２０のチャネル領域１６を覆うように形成されると好適である。より好ましくは、７０％以上を覆うように形成されるとよい。さらに好ましくは、９５％以上を覆うように形成されるとよい。第４の実施形態では、さらに、ソース配線部１２が、図１１に示すように、ソース電極３０からドレイン電極４０へと向かう方向と直交する方向の酸化物半導体膜２２０の両端部を覆う。かかる構造にすることで、酸化物半導体膜２２０の裏面チャネルだけでなく、酸化物半導体膜２２０の側面チャネルから流れる電流を抑制することができ、第１の実施形態に比べ、より大きな効果を得ることができる。その他の内容は、第１〜第３の実施形態のいずれかと同様である。
【００５８】
以上、具体例を参照しつつ実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【００５９】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置および半導体装置の製造方法は、本発明の範囲に包含される。
【００６０】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【符号の説明】
【００６１】
１０  ゲート電極、１１，１８  配線、１２，３１  ソース配線部、１３，３２  ソースコンタクト部、１４  ドレイン配線部、１５  ドレインコンタクト部、３０  ソース電極、４０  ドレイン電極、１５０，１５２，１５４，１５８，１６０，１６２，１６４  開口部、２１０  ゲート絶縁膜、２２０  酸化物半導体膜、２３０，２３２  絶縁膜
【図１】
2015035506.tif 000003
【図２】
2015035506.tif 000004
【図３】
2015035506.tif 000005
【図４】
2015035506.tif 000006
【図５】
2015035506.tif 000007
【図６】
2015035506.tif 000008
【図７】
2015035506.tif 000009
【図８】
2015035506.tif 000010
【図９】
2015035506.tif 000011
【図１０】
2015035506.tif 000012
【図１１】
2015035506.tif 000013