(57)【要約】【課題】電圧を監視するための回路を追加することなく、電源電圧の変動による発振周波数の変動を低減させることができる、発振回路、電子機器、移動体および発振回路の製造方法等を提供する。【解決手段】発振素子２２６を発振させて発振信号１２４を生成する発振用増幅回路２２４と、発振用増幅回路２２４と接続される補正回路２２２と、を含み、発振用増幅回路２２４は、少なくとも電源電圧ＶＤＤが入力され、電源電圧ＶＤＤの変動に応じて発振信号１２４の周波数が変動する周波数変動特性を有し、補正回路２２２は、電源電圧ＶＤＤの変動を利用して周波数変動特性を補正する。補正回路２２２は、第１の可変容量素子を含み、第１の可変容量素子は、周波数変動特性を低減させる容量電圧特性を有してもよい。【選択図】図１
2015061264.tif 000002
【特許請求の範囲】
【請求項１】
発振素子を発振させて発振信号を生成する発振用増幅回路と、
前記発振用増幅回路と電気的に接続される補正回路と、
を含み、
前記発振用増幅回路は、電源電圧が入力され、前記電源電圧の変動に応じて前記発振信号の周波数が変動する周波数変動特性を有し、
前記補正回路は、前記電源電圧の変動を利用して前記周波数変動特性を補正する、
発振回路。
【請求項２】
前記補正回路は、第１の可変容量素子を含み、
前記第１の可変容量素子は、前記電源電圧の変動に応じて前記周波数変動特性を低減させる容量電圧特性を有する、請求項１に記載の発振回路。
【請求項３】
前記発振用増幅回路は、第２の可変容量素子を含み、
前記第２の可変容量素子は、一端が前記発振用増幅回路と電気的に接続され、
前記第１の可変容量素子は、前記電源電圧の変動による前記第２の可変容量素子の容量の変動と逆の向きの容量変化となるように制御される、
請求項２に記載の発振回路。
【請求項４】
前記第１の可変容量素子は、
一端に前記電源電圧が印加される、請求項２または３に記載の発振回路。
【請求項５】
前記発振用増幅回路は、
第２の可変容量素子を含み、
前記補正回路は、
前記電源電圧および第１の制御電圧に基づく第２の制御電圧を生成し、
前記第２の可変容量素子は、
一端が前記発振用増幅回路と電気的に接続され、
他端に前記第２の制御電圧が印加される、請求項１に記載の発振回路。
【請求項６】
前記補正回路は、一端が前記発振用増幅回路と電気的に接続されている複数の可変容量素子と選択回路とを含み、
前記選択回路は、前記複数の可変容量素子の他端への前記電源電圧に基づく電圧の印加を制御する、請求項１に記載の発振回路。
【請求項７】
発振素子を発振させて発振信号を生成する発振用増幅回路と、一端が前記発振用増幅回路と電気的に接続される複数の可変容量素子を含む可変容量回路を備える補正回路と、を含む発振回路の製造方法であって、
前記発振用増幅回路に電源電圧を入力し、
前記電源電圧の変動に応じて前記発振信号の周波数が変動する周波数変動特性を測定し、
前記可変容量回路が、前記電源電圧の変動により、前記周波数変動特性を低減させる容量電圧特性を有するように調整する、発振回路の製造方法。
【請求項８】
請求項１から６のいずれか１項に記載の発振回路を含む電子機器。
【請求項９】
請求項１から６のいずれか１項に記載の発振回路を含む移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路、電子機器、移動体および発振回路の製造方法に関する。
【背景技術】
【０００２】
発振回路では、外部電源の変動の影響を抑えるため、レギュレーター回路により定電圧を生成し、その定電圧を発振回路に印加する方式が主流である（例えば、特許文献１の図１参照）。
【０００３】
しかし、近年、低消費電力化の要求に伴い低電圧化・低消費電流化が求められ、電源電圧とレギュレーター電圧の差が狭まっている。そのため、レギュレーター回路の動作の安定度が悪くなり、レギュレーター電圧は電源電圧の変動の影響を受けやすくなっている。発振回路では、発振信号の周波数（以下、発振周波数ともいう）を可変にするために可変容量素子（バラクターとも呼ばれる）を含むものも多いが、レギュレーター電圧が変動すると例えば可変容量素子へ印加される電圧が変動してしまうため、発振周波数が変動するという問題が起きる。
【０００４】
特許文献２の発明では、監視回路がレギュレーター電圧の変動をモニターし、変動があった場合には昇圧回路によって昇圧された電圧を再度レギュレーター回路に供給することで、レギュレーター電圧を一定に保つことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−３９３４８号公報
【特許文献２】特開２００８−４０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献２の発明のようなレギュレーター電圧の監視回路と昇圧回路では、電源電圧とレギュレーター電圧の差が狭い場合には、昇圧回路が電源電圧変動の影響を受けるため、昇圧回路で発生する電圧も電源電圧変動に伴って変動する。また、特許文献２の発明のようなレギュレーター電圧の監視回路と昇圧回路を用意することは、消費電流や回路面積が増大してしまうという問題がある。よって、例えば、電源電圧変動に伴う昇圧回路等の電圧変動が発生しても周波数を安定化させる方法や、レギュレーター電圧の監視回路等を追加することなく電源電圧変動が発生しても発振周波数を安定化させる方法が求められていた。
【０００７】
本発明は、以上の事を鑑みてなされたものであり、本発明のいくつかの態様によれば、電圧を監視するための回路を必ずしも追加することなく、電源電圧の変動による発振周波数の変動を低減することができる発振回路、電子機器、移動体および発振回路の製造方法等を提供することができる。
【課題を解決するための手段】
【０００８】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することが可能である。
【０００９】
［適用例１］
本適用例に係る発振回路は、発振素子を発振させて発振信号を生成する発振用増幅回路
と、前記発振用増幅回路と電気的に接続される補正回路と、を含み、前記発振用増幅回路は、電源電圧が入力され、前記電源電圧の変動に応じて前記発振信号の周波数が変動する周波数変動特性を有し、前記補正回路は、前記電源電圧の変動を利用して前記周波数変動特性を補正する。
【００１０】
本適用例に係る発振回路は発振用増幅回路、補正回路を含む。発振用増幅回路は、例えば水晶振動子等の発振素子を発振させて発振信号を生成し、電源電圧が入力される。そして、発振用増幅回路は、電源電圧の変動に応じて発振信号の周波数（発振周波数）が変動する周波数変動特性（例えば電源電圧が低下すると発振周波数が上昇する）を有する。補正回路は、その逆の特性（例えば電源電圧が低下すると発振周波数を低下させる）を有し、電源電圧の変動を利用して、発振用増幅回路が有する周波数変動特性を補正できる。よって、電源電圧が変動しても、発振用増幅回路における発振周波数の変動を補正回路が低減させるので、発振周波数の変動を低減させることができる。このとき、補正回路は電源電圧を監視するものではないため、消費電流や回路面積が増大してしまうという問題を生じさせない。また、例えば、レギュレーター電圧の監視回路と昇圧回路を持った回路構成であっても、電源電圧が変動して昇圧回路の電圧が変動することで発振周波数が変化しても、上記の補正回路を用いれば発振周波数の変動を低減させることができる。
【００１１】
［適用例２］
上記適用例に係る発振回路において、前記補正回路は、第１の可変容量素子を含み、前記第１の可変容量素子は、前記電源電圧の変動に応じて前記周波数変動特性を低減させる容量電圧特性を有してもよい。
【００１２】
本適用例に係る発振回路によれば、補正回路は、第１の可変容量素子を含む。ここで、周波数変動特性は、電源電圧の変動による発振用増幅回路が有する可変容量素子の容量の変化を反映したものであることが多い。そのため、補正回路は、第１の可変容量素子の容量電圧特性（Ｃ−Ｖ特性とも呼ばれる）を用いることで、周波数変動特性を良好に低減させることができる。
【００１３】
［適用例３］
上記適用例に係る発振回路において、前記発振用増幅回路は、第２の可変容量素子を含み、前記第２の可変容量素子は、一端が前記発振用増幅回路と電気的に接続され、前記第１の可変容量素子は、前記電源電圧の変動による前記第２の可変容量素子の容量の変動と逆の向きの容量変化となるように制御されてもよい。
【００１４】
本適用例に係る発振回路によれば、発振用増幅回路は、一端が発振用増幅回路と電気的に接続される第２の可変容量素子を含むため、周波数変動特性は、第２の可変容量素子の容量の変化を強く反映したものである。よって、第１の可変容量素子の容量電圧特性を、第２の可変容量素子の容量の変動を低減させるようにすることで、周波数変動特性を良好に低減させることができる。なお、発振用増幅回路との電気的な接続は、例えば発振回路が集積回路（Integrated Circuit、IC）化されている場合には、接続端子（以下、単に端子とする）を介して接続される場合も含む。
【００１５】
［適用例４］
上記適用例に係る発振回路において、前記第１の可変容量素子は、一端に前記電源電圧が印加されてもよい。
【００１６】
本適用例に係る発振回路によれば、電源電圧が第１の可変容量素子の一端に印加されるので、例えばレギュレーター電圧が印加される場合等と比べて、電源電圧の変動を低減させずに第１の可変容量素子に伝えることができる。よって、第１の可変容量素子の容量可
変感度を高くする必要がないので、ノイズ耐性を高めることができる。
【００１７】
［適用例５］
上記適用例に係る発振回路において、前記発振用増幅回路は、第２の可変容量素子を含み、前記補正回路は、前記電源電圧および第１の制御電圧に基づく第２の制御電圧を生成し、前記第２の可変容量素子は、一端が前記発振用増幅回路と電気的に接続され、他端に前記第２の制御電圧が印加されてもよい。
【００１８】
補正回路は発振用増幅回路の周波数変動特性を低減させる特性を有する必要があるが、本適用例に係る発振回路の補正回路は、電源電圧および第１の制御電圧に基づいて生成した第２の制御電圧でこれを実現する。そして、第２の制御電圧は、第２の可変容量素子の発振用増幅回路と接続されていない方の端子（他端）に印加される。このとき、補正回路は、例えば第１の可変容量素子を用いることができない（例えば、設計上の制限により適した特性の素子を選択できない）場合でも、第２の可変容量素子に印加する電圧を調整することで、発振周波数の変動を低減させることができる。
【００１９】
［適用例６］
上記適用例に係る発振回路は、前記補正回路は、一端が前記発振用増幅回路と電気的に接続されている複数の可変容量素子と選択回路とを含み、前記選択回路は、前記複数の可変容量素子の他端への前記電源電圧に基づく電圧の印加を制御してもよい。
【００２０】
本適用例に係る発振回路は、可変容量素子の他端に印加する電圧を制御する選択回路を備えているので、複数の可変容量素子の他端に印加する電圧（例えば電源電圧、レギュレーター電圧等）を容易に選択できる。そして、このことにより可変容量回路の容量電圧特性を調整することができ、周波数変動特性を適切に低減させて、発振周波数の変動を低減させることができる。
【００２１】
［適用例７］
本適用例に係る発振回路の製造方法は、発振素子を発振させて発振信号を生成する発振用増幅回路と、一端が前記発振用増幅回路と電気的に接続される複数の可変容量素子を含む可変容量回路を備える補正回路と、を含む発振回路の製造方法であって、前記発振用増幅回路に電源電圧を入力し、前記電源電圧の変動に応じて前記発振信号の周波数が変動する周波数変動特性を測定し、前記可変容量回路が、前記電源電圧の変動により、前記周波数変動特性を低減させる容量電圧特性を有するように調整する。
【００２２】
本適用例に係る発振回路の製造方法によれば、発振用増幅回路に電源電圧を入力して、周波数変動特性を測定し、可変容量回路が測定された周波数変動特性を低減させるように容量電圧特性を調整する。よって、電源電圧の変動による発振周波数の変動を低減させることができる発振回路を製造できる。
【００２３】
［適用例８］
本適用例に係る電子機器は、前記適用例に係る発振回路を含む。
【００２４】
［適用例９］
本適用例に係る移動体は、前記適用例に係る発振回路を含む。
【００２５】
本適用例に係る電子機器、移動体によれば、電源電圧の変動があっても安定した周波数の発振信号を生成する前記の発振回路を含んでいるため、安定性に優れ、信頼性の高い電子機器、移動体を実現できる。
【図面の簡単な説明】
【００２６】
【図１】本実施形態の発振回路を含む振動デバイスのブロック図。
【図２】本実施形態の発振回路の回路構成例を示す図。
【図３】図３（Ａ）、図３（Ｂ）はそれぞれＮＭＯＳ型、ＰＭＯＳ型の可変容量素子を用いた場合の接続を説明する図。
【図４】図４（Ａ）、図４（Ｂ）はそれぞれＮＭＯＳ型、ＰＭＯＳ型の可変容量素子のＶｇａｔｅとＶＤＤとの対応を示す図。図４（Ｃ）は可変容量素子の容量電圧特性を例示する図。
【図５】図５（Ａ）、図５（Ｂ）はそれぞれ発振用増幅回路、補正回路の容量電圧特性を例示する図。図５（Ｃ）は図５（Ａ）、図５（Ｂ）を合成した容量電圧特性の図。
【図６】第１変形例の発振回路の回路構成例を示す図。
【図７】第２変形例の発振回路の回路構成例を示す図。
【図８】第３変形例の発振回路の回路構成例を示す図。
【図９】第４変形例の発振回路の回路構成例を示す図。
【図１０】第５変形例の発振回路の回路構成例を示す図。
【図１１】図１１（Ａ）、図１１（Ｂ）は電源変動調整回路の回路構成例を示す図。
【図１２】第６変形例の発振回路の回路構成例を示す図。
【図１３】図１３（Ａ）、図１３（Ｂ）はそれぞれＮＭＯＳ型、ＰＭＯＳ型の可変容量素子を用いた場合の接続を説明する図。
【図１４】図１４（Ａ）、図１４（Ｂ）はそれぞれＮＭＯＳ型、ＰＭＯＳ型の可変容量素子のＶｇａｔｅとＶＤＤとの対応を示す図。図１４（Ｃ）は可変容量素子の容量電圧特性を例示する図。
【図１５】比較例の発振回路の回路構成例を示す図。
【図１６】図１６（Ａ）、図１６（Ｂ）、図１６（Ｃ）、図１６（Ｄ）は、比較例における、電源電圧の変動によるレギュレーター電圧、発振段電流、容量、発振周波数の変動をそれぞれ示す図。
【図１７】電子機器の機能ブロック図。
【図１８】電子機器の外観の一例を示す図。
【図１９】移動体の一例を示す図。
【図２０】発振回路の製造方法について説明するフローチャート。
【発明を実施するための形態】
【００２７】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００２８】
１．発振回路
１．１．全体構成
図１は、本実施形態の発振回路１２を含む振動デバイス２００のブロック図である。発振回路１２は、発振素子２２６を発振させて発振信号１２４を生成する発振用増幅回路２２４と、発振用増幅回路２２４と接続される補正回路２２２と、を含む。後述するように、補正回路２２２は電源電圧ＶＤＤの変動による発振信号１２４の周波数（以下、発振周波数）の変動が低減されるように補正を行う回路である。
【００２９】
発振素子２２６としては、例えば、ＡＴカット水晶振動子、ＳＣカット水晶振動子、音叉型水晶振動子、ＳＡＷ（Surface Acoustic Wave）共振子、その他の圧電振動子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子などを用いることができる。本実施形態では、発振素子２２６がＡＴカットの水晶振動子２６（図２参照）であるとして説明する。
【００３０】
発振回路１２は振動デバイス２００の一部を構成する。振動デバイス２００としては、例えば、発振素子２２６として振動子を備えた発振器や発振素子２２６として振動型のセンサー素子を備えた物理量センサー等が挙げられる。発振器としては、温度補償型発振器（ＴＣＸＯ）、電圧制御型発振器（ＶＣＸＯ）、恒温型発振器（ＯＣＸＯ）といった圧電発振器（水晶発振器等）や、ＳＡＷ発振器、シリコン発振器、原子発振器等が挙げられる。また、物理量センサーとしては、角速度センサー（ジャイロセンサー）や加速度センサー等が挙げられる。本実施形態では、発振回路１２が、制御電圧により発振周波数を可変することができる水晶発振器であるＶＣＸＯ（Voltage controlled Crystal Oscillator、電圧制御型水晶発振器）の一部を構成するとして説明する。
【００３１】
図１のように、発振回路１２は集積回路（Integrated Circuit、IC）化されて、発振素子２２６と接続するための端子Ｔ１、Ｔ２を備えていてもよい。このとき、発振回路１２は、発振信号１２４を出力するための端子Ｔ３、それぞれ電源電圧ＶＤＤ、接地電圧ＶＳＳを供給するための端子Ｔ４、Ｔ５を備えていてもよいし、さらに別の端子（例えば、発振回路１２のイネーブル信号を入力するための端子）を備えていてもよい。また、発振回路１２は発振素子２２６を含めて一体化されて、パッケージングされた振動デバイス２００を構成してもよい。
【００３２】
図２は、発振用増幅回路２２４と補正回路２２２とを含む本実施形態の発振回路１２の回路構成例を示す図である。発振用増幅回路２２４は、レギュレーター回路２７０、基準電圧生成回路２７２、２７４、制御電圧生成回路２７６、可変容量素子２１、２２、バイポーラトランジスター２４、帰還抵抗２８、ＤＣカット容量４３、４４を含む。なお、図２以降の図面では、発振回路１２の端子Ｔ４、Ｔ５（図１参照）の表示を省略する。また、可変容量素子２１、２２は、本発明の第２の可変容量素子に対応する。
【００３３】
図２のように、発振用増幅回路２２４は、接続された水晶振動子２６（図１の発振素子２２６に対応）を発振させて、帰還抵抗２８を備えてエミッタ接地されたバイポーラトランジスター２４によって増幅を行い、発振信号１２４を生成する。発振ループ内には、ＤＣカット容量４３、４４が設けられ、また、可変容量素子２１、２２も接続されている。発振用増幅回路２２４は、可変容量素子２１、２２の容量の変化によって、発振信号１２４の周波数を調整することができる。なお、可変容量素子は２端子の素子であり、一端をゲート、他端をバックゲートとよぶ。また、可変容量素子は、３端子以上の端子を持つ素子であってもよく、少なくとも２端子に印加される電圧差によって容量が可変できる素子であればよい。また、可変容量素子２１、２２は、発振用増幅回路２２４と抵抗、容量等受動部品を介して接続（電気的に接続）されていてもよい。
【００３４】
レギュレーター回路２７０は、電源電圧ＶＤＤからレギュレーター電圧ＶＲＥＧを生成するための回路であり、例えばエラーアンプ（誤差増幅器）と出力段のトランジスターとを含む回路（特許文献１参照）を用いることができるが、特に限定されない。また、生成されるレギュレーター電圧ＶＲＥＧは、電源電圧ＶＤＤの変動によって変動するものとする。
【００３５】
基準電圧生成回路２７２、２７４、制御電圧生成回路２７６は、それぞれレギュレーター電圧ＶＲＥＧから基準電圧Ｖｒｅｆｃ、Ｖｒｅｆｂ、制御電圧Ｖｃを生成する回路である。基準電圧Ｖｒｅｆｃ、Ｖｒｅｆｂは、それぞれ可変容量素子２２、２１のゲート（極性が反転の場合はバックゲート）に印加される基準電圧である。そして、可変容量素子２２、２１のバックゲート（極性が反転の場合はゲート）には制御電圧Ｖｃが印加される。
【００３６】
なお、図２の例では、基準電圧Ｖｒｅｆｃ、Ｖｒｅｆｂ、制御電圧Ｖｃが可変容量素子２２、２１のゲートまたはバックゲートに印加されるまでの経路に、抵抗やバイパスコンデ
ンサーが設けられているが、これらの一部または全部が省略されてもよい。
【００３７】
可変容量素子２２は基準電圧Ｖｒｅｆｃと制御電圧Ｖｃとの電圧差に応じた容量を有し、可変容量素子２１は基準電圧Ｖｒｅｆｂと制御電圧Ｖｃとの電圧差に応じた容量を有する。つまり、発振用増幅回路２２４は、制御電圧Ｖｃを調整することで、可変容量素子２２、２１の容量を調整して、発振信号１２４の周波数を調整することができる。なお、基準電圧生成回路２７２、２７４は例えば抵抗分圧回路で構成されてもよいが、特に限定されない。また、制御電圧生成回路２７６は、後述する電源変動調整回路８４のように、スイッチを備えた抵抗分圧回路（図１１（Ａ）、図１１（Ｂ）参照）で構成されてもよいが、特に限定されない。
【００３８】
電源電圧ＶＤＤが変動すると、電源電圧ＶＤＤから生成されるレギュレーター電圧ＶＲＥＧが変動する。基準電圧生成回路２７２、２７４、制御電圧生成回路２７６は、基準電圧Ｖｒｅｆｃ、Ｖｒｅｆｂ、制御電圧Ｖｃを生成するのにレギュレーター電圧ＶＲＥＧを用いており、バイポーラトランジスター２４の電流源もレギュレーター電圧ＶＲＥＧを用いている。よって、電源電圧ＶＤＤが変動すると、可変容量素子２２、２１の容量が所望の値から変動し、発振信号１２４の周波数が変動することになる。つまり、発振用増幅回路２２４は、電源電圧ＶＤＤの変動に応じて発振周波数が変動する周波数変動特性を有する。
【００３９】
本実施形態の発振回路１２は、電源電圧ＶＤＤの変動を利用して周波数変動特性を低減させる補正回路２２２を含んでいる。補正回路２２２は、可変容量素子８０、固定容量素子８１を含む。可変容量素子８０のバックゲート（極性が反転の場合はゲート）には、可変容量素子２２と同じ基準電圧Ｖｒｅｆｃが印加され、可変容量素子８０のゲート（極性が反転の場合はバックゲート）には電源電圧ＶＤＤが印加される。可変容量素子８０の容量電圧特性については後述する。また、固定容量素子８１の一端には、可変容量素子２１と同じ基準電圧Ｖｒｅｆｂが印加され、他端には電源電圧ＶＤＤが印加される。本実施形態の補正回路２２２では、電源電圧ＶＤＤが可変容量素子８０、固定容量素子８１に印加されるまでの経路に、抵抗およびバイパスコンデンサーが設けられている。また、可変容量素子８０は本発明の第１の可変容量素子に対応する。なお、補正回路２２２においては、電源電圧ＶＤＤが可変容量素子８０、固定容量素子８１に印加されるまでの経路に設けられている抵抗およびバイパスコンデンサーを省略して、回路規模を削減してもよい。また、補正回路２２２は、発振用増幅回路２２４と抵抗、容量等の受動部品を介して接続（電気的に接続）されていてもよい。
【００４０】
本実施形態の発振回路１２の可変容量素子２１、２２、８０は、ＭＯＳ型の可変容量素子である。ＭＯＳ型の可変容量素子としては、互いに極性が反転したＮＭＯＳ型とＰＭＯＳ型があり、発振回路１２の可変容量素子２１、２２、８０として、どちらも使用可能である。可変容量素子としては、他にＰＮ接合型（ＰＮ接合ダイオード型ともいう）があるが、本実施形態の発振回路１２では、狭い電圧範囲で大きな容量変化が得られるＭＯＳ型を用いる。また、ＭＯＳ型の可変容量素子は、構造上、ＭＯＳトランジスターと類似しているため、ＣＭＯＳ半導体集積回路での混載にも適している。
【００４１】
１．２．比較例
ここで、本実施形態の発振回路１２の補正回路２２２を含まない比較例を用いて、発振用増幅回路２２４の周波数変動特性（電源電圧ＶＤＤの変動に応じた発振周波数の変動）について説明する。
【００４２】
図１５は、比較例の発振回路の回路構成例を示す図である。比較例の発振回路は、水晶振動子２６と接続された発振用増幅回路２２４だけを含み、補正回路２２２を含んでいな
い。発振用増幅回路２２４については図２と同じであり、ここでは説明を省略する。
【００４３】
図１６（Ａ）は、比較例の発振回路における、電源電圧ＶＤＤの変動によるレギュレーター電圧ＶＲＥＧの変動（ΔＶＲＥＧ）を示す図である。電源電圧ＶＤＤが、変動がない理想的な電圧Ｖ0（例えば１．８［Ｖ］）である場合には、レギュレーター電圧ＶＲＥＧにも変動がない（ΔＶＲＥＧが０［ｍＶ］）。
【００４４】
しかし、正の電圧値をａ（例えば０．５［Ｖ］）として、電源電圧ＶＤＤがＶ0−ａ［Ｖ］、Ｖ0＋ａ［Ｖ］となった場合には、それぞれ、ΔＶＲＥＧが＋０．６［ｍＶ］、−０．２［ｍＶ］と変化する。つまり、図１６（Ａ）の特性曲線が示すように、電源電圧ＶＤＤの変動に応じてレギュレーター電圧ＶＲＥＧが変動する。すると、図１５の基準電圧Ｖｒｅｆｃ、Ｖｒｅｆｂ、制御電圧Ｖｃも変動することになる。
【００４５】
また、図１６（Ｂ）は、比較例の発振回路における、電源電圧ＶＤＤの変動による発振段電流の変動（ΔＩａｍｐ）を示す図である。発振段電流はバイポーラトランジスター２４による増幅で流れる電流である。図１６（Ｂ）のように、電源電圧ＶＤＤが小さくなる（例えば電圧Ｖ0からＶ0−ａへ変化する）と電流量が増え、電源電圧ＶＤＤが大きくなる（例えば電圧Ｖ0からＶ0＋ａへ変化する）と電流量が減少する。電流量が変動すると、増幅される発振信号１２４の振幅が変動するため、可変容量素子２２、２１の容量も変動することになる。なお、以下では、電源電圧ＶＤＤが小さくなる方向に変動することを「電源電圧ＶＤＤがマイナス側に変動する」と、電源電圧ＶＤＤが大きくなる方向に変動することを「電源電圧ＶＤＤがプラス側に変動する」と表現する。
【００４６】
図１６（Ｃ）は、比較例の発振回路における、電源電圧ＶＤＤの変動による可変容量素子２２、２１の容量の変動（ΔＣＬ）を示す図である。上記のように、電源電圧ＶＤＤの変動に応じて、基準電圧Ｖｒｅｆｃ、Ｖｒｅｆｂ、制御電圧Ｖｃが変動し、発振信号１２４の振幅も変動する。そのため、図１６（Ｃ）のように、電源電圧ＶＤＤがマイナス側に変動すると容量が増加し、電源電圧ＶＤＤがプラス側に変動すると容量が減少する。
【００４７】
図１６（Ｄ）は、この場合の発振周波数の変動（ΔＦＲＥＱ）を示す図である。電源電圧ＶＤＤの変動に応じて、可変容量素子２２、２１の容量が変動するため、発振周波数も変動する。図１６（Ｄ）のように、電源電圧ＶＤＤがマイナス側に変動すると発振周波数が低くなり、電源電圧ＶＤＤがプラス側に変動すると発振周波数が高くなる。このように、比較例の発振用増幅回路２２４は、周波数変動特性（電源電圧ＶＤＤの変動に応じた発振周波数の変動）を有する。
【００４８】
なお、図１６（Ａ）〜図１６（Ｄ）は、電源電圧ＶＤＤの変動に応じたΔＶＲＥＧ、ΔＩａｍｐ、ΔＣＬ、ΔＦＲＥＱの一例であり、回路の具体的な構成等によって変化し得るものである。例えば、レギュレーター回路２７０の具体的な回路構成が違えば、電源電圧ＶＤＤがマイナス側に変動するとレギュレーター電圧ＶＲＥＧが低下し、電源電圧ＶＤＤがプラス側に変動するとレギュレーター電圧ＶＲＥＧが上昇する場合があり得る。
【００４９】
１．３．補正回路
ここで、再び、本実施形態の発振回路１２の説明に戻る。本実施形態の発振回路１２の補正回路２２２は、例えば電源電圧ＶＤＤの変動を監視・検出する監視回路・検出回路等を含まないが、上記の発振用増幅回路２２４の周波数変動特性を低減させて、発振周波数の変動を低減させることができる。補正回路２２２が、周波数変動特性を低減できる理由について以下に説明する。
【００５０】
図２のように、補正回路２２２は、電源電圧ＶＤＤと基準電圧Ｖｒｅｆｃが印加される
可変容量素子８０を含む。上記のように、可変容量素子８０はＭＯＳ型の可変容量素子であり、ＭＯＳ型の可変容量素子はＮＭＯＳ型とＰＭＯＳ型がある。図３（Ａ）、図３（Ｂ）はそれぞれＮＭＯＳ型、ＰＭＯＳ型の可変容量素子８０を用いた場合の接続を説明する図である。
【００５１】
まず、ＮＭＯＳ型を用いた場合には、図３（Ａ）のように、可変容量素子８０のバックゲートに、可変容量素子２２と同じ基準電圧Ｖｒｅｆｃが印加され、可変容量素子８０のゲートに、電源電圧ＶＤＤが印加される。そして、ゲート電圧Ｖｇａｔｅは、ゲートの電圧からバックゲートの電圧を引いて求められ、この場合のゲート電圧Ｖｇａｔｅは“ＶＤＤ−Ｖｒｅｆｃ”となる。
【００５２】
一方、ＰＭＯＳ型を用いた場合には、図３（Ｂ）のように、可変容量素子８０のゲートに、可変容量素子２２と同じ基準電圧Ｖｒｅｆｃが印加され、可変容量素子８０のバックゲートに、電源電圧ＶＤＤが印加される。そして、この場合のゲート電圧Ｖｇａｔｅは“Ｖｒｅｆｃ−ＶＤＤ”となる。
【００５３】
図４（Ａ）、図４（Ｂ）はそれぞれＮＭＯＳ型、ＰＭＯＳ型の可変容量素子のＶｇａｔｅとＶＤＤとの対応を示す図である。図４（Ａ）のように、ＮＭＯＳ型を用いる場合には、電源電圧ＶＤＤがプラス側に変動するとゲート電圧Ｖｇａｔｅも上昇する。一方、図４（Ｂ）のように、ＰＭＯＳ型を用いる場合には、電源電圧ＶＤＤがプラス側に変動するとゲート電圧Ｖｇａｔｅは低下する。
【００５４】
図４（Ｃ）は可変容量素子８０の容量電圧特性（Ｃ−Ｖ特性）を例示する図である。ここでの電圧（横軸）はゲート電圧Ｖｇａｔｅである。図４（Ｃ）は、タイプ（ＮＭＯＳ型・ＰＭＯＳ型の別や閾値）が異なる４つの可変容量素子８０の容量電圧特性を示している。ＮＭ１とＮＭ２は、閾値が異なる２つのＮＭＯＳ型の可変容量素子８０の容量電圧特性である。一方、ＰＭ１とＰＭ２は、閾値が異なる２つのＰＭＯＳ型の可変容量素子８０の容量電圧特性である。図４（Ｃ）の容量電圧特性（ＮＭ１、ＮＭ２、ＰＭ１、ＰＭ２）は、くぼみ（凹部）の方向が異なる２つの曲線が変曲点ｉｐで接続された曲線となっている。
【００５５】
ここで、発振用増幅回路２２４の周波数変動特性（図１６（Ｄ）参照）を生じさせる可変容量素子２２、２１の容量電圧特性（図１６（Ｃ）参照）と、逆の特性を持つ部分を図４（Ｃ）で探す。すると、図４（Ｃ）の領域Ａ１に含まれる容量電圧特性の曲線部分（以下、特性曲線という）は、可変容量素子２２、２１の容量電圧特性（図１６（Ｃ）参照）と形状が上下対称（縦軸［容量］の方向で対称）に近く、逆の特性を有している。例えば、可変容量素子２２、２１の容量電圧特性は電源電圧ＶＤＤがプラス側に変動すると容量が減少するが、領域Ａ１の特性曲線に従うと可変容量素子８０はゲート電圧Ｖｇａｔｅがプラス側に変動すると容量が増加する。
【００５６】
したがって、電圧Ｖ0を中心とした電源電圧ＶＤＤの変動に対応して、このような特性曲線が得られるような可変容量素子８０を選択すれば、その特性は可変容量素子２２、２１の容量電圧特性と逆になる。例えば、変動がない理想的な電圧Ｖ0が１．８［Ｖ］であり、基準電圧Ｖｒｅｆｃが１．２［Ｖ］程度であるとする。このとき、電源電圧ＶＤＤの変動は、図４（Ｃ）において０．６［Ｖ］（＝Ｖ0−Ｖｒｅｆｃ）を中心とするＶｇａｔｅの変動に対応付けられる。つまり、この例では、領域Ａ１がちょうど電源電圧ＶＤＤの変動に対応した領域となる。そこで、例えば、容量電圧特性がＮＭ１である可変容量素子８０を選択する。すると、可変容量素子８０の容量は、電源電圧ＶＤＤの変動によって、図４（Ｃ）のほぼ領域Ａ１の範囲で、実線の容量電圧特性であるＮＭ１に従って変動する。
【００５７】
そして、このような可変容量素子８０を、可変容量素子２２、２１と並列に接続する（図２参照）。このとき、電源電圧ＶＤＤが変動して、可変容量素子２２、２１の容量が容量電圧特性（図１６（Ｃ）参照）に従って変化しても、逆の特性を持つ可変容量素子８０の容量は、これを打ち消すように変化する。そのため、発振用増幅回路２２４が有する周波数変動特性を良好に低減させて、電源電圧の変動による発振周波数の変動を低減させることができる。
【００５８】
この効果について、図５（Ａ）〜図５（Ｃ）を用いて説明する。図５（Ａ）は発振用増幅回路２２４の可変容量素子２２、２１の容量電圧特性（但し、縦軸は容量の変動であるΔＣＬ）を示す図であり、図１６（Ｃ）と同じ図である。図５（Ｂ）は補正回路２２２の可変容量素子８０の容量電圧特性（但し、縦軸は容量の変動であるΔＣＬ）を示す図である。ここでは、上記のように、図４（Ｃ）のＮＭ１の特性曲線を有する可変容量素子８０が選択されたとする。そして、図５（Ｂ）の特性曲線は、図５（Ａ）の特性曲線を上下（縦軸の方向）で対称にしたものと近い。
【００５９】
そして、図５（Ｃ）は図５（Ａ）、図５（Ｂ）を合成した容量電圧特性の図である。図２のように可変容量素子８０は可変容量素子２２と並列に設けられているから、補正回路２２２を含めた発振回路１２の容量電圧特性は、２つの点線（図５（Ａ）、図５（Ｂ）に対応）を合成した、図５（Ｃ）の実線で示される曲線になる。このとき、実線で示される曲線は、ＶＤＤが変動してもほぼ０であり、補正回路２２２（より具体的には、可変容量素子８０）が、発振用増幅回路２２４が有する周波数変動特性を良好に低減させて、電源電圧の変動による発振周波数の変動を低減させていることがわかる。
【００６０】
なお、上記においては、領域Ａ１の特性曲線が選択されることになる適切な閾値のＮＭＯＳ型の可変容量素子８０を選択したが、領域Ａ２の特性曲線が選択されることになる適切な閾値のＰＭＯＳ型の可変容量素子８０を選択してもよい。また、基準電圧Ｖｒｅｆｂの電圧に依存するが、可変容量素子８０と固定容量素子８１の位置を交換した構成も可能である。すなわち、可変容量素子８０が可変容量素子２１と並列に設けられ、固定容量素子８１が可変容量素子２２と並列に設けられる構成であってもよい。さらに、上記においては、可変容量素子２１の閾値のみを考慮しているが、領域Ａ１の特性曲線が適切になるように、閾値代えて、または閾値に加えて、ＮＭＯＳ型の可変容量素子８０またはＰＭＯＳ型の可変容量素子８０のサイズを変更して特性曲線を調整してもよい。
【００６１】
１．４．第１変形例
本実施形態の発振回路１２は、上記の構成に限られるものではなく、以下のような変形が可能である。図６は、第１変形例の発振回路１２（発振用増幅回路２２４および補正回路２２２）の回路構成例を示す図である。なお、図１〜図５と同じ要素については同じ符号を付しており説明を省略する。
【００６２】
第１変形例の発振回路１２は、上記の本実施形態の発振回路１２と比較して、補正回路２２２において固定容量素子８１に代えて可変容量素子８２を用いていることが異なる。このとき、可変容量素子８０だけでなく、可変容量素子８２を組み合わせることで、発振用増幅回路２２４の周波数変動特性をさらに低減させることができる容量電圧特性を得ることができる。つまり、可変容量素子８０と可変容量素子８２とを組み合わせることで、可変容量素子８０だけの場合と比べて、容量電圧特性が有する曲線のバリエーションを増やすことが可能である。なお、その他の要素については、上記の本実施形態の発振回路１２と同じであり説明を省略する。
【００６３】
１．５．第２変形例
図７は、第２変形例の発振回路１２（発振用増幅回路２２４および補正回路２２２）の回路構成例を示す図である。なお、図１〜図６と同じ要素については同じ符号を付しており説明を省略する。
【００６４】
第２変形例の発振回路１２は、上記の本実施形態の発振回路１２と比較して、補正回路２２２において固定容量素子８１を取り除いている点が異なる。このとき、実質的に発振用増幅回路２２４の周波数変動特性を低減させる可変容量素子８０だけを残し、省略可能な固定容量素子８１を用いないため、回路規模を削減することができる。
【００６５】
このとき、補正回路２２２で設けられているバイパスコンデンサーＣｂも省略して、さらに回路規模を削減してもよい。なお、その他の要素については、上記の本実施形態の発振回路１２と同じであり説明を省略する。
【００６６】
１．６．第３変形例
図８は、第３変形例の発振回路１２（発振用増幅回路２２４および補正回路２２２）の回路構成例を示す図である。なお、図１〜図７と同じ要素については同じ符号を付しており説明を省略する。
【００６７】
第３変形例の発振回路１２は、上記の本実施形態の発振回路１２と比較して、補正回路２２２の可変容量素子８０、固定容量素子８１に代えて、スイッチと接続された容量素子で構成されている回路（それぞれ、可変容量回路８８、固定容量回路８９）を用いる点が異なる。図８の例では、第３変形例の発振回路１２の可変容量回路８８は、２つの並列に設けられた可変容量素子８０Ａ、８０Ｂで構成されている。そして、可変容量素子８０Ａ、８０Ｂは、バックゲート（極性が反転の場合はゲート）に基準電圧Ｖｒｅｆｃが印加され、ゲート（極性が反転の場合はバックゲート）にそれぞれスイッチ９０Ａ、９０Ｂを介して電源電圧ＶＤＤが印加される。
【００６８】
また、図８の例では、第３変形例の発振回路１２の固定容量回路８９は、２つの並列に設けられた固定容量素子８１Ａ、８１Ｂで構成されている。そして、固定容量素子８１Ａ、８１Ｂは、一端に基準電圧Ｖｒｅｆｂが印加され、他端にそれぞれスイッチ９１Ａ、９１Ｂを介して電源電圧ＶＤＤが印加される。
【００６９】
スイッチ９０Ａ、９０Ｂ、９１Ａ、９１Ｂは、不図示の制御信号によって、それぞれがオン状態（電源電圧ＶＤＤが印加される状態）またはオフ状態（電源電圧ＶＤＤが印加されない状態）をとり得る。なお、制御信号は発振回路１２の外部から与えられてもよいし、発振回路１２の内部のレジスター等の値に応じて与えられるものであってもよい。
【００７０】
上記のように、図２の本実施形態の発振回路１２では、可変容量素子２２、２１の容量電圧特性と対称的な特性曲線が得られるように、適切な容量電圧特性を持つ可変容量素子８０を選択する必要がある。しかし、製造ばらつき等を考慮すると、適切な容量電圧特性を持つ可変容量素子８０を、いくつかの可変容量素子の組み合わせによって実現し、例えば製造出荷時に調整可能であることが好ましい。第３変形例の発振回路１２は、スイッチ９０Ａ、９０Ｂによって可変容量回路８８の容量を、スイッチ９１Ａ、９１Ｂによって固定容量回路８９の容量を調整可能にする。なお、スイッチ９０Ａ、９０Ｂが本発明の選択回路に対応する。その他の要素については、上記の本実施形態の発振回路１２と同じであり説明を省略する。ここで、可変容量回路８８、固定容量回路８９は、それぞれ１つ以上の可変容量素子８０、固定容量素子８１を含むものであり、図８の例のように２つに限らない。また、固定容量回路８９は省略されてもよい。さらに、第１変形例での構成と同様に、固定容量回路８９に代えて、可変容量回路８８と同じような可変容量回路を用いることもできる。
【００７１】
１．７．第４変形例
図９は、第４変形例の発振回路１２（発振用増幅回路２２４および補正回路２２２）の回路構成例を示す図である。なお、図１〜図８と同じ要素については同じ符号を付しており説明を省略する。
【００７２】
第４変形例の発振回路１２は、上記の本実施形態の発振回路１２と比較して、レギュレーター電圧ＶＲＥＧを用いない点が異なる。第４変形例の発振回路１２は、レギュレーター回路２７０を含まず、レギュレーター電圧ＶＲＥＧを用いて生成される基準電圧Ｖｒｅｆｃ、Ｖｒｅｆｂ、制御電圧Ｖｃもない。また、第４変形例の発振用増幅回路２２４は、可変容量素子２１、２２を含まず、ＤＣカット容量４３、４４もない。また、バイポーラトランジスター２４の電流源は、レギュレーター電圧ＶＲＥＧではなく、電源電圧ＶＤＤを用いている。
【００７３】
このとき、第４変形例の発振用増幅回路２２４は、電源電圧ＶＤＤの変動がない場合には所定の周波数の発振信号１２４を出力する。そして、電源電圧ＶＤＤの変動がある場合には、上記の本実施形態の発振回路１２と同じように、補正回路２２２によって、発振周波数の変動を低減することができる。第４変形例の発振回路１２は、レギュレーター電圧ＶＲＥＧを用いないため、上記の本実施形態の発振回路１２と比べて回路規模を大きく削減することができる。
【００７４】
ここで、上記の本実施形態の発振回路１２、および第１〜第４変形例の発振回路１２では、補正回路２２２の可変容量素子８０（第１変形例では可変容量素子８０および可変容量素子８２、以下、可変容量素子８０等とする）のゲートまたはバックゲートに電源電圧ＶＤＤが印加される。そのため、例えばレギュレーター電圧ＶＲＥＧが印加される場合等と比べて、電源電圧ＶＤＤの変動量を低減することなく直接に可変容量素子８０等に伝えることができる。よって、可変容量素子８０等の容量可変感度を高くする必要がないので、ノイズ耐性を高めることができる。
【００７５】
１．８．第５変形例
図１０は、第５変形例の発振回路１２（発振用増幅回路２２４および補正回路２２２）の回路構成例を示す図である。なお、図１〜図９と同じ要素については同じ符号を付しており説明を省略する。
【００７６】
第５変形例の発振回路１２は、上記の本実施形態の発振回路１２と比較して、可変容量素子８０、固定容量素子８１を含まず、電源変動調整回路８４で生成した調整電圧ＶＤＤｃｍｐと制御電圧Ｖｃとを加算回路８６で加算して、可変容量素子２１、２２のバックゲート（極性が反転の場合はゲート）に印加する点が異なる。
【００７７】
第５変形例の発振回路１２は、発振用増幅回路２２４の周波数変動特性を、制御電圧Ｖｃを調整することで低減させる。このとき、電源変動調整回路８４が電源電圧ＶＤＤの変動に基づいて調整電圧ＶＤＤｃｍｐを生成し、加算回路８６が制御電圧Ｖｃに調整電圧ＶＤＤｃｍｐを加算して制御電圧Ｖａを生成する。ここで、制御電圧Ｖｃ、Ｖａは、それぞれ本発明の第１の制御電圧、第２の制御電圧に対応する。なお、加算回路８６としては、例えばオペアンプと、入力電圧（調整電圧ＶＤＤｃｍｐおよび制御電圧Ｖｃ）の重み付けを行う抵抗とで構成された回路を用いることができるが、特に限定されるものではない。
【００７８】
図１１（Ａ）、図１１（Ｂ）は電源変動調整回路８４の回路構成例を示す図である。電源変動調整回路８４は、図１１（Ａ）のように、抵抗Ｒ１〜Ｒ３で構成された抵抗分圧回路の各電圧値を、スイッチＳＷ１〜ＳＷ３で選択して調整電圧ＶＤＤｃｍｐとする構成で
あってもよい。また、電源変動調整回路８４は、図１１（Ｂ）のように、抵抗Ｒ３でなくダイオードＤ１を用いる構成であってもよい。このとき、電源変動調整回路８４は、ダイオードＤ１を含むことで、温度変化によるばらつきを抑えた適切な温度特性を有することができる。なお、スイッチＳＷ１〜ＳＷ３をオン状態またはオフ状態とする制御信号は、発振回路１２の外部から与えられてもよいし、発振回路１２の内部のレジスター等の値に応じて与えられるものであってもよい。
【００７９】
第５変形例の発振回路１２は、発振用増幅回路２２４の周波数変動特性を、可変容量素子８０等の容量電圧特性を利用するのではなく、制御電圧Ｖｃを調整することで低減させる。例えば設計の制約によって、適切な容量電圧特性を有する可変容量素子８０等を選択できないような場合でも、電源電圧ＶＤＤの変動に対応して補正を行う補正回路２２２を構成でき、発振周波数の変動を低減させることができる。
【００８０】
１．９．第６変形例
図１２は、第６変形例の発振回路１２（発振用増幅回路２２４および補正回路２２２）の回路構成例を示す図である。なお、図１〜図１１と同じ要素については同じ符号を付しており説明を省略する。
【００８１】
第６変形例の発振回路１２は、上記の本実施形態の発振回路１２と比較して、可変容量素子８０の極性を反転させて、電源電圧ＶＤＤではなく、調整された電圧を補正回路２２２で用いる点が異なる。図１２の例では、調整された電圧はＶＤＤ／２である。なお、ＶＤＤ／２は、例えば抵抗分圧回路（図１１（Ａ）、図１１（Ｂ）参照）によって生成可能である。
【００８２】
図１３（Ａ）、図１３（Ｂ）は、第６変形例の発振回路１２で、それぞれＮＭＯＳ型、ＰＭＯＳ型の可変容量素子８０を用いた場合の接続を説明する図である。上記の本実施形態の発振回路１２と比較して、可変容量素子８０は極性が反転されている。また、ＶＤＤ／２がゲートまたはバックゲートに印加される。よって、ＮＭＯＳ型を用いた場合には、図１３（Ａ）のように、ゲート電圧Ｖｇａｔｅが“Ｖｒｅｆｃ−（ＶＤＤ／２）”となる。一方、ＰＭＯＳ型を用いた場合には、図１３（Ｂ）のように、ゲート電圧Ｖｇａｔｅが“（ＶＤＤ／２）−Ｖｒｅｆｃ”となる。
【００８３】
図１４（Ａ）、図１４（Ｂ）はそれぞれＮＭＯＳ型、ＰＭＯＳ型の可変容量素子のＶｇａｔｅとＶＤＤとの対応を示す図である。第６変形例の発振回路１２は、補正回路２２２で調整された電圧であるＶＤＤ／２を可変容量素子８０に印加する。そのため、図１４（Ａ）、図１４（Ｂ）のように、電源電圧ＶＤＤの電圧Ｖ0を中心とした変動を、可変容量素子８０のゲート電圧Ｖｇａｔｅの０［Ｖ］近くの変動に対応させることができる。
【００８４】
図１４（Ｃ）は可変容量素子８０の容量電圧特性（Ｃ−Ｖ特性）を例示する図であり、符号や特性曲線は図４（Ｃ）と同じであるため説明を省略する。第６変形例の発振回路１２では、上記の本実施形態の発振回路１２の場合と異なり、領域Ａ３に含まれる特性曲線を利用して、発振用増幅回路２２４が有する周波数変動特性を低減させて、発振周波数の変動を低減させることができる。上記の通り、電源電圧ＶＤＤの電圧Ｖ0を中心とした変動が、可変容量素子８０のゲート電圧Ｖｇａｔｅの０［Ｖ］近くの変動に対応するので、電源電圧ＶＤＤの変動に応じた可変容量素子８０の容量変化は、領域Ａ３の特性曲線に従うからである。例えば、電圧Ｖ0が１．８［Ｖ］であり、基準電圧Ｖｒｅｆｃが１．２［Ｖ］程度である場合には、電源電圧ＶＤＤの変動は、図１４（Ｃ）において０．３［Ｖ］（＝Ｖｒｅｆｃ−Ｖ0／２）を中心とするＶｇａｔｅの変動に対応付けられる。
【００８５】
ここで、領域Ａ１、Ａ２の特性曲線（図４（Ｃ）参照）と、領域Ａ３の特性曲線とでは
、くぼみ（凹部）の方向が異なっている。よって、領域Ａ３の特性曲線は上下（縦軸［容量］の方向）を反転させて用いる必要がある。したがって、第６変形例の発振回路１２では、本実施形態の発振回路１２と比較して、可変容量素子８０の極性を反転させて用いている。
【００８６】
第６変形例の発振回路１２は、図１４（Ｃ）に示すように、本実施形態の発振回路１２とは異なる領域の特性曲線を用いることができる。したがって、第６変形例の発振回路１２における特性曲線の選択手法を組み合わせて用いることにより、発振用増幅回路２２４の周波数変動特性をさらに低減させるための可変容量回路８８の組み合わせの自由度が高まる。
【００８７】
以上のように、本実施形態および第１〜第６変形例の発振回路１２によれば、電源電圧ＶＤＤの変動を利用して、発振用増幅回路２２４が有する周波数変動特性を低減する補正回路２２２を備え、発振周波数の変動を低減させることができる。このとき、補正回路２２２は、周波数変動特性を補正するものであって、電源電圧ＶＤＤを監視することはないため、消費電流や回路面積が増大してしまうという問題を生じさせることはない。また、例えば、レギュレーター電圧の監視回路と昇圧回路を持った回路構成であっても、電源電圧ＶＤＤが変動して昇圧回路の電圧が変動することで発振周波数が変化しても、上記の補正回路２２２を用いれば発振周波数の変動を低減させることができる。
【００８８】
２．電子機器
本実施形態の電子機器３００について、図１７〜図１８を用いて説明する。なお、図１〜図１６と同じ要素については同じ番号、符号を付しており説明を省略する。
【００８９】
図１７は、電子機器３００の機能ブロック図である。電子機器３００は、発振回路１２と水晶振動子２６とを含む振動デバイス２００、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０、音出力部３８０を含んで構成されている。なお、電子機器３００は、図１７の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
【００９０】
振動デバイス２００は、クロックパルスをＣＰＵ３２０だけでなく各部に供給する（図示は省略）。なお、振動デバイス２００は、発振回路１２と水晶振動子２６とが一体化されてパッケージングされた発振器であってもよい。
【００９１】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振回路１２が出力するクロックパルスを用いて各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理、音出力部３８０に各種の音を出力させる処理等を行う。
【００９２】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００９３】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【００９４】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【００９５】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【００９６】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。
【００９７】
そして、音出力部３８０は、スピーカー等の音を出力する装置である。
【００９８】
上記の通り、振動デバイス２００が含む発振回路１２は、クロックパルスとして発振信号１２４を生成し、電源電圧ＶＤＤの変動があっても発振周波数の変動を低減させることができる。つまり、電源電圧ＶＤＤが変動しても、安定したクロックパルスを供給することができる。そのため、電子機器３００は、発振回路１２を含むことで、動作安定性や信頼性を高めることができる。
【００９９】
電子機器３００としては種々の電子機器が考えられる。例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１００】
図１８は、電子機器３００の一例であるスマートフォンの外観の一例を示す図である。電子機器３００であるスマートフォンは、操作部３３０としてボタンを、表示部３７０としてＬＣＤを備えている。そして、電子機器３００であるスマートフォンは、発振回路１２を含むことで、動作安定性や信頼性を高めることができる。
【０１０１】
３．移動体
本実施形態の移動体４００について、図１９を用いて説明する。図１９は、本実施形態の移動体の一例を示す図（上面図）である。図１９に示す移動体４００は、発振回路４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０、４３０、４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１９の構成要素（各部）の一部を省略又は変更してもよいし、他の構成要素を付加した構成としてもよい。
【０１０２】
発振回路４１０は、上記の発振回路１２に対応し、不図示の発振素子２２６と接続されて使用されるが、振動デバイス２００（発振器）に置き換えてもよい。その他の構成要素の詳細な説明は省略するが、移動体の移動に必要な制御を行うため高い信頼性が要求される。例えば、バッテリー４５０の他に、バックアップ用バッテリー４６０を備えることで信頼性を高めている。
【０１０３】
発振回路４１０が出力するクロックパルスについても、電源電圧ＶＤＤの変動によらず
に所定の発振周波数であることが必要とされる。
【０１０４】
このとき、発振回路４１０は、上記のように電源電圧ＶＤＤの変動があっても発振周波数の変動を低減させることができる。そのため、移動体４００のシステムは、電源電圧ＶＤＤが変動しても、安定したクロックパルスを使用することができるので、動作安定性や信頼性を高めることができる。
【０１０５】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１０６】
４．発振回路の製造方法
図２０は、上記で説明した発振回路１２の製造方法について説明するフローチャートである。この例では、補正回路２２２に可変容量回路８８を備える第３変形例の発振回路１２を製造するとして説明する。図８のように、可変容量回路８８はスイッチ９０Ａ、９０Ｂを介して電源電圧ＶＤＤが印加される可変容量素子８０Ａ、８０Ｂを含む。そのため、スイッチ９０Ａ、９０Ｂのオン状態・オフ状態を切り替えることで可変容量回路８８の容量電圧特性を調整して、発振用増幅回路２２４が有する周波数変動特性を良好に低減させて、電源電圧の変動による発振周波数の変動を低減させることができる。図２０のフローチャートは、この調整を、発振回路１２の製造工程において行う場合の手順を説明するものである。
【０１０７】
まず、発振用増幅回路２２４に電源電圧ＶＤＤを入力する（Ｓ１０）。そして、例えば製造工程で用いられるテスター等によって、電源電圧ＶＤＤを変動させ、発振用増幅回路２２４の周波数変動特性を測定する（Ｓ１２）。例えば、電源電圧ＶＤＤが変動している間、発振信号１２４の周波数を測定することで周波数変動特性を得ることができる。なお、ステップＳ１０、Ｓ１２においては、補正回路２２２が動作しないように制御される必要がある。例えば、発振用増幅回路２２４と補正回路２２２とを電気的に接続させるスイッチ等（不図示）が設けられていて、ステップＳ１０、Ｓ１２の間はオフ状態となっていてもよい。
【０１０８】
次に、可変容量回路８８の容量電圧特性を調整する。つまり、発振用増幅回路２２４の周波数変動特性を低減することが可能なように、スイッチ９０Ａ、９０Ｂ（図８参照）のオン状態・オフ状態が決定される（Ｓ１４）。この決定は、例えば補正回路２２２が有する不図示のコントローラーがプログラムに従って実行してもよいし、製造工程で用いられるテスターが実行してもよい。
【０１０９】
ここで、スイッチ９０Ａ、９０Ｂ（図８参照）のオン状態・オフ状態は、制御信号によって決定される。制御信号は発振回路１２の外部から与えられてもよいが、この例では、発振回路１２の内部のレジスターの値に応じて与えられるとする。そして、ステップＳ１４で決定されたオン状態・オフ状態に対応する値が、レジスターに書き込まれる。すなわち、制御信号を指定するレジスター値の更新が行われる（Ｓ１６）。例えば補正回路２２２が有する不図示のコントローラーがレジスター値を更新してもよいし、製造工程で用いられるテスターがレジスター値を更新してもよい。
【０１１０】
以上のように、発振用増幅回路２２４に電源電圧を入力して周波数変動特性を測定し（ステップＳ１０、Ｓ１２）、可変容量回路８８が、電源電圧ＶＤＤの変動により、周波数変動特性を低減させる容量電圧特性を有するように調整する（Ｓ１４、Ｓ１６）ことで、電源電圧の変動による発振周波数の変動を低減させる発振回路１２を製造することができる。
【０１１１】
５．その他
本発明は、上記の実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１１２】
１２  発振回路、２１  可変容量素子、２２  可変容量素子、２４  バイポーラトランジスター、２６  水晶振動子、２８  帰還抵抗、４３  ＤＣカット容量、４４  ＤＣカット容量、８０  可変容量素子、８０Ａ  可変容量素子、８０Ｂ  可変容量素子、８１  固定容量素子、８１Ａ  固定容量素子、８１Ｂ  固定容量素子、８２  可変容量素子、８４  電源変動調整回路、８６  加算回路、８８  可変容量回路、８９  固定容量回路、９０Ａ
スイッチ、９０Ｂ  スイッチ、９１Ａ  スイッチ、９１Ｂ  スイッチ、１２４  発振信号、２００  振動デバイス、２２２  補正回路、２２４  発振用増幅回路、２２６  発振素子、２７０  レギュレーター回路、２７２  基準電圧生成回路、２７４  基準電圧生成回路、２７６  制御電圧生成回路、３００  電子機器、３２０  ＣＰＵ、３３０  操作部、３４０  ＲＯＭ、３５０  ＲＡＭ、３６０  通信部、３７０  表示部、３８０  音出力部、４００  移動体、４１０  発振回路、４２０  コントローラー、４３０  コントローラー、４４０  コントローラー、４５０  バッテリー、４６０  バックアップ用バッテリー、Ａ１  領域、Ａ２  領域、Ａ３  領域、Ｃｂ  バイパスコンデンサー、Ｄ１  ダイオード、Ｒ１  抵抗、Ｒ２  抵抗、Ｒ３  抵抗、ＳＷ１  スイッチ、ＳＷ２  スイッチ、ＳＷ３  スイッチ、Ｔ１  端子、Ｔ２  端子、Ｔ３  端子、Ｔ４  端子、Ｔ５  端子、ＶＤＤ  電源電圧、ＶＲＥＧ  レギュレーター電圧、ＶＳＳ  接地電圧、Ｖａ  制御電圧、Ｖｃ  制御電圧、ｉｐ  変曲点
【図１】
2015061264.tif 000003
【図２】
2015061264.tif 000004
【図３】
2015061264.tif 000005
【図４】
2015061264.tif 000006
【図５】
2015061264.tif 000007
【図６】
2015061264.tif 000008
【図７】
2015061264.tif 000009
【図８】
2015061264.tif 000010
【図９】
2015061264.tif 000011
【図１０】
2015061264.tif 000012
【図１１】
2015061264.tif 000013
【図１２】
2015061264.tif 000014
【図１３】
2015061264.tif 000015
【図１４】
2015061264.tif 000016
【図１５】
2015061264.tif 000017
【図１６】
2015061264.tif 000018
【図１７】
2015061264.tif 000019
【図１８】
2015061264.tif 000020
【図１９】
2015061264.tif 000021
【図２０】
2015061264.tif 000022