(57)【要約】【課題】大容量のキャパシタンスを有する半導体装置を提供する。【解決手段】  実施形態の半導体装置は、半導体基板と、半導体基板上に設けられた第１絶縁膜と第１絶縁膜中に設けられ、半導体基板に対して水平方向に隣り合う複数の第１配線と、第１配線と第１絶縁膜との上に設けられた第２絶縁膜と、第２絶縁膜中に設けられ、半導体基板に対して水平方向に隣り合い、複数の第１配線に電気的に接続された複数のビアと、複数のビアと第２絶縁膜との上に設けられた第３絶縁膜と、第３絶縁膜中に設けられ、半導体基板に対して水平方向に隣り合い、複数のビアに電気的に接続された隣り合う第２配線と、隣り合う第２配線の互いに対向する各側面設けられた容量絶縁膜と、容量絶縁膜を介して隣り合う第２配線と隣接する導電膜とを備える。【選択図】図１
2015146362.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた第１絶縁膜と、
前記第１絶縁膜中に設けられ、前記半導体基板に対して水平方向に隣り合う複数の第１配線と、
前記第１配線と前記第１絶縁膜との上に設けられた第２絶縁膜と、
前記第２絶縁膜中に設けられ、前記半導体基板に対して水平方向に隣り合い、前記複数の第１配線に電気的に接続された複数のビアと、
前記複数のビアと前記第２絶縁膜との上に設けられた第３絶縁膜と、
前記第３絶縁膜中に設けられ、前記半導体基板に対して水平方向に隣り合い、前記複数のビアに電気的に接続された隣り合う第２配線と、
前記隣り合う第２配線の互いに対向する各側面設けられた容量絶縁膜と、
前記容量絶縁膜を介して前記隣り合う第２配線と隣接する導電膜と、
を有する半導体装置。
【請求項２】
前記第２配線は同一絶縁膜中に設けられていること
を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記導電膜は、前記半導体基板に対して深さ方向において前記第２配線の厚み全体にわたって設けられている
請求項１または２に記載の半導体装置。
【請求項４】
半導体基板上に第１絶縁膜を形成する工程と、
前記第１絶縁膜中で前記半導体基板に対して水平方向に隣り合う複数の第１配線を形成する工程と、
前記第１配線と前記第２絶縁膜との上に第２絶縁膜を形成する工程と、
前記第第２絶縁膜中で前記半導体基板に対して水平方向に隣り合い、前記第１配線と電気的に接続された複数のビアを形成する工程と、
前記ビアと前記第２絶縁膜との上に前記第３絶縁膜を形成する工程と、
前記第３絶縁膜中で前記半導体基板に対して水平方向に隣り合い前記ビアに電気的に接続された隣り合う第２配線を形成する工程と、
前記隣り合う配線間の前記第３絶縁膜を取り除いて、前記隣り合う第２配線の互いに対向する側面を露出する工程と、
露出した前記第２配線の前記対向する側面に容量絶縁膜を形成する工程と、
前記容量絶縁膜を介して前記第２配線の前記対向する側面に隣接するように導電体膜を形成する工程と
を備える半導体装置の製造方法。
【請求項５】
前記導電体膜は、前記隣り合う第２配線の前記対向する側壁と前記第３絶縁膜との間に形成される請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
無線給電やパワーアンプなどの製品は、大電流を流せることまたは高耐圧であることが求められる。大電流に耐えるために配線を厚く形成したUTM(Ultra Thick Metal)構造が用いられている。また大電流が用いられるため大容量のキャパシタンスも必要となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３―１６８７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
大容量のキャパシタンスを有する半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は半導体基板と、半導体基板上に設けられた第１絶縁膜と、第１絶縁膜中に設けられ、半導体基板に対して水平方向に隣り合う複数の第１配線と、第１配線と第１絶縁膜との上に設けられた第２絶縁膜と、第２絶縁膜中に設けられ、半導体基板に対して水平方向に隣り合い、複数の第１配線に電気的に接続された複数のビアと、複数のビアと第２絶縁膜との上に設けられた第３絶縁膜と、第３絶縁膜中に設けられ、半導体基板に対して水平方向に隣り合い、複数のビアに電気的に接続された隣り合う第２配線と、隣り合う第２配線の互いに対向する各側面設けられた容量絶縁膜と、容量絶縁膜を介して隣り合う第２配線と隣接する導電膜とを備える。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置の断面図。
【図２】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図３】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図４】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図５】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図６】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図７】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図８】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図９】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図１０】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図１１】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図１２】第１の実施形態に係る半導体装置の製造工程の一部の工程における半導体装置の断面図。
【図１３】第２の実施形態に係る半導体装置の断面図。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について図面を参照し説明する。なお、各図面において、同様の構成要素については同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１の実施形態）
第１の実施形態に係る半導体装置を図１を参照して説明する。図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。
【０００９】
本実施形態の半導体装置１００は、半導体基板１、第１絶縁膜２、第１配線３、第１拡散防止膜４、第２絶縁膜５、第２拡散防止膜６、第３絶縁膜７、第２配線８、第３拡散防止膜９、ビア１０、及び導電膜１３を有する。
【００１０】
本実施形態に係る半導体装置の一例として、UTM(Ultra Thick Metal)構造を示す。
【００１１】
UTMは、絶縁膜中の配線の厚さが例えば3000nmと従来と比べて厚い。本実施形態では、厚膜配線側面を利用してMIM(Metal Insulator Metal)キャパシタの形成を行う。本実施形態におけるUTM構造を利用したMIMキャパシタは、絶縁膜内に形成した配線側面と隣り合う導電膜１３がキャパシタとして機能する。
【００１２】
まず本実施形態における構造について説明する。
【００１３】
UTM構造では、半導体基板１の表面に対し垂直方向において絶縁膜及び配線が多く積層されているが、ここでは本実施形態に係る構造を説明するために最低限必要な絶縁膜及び配線を図示し、他は説明を省略する。
【００１４】
半導体基板１は例えばシリコン（Si）である。半導体素子には、素子領域が設けられている。
【００１５】
第１絶縁膜２は、半導体基板１の表面上に設けられている。第１絶縁膜２は例えば熱酸化膜である。
【００１６】
第１配線３は、第１絶縁膜２中に設けられている。第１配線３は半導体基板１表面の水平方向において第１絶縁膜２を介して隣り合う複数の配線である。第１配線３は、バリアメタルを介して例えば銅（Cu）などの導電材料が設けられている。第１配線３は、半導体基板１の素子領域に形成された素子などと電気的に接続している。第１配線３は、各素子の電極を外部へ引き出したり、各素子の電極間を電気的に接続すするための役割を担う。
【００１７】
第１拡散防止膜４は第１配線３上と第１絶縁膜２上に設けられている。第１拡散防止膜４は、配線に用いられる銅が絶縁膜中に拡散しないために設けられている。また、第１拡散防止膜４は、絶縁膜のエッチングを行う際に、エッチングを止めるストッパーとしての役割も担う。厚さは例えば100nmである。
【００１８】
第２絶縁膜５は、第１拡散防止膜４上に設けられている。厚さは、例えば700nmである。
【００１９】
第２拡散防止膜６は、第２絶縁膜５の上に設けられている。厚さは、例えば200nmである。
【００２０】
第３絶縁膜７は、第２拡散防止膜６の上に設けられている。厚さは、例えば3400nmである。
【００２１】
第２配線８は、第３絶縁膜７中に設けられている。第２配線８は、半導体基板１表面の水平方向において第３絶縁膜７を介して隣り合う複数の配線である。第２配線８は例えば銅（Cu）である。
【００２２】
第３拡散防止膜９は、第３絶縁膜７及び第２配線８上に設けられている。第３拡散防止膜９は例えば窒化シリコン(SiN)である。厚さは例えば100nmである。
【００２３】
ビア１０は、第２絶縁膜５中に設けられている。ビア１０は、半導体基板１表面に対して垂直な方向において第１配線３及び第２配線８を電気的に接続するために設けられている。ビア１０の一端は、第１配線３に電気的に接続される。ビア１０の他端は、第２配線８に電気的に接続されている。
【００２４】
第２配線間１１は、第３絶縁膜７において表面から半導体基板１表面に対して深さ方向に第２配線８の厚み方向全体にわたって設けられている。
【００２５】
容量絶縁膜１２が隣り合う第２配線８の互いに対向する側面のそれぞれの上に設けられる。容量絶縁膜１２は、例えば窒化シリコン(SiN)である。窒化シリコン(SiN)は、誘電体としての役割を果たす。
【００２６】
導電膜１３は、上記隣り合う第２配線８の間に容量絶縁膜１２を介して設けられる。すなわち、導電膜１３は、上記隣り合う第２配線８の一方と容量絶縁膜１２を介して隣接し、隣接する第２配線８の他方とも容量絶縁膜１２を介して隣接する。導電膜１３は例えば窒化チタン（TiN）である。  
以上の構造より、第２配線８と導電膜１３とは、それぞれがキャパシタの上下電極としての役割を果たす。容量絶縁膜１２は、キャパシタの誘電体としての役割を果たす。すなわち、第２配線８と導電膜１３とが容量絶縁膜１２を挟むことにより、キャパシタが形成されている。第２配線８は、UTM構造において半導体基板１表面に対して垂直方向に厚いため、その側壁は、コンデンサとしての電極の面積を十分にとることが可能である。このため、第２配線８の側壁で大容量のキャパシタンスを形成することが可能である。また、導電体１３が共通電極となっているため、向かい合う第２配線８のそれぞれの側壁に形成されたキャパシタは、電気的に並列に接続される。そのため複数の隣り合う第２配線８の側壁にキャパシタを形成することにより、半導体基板１上に全体として大容量のキャパシタを形成することが可能となる。UTM構造の配線の厚さは3.5mm以上である。
【００２７】
次に本実施形態に係る半導体装置の製造方法ついて図面を用いて説明する。
【００２８】
まず図２に示すように第１配線３を形成するための溝１４を第１絶縁膜２中に形成する。溝１４は、例えばリソグラフィー技術及びドライエッチング技術を用いて第１絶縁膜２表面から第１絶縁膜２中を延伸して半導体基板１に達するように形成される。
【００２９】
バリアメタル（図示しない）が溝１４の側面と底面に形成される。バリアメタルは、配線に用いられている銅（Cu）が絶縁膜中に拡散しないために設けられている。バリアメタルは例えばタンタル(Ta)、窒化タンタル(TaN)、チタン(Ti)又は窒化チタン(TiN)などからなり、例えばスパッタ法などにより形成される。
【００３０】
第１配線３は、溝１４内部にバリアメタルを介して形成される。図３に示すように第１配線３は、例えばスパッタ法やメッキなどにより第１絶縁膜２の溝１４内に形成された銅(Cu)がCMP(Chemical Mechanical Polishing)法などにより平坦化されて、形成される。この第１配線３は、第１絶縁膜２中に複数配列される。
【００３１】
図４に示すように、第１拡散防止膜４が第１絶縁膜２及び第１配線３上に形成される。第１拡散防止膜４は、プラズマCVD法などにより形成された例えば窒化シリコン（SiN）である。第１拡散防止膜４は、銅（Cu）からなる第１配線３がこの後その上に形成される第２絶縁膜５に拡散しないようにするために設けられる。第１拡散防止膜４の厚さは例えば100nmである。
【００３２】
第２絶縁膜５が、第１拡散防止膜４上に形成される。第２絶縁膜５は、例えばTEOS(Tetraethoxysilane)を原料として、例えばプラズマCVD法により形成される酸化シリコン（SiO2）である。半導体基板１の表面に直交する方向における第２絶縁膜５の厚さは例えば700nmである。
【００３３】
図５に示すように第２拡散防止膜６が、第２絶縁膜５上に形成される。第２拡散防止膜６は、例えばSiNである。SiNは、例えばプラズマCVD法などにより形成される。半導体基板１の表面に直交する方向における第２拡散防止膜６の厚さは、例えば200nmである。
【００３４】
次にビア１０を形成する溝１６を形成するための開口部を第２拡散防止膜６に形成するために第２拡散防止膜６上にレジスト（図示せず）をパターニングする。図６に示すように、その後によりレジストパターンがない部分の第２拡散防止膜６をRIE(Reactive Ion Etching)により除去し、第２絶縁膜５に達する開口部を第２拡散防止膜６に形成する。
【００３５】
図７に示すように第３絶縁膜７が、第２拡散防止膜６上に形成される。第３絶縁膜７は、例えばTEOS(Tetraethoxysilane)若しくはシラン(SiH4)を原料として、例えばプラズマCVD法により形成される酸化シリコン（SiO2）である。半導体基板１の表面に直交する方向の第３絶縁膜７の厚さは、例えば3400nmである。
【００３６】
図８に示すように、第３絶縁膜７を図示しないレジストをマスクに用いてRIE(Reactive Ion Etching)によりエッチングし、第３絶縁膜７に溝１５を形成する。溝１５は、第３絶縁膜７の表面から第２拡散防止膜６まで第３絶縁膜７中を延伸し、第２拡散防止膜６に形成された上記開口部に達する。すなわち溝１５の底に第２拡散防止膜６及び第２拡散防止膜６の上記開口部が露出する。さらに第２拡散防止膜６の上記開口部に露出した第２絶縁膜５の部分をRIEにより選択的にエッチングし、ビア１０を形成するための溝１６を形成する。溝１６は第２拡散防止膜６の上記開口部から第１拡散防止膜４まで第２絶縁膜５中を延伸する。
【００３７】
図示しないがエッチングにより設けた溝１５及び溝１６の側面及び底面にバリアメタルを形成する。バリアメタルは、配線に用いられている銅（Cu）が絶縁膜中に拡散しないために設けられる。バリアメタルは例えばタンタル(Ta)又は窒化タンタル(TaN)を用いて例えばスパッタ法などにより形成される。
【００３８】
図９に示すように、第２配線８及びビア１０は、それぞれ溝１５及び溝１６にバリアメタルを介して例えば銅（Cu）をスパッタ法やメッキ法などにより形成後平坦化する、いわゆるデュアルダマシン法により形成される。
【００３９】
第１配線３、第２配線８及びビア１０に用いられる配線とバリアメタルとの密着性を向上させるためアニール処理が行われる。
【００４０】
銅(Cu)はCMP(Chemical Mechanical Polishing)法などにより平坦化された後、第３絶縁膜７及び第２配線８の表面に形成された銅及びバリアメタルはCMP法により除去される。
【００４１】
第３拡散防止膜９が第２配線８上と第３絶縁膜上とに形成される。第３拡散防止膜９は、例えば窒化シリコン(SiN)である。厚さは、例えば100nmである。
【００４２】
次に図１０に示すように、隣り合う第２配線８間にキャパシタを形成するため、隣り合う第２配線８間の第３絶縁膜７を除去する。隣り合う第２配線８間の第３絶縁膜７を除去するため、リソグラフィー技術やエッチング技術などが用いられる。
【００４３】
図１１に示すように、第３絶縁膜７の除去により露出した隣り合う第２配線８の対向するそれぞれの側面上に、例えば窒化シリコン（SiN）が例えばスパッタ法などにより形成される。これにより、容量絶縁膜１２が、隣り合う第２配線８の対向する各側面に形成される。
【００４４】
図１２に示すように、導電膜１３は窒化チタンが、窒化シリコン(SiN)を介して例えばスパッタ法に隣り合う第２の配線８間に形成される。窒化チタン（TiN）は。CMPを行うことで除去される。これにより、導電膜１３は隣り合う第２の配線８間に容量絶縁膜１２を介して第２配線８の側面に隣接する。
【００４５】
以上本実施形態に係る半導体装置の製造方法においては、第２配線８がキャパシタ電極の一端としての役割を果たす。このため、キャパシタの誘電体として容量絶縁膜１２及び他端の電極として導電膜１３を形成すればよい。半導体基板１上にキャパシタを形成することができる。すなわち、本実施形態に係る半導体装置の製造方法においては、キャパシタの一端の電極を形成する工程を省略することが可能である。以上のことから製造工程を簡略化できるという効果も得られる。
【００４６】
（第２の実施形態）
次に第２の実施形態に係る半導体装置について図１３を用いて説明する。図３は第２の実施形態に係る半導体装置の断面図である。
【００４７】
第２の実施形態に係る半導体装置が第１の実施形態に係る半導体装置異なる点は、第３絶縁膜７中の隣り合う第２配線８間に少なくとも２つ以上の導電体膜１３を設けたことである。半導体基板１と平行方向において、隣り合う第２配線８が容量絶縁膜１２を介して複数の導電体膜１３を挟む。また複数の導電体膜１３のそれぞれは、第３絶縁膜７及び第３拡散防止膜９により互いに離間する。すなわち、複数の導電体膜１３は、容量絶縁膜１２を介して隣り合う第２配線８の側壁に隣接する。容量絶縁膜１２及び複数の第２配線８を離間する第３絶縁膜９は、キャパシタにおいて誘電体の役割を果たす。
【００４８】
導電膜１３は、スパッタ法などにより第２配線の側壁面と第３絶縁膜７との間に形成される。この導電膜１３は、キャパシタの電極としての役割を果たす。つまり、隣り合う第２配線８間にの第３絶縁膜９で離間された複数の導電膜１３を形成することにより、隣り合う第２配線間８は、キャパシタの電極に当たる部分と誘電体の部分とが交互に形成された構造となている。
【００４９】
上記構造とすることで、半導体基板１上に多くのキャパシタを形成することが可能となる。第２配線８間に占めるキャパシタの数が増えると、それぞれの電極間距離が短くなるので、半導体基板１上に大容量のキャパシタの形成が可能となる。
【００５０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５１】
１・・・半導体基板
２・・・第１絶縁膜
３・・・第１配線
４・・・第１拡散防止膜
５・・・第２絶縁膜
６・・・第２拡散防止膜
７・・・第３絶縁膜
８・・・第２配線
９・・・第３拡散防止膜
１０・・・ビア
１１・・・第２配線間
１４、１５、１６・・・溝
１２・・・容量絶縁膜
１３・・・導電膜
【図１】
2015146362.tif 000003
【図２】
2015146362.tif 000004
【図３】
2015146362.tif 000005
【図４】
2015146362.tif 000006
【図５】
2015146362.tif 000007
【図６】
2015146362.tif 000008
【図７】
2015146362.tif 000009
【図８】
2015146362.tif 000010
【図９】
2015146362.tif 000011
【図１０】
2015146362.tif 000012
【図１１】
2015146362.tif 000013
【図１２】
2015146362.tif 000014
【図１３】
2015146362.tif 000015