(57)【要約】【課題】ホストプロセッサから画像データを転送するためのバンド幅を拡げるために、複数の通信インターフェースポートを備え、各種サイズの表示パネルに接続可能な液晶表示ドライバＩＣにおいて、表示画像を左右反転させる機能を損なうことなく、ホストプロセッサと接続される通信路の並列数と、駆動可能な表示パネルの解像度に汎用性を持たせる。【解決手段】液晶表示ドライバＩＣは、複数の通信インターフェース回路と、前記複数のソース線を駆動する複数の駆動回路と、セレクタ回路とを備える。複数の通信インターフェース回路のうち、必要なバンド幅を確保するために、必要な数だけ並列の通信路に接続し、不使用の回路はサスペンドさせる。セレクタ回路は、接続された通信インターフェース回路でそれぞれ受信された複数の画像データ出力を、前記複数の駆動回路のうちどの駆動回路に供給するかを選択制御する。【選択図】図１
2015018103.tif 000002
【特許請求の範囲】
【請求項１】
ホストプロセッサと複数の通信路で接続可能に構成され、表示パネルの複数のソース線を駆動可能に構成され、前記ホストプロセッサから前記通信路を通して供給される画像データに基づいて、前記表示パネルの前記ソース線を駆動可能な、液晶表示ドライバＩＣであって、
前記複数の通信路に接続可能な複数の通信インターフェース回路と、
前記複数のソース線のそれぞれを駆動する複数の駆動回路と、
前記複数の駆動回路のそれぞれの入力に接続され、各駆動回路に供給するデータを保持する複数のラッチと、
前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを選択可能な第１セレクタ回路とを備える、液晶表示ドライバＩＣ。
【請求項２】
請求項１において、前記複数の通信インターフェース回路のうち少なくとも１つの通信インターフェース回路から出力される画素データの数をカウントする、ピクセルデータカウンタをさらに備え、前記第１セレクタ回路は、前記ピクセルデータカウンタのカウント値に基づいて、通信インターフェースとラッチとの間の画像データの供給関係を変更可能に構成される、液晶表示ドライバＩＣ。
【請求項３】
請求項１において、第２セレクタ回路と複数のビデオアダプタとコマンドアダプタと制御レジスタとをさらに備え、
前記第２セレクタは、前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチに代えて前記複数のビデオアダプタのうち、どのビデオアダプタに供給するかを選択可能に構成され、
前記複数のビデオアダプタは、前記通信インターフェースで受信されたデータから画像データを抽出して、前記第１セレクタに供給し、
前記コマンドアダプタは、前記複数のビデオアダプタのうちの１個のビデオアダプタに接続され、前記通信インターフェースで受信されたデータからコマンドを抽出して、抽出した前記コマンドに基づく値を前記制御レジスタに設定し、
前記第１セレクタは、前記複数のビデオアダプタでそれぞれ抽出された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを、前記制御レジスタに設定された値に基づいて選択可能に構成される、液晶表示ドライバＩＣ。
【請求項４】
請求項３において、前記複数のビデオアダプタのうち少なくとも１つのビデオアダプタから出力される画素データの数をカウントする、ピクセルデータカウンタをさらに備え、前記第１セレクタ回路は、前記ピクセルデータカウンタのカウント値に基づいて、ビデオアダプタとラッチとの間の画像データの供給関係を変更可能に構成される、液晶表示ドライバＩＣ。
【請求項５】
請求項３において、１個以上の第２セレクタ制御端子をさらに備え、
前記第２セレクタ回路は、前記第２セレクタ制御端子に設定される値に基づいて、前記複数の通信インターフェース回路のうちのどの通信インターフェース回路で受信されたデータを、前記コマンドアダプタに供給するかを選択可能に構成される、液晶表示ドライバＩＣ。
【請求項６】
請求項１において、メモリとメモリインターフェース回路をさらに備え、前記メモリインターフェース回路は、前記複数の通信インターフェース回路から出力される画素データを前記メモリに書き込み、書き込まれた画素データを前記メモリから読み出して前記第１セレクタ回路に供給可能に構成される、液晶表示ドライバＩＣ。
【請求項７】
請求項１において、コマンドアダプタと、１ビット以上の第１セレクタ制御ビットを含む制御レジスタとをさらに備え、
前記コマンドアダプタは、前記複数の通信インターフェース回路のうち少なくとも１つの通信インターフェース回路で受信されるコマンドに基づく設定値を、前記制御レジスタの前記第１セレクタ制御ビットに書き込み可能に構成され、
前記第１セレクタ回路は、前記第１セレクタ制御ビットに格納される設定値に基づいて、前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを選択する、液晶表示ドライバＩＣ。
【請求項８】
請求項１において、１個以上の第１セレクタ制御端子をさらに備え、
前記第１セレクタ回路は、前記第１セレクタ制御端子に設定される値に基づいて、前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを選択する、液晶表示ドライバＩＣ。
【請求項９】
請求項１において、コマンドアダプタと、１ビット以上の第１セレクタ制御ビットを含む制御レジスタと、１個以上の第１セレクタ制御端子とをさらに備え、
前記コマンドアダプタは、前記複数の通信インターフェース回路のうち少なくとも１つの通信インターフェース回路で受信されるコマンドに基づく設定値を、前記制御レジスタの前記第１セレクタ制御ビットに書き込み可能に構成され、
前記第１セレクタ回路は、前記第１セレクタ制御ビットに格納される設定値と前記第１セレクタ制御端子に設定される値とに基づいて、前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを選択する、液晶表示ドライバＩＣ。
【請求項１０】
請求項１から請求項９のうちのいずれか１項において、前記通信路は、ＭＩＰＩ／ＤＳＩの規格に準拠する１本のクロックレーンと４本のデータレーンを含んで構成される、液晶表示ドライバＩＣ。
【請求項１１】
請求項１において、前記複数の通信インターフェース回路のうち、前記複数の通信路に接続されない通信インターフェース回路を、低消費電力状態に設定することができる、液晶表示ドライバＩＣ。
【請求項１２】
請求項１において、前記複数の駆動回路のうち、前記複数のソース線に接続されない通駆動回路を、低消費電力状態に設定することができる、液晶表示ドライバＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示ドライバＩＣ（Integrated Circuit）に関し、特に各種の解像度の液晶表示パネルに接続して使用可能な液晶表示ドライバＩＣに好適に利用できるものである。
【背景技術】
【０００２】
液晶表示システムにおいて、液晶表示ドライバＩＣは、アプリケーションプロセッサなどのホストプロセッサから表示すべき画像データを受信し、液晶表示パネルのゲート線を制御しソース線を駆動して、液晶表示パネルに画像を表示する。液晶表示ドライバＩＣは、一般に、種々のサイズ（解像度）の表示パネルに適合するように汎用性を持つが、近年表示パネルの解像度が上がっており、４Ｋ×２ＫやＷＱＸＧＡ（Wide-Quad-XGA；1600RGB×2560）等にまで適合することが要求されている。表示パネルの高解像度化の傾向に伴って、ホストプロセッサから転送される画像データの量も多くなってきている。
【０００３】
ホストプロセッサから液晶表示ドライバＩＣへのデータ伝送には、例えば、MIPI/DSI（Mobile Industry Processor Interface／Display Serial Interface）などの、高速のシリアルデータ通信が利用される。ここで、ＭＩＰＩとは、複数の企業で構成されるMIPIアライアンスが策定する、携帯機器のための通信インターフェース規格である。
【０００４】
特許文献１には、MIPI/DSIに準拠する通信路によって、アプリケーションホストプロセッサと接続される、ディスプレイドライバＩＣが開示されている。そのディスプレイドライバＩＣは、モード転換命令によって、フレームメモリを通じて静止画のイメージデータをディスプレイに転送する命令モードと、フレームメモリをバイパスして動画のイメージデータをディスプレイに転送するビデオモードとの間の切替えを行う。
【０００５】
特許文献２には、液晶表示モジュールに供給する表示データのポート数及びフォーマットの自由度を高め、試験用のデータの合成を可能とする、液晶表示装置が開示されている。液晶表示装置のドライバ群を画面の左右半分に分割して並列に同時動作させるタイミングコントローラ回路に関し、表示ディジタルデータ出力部からの複数ポートの各種フォーマットの表示データを、メモリにおいて画面左半分及び右半分のデータに分割された複数ポートの表示データに変換し、該表示データを入力選択回路により選択出力し、各種の表示データに対応可能とする。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−０５４３５６号公報
【特許文献２】特開２００２−３１１９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１及び２について本発明者が検討した結果、以下のような新たな課題があることがわかった。
【０００８】
まず、表示パネルの解像度の向上に適応するためには、例えば特許文献１に記載される、MIPI/DSIのデータ転送のバンド幅でも不足するおそれがあることが分かった。ＷＱＸＧＡは1600RGB×2560ラインの解像度であり、４Ｋ×２Ｋは概ね4000画素×2000ラインで、多くの場合4096×2160で構成される。各画素に8bit×RGB３色の24ビットの画像データを割り当て、30fps（毎秒30フレーム：30frame/s）で動画の画像データを転送するとき、必要な転送レートは、4096×2160×24×30＝5.93Gbpsとなる。MIPI/DSIは、１本のクロックレーンと最大４本のデータレーンを備え、1Gbps/laneのデータ転送量を実現するので、１本のクロックレーンと４本のデータレーンからなる１ポートによるデータ転送のバンド幅は、4Gbpsである。そのため、１ポートでは不足することとなる。この対策として、レーン当たりの転送速度を高める選択肢も取り得るが、高周波特性の良い回路実装の困難や電磁輻射の悪化などの課題があり、拡げられるバンド幅に限界がある。
【０００９】
そこで発明者は、複数のポートを搭載する液晶表示ドライバＩＣについて検討した。データ転送のバンド幅を拡げるために、通信路を並列化する技術は、ＩＣ間の通信において常套的に用いられるが、これを液晶表示装置に採用するには、液晶表示ドライバＩＣで解決すべき以下のような問題があることがわかった。
【００１０】
液晶表示ドライバＩＣでは、接続されるホストプロセッサや表示パネルが１種類に限定されないので、汎用性を持たせる必要がある。例えば、接続される表示パネルのサイズは、各種のサイズからある程度自由に選択できるように構成されることが望ましい。また、その場合には、ホストプロセッサとの間のデータ転送に求められるバンド幅も変更可能であることが望ましい。例えば並列動作する通信路の数を可変にすることが望ましい。
【００１１】
液晶表示ドライバＩＣには、入力された画像データに対して、左右反転して表示パネルに出力する機能があるが、通信路を並列化した場合にも、同じ機能が実装されることが望ましい。
【００１２】
特許文献２に記載される技術では、表示データのポート数とフォーマットの自由度を高めるために、複数の表示データポートから入力されたデータを、一旦メモリに格納した後に、適切な出力ポートに読み出す。この技術はメモリの使用を前提としているが、一般の液晶表示ドライバＩＣには、チップコストの観点から、メモリの混載が許容される保証はない。
【００１３】
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本発明によれば、下記の通りである。
【００１５】
すなわち、本発明に係る液晶表示ドライバＩＣは、ホストプロセッサと複数の通信路で接続可能に構成され、表示パネルの複数のソース線を駆動可能に構成され、ホストプロセッサから前記通信路を通して供給される画像データに基づいて、表示パネルのソース線を駆動する。液晶表示ドライバＩＣは、複数の通信インターフェース回路と、前記複数のソース線を駆動する複数の駆動回路と、セレクタ回路とを備える。セレクタ回路は、複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数の駆動回路のうちどの駆動回路に供給するかを選択することができる。
【発明の効果】
【００１６】
本発明によって得られる効果を簡単に説明すれば下記のとおりである。
【００１７】
すなわち、本発明に係る液晶表示ドライバＩＣは、表示画像を左右反転させる機能を損なうことなく、ホストプロセッサと接続される通信路の並列数と、駆動可能な表示パネルの解像度について、汎用性を有することができる。さらに、表示データを並べ替えるためのメモリを内蔵しない液晶表示ドライバＩＣでも構成可能となり、チップコストを削減することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明に係る液晶表示ドライバＩＣの基本的な構成を表すブロック図である。
【図２】図２は、本発明に係る液晶表示ドライバＩＣとホストプロセッサと表示パネルとの１つの接続例（４ポート、1600ＲＧＢ）による液晶表示装置１００を表すブロック図である。
【図３】図３は、本発明に係る液晶表示ドライバＩＣとホストプロセッサと表示パネルとの別の接続例（２ポート、1600ＲＧＢ）による液晶表示装置１００を表すブロック図である。
【図４】図４は、本発明に係る液晶表示ドライバＩＣとホストプロセッサと表示パネルとの１つの接続例（１ポート、800ＲＧＢ）による液晶表示装置１００を表すブロック図である。
【図５】図５は、本発明に係る液晶表示ドライバＩＣ（２ポート）とホストプロセッサと表示パネルとの１つの接続例による液晶表示装置１００であり、表示パネルのホストプロセッサに近い辺に液晶表示ドライバＩＣが実装された状態を表す、斜視図である。
【図６】図６は、本発明に係る液晶表示ドライバＩＣ（２ポート）とホストプロセッサと表示パネルとの別の接続例による液晶表示装置１００であり、表示パネルのホストプロセッサから遠い辺に液晶表示ドライバＩＣが実装された状態を表す、斜視図である。
【図７】図７は、実施形態２に係る液晶表示ドライバＩＣの構成を表すブロック図である。
【図８】図８は、実施形態２に係る液晶表示ドライバＩＣの構成例（２ポート）を表すブロック図である。
【図９】図９は、実施形態３に係る液晶表示ドライバＩＣの構成を表すブロック図である。
【図１０】図１０は、実施形態３に係る液晶表示ドライバＩＣの構成例（２ポート）を表すブロック図である。
【図１１】図１１は、端子による入力側セレクタの切替え動作の例を説明する真理値表である。
【図１２】図１２は、端子による出力側セレクタの切替え動作の例を説明する真理値表である。
【図１３】図１３は、実施形態４に係る、ＲＡＭ内蔵の液晶表示ドライバＩＣの構成を表すブロック図である。
【図１４】図１４は、実施形態４に係る、ＲＡＭ内蔵の液晶表示ドライバＩＣの構成例（２ポート）を表すブロック図である。
【図１５】図１５は、実施形態４に係る、ＲＡＭ内蔵かつピクセルデータカウンタ搭載の液晶表示ドライバＩＣの構成を表すブロック図である。
【図１６】図１６は、実施形態４に係る、ＲＡＭ内蔵かつピクセルデータカウンタ搭載の液晶表示ドライバＩＣの構成例（２ポート）を表すブロック図である。
【図１７】図１７は、実施形態４に係るＲＡＭ内蔵の液晶表示ドライバＩＣにおける、端子による入力側セレクタの切替え動作の例を説明する、真理値表である。
【図１８】図１８は、実施形態４に係るＲＡＭ内蔵かつピクセルデータカウンタ搭載の液晶表示ドライバＩＣにおける、端子による出力側セレクタの切替え動作の例を説明する、真理値表である。
【発明を実施するための形態】
【００１９】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００２０】
〔１〕＜ＤＳＩポートとソース線出力の間のセレクタ＞
本発明に係る液晶表示ドライバＩＣ（１０）は、ホストプロセッサ（３０）と複数の通信路（３１）で接続可能に構成され、表示パネル（２０）の複数のソース線（２２、例えば表示パネル２０がＷＱＧＸＡのときＳ１〜Ｓ２４００）を駆動可能に構成される。前記液晶表示ドライバＩＣは、前記ホストプロセッサから前記通信路を通して供給される画像データに基づいて、前記表示パネルの前記ソース線を駆動する。
【００２１】
前記液晶表示ドライバＩＣは、前記複数の通信路に接続可能な複数の通信インターフェース回路（３＿１〜３＿ｍ）と、前記複数のソース線のそれぞれを駆動する複数の駆動回路（６＿１〜６＿ｎ）と、前記複数の駆動回路のそれぞれの入力に接続され、各駆動回路に供給するデータを保持する複数のラッチ（５＿１〜５＿ｎ）と、第１セレクタ回路（１）とを備える。前記第１セレクタ回路は、前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを選択可能に構成される。
【００２２】
これにより、本発明に係る液晶表示ドライバＩＣは、表示画像を左右反転させる機能を損なうことなく、ホストプロセッサと接続される通信路の並列数と、駆動可能な表示パネルの解像度についての汎用性を有することができる。即ち、複数の通信インターフェース回路のうちの必要な数の通信インターフェース回路から、所望の位置のソース線を駆動するための駆動回路への、画像データの伝送経路を、自由に構成することができ、使用する通信インターフェース回路の数、即ちポート数と、駆動されるソース線の数と位置を自由に関係づけることができる。
【００２３】
〔２〕＜ピクセルデータウンタ＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項１において、前記複数の通信インターフェース回路のうち少なくとも１つの通信インターフェース回路から出力される画素データの数をカウントする、ピクセルデータカウンタ（７）をさらに備える。前記第１セレクタ回路は、前記ピクセルデータカウンタのカウント値に基づいて、通信インターフェースとラッチとの間の画像データの供給関係を変更可能に構成される。
【００２４】
これにより、要求されるバンド幅を得るために使用する通信インターフェースの数が、当該液晶表示ドライバＩＣに備えられている通信インターフェースの数よりも少ない場合であっても、ピクセルデータカウンタが接続された通信インターフェース回路で受信される画像データについて、その入力される順序に応じて表示される位置を選択することができる。
【００２５】
例えば、接続される表示パネルの解像度が低い場合である。このような場合には、要求されるバンド幅を得るために使用する通信インターフェースの数が、当該液晶表示ドライバＩＣに備えられている通信インターフェースの数よりも少ない。また、駆動されるソース線の数が、当該液晶表示ドライバＩＣに備えられている駆動回路の数よりも少ない。このように低解像度の表示パネルが接続される場合において、接続される表示パネルのソース線に接続される駆動回路の位置を、任意に設定することができる。
【００２６】
また、例えば、通信路における画像データがデータ圧縮されて伝送されるために、使用する通信インターフェースの数が、当該液晶表示ドライバＩＣに備えられている通信インターフェースの数よりも少ない場合も同様である。低解像度の表示パネルが接続される場合において、接続される表示パネルのソース線に接続される駆動回路の位置を、任意に設定することができる。
【００２７】
〔３〕＜入力側セレクタ＋出力側セレクタ＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項１において、第２セレクタ回路（２）と複数のビデオアダプタ（Ｓｌｏｔ＿１〜Ｓｌｏｔ４）（４＿１〜４＿ｎ）とコマンドアダプタ（９）と制御レジスタ（８）とをさらに備える。
【００２８】
前記第２セレクタは、前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチに代えて前記複数のビデオアダプタのうち、どのビデオアダプタに供給するかを選択可能に構成される。
【００２９】
前記複数のビデオアダプタは、前記通信インターフェースで受信されたデータから画像データを抽出して、前記第１セレクタに供給する。
【００３０】
前記コマンドアダプタは、前記複数のビデオアダプタのうちの１個のビデオアダプタに接続され、前記通信インターフェースで受信されたデータからコマンドを抽出して、抽出した前記コマンドに基づく値を前記制御レジスタに設定する。
【００３１】
前記第１セレクタは、前記複数のビデオアダプタでそれぞれ抽出された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを、前記制御レジスタに設定された値に基づいて選択可能に構成される。
【００３２】
これにより、ホストプロセッサがコマンドを伝送する通信路と、コマンドを抽出して当該液晶表示ドライバＩＣの制御レジスタにその内容を反映させることができるビデオアダプタとの関係を、自由に切替えることができる。ホストプロセッサと当該液晶表示ドライバＩＣの実装上の位置関係が１８０°回転された場合であっても、通信路を交差させることなく、接続することができる。
【００３３】
〔４〕＜入力側セレクタ＋ピクセルデータカウンタ＋出力側セレクタ＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項３において、前記複数のビデオアダプタのうち少なくとも１つのビデオアダプタから出力される画素データの数をカウントする、ピクセルデータカウンタ（７）をさらに備え、前記第１セレクタ回路は、前記ピクセルデータカウンタのカウント値に基づいて、ビデオアダプタとラッチとの間の画像データの供給関係を変更可能に構成される。
【００３４】
これにより、項２と項３に記載される効果を共に奏する液晶表示ドライバＩＣを提供することができる。
【００３５】
〔５〕＜端子による、コマンドが入力される通信インターフェース回路の指定＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項３または項４において、１個以上の第２セレクタ制御端子（ＰＩＮ＿２）をさらに備える。
【００３６】
前記第２セレクタ回路は、前記第２セレクタ制御端子に設定される値に基づいて、前記複数の通信インターフェース回路のうちのどの通信インターフェース回路で受信されたデータを、前記コマンドアダプタに供給するかを選択可能に構成される。
【００３７】
これにより、表示パネルに実装されたときの端子固定によって、液晶表示ドライバＩＣに対して、接続される複数の通信路の中からコマンドを含むデータが送信されてくる通信路を選んで、コマンドアダプタの接続されているビデオアダプタに接続されるように、第２セレクタを制御することができる。
【００３８】
〔６〕＜ＲＡＭ＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項１から項５のうちのいずれか１項において、メモリ（１１）とメモリインターフェース回路（１２）をさらに備える。前記メモリインターフェース回路は、前記複数の通信インターフェース回路から出力される画素データを前記メモリに書き込み、書き込まれた画素データを前記メモリから読み出して前記第１セレクタ回路に供給可能に構成される。
【００３９】
これにより、フレームメモリを内蔵する液晶表示ドライバＩＣにおいても同様に、項１から項５に記載される効果を奏する液晶表示ドライバＩＣを提供することができる。
【００４０】
〔７〕＜コマンドによる、接続される表示パネルの指定＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項１から項６のうちのいずれか１項において、コマンドアダプタ（９）と、１ビット以上の第１セレクタ制御ビット（Ｆ／Ｂ）を含む制御レジスタ（８）とをさらに備える。
【００４１】
前記コマンドアダプタは、前記複数の通信インターフェース回路のうち少なくとも１つの通信インターフェース回路で受信されるコマンドに基づく設定値を、前記制御レジスタの前記第１セレクタ制御ビットに書き込み可能に構成される。
【００４２】
前記第１セレクタ回路は、前記第１セレクタ制御ビットに格納される設定値に基づいて、前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを選択する。
【００４３】
これにより、ホストプロセッサは、複数の通信路のうちの少なくとも１つを使って、液晶表示ドライバＩＣに対してコマンドを発行することにより、液晶表示ドライバＩＣに対して、接続される表示パネルのサイズ（解像度）などの種類に適する制御を、実行させることができる。
【００４４】
〔８〕＜端子による、接続される表示パネルの指定＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項１から項６のうちのいずれか１項において、１個以上の第１セレクタ制御端子（ＰＩＮ＿１）をさらに備える。
【００４５】
前記第１セレクタ回路は、前記第１セレクタ制御端子に設定される値に基づいて、前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを選択する。
【００４６】
これにより、表示パネルに実装されたときの端子固定によって、液晶表示ドライバＩＣに対して、接続される表示パネルのサイズ（解像度）などの種類に適する制御を、実行させることができる。
【００４７】
〔９〕＜コマンドと端子による、接続される表示パネルの指定＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項１から項６のうちのいずれか１項において、コマンドアダプタ（９）と、１ビット以上の第１セレクタ制御ビットを含む制御レジスタ（８）と、１個以上の第１セレクタ制御端子（ＰＩＮ＿１）とをさらに備える。
【００４８】
前記コマンドアダプタは、前記複数の通信インターフェース回路のうち少なくとも１つの通信インターフェース回路で受信されるコマンドに基づく設定値を、前記制御レジスタの前記第１セレクタ制御ビットに書き込み可能に構成される。
【００４９】
前記第１セレクタ回路は、前記第１セレクタ制御ビットに格納される設定値と前記第１セレクタ制御端子に設定される値とに基づいて、前記複数の通信インターフェース回路でそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチのうち、どのラッチに供給するかを選択する。
【００５０】
これにより、ホストプロセッサから発行されるコマンドと、第１セレクタ制御端子の状態との組合せにより、液晶表示ドライバＩＣに対して、接続される表示パネルのサイズ（解像度）などの種類に適する制御を、実行させることができる。
【００５１】
〔１０〕＜MIPI/DSI準拠の通信路＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項１から項９のうちのいずれか１項において、前記通信路は、MIPI/DSIの規格に準拠する１本のクロックレーン（ＣＬＫＸ＿ｊ；ｊ＝１〜４）と４本のデータレーン（ＤＡＴＡＸｉ＿ｊ；ｉ＝１〜４、ｊ＝１〜４）を含んで構成される。
【００５２】
これにより、MIPI/DSIの規格に準拠する複数のポートを備える、ホストプロセッサに接続可能な、液晶表示ドライバＩＣを提供することができる。
【００５３】
〔１１〕＜不使用の通信インターフェースのサスペンド＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項１において、前記複数の通信インターフェース回路のうち、前記複数の通信路に接続されない通信インターフェース回路を、低消費電力状態に設定することができる。
【００５４】
これにより、不使用の通信インターフェース回路による、無駄な電力の消費を抑えることができる。
【００５５】
〔１２〕＜不使用の駆動回路のサスペンド＞
本発明の一実施形態に係る液晶表示ドライバＩＣ（１０）は、項１において、前記複数の駆動回路のうち、前記複数のソース線に接続されない駆動回路を、低消費電力状態に設定することができる。
【００５６】
これにより、不使用の駆動回路による、無駄な電力の消費を抑えることができる。
【００５７】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００５８】
〔実施形態１〕＜基本的な構成（ＤＳＩポートとソース線出力の間のセレクタ）＞
図１は、本発明に係る液晶表示ドライバＩＣの基本的な構成を表すブロック図である。
【００５９】
本発明に係る液晶表示ドライバＩＣ１０は、特に制限されないが、例えば、公知のＣＭＯＳ（Complementary Metal-Oxide-Semiconductor field effect transistor）半導体集積回路の製造技術を用いて、シリコンなどの単一半導体基板上に形成される。液晶表示ドライバＩＣ１０は、ホストプロセッサ３０と１式または複数の通信路で並列に接続されることが可能で、ホストプロセッサ３０から前記通信路を通して供給される画像データに基づいて、表示パネル２０に接続されて複数のソース線を駆動することができる。
【００６０】
液晶表示ドライバＩＣ１０は、複数の通信路を使って並列に接続されることを可能とするため、複数のポートＰｏｒｔ＿１〜Ｐｏｒｔ＿ｍを備える。各ポートには、複数の通信インターフェース回路（ＤＳＩ＿１〜ｍ）３＿１〜３＿ｍが設けられ、データアダプタを内蔵するスロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍに接続される。ポートを構成する各信号はパッド１３により、ホストプロセッサ３０と接続される。液晶表示ドライバＩＣ１０は、接続される表示パネルの複数のソース線（例えばＳ１〜Ｓ２４００）を駆動するための、駆動回路６＿１〜６＿ｎと、その入力データを保持するラッチ５＿１〜５＿ｎを備える。各駆動回路６＿１〜６＿ｎの出力は、パッド１４により表示パネル２０と接続される。
【００６１】
本発明に係る液晶表示ドライバＩＣ１０は、スロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍの出力と駆動回路６＿１〜６＿ｎに接続されるラッチ５＿１〜５＿ｎの接続関係を、選択する制御が可能なセレクタ１を備える。セレクタ１は、複数のポートＰｏｒｔ＿１〜Ｐｏｒｔ＿ｍに設けられた通信インターフェース回路（ＤＳＩ＿１〜ｍ）３＿１〜３＿ｍでそれぞれ受信された複数の画像データ出力のそれぞれを、前記複数のラッチ５＿１〜５＿ｎのうち、どのラッチに供給するかを選択する制御を行う。セレクタ１は、例えば、ｍ個の１：ｎ選択回路（例えばクロスバースイッチ）で構成することができる。また、ｎ個のラッチをいくつかのグループに分け、スロットごとにどのグループに画像データを供給可能かを選択することができるように構成することもできる。前者によれば、自由度を向上することができ、後者によれば、セレクタ１の回路規模を小さく抑えることができる。
【００６２】
接続され駆動されるソース線の本数は、接続される表示パネル２０のサイズや解像度によって決まるので、これに基づいて、使用すべき駆動回路６＿１〜６＿ｎとラッチ５＿１〜５＿ｎを決める。また、接続される表示パネル２０のサイズや解像度によって、ホストプロセッサ３０から画像データを供給するときの、データ転送に必要なバンド幅を算出することができるので、１系統の通信路当たりのデータ転送量から、並列して使用すべき通信路の数、即ちポート数を算出することができる。
【００６３】
上記１系統の通信路は、例えば、MIPI/DSIの規格に準拠する１本のクロックレーンと４本のデータレーンを含んで構成される。これにより、液晶表示ドライバＩＣ１０を、MIPI/DSIの規格に準拠する複数のポートを備えるホストプロセッサに、接続可能に構成することができる。
【００６４】
不使用の通信インターフェース回路３、スロット４、ラッチ５、駆動回路６は、低消費電力状態に設定することにより、液晶表示ドライバＩＣ１０の消費電力を低減することができる。低消費電力状態は、例えば、不使用の回路に供給するバイアス電流を下げる、或いは、不使用の回路に対する電源供給を遮断するなどの方法により、実装することができる。
【００６５】
本発明に係る液晶表示ドライバＩＣ１０を含んだ、液晶表示装置１００の構成例について説明する。
【００６６】
液晶表示ドライバＩＣ１０は、図１に示されるｍ＝４、ｎ＝２４００の場合の例である。即ち、４ポートの通信路に接続可能なように、４個の通信インターフェース回路（ＤＳＩ＿１〜４）３＿１〜３＿４と、４個のスロット（Ｓｌｏｔ＿１〜４）４＿１〜４＿４とを備える。各ポートは、MIPI/DSIの規格に準拠する１本のクロックレーンＣＬＫＸと４本のデータレーンＤＡＴＡＸ０〜ＤＡＴＡＸ３で構成され、パッド１３＿１〜１３＿４を備える。また、最大1600RGBで２４００本のソース線を持つ液晶パネル２０を駆動することができるように、２４００個ずつのラッチ５＿１〜５＿２４００と駆動回路６＿１〜６＿２４００と２４００個のパッド１４とを備える。例えば表示パネル２０がＷＱＧＸＡである場合の例である。
【００６７】
図２は、液晶表示ドライバＩＣ１０と、通信ポートを４ポート持つホストプロセッサ３０と、1600ＲＧＢの表示パネル２０とが接続されて構成された、液晶表示装置１００を表すブロック図である。ホストプロセッサ３は、パッド３１＿１〜３１＿４を備え、対応する液晶表示ドライバＩＣ１０のパッド１３＿１〜１３＿４と、電気的に接続されることにより、ホストプロセッサ３０と液晶表示ドライバＩＣ１０は、MIPI/DSIの規格に準拠する４ポートの通信路を使って並列に接続される。表示パネル２０は、例えば低温ポリシリコンによる液晶表示パネルで、ＲＧＢ各１６００本、合計４８００本のソース線２３が、２本ずつマルチプレクスされて、２４００本のソース線２２（Ｓ１〜Ｓ２４００）によって、液晶表示ドライバＩＣ１０と接続される。液晶表示ドライバＩＣ１０の出力パッドは、説明の便宜のため６００個ずつ４つのグループに分け、１４＿１〜１４＿４と呼ぶ。図２では図示を省略するが、パッド１４＿１、１４＿２、１４＿３、１４＿４には、ラッチ５＿１〜５＿６００、５＿６０１〜５＿１２００、５＿１２０１〜５＿１８００、５＿１８０１〜５＿２４００と、駆動回路６＿１〜６＿６００、６＿６０１〜６＿１２００、６＿１２０１〜６＿１８００、６＿１８０１〜６＿２４００とが、それぞれ接続されている。
【００６８】
図２に示される液晶表示装置１００の動作について説明する。
【００６９】
表示パネル２０の１ライン当たりＲＧＢ各１６００個、合計４８００個の画素に表示される画像データを、Ｒ１〜Ｒ１６００、Ｇ１〜Ｇ１６００、Ｂ１〜Ｂ１６００と呼ぶ。１ライン当たり合計４８００個の画像データは、例えばポート１〜４に４等分されて並列に伝送される。即ち、画像データＲ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００は、ポート１を使って伝送され、画像データＲ４０１とＧ４０１とＢ４０１〜Ｒ８００とＧ８００とＢ８００は、ポート２を使って伝送され、画像データＲ８０１とＧ８０１とＢ８０１〜Ｒ１２００とＧ１２００とＢ１２００は、ポート３を使って伝送され、画像データＲ１２０１とＧ１２０１とＢ１２０１〜Ｒ１６００とＧ１６００とＢ１６００は、ポート４を使って伝送される。ポート１を使って伝送された画像データＲ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００は、通信インターフェース（ＤＳＩ＿１）３＿１を介してスロット４＿１に転送され、スロット４＿１のデータアダプタにより、通信パケットから画像データとして抽出される。抽出された画像データＲ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００は、セレクタ１を介してラッチ５＿１〜５＿４００に順次書き込まれる。ラッチ５＿１〜５＿４００に書き込まれた画像データＲ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００は、駆動回路６＿１〜６＿４００によって、対応する電圧レベルに変換され、その電圧レベルを持つ駆動信号としてソース線Ｓ１〜Ｓ６００が駆動される。
【００７０】
図２に示した例では、ソース線Ｓ１〜Ｓ２４００は時分割で使用される。１組のラッチ５と駆動回路６も同様に、１ライン期間中に２個の画像データを１本のソース線に出力する。例えば、ラッチ５＿１には、１ライン期間中に画像データＲ１とＧ１とが順次入力され、それぞれが対応する電圧レベルに変換され、その電圧レベルを持つ駆動信号としてソース線Ｓ１が駆動される。１本のソース線Ｓ１を時分割して伝送される画像データＲ１とＧ１とに基づく駆動信号は、表示パネル２０上のデマルチプレクサ２１で分離され、画素毎にＲＧＢ３本のソース線のうち対応する色のソース線２３を駆動する。隣接するソース線Ｓ２を並列に使って、１ライン期間中に画像データＢ１とＲ２が伝送され、以下同様に、ソース線Ｓ３を使って画像データＧ２とＢ２、ソース線Ｓ４を使って画像データＲ３とＧ３が、それぞれ伝送される。
【００７１】
以上のように、セレクタ１は、スロット４＿１で抽出された画像データを、ラッチ５＿１〜５＿４００に順次転送することにより、ポート１を通して受信された画像データＲ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００に基づく駆動信号を、Ｓ１〜Ｓ６００に出力する。他のポートについても同様に、セレクタ１は、スロット４＿２で抽出された画像データを、ラッチ５＿４０１〜５＿８００に順次転送することにより、ポート２を通して受信された画像データＲ４０１とＧ４０１とＢ４０１〜Ｒ８００とＧ８００とＢ８００に基づく駆動信号を、Ｓ６０１〜Ｓ１２００に出力する。セレクタ１は、スロット４＿３で抽出された画像データを、ラッチ５＿８０１〜５＿１２００に順次転送することにより、ポート３を通して受信された画像データＲ８０１とＧ８０１とＢ８０１〜Ｒ１２００とＧ１２００とＢ１２００に基づく駆動信号を、Ｓ１２０１〜Ｓ１６００に出力する。さらに、セレクタ１は、スロット４＿４で抽出された画像データを、ラッチ５＿１２０１〜５＿１６００に順次転送することにより、ポート４を通して受信された画像データＲ１２０１とＧ１２０１とＢ１２０１〜Ｒ１６００とＧ１６００とＢ１６００に基づく駆動信号を、Ｓ１６０１〜Ｓ２４００に出力する。
【００７２】
画像データＲ１〜Ｒ１６００、Ｇ１〜Ｇ１６００、Ｂ１〜Ｂ１６００は、１ラインの左から右に並ぶ画素の画像データである。上述の動作では、ホストプロセッサ３０から伝送される画像データを、左右反転せずにそのまま表示する。これに対して、液晶表示ドライバＩＣ１０内で左右反転させて表示することもできる。左右反転させるためには、セレクタ１は、スロット４＿１で抽出された画像データを、ラッチ５＿１６００〜５＿１２０１に順次転送することにより、ポート１を通して受信された画像データＲ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００に基づく駆動信号を、Ｓ２４００〜Ｓ１６０１に出力する。左右反転が指定されていない上述の場合には左端に表示される、画像データＲ１とＧ１とＢ１が、左右反転が指定されたときには表示パネル２０の右端に表示される。セレクタ１は、スロット４＿４で抽出された画像データを、ラッチ５＿４００〜５＿１に順次転送することにより、ポート４を通して受信された画像データＲ１２０１とＧ１２０１とＢ１２０１〜Ｒ１６００とＧ１６００とＢ１６００に基づく駆動信号を、Ｓ４００〜Ｓ１に出力する。左右反転が指定されていない上述の場合には右端に表示される画像データＲ１６００とＧ１６００とＢ１６００が、左右反転が指定されたときには表示パネル２０の左端に表示される。中央部分の２ポートについても同様に、画像データが左右反転したラッチ５に供給されるように、セレクタ１が制御される。セレクタ１は、スロット４＿２で抽出された画像データを、ラッチ５＿１８００〜５＿１２０１に順次転送することにより、ポート２を通して受信された画像データＲ４０１とＧ４０１とＢ４０１〜Ｒ８００とＧ８００とＢ８００に基づく駆動信号を、Ｓ１８００〜Ｓ１２０１に出力し、スロット４＿３で抽出された画像データを、ラッチ５＿１２００〜５＿６０１に順次転送することにより、ポート３を通して受信された画像データＲ８０１とＧ８０１とＢ８０１〜Ｒ１２００とＧ１２００とＢ１２００に基づく駆動信号を、Ｓ６００〜Ｓ１２０１に出力する。
【００７３】
これにより、セレクタ１を制御することで、ホストプロセッサ３０から出力される画像データの出力ポートや出力順序はそのままで、画像の左右を反転させて表示することができる。
【００７４】
図３は、液晶表示ドライバＩＣ１０と、通信ポートを２ポート持つホストプロセッサ３０と、1600RGBの表示パネル２０とが接続されて構成された、液晶表示装置１００を表すブロック図である。ホストプロセッサ３０は、パッド３１＿１〜３１＿２を備え、対応する液晶表示ドライバＩＣ１０のパッド１３＿１〜１３＿２と、電気的に接続されることにより、ホストプロセッサ３０と液晶表示ドライバＩＣ１０は、MIPI/DSIの規格に準拠する２ポートの通信路を使って並列に接続される。液晶表示ドライバＩＣ１０のパッド１３＿３〜１３＿４は使用されない。表示パネル２０、及び表示パネル２０と液晶表示ドライバＩＣ１０との接続関係は、図２と同様であるので説明を省略する。
【００７５】
図３に示される液晶表示装置１００の動作について説明する。
【００７６】
１ライン当たり合計４８００個の画像データは、図２の例では４等分されて伝送されるが、図３の例では、例えばポート１〜２に２等分されて並列に伝送される。即ち、画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００は、ポート１を使って伝送され、画像データＲ８０１とＧ８０１とＢ８０１〜Ｒ１６００とＧ１６００とＢ１６００は、ポート２を使って伝送される。ポート１を使って伝送された画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００は、通信インターフェース（ＤＳＩ＿１）３＿１を介してスロット４＿１に転送され、スロット４＿１のデータアダプタにより、通信パケットから画像データとして抽出される。抽出された画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００は、セレクタ１を介してラッチ５＿１〜５＿１２００に順次書き込まれる。ラッチ５＿１〜５＿１２００に書き込まれた画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００は、駆動回路６＿１〜６＿１２００によって、対応する電圧レベルに変換され、その電圧レベルを持つ駆動信号としてソース線Ｓ１〜Ｓ１２００が駆動される。
【００７７】
以上のように、セレクタ１は、スロット４＿１で抽出された画像データを、ラッチ５＿１〜５＿１２００に順次転送することにより、ポート１を通して受信された画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００に基づく駆動信号を、Ｓ１〜Ｓ１２００に出力する。ポート２についても同様に、セレクタ１は、スロット４＿２で抽出された画像データを、ラッチ５＿１２０１〜５＿２４００に順次転送することにより、ポート２を通して受信された画像データＲ８０１とＧ８０１とＢ８０１〜Ｒ１６００とＧ１６００とＢ１６００に基づく駆動信号を、Ｓ１２０１〜Ｓ２４００に出力する。
【００７８】
これに対して、表示する画像を左右反転させるためには、セレクタ１は、スロット４＿１で抽出された画像データを、ラッチ５＿２４００〜５＿１２０１に順次転送することにより、ポート１を通して受信された画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００に基づく駆動信号を、Ｓ２４００〜Ｓ１２０１に出力し、スロット４＿２で抽出された画像データを、ラッチ５＿１２００〜５＿１に順次転送することにより、ポート２を通して受信された画像データＲ８０１とＧ８０１とＢ８０１〜Ｒ１６００とＧ１６００とＢ１６００に基づく駆動信号を、Ｓ１２００〜Ｓ１に出力する。
【００７９】
これにより、セレクタ１を制御することで、ホストプロセッサ３０から出力される画像データの出力ポートや出力順序はそのままで、画像の左右を反転させて表示することができる。なお、MIPI/DSIは、１本のクロックレーンと最大４本のデータレーンを備え、1Gbps/laneのデータ転送量を実現するので、１本のクロックレーンと４本のデータレーンからなる１ポートによるデータ転送のバンド幅は、4Gbpsである。これに対し、WQXGAは1600RGB×2560ラインの解像度で、各画素に8bit×RGB３色の24ビットの画像データを割り当て、60fps（毎秒60フレーム：60frame/s）で動画の画像データを転送するとき、必要な転送レートは、1600×2560×24×60＝5.49Gbpsとなる。この場合、ホストプロセッサ３０と液晶表示ドライバＩＣ１０との接続は、２ポートあれば足りる。３ポート以上の通信インターフェース（ＤＳＩ＿１〜４）３＿１〜３＿４とスロット４＿１〜４＿４とを備えた液晶表示ドライバＩＣ１０において、この図３のように２ポートのみを使用する場合には、使用しない通信インターフェース（ＤＳＩ＿３〜４）３＿３〜３＿４とスロット４＿３〜４＿４は、低消費電力状態に遷移させて待機させるとよい。例えば、電源の供給を遮断してもよく、あるいは、通信インターフェース（ＤＳＩ＿３〜４）３＿３〜３＿４の受信回路のバイアス電流を遮断または最小限に絞ることによって、低消費電力状態に遷移させることができる。
【００８０】
図４は、液晶表示ドライバＩＣ１０と、通信ポートを１ポート持つホストプロセッサ３０と、800RGBの表示パネル２０とが接続されて構成された、液晶表示装置１００を表すブロック図である。図２と図３に示した例と比べて、接続される表示パネル２０のライン方向（水平方向）の解像度は、半分の800RGBの例である。解像度が低いで、通信路のバンド幅も狭くて良いので、通信はMIPI/DSIに準拠する１ポートのみの例を示す。ホストプロセッサ３０は、パッド３１＿１を備え、対応する液晶表示ドライバＩＣ１０のパッド１３＿１と、電気的に接続される。液晶表示ドライバＩＣ１０のパッド１３＿２〜１３＿４は使用されない。表示パネル２０は、図２、図３に示したのと同様に、例えば低温ポリシリコンによる液晶表示パネルであり、水平方向の解像度は図２、図３に示した表示パネル２０の１／２である。即ち、ＲＧＢ各４００本、合計２４００本のソース線２３が、２本ずつマルチプレクスされて、１２００本のソース線２２（Ｓ１〜Ｓ１２００）によって、液晶表示ドライバＩＣ１０と接続される。液晶表示ドライバＩＣ１０の出力パッドは、図２、図３と同様に、説明の便宜のため６００個ずつ４つのグループに分けられ、１４＿１〜１４＿４と呼ばれ、図示は省略されるが、パッド１４＿１、１４＿２、１４＿３、１４＿４には、ラッチ５＿１〜５＿６００、５＿６０１〜５＿１２００、５＿１２０１〜５＿１８００、５＿１８０１〜５＿２４００と、駆動回路６＿１〜６＿６００、６＿６０１〜６＿１２００、６＿１２０１〜６＿１８００、６＿１８０１〜６＿２４００とが、それぞれ接続されている。駆動すべき表示パネル２０のソース線２２は、Ｓ１〜Ｓ１２００の合計１２００本である。パッドのグループ１４＿１に属する６００個のパッドは、Ｓ１〜Ｓ６００に接続され、グループ１４＿４に属する６００個のパッドは、Ｓ６０１〜Ｓ１２００に接続される。中央部分のグループ１４＿２と１４＿３に属する１２００個のパッドは、ソース線に接続されず、よって、ラッチ５＿６０１〜５＿１８００と駆動回路６＿６０１〜６＿１８００は、使用されない。使用されないラッチ５＿６０１〜５＿１８００と駆動回路６＿６０１〜６＿１８００は、低消費電力状態に遷移させて待機させるとよい。例えば、クロックの供給を止め又は電源の供給を遮断してもよく、あるいは、駆動回路６＿６０１〜６＿１８００の出力回路及び／又は昇圧回路のバイアス電流を遮断または最小限に絞ることによって、低消費電力状態に遷移させることができる。
【００８１】
図４に示した例では、２４００個のパッド１４＿１、１４＿２、１４＿３、１４＿４のうち、両端の６００個ずつ合計１２００個のパッド１４＿１と１４＿４を表示パネル２０との接続に使用し、中央付近のパッド１４＿２と１４＿３を不使用としたが、使用するパッドの選択は任意である。パッド１４＿１、１４＿２、１４＿３、１４＿４のようなソース線駆動パッドは、液晶表示ドライバＩＣでは一般に、長辺の片側に配列される。表示パネル２０上の液晶表示ドライバＩＣのソース線の配線２２は、液晶表示ドライバＩＣにおいて使用するパッドをできるだけ分散させることにより、配線の混雑を緩和することができる。図４に示すように、両端寄りのパッド１４＿１と１４＿４を表示パネル２０との接続に使用し、中央付近のパッド１４＿２と１４＿３を不使用とすることにより、例えば片側寄りのパッド１４＿１と１４＿２を使用し、他端寄りのパッド１４＿３と１４＿４を不使用とする場合よりも、表示パネル２０上の液晶表示ドライバＩＣのソース線２２の混雑が緩和される。
【００８２】
図４に示される液晶表示装置１００の動作について説明する。
【００８３】
１ライン当たり合計４８００個の画像データが、図２の例では４等分され、図３の例では等分されて並列に伝送されるが、図４の例では１ライン当たり半分の合計２８００個の画像データが、１ポートのみを使って伝送される。即ち、画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００は、全てポート１を使って伝送され、他のポート２〜４は使用されない。使用されないポート２〜４の通信インターフェース（ＤＳＩ＿２〜４）３＿２〜３＿４とスロット４＿２〜４＿４は、低消費電力状態に遷移させて待機させるとよい。ポート１を使って伝送された画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００は、通信インターフェース（ＤＳＩ＿１）３＿１からスロット４＿１に転送され、スロット４＿１のデータアダプタにより、通信パケットの中から画像データとして抽出される。抽出された画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００のうち、画像データＲ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００は、セレクタ１を介してラッチ５＿１〜５＿６００に順次書き込まれ、画像データＲ４０１とＧ４０１とＢ４０１〜Ｒ８００とＧ８００とＢ８００は、セレクタ１を介してラッチ５＿１８０１〜５＿２４００に順次書き込まれる。ラッチ５＿１〜５＿６００に書き込まれた画像データＲ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００は、駆動回路６＿１〜６＿６００によって、対応する電圧レベルに変換され、その電圧レベルを持つ駆動信号としてソース線Ｓ１〜Ｓ６００が駆動される。ラッチ５＿１８０１〜５＿２４００に書き込まれた画像データＲ４０１とＧ４０１とＢ４０１〜Ｒ８００とＧ８００とＢ８００は、駆動回路６＿１８０１〜６＿２４００によって、対応する電圧レベルに変換され、その電圧レベルを持つ駆動信号としてソース線Ｓ６０１〜Ｓ１２００が駆動される。
【００８４】
以上のように、セレクタ１は、スロット４＿１で抽出された画像データを、ラッチ５＿１〜５＿６００とラッチ５＿１８０１〜５＿２４００に順次転送することにより、ポート１を通して受信された画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００に基づく駆動信号を、パッド１４＿１と１４＿４を介してＳ１〜Ｓ１２００に出力する。
【００８５】
これに対して、表示する画像を左右反転させるためには、セレクタ１は、スロット４＿１で抽出された画像データを、上記とは逆の順序で、ラッチ５＿２４００〜５＿１２０１とラッチ５＿６００〜５＿１に順次転送することにより、ポート１を通して受信された画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００に基づく駆動信号を、Ｓ２４００〜Ｓ１８０１とＳ６００〜Ｓ１に出力する。
【００８６】
これにより、セレクタ１を制御することで、ホストプロセッサ３０から出力される画像データの出力ポートや出力順序はそのままで、画像の左右を反転させて表示することができる。
【００８７】
以上説明したように、本発明に係る液晶表示ドライバＩＣ１０は、表示画像を左右反転させる機能を損なうことなく、ホストプロセッサ３０と接続される通信路の並列数と、駆動可能な表示パネル２０の解像度についての汎用性を有することができる。即ち、複数の通信インターフェース回路のうちの必要な数の通信インターフェース回路（ＤＳＩ＿１〜ＤＳＩ＿ｍ）３＿１〜３＿ｍから、所望の位置のソース線を駆動するための駆動回路６＿１〜６＿ｍへの、画像データの伝送経路を、自由に構成することができ、使用する通信インターフェース回路の数、即ちポート数と、駆動されるソース線の数と位置を自由に関係づけることができる。
【００８８】
〔実施形態２〕＜入力側のセレクタ＞
ホストプロセッサ３０と液晶表示ドライバＩＣ１０とを、複数の通信路を使って並列接続する場合に発生する、本願の発明者によって見出された、新たな課題について説明する。
【００８９】
ホストプロセッサ３０は、一般に、液晶表示ドライバＩＣ１０に対して制御コマンドを送って、内部に設けられた制御レジスタに適宜パラメータを設定することにより、液晶表示ドライバＩＣ１０の動作を制御し、また、内部のステータスレジスタからデータを読み出すことにより、液晶表示ドライバＩＣ１０の動作状態を監視する。このような通信は、画像データの転送に先立って、或いは、画像データの転送と時分割で、同じ通信路を使って実行される。ホストプロセッサ３０と液晶表示ドライバＩＣ１０との間に複数の通信路を並列に設けた場合、上記のような制御のための通信は、いずれか１つの通信路のみを使って実行されれば良い。このとき、ホストプロセッサ３０が制御のための通信を行うポートをマスターポートと呼び、他のポートをスレーブポートと呼ぶことにする。液晶表示ドライバＩＣ１０において、マスターポートに接続される通信インターフェース３は、画像データを抽出するデータアダプタだけでなく、上記のような制御コマンドを抽出することができる、コマンドアダプタをも含んで構成されるスロット４に接続される必要がある。そのような液晶表示ドライバＩＣ１０のポートをポート１とし、他のポートには、コマンドアダプタは接続されていないものとする。液晶表示ドライバＩＣ１０において、通信ポートに接続される一連のパッド１３は、ソース線に接続されるパッド１４が配置される辺とは逆側の辺に、各ポートごとにまとめて順に配置されるのが一般的であると考えられる。以下に液晶表示ドライバＩＣ１０が通信ポートを２ポート備える場合を例に採って説明する。
【００９０】
図５は、本発明に係る液晶表示ドライバＩＣ１０とホストプロセッサ３０と表示パネル２０との１つの接続例による液晶表示装置１００であり、表示パネル２０のホストプロセッサ３０に近い辺に液晶表示ドライバＩＣ１０が実装された状態を表す、斜視図である。液晶表示ドライバＩＣ１０は、表示パネル２０に下辺側に、例えばフリップチップ実装され、ホストプロセッサ３０とはフレキシブルプリント基板３１＿１と３１＿２とで接続される。液晶表示ドライバＩＣ１０の上辺側にはソース線に接続されるパッド１４が配置されており、表示パネル２０のソース線と配線され、下辺側には通信路に接続されるポート１とポート２のパッドが配置されている。ホストプロセッサ３０の左辺側に、マスターポートが配置されており、これと接続されるポート１は、同じく左辺側に配置されている。
【００９１】
一方、同じ液晶表示ドライバＩＣ１０とホストプロセッサ３０と表示パネル２０との組合せであっても、液晶表示ドライバＩＣ１０がホストプロセッサ３０とは反対側の、表示パネル２０の上辺側に実装される場合が考えられる。
【００９２】
図６は、本発明に係る液晶表示ドライバＩＣ（２ポート）１０とホストプロセッサ３０と表示パネル２０との別の接続例による液晶表示装置１００であり、表示パネル２０のホストプロセッサ３０から遠い辺に液晶表示ドライバＩＣ１０が実装された状態を表す、斜視図である。液晶表示ドライバＩＣ１０は、表示パネル２０に上辺側に、例えばフリップチップ実装され、ホストプロセッサ３０とはフレキシブルプリント基板３１＿３と３１＿４とで接続される。液晶表示ドライバＩＣ１０の下辺側にはソース線に接続されるパッド１４が配置されており、表示パネル２０のソース線と配線され、上辺側には通信路に接続されるポート１とポート２のパッドが配置されている。図５の場合と比較して、１８０°回転して実装されるので、ポート１は右辺側に、ポート２は左辺側に配置される。一方、ホストプロセッサ３０は、図５に示したのと同じ向きで実装され、表示パネル２０の左辺側にマスターポートが配置され右辺側にスレーブポートが配置されている。フレキシブルプリント基板３１＿３と３１＿４を、交差させることは、実装上許されない場合がほとんどであるため、ホストプロセッサ３０のマスターポートはフレキシブルプリント基板３１＿３によって液晶表示ドライバＩＣ１０のポート２と接続され、スレーブポートはフレキシブルプリント基板３１＿４によって液晶表示ドライバＩＣ１０のポート１と接続される。
【００９３】
液晶表示ドライバＩＣ１０がポート１にのみ、コマンドアダプタを含んで構成されるスロット４が接続されるとすると、図６に示す場合に、ホストプロセッサ３０のマスターポートから送出される制御コマンドを、液晶表示ドライバＩＣ１０が適切に受信することができないという問題が発生する。
【００９４】
MIPI/DSIでは、１系統のポートの範囲内で、複数個配列されるパッドの配置を、左右反転させる機能が規定されているが、複数のポートを並列接続する場合については、特に考慮されていない。
【００９５】
図７は、実施形態２に係る液晶表示ドライバＩＣの構成を表すブロック図である。
【００９６】
本実施形態に係る液晶表示ドライバＩＣ１０は、図１に示した液晶表示ドライバＩＣ１０の構成に加えて、さらに、入力側セレクタ２とコマンドアダプタ９と制御レジスタ８とをさらに備える。混同を避けるため、実施形態１で説明したセレクタ１は、以降、出力側セレクタ１と呼ぶ。
【００９７】
液晶表示ドライバＩＣ１０は、複数の通信路を使って並列に接続されることを可能とするため、複数のポートＰｏｒｔ＿１〜Ｐｏｒｔ＿ｍを備え、各ポートに通信インターフェース回路（ＤＳＩ＿１〜ｍ）３＿１〜３＿ｍが設けられる。スロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍは、それぞれデータアダプタを内蔵しており、そのうちのスロット１（Ｓｌｏｔ＿１）４＿１には、さらにコマンドアダプタ９が接続される。コマンドアダプタ９には制御レジスタ８が接続される。液晶表示ドライバＩＣ１０は、実施形態１とは異なり、通信インターフェース回路（ＤＳＩ＿１〜ｍ）３＿１〜３＿ｍとスロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍとの間に、入力側セレクタ（ＳＥＬ＿２）２を備える。入力側セレクタ２は、通信インターフェース回路（ＤＳＩ＿１〜ｍ）３＿１〜３＿ｍでそれぞれ受信された複数の画像データ出力のそれぞれを、スロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍのうち、どのスロットに供給するかを選択可能に構成される。スロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍに内蔵されるビデオアダプタは、受信したデータから画像データを抽出して、出力側セレクタ１に供給する。コマンドアダプタ９は、複数のスロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍのうちの少なくとも１個、図７ではスロット１（Ｓｌｏｔ＿１）４＿１に接続され、入力側セレクタ２によって選択された通信インターフェース（ＤＳＩ＿１〜ｍのうちのいずれか１つ）で受信されたデータからコマンドを抽出して、抽出したコマンドに基づく値を制御レジスタ８に設定する。制御レジスタ８はステータス情報を含んで構成されても良く、コマンドアダプタ９は、ステータス情報をリードする命令を受信したときは、制御レジスタ８からステータス情報を読み出して、入力側セレクタ２によって選択された通信インターフェース（ＤＳＩ＿１〜ｍのうちのいずれか１つ）を介してホストプロセッサ３０に応答することができるように構成されてもよい。ステータス情報は、制御レジスタ８に含まれるのではなく、別個のステータスレジスタを備えてもよい。
【００９８】
出力側セレクタ１は、スロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍに内蔵されるビデオアダプタでそれぞれ抽出された複数の画像データ出力のそれぞれを、複数のラッチ５＿１〜５＿ｎのうち、どのラッチに供給するかを、制御レジスタ８に設定された値（例えばＦ／Ｂ）に基づいて選択可能に構成される。出力側セレクタ１の選択制御を行う制御信号は、制御レジスタ８に設定された値（例えばＦ／Ｂ）に加え、液晶表示ドライバＩＣ１０の端子ＰＩＮ＿１から供給してもよい。
【００９９】
入力側セレクタ２を設けたことにより、ホストプロセッサ３０がコマンドを伝送する通信路と、コマンドを抽出して当該液晶表示ドライバＩＣ１０の制御レジスタ８にその内容を反映させることができるビデオアダプタ９との関係を、自由に切替えることができる。ホストプロセッサ３０と当該液晶表示ドライバＩＣ１０の実装上の位置関係が１８０°回転された場合であっても、例えばフレキシブルプリント基板による通信路を交差させることなく接続することができる。
【０１００】
入力側セレクタ２は、端子ＰＩＮ＿２に設定される値に基づいて、通信インターフェース回路（ＤＳＩ＿１〜ｍ）３＿１〜３＿ｍのうちのどの通信インターフェース回路で受信されたデータを、スロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍのうち、どのスロットに供給するかを選択可能に構成される。これにより、表示パネル２０に実装されたときの端子固定によって、液晶表示ドライバＩＣ１０に対して、接続される複数の通信路の中からコマンドを含むデータが送信されてくる通信路を選んで、コマンドアダプタの接続されているスロットに接続されるように、入力側セレクタ２を制御することができる。
【０１０１】
図８は、実施形態２に係る液晶表示ドライバＩＣの構成例（２ポート）を表すブロック図である。
【０１０２】
液晶表示ドライバＩＣ１０は、２つのポートＰｏｒｔ＿１とＰｏｒｔ＿２を備え、各ポートに通信インターフェース回路（ＤＳＩ＿１とＤＳＩ＿２）３＿１と３＿２が設けられている。スロット４＿１と４＿２は、それぞれデータアダプタを内蔵しており、そのうちのスロット４＿１には、さらにコマンドアダプタ９が接続され、コマンドアダプタ９には制御レジスタ８が接続される。通信インターフェース回路（ＤＳＩ＿１とＤＳＩ＿２）３＿１と３＿２と、スロット４＿１と４＿２との間には、入力側セレクタ２が設けられ、端子ＰＩＮ＿２により、コマンドアダプタ９が接続されたスロット４＿１に、通信インターフェース回路（ＤＳＩ＿１とＤＳＩ＿２）３＿１と３＿２のうちのどちらを接続するかを選択制御される。ホストプロセッサ３０のマスターポートが、フレキシブルプリント基板の交差などなしに接続されるポートが、２つのポートＰｏｒｔ＿１とＰｏｒｔ＿２のうちのどちらであるかは、実装設計の段階で明らかになるので、その段階で端子ＰＩＮ＿２の論理固定の値を指定する。
【０１０３】
液晶表示ドライバＩＣ１０は、これまで例示したのと同様に、例えば２４００本のソース線を駆動することができるように、出力パッド１４、駆動回路６、ラッチ５をそれぞれ２４００個ずつ備える。図８では、２４００本のソース線を、Ｓ１〜Ｓ１２００とＳ１２０１〜Ｓ２４００の２つのグループに分け、液晶表示ドライバＩＣ１０は、Ｓ１〜Ｓ１２００を駆動するための、出力パッド１４＿１、駆動回路６＿１、ラッチ５＿１それぞれ１２００個と、Ｓ１２０１〜Ｓ２４００を駆動するための、出力パッド１４＿２、駆動回路６＿２、ラッチ５＿２それぞれ１２００個とを備える。２つのグループに分けることにより、出力側セレクタ１を単純な回路で構成することができる。スロット（Ｓｌｏｔ＿１〜２）４＿１〜４＿２で抽出される画像データを、ラッチ５＿１に書き込むかラッチ５＿２に書き込むかの２通りと、左右反転なしに入力された順序で書き込むか、左右反転するために逆順で書き込むかの２通りの組み合わせで、基本的に４通りの制御をすれば足りるからである。例えば接続される表示パネル２０について複数のサイズ（解像度）に適応できるようにするためには、この４通りをベースとして必要な制御を追加すればよい。
【０１０４】
〔実施形態３〕＜入力側のピクセルデータカウンタ＞
図９は、実施形態３に係る液晶表示ドライバＩＣ１０の構成を表すブロック図である。図７に示した、実施形態２に係る液晶表示ドライバＩＣ１０の構成に加えて、ピクセルデータカウンタ７が設けられている。他の構成は、実施形態２について図７を引用して説明した通りであるので、ここでの説明は省略する。ピクセルデータカウンタ７は、スロット１（Ｓｌｏｔ＿１）４＿１の出力に接続され、スロット１（Ｓｌｏｔ＿１）４＿１から出力される画像データの数をカウントし、所定の数になったときに、制御信号をアサートして出力側セレクタ１を制御する。
【０１０５】
これにより、要求されるバンド幅を得るために使用する通信インターフェースの数が、液晶表示ドライバＩＣ１０に備えられている通信インターフェースの数よりも少ない場合であっても、ピクセルデータカウンタ７が接続された通信インターフェース回路（図９ではスロット１（Ｓｌｏｔ＿１）４＿１）で受信される画像データについて、その入力される順序に応じて表示される位置を選択することができる。
【０１０６】
例えば、接続される表示パネルの解像度が低い場合である。このような場合には、要求されるバンド幅を得るために使用する通信インターフェースの数が、当該液晶表示ドライバＩＣに備えられている通信インターフェースの数よりも少ない。また、駆動されるソース線の数が、当該液晶表示ドライバＩＣに備えられている駆動回路の数よりも少ない。このように低解像度の表示パネルが接続される場合において、接続される表示パネルのソース線に接続される駆動回路の位置を、任意に設定することができる。
【０１０７】
例えば、図４に例示される液晶表示装置１００のように、液晶表示ドライバＩＣ１０が備える４ポートの通信インターフェースのうち１ポートのみが使用され、２４００本のソース線を駆動するための２４００個のパッド１４＿１〜１４＿４のうち、両端の６００個ずつ合計１２００個のパッド１４＿１と１４＿４が800RGBの表示パネル２０との接続に使用される場合に有効である。ポート１から入力される画像データ画像データＲ１とＧ１とＢ１〜Ｒ８００とＧ８００とＢ８００は、全てポート１を使って伝送される。そのうち、画像データＲ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００は、出力側セレクタ１を介してラッチ５＿１〜５＿６００に順次書き込まれて駆動回路６＿１〜６＿６００から出力される。画像データＲ４０１とＧ４０１とＢ４０１〜Ｒ８００とＧ８００とＢ８００は、出力側セレクタ１を介してラッチ５＿１８０１〜５＿２４００に順次書き込まれて駆動回路６＿１８０１〜６＿２４００から出力される。ラッチ５と駆動回路６とパッド１４を、例えば６００個ずつの４つのグループに分けて制御すれば、出力側セレクタ１の制御が単純化される。ラッチ５を、５＿１〜６００と、５＿６０１〜１２００と、５＿１２０１〜５＿１８００と、５＿１８０１〜２４００の４グループに分け、出力側セレクタ１は第１〜第４グループのいずれかに出力できるように選択制御されればよい。このとき、上の例では、ピクセルデータカウンタ７による画像データのカウント値が、Ｒ１とＧ１とＢ１〜Ｒ４００とＧ４００とＢ４００のときは、出力側セレクタ１から第１グループに出力されるように制御する。その後、４００ＲＧＢを超えたときに出力側セレクタ１の制御信号を切替え、画像データＲ４０１とＧ４０１とＢ４０１〜Ｒ８００とＧ８００とＢ８００が第４グループのラッチ５＿１８０１〜２４００に出力されるように制御する。出力側を上記のように４グループに分けたときは、出力先を選択するための制御信号は２ビットで済み、制御回路は単純化される。より多くのグループに分けた場合には、出力側セレクタ１の制御は多少複雑になるが、使用する出力パッドの選択の自由度が向上する。ピクセルデータカウンタ７を設けて１つのポートから入力される一連の画像データの途中から、出力側セレクタ１の出力先を切替えることにより、使用する出力パッドの選択の自由度を向上させることができる。ピクセルデータカウンタ７は、１つのポートにのみ設ける例を示したが、複数のポートに設けても良い。
【０１０８】
ピクセルデータカウンタ７を設けたことによる別の効果について説明する。通信路における画像データがデータ圧縮されて伝送されるために、使用する通信インターフェースの数が、当該液晶表示ドライバＩＣに備えられている通信インターフェースの数よりも少ない場合も同様である。接続される表示パネル２０の解像度が低い場合に、使用する出力パッドの選択の自由度を向上させることができる。
【０１０９】
図１０は、実施形態３に係る液晶表示ドライバＩＣの構成例（２ポート）を表すブロック図である。図８に示した、実施形態２に係る液晶表示ドライバＩＣ１０の構成に加えて、ピクセルデータカウンタ７が設けられている。他の構成は、実施形態２について図８を引用して説明した通りであるので、ここでの説明は省略する。ピクセルデータカウンタ７は、スロット１（Ｓｌｏｔ＿１）４＿１の出力に接続され、スロット１（Ｓｌｏｔ＿１）４＿１から出力される画像データの数をカウントし、所定の数になったときに、制御信号をアサートして出力側セレクタ１を制御する。図８と同様に、出力側セレクタ１の出力を２グループに分けた例を示した。即ち、２４００本のソース線を、Ｓ１〜Ｓ１２００とＳ１２０１〜Ｓ２４００の２つのグループに分け、液晶表示ドライバＩＣ１０は、Ｓ１〜Ｓ１２００を駆動するための、出力パッド１４＿１、駆動回路６＿１、ラッチ５＿１それぞれ１２００個と、Ｓ１２０１〜Ｓ２４００を駆動するための、出力パッド１４＿２、駆動回路６＿２、ラッチ５＿２それぞれ１２００個とを備える。これをさらに多くのグループに分けることにより、出力側セレクタ１の選択の自由度を向上することができる。
【０１１０】
図１１は、端子ＰＩＮ＿２による入力側セレクタ２の切替え動作の例を説明する真理値表である。端子ＰＩＮ＿２が「０」のとき、スロット１（Ｓｌｏｔ＿１）４＿１には通信インターフェース回路（ＤＳＩ＿１）３＿１が接続され、スロット２（Ｓｌｏｔ＿２）４＿２には通信インターフェース回路（ＤＳＩ＿２）３＿２が接続される。端子ＰＩＮ＿２が「１」のときには、スロット１（Ｓｌｏｔ＿１）４＿１には通信インターフェース回路（ＤＳＩ＿２）３＿２が接続され、スロット２（Ｓｌｏｔ＿２）４＿２には通信インターフェース回路（ＤＳＩ＿１）３＿１が接続される。
【０１１１】
実施形態２で説明したのと同様に、表示パネル２０に実装されたときの端子ＰＩＮ＿２の固定によって、液晶表示ドライバＩＣ１０に対して、接続される２系統の通信路の中からコマンドを含むデータが送信されてくる通信路を選んで、コマンドアダプタの接続されているスロット１（Ｓｌｏｔ＿１）４＿１に接続されるように、入力側セレクタ２を制御することができる。これにより、ホストプロセッサ３０と当該液晶表示ドライバＩＣ１０の実装上の位置関係が１８０°回転された場合であっても、例えばフレキシブルプリント基板による通信路を交差させることなく接続することができる。
【０１１２】
図１２は、端子ＰＩＮ＿１による出力側セレクタ１の切替え動作の例を説明する真理値表である。端子ＰＩＮ＿１により、使用する入力ポート数を指定する。２ポート使用する場合にはＰＩＮ＿１を「０」に設定し、１ポートのみ使用する場合にはＰＩＮ＿１を「１」に設定する。制御レジスタ８に設定されるＦ／Ｂビットにより、画像の左右反転を行うか否かが設定される。左右反転を行うときにはＦ／Ｂに「１」を設定し、反転しない場合にはＦ／Ｂに「０」を設定する。
【０１１３】
ＰＩＮ＿２＝０，ＰＩＮ＿１＝０でＦ／Ｂ＝０のとき、通信インターフェース回路（ＤＳＩ＿１）３＿１から入力される画像データが、スロット１（Ｓｌｏｔ＿１）４＿１を経てラッチ５＿１に書き込まれ、通信インターフェース回路（ＤＳＩ＿２）３＿２から入力される画像データが、スロット２（Ｓｌｏｔ＿２）４＿２を経てラッチ５＿２に書き込まれる。左右反転を行うＦ／Ｂ＝１の場合には、出力側セレクタ２を切替えて、通信インターフェース回路（ＤＳＩ＿１）３＿１から入力される画像データが、スロット１（Ｓｌｏｔ＿１）４＿１を経てラッチ５＿２に書き込まれ、通信インターフェース回路（ＤＳＩ＿２）３＿２から入力される画像データが、スロット２（Ｓｌｏｔ＿２）４＿２を経てラッチ５＿１に書き込まれる。一方、ＰＩＮ＿２＝１の場合には、ＰＩＮ＿１＝０でＦ／Ｂ＝０のとき、通信インターフェース回路（ＤＳＩ＿２）３＿２から入力される画像データが、スロット１（Ｓｌｏｔ＿１）４＿１を経てラッチ５＿１に書き込まれ、通信インターフェース回路（ＤＳＩ＿１）３＿１から入力される画像データが、スロット２（Ｓｌｏｔ＿２）４＿２を経てラッチ５＿２に書き込まれる。左右反転を行うＦ／Ｂ＝１の場合には、出力側セレクタ２を切替えて、通信インターフェース回路（ＤＳＩ＿２）３＿２から入力される画像データが、スロット１（Ｓｌｏｔ＿１）４＿１を経てラッチ５＿２に書き込まれ、通信インターフェース回路（ＤＳＩ＿１）３＿１から入力される画像データが、スロット２（Ｓｌｏｔ＿２）４＿２を経てラッチ５＿１に書き込まれる。
【０１１４】
ＰＩＮ＿１＝１が設定され、１ポートのみ使用する場合には、ＰＩＮ＿２＝０でＦ／Ｂ＝０のときには、通信インターフェース回路（ＤＳＩ＿１）３＿１から入力される画像データは、スロット１（Ｓｌｏｔ＿１）４＿１を経て、ピクセルデータカウンタ７のカウント値がＲＧＢ１２０１未満の間はラッチ５＿１に書き込まれ、ピクセルデータカウンタ７のカウント値がＲＧＢ１２０１以上になると、ラッチ５＿２に書き込まれる。一方、ＰＩＮ＿２＝０で左右反転を行うＦ／Ｂ＝１のときには、通信インターフェース回路（ＤＳＩ＿１）３＿１から入力される画像データは、スロット１（Ｓｌｏｔ＿１）４＿１を経て、ピクセルデータカウンタ７のカウント値がＲＧＢ１２０１未満の間はラッチ５＿２に書き込まれ、ピクセルデータカウンタ７のカウント値がＲＧＢ１２０１以上になると、ラッチ５＿１に書き込まれる。また、ＰＩＮ＿２＝１では、Ｆ／Ｂ＝０のときには、通信インターフェース回路（ＤＳＩ＿２）３＿２から入力される画像データが、スロット１（Ｓｌｏｔ＿１）４＿１を経て、ピクセルデータカウンタ７のカウント値がＲＧＢ１２０１未満の間はラッチ５＿１に書き込まれ、ピクセルデータカウンタ７のカウント値がＲＧＢ１２０１以上になると、ラッチ５＿２に書き込まれる。一方、ＰＩＮ＿２＝０で左右反転を行うＦ／Ｂ＝１のときには、ピクセルデータカウンタ７のカウント値がＲＧＢ１２０１未満の間はラッチ５＿１に書き込まれる。
【０１１５】
以上、真理値表に規定した「１」または「０」の設定は、単なる例示であって、他の設定であってもよく、また、正論理でも負論理でもよい。
【０１１６】
〔実施形態４〕＜ＲＡＭ内蔵の液晶表示ドライバＩＣ＞
図１３は、実施形態４に係る、ＲＡＭ内蔵の液晶表示ドライバＩＣの構成を表すブロック図である。図７に示した、実施形態２に係る液晶表示ドライバＩＣ１０の構成に加えて、ＲＡＭ１１とメモリインターフェース１２が設けられている。メモリインターフェース１２は、スロット（Ｓｌｏｔ＿１〜ｍ）４＿１〜４＿ｍから入力される画像データをＲＡＭ１１に書き込み、書き込まれた画像データをＲＡＭ１１から読み出して出力側セレクタ１に供給する。他の構成は、実施形態２について図７を引用して説明した通りであるので、ここでの説明は省略する。ＲＡＭ１１は画像のフレームメモリとして機能する。例えば、一度転送されＲＡＭ１１に格納された静止画の画像データを、繰り返し読み出して表示するなどの機能を提供することができる。
【０１１７】
図１４は、実施形態４に係る、ＲＡＭ内蔵の液晶表示ドライバＩＣの構成例（２ポート）を表すブロック図である。図８に示した、実施形態２に係る液晶表示ドライバＩＣ１０の構成に加えて、ＲＡＭ１１とメモリインターフェース１２が設けられている。他の構成は、実施形態２について図８を引用して説明した通りであるので、ここでの説明は省略する。メモリインターフェース１２は、書き込みラッチＷ＿ｌａｔｃｈ＿１とＷ＿ｌａｔｃｈ＿２と、読み出しラッチＲ＿ｌａｔｃｈ＿１とＲ＿ｌａｔｃｈ＿２とを備える。メモリインターフェース１２は、スロット（Ｓｌｏｔ＿１〜２）４＿１〜４＿２から入力される画像データを、一旦、書き込みラッチＷ＿ｌａｔｃｈ＿１とＷ＿ｌａｔｃｈ＿２に取り込んだ後にＲＡＭ１１に書き込み、書き込まれた画像データをＲＡＭ１１から読み出しラッチＲ＿ｌａｔｃｈ＿１とＲ＿ｌａｔｃｈ＿２に読み出して、出力側セレクタ１に供給する。
【０１１８】
これにより、ＲＡＭ１１をフレームメモリとして内蔵する液晶表示ドライバＩＣ１０においても、上述の実施形態２に記載される液晶表示ドライバＩＣと同様の効果を奏する液晶表示ドライバＩＣを提供することができる。
【０１１９】
図１５は、実施形態４に係る、ＲＡＭ内蔵かつピクセルデータカウンタ搭載の液晶表示ドライバＩＣの構成を表すブロック図である。図１３を引用して上述した液晶表示ドライバＩＣ１０の構成に加えて、ピクセルデータカウンタ７が設けられている。他の構成は上述の通りであるので、ここでの説明は省略する。ピクセルデータカウンタ７は、メモリインターフェース１２の出力に接続され、その１つ若しくは複数の出力チャネルから出力される画像データの数をカウントし、所定の数になったときに、制御信号をアサートして出力側セレクタ１を制御する。
【０１２０】
図１６は、実施形態４に係る、ＲＡＭ内蔵かつピクセルデータカウンタ搭載の液晶表示ドライバＩＣの構成例（２ポート）を表すブロック図である。図１４を引用して上述した液晶表示ドライバＩＣ１０の構成に加えて、ピクセルデータカウンタ７が設けられている。他の構成は上述の通りであるので、ここでの説明は省略する。ピクセルデータカウンタ７は、メモリインターフェース１２の読み出しラッチＲ＿ＲＡＴＣＨ＿１の出力に接続され、出力される画像データの数をカウントし、所定の数になったときに、制御信号をアサートして出力側セレクタ１を制御する。
【０１２１】
これにより、ＲＡＭ１１をフレームメモリとして内蔵する液晶表示ドライバＩＣ１０においても、上述の実施形態３に記載される液晶表示ドライバＩＣと同様の効果を奏する液晶表示ドライバＩＣを提供することができる。
【０１２２】
図１７は、実施形態４に係るＲＡＭ内蔵の液晶表示ドライバＩＣにおける、端子による入力側セレクタの切替え動作の例を説明する、真理値表である。図１１に示した真理値表と同様に、端子ＰＩＮ＿２が「０」のとき、スロット１（Ｓｌｏｔ＿１）４＿１には通信インターフェース回路（ＤＳＩ＿１）３＿１が接続され、スロット２（Ｓｌｏｔ＿２）４＿２には通信インターフェース回路（ＤＳＩ＿２）３＿２が接続される。端子ＰＩＮ＿２が「１」のときには、スロット１（Ｓｌｏｔ＿１）４＿１には通信インターフェース回路（ＤＳＩ＿２）３＿２が接続され、スロット２（Ｓｌｏｔ＿２）４＿２には通信インターフェース回路（ＤＳＩ＿１）３＿１が接続される。
【０１２３】
図１８は、実施形態４に係るＲＡＭ内蔵かつピクセルデータカウンタ搭載の液晶表示ドライバＩＣにおける、端子による出力側セレクタの切替え動作の例を説明する、真理値表である。図１２に示した真理値表と同様に、端子ＰＩＮ＿１により、使用する入力ポート数を指定する。２ポート使用する場合にはＰＩＮ＿１を「０」に設定し、１ポートのみ使用する場合にはＰＩＮ＿１を「１」に設定する。制御レジスタ８に設定されるＦ／Ｂビットにより、画像の左右反転を行うか否かが設定される。左右反転を行うときにはＦ／Ｂに「１」を設定し、反転しない場合にはＦ／Ｂに「０」を設定する。
【０１２４】
ＰＩＮ＿２＝０，ＰＩＮ＿１＝０でＦ／Ｂ＝０のとき、通信インターフェース回路（ＤＳＩ＿１）３＿１から入力される画像データが、スロット１（Ｓｌｏｔ＿１）４＿１を経て書き込みラッチＷ＿ＲＡＴＣＨ＿１に書き込まれ、そのデータが読み出しラッチＲ＿ＲＡＴＣＨ１に読み出された後に、ラッチ５＿１に転送される。通信インターフェース回路（ＤＳＩ＿２）３＿２から入力される画像データが、スロット２（Ｓｌｏｔ＿２）４＿２を経て書き込みラッチＷ＿ＲＡＴＣＨ＿２に書き込まれ、そのデータが読み出しラッチＲ＿ＲＡＴＣＨ２に読み出された後に、ラッチ５＿２に転送される。その他の場合を含め、通信インターフェース回路（ＤＳＩ＿１〜２）３＿１〜２から入力される画像データが、スロット（Ｓｌｏｔ＿１〜２）４＿１〜２を経てラッチ５＿１〜２に転送される途中に、書き込みラッチＷ＿ＲＡＴＣＨ＿１〜２に書き込まれ、そのデータが読み出しラッチＲ＿ＲＡＴＣＨ１〜２に読み出される、ＲＡＭへの一時書き込み追加される点のみが異なる。
【０１２５】
以上、真理値表に規定した「１」または「０」の設定は、単なる例示であって、他の設定であってもよく、また、正論理でも負論理でもよい。
【０１２６】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１２７】
例えば、液晶表示パネル２０にタッチパネルが積層され、液晶表示ドライバＩＣにタッチコントローラが内蔵されてもよい。また、端子ＰＩＮ＿１とＰＩＮ＿２に代えて、ヒューズや不揮発性メモリを搭載することもできる。
【符号の説明】
【０１２８】
１０  液晶表示ドライバＩＣ
２０  液晶表示パネル
３０  ホストプロセッサ
１００  液晶表示装置
３１  通信路
１  出力側（第１）セレクタ
２  入力側（第２）セレクタ
３  通信インターフェース回路
４  データアダプタ内蔵スロット
５  ラッチ
６  ソース駆動回路
７  ピクセルデータカウンタ
８  制御レジスタ
９  コマンドアダプタ
１１  ＲＡＭ（フレームメモリ）
１２  メモリインターフェース
１３  通信ポート端子
１４  ソース駆動端子
ＰＩＮ＿１、ＰＩＮ＿２  制御端子
ＣＬＫＸ＿ｊ  クロックレーン（MIPI/DSI）
ＤＡＴＡＸｉ＿ｊ  データレーン（MIPI/DSI）
２１  マルチプレクサ
２２、Ｓ１〜Ｓ２４００  ソース線（パネル入力部）
２３、ＲＧＢ１〜ＲＧＢ１６００  ソース線（パネル内部）
３１  フレキシブルプリント基板
【図１】
2015018103.tif 000003
【図２】
2015018103.tif 000004
【図３】
2015018103.tif 000005
【図４】
2015018103.tif 000006
【図５】
2015018103.tif 000007
【図６】
2015018103.tif 000008
【図７】
2015018103.tif 000009
【図８】
2015018103.tif 000010
【図９】
2015018103.tif 000011
【図１０】
2015018103.tif 000012
【図１１】
2015018103.tif 000013
【図１２】
2015018103.tif 000014
【図１３】
2015018103.tif 000015
【図１４】
2015018103.tif 000016
【図１５】
2015018103.tif 000017
【図１６】
2015018103.tif 000018
【図１７】
2015018103.tif 000019
【図１８】
2015018103.tif 000020