(57)【要約】【課題】小型軽量で、従来のトランスのようなコイルや鉄心等を必要としない画期的な次世代の変圧装置を提供する。【解決手段】電源と負荷との間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路及び後段回路を備えている変圧装置であって、前段回路及び後段回路の少なくとも一方に設けられ、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体と、直列体の両端を第１ポートとした場合に、直列体の一端と接続点との間、及び、直列体の他端と接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、第１ポートから第２ポートへの電力の伝送、及び、第２ポートから第１ポートへの電力の伝送のいずれか一方を実行するスイッチ装置と、を備えている。【選択図】図１
2015080397.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷との間に設けられる変圧装置であって、
前記電源と接続される前端側に入力ポートＰ１及びＰ２を有し、後端側に出力ポートＰ３及びＰ４を有する前段回路と、
前記負荷と接続される後端側に出力ポートＰ７及びＰ８を有し、前端側に入力ポートＰ５及びＰ６を有する後段回路とを備え、
前記前段回路としては、以下の（Ｆ１）〜（Ｆ５）のいずれかが選択可能であり、
（Ｆ１）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ１及び前記入力ポートＰ２に接続され、前記キャパシタ接続点は前記出力ポートＰ４に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ２と前記出力ポートＰ３との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ２）前記（Ｆ１）の前段回路において前記出力ポートＰ３に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ３）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ３及び前記出力ポートＰ４に接続され、前記インダクタ接続点は前記入力ポートＰ２に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ１と前記出力ポートＰ４との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ４）前記（Ｆ３）の前段回路において前記入力ポートＰ１に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ５）４個のスイッチによって構成され、前記入力ポートＰ１，Ｐ２から入力して前記出力ポートＰ３，Ｐ４から出力するフルブリッジ回路の前段回路、
また、前記後段回路としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能であり、
（Ｒ１）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ５及び前記入力ポートＰ６に接続され、前記インダクタ接続点は前記出力ポートＰ８に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１スイッチと、前記入力ポートＰ６と前記出力ポートＰ７との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、
（Ｒ２）前記（Ｒ１）の後段回路において前記出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ３）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ７及び前記出力ポートＰ８に接続され、前記キャパシタ接続点は前記入力ポートＰ６に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１スイッチと、前記入力ポートＰ５と前記出力ポートＰ８との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、
（Ｒ４）前記（Ｒ３）の後段回路において前記入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ５）４個のスイッチによって構成され、前記入力ポートＰ５，Ｐ６から入力して前記出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、
前記前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、前記後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置。
【請求項２】
電源と負荷との間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路及び後段回路を備えている変圧装置であって、
前記前段回路及び前記後段回路の少なくとも一方に設けられ、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体と、
前記直列体の両端を第１ポートとした場合に、前記直列体の一端と前記接続点との間、及び、前記直列体の他端と前記接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、前記第１ポートから前記第２ポートへの電力の伝送、及び、前記第２ポートから前記第１ポートへの電力の伝送のいずれか一方を実行するスイッチ装置と、
を含む変圧装置。
【請求項３】
前記直列体が一対のインダクタの直列体であって、前記電源の周波数をｆｏ、スイッチング周波数をｆｓ、任意の前記インダクダのインダクタンス値をＬ、前記負荷の抵抗値をＲとすると、
２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ
である請求項１又は請求項２に記載の変圧装置。
【請求項４】
前記直列体が一対のキャパシタの直列体であって、前記電源の周波数をｆｏ、スイッチング周波数をｆｓ、任意の前記キャパシタのキャパシタンス値をＣ、前記負荷の抵抗値をＲとすると、
１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）
である請求項１又は請求項２に記載の変圧装置。
【請求項５】
前記直列体が設けられている回路において、前記直列体の接続点とは繋がっていない方の出力用の線路に、キャパシタを介挿した請求項１又は請求項２に記載の変圧装置。
【請求項６】
前記前段回路と前記後段回路との間に、分布定数回路を介挿し、当該分布定数回路は、
前記前段回路の出力の周波数をｆとし、周波数ｆにおける波長をλとして、長さλ／４の第１変換器と、当該第１変換器の終端と前記後段回路との間に設けられた、長さλ／４の第２変換器と、を備えている請求項１〜請求項５のいずれか１項に記載の変圧装置。
【請求項７】
前記前段回路と前記後段回路との間に、二端子対回路を介挿し、当該二端子対回路は、
４以上の自然数をｎとして、ｎ個のリアクタンス素子を相互に接続して構成されたものであって、前記負荷の任意の抵抗値Ｒに対して、前記二端子対回路の入力インピーダンスＺｉｎは、その実数成分が、ｋを定数として、ｋ・Ｒで表され、かつ、虚数成分が０である、請求項１〜請求項５のいずれか１項に記載の変圧装置。
【請求項８】
請求項１又は請求項２に記載の変圧装置を複数組、縦続に構成して成る変圧装置。
【請求項９】
キャパシタ、インダクタ又はリアクタンス素子として、ケーブルのキャパシタンス及びインダクタンスを利用する請求項１〜請求項７のいずれか１項に記載の変圧装置。
【請求項１０】
直流電源と負荷との間に設けられる変圧装置であって、
前記電源と接続される前端側に入力ポートＰ１及びＰ２を有し、後端側に出力ポートＰ３及びＰ４を有する前段回路と、
前記負荷と接続される後端側に出力ポートＰ７及びＰ８を有し、前端側に入力ポートＰ５及びＰ６を有する後段回路とを備え、
前記前段回路としては、以下の（Ｆ１）〜（Ｆ５）のいずれかが選択可能であり、
（Ｆ１）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ１及び前記入力ポートＰ２に接続され、前記キャパシタ接続点は前記出力ポートＰ４に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ２と前記出力ポートＰ３との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ２）前記（Ｆ１）の前段回路において前記出力ポートＰ３に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ３）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ３及び前記出力ポートＰ４に接続され、前記インダクタ接続点は前記入力ポートＰ２に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ１と前記出力ポートＰ４との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ４）前記（Ｆ３）の前段回路において前記入力ポートＰ１に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ５）４個のスイッチによって構成され、前記入力ポートＰ１，Ｐ２から入力して前記出力ポートＰ３，Ｐ４から出力するフルブリッジ回路の前段回路、
また、前記後段回路としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能であり、
（Ｒ１）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ５及び前記入力ポートＰ６に接続され、前記インダクタ接続点は前記出力ポートＰ８に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１ダイオードと、前記入力ポートＰ６と前記出力ポートＰ７との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、
（Ｒ２）前記（Ｒ１）の後段回路において前記出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ３）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ７及び前記出力ポートＰ８に接続され、前記キャパシタ接続点は前記入力ポートＰ６に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１ダイオードと、前記入力ポートＰ５と前記出力ポートＰ８との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、
（Ｒ４）前記（Ｒ３）の後段回路において前記入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ５）４個のダイオードによって構成され、前記入力ポートＰ５，Ｐ６から入力して前記出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、
前記前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、前記後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変圧装置に関する。
【背景技術】
【０００２】
商用交流の送配電系統には、変圧器が用いられる。需要家の直近では、例えば６６００Ｖ（５０Ｈｚ又は６０Ｈｚ）を、２００Ｖに変圧する柱上トランスが用いられる（非特許文献１参照。）。このような柱上トランスは、導線となる太いコイルが鉄心に巻回されており、相応の重量がある。また、さらに絶縁油やケースを含めると、例えば直径４０ｃｍ、高さ８０ｃｍのタイプでは２００ｋｇ程度の重量がある。
【０００３】
一方、次世代の電力システムであるスマートグリッドの実現に向け、ＳＳＴ（Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｔｒａｎｓｆｏｒｍｅｒ）の研究が行われている。ＳＳＴには、高周波トランスが用いられる（例えば、非特許文献２参照。）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】中部電力ホームページ、「柱上変圧器」、［ｏｎｌｉｎｅ］、［平成２５年７月１９日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｃｈｕｄｅｎ．ｃｏ．ｊｐ／ｅ−ｍｕｓｅｕｍ／ｇｕｉｄｅ／３ｆｌｏｏｒ／ｅｘｈｉｂｉｔ＿ｃ２３．ｈｔｍｌ＞
【非特許文献２】Ｆａｌｃｏｎｅｓ，  Ｓ．：  ｅｔ  ａｌ．，  Ｐｏｗｅｒ  ａｎｄ  Ｅｎｅｒｇｙ  Ｓｏｃｉｅｔｙ  Ｇｅｎｅｒａｌ  Ｍｅｅｔｉｎｇ，  ２０１０  ＩＥＥＥ，  ｐｐ．  １−８，  Ｍｉｎｎｅａｐｏｌｉｓ，  Ｊｕｌｙ  ２０１０
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の柱上トランスは重く、従って、取り扱いが容易ではない。また、その外形寸法を収めるに足る大きな取付スペースが、柱上に必要である。
一方、高周波トランスは、寄生容量の影響が回避できず、設計上の困難性がある。
【０００６】
かかる従来の問題点に鑑み、本発明は、小型軽量で、従来のトランスのような磁気結合や電磁誘導、相互インダクタンス用のコイルや鉄心等を必要としない画期的な次世代の変圧装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、電源と負荷との間に設けられる変圧装置であって、前記電源と接続される前端側に入力ポートＰ１及びＰ２を有し、後端側に出力ポートＰ３及びＰ４を有する前段回路と、前記負荷と接続される後端側に出力ポートＰ７及びＰ８を有し、前端側に入力ポートＰ５及びＰ６を有する後段回路とを備え、
前記前段回路としては、以下の（Ｆ１）〜（Ｆ５）のいずれかが選択可能であり、
（Ｆ１）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ１及び前記入力ポートＰ２に接続され、前記キャパシタ接続点は前記出力ポートＰ４に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ２と前記出力ポートＰ３との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ２）前記（Ｆ１）の前段回路において前記出力ポートＰ３に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ３）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ３及び前記出力ポートＰ４に接続され、前記インダクタ接続点は前記入力ポートＰ２に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ１と前記出力ポートＰ４との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ４）前記（Ｆ３）の前段回路において前記入力ポートＰ１に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ５）４個のスイッチによって構成され、前記入力ポートＰ１，Ｐ２から入力して前記出力ポートＰ３，Ｐ４から出力するフルブリッジ回路の前段回路、
また、前記後段回路としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能であり、
（Ｒ１）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ５及び前記入力ポートＰ６に接続され、前記インダクタ接続点は前記出力ポートＰ８に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１スイッチと、前記入力ポートＰ６と前記出力ポートＰ７との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、
（Ｒ２）前記（Ｒ１）の前段回路において前記出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ３）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ７及び前記出力ポートＰ８に接続され、前記キャパシタ接続点は前記入力ポートＰ６に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１スイッチと、前記入力ポートＰ５と前記出力ポートＰ８との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、
（Ｒ４）前記（Ｒ３）の前段回路において前記入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ５）４個のスイッチによって構成され、前記入力ポートＰ５，Ｐ６から入力して前記出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、
前記前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、前記後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置である。
【０００８】
また、他の観点からの本発明は、電源と負荷との間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路及び後段回路を備えている変圧装置であって、前記前段回路及び前記後段回路の少なくとも一方に設けられ、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体と、前記直列体の両端を第１ポートとした場合に、前記直列体の一端と前記接続点との間、及び、前記直列体の他端と前記接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、前記第１ポートから前記第２ポートへの電力の伝送、及び、前記第２ポートから前記第１ポートへの電力の伝送のいずれか一方を実行するスイッチ装置と、を含むものである。
なお、リアクタンス素子とは、誘導性リアクタンスを有するインダクタ、又は、容量性リアクタンスを有するキャパシタである。
【０００９】
一方、電源を直流電源に限定すれば、さらに他の構成もある。すなわち、本発明は、直流電源と負荷との間に設けられる変圧装置であって、前記電源と接続される前端側に入力ポートＰ１及びＰ２を有し、後端側に出力ポートＰ３及びＰ４を有する前段回路と、前記負荷と接続される後端側に出力ポートＰ７及びＰ８を有し、前端側に入力ポートＰ５及びＰ６を有する後段回路とを備え、
前記前段回路としては、以下の（Ｆ１）〜（Ｆ５）のいずれかが選択可能であり、
（Ｆ１）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ１及び前記入力ポートＰ２に接続され、前記キャパシタ接続点は前記出力ポートＰ４に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ２と前記出力ポートＰ３との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ２）前記（Ｆ１）の前段回路において前記出力ポートＰ３に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ３）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ３及び前記出力ポートＰ４に接続され、前記インダクタ接続点は前記入力ポートＰ２に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ１と前記出力ポートＰ４との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ４）前記（Ｆ３）の前段回路において前記入力ポートＰ１に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ５）４個のスイッチによって構成され、前記入力ポートＰ１，Ｐ２から入力して前記出力ポートＰ３，Ｐ４から出力するフルブリッジ回路の前段回路、
また、前記後段回路としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能であり、
（Ｒ１）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ５及び前記入力ポートＰ６に接続され、前記インダクタ接続点は前記出力ポートＰ８に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１ダイオードと、前記入力ポートＰ６と前記出力ポートＰ７との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、
（Ｒ２）前記（Ｒ１）の後段回路において前記出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ３）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ７及び前記出力ポートＰ８に接続され、前記キャパシタ接続点は前記入力ポートＰ６に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１ダイオードと、前記入力ポートＰ５と前記出力ポートＰ８との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、
（Ｒ４）前記（Ｒ３）の後段回路において前記入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ５）４個のダイオードによって構成され、前記入力ポートＰ５，Ｐ６から入力して前記出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、
前記前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、前記後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置である。
【発明の効果】
【００１０】
本発明の変圧装置を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る変圧装置を示す回路図である。
【図２】（ａ）は、図１における４つのスイッチのうち、上側にある２つのスイッチがオンで、下側にある２つのスイッチがオフであるときの、実体接続の状態を示す回路図である。（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
【図３】（ａ）は、図１における４つのスイッチのうち、下側にある２つのスイッチがオンで、上側にある２つのスイッチがオフであるときの、実体接続の状態を示す回路図である。また、（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
【図４】変圧装置に対する入力電圧及び入力電流をそれぞれ表す波形図である。
【図５】変圧の中間段階での電圧及び電流をそれぞれ表す波形図である。
【図６】変圧装置からの出力電圧及び出力電流をそれぞれ表す波形図である。
【図７】第２実施形態に係る変圧装置を示す回路図である。
【図８】図７に示す変圧装置に対する入力電圧及び入力電流をそれぞれ表す波形図である。
【図９】図７に示す変圧装置からの出力電圧及び出力電流をそれぞれ表す波形図である。
【図１０】第３実施形態に係る変圧装置を示す回路図である。
【図１１】第４実施形態に係る変圧装置を示す回路図である。
【図１２】第５実施形態に係る変圧装置を示す回路図である。
【図１３】第６実施形態に係る変圧装置を示す回路図である。
【図１４】第７実施形態に係る変圧装置を示す回路図である。
【図１５】第８実施形態に係る変圧装置を示す回路図である。
【図１６】第９実施形態に係る変圧装置を示す回路図である。
【図１７】第１０実施形態に係る変圧装置を示す回路図である。
【図１８】第１１実施形態に係る変圧装置を示す回路図である。
【図１９】第１２実施形態に係る変圧装置の前段回路を示す回路図である。
【図２０】第１２実施形態に係る変圧装置の後段回路を示す回路図である。
【図２１】図１に相当する実験用の回路図の例である。
【図２２】各実施形態の変圧装置を大局的に見た概略構成を示すブロック図である。
【図２３】変圧装置の前段回路として選択しうる回路の基本形を示す図である。
【図２４】変圧装置の後段回路として選択しうる回路の基本形を示す図である。
【図２５】分布定数回路による変圧装置を示す接続図である。
【図２６】図１に示した変圧装置と、図２５の変圧装置とを、組み合わせた回路図である。
【図２７】二端子対回路（四端子回路）による変圧装置の概念を示す図である。
【図２８】回路を構成する要素数の考え方を示す図である。
【図２９】最小の要素数４で構成できる回路構成のうちの４パターンを示す図である。
【図３０】４Ａ型の回路構成を示す図である。
【図３１】４Ａ型の回路構成の実例６パターンを示す図である。
【図３２】図１に示した変圧装置と、４Ａ型の回路構成を有する変圧装置とを、組み合わせた回路図である。
【図３３】４Ｂ型の回路構成を示す図である。
【図３４】４Ｂ型の回路構成の実例６パターンを示す図である。
【図３５】図１に示した変圧装置と、４Ｂ型の回路構成を有する変圧装置とを、組み合わせた回路図である。
【図３６】４Ｃ型の回路構成を示す図である。
【図３７】４Ｃ型の回路構成の実例６パターンを示す図である。
【図３８】図１に示した変圧装置と、４Ｃ型の回路構成を有する変圧装置とを、組み合わせた回路図である。
【図３９】４Ｄ型の回路構成を示す図である。
【図４０】４Ｄ型の回路構成の実例２パターンを示す図である。
【図４１】図１に示した変圧装置と、４Ｄ型の回路構成を有する変圧装置とを、組み合わせた回路図である。
【図４２】（ａ）は、ｎ＝５の第１例の回路構成を示す図である。（ｂ）は、Ｔ型回路を示す。
【図４３】（ａ）は、ｎ＝５の第２例の回路構成を示す図である。（ｂ）は、π型回路を示す。
【図４４】（ａ）は、ｎ＝６の第１例の回路構成を示す図である。（ｂ）は、ｎ＝６の第２例の回路構成を示す図である。
【図４５】図１９の前段回路３ユニットを２ユニットのみで書いた回路図である。
【図４６】図４５と等価な回路である。
【図４７】図１２の変圧装置の前段回路と後段回路との間に、後述の集中定数回路による変圧装置を介挿した複合的な変圧装置を示す回路図である。
【図４８】第１３実施形態に係る変圧装置１を示す回路図である。
【図４９】図４８の変圧装置に、環流ダイオードを付加した回路図である。
【図５０】ダイオードを用いた場合の、後段回路として選択しうる回路の基本形を示す図である。
【図５１】直流電源に対する変圧装置の使用例を示す接続図である。
【発明を実施するための形態】
【００１２】
［実施形態の要旨］
本発明の実施形態の要旨としては、少なくとも以下のものが含まれる。
【００１３】
（１）これは、電源と負荷との間に設けられる変圧装置であって、前記電源と接続される前端側に入力ポートＰ１及びＰ２を有し、後端側に出力ポートＰ３及びＰ４を有する前段回路と、前記負荷と接続される後端側に出力ポートＰ７及びＰ８を有し、前端側に入力ポートＰ５及びＰ６を有する後段回路とを備え、
前記前段回路としては、以下の（Ｆ１）〜（Ｆ５）のいずれかが選択可能であり、
（Ｆ１）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ１及び前記入力ポートＰ２に接続され、前記キャパシタ接続点は前記出力ポートＰ４に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ２と前記出力ポートＰ３との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ２）前記（Ｆ１）の前段回路において前記出力ポートＰ３に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ３）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ３及び前記出力ポートＰ４に接続され、前記インダクタ接続点は前記入力ポートＰ２に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ１と前記出力ポートＰ４との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ４）前記（Ｆ３）の前段回路において前記入力ポートＰ１に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ５）４個のスイッチによって構成され、前記入力ポートＰ１，Ｐ２から入力して前記出力ポートＰ３，Ｐ４から出力するフルブリッジ回路の前段回路、
また、前記後段回路としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能であり、
（Ｒ１）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ５及び前記入力ポートＰ６に接続され、前記インダクタ接続点は前記出力ポートＰ８に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１スイッチと、前記入力ポートＰ６と前記出力ポートＰ７との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、
（Ｒ２）前記（Ｒ１）の後段回路において前記出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ３）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ７及び前記出力ポートＰ８に接続され、前記キャパシタ接続点は前記入力ポートＰ６に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１スイッチと、前記入力ポートＰ５と前記出力ポートＰ８との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、
（Ｒ４）前記（Ｒ３）の後段回路において前記入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ５）４個のスイッチによって構成され、前記入力ポートＰ５，Ｐ６から入力して前記出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、
前記前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、前記後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置である。
【００１４】
上記（１）のように構成された変圧装置では、回路構成とスイッチングとによって変圧を行うことができる。このような変圧装置を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
【００１５】
（２）また、異なる表現をすれば、これは、電源と負荷との間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路及び後段回路を備えている変圧装置であって、前記前段回路及び前記後段回路の少なくとも一方に設けられ、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体と、前記直列体の両端を第１ポートとした場合に、前記直列体の一端と前記接続点との間、及び、前記直列体の他端と前記接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、前記第１ポートから前記第２ポートへの電力の伝送、及び、前記第２ポートから前記第１ポートへの電力の伝送のいずれか一方を実行するスイッチ装置と、を含むものである。
【００１６】
上記（２）のように構成された変圧装置では、一対のリアクタンス素子を含む回路構成とスイッチングとによって変圧を行うことができる。このような変圧装置を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
【００１７】
（３）また、（１）又は（２）の変圧装置において、前記直列体が一対のインダクタの直列体であって、前記電源の周波数をｆｏ、スイッチング周波数をｆｓ、任意の前記インダクダのインダクタンス値をＬ、前記負荷の抵抗値をＲとすると、
２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ
であることが好ましい。
この場合、歪みの少ない、より安定した変圧動作が得られる。なお、不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差があることが好ましい。
【００１８】
（４）また、（１）又は（２）の変圧装置において、前記直列体が一対のキャパシタの直列体であって、前記電源の周波数をｆｏ、スイッチング周波数をｆｓ、任意の前記キャパシタのキャパシタンス値をＣ、前記負荷の抵抗値をＲとすると、
１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）
であることが好ましい。
この場合、歪みの少ない、より安定した変圧動作が得られる。なお、不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差があることが好ましい。
【００１９】
（５）また、（１）又は（２）の変圧装置において、前記直列体の接続点とは繋がっていない方の出力用の線路に、キャパシタを介挿した構成であってもよい。
この場合、装置が故障した場合や、線路中に地絡や短絡があった場合に、電源から負荷に過電流が流れることを抑制できる。
【００２０】
（６）また、（１）〜（５）のいずれかの変圧装置において、前記前段回路と前記後段回路との間に、分布定数回路を介挿し、当該分布定数回路は、前記前段回路の出力の周波数をｆとし、周波数ｆにおける波長をλとして、長さλ／４の第１変換器と、当該第１変換器の終端と前記後段回路との間に設けられた、長さλ／４の第２変換器と、を備えているものであってもよい。
この場合、介挿される分布定数回路が変圧機能を有する。従って、分布定数回路の変圧機能と組み合わせることにより、変圧比の広範囲な設計が可能な変圧装置とすることができる。
【００２１】
（７）また、（１）〜（５）のいずれかの変圧装置において、前記前段回路と前記後段回路との間に、二端子対回路を介挿し、当該二端子対回路は、４以上の自然数をｎとして、ｎ個のリアクタンス素子を相互に接続して構成されたものであって、前記負荷の任意の抵抗値Ｒに対して、前記二端子対回路の入力インピーダンスＺｉｎは、その実数成分が、ｋを定数として、ｋ・Ｒで表され、かつ、虚数成分が０である、という構成であってもよい。
この場合、介挿される二端子対回路が変圧機能を有する。従って、二端子対回路の変圧機能と組み合わせることにより、変圧比の広範囲な設計が可能な変圧装置とすることができる。
【００２２】
（８）また、（１）又は（２）の変圧装置を複数組、縦続に構成してもよい。
この場合、大きな変圧比を実現することができる。
【００２３】
（９）また、（１）〜（７）のいずれかの変圧装置において、キャパシタ、インダクタ又はリアクタンス素子として、ケーブルのキャパシタンス及びインダクタンスを利用することもできる。
この場合、ケーブルは耐圧性能を容易に確保することができ、また、低コストである。
【００２４】
（１０）また、これは、直流電源と負荷との間に設けられる変圧装置であって、前記電源と接続される前端側に入力ポートＰ１及びＰ２を有し、後端側に出力ポートＰ３及びＰ４を有する前段回路と、前記負荷と接続される後端側に出力ポートＰ７及びＰ８を有し、前端側に入力ポートＰ５及びＰ６を有する後段回路とを備え、
前記前段回路としては、以下の（Ｆ１）〜（Ｆ５）のいずれかが選択可能であり、
（Ｆ１）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ１及び前記入力ポートＰ２に接続され、前記キャパシタ接続点は前記出力ポートＰ４に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ２と前記出力ポートＰ３との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ２）前記（Ｆ１）の前段回路において前記出力ポートＰ３に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ３）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ３及び前記出力ポートＰ４に接続され、前記インダクタ接続点は前記入力ポートＰ２に接続され、前記入力ポートＰ１と前記出力ポートＰ３との間にある第１スイッチと、前記入力ポートＰ１と前記出力ポートＰ４との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、
（Ｆ４）前記（Ｆ３）の前段回路において前記入力ポートＰ１に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、
（Ｆ５）４個のスイッチによって構成され、前記入力ポートＰ１，Ｐ２から入力して前記出力ポートＰ３，Ｐ４から出力するフルブリッジ回路の前段回路、
また、前記後段回路としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能であり、
（Ｒ１）一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記入力ポートＰ５及び前記入力ポートＰ６に接続され、前記インダクタ接続点は前記出力ポートＰ８に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１ダイオードと、前記入力ポートＰ６と前記出力ポートＰ７との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、
（Ｒ２）前記（Ｒ１）の後段回路において前記出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ３）一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ前記出力ポートＰ７及び前記出力ポートＰ８に接続され、前記キャパシタ接続点は前記入力ポートＰ６に接続され、前記入力ポートＰ５と前記出力ポートＰ７との間にある第１ダイオードと、前記入力ポートＰ５と前記出力ポートＰ８との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、
（Ｒ４）前記（Ｒ３）の後段回路において前記入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの前記出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、
（Ｒ５）４個のダイオードによって構成され、前記入力ポートＰ５，Ｐ６から入力して前記出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、
前記前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、前記後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置である。
【００２５】
上記（１０）のように構成された変圧装置では、回路構成とスイッチングとによって変圧を行うことができる。このような変圧装置を電力用のＤＣ／ＤＣ変換の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
【００２６】
［実施形態の詳細］
提案する変圧装置は、その構成によって、以下の３種類がある。
（Ａ）リアクタンス素子を用いた回路構成とスイッチングとによる変圧装置
（Ｂ）分布定数回路による変圧装置
（Ｃ）集中定数回路による変圧装置
本発明の実施形態としては主として（Ａ）を挙げ、補足的に、（Ｂ）及び（Ｃ）についても説明する。
【００２７】
＜リアクタンス素子を用いた回路構成とスイッチングとによる変圧装置＞
《第１実施形態》
図１は、第１実施形態に係る変圧装置１を示す回路図である。図において、変圧装置１は、交流電源２と、負荷Ｒ（Ｒは、抵抗値でもある。）との間に設けられている。変圧装置１は、一対のキャパシタＣ１，Ｃ２と、一対のインダクタＬ１，Ｌ２と、４つのスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２と、これらのスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のオン／オフを制御するスイッチング制御部３とを備えている。スイッチング制御部３のスイッチング周波数は、例えば１ＭＨｚ程度である。
なお、一対のキャパシタＣ１，Ｃ２のキャパシタンス値は同じ値であってもよいし、互いに異なる値であってもよい。一対のインダクタＬ１，Ｌ２のインダクタンス値についても同様である。
【００２８】
スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ２は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ２は互いに同期して動作する。そして、スイッチＳｒ１，Ｓｒ２のペアと、スイッチＳｂ１，Ｓｂ２のペアとは、排他的に交互にオンとなるよう動作する。スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２は、例えば、ＳｉＣ素子又はＧａＮ素子からなる半導体スイッチング素子である。ＳｉＣ素子又はＧａＮ素子は、例えばＳｉ素子に比べて、より高速なスイッチングが可能である。また、素子を多段に接続しなくても、充分な耐圧（例えば６ｋＶ／１個も可能）が得られる。
【００２９】
図１において、一対のキャパシタＣ１，Ｃ２は、接続点Ｍ１において互いに直列に接続されている。そして、その直列体の両端に、交流電源２が接続されている。一対のキャパシタＣ１，Ｃ２の直列体には入力電圧ｖｉｎが印加され、入力電流ｉｉｎが流れる。
また、一対のインダクタＬ１，Ｌ２は、接続点Ｍ２において互いに直列に接続されている。そして、その直列体の両端に、キャパシタＣ１，Ｃ２を介した入力電圧ｖｍが印加され、入力電流ｉｍが流れる。負荷Ｒには、スイッチＳｒ２，Ｓｂ２のいずれかがオンのとき電流が流れる。ここで、負荷Ｒに印加される電圧をｖｏｕｔ、変圧装置１から負荷Ｒに流れる出力電流をｉｏｕｔとする。
【００３０】
図２の（ａ）は、図１における４つのスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のうち、上側にある２つのスイッチＳｒ１，Ｓｒ２がオンで、下側にある２つのスイッチＳｂ１，Ｓｂ２がオフであるときの、実体接続の状態を示す回路図である。なお、図１におけるスイッチ装置４の図示は省略している。また、図２の（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
一方、図３の（ａ）は、図１における４つのスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のうち、下側にある２つのスイッチＳｂ１，Ｓｂ２がオンで、上側にある２つのスイッチＳｒ１，Ｓｒ２がオフであるときの、実体接続の状態を示す回路図である。また、図３の（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
【００３１】
図２，図３の状態を交互に繰り返すことにより、キャパシタＣ１，Ｃ２の直列体の接続点Ｍ１を介して取り出される電圧は、さらに、インダクタＬ１，Ｌ２の直列体の接続点Ｍ２を介して取り出される電圧となる。すなわち、一対のキャパシタＣ１，Ｃ２を含む前段回路と、一対のインダクタＬ１，Ｌ２を含む後段回路を備えた回路構成であり、かつ、各段において、スイッチングにより、入力に対する出力の極性が反転する。なお、キャパシタＣ１，Ｃ２に関してはスイッチングにより交互に電流の向きが反転し、インダクタＬ１，Ｌ２に関してはスイッチングにより交互に電圧の向きが反転する。
ここで、入力電圧は１／４となって出力されるのではないかと推定できる。以下、これを理論的に証明する。
【００３２】
図２において、交流電源２からの入力電圧をｖｉｎ、負荷Ｒに印加される電圧をｖｏｕｔ、キャパシタＣ１に印加される電圧をｖ１、キャパシタＣ２に印加される電圧をｖ２、インダクタＬ１に流れる電流をｉ１、インダクタＬ２に流れる電流をｉ２とすると、以下の式が成り立つ。
なお、計算の簡略化のため、キャパシタＣ１，Ｃ２のキャパシタンスは共に同じ値Ｃ、インダクタＬ１，Ｌ２のインダクタンスは共に同じ値Ｌ、とする。
【００３３】
2015080397.tif 000003
【００３４】
上記の式は、ｖ１，ｉ１，ｉ２の式に変形すると、以下のようになる。
【００３５】
2015080397.tif 000004
【００３６】
ここで、Ｒｉ１＝ｖ３、Ｒｉ２＝ｖ４と置くと、以下の方程式１が得られる。
【００３７】
（方程式１）
2015080397.tif 000005
【００３８】
また、図３において、図２と同様に、交流電源２からの入力電圧をｖｉｎ、負荷Ｒに印加される電圧をｖｏｕｔ、キャパシタＣ１に印加される電圧をｖ１、キャパシタＣ２に印加される電圧をｖ２、インダクタＬ１に流れる電流をｉ１、インダクタＬ２に流れる電流をｉ２とすると、以下の式が成り立つ。
【００３９】
2015080397.tif 000006
【００４０】
上記の式は、ｖ１，ｉ１，ｉ２の式に変形すると、以下のようになる。
【００４１】
2015080397.tif 000007
【００４２】
ここで、Ｒｉ１＝ｖ３、Ｒｉ２＝ｖ４と置くと、以下の方程式２が得られる。
【００４３】
（方程式２）
2015080397.tif 000008
【００４４】
ここで、上記２つの状態から厳密解の導出は困難である。そこで、実用上問題ないと思われる範囲で以下の条件を設定する。
（１）Ｌのインピーダンス（リアクタンス）は、スイッチング周波数ｆｓにおいては、抵抗値Ｒに対して十分大きいが、入力電圧の周波数ｆｏにおいては、抵抗値に対して十分小さい。すなわち、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、である。不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差であることが好ましい。これにより、歪みの少ない、より安定した変圧動作が得られる。
（２）Ｃのインピーダンス（リアクタンス）は、スイッチング周波数ｆｓにおいては、抵抗値Ｒに対して十分小さいが、入力電圧の周波数ｆｏにおいては、抵抗値に対して十分大きい。すなわち、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）、である。不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差であることが好ましい。これにより、歪みの少ない、より安定した変圧動作が得られる。
（３）また、スイッチングの一周期中で、入力電圧は、ほとんど変化しない。
従って、ｖｉｎ（ｔ＋Δｔ）＝ｖｉｎ（ｔ）  （０  ≦  Δｔ  ≦  １／ｆｓ）
（４）系は定常であり、周期（１／ｆｓ）でほぼ同じ状態に戻る。
従って、ｖｘ（ｔ＋（１／ｆｓ））≒  ｖｘ（ｔ）  （ｘ＝１，２，３，４）
【００４５】
スイッチＳｒ１，Ｓｒ２が、０≦ｔ≦（１／２ｆｓ）の時間でオン、スイッチＳｂ１，Ｓｂ２が、（１／２ｆｓ）≦ｔ≦（１／ｆｓ）の時間でオンになるとすると、方程式１についてはｔ＝０の周りで１次近似して以下の方程式３が得られる。また、方程式２については、ｔ＝（１／２ｆｓ）の周りで１次近似して以下の方程式４が得られる。
【００４６】
（方程式３）
2015080397.tif 000009
【００４７】
なお、上記の方程式（３）において、３段目の式における右辺の第３項の、−（１／２）｛ｖｉｎ（１／２ｆｓ）−ｖｉｎ（０）｝は、十分に０に近い値である。
【００４８】
（方程式４）
2015080397.tif 000010
【００４９】
なお、上記の方程式（４）において、３段目の式における右辺の第３項の、−（１／２）｛ｖｉｎ（１／ｆｓ）−ｖｉｎ（１／２ｆｓ）｝は、十分に０に近い値である。
【００５０】
ここで、方程式３，４におけるｖ１，ｖ３，ｖ４をそれぞれ繋げると、すなわち、ｖ１（０）＝ｖ１（１／ｆｓ）、ｖ３（０）＝ｖ３（１／ｆｓ）、ｖ４（０）＝ｖ４（１／ｆｓ）、であることを利用し、また、ΔＴ＝１／（２ｆｓ）とおいて、以下の式が得られる。
【００５１】
2015080397.tif 000011
【００５２】
また、上記（直前）の式の１段目と２段目との和をとると、
ｖｉｎ＝−２｛ｖ３（０）＋ｖ４（０）＋ｖ３（ΔＴ）＋ｖ４（ΔＴ）｝＋ｖ１（０）−ｖ１（ΔＴ）
ここで、方程式３の３段目の式より、ｖ１（０）−ｖ１（ΔＴ）＝（１／（４ｆｓＣＲ））ｖ４（０）
また、−ｖｏｕｔ＝Ｒ（ｉ１＋ｉ２）＝ｖ３＋ｖ４であり、常に成り立つ式であるので、以下の結論式が得られる。
【００５３】
2015080397.tif 000012
【００５４】
なお、ここでは簡略化のために各Ｃ、各Ｌは同一値として扱ったが、これらが異なる場合においても、同様の式展開によって同様の結果を導くことができる。
結論式における最下段の式の右辺の第２項は第１項に比べて十分に小さいので無視できる。従って、負荷変動（Ｒの値の変動）に関係なくｖｉｎ≒４ｖｏｕｔとなり、出力電圧は、入力電圧のほぼ１／４となる。なお、負荷Ｒ以外での損失は無いので、出力電流は入力電流の約４倍、入力インピーダンスは抵抗値Ｒの１６倍になる。
【００５５】
ここで、再度、図１〜３の変圧装置１の構成を確認すると、変圧装置１は、第１直列体（Ｃ１，Ｃ２）と、第２直列体（Ｌ１，Ｌ２）と、スイッチ装置４とを備えている。第１直列体（Ｃ１，Ｃ２）は、一対のリアクタンス素子（キャパシタＣ１，Ｃ２）を第１接続点（Ｍ１）で互いに直列に接続して成り、その両端が、交流電源２と接続される。第２直列体（Ｌ１，Ｌ２）は、一対のリアクタンス素子（インダクタＬ１，Ｌ２）を第２接続点（Ｍ２）で互いに直列に接続して成る。
【００５６】
そして、図２の（ｂ）及び図３の（ｂ）に示すように、スイッチ装置４は、第２直列体（Ｌ１，Ｌ２）の両端が、第１直列体（Ｃ１，Ｃ２）の一端と第１接続点（Ｍ１）との間に接続される状態と、他端と第１接続点（Ｍ１）との間に接続される状態とを、交互に成立させ、かつ、入力に対する出力の極性が反転するように切り替える。また、これと同期して、負荷Ｒが、第２直列体（Ｌ１，Ｌ２）の一端と第２接続点（Ｍ２）との間に接続される状態と、他端と第２接続点（Ｍ２）との間に接続される状態とを、交互に成立させ、かつ、入力に対する出力の極性が反転するように切り替える。
【００５７】
なお、回路パラメータ条件として、インダクタンスに関しては、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、である。また、キャパシタンスに関しては、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）である。この回路パラメータ条件が満たされることにより、負荷変動に対して変圧比が一定であることを確実に実現し、歪みの少ない、より安定した変圧動作が得られる。なお、不等号で示す差は、例えば、１桁以上、より好ましくは２桁以上の差があることが好ましい（以下、同様。）。
【００５８】
図４は、上が、変圧装置１に対する入力電圧、下が、入力電流をそれぞれ表す波形図である。
図５は、変圧の中間段階での電圧ｖｍ、電流ｉｍをそれぞれ表す波形図である。これは実際には、スイッチングによるパルス列によって構成され、全体として図示のような波形となる。
また、図６は、上が、変圧装置１からの出力電圧、下が、出力電流をそれぞれ表す波形図である。図４，図６の対比により明らかなように、電圧は１／４に変圧され、それに伴って、電流は４倍となる。
【００５９】
図２１は、図１に相当する実験用の回路図の例である。図中の符号は、図１に対応している。各スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２には、半導体スイッチング素子のペアを用いる。キャパシタＣ１，Ｃ２のキャパシタンスは１μＦとした。また、インダクタＬ１．Ｌ２のインダクタンスは１ｍＨとした。
電源２は、直流電源及び６０Ｈｚの交流電源の双方で実験した。入力電圧（電源電圧）は、８Ｖ、１６Ｖ、２４Ｖと変えて実験した。スイッチング周波数は１００ｋＨｚ〜１ＭＨｚで実験した。
実験の結果、負荷Ｒ（１００Ω）の両端での出力電圧は、入力電圧８Ｖに対して２Ｖ、入力電圧１６Ｖに対して４Ｖ、入力電圧２４Ｖに対して６Ｖと、全て１／４の変圧比となっていることが確認された。
【００６０】
《第２実施形態》
図７は、第２実施形態に係る変圧装置１を示す回路図である。変圧装置１の実体は図１と同じであるが、図１との違いは、交流電源２と負荷Ｒとが、入れ替わっている点である。この場合、入力／出力が逆になるが、入力電圧は４倍に昇圧される。昇圧に伴って、出力電流は１／４になる。なお、回路パラメータ条件は、第１実施形態と同様である。
【００６１】
図８は、上が、変圧装置１に対する入力電圧、下が、入力電流をそれぞれ表す波形図である。また、図９は、上が、変圧装置１からの出力電圧、下が、出力電流をそれぞれ表す波形図である。図８，図９の対比により明らかなように、電圧は４倍に変圧され、それに伴って、電流は１／４となる。
このように、図１又は図７に示す変圧装置１は、入力／出力の可逆性を有している。
【００６２】
《第３実施形態》
図１０は、第３実施形態に係る変圧装置１を示す回路図である。この変圧装置１は、スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２の配置が図１と異なるが、その他の構成は図１と同じである。すなわち、図１０において、インダクタＬ１，Ｌ２側にあるスイッチＳｂ２，Ｓｒ２は、図１とは上下逆になっている。動作タイミングに関しては、図１の場合と同様に、スイッチＳｒ１，Ｓｒ２は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ２は互いに同期して動作する。そして、スイッチＳｒ１，Ｓｒ２のペアと、スイッチＳｂ１，Ｓｂ２のペアとは、排他的に交互にオンとなるよう動作する。なお、回路パラメータ条件は、第１実施形態と同様である。
【００６３】
図１０の回路では、インダクタ側にあるスイッチＳｂ２，Ｓｒ２は、図１の回路とは逆相でスイッチング動作を行うことになる。
このようなスイッチ配置及び動作によれば、入力に対する出力の位相を、図１の場合と比べて、反転することができる。
【００６４】
以上のように、図１，７，１０に示す変圧装置１によれば、第１直列体の両端間に電圧を入力して一端と接続点との間及び他端と接続点との間から交互に、かつ、極性を反転させながら第２直列体の両端間に出力し、かつ、第２直列体の一端と接続点との間及び他端と接続点との間から交互に、かつ、極性を反転させながら出力することによる電力変換、又は、その入出力を逆にした電力変換により、変圧を行うことができる。この場合の変圧比は、１／４又は４となる。このような変圧装置を電力用の変圧器として用いることにより、従来の商用周波トランスや、高周波トランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
上記のような変圧装置１を基本形とすると、この基本形から、以下に述べる種々のバリエーションが考えられる。
【００６５】
《第４実施形態》
図１１は、第４実施形態に係る変圧装置１を示す回路図である。この変圧装置１は、４個のキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４及び４個のスイッチＳｒ１，Ｓｂ１，Ｓｒ２，Ｓｂ２を含む前段回路と、４個のインダクタＬ１，Ｌ２，Ｌ３，Ｌ４及び４個のスイッチＳｒ３，Ｓｂ３，Ｓｒ４，Ｓｂ４を含む後段回路とを備えている。また、これらのスイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｒ４，Ｓｂ１，Ｓｂ２，Ｓｂ３，Ｓｂ４のオン／オフを制御するスイッチング制御部３が設けられている。なお、回路パラメータ条件は、第１実施形態と同様である。
【００６６】
８個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｒ４，Ｓｂ１，Ｓｂ２，Ｓｂ３，Ｓｂ４及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｒ４は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ２，Ｓｂ３，Ｓｂ４は互いに同期して動作する。そして、４個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｒ４と、他の４個のスイッチＳｂ１，Ｓｂ２，Ｓｂ３，Ｓｂ４とは、排他的に交互にオンとなるよう動作する。
図１１の回路は、図１の回路と基本的な考え方は共通するが、さらに大きな変圧比を確保すべく、キャパシタによる前段回路を２段階に構成し、かつ、インダクタによる後段回路も２段階に構成したものである。
【００６７】
ここで、前段回路の段数をＮＦ、後段回路の段数をＮＲとすると、変圧比は、（１／（２ＮＦ））×（１／（２ＮＲ））となる。従って、図１１の変圧装置１の変圧比は、（１／（２・２））×（１／（２・２））＝１／１６となる。
回路パラメータ条件は、図１の場合と同様に、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、かつ、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）、である。
また、図７と同様に、図１１の回路構成でも可逆性があり、交流電源２と負荷Ｒとを入れ替えれば、昇圧も可能である。この場合の変圧比は１６（倍）となる。
【００６８】
《第５実施形態》
図１２は、第５実施形態に係る変圧装置１を示す回路図である。この変圧装置１は、４個のキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４及び４個のスイッチＳｒ１，Ｓｂ１，Ｓｒ２，Ｓｂ２を含む前段回路と、２個のインダクタＬ１，Ｌ２及び２個のスイッチＳｒ３，Ｓｂ３を含む後段回路とを備えている。また、これらのスイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｂ１，Ｓｂ２，Ｓｂ３のオン／オフを制御するスイッチング制御部３が設けられている。なお、回路パラメータ条件は、第１実施形態と同様である。
【００６９】
６個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｂ１，Ｓｂ２，Ｓｂ３及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ２，Ｓｒ３は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ２，Ｓｂ３は互いに同期して動作する。そして、３個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３と、他の３個のスイッチＳｂ１，Ｓｂ２，Ｓｂ３とは、排他的に交互にオンとなるよう動作する。
【００７０】
ここで、図１２の変圧装置１の変圧比（１／（２ＮＦ））×（１／（２ＮＲ））は、（１／（２・２））×（１／（２・１））＝１／８となる。
回路パラメータ条件は、図１の場合と同様に、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、かつ、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）、である。
また、図７と同様に、図１２の回路構成でも可逆性があり、交流電源２と負荷Ｒとを入れ替えれば、昇圧も可能である。この場合の変圧比は８（倍）となる。
【００７１】
《第６実施形態》
図１３は、第６実施形態に係る変圧装置１を示す回路図である。この変圧装置１は、２個のキャパシタＣ１，Ｃ２及び２個のスイッチＳｒ１，Ｓｂ１を含む前段回路と、４個のインダクタＬ１，Ｌ２，Ｌ３，Ｌ４及び４個のスイッチＳｒ３，Ｓｂ３，Ｓｒ４，Ｓｂ４を含む後段回路とを備えている。また、これらのスイッチＳｒ１，Ｓｒ３，Ｓｒ４，Ｓｂ１，Ｓｂ３，Ｓｂ４のオン／オフを制御するスイッチング制御部３が設けられている。なお、回路パラメータ条件は、第１実施形態と同様である。
【００７２】
６個のスイッチＳｒ１，Ｓｒ３，Ｓｒ４，Ｓｂ１，Ｓｂ３，Ｓｂ４及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ３，Ｓｒ４は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ３，Ｓｂ４は互いに同期して動作する。そして、３個のスイッチＳｒ１，Ｓｒ３，Ｓｒ４と、他の３個のスイッチＳｂ１，Ｓｂ３，Ｓｂ４とは、排他的に交互にオンとなるよう動作する。
【００７３】
ここで、図１３の変圧装置１の変圧比（１／（２ＮＦ））×（１／（２ＮＲ））は、（１／（２・１））×（１／（２・２））＝１／８となる。
回路パラメータ条件は、図１の場合と同様に、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、かつ、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）、である。
また、図７と同様に、図１３の回路構成でも可逆性があり、交流電源２と負荷Ｒとを入れ替えれば、昇圧も可能である。この場合の変圧比は８（倍）となる。
【００７４】
《第７実施形態》
図１４は、第７実施形態に係る変圧装置１を示す回路図である。この変圧装置１は、４個のキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４及び４個のスイッチＳｒ１，Ｓｂ１，Ｓｒ２，Ｓｂ２を含む前段回路と、２個のキャパシタＣ５，Ｃ６及び２個のスイッチＳｒ３，Ｓｂ３を含む後段回路とを備えている。また、これらのスイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｂ１，Ｓｂ２，Ｓｂ３のオン／オフを制御するスイッチング制御部３が設けられている。なお、回路パラメータ条件は、第１実施形態と同様である。
【００７５】
６個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｂ１，Ｓｂ２，Ｓｂ３及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ２，Ｓｒ３は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ２，Ｓｂ３は互いに同期して動作する。そして、３個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３と、他の３個のスイッチＳｂ１，Ｓｂ２，Ｓｂ３とは、排他的に交互にオンとなるよう動作する。
【００７６】
ここで、図１４の変圧装置１は、前段回路が降圧の作用、後段回路が昇圧の作用となり、変圧比は、（１／４）×２＝１／２となる。
回路パラメータ条件は、図１の場合と同様に、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、かつ、１／（２πｆｓＣ）＜＜Ｒ＜＜（１／２πｆｏＣ）、である。
また、図７と同様に、図１４の回路構成でも可逆性があり、交流電源２と負荷Ｒとを入れ替えれば、昇圧も可能である。この場合の変圧比は２（倍）となる。
【００７７】
《第８実施形態》
図１５は、第８実施形態に係る変圧装置１を示す回路図である。この変圧装置１は、２個のインダクタＬ１，Ｌ２及び２個のスイッチＳｒ１，Ｓｂ１を含む前段回路と、４個のインダクタＬ３，Ｌ４，Ｌ５，Ｌ６及び４個のスイッチＳｒ３，Ｓｂ３，Ｓｒ４，Ｓｂ４を含む後段回路とを備えている。また、これらのスイッチＳｒ１，Ｓｒ３，Ｓｒ４，Ｓｂ１，Ｓｂ３，Ｓｂ４のオン／オフを制御するスイッチング制御部３が設けられている。なお、回路パラメータ条件は、第１実施形態と同様である。
【００７８】
６個のスイッチＳｒ１，Ｓｒ３，Ｓｒ４，Ｓｂ１，Ｓｂ３，Ｓｂ４及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ３，Ｓｒ４は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ３，Ｓｂ４は互いに同期して動作する。そして、３個のスイッチＳｒ１，Ｓｒ３，Ｓｒ４と、他の３個のスイッチＳｂ１，Ｓｂ３，Ｓｂ４とは、排他的に交互にオンとなるよう動作する。
【００７９】
ここで、図１５の変圧装置１は、前段回路が昇圧の作用、後段回路が降圧の作用となり、変圧比は、２×（１／４）＝１／２となる。
回路パラメータ条件は、図１の場合と同様に、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、かつ、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）、である。
また、図７と同様に、図１５の回路構成でも可逆性があり、交流電源２と負荷Ｒとを入れ替えれば、昇圧も可能である。この場合の変圧比は２（倍）となる。
【００８０】
《第９実施形態》
図１６は、第９実施形態に係る変圧装置１を示す回路図である。この変圧装置１では、リアクタンス素子が存在するのが後段回路のみであり、その後段回路は、２個のインダクタＬ１，Ｌ２と、２個のスイッチＳｒ３，Ｓｂ３とを備えている。前段回路は、フルブリッジ回路を構成する４個のスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２によって構成されている。
【００８１】
また、スイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｂ１，Ｓｂ２，Ｓｂ３のオン／オフを制御するスイッチング制御部３が設けられている。６個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｂ１，Ｓｂ２，Ｓｂ３及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ２，Ｓｒ３は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ２，Ｓｂ３は互いに同期して動作する。そして、３個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３と、他の３個のスイッチＳｂ１，Ｓｂ２，Ｓｂ３とは、排他的に交互にオンとなるよう動作する。
【００８２】
図１６の回路は、いわば、図１の回路における前段回路をフルブリッジ回路に変更したものであり、動作の考え方は同様である。前段回路は、スイッチングによって、入力に対する出力の極性を交互に反転させる機能を有するが、変圧にはほとんど寄与しない。
図１６の変圧装置１の変圧比は１／２となる。交流電源２と負荷Ｒを入れ替えれば、変圧比は２倍となる。
回路パラメータＬの条件は、図１の場合と同様に、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬである。
【００８３】
《第１０実施形態》
図１７は、第１０実施形態に係る変圧装置１を示す回路図である。この変圧装置１では、リアクタンス素子が存在するのが前段回路のみであり、その前段回路は、２個のキャパシタＣ１，Ｃ２と、２個のスイッチＳｒ１，Ｓｂ１とを備えている。後段回路は、フルブリッジ回路を構成する４個のスイッチＳｒ２，Ｓｒ３，Ｓｂ２，Ｓｂ３によって構成されている。
【００８４】
また、スイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｂ１，Ｓｂ２，Ｓｂ３のオン／オフを制御するスイッチング制御部３が設けられている。６個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３，Ｓｂ１，Ｓｂ２，Ｓｂ３及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ２，Ｓｒ３は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ２，Ｓｂ３は互いに同期して動作する。そして、３個のスイッチＳｒ１，Ｓｒ２，Ｓｒ３と、他の３個のスイッチＳｂ１，Ｓｂ２，Ｓｂ３とは、排他的に交互にオンとなるよう動作する。
【００８５】
図１７の回路は、いわば、図１の回路における後段回路をフルブリッジ回路に変更したものであり、動作の考え方は同様である。後段回路は、スイッチングによって、入力に対する出力の極性を交互に反転させる機能を有するが、変圧にはほとんど寄与しない。
図１７の変圧装置１の変圧比は１／２となる。交流電源２と負荷Ｒを入れ替えれば、変圧比は２倍となる。
回路パラメータＣの条件は、図１の場合と同様に、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）、である。
【００８６】
《第１１実施形態》
図１８は、第１１実施形態に係る変圧装置１を示す回路図である。図１との違いは、スイッチＳｒ１とＳｂ１との相互接続点からインダクタ側へ至る電路上にキャパシタＣＸを設けた点である。言い換えれば、前段回路において、キャパシタＣ１，Ｃ２の直列体の接続点とは繋がっていない方の出力用の線路に、キャパシタＣＸを介挿したことになる。このようなキャパシタＣＸを設けることは、既述及び後述の全ての実施形態において下記の点で有効である。
この場合、スイッチ装置４が故障した（例えばスイッチＳｒ１，Ｓｒ２又はＳｂ１，Ｓｂ２がオンのままになった。）場合や、線路中に地絡や短絡があった場合に、交流電源２から負荷Ｒに過電流が流れることを抑制できる。その他、前段側と後段側とを直流的に互いに絶縁したい場合に有用である。
なお、上記キャパシタＣＸは、後段回路に同様に設けることもできる。
【００８７】
《第１２実施形態》
次に、より大きな変圧比を得るために多段化した変圧装置１の一例について説明する。
図１９は、第１２実施形態に係る変圧装置１の前段回路を示す回路図である。この回路図は、例えば図１における前段回路にキャパシタＣ３を追加したものを１ユニットとして、これを３ユニット並べたものである。キャパシタＣ３は、キャパシタＣ１，Ｃ２の直列体の接続点とは繋がっていない方の出力用の線路に介挿されている。なお、図１におけるスイッチ装置４の図示は省略しているが、同様に設けられている。
【００８８】
図１９において、ユニットＵｆ１，Ｕｆ２，Ｕｆ３は、入力側で互いに直列に接続されており、各ユニットＵｆ１，Ｕｆ２，Ｕｆ３で入力電圧は均等に分担される。また、各ユニットＵｆ１，Ｕｆ２，Ｕｆ３の出力側は互いに並列に接続されており、各ユニットＵｆ１，Ｕｆ２，Ｕｆ３の出力電圧はそのまま全体の出力電圧となる。すなわち、全体の入力電圧をｖｉｎとすると、各ユニットＵｆ１，Ｕｆ２，Ｕｆ３への入力電圧はｖｉｎ／３となる。また、出力電圧は、（ｖｉｎ／６）相当の、パルス列波形（例えば図５のような波形）となる。
【００８９】
図２０は、第１２実施形態に係る変圧装置１の後段回路を示す回路図である。この回路図は、例えば図１における後段回路にインダクタＬ３を追加したものを１ユニットとして、これを３ユニット並べたものである。インダクタＬ３は、インダクタＬ１，Ｌ２の直列体の接続点とは繋がっていない方の出力用の線路に介挿されている。なお、図１におけるスイッチ装置４の図示は省略しているが、同様に設けられている。
【００９０】
図２０において、ユニットＵｒ１，Ｕｒ２，Ｕｒ３は、入力側で互いに直列に接続されており、各ユニットＵｒ１，Ｕｒ２，Ｕｒ３で入力電圧は均等に分担される。また、各ユニットＵｒ１，Ｕｒ２，Ｕｒ３の出力側は互いに並列に接続されており、各ユニットＵｒ１，Ｕｒ２，Ｕｒ３の出力電圧はそのまま全体の出力電圧となる。すなわち、全体の入力電圧をｖｉｎ／６とすると、各ユニットＵｒ１，Ｕｒ２，Ｕｒ３への入力電圧はｖｉｎ／１８となる。また、出力電圧は、ｖｉｎ／３６となる。
【００９１】
図１９及び図２０において、例えば、前段回路・後段回路の各ユニットにおける上側のスイッチ（Ｓｒ１，Ｓｒ２，合計６個）は互いに同期して動作し、また、各ユニットにおける下側のスイッチ（Ｓｂ１，Ｓｂ２，合計６個）は互いに同期して動作する。そして、上側の６個のスイッチと、下側の６個のスイッチとは、排他的に交互にオンとなるよう動作する。
なお、スイッチングのタイミングは、これとは別のパターンも可能である。例えば、前段回路（図１９）の各ユニットにおける上側のスイッチ（３個）と後段回路（図２０）の各ユニットにおける下側のスイッチ（３個）とが互いに同期して動作し、また、前段回路の各ユニットにおける下側のスイッチ（３個）と後段回路の各ユニットにおける上側のスイッチ（３個）とが互いに同期して動作し、前者（６個）と後者（６個）とが排他的に交互にオンとなるように動作してもよい。
【００９２】
また、図１９，図２０に示したユニット数は一例に過ぎず、前段回路、後段回路共に、任意のユニット数を構成することができる。例えば、前段回路のユニット数がＮＦ、後段回路のユニット数がＮＲであれば、変圧装置１としての変圧比は、（１／２ＮＦ）・（１／２ＮＲ）となる。このようにして、各種の変圧比を容易に実現することができる。
なお、回路パラメータ条件は、第１実施形態と同様である。
また、第１２実施形態の回路構成にも可逆性があり、交流電源と負荷とを入れ替えることができる。
【００９３】
なお、図１９におけるキャパシタＣ３は、図１８におけるキャパシタＣＸと同じ位置に設けられているが、キャパシタＣＸのような故障対策目的で設けられているのではなく、多段化接続のために必要な回路要素として設けられている。すなわち、図１９におけるキャパシタＣ３は、ユニット間の短絡を防止し、入力側でのユニット間の電位差を保つために設けられる。但し、短絡を防止することができる範囲内で個数を減らすことは可能である。例えば、図１９では３ユニットそれぞれにキャパシタＣ３を設け、合計３個のキャパシタＣ３が存在するが、これを２個に減らすことは可能である。
【００９４】
例えば、図４５は、図１９の前段回路３ユニットを２ユニットＵｆ１，Ｕｆ２のみで書いた回路図である。図４５において、楕円で囲む２つのキャパシタＣ２，Ｃ１は、電気回路的には１個の等価なキャパシタとしても表現できる。この１個のキャパシタを例えばＣ２１とすると、図４６は、図４５と等価な回路である。そして、図４６における５個のキャパシタのうち１個は、スイッチング動作によって回路の短絡が生じない範囲で、省略することができる。例えばその１個がキャパシタＣ２１であるとして、これを省略（短絡）すると、図１１の前段回路と同じ回路になる。
【００９５】
また、図４７は、図１２の変圧装置１の前段回路と後段回路との間に、後述の集中定数回路による変圧装置２００を介挿した複合的な変圧装置を示す回路図である。この場合、変圧装置２００内の先頭のキャパシタの存在により、変圧装置１の前段回路における５個のキャパシタのうち例えばキャパシタＣ１，Ｃ３を省略（短絡）しても、スイッチング動作によって回路の短絡が生じないようにすることが可能である。
【００９６】
図２０に戻り、後段回路におけるインダクタＬ３も、多段化接続のために必要な回路要素として設けられている。すなわち、図２０におけるインダクタＬ３は、ユニット間で高周波的に絶縁されている状態を担保し、入力側でのユニット間の電位差を保つために設けられる。但し、絶縁状態を維持できる範囲内で個数を減らすことは可能である。例えば、図２０では３ユニットそれぞれにインダクタＬ３を設け、合計３個のインダクタＬ３が存在するが、これを２個に減らすことは可能である。
【００９７】
《各実施形態の総括》
上記の各実施形態に基づいて、変圧装置１のとり得る回路構成を総括する。
図２２は、変圧装置１を大局的に見た概略構成を示すブロック図である。すなわち、変圧装置１は、電源２と負荷Ｒとの間に設けられ、電源２と接続される前端側に入力ポートＰ１及びＰ２を有し、後端側に出力ポートＰ３及びＰ４を有する前段回路１ｆと、負荷Ｒと接続される後端側に出力ポートＰ７及びＰ８を有し、前端側に入力ポートＰ５及びＰ６を有する後段回路１ｒとを備えている。
【００９８】
すなわち変圧装置１は、電源２と負荷Ｒとの間に設けられ、入力に対する出力の極性を交互に反転させるスイッチングを行う機能をそれぞれが有する前段回路１ｆ及び後段回路１ｒを備えている。そして、当該変圧装置１は、前段回路１ｆ及び後段回路１ｒの少なくとも一方に、一対のリアクタンス素子を接続点で互いに直列に接続して成る直列体を備えている。また、変圧装置１に含まれるスイッチ装置４（図１）は、前記直列体の両端を第１ポートとした場合に、前記直列体の一端と前記接続点との間、及び、前記直列体の他端と前記接続点との間を、スイッチングにより交互に、かつ、極性を反転させながら第２ポートとして、前記第１ポートから前記第２ポートへの電力の伝送、及び、前記第２ポートから前記第１ポートへの電力の伝送のいずれか一方を実行する。
【００９９】
このように構成された変圧装置１では、一対のリアクタンス素子を含む回路構成とスイッチングとによって変圧を行うことができる。このような変圧装置１を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
【０１００】
次に、回路構成のバリエーションから総括する。
図２３は、前段回路１ｆとして選択しうる回路の基本形を示す図である。
変圧装置１の前段回路としては、以下の（Ｆ１）〜（Ｆ５）のいずれかが選択可能である。
【０１０１】
（Ｆ１）は、図２３の（ａ）に示す前段回路１ｆである。
すなわち、（Ｆ１）は、一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ入力ポートＰ１及び入力ポートＰ２に接続され、キャパシタ接続点は出力ポートＰ４に接続され、入力ポートＰ１と出力ポートＰ３との間にある第１スイッチと、入力ポートＰ２と出力ポートＰ３との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、である。
【０１０２】
（Ｆ２）は、図２３の（ｂ）に示す前段回路１ｆを１ユニットとして、複数ユニットで多段化した前段回路である。多段化には、出力ポートＰ３に直結する線路にもキャパシタが必要になる。
すなわち、（Ｆ２）は、（Ｆ１）の前段回路において出力ポートＰ３に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、である。
【０１０３】
（Ｆ３）は、図２３の（ｃ）に示す前段回路１ｆである。
すなわち、（Ｆ３）は、一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ出力ポートＰ３及び出力ポートＰ４に接続され、インダクタ接続点は入力ポートＰ２に接続され、入力ポートＰ１と出力ポートＰ３との間にある第１スイッチと、入力ポートＰ１と出力ポートＰ４との間にある第２スイッチとが、スイッチングにより交互にオン状態となる前段回路、である。
【０１０４】
（Ｆ４）は、図２３の（ｄ）に示す前段回路１ｆを１ユニットとして、複数ユニットで多段化した前段回路である。多段化には、入力ポートＰ１に直結する線路にもインダクタが必要になる。
すなわち、（Ｆ３）の前段回路において入力ポートＰ１に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの前記入力ポートＰ１，Ｐ２を互いに直列に接続し、複数ユニットの前記出力ポートＰ３，Ｐ４を互いに並列に接続した前段回路、である。
【０１０５】
（Ｆ５）は、図２３の（ｅ）に示す前段回路１ｆである。
すなわち、（Ｆ５）は、４個のスイッチによって構成され、入力ポートＰ１，Ｐ２から入力して出力ポートＰ３，Ｐ４から出力するフルブリッジ回路の前段回路、である。
【０１０６】
図２４は、後段回路１ｒとして選択しうる回路の基本形を示す図である。
変圧装置１の後段回路としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能である。
【０１０７】
（Ｒ１）は、図２４の（ａ）に示す後段回路１ｒである。
すなわち、（Ｒ１）は、一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ入力ポートＰ５及び入力ポートＰ６に接続され、インダクタ接続点は出力ポートＰ８に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１スイッチと、入力ポートＰ６と出力ポートＰ７との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、である。
【０１０８】
（Ｒ２）は、図２４の（ｂ）に示す後段回路１ｒを１ユニットとして、複数ユニットで多段化した後段回路である。多段化には、出力ポートＰ７に直結する線路にもインダクタが必要になる。
すなわち、（Ｒ２）は、（Ｒ１）の後段回路において出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、である。
【０１０９】
（Ｒ３）は、図２４の（ｃ）に示す後段回路１ｒである。
すなわち、（Ｒ３）は、一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ出力ポートＰ７及び出力ポートＰ８に接続され、キャパシタ接続点は入力ポートＰ６に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１スイッチと、入力ポートＰ５と出力ポートＰ８との間にある第２スイッチとが、スイッチングにより交互にオン状態となる後段回路、である。
【０１１０】
（Ｒ４）は、図２４の（ｄ）に示す後段回路１ｒを１ユニットとして、複数ユニットで多段化した後段回路である。多段化には、入力ポートＰ５に直結する線路にもキャパシタが必要になる。
すなわち、（Ｒ４）は、（Ｒ３）の後段回路において入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、である。
【０１１１】
（Ｒ５）は、図２４の（ｅ）に示す後段回路である。
すなわち、（Ｒ５）は、４個のスイッチによって構成され、入力ポートＰ５，Ｐ６から入力して出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、である。
【０１１２】
そして、上記の前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置であればよい。
かかる変圧装置では、回路構成とスイッチングとによって変圧を行うことができる。このような変圧装置を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。また、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現することができる。
【０１１３】
なお、上記の変圧装置における前段回路・後段回路の組み合わせと、変圧比との関係は、以下の表１に示す通りである。なお、表１において、「Ｃ」はキャパシタを用いる回路を、「Ｌ」はインダクタを用いる回路を、「ＦＢ」はフルブリッジ回路を用いる回路を、それぞれ示している。
【０１１４】
【表１】
2015080397.tif 000013
【０１１５】
上記のように、各種の変圧比を容易に実現することができる。
さらに、上記のいずれかの前段回路・後段回路を備えた変圧装置を、複数組、縦続に構成してもよい。この場合、降圧・昇圧ともに、大きな変圧比を実現することができる。
また、上記各実施形態の変圧装置において、キャパシタ、インダクタとして、ケーブルのキャパシタンス及びインダクタンスを利用することもできる。ケーブルは耐圧性能を容易に確保することができ、また、低コストであるので有利である。
なお、上記各実施形態においては電源が交流電源２であるとしたが、上述の変圧装置１は、直流電源にも適用可能であり、ＤＣ／ＤＣコンバータとしても使用可能である。
【０１１６】
《第１３実施形態》
次に、電源が直流電源であって、かつ、後段回路の構成が上述の各実施形態とは異なる変圧装置の例について、補足説明する。図４８は、第１３実施形態に係る変圧装置１を示す回路図である。この変圧装置１は、５個のキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４，ＣＸ及び４個のスイッチＳｒ１，Ｓｂ１，Ｓｒ２，Ｓｂ２を含む前段回路と、２個のインダクタＬ１，Ｌ２及び２個のダイオードＤ１，Ｄ２を含む後段回路とを備えている。ダイオードＤ１，Ｄ２は互いのアノード同士が接続されている形である。但し、逆に、互いのカソード同士が接続されている形であってもよい。また、前段回路のスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のオン／オフを制御するスイッチング制御部３が設けられている。なお、回路パラメータ条件は、第１実施形態と同様である。但し、電源の周波数ｆｏは、直流であるので、０である。
【０１１７】
既出の実施形態で、図４８と似ているのは例えば第５実施形態、図１２である。図１２と比較すると、電源が、直流電源２ｄである。また、変圧に関与する４個のキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の他に、中央にキャパシタＣＸが設けられている。このキャパシタＣＸは、第１１実施形態、図１８におけるキャパシタＣＸと同様の理由で設けられている。そして、後段回路は、図１２におけるスイッチＳｒ３，Ｓｂ３がダイオードＤ１，Ｄ２に置き換えられている。
【０１１８】
４個のスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ２は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ２は互いに同期して動作する。そして、２個のスイッチＳｒ１，Ｓｒ２と、他の２個のスイッチＳｂ１，Ｓｂ２とは、排他的に交互にオンとなるよう動作する。
【０１１９】
前段回路の出力電圧により、インダクタＬ１，Ｌ２の直列体に電流が流れる。また、前段回路の出力電圧（後段回路の入力電圧）の極性に応じて、インダクタＬ１，Ｌ２の直列体の相互接続点から負荷Ｒ及び、ダイオードＤ１，Ｄ２のいずれか一方を通して電流が流れる。これにより、負荷Ｒには、後段回路の入力電圧の１／２の電圧が出力される。
【０１２０】
すなわち、図４８の変圧装置１の変圧比（１／（２ＮＦ））×（１／（２ＮＲ））は、（１／（２・２））×（１／（２・１））＝１／８となる。
回路パラメータ条件は、図１の場合と同様に、２πｆｏＬ＜＜Ｒ＜＜２πｆｓＬ、かつ、１／（２πｆｓＣ）＜＜Ｒ＜＜１／（２πｆｏＣ）、であるが、ここで、ｆｏは０である。
【０１２１】
このように、電源が直流電源である場合は、後段回路のスイッチをダイオードで代用することができる。すなわち、ダイオードは、後段回路を構成するスイッチの一種となり得る。ダイオードは制御不要であり、半導体スイッチング素子よりも安価である。
なお、図４８の回路構成には可逆性が無く、直流電源２ｄと負荷Ｒとを入れ替えて使用することはできない。
【０１２２】
図４９は、図４８の変圧装置１に、環流ダイオードを付加した回路図である。図４８との違いは、スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のそれぞれと並列に、環流ダイオードＤｒ１，Ｄｂ１，Ｄｒ２，Ｄｂ２を接続した点である。環流ダイオードＤｒ１，Ｄｂ１，Ｄｒ２，Ｄｂ２は、カソード側が、直流電源２ｄのプラス側になるように設けられる。なお、これらの環流ダイオードＤｒ１，Ｄｂ１，Ｄｒ２，Ｄｂ２は、スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２に内在するダイオードであってもよいし、また、スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２とは別に設ける外付けのダイオードであってもよい。
このような環流ダイオードＤｒ１，Ｄｂ１，Ｄｒ２，Ｄｂ２を設けることにより、損失を小さくできる場合があり、さらには結果的にインダクタＬ１，Ｌ２のインダクタンスを低減することができて小型化に寄与する場合がある。
【０１２３】
《直流電源の場合の実施形態の総括》
ここで、図２４に示した後段回路１ｒとして選択しうる回路の基本形と対応させて考えると、図５０は、ダイオードを用いた場合の、後段回路１ｒとして選択しうる回路の基本形を示す図である。
直流電源２ｄに対する変圧装置１の後段回路（ダイオード使用）としては、以下の（Ｒ１）〜（Ｒ５）のいずれかが選択可能である。
【０１２４】
（Ｒ１）は、図５０の（ａ）に示す後段回路１ｒである。
すなわち、（Ｒ１）は、一対のインダクタをインダクタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ入力ポートＰ５及び入力ポートＰ６に接続され、インダクタ接続点は出力ポートＰ８に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１ダイオードと、入力ポートＰ６と出力ポートＰ７との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、である。
【０１２５】
（Ｒ２）は、図５０の（ｂ）に示す後段回路１ｒを１ユニットとして、複数ユニットで多段化した後段回路である。多段化には、出力ポートＰ７に直結する線路にもインダクタが必要になる。
すなわち、（Ｒ２）は、（Ｒ１）の後段回路において出力ポートＰ７に直結する線路にインダクタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、である。
【０１２６】
（Ｒ３）は、図５０の（ｃ）に示す後段回路１ｒである。
すなわち、（Ｒ３）は、一対のキャパシタをキャパシタ接続点で互いに直列に接続して成る直列体の両端がそれぞれ出力ポートＰ７及び出力ポートＰ８に接続され、キャパシタ接続点は入力ポートＰ６に接続され、入力ポートＰ５と出力ポートＰ７との間にある第１ダイオードと、入力ポートＰ５と出力ポートＰ８との間にある第２ダイオードとが、入力電圧の極性に応じて交互に導通する後段回路、である。
【０１２７】
（Ｒ４）は、図５０の（ｄ）に示す後段回路１ｒを１ユニットとして、複数ユニットで多段化した後段回路である。多段化には、入力ポートＰ５に直結する線路にもキャパシタが必要になる。
すなわち、（Ｒ４）は、（Ｒ３）の後段回路において入力ポートＰ５に直結する線路にキャパシタを介挿したものを１ユニットとして、複数ユニットの入力ポートＰ５，Ｐ６を互いに直列に接続し、複数ユニットの出力ポートＰ７，Ｐ８を互いに並列に接続した後段回路、である。
【０１２８】
（Ｒ５）は、図５０の（ｅ）に示す後段回路である。
すなわち、（Ｒ５）は、４個のダイオードによって構成され、入力ポートＰ５，Ｐ６から入力して出力ポートＰ７，Ｐ８から出力するフルブリッジ回路の後段回路、である。
【０１２９】
なお、図５０の（ａ）〜（ｄ）におけるダイオードの向きは、個々のダイオードが図示と逆向き（アノード・カソードが逆）であってもよい。
【０１３０】
以上のように、電源が直流電源である場合は、後段の回路バリエーションが多くなり、まず、交流電源の場合と同様に、図２３の前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、図２４の後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置であればよい。
また、図２３の前段回路（Ｆ１）〜（Ｆ５）のうちのいずれか一つと、図５０の後段回路（Ｒ１）〜（Ｒ５）のうちのいずれか一つとを備えて構成され、かつ、前段回路が（Ｆ５）で後段回路が（Ｒ５）であるという組み合わせは除外する変圧装置であればよい。
【０１３１】
《変圧装置の使用例》
図５１は、上記のような直流電源に対する変圧装置１の使用例を示す接続図である。この図は、例えば太陽光発電所での変圧装置１の使用例を示している。太陽光発電パネル１０は、例えば、所定数で１ストリングを成している。複数のストリング１１，１２，１３の出力電路ＰＬ１，ＰＬ２，ＰＬ３は、例えば、途中で１本の電路ＰＬにまとめられて、電力がパワーコンディショナ１８に送られる。計測装置１４は、電流センサ１５，１６，１７により、各ストリング１１，１２，１３から出力される電流を計測し、また、電路ＰＬから電圧を計測する。計測信号は、電力線通信又は無線により、パワーコンディショナ１８や、監視装置（図示せず。）に送られる。
【０１３２】
ここで、計測装置１４は、例えば１００Ｖ程度の電圧の電源が必要な場合があるが、計測装置１４は、通常屋外にあり、電源を供給するために別の所から配線工事をするのも面倒である。一方、ストリング１１〜１３の各々から送られてくる電圧ＶＨは、例えば６００Ｖ〜１０００Ｖの高電圧であり、電圧が高過ぎる。そこで、変圧装置１を用いて電圧ＶＨを、１００ボルト程度の低電圧ＶＬに変圧すれば、計測装置１４の電源として使用することができる。
【０１３３】
＜分布定数回路による変圧装置＞
《基本構成》
次に、上述の変圧装置１とは異なる、分布定数回路による変圧装置について説明する。
図２５は、分布定数回路による変圧装置１００を示す接続図である。図において、変圧装置１００を構成するのは、第１変換器１０１と，その終端に接続された第２変換器１０２である。第１変換器１０１及び第２変換器１０２としては、例えばシース付きの単心ケーブル（ＣＶ）を用いることができる。前段の第１変換器１０１は、入力される電源の周波数をｆ、周波数ｆにおける波長をλとすると、λ／４の長さを有する（λは波長）。また、第１変換器１０１の終端に接続される後段の第２変換器１０２も、入力される電源の周波数ｆに対してλ／４の長さを有する。
【０１３４】
ここで、第１変換器１０１及び第２変換器１０２のそれぞれの特性インピーダンスをＺｃ１及びＺｃ２、第１変換器１０１の入力端から見た入力インピーダンスをＺｉｎ、第２変換器１０２の入力端から見た入力インピーダンスをＺｉｎ’とすると、
Ｚｉｎ＝Ｚｃ１２／Ｚｉｎ’、Ｚｉｎ’＝Ｚｃ２２／Ｒであるから、
Ｚｉｎ＝Ｚｃ１２／（Ｚｃ２２／Ｒ）
＝（Ｚｃ１２／Ｚｃ２２）Ｒ
となる。（Ｚｃ１２／Ｚｃ２２）は定数であるから、これを定数ｋと置くと、
Ｚｉｎ＝ｋ・Ｒ
となる。
【０１３５】
また、変圧装置１００全体としての、入力電圧をＶｉｎ、入力電力をＰｉｎ、出力電力をＰｏｕｔ、出力電圧をＶｏｕｔとすると、Ｐｉｎ＝Ｖｉｎ２／Ｚｉｎ、Ｐｏｕｔ＝Ｖｏｕｔ２／Ｒである。ここで、Ｐｉｎ＝Ｐｏｕｔであるから、以下の関係が得られる。
Ｖｉｎ２／Ｚｉｎ＝Ｖｏｕｔ２／Ｒ
となる。これを変形すると、
（Ｖｏｕｔ２／Ｖｉｎ２）＝Ｒ／Ｚｉｎ＝ｋ
となる。従って、
（Ｖｏｕｔ／Ｖｉｎ）＝ｋ１／２
となり、一定の変圧比ｋ１／２が得られる。
【０１３６】
このように、入力インピーダンスＺｉｎは負荷の抵抗値Ｒに比例し、負荷変動に対して変圧比が一定となる。言い換えれば、負荷の抵抗値に関わらず、入力電圧に比例した出力電圧が得られる。すなわち、一定の変圧比（１／ｋ）１／２＝Ｚｃ２／Ｚｃ１で、入力電圧を出力電圧に変換する変圧装置１００が得られる。また、変圧比は、Ｚｃ２／Ｚｃ１の値の選択により自由に設計可能である。
この変圧装置は、分布定数回路を２段階に接続したものである。従って、従来の変圧器のような巻線や鉄心等を必要としない画期的な形態となり、変圧器の軽量化及び、それに伴う低コスト化を実現することができる。さらに、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現できる。
【０１３７】
上記の変圧装置１００は、商用周波レベルの低周波でも理論的には可能であるが、現実的には、λ／４が非常に長くなるので、不向きである。しかし、１ＭＨｚではλ／４が数十ｍとなり、配電線の電力ケーブルと一体化すれば実現が可能である。さらに１０ＭＨｚでは、λ／４が数ｍとなるので、ケーブルでの実現が現実的に容易になる。
【０１３８】
《応用例》
図２６は、図１に示した変圧装置１と、上記変圧装置１００とを、組み合わせた回路図である。すなわちこれは、図１に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、分布定数型の変圧装置１００を介挿した回路構成となっている。この場合、変圧装置１におけるキャパシタ段とインダクタ段との間は、スイッチングにより高周波（例えば１ＭＨｚ）となっているので、高周波でスイッチングを行っている環境を利用して分布定数型の変圧装置１００を活用することができる。また、２種類の変圧装置１，１００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。なお、当該変圧装置１００を図１の変圧装置１と組み合わせたのは一例に過ぎず、既述の全ての変圧装置１と組み合わせることができる。
【０１３９】
＜集中定数回路による変圧装置＞
次に、上述の変圧装置１，１００とは異なる、集中定数回路による変圧装置について説明する。
図２７は、二端子対回路（四端子回路）による変圧装置２００の概念を示す図である。変圧装置として機能するためには、前述のように、入力インピーダンスＺｉｎと負荷Ｒ（抵抗値Ｒ）との間に、
Ｚｉｎ＝ｋ・Ｒ    （ｋは定数）
の関係が成り立つ必要がある。これにより、負荷変動に対して入力インピーダンスＺｉｎが線形に変化し、変圧比は一定である。また、入力インピーダンスＺｉｎは、リアクタンス成分を持たない。すなわち、入力インピーダンスＺｉｎは、実数成分がｋ・Ｒであり、虚数成分が０であることが必要である。このような入力インピーダンスＺｉｎとなる変圧装置２００を、ＬＩＬＴ（Ｌｏａｄ−Ｉｎｖａｒｉａｎｔ  Ｌｉｎｅａｒ  Ｔｒａｎｓｆｏｒｍｅｒ）と称する。
【０１４０】
上記のような変圧装置２００では、負荷の抵抗値Ｒに関わらず、入力電圧に比例した出力電圧が得られる。すなわち、一定の変圧比（１／ｋ）１／２で入力電圧を出力電圧に変換する変圧装置２００が得られる。このような変圧装置２００を変圧器として用いることにより、従来の商用周波トランスや、高周波トランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。さらに、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現できる。
【０１４１】
ＬＩＬＴとなる回路構成は無数に考えられるが、リアクタンス素子の要素数ｎ（図１〜２０に関して用いた段数ｎとは無関係）は少ない方が良い。本発明者らは、ｎの値を１から順に、１，２，３，４，・・・と全探索を行った結果、最小の要素数ｎは４であるという知見を得た。
【０１４２】
図２８は、回路を構成する要素数ｎの考え方の一例を示す図である。図において、左の図には見かけ上、３つの要素Ｘ１，Ｘ２，Ｘ３が存在する。しかし、トポロジー的に等価なＸ１，Ｘ２は１つとカウントし、電気回路として意味を成さないＸ３はカウントしない。従って、左の回路構成は、右の回路構成と同じであり、要素数ｎは１である。
【０１４３】
図２９は、最小の要素数４で構成できる回路構成のうちの４パターンを示す図であり、（ａ）、（ｂ）、（ｃ）、（ｄ）の順にそれぞれ、「４Ａ型」、「４Ｂ型」、「４Ｃ型」、「４Ｄ型」と呼ぶものとする。
【０１４４】
《４Ａ型》
図３０は、４Ａ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、二端子対回路の１線上にあるＸ１，２線間にあるＸ２，前記１線上にあるＸ３、２線間にあるＸ４によって二端子対回路が構成されている。この場合の入力インピーダンスＺｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺｉｎは、下段部で表される。
なお、以下の各式中の「ｊ」は虚数（−１）１／２を表す。
【０１４５】
2015080397.tif 000014
【０１４６】
すなわち、パラメータ条件が、
（１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０  ∧  Ｘ２＋Ｘ３＋Ｘ４＝０
であるとき、言い換えれば、（１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０であり、かつ、Ｘ２＋Ｘ３＋Ｘ４＝０であるとき、Ｚｉｎ＝（Ｘ２２／Ｘ４２）・Ｒとなり、入力電圧に比例した出力電圧が得られる。
図３１は、４Ａ型の回路構成の実例６パターンを示す図である。
【０１４７】
図３２は、図１に示した変圧装置１と、上記４Ａ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。
また、この場合、例えば１ＭＨｚの高周波でスイッチングを行っている環境を利用して集中定数回路の変圧装置２００を活用することができる。なお、交流電源２が仮に直流電源に置き換わったとしても、変圧装置２００には、変圧装置１の前段のスイッチングによるスイッチング波形が入力されるので、使用可能である（以下同様）。
なお、当該変圧装置２００を図１の変圧装置１と組み合わせたのは一例に過ぎず、既述の全ての変圧装置１，１００と組み合わせることができる。この点は、以下の例でも同様である。
【０１４８】
《４Ｂ型》
図３３は、４Ｂ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、二端子対回路の２線間にあるＸ１，１線上にあるＸ２，２線間にあるＸ３、前記１線上にあるＸ４によって二端子対回路が構成されている。この場合の入力インピーダンスＺｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺｉｎは、下段部で表される。
【０１４９】
2015080397.tif 000015
【０１５０】
すなわち、パラメータ条件が、
Ｘ１＋Ｘ２＋Ｘ３＝０  ∧  （１／Ｘ２）＋（１／Ｘ３）＋（１／Ｘ４）＝０
であるとき、Ｚｉｎ＝（Ｘ１２／Ｘ３２）・Ｒとなり、入力電圧に比例した出力電圧が得られる。
図３４は、４Ｂ型の回路構成の実例６パターンを示す図である。
【０１５１】
図３５は、図１に示した変圧装置１と、上記４Ｂ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。
【０１５２】
《４Ｃ型》
図３６は、４Ｃ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、二端子対回路の１線上にあるＸ１，２線間にあるＸ２，前記１線上にあるＸ３、によって構成されるＴ型回路と、Ｘ１及びＸ３の直列体に対して並列にあるＸ４とによって二端子対回路が構成されている。この場合の入力インピーダンスＺｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺｉｎは、下段部で表される。
【０１５３】
2015080397.tif 000016
【０１５４】
すなわち、パラメータ条件が、
Ｘ１＋Ｘ３＋Ｘ４＝０  ∧  （１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０
であるとき、Ｚｉｎ＝（Ｘ１２／Ｘ３２）・Ｒとなり、入力電圧に比例した出力電圧が得られる。
図３７は、４Ｃ型の回路構成の実例６パターンを示す図である。
【０１５５】
図３８は、図１に示した変圧装置１と、上記４Ｃ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。
【０１５６】
《４Ｄ型》
図３９は、４Ｄ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、二端子対回路の２線間にあるＸ１，Ｘ２の第１直列体、及び、２線間にあるＸ３，Ｘ４の第２直列体を含み、第１直列体の相互接続点及び第２直列体の相互接続点が出力端子となる二端子対回路が構成されている。この場合の入力インピーダンスＺｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺｉｎは、下段部で表される。
【０１５７】
2015080397.tif 000017
【０１５８】
すなわち、パラメータ条件が、
Ｘ１＋Ｘ２＋Ｘ３＋Ｘ４＝０  ∧  （１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＋（１／Ｘ４）＝０
であるとき、Ｚｉｎ＝｛（Ｘ１＋Ｘ２）２／（Ｘ１−Ｘ２）２｝・Ｒとなり、入力電圧に比例した出力電圧が得られる。
図４０は、４Ｄ型の回路構成の実例２パターンを示す図である。
【０１５９】
図４１は、図１に示した変圧装置１と、上記４Ｄ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。
【０１６０】
《ｎ＝５（Ｔ型の応用）》
次に、要素数ｎ＝５の回路構成について考える。ｎ＝４よりも要素数は１つ増えるが、実用性はある。
図４２の（ａ）は、ｎ＝５の第１例の回路構成を示す図である。文言上で表現すると、５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、によって二端子対回路が構成されている。
【０１６１】
一方、図４２の（ｂ）は、Ｔ型回路を示す。このＴ型回路において入力インピーダンスＺｉｎは、以下の式の上段部で表され、虚数成分を０とするには下段部のパラメータ条件が必要である。
【０１６２】
2015080397.tif 000018
【０１６３】
Ｔ型回路ではＲが分母に来るため、ＬＩＬＴにはならない。しかし、Ｔ型回路を２段に構成すれば、Ｚｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図４２の（ａ）の回路における５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、によって前記二端子対回路が構成されているとして、
ＸＡ＝−ＸＢ  ∧  ＸＥ＝−ＸＤ  ∧  ＸＣ＝ＸＡ＋ＸＥ
の関係とする。この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＥ２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
このＬＩＬＴ回路についても同様に、変圧装置１と組み合わせることにより変圧比の広範囲な設計が可能となる。
【０１６４】
《ｎ＝５（π型の応用）》
図４３の（ａ）は、ｎ＝５の第２例の回路構成を示す図である。文言上で表現すると、５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、によって二端子対回路が構成されている。
【０１６５】
一方、図４３の（ｂ）は、π型回路を示す。このπ型回路において入力インピーダンスＺｉｎは、以下の式の上段部で表され、虚数成分を０とするには下段部のパラメータ条件が必要である。
【０１６６】
2015080397.tif 000019
【０１６７】
π型回路ではＲが分母に来るため、ＬＩＬＴにはならない。しかし、π型回路を２段に構成すれば、Ｚｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図４３の（ａ）の回路における５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、によって前記二端子対回路が構成されているとして、
ＸＡ＝−ＸＢ  ∧  ＸＥ＝−ＸＤ  ∧  ＸＣ＝ＸＡ・ＸＥ／（ＸＡ＋ＸＥ）
の関係とする。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＥ２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
このＬＩＬＴ回路についても同様に、変圧装置１と組み合わせることにより変圧比の広範囲な設計が可能となる。
【０１６８】
《ｎ＝６（前Ｔ・後π）》
次に、要素数ｎ＝６の回路構成について考える。ｎ＝４よりも要素数は２つ増えるが、実用性はある。
図４４の（ａ）は、ｎ＝６の第１例の回路構成を示す図である。文言上で表現すると、６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、２線間にあるＸＦ、によって二端子対回路が構成されている。
【０１６９】
前述のように、Ｔ型回路及びπ型回路では共にＲが分母に来るため、ＬＩＬＴにはならない。しかし、Ｔ型回路＋π型回路で回路を構成すれば、Ｚｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図４４の（ａ）の回路における６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、２線間にあるＸＦ、によって前記二端子対回路が構成されているとして、
ＸＡ＝ＸＣ＝−ＸＢ  ∧  ＸＤ＝ＸＦ＝−ＸＥ
の関係とする。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＦ２）・Ｒとなり、負負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
このＬＩＬＴ回路についても同様に、変圧装置１と組み合わせることにより変圧比の広範囲な設計が可能となる。
【０１７０】
《ｎ＝６（前π・後Ｔ）》
図４４の（ｂ）は、ｎ＝６の第２例の回路構成を示す図である。文言上で表現すると、６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、前記１線上にあるＸＦ、によって二端子対回路が構成されている。
【０１７１】
前述のように、π型回路及びＴ型回路では共にＲが分母に来るため、ＬＩＬＴにはならない。しかし、π型回路＋Ｔ型回路で回路を構成すれば、Ｚｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図４４の（ｂ）の回路における６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、前記１線上にあるＸＦ、によって前記二端子対回路が構成されているとして、
ＸＡ＝ＸＣ＝−ＸＢ  ∧  ＸＤ＝ＸＦ＝−ＸＥ
の関係とする。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＦ２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
このＬＩＬＴ回路についても同様に、変圧装置１と組み合わせることにより変圧比の広範囲な設計が可能となる。
【０１７２】
《その他》
なお、図１〜４１に関して、リアクタンス素子として、ケーブルのキャパシタンス及びケーブルのインダクタンスを利用することも可能である。
この場合、ケーブルは耐圧性能を容易に確保することができ、また、低コストであるという利点がある。
【０１７３】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【０１７４】
１  変圧装置
１ｆ  前段回路
１ｒ  後段回路
２  交流電源
３  スイッチング制御部
４  スイッチ装置
１０  太陽光発電パネル
１１，１２，１３  ストリング
１４  計測装置
１５，１６，１７  電流センサ
１８  パワーコンディショナ
１００  変圧装置
１０１  第１変換器
１０２  第２変換器
２００  変圧装置
Ｃ１〜Ｃ６，ＣＸ，Ｃ２１  キャパシタ
Ｌ１〜Ｌ６  インダクタ
Ｓｂ１〜Ｓｂ４  スイッチ
Ｓｒ１〜Ｓｒ４  スイッチ
Ｍ１，Ｍ２  接続点
Ｐ１〜Ｐ８  ポート
ＰＬ  電路
ＰＬ１，ＰＬ２，ＰＬ３  出力電路
Ｒ  負荷
【図１】
2015080397.tif 000020
【図２】
2015080397.tif 000021
【図３】
2015080397.tif 000022
【図４】
2015080397.tif 000023
【図６】
2015080397.tif 000024
【図７】
2015080397.tif 000025
【図８】
2015080397.tif 000026
【図９】
2015080397.tif 000027
【図１０】
2015080397.tif 000028
【図１１】
2015080397.tif 000029
【図１２】
2015080397.tif 000030
【図１３】
2015080397.tif 000031
【図１４】
2015080397.tif 000032
【図１５】
2015080397.tif 000033
【図１６】
2015080397.tif 000034
【図１７】
2015080397.tif 000035
【図１８】
2015080397.tif 000036
【図１９】
2015080397.tif 000037
【図２０】
2015080397.tif 000038
【図２１】
2015080397.tif 000039
【図２２】
2015080397.tif 000040
【図２３】
2015080397.tif 000041
【図２４】
2015080397.tif 000042
【図２５】
2015080397.tif 000043
【図２６】
2015080397.tif 000044
【図２７】
2015080397.tif 000045
【図２８】
2015080397.tif 000046
【図２９】
2015080397.tif 000047
【図３０】
2015080397.tif 000048
【図３１】
2015080397.tif 000049
【図３２】
2015080397.tif 000050
【図３３】
2015080397.tif 000051
【図３４】
2015080397.tif 000052
【図３５】
2015080397.tif 000053
【図３６】
2015080397.tif 000054
【図３７】
2015080397.tif 000055
【図３８】
2015080397.tif 000056
【図３９】
2015080397.tif 000057
【図４０】
2015080397.tif 000058
【図４１】
2015080397.tif 000059
【図４２】
2015080397.tif 000060
【図４３】
2015080397.tif 000061
【図４４】
2015080397.tif 000062
【図４５】
2015080397.tif 000063
【図４６】
2015080397.tif 000064
【図４７】
2015080397.tif 000065
【図４８】
2015080397.tif 000066
【図４９】
2015080397.tif 000067
【図５０】
2015080397.tif 000068
【図５１】
2015080397.tif 000069
【図５】
2015080397.tif 000070