(57)【要約】【課題】周波数切り替え時のロック時間を短縮する。【解決手段】第１発振信号を出力する第１電圧制御発振器を有する第１位相同期回路と、第２発振信号を出力する第２電圧制御発振器を有する第２位相同期回路と、前記第１発振信号及び前記第２発振信号のいずれか１つを選択して出力する選択部と、前記選択部が前記第１発振信号を選択して出力している間に、前記第２電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性と、前記第２電圧制御発振器が出力可能な下限周波数及び上限周波数とに基づいて定められる周波数である設定周波数の前記第２発振信号を前記第２位相同期回路に出力させるための設定値を、前記第２位相同期回路に設定する制御部と、を備える。【選択図】図１
2015080166.tif 000002
【特許請求の範囲】
【請求項１】
第１発振信号を出力する第１電圧制御発振器を有する第１位相同期回路と、
第２発振信号を出力する第２電圧制御発振器を有する第２位相同期回路と、
前記第１発振信号及び前記第２発振信号のいずれか１つを選択して出力する選択部と、
前記選択部が前記第１発振信号を選択して出力している間に、前記第２電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性と、前記第２電圧制御発振器が出力可能な下限周波数及び上限周波数とに基づいて定められる周波数である設定周波数の前記第２発振信号を前記第２位相同期回路に出力させるための設定値を、前記第２位相同期回路に設定する制御部と、
を備える発振器。
【請求項２】
前記第２位相同期回路が前記設定周波数でロックしている状態から前記第２電圧制御発振器が出力可能な下限周波数でロックするまでの時間と、前記第２位相同期回路が前記設定周波数でロックしている状態から前記第２電圧制御発振器が出力可能な上限周波数でロックするまでの時間とが等しい、
請求項１に記載の発振器。
【請求項３】
前記制御部は、前記選択部が前記第２発振信号を選択して出力している間に、前記第１電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性と、前記第１電圧制御発振器が出力可能な下限周波数及び上限周波数とに基づいて定められる周波数である設定周波数の前記第１発振信号を前記第１位相同期回路に出力させるための設定値を、前記第１位相同期回路に設定する、
請求項１又は２に記載の発振器。
【請求項４】
前記制御部は、前記選択部が前記第１発振信号を選択して出力している間に、前記第２電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性と、前記第２電圧制御発振器が出力可能な下限周波数及び上限周波数とに基づいて定められる周波数である設定周波数の前記第２発振信号を前記第２位相同期回路に出力させるための設定値を、前記第２位相同期回路に設定する、
請求項１から３のいずれか１項に記載の発振器。
【請求項５】
前記第１電圧制御発振器及び前記第２電圧制御発振器のそれぞれに関連付けて前記設定値を記憶する記憶部をさらに備える、
請求項４に記載の発振器。
【請求項６】
第１発振信号を出力する第１電圧制御発振器を有する第１位相同期回路と、
第２発振信号を出力する第２電圧制御発振器を有する第２位相同期回路と、
前記第１発振信号及び前記第２発振信号のいずれか１つを選択して出力する選択部と、
を備える発振器の製造方法であって、
前記第２電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性を取得するステップと、
前記選択部が前記第１発振信号を選択して出力している間に前記第２位相同期回路に出力させる前記第２発振信号の周波数である設定周波数を、前記電圧対周波数感度特性と、前記第２電圧制御発振器が出力可能な下限周波数及び上限周波数とに基づいて決定するステップと、
を備える発振器の製造方法。
【請求項７】
第１発振信号を出力する第１電圧制御発振器を有する第１位相同期回路と、
第２発振信号を出力する第２電圧制御発振器を有する第２位相同期回路と、
前記第１発振信号及び前記第２発振信号のいずれか１つを選択して出力する選択部と、
を備える発振器の設定値を決定する方法であって、
前記第２電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性を取得するステップと、
前記選択部が前記第１発振信号を選択して出力している間に前記第２位相同期回路に出力させる前記第２発振信号の周波数である設定周波数を、前記電圧対周波数感度特性と、前記第２電圧制御発振器が出力可能な下限周波数及び上限周波数とに基づいて決定するステップと、
を備える発振器の設定値の決定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の異なる周波数の発振信号を出力できる発振器、当該発振器の製造方法及び当該発振器の設定値の決定方法に関する。
【背景技術】
【０００２】
従来、発振信号の周波数を切り替えることができる発振器として、電圧制御発振器が知られている。電圧制御発振器において、ノイズレベルを低く保ちつつ、出力する発振信号の周波数を広帯域化することは困難である。そこで、周波数帯域を分割し、分割したそれぞれの周波数帯域の発振信号を出力する複数の電圧制御発振器を備える発振器が知られている。複数の電圧制御発振器を備える発振器においては、出力すべき発振信号の周波数に基づいて、使用する電圧制御発振器を切り替えることにより、発振信号の周波数を切り替えることができる（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−８３１２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、発振器が用いられるシステムの動作の高速化に伴い、発振信号の周波数を高速に切り替えることが求められている。予め切り替え後の周波数がわかっている場合は、発振信号を出力していない移行先の電圧制御発振器の発振周波数を、切り替え後の周波数に設定しておくことで、高速に周波数を切り替えることができる。
【０００５】
しかしながら、切り替え後の周波数が未知の場合、切り替え後の周波数が判明してから、移行先の電圧制御発振器の発振周波数を設定することになるので、発振周波数を設定してから発振周波数が収束してロックするまでに長い時間を要する場合がある。電圧制御発振器は、第１周波数で発振している状態から第２周波数で発振している状態に切り替わる際、第１周波数と第２周波数との差が大きければ大きいほど、第２周波数でロックするまでの時間が長くなる。
【０００６】
したがって、例えば、移行先の電圧制御発振器が、当該電圧制御発振器が発振できる周波数帯域における下限の周波数で発振している状態で、上限の周波数に切り替える場合、切り替え時間が最大になる。図６は、移行先の電圧制御発振器が下限周波数Ｆ１で発振している状態で他の周波数に切り替えた場合に周波数が収束するまでの時間であるロック時間を示す図である。図６から、切り替え後の周波数が大きくなればなるほど、ロック時間が長くなることがわかる。図６においては、下限周波数Ｆ１から上限周波数Ｆ２に切り替える場合のロック時間は０．５８ｍｓとなっている。
【０００７】
そこで、発振信号を出力していない電圧制御発振器の発振周波数を、当該電圧制御発振器が発振できる周波数帯域における中間の周波数に設定しておくことで、ロックするまでの時間の最大値は、中間の周波数から下限の周波数に移行する場合に要する時間、又は中間の周波数から上限の周波数に移行する場合に要する時間のいずれかになり、下限の周波数に設定しておく場合に比べて、切り替え時間が短縮される。図７は、移行先の電圧制御発振器が下限周波数Ｆ１と上限周波数Ｆ２との中間の周波数Ｆｍで発振している状態で他の周波数に切り替えた場合のロック時間を示す図である。図７においては、下限周波数Ｆ１から上限周波数Ｆ２に切り替える場合のロック時間は０．４８ｍｓとなっており、図６に示す場合よりも短縮されている。
【０００８】
しかし、図７によれば、中間周波数から上限周波数に切り替わる場合のロック時間が、中間周波数から下限周波数に切り替わる場合のロック時間よりも長い。発振器を用いるシステムは、ロック時間の最大値を想定して設計しなければならない。したがって、システムは、中間周波数から下限周波数に切り替える場合にも、中間周波数から上限周波数に切り替える場合に要するロック時間に合わせて待機することになり、無駄な待ち時間が生じてしまうという問題があった。
【０００９】
そこで、本発明はこれらの点に鑑みてなされたものであり、周波数切り替え時のロック時間を短縮することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の発明者は、電圧制御発振器に入力される制御電圧の変化量と周波数の変化量との関係が、制御電圧に応じて変化することにより、中間周波数から上限周波数に切り替わる場合のロック時間と、中間周波数から下限周波数に切り替わる場合のロック時間との間に差が生じることを見出した。そして、それぞれの制御電圧における制御電圧の変化量と周波数の変化量との関係を示す電圧対周波数感度特性を利用することで、下限周波数に切り替わる場合のロック時間と、上限周波数に切り替わる場合のロック時間とをほぼ等しくして、最大ロック時間を短縮する方法を見出した。
【００１１】
本発明の第１の態様に係る発振器は、第１発振信号を出力する第１電圧制御発振器を有する第１位相同期回路と、第２発振信号を出力する第２電圧制御発振器を有する第２位相同期回路と、前記第１発振信号及び前記第２発振信号のいずれか１つを選択して出力する選択部と、前記選択部が前記第１発振信号を選択して出力している間に、前記第２電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性と、前記第２電圧制御発振器が出力可能な下限周波数及び上限周波数とに基づいて定められる周波数である設定周波数の前記第２発振信号を前記第２位相同期回路に出力させるための設定値を、前記第２位相同期回路に設定する制御部と、を備える。
【００１２】
上記の発振器において、前記第２位相同期回路が前記設定周波数でロックしている状態から前記第２電圧制御発振器が出力可能な下限周波数でロックするまでの時間と、前記第２位相同期回路が前記設定周波数でロックしている状態から前記第２電圧制御発振器が出力可能な上限周波数でロックするまでの時間とが等しい。
【００１３】
前記制御部は、例えば、前記選択部が前記第２発振信号を選択して出力している間に、前記第１電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性と、前記第１電圧制御発振器が出力可能な下限周波数及び上限周波数とに基づいて定められる周波数である設定周波数の前記第１発振信号を前記第１位相同期回路に出力させるための設定値を、前記第１位相同期回路に設定する。
【００１４】
同様に、前記制御部は、前記選択部が前記第１発振信号を選択して出力している間に、前記第２電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性と、前記第２電圧制御発振器が出力可能な下限周波数及び上限周波数とに基づいて定められる周波数である設定周波数の前記第２発振信号を前記第２位相同期回路に出力させるための設定値を、前記第２位相同期回路に設定する。
【００１５】
上記の発振器は、前記第１電圧制御発振器及び前記第２電圧制御発振器のそれぞれに関連付けて前記設定値を記憶する記憶部をさらに備えてもよい。
【００１６】
本発明の第２の態様に係る発振器の製造方法は、第１発振信号を出力する第１電圧制御発振器を有する第１位相同期回路と、第２発振信号を出力する第２電圧制御発振器を有する第２位相同期回路と、前記第１発振信号及び前記第２発振信号のいずれか１つを選択して出力する選択部と、を備える発振器の製造方法であって、前記第２電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性を取得するステップと、前記選択部が前記第１発振信号を選択して出力している間に前記第２位相同期回路に出力させる前記第２発振信号の周波数である設定周波数を、前記電圧対周波数感度特性と、前記第２電圧制御発振器が出力可能な下限周波数及び上限周波数と、に基づいて決定するステップと、を備える。
【００１７】
本発明の第３の態様に係る発振器の設定値の決定方法は、第１発振信号を出力する第１電圧制御発振器を有する第１位相同期回路と、第２発振信号を出力する第２電圧制御発振器を有する第２位相同期回路と、前記第１発振信号及び前記第２発振信号のいずれか１つを選択して出力する選択部と、を備える発振器の設定値を決定する方法であって、前記第２電圧制御発振器に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性を取得するステップと、前記選択部が前記第１発振信号を選択して出力している間に前記第２位相同期回路に出力させる前記第２発振信号の周波数である設定周波数を、前記電圧対周波数感度特性と、前記第２電圧制御発振器が出力可能な下限周波数及び上限周波数と、に基づいて決定するステップと、を備える。
【発明の効果】
【００１８】
本発明によれば、周波数切り替え時のロック時間を短縮できるという効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】第１の実施形態に係る発振器の構成を示す図である。
【図２】第１位相同期回路の構成を示す図である。
【図３】電圧対周波数感度特性の一例を示す図である。
【図４】理想的なループフィルタの構成を示す図である。
【図５】移行先の電圧制御発振器が、上記の方法で算出された設定周波数Ｆ０で発振している状態で他の周波数に切り替えた場合のロック時間を示す図である。
【図６】移行先の電圧制御発振器が下限周波数Ｆ１で発振している状態で他の周波数に切り替えた場合のロック時間を示す図である。
【図７】移行先の電圧制御発振器が下限周波数Ｆ１と上限周波数Ｆ２との中間の周波数Ｆ０で発振している状態で他の周波数に切り替えた場合のロック時間を示す図である。
【発明を実施するための形態】
【００２０】
＜第１の実施形態＞
図１は、第１の実施形態に係る発振器１の構成を示す図である。発振器１は、第１位相同期回路１０、第２位相同期回路２０、選択部３０、記憶部５０、制御部６０、及び出力部４０を備える。以下、発振器１の各部の構成と動作について説明する。
【００２１】
第１位相同期回路１０は、ＰＬＬデバイス１１と第１電圧制御発振器１２とを有するＰＬＬ（Phase Locked Loop）回路である。第１位相同期回路１０は、制御部６０から入力される設定情報により指定される周波数の第１発振信号を出力する。ＰＬＬデバイス１１は、基準発振信号と、第１電圧制御発振器１２が生成する発振信号との位相差に応じた位相比較電圧を出力する。第１電圧制御発振器１２は、出力する第１発振信号の周波数を、ＰＬＬデバイス１１が出力する位相比較電圧に応じて変化させることにより、設定情報により指定される周波数に第１発振信号を調整する。
【００２２】
第２位相同期回路２０は、ＰＬＬデバイス２１と第２電圧制御発振器２２とを有するＰＬＬ回路である。第２位相同期回路２０は、制御部６０から入力される設定情報により指定される周波数の第２発振信号を出力する。
【００２３】
ＰＬＬデバイス２１は、基準発振信号と、第２電圧制御発振器２２が生成する発振信号との位相差に応じた位相比較電圧を出力する。
第２電圧制御発振器２２は、出力する第２発振信号の周波数を、ＰＬＬデバイス２１が出力する位相比較電圧に応じて変化させることにより、設定情報により指定される周波数に第２発振信号を調整する。第１位相同期回路１０及び第２位相同期回路２０は、同等の回路を有しており、制御部６０の制御により、それぞれ独立して第１発振信号と第２発振信号とを出力することができる。
【００２４】
選択部３０は、第１発振信号及び第２発振信号のいずれか１つを選択して出力するスイッチである。選択部３０は、例えばトランジスタにより構成されており、制御部６０の制御を受けて、第１位相同期回路１０を出力部４０に接続するか、第２位相同期回路２０を出力部４０に接続するかを切り替える。
出力部４０は、選択部３０により選択された発振信号を出力する。
【００２５】
記憶部５０は、例えばＥＥＰＲＯＭのような、書き込み／読み出し可能な不揮発性メモリである。記憶部５０は、制御部６０を動作させるプログラムを記憶するとともに、制御部６０が第１位相同期回路１０及び第２位相同期回路２０の制御に用いるデータを記憶する。例えば、記憶部５０は、選択部３０が第１発振信号を選択して出力している間に、次に発振信号を出力する移行先の第２位相同期回路２０が生成するべき第２発振信号の周波数を示す設定情報を記憶している。また、記憶部５０は、選択部３０が第２発振信号を選択して出力している間に、次に発振信号を出力する移行先の第１位相同期回路１０が生成するべき第１発振信号の周波数を示す設定情報を記憶している。
【００２６】
制御部６０は、例えばＣＰＵにより構成される。制御部６０は、例えば外部から入力されるデータ又は記憶部５０に格納されたプログラムにおいて定められた条件に基づいて、第１位相同期回路１０、第２位相同期回路２０及び選択部３０の動作を制御する。
【００２７】
すなわち、制御部６０は、第１位相同期回路１０及び第２位相同期回路２０に設定情報を書き込むことにより、第１位相同期回路１０が出力する第１発振信号の第１発振周波数及び第２位相同期回路２０が出力する第２発振信号の第２発振周波数を制御する。また、制御部６０は、選択部３０の接続状態を制御し、選択部３０が第１発振信号を選択して出力するか、第２発振信号を選択して出力するかを切り替える。
【００２８】
具体的には、制御部６０は、選択部３０が第１発振信号を選択して出力している間に、第２位相同期回路２０に出力させる第２発振信号の周波数を設定するための設定情報を記憶部５０から読み出して、第２位相同期回路２０に書き込む。より具体的には、制御部６０は、選択部３０が第１発振信号を選択して出力している間に、第２電圧制御発振器２２に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性と、第２電圧制御発振器２２が出力可能な下限周波数及び上限周波数とに基づいて定められる周波数である設定周波数の第２発振信号を第２位相同期回路２０に出力させるための設定値を、第２位相同期回路２０に設定する。
【００２９】
また、制御部６０は、選択部３０が第２発振信号を選択して出力している間に、第１電圧制御発振器１２に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性と、第１電圧制御発振器１２が出力可能な下限周波数及び上限周波数とに基づいて定められる周波数である設定周波数の第１発振信号を第１位相同期回路１０に出力させるための設定値を、第１位相同期回路１０に設定する。
【００３０】
制御部６０は、上記の設定値を第２位相同期回路２０に設定する場合、第２電圧制御発振器２２が設定周波数でロックしている状態から第２電圧制御発振器２２が出力可能な下限周波数でロックするまでの時間と、第２電圧制御発振器２２が設定周波数でロックしている状態から第２電圧制御発振器２２が出力可能な上限周波数でロックするまでの時間とを等しくすることができる設定値を設定する。
【００３１】
また、制御部６０が、上記の設定値を第１位相同期回路１０に設定する場合、第１電圧制御発振器１２が設定周波数でロックしている状態から第１電圧制御発振器１２が出力可能な下限周波数でロックするまでの時間と、第１電圧制御発振器１２が設定周波数でロックしている状態から第１電圧制御発振器１２が出力可能な上限周波数でロックするまでの時間とが等しくすることができる設定値を設定する。
【００３２】
制御部６０は、移行先の位相同期回路に設定値を設定した後に、外部から入力される指示に基づいて、又は予め定められた時間に基づいて選択部３０を制御して、発振信号を出力する位相同期回路を切り替える。制御部６０は、一方の位相同期回路が発振信号を出力している間に、他方の位相同期回路に上記の設定値を設定することで、発振信号を出力する位相同期回路を切り替えてからロックするまでの時間を最小限の長さにすることができる。
【００３３】
図２は、第１位相同期回路１０の構成を示す図である。第２位相同期回路２０は、第１位相同期回路１０と同等の構成を有している。以下、第１位相同期回路１０の構成について説明する。ＰＬＬデバイス１１は、基準発振器１１１、Ｒカウンタ１１２、位相比較器１１３、チャージポンプ回路１１４、ループフィルタ１１５、及びＮカウンタ１１６を有する。
【００３４】
基準発振器１１１は、例えば水晶振動子を含み、所定の発振周波数の基準発振信号を出力する。Ｒカウンタ１１２は、基準発振器１１１が出力した基準発振信号を分周してＲ分周信号を生成し、Ｒ分周信号を位相比較器１１３に入力する。
【００３５】
位相比較器１１３は、Ｒカウンタ１１２から入力されるＲ分周信号と、後述のＮカウンタ１１６から入力されるＮ分周信号との位相を比較し、比較した結果に応じた電圧をチャージポンプ回路１１４に対して出力する。チャージポンプ回路１１４は、位相比較器１１３からの位相比較結果に基づく位相比較電圧のチャージポンプ信号を、ループフィルタ１１５に対して出力する。ループフィルタ１１５は、チャージポンプ回路１１４から入力されるチャージポンプ信号に含まれている、所定のカットオフ周波数より低い周波数成分を通過させる低域通過フィルタである。ループフィルタ１１５は、例えばラグリードフィルタである。ループフィルタ１１５を通過した信号は、第１電圧制御発振器１２に入力される。
【００３６】
Ｎカウンタ１１６は、第１電圧制御発振器１２が出力する第１発振信号を分周してＮ分周信号を生成し、Ｎ分周信号を位相比較器１１３に入力する。
第１位相同期回路１０が出力する第１発振信号の周波数は、基準発振器１１１の発振周波数と、Ｒカウンタ１１２の分周比と、Ｎカウンタ１１６の分周比とによって定まる。基準発振器１１１の発振周波数は固定されているので、制御部６０は、Ｒカウンタ１１２及びＮカウンタ１１６に分周比の設定値を書き込むことにより、第１発振信号の周波数を制御することができる。
【００３７】
［設定値の決定方法］
以下、制御部６０が、第１位相同期回路１０及び第２位相同期回路２０のうち、移行先に書き込む設定値に対応する設定周波数の決定方法について説明する。
設定周波数を決定するにあたって、まず、第１位相同期回路１０及び第２位相同期回路２０に入力される制御電圧の変化量に対する周波数の変化量を示す電圧対周波数感度特性を取得するステップを実行する。図３は、電圧対周波数感度特性の一例を示す図である。図３の横軸は、電圧制御発振器に入力される制御電圧（Ｖ）を示し、縦軸は、それぞれの制御電圧における、制御電圧の変化量に対する周波数の変化量であるＶＦ感度（ＭＨｚ／Ｖ）を示す。
【００３８】
続いて、選択部３０が第１発振信号を選択して出力している間に第２位相同期回路２０に出力させる第２発振信号の周波数である第２設定周波数を、第２位相同期回路２０の電圧対周波数感度特性と、第２電圧制御発振器２２が出力可能な下限周波数及び上限周波数とに基づいて決定する。また、選択部３０が第２発振信号を選択して出力している間に第１位相同期回路１０に出力させる第１発振信号の周波数である第１設定周波数を、第１位相同期回路１０の電圧対周波数感度特性と、第１電圧制御発振器１２が出力可能な下限周波数及び上限周波数とに基づいて決定する。
【００３９】
以下、第１設定周波数及び第２設定周波数を決定する方法の詳細を説明する。なお、ここでは、第１設定周波数を決定する方法を説明するが、第２設定周波数も同様の手順で決定することができる。
【００４０】
図２に示した第１位相同期回路１０の固有周波数ｆｎは、以下の式より示される。
【数１】
2015080166.tif 000003
ただし、Ｋｐは位相比較器１１３のゲイン、Ｋｖは第１電圧制御発振器１２のＶＦ感度、ＮはＮカウンタ１１６の分周比、Ｃｆは、図４に示す理想的なループフィルタを構成するキャパシタの容量値である。
【００４１】
ここで、
【数２】
2015080166.tif 000004
とすると、数１は、以下のように表すことができる。
【数３】
2015080166.tif 000005
【００４２】
次に、位相同期回路の制動係数は、以下のように表される。
【数４】
2015080166.tif 000006
ただし、Ｒｆは、理想ループフィルタを構成する抵抗の抵抗値である。
【００４３】
ここで、
【数５】
2015080166.tif 000007
とすると、数４は、以下のように表すことができる。
【数６】
2015080166.tif 000008
【００４４】
通常、制動係数は、０．６〜０．９程度で設計される。制動係数が１より小さいときの周波数収束時間（ロック時間）をＴＬＯＣＫとすると、ＴＬＯＣＫは、以下の式により近似することができる。
【数７】
2015080166.tif 000009
ただし、Δｆは、周波数変更前後の周波数差、Ｆｔｏｌは、周波数収束許容誤差である。
【００４５】
数３及び数６に基づいて変形すると、ＴＬＯＣＫは、以下の式により表される。
【数８】
2015080166.tif 000010
【００４６】
ここで、予め移行先の位相同期回路に設定する周波数をＦ０、電圧制御発振器の発振可能な下限周波数をＦ１、上限周波数をＦ２とする。Ｆ１における電圧制御発振器のＶＦ感度をＫｖ１、Ｎカウンタ値をＮ１、Ｆ２における電圧制御発振器のＶＦ感度をＫｖ２、Ｎカウンタ値をＮ２とすると、以下の式が成り立つときに、Ｆ０からＦ１に周波数を変更したときのロック時間と、Ｆ０からＦ２に周波数を変更したときのロック時間とが等しくなる。
【数９】
2015080166.tif 000011
【００４７】
ΔＦ１＝Ｆ０−Ｆ１、ΔＦ２＝Ｆ２−Ｆ０を代入すると、上記の式は以下のように表される。
【数１０】
2015080166.tif 000012
【００４８】
上記の式を満たすＦ０を算出することにより、第１位相同期回路１０及び第２位相同期回路２０のそれぞれに適した第１設定周波数及び第２設定周波数を得ることができる。このようにして算出された第１設定周波数を移行先の第１位相同期回路１０に設定し、第２設定周波数を移行先の第２位相同期回路２０に設定しておくことにより、ロック時間を短縮することができる。
【００４９】
なお、発振器１を製造するにあたっては、上記の方法により設定周波数を算出した後で、算出した設定周波数を第１位相同期回路１０及び第２位相同期回路２０のそれぞれに関連付けて記憶部５０に記憶させる。このようにすることで、制御部６０は、記憶部５０に記憶された設定周波数を参照して、移行先の位相同期回路に最適な設定周波数をあらかじめ設定することができる。
【００５０】
＜実施例＞
図５は、移行先の電圧制御発振器が、上記の方法で算出された設定周波数Ｆ０で発振している状態で他の周波数に切り替えた場合のロック時間を示す図である。設定周波数Ｆ０は、下限周波数Ｆ１と上限周波数Ｆ２の中間の周波数Ｆｍよりも上限周波数Ｆ２に近い周波数になっており、設定周波数Ｆ０から下限周波数Ｆ１に切り替わる際のロック時間と、設定周波数Ｆ０から上限周波数Ｆ２に切り替わる際のロック時間とが等しく０．４ｍｓになっていることがわかる。
図７に示したように、中間の周波数に設定されている場合のロック時間の最大値である０．４８ｍｓに比べて、大幅に短縮された。
【００５１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５２】
例えば、上記の実施形態においては、位相同期回路が２つの場合について説明したが、発振器１が、３つ以上の位相同期回路を有する場合にも適用できる。
【符号の説明】
【００５３】
１  発振器
１０  第１位相同期回路
１１  ＰＬＬデバイス
１２  第１電圧制御発振器
２０  第２位相同期回路
２１  ＰＬＬデバイス
２２  第２電圧制御発振器
３０  選択部
４０  出力部
５０  記憶部
６０  制御部
１１１  基準発振器
１１２  Ｒカウンタ
１１３  位相比較器
１１４  チャージポンプ回路
１１５  ループフィルタ
１１６  Ｎカウンタ
【図１】
2015080166.tif 000013
【図２】
2015080166.tif 000014
【図３】
2015080166.tif 000015
【図４】
2015080166.tif 000016
【図５】
2015080166.tif 000017
【図６】
2015080166.tif 000018
【図７】
2015080166.tif 000019