(57)【要約】      （修正有）【課題】不揮発性記憶装置において、配線の寄生容量を低減すると共に、抵抗変化素子が剥離する可能性を低減する。【解決手段】第１層間絶縁層１２と、第１層間絶縁層１２を覆う第２層間絶縁層１３と、第２層間絶縁層１３の上に形成された複数の抵抗変化素子１９と、複数の抵抗変化素子１９の少なくとも側面を覆うように記憶領域にのみ形成された第３層間絶縁層１４と、第２層間絶縁層１３のうち回路領域にある部分と第３層間絶縁層１４とを覆うように形成された第４層間絶縁層１５と、第１層間絶縁層１２および第４層間絶縁層１５に形成された配線１７，２５と、を備え、第２層間絶縁層１３および第３層間絶縁層１４を構成する材料の比誘電率は、第１層間絶縁層１２および第４層間絶縁層１５を構成する材料の比誘電率よりも大きい。【選択図】図２
2015146343.tif 000002
【特許請求の範囲】
【請求項１】
第１層間絶縁層と、
前記第１層間絶縁層を覆うように形成された第２層間絶縁層と、
前記第２層間絶縁層の上に形成された複数の抵抗変化素子と、
前記第２層間絶縁層の厚み方向から見て、前記複数の抵抗変化素子が形成されている領域を記憶領域とし、前記複数の抵抗変化素子が形成されていない領域を回路領域とするとき、前記複数の抵抗変化素子の少なくとも側面を覆うように前記記憶領域にのみ形成された第３層間絶縁層と、
前記第２層間絶縁層のうち前記回路領域にある部分と前記第３層間絶縁層とを覆うように形成された第４層間絶縁層と、
前記第１層間絶縁層のうち少なくとも前記回路領域にある部分に形成された第１配線と、
前記第４層間絶縁層のうち少なくとも前記回路領域にある部分に形成された第２配線と、
を備え、
前記第２層間絶縁層を構成する材料の比誘電率および前記第３層間絶縁層を構成する材料の比誘電率は、前記第１層間絶縁層を構成する材料の比誘電率よりも大きく、かつ、前記第４層間絶縁層を構成する材料の比誘電率よりも大きい、
不揮発性記憶装置。
【請求項２】
前記第２層間絶縁層の厚みが１０ｎｍ以上５０ｎｍ以下である、
請求項１に記載の不揮発性記憶装置。
【請求項３】
前記第２層間絶縁層を構成する材料の比誘電率および前記第３層間絶縁層を構成する材料の比誘電率は３．０より大きく、
前記第１層間絶縁層を構成する材料の比誘電率および前記第４層間絶縁層を構成する材料の比誘電率は３．０以下
である、
請求項１または２に記載の不揮発性記憶装置。
【請求項４】
前記第２層間絶縁層を構成する材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＣＮ、ＦＳＧ、ＢＰＳＧからなる群より選ばれた少なくとも１つを含み、
前記第３層間絶縁層を構成する材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＣＮ、ＦＳＧ、ＢＰＳＧからなる群より選ばれた少なくとも１つを含む、
請求項１ないし３のいずれかに記載の不揮発性記憶装置。
【請求項５】
前記第１層間絶縁層を構成する材料は、ＳｉＯＣ、ＳｉＯＣＨからなる群より選ばれた少なくとも１つを含み、
前記第４層間絶縁層を構成する材料は、ＳｉＯＣ、ＳｉＯＣＨからなる群より選ばれた少なくとも１つを含む、
請求項１ないし４のいずれかに記載の不揮発性記憶装置。
【請求項６】
前記抵抗変化素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された金属酸化物からなる抵抗変化層とを備え、
前記抵抗変化層の側壁部分の酸素含有率が、前記抵抗変化層の前記側壁部分以外の中央部分の酸素含有率よりも大きい、
請求項１ないし５のいずれかに記載の不揮発性記憶装置。
【請求項７】
前記抵抗変化素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された金属酸化物からなる抵抗変化層とを備え、
前記抵抗変化層は、酸素含有率が異なる複数の層から構成されている、
請求項６に記載の不揮発性記憶装置。
【請求項８】
前記酸素含有率の異なる複数の層は、異なる金属酸化物で構成されている、
請求項７に記載の不揮発性記憶装置。
【請求項９】
前記酸素含有率の異なる複数の層は、同一金属の金属酸化物で構成されている、
請求項７に記載の不揮発性記憶装置。
【請求項１０】
前記抵抗変化層は、タンタル酸化物からなる、
請求項１ないし７のいずれかに記載の不揮発性記憶装置。
【請求項１１】
第１配線が形成された第１層間絶縁層を形成する工程と、
前記第１層間絶縁層を覆うように第２層間絶縁層を形成する工程と、
前記第２層間絶縁層の上に複数の抵抗変化素子を形成する工程と、
前記第２層間絶縁層の厚み方向から見て、前記複数の抵抗変化素子が形成されている領域を記憶領域とし、前記複数の抵抗変化素子が形成されていない領域を回路領域とするとき、前記抵抗変化素子の少なくとも側面を覆うように前記記憶領域にのみ第３層間絶縁層を形成する工程と、
前記第２層間絶縁層のうち前記回路領域にある部分と前記第３層間絶縁層とを覆うように、第２配線が形成された第４層間絶縁層を形成する工程と、を備え、
前記第２層間絶縁層を構成する材料の比誘電率および前記第３層間絶縁層を構成する材料の比誘電率は、前記第１層間絶縁層を構成する材料の比誘電率よりも大きく、かつ、前記第４層間絶縁層を構成する材料の比誘電率よりも大きい、
不揮発性記憶装置の製造方法。
【請求項１２】
前記第２層間絶縁層の厚みが１０ｎｍ以上５０ｎｍ以下である、
請求項１１に記載の不揮発性記憶装置の製造方法。
【請求項１３】
前記第２層間絶縁層を構成する材料の比誘電率および前記第３層間絶縁層を構成する材料の比誘電率は３．０より大きく、
前記第１層間絶縁層を構成する材料の比誘電率および前記第４層間絶縁層を構成する材料の比誘電率は３．０以下
である、
請求項１１または１２に記載の不揮発性記憶装置の製造方法。
【請求項１４】
前記第２層間絶縁層を構成する材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＣＮ、ＦＳＧ、ＢＰＳＧからなる群より選ばれた少なくとも１つを含み、
前記第３層間絶縁層を構成する材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＣＮ、ＦＳＧ、ＢＰＳＧからなる群より選ばれた少なくとも１つを含む、
請求項１１ないし１３のいずれかに記載の不揮発性記憶装置の製造方法。
【請求項１５】
前記第１層間絶縁層を構成する材料は、ＳｉＯＣ、ＳｉＯＣＨからなる群より選ばれた少なくとも１つを含み、
前記第４層間絶縁層を構成する材料は、ＳｉＯＣ、ＳｉＯＣＨからなる群より選ばれた少なくとも１つを含む、
請求項１１ないし１４のいずれかに記載の不揮発性記憶装置の製造方法。
【請求項１６】
前記抵抗変化素子を形成する工程は、
第１電極材料層を形成する工程と、
前記第１電極の上に金属酸化物からなる抵抗変化材料層を形成する工程と、
前記抵抗変化層の上に第２電極材料層を形成する工程と、
前記第１電極材料層と前記抵抗変化材料層と前記第２電極材料層とをパターニングして第１電極と抵抗変化層と第２電極とがこの順に積層された構造を形成する工程と、
前記抵抗変化層の側壁部分を酸化することにより、前記抵抗変化層の側壁部分の酸素含有率を、前記抵抗変化層の前記側壁部分以外の中央部分の酸素含有率よりも大きくする工程と、を備える
請求項１１ないし１５のいずれかに記載の不揮発性記憶装置の製造方法。
【請求項１７】
前記抵抗変化素子は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された金属酸化物からなる抵抗変化層とを備え、
前記抵抗変化層は、酸素含有率が異なる複数の層から構成されている、
請求項１６に記載の不揮発性記憶装置の製造方法。
【請求項１８】
前記酸素含有率の異なる複数の層は、異なる金属酸化物で構成されている、
請求項１７に記載の不揮発性記憶装置の製造方法。
【請求項１９】
前記酸素含有率の異なる複数の層は、同一金属の金属酸化物で構成されている、
請求項１７に記載の不揮発性記憶装置の製造方法。
【請求項２０】
前記抵抗変化層は、タンタル酸化物からなる、
請求項１１ないし１７のいずれかに記載の不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置およびその製造方法に関する。より詳しくは、電気的パルスの印加によって抵抗値が可逆的に変化する材料を用いてデータを記憶する不揮発性記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高性能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表される大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子を用いた抵抗変化型の不揮発性記憶装置の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子をいう。
【０００３】
特許文献１は、抵抗変化層が、厚み方向において、ＴａＯｘ（但し、０＜ｘ＜２．５）で表される組成を有する第１の酸素不足型のタンタル酸化物を含む第１の領域と、ＴａＯｙ（但し、ｘ＜ｙ＜２．５）で表される組成を有する第２の酸素不足型のタンタル酸化物を含む第２の領域と、を有している、不揮発性記憶素子を開示する。
【０００４】
特許文献２は、下部電極を形成する工程の前に、抵抗変化層の端部又は抵抗変化層の端部となる抵抗変化膜の一部を絶縁化させるために酸化する工程を有する、不揮発性半導体記憶素子の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００８／１４９４８４号
【特許文献２】国際公開第２０１２／０６３４９５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の不揮発性記憶装置では、ＬＳＩの微細化に伴って配線の断面積が小さくなる上に、隣接する配線間の距離が短くなるため、配線の抵抗と容量が大きくなってしまう。これにより、ＬＳＩの動作速度や消費電力を低下させてしまう。
【０００７】
本発明は、上記の課題に対応するもので、不揮発性記憶装置において、配線の寄生容量を低減することで動作速度を高めると共に、抵抗変化素子が剥離する可能性を低減する。
【課題を解決するための手段】
【０００８】
本発明の不揮発性記憶装置の一態様（ａｓｐｅｃｔ）は、第１層間絶縁層と、前記第１層間絶縁層を覆うように形成された第２層間絶縁層と、前記第２層間絶縁層の上に形成された複数の抵抗変化素子と、前記第２層間絶縁層の厚み方向から見て、前記複数の抵抗変化素子が形成されている領域を記憶領域とし、前記複数の抵抗変化素子が形成されていない領域を回路領域とするとき、前記複数の抵抗変化素子の少なくとも側面を覆うように前記記憶領域にのみ形成された第３層間絶縁層と、前記第３層間絶縁層と前記第２層間絶縁層のうち前記回路領域にある部分とを覆うように形成された第４層間絶縁層と、前記第１層間絶縁層のうち少なくとも前記回路領域にある部分に形成された第１配線と、前記第４層間絶縁層のうち少なくとも前記回路領域にある部分に形成された第２配線と、を備え、前記第２層間絶縁層を構成する材料の比誘電率は、前記第１層間絶縁層を構成する材料の比誘電率よりも大きく、かつ、前記第４層間絶縁層を構成する材料の比誘電率よりも大きく、前記第３層間絶縁層を構成する材料の比誘電率は、前記第１層間絶縁層を構成する材料の比誘電率よりも大きく、かつ、前記第４層間絶縁層を構成する材料の比誘電率よりも大きい。
【０００９】
ここで開示する本発明の不揮発性記憶装置の一態様は、不揮発性記憶装置の製造方法等、他の態様にも適応させることができる。
【発明の効果】
【００１０】
本開示の一態様によれば、不揮発性記憶装置において、配線の寄生容量を低減すると共に、抵抗変化素子が剥離する可能性を低減することができる、という効果を奏する。
【００１１】
なお、開示される実施形態のさらなる利益および利点は、明細書および図面から明らかにされる。利益および／または利点は、明細書および図面が開示する様々な実施形態および特徴によって個別に提供されてもよく、一または複数の利益および／または利点を得るためにすべてを備える必要はない。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１実施形態に係る不揮発性記憶装置の概略構成の一例を示す平面図である。
【図２】図２は、第１実施形態に係る不揮発性記憶装置の概略構成の一例を示す断面図である。
【図３】図３は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、第１配線が形成された第１層間絶縁層を形成する工程を示す図である。
【図４】図４は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、第１層間絶縁層を覆うように第２層間絶縁層を形成する工程を示す図である。
【図５】図５は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、コンタクトホールを形成する工程を示す図である。
【図６】図６は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、コンタクトホール内にコンタクトプラグを形成する工程を示す図である。
【図７】図７は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、第２層間絶縁層とコンタクトプラグとを覆うように第１電極材料層と抵抗変化材料層と第２電極材料層とをこの順に形成する工程を示す図である。
【図８】図８は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、第２電極材料層の上にレジストマスクを形成する工程を示す図である。
【図９】図９は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、パターニングにより抵抗変化素子を形成する工程を示す図である。
【図１０】図１０は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、抵抗変化素子を覆うように比誘電率の高い絶縁材料層を形成する工程を示す図である。
【図１１】図１１は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、比誘電率の高い絶縁材料層を平坦化する工程を示す図である。
【図１２】図１２は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、平坦化された絶縁材料層の上にレジストマスクを形成する工程を示す図である。
【図１３】図１３は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、エッチングにより第３層間絶縁層を形成する工程を示す図である。
【図１４】図１４は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、第３層間絶縁層と、第２層間絶縁層のうち回路領域にある部分とを覆うように、比誘電率の低い絶縁材料層を形成する工程を示す図である。
【図１５】図１５は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、比誘電率の低い絶縁材料層を平坦化する工程を示す図である。
【図１６】図１６は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、デュアルダマシンエッチングによりコンタクトホールと配線溝とを形成する工程を示す図である。
【図１７】図１７は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図であって、コンタクトホールと配線溝との中に、コンタクトプラグと配線とを形成する工程を示す図である。
【図１８】図１８は、第１実施形態の変形例に係る不揮発性記憶装置の製造方法を示す断面図であって、抵抗変化層の側壁部分を酸化する工程を示す図である。
【発明を実施するための形態】
【００１３】
（用語の定義）
本開示の実施形態において、「酸素含有率」は、金属酸化物を構成する総原子数に対する含有酸素原子数の比率で示される。
【００１４】
「酸素不足度」とは、それぞれの金属酸化物において、その化学量論的な組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）を有する酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
【００１５】
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的な酸化物の組成はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％である。例えばＴａＯ１．５の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰型の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値と０と負の値とのいずれをも含むものとして説明する。
【００１６】
酸素不足度の小さい酸化物は、化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
【００１７】
「酸素不足型の金属酸化物」とは、化学量論的な組成を有する金属酸化物と比較して、酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない金属酸化物を意味する。
【００１８】
「化学量論的な組成を有する金属酸化物」とは、酸素不足度が０％の金属酸化物を指す。例えば、タンタル酸化物の場合、絶縁体であるＴａ２Ｏ５を指す。なお、酸素不足型とすることで金属酸化物は導電性を有するようになる。酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
【００１９】
「酸素含有率」とは、当該金属酸化物を構成する総原子数に対する含有酸素原子数の比率で示される。Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子数の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。なお、第１金属酸化物を構成する金属と、第２金属酸化物を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２金属酸化物の酸素含有率が第１金属酸化物の酸素含有率よりも大きいとき、第２金属酸化物の酸素不足度は第１金属酸化物の酸素不足度より小さい。また、酸素不足度の大小関係を酸素含有率で言い換えることができる。例えば、第１金属酸化物の酸素不足度が第２金属酸化物の酸素不足度より大きい場合、第１金属酸化物の酸素含有率は第２金属酸化物の酸素含有率より小さい。
【００２０】
「絶縁体」は、一般的な定義に従う。すなわち、抵抗率が１０８Ωｃｍ以上の材料で構成されるものを示す（非特許文献：出展「集積回路のための半導体工学」工業調査会（１９９２年）宇佐美晶、兼房慎二、前川隆雄、友景肇、井上森男）。これに対し、「導電体」は、抵抗率が１０８Ωｃｍ未満の材料で構成されるものを示す。尚、初期ブレイクダウン動作の実行前において、第１金属酸化物と第３金属酸化物の抵抗率は、４から６桁以上異なっている。また、初期ブレイクダウン動作の実行後の抵抗変化素子の抵抗率は、例えば１０４Ωｃｍ程度である。
【００２１】
「標準電極電位（ｓｔａｎｄａｒｄ  ｅｌｅｃｔｒｏｄｅ  ｐｏｔｅｎｔｉａｌ）」は、一般的に、酸化しやすさの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。尚、電極と酸素不足度の小さい低酸素不足層（第２抵抗変化層）との標準電極電位の差が大きいほど、酸化還元反応が起こりやすくなり、抵抗変化が起こりやすくなる。また、標準電極電位の差が小さくなるにつれて、酸化還元反応が起こりにくくなり、抵抗変化が起こりにくくなることから、酸化のされやすさが抵抗変化現象のメカニズムに大きな役割を果たしているのではないかと推測される。
【００２２】
（事前検討）
本発明者らは、不揮発性記憶装置において、配線の寄生容量を低減すると共に、抵抗変化素子が剥離する可能性を低減すべく、鋭意検討を行った。その結果、以下の知見を得た。なお、以下に述べる知見は、後述の実施形態を理解するための一助とするものである。したがって、本開示はこれらの説明に限定されるものではない。
【００２３】
不揮発性記憶装置では、抵抗変化が安定して発現する状態に遷移させるために、抵抗変化素子に電圧を印加して、酸素含有率の高い抵抗変化層の一部を局所的に短絡させるブレイク（初期ブレイクダウン）が行われる場合がある。この時、抵抗変化素子以外のトランジスタや寄生抵抗成分に不要な電圧が伝わることなく、抵抗変化素子に十分な電圧が印加される必要がある。
【００２４】
このために、抵抗変化素子の下部電極をパターニングする前に、抵抗変化層の側壁を積極的に酸化（熱酸化もしくは酸素プラズマによる酸化等）して絶縁化することで、アクティブな面積（実効面積）を縮小し、リーク電流を低減およびブレイク電圧の低電圧化・短時間化と、コンタクトプラグの酸化防止とを両立させることも考えられる。
【００２５】
ＬＳＩの微細化に伴い、配線の断面積が小さくなる上に、隣接する配線間の距離が短くなるため、配線の抵抗と容量がいっそう増加してしまう。ＬＳＩの動作速度や消費電力を改善するためには、配線の抵抗や容量を削減することが欠かせない。例えば、動作速度に大きな影響を与える信号遅延は抵抗と容量の積で決まる。抵抗や容量を減らすためには、抵抗の低い配線と、比誘電率の低い材料（低誘電率材料：Ｌｏｗ−ｋ材料）からなる低誘電率層（Ｌｏｗ−ｋ層）を使う必要がある。
【００２６】
しかしながら、低誘電率層は、密度が低く、層自身の機械的強度が下がり、かつ異種層界面での密着性も大幅に低下する。このような低誘電率層を用いてプロセスを組み上げることは、非常に困難になっている。また、上述のような抵抗変化層の側壁を酸化する工程を採用した場合、酸化工程において低誘電率層が劣化して配線の寄生容量が増大する場合がある。
【００２７】
したがって、微細量産プロセスと親和性を有し、かつ、配線の寄生容量を低減でき、高密度に抵抗変化素子が形成されうるような、不揮発性記憶装置およびその製造方法を提供することが求められる。
【００２８】
かかる新規な課題認識の下、本発明者らは鋭意検討を行い、低誘電率材料からなる第１層間絶縁層で第１配線を覆うと共に、第１層間絶縁層の上に高誘電率材料からなる第２層間絶縁層を設け、第２層間絶縁層の上に抵抗変化素子を形成し、さらに抵抗変化素子の形成されている記憶領域のみを高誘電率材料からなる第３層間絶縁層で覆い、第２層間絶縁層と第３層間絶縁層とを低誘電率材料からなる第４層間絶縁層で覆い、第４層間絶縁層内に第２配線を形成する構成に想到した。
【００２９】
かかる構成によれば、第１配線と第２配線とは低誘電率材料で覆われることから配線の寄生容量を低減できる。抵抗変化素子は高誘電率材料で覆われているために剥離しにくくなる。仮に抵抗変化素子の側壁を酸化する工程が採用された場合でも、低誘電率材料からなる第１層間絶縁層は、高誘電率材料からなる第２層間絶縁層により保護されることから、低誘電率層の劣化も防止できる。
【００３０】
以下、添付図面を参照しつつ、本開示の実施形態について説明する。
【００３１】
以下で説明する実施形態は、いずれも本開示の望ましい一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序等は、あくまで一例であり、本開示を限定するものではない。また、以下の実施形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、より望ましい形態を構成する任意の構成要素として説明される。また、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法比等については正確な表示ではない場合がある。また、製造方法においては、必要に応じて、各工程の順序等を変更でき、かつ、他の公知の工程を追加できる。
【００３２】
（第１実施形態）
第１実施形態の不揮発性記憶装置は、第１層間絶縁層と、第１層間絶縁層を覆うように形成された第２層間絶縁層と、第２層間絶縁層の上に形成された複数の抵抗変化素子と、第２層間絶縁層の厚み方向から見て、複数の抵抗変化素子が形成されている領域を記憶領域とし、複数の抵抗変化素子が形成されていない領域を回路領域とするとき、複数の抵抗変化素子の少なくとも側面を覆うように記憶領域にのみ形成された第３層間絶縁層と、第２層間絶縁層のうち回路領域にある部分と前記第３層間絶縁層とを覆うように形成された第４層間絶縁層と、第１層間絶縁層のうち少なくとも回路領域にある部分に形成された第１配線と、第４層間絶縁層のうち少なくとも回路領域にある部分に形成された第２配線と、を備え、第２層間絶縁層を構成する材料の比誘電率および前記第３層間絶縁層を構成する材料の比誘電率は、第１層間絶縁層を構成する材料の比誘電率よりも大きく、かつ、第４層間絶縁層を構成する材料の比誘電率よりも大きい。
【００３３】
第１実施形態の不揮発性記憶装置の製造方法は、第１配線が形成された第１層間絶縁層を形成する工程と、第１層間絶縁層を覆うように第２層間絶縁層を形成する工程と、第２層間絶縁層の上に複数の抵抗変化素子を形成する工程と、第２層間絶縁層の厚み方向から見て、複数の抵抗変化素子が形成されている領域を記憶領域とし、複数の抵抗変化素子が形成されていない領域を回路領域とするとき、抵抗変化素子の少なくとも側面を覆うように記憶領域にのみ第３層間絶縁層を形成する工程と、第２層間絶縁層のうち回路領域にある部分と第３層間絶縁層とを覆うように、第２配線が形成された第４層間絶縁層を形成する工程と、を備え、第２層間絶縁層を構成する材料の比誘電率および前記第３層間絶縁層を構成する材料の比誘電率は、第１層間絶縁層を構成する材料の比誘電率よりも大きく、かつ、第４層間絶縁層を構成する材料の比誘電率よりも大きい。
【００３４】
かかる構成では、配線の寄生容量を低減すると共に、抵抗変化素子が剥離する可能性を低減することができる。
【００３５】
上記不揮発性記憶装置ないしその製造方法において、第２層間絶縁層の厚みが１０ｎｍ以上５０ｎｍ以下であってもよい。
【００３６】
かかる構成では、配線の寄生容量をさらに効果的に低減できる。
【００３７】
上記不揮発性記憶装置ないしその製造方法において、第２層間絶縁層を構成する材料のの比誘電率および第３層間絶縁層を構成する材料の比誘電率は３．０より大きく、第１層間絶縁層を構成する材料の比誘電率および第４層間絶縁層を構成する材料の比誘電率は３．０以下であってもよい。
【００３８】
上記不揮発性記憶装置ないしその製造方法において、第２層間絶縁層を構成する材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＣＮ、ＦＳＧ、ＢＰＳＧからなる群より選ばれた少なくとも１つを含み、第３層間絶縁層を構成する材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＣＮ、ＦＳＧ、ＢＰＳＧからなる群より選ばれた少なくとも１つを含んでもよい。
【００３９】
上記不揮発性記憶装置ないしその製造方法において、第１層間絶縁層を構成する材料は、ＳｉＯＣ、ＳｉＯＣＨからなる群より選ばれた少なくとも１つを含み、第４層間絶縁層を構成する材料は、ＳｉＯＣ、ＳｉＯＣＨからなる群より選ばれた少なくとも１つを含んでもよい。
【００４０】
上記不揮発性記憶装置ないしその製造方法において、抵抗変化層は、タンタル酸化物からなるとしてもよい。
【００４１】
上記不揮発性記憶装置ないしその製造方法において、抵抗変化素子は、第１電極と、第２電極と、第１電極と第２電極との間に配置された金属酸化物からなる抵抗変化層とを備え、抵抗変化層は、酸素含有率が異なる複数の層から構成されていてもよい。
【００４２】
上記不揮発性記憶装置ないしその製造方法において、酸素含有率の異なる複数の層は、異なる金属酸化物で構成されていてもよい。
【００４３】
上記不揮発性記憶装置ないしその製造方法において、酸素含有率の異なる複数の層は、同一金属の金属酸化物で構成されていてもよい。
【００４４】
上記不揮発性記憶装置において、抵抗変化素子は、第１電極と、第２電極と、第１電極と第２電極との間に配置された金属酸化物からなる抵抗変化層とを備え、抵抗変化層の側壁部分の酸素含有率が、抵抗変化層の側壁部分以外の中央部分の酸素含有率よりも大きくてもよい。
【００４５】
上記不揮発性記憶装置の製造方法において、抵抗変化素子を形成する工程は、第１電極材料層を形成する工程と、第１電極の上に金属酸化物からなる抵抗変化材料層を形成する工程と、抵抗変化層の上に第２電極材料層を形成する工程と、第１電極材料層と抵抗変化材料層と第２電極材料層とをパターニングして第１電極と抵抗変化層と第２電極とがこの順に積層された構造を形成する工程と、抵抗変化層の側壁部分を酸化することにより、抵抗変化層の側壁部分の酸素含有率を、抵抗変化層の側壁部分以外の中央部分の酸素含有率よりも大きくする工程と、を備えてもよい。
【００４６】
かかる構成では、抵抗変化素子の側壁を酸化する工程が採用されていても、低誘電率層である第１層間絶縁層の劣化を防止できる。
【００４７】
［装置構成］
図１は、第１実施形態に係る不揮発性記憶装置の概略構成の一例を示す平面図である。図２は、第１実施形態に係る不揮発性記憶装置の概略構成の一例を示す断面図である。図２は、図１のＡ−Ａ線に沿って切った断面を矢印方向に見た図となっている。以下、図１、２を参照しつつ、第１実施形態の不揮発性記憶装置１０について説明する。
【００４８】
図１、図２に示す例において、不揮発性記憶装置１０は、第１層間絶縁層１２と、第２層間絶縁層１３と、複数の抵抗変化素子１９と、第３層間絶縁層１４と、第４層間絶縁層１５と、第１配線１７と、第２配線２５とを備えている。
【００４９】
なお、図１では、基板１１と、第１配線１７と抵抗変化素子１９とを接続する第１プラグ１８と、第１配線１７と第２配線２５とを接続する第２プラグ２４とが記載されているが、これらの要素は必須ではなく、他の要素で代替されたり、省略されたりしうる。基板１１には、抵抗変化素子１９に電気的に接続されるトランジスタ等の能動素子等が形成されていてもよい。
【００５０】
第１層間絶縁層１２は、絶縁材料からなる層である。具体的には例えば、基板１１の上に堆積された絶縁材料からなる層としうる。第１層間絶縁層１２は、低誘電率材料（Ｌｏｗ−ｋ材料）で構成されうる。第１層間絶縁層１２を構成する材料の比誘電率は、３．０以下であってもよい。第１層間絶縁層１２を構成する材料は、ＳｉＯＣ、ＳｉＯＣＨからなる群より選ばれた少なくとも１つを含んでもよい。第１層間絶縁層１２の厚みは、例えば、１００ｎｍ以上５００ｎｍ以下とすることができる。
【００５１】
本明細書において、「層間絶縁層」は、必ずしも上下に他の層がある必要はない。層間絶縁層は、最下位の層であってもよいし、最上位の層であってもよい。この点は、第１層間絶縁層のみではなく、第２層間絶縁層、第３層間絶縁層、第４層間絶縁層のいずれについても当てはまる。
【００５２】
第２層間絶縁層１３は、絶縁材料からなる層である。具体的には例えば、第１層間絶縁層１２の上に堆積された絶縁材料からなる層としうる。第２層間絶縁層１３は、高誘電率材料（Ｈｉｇｈ−ｋ材料）で構成されうる。第２層間絶縁層１３を構成する材料の比誘電率は、３．０より大きくてもよい。第２層間絶縁層１３を構成する材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＣＮ、ＦＳＧ（フッ素［Ｆ］を含有するＳｉＯ２）、ＢＰＳＧ（ホウ素［Ｂ］とリン［Ｐ］を含有するＳｉＯ２）からなる群より選ばれた少なくとも１つを含んでもよい。第２層間絶縁層１３の厚みは、例えば、１０ｎｍ以上５０ｎｍ以下とすることができる。
【００５３】
抵抗変化素子１９は、第２層間絶縁層１３の上に形成される。抵抗変化素子１９は、例えば、電気的パルスの印加によって抵抗値が可逆的に変化する不揮発性記憶素子としうる。抵抗変化素子１９は、例えば、ＲｅＲＡＭ（Resistance Random Access Memory）であってもよい。また、抵抗変化素子１９は、その他、相変化記録を利用したＰＲＡＭ（Phase change RAM）、磁気記録を利用したＭＲＡＭ（Magnetoresistive Random Access Memory）、強誘電体を用いたＦｅＲＡＭ（Ferroelectric Random Access Memory）などでもよい。
【００５４】
抵抗変化素子１９は、第１電極２０と、第２電極２２と、第１電極２０と第２電極２２との間に配置された金属酸化物からなる抵抗変化層２１とを備えてもよい。
【００５５】
第１電極２０は、例えば、厚さ５０〜２００ｎｍのタンタル窒化物で構成されうる。この場合、タンタル窒化物が、第１電極材料となる。第１電極２０は、タングステン、ニッケル、タンタル、チタン、アルミニウム、窒化チタン等で構成されてもよい。
【００５６】
抵抗変化層２１の金属酸化物は遷移金属酸化物を用いてもよい。この場合、遷移金属酸化物に含まれる遷移金属としてタンタルを採用した場合、第１電極２０には、タンタルと同等以下の標準電極電位を示す、抵抗変化が起こりにくい材料を用いてもよい。具体的には、第１電極２０に、タンタル、タンタル窒化物、チタン、チタン窒化物、およびチタン−アルミニウム窒化物からなる群より選ばれる少なくとも１つの材料を用いることができる。かかる構成では、安定なメモリ特性を実現できる。
【００５７】
第１電極２０は、第１プラグ１８と物理的に接続していてもよいし、第１プラグ１８との間に導電体を介して接続されていてもよい。図１に示す例では、第１電極２０は、第１プラグ１８と物理的に接続している。
【００５８】
抵抗変化層２１は、第１電極２０と第２電極２２との間に設けられ、第１電極２０と第２電極２２との間に与えられる電気的信号に基づいて、高抵抗状態と、当該高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する。
【００５９】
図１に示す例では、抵抗変化層２１は、第１電極２０と第２電極２２とに挟持されており、厚さ５ｎｍ以上５０ｎｍ以下の酸素不足型の酸化タンタルからなる層で構成される。抵抗変化層２１は、チタン酸化物、ニッケル酸化物、ハフニウム酸化物、ジルコニウム酸化物、ニオブ酸化物、タングステン酸化物や、アルミニウム酸化物等で構成されてもよい。
【００６０】
抵抗変化層は、単層でもよいし、酸素含有率が異なる複数の層から構成されていてもよい。複数層で構成する場合は、第１金属酸化物で構成される第１抵抗変化層と、第１金属酸化物より酸素含有率が高い第２金属酸化物で構成される第２抵抗変化層とを含む、少なくとも２層を備えていてもよい。
【００６１】
別の言い方をすれば、抵抗変化層２１は、第１抵抗変化層と第２抵抗変化層との積層構成となっていてもよい。第１抵抗変化層は、酸素不足型の酸化タンタル（ＴａＯｘ、０＜ｘ＜２．５）で構成されていてもよい。第２抵抗変化層は、第１抵抗変化層より酸素不足度の小さい酸化タンタル（ＴａＯｙ、ｘ＜ｙ）で構成されていてもよい。
【００６２】
上記の例では、第１金属酸化物を構成する第１金属および第２金属酸化物を構成する第２金属が、いずれもタンタル（Ｔａ）である場合を説明したが、これに限るものではない。その他の金属によって第１金属酸化物と第２金属酸化物を構成してもよい。また、異なる金属の金属酸化物で、第１、第２の金属酸化物を構成してもよい。
【００６３】
抵抗変化層２１を構成する第１金属酸化物および第２金属酸化物は、それぞれ、遷移金属酸化物およびアルミニウム酸化物からなる群より選ばれる少なくともいずれか１つを含んでもよい。抵抗変化層２１を構成する第１金属酸化物および第２金属酸化物は、それぞれ、タンタル酸化物、ハフニウム酸化物、およびジルコニウム酸化物からなる群より選ばれる少なくともいずれか１つを含んでもよい。
【００６４】
第１金属および第２金属としては、タンタル（Ｔａ）以外にも、例えば、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、およびタングステン（Ｗ）からなる群より選ばれる少なくとも１つの遷移金属を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。第１金属および第２金属として、アルミニウム（Ａｌ）を用いてもよい。
【００６５】
ハフニウム酸化物を用いる場合は、第１抵抗変化層を構成する第１金属酸化物の組成をＨｆＯｘとし、第２抵抗変化層を構成する第２金属酸化物の組成をＨｆＯｙとすると、ｘ＜ｙの関係を充足してもよい。さらに、ｘ、ｙが０．９≦ｘ≦１．６で、かつ、１．８＜ｙ＜２．０を充足してもよい。
【００６６】
この場合において、ハフニウム酸化物を用いた高酸素不足度層（第１抵抗変化層）は、例えば、Ｈｆターゲットを用い、アルゴンガスおよび酸素ガス中でスパッタリングする反応性スパッタリング法で生成できる。高酸素不足度層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板を加熱することは必須ではなく、基板温度は室温としてもよい。
【００６７】
ハフニウム酸化物を用いた低酸素不足度層（第２抵抗変化層）は、例えば、高酸素不足度層の表面を、アルゴンガスと酸素ガスとの混合ガスのプラズマに暴露することにより形成できる。低酸素不足度層の厚みは、アルゴンガスと酸素ガスとの混合ガスのプラズマへの暴露時間により容易に調整することができる。第２抵抗変化層の厚みは、３〜４ｎｍとしてもよい。
【００６８】
ジルコニウム酸化物を用いる場合は、第１抵抗変化層を構成する第１金属酸化物の組成をＺｒＯｘとし、第２抵抗変化層を構成する第２金属酸化物の組成をＺｒＯｙとすると、ｘ＜ｙの関係を充足してもよい。さらに、ｘ、ｙが０．９≦ｘ≦１．４で、１．９＜ｙ＜２．０を充足してもよい。
【００６９】
この場合において、ジルコニウム酸化物を用いた高酸素不足度層（第１抵抗変化層）は、例えば、Ｚｒターゲットを用い、アルゴンガスおよび酸素ガス中でスパッタリングする反応性スパッタリング法で生成できる。高酸素不足度層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整することができる。なお、基板温度は特に加熱することなく室温とすることができる。
【００７０】
ジルコニウム酸化物を用いた低酸素不足度層（第２抵抗変化層）は、例えば、高酸素不足度層の表層部を、アルゴンガスと酸素ガスとの混合ガスのプラズマに暴露することにより形成できる。低酸素不足度層の厚みは、アルゴンガスと酸素ガスとの混合ガスのプラズマへの暴露時間により容易に調整することができる。第２抵抗変化層の厚みは、１〜５ｎｍとしてもよい。
【００７１】
なお、上述したハフニウム酸化物層およびジルコニウム酸化物層は、スパッタリングに変えて、ＣＶＤ法やＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いても形成できる。
【００７２】
第２金属酸化物は、第１金属酸化物よりも酸素不足度が小さい（抵抗値が高い）材料を選択してもよい。このような構成とすることにより、第１電極２０と第２電極２２との間に印加された電圧は、第２抵抗変化層により多く分配されることになる。また、第２電極２２と第２抵抗変化層との界面近傍では、反応に寄与できる酸素も豊富に存在する。よって、第２電極２２と第２抵抗変化層との界面で、選択的に酸化還元反応が起こり、安定に抵抗変化を実現することができる。その結果、第２抵抗変化層中で発生する酸化還元反応をより起こしやすくすることができる。
【００７３】
第１金属酸化物を構成する第１金属と、第２金属酸化物を構成する第２金属とは、異なる金属が用いられてもよい。
【００７４】
酸素不足型の金属酸化物を含む抵抗変化層における抵抗変化現象は酸素の移動によって発現するため、母体金属の種類が異なっても、少なくとも酸素の移動が可能であればよい。そのため、第１抵抗変化層を構成する第１金属と、第２抵抗変化層を構成する第２金属とは、異なる金属を用いた場合であっても、同様の効果を奏すると考えられる。
【００７５】
第１金属と第２金属とに、異なる金属を用いる場合、第２金属の標準電極電位は、第１金属の標準電極電位より低くてもよい。抵抗変化現象は、抵抗が高い第２抵抗変化層を構成する第２金属酸化物中に形成された微小なフィラメント（導電パス）中で酸化還元反応が起こって、その抵抗値が変化し、発生すると考えられるからである。
【００７６】
例えば、第１抵抗変化層に、酸素不足型のタンタル酸化物を用い、第２抵抗変化層にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。標準電極電位は、その値が高いほど酸化しにくい特性を表す。第２抵抗変化層に第１抵抗変化層より標準電極電位が低い金属の酸化物を配置することにより、第２抵抗変化層中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、例えば、第１抵抗変化層に、酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２抵抗変化層にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
【００７７】
抵抗変化層２１は、側壁部分が酸化されていてもよい。
【００７８】
高酸素不足度層および低酸素不足度層には、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層、あるいは、アルミニウムの酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
【００７９】
スパッタリングにて抵抗変化層を形成した際に、残留ガスや真空容器壁からのガス放出等により、意図しない微量の元素が抵抗変化層に混入することがあるが、このような微量の元素が抵抗変化層に混入した場合も本発明の範囲に含まれることは当然である。
【００８０】
なお、抵抗変化層２１は、必ずしも２層で構成されている必要はなく、３層以上の層から構成されてもよいし、１層で構成されてもよい。
【００８１】
第２電極２２は、第１電極２０の上方に形成された電極である。第２電極２２は、抵抗変化層２１の上に形成されている。第２電極２２は、例えば、厚さ５ｎｍ以上１００ｎｍ以下のイリジウムや白金、パラジウム等の貴金属材料で構成されうる。第２電極２２は、例えば、イリジウム、白金（Ｐｔ）、パラジウム（Ｐｄ）からなる群より選ばれる少なくとも１つの材料等、抵抗変化層２１の第２抵抗変化層を構成する金属、および第１電極２０を構成する第１電極材料と比べて標準電極電位がより高い材料で構成してもよい。このような構成とすることにより、第２抵抗変化層内の、第２電極２２と第２抵抗変化層との界面近傍において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が実現される。
【００８２】
図２に例示するように、第２層間絶縁層１３の厚み方向から見て、複数の抵抗変化素子１９が形成されている領域を記憶領域１００とし、複数の抵抗変化素子１９が形成されていない領域を回路領域２００とする。
【００８３】
記憶領域１００には、抵抗変化素子、抵抗変化素子と接続されるプラグ、配線等の他、１Ｔ１Ｒ型の記憶装置では選択トランジスタ等も含まれうる。回路領域２００には、例えば、ビット線デコーダ、ワード線デコーダ、電源回路等が含まれうる。
【００８４】
記憶領域１００は、第２層間絶縁層１３の厚み方向から見て、第３層間絶縁層１４が形成されている領域であってもよい。回路領域２００は、第２層間絶縁層１３の厚み方向から見て、第３層間絶縁層１４が形成されていない領域であってもよい。
【００８５】
第３層間絶縁層１４は、複数の抵抗変化素子１９の少なくとも側面を覆うように記憶領域１００にのみ形成される。第３層間絶縁層１４は、回路領域２００には形成されない。
【００８６】
第３層間絶縁層１４は、絶縁材料からなる層である。具体的には例えば、第２層間絶縁層１３の上に堆積された絶縁材料からなる層としうる。第３層間絶縁層１４は、高誘電率材料（Ｈｉｇｈ−ｋ材料）で構成されうる。第３層間絶縁層１４を構成する材料の比誘電率は、３．０より大きくてもよい。第３層間絶縁層１４を構成する材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、ＳｉＣＮ、ＦＳＧ（フッ素［Ｆ］を含有するＳｉＯ２）、ＢＰＳＧ（ホウ素［Ｂ］とリン［Ｐ］を含有するＳｉＯ２）からなる群より選ばれた少なくとも１つを含んでもよい。第３層間絶縁層１４の厚みは、例えば、１００ｎｍ以上５００ｎｍ以下とすることができる。
【００８７】
第３層間絶縁層１４は、第２層間絶縁層１３と別箇の工程により堆積されてもよい。すなわち、第３層間絶縁層１４は、第２層間絶縁層１３とは別個の層であってもよい。
【００８８】
第３層間絶縁層１４を構成する材料は、第２層間絶縁層１３を構成する材料と同じでもよいし、異なっていてもよい。第３層間絶縁層１４を構成する材料が第２層間絶縁層１３を構成する材料と異なる場合には、回路領域２００の第３層間絶縁層１４を除去する際に第２層間絶縁層１３をエッチングストッパ層として機能させることができる。
【００８９】
記憶領域１００における第２層間絶縁層１３と第３層間絶縁層１４との厚みの合計は、回路領域１００における第３層間絶縁層１４の厚みよりも大きくてもよい。
【００９０】
第３層間絶縁層１４は、複数の抵抗変化素子１９の少なくとも側面の一部を覆うと共に、上面の少なくとも一部を覆っていてもよい。図２に示す例では、第３層間絶縁層１４が複数の抵抗変化素子１９の上面を覆っている。
【００９１】
第４層間絶縁層１５は、第３層間絶縁層１４と、第２層間絶縁層１３のうち回路領域２００にある部分とを覆うように形成される。第４層間絶縁層１５は、絶縁材料からなる層である。第４層間絶縁層１５は、低誘電率材料（Ｌｏｗ−ｋ材料）で構成されうる。第４層間絶縁層１５を構成する材料の比誘電率は、３．０以下であってもよい。第４層間絶縁層１５を構成する材料は、ＳｉＯＣ、ＳｉＯＣＨからなる群より選ばれた少なくとも１つを含んでもよい。第１層間絶縁層１２の厚みは、最も厚い部分で、例えば、１００ｎｍ以上５００ｎｍ以下とすることができる。
【００９２】
第１配線１７は、第１層間絶縁層１２のうち少なくとも回路領域２００にある部分に形成されている。図１、図２において、第１配線１７は、記憶領域１００にも形成されているが、第１層間絶縁層１２のうち記憶領域１００にある部分には第１配線１７が形成されていなくてもよい。第１配線１７は、例えば、配線溝内に形成されているバリアメタル層上に、例えば銅等を充填することで形成されうる。バリアメタル層は、例えば、厚さ５ｎｍ以上４０ｎｍ以下のタンタル窒化物と、厚さ５ｎｍ以上４０ｎｍ以下のタンタルとが順に堆積されて構成されうる。充填する材料としては、銅の他、アルミニウム、タングステン等を採用しうる。
【００９３】
第１配線１７は、基板１１に形成されたトランジスタ等（図示せず）と接続されていてもよい。第２配線２５がビット線を構成する場合において、例えば、該トランジスタの制御電極（ゲート）がワード線を構成していてもよい。
【００９４】
第２配線２５は、第４層間絶縁層１５のうち少なくとも回路領域２００にある部分に形成されている。図１、図２において、第２配線２５は、記憶領域２００にも形成されているが、第４層間絶縁層１５のうち記憶領域１００にある部分には第２配線２５が形成されていなくてもよい。第２配線２５は、例えば、配線溝内に形成されているバリアメタル層上に、例えば銅等を充填することで形成されうる。バリアメタル層は、例えば、厚さ５ｎｍ以上４０ｎｍ以下のタンタル窒化物と、厚さ５ｎｍ以上４０ｎｍ以下のタンタルとが順に堆積されて構成されうる。充填する材料としては、銅の他、アルミニウム、タングステン等を採用しうる。
【００９５】
第２層間絶縁層１３を構成する材料の比誘電率は、第１層間絶縁層１２を構成する材料の比誘電率よりも大きく、かつ、第４層間絶縁層１５を構成する材料の比誘電率よりも大きい。
【００９６】
第３層間絶縁層１４を構成する材料の比誘電率は、第１層間絶縁層１２を構成する材料の比誘電率よりも大きく、かつ、第４層間絶縁層１５を構成する材料の比誘電率よりも大きい。
【００９７】
なお、不揮発性記憶装置１０は、メモリアレイを構成した場合には、通常、多数の抵抗変化素子１９を備えているが、図１、図２においては、図面の簡略化のため、４個の抵抗変化素子１９およびそれに接続される構成要素を例に図示している。また、理解しやすいように、一部を拡大して示している。
【００９８】
［実施例］
図３〜１７は、第１実施形態の実施例に係る不揮発性記憶装置の製造方法を示す断面図である。以下、図３〜１７を参照しつつ、実施例にかかる不揮発性記憶装置およびその製造方法について説明する。
【００９９】
なお、通常の場合、基板１１上には多数の抵抗変化素子１９が形成されるが、図面の簡略化のため、図３〜図１７では抵抗変化素子１９を４個形成する場合を示している。また、理解しやすいように、構成の一部を拡大して示している。
【０１００】
図３は、第１配線が形成された第１層間絶縁層を形成する工程を示す図である。まず、図３に示すように、能動素子等があらかじめ形成されている半導体から構成される基板１１上に、第１の配線１７が形成された第１層間絶縁層１２を形成する。
【０１０１】
具体的には、基板１１上に、プラズマＣＶＤ等を用いて、ＳｉＯＣ、ＳｉＯＣＨ等で構成される第１層間絶縁層１２を形成する。
【０１０２】
続いて、形成した第１層間絶縁層１２に第１配線１７を埋め込み形成するための配線溝をフォトリソグラフィーおよびドライエッチングにより形成する。続いて、形成した配線溝内にタンタル窒化物（５ｎｍ以上４０ｎｍ以下）およびタンタル（５ｎｍ以上４０ｎｍ以下）で構成されるバリアメタル層と、配線材料の銅（５０ｎｍ以上３００ｎｍ以下）を、スパッタ法等を用いて堆積させる。そして、電解めっき法等により、銅をシードとして銅をさらに堆積させることで、配線溝を全て配線材料の銅とバリアメタル層とで充填する。続いて、堆積した銅のうち表面の余分な銅および余分なバリアメタル層をＣＭＰ法によって除去することにより、表面が平坦で第１層間絶縁層１２の表面と同一平面をなすように第１配線１７が形成される。
【０１０３】
さらに、第１配線１７を含む第１層間絶縁層１２上にもう一度、プラズマＣＶＤ等を用いて、ＳｉＯＣ、ＳｉＯＣＨ等で構成される第１層間絶縁層１２を堆積する。
【０１０４】
図４は、第１層間絶縁層を覆うように第２層間絶縁層を形成する工程を示す図である。図４に示すように、内部に第１配線１７が形成された第１層間絶縁層１２の上に、プラズマＣＶＤ等を用いて、シリコン酸化物やシリコン窒化物、シリコン酸窒化物等で構成される第２層間絶縁層１３を形成する。第２層間絶縁層１３の厚みは５ｎｍ以上１００ｎｍ以下としうる。
【０１０５】
図５は、コンタクトホールを形成する工程を示す図である。図６は、コンタクトホール内にコンタクトプラグを形成する工程を示す図である。第２層間絶縁層１３が形成された後、図５〜図６に示すように、第１層間絶縁層１２および第２層間絶縁層１３に、第１配線１７と接続する第１プラグ１８を形成する。
【０１０６】
具体的には、フォトリソグラフィーおよびドライエッチングにより、第１配線１７上の所定の位置に、第１配線１７に接続する第１プラグ１８を埋め込み形成するための第１コンタクトホール１８ａを形成する。
【０１０７】
続いて、形成された第１コンタクトホール１８ａを含む第２層間絶縁層１３上に、タンタル窒化物（厚み：５ｎｍ以上４０ｎｍ以下）およびタンタル（厚み：５ｎｍ以上４０ｎｍ以下）で構成されるバリアメタル層と、配線材料の銅（厚み：５０ｎｍ以上３００ｎｍ以下）とをスパッタ法等を用いて堆積させる。そして、電解めっき法等により、銅をシードとして銅をさらに堆積させることで、第１コンタクトホール１８ａの全てをバリアメタル層と銅とで充填する。続いて、ＣＭＰ法によって、第２層間絶縁層１３上および第１コンタクトホール１８ａ上の余分な銅および余分なバリアメタル層を除去することにより、表面が平坦で第２層間絶縁層１３の表面（上面）と同一平面をなす第１プラグ１８が形成される。
【０１０８】
このＣＭＰ研磨時には、研磨レートの選択比を大きくとることで、比誘電率の高い材料で構成されている第２層間絶縁層１３を研磨ストッパー層として使用することができる。第２層間絶縁層１３を第１層間絶縁層１２の上に配置することなく、比誘電率の低い材料で構成されている第１層間絶縁層１２の表面、ならびに第１コンタクトホール１８ａ上の余分な銅と余分なバリアメタル層とをＣＭＰ研磨すると、第１コンタクトホール１８ａが緻密に集まっている記憶領域１００の第１層間絶縁層１２が過剰に研磨されるエロージョンが発生する。一方、第１コンタクトホール１８ａが形成されていない回路領域２００にはエロージョンが発生しないため、その結果、記憶領域１００と回路領域２００との間に大きなグローバル段差（パターン密度の違いなどによって生じる数１００μｍオーダーの広い領域で残る段差）が発生する。しかしながら、図６のように、第２層間絶縁層１３を第１層間絶縁層１２の上に配置すれば、非誘電率が高い材料で構成される第２層間絶縁層１３の表面と、第１コンタクトホール１８ａ上の銅とバリアメタル層との研磨レートの差を小さくできるので、ＣＭＰ研磨時に発生するエロージョンを抑制できる。これにより、ＣＭＰ後の平面性も向上する。また、第１層間絶縁層１２は、第２層間絶縁層１３に覆われているため、比誘電率の低い材料で構成されている第１層間絶縁層１２の、ＣＭＰによる劣化も低減できる。
【０１０９】
図７は、第２層間絶縁層とコンタクトプラグとを覆うように第１電極材料層と抵抗変化材料層と第２電極材料層とをこの順に形成する工程を示す図である。第１プラグ１８が形成された後、図７に示すように、第１プラグ１８を含む第２層間絶縁層１３上に、タンタル窒化物で構成される第１電極材料層２０ａ（厚み：２０ｎｍ）と、抵抗変化材料層２１ａと、イリジウムを含む第２電極材料層２２ａ（厚み：４０ｎｍ）とを順にスパッタ法等を用いて堆積する。
【０１１０】
ここで、抵抗変化層２１ａは、金属タンタルをターゲットに用い、酸素を含むアルゴン雰囲気中でスパッタする反応性スパッタ法により堆積される。
【０１１１】
また、抵抗変化膜２１ａは、酸素含有量の異なる積層からなる構成としてもよい。
【０１１２】
図８は、第２電極材料層の上にレジストマスクを形成する工程を示す図である。上部電極材料層２２ａが形成された後、図８に示すように、抵抗変化素子１９をパターニングするためのレジストマスク１９ａを、フォトリソグラフィーを用いて上部電極材料層２２ａ上に形成する。
【０１１３】
図９は、パターニングにより抵抗変化素子を形成する工程を示す図である。レジストマスク１９ａが形成（図８）された後、図８，図９に示すように、レジストマスク１９ａを用いて、第２電極材料層２２ａ、抵抗変化材料層２１ａおよび第１電極材料層２０ａを順にエッチングして、その後、アッシング処理によりレジストマスク１９ａを除去することで、抵抗変化素子１９を形成する。
【０１１４】
このとき、第１層間絶縁層１２は、第２層間絶縁層１３に覆われている。そのため、抵抗変化素子１９をパターニングする際のエッチングに用いるフッ素や塩素、酸素等のエッチングガスやプラズマに第１層間絶縁層１２が曝されることがない。また、レジスト除去のためのアッシング処理に用いる酸素ガスやプラズマに第１層間絶縁層１２が曝されることがない。よって、比誘電率の低い材料からなる第１層間絶縁層１２が、比誘電率の高い材料からなる第２層間絶縁層１３により、適切に保護される。
【０１１５】
また、抵抗変化素子１９の下面が比誘電率の高い材料で覆われており、比誘電率の高い材料からなる第２層間絶縁層１３の密度は高いので、抵抗変化素子１９が第２層間絶縁層１３から剥がれにくい。よって、抵抗変化素子１９と第２層間絶縁層１３との密着性が高くなるので、高密度に抵抗変化素子が形成される不揮発性記憶装置を提供することができる。
【０１１６】
図１０は、抵抗変化素子を覆うように比誘電率の高い絶縁材料層を形成する工程を示す図である。抵抗変化素子１９が形成された後、図１０に示すように、抵抗変化素子１９および第２層間絶縁層１３上に、プラズマＣＶＤ等を用いて、シリコン酸化物やシリコン窒化物、シリコン酸窒化物等で構成される第３層間絶縁層１４を形成する。第３層間絶縁層１４の厚みは、１００ｎｍ以上５００ｎｍ以下としうる。
【０１１７】
図１１は、比誘電率の高い絶縁材料層を平坦化する工程を示す図である。図１０に示すように、プラズマＣＶＤ等により第３層間絶縁層１４の堆積が行われた直後は、回路領域２００と複数の抵抗変化素子１９が形成された記憶領域１００とで、第３層間絶縁層１４の上面の高さが異なる。そのため、図１１に示すように、ＣＭＰを用いて、記憶領域１００と回路領域２００の第３層間絶縁層１４の上面の高さを揃えて平坦化する。
【０１１８】
図１２は、平坦化された絶縁材料層の上にレジストマスクを形成する工程を示す図である。ここでは、記憶領域１００のみにレジストマスク１４ａを形成する。
【０１１９】
図１３は、エッチングにより第３層間絶縁層を形成する工程を示す図である。図１２に示すようにレジストマスク１４ａを形成した後、図１３に示すように、ドライエッチング等を用いて、回路領域２００の第３層間絶縁層１４のみをエッチングする。これにより、回路領域２００にのみ、表面に第２層間絶縁層１３を露出させる。その後、アッシング処理を行ってレジストマスク１４ａを除去する。
【０１２０】
このとき、第１層間絶縁層１２は、第２層間絶縁層１３に覆われている、そのため、回路領域２００の第３層間絶縁層１４をパターニングする際のエッチングに用いるフッ素や塩素、酸素等のエッチングガスやプラズマに第１層間絶縁層１２が曝されることがない。また、レジスト除去のためのアッシング処理に用いる酸素ガスやプラズマに第１層間絶縁層１２が曝されることがない。よって、比誘電率の低い材料からなる第１層間絶縁層１２が、比誘電率の高い材料からなる第２層間絶縁層１３により、適切に保護される。
【０１２１】
図１４は、第３層間絶縁層と、第２層間絶縁層のうち回路領域にある部分とを覆うように、比誘電率の低い絶縁材料層を形成する工程を示す図である。レジストマスク１４ａが除去された後、図１４に示すように、記憶領域１００に形成された第３層間絶縁層１４および回路領域２００に形成された第２層間絶縁層１３の上に、プラズマＣＶＤ等を用いて、シリコン炭酸化物等の低誘電率材料（Ｌｏｗ−ｋ材料）で構成される第４層間絶縁層１５を堆積する。第４層間絶縁層１５の厚みは１００ｎｍ以上５００ｎｍ以下とすることができる。
【０１２２】
図１５は、比誘電率の低い絶縁材料層を平坦化する工程を示す図である。図１４に示すように、プラズマＣＶＤ等により第４層間絶縁層１５の堆積が行われた直後は、回路領域２００と第３層間絶縁層１４が形成された記憶領域１００とで、第４層間絶縁層１５の上面の高さが異なる。そのため、図１５に示すように、ＣＭＰを用いて、第４層間絶縁層１５の上面の高さを揃えて平坦化する。
【０１２３】
図１６は、デュアルダマシンエッチングによりコンタクトホールと配線溝とを形成する工程を示す図である。第４層間絶縁層１５が平坦化された後、図１６に示すように、記憶領域１００には、第４層間絶縁層１５および第３層間絶縁層１４中に、抵抗変化素子１９の上部電極２２と接続するように、第２配線２５を埋め込み形成するための第２配線溝２５ａを形成する。
【０１２４】
回路領域２００には、第４層間絶縁層１５と、第２層間絶縁層１３および第１層間絶縁層１２中に、第１配線１７と接続するように第２プラグ２４を埋め込み形成するための第２コンタクトホール２４ａを形成する。さらに、第４層間絶縁層１５中に、第２コンタクトホール２４ａと接続するように、第２配線２５を埋め込み形成するための第２配線溝２５ａを形成する。
【０１２５】
具体的には、第４層間絶縁層１５の上面を平坦化した後に、フォトリソグラフィーおよびドライエッチングにより、第２コンタクトホール２４ａを形成する。さらに、もう一度、フォトリソグラフィーおよびドライエッチングを用いて、第２配線溝２５ａを形成する。
【０１２６】
なお、一般的には、１回目のフォトリソグラフィーおよびドライエッチングにより、第２プラグ２４用の第２コンタクトホール２４ａを先に形成し、２回目のフォトリソグラフィーおよびドライエッチングにより第２配線２５用の第２配線溝２５ａを形成するが、第２配線溝２５ａを先に形成しても差し支えない。
【０１２７】
図１７は、コンタクトホールと配線溝との中に、コンタクトプラグと配線とを形成する工程を示す図である。第２コンタクトホール２４ａと第２配線溝２５ａとが形成された後、図１７に示すように、第２コンタクトホール２４ａおよび第２配線溝２５ａ内にタンタル窒化物（厚み：５ｎｍ以上４０ｎｍ以下）およびタンタル（厚み：５ｎｍ以上４０ｎｍ以下）で構成されるバリアメタル層と配線材料の銅（厚み：５０ｎｍ以上３００ｎｍ以下）とをスパッタ法等を用いて堆積する。そして、電解めっき法等により、銅をシードとして銅をさらに堆積させることで第２コンタクトホール２４ａ並びに第２配線溝２５ａを全て配線材料の銅とバリアメタル層とで充填する。
【０１２８】
続いて、ＣＭＰ法によって堆積した銅のうち表面の余分な銅と余分なバリアメタル層を除去することにより、表面が平坦で第４層間絶縁層１５の表面と同一平面をなす、第２配線２５を形成する。
【０１２９】
以上のように、本実施例の不揮発性記憶装置の製造方法は、微細量産プロセスと親和性を有し、かつ抵抗変化素子の形成工程による低誘電率層からなる層間絶縁層へのプロセスダメージを抑制できる。このような抵抗変化素子の形成工程による層間絶縁層へのプロセスダメージの抑制は、従来の半導体プロセスでは達成できないものである。さらに、第１配線および第２配線は、低誘電率の層間絶縁層１２，１５で覆われていることから、配線の寄生容量を低く抑えることができる。抵抗変化素子の少なくとも下面と側面とは比誘電率の高い材料で覆われているため、抵抗変化素子が周囲の部材から剥がれにくい。よって、高密度に抵抗変化素子が形成される不揮発性記憶装置を提供することができる。
【０１３０】
［変形例］
図１８は、第１実施形態の変形例に係る不揮発性記憶装置の製造方法を示す断面図であって、抵抗変化層の側壁部分を酸化する工程を示す図である。
【０１３１】
図９において抵抗変化素子１９が形成された後、図１８に示すように、パターニングされた抵抗変化素子１９を、酸素が存在している雰囲気中での熱処理、もしくは酸素が存在している雰囲気中でのプラズマ処理により、露出した抵抗変化層２１の側面の酸素含有量を増加させ、抵抗変化層２１よりも酸素含有量が増加した側壁酸化層２６を形成してもよい。図１８よりも前の工程および図１８よりも後の工程については、それぞれ、図１〜図９、図１０〜図１７と同様とすることができるので、詳細な説明を省略する。
【０１３２】
具体的には、酸素が存在している雰囲気中での熱処理、もしくは酸素が存在している雰囲気中でのプラズマ処理、による酸化処理は、処理温度が３００℃から４００℃の温度範囲とすることができる。
【０１３３】
側壁酸化層２６は、抵抗変化層２１よりも酸素含有量が多いため、抵抗値が高く、抵抗変化素子１９のアクティブ面積（上部電極２２と下部電極２０間に形成され、抵抗変化動作をするフィラメントを形成することが可能な、側壁酸化層２６の領域を除く抵抗変化層２１）が縮小され、ブレイク電圧の低電圧化およびブレイク時間の短時間化が達成できる。
【０１３４】
さらに、側壁酸化層２６は、抵抗変化素子１９を形成する工程の後に、酸素を含む熱処理もしくは酸素プラズマにより酸素含有量が増加させて高抵抗化し、抵抗変化に寄与しない無効領域としている。このため、抵抗変化素子１９を形成する際のエッチングダメージが付与された抵抗変化層２１の側端部には、抵抗変化動作をするフィラメントが形成されないので、より安定した動作を得ることができる。
【０１３５】
なお、「エッチングダメージ」とは、例えば、酸化物のドライエッチングでは、ドライエッチングされた被エッチング体のエッチング端面でエッチングガスによる還元作用により酸化物から酸素が脱離し、酸化物のエッチング端面の抵抗値が変動することや、ドライエッチングに用いるエッチングガスに例えば、フッ素系ガスを含む混合ガスを用いると、エッチング中にエッチング端面から酸化物にとっては不純物となるフッ素が打ち込まれて酸化物のエッチング端面の抵抗値が変動することである。
【０１３６】
そのため、抵抗変化素子を構成する酸化物をドライエッチングによりパターン形成すると、そのエッチング端面には抵抗値を変動させる酸素の脱離や不純物の打込み等によるエッチングダメージが入り、抵抗変化する動作領域がエッチングダメージの入ったエッチング端面付近であるような素子では、酸素量の変動や不純物により動作不良が発生し、動作不良となる。
【０１３７】
本変形例においては、第１層間絶縁層１２は、第２層間絶縁層１３に覆われている、そのため、側壁酸化層２６を形成する際の酸素やプラズマに第１層間絶縁層１２が曝されることがない。よって、比誘電率の低い材料からなる第１層間絶縁層１２が、比誘電率の高い材料からなる第２層間絶縁層１３により、適切に保護される。
【０１３８】
なお、本変形例においても、上述した実施例と同様に種々の変形が可能である。
【０１３９】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明の精神を逸脱することなく、その構造および／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１４０】
本開示の一態様は、不揮発性記憶装置において、配線の寄生容量を低減すると共に、抵抗変化素子が剥離する可能性を低減することができる不揮発性記憶装置として有用である。
【符号の説明】
【０１４１】
１０    不揮発性記憶装置
１１    基板
１２    第１層間絶縁層
１３    第２層間絶縁層
１４    第３層間絶縁層
１４ａ  レジストマスク
１５    第４層間絶縁層
１７    第１配線
１８    第１プラグ
１８ａ  第１コンタクトホール
１９    抵抗変化素子
１９ａ  レジストマスク
２０    第１電極
２０ａ  第１電極材料層
２１    抵抗変化層
２１ａ  抵抗変化材料層
２２    第２電極
２２ａ  第２電極材料層
２４    第２プラグ
２４ａ  第２コンタクトホール
２５    第２配線
２５ａ  第２配線溝
２６    側壁酸化層
１００  記憶領域
２００  回路領域
【図１】
2015146343.tif 000003
【図２】
2015146343.tif 000004
【図３】
2015146343.tif 000005
【図４】
2015146343.tif 000006
【図５】
2015146343.tif 000007
【図６】
2015146343.tif 000008
【図７】
2015146343.tif 000009
【図８】
2015146343.tif 000010
【図９】
2015146343.tif 000011
【図１０】
2015146343.tif 000012
【図１１】
2015146343.tif 000013
【図１２】
2015146343.tif 000014
【図１３】
2015146343.tif 000015
【図１４】
2015146343.tif 000016
【図１５】
2015146343.tif 000017
【図１６】
2015146343.tif 000018
【図１７】
2015146343.tif 000019
【図１８】
2015146343.tif 000020