(57)【要約】【課題】アイソレーション特性を改善させること。【解決手段】少なくとも３つの端子である第１端子Ｔ１、第２端子Ｔ２および第３端子Ｔ３のうち一つを選択し共通端子Ｔ５に接続するスイッチ１０と、前記第２端子を流れる第１信号５７ａと前記第３端子を流れる第２信号５７ｂとが補償するように前記第１信号および前記第２信号の少なくとも一方の位相を変換し、前記第１信号と前記第２信号とを共通化し第４端子Ｔ４に第３信号５６として出力する、または、前記第４端子に入力した第３信号を前記第１信号および前記第２信号に分岐する補償回路２０と、を具備するスイッチ装置。【選択図】図４
2015023411.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも３つの端子である第１端子、第２端子および第３端子のうち一つを選択し共通端子に接続するスイッチと、
前記第２端子を流れる第１信号と前記第３端子を流れる第２信号とが補償するように前記第１信号および前記第２信号の少なくとも一方の位相を変換し、前記第１信号と前記第２信号とを共通化し第４端子に第３信号として出力する、または、前記第４端子に入力した第３信号を前記第１信号および前記第２信号に分岐する補償回路と、
を具備することを特徴とするスイッチ装置。
【請求項２】
少なくとも２つの端子である第１端子および第２端子のうち一つを選択し共通端子に接続するスイッチと、
前記第１端子および前記共通端子の少なくとも一方と第３端子との間に接続されたキャパシタと、
前記第２端子を流れる第１信号と前記第３端子を流れる第２信号とが補償するように前記第１信号および前記第２信号の少なくとも一方の位相を変換し、前記第１信号と前記第２信号とを共通化し第４端子に第３信号として出力する、または、前記第４端子に入力した第３信号を前記第１信号および前記第２信号に分岐する補償回路と、
を具備することを特徴とするスイッチ装置。
【請求項３】
前記キャパシタは、前記共通端子と前記第３端子との間に接続されていることを特徴とする請求項２記載のスイッチ装置。
【請求項４】
前記補償回路は、前記第１信号の位相と前記第２信号の位相とを互いに実質的に反転させることを特徴とする請求項１から３のいずれか一項記載のスイッチ装置。
【請求項５】
前記補償回路は、前記第２端子と前記第４端子との間と、前記第３端子と前記第４端子との間と、の一方に設けられた前記第１信号および前記第２信号の一方の位相を実質的に反転させる位相反転回路を含むことを特徴とする請求項１から４のいずれか一項記載のスイッチ装置。
【請求項６】
前記補償回路は、
前記第２端子と前記第４端子との間に設けられた前記第１信号の位相を変換する第１位相変換回路と、
前記第３端子と前記第４端子との間に設けられた前記第２信号の位相を変換する第２位相変換回路と、
を含むことを特徴とする請求項１から４のいずれか一項記載のスイッチ装置。
【請求項７】
前記補償回路は、インダクタおよびキャパシタを含むことを特徴とする請求項１から６のいずれか一項記載のスイッチ装置。
【請求項８】
前記補償回路は、弾性波素子を含むことを特徴とする請求項１から６のいずれか一項記載のスイッチ装置。
【請求項９】
前記スイッチは、半導体スイッチであることを特徴とする請求項１から８のいずれか一項記載のスイッチ装置。
【請求項１０】
請求項１から９のいずれか一項記載のスイッチ装置を含むことを特徴とするモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ装置およびモジュールに関し、例えば複数の入出力端子のうち一つを選択し共通端子に接続するスイッチを備えるスイッチ装置およびモジュールに関する。
【背景技術】
【０００２】
携帯電話に代表される無線機器の急速な普及により、スイッチ装置が用いられる。例えば、高周波通信用の移動端末には、複数の高周波信号を選別するため高周波スイッチを用いる。スイッチには、例えば機械式または半導体トランジスタを用いたものがある。
【０００３】
特許文献１および２には、スイッチの入出力端子間のアイソレーション特性を改善させるため、入出力端子間にインダクタを設けることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１０９０８４号公報
【特許文献２】米国特許第７８４８７１２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１および２の技術によれば、入出力端子間の寄生容量をインダクタのリアクタンス成分で相殺することができ、アイソレーション特性を改善できる。しかしながら、入出力端子間の寄生容量値は小さいため、アイソレーション特性を改善しようとするとインダクタのインダクタンスが大きくなり実用的ではない。
【０００６】
本発明は、上記課題に鑑みなされたものであり、アイソレーション特性を改善させることを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、少なくとも３つの端子である第１端子、第２端子および第３端子のうち一つを選択し共通端子に接続するスイッチと、前記第２端子を流れる第１信号と前記第３端子を流れる第２信号とが補償するように前記第１信号および前記第２信号の少なくとも一方の位相を変換し、前記第１信号と前記第２信号とを共通化し第４端子に第３信号として出力する、または、前記第４端子に入力した第３信号を前記第１信号および前記第２信号に分岐する補償回路と、を具備することを特徴とするスイッチ装置である。
【０００８】
本発明は、少なくとも２つの端子である第１端子および第２端子のうち一つを選択し共通端子に接続するスイッチと、前記第１端子および前記共通端子の少なくとも一方と第３端子との間に接続されたキャパシタと、前記第２端子を流れる第１信号と前記第３端子を流れる第２信号とが補償するように前記第１信号および前記第２信号の少なくとも一方の位相を変換し、前記第１信号と前記第２信号とを共通化し第４端子に第３信号として出力する、または、前記第４端子に入力した第３信号を前記第１信号および前記第２信号に分岐する補償回路と、を具備することを特徴とするスイッチ装置である。
【０００９】
上記構成において、前記キャパシタは、前記共通端子と前記第３端子との間に接続されている構成とすることができる。
【００１０】
上記構成において、前記補償回路は、前記第１信号の位相と前記第２信号の位相とを互いに実質的に反転させる構成とすることができる。
【００１１】
上記構成において、前記補償回路は、前記第２端子と前記第４端子との間と、前記第３端子と前記第４端子との間と、の一方に設けられた前記第１信号および前記第２信号の一方の位相を実質的に反転させる位相反転回路を含む構成とすることができる。
【００１２】
上記構成において、前記補償回路は、前記第２端子と前記第４端子との間に設けられた前記第１信号の位相を変換する第１位相変換回路と、前記第３端子と前記第４端子との間に設けられた前記第２信号の位相を変換する第２位相変換回路と、を含む構成とすることができる。
【００１３】
上記構成において、前記補償回路は、インダクタおよびキャパシタを含む構成とすることができる。
【００１４】
上記構成において、前記補償回路は、弾性波素子を含む構成とすることができる。
【００１５】
上記構成において、前記スイッチは、半導体スイッチである構成とすることができる。
【００１６】
本発明は、上記スイッチ装置を含むことを特徴とするモジュールである。
【発明の効果】
【００１７】
本発明によれば、アイソレーション特性を改善させることができる。
【図面の簡単な説明】
【００１８】
【図１】図１（ａ）は、スイッチ装置に用いられるスイッチの回路図、図１（ｂ）は、等価回路図である。
【図２】図２（ａ）は、比較例に係るスイッチ装置の回路図、図２（ｂ）は、等価回路図である。
【図３】図３は、実施例１に係るスイッチ装置の回路図である。
【図４】図４は、実施例１に係るスイッチ装置の等価回路図である。
【図５】図５（ａ）から図５（ｃ）は、それぞれスイッチの入出力端子間のアイソレーション、｜Ｙ２１｜および∠Ｙ２１を示す図である。
【図６】図６（ａ）から図６（ｃ）は、それぞれ実施例１に係るスイッチ装置のアイソレーション、｜Ｙ２１｜および∠Ｙ２１を示す図である。
【図７】図７は、実施例２において用いる補償回路の回路図である。
【図８】図８（ａ）から図８（ｃ）は、それぞれ端子間のアイソレーション、｜Ｙ２１｜および∠Ｙ２１を示す図である。
【図９】図９は、実施例２に係るスイッチ装置の回路図である。
【図１０】図１０（ａ）から図１０（ｃ）は、それぞれ実施例２に係るスイッチ装置のアイソレーション、｜Ｙ２１｜および∠Ｙ２１を示す図である。
【図１１】図１１は、実施例２において用いる補償回路の別の例である。
【図１２】図１２は、実施例３に係るスイッチ装置の回路図である。
【図１３】図１３は、実施例４に係るスイッチ装置の回路図である。
【図１４】図１４は、実施例４の変形例に係るスイッチ装置の回路図である。
【図１５】図１５は、実施例５に係るスイッチ装置の回路図である。
【図１６】図１６は、実施例５の変形例に係るスイッチ装置の回路図である。
【図１７】図１７は、実施例６に係るモジュールのブロック図である。
【図１８】図１８は、実施例６の変形例に係るモジュールのブロック図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照し実施例について説明する。
【実施例１】
【００２０】
スイッチ装置に用いられるスイッチの例として半導体スイッチについて説明する。図１（ａ）は、スイッチ装置に用いられるスイッチの回路図、図１（ｂ）は、等価回路図である。図１（ａ）を参照すると、スイッチ１０ａは、複数のトランジスタ１１から１４を有している。トランジスタ１１のソースおよびドレインは、それぞれ端子Ｔ１および端子Ｔ５に接続されている。トランジスタ１３のソースおよびドレインは、それぞれ端子Ｔ２および端子Ｔ５に接続されている。トランジスタ１２のソースおよびドレインは、それぞれ端子Ｔ１およびグランドに接続されている。トランジスタ１４のソースおよびドレインは、それぞれ端子Ｔ２およびグランドに接続されている。各トランジスタ１１から１４のゲートは制御端子Ｔ６に接続されている。各トランジスタ１１から１４のソースとドレインとは逆でもよい。
【００２１】
図１（ｂ）を参照すると、制御端子Ｔ６に供給される制御信号により、トランジスタ１１および１４がオンし、トランジスタ１２および１３がオフする。トランジスタ１１および１４は、等価的に抵抗Ｒ１１およびＲ１４（オン抵抗）と表され、トランジスタ１２および１３は、等価的にキャパシタＣ１２およびＣ１３（オフ容量）と表される。キャパシタＣ１２およびＣ１３は、例えば半導体基板を介したソースとドレイン間の寄生容量である。端子Ｔ１と端子Ｔ５とが接続され、端子Ｔ２と端子Ｔ５との間は遮断される。このように、スイッチ１０ａは、複数の入出力端子Ｔ１およびＴ２のうち一つを選択し端子Ｔ５に接続する。これにより、端子Ｔ１から入力した高周波信号５１が端子Ｔ５に出力する。または、端子Ｔ５から入力した高周波信号が端子Ｔ１に出力する。高周波信号の一部の信号５２は、キャパシタＣ１２を介し端子Ｔ１からＴ２に漏洩する。また、高周波信号の一部の信号５４は、キャパシタＣ１３を介し端子Ｔ１からＴ２に漏洩する。これにより、端子Ｔ１とＴ２との間のアイソレーションが悪化する。
【００２２】
図２（ａ）は、比較例に係るスイッチ装置の回路図、図２（ｂ）は、等価回路図である。図２（ａ）を参照すると、スイッチ装置１１０は、スイッチ１０ａとインダクタＬ０を備えている。インダクタＬ０は、端子Ｔ１とＴ２との間に接続されている。スイッチ１０ａの端子Ｔ１、Ｔ２およびＴ５は、それぞれスイッチ装置の入出力端子Ｔ０１、Ｔ０２および共通端子Ｔ０５に接続されている。スイッチ１０ａの構成は図１（ａ）と同じであり説明を省略する。
【００２３】
図２（ｂ）を参照すると、端子Ｔ１から端子Ｔ２に漏洩した信号５２は、インダクタＬ０を介し端子Ｔ１に戻る。このように、ＬＣノッチ回路を構成することにより、信号５２の端子Ｔ２への漏洩が抑制される。図１（ｂ）に示した信号５４についても同様に抑圧される。よって、アイソレーションが改善する。しかしながら、トランジスタ１２および１３のオフキャパシタＣ１２およびＣ１３は小さい。このため、信号５２を十分に抑圧しようとすると、インダクタＬ０のインダクタンスが大きくなる。このため、スイッチ装置１１０が大きくなってしまう。
【００２４】
図３は、実施例１に係るスイッチ装置の回路図である。図３を参照すると、スイッチ装置１００は、スイッチ１０、補償回路２０、入出力端子Ｔ０１およびＴ０２、並びに共通端子Ｔ０５を備えている。スイッチ１０は、トランジスタ１１から１６を備えている。トランジスタ１１、１３および１５は、それぞれ端子Ｔ１、Ｔ２およびＴ３と端子Ｔ５との間に直列に接続されている。トランジスタ１２、１４および１６は、それぞれ端子Ｔ１、Ｔ２およびＴ３と端子Ｔ５との間にシャントに接続されている。各トランジスタ１１から１６のゲートは制御端子Ｔ６に接続されている。
【００２５】
スイッチ１０は、制御端子Ｔ６に印加された制御信号に基づき、少なくとも３つの端子である端子Ｔ１（第１端子）、端子Ｔ２（第２端子）および端子Ｔ３（第３端子）のうち一つを選択し端子Ｔ４（共通端子）に接続する。例えば、端子Ｔ１とＴ５とを接続するときは、トランジスタ１１、１４および１６をオンし、トランジスタ１２、１３および１５をオフする。端子Ｔ２とＴ５とを接続するときは、トランジスタ１２、１３および１６をオンし、トランジスタ１１、１４および１５をオフする。端子Ｔ３とＴ５とを接続するときは、トランジスタ１２、１４および１５をオンし、トランジスタ１１、１３および１６をオフする。スイッチ１０は、半導体スイッチまたは機械式スイッチである。半導体スイッチ用の各トランジスタ１１から１６としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のＦＥＴまたはバイポーラトランジスタを用いることができる。
【００２６】
補償回路２０は、位相変換回路２２および２４を有している。位相変換回路２２は、端子Ｔ２を流れる信号の位相を＋９０°変換する。位相変換回路２４は、端子Ｔ３を流れる信号の位相を−９０°変換する。端子Ｔ４は、端子Ｔ２と端子Ｔ３が補償回路２０により共通化された端子である。入出力端子Ｔ０１およびＴ０２は、それぞれ端子Ｔ１およびＴ４に接続されている。共通端子Ｔ０５は端子Ｔ５に接続されている。
【００２７】
図４は、実施例１に係るスイッチ装置の等価回路図である。図４を参照すると、端子Ｔ１とＴ５とを接続するときは、トランジスタ１１、１４および１６がオンし、トランジスタ１２、１３および１５がオフする。トランジスタ１１、１４および１６は、等価的に抵抗Ｒ１１、Ｒ１４およびＲ１６と表され、トランジスタ１２、１３および１５は、等価的にキャパシタＣ１２、Ｃ１３およびＣ１５と表される。高周波信号５１の一部の信号５２がキャパシタＣ１２を介し、端子Ｔ２およびＴ３に漏洩する。信号５２は、信号５３ａおよび５３ｂに分岐される。また、高周波信号５１の一部の信号５４が信号５５ａおよび５５ｂに分岐し、それぞれキャパシタＣ１３およびＣ１５を介し、端子Ｔ２およびＴ３に漏洩する。端子Ｔ２およびＴ３には、それぞれ信号５７ａおよび５７ｂが流れる。信号５７ａは信号５３ａと５５ａが合成した信号であり、信号５７ｂは信号５３ｂと５５ｂとが合成した信号である。
【００２８】
トランジスタ１３および１５がほぼ同じサイズであり、トランジスタ１４および１６がほぼ同じサイズであるとすると、信号５７ａと５７ｂとの振幅および位相はほぼ同じである。位相変換回路２２は、信号５７ａの位相を９０°変換し、位相変換回路２４は、信号５７ｂの位相を−９０°変換する。端子Ｔ４において、信号５７ａと５７ｂとが合成され、信号５６として入出力端子Ｔ０２に出力する。振幅がほぼ同じで、位相がほぼ反転した信号５７ａと信号５７ｂとを合成することにより、信号５２および５４はほぼキャンセルされ、信号５６は抑圧される。これにより、端子Ｔ０１からＴ０２へのアイソレーションが改善する。
【００２９】
図５（ａ）から図５（ｃ）は、それぞれスイッチの入出力端子間のアイソレーション、｜Ｙ２１｜および∠Ｙ２１を示す図である。スイッチ１０は、ＣＭＯＳＦＥＴ（Complimentary ＭＯＳＦＥＴ）を用いたスイッチである。アイソレーションは、図３におけるスイッチ１０の端子Ｔ１とＴ２との間のアイソレーション（Ｓ２１）である。｜Ｙ２１｜は端子Ｔ１とＴ２との間のＹ２１の振幅である。∠Ｙ２１は端子Ｔ１とＴ２との間のＹ２１の位相である。アイソレーション、｜Ｙ２１｜および∠Ｙ２１は、周波数が１．５ＧＨｚから２．５ＧＨｚについてシミュレーションした。帯域５０は、アイソレーション特性を改善する帯域であり、例えばスイッチ装置が用いられる移動端末の送信帯域および／または受信帯域である。
【００３０】
図５（ａ）のように、帯域５０におけるアイソレーションは、−４５ｄＢ程度である。図５（ｂ）のように、帯域５０における｜Ｙ２１｜は−６０ｄＢ程度である。図５（ｃ）のように、帯域５０における∠Ｙ２１は−９０°程度である。このように、端子Ｔ１とＴ２との間に容量性のリアクタンス成分（すなわち寄生容量）が存在する。
【００３１】
図６（ａ）から図６（ｃ）は、それぞれ実施例１に係るスイッチ装置のアイソレーション、｜Ｙ２１｜および∠Ｙ２１を示す図である。実線はスイッチ装置１００の入出力端子Ｔ０１およびＴ０２間の特性（Ｔ０１−Ｔ０２と表示した）を示し、点線はスイッチ１０（図５（ａ）から図５（ｃ）と同じ）の端子Ｔ１およびＴ２間の特性（Ｔ１−Ｔ２と表示した）を示す。位相変換回路２２および２４は、それぞれ周波数１．５ＧＨｚから２．５ＧＨｚの範囲で位相を９０°および−９０°回転させる理想的な回路と仮定した。図６（ａ）のように、帯域５０におけるスイッチ装置１００のアイソレーションは、−９０ｄＢ程度である。図６（ｂ）のように、帯域５０におけるスイッチ装置１００の｜Ｙ２１｜は−１２０ｄＢ程度である。図６（ｃ）のように、帯域５０におけるスイッチ装置１００の∠Ｙ２１は＋１８０°程度である。このように、実施例１においては、スイッチ１０に比べアイソレーションを４５ｄＢ程度改善できる。
【実施例２】
【００３２】
実施例２は、補償回路としてインダクタおよびキャパシタを用いる例である。図７は、実施例２において用いる補償回路の回路図である。図７を参照すると、スイッチ装置１０１において、位相変換回路２２は、インダクタＬ１およびキャパシタＣ１を備えている。インダクタＬ１は、端子Ｔ２とＴ４との間に直列されている。キャパシタＣ１は、端子Ｔ２とＴ４との間にシャントに接続されている。位相変換回路２４は、インダクタＬ２およびキャパシタＣ２を備えている。キャパシタＣ２は、端子Ｔ３とＴ４との間に直列されている。インダクタＬ２は、端子Ｔ３とＴ４との間にシャントに接続されている。
【００３３】
以下の条件でシミュレーションを行った。
Ｌ１のインダクタンス：４ｎＨ
Ｃ１のキャパシタンス：１．６ｐＦ
Ｌ２のインダクタンス：４ｎＨ
Ｃ２のキャパシタンス：１．６ｐＦ
【００３４】
図８（ａ）から図８（ｃ）は、それぞれ端子間のアイソレーション、｜Ｙ２１｜および∠Ｙ２１を示す図である。実線は端子Ｔ２−Ｔ４間の特性（Ｔ２−Ｔ４と表示した）、破線は端子Ｔ３−Ｔ４間の特性（Ｔ３−Ｔ４と表示した）を示す。図８（ａ）および図８（ｂ）を参照すると、アイソレーションおよび｜Ｙ２１｜は、端子Ｔ２−Ｔ４間と端子Ｔ３−Ｔ４間とでほぼ同じである。このように、位相変換回路２２と２４とを通過する信号の振幅はほぼ同じである。図８（ｃ）を参照すると、∠Ｙ２１は、端子Ｔ２−Ｔ４間で−９０°であり、端子Ｔ３−Ｔ４間で＋９０°である。このように、位相変換回路２２と２４とを通過する信号の位相はほぼ反転する。
【００３５】
図９は、実施例２に係るスイッチ装置の回路図である。図９を参照すると、スイッチ装置１０１においては、補償回路２０として、図７において示した補償回路２０を用いる。その他の構成は、実施例１と同じであり、説明を省略する。
【００３６】
図１０（ａ）から図１０（ｃ）は、それぞれ実施例２に係るスイッチ装置のアイソレーション、｜Ｙ２１｜および∠Ｙ２１を示す図である。実線はスイッチ装置１０１の入出力端子Ｔ０１およびＴ０２間の特性（Ｔ０１−Ｔ０２）を示し、点線はスイッチ１０（図５（ａ）から図５（ｃ）と同じ）の端子Ｔ１およびＴ２間の特性（Ｔ１−Ｔ２）を示す。補償回路２０は、図８（ａ）から図８（ｃ）と同じ構成とした。図１０（ａ）のように、帯域５０におけるスイッチ装置１０１のアイソレーションは、−６５ｄＢから−７５ｄＢである。図１０（ｂ）のように、帯域５０におけるスイッチ装置１０１の｜Ｙ２１｜は−１００ｄＢ程度である。図１０（ｃ）のように、帯域５０におけるスイッチ装置１０１の∠Ｙ２１は−１８０°から０°である。このように、実施例２においては、スイッチ１０に比べアイソレーションを３０ｄＢ程度改善できる。
【００３７】
図１１は、実施例２において用いる補償回路の別の例である。図１１を参照すると、位相変換回路２２は、Ｃ−Ｌ−Ｃπ型回路である。インダクタＬ１が端子Ｔ２とＴ４との間に直列に接続されている。キャパシタＣ１が、インダクタＬ１の両側においてシャントに接続されている。位相変換回路２４は、Ｃ−Ｌ−Ｃ  Ｔ型回路である。２つのキャパシタＣ２が端子Ｔ３とＴ４との間に直列に接続されている。インダクタＬ２が、２つのキャパシタＣ２の間においてシャントに接続されている。図７および図１１のように、位相変換回路２２および２４は、インダクタおよびキャパシタ等のリアクタンス素子を用い形成することができる。これにより、補償回路２０をチップ部品等で形成でき簡素な構成とすることができる。インダクタおよびキャパシタの数を少なくすると小型化が可能となる。インダクタおよびキャパシタの数を多くすると広帯域化が可能となる。インダクタおよびキャパシタ以外にも分布定数線路またはチップバランのように位相が変化する素子を用いることができる。
【実施例３】
【００３８】
実施例３は、補償回路に位相反転回路を用いる例である。図１２は、実施例３に係るスイッチ装置の回路図である。図１２を参照すると、スイッチ装置１０２の補償回路２０において、端子Ｔ２とＴ４との間に素子は接続されていない。これにより、信号５７ａの位相はほとんど変化しない。端子Ｔ３とＴ４との間に位相反転回路２６が接続されている。位相反転回路２６は、端子Ｔ３を流れる信号５７ｂの位相をほぼ１８０°反転させる。位相反転回路２６は、インダクタおよびキャパシタ等のリアクタンス素子を用い形成することができる。その他の構成は、実施例１と同じであり、説明を省略する。
【００３９】
実施例１から３によれば、補償回路２０は、端子Ｔ２を流れる信号５７ａ（第１信号）と端子Ｔ３を流れる信号５７ｂ（第２信号）とが補償するように信号５７ａと５７ｂとの少なくとも一方の位相を変換する。また、補償回路２０は、信号５７ａと信号５７ｂとを共通化し端子Ｔ４に信号５６として出力する。これにより、図４のように端子Ｔ２を流れる信号５７ａと端子Ｔ３を流れる信号５７ｂとがキャンセルし、入出力端子Ｔ０１とＴ０２との間のアイソレーション特性を向上させることができる。なお、信号５７ａと５７ｂとの位相差が、９０°より大きく２７０°より小さければ、信号５７ａと５７ｂとはキャンセルする。
【００４０】
補償回路２０は、入出力端子Ｔ０２に入力した信号を端子Ｔ０５に出力する場合に、入出力端子Ｔ０２に入力した信号が入出力端子Ｔ０１に漏れることを抑制することもできる。この場合、補償回路２０は、端子Ｔ４に入力した信号を、端子Ｔ２を流れる信号および端子Ｔ３を流れる信号に分岐する。補償回路２０は、例えば端子Ｔ２および端子Ｔ３を流れる信号の位相を互いに実質的に逆位相とし共通化する。これにより、入出力端子Ｔ０２からＴ０１のアイソレーション特性を向上させることができる。
【００４１】
また、補償回路２０は、信号５７ａの位相と信号５７ｂの位相とを互いに実質的に反転させる。例えば、信号５７ａと５７ｂとの位相差は、１３５°から２２５°の範囲であることが好ましく、１６０°から２００°の範囲がより好ましい。また、トランジスタ１３および１５のオフキャパシタンスＣ１３およびＣ１５は、実質的に同じであることが好ましい。例えば、トランジスタ１３と１５とのサイズをほぼ同じとする。これにより、信号５７ａと信号５７ｂとの振幅を実質的に同じにできる。
【００４２】
実施例１のように、補償回路２０は、端子Ｔ２と端子Ｔ４との間に設けられた信号５７ａの位相を変換する位相変換回路２２と、端子Ｔ３と端子Ｔ４との間に設けられた信号５７ｂの位相を変換する位相変換回路２４と、を備えてもよい。
【００４３】
また、実施例３のように、補償回路２０は、端子Ｔ２と端子Ｔ４との間と、端子Ｔ３と端子Ｔ４との間の一方に設けられた信号５７ａと５７ｂの一方の位相を実質的に反転させる位相反転回路２６を含んでもよい。位相反転回路２６が１つのため、実施例２より小型化が可能となる。
【実施例４】
【００４４】
実施例４は、スイッチ１５および１６の代わりにキャパシタを用いる例である。図１３は、実施例４に係るスイッチ装置の回路図である。図１３を参照すると、スイッチ装置１０３において、スイッチ１０は、少なくとも２つの端子である端子Ｔ１およびＴ２のうち一つを選択し端子Ｔ５に接続する。トランジスタ１５および１６の代わりに、端子Ｔ５とＴ３との間に直列にキャパシタＣ３が接続されている。その他の構成は、実施例１の図３と同じであり説明を省略する。
【００４５】
図１４は、実施例４の変形例に係るスイッチ装置の回路図である。図１４を参照すると、スイッチ装置１０４において、トランジスタＴ５およびＴ５の代わりに、端子Ｔ５とＴ３との間に直列にキャパシタＣ３が接続されている。その他の構成は、実施例３の図１２と同じであり説明を省略する。
【００４６】
図４のように、オフしているトランジスタ１５は、等価的にはキャパシタＣ１５である。そこで、キャパシタＣ３のキャパシタンスを適切に設定することにより、信号５７ｂの振幅および位相を図４の信号５７ｂとほぼ同じにすることができる。例えば、キャパシタＣ３のキャパシタンスを、トランジスタ１５のオフキャパシタンスとほぼ同じキャパシタンスとする。これにより、端子Ｔ１から端子Ｔ５を経由した漏洩信号５４の端子Ｔ４からの出力を抑制できる。実施例４およびその変形例においては、実施例１から３の２つのトランジスタ１５および１６の代わりにキャパシタＣ３を用いることにより、小型化が可能となる。
【００４７】
キャパシタＣ３が端子Ｔ５と端子Ｔ３との間に接続された例を説明したが、キャパシタＣ３は、端子Ｔ１とＴ３との間に接続されていてもよい。これにより、端子Ｔ１からトランジスタ１２を経由した漏洩信号５２の端子Ｔ４からの出力を抑制できる。このように、キャパシタＣ３は、端子Ｔ１および端子Ｔ５の少なくとも一方と端子Ｔ３との間に接続されていればよい。
【００４８】
実施例４およびその変形例において、補償回路２０は、実施例２のように、インダクタ、キャパシタ、分布定数回路およびチップバランのように位相が変化する素子を用いることができる。
【実施例５】
【００４９】
実施例５は、補償回路に弾性波素子を用いる例である。図１５は、実施例５に係るスイッチ装置の回路図である。図１５を参照すると、スイッチ装置１０５において、補償回路２０は、弾性波素子３０を含んでいる。弾性波素子３０は、反射器３２および複数のＩＤＴ３４ａから３４ｃを備えている。ＩＤＴ３４ａから３４ｃは、反射器３２の間に弾性波の伝搬方向に配列されている。ＩＤＴ３４ａは端子Ｔ２とグランドとの間に接続されている。ＩＤＴ３４ｂはグランドと端子Ｔ４との間に接続されている。ＩＤＴ３４ｃは端子Ｔ３とグランドとの間に接続されている。
【００５０】
端子Ｔ２を流れる信号５７ａの位相が９０°回転し端子Ｔ４に出力されるように、ＩＤＴ３４ａおよび３４ｂの電極指を設定する。端子Ｔ３を流れる信号５７ｂの位相が−９０°回転し端子Ｔ４に出力されるように、ＩＤＴ３４ｂおよび３４ｃの電極指を設定する。これにより、端子Ｔ４において、位相がほぼ反転し、振幅がほぼ同じ信号が合成される。よって、実施例１および２と同様に、入出力端子Ｔ０１からＴ０２へのアイソレーションを向上できる。その他の構成は、実施例１と同じであり説明を省略する。
【００５１】
図１６は、実施例５の変形例に係るスイッチ装置の回路図である。図１６を参照すると、スイッチ装置１０６において、弾性波素子３０は、反射器３２および複数のＩＤＴ３４ｄおよび３４ｅを備えている。ＩＤＴ３４ｄおよび３４ｅは、反射器３２の間に弾性波の伝搬方向に配列されている。ＩＤＴ３４ｄはグランドと端子Ｔ４との間に接続されている。ＩＤＴ３４ｅは端子Ｔ３とグランドとの間に接続されている。端子Ｔ４は端子Ｔ２に弾性波素子を介さず接続されている。
【００５２】
端子Ｔ２を流れる信号５７ａの位相は変化せず端子Ｔ４に出力される。端子Ｔ３を流れる信号５７ｂの位相が１８０°回転し端子Ｔ４に出力されるように、ＩＤＴ３４ｄおよび３４ｅの電極指を設定する。これにより、端子Ｔ４において、位相がほぼ反転し、振幅がほぼ同じの信号が合成される。よって、実施例３と同様に、入出力端子Ｔ０１からＴ０２へのアイソレーションを向上できる。その他の構成は、実施例１と同じであり説明を省略する。
【００５３】
実施例５およびその変形例のように、補償回路２０は、弾性波素子を用いてもよい。これにより、補償回路２０を高いＱ値を有するリアクタンス素子を用い実現できるため、低損失なスイッチ装置を実現できる。弾性波素子は、弾性表面波素子、弾性境界波素子またはラブ波素子でもよい、また、弾性波素子は、圧電薄膜共振器素子のように厚み縦振動を用いるものでもよい。
【００５４】
実施例２から４およびその変形例においても、補償回路２０に弾性波素子を用いてもよい。
【実施例６】
【００５５】
実施例６は、実施例１のスイッチ装置を含むモジュールの例である。図１７は、実施例６に係るモジュールのブロック図である。図１７を参照すると、モジュール１２０は、実施例１に係るスイッチ装置１００、フィルタ４０および４２を有している。フィルタ４０は、入出力端子Ｔ０１と端子Ｔ０７との間に接続されている。フィルタ４２は、入出力端子Ｔ０２と端子Ｔ０８との間に接続されている。共通端子Ｔ０５はアンテナ４８に接続されている。端子Ｔ０７およびＴ０８は、両方が送信端子、両方が受信端子、または一方が送信端子であり他方が受信端子である。
【００５６】
図１８は、実施例６の変形例に係るモジュールのブロック図である。図１８を参照すると、モジュール１２２は、実施例１に係るスイッチ装置１００、分波器４４および４６を有している。分波器４４は、送信フィルタ４４ａおよび受信フィルタ４４ｂを有している。送信フィルタ４４ａは入出力端子Ｔ０１と端子Ｔ０８との間に接続されている。受信フィルタ４４ｂは入出力端子Ｔ０１と端子Ｔ０９との間に接続されている。分波器４６は、送信フィルタ４６ａおよび受信フィルタ４６ｂを有している。送信フィルタ４６ａは入出力端子Ｔ０２と端子Ｔ１０との間に接続されている。受信フィルタ４６ｂは入出力端子Ｔ０２と端子Ｔ１１との間に接続されている。共通端子Ｔ０５はアンテナ４８に接続されている。
【００５７】
実施例６およびその変形例のように、実施例１から５のうちいずれかのスイッチ装置の入出力端子Ｔ０１およびＴ０２を、フィルタまたは分波器に接続することができる。フィルタまたは分波器には、弾性波フィルタを用いることができる。
【００５８】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５９】
１０        スイッチ
１１−１６  トランジスタ
２０        補償回路
２２、２４  位相変換回路
２６        位相反転回路
【図１】
2015023411.tif 000003
【図２】
2015023411.tif 000004
【図３】
2015023411.tif 000005
【図４】
2015023411.tif 000006
【図５】
2015023411.tif 000007
【図６】
2015023411.tif 000008
【図７】
2015023411.tif 000009
【図８】
2015023411.tif 000010
【図９】
2015023411.tif 000011
【図１０】
2015023411.tif 000012
【図１１】
2015023411.tif 000013
【図１２】
2015023411.tif 000014
【図１３】
2015023411.tif 000015
【図１４】
2015023411.tif 000016
【図１５】
2015023411.tif 000017
【図１６】
2015023411.tif 000018
【図１７】
2015023411.tif 000019
【図１８】
2015023411.tif 000020