(57)【要約】【課題】高精度の出力帰還制御が可能な絶縁型スイッチング電源装置を提供する。【解決手段】絶縁型スイッチング電源装置１は、トランス１０と、スイッチング制御装置２０と、出力監視装置７０とを有する。トランス１０は、一次巻線１１と二次巻線１２のほか、第１補助巻線１３と第２補助巻線１４を含む。出力監視装置７０は、出力電圧Ｖｏが所定の閾値電圧を下回ったときに第２補助巻線１４を駆動して第１補助巻線１３に誘起電圧Ｖａｕｘを生じさせる。スイッチング制御装置２０は、軽負荷状態を検出したときに一次巻線１１の駆動を一時停止し、誘起電圧Ｖａｕｘを検出したときに一次巻線１１の駆動を再開する。【選択図】図１２
2015091206.tif 000002
【特許請求の範囲】
【請求項１】
一次回路系と二次回路系を絶縁しつつ一次巻線及び二次巻線を用いて入力電圧を出力電圧に変圧するトランスと、
前記一次回路系に設けられて前記一次巻線を駆動するスイッチング制御装置と、
前記二次回路系に設けられて前記出力電圧を監視する出力監視装置と、
を有し、
前記トランスは、前記一次巻線及び前記二次巻線のほか、前記一次回路系に設けられた第１補助巻線と、前記二次回路系に設けられた第２補助巻線と、を含み、
前記出力監視装置は、前記出力電圧が所定の閾値電圧を下回ったときに前記第２補助巻線を駆動して前記第１補助巻線に誘起電圧を生じさせ、
前記スイッチング制御装置は、軽負荷状態を検出したときに前記一次巻線の駆動を一時停止し、前記第１補助巻線の誘起電圧を検出したときに前記一次巻線の駆動を再開する、
ことを特徴とする絶縁型スイッチング電源装置。
【請求項２】
前記スイッチング制御装置は、前記誘起電圧の検出判定に際して、前記誘起電圧が所定のオン時間に亘って継続的に生じているか否かを監視することを特徴とする請求項１に記載の絶縁型スイッチング電源装置。
【請求項３】
前記スイッチング制御装置は、前記誘起電圧の検出判定に際して、前記一次巻線の通常駆動時よりも高い誘起電圧が生じているか否かを監視することを特徴とする請求項１に記載の絶縁型スイッチング電源装置。
【請求項４】
前記出力監視装置は、
前記出力電圧と前記閾値電圧とを比較して出力検出信号を生成するコンパレータと、
前記出力検出信号に応じてゲート信号を生成するロジック部と、
前記ゲート信号に応じて前記第２補助巻線の電流経路を導通／遮断するスイッチと、
を含むことを特徴とする請求項１〜請求項３のいずれか一項に記載の絶縁型スイッチング電源装置。
【請求項５】
前記出力監視装置は、起動してから前記出力電圧が減電解除電圧を上回るまで前記第２補助巻線の駆動を禁止することを特徴とする請求項４に記載の絶縁型スイッチング電源装置。
【請求項６】
前記出力監視装置は、前記出力電圧と前記減電解除電圧とを比較してＵＶＬＯ［under voltage locked out］信号を生成する減電検出用コンパレータをさらに含み、
前記ロジック部は、前記ＵＶＬＯ信号に応じて前記スイッチの駆動可否を制御する、
ことを特徴とする請求項５に記載の絶縁型スイッチング電源装置。
【請求項７】
前記スイッチング制御装置は、
前記誘起電圧に応じた帰還電圧をサンプル／ホールドして保持電圧を生成するサンプル／ホールド回路と、
前記保持電圧に応じて前記一次巻線に流れる一次電流を制御する一次電流制御回路と、
を含むことを特徴とする請求項１〜請求項６のいずれか一項に記載の絶縁型スイッチング電源装置。
【請求項８】
前記一次電流制御回路は、
前記保持電圧と第１基準電圧との差分に応じた誤差電圧を生成するエラーアンプと、
前記一次電流に応じた検出電圧を生成する検出電圧生成部と、
前記誤差電圧と前記検出電圧を比較して第１比較信号を生成する第１コンパレータと、
前記第１比較信号に応じてオフ信号にパルスを生成するコントローラと、
所定周波数でオン信号にパルスを生成するオシレータと、
前記オン信号と前記オフ信号に応じて出力制御信号を生成するフリップフロップと、
前記出力制御信号に応じて前記一次電流をオン／オフする出力スイッチと、
前記帰還電圧と前記誤差電圧を監視して前記オシレータのオン／オフ制御を行うバースト制御部と、
を含むことを特徴とする請求項７に記載の絶縁型スイッチング電源装置。
【請求項９】
前記一次電流制御回路は、前記検出電圧と第２基準電圧とを比較して第２比較信号を生成する第２コンパレータをさらに含み、
前記コントローラは、前記一次電流が上限値に達しているか否かに応じて前記第１比較信号に応じた定電圧制御と前記第２比較信号に応じた定電流制御のいずれか一方を行う、
ことを特徴とする請求項８に記載の絶縁型スイッチング電源装置。
【請求項１０】
交流電圧から前記入力電圧を生成するＡＣ／ＤＣ変換部をさらに有することを特徴とする請求項９に記載の絶縁型スイッチング電源装置。
【請求項１１】
請求項１０に記載の絶縁型スイッチング電源装置を有するＡＣアダプタ。
【請求項１２】
請求項１〜請求項１０のいずれか一項に記載の絶縁型スイッチング電源装置と、
前記絶縁型スイッチング電源装置から出力電圧の供給を受けて動作する負荷と、
を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型スイッチング電源装置に関する。
【背景技術】
【０００２】
従来より、一次回路系と二次回路系との間を絶縁しつつ入力電圧から所望の出力電圧を生成する絶縁型スイッチング電源装置が種々の電気機器に利用されている。
【０００３】
なお、上記に関連する先行技術の一例としては、特許文献１や特許文献２を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−６２９４７号公報
【特許文献２】特開２００５−２６１１２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、絶縁型スイッチング電源装置は、フォトカプラを用いて出力帰還制御を行う構成（ＳＳＲ［secondary side regulator］方式）とされている。しかしながら、フォトカプラを用いる従来構成では、部品点数の増加に伴う長期信頼性の低下やコストアップが課題となっていた。
【０００６】
また、従来より、フォトカプラを用いずにトランスの補助巻線または一次巻線を用いて出力帰還制御を行う絶縁型スイッチング電源装置（ＰＳＲ［primary side regulator］方式）も提案されている。しかしながら、補助巻線または一次巻線を用いる従来構成では、出力帰還制御の精度に関してさらなる改善の余地があった。
【０００７】
本発明は、本願の発明者により見出された上記の問題点に鑑み、高精度の出力帰還制御を行うことのできる絶縁型スイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る絶縁型スイッチング電源装置は、一次回路系と二次回路系を絶縁しつつ一次巻線及び二次巻線を用いて入力電圧を出力電圧に変圧するトランスと、前記一次回路系に設けられて前記一次巻線を駆動するスイッチング制御装置と、前記二次回路系に設けられて前記出力電圧を監視する出力監視装置とを有し、前記トランスは、前記一次巻線及び前記二次巻線のほか、前記一次回路系に設けられた第１補助巻線と、前記二次回路系に設けられた第２補助巻線と、を含み、前記出力監視装置は、前記出力電圧が所定の閾値電圧を下回ったときに前記第２補助巻線を駆動して前記第１補助巻線に誘起電圧を生じさせ、前記スイッチング制御装置は、軽負荷状態を検出したときに前記一次巻線の駆動を一時停止し、前記第１補助巻線の誘起電圧を検出したときに前記一次巻線の駆動を再開する構成（第１の構成）とされている。
【０００９】
なお、第１の構成から成る絶縁型スイッチング電源装置において、前記スイッチング制御装置は、前記誘起電圧の検出判定に際して、前記誘起電圧が所定のオン時間に亘って継続的に生じているか否かを監視する構成（第２の構成）にするとよい。
【００１０】
また、第１の構成から成る絶縁型スイッチング電源装置において、前記スイッチング制御装置は、前記誘起電圧の検出判定に際して、前記一次巻線の通常駆動時よりも高い誘起電圧が生じているか否かを監視する構成（第３の構成）にするとよい。
【００１１】
また、第１〜第３いずれかの構成から成る絶縁型スイッチング電源装置において、前記出力監視装置は、前記出力電圧と前記閾値電圧とを比較して出力検出信号を生成するコンパレータと、前記出力検出信号に応じてゲート信号を生成するロジック部と、前記ゲート信号に応じて前記第２補助巻線の電流経路を導通／遮断するスイッチと、を含む構成（第４の構成）にするとよい。
【００１２】
また、第４の構成から成る絶縁型スイッチング電源装置にて、前記出力監視装置は、起動してから前記出力電圧が減電解除電圧を上回るまで前記第２補助巻線の駆動を禁止する構成（第５の構成）にするとよい。
【００１３】
また、第５の構成から成る絶縁型スイッチング電源装置にて、前記出力監視装置は、前記出力電圧と前記減電解除電圧とを比較してＵＶＬＯ［under voltage locked out］信号を生成する減電検出用コンパレータをさらに含み、前記ロジック部は、前記ＵＶＬＯ信号に応じて前記スイッチの駆動可否を制御する構成（第６の構成）にするとよい。
【００１４】
また、第１〜第６いずれかの構成から成る絶縁型スイッチング電源装置において、前記スイッチング制御装置は、前記誘起電圧に応じた帰還電圧をサンプル／ホールドして保持電圧を生成するサンプル／ホールド回路と、前記保持電圧に応じて前記一次巻線に流れる一次電流を制御する一次電流制御回路と、を含む構成（第７の構成）にするとよい。
【００１５】
また、第７の構成から成る絶縁型スイッチング電源装置において、前記一次電流制御回路は、前記保持電圧と第１基準電圧の差分に応じた誤差電圧を生成するエラーアンプと、前記一次電流に応じた検出電圧を生成する検出電圧生成部と、前記誤差電圧と前記検出電圧を比較して第１比較信号を生成する第１コンパレータと、前記第１比較信号に応じてオフ信号にパルスを生成するコントローラと、所定周波数でオン信号にパルスを生成するオシレータと、前記オン信号と前記オフ信号に応じて出力制御信号を生成するフリップフロップと、前記出力制御信号に応じて前記一次電流をオン／オフする出力スイッチと、前記帰還電圧と前記誤差電圧を監視して前記オシレータのオン／オフ制御を行うバースト制御部と、を含む構成（第８の構成）にするとよい。
【００１６】
また、第８の構成から成る絶縁型スイッチング電源装置において、前記一次電流制御回路は、前記検出電圧と第２基準電圧とを比較して第２比較信号を生成する第２コンパレータをさらに含み、前記コントローラは、前記一次電流が上限値に達しているか否かに応じて前記第１比較信号に応じた定電圧制御と前記第２比較信号に応じた定電流制御のいずれか一方を行う構成（第９の構成）にするとよい。
【００１７】
また、第９の構成から成る絶縁型スイッチング電源装置は、交流電圧から前記入力電圧を生成するＡＣ／ＤＣ変換部をさらに有する構成（第１０の構成）にするとよい。
【００１８】
また、本発明に係るＡＣアダプタは、第１０の構成から成る絶縁型スイッチング電源装置を有する構成（第１１の構成）とされている。
【００１９】
また、本発明に係る電子機器は、第１〜第１０いずれかの構成から成る絶縁型スイッチング電源装置と、前記絶縁型スイッチング電源装置から出力電圧の供給を受けて動作する負荷と、を有する構成（第１２の構成）とされている。
【発明の効果】
【００２０】
本発明によれば、高精度の出力帰還制御を行うことのできる絶縁型スイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】絶縁型スイッチング電源装置の第１実施形態を示す図
【図２】スイッチング制御動作の一例を示すタイミングチャート
【図３】定電圧制御と定電流制御との切替動作を説明するための図
【図４】サンプル／ホールド回路の一構成例を示す図
【図５】サンプル／ホールド動作の一例を示すタイミングチャート
【図６】ホールド値選択動作の一例を示す図
【図７】別手法のサンプル／ホールド動作を示す図
【図８】絶縁型スイッチング電源装置の第２実施形態を示す図
【図９】バースト制御の一例を示すタイミングチャート
【図１０】第１の問題点（軽負荷時の出力上昇）を示す図
【図１１】第２の問題点（負荷急変時の出力低下）を示す図
【図１２】絶縁型スイッチング電源装置の第３実施形態を示す図
【図１３】出力監視装置の一構成例を示すブロック図
【図１４】スイッチング制御装置の一構成例を示すブロック図
【図１５】バーストモードからの復帰動作を示すタイミングチャート
【図１６】システムの比較表
【図１７】復帰動作のバリエーションを示すテーブル
【図１８】絶縁型スイッチング電源装置の第４実施形態を示す図
【図１９】起動動作の一例を示すタイミングチャート
【図２０】絶縁型スイッチング電源装置を備えたＡＣアダプタの一構成例を示す図
【図２１】絶縁型スイッチング電源装置を備えた電子機器の一構成例を示す図
【発明を実施するための形態】
【００２２】
＜第１実施形態＞
図１は、絶縁型スイッチング電源装置の第１実施形態を示すブロック図である。第１実施形態の絶縁型スイッチング電源装置１は、一次回路系１ｐ（ＧＮＤ１系）と二次回路系１ｓ（ＧＮＤ２系）との間を電気的に絶縁しつつ、商用交流電源ＰＷから供給される交流電圧Ｖａｃを直流の出力電圧Ｖｏに変換して負荷Ｚに供給するＡＣ／ＤＣコンバータであり、トランス１０と、半導体装置２０と、ＡＣ／ＤＣ変換部３０と、電源電圧生成部４０と、帰還電圧生成部５０と、整流平滑部６０と、を有する。
【００２３】
トランス１０は、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ互いに逆極性で磁気結合された一次巻線１１（巻数Ｎｐ）と二次巻線１２（巻数Ｎｓ）を含む。一次巻線１１の第１端は、入力電圧Ｖｉの印加端に接続されている。一次巻線１１の第２端は、半導体装置２０を介して一次回路系１ｐの接地端ＧＮＤ１に接続されている。二次巻線１２の第１端は、整流平滑部６０を介して出力電圧Ｖｏの印加端（負荷Ｚの電源入力端）に接続されている。二次巻線１２の第２端は、二次回路系１ｓの接地端ＧＮＤ２に接続されている。なお、巻数Ｎｐ及びＮｓについては、所望の出力電圧Ｖｏが得られるように任意に調整すればよい。例えば、巻数Ｎｐが多いほど又は巻数Ｎｓが少ないほど出力電圧Ｖｏは低くなり、逆に、巻数Ｎｐが少ないほど又は巻数Ｎｓが多いほど出力電圧Ｖｏは高くなる。また、トランス１０は、一次巻線１１及び二次巻線１２に加えて補助巻線１３を含む。補助巻線１３は、電源電圧Ｖｃｃや帰還電圧Ｖｆｂを生成する際に利用される。
【００２４】
半導体装置２０は、トランス１０の駆動主体となるスイッチング制御ＩＣであり、その内部には、サンプル／ホールド回路２１と一次電流制御回路２２が集積化されている。また、半導体装置２０は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ２１〜Ｔ２４を有する。なお、図１では、外部端子Ｔ２１（ＤＲＡＩＮピン）、外部端子Ｔ２２（ＦＢピン）、外部端子Ｔ２３（ＶＣＣピン）、及び、外部端子Ｔ２４（ＧＮＤピン）の４本を描写したが、これら以外の外部端子（例えば、後述する基準電圧Ｖｒｅｆ１及びＶｒｅｆ２の調整用抵抗を接続するための外部端子）を設けても構わない。
【００２５】
サンプル／ホールド回路２１は、外部端子Ｔ２２に印加される帰還電圧Ｖｆｂをサンプル／ホールドして保持電圧Ｖａを生成する。サンプル／ホールド回路２１の構成や動作については、後ほど詳述する。
【００２６】
一次電流制御回路２２は、基本的に、サンプル／ホールド回路２１で生成される保持電圧Ｖａに応じて、一次巻線１１に流れる一次電流Ｉｐを制御する。一次電流制御回路２２は、エラーアンプ２２１と、コンパレータ２２２及び２２３と、コントローラ２２４と、オシレータ２２５と、ＲＳフリップフロップ２２６と、出力スイッチ２２７と、検出電圧生成部２２８と、を含む。
【００２７】
エラーアンプ２２１は、反転入力端（−）に印加される保持電圧Ｖａと、非反転入力端（＋）に印加される基準電圧Ｖｒｅｆ１との差分に応じた誤差電圧Ｖｂを生成する。より具体的に述べると、エラーアンプ２２１は、保持電圧Ｖａが基準電圧Ｖｒｅｆ１よりも高いときには誤差電圧Ｖｂを引き下げ、保持電圧Ｖａが基準電圧Ｖｒｅｆ１よりも低いときには誤差電圧Ｖｂを引き上げる。
【００２８】
コンパレータ２２２は、反転入力端（−）に印加される誤差電圧Ｖｂと、非反転入力端（＋）に印加される検出電圧Ｖｄを比較して比較信号Ｓａを生成する。比較信号Ｓａは、検出電圧Ｖｄが誤差電圧Ｖｂよりも高いときにハイレベルとなり、検出電圧Ｖｄが誤差電圧Ｖｂよりも低いときにローレベルとなる。
【００２９】
コンパレータ２２３は、反転入力端（−）に印加される基準電圧Ｖｒｅｆ２と、非反転入力端（＋）に印加される検出電圧Ｖｄを比較して比較信号Ｓｂを生成する。比較信号Ｓｂは、検出電圧Ｖｄが基準電圧Ｖｒｅｆ２よりも高いときにハイレベルとなり、検出電圧Ｖｄが基準電圧Ｖｒｅｆ２よりも低いときにローレベルとなる。
【００３０】
コントローラ２２４は、比較信号Ｓａ及びＳｂに応じてオフ信号Ｓ２にパルスを生成する。より具体的に述べると、コントローラ２２４は、比較信号Ｓａ及びＳｂの立上りエッジを検出してオフ信号Ｓ２にパルスを生成する。
【００３１】
オシレータ２２５は、所定の発振周波数ｆｏｓｃ（例えば３０ｋＨｚ）でオン信号Ｓ１にパルスを生成する。
【００３２】
ＲＳフリップフロップ２２６は、セット端（Ｓ）に入力されるオン信号Ｓ１と、リセット端（Ｒ）に入力されるオフ信号Ｓ２に応じて、ゲート信号Ｇ１（出力制御信号に相当）を生成する。より具体的に述べると、ＲＳフリップフロップ２２６は、オン信号Ｓ１の立上りエッジでゲート信号Ｇ１をハイレベルにセットし、オフ信号Ｓ２の立上りエッジでゲート信号Ｇ１をローレベルにリセットする。
【００３３】
出力スイッチ２２７は、入力電圧Ｖｉの印加端から一次巻線１１を介して接地端ＧＮＤ１に至る電流経路をゲート信号Ｇ１に応じて導通／遮断することにより、一次巻線１１に流れる一次電流Ｉｐをオン／オフするスイッチ素子である。本構成例では、出力スイッチ２２７として、Ｎチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタが用いられている。接続関係について述べると、出力スイッチ２２７のドレインは、外部端子Ｔ２１を介して一次巻線１１の第２端に接続されている。出力スイッチ２２７のソースとバックゲートは、いずれも検出電圧生成部２２８を介して外部端子Ｔ２４（接地端ＧＮＤ１）に接続されている。出力スイッチ２２７のゲートは、ゲート信号Ｇ１の印加端に接続されている。出力スイッチ２２７は、ゲート信号Ｇ１がハイレベルであるときにオンとなり、ゲート信号Ｇ１がローレベルであるときにオフとなる。
【００３４】
検出電圧生成部２２８は、センス抵抗２２８ａとマスク処理部２２８とを含み、一次電流Ｉｐに応じた検出電圧Ｖｄを生成する。センス抵抗２２８ａは、出力スイッチ２２７と外部端子Ｔ２４（接地端ＧＮＤ１）との間に接続されており、一次電流Ｉｐに応じたセンス電圧Ｖｃを生成する。マスク処理部２２８ｂは、センス電圧Ｖｃに所定のマスク処理を施して検出電圧Ｖｄを生成する。より具体的に述べると、マスク処理部２２８ｂは、出力スイッチ２２７がオンされてから所定のマスク期間（図２の時刻ｔ１１〜ｔ１２を参照）に亘って検出電圧Ｖｄをゼロ値に固定する。このような構成とすることにより、出力スイッチ２２７のオン時に生じるセンス電圧Ｖｃのリンギングノイズの影響を受けずに済むので、スイッチング制御動作の安定性を高めることが可能となる。
【００３５】
ＡＣ／ＤＣ変換部３０は、フィルタ３１と、ダイオードブリッジ３２と、キャパシタ３３及び３４とを含み、交流電圧Ｖａｃから直流の入力電圧Ｖｉｎを生成する。フィルタ３１は、交流電圧Ｖａｃからノイズやサージを除去する。ダイオードブリッジ３２は、交流電圧Ｖａｃを全波整流して入力電圧Ｖｉｎを生成する。キャパシタ３３は、交流電圧Ｖａｃの高調波ノイズを除去する。キャパシタ３４は、入力電圧Ｖｉｎを平滑化する。なお、ＡＣ／ＤＣ変換部３０には、フューズなどの保護素子を含めてもよい。
【００３６】
電源電圧生成部４０は、ダイオード４１とキャパシタ４２を含む整流平滑回路であり、補助巻線１３の誘起電圧Ｖａｕｘから半導体装置２０の電源電圧Ｖｃｃを生成し、これを半導体装置２０の外部端子Ｔ２３に印加する。一次巻線１１と補助巻線１３との巻線比については、半導体装置２０の動作に必要な電源電圧Ｖｃｃを鑑みて適宜設定すればよい。
【００３７】
帰還電圧生成部５０は、誘起電圧Ｖａｕｘの印加端と接地端ＧＮＤ１との間に直列接続された抵抗５１及び５２を含み、誘起電圧Ｖａｕｘを分圧することによって帰還電圧Ｖｆｂを生成し、これを半導体装置２０の外部端子Ｔ２２に印加する。出力電圧Ｖｏが高いほど誘起電圧Ｖａｕｘは高くなり、延いては、帰還電圧Ｖｆｂも高くなる。逆に、出力電圧Ｖｏが低いほど誘起電圧Ｖａｕｘは低くなり、延いては、帰還電圧Ｖｆｂも低くなる。このように、帰還電圧Ｖｆｂは、出力電圧Ｖｏに応じて変動する。従って、補助巻線１３の誘起電圧Ｖａｕｘから帰還電圧Ｖｆｂを生成すれば、フォトカプラを用いずに出力帰還制御を行うことができる。なお、帰還電圧生成部５０は、一次巻線１１と出力スイッチ２２７との接続ノードに現れるスイッチ電圧Ｖｓｗから帰還電圧Ｖｆｂを生成する構成としても構わない。
【００３８】
整流平滑部６０は、整流用のダイオード６１と平滑用のキャパシタ６２を含み、二次巻線１２に生じる誘起電圧を整流及び平滑して出力電圧Ｖｏを生成する。接続関係について述べると、ダイオード６１のアノードは、二次巻線１２の第１端に接続されている。ダイオード６１のカソードとキャパシタ６２の第１端は、いずれも出力電圧Ｖｏの印加端に接続されている。キャパシタ６２の第２端は、接地端ＧＮＤ２に接続されている。
【００３９】
＜スイッチング制御動作＞
図２は、スイッチング制御動作の一例を示すタイミングチャートであり、上から順に、オン信号Ｓ１、オフ信号Ｓ２、ゲート信号Ｇ１、センス電圧Ｖｃ（一次電流Ｉｐ）、検出電圧Ｖｄ、及び、比較信号Ｓａが描写されている。
【００４０】
時刻ｔ１１において、オン信号Ｓ１にパルスが生成されると、ゲート信号Ｇ１がハイレベルにセットされ、出力スイッチ２２７がオンとなる。出力スイッチ２２７のオン期間中には、入力電圧Ｖｉの印加端から一次巻線１１及び出力スイッチ２２７を介して接地端ＧＮＤ１に向けた一次電流Ｉｐが流れるので、一次巻線１１に電気エネルギが蓄えられる。
【００４１】
なお、先にも述べた通り、出力スイッチ２２７がオンされてから所定のマスク期間（時刻ｔ１１〜ｔ１２）に亘って検出電圧Ｖｄはゼロ値に固定され、センス電圧Ｖｃのリンギングノイズがマスクされる。
【００４２】
その後、時刻ｔ１３において、検出電圧Ｖｄが誤差電圧Ｖｂよりも高くなり、比較信号Ｓａがハイレベルに立ち上げられると、時刻ｔ１４において、オフ信号Ｓ２にパルスが生成される。その結果、ゲート信号Ｇ１がローレベルにリセットされ、出力スイッチ２２７がオフとなる。出力スイッチ２２７のオフ期間中には、一次巻線１１と磁気結合された二次巻線１２に誘起電圧が発生し、二次巻線１２からダイオード６１を介して接地端ＧＮＤ２に向けた二次電流Ｉｓが流れる。このとき、負荷Ｚには、二次巻線１２の誘起電圧を半波整流した出力電圧Ｖｏが供給される。
【００４３】
また、時刻ｔ１４において、出力スイッチ２２７がオフされると、一次電流Ｉｐが遮断されるので、センス電圧Ｖｃ及び検出電圧Ｖｄはいずれもゼロ値に立ち下がり、比較信号Ｓａはローレベルとなる。時刻ｔ１４以降も所定の発振周期Ｔｏｓｃ（＝１／ｆｏｓｃ）でオン信号Ｓ１のパルスが生成され、基本的に上記と同様のスイッチング制御動作が繰り返される。
【００４４】
このように、本構成例の絶縁型スイッチング電源装置１によれば、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ、交流電圧Ｖａｃから出力電圧Ｖｏを生成して負荷Ｚに供給することができる。なお、本構成例の絶縁型スイッチング電源装置１で採用されたフライバック方式は、平滑インダクタを必要とするフォワード方式と比べて部品点数が少ないので、低コスト化にも有利であると言える。
【００４５】
＜定電圧制御と定電流制御＞
図３は、定電圧制御と定電流制御との切替動作を説明するための図である。出力電圧Ｖｏと目標電圧Ｖｔａｒｇｅｔとの乖離が小さく、誤差電圧Ｖｂが基準電圧Ｖｒｅｆ２よりも低い場合、コントローラ２２４は、誤差電圧Ｖｂと検出電圧Ｖｄとの比較結果（＝比較信号Ｓａ）に応じてオフ信号Ｓ２のパルス生成を行う。この状態は、一次電流Ｉｐが上限値Ｉｌｉｍｉｔに達しておらず、比較信号Ｓａに応じた定電圧制御が行われている状態に相当する（（Ａ）欄及び（Ｂ）欄の符号ＣＶ［constant voltage］を参照）。
【００４６】
一方、出力電圧Ｖｏと目標電圧Ｖｔａｒｇｅｔとの乖離が大きくなり、誤差電圧Ｖｂが基準電圧Ｖｒｅｆ２よりも高くなると、コントローラ２２４は、基準電圧Ｖｒｅｆ２と検出電圧Ｖｄとの比較結果（＝比較信号Ｓｂ）に応じてオフ信号Ｓ２のパルス生成を行う。この状態は、一次電流Ｉｐが上限値Ｉｌｉｍｉｔに達してしまい、比較信号Ｓｂに応じた定電流制御が行われている状態に相当する（（Ａ）欄及び（Ｂ）欄の符号ＣＣ［constant current］を参照）。
【００４７】
このように、コントローラ２２４は、一次電流Ｉｐが上限値Ｉｌｉｍｉｔに達しているか否か（延いては、負荷Ｚに流れる出力電流Ｉｏが所定の上限値に達しているか否か）に応じて、比較信号Ｓａに応じた定電圧制御と比較信号Ｓｂに応じた定電流制御のいずれか一方を行う。
【００４８】
＜サンプル／ホールド回路＞
図４はサンプル／ホールド回路２１の一構成例を示す図である。本構成例のサンプル／ホールド回路２１は、コンパレータ２１１と、タイミングジェネレータ２１２と、サンプル／ホールド部２１３と、差分処理部２１４と、比較処理部２１５と、制御部２１６と、セレクタ２１７と、を含む。
【００４９】
コンパレータ２１１は、非反転入力端（＋）に印加される帰還電圧Ｖｆｂと、反転入力端（−）に印加される閾値電圧Ｖｔｈとを比較して比較信号Ｓ１０を生成する。比較信号Ｓ１０は、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈよりも高いときにハイレベルとなり、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈよりも低いときにローレベルとなる。
【００５０】
タイミングジェネレータ２１２は、比較信号Ｓ１０のパルスエッジを検出することにより、一次電流Ｉｐがオフされてから帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回るまでの帰還電圧維持期間（図５の符号Ｔ１〜Ｔ４を参照）を計測し、その計測結果に基づいて帰還電圧維持期間の終端近傍で帰還電圧Ｖｆｂのサンプル／ホールドを行うように、タイミング信号Ｓ１１〜Ｓ１４を生成する。なお、一次電流Ｉｐのオフタイミング（帰還電圧維持期間Ｔ１〜Ｔ４の計測開始タイミング）については、比較信号Ｓ１０の立上りエッジに代えて、ゲート信号Ｇ１の立下りエッジやオフ信号Ｓ２の立上りエッジに基づいて決定しても構わない。タイミングジェネレータ２１２の動作については、後ほど詳細に説明する。
【００５１】
サンプル／ホールド部２１３は、アナログスイッチＳＷ１１〜ＳＷ１４と、キャパシタＣ１〜Ｃ４と、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１〜Ｎ４とを含み、タイミング信号Ｓ１１〜Ｓ１４に応じて帰還電圧Ｖｆｂのサンプル／ホールド動作を行う。アナログスイッチＳＷ１１〜ＳＷ１４の第１端は、いずれも帰還電圧Ｖｆｂの印加端に接続されている。アナログスイッチＳＷ１１〜ＳＷ１４の第２端は、それぞれホールド値Ｖ１１〜Ｖ１４の出力端に接続されている。アナログスイッチＳＷ１１〜ＳＷ１４の制御端は、それぞれタイミング信号Ｓ１１〜Ｓ１４の印加端に接続されている。キャパシタＣ１〜Ｃ４は、それぞれホールド値Ｖ１１〜Ｖ１４の出力端と接地端との間に接続されている。トランジスタＮ１〜Ｎ４は、それぞれホールド値Ｖ１１〜Ｖ１４の出力端と接地端との間に接続されている。トランジスタＮ１〜Ｎ４のゲートは、いずれもイネーブル信号ＥＮＢの印加端に接続されている。
【００５２】
アナログスイッチＳＷ１１〜ＳＷ１４は、それぞれタイミング信号Ｓ１１〜Ｓ１４がハイレベルであるときにオンとなり、タイミング信号Ｓ１１〜Ｓ１４がローレベルであるときにオフとなる。アナログスイッチＳＷ１１〜ＳＷ１４のオン期間は、サンプル／ホールド部２１３のサンプリング期間に相当し、帰還電圧ＶｆｂによるキャパシタＣ１〜Ｃ４の充電が行われる。一方、アナログスイッチＳＷ１１〜ＳＷ１４のオフ期間は、サンプル／ホールド部２１３のホールド期間に相当し、キャパシタＣ１〜Ｃ４の充電電圧がホールド値Ｖ１１〜Ｖ１４として保持される。トランジスタＮ１〜Ｎ４は、イネーブル信号ＥＮＢがローレベル（イネーブル時の論理レベル）であるときにオフとなり、イネーブル信号ＥＮＢがハイレベル（ディセーブル時の論理レベル）であるときにオンとなる。トランジスタＮ１〜Ｎ４がオンされると、キャパシタＣ１〜Ｃ４が放電されてホールド値Ｖ１１〜Ｖ１４がゼロ値にリセットされる。
【００５３】
差分処理部２１４は、電流出力アンプＡＭＰ１〜ＡＭＰ３と、抵抗Ｒ１〜Ｒ３と、を含み、隣接するホールド値同士の差分値Ｖ２１〜Ｖ２３を生成する。電流出力アンプＡＭＰ１の反転入力端（−）は、ホールド値Ｖ１１の出力端に接続されている。電流出力アンプＡＭＰ１の非反転入力端（＋）と電流出力アンプＡＭＰ１の反転入力端（−）は、いずれもホールド値Ｖ１２の出力端に接続されている。電流出力アンプＡＭＰ２の非反転入力端（＋）と電流出力アンプＡＭＰ３の反転入力端（−）は、いずれもホールド値Ｖ１３の出力端に接続されている。電流出力アンプＡＭＰ３の非反転入力端（＋）は、ホールド値Ｖ１４の出力端に接続されている。電流出力アンプＡＭＰ１〜ＡＭＰ３の出力端は、それぞれ差分値Ｖ２１〜Ｖ２３の出力端に接続されている。抵抗Ｒ１〜Ｒ３は、それぞれ差分値Ｖ２１〜Ｖ２３の出力端と接地端との間に接続されている。
【００５４】
電流出力アンプＡＭＰ１は、ホールド値Ｖ１１がホールド値Ｖ１２よりも低いほど、抵抗Ｒ１により多くの電流を流し込んで差分値Ｖ２１を引き上げる。電流出力アンプＡＭＰ２は、ホールド値Ｖ１２がホールド値Ｖ１３よりも低いほど、抵抗Ｒ２により多くの電流を流し込んで差分値Ｖ２２を引き上げる。電流出力アンプＡＭＰ３は、ホールド値Ｖ１３がホールド値Ｖ１４よりも低いほど、抵抗Ｒ３により多くの電流を流し込んで差分値Ｖ２３を引き上げる。
【００５５】
比較処理部２１５は、コンパレータＣＭＰ１〜ＣＭＰ３を含み、差分値Ｖ２１〜Ｖ２３と基準電圧Ｖｒｅｆ（閾値下げ幅に相当）とを各々比較して比較信号Ｓ２１〜Ｓ２３を生成する。比較信号Ｓ２１〜Ｓ２３は、それぞれ差分値Ｖ２１〜Ｖ２３が基準電圧Ｖｒｅｆよりも高いときにハイレベルとなり、差分値Ｖ２１〜Ｖ２３が基準電圧Ｖｒｅｆよりも低いときにローレベルとなる。なお、本構成例では、３つのコンパレータＣＭＰ１〜ＣＭＰ３を並列に設けた構成を例に挙げたが、比較処理部２１５の構成はこれに限定されるものではなく、例えば、単一のコンパレータを時分割で用いることにより、差分値Ｖ２１〜Ｖ２３と基準電圧Ｖｒｅｆを順次比較する構成としても構わない。
【００５６】
制御部２１６は、比較信号Ｓ２１〜Ｓ２３に基づいてセレクタ２１７の切替信号Ｓ３０を生成する。制御部２１６の動作については、後ほど詳細に説明する。
【００５７】
セレクタ２１７は、切替信号Ｓ３０に応じてホールド値Ｖ１１〜Ｖ１４のいずれか一つを保持電圧Ｖａとして選択出力する。
【００５８】
＜サンプル／ホールド動作＞
図５は、サンプル／ホールド動作の一例を示すタイミングチャートであり、上から順番に、ゲート信号Ｇ１、帰還電圧Ｖｆｂ、一次電流Ｉｐ、二次電流Ｉｓ、比較信号Ｓ１０、タイミング信号Ｓ１１〜Ｓ１４、及び、保持電圧Ｖａが描写されている。
【００５９】
時刻ｔ２１において、ゲート信号Ｇ１がハイレベルとされ、出力スイッチ２２７がオンになると、一次電流Ｉｐが流れてトランス１０にエネルギが蓄えられる。
【００６０】
その後、時刻ｔ２２において、ゲート信号Ｇ１がローレベルとされ、出力スイッチ２２７がオフになると、一次電流Ｉｐが遮断されて二次電流Ｉｓが流れ始める。このとき、帰還電圧Ｖｆｂは閾値電圧Ｖｔｈよりも高くなり、比較信号Ｓ１０がハイレベルとなる。
【００６１】
その後、トランス１０に蓄えられたエネルギが尽きて二次電流Ｉｓが流れなくなると、時刻ｔ２３において、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈよりも低くなり、比較信号Ｓ１０がローレベルに立ち下がる。
【００６２】
タイミングジェネレータ２１２は、一次電流Ｉｐがオフされてから帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回るまでの帰還電圧維持期間Ｔ１〜Ｔ４（比較信号Ｓ１０のハイレベル期間に相当）を周期毎に計測し、直近Ｎ周期分の移動平均値を算出して平均帰還電圧維持期間Ｔａｖｅを求める。
【００６３】
そして、タイミングジェネレータ２１２は、平均帰還電圧維持期間Ｔａｖｅと所定のシフト期間Ｔｘ（例えば１００μｓ）を用いることにより、帰還電圧維持期間Ｔ１〜Ｔ４の終端近傍（時刻ｔ２３の直前）で帰還電圧Ｖｆｂのサンプル／ホールドを行うように、タイミング信号Ｓ１１〜Ｓ１４を生成する。
【００６４】
具体的に述べると、タイミングジェネレータ２１２は、比較信号Ｓ１０がハイレベルに立ち上がった後、まず平均期間電圧維持期間Ｔａｖｅからシフト期間Ｔｘの４倍を差し引いたタイミング（Ｔａｖｅ−４Ｔｘ）でサンプル／ホールド動作を行うように、タイミング信号Ｓ１４を生成する。その後、タイミングジェネレータ２１２は、平均期間電圧維持期間Ｔａｖｅからシフト期間Ｔｘの３倍、２倍、１倍を各々差し引いたタイミング（Ｔａｖｅ−３Ｔｘ、Ｔａｖｅ−２Ｔｘ、Ｔａｖｅ−Ｔｘ）で順次サンプル／ホールド動作を行うように、タイミング信号Ｓ１３、Ｓ１２、Ｓ１１を生成する。なお、タイミング信号Ｓ１１〜Ｓ１４のハイレベル期間Ｔｄ（サンプリング期間に相当）は、いずれも同一値（例えば１００μｓ）に設定すればよい。
【００６５】
このようなタイミング制御により、本構成例のサンプル／ホールド回路２１は、帰還電圧Ｖｆｂのサンプル／ホールド動作を複数回繰り返して、複数のホールド値Ｖ１１〜Ｖ１４を取得し、これらの比較結果（より正確には、隣接するホールド値同士の差分値Ｖ２１〜Ｖ２３と基準電圧Ｖｒｅｆとの比較結果）に基づいて、いずれか一つのホールド値を保持電圧Ｖａとして選択出力する。
【００６６】
なお、本図の例では、オフ期間（時刻ｔ２２〜ｔ２４）におけるサンプル／ホールド動作の完了後、次周期のオン期間（時刻ｔ２４〜ｔ２５）が終了した時点で遅滞なく保持電圧Ｖａの更新が行われている。ただし、保持電圧Ｖａの更新タイミングについては、これに限定されるものではなく、次周期のオフ期間中（時刻ｔ２５〜ｔ２６）における任意のタイミングで保持電圧Ｖａを更新することが可能である。
【００６７】
時刻ｔ２５以降も、基本的に上記と同様のサンプル／ホールド動作が繰り返されることにより、二次電流Ｉｓがゼロとなる直前の帰還電圧Ｖｆｂが保持電圧Ｖａ１〜Ｖａ４として順次ホールドされる。
【００６８】
なお、タイミング信号Ｓ１１〜Ｓ１４の生成に際しては、平均帰還電圧維持期間Ｔａｖｅを算出せずに、直前周期の帰還電圧維持期間を基準として用いることも可能である。
【００６９】
＜ホールド値選択動作＞
図６は、制御部２１６によるホールド値選択動作の一例を示す図である。本図（Ａ）欄で示すように、出力スイッチ２２７のオフ期間Ｔｏｆｆに二次電流Ｉｓがゼロ値とならない場合（いわゆる電流連続モード）には、出力スイッチ２２７がオンされるまで帰還電圧Ｖｆｂがほぼ低下しない。従って、隣接するホールド値同士の差分値Ｖ２１〜Ｖ２３は、いずれも基準電圧Ｖｒｅｆ（閾値下げ幅に相当）よりも低くなるので、比較信号Ｓ２１〜Ｓ２３はいずれもローレベルとなる。従って、これを受けた制御部２１６は、最後（最も遅いタイミング）に取得されたホールド値Ｖ１１を保持電圧Ｖａとして選択する。
【００７０】
一方、本図（Ｂ）欄〜（Ｄ）欄で示すように、出力スイッチ２２７のオフ期間Ｔｏｆｆに二次電流Ｉｓがゼロ値となる場合（いわゆる電流不連続モード）には、二次電流Ｉｓがゼロ値となってから帰還電圧Ｖｆｂが急峻に低下し始め、やがて閾電圧Ｖｔｈを下回る。例えば、本図（Ｂ）欄で示すように、ホールド値Ｖ１２の取得後に帰還電圧Ｖｆｂの急低下が生じた場合には、比較信号Ｓ２１がハイレベルとなり、比較信号Ｓ２２及びＳ２３がローレベルとなる。従って、これを受けた制御部２１６は、帰還電圧Ｖｆｂが急峻に低下し始める直前のホールド値Ｖ１２を保持電圧Ｖａとして選択する。
【００７１】
また、本図（Ｃ）欄で示すように、ホールド値Ｖ１３の取得後に帰還電圧Ｖｆｂの急低下が生じた場合には、比較信号Ｓ２１及びＳ２２がハイレベルとなり、比較信号Ｓ２３がローレベルとなる。従って、これを受けた制御部２１６は、帰還電圧Ｖｆｂが急峻に低下し始める直前のホールド値Ｖ１３を保持電圧Ｖａとして選択する。
【００７２】
同様に、本図（Ｄ）欄で示すように、ホールド値Ｖ１４の取得後に帰還電圧Ｖｆｂの急低下が生じた場合には、比較信号Ｓ２１〜Ｓ２３がいずれもハイレベルとなる。従って、これを受けた制御部２１６は、帰還電圧Ｖｆｂが急峻に低下し始める直前のホールド値Ｖ１４を保持電圧Ｖａとして選択する。
【００７３】
なお、帰還電圧Ｖｆｂのサンプル／ホールド回数は、何ら４回に限定されるものではなく、５回以上でもよいし３回以下でもよい。ただし、サンプル／ホールド回数を増やし過ぎると、回路規模や消費電力が不要に増大する点に留意が必要である。また、サンプル／ホールド回数を１回とした場合、回路規模が最小となる反面、ホールド値の差分処理を行うことができなくなるので、二次電流Ｉｓがゼロとなる直前の帰還電圧Ｖｆｂを正確にサンプル／ホールドし難くなる点に留意が必要である。
【００７４】
＜別手法のサンプル／ホールド動作＞
図７は、別手法のサンプル／ホールド動作を示す図である。第１の別手法としては、本図（Ｘ）欄で示したように、出力スイッチ２２７のオフタイミング（時刻ｔ３１）を起点に、サンプル／ホールド動作の開始タイミングＴ１１と終了タイミングＴ１２を設定する手法が考えられる。しかしながら、当該手法では、二次電流Ｉｓがゼロとなる直前（時刻ｔ３２）の帰還電圧Ｖｆｂをサンプル／ホールドすることが非常に難しい。また、サンプル／ホールド動作は、帰還電圧Ｖｆｂのリンギングが収束してから二次電流Ｉｓがゼロとなるまでの間に実行しなければならないという制約がある。このような制約を鑑みると、サンプル／ホールド動作の開始タイミングＴ１１と終了タイミングＴ１２には、非常にシビアな制限が掛かるので、セットの応用範囲が狭くなる。
【００７５】
また、第２の別手法としては、本図（Ｙ）欄で示したように、出力スイッチ２２７のオフタイミング（時刻ｔ３１）を起点に、サンプル／ホールド動作の開始タイミングＴ１１を設定した後、帰還電圧Ｖｆｂが急峻に低下し始めるまでサンプル／ホールド動作を何度も繰り返す手法が考えられる。当該手法によれば、二次電流Ｉｓがゼロとなる直前（時刻ｔ３２）の帰還電圧Ｖｆｂをサンプル／ホールドすることは可能となる。しかしながら、当該手法では、サンプル／ホールド回数が大幅に増えるので、回路規模や消費電力の不必要な増大を招いてしまう。
【００７６】
これに対して、先述のサンプル／ホールド回路２１によれば、一次電流Ｉｐがオフされてから帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回ったタイミング（図５の時刻ｔ２３）を起点として、必要最小限のサンプル／ホールド動作が実施されるので、上記した別手法の課題は何ら生じない。
【００７７】
＜第２実施形態＞
図８は、絶縁型スイッチング電源装置の第２実施形態（半導体装置２０のみを描写）を示す図である。第２実施形態の絶縁型スイッチング電源装置１は、基本的に第１実施形態と同様の構成であり、半導体装置２０にバースト制御部２２９が集積化された点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態の特徴部分であるバースト制御部２２９について重点的に説明する。
【００７８】
バースト制御部２２９は、コンパレータ２２９ａと信号遅延部２２９ｂを含み、誤差電圧Ｖｂを監視して発振停止信号Ｓｘと発振開始信号Ｓｙを生成することにより、オシレータ２２５のオン／オフ制御を行う。
【００７９】
コンパレータ２２９ａは、反転入力端（−）に印加される誤差電圧Ｖｂと、非反転入力端（＋）に印加される基準電圧Ｖｒｅｆ３とを比較して発振停止信号Ｓｘを生成する。発振停止信号Ｓｘは、誤差電圧Ｖｂが基準電圧Ｖｒｅｆ３よりも高いときにローレベルとなり、誤差電圧Ｖｂが基準電圧Ｖｒｅｆ３よりも低いときにハイレベルとなる。
【００８０】
信号遅延部２２９ｂは、発振停止信号Ｓｘをバースト時間Ｔｂｓｔだけ遅らせて発振開始信号Ｓｙを生成する。すなわち、発振開始信号Ｓｙは、発振停止信号Ｓｘがハイレベルに立ち上がってからバースト時間Ｔｂｓｔが経過した時点でハイレベルに立ち上がる。
【００８１】
オシレータ２２５は、発振停止信号Ｓｘがハイレベルに立ち上がった時点でオン信号Ｓ１の発振（一次巻線１１の駆動）を停止し、発振開始信号Ｓｙがハイレベルに立ち上がった時点でオン信号Ｓ１の発振を再開する。
【００８２】
図９は、バースト制御の一例を示すタイミングチャートであり、上から順に、誤差電圧Ｖｂ、発振停止信号Ｓｘ、発振開始信号Ｓｙ、及び、オン信号Ｓ１が描写されている。軽負荷状態（負荷Ｚに流れる出力電流Ｉｏが小さく、出力電圧Ｖｏが殆ど低下しない状態）には、出力電圧Ｖｏと目標電圧Ｖｔａｒｇｅｔとの乖離が小さくなるので、誤差電圧Ｖｂが低下していく。
【００８３】
そして、時刻ｔ３１において、誤差電圧Ｖｂが基準電圧Ｖｒｅｆ３を下回ると、発振停止信号Ｓｘがハイレベルに立ち上がり、オン信号Ｓ１の発振（一次巻線１１の駆動）が一時停止されたバーストモードに移行する。バーストモードでは、出力スイッチ２２７が不必要にオン／オフされないので、軽負荷状態での効率を高めることが可能となる。
【００８４】
バーストモードに移行してから所定のバースト時間Ｔｂｓｔが経過すると、時刻ｔ３２において、発振開始信号Ｓｙがハイレベルに立ち上がるので、オン信号Ｓ１の発振が再開されて通常モードに復帰する。なお、時刻ｔ３１〜ｔ３２において、誤差電圧Ｖｂは僅かに上昇するが、これは保持電圧Ｖａが自然放電等によって徐々に低下するためである。
【００８５】
オン信号Ｓ１の発振再開後にも軽負荷状態が継続していれば、時刻ｔ３３において、再び発振停止信号Ｓｘがハイレベルに立ち上がり、オン信号Ｓ１の発振が一時停止される。このように、時刻ｔ３２以降も、軽負荷状態が続いている間は、バーストモードへの移行と通常モードへの復帰が繰り返される。
【００８６】
このように、第２実施形態の絶縁型スイッチング電源装置１であれば、バースト制御部２２９を実装したことにより、軽負荷状態での効率を高めることが可能となる。ただし、第２実施形態の絶縁型スイッチング電源装置１には２つの問題点が存在する。
【００８７】
図１０は、第１の問題点（軽負荷時の出力上昇）を示す図である。第２実施形態の絶縁型スイッチング電源装置１は、バーストモードから通常モードへの復帰手段として信号遅延部２２９ｂ（タイマー）を有しており、所定のバースト時間Ｔｂｓｔが経過する毎に、出力状態と関係なくバーストモードから通常モードへの復帰が行われる。そのため、出力スイッチ２２７が不必要にオン／オフされて、出力電圧Ｖｏが目標電圧Ｖｔａｒｇｅｔよりも高くなる場合があった。
【００８８】
なお、このような出力特性の悪化を避けるためには、例えば、負荷Ｚと並列にダミー抵抗を接続し、意図的な電力損失を生じさせることが考えられる。しかし、このような手法では、軽負荷時における消費電力（待機電力）の低減と出力特性の向上とを両立させることができなくなるので、最善の策とは言い難い。
【００８９】
図１１は、第２の問題点（負荷急変時の出力低下）を示すタイミングチャートであり、上から順に、出力電圧Ｖｏ、出力電流Ｉｏ、及び、ゲート信号Ｇ１が描写されている。先にも述べたように、第２実施形態の絶縁型スイッチング電源装置１は、軽負荷状態を検出したときに一次巻線１１の駆動を一時停止し、その後、バースト時間Ｔｂｓｔが経過したときに一次巻線１１の駆動を再開する。
【００９０】
言い換えると、第２実施形態の絶縁型スイッチング電源装置１は、一旦バーストモードに移行すると、バースト時間Ｔｂｓｔが経過するまでは負荷状態がいくら変化しても通常モードに復帰しない。そのため、バーストモード中に負荷の急変（例えば０％から１００％）が生じると、通常モードへの復帰が遅れて出力電圧Ｖｏの低下が大きくなる。なお、図１１では、時刻ｔ４１におけるバーストモードへの移行直後に出力電流Ｉｏが急増した結果、バースト時間Ｔｂｓｔが経過する時刻ｔ４２までの間に出力電圧Ｖｏが大きく低下してしまったワーストケースが描写されている。
【００９１】
出力電圧Ｖｏの低下量は、キャパシタ６２の容量値と出力電流Ｉｏの電流値のほか、バースト時間Ｔｂｓｔの長さによって決定される。バースト時間Ｔｂｓｔを短く設定するほど負荷応答特性を高められるが、その背反として軽負荷状態での効率が低下してしまう。
【００９２】
上記の考察を踏まえると、第２実施形態のスイッチング電源装置１は、出力特性が重視されないセット（〜１０Ｗ）に好適であり、特性重視／大電力用（〜８０Ｗ）のセットに適用する場合には、さらなる改良が望ましいと言える。
【００９３】
＜第３実施形態＞
図１２は、絶縁型スイッチング電源装置の第３実施形態を示す図である。第３実施形態の絶縁型スイッチング電源装置１は、基本的に第２実施形態と同様の構成であり、先に述べた問題点を解消するための手段として、出力電圧Ｖｏを監視する半導体装置７０が追加された点に主たる特徴を有している。そこで、第１実施形態や第２実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第３実施形態の特徴部分について重点的に説明する。
【００９４】
第３実施形態の絶縁型スイッチング電源装置１は、図１で挙げた構成要素１０〜６０に加えて、半導体装置７０と監視電圧生成部８０を有する。
【００９５】
半導体装置７０は、二次回路系１ｓに設けられて出力電圧Ｖｏを監視する出力監視ＩＣである。半導体装置７０は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ７１〜Ｔ７４を有している。外部端子Ｔ７１（ＳＷピン）は、トランス１０（後述の第２補助巻線１４）に接続されている。外部端子Ｔ７２（ＧＮＤピン）は、接地端ＧＮＤ２に接続されている。外部端子Ｔ７３（ＶＳＥＮＳＥピン）は、監視電圧生成部８０の出力端（監視電圧Ｖｓｅｎｓｅの印加端）に接続されている。外部端子Ｔ７４（ＶＣＣピン）は、出力電圧Ｖｏの印加端に接続されている。なお、半導体装置７０の内部構成及び動作については、後ほど詳細に説明する。
【００９６】
監視電圧生成部８０は、出力電圧Ｖｏの印加端と接地端ＧＮＤ２との間に直列接続された抵抗８１及び８２を含み、出力電圧Ｖｏを分圧することによって監視電圧Ｖｓｅｎｓｅを生成し、これを半導体装置７０の外部端子Ｔ７３に印加する。出力電圧Ｖｏが高いほど監視電圧Ｖｓｅｎｓｅも高くなる。逆に、出力電圧Ｖｏが低いほど監視電圧Ｖｓｅｎｓｅも低くなる。このように、監視電圧Ｖｓｅｎｓｅは、出力電圧Ｖｏに応じて変動する。
【００９７】
また、第３実施形態の絶縁型スイッチング電源装置１では、フォトカプラを用いずに、半導体装置７０から半導体装置２０への信号伝達経路を確立すべく、トランス１０にも変更が加えられている。より具体的に述べると、トランス１０は、一次巻線１１、二次巻線１２、及び、第１補助巻線１３のほか、二次回路系１ｓに設けられた第２補助巻線１４を含んでいる。第２補助巻線１４の第１端は、二次巻線１２の第１端に接続されている。第２補助巻線１４の第２端は、半導体装置７０の外部端子Ｔ７１に接続されている。
【００９８】
半導体装置７０が第２補助巻線１４に駆動電流Ｉｃを流すと、第２補助巻線１４と同極性で磁気結合されている第１補助巻線１３に誘起電圧Ｖａｕｘが生じる。なお、第２補助巻線１４の巻数は、誘起電圧Ｖａｕｘが所望値となるように任意に調整すればよい。
【００９９】
半導体装置２０は、軽負荷状態を検出してバーストモードへ移行した後、第１補助巻線１３に現れる誘起電圧Ｖａｕｘを検出して通常モードへの復帰を行う。半導体装置２０には、このような動作モード遷移を実現するための回路が追加されているが、これについては後ほど詳細に説明する。
【０１００】
図１３は、半導体装置７０の一構成例を示すブロック図である。半導体装置７０の内部には、ロジック部７１と、コンパレータ７２と、レギュレータ７３と、Ｎチャネル型ＭＯＳ電界効果トランジスタ７４と、抵抗７５が集積化されている。
【０１０１】
ロジック部７１は、出力監視信号Ｓ７２に応じてトランジスタ７４のゲート信号Ｓ７１を生成する。より具体的に述べると、ロジック部７１は、出力監視信号Ｓ７２が立ち下がってから、所定のオン時間ΔＴｏｎ１（ただし、ΔＴｏｎ１＞Ｔｏｓｃ、例えば、ΔＴｏｎ１＝１００μｓ）に亘ってゲート信号Ｓ７１をハイレベルとする。
【０１０２】
コンパレータ７２は、非反転入力端（＋）に印加される監視電圧Ｖｓｅｎｓｅと、反転入力端（−）に印加される閾値電圧Ｖｔｈ１とを比較することにより、出力監視信号Ｓ７２を生成する。出力監視信号Ｓ７２は、監視電圧Ｖｓｅｎｓｅが閾値電圧Ｖｔｈ１よりも高いときにハイレベルとなり、監視電圧Ｖｓｅｎｓｅが閾値電圧Ｖｔｈ１よりも低いときにローレベルとなる。
【０１０３】
レギュレータ７３は、出力電圧Ｖｏから所望の内部電源電圧を生成し、半導体装置７０の各部（ロジック部７１など）に供給する。
【０１０４】
トランジスタ７４のドレインは、抵抗７５を介して外部端子Ｔ７１（第２補助巻線１４の第２端）に接続されている。トランジスタ７４のソース及びバックゲートは、いずれも外部端子Ｔ７２（接地端ＧＮＤ２）に接続されている。トランジスタ７４のゲートは、ロジック部７１に接続されている。ゲート信号Ｓ７１がハイレベルであるときには、トランジスタ７４がオンとなり、第２補助巻線１４に駆動電流Ｉｃが流れる。
【０１０５】
図１４は、半導体装置２０の一構成例を示すブロック図である。本構成例の半導体装置２０は、先の第２実施形態とほぼ同様であり、バースト制御部２２９に変更が加えられている点に特徴を有する。そこで、第２実施形態と同様の構成要素については、図８と同一の符号を付すことで重複した説明を割愛し、以下では、本構成例の特徴部分について重点的な説明を行う。
【０１０６】
本構成例のバースト制御部２２９は、先述のコンパレータ２２９ａ及び信号遅延部２２９ｂに加えて、タイミング信号生成部２２９ｃとＯＲゲート２２９ｄを含んでいる。
【０１０７】
タイミング信号生成部２２９ｃは、帰還電圧Ｖｆｂを監視してタイミング信号ＳＢを生成する。より具体的に述べると、タイミング信号生成部２２９ｃは、帰還電圧Ｖｆｂが所定のオン時間ΔＴｏｎ２（ただし、Ｔｏｓｃ＜ΔＴｏｎ２＜ΔＴｏｎ１、例えば、ΔＴｏｎ２＝５０μｓ）に亘ってハイレベルに維持されたとき、タイミング信号ＳＢにハイレベルのトリガパルスを立てる。
【０１０８】
ＯＲゲート２２９ｄは、信号遅延部２２９ｂで生成された遅延信号ＳＡ（＝駆動停止信号Ｓｘに所定の遅延を与えた信号）と、タイミング信号生成部２２９ｃで生成されたタイミング信号ＳＢとの論理和演算を行うことにより、駆動開始信号Ｓｙを生成する。駆動開始信号Ｓｙは、遅延信号ＳＡとタイミング信号ＳＢの少なくとも一方がハイレベルであるときにハイレベルとなり、遅延信号ＳＡとタイミング信号ＳＢが双方ともローレベルであるときにローレベルとなる。
【０１０９】
なお、本構成例のバースト制御部２２９は、二次回路系１ｓに半導体装置７０が設けられないシステム（第２実施形態）にも適用し得るように、信号遅延部２２９ｂとＯＲゲート２２９ｄを含む構成とされている。ただし、半導体装置２０と半導体装置７０とを常にペアで用いることが確定している場合には、信号遅延部２２９ｂとＯＲゲート２２９ｄを省略し、タイミング信号ＳＢを駆動開始信号Ｓｙとして出力する構成としても構わない。
【０１１０】
図１５は、バーストモードからの復帰動作を示すタイミングチャートであり、上から順に、監視電圧Ｖｓｅｎｓｅ（出力電圧Ｖｏに相当）、出力監視信号Ｓ７２、ゲート信号Ｓ７１、駆動電流Ｉｃ、帰還電圧Ｖｆｂ、遅延信号ＳＡ、タイミング信号ＳＢ、駆動停止信号Ｓｘ、駆動開始信号Ｓｙ、及び、オン信号Ｓ１が描写されている。
【０１１１】
時刻ｔ５１において、駆動停止信号Ｓｘがハイレベルに立ち上がると、オン信号Ｓ１の発振が一時停止されたバーストモードに移行する。バーストモードへの移行後、出力電圧Ｖｏは徐々に低下するので、これに伴って監視電圧Ｖｓｅｎｓｅも徐々に低下していく。ただし、この時点では、監視電圧Ｖｓｅｎｓｅが閾値電圧Ｖｔｈ１よりも高いので、出力監視信号Ｓ７２はハイレベルであり、ゲート信号Ｓ７１はローレベルに維持されている。従って、トランジスタ７４はオフとなるので、第２補助巻線１４に駆動電流Ｉｃは流れない。また、バーストモードでは、帰還電圧Ｖｆｂがローレベルとなる。
【０１１２】
出力電圧Ｖｏがさらに低下した結果、時刻ｔ５２において、遅延信号ＳＡがハイレベルに立ち上がるタイミング（時刻ｔ５１からバースト時間Ｔｂｓｔが経過するタイミング）よりも早く、監視電圧Ｖｓｅｎｓｅが閾値電圧Ｖｔｈ１を下回ると、出力監視信号Ｓ７２がローレベルに立ち下がり、以降、オン時間ΔＴｏｎ１（時刻ｔ５２〜ｔ５４）に亘ってゲート信号Ｓ７１がハイレベルに維持される。このとき、トランジスタ７４がオンとなり第２補助巻線１４に駆動電流Ｉｃが流れるので、一次回路系１ｐではオン時間ΔＴｏｎ１に亘って継続的に誘起電圧Ｖａｕｘ（延いては帰還電圧Ｖｆｂ）が生成される。
【０１１３】
その後、半導体装置２０において、帰還電圧Ｖｆｂがオン時間ΔＴｏｎ２（時刻ｔ５２〜ｔ５３）に亘って継続的に生成されたことが確認されると、タイミング信号ＳＢにトリガパルスが立てられる。その結果、駆動開始信号Ｓｙがハイレベルに立ち上がるので、オン信号Ｓ１の発振が再開されて通常モードに復帰する。
【０１１４】
時刻ｔ５４以降においても、基本的に上記と同様の動作が繰り返されることにより、バーストモードへの移行と通常モードへの復帰が行われる。なお、図１５では、第２補助巻線１４を駆動する際、トランジスタ７４をオン時間ΔＴｏｎ１に亘ってオンし続けているが、消費電流の低減を優先するのであれば、トランジスタ７４をオン時間ΔＴｏｎ１に亘ってパルス駆動してもよい。
【０１１５】
上記したように、第３実施形態の絶縁型スイッチング電源装置１において、半導体装置７０（出力監視装置に相当）は、監視電圧Ｖｓｅｎｓｅが閾値電圧Ｖｔｈ１を下回ったときに第２補助巻線１４を駆動して第１補助巻線１３に誘起電圧Ｖａｕｘを生じさせる。また、半導体装置２０（スイッチング制御装置に相当）は、軽負荷状態を検出したときに一次巻線１１の駆動を一時停止してバーストモードへ移行し、第１補助巻線１３の誘起電圧Ｖａｕｘを検出したときに一次巻線１１の駆動を再開して通常モードに復帰する。
【０１１６】
このような構成とすることにより、二次回路系１ｓの出力状態（負荷状態）に応じて、最適なタイミングでバーストモードから通常モードへの復帰を行うことができるので、軽負荷状態における出力特性を向上すると共に、負荷急変時における出力電圧Ｖｏの低下を抑制することが可能となる。
【０１１７】
図１６は、システムの比較表である。ＳＳＲ方式は、◎ロードレギュレーションが非常に良好である、◎セットへの適用範囲が非常に広い、というメリットがある反面、×フォトカプラを必要とする、×スタンバイ電力が大きい、×部品点数が多い、というデメリットがあった。
【０１１８】
また、ＰＳＲ方式（第２実施形態に相当）は、○フォトカプラを必要としない、○スタンバイ電力が小さい、◎部品点数が非常に少ない、というメリットがあり、出力特性が重視されないセット（〜１０Ｗ）に好適であるものの、△ロードレギュレーションがやや悪く、セットへの適用範囲もやや狭い、という点でさらなる改良の余地が残されていた。
【０１１９】
一方、ＰＳＲ＋ＣｏｍｍＩＣ（第３実施形態に相当）は、○フォトカプラを必要としない、○ロードレギュレーションが良好である、○スタンバイ電力が小さい、○部品点数が少ない、○セットへの適用範囲が広い、というように、ＰＳＲ方式の問題点が解消された非常にバランスの良いシステムとなっている。
【０１２０】
図１７は、復帰動作のバリエーションを示すテーブルであり、図中（Ａ）欄及び（Ｂ）欄のタイミングチャートには、それぞれ、上から順番に、帰還電圧Ｖｆｂ、駆動停止信号Ｓｘ、及び、駆動開始信号Ｓｙが描写されている。
【０１２１】
（Ａ）欄の復帰動作は、先出の図１５と同様であり、半導体装置２０による誘起電圧Ｖａｕｘの検出判定に際して、帰還電圧Ｖｆｂ（延いては誘起電圧Ｖａｕｘ）が所定のオン時間ΔＴｏｎ２に亘って継続的に生じているか否かが監視されている。
【０１２２】
一方、（Ｂ）欄の復帰動作では、誘起電圧Ｖａｕｘの検出判定に際して、一次巻線１１の通常駆動時よりも高い誘起電圧Ｖａｕｘ（延いては帰還電圧Ｖｆｂ）が生じているか否かが監視されている。このような復帰動作によれば、オン時間ΔＴｏｎ２の経過を待たずにバーストモードから通常モードに復帰することができるので、負荷急変時の応答特性をさらに向上することが可能となる。なお、当該復帰動作を実施するためには、半導体装置７０を用いて第２補助巻線１４を駆動したときに、所定の閾値電圧ＶＴＨ（一次巻線１１の通常駆動時に生じる帰還電圧Ｖｆｂが決して上回ることのない電圧値）を上回る帰還電圧Ｖｆｂが生じるように、第２補助巻線１４の巻数を調整しておく必要がある。
【０１２３】
＜第４実施形態＞
図１８は、絶縁型スイッチング電源装置の第４実施形態（半導体装置７０のみを描写）を示す図である。第４実施形態の絶縁型スイッチング電源装置１は、基本的に第３実施形態と同様の構成であり、半導体装置７０に減電圧検出用のコンパレータ７６が集積化された点に特徴を有する。そこで、第３実施形態と同様の構成要素については、図１３と同一の符号を付すことで重複した説明を割愛し、以下では、第４実施形態の特徴部分であるコンパレータ７６について重点的な説明を行う。
【０１２４】
コンパレータ７６は、非反転入力端（＋）に印加される監視電圧Ｖｓｅｎｓｅと、反転入力端（−）に選択印加される減電解除電圧Ｖｔｈ２Ｈ及び減電検出電圧Ｖｔｈ２Ｌ（ただし、Ｖｔｈ２Ｌ＜Ｖｔｈ１＜Ｖｔｈ２Ｈ）とを比較することにより、ＵＶＬＯ［under voltage locked out］信号Ｓ７６を生成する。ＵＶＬＯ信号Ｓ７６は、監視電圧Ｖｓｅｎｓｅが減電解除電圧Ｖｔｈ２Ｈよりも高くなったときにハイレベルとなり、監視電圧Ｖｓｅｎｓｅが減電検出電圧Ｖｔｈ２Ｌよりも低くなったときにローレベルとなる。
【０１２５】
ロジック部７１は、ＵＶＬＯ信号Ｓ７６に応じてトランジスタ７４の駆動可否を制御する。より具体的に述べると、ロジック部７１は、ＵＶＬＯ信号Ｓ７６がローレベル（減電検出時の論理レベル）であれば、出力監視信号Ｓ７２の論理レベルに依ることなく、ゲート信号Ｓ７１をローレベルに固定する一方、ＵＶＬＯ信号Ｓ７６がハイレベル（減電解除時の論理レベル）であれば、先に述べたように、出力監視信号Ｓ７２の立下りエッジをトリガとしてゲート信号Ｓ７１をハイレベルに立ち上げる。
【０１２６】
図１９は、絶縁型スイッチング電源装置１における起動動作の一例を示すタイミングチャートであり、上から順に、監視電圧Ｖｓｅｎｓｅ（出力電圧Ｖｏの相当）、ゲート信号Ｓ７１、出力監視信号Ｓ７２、及び、ＵＶＬＯ信号Ｓ７６が描写されている。
【０１２７】
時刻ｔ６１において、絶縁型スイッチング電源装置１が起動すると、出力電圧Ｖｏの上昇に伴って監視電圧Ｖｓｅｎｓｅも上昇する。このとき、監視電圧Ｖｓｅｎｓｅは閾値電圧Ｖｔｈ１よりも低いので、出力監視信号Ｓ７２はローレベルとなる。ただし、この時点では、監視電圧Ｖｓｅｎｓｅが減電解除電圧Ｖｔｈ２Ｈよりも低く、ＵＶＬＯ信号Ｓ７６がローレベルとなっているので、ローレベルの出力監視信号Ｓ７２に応じてゲート信号Ｓ７１がハイレベルに立ち上げられることはない。
【０１２８】
時刻ｔ６２において、監視電圧Ｖｓｅｎｓｅが閾値電圧Ｖｔｈ１よりも高くなると、出力監視信号Ｓ７２がハイレベルに立ち上がる。ただし、この時点でも、監視電圧Ｖｓｅｎｓｅは減電解除電圧Ｖｔｈ２Ｈよりも低いので、ＵＶＬＯ信号Ｓ７６はローレベルに維持されており、トランジスタ７４の駆動は禁止されたままとなる。
【０１２９】
時刻ｔ６３において、監視電圧Ｖｓｅｎｓｅが減電解除電圧Ｖｔｈ２Ｈよりも高くなると、ＵＶＬＯ信号Ｓ７６がハイレベルに立ち上がる。従って、時刻ｔ６３以降、トランジスタ７４の駆動が許可される。
【０１３０】
時刻ｔ６４において、絶縁型スイッチング電源装置１がバーストモードに移行すると、出力電圧Ｖｏの低下に伴って監視電圧Ｖｓｅｎｓｅも低下する。ただし、この時点では、監視電圧Ｖｓｅｎｓｅが閾値電圧Ｖｔｈ１よりも高いので、出力監視信号Ｓ７２はハイレベルに維持されたままとなる。
【０１３１】
時刻ｔ６５において、監視電圧Ｖｓｅｎｓｅが閾値電圧Ｖｔｈ１よりも低くなると、出力監視信号Ｓ７２がローレベルに立ち下がる。その結果、ゲート信号Ｓ７１が時刻ｔ６５〜ｔ６６（先述のオン期間ΔＴｏｎ１に相当）に亘ってハイレベルとされ、第２補助巻線１４に駆動電流Ｉｃが流される。
【０１３２】
上記したように、第４実施形態の絶縁型スイッチング電源装置１において、半導体装置７０は、起動してから監視電圧Ｖｓｅｎｓｅ（出力電圧Ｖｏに相当）が減電解除電圧Ｖｔｈ２Ｈを上回るまで第２補助巻線１４の駆動を禁止する。このような構成によれば、起動時の消費電力を削減すると共に、出力電圧Ｖｏを速やかに立ち上げることが可能となる。
【０１３３】
＜用途＞
絶縁型スイッチング電源装置１の用途を説明する。絶縁型スイッチング電源装置１は、ＡＣアダプタや電子機器の電源ブロックに好適に利用される。
【０１３４】
図２０は、絶縁型スイッチング電源装置を備えたＡＣアダプタの一構成例を示す図である。ＡＣアダプタ８００は、プラグ８０２と、筐体８０４と、コネクタ８０６と、を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣ（図１の交流電圧Ｖａｃに相当）の供給を受ける。絶縁型スイッチング電源装置１は、筐体８０４の内部に実装される。絶縁型スイッチング電源装置１により生成された出力電圧ＶＯＵＴ（図１の出力電圧Ｖｏに相当）は、コネクタ８０６から電子機器８１０に供給される。電子機器８１０としては、ノートＰＣ、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレーヤなどが例示される。
【０１３５】
図２１は、絶縁型スイッチング電源装置を備えた電子機器の一構成例を示す図である。なお、図中（Ａ）欄には電子機器９００の正面図が描写されており、図中の（Ｂ）欄には電子機器９００の背面図が描写されている。なお、本図に例示した電子機器９００は、ディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する電子機器であればよい。
【０１３６】
プラグ９０２は、図示しないコンセントから商用交流電圧ＶＡＣ（図１の交流電圧Ｖａｃに相当）の供給を受ける。絶縁型スイッチング電源装置１は、筐体９０４の内部に実装される。絶縁型スイッチング電源装置１により生成された出力電圧ＶＯＵＴ（図１の出力電圧Ｖｏに相当）は、筐体９０４の内部に搭載される負荷（マイコン、ＤＳＰ［digital signal processor］、電源回路、照明機器、アナログ回路、及び、デジタル回路など）に供給される。
【０１３７】
＜その他の変形例＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１３８】
本発明は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で用いられる絶縁型スイッチング電源装置に利用することが可能である。
【符号の説明】
【０１３９】
１    絶縁型スイッチング電源装置
１ｐ    一次回路系（ＧＮＤ１系）
１ｓ    二次回路系（ＧＮＤ２系）
１０    トランス
１１    一次巻線
１２    二次巻線
１３    第１補助巻線
１４    第２補助巻線
２０    半導体装置（スイッチング制御ＩＣ）
２１    サンプル／ホールド回路
２１１    コンパレータ
２１２    タイミングジェネレータ
２１３    サンプル／ホールド部
２１４    差分処理部
２１５    比較処理部
２１６    制御部
２１７    セレクタ
２２    一次電流制御回路
２２１    エラーアンプ
２２２、２２３    コンパレータ
２２４    コントローラ
２２５    オシレータ
２２６    ＲＳフリップフロップ
２２７    出力スイッチ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
２２８    検出電圧生成部
２２８ａ    センス抵抗
２２８ｂ    マスク処理部
２２９    バースト制御部
２２９ａ    コンパレータ
２２９ｂ    信号遅延部
２２９ｃ    タイミング信号生成部
２２９ｄ    ＯＲゲート
３０    ＡＣ／ＤＣ変換部
３１    フィルタ
３２    ダイオードブリッジ
３３、３４    キャパシタ
４０    電源電圧生成部
４１    ダイオード
４２    キャパシタ
５０    帰還電圧生成部
５１、５２    抵抗
６０    整流平滑部
６１    ダイオード
６２    キャパシタ
７０    半導体装置（出力監視ＩＣ）
７１    ロジック部
７２、７６    コンパレータ
７３    レギュレータ
７４    Ｎチャネル型ＭＯＳ電界効果トランジスタ
７５    抵抗
８０    監視電圧生成部
８１、８２    抵抗
ＰＷ    商用交流電源
Ｚ    負荷
Ｔ２１〜Ｔ２４、Ｔ７１〜Ｔ７４    外部端子
ＳＷ１１〜ＳＷ１４    アナログスイッチ
Ｃ１〜Ｃ４    キャパシタ
Ｎ１〜Ｎ４    Ｎチャネル型ＭＯＳ電界効果トランジスタ
ＡＭＰ１〜ＡＭＰ３    電流出力アンプ
Ｒ１〜Ｒ３    抵抗
ＣＭＰ１〜ＣＭＰ３    コンパレータ
８００    ＡＣアダプタ
８０２    プラグ
８０４    筐体
８０６    コネクタ
９００    電子機器
９０２    プラグ
９０４    筐体
【図１】
2015091206.tif 000003
【図２】
2015091206.tif 000004
【図３】
2015091206.tif 000005
【図４】
2015091206.tif 000006
【図５】
2015091206.tif 000007
【図６】
2015091206.tif 000008
【図７】
2015091206.tif 000009
【図８】
2015091206.tif 000010
【図９】
2015091206.tif 000011
【図１０】
2015091206.tif 000012
【図１１】
2015091206.tif 000013
【図１２】
2015091206.tif 000014
【図１３】
2015091206.tif 000015
【図１４】
2015091206.tif 000016
【図１５】
2015091206.tif 000017
【図１６】
2015091206.tif 000018
【図１７】
2015091206.tif 000019
【図１８】
2015091206.tif 000020
【図１９】
2015091206.tif 000021
【図２０】
2015091206.tif 000022
【図２１】
2015091206.tif 000023