(57)【要約】【課題】電界緩和絶縁膜を有する高耐圧トランジスターのオン抵抗を低減し、且つ微細化を可能とする。【解決手段】半導体装置の製造方法は、半導体基板の第１領域の一部に第１絶縁膜を形成し、且つ、半導体基板の第２領域と第３領域との間に第２絶縁膜を形成する工程と、第１絶縁膜の膜厚が第２絶縁膜の膜厚より小さくなるように、第１絶縁膜の上部をエッチングする工程と、第２領域に第３絶縁膜を形成し、且つ、第３領域に第４絶縁膜を形成する工程と、上部がエッチングされた第１絶縁膜の上に第１ゲート電極を形成し、且つ、第３絶縁膜の上に第２ゲート電極を形成し、且つ、第４絶縁膜の上に第３ゲート電極を形成する工程と、を備える。【選択図】図４
2015018937.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１領域の一部に第１絶縁膜を形成し、且つ、前記半導体基板の第２領域と第３領域との間に第２絶縁膜を形成する工程と、
前記第１絶縁膜の膜厚が前記第２絶縁膜の膜厚より小さくなるように、前記第１絶縁膜の上部をエッチングする工程と、
前記第２領域に第３絶縁膜を形成し、且つ、前記第３領域に第４絶縁膜を形成する工程と、
前記上部がエッチングされた前記第１絶縁膜の上に第１ゲート電極を形成し、且つ、前記第３絶縁膜の上に第２ゲート電極を形成し、且つ、前記第４絶縁膜の上に第３ゲート電極を形成する工程と、
を備えた半導体装置の製造方法。
【請求項２】
請求項１において、
前記第１領域の一部であって、前記上部がエッチングされた前記第１絶縁膜に平面視で接する位置に、前記上部がエッチングされた前記第１絶縁膜の膜厚よりも小さい膜厚を有する第５絶縁膜を形成する工程
をさらに備え、
前記第１ゲート電極は、前記第５絶縁膜と、前記上部がエッチングされた前記第１絶縁膜の一部との上にまたがる位置に形成される、半導体装置の製造方法。
【請求項３】
請求項２において、
前記第１絶縁膜及び前記第２絶縁膜はＬＯＣＯＳ法によって形成され、前記第３絶縁膜、前記第４絶縁膜及び前記第５絶縁膜は、熱酸化法によって形成される、半導体装置の製造方法。
【請求項４】
半導体基板と、
前記半導体基板に位置し、第１絶縁膜と前記第１絶縁膜の上に位置する第１ゲート電極と、を含む第１トランジスターと、
前記半導体基板に位置する第２トランジスターと、
前記半導体基板に位置する第３トランジスターと、
前記第２トランジスターと前記第３トランジスターとの間に位置し、前記第１絶縁膜の膜厚より大きい膜厚を有する第２絶縁膜と、
を備え、
前記第２トランジスターは、第３絶縁膜と、前記第３絶縁膜の上に位置する第２ゲート電極と、を含み、
前記第３トランジスターは、第４絶縁膜と、前記第４絶縁膜の上に位置する第３ゲート電極と、を含み、
前記第１絶縁膜の下端と前記第２絶縁膜の下端との高低差よりも、前記第１絶縁膜の上端と前記第２絶縁膜の上端との高低差が大きい、半導体装置。
【請求項５】
請求項４において、
前記第１トランジスターは、前記第１絶縁膜の膜厚よりも小さい膜厚を有する第５絶縁膜をさらに含み、
前記第１ゲート電極は、前記第１絶縁膜の一部と前記第５絶縁膜との上にまたがって位置し、
前記第５絶縁膜の上端よりも前記第１絶縁膜の上端の方が低い位置に有している、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の急速な微細化及び低消費電力化が進んでいる。それに伴い、トランジスターの搭載のバリエーションが多彩になり、高耐圧トランジスターと低耐圧トランジスターとを同一の半導体基板に混載することが行われるようになっている。
【０００３】
以下の特許文献１の図８〜図１０には、低耐圧トランジスターの素子分離絶縁膜の形成と同時に形成された酸化膜を、高耐圧トランジスターのゲート電極下の電界緩和絶縁膜として使用することが記載されている。
また、これとは別に、特許文献１の図２〜図５には、低耐圧トランジスターの素子分離絶縁膜と、高耐圧トランジスターのゲート電極下の電界緩和絶縁膜とを別々の工程で形成することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１３５１０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の図８〜図１０に記載の技術では、低耐圧トランジスターの素子分離絶縁膜の膜厚と、高耐圧トランジスターの電界緩和絶縁膜の膜厚とがほぼ等しくなる。このため、高耐圧トランジスターの電界緩和絶縁膜の膜厚を低減してオン抵抗を低減するという要求に応えることができない場合がある。
【０００６】
また、特許文献１の図２〜図５に記載の技術では、低耐圧トランジスターの素子分離絶縁膜を形成するための露光位置合わせと、高耐圧トランジスターの電界緩和絶縁膜を形成するための露光位置合わせと、を別々に行う必要がある。このため、位置合わせマージンを余分にとる必要があり、微細化の要求に応えることができない場合がある。
【０００７】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様は、電界緩和絶縁膜を有する高耐圧トランジスターのオン抵抗を低減し、且つ微細化を可能とすることに関連している。
【課題を解決するための手段】
【０００８】
本発明の幾つかの態様において、半導体装置の製造方法は、半導体基板の第１領域の一部に第１絶縁膜を形成し、且つ、半導体基板の第２領域と第３領域との間に第２絶縁膜を形成する工程と、第１絶縁膜の膜厚が第２絶縁膜の膜厚より小さくなるように、第１絶縁膜の上部をエッチングする工程と、第２領域に第３絶縁膜を形成し、且つ、第３領域に第４絶縁膜を形成する工程と、上部がエッチングされた第１絶縁膜の上に第１ゲート電極を形成し、且つ、第３絶縁膜の上に第２ゲート電極を形成し、且つ、第４絶縁膜の上に第３ゲート電極を形成する工程と、を備える。
この態様によれば、第１絶縁膜の膜厚が第２絶縁膜の膜厚より小さくなるように第１絶縁膜の上部をエッチングし、上部がエッチングされた第１絶縁膜の上に第１ゲート電極を形成するので、電界緩和絶縁膜を有する高耐圧トランジスターのオン抵抗を低減し、且つ半導体装置を微細化することが可能となる。
【０００９】
上述の態様において、第１領域の一部であって、上部がエッチングされた第１絶縁膜に平面視で接する位置に、上部がエッチングされた第１絶縁膜の膜厚よりも小さい膜厚を有する第５絶縁膜を形成する工程をさらに備え、第１ゲート電極は、第５絶縁膜と、上部がエッチングされた第１絶縁膜の一部との上にまたがる位置に形成されることが望ましい。
これによれば、例えば、第１ゲート電極とドレイン領域との間に第１絶縁膜を配置することによって電界を緩和しつつ、第５絶縁膜の直下にチャネルを形成してトランジスターをオン状態とすることができる。
【００１０】
上述の態様において、第１絶縁膜及び第２絶縁膜はＬＯＣＯＳ法によって形成され、第３絶縁膜、第４絶縁膜及び第５絶縁膜は、熱酸化法によって形成されることが望ましい。
これによれば、素子分離絶縁膜、電界緩和絶縁膜及びゲート絶縁膜としてそれぞれ適した絶縁膜を形成することができる。
【００１１】
本発明の他の態様において、半導体装置は、半導体基板と、半導体基板に位置し、第１絶縁膜と第１絶縁膜の上に位置する第１ゲート電極と、を含む第１トランジスターと、半導体基板に位置する第２トランジスターと、半導体基板に位置する第３トランジスターと、第２トランジスターと第３トランジスターとの間に位置し、第１絶縁膜の膜厚より大きい膜厚を有する第２絶縁膜と、を備え、第２トランジスターは、第３絶縁膜と、第３絶縁膜の上に位置する第２ゲート電極と、を含み、第３トランジスターは、第４絶縁膜と、第４絶縁膜の上に位置する第３ゲート電極と、を含み、第１絶縁膜の下端と第２絶縁膜の下端との高低差よりも、第１絶縁膜の上端と第２絶縁膜の上端との高低差が大きい。
この態様によれば、第１絶縁膜の膜厚より第２絶縁膜の膜厚が大きく、第１絶縁膜の下端と第２絶縁膜の下端との高低差よりも、第１絶縁膜の上端と第２絶縁膜の上端との高低差が大きい構成とすることにより、電界緩和絶縁膜を有する高耐圧トランジスターのオン抵抗を低減し、且つ半導体装置を微細化することが可能となる。
【００１２】
上述の態様において、第１トランジスターは、第１絶縁膜の膜厚よりも小さい膜厚を有する第５絶縁膜をさらに含み、第１ゲート電極は、第１絶縁膜の一部と第５絶縁膜との上にまたがって位置し、第５絶縁膜の上端よりも第１絶縁膜の上端の方が低い位置に有していることが望ましい。
これによれば、例えば、第１ゲート電極とドレイン領域との間に第１絶縁膜を配置することによって電界を緩和しつつ、第５絶縁膜の直下にチャネルを形成してトランジスターをオン状態とすることができる。
【図面の簡単な説明】
【００１３】
【図１】実施形態に係る半導体装置の第１トランジスターの平面図。
【図２】図１の第１トランジスターのII−II線における断面図。
【図３】実施形態に係る半導体装置の第２及び第３トランジスターの断面図。
【図４】図２及び図３の第１〜第３トランジスターの製造工程を示す断面図。
【図５】図２及び図３の第１〜第３トランジスターの製造工程を示す断面図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について詳細に説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。また同一の構成要素には同一の参照符号を付して説明を省略する。
【００１５】
＜１．構成及び動作＞
図１は、本発明の１つの実施形態に係る半導体装置に含まれる第１トランジスターを示す平面図である。図２は、図１の第１トランジスターのII−II線における断面図である。図３は、実施形態に係る半導体装置に含まれる第２及び第３トランジスターを示す断面図である。本実施形態に係る半導体装置は、半導体基板１０の第１領域１１に位置する第１トランジスターＴｒ１と、当該半導体基板１０の第２領域１２に位置する第２トランジスターＴｒ２と、当該半導体基板１０の第３領域１３に位置する第３トランジスターＴｒ３と、を含んでいる。
【００１６】
＜１−１．第１トランジスターＴｒ１＞
第１トランジスターＴｒ１は、高耐圧トランジスターの一例であり、図１及び図２においてはＤＭＯＳ（Double diffused Metal Oxide Semiconductor）トランジスターとして示されている。第１トランジスターＴｒ１は、図１及び図２に示されるように左右対称の構造を有しているので、右側と左側とで対応する要素には同一の符号を付し、重複する説明を省略する。
【００１７】
第１トランジスターＴｒ１が形成された半導体基板１０の第１領域１１には、ＮウェルＮＷと、ＰウェルＰＷと、Ｐボディー領域ＰＢと、Ｎオフセット領域ＮＯと、ソース領域Ｓ１と、ドレイン領域Ｄ１と、ボディーコンタクト領域ＢＡと、が位置している。
【００１８】
ＮウェルＮＷは、Ｎ型の不純物を含み、半導体基板１０の第１の面に接して位置している。ここで、第１の面とは、図２における上側の面をいう。ＰウェルＰＷは、Ｐ型の不純物を含み、半導体基板１０の第１の面に接して、ＮウェルＮＷの周囲を取り囲むように位置している。Ｐボディー領域ＰＢは、Ｐ型の不純物を含み、半導体基板１０の第１の面に接して、ＮウェルＮＷの内部に位置している。Ｎオフセット領域ＮＯは、Ｎ型の不純物を含み、半導体基板１０の第１の面に接して、ＮウェルＮＷの内部において、Ｐボディー領域ＰＢの左右両側に位置している。
【００１９】
ソース領域Ｓ１はＮ型の不純物を含み、ボディーコンタクト領域ＢＡはＰ型の不純物を含んでいる。ソース領域Ｓ１及びボディーコンタクト領域ＢＡは、半導体基板１０の第１の面に接して、Ｐボディー領域ＰＢの内部に位置している。ドレイン領域Ｄ１は、Ｎ型の不純物を含み、半導体基板１０の第１の面に接して、Ｎオフセット領域ＮＯの内部に位置している。
【００２０】
半導体基板１０の第１領域１１上には、第１絶縁膜２１と、第５絶縁膜２５と、第６絶縁膜２６と、第１ゲート電極３１と、が位置している。第２絶縁膜２２〜第４絶縁膜２４については、後述する。図１においては、第１絶縁膜２１、第５絶縁膜２５、第６絶縁膜２６の図示は省略されている。
【００２１】
第６絶縁膜２６は、ＮウェルＮＷの外周に沿って、ＮウェルＮＷの上とＰウェルＰＷの上とにまたがるように配置されている。第６絶縁膜２６は、ＬＯＣＯＳ（Local Oxidization of Silicon）法によって形成されたものであることが望ましい。あるいは、ＳＴＩ（Silicon Trench Isolation）法によって形成されたものでもよい。第６絶縁膜２６とＰウェルＰＷとで、第１トランジスターＴｒ１が半導体基板１０の他の素子から分離されている。
【００２２】
第１ゲート電極３１は、Ｐボディー領域ＰＢの上とＮウェルＮＷの上とにまたがって配置されている。第１ゲート電極３１と半導体基板１０との間に、第１絶縁膜２１と第５絶縁膜２５とが位置している。第５絶縁膜２５は、第１ゲート電極３１と半導体基板１０との間の領域のうちの、ソース領域Ｓ１側の位置に有している。第１絶縁膜２１は、第１ゲート電極３１と半導体基板１０との間の領域のうちの、ドレイン領域Ｄ１側の位置であって、第５絶縁膜２５よりも低い位置に有している。
【００２３】
第１絶縁膜２１は、第５絶縁膜２５よりも大きい膜厚を有することにより、第１ゲート電極３１とドレイン領域Ｄ１との間の電界を緩和する機能を有する。但し、第１絶縁膜２１は、第６絶縁膜２６よりも小さい膜厚を有している。特に、本実施形態においては、第１絶縁膜２１の下端と第６絶縁膜２６の下端とがほぼ同じ高さに位置し、その高低差は小さいのに対し、第１絶縁膜２１の上端の位置が第６絶縁膜２６の上端の位置よりも低く、その高低差が大きい。これにより、第１絶縁膜２１の電界緩和機能を十分に発揮させると同時に、第１トランジスターＴｒ１のオン抵抗を低減することができる。
【００２４】
＜１−２．第２トランジスターＴｒ２及び第３トランジスターＴｒ３＞
第２トランジスターＴｒ２及び第３トランジスターＴｒ３は、低耐圧トランジスターの一例であり、図３においてＭＯＳトランジスターとして示されている。第２トランジスターＴｒ２と第３トランジスターＴｒ３との間には、半導体基板１０上に、第２絶縁膜２２が位置している。第２絶縁膜２２は、ＬＯＣＯＳ法によって形成されたものであることが望ましい。あるいは、ＳＴＩ法によって形成されたものでもよい。第２絶縁膜２２により、第２トランジスターＴｒ２と第３トランジスターＴｒ３とが分離されている。第２絶縁膜２２の膜厚は、第６絶縁膜２６の膜厚とほぼ同一であり、第２絶縁膜２２の下端及び上端の高さは、第６絶縁膜２６の下端及び上端の高さとそれぞれほぼ同一である。
【００２５】
第２トランジスターＴｒ２が形成された半導体基板１０の第２領域１２には、半導体基板１０の第１の面に接して、ソース領域Ｓ２とドレイン領域Ｄ２とが位置している。ソース領域Ｓ２とドレイン領域Ｄ２との間に挟まれた領域上には、第３絶縁膜２３が位置しており、第３絶縁膜２３の上には、第２ゲート電極３２が位置している。第３絶縁膜２３の膜厚は、第５絶縁膜２５の膜厚とほぼ同一である。
【００２６】
第３トランジスターＴｒ３が形成された半導体基板１０の第３領域１３には、半導体基板１０の第１の面に接して、ソース領域Ｓ３とドレイン領域Ｄ３とが位置している。ソース領域Ｓ３とドレイン領域Ｄ３との間に挟まれた領域上には、第４絶縁膜２４が位置しており、第４絶縁膜２４の上には、第３ゲート電極３３が位置している。第４絶縁膜２４の膜厚は、第５絶縁膜２５の膜厚とほぼ同一である。
【００２７】
＜２．製造方法＞
図４及び図５は、図２及び図３に示される第１〜第３トランジスターの製造工程を示す断面図である。図４及び図５においては、半導体基板１０の第１領域１１、第２領域１２及び第３領域１３を横に並べて示している。第１領域１１については、左右対称の構造を有する第１トランジスターＴｒ１の右半分に相当する部分のみを示している。
【００２８】
まず、図４（Ａ）に示されるように、半導体基板１０の第１の面において、第１領域１１の一部に、第１絶縁膜２１及び第６絶縁膜２６を形成するとともに、第２領域１２と第３領域１３との間に、第２絶縁膜２２を形成する。これらの絶縁膜は、セミリセスＬＯＣＯＳ法によって、半導体基板１０に埋め込まれた状態となるように形成される。この時点では、これらの絶縁膜は、ほぼ等しい膜厚を有している。例えば、４２００オングストローム程度の膜厚とする。
【００２９】
次に、図４（Ｂ）に示されるように、第２絶縁膜２２及び第６絶縁膜２６を覆い、第１絶縁膜２１が露出するようにレジストＲをパターニングして、ウェットエッチングにより第１絶縁膜２１の上部をエッチングする。第１絶縁膜２１が露出するようにするためのレジストＲの開口の位置は、図１に符号ＲＯで示されている。このウェットエッチングにより、第１絶縁膜２１の膜厚を、第２絶縁膜２２や第６絶縁膜２６の膜厚よりも小さくする。例えば、第１絶縁膜２１の膜厚を、１５００オングストローム程度とする。エッチング方法はウェットエッチングに限定されない。ドライエッチングでもよい。
【００３０】
次に、図４（Ｃ）に示されるように、不純物注入及びアニール処理を行い、第１領域１１において、ＮウェルＮＷと、ＰウェルＰＷと、Ｐボディー領域ＰＢと、Ｎオフセット領域ＮＯと、を形成する。
さらに、第２領域１２に第３絶縁膜２３、第３領域に第４絶縁膜２４、第１領域１１に第５絶縁膜２５をそれぞれ形成する。第３〜第５絶縁膜２３〜２５は、熱酸化法によって形成される。第３〜第５絶縁膜２３〜２５の膜厚は、例えば、１３５オングストローム程度とする。第５絶縁膜２５は、第１絶縁膜２１と平面視で接する位置に形成される。
さらに、第３絶縁膜２３上に第２ゲート電極３２、第４絶縁膜２４上に第３ゲート電極３３、第５絶縁膜２５及び第１絶縁膜２１の一部上に第１ゲート電極３１を形成する。
【００３１】
次に、図５（Ｄ）に示されるように、第１〜第３ゲート電極３１〜３３の側面にそれぞれサイドウォールＷ１〜Ｗ３を形成する。さらに、不純物注入及びアニール処理を行い、第１領域１１において、ソース領域Ｓ１と、ドレイン領域Ｄ１と、ボディーコンタクト領域ＢＡと、を形成するとともに、第２領域１２のソース領域Ｓ２及びドレイン領域Ｄ２と、第３領域１３のソース領域Ｓ３及びドレイン領域Ｄ３と、を形成する。
以上により、図２及び図３に示された第１〜第３トランジスターＴｒ１〜Ｔｒ３が製造される。さらに、図２及び図３において図示を省略した構成について、例えば以下のように製造される。
【００３２】
図５（Ｅ）に示されるように、ボディーコンタクト領域ＢＡ及びソース領域Ｓ１〜Ｓ３と、ドレイン領域Ｄ１〜Ｄ３と、第１〜第３ゲート電極３１〜３３と、の上面に、それぞれ金属シリサイド層Ｍ１〜Ｍ６を形成する。
【００３３】
次に、図５（Ｆ）に示されるように、第１領域１１、第２領域１２及び第３領域１３の上に、層間絶縁膜ＩＬを形成し、さらに、ソース領域Ｓ１〜Ｓ３及びドレイン領域Ｄ１〜Ｄ３にそれぞれ接続されるコンタクト部Ｃ１〜Ｃ３と、第１〜第３ゲート電極３１〜３３にそれぞれ接続されるコンタクト部（図示せず）と、を層間絶縁膜ＩＬに形成する。
【００３４】
なお、本発明において、特定のＡ（以下「Ａ」という）の上に特定のＢ（以下「Ｂ」という）を形成する（Ｂが位置する）というとき、Ａの上に直接Ｂを形成する（Ｂが位置する）場合に限定されない。Ａの上に本発明の作用効果を阻害しない範囲で、他のものを介してＢを形成する（Ｂが位置する）場合も含む。
【符号の説明】
【００３５】
ＢＡ…ボディーコンタクト領域、Ｃ１〜Ｃ３…コンタクト部、Ｄ１〜Ｄ３…ドレイン領域、ＩＬ…層間絶縁膜、Ｍ１〜Ｍ６…金属シリサイド層、ＮＯ…Ｎオフセット領域、ＮＷ…Ｎウェル、ＰＢ…Ｐボディー領域、ＰＷ…Ｐウェル、Ｒ…レジスト、Ｓ１〜Ｓ３…ソース領域、Ｔｒ１…第１トランジスター、Ｔｒ２…第２トランジスター、Ｔｒ３…第３トランジスター、Ｗ１〜Ｗ３…サイドウォール、１０…半導体基板、１１…第１領域、１２…第２領域、１３…第３領域、２１…第１絶縁膜、２２…第２絶縁膜、２３…第３絶縁膜、２４…第４絶縁膜、２５…第５絶縁膜、２６…第６絶縁膜、３１…第１ゲート電極、３２…第２ゲート電極、３３…第３ゲート電極。
【図１】
2015018937.tif 000003
【図２】
2015018937.tif 000004
【図３】
2015018937.tif 000005
【図４】
2015018937.tif 000006
【図５】
2015018937.tif 000007