(57)【要約】【課題】構造を解析して模造品を製造しても当該模造品が動作しない半導体集積回路を提供する。【解決手段】半導体集積回路は、内部回路と、強誘電体容量素子を含み、電源電圧で動作し、強誘電体容量素子の容量値と電源電圧とに応じた発振周波数で発振する発振器と、発振周波数の値を判定して得られる判定結果を出力する周波数センサと、電源電圧が所定の電圧値である場合における判定結果に応じて内部回路の動作の可否を制御する動作制御回路とを含む。【選択図】図６
2015080069.tif 000002
【特許請求の範囲】
【請求項１】
内部回路と、
強誘電体容量素子を含み、電源電圧で動作し、前記強誘電体容量素子の容量値と前記電源電圧とに応じた発振周波数で発振する発振器と、
前記発振周波数の値を判定して得られる判定結果を出力する周波数センサと、
前記電源電圧が所定の電圧値である場合における前記判定結果に応じて前記内部回路の動作の可否を制御する動作制御回路と
を含む半導体集積回路。
【請求項２】
前記所定の電圧値は少なくとも２つの異なる電圧値であり、前記判定結果は少なくとも２つの異なる判定結果であり、前記動作制御回路は、前記電源電圧が前記少なくとも２つの異なる電圧値である場合のそれぞれにおける前記少なくとも２つの異なる判定結果に応じて、前記内部回路の動作の可否を制御する請求項１記載の半導体集積回路。
【請求項３】
前記少なくとも２つの異なる電圧値は、前記電源電圧を時間的に変化させることにより得られる請求項２記載の半導体集積回路。
【請求項４】
第１の電源電圧に基づいて前記第１の電源電圧とは異なる電圧値の第２の電源電圧を生成する電圧生成回路を更に含み、
前記発振器は、
前記第１の電源電圧で動作する第１の発振器と、
前記第２の電源電圧で動作する第２の発振器と
を含み、
前記周波数センサは、
前記第１の発振器の発振周波数の値を判定して得られる第１の判定結果を出力する第１の周波数センサと、
前記第２の発振器の発振周波数の値を判定して得られる第２の判定結果を出力する第２の周波数センサと
を含み、
前記少なくとも２つの異なる電圧値は前記第１の電源電圧と前記第２の電源電圧とであり、前記少なくとも２つの異なる判定結果は前記第１の判定結果と前記第２の判定結果とである請求項２記載の半導体集積回路。
【請求項５】
常誘電体容量素子を含み、前記電源電圧で動作し、前記常誘電体容量素子の容量値と前記電源電圧とに応じた発振周波数で発振する発振器を更に含み、
前記周波数センサは、
前記強誘電体容量素子を含む前記発振器の発振周波数の値を判定して得られる第１の判定結果を出力する第１の周波数センサと、
前記常誘電体容量素子を含む前記発振器の発振周波数の値を判定して得られる第２の判定結果を出力する第２の周波数センサと
を含み、
前記所定の電圧値は、前記電源電圧を時間的に変化させることにより得られる少なくとも２つの異なる電圧値であり、前記動作制御回路は、前記少なくとも２つの異なる電圧値の各々における前記第１の判定結果と前記第２の判定結果とに応じて、前記内部回路の動作の可否を制御する請求項１記載の半導体集積回路。
【請求項６】
外部からの入力電圧に基づいて前記電源電圧を生成する電圧生成回路を更に含み、
前記電圧生成回路は、前記電源電圧を時間的に変化させることにより少なくとも２つの異なる電圧値を前記電源電圧の前記所定の電圧値として生成し、
前記判定結果は少なくとも２つの異なる判定結果であり、前記動作制御回路は、前記電源電圧が前記少なくとも２つの異なる電圧値である場合のそれぞれにおける前記少なくとも２つの異なる判定結果に応じて、前記内部回路の動作の可否を制御する請求項１記載の半導体集積回路。
【請求項７】
強誘電体容量素子の容量値と電源電圧とに応じた発振周波数で発振する発振器を発振させ、
前記発振周波数の値を判定して得られる判定結果を求め、
前記電源電圧が所定の電圧値である場合における前記判定結果に応じて内部回路の動作の可否を制御する
各段階を含む半導体集積回路の動作制御方法。
【請求項８】
前記所定の電圧値は少なくとも２つの異なる電圧値であり、前記判定結果は少なくとも２つの異なる判定結果であり、
前記動作の可否を制御する段階は、前記電源電圧が前記少なくとも２つの異なる電圧値である場合のそれぞれにおける前記少なくとも２つの異なる判定結果に応じて、前記内部回路の動作の可否を制御する請求項７記載の半導体集積回路の動作制御方法。
【請求項９】
前記電源電圧を時間的に変化させることにより、前記少なくとも２つの異なる電圧値を生成する段階を更に含み、
前記発振器を発振させる段階は、前記少なくとも２つの異なる電圧値に基づいて少なくとも２つの異なる発振周波数で前記発振器を発振させ、
前記判定結果を求める段階は、前記少なくとも２つの異なる発振周波数の値を判定して前記少なくとも２つの異なる判定結果を生成する
請求項８記載の半導体集積回路の動作制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、半導体集積回路及び半導体集積回路の動作制御方法に関する。
【背景技術】
【０００２】
近年、集積回路のデッドコピーによる模造品が流通している。例えば、正規の半導体装置を入手し、半導体装置の各層の配線や回路素子構造等を電子顕微鏡写真により解析して回路情報を抽出し、その回路情報に基づいて模造品の半導体装置を製造することができる。このような模造品は、開発コストがかからないために価格競争において有利であり、正規品のシェアを奪ってしまう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−５４８６号公報
【特許文献２】特開２００９−２８４４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
以上を鑑みると、構造を解析して模造品を製造しても当該模造品が動作しない半導体集積回路が望まれる。
【課題を解決するための手段】
【０００５】
半導体集積回路は、内部回路と、強誘電体容量素子を含み、電源電圧で動作し、前記強誘電体容量素子の容量値と前記電源電圧とに応じた発振周波数で発振する発振器と、前記発振周波数の値を判定して得られる判定結果を出力する周波数センサと、前記電源電圧が所定の電圧値である場合における前記判定結果に応じて前記内部回路の動作の可否を制御する動作制御回路とを含む。
【発明の効果】
【０００６】
少なくとも１つの実施例によれば、構造を解析して模造品を製造しても当該模造品が動作しない半導体集積回路が提供される。
【図面の簡単な説明】
【０００７】
【図１】容量素子の容量値の電圧依存性を示す図である。
【図２】常誘電体容量素子を含む発振器の構成の一例を示す図である。
【図３】図２に示す発振器の発振周波数の電圧依存性の一例を示す図である。
【図４】強誘電体容量素子を含む発振器の構成の一例を示す図である。
【図５】図４に示す発振器の発振周波数の電圧依存性の一例を示す図である。
【図６】半導体集積回路の構成の一例を示す図である。
【図７】強誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性、及び、常誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性とを示す図である。
【図８】半導体集積回路の電源投入時の動作シーケンスの一例を示す図である。
【図９】電圧センサの回路構成の一例を示す図である。
【図１０】周波数センサの回路構成の一例を示す図である。
【図１１】スイッチドキャパシタ回路の構成の一例を示す図である。
【図１２】半導体集積回路の構成の別の一例を示す図である。
【図１３】強誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性、及び、常誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性とを示す図である。
【図１４】強誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性、及び、常誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性とを示す図である。
【図１５】半導体集積回路の電源投入時の動作シーケンスの一例を示す図である。
【図１６】半導体集積回路の構成の更に別の一例を示す図である。
【図１７】半導体集積回路の電源投入時の動作シーケンスの一例を示す図である。
【図１８】昇圧回路の構成及び動作の一例を示す図である。
【図１９】半導体集積回路の構成の更に別の一例を示す図である。
【図２０】半導体集積回路の電源投入時の動作シーケンスの一例を示す図である。
【図２１】半導体集積回路の構成の更に別の一例を示す図である。
【図２２】半導体集積回路の電源投入時の動作シーケンスの一例を示す図である。
【図２３】昇圧回路の構成及び動作の一例を示す図である。
【図２４】電圧センサの回路構成の一例を示す図である。
【図２５】周波数センサの回路構成の一例を示す図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお本願において用いられる図において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。
【０００９】
図１は、容量素子の容量値の電圧依存性を示す図である。図１において、横軸は容量素子の２つの電極間に印加する電圧を示し、縦軸は相対的容量値を示す。特性曲線５０１は、常誘電体容量素子の容量値の電圧依存特性を示し、特性曲線５０２は、強誘電体容量素子の容量値の電圧依存特性を示す。何れの特性曲線も、電圧が１．０Ｖのときの容量値を基準容量値として、各電圧での容量値を基準容量値で除算した値をプロットしてある。
【００１０】
図１から分かるように、常誘電体容量素子の容量値は、０．８Ｖから３．３Ｖの電圧範囲において電圧値に関わらず略一定となっている。それに対し、強誘電体容量素子の容量値は、０．８Ｖから３．３Ｖの電圧範囲において、電圧値が高くなるにつれて容量値が小さくなるように変化している。
【００１１】
図２は、常誘電体容量素子を含む発振器の構成の一例を示す図である。図２に示す発振器１０は、インバータ１１乃至１３、常誘電体容量素子１４、常誘電体容量素子１５、及び抵抗素子１６を含む。インバータ１１乃至１３が縦続接続され、最終段のインバータ１３の出力が抵抗素子１６を介して初段のインバータ１１の入力に接続される。インバータ１２の出力は常誘電体容量素子１５の一端に接続される。常誘電体容量素子１５の他端は、常誘電体容量素子１４を介してグランドに接続される。インバータ１１乃至１３は電源電圧ＶＤＤで動作する。即ち、インバータ１１乃至１３が出力する信号の振幅は、電源電圧ＶＤＤに応じた振幅となる。
【００１２】
インバータ１２の出力電圧が、上昇又は下降して、次段のインバータ１３の入力閾値より高く又は低くなるために要する時間は、常誘電体容量素子１５（及び常誘電体容量素子１４）の容量値及び電源電圧ＶＤＤに依存する。従って、発振器１０は、常誘電体容量素子１５の容量値と電源電圧ＶＤＤとに応じた発振周波数で発振する。
【００１３】
図３は、図２に示す発振器の発振周波数の電圧依存性の一例を示す図である。図３において、横軸は電源電圧ＶＤＤを示し、縦軸は発振器１０の発振周波数を示す。図３に示される例では、特性曲線１７に示されるように、０．５Ｖから２．５Ｖの電圧範囲において電圧が高くなるほど発振周波数が上昇するが、電圧が高くなるほど発振周波数の上昇率は小さくなり、１．５Ｖ以上の電圧において発振周波数は略一定となっている。
【００１４】
図４は、強誘電体容量素子を含む発振器の構成の一例を示す図である。図４に示す発振器２０は、インバータ２１乃至２３、常誘電体容量素子２４、強誘電体容量素子２５、及び抵抗素子２６を含む。インバータ２１乃至２３が縦続接続され、最終段のインバータ２３の出力が抵抗素子２６を介して初段のインバータ２１の入力に接続される。インバータ２２の出力は強誘電体容量素子２５の一端に接続される。強誘電体容量素子２５の他端は、常誘電体容量素子２４を介してグランドに接続される。インバータ２１乃至２３は電源電圧ＶＤＤで動作する。即ち、インバータ２１乃至２３が出力する信号の振幅は、電源電圧ＶＤＤに応じた振幅となる。
【００１５】
インバータ２２の出力電圧が、上昇又は下降して、次段のインバータ２３の入力閾値より高く又は低くなるために要する時間は、強誘電体容量素子２５（及び常誘電体容量素子２４）の容量値及び電源電圧ＶＤＤに依存する。従って、発振器２０は、強誘電体容量素子２５の容量値と電源電圧ＶＤＤとに応じた発振周波数で発振する。
【００１６】
図５は、図３に示す発振器の発振周波数の電圧依存性の一例を示す図である。図５において、横軸は電源電圧ＶＤＤを示し、縦軸は発振器２０の発振周波数を示す。図５に示される例では、特性曲線２７に示されるように、発振器２０の発振周波数は、０．５から１．０Ｖ程度の電圧範囲において電圧が高くなると上昇し、１．０Ｖ程度から１．７Ｖ程度の電圧範囲においては電圧が高くなると下降する。更に、１．７Ｖ程度から２．５Ｖの電圧範囲においては、電圧が高くなると発振周波数が上昇する。強誘電体容量素子２５の容量値は容量素子に印加される電圧に依存して変化するので、図５に示す発振周波数の電圧依存性は、図３に示す常誘電体容量素子１５を用いた発振器の発振周波数の電圧依存性とは全く異なる特性を有するものとなる。
【００１７】
図６は、半導体集積回路の構成の一例を示す図である。図６に示す半導体集積回路３０は、発振器２０、電圧センサ３１、周波数センサ３２、ＩＣリセット生成回路３３、及び内部回路（ロジックユニット）３４を含む。図６及び以降の同様の図において、各ボックスで示される各回路又は機能ブロックと他の回路又は機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各回路又は機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。
【００１８】
発振器２０は、図４に示される回路構成を有し、例えば図５に示される発振周波数の電圧依存性を有してよい。発振器２０は、強誘電体容量素子２５を含み、電源電圧ＶＤＤで動作し、強誘電体容量素子２５の容量値と電源電圧ＶＤＤとに応じた発振周波数で発振する。周波数センサ３２は、発振器２０の発振周波数の値を判定して得られる周波数判定結果ＦＤＥＴ１を出力する。ＩＣリセット生成回路３３は、電源電圧ＶＤＤが所定の電圧値である場合における周波数判定結果ＦＤＥＴ１に応じて、内部回路３４の動作の可否を制御する。
【００１９】
内部回路３４は、半導体集積回路３０の主要な機能を実行するための回路部分である。例えば半導体集積回路３０が所定のデータ処理を主要な機能として提供する回路であれば、内部回路３４は当該データ処理を実行する回路部分である。なお内部回路３４の動作の可否を制御するために、リセット信号を用いることは必須ではない。例えば、内部回路３４に供給する電源のオン及びオフを制御することにより、内部回路３４の動作の可否を制御してもよい。
【００２０】
より具体的には、周波数センサ３２は、電圧センサ３１の電圧検出結果ＶＤＥＴ１を受け取り、電圧検出結果ＶＤＥＴ１がアサート状態であるときに、発振器２０の発振周波数が所定の閾値以上であるか否かを判定してよい。これにより、周波数センサ３２は、電源電圧ＶＤＤが所定の電圧値である場合における周波数判定結果ＦＤＥＴ１を出力する。周波数判定結果ＦＤＥＴ１は、例えば発振器２０の発振周波数が所定の閾値以上である場合にアサート状態となり、それ以外の場合にネゲート状態となってよい。なお周波数センサ３２は、電圧センサ３１の電圧検出結果ＶＤＥＴ１を受け取らなくともよく、電圧検出結果ＶＤＥＴ１の状態に関わらずに、発振器２０の発振周波数が所定の閾値以上であるか否かを判定してよい。
【００２１】
電圧センサ３１は、電源電圧ＶＤＤを受け取り、電源電圧ＶＤＤが所定の電圧値である場合に電圧検出結果ＶＤＥＴ１をアサート状態にし、電源電圧ＶＤＤが所定の電圧値以外の場合に電圧検出結果ＶＤＥＴ１をネゲート状態にしてよい。ここで所定の電圧値とは、特定の電圧値（例えば１．８Ｖ）であってよいし、或いはある程度の変動範囲（例えば±０．２Ｖ）を許容した特定の電圧値（例えば１．８Ｖ）であってよい。後者の場合、特定の電圧値の近傍の範囲（例えば１．６Ｖ〜２．０Ｖの範囲）内に電源電圧ＶＤＤが存在する場合のみにおいて、電圧検出結果ＶＤＥＴ１がアサート状態になる。
【００２２】
ＩＣリセット生成回路３３は、電圧検出結果ＶＤＥＴ１がアサート状態における周波数判定結果ＦＤＥＴ１の値に応じて、内部回路３４の動作の可否を制御する。例えば、ＩＣリセット生成回路３３は、電源電圧ＶＤＤが所定の電圧値である条件で発振器２０が強誘電体容量素子２５を含む場合に得られる筈の周波数判定結果ＦＤＥＴ１が供給された場合、リセット信号ＲＥＳＥＴをネゲートしてリセットを解除してよい。このリセット信号ＲＥＳＥＴのアサート状態の解除（リセット状態の解除）に応じて、内部回路３４は動作を開始してよい。ＩＣリセット生成回路３３は、電源電圧ＶＤＤが所定の電圧値である条件で発振器２０が強誘電体容量素子２５を含む場合に得られる筈の周波数判定結果ＦＤＥＴ１が供給されない場合、リセット信号ＲＥＳＥＴのアサート状態を維持（リセット状態を維持）してよい。リセット信号ＲＥＳＥＴのアサート状態が維持されている場合、内部回路３４は動作を開始することができない。
【００２３】
図７は、強誘電体容量素子２５に基づき発振する発振器２０の発振周波数の電圧依存特性、及び、常誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性とを示す図である。図７において、特性曲線３７は、半導体集積回路３０に設けられた発振器２０の発振周波数の電圧依存特性を示す曲線である。特性曲線３６は、発振器２０と同じ回路構成であるが、強誘電体容量素子２５が同一のサイズの常誘電体容量素子１５により置き換えられた発振器について、その発振周波数の電圧依存特性を示した曲線である。即ち、半導体集積回路３０をリバースエンジニアリングして同一の回路を製造する際に、強誘電体容量素子を常誘電体容量素子で置き換えて製造した半導体集積回路において、発振器２０に相当する発振器の発振周波数は、図７の特性曲線３６に示す特性を有する。図７に示す例において、特性曲線３７は、図５に示す特性曲線２７と同一である。
【００２４】
図７の特性曲線３６と特性曲線３７とを比較すれば分かるように、例えば電源電圧ＶＤＤが１．８Ｖの点において、その発振周波数は全く異なる。常誘電体容量素子に基づいて発振する発振器の場合、特性曲線３６に示されるように、電源電圧１．８Ｖの近傍において発振周波数は１７０ＭＨｚ以上である。一方、強誘電体容量素子２５に基づいて発振する発振器２０の場合、特性曲線３６（或いは図５の特性曲線２７）に示されるように、電源電圧１．８Ｖの近傍において発振周波数は５．０ＭＨｚ以下である。
【００２５】
従って、電源電圧１．８Ｖの近傍（例えば電源電圧ＶＤＤが１．７Ｖ〜１．９Ｖの範囲）において、発振周波数が５．０ＭＨｚ以下であるか否かを判定することにより、半導体集積回路３０が模造品であるか否かを判定できる。発振周波数が５．０ＭＨｚ以上である場合には、模造品であると判定して、ＩＣリセット生成回路３３がリセット信号ＲＥＳＥＴを維持する（リセット状態を維持する）。これにより、模造品の回路が動作することを防止できる。なお、通常の半導体プロセスにより半導体を製造する工場では、強誘電体容量素子を含む半導体装置を製造することはできない。強誘電体容量素子を含む半導体装置を製造するためには、多額の投資をして必要な設備を備える必要があり、容易にそのような半導体装置を製造することはできない。
【００２６】
図８は、半導体集積回路３０の電源投入時の動作シーケンスの一例を示す図である。なお図８及び以降の図において、フローチャートに記載された各ステップの実行順序は一例にすぎず、本願の意図する技術範囲が、記載された実行順番に限定されるものではない。例えば、Ａステップの次にＢステップが実行されるように本願に説明されていたとしても、Ａステップの次にＢステップを実行することが可能なだけでなく、Ｂステップの次にＡステップを実行することが、物理的且つ論理的に可能である場合がある。この場合、どちらの順番でステップを実行しても、当該フローチャートの処理に影響する全ての結果が同一であるならば、本願に開示の技術の目的のためには、Ｂステップの次にＡステップが実行されてもよいことは自明である。Ａステップの次にＢステップが実行されるように本願に説明されていたとしても、上記のような自明な場合を本願の意図する技術範囲から除外することを意図するものではなく、そのような自明な場合は、当然に本願の意図する技術範囲内に属する。
【００２７】
図８のステップＳ１で、半導体集積回路３０の電源がオンされる。このとき半導体集積回路３０に印加される電源電圧ＶＤＤは例えば１．８Ｖである。ステップＳ２で、電圧センサ３１が電源電圧ＶＤＤを判定する。電圧センサ３１は、電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲にあるとき、電圧検出結果ＶＤＥＴ１をアサート状態にし、電源電圧ＶＤＤがそれ以外の範囲にあるとき、電圧検出結果ＶＤＥＴ１をネゲート状態にする。電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲にないとき、電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲になるまでステップＳ２を繰り返す。
【００２８】
電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲になると、ステップＳ３に進み、周波数センサ３２が、発振器２０の発振周波数を判定する。周波数センサ３２は、発振器２０の発振周波数が例えば５．０ＭＨｚ以下であるとき、周波数判定結果ＦＤＥＴ１をアサート状態にし、発振器２０の発振周波数が５．０ＭＨｚより高いとき、周波数判定結果ＦＤＥＴ１をネゲート状態にする。
【００２９】
周波数判定結果ＦＤＥＴ１がネゲート状態の時、ステップＳ４に進み、ＩＣリセット生成回路３３はリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果ＦＤＥＴ１がアサート状態の時、ステップＳ５に進み、ＩＣリセット生成回路３３はリセット信号をネゲートすることにより、リセット状態を解除する。
【００３０】
図９は、電圧センサの回路構成の一例を示す図である。図９に示す電圧センサは、バイアス回路４０、分圧回路４１、ＢＧＲ（Band Gap Reference）回路４２、及びコンパレータ回路４３を含む。バイアス回路４０は、ＰＭＯＳトランジスタ４４及び抵抗素子４５を含む。分圧回路４１は、抵抗素子４６及び４７を含む。
【００３１】
バイアス回路４０は、所定のバイアス電圧を生成して、コンパレータ回路４３にバイアス電圧を印加する。分圧回路４１は、抵抗素子４６及び４７の抵抗値に応じて電源電圧ＶＤＤを分圧して、分圧後の電圧をコンパレータ回路４３の反転入力に印加する。ＢＧＲ回路４２は、電源電圧ＶＤＤに関わらず一定電圧（例えば１．２１Ｖ）の基準電位を生成し、生成した基準電位をコンパレータ回路４３の非反転入力に印加する。コンパレータ回路４３は、基準電位よりも上記分圧後の電圧が低いとＨＩＧＨ出力を生成し、基準電位よりも上記分圧後の電圧が高いとＬＯＷ出力を生成する。コンパレータ回路４３の出力が、電圧判定結果ＶＤＥＴとして使用可能である。
【００３２】
図９の電圧センサ回路は、電源電圧が所定の電圧値よりも上昇すると、電圧判定結果ＶＤＥＴがＨＩＧＨからＬＯＷに変化する回路である。図９に示される構成と同様の構成の電圧センサをもう一つ設け、図９に示す電圧センサとは分圧回路４１の抵抗素子４６及び４７の抵抗値が異なる構成とすれば、図９に示す電圧センサとは異なる電源電圧を検出できる。
【００３３】
例えば、図９に示す電圧センサにより、電圧電圧ＶＤＤが第１の電圧（例えば１．７Ｖ）以下であるとＨＩＧＨであり、電圧電圧ＶＤＤが第１の電圧よりも高くなるとＬＯＷになる第１の電圧判定結果ＶＤＥＴを生成する。またもう一つの電圧センサにより、電圧電圧ＶＤＤが第２の電圧（例えば１．９Ｖ）以下であるとＨＩＧＨであり、電圧電圧ＶＤＤが第２の電圧よりも高くなるとＬＯＷになる第２の電圧判定結果ＶＤＥＴを生成する。こうして生成された第１の電圧判定結果ＶＤＥＴの反転値と第２の電圧判定結果ＶＤＥＴとのＡＮＤ論理を求めれば、ＡＮＤ論理の出力は、電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲においてのみＨＩＧＨになる信号となる。このようにして生成した信号を、図６に示す電圧センサ３１の出力である電圧判定結果ＶＤＥＴ１として用いることができる。
【００３４】
図１０は、周波数センサの回路構成の一例を示す図である。図１０に示す周波数センサ３２は、バイアス回路５０、ローパスフィルタ５１、分圧回路５２、スイッチドキャパシタ回路（ＳＷ＿ＣＡＰ）５３、及びコンパレータ回路５４を含む。バイアス回路５０は、ＰＭＯＳトランジスタ５５及び抵抗素子５６を含む。ローパスフィルタ５１は、抵抗素子５７及び容量素子５８を含む。分圧回路５２は、抵抗素子５９及び６０を含む。
【００３５】
図１１は、スイッチドキャパシタ回路５３の構成の一例を示す図である。スイッチドキャパシタ回路５３は、ＰＭＯＳトランジスタ６１及び６２、ＮＭＯＳトランジスタ６３及び６４、インバータ６５、容量素子６６、及び抵抗素子６７を含む。ＰＭＯＳトランジスタ６１及びＮＭＯＳトランジスタ６３からなるトランスファーゲートと、ＰＭＯＳトランジスタ６２及びＮＭＯＳトランジスタ６４からなるトランスファーゲートとが、クロック信号ＣＬＫに応じて交互に導通する。これにより容量素子６６が充放電を繰り返し、クロック信号ＣＬＫの周波数に応じた電圧が出力ＳＯとして生成される。クロック信号ＣＬＫとして、図６に示す発振器２０の発振信号が印加される。
【００３６】
バイアス回路５０は、所定のバイアス電圧を生成して、コンパレータ回路５４にバイアス電圧を印加する。ローパスフィルタ５１は、スイッチドキャパシタ回路５３の出力ＳＯの高周波成分を除去することにより、発振器２０の発振周波数に応じた略一定の電圧値の信号を生成し、生成した信号をコンパレータ回路５４の非反転入力に印加する。分圧回路５２は、抵抗素子５９及び６０の抵抗値に応じて電源電圧ＶＤＤを分圧して、分圧後の電圧をコンパレータ回路５４の反転入力に印加する。コンパレータ回路５４は、電圧判定結果ＶＤＥＴ（図６の例ではＶＤＥＴ１）をイネーブル信号として受け取り、電圧判定結果ＶＤＥＴがアサート状態（例えばＨＩＧＨ）のときにのみ動作してよい。コンパレータ回路５４は、発振器２０の発振周波数に応じた電圧値の信号が上記分圧後の電圧より高いとＨＩＧＨ出力を生成し、発振器２０の発振周波数に応じた電圧値の信号が上記分圧後の電圧以下であるとＬＯＷ出力を生成する。コンパレータ回路４３の出力が、周波数判定結果ＦＤＥＴとして使用可能である。
【００３７】
図１０の周波数センサは、発振器２０の発振周波数が所定の周波数（例えば５．０ＭＨｚ）以下であるとＬＯＷであり、発振器２０の発振周波数が前記所定の周波数よりも高くなるとＨＩＧＨになる周波数判定結果ＦＤＥＴを生成する。この周波数判定結果ＦＤＥＴを、図６に示される周波数判定結果ＦＤＥＴ１として用いてよい。
【００３８】
図１２は、半導体集積回路の構成の別の一例を示す図である。図１２に示す半導体集積回路３０Ａは、発振器２０、電圧センサ３１Ａ及び３１Ｂ、周波数センサ３２Ａ及び３２Ｂ、ＩＣリセット生成回路３３Ａ、及び内部回路（ロジックユニット）３４を含む。
【００３９】
発振器２０は、図４に示される回路構成を有し、例えば図５に示される発振周波数の電圧依存性を有してよい。発振器２０は、強誘電体容量素子２５を含み、電源電圧ＶＤＤで動作し、強誘電体容量素子２５の容量値と電源電圧ＶＤＤとに応じた発振周波数で発振する。周波数センサ３２Ａ及び３２Ｂは、発振器２０の発振周波数の値を判定して得られる周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２を出力する。ＩＣリセット生成回路３３Ａは、電源電圧ＶＤＤが所定の電圧値である場合における周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２に応じて、内部回路３４の動作の可否を制御する。
【００４０】
より詳細には、上記所定の電圧値は少なくとも２つの異なる電圧値であり、上記周波数判定結果は少なくとも２つの異なる周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２である。ＩＣリセット生成回路３３Ａは、電源電圧ＶＤＤが前記少なくとも２つの異なる電圧値である場合のそれぞれにおける少なくとも２つの異なる周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２に応じて、内部回路３４の動作の可否を制御する。
【００４１】
図１２の半導体集積回路３０Ａにおいて、上記少なくとも２つの異なる電圧値は、電源電圧ＶＤＤを時間的に変化させることにより得られる。具体的には、半導体集積回路３０Ａに対して、外部から印加する電源電圧ＶＤＤを時間的に変化させる。
【００４２】
電圧センサ３１Ａは、電源電圧ＶＤＤが例えば０．９Ｖ〜１．１Ｖの範囲にある場合に電圧判定結果ＶＤＥＴ１をアサートし、それ以外の場合に電圧判定結果ＶＤＥＴ１をネゲートする。電圧センサ３１Ｂは、電源電圧ＶＤＤが例えば１．７Ｖ〜１．９Ｖの範囲にある場合に電圧判定結果ＶＤＥＴ２をアサートし、それ以外の場合に電圧判定結果ＶＤＥＴ２をネゲートする。電圧センサ３１Ａ及び３１Ｂは、図６に示す半導体集積回路３０における電圧センサ３１と同様の回路構成であってよい。
【００４３】
周波数センサ３２Ａは、例えば、電源電圧ＶＤＤが例えば０．９Ｖ〜１．１Ｖの範囲にある場合において発振器２０の発振周波数が５ＭＨｚ以上であるか否かを判定し、その判定の結果を示す周波数判定結果ＦＤＥＴ１を出力する。周波数センサ３２Ｂは、例えば、電源電圧ＶＤＤが例えば１．７Ｖ〜１．９Ｖの範囲にある場合において発振器２０の発振周波数が４．５ＭＨｚ以下であるか否かを判定し、その判定の結果を示す周波数判定結果ＦＤＥＴ２を出力する。周波数センサ３２Ａ及び３２Ｂは、図６に示す半導体集積回路３０における周波数センサ３２と同様の回路構成であってよい。
【００４４】
図１３は、強誘電体容量素子２５に基づき発振する発振器２０の発振周波数の電圧依存特性、及び、常誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性とを示す図である。図１３において、特性曲線７１は、半導体集積回路３０Ａに設けられた発振器２０の発振周波数の電圧依存特性を示す曲線である。特性曲線７２は、発振器２０と同じ回路構成であるが、強誘電体容量素子２５が常誘電体容量素子により置き換えられた発振器について、その発振周波数の電圧依存特性を示した曲線である。この常誘電体容量素子を用いた発振器は、電源電圧ＶＤＤが１．８Ｖの近傍において、強誘電体容量素子２５を用いた発振器２０の発振周波数と略同一の発振周波数で発振するように設計されている。しかしながら、電源電圧ＶＤＤが１．０Ｖの近傍においては、特性曲線７１の示す発振周波数と特性曲線７２の示す発振周波数とは大きく異なっている。従って、電源電圧ＶＤＤが１．８Ｖの近傍において正規品と模造品との間に発振周波数の差がなくとも、電源電圧ＶＤＤが１．０Ｖの近傍において発振周波数を判定すれば、正規品と模造品とを区別することが可能である。
【００４５】
図１４は、強誘電体容量素子２５に基づき発振する発振器２０の発振周波数の電圧依存特性、及び、常誘電体容量素子に基づき発振する発振器の発振周波数の電圧依存特性とを示す図である。図１４において、特性曲線７１は、半導体集積回路３０Ａに設けられた発振器２０の発振周波数の電圧依存特性を示す曲線である。特性曲線７３は、発振器２０と同じ回路構成であるが、強誘電体容量素子２５が常誘電体容量素子により置き換えられた発振器について、その発振周波数の電圧依存特性を示した曲線である。この常誘電体容量素子を用いた発振器は、電源電圧ＶＤＤが１．０Ｖの近傍において、強誘電体容量素子２５を用いた発振器２０の発振周波数と略同一の発振周波数で発振するように設計されている。しかしながら、電源電圧ＶＤＤが１．８Ｖの近傍においては、特性曲線７１の示す発振周波数と特性曲線７３の示す発振周波数とは大きく異なっている。従って、電源電圧ＶＤＤが１．０Ｖの近傍において正規品と模造品との間に発振周波数の差がなくとも、電源電圧ＶＤＤが１．８Ｖの近傍において発振周波数を判定すれば、正規品と模造品とを区別することが可能である。
【００４６】
図１５は、半導体集積回路３０Ａの電源投入時の動作シーケンスの一例を示す図である。ステップＳ１０で、半導体集積回路３０Ａの電源がオンされる。このとき半導体集積回路３０Ａに印加される電源電圧ＶＤＤは例えば１．０Ｖである。ステップＳ１１で、電圧センサ３１Ａが電源電圧ＶＤＤを判定する。電圧センサ３１Ａは、電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲にあるとき、電圧検出結果ＶＤＥＴ１をアサート状態にし、電源電圧ＶＤＤがそれ以外の範囲にあるとき、電圧検出結果ＶＤＥＴ１をネゲート状態にする。電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲にないとき、電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲になるまでステップＳ１１を繰り返す。
【００４７】
電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲になると、ステップＳ１２に進み、周波数センサ３２Ａが、発振器２０の発振周波数を判定する。周波数センサ３２Ａは、発振器２０の発振周波数が例えば５．０ＭＨｚ以上であるとき、周波数判定結果ＦＤＥＴ１をアサート状態にし、発振器２０の発振周波数が５．０ＭＨｚより低いとき、周波数判定結果ＦＤＥＴ１をネゲート状態にする。
【００４８】
周波数判定結果ＦＤＥＴ１がネゲート状態の時、ステップＳ１３に進み、ＩＣリセット生成回路３３Ａはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果ＦＤＥＴ１がアサート状態の時、ステップＳ１４に進む。
【００４９】
ステップＳ１４で、半導体集積回路３０Ａに外部から印加する電源電圧ＶＤＤの電圧を上昇させる。上昇後において半導体集積回路３０Ａに印加される電源電圧ＶＤＤは例えば１．８Ｖである。ステップＳ１５で、電圧センサ３１Ｂが電源電圧ＶＤＤを判定する。電圧センサ３１Ｂは、電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲にあるとき、電圧検出結果ＶＤＥＴ２をアサート状態にし、電源電圧ＶＤＤがそれ以外の範囲にあるとき、電圧検出結果ＶＤＥＴ２をネゲート状態にする。電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲にないとき、電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲になるまでステップＳ１５を繰り返す。
【００５０】
電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲になると、ステップＳ１６に進み、周波数センサ３２Ｂが、発振器２０の発振周波数を判定する。周波数センサ３２Ｂは、発振器２０の発振周波数が例えば４．５ＭＨｚ以下であるとき、周波数判定結果ＦＤＥＴ２をアサート状態にし、発振器２０の発振周波数が４．５ＭＨｚより高いとき、周波数判定結果ＦＤＥＴ２をネゲート状態にする。
【００５１】
周波数判定結果ＦＤＥＴ２がネゲート状態の時、ステップＳ１７に進み、ＩＣリセット生成回路３３Ａはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果ＦＤＥＴ２がアサート状態の時、ステップＳ１８に進み、ＩＣリセット生成回路３３Ａはリセット信号をネゲートすることにより、リセット状態を解除する。
【００５２】
図１６は、半導体集積回路の構成の更に別の一例を示す図である。図１６において、図１２と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１６に示す半導体集積回路３０Ｂは、発振器２０Ａ及び２０Ｂ、電圧センサ３１Ａ及び３１Ｂ、周波数センサ３２Ａ及び３２Ｂ、ＩＣリセット生成回路３３Ｂ、内部回路（ロジックユニット）３４、及び昇圧回路８１を含む。
【００５３】
発振器２０Ａ及び２０Ｂの各々は、図４に示される回路構成を有し、例えば図５に示される発振周波数の電圧依存性を有してよい。昇圧回路８１は、第１の電源電圧ＶＤＤに基づいて第１の電源電圧ＶＤＤとは異なる電圧値の第２の電源電圧ＶＤＣを生成する電圧生成回路として機能する。発振器２０Ａは、第１の電源電圧ＶＤＤで動作する。発振器２０Ｂは、第２の電源電圧ＶＤＣで動作する。周波数センサ３２Ａは、発振器２０Ａの発振周波数の値を判定して得られる周波数判定結果ＦＤＥＴ１を出力する。周波数センサ３２Ｂは、発振器２０Ｂの発振周波数の値を判定して得られる周波数判定結果ＦＤＥＴ２を出力する。またＩＣリセット生成回路３３Ｂは、電源電圧が所定の電圧値である場合における周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２に応じて、内部回路３４の動作の可否を制御する。
【００５４】
より詳細には、上記所定の電圧値は少なくとも２つの異なる電圧値であり、上記周波数判定結果は少なくとも２つの異なる周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２である。また上記少なくとも２つの異なる電圧値は、上記第１の電源電圧ＶＤＤの電圧値と上記第２の電源電圧ＶＤＣの電圧値とである。
【００５５】
電圧センサ３１Ａは、電源電圧ＶＤＤが例えば０．９Ｖ〜１．１Ｖの範囲にある場合に電圧判定結果ＶＤＥＴ１をアサートし、それ以外の場合に電圧判定結果ＶＤＥＴ１をネゲートする。電圧センサ３１Ｂは、電源電圧ＶＤＤが例えば１．８Ｖ〜２．２Ｖの範囲にある場合に電圧判定結果ＶＤＥＴ２をアサートし、それ以外の場合に電圧判定結果ＶＤＥＴ２をネゲートする。電圧センサ３１Ａ及び３１Ｂは、図６に示す半導体集積回路３０における電圧センサ３１と同様の回路構成であってよい。
【００５６】
周波数センサ３２Ａは、例えば、電源電圧ＶＤＤが例えば０．９Ｖ〜１．１Ｖの範囲にある場合において発振器２０の発振周波数が５ＭＨｚ以上であるか否かを判定し、その判定の結果を示す周波数判定結果ＦＤＥＴ１を出力する。周波数センサ３２Ｂは、例えば、電源電圧ＶＤＤが例えば１．８Ｖ〜２．２Ｖの範囲にある場合において発振器２０の発振周波数が４．５ＭＨｚ以下であるか否かを判定し、その判定の結果を示す周波数判定結果ＦＤＥＴ２を出力する。周波数センサ３２Ａ及び３２Ｂは、図６に示す半導体集積回路３０における周波数センサ３２と同様の回路構成であってよい。
【００５７】
図１７は、半導体集積回路３０Ｂの電源投入時の動作シーケンスの一例を示す図である。ステップＳ２０で、半導体集積回路３０Ｂの電源がオンされる。このとき半導体集積回路３０Ｂに印加される電源電圧ＶＤＤは例えば１．０Ｖである。ステップＳ２０において電源が投入されると、ステップＳ２１の処理とステップＳ２４の処理とが並行して実行される。
【００５８】
ステップＳ２１で、電圧センサ３１Ａが電源電圧ＶＤＤを判定する。電圧センサ３１Ａは、電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲にあるとき、電圧検出結果ＶＤＥＴ１をアサート状態にし、電源電圧ＶＤＤがそれ以外の範囲にあるとき、電圧検出結果ＶＤＥＴ１をネゲート状態にする。電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲にないとき、電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲になるまでステップＳ２１を繰り返す。
【００５９】
電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲になると、ステップＳ２２に進み、周波数センサ３２Ａが、発振器２０Ａの発振周波数を判定する。周波数センサ３２Ａは、発振器２０Ａの発振周波数が例えば５．０ＭＨｚ以上であるとき、周波数判定結果ＦＤＥＴ１をアサート状態にし、発振器２０Ａの発振周波数が５．０ＭＨｚより低いとき、周波数判定結果ＦＤＥＴ１をネゲート状態にする。
【００６０】
周波数判定結果ＦＤＥＴ１がネゲート状態の時、ステップＳ２３に進み、ＩＣリセット生成回路３３Ａはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果ＦＤＥＴ１がアサート状態の時、ステップＳ２８に進む。
【００６１】
ステップＳ２１と並行して実行されるステップＳ２４で、昇圧回路８１が電源電圧ＶＤＤを２倍に昇圧することにより、電源電圧ＶＤＣを生成する。昇圧後において電源電圧ＶＤＣは例えば２．０Ｖである。ステップＳ２５で、電圧センサ３１Ｂが電源電圧ＶＤＣを判定する。電圧センサ３１Ｂは、電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲にあるとき、電圧検出結果ＶＤＥＴ２をアサート状態にし、電源電圧ＶＤＣがそれ以外の範囲にあるとき、電圧検出結果ＶＤＥＴ２をネゲート状態にする。電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲にないとき、電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲になるまでステップＳ２５を繰り返す。
【００６２】
電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲になると、ステップＳ２６に進み、周波数センサ３２Ｂが、発振器２０Ｂの発振周波数を判定する。周波数センサ３２Ｂは、発振器２０Ｂの発振周波数が例えば４．５ＭＨｚ以下であるとき、周波数判定結果ＦＤＥＴ２をアサート状態にし、発振器２０Ｂの発振周波数が４．５ＭＨｚより高いとき、周波数判定結果ＦＤＥＴ２をネゲート状態にする。
【００６３】
周波数判定結果ＦＤＥＴ２がネゲート状態の時、ステップＳ２７に進み、ＩＣリセット生成回路３３Ａはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果ＦＤＥＴ２がアサート状態の時、ステップＳ２８に進む。
【００６４】
ステップＳ２８で、ＩＣリセット生成回路３３Ｂはリセット信号をネゲートすることにより、リセット状態を解除する。即ち、電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲にあり、且つ、電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲にあり、且つ、周波数判定結果ＦＤＥＴ１及び周波数判定結果ＦＤＥＴ２が両方共にアサート状態の時、リセット状態が解除される。
【００６５】
図１８は、昇圧回路８１の構成及び動作の一例を示す図である。図１８（ａ）又は（ｂ）に示されるように、昇圧回路８１は、スイッチ回路Ｓ１乃至Ｓ３及び容量素子Ｃ１及びＣ２を含む。スイッチ回路Ｓ１乃至Ｓ３は、例えば図３に示される発振器１０と同様の構成の発振器により生成したクロック信号により制御されてよい。図１８（ａ）に示されるように、第１の期間では、スイッチ回路Ｓ１及びＳ３はそれぞれ導通及び非導通となり、スイッチ回路Ｓ２はグランド電位ＶＳＳ側に接続される。また図１８（ｂ）に示されるように、第２の期間では、スイッチ回路Ｓ１及びＳ３はそれぞれ非導通及び導通となり、スイッチ回路Ｓ２は電源電位ＶＤＤ側に接続される。これら第１の期間及び第２の期間が、上記クロック信号に同期して交互に現れる。
【００６６】
第１の期間において、容量素子Ｃ１が充電され、容量素子Ｃ１の端子間電圧が電圧ＶＤＤとなる。第２の期間において、第１の期間中にＶＳＳ（＝０Ｖ）側に接続されていた容量素子Ｃ１の端子がＶＤＤに接続される。その結果、第２の期間において、容量素子Ｃ１のもう一方の端子の電位は２×ＶＤＤとなる。従って、ＶＤＤの２倍の電圧が容量素子Ｃ２の両端子間に印加されることになり、容量素子Ｃ２が充電され、容量素子Ｃ２の端子間電圧が電圧ＶＤＤの２倍となる。これにより、昇圧回路８１は、電源電圧ＶＤＤの２倍の電圧値を有する電圧ＶＤＣを生成する。
【００６７】
図１９は、半導体集積回路の構成の更に別の一例を示す図である。図１９において、図１２と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１９に示す半導体集積回路３０Ｃは、発振器１０及び２０、電圧センサ３１Ａ及び３１Ｂ、周波数センサ３２Ａ及び３２Ｂ、ＩＣリセット生成回路３３Ｃ、及び内部回路（ロジックユニット）３４を含む。
【００６８】
発振器１０は、図２に示される回路構成を有し、例えば図３に示される発振周波数の電圧依存性を有してよい。発振器１０は、常誘電体容量素子１５を含み、電源電圧ＶＤＤで動作し、常誘電体容量素子１５の容量値と電源電圧ＶＤＤとに応じた発振周波数で発振する。発振器２０は、図４に示される回路構成を有し、例えば図５に示される発振周波数の電圧依存性を有してよい。発振器２０は、強誘電体容量素子２５を含み、電源電圧ＶＤＤで動作し、強誘電体容量素子２５の容量値と電源電圧ＶＤＤとに応じた発振周波数で発振する。
【００６９】
周波数センサ３２Ａは、発振器２０の発振周波数の値を判定して得られる周波数判定結果ＦＤＥＴ１を出力する。周波数センサ３２Ｂは、発振器１０の発振周波数の値を判定して得られる周波数判定結果ＦＤＥＴ２を出力する。ＩＣリセット生成回路３３Ｃは、電源電圧が所定の電圧値である場合における周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２に応じて、内部回路３４の動作の可否を制御する。
【００７０】
より詳細には、上記所定の電圧値は、電源電圧ＶＤＤを時間的に変化させることにより得られる少なくとも２つの異なる電圧値である。またＩＣリセット生成回路３３Ｃは、上記の少なくとも２つの異なる電圧値の各々における周波数判定結果ＦＤＥＴ１と周波数判定結果ＦＤＥＴ２とに応じて、内部回路３４の動作の可否を制御する。
【００７１】
電圧センサ３１Ａは、電源電圧ＶＤＤが例えば０．９Ｖ〜１．１Ｖの範囲にある場合に電圧判定結果ＶＤＥＴ１をアサートし、それ以外の場合に電圧判定結果ＶＤＥＴ１をネゲートする。電圧センサ３１Ｂは、電源電圧ＶＤＤが例えば１．７Ｖ〜１．９Ｖの範囲にある場合に電圧判定結果ＶＤＥＴ２をアサートし、それ以外の場合に電圧判定結果ＶＤＥＴ２をネゲートする。電圧センサ３１Ａ及び３１Ｂは、図６に示す半導体集積回路３０における電圧センサ３１と同様の回路構成であってよい。
【００７２】
周波数センサ３２Ａは、電源電圧ＶＤＤが例えば０．９Ｖ〜１．１Ｖの範囲にある場合において発振器２０の発振周波数が５．７ＭＨｚ近傍（例えば±０．２ＭＨｚ以内）であるか否かを判定し、その判定の結果を示す周波数判定結果ＦＤＥＴ１を出力する。周波数センサ３２Ａは、電源電圧ＶＤＤが０．９Ｖ〜１．１Ｖの範囲外にある場合において発振器２０の発振周波数が４．０ＭＨｚ近傍（例えば±０．２ＭＨｚ以内）であるか否かを判定し、その判定の結果を示す周波数判定結果ＦＤＥＴ１を出力する。何れの判定においても、判定結果が肯定的であるときには周波数判定結果を例えばＨＩＧＨにし、判定結果が否定的であるときには周波数判定結果をＬＯＷにしてよい。
【００７３】
周波数センサ３２Ｂは、電源電圧ＶＤＤが例えば１．７Ｖ〜１．９Ｖの範囲にある場合において発振器１０の発振周波数が４．０ＭＨｚ近傍（例えば±０．２ＭＨｚ以内）であるか否かを判定し、その判定の結果を示す周波数判定結果ＦＤＥＴ２を出力する。周波数センサ３２Ｂは、電源電圧ＶＤＤが１．７Ｖ〜１．９Ｖの範囲外にある場合において発振器１０の発振周波数が５．７ＭＨｚ近傍（例えば±０．２ＭＨｚ以内）であるか否かを判定し、その判定の結果を示す周波数判定結果ＦＤＥＴ２を出力する。何れの判定においても、判定結果が肯定的であるときには周波数判定結果を例えばＨＩＧＨにし、判定結果が否定的であるときには周波数判定結果をＬＯＷにしてよい。
【００７４】
ＩＣリセット生成回路３３Ｃは、電源電圧ＶＤＤが例えば０．９Ｖ〜１．１Ｖの範囲にある場合において、発振器１０の発振周波数と発振器２０の発振周波数とを比較する。具体的には、ＩＣリセット生成回路３３Ｃは、発振周波数同士をそのまま比較するのではなく、周波数判定結果ＦＤＥＴ１と周波数判定結果ＦＤＥＴ２とを比較してよい。ＩＣリセット生成回路３３Ｃは更に、電源電圧ＶＤＤが例えば１．７Ｖ〜１．９Ｖの範囲にある場合において、発振器１０の発振周波数と発振器２０の発振周波数とを比較する。具体的には、ＩＣリセット生成回路３３Ｃは、発振周波数同士をそのまま比較するのではなく、周波数判定結果ＦＤＥＴ１と周波数判定結果ＦＤＥＴ２とを比較してよい。
【００７５】
発振器１０が図３に示す発振周波数の電圧依存特性を有し、且つ、発振器２０が図５に示す発振周波数の電圧依存特性を有する場合、電源電圧ＶＤＤが０．９Ｖ〜１．１Ｖの範囲では周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２がそれぞれＨＩＧＨ及びＬＯＷとなる。また電源電圧ＶＤＤが１．７Ｖ〜１．９Ｖの範囲では、周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２が両方共にＨＩＧＨとなる。このように、半導体集積回路３０Ｃでは、２つの異なる電圧値（又は電圧範囲）のうちの一方において２つの発振周波数が互いに同一であり、他方において２つの発振周波数が互いに異なるように設計されている。
【００７６】
半導体集積回路３０Ｃをリバースエンジニアリングして同一の回路を製造する際に、強誘電体容量素子を常誘電体容量素子で置き換えた場合、発振器１０及び２０に相当する２つの発振器は、その発振周波数の電圧依存特性が同様のものとなる。従って、２つの異なる電圧値（又は電圧範囲）のうちの一方において２つの発振周波数が互いに同一であれば、他方においても２つの発振周波数が互いに同一になる。例えば、電源電圧ＶＤＤが１．７Ｖ〜１．９Ｖの範囲において周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２が両方共にＨＩＧＨとなる場合、電源電圧ＶＤＤが０．９Ｖ〜１．１Ｖの範囲において周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２は両方共にＬＯＷとなる筈である。
【００７７】
図２０は、半導体集積回路３０Ｃの電源投入時の動作シーケンスの一例を示す図である。ステップＳ３０で、半導体集積回路３０Ｃの電源がオンされる。このとき半導体集積回路３０Ｃに印加される電源電圧ＶＤＤは例えば１．０Ｖである。
【００７８】
ステップＳ３１で、電圧センサ３１Ａが電源電圧ＶＤＤを判定する。電圧センサ３１Ａは、電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲にあるとき、電圧検出結果ＶＤＥＴ１をアサート状態にし、電源電圧ＶＤＤがそれ以外の範囲にあるとき、電圧検出結果ＶＤＥＴ１をネゲート状態にする。電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲にないとき、電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲になるまでステップＳ３１を繰り返す。
【００７９】
電源電圧ＶＤＤが０．９Ｖから１．１Ｖの範囲になると、ステップＳ３２に進み、周波数センサ３２Ａ及び３２Ｂが、それぞれ発振器２０及び１０の発振周波数を判定する。周波数センサ３２Ａ及び３２Ｂの出力する周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２に基づいて、ＩＣリセット生成回路３３Ｃが、２つの発振器の発振周波数が一致するか否かを判定する。
【００８０】
ステップＳ３３で、半導体集積回路３０Ｃに外部から印加する電源電圧ＶＤＤの電圧を上昇させる。上昇後において半導体集積回路３０Ｃに印加される電源電圧ＶＤＤは例えば１．８Ｖである。ステップＳ３４で、電圧センサ３１Ｂが電源電圧ＶＤＤを判定する。電圧センサ３１Ｂは、電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲にあるとき、電圧検出結果ＶＤＥＴ２をアサート状態にし、電源電圧ＶＤＤがそれ以外の範囲にあるとき、電圧検出結果ＶＤＥＴ２をネゲート状態にする。電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲にないとき、電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲になるまでステップＳ３４を繰り返す。
【００８１】
電源電圧ＶＤＤが１．７Ｖから１．９Ｖの範囲になると、ステップＳ３５に進み、周波数センサ３２Ａ及び３２Ｂが、それぞれ発振器２０及び１０の発振周波数を判定する。周波数センサ３２Ａ及び３２Ｂの出力する周波数判定結果ＦＤＥＴ１及びＦＤＥＴ２に基づいて、ＩＣリセット生成回路３３Ｃが、２つの発振器の発振周波数が一致するか否かを判定する。
【００８２】
ステップＳ３６で、ＩＣリセット生成回路３３Ｃは、２つの電圧範囲の一方において２つの発振周波数が一致し、且つ、２つの電圧範囲の他方において２つの発振周波数が互いに異なる、という条件が満たされているか否かを判定する。この条件が満たされていない場合、ステップＳ３７で、ＩＣリセット生成回路３３Ｃはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。上記条件が満たされている場合、ステップＳ３８に進む。
【００８３】
ステップＳ３８で、ＩＣリセット生成回路３３Ｃはリセット信号をネゲートすることにより、リセット状態を解除する。即ち、２つの電圧範囲の一方において２つの発振周波数が一致し、且つ、２つの電圧範囲の他方において２つの発振周波数が互いに異なる場合、リセット状態が解除される。
【００８４】
図２１は、半導体集積回路の構成の更に別の一例を示す図である。図２１に示す半導体集積回路３０Ｄは、発振器２０、ＩＣリセット生成回路３３Ｄ、内部回路（ロジックユニット）３４、昇圧回路８２、電圧センサ８３、及び周波数センサ８４を含む。
【００８５】
発振器２０は、図４に示される回路構成を有し、例えば図５に示される発振周波数の電圧依存性を有してよい。周波数センサ８４は、発振器２０の発振周波数の値を判定して得られる周波数判定結果ＦＤＥＴを出力する。ＩＣリセット生成回路３３Ｄは、電源電圧ＶＤＣが所定の電圧値である場合における周波数判定結果ＦＤＥＴに応じて、内部回路３４の動作の可否を制御する。
【００８６】
より具体的には、周波数センサ８４は、電圧センサ８３の電圧検出結果ＶＤＥＴを受け取り、電圧検出結果ＶＤＥＴがアサート状態であるときに、発振器２０の発振周波数と所定の閾値との大小関係を判定してよい。これにより、周波数センサ８４は、電源電圧ＶＤＣが所定の電圧値である場合における周波数判定結果ＦＤＥＴを出力する。
【００８７】
電圧センサ３１は、電源電圧ＶＤＣを受け取り、電源電圧ＶＤＣが所定の電圧値である場合に電圧検出結果ＶＤＥＴをアサート状態にし、電源電圧ＶＤＣが所定の電圧値以外の場合に電圧検出結果ＶＤＥＴをネゲート状態にしてよい。ここで所定の電圧値とは、特定の電圧値（例えば１．８Ｖ）であってよいし、或いはある程度の変動範囲（例えば±０．２Ｖ）を許容した特定の電圧値（例えば１．８Ｖ）であってよい。
【００８８】
上記の所定の電圧値は、少なくとも２つの異なる電圧値であってよい。即ち電圧センサ３１は、例えば、第１の電圧値の近傍の範囲（例えば０．９Ｖ〜１．１Ｖの範囲）又は第２の電圧値の近傍の範囲（例えば１．８Ｖ〜２．２Ｖの範囲）に電源電圧ＶＤＣが存在する場合にのみ、電圧検出結果ＶＤＥＴをアサート状態に設定してよい。第１の電圧値の近傍の範囲及び第２の電圧値の近傍の範囲の何れの範囲の電源電圧ＶＤＣを検出するかは、ＩＣリセット生成回路３３Ｄからの制御信号ＭＤ１により制御されてよい。また周波数センサ８４は、ＩＣリセット生成回路３３Ｄからの制御信号ＭＤ１に基づいて、第１の電圧値の近傍の範囲と第２の電圧値の近傍の範囲とで、それぞれ異なる閾値を用いた周波数判定動作を行ってよい。
【００８９】
昇圧回路８１は、外部からの入力電圧ＶＤＤに基づいて電源電圧ＶＤＣを生成する電圧生成回路として機能する。昇圧回路８１は、電源電圧ＶＤＣを時間的に変化させることにより、少なくとも２つの異なる電圧値を、電源電圧ＶＤＣの所定の電圧値として生成してよい。
【００９０】
ＩＣリセット生成回路３３Ｄは、電圧検出結果ＶＤＥＴがアサート状態における周波数判定結果ＦＤＥＴの値に応じて、内部回路３４の動作の可否を制御する。この周波数判定結果ＦＤＥＴは、少なくとも２つの異なる判定結果であってよい。ＩＣリセット生成回路３３Ｄは、電源電圧ＶＤＣが上記の少なくとも２つの異なる電圧値である場合のそれぞれにおける少なくとも２つの異なる判定結果に応じて、内部回路３４の動作の可否を制御してよい。例えば、電源電圧ＶＤＣが０．９Ｖ〜１．１Ｖの範囲にある場合の第１の周波数判定結果と、電源電圧ＶＤＣが１．８Ｖ〜２．２Ｖの範囲にある場合の第２の周波数判定結果とに基づいて、ＩＣリセット生成回路３３Ｄが内部回路３４の動作の可否を制御してよい。
【００９１】
図２２は、半導体集積回路３０Ｄの電源投入時の動作シーケンスの一例を示す図である。ステップＳ４０で、半導体集積回路３０Ｄの電源がオンされる。このとき半導体集積回路３０Ｄに印加される電源電圧ＶＤＤは例えば１．０Ｖである。またこのとき、ＩＣリセット生成回路３３Ｄが出力する制御信号ＭＤ１はＬＯＷである。
【００９２】
ステップＳ４１で、昇圧回路８２が電源電圧ＶＤＤに基づいて電源電圧ＶＤＣを生成する。この場合、昇圧回路８２は、昇圧動作を実行することなく、１．０Ｖの入力電圧ＶＤＤをそのまま１．０Ｖの電源電圧ＶＤＣとして出力する。
【００９３】
ステップＳ４２で、電圧センサ８３が電源電圧ＶＤＣを判定する。制御信号ＭＤ１がＬＯＷである場合、電圧センサ８３は、電源電圧ＶＤＣが０．９Ｖから１．１Ｖの範囲にあるとき、電圧検出結果ＶＤＥＴをアサート状態にし、電源電圧ＶＤＣがそれ以外の範囲にあるとき、電圧検出結果ＶＤＥＴをネゲート状態にする。電源電圧ＶＤＣが０．９Ｖから１．１Ｖの範囲にないとき、電源電圧ＶＤＣが０．９Ｖから１．１Ｖの範囲になるまでステップＳ４２を繰り返す。
【００９４】
電源電圧ＶＤＣが０．９Ｖから１．１Ｖの範囲になると、ステップＳ４３に進み、周波数センサ８４が、発振器２０の発振周波数を判定する。制御信号ＭＤ１がＬＯＷである場合、周波数センサ８４は、発振器２０の発振周波数が５．０ＭＨｚ以上であるとき、周波数判定結果ＦＤＥＴをアサート状態にし、発振器２０の発振周波数が５．０ＭＨｚより低いとき、周波数判定結果ＦＤＥＴをネゲート状態にする。
【００９５】
周波数判定結果ＦＤＥＴがネゲート状態の時、ステップＳ４４に進み、ＩＣリセット生成回路３３Ｄはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果ＦＤＥＴがアサート状態の時、ステップＳ４５に進む。
【００９６】
ステップＳ４５で、ＩＣリセット生成回路３３Ｄが、制御信号ＭＤ１をＬＯＷからＨＩＧＨに変更する。これにより電源電圧ＶＤＣの電圧値を変更すると共に、電圧センサ８３の電圧検出範囲及び周波数センサ８４の周波数判定レベルを変更する。
【００９７】
ステップＳ４６で、昇圧回路８２が電源電圧ＶＤＤを２倍に昇圧することにより、電源電圧ＶＤＣを生成する。昇圧後において電源電圧ＶＤＣは例えば２．０Ｖである。ステップＳ４７で、電圧センサ８３が電源電圧ＶＤＣを判定する。制御信号ＭＤ１がＨＩＧＨである場合、電圧センサ８３は、電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲にあるとき、電圧検出結果ＶＤＥＴをアサート状態にし、電源電圧ＶＤＣがそれ以外の範囲にあるとき、電圧検出結果ＶＤＥＴをネゲート状態にする。電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲にないとき、電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲になるまでステップＳ４７を繰り返す。
【００９８】
電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲になると、ステップＳ４８に進み、周波数センサ８４が、発振器２０の発振周波数を判定する。制御信号ＭＤ１がＨＩＧＨである場合、周波数センサ８４は、発振器２０の発振周波数が４．５ＭＨｚ以下であるとき、周波数判定結果ＦＤＥＴをアサート状態にし、発振器２０の発振周波数が４．５ＭＨｚより高いとき、周波数判定結果ＦＤＥＴをネゲート状態にする。
【００９９】
周波数判定結果ＦＤＥＴがネゲート状態の時、ステップＳ４９に進み、ＩＣリセット生成回路３３Ｄはリセット信号のアサート状態を維持することにより、リセット状態を解除しない。周波数判定結果ＦＤＥＴがアサート状態の時、ステップＳ５０に進む。
【０１００】
ステップＳ５０で、ＩＣリセット生成回路３３Ｄはリセット信号をネゲートすることにより、リセット状態を解除する。即ち、電源電圧ＶＤＣが０．９Ｖから１．１Ｖの範囲において周波数判定結果ＦＤＥＴがアサート状態であり、且つ、電源電圧ＶＤＣが１．８Ｖから２．２Ｖの範囲において周波数判定結果ＦＤＥＴがアサート状態である時、リセット状態が解除される。
【０１０１】
図２３は、昇圧回路８２の構成及び動作の一例を示す図である。昇圧回路８２は、図１８（ａ）及び（ｂ）に示す昇圧回路８１と同様に、スイッチ回路Ｓ１乃至Ｓ３及び容量素子Ｃ１及びＣ２を含む。昇圧回路８２においても、昇圧回路８１と同様に、スイッチ回路Ｓ１乃至Ｓ３は、例えば図３に示される発振器１０と同様の構成の発振器により生成したクロック信号により制御されてよい。但し、昇圧回路８２の場合、昇圧回路８１と異なり、ＩＣリセット生成回路３３Ｄからの制御信号ＭＤ１によっても、スイッチ回路Ｓ１乃至Ｓ３の動作が制御される。
【０１０２】
図２３（ａ）には、制御信号ＭＤ１がＬＯＷの場合のスイッチ回路Ｓ１乃至Ｓ３の動作が示される。制御信号ＭＤ１がＬＯＷの場合、スイッチ回路Ｓ１及びＳ３は両方共に導通となり、スイッチ回路Ｓ２は電源電位ＶＤＤ側に接続される。これにより、入力される電圧ＶＤＤがそのまま電源電圧ＶＤＣとして出力される。
【０１０３】
図２３（ｂ）及び（ｃ）には、制御信号ＭＤ１がＨＩＧＨの場合のスイッチ回路Ｓ１乃至Ｓ３の動作が示される。制御信号ＭＤ１がＨＩＧＨの場合には、クロック信号に同期してスイッチ回路Ｓ１乃至Ｓ３の接続状態が切替えられる。図２３（ｂ）及び（ｃ）に示される昇圧回路８２の昇圧動作は、図１８（ａ）及び（ｂ）に示される昇圧回路８１と同様であり、その説明は省略する。
【０１０４】
図２４は、電圧センサの回路構成の一例を示す図である。図２４において、図９と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図２４に示す電圧センサは、図９に示す電圧センサと比較して、抵抗素子９１及びＰＭＯＳトランジスタ９２が設けられている点が異なる。制御信号ＭＤ１がＬＯＷの場合には、ＰＭＯＳトランジスタ９２が導通して、図９に示す電圧センサと同一の電圧値を検出する回路となる。制御信号ＭＤ１がＨＩＧＨの場合には、ＰＭＯＳトランジスタ９２が非導通となり、その結果、抵抗素子４６及び４７に対して抵抗素子９１が直列に追加される。これにより、コンパレータ回路４３の反転入力に印加される電圧値（分圧回路４１の生成する電圧値）が変化し、図９に示す電圧センサとは異なる電圧値を検出する回路となる。同様の原理に基づいて、電圧センサ８３においても、制御信号ＭＤ１に応じて分圧回路の生成する電圧を変化させることにより、検出対象の電圧範囲を変化させることができる。
【０１０５】
図２５は、周波数センサの回路構成の一例を示す図である。図２５において、図１０と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図２５に示す周波数センサは、図１０に示す周波数センサに比較して、抵抗素子９３及びＰＭＯＳトランジスタ９４が設けられている点が異なる。制御信号ＭＤ１がＬＯＷの場合には、ＰＭＯＳトランジスタ９４が導通して、図１０に示す周波数センサと同一の周波数を検出する回路となる。制御信号ＭＤ１がＨＩＧＨの場合には、ＰＭＯＳトランジスタ９４が非導通となり、その結果、抵抗素子５９及び６０に対して抵抗素子９３が直列に追加される。これにより、コンパレータ回路５４の反転入力に印加される電圧値（分圧回路５２の生成する電圧値）が変化し、図１０に示す周波数センサとは異なる周波数を検出する回路となる。このようにして、周波数センサ８４においては、制御信号ＭＤ１に応じて分圧回路の生成する電圧を変化させることにより、検出対象の周波数を変化させることができる。
【０１０６】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【０１０７】
１０  発振器
２０  発振器
３１、３１Ａ、３１Ｂ  電圧センサ
３２、３２Ａ、３２Ｂ  周波数センサ
３３、３３Ａ、３３Ｂ、３３Ｃ、３３Ｄ  ＩＣリセット生成回路
３４  内部回路
８１  昇圧回路
８２  昇圧回路
８３  電圧センサ
８４  周波数センサ
【図１】
2015080069.tif 000003
【図２】
2015080069.tif 000004
【図３】
2015080069.tif 000005
【図４】
2015080069.tif 000006
【図５】
2015080069.tif 000007
【図６】
2015080069.tif 000008
【図７】
2015080069.tif 000009
【図８】
2015080069.tif 000010
【図９】
2015080069.tif 000011
【図１０】
2015080069.tif 000012
【図１１】
2015080069.tif 000013
【図１２】
2015080069.tif 000014
【図１３】
2015080069.tif 000015
【図１４】
2015080069.tif 000016
【図１５】
2015080069.tif 000017
【図１６】
2015080069.tif 000018
【図１７】
2015080069.tif 000019
【図１８】
2015080069.tif 000020
【図１９】
2015080069.tif 000021
【図２０】
2015080069.tif 000022
【図２１】
2015080069.tif 000023
【図２２】
2015080069.tif 000024
【図２３】
2015080069.tif 000025
【図２４】
2015080069.tif 000026
【図２５】
2015080069.tif 000027