(57)【要約】【課題】複数のスイッチング回路が並列接続された構成であっても、電流の偏りを防止する。【解決手段】チョッパリアクトル１とスイッチング素子２とを有するスイッチング回路を、複数並列接続して構成され、スイッチング素子２がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する電力変換回路であって、各スイッチング回路に流れる電流を検出する電流検出部８と、電流検出部８で検出された電流検出値３３が上限電流値３５以上か否かを判定し、当該電流検出値３３が上限電流値３５以上のスイッチング回路があった場合、当該スイッチング回路のスイッチング素子２のＯＮ時間を短くする抑制信号３６を出力する比較器１０とを備えている。【選択図】図６
2015023776.tif 000002
【特許請求の範囲】
【請求項１】
リアクトルとスイッチング素子とを有するスイッチング回路を、複数並列接続して構成され、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する電力変換回路であって、
各前記スイッチング回路に設けられ、各前記スイッチング回路に流れる電流を検出する電流検出部と、
各前記スイッチング回路ごとに前記電流検出部で検出された電流値が閾値以上か否かを判定し、前記電流値が前記閾値以上のスイッチング回路があった場合、当該スイッチング回路の前記スイッチング素子のＯＮ時間を短くする制御を行う制御部と
を備えた電力変換回路。
【請求項２】
前記電流検出部は、前記スイッチング回路を流れる交流電流を検出するＣＴと、前記ＣＴからの出力値を直流電流に変換するフィルタ回路とを備えている
請求項１に記載の電力変換回路。
【請求項３】
リアクトルとスイッチング素子とを有するスイッチング回路を、複数並列接続して構成され、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する電力変換回路であって、
前記電力変換回路が前記直流電圧を昇圧して出力する回路である場合は、前記電力変換回路の出力定格電圧をＶｏｕｔとし、出力定格電流をＩｏｕｔとしたときに、前記スイッチング回路内の抵抗成分をＶｏｕｔ／Ｉｏｕｔ×０．０２以上に設定し、
前記電力変換回路が前記直流電圧を降圧して出力する回路である場合は、前記電力変換回路の入力定格電圧をＶｉｎとし、出力定格電流をＩｉｎとしたときに、前記スイッチング回路内の抵抗成分をＶｉｎ／Ｉｉｎ×０．０２以上に設定する
電力変換回路。
【請求項４】
前記スイッチング回路が並列接続されて構成された並列回路部分よりも入力側、あるいは、当該並列回路部分よりも出力側に設けられ、各スイッチング回路に設けられた前記リアクトルのインダクタンス値よりも大きいインダクタンス値を有する第２のリアクトルをさらに備えた
請求項１から３までのいずれか１項に記載の電力変換回路。
【請求項５】
前記リアクトルの代わりに、トランスを設けた
請求項１から３までのいずれか１項に記載の電力変換回路。
【請求項６】
電力変換回路の制御方法であって、
前記電力変換回路は、リアクトルとスイッチング素子とを有するスイッチング回路を複数並列接続して構成され、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力するものであって、
各前記スイッチング回路に流れる電流の電流値を検出するステップと、
各前記スイッチング回路ごとに、検出された前記電流値が閾値以上か否かを判定するステップと、
前記判定の結果に基づいて、前記電流値が前記閾値以上になっているスイッチング回路があった場合、当該スイッチング回路の前記スイッチング素子のＯＮ時間を短くする制御を行うステップと
を備えた電力変換回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換回路およびその制御方法に関し、特に、複数のスイッチング電源回路を並列にして構成した電力変換回路およびその制御方法に関するものである。
【背景技術】
【０００２】
昇圧チョッパ回路とは、チョッパリアクトルとスイッチング素子との直列回路と、このスイッチング素子と並列に接続されたダイオードとコンデンサとの直列回路とからなり、このコンデンサの端子間に接続された負荷に直流出力を供給するように構成したもので、前記スイッチング素子をオンさせることによって直流電圧をチョッパリアクトルに印加してチョッパリアクトルにエネルギーを蓄積し、前記スイッチング素子をオフさせることによってこのエネルギーをダイオードを介してコンデンサに移してコンデンサの端子間電圧を入力電圧より高くするものである。一方、この回路を反対に構成したものが降圧チョッパ回路となる。昇圧および降圧チョッパ回路は非絶縁のスイッチングＤＣ−ＤＣコンバータとして最も基本的なものである。
【０００３】
このようなスイッチング回路の電流容量を大きくしようとすると、回路の各素子の電流容量を大きくしていく必要があるが、特にスイッチング素子やダイオードの電流容量は、単一の素子の電流容量には限界があるので、素子を多数並列に構成することになる。しかしながらＭＯＳＦＥＴやＩＧＢＴといったスイッチング素子を多並列にして動かすと、わずかなスイッチング特性のずれで素子間の損失が大きく偏る可能性があり、好ましくない。ダイオードについても同様で、わずかな順方向電圧の違いで電流が大きく偏るため、一般に多くの素子を並列にして構成することは好ましくない。このため、１個または少数のＭＯＳＦＥＴやＩＧＢＴなどのスイッチング素子およびダイオードで構成されたスイッチング回路を、多数並列にすることで全体としての電流容量を大きくする。スイッチング回路には、先に述べたように、チョッパリアクトル、スイッチング素子、およびダイオードが含まれる。
【０００４】
このように構成された多並列のスイッチング回路の場合は、素子の特性ばらつきによって電流の偏りが発生する可能性は少ない。しかしながら、回路上のなんらかの原因で並列接続された回路間で電流が偏る可能性がある。
【０００５】
このため、たとえば特許文献１では、スイッチング素子およびコイル（チョッパリアクトル）を有し、スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する複数の入力変換回路を並列に接続したＤＣ−ＤＣコンバータにおいて、複数の入力変換回路のスイッチング素子に対し、コイル（チョッパリアクトル）を流れる電流がゼロのときにオフからオンになるスイッチング動作を行うように制御することにより、電流がある特定のスイッチング素子に偏らないようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−７２７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、実施の形態で後述するような理由により、多並列にしたスイッチング回路を、同じ制御信号で駆動したとしても、個々のスイッチング回路の、わずかな回路インピーダンスのばらつき、スイッチング素子駆動回路の遅延などによって、オンオフタイミングが異なると、並列接続された回路の電流が一方の回路に偏り、個々の電流値が大きくばらつくことがわかっている。電流値がばらつくと一部の素子に大きな電流が流れ、素子が破損する可能性がある。特許文献１では、上述したような回路間の電流の偏りを防ぐための方策が示されているが、入力電流がゼロになるところを検出する構成であるため、電流不連続モードが前提となっており、大容量の電力変換回路には用いることができないという問題点がある。
【０００８】
本発明はかかる問題点を解決するためになされたものであり、複数のスイッチング回路が並列接続された構成であっても、電流の偏りを防止することが可能な電力変換回路およびその制御方法を得ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、リアクトルとスイッチング素子とを有するスイッチング回路を、複数並列接続して構成され、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する電力変換回路であって、各前記スイッチング回路に設けられ、各前記スイッチング回路に流れる電流を検出する電流検出部と、各前記スイッチング回路ごとに前記電流検出部で検出された電流値が閾値以上か否かを判定し、前記電流値が前記閾値以上のスイッチング回路があった場合、当該スイッチング回路の前記スイッチング素子のＯＮ時間を短くする制御を行う制御部とを備えた電力変換回路である。
【発明の効果】
【００１０】
本発明は、リアクトルとスイッチング素子とを有するスイッチング回路を、複数並列接続して構成され、前記スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力する電力変換回路であって、各前記スイッチング回路に設けられ、各前記スイッチング回路に流れる電流を検出する電流検出部と、各前記スイッチング回路ごとに前記電流検出部で検出された電流値が閾値以上か否かを判定し、前記電流値が前記閾値以上のスイッチング回路があった場合、当該スイッチング回路の前記スイッチング素子のＯＮ時間を短くする制御を行う制御部とを備えた電力変換回路であるので、複数のスイッチング回路が並列接続された構成であっても、電流の偏りを防止することができる。
【図面の簡単な説明】
【００１１】
【図１】複数個のチョッパ昇圧回路を並列に接続した構成を備えた電力変換回路の構成を示す回路図である。
【図２】２個のチョッパ昇圧回路を並列に接続した構成を備えた電力変換回路の構成を示す回路図である。
【図３】２並列のチョッパ昇圧回路における２つのスイッチング素子のＯＮ時間がわずかにずれた状態を示すタイミングチャートである。
【図４】２個のチョッパ降圧回路を並列に接続した構成を備えた電力変換回路の構成を示す回路図である。
【図５】本発明の実施の形態１に係る電力変換回路の構成を示した構成図である。
【図６】本発明の実施の形態１に係る電力変換回路の構成の変形例を示した構成図である。
【図７】本発明の実施の形態１に係る電力変換回路の構成のさらなる変形例を示した構成図である。
【図８】本発明の実施の形態１に係る電力変換回路のチョッパ降圧回路の場合の構成を示した構成図である。
【図９】本発明の実施の形態２に係る電力変換回路の構成を示した構成図である。
【図１０】本発明の実施の形態４に係る電力変換回路の構成を示した構成図である。
【図１１】本発明の実施の形態４に係る電力変換回路のチョッパ降圧回路の場合の構成を示した構成図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、複数個のチョッパ昇圧回路を並列に接続した構成を備えた電力変換回路を示している。図１に示すように、当該電力変換回路においては、各チョッパ昇圧回路は、チョッパリアクトル１とスイッチング素子２とを直列に接続した直列回路と、このスイッチング素子２と並列に接続されたダイオード３とコンデンサ４との直列回路とから構成されている。但し、コンデンサ４は、各チョッパ昇圧回路ごとに設けられておらず、１つのコンデンサが各チョッパ昇圧回路に対して共通に設けられている。すなわち、図１に示すように、各チョッパ昇圧回路のチョッパリアクトル１とスイッチング素子２とダイオード３とからなる各回路部分（以下、スイッチング回路と呼ぶ）を並列に接続し、それらのスイッチング回路の出力が並列になった部分の外部に１つのコンデンサ４が各スイッチング回路に対して共通に設けられている。すなわち、複数のスイッチング回路が並列に接続された並列回路の出力側（スイッチング回路の出力が合流する合流点の出力側）にコンデンサ４が配置されている。また、各スイッチング素子２には、それぞれ、駆動回路７が設けられ、駆動回路７からの信号により各スイッチング素子２はＯＮ／ＯＦＦ動作する。このスイッチング動作により、電力変換回路は、入力された直流電圧Ｖｉｎを昇圧（または降圧）して出力する。このように、図１においては、チョッパリアクトル１とスイッチング素子２とダイオード３とからなる各スイッチング回路が並列に接続された並列回路が入力側に設けられ、コンデンサ４が出力側に設けられている。
【００１３】
このような電力変換回路（ＤＣ−ＤＣ回路）では、出力電圧を一定値に制御するために、出力電圧を検出するための電圧検出部５が設けられている。この電圧検出部５によって検出された電圧検出値３０は、外部に設けられた誤差増幅器６に入力される。また、誤差増幅器６は、同じく外部に設けられた電圧制御回路（図示せず）からの電圧指令値３１が入力され、電圧指令値３１と電圧検出値３０との差分を増幅（誤差増幅）して、それに基づき、スイッチング素子２のゲートパルス幅を制御し、パルス幅信号３２として各スイッチング素子２に出力する。図１のように複数のチョッパ昇圧回路を並列接続した場合、入力電圧Ｖｉｎは共通で、出力電圧Ｖｏｕｔも共通であるので、基本的には各スイッチング素子２のスイッチングパルスのパルス幅は同じでよく、全てのスイッチング素子２を同じパルス幅信号３２で並列に駆動する。このような構成が通常の並列接続の状態である。
【００１４】
次に、チョッパ昇圧回路を並列接続した場合に、どういう原理で電流が偏るかについて説明する。図２は、説明を簡単化するために、２個のチョッパ昇圧回路（以下、回路１および回路２と呼ぶ）が並列接続された構成を示しているが、基本的な構成は図１と同じである。図２において、電力変換回路の入力電圧および入力電流をそれぞれＶｉｎおよびＩｉｎとし、出力電圧および出力電流をそれぞれＶｏｕｔおよびＩｏｕｔとする。また、回路１の入力電流をＩ１、チョッパリアクトル１のリアクトルをＬ１、スイッチング素子２をＳ１、ダイオード３とＤ１とし、同様に、回路２の入力電流をＩ２、チョッパリアクトル１のリアクトルをＬ２、スイッチング素子２をＳ２、ダイオード３とＤ２とし、コンデンサ４をＣとする。また、回路１において、スイッチング素子Ｓ１がＯＮ時の電流経路、すなわち、Ｌ１とＳ１を含む経路のインピーダンスをＲｓ１、スイッチング素子Ｓ１のＯＦＦ時の経路、すなわち、Ｌ１とＤ１を含む経路のインピーダンスをＲｄ１とする。また、同様に、回路２において、スイッチング素子Ｓ２がＯＮ時の電流経路、すなわち、Ｌ２とＳ２を含む経路のインピーダンスをＲｓ２、スイッチング素子Ｓ２のＯＦＦ時の経路、すなわち、Ｌ２とＤ２を含む経路のインピーダンスをＲｄ２とする。
【００１５】
いま、この２つの回路（回路１と回路２）のスイッチングのＯＮ時間の時間長に違いが生じた場合を考える。図３は、回路１のスイッチング素子Ｓ１と回路２のスイッチング素子Ｓ２のＯＮ時間がわずかにずれた状態を示している。図３において、スイッチング素子Ｓ１のＯＮ時間をｔｏｎ＋ｔｄ、ＯＦＦ時間をｔｏｆｆ、スイッチング素子Ｓ２のＯＮ時間をｔｏｎ、ＯＦＦ時間をｔｏｆｆ＋ｔｄとする。すなわち、スイッチング素子Ｓ１のＯＮ時間の方が、スイッチング素子Ｓ２のＯＮ時間よりも、時間ｔｄだけ長く、その分だけ、ＯＮ時間がわずかにずれている。
【００１６】
ここで、回路１と回路２の構成は同じであるため、回路１のインピーダンスＲｓ１と回路２のインピーダンスＲｓ２とは同じであり、また、回路１のインピーダンスＲｄ１と回路２のインピーダンスＲｄ２とは同じであるため、以下では、Ｒｓ１とＲｓ２とをまとめてＲｓとし、Ｒｄ１とＲｄ２とをまとめてＲｄとする。
【００１７】
このとき、電力変換回路の昇圧比γは、下記の式（１）のように表される。また、このとき、スイッチング素子Ｓ１，Ｓ２を含む回路１，２の損失が十分に小さいと仮定すると、入力電流と出力電流も式（１）のような関係にある。
【００１８】
【数１】
2015023776.tif 000003
【００１９】
図３のように、スイッチング素子Ｓ１およびＳ２のそれぞれにおいて、一定のスイッチング周期が繰り返されている場合、電圧の平衡条件から、下記の式（２）および（３）がそれぞれ導かれる。
【００２０】
【数２】
2015023776.tif 000004
【００２１】
これらの式（２），（３）を解いて下記の式（４）で示される関係を得る。
【００２２】
【数３】
2015023776.tif 000005
【００２３】
ここで、ｔｄ、Ｒｓ、Ｒｄは微小と考えて、右辺第２項の２次の項を無視して線形化すると、下記の式（５）で示される関係を得る。
【００２４】
【数４】
2015023776.tif 000006
【００２５】
上記の説明においては、チョッパ昇圧回路について説明したが、チョッパ降圧回路についても同様である。図４は、２個のチョッパ降圧回路（回路１、回路２）を並列に接続した構成を示したものである。図４に示すように、当該電力変換回路においては、各チョッパ降圧回路は、スイッチング素子２とチョッパリアクトル１とを直列に接続した直列回路と、このスイッチング素子と並列に接続されたダイオード３とコンデンサ４との直列回路とから構成されている。但し、図４においては、チョッパ降圧回路であるため、各素子の配置順序が図２と逆になっている。すなわち、コンデンサ４が入力側に設けられ、チョッパリアクトル１とスイッチング素子２とダイオード３とからなる各スイッチング回路が並列に接続された並列回路が出力側に設けられている。さらに、スイッチング回路内で、スイッチング素子２が、チョッパリアクトル１よりも入力側になるように設けられている。
【００２６】
図４の構成において、電力変換回路の入力電圧および入力電流をそれぞれＶｉｎおよびＩｉｎとし、出力電圧および出力電流をそれぞれＶｏｕｔおよびＩｏｕｔとし、回路１の入力電流をＩ１、チョッパリアクトル１のリアクトルをＬ１、スイッチング素子２をＳ１、ダイオード３とＤ１とし、同様に、回路２の入力電流をＩ２、チョッパリアクトル１のリアクトルをＬ２、スイッチング素子２をＳ２、ダイオード３とＤ２とし、コンデンサ４をＣとする。また、回路１において、スイッチング素子Ｓ１がＯＮ時の電流経路、すなわち、Ｌ１とＳ１を含む経路のインピーダンスをＲｓ１、スイッチング素子Ｓ１のＯＦＦ時の経路、すなわち、Ｌ１とＤ１を含む経路のインピーダンスをＲｄ１とする。また、同様に、回路２において、スイッチング素子Ｓ２がＯＮ時の電流経路、すなわち、Ｌ２とＳ２を含む経路のインピーダンスをＲｓ２、スイッチング素子Ｓ２のＯＦＦ時の経路、すなわち、Ｌ２とＤ２を含む経路のインピーダンスをＲｄ２とする。
【００２７】
また、上記の図３と同様に、スイッチング素子Ｓ１のＯＮ時間をｔｏｎ＋ｔｄ、ＯＦＦ時間をｔｏｆｆ、スイッチング素子Ｓ２のＯＮ時間をｔｏｎ、ＯＦＦ時間をｔｏｆｆ＋ｔｄとする。ここで、回路１のインピーダンスＲｓ１と回路２のインピーダンスＲｓ２とは同じであり、また、回路１のインピーダンスＲｄ１と回路２のインピーダンスＲｄ２とは同じであるため、以下では、Ｒｓ１とＲｓ２とをまとめてＲｓとし、Ｒｄ１とＲｄ２とをまとめてＲｄとする。
【００２８】
このとき、式（１）と同様に、昇圧比γを定義すると（γ＜１）、電流の偏りは、下記の式（６）のように求められる。
【００２９】
【数５】
2015023776.tif 000007
【００３０】
式（５）および式（６）によれば、電流の偏りはスイッチングＯＮ時間の差ｔｄに比例しており、特に回路のインピーダンスＲｓ、Ｒｄが十分に小さく設計されている場合は、電流偏りの大きさは非常に大きくなる。これはつまり、回路上の問題によって生じたスイッチング時間のごくわずかな違いが、非常に大きな電流の偏りを発生させることを示している。
【００３１】
図５は、このような電流の偏りを抑制するための本実施の形態に係る一つの構成について示している。図５の電力変換回路の構成は、図１の構成に対して、電流検出部８とＯＮ時間調整回路９とを追加した構成である。他の構成および動作については、図１と同じであるため、ここでは、同一符号を付して示し、詳細な説明については省略する。
【００３２】
電流検出部８は、各チョッパ昇圧回路の入力電流を検出（すなわち、各スイッチング回路を流れる電流を検出）するためのもので、各チョッパ昇圧回路（すなわち、各スイッチング回路）に対してそれぞれ１個ずつ設ける。図５では、電流検出部８は、チョッパリアクトル１とスイッチング素子２との間に接続され、スイッチング素子２を流れる電流値を検出している。各電流検出部８は、検出した電流検出値３３を、各チョッパ昇圧回路の外部に設けられたＯＮ時間調整回路９に送信する。ＯＮ時間調整回路９には、誤差増幅器６からのパルス幅を指令するパルス幅信号３２が入力されている。ＯＮ時間調整回路９では、各チョッパ昇圧回路で計測された電流値に基づいて、電流値が基準値より大きくなっているチョッパ昇圧回路のパルス幅を減少させ、電流値が基準値より小さいチョッパ昇圧回路のパルス幅は増加させて、各電流値がほぼ一定になるような制御を行う。パルス幅の減少量および増加量は予め設定した値（固定値）としてもよいが、望ましくは、電流値と基準値との差に基づいて決定することが望ましい。こうして調整された各チョッパ昇圧回路のパルス幅を示すパルス幅信号３４が各チョッパ昇圧回路のスイッチング素子２の駆動回路７に入力され、各チョッパ昇圧回路のスイッチング素子２を駆動する。これによって、電流の偏りが抑制される。
【００３３】
図５の構成では、このように、ＯＮ時間調整回路９が、各スイッチング回路ごとに電流検出部８で検出した電流値が閾値以上か否かを判定し、当該電流値が閾値以上のスイッチング回路があった場合、当該スイッチング回路のスイッチング素子２のＯＮ時間を短くする制御を行う制御部を構成している。
【００３４】
なお、上記の説明においては、ＯＮ時間調整回路９が、各チョッパ昇圧回路で計測された電流値に基づいて、電流値が基準値より大きくなっているチョッパ昇圧回路のパルス幅を減少させ、電流値が基準値より小さいチョッパ昇圧回路のパルス幅は増加させて、各電流値がほぼ一定になるような制御を行うと説明したが、基準値を用いずに、各チョッパ昇圧回路間の電流値の差（例えば、回路数が２個であればそれらの電流値の大小関係、回路数が多数であれば、各回路の電流値の平均値との差など）に基づいて、電流値が他の回路の電流値より大きくなっているチョッパ昇圧回路のパルス幅を減少させ、電流値が他の回路の電流値より小さいチョッパ昇圧回路のパルス幅は増加させるようにしてもよい。
【００３５】
しかしながら、図５のような構成で電流の偏りを抑制する場合、各チョッパ昇圧回路内に設けられた電流検出部８で検出した電流値を、各チョッパ昇圧回路の外部に設けられたＯＮ時間調整回路９に一旦入力し、ＯＮ時間調整回路９で、誤差増幅器６が発生するパルス幅信号３２とは異なる新たなパルス幅信号３４を生成して、各チョッパ昇圧回路にそれを戻して、各チョッパ昇圧回路の駆動回路７を制御する、という手順になる。この場合、各チョッパ昇圧回路からＯＮ時間調整回路９との間に往復の信号線が必要になる。また、恐らくは、その間になんらかの絶縁機構も必要になる。
【００３６】
本来、図１のようなチョッパ昇圧回路（または降圧回路）の並列動作では、電流の偏りは想定されていないものであり、前述のようなパルス幅の違いが発生した場合に、式（５）あるいは式（６）といった数式に基づいて電流が偏るだけである。つまり電流の偏り抑制機能は、本来は必要なく、むしろ回路を破壊するような過電流が流れるのを防ぐための保護動作のような役割が期待されている。このように考えると、図１のようなチョッパ並列構成の場合は、電流の偏りを正確に均一にするような機構はむしろ無駄であり、各チョッパ回路内で保護動作を行うような機構が望ましい。
【００３７】
このような考え方に基づいて考案されたのが、図６に示すような本実施の形態に係る回路構成である。図６の構成は、図５の構成におけるＯＮ時間調整回路９の代わりに、各チョッパ昇圧回路内に、電流検出部８に接続された比較器１０と、比較器１０と駆動回路７との間に接続された抑制信号制御回路１１とを設けた構成である。他の構成および動作については、図１または図５と同じであるため、ここでは、同一符号を付して示し、説明は省略する。
【００３８】
図６の構成においては、電流検出部８から出力された電流検出値３３が、各チョッパ昇圧回路内に設けられた比較器１０に入力される。比較器１０では、各チョッパ昇圧回路で許容できる電流の上限値（以下、上限電流値３５と呼ぶ）が入力あるいは内部に設定されている。上限電流値３５は、チョッパ昇圧回路の設計値などから予め設定される値である。比較器１０は、電流検出部８からの電流検出値３３と上限電流値３５とを比較して、電流検出値３３が上限電流値３５を超えていた場合、抑制信号３６を出力する。抑制信号３６は、電流検出値３３が上限電流値３５を超えているチョッパ昇圧回路の電流値を下げるために、その回路のスイッチング素子２のパルス幅を減少させるための信号である。すなわち、抑制信号３６は、誤差増幅器６が出力するパルス幅信号３２を所定値だけ減少させた値のパルス幅信号である。この所定値は予め設定した固定値としてもよいが、望ましくは、電流検出値３３と上限電流値３５との差に基づいて決定した値とすることが望ましい。抑制信号３６は、各チョッパ昇圧回路に設けられた抑制信号制御回路１１に入力される。この抑制信号制御回路１１には、誤差増幅器６から出力された、全チョッパ昇圧回路共通のパルス幅信号３２が入力される。抑制信号制御回路１１は、比較器１０からの抑制信号３６が入力された場合には、当該抑制信号３６を駆動信号３７として駆動回路７に出力し、一方、比較器１０からの抑制信号３６がない場合は、誤差増幅器６から入力されたパルス幅信号３２を駆動信号３７として駆動回路７に出力する。こうして、電流検出部８で検出した電流検出値３３が上限電流値３５を超えた場合には、抑制信号３６を出力して、当該抑制信号３６によりパルス幅を減少させて、そのチョッパ昇圧回路の電流値を抑えるように制御を行う。このような制御を行うことによって、各チョッパ昇圧回路の電流値が、回路が許容できる最大電流値（上限電流値）を超えるのを防ぐことができる。この方法は、各チョッパ昇圧回路の電流値を厳密に同じにするように制御するのではなく、ある一定の範囲内に収めることを目的としたものであるが、制御が各チョッパ昇圧回路の内部で行われるので、図５に示した外部のＯＮ時間調整回路９との信号のやり取りが不要になり、回路構成が容易になる。
【００３９】
このように、図６の構成においては、比較器１０と抑制信号制御回路１１とが、各スイッチング回路ごとに電流検出部８で検出された電流値が閾値以上か否かを判定し、当該電流値が閾値以上のスイッチング回路があった場合、当該スイッチング回路のスイッチング素子２のＯＮ時間を短くする制御を行う制御部を構成している。
【００４０】
なお、図５および図６に示した電流検出部８は、ＤＣ電流の計測が可能な電流計や電流測定器などを用いればよいが、その場合に限らず、ＤＣ電流の検出が可能であれば、例えば、電流検出用の抵抗でもＤＣ用のＣＴ（Current Transformer）など、他の検出手段でもよいものとする。
【００４１】
図７は、本実施の形態１に係る電力変換回路の変形例を示した図である。図７と図６の構成の違いは、電流検出部の配置である。図６においては、電流検出部８をチョッパ昇圧回路内の入力側すなわちチョッパリアクトル１側に設けていたが、図７では、電流検出部８Ａを出力側すなわちダイオード３側に配置している。具体的には、図７においては、並列に設けられた各スイッチング回路の出力が合流する合流点よりも入力側で、かつ、ダイオード３よりも出力側に、電流検出部８Ａが配置されている。図６の構成でも図７の構成でも、チョッパ昇圧回路の電流を測定することができるため、どちらの方法でもかまわない。但し、図６のように、チョッパリアクトル１側で電流を検出する場合は、電流のリップルはあるものの、ほぼＤＣ的な電流が流れるが、図７のように、ダイオード３側で電流を検出する場合は、パルス的になるため、検出した電流検出値３３ＡをＤＣ電流に変換するために、フィルタ回路１２が必要になる。そのため、図７の構成においては、各チョッパ昇圧回路において、電流検出部８Ａと比較器１０との間に、電流検出値３３ＡをＤＣ電流に変換するためのフィルタ回路１２が設けられており、電流検出部８Ａからの電流検出値３３Ａはフィルタ回路１２でＤＣ電流に変換後、比較器１０に入力される。他の構成および動作については、図６と同じであるため、同一符号を付して示し、説明は省略する。
【００４２】
なお、図７の構成においては、比較器１０、抑制信号制御回路１１、および、フィルタ回路１２が、各スイッチング回路ごとに電流検出部８Ａで検出された電流値が閾値以上か否かを判定し、当該電流値が閾値以上のスイッチング回路があった場合、当該スイッチング回路のスイッチング素子２のＯＮ時間を短くする制御を行う制御部を構成している。
【００４３】
図８は、本実施の形態１に係る図７の電力変換回路のチョッパ降圧回路の場合の構成を示す図である。図８の構成においては、チョッパ降圧回路であるため、各素子の配置順序が図７と逆になっている。図７においては、スイッチング回路内で、ダイオード３の入力側に電流検出部８Ｂが設けられている。降圧チョッパの場合は、入力側のスイッチング素子２およびダイオード３にパルス的な電流が流れ、出力側のチョッパリアクトル１はリップルを含むＤＣ電流が流れる。図８では、電流検出部８Ｂが、ダイオード３を流れる電流を検出している。また、図８においては、電流検出部８Ｂからの電流検出値３３Ｂがフィルタ回路１２に入力され、そこでＤＣ電流に変換されて、比較器１０に入力される。比較器１０では、電流検出値３３Ｂと上限電流値３５との比較が行われ、電流検出値３３Ｂが上限電流値３５を超えていた場合にのみ、抑制信号３６を出力される。抑制信号制御回路１１には、外部に設けられた誤差増幅器６から出力された、全チョッパ昇圧回路共通のパルス幅信号３２が入力される。抑制信号制御回路１１は、比較器１０からの抑制信号３６が入力された場合には、当該抑制信号３６を駆動信号３７として駆動回路７に出力することで、スイッチング素子２のＯＮ時間が短くなるようにパルス幅を調整し、一方、比較器１０からの抑制信号３６がない場合は、誤差増幅器６から入力されたパルス幅信号３２をそのまま駆動信号３７として駆動回路７に出力する。他の動作は、図７と同じである。
【００４４】
図８の構成においては、比較器１０、抑制信号制御回路１１、および、フィルタ回路１２が、各スイッチング回路ごとに電流検出部８Ｂで検出された電流値が閾値以上か否かを判定し、当該電流値が閾値以上のスイッチング回路があった場合、当該スイッチング回路のスイッチング素子２のＯＮ時間を短くする制御を行う制御部を構成している。
【００４５】
以上のように、本実施の形態１においては、昇圧チョッパの場合も、降圧チョッパの場合も、チョッパリアクトル１およびスイッチング素子２を備え、スイッチング素子２がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力するスイッチング回路を、複数並列的に接続した電力変換回路において、各スイッチング回路に流れる電流を検出する電流検出部８，８Ａ，８Ｂを備え、各スイッチング回路ごとに、電流検出部８，８Ａ，８Ｂで検出された電流値がある規定値（上限電流値３５）以上になっているかを判定し、規定値以上だった場合に、そのスイッチング回路のスイッチング素子２のパルス幅を減少させ、当該スイッチング素子２のＯＮ時間を短くする制御を行うようにした。一般に、スイッチング回路を並列にすると、上述したように、電流が偏る可能性があるという問題点があるが、本実施の形態１では、各スイッチング回路に流れる電流の値を検出して、それらの偏りを無くすように、各スイッチング回路ごとに、スイッチング素子のパルス幅を制御するようにしたので、スイッチング素子２間の電流の偏りを防止し、スイッチング素子２の破壊を未然に防ぐことが可能になる。具体的には、電流値の上限を設けて、それを超えた場合に、デューティを絞る保護を行う。
【００４６】
実施の形態２．
図９は、本発明の実施の形態２に係る電力変換回路の構成を示した図である。本実施の形態２においては、電流検出の方法について、より具体的な構成を示す。本実施の形態２においては、図９に示すように、図７に示した電流検出部８Ａとして、ＣＴ（Current Transformer）１３が設けられている。また、図７の構成においては電流検出部８Ａと比較器１０との間にフィルタ回路１２のみが設けられていたが、図９の構成では、ＣＴ１３と比較器１０との間に、整流回路１４とフィルタ回路１５とが設けられている。他の構成および動作については、図７と同じであるため、ここでは、同一符号を付して示し、説明は省略する。
【００４７】
ダイオード３やスイッチング素子２の電流を計測する場合、その電流はパルス的になっている。計測の目的はＤＣ的な電流であるが、先に示した図７および図８の例では、パルス的な電流を計測して、フィルタ回路１２を通すことでＤＣ電流に変換した。
【００４８】
図９では、電流の検出に、ＤＣ成分を検出することのできないＡＣ用のＣＴ１３、すなわち、トランス型のＣＴを用いている。このようなＡＣ用のＣＴ１３はＤＣ電流が計測できないものの安価であり、電流検出用の抵抗とは異なり、容易に絶縁された計測が可能である。ＡＣ用のＣＴ１３で計測されたパルス的な電流値は、整流回路１４とフィルタ回路１５とを通すことにより、ＤＣ的な電流値に変換することができる。このように、本実施の形態では、ＡＣ用のＣＴ１３でスイッチング回路を流れる電流を検出するようにしたので、安価で簡単な回路構成で電流の検出を実現することができる。
【００４９】
以上のように、本実施の形態２においては、ダイオード３あるいはスイッチング素子２に流れる電流を検出する電流検出部をＣＴ１３とフィルタ回路１５とから構成するようにしたので、ＣＴ１３、特に、ＤＣ測定ができないトランス型の電流検出器を用いることが可能になるため、安価で容易な回路で電流の検出が可能である。
【００５０】
実施の形態３．
上記の実施の形態１〜２では、電流検出による制御によって電流の偏りを抑制する方法を示した。本実施の形態３では、各回路のインピーダンスを調整することによって電流の偏りを抑える方法を示す。
【００５１】
上記の式（５）および（６）で示したように、電流の偏りはスイッチング素子２のゲートのパルス幅のわずかな違いによって生じ、回路のインピーダンスでバランスされたところで定常値に達する。すなわち、式（５）および（６）に示すように、回路のインピーダンスが小さければ偏りが大きくなり、回路のインピーダンスが大きければ偏りが小さくなる。従って、回路のインピーダンスをある程度大きくすることで偏りを抑制することができる。
【００５２】
まず、図２の昇圧チョッパの場合、入力電流Ｉｉｎに対する電流の偏りの割合の、許容上限値を、下記の式（７）に示すように、ηとする。
【００５３】
【数６】
2015023776.tif 000008
【００５４】
式（５）を式（７）に代入して変形を行うと、下記の式（８）を得る。
【００５５】
【数７】
2015023776.tif 000009
【００５６】
ここで、ｆは駆動パルスの周波数、Ｚｏｕｔは（Ｚｏｕｔ＝Ｖｏｕｔ／Ｉｏｕｔ）である。この式は、パルス幅に偏りｔｄが生じたときに、回路のインピーダンスがどれくらい大きければ電流の偏りの上限値を超えないかを示している。左辺には電源の昇圧比γが含まれているが、通常のチョッパ昇圧回路では、電源の効率の関係で昇圧比γとして、たとえば１０以上などの大きな値が選ばれることは少なく、多くは２前後の値である。γを２とすると左辺は（Ｒｓ＋Ｒｄ）／２となり、ほぼ回路全体のインピーダンスを示すことがわかる。
【００５７】
右辺については、たとえばηは現実的な設計の範囲で０．５程度の値が想定される。またｆ×ｔｄは、ゲート駆動パルスの周期に対してパルスのずれがどれくらいか、ということを意味しているが、高い周波数でスイッチングする場合は回路内の遅れも十分小さくなるように設計されることが普通であるので、ｔｄは１／ｆに従って大きくなると考えられる。従って、ｆ×ｔｄを一つの目安とするとすることができ、たとえば１％などの値が想定される。そのように考えると、右辺は０．０２×Ｚｏｕｔ＝０．０２×Ｖｏｕｔ／Ｉｏｕｔということになる。つまり、これが電流の偏りを十分に抑えるための回路インピーダンスの一つの目安ということができる。
【００５８】
一方、これを逆に考えると、回路のインピーダンスが０．０２×Ｚｏｕｔであるといことは、回路内の損失が２％あるということであり、電源の損失として想定される値である。つまり、適切な電源損失を仮定した場合に、電流の偏りηを０．５以下に抑えるためには、ｆ×ｔｄを１％以下に制御しなければいけない、ということになる。
【００５９】
同じことはチョッパ降圧回路についても言える。電流の偏りの許容上限値ηを今度は出力電流Ｉｏｕｔを用いて、下記の式（９）のように定義すると、同様に、下記の式（１０）を得る。この場合、γは１以下であり、典型的には０．５などである。０．５とするとこの左辺はＲｓ／２＋Ｒｄとなる。右辺は、入力電圧と入力電流の比Ｚｉｎは（Ｚｉｎ＝Ｖｉｎ／Ｉｉｎ）を用いて同様に表され、同様の議論から、右辺は０．０２×Ｚｉｎ＝０．０２×Ｖｉｎ／Ｉｉｎ程度であると想像される。これがチョッパ降圧回路の場合の回路のインピーダンスの一つの目安になる。
【００６０】
【数８】
2015023776.tif 000010
【００６１】
【数９】
2015023776.tif 000011
【００６２】
以上のように、本実施の形態３では、チョッパリアクトル１およびスイッチング素子２を備え、スイッチング素子２がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力するスイッチング回路を、複数並列的に接続した電力変換回路において、電力変換回路の出力定格電圧をＶｏｕｔ、出力定格電流をＩｏｕｔとしたときに、チョッパ昇圧回路では、回路内の抵抗成分Ｒｃを、Ｖｏｕｔ／Ｉｏｕｔ×０．０２以上に、回路の入力定格電圧をＶｉｎ、出力定格電流をＩｉｎとしたときに、チョッパ降圧回路では、回路内の抵抗成分Ｒｃを、Ｖｉｎ／Ｉｉｎ×０．０２以上に設定する構成とした。このように、回路内の抵抗成分を所定値より大きい値に設定することにより、電流の偏りは生じにくくなるという効果が得られる。
【００６３】
実施の形態４．
図１０は、チョッパ昇圧回路を多並列にした場合に、各回路のチョッパリアクトルＬ１、Ｌ２、Ｌ３、・・・を小さくし、並列になった外部に容量の大きなリアクトルＬ０を設けたものである。つまり、上記の実施の形態１〜３で示したチョッパリアクトル１を２つに分割し、一方を各スイッチング回路内に設け、他方を全ての並列回路でまとめて一つのリアクトルで構成している。各回路のチョッパ動作としては、Ｌ０＋Ｌ１、Ｌ０＋Ｌ２、Ｌ０＋Ｌ３、・・・（＝Ｌ０＋Ｌ１）のインダクタンスで動作する。この回路構成のメリットは、Ｌ１、Ｌ２、Ｌ３、・・・を比較的小さい簡便なものとし、Ｌ０を大きく構成できることである。こうすることによって、多並列された各回路は、ほぼスイッチング素子２だけになる。また、各回路のリアクトルＬ１、Ｌ２、Ｌ３、・・・は低コストで、かつ、冷却などをあまり考慮する必要がなくなり、十分なインダクタンスが必要で冷却やコストの必要なのは外部のＬ０だけとなるので、低コスト化、冷却構造の簡素化、構造の単純化が可能になる。
【００６４】
ここで、Ｌ１、Ｌ２、Ｌ３、・・・を完全になくしてしまって、Ｌ０だけにしてしまうことも理論的には可能であるが、本発明で議論しているように、各回路のスイッチングに少しのずれが生じた場合に、たとえばＳ１のみがＯＮしてＳ２以下がＯＦＦした場合、Ｓ１とＳ２のドレイン電位が完全に短絡されてしまっているため、その瞬間にはＬ１、Ｌ２の経路に大電流が流れてしまう。このような動作を防ぐために、ある程度のインダクタンスがＬ１，Ｌ２、Ｌ３、・・・の位置に必要となる。従って、リアクトルＬ１、Ｌ２、Ｌ３、・・・は、各スイッチング回路内に設けることが、実質的には望ましい。
【００６５】
図１１は、チョッパ降圧回路の場合である。図１０と同様に、リアクトルを２つに分割し、一方を各スイッチング回路内にリアクトルＬ１，Ｌ２、Ｌ３、・・・として設け、他方を全ての並列回路でまとめて一つのリアクトルＬ０として構成することで、構造を簡素化、低コスト化することが可能になる。他の構成については、実施の形態１〜３および図１０と同じであるため、ここでは説明を省略する。
【００６６】
なお、本実施の形態４のリアクトルの構成は、上記の実施の形態１〜３のいずれにも適用可能である。
【００６７】
以上のように、本実施の形態によれば、リアクトルおよびスイッチング素子を備え、スイッチング素子がスイッチング動作を行うことにより、入力された直流電圧を昇圧または降圧して出力するスイッチング回路を、複数並列的に接続した電力変換回路において、並列接続される手前の入力側、あるいは、並列の出力が合流した後の出力側に、さらに、各スイッチング回路に備えられたリアクトルのインダクタンス値よりも大きいインダクタンス値のリアクトルを備えるようにしたので、並列なリアクトルの一部を大きなリアクトルにまとめることで、低コスト化、構造の単純化を図ることができる。
【００６８】
なお、上記の実施の形態１〜４においては、チョッパリアクトル１を設けるとして説明した。ここで説明したコンバータは非絶縁型のコンバータであり、その他たとえばフライバック型コンバータなど、非絶縁型コンバータが存在する。フライバック型の場合はリアクトルではなくトランスにエネルギーを蓄積して電力を変換する。このため、実施の形態１〜４で説明したのと同様の効果が、フライバックコンバータなどの絶縁型コンバータについても適用可能である。従って、チョッパリアクトル１の代わりに、トランスを設けた回路においても本発明は適用可能である。
【符号の説明】
【００６９】
１  チョッパリアクトル、２  スイッチング素子、３  ダイオード、４  コンデンサ、５  電圧検出部、６  誤差増幅器、７  駆動回路、８  電流検出部、９  ＯＮ時間調整回路、１０  比較器、１１  抑制信号制御回路、１２  フィルタ回路、１３  ＣＴ、１４  整流回路、１５  フィルタ回路、３０  電圧検出値、３１  電圧指令値、３２  パルス幅信号、３３，３３Ａ，３３Ｂ  電流検出値、３４  パルス幅信号、３５  上限電流値、３６  抑制信号、３７  駆動信号。
【図１】
2015023776.tif 000012
【図２】
2015023776.tif 000013
【図３】
2015023776.tif 000014
【図４】
2015023776.tif 000015
【図５】
2015023776.tif 000016
【図６】
2015023776.tif 000017
【図７】
2015023776.tif 000018
【図８】
2015023776.tif 000019
【図９】
2015023776.tif 000020
【図１０】
2015023776.tif 000021
【図１１】
2015023776.tif 000022