(57)【要約】【課題】高信頼性を有する素子構造を実現可能な放射線撮像装置を提供する。【解決手段】放射線撮像装置は、放射線に基づく信号電荷を発生する複数の画素と、複数の画素から信号電荷を読み出すための電界効果型のトランジスタとを備え、トランジスタは、基板側から順に積層された、第１のシリコン酸化物膜、活性層を含む半導体層および第２のシリコン酸化物膜と、第１または第２のシリコン酸化膜を間にして半導体層に対向配置された第１ゲート電極とを有する。第２のシリコン酸化物膜の厚みは、第１のシリコン酸化物膜の厚みと同等以上である。【選択図】図４
2015023079.tif 000002
【特許請求の範囲】
【請求項１】
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
基板側から順に積層された、第１のシリコン酸化物膜、活性層を含む半導体層および第２のシリコン酸化物膜と、
前記第１または第２のシリコン酸化膜を間にして前記半導体層に対向配置された第１ゲート電極とを有し、
前記第２のシリコン酸化物膜の厚みは、前記第１のシリコン酸化物膜の厚みと同等以上である
放射線撮像装置。
【請求項２】
前記トランジスタは、前記基板側から順に、前記第１のシリコン酸化物膜、前記半導体層、前記第２のシリコン酸化物膜および前記第１ゲート電極を有する
請求項１に記載の放射線撮像装置。
【請求項３】
前記第２のシリコン酸化物膜と前記第１のゲート電極との間に、前記第２のシリコン酸化物膜よりも大きな厚みを有するシリコン窒化物膜を有する
請求項２に記載の放射線撮像装置。
【請求項４】
前記シリコン窒化物膜の厚みは１０ｎｍ以上である
請求項３に記載の放射線撮像装置。
【請求項５】
前記第１および第２のシリコン酸化物膜の厚みの総和が６５ｎｍ以下である
請求項１に記載の放射線撮像装置。
【請求項６】
前記トランジスタは、前記基板側から順に、前記第１ゲート電極、前記第１のシリコン酸化物膜、前記半導体層および前記第２のシリコン酸化物膜を有する
請求項１に記載の放射線撮像装置。
【請求項７】
前記第２のシリコン酸化物膜上に、前記第２のシリコン酸化物膜よりも大きな厚みを有するシリコン窒化物膜を有する
請求項６に記載の放射線撮像装置。
【請求項８】
前記シリコン窒化物膜の厚みは１０ｎｍ以上である
請求項７に記載の放射線撮像装置。
【請求項９】
前記トランジスタは、前記基板側から順に、前記第１ゲート電極、前記第１のシリコン酸化物膜、前記半導体層および前記第２のシリコン酸化物膜を有し、かつ
前記第２のシリコン酸化物膜上に前記第１ゲート電極に対向して第２ゲート電極を有する
請求項１に記載の放射線撮像装置。
【請求項１０】
前記第２のシリコン酸化物膜と前記第１のゲート電極との間に、前記第２のシリコン酸化物膜よりも大きな厚みを有するシリコン窒化物膜を有する
請求項９に記載の放射線撮像装置。
【請求項１１】
前記シリコン窒化物膜の厚みは１０ｎｍ以上である
請求項１０に記載の放射線撮像装置。
【請求項１２】
前記半導体層は、多結晶シリコン、微結晶シリコン、非結晶シリコンまたは酸化物半導体を含む
請求項１に記載の放射線撮像装置。
【請求項１３】
前記半導体層は、低温多結晶シリコンを含む
請求項１２に記載の放射線撮像装置。
【請求項１４】
前記複数の画素がそれぞれ光電変換素子を有し、
前記複数の画素の光入射側に、前記放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
請求項１に記載の放射線撮像装置。
【請求項１５】
前記光電変換素子が、ＰＩＮ型のフォトダイオードまたはＭＩＳ型センサからなる
請求項１４に記載の放射線撮像装置。
【請求項１６】
前記複数の画素はそれぞれ、前記放射線を吸収して前記信号電荷を発生させる変換層を備えた
請求項１に記載の放射線撮像装置。
【請求項１７】
前記放射線はＸ線である
請求項１に記載の放射線撮像装置。
【請求項１８】
放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記放射線撮像装置は、
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
基板側から順に積層された、第１のシリコン酸化物膜、活性層を含む半導体層および第２のシリコン酸化物膜と、
前記第１または第２のシリコン酸化膜を間にして前記半導体層に対向配置された第１ゲート電極とを有し、
前記第２のシリコン酸化物膜の厚みは、前記第１のシリコン酸化物膜の厚みと同等以上である
放射線撮像表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えば放射線に基づいて画像を取得する放射線撮像装置、およびそのような放射線撮像装置を備えた放射線撮像表示システムに関する。
【背景技術】
【０００２】
例えばＸ線などの放射線に基づく画像信号を取得する放射線撮像装置が提案されている（例えば特許文献１，２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２５２０７４号公報
【特許文献２】特開２００４−２６５９３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記放射線撮像装置では、放射線に基づく信号電荷を各画素から読み出すためのスイッチング素子として、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が用いられる。このＴＦＴにおいて、放射線に対して高信頼性を有する素子構造の実現が望まれている。
【０００５】
本開示はかかる問題点に鑑みてなされたもので、その目的は、高信頼性を有する素子構造を実現可能な放射線撮像装置、およびそのような放射線撮像装置を備えた放射線撮像表示システムを提供することにある。
【課題を解決するための手段】
【０００６】
本開示の放射線撮像装置は、放射線に基づく信号電荷を発生する複数の画素と、複数の画素から信号電荷を読み出すための電界効果型のトランジスタとを備え、トランジスタは、基板側から順に積層された、第１のシリコン酸化物膜、活性層を含む半導体層および第２のシリコン酸化物膜と、第１または第２のシリコン酸化膜を間にして半導体層に対向配置された第１ゲート電極とを有する。第２のシリコン酸化物膜の厚みは、第１のシリコン酸化物膜の厚みと同等以上である。
【０００７】
本開示の放射線撮像表示システムは、上記本開示の放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備えたものである。
【０００８】
本開示の放射線撮像装置および放射線撮像表示システムでは、各画素から信号電荷を読み出すためのトランジスタが、基板側から順に積層された第１のシリコン酸化物膜、半導体層および第２のシリコン酸化物膜と、第１または第２のシリコン酸化膜を間にして半導体層に対向配置された第１ゲート電極とを有する。ここで、第２のシリコン酸化物膜の厚みが、第１のシリコン酸化物膜の厚みと同等以上であることにより、製造プロセスにおいて、半導体層の第２のシリコン酸化物膜側の界面劣化が抑制され、トランジスタ特性が良好となる。
【発明の効果】
【０００９】
本開示の放射線撮像装置および放射線撮像表示システムによれば、各画素から放射線に基づく信号電荷を読み出すためのトランジスタが、基板側から順に積層された第１のシリコン酸化物膜、半導体層および第２のシリコン酸化物膜と、第１または第２のシリコン酸化膜を間にして半導体層に対向配置された第１ゲート電極とを有する。ここで、第２のシリコン酸化物膜の厚みが、第１のシリコン酸化物膜の厚みと同等以上となるようにしたので、トランジスタ特性が良好となる。よって、高信頼性を有する素子構造を実現可能となる。
【図面の簡単な説明】
【００１０】
【図１】本開示の一実施の形態に係る放射線撮像装置の全体構成を表すブロック図である。
【図２Ａ】間接変換型の場合の画素部の概略構成を表す模式図である。
【図２Ｂ】直接変換型の場合の画素部の概略構成を表す模式図である。
【図３】図１に示した画素等の詳細構成例を表す回路図である。
【図４】図２に示したトランジスタの構成を表す断面図である。
【図５Ａ】シリコン酸化膜の膜厚について説明するためのＴＥＭ（Transmission Electron Microscope）写真（図１２に示した構造に相当）である。
【図５Ｂ】図５Ａの一部を模式的に表した断面図である。
【図６】図１に示した列選択部の詳細構成例を表すブロック図である。
【図７Ａ】Ｘ線によるトランジスタの電流電圧特性への影響を説明するための特性図である。
【図７Ｂ】半導体層の形成工程を含む製造プロセスを説明するための断面図である。
【図７Ｃ】図７Ｂに続く工程を表す断面図である。
【図７Ｄ】図７Ｃに続く工程を表す断面図である。
【図７Ｅ】図７Ｄに続く工程を表す断面図である。
【図７Ｆ】シリコン酸化膜の膜厚の合計と閾値電圧シフトの関係を表す特性図である。
【図８】変形例１に係るトランジスタの構成を表す断面図である。
【図９Ａ】実施例１に係るトランジスタのＸ線照射前後における電流電圧特性を表す図である。
【図９Ｂ】実施例２に係るトランジスタのＸ線照射前後における電流電圧特性を表す図である。
【図１０】実施例１，２の各場合の閾値電圧のシフト量を表す特性図である。
【図１１】変形例２に係るトランジスタの構成を表す断面図である。
【図１２】変形例３−１に係るトランジスタの構成を表す断面図である。
【図１３】変形例３−２に係るトランジスタの構成を表す断面図である。
【図１４】変形例４に係る画素等の構成を表す回路図である。
【図１５】変形例５に係る画素等の構成を表す回路図である。
【図１６】変形例６−１に係る画素等の構成を表す回路図である。
【図１７】変形例６−２に係る画素等の構成を表す回路図である。
【図１８】適用例に係る撮像表示システムの概略構成を表す模式図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．実施の形態（半導体層の上側に隣接するシリコン酸化物膜の厚みを、下側に隣接するシリコン酸化物膜よりも大きくしたトップゲート型ＴＦＴを含む放射線撮像装置の例）
２．変形例１（トップゲート型トランジスタの他の例）
３．変形例２（ボトムゲート型トランジスタの例）
４．変形例３−１（デュアルゲート型トランジスタの例）
５．変形例３−２（デュアルゲート型トランジスタの他の例）
６．変形例４（パッシブ型の他の画素回路の例）
７．変形例５（パッシブ型の他の画素回路の例）
８．変形例６−１，６−２（アクティブ型の画素回路の例）
９．適用例（放射線撮像表示システムの例）
【００１２】
＜実施の形態＞
［構成］
図１は、本開示の一実施の形態に係る放射線撮像装置（放射線撮像装置１）の全体のブロック構成を表すものである。放射線撮像装置１は、例えば入射する放射線Ｒrad（例えばα線，β線，γ線，Ｘ線等）に基づいて被写体の情報を読み取る（被写体を撮像する）ものである。この放射線撮像装置１は、画素部１１を備えると共に、この画素部１１の駆動回路として、行走査部１３、Ａ／Ｄ変換部１４、列走査部１５およびシステム制御部１６を備えている。
【００１３】
（画素部１１）
画素部１１は、放射線に基づいて信号電荷を発生させる複数の画素（撮像画素，単位画素）２０を備えたものである。複数の画素２０は、行列状（マトリクス状）に２次元配置されている。尚、図１中に示したように、以下、画素部１１内における水平方向（行方向）を「Ｈ」方向とし、垂直方向（列方向）を「Ｖ」方向として説明する。放射線撮像装置１は、この画素部１１からの信号電荷の読み出しのためのスイッチング素子として後述のトランジスタ２２を用いるものであれば、いわゆる間接変換型および直接変換型のいずれのタイプであってもよい。図２Ａに、間接変換型の場合の画素部１１の構成、図２Ｂに、直接変換型の場合の画素部１１の構成をそれぞれ示す。
【００１４】
間接変換型（図２Ａ）の場合には、画素部１１は、光電変換層１１１Ａ上（受光面側）に波長変換層１１２を有している。波長変換層１１２は、放射線Ｒradを、光電変換層１１１の感度域の波長（例えば可視光）に変換するものである。この波長変換層１１２は、例えばＸ線を可視光に変換する蛍光体（例えば、ＣｓＩ（Ｔｌ添加），Ｇｄ2Ｏ2Ｓ，ＢａＦＸ（ＸはＣｌ，Ｂｒ，Ｉ等），ＮａＩまたはＣａＦ2等のシンチレータ）からなる。このような波長変換層１１２は、光電変換層１１１Ａ上に、例えば有機材料またはスピンオングラス材料等からなる平坦化膜を介して形成されている。光電変換層１１１Ａは、フォトダイオードなどの光電変換素子（後述の光電変換素子２１）を含んで構成されている。
【００１５】
直接変換型（図２Ｂ）の場合には、画素部１１は、入射した放射線Ｒradを吸収して電気信号（正孔および電子）を発生する変換層（直接変換層１１１Ｂ）を有する。直接変換層１１１Ｂは、例えばアモルファスセレン（ａ−Ｓｅ）半導体や、カドミニウムテルル（ＣｄＴｅ）半導体などにより構成される。
【００１６】
このように、放射線撮像装置１は、間接変換型および直接変換型のいずれのタイプであってもよいが、以下の実施の形態等では、主に間接変換型の場合を例に挙げて説明する。即ち、画素部１１では、詳細は後述するが、放射線Ｒradが波長変換層１１２において可視光に変換された後、この可視光が光電変換層１１１Ａ（光電変換素子２１）において電気信号に変換され、信号電荷として読み出されるようになっている。
【００１７】
図３は、画素２０の回路構成（いわゆるパッシブ型の回路構成）を、Ａ／Ｄ変換部１４内の後述するチャージアンプ回路１７１の回路構成とともに例示したものである。このパッシブ型の画素２０には、１つの光電変換素子２１と、１つのトランジスタ２２とが設けられている。この画素２０にはまた、Ｈ方向に沿って延在する読み出し制御線Ｌreadと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。
【００１８】
光電変換素子２１は、例えばＰＩＮ（Positive Intrinsic Negative）型のフォトダイオードまたはＭＩＳ（Metal-Insulator-Semiconductor）型センサからなり、前述したように、入射光量に応じた電荷量の信号電荷を発生させる。尚、この光電変換素子２１のカソードは、ここでは蓄積ノードＮに接続されている。
【００１９】
トランジスタ２２は、読み出し制御線Ｌreadから供給される行走査信号に応じてオン状態となることにより、光電変換素子２１により得られた信号電荷（入力電圧Ｖin）を信号線Ｌsigへ出力するトランジスタ（読み出し用トランジスタ）である。このトランジスタ２２は、ここではＮチャネル型（Ｎ型）の電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）により構成されている。但し、トランジスタ２２はＰチャネル型（Ｐ型）のＦＥＴ等により構成されていてもよい。
【００２０】
図４は、トランジスタ２２の断面構造を表したものである。本実施の形態では、トランジスタ２２は、いわゆるトップゲート型の薄膜トラジスタの素子構造を有する。トランジスタ２２は、例えば、基板１１０上に、第１ゲート絶縁膜１２９（第１のゲート絶縁膜）、半導体層１２６、第２ゲート絶縁膜１３０（第２のゲート絶縁膜）、第１ゲート電極１２０Ａをこの順に有している。第１ゲート電極１２０Ａ上には、層間絶縁膜１３１が形成されており、この層間絶縁膜１３１と、第２ゲート絶縁膜１３０とを貫通するコンタクトホールＨ１が形成されている。層間絶縁膜１３１上には、コンタクトホールＨ１を埋め込むようにソース・ドレイン電極１２８が設けられている。
【００２１】
半導体層１２６は、例えばチャネル層（活性層）１２６ａ、ＬＤＤ(Lightly Doped Drain)層１２６ｂおよびＮ+層１２６ｃを含み、例えば非晶質シリコン（アモルファスシリコン）、微結晶シリコンまたは多結晶シリコン（ポリシリコン）等のシリコン系半導体、望ましくは低温多結晶シリコン（ＬＴＰＳ：Low Temperature Poly-silicon）により構成されている。あるいは、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）または酸化亜鉛（ＺｎＯ）等の酸化物半導体により構成されていてもよい。ＬＤＤ層１２６ｂは、チャネル層１２６ａとＮ+層１２６ｃとの間に、リーク電流を低減する目的で形成されている。
【００２２】
ソース・ドレイン電極１２８は、ソースまたはドレインとして機能し、例えばチタン（Ｔｉ），アルミニウム（Ａｌ），モリブデン（Ｍｏ），タングステン（Ｗ）およびクロム（Ｃｒ）等のうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。
【００２３】
第１ゲート電極１２０Ａは、例えばモリブデン，チタン，アルミニウム，タングステンおよびクロム等のうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。この第１ゲート電極１２０Ａは、第２ゲート絶縁膜１３０を間にして半導体層１２６（詳細にはチャネル層１２６ａ）に対向して設けられている（半導体層１２６のうち第１ゲート電極１２０Ａに対向する領域がチャネル層１２６ａとなる）。
【００２４】
（ゲート絶縁膜の構成）
第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０はそれぞれ、例えば酸化シリコン（ＳｉＯx）または酸窒化シリコン（ＳｉＯＮ）等のシリコン酸化物膜（酸素を含むシリコン化合物膜）を含んで構成されている。具体的には、第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０はそれぞれ、例えば酸化シリコンまたは酸窒化シリコン等からなる単層膜であるか、あるいはこのようなシリコン酸化物膜と、窒化シリコン（ＳｉＮx）膜等のシリコン窒化物膜とを含む積層膜である。これらの第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０のいずれにおいても、上記シリコン酸化物膜が、半導体層１２６側に（半導体層１２６に隣接して）設けられている。半導体層１２６が例えば低温多結晶シリコンからなる場合には、製造プロセス上の理由から、半導体層１２６に隣接して、シリコン酸化物膜が形成される。
【００２５】
第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０はそれぞれ、上記シリコン酸化物膜およびシリコン窒化物膜を含む積層膜であることが望ましい。ここでは、第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０はそれぞれ積層膜となっている。具体的には、第１ゲート絶縁膜１２９は、基板１１０側から順に、例えば窒化シリコン膜１２９Ａおよび酸化シリコン膜１２９Ｂを積層したものである。第２ゲート絶縁膜１３０は、半導体層１２６側から順に、例えば酸化シリコン膜１３０Ａ、窒化シリコン膜１３０Ｂおよび酸化シリコン膜１３０Ｃを積層したものである。尚、本実施の形態の酸化シリコン膜１２９Ｂが本開示の「第１のシリコン酸化物膜」の一具体例に相当し、酸化シリコン膜１３０Ａが本開示の「第２のシリコン酸化物膜」の一具体例に相当する。
【００２６】
本実施の形態では、半導体層１２６の上側（上面）に隣接する第２ゲート絶縁膜１３０の酸化シリコン膜１３０Ａの厚みが、半導体層１２６の下側（下面）に隣接する第１ゲート絶縁膜１２９の酸化シリコン膜１２９Ｂと同等かそれ以上となっている。また、これらの酸化シリコン膜１２９Ｂおよび酸化シリコン膜１３０Ａの厚みの総和は、例えば６５ｎｍ以下であることが望ましい。トランジスタ２２の閾値電圧の負側へのシフトを軽減して特性劣化を抑制することができるからである。
【００２７】
第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０の各厚みの一例を挙げると、例えば、第１ゲート絶縁膜１２９では、窒化シリコン膜１２９Ａの厚みは、例えば３０ｎｍ〜１２０ｎｍであり、酸化シリコン膜１２９Ｂの厚みは例えば５ｎｍ〜６０ｎｍである。第２ゲート絶縁膜１３０では、酸化シリコン膜１３０Ａの厚みは、例えば５ｎｍ〜６０ｎｍであり、窒化シリコン膜１３０Ｂの厚みは例えば１０ｎｍ〜１２０ｎｍ、酸化シリコン膜１３０Ｃの厚みは例えば５ｎｍ〜６０ｎｍである。これらの膜厚範囲において、酸化シリコン膜１２９Ｂ，１３０Ａの各厚みが上記大小関係を満たすように設定され、望ましくは総厚が６５ｎｍ以下となるように設定される。
【００２８】
ここで、半導体層１２６および第１ゲート電極１２０Ａ間の静電容量（ゲート容量）は、第２ゲート絶縁膜１３０を構成する各膜の誘電率および厚み等に応じて決定される。一方で、上記のように半導体層１２６には、製造プロセス上の理由から酸化シリコン膜１２９Ｂ，１３０Ａが隣接するが、トランジスタ特性の観点（詳細は後述）では、これらの酸化シリコン膜１２９Ｂ，１３０Ａの厚みの総和は、比較的薄い（例えば６５ｎｍ以下である）ことが望ましい。このため、第２ゲート絶縁膜１３０では、上記積層構造において、主に窒化シリコン膜１３０Ｂの厚みを調整することによって、ゲート容量を設定することができる。
【００２９】
窒化シリコン膜１３０Ｂの厚みは、酸化シリコン膜１３０Ａの厚みよりも大きくなっていることが望ましく、例えば１０ｎｍ以上である。これにより、シリコン酸化膜１２９Ａおよびシリコン酸化膜１３０Ｂの厚みの総和を、例えば６５ｎｍ以下となるように保持しつつ、所望のゲート容量を形成し易くなる。
【００３０】
尚、上記の第２ゲート絶縁膜１３０における各膜（特に酸化シリコン膜１３０Ａ）の厚みは、例えば以下のような特定の部位において測定されたものであることが望ましい。即ち、図５Ａに示したように、トランジスタ２２の積層構造においては、例えば多結晶シリコンよりなる半導体層１２６（チャネル層１２６ａ）の表面に、微小な突起Ｘが生じ易い。この結果、半導体層１２６よりも上層の各膜、特に酸化シリコン膜１３０Ａでは、突起Ｘ付近において良好なカバレッジが得られにくい（局所的に薄くなり易い）。そこで、図５Ｂに模式的に示したように、第２ゲート絶縁膜１３０の少なくとも酸化シリコン膜１３０Ａの厚みとしては、突起Ｘ間の平坦部Ａにおける厚み（ｔ）を用いることが望ましい。
【００３１】
層間絶縁膜１３１は、例えば酸化シリコン、酸窒化シリコンおよび窒化シリコンのうちのいずれかよりなる単層膜、またはそれらのうちの２種以上を含む積層膜である。例えば、層間絶縁膜１３１は、第１ゲート電極１２０Ａの側から順に、酸化シリコン膜１３１Ａ、窒化シリコン膜１３１Ｂおよび酸化シリコン膜１３１Ｃを積層したものである。尚、この層間絶縁膜１３１およびソース・ドレイン電極１２８を覆って更に他の層間絶縁膜が形成されていてもよい。
【００３２】
（行走査部１３）
行走査部１３は、後述のシフトレジスタ回路や所定の論理回路等を含んで構成されており、画素部１１内の複数の画素２０に対して行単位（水平ライン単位）での駆動（線順次走査）を行う画素駆動部（行走査回路）である。具体的には、各画素２０の読み出し動作やリセット動作等の撮像動作を例えば線順次走査により行う。尚、この線順次走査は、読み出し制御線Ｌreadを介して前述した行走査信号を各画素２０へ供給することによって行われる。
【００３３】
（Ａ／Ｄ変換部１４）
Ａ／Ｄ変換部１４は、複数（ここでは４つ）の信号線Ｌsigごとに１つ設けられた複数の列選択部１７を有しており、信号線Ｌsigを介して入力された信号電圧（信号電荷に応じた電圧）に基づいてＡ／Ｄ変換（アナログ／デジタル変換）を行うものである。これにより、デジタル信号からなる出力データＤout（撮像信号）が生成され、外部へ出力される。
【００３４】
各列選択部１７は、例えば図６に示したように、チャージアンプ１７２、容量素子（コンデンサあるいはフィードバック容量素子等）Ｃ１、スイッチＳＷ１、サンプルホールド（Ｓ／Ｈ）回路１７３、４つのスイッチＳＷ２を含むマルチプレクサ回路（選択回路）１７４、およびＡ／Ｄコンバータ１７５を有している。これらのうち、チャージアンプ１７２、容量素子Ｃ１、スイッチＳＷ１、Ｓ／Ｈ回路１７３およびスイッチＳＷ２はそれぞれ、信号線Ｌsig毎に設けられている。マルチプレクサ回路１７４およびＡ／Ｄコンバータ１７５は、列選択部１７毎に設けられている。尚、チャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１は、図３のチャージアンプ回路１７１を構成するものである。
【００３５】
チャージアンプ１７２は、信号線Ｌsigから読み出された信号電荷を電圧に変換（Ｑ−Ｖ変換）するためのアンプ（増幅器）である。このチャージアンプ１７２では、負側（−側）の入力端子に信号線Ｌsigの一端が接続され、正側（＋側）の入力端子には所定のリセット電圧Ｖrstが入力されるようになっている。チャージアンプ１７２の出力端子と負側の入力端子との間は、容量素子Ｃ１とスイッチＳＷ１との並列接続回路を介して帰還接続（フィードバック接続）されている。即ち、容量素子Ｃ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。同様に、スイッチＳＷ１の一方の端子がチャージアンプ１７２の負側の入力端子に接続され、他方の端子がチャージアンプ１７２の出力端子に接続されている。尚、このスイッチＳＷ１のオン・オフ状態は、システム制御部１６からアンプリセット制御線Ｌcarstを介して供給される制御信号（アンプリセット制御信号）によって制御される。
【００３６】
Ｓ／Ｈ回路１７３は、チャージアンプ１７２とマルチプレクサ回路１７４（スイッチＳＷ２）との間に配置されており、チャージアンプ１７２からの出力電圧Ｖcaを一時的に保持するための回路である。
【００３７】
マルチプレクサ回路１７４は、列走査部１５による走査駆動に従って４つのスイッチＳＷ２のうちの１つが順次オン状態となることにより、各Ｓ／Ｈ回路１７３とＡ／Ｄコンバータ１７５との間を選択的に接続または遮断する回路である。
【００３８】
Ａ／Ｄコンバータ１７５は、スイッチＳＷ２を介して入力されたＳ／Ｈ回路１７３からの出力電圧に対してＡ／Ｄ変換を行うことにより、上記した出力データＤoutを生成して出力する回路である。
【００３９】
（列走査部１５）
列走査部１５は、例えば図示しないシフトレジスタやアドレスデコーダ等を含んで構成されており、上記した列選択部１７内の各スイッチＳＷ２を走査しつつ順番に駆動するものである。このような列走査部１５による選択走査によって、信号線Ｌsigの各々を介して読み出された各画素２０の信号（上記出力データＤout）が、順番に外部へ出力されるようになっている。
【００４０】
（システム制御部１６）
システム制御部１６は、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の各動作を制御するものである。具体的には、システム制御部１６は、前述した各種のタイミング信号（制御信号）を生成するタイミングジェネレータを有しており、このタイミングジェネレータにおいて生成される各種のタイミング信号を基に、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５の駆動制御を行う。このシステム制御部１６の制御に基づいて、行走査部１３、Ａ／Ｄ変換部１４および列走査部１５がそれぞれ画素部１１内の複数の画素２０に対する撮像駆動（線順次撮像駆動）を行うことにより、画素部１１から出力データＤoutが取得されるようになっている。
【００４１】
［作用、効果］
本実施の形態の放射線撮像装置１では、例えばＸ線などの放射線Ｒradが画素部１１へ入射すると、各画素２０（ここでは、光電変換素子２１）において、入射光に基づく信号電荷が発生する。このとき、詳細には、図３に示した蓄積ノードＮにおいて、発生した信号電荷の蓄積により、ノード容量に応じた電圧変化が生じる。これにより、トランジスタ２２のドレインには入力電圧Ｖin（信号電荷に対応した電圧）が供給される。この後、読み出し制御線Ｌreadから供給される行走査信号に応じてトランジスタ２２がオン状態になると、上記した信号電荷が信号線Ｌsigへ読み出される。
【００４２】
このようにして読み出された信号電荷は、信号線Ｌsigを介して複数（ここでは４つ）の画素列ごとに、Ａ／Ｄ変換部１４内の列選択部１７へ入力される。列選択部１７では、まず、各信号線Ｌsigから入力される信号電荷毎に、チャージアンプ１７２等からなるチャージアンプ回路においてＱ−Ｖ変換（信号電荷から信号電圧への変換）を行う。次いで、変換された信号電圧（チャージアンプ１７２からの出力電圧Ｖca）毎に、Ｓ／Ｈ回路１７３およびマルチプレクサ回路１７４を介してＡ／Ｄコンバータ１７５においてＡ／Ｄ変換を行い、デジタル信号からなる出力データＤout（撮像信号）を生成する。このようにして、各列選択部１７から出力データＤoutが順番に出力され、外部へ伝送される（または図示しない内部メモリーへ入力される）。
【００４３】
ここで、放射線撮像装置１へ入射した放射線Ｒradの中には、上記した波長変換層１１２（あるいは直接変換層１１１Ｂ）において吸収されずに、その下層に漏れ込むものがあり、このような放射線によりトランジスタ２２が被曝すると、次のような不具合が生じる。即ち、トランジスタ２２は、第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０において、シリコン酸化物膜（酸化シリコン膜１２９Ｂ，１３０Ａ）を有する。これらのシリコン酸化物膜中に放射線が入射すると、いわゆる光電効果、コンプトン散乱あるいは電子対生成等により膜中の電子が励起される。その結果、第１ゲート絶縁膜１２９および第２ゲート絶縁膜１３０内に正孔がトラップされて溜まり、また、チャネル層１２６ａとの界面にも正孔がトラップされて溜まる。このため、例えば、トランジスタ２２の閾値電圧Ｖthが負側（マイナス側）へシフトしたり、Ｓ（スレッショルド）値の悪化等が生じ、オフ電流の増大あるいはオン電流の減少等の発生要因となる。
【００４４】
図７Ａに、トランジスタ２２のゲート電圧Ｖｇに対するドレイン電流（ソースおよびドレイン間の電流）Ｉｄの関係（電流電圧特性）を、Ｘ線照射線量毎に示す。照射条件は、管電圧８０ｋＶ，線量率３．２ｍＧｙ／秒とし、照射線量が０Ｇｙ（初期値），５４Ｇｙ，７９Ｇｙ，１０４Ｇｙ，１２９Ｇｙ，１５４Ｇｙ，２５４Ｇｙ，３５４Ｇｙの各場合の特性をそれぞれ示す。尚、半導体層１２６には低温多結晶シリコンを用い、ソースおよびドレイン間の電圧Ｖｄｓは０．１Ｖである。このように、Ｘ線照射量が増すに従って、閾値電圧Ｖth（例えばＩｄ＝１．０×１０-13Ａにおけるゲート電圧Ｖｇ）が負側にシフトとすると共に、Ｓ値が悪化することがわかる。
【００４５】
ここで、トランジスタ２２では、上述のように半導体層１２６の表面が荒れ易く（突起Ｘが生じ易く）、酸化シリコン膜１３０Ａが局所的に薄くなり易い。本実施の形態のように、第２ゲート絶縁膜１３０の酸化シリコン膜１３０Ａの厚みが、第１ゲート絶縁膜１２９の酸化シリコン膜１２９Ｂの厚み以上であることにより、例えば酸化シリコン膜１３０Ａの良好なカバレッジが得られ、トランジスタ特性（閾値電圧特性あるいはＳ値）が良好なものとなる。また、素子毎の特性にばらつきが生じること等も抑制できる。
【００４６】
これは、詳細には、次のような理由による。即ち、トランジスタ２２の製造プロセスにおいて、半導体層１２６を形成する際に、例えば酸化シリコン（ＳｉＯ2）よりなるストッパー膜（ストッパー膜１３０ａ１）を用いるためである。但し、上記のような良好なカバレッジを得るための手法の一例として、ストッパー膜１３０ａ１を用いる場合について以下に説明し、必ずしもストッパー膜１３０ａ１が形成されなくともよい。
【００４７】
具体的には、図７Ｂに示したように、第１ゲート絶縁膜１２９上にポリシリコン層１２６０を形成後（ＥＬＡによる結晶化工程の後）、ポリシリコン層１２６０上にストッパー膜１３０ａ１を成膜する。続いて、図７Ｃに示したように、そのストッパー膜１３０ａ１越しにポリシリコン層１２６０に対して不純物ドープを行い、半導体層１２６を形成する。このように、半導体層１２６を形成する際にストッパー膜１３０ａ１を用いることで、半導体層１２６（特にチャネル層１２６ａ）の界面を露出せずに（むき出しにせずに）、工程を進めることができる。このため、半導体層１２６の界面劣化（汚染など）が生じにくく、特性劣化を抑制できる。一方で、結晶化工程の前、即ち、窒化シリコン膜１２９Ａ、酸化シリコン膜１２９Ｂおよびアモルファスシリコン層（結晶化前の半導体層１２６）までの各成膜工程は、連続的に（真空チャンバー内で大気中などに露出することなく）行うことができる。このため、半導体層１２６の下側の界面は劣化しにくい。
【００４８】
その後、図７Ｄに示したように、半導体層１２６およびストッパー膜１３０ａ１を所定の形状にパターニングする。このパターニングにより、半導体層１２６の端面（Ｎ+層１２６ｃの側面）が露出するが、この状態のまま、例えば窒化シリコン膜１３０Ｂを成膜すると、界面準位の影響により閾値電圧が負側にシフトし易くなる。そこで、図７Ｅに示したように、半導体層１２６の端面およびストッパー膜１３０ａ１を覆うように、更にもう１層の酸化シリコン膜１３０ａ２を形成する。その後、酸化シリコン膜１３０ａ２上に、窒化シリコン膜１３０Ｂを形成することが望ましい。つまり、製造プロセスにおいて、良好なトランジスタ特性を保持するためには、上述の酸化シリコン膜１３０Ａは、ストッパー膜１３０ａ１と酸化シリコン膜１３０ａ２とを含んで構成される（多段階の成膜工程により成膜される）ことが望ましい。
【００４９】
上記のような理由から、半導体層１２６の下側の酸化シリコン膜１２９Ｂの厚みに比べ、上側の酸化シリコン膜１３０Ａの厚みが同等以上であることにより、トランジスタ特性の劣化を抑制することができる。
【００５０】
このため、トランジスタ２２の特性が良好なものとなる。また、これは、後述するように半導体層１２６に隣接する酸化シリコン膜１２９Ｂ，１３０Ａの厚みの総和を６５ｎｍ以下とする（薄膜化する）場合に特に有効である。上述したような正孔トラップに起因する特性劣化についても抑制することができ、より信頼性を高めることができる。
【００５１】
図７Ｆに、酸化シリコン（ＳｉＯ2）膜の厚みの合計（総厚）と、閾値電圧のシフト量（ΔＶth）との関係について示す。尚、図中縦軸の−（マイナス）の符号は、閾値電圧が負側へシフトしていることを表す。このように、シリコン酸化物膜の厚みと閾値電圧との間には相関があり、線形性を有する。例えば酸化シリコン膜１２９Ｂ，１３０Ａの厚みの合計が６５ｎｍ以下とすることにより、シフト量を２Ｖ以下に維持することができ、十分なトランジスタ寿命を確保することができる。
【００５２】
以上のように本実施の形態では、各画素２０から放射線Ｒradに基づく信号電荷を読み出すためのトランジスタ２２が、基板１１０側から順に、酸化シリコン膜１２９Ｂ、半導体層１２６、酸化シリコン膜１３０Ａおよび第１ゲート電極とを含む素子構造を有する。酸化シリコン膜１３０Ａの厚みが、酸化シリコン膜１２９Ｂの厚み以上となるようにしたので、トランジスタ２２の製造歩留まりが良好となる。よって、高信頼性を有する素子構造を実現可能となる。
【００５３】
続いて、上記実施の形態の変形例について説明する。尚、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。
【００５４】
＜変形例１＞
図８は、変形例１に係るトランジスタの断面構成を表したものである。上記実施の形態（図３の例）では、第２ゲート絶縁膜（第２ゲート絶縁膜１３０）を、半導体層１２６の側から順に、酸化シリコン膜１３０Ａ、窒化シリコン膜１３０Ｂおよび酸化シリコン膜１３０Ｃを積層した３層構造としたが、第２ゲート絶縁膜の積層構造はこれに限定されるものではない。例えば、本変形例のように、第２ゲート絶縁膜（第２ゲート絶縁膜１３４）のように、半導体層１２６の側から順に酸化シリコン膜１３４Ａおよび窒化シリコン膜１３４Ｂを積層した２層構造であってもよい。
【００５５】
図９Ａは、上記実施の形態のトランジスタ２２（実施例１とする）のＸ線照射前後の電流電圧特性、図９Ｂは、本変形例のトランジスタ（実施例２とする）のＸ線照射前後の電流電圧特性をそれぞれ表したものである。Ｘ線照射条件は、図７Ｆの場合と同様とし、Ｘ線照射線量が０Ｇｙと２５Ｇｙの各場合について示す。また、図１０には、実施例１，２の各電流電圧特性において、Ｘ線照射後（２５Ｇｙ）の閾値電圧シフト量（ΔＶth）を示したものである。閾値電圧Ｖthとしては、電流Ｉｄを１．０×１０-13（Ａ）の場合のゲート電圧を用いた。これらの結果から、本変形例の素子構造における電流電圧特性は、上記実施の形態の場合と同様であり、またＸ線照射による挙動も同様のものとなった。従って、本変形例においても、上記実施の形態と同等の効果を得ることができる。このように、半導体層１２６に隣接する酸化シリコン膜１３０Ａが、酸化シリコン膜１２９Ｂの厚み以上の厚みで形成されていれば、第２ゲート絶縁膜１３０は、３層構造であってもよいし２層構造であってもよい。あるいは、図示はしないが第２ゲート絶縁膜１３０が、例えば酸化シリコン膜１３０Ａの単層膜から構成されていてもよい。
【００５６】
＜変形例２＞
図１１は、変形例２に係るトランジスタの断面構成を表したものである。上記実施の形態では、トップゲート型の素子構造を例示したが、本開示のトランジスタは、本変形例のようにいわゆるボトムゲート型の素子構造であってもよい。本変形例の素子構造は、例えば基板１１０側から順に、第１ゲート電極１２０Ａ、第１ゲート絶縁膜１２９、半導体層１２６および酸化シリコン膜１３０Ａを有している。また、酸化シリコン膜１３０Ａ上には、層間絶縁膜１３２が形成されており、この層間絶縁膜１３２と、酸化シリコン膜１３０Ａとを貫通するコンタクトホールＨ１が形成されている。層間絶縁膜１３２上には、コンタクトホールＨ１を埋め込むようにソース・ドレイン電極１２８が設けられている。層間絶縁膜１３２は、酸化シリコン膜１３０Ａの側から順に、例えば窒化シリコン膜１３２Ａおよび酸化シリコン膜１３２Ｂを有する積層膜である。
【００５７】
本変形例においても、酸化シリコン膜１３０Ａの厚みが、酸化シリコン膜１２９Ｂの厚み以上であることにより、上記実施の形態と同等の効果を得ることができる。また、層間絶縁膜１３２の窒化シリコン膜１３２Ａの厚みが、酸化シリコン膜１３０Ａの厚みよりも大きくなっている（例えば１０ｎｍ以上である）ことが望ましい。更に、上記実施の形態と同様の理由から、半導体層１２６に隣接する酸化シリコン膜１２９Ｂ，１３０ａの厚みの合計が、６５ｎｍ以下であることが望ましい。
【００５８】
＜変形例３−１＞
図１２は、変形例３−１に係るトランジスタの断面構成を表したものである。上記実施の形態では、トップゲート型の素子構造を例示したが、本開示のトランジスタは、本変形例のようにいわゆるデュアルゲート型の素子構造であってもよい。本変形例の素子構造は、例えば基板１１０側から順に、第１ゲート電極１２０Ａ、第１ゲート絶縁膜１２９、半導体層１２６、第２ゲート絶縁膜１３０および第２ゲート電極１２０Ｂを有している。また、第２ゲート絶縁膜１３０および第２ゲート電極１２０Ｂ上には、層間絶縁膜１３３が形成されており、この層間絶縁膜１３３と第２ゲート絶縁膜１３０とを貫通するコンタクトホールＨ１が形成されている。層間絶縁膜１３３上には、コンタクトホールＨ１を埋め込むようにソース・ドレイン電極１２８が設けられている。層間絶縁膜１３３は、酸化シリコン膜１３０Ａの側から順に、例えば酸化シリコン膜１３３Ａ、窒化シリコン膜１３３Ｂおよび酸化シリコン膜１３３Ｃを有する積層膜である。
【００５９】
本変形例においても、酸化シリコン膜１３０Ａの厚みが、酸化シリコン膜１２９Ｂの厚み以上であることにより、上記実施の形態と同等の効果を得ることができる。また、上記実施の形態と同様の理由から、層間絶縁膜１３２の窒化シリコン膜１３２Ａの厚みが、酸化シリコン膜１３０Ａの厚みよりも大きくなっている（例えば１０ｎｍ以上である）ことが望ましい。更に、上記実施の形態と同様の理由から、半導体層１２６に隣接する酸化シリコン膜１２９Ｂ，１３０ａの厚みの合計が、６５ｎｍ以下であることが望ましい。
【００６０】
＜変形例３−２＞
図１３は、変形例３−２に係るトランジスタの断面構成を表したものである。上記変形例３−１のデュアルゲート型の素子構造においても、第２ゲート絶縁膜の積層構造は特に限定されず、上記変形例１において説明した２層構造の第２ゲート絶縁膜１３４が用いられてもよい。
【００６１】
＜変形例４＞
図１４は、変形例４に係る画素（画素２０Ａ）の回路構成を、上記実施の形態で説明したチャージアンプ回路１７１の回路構成例と共に表したものである。本変形例の画素２０Ａは、実施の形態の画素２０と同様にいわゆるパッシブ型の回路構成となっており、１つの光電変換素子２１と１つのトランジスタ２２とを有している。また、この画素２０ＡにはＨ方向に沿って延在する読み出し制御線Ｌreadと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。
【００６２】
但し、本変形例の画素２０Ａでは、上記実施の形態の画素２０とは異なり、光電変換素子２１のアノードが蓄積ノードＮに接続され、カソードがグランド（接地）に接続されている。このように、画素２０Ａにおいて光電変換素子２１のアノードに蓄積ノードＮが接続されるようにしてもよく、このように構成した場合であっても、上記実施の形態の放射線撮像装置１と同様の効果を得ることが可能である。
【００６３】
＜変形例５＞
図１５は、変形例５に係る画素（画素２０Ｂ）の回路構成を、上記実施の形態で説明したチャージアンプ回路１７１の回路構成例と共に表したものである。本変形例の画素２０Ｂは、実施の形態の画素２０と同様にいわゆるパッシブ型の回路構成を有し、１つの光電変換素子２１を有すると共に、Ｈ方向に沿って延在する読み出し制御線Ｌreadと、Ｖ方向に沿って延在する信号線Ｌsigとに接続されている。
【００６４】
但し、本変形例では、画素２０Ｂが、２つのトランジスタ２２を有している。これら２つのトランジスタ２２は、互いに直列に接続されている（一方のソースまたはドレインと他方のソースまたはドレインとが電気的に接続されている。このように１つの画素２０Ｂに２つのトランジスタ２２を設けることにより、オフリークを低減させることができる。
【００６５】
このように、画素２０Ｂ内に直列接続させた２つのトランジスタ２２を設けてもよく、この場合にも、上記実施の形態と同等の効果を得ることができる。尚、３つ以上のトランジスタを直列接続させてもよい。
【００６６】
＜変形例６−１，６−２＞
図１６は、変形例６−１に係る画素（画素２０Ｃ）の回路構成を、以下説明するチャージアンプ回路１７１Ａの回路構成例とともに表したものである。また、図１７は、変形例６−２に係る画素（画素２０Ｄ）の回路構成を、チャージアンプ回路１７１Ａの回路構成例とともに表したものである。これらの変形例６−１，６−２に係る画素２０Ｃ，２０Ｄはそれぞれ、これまで説明した画素２０，２０Ａ，２０Ｂとは異なり、いわゆるアクティブ型の画素回路を有している。
【００６７】
このアクティブ型の画素２０Ｃ，２０Ｄには、１つの光電変換素子２１と、３つのトランジスタ２２，２３，２４とが設けられている。これらの画素２０Ｃ，２０Ｄにはまた、Ｈ方向に沿って延在する読み出し制御線Ｌreadおよびリセット制御線Ｌrstと、Ｖ方向に沿って延在する信号線Ｌsigとが接続されている。
【００６８】
画素２０Ｃ，２０Ｄではそれぞれ、トランジスタ２２のゲートが読み出し制御線Ｌreadに接続され、ソースが信号線Ｌsigに接続され、ドレインが、ソースフォロワ回路を構成するトランジスタ２３のドレインに接続されている。トランジスタ２３のソースは電源ＶＤＤに接続され、ゲートは、蓄積ノードＮを介して、光電変換素子２１のカソード（図１６の例）またはアノード（図１７の例）と、リセット用トランジスタとして機能するトランジスタ２４のドレインとに接続されている。トランジスタ２４のゲートはリセット制御線Ｌrstに接続され、ソースにはリセット電圧Ｖrstが印加されるようになっている。変形例６−１では、光電変換素子２１のアノードがグランドに接続され、変形例６−２では、光電変換素子２１のカソードがグランドに接続されている。
【００６９】
また、これらの変形例６−１，６−２においてチャージアンプ回路１７１Ａは、前述したチャージアンプ回路１７１におけるチャージアンプ１７２、容量素子Ｃ１およびスイッチＳＷ１に代わりに、アンプ１７６および定電流源１７７を設けたものである。アンプ１７６では、正側の入力端子には信号線Ｌsigが接続されると共に、負側の入力端子と出力端子とが互いに接続され、ボルテージフォロワ回路が形成されている。尚、信号線Ｌsigの一端側には定電流源１７７の一方の端子が接続され、この定電流源１７７の他方の端子には電源ＶＳＳが接続されている。
【００７０】
上記のような間接変換型または直接変換型の放射線撮像装置は、放射線Ｒradに基づいて電気信号を得る、様々な種類の放射線撮像装置として利用される。例えば、医療用のＸ線撮像装置（Digital Radiography等）、空港等で用いられる携帯物検査用のＸ線撮影装置、工業用Ｘ線撮像装置（例えば、コンテナ内の危険物等の検査を行う装置）などに適用可能である。
【００７１】
＜適用例＞
続いて、上記実施の形態および変形例に係る放射線撮像装置は、以下に説明するような放射線撮像表示システムへ適用することも可能である。
【００７２】
図１８は、適用例に係る放射線撮像表示システム（放射線撮像表示システム５）の概略構成例を模式的に表したものである。放射線撮像表示システム５は、上記実施の形態等に係る画素部１１等を有する放射線撮像装置１と、画像処理部５２と、表示装置４とを備えており、この例では放射線を用いた放射線撮像表示システムとなっている。
【００７３】
画像処理部５２は、放射線撮像装置１から出力される出力データＤout（撮像信号）に対して所定の画像処理を施すことにより、画像データＤ１を生成するものである。表示装置４は、画像処理部５２において生成された画像データＤ１に基づく画像表示を、所定のモニタ画面４０上で行うものである。
【００７４】
この放射線撮像表示システム５では、放射線撮像装置１が、Ｘ線源などの放射線源５１から被写体５０に向けて照射された放射線Ｒradに基づき、被写体５０の画像データＤoutを取得し、画像処理部５２へ出力する。画像処理部５２は、入力された画像データＤoutに対して上記した所定の画像処理を施し、その画像処理後の画像データ（表示データ）Ｄ１を表示装置４へ出力する。表示装置４は、入力された画像データＤ１に基づいて、モニタ画面４０上に画像情報（撮像画像）を表示する。
【００７５】
このように、本適用例の放射線撮像表示システム５では、放射線撮像装置１において被写体５０の画像を電気信号として取得可能であるため、取得した電気信号を表示装置４へ伝送することによって画像表示を行うことができる。即ち、写真フィルムを用いることなく、被写体５０の画像を観察することが可能となり、また、動画撮影および動画表示にも対応することが可能となる。
【００７６】
以上、実施の形態、変形例および適用例を挙げたが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、第１，第２のゲート絶縁膜として、１〜３つの絶縁膜を積層したものを例示したが、第１，第２のゲート絶縁膜が４つ以上の絶縁膜を積層したものであってもよい。どのような積層構造であっても、第２のゲート絶縁膜のうち半導体層側にシリコン酸化物膜が設けられ、かつこのシリコン酸化物膜が、第１ゲート絶縁膜におけるシリコン酸化膜の厚み以上の厚みにより形成されていれば、本開示の効果を得ることができる。
【００７７】
また、上記実施の形態等の画素部における画素の回路構成は、上記実施の形態等で説明したもの（画素２０，２０Ａ〜２０Ｄの回路構成）には限られず、他の回路構成であってもよい。同様に、行走査部や列選択部等の回路構成についても、上記実施の形態等で説明したものには限られず、他の回路構成であってもよい。
【００７８】
更に、上記実施の形態等で説明した画素部、行走査部、Ａ／Ｄ変換部（列選択部）および列走査部等はそれぞれ、例えば同一基板上に形成されているようにしてもよい。具体的には、例えば低温多結晶シリコンなどの多結晶半導体を用いることにより、これらの回路部分におけるスイッチ等も同一基板上に形成することができるようになる。このため、例えば外部のシステム制御部からの制御信号に基づいて、同一基板上における駆動動作を行うことが可能となり、狭額縁化（３辺フリーの額縁構造）や配線接続の際の信頼性向上を実現することができる。
【００７９】
尚、本開示は以下のような構成を取ることも可能である。
（１）
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
基板側から順に積層された、第１のシリコン酸化物膜、活性層を含む半導体層および第２のシリコン酸化物膜と、
前記第１または第２のシリコン酸化膜を間にして前記半導体層に対向配置された第１ゲート電極とを有し、
前記第２のシリコン酸化物膜の厚みは、前記第１のシリコン酸化物膜の厚みと同等以上である
放射線撮像装置。
（２）
前記トランジスタは、前記基板側から順に、前記第１のシリコン酸化物膜、前記半導体層、前記第２のシリコン酸化物膜および前記第１ゲート電極を有する
上記（１）に記載の放射線撮像装置。
（３）
前記第２のシリコン酸化物膜と前記第１のゲート電極との間に、前記第２のシリコン酸化物膜よりも大きな厚みを有するシリコン窒化物膜を有する
上記（２）に記載の放射線撮像装置。
（４）
前記シリコン窒化物膜の厚みは１０ｎｍ以上である
上記（３）に記載の放射線撮像装置。
（５）
前記第１および第２のシリコン酸化物膜の厚みの総和が６５ｎｍ以下である
上記（１）〜（４）のいずれかに記載の放射線撮像装置。
（６）
前記トランジスタは、前記基板側から順に、前記第１ゲート電極、前記第１のシリコン酸化物膜、前記半導体層および前記第２のシリコン酸化物膜を有する
上記（１）に記載の放射線撮像装置。
（７）
前記第２のシリコン酸化物膜上に、前記第２のシリコン酸化物膜よりも大きな厚みを有するシリコン窒化物膜を有する
上記（６）に記載の放射線撮像装置。
（８）
前記シリコン窒化物膜の厚みは１０ｎｍ以上である
上記（７）に記載の放射線撮像装置。
（９）
前記トランジスタは、前記基板側から順に、前記第１ゲート電極、前記第１のシリコン酸化物膜、前記半導体層および前記第２のシリコン酸化物膜を有し、かつ
前記第２のシリコン酸化物膜上に前記第１ゲート電極に対向して第２ゲート電極を有する
上記（１）に記載の放射線撮像装置。
（１０）
前記第２のシリコン酸化物膜と前記第１のゲート電極との間に、前記第２のシリコン酸化物膜よりも大きな厚みを有するシリコン窒化物膜を有する
上記（９）に記載の放射線撮像装置。
（１１）
前記シリコン窒化物膜の厚みは１０ｎｍ以上である
上記（１０）に記載の放射線撮像装置。
（１２）
前記半導体層は、多結晶シリコン、微結晶シリコン、非結晶シリコンまたは酸化物半導体を含む
上記（１）〜（１１）に記載の放射線撮像装置。
（１３）
前記半導体層は、低温多結晶シリコンを含む
上記（１２）に記載の放射線撮像装置。
（１４）
前記複数の画素がそれぞれ光電変換素子を有し、
前記複数の画素の光入射側に、前記放射線を前記光電変換素子の感度域の波長に変換する波長変換層を備えた
上記（１）〜（１３）に記載の放射線撮像装置。
（１５）
前記光電変換素子が、ＰＩＮ型のフォトダイオードまたはＭＩＳ型センサからなる
上記（１４）に記載の放射線撮像装置。
（１６）
前記複数の画素はそれぞれ、前記放射線を吸収して前記信号電荷を発生させる変換層を備えた
上記（１）〜（１３）に記載の放射線撮像装置。
（１７）
前記放射線はＸ線である
上記（１）〜（１６）に記載の放射線撮像装置。
（１８）
放射線撮像装置と、この放射線撮像装置により得られた撮像信号に基づく画像表示を行う表示装置とを備え、
前記放射線撮像装置は、
放射線に基づく信号電荷を発生する複数の画素と、
前記複数の画素から前記信号電荷を読み出すための電界効果型のトランジスタとを備え、
前記トランジスタは、
基板側から順に積層された、第１のシリコン酸化物膜、活性層を含む半導体層および第２のシリコン酸化物膜と、
前記第１または第２のシリコン酸化膜を間にして前記半導体層に対向配置された第１ゲート電極とを有し、
前記第２のシリコン酸化物膜の厚みは、前記第１のシリコン酸化物膜の厚みと同等以上である
放射線撮像表示システム。
【符号の説明】
【００８０】
１…放射線撮像装置、１１…画素部、１３…行走査部、１４…Ａ／Ｄ変換部、１５…列走査部、１６…システム制御部、１７…列選択部、１７１，１７１Ａ…チャージアンプ回路、１７２…チャージアンプ、１７３…Ｓ／Ｈ回路、１７４…マルチプレクサ回路、１７５…Ａ／Ｄコンバータ、１７６…アンプ、１７７…定電流源、２０，２０Ａ〜２０Ｃ…画素（撮像画素）、２１…光電変換素子、２２，２３，２４…トランジスタ、１１０…基板、１２０Ａ…第１ゲート電極、１２０Ｂ…第２ゲート電極、１２９…第１ゲート絶縁膜、１２９Ａ，１３０Ｂ，１３４Ｂ…窒化シリコン膜、１２９Ｂ，１３０Ａ，１３０Ｃ，１３４Ａ…酸化シリコン膜、１２６…半導体層、１３０，１３４…第２ゲート絶縁膜、１３１，１３２，１３３…層間絶縁膜、１１１Ａ…光電変換層、１１１Ｂ…直接変換層、１１２…波長変換層、４…表示装置、４０…モニタ画面、５…放射線撮像表示システム、５０…被写体、５１…光源（放射線源）、５２…画像処理部、Ｌsig…信号線、Ｌread…読み出し制御線、Ｌrst…リセット制御線、Ｌcarst…アンプリセット制御線、Ｄout…出力データ、Ｎ…蓄積ノード、ＳＷ１…スイッチ、Ｒrad…放射線。
【図１】
2015023079.tif 000003
【図２Ａ】
2015023079.tif 000004
【図２Ｂ】
2015023079.tif 000005
【図３】
2015023079.tif 000006
【図４】
2015023079.tif 000007
【図５Ａ】
2015023079.tif 000008
【図５Ｂ】
2015023079.tif 000009
【図６】
2015023079.tif 000010
【図７Ａ】
2015023079.tif 000011
【図７Ｂ】
2015023079.tif 000012
【図７Ｃ】
2015023079.tif 000013
【図７Ｄ】
2015023079.tif 000014
【図７Ｅ】
2015023079.tif 000015
【図７Ｆ】
2015023079.tif 000016
【図８】
2015023079.tif 000017
【図９Ａ】
2015023079.tif 000018
【図９Ｂ】
2015023079.tif 000019
【図１０】
2015023079.tif 000020
【図１１】
2015023079.tif 000021
【図１２】
2015023079.tif 000022
【図１３】
2015023079.tif 000023
【図１４】
2015023079.tif 000024
【図１５】
2015023079.tif 000025
【図１６】
2015023079.tif 000026
【図１７】
2015023079.tif 000027
【図１８】
2015023079.tif 000028