(57)【要約】【課題】  積層リードレスキャリアパッケージの実施形態を提示する。【解決手段】  このパッケージは、光電子チップと、光電子チップを支持する基板と、複数の導電スロットバイアと、基板の上面に配置されたワイヤボンドパッドと、光電子チップ及びワイヤボンドパッドに結合されたワイヤボンドと、光電子チップ、ワイヤボンド、及び基板の上面の少なくとも一部を覆うカプセル化封止と、を含む。スロットバイアは、上部導電層と下部導電層との間の電気的接続を与える。基板は、下部導電層と、上部導電層と、上部及び下部導電層間の誘電層と、を含む、共に積層された複数の導電層及び誘電層を含む。カプセル化封止は、スロットバイアの少なくとも１つから後退させた成形材料である。【選択図】  図１
2015019066.tif 000002
【特許請求の範囲】
【請求項１】
積層リードレスキャリアパッケージであって、
光半導体チップと、
前記光半導体チップを支持する基板であって、下部導電層と、上部導電層と、前記上部及び下部導電層間の誘電層と、を含む、共に積層された複数の導電層及び誘電層を備える、基板と、
前記上部導電層と前記下部導電層との間の電気的接続を与える複数の導電スロットバイアと、
前記基板の上面の上に配置されたワイヤボンドパッドと、
前記光半導体チップ及び前記ワイヤボンドパッドに結合されたワイヤボンドと、
前記光半導体チップ、前記ワイヤボンド、及び前記基板の前記上面の少なくとも一部を覆うカプセル化封止であって、前記スロットバイアの少なくとも１つから後退させた成形材料である、カプセル化封止と、
を備え、前記積層リードレスキャリアパッケージが、プリント回路基板上にサイドルッカー構成で実装されるように構成され、前記光半導体チップのアクティブエリアが前記プリント回路基板に垂直であり、前記スロットバイアが前記プリント回路基板と電気的に接触するように構成されている、積層リードレスキャリアパッケージ。
【請求項２】
前記積層リードレスキャリアパッケージがリードフレームなしで前記基板によって支持される、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項３】
前記成形物の境界が金属コンタクトから後退している、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項４】
前記上部導電層がダイ取り付けパッドを含み、前記光半導体チップが前記ダイ取り付けパッドに接着されている、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項５】
前記ワイヤボンドパッドが前記上部導電層の一部である、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項６】
前記成形材料のイオン含有量が少なく、前記成形材料の耐湿性が高い、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項７】
前記成形材料が、ある波長帯域に対して光学的に透明であり、特定波長の光をフィルタリングする、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項８】
前記カプセル化封止の上面が平坦な表面として成形されている、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項９】
前記カプセル化封止の上面が、円筒形レンズ、球形レンズ、環状レンズ、非球形レンズ、及びドーム形レンズから成る群から選択されたレンズとして成形されている、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項１０】
前記カプセル化封止が、サイドルッカーとして実装された場合に前記パッケージを安定化させるための基部を更に備える、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項１１】
前記光半導体パッケージが、レーザ、発光ダイオード、ＰＮフォトダイオード、フォトトランジスタ、ＰＩＮフォトダイオード、アバランシェフォトダイオード、単一光子アバランシェフォトダイオード、電荷結合デバイス、及びシリコン光電子増倍管から成る群から選択される、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項１２】
前記基板が、薄膜セラミック基板、厚膜セラミック基板、及びプリント回路基板から成る群から選択される、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項１３】
前記カプセル化封止によって覆われる光フィルタを更に備え、前記光フィルタが前記光半導体チップの前記アクティブエリアよりも上に位置付けられる、請求項１に記載の積層リードレスキャリアパッケージ。
【請求項１４】
積層リードレスキャリアパッケージであって、
光半導体チップと、
前記光半導体チップを支持する基板であって、下部導電層と、上部導電層と、前記上部及び下部導電層間の誘電層と、を含む、共に積層された複数の導電層及び誘電層を備える、基板と、
前記上部導電層と前記下部導電層との間の電気的接続を与える複数の導電スロットバイアと、
前記基板の上面の上に配置されたワイヤボンドパッドと、
前記光半導体チップ及び前記ワイヤボンドパッドに結合されたワイヤボンドと、
前記光半導体チップ、前記ワイヤボンド、及び前記基板の前記上面の少なくとも一部を覆い、成形材料である、カプセル化封止と、
を備え、前記成形材料が、前記積層リードレスパッケージをプリント回路基板に機械的及び／又は電気的に接続するように構成された金属コンタクトから後退し、前記積層リードレスキャリアパッケージが、前記プリント回路基板上にサイドルッカー構成で実装されるように構成され、前記光半導体チップのアクティブエリアが前記プリント回路基板に垂直であり、プリント回路基板上でトップルッカー構成において、前記光半導体チップの前記アクティブエリアが前記プリント回路基板に平行である、積層リードレスキャリアパッケージ。
【請求項１５】
複数の積層リードレスキャリアパッケージを製造するためのプロセスであって、
基板を準備するステップであって、上部導電層と、下部導電層と、前記上部及び下部導電層間の誘電層と、を共に積層することを含み、前記上部導電層が、ダイ取り付けパッド、ワイヤボンドパッド、及び少なくとも２つのスロットバイアを備える、ステップと、
前記ダイ取り付けパッドにエポキシ接着剤を塗布するステップと、
前記ダイ取り付けパッド上に光半導体チップを搭載するステップと、
ワイヤボンドを用いて前記ワイヤボンドパッドに前記光半導体チップをワイヤボンディングするステップと、
前記スロットバイアに一時充填材を一時的に充填するステップと、
成形材料を成形して、前記光半導体チップ、前記ワイヤボンド、及び前記基板の前記上面の少なくとも一部を覆うカプセル化封止を形成するステップと、
前記スロットバイアから前記一時充填材を除去するステップと、
前記基板を個別の積層リードレスキャリアパッケージにダイシングするステップと、
を有する、プロセス。
【請求項１６】
前記少なくとも２つのスロットバイアが、前記上部導電層と前記下部導電層との間の電気的接続を与える導電バイアを有する、請求項１５に記載のプロセス。
【請求項１７】
前記少なくとも２つのスロットバイアが、前記上部導電層上のスロットバイアを有する、請求項１５に記載のプロセス。
【請求項１８】
前記少なくとも２つのスロットバイアが、前記上部導電層をプリント回路基板上の実装パッドにはんだ付けするための前記上部導電層上のスロットバイアを備えるステップを更に有する、請求項１７に記載のプロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１２年３月２日に出願された「SEMICONDUCTOR LASER CHIP PACKAGE WITH ENCAPSULATED RECESS MOLDED ON SUBTRATE AND METHOD FOR FORMING SAME」と題する米国特許出願連続番号第１３／４１１，２７５号の一部継続出願である。この出願は引用によりその全体が本願にも含まれるものとする。本出願は、２００９年１０月１日に出願された「OPTOELECTRONIC DEVICES WITH LAMINATE LEADLESS CARRIER PACKAGING IN SIDE-LOOKER OR TOP-LOOKER DEVICE ORIENTATION」と題する米国特許第８，４３１，９５１号に対する優先権を主張する。この特許は、引用によりその全体が本願にも含まれるものとする。
【０００２】
本発明は、回路コンポーネントに関し、更に特定すれば、半導体レーザチップに関する。
【背景技術】
【０００３】
表面実装技術（ＳＭＴ：surface mount technology）は、電子回路を構築するために用いられるものであり、プリント回路基板（ＰＣＢ）の表面上に直接コンポーネント（表面実装コンポーネント／ＳＭＣ）が搭載される。そのように生成された電子デバイスは、表面実装部品（ＳＭＤ：surface mount device）と呼ばれる。ＳＭＴは、回路基板のホール内にワイヤリードを挿入してコンポーネントを装着するスルーホール技術構築方法の大部分に取って代わりつつある。
【０００４】
ＳＭＴコンポーネントは通常、スルーホール・コンポーネントに比べ、リードが小さいか又はリードを全く有しないので小型である。ＳＭＴは、コンポーネントのボディ上に、様々な形式の短いピン又はリード、平坦なコンタクト、はんだボール（ＢＧＡ）の行列、又は終端を有する場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
端面発光レーザ（edge emitting laser）は、実装表面に対して直角な方向に極めて急速に広がるビームを有する。端面発光レーザは、メインドライバ基板に対して垂直にレーザを方向付けるリードを有するパッケージ内に搭載することができる。パッケージは、パッケージケースのリードフレーム又は基台の縁部に配置されたレーザを保護するためのウィンドウキャップ又はカプセル化封止（encapsulation：ここでは、カプセル化された部をカプセル化部又はカプセル化封止という。）を有しなければならない。メインドライバ基板上に直接、又はメインドライバ基板上に搭載されるＰＣＢ、セラミックもしくは他の基板となりうる二次基板上等、大きい平坦な表面上に実装される場合、ビームの少なくとも一部が表面と交差することがある。この制約を克服するため、端面発光レーザは多くの場合、ドライバ基板又は二次基板の縁部に搭載され、レーザの縁部がこれらの基板の縁部に隣接するか又はほぼ隣接するので、ビームが基板の外側の領域に広がるようになっている。かかる構成はいくつかの欠点を有する。例えば、レーザ面は典型的に、様々な感度の中でもとりわけ汚染及び湿度に対する感度が高く、基板の縁部に近接すると面の脆弱性が高くなる恐れがある。更に、基板の縁部にレーザを位置付ける必要性のために基板設計の柔軟性が制限され、例えば積層リードレスキャリア（ＬＬＣ：laminate leadless carrier）等のチップキャリアのようないくつかのパッケージングの選択肢が実用不可能になることがある。積層リードレスキャリアは、プリント回路基板に接触する平坦な金属パッドを用いる。パッケージの外部に延出するピンは存在せず、プリント回路基板上に直接実装することができる。積層リードレスキャリアは、積層された多層の導電層及び誘電層を含む。
【０００６】
ＳＭＴは、製造及び回路レイアウトにおいて利点を有するが、ＳＭＴレーザでは、半導体端面発光レーザチップの制約によって問題が生じてしまう。表面実装パッケージの縁部に半導体レーザチップを位置付けることに関するロジスティックな問題の他に、放熱に関する検討事項が表面実装特性と相反することがある。特に、ＳＭＴでは一般に、半導体レーザチップによって発生した熱を、例えばヒートシンク又は対流法を用いて更に放散することができるパッケージの表面へと伝えることが難しい。
【０００７】
光半導体デバイスは、電子信号を光信号に変換し、光信号を電子信号に変換する電光変換器又は光電変換器である。光半導体デバイスには、レーザ及び発光ダイオード（ＬＥＤ）等の発光体や、ＰＮフォトダイオード、フォトトランジスタ、ＰＩＮフォトダイオード、アバランシェフォトダイオード（ＡＰＤ）、単一光子アバランシェフォトダイオード（ＳＰＡＤ）、シリコン光電子増倍管（ＳｉＰＭ）、及び電荷結合デバイス（ＣＣＤ）等の光検出器がある。光半導体デバイスの典型的な用途は、電気通信、距離計、医療用撮像、科学機器、及び宇宙用途を含む。
【０００８】
光半導体デバイスの集積及びパッケージングでは、電気、熱、及び応力の問題等の多くの課題が、集積回路（ＩＣ）及びマイクロ電子機械システム（ＭＥＭＳ）と共通している。光半導体デバイスに関連して、ある特定の特徴及び問題がある。
【０００９】
構造的な設計の観点から、ほとんどの光半導体デバイスは大きなアクティブエリアを有し、そのフィーチャ寸法は数センチメートルまでであり、機能層の深さは数百ミクロンまでであるチップ又はウェハと同じ厚さになり得る。ほとんどの場合、前側及び後側の双方にコンタクトがある。ＰＩＮ、ＡＰＤ、ＳＰＡＤ、及びＳｉＰＭデバイスでは、供給電圧は数百ボルトの高さであり得る。一般に、光半導体デバイスは、反射防止コーティング（ＡＲＣ）及びフィルタリング等の光結合及び／又は遮光機能を必要とする。更に、光半導体デバイスの組み立ては、概して精密な機械的寸法及び位置合わせを必要とする。
【００１０】
製造プロセスの観点から、光デバイスの組み立てラインは比較的低いスループットで稼働し、１年当たり１０，０００の部品が大量生産と見なされる。典型的な生産オーダは数個から数千個のデバイスまでの範囲である。ウェハ処理ラインは、２から６インチのウェハを製造し、これはＩＣ業界における６から１２インチのウェハに比べてはるかに小さいサイズである。多くの場合、同一の製品においてシリコン及びＩＩＩ−Ｖ等のヘテロ半導体が集積される。
【００１１】
光半導体デバイスは、ＩＣと比較した場合、半導体業界における特別な製品と見なされる。しかしながら光半導体は、民生用及び軍事用の双方の市場セグメントからのコスト削減の圧力に直面している。従って、上述の欠点の一部又は全てを克服することが業界において求められている。
【課題を解決するための手段】
【００１２】
本発明の実施形態は、成形境界を制御したＬＬＣ組立における光半導体デバイス及びこれを形成するための方法を提供する。簡単に述べると、本発明は、光半導体チップを含む積層リードレスキャリアパッケージを対象とする。パッケージは、光半導体チップを支持する基板を有する。基板は、下部導電層と、上部導電層と、上部及び下部導電層間の誘電層と、を含む、共に積層された複数の導電層及び誘電層を含む。パッケージは、上部導電層と下部導電層との間の電気的接続を与える複数の導電スロットバイアと、基板の上面の上に配置されたワイヤボンドパッドと、光半導体チップ及びワイヤボンドパッドに結合されたワイヤボンドと、光半導体チップ、ワイヤボンド、及び基板の上面の少なくとも一部を覆うカプセル化封止であって、スロットバイアの少なくとも１つから後退させた成形材料である、カプセル化封止と、を含む。積層リードレスキャリアパッケージは、プリント回路基板上にサイドルッカー構成で実装されるように構成され、光半導体チップのアクティブエリアはプリント回路基板に垂直であり、スロットバイアはプリント回路基板と電気的に接触するように構成されている。
【００１３】
本発明の第２の態様は、光半導体チップと、この光半導体チップを支持する基板と、を有する積層リードレスキャリアパッケージを対象とする。基板は、下部導電層と、上部導電層と、上部及び下部導電層間の誘電層と、を含む、共に積層された複数の導電層及び誘電層を含む。ＬＬＣは、上部導電層と下部導電層との間の電気的接続を与える複数の導電スロットバイアと、基板の上面の上に配置されたワイヤボンドパッドと、光半導体チップ及びワイヤボンドパッドに結合されたワイヤボンドと、光半導体チップ、ワイヤボンド、及び基板の上面の少なくとも一部を覆い、成形材料である、カプセル化封止と、を含む。成形材料は、積層リードレスパッケージをプリント回路基板に機械的及び／又は電気的に接続するように構成された金属コンタクトから後退している。積層リードレスキャリアパッケージは、プリント回路基板上にサイドルッカー構成で実装されるように構成され、光半導体チップのアクティブエリアはプリント回路基板に垂直であり、プリント回路基板上でトップルッカー構成において、光半導体チップのアクティブエリアはプリント回路基板に平行である。
【００１４】
簡単に述べると、１つのアーキテクチャにおいて、本発明の第３の態様は、複数の積層リードレスキャリアパッケージを製造するためのプロセスを対象とする。このプロセスは、基板を準備するステップであって、上部導電層と、下部導電層と、上部及び下部導電層間の誘電層と、を共に積層することを含み、上部導電層が、ダイ取り付けパッド、ワイヤボンドパッド、及び少なくとも２つのスロットバイアを含む、ステップと、ダイ取り付けパッドにエポキシ接着剤を塗布するステップと、ダイ取り付けパッド上に光半導体チップを搭載するステップと、ワイヤボンドを用いてワイヤボンドパッドに光半導体チップをワイヤボンディングするステップと、スロットバイアに一時充填材を一時的に充填するステップと、成形材料を成形して、光半導体チップ、ワイヤボンド、及び基板の上面の少なくとも一部を覆うカプセル化封止を形成するステップと、スロットバイアから一時充填材を除去するステップと、基板を個別の積層リードレスキャリアパッケージにダイシングするステップと、を含む。
【００１５】
本発明の他のシステム、方法、及び特性は、以下の図面及び詳細な説明を考察することで当業者には明らかとなろう。全てのそのようなシステム、方法、及び特性は、この説明に含まれ、本発明の範囲内であり、添付図面によって保護されることが意図される。
【００１６】
添付図面は本発明をいっそう理解するために含まれ、本明細書に組み込まれてその一部を構成する。図面は記載と共に本発明の実施形態を例示して、本発明の原理を説明するように機能する。
【図面の簡単な説明】
【００１７】
【図１】本発明に従った例示的な半導体レーザパッケージの概略図である。
【図２】例示的な半導体レーザパッケージの概略斜視図である。
【図３】レーザビームの経路を示す例示的な半導体レーザパッケージの概略斜視図である。
【図４】プリント回路基板上にサイドルッカー又はトップルッカーとして実装された例示的な半導体レーザパッケージを示す。
【図５】本出願に記載する半導体レーザパッケージを製造するための例示的なマトリックス組立プロセスのフローチャートである。
【図６Ａ】図５の例示的なマトリックス組立プロセスの準備段階中の１枚の基板を示す。
【図６Ｂ】図５の例示的なマトリックス組立プロセスのエポキシ塗布段階中の１枚の基板を示す。
【図６Ｃ】図５の例示的なマトリックス組立プロセスのチップ実装段階中の１枚の基板を示す。
【図６Ｄ】図５の例示的なマトリックス組立プロセスのワイヤボンディング段階中の１枚の基板を示す。
【図６Ｅ】図５の例示的なマトリックス組立プロセスの成形段階中の１枚の基板を示す。
【図６Ｆ】図５の例示的なマトリックス組立プロセスのダイシング段階中の１枚の基板を示す。
【図６Ｇ】図５の例示的なマトリックス組立プロセスの製品である個別の光電子パッケージを示す。
【図７】本発明に従った例示的な光半導体デバイス１００の概略断面図である。
【図８】プリント回路基板上にサイドルッカー又はトップルッカーとして実装された例示的な光半導体デバイスの概略図である。
【図９】本発明に記載する光半導体デバイスを製造するための例示的なマトリックス組立プロセスのフローチャートである。
【図１０Ａ】図９のブロック９１０で示すような準備段階中の１枚の基板の概略図である。
【図１０Ｂ】図９のブロック９２０で示すような一時バイア充填段階中の１枚の基板の概略図である。
【図１０Ｃ】図９のブロック９３０で示すようなダイ取り付けエポキシ塗布段階中の１枚の基板の概略図である。
【図１０Ｄ】図９のブロック９４０で示すようなチップ実装段階中の１枚の基板の概略図である。
【図１０Ｅ】図９のブロック９５０で示すようなチップワイヤボンディング段階中の１枚の基板の概略図である。
【図１０Ｆ】図９のブロック９６０で示すような成形段階中の１枚の基板の概略図である。
【図１０Ｇ】図９のブロック９７０で示すような一時充填剤除去段階中の１枚の基板の概略図である。
【図１０Ｈ】図９のブロック９８０で示すようなダイシング段階中の１枚の基板の概略図である。
【図１１Ａ】図９の例示的なマトリックス組立プロセスの結果として得られる個別の光半導体デバイスを等方図で示す。
【図１１Ｂ】図９の例示的なマトリックス組立プロセスの結果として得られる個別の光半導体デバイスを上面図で示す。
【発明を実施するための形態】
【００１８】
これより本発明の実施形態について詳細に参照する。添付図面にその例が図示されている。可能な場合、図面及び記載において同一の参照番号を用いて同一又は同様の部分を示す。
【００１９】
半導体光電子パッケージを製造するための装置及び方法の例示的な実施形態を提示する。例えばレーザチップである光電子チップは、基板の縁部から引っ込んだくぼみ領域に隣接して実装される。レーザチップは、レーザ面がくぼみ領域を見下ろすような向きに配置される。複数の導電バイアが、基板の上部導電層と下部導電層との間の電気的接続及び／又は熱導管（thermal conduit）を与える。オーバーモールド光エポキシ材料が、基板の上面の少なくとも一部、レーザチップ、及びくぼみ領域をカプセル化する。半導体レーザチップはプリント回路基板上に実装されて、レーザビームがプリント回路基板に対して平行であるか又はレーザビームがプリント回路基板に対して垂直であるようになっている。
【００２０】
他の例示的な実施形態は他のタイプの光電子パッケージを含むことができる。これは例えば、限定ではないが、発光ダイオード（ＬＥＤ）、フォトダイオード、フォトトランジスタ、ＰＩＮフォトダイオード、アバランシェフォトダイオード（ＡＰＤ）、電荷結合デバイス（ＣＣＤ）、及びシリコン光電子増倍管（ＳｉＰＭ）である。
【００２１】
図１は、本発明に従った光電子パッケージ１００の例示的な実施形態の断面図を示す。光電子パッケージ１００は、基板１０５、チップ１４５、及びカプセル化封止１６５を含む。
【００２２】
チップ１４５は、端面発光レーザ等を含むいずれかのレーザデバイスとすることができる。例えばチップ１４５は、ＩＶ族（シリコン）半導体及びＩＩＩ−Ｖ族半導体等のいずれかの適切な材料で形成されたレーザチップとすることができる。レーザチップ１４５は、エピタキシャルウェハ（ＥＰＩ）又はリーチスルー（reach-through）構造等のいずれかの構造を有することができる。
【００２３】
光電子パッケージ１００は、ＬＬＣとすることができる。リードレスキャリアは、プリント回路基板に接触する平坦な金属パッドを用いる。パッケージの外部に延出するピンは存在せず、プリント回路基板上に直接実装することができる。積層チップキャリアは、積層された多層の導電層及び誘電層を含む。一例において積層リードレスキャリアは、以下で詳述するように、誘電層を間に挟んだ上部導電層及び下部導電層を含む。設計の複雑さに応じて、積層チップキャリアは、多くの異なる導電層及び／又は誘電層を有する場合がある。
【００２４】
光電子パッケージ１００は、チップ１４５を支持するための基板１０５を含む。基板１０５は、次のものに限定されるべきではないが、いずれかの薄膜セラミック基板、厚膜セラミック基板、及び異なる種類のプリント回路基板（ＰＣＢ）とすることができる。１つの好適な実施形態において、光電子パッケージ１００はリードフレームを含まない。基板１０５は、誘電層１１０と、誘電層１１０の上及び下にそれぞれ設けられた上部導電層１１５と下部導電層１３０と、上部及び下部導電層１１５及び１３０間の電気的接続及び／又は熱導管を与える複数の導電バイア１３５と、を含むことができる。導電バイア１３５は、トップルッカー（top-looker）又はサイドルッカー（side-looker）デバイス方位のいずれかで用いることができる（これら２つの方位については以下で詳述する）。導電バイア１３５は、電気及び／又は熱伝達のための導管として機能することができる。かかる熱伝達は、レーザチップによって発生した熱を放散させるために重要である。これがない場合はチップの性能及び信頼性が損なわれることがわかっている。
【００２５】
上部導電層１１５は、基板１０５上にチップ１４５を取り付けるためのダイ取り付けパッド１２０を含む。具体的には、接着層１４０を用いてチップ１４５を基板１０５の上のダイ取り付けパッド１２０に取り付けることができる。また、上部導電層１１５は、ワイヤボンド１６０を取り付けるためのワイヤボンドパッド１２５を含む。ワイヤボンド１６０は、チップ１４５と上部導電層１１５との間の電気的接続を与える。この実施形態では単一のワイヤボンド１６０を用いるが、代替的な実施形態では適宜２つ以上のワイヤボンドを用いても差し支えない。各導電バイア１３５は、小さい丸い開口等、異なるスロット形状の小さい開口とすることができる。
【００２６】
図２に示すように、基板１０５は、くぼみ領域１９０を有し、ここでは基板材料が除去されて基板１０５の縁部に後退領域（pull-back area）を形成している。好ましくは、図２に示すように、チップ１４５のレーザ発光縁部がくぼみ領域１９０に隣接するか又はほぼ隣接するようにチップ１４５を実装する。くぼみ領域の縁部にチップ１４５を位置付けることによって、光ビーム３１０（図３）は、基板１０５と交差することなくチップ１４５から外側に向かって投射することができる。同様に、光ビームプロファイルを歪ませる可能性のある基板反射なしで全ての光ビームをレーザチップ１４５の面から出力することができるように、くぼみ領域１９０が形成される。くぼみ領域１９０によって、光ビーム３１０（図３）を基板１０５と交差させることなく、パッケージ１００の縁部から引っ込んだ位置にレーザチップ１４５を位置付けることができる。
【００２７】
カプセル化封止１６５は、チップ１４５、ワイヤボンド１６０、くぼみ領域１９０、及び基板１０５又は基板１０５の一部をカプセル化して保護するために設けられる。１つの例示的な実施形態では、カプセル化封止１６５を用いて端面発光レーザチップをカプセル化する。端面発光レーザチップは典型的に高電圧で動作するので、カプセル化封止１６５はイオン含有量が少なく耐湿性が高い成形材料とすることができる。カプセル化封止は、例えば光エポキシ材料とすることができる。いくつかの例示的な実施形態では、カプセル化封止１６５は、ワイヤボンド１６０に高い応力を与えることなくチップ１４５及びワイヤボンド１６０に保護を与える成形材料とすることができる。いくつかの例示的な実施形態では、成形材料は光学的に透明として、特定の波長の光をフィルタリング又は減衰しないようにすることができる。成形材料として例えばＡＰＴＥＫ６１００−１Ａ／Ｂを使用可能である。ＡＰＴＥＫ６１００−１Ａ／Ｂは、２成分、無充填、無色透明、剛体系であり、光電子パッケージにおけるＬＥＤチップのカプセル化用に設計されている。これは環境的な保護を提供し、鋳造されるとデバイスのレンズ部として機能して、優れた透明度及び光透過率を示すことができる。
【００２８】
図１に示すカプセル化封止１６５は、基板１０５の上面の一部のみを覆うが、カプセル化封止１６５は、最終用途による必要に応じて基板１０５の上面全体を覆うことも可能である。カプセル化封止１６５は、例えば１つ以上の導電バイア１３５から引っ込めて又は後退させて、プリント回路基板に対する導電バイア１３５のはんだ付け性（solderability）を保証することができる。導電バイア１３５からカプセル化封止１６５を後退させることによって、以下で詳述するように、成形プロセスの間に導電バイア１３５のはんだ付け性に対する汚染を防ぐことができる。カプセル化封止１６５の側面１８０は、垂直であるか、傾斜するか、又はカプセル化封止の異なる部分において異なる角度で傾斜することができる。カプセル化封止１６５の上面１７０（光界面）は、平坦面として、又は円筒形、球形、非球形、ドーム形、環状レンズ等として成形することができる。
【００２９】
カプセル化封止１６５内にレーザチップ１４５の縁部を収容する利点は、例えば製造後の部品の組み立て又は処理中及びＰＣＢ上での組み立ての前に、レーザチップ１４５のアクティブエリア又は面１４７を保護することである。くぼみ領域１９０が存在しない基板１０５の縁部にチップ１４５が実装された場合、レーザチップ１４５の面１４７はカプセル化封止１６５によって保護されない。
【００３０】
図３は、光電子パッケージ１００の簡略化した図であり、半導体レーザパッケージ１００内のチップ１４５からのレーザビーム３１０の投射を示す。ビーム３１０は、投射された方向に発散角で急速に広がる。くぼみ１９０が存在しない場合、及びくぼみ１９０が位置する領域に基板材料が充填されている場合は、ビーム３１０は基板１０５と交差する。かかる交差はいくつかの理由で問題となる。第１に、この交差はビーム３１０の経路を遮って、送信されるはずであったエネルギの一部を吸収する。第２に、基板１０５はビーム３１０から吸収されたエネルギによって加熱される。第３に、この交差領域はビームの一部を反射して望ましくない結果を生じる恐れがある。
【００３１】
くぼみ領域１９０のサイズは、チップ１４５がくぼみ領域１９０に隣接して又はほぼ隣接して位置付けられるようなものにすることができる。くぼみ領域１９０は、最終用途による必要に応じて様々な幅及び奥行きを有することができる。例えばビームが広く分散する用途では、ビームがもっと狭く分散する用途よりも奥行きの深いくぼみ領域１９０を有することができる。この実施形態におけるくぼみ領域１９０は矩形として図示するが、くぼみ領域１９０は、例えば半円形、扇形、又は他の形状のような他の形状であっても差し支えない。図３に示すように、くぼみ領域１９０は基板１０５の上面と交差し、基板１０５の底面と交差するまでは延出しない場合がある。しかしながら、くぼみ領域１９０が基板１０５の底面まで延出する光電子パッケージ１００の実施形態であっても差し支えない。
【００３２】
図４に示すように、光電子パッケージ１００は、サイドルッカー４１０又はトップルッカー４２０としてプリント回路基板上に実装することができる。一般に、この向きは、プリント回路基板表面に対するレーザチップのアクティブエリアからの光の方向又は放出に基づいて選択することができる。例えばレーザのアクティブエリアからの放出がプリント回路基板に垂直である場合、トップルッカーの向き４２０を用いることができる。この構成においては、レーザチップのアクティブエリアは、プリント回路基板に対して垂直である。
【００３３】
これに対して、光がプリント回路基板に平行である場合、サイドルッカー構成４１０を用いることができる。この向きでは、光電子チップのアクティブエリアは、プリント回路基板に平行である。図３に戻ると、光電子パッケージ１００及びプリント回路基板の電気的接続性は、導電バイア１３５を介したものとすることができ、導電バイア１３５は、サイドルッカー構成におけるようにバイア１３５の延出長に沿って、又はトップルッカー構成におけるようにバイア１３５のいずれかの端部においてはんだ付けすることができる。上述のように１つ以上のバイア１３５からカプセル化封止１６５を後退させることで、サイドルッカー及び／又はトップルッカーの向きでの光電子パッケージ１００の実装を容易にすることができる。
【００３４】
図２に示す例示的な実施形態は、単一のチップ１４５及び単一のくぼみ領域１９０を有するが、代替的な実施形態において２つ以上のチップ１４５を有することも差し支えない。２つ以上のチップ１４５は、例えば平行ビームを投射するように位置合わせし、単一のくぼみ領域１９０を共有することができる。又は、基板１０５の単一の縁部に沿って多数のくぼみ領域１９０を形成することも可能である。同様に、光電子パッケージ１００は、基板１０５の２つ以上の縁部に沿ってくぼみ領域１９０を有して、異なる方向に向けられたビーム３１０を投射する多数のチップ１４５を収容することができる。或る実施形態においては、２つ以上のレーザチップ、ワイヤボンド、又はタイボンドパッドを単一の半導体レーザパッケージに配置可能であることは認められよう。
【００３５】
基板設計では、多種多様な熱伝導性材料が考えられる。更に、バイア１３５は、レーザチップ１４５が発生した熱を表面実装パッケージの縁部に伝達する熱導管を与え、熱はその縁部で、当業者に周知の方法によって半導体レーザパッケージから分散させることができる。例えば銅から成るバイア１３５は、レーザチップから最終ＰＣＡまでの熱インピーダンスを低下させるような熱伝導特性を有することができる。
【００３６】
実装基板は、例えば２５℃のような閾値温度未満に確実に維持することが有利である場合がある。温度を閾値温度未満に維持することは、例えばチップ１４５を基板１０５に取り付ける導電性接着剤の熱特性によって支援することができる。導電性接着剤１４０は例えば導電性エポキシ又ははんだとすることができる。
【００３７】
図５は、本出願において記載する半導体レーザパッケージを製造するためのマトリクス組立プロセス５００の例示的な実施形態のフローチャートである。フローチャートにおけるいかなるプロセス記述又はブロックも、プロセスにおける具体的な論理機能を実施するための１つ以上の命令を含むコードのモジュール、セグメント、一部、又はステップを表すものとして理解されることに留意すべきである。本発明の範囲内に含まれる代替的な実施では、関与する機能性に応じて、機能の実行は、実質的に同時又は逆の順序を含めて、図示又は記載する順序通りでなくても可能である。これは当業者には理解されよう。
【００３８】
マトリクス組立プロセスは、低コスト、大量、小型、及びＳＭＴコンパチブルの製品を求める市場の需要に応えるように設計される。ブロック５１０で示すように、基板内にくぼみ領域を形成することを含めて、当技術分野において既知の方法によって基板を準備する。例えばウェットエッチング又はドライエッチングで基板をエッチングすることによって、レーザアブレーションによって、又は当業者に周知の他の方法によって、くぼみ領域を形成することができる。基板は、限定ではないが、薄膜セラミック基板、厚膜セラミック基板、及びいずれかの種類のプリント回路基板とすることができる。基板材料は、例えば耐熱範囲が約１０Ｗ／℃／ｍから１００Ｗ／℃／ｍである適切な熱特性を有しなければならない。ブロック５２０で示すように、ダイ取り付けエポキシを塗布する。エポキシ接着剤を、分注、スタンピング、又は印刷手法によって塗布することができる。ダイ取り付けエポキシの代わりに、例えばはんだのような他の導電性及び熱伝導性媒体を使用可能であることに留意すべきである。
【００３９】
ブロック５３０で示すように、手作業で又は半自動もしくは自動ダイ取り付けマシンを用いて、基板にレーザチップを実装する。ブロック５４０で示すように、手作業で又は半自動もしくは自動ダイ取り付けマシンを用いて、基板にワイヤボンドを加える。用途に応じて、ワイヤボンドは、アルミナ又は金等の異なる材料、直径が０．７ミル及び１ミル等の異なるサイズ、又はボール−ウェッジ及びウェッジ−ウェッジ等の異なる構成を用いる場合がある。ブロック５５０で示すように、成形によってカプセル化封止として基板に成形材料を加える。成形材料は液体として流した後に硬化させることができる。硬化の温度及び時間は成形材料に応じて異なり、その情報は典型的に材料データシートから得ることができる。成形材料は、スロットバイアの一部又は全体から後退させることで、成形プロセス中に導電バイアのはんだ付け性に対する汚染を防ぐことができる。基板に成形材料を加える前に、スロットバイアを一時的に充填して、成形中に導電バイアのはんだ付け性を更に保護することも可能である。一時的な充填物は、成形が完了した後、例えば成形材料が部分的に又は全体的に固まった後に、スロットバイアから除去することができる。ブロック５６０で示すように、基板を個別の半導体レーザパッケージにダイシングする。ダイシングは例えば、のこ刃又はレーザビームによって実行することができる。
【００４０】
図６Ａから図６Ｆは、上述の例示的なマトリクス組立プロセス５００の異なる段階中の１枚の基板を示し、図６Ｇは例示的なマトリクス組立プロセスから得られた個別の半導体レーザパッケージを示す。図６Ａは、くぼみ領域の形成を含む準備を行った後の１枚の基板を示す。しかしながら、基板の残りを準備する前又は後にくぼみ領域を形成しても差し支えない。図６Ｂは、ダイ取り付けエポキシを塗布した後の組立品を示す。図６Ｃは、基板上にレーザチップを実装した後の組立品を示す。図６Ｄは、基板にワイヤボンドを加えた後の組立品を示す。図６Ｅは、基板に成形材料をカプセル化封止として加えた後の組立品を示す。図６Ｆは、個別の半導体レーザパッケージにダイシングした後の組立品を示す。１つの組立品は、２つ以上の材料が一体化されたものであり、１つのパッケージ又は複数のパッケージのアレイとすることができる。
【００４１】
プロセス５００の前に、組立プロセスの一部として実行されるいずれかの数のプロセスがあり得ることは認められよう。例えば１つの前プロセスにおいて、基板に、チップを載せる空洞及び／又は浮き出しを加工することができる。また、組立プロセスの一部としてプロセス５００の後にいずれかの数のプロセスを実行することも可能である。例えば１つの後プロセスにおいて、ダイシングしたデバイスをマトリクス形態で又は個別に試験することができる。
【００４２】
プロセス５００が追加のステップ及び／又はサブステップを含み得ることは認められよう。例えば、図６Ｆに示すようにダイシングを開始した後であるがダイシングを完了する前に、ＬＬＣから光が発するカプセル化封止材の前面の研磨を行うことができる。例えば、多数のくぼみ領域の前面が複数の行又は帯に配置されている場合に研磨を実行可能であるので、１つの帯の多数のくぼみ領域を覆っているカプセル化封止材を最終ダイシング前に同時に研磨することができる。これは、最終ダイシング後に各くぼみ領域上のカプセル化封止材を個別に研磨するよりも効率的であり得る。
【００４３】
図７は、本発明に従った例示的な光半導体デバイス７００の実施形態の断面図を示す。光半導体デバイス７００は、基板７１０、チップ７５０、及びカプセル化封止７８０を含む。
【００４４】
チップ７５０は、レーザ、発光ダイオード（ＬＥＤ）、ＰＮフォトダイオード、フォトトランジスタ、ＰＩＮフォトダイオード、アバランシェフォトダイオード（ＡＰＤ）、単一光子アバランシェフォトダイオード（ＳＰＡＤ）、シリコン光電子増倍管（ＳｉＰＭ）、電荷結合デバイス（ＣＣＤ）等を含むいずれかの光半導体デバイスとすることができる。例えばチップ７５０は、ＩＶ族（シリコン）半導体及びＩＩＩ−Ｖ族半導体（ＩｎＧａＡｓ）等のいずれかの適切な材料で形成されたＡＰＤチップとすることができる。ＡＰＤチップは、エピタキシャル（ＥＰＩ）又はリーチスルー（ＲＴ）構造等のいずれかの構造を有することができる。
【００４５】
光半導体デバイス７００はＬＬＣとすることができる。リードレスキャリアは、プリント回路基板に接触する平坦な金属パッドを用いる。パッケージの外部に延出するピンは存在せず、プリント回路基板上に直接搭載することができる。積層チップキャリアは、積層された多層の導電層及び誘電層を含む。一例において、積層リードレスキャリアは、誘電層を間に挟んだ上部導電層及び下部導電層を含む。これについては以下で詳述する。設計の複雑さに応じて、ＬＬＣは多くの異なる導電層及び／又は誘電層を有する場合がある。
【００４６】
光半導体デバイス７００は、チップ７５０を支持するための基板７１０を含む。基板７１０は、限定ではないが、いずれかの薄膜セラミック基板、厚膜セラミック基板、及び異なる種類のプリント回路基板（ＰＣＢ）とすることができる。基板７１０は、誘電層と、誘電層の上及び下にそれぞれ設けられた上部導電層と下部導電層と、上部及び下部導電層間の電気的接続を与える複数の導電バイア７３５と、を含むことができる。上部導電層は、基板７１０にチップ７５０を取り付けるためのダイ取り付けパッド７２１を含む。具体的には、接着層７４０を用いてチップ７５０を基板７１０の上のダイアタッチパッド７２１に取り付けることができる。また、上部導電層は、ワイヤボンド７５５を取り付けるためのワイヤボンドパッド７２２を含む。ワイヤボンド７５５は、チップ７５０と上部導電層との間の電気的接続を与える。各導電バイア７３５は、小さい丸い開口等、異なるスロット形状の小さい開口とすることができる。
【００４７】
カプセル化封止７６５は、チップ７５０、ワイヤボンド７５５、及び基板７１０又は基板７１０の一部をカプセル化するために設けられる。１つの例示的な実施形態では、カプセル化封止７６５を用いてＡＰＤチップをカプセル化する。ＡＰＤチップは典型的に高電圧で動作するので、カプセル化封止７６５はイオン含有量が少なく耐湿性が高い成形材料とすることができる。いくつかの例示的な実施形態では、カプセル化封止７６５は、ワイヤボンド７５５に高い応力を与えることなくチップ７５０及びワイヤボンド７５５に保護を与える成形材料とすることができる。
【００４８】
いくつかの例示的な実施形態では、成形材料は光学的に透明として、特定の波長の光をフィルタリング又は減衰もしないようにすることができる。成形材料として例えばＡＰＴＥＫ６１００−１Ａ／Ｂを使用可能である。ＡＰＴＥＫ６１００−１Ａ／Ｂは、２成分、無充填、無色透明、剛体系であり、光電子パッケージにおけるＬＥＤチップのカプセル化用に設計されている。成形材料は、環境的な保護を提供し、鋳造されるとデバイスのレンズ部として機能して、優れた透明度及び光透過率を示すことができる。別の例においては、成形材料は、ある波長の光を減衰、遮蔽、又はフィルタリングする材料を有することができる。例えば成形材料としてＡＰＴＥＫ６１０３−Ａ／Ｂを使用可能である。ＡＰＴＥＫ６１０３−Ａ／Ｂは、２成分、無充填、深紅、剛体系であり、光電子パッケージにおける赤外線（ＩＲ）ＬＥＤチップのカプセル化用に設計されている。カプセル化封止７６５は、環境的な保護を提供し、鋳造されるとデバイスのレンズ部として機能し、可視光を遮蔽しながらＩＲ光に対して透明であるように設計されている。
【００４９】
図７に示すカプセル化封止７６５は、基板７１０の上面の一部のみを被覆するが、代替的な実施形態では、最終用途による必要に応じてカプセル化封止７６５は基板７１０の上面全体を覆うことも可能である。カプセル化封止７６５の側面５２０は、垂直であるか、傾斜するか、又はカプセル化封止７６５の異なる部分において異なる角度で傾斜することができる。カプセル化封止７６５の上面７７０（光界面）は、平坦面として、又は円筒形、球形、非球形、ドーム形等として成形することができる。
【００５０】
光半導体デバイス７００は、金属コンタクトから後退させた、制御した成形境界７１５を有することができる。金属コンタクトは、光半導体デバイスをサイドルッカー及び／又はトップルッカーの向きで実装基板に対して機械的及び／又は電気的に接続するために用いられるトレース及びバイア等である。この後退は、特に金属コンタクトが次レベルの組立品にはんだ付けされる場合に、金属コンタクトの完全性に対する成形材料の汚染を防ぐためのものである。
【００５１】
図８に示すように、光デバイス７００は、サイドルッカー又はトップルッカーとしてプリント回路基板上に構成することができる。一般に、この向きは、プリント回路基板表面に対するレーザチップのアクティブエリアに入射するか又はここから発する光の方向に基づいて選択することができる。例えばフォトダイオードに入射する光又はＬＥＤから発する光がプリント回路基板に垂直である場合、トップルッカーの向きを用いることができる。これに対して、光がプリント回路基板に平行である場合、サイドルッカー構成を用いることができる。
【００５２】
図９は、本出願において記載する光デバイスを製造するための例示的なマトリクス組立プロセスの実施形態を示す。前述のように、マトリクス組立プロセスは、低コスト、大量、小型、及びＳＭＴコンパチブルの製品を求める市場の需要に応えるように設計される。ブロック９１０で示すように、基板を準備する。基板は、限定ではないが、薄膜セラミック基板、厚膜セラミック基板、及びいずれかの種類のプリント回路基板とすることができる。
【００５３】
ブロック９２０で示すように、スロットバイアを一時的に充填することで、成形ステップ中に成形材料が基板の後方側に流れるのを防ぐことができる。また、スロットバイアの一時的な充填によって、特に金属コンタクトが次レベルの組立品にはんだ付けされる場合に金属コンタクトとしてのスロットバイアの完全性を維持する。ブロック９３０で示すように、ダイ取り付けエポキシを塗布する。エポキシ接着剤を、分注、スタンピング、又は印刷手法によって塗布することができる。ブロック９４０で示すように、レーザ、発光ダイオード（ＬＥＤ）、ＰＮフォトダイオード、フォトトランジスタ、ＰＩＮフォトダイオード、アバランシェフォトダイオード（ＡＰＤ）、単一光子アバランシェフォトダイオード（ＳＰＡＤ）、シリコン光電子増倍管（ＳｉＰＭ）、及び電荷結合デバイス（ＣＣＤ）等のチップを、手作業で又は半自動もしくは自動ダイ取り付けマシンを用いて基板上に実装する。ブロック９５０で示すように、手作業で又は半自動もしくは自動ダイ取り付けマシンを用いて、基板にワイヤボンドを加える。
【００５４】
用途に応じて、ワイヤボンドは、アルミナ又は金等の異なる材料、直径が０．７ミル及び１ミル等の異なるサイズ、又はボール−ウェッジ及びウェッジ−ウェッジ等の異なる構成を用いる場合がある。ブロック９６０で示すように、成形によってカプセル化封止として基板に成形材料を加える。ブロック９７０で示すように、スロットバイア内の一時充填材を除去する。ブロック９８０で示すように、組み立てて成形した基板を個別の光デバイスにダイシングする。ダイシングは例えば、のこ刃又はレーザビームによって実行することができる。
【００５５】
図１０Ａから図１０Ｈは、上述の例示的なマトリクス組立プロセスの異なる段階中の例示的な１枚の基板を示す。図１０Ａは、準備を行った後の１枚の基板を示す。図１０Ｂは、スロットバイアを一時的に充填した後の１枚の基板を示す。図１０Ｃは、ダイ取り付けエポキシを塗布した後の組立品を示す。図１０Ｄは、レーザ、発光ダイオード（ＬＥＤ）、ＰＮフォトダイオード、フォトトランジスタ、ＰＩＮフォトダイオード、アバランシェフォトダイオード（ＡＰＤ）、単一光子アバランシェフォトダイオード（ＳＰＡＤ）、シリコン光電子増倍管（ＳｉＰＭ）、及び電荷結合デバイス（ＣＣＤ）等のチップを基板上に実装した後の組立品を示す。図１０Ｅは、基板にワイヤボンドを加えた後の組立品を示す。図１０Ｆは、基板に成形材料をカプセル化封止として加えた後の組立品を示す。図１０Ｇは、スロットバイア内の一時充填材を除去した後の組立品を示す。図１０Ｈは、個別の光デバイスにダイシングした後の組立品を示す。
【００５６】
図１１Ａ及び図１１Ｂは、例示的なマトリックス組立プロセスの結果として得られる個別の光デバイスの等方図及び上面図をそれぞれ示す。
【００５７】
マトリックスプロセスの前に、組立プロセスの一部として実行されるいずれかの数のプロセスがあり得ることは認められよう。例えば１つの前プロセスにおいて、基板に、チップを載せる空洞及び／又は浮き出しを加工することができる。また、組立プロセスの一部としてマトリックスプロセスの後にいずれかの数のプロセスを実行することも可能である。例えば１つの後プロセスにおいて、ダイシングしたデバイスをマトリクス形態で又は個別に試験することができる。
【００５８】
本発明についていくつかの実施形態に関連付けて記載したが、本明細書に述べた特定の形態に限定することは意図していない。本発明の範囲は特許請求の範囲によってのみ限定される。更に、特定の実施形態に関連付けてある特性を記載したように思われるが、本発明に従って記載した実施形態の様々な特性を組み合わせることも可能であることは当業者には認められよう。
【００５９】
更に、個別に列挙したが、複数の手段、要素、又はプロセスステップは、例えば単一のユニット又はアレイによって実施することができる。更に、個々の特性が異なる請求項に含まれる場合があるが、これらは組み合わせると好都合であることがあり、異なる請求項に含まれることは、特性の組み合わせが実行可能でないこと及び／又は有利でないことを意味するものではない。また、請求項の１つのカテゴリ内に１つの特性が含まれることは、このカテゴリに対する限定を意味するのではなく、適宜この特性を他の請求項のカテゴリに等しく適用することができる。
【００６０】
まとめると、半導体レーザパッケージを製造するための装置及び方法のための例示的な実施形態を提示した。ＬＬＣ  ＳＭＤ半導体レーザは、光コンポーネントの実装面積が小さく、機械的位置合わせが良好で、コンポーネントアレイ組立プロセスを通してコストが低く、レーザ光軸の向きにおいて柔軟性が高い。本発明の範囲又は精神から逸脱することなく、本発明の構造に様々な変更及び変形を実施可能であることは当業者には明らかであろう。前述のことに鑑み、本発明は、本発明の変更及び変形が以下の特許請求の範囲及びそれらの均等物の範囲内に該当するならば、それらを包含することが意図される。
【図１】
2015019066.tif 000003
【図２】
2015019066.tif 000004
【図３】
2015019066.tif 000005
【図４】
2015019066.tif 000006
【図５】
2015019066.tif 000007
【図６Ａ】
2015019066.tif 000008
【図６Ｂ】
2015019066.tif 000009
【図６Ｃ】
2015019066.tif 000010
【図６Ｄ】
2015019066.tif 000011
【図６Ｅ】
2015019066.tif 000012
【図６Ｆ】
2015019066.tif 000013
【図６Ｇ】
2015019066.tif 000014
【図７】
2015019066.tif 000015
【図８】
2015019066.tif 000016
【図９】
2015019066.tif 000017
【図１０Ａ】
2015019066.tif 000018
【図１０Ｂ】
2015019066.tif 000019
【図１０Ｃ】
2015019066.tif 000020
【図１０Ｄ】
2015019066.tif 000021
【図１０Ｅ】
2015019066.tif 000022
【図１０Ｆ】
2015019066.tif 000023
【図１０Ｇ】
2015019066.tif 000024
【図１０Ｈ】
2015019066.tif 000025
【図１１Ａ】
2015019066.tif 000026
【図１１Ｂ】
2015019066.tif 000027
【外国語明細書】
2015019066000001.pdf