(57)【要約】      （修正有）【課題】光取り出し効率を向上させることのできる半導体発光素子及びその製造方法を提供する。【解決手段】基板５と積層体ＳＢとを備えた半導体発光素子において、積層体ＳＢは、第１方向に基板５と並び、第１及び第２半導体層１０、２０と発光層３０と第１及び第２電極１１、１２とを含む。第１半導体層１０は、複数の凸部が並べて設けられた第１部分１０ｐと、第１方向と交差する第２方向に第１部分１０ｐと並ぶ第２部分１０ｑとを含む第１面１０ａを有する。第２半導体層２０は、第２部分と対向して設けられる。発光層３０は、第２部分１０ｑと第２半導体層２０との間に設けられる。第１電極１１は、第１部分１０と対向し、第１半導体層１０と接続される。第２電極１２は、第２半導体層２０と接続される。第２半導体層２０は、第２電極１２と発光層３０との間に配置される。複数の凸部の間隔は、発光層３０の放出光の波長の０．５倍以上４倍以下である。【選択図】図１
2015018878.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
第１方向において前記基板と並ぶ積層体であって、
複数の凸部が並べて設けられた第１部分と、前記第１方向と交差する第２方向において前記第１部分と並ぶ第２部分と、を含む第１面を有する第１導電形の第１半導体層と、
前記第２部分と対向して設けられた第２導電形の第２半導体層と、
前記第２部分と前記第２半導体層との間に設けられた発光層と、
前記第１部分と対向して設けられ、前記第１半導体層と電気的に接続された第１電極と、
前記第２半導体層と電気的に接続された第２電極であって、前記第２電極と前記発光層との間に前記第２半導体層が配置される第２電極と、
を含む積層体と、
を備え、
前記複数の凸部のそれぞれの間隔は、前記発光層から放出される光の波長の０．５倍以上４倍以下である半導体発光素子。
【請求項２】
前記第１電極は、前記第１部分に接する請求項１記載の半導体発光素子。
【請求項３】
前記複数の凸部のそれぞれは、前記第１半導体層と同じ材料を含む請求項１または２に記載の半導体発光素子。
【請求項４】
前記複数の凸部のそれぞれの材料は、前記第１半導体層の材料と異なる請求項１または２に記載の半導体発光素子。
【請求項５】
前記複数の凸部のそれぞれの屈折率は、前記第１半導体層の屈折率よりも小さい請求項４記載の半導体発光素子。
【請求項６】
前記第１電極は、前記第１方向及び前記第２方向と交差する第３方向に延び、
前記複数の凸部のそれぞれは、前記第３方向に延び、前記第２方向に並ぶ請求項１〜５のいずれか１つに記載の半導体発光素子。
【請求項７】
前記複数の凸部のそれぞれは、格子状に並べられている請求項１〜５のいずれか１つに記載の半導体発光素子。
【請求項８】
前記第２半導体層は、前記第２電極と対向する対向面を有し、
前記対向面の表面粗さは、前記第１部分の表面粗さよりも小さい請求項１〜７のいずれか１つに記載の半導体発光素子。
【請求項９】
前記第２電極は、前記対向面に接する請求項８記載の半導体発光素子。
【請求項１０】
前記第２半導体層は、前記第１半導体層と前記基板との間に設けられ、
前記第２電極は、前記第２半導体層と前記基板との間に設けられる請求項１〜９のいずれか１つに記載の半導体発光素子。
【請求項１１】
前記基板は、導電性を有し、
前記第２電極は、前記基板と電気的に接続される請求項１０記載の半導体発光素子。
【請求項１２】
前記積層体は、前記第１電極と前記基板との間に設けられた絶縁層をさらに含む請求項１１記載の半導体発光素子。
【請求項１３】
前記絶縁層の一部は、前記第１部分と対向する請求項１２記載の半導体発光素子。
【請求項１４】
前記基板は、光反射性である請求項１０〜１３のいずれか１つに記載の半導体発光素子。
【請求項１５】
前記第１半導体層は、前記基板と前記発光層との間に設けられる請求項１〜９のいずれか１つに記載の半導体発光素子。
【請求項１６】
前記基板は、光透過性を有する請求項１５記載の半導体発光素子。
【請求項１７】
前記第１電極及び前記第２電極は、光反射性である請求項１〜１６のいずれか１つに記載の半導体発光素子。
【請求項１８】
成長用基板と、
第１方向において前記成長用基板に積層された積層膜であって、
第１導電形の第１半導体膜と、
第２導電形の第２半導体膜であって、前記基板と前記第２半導体膜との間に前記第１半導体膜が配置された第２半導体膜と、
前記第１半導体膜と前記第２半導体膜との間に設けられた発光膜と、
を含む積層膜と、
を含む加工体を準備する工程と、
前記第１半導体膜の一部を露呈させる溝と、前記第１半導体膜の前記溝によって露呈された部分に設けられた複数の凸部と、を形成する工程であって、前記複数の凸部のそれぞれの間隔が、前記発光膜から放出される光の波長の０．５倍以上４倍以下となるように前記複数の凸部を形成する工程と、
前記第１半導体膜の前記溝によって露呈された部分の上に、前記第１半導体膜と電気的に接続された第１電極を形成する工程と、
前記第２半導体膜の上に、前記第２半導体膜と電気的に接続された第２電極を形成する工程と、
を備えた半導体発光素子の製造方法。
【請求項１９】
前記溝と前記複数の凸部とを形成する前記工程は、前記第２半導体膜の一部、前記発光膜の一部及び前記第１半導体膜の一部を除去して前記溝を形成し、前記第１半導体膜の前記溝によって露呈された部分に前記複数の凸部を形成することを含む請求項１８記載の半導体発光素子の製造方法。
【請求項２０】
前記溝と前記複数の凸部とを形成する前記工程は、前記第２半導体膜の表面に、複数の凸部を形成し、前記第２半導体膜の一部、前記発光膜の一部及び前記第１半導体膜の一部を除去して前記溝を形成するとともに、前記第２半導体膜の前記複数の凸部の形状を前記第１半導体膜に転写させることにより、前記第１半導体膜の前記溝によって露呈された部分に前記複数の凸部を形成することを含む請求項１８記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
発光ダイオードやレーザダイオードなどの半導体発光素子がある。半導体発光素子において、光取り出し効率の向上が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３１１１７３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、光取り出し効率を向上させることのできる半導体発光素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、基板と、積層体と、を備えた半導体発光素子が提供される。前記積層体は、第１方向において前記基板と並ぶ。前記積層体は、第１半導体層と、第２半導体層と、発光層と、第１電極と、第２電極と、を含む。前記第１半導体層は、複数の凸部が並べて設けられた第１部分と、前記第１方向と交差する第２方向において前記第１部分と並ぶ第２部分と、を含む第１面を有し、第１導電形である。前記第２半導体層は、前記第２部分と対向して設けられ、第２導電形である。前記発光層は、前記第２部分と前記第２半導体層との間に設けられる。前記第１電極は、前記第１部分と対向して設けられ、前記第１半導体層と電気的に接続される。前記第２電極は、前記第２半導体層と電気的に接続される。前記第２半導体層は、前記第２電極と前記発光層との間に配置される。前記複数の凸部のそれぞれの間隔は、前記発光層から放出される光の波長の０．５倍以上４倍以下である。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）及び図１（ｂ）は、実施形態に係る半導体発光素子を表す模式図である。
【図２】図２（ａ）及び図２（ｂ）は、実施形態に係る半導体発光素子の一部を表す模式図である。
【図３】図３（ａ）及び図３（ｂ）は、実施形態に係る別の半導体発光素子を模式的に表す断面図である。
【図４】図４（ａ）及び図４（ｂ）は、実施形態に係る別の半導体発光素子を模式的に表す断面図である。
【図５】実施形態に係る別の半導体発光素子を模式的に表す断面図である。
【図６】図６（ａ）及び図６（ｂ）は、実施形態に係る半導体発光素子の計算結果の一例を表す模式図である。
【図７】図７（ａ）〜図７（ｄ）は、第１半導体層と第１電極との接合面における入射光の配光分布を表す模式図である。
【図８】図８（ａ）及び図８（ｂ）は、実施形態に係る半導体発光素子の計算結果の一例を表す模式図である。
【図９】シミュレーションに用いた半導体発光素子のモデルを模式的に表す断面図である。
【図１０】シミュレーションに用いた各部の屈折率を表す表である。
【図１１】図１１（ａ）及び図１１（ｂ）は、シミュレーション結果の一例を表すグラフ図である。
【図１２】図１２（ａ）〜図１２（ｉ）は、実施形態に係る半導体発光素子の製造方法の工程順を模式的に表す断面図である。
【図１３】実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。
【図１４】図１４（ａ）及び図１４（ｂ）は、実施形態に係る半導体発光素子の別の製造方法の工程順を模式的に表す断面図である。
【図１５】実施形態に係る半導体発光素子の別の製造方法を例示するフローチャートである。
【発明を実施するための形態】
【０００７】
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
図１（ａ）及び図１（ｂ）は、実施形態に係る半導体発光素子を表す模式図である。  
図１（ａ）は、模式的平面図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面を模式的に表す部分断面図である。図１（ｂ）は、図１（ａ）よりも拡大して図示している。  
図１（ａ）及び図１（ｂ）に表したように、本実施形態に係る半導体発光素子１１０は、基板５と、積層体ＳＢと、を含む。
【０００９】
基板５は、主面５ａを有する。この例において、基板５は、矩形状である。基板５の形状は、矩形状に限ることなく、任意の形状でよい。基板５は、例えば、導電性と光反射性とを有する。基板５には、例えば、シリコン基板が用いられる。基板５は、Ｃｕなどを含む金属基板でもよい。基板５は、サファイア基板などでもよい。基板５は、絶縁性でもよい。基板５は、光透過性でもよい。
【００１０】
ここで、主面５ａに対して平行な１つの方向をＸ軸方向とする。主面５ａに対して平行でＸ軸方向に対して垂直な方向をＹ軸方向とする。Ｘ軸方向及びＹ軸方向に対して垂直な方向をＺ軸方向とする。Ｚ軸方向は、主面５ａに対して垂直な方向である。
【００１１】
積層体ＳＢは、Ｚ軸方向（第１方向）において基板５と並ぶ。この例では、積層体ＳＢが、基板５の主面５ａの上に設けられる。積層体ＳＢは、例えば、第１半導体層１０と、第２半導体層２０と、発光層３０と、第１電極１１と、第２電極１２と、を含む。
【００１２】
第１半導体層１０は、窒化物半導体を含み、第１導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でもよい。以下では、第１導電形がｎ形で、第２導電形がｐ形である場合として説明する。第１半導体層１０には、例えば、ｎ形の不純物を含むＧａＮ層が用いられる。ｎ形の不純物には、例えば、Ｓｉが用いられる。
【００１３】
第１半導体層１０は、第１面１０ａと、第２面１０ｂと、を有する。第１面１０ａは、第１部分１０ｐと、第２部分１０ｑと、を有する。第２部分１０ｑは、Ｚ軸方向（第１方向）と交差する第２方向において第１部分１０ｐと並ぶ。第２部分１０ｑは、例えば、Ｘ軸方向において第１部分１０ｐと並ぶ。第１部分１０ｐには、複数の凸部１０ｍが並べて設けられている。
【００１４】
第２面１０ｂは、第１面１０ａと反対側の面である。第２面１０ｂには、凹凸１０ｖが設けられている。第２面１０ｂは、例えば、粗面化されている。
【００１５】
第２半導体層２０は、第２部分１０ｑと対向して設けられる。第２半導体層２０は、窒化物半導体を含み、第２導電形である。第２半導体層２０には、例えば、ｐ形の不純物を含むＧａＮ層が用いられる。ｐ形の不純物には、例えば、Ｍｇが用いられる。第２半導体層２０の厚さは、例えば、第１半導体層１０の厚さよりも薄い。第２半導体層２０の厚さは、第１半導体層１０の厚さ以上でも良い。
【００１６】
発光層３０は、第２部分１０ｑと第２半導体層２０との間に設けられる。Ｚ軸方向は、例えば、第１半導体層１０と第２半導体層２０と発光層３０との積層方向に対応する。
【００１７】
発光層３０は、例えば、窒化物半導体を含む。発光層３０には、例えば、複数の障壁層と、複数の障壁層の間に設けられた井戸層と、を含む。障壁層及び井戸層は、Ｚ軸方向に沿って積層される。発光層３０には、例えばＭＱＷ（Multi-Quantum Well）構造が用いられる。発光層３０には、ＳＱＷ（Single-Quantum Well）構造を用いてもよい。障壁層には、例えば、ＧａＮ層が用いられる。井戸層には、例えば、ＩｎＧａＮ層が用いられる。
【００１８】
第１半導体層１０と第２半導体層２０との間に電圧を印加し、発光層３０に電流を流す。これにより、発光層３０から光が放出される。
【００１９】
半導体発光素子１１０では、第１半導体層１０の第２面１０ｂが、光取り出し面となる。前述のように、第２面１０ｂには、凹凸１０ｖが設けられる。これにより、発光層３０から放出された光の第２面１０ｂでの全反射が抑えられ、光取り出し効率を向上させることができる。
【００２０】
第１電極１１は、第１部分１０ｐと対向して設けられ、第１半導体層１０と電気的に接続される。第１電極１１は、例えば、第１部分１０ｐに接する。第１電極１１は、例えば、複数の凸部１０ｍに接する。これにより、第１電極１１が、第１部分１０ｐを介して第１半導体層１０と電気的に接続される。第１電極１１は、発光層３０から放出される光に対して反射性である。第１電極１１の光反射率は、例えば、第１半導体層１０の光反射率よりも高い。第１電極１１には、例えば、Ａｌ、Ａｇ、Ｐｔ、Ｔｉ、Ｎｉ及びＡｕなどが用いられる。第１電極１１は、例えば、Ａｌ、Ａｇ、Ｐｔ、Ｔｉ、Ｎｉ及びＡｕの少なくともいずれかを含む合金でもよい。
【００２１】
第１電極１１は、第１面１０ａ（Ｘ−Ｙ平面）に対して平行な任意の方向に延びる細線状である。第１電極１１は、例えば、第１方向及び第２方向に対して交差する第３方向に延びる。第１電極１１は、例えば、Ｙ軸方向に延びる。第１電極１１の延在方向に対して垂直な方向の幅は、例えば、１μｍ以上２０μｍ以下である。第１面１０ａの面積に対する第１電極１１の面積は、例えば、１％以上３０％以下である。
【００２２】
第１電極１１は、例えば、第１面１０ａの外縁に沿う枠状である。この例において、第１電極１１は、Ｘ軸方向に延びる部分と、Ｙ軸方向に延びる部分と、を含む。例えば、第１電極１１のＹ軸方向に延びる部分において、Ｘ軸方向の幅は、１μｍ以上２０μｍ以下である。
【００２３】
第１電極１１には、パッド部１１ｐが設けられている。パッド部１１ｐは、第１半導体層１０から露呈している。パッド部１１ｐは、Ｘ−Ｙ平面に投影したときに、第１半導体層１０と重ならない。パッド部１１ｐは、例えば、第１電極１１と外部の部材との配線に用いられる。この例では、２つのパッド部１１ｐが設けられている。パッド部１１ｐの数は、２つに限ることなく、１つでもよいし、３つ以上でもよい。パッド部１１ｐには、例えば、Ｔｉ、Ｐｔ及びＡｕの少なくともいずれかの金属、または、これら少なくともいずれかの金属を含む合金が用いられる。
【００２４】
第２電極１２は、第２半導体層２０と電気的に接続される。第２半導体層２０は、第２電極１２と発光層３０との間に配置される。この例では、第１半導体層１０と基板５との間に第２半導体層２０が設けられ、第２半導体層２０と基板５との間に第２電極１２が設けられる。換言すれば、基板５の上に第２電極１２が設けられ、第２電極１２の上に第２半導体層２０が設けられ、第２半導体層２０の上に発光層３０が設けられ、発光層３０の上に第１半導体層１０が設けられる。
【００２５】
このように、半導体発光素子１１０では、第１半導体層１０の第２面１０ｂが、光取り出し面となり、第２面１０ｂと反対側の第１面１０ａ側に第１電極１１と第２電極１２とが設けられる。半導体発光素子１１０は、いわゆるＴｈｉｎＦｉｌｍ構造の発光素子である。
【００２６】
第２電極１２は、例えば、第２半導体層２０に接触することにより、第２半導体層２０と電気的に接続される。また、第２電極１２は、例えば、半田などを介して基板５と電気的に接続される。すなわち、第２半導体層２０は、第２電極１２を介して基板５と電気的に接続される。
【００２７】
第２電極１２は、例えば、発光層３０から放出される光に対して反射性である。第２電極１２の光反射率は、例えば、第２半導体層２０の光反射率よりも高い。第２電極１２には、例えば、ＡｇやＡｌの合金、または、これらを主たる成分とする合金などが用いられる。これにより、例えば、第２電極１２において、高い反射性が得られる。また、第２半導体層２０と前記金属または合金との間に、λ／２〜２λの厚さを持つ透明導電層が含まれていてもよい。すなわち、第２電極１２は、前記金属または合金と、透明導電層と、を含んでもよい。なお、λは、発光層３０から放出される光の波長である。
【００２８】
第２半導体層２０は、第２電極１２と対向する対向面２０ａを有する。対向面２０ａは、例えば、第１面１０ａと実質的に同じ方向を向く面である。第２半導体層２０は、例えば、対向面２０ａにおいて第２電極１２と接する。対向面２０ａの表面粗さは、例えば、第１部分１０ｐの表面粗さよりも小さい。対向面２０ａは、実質的に平坦な面である。これにより、例えば、第２電極１２での光の吸収を抑えることができる。例えば、光取り出し効率を向上させることができる。
【００２９】
積層体ＳＢは、例えば、絶縁層４０をさらに含む。絶縁層４０は、例えば、第１電極１１と第２半導体層２０との間、第１電極１１と発光層３０との間、第１電極１１と第２電極１２との間、及び、第１電極１１と基板５との間に設けられる。絶縁層４０は、例えば、第１電極１１と第２半導体層２０とを電気的に絶縁する。絶縁層４０は、例えば、第１電極１１と発光層３０とを電気的に絶縁する。絶縁層４０は、例えば、第１電極１１と第２電極１２とを電気的に絶縁する。絶縁層４０は、例えば、第１電極１１と基板５とを電気的に絶縁する。すなわち、絶縁層４０は、第１半導体層１０と第２半導体層２０との短絡を抑制する。絶縁層４０には、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜の少なくともいずれかが用いられる。
【００３０】
また、この例では、絶縁層４０の一部が、Ｚ軸方向において第１部分１０ｐと対向する。絶縁部４０の一部は、例えば、第１部分１０ｐに接する。絶縁部４０の一部は、例えば、複数の凸部１０ｍに接する。
【００３１】
図２（ａ）及び図２（ｂ）は、実施形態に係る半導体発光素子の一部を表す模式図である。  
図２（ａ）は、第１半導体層１０の一部及び第１電極１１の一部を拡大して模式的に表す部分断面図である。図２（ｂ）は、基板５側から見た第１半導体層１０の一部を拡大して模式的に表す部分平面図である。
【００３２】
図２（ａ）及び図２（ｂ）に表したように、第１半導体層１０の複数の凸部１０ｍのそれぞれは、例えば、Ｙ軸方向に延び、Ｘ軸方向に並ぶ。複数の凸部１０ｍのそれぞれは、例えば、第１電極１１の延在方向（第３方向）に延びる。複数の凸部１０ｍのそれぞれは、例えば、第１部分１０ｐと第２部分１０ｑとの並ぶ方向に並ぶ。すなわち、この例において、複数の凸部１０ｍのそれぞれは、第１電極１１と実質的に平行な方向に延びる細線状である。
【００３３】
複数の凸部１０ｍのそれぞれの間隔Ｐ１は、例えば、発光層３０から放出される光の波長の０．５倍以上４倍以下である。発光層３０から放出される光の波長は、例えば、４５０ｎｍ（４００ｎｍ以上５００ｎｍ以下）この場合、間隔Ｐ１は、２２５ｎｍ以上１８００ｎｍ以下である。この例において、間隔Ｐ１は、より詳しくは、隣り合う２つの凸部１０ｍのＸ軸方向の中心間のＸ軸方向の距離である。
【００３４】
複数の凸部１０ｍのそれぞれの幅Ｗ１（Ｘ軸方向の長さ）は、例えば、間隔Ｐ１の１０％以上９０％以下である。また、複数の凸部１０ｍのそれぞれの高さＨ１（Ｚ軸方向の長さ）は、例えば、１００ｎｍ以上１μｍ以下である。また、この例では、複数の凸部１０ｍのそれぞれが、Ｘ−Ｚ平面において、矩形状の断面形状を有している。凸部１０ｍの断面形状は、矩形状に限ることなく、任意の形状でよい。凸部１０ｍの断面形状は、例えば、三角形状でもよいし、台形状でもよいし、半楕円状でもよい。
【００３５】
複数の凸部１０ｍは、第１部分１０ｐに回折格子を形成する。複数の凸部１０ｍは、例えば、第１半導体層１０と第１電極１１との接合界面に回折格子を形成する。この例において、複数の凸部１０ｍは、いわゆる１次元回折格子である。Ｘ軸方向に並ぶ凸部１０ｍの数は、例えば、８以上である。すなわち、複数の凸部１０ｍは、少なくとも８以上の繰り返し周期の回折格子を形成する。
【００３６】
複数の凸部１０ｍは、発光層３０から放出された光の進行方向を回折によって変化させる。複数の凸部１０ｍは、例えば、発光層３０から放出され、Ｘ−Ｙ平面と実質的に平行な方向に進んで第１部分１０ｐに入射した光の進行方向を変化させる。複数の凸部１０ｍは、例えば、Ｘ−Ｙ平面と実質的に平行な方向に進む光の進行方向を変化させ、光取り出し面である第２面１０ｂに向かわせる。
【００３７】
これにより、本実施形態に係る半導体発光素子１１０では、光取り出し効率を向上させることができる。また、この例では、複数の凸部１０ｍが、第１半導体層１０と絶縁層４０との接合界面にも回折格子を形成する。これにより、例えば、光取り出し効率をより向上させることができる。なお、凸部１０ｍは、絶縁層４０に必ずしも接しなくてもよい。すなわち、回折格子は、第１半導体層１０と第１電極１１との接合界面付近に少なくとも設けられていればよい。
【００３８】
また、この例では、複数の凸部１０ｍのそれぞれが、第１半導体層１０と同じ材料を含む。複数の凸部１０ｍのそれぞれの材料が、第１半導体層１０の材料と同じである。すなわち、この例において、複数の凸部１０ｍのそれぞれは、第１半導体層１０と一体である。複数の凸部１０ｍのそれぞれは、第１面１０ａ自体に形成された凹凸形状である。
【００３９】
前述のように、第１電極１１は、複数の凸部１０ｍに接する。これにより、例えば、第１半導体層１０と第１電極１１との接触面積を増やし、第１半導体層１０と第１電極１１との接触抵抗を抑制することができる。
【００４０】
図３（ａ）及び図３（ｂ）は、実施形態に係る別の半導体発光素子を模式的に表す断面図である。  
図３（ａ）に表したように、半導体発光素子１１１では、積層体ＳＢが、導電層４２をさらに含む。導電層４２は、第１半導体層１０と第１電極１１との間に設けられる。このように、第１電極１１は、導電層４２を介して第１半導体層１０と電気的に接続してもよい。第１電極１１は、必ずしも複数の凸部１０ｍに接しなくてもよい。この例では、導電層４２が、第１半導体層１０と絶縁層４０との間に延在している。このように、導電層４０は、必ずしも複数の凸部１０ｍに接しなくてもよい。導電層４２は、例えば、光透過性を有する。導電層４２は、例えば、透明である。導電層４２には、例えば、ＩＴＯなどが用いられる。なお、導電層４２は、光反射性でもよい。
【００４１】
図３（ｂ）に表したように、半導体発光素子１１２では、複数の凸部１０ｍのそれぞれの材料が、第１半導体層１０の材料と異なる。このように、複数の凸部１０ｍのそれぞれは、第１面１０ａ上に別の材料で形成された凹凸形状としてもよい。この場合、複数の凸部１０ｍのそれぞれには、光透過性を有する材料を用いる。また、この場合、複数の凸部１０ｍのそれぞれの屈折率を、第１半導体層１０の屈折率よりも小さくする。これにより、例えば、良好な光取り出し効率が得られる。複数の凸部１０ｍのそれぞれには、例えば、ＡｌＧａＮやＩｎＧａＮなどが用いられる。
【００４２】
図４（ａ）及び図４（ｂ）は、実施形態に係る別の半導体発光素子を模式的に表す断面図である。  
図４（ａ）に表したように、半導体発光素子１１３では、複数の凸部１０ｍが、Ｘ軸方向及びＹ軸方向に正方格子状に並べられている。  
図４（ｂ）に表したように、半導体発光素子１１４では、複数の凸部１０ｍが、三角格子状に並べられている。
【００４３】
半導体発光素子１１３、１１４において、複数の凸部１０ｍのそれぞれは、島状（ドット状）である。このように、第１部分１０ｐには、複数の島状の凸部１０ｍのそれぞれを格子状に並べて設けてもよい。すなわち、第１部分１０ｐに設けられる回折格子は、１次元回折格子に限ることなく、２次元回折格子でもよい。
【００４４】
半導体発光素子１１３では、複数の凸部１０ｍのそれぞれの間隔Ｐ２１、Ｐ２２のそれぞれを、発光層３０から放出される光の波長の０．５倍以上４倍以下にする。半導体発光素子１１４では、複数の凸部１０ｍのそれぞれの間隔Ｐ３１、Ｐ３２、Ｐ３３のそれぞれを、発光層３０から放出される光の波長の０．５倍以上４倍以下にする。これにより、半導体発光素子１１３、１１４においても、第１部分１０ｐで光の進行方向を変化させることができる。
【００４５】
２次元回折格子を形成する場合、Ｘ軸方向に並ぶ凸部１０ｍの数は、例えば、８以上である。すなわち、複数の凸部１０ｍは、少なくとも８以上の繰り返し周期の２次元回折格子を形成する。
【００４６】
また、１次元回折格子では、格子の延びる方向と平行な方向から入射する光の回折の度合いが、格子の延びる方向と垂直な方向から入射する光の回折の度合いよりも小さい。例えば、図２（ｂ）に図示した例では、Ｙ軸方向から入射する光の回折の度合いが、Ｘ軸方向から入射する光の回折の度合いよりも小さい。
【００４７】
これに対して、２次元回折格子では、Ｘ−Ｙ平面と平行な任意の方向から入射する光を適切に回折させることができる。従って、半導体発光素子１１３、１１４では、半導体発光素子１１０に比べて、より光取り出し効率を向上させることができる。
【００４８】
なお、複数の凸部１０ｍの格子状の配列は、正方格子状や三角格子状に限ることなく、第１部分１０ｐに２次元回折格子を設けることのできる任意の配列でよい。また、半導体発光素子１１３、１１４では、凸部１０ｍをＸ−Ｙ平面に投影した形状が、円形である。島状の凸部１０ｍをＸ−Ｙ平面に投影した形状は、円形に限ることなく、例えば、多角形状でもよい。島状の凸部１０ｍをＸ−Ｙ平面に投影した形状は、第１部分１０ｐに２次元回折格子を設けることのできる任意の形状でよい。
【００４９】
図５は、実施形態に係る別の半導体発光素子を模式的に表す断面図である。  
図５に表したように、半導体発光素子１１５では、基板５と発光層３０との間に、第１半導体層１０が設けられる。半導体発光素子１１５では、第２電極１２の上に第２半導体層２０が設けられ、第２半導体層２０の上に発光層３０が設けられ、発光層３０の上に第１半導体層１０が設けられ、第１半導体層１０の上に基板５が設けられる。
【００５０】
半導体発光素子１１５において、積層体ＳＢは、半導体発光素子１１０と実質的に同じであるから、詳細な説明は省略する。半導体発光素子１１５において、基板５は、光透過性を有する。基板５は、例えば、透明である。基板５には、例えば、サファイア基板が用いられる。発光層３０から放出された光は、第１半導体層１０及び基板５を透過して外部に出射される。
【００５１】
半導体発光素子１１５は、いわゆるＦｌｉｐＣｈｉｐ構造の発光素子である。ＦｌｉｐＣｈｉｐ構造においても、第１半導体層１０の第２面１０ｂが、光取り出し面となり、第２面１０ｂと反対側の第１面１０ａ側に第１電極１１と第２電極１２とが設けられる。従って、第１部分１０ｐに複数の凸部１０ｍ（回折格子）を設けることで、半導体発光素子１１５においても、半導体発光素子１１０と同様に、光取り出し効率を向上させることができる。
【００５２】
例えば、ＴｈｉｎＦｉｌｍ構造の半導体発光素子において、第２電極（ｐ電極）は、実質的に平滑である。第２電極は、例えば、反射鏡として機能する。そして、光取り出し面に凹凸構造を設け、光取り出し面とｐ電極との間で反射と散乱とを繰り返しながら光が徐々に漏れ出すという光取り出し過程を経る。
【００５３】
ＴｈｉｎＦｉｌｍ構造の素子の素子サイズは、例えば、数百μｍである。これに対し、第１半導体層の厚さ（Ｚ軸方向の長さ）は、１μｍ〜８μｍ程度である。第１半導体層は、例えば、スラブ状である。このため、Ｘ−Ｙ平面と平行な方向（面内方向）に発光した光や光取り出し面で散乱され面内方向に近い伝搬方向となった光は、その後散乱を受ける機会を殆ど失い第１半導体層内を伝搬する。この結果、第１半導体層内における光の伝搬の配光は面内方向に偏った分布となる。この成分は光取出しへの寄与が小さい。
【００５４】
以下、計算例について説明する。簡単のため計算モデルは第１半導体層断面（例えば、Ｘ−Ｚ平面と平行な断面）の２次元空間とし、光取り出し面は理想的なランバート反射面と仮定する。発光層で発生する光は等方的とする。発光層の幅は、２００μｍとする。第１電極（ｎ電極）は、発光層の終端からＸ−Ｙ平面と平行な方向において１０μｍ分離されているとする。
【００５５】
第１電極と反対側の端を発光層の始端とすると、始端における配光分布は、Ｉθ，０＝ａθである。ここでａθは、発光の配光を表す。ここでは、ａθ＝１と仮定する。また、始端からｘ離れたところの配光分布をＩθ，ｘとすれば、ｘ＋Δｘの位置においては、（１）式と表す事ができる。なお、発光層外では（２）式とする。
【数１】
2015018878.tif 000003
【数２】
2015018878.tif 000004
ここで、αθは、（３）式で表され、βθは、（４）式で表され、γθは、（５）式で表される。
【数３】
2015018878.tif 000005
【数４】
2015018878.tif 000006
【数５】
2015018878.tif 000007
（３）式〜（５）式のそれぞれにおいて、変数ｄは、第１半導体層の厚さであり、Ｒθは、光取り出し面の反射率であり、αＧＡＮは、第１半導体層の光の吸収率である。そして、計算では、それぞれ、ｄ＝４μｍ、Ｒθ＝７０％（const.）、αＧＡＮ＝２０ｃｍ−１とした。
【００５６】
図６（ａ）及び図６（ｂ）は、実施形態に係る半導体発光素子の計算結果の一例を表す模式図である。  
図６（ａ）及び図６（ｂ）は、第１半導体層の内部伝搬光の発光層終端における配光分布ＬＤ１と、第１半導体層の内部伝搬光の第１電極端における配光分布ＬＤ２と、を表す。図６（ａ）は配光分布をリニアで、図６（ｂ）は配光分布をＬｏｇで表示したものである。
【００５７】
この計算は、２次元近似であるためそのまま３次元には適用出来ないが、いずれにしても第１半導体層の内部伝搬光が第１電極の近傍において極端に水平方向に配光していると推定される。
【００５８】
なお、ＦｌｉｐＣｈｉｐ構造においては、基板が光取り出し面に接続されている。このため、ＦｌｉｐＣｈｉｐ構造の配光分布は、ＴｈｉｎＦｉｌｍ構造の配光分布と若干異なる。例えば、ＦｌｉｐＣｈｉｐ構造において、サファイア基板を用いた場合には、サファイア基板が第１半導体層よりも低屈折率であるため、同様に、内部伝搬光が第１電極の近傍において極端に水平方向に配光する。一方、ＦｌｉｐＣｈｉｐ構造において、ＳｉＣ基板及びＧａＮ基板を用いた場合には、上記の極端な配光が抑制される。
【００５９】
半導体発光素子１１０のＴｈｉｎＦｉｌｍ構造では、第１半導体層の光取り出し面と反対側の面に第１電極が設けられる。第１半導体層の基板面側に、絶縁層に保護されたメサ形状の第１電極が発光層を貫通する形で配置される。従って、この第１電極と第１半導体層との接合面（以下、第１コンタクト面と称す）は、発光層よりも光取り出し面に近い位置にある。そして、発光層は、第１コンタクト面に対し横下方にある。
【００６０】
図７（ａ）〜図７（ｄ）は、第１半導体層と第１電極との接合面における入射光の配光分布を表す模式図である。  
図７（ａ）及び図７（ｂ）は、第１コンタクト面に入射する光のＸ−Ｙ平面と平行な方向の配光分布を模式的に表す。  
図７（ｃ）及び図７（ｄ）は、第１コンタクト面に入射する光のＸ−Ｚ平面と平行な方向の配光分布を模式的に表す。  
上記の条件から総合して、第１コンタクト面に入射する光の大半は、図７（ｂ）及び図７（ｄ）に表すように、その波数ベクトルの向きが概ね第１半導体層に対し平行方向にあると見積もられ、光取出しには殆ど寄与しない。
【００６１】
この事は、一見、第１コンタクト面に任意の凹凸構造があれば光取り出し効率が向上すると考えがちである。しかしながら、実際には、第１コンタクト面の光学特性が良好であるとは言えない。この場合、凹凸構造での散乱反射による光取出し効率の向上よりも、第１電極の表面積の増加に伴う第１電極での光吸収の方が支配的となり、トータルでの光取り出し効率は低下する場合がある。この問題を抑制するため、半導体発光素子では、第１コンタクト面を可能な限り平滑にし、第１電極での光吸収損失を抑えることが行われている。
【００６２】
本実施形態においては、第１電極１１に入射する光の波数ベクトル分布が、前述の通り第１コンタクト面に対して平行に近い事を利用する。反射光（１〜２次回折光）が光取り出し面（第２面１０ｂ）に対し概ね垂直になるように設計された回折格子構造を、第１部分１０ｐに設ける。すなわち、第１半導体層１０うちの第１電極１１と対向する部分、及び、第１電極１１の周囲の絶縁領域（絶縁層４０）と対向する部分に、複数の凸部１０ｍを設ける。これにより、光取り出しを促進する。更に、第１電極１１上に回折格子構造を設けた場合は、第１電極１１の周囲の絶縁領域にのみ設けた場合に比べ、光吸収が増大するが光取り出しの促進も大きく向上すると共に、第１コンタクト面の面積が増大し、電気抵抗値が下がる等の効果も得られる。
【００６３】
前述の通り、第１電極１１に入射する光は、横方向から来る。このため、第１半導体層１０を上方から見たその伝搬方向の中央値は、細線状の第１電極１１の延在方向に対して垂直方向となる。従って回折格子を１次元構造とする場合、第１電極１１と平行方向に伸びた細線構造の回折格子（凸部１０ｍ）とする事が望ましい。また、２次元回折格子構造でもよいが、これは一般に２次元スラブフォトニック結晶と同様の設計となる。
【００６４】
前述の回折格子構造は、高屈折率である第１半導体層１０に設けられる。このため、その凹凸高さ（凸部１０ｍのＺ軸方向の長さ）は発光波長の１／４程度以上で効果が大きく、波長の１／２あれば十分である。即ち発光波長４５０ｎｍにおいては、４５ｎｍ以上が望ましく、９０ｎｍ以上がより望ましい。
【００６５】
第１電極１１への入射光は、実際には、第１コンタクト面上から見ると、図７（ａ）に表したように、ランバート型配光に類似した分布となり、第１電極１１の長手方向に対し、垂直±６０°の範囲までは大きな値（最大値の１／２）を持つ。従って、回折格子は、例えば、０°以上６０°以下、特に１５°以上４５°以下の入射角で最適となるよう設計する事が望ましい。
【００６６】
これらの事象を勘案すると、前述回折格子の構造周期Λは、発光波長λに対し、Λ＝１／２λ〜４λ程度、より望ましくはΛ＝λ〜２λが適当であると言える。すなわち、複数の凸部１０ｍのそれぞれの間隔Ｐ１（Ｐ２１、Ｐ２２、Ｐ３１、Ｐ３２、Ｐ３３）は、発光層３０から放出される光の波長の０．５倍以上４倍以下にする。これにより、光取り出し効率を向上させることができる。そして、間隔Ｐ１（Ｐ２１、Ｐ２２、Ｐ３１、Ｐ３２、Ｐ３３）を、発光層３０から放出される光の波長の１倍以上２倍以下にする。これにより、光取り出し効率をより向上させることができる。
【００６７】
図８（ａ）及び図８（ｂ）は、実施形態に係る半導体発光素子の計算結果の一例を表す模式図である。  
図８（ａ）及び図８（ｂ）は、エバルト球を用いた周期凹凸により散乱された光の配光の概念図である。図８（ａ）は、Λ＝５λとしたときの概念図であり、図８（ｂ）は、Λ＝λとしたときの概念図である。すなわち、図８（ａ）は、回折格子の構造周期Λを大きくした場合の概念図であり、図８（ｂ）は、回折格子の構造周期Λを小さくした場合の概念図である。
【００６８】
例えば、窒化物半導体を用いた青色ＬＥＤの場合、波長λ＝４５０ｎｍ、第１半導体層１０をｎ形のＧａＮ層とし、４５０ｎｍの波長における第１半導体層１０の屈折率を２．４７とする。この場合、回折格子の構造周期Λは、例えば、１８０ｎｍ以上７３０ｎｍ以下が望ましく、１８０ｎｍ以上３６０ｎｍ以下がより望ましい。同様に、波長を５５０ｎｍとし、第１半導体層１０の屈折率を２．４とした場合、回折格子の構造周期Λは、２３０ｎｍ以上４６０ｎｍ以下であることが望ましい。
【００６９】
図８（ａ）に表したように、回折格子の構造周期Λを大きくした場合（例えばΛ＝５λとした場合）には、伝搬角が大きく変わることは無いため通常の凹凸による光散乱と大きな違いが無い。従って、例えば、半導体発光素子１１０のようなＴｈｉｎＦｉｌｍ構造においては、前述の光吸収に関する理由から望ましくない。
【００７０】
次に、実施形態に係る半導体発光素子１１０の第１電極１１周辺の光の振る舞いに関するシミュレーションについて説明する。  
図９は、シミュレーションに用いた半導体発光素子のモデルを模式的に表す断面図である。  
図１０は、シミュレーションに用いた各部の屈折率を表す表である。  
図９に表したように、シミュレーションモデルＳＭにおいては、基板５が省略されている。また、シミュレーションモデルＳＭは、第１中間層５１と、第２中間層５２と、をさらに含む。第１中間層５１は、第１電極１１と絶縁層４０との間に設けられる。第１中間層５１は、例えば、ＡｌやＡｇなどの金属材料を含む。第１中間層５１は、例えば、第１電極１１と絶縁層４０との密着性を高める接着用金属層として機能する。第２中間層５２は、例えば、第２電極１２と図示を省略した基板５との間に設けられる。第２中間層５２は、例えば、絶縁層４０と基板５との間に延在する。第２中間層５２は、例えば、ＡｌやＡｇなどの金属材料を含む。第２中間層５２は、例えば、第２電極１２と基板５との密着性、及び、絶縁層４０と基板５との密着性を高める接着用金属層として機能する。
【００７１】
シミュレーションにおいて、発光波長は４５０ｎｍとした。第１半導体層１０の材料は、ＧａＮとした。各部の屈折率は、図１０の表に示す。第１電極１１の幅（Ｘ軸方向の長さ）は、１０μｍとした。絶縁層４０の第１半導体層１０に接する部分の幅は、８μｍとした。絶縁層４０の材料は、ＳｉＯ２とした。また、第１電極１１の垂直反射率が２０％、第２電極１２の垂直反射率が９２％となるように、第１電極１１及び第２電極１２のそれぞれの光学特性を調整した。
【００７２】
回折格子は、第１電極１１の延在方向（Ｙ軸方向）に平行な１次元構造とし、周期（間隔Ｐ１）は１００ｎｍ（Λ＝０．５５λ）〜８００ｎｍ（Λ＝４．４λ）とした。回折格子の深さ（凸部１０ｍのＺ軸方向の長さ）は６０ｎｍとした。第２面１０ｂの凹凸１０ｖは、ＫＯＨウェットエッチングで形成されるランダム凹凸とした。第１電極１１のうちの、Ｙ軸方向に延在する１つの部分と、Ｙ軸方向に延在する別の１つの部分と、の間のＸ軸方向の距離（細線電極間の距離）は、１００μｍとした。第１半導体層１０の厚さは、１μｍとした。但し、ＧａＮの吸収係数を調整することにより、細線電極間の距離を２００μｍ相当とし、第１半導体層１０の厚さを２μｍ相当とした。なお、折り返し対称性を組み込むことにより、細線電極周期の１／４の空間を解析領域とした。
【００７３】
図１１（ａ）及び図１１（ｂ）は、シミュレーション結果の一例を表すグラフ図である。  
図１１（ａ）においては、正方形状のマーカが、光取り出し効率（左側の縦軸）に対応し、円形状のマーカが、光取り出し向上率（右側の縦軸）に対応する。  
図１１（ａ）に表したように、今回所条件の中では、Λ＝２λの近傍で最も効率が高い。一方、０．５５λでは有意に効率が低下しており、これ以上周期を短くしても効果が得られない事がわかる。一方、Λ＞３λでも大きな効率低下は見られない。しかしながら、これは第１電極１１直上の第１半導体層１０の厚さが、回折格子構造の侵食により相対的に薄くなり光取出しが向上した事が主因であり回折格子の効果は少ないと考えられる。第１半導体層１０がより厚い場合、向上率が低下する領域であると予想される。以上の結果からも１／２λ＜Λ＜４λが適当である事が伺える。
【００７４】
図１１（ａ）及び図１１（ｂ）に表したように、今回提示した条件においては、２．５％以上の光取り出し効率の向上が見込まれる事がわかった。これは内部損失８％以上の抑制を意味しており、意味のある効果である。
【００７５】
次に、半導体発光素子１１０の製造方法について説明する。  
図１２（ａ）〜図１２（ｉ）は、実施形態に係る半導体発光素子の製造方法の工程順を模式的に表す断面図である。  
図１３は、実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。  
図１２（ａ）及び図１３のステップＳ１０１に表したように、半導体発光素子１１０の製造では、まず、加工体１１０ｗが準備される。加工体１１０ｗは、成長用基板６と、積層膜ＳＦと、を含む。積層膜ＳＦは、Ｚ軸方向において、成長用基板６に積層される。積層膜ＳＦは、第１半導体層１０となる第１導電形の第１半導体膜１０ｆと、第２半導体層２０となる第２導電形の第２半導体膜２０ｆと、発光層３０となる発光膜３０ｆと、を含む。
【００７６】
加工体１１０ｗでは、成長用基板６と第２半導体膜２０ｆとの間に第１半導体膜１０ｆが配置される。第１半導体膜１０ｆと第２半導体膜２０ｆとの間に、発光膜３０ｆが設けられる。成長用基板６には、例えば、シリコン基板やサファイア基板などが用いられる。
【００７７】
加工体１１０ｗの準備は、例えば、成長用基板６の上に第１半導体膜１０ｆを形成し、第１半導体膜１０ｆの上に発光膜３０ｆを形成し、発光膜３０ｆの上に第２半導体膜２０ｆを形成することにより、加工体１１０ｗを形成することを含む。
【００７８】
図１２（ｂ）及び図１３のステップＳ１０２に表したように、例えば、フォトリソグラフ処理及びエッチング処理により、第２半導体膜２０ｆの一部、発光膜３０ｆの一部及び第１半導体膜１０ｆの一部が除去される。これにより、第１電極１１を形成するための溝６０が、積層膜ＳＦに形成される。溝６０は、第１半導体膜１０ｆの一部を露呈させる。この溝６０によって露呈された部分（以下、露呈部ＥＰと称す）が、第１半導体層１０において第１部分１０ｐとなる。
【００７９】
図１２（ｃ）及び図１３のステップＳ１０３に表したように、第１半導体膜１０ｆの露呈部ＥＰに、複数の凸部１０ｍが形成される。複数の凸部１０ｍは、例えば、フォトリソグラフ処理によって回折格子のパターンを露呈部ＥＰ上に転写し、露呈部ＥＰの部分において第１半導体膜１０ｆをエッチングすることによって形成される。このとき、複数の凸部１０ｍのそれぞれの間隔が、発光膜３０ｆ（発光層３０）から放出される光の波長の０．５倍以上４倍以下となるように、複数の凸部１０ｍを形成する。
【００８０】
この方法では、回折格子の形状をシャープに形成することができる。例えば、複数の凸部１０ｍにおいて、強い回折を得ることがきる。但し、溝６０内にパターニングを行うため、投影露光やビーム描画（レーザ描画、電子ビーム描画等）を用いる必要がある。
【００８１】
図１２（ｄ）及び図１３のステップＳ１０４に表したように、例えば、成膜処理、フォトリソグラフ処理及びエッチング処理により、露呈部ＥＰの上に第１電極１１が形成される。すなわち、複数の凸部１０ｍの上に第１電極１１が形成される。第１電極１１は、第１半導体膜１０ｆと電気的に接続される。
【００８２】
図１２（ｅ）及び図１３のステップＳ１０５に表したように、例えば、成膜処理、フォトリソグラフ処理及びエッチング処理により、第２半導体膜２０ｆの上に第２電極１２が形成される。第２電極１２は、第２半導体膜２０ｆと電気的に接続される。
【００８３】
図１２（ｆ）に表したように、例えば、成膜処理、フォトリソグラフ処理及びエッチング処理により、絶縁層４０が形成される。絶縁層４０は、例えば、絶縁性の材料を溝６０に埋め込むことによって形成される。
【００８４】
図１２（ｇ）及び図１３のステップＳ１０６に表したように、第２電極１２の上、及び、絶縁層４０の上に、基板５となる支持基板５ｆが接合される。支持基板５ｆは、例えば、ＡｕＳｎ半田などによって、第２電極１２及び絶縁層４０と接合される。
【００８５】
図１２（ｈ）及び図１３のステップＳ１０７に表したように、成長用基板６が第１半導体膜１０ｆから剥離される。成長用基板６は、例えば、レーザリフトオフなどによって剥離される。
【００８６】
図１２（ｉ）及び図１３のステップＳ１０８に表したように、エッチング処理などにより、第１半導体膜１０ｆの表面（発光膜３０ｆと反対側の面）に凹凸１０ｖが形成される。
【００８７】
この後、例えば、ダイシング処理などによって、積層膜ＳＦや支持基板５ｆを素子毎に分離させる。例えば、支持基板５ｆから基板５を形成し、第１半導体膜１０ｆから第１半導体層１０を形成し、第２半導体膜２０ｆから第２半導体層２０を形成し、発光膜３０ｆから発光層３０を形成する。  
以上により、半導体発光素子１１０が完成する。
【００８８】
図１４（ａ）及び図１４（ｂ）は、実施形態に係る半導体発光素子の別の製造方法の工程順を模式的に表す断面図である。  
図１５は、実施形態に係る半導体発光素子の別の製造方法を例示するフローチャートである。  
図１５のステップＳ１１１に表したように、この例においても、まず上記と同様に、加工体１１０ｗが準備される。
【００８９】
図１４（ａ）及び図１５のステップＳ１１２に表したように、例えば、フォトリソグラフ処理及びエッチング処理により、第２半導体膜２０ｆの表面２０ｓ（発光膜３０ｆと反対側の面）に、複数の凸部２０ｍが形成される。複数の凸部２０ｍのそれぞれは、例えば、表面２０ｓの一部２０ｐに形成される。表面２０ｓの一部２０ｐは、第２半導体膜２０ｆにおいて、第１半導体膜１０ｆの第１電極１１を形成する領域と重なる部分である。また、このとき、複数の凸部２０ｍのそれぞれの間隔が、発光膜３０ｆ（発光層３０）から放出される光の波長の０．５倍以上４倍以下となるように、複数の凸部２０ｍを形成する。
【００９０】
図１４（ｂ）及び図１５のステップＳ１１３に表したように、例えば、フォトリソグラフ処理及びエッチング処理により、溝６０を形成する。このとき、複数の凸部２０ｂの形状を露呈部ＥＰに転写させることにより、露呈部ＥＰに複数の凸部１０ｍを形成する。
【００９１】
以下、上記の例と同様に、第１電極１１の形成、第２電極１２の形成、絶縁層４０の形成、支持基板５ｆの接合、成長用基板６の剥離、及び、凹凸１０ｖの形成などを行う（図１５のステップＳ１１４〜ステップＳ１１８）。これにより、この例においても、半導体発光素子１１０を形成することができる。
【００９２】
この方法では、回折格子のパターニングを平滑面（例えば、第２半導体膜２０の表面２０ｓ）に対して行うことができる。このため、通常の投影露光やビーム描画の他、コンタクト露光、近接場露光、ナノプリント技術などを用いることもできる。すなわち、この例では、溝６０を先に形成する場合に比べて、例えば、回折格子のパターニングを容易にできる。
【００９３】
但し、この例では、溝６０を先に形成する場合に比べて、回折格子構造が若干鈍る。一方で、回折格子構造がシャープでない場合には、例えば、第１電極１１での光吸収の増大を抑制することができる。例えば、局在プラズモンによる光損失の増大を抑えることができる。また、この例において、溝６０の形成には、例えば、ドライエッチングを用いる。これにより、例えば、複数の凸部２０ｍの形状を適切に第１半導体膜１０ｆに転写することができる。回折格子構造の形状を十分に維持することができる。
【００９４】
ＦｌｉｐＣｈｉｐ構造の半導体発光素子１１５を製造する場合には、例えば、第２電極１２の形成まで行った後に、ダイシングを行う。これにより、半導体発光素子１１５を製造することができる。この場合には、例えば、成長用基板６から基板５が形成される。
【００９５】
実施形態によれば、光取り出し効率を向上させることのできる半導体発光素子及びその製造方法が提供される。
【００９６】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００９７】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。本願明細書において、「上に設けられる」状態は、直接接して設けられる状態の他に、間に他の要素が挿入されて設けられる状態も含む。「積層される」状態は、互いに接して重ねられる状態の他に、間に他の要素が挿入されて重ねられる状態も含む。「対向する」状態は、直接的に面する状態の他に、間に他の要素が挿入されて面する状態も含む。本願明細書において、「電気的に接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して接続される場合も含む。
【００９８】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる、基板、積層体、第１半導体層、第２半導体層、発光層、第１電極、第２電極、積層膜、第１半導体膜、第２半導体膜及び発光膜などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００９９】
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１００】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１０１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０２】
５…基板、  ５ｆ…支持基板、  ６…成長用基板、  １０…第１半導体層、  １０ａ…第１面、  １０ｂ…第２面、  １０ｆ…第１半導体膜、  １０ｍ…凸部、  １０ｐ…第１部分、  １０ｑ…第２部分、  １１…第１電極、  １１ｐ…パッド部、  １２…第２電極、  ２０…第２半導体層、  ２０ｆ…第２半導体膜、  ３０…発光層、  ３０ｆ…発光膜、  ４０…絶縁層、  ４２…導電層、  ５１…第１中間層、  ５２…第２中間層、  １１０〜１１５…半導体発光素子、  １１０ｗ…加工体、  ＳＢ…積層体、  ＳＦ…積層膜、  ＳＭ…シミュレーションモデル
【図１】
2015018878.tif 000008
【図２】
2015018878.tif 000009
【図３】
2015018878.tif 000010
【図４】
2015018878.tif 000011
【図５】
2015018878.tif 000012
【図６】
2015018878.tif 000013
【図７】
2015018878.tif 000014
【図８】
2015018878.tif 000015
【図９】
2015018878.tif 000016
【図１０】
2015018878.tif 000017
【図１１】
2015018878.tif 000018
【図１２】
2015018878.tif 000019
【図１３】
2015018878.tif 000020
【図１４】
2015018878.tif 000021
【図１５】
2015018878.tif 000022