(57)【要約】【課題】誤点弧を防止でき且つスイッチング動作の高速化を実現できるゲート駆動回路を提供する。【解決手段】ゲート駆動回路１は、ローサイドスイッチＬＳのゲート端子Ｇに正電圧Ｖ１と負電圧Ｖ２とを選択的に印加する電圧供給部３と、電圧供給部３の出力端４ＢとローサイドスイッチＬＳのゲート端子Ｇとの間に接続されたゲート抵抗Ｒgと、接続制御信号がハイレベルになるとこのゲート抵抗Ｒgをバイパスする導通路を形成する接続用スイッチＳＷ１と、ローサイドスイッチＬＳのゲート端子Ｇに負電圧Ｖ２が印加されている場合におけるゲート電圧ＶＧが、ローサイドスイッチＬＳのしきい値電圧Ｖｔｈよりも低い設定電圧ＶＳを超えると、接続制御信号を接続用スイッチＳＷ１が閉となる前記動作レベルに変更する監視回路５を備える。【選択図】図１
2015023774.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型半導体素子を駆動するゲート駆動回路であって、
前記電圧駆動型半導体素子のゲート端子に正電圧と負電圧とを選択的に印加する電圧供給部と、
前記電圧供給部の出力端と前記電圧駆動型半導体素子のゲート端子との間に接続されたゲート抵抗と、
接続制御信号がスイッチを閉とする動作レベルになると、前記ゲート抵抗を迂回する導通路を導通状態にする接続用スイッチと、
前記電圧駆動型半導体素子のゲート端子に負電圧が印加されている場合におけるゲート電圧を監視し、このゲート電圧が、該電圧駆動型半導体素子のゲートしきい値電圧よりも低い設定電圧を超えると、前記接続制御信号を前記動作レベルに変更する監視手段と、
を備えることを特徴とするゲート駆動回路。
【請求項２】
前記接続用スイッチは、前記ゲート抵抗に並列接続され、前記接続制御信号が前記動作レベルになると該ゲート抵抗をバイパスする導通路を導通状態にする、
ことを特徴とする請求項１に記載のゲート駆動回路。
【請求項３】
前記接続用スイッチは、一端が前記ゲート抵抗の前記電圧駆動型半導体素子のゲート端子側の端子に接続され、他端が基準電位点の端子に接続され、前記接続制御信号が前記動作レベルになると該ゲート抵抗とは別の導通路を導通状態にする、
ことを特徴とする請求項１に記載のゲート駆動回路。
【請求項４】
前記電圧供給部の出力端と前記電圧駆動型半導体素子のゲート端子との間には、オフ用ラインとオン用ラインとが並列形成され、
前記オフ用ラインは、前記ゲート抵抗としてのゲートオフ抵抗と、カソードを前記電圧供給部の出力端に向けてこのゲートオフ抵抗に直列接続された第１ダイオードとを有し、
前記オン用ラインは、ゲートオン抵抗と、アノードが前記電圧供給部に向けてこのゲートオン抵抗に直列接続された第２ダイオードとを有し、
前記接続用スイッチは前記ゲートオフ抵抗に並列接続されている、
ことを特徴とする請求項１乃至３の何れか１項に記載のゲート駆動回路。
【請求項５】
前記電圧駆動型半導体素子としての第１素子と直列接続された他の電圧駆動型半導体素子としての第２素子を備え、
前記監視手段は、前記第１素子のゲート電圧が前記設定電圧を超えるか否かを監視することに代えて、前記第２素子のゲート電圧を監視し、前記第２素子のゲート電圧がしきい値電圧である判定電圧を超えると、前記第１素子の前記接続用スイッチへの前記接続制御信号を前記動作レベルに変更する、
ことを特徴とする請求項１乃至４の何れか１項に記載のゲート駆動回路。
【請求項６】
前記接続用スイッチは、スイッチング素子であり、
前記スイッチング素子と前記電圧供給部の出力端との間に、前記電圧供給部からの電流が前記スイッチング素子に流れることを阻止する逆流防止素子を備える、
ことを特徴とする請求項１乃至５の何れか１項に記載のゲート駆動回路。
【請求項７】
前記監視手段は、予め設定された所定時間が経過するまでの間、又は、前記設定電圧よりも低い第１下限電圧に低下するまでの間、前記接続用スイッチへの前記接続制御信号の前記動作レベルを維持する、
ことを特徴とする請求項１乃至６の何れか１項に記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動型半導体素子を駆動するゲート駆動回路に関する。
【背景技術】
【０００２】
インバータやコンバータに用いられるハーフブリッジ回路の直列接続されたハイサイドスイッチとローサイドスイッチ（両者ともに電圧駆動型半導体素子）は、ゲート駆動回路により駆動制御される。電圧駆動型半導体素子としては、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）やＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などがある。
【０００３】
例えばＩＧＢＴで構成されたハーフブリッジ回路のハイサイドスイッチがターンオンするときに、ローサイドスイッチに高ｄＶ／ｄｔが発生する。かかる高ｄＶ／ｄｔによる電流が、ローサイドスイッチのコレクタ・ゲート間の寄生ミラー容量ＣＣＧを介してゲート抵抗に流れ、ゲート抵抗による電圧が発生する。この電圧が、ＩＧＢＴのゲートしきい値電圧を超えると、ローサイドスイッチが誤点弧（セルフターンオン）し、電源短絡を引き起こす。この誤点弧は、ローサイドスイッチがターンオンするときハイサイドスイッチにも見られる。なお、ＩＧＢＴ以外のＮ型のＭＯＳＦＥＴやＰ型のＭＯＳＦＥＴ等の場合も同様に誤点弧が生じ得る。
【０００４】
そこで、特許文献１のゲート駆動回路は、ローサイドスイッチを構成するＭＯＳＦＥＴのゲート端子から電荷を引き抜くための別のスイッチング素子を備える。ハイサイドスイッチがターンオンするときに、スイッチング素子をオン動作させて、ローサイドスイッチのＭＯＳＦＥＴのゲート端子から電荷を引き抜くことで、ＭＯＳＦＥＴの誤点弧を抑制している。
【０００５】
また、特許文献２のゲート駆動回路は、例えばＩＧＢＴのゲート・エミッタ間に負電圧を印加する負電源供給回路を備え、ＩＧＢＴのゲート電源を２電源（正負電源）供給とする。ＩＧＢＴのオフ時にゲート端子に負電源供給することにより、オフ状態のＩＧＢＴのコレクタ電圧の急激な上昇により生じるゲート電圧上昇による誤点弧を抑制している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−４４８３６号公報
【特許文献２】特許第５１３０３１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１のゲート駆動回路では、スイッチング素子の電荷引き抜き能力を低くすることで、ＭＯＳＦＥＴのドレイン・ソース電圧の立ち上がり速度を抑えており、スイッチング動作を高速化することができない。
【０００８】
また、ワイドギャップ半導体（ＳｉＣ（シリコン・カーバイド）やＧａＮ（ガリウムナイトライド）など）を用いたパワー用スイッチング素子は、スイッチング損失を低減するために、ゲートしきい値電圧を低くしているものがある。このようなゲートしきい値電圧の低い素子を特許文献１のゲート駆動回路によりゲート駆動制御すると、誤点弧が生じることがある。
【０００９】
また特許文献２のゲート駆動回路では、ＩＧＢＴのオフ時にゲート端子に負電源を供給し、オフ電圧を下げることで、ゲートしきい値電圧までのマージンを取ることができる。しかし、ワイドギャップ半導体を用いた高速スイッチング動作が可能なパワー用スイッチング素子は、スイッチング動作を高速化するに連れてｄＶ／ｄｔも大きくなり、ゲート抵抗による電圧降下が大きくなる。その結果、この電圧が、マージン分を超えて、ゲートしきい値電圧を超えることとなり、誤点弧が生じる。
【００１０】
このように、スイッチング動作の高速化と誤点弧とはトレードオフの関係にある。つまり、スイッチング素子の高周波動作のためにはスイッチング動作の高速化が必要であるが、スイッチング動作を高速化すると高ｄＶ／ｄｔが生じて、誤点弧が生じる。
【００１１】
本発明は、上記課題を解決するためになされたものであり、誤点弧を防止でき且つスイッチング動作の高速化を実現できるゲート駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に係るゲート駆動回路は、
電圧駆動型半導体素子を駆動するゲート駆動回路であって、
前記電圧駆動型半導体素子のゲート端子に正電圧と負電圧とを選択的に印加する電圧供給部と、
前記電圧供給部の出力端と前記電圧駆動型半導体素子のゲート端子との間に接続されたゲート抵抗と、
接続制御信号がスイッチを閉とする動作レベルになると、前記ゲート抵抗を迂回する導通路を導通状態にする接続用スイッチと、
前記電圧駆動型半導体素子のゲート端子に負電圧が印加されている場合におけるゲート電圧を監視し、このゲート電圧が、該電圧駆動型半導体素子のゲートしきい値電圧よりも低い設定電圧を超えると、前記接続制御信号を前記動作レベルに変更する監視手段と、
を備える。
【発明の効果】
【００１３】
本発明によれば、誤点弧を防止でき且つスイッチング動作の高速化を実現できるゲート駆動回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係るゲート駆動回路の回路構成図である。
【図２】（ａ）〜（ｆ）は同ゲート駆動回路の各部電圧等を示すタイミングチャートである。
【図３】（ａ）、（ｂ）は同ゲート駆動回路において接続用スイッチをオンさせない場合の各部電圧等の波形を示す図である。
【図４】（ａ）、（ｂ）は同ゲート駆動回路において接続用スイッチをオンさせた場合の各部電圧等の波形を示す図である。
【図５】本発明の実施の形態１に係るゲート駆動回路をインバータ駆動用に適用した場合の太陽光発電システムを示す図である。
【図６】本発明の実施の形態２に係るゲート駆動回路の要部の回路構成図である。
【図７】本発明の実施の形態３に係るゲート駆動回路の回路構成図である。
【図８】（ａ）〜（ｆ）は同ゲート駆動回路の各部電圧等を示すタイミングチャートである。
【図９】変形例に係るゲート駆動回路の回路構成図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
（実施の形態１）
本発明の実施の形態１に係るゲート駆動回路１は、図１に示すように、ハーフブリッジ回路２の直列接続されたハイサイドスイッチＨＳとローサイドスイッチＬＳをそれぞれ駆動するものである。ハイサイド用のゲート駆動回路１とローサイド用のゲート駆動回路１とは同一の回路構成であるため、ここではローサイドスイッチＬＳのゲート駆動回路１の回路構成について以下に説明する。
【００１７】
なお、ハイサイドスイッチＨＳとローサイドスイッチＬＳは、Ｎ型のＭＯＳＦＥＴ（ＮチャンネルのＭＯＳＦＥＴ）である。ＭＯＳＦＥＴは、並列に接続された内蔵（環流）ダイオードＦＷＤを有している。以下、ハイサイドスイッチＨＳを構成するＮ型のＭＯＳＦＥＴをハイサイドスイッチＨＳと呼び、ローサイドスイッチＬＳを構成するＮ型のＭＯＳＦＥＴをローサイドスイッチＬＳと呼ぶ。
【００１８】
ハイサイドスイッチＨＳのゲート端子Ｇにゲート駆動回路１が接続され、ドレイン端子Ｄには直流正電圧（ＤＣ（＋））が印加されている。また、ローサイドスイッチＬＳのゲート端子Ｇにゲート駆動回路１が接続され、ソース端子Ｓに直流負電圧（ＤＣ（−））が印加されている。ハイサイドスイッチＨＳのソース端子ＳとローサイドスイッチＬＳのドレイン端子Ｄとが接続され、その接続点Ｐ２から出力される。
【００１９】
ローサイド側のゲート駆動回路１は、ローサイドスイッチＬＳのゲート端子Ｇにこれをオンオフするドライブ用正負電圧を選択的に印加する電圧供給部３と、ローサイドスイッチＬＳのゲート端子Ｇに接続されたゲート抵抗Ｒgと、ゲート電圧ＶＧを監視する監視回路５と、ゲート抵抗Ｒgに並列接続された接続用スイッチＳＷ１を備える。
【００２０】
電圧供給部３は、直列接続された正電源ＶＡと負電源ＶＢと、プッシュプル回路４とを備え、ゲート抵抗Ｒgを介してローサイドスイッチＬＳのゲート端子Ｇに正電圧Ｖ１（例えば＋１８Ｖ）と負電圧Ｖ２（例えば−６Ｖ）を選択的に印加するものである。
【００２１】
プッシュプル回路４は、ＮＰＮ型のトランジスタＴｒ１とＰＮＰ型のトランジスタＴｒ２とが正負対称に接続されて構成され、両トランジスタＴｒ１，Ｔｒ２のベース端子Ｂ同士を接続した入力部４Ａと、両トランジスタＴｒ１，Ｔｒ２のエミッタ端子同士を接続した出力端４Ｂとを有する。
【００２２】
正電源ＶＡは、プッシュプル回路４のＮＰＮ型のトランジスタＴｒ１のコレクタ端子Ｃに正電圧Ｖ１を印加する。負電源ＶＢは、プッシュプル回路４のＰＮＰ型のトランジスタＴｒ２に負電圧Ｖ２を印加する。正電源ＶＡの負側端子と負電源ＶＢの正側端子とを接続したその接続点Ｐ１を零電位Ｖ０に設定している。
【００２３】
ゲート抵抗Ｒgは、電圧供給部３の出力端４ＢとローサイドスイッチＬＳのゲート端子Ｇとの間に接続されている。
【００２４】
プッシュプル回路４の入力部４Ａへのスイッチング制御信号がハイレベルになると、ＮＰＮ型のトランジスタＴｒ１がオン、ＰＮＰ型のトランジスタＴｒ２がオフとなり、ゲート抵抗Ｒgを介してローサイドスイッチＬＳのゲート端子Ｇに正電圧Ｖ１が印加され、ローサイドスイッチＬＳがオンとなる。また、スイッチング制御信号がローレベルになると、ＮＰＮ型のトランジスタＴｒ１がオフ、ＰＮＰ型のトランジスタＴｒ２がオンとなり、ゲート抵抗Ｒgを介してローサイドスイッチＬＳのゲート端子Ｇに負電圧Ｖ２が印加され、ローサイドスイッチＬＳがオフとなる。
【００２５】
接続用スイッチＳＷ１は、Ｎ型ＭＯＳＦＥＴである。接続用スイッチＳＷ１のドレイン端子Ｄがゲート抵抗ＲgのローサイドスイッチＬＳ側に接続され、ソース端子Ｓが逆流防止ダイオードＢＰＤのアノード端子に接続され、ゲート端子Ｇが監視回路５に接続されている。なお、接続用スイッチＳＷ１としてのＭＯＳＦＥＴは、並列に接続された環流ダイオードＦＷＤを有している。
【００２６】
また、逆流防止ダイオードＢＰＤは、そのカソード端子がゲート抵抗Ｒgのプッシュプル回路４側に接続され、アノード端子が接続用スイッチＳＷ１のソース端子Ｓ側に接続されている。接続用スイッチＳＷ１と逆流防止ダイオードＢＰＤとを直列に接続したものがゲート抵抗Ｒgに並列接続されている。
【００２７】
接続用スイッチＳＷ１は、そのゲート端子Ｇに監視回路５からの接続制御信号（スイッチを開閉するためのゲート電圧信号ＶＳＷ１）が入力されている。接続用スイッチＳＷ１への接続制御信号がハイレベルになると、接続用スイッチＳＷ１がオンとなり（そのドレイン・ソース間が導通し）、逆流防止ダイオードＢＰＤを介してローサイドスイッチＬＳのゲート端子Ｇとプッシュプル回路４のトランジスタＴｒ２のエミッタ端子Ｅとが導通状態となる。接続用スイッチＳＷ１への接続制御信号がローレベルになると、接続用スイッチＳＷ１がオフになる（そのドレイン・ソース間が非導通となる）。
【００２８】
監視回路５は、ローサイドスイッチＬＳのゲート電圧ＶＧと基準電圧としての設定電圧ＶＳとを比較する比較器６（コンパレータ）と、比較器６の非反転入力端子に負電圧のゲート電圧ＶＧを入力するための抵抗Ｒ１と、設定電圧ＶＳを設定するための抵抗Ｒ２とを備えている。
【００２９】
監視回路５は、ローサイドスイッチＬＳがオフの場合（例えば、ローサイドスイッチＬＳを構成するＭＯＳＦＥＴのゲート端子Ｇに負電圧が印加されている場合）におけるゲート電圧ＶＧを監視する。この監視回路５は、電圧供給部３から印加されている負レベルのゲート電圧ＶＧ（ここでは−６Ｖとする）が、ローサイドスイッチＬＳのしきい値電圧Ｖｔｈ（例えば＋２Ｖ）よりも低い設定電圧ＶＳ（例えば−４Ｖ）を超えると、接続用スイッチＳＷ１への接続制御信号（ゲート電圧信号）をハイレベルとするように回路構成されている。
【００３０】
監視回路５は、ゲート電圧ＶＧ＜設定電圧ＶＳであれば、接続用スイッチＳＷ１のゲート端子Ｇへの接続制御信号をローレベルとし、接続用スイッチＳＷ１がオフであり、図１に破線矢印で示すようにゲート抵抗Ｒgに電流Ｉg1が流れる。また、ゲート電圧ＶＧ≧設定電圧ＶＳであれば、接続制御信号をハイレベルとし、接続用スイッチＳＷ１がオンとなり、図１に実線矢印で示すように接続用スイッチＳＷ１に電流Ｉg2が流れる。
【００３１】
監視回路５は、ゲート電圧ＶＧが設定電圧ＶＳに到達した時点から予め設定された所定時間（例えば、数ナノ秒〜数十ナノ秒）が経過するまでの間、接続用スイッチＳＷ１への接続制御信号をハイレベルとし、その期間中、接続用スイッチＳＷ１をオンさせている。比較器６の出力端に例えばワンショット回路を設けることにより、前記所定時間ハイレベルとなる接続制御信号とすることが可能である。
【００３２】
ここで、ローサイドスイッチＬＳのゲート駆動回路１の動作について図２を用いて説明する。
【００３３】
なお、図２に示す時刻ｔ１の直前では、ローサイドスイッチＬＳがオン状態であり、ハイサイドスイッチＨＳがオフ状態であるとする。詳しくは、時刻ｔ１の直前では、プッシュプル回路４の入力部４Ａ（図１参照）へのスイッチング制御信号がハイレベルであり、ローサイドスイッチＬＳのゲート駆動回路１におけるプッシュプル回路４のＮＰＮ型のトランジスタＴｒ１がオン（図２（ａ）参照）、プッシュプル回路４のＰＮＰ型のトランジスタＴｒ２がオフであり（図２（ｂ）参照）、ゲート抵抗Ｒgに正電圧Ｖ１が印加され、ローサイドスイッチＬＳのゲート電圧ＶＧがハイレベルとなる（図２（ｄ）参照）。逆に、ハイサイドスイッチＨＳのゲート電圧ＶＧはローレベルとなっている（図２（ｃ）参照）。
【００３４】
時刻ｔ１では、プッシュプル回路４の入力部４Ａ（図１参照）へのスイッチング制御信号がローレベルとなることにより、図２（ａ）（ｂ）に示すようにプッシュプル回路４のＮＰＮ型のトランジスタＴｒ１がオフとなり、プッシュプル回路４のＰＮＰ型のトランジスタＴｒ２がオンとなり、図２（ｄ）に示すようにローサイドスイッチＬＳのゲート電圧ＶＧが低下し始める。そして、時刻ｔ２において、ローサイドスイッチＬＳのゲート電圧ＶＧがローレベルとなり、図２（ｆ）に示すようにローサイドスイッチＬＳの通過電流（ドレイン・ソース間に流れる電流）が零となる。ローサイドスイッチＬＳがオフ状態となる。
【００３５】
そして、時刻ｔ３において、ハイサイドスイッチＨＳのゲート駆動回路１におけるプッシュプル回路４の入力部４Ａへのスイッチング制御信号をローレベルからハイレベルに変化させている。これにより、ハイサイドスイッチＨＳのオン開始までには、時刻ｔ２〜ｔ３のデッドタイムＤＴが確保されている（図２（ｄ）参照）。このデッドタイムＤＴは、ハイサイドスイッチＨＳとローサイドスイッチＬＳの両方が直流短絡することを防止するための待機期間（直流短絡防止用の待機期間）である。
【００３６】
続いて、ハイサイドスイッチＨＳのゲート駆動回路１は、そのプッシュプル回路４の入力部４Ａへのスイッチング制御信号を時刻ｔ３においてハイレベルに変化させる。これにより、時刻ｔ４においてハイサイドスイッチＨＳのゲート電圧ＶＧがしきい値電圧Ｖｔｈを超えてハイサイドスイッチＨＳがターンオンする（図２（ｃ）参照）。この時、オフ状態のローサイドスイッチＬＳの両端電圧（ＶＤＳ）が急速に上昇すると、ゲート・ドレイン間のミラー容量ＣＤＧおよびゲート抵抗Ｒgを介して、図１に破線矢印で示す電流Ｉg1が流れ、ゲート抵抗Ｒgによる電圧降下ＶＲgが大きくなり、ローサイドスイッチＬＳのゲート電圧ＶＧが図２（ｄ）に破線で示すように上昇する。
【００３７】
監視回路５は、ゲート電圧ＶＧを監視し、あらかじめ設定された設定電圧ＶＳを超えると、図２（ｅ）に示すように接続用スイッチＳＷ１への接続制御信号（ゲート電圧信号ＶＳＷ１）をハイレベルとし、この接続用スイッチＳＷ１をオン動作させ、接続用スイッチＳＷ１を介して図１に実線矢印で示す電流Ｉg2を流す。接続用スイッチＳＷ１のオン抵抗分ＲＳＷ（例えば数ミリオーム）はＲg（例えば数オーム）に対して十分に小さいので、ゲート抵抗Ｒgによる電圧発生分を抑制でき、ゲート電圧ＶＧの上昇を抑制できる。
【００３８】
その結果、しきい値電圧Ｖｔｈを超えることなく、ローサイドスイッチＬＳの誤点弧を防止することができ、ハイサイド及びローサイドスイッチＬＳの導通による直流短絡を防止できる。時刻ｔ４〜ｔ６の期間において、図２（ｆ）に示すようにローサイドスイッチＬＳの通過電流は実線で示すように零のままであり、直流短絡が防止されている。
【００３９】
なお、接続用スイッチＳＷ１を設けない場合には、ローサイドスイッチＬＳのゲート電圧ＶＧが図２（ｄ）に破線で示すようにしきい値電圧Ｖｔｈを超えてしまい、ローサイドスイッチＬＳが誤点弧し、ローサイドスイッチＬＳに図２（ｆ）に破線で示す過電流Ｉsh（直流短絡電流）が流れることになる。
【００４０】
そして、ハイサイドスイッチＨＳのゲート駆動回路１におけるプッシュプル回路４の入力部４Ａへのスイッチング制御信号がローレベルとなることにより、ハイサイドスイッチＨＳがターンオフする。そして、デッドタイムＤＴの経過後に、ローサイドスイッチＬＳのゲート駆動回路１におけるプッシュプル回路４の入力部４Ａへのスイッチング制御信号がハイレベルとなることにより、ローサイドスイッチＬＳがターンオンする。そして、前記した時刻ｔ１でローサイドスイッチＬＳがターンオフするとの一連のサイクルを繰り返す。
【００４１】
ここで、本実施形態１のゲート駆動回路１において、図１に示すゲート抵抗Ｒgを３．３Ω（オーム）とし、敢えて接続用スイッチＳＷ１がオンさせない不動作モードに設定することで、図３（ａ）に示すように、セルフターンオンの危険性を示す実験結果が得られている。
【００４２】
図３（ａ）では、ゲート抵抗Ｒgが３．３Ω（オーム）であり、ハーフブリッジ回路２の高電圧動作において、ハイサイドスイッチＨＳがターンオン動作した時のローサイドスイッチＬＳ（ターンオフ状態）のゲート電圧ＶＧが持ち上がっている。つまり、負電圧（例えば、−６Ｖ（ボルト））に印加されたゲート電圧ＶＧに、電圧持ち上がりΔＶｇ（＝６．５Ｖ）が生じており、しきい値電圧Ｖｔｈ（例えば＋２Ｖ）に対して１．５Ｖの差しかなく、セルフターンオンの危険性がある。
【００４３】
そこで、ゲート抵抗Ｒgを大きくすることで、高ｄＶ／ｄｔによるゲート電圧ＶＧの電圧持ち上がりの抑制を図る場合について、図３（ｂ）を用いて説明する。具体的には、ゲート抵抗Ｒgを３．３Ωよりも大きい９Ωに変更した。この場合には、図３（ｂ）に示すように、ローサイドスイッチＬＳ（ターンオフ状態）のゲート電圧ＶＧの電圧持ち上がりΔＶｇ（＝５Ｖ）が抑えられている。つまり、負電圧（例えば、−６Ｖ（ボルト））に印加されたゲート電圧ＶＧに、電圧持ち上がりΔＶｇ（＝５Ｖ）が生じるに止めており、しきい値電圧Ｖｔｈ（例えば＋２Ｖ）に対して３Ｖの差とし、セルフターンオンの危険性を３．３Ωの場合に比べて減らしている。しかしながら、ハイサイドスイッチＨＳのドレイン・ソース間電圧の立ち下がり勾配が緩やかになってしまい、スイッチング損失が大きくなり、高速スイッチングすることができないことがわかる。
【００４４】
このように、スイッチング動作の高速化と誤点弧とはトレードオフの関係にある。つまり、スイッチング素子の高周波動作のためにはスイッチング動作の高速化が必要であるが、スイッチング動作を高速化すると高ｄＶ／ｄｔが生じて、誤点弧が生じる。
【００４５】
これに対して、本実施形態１のゲート駆動回路１を、前記の不動作モードを解除し、本来の動作モードにした場合（つまり、監視回路５がゲート電圧ＶＧを監視し、このゲート電圧ＶＧが設定電圧ＶＳを超えると、接続用スイッチＳＷ１をオンさせる場合）には、図４に示すようにゲート抵抗Ｒgが小さい場合においても、セルフターンオンを防止でき、高速スイッチングを実現することができるデータが得られた。以下に説明する。
【００４６】
図１に示すゲート抵抗Ｒgを低い値（例えば３．３Ω）としても、図４（ａ）に示すように、ローサイドスイッチＬＳ（ターンオフ状態）のゲート電圧ＶＧが設定電圧ＶＳ（＝−４Ｖ）を超えることが監視回路５で検出されると、接続用スイッチＳＷ１がオンしこの接続用スイッチＳＷ１に電流が流れるので、電圧持ち上がりΔＶｇ（＝２Ｖ）が抑えられている。つまり、負電圧（例えば、−６Ｖ（ボルト））に印加されたゲート電圧ＶＧに、電圧持ち上がりΔＶｇ（＝２Ｖ）が生じるに止めており、しきい値電圧Ｖｔｈ（例えば＋２Ｖ）に対して６Ｖの差とし、ローサイドスイッチＬＳのセルフターンオンを防止できる。また、ハイサイドスイッチＨＳのドレイン・ソース間電圧の勾配が急峻であり、スイッチング損失を１５％低減（例えば０．６ｍＪから０．５１ｍＪに減らした）でき、オフ時が１３０ｎｓｅｃ（ナノ秒）であり、オン時が１００ｎｓｅｃ（ナノ秒）であるという高速スイッチングが可能である。なお図４でのハイサイドスイッチＨＳのドレイン・ソース間電圧は、上側が零電位で下側が正電位として図示した波形である点に留意されたい。
【００４７】
続いて、ゲート抵抗Ｒgをさらに低い値（例えば２．５Ω）にした場合について、以下に説明する。図４（ｂ）に示すように、ゲート抵抗Ｒgをさらに低い値（例えば２．５Ω）としても、ローサイドスイッチＬＳ（ターンオフ状態）のゲート電圧ＶＧが設定電圧ＶＳ（＝−４Ｖ）を超えることが監視回路５で検出されると、接続用スイッチＳＷ１がオンしこの接続用スイッチＳＷ１に電流が流れるので、電圧持ち上がりΔＶｇ（＝２Ｖ）が抑えることができ、ローサイドスイッチＬＳのセルフターンオンを防止できる。また、ハイサイドスイッチＨＳのドレイン・ソース間電圧の勾配がさらに急峻であり、スイッチング損失を６０％低減（例えば０．６ｍＪから０．２４ｍＪに減らした）でき、オフ時が１２０ｎｓｅｃ（ナノ秒）であり、オン時が９０ｎｓｅｃ（ナノ秒）であるという高速スイッチングが可能である。
【００４８】
なお、ゲート抵抗Ｒgをさらに低い値とした場合においても、ローサイドスイッチＬＳのセルフターンオンを防止でき、且つ、さらなる高速スイッチングも可能となり、高効率（低損失化）につなげられることとなる。
【００４９】
また、本実施形態１のゲート駆動回路１は、図５に示すように、例えば太陽光発電システム１０のインバータ駆動用として適用することができる。
【００５０】
太陽光発電システム１０は、図５に示すように、太陽光エネルギーを電力に変換する太陽電池ＰＶと、太陽電池ＰＶが出力する直流電力を交流電力に変換出力するパワーコンディショナー２０とを備え、負荷側のＡＣ系統５０に交流電力を供給するものである。
【００５１】
パワーコンディショナー２０は、太陽電池ＰＶからの電圧を所定電圧に変換するコンバータ３０と、コンバータ３０内のスイッチング素子を制御するコンバータ用ゲート駆動回路３１と、コンバータ３０を例えばＭＰＰＴ制御するようにコンバータ用ゲート駆動回路３１を制御するコンバータ制御回路３２とを備える。このＭＰＰＴ制御は、太陽電池ＰＶの出力を常に最大化するように最大出力点を自動で追従する制御である。太陽電池ＰＶからパワーコンディショナー２０への入力電流は入力電流検出回路３３により検出され、コンバータ制御回路３２に入力される。また、太陽電池ＰＶからパワーコンディショナー２０への入力電圧は入力電圧検出回路３４により検出され、コンバータ制御回路３２に入力される。
【００５２】
また、パワーコンディショナー２０は、コンバータ３０からの直流電力を交流電力に変換するインバータ４０と、インバータ４０内のスイッチング素子を制御するインバータ用ゲート駆動回路４１と、インバータ４０を制御（例えば、Ｖｄｃ（直流電圧）制御、出力電力制御）するようにインバータ用ゲート駆動回路４１を制御するインバータ制御回路４２とを備える。
【００５３】
コンバータ３０からインバータ４０への入力電圧は入力電圧検出回路４３により検出され、インバータ制御回路４２に入力される。インバータ４０の出力電流と出力電圧は、出力電流検出回路４４と出力電圧検出回路４５によりそれぞれ検出され、インバータ制御回路４２にそれぞれ入力される。
【００５４】
インバータ用ゲート駆動回路４１に、本実施形態１のゲート駆動回路１を適用することで、インバータ４０内のスイッチング素子を高速スイッチング動作させることができ、高効率（低損失）のインバータ４０を実現できる。
【００５５】
以上説明したように、本発明の実施の形態１に係るゲート駆動回路１によれば、監視回路５は、ローサイドスイッチＬＳのゲート端子Ｇに負電圧Ｖ２が印加されている場合におけるゲート電圧ＶＧを監視し、このゲート電圧ＶＧがローサイドスイッチＬＳのしきい値電圧Ｖｔｈよりも低い設定電圧ＶＳを超えると、ゲート抵抗Ｒgに並列接続された接続用スイッチＳＷ１のゲート端子Ｇへの接続制御信号をハイレベルにする。接続用スイッチＳＷ１は、接続制御信号がハイレベルになるとゲート抵抗Ｒgをバイパスする導通路を形成する。これにより、ローサイドスイッチＬＳのゲート電圧ＶＧがしきい値電圧Ｖｔｈを超えることがなく、誤点弧を防止できる。
【００５６】
例えばワイドギャップ半導体を用いた高速スイッチング可能で且つ低損失のパワー用スイッチング素子の場合に、スイッチング動作を高速化させるために急激なｄＶ／ｄｔにより発生するゲート電圧ＶＧの急激な上昇に対しても、２電源供給可能な電圧供給部３がオフ時に負電源供給することで、しきい値電圧Ｖｔｈまでのマージンをとることができるとともに、ゲート電圧ＶＧが設定電圧ＶＳを超えることを検知すると接続用スイッチＳＷ１により、ゲート端子Ｇを負電源ＶＢに低インピーダンスで接続する回路を構成できることから、確実にゲート電圧ＶＧの上昇を抑制できる。よって、誤点弧を防止でき且つスイッチング動作の高速化を実現できるゲート駆動回路を提供することができる。
【００５７】
また、接続用スイッチＳＷ１と電圧供給部３との間に、電圧供給部３からの電流が接続用スイッチＳＷ１に流れることを阻止する逆流防止ダイオードＢＰＤを備えているので、ローサイドスイッチＬＳのオン電流が接続用スイッチＳＷ１の環流ダイオードＦＷＤを通じてゲート端子Ｇ側に流れることを防止できる。
【００５８】
監視回路５は、ゲート電圧ＶＧが設定電圧ＶＳに到達した時点から予め設定された所定時間（例えば、数ナノ秒〜数十ナノ秒）が経過するまでの間、接続用スイッチＳＷ１への接続制御信号（図２（ｅ）に示すゲート電圧信号ＶＳＷ１）をハイレベルとし、その期間中、接続用スイッチＳＷ１をオンしている。これにより、ゲート端子Ｇのサージ電圧のリップル等によって接続用スイッチＳＷ１がチャタリングすることを防止でき、接続用スイッチＳＷ１が誤動作することを防止できる。
【００５９】
（実施の形態２）
続いて、本発明の実施の形態２に係るゲート駆動回路１について説明する。なお、以下の説明において、実施の形態１と共通する構成要素等については、同一の符号を付す。
【００６０】
前述の実施の形態１では、図１に示すように、単一のゲート抵抗Ｒgとする構成であるが、これに限定されるものではない。実施の形態２では、図６に示すように、ターンオン用のゲート抵抗Ｒgonと、ターンオフ用のゲート抵抗Ｒgoffとを備える。
【００６１】
図６に示すゲート駆動回路１は、ローサイドスイッチＬＳのオン動作とオフ動作とで異なったゲート抵抗Ｒgとするために、ターンオン用のゲート抵抗Ｒgonとターンオフ用のゲート抵抗Ｒgoffとを備えている。例えば、ターンオンを早くし、ターンオフを遅くしたり、あるいはその逆としたりすることができ、ターンオン期間とターンオフ期間とを異ならせることが可能である。
【００６２】
詳しくは、電圧供給部３の出力端４ＢとローサイドスイッチＬＳのゲート端子Ｇとの間には、ローサイドスイッチＬＳのオフ時の負電源供給ラインであるオフ用ラインＬ１と、ローサイドスイッチＬＳのオン時の正電源供給ラインであるオン用ラインＬ２とが並列形成されている。
【００６３】
オフ用ラインＬ１は、ゲート抵抗としてのターンオフ用のゲート抵抗Ｒgoffと、カソードを電圧供給部３の出力端４Ｂに向けてこのターンオフ用のゲート抵抗Ｒgoffに直列接続された第１ダイオードＤ１とを備える。
【００６４】
オン用ラインＬ２は、ターンオン用のゲート抵抗Ｒgonと、アノードを電圧供給部３の出力端４Ｂに向けてこのターンオン用のゲート抵抗Ｒgonに直列接続された第２ダイオードＤ２とを備える。
【００６５】
接続用スイッチＳＷ１は、ターンオフ用のゲート抵抗Ｒgoffに並列接続されている。
【００６６】
ローサイドスイッチＬＳのオン時には、電圧供給部３からの正電源がターンオン用のゲート抵抗Ｒgonを介してローサイドスイッチＬＳのゲート端子Ｇに供給される。また、ローサイドスイッチＬＳのオフ時には、電圧供給部３からの負電源がターンオフ用のゲート抵抗Ｒgoffを介してローサイドスイッチＬＳのゲート端子Ｇに供給される。
【００６７】
この実施形態２のゲート駆動回路１においても、監視回路５は、ローサイドスイッチＬＳのゲート端子Ｇに電圧供給部３からの負電源が供給されている場合において、ゲート電圧ＶＧ≧設定電圧ＶＳを検出すると、接続用スイッチＳＷ１への接続制御信号をハイレベルとし、接続用スイッチＳＷ１をオン動作させ、ゲート抵抗Ｒgoffをバイパスする導通路を形成する（低インピーダンス回路を構成する）。
【００６８】
つまり、ターンオフ用のゲート抵抗Ｒgoffを介する電流の流れ（破線矢印で示す電流の流れ）を、接続用スイッチＳＷ１を介する電流の流れ（実線で示す電流の流れ）に変更でき、ターンオフ用のゲート抵抗Ｒgoffによる電圧発生分を抑制し、ゲート電圧ＶＧの上昇を抑制でき、ローサイドスイッチＬＳの誤点弧を防止する。
【００６９】
以上説明したように、本発明の実施の形態２に係るゲート駆動回路１によれば、ローサイドスイッチＬＳのオン時には、電圧供給部３からの正電源がターンオン用のゲート抵抗Ｒgonを介してローサイドスイッチＬＳのゲート端子Ｇに供給される。また、ローサイドスイッチＬＳのオフ時には、電圧供給部３からの負電源がターンオフ用のゲート抵抗Ｒgoffを介してローサイドスイッチＬＳのゲート端子Ｇに供給され、このときのゲート電圧ＶＧが設定値を超えると、ターンオフ用のゲート抵抗Ｒgoffに並列接続された接続用スイッチＳＷ１がオン動作し、低インピーダンス回路を構成する。
【００７０】
したがって、ローサイドスイッチＬＳのターンオンとターンオフとでそのスイッチング速度が異なるゲート駆動回路においても、オフ状態のローサイドスイッチＬＳが誤点弧することなくスイッチング動作の高速化を実現できるゲート駆動回路を提供することができる。
【００７１】
（実施の形態３）
続いて、本発明の実施の形態３に係るゲート駆動回路１について説明する。なお、以下の説明において、実施の形態１と共通する構成要素等については、同一の符号を付す。
【００７２】
前述の実施の形態１では、図１に示すように、ローサイドスイッチＬＳのオフ状態の場合において、このローサイドスイッチＬＳのゲート電圧ＶＧを監視し、このゲート電圧ＶＧが設定電圧ＶＳを超えると、接続用スイッチＳＷ１をオンする構成であるが、これに限定されるものではない。
【００７３】
実施の形態３では、図７に示すように、ローサイドスイッチＬＳの監視回路５は、ハイサイドスイッチＨＳのゲート電圧ＶＧを監視し、ハイサイドスイッチＨＳのゲート電圧ＶＧが判定電圧としてのしきい値電圧Ｖｔｈを超えると、オフ状態のローサイドスイッチＬＳにおける接続用スイッチＳＷ１をオンする構成である。
【００７４】
つまり、図８に示すように、ハイサイドスイッチＨＳがターンオンするタイミング（時刻ｔ４）で、オフ状態のローサイドスイッチＬＳに高ｄＶ／ｄｔが発生することから、ハイサイドスイッチＨＳのゲート電圧ＶＧがしきい値を超えることを契機として（時刻ｔ４）、ローサイドスイッチＬＳ側の接続用スイッチＳＷ１をオンさせるものである。
【００７５】
以上説明したように、本発明の実施の形態３に係るゲート駆動回路１によれば、ローサイドスイッチＬＳの監視回路５は、ハイサイドスイッチＨＳのゲート電圧ＶＧを監視し、ハイサイドスイッチＨＳのゲート電圧ＶＧがしきい値電圧Ｖｔｈ（判定電圧）を超える（つまり、ハイサイドスイッチＨＳがオンする）と、ローサイドスイッチＬＳの接続用スイッチＳＷ１への接続制御信号をハイレベルにするので、ローサイドスイッチＬＳのゲート端子Ｇを接続用スイッチＳＷ１により負電源ＶＢ側に低インピーダンスで接続することができ、ローサイドスイッチＬＳのゲート電圧ＶＧの上昇を前記の実施の形態１よりも小さくすることができる。よって、誤点弧することなくスイッチング動作の高速化を実現できるゲート駆動回路を提供することができる。
【００７６】
なお、本発明は、上記各実施の形態に限定されず、本発明の要旨を逸脱しない範囲での種々の変更は勿論可能である。
【００７７】
なお、前述した各実施の形態では、図１に示すように、電流Ｉg2を、接続用スイッチＳＷ１を通じてプッシュプル回路４のＰＮＰ型のトランジスタＴｒ２に流しているが、図９に示すように、接続用スイッチＳＷ１の一端（ドレイン端子Ｄ）がゲート抵抗ＲｇのローサイドスイッチＬＳのゲート端子Ｇ側の端子に接続され、接続用スイッチＳＷ１の他端（ソース端子Ｓ）が基準電位点の端子（零電位Ｖ０の端子）に接続され、接続用スイッチＳＷ１を介して零電位Ｖ０に流してもよい。また、基準電位点の端子としては、負電圧の端子（負電圧Ｖ２やそれ以外の負電圧の端子）としてもよい。
【００７８】
また、ローサイドスイッチＬＳのオフ状態において、このローサイドスイッチＬＳのゲート端子Ｇを負電圧に固定するようにしてもよい。
【００７９】
なお、前述した各実施の形態では、ローサイドスイッチＬＳのゲート駆動回路１を例に挙げて説明しているが、これに限定されるものではなく、ハイサイドスイッチＨＳのゲート駆動回路１としてもよい。ハイサイドスイッチＨＳに適用した場合には、ハイサイドスイッチＨＳの誤点弧を防止でき且つスイッチング動作の高速化を実現できる。
【００８０】
ここでハイサイドスイッチの誤点弧について説明する。ローサイドスイッチがターンオンするときにもハイサイドスイッチにも誤点弧が生じる。詳しくは、ローサイドスイッチがターンオンすると、オフ状態のハイサイドスイッチの環流ダイオードを通じて高ｄＶ／ｄｔが発生する。かかる高ｄＶ／ｄｔによる電流が、ハイサイドスイッチの寄生ミラー容量ＣＣＧを介してゲート抵抗に流れ、ゲート抵抗による電圧が発生する。この電圧がしきい値電圧を超えると、ハイサイドスイッチも誤点弧（セルフターンオン）することとなり、電源短絡を引き起こす。
【００８１】
詳しくは、監視回路５は、ハイサイドスイッチＨＳのゲート端子Ｇに負電圧Ｖ２が印加されている場合におけるゲート電圧ＶＧを監視し、このゲート電圧ＶＧがハイサイドスイッチＨＳのしきい値電圧Ｖｔｈよりも低い設定電圧ＶＳを超えると、ゲート抵抗Ｒgに並列接続された接続用スイッチＳＷ１への接続制御信号をハイレベルにする。接続用スイッチＳＷ１は、接続制御信号がハイレベルになるとゲート端子Ｇと電圧供給部３の負電源ＶＢ側とを低インピーダンスで接続する。この場合には、ハイサイドスイッチＨＳがオフ状態であるときにローサイドスイッチＬＳがターンオンすることに起因してハイサイドスイッチＨＳが誤点弧することを防止できる。
【００８２】
なお、前述した各実施の形態では、電圧供給部３は、ローサイドスイッチＬＳのゲート端子Ｇにこれをオンオフするドライブ用正負電圧を選択的に切り換えているが、この選択的に切り換える態様としては、交互に切り換えてもよいし、デッドタイム後に切り換えてもよい。
【００８３】
なお、前述した各実施の形態では、接続用スイッチＳＷ１は、ＭＯＳＦＥＴとしているが、これに限られるのではなく、アナログスイッチ、ＩＧＢＴ、接合型ＦＥＴ、バイポーラトランジスタ等としてもよい。例えば、接続用スイッチＳＷ１として、メカニカルなアナログスイッチを採用した場合には、逆流防止ダイオードＢＰＤが不要である。
【００８４】
なお、前述した各実施の形態では、ハイサイドスイッチＨＳとローサイドスイッチＬＳは、ｎ型のＭＯＳＦＥＴとしているが、これに限られるのではなく、ｐ型のＭＯＳＦＥＴ、ＩＧＢＴ（ｎ型、ｐ型いずれも可能）、接合型ＦＥＴ（ｎ型、ｐ型いずれも可能）、バイポーラトランジスタ（ｎ型、ｐ型いずれも可能）等としてもよい。
【００８５】
なお、前述した各実施の形態のゲート駆動回路１として、例えば太陽光発電システム１０におけるパワーコンディショナー２０のインバータ用ゲート駆動回路４１に適用可能であることを説明しているが、これに限られるのではなく、コンバータ３０を駆動するゲート駆動回路や、３相ブリッジインバータを駆動するゲート駆動回路等の各種のゲート駆動回路に適用することができる。
【００８６】
なお、前述した各実施の形態では、監視回路５は、ゲート電圧ＶＧが設定電圧ＶＳに到達した時点から予め設定された所定時間（例えば、数ナノ秒〜数十ナノ秒）が経過するまでの間、接続用スイッチＳＷ１への接続制御信号をハイレベルとし、その期間中、接続用スイッチＳＷ１をオンしているが、これに限られない。例えば、監視回路５は、ゲート電圧ＶＧの設定電圧ＶＳよりも低い第１下限電圧に低下するまでの間、接続用スイッチＳＷ１への接続制御信号のハイレベルを維持するようにしてもよい。この第１下限電圧としては、例えばヒステリシス（誤作動防止用の電圧領域）設定によって、設定電圧ＶＳよりも低い下限電圧が挙げられる。
【００８７】
また、ハイサイドスイッチＨＳのしきい値電圧Ｖｔｈである判定電圧よりも低い第２下限電圧に低下するまでの間、ローサイドスイッチＬＳの接続用スイッチＳＷ１への接続制御信号をハイレベルにしてもよい。この第２下限電圧としては、例えばヒステリシス（誤作動防止用の電圧領域）設定によって、設定電圧ＶＳよりも低い下限電圧が挙げられる。
【００８８】
これらの場合にも、ゲート端子Ｇのサージ電圧のリップル等によって接続用スイッチＳＷ１がチャタリングすることを防止でき、接続用スイッチＳＷ１が誤動作することを防止できる。
【符号の説明】
【００８９】
１  ゲート駆動回路
２  ハーフブリッジ回路
３  電圧供給部
４Ｂ  出力端
５  監視回路（監視手段）
ＢＰＤ  逆流防止ダイオード（逆流防止素子）
Ｄ１  第１ダイオード
Ｄ２  第２ダイオード
ＦＷＤ  環流ダイオード
ＨＳ  ハイサイドスイッチ（電圧駆動型半導体素子、第２素子）
ＬＳ  ローサイドスイッチ（電圧駆動型半導体素子、第１素子）
Ｌ１  オフ用ライン
Ｌ２  オン用ライン
Ｒg   ゲート抵抗
Ｒgoff  ターンオフ用のゲート抵抗（ゲートオフ抵抗）
Ｒgon   ターンオン用のゲート抵抗（ゲートオン抵抗）
ＳＷ１  接続用スイッチ（スイッチング素子）
【図１】
2015023774.tif 000003
【図２】
2015023774.tif 000004
【図３】
2015023774.tif 000005
【図４】
2015023774.tif 000006
【図５】
2015023774.tif 000007
【図６】
2015023774.tif 000008
【図７】
2015023774.tif 000009
【図８】
2015023774.tif 000010
【図９】
2015023774.tif 000011