(57)【要約】【課題】簡易な構造で、気密性を保ち挿入損失を低減する高周波用の半導体装置を提供する。【解決手段】実施形態の半導体装置は、高周波集積回路が設けられる基板と、第１の導電層、第２の導電層、第１の導電層と第２の導電層との間の絶縁層、絶縁層内に設けられ第１の導電層と第２の導電層を接続する導電性のビアを有し、第１の導電層または第２の導電層がグラウンド電位に接続されるキャップと、基板とキャップとの間に設けられ、高周波集積回路を囲むシール壁と、を備える。【選択図】図１
2015023194.tif 000002
【特許請求の範囲】
【請求項１】
高周波集積回路が設けられる基板と、
第１の導電層、第２の導電層、前記第１の導電層と前記第２の導電層との間の絶縁層、前記絶縁層内に設けられ前記第１の導電層と前記第２の導電層を接続する導電性のビア、を有し、前記第１の導電層または前記第２の導電層がグラウンド電位に接続されるキャップと、
前記基板と前記キャップとの間に設けられ、前記高周波集積回路を囲むシール壁と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第１の導電層が前記基板側、前記第２の導電層が前記基板と反対側に設けられ、前記第２の導電層がグラウンド電位に接続され、前記第１の導電層が前記ビアを介してグラウンド電位に接続されることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記基板がグラウンド電位に接続される第３の導電層を有し、前記第３の導電層と前記第１または第２の導電層が、前記基板と前記キャップとの間に設けられる導電材を介して接続されることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記絶縁層が樹脂であることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記基板がプリント基板であることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第１および第２の導電層が金属であることを特徴とする請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
前記高周波集積回路が複数の半導体チップを含むことを特徴とする請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記シール壁が樹脂であることを特徴とする請求項１ないし請求項７いずれか一項記載の半導体装置。
【請求項９】
前記基板が多層のプリント基板であることを特徴とする請求項１ないし請求８いずれか一項記載の半導体装置。
【請求項１０】
前記ビアが金属であることを特徴とする請求項１ないし請求９いずれか一項記載の半導体装置。
【請求項１１】
高周波回路が設けられる半導体基板と、
第１の導電層、第２の導電層、前記第１の導電層と前記第２の導電層との間の絶縁層、前記絶縁層内に設けられ前記第１の導電層と前記第２の導電層を接続するビアを有し、前記第１の導電層または前記第２の導電層がグラウンド電位に接続されるキャップと、
前記半導体基板と前記キャップとの間に設けられ、前記高周波回路を囲むシール壁と、
を備えることを特徴とする半導体装置。
【請求項１２】
前記第１の導電層が前記半導体基板側、前記第２の導電層が前記半導体基板と反対側に設けられ、前記第２の導電層がグラウンド電位に接続され、前記第１の導電層が前記ビアを介してグラウンド電位に接続されることを特徴とする請求項１１記載の半導体装置。
【請求項１３】
前記半導体基板がグラウンド電位に接続される第３の導電層を有し、前記第３の導電層と前記第１または第２の導電層が、前記半導体基板と前記キャップとの間に設けられる導電材を介して接続されることを特徴とする請求項１１または請求項１２記載の半導体装置。
【請求項１４】
前記絶縁層が高抵抗シリコンであることを特徴とする請求項１１ないし請求項１３いずれか一項記載の半導体装置。
【請求項１５】
前記半導体基板がＧａＡｓ（ガリウムヒ素）基板であることを特徴とする請求項１１ないし請求項１４いずれか一項記載の半導体装置。
【請求項１６】
前記第１および第２の導電層が金属であることを特徴とする請求項１１ないし請求項１５いずれか一項記載の半導体装置。
【請求項１７】
前記シール壁が樹脂であることを特徴とする請求項１１ないし請求項１６いずれか一項記載の半導体装置。
【請求項１８】
前記導電材がはんだバンプであることを特徴とする請求項１３項記載の半導体装置。
【請求項１９】
前記ビアが金属であることを特徴とする請求項１１ないし請求１８いずれか一項記載の半導体装置。
【請求項２０】
前記第１および第２の導電層が金（Ａｕ）であることを特徴とする請求項１１ないし請求１９いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
高周波回路を備える半導体チップや、高周波集積回路が設けられた回路基板は、回路の保護やノイズ抑制のために気密封止される。気密封止のため、例えば、半導体チップや回路基板をキャップで覆い、さらに、回路周囲の半導体チップや回路基板とキャップとの間にシール壁を形成する。回路とキャップとの間には気密空間であるキャビティが形成される。キャップは、例えば、リターン電流を通すために低抵抗の金属により形成される。
【０００３】
しかし、１ＧＨｚ以上の高周波回路では、例えば、誘導電流に起因する金属のキャップの局所的な高抵抗化などにより、信号線の挿入損失が増大するという問題がある。このため、簡易な構造で気密性を保ち、挿入損失を低減する高周波用の半導体装置が求められる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１６６９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、簡易な構造で、気密性を保ち挿入損失を低減する高周波用の半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、高周波集積回路が設けられる基板と、第１の導電層、第２の導電層、前記第１の導電層と前記第２の導電層との間の絶縁層、前記絶縁層内に設けられ前記第１の導電層と前記第２の導電層を接続する導電性のビア、を有し、前記第１の導電層または前記第２の導電層がグラウンド電位に接続されるキャップと、前記基板と前記キャップとの間に設けられ、前記高周波集積回路を囲むシール壁と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置の模式断面図である。
【図２】第１の実施形態の半導体装置の斜視概念図である。
【図３】第２の実施形態の半導体装置の模式断面図である。
【図４】第２の実施形態の半導体装置の挿入損失のシミュレーション結果である。
【発明を実施するための形態】
【０００８】
なお、本明細書中、高周波回路または高周波集積回路とは、１００ＭＨｚ以上の周波数帯域で動作する回路または集積回路を意味するものとする。
【０００９】
（第１の実施形態）
本実施形態の半導体装置は、高周波集積回路が設けられる基板と、第１の導電層、第２の導電層、第１の導電層と第２の導電層との間の絶縁層、絶縁層内に設けられ第１の導電層と第２の導電層を接続するビア、を有し、第１の導電層または第２の導電層がグラウンド電位に接続されるキャップと、基板とキャップとの間に設けられ、高周波集積回路を囲むシール壁と、を備える。
【００１０】
図１は、本実施形態の半導体装置の模式断面図である。また、図２は、本実施形態の半導体装置の斜視概念図である。
【００１１】
半導体装置１００は、例えば、２ＧＨｚ程度の周波数帯で動作する通信用の半導体モジュールである。半導体装置１００は、例えば、縦横が１５ｍｍ×２ｍｍ程度、高さが５ｍｍ程度のサイズである。半導体装置１００は、基板１０、シール材１２、キャップ１４を備える。
【００１２】
基板１０は、例えば、樹脂の板に配線がプリントされたプリント基板である。基板１０上には、第１の半導体チップ１６ａ、第２の半導体チップ１６ｂが実装されている。第１の半導体チップ１６ａ、第２の半導体チップ１６ｂは、基板１０に設けられる高周波集積回路の構成要素である。第１の半導体チップ１６ａ、第２の半導体チップ１６ｂは、ベアチップであっても実装されたチップであってもかまわない。
【００１３】
基板１０の裏面には、金属の導電層（第３の導電層）１８が形成されている。導電層１８は、グラウンド電位に接続されている。基板１０内には、基板１０を貫通し、導電層１８に接続される貫通ビア２０が形成されている。
【００１４】
基板１０は、多層基板であってもかまわない。また、グラウンド電位に接続され導電層１８は、基板１０の裏面ではなく、多層基板内の導電層であってもかまわない。また、基板１０には、例えば、セラミック基板を適用することも可能である。
【００１５】
また、基板１０の下に、さらに別の基板が積層される構成であってもかまわない。その場合には、基板１０と、別の基板との間にもシール壁が設けられ気密封止される。
【００１６】
シール壁１２は、基板１０とキャプ１４との間に、高周波集積回路を囲むように設けられる。シール壁１２は基板１０とキャプ１４との間にキャビティを形成する。高周波集積回路はキャビティ内に気密封止されることにより、外部の水分等から保護され信頼性が向上する。
【００１７】
シール壁１２は、例えば、樹脂で形成される。シール壁１２は、樹脂を用いることにより、入出力線の絶縁性の確保が容易になるとともに、安価で簡便に形成できる。シール壁１２は、気密封止可能であれば、セラミックスや金属で形成されてもかまわない。
【００１８】
例えば、基板１０上または基板１０内に形成される導電層により、入出力線が形成される。入出力線によりキャビティ外から第１の半導体チップ１６ａ、第２の半導体チップ１６ｂに入出力信号が与えられる。
【００１９】
キャップ１４は、基板１０の高周波集積回路側に、高周波集積回路を保護するために設けられる。キャップ１４は、第１の導電層２２、第２の導電層２４、第１の導電層２２と第２の導電層２４との間の絶縁層２６を備える。また、絶縁層２６内に設けられ、第１の導電層２２と第２の導電層２４を電気的に接続する導電性のビア２８を設けている。また、絶縁層２６内には、導電性の貫通ビア３０が設けられている。
【００２０】
第１の導電層２２および第２の導電層２４は、例えば、金属である。第１の導電層２２および第２の導電層２４は、例えば、金（Ａｕ）または銅（Ｃｕ）である。絶縁層２６は、例えば、樹脂である。
【００２１】
ビア２８は、例えば、金属である。ビア２８は、例えば、金（Ａｕ）または銅（Ｃｕ）である。
【００２２】
キャップ１４は、ＥＢＧ（Ｅｌｅｃｔｒｏｍｇｎｅｔｉｃ  Ｂａｎｄ  Ｇａｐ）構造である。キャップ１４は、第１の導電層２２と第２の導電層２４間の容量成分と、ビア２８によるインダクタ成分により、ローパスフィルタとして機能する。
【００２３】
本実施形態では、第１の導電層２２が基板１０側、第２の導電層２４が基板１０と反対側に設けられる。そして、第２の導電層２４がグラウンド電位に接続される。第１の導電層２２がビア２８を介して間接的にグラウンド電位に接続される。
【００２４】
高周波集積回路と反対側にある第１の導電層２２を直接グラウンド電位に直接接続し、高周波集積回路に対向する第２の導電層２４を間接的にグラウンド電位に接続する。この構成により、望まない共振が生じ半導体装置１００の周波数特性が劣化することを抑制できる。
【００２５】
第３の導電層１８と第１または第２の導電層２２、２４が、基板１０とキャップ１４との間に設けられる導電材を介して接続される。具体的には、例えば、絶縁部３２ａに囲まれる導電部３２ｂを有する接続スペーサ３２が用いられる。例えば、第３の導電層１８と第２の導電層２４が、貫通ビア２０、接続スペーサ３２、貫通ビア３０を介して電気的に導通される。
【００２６】
接続スペーサ３２は基板１０上にキャップ１４を支持する機能も備える。例えば、接続スペーサ３２で支持される基板１０とキャップ１２の間の外縁部に樹脂を塗布することで、シール壁１２を容易に形成することが可能である。
【００２７】
本実施形態によれば、ＥＢＧ構造のキャップ１４を用いることにより、信号の挿入損失や高周波集積回路の不要な発振を低減することが可能になる。すなわち、例えば、高周波集積回路から不要なノイズ（電磁波）がキャップに局所的にあたったとしても、誘導電流の局所的な発生を抑制できる。したがって、局所的なキャップ１４の高抵抗化が抑制される。このため、キャップ１４のインピーダンスの偏りが低減し、挿入損失の増大や高周波集積回路の不要な発振が抑制される。
【００２８】
また、ＥＢＧ構造のキャップ１４を用いることにより、外部からのノイズが内部の高周波集積回路の動作に悪影響を与えることを抑制できる。また、高周波集積回路の動作時のノイズが半導体装置１００外の回路に与える悪影響を抑制できる。また、信号線の半導体装置１００への入出力部での挿入損失も複雑な構造にすることなく抑制することが可能となる。
【００２９】
以上、本実施形態によれば、簡易な構造で気密性を保ち、小型で、挿入損失を低減する高周波用の半導体装置が実現される。また、動作が安定するとともに、外部への悪影響も抑制できる高周波用の半導体装置が実現される。
【００３０】
（第２の実施形態）
本実施形態の半導体装置は、高周波回路が設けられる半導体基板と、第１の導電層、第２の導電層、第１の導電層と第２の導電層との間の絶縁層、絶縁層内に設けられ第１の導電層と第２の導電層を接続するビアを有し、第１の導電層または第２の導電層がグラウンド電位に接続されるキャップと、半導体基板とキャップとの間に設けられ、高周波回路を囲むシール壁と、を備える。
【００３１】
図３は、本実施形態の半導体装置の模式断面図である。
【００３２】
半導体装置２００は、例えば、６〜８ＧＨｚ程度の周波数帯で動作するパワーアンプである。半導体装置２００は、例えば、ＧａＡｓ（ガリウムヒ素）の半導体チップである。半導体装置２００は、例えば、２ｍｍ×２ｍｍのサイズである。半導体装置２００は、半導体基板１１、シール材１２、キャップ１４を備える。
【００３３】
半導体基板１１は、例えば、ＧａＡｓ基板である。半導体基板１１上には、トランジスタ等を用いた高周波回路１１ａが形成されている。
【００３４】
半導体基板１１の裏面には、金属の導電層（第３の導電層）１８が形成されている。導電層１８は、グラウンド電位に接続されている。半導体基板１１内には、半導体基板１１を貫通し、導電層１８に接続される貫通ビア２０が形成されている。
【００３５】
半導体基板１１は、高周波回路が形成可能であれば、Ｓｉ（シリコン）基板等、ＧａＡｓ基板以外の半導体基板であってもかまわない。
【００３６】
シール壁１２は、半導体基板１１とキャプ１４との間に、高周波回路を囲むように設けられる。シール壁１２は半導体基板１１とキャプ１４との間にキャビティを形成する。高周波回路はキャビティ内に気密封止されることにより、外部の水分等から保護され信頼性が向上する。
【００３７】
シール壁１２は、例えば、樹脂で形成される。シール壁１２は、樹脂を用いることにより、入出力線の絶縁性の確保が容易になるとともに、安価で簡便に形成できる。シール壁１２は、気密封止可能であれば、セラミックスや金属で形成されてもかまわない。
【００３８】
例えば、高周波回路１１ａは、半導体基板１１上に形成される導電層により、入出力線が形成される。入出力線によりキャビティ外から高周波回路１１ａに入出力信号が与えられる。
【００３９】
キャップ１４は、半導体基板１１の高周波回路側に、高周波回路を保護するために設けられる。キャップ１４は、第１の導電層２２、第２の導電層２４、第１の導電層２２と第２の導電層２４との間の絶縁層２６を備える。また、絶縁層２６内に設けられ、第１の導電層２２と第２の導電層２４を電気的に接続する導電性のビア２８を設けている。また、絶縁層２６内には、導電性の貫通ビア３０が設けられている。
【００４０】
第１の導電層２２および第２の導電層２４は、例えば、金属である。第１の導電層２２および第２の導電層２４は、例えば、金（Ａｕ）または銅（Ｃｕ）である。絶縁層２６は、例えば、高抵抗シリコンである。
【００４１】
ビア２８は、例えば、金属である。ビア２８は、例えば、金（Ａｕ）または銅（Ｃｕ）である。
【００４２】
キャップ１４は、ＥＢＧ（Ｅｌｅｃｔｒｏｍｇｎｅｔｉｃ  Ｂａｎｄ  Ｇａｐ）構造である。第１の導電層２２と２の導電層２４間の容量成分と、ビア２８によるインダクタ成分により、ローパスフィルタとして機能する。
【００４３】
本実施形態では、第１の導電層２２が半導体基板１１側、第２の導電層２４が半導体基板１１と反対側に設けられる。そして、第２の導電層２４がグラウンド電位に接続される。第１の導電層２２がビア２８を介して間接的にグラウンド電位に接続される。
【００４４】
高周波回路と反対側にある第１の導電層２２を直接グラウンド電位に直接接続し、高周波回路に対向する第２の導電層２４を間接的にグラウンド電位に接続する。この構成により、望まない共振が生じて半導体装置２００の周波数特性が劣化することを抑制できる。
【００４５】
第３の導電層１８と第１または第２の導電層２２、２４が、半導体基板１１とキャップ１４との間に設けられる導電材を介して接続される。具体的には、例えば、はんだバンプ３３が用いられる。例えば、第３の導電層１８と第２の導電層２４が、貫通ビア２０、はんだバンプ３３、貫通ビア３０を介して電気的に導通される。
【００４６】
はんだバンプ３３は半導体基板１１上にキャップ１４を支持する機能も備える。例えば、はんだバンプ３３で支持される半導体基板１１とキャップ１２の間の外縁部に樹脂を塗布することで、シール壁１２を容易に形成することが可能である。
【００４７】
図４は、本実施形態の半導体装置の挿入損失のシミュレーション結果である。信号線の挿入損失（Ｓ２１）の周波数依存性を示している。Ｘ軸は周波数、Ｙ軸は信号線の挿入損失（Ｓ２１）を示す。本実施形態と比較形態の特性を比較している。
【００４８】
キャップ１２は２ｍｍ×２ｍｍで、絶縁層２６は、厚さ１００μｍで誘電率１０．５の高抵抗シリコンとした。第１の導電層２２および第２の導電層２４は金属板とした。ビア２８は５０μｍ×５０μｍのサイズで、５０μｍピッチで２０×２０個のマトリックスとした。
【００４９】
半導体基板１１は厚さ８０μｍのＧａＡｓ基板とした。ＧａＡｓ基板は裏面がグラウンド電位に固定されるマイクロストリップ構造とした。ＧａＡｓ基板表面に、幅１００μｍのマイクロストリップ線路を信号線として設けた。
【００５０】
半導体基板１１とキャップ１４との距離、すなわち、キャビティの高さは５０μｍとした。また、第２の導電層２４を直接グラウンド電位に固定し、第１の導電層２２は、ビア２８を介してグラウンド電位に固定するようにした。
【００５１】
一方、比較形態は、実施形態に対して、第１の導電層２２および絶縁層２６を省き、金属板の第２の導電層２４のみとした。
【００５２】
周波数が２ＧＨｚの場合、比較形態が、−０．０７ｄＢの挿入損失であったのに対して、本実施形態の場合は−０．０３９ｄＢと改善する。周波数が１０ＧＨｚの場合、比較形態が−０．７８ｄＢに対して、本実施形態は、−０．１７ｄＢと改善する。
【００５３】
このように、本実施形態によれば、特に、高周波帯域での挿入損失を抑制できる。また、本実施形態は、遮断の遷移領域が急峻では無いが、ローパスフィルタとしての効果を示している。
【００５４】
本実施形態によれば、ＥＢＧ構造のキャップ１４を用いることにより、信号の挿入損失や高周波回路の不要な発振を低減することが可能になる。すなわち、例えば、高周波回路から不要なノイズ（電磁波）がキャップに局所的にあたったとしても誘導電流の局所的な発生を抑制できる。したがって、局所的なキャップ１４の高抵抗化が抑制される。このため、キャップのインピーダンスの偏りが低減し、挿入損失の増大や高周波回路の不要な発振が抑制される。
【００５５】
また、ＥＢＧ構造のキャップ１４を用いることにより、外部からのノイズが内部の高周波回路の動作に悪影響を与えることを抑制できる。また、高周波回路の動作時のノイズが半導体装置２００外の回路に与える悪影響を抑制できる。また、信号線の半導体装置２００への入出力部での挿入損失も複雑な構造にすることなく抑制することが可能となる。
【００５６】
以上、本実施形態によれば、簡易な構造で気密性を保ち、小型で、挿入損失を低減する高周波用の半導体装置が実現される。また、動作が安定するとともに、外部への悪影響も抑制できる高周波用の半導体装置が実現される。
【００５７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５８】
１０      基板
１１      半導体基板
１１ａ    高周波回路
１２      シール壁
１４      キャップ
１６ａ    第１の半導体チップ
１６ｂ    第２の半導体チップ
１８      第３の導電層
２０      貫通ビア
２２      第１の導電層
２４      第２の導電層
２６      絶縁層
２８      ビア
３０      貫通ビア
３２      接続スペーサ
３３      接続バンプ
１００    半導体装置
２００    半導体装置
【図１】
2015023194.tif 000003
【図２】
2015023194.tif 000004
【図３】
2015023194.tif 000005
【図４】
2015023194.tif 000006