(57)【要約】【課題】AF制御の精度を向上させることができるようにする。【解決手段】画素駆動部は、複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部に配置された画素を駆動し、信号処理回路部は、第１の画素及び第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF（Autofocus）制御に用いられる画素値を算出する。本技術は、例えば、CMOSイメージセンサに適用することができる。【選択図】図１
2015023332.tif 000002
【特許請求の範囲】
【請求項１】
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を駆動する画素駆動部と、
前記第１の画素及び前記第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF（Autofocus）制御に用いられる画素値を算出する信号処理部と
を備える固体撮像素子。
【請求項２】
前記高感度の画素は、前記第２の画素である
請求項１に記載の固体撮像素子。
【請求項３】
前記画素アレイ部は、
前記第２の画素が市松状に配置され、残りの部分に前記第１の画素が配置されるとともに、列ごとに複数の信号線が形成され、
複数の画素からなる所定の画素単位で、各画素の光電変換素子により蓄積された電荷を信号として読み出すために保持する浮遊拡散領域を共有して構成されており、
前記信号線を介して画素から出力されるアナログ信号を、デジタル信号に変換するAD変換部をさらに備える
請求項２に記載の固体撮像素子。
【請求項４】
前記画素駆動部は、画素共有内の複数の前記第２の画素から得られる電荷を、共通の前記浮遊拡散領域に保持させて同時に読み出されるようにする
請求項３に記載の固体撮像素子。
【請求項５】
前記画素駆動部は、前記信号線により画素ソースフォロアを介して出力されるアナログ信号を加算してから、前記AD変換部に入力させる
請求項４に記載の固体撮像素子。
【請求項６】
前記画素駆動部は、行列状に構成される画素共有のうち、所定の行の画素共有を間引いて、前記信号線を介してアナログ信号を、前記AD変換部に入力させる
請求項３に記載の固体撮像素子。
【請求項７】
前記信号処理部は、前記AD変換部からのデジタル信号を用い、水平方向の加算処理を実行する
請求項３に記載の固体撮像素子。
【請求項８】
前記第１の画素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色成分に対応する画素であり、
前記第２の画素は、白（Ｗ）画素である
請求項１に記載の固体撮像素子。
【請求項９】
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を駆動する画素駆動部と、
前記第１の画素及び前記第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF制御に用いられる画素値を算出する信号処理部と
を備える固体撮像素子の駆動方法において、
前記画素駆動部が、複数の画素からなる所定の画素単位で共有された画素を駆動するステップ
を含む駆動方法。
【請求項１０】
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を駆動する画素駆動部と、
前記第１の画素及び前記第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF制御に用いられる画素値を算出する信号処理部と
を有する固体撮像素子を搭載し、
前記固体撮像素子から出力される前記画素値を用いて、AFを制御するAF制御部を備える
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子及びその駆動方法、並びに電子機器に関し、特に、AF制御の精度を向上させることができるようにした固体撮像素子及びその駆動方法、並びに電子機器に関する。
【背景技術】
【０００２】
従来より、CCD（Charge Coupled Device）イメージセンサやCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子は、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置に広く用いられている。この種の撮像装置では、ピント合わせを自動化するAF（Autofocus）機能を備えているものがほとんどである。
【０００３】
また、固体撮像素子においては、カラーフィルタを用いた色分離を行いながら、可能な限り多くの光を取り入れる技術が検討されている。その一つの方法として、色情報を得るためのＲ（Red；赤）画素、Ｇ（Green；緑）画素、Ｂ（Blue；青）画素に加え、輝度情報を得るためのＷ（White；白）画素を用いる方法がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−４４５９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された技術であると、高感度の輝度検出画素のみならず、低感度となる色検出画素も読み出されるため、AF検波用に用いる場合には感度の低下につながり、結果としてAF制御の精度を向上させることはできない。
【０００６】
本技術はこのような状況に鑑みてなされたものであり、AF制御の精度を向上させることができるようにするものである。
【課題を解決するための手段】
【０００７】
本技術の一側面の固体撮像素子は、複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、前記画素アレイ部に配置された画素を駆動する画素駆動部と、前記第１の画素及び前記第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF（Autofocus）制御に用いられる画素値を算出する信号処理部とを備える。
【０００８】
前記高感度の画素は、前記第２の画素である。
【０００９】
前記画素アレイ部は、前記第２の画素が市松状に配置され、残りの部分に前記第１の画素が配置されるとともに、列ごとに複数の信号線が形成され、複数の画素からなる所定の画素単位で、各画素の光電変換素子により蓄積された電荷を信号として読み出すために保持する浮遊拡散領域を共有して構成されており、前記信号線を介して画素から出力されるアナログ信号を、デジタル信号に変換するAD変換部をさらに備える。
【００１０】
前記画素駆動部は、画素共有内の複数の前記第２の画素から得られる電荷を、共通の前記浮遊拡散領域に保持させて同時に読み出されるようにする。
【００１１】
前記画素駆動部は、前記信号線により画素ソースフォロアを介して出力されるアナログ信号を加算してから、前記AD変換部に入力させる。
【００１２】
前記画素駆動部は、行列状に構成される画素共有のうち、所定の行の画素共有を間引いて、前記信号線を介してアナログ信号を、前記AD変換部に入力させる。
【００１３】
前記信号処理部は、前記AD変換部からのデジタル信号を用い、水平方向の加算処理を実行する。
【００１４】
前記第１の画素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色成分に対応する画素であり、前記第２の画素は、白（Ｗ）画素である。
【００１５】
本技術の一側面の駆動方法は、複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、前記画素アレイ部に配置された画素を駆動する画素駆動部と、前記第１の画素及び前記第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF制御に用いられる画素値を算出する信号処理部とを備える固体撮像素子の駆動方法において、前記画素駆動部が、複数の画素からなる所定の画素単位で共有された画素を駆動するステップを含む。
【００１６】
本技術の一側面の電子機器は、複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、前記画素アレイ部に配置された画素を駆動する画素駆動部と、前記第１の画素及び前記第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF制御に用いられる画素値を算出する信号処理部とを有する固体撮像素子を搭載し、前記固体撮像素子から出力される前記画素値を用いて、AFを制御するAF制御部を備える。
【００１７】
本技術の一側面の固体撮像素子及びその駆動方法、並びに電子機器においては、複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部に配置された画素が駆動され、第１の画素及び第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF制御に用いられる画素値が算出される。
【発明の効果】
【００１８】
本技術の一側面によれば、AF制御の精度を向上させることができる。
【図面の簡単な説明】
【００１９】
【図１】本技術を適用したCMOSイメージセンサの一実施の形態を示す図である。
【図２】第１の実施の形態における画素の読み出し駆動を説明する図である。
【図３】第１の実施の形態における加算処理を説明する図である。
【図４】第２の実施の形態における画素の読み出し駆動を説明する図である。
【図５】第３の実施の形態における画素の読み出し駆動を説明する図である。
【図６】コントラストAFの原理を説明する図である。
【図７】各レンズ位置で得られる画像の例を示す図である。
【図８】コントラスト評価値の例を示す図である。
【図９】AF制御処理を説明するフローチャートである。
【図１０】本技術を適用した電子機器の一実施の形態を示す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照しながら本技術の実施の形態について説明する。
【００２１】
＜第１の実施の形態＞
【００２２】
（固体撮像素子の構成例）
図１は、本技術を適用したCMOSイメージセンサの一実施の形態を示す図である。
【００２３】
図１のCMOSイメージセンサ１００は、固体撮像素子の一例である。図１に示すように、CMOSイメージセンサ１００は、光学レンズ１０１、画素アレイ部１０２、画素駆動部１０３、AD変換部１０４、及び、信号処理回路部１０５から構成される。
【００２４】
画素アレイ部１０２には、フォトダイオード（PD）を有する単位画素（以下、単に「画素」という場合もある）が行列状に２次元配置されている。画素アレイ部１０２では、輝度成分が主成分となるＷ画素が市松状に配置され、残りの部分に、複数の色成分の各色成分に対応するＲ画素、Ｇ画素、Ｂ画素が配置されている。ただし、図１の配置例では、Ｒ画素又はＢ画素の数よりもＧ画素の数が多く配置されている。
【００２５】
また、各単位画素において、フォトダイオードは、光学レンズ１０１により集光された光の光量に応じた電荷量の電荷を発生して内部に蓄積する。フォトダイオード（PD）により蓄積された電荷は、浮遊拡散領域（FD：Floating Diffusion）に転送される。浮遊拡散領域（FD）に保持された電荷は、画素信号として読み出される。
【００２６】
画素アレイ部１０２ではさらに、行列状の画素配列に対して行ごとに画素駆動線が画素行の画素の配列方向に沿って形成され、列ごとに垂直信号線が画素列の画素の配列方向に沿って形成されている。画素駆動線の一端は、画素駆動部１０３の各行に対応した出力端に接続されている。また、垂直信号線の一端は、AD変換部１０４の各列に対応した出力端に接続されている。
【００２７】
画素駆動部１０３は、画素アレイ部１０２に配置された各画素を、所定の方式で読み出し駆動する。画素駆動部１０３によって駆動された画素行の各単位画素から出力される画素信号は、垂直信号線の各々を介してAD変換部１０４に供給される。
【００２８】
AD変換部１０４は、垂直信号線を介して入力されたアナログの画素信号をAD（Analog Digital）変換し、それにより得られるデジタル信号を信号処理回路部１０５に供給する。
【００２９】
信号処理回路部１０５は、AD変換部１０４から供給されるデジタルの画素信号に、所定の信号処理を施すことで、AF制御に用いられる画素値を算出し、後段の回路などに出力する。この信号処理では、例えば、水平方向の加算処理が実行される。
【００３０】
CMOSイメージセンサ１００は、以上のように構成される。
【００３１】
（画素の読み出し駆動例）
図２は、第１の実施の形態における画素の読み出し駆動を説明する図である。
【００３２】
図２においては、図１の画素アレイ部１０２に行列状に配置される複数の画素のうち、４列分の画素の一部を抜き出して、図中の左側から右側に向かう方向を時間の方向として時系列に並べている。また、画素アレイ部１０２においては、水平方向の２画素と垂直方向の４画素からなる８画素（４×２画素）単位で画素共有がなされており、画素共有内の８画素（４つのＷ画素、２つのＧ画素、１つのＲ画素とＢ画素）における各フォトダイオード（PD）により、１つの浮遊拡散領域（FD）が共有されている。
【００３３】
すなわち、図２Ａでは、共有された画素を単位とした場合の１行目乃至４行目の0.5秒後と、1秒後の状態であって、各画素共有内の画素のうち、ハッチングが施された画素が読み出されることを示している。なお、感度を上げるために、複数の色成分の各色成分に対応する画素を分散させて配置する構成が知られているが、このような不規則な画素の配列を採用すると、画素共有を行うことが困難である。一方、図１の画素アレイ部１０２における画素の配置であると、画素が規則的に並んでいるため、容易に画素共有を行うことができる。
【００３４】
なお、以下の説明では、画素アレイ部１０２において、共有された画素のまとまりを、画素共有（ｉ，ｊ）と記述して説明する。ただし、ｉ（ｉは１以上の整数）は、共有された画素を単位とした行を表し、ｊ（ｊは１以上の整数）は、共有された画素を単位とした列を表している。
【００３５】
また、図２Ａには、図１のAD変換部１０４が図示されている。ここでは、図中の上側と下側に、NorthとSouthの２個のADC（Analog Digital Converter）が設けられている。そして、画素共有ごとに、垂直方向の垂直信号線を介してNorth ADC又はSouth ADCに接続されている。図２Ａの例では、奇数行目の画素共有はNorth ADCに接続される一方、偶数行目の画素共有はSouth ADCに接続されている。また、各画素共有は、水平方向の画素駆動線を介して、図１の画素駆動部１０３と接続されている。
【００３６】
図２Ａに示すように、0.5秒間に行われる１回目のAD変換では、North ADCに接続された垂直信号線によって、画素共有（１，１）、画素共有（１，２）、画素共有（３，１）、及び、画素共有（３，２）内の左側の列の２つのＷ画素が読み出される。また、South ADCに接続された垂直信号線によって、画素共有（２，１）、画素共有（２，２）、画素共有（４，１）、及び、画素共有（４，２）内の左側の列の２つのＷ画素が読み出される。
【００３７】
なお、共有された画素は、共通の浮遊拡散領域（FD）を用いるので、１回目のAD変換では、画素共有内の２つのＷ画素のフォトダイオード（PD）により蓄積された電荷が同時に、１つの浮遊拡散領域（FD）に転送され、垂直信号線を介して、画素信号として同時に読み出されることになる（以下、「FD加算」ともいう）。
【００３８】
ここで、垂直信号線は、図示しない増幅トランジスタと定電流回路に接続されてソースフォロア回路を構成している。これにより、この画素ソースフォロアが垂直信号線を駆動して、浮遊拡散領域に保持された電荷がアナログの画素信号として読み出される。
【００３９】
また、同一の垂直信号線に接続された画素共有（１，１）からのアナログの画素信号と、画素共有（３，１）からのアナログの画素信号とが電流加算され（図中の「SF加算」）、画素共有（２，１）からのアナログの画素信号と、画素共有（４，１）からのアナログの画素信号とが電流加算される。同様に、同一の垂直信号線に接続された画素共有（１，２）からのアナログの画素信号と、画素共有（３，２）からのアナログの画素信号とが電流加算され、画素共有（２，２）からのアナログの画素信号と、画素共有（４，２）からのアナログの画素信号とが電流加算される。
【００４０】
そして、North ADCとSouth ADCにおいては、垂直信号線を介して入力されるアナログの画素信号が、デジタル信号にAD変換される。
【００４１】
また、１回目のAD変換終了後、次の0.5秒間に行われる２回目のAD変換ではNorth ADCに接続された垂直信号線によって、画素共有（１，１）、画素共有（１，２）、画素共有（３，１）、及び、画素共有（３，２）内の右側の列の２つのＷ画素が読み出される。また、South ADCに接続された垂直信号線によって、画素共有（２，１）、画素共有（２，２）、画素共有（４，１）、及び、画素共有（４，２）内の右側の列の２つのＷ画素が読み出される。
【００４２】
そして、１回目のAD変換と同様に、同一の垂直信号線に接続された画素共有からのアナログの画素信号が電流加算され、North ADCとSouth ADCにそれぞれ入力される。North ADCとSouth ADCにおいては、垂直信号線を介して入力されるアナログの画素信号が、デジタル信号にAD変換される。
【００４３】
なお、２回目のAD変換においても、共有された画素は、共通の浮遊拡散領域（FD）を用いるので、画素共有内の２つのＷ画素のフォトダイオード（PD）により蓄積された電荷が同時に、１つの浮遊拡散領域（FD）に転送されたあと、同時に読み出されることになる。
【００４４】
また、上述した説明では、１行目乃至４行目の画素共有のうち、１列目と２列目の画素共有内の画素の読み出しを例に説明したが、３列目以降の画素共有内についても同様に画素の読み出しを行うことができる。また、上述した説明では、１行目乃至４行目の画素共有内の画素の読み出しを例に説明したが、５行目以降の画素共有内についても同様に画素の読み出しを行うことができる。
【００４５】
このように、画素アレイ部１０２では、Ｗ画素を市松状に配置し、残りの部分に、Ｒ画素、Ｇ画素、Ｂ画素を配置する画素配列を採用しているが、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素は読み出さず、輝度成分が主成分となるＷ画素のみが読み出されることになる。そして、輝度成分が主成分となるＷ画素から得られるアナログの画素信号はAD変換され、デジタル信号として信号処理回路部１０５に供給されることになる。
【００４６】
また、図２の画素の読み出し駆動では、同一の画素共有内の２つのＷ画素をFD加算したあと、同一の垂直信号線に接続された２つの画素共有から得られる画素信号をSF加算しているため、２回のアナログ加算を行っていることになる。つまり、垂直方向に注目すれば、アナログ加算を重ねることで、１６画素のうち２画素しか使用していないことになる。さらに、AD変換部１０４としてNorth ADCとSouth ADCを設けて、共有された画素をNorth ADCとSouth ADCのいずれか一方のADCに垂直信号線を介して接続することで、１ライン分の画素を読み出す時間を倍速とすることができる。
【００４７】
その結果、画素アレイ部１０２に行列状に配置される複数の画素を高速に読み出すことが可能となる。
【００４８】
（加算処理の例）
図３は、第１の実施の形態における加算処理を説明する図である。
【００４９】
第１の実施の形態においては、図１の信号処理回路部１０５は、均等加算回路部２０１及びＷ画素出力回路部２０２から構成される。
【００５０】
均等加算回路部２０１は、AD変換部１０４から供給されるデジタルの画素信号に対して、加算処理を実行する（Ｓ１１）。
【００５１】
図３に示すように、均等加算回路部２０１には、水平方向の加算処理の処理内容が示されており、１６×８の四角は、AD変換の結果得られる画素の画素信号に対応している。
【００５２】
なお、図３のステップＳ１１の画素配置では、６行目と７行目及び１０行目と１１行目にのみ、Ｗ画素を示しているが、これは説明を分かりやすくするために、図２に示した８画素ごとの画素共有に対応させたものである。また、以下の説明では、この行列状に配置された画素を、画素（ｍ，ｎ）と記述して説明する。ただし、ｍ（ｍは１以上の整数）は行を表し、ｎ（ｎは１以上の整数）は列を表している。
【００５３】
例えば、６行目と７行目には、１列おきにＷ画素が交互に並んでいるが、Ｗ画素（７，１）の画素信号は、図２の１回目のAD変換により、画素共有（１，１）内の２つのＷ画素から同時に読み出され、AD変換された画素信号に対応している。また、Ｗ画素（６，２）の画素信号は、図２の２回目のAD変換により、画素共有（１，１）内の２つのＷ画素から同時に読み出され、AD変換された画素信号に対応している。
【００５４】
同様に、Ｗ画素（７，３）の画素信号は、図２の１回目のAD変換により、画素共有（１，２）内の２つのＷ画素から同時に読み出され、AD変換された画素信号に対応している。また、Ｗ画素（６，４）の画素信号は、図２の２回目のAD変換により、画素共有（１，２）内の２つのＷ画素から同時に読み出され、AD変換された画素信号に対応している。
【００５５】
なお、繰り返しになるので説明は省略するが、図３に示したその他のＷ画素についても、図２の画素共有と同様の関係を有している。
【００５６】
ここで、均等加算回路部２０１は、各行ごとに隣り合うＷ画素同士を、水平方向に１：１となるように均等加算する。
【００５７】
具体的には、例えば、Ｗ画素（７，１）とＷ画素（６，２）を水平方向に均等加算すると、１つのＷ画素が得られる。また同様に、例えば、Ｗ画素（７，３）とＷ画素（６，４）を水平方向に均等加算すると、１つのＷ画素が得られる。なお、繰り返しになるので説明は省略するが、Ｓ１１の配列に示したその他のＷ画素についても、水平方向に均等加算される。
【００５８】
そして、処理対象となるＷ画素について、このような水平方向の均等加算処理を繰り返すことで、入力画素（Ｓ１１の配列）がＷ画素のみの配置となり、均等加算処理（Ｓ１１）は終了する。
【００５９】
また、図３に示すように、Ｗ画素出力回路部２０２には、Ｗ画素出力の処理内容が示されている。Ｓ１２の画素配列では、上述した均等加算処理（Ｓ１１）によって、Ｗ画素のみが繰り返し並べられている。Ｗ画素出力回路部２０２は、それらのＷ画素の画素値を、後段の回路などに出力する（Ｓ１２）。
【００６０】
すなわち、図３の信号処理回路部１０５においては、均等加算回路部２０１によって水平方向の均等加算（Ｓ１１）が行われたあと、Ｗ画素出力回路部２０２のよってＷ画素のみの配列となった画素の画素値が後段の回路（例えば、後述する図６のAF制御回路部１５２）などに出力される（Ｓ１２）。
【００６１】
以上、第１の実施の形態について説明した。第１の実施の形態では、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素を用いずに、輝度成分が主成分となるＷ画素のみを用いて、水平方向の均等加算処理（デジタル加算）が行われ、Ｗ画素のみの配列からなるＷ画素の画素値が出力される。その結果、後段の回路（例えば、後述する図６のAF制御回路部１５２）では、高感度のＷ画素から得られる画素値を用いたAF制御を行うことができるので、AF制御の精度を向上させることができる。
【００６２】
また、図２の画素の読み出し駆動で説明したように、垂直方向ではアナログ加算を重ねることで、１６画素のうち２画素しか使用しておらず、垂直方向の画素数を減らすことができるので、高速に読み出すことができる。また、AD変換部１０４としてNorth ADCとSouth ADCを設けているため、１ライン分の画素を読み出す速度を向上させることができる。その結果、AFの高速フレームレート検波用の画素値の出力を実現することができる。さらに、第１の実施の形態における画素の読み出し駆動（図２）と、加算処理（図３）を採用することで、高感度のＷ画素から得られる画素値を用いることになり、S/N比（signal noise ratio）がよくなるため、暗部でも非常に有効なAF検波を行うことが可能となる。
【００６３】
＜第２の実施の形態＞
【００６４】
（固体撮像素子の構成例）
次に、第２の実施の形態について説明する。第２の実施の形態において、固体撮像素子の構成は、図１のCMOSイメージセンサ１００と同様であるため、その説明は省略する。
【００６５】
（画素の読み出し駆動例）
図４は、第２の実施の形態における画素の読み出し駆動を説明する図である。
【００６６】
図４においては、図２と同様に、図１の画素アレイ部１０２に行列状に配置される画素が、８画素（４×２画素）単位で画素共有されている。また、図１のAD変換部１０４としてNorth ADCとSouth ADCが設けられている点も同様である。
【００６７】
図４の画素の読み出し駆動においては、１回目のAD変換で、画素共有内の２つのＷ画素が読み出され、２回目のAD変換で、２つのＷ画素が読み出される点は、図２の画素の読み出し駆動と同様である。一方、図４の画素の読み出し駆動では、２行分の画素共有を読み出したあと、次の２行分の画素共有は読み出さない点が異なっている。
【００６８】
具体的には、0.5秒間に行われる１回目のAD変換では、North ADCに接続された垂直信号線によって、１行目の画素共有（１，１）及び画素共有（１，２）内の左側の列の２つのＷ画素が読み出される。また、South ADCに接続された垂直信号線によって、２行目の画素共有（２，１）、画素共有（２，２）内の左側の列の２つのＷ画素が読み出される。一方、１回目のAD変換では、図２の画素の読み出し駆動では読み出していた、３行目の画素共有（３，１）及び画素共有（３，２）と、４行目の画素共有（４，１）、及び、画素共有（４，２）のＷ画素はアクセスされずに、読み出されないことになる。
【００６９】
また、図４の画素の読み出し駆動においては、図２の画素の読み出し駆動とは異なり、同一の垂直信号線に接続された画素共有の画素ソースフォロアによる読み出し後の電流加算が行われない点も異なっている。
【００７０】
すなわち、図４の画素の読み出し駆動においては、画素共有を２行分読み出したあと、次の２行の画素共有にはアクセスせずに間引き処理を行う点と、画素ソースフォロアによる読み出し後の電流加算（SF加算）を行わない点が、図２の画素の読み出し駆動とは異なる。一方、図４の画素の読み出し駆動において、画素共有内のＷ画素をFD加算する点は、図２の画素の読み出し駆動と同様である。なお、２回目のAD変換についても、１回目のAD変換と同様に行われる。
【００７１】
（加算処理の例）
第２の実施の形態において、信号処理回路部１０５により実行される加算処理は、図３の加算処理と同様であるため、その説明は省略する。
【００７２】
以上、第２の実施の形態について説明した。第２の実施の形態では、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素を用いずに、輝度成分が主成分となるＷ画素のみを用いて、水平方向の均等加算処理（デジタル加算）が行われ、Ｗ画素のみの配列からなるＷ画素の画素値が出力される。その結果、後段の回路（例えば、後述する図６のAF制御回路部１５２）では、高感度のＷ画素から得られる画素値を用いたAF制御を行うことができるので、AF制御の精度を向上させることができる。
【００７３】
また、図４の画素の読み出し駆動においては、図２の画素の読み出し駆動と比べて、行列状に構成される画素共有のうち、所定の行の画素共有を間引くことになるので、その分だけ処理が少なくなり、電力の消費を抑制することができる。
【００７４】
＜第３の実施の形態＞
【００７５】
（固体撮像素子の構成例）
次に、第３の実施の形態について説明する。第３の実施の形態において、固体撮像素子の構成は、図１のCMOSイメージセンサ１００と同様であるため、その説明は省略する。
【００７６】
（画素の読み出し駆動例）
図５は、第３の実施の形態における画素の読み出し駆動を説明する図である。
【００７７】
図５においては、図２と同様に、図１の画素アレイ部１０２に行列状に配置される画素が、８画素（４×２画素）単位で画素共有されている。また、図１のAD変換部１０４としてNorth ADCとSouth ADCが設けられている点も同様である。
【００７８】
図５の画素の読み出し駆動においては、１回目のAD変換で、画素共有内のＷ画素が読み出され、２回目のAD変換で、Ｗ画素が読み出される点は、図２及び図４の画素の読み出し駆動と同様である。一方、図５の画素の読み出し駆動では、１回目及び２回目のAD変換で、図２及び図４の画素の読み出し駆動のようにＷ画素が２画素同時に読み出されるのではなく、Ｗ画素が１画素だけ読み出され、FD加算が行われない点が異なっている。
【００７９】
また、図５の画素の読み出し駆動においては、画素共有を２行分読み出したあと、次の２行の画素共有にはアクセスせずに間引き処理を行う点と、画素ソースフォロアによる読み出し後の電流加算（SF加算）を行わない点は、図４の画素の読み出し駆動と同様である。
【００８０】
（加算処理の例）
第３の実施の形態において、信号処理回路部１０５により実行される加算処理は、図３の加算処理と同様であるため、その説明は省略する。
【００８１】
以上、第３の実施の形態について説明した。第３の実施の形態では、複数の色成分の各色成分に対応したＲ画素、Ｇ画素、Ｂ画素を用いずに、輝度成分が主成分となるＷ画素のみを用いて、水平方向の均等加算処理（デジタル加算）が行われ、Ｗ画素のみの配列からなるＷ画素の画素値が出力される。その結果、後段の回路（例えば、後述する図６のAF制御回路部１５２）では、高感度の画素Ｗから得られる画素値を用いたAF制御を行うことができるので、AF制御の精度を向上させることができる。
【００８２】
また、図５の画素の読み出し駆動においては、図２の画素の読み出し駆動と比べて、行列状に構成される画素共有のうち、所定の行の画素共有を間引くことになるので、その分だけ処理が少なくなり、電力の消費を抑制することができる。なお、図５の画素の読み出し駆動では、所定の行の画素共有を間引くとして説明したが、間引き処理を行わずに、FD加算のみを行うようにしてもよい。さらに、この場合に、画素ソースフォロアによる読み出し後の電流加算（SF加算）を行うようにしてもよい。
【００８３】
＜第４の実施の形態＞
【００８４】
（固体撮像素子の構成例）
次に、第４の実施の形態について説明する。第４の実施の形態において、固体撮像素子の構成は、図１のCMOSイメージセンサ１００と同様であるため、その説明は省略する。
【００８５】
（画素の読み出し駆動例）
第４の実施の形態においては、上述したＷ画素の代わりに、Ｗ画素に隣接するＧ画素を高感度の画素として用いる。このＧ画素の読み出し駆動は、画素共有内のＧ画素の数がＷ画素の数よりも少ない点を考慮すれば、例えば、上述した図５のＷ画素の読み出し駆動と同様に行うことができる。
【００８６】
（加算処理の例）
第４の実施の形態において、信号処理回路部１０５により実行される加算処理は、Ｗ画素の代わりにＧ画素が加算される以外は、図３の加算処理と同様であるため、その説明は省略する。
【００８７】
以上、第４の実施の形態について説明した。第４の実施の形態では、低感度のＲ画素及びＧ画素を用いずに、高感度のＧ画素のみを用いて、水平方向の均等加算処理（デジタル加算）が行われ、Ｇ画素のみの配列からなるＧ画素の画素値が出力される。その結果、Ｇ画素はＷ画素よりも感度は劣るものの、高感度な画素であるので、後段の回路（例えば、後述する図６のAF制御回路部１５２）では、高感度のＧ画素から得られる画素値を用い、AF制御の精度を向上させることができる。
【００８８】
＜AF制御処理の具体例＞
【００８９】
次に、図６乃至図９を参照して、上述したCMOSイメージセンサ１００から出力される高感度の画素の画素値を用いたAF制御処理について説明する。
【００９０】
ここで、AF（Autofocus）の方式として、コントラストAFと称される方式が知られている。このコントラストAFでは、撮影レンズの位置を光軸方向に沿って移動させながら、固体撮像素子からの出力画像の画素値（画像信号）を読み出し、フレームごとに得られる画像信号からコントラストを評価するための評価値（以下、「コントラスト評価値」という）を算出する。そして、このコントラスト評価の最大値（ピーク値）を検出して、コントラスト評価値のピーク値が得られる撮影レンズ位置を、合焦位置とする。
【００９１】
図６には、コントラストAFの原理が示されている。図６に示すように、撮影レンズ１５１は、レンズ駆動回路部１５３からの制御に従い、光軸方向に沿って移動する。CMOSイメージセンサ１００は、撮影レンズ１５１により集光された光を受光して、その光の光量に応じた光電変換を行い、さらにAF制御に用いられる画素値を算出して、後段のAF制御回路部１５２に供給する。例えば、CMOSイメージセンサ１００においては、Ｒ画素、Ｇ画素、Ｂ画素を用いずに、Ｗ画素のみを用いて、水平方向の均等加算処理が行われ、Ｗ画素の画素値が出力されることになる。
【００９２】
AF制御回路部１５２は、CMOSイメージセンサ１００から出力される高感度の画素Ｗの画素値を用い、AF制御を実行する。すなわち、AF制御回路部１５２は、撮影レンズ１５１の位置を光軸方向に沿って移動させることで得られるフレームごとの画像信号からコントラスト評価値を算出して、そのピーク値が得られる撮影レンズ１５１の位置を求める。
【００９３】
例えば、撮影レンズ１５１の位置が光軸方向に沿って移動することで、図６のＡ点、Ｂ点、Ｃ点のそれぞれで、図７のフレームの画像が得られた場合を一例にすると、Ａ点とＣ点ではピントが外れているため、被写体がぼけている一方、Ｂ点ではピントが合っているため、被写体がはっきり見える。AF制御回路部１５２においては、撮影レンズ１５１の光軸方向の移動に伴い、コントラスト評価値が積算されるが、図８に示すように、ピントが外れているＡ点とＣ点ではコントラスト評価値が低くなり、ピントが合っているＢ点ではコントラスト評価値が最大値（ピーク値）となる。
【００９４】
なお、コントラスト評価値は、例えば、Ｗ画素による輝度信号を生成したあと、被写体のエッジ部分を検出して、光ショットノイズを除去・検出したエッジ部分を積算することで、評価値として算出されることになる。
【００９５】
そして、AF制御回路部１５２は、算出したコントラスト評価値に基づき、レンズ駆動回路部１５３を制御して、撮影レンズ１５１の位置を光軸方向に移動させることで、Ｂ点にピントを合わせる。これにより、被写体に、自動的にピントが合わせられることになる。また、上述したように、本技術では、高感度のＷ画素から得られる輝度信号をコントラスト評価値の算出に用いることで、その評価値として大きな値をとることができるため、高性能なコントラストAFを実現することができる。
【００９６】
次に、図９のフローチャートを参照して、CMOSイメージセンサ１００から出力される高感度の画素の画素値を用いたAF制御処理について説明する。
【００９７】
ステップＳ１０１において、画素駆動部１０３は、画素アレイ部１０２に配置された各画素を、所定の方式で読み出し駆動する。画素の読み出し駆動の方式としては、上述した図２、図４、又は、図５の画素の読み出し駆動のいずれかの方式が用いられる。
【００９８】
ステップＳ１０２において、AD変換部１０４は、画素アレイ部１０２に配置された画素から、垂直信号線を介して入力されたアナログの画素信号をAD変換する。ここでは、図２等に示したように、画素共有ごとに接続されるNorth ADC又はSouth ADCによって、AD変換が行われる。
【００９９】
ステップＳ１０３において、信号処理回路部１０５は、AD変換部１０４からのデジタルの画素信号を用い、所定の加算処理を実行する。ここでは、例えば、上述した図３の加算処理が行われる。
【０１００】
ステップＳ１０４において、信号処理回路部１０５は、ステップＳ１０３の加算処理により得られたAF制御に用いられる高感度の画素の画素値を、AF制御回路部１５２に出力する。ここでは、例えばＷ画素の画素値が出力される。
【０１０１】
ステップＳ１０５において、AF制御回路部１５２は、信号処理回路部１０５から出力される高感度の画素の画素値を用いて、AF制御を行う。このAF制御では、上述した図６乃至図８を参照して説明したコントラストAFの処理が行われ、被写体にピントが合わせられる。
【０１０２】
以上、AF制御処理について説明した。
【０１０３】
なお、CMOSイメージセンサ１００と、撮影レンズ１５１乃至レンズ駆動回路部１５３とを有する電子機器においては、例えば、図９のAF制御処理によって被写体にピントが合わせられたあと、複数の色成分の各色成分に対応するＲ画素、Ｇ画素、Ｂ画素が読み出され、被写体の撮影画像が取得されることになる。
【０１０４】
＜本技術を適用した電子機器の構成例＞
【０１０５】
図１０は、本技術を適用した電子機器の構成例を示す図である。
【０１０６】
図１０の電子機器３００は、レンズ群などからなる光学部３０１、上述した実施の形態に係るCMOSイメージセンサ１００からなる固体撮像素子３０２、及び、カメラ信号処理回路であるDSP(Digital Signal Processor)回路３０３を備える。また、電子機器３００は、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、電源部３０８、及び、制御部３０９も備える。DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、電源部３０８、及び、制御部３０９は、バスライン３１０を介して相互に接続されている。
【０１０７】
光学部３０１は、被写体からの入射光（像光）を取り込んで固体撮像素子３０２の撮像面上に結像する。なお、図６の撮影レンズ１５１は、光学部３０１に含まれる。固体撮像素子３０２は、光学部３０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子３０２として、上述した実施の形態に係るCMOSイメージセンサ１００等の固体撮像素子を用いることができる。
【０１０８】
表示部３０５は、例えば、液晶パネルや有機EL(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像素子３０２で撮像された動画又は静止画を表示する。記録部３０６は、固体撮像素子３０２で撮像された動画又は静止画を、ビデオテープやDVD(Digital Versatile Disk)、フラッシュメモリ等の記録媒体に記録する。
【０１０９】
操作部３０７は、ユーザによる操作の下に、電子機器３００が持つ様々な機能について操作指令を発する。電源部３０８は、DSP回路３０３、フレームメモリ３０４、表示部３０５、記録部３０６、操作部３０７、及び、制御部３０９の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１１０】
制御部３０９は、電子機器３００の各部の動作を制御する。また、制御部３０９は、図６のAF制御回路部１５２及びレンズ駆動回路部１５３に対応する機能を有しており、固体撮像素子３０２から出力される高感度の画素の画素値を用いて、AF制御処理を行う。
【０１１１】
固体撮像素子３０２として、上述した実施の形態に係るCMOSイメージセンサ１００を用いることで、kTCノイズをも含めたノイズ低減処理が可能となるので、高いS/Nを確保することができる。従って、デジタルスチルカメラやデジタルビデオカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの電子機器３００においても、撮像画像の高画質化を図ることができる。
【０１１２】
また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はCMOSイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。
【０１１３】
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
【０１１４】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１１５】
また、本技術は、以下のような構成をとることができる。
【０１１６】
（１）
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を駆動する画素駆動部と、
前記第１の画素及び前記第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF（Autofocus）制御に用いられる画素値を算出する信号処理部と
を備える固体撮像素子。
（２）
前記高感度の画素は、前記第２の画素である
（１）に記載の固体撮像素子。
（３）
前記画素アレイ部は、
前記第２の画素が市松状に配置され、残りの部分に前記第１の画素が配置されるとともに、列ごとに複数の信号線が形成され、
複数の画素からなる所定の画素単位で、各画素の光電変換素子により蓄積された電荷を信号として読み出すために保持する浮遊拡散領域を共有して構成されており、
前記信号線を介して画素から出力されるアナログ信号を、デジタル信号に変換するAD変換部をさらに備える
（１）又は（２）に記載の固体撮像素子。
（４）
前記画素駆動部は、画素共有内の複数の前記第２の画素から得られる電荷を、共通の前記浮遊拡散領域に保持させて同時に読み出されるようにする
（３）に記載の固体撮像素子。
（５）
前記画素駆動部は、前記信号線により画素ソースフォロアを介して出力されるアナログ信号を加算してから、前記AD変換部に入力させる
（４）に記載の固体撮像素子。
（６）
前記画素駆動部は、行列状に構成される画素共有のうち、所定の行の画素共有を間引いて、前記信号線を介してアナログ信号を、前記AD変換部に入力させる
（３）又は（４）に記載の固体撮像素子。
（７）
前記信号処理部は、前記AD変換部からのデジタル信号を用い、水平方向の加算処理を実行する
（３）乃至（６）のいずれか一項に記載の固体撮像素子。
（８）
前記第１の画素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色成分に対応する画素であり、
前記第２の画素は、白（Ｗ）画素である
（１）に記載の固体撮像素子。
（９）
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を駆動する画素駆動部と、
前記第１の画素及び前記第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF制御に用いられる画素値を算出する信号処理部と
を備える固体撮像素子の駆動方法において、
前記画素駆動部が、複数の画素からなる所定の画素単位で共有された画素を駆動するステップ
を含む駆動方法。
（１０）
複数の色成分の各色成分に対応する第１の画素と、輝度成分が主成分となる第２の画素とを行列状に規則的に配置した画素アレイ部と、
前記画素アレイ部に配置された画素を駆動する画素駆動部と、
前記第１の画素及び前記第２の画素のうち、高感度の画素から得られる画素情報のみを用いて、所定の加算処理を実行することで、AF制御に用いられる画素値を算出する信号処理部と
を有する固体撮像素子を搭載し、
前記固体撮像素子から出力される前記画素値を用いて、AFを制御するAF制御部を備える
電子機器。
【符号の説明】
【０１１７】
１００  CMOSイメージセンサ，  １０１  光学レンズ，  １０２  画素アレイ部，  １０３  画素駆動部，  １０４  AD変換部，  １０５  信号処理回路部，  １５１  撮影レンズ，  １５２  AF制御回路部，  １５３  レンズ駆動回路部，  ２０１  均等加算回路部，  ２０２  Ｗ画素出力回路部，  ３００  電子機器，  ３０２  固体撮像素子，  ３０９  制御部
【図１】
2015023332.tif 000003
【図２】
2015023332.tif 000004
【図３】
2015023332.tif 000005
【図４】
2015023332.tif 000006
【図５】
2015023332.tif 000007
【図６】
2015023332.tif 000008
【図７】
2015023332.tif 000009
【図８】
2015023332.tif 000010
【図９】
2015023332.tif 000011
【図１０】
2015023332.tif 000012