(57)【要約】【課題】アプリケーションプロセッサと、それを含むディスプレイシステムを提供する。【解決手段】ディスプレイパネルにイメージデータをディスプレイする携帯用装置のディスプレイシステムのためのアプリケーションプロセッサは、ディスプレイドライバＩＣから受信されたデータ伝送タイミング制御信号の周波数を獲得し、該獲得された周波数に基づいて、ディスプレイドライバＩＣのための作動クロック信号に関連した周波数を調節するための周波数制御信号を発生させるコントローラと、生成された周波数制御信号をディスプレイドライバＩＣに伝送する送信器と、周波数計算回路と、を含み、周波数計算回路は、ディスプレイドライバＩＣからデータ伝送タイミング制御信号を受信する検出器と、データ伝送タイミング制御信号の周波数を計算する周波数計算器と、を含む。【選択図】    図１
2015018245.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイパネルにイメージデータをディスプレイする携帯用装置のディスプレイシステムのためのアプリケーションプロセッサにおいて、
ディスプレイドライバＩＣから受信されたデータ伝送タイミング制御信号の周波数を獲得し、該獲得された周波数に基づいて、前記ディスプレイドライバＩＣのための作動クロック信号に関連した周波数を調節するための周波数制御信号を発生させるコントローラと、
生成された周波数制御信号を前記ディスプレイドライバＩＣに伝送する送信器と、
周波数計算回路と、を含み、
前記周波数計算回路は、前記ディスプレイドライバＩＣから前記データ伝送タイミング制御信号を受信する検出器と、
前記データ伝送タイミング制御信号の前記周波数を計算する周波数計算器と、
を含むアプリケーションプロセッサ。
【請求項２】
前記周波数計算器は、計算された周波数を前記コントローラに出力する請求項１に記載のアプリケーションプロセッサ。
【請求項３】
前記周波数計算回路は、計算された周波数が前記ディスプレイドライバＩＣのための作動周波数範囲以内であるか否かを判断し、該判断の結果によって、制御信号を生成し、該生成された制御信号を前記コントローラに出力する周波数比較器をさらに含む請求項１に記載のアプリケーションプロセッサ。
【請求項４】
前記周波数比較器は、前記計算された周波数が前記作動周波数範囲よりも低い時、第１制御信号を前記制御信号として生成し、前記計算された周波数が前記作動周波数範囲以内である時、第２制御信号を前記制御信号として生成し、前記計算された周波数が前記作動周波数範囲よりも高い時、第３制御信号を前記制御信号として生成する請求項３に記載のアプリケーションプロセッサ。
【請求項５】
前記周波数計算回路は、
基準クロック信号に基づいて、前記データ伝送タイミング制御信号の周期に対するカウント値を決定する周波数カウンタをさらに含み、
前記周波数計算器は、決定されたカウント値に基づいて、前記データ伝送タイミング制御信号の前記周波数を計算する請求項１に記載のアプリケーションプロセッサ。
【請求項６】
前記検出器は、前記データ伝送タイミング制御信号の立上りエッジまたは立下りエッジに基づいて、前記データ伝送タイミング制御信号の前記周期を検出する請求項５に記載のアプリケーションプロセッサ。
【請求項７】
前記周波数計算回路は、前記基準クロック信号を分周比で分周する周波数分周器をさらに含み、前記周波数カウンタは、分周された基準クロック信号に基づいて、前記カウント値を決定する請求項５に記載のアプリケーションプロセッサ。
【請求項８】
イメージデータをディスプレイし、アプリケーションプロセッサを含むディスプレイシステムにおいて、
前記アプリケーションプロセッサは、ディスプレイドライバＩＣから提供された信号の周波数を周波数計算回路から獲得し、該獲得された周波数に基づいて、前記ディスプレイドライバＩＣのための作動クロック信号に関連した周波数を調節するために、第１周波数制御信号を発生させる第１コントローラと、
生成された第１周波数制御信号を前記ディスプレイドライバＩＣに伝送する送信器と、を含み、
前記周波数計算回路は、前記ディスプレイドライバＩＣから前記信号を受信し、基準クロック信号に基づいて受信された信号の前記周波数を計算し、該計算された周波数を前記第１コントローラに提供し、
ディスプレイパネルに前記イメージデータのディスプレイを駆動する前記ディスプレイドライバＩＣは、
前記作動クロック信号に基づいて、前記信号を生成し、該生成された信号を前記アプリケーションプロセッサと前記周波数計算回路とに提供する制御信号生成器と、
前記提供された信号に応答して、前記アプリケーションプロセッサから前記第１周波数制御信号を受信する受信器と、
受信された前記第１周波数制御信号に基づいて、前記作動クロック信号に関連した前記周波数を調節するために、第２周波数制御信号を出力する第２コントローラと、
を含むディスプレイシステム。
【請求項９】
前記ディスプレイシステムは、携帯用電子装置であり、前記アプリケーションは、ホストである請求項８に記載のディスプレイシステム。
【請求項１０】
前記信号は、テアリング効果信号である請求項８に記載のディスプレイシステム。
【請求項１１】
前記ディスプレイドライバＩＣは、前記作動クロック信号を出力するオシレータをさらに含み、前記ディスプレイドライバＩＣは、前記第２周波数制御信号によって、前記作動クロック信号の周波数を調節する請求項８に記載のディスプレイシステム。
【請求項１２】
前記ディスプレイドライバＩＣは、前記第２周波数制御信号と前記作動クロック信号とによって、前記生成された信号の周波数を調節する請求項８に記載のディスプレイシステム。
【請求項１３】
前記ディスプレイドライバＩＣは、前記作動クロック信号のずれた周波数と前記生成された信号の前記周波数との間の比率によって、前記生成された信号の前記周波数を調節する請求項１２に記載のディスプレイシステム。
【請求項１４】
ディスプレイパネルにイメージデータをディスプレイする携帯用装置のディスプレイシステムのためのアプリケーションプロセッサにおいて、
ディスプレイドライバＩＣから受信された信号の周波数を獲得し、該獲得された周波数に基づいて、前記ディスプレイドライバＩＣのための作動クロック信号に関連した周波数を調節するために、周波数制御信号を発生させるコントローラと、
生成された周波数制御信号を前記ディスプレイドライバＩＣに伝送する送信器と、
を含むアプリケーションプロセッサ。
【請求項１５】
前記受信された信号は、テアリング効果信号であり、前記コントローラは、受信されたテアリング効果信号に応答して、前記イメージデータが前記ディスプレイドライバＩＣに伝送されるように、前記送信器を制御する請求項１４に記載のアプリケーションプロセッサ。
【請求項１６】
前記コントローラは、前記ディスプレイドライバＩＣに対する作動周波数範囲の外から獲得された周波数に応答して、前記周波数制御信号を生成する請求項１４に記載のアプリケーションプロセッサ。
【請求項１７】
前記ディスプレイドライバＩＣから前記信号を受信し、基準クロック信号に基づいて、前記受信された信号の前記周波数を計算する周波数計算回路をさらに含み、
前記コントローラは、計算された周波数に基づいて、前記周波数制御信号を生成する請求項１４に記載のアプリケーションプロセッサ。
【請求項１８】
前記周波数計算回路は、前記基準クロック信号に基づいて、前記受信された信号の周期に対するカウント値を決定する周波数カウンタと,
決定されたカウント値に基づいて、前記受信された信号の前記周波数を計算する周波数計算器を含む請求項１７に記載のアプリケーションプロセッサ。
【請求項１９】
前記コントローラは、ＣＰＵである請求項１4に記載のアプリケーションプロセッサ。
【請求項２０】
前記コントローラは、イメージ処理回路である請求項１4に記載のアプリケーションプロセッサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、アプリケーションプロセッサに係り、特に、ディスプレイドライバＩＣから出力されたデータ伝送タイミング制御信号に基づいて、ディスプレイドライバＩＣの作動クロック信号の周波数を調節することができるアプリケーションプロセッサと、それを含むディスプレイシステムとに関する。
【背景技術】
【０００２】
ＬＣＤパネルを含むモバイル装置（ｍｏｂｉｌｅ ｄｅｖｉｃｅ）で、ＬＣＤパネルを駆動する方法として、ビデオモード（ｖｉｄｅｏ ｍｏｄｅ）と命令モード（ｃｏｍｍａｎｄ ｍｏｄｅ）とがある。
ＭＩＰＩR（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）ＤＳＩ（Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）は、携帯用電子装置のための最も最近のディスプレイ標準である。
ＭＩＰＩは、２つのディスプレイ標準、すなわち、ビデオモードと命令モードとを支援する。命令モードでは、フレームデータ伝送の開始は、テアリング効果（Ｔｅａｒｉｎｇ Ｅｆｆｅｃｔ；ＴＥ）信号によって制御される。ビデオモードでは、フレームデータは、リアルタイムでホストからパネルに伝送される。
【０００３】
ディスプレイパネルに静止画像（ｓｔｉｌｌ ｉｍａｇｅ）をディスプレイしようとする時、ディスプレイドライバＩＣは、ディスプレイドライバＩＣに内蔵されたフレームバッファに保存された静止画像を周期的にリードし、該リードされた静止画像をディスプレイパネルにディスプレイする。これをパネルセルフリフレッシュ（Ｐａｎｅｌ Ｓｅｌｆ Ｒｅｆｒｅｓｈ）と言う。この際、ディスプレイドライバＩＣは、ＲＣオシレータから出力されたクロック信号を用いて、パネルセルフリフレッシュを行う。ＲＣオシレータは、温度変化に敏感であるために、クロック信号の周波数に偏差が発生する。この偏差は、ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を発生させ、ＥＭＩは、他の装置の作動周波数に干渉を起こす。
【０００４】
命令モードでディスプレイドライバＩＣがホストにＴＥ信号を伝送すれば、ホストは、ＴＥ信号に基づいてフレームデータをディスプレイドライバＩＣに伝送する。
ＴＥ信号は、テアリングまたはスクリーンテアリング（Ｓｃｒｅｅｎ Ｔｅａｒｉｎｇ）を防止する信号である。テアリングまたはスクリーンテアリングは、２つまたはそれ以上の互いに異なるフレームに対応するイメージデータがディスプレイパネルで１つの画面にディスプレイされる時、表わす視覚的な人工物（ｖｉｓｕａｌ ａｒｔｉｆａｃｔ）を意味する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許公開第２０１３−００５７７６３号公報
【特許文献２】特開２００２−４１８０１号公報
【特許文献３】特開平０７−０６４０５９号公報
【特許文献４】米国特許公開第２０１２−００９８８１５号公報
【特許文献５】米国特許８０５４２８２号
【特許文献６】米国特許公開第２００４−０１５０６０６号公報
【特許文献７】米国特許６９３０６６７号
【特許文献８】米国特許８１９９０８５号
【特許文献９】特開２００５−０９１３８５号公報
【特許文献１０】韓国特許公開２００８−００５１９５２号公報
【特許文献１１】韓国特許公開２０１１−００９４８３９号公報
【特許文献１２】米国特許５７５１２６７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的な課題は、ディスプレイドライバＩＣ内のＲＣオシレータの温度別データ伝送タイム制御信号の周波数偏差（ｆｒｅｑｕｅｎｃｙ ｄｅｖｉａｔｉｏｎ）を減らすために、ディスプレイドライバＩＣの作動クロック信号の周波数を制御することができるアプリケーションプロセッサと、それを含むディスプレイシステムとを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の実施形態によって、ディスプレイパネルにイメージデータをディスプレイする携帯用装置のディスプレイシステムのためのアプリケーションプロセッサは、ディスプレイドライバＩＣから受信されたデータ伝送タイミング制御信号の周波数を獲得し、該獲得された周波数に基づいて、前記ディスプレイドライバＩＣのための作動クロック信号に関連した周波数を調節するための周波数制御信号を発生させるコントローラと、生成された周波数制御信号を前記ディスプレイドライバＩＣに伝送する送信器と、周波数計算回路と、を含み、前記周波数計算回路は、前記ディスプレイドライバＩＣから前記データ伝送タイミング制御信号を受信する検出器と、前記データ伝送タイミング制御信号の前記周波数を計算する周波数計算器と、を含む。
【０００８】
前記周波数計算器は、計算された周波数を前記コントローラに出力する。
前記周波数計算回路は、計算された周波数が前記ディスプレイドライバＩＣのための作動周波数範囲以内であるか否かを判断し、該判断の結果によって、制御信号を生成し、該生成された制御信号を前記コントローラに出力する周波数比較器をさらに含む。
前記周波数比較器は、前記計算された周波数が前記作動周波数範囲よりも低い時、第１制御信号を前記制御信号として生成し、前記計算された周波数が前記作動周波数範囲以内である時、第２制御信号を前記制御信号として生成し、前記計算された周波数が前記作動周波数範囲よりも高い時、第３制御信号を前記制御信号として生成する。
【０００９】
前記周波数計算回路は、基準クロック信号に基づいて、前記データ伝送タイミング制御信号の周期に対するカウント値を決定する周波数カウンタをさらに含み、前記周波数計算器は、決定されたカウント値に基づいて、前記データ伝送タイミング制御信号の前記周波数を計算する。
前記検出器は、前記データ伝送タイミング制御信号の立上りエッジ（ｅｄｇｅ）または立下りエッジに基づいて、前記データ伝送タイミング制御信号の前記周期を検出する。
前記周波数計算回路は、前記基準クロック信号を分周比で分周する周波数分周器をさらに含み、前記周波数カウンタは、分周された基準クロック信号に基づいて、前記カウント値を決定する。
【００１０】
本発明の実施形態によるイメージデータをディスプレイし、アプリケーションプロセッサを含むディスプレイシステムで、前記アプリケーションプロセッサは、ディスプレイドライバＩＣから提供された信号の周波数を周波数計算回路から獲得し、該獲得された周波数に基づいて、前記ディスプレイドライバＩＣのための作動クロック信号に関連した周波数を調節するために、第１周波数制御信号を発生させる第１コントローラと、生成された第１周波数制御信号を前記ディスプレイドライバＩＣに伝送する送信器と、を含み、前記周波数計算回路は、前記ディスプレイドライバＩＣから前記信号を受信し、基準クロック信号に基づいて受信された信号の前記周波数を計算し、該計算された周波数を前記第１コントローラに提供し、ディスプレイパネルに前記イメージデータのディスプレイを駆動する前記ディスプレイドライバＩＣは、前記作動クロック信号に基づいて、前記信号を生成し、該生成された信号を前記アプリケーションプロセッサと前記周波数計算回路とに提供する制御信号生成器と、前記提供された信号に応答して、前記アプリケーションプロセッサから前記第１周波数制御信号を受信する受信器と、受信された前記第１周波数制御信号に基づいて、前記作動クロック信号に関連した前記周波数を調節するために、第２周波数制御信号を出力する第２コントローラと、を含む。
【００１１】
前記ディスプレイシステムは、携帯用電子装置であり、前記アプリケーションは、ホストであり得る。前記信号は、テアリング効果（Ｔｅａｒｉｎｇ Ｅｆｆｅｃｔ）信号であり得る。
前記ディスプレイドライバＩＣは、前記作動クロック信号を出力するオシレータをさらに含み、前記ディスプレイドライバＩＣは、前記第２周波数制御信号によって、前記作動クロック信号の周波数を調節する。前記ディスプレイドライバＩＣは、前記第２周波数制御信号と前記作動クロック信号とによって、前記生成された信号の周波数を調節する。
前記ディスプレイドライバＩＣは、前記作動クロック信号のずれた（ｄｅｖｉａｔｅｄ）周波数と前記生成された信号の前記周波数との間の比率（ｒａｔｉｏ）によって、前記生成された信号の前記周波数を調節する。
【００１２】
本発明の実施形態によるディスプレイパネルにイメージデータをディスプレイする携帯用装置のディスプレイシステムのためのアプリケーションプロセッサは、ディスプレイドライバＩＣから受信された信号の周波数を獲得し、該獲得された周波数に基づいて、前記ディスプレイドライバＩＣのための作動クロック信号に関連した周波数を調節するために、周波数制御信号を発生させるコントローラと、生成された周波数制御信号を前記ディスプレイドライバＩＣに伝送する送信器と、を含む。
【００１３】
前記受信された信号は、テアリング効果信号であり、前記コントローラは、受信されたテアリング効果信号に応答して、前記イメージデータが前記ディスプレイドライバＩＣに伝送されるように、前記送信器を制御する。
前記コントローラは、前記ディスプレイドライバＩＣに対する作動周波数範囲の外から獲得された周波数に応答して、前記周波数制御信号を生成する。
前記アプリケーションプロセッサは、前記ディスプレイドライバＩＣから前記信号を受信し、基準クロック信号に基づいて、前記受信された信号の前記周波数を計算する周波数計算回路をさらに含み、前記コントローラは、計算された周波数に基づいて、前記周波数制御信号を生成する。
【００１４】
前記周波数計算回路は、前記基準クロック信号に基づいて、 前記受信された信号の周期に対するカウント値を決定する周波数カウンタと, 決定されたカウント値に基づいて、前記受信された信号の前記周波数を計算する周波数計算器を含む。
前記コントローラは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であり得る。前記コントローラは、イメージ処理回路であり得る。
【発明の効果】
【００１５】
本発明の実施形態によるホスト（例えば、ＩＣ、ＳｏＣ、プロセッサ、アプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｏｒ；ＡＰ）、またはモバイルＡＰ）は、ディスプレイドライバＩＣから出力されたデータ伝送タイミング制御信号を受信し、基準クロック信号を用いて、データ伝送タイミング制御信号の周波数を計算し、該計算された周波数に基づいて、データ伝送タイミング制御信号の周波数を調節することができる周波数制御信号を生成し、この周波数制御信号をディスプレイドライバＩＣに伝送しうる。
【００１６】
ホストが、ディスプレイドライバＩＣの作動クロック信号の周波数偏差を補正することができるので、ホストとディスプレイドライバＩＣとを含むシステムで使われる他の装置、例えば、タッチスクリーンまたはスタイラスペン（Ｓｔｙｌｕｓ Ｐｅｎ）の誤作動を防止することができる。
すなわち、ディスプレイドライバＩＣは、周波数偏差によって発生するＥＭＩを減少させるか、除去することができるので、このシステムで使われる他の装置、例えば、タッチスクリーンまたはスタイラスペンの誤作動を防止することができる。
【００１７】
ホストが、ディスプレイドライバＩＣの作動クロック信号の周波数偏差を補正することができるので、ホストは、ディスプレイドライバＩＣに別途の基準クロック信号を提供しなくても良い。したがって、システムの回路構成が単純になる。
ホストが、ディスプレイドライバＩＣの作動クロック信号の周波数偏差を補正することができるので、ディスプレイドライバＩＣは、別途の水晶発振器を使わなくても良い。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態によるシステムのブロック図。
【図２】図１に示された周波数計算回路の一実施形態を示すブロック図。
【図３】図１に示された周波数計算回路の他の実施形態を示すブロック図。
【図４】図１に示された周波数計算回路の作動の一実施形態を示すタイミング図。
【図５Ａ】図１に示された周波数計算回路の作動の他の実施形態を示すタイミング図。
【図５Ｂ】図１に示された周波数計算回路の作動の他の実施形態を示すタイミング図。
【図６】図１に示された周波数計算回路のさらに他の実施形態を示すブロック図。
【図７】図６に示された周波数計算回路の作動を説明するタイミング図。
【図８】図１に示された周波数計算回路のさらに他の実施形態を示すブロック図。
【図９】図１に示された周波数計算回路のさらに他の実施形態を示すブロック図。
【図１０】図６に示された周波数計算回路の作動を説明するタイミング図。
【図１１】図１に示された周波数計算回路のさらに他の実施形態を示すブロック図。
【図１２】図１に示されたシステムの作動を説明するフローチャート。
【図１３】本発明の他の実施形態によるシステムのブロック図を示す。
【図１４】本発明のさらに他の実施形態によるシステムのブロック図を示す。
【図１５】本発明のさらに他の実施形態によるシステムのブロック図を示す。
【発明を実施するための形態】
【００１９】
以下、添付した図面を参照して、本発明を詳細に説明する。
図１は、本発明の一実施形態によるシステムのブロック図を示す。図１を参照すれば、システム１００は、ホスト２００、ディスプレイドライバＩＣ（Ｄｉｓｐｌａｙ Ｄｒｉｖｅｒ ＩＣ；ＤＤＩ）３００、ディスプレイパネル４００、外部メモリ５００、及びカメラ６００を含む。
【００２０】
システム１００は、携帯電話、スマートフォン、タブレット装置、ＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、携帯用装置（ｐｏｒｔａｂｌｅ ｄｅｖｉｃｅ）、マルチメディアプレーヤ、モバイルインターネット装置（Ｍｏｂｉｌｅ Ｉｎｔｅｒｎｅｔ Ｄｅｖｉｃｅ；ＭＩＤ）、モノのインターネット（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ；ＩｏＴ）装置、万物のインターネット（Ｉｎｔｅｒｎｅｔ ｏｆ Ｅｖｅｒｙｔｈｉｎｇ；ＩｏＥ）装置、ウェアラブルコンピュータ（Ｗｅａｒａｂｌｅ Ｃｏｍｐｕｔｅｒ）、またはスマート装置などとして具現可能である。
【００２１】
システム１００が、ＭＩＰＩを支援する時、システム１００は、パネルセルフリフレッシュ（Ｐａｎｅｌ Ｓｅｌｆ Ｒｅｆｒｅｓｈ；ＰＳＲ）を支援することができる。このパネルセルフリフレッシュは、ＤＤＩ３００のフレームバッファ３２５に保存された静止画像データをディスプレイパネル４００に周期的にディスプレイすることができる作動を意味する。
【００２２】
実施形態によって、システム１００は、ＭＩＰＩの命令モード及び／またはパネルセルフリフレッシュを支援するビデオモードを支援することができる。しかし、本発明の技術的思想は、これに限定されるものではない。他の実施形態によって、システム１００は、ｅＤＰ（ｅｍｂｅｄｄｅｄ ＤｉｓｐｌａｙＰｏｒｔ）標準を支援することができるインターフェースを含みうる。
【００２３】
ホスト２００は、ＤＤＩ３００から出力されたデータ伝送タイミング制御信号ＴＥを受信し、基準クロック信号ｆｒｅｆを用いてデータ伝送タイミング制御信号ＴＥの周波数を計算し、該計算結果に基づいて、ＤＤＩ３００の作動クロック信号の周波数を調節することができる第１周波数制御信号を生成し、該生成された第１周波数制御信号をＤＤＩ３００に出力することができる。
また、ホスト２００は、ＤＤＩ３００にイメージデータ（例えば、静止画像データまたは動画データ）を伝送する度に、データ伝送タイミング制御信号ＴＥを用いて、イメージデータをＤＤＩ３００に伝送しうる。
【００２４】
すなわち、データ伝送タイミング制御信号ＴＥは、ホスト２００からＤＤＩ３００に伝送されるイメージデータの伝送タイミングを制御する制御信号の機能を行う。したがって、データ伝送タイミング制御信号ＴＥは、ＭＩＰＩのテアリング効果（ＴＥ）信号であり得る。また、ホスト２００とＤＤＩ３００との間に如何なるインターフェースが存在しても、ＴＥ（Ｔｅａｒｉｎｇ Ｅｆｆｅｃｔ）を防止するために、ホスト２００が、ＤＤＩ３００から出力された信号に応答してイメージデータをＤＤＩ３００に伝送するならば、前記信号は、データ伝送タイミング制御信号の機能を行うと言える。
【００２５】
ホスト２００は、データ伝送タイミング制御信号ＴＥ、例えば、テアリング効果（ＴＥ）信号を受信する。ホスト２００は、ＤＤＩ３００からある信号または制御信号を受信することができる。受信された信号の周波数は、ＤＤＩ３００の作動クロック信号に基づく。ホスト２００は、集積回路（ＩＣ）、システム・オン・チップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ；ＳｏＣ）、プロセッサ、アプリケーションプロセッサ、またはモバイルアプリケーションプロセッサとして具現可能である。
ホスト２００は、ＣＰＵ２１０、ＲＯＭ２２０、メモリコントローラ２３０、カメラインターフェース２４０、周波数計算回路２５０、イメージ処理回路２６０、及び送信インターフェース２７０を含みうる。
【００２６】
ＣＰＵ２１０は、バス２０１を通じて各構成要素２２０、２３０、２４０、２５０、２６０、及び／または２７０の作動を制御することができる。ＣＰＵ２１０は、１つまたはそれ以上のコアを含みうる。
ＣＰＵ２１０は、ブーティング（ｂｏｏｔｉｎｇ）過程で外部メモリ５００から出力された運用体制（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ；ＯＳ）を実行させることができる。
ＣＰＵ２１０は、ＯＳの制御によって、ＤＤＩ３００の作動クロック信号の周波数を調節することができる第１周波数制御信号を生成し、前記第１周波数制御信号を送信インターフェース２７０を通じてＤＤＩ３００に伝送しうる。すなわち、ＤＤＩ３００の作動クロック信号の周波数を調節または決定する必要がある時、ホスト２００は、第１周波数制御信号をＤＤＩ３００に伝送しうる。
【００２７】
前記第１周波数制御信号は、命令（ｃｏｍｍａｎｄ）の形態でＤＤＩ３００に伝送され、イメージデータを伝送する伝送ラインを通じてＤＤＩ３００に伝送することができる。
ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２２０は、ＣＰＵ２１０で使われるプログラムコード及び／またはデータを保存することができる。メモリコントローラ２３０は、外部メモリ５００にデータを保存するか、外部メモリ５００からデータを読み取る。
例えば、メモリコントローラ２３０は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）コントローラとフラッシュベース（ｆｌａｓｈ−ｂａｓｅｄ）メモリコントローラとの集合を意味する。したがって、外部メモリ５００は、ＤＲＡＭとフラッシュメモリとの集合を意味する。
【００２８】
カメラインターフェース２４０は、カメラ６００によってキャプチャされたイメージデータを受信し、該受信されたイメージデータをメモリコントローラ２３０及び／またはイメージ処理回路２６０に伝送しうる。
システム１００が、ＭＩＰＩを支援する時、カメラ６００とカメラインターフェース２４０は、ＣＳＩ（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）、例えば、ＣＳＩ−２を用いて通信することができる。また、カメラ６００は、ＬＶＤＳ（Ｌｏｗ−Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）を通じてカメラインターフェース２４０にイメージデータを伝送することもできる。
【００２９】
周波数計算回路２５０は、ＤＤＩ３００から出力されたデータ伝送タイミング制御信号ＴＥを受信し、水晶発振器（Ｘ−ＯＳＣ）から出力されたクロック信号ｆｒｅｆに関連した基準クロック信号を用いてデータ伝送タイミング制御信号ＴＥの周波数を計算し、該計算結果をバス２０１を通じてＣＰＵ２１０に伝送しうる。したがって、ＣＰＵ２１０は、この計算結果を用いてＤＤＩ３００の作動クロック信号の周波数を調節することができる第１周波数制御信号を生成する制御回路の機能を行える。
【００３０】
発明の実施形態では、周波数計算回路２５０がデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算することができるが、他の実施形態によって、ＣＰＵ２１０は、データ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算することができる。例えば、この場合、周波数計算回路２５０は、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてデータ伝送タイミング制御信号ＴＥの周期をカウントし、このカウントの結果に該当するカウント値ＣＮＴを生成し、カウント値ＣＮＴをＣＰＵ２１０に提供することができる。
【００３１】
ＣＰＵ２１０は、カウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算することができる。
システム２００は、第１周波数制御信号を生成することができる別途の制御回路を含みうるが、ＤＤＩ３００の作動クロック信号の周波数を調節することができる制御信号を生成する回路は、制御回路（例えば、ＣＰＵ２１０含む）を意味する。
イメージ処理回路２６０は、ＤＤＩ３００に伝送されるイメージデータ及び／または命令データの処理と制御とを行うことができる。例えば、命令データは、第１周波数制御信号を含む。
【００３２】
実施形態によって、イメージデータ及び／または命令データは、ＭＩＰＩで定義されたデータパッケージの形態で伝送することができる。しかし、本発明の技術的思想が、これに限定されるものではない。例えば、イメージデータ及び／または命令データは、ｅＤＰ標準または高速直列インターフェース（ｈｉｇｈ−ｓｐｅｅｄ ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ）標準によって定義されたデータフォーマット形態で伝送することができる。
【００３３】
送信インターフェース２７０は、ＤＤＩ３００の受信インターフェース３１０と通信することができる。例えば、ホスト２００からＤＤＩ３００に伝送されるイメージデータ及び／または命令データは、イメージ処理回路２６０と送信インターフェース２７０とを通じてＤＤＩ３００に伝送することができる。
例えば、送信インターフェース２７０は、水晶発振器（Ｘ−ＯＳＣ）から出力されたクロック信号ｆｒｅｆに関連した（基づいた、または相応する）クロック信号を用いてイメージデータを伝送しうる。
【００３４】
インターフェース１０は、ホスト２００とＤＤＩ３００との間に接続される。インターフェース１０は、ＭＩＰＩ、ｅＤＰ、または高速直列インターフェースなどを支援できるように具現されうる。
ＤＤＩ３００は、ホスト２００から出力されたイメージデータ及び／命令データに基づいて、イメージデータを処理し、該処理されたイメージデータをディスプレイパネル４００に伝送しうる。この際、ＤＤＩ３００は、フレームバッファ３２５に保存されたイメージデータを用いてパネルセルフリフレッシュを行うことができる。
【００３５】
本発明の実施形態によるＤＤＩ３００は、ホスト２００から出力された第１周波数制御信号に応答して、ＤＤＩ３００の作動クロック信号の周波数を調節することができる。この作動クロック信号の周波数は、ＤＤＩ３００の作動のための多様な作動クロック信号のそれぞれの周波数を意味する。
例えば、作動クロック信号は、ＤＤＩ３００の内部に具現されたオシレータ３３０から出力された内部クロック信号ｉｆｃを意味する。この際、オシレータ３３０の内部クロック信号ｉｆｃは、データ伝送タイミング制御信号ＴＥの生成とパネルセルフリフレッシュに必要な制御信号の生成とに関連する。例えば、ＤＤＩ３００は、モバイルＤＤＩとして具現可能である。
【００３６】
ＤＤＩ３００は、受信インターフェース３１０、制御回路３２０、フレームバッファ３２５、オシレータ３３０、タイミングコントローラ３４０、及び駆動回路ブロック３５０を含む。
受信インターフェース３１０は、ホスト２００の送信インターフェース２７０から伝送されたイメージデータ及び／または命令データをＤＤＩ３００に適したフォーマット（ｆｏｒｍａｔ）に変換する機能を行える。
【００３７】
例えば、受信インターフェース３１０が、ＭＩＰＩを支援する時、受信インターフェース３１０は、インターフェース１０を通じて受信されたクロック信号を制御回路３２０にバイパスし、このクロック信号を用いてイメージデータ（例えば、データパケット）からデータ、データイネーブル信号、及び同期信号（例えば、垂直同期信号と水平同期信号）を復元することができる。
【００３８】
制御回路３２０は、受信インターフェース３１０から出力された１つまたはそれ以上の制御信号に基づいて、フレームバッファ３２５、オシレータ３３０、及び／またはタイミングコントローラ３４０の作動を制御することができる。
１つまたはそれ以上の実施形態によって、受信インターフェース３１０が、ＤＤＩ３００の作動クロック信号の周波数を制御することができる第１周波数制御信号（または、命令）を受信して制御回路３２０に出力する時、制御回路３２０は、この第１周波数制御信号（または、命令）に基づいて第２周波数制御信号を生成することができる。
【００３９】
例えば、第１周波数制御信号が、命令の形態で伝送される時、第２周波数制御信号は、デコードされた命令であり得る。オシレータ３３０は、第２周波数制御信号に応答して内部クロック信号ｉｆｃの周波数を調節（例えば、増加または減少）することができる。
この際、データ伝送タイミング制御信号生成器３３０は、周波数調節されたオシレータ３３０の内部クロック信号ｉｆｃを用いてデータ伝送タイミング制御信号ＴＥの周波数を調節し、周波数調節されたデータ伝送タイミング制御信号ＴＥをホスト２００に出力することができる。
【００４０】
他の実施形態によって、受信インターフェース３１０が、ＤＤＩ３００の作動クロック信号の周波数を制御することができる第１周波数制御信号を受信して制御回路３２０に出力する時、制御回路３２０は、第１周波数制御信号に関連した第２周波数制御信号を用いて、データ伝送タイミング制御信号生成器３４２を直接制御することもできる。
例えば、この場合、制御回路３２０は、内部クロック信号ｉｆｃの周波数を調節（例えば、増加または減少）するオシレータ３３０を使わず、内部クロック信号ｉｆｃの周波数とデータ伝送タイミング制御信号ＴＥの周波数との間の比率を調節して、データ伝送タイミング制御信号ＴＥの周波数を調節（例えば、増加または減少）するために、データタイミング制御信号生成器３４２を制御することができる。
【００４１】
ここで、前記比率は、データ伝送タイミング制御信号生成器３４２の内部のレジスタ（ｒｅｇｉｓｔｅｒ）に保存することができる。この場合、内部クロック信号ｉｆｃの周波数が、元の周波数から２倍ずれた（ｄｅｖｉａｔｅ）場合、前記比率は、データ伝送タイミング制御信号ＴＥのトグリングサイクル（ｃｙｃｌｅ）を調節する（例えば、データ伝送タイミング制御信号ＴＥの一サイクルが内部クロック信号の８サイクルに対応する時、データ伝送タイミング制御信号ＴＥの一サイクルを内部クロック信号の１６サイクルに調節する）ことによって調節される。
【００４２】
実施形態によって、オシレータ３３０は、第２周波数制御信号を用いて内部クロック信号の周波数を調節（例えば、増加または減少）し、制御回路３２０は、第２周波数制御信号を用いてデータ伝送タイミング制御信号生成器３４２を直接制御することができる。例えば、この場合、制御回路３２０は、（オシレータ３３０によって）調節された内部クロック信号ｉｆｃの周波数とデータ伝送タイミング制御信号ＴＥの周波数との間の比率を調節して、データ伝送タイミング制御信号ＴＥの周波数を調節（例えば、増加または減少）するために、データ伝送タイミング制御信号生成器３４２を制御することができる。
【００４３】
したがって、データ伝送タイミング制御信号生成器３４２は、第２周波数制御信号に応答してデータ伝送タイミング制御信号ＴＥの周波数を調節（例えば、増加または減少）し、周波数調節されたデータ伝送タイミング制御信号ＴＥをホスト２００に出力することができる。例えば、ＤＤＩ３００が、ＭＩＰＩを支援する時、データ伝送タイミング制御信号生成器３３０は、ＴＥ信号生成器として具現可能である。
【００４４】
制御回路３２０は、受信インターフェース３１０から出力されたイメージデータをライト制御信号を用いてフレームバッファ３２５にライトすることができる。ライト制御信号は、イメージデータをフレームバッファ３２５にライトするための信号を意味する。
また、制御回路３２０は、オシレータ３３０の内部クロック信号ｉｆｃを用いて生成されたリード制御信号を用いて、フレームバッファ３２５に保存されたイメージデータをリードし、該リードされたイメージデータをタイミングコントローラ３４０のイメージ処理回路３４４に伝送する。
【００４５】
オシレータ３３０の内部クロック信号ｉｆｃを用いて、イメージ処理回路３４４は、制御回路３２０から出力されたイメージデータを処理し、該処理結果に相応するディスプレイデータとこのディスプレイデータに対する同期信号（例えば、垂直同期信号、水平同期信号、及びデータイネーブル信号）とを駆動回路ブロック３５０に出力する。
駆動回路ブロック３５０は、イメージ処理回路３４４から出力されたディスプレイデータと同期信号とによって、ディスプレイデータをディスプレイパネル４００に駆動することができる。例えば、駆動回路ブロック３５０は、少なくとも１つのソースドライバ（ｓｏｕｒｃｅ ｄｒｉｖｅｒ）と少なくとも１つのゲート（ｇａｔｅ）ドライバとを含む。
【００４６】
ディスプレイパネル４００は、ＴＦＴ−ＬＣＤパネル（Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ−Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ｐａｎｅｌ）、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ディスプレイパネル、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）パネル、フレキシブル（ｆｌｅｘｉｂｌｅ）ディスプレイパネル、またはＬＣＤパネルとして具現可能である。
【００４７】
図２は、図１に示された周波数計算回路の一実施形態を示すブロック図であり、図４は、図１に示された周波数計算回路の作動の一実施形態を示すタイミング図である。
図１と図２とを参照すれば、図１の周波数計算回路２５０の一実施形態による周波数計算回路２５０Ａは、エッジ検出器２５１、周波数カウンタ２５５、及び周波数計算器２５６を含む。他の実施形態によって、周波数計算回路２５０Ａは、周波数分周器（ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｄｅｒ）２５３をさらに含みうる。
【００４８】
図４の場合、Ｉ（ＣＡＳＥＩ）を参照すれば、周波数計算回路２５０Ａは、データ伝送タイミング制御信号ＴＥの特定区間（例えば、データ伝送タイミング制御信号ＴＥの立上りエッジ−立上りエッジ区間（ｒｉｓｉｎｇ ｅｄｇｅ−ｔｏ−ｒｉｓｉｎｇ ｅｄｇｅｉｎｔｅｒｖａｌ；ＲＴＲ）、以下、‘第１区間’と称する）を基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてカウントし、該カウント結果に相応するカウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算することができる。
【００４９】
エッジ検出器２５１は、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄに応答してデータ伝送タイミング制御信号ＴＥの立上りエッジを検出し、パルス波形を有する検出信号ＤＥＴを生成し、データ伝送タイミング制御信号ＴＥを周波数カウンタ２５５に出力する。例えば、検出信号ＤＥＴの波形は、データ伝送タイミング制御信号ＴＥの波形と実質的に同一または類似している。
【００５０】
周波数カウンタ２５５は、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いて第１区間ＲＴＲをカウントし、該カウント結果に相応するカウント値ＣＮＴを生成することができる。
例えば、周波数カウンタ２５５は、第１区間ＲＴＲで基準クロック信号ｆｒｅｆまたはｆｒｅｆｄのサイクルの個数をカウントすることができる。周波数計算器２５６は、カウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算し、該計算された周波数ｆｃｎｔをＣＰＵ２１０に出力することができる。実施形態によって、周波数カウンタ２５５と周波数計算器２５６は、１つの回路として具現可能であるが、これに限定されるものではない。
【００５１】
周波数カウンタ２５５は、活性化された検出信号ＤＥＴに応答して以前カウント値をリセット（ｒｅｓｅｔ）し、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いて第１区間ＲＴＲをカウントし、カウント値ＣＮＴを生成する。
ＣＰＵ２１０は、周波数計算器２５６から出力された周波数ｆｃｎｔが所定の範囲、例えば、ＤＤＩ３００の中心作動周波数範囲内に存在するか否かを判断し、該判断の結果に基づいて、第１周波数制御信号を生成することができる。この中心作動周波数範囲は、中心作動周波数と偏差に基づいて決定されうる。
【００５２】
中心作動周波数と偏差は、ＤＤＩ３００の設計仕様によって多様に変更されうる。例えば、中心作動周波数が６０Ｈｚであり、偏差が±０．２％である時、中心作動周波数範囲は、５９．８８Ｈｚから６０．１２Ｈｚまでに決定されうる。
ＤＤＩ３００は、ホスト２００によって生成された第１周波数制御信号に関連した第２周波数制御信号に基づいて、データ伝送タイミング制御信号ＴＥの周波数を調節（例えば、増加または減少）することができる。
【００５３】
例えば、計算された周波数ｆｃｎｔが、中心作動周波数範囲内に存在しない時、ホスト２００は、第１周波数制御信号をＤＤＩ３００に出力するので、ＤＤＩ３００は、第１周波数制御信号に関連した、または基にする第２周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥの周波数をリアルタイムで調節することができる。例えば、第１周波数制御信号は、命令の形態で伝送され、第２周波数制御信号は、デコードされた命令の形態で伝送することができる。
【００５４】
図４のＲＴＲａは、ＤＤＩ３００によって調節された周波数を有するデータ伝送タイミング制御信号ＴＥの第１区間を意味する。図４に示したように、ホスト２００によって生成された第１周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥの第１区間が調節される（例えば、増加）ことによって、ＲＴＲとＲＴＲａは、互いに異なる。
周波数カウンタ２５５は、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いて第１区間ＲＴＲａをカウントし、該カウント結果に相応するカウント値ＣＮＴを生成し、周波数計算器２５６は、カウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算し、該計算された周波数ｆｃｎｔをＣＰＵ２１０に出力する。
【００５５】
ＣＰＵ２１０は、計算された周波数ｆｃｎｔと中心作動周波数範囲とを比較し、該比較結果に基づいて、第１周波数制御信号の生成有無の決定及び／または第１周波数制御信号の種類を決定することができる。例えば、前記種類は、データ伝送タイミング制御信号ＴＥの周波数の増加、減少、または保持であり得る。
【００５６】
図４の場合、II（ＣＡＳＥII）を参照すれば、周波数計算回路２５０Ａは、データ伝送タイミング制御信号ＴＥの特定区間（例えば、データ伝送タイミング制御信号ＴＥの立下りエッジ−立下りエッジ区間（ｆａｌｌｉｎｇ ｅｄｇｅ−ｔｏ−ｆａｌｌｉｎｇｅｄｇｅ ｉｎｔｅｒｖａｌ；ＦＴＦ）、以下、‘第２区間’と称する）を基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてカウントし、該カウント結果に相応するカウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算することができる。
【００５７】
エッジ検出器２５１は、データ伝送タイミング制御信号ＴＥの立下りエッジを検出し、パルス波形を有する検出信号ＤＥＴを生成し、データ伝送タイミング制御信号ＴＥを周波数カウンタ２５５に出力する。
周波数カウンタ２５５は、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いて第２区間ＦＴＦをカウントし、カウント値ＣＮＴを生成する。周波数計算器２５６は、カウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算し、該計算された周波数ｆｃｎｔをＣＰＵ２１０に出力する。
【００５８】
ＣＰＵ２１０は、周波数計算器２５６から出力された周波数ｆｃｎｔが所定の範囲、例えば、ＤＤＩ３００の中心作動周波数範囲内に存在するか否かを判断し、該判断の結果に基づいて、第１周波数制御信号の生成を制御することができる。
ＤＤＩ３００は、ホスト２００によって生成された第１周波数制御信号に関連した第２周波数制御信号に基づいて、データ伝送タイミング制御信号ＴＥの周波数を調節することができる。例えば、計算された周波数ｆｃｎｔが、中心作動周波数範囲内に存在しない時、ホスト２００は、第１周波数制御信号をＤＤＩ３００に出力するので、ＤＤＩ３００は、第１周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥの周波数をリアルタイムで調節することができる。
【００５９】
図４のＦＴＦａは、ＤＤＩ３００によって調節された周波数を有するデータ伝送タイミング制御信号ＴＥの第２区間を意味する。図４に示したように、ホスト２００によって生成された第１周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥの第２区間が調節される（例えば、増加）ことによって、ＦＴＦとＦＴＦａは、互いに異なる。
周波数カウンタ２５５は、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いて第２区間ＦＴＦａをカウントし、カウント値ＣＮＴを生成し、周波数計算器２５６は、カウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算し、該計算された周波数ｆｃｎｔをＣＰＵ２１０に出力する。
【００６０】
ＣＰＵ２１０は、計算された周波数ｆｃｎｔと中心作動周波数範囲とを比較し、該比較の結果に基づいて、第１周波数制御信号の生成有無を決定することができる。
周波数分周器２５３は、水晶発振器（Ｘ−ＯＳＣ）の出力クロック信号ｆｒｅｆを既定の分周比で分周し、分周−クロック信号ｆｒｅｆｄを周波数カウンタ２５５に出力する。したがって、基準クロック信号は、水晶発振器（Ｘ−ＯＳＣ）の出力クロック信号ｆｒｅｆまたは分周されたクロック信号ｆｒｅｆｄであり得る。
分周比は、ホスト２００に対する設計仕様によって決定されうる。１つまたはそれ以上の実施形態によって、周波数分周器２５３は省略されうる。
【００６１】
図２では、データ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔが、ＣＰＵ２１０に伝送される実施形態が示されているが、他の実施形態によって、カウント値ＣＮＴが、直接ＣＰＵ２１０に伝送されるように具現される時、ＣＰＵ２１０は、カウント値ＣＮＴによってデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算し、該計算された周波数ｆｃｎｔが所定の範囲、例えば、中心作動周波数範囲内に存在するか否かを判断し、該判断の結果に基づいて、第１周波数制御信号の生成有無を決定することができる。
【００６２】
図３は、図１に示された周波数計算回路の他の実施形態を示すブロック図である。周波数比較回路（または、周波数比較器２５７）を除けば、図２の周波数計算回路２５０Ａの構造と作動は、図３の周波数計算回路２５０Ｂの構造と作動と実質的に同一または類似している。
【００６３】
図５Ａ及び図５Ｂは、周波数計算回路２５０Ｂの作動を説明するタイミング図である。図３、図５Ａ、及び図５Ｂに示したように、周波数比較回路２５７は、周波数計算器２５６から出力された周波数ｆｃｎｔが所定の範囲、例えば、周波数ウィンドウ（Ｆｒｅｑｕｅｎｃｙ Ｗｉｎｄｏｗ；ＦＷ）内に存在するか否かを判断し、該判断の結果によって、制御信号、例えば、インタラプトＩＮＴをＣＰＵ２１０に出力することができる。周波数比較回路２５７は、インタラプトＩＮＴを発生させるインタラプト発生回路の機能を行うことができる。
【００６４】
図５Ａ及び図５Ｂの周波数ウィンドウ（ＦＷ）は、図２と図４とを参照して説明された中心作動周波数範囲と実質的に同一または類似した概念であり得る。図５Ａ及び図５Ｂの場合、Ｉ（ＣＡＳＥＩ）のように、周波数計算器２５６によって計算された周波数（ｆｃｎｔ＝ｆｃｎｔ１）が、周波数ウィンドウ（ＦＷ）の下限（ｌｏｗｅｒ ｌｉｍｉｔ）よりも小さい時、周波数比較回路２５７は、第１インタラプトＩＮＴをＣＰＵ２１０に出力することができる。
【００６５】
ＣＰＵ２１０は、第１インタラプトＩＮＴに応答して、ＤＤＩ３００の作動クロック信号の周波数の増加を指示する第１周波数制御信号を生成することができる。ＤＤＩ３００は、第１周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥの周波数を増加させることができる。
【００６６】
図５Ａの場合、II（ＣＡＳＥII）のように、周波数計算器２５６によって計算された周波数（ｆｃｎｔ＝ｆｃｎｔ２）が、周波数ウィンドウ（ＦＷ）の下限と上限との間、または以内に存在する時、周波数比較回路２５７は、インタラプトＩＮＴをＣＰＵ２１０に出力しない。しかし、図５Ｂの場合、II（ＣＡＳＥII）のように、周波数計算器２５６によって計算された周波数（ｆｃｎｔ＝ｆｃｎｔ２）が、周波数ウィンドウ（ＦＷ）の下限と上限との間、または以内に存在する時、周波数比較回路２５７は、第２インタラプトＩＮＴをＣＰＵ２１０に出力する。
【００６７】
ＣＰＵ２１０は、第２インタラプトＩＮＴに応答して、ＤＤＩ３００の作動クロック信号の周波数の保持を指示する第１周波数制御信号を生成することができる。他の実施形態によって、ＣＰＵ２１０は、第１周波数制御信号を生成しないこともある。したがって、ＤＤＩ３００は、データ伝送タイミング制御信号ＴＥの周波数をそのまま保持することができる。
【００６８】
図５Ａ及び図５Ｂの場合、III（ＣＡＳＥIII）のように、周波数計算器２５５によって計算された周波数（ｆｃｎｔ＝ｆｃｎｔ３）が、周波数ウィンドウ（ＦＷ）の上限（ｕｐｐｅｒ  ｌｉｍｉｔ）よりも大きい時、周波数比較回路２５７は、第３インタラプトＩＮＴを生成する。したがって、ＣＰＵ２１０は、第３インタラプトＩＮＴに応答して、ＤＤＩ３００の作動クロック信号の周波数の減少を指示する第１周波数制御信号を生成することができる。ＤＤＩ３００は、第１周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥの周波数を減少させることができる。
【００６９】
図６は、図１に示された周波数計算回路のさらに他の実施形態を示すブロック図であり、図７は、図６に示された周波数計算回路の作動を説明するタイミング図である。図６を参照すれば、図１の周波数計算回路２５０のさらに他の実施形態による周波数計算回路２５０Ｃは、エッジ検出回路２５２、周波数カウンタ２５５、及び周波数計算器２５６を含む。他の実施形態によって、周波数計算回路２５０Ｃは、周波数分周器２５３をさらに含みうる。
【００７０】
図６と図７とを参照すれば、周波数計算回路２５０Ｃは、データ伝送タイミング制御信号ＴＥの特定区間（例えば、データ伝送タイミング制御信号ＴＥのハイ区間幅ＨＩＷ）を基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてカウントし、該カウント結果に相応するカウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算することができる。
【００７１】
エッジ検出回路２５２は、ＡＮＤゲート２５２−１とエッジ検出器２５２−３とを含みうる。ＡＮＤゲート２５２−１は、データ伝送タイミング制御信号ＴＥと基準クロック信号ｆｒｅｆまたはｆｒｅｆｄとを論理積演算し、該演算結果ＤＴＥを周波数カウンタ２５５に出力する。エッジ検出器２５２−３は、データ伝送タイミング制御信号ＴＥに応答して検出信号ＤＥＴを生成することができる。
【００７２】
エッジ検出回路２５２は、データ伝送タイミング制御信号ＴＥの立上りエッジに応答して活性化される検出信号ＤＥＴを生成することができる。周波数カウンタ２５５は、活性化される検出信号ＤＥＴに応答して以前カウント値ＣＮＴをリセットし、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてＡＮＤゲート２５２−１の出力信号ＤＴＥをカウントし、該カウント結果に相応するカウント値ＣＮＴを出力することができる。
【００７３】
周波数計算器２５６は、カウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算し、該計算された周波数ｆｃｎｔをＣＰＵ２１０に出力する。
ＣＰＵ２１０は、周波数計算器２５６から出力された周波数ｆｃｎｔが所定の範囲、例えば、ＤＤＩ３００の中心作動周波数範囲内に存在するか否かを判断し、該判断の結果に基づいて、第１周波数制御信号の生成を制御することができる。
【００７４】
ＤＤＩ３００は、ホスト２００によって生成された第１周波数制御信号に関連した（または、基にする）第２周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥの周波数を調節することができる。例えば、第１周波数制御信号が、命令の形態で伝送される時、第２周波数制御信号は、デコードされた命令の形態であり得る。例えば、計算された周波数ｆｃｎｔが、中心作動周波数範囲内に存在しない時、ホスト２００は、第１周波数制御信号をＤＤＩ３００に出力するので、ＤＤＩ３００は、第１周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥの周波数をリアルタイムで調節することができる。
【００７５】
図７のＨＩＷａは、ＤＤＩ３００によって調節されたデータ伝送タイミング制御信号ＴＥのハイ区間幅ＨＩＷを意味する。図７に示したように、ホスト２００によって生成された第１周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥのハイ区間幅が調節される（例えば、増加）ことによって、ＨＩＷとＨＩＷａは、互いに異なる。ハイ区間幅ＨＩＷまたはＨＩＷａは、ライン時間単位で調節される。
【００７６】
図８は、図１に示された周波数計算回路のさらに他の実施形態を示すブロック図である。周波数比較回路２５７を除けば、図６の周波数計算回路２５０Ｃの構造と作動は、図８の周波数計算回路２５０Ｄの構造と作動と実質的に同一または類似している。
図８の周波数比較回路２５７の作動は、図３と図５とを参照して説明された周波数比較回路２５７の作動と実質的に同一または類似している。
【００７７】
図９は、図１に示された周波数計算回路のさらに他の実施形態を示すブロック図であり、図１０は、図６に示された周波数計算回路の作動を説明するタイミング図である。
図９を参照すれば、図１の周波数計算回路２５０のさらに他の実施形態による周波数計算回路２５０Ｅは、エッジ検出回路２５２、周波数カウンタ２５５、及び周波数計算器２５６を含む。他の実施形態によって、周波数計算回路２５０Ｃは、周波数分周器２５３をさらに含みうる。
【００７８】
図９と図１０とを参照すれば、周波数計算回路２５０Ｅは、データ伝送タイミング制御信号ＴＥの特定区間（例えば、データ伝送タイミング制御信号ＴＥのロー区間幅ＬＩＷ）を基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてカウントし、カウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算することができる。
エッジ検出回路２５２は、ＡＮＤゲート２５２−１、インバータ２５２−２、及びエッジ検出器２５２−３を含む。
【００７９】
インバータ２５２−２は、データ伝送タイミング制御信号ＴＥを反転させ、該反転されたデータ伝送タイミング制御信号をＡＮＤゲート２５２−１とエッジ検出器２５２−３とに出力する。ＡＮＤゲート２５２−１は、インバータ２５２−２の出力信号と基準クロック信号ｆｒｅｆまたはｆｒｅｆｄとを論理積演算し、演算結果ＤＴＥを周波数カウンタ２５５に出力する。
【００８０】
エッジ検出回路２５２は、データ伝送タイミング制御信号ＴＥの立下りエッジに応答して活性化される検出信号ＤＥＴを生成することができる。周波数カウンタ２５５は、活性化される検出信号ＤＥＴに応答して以前カウント値ＣＮＴをリセットし、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてＡＮＤゲート２５２−１の出力信号ＤＴＥをカウントし、カウント値ＣＮＴを出力することができる。
【００８１】
図９の各構成要素２５３、２５５、及び２５６の作動は、図６の各構成要素２５３、２５５、及び２５６の作動と実質的に同一または類似している。図１０のＬＩＷａは、ＤＤＩ３００によって調節されたデータ伝送タイミング制御信号ＴＥのロー区間幅を意味する。図１０に示したように、ホスト２００によって生成された第１周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥのロー区間幅が調節（例えば、増加）されることによって、ＬＩＷとＬＩＷａは、互いに異なる。
【００８２】
図１１は、図１に示された周波数計算回路のさらに他の実施形態を示すブロック図である。
周波数比較回路２５７を除けば、図９の周波数計算回路２５０Ｅの構造と作動は、図１１の周波数計算回路２５０Ｆの構造と作動と実質的に同一または類似している。
図１１の周波数比較回路２５７の作動は、図３、図５Ａ、及び図５Ｂを参照して説明された周波数比較回路２５７の作動と実質的に同一または類似している。
【００８３】
図１２は、図１に示されたシステムの作動を説明するフローチャートである。図１から図１２を参照すれば、ホスト２００は、ＤＤＩ３００からデータ伝送タイミング制御信号ＴＥを受信する（ステップＳ１１０）。
ホスト２００は、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてデータ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算する（ステップＳ１２０）。例えば、ホスト２００の周波数計算回路２５０は、基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてデータ伝送タイミング制御信号ＴＥの特定区間をカウントして、カウント値ＣＮＴを生成し、カウント値ＣＮＴを用いてデータ伝送タイミング制御信号ＴＥの周波数を計算する（ステップＳ１２０）。
【００８４】
実施形態によって、ホスト２００は、データ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算することができる。例えば、他の実施形態によって、外部（例えば、ホスト２００の外部）周波数計算回路は、データ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔを計算し、該計算された周波数ｆｃｎｔをホスト２００に伝送しうる。
ＣＰＵ２１０は、計算された周波数ｆｃｎｔに基づいて、データ伝送タイミング制御信号ＴＥの周波数を調節するための第１周波数制御信号を生成し、該生成された第１周波数制御信号をＤＤＩ３００に伝送する（ステップＳ１３０）。
【００８５】
ＤＤＩ３００は、ホスト２００から伝送された第１周波数制御信号に相応する第２周波数制御信号に基づいて、オシレータ３３０の内部クロック信号ｉｆｃの周波数を調節する。例えば、第１周波数制御信号は、命令の形態で伝送され、第２周波数制御信号は、デコードされた命令の形態で伝送することができる。ＤＤＩ３００は、前記第２周波数制御信号に基づいてデータ伝送タイミング制御信号ＴＥの周波数を調節し（ステップＳ１４０）、周波数調節されたデータ伝送タイミング制御信号ＴＥをホスト２００に伝送する。
上述したように、ＤＤＩ３００の作動クロック信号（例えば、内部クロック信号ｉｆｃ）の周波数が調節されるによって、ＤＤＩ３００は、調節された周波数を有する作動クロック信号を用いてパネルセルフリフレッシュを行うことができる。
【００８６】
図１３は、本発明の他の実施形態によるシステムのブロック図を示す。
図１３を参照すれば、システム１００Ａは、ホスト２００Ａ、ディスプレイドライバＩＣ３００Ａ、ディスプレイパネル４００、外部メモリ５００、及びカメラ６００を含む。送信インターフェース２７０Ａと周波数計算回路２５０とを除けば、図１３のホスト２００Ａの構造と作動は、図１のホスト２００の構造と作動と実質的に同一または類似している。
【００８７】
ホスト２００Ａは、イメージデータの伝送に使われるクロック信号以外の専用クロック信号ＣＬＫを専用伝送ライン１１ａを通じてＤＤＩ３００Ａに伝送する。すなわち、インターフェース１１は、このクロック信号を伝送する伝送ライン、イメージデータを伝送する伝送ライン、及び専用クロック信号ＣＬＫを伝送する専用伝送ライン１１ａを含む。
例えば、インターフェース１１が、ＭＩＰＩまたはｅＤＰを支援する時、インターフェース１１は、専用クロック信号ＣＬＫを伝送するための専用伝送ライン１１ａを含む。
【００８８】
ＤＤＩ３００Ａは、専用クロック信号ＣＬＫを作動クロック信号として使用できる。この際、ＤＤＩ３００Ａは、オシレータを含まない。専用クロック信号ＣＬＫは、ＤＤＩ３００Ａの工程変化（ｐｒｏｃｅｓｓ ｖａｒｉａｔｉｏｎ）、電圧変化（ｖｏｌｔａｇｅ ｖａｒｉａｔｉｏｎ）、及び／または温度変化（ｔｅｍｐｅｒａｔｕｒｅ ｖａｒｉａｔｉｏｎ）に関係のないクロック信号である。
ＤＤＩ３００Ａの受信インターフェース３１０Ａは、クロック信号を用いてイメージデータからデータ、データイネーブル信号、及び同期信号を復元し、クロック信号を制御回路３２０Ａに伝送する。また、受信インターフェース３１０Ａは、専用クロック信号ＣＬＫを制御回路３２０Ａに伝送する。
【００８９】
ライト作動の間に、制御回路３２０Ａは、クロック信号とライト制御信号とを用いて、データ、例えば、復元されたデータをフレームバッファ３２５にライトする。
リード作動の間に、制御回路３２０Ａは、専用クロック信号ＣＬＫとリード制御信号とを用いて、フレームバッファ３２５に保存されたデータ（例えば、復元されたデータ）をリードし、該リードされたデータをイメージ処理回路３４４に伝送する。リード制御信号は、専用クロック信号ＣＬＫを用いて生成されうる。
【００９０】
タイミングコントローラ３４０Ａのデータ伝送タイミング制御信号生成器３４２は、専用クロック信号ＣＬＫを用いてデータ伝送タイミング制御信号ＴＥを生成し、データ伝送タイミング制御信号ＴＥをホスト２００Ａに伝送する。送信インターフェース２７０Ａは、データ伝送タイミング制御信号ＴＥに基づいてイメージデータをＤＤＩ３００Ａに伝送する。
タイミングコントローラ３４０Ａのイメージ処理回路３４４は、制御回路３２０Ａから出力されたデータを専用クロック信号ＣＬＫを用いて処理し、該処理結果に相応するディスプレイデータを駆動回路ブロック３５０に伝送する。
上述したように、ＤＤＩ３００Ａは、ホスト２００Ａから専用伝送ライン１１ａを通じて伝送された専用クロック信号ＣＬＫを作動クロック信号として使って、ホスト２００Ａから伝送されたイメージデータを処理する。
【００９１】
図１４は、本発明のさらに他の実施形態によるシステムのブロック図を示す。
図１４を参照すれば、システム１００Ｂは、ホスト２００Ａ、ディスプレイドライバＩＣ３００Ｂ、ディスプレイパネル４００、外部メモリ５００、及びカメラ６００を含む。
周波数計算回路２５０を除けば、図１４のホスト２００Ａの構造と作動は、図１のホスト２００の構造と作動と実質的に同一または類似している。
【００９２】
システム１００Ｂが作動する間に、ホスト２００Ａは、クロック信号ＨＣＬＫを常にＤＤＩ３００Ｂに供給する。ＤＤＩ３００Ｂは、クロック信号ＨＣＬＫに関連したクロック信号ＣＬＫを作動クロック信号として使い、オシレータを含まない。この際、クロック信号ＨＣＬＫの周波数は、クロック信号ＣＬＫの周波数よりも高い。例えば、クロック信号ＨＣＬＫは、ＭＩＰＩクロック信号であり得る。例えば、システム１００Ｂが、ＭＩＰＩ命令モードとして使われる時、ホスト２００Ａは、クロック信号を常にＤＤＩ３００Ｂに供給する。クロック信号ＨＣＬＫは、ＤＤＩ３００Ｂの工程変化、電圧変化、及び／または温度変化に関係のないクロック信号である。
【００９３】
ＤＤＩ３００Ｂの受信インターフェース３１０Ｂは、クロック信号ＨＣＬＫを用いて、イメージデータからデータ、データイネーブル信号、及び同期信号を復元し、クロック信号ＨＣＬＫを制御回路３２０Ｂに伝送する。
ライト作動の間に、制御回路３２０Ｂは、クロック信号ＨＣＬＫとライト制御信号とを用いて、復元されたデータをフレームバッファ３２５にライトする。
リード作動の間に、制御回路３２０Ａは、クロック信号ＣＬＫとリード制御信号とを用いて、フレームバッファ３２５に保存されたデータ（または、復元されたデータ）をリードし、該リードされたデータをイメージ処理回路３４４に伝送する。リード制御信号は、クロック信号ＣＬＫを用いて生成されうる。
【００９４】
タイミングコントローラ３４０Ａのデータ伝送タイミング制御信号生成器３４２は、クロック信号ＣＬＫを用いてデータ伝送タイミング制御信号ＴＥを生成し、データ伝送タイミング制御信号ＴＥをホスト２００Ａに伝送する。送信インターフェース２７０は、データ伝送タイミング制御信号ＴＥに基づいてイメージデータをＤＤＩ３００Ｂに伝送する。
タイミングコントローラ３４０Ａのイメージ処理回路３４４は、制御回路３２０Ｂから出力されたデータをクロック信号ＣＬＫを用いて処理し、該処理結果に相応するディスプレイデータを駆動回路ブロック３５０に伝送する。
【００９５】
図１５は、本発明のさらに他の実施形態によるシステムのブロック図を示す。
図１５を参照すれば、システム１００Ｃは、ホスト２００Ｂ、ディスプレイドライバＩＣ３００、ディスプレイパネル４００、外部メモリ５００、カメラ６００、及び周波数計算ＩＣ７００を含む。
インターフェース２９０を除けば、図１５のホスト２００Ｂの構造と作動は、図１のホスト２００の構造と作動と実質的に同一または類似している。ホスト２００Ｂと周波数計算ＩＣ７００は、インターフェース２９０を通じて通信することができる。
【００９６】
周波数計算ＩＣ７００は、図１から図１１を参照して説明した周波数計算回路２５０、２５０Ａ〜２０５Ｆを含む。周波数計算ＩＣ７００は、データ伝送タイミング制御信号ＴＥの周波数ｆｃｎｔの計算及び／または基準クロック信号ｆｒｅｆまたはｆｒｅｆｄを用いてデータ伝送タイミング制御信号ＴＥの周期のカウントを行い、カウントの結果によってカウント値ＣＮＴを生成する。
周波数計算ＩＣ７００の周波数計算回路２５０によって計算されたカウント値ＣＮＴまたは周波数ｆｃｎｔは、ホスト２００Ｂのインターフェース２９０とバス２０１とを通じてＣＰＵ２１０に伝送される。
【００９７】
ＣＰＵ２１０は、カウント値ＣＮＴ（例えば、カウント値ＣＮＴに基づいて周波数ｆｃｎｔを決定することによって）または周波数ｆｃｎｔを用いて第１周波数制御信号を生成し、前記第１周波数制御信号を送信インターフェース２７０とインターフェース１２とを通じてＤＤＩ３００に伝送する。ＤＤＩ３００は、前記第１周波数制御信号に基づいてＤＤＩ３００の作動クロック信号の周波数を調節する。
インターフェース１２は、クロック信号を伝送する伝送ラインとイメージデータを伝送する伝送ラインとを含む。インターフェース１２は、ＭＩＰＩ、ｅＤＰ、または高速直列インターフェースとして具現可能である。
【００９８】
図１５のＤＤＩ３００の構造と作動は、図１のＤＤＩ３００の構造と作動と実質的に同一または類似している。
図１５に示したように、システム１００Ｃは、周波数計算ＩＣ７００とホスト２００Ｂとを用いてＤＤＩ３００の作動クロック信号（例えば、内部クロック信号ｉｆｃ）の周波数を調節することができる。
【００９９】
本発明は、図面に示された実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。
【産業上の利用可能性】
【０１００】
本発明は、アプリケーションプロセッサと、それを含むディスプレイシステムとに利用されうる。
【符号の説明】
【０１０１】
１００、１００Ａ、１００Ｂ、及び１００Ｃ：システム
２００、２００Ａ、及び２００Ｂ：ホスト
２１０：ＣＰＵ
２２０：ＲＯＭ
２３０：メモリコントローラ
２４０：カメラインターフェース
２５０、２０５Ａ〜２０５Ｆ：周波数計算回路
２５１、２５２−３：エッジ検出器
２５２：エッジ検出回路
２５３：周波数分周器
２５５：周波数カウンタ
２５６：周波数計算器
２５７：周波数比較回路
２９０：インターフェース
５００：外部メモリ
６００：カメラ
７００：周波数計算ＩＣ
【図１】
2015018245.tif 000003
【図２】
2015018245.tif 000004
【図３】
2015018245.tif 000005
【図４】
2015018245.tif 000006
【図５Ａ】
2015018245.tif 000007
【図５Ｂ】
2015018245.tif 000008
【図６】
2015018245.tif 000009
【図７】
2015018245.tif 000010
【図８】
2015018245.tif 000011
【図９】
2015018245.tif 000012
【図１０】
2015018245.tif 000013
【図１１】
2015018245.tif 000014
【図１２】
2015018245.tif 000015
【図１３】
2015018245.tif 000016
【図１４】
2015018245.tif 000017
【図１５】
2015018245.tif 000018