(57)【要約】      （修正有）【課題】信頼性不良がなく、セラミック本体のクラック発生を減少させた、基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法を提供する。【解決手段】基板内蔵用積層セラミックキャパシタにおいて、セラミック本体１１０の両端面に形成された第１及び第２外部電極１３２と、前記第１及び第２外部電極１３２の周りを包むように形成された第１及び第２めっき層１４２を含み、前記第１及び第２外部電極１３２のバンドの一端から他端までの距離をＡ、バンドの一端から１／２×Ａの地点での前記第１及び第２めっき層１４２の表面から前記セラミック本体１１０の内側に垂直に３μｍ離隔された地点で前記セラミック本体１１０の長さ方向に仮想線を引いたとき、前記仮想線が前記第１及び第２めっき層１４２の表面と接する地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６となるように第１及び第２外部電極１３２の形状を制御する。【選択図】図５
2015023269.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されたセラミック本体と、
前記誘電体層を介して形成され、前記セラミック本体の両端面に交互に露出するように形成された複数の第１及び第２内部電極と、
前記セラミック本体の前記両端面に形成され、前記第１及び第２内部電極と夫々電気的に連結された第１及び第２外部電極と、
前記第１及び第２外部電極の周りを包むように形成された第１及び第２めっき層と、を含み、
前記第１外部電極のバンドの一端から他端までの距離をＡ、前記バンドの一端から１／２×Ａの地点での前記第１めっき層の表面から前記セラミック本体に向かって積層方向に３μｍ離隔された地点で前記セラミック本体の長さ方向に仮想線を引いたとき、前記仮想線が前記第１めっき層の表面と交わる地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６である基板内蔵用積層セラミックキャパシタ。
【請求項２】
前記第１外部電極のバンドの一端をＰ、前記Ｐから１／１０×Ａ分だけ前記セラミック本体の長さ方向に離隔された地点をＱ、前記Ｑからセラミック本体の厚さ方向に垂直に仮想線を引いたとき、前記垂直な仮想線が前記第１めっき層の表面と交わる地点をＲと規定すると、線分ＰＱと線分ＰＲが成す角度（θ）は、θ≦３５°であることを特徴とする、請求項１に記載の基板内蔵用積層セラミックキャパシタ。
【請求項３】
前記セラミック本体の厚さは８０μｍ以下であることを特徴とする、請求項１または２に記載の基板内蔵用積層セラミックキャパシタ。
【請求項４】
複数のセラミックグリーンシートを設ける段階と、
前記それぞれのセラミックグリーンシート上に導電性ペーストを利用して複数の第１及び第２内部電極を対向する方向に露出するようにそれぞれ形成する段階と、
前記第１及び第２内部電極が厚さ方向に交互に配置されるように複数のセラミックグリーンシートを積層して積層体を形成する段階と、
前記積層体を焼成してセラミック本体を形成する段階と、
前記セラミック本体の両端面に前記第１及び第２内部電極の露出した部分と接触して電気的に連結されるように第１及び第２外部電極を形成する段階と、
前記第１及び第２外部電極の周りを包むように第１及び第２めっき層を形成する段階と、を含み、
前記第１外部電極のバンドの一端から他端までの距離をＡ、前記バンドの一端から１／２×Ａの地点での前記第１めっき層の表面から前記セラミック本体に向かって積層方向に３μｍ離隔された地点で前記セラミック本体の長さ方向に仮想線を引いたとき、前記仮想線が前記第１めっき層の表面と交わる地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６である基板内蔵用積層セラミックキャパシタの製造方法。
【請求項５】
前記第１外部電極のバンドの一端をＰ、前記Ｐから１／１０×Ａ分だけ前記セラミック本体の長さ方向に離隔された地点をＱ、前記Ｑからセラミック本体の厚さ方向に垂直に仮想線を引いたとき、前記垂直な仮想線が前記第１めっき層の表面と交わる地点をＲと規定すると、線分ＰＱと線分ＰＲが成す角度（θ）は、θ≦３５°であることを特徴とする、請求項４に記載の基板内蔵用積層セラミックキャパシタの製造方法。
【請求項６】
前記積層体を形成する段階において、前記積層体の厚さが８０μｍ以下になるよう積層することを特徴とする、請求項４または５に記載の基板内蔵用積層セラミックキャパシタの製造方法。
【請求項７】
前記第１及び第２外部電極を形成する段階は、前記セラミック本体の両端をペーストにディッピングして第１及び第２外部電極を形成する段階及び前記第１及び第２外部電極のバンド側にエアーブローイング（ａｉｒ  ｂｌｏｗｉｎｇ）をする段階を含むことを特徴とする、請求項４から６のいずれか１項に記載の基板内蔵用積層セラミックキャパシタの製造方法。
【請求項８】
前記エアーブローイング段階は、エアーブローイングの流速と方向を調節して、前記第１及び第２外部電極のバンドの表面平坦度及び前記セラミック本体と前記第１及び第２外部電極間の角度を制御することを特徴とする、請求項７に記載の基板内蔵用積層セラミックキャパシタの製造方法。
【請求項９】
積層セラミックキャパシタを設ける段階と、
基板にキャビティを形成する段階と、
前記キャビティに前記積層セラミックキャパシタを実装する段階と、
埋め込まれた基板にエポキシ材質のビルドアップフィルム（ｂｕｉｌｔ−ｕｐ  ｆｉｌｍ）を付着し、高温及び高圧で圧着する段階と、
前記基板に前記積層セラミックキャパシタの外部電極が露出するようにビアホールを形成する段階と、
前記ビアホールを導電性物質で充填させて積層セラミックキャパシタが埋め込まれた基板を製造する段階と、を含み、
前記積層セラミックキャパシタは、第１外部電極のバンドの一端から他端までの距離をＡ、バンドの一端から１／２×Ａの地点での第１めっき層の表面からセラミック本体に向かって積層方向に３μｍ離隔された地点でセラミック本体の長さ方向に仮想線を引いたとき、前記仮想線が前記第１めっき層の表面と交わる地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６である埋め込み基板の製造方法。
【請求項１０】
前記第１外部電極のバンドの一端をＰ、前記Ｐから１／１０×Ａ分だけ前記セラミック本体の長さ方向に離隔された地点をＱ、前記Ｑからセラミック本体の厚さ方向に垂直に仮想線を引いたとき、前記垂直な仮想線が前記第１めっき層の表面と交わる地点をＲと規定すると、線分ＰＱと線分ＰＲが成す角度（θ）は、θ≦３５°であることを特徴とする、請求項９に記載の埋め込み基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板内蔵用積層セラミックキャパシタ、その製造方法及び埋め込み基板の製造方法に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等の映像機器、コンピュータ、個人携帯用端末機（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの様々な電子製品の印刷回路基板に装着されて、電気を充電または放電させる役割をするチップ形態のコンデンサである。
【０００３】
このような積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は小型でありながら、高容量が保障され、実装が容易であるという長所により多様な電子装置の部品として用いることができる。
【０００４】
最近では、スマートフォン、タブレットＰＣ等の携帯用スマート機器の性能がよくなるにつれ、演算を担当するＡＰ（ａｐｐｌｉｃａｔｉｏｎ  ｐｒｏｃｅｓｓｏｒ）の駆動速度も増加している。このようにＡＰの駆動速度が増加すると、さらに高い周波数の電流がＡＰに迅速に供給されなければならない。
【０００５】
上記積層セラミックキャパシタは、このようなＡＰに電流を供給する役割を担うため、上記のように高周波電流を迅速に供給するためには低いＥＳＬの積層セラミックキャパシタを使用するか、積層セラミックキャパシタを基板に埋め込んでＡＰとの距離を最大限減少させなければならない。
【０００６】
前者である低いＥＳＬの積層セラミックキャパシタを製造する場合には、構造上、更なる問題点が発生し得るため、最近では、基板に埋め込まれる積層セラミックキャパシタに対する研究が活発に行われている。
【０００７】
上記基板内蔵用積層セラミックキャパシタは、外部電極の表面に銅（Ｃｕ）を主成分とする金属層が形成される。
【０００８】
上記金属層は基板に埋め込まれた後、レーザーを利用したビアホール加工及び上記ビアホールを銅で充填するめっき過程を通じて、基板の回路と電子部品を電気的に接続させる機能をする。
【０００９】
上記基板内蔵用積層セラミックキャパシタは基板に埋め込んだ後、レーザーを利用し、樹脂を貫通して積層セラミックキャパシタの外部電極が露出するようにビアホールを形成し、上記ビアホールを銅めっきにより充填して外部の配線と積層セラミックキャパシタの外部電極が互いに電気的に連結されるようにする。
【００１０】
このとき、レーザーが積層セラミックキャパシタのめっき層を貫通する間、外部電極のガラス成分により、レーザーが吸収されてセラミック本体に直接害を与える恐れがあるため、めっき層は厚くなければならず、外部電極の厚さは均一で、表面が平坦な必要がある。
【００１１】
外部電極の厚さが均一でなく、表面が平坦でなければ、レーザーがめっき層の表面で乱反射して周りの樹脂部分にダメージを与えるため、加工面が平坦に形成されない。それによって、めっき時、ビアホールの内部が不均一にめっきされてビア電極にクラックなどが発生する原因となる。
【００１２】
一方、ビルドアップフィルムを付着し圧着した後、チップとエポキシ層の間に空間が生じると、デラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）が発生し得るため、ビルドアップフィルムを付着する過程で、チップとフィルム間の空間をうまく密着させることが重要である。
【００１３】
また、積層セラミックキャパシタのセラミック本体と外部電極は、外部電極の厚さ分だけ段差が発生することができる。該段差が大きすぎると、積層セラミックキャパシタとフィルム間の空間が大きくなるため、デラミネーションの発生確率がさらに増加する。
【００１４】
従って、このようなデラミネーションを減少させるために、外部電極の厚さを減少させたり、めっき層の厚さを減少させるが、レーザー加工時にセラミック本体にダメージを与える恐れがあるため、厚さを減少させるには限界があった。
【００１５】
従って、外部電極とセラミック本体間の段差によるデラミネーションを減少させるためには、外部電極の端部で急激な段差が発生することより徐々に厚さが減少する形状を有することがよい。
【００１６】
基板内蔵用積層セラミックキャパシタは非内蔵型積層セラミックキャパシタに比べてチップの厚さが薄くてセラミック本体が非常に薄くなる。従って、内部電極の露出面にペーストが薄く塗布されて外部電極が形成されるため、めっき液浸透による高温信頼性が劣化する問題が発生する。
【００１７】
また、内部電極の露出面の厚さを上げるために外部電極の粘度を上げると、バンド面が厚く形成されてバンド面の平坦度が低くなり、端部の角度が増加して上述したビア電極のクラックやデラミネーションが発生するという問題点があった。
【００１８】
下記特許文献１は、セラミック本体と外部電極及びめっき層を含み、めっき層の平坦度を具体的に数値限定していない。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】韓国公開特許第１０−２０１１−０１２２００８号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
当技術分野では、基板内蔵用積層セラミックキャパシタにおいて、レーザーを利用したビアホール加工時にセラミック本体の破損を防止し、基板と上記基板に内蔵された積層セラミックキャパシタ間のデラミネーションを防止するための新たな方案が求められてきた。
【課題を解決するための手段】
【００２１】
本発明の一側面は、複数の誘電体層が積層されたセラミック本体と、上記誘電体層を介して上記セラミック本体の両端面を通じて交互に露出するように形成された複数の第１及び第２内部電極と、上記セラミック本体の両端面に形成され、上記第１及び第２内部電極と夫々電気的に連結された第１及び第２外部電極と、上記第１及び第２外部電極の周りを包むように形成された第１及び第２めっき層と、を含み、上記第１及び第２外部電極のバンドの一端から他端までの距離をＡ、バンドの一端から１／２×Ａの地点での上記第１及び第２めっき層の表面から上記セラミック本体の内側に垂直に３μｍ離隔された地点で上記セラミック本体の長さ方向に仮想線を引いたとき、上記仮想線が上記第１及び第２めっき層の表面と接する地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６である基板内蔵用積層セラミックキャパシタを提供する。
【００２２】
本発明の一実施形態において、上記第１及び第２外部電極のバンドの一端をＰ、上記Ｐから１／１０×Ａ分だけ離隔された地点をＱ、上記Ｑからセラミック本体の厚さ方向に垂直に仮想線を引いたとき、上記仮想線が上記第１及び第２めっき層の表面と接する地点をＲと規定すると、線分ＰＱと線分ＰＲが成す角度（θ）は、θ≦３５°であってもよい。
【００２３】
本発明の一実施形態における上記セラミック本体の厚さは、８０μｍ以下であってもよい。
【００２４】
本発明の他の側面は、複数のセラミックグリーンシートを設ける段階と、上記それぞれのセラミックグリーンシート上に導電性ペーストを利用して対向する方向に露出した複数の第１及び第２内部電極をそれぞれ形成する段階と、上記第１及び第２内部電極が厚さ方向に沿って交互に配置されるように複数のセラミックグリーンシートを積層して積層体を形成する段階と、上記積層体を焼成してセラミック本体を形成する段階と、上記セラミック本体の両端面に上記第１及び第２内部電極の露出した部分と接触して電気的に連結されるように第１及び第２外部電極を形成する段階と、上記第１及び第２外部電極の周りを包むように第１及び第２めっき層を形成する段階と、を含み、上記第１及び第２外部電極のバンドの一端から他端までの距離をＡ、バンドの一端から１／２×Ａの地点での上記第１及び第２めっき層の表面から上記セラミック本体の内側に垂直に３μｍ離隔された地点で上記セラミック本体の長さ方向に仮想線を引いたとき、上記仮想線が上記第１及び第２めっき層の表面と接する地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６である基板内蔵用積層セラミックキャパシタの製造方法を提供する。
【００２５】
本発明の一実施形態において、上記第１及び第２外部電極を形成する段階は、上記セラミック本体の両端をペーストにディッピングして第１及び第２外部電極を形成する段階及び上記第１及び第２外部電極のバンド側にエアーブローイング（ａｉｒ  ｂｌｏｗｉｎｇ）をする段階を含んでもよい。
【００２６】
本発明の一実施形態において、上記エアーブローイング段階は、エアーブローイングの流速と方向を調節して、上記第１及び第２外部電極のバンドの表面平坦度及び上記セラミック本体と上記第１及び第２外部電極間の角度を制御してもよい。
【００２７】
本発明のさらに他の側面は、積層セラミックキャパシタを設ける段階と、基板にキャビティを形成する段階と、上記キャビティに上記積層セラミックキャパシタを実装する段階と、埋め込まれた基板にエポキシ材質のビルドアップフィルム（ｂｕｉｌｔ−ｕｐ  ｆｉｌｍ）を付着し、高温及び高圧で圧着する段階と、上記基板に上記積層セラミックキャパシタの外部電極が露出するようにビアホールを形成する段階と、上記ビアホールを導電性物質で充填させて積層セラミックキャパシタが埋め込まれた基板を製造する段階と、を含み、上記積層セラミックキャパシタは、第１及び第２外部電極のバンドの一端から他端までの距離をＡ、バンドの一端から１／２×Ａの地点での第１及び第２めっき層の表面からセラミック本体の内側に垂直に３μｍ離隔された地点でセラミック本体の長さ方向に仮想線を引いたとき、上記仮想線が上記第１及び第２めっき層の表面と接する地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６である埋め込み基板の製造方法を提供する。
【発明の効果】
【００２８】
本発明の一実施形態によると、積層セラミックキャパシタのセラミック本体、外部電極及びめっき層の厚さ比率を調節することで、信頼性不良がなく、セラミック本体のクラック発生を減少させることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態による積層セラミックキャパシタを金属層を除いて概略的に示した斜視図である。
【図２】図１の側面図である。
【図３】本発明の一実施形態による積層セラミックキャパシタの側断面図である。
【図４】本発明の一実施形態によりセラミック本体の一端面に外部電極を形成する工程を概略的に示した模式図である。
【図５】図３の積層セラミックキャパシタに含まれる構成要素の寸法関係を説明するためにセラミック本体の一側部分とその周りに形成された一つの外部電極及びめっき層を示した側断面図である。
【図６】図３の積層セラミックキャパシタに含まれる構成要素の寸法関係を説明するためにセラミック本体の一側部分とその周りに形成された一つの外部電極及びめっき層を示した側断面図である。
【発明を実施するための形態】
【００３０】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００３１】
本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面上に表示されたＬ、Ｗ及びＴは夫々長さ方向、幅方向及び厚さ方向である。ここで、厚さ方向は誘電体層が積層される積層方向と同じ概念で使用してもよい。
【００３２】
また、本実施形態では、説明の便宜のために、セラミック本体の長さ方向に第１及び第２外部電極が形成される面を両端面と設定し、それと垂直に交差する面を左右側面と設定して併せて説明する。
【００３３】
図１は本発明の一実施形態による積層セラミックキャパシタを金属層を除いて概略的に示した斜視図であり、図２は図１の側面図であり、図３は本発明の一実施形態による積層セラミックキャパシタの側断面図である。
【００３４】
図１〜図３を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、第１及び第２内部電極１２１、１２２と、第１及び第２外部電極１３１、１３２と、第１及び第２めっき層１４１、１４２と、を含む。
【００３５】
セラミック本体１１０は、第１及び第２主面１１０ａ、１１０ｂと、第１及び第２側面１１０ｃ、１１０ｄを有する六面体に形成されてもよい。第１及び第２主面１１０ａ、１１０ｂは長さ方向Ｌ及び幅方向Ｗに沿って延長されてもよい。第１及び第２側面１１０ｃ、１１０ｄは厚さ方向Ｔ及び長さ方向Ｌに沿って延長されてもよい。
【００３６】
このようなセラミック本体１１０は、複数の誘電体層１１１を厚さ方向Ｔに積層してから焼成して形成されたもので、セラミック本体１１０の形状、寸法及び誘電体層１１１の積層数は、本実施形態に図示されたものに限定されない。
【００３７】
また、セラミック本体１１０を形成する複数の誘電体層１１１は、焼結された状態であって、隣接する誘電体層１１１同士の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いずには確認できないほどに一体化されていてもよい。
【００３８】
該セラミック本体１１０は、キャパシタの容量形成に寄与する部分であるアクティブ領域と、上記アクティブ領域の上下部に夫々形成されて物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する上部及び下部マージン部と、を含んでもよい。
【００３９】
誘電体層１１１の厚さは、積層セラミックキャパシタ１００の容量設計に合わせて任意に変更することができ、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含んでもよく、本発明はこれに限定されない。
【００４０】
第１及び第２内部電極１２１、１２２は異なる極性を有する一対の電極であって、厚さ方向Ｔに積層される複数の誘電体層１１１上に導電性金属を含む導電性ペーストを所定の厚さに印刷し、誘電体層１１１の積層方向に沿ってセラミック本体１１０の両端面を通じて交互に露出するように形成されてもよく、中間に配置された誘電体層１１１により電気的に絶縁されてもよい。
【００４１】
即ち、第１及び第２内部電極１２１、１２２は、セラミック本体１１０の両端面を通じて交互に露出する部分によってセラミック本体１１０の両端面に形成された第１及び第２外部電極１３１、１３２と夫々電気的に連結されてもよい。
【００４２】
従って、第１及び第２外部電極１３１、１３２に電圧を印加すると、対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積され、このとき、積層セラミックキャパシタ１００の静電容量は、第１及び第２内部電極１２１、１２２が重なる領域の面積に比例する。
【００４３】
このような第１及び第２内部電極１２１、１２２の幅は、用途に応じて決定されるが、例えば、セラミック本体１１０のサイズを考慮して、０．２〜１．０μｍの範囲内とすることができ、本発明はこれに限定されない。
【００４４】
また、第１及び第２内部電極１２１、１２２を形成する導電性ペーストに含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）またはこれらの合金であってもよく、本発明はこれに限定されない。
【００４５】
また、上記導電性ペーストの印刷方法はスクリーン印刷法またはグラビア印刷法などを用いてもよく、本発明はこれに限定されない。
【００４６】
第１及び第２外部電極１３１、１３２は、セラミック本体１１０の両端面にセラミック本体１１０の上下部を一部覆うように形成されてもよい。第１及び第２外部電極１３１、１３２は、セラミック本体１１０の第１及び第２主面１１０ａ、１１０ｂの一部を覆うバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂと、セラミック本体１１０の長さ方向Ｌの両端面を覆う頭部１３１ｃ、１３２ｃと、を含んでもよい。
【００４７】
従来の外部電極の形成には、セラミック本体１１０を金属成分が含まれたペーストにディッピングする方法が主に用いられた。
【００４８】
しかし、従来のディッピング方法は、ペーストの界面張力によって第１及び第２内部電極１２１、１２２が露出する下部側の頭部１３１ｃ、１３２ｃより左右両側のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂがさらに厚く塗布されることがある。従って、第１及び第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの平坦度が低くなり、バンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの端部の角度は高くなる。
【００４９】
図４を参照すると、本実施形態では、上側に一対の空気供給孔を有するエアーブローイング装置２００を備え、第２外部電極１３２をディッピングした後、ディッピングした第２外部電極１３２の両バンド１３２ａ、１３２ｂ側に、空気供給孔を通じて空気を供給（ａｉｒ  ｂｌｏｗｉｎｇ）してもよい。
【００５０】
このように空気が供給されると、第２外部電極１３２のバンド１３２ａ、１３２ｂに塗布されたペーストが下側の頭部１３２ｃに移動して高粘度のペーストを使用しなくてもバンド１３２ａ、１３２ｂの平坦度を上げることができ、バンド１３２ａ、１３２ｂの端部の角度を下げることができる。
【００５１】
このとき、供給される空気の流速と方向を調節すると、第２外部電極１３２のバンド１３２ａ、１３２ｂの表面平坦度、及びセラミック本体１１０に対する第２外部電極１３２の角度を調節することができる。
【００５２】
図４の説明していない図面符号ＡＢは、エアーブローイング装置２００により下側に供給される空気の方向を示す。また、図６には第２外部電極１３２だけが示されているが、第１外部電極１３１もこれと同様の方法でバンド１３１ａ、１３１ｂの表面平坦度と角度を制御することができる。
【００５３】
第１及び第２めっき層１４１、１４２は、銅（Ｃｕ）を主成分とすることができ、セラミック本体１１０の両端面に第１及び第２外部電極１３１、１３２の頭部１３１ｃ、１３２ｃとバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂを全て覆うように形成されてもよい。
【００５４】
図５及び図６は、図３の積層セラミックキャパシタに含まれる構成要素の寸法関係を説明するためにセラミック本体の一側部分とその周りに形成された一つの外部電極及びめっき層を示した側断面図である。
【００５５】
以下、図５及び図６を参照して、本実施形態による積層セラミックキャパシタ１００において、外部電極のバンドの平坦度及び角度とビアクラック及びデラミネーションの発生頻度の関係を説明する。
【００５６】
本実施形態の積層セラミックキャパシタ１００を基板に埋め込む過程について説明すると、まず、基板に積層セラミックキャパシタを埋め込むためのキャビティ（ｃａｖｉｔｙ）を形成する。その後、基板の片面に接着テープを付着し、上記積層セラミックキャパシタをキャビティに実装する。次いで、エポキシ材質のビルドアップフィルム（ｂｕｉｌｔ−ｕｐ  ｆｉｌｍ）を積層セラミックキャパシタが埋め込まれた基板の他面に付着して高温及び高圧で圧着する。それから、基板の片面に付着されたテープを除去し、該テープが除去された面にエポキシ材質のビルドアップフィルムを付着して高温及び高圧で圧着する過程からなる。
【００５７】
本実施形態により製造された積層セラミックキャパシタ１００を基板に埋め込んだ後、レーザーでビアホールを加工し、上記ビアホールをめっき処理してから、リフロー（ｒｅｆｌｏｗ）過酷試験を行った。その後、外部電極の曲率による平坦度を計算し、それぞれの平坦度において、リフロー後に発生するクラックの頻度数を確認した。
【００５８】
このとき、第１及び第２外部電極１３１、１３２のバンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの一端から他端までの距離をＡ、バンド１３１ａ、１３１ｂ、１３２ａ、１３２ｂの一端から１／２×Ａの地点での第１及び第２めっき層１４１、１４２の表面からセラミック本体１１０に向かって積層方向に３μｍ離隔された地点でセラミック本体１１０の長さ方向に仮想線を引いたとき、上記仮想線が第１及び第２めっき層１４１、１４２の表面と交わる地点間の距離をＢと規定する。
【００５９】
下記表１は、めっきが完了した基板を２６０℃及び１０分の条件で５回連続リフローした後、ビア電極のクラック頻度数を確認した結果を示したものである。
【００６０】
【表１】
2015023269.tif 000003
【００６１】
上記表１を参照すると、外部電極のバンドの平坦度が５５％以下では、ビア電極にクラックが発生することが分かる。また、平坦度が低くなるほど、ビア電極のクラック発生率が増加することが分かる。従って、ビア電極にクラックが発生しない好ましい外部電極のバンドの平坦度は、６０％以上であることが分かる。
【００６２】
一方、エアーブローイング（ａｉｒ  ｂｌｏｗｉｎｇ）工法を利用してセラミック本体１００と第２外部電極１３２がなす角度を多様に調節した後、めっきして第２めっき層１４２を形成し積層セラミックキャパシタ１００を作製した。それから、基板に埋め込み、リフロー（ｒｅｆｌｏｗ）過酷試験を行った。
【００６３】
このとき、上記第１及び第２外部電極のバンドの一端をＰ、Ｐから１／１０×Ａ分だけセラミック本体の長さ方向に離隔された地点をＱ、Ｑからセラミック本体の厚さ方向に垂直に仮想線を引いたとき、上記仮想線が第１及び第２めっき層の表面と交わる地点をＲと規定する。線分ＰＱと線分ＰＲが成す角度（θ）を計算した後、それぞれの角度において、リフロー後に発生するセラミック本体と外部電極のデラミネーションの頻度数を確認した。
【００６４】
下表２は、めっきが完了した基板を２６０℃及び１０分の条件で、５回連続リフローした後、基板の断面を観察してデラミネーションの頻度数を確認した結果を示したものである。
【００６５】
【表２】
2015023269.tif 000004
【００６６】
上記表２を参照すると、外部電極のバンドの端部の角度が３５度まではデラミネーションが発生しなかった。しかし、外部電極のバンドの端部の角度が４０度以上の場合は、デラミネーションが発生し、外部電極のバンドの端部の角度が大きくなるほど、デラミネーションの発生頻度数が増加した。従って、デラミネーションが発生しないためには、外部電極の端部の角度（θ）が３５度以下でなければならないことが分かる。
【００６７】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
「項目１」
複数の誘電体層が積層されたセラミック本体と、
前記誘電体層を介して前記セラミック本体の両端面を通じて交互に露出するように形成された複数の第１及び第２内部電極と、
前記セラミック本体の両端面に形成され、前記第１及び第２内部電極と夫々電気的に連結された第１及び第２外部電極と、
前記第１及び第２外部電極の周りを包むように形成された第１及び第２めっき層と、を含み、
前記第１及び第２外部電極のバンドの一端から他端までの距離をＡ、バンドの一端から１／２×Ａの地点での前記第１及び第２めっき層の表面から前記セラミック本体の内側に垂直に３μｍ離隔された地点で前記セラミック本体の長さ方向に仮想線を引いたとき、前記仮想線が前記第１及び第２めっき層の表面と接する地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６である基板内蔵用積層セラミックキャパシタ。
「項目２」
前記第１及び第２外部電極のバンドの一端をＰ、前記Ｐから１／１０×Ａ分だけ離隔された地点をＱ、前記Ｑからセラミック本体の厚さ方向に垂直に仮想線を引いたとき、前記仮想線が前記第１及び第２めっき層の表面と接する地点をＲと規定すると、線分ＰＱと線分ＰＲが成す角度（θ）は、θ≦３５°であることを特徴とする、項目１に記載の基板内蔵用積層セラミックキャパシタ。
「項目３」
前記セラミック本体の厚さは８０μｍ以下であることを特徴とする、項目１に記載の基板内蔵用積層セラミックキャパシタ。
「項目４」
複数のセラミックグリーンシートを設ける段階と、
前記それぞれのセラミックグリーンシート上に導電性ペーストを利用して対向する方向に露出した複数の第１及び第２内部電極をそれぞれ形成する段階と、
前記第１及び第２内部電極が厚さ方向に沿って交互に配置されるように複数のセラミックグリーンシートを積層して積層体を形成する段階と、
前記積層体を焼成してセラミック本体を形成する段階と、
前記セラミック本体の両端面に前記第１及び第２内部電極の露出した部分と接触して電気的に連結されるように第１及び第２外部電極を形成する段階と、
前記第１及び第２外部電極の周りを包むように第１及び第２めっき層を形成する段階と、を含み、
前記第１及び第２外部電極のバンドの一端から他端までの距離をＡ、バンドの一端から１／２×Ａの地点での前記第１及び第２めっき層の表面から前記セラミック本体の内側に垂直に３μｍ離隔された地点で前記セラミック本体の長さ方向に仮想線を引いたとき、前記仮想線が前記第１及び第２めっき層の表面と接する地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６である基板内蔵用積層セラミックキャパシタの製造方法。
「項目５」
前記第１及び第２外部電極のバンドの一端をＰ、前記Ｐから１／１０×Ａ分だけ離隔された地点をＱ、前記Ｑからセラミック本体の厚さ方向に垂直に仮想線を引いたとき、前記仮想線が前記第１及び第２めっき層の表面と接する地点をＲと規定すると、線分ＰＱと線分ＰＲが成す角度（θ）は、θ≦３５°であることを特徴とする、項目４に記載の基板内蔵用積層セラミックキャパシタの製造方法。
「項目６」
前記積層体を形成する段階において、前記積層体の厚さが８０μｍ以下になるよう積層することを特徴とする、項目４に記載の基板内蔵用積層セラミックキャパシタの製造方法。
「項目７」
前記第１及び第２外部電極を形成する段階は、前記セラミック本体の両端をペーストにディッピングして第１及び第２外部電極を形成する段階及び前記第１及び第２外部電極のバンド側にエアーブローイング（ａｉｒ  ｂｌｏｗｉｎｇ）をする段階を含むことを特徴とする、項目４に記載の基板内蔵用積層セラミックキャパシタの製造方法。
「項目８」
前記エアーブローイング段階は、エアーブローイングの流速と方向を調節して、前記第１及び第２外部電極のバンドの表面平坦度及び前記セラミック本体と前記第１及び第２外部電極間の角度を制御することを特徴とする、項目７に記載の基板内蔵用積層セラミックキャパシタの製造方法。
「項目９」
積層セラミックキャパシタを設ける段階と、
基板にキャビティを形成する段階と、
前記キャビティに前記積層セラミックキャパシタを実装する段階と、
埋め込まれた基板にエポキシ材質のビルドアップフィルム（ｂｕｉｌｔ−ｕｐ  ｆｉｌｍ）を付着し、高温及び高圧で圧着する段階と、
前記基板に前記積層セラミックキャパシタの外部電極が露出するようにビアホールを形成する段階と、
前記ビアホールを導電性物質で充填させて積層セラミックキャパシタが埋め込まれた基板を製造する段階と、を含み、
前記積層セラミックキャパシタは、第１及び第２外部電極のバンドの一端から他端までの距離をＡ、バンドの一端から１／２×Ａの地点での第１及び第２めっき層の表面からセラミック本体の内側に垂直に３μｍ離隔された地点でセラミック本体の長さ方向に仮想線を引いたとき、前記仮想線が前記第１及び第２めっき層の表面と接する地点間の距離をＢと規定すると、Ｂ／Ａ≧０．６である埋め込み基板の製造方法。
「項目１０」
前記第１及び第２外部電極のバンドの一端をＰ、前記Ｐから１／１０×Ａ分だけ離隔された地点をＱ、前記Ｑからセラミック本体の厚さ方向に垂直に仮想線を引いたとき、前記仮想線が前記第１及び第２めっき層の表面と接する地点をＲと規定すると、線分ＰＱと線分ＰＲが成す角度（θ）は、θ≦３５°であることを特徴とする、項目９に記載の埋め込み基板の製造方法。
【符号の説明】
【００６８】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１２１、１２２  第１及び第２内部電極
１３１、１３２  第１及び第２外部電極
１３１ａ、１３１ｂ、１３２ａ、１３２ｂ  バンド
１３１ｃ、１３２ｃ  頭部
２００  エアーブローイング装置
【図１】
2015023269.tif 000005
【図２】
2015023269.tif 000006
【図３】
2015023269.tif 000007
【図４】
2015023269.tif 000008
【図５】
2015023269.tif 000009
【図６】
2015023269.tif 000010