(57)【要約】【課題】スイッチング素子の導通損失を低減させた電力変換装置を提供する。【解決手段】正極端子Ｐ、負極端子Ｎおよび中性点端子ＮＰを有した直流キャパシタ１と、これに並列に接続され、スイッチング素子Ｓ１、フライングキャパシタＣＦＣ１、スイッチング素子Ｓ２、Ｓ３、フライングキャパシタＣＦＣ２およびスイッチング素子Ｓ４を順次直列接続した共通回路２と、スイッチング素子Ｓ５．１〜Ｓ１０．１を有し、各端子電圧を選択して交流出力端子１８．１に出力させる第１の電圧選択回路３．１と、スイッチング素子Ｓ５．２〜Ｓ１０．２を有し、各端子電圧を選択して交流出力端子１８．２に出力させる第２の電圧選択回路３．２と、を備え、前記共通回路２、電圧選択回路３．１、３．２によって構成した交直変換回路４を３相分設け、前記各第１の交流出力端子１８．１を例えば交流電源に接続し、前記各第２の交流出力端子１８．２を負荷に接続した。【選択図】図１
2015091179.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧が印加される第１および第２のキャパシタの直列体により構成され、該直列体の共通接続点を中性点端子とし、正極側を正極端子とし、負極側を負極端子とした直流電圧源と、
第１のスイッチング素子、第１のフライングキャパシタ、第２のスイッチング素子、第３のスイッチング素子、第２のフライングキャパシタおよび第４のスイッチング素子を順次直列接続した回路であって、第１のスイッチング素子の非接続側端が前記正極端子に接続され、第４のスイッチング素子の非接続側端が前記負極端子に接続され、第２および第３のスイッチング素子の共通接続点が前記中性点端子に接続された共通回路と、
前記第１のフライングキャパシタの両端間に第５および第６のスイッチング素子を直列に接続し、前記第２のフライングキャパシタの両端間に第７および第８のスイッチング素子を直列に接続し、前記第５および第６のスイッチング素子の共通接続点と前記第７および第８のスイッチング素子の共通接続点との間に第９および第１０のスイッチング素子を直列に接続して構成された第１の電圧選択回路と、
前記第１のフライングキャパシタの両端間に第１１および第１２のスイッチング素子を直列に接続し、前記第２のフライングキャパシタの両端間に第１３および第１４のスイッチング素子を直列に接続し、前記第１１および第１２のスイッチング素子の共通接続点と前記第１３および第１４のスイッチング素子の共通接続点との間に第１５および第１６のスイッチング素子を直列に接続して構成された第２の電圧選択回路と、を備え、
前記共通回路、第１の電圧選択回路および第２の電圧選択回路によって構成した交直変換回路を単相分又は３相以上の多相分設け、
前記各交直変換回路の第１の電圧選択回路の第９および第１０のスイッチング素子の共通接続点を第１の交流出力端子とし、前記各交直変換回路の第２の電圧選択回路の第１５および第１６のスイッチング素子の共通接続点を第２の交流出力端子とし、
前記各第１の交流出力端子を第１の交流電源にリアクトルを介して接続又は負荷に接続し、前記各第２の交流出力端子を、前記第１の交流出力端子が第１の交流電源に接続されている場合は負荷に接続又は第２の交流電源にリアクトルを介して接続し、前記第１の交流出力端子が負荷に接続されている場合は第１の交流電源にリアクトルを介して接続したことを特徴とするマルチレベル電力変換装置。
【請求項２】
前記第１〜第１６のスイッチング素子のうちいずれかのスイッチング素子は、複数個直列に接続されていることを特徴とする請求項１に記載のマルチレベル電力変換装置。
【請求項３】
前記第１〜第１６のスイッチング素子のうちいずれかのスイッチング素子は、複数個並列に接続されていることを特徴とする請求項１又は２に記載のマルチレベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧源から複数の電圧レベルに変換した複数の交流出力を生成するマルチレベル電力変換装置に関する。
【背景技術】
【０００２】
従来のマルチレベル電力変換装置として、例えば特許文献１および非特許文献１に記載の５レベルインバータが知られている。図１６は、非特許文献１に記載の５レベルインバータにおける主回路１相分の構成を示す回路図である。
【０００３】
図１６において、Ｃ１，Ｃ２は直流キャパシタ、Ｃ３はフライングキャパシタ、Ｓ２１〜Ｓ２８はスイッチング素子（ＩＧＢＴ等の半導体スイッチ素子と逆並列にダイオードを接続したモジュール：以下同様）を示している。
【０００４】
直流キャパシタＣ１，Ｃ２の直列体にはスイッチング素子Ｓ２１〜Ｓ２４の直列回路が並列に接続されている。スイッチング素子Ｓ２１，Ｓ２２の共通接続点とＳ２３，Ｓ２４の共通接続点の間には、スイッチング素子Ｓ２５〜Ｓ２８が直列に接続され、スイッチング素子Ｓ２５，Ｓ２６の共通接続点とＳ２７，Ｓ２８の共通接続点の間にはフライングキャパシタＣ３が接続されている。
【０００５】
前記直流キャパシタＣ１およびスイッチング素子２１の共通接続点を直流電源の正極端子Ｐとし、直流キャパシタＣ２およびスイッチング素子Ｓ２４の共通接続点を直流電源の負極端子Ｎとし、直流キャパシタＣ１，Ｃ２の共通接続点とスイッチング素子Ｓ２２，Ｓ２３の共通接続点を共通に接続して中性点端子ＮＰとし、スイッチング素子Ｓ２６，Ｓ２７の共通接続点を交流端子Ｒとしている。
【０００６】
図１６に示す５レベルインバータは、各スイッチング素子Ｓ２１〜Ｓ２８をＯＮ，ＯＦＦ動作、および、各直流キャパシタＣ１，Ｃ２、フライングキャパシタＣ３の電圧ＶＣ１，ＶＣ２，ＶＣ３をＶＣ１＝ＶＣ２＝１／２Ｅ、ＶＣ３＝１／４Ｅとなるように制御することによって、端子ＮＰ−Ｒ間に図１７に示すような、５レベルの相電圧を出力することができる。
【０００７】
なお、直流キャパシタの電圧制御についての技術は特許文献２、フライングキャパシタの電圧制御についての技術は特許文献３に記載されている。
【０００８】
交流電圧源または交流負荷から、別の交流電圧源または交流負荷に対して電力変換を行う場合、図１８のように、交流−直流変換回路を２つ（４１、４２）用意し、それぞれの直流電源を共通の直流電源（直流キャパシタ３１）となるように背中合わせに接続（バックトウバック構成）することで、交流−交流電力変換回路を実現する方法がある。
【０００９】
図１８において、直流キャパシタ３１は図１６の直流キャパシタＣ１，Ｃ２の直列体で構成されている。交流−直流変換回路４１は、図１６のスイッチング素子Ｓ２１〜Ｓ２８およびフライングキャパシタＣ３と同一に構成した交直変換部を３相分（４１．１、４１．２、４１．３）直流キャパシタ３１に対して並列に接続し、各中性点端子ＮＰどうしを共通に接続し、各交流端子Ｒを三相電圧源Ｖｓの各相に各々リアクトルＬを介して接続して構成されている。
【００１０】
交流−直流変換回路４２は、図１６のスイッチング素子Ｓ２１〜Ｓ２８およびフライングキャパシタＣ３と同一に構成した交直変換部を３相分（４２．１、４２．２、４２．３）直流キャパシタ３１に対して並列に接続し、各中性点端子ＮＰどうしを共通に接続し、各交流端子Ｒを三相負荷Ｍの各相に各々接続して構成されている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特許第４３６９４２５号公報
【特許文献２】特開平７−７５３４５号公報
【特許文献３】特許第３３０１７６１号公報
【非特許文献】
【００１２】
【非特許文献１】Ｐ．Ｂａｒｂｏｓａ，Ｐ．Ｓｔｅｉｍｅｒ，Ｊ．Ｓｔｅｉｎｋｅ，Ｌ．Ｍｅｙｓｅｎｃ，Ｍ．Ｗｉｎｋｅｌｎｋｅｍｐｅｒ，ａｎｄ  Ｎ．Ｃｅｌａｎｏｖｉｃ，“Ａｃｔｉｖｅ−Ｎｅｕｔｒａｌ−Ｐｏｉｎｔ−Ｃｌａｍｐｅｄ（ＡＮＰＣ）Ｍｕｌｔｉｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒ  Ｔｅｃｈｎｏｌｏｇｙ”ｉｎ  Ｐｒｏｃ．ｏｆ  Ｅｕｒｏｐｅａｎ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ（ＥＰＥ），ｐｐ．１−１０，２００５．
【発明の概要】
【発明が解決しようとする課題】
【００１３】
電力変換回路において発生する損失のうち、各スイッチング素子で発生する導通損失は、スイッチング素子がオンの時のオン抵抗と、そのスイッチング素子に流れる電流の２乗の積で求められる。従って、電流が通過するスイッチング素子の数が増えるほど、オン抵抗は増加し、従って導通損失もスイッチング素子の数に従って大きくなる。
【００１４】
マルチレベル変換回路においては、そのマルチレベル電圧を出力する機能を実現するため、電力変換時に通過するスイッチング素子の数が増える。従って、マルチレベル変換回路においては導通損失が大きくなる。
【００１５】
損失が大きくなると、電力変換効率の低下や、冷却装置の大型化による装置の大型化、高コスト化など様々なデメリットが発生する。
【００１６】
本発明は上記課題を解決するものであり、その目的は、スイッチング素子の導通損失を低減させたマルチレベル電力変換装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するための請求項１に記載のマルチレベル電力変換装置は、直流電圧が印加される第１および第２のキャパシタの直列体により構成され、該直列体の共通接続点を中性点端子とし、正極側を正極端子とし、負極側を負極端子とした直流電圧源と、第１のスイッチング素子、第１のフライングキャパシタ、第２のスイッチング素子、第３のスイッチング素子、第２のフライングキャパシタおよび第４のスイッチング素子を順次直列接続した回路であって、第１のスイッチング素子の非接続側端が前記正極端子に接続され、第４のスイッチング素子の非接続側端が前記負極端子に接続され、第２および第３のスイッチング素子の共通接続点が前記中性点端子に接続された共通回路と、前記第１のフライングキャパシタの両端間に第５および第６のスイッチング素子を直列に接続し、前記第２のフライングキャパシタの両端間に第７および第８のスイッチング素子を直列に接続し、前記第５および第６のスイッチング素子の共通接続点と前記第７および第８のスイッチング素子の共通接続点との間に第９および第１０のスイッチング素子を直列に接続して構成された第１の電圧選択回路と、前記第１のフライングキャパシタの両端間に第１１および第１２のスイッチング素子を直列に接続し、前記第２のフライングキャパシタの両端間に第１３および第１４のスイッチング素子を直列に接続し、前記第１１および第１２のスイッチング素子の共通接続点と前記第１３および第１４のスイッチング素子の共通接続点との間に第１５および第１６のスイッチング素子を直列に接続して構成された第２の電圧選択回路と、を備え、前記共通回路、第１の電圧選択回路および第２の電圧選択回路によって構成した交直変換回路を単相分又は３相以上の多相分設け、前記各交直変換回路の第１の電圧選択回路の第９および第１０のスイッチング素子の共通接続点を第１の交流出力端子とし、前記各交直変換回路の第２の電圧選択回路の第１５および第１６のスイッチング素子の共通接続点を第２の交流出力端子とし、前記各第１の交流出力端子を第１の交流電源にリアクトルを介して接続又は負荷に接続し、前記各第２の交流出力端子を、前記第１の交流出力端子が第１の交流電源に接続されている場合は負荷に接続又は第２の交流電源にリアクトルを介して接続し、前記第１の交流出力端子が負荷に接続されている場合は第１の交流電源にリアクトルを介して接続したことを特徴としている。
【００１８】
また、請求項２に記載のマルチレベル電力変換装置は、前記第１〜第１６のスイッチング素子のうちいずれかのスイッチング素子は、複数個直列に接続されていることを特徴としている。
【００１９】
また、請求項３に記載のマルチレベル電力変換装置は、前記第１〜第１６のスイッチング素子のうちいずれかのスイッチング素子は、複数個並列に接続されていることを特徴としている。
【発明の効果】
【００２０】
本発明によれば、マルチレベル電力変換装置において、スイッチング素子の導通損失を低減させることができる。
【００２１】
特に、２つの交流電源間もしくは１つの交流電源と負荷間において、電力が等しく授受されるような利用状態においては、導通損失が従来回路に比較して低下する。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態例を示す回路図。
【図２】図１の共通回路の構成を示す回路図。
【図３】図１の電圧選択回路の構成を示す回路図。
【図４】図１の交直変換回路の構成を示す回路図。
【図５】図１の要部構成を示す回路図。
【図６】図１の要部構成を示す回路図。
【図７】図１の回路を三相電圧源と三相負荷に接続した例を示す回路図。
【図８】従来の電力変換回路におけるスイッチングパターンと電流経路を示す説明図。
【図９】図１の要部構成を示す回路図。
【図１０】図９の回路における状態１の場合の電流経路を示す説明図。
【図１１】図９の回路における状態２の場合の電流経路を示す説明図。
【図１２】図９の回路における状態３の場合の電流経路を示す説明図。
【図１３】交流−交流変換装置において、条件（ａ）のときの、交流電源側とモータ側の電圧、電流波形と、状態１〜状態３の出現状況を示す説明図。
【図１４】交流−交流変換装置において、条件（ｂ）のときの、交流電源側とモータ側の電圧、電流波形と、状態１〜状態３の出現状況を示す説明図。
【図１５】交流−交流変換装置において、条件（ｃ）のときの、交流電源側とモータ側の電圧、電流波形と、状態１〜状態３の出現状況を示す説明図。
【図１６】従来の５レベルインバータの一例を示す回路図。
【図１７】図１６の５レベルインバータにおける相電圧波形を示す電圧波形図。
【図１８】従来のバックトウバック構成の交流−交流電力変換回路の一例を示す回路図。
【発明を実施するための形態】
【００２３】
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。図１〜図４は本発明のマルチレベル電力変換装置の一実施形態例を示している。
【００２４】
本実施形態例は、直流キャパシタ１（共通の直流電圧源）に対して三相分の交直変換回路４−１，４−２，４−３を並列に接続した例を示しているが、これに限らず、単相の構成（１つの直流キャパシタ１と２つの交直変換回路（４）による構成）であっても、４相以上の構成であってもよい。
【００２５】
図１において、直流キャパシタ１は第１および第２のキャパシタＣＤＣ１，ＣＤＣ２の直列体により構成され、該直列体の共通接続点を中性点端子ＮＰとし、正極側を正極端子Ｐとし、負極側を負極端子Ｎとしている。
【００２６】
交直変換回路４は、図４に示すように共通回路２、電圧選択回路３．１（第１の電圧選択回路）および電圧選択回路３．２（第２の電圧選択回路）を備え、この交直変換回路４が図１に示すように三相分（４−１，４−２，４−３）直流キャパシタ１に並列に接続されている。
【００２７】
図２、図４において、共通回路２は、第１のスイッチング素子Ｓ１、第１のフライングキャパシタＣＦＣ１、第２のスイッチング素子Ｓ２、第３のスイッチング素子Ｓ３、第２のフライングキャパシタＣＦＣ２および第４のスイッチング素子Ｓ４を順次直列接続した回路であって、スイッチング素子Ｓ１の非接続側端は端子１５を介して前記直流キャパシタ１の正極端子Ｐに接続され、スイッチング素子Ｓ４の非接続側端は端子１１を介して前記負極端子Ｎに接続され、スイッチング素子Ｓ２，Ｓ３の共通接続点は端子１３を介して前記中性点端子ＮＰに接続されている。
【００２８】
また、スイッチング素子Ｓ１およびフライングキャパシタＣＦＣ１の共通接続点を端子１４’とし、フライングキャパシタＣＦＣ１およびスイッチング素子Ｓ２の共通接続点を端子１４とし、スイッチング素子Ｓ３およびフライングキャパシタＣＦＣ２の共通接続点を端子１２’とし、フライングキャパシタＣＦＣ２およびスイッチング素子Ｓ４の共通接続点を端子１２としている。
【００２９】
図２の共通回路２は、図１において三相分が共通回路２−１，２−２，２−３として設けられ、スイッチング素子Ｓ１〜Ｓ４、フライングキャパシタＣＦＣ１，ＣＦＣ２および端子１１〜１５、１２’、１４’には、末尾に＿１、＿２、＿３を各々付している。
【００３０】
電圧選択回路３は、図４のように１つの共通回路２に対して、同様に構成された２つの電圧選択回路３．１（第１の電圧選択回路）および電圧選択回路３．２（第２の電圧選択回路）が並列に接続されるものであり、図３は１つの電圧選択回路を示している。
【００３１】
図４において、電圧選択回路３．１は、前記第１のフライングキャパシタＣＦＣ１の両端間（端子１４’、１４間）に第５および第６のスイッチング素子Ｓ５．１，Ｓ６．１を直列に接続し、前記フライングキャパシタＣＦＣ２の両端間（端子１２’、１２間）に第７および第８のスイッチング素子Ｓ７．１，Ｓ８．１を直列に接続し、前記第５および第６のスイッチング素子Ｓ５．１，Ｓ６．１の共通接続点（１６．１）と前記第７および第８のスイッチング素子Ｓ７．１，Ｓ８．１の共通接続点（１７．１）との間に第９および第１０のスイッチング素子Ｓ９．１，Ｓ１０．１を直列に接続して構成されている。
【００３２】
前記スイッチング素子Ｓ９．１，Ｓ１０．１の共通接続点を第１の交流出力端子１８．１としている。
【００３３】
また電圧選択回路３．２は、前記第１のフライングキャパシタＣＦＣ１の両端間（端子１４’、１４間）に第１１および第１２のスイッチング素子Ｓ５．２，Ｓ６．２を直列に接続し、前記フライングキャパシタＣＦＣ２の両端間（端子１２’、１２間）に第１３および第１４のスイッチング素子Ｓ７．２，Ｓ８．２を直列に接続し、前記第１１および第１２のスイッチング素子Ｓ５．２，Ｓ６．２の共通接続点（１６．２）と前記第１３および第１４のスイッチング素子Ｓ７．２，Ｓ８．２の共通接続点（１７．２）との間に第１５および第１６のスイッチング素子Ｓ９．２，Ｓ１０．２を直列に接続して構成されている。
【００３４】
前記スイッチング素子Ｓ９．２，Ｓ１０．２の共通接続点を第２の交流出力端子１８．２としている。
【００３５】
図４の第１の電圧選択回路３．１は図１において三相分が電圧選択回路３．１−１、３．１−２、３．１−３として設けられ、スイッチング素子Ｓ５．１〜Ｓ１０．１および端子１６．１、１７．１、１８．１には各々末尾に＿１、＿２、＿３を各々付している。
【００３６】
図４の第２の電圧選択回路３．２は図１において三相分が電圧選択回路３．２−１、３．２−２、３．２−３として設けられ、スイッチング素子Ｓ５．２〜Ｓ１０．２および端子１６．２、１７．２、１８．２には各々末尾に＿１、＿２、＿３を各々付している。
【００３７】
前記第１の交流出力端子１８．１＿１、１８．１＿２、１８．１＿３は、後述する図７のように、例えば三相電圧源ＶｓのＲ，Ｓ，Ｔ相に各々リアクトルＬを介して接続され、第２の交流出力端子１８．２＿１、１８．２＿２、１８．２＿３は、例えば三相負荷ＭのＵ，Ｖ，Ｗ相に各々接続されている。
【００３８】
また、第１の交流出力端子（１８．１＿１、１８．１＿２、１８．１＿３）に三相負荷Ｍを、第２の交流出力端子（１８．２＿１、１８．２＿２、１８．２＿３）に三相電圧源Ｖｓを接続してもよく、また三相負荷Ｍの代わりに第２の三相電圧源を接続してもよい。
【００３９】
図１のように構成された回路は、２つの異なる三相交流電源もしくは負荷と、ひとつの直流電圧源の間で、交流−直流電力変換を行う機能を有する交流−直流電力変換器である。またそれは同時に、二つの交流電源もしくは負荷間において、交流−交流電力変換を行う機能を有する交流−交流電力変換器である。
【００４０】
まず、それぞれの回路要素について、その動作と作用を説明する。図２に示す共通回路２は、端子１５、端子１３、端子１１間に接続される直流電圧源（直流キャパシタ１）と、フライングキャパシタＣＦＣ１，ＣＦＣ２による直流電圧源、およびスイッチング素子Ｓ１〜Ｓ４によって、端子１４’、端子１４、端子１２’、端子１２に異なる電圧を出力する機能を有する。共通回路２と直流電圧源（直流キャパシタ１）の組合せ部分を表した図５を用いてその機能を説明する。
【００４１】
共通回路２の端子１５と端子１３の間にキャパシタＣＤＣ１を、端子１３と端子１１の間にキャパシタＣＤＣ２を各々接続した場合を考える。ＣＤＣ１の両端電圧をＶＤＣ１、ＣＤＣ２の両端電圧をＶＤＣ２、ＣＦＣ１の両端電圧をＶＦＣ１、ＣＦＣ２の両端電圧をＶＦＣ２とし、電圧の極性は図示方向とする。また端子１３＝端子ＮＰを基準電位（零電位）とする。スイッチング素子Ｓ１，Ｓ２，Ｓ３，Ｓ４の状態による端子１４’、端子１４、端子１２’、端子１２に発生するＮＰに対する電位は次の表１でしめされる（なお、スイッチング素子などによる電圧降下は無視する）。
【００４２】
【表１】
2015091179.tif 000003
【００４３】
スイッチング素子Ｓ１とＳ２、およびＳ３とＳ４は、キャパシタＣＤＣ１，２とフライングキャパシタＣＦＣ１，２の短絡を防ぐため、相補動作を行う。したがって、そのスイッチングパターンは４つとなる。
【００４４】
パターン１では、スイッチング素子Ｓ１とＳ３が導通する（Ｓ２とＳ４は遮断する）。端子１４’には端子１５（端子Ｐ）の電位ＶＤＣ１が発生する。端子１４にはＶＤＣ１からフライングキャパシタＣＦＣ１の電位を減算したＶＤＣ１−ＶＦＣ１の電位が発生する。端子１２’には端子１３（端子ＮＰ）の電位０が発生する。端子１２には、０からフライングキャパシタＣＦＣ２の電位を減算した−ＶＦＣ２の電位が発生する。
【００４５】
パターン２では、スイッチング素子Ｓ１とＳ４が導通する（Ｓ２とＳ３は遮断する）。端子１４’には端子１５（端子Ｐ）の電位ＶＤＣ１が発生する。端子１４にはＶＤＣ１からフライングキャパシタＣＦＣ１の電位を減算したＶＤＣ１−ＶＦＣ１の電位が発生する。端子１２’には端子１１（端子Ｎ）の電位−ＶＤＣ２からＣＦＣ２の電位を加算した電位−ＶＤＣ２＋ＶＦＣ２が発生する。端子１２には、端子１１（端子Ｎ）の電位−ＶＤＣ２の電位が発生する。
【００４６】
パターン３では、スイッチング素子Ｓ２とＳ３が導通する（Ｓ１とＳ４は遮断する）。端子１４’には端子１３（端子ＮＰ）の電位０にフライングキャパシタＣＦＣ１の電位を加算したＶＦＣ１が発生する。端子１４には端子１３（端子ＮＰ）の電位０が発生する。端子１２’には端子１３（端子ＮＰ）の電位０が発生する。端子１２には、０からフライングキャパシタＣＦＣ２の電位を減算した−ＶＦＣ２の電位が発生する。
【００４７】
パターン４では、スイッチング素子Ｓ２とＳ４が導通する（Ｓ１とＳ３は遮断する）。端子１４’には端子１３（端子ＮＰ）の電位０にフライングキャパシタＣＦＣ１の電位を加算したＶＦＣ１が発生する。端子１４には端子１３（端子ＮＰ）の電位０が発生する。端子１２’には端子１１（端子Ｎ）の電位−ＶＤＣ２からＣＦＣ２の電位を加算した電位−ＶＤＣ２＋ＶＦＣ２が発生する。端子１２には、端子１１（端子Ｎ）の電位−ＶＤＣ２の電位が発生する。
【００４８】
キャパシタＣＤＣ１，ＣＤＣ２の電位ＶＤＣ１，ＶＤＣ２が２Ｅ、フライングキャパシタＣＦＣ１，ＣＦＣ２の電位ＶＦＣ１、ＶＦＣ２がＥの場合、各スイッチングパターンの時の各端子の電位は表２のようになる。
【００４９】
【表２】
2015091179.tif 000004
【００５０】
表２のパターン１から４を選択することで、各端子に２Ｅ，Ｅ，０，−Ｅ，−２Ｅの５種類の電位のうち、３または４種類の電位を発生させることができる。例えばパターン１では２Ｅ，Ｅ，０，−Ｅの電位を４つの端子にそれぞれ出力できる。ただし、この４つのパターンにおいて２Ｅと０、−２Ｅの電位が同時に出力されるパターン存在しない、
次に、図３の電圧選択回路３について説明する。この回路は、共通回路２の端子１４’、端子１４、端子１２’、端子１２に接続され、これら４つの端子に発生した電位のうち、どれかひとつを選択して端子１８に出力させる機能を有する。スイッチング素子Ｓ５とＳ６、Ｓ７とＳ８、Ｓ９とＳ１０はそれぞれ相補動作を行う。各スイッチング素子と端子１８に出力される電圧のパターンを表３に示す。
【００５１】
【表３】
2015091179.tif 000005
【００５２】
表３のパターン１〜４によって、端子１８に、端子１４’、端子１４、端子１２’、端子１２が接続される。パターン１および２においては、スイッチング素子Ｓ７，Ｓ８のスイッチの状態は不問である。またパターン３、４においては、スイッチング素子Ｓ５，Ｓ６のスイッチング素子の状態は不問であるが、表３のように選択することで、オフになっているスイッチング素子に過大な電圧がかかることを抑制できる。
【００５３】
次に、図２と図３を組み合わせて構成された交直変換回路４の動作について図６を用いて説明する。図６は交直変換回路４と直流キャパシタ１の部分を表しており、図４、図５と同一部分は同一符号をもって示している。
【００５４】
共通回路２の端子１５、端子１３、端子１１には、キャパシタＣＤＣ１，ＣＤＣ２からなる直流電圧源（直流キャパシタ１）の端子Ｐ，端子ＮＰ，端子Ｎがそれぞれ接続されている。キャパシタＣＤＣ１，ＣＤＣ２の電圧をＶＤＣ１，ＶＤＣ２とし、共通回路２のフライングキャパシタＣＦＣ１，ＣＦＣ２の電圧をＶＦＣ１，ＶＦＣ２とする。
【００５５】
以下の説明は、ＶＤＣ１，ＶＤＣ２を＋２Ｅ、ＶＦＣ１，ＶＦＣ２を＋Ｅとした時について行う。中性点端子ＮＰの電位を基準電位とし、交流出力端子１８．１および１８．２の出力電圧をそれぞれＶ１，Ｖ２、出力電流をＩ１，Ｉ２とする。電流Ｉ１，Ｉ２の方向は、図６の図示方向を正とする。
【００５６】
各スイッチング素子のスイッチングパターンと、交流出力端子１８．１および１８．２の出力電圧の関係を、表４に示す。
【００５７】
【表４】
2015091179.tif 000006
【００５８】
表４において、選択可能なスイッチングパターンは４８パターンとなる。共通回路２および電圧選択回路３のスイッチングパターンの数字は、表２、表３におけるスイッチングパターンの番号と、スイッチ状態の関係を適用している。
【００５９】
フライングキャパシタＣＦＣ１およびＣＦＣ２の充放電の列は、各スイッチングパターンを選択した際に、フライングキャパシタが充電されるか放電されるか、および充放電にどの出力電流が関与するかを示している。この充放電の極性は、交流出力電流Ｉ１，Ｉ２が、正（図６の図示矢印方向）である場合を示しており、負である場合は充放電の極性も反転する。
【００６０】
充放電列の読み方を例としてふたつ提示する。パターン１０のとき、“ＣＦＣ１充放電”の列は充電Ｉ１、“ＣＦＣ２充放電”の列は充電Ｉ２とあるが、これはＩ１の電流によってＣＦＣ１が充電され、Ｉ２の電流によってＣＦＣ２が充電されることを意味する。Ｉ１の極性が負の場合は、Ｉ１の電流によってＣＦＣ１が放電されることになる。またパターン１３では、“ＣＦＣ１充放電”の列は放電Ｉ１＋Ｉ２、“ＣＦＣ２充放電”の列は“−”（ハイフン）とあるが、これはＩ１＋Ｉ２の電流によってＣＦＣ１が放電され、ＣＦＣ２には充放電が発生しないことを意味している。Ｉ２の極性が負の場合は、Ｉ１−Ｉ２の電流によってＣＦＣ１は充電されることになり、もし｜Ｉ１｜＜｜Ｉ２｜ならば、ＣＦＣ１は放電されることになる。
【００６１】
本来、出力端子１８．１および１８．２の出力電圧の組合せは２５通り（５レベル×５レベル）であるが、スイッチングパターンは４８通り存在する。これは、＋Ｅ、−Ｅ、０を出力する場合の電流の経路が２パターン存在するためである。この冗長なスイッチングパターンにより、同じ電圧出力であっても、フライングキャパシタＣＦＣ１，ＣＦＣ２の充放電の状態が変わる場合がある。
【００６２】
以上により、この交直変換回路は、任意のマルチレベル交流電圧をそれぞれの出力端子に出力することができ、またフライングキャパシタの充放電に対して選択を行うことが可能になる。
【００６３】
次に、図１の回路の動作および作用を図７の構成例に基づいて説明する。図７の回路構成では、直流電圧源を構成する直流キャパシタ１に対して交直変換回路を並列に３つ接続し、さらに例として各交直変換回路が２つずつ備える交流出力端子（１８．１＿１、１８．１＿２、１８．１＿３又は１８．２＿１、１８．２＿２、１８．２＿３）のうち、それぞれ一方を三相電圧源Ｖｓに、他方を三相負荷Ｍ（モータ）に各々接続している。
【００６４】
ここで、各交直変換回路４−１，４−２，４−３は、図６及び表２、表３、表４により、それぞれが備える２つの交流出力端子に任意の５レベル電圧を出力することが可能であることが示されている。
【００６５】
また、それぞれの交直変換回路同士で、その出力電圧レベルの選択に制限がないことも自明である。従って、図１の回路において、６つの交流出力端子（１８．１＿１、１８．１＿２、１８．１＿３、１８．２＿１、１８．２＿２、１８．２＿３）に、それぞれ任意の５レベル電圧が出力できる。
【００６６】
実際の適用においては、三相電圧源Ｖｓや三相負荷Ｍに接続した変換器の電圧／電流制御や、フライングキャパシタの電圧制御、直流電圧源（直流キャパシタ１）の中性点制御など各種制御、その他スナバやリアクトル・フィルタなどの補助回路などが必要であるが、それらは既存技術でるため、ここでは記さない。
【００６７】
次に、導通損失について説明する。ここでは、三相交流−三相交流変換を行う回路を考える。
【００６８】
５レベルの交流電圧出力が可能な交流−交流電力変換回路の既存技術例としては、図１８に示すように、図６の５レベルインバータを三相分用いた三相電力変換回路を、直流電圧側でバックトウバックに接続した回路があげられる。素子の耐電圧およびキャパシタの容量などを考慮しない場合、図１８の回路はスイッチング素子４８個、フライングキャパシタ６個で構成される。一方、図７に示す本実施形態例の回路もスイッチング素子４８個、フライングキャパシタ６個で構成される。そのため、出力電圧レベルおよび回路要素数としては同等である。
【００６９】
次に、これら２つの回路構成における導通損失について考える。まず、図１８に示した従来の電力変換回路について考える。図８に電力変換回路１相あたりのスイッチングパターンと電流経路を示す。図８は図１８における例えば交直変換部４２．１の回路を示しており、各部の符号は図１６の各部と同一の符号を図８（ａ）に付している。
【００７０】
図８（ａ）〜（ｈ）の全てのスイッチングパターンにおいて、電流が通過するスイッチング素子の数は３つになる。従って、このとき発生する導通損失ｐは、次の式（１）で表すことができる。
【００７１】
Ｐ＝ｉ2×（３×ＲON）…（１）
ここで、ｉは図８の電流経路に流れる電流、ＲONはスイッチング素子のオン抵抗である。ここでは、全てのスイッチング素子が同じオン抵抗を持つと仮定する。また、スイッチング素子内部のゲート駆動素子部のオン抵抗と逆並列ダイオード部のオン抵抗は等しいと仮定する。
【００７２】
次に本発明の回路の導通損失について考える。図９に、本発明の図１、図７の回路における１相分の交直変換回路を示す。図９において図６と同一部分は同一符号をもって示している。
【００７３】
この回路の導通損失を考える上で、２つの出力端子１８．１、１８．２の電圧Ｖ１，Ｖ２および電流の極性の状態によって３つの状態に分けて考える。表５にその３つの状態を示す。
【００７４】
【表５】
2015091179.tif 000007
【００７５】
＜状態１＞
状態１の時の電流経路の一例を図１０に示す。図１０は表５の状態１のうち、Ｖ１＞０、Ｖ２＞０、Ｉ１＞０、Ｉ２＞０の場合の例を示している。図１０（ａ）はスイッチング素子Ｓ２がオフであり、スイッチング素子Ｓ１，Ｓ５．１，Ｓ５．２，Ｓ９．１，Ｓ９．２がオンであるパターンを示し、図１０（ｂ）はスイッチング素子Ｓ１がオフであり、スイッチング素子Ｓ２，Ｓ６．１，Ｓ６．２，Ｓ９．１，Ｓ９．２がオンであるパターンを示している。
【００７６】
図１０においては、出力電流Ｉ１とＩ２は同じ極性なので、スイッチング素子Ｓ１またはＳ２に｜Ｉ１｜と｜Ｉ２｜を加算した電流が流れる。従って、このときの導通損失は次の式（２）で示すことができる。
【００７７】
Ｐ＝Ｉ12×（２×ＲON）＋Ｉ22×（２×ＲON）＋（｜Ｉ1｜＋｜Ｉ2｜）2×ＲON…（２）
＜状態２＞
状態２の時の電流経路の一例を図１１に示す。図１１は表５の状態２のうち、Ｖ１＞０、Ｖ２＞０、Ｉ１＜０、Ｉ２＞０の場合の例を示している。図１１（ａ）はスイッチング素子Ｓ２がオフであり、スイッチング素子Ｓ１，Ｓ５．１，Ｓ５．２，Ｓ９．１，Ｓ９．２がオンであるパターンを示し、図１１（ｂ）はスイッチング素子Ｓ１がオフであり、スイッチング素子Ｓ２，Ｓ６．１，Ｓ６．２，Ｓ９．１，Ｓ９．２がオンであるパターンを示している。
【００７８】
図１１においては、出力電流Ｉ１とＩ２は異なる極性なので、スイッチング素子Ｓ１またはＳ２に｜Ｉ１｜から｜Ｉ２｜を減算した電流が流れる。従って、このときの導通損失は次の式（３）で示すことができる。
【００７９】
Ｐ＝Ｉ12×（２×ＲON）＋Ｉ22×（２×ＲON）＋（｜Ｉ1｜−｜Ｉ2｜）2×ＲON…（３）
＜状態３＞
状態３の時の電流経路の一例を図１２に示す。図１２は表５の状態３のうち、Ｖ１＞０、Ｖ２＜０、Ｉ１＜０、Ｉ２＞０の場合の例を示しており、電流Ｉ１はスイッチング素子Ｓ９．１、Ｓ５．１、Ｓ１の各逆並列ダイオード部を介して流れ、電流Ｉ２はスイッチング素子Ｓ４、Ｓ８．２、Ｓ１０．２の各逆並列ダイオード部を介して流れる。
【００８０】
状態３においては、Ｉ１の電流経路とＩ２の電流経路とが互いに干渉しない。従って、このときの導通損失は次の式（４）で示すことができる。
【００８１】
Ｐ＝Ｉ12×（３×ＲON）＋Ｉ22×（３×ＲON）…（４）
以上の３つの状態における導通損失と、図１８に示す従来回路における導通損失とを比較する。従来回路と本発明回路における電流／電圧条件を一致させるため、従来回路においては本発明回路と同様に２相の交直変換回路とし、同じ電流Ｉ１，Ｉ２であるとする。
【００８２】
従来回路の２相の導通損失は、いかなる電圧状態においても下記式（５）となる。  
【００８３】
Ｐ＝Ｉ12×（３×ＲON）＋Ｉ22×（３×ＲON）…（５）
この式（５）の損失と本発明回路の各状態における損失を比較すると以下のとおりとなる。
【００８４】
・状態１のときの本発明回路の導通損失である式（２）と比較すると、本発明回路の方が導通損失は大きくなる。
【００８５】
・状態２のときの本発明回路の導通損失である式（３）と比較すると、本発明回路の導通損失は小さくなる。
【００８６】
・状態３のときの本発明回路の導通損失である式（４）と比較すると、本発明回路と従来回路の導通損失は同じである。
【００８７】
次に交流−交流変換装置において、本発明回路は状態１、２、３のうちどの状態が支配的になるかを以下に示す。  
【００８８】
交流−交流変換装置は、ある交流電源（負荷）から別の周波数・電圧の交流電源（負荷）に対して電力を授受する動作を行う。そのとき、一般的には双方の力率は１に近くなるように制御される。そこで、図７に示す二つの三相交流端子（１８．１＿１、１８．１＿２、１８．１＿３と１８．２＿１、１８．２＿２、１８．２＿３）に、三相交流電源（Ｖｓ）と三相交流モータ（Ｍ）を図示のように接続した場合について、交流電源の周波数が５０ＨZ、モータの周波数が４０ＨZにおける、以下の条件（ａ）時の導通損失について説明する。
【００８９】
＜条件（ａ）；交流電源側変換器の力率＝１、モータ側変換器の力率＝１＞
この条件時のそれぞれの電圧と電流の関係は図１３のようになる。図１３の上段が交流電源側の電圧Ｖ１・電流Ｉ１、下段がモータ側の電圧Ｖ２・Ｉ２である。図１３で分かるとおり、条件（ａ）では状態２および３しか存在しない。これは、交流電源側変換器の力率が１およびモータ側変換器の力率が１の条件時では、Ｖ１とＩ１は常に逆極性となり、かつ、Ｖ２とＩ２が常に同極性となるため、表５からわかるように状態１が存在しえないからである。
【００９０】
従って、この運転条件においては、従来回路よりも導通損失が低下する。このことは、モータの周波数が４０Ｈｚ以外で運転した条件においても同様である。
【００９１】
前述のように、一般的に交流−交流変換装置では、交流電源側変換器の力率＝１、モータ側変換器の力率＝１に近くなるように制御されるので、条件（ａ）の時に導通損失を低減することが大きな効果となる。
【００９２】
参考として、モータ側変換器の力率＝１以外の条件（条件（ｂ）、（ｃ））についても説明する。
【００９３】
＜条件（ｂ）；交流電源側変換器の力率＝１、モータ側変換器の力率＝遅れ０．８＞
この条件時のそれぞれの電圧と電流の関係は図１４のようになる。図１４では従来の変換器よりも損失が増加する状態１の領域が現われるので、その分だけ条件（ａ）と比較すると導通損失が増加する。しかし、状態２の領域の方が状態１の領域よりも広くて支配的である。したがって、同条件時の従来回路と比較して導通損失は概ね低下する。
【００９４】
＜条件（ｃ）；交流電源側変換器の力率＝１、モータ側変換器の力率＝０＞
この条件時のそれぞれの電圧と電流の関係は図１５のようになる。図１５では従来の変換器に対して導通損失が増加する状態１の領域と低下する状態２の領域が均等に現われる。従って、同条件時の従来回路とほぼ同等の導通損失となる。
【００９５】
参考として、上記の各条件（ａ）〜（ｃ）時の変換器の導通損失の計算結果を表６に示す。電流値、スイッチング素子のオン抵抗値等は、所定の条件を設定して計算した。
【００９６】
【表６】
2015091179.tif 000008
【００９７】
なお、本実施例ではモータ負荷を例としたが、他の負荷においても本発明は適用できる。また、図１の回路は３相構成であるが、交直変換回路が４−１と４−２のみの単相構成としても適用できる。また、スイッチング素子の耐電圧もしくは耐電流の関係で、図１の回路のいずれかのスイッチング素子の直列数を２直列以上、もしくは、並列数を２並列以上に構成してもよい。
【符号の説明】
【００９８】
１…直流キャパシタ
２−１，２−２，２−３…共通回路
３．１−１、３．１−２、３．１−３、３．２−１、３．２−２、３．２−３…電圧選択回路
４−１、４−２、４−３…交直変換回路
ＣＤＣ１，ＣＤＣ２…キャパシタ
ＣＦＣ１，ＣＦＣ２…フライングキャパシタ
Ｓ１〜Ｓ４，Ｓ５．１〜Ｓ１０．１，Ｓ５．２〜Ｓ１０．２…スイッチング素子
Ｖｓ…三相電圧源
Ｍ…三相負荷
Ｌ…リアクトル
【図１】
2015091179.tif 000009
【図２】
2015091179.tif 000010
【図３】
2015091179.tif 000011
【図４】
2015091179.tif 000012
【図５】
2015091179.tif 000013
【図６】
2015091179.tif 000014
【図７】
2015091179.tif 000015
【図８】
2015091179.tif 000016
【図９】
2015091179.tif 000017
【図１０】
2015091179.tif 000018
【図１１】
2015091179.tif 000019
【図１２】
2015091179.tif 000020
【図１３】
2015091179.tif 000021
【図１４】
2015091179.tif 000022
【図１５】
2015091179.tif 000023
【図１６】
2015091179.tif 000024
【図１７】
2015091179.tif 000025
【図１８】
2015091179.tif 000026