(57)【要約】【課題】酸化物半導体の高移動度という特性を生かしつつ、酸化物半導体の膜質を安定化する【解決手段】半導体装置ＳＤは、酸化物半導体層ＳＭＬ及び電極ＥＬ１を備えている。電極ＥＬ１は、酸化物半導体層ＳＭＬの一面に接続する。そして酸化物半導体層ＳＭＬは、上記した１面から深さｔまでの部分は、秩序層ＯＤＬとなっている。秩序層ＯＤＬは、原子の並びが特定の規則に従っている秩序領域を複数含んでいる領域である。上記した一面に垂直な方向の断面において、秩序領域の最大幅は、２ｎｍ以下である。【選択図】図１
2015018939.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体層と、
前記酸化物半導体層の一面に接続する電極と、
を備え、
前記酸化物半導体層は、少なくも前記一面から深さが２ｎｍまでの領域において、原子の並びが特定の規則に従っている秩序領域を複数含んでおり、前記一面に垂直な方向の断面における前記秩序領域の最大幅が２ｎｍ以下である半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記秩序領域の幅は、前記酸化物半導体層を構成する酸化物半導体の単位胞の最も長い辺の長さよりも小さい半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記秩序領域は、ＴＥＭ（Transmission Electron Microscope）像のフーリエ変換像の強度分布に回折ピークが存在せず、かつ前記強度分布が、前記ＴＥＭ像を得る際に用いたＴＥＭが有するレンズ系の位相コントラスト伝達関数と異なる半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記酸化物半導体は、Ｉｎ、Ｓｎ、及びＺｎの少なくとも一つを含む半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記酸化物半導体は、ＩｎｘＧａｙＺｎｚＯ４（０≦ｘ，ｙ，ｚ≦１）、ＳｎＯｘ（０＜x≦１）である半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
互いに離間して設けられた２つの前記電極を備え、
前記酸化物半導体層、及び前記２つの電極は、トランジスタの一部である半導体装置。
【請求項７】
酸化物半導体層と、
前記酸化物半導体層の一面側に設けられた電極と、
を備え、
前記酸化物半導体層は、少なくも前記一面から深さが２ｎｍまでの領域において、ＴＥＭ（Transmission Electron Microscope）像のフーリエ変換像の強度分布に回折ピークが存在せず、かつ前記強度分布が、前記ＴＥＭ像を得る際に用いたＴＥＭが有するレンズ系の位相コントラスト伝達関数と異なる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば酸化物半導体を有する半導体装置に適用可能な技術である。
【背景技術】
【０００２】
近年は、ＩｎＧａＺｎＯ４などの酸化物半導体を用いて素子を形成する技術が開発されている。例えば非特許文献１には、アモルファスのＩｎＧａＺｎＯ４を用いたＴＦＴの移動度に対して、多結晶のＩｎＧａＯを用いたＴＦＴの移動度が高いことが示されている。
【０００３】
また特許文献１には、配線層内にＩｎＧａＺｎＯ４やＺｎＯなどの酸化物半導体層を設け、この酸化物半導体層を用いてトランジスタを形成することが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１４１２３０号公報
【非特許文献】
【０００５】
【非特許文献１】寺井康浩、他７名「多結晶酸化物半導体ＴＦＴを用いたアクティブマトリクス有機ＥＬディスプレイの開発」、映像情報メディア学会誌，一般社団法人映像情報メディア学会、Ｊ３３９−Ｊ３４５、Ｖｏｌ．６６、Ｎｏ１０（２０１２）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年は、アモルファスのＩｎＧａＺｎＯ４を用いたトランジスタの実用化が進んでいる一方、多結晶のＩｎＧａＺｎＯ４の実用化は進んでいない。その理由は、多結晶のＩｎＧａＺｎＯ４の膜質が安定しないためである。しかし、半導体におけるキャリアの移動度は、結晶性が高くなるにつれて高くなる。このため、アモルファスのＩｎＧａＺｎＯ４では、酸化物半導体の高移動度という特性を十分に生かしきれていない。本発明者は、酸化物半導体の高移動度という特性を生かしつつ、酸化物半導体の膜質を安定化する方法を検討した。その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体装置は、酸化物半導体装置及びこの酸化物半導体装置に接続する電極を備えている。酸化物半導体層は、少なくも電極が接続する面（一面）から深さが２ｎｍまでの領域において、原子の並びが特定の規則に従っている秩序領域を複数含んでいる。そして上記した一面に垂直な方向の断面における秩序領域の最大幅は、２ｎｍ以下である。
【発明の効果】
【０００８】
前記一実施の形態によれば、酸化物半導体の高移動度という特性を生かしつつ、酸化物半導体の膜質を安定化することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置の要部の構成を示す断面図である。
【図２】半導体装置の秩序層の断面ＴＥＭ像の一例を示す図である。
【図３】（ａ）は図２の秩序層を拡大した写真であり、（ｂ）は（ａ）のフーリエ変換像の強度分布を示す図である。
【図４】（ａ）は、図２に示した酸化物半導体層における電子の密度と、層間絶縁膜と酸化物半導体層の界面からの深さの関係の実測値を示す図であり、（ｂ）はこの関係のシミュレーション結果を示す図である。
【図５】比較例に係る酸化物半導体層のＴＥＭ像である。
【図６】図５に示した酸化物半導体層のフーリエ変換像の強度分布を示す図である。
【図７】図５に示した酸化物半導体層における電子の密度と、層間絶縁膜と酸化物半導体層の界面からの深さの関係を示す図である。
【図８】第２の実施形態に係る半導体装置の構成を示す断面図である。
【図９】第２トランジスタの構成を示す平面図である。
【図１０】第３の実施形態に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１１】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置ＳＤの要部の構成を示す断面図である。本実施形態に係る半導体装置ＳＤは、酸化物半導体層ＳＭＬ及び電極ＥＬ１を備えている。電極ＥＬ１は、酸化物半導体層ＳＭＬの一面に接続する。そして酸化物半導体層ＳＭＬは、上記した１面から深さｔまでの部分は、秩序層ＯＤＬとなっている。秩序層ＯＤＬは、原子の並びが特定の規則に従っている秩序領域を複数含んでいる領域である。上記した一面に垂直な方向の断面において、秩序領域の最大幅は、２ｎｍ以下である。上記した一面に交わる方向（例えば垂直な方向）の断面において、秩序領域の割合は、例え５０％以上である。秩序領域は、例えば、酸化物半導体層ＳＭＬを構成する化合物半導体の結晶格子の一部である。以下、詳細に説明する。
【００１２】
酸化物半導体層ＳＭＬは、例えばＩｎ、Ｓｎ、及びＺｎの少なくとも一つを含んでいる。酸化物半導体層ＳＭＬがｎ型の場合、酸化物半導体層ＳＭＬは、例えばＩｎｘＧａｙＺｎｚＯ４（０≦ｘ，ｙ，ｚ≦１）又はＳｎＯｘ（０＜x≦１）であり、酸化物半導体層ＳＭＬがｐ型の場合、酸化物半導体層ＳＭＬは、例えばＳｎＯである。なお、上記した化合物半導体の組成は多少ずれることもある。酸化物半導体層ＳＭＬは、半導体素子において、キャリア（例えば電子又は正孔）が移動する層として使用される。酸化物半導体層ＳＭＬは、例えばトランジスタのチャネル層である。酸化物半導体層ＳＭＬの厚さは、例えば１ｎｍ以上１００ｎｍ以下である。
【００１３】
酸化物半導体層ＳＭＬの秩序領域の幅、例えば断面における円相当径は、酸化物半導体層ＳＭＬを構成する酸化物半導体の単位胞の最も長い辺の長さよりも小さい。言い換えると、酸化物半導体層ＳＭＬを構成する秩序領域は、酸化物半導体の結晶格子の一部（例えば３０％〜８０％）によって形成されている。そしてこの秩序領域は、アモルファス状態とは異なる状態になっている。
【００１４】
酸化物半導体層ＳＭＬは、例えば絶縁性の下地層の上に、プラズマＣＶＤ法などの気相成長法を用いて形成される。そして上記した酸化物半導体層ＳＭＬの結晶の状態は、成膜条件、例えば酸素分圧を制御することによって実現することができる。
【００１５】
電極ＥＬ１は、例えば層間絶縁膜ＩＮＳＬに埋め込まれたビア（又はコンタクト）であり、Ａｌ、Ｗ、又はＣｕなどの金属によって形成されている。層間絶縁膜ＩＮＳＬは、例えば酸化シリコンによって形成されている。
【００１６】
図２は、半導体装置ＳＤの秩序層ＯＤＬの断面ＴＥＭ像の一例を示している。この例において、酸化物半導体層ＳＭＬはＩｎｘＧａｙＺｎｚＯ４であり、基板ＳＵＢ、例えばシリコン基板上に形成されている。そして、酸化物半導体層ＳＭＬの表層が、秩序層ＯＤＬになっている。
【００１７】
図３（ａ）は、図２の秩序層ＯＤＬを拡大した写真である。図３（ｂ）は、図３（ａ）のフーリエ変換像の強度分布を示す図である。図３（ａ）に示すように、酸化物半導体層ＳＭＬのうち秩序層ＯＤＬに位置する部分は、２ｎｍ以下の領域で原子が特定の秩序（例えばＩｎｘＧａｙＺｎｚＯ４の結晶格子の一部）に沿って並んでいる（秩序領域）。そして、図３（ｂ）に示すように、秩序層ＯＤＬのＴＥＭ像のフーリエ変換像の強度分布には回折ピークが存在しない。これは、秩序層ＯＤＬが微結晶層ではないこと、言い換えると、秩序層ＯＤＬに秩序領域が含まれていても、その秩序領域が結晶格子よりも小さいことを示している。さらに、このフーリエ変換像の強度分布は、ＴＥＭ像を得る際に用いたＴＥＭが有するレンズ系の位相コントラスト伝達関数と異なる。これは、秩序層ＯＤＬがアモルファス層ではなく、秩序領域を含んでいることを示している。
【００１８】
次に、本実施形態の効果について、図４〜図７を用いて説明する。
【００１９】
図４の各図は、図２に示した酸化物半導体層ＳＭＬにおける電子の密度と、層間絶縁膜ＩＮＳＬと酸化物半導体層ＳＭＬの界面からの深さの関係を示す図である。図４（ａ）は実測値を示しており、図４（ｂ）はシミュレーション結果を示している。これらの図から、酸化物半導体層ＳＭＬの表層、すなわち酸化物半導体層ＳＭＬのうち層間絶縁膜ＩＮＳＬと酸化物半導体層ＳＭＬの界面の近傍（例えば深さ５ｎｍまでの領域）において、酸化物半導体層ＳＭＬにおける電子の密度は非常に高い値を示している。なお、図４（ａ）において電子の密度のピークは、図４（ｂ）のシミュレーション結果に対してある程度ブロードになっているが、これは測定機器の分解能に起因したものである。測定機器の分解能に起因してピークがブロードになっていることは、図４（ａ）において、絶縁体であるＳｉＯ２の下層も電子の密度が高くなっていることから分かる。
【００２０】
図５〜図７は、比較例に係る酸化物半導体層ＳＭＬを説明するための図である。詳細には、図５は、比較例に係る酸化物半導体層ＳＭＬのＴＥＭ像であり、図６は、図５に示した酸化物半導体層ＳＭＬのフーリエ変換像の強度分布を示す図である。図７は、図５に示した酸化物半導体層ＳＭＬにおける電子の密度と、層間絶縁膜ＩＮＳＬと酸化物半導体層ＳＭＬの界面からの深さの関係の実測値を示す図である。図５〜７は、それぞれ図２、図３（ｂ）、及び図４に対応している。
【００２１】
図５に示す酸化物半導体層ＳＭＬの結晶粒の大きさは、約５ｎｍ程度である。すなわち図５の酸化物半導体層ＳＭＬは微結晶層である。このため、図６に示すように、フーリエ変換像の強度分布には回折ピークが存在する。そして図７と図４（ａ）を比較すると、実施例に係る酸化物半導体層ＳＭＬの表層の電子の密度は、比較例に係る酸化物半導体層ＳＭＬ（すなわち微結晶層）の表層の電子の密度に対して高いことが分かる。
【００２２】
従って、本実施形態に係る酸化物半導体層ＳＭＬを用いて半導体素子（例えばトランジスタ）を作製すると、その半導体素子の性能は高くなる。また、酸化物半導体層ＳＭＬの秩序領域は細かいため、酸化物半導体層ＳＭＬの膜質がばらつくことも抑制できる。
【００２３】
（第２の実施形態）
図８は、第２の実施形態に係る半導体装置ＳＤの構成を示す断面図である。図９は、半導体装置ＳＤが有する第２トランジスタＴＲ２の構成を示す平面図である。本実施形態に係る半導体装置ＳＤは、基板ＳＵＢ上に多層配線層ＭＩＮＣを有している。基板ＳＵＢは、例えばシリコン基板である。基板ＳＵＢには、素子分離膜ＥＩ及び第１トランジスタＴＲ１が形成されている。第１トランジスタＴＲ１は、例えばロジック回路を形成している。そして、多層配線層ＭＩＮＣの中には、第２トランジスタＴＲ２が形成されている。
【００２４】
詳細には、多層配線層ＭＩＮＣはエッチングストッパ膜ＥＴＳ１を有している。エッチングストッパ膜ＥＴＳ１の下には、少なくとも一層の配線層が形成されている。エッチングストッパ膜ＥＴＳ１上には、層間絶縁膜ＩＮＳＬ１が形成されている。層間絶縁膜ＩＮＳＬ１には、ビアＶＡ１及び配線ＩＮＣ１が埋め込まれている。ビアＶＡ１及び配線ＩＮＣ１は、シングルダマシン法によって形成されていても良いし、デュアルダマシン法を用いて形成されていても良い。ビアＶＡ１及び配線ＩＮＣ１は、例えば銅によって形成されている。
【００２５】
層間絶縁膜ＩＮＳＬ１の上には、エッチングストッパ膜ＥＴＳ２及び層間絶縁膜ＩＮＳＬ２が、この順に形成されている。エッチングストッパ膜ＥＴＳ２は、例えばＳｉＮ膜又はＳｉＣＮ膜である。層間絶縁膜ＩＮＳＬ２には、ビアＶＡ２及び配線ＩＮＣ２が埋め込まれている。ビアＶＡ２は、配線ＩＮＣ１と配線ＩＮＣ２を互いに接続している。ビアＶＡ２及び配線ＩＮＣ２は、シングルダマシン法によって形成されていても良いし、デュアルダマシン法を用いて形成されていても良い。ビアＶＡ２及び配線ＩＮＣ２は、例えば銅によって形成されている。
【００２６】
そして、層間絶縁膜ＩＮＳＬ１，ＩＮＳＬ２の中には、ボトムゲートタイプの第２トランジスタＴＲ２が形成されている。第２トランジスタＴＲ２のゲート電極ＧＥは、配線ＩＮＣ１と同一工程で形成されており、層間絶縁膜ＩＮＳＬ１の表層に埋め込まれている。ゲート電極ＧＥは、例えば銅である。
【００２７】
第２トランジスタＴＲ２のゲート絶縁膜は、エッチングストッパ膜ＥＴＳ２と同一層に位置している。本図に示す例では、第２トランジスタＴＲ２のゲート絶縁膜は、エッチングストッパ膜ＥＴＳ２である。ただし、第２トランジスタＴＲ２のゲート絶縁膜は、エッチングストッパ膜ＥＴＳ２とは異なる材料によって形成されていてもよい。
【００２８】
エッチングストッパ膜ＥＴＳ２の上には、酸化物半導体層ＳＭＬが形成されている。酸化物半導体層ＳＭＬは、第１の実施形態に示した酸化物半導体層ＳＭＬと同様の構成を有しており、第２トランジスタＴＲ２のチャネルが形成される。そして酸化物半導体層ＳＭＬのうちエッチングストッパ膜ＥＴＳ２とは逆側の面には、秩序層ＯＤＬが形成されており、また、ビアＶＡ３（電極）及びビアＶＡ４（電極）が接続している。ビアＶＡ３，ＶＡ４は、第２トランジスタＴＲ２のソース電極及びドレイン電極である。酸化物半導体層ＳＭＬには、ソース領域及びドレイン領域が形成されていても良い。ビアＶＡ３とビアＶＡ４の間の領域の幅は、例えば０．１μｍ以上１０μｍ以下である。
【００２９】
ビアＶＡ３，ＶＡ４は、ビアＶＡ２と同一工程で形成されている。また、層間絶縁膜ＩＮＳＬ２には、配線ＩＮＣ３，ＩＮＣ４が埋め込まれている。配線ＩＮＣ３は、ビアＶＡ３を介して酸化物半導体層ＳＭＬに接続しており、配線ＩＮＣ４は、ビアＶＡ４を介して酸化物半導体層ＳＭＬに接続している。配線ＩＮＣ３，ＩＮＣ４は、例えば銅配線であり、配線ＩＮＣ２と同一工程で形成されている。
【００３０】
次に、本実施形態に係る半導体装置ＳＤの製造方法を説明する。まず、基板ＳＵＢに素子分離膜ＥＩを形成する。これにより、素子形成領域が分離される。素子分離膜ＥＩは、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次いで、素子形成領域に位置する基板ＳＵＢに、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
【００３１】
次いで、素子形成領域に位置する基板ＳＵＢに、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する基板ＳＵＢに、ソース及びドレインとなる不純物領域を形成する。このようにして、基板ＳＵＢ上に第１トランジスタＴＲ１が形成される。
【００３２】
次いで、基板ＳＵＢ上、素子分離膜ＥＩ上、及び第１トランジスタＴＲ１上に、多層配線層ＭＩＮＣのうちエッチングストッパ膜ＥＴＳ１より下の層を形成する。次いで、エッチングストッパ膜ＥＴＳ１、層間絶縁膜ＩＮＳＬ１、ビアＶＡ１、配線ＩＮＣ１、及びゲート電極ＧＥを形成する。
【００３３】
次いで、絶縁層ＩＮＳＬ１上にエッチングストッパ膜ＥＴＳ２を形成する。次いで、エッチングストッパ膜ＥＴＳ２上に、酸化物半導体層ＳＭＬを、例えばプラズマＣＶＤ法を用いて形成する。このときの成膜温度は、例えば４００℃以下である。従って、酸化物半導体層ＳＭＬを形成するときに、多層配線層ＭＩＮＣや第１トランジスタＴＲ１にダメージが加わることを抑制できる。次いで、酸化物半導体層ＳＭＬの上にマスクパターンを形成し、このマスクパターンをマスクとしてエッチングを行うことにより、酸化物半導体層ＳＭＬのうち不要な部分を除去する。
【００３４】
次いで、エッチングストッパ膜ＥＴＳ２上及び酸化物半導体層ＳＭＬ上に、層間絶縁膜ＩＮＳＬ２、ビアＶＡ２，ＶＡ３，ＶＡ４，配線ＩＮＣ２，ＩＮＣ３，ＩＮＣ４を形成する。
【００３５】
本実施形態によれば、多層配線層ＭＩＮＣの中に、スイッチング素子である第２トランジスタＴＲ２を形成することができる。第２トランジスタＴＲ２は、いずれかの第１トランジスタＴＲ１に接続している。このため、基板ＳＵＢに形成された第１トランジスタＴＲ１のレイアウトを変更しなくても、半導体装置ＳＤの機能を大幅に変更できる。
【００３６】
また、第１トランジスタＴＲ１と第２トランジスタＴＲ２を平面視で重ねることもできる。従って、半導体装置ＳＤの集積率を向上させることができる。
【００３７】
さらに、第２トランジスタＴＲ２は酸化物半導体層ＳＭＬを用いて形成されている。第１の実施形態で説明したように、酸化物半導体層ＳＭＬの表層、すなわちビアＶＡ３，ＶＡ４が接続している層の電子の密度は高い。従って、第２トランジスタＴＲ２の特性を高めることができる。
【００３８】
なお、本実施形態において、酸化物半導体層ＳＭＬの秩序層ＯＤＬは、少なくともビアＶＡ３とビアＶＡ４の間の領域に形成されていれば良い。
【００３９】
（第３の実施形態）
図１０は、第３の実施形態に係る半導体装置ＳＤの構成を示す断面図である。本実施形態に係る半導体装置ＳＤは、ＴＦＴ（Thin Film Transistor）である第３トランジスタＴＲ３を有している。第３トランジスタＴＲ３は、ボトムゲートタイプのトランジスタであり、酸化物半導体層ＳＭＬをチャネル層として有している。
【００４０】
詳細には、本実施形態において、基板ＳＵＢは、例えば樹脂製又はガラス製の基板である。基板ＳＵＢの上には、アンダーコート層ＵＣＬが形成されている。アンダーコート層ＵＣＬは、例えば窒化珪素、窒化アルミニウム、又は酸化アルミニウムによって形成されている。
【００４１】
アンダーコート層ＵＣＬ上には、ゲート電極ＧＥが形成されている、ゲート電極ＧＥは、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、及び銅からなる群から選ばれる少なくとも一つを主成分として含んでいる。例えばゲート電極ＧＥは単体の金属又は合金である。またゲート電極ＧＥは単層でもよいし、積層構造を有していても良い。
【００４２】
ゲート電極ＧＥ上及びアンダーコート層ＵＣＬ上には、ゲート絶縁膜ＧＩＮＳが形成されている。ゲート絶縁膜ＧＩＮＳは、例えば酸化シリコンによって形成されている。
【００４３】
そして、ゲート絶縁膜ＧＩＮＳのうち平面視でゲート電極ＧＥと重なる領域の上には、酸化物半導体層ＳＭＬが形成されている。酸化物半導体層ＳＭＬの構成は、第１の実施形態と同様である。ゲート電極ＧＥの延在方向に交わる方向（図１０の左右方向）において、酸化物半導体層ＳＭＬはゲート電極ＧＥよりも大きく形成されている。
【００４４】
酸化物半導体層ＳＭＬのうち平面視でゲート電極ＧＥと重なる領域の上には、エッチングストッパ膜ＥＴＳ３が形成されている。言い換えると、酸化物半導体層ＳＭＬは、エッチングストッパ膜ＥＴＳ３によって、見かけ上２つの領域に分割されている。そして、酸化物半導体層ＳＭＬの一方の領域の上には電極ＥＬ１が形成されており、他方の領域の上には電極ＥＬ２が形成されている。電極ＥＬ１，ＥＬ２は、ソース／ドレイン電極であり、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、及び銅からなる群から選ばれる少なくとも一つを主成分として含んでいる。例えばゲート電極ＧＥは単体の金属又は合金である。
【００４５】
そして、エッチングストッパ膜ＥＴＳ上、及び電極ＥＬ１，ＥＬ２上には、保護層ＰＲＬが形成されている。保護層ＰＲＬは、例えば窒化シリコン膜である。保護層ＰＲＬには、電極ＥＬ１，ＥＬ２を外部に引き出すための開口が設けられている。
【００４６】
本実施形態によれば、酸化物半導体層ＳＭＬは第１の実施形態と同様の構成を有しているため、酸化物半導体層ＳＭＬにおける電子の密度は高い。従って第３トランジスタＴＲ３の特性を向上させることができる。
【００４７】
なお、本実施形態において、酸化物半導体層ＳＭＬの秩序層ＯＤＬは、少なくとも電極ＥＬ１と電極ＥＬ２の間の領域に形成されていれば良い。また、上記した効果は、他の構造のＴＦＴにおいても得ることができる。
【００４８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００４９】
ＥＩ 素子分離膜
ＥＬ１ 電極
ＥＬ２ 電極
ＧＥ ゲート電極
ＧＩＮＳ ゲート絶縁膜
ＩＮＣ１ 配線
ＩＮＣ２ 配線
ＩＮＣ３ 配線
ＩＮＣ４ 配線
ＩＮＳＬ 層間絶縁膜
ＩＮＳＬ１ 層間絶縁膜
ＩＮＳＬ２ 層間絶縁膜
ＭＩＮＣ 多層配線層
ＯＤＬ 秩序層
ＰＲＬ 保護層
ＳＤ 半導体装置
ＳＭＬ 酸化物半導体層
ＳＵＢ 基板
ＴＲ１ 第１トランジスタ
ＴＲ２ 第２トランジスタ
ＴＲ３ 第３トランジスタ
ＵＣＬ アンダーコート層
ＶＡ１ ビア
ＶＡ２ ビア
ＶＡ３ ビア
ＶＡ４ ビア
【図１】
2015018939.tif 000003
【図４】
2015018939.tif 000004
【図７】
2015018939.tif 000005
【図８】
2015018939.tif 000006
【図９】
2015018939.tif 000007
【図１０】
2015018939.tif 000008
【図２】
2015018939.tif 000009
【図３】
2015018939.tif 000010
【図５】
2015018939.tif 000011
【図６】
2015018939.tif 000012