(57)【要約】【課題】各画素の画素ピッチを変えた場合などに、製造バラつきによる保持容量や寄生容量の変動差によって、ピッチ（大きさ）の異なる画素の最適コモン電圧に差異が生じる可能性がある。コモン電圧は全画素共通であるため、大きさの異なる画素それぞれの最適コモン電圧差をコモン電圧以外で補正することが必要である。【解決手段】表示装置は、第１の画素と第２の画素とを有し、第１の画素の正極側の階調電圧と負極側の階調電圧のセンタ値は固定値にされ、第１の画素に対しコモン電圧を最適値に調整するようにされ、第１の画素に対して最適に調整されたコモン電圧と前記第２の画素の最適コモン電圧との差は、第２の画素の正極側の階調電圧および負極側の階調電圧全体を上下方向にシフトすることにより補正するようにされる。【選択図】図１２
2015018066.tif 000002
【特許請求の範囲】
【請求項１】
第１の画素と第２の画素とを有し、
前記第１の画素の正極側の階調電圧と負極側の階調電圧のセンタ値は固定値にされ、
前記第１の画素に対しコモン電圧を最適値に調整するようにされ、
前記第１の画素に対して最適に調整されたコモン電圧と前記第２の画素の最適コモン電圧との差は、前記第２の画素の正極側の階調電圧および負極側の階調電圧全体を上下方向にシフトすることにより補正するようにされる表示装置。
【請求項２】
請求項１の表示装置において、
前記第１の画素の平面積と前記第２の画素の平面積とは異なる大きさにするようにされる。
【請求項３】
請求項１または２の表示装置において、
第１の画素の平面積は第２の画素の平面積よりも大きくするようにされる。
【請求項４】
請求項１から３のいずれか１項の表示装置において、
第１の画素のピッチは第２の画素のピッチよりも大きくするようにされる。
【請求項５】
請求項１から４のいずれか１項の表示装置において、
前記第１および第２の画素は、それぞれアモルファスシリコンの薄膜トランジスタを有する。
【請求項６】
請求項１から５のいずれか１項の表示装置において、
前記第１の画素は青画素および白画素であり、前記第２の画素は赤画素および青画素である。
【請求項７】
請求項６の表示装置において、
前記青画素および前記白画素の数は、前記赤画素および前記緑画素の数の半分にするようにされる。
【請求項８】
請求項１から７のいずれか１項の表示装置において、
さらに階調電圧生成回路と、第１および第２のレジスタと、を有し、
前記階調電圧生成回路は、前記第１のレジスタの設定値により前記第１の画素の正極側の階調電圧と負極側の階調電圧のセンタ値は固定値に設定するようにされ、
前記階調電圧生成回路は、前記第２のレジスタの設定値により前記第２の画素の正極側の階調電圧および負極側の階調電圧全体を上下方向にシフトするようにされる。
【請求項９】
赤画素、緑画素、青画素のうち、青画素の半数を白画素に置き換えるＲＧＢＷ方式の表示装置であって、
前記青画素および白画素のピッチを前記赤画素および緑画素のピッチよりも大きくするようにされ、
前記青画素および白画素の正極側の階調電圧と負極側の階調電圧のセンタ値を固定値とするようにされ、
前記青画素および白画素に対しコモン電圧を最適値に調整するようにされ、
前記赤画素および緑画素の最適コモン電圧との差は前記赤画素および緑画素の正極側の階調電圧および負極側の階調電圧の全体を上下方向にシフトすることにより補正するようにされる。
【請求項１０】
請求項９の表示装置において、
さらに階調電圧生成回路と、階調電圧レジスタと、階調電圧シフト用レジスタと、を有し、
前記階調電圧生成回路は、前記階調電圧レジスタの設定値により前記青画素および白画素の正極側の階調電圧と負極側の階調電圧のセンタ値は固定値に設定するようにされ、
前記階調電圧生成回路は、前記階調電圧シフト用レジスタの設定値により前記赤画素および緑画素の正極側の階調電圧および負極側の階調電圧全体を上下方向にシフトするようにされる。
【請求項１１】
請求項１０の表示装置において、
さらに不揮発性メモリを有し、
前記階調電圧レジスタの設定値および前記階調電圧シフト用レジスタの設定値は、前記不揮発性メモリに格納するようにされる。
【請求項１２】
アモルファスシリコンで形成される薄膜トランジスタを含む複数の画素で構成される表示部と、
階調電圧生成回路を含むドラバＩＣと、
を備え、
前記複数の画素は、赤画素と緑画素と青画素と白画素とであり、
前記青画素および白画素のピッチを前記赤画素および緑画素のピッチよりも大きくするようにされ、
前記青画素および白画素に対しコモン電圧を最適値に調整するようにされ、
前記階調電圧生成回路は、前記青画素および白画素の正極側の階調電圧と負極側の階調電圧のセンタ値を固定値とするようにされ、
前記階調電圧生成回路は、前記赤画素および緑画素の最適コモン電圧との差は前記赤画素および緑画素の正極側の階調電圧および負極側の階調電圧の全体を上下方向にシフトすることにより補正するようにされる。
【請求項１３】
請求項１２の表示装置において、
さらに階調電圧レジスタと、階調電圧シフト用レジスタと、を有し、
前記階調電圧生成回路は、前記階調電圧レジスタの設定値により前記青画素および白画素の正極側の階調電圧と負極側の階調電圧のセンタ値は固定値に設定するようにされ、
前記階調電圧生成回路は、前記階調電圧シフト用レジスタの設定値により前記赤画素および緑画素の正極側の階調電圧および負極側の階調電圧全体を上下方向にシフトするようにされる。
【請求項１４】
請求項１３の表示装置において、
さらに不揮発性メモリを有し、
前記階調電圧レジスタの設定値および前記階調電圧シフト用レジスタの設定値は、前記不揮発性メモリに格納するようにされる。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置に関し、例えばＲＧＢＷ方式の表示装置に適用可能である。
【背景技術】
【０００２】
ＬＣＤにおける白表示輝度は、バックライトの輝度と液晶の透過率によって決定される。バックライトの輝度を向上することは、消費電力が増加することにつながるために、できれば、液晶の透過率を向上させることが望ましい。液晶の透過率を実質的に向上させて、白輝度を高め、白ピーク表示を実現する方法として、例えば、特許文献１に記載されているように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色以外に、白色（Ｗ）の画素も用いて、消費電力を増やすことなく、透過率特性の向上を実現しようとしている例がある。すなわち、表示装置は、Ｒ、Ｇ、Ｂ及びＷの４サブ画素を持つ画素群で構成されている。この表示装置を、以下、ＲＧＢＷ方式の表示装置という。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−０１０７５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者らは、Ｒ画素、Ｇ画素、Ｂ画素のうち、Ｂ画素の半数をＷ画素に置き換えるＲＧＢＷ方式（以下、「疑似ＲＧＢＷ方式」という。）の表示装置を検討していたところ、以下の問題があることを見出した。
【０００５】
各画素の画素ピッチを変えた場合などに、製造バラつきによる保持容量や寄生容量の変動差によって、ピッチ（大きさ）の異なる画素の最適コモン電圧に差異が生じる可能性がある。コモン電圧は全画素共通であるため、大きさの異なる画素それぞれの最適コモン電圧差をコモン電圧以外で補正することが必要である。
【０００６】
その他の課題と新規な特徴は、本開示の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本開示のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、表示装置は、第１の画素と第２の画素とを有し、第１の画素の正極側の階調電圧と負極側の階調電圧のセンタ値は固定値にされ、第１の画素に対しコモン電圧を最適値に調整するようにされ、第１の画素に対して最適に調整されたコモン電圧と前記第２の画素の最適コモン電圧との差は、第２の画素の正極側の階調電圧および負極側の階調電圧全体を上下方向にシフトすることにより補正するようにされる。
【発明の効果】
【０００８】
上記表示装置によれば、大きさの異なる画素それぞれの最適コモン電圧差をコモン電圧以外で補正することができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】一般的なＲＧＢの画素配列を示す図である。
【図１Ｂ】疑似ＲＧＢＷ方式の画素配列（画素ピッチ固定）を示す図である。
【図１Ｃ】疑似ＲＧＢＷ方式の画素配列（画素ピッチ変更）を示す図である。
【図２】画素ピッチを変更した場合の画素平面図である。
【図３】図２で示した画素の断面図である。
【図４】図２で示した画素の等価回路を示す図である。
【図５】画素駆動の概略図である。
【図６】実施例１に係る表示装置のブロック図である。
【図７】実施例１に係る階調電圧シフト機能を持つ正極側の階調電圧生成回路の概略図である。
【図８】実施例１に係る階調電圧シフト機能を持つ負極側の階調電圧生成回路の概略図である。
【図９】階調電圧レジスタの設定値を示す図である。
【図１０】階調電圧シフト用レジスタの設定値を示す図である。
【図１１】実施例２に係る階調電圧シフトを示す概略図である。
【図１２】実施例１に係る階調電圧シフトを示す概略図である。
【図１３】実施例１に係る制御レジスタの構成を示す図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態および実施例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
本発明者らは、疑似ＲＧＢＷ方式の表示装置を検討していたところ、以下の問題があることを見出した。
【００１１】
疑似ＲＧＢＷ方式の表示装置は、Ｒ画素、Ｇ画素、Ｂ画素のうち、Ｂ画素の半数をＷ画素に置き換えているため、Ｂ画素の開口面積をＲ画素およびＧ画素（ＲＧ画素）に対し大きくする等により、ＲＧＢ画素合成による白表示の色座標を補正することが必要である。また、Ｗ画素を使用した際の輝度が増加しＷ画素追加の効果が向上するために、Ｗ画素の開口面積を大きくすることが必要である。
【００１２】
ＲＧＢＷの画素ピッチが同一のまま前述の開口面積差を実現する場合、ＲＧ画素のブラックマトリックス（ＢＭ）開口率をＢ画素およびＷ画素（ＢＷ画素）に対し下げることとなりＢＭによる開口率低下が大きくなる。したがって、ＢＭ開口率をＢＷ画素に対し下げずに、ＲＧ画素に対しＢＷ画素の画素ピッチを大きくして開口面積差を実現する必要がある。
【００１３】
各画素の画素ピッチを変えた場合、製造バラつきによる保持容量や寄生容量の変動差によって、ＲＧ画素とＢＷ画素の最適コモン電圧に差異が生じる可能性がある。コモン電圧は全画素共通であるため、ＲＧ画素およびＢＷ画素のそれぞれの最適コモン電圧差をコモン電圧以外で補正することが必要である。
【００１４】
以下詳細に説明する。
【００１５】
図１Ａに、一般的なＲＧＢの画素配列図を示す。図１Ｂに疑似ＲＧＢＷ方式の画素配列（画素ピッチ固定）を示す。また、図１Ｃに疑似ＲＧＢＷ方式の画素配列（画素ピッチ変更）を示す。図１ＡではＲ画素１、Ｇ画素２、Ｂ画素３の開口率および画素ピッチはいずれも同じである。
【００１６】
本開示の対象となる疑似ＲＧＢＷ方式では、Ｗ画素の追加によって透過率を向上させるため、図１Ｂ、図１Ｃに示すように、Ｂ画素３の１／２をＷ画素４に置き換えている。２ピクセル（Pixel）単位で見た場合、Ｇ画素２、Ｒ画素１に対しＢ画素３のサブピクセル（Sub-Pixel）数が１／２となるため、ＲＧＢ画素合成による白表示の黄色シフトが起きてしまう。これを防止するため、Ｇ画素２、Ｒ画素１の開口率を下げ、Ｂ画素３の開口率を上げる必要がある。また、Ｗ画素追加の効果を向上するため、Ｗ画素４の開口率はできるだけ大きいことが望ましい。
【００１７】
図１Ｂでは、前述の開口率調整をカラーフィルタ（ＣＦ）のＢＭ５の開口率を調整した場合であり、図１Ｃでは画素ピッチ（上下方向（Ｙ方向）の長さ）を変更して開口率調整した場合である。なお、図１Ｃでは、左右方向（Ｘ方向）の長さは変更していない。図１Ｂと図１Ｃの比較では図１Ｃの方がＢＭ５による開口率低下が少なくより透過率を確保できることがわかる。
【００１８】
図２に画素ピッチを変更した場合の画素平面図を示す。また図３（ａ）に図２のＡ−Ａ’の断面図、図３（ｂ）に図２のＢ−Ｂ’の断面図を示す。図２に示すように、画素電極ＰＥ２のＹ方向の長さが画素電極ＰＥ１のＹ方向の長さよりも長くなっていることにより、画素電極ＰＥ２の面積は、画素電極ＰＥ１の面積よりも大きくなっている。画素電極ＰＥ２上のコモン櫛歯電極ＣＥの面積は、画素電極ＰＥ１上のコモン櫛歯電極ＣＥの面積よりも大きくなっている。なお、図２において、破線の長方形内はスリットを形成しており、その部分にはコモン櫛歯電極ＣＥがない。ゲート線ＧＬ１上に絶縁膜ＩＬ１を介して半導体層２１を形成し、その上にドレイン線ＤＬとソース線ＳＬ１が形成されて、薄膜トランジスタ（ＴＦＴ）が形成される。ここで、半導体層はアモルファスシリコン（ａ−Ｓｉ）で形成される。ソース線ＳＬ１は画素電極ＰＥ１と接続され、画素電極ＰＥ１の上に絶縁膜ＩＬ２を介してコモン櫛歯電極ＣＥが形成される。ソース線ＳＬ２は画素電極ＰＥ２と接続され、画素電極ＰＥ２の上に絶縁膜ＩＬ２を介してコモン櫛歯電極ＣＥが形成される。本開示では画素はＩＰＳモードであり、画素の保持容量は図３の絶縁膜ＩＬ２を挟んだ画素電極ＰＥ１、ＰＥ２とコモン櫛歯電極ＣＥで形成される。
【００１９】
図４に図２で示した画素の等価回路を示す。画素Ｐ１では画素電極ＰＥ１とコモン櫛歯電極ＣＥで構成される保持容量Ｃｓｔ１が形成され、画素Ｐ２では画素電極ＰＥ２とコモン櫛歯電極ＣＥで構成される保持容量Ｃｓｔ２が形成される。コモン櫛歯電極ＣＥにはコモン線ＣＬが接続される。画素面積の差から、保持容量Ｃｓｔ１に対し保持容量Ｃｓｔ２が大きくなる。また、画素Ｐ１ではソース線ＳＬ１に接続される画素電極ＰＥ１とゲート線ＧＬ１により寄生容量Ｃｇｓ１が形成され、画素Ｐ２ではソース線ＳＬ２に接続される画素電極ＰＥ２とゲート線ＧＬ２により寄生容量Ｃｇｓ２が形成される。図５に画素駆動の概略図を示す。カラム反転駆動を例にとって説明する。Ｎフレーム５Ａでは正極電圧を書き込み、Ｎ＋１フレーム５Ｂでは負極電圧を書き込んでいる。図５において破線５１で示される画素電極の電圧は、ゲート信号５２の立下りにおいて寄生容量により正の階調電圧５３および負の階調電圧５４に対して電圧降下（Ｖｆ）５５が発生するため、画素にＤＣ電圧が印加されないよう、電圧降下後の正極実効電圧５６と負極実効電圧５７のセンタ値となるようコモン電圧５８が調整される。コモン電圧５８は、階調電圧のセンタ値５９よりもＶｆ低い値に調整される。
【００２０】
ゲート信号５２の立下りによるＶｆは、ゲート−ソース間（ゲート線−画素電極間）の寄生容量Ｃｇｓと保持容量Ｃｓｔ、ゲート信号振幅ΔＶによりＶｆ＝Ｃｇｓ÷Ｃｓｔ×ΔＶで算出される。ここで、図４の画素Ｐ１の場合Ｖｆ１＝Ｃｇｓ１÷Ｃｓｔ１×ΔＶ、画素Ｐ２の場合はＶｆ２＝Ｃｇｓ２÷Ｃｓｔ２×ΔＶであることから、画素Ｐ１と画素Ｐ２のコモン電圧を同一とするためには、Ｃｇｓ１／Ｃｓｔ１＝Ｃｇｓ２／Ｃｓｔ２とする必要がある。
【００２１】
各画素の寄生容量Ｃｇｓと保持容量Ｃｓｔの比を同一とするため、図４に示すように画素面積が異なる画素のソース線の太さを調整する等が考えられる。しかしながらコモン櫛歯電極の線幅、絶縁膜の厚さ、各層の合わせ等に製造ばらつきが発生した場合、各画素の画素面積やソース線形状が異なることにより、寄生容量Ｃｇｓ、保持容量Ｃｓｔの変化が同一とならないことが予想される。この場合、画素形状差によりコモン電圧に差が発生する。コモン電極は共通であるため画素形状差によるコモン電圧差が発生した場合、フリッカや、焼付き等の不具合を発生する。
【００２２】
疑似ＲＧＢＷ方式においてＲＧ画素に対しＢＷの画素ピッチを大きくした場合、アモルファスシリコン（ａ−Ｓｉ）は低温ポリシリコン（ＬＴＰＳ）に対し移動度が低くＴＦＴサイズを大きくする必要があることから寄生容量が大きく、製造バラつきによる保持容量や寄生容量変動が大きいためＲＧ画素とＢＷ画素の最適コモン電圧が異なる場合が発生する。コモン電圧はＲＧＢＷ画素で共通であるため、ＲＧ画素とＢＷ画素の最適コモン電圧との差をコモン電圧以外で補正する必要がある。
【００２３】
ＢＷ画素の階調電圧のセンタ値を固定値とし、コモン電圧はＢＷ画素に対し最適値に調整する。ＲＧ画素の最適コモン電圧との差はＲＧ画素の階調電圧全体を上下方向にシフトすることにより補正する。または、ＲＧ画素の階調電圧のセンタ値を固定値とし、コモン電圧はＲＧ画素に対し最適値に調整する。ＢＷ画素の最適コモン電圧との差はＢＷ画素の階調電圧全体を上下方向にシフトすることにより補正する。
【００２４】
ドライバＩＣの階調電圧の正極、負極の出力可能範囲制限がある場合、階調電圧全体を上下方向にシフトするためには階調電圧センタ値をシフトする画素の黒電圧の絶対電圧を大きくする必要がある。黒電圧の絶対値を大きくする場合はコントラスト悪化の影響があることから、コントラスト低下の影響が大きいＷ画素を含むＢＷ画素の階調電圧のセンタ値を固定値とし、コモン電圧はＢＷ画素に対し最適値に調整する。そしてＲＧ画素の階調電圧全体を上下方向にシフトすることによりＲＧ画素の最適コモン電圧との差をコモン電圧以外で補正する。
【００２５】
以上により、コモン電圧をＲＧ画素とＢＷ画素共通とし、ＲＧ画素とＢＷ画素の最適コモン電圧差をコモン電圧以外で補正することが可能となる。
【００２６】
上記表示装置によれば、ａ−Ｓｉパネルに疑似ＲＧＢＷ方式を適用した場合においてＲＧに対しＢＷの開口率を大きく変更することができるため、透過率を向上することができる。
【００２７】
以下の実施例では、疑似ＲＧＢＷ方式の表示装置を例に説明するが、それに限定されるものではなく、画素ピッチまたは大きさが異なったりして、製造バラつきによる保持容量や寄生容量の変動差によって、複数の画素間の最適コモン電圧に差異が生じる表示装置に適用できることはいうまでもない。
【実施例１】
【００２８】
図６に実施例１に係る表示装置のブロック図を示す。図１３に制御レジスタの構成を示す。疑似ＲＧＢＷ方式の表示装置６１はドライバＩＣ６３と表示部６４を有する。表示部６４は図１Ｃに示した画素配列をとり、表示部６４は図２および図３に示した構造である。
【００２９】
ドライバＩＣ６３は階調電圧生成回路６５とロジック回路６６と出力回路６７と不揮発性メモリ６８とを有する。階調電圧生成回路６５は、正極側の階調電圧生成回路６５Ａおよび負極側の階調電圧生成回路６５Ｂを有する。ロジック回路６６は書込み回路６９と制御レジスタ６ＡとＩＦ（インタフェース）６Ｂを有する。制御レジスタ６Ａは、図１３に示すように、Ｒ画素用レジスタ６Ａ−Ｒ，Ｇ画素用レジスタ６Ａ−Ｇ、Ｂ画素用レジスタ６Ａ−Ｂ、Ｗ画素用レジスタ６Ａ−Ｗ、コモン電圧レジスタ６Ａ−Ｃを持つ。さらに、Ｒ画素用レジスタ６Ａ−Ｒは、階調電圧レジスタ６Ａ−Ｒ１、階調電圧シフト用レジスタ６Ａ−Ｒ２、中間階調電圧用レジスタ６Ａ−Ｒ３を持つ。Ｇ画素用レジスタ６Ａ−Ｇは、階調電圧レジスタ６Ａ−Ｇ１、階調電圧シフト用レジスタ６Ａ−Ｇ２、中間階調電圧用レジスタ６Ａ−Ｇ３を持つ。Ｂ画素用レジスタ６Ａ−Ｂは、階調電圧レジスタ６Ａ−Ｂ１、中間階調電圧用レジスタ６Ａ−Ｂ２を持つ。Ｗ画素用レジスタ６Ａ−Ｗは、階調電圧レジスタ６Ａ−Ｗ１、中間階調電圧用レジスタ６Ａ−Ｗ２を持つ。ホストシステム６２はＩＦ６Ｂを介してデータや制御信号をドライバＩＣ６３に入力するようにする。制御レジスタ６ＡのＲ画素用レジスタ６Ａ−Ｒ，Ｇ画素用レジスタ６Ａ−Ｇ、Ｂ画素用レジスタ６Ａ−Ｂ、Ｗ画素用レジスタ６Ａ−Ｗ、コモン電圧レジスタ６Ａ−Ｃの設定値は、ホストシステム６２等の外部からも設定可能となっているが、不揮発性メモリ６８に記憶された値が書き込まれる構成となっている。Ｒ画素、Ｇ画素、Ｂ画素、Ｗ画素（ＲＧＢＷ画素）の各階調電圧設定値は、それぞれ階調電圧レジスタ６Ａ−Ｒ１、６Ａ−Ｇ１、６Ａ−Ｂ１、６Ａ−Ｗ１に格納される。ＲＧ画素それぞれの階調電圧のシフト用設定値は、階調電圧シフト用レジスタ６Ａ−Ｒ２、６Ａ−Ｇ２に格納される。ＲＧＢＷ画素それぞれの中間階調電圧設定値は、中間階調電圧用レジスタ６Ａ−Ｒ３、６Ａ−Ｇ３、６Ａ−Ｂ３、６Ａ−Ｗ３に格納される。コモン電圧設定値はコモン電圧レジスタ６Ａ−Ｃに格納される。階調電圧は正極側の階調電圧生成回路６５Ａ、負極側の階調電圧生成回路６５Ｂで生成され、出力回路６７から各信号線６Ｃの階調電圧を選択し出力する。
【００３０】
図７に階調電圧シフト機能を持つ正極側の階調電圧生成回路の概略図を示す。階調電圧生成回路６５ＡはドライバＩＣ６３に１つ設けられ、時分割でＲＧＢＷ画素それぞれの階調電圧を生成する。正極側の階調電圧生成回路６５Ａでは正極側の階調のＨｉｇｈ電圧をＶＤＨ、Ｌｏｗ電圧をＧＮＤとし、第１のラダー抵抗７１により分圧した電圧を出力している。また、正極側の２５５番目の階調電圧（Ｖ２５５Ｐ）と正極側の０番目の階調電圧（Ｖ０Ｐ）を第２のラダー抵抗７２により分圧した電圧を出力する。第１のラダー抵抗７１で分圧された電圧から階調電圧レジスタ６Ａ−Ｒ１、６Ａ−Ｇ１、６Ａ−Ｂ１、６Ａ−Ｗ１によりＶ２５５ＰとＶ０Ｐを選択する。正極側の２５１番目、２４７番目、２４０番目、２２４番目、１７６番目、１４４番目、１１１番目、７９番目、３１番目、１５番目、８番目、４番目の階調電圧をそれぞれ、Ｖ２５１Ｐ、Ｖ２４７Ｐ、Ｖ２４０Ｐ、Ｖ２２４Ｐ、Ｖ１７６Ｐ、Ｖ１４４Ｐ、Ｖ１１１Ｐ、Ｖ７９Ｐ、Ｖ３１Ｐ、Ｖ１５Ｐ、Ｖ８Ｐ、Ｖ４Ｐとする。この１２階調電圧は、第２のラダー抵抗７２で分圧された電圧から中間階調電圧用レジスタ６Ａ−Ｒ３、６Ａ−Ｇ３、６Ａ−Ｂ３、６Ａ−Ｗ３により選択される。前述の１４階調電圧を除く中間階調電圧については固定抵抗７３により分圧し出力することにより２５６階調の階調電圧を出力する。
【００３１】
図９に階調電圧レジスタの設定値を示す。階調電圧レジスタは、Ｖ２５５Ｐ、Ｖ０Ｐ、Ｖ２５５Ｎ、Ｖ０Ｎの階調電圧を設定する。ここで、Ｖ２５５Ｎは、負極側の２５５番目の階調電圧で、負極側の０番目の階調電圧である。図１３に示すようにＲＧＢＷ画素それぞれのためにドライバＩＣ６３に階調電圧レジスタは４つ設けられている。階調電圧レジスタ６Ａ−Ｒ１、６Ａ−Ｇ１、６Ａ−Ｂ１、６Ａ−Ｗ１のそれぞれは、Ｖ２５５Ｐ、Ｖ０Ｐ、Ｖ２５５Ｎ、Ｖ０Ｎの設定値を格納することができ、Ｖ２５５Ｐ、Ｖ０Ｐ、Ｖ２５５Ｎ、Ｖ０Ｎは各々６ビット（bit）の階調電圧値を持つ。図1０に階調電圧シフト用レジスタの設定値を示す。図１３に示すようにＲＧ画素それぞれのためにドライバＩＣ６３に階調電圧シフト用レジスタは２つ設けられている。階調電圧シフト用レジスタ６Ａ−Ｒ２、６Ａ−Ｇ２のそれぞれは、Ｖ２５５Ｐ、Ｖ０Ｐ、Ｖ２５５Ｎ、Ｖ０Ｎ共通で６ビット（bit）とし、＋３２Ｒから−３１Ｒの設定値を割り当てる。最終的に階調電圧レジスタと階調電圧シフト用レジスタの設定の加算により、Ｖ２５５Ｐ、Ｖ０Ｐ、Ｖ２５５Ｎ、Ｖ０Ｎは128 to 1セレクタ７４で選択出力される。Ｖ２５１ＰからＶ４Ｐの１２電圧は第２のラダー抵抗７２から64 to 1セレクタ７５を用いて各中間階調電圧用レジスタの中間階調電圧設定値により選択される。ここで、Ｖ２５５Ｐ、Ｖ０Ｐのそれぞれは、１Ｒ／１２７Ｒから１２７Ｒ／１２７Ｒの間の値を取るが、階調電圧をシフトさせたとき、＋３２Ｒから−３２Ｒが「／１２７Ｒ」の「／」の左側の値に加算されるが、加算された値は１Ｒ／１２７Ｒから１２７Ｒ／１２７Ｒの間の値である必要がある。
【００３２】
図８に階調電圧シフト機能を持つ負極側の階調電圧生成回路の概略図を示す。階調電圧生成回路６５ＢもドライバＩＣ６３に１つ設けられ時分割でＲＧＢＷ画素それぞれの階調電圧を生成する。ここで、図８において、ＶｘＮ（ｘ＝０〜２５５）は負極側のｘ番目の階調電圧を表している。負極側の階調電圧生成回路６５Ｂは正極側の階調電圧生成回路６５Ａを反転した回路構成とし、制御も同様に正極側の階調電圧生成回路６５Ａを反転した構成となっているが、同一の階調電圧シフト用レジスタにより階調電圧をシフトするため、図１０に示す通り階調電圧シフトは逆方向となる。例えばＶ２５５Ｐが７９Ｒ／１２７Ｒを選択、Ｖ２５５Ｎが７９Ｒ／１２７Ｒを選択、Ｖ０Ｐが２０Ｒ／１２７Ｒを選択、Ｖ０Ｎが２０Ｒ／１２７Ｒを選択の場合において、階調電圧シフト用レジスタを３６番目の２３ｈ（ｈは１６進数を表す）に設定した場合、Ｖ２５５Ｐは７６Ｒ/１２７Ｒ、Ｖ２５５Ｎは８２Ｒ／１２７Ｒ、Ｖ０Ｐは１７Ｒ／１２７Ｒ、Ｖ０Ｎは２３Ｒ／１２７Ｒとなる。尚、図１３のように正極側と負極側の階調電圧生成回路用の制御レジスタ６Ａは共通にしてもよいが、正極側と負極側で個別の階調電圧を設定できるように、Ｒ画素用レジスタ６Ａ−Ｒ，Ｇ画素用レジスタ６Ａ−Ｇ、Ｂ画素用レジスタ６Ａ−Ｂ、Ｗ画素用レジスタ６Ａ−Ｗを正極側用と負極側用で個別に設けてもよい。
【００３３】
図１２に実施例１に係る階調電圧シフトの概略図を示す。Ｂ画素の正極側の階調電圧Ｃ１とＢ画素の負極側の階調電圧Ｃ２は階調電圧レジスタ６Ａ−Ｂ１の階調電圧設定値によって固定される。Ｒ画素の正極側の階調電圧Ｃ３とＲ画素の負極側の階調電圧Ｃ４は階調電圧レジスタ６Ａ−Ｒ１の階調電圧設定値に対し階調電圧シフト用レジスタ６Ａ−Ｒ２の階調電圧シフト用設定値によって上下方向にシフト可能にされる。これにより、Ｒ画素の階調電圧のセンタ値は、階調電圧出力範囲Ｃ６Ｐ、Ｃ６Ｎにより制限される範囲内で、階調電圧レジスタ６Ａ−Ｒ１により設定された階調電圧設定値に従ったセンタ値Ｃ５から可変とすることが可能である。Ｒ画素の正極側の階調電圧Ｃ３の初期値Ｃ３Ｉは階調電圧レジスタ６Ａ−Ｒ１の階調電圧設定値によってＢ画素の正極側の階調電圧Ｃ１に対し最低値を大きくし、最高値と最低値の差を小さくしている。Ｒ画素の正極側の階調電圧Ｃ３は、階調電圧シフト用レジスタ６Ａ−Ｒ２の階調電圧シフト用設定値によって下限シフトＣ３Ｌと上限シフトＣ３Ｕの範囲でシフト可能である。Ｒ画素の負極側の階調電圧Ｃ４の初期値Ｃ４Ｉは階調電圧レジスタ６Ａ−Ｒ１の階調電圧設定値によって負極側のＢ画素の階調電圧Ｃ２に対し最低値を大きくし、最高値と最低値の差を小さくしている。Ｒ画素の負極側の階調電圧Ｃ４は、階調電圧シフト用レジスタ６Ａ−Ｒ２の階調電圧シフト用設定値によって下限シフトＣ４Ｌと上限シフトＣ４Ｕの範囲でシフト可能である。Ｒ画素の階調電圧レジスタ６Ａ−Ｒ１により設定された図１０における３３番目の２０ｈに従ったセンタ値Ｃ５に対し、Ｒ画素の階調電圧のセンタ値は階調電圧シフト用レジスタ６Ａ−Ｒ２の設定値に従ってセンタ値の調整範囲Ｃ７内で調整される。
【００３４】
尚、Ｇ画素の階調電圧はＲ画素と同じように、階調電圧レジスタ６Ａ−Ｇ１の階調電圧設定値によって固定されたうえで、階調電圧レジスタ６Ａ−Ｇ１の階調電圧設定値に対し階調電圧シフト用レジスタ６Ａ−Ｇ２の階調電圧シフト用設定値によって上下方向にシフト可能にされる。
【００３５】
Ｗ画素の階調電圧は、Ｂ画素同様に階調電圧シフト用レジスタがないために、階調電圧レジスタ６Ａ−Ｗ１の階調電圧設定値によって固定される形となる。
【００３６】
ＲＧＢＷ画素の階調電圧レジスタ６Ａ−Ｒ１、６Ａ−Ｇ１、６Ａ−Ｂ１、６Ａ−Ｗ１は製品種類ごとの最適な設定値となるように設定される。コモン電圧レジスタ６Ａ−ＣはＢＷ画素に合わせて製造ばらつきを考慮したような製品ごとの最適な設定値となるように設定される。ＲＧ画素の階調電圧シフト用レジスタ６Ａ−Ｒ２、６Ａ−Ｇ２はＢＷ画素に最適化されたコモン電圧が設定されているので、その差分を吸収するように製造ばらつきを考慮したような製品ごとの最適な設定値となるようなシフト量を設定される。ＲＧ画素の階調電圧シフト用レジスタ６Ａ−Ｒ２、６Ａ−Ｇ２の設定値は、ＲＧ画素のＶｆとＢＷ画素のＶｆとの違いも吸収するような値とされる。
【００３７】
このような階調電圧レジスタに対する階調電圧設定値や、階調電圧シフト用レジスタに対する階調電圧シフト用設定値が設定されることで、製品種類による最適階調電圧の違いや製造ばらつき、Ｖｆのばらつきを吸収できる。
【００３８】
本実施例では、ＢＷ画素の階調電圧を固定し、ＲＧ画素の階調電圧を上下方向にシフトする場合について説明したが、ＲＧ画素の階調電圧を固定し、ＢＷ画素の階調電圧を上下方向にシフトするようにしてもよい。この場合、階調電圧シフト用レジスタはＢＷ画素に対応したものが設けられ、ＲＧ画素の対応したものは設けられないようになる。
【００３９】
ただしＲＧ画素の階調電圧を固定し、ＢＷ画素の階調電圧を上下方向にシフトする場合は、以下の利点を得られないので、ＢＷ画素の階調電圧を固定し、ＲＧ画素の階調電圧を上下方向にシフトする方がより望ましい。ドライバＩＣの階調電圧の正極、負極の出力可能範囲制限がある場合、階調電圧全体を上下方向にシフトするためには階調電圧センタ値をシフトする画素の黒電圧の絶対電圧を大きくする必要がある。黒電圧の絶対値を大きくする場合はコントラスト悪化の影響があることから、コントラスト低下の影響が大きいＷ画素を含むＢＷ画素の階調電圧のセンタ値を階調電圧レジスタの設定値に従った固定値とし、コモン電圧はコモン電圧レジスタに設定値に従ってＢＷ画素に対し最適値に調整する。そしてＲＧ画素の階調電圧全体をコモン電圧シフト用レジスタの設定値に従って上下方向にシフトすることによりＲＧ画素の最適コモン電圧との差をコモン電圧以外で補正する。
【００４０】
本実施例により、ａ−Ｓｉパネルに疑似ＲＧＢＷ方式を適用した場合においてＲＧ画素に対しＢＷ画素の開口率を大きく変更することができるため、透過率を向上することができる。透過率向上により、従来製品に対し製品の輝度を同等としたままバックライト輝度を下げることができるため消費電力の削減が可能となる。
【実施例２】
【００４１】
図１１に実施例２に係る階調電圧シフトの概略図を示す。Ｂ画素の正極側の階調電圧Ｂ１とＢ画素の負極側の階調電圧Ｂ２は階調電圧レジスタ６Ａ−Ｂ１の設定値によって固定にされる。Ｒ画素の正極側の階調電圧Ｂ３とＲ画素の負極側の階調電圧Ｂ４は階調電圧レジスタ６Ａ−Ｒ１の設定値に対し階調電圧シフト用レジスタ６Ａ−Ｒ２の設定値によって上下方向にシフト可能にされる。これにより、Ｒ画素の階調電圧のセンタ値は、階調電圧出力範囲により制限される範囲内でＲ画素階調電圧のセンタ値Ｂ５から可変とすることが可能である。Ｒ画素の正極側の階調電圧Ｂ３の初期値Ｂ３ＩはＢ画素の正極側の階調電圧Ｂ１と同じとなっている。Ｒ画素の正極側の階調電圧Ｂ３は、階調電圧シフト用レジスタ６Ａ−Ｒ２の設定値によって下限シフトＢ３Ｌと上限シフトＢ３Ｕの範囲でシフト可能である。Ｒ画素の負極側の階調電圧Ｂ４の初期値Ｂ４ＩはＢ画素の負極側の階調電圧Ｂ２と同じとなっている。Ｒ画素の負極側の階調電圧Ｂ４は、階調電圧シフト用レジスタ６Ａ−Ｒ２の設定値によって下限シフトＢ４Ｌと上限シフトＢ４Ｕの範囲でシフト可能である。本実施例では正極の階調電圧の出力可能範囲Ｂ６Ｐと負極の階調電圧の出力可能範囲Ｂ６Ｎが重なりあっているため、図１２の実施例１と異なりＲ画素の階調電圧の最低値を大きくする必要がない。Ｒ画素の階調電圧レジスタ６Ａ−Ｒ１により設定された図１０における３３番目の２０ｈに従ったＲ画素の階調電圧のセンタ値Ｂ５に対し、Ｒ画素の階調電圧のセンタ値を階調電圧シフト用レジスタ６Ａ−Ｒ２の設定値に従って調整する。
【００４２】
実施例１の場合と同じく、Ｇ画素の階調電圧はＲ画素と同じように、階調電圧レジスタ６Ａ−Ｇ１の階調電圧設定値によって固定されたうえで、階調電圧レジスタ６Ａ−Ｇ１の階調電圧設定値に対し階調電圧シフト用レジスタ６Ａ−Ｇ２の階調電圧シフト用設定値によって上下方向にシフト可能にされる。
【００４３】
Ｗ画素の階調電圧は、Ｂ画素同様に階調電圧シフト用レジスタがないために、階調電圧レジスタ６Ａ−Ｗ１の階調電圧設定値によって固定される形となる。
【００４４】
ＲＧＢＷ画素の階調電圧レジスタ６Ａ−Ｒ１、６Ａ−Ｇ１、６Ａ−Ｂ１、６Ａ−Ｗ１は製品種類ごとの最適な設定値となるように設定される。コモン電圧レジスタ６Ａ−ＣはＢＷ画素に合わせて製造ばらつきを考慮したような製品ごとの最適な設定値となるように設定される。ＲＧ画素の階調電圧シフト用レジスタ６Ａ−Ｒ２、６Ａ−Ｇ２はＢＷ画素に最適化されたコモン電圧が設定されているので、その差分を吸収するように製造ばらつきを考慮したような製品ごとの最適な設定値となるようなシフト量を設定される。ＲＧ画素の階調電圧シフト用レジスタ６Ａ−Ｒ２、６Ａ−Ｇ２の設定値は、ＲＧ画素のＶｆとＢＷ画素のＶｆとの違いも吸収するような値とされる。
【００４５】
このような階調電圧レジスタに対する階調電圧設定値や、階調電圧シフト用レジスタに対する階調電圧シフト用設定値が設定されることで、製品種類による最適階調電圧の違いや製造ばらつき、Ｖｆのばらつきを吸収できる。
【００４６】
実施例２の表示装置は、実施例１の表示装置に対し階調電圧生成回路に接続される電源構成、階調電圧レジスタと階調電圧シフト用レジスタの設定値が異なる。
【００４７】
具体的に階調電圧生成回路６５の電源構成は以下の点が異なる。正極側の階調電圧生成回路６５Ａでは、図７に示すＧＮＤが電圧ＶＮというＧＮＤよりも低い電圧となっている。負極側の階調電圧生成回路６５Ｂでは、図８に示すＧＮＤが電圧ＶＰというＧＮＤよりも高い電圧となっている。このことで、正極の階調電圧の出力可能範囲Ｂ６Ｐと負極の階調電圧の出力可能範囲Ｂ６Ｎが重なりあうことが可能となる。
【００４８】
本実施例では、ＢＷ画素の階調電圧を固定し、ＲＧ画素の階調電圧を上下方向にシフトする場合について説明したが、実施例１と同じようにＲＧ画素の階調電圧を固定し、ＢＷ画素の階調電圧を上下方向にシフトするようにしてもよい。ただし、これも実施例１と同じように、コントラスト低下の影響が大きいＷ画素を含むＢＷ画素の階調電圧のセンタ値を階調電圧レジスタの設定値に従った固定値とし、コモン電圧はコモン電圧レジスタに設定値に従ってＢＷ画素に対し最適値に調整する。そしてＲＧ画素の階調電圧全体をコモン電圧シフト用レジスタの設定値に従って上下方向にシフトすることによりＲＧ画素の最適コモン電圧との差をコモン電圧以外で補正する態様の方がよい。
【００４９】
以上、本発明者によってなされた発明を実施の形態、実施例および変形例に基づき具体的に説明したが、本発明は、上記実施の形態、実施例および変形例に限定されるものではなく、種々変更可能であることはいうまでもない。
【符号の説明】
【００５０】
１・・・赤画素
２・・・緑画素
３・・・青画素
４・・・白画素
５・・・ブラックマトリックス（ＢＭ）
６１・・・表示装置
６２・・・システム
６３・・・ドライバＩＣ
６４・・・表示領域
６５・・・階調電圧生成回路
６５Ａ・・・正極側の階調電圧生成回路
６５Ｂ・・・負極側の階調電圧生成回路
６６・・・ロジック回路
６７・・・出力回路
６８・・・不揮発性メモリ
６９・・・書き込み回路
６Ａ・・・制御レジスタ
６Ｂ・・・ＩＦ
６Ｃ・・・信号線
Ｃ１・・・ＢＷ画素の正極側の階調電圧
Ｃ２・・・ＢＷ画素の負極側の階調電圧
Ｃ３・・・ＲＧ画素の正極側の階調電圧
Ｃ３Ｉ・・・初期値
Ｃ３Ｌ・・・下限シフト
Ｃ３Ｕ・・・上限シフト
Ｃ４・・・ＲＧ画素の負極側の階調電圧
Ｃ４Ｉ・・・初期値
Ｃ４Ｌ・・・下限シフト
Ｃ４Ｕ・・・上限シフト
Ｃ５・・・ＢＷ画素の階調電圧のセンタ値
Ｃ６Ｐ・・・正極側の階調電圧出力範囲
Ｃ６Ｎ・・・負極側の階調電圧出力範囲
Ｃ７・・・ＲＧ画素の階調電圧のセンタ値の調整範囲
【図１Ａ】
2015018066.tif 000003
【図１Ｂ】
2015018066.tif 000004
【図１Ｃ】
2015018066.tif 000005
【図２】
2015018066.tif 000006
【図３】
2015018066.tif 000007
【図４】
2015018066.tif 000008
【図５】
2015018066.tif 000009
【図６】
2015018066.tif 000010
【図７】
2015018066.tif 000011
【図８】
2015018066.tif 000012
【図９】
2015018066.tif 000013
【図１０】
2015018066.tif 000014
【図１１】
2015018066.tif 000015
【図１２】
2015018066.tif 000016
【図１３】
2015018066.tif 000017