(57)【要約】      （修正有）【課題】配線間の寄生容量を低減し、変換効率の低下を抑制した静電容量型トランスデューサを提供する。【解決手段】静電容量型トランスデューサは、複数の素子のうちの第１の素子群の夫々と、第１のフレキシブル基板１０２の複数の第１の配線の夫々と、が電気的に接続され、複数の素子のうちの第１の素子群とは異なる第２の素子群の夫々と、第２のフレキシブル基板１０３の複数の第２の配線の夫々と、が電気的に接続され、複数の第１及び第２の配線のうちの少なくとも一部は、隣り合う配線同士の間隔が、素子との接続側より接続側とは反対側のほうが広い。【選択図】図１
2015019225.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、前記第１の電極と間隙を隔てて形成された第２の電極を含む振動膜と、を備えたセルを夫々有する複数の素子と、
複数の第１の配線を有する第１のフレキシブル基板と、複数の第２の配線を有する第２のフレキシブル基板と、
を備え
前記複数の素子のうちの第１の素子群の夫々と、前記複数の第１の配線の夫々と、が電気的に接続され、
前記複数の素子のうちの前記第１の素子群とは異なる第２の素子群の夫々と、前記複数の第２の配線の夫々と、が電気的に接続され、
前記複数の第１及び第２の配線のうちの少なくとも一部は、隣り合う配線同士の間隔が、前記素子との接続側より前記接続側とは反対側のほうが広いことを特徴とする静電容量型トランスデューサ。
【請求項２】
前記第１及び第２のフレキシブル基板は互いに前記反対側の領域の少なくとも一部が、前記第１及び第２のフレキシブル基板の厚さ方向に重なっていることを特徴とする静電容量型トランスデューサ。
【請求項３】
前記第１及び第２のフレキシブル基板は、折り曲げられた領域を有し、
前記折り曲げられた領域では、前記第１及び第２のフレキシブル基板は前記厚さ方向に重なっていないことを特徴とする請求項２に記載の静電容量型トランスデューサ。
【請求項４】
前記第１の配線の前記第２のフレキシブル基板への正射影と前記第２の配線の前記第２のフレキシブル基板への正射影とは、前記反対側の領域の少なくとも一部において、前記第１の配線が前記第２の配線同士の間に位置するように、並んでいることを特徴とする請求項２又は３に記載の静電容量型トランスデューサ。
【請求項５】
前記第１のフレキシブル基板と前記第２のフレキシブル基板との間に、絶縁性シートが配置されていることを特徴とする請求項２乃至４のいずれか１項に記載の静電容量型トランスデューサ。
【請求項６】
前記複数の素子が設けられた素子基板をさらに備え、
前記第１のフレキシブル基板は、前記素子基板の第１の端面側に接続され、前記第２のフレキシブル基板は、前記素子基板の前記第１の端面とは異なる第２の端面側に接続されていることを特徴とする請求項１に記載の静電容量型トランスデューサ。
【請求項７】
前記第１及び第２の電極のうち一方の電極は、素子毎に電気的に分離された個別電極であり、
前記第１及び第２の電極のうち他方の電極は、素子間で電気的に接続された共通電極であることを特徴とする請求項１乃至６のいずれか１項に記載の静電容量型トランスデューサ。
【請求項８】
前記第１及び第２のフレキシブル基板のうち少なくとも一方は、前記共通電極に直流電圧を供給するための第３の配線をさらに備えることを特徴とする請求項７に記載の静電容量型トランスデューサ。
【請求項９】
前記共通電極に直流電圧を供給するための第３の配線を備えた第３のフレキシブル基板をさらに有することを特徴とする請求項７に記載の静電容量型トランスデューサ。
【請求項１０】
前記第１のフレキシブル基板と前記第２のフレキシブル基板との間に配置され、前記複数の素子が設けられた素子基板をグランド電位に接続するための第４の配線を備えた第４のフレキシブル基板をさらに有することを特徴とする請求項７に記載の静電容量型トランスデューサ。
【請求項１１】
前記第１及び第２の素子群の夫々と前記複数の第１及び第２の配線の夫々とは、異方性導電膜又はワイヤにより電気的に接続されていることを特徴とする請求項１乃至１０のいずれか１項に記載の静電容量型トランスデューサ。
【請求項１２】
前記複数の第１の配線が電気的に接続された第１の駆動回路と、前記複数の第２の配線が電気的に接続された第２の駆動回路と、
前記第１及び第２の駆動回路が設けられた回路基板と、
をさらに備え、
前記回路基板は、前記素子基板の前記素子が配置された面の裏面側に配置されていることを特徴とする請求項１乃至１１のいずれか１項に記載の静電容量型トランスデューサ。
【請求項１３】
前記回路基板の一方の表面に前記第１の駆動回路が配置され、前記回路基板の他方の表面に前記第２の駆動回路が配置されていることを特徴とする請求項１０に記載のプローブ。
【請求項１４】
第１の電極と、前記第１の電極と間隙を隔てて形成された第２の電極を含む振動膜と、を備えたセルを夫々有する複数の素子と、
複数の配線を有するフレキシブル基板と、
を備え
前記複数の素子の夫々と、前記複数の配線の夫々と、が電気的に接続され、
前記複数の配線のうちの少なくとも一部は、隣り合う配線同士の間隔が、前記素子との接続側より前記接続側とは反対側のほうが広いことを特徴とする静電容量型トランスデューサ。
【請求項１５】
前記第１及び第２の電極のうち一方の電極は、素子毎に電気的に分離された個別電極であり、
前記第１及び第２の電極のうち他方の電極は、素子間で電気的に接続された共通電極であることを特徴とする請求項１４に記載の静電容量型トランスデューサ。
【請求項１６】
前記フレキシブル基板は、前記共通電極に直流電圧を供給するための配線をさらに備えることを特徴とする請求項１５に記載の静電容量型トランスデューサ。
【請求項１７】
前記フレキシブル基板とは別に、前記共通電極に直流電圧を供給するための配線を備えたフレキシブル基板をさらに有することを特徴とする請求項１５に記載の静電容量型トランスデューサ。
【請求項１８】
前記複数の配線が電気的に接続された駆動回路と、前記駆動回路が設けられた回路基板と、をさらに備え、
前記回路基板は、前記素子基板の前記素子が配置された面の裏面側に配置されていることを特徴とする請求項１４乃至１７のいずれか１項に記載の静電容量型トランスデューサ。
【請求項１９】
請求項１乃至１８のいずれか１項に記載の静電容量型トランスデューサと、
前記静電容量型トランスデューサを収納する筐体と、
を備え、
前記複数の素子が音響波の送信と受信のうち少なくともいずれかを行うことを特徴とするプローブ。
【請求項２０】
請求項１９に記載のプローブと、処理部と、を有し、
前記処理部は、前記静電容量型トランスデューサから出力された電気信号を用いて被検体の情報を取得することを特徴とする被検体情報取得装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量型トランスデューサ、プローブ、及び被検体情報取得装置に関する。特に、音響波の送信又は受信のうち少なくともいずれかを行う技術に関する静電容量型トランスデューサと、それを備えたプローブ及び被検体情報取得装置に関する。
【背景技術】
【０００２】
静電容量型トランスデューサであるＣＭＵＴ（Ｃａｐａｃｉｔｉｖｅ  Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｕｌｔｒａｓｏｎｉｃ  Ｔｒａｎｓｄｕｃｅｒ）は圧電素子の代替品として研究されている。非特許文献１に開示されているように、ＣＭＵＴは、半導体プロセスを応用したＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）プロセスを用いて作製される。
【０００３】
ＣＭＵＴのセルは、キャビティである間隙を挟んで対向する一対の電極のうち一方の電極を含む振動膜が振動可能に支持された構成である。また、１つ以上のセルを備え、電気的に独立した一つの構成単位を素子という。この素子単位で音響波（典型的には超音波）の受信や送信が行われる。
【０００４】
具体的には、２つの電極間に電位差が設けられた状態で音響波（典型的には超音波）を受けると、振動膜が振動することにより２つの電極間の距離が変化して静電容量の変化が生じる。静電誘導により発生した電流は、素子毎に受信回路に出力される。受信回路は、電流値を電圧値に変換し、受信信号として出力する。
【０００５】
また、２つの電極間に送信回路から素子毎に送信信号として交流電圧が印加されると、振動膜が振動することにより素子毎に音響波を送信することができる。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】“Ｃａｐａｃｉｔｉｖｅ  ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｕｌｔｒａｓｏｎｉｃ  ｔｒａｎｓｄｕｃｅｒｓ：ｆａｂｒｉｃａｔｉｏｎ  ｔｅｃｈｎｏｌｏｇｙ，”  Ｕｌｔｒａｓｏｎｉｃｓ，Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ  ａｎｄ  Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌ，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ，ｖｏｌ．５２，ｎｏ．１２，ｐｐ．２２４２−２２５８，Ｄｅｃ．２００５．
【発明の概要】
【発明が解決しようとする課題】
【０００７】
素子が複数配置された素子アレイの場合、送受信回路と電気的に接続するための配線が素子毎に設けられる。このような配線としては、一般的にフレキシブル基板が用いられ、素子が設けられた素子基板の端部において、素子毎の電極パッドとフレキシブル基板の配線とが接続される。フレキシブル基板を用いることで、複数の配線を柔軟に引き出すことができる。
【０００８】
しかしながら、単純に素子基板の端部において複数の素子とフレキシブル基板上の複数の配線とを接続すると、隣り合う配線同士の間隔が狭くなる。配線間隔が狭いと配線間の寄生容量が発生し、送受信特性（つまり、変換効率）を低下させる原因と成り得る。
【０００９】
そこで本発明は、配線間の寄生容量を低減し、変換効率の低下を抑制した静電容量型トランスデューサを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の静電容量型トランスデューサは、第１の電極と、前記第１の電極と間隙を隔てて形成された第２の電極を含む振動膜と、を備えたセルを夫々有する複数の素子と、複数の第１の配線を有する第１のフレキシブル基板と、複数の第２の配線を有する第２のフレキシブル基板と、を備え、
前記複数の素子のうちの第１の素子群の夫々と、前記複数の第１の配線の夫々と、が電気的に接続され、前記複数の素子のうちの前記第１の素子群とは異なる第２の素子群の夫々と、前記複数の第２の配線の夫々と、が電気的に接続され、前記複数の第１及び第２の配線のうちの少なくとも一部は、隣り合う配線同士の間隔が、前記素子との接続側より前記接続側とは反対側のほうが広いことを特徴とする静電容量型トランスデューサ。
【発明の効果】
【００１１】
本発明により、配線間の寄生容量を低減し、変換効率の低下を抑制した静電容量型トランスデューサを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る静電容量型トランスデューサを説明する模式図である。
【図２】素子の構成を示す模式図である。
【図３】駆動回路を示す回路図である。
【図４】第１の実施形態に係る静電容量型トランスデューサを説明する模式図である。
【図５】第２の実施形態に係る静電容量型トランスデューサを説明する模式図である。
【図６】第３の実施形態に係るフレキシブル基板を説明する模式図である。
【図７】第４の実施形態に係る静電容量型トランスデューサを説明する模式図である。
【図８】第５の実施形態に係る静電容量型トランスデューサを説明する模式図である。
【図９】第６の実施形態に係る静電容量型トランスデューサを説明する模式図である。
【図１０】第７の実施形態に係る静電容量型トランスデューサを説明する模式図である。
【図１１】第８の実施形態に係る静電容量型トランスデューサを説明する模式図である。
【図１２】被検体情報取得装置を説明する模式図である。
【発明を実施するための形態】
【００１３】
以下、図面を用いて、本発明の実施形態について説明する。本実施形態において重要な点は、素子群毎にフレキシブル基板を設け、フレキシブル基板上の配線同士の間隔が、素子との接続側より、その反対側のほうが広がっていることである。
【００１４】
＜第１の実施形態＞
（静電容量型トランスデューサの構成）
まず、図１を用いて本実施形態の静電容量型トランスデューサの全体的な構成について説明する。図１（ａ）は、本実施形態の静電容量型トランスデューサの斜視図であり、図１（ｂ）（ｃ）は、素子チップの斜視図である。本実施形態の静電容量型トランスデューサは、音響波（典型的には超音波）の送信及び受信のうち少なくとも一方を行うことが可能である。
【００１５】
本実施形態の静電容量型トランスデューサは、素子チップ１０１、第１のフレキシブル基板１０２、第２のフレキシブル基板１０３を備える。素子チップ１０１は、基板２（図２（ｂ）参照）上に設けられた複数の素子２０１を備えている。複数の素子２０１は、図１（ｂ）に示すように２次元に配置された２Ｄアレイでもよく、図１（ｃ）に示すように１次元に配置された１Ｄアレイでもよい。また、本実施形態の複数の素子は、第１の電極パッド２０３に繋がる第１の素子群（図１（ａ）上側の１１個の素子）と、第１の電極パッド２０４に繋がる第２の素子群（図１（ａ）下側の１１個の素子）と、を備える。素子２０１の詳細な構成は、図２を用いて後述する。
【００１６】
素子チップ１０１内の第１の電極パッド２０３と、第１のフレキシブル基板１０２内の配線パッド２１１と、はワイヤ２０５により電気的に接続される。また、素子チップ１０１内の第２の電極パッド２０４と、第２のフレキシブル基板１０３内の配線パッド２１１と、はワイヤ２０５により電気的に接続される。第１のフレキシブル基板１０２と第２のフレキシブル基板１０３の一方の端部は、素子チップ１０１が設けられた支持部材１００上に固定されている。
【００１７】
第１のフレキシブル基板１０２は、複数の配線パッド２１１に繋がる複数の第１の配線２１２を備えており、第１の回路基板１０４に設けられたコネクタ２２１に差し込まれている。第１の配線２１２は配線パッド２１４を介して第１の回路基板１０４に設けられたコネクタ２２１に接続される。第２のフレキシブル基板１０３は、複数の配線パッド２１１に繋がる複数の第２の配線２２４を備えており、第２の回路基板１０６に設けられたコネクタ２２４に差し込まれている。第２の配線２２４は配線パッド２１４を介して第２の回路基板１０６に設けられたコネクタ２２１に接続される。第１の配線２１２及び第２の配線２２４は絶縁材料２１３により囲まれ、隣り合う配線同士は絶縁されている。
【００１８】
第１の回路基板１０４には第１の駆動回路として第１の送受信回路２２３が設けられており、第２の回路基板１０６には第２の駆動回路として第２の送受信回路２２５が設けられている。また、第１及び第２の送受信回路２２３、２２５は夫々、配線２２２によりコネクタに接続されている。
【００１９】
以上のように、本実施形態では、素子チップ内の複数の素子を第１及び第２の素子群に分け、素子群毎にフレキシブル基板が接続される。また、第１のフレキシブル基板内の第１の配線２１２及び第２のフレキシブル基板内の第２の配線２２４は、隣り合う配線同士の間隔が、素子チップ１０１側より回路基板１０４、１０６側のほうが広げられている。このような構成により、素子チップ１０１側の配線間隔のまま配線を配置する構成に比べ、配線間の寄生容量を低減することができる。
【００２０】
なお、素子チップ内の複数の素子を第１及び第２の素子群に分けず、複数の素子に対して１つのフレキシブル基板を設け、各素子とフレキシブル基板内の各配線とを接続してもよい。この場合でも、そのフレキシブル基板内の配線が、素子チップ側より回路基板側のほうが広がっていれば、配線間の寄生容量低減の効果は得られる。
【００２１】
（素子の構成）
ここで、本実施形態の素子２０１の構成について図２を用いて説明する。図２（ａ）は、素子チップ１０１内の一部の素子２０１を示す上面図、図２（ｂ）は図２（ａ）のＡＢ断面図である。本実施形態の素子２０１は、互いに電気的に接続されたセル１を複数備える。図２（ａ）では、素子２０１は、９個のセル１から構成されているが、個数は１つでもよく、いくつであっても構わない。また、素子数も複数であればいくつでも構わない。セル１の形状は、図１では円形であるが、四角形、六角形等の形状でも構わない。なお、図２（ａ）では、セル同士や素子同士を接続する配線や電極パッド等は省略されている。
【００２２】
各セル１は、キャビティである間隙を隔てて設けられた一対の電極のうち一方の電極を含む振動膜が振動可能に支持された最小単位の構造である。具体的に図２（ｂ）では、セル１は、第１の電極５と、第１の電極５と間隙を隔てて対向する第２の電極４と、を含む。第１の電極５は素子基板２上に形成されており、第１の電極５上には絶縁膜７が形成されている。また、第２の電極４は、メンブレン６とともに振動膜として機能する。メンブレン６は、メンブレン支持部８により支持されており、絶縁膜７とキャビティ３を隔てて配置されている。
【００２３】
素子２０１は、１つ以上のセルを備え、電気的に独立した一つの構成単位を示す。つまり、１つのセルを１つの容量と考えた場合、素子内の複数セルの容量は電気的に並列接続されており、この素子単位で信号の入力や出力が行われる。また、素子２０１を複数有する場合、メンブレン６には絶縁特性を有した絶縁膜を用い、素子同士は電気的に分離されている。
【００２４】
本実施形態では、素子基板側の第１の電極５が、複数の素子間で電気的に接続された共通電極として機能し、振動膜側の第２の電極４は素子毎に電気的に分離され、素子毎の出力が取り出される個別電極として機能する。ただし、本発明においては、第１の電極５を、素子毎に分離された個別電極とし、振動膜側の第２の電極を素子間で導通した共通電極としてもよい。
【００２５】
また、振動膜は、図２ではメンブレン６と第２の電極４とから構成されているが、少なくとも第２の電極４を有し振動膜が振動可能な構成であればよい。例えば、第２の電極４だけで振動膜を構成してもよいし、あるいは、複数のメンブレン間に第２の電極４が挟まれた構成にしてもよい。
【００２６】
また、本実施形態では、第１の電極５は素子基板２上に直接設けられているが、素子基板２との間に絶縁膜を介してもよい。また、本実施形態では第１の電極５上に絶縁膜７が設けられているが、絶縁膜７を設けずに第１の電極５が露出していてもよい。
【００２７】
素子基板２としては、シリコン基板、ガラス基板等を用いることができる。第１の電極５及び第２の電極４としては、チタン、アルミ等の金属や、アルミシリコン合金等を用いることができる。絶縁膜７、メンブレン６は、シリコン窒化膜、シリコン酸化膜等を用いることができる。また、素子２０１は、犠牲層をエッチングすることによりキャビティを形成する犠牲層型や、ＳＯＩ基板の活性層（表面シリコン層）をメンブレンとして用いる接合型等の公知の方法で作製することができる。
【００２８】
（静電容量型トランスデューサの駆動）
次に、図１に戻り、本実施形態の静電容量型トランスデューサの駆動原理を説明する。本実施形態では、第１の送受信回路２２３と、素子チップ１０１内の第１の素子群と、の間で信号の送受信が行われる。また、第２の送受信回路２２５と、第２の素子群と、の間で信号の送受信が行われる。以下、超音波の送信及び受信時の駆動方法について詳細に説明する。
【００２９】
静電容量型トランスデューサで超音波を受信する場合、第１の電極５と第２の電極４とを夫々所定の電圧値に固定し、第１及び第２の電極間に電位差を生じさせる。具体的には、共通電極である第１の電極５に直流電圧Ｖａが印加され、第２の電極４はグランド電位Ｖｇに固定された状態にする。なお、本発明においてグランド電位Ｖｇとは、送受信回路が有する直流の基準電位を示す。これにより、第１及び第２の電極間にＶｂｉａｓ＝Ｖａ−Ｖｇの電位差が発生する。この状態で超音波を受信すると、個別電極である第２の電極４を有する振動膜が振動するため、第２の電極４と第１の電極５との間の距離が変わり、静電容量が変化する。この静電容量変化によって、第２の電極４から素子毎に信号（電流）が出力される。
【００３０】
この電流が、第１及び第２のフレキシブル基板１０２、１０３内の第１及び第２の配線２１２、２２４を介して、第１及び第２の送受信回路２２３、２２５に入力される。送受信回路２２３、２２５は、電流を電圧に変換し、受信信号として外部の信号処理部に送信する。
【００３１】
超音波を送信する場合は、第１の電極５と第２の電極４との間に電位差が発生させた状態で、送受信回路２２３、２２５から第２の電極４に送信信号である交流電圧を供給する。もしくは、送受信回路２２３、２２５から第２の電極４に直流電圧に交流電圧を重畳した電圧（つまり正負が反転しない交流電圧）を送信信号として供給する。この交流電圧の印加による静電気力によって振動膜が振動し、静電容量型トランスデューサは、素子２０１毎に独立して超音波を送信することができる。
【００３２】
なお、図１（ａ）では第２の電極４に繋がる配線や電極パッドのみ示されているが、実際には、第１の電極５に直流電圧を供給する配線や電極パッドも素子チップ１０１に設けられている。また、第１及び第２のフレキシブル基板１０２、１０３は、第１及び第２の配線だけでなく、回路基板上又は外部に備えられた直流電圧供給手段（不図示）から第１の電極５に直流電圧を供給するための第３の配線を備えていても良い。
【００３３】
次に、本実施形態で用いられる駆動回路として送受信回路の例を説明する。ただし、本実施形態の静電容量型トランスデューサは、超音波の送信及び受信のうち少なくとも一方を行うことが可能である。つまり、以下では、素子の駆動を行う駆動回路として送受信回路の例を説明するが本実施形態はこれに限定されない。具体的には、送信のみ行う回路でもよく、受信のみ行う回路でもよい。
【００３４】
（送受信回路）
図３に、送受信回路の具体的な構成例を示す。図３（ａ）（ｂ）は、送信信号である交流電圧を外部から供給する構成の回路である。
【００３５】
まず、送信動作時の説明を行う。外部から送受信回路に（図面向かって右側の端子から）送信信号が入力される。保護回路１２、１３は、通常は入出力配線間を接続（オン）しているが、数Ｖ以上の電圧が印加されると、入出力配線間を非接続（オフ）する特性を有している。送信信号は、数十Ｖから百Ｖ程度の高電圧の交流電圧のため、保護回路１３はオフし、受信回路側に高電圧が印加され破損することはない。一方、ダイオード１１は、ダイオードが持つ閾値以上の電圧が入力されるとオンして、素子チップ側に送信信号を伝える。ここで、保護回路１２は、高電圧の交流電圧の送信信号を検出して、オフになる。
【００３６】
次に、受信動作時の説明を行う。送受信回路には、素子チップ側（図面向かって左側の端子から）から微小電流が入力される。素子チップ側の端子の電位は、ダイオードが持つ閾値の電位以下であるためオフされており、保護回路１２もオンしているため、電流は受信回路に流れ込む。図３（ａ）において、受信回路は、抵抗ＲｉｎとＦＥＴ増幅回路を用いて、入力された電流を電圧に変換して出力する構成を示している。この受信回路は、図３（ｂ）で示す、オペアンプ１８を用いたトランスインピーダンスアンプ回路による、電圧電流変換回路を用いることもできる。
【００３７】
また、図３（ａ）（ｂ）は、送信信号である交流電圧を外部から供給する場合を説明したが、図３（ｃ）（ｄ）で示すように、送信信号である交流電圧を内部で生成する構成を用いることもできる。図３（ｃ）（ｄ）において、１９、２０は高耐圧スイッチである。送信時は、高耐圧スイッチ２０をオフして、高耐圧スイッチ１９を一定期間オンして、高電圧Ｖｈｉｇｈに接続した後、高耐圧スイッチ１９をオフして、高耐圧スイッチ２０をオンすることで、パルス状の交流電圧を発生させることができる。その際、保護回路１２は高電圧が発生している期間はオフされるため、受信回路側に高電圧が印加され破損することはない。
【００３８】
受信時は、高耐圧スイッチ１９、２０共にオフされるため、入力された電流は保護回路１２を介して、受信回路に流れ込む。ここで、受信回路は、図３（ａ）（ｂ）で示した、抵抗ＲｉｎとＦＥＴ増幅回路用いた電流電圧変換回路や、オペアンプ１８を用いたトランスインピーダンスアンプ回路などを用いることができる。
【００３９】
以上、説明したように、本実施形態では、素子チップ１０１は複数の素子群を備え、素子群毎にフレキシブル基板が接続される。また、フレキシブル基板内の配線は、隣り合う配線同士の間隔が、素子チップ１０１側より回路基板１０４、１０６側のほうが広げられている。配線間の距離が狭くなれば配線間の容量は小さくなるため、この構成のように、配線ピッチを途中から広げた構成を取ることで、配線間の平均的な距離を広くすることができる。
【００４０】
よって、例えば、素子チップ１０１内を素子群に分けず単純に複数の素子から１枚のフレキシブル基板で、素子チップ１０１側の配線間隔のまま配線を引き出す構成に比べ、配線間の寄生容量を低減することができる。フレキシブル基板内の配線同士の間隔は、回路基板側の全ての配線間で広げられることが好ましいが、少なくとも一部の配線間が広げられていれば寄生容量低減の効果は得られる。
【００４１】
また、本実施形態では、図１（ａ）に示すように、フレキシブル基板同士が、回路基板側の領域の少なくとも一部において、フレキシブル基板の厚さ方向に重なっている。この構成について詳細に説明する。
【００４２】
素子から配線を引き出すことができる幅は、素子が配置されている素子基板２の幅と配置される素子数により制限される。しかしながら、寄生容量を低減するために、単純にフレキシブル基板内の配線間隔を広げる構成とすると、静電容量型トランスデューサ全体のサイズが大きくなってしまう。そこで、本実施形態では、回路基板側の領域において、複数のフレキシブル基板同士を重ねることにより、回路基板側の幅を広げることなく、配線間隔を広げることができる。このような構成により、素子チップ１０１の表面のある一辺側に接続されたフレキシブル基板の数がＮ枚の場合、回路基板側の配線間隔を素子チップ側の配線間隔の約Ｎ倍にすることができる。
【００４３】
また、本実施形態では、図４に示すように、フレキシブル基板を形状に合わせて柔軟に折り曲げて（つまり素子チップ表面に対して、フレキシブル基板が角度を有して）配置することができる。また、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３とは、折り曲げられた領域（つまり、素子チップ表面に対して、フレキシブル基板が連続的に角度変化を有する領域）では重なっていない。このような構成により、折り曲げられた領域が厚くならず、柔軟に曲げることができるため、更に小型な静電容量型トランスデューサを提供することができる。
【００４４】
また、素子チップ１０１に設けられる素子群の数は、２つに限らず、複数であればいくらでもよい。フレキシブル基板の数も素子群の数に対応して設けるとよい。さらに、フレキシブル基板は、素子チップ１０１の一端（一側面）側からだけでなく、両側から延出させてもよい。
【００４５】
＜第２の実施形態＞
第２の実施形態について図５を用いて説明する。本実施形態は、素子チップとフレキシブル基板との電気接続の構成に関する。それ以外の構成は、第１の実施形態と同じであるため、省略する。
【００４６】
本実施形態では、素子チップ１０１と第１及び第２のフレキシブル基板１０２、１０３との間の電気接続を、異方性導電膜（ＡＣＦ）を用いて行っていることを特徴とする。図５（ａ）は本実施形態の静電容量型トランスデューサの模式図であり、図５（ｂ）（ｃ）は、素子チップ１０１の上面図である。
【００４７】
本実施形態では、素子チップ１０１と第１及び第２のフレキシブル基板１０２、１０３は、素子チップの端部で接続されている。素子チップ１０１の端部に配置された第１及び第２の電極パッド２０３、２０４は、ＡＣＦ３０１を介して、第１及び第２のフレキシブル基板１０２、１０３内の配線パッド２１１と電気的に接続されている。
【００４８】
ＡＣＦは、微細な導電性金属粒子を含有している絶縁性の熱硬化性樹脂であり、電極で挟み圧力を加えることで、電極間を電気的に接続することができる。つまり、ＡＣＦ３０１は、第１及び第２の電極パッド２０３、２０４と、配線パッド２１１とで上下に挟まれている領域では電気的に接続されるが、挟まれていない領域（つまり、電極パッド間）は、ＡＣＦ３０１の絶縁性により電気的に絶縁されている。この状態で電極付近に熱を加えることにより、ＡＣＦが硬化し、電極同士の接続状態を維持される。
【００４９】
このようにＡＣＦ３０１を用いて電気接続を行うことで、ワイヤを用いた構成に比べて、電気接続部の高さを低くすることができる。そのため、素子チップ１０１上の電気接続部が低くなり、小型な静電容量型トランスデューサを提供することができる。
【００５０】
また、本実施形態では、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３とを予め互いに固定することなく、それぞれを独立に素子チップ１０１と接続することができる。これにより、それぞれのフレキシブル基板を、個別に、素子チップ１０１上の電極パッド２０３、２０４と精度良く位置合わせを行うことが容易であるため、配線接続部に高い信頼性を持たすことができる。
【００５１】
もちろん、第１及び第２のフレキシブル基板１０２、１０３を、予め一体的に固定した後、素子チップ１０１と接続することも可能である。ただしこの場合、第１及び第２の配線層と、素子チップ１０１上に配置した電極パッド２０３と、を位置ずれなく高精度に接続することが困難である。
【００５２】
また、互いを固定することなく第１及び第２のフレキシブル基板１０２、１０３を素子チップ１０１に接続しているため、形状に合わせて柔軟に曲げて配置することがより容易になる。それにより、更に小型な静電容量型トランスデューサを提供することができる。
【００５３】
ここで、電気接続のための工程を説明する。まず、素子チップ１０１上に配置した電極パッド２０４の上にＡＣＦ３０１を配置する。次に、第２のフレキシブル基板１０３の配線パッド２１１と、素子チップ１０１上の電極パッド２０４同士を位置合わせして、仮留めする。次に第１のフレキシブル基板１０２についても同様に行う。次に、圧力と温度をかける。この工程により、電極パッド２０３、２０４と配線パッド２１１とに挟まれた領域のＡＣＦ３０１は潰され、電極パッド２０３、２０４と配線パッド２１１と間が電気的接続される。一方、隣り合う電極パッド２０３間や電極パッド２０４間のＡＣＦ３０１は潰されないため、ＡＣＦ自体が持つ絶縁性により電気的に絶縁されている。ここで、加熱することにより、樹脂が硬化し、それぞれの位置関係が保持される。以上のように、本実施形態を用いることで、複数のフレキシブル基板を簡易な工程で、素子チップ１０１上の電極パッドと電気接続することができる。
【００５４】
また、本実施形態では図５（ｂ）に示されているように、素子チップ１０１のある端部に配置された電極パッド２０３、２０４は、一直線状に並んでいる。同じフレキシブル基板に接続される電極パッド２０３同士や電極パッド２０４同士は、同じ間隔Ｘで配置されており、異なる素子群に接続される電極パッド２０３と電極パッド２０４との間は、Ｘより大きな間隔Ｙで配置されている。これにより、複数のフレキシブル基板を並べる場合でも、フレキシブル基板の端部の絶縁領域同士が干渉することなく、ＡＣＦ接続を行うことができる。
【００５５】
ただし、本実施形態はこれに限定されない。例えば、図５（ｃ）に示されているように、異なる電極パッド２０３と電極パッド２０４とを、配線の引き出し方向にずらして配置しても良い。これにより、異なる図５（ｂ）のように間隔Ｘより広い間隔Ｙのためのスペースを設ける必要がないため、電極パッド２０３、２０４が並ぶ方向の幅を抑えることができ、小型な静電容量型トランスデューサを提供することができる。
【００５６】
＜第３の実施形態＞
第３の実施形態について図６を用いて説明する。本実施形態は、複数のフレキシブル基板内の配線の配置に関する。それ以外の構成は、第１の実施形態や第２の実施形態と同じであるため、省略する。
【００５７】
本実施形態は、第１のフレキシブル基板１０２の第１の配線２４１と第２のフレキシブル基板の第２の配線２４２とが、第１及び第２のフレキシブル基板の厚み方向から見た場合にずれている領域があることを特徴とする。図６は、複数のフレキシブル基板をフレキシブル基板の上部から見た透視図である。
【００５８】
図６では、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３とが回路基板側の領域において重なっている。そして、回路基板側の領域では、第１のフレキシブル基板１０２内の第１の配線２４１に対して、第２のフレキシブル基板１０３内の第２の配線２４２が、配線パッド２１４が並ぶ方向に、配線間隔の半分程度だけずれている。つまり、第２のフレキシブル基板への第１の配線２４１の正射影は、隣り合う第２の配線２４２の正射影同士の間に位置するように並んでいる。第１の配線２４１の正射影と第２の配線２４２の正射影とが交互に並んでいるとより好ましい。このような構成により、第１の配線２４１と第２の配線２４２との間の距離を離すことができ、第１及び第２のフレキシブル基板間における配線間の寄生容量を低減することができる。
【００５９】
また、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３だけでなく、３枚以上のフレキシブル基板が重なっている場合は、少なくとも隣接する２枚のフレキシブル基板内の配線間で位置をずらすことが好ましい。
【００６０】
また、本実施形態は第２の実施形態と組み合わせると特に好ましい。第２の実施形態では、素子チップ１０１上の電極パッド２０３、２０４に、フレキシブル基板１０２、１０３の配線パッド２１１を位置合わせしているため、高い精度で互いの位置関係を決めることができる。そのため、本実施形態において、第１及び第２のフレキシブル基板１０２、１０３間の配線パッド２１１の位置関係を、高精度に合わせることができ、第１及び第２の配線２４１、２４２間の寄生容量を低減することができる。
【００６１】
＜第４の実施形態＞
第４の実施形態について図７を用いて説明する。本実施形態は、複数のフレキシブル基板の間に絶縁性シートが設けられていることを特徴とする。それ以外の構成は、第１から第３の実施形態と同じであるため、省略する。
【００６２】
図７は本実施形態の静電容量型トランスデューサの模式図である。図７では、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３との間に、絶縁性シート（スペーサー４０１）が配置されている。このスペーサー４０１により、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３との間の距離（スペース）を一定に保つことができる。具体的にはスペーサー４０１の厚さ以上に保つことができる。よって、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３に夫々設けられた配線間の寄生容量を小さな値に抑えることができる。
【００６３】
なお、スペーサー４０１は、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３とのうち、いずれか一方にのみ固定されることが好ましい。一方のフレキシブル基板にのみ固定されていることにより、位置ずれを吸収しやすく、また、フレキシブル基板をより柔軟に曲げることができる。
【００６４】
＜第５の実施形態＞
第５の実施形態について図８を用いて説明する。本実施形態は、複数のフレキシブル基板で１つの回路基板に接続されていることを特徴とする。それ以外は、第１から第４の実施形態と同じであるため、省略する。
【００６５】
図８は、本実施形態の静電容量型トランスデューサの模式図である。図８（ａ）では、第１及び第２のフレキシブル基板１０２、１０３が、回路基板１０４の両面に電気的に接続されている。回路基板１０４は、フレキシブル基板との接続用のコネクタ２２１、２２６を互いに異なる面に有している。第１のフレキシブル基板１０２は、回路基板１０４の一方の面（表面）側に配置されたコネクタ２２１に配線パッド２１４を介して電気的に接続されている。第２のフレキシブル基板１０３は、回路基板の他方の面（裏面）側に配置されたコネクタ２２６に、配線パッド２１４を介して電気的に接続されている。このような構成により、フレキシブル基板毎に回路基板を設ける構成に比べ、回路基板１０４の厚み方向の幅を低減することができ、より小型な静電容量型トランスデューサを提供することができる。
【００６６】
また、本実施形態のその他の例を図８（ｂ）を用いて説明する。図８（ｂ）では、回路基板１０４の片面にコネクタ２２１、２２７が２列に配置されている。コネクタ２２１、２２７は、配線が延びている方向に並んでいる。コネクタ２２１は、コネクタ２２１が設けられた面側において配線２２２を介して送受信回路２２３に電気的に接続されている。一方、コネクタ２２７は、コネクタ２２７が設けられた面側から貫通配線を介して裏面側に設けられた送受信回路（不図示）に電気的に接続される。
【００６７】
このような構成により、回路基板１０４とフレキシブル基板との接続部を片面だけに配置することが可能となる。そのため、両面にコネクタを配置する図８（ａ）の構成に比べて、コネクタ部分の高さを低くすることができ、より小型な静電容量型トランスデューサを提供することができる。また、回路基板の片側にコネクタが配置されているため、組立が容易になり、回路基板に対する配置の制約が少ない静電容量型トランスデューサを提供することができる。
【００６８】
また、本実施形態では、回路基板１０４と第１及び第２のフレキシブル基板１０２、１０３との電気接続は、コネクタを用いる構成を説明したが、本実施形態はこれに限らない。具体的にはＡＣＦによる接続やワイヤによる接続を行ってもよい。ワイヤの場合は、回路基板１０４と第１及び第２のフレキシブル基板１０２、１０３との接続部の高さを低くすることができる。また、ＡＣＦの場合はさらに、回路基板１０４と第１及び第２のフレキシブル基板１０２、１０３との接続部の高さを大幅に低くすることができるため、より小型な静電容量型トランスデューサを提供することができる。
【００６９】
＜第６の実施形態＞
第６の実施形態について図９を用いて説明する。本実施形態は、第１及び第２のフレキシブル基板とは異なる、第３のフレキシブル基板を有する。それ以外は、第１から第５の実施形態と同じであるため、省略する。
【００７０】
図９は、本実施形態の静電容量型トランスデューサの模式図である。図９では、第３のフレキシブル基板１０５が、第１及び第２のフレキシブル基板の下に配置されている。第３のフレキシブル基板１０５内の第３の配線２３０は、配線パッド２１５を介して素子チップ１０１の共通電極である第２の電極４と電気的に接続されている。また、第３のフレキシブル基板１０５内の第３の配線２３０は、配線パッド２３２を介して回路基板１０４又は外部に備えられた直流電圧供給手段（不図示）に接続されたコネクタ２３１に電気的に接続されている。つまり、第３の配線２３０は、素子チップ１０１の共通電極に直流電圧Ｖａを供給する。
【００７１】
また、第１及び第２の配線２１２、２２４に送受信信号（送信信号と受信信号とのうち一方）が伝わる際、第３の配線２３０には、送受信信号に対応したリターン信号が流れる。送受信信号を劣化せずに伝送されるためには、この送受信信号を伝える第１及び第２の配線２１２、２２４と、リターン信号配線として機能する第３の配線２３０と、はできるだけお互いの経路を離すことなく併走させることが好ましい。
【００７２】
本実施形態の構成により、送受信信号が通る第１及び第２の配線２１２、２２４に第３の配線２３０を対向させて配置させることができる。よって、素子チップ１０１と送受信回路２２３、２２５との間における送受信信号の伝達特性の劣化を抑制することができる。
【００７３】
第３のフレキシブル基板１０５の位置は、図９では第１及び第２のフレキシブル基板１０２、１０３の下側に配置されているが、本実施形態はこれに限定されない。第１及び第２のフレキシブル基板１０２、１０３の上側でもよく、第１及び第２のフレキシブル基板１０２、１０３の間に配置されてもよい。
【００７４】
＜第７の実施形態＞
第７の実施形態について図１０を用いて説明する。本実施形態は、第１及び第２のフレキシブル基板間に第４のフレキシブル基板を有する。それ以外は、第１から第６の実施形態と同じであるため、省略する。
【００７５】
図１０は、本実施形態の静電容量型トランスデューサの模式図である。図１０では、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３との間に、第４のフレキシブル基板１０７を備えている。第４のフレキシブル基板１０７は、同電位となる第４の配線２３７が全面に渡り配置されており、絶縁膜で覆われている。
【００７６】
第４のフレキシブル基板１０７内の第４の配線２３７は、素子チップ１０１のパッド２１７を介して素子基板に接続されている。また、第４の配線２３７は、配線パッド２４７とコネクタ２５７とを介して、回路基板１０４の持つ所定の基準電位（典型的にはグランド電位Ｖｇ）に接続されている。
【００７７】
このような第３のフレキシブル基板１０７により、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３との間が、所定の基準電位に固定された第４の配線２３７により静電遮蔽される。そのため、第１のフレキシブル基板１０２内の第１の配線２１２と、第２のフレキシブル基板１０３内の第２の配線２２４との間に発生する寄生容量をほぼ無くす事ができる。よって、素子チップ１０１と送受信回路２２３、２２５との間における送受信信号の伝達特性の劣化を抑制することができる。
【００７８】
＜第８の実施形態＞
第８の実施形態について図１１を用いて説明する。本実施形態は、第１のフレキシブル基板１０２と第２のフレキシブル基板１０３とが素子チップ１０１の互いに異なる端面（側面）側に配置されている点が第１から第７の実施形態とは異なる。それ以外は、第１から第７の実施形態と同じであるため、省略する。
【００７９】
図１１は、本実施形態の静電容量型トランスデューサの模式図である。図１１では、第１のフレキシブル基板１０２の第１の配線２１２は、素子チップ１０１の第１の端面側において第１の素子群の電極パッド２０３と電気的に接続されている。第２のフレキシブル基板１０３の第２の配線２２４は、素子チップ１０１の第２の端面側において第２の素子群の電極パッド２０４と電気的に接続されている。
【００８０】
本実施形態においても、第１の配線２１２同士、第２の配線２２４同士の配線間隔を広げて配線間の寄生容量を低減することができる。さらに、電極パッド２０３、２０４の並ぶ方向の回路基板の幅を抑えることができ、小型な静電容量型トランスデューサを提供することができる。
【００８１】
＜第９の実施形態＞
上記第１から第８の実施形態で説明した静電容量型トランスデューサは、超音波を含む音響波を用いた被検体情報取得装置に適用することができる。被検体からの音響波を静電容量型トランスデューサで受信し、静電容量型トランスデューサから出力される電気信号を用いて、被検体情報を取得する。被検体情報としては、光吸収係数などの被検体の光学特性値を反映した情報や、音響インピーダンスの違いを反映した情報を取得することができる。
【００８２】
図１２（ａ）は、光音響効果を利用した被検体情報取得装置を示した模式図である。光源２０１０から発生したパルス光は、レンズ、ミラー、光ファイバー等の光学部材２０１２を介して、被検体２０１４に照射される。被検体２０１４の内部にある光吸収体２０１６は、パルス光のエネルギーを吸収し、音響波である光音響波２０１８を発生する。
【００８３】
静電容量型トランスデューサ２０２０は、光音響波２０１８を受信する。なお、静電容量型トランスデューサ２０２０は筐体２０２２に収納され、少なくとも筐体２０２２と静電容量型トランスデューサ２０２０とによりプローブが構成される。プローブは信号処理部２０２４に接続されており、静電容量型トランスデューサ２０２０から出力された電気信号が信号処理部２０２４に送信される。
【００８４】
信号処理部２０２４は、入力された電気信号に対して、Ａ／Ｄ変換等の信号処理を行い、データ処理部２０２６へ出力する。データ処理部２０２６は、入力された信号を用いて被検体情報（光吸収係数などの被検体の光学特性値を反映した特性情報）を画像データとして取得する。なお、ここでは、信号処理部２０２４とデータ処理部２０２６を含めて、処理部という。表示部２０２８は、データ処理部２０２６から入力された画像データに基づいて、画像を表示する。
【００８５】
図１２（ｂ）は、音響波の反射を利用した超音波エコー診断装置等の被検体情報取得装置を示したものである。信号処理部２１２４からの送信信号に基づいてプローブ内の静電容量型トランスデューサ２１２０から被検体２１１４へ送信された音響波は、反射体２１１６により反射される。静電容量型トランスデューサ２１２０は、反射された音響波２１１８を受信して電気信号に変換し、信号処理部２１２４に出力する。信号処理部２１２４は、入力された電気信号に対して、Ａ／Ｄ変換や増幅等の信号処理を行い、データ処理部２１２６へ出力する。データ処理部２１２６は、入力された信号を用いて被検体情報（音響インピーダンスの違いを反映した特性情報）を画像データとして取得する。なお、ここでは、信号処理部２１２４とデータ処理部２１２６を含めて、処理部という。表示部２１２８は、データ処理部２１２６から入力された画像データに基づいて、画像を表示する。
【００８６】
なお、プローブは、機械的に走査するものであっても、医師や技師等のユーザが被検体に対して移動させるもの（ハンドヘルド型）であってもよい。また、図１２（ｂ）のように反射波を用いる装置の場合、音響波を送信するプローブは受信するプローブと別に設けても良い。
【００８７】
さらに、図１２（ａ）と図１２（ｂ）の装置の機能をどちらも兼ね備えた装置とし、被検体の光学特性値を反映した被検体情報と、音響インピーダンスの違いを反映した被検体情報と、をどちらも取得するようにしてもよい。この場合、図１２（ａ）の静電容量型トランスデューサ２０２０が光音響波の受信だけでなく、音響波の送信と反射波の受信を行うようにしてもよい。
【００８８】
このように、第１から第８の実施形態の静電容量型トランスデューサは、光音響効果や超音波エコーを利用した装置に適用することができる。また、第１から第８の実施形態の静電容量型トランスデューサから送受信される信号は、特性劣化が抑制されているため、高精度な被検体情報を取得することができる。
【００８９】
また、プローブが小型化されるため、取り回しや操作性が良く、使い勝手の良い被検体情報取得装置を提供することができる。
【符号の説明】
【００９０】
１００  支持部材
１０１  素子チップ
１０２  第１のフレキシブル基板
１０３  第２のフレキシブル基板
１０４  第１の回路基板
１０５  第３のフレキシブル基板
１０６  第２の回路基板
１０７  第４の回路基板
２０１  素子
２０３  第１の電極パッド
２０４  第２の電極パッド
２１２  第１の配線
２２４  第２の配線
２２３  第１の送受信回路
２２５  第２の送受信回路
【図１】
2015019225.tif 000003
【図２】
2015019225.tif 000004
【図３】
2015019225.tif 000005
【図４】
2015019225.tif 000006
【図５】
2015019225.tif 000007
【図６】
2015019225.tif 000008
【図７】
2015019225.tif 000009
【図８】
2015019225.tif 000010
【図９】
2015019225.tif 000011
【図１０】
2015019225.tif 000012
【図１１】
2015019225.tif 000013
【図１２】
2015019225.tif 000014