(57)【要約】【課題】ゲートドライブ回路において、補償回路動作時におけるゲート電圧ＶＧＥ波形成形の自由度を向上させると共に、制御回路の異常時においても、ゲート抵抗および補償抵抗に流れる電流を減衰させる。【解決手段】ゲート信号に基づいてゲート電源回路４の出力により電力用半導体スイッチＳのゲート端子−エミッタ端子間にゲート電圧を印加し、電力用半導体スイッチＳを駆動するゲートドライブ回路において、補償抵抗ＲｃとコンデンサＣの直列接続回路を有する補償回路３を設ける。前記直列接続回路の一端は電力用半導体スイッチＳのゲート端子Ｇに接続されている。そして、前記電力用半導体スイッチＳのコレクタ−エミッタ間の電圧ＶＣＥ，ゲート電圧ＶＧＥまたはコレクタ電流ＩＣの状態量Ｖｄｅｔに応じて、制御回路２により、補償回路３に＋の電圧または−の電圧を印加する。【選択図】図１
2015023676.tif 000002
【特許請求の範囲】
【請求項１】
ゲート信号に基づいてゲート電源回路の出力により電力用半導体スイッチのゲート端子−エミッタ端子間にゲート電圧を印加し、電力用半導体スイッチを駆動するゲートドライブ回路であって、
補償抵抗とコンデンサとを直列接続した直列接続回路を有し、その直列接続回路の一端が前記電力用半導体スイッチのゲート端子に接続された補償回路を備え、
前記電力用半導体スイッチのコレクタ−エミッタ間の電圧，ゲート電圧またはコレクタ電流の状態量に応じて、制御回路により、補償回路の直列接続回路の他端に＋の電圧または−の電圧を印加することを特徴とするゲートドライブ回路。
【請求項２】
前記制御回路は、比較器を備え、
当該比較器において、前記電力用半導体スイッチのコレクタ−エミッタ間の電圧，ゲート電圧またはコレクタ電流の状態量と予め設定された閾値を比較し、比較結果の信号を補償回路へ出力することを特徴とする請求項１記載のゲートドライブ回路。
【請求項３】
前記電力用半導体スイッチのコレクタ−エミッタ間の電圧，ゲート電圧またはコレクタ電流を検出回路で検出し、
検出結果に比例係数を乗算して状態量を算出することを特徴とする請求項１または２記載のゲートドライブ回路。
【請求項４】
コントローラにおいて、前記電力用半導体スイッチのコレクタ−エミッタ間の電圧，ゲート電圧またはコレクタ電流の状態量を演算することを特徴とする請求項１または２記載のゲートドライブ回路。
【請求項５】
前記補償回路を複数有し、各補償回路における直列接続回路の一端がゲート端子に接続されていることを特徴とする請求項１〜４のうち何れか１項に記載のゲートドライブ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、 電力用半導体スイッチ素子を用いる電力変換装置全般において、ＩＧＢＴやＦＥＴなどの電力用半導体スイッチのオン／オフ制御を行うゲートドライブ回路に関する。
【背景技術】
【０００２】
図１２は、電力用半導体スイッチＳのゲートドライブ回路を示す代表図である。ＩＧＢＴやＦＥＴなどの電力用半導体スイッチＳは、ゲート端子Ｇとエミッタ端子Ｅに印加するゲート電圧ＶＧＥによって、オンオフする。
【０００３】
図１３に示すように、電力用半導体スイッチＳがスイッチングする場合、コレクタ端子Ｃとエミッタ端子Ｅ間の電圧（以下、コレクタ−エミッタ間電圧と称する）ＶＣＥ、及び、コレクタ端子Ｃに流れる電流（以下、コレクタ電流と称する）ＩＣの変化によって、電力損失（＝ＶＣＥ×ＩＣ）が発生する。
【０００４】
電力変換装置を高効率化するためには、この電力用半導体スイッチＳの電力損失を低減させる必要がある。それには、コレクタ−エミッタ間電圧ＶＣＥあるいはコレクタ電流ＩＣの波形整形が必要であり、その手段として、ゲート容量を充電する電荷注入量を制御する必要がある。
【０００５】
上記の波形整形を行う従来方式として、特許文献１が開示されている。図１４に示すように、特許文献１の制御方式は、電力用半導体スイッチＳの状態を検出回路１によって検出し、その検出量に基づいた制御回路２の出力により、波形制御に必要な電荷注入量を補償回路３を介して得るものである。
【０００６】
ここで、各回路について説明する。
【０００７】
（１）  検出回路１
図１４では、電力用半導体スイッチＳのコレクタ−エミッタ間電圧ＶＣＥを検出しているが、これ以外にもゲート電圧ＶＧＥやコレクタ電流ＩＣを検出することが考えられ、電力用半導体スイッチＳの状態量を観測するための情報を検出する。
【０００８】
（２）  制御回路２
検出回路１によって検出された状態量にしたがって、補償量を決める。比較器やアナログによるレベル制御、ＰＩ制御などが考えられる。
【０００９】
（３）  補償回路３
制御回路２によって決定された補償量を実際の電圧や電流に置き換える回路である。減流抵抗なども補償回路３に属する。
【００１０】
検出回路１および制御回路２を省略し、ゲート電源回路４と補償回路３のみとしたゲートドライブ回路の例を示すと、図１５（ｂ）のようになる。比較として、補償回路３をもたないゲートドライブ回路の例を図１５（ａ）に示す。
【００１１】
ここでは、電力用半導体スイッチＳのゲート−エミッタ端子間を１つのゲート容量Ｃｇでモデル化している。このモデル化は公知の技術内容である。符号ＳＷ１，ＳＷ２は通常のゲート電源回路４内で駆動されるスイッチを示し、符号ＳＷ３，ＳＷ４は、前述の制御回路２によって駆動される補償回路３内のスイッチである。
【００１２】
また、全体回路の小型化のため、直流電源ＶｕとＶｄは、ゲート電源回路４用と補償回路３用で共通化している。
【００１３】
図１６（ａ），（ｂ）に、図１５における各部の電圧波形、電流波形の例を示す。補償回路３をもつモデルを示す図１６（ｂ）では、ゲート電圧ＶＧＥの波形が整形されている。このゲート電圧ＶＧＥの波形整形によってコレクタ−エミッタ間電圧ＶＣＥおよびコレクタ電流ＩＣの波形が整形され、電力損失を低減させることができる。
【００１４】
図１７に、補償回路３を持たない場合と持つ場合のターンオン時の電力損失の例を示す。補償回路３の動作により、コレクタ−エミッタ間電圧ＶＣＥが整形されて、電力損失が低減されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００７−２２１８６３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、ゲート端子Ｇにゲート電源回路４からの電荷を注入する場合、図１８に示すように、スイッチＳＷ１がオンし、スイッチＳＷ２がオフする。図１９の時刻ｔ１が、そのタイミングである。ゲート端子Ｇに補償回路３からの電荷を注入する場合、スイッチＳＷ３がオンし、スイッチＳＷ４がオフする。図１９の時刻ｔ２が、そのタイミングである。ここで、時刻ｔ１から時刻ｔ２までの期間をＴとする。
【００１７】
前記期間Ｔの状態、すなわち、図１８に示すように、スイッチＳＷ１とスイッチＳＷ４がオンの状態では、ゲート抵抗Ｒｇと補償抵抗Ｒｃの分圧によって、ゲート電圧ＶＧＥは、下記（１）式に制限される。
【００１８】
ＶＧＥ≦Ｒｇ／（Ｒｇ十Ｒｃ）＊（Ｖｕ十Ｖｄ）−Ｖｄ  ・・・（1）
図１９は、Ｒｇ＝Ｒｃの場合におけるゲート電圧ＶＧＥの波形の例を示している。スイッチＳＷ１とスイッチＳＷ４がオンする期間Ｔでは、ゲート電圧ＶＧＥが前記（1）式に従って、ＶＧＥ≦１／２＊（Ｖｕ−Ｖｄ）に抑制されている。このことが、ゲート電圧ＶＧＥの波形整形の範囲に制限を与えている。 その結果、電力損失の低減およびコレクタ−エミッタ間電圧ＶＣＥのサージ電圧抑制効果に制限を与えている。
【００１９】
また、補償回路３のスイッチＳＷ３，ＳＷ４におけるオンオフ動作の異常等の原因により、図２０（ｂ）に示すように、前述の期間Ｔ（すなわち、スイッチＳＷ１とスイッチＳＷ４がオンしている期間）が長くなる場合、ゲート抵抗電流Ｉｒｇ＝補償抵抗電流Ｉｒｃ＝（Ｖｕ＋Ｖｄ）／（Ｒｇ＋Ｒｃ）の電流がゲート抵抗Ｒｇと補償抵抗Ｒｃに長時間連続して流れる。図１８の破線が、その時のゲート抵抗電流Ｉｒｇ，補償抵抗電流Ｉｒｃの経路である。
【００２０】
この状態に起因するゲート抵抗Ｒｇと補償抵抗Ｒｃの過負荷焼損の防止のため、ゲート抵抗Ｒｇと補償抵抗Ｒｃは連続通電電流に耐えうる熱容量を持つ抵抗、すなわち、寸法の大きい抵抗を選定しなければいけない。このことが、回路の大型化につながっていた。
【００２１】
以上示したようなことから、電力損失の低減およびコレクタ−エミッタ間電圧ＶＣＥのサージ電圧抑制効果を向上させると共に、制御回路の異常時においてもゲート抵抗および補償抵抗に流れる電流を減衰させたゲートドライブ回路を提供することが課題となる。
【課題を解決するための手段】
【００２２】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、ゲート信号に基づいてゲート電源回路の出力により電力用半導体スイッチのゲート端子−エミッタ端子間にゲート電圧を印加し、電力用半導体スイッチを駆動するゲートドライブ回路であって、補償抵抗とコンデンサとを直列接続した直列接続回路を有し、その直列接続回路の一端が前記電力用半導体スイッチのゲート端子に接続された補償回路を備え、前記電力用半導体スイッチのコレクタ−エミッタ間の電圧，ゲート電圧またはコレクタ電流の状態量に応じて、制御回路により、補償回路の直列接続回路の他端に＋の電圧または−の電圧を印加することを特徴とする。
【００２３】
また、その一態様として、前記制御回路は、比較器を備え、当該比較器において、前記電力用半導体スイッチのコレクタ−エミッタ間の電圧，ゲート電圧またはコレクタ電流の状態量と予め設定された閾値を比較し、比較結果の信号を補償回路へ出力することを特徴とする。
【００２４】
また、その一態様として、前記電力用半導体スイッチのコレクタ−エミッタ間の電圧，ゲート電圧またはコレクタ電流を検出回路で検出し、検出結果に比例係数を乗算して状態量を算出することを特徴とする。 
【００２５】
また、別の態様として、コントローラにおいて、前記電力用半導体スイッチのコレクタ−エミッタ間の電圧，ゲート電圧またはコレクタ電流の状態量を演算することを特徴とする。
【００２６】
さらに、その一態様として、前記補償回路を複数有し、各補償回路における直列接続回路の一端がゲート端子に接続されていることを特徴とする。
【発明の効果】
【００２７】
本発明によれば、ゲートドライブ回路において、電力損失の低減およびコレクタ−エミッタ間電圧ＶＣＥのサージ電圧抑制効果を向上させると共に、制御回路の異常時においても、ゲート抵抗および補償抵抗に流れる電流を減衰させ、熱容量の小さいゲート抵抗，補償抵抗を用いることが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本願発明におけるゲートドライブ回路の基本構成を示す回路構成図である。
【図２】実施形態１におけるゲートドライブ回路を示す回路構成図である。
【図３】実施形態１における電力用半導体スイッチのターンオン時およびターンオフ時の各部の電圧波形，電流波形を示すタイムチャートである。
【図４】従来方式および実施形態１におけるターンオン時の各部波形を示すタイムチャートである。
【図５】制御回路異常時における電流波形を示すタイムチャートである。
【図６】実施形態２におけるゲートドライブ回路を示す回路構成図である。
【図７】実施形態２における電力用半導体スイッチのターンオン時およびターンオフ時の各部の電圧波形，電流波形を示すタイムチャートである。
【図８】実施形態３におけるゲートドライブ回路を示す回路構成図である。
【図９】実施形態３における電力用半導体スイッチのターンオン時およびターンオフ時の各部の電圧波形，電流波形を示すタイムチャートである。
【図１０】実施形態４におけるゲートドライブ回路を示す回路構成図である。
【図１１】検出回路を用いないゲート波形制御回路を示す回路構成図である。
【図１２】従来のゲートドライブ回路の一例を示す回路構成図である。
【図１３】電力用半導体スイッチがスイッチングする際の電力損失を示すタイムチャートである。
【図１４】従来のゲートドライブ回路を示す回路構成図である。
【図１５】補償回路を持たないゲートドライブ回路と補償回路を持つゲートドライブ回路を示すモデル図である。
【図１６】従来のゲートドライブ回路の各波形を示すタイムチャートである。
【図１７】補償回路を持たないゲートドライブ回路と補償回路を持つゲートドライブ回路の電力損失を示すタイムチャートである。
【図１８】ゲート抵抗と補償抵抗によるゲート電圧ＶＧＥの分圧動作を示す図である。
【図１９】ゲート電圧ＶＧＥ，ゲート抵抗電流Ｉｒｇ，補償抵抗電流Ｉｒｃを示すタイムチャートである。
【図２０】異常時におけるゲート電圧ＶＧＥ，ゲート抵抗電流Ｉｒｇ，補償抵抗電流Ｉｒｃを示すタイムチャートである。
【発明を実施するための形態】
【００２９】
図１は、本願発明におけるゲートドライブ回路の基本構成を示す回路図である。ゲート電源回路４と補償回路３との連続的な干渉を防止するため、補償回路３において補償抵抗ＲｃにコンデンサＣを直列接続して、補償容量を限定させるものである。
【００３０】
以下、本願発明に係るゲートドライブ回路における実施形態１〜６を図１〜図１１に基づいて詳述する。
【００３１】
［実施形態１］
図２は、本実施形態１におけるゲートドライブ回路を示す回路構成図である。本実施形態１は、 図１の基本構成において、検出回路１ａでコレクタ−エミッタ間電圧ＶＣＥを検出し、制御回路２内に比較器２ａを用いる構成である。補償回路３は、出力器３ａ，補償抵抗Ｒｃ，コンデンサＣを直列接続した直列接続回路を有し、直列接続回路の一端は電力用半導体スイッチＳのゲート端子Ｇに接続されている。ここで、図２では、出力器３ａ，補償抵抗Ｒｃ，コンデンサＣを順次直列接続し、コンデンサＣの一端を電力用半導体スイッチＳのゲート端子Ｇに接続した例を示しているが、直列接続回路の接続順序を変更して、出力器３ａ，コンデンサＣ，補償抵抗Ｒｃを順次直列接続し、補償抵抗Ｒｃの一端を電力用半導体スイッチＳのゲート端子に接続してもよい。なお、ゲート電源回路４は、図１５（ｂ）と同様に、直流電源Ｖｕ，Ｖｄ，スイッチＳＷ１，ＳＷ２を持つ構成とし、補償回路３の出力器３ａはスイッチＳＷ３，ＳＷ４をもつ構成とする。
【００３２】
次に、図２に示す本実施形態１におけるゲートドライブ回路の動作について説明する。
（１）ゲート電源回路４は、ゲート信号がオン指令のときＶｕ、ゲート信号がオフ指令のとき−Ｖｄを出力する。
（２）検出回路１ａは、電力用半導体スイッチＳのコレクタ−エミッタ間電圧ＶＣＥを検出し、状態量としてＶｄｅｔ＝Ｋ×ＶＣＥを出力する。Ｋは、状態量Ｖｄｅｔを後段の制御回路２の電圧レベルに変換するための比例係数である。
（３）制御回路２は、前記状態量Ｖｄｅｔと予め設定された閾値Ｖｒｅｆを比較器２ａにより比較する。Ｖｄｅｔ＞Ｖｒｅｆのとき、比較器２ａは補償回路ＯＦＦ指令を出力する。一方、Ｖｄｅｔ＜Ｖｒｅｆのときは、比較器２ａは補償回路ＯＮ指令を出力する。
（４）補償回路３の出力器３ａは、制御回路２からの指令に従って電圧を出力する。  補償回路ＯＦＦ指令のとき、スイッチＳＷ３とスイッチＳＷ４からなる出力器３ａは、スイッチＳＷ３がＯＦＦ、スイッチＳＷ４がＯＮとなって、−Ｖｄを出力する。補償回路ＯＮ指令のとき、スイッチＳＷ３とスイッチＳＷ４からなる出力器３ａは、スイッチＳＷ３がＯＮ、スイッチＳＷ４がＯＦＦとなって、Ｖｕを出力する。なお、制御回路２内の比較器２ａと補償回路３内の出力器３ａは、共通化してもよい。
【００３３】
図３に、電力用半導体スイッチＳのターンオン時およびターンオフ時の、各部の電圧波形、電流波形を示す。（１）〜（６）の各期間での動作を説明する。
【００３４】
［ターンオン時］
期間（１）：ゲート信号がオフ指令なので、ゲート電源回路４出力＝−Ｖｄである。電力用半導体スイッチＳはオフ状態なので、Ｖｄｅｔ＞Ｖｒｅｆである。よって、出力器３ａ出力＝−Ｖｄである。また、ゲート電圧ＶＧＥ＝−Ｖｄである。出力器３ａ出力とゲート電圧ＶＧＥが同電位なので、補償回路３のコンデンサＣのコンデンサ電圧Ｖｃ＝０である。
【００３５】
期間（２）：ゲート信号がオン指令に変わったので、ゲート電源回路出力＝Ｖｕとなる。電力用半導体スイッチＳはターンオンするが、この期間ではまだ、Ｖｄｅｔ＞Ｖｒｅｆである。よって、出力器３ａ出力＝−Ｖｄである。電力用半導体スイッチＳのゲート容量が充電されるため、ゲート電圧ＶＧＥは上昇していく。
【００３６】
また、ゲート電源回路４出力と出力器３ａ出力間に電位差（Ｖｕ＋Ｖｄ）が生じるため、コンデンサＣは充電され、コンデンサ電圧Ｖｃは０から変化していく。
【００３７】
期間（３）：この期間（３）で、Ｖｄｅｔ＜Ｖｒｅｆとなる。よって、出力器３ａ出力＝Ｖｕである。電力用半導体スイッチＳのゲート容量Ｃｇが充電されるため、ゲート電圧ＶＧＥはＶｕまで上昇する。
【００３８】
期間（３）の途中でゲート電源回路４出力と出力器３ａ出力間の電位差が０となるため、コンデンサＣは放電されコンデンサ電圧Ｖｃは０となる。このときのコンデンサＣの放電電荷は電力用半導体スイッチＳのゲート容量Ｃｇへの充電電荷として移行する。この電荷の移行によって、電力用半導体スイッチＳのゲート容量Ｃｇは速やかに充電を完了することができる。
【００３９】
［ターンオフ時］
期間（４）：ゲート信号がオン指令なので、ゲート電源回路４出力＝Ｖｕである。電力用半導体スイッチＳはオン状態なので、Ｖｄｅｔ＜Ｖｒｅｆである。よって、出力器３ａ出力＝Ｖｕである。また、ゲート電圧ＶＧＥ＝Ｖｕである。出力器３ａ出力とゲート電圧ＶＧＥが同電位なので、補償回路３のコンデンサＣの印加電圧Ｖｃ＝０である。
【００４０】
期間（５）：ゲート信号がオフ指令に変わったので、ゲート電源回路４出力＝−Ｖｄとなる。電力用半導体スイッチＳはターンオフするが、この期間（５）ではまだ、Ｖｄｅｔ＜Ｖｒｅｆである。よって、比較器２ａ出力ＯＮ指令，出力器３ａ出力＝Ｖｕである。電力用半導体スイッチＳのゲート容量が放電されるため、ゲート電圧ＶＧＥは降下していく。
【００４１】
また、ゲート電源回路４出力と出力器３ａ出力間に電位差−（Ｖｕ＋Ｖｄ）が生じるため、コンデンサＣは充電され、コンデンサ電圧Ｖｃは０から変化していく。
【００４２】
期間（６）：この期間（６）で、Ｖｄｅｔ＞Ｖｒｅｆとなる。よって、比較器２ａ出力ＯＦＦ指令，出力器３ａ出力＝−Ｖｄである。電力用半導体スイッチＳのゲート容量Ｃｇが放電されるため、ゲート電圧ＶＧＥは−Ｖｄまで降下する。また、ゲート電源回路４出力と出力器３ａ出力間に電位差＝０となるため、コンデンサＣは放電されコンデンサ電圧Ｖｃ＝０となる。このときのコンデンサＣの放電電荷は電力用半導体スイッチＳのゲート容量Ｃｇへの充電電荷として移行する。この電荷の移行によって、電力用半導体スイッチＳのゲート容量Ｃｇは速やかに充電を完了することができる。
【００４３】
従来方式および本実施形態１におけるターンオン時の各部波形（例）の比較図を、図４に示す。図４では、期間（２）におけるゲート電圧ＶＧＥの最大値＝Ｖｍが、（ｂ）の実施形態１の方式の方が高くなっている。すなわち、（ｂ）の実施形態１の方式の方がゲート電圧ＶＧＥの波形整形の自由度が高くなっている。このことが、電力用半導体スイッチＳのゲート容量Ｃｇへの充電速度を速めて、コレクタ−エミッタ間電圧ＶＣＥの波形整形および電力損失の低減につながっている。
【００４４】
さらに、ゲート電圧ＶＧＥの波形整形の自由度が高いことは、ターンオフ時のコレクタ−エミッタ間電圧ＶＣＥのサージ電圧の抑制にもつながっている。なお、図７からわかるように閾値Ｖｒｅｆの値を変えるとゲート電圧の波形も変わる。すなわち、閾値Ｖｒｅｆの値の調整により、電力損失およびサージ電圧値を調整することが可能となる。
【００４５】
次に、制御回路２の動作異常時のゲート抵抗Ｒｇおよび補償抵抗Ｒｃに流れる電流について説明する。各部の電流波形例の比較を図５に示す。
【００４６】
制御回路２の動作異常によって期間（２）が長時間連続した場合でも、本実施形態１の方式では、補償回路３にコンデンサＣがあるため、ゲート抵抗電流Ｉｒｇと補償抵抗電流Ｉｒｅは短時間で０Ａに減衰する。したがって、ゲート抵抗Ｒｇと補償抵抗Ｒｃは従来方式と同等の熱容量を必要としないため、ゲート抵抗Ｒｇと補償抵抗Ｒｃを従来回路より小型化することが可能となる。
【００４７】
［実施形態２］
次に、本実施形態２におけるゲートドライブ回路を図６に基づいて説明する。本実施形態２は、検出回路１ｂにおいて、ゲート電圧ＶＧＥを検出し、状態Ｖｄｅｔ＝Ｋ×ＶＧＥとして出力する。Ｋは状態量Ｖｄｅｔを後段の制御回路２の電圧レベルに変換するため比例係数である。その他の構成は、実施形態１と同様であるため、ここでの説明は省略する。
【００４８】
図７に、電力用半導体スイッチＳのターンオン時およびターンオフ時の、各部の電圧波形を示す。 実施形態１との相違点は、ゲート電圧ＶＧＥと閾値Ｖｒｅｆを比較する点である。通常、ゲート電圧ＶＧＥはコレクタ−エミッタ間電圧ＶＣＥと比べて電圧レベルが低い。したがって、実施形態１と比べて、検出回路１ｂが低電圧回路でよいという特徴がある。
【００４９】
また、本実施形態２では、実施形態１と同様に、電力損失の低減，ターンオフ時におけるサージ電圧抑制、ゲート抵抗Ｒｇと補償回路Ｒｃの小型化の作用効果を奏する。
【００５０】
［実施形態３］
次に、本実施形態３におけるゲートドライブ回路を図８に基づいて説明する。本実施形態３は、検出回路１ｃにおいて、コレクタ電流ＩＣを検出し、状態量Ｖｄｅｔ＝Ｋ×Ｉｃとして出力する。Ｋは状態量Ｖｄｅｔを後段の制御回路２の電圧レベルに変換するため比例係数である。その他の構成は、実施形態１と同様であるため、ここでの説明は省略する。
【００５１】
図９に、電力用半導体スイッチＳのターンオン時およびターンオフ時の、各部の電圧波形を示す。本実施形態３におけるゲートドライブ回路 の特徴は、電気的に絶縁されている電流検出器１ｃを用いるため、ノイズに強いことである。
【００５２】
また、本実施形態３では、実施形態１と同様に、電力損失の低減，ターンオフ時におけるサージ電圧抑制、ゲート抵抗Ｒｇと補償抵抗Ｒｃの小型化の作用効果を奏する。
【００５３】
［実施形態４］
次に、本実施形態４におけるゲートドライブ回路を図１０に基づいて説明する。本実施形態４は、実施形態１におけるゲートドライブ回路の回路構成において、制御回路２内の比較器２ａ，２ｂおよび補償回路３内の出力器３ａ，３ｂ，補償抵抗Ｒｃ１，Ｒｃ２，コンデンサＣ１，Ｃ２を複数用いた構成である。制御回路２および補償回路３の動作は、実施形態１と同様である。なお、制御回路２内の比較器２ａ，２ｂと補償回路３内の出力器３ａ，３ｂは、共通化してもよい。
【００５４】
補償回路３を複数備えることによって、実施形態１と比べて、波形整形の自由度をさらに高めることができる。したがって、電力損失の低減とターンオフ時におけるサージ電圧抑制の効果がより顕著となる。
【００５５】
また、実施形態１と同様に、ゲート抵抗Ｒｇと補償抵抗Ｒｃを小型化する作用効果を有する。
【００５６】
［実施形態５］
次に、本実施形態５におけるゲートドライブ回路を説明する。本実施形態５は、 実施形態４の回路構成において、検出回路１に実施形態２のゲート電圧ＶＧＥを検出する検出回路１ｂを用いた構成である。
【００５７】
本実施形態５では、実施形態４と同様の作用効果を奏する。
【００５８】
［実施形態６］
次に、本実施形態６におけるゲート波形制御回路を説明する。本実施形態６は 、実施形態４の回路構成において、検出回路１に実施形態３のコレクタ電流ＩＣを検出する検出回路１ｃを用いた構成である。
【００５９】
本実施形態６では、実施形態４と同様の作用効果を奏する。
【００６０】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００６１】
例えば、実施形態１〜６では制御回路２に比較器２ａを用いる回路を示したが、この制御回路２は、実施形態１〜６で示した回路構成に限らず、アナログによるレベル制御、ＰＩ制御などの補償量を決める他の制御回路を適用してもよい。
【００６２】
また、実施形態１〜６では、検出回路１によりコレクタ−エミッタ間電圧ＶＣＥ、ゲート電圧ＶＧＥ、コレクタ電流ＩＣを検出して、これらの値に比例した値の状態量Ｖｄｅｔを検出回路１が制御回路２へ出力する回路構成を示した。この状態量Ｖｄｅｔの演算に必ずしも検出回路１を用いなくともよい。例えば、図１１に示すように、ゲート信号を出力している電力変換装置全体の動作を制御するＣＰＵを搭載したコントローラ５内において、フィードフォワード制御により決められる状態量Ｖｄｅｔの推定演算値を適用してもよい。
【符号の説明】
【００６３】
１，１ａ，１ｂ，１ｃ…検出回路
２…制御回路
３…補償回路
４…ゲート電源回路
５…コントローラ
Ｇ…ゲート端子
Ｖｄｅｔ…状態量
Ｒｃ…補償抵抗
Ｃ…コンデンサ
２ａ…比較器
ＶＣＥ…コレクタ−エミッタ間電圧
ＶＧＥ…ゲート電圧
ＩＣ…コレクタ電流
Ｖｒｅｆ…閾値
Ｋ…比例係数
【図１】
2015023676.tif 000003
【図２】
2015023676.tif 000004
【図３】
2015023676.tif 000005
【図４】
2015023676.tif 000006
【図５】
2015023676.tif 000007
【図６】
2015023676.tif 000008
【図７】
2015023676.tif 000009
【図８】
2015023676.tif 000010
【図９】
2015023676.tif 000011
【図１０】
2015023676.tif 000012
【図１１】
2015023676.tif 000013
【図１２】
2015023676.tif 000014
【図１３】
2015023676.tif 000015
【図１４】
2015023676.tif 000016
【図１５】
2015023676.tif 000017
【図１６】
2015023676.tif 000018
【図１７】
2015023676.tif 000019
【図１８】
2015023676.tif 000020
【図１９】
2015023676.tif 000021
【図２０】
2015023676.tif 000022