(57)【要約】      （修正有）【課題】積層セラミックキャパシタから発生した振動が印刷回路基板に伝達されることで発生するアコースティックノイズを、効果的に低減させる。【解決手段】複数の誘電体層１１１が積層され、下面に内側へ凹むように形成された幅方向の溝部１７０を有するセラミック本体と、セラミック本体内で誘電体層１１１を介して、セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極１２１，１２２と、セラミック本体の両端面にそれぞれ形成され、第１及び第２の内部電極１２１，１２２とそれぞれ電気的に連結された第１及び第２の外部電極１３１，１３２と、を含む。【選択図】図４
2015019032.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層され、下面に内側へ凹むように形成された幅方向の溝部を有するセラミック本体と、
前記セラミック本体内で前記誘電体層を介して、前記セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極と、
前記セラミック本体の両端部にそれぞれ形成され、前記第１及び第２の内部電極とそれぞれ電気的に連結された第１及び第２の外部電極と、
を含む、積層セラミックキャパシタ。
【請求項２】
前記セラミック本体の下側マージン部に前記溝部を基準として長さ方向に対向して形成された第１及び第２のダミー電極をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２のダミー電極は、前記セラミック本体の両端面からそれぞれ露出し、前記第１及び第２の外部電極とそれぞれ接続される、請求項２に記載の積層セラミックキャパシタ。
【請求項４】
前記第１及び第２のダミー電極は、前記第１及び第２の外部電極から離隔して形成される、請求項２に記載の積層セラミックキャパシタ。
【請求項５】
前記セラミック本体は下側マージン部が上側マージン部に比べて厚く形成され、
前記下側マージン部に前記溝部を基準として長さ方向に対向して形成された第１及び第２のダミー電極をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記第１及び第２のダミー電極は、前記セラミック本体の両端面からそれぞれ露出し、前記第１及び第２の外部電極とそれぞれ接続される、請求項５に記載の積層セラミックキャパシタ。
【請求項７】
前記第１及び第２のダミー電極は、前記第１及び第２の外部電極から離隔して形成される、請求項５に記載の積層セラミックキャパシタ。
【請求項８】
前記セラミック本体内で前記第１及び第２の内部電極とそれぞれ長さ方向に対向して離隔して形成され、前記第２及び第１の外部電極とそれぞれ接続された第１及び第２のダミーパターンをさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項９】
複数の誘電体層が積層され、下面に内側へ凹むように形成された長さ方向の溝部を有するセラミック本体と、
前記セラミック本体内で前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極と、
前記セラミック本体の両端部にそれぞれ形成され、前記第１及び第２の内部電極とそれぞれ電気的に連結された第１及び第２の外部電極と、
を含む、積層セラミックキャパシタ。
【請求項１０】
前記セラミック本体の下側マージン部に前記溝部を基準として幅方向に対向して形成された第１及び第２のダミー電極をさらに含む、請求項９に記載の積層セラミックキャパシタ。
【請求項１１】
前記第１及び第２のダミー電極は、前記セラミック本体の両端面からそれぞれ露出し、前記第１及び第２の外部電極とそれぞれ接続される、請求項１０に記載の積層セラミックキャパシタ。
【請求項１２】
前記第１及び第２のダミー電極は、前記セラミック本体の下面から上側に向かってその長さが小さく形成される、請求項１１に記載の積層セラミックキャパシタ。
【請求項１３】
前記第１及び第２のダミー電極は、前記セラミック本体の下面から上側に向かって段差状に形成される、請求項１１に記載の積層セラミックキャパシタ。
【請求項１４】
前記第１及び第２のダミー電極は、前記第１及び第２の外部電極から離隔して形成される、請求項１０に記載の積層セラミックキャパシタ。
【請求項１５】
前記第１及び第２のダミー電極は、
前記セラミック本体の両端面からそれぞれ露出した第１及び第２の引出部と、
前記第１及び第２の引出部の両端からそれぞれ内側に垂直突出した一対の延長部と、
を含む、請求項１０に記載の積層セラミックキャパシタ。
【請求項１６】
前記セラミック本体は下側マージン部が上側マージン部に比べて厚く形成され、
前記下側マージン部に前記溝部を基準として幅方向に対向して形成された第１及び第２のダミー電極をさらに含む、請求項９に記載の積層セラミックキャパシタ。
【請求項１７】
前記第１及び第２のダミー電極は、前記セラミック本体の両端面からそれぞれ露出し、前記第１及び第２の外部電極とそれぞれ接続される、請求項１６に記載の積層セラミックキャパシタ。
【請求項１８】
前記第１及び第２のダミー電極は、前記第１及び第２の外部電極から離隔して形成される、請求項１６に記載の積層セラミックキャパシタ。
【請求項１９】
第１及び第２の内部電極が形成された複数のセラミックシートを前記セラミックシートを介して前記第１及び第２の内部電極が対向して配置されるように積層し、その上に所定の間隔をおいて対向して第１及び第２のダミー電極が形成された複数のセラミックシートを積層し、加圧して前記第１及び第２のダミー電極の間に位置した部分が内側へ凹むように形成された積層体を製造する段階と、
前記積層体を一つのキャパシタに対応する領域ごとに切断し焼成して、前記第１及び第２のダミー電極が両端面からそれぞれ露出し、前記第１及び第２の内部電極が両端面から交互に露出するようにセラミック本体を製造する段階と、
前記セラミック本体に前記第１及び第２の内部電極と電気的に連結されるように第１及び第２の外部電極をそれぞれ形成する段階と、
を含む、積層セラミックキャパシタの製造方法。
【請求項２０】
前記積層体を製造する段階は、前記第１及び第２のダミー電極を前記セラミック本体の長さ方向に対向して配置する、請求項１９に記載の積層セラミックキャパシタの製造方法。
【請求項２１】
前記積層体を製造する段階は、前記第１及び第２のダミー電極を前記セラミック本体の幅方向に対向して配置する、請求項１９に記載の積層セラミックキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ‐Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型であり、且つ高容量が保障され実装が容易であるという長所により、多様な電子装置に用いられることができる。
【０００３】
例えば、上記積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等の映像機器、コンピューター、個人携帯端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話等の様々な電子製品の印刷回路基板に装着されて電気を充電又は放電させる役割をするチップ型のコンデンサーに用いられることができる。
【０００４】
このような積層セラミックキャパシタは、複数の誘電体層の間に相違する極性の内部電極が交互に配置された構造を有することができる。
【０００５】
このとき、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流又は交流電圧が印加されるときに、内部電極間に圧電現象が発生して周波数によりセラミック本体の体積を膨張及び収縮させながら、周期的な振動を発生させる可能性がある。
【０００６】
このような振動は、上記積層セラミックキャパシタの外部電極及び上記外部電極と印刷回路基板を連結するハンダを介して、印刷回路基板に伝達され、上記印刷回路基板全体が音響反射面となり、雑音となる振動音を発生させる可能性がある。
【０００７】
このような振動音は人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当し、このようなヒトに不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【０００８】
最近、電子機器では、部品の低騒音化により、積層セラミックキャパシタから発生するアコースティックノイズが強く現れる可能性があるため、積層セラミックキャパシタから発生するアコースティックノイズを効果的に低減させるための研究が必要とされている。
【０００９】
このようなアコースティックノイズを低減させる一つの方案として、フレーム状の金属端子を積層セラミックキャパシタの両端面に付着して、印刷回路基板に積層セラミックキャパシタを一定間隔離、隔して実装する方法が開示されている。
【００１０】
しかしながら、上記金属端子を用いてアコースティックノイズを一定水準に低減させるためには、上記金属端子の高さを一定規格以上に高くする必要があった。
【００１１】
この場合、上記金属端子の高さの増加は、結果的に、積層セラミックキャパシタが実装された部品の高さ寸法を増加させる原因となるため、高さ制限のある製品には用いることができないという問題があった。
【００１２】
下記特許文献１は、金属端子を用いて、積層セラミックキャパシタから印刷回路基板に伝達されるアコースティックノイズを低減させる事項について開示しているが、積層セラミックキャパシタが実装された部品のサイズ（高さ）を減らす方案については開示していない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】韓国公開特許第２０１２‐０１０６５９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、積層セラミックキャパシタが実装された製品の高さを増加させることなく、積層セラミックキャパシタから圧電現象によって発生した振動が、印刷回路基板に伝達されて発生するアコースティックノイズを効果的に低減させることができる積層セラミックキャパシタを提供することである。
【課題を解決するための手段】
【００１５】
本発明の一実施形態は、複数の誘電体層が積層され、下面に内側へ凹むように形成された幅方向の溝部を有するセラミック本体と、上記セラミック本体内で上記誘電体層を介して、上記セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極と、上記セラミック本体の両端面にそれぞれ形成され、上記第１及び第２の内部電極とそれぞれ電気的に連結された第１及び第２の外部電極と、を含む積層セラミックキャパシタを提供する。
【００１６】
本発明の一実施例において、上記セラミック本体の下側マージン部に上記溝部を基準として長さ方向に対向して形成された第１及び第２のダミー電極をさらに含むことができる。
【００１７】
本発明の一実施例において、上記第１及び第２のダミー電極は、上記セラミック本体の両端面からそれぞれ露出し、上記第１及び第２の外部電極とそれぞれ接続することができる。
【００１８】
本発明の一実施例において、上記第１及び第２のダミー電極は、上記第１及び第２の外部電極から離隔して形成することができる。
【００１９】
本発明の一実施例において、上記セラミック本体は、下側マージン部が上側マージン部に比べて厚く形成され、上記下側マージン部に上記溝部を基準として長さ方向に対向して形成された第１及び第２のダミー電極をさらに含むことができる。
【００２０】
この際、上記第１及び第２のダミー電極は、上記セラミック本体の両端面からそれぞれ露出し、上記第１及び第２の外部電極とそれぞれ接続することができる。
【００２１】
本発明の一実施例は、上記セラミック本体内で、上記第１及び第２の内部電極とそれぞれ長さ方向に対向して離隔して形成され、上記第２及び第１の外部電極とそれぞれ接続された第１及び第２のダミーパターンをさらに含むことができる。
【００２２】
本発明の他の実施形態は、複数の誘電体層が積層され、下面に内側へ凹むように形成された長さ方向の溝部を有するセラミック本体と、このセラミック本体内で上記誘電体層を介して、上記セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極と、上記セラミック本体の両端面にそれぞれ形成され、上記第１及び第２の内部電極とそれぞれ電気的に連結された第１及び第２の外部電極と、を含む積層セラミックキャパシタを提供する。
【００２３】
本発明の一実施例において、上記セラミック本体の下側マージン部に、上記溝部を基準として幅方向に対向して形成された第１及び第２のダミー電極をさらに含むことができる。
【００２４】
本発明の一実施例において、上記第１及び第２のダミー電極は、上記セラミック本体の両端面からそれぞれ露出し、上記第１及び第２の外部電極とそれぞれ接続され、上記セラミック本体の両端面からそれぞれ露出した第１及び第２の引出部と、上記第１及び第２の引出部の両端からそれぞれ内側に垂直突出した一対の延長部と、を含むことができる。
【００２５】
本発明の一実施例において、上記セラミック本体は下側マージン部が上側マージン部に比べて厚く形成され、上記下側マージン部に上記溝部を基準として幅方向に対向して形成された第１及び第２のダミー電極をさらに含むことができる。
【００２６】
本発明の一実施例において、上記第１及び第２のダミー電極は、上記セラミック本体の両端面からそれぞれ露出し、上記第１及び第２の外部電極とそれぞれ接続されることができ、上記セラミック本体の下面から上側に向かってその長さが小さく形成されるか、または、上記セラミック本体の下面から上側に向かって段差状に形成することができる。
【００２７】
本発明の他の実施形態は、第１及び第２の内部電極が形成された複数のセラミックシートを、上記セラミックシートを介して上記第１及び第２の内部電極が対向して配置されるように積層し、その上に所定の間隔をおいて対向して第１及び第２のダミー電極が形成された複数のセラミックシートを積層し、加圧して上記第１及び第２のダミー電極の間に位置した部分が内側へ凹むように形成された積層体を製造する段階と、上記積層体を一つのキャパシタに対応する領域ごとに切断し焼成して、上記第１及び第２のダミー電極が両端面からそれぞれ露出し、上記第１及び第２の内部電極が両端面から交互に露出するようにセラミック本体を製造する段階と、このセラミック本体に上記第１及び第２の内部電極と電気的に連結されるように、第１及び第２の外部電極をそれぞれ形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。
【００２８】
本発明の一実施例において、上記積層体を製造する段階は、上記第１及び第２のダミー電極を上記セラミック本体の長さ方向に対向して配置することができる。
【００２９】
本発明の一実施例において、上記積層体を製造する段階は、上記第１及び第２のダミー電極を上記セラミック本体の幅方向に対向して配置することができる。
【００３０】
本発明のさらに他の実施形態は、上部に第１及び第２の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層が積層され、実装面に内側へ凹むように形成された幅方向の溝部を有するセラミック本体と、このセラミック本体内で、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極と、上記セラミック本体の両端面にそれぞれ形成され、上記第１及び第２の内部電極とそれぞれ電気的に連結され、上記第１及び第２の電極パッドとハンダによって連結された第１及び第２の外部電極と、を含む積層セラミックキャパシタの実装基板を提供する。
【発明の効果】
【００３１】
本発明の一実施形態によれば、積層セラミックキャパシタの実装面に内側へ凹むように形成された溝部を形成することにより、積層セラミックキャパシタが実装された製品のサイズ（高さ）を増加させることなく、積層セラミックキャパシタを印刷回路基板に実装するときに積層セラミックキャパシタから発生する圧電応力を分散及び抑制させ、ハンダを介して印刷回路基板に伝達される振動を減少させてアコースティックノイズを低減させる効果がある。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図２】図１の積層セラミックキャパシタの底面図である。
【図３】（ａ）〜（ｃ）は、それぞれ、図１の積層セラミックキャパシタに適用される第１及び第２の内部電極、及びダミー電極を示した斜視図である。
【図４】図１におけるＡ‐Ａ’線に沿う断面図である。
【図５ａ】本発明の一実施形態による積層セラミックキャパシタの製造方法のうち、セラミック本体の実装面に溝部を形成する方法を示した側断面図である。
【図５ｂ】本発明の一実施形態による積層セラミックキャパシタの製造方法のうち、セラミック本体の実装面に溝部を形成する方法を示した側断面図である。
【図６】本発明の一実施形態による積層セラミックキャパシタが、一例として実装基板に適用された状態を概略的に示した側断面図である。
【図７】本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図８】図７の積層セラミックキャパシタの底面図である。
【図９】図７におけるＢ‐Ｂ’線に沿う断面図である。
【図１０】（ａ）〜（ｃ）は、それぞれ、図７の積層セラミックキャパシタに適用される第１及び第２の内部電極及びダミー電極を示した斜視図である。
【図１１】図７の積層セラミックキャパシタに適用されるダミー電極の他の実施例を示した斜視図である。
【図１２】図７の積層セラミックキャパシタに適用されるダミー電極のさらに他の実施例を示した斜視図である。
【図１３】本発明による積層セラミックキャパシタのさらに他の実施例を概略的に示した側断面図である。
【図１４】本発明による積層セラミックキャパシタのさらに他の実施例を概略的に示した側断面図である。
【図１５】本発明による積層セラミックキャパシタのさらに他の実施例を概略的に示した側断面図である。
【図１６】本発明による積層セラミックキャパシタのさらに他の実施例を概略的に示した側断面図である。
【発明を実施するための形態】
【００３３】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００３４】
積層セラミックキャパシタ
図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図２は、図１の積層セラミックキャパシタの底面図である。図３（ａ）〜（ｃ）は、それぞれ、図１の積層セラミックキャパシタに適用される第１及び第２の内部電極及びダミー電極を示した斜視図であり、図４は、図１におけるＡ‐Ａ’線に沿う断面図である。
【００３５】
図１〜図４を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が積層されたセラミック本体１１０と、複数の第１及び第２の内部電極１２１、１２２と、第１及び第２の内部電極１２１、１２２とそれぞれ電気的に連結された第１及び第２の外部電極１３１、１３２と、を含む。
【００３６】
セラミック本体１１０は、複数の誘電体層１１１を厚さ方向に積層した後に焼成したものであり、隣接するそれぞれの誘電体層１１１間の境界が確認できないほどに一体化することができる。
【００３７】
また、セラミック本体１１０は、六面体形状を有することができる。本実施形態では、セラミック本体１１０の誘電体層１１１の積層方向に対向する厚さ方向の端面を、第１及び第２の主面１、２、これら第１及び第２の主面１、２を連結し対向する長さ方向の端面を第３及び第４の端面３、４、対向する幅方向の端面を第５及び第６の側面５、６と定義する。
【００３８】
本実施形態では、積層セラミックキャパシタ１００の実装面となるセラミック本体１１０の第２の主面２に、内側へ凹むように、幅方向の溝部１７０が形成される。
【００３９】
誘電体層１１１は、高誘電率のセラミック材料、例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック粉末等、を含むことができるが、本発明はこれに限定されず、十分な静電容量を得ることができればいずれのものでも良い。
【００４０】
また、誘電体層１１１には、上記セラミック粉末と共に、必要に応じて、遷移金属酸化物又は炭化物、希土類元素、マグネシウム（Ｍｇ）又はアルミニウム（Ａｌ）等の多様な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤等をさらに添加することができる。
【００４１】
第１及び第２の内部電極１２１、１２２は、相違する極性を有する電極であり、誘電体層１１１を形成するセラミックシート上の少なくとも一面に形成されて積層され、セラミック本体１００内で、それぞれの誘電体層１１１を介して第３及び第４の端面３、４から交互に露出するように配置することができる。
【００４２】
この際、第１及び第２の内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁される。
【００４３】
積層セラミックキャパシタ１００の静電容量は、誘電体層１１１の積層方向に沿って、オーバーラップする第１及び第２の内部電極１２１、１２２の面積に比例する。
【００４４】
即ち、第１及び第２の内部電極１２１、１２２は、厚さ方向に連続して積層されてセラミック本体１１０内で静電容量を形成する活性領域を構成することができる。
【００４５】
そして、積層セラミックキャパシタ１００の長さ‐厚さ方向の断面において、上記活性領域を除いた部分をマージン部と定義する。
【００４６】
上記マージン部のうち、厚さ方向に上記活性領域の上部及び下部に位置するマージン部は、内部電極が形成されていない複数の上部及び下部カバー層１１２、１１３を積層して形成されることができる。
【００４７】
上部及び下部カバー層１１２、１１３は、第１及び第２の内部電極１２１、１２２が形成された誘電体層１１１と同様に、セラミックシートが焼結されて形成することができる。
【００４８】
上記上側及び下側マージン部は、複数の上部及び下部カバー層１１２、１１３が焼結された状態で、隣接するそれぞれの上部及び下部カバー層１１２、１１３間の境界が確認できないほどに一体化されることができる。
【００４９】
本実施形態では、下側マージン部が、上側マージン部に比べて厚く形成されている。
【００５０】
即ち、上記下側マージン部は、上記上側マージン部に比べてセラミックシートの積層数を増やすことにより上記上側マージン部に比べて厚い厚さを有することができ、このように上記活性領域を実装面から離隔させる場合、基板に実装するときに積層セラミックキャパシタ１００から発生した振動が基板に伝達されるのを減少させることができる。
【００５１】
しかしながら、本発明は、これに限定されず、製品の規格範囲を満たす範囲内で、上記上側マージン部が上記下側マージン部に比べて厚くなるように形成するか、又は上記上側マージン部と下側マージン部の厚さを同一に形成する等、多様な構造に変えてもよい。
【００５２】
また、第１及び第２の内部電極１２１、１２２は導電性金属で形成され、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ又はこれらの合金等からなるものを用いることができるが、本発明はこれに限定されるものではない。
【００５３】
第１及び第２の外部電極１３１、１３２は、第３及び第４の端面３、４から露出した複数の第１及び第２の内部電極１２１、１２２をそれぞれ覆って電気的に接続されるように、セラミック本体１１０の第３及び第４の端面３、４から隣接する他の面（１、２、５、６）まで伸びて形成することができる。
【００５４】
また、第１及び第２の外部電極１３１、１３２は導電性金属で形成され、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ又はこれらの合金等からなるものを用いることができるが、本発明はこれに限定されるものではない。
【００５５】
この際、第１及び第２の外部電極１３１、１３２上には、必要に応じて、第１及び第２のメッキ層（図示せず）を形成することができる。
【００５６】
上記第１及び第２のメッキ層は、第１及び第２の外部電極１３１、１３２上に形成されたニッケル（Ｎｉ）メッキ層と、上記ニッケルメッキ層上に形成されたスズ（Ｓｎ）メッキ層と、を含むことができる。
【００５７】
このような第１及び第２のメッキ層は、積層セラミックキャパシタ１００を印刷回路基板等にハンダによって実装するときに、相互間の接着強度を高くするためのものであり、メッキ処理は公知の方法により行うことができる。
【００５８】
一方、セラミック本体１１０の下側マージン部を構成する下部カバー層１１３には、複数の第１及び第２のダミー電極１２３、１２４が、溝部１７０を基準として、長さ方向に所定のギャップ１１３ａを維持して対向して形成することができる。ギャップ１１３ａは、圧着工程で溝部１７０を形成するのに必要な構成要素であり、詳細な内容は以下の製造方法で説明する。
【００５９】
この際、第１及び第２のダミー電極１２３、１２４は、セラミック本体１１０の第３及び第４の端面３、４からそれぞれ露出して、第１及び第２の外部電極１３１、１３２とそれぞれ接続されるように形成することができる。
【００６０】
また、図１４を参照すると、他の実施例としての第１及び第２のダミー電極１２３’、１２４’は、セラミック本体１１０の第３及び第４の端面３、４から露出せずに、セラミック本体１１０内に含まれた状態で、第１及び第２の外部電極１３１、１３２とそれぞれ離隔して形成することができる。
【００６１】
図１３及び図１４を参照すると、セラミック本体１１０の内部には、第１及び第２の内部電極１２１、１２２と、それぞれ長さ方向に対向して離隔して形成された第１及び第２のダミーパターン１４１、１４２をさらに含むことができる。
【００６２】
この際、第１及び第２のダミーパターン１４１、１４２は、その端部が、それぞれ第２及び第１の外部電極１３２、１３１と接続されるようにセラミック本体１１０の両端面からそれぞれ露出することができる。
【００６３】
積層セラミックキャパシタの製造方法
以下、本発明の一実施形態による積層セラミックキャパシタの製造方法を説明する。
【００６４】
まず、複数のセラミックシートを製造する。上記セラミックシートは、セラミック本体１１０の誘電体層１１１及び上下側マージン部の上下部カバー層１１２、１１３を形成するためのものであり、セラミック粉末、ポリマー及び溶剤等を混合してスラリーを製造し、このスラリーを、ドクターブレード等の工法によりキャリアフィルム上に塗布し乾燥して、数μｍの厚さのシート（ｓｈｅｅｔ）状に製造する。
【００６５】
次いで、上記複数のセラミックシートの少なくとも一面に、所定の厚さで導電性ペーストを印刷して、第１及び第２の内部電極１２１、１２２を形成する。
【００６６】
この際、第１及び第２の内部電極１２１、１２２が、セラミックシートの長さ方向の両端面からそれぞれ露出するように形成する。
【００６７】
また、上記導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法等を用いることができるが、本発明はこれに限定されるものではない。
【００６８】
次いで、一部のセラミックシートの少なくとも一面に、所定の厚さで導電性ペーストを印刷して、所定の間隔をおいて対向するように第１及び第２のダミー電極１２３、１２４を形成する。
【００６９】
この際、第１及び第２のダミー電極１２３、１２４は、セラミックシートの長さ方向に対向して配置されることができる。
【００７０】
このような第１及び第２のダミー電極１２３、１２４は、下側マージン部内に配置される電極であり、セラミックシートを介して相違する極性の内部電極が重なる構造ではない。
【００７１】
したがって、第１及び第２のダミー電極１２３、１２４は、セラミック本体１１０の第３及び第４の端面３、４の第１及び第２の外部電極１３１、１３２、又は、容量を形成する活性領域の影響により発生する寄生キャパシタンス（ｃａｐａｃｉｔａｎｃｅ）以外は、容量形成に寄与することができない。
【００７２】
次いで、第１及び第２のダミー電極１２３、１２４が形成された複数のセラミックシートを積層し、その上に第１及び第２の内部電極１２１、１２２が形成された複数のセラミックシートを、上記セラミックシートを介して第１及び第２の内部電極１２１、１２２が対向して配置されるように積層し、その上に電極が形成されていない複数のセラミックシートを積層する。
【００７３】
この際、第１及び第２のダミー電極１２３、１２４が形成された複数のセラミックシートからなる下側マージン部が、電極が形成されていない複数のセラミックシートからなる上側マージン部に比べて厚い厚さを有する非対称構造で積層することができる。
【００７４】
一般に、セラミック本体１１０が上下非対称構造のマージン部を有する場合、第１及び第２の内部電極１２１、１２２を有する活性領域と、その下部のマージン部が焼成過程で焼結収縮されるときに収縮率に差異が生じるため、デラミネーションやクラック不良が大きくなる可能性がある。
【００７５】
しかしながら、本実施形態では、下側マージン部に第１及び第２のダミー電極１２３、１２４が設けられているため、上記活性領域と下側マージン部との収縮率の差異を減らして、上記デラミネーションやクラック不良を減少させるか、又はデラミネーションが発生しても、内部電極ではなくダミー電極にこれを発生させるようにしたことで、製品の信頼性を向上させる効果がある。
【００７６】
次いで、このように積層されたセラミックシートを、図５ａに示されたように、平らな金属プレート３００上に、第１及び第２のダミー電極１２３、１２４が形成された部分が上側に向くように置いた後、上側及び両側面から加圧して積層体を製造する。
【００７７】
この際、図５ｂに示すように、上記積層体の一面には、第１及び第２のダミー電極１２３、１２４が支持する力によって、第１及び第２のダミー電極１２３、１２４の間に位置する第２の主面２の一部が内側へ凹むようにして溝部１７０を形成する。
【００７８】
したがって、溝部１７０は、第１及び第２のダミー電極１２３、１２４が対向する方向と垂直な方向に沿って形成される。
【００７９】
即ち、第１及び第２のダミー電極１２３、１２４が長さ方向に対向する場合は溝部が幅方向に長く形成され、第１及び第２のダミー電極１２３、１２４が幅方向に対向する場合は溝部を長さ方向に長く形成することができる。
【００８０】
次いで、上記積層体を一つのキャパシタに対応する領域ごとに切断してチップ化し、高温で焼成することにより、対向する厚さ方向の第１及び第２の主面１、２、第１及び第２の内部電極１２１、１２２が交互に露出する長さ方向の第３及び第４の端面３、４、及び幅方向の第５及び第６の側面５、６を有するセラミック本体１１０を製造する。
【００８１】
次いで、セラミック本体１１０の両端面に、第１及び第２の内部電極１２１、１２２の露出した部分と電気的に連結されるように第１及び第２の外部電極１３１、１３２を形成する。
【００８２】
このとき、必要に応じて、第１及び第２の外部電極１３１、１３２を形成する段階の後に、第１及び第２の外部電極１３１、１３２の表面を、電気メッキ等の方法でメッキ処理して、第１及び第２のメッキ層（図示せず）を形成することができる。
【００８３】
上記メッキに用いられる物質としてはニッケル又はスズ、ニッケル‐スズ‐合金等を用いることができるが、本発明はこれに限定されるものではない。
【００８４】
また、必要に応じて、上記第１及び第２のメッキ層は、ニッケルメッキ層とスズメッキ層を、第１及び第２の外部電極１３１、１３２の表面に順次積層して構成することができる。
【００８５】
図６は、本発明の一実施形態による積層セラミックキャパシタが一例として実装基板に適用された状態を概略的に示した側断面図である。
【００８６】
図６を参照すると、本実施形態の積層セラミックキャパシタ１００が適用される実装基板は、積層セラミックキャパシタ１００が実装される印刷回路基板２１０と、印刷回路基板２１０の上面に離隔して形成された第１及び第２の電極パッド２２０と、を含む。
【００８７】
ここで、積層セラミックキャパシタ１００は、溝部１７０が形成されたセラミック本体１１０の第２の主面２が印刷回路基板２１０と対向するように実装され、第１及び第２の外部電極１３１、１３２が第１及び第２の電極パッド２２０上に接触するように位置した状態で、ハンダ２３０によって印刷回路基板２１０と電気的に連結することができる。
【００８８】
このように積層セラミックキャパシタ１００が印刷回路基板２１０に実装された状態で、積層セラミックキャパシタ１００の第１及び第２の外部電極１３１、１３２に極性の異なる電圧が印加されると、誘電体層１１１の逆圧電効果（ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０が厚さ方向に膨張と収縮を繰り返して、振動を発生させる（図６の白矢印参照）。
【００８９】
この際、セラミック本体１１０の第２の主面２に内側へ凹むように形成された溝部１７０によって、セラミック本体１１０から発生する圧電応力が、図６に黒矢印で表示されたように分散及び抑制されて、少量の圧電応力のみをハンダ２３０を介して、印刷回路基板２１０に伝達するため、アコースティックノイズを低減させることができる。
【００９０】
変形例
図７は、本発明の他の実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図８は、図７の底面図であり、図９は、図７におけるＢ‐Ｂ’線に沿う断面図である。図１０（ａ）〜（ｃ）は、それぞれ、図７の積層セラミックキャパシタに適用される第１及び第２の内部電極及びダミー電極を示した斜視図である。
【００９１】
ここで、第１及び第２の内部電極１２１、１２２と、第１及び第２の外部電極１３１、１３２が形成された構造は、前述した一実施形態と類似するためその具体的な説明を省略し、前述した実施形態と相違する構造を有する溝部１７０’と第１及び第２のダミー電極について具体的に説明する。
【００９２】
図７〜図１０を参照すると、本実施形態による積層セラミックキャパシタ１００’は、セラミック本体１１０’の溝部１７０’がセラミック本体１１０’の長さ方向に形成される。このように溝部１７０’が長さ方向に形成されると、幅方向に形成されるときより溝部１７０’の面積が広くなるため、応力分散効果を大きくすることができる。
【００９３】
よって、下部カバー層１１３に形成される第１及び第２のダミー電極１２５、１２６は、幅方向に所定の間隔をおいて対向して形成される。
【００９４】
図１１及び図１２は、本実施形態の積層セラミックキャパシタ１００’に適用されるダミー電極の他の実施例をそれぞれ示した斜視図である。
【００９５】
例えば、図１１を参照すると、第１及び第２のダミー電極１２７、１２８は、セラミック本体１１０の第３及び第４の端面３、４からそれぞれ露出した第１及び第２の引出部１２７ａ、１２８ａと、第１及び第２の引出部１２７ａ、１２８ａの両端部からセラミック本体１１０の内側に向かって垂直に突出した一対の延長部１２７ｂ、１２８ｂと、を含むことができる。このような構造は、長さ方向及び幅方向の両方ともに溝部が形成されるようにすることで、応力が長さ方向及び幅方向に同時に分散され、応力分散効果をより大きくすることができる。
【００９６】
また、図１２を参照すると、第１及び第２のダミー電極１２９ａ、１２９ｂは、下部カバー層１１３内で第１及び第２の外部電極１３１、１３２と接触せずに対向するフローティング電極で構成することができる。この際、第１及び第２のダミー電極１２９ａ、１２９ｂが、第１及び第２の外部電極１３１、１３２と電気的に連結されていないため、印刷回路基板との浮遊容量が小さくなり、高周波特性を改善することができる。
【００９７】
一方、図１５を参照すると、本実施形態の積層セラミックキャパシタ１００’’において、複数の第１及び第２のダミー電極１２５’、１２６’は、厚さ方向に長さが異なり、セラミック本体１１０’’の溝部１７０’が形成された下面から上側に向かってその長さが次第に長くなり、全体的には第１及び第２のダミー電極１２５’、１２６’間のマージン部１８０が上向きに狭くなるテーパー状を有するように形成することができる。
【００９８】
また、図１６を参照すると、本実施形態の積層セラミックキャパシタ１００’’において、複数の第１及び第２のダミー電極１２５ａ、１２５ｂ、１２６ａ、１２６ｂは、厚さ方向に長さが異なり、セラミック本体１１０’’の溝部１７０’が形成された下面から上側に向かってその長さが段差状に長くなり、全体的には第１及び第２のダミー電極１２５ａ、１２５ｂ、１２６ａ、１２６ｂ間のマージン部１８０が上向きに狭くなる階段状を有するように形成することができる。
【００９９】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１００】
１００、１００’  積層セラミックキャパシタ
１１０、１１０’  セラミック本体
１１１  誘電体層
１１２、１１３  上部及び下部カバー層
１１３ａ  ギャップ
１２１、１２２  第１及び第２の内部電極
１２３、１２４、１２５、１２６、１２７、１２８、１２９ａ、１２９ｂ  第１及び第２のダミー電極
１３１、１３２  第１及び第２の外部電極
１７０、１７０’  溝部
２１０  印刷回路基板
２２０  第１及び第２のパッド
２３０  ハンダ
【図１】
2015019032.tif 000003
【図２】
2015019032.tif 000004
【図３】
2015019032.tif 000005
【図４】
2015019032.tif 000006
【図５ａ】
2015019032.tif 000007
【図５ｂ】
2015019032.tif 000008
【図６】
2015019032.tif 000009
【図７】
2015019032.tif 000010
【図８】
2015019032.tif 000011
【図９】
2015019032.tif 000012
【図１０】
2015019032.tif 000013
【図１１】
2015019032.tif 000014
【図１２】
2015019032.tif 000015
【図１３】
2015019032.tif 000016
【図１４】
2015019032.tif 000017
【図１５】
2015019032.tif 000018
【図１６】
2015019032.tif 000019