(57)【要約】【課題】凹部内に隙間無くＣｕを確実に埋め込むことができるＣｕ配線構造の形成方法を提供する。【解決手段】処理対象物を表面に凹部１６が形成されたシリコン基板１１とし、この凹部の内面を含む基板表面に、炭素が含まれるＣｏ層１８を形成する工程と、Ｃｏ層を緻密化する工程と、緻密化したＣｏ層の表面にＣｕ層１９を形成し、Ｃｕ層をリフローにより流動させて凹部内にＣｕ２０を埋め込む工程とを含み、Ｃｏ層を緻密化する工程は、Ｃｏ層中の炭素が脱離しない温度範囲でのＣｏ層の加熱を含む。【選択図】図１
2015018839.tif 000002
【特許請求の範囲】
【請求項１】
処理対象物を表面に凹部が形成されたものとし、この凹部の内面を含む処理対象物表面に、炭素が含まれるＣｏ層を形成する工程と、
Ｃｏ層を緻密化する工程と、
緻密化したＣｏ層の表面にＣｕ層を形成し、Ｃｕ層をリフローにより流動させて凹部内にＣｕを埋め込む工程とを含み、
前記Ｃｏ層を緻密化する工程は、Ｃｏ層中の炭素が脱離しない温度範囲でのＣｏ層の加熱を含むことを特徴とするＣｕ配線構造の形成方法。
【請求項２】
前記温度範囲は、Ｃｏ層の成膜温度〜３００℃であることを特徴とする請求項１記載のＣｕ配線構造の形成方法。
【請求項３】
前記Ｃｏ層は２．５ｎｍ以下の厚さで形成されることを特徴とする請求項１または請求項２記載のＣｕ配線構造の形成方法。
【請求項４】
前記緻密化したＣｏ層に含まれる炭素濃度が５Ｅ＋２０ａｔｏｍｓ／ｃｍ３以上であることを特徴とする請求項１〜３のいずれか１項記載のＣｕ配線構造の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｃｕ配線構造の形成方法に関し、より詳しくは、シリコン基板の表面に形成された凹部としての微細な溝部（トレンチ）や孔部（ホール）にＣｕを埋め込むためのものに関する。
【背景技術】
【０００２】
従来より、半導体デバイスの配線としてＣｕ配線構造が広く用いられており、Ｃｕ配線構造の形成方法は例えば特許文献１で知られている。このものでは、処理対象物を表面に溝部が形成されたシリコン基板とし、溝部内面を含む基板表面にスパッタリング法にてＣｕを付着、堆積させてＣｕ層を形成し、このＣｕ層をリフローにより流動させて溝部内にＣｕを埋め込む。このものでは、溝部の開口幅が狭いと、溝部の上部開口がＣｕ層で閉塞され（所謂、ピンチオフ）、このようなピンチオフの状態で、リフローによりＣｕ層を流動させても、溝部内に空洞が残ってしまう。
【０００３】
そこで、本出願人は、溝部の内面を含む基板表面にＣｏ層を形成し、Ｃｏ層表面にＣｕ層を形成してリフローすることで、リフロー時のＣｕの流動性を高めることを提案した（特願２０１２−２３３８４２参照）。この方法では、Ｃｏ層が、有機金属を原料とするＭＯＣＶＤ法により形成されるが、成膜されたＣｏ層中には有機金属の分解により生じた炭素、窒素や酸素といった不純物が不回避的に含まれる。このような不純物は、Ｃｕ層との密着性を低下させたり、Ｃｏ層の比抵抗値を増大させたりする虞がある。このため、Ｃｏ層を高温（３２０℃以上）に加熱し、Ｃｏ層中の不純物を可能な限り脱離させてＣｏ層を緻密化することが考えられる。然し、上記のようにしてＣｏ層中の不純物を可能な限り脱離させた後、Ｃｏ層表面にＣｕ層を形成してリフローしても、リフロー時にＣｕの流動体がＣｏ層表面で凝集して溝部内に空洞が残ることが判明した。本発明者は、鋭意研究を重ね、Ｃｏ層中の炭素濃度の低下に起因して、Ｃｕの流動体がＣｏ層表面で凝集することを知見するのに至った。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−７１８５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、以上の知見に基づき、凹部内に隙間無くＣｕを確実に埋め込むことができるＣｕ配線構造の形成方法を提供することをその課題とするものである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のＣｕ配線構造の形成方法は、処理対象物を表面に凹部が形成されたものとし、この凹部の内面を含む処理対象物表面に、炭素が含まれるＣｏ層を形成する工程と、Ｃｏ層を緻密化する工程と、緻密化したＣｏ層の表面にＣｕ層を形成し、Ｃｕ層をリフローにより流動させて凹部内にＣｕを埋め込む工程とを含み、前記Ｃｏ層を緻密化する工程は、Ｃｏ層中の炭素が脱離しない温度範囲でのＣｏ層の加熱を含むことを特徴とする。
【０００７】
尚、炭素が含まれるとは、例えば、ＭＯＣＶＤ法でＣｏ層を形成するときに有機金属の分解により生じた炭素が不可避的に含まれる場合だけでなく、スパッタリング法によりＣｏ層を形成するときに処理室内に炭素含有ガス（例えば、ＣＯやＣＯ２）を積極的に導入してプラズマ中に存在する炭素が不可避的に含まれる場合を含むものとする。また、本発明において、処理対象物には、凹部内面を含む処理対象物表面にバリア層が形成されたものを含むものとする。バリア層は、Ｔａ，Ｔｉ，Ｗ，Ｖ，Ｎｂのうち少なくとも１種を含む材料で構成されるものとすればよい。
【０００８】
本発明によれば、Ｃｕ層の形成に先立って処理対象物表面に炭素が含まれるＣｏ層を形成し、このＣｏ層から炭素が脱離しない温度範囲でＣｏ層を加熱するようにしたため、リフロー時にＣｕの流動体がＣｏ層表面で凝集することがなく、凹部内に隙間無くＣｕを確実に埋め込むことができる。
【０００９】
本発明者は、上記温度範囲を、Ｃｏ層の成膜温度〜３００℃とすれば、Ｃｕを凹部の隅々まで空洞を生じることなく確実に行き渡らせることを確認した。
【００１０】
本発明において、前記Ｃｏ層は２．５ｎｍ以下の厚さで形成されることが好ましい。また、本発明において、前記緻密化したＣｏ層に含まれる炭素濃度が５Ｅ＋２０ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
【図面の簡単な説明】
【００１１】
【図１】（ａ）〜（ｄ）は、本発明のＣｕ配線構造の形成方法を説明する拡大断面図。
【図２】本発明のＣｕ配線構造の形成方法を実施する真空処理装置の構成を模式的に説明する図。
【図３】（ａ１）〜（ｄ１）は、実験結果を示すＳＥＭ像であり、（ａ２）〜（ｄ２）は、実験結果を示す断面ＳＥＭ像。
【図４】Ｃｏ層の加熱温度と、Ｃｕ埋込率との関係を示すグラフ。
【図５】（ａ）及び（ｂ）は、Ｃｏ層を２８０℃で加熱した場合の、リフロー前後の元素分析結果を示す図。
【図６】（ａ）及び（ｂ）は、Ｃｏ層を３５０℃で加熱した場合の、リフロー前後の元素分析結果を示す図。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、処理対象物を、シリコンウエハ等の半導体基板（以下「基板」という）であってその表面に形成した絶縁膜中に凹部たる溝部（トレンチ）を形成したものとし、この溝部内にＣｕを埋め込みＣｕ配線構造を形成する場合を例に、本発明の実施形態のＣｕ配線構造の形成方法を説明する。
【００１３】
図１を参照して、Ｓは、本発明の実施形態のＣｕ配線構造の形成方法を適用してＣｕ配線構造が形成される半導体装置である。半導体装置Ｓは、トランジスタ等の素子が形成されたシリコンウエハからなる基板１１の素子形成面側に、例えばＳｉＯ２からなる層間絶縁膜１２を形成した後、基板１１に達する接続孔１３が形成され、接続孔１３内に、例えばタングステンからなる配線層１４が埋め込み形成される。その後、層間絶縁膜１２上に、例えばＳｉＯ２からなる他の層間絶縁膜１５が形成される。そして、層間絶縁膜１５上に図示省略のレジストパターンが形成され、このレジストパターンをマスクとし、ドライエッチングにより層間絶縁膜１５に、Ｃｕ配線用の溝部１６が形成される（図１（ａ）参照）。
【００１４】
ここで、溝部１６は、その上面開口幅Ｗが例えば１０ｎｍ〜５０ｎｍ程度になるように形成され、その深さＤが、例えば２０ｎｍ〜２００ｎｍ程度になるように形成されたものである。そして、このような溝部１６の内部に、例えば半導体素子の配線材料となる導電体たるＣｕが埋め込み形成される。以下に、Ｃｕ配線構造の形成方法を具体的に説明する。
【００１５】
図２を参照して、２は、Ｃｕ配線構造の形成方法を実施する真空処理装置を示す。真空処理装置２は、中央の搬送室２１を備え、搬送室２１には、上記基板１１を搬送する搬送ロボットＲが設置されている。搬送ロボットＲは、回転及び上下動自在な回転軸２２ａと、回転軸２２ａの上端に連結した水平方向に伸縮自在なフロッグレッグ式の一対のロボットアーム２２ｂと、両ロボットアーム２２ｂの先端に取り付けた、基板１１を支持するロボットハンド２２ｃとを備えている。
【００１６】
搬送室２１の周囲前側（図２中、下側）には、２つのロードロック室Ｌ１，Ｌ２が左右対称に設けられている。そして、ロードロック室Ｌ１，Ｌ２を起点として反時計まわりに、脱ガス処理を行う第１の真空処理室Ｆ１と、バリア層たるＴｉＮ層の形成を行う第２の真空処理室Ｆ２と、Ｃｏ層の形成を行う第３の真空処理室Ｆ３と、Ｃｏ層の緻密化を行う第４の真空処理室Ｆ４と、Ｃｕシード層（以下「Ｃｕ層」という）の形成を行う第５の真空処理室Ｆ５と、リフローを行う第６の真空処理室Ｆ６とが配置されている。これら各ロードロック室Ｌ１，Ｌ２及び各真空処理室Ｆ１〜Ｆ６には、搬送ロボットＲによりゲートバルブＧＶを介して基板１１が搬入、搬出される。
【００１７】
第１の真空処理室Ｆ１としては、特に図示して説明しないが、基板１１を保持するステージと、基板を所定温度に加熱する赤外線ランプ等を備えたものが利用できる。バリア層の形成及びＣｕ層の形成（第２及び第５の真空処理室Ｆ２，Ｆ５）には、公知の構造のマグネトロンスパッタリング装置が利用でき、また、Ｃｏ層の形成（第３の真空処理室Ｆ３）には、公知の構造のＭＯＣＶＤ装置が利用できるため、ここでは、成膜条件を含め、詳細な説明を省略する。また、Ｃｏ層の緻密化（第４の真空処理室Ｆ４）には、処理室内で基板１１を保持するステージと、このステージに内蔵される、基板１１を所定温度（例えば、２８０℃）に加熱するヒータ等の加熱手段と、処理室内に還元ガス（水素ガスとアンモニアガスとの混合ガス）を導入するガス導入手段とを備えるものが利用され、これらは、公知のものであるため、ここでは、詳細な説明を省略する。また、第６の真空処理室Ｆ６としては、基板１１を保持するステージと、このステージに内蔵される、基板１１を所定温度（例えば、１００℃〜４００℃）に加熱する抵抗加熱式ヒータ等の加熱手段とを備えたものが利用され、これも公知のものであるため、ここでは、詳細な説明を省略する。なお、バリア層の形成及びＣｕ層の形成に用いられる装置は上記に限定されるものではなく、蒸着装置やＣＶＤ装置を用いることもできる。また、リフロー装置の加熱手段は上記に限定されるものではなく、他の公知のものを利用できる。また、第２の真空処理室Ｆ２と第３の真空処理室Ｆ３との間に、基板１１が載置されるステージに冷媒循環機構が内蔵され、熱交換により基板１１を冷却する真空処理室を設けてもよい。
【００１８】
以下に、図１及び図２を再び参照して、本実施形態のＣｕ配線構造の形成方法を利用した半導体装置の製造方法を具体的に説明する。以下では、基板１１は、上記の如く、層間絶縁膜１５中に溝部１６が形成されたものとし、基板１１は、各処理が施された後のものを指す場合があるものとする。先ず、搬送ロボットＲにより一方のロードロック室Ｌ１から第１の真空処理室Ｆ１に未処理の基板１１を搬送し、第１の真空処理室Ｆ１で脱ガス処理を施す。この場合、脱ガス処理では、基板を１００℃〜３００℃に所定時間（１ｍｉｎ）加熱保持する。
【００１９】
脱ガス後、第２の真空処理室Ｆ２に基板１１を搬送し、溝部１６の内面をその全体に亘って覆うように、スパッタリング法によりバリア層（バリアメタル）１７を形成する（図１（ｂ）参照）。バリア層１７は、例えば、Ｔａ（タンタル）、Ｔａ窒化物（ＴａＮ）、Ｔａ珪化物、Ｔａ炭化物、Ｔｉ（チタン）、Ｔｉ窒化物、Ｔｉ珪化物、Ｔｉ炭化物、Ｗ（タングステン）窒化物、Ｗ珪化物、Ｗ炭化物、Ｖ（バナジウム）酸化物、Ｎｂ（ニオブ）酸化物などから構成される。バリア層１７を例えばＴａＮで構成する場合、ＴａＮ層１７の厚みは１ｎｍ〜７ｎｍ（例えば、２．５ｎｍ）に設定することができる。
【００２０】
ＴａＮ層１７が形成されると、第３の真空処理室Ｆ３にＴａＮ層１７形成済みの基板１１を搬送し、ＴａＮ層１７の表面に、ＭＯＣＶＤ法により流動促進層たるＣｏ層１８を形成する（図１（ｂ）参照）。Ｃｏ層１８は、後述するリフローによりＣｕ層を流動させたときに、Ｃｕの流動体との接触面積を増加させて、Ｃｕの流動体の流動を促進するものである。Ｃｏ層１８の厚みは１ｎｍ〜５ｎｍ、好ましくは２．５ｎｍ以下（例えば、２．５ｎｍ）に設定することができる。
【００２１】
ここで、Ｃｏ層１８は、Ｃｏにアミド基、アルキル基、フェニル基、ペンタジエニル基、カルボニル基などが配位した有機金属を原料として用いるＭＯＣＶＤ法により形成されるが、成膜されたＣｏ層１８中には有機金属の分解により生じた炭素、窒素や酸素といった不純物が不可避的に含まれる。尚、Ｃｏ層１８の成膜条件は、公知のものを用いることができるため、ここでは詳細な説明を省略する。不純物が含まれるため、Ｃｏ層１８形成済みの基板１１を第４の真空処理室Ｆ４に搬送し、処理窒Ｆ４内に水素ガス及びアンモニアガスを導入してＣｏ層１８を加熱（ポストアニール）することにより、Ｃｏ層１８から不純物を脱離させて緻密化する。このとき、Ｃｏ層１８を３２０℃以上の高温に加熱し、Ｃｏ層中の不純物を可能な限り脱離させることが考えられるが、本発明者は、ポストアニールによるＣｏ層１８の炭素濃度の低下に起因して、後述するリフロー時にＣｕの流動体がＣｏ層表面で凝集することを知見するのに至った。
【００２２】
そこで、本実施形態では、Ｃｏ層１８を緻密化する工程において、Ｃｕ層１８中の炭素が脱離しない温度範囲でのＣｏ層１８の加熱を含むこととした。この温度範囲は、Ｃｏ層１８の成膜温度（例えば、２５０℃）〜３００℃である。尚、本工程において、Ｃｏ層１８を所定時間加熱した後、Ｃｏ層１８を例えば、−２０℃まで冷却するようにしてもよい。
【００２３】
Ｃｏ層１８を緻密化すると、基板１１を第５の真空処理室Ｆ５に搬送し、Ｃｏ層１８の表面に、スパッタリング法によりＣｕ層１９を形成する（図１（ｃ）参照）。このとき、Ｃｕ層１９の厚みは、溝部１６内を埋め込むために必要なＣｕ量に応じて適宜設定されるが、溝部１６の上面開口幅Ｗが狭いと、図１（ｃ）に示すように溝部１６の上部開口がＣｕ層１９で閉塞される場合がある（ピンチオフ）。尚、スパッタリングによる成膜中、基板１１を、室温以下の温度、好ましくは−２０℃に保持することにより、膜中のグレインサイズが小さいＣｕ層を形成することができ、また、リフロー時にＣｕの流動体の凝集を抑制することができるという利点がある。
【００２４】
Ｃｕ層１９が形成されると、第６の真空処理室Ｆ６にＣｕ層１９形成済みの基板１１を搬送し、第６の真空処理室Ｆ６でリフローを施す。リフロー時の基板１１の温度は、１００〜４００℃の範囲、好ましくは３５０℃に設定される。１００℃より低い温度ではＣｕの流動が起きず、また、４００℃より高い温度では、凝集の発生や製品（素子）へのダメージが生じる。基板１１が上記温度に加熱されると、Ｃｕの流動体となる。Ｃｕの流動体とは、Ｃｕ原子の複数が金属結合した状態で拡散する粒子をいう。また、昇温速度は、２０℃／ｓｅｃ〜４０℃／ｓｅｃの範囲、好ましくは４０℃／ｓｅｃに設定される。Ｃｕの流動体の流動により、溝部１６内に隙間無く導電材料たるＣｕ２０を埋め込み形成できる（図１（ｄ）参照）。その結果、局所的な断線部分のない高精度なＣｕ配線構造が得られ、導電性に優れた配線を持つ半導体装置Ｓとなる。
【００２５】
ここで、発明者らは次の実験を行った。実験１では、上面開口幅Ｗが１８ｎｍ、深さＤが６０ｎｍの溝部１６の内面をスパッタリング法により厚み２．５ｎｍのＴａＮからなるバリア層１７で覆い、バリア層１７の表面にＭＯＣＶＤ法によりＣｏ層１８を２．５ｎｍの厚みで形成する。水素ガスとアンモニアガスを夫々１００ｓｃｃｍ導入した還元ガス雰囲気下でＣｏ層１８を２８０℃に加熱（ポストアニール）して緻密化し、スパッタリング法によりＣｕ層１９を２５ｎｍの厚みで形成した後、３５０℃の温度で５ｍｉｎリフローを行った。これにより形成されたＣｕ配線構造（発明品１）のＳＥＭ像を図３（ａ１）、図３（ａ２）に夫々示す。これによれば、Ｃｏ層表面でＣｕ流動体が凝集することなく、溝部１６内に隙間無くＣｕ２０が埋め込まれていることが確認された。
【００２６】
また、ポストアニール温度を３００℃、３２０℃、３５０℃とした点以外は、上記発明品１と同様にして形成したＣｕ配線構造を夫々発明品２、比較品１、比較品２とし、これらのＳＴＥＭ像及びＳＥＭ像を図３に併せて示す。これによれば、発明品２は上記発明品１と同様に溝部内にＣｕが隙間無く埋め込まれることが確認された（図３（ｂ１），（ｂ２）参照）。尚、ポストアニール温度をＣｏ層の成膜温度（２５０℃）とした場合も、溝内にＣｕが隙間無く埋め込まれることが確認された。それに対して、比較品１及び比較品２は、Ｃｏ層表面でＣｕの流動体が凝集し、溝部内にボイドが形成されることが確認された（図３（ｃ１），（ｃ２），（ｄ１），（ｄ２）参照）。このように、ポストアニール温度が２５０〜３００℃では、溝部内へのＣｕの埋込率が高いが、ポストアニール温度が３００℃よりも高いと、Ｃｕ埋込率が低くなることが判った（図４参照）。
【００２７】
尚、Ｃｏ層を例えば、１０ｎｍ程度に厚く形成すると、ポストアニール温度が３００℃以下の場合には、ポストアニール温度が３００℃よりも高い場合に比べてＣｏ層の比抵抗値の増大を招く。然し、本発明者の検討によれば、本実施形態の如くＣｏ層を２．５ｎｍ以下のように薄く形成する場合には、Ｃｏ層の膜質が其程良くないため、ポストアニール温度による比抵抗値の差が見られないことが判った。
【００２８】
次に、実験２では、上記実験１で得た発明品１及び比較例２の夫々について、リフロー前とリフロー後にオージェ電子分光法による分析とＳＩＭＳ分析とを夫々行った。その結果を図５及び図６に示す。ポストアニール温度が２８０℃である発明品１では、図５（ａ）に示すように、リフロー前にＣｏ層に炭素が含まれており（炭素濃度が５Ｅ＋２０ａｔｏｍｓ／ｃｍ３以上）、図５（ｂ）に示すように、リフロー後もＣｏ層に炭素が含まれていることが確認された。尚、Ｃｏ層の抵抗値や結晶性を鑑みて、Ｃｏ層に含まれる炭素濃度が１Ｅ＋２１ａｔｏｍｓ／ｃｍ３以下であることが好ましい。それに対して、ポストアニール温度が３５０℃である比較品２では、図６（ｂ）に示すように、リフロー前にＣｏ層から炭素が脱離しており、発明品１に比べて炭素濃度が１桁低いことが確認された。
【００２９】
以上より、Ｃｏ層１８を緻密化するポストアニールを、Ｃｏ層１８中の炭素が脱離しない温度範囲（例えば、Ｃｏ層１８の成膜温度（２５０℃）〜３００℃）で行うことで、リフロー時にＣｕの流動体がＣｏ層１８表面で凝集せずに溝部１６内への流動が促進される。これは、リフロー時に、Ｃｏ層に含まれる炭素の作用により、Ｃｏ層とＣｕ流動体との密着性が向上することによると考えられる。その結果、溝部１６の上面開口幅Ｗが狭くても、溝部１６内に隙間無く導電材料たるＣｕを確実に埋め込み形成できる（図１（ｄ）参照）。これにより、局所的な断線部分のない高精度なＣｕ配線層２０が得られ、導電性に優れた配線を持つ半導体装置Ｓとなる。
【００３０】
以上、本発明の実施形態について説明したが、本発明は上記のものに限定されるものではない。上記実施形態では、半導体基板に形成した溝部にＣｕを埋め込み形成するものを例に説明したが、他の用途にも本発明は適用できる。例えば、半導体基板に形成した細径の孔部にＣｕを埋め込む場合にも本発明を適用でき、この場合も同様に、孔部（ホール）内に隙間無くＣｕを確実に埋め込み形成できる。
【００３１】
また、上記実施形態では、Ｃｏ層１８をＭＯＣＶＤ法で成膜する場合を例に説明したが、これに限定されるものではなく、スパッタリング法や蒸着法等の他の方法を用いることができる。スパッタリング法により成膜する場合、プラズマ中の炭素がＣｏ層に含まれることになるが、炭素濃度を高めたいときにはＣＯやＣＯ２等の炭素含有ガスを積極的に導入してもよい。
【００３２】
また、上記実施形態では、Ｃｕの流動を促進するためにＣｏ層１８を形成したが、Ｃｏ層１８に代えてＲｕ層を形成しても同様の効果が得られるものと考えられる。
【符号の説明】
【００３３】
Ｓ…半導体装置、１１…基板（処理対象物）、１６…溝部（トレンチ：凹部）、１７…バリア層（バリアメタル）、１８…Ｃｏ層、１９…Ｃｕ層、２０…Ｃｕ配線層。
【図１】
2015018839.tif 000003
【図２】
2015018839.tif 000004
【図４】
2015018839.tif 000005
【図５】
2015018839.tif 000006
【図６】
2015018839.tif 000007
【図３】
2015018839.tif 000008