(57)【要約】【課題】データ量および回路規模の増大を抑制して高速かつ高精度の焦点検出が可能な撮像装置を提供する。【解決手段】撮像装置は、光学像を光電変換して画素信号を出力する撮像素子と、撮像素子の焦点検出画素および欠陥画素に関する情報を圧縮した状態で記憶する記憶手段と、圧縮された焦点検出画素および欠陥画素に関する情報を復号する復号手段と、復号手段により復号された情報に基づいて、画素信号のうち焦点検出画素から得られた焦点検出信号を分離する信号分離手段と、復号手段により復号された情報に基づいて、欠陥画素に対応する画素信号を補間する信号補間手段とを有する。【選択図】図１
2015080123.tif 000002
【特許請求の範囲】
【請求項１】
光学像を光電変換して画素信号を出力する撮像素子と、
前記撮像素子の焦点検出画素および欠陥画素に関する情報を圧縮した状態で記憶する記憶手段と、
圧縮された前記焦点検出画素および前記欠陥画素に関する情報を復号する復号手段と、
前記復号手段により復号された前記情報に基づいて、前記画素信号のうち前記焦点検出画素から得られた焦点検出信号を分離する信号分離手段と、
前記復号手段により復号された前記情報に基づいて、前記欠陥画素に対応する画素信号を補間する信号補間手段と、を有することを特徴とする撮像装置。
【請求項２】
前記復号手段により復号された前記情報を用いて前記欠陥画素の位置を判定する位置判定手段を更に有し、
前記信号分離手段は、前記位置判定手段による判定結果に基づいて前記焦点検出信号を分離し、
前記信号補間手段は、前記位置判定手段による判定結果に基づいて前記欠陥画素に対応する画素信号を補間することを特徴とすることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記記憶手段は、更に、ダミー画素に関する情報を圧縮した状態で記憶しており、
前記信号分離手段および前記信号補間手段は、前記ダミー画素から入力された信号を無視することを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記記憶手段は、前記焦点検出画素、前記欠陥画素、および、前記ダミー画素に関する位置情報、および、該位置情報を圧縮するための圧縮情報を記憶していることを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記圧縮情報は、繰り返しパターンに含まれる画素数、および、該繰り返しパターンの回数を含むことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記圧縮情報は、前記繰り返しパターンの先頭の前記欠陥画素または前記焦点検出画素の位置情報に関するアドレスを含むことを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記復号手段は、前記記憶手段から、前記繰り返しパターンに含まれる前記焦点検出画素および前記欠陥画素を１サイクルあたりＮ個ずつ（Ｎ≧２）読み出し、
前記圧縮情報は、前記繰り返しパターンに含まれる画素数がＮの倍数となるように設定されていることを特徴とする請求項５または６に記載の撮像装置。
【請求項８】
前記圧縮情報には、繰り返しパターンに含まれる前記画素数がＮの倍数となるように、ダミー画素に関する情報が含まれていることを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記信号分離手段から得られた前記焦点検出信号に基づいてデフォーカス量を算出する焦点検出手段と、
前記デフォーカス量に応じてフォーカス制御を行う制御手段と、を更に有することを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
前記撮像素子から得られた前記画素信号および前記補間手段により補間された前記欠陥画素に対応する前記画素信号を用いて画像を生成する信号処理手段を更に有することを特徴とする請求項１乃至９のいずれか１項に記載の撮像装置。
【請求項１１】
前記焦点検出画素は、撮影光学系の互いに異なる瞳領域を通過した光束に基づいて前記焦点検出信号を出力することを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置。
【請求項１２】
撮影光学系を備えたレンズ装置と、
請求項１乃至１１のいずれか１項に記載の撮像装置と、を有することを特徴とする撮像システム。
【請求項１３】
光学像を光電変換して画素信号を出力するステップと、
撮像素子の焦点検出画素および欠陥画素に関する情報を圧縮した状態で記憶した記憶手段から、圧縮された前記焦点検出画素および前記欠陥画素に関する情報を読み出して復号するステップと、
復号された前記情報に基づいて、前記画素信号のうち前記焦点検出画素から得られた焦点検出信号を分離するステップと、
復号された前記情報に基づいて、前記欠陥画素に対応する画素信号を補間するステップと、を有することを特徴とする撮像装置の制御方法。
【請求項１４】
コンピュータに、請求項１３に記載の撮像装置の制御方法を実行させるように構成されていることを特徴とするプログラム。
【請求項１５】
請求項１４に記載のプログラムを記憶していることを特徴とする記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、焦点検出画素を含む撮像素子を用いて焦点検出を行う撮像装置に関する。
【背景技術】
【０００２】
従来から、焦点検出画素を含む撮像素子を用いて、高速かつ高精度な焦点検出を行う撮像装置が知られている。特許文献１には、焦点検出画素を含む撮像素子において、焦点検出画素と欠陥データとを混在させる構成が開示されている。具体的には、焦点検出画素の１画素ごとに、アドレス、欠陥であるか否か、瞳分割方向、Ａ像であるかＢ像であるかの情報を有し、自由度を確保した構成となっている。また特許文献２には、所定の画素配置を有する撮像素子から信号電荷を間引き読み出しする方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６３２２９号公報
【特許文献２】特開２００９−６０５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献２に開示された画素配置の撮像素子を特許文献１の構成に適用すると、ＲＯＭやＲＡＭに記憶する焦点検出画素ごとのデータ量が増大してしまう。また、撮像素子の高画素化に伴い、１サイクルに複数の画素（Ｎ画素）を並列処理する手法（Ｎ倍幅処理）が用いられるが、同じ構成の回路を適用すると、回路規模が約Ｎ倍増大してしまう。
【０００５】
そこで本発明は、データ量および回路規模の増大を抑制して高速かつ高精度の焦点検出が可能な撮像装置、撮像システム、撮像装置の制御方法、プログラム、および、記憶媒体を提供する。
【課題を解決するための手段】
【０００６】
本発明の一側面としての撮像装置は、光学像を光電変換して画素信号を出力する撮像素子と、前記撮像素子の焦点検出画素および欠陥画素に関する情報を圧縮した状態で記憶する記憶手段と、圧縮された前記焦点検出画素および前記欠陥画素に関する情報を復号する復号手段と、前記復号手段により復号された前記情報に基づいて、前記画素信号のうち前記焦点検出画素から得られた焦点検出信号を分離する信号分離手段と、前記復号手段により復号された前記情報に基づいて、前記欠陥画素に対応する画素信号を補間する信号補間手段とを有する。
【０００７】
本発明の他の側面としての撮像システムは、撮影光学系を備えたレンズ装置と、前記撮像装置とを有する。
【０００８】
本発明の他の側面としての撮像装置の制御方法は、光学像を光電変換して画素信号を出力するステップと、撮像素子の焦点検出画素および欠陥画素に関する情報を圧縮した状態で記憶した記憶手段から、圧縮された前記焦点検出画素および前記欠陥画素に関する情報を読み出して復号するステップと、復号された前記情報に基づいて、前記画素信号のうち前記焦点検出画素から得られた焦点検出信号を分離するステップと、復号された前記情報に基づいて、前記欠陥画素に対応する画素信号を補間するステップとを有する。
【０００９】
本発明の他の側面としてのプログラムは、コンピュータに、前記撮像装置の制御方法を実行させるように構成されている。
【００１０】
本発明の他の側面としての記憶媒体は、前記プログラムを記憶している。
【００１１】
本発明の他の目的及び特徴は、以下の実施例において説明される。
【発明の効果】
【００１２】
本発明によれば、データ量および回路規模の増大を抑制して高速かつ高精度の焦点検出が可能な撮像装置、撮像システム、撮像装置の制御方法、プログラム、および、記憶媒体を提供する。
【図面の簡単な説明】
【００１３】
【図１】各実施例における撮像装置のブロック図である。
【図２】各実施例における撮像素子に含まれる焦点検出画素の構成図である。
【図３】各実施例における撮像素子に含まれる焦点検出画素の配置図である。
【図４】各実施例における画素情報および圧縮情報の説明図である。
【図５】実施例１における圧縮方法の説明図である。
【図６】実施例１において、欠陥画素が含まれている場合の圧縮方法の説明図である。
【図７】実施例１におけるデコーダの回路図である。
【図８】実施例３におけるシフトレジスタの説明図である。
【図９】各実施例における欠陥画素位置解釈回路の回路図である。
【図１０】実施例２におけるデコーダの回路図である。
【図１１】実施例２における圧縮方法の説明図である。
【図１２】実施例３における圧縮方法の説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施例について、図面を参照しながら詳細に説明する。
【実施例１】
【００１５】
まず、図１を参照して、本発明の実施例１における撮像装置の回路構成について説明する。図１は、本実施例における撮像装置１００のブロック図である。
【００１６】
図１において、１０１はレンズユニット（撮像光学系）である。本実施例において、レンズユニット１０１は撮像装置本体と一体的に構成されているが、これに限定されるものではない。本実施例は、撮像装置本体と、撮像装置本体に着脱可能なレンズユニット（レンズ装置）とにより構成される撮像システムにも適用可能である。
【００１７】
１０２は撮像素子である。撮像素子１０２は、複数の画素のうち少なくとも一部に焦点検出画素を含み、レンズユニット１０１を介して得られた被写体像（光学像）を光電変換して画素信号を出力する。撮像素子１０２の構造の詳細については、後述する。１０９はＡ／Ｄ変換回路である。Ａ／Ｄ変換回路１０９は、撮像素子１０２から出力された画素信号（アナログ画像信号）をデジタル画像信号に変換する。
【００１８】
１０３は画素情報ＲＯＭ（記憶手段）である。画素情報ＲＯＭ１０３は、撮像素子１０２の焦点検出画素および欠陥画素などに関する情報を圧縮した状態で記憶する。すなわち画素情報ＲＯＭ１０３は、撮像素子１０２に含まれる複数の画素のうち、焦点検出画素および欠陥画素の位置や種別などの画素情報を記憶している。画素情報ＲＯＭ１０３は、更に、ダミー画素に関する情報を圧縮した状態で記憶することもできる。この場合、後述の焦点検出画素分離回路１０４および欠陥画素補間回路１０５は、ダミー画素から入力された信号を無視するように構成される。
【００１９】
１１０はデコーダ（復号手段）である。デコーダ１１０は、圧縮された画素情報をデコード（復号）する。すなわちデコーダ１１０は、圧縮された焦点検出画素および欠陥画素などに関する情報を復号する。１１１は欠陥画素位置解釈回路（位置判定手段）である。欠陥画素位置解釈回路１１１は、欠陥画素や焦点検出画素の位置や種別などの画素情報を解釈する。特に欠陥画素位置解釈回路１１１は、デコーダ１１０により復号された情報を用いて欠陥画素の位置を判定する。後述の焦点検出画素分離回路１０４は、欠陥画素位置解釈回路１１１による判定結果に基づいて焦点検出信号を分離する。また後述の欠陥画素補間回路１０５は、欠陥画素位置解釈回路１１１による判定結果に基づいて欠陥画素に対応する画素信号を補間する。
【００２０】
１０４は焦点検出画素分離回路（信号分離手段）である。焦点検出画素分離回路１０４は、デコーダ１１０により復号された情報に基づいて、画素信号のうち焦点検出画素から得られた焦点検出信号を分離する。すなわち焦点検出画素分離回路１０４は、Ａ／Ｄ変換回路１０９からの信号（デジタル画像信号）のうち焦点検出画素から得られた信号を抽出して（抜き出して）分離する。
【００２１】
１０５は欠陥画素補間回路（信号補間手段）である。欠陥画素補間回路１０５は、デコーダ１１０により復号された情報に基づいて、欠陥画素に対応する画素信号を補間する。すなわち欠陥画素補間回路１０５は、撮像素子１０２の欠陥画素（欠陥画素に対応する信号）を補間する。１０６は現像処理回路（信号処理手段）である。現像処理回路１０６は、撮像素子１０２からの出力信号（画像信号）に基づいてカラー映像信号を生成する。すなわち現像処理回路１０６は、撮像素子１０２から得られた画素信号および欠陥画素補間回路１０５により補間された欠陥画素に対応する画素信号を用いて画像を生成する。
【００２２】
１０８は焦点検出回路（焦点検出手段）である。焦点検出回路１０８は、焦点検出画素からの出力信号（焦点検出画素分離回路１０４から得られた焦点検出信号）に基づいてデフォーカス量を算出する。１０７はシステム全体を制御する制御マイコン（制御手段）である。制御マイコン１０７は、焦点検出回路１０８の焦点検出結果（デフォーカス量）に応じてレンズユニット１０１を制御する（フォーカス制御を行う）。
【００２３】
続いて、図２を参照して、撮像素子１０２に含まれる焦点検出画素の構成について説明する。図２は、撮像素子１０２に含まれる焦点検出画素の構成図である。図２（ａ）は、焦点検出画素の上面図、図２（ｂ）は焦点検出画素の断面図、図２（ｃ）は別の焦点検出画素の上面図をそれぞれ示している。
【００２４】
図２（ａ）〜（ｃ）に示されるように、領域２０３、２０４は、遮光板２０７、２０８の開口によりそれぞれ形成された受光領域である。レンズユニット１０１を介して得られた光束は、マイクロレンズ２０５、２０６を介して、受光素子２０１（Ａ像用の第１の焦点検出画素）および受光素子２０２（Ｂ像用の第２の焦点検出画素）に入射する。マイクロレンズ２０５、２０６により、レンズユニット１０１（撮影光学系）の互いに異なる瞳領域を通過した光束が受光素子２０１、２０２（焦点検出画素）にそれぞれ入射する。このような構成により、レンズユニット１０１（撮影光学系）の瞳は左右に対称的に分割される。なお、図２（ａ）に示される状態は横方向に瞳分割されているため横目と呼ばれ、図２（ｃ）に示される状態は縦方向に瞳分割されているため縦目と呼ばれる。
【００２５】
続いて、図３を参照して、撮像素子１０２に含まれる焦点検出画素の配置について説明する。図３は、撮像素子１０２に含まれる焦点検出画素の配置図である。図３（ａ）に示されるように、撮像素子１０２の領域３１１（破線部の内側）において、複数の焦点検出画素が繰り返し配置されている。図３（ａ）に表示される数値（３２、２４、８、…）は、一つの焦点検出画素から次の焦点検出画素までの距離である。なお、図３（ａ）に表示される数値や周期は一例であり、本実施例はこれに限定されるものではない。
【００２６】
図３（ｂ）は、１組の焦点検出画素が繰り返し配置されている詳細な例である。本実施例の撮像素子１０２には、Ｒ、Ｇ、Ｂのベイヤー配列が採用されている。３０１は横目のＡ像画素ＡＦ＿ＡＷ、３０２は横目のＢ像画素ＡＦ＿ＢＷ、３０３は縦目のＡ像画素ＡＦ＿ＡＨ、３０４は縦目のＢ像画素ＡＦ＿ＢＨをそれぞれ示している。そして本実施例において、焦点検出画素はＧ画素と置き換えられて配置されている。Ａ像画素３０１（ＡＦ＿ＡＷ）の２４画素後にＡ像画素３０３（ＡＦ＿ＡＨ）、その８画素後に画素３０１（ＡＦ＿ＡＷ）、その１６画素後に画素３０３（ＡＦ＿ＡＨ）、その３２画素後に次の組の横目のＡ像画素が配置されている。このような画素配列が領域３１１において繰り返される。
【００２７】
続いて、図４を参照して、画素情報ＲＯＭ１０３に記憶される画素情報について説明する。図４は、画素情報および圧縮情報の説明図である。図４（ａ）に示されるように、画像情報は、ＩＤ４０１、オペランド４０２、および、位置情報４０３により構成され、画素情報ＲＯＭ１０３に格納されている。画素情報の種類としては、焦点検出画素情報４０４、欠陥画素情報４０５、および、ダミー画素情報４０６がある。画素情報ＲＯＭ１０３には、圧縮情報４０７（辞書参照命令）が含まれる。本実施例では、画素情報および圧縮情報を２２ビットとする。
【００２８】
ＩＤ４０１は、その画素が焦点検出画素、欠陥画素、もしくはダミー画素のいずれであるか（画素情報）、または、圧縮情報を示しており、２ビットで構成される。焦点検出ＩＤは、画素が焦点検出画素であることを示す。欠陥画素ＩＤは、画素が欠陥画素であることを示す。欠陥画素としては、ゲインを補正すべき欠陥、周囲画素から補間すべき欠陥、オフセットを補正すべき欠陥などある。ダミーＩＤは、画素がダミー画素であることを示す。ダミー画素に対しては欠陥画素としての処理は行われない。ダミー画素の詳細については後述する。
【００２９】
画素情報（４０４〜４０６）に関し、オペランド４０２はＩＤ４０１に応じて異なっており、４ビットで構成される。位置情報４０３は、共通して位置情報を記憶し、１６ビットで構成される。画素の位置情報４０３はＸＹの座標として記憶されるのではなく、前回の欠陥画素から次の欠陥画素までの相対画素距離として記憶される。画素間の相対距離として記憶することにより、少ないビット数で表現することが可能となる。例えば、４０００×３０００画素のセンサをＸＹ座標位置で表現するには、１２ビット＋１２ビットで２４ビットが必要となる。前回からの相対距離であれば、１６ビットもあれば平均６４キロ画素に一度程度の欠陥画素を効率よく格納することができる。また、１６ビットの相対距離とする場合、６４キロ画素を越えた距離に次の欠陥画素が存在する場合、ダミー画素情報４０６（ダミーＩＤ）を用いて距離を補う。ダミー画素情報４０６とした場合、欠陥画素としても焦点検出画素としても処理されることはない。
【００３０】
圧縮情報は、繰り返し出現する焦点検出画素情報４０４または欠陥画素情報４０５を圧縮するための情報である。圧縮情報は、圧縮ＩＤを２ビット、ＬＥＮＧＴＨを１０ビット、ＣＯＵＮＴを１０ビットとしてそれぞれ構成される。これらの詳細については後述する。
【００３１】
図４（ｂ）、（ｃ）に示されるように、ＩＤ４０１およびオペランド４０２に番号が割り振られることにより、画素情報（４０４〜４０６）および圧縮ＩＤ（圧縮情報４０７）の種類を区別しデコードできるようになっている。なお、本実施例における各ビット数は一例にすぎず、これらに限定されるものではない。
【００３２】
続いて、図３および図５を参照して、圧縮情報４０７（圧縮ＩＤ）で画素情報（４０４〜４０６）を圧縮する方法について説明する。図３に示されるように、一例として焦点検出画素が４画素で１組とし、１ラインにおいて１００回繰り返されるものとする。
【００３３】
まず、欠陥画素がなく、焦点検出画素が上記条件にて繰り返されている場合について考える。図５は、本実施例における圧縮方法の説明図である。図５（ａ）に示されるように、ＩＤ４０１は全て焦点検出ＩＤを示し、オペランド４０２は全て開口ＩＤを示している。開口ＩＤは横目のＡ像、縦目のＡ像、横目のＡ像、縦目のＡ像の順番に示す。位置情報４０３は、図３に示される距離の数値を示す。なお、先頭の位置情報（＝４１００画素）は、画像の左上の画素からの距離（最初の焦点検出画素であることを意味する）、または、前のラインにおける最終の焦点検出画素、欠陥画素、またはダミー画素からの距離を示す。
【００３４】
図５（ａ）を圧縮すると、図５（ｂ）のように表すことができる。２組目の画素情報に続けて、圧縮情報４０７であることを示す圧縮ＩＤ、１組に含まれる画素情報の個数を示すＬＥＮＧＴＨ、１組が何回繰り返されるかを示すＣＯＵＮＴを指定する。４画素で１組を構成するため、ＬＥＮＧＴＨ＝４、２組目の画素情報を用いて３組目から１００組目まで９８回繰り返されるためＣＯＵＮＴ＝９８となる。
【００３５】
続いて、焦点検出画素の繰り返しの途中に欠陥画素が１個存在する場合について考える。図６は、欠陥画素が含まれている場合の圧縮方法の説明図である。図６（ａ）に示されるように、３１組目の焦点検出ＩＤと焦点検出ＩＤの間に欠陥画素ＩＤが入り込むと、その１組は圧縮することができない。そのため図６（ｂ）のように前半の２８組を圧縮し、後半の６８組を圧縮する。
【００３６】
次に、図７を参照して、デコーダ１１０の回路構成について説明する。図７はデコーダ１１０の回路図である。撮像素子１０２の画素が焦点検出画素または欠陥画素である場合、デコーダ１１０は、画素情報ＲＯＭ１０３から画素情報または圧縮情報を読み出す。ＩＤ４０１が圧縮ＩＤである場合、ＤＥＣ＿ＥＮ＝１となる。一方、ＩＤ４０１が圧縮ＩＤでない場合、すなわちＩＤ４０１が焦点検出ＩＤ、欠陥画素ＩＤ、または、ダミーＩＤである場合、ＤＥＣ＿ＥＮ＝０となる。なお、画素情報ＲＯＭ１０３にて先頭に記憶されているＩＤ４０１は、必ず、焦点検出ＩＤ、欠陥画素ＩＤ、または、ダミーＩＤのいずれかである。このため、画素情報がデコーダ１１０内のＳＲＡＭ（不図示）に書き込まれる。
【００３７】
ＤＥＣ＿ＥＮ＝０の場合、ＷＲＩＴＥ＿ＥＮ＝１となる。これにより、画素情報ＲＯＭ１０３から読み出されたＩＤ４０１、オペランド４０２、および、位置情報４０３を含む画素情報は、デコーダ１１０内のシフトレジスタ７０４に記憶される。本実施例では図５および図６に示されるように、ＬＥＮＧＴＨ＝４としているため、図７のシフトレジスタ７０４内の４つのＦＦ７０５〜７０８（フリップフロップ）に記憶される。実際にはシフトレジスタであるため、画素情報はＦＦ７０５から入力され、次の画素情報が入力されると、ＦＦ７０６の方向へシフトする。最終的には、１個目の画素情報はＦＦ７０８に、２個目はＦＦ７０７に、３個目はＦＦ７０６に、４個目はＦＦ７０５にそれぞれ記憶された状態となる。
【００３８】
圧縮情報が入力されたＤＥＣ＿ＥＮ＝１になると、圧縮情報に含まれるＣＯＵＮＴの値をカウンタ７０１の初期値としてロードし、ＬＥＮＧＴＨの値をカウンタ７０２の初期値としてロードする。そして画素が焦点検出画素または欠陥画素であるサイクルに、カウンタ７０１およびカウンタ７０２をカウントダウンする。
【００３９】
（ＬＥＧＮＴＨ−１）の値を初期値とするカウンタ７０２のカウント値をＳＥＬとし、シフトレジスタ７０４におけるＦＦ７０５〜７０８をＳＥＬの値に従って選択する。ＳＥＬが３のときＦＦ７０８を選択し、２のときＦＦ７０７を選択し、１のときＦＦ７０６を選択し、０のときＦＦ７０５を選択する。カウンタ７０２はダウンカウンタであり、ＳＥＬ＝０の次は３にリセットされてＦＦ７０８を選択する、というように繰り返される。
【００４０】
ＳＥＬにより選択された画素情報は、セレクタ７０３へ出力される。ＣＯＵＮＴの値をロードしたカウンタ７０１が０になるまで、ＲＥＰＬＡＣＥ＿ＥＮ＝１となる。そして、セレクタ７０３においてシフトレジスタ７０４から読み出された画素情報は、欠陥画素位置解釈回路１１１へ出力される。カウンタ７０１の値が０になると、ＲＥＰＬＡＣＥ＿ＥＮ＝０となり、画素情報ＲＯＭ１０３から圧縮情報の次に記憶されている画素情報が読み出される。
【００４１】
続いて、図９を参照して、欠陥画素位置解釈回路１１１について説明する。図９は、欠陥画素位置解釈回路１１１の回路図である。デコーダ１１０から出力された画素情報は、画素ＩＤ回路９０１、オペランド回路９０２、および、画素位置ダウンカウンタ９０３にそれぞれロードされる。画素ＩＤ回路９０１はＩＤ４０１をロードし、オペランド回路９０２はオペランド４０２をロードし、画素位置ダウンカウンタ９０３は位置情報４０３をロードする。
【００４２】
位置情報４０３をロードした画素位置ダウンカウンタ９０３は、画素（画素信号）が通過するごとにカウントダウンする。画素位置ダウンカウンタ９０３が０になるまで、ＮＯＴゲート９０４はＢＵＳＹ信号を発生し、次のデータが転送されるのを抑制する。画素位置ダウンカウンタ９０３がカウントを終えると、ＮＯＴゲート９０４の出力は１となり、ＢＵＳＹ信号が解除されて次の画素情報をロードする。一方、画素ＩＤ回路９０１にロードされたＩＤ４０１はその間保持され、ＩＤ検知回路９０６でそのＩＤ４０１が処理すべき種別であるか否かを判定する。
【００４３】
ＡＮＤゲート９０７は、判定結果と画素位置ダウンカウンタ９０３のタイミング出力とのＡＮＤをとって、欠陥フラグを出力する。処理すべき欠陥は、ＩＤ指定レジスタ９０５により指定される。ＩＤ指定レジスタ９０５の設定は、制御マイコン１０７により変更可能である。焦点検出ＩＤおよび欠陥画素ＩＤの場合にはＩＤ検知回路９０６により検知され、欠陥フラグが出力される。一方、ダミーＩＤの場合、ＩＤ検知回路９０６により無視されるため、欠陥フラグは出力されない。
【００４４】
欠陥画素位置解釈回路１１１におけるＩＤ指定レジスタ９０５と同様の回路が、欠陥画素補間回路１０５および焦点検出画素分離回路１０４の両方に設けられており、ＩＤ指定レジスタの設定内容は互いに異なる。焦点検出画素分離回路１０４内のＩＤ指定レジスタでは、焦点検出ＩＤのみが登録されている。一方、欠陥画素補間回路１０５のＩＤ指定レジスタ９０５では、欠陥画素ＩＤに加えて焦点検出ＩＤも欠陥画素として登録されている。このような設定により、焦点検出画素を欠陥画素として補間し、かつ焦点検出画素を分離することができる。
【００４５】
ダミーＩＤに関しては、欠陥画素補間回路１０５または焦点検出画素分離回路１０４のいずれにもＩＤ指定レジスタに登録されていない。このため、カウントダウンはするものの検出出力はない。焦点検出画素分離回路１０４にとっては、欠陥画素もダミーＩＤとして扱われる。このように、処理すべき内容が決定されていない画素情報は読み飛ばすことにより、例えば離散的に赤外画素配置を構成することができる。このため、処理回路を追加する場合でも赤外画素分離回路を追加することにより、焦点検出画素分離回路１０４や欠陥画素補間回路１０５を変更することなく拡張することが可能となる。
【００４６】
図１における焦点検出画素分離回路１０４では、オペランド４０２により指定された開口ＩＤからＡ像とＢ像に分けて出力され、焦点検出回路１０８に入力される。焦点検出回路１０８は、Ａ像とＢ像との像ずれ量に基づいてデフォーカス量を算出する。なお、焦点検出回路１０８の詳細については本発明の本質ではないため、その説明を省略する。また、欠陥画素の補間方法の詳細に関しても本発明の本質ではないため、その説明を省略する。なお本実施例において、焦点検出画素に欠陥がある場合、ＩＤ４０１を１種類増やすことにより対応可能である。また、欠陥画素情報４０５についても圧縮情報４０７を用いて圧縮することができる。
【００４７】
このように本実施例において、好ましくは、画素情報ＲＯＭ１０３は、焦点検出画素、および、欠陥画素（および、必要に応じてダミー画素）に関する位置情報、および、位置情報を圧縮するための圧縮情報を記憶している。また圧縮情報は、焦点検出画素および欠陥画素の位置情報（および、必要に応じてダミー画素の位置情報）の繰り返しパターンに含まれる画素数、および、該繰り返しパターンの回数を含む。
【実施例２】
【００４８】
次に、本発明の実施例２について説明する。本実施例では、撮像素子１０２からの入力が１サイクルあたりＮ画素であり、回路でＮ画素を並行して処理するＮ倍幅処理の場合について説明する。本実施例は、Ｎ＝２の場合について説明するが、これに限定されるものではなくＮ≧３の場合にも適用可能である。
【００４９】
図１０は、本実施例におけるデコーダ１０１０の回路図である。図１０において、図７を参照して説明した実施例１と同一の要素については同一の参照符号が付されている。本実施例では、２倍幅処理を行うため（Ｎ＝２）、Ａ／Ｄ変換回路１０９から出力される信号（画像信号）は、１サイクルあたり２個ずつ出力される。
【００５０】
続いて、図１１を参照して、画素情報ＲＯＭ１０３に記憶させる画素情報および圧縮情報について説明する。図１１は、本実施例における圧縮方法の説明図である。図１１（ａ）のようにＬＥＮＧＴＨ＝３である焦点検出画素情報４０４のみを並べると、２倍幅処理を行うため、１画素分余りが出てしまう。そこで、画素情報ＲＯＭ１０３に画素情報を配置する際、および圧縮を行う際に、配置するアライメントを２倍幅に合わせる。図１１（ｂ）に示されるように、４個目にダミー画素情報４０６を挿入することで、２倍幅のアライメントに合わせている。ダミーＩＤは、後段の回路で無視されるため、ダミー画素情報４０６の位置情報は、前の画素情報から次の画素情報までの間のどこかに設定すればよい。圧縮情報４０７のＬＥＮＧＴＨは、（ダミー画素情報を含めた１組の画素情報の個数）÷（Ｎ倍幅）である。このため、図１１（ｂ）の場合、ＬＥＮＧＴＨ＝４個÷２倍幅＝２となる。ＣＯＵＮＴについては実施例１と同様に、ＣＯＵＮＴ＝（１組の繰り返し回数９８回）となる。
【００５１】
以降、図１１（ｂ）に示されるように、画素情報の順番を奇数画素目、偶数画素目と呼ぶ。繰り返される１組の画素情報は２倍幅のアライメントになっているため、圧縮情報４０７は必ず奇数画素目になる。
【００５２】
図１０において、２倍幅のうち、画素情報ＲＯＭ１０３からセレクタ７０３へ繋がる画素情報または圧縮情報４０７を奇数画素目とし、セレクタ１００３へ繋がる画素情報を偶数画素目とする。デコーダ１０１０は、奇数画素目の圧縮情報４０７を参照し、デコードを行う。
【００５３】
本実施例のシフトレジスタ７０４において、奇数側の画素情報はＦＦ７０５およびＦＦ７０７に記憶され、偶数側の画素情報はＦＦ７０６およびＦＦ７０８に記憶される。また、１サイクル目の画素情報はＦＦ７０７およびＦＦ７０８に記憶され、２サイクル目の画素情報はＦＦ７０５およびＦＦ７０６に記憶される。なお、ＦＦ７０６にはダミー画素情報が記憶されている。
【００５４】
圧縮情報４０７が入力されると、実施例１と同様に（ＬＥＮＧＴＨ＝２−１）の値を初期値としてカウンタ７０２にロードし、シフトレジスタ７０４は、カウンタ値であるＳＥＬに従ってＦＦ７０５〜ＦＦ７０８のいずれの画素情報を出力するかを選択する。ＳＥＬ＝１の場合、シフトレジスタ７０４はＦＦ７０７の画素情報を読み出し、セレクタ７０３はこの画素情報を出力する。同時に、シフトレジスタ７０４はＦＦ７０８の画素情報を読み出し、セレクタ１００３はこの画素情報を出力する。一方、ＳＥＬ＝０の場合、シフトレジスタ７０４はＦＦ７０５の画素情報を読み出し、セレクタ７０３はこの画素情報を出力する。同時に、シフトレジスタ７０４はＦＦ７０６のダミー画素情報４０６を読み出し、セレクタ１００３はダミー画素情報４０６を出力する。
【００５５】
図１０において、欠陥画素位置解釈回路１０１１は、奇数画素目のカウンタおよび偶数画素目のカウンタ（不図示）を有する。欠陥画素位置解釈回路１０１１の詳細は本発明の本質ではないため、説明を省略する。このように、Ｎ倍幅の場合でも、ダミー画素情報４０６を挿入することにより、実施例１で説明した１倍幅と同様の回路を用いることができる。
【００５６】
このように本実施例において、デコーダ１１０は、画素情報ＲＯＭ１０３から、欠陥画素、焦点検出画素、および、圧縮情報を１サイクルあたりＮ個（Ｎ≧２）読み出す。圧縮情報は、Ｎの倍数の周期となるように設定（符号化）される。
【００５７】
このように本実施例において、デコーダ１１０は、画素情報ＲＯＭ１０３から、繰り返しパターンに含まれる画素（焦点検出画素および欠陥画素）を１サイクルあたりＮ個ずつ（Ｎ≧２）読み出す。また圧縮情報は、１つの繰り返しパターンに含まれる画素数がＮの倍数となるように設定されている。好ましくは、圧縮情報には、繰り返しパターンに含まれる画素数がＮの倍数となるように、ダミー画素に関する情報が含まれる。
【実施例３】
【００５８】
次に、本発明の実施例３について説明する。本実施例は、Ｎ倍幅処理、かつ、圧縮情報４０７にシフトレジスタ７０４内のＦＦのアドレスを指し示すＡＤＤＲＥＥＳＳが含まれている場合について説明する。本実施例は、Ｎ＝２の場合について説明するが、これに限定されるものではなくＮ≧３の場合にも適用可能である。
【００５９】
図１２を参照して、画素情報ＲＯＭ１０３に記憶させる画素情報および圧縮情報４０７について説明する。図１２は、本実施例における圧縮方法の説明図である。図１２（ａ）に示されるように、ＬＥＮＧＴＨ＝３である焦点検出画素情報４０４を並べ、３１組目の焦点検出ＩＤと焦点検出ＩＤとの間に欠陥画素ＩＤが挿入されている。そして図１２（ｂ）に示されるように、実施例２と同様に２倍幅のアライメントになるようダミーＩＤを挿入する。図１２（ａ）における２組目から３０組目は同じパターンの繰り返しであるため、２組目に続けて圧縮情報を挿入する。３１組目は、欠陥画素ＩＤが挿入されているため圧縮を行わず、３１組目に続けて３２組目から１００組目までを圧縮するための圧縮ＩＤを挿入する。
【００６０】
ここで、図８を参照して、本実施例におけるシフトレジスタ７０４の動作について説明する。図８は、シフトレジスタ７０４の説明図である。図８（ａ）は、２組目の画素情報をＦＦ７０５からＦＦ７０８に順番に記憶させたことを示す図であり、３０組目までシフトレジスタ７０４から読み出す方法は、実施例２と同様である。
【００６１】
図１２（ｂ）における３組目から３０組目の圧縮情報のアドレス（ＡＤＤＲＥＳＳ）は１を示す。ＡＤＤＲＥＳＳ＝１から開始して、（ＬＥＮＧＴＨ＝２）×（２倍幅）＝４画素をＣＯＵＮＴ＝２８回読み出す。次に、３１組目の画素情報をシフトレジスタ７０４へ記憶させるが、既に記憶されている２組目の画素情報を図８（ｂ）に示されるＦＦ７０９〜７１２へシフトさせる。そして３１組目の画素情報をＦＦ７０５からＦＦ７０８に記憶させる。次に、３２組目から１００組目までは２組目と同じパターンであるため、圧縮情報のＡＤＤＲＥＳＳは３を示す。ＡＤＤＲＥＳＳ＝３から開始して、（ＬＥＮＧＴＨ＝２）×（２倍幅）＝４画素をＣＯＵＮＴ＝６９回読み出す。このように、任意の場所で繰り返しパターンが分断されても、離れた参照先を指定することができ、さらなる圧縮効果を得ることができる。
【００６２】
このように本実施例において、圧縮情報は、焦点検出画素および欠陥画素の位置情報（および、必要に応じてダミー画素の位置情報）の繰り返しパターンに含まれる画素数、および、繰り返しパターンの回数を含む。そして圧縮情報は、繰り返しパターンの先頭の欠陥画素または焦点検出画素の位置情報に関するアドレスを含む。
【００６３】
［その他の実施形態］
本発明は、以下の処理を実行することによっても実現される。すなわち、上述した実施形態の機能を実現するソフトウエア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。この場合、撮像装置の制御方法の手順が記述されたコンピュータで実行可能なプログラムおよびそのプログラムを記憶した記憶媒体は本発明を構成する。
【００６４】
各実施例によれば、焦点検出画素および欠陥画素ごとに持つデータ量を圧縮することにより、メモリ使用量の削減および回路の簡素化の効果が得られる。また、繰り返される１組の画素情報の個数をＮの倍数のアライメントに合わせるためにダミー画素情報を用いることで、１サイクルでＮ画素の処理が可能となる。このため各実施例によれば、データ量および回路規模の増大を抑制して高速かつ高精度の焦点検出が可能な撮像装置、撮像システム、撮像装置の制御方法、プログラム、および、記憶媒体を提供する。
【００６５】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００６６】
１００  撮像装置
１０２  撮像素子
１０３  画像情報ＲＯＭ
１０４  焦点検出画素分離回路
１０５  欠陥画素補間回路
１１０  デコーダ
【図１】
2015080123.tif 000003
【図２】
2015080123.tif 000004
【図３】
2015080123.tif 000005
【図４】
2015080123.tif 000006
【図５】
2015080123.tif 000007
【図６】
2015080123.tif 000008
【図７】
2015080123.tif 000009
【図８】
2015080123.tif 000010
【図９】
2015080123.tif 000011
【図１０】
2015080123.tif 000012
【図１１】
2015080123.tif 000013
【図１２】
2015080123.tif 000014