(57)【要約】【課題】半導体チップの種類毎に放熱部材を用意することなく、半導体チップの種類に応じた放熱を行う。【解決手段】半導体装置は、第１半導体チップと、第２半導体チップと、外部への放熱を行う放熱部材と、を備え、前記放熱部材は、それぞれ高さが異なる複数の第１接触部及び第２接触部を有し、複数の前記第１接触部の一つは、前記第１半導体チップと接触し、前記第２接触部は、前記第２半導体チップと接触し、複数の前記第１接触部の少なくとも一つの下方には、前記第１半導体チップが存在していない。【選択図】図１
2015146385.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体チップと、
第２半導体チップと、
外部への放熱を行う放熱部材と、
を備え、
前記放熱部材は、それぞれ高さが異なる複数の第１接触部及び第２接触部を有し、
複数の前記第１接触部の一つは、前記第１半導体チップと接触し、
前記第２接触部は、前記第２半導体チップと接触し、
複数の前記第１接触部の少なくとも一つの下方には、前記第１半導体チップが存在していないことを特徴とする半導体装置。
【請求項２】
前記第１半導体チップは、複数の第３半導体チップが積層された積層半導体チップであり、
前記第１接触部の高さは、前記第３半導体チップの高さの整数倍であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
複数の前記第１接触部のそれぞれの位置が、前記第２接触部の位置を中心として回転対称であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
第１半導体チップ及び第２半導体チップを基板に搭載する工程と、
前記第１半導体チップの高さに応じて、外部への放熱を行う放熱部材が有する複数の第１接触部のうちの一つを選択する工程と、
選択された前記第１接触部の位置を前記第１半導体チップの搭載位置に位置合わせするとともに、前記放熱部材が有する第２接触部の位置を前記第２半導体チップの搭載位置に位置合わせする工程と、
前記第１半導体チップと選択された前記第１接触部とが接触し、前記第２半導体チップと前記第２接触部とが接触するようにして前記放熱部材を前記基板に設置する工程と、
を備え、
前記複数の第１接触部は、それぞれ高さが異なることを特徴とする半導体装置の製造方法。
【請求項５】
複数の前記第１接触部の少なくとも一つの下方には、前記第１半導体チップが存在していないことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１半導体チップは、複数の第３半導体チップが積層された積層半導体チップであり、
前記第１接触部の高さは、前記第３半導体チップの高さの整数倍であることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記選択する工程は、前記第１半導体チップの搭載位置から前記放熱部材までの距離と、前記第１半導体チップの高さ及び前記第１接触部の高さの合計値とが同じ値になるように、複数の前記第１接触部のうちの一つを選択することを特徴とする請求項４から６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
複数の前記第１接触部のそれぞれの位置が、前記第２接触部の位置を中心として回転対称であることを特徴とする請求項４から７の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
パッケージ基板上に半導体チップを搭載する半導体装置において、半導体チップが動作する際に発生する熱を放熱部材（ヒートスプレッダ）によって外部に放熱する方法が用いられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１８８９３０号公報
【特許文献２】特開平１１−１２１６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体チップの種類が異なると、半導体チップの高さが異なる場合がある。例えば、複数のメモリチップが積層された積層メモリチップは、メモリチップの積層数に応じて積層メモリチップの高さが異なる。パッケージ基板上に搭載された複数の半導体チップと放熱部材とを適切に接触させるために、半導体チップの高さに応じた放熱部材を複数種類用意していた。本件は、半導体チップの種類毎に放熱部材を用意することなく、半導体チップの種類に応じた放熱を行う技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本件の一観点による半導体装置は、第１半導体チップと、第２半導体チップと、外部への放熱を行う放熱部材と、を備え、前記放熱部材は、それぞれ高さが異なる複数の第１接触部及び第２接触部を有し、複数の前記第１接触部の一つは、前記第１半導体チップと接触し、前記第２接触部は、前記第２半導体チップと接触し、複数の前記第１接触部の少なくとも一つの下方には、前記第１半導体チップが存在していない。
【発明の効果】
【０００６】
本件によれば、半導体チップの種類毎に放熱部材を用意することなく、半導体チップの種類に応じた放熱を行うことができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、半導体装置の断面構造図である。
【図２】図２は、パッケージ基板及び放熱部材の上面図である。
【図３】図３は、積層メモリチップの拡大図である。
【図４】図４は、放熱部材の位置合わせの説明図である。
【図５】図５は、半導体装置の断面構造図である。
【図６】図６は、パッケージ基板及び放熱部材の上面図である。
【図７】図７は、実施例１に係る半導体装置の製造工程のフローチャートである。
【図８】図８は、積層メモリチップの高さ及び第１凸部の高さの組み合わせを記録したテーブルを示す図である。
【図９】図９は、半導体装置の断面構造図である。
【図１０】図１０は、パッケージ基板及び放熱部材の上面図である。
【図１１】図１１は、放熱部材の位置合わせの説明図である。
【図１２】図１２は、半導体装置の断面構造図である。
【図１３】図１３は、パッケージ基板及び放熱部材の上面図である。
【図１４】図１４は、放熱部材の位置合わせの説明図である。
【図１５】図１５は、半導体装置の断面構造図である。
【図１６】図１６は、パッケージ基板及び放熱部材の上面図である。
【図１７】図１７は、放熱部材の位置合わせの説明図である。
【図１８】図１８は、半導体装置の断面構造図である。
【図１９】図１９は、パッケージ基板及び放熱部材の上面図である。
【図２０Ａ】図２０Ａは、実施例２に係る半導体装置の製造工程のフローチャートである。
【図２０Ｂ】図２０Ｂは、実施例２に係る半導体装置の製造工程のフローチャートである。
【図２１】図２１は、積層メモリチップの高さ及び第１凸部の高さの組み合わせを記録したテーブルを示す図である。
【図２２】図２２は、パッケージ基板及び放熱部材の上面図である。
【図２３】図２３は、放熱部材の位置合わせの説明図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、実施形態に係る半導体装置及び半導体装置の製造方法について説明する。以下の実施例１〜実施例３の構成は例示であり、実施形態に係る半導体装置及び半導体装置の製造方法は、実施例１〜実施例３の構成に限定されない。
【０００９】
〈実施例１〉
図１〜図８を参照して、実施例１に係る半導体装置１について説明する。図１は、半導体装置（実装モジュール）１の断面構造図である。半導体装置１は、パッケージ基板２と、積層メモリチップ（Ｌ３キャッシュ）３と、プロセッサチップ４と、キャパシタ部品５と、放熱部材（ヒートスプレッダ）６とを備える。パッケージ基板２は、基板の一例である。積層メモリチップ３は、第１半導体チップの一例である。プロセッサチップ４は、第２半導体チップの一例である。積層メモリチップ３及びプロセッサチップ４は、中継基板（シリコンインターポーザ）１１を介し、パッケージ基板２に搭載されている。中継基板１１には、貫通孔が形成されており、中継基板１１の貫通孔に貫通電極１２が形成されている。
【００１０】
積層メモリチップ３は、同種類のメモリチップが三次元的に積層されており、メモリチップ間が電気的に接続されている。メモリチップは、第３半導体チップの一例である。積層メモリチップ３は、中継基板１１に対してフリップチップ接合されている。すなわち、積層メモリチップ３の回路面を中継基板１１に向けた状態で、積層メモリチップ３の回路面に形成されている電極と中継基板１１に形成されている貫通電極１２とが、バンプ１３によって接合されている。
【００１１】
プロセッサチップ４は、例えば、ＣＰＵ（Central Processing Unit）チップである。
プロセッサチップ４は、中継基板１１に対してフリップチップ接合されている。すなわち、プロセッサチップ４の回路面を中継基板１１に向けた状態で、プロセッサチップ４の回路面に形成されている電極と中継基板１１に形成されている貫通電極１２とが、バンプ１３によって接合されている。
【００１２】
積層メモリチップ３と中継基板１１との間、及び、プロセッサチップ４と中継基板１１との間には、モールド樹脂１４が形成されている。中継基板１１に形成されている貫通電極１２と、パッケージ基板２に形成されている電極とが、バンプ１５によって接合されている。パッケージ基板２と中継基板１１との間には、モールド樹脂１６が形成されている。パッケージ基板２の裏面には、ＢＧＡ（Ball Grid Array）又はＬＧＡ（Land Grid Arr
ay）等の半田ボール１７が形成されている。
【００１３】
放熱部材６は、金属である。放熱部材６の形状は、平面視で矩形である。放熱部材６には、放熱部材６の外周部分に沿って柱部分が設けられており、放熱部材６の柱部分がパッケージ基板２の外周部分に接着固定されている。
【００１４】
図２の（Ａ）は、パッケージ基板２の上面図であり、図２の（Ｂ）は、放熱部材６の上面図である。放熱部材６は、複数の第１凸部２１及び第２凸部２２を有している。第１凸部２１は、第１接触部の一例である。第２凸部２２は、第２接触部の一例である。複数の第１凸部２１及び第２凸部２２は、放熱部材６の裏面（天井）に設けられている。実施例１では、２つの第１凸部２１が、放熱部材６の裏面に設けられている。実施例１では、２つの第１凸部２１のうちの一つを第１凸部２１Ａと示し、２つの第１凸部２１のうちの一つを第１凸部２１Ｂと示している。放熱部材６の第１凸部２１Ａの位置と、放熱部材６の第１凸部２１Ｂの位置とは、放熱部材６の第２凸部２２の位置を中心として回転対称である。例えば、放熱部材６の第２凸部２２の位置を中心として放熱部材６を平面方向に１８０度回転させた場合、放熱部材６の第１凸部２１Ａの位置が、放熱部材６を回転させる前の放熱部材６の第１凸部２１Ｂの位置に重なる。
【００１５】
放熱部材６の第１凸部２１Ａ及び第１凸部２１Ｂの高さは、それぞれ異なっている。実施例１では、例えば、放熱部材６の第１凸部２１Ａの高さは１ｍｍであり、放熱部材６の第１凸部２１Ｂの高さは２ｍｍである。
【００１６】
図１に示すように、積層メモリチップ３と放熱部材６の第１凸部２１Ａとが接触し、プロセッサチップ４と放熱部材６の第２凸部２２とが接触している。積層メモリチップ３が発する熱は、放熱部材６の第１凸部２１Ａを介して放熱部材６から外部へ放熱される。プロセッサチップ４が発する熱は、放熱部材６の第２凸部２２を介して放熱部材６から外部へ放熱される。放熱部材６の第１凸部２１Ｂの下方には積層メモリチップ３及びプロセッサチップ４は存在していない。
【００１７】
図３は、積層メモリチップ３の拡大図である。図３に示す例では、積層メモリチップ３の搭載位置（積層メモリチップ３の下面）から放熱部材６の裏面までの距離Ａ１が４ｍｍであり、放熱部材６の裏面に設けられた第１凸部２１Ａの高さＢ１が１ｍｍであり、積層メモリチップ３の高さ（厚さ）Ｃ１が３ｍｍである。
【００１８】
図４は、放熱部材６の位置合わせの説明図である。例えば、３ｍｍの高さ（厚さ）の積層メモリチップ３がパッケージ基板２に搭載されている場合、図４の（Ａ）に示すように、放熱部材６の位置合わせを行う。図４の（Ａ）では、放熱部材６の第１凸部２１Ａを積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材６の第２凸部２２をプロセッサチップ４の搭載位置に位置合わせする。なお、図４では、放熱部材６の柱部分、キャパシタ部品５、モールド樹脂１４、１６等の図示を省略している。次に、積層メモリチップ３と放熱部材６の第１凸部２１Ａとが接触し、プロセッサチップ４と放熱部材６の第２凸部２２とが接触するようにして放熱部材６をパッケージ基板２に設置する。
【００１９】
放熱部材６の第１凸部２１Ａの高さが、積層メモリチップ３が有するメモリチップの高さ（厚さ）の整数倍であってもよい。例えば、積層メモリチップ３が有するメモリチップの高さが０．５ｍｍであり、積層メモリチップ３が６層のメモリチップによって積層されている場合、積層メモリチップ３の高さは３ｍｍとなる。３ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、積層メモリチップ３と放熱部材６の第１凸部２１Ａとが接触している。放熱部材６の第１凸部２１Ａの高さは１ｍｍであるので、放熱部材６の第１凸部２１Ａの高さは、積層メモリチップ３が有するメモリチップの高さ
の２倍となる。
【００２０】
例えば、２ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、図４の（Ｂ）に示すように、放熱部材６の位置合わせを行う。図４の（Ｂ）では、放熱部材６の第１凸部２１Ｂを積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材６の第２凸部２２をプロセッサチップ４の搭載位置に位置合わせする。図４の（Ｂ）に示す放熱部材６の配置位置は、図４の（Ａ）に示す放熱部材６の配置位置から放熱部材６を平行方向に１８０度回転させた位置である。
【００２１】
次に、積層メモリチップ３と放熱部材６の第１凸部２１Ｂとが接触し、プロセッサチップ４と放熱部材６の第２凸部２２とが接触するようにして放熱部材６をパッケージ基板２に設置する。放熱部材６の第１凸部２１Ａの位置と、放熱部材６の第１凸部２１Ｂの位置とは、放熱部材６の第２凸部２２の位置を中心として回転対称である。放熱部材６を回転させることにより、放熱部材６の第１凸部２１Ｂが積層メモリチップ３の上方に位置し、放熱部材６の第２凸部２２がプロセッサチップ４の上方に位置するように、放熱部材６の第１凸部２１Ｂ及び第２凸部２２の位置合わせが可能となる。
【００２２】
図５は、半導体装置１の断面構造図である。図６の（Ａ）は、パッケージ基板２の上面図であり、図６の（Ｂ）は、放熱部材６の上面図である。図５及び図６に示す放熱部材６の配置位置は、図４の（Ｂ）に示す放熱部材６の配置位置と同じである。
【００２３】
図５に示すように、積層メモリチップ３と放熱部材６の第１凸部２１Ｂとが接触し、プロセッサチップ４と放熱部材６の第２凸部２２とが接触している。積層メモリチップ３が発する熱は、放熱部材６の第１凸部２１Ｂを介して放熱部材６から外部へ放熱される。プロセッサチップ４が発する熱は、放熱部材６の第２凸部２２を介して放熱部材６から外部へ放熱される。放熱部材６の第１凸部２１Ａの下方には積層メモリチップ３及びプロセッサチップ４は存在していない。
【００２４】
放熱部材６の第１凸部２１Ｂの高さが、積層メモリチップ３が有するメモリチップの高さ（厚さ）の整数倍であってもよい。例えば、積層メモリチップ３が有するメモリチップの高さが０．５ｍｍであり、積層メモリチップ３が４層のメモリチップによって積層されている場合、積層メモリチップ３の高さは２ｍｍとなる。２ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、積層メモリチップ３と放熱部材６の第１凸部２１Ｂとが接触している。放熱部材６の第１凸部２１Ｂの高さは２ｍｍであるので、放熱部材６の第１凸部２１Ｂの高さは、積層メモリチップ３が有するメモリチップの高さの４倍となる。
【００２５】
実施例１に係る半導体装置１の製造工程について説明する。図７は、実施例１に係る半導体装置１の製造工程のフローチャートである。
【００２６】
まず、ステップＳ１０１の工程において、パッケージ基板２に積層メモリチップ３及びプロセッサチップ４を搭載する。次に、ステップＳ１０２の工程において、パッケージ基板２に搭載されている積層メモリチップ３の高さが３ｍｍであるか否かが判定される。ステップＳ１０２の判定工程は、半導体装置１の製造に携わるユーザーが行ってもよいし、設計データに基づいて情報処理装置が行ってもよい。
【００２７】
パッケージ基板２に搭載されている積層メモリチップ３の高さが３ｍｍである場合（ステップＳ１０２の工程：ＹＥＳ）、ステップＳ１０３の工程に進む。ステップＳ１０３の工程において、放熱部材６の第１凸部２１Ａ（高さ：１ｍｍ）を積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材６の第２凸部２２をプロセッサチップ４の搭
載位置に位置合わせする。
【００２８】
次に、ステップＳ１０４の工程において、積層メモリチップ３と放熱部材６の第１凸部２１Ａとが接触し、プロセッサチップ４と放熱部材６の第２凸部２２とが接触するようにして放熱部材６をパッケージ基板２に設置する。例えば、放熱部材６の柱部分をパッケージ基板２の外周部分に接着固定することにより、放熱部材６をパッケージ基板２に設置してもよい。ステップＳ１０４の工程が行われると、半導体装置１の製造工程のフローが終了する。
【００２９】
一方、パッケージ基板２に搭載されている積層メモリチップ３の高さが３ｍｍでない場合（ステップＳ１０２の工程：ＮＯ）、ステップＳ１０５の工程に進む。ステップＳ１０５の工程において、パッケージ基板２に搭載されている積層メモリチップ３の高さが２ｍｍであるか否かが判定される。ステップＳ１０５の判定工程は、半導体装置１の製造に携わるユーザーが行ってもよいし、設計データに基づいて情報処理装置が行ってもよい。
【００３０】
パッケージ基板２に搭載されている積層メモリチップ３の高さが２ｍｍである場合（ステップＳ１０５の工程：ＹＥＳ）、ステップＳ１０６の工程に進む。ステップＳ１０６の工程において、放熱部材６の第１凸部２１Ｂ（高さ：２ｍｍ）を積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材６の第２凸部２２をプロセッサチップ４の搭載位置に位置合わせする。
【００３１】
次に、ステップＳ１０７の工程において、積層メモリチップ３と放熱部材６の第１凸部２１Ｂとが接触し、プロセッサチップ４と放熱部材６の第２凸部２２とが接触するようにして放熱部材６をパッケージ基板２に設置する。例えば、放熱部材６の柱部分をパッケージ基板２の外周部分に接着固定することにより、放熱部材６をパッケージ基板２に設置してもよい。ステップＳ１０７の工程が行われると、半導体装置１の製造工程のフローが終了する。
【００３２】
一方、パッケージ基板２に搭載されている積層メモリチップ３の高さが２ｍｍでない場合（ステップＳ１０５の工程：ＮＯ）、放熱部材６をパッケージ基板２に設置することができないため、半導体装置１の製造工程のフローが終了する。
【００３３】
実施例１では、積層メモリチップ３の高さに応じて、放熱部材６の複数の第１凸部２１のうちの一つが選択されている。すなわち、積層メモリチップ３の搭載位置から放熱部材６の裏面までの距離と、積層メモリチップ３の高さ及び第１凸部２１の高さの合計値とが同じ値になるように、放熱部材６の複数の第１凸部２１のうちの一つが選択されている。
【００３４】
図８は、積層メモリチップ３の高さ及び第１凸部２１の高さの組み合わせを記録したテーブルを示す図である。例えば、図８に示すテーブルを情報処理装置の記憶部に記憶しておき、情報処理装置が、積層メモリチップ３の高さに対応する第１凸部２１を選択してもよい。図８に示すテーブルには、積層メモリチップ３の搭載位置から放熱部材６の裏面までの距離が４ｍｍである場合において、積層メモリチップ３の高さ及び第１凸部２１の高さの組み合わせが記録されている。例えば、３ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、１ｍｍの高さの第１凸部２１Ａが選択される。例えば、２ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、２ｍｍの高さの第１凸部２１Ｂが選択される。
【００３５】
実施例１では、積層メモリチップ３の高さに対応する第１凸部２１が選択され、選択された第１凸部２１が積層メモリチップ３に接触するように、パッケージ基板２に放熱部材６が設置される。したがって、高さが異なる複数の積層メモリチップ３の放熱を、一つの
放熱部材６によって行うことができる。積層メモリチップ３の高さに応じて複数の放熱部材６を用意しなくてもよくなるため、半導体装置１の製造コストを低減できる。また、積層メモリチップ３の仕様（メモリチップの層数）が異なると、積層メモリチップ３の高さが異なる場合がある。実施例１によれば、パッケージ基板２に搭載される積層メモリチップ３の仕様が異なる半導体装置１であっても、個別に放熱部材６を用意しなくてもよくなるため、半導体装置１の製造コストを低減できる。
【００３６】
〈実施例２〉
図９〜図２１を参照して、実施例２に係る半導体装置１について説明する。図９は、半導体装置１の断面構造図である。図１０の（Ａ）は、パッケージ基板２の上面図であり、図１０の（Ｂ）は、放熱部材３１の上面図である。
【００３７】
半導体装置１は、パッケージ基板２と、積層メモリチップ３と、プロセッサチップ４と、キャパシタ部品５と、放熱部材３１とを備える。実施例２におけるパッケージ基板２、積層メモリチップ３、プロセッサチップ４、キャパシタ部品５、中継基板１１、貫通電極１２、バンプ１３、１５、モールド樹脂１４、１６及び半田ボール１７については、実施例１と同様である。
【００３８】
放熱部材３１は、金属である。放熱部材３１の形状は、平面視で矩形である。放熱部材３１には、放熱部材３１の外周部分に沿って柱部分が設けられており、放熱部材３１の柱部分がパッケージ基板２の外周部分に接着固定されている。
【００３９】
放熱部材３１は、複数の第１凸部４１及び第２凸部４２を有している。第１凸部４１は、第１接触部の一例である。第２凸部４２は、第２接触部の一例である。複数の第１凸部４１及び第２凸部４２は、放熱部材３１の裏面（天井）に設けられている。実施例２では、４つの第１凸部４１が、放熱部材３１の裏面に設けられている。実施例２では、４つの第１凸部４１のうちの一つを第１凸部４１Ａと示し、４つの第１凸部４１のうちの一つを第１凸部４１Ｂと示し、４つの第１凸部４１のうちの一つを第１凸部４１Ｃと示し、４つの第１凸部４１のうちの一つを第１凸部４１Ｄと示している。放熱部材３１の第１凸部４１Ａ〜４１Ｄのそれぞれの位置は、放熱部材３１の第２凸部４２の位置を中心として回転対称である。例えば、放熱部材３１の第２凸部４２の位置を中心として放熱部材３１を平面方向に９０度右回転させた場合、放熱部材３１の第１凸部４１Ａの位置が、放熱部材３１を回転させる前の放熱部材３１の第１凸部４１Ｂの位置に重なる。
【００４０】
放熱部材３１の第１凸部４１Ａ〜４１Ｄの高さは、それぞれ異なっている。実施例２では、例えば、放熱部材３１の第１凸部４２Ａの高さは１ｍｍであり、放熱部材３１の第１凸部４２Ｂの高さは２ｍｍであり、放熱部材３１の第１凸部４１Ｃの高さは３ｍｍであり、放熱部材３１の第１凸部４２Ｄの高さは０ｍｍである。
【００４１】
図９に示すように、積層メモリチップ３と放熱部材３１の第１凸部４２Ｄとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触している。積層メモリチップ３が発する熱は、放熱部材３１の第１凸部４１Ｄを介して放熱部材３１から外部へ放熱される。プロセッサチップ４が発する熱は、放熱部材３１の第２凸部４２を介して放熱部材３１から外部へ放熱される。放熱部材３１の第１凸部４１Ａ〜４１Ｃの下方には積層メモリチップ３及びプロセッサチップ４は存在していない。
【００４２】
図１１は、放熱部材３１の位置合わせの説明図である。例えば、４ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、図１１の（Ａ）に示すように、放熱部材３１の位置合わせを行う。図１１の（Ａ）では、放熱部材３１の第１凸部４１Ｄを積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材３１の第２凸部４
２をプロセッサチップ４の搭載位置に位置合わせする。なお、図１１では、放熱部材３１の柱部分、キャパシタ部品５、モールド樹脂１４、１６等の図示を省略している。次に、積層メモリチップ３と放熱部材３１の第１凸部４１Ｄとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触するようにして放熱部材３１をパッケージ基板２に設置する。
【００４３】
例えば、１ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、図１１の（Ｂ）に示すように、放熱部材３１の位置合わせを行う。図１１の（Ｂ）では、放熱部材３１の第１凸部４１Ｃを積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材３１の第２凸部４２をプロセッサチップ４の搭載位置に位置合わせする。図１１の（Ｂ）に示す放熱部材３１の配置位置は、図１１の（Ａ）に示す放熱部材３１の配置位置から放熱部材３１を平行方向に９０度右回転させた位置である。
【００４４】
次に、積層メモリチップ３と放熱部材３１の第１凸部４１Ｃとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触するようにして放熱部材３１をパッケージ基板２に設置する。放熱部材３１の第１凸部４１Ｃの位置と、放熱部材３１の第１凸部４１Ｄの位置とは、放熱部材３１の第２凸部４２の位置を中心として回転対称である。放熱部材３１を回転させることにより、放熱部材３１の第１凸部４１Ｃが積層メモリチップ３の上方に位置し、放熱部材３１の第２凸部４２がプロセッサチップ４の上方に位置するように、放熱部材３１の第１凸部４１Ｃ及び第２凸部４２の位置合わせが可能となる。
【００４５】
図１２は、半導体装置１の断面構造図である。図１３の（Ａ）は、パッケージ基板２の上面図であり、図１３の（Ｂ）は、放熱部材３１の上面図である。図１２及び図１３に示す放熱部材３１の配置位置は、図１１の（Ｂ）に示す放熱部材３１の配置位置と同じである。
【００４６】
図１２に示すように、積層メモリチップ３と放熱部材３１の第１凸部４１Ｃとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触している。積層メモリチップ３が発する熱は、放熱部材３１の第１凸部４１Ｃを介して放熱部材３１から外部へ放熱される。プロセッサチップ４が発する熱は、放熱部材３１の第２凸部４２を介して放熱部材３１から外部へ放熱される。放熱部材３１の第１凸部４１Ａ、４１Ｂ及び４１Ｄの下方には積層メモリチップ３及びプロセッサチップ４は存在していない。
【００４７】
放熱部材３１の第１凸部４１Ｃの高さが、積層メモリチップ３が有するメモリチップの高さ（厚さ）の整数倍であってもよい。例えば、積層メモリチップ３が有するメモリチップの高さが０．５ｍｍであり、積層メモリチップ３が２層のメモリチップによって積層されている場合、積層メモリチップ３の高さは１ｍｍとなる。１ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、積層メモリチップ３と放熱部材３１の第１凸部４１Ｃとが接触している。放熱部材３１の第１凸部４１Ｃの高さは３ｍｍであるので、放熱部材３１の第１凸部４１Ｃの高さは、積層メモリチップ３が有するメモリチップの高さの６倍となる。
【００４８】
図１４は、放熱部材３１の位置合わせの説明図である。例えば、２ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、図１４の（Ｂ）に示すように、放熱部材３１の位置合わせを行う。図１４の（Ｂ）では、放熱部材３１の第１凸部４１Ｂを積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材３１の第２凸部４２をプロセッサチップ４の搭載位置に位置合わせする。図１４の（Ｂ）に示す放熱部材３１の配置位置は、図１４の（Ａ）に示す放熱部材３１の配置位置から放熱部材３１を平行方向に９０度右回転させた位置である。したがって、図１４の（Ｂ）に示す放熱部材３１の配置位置は、図１１の（Ａ）に示す放熱部材３１の配置位置から放熱部材３１を平行方
向に１８０度右回転させた位置である。なお、図１４では、放熱部材３１の柱部分、キャパシタ部品５、モールド樹脂１４、１６等の図示を省略している。
【００４９】
次に、積層メモリチップ３と放熱部材３１の第１凸部４１Ｂとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触するようにして放熱部材３１をパッケージ基板２に設置する。放熱部材３１の第１凸部４１Ｂの位置と、放熱部材３１の第１凸部４１Ｃの位置とは、放熱部材３１の第２凸部４２の位置に対して回転対称である。放熱部材３１を回転させることにより、放熱部材３１の第１凸部４１Ｂが積層メモリチップ３の上方に位置し、放熱部材３１の第２凸部４２がプロセッサチップ４の上方に位置するように、放熱部材３１の第１凸部４１Ｂ及び第２凸部４２の位置合わせが可能となる。
【００５０】
図１５は、半導体装置１の断面構造図である。図１６の（Ａ）は、パッケージ基板２の上面図であり、図１６の（Ｂ）は、放熱部材３１の上面図である。図１５及び図１６に示す放熱部材３１の配置位置は、図１４の（Ｂ）に示す放熱部材３１の配置位置と同じである。
【００５１】
図１５に示すように、積層メモリチップ３と放熱部材３１の第１凸部４１Ｂとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触している。積層メモリチップ３が発する熱は、放熱部材３１の第１凸部４１Ｂを介して放熱部材３１から外部へ放熱される。プロセッサチップ４が発する熱は、放熱部材３１の第２凸部４２を介して放熱部材３１から外部へ放熱される。放熱部材３１の第１凸部４１Ａ、４１Ｃ及び４１Ｄの下方には積層メモリチップ３及びプロセッサチップ４は存在していない。
【００５２】
放熱部材３１の第１凸部４１Ｂの高さが、積層メモリチップ３が有するメモリチップの高さ（厚さ）の整数倍であってもよい。例えば、積層メモリチップ３が有するメモリチップの高さが０．５ｍｍであり、積層メモリチップ３が４層のメモリチップによって積層されている場合、積層メモリチップ３の高さは２ｍｍとなる。２ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、積層メモリチップ３と放熱部材３１の第１凸部４１Ｂとが接触している。放熱部材３１の第１凸部４１Ｂの高さは２ｍｍであるので、放熱部材３１の第１凸部４１Ｂの高さは、積層メモリチップ３が有するメモリチップの高さの４倍となる。
【００５３】
図１７は、放熱部材３１の位置合わせの説明図である。例えば、３ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、図１７の（Ｂ）に示すように、放熱部材３１の位置合わせを行う。図１７の（Ｂ）では、放熱部材３１の第１凸部４１Ａを積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材３１の第２凸部４２をプロセッサチップ４の搭載位置に位置合わせする。図１７の（Ｂ）に示す放熱部材３１の配置位置は、図１７の（Ａ）に示す放熱部材３１の配置位置から放熱部材３１を平行方向に９０度右回転させた位置である。したがって、図１７の（Ｂ）に示す放熱部材３１の配置位置は、図１１の（Ａ）に示す放熱部材３１の配置位置から放熱部材３１を平行方向に２７０度右回転させた位置である。なお、図１７では、放熱部材３１の柱部分、キャパシタ部品５、モールド樹脂１４、１６等の図示を省略している。
【００５４】
次に、積層メモリチップ３と放熱部材３１の第１凸部４１Ａとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触するようにして放熱部材３１をパッケージ基板２に設置する。放熱部材３１の第１凸部４１Ａの位置と、放熱部材３１の第１凸部４１Ｂの位置とは、放熱部材３１の第２凸部４２の位置に対して回転対称である。放熱部材３１を回転させることにより、放熱部材３１の第１凸部４１Ａが積層メモリチップ３の上方に位置し、放熱部材３１の第２凸部４２がプロセッサチップ４の上方に位置するように、放熱部材３１の第１凸部４１Ａ及び第２凸部４２の位置合わせが可能となる。
【００５５】
図１８は、半導体装置１の断面構造図である。図１９の（Ａ）は、パッケージ基板２の上面図であり、図１９の（Ｂ）は、放熱部材３１の上面図である。図１８及び図１９に示す放熱部材３１の配置位置は、図１７の（Ｂ）に示す放熱部材３１の配置位置と同じである。
【００５６】
図１８に示すように、積層メモリチップ３と放熱部材３１の第１凸部４１Ａとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触している。積層メモリチップ３が発する熱は、放熱部材３１の第１凸部４１Ａを介して放熱部材３１から外部へ放熱される。プロセッサチップ４が発する熱は、放熱部材３１の第２凸部４２を介して放熱部材３１から外部へ放熱される。放熱部材３１の第１凸部４１Ｂ〜４１Ｄの下方には積層メモリチップ３及びプロセッサチップ４は存在していない。
【００５７】
放熱部材３１の第１凸部４１Ａの高さが、積層メモリチップ３が有するメモリチップの高さ（厚さ）の整数倍であってもよい。例えば、積層メモリチップ３が有するメモリチップの高さが０．５ｍｍであり、積層メモリチップ３が６層のメモリチップによって積層されている場合、積層メモリチップ３の高さは３ｍｍとなる。３ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、積層メモリチップ３と放熱部材３１の第１凸部４１Ａとが接触している。放熱部材３１の第１凸部４１Ａの高さは１ｍｍであるので、放熱部材３１の第１凸部４１Ａの高さは、積層メモリチップ３が有するメモリチップの高さの２倍となる。
【００５８】
実施例２に係る半導体装置１の製造工程について説明する。図２０Ａ及び図２０Ｂは、実施例２に係る半導体装置１の製造工程のフローチャートである。
【００５９】
まず、ステップＳ２０１の工程において、パッケージ基板２に積層メモリチップ３及びプロセッサチップ４を搭載する。次に、ステップＳ２０２の工程において、パッケージ基板２に搭載されている積層メモリチップ３の高さが４ｍｍであるか否かが判定される。ステップＳ２０２の判定工程は、半導体装置１の製造に携わるユーザーが行ってもよいし、設計データに基づいて情報処理装置が行ってもよい。
【００６０】
パッケージ基板２に搭載されている積層メモリチップ３の高さが４ｍｍである場合（ステップＳ２０２の工程：ＹＥＳ）、ステップＳ２０３の工程に進む。ステップＳ２０３の工程において、放熱部材３１の第１凸部４１Ｄ（高さ：０ｍｍ）を積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材３１の第２凸部４２をプロセッサチップ４の搭載位置に位置合わせする。
【００６１】
次に、ステップＳ２０４の工程において、積層メモリチップ３と放熱部材３１の第１凸部４１Ｄとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触するようにして放熱部材３１をパッケージ基板２に設置する。例えば、放熱部材３１をパッケージ基板２の外周部分に接着固定することにより、放熱部材３１をパッケージ基板２に設置してもよい。ステップＳ２０４の工程が行われると、半導体装置１の製造工程のフローが終了する。
【００６２】
一方、パッケージ基板２に搭載されている積層メモリチップ３の高さが４ｍｍでない場合（ステップＳ２０２の工程：ＮＯ）、ステップＳ２０５の工程に進む。ステップＳ２０５の工程において、パッケージ基板２に搭載されている積層メモリチップ３の高さが３ｍｍであるか否かが判定される。ステップＳ２０５の判定工程は、半導体装置１の製造に携わるユーザーが行ってもよいし、設計データに基づいて情報処理装置が行ってもよい。
【００６３】
パッケージ基板２に搭載されている積層メモリチップ３の高さが３ｍｍである場合（ステップＳ２０５の工程：ＹＥＳ）、ステップＳ２０６の工程に進む。ステップＳ２０６の工程において、放熱部材３１の第１凸部４１Ａ（高さ：１ｍｍ）を積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材３１の第２凸部４２をプロセッサチップ４の搭載位置に位置合わせする。
【００６４】
次に、ステップＳ２０７の工程において、積層メモリチップ３と放熱部材３１の第１凸部４１Ａとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触するようにして放熱部材３１をパッケージ基板２に設置する。例えば、放熱部材３１をパッケージ基板２の外周部分に接着固定することにより、放熱部材３１をパッケージ基板２に設置してもよい。ステップＳ２０７の工程が行われると、半導体装置１の製造工程のフローが終了する。
【００６５】
一方、パッケージ基板２に搭載されている積層メモリチップ３の高さが３ｍｍでない場合（ステップＳ２０５の工程：ＮＯ）、ステップＳ２０８の工程に進む。ステップＳ２０８の工程において、パッケージ基板２に搭載されている積層メモリチップ３の高さが２ｍｍであるか否かが判定される。ステップＳ２０８の判定工程は、半導体装置１の製造に携わるユーザーが行ってもよいし、設計データに基づいて情報処理装置が行ってもよい。
【００６６】
パッケージ基板２に搭載されている積層メモリチップ３の高さが２ｍｍである場合（ステップＳ２０８の工程：ＹＥＳ）、ステップＳ２０９の工程に進む。ステップＳ２０９の工程において、放熱部材３１の第１凸部４１Ｂ（高さ：２ｍｍ）を積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材３１の第２凸部４２をプロセッサチップ４の搭載位置に位置合わせする。
【００６７】
次に、ステップＳ２１０の工程において、積層メモリチップ３と放熱部材３１の第１凸部４１Ｂとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触するようにして放熱部材３１をパッケージ基板２に設置する。例えば、放熱部材３１をパッケージ基板２の外周部分に接着固定することにより、放熱部材３１をパッケージ基板２に設置してもよい。ステップＳ２１０の工程が行われると、半導体装置１の製造工程のフローが終了する。
【００６８】
一方、パッケージ基板２に搭載されている積層メモリチップ３の高さが２ｍｍでない場合（ステップＳ２０８の工程：ＮＯ）、ステップＳ２１１の工程に進む。ステップＳ２１１の工程において、パッケージ基板２に搭載されている積層メモリチップ３の高さが１ｍｍであるか否かが判定される。ステップＳ２１１の判定工程は、半導体装置１の製造に携わるユーザーが行ってもよいし、設計データに基づいて情報処理装置が行ってもよい。
【００６９】
パッケージ基板２に搭載されている積層メモリチップ３の高さが１ｍｍである場合（ステップＳ２１１の工程：ＹＥＳ）、ステップＳ２１２の工程に進む。ステップＳ２１２の工程において、放熱部材３１の第１凸部４１Ｃ（高さ：３ｍｍ）を積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材３１の第２凸部４２をプロセッサチップ４の搭載位置に位置合わせする。
【００７０】
次に、ステップＳ２１３の工程において、積層メモリチップ３と放熱部材３１の第１凸部４１Ｃとが接触し、プロセッサチップ４と放熱部材３１の第２凸部４２とが接触するようにして放熱部材３１をパッケージ基板２に設置する。例えば、放熱部材３１をパッケージ基板２の外周部分に接着固定することにより、放熱部材３１をパッケージ基板２に設置してもよい。ステップＳ２１３の工程が行われると、半導体装置１の製造工程のフローが終了する。
【００７１】
一方、パッケージ基板２に搭載されている積層メモリチップ３の高さが１ｍｍでない場合（ステップＳ２１１の工程：ＮＯ）、放熱部材３１をパッケージ基板２に設置することができないため、半導体装置１の製造工程のフローが終了する。
【００７２】
実施例２では、積層メモリチップ３の高さに応じて、放熱部材３１の複数の第１凸部４１のうちの一つが選択されている。すなわち、積層メモリチップ３の搭載位置から放熱部材３１の裏面までの距離と、積層メモリチップ３の高さ及び第１凸部４１の高さの合計値とが同じ値になるように、放熱部材３１の複数の第１凸部４１のうちの一つが選択されている。
【００７３】
図２１は、積層メモリチップ３の高さ及び第１凸部４１の高さの組み合わせを記録したテーブルを示す図である。例えば、図２１に示すテーブルを情報処理装置の記憶部に記憶しておき、情報処理装置が、積層メモリチップ３の高さに対応する第１凸部４１を選択してもよい。図２１に示すテーブルには、積層メモリチップ３の搭載位置から放熱部材３１の裏面までの距離が４ｍｍである場合において、積層メモリチップ３の高さ及び第１凸部４１の高さの組み合わせが記録されている。例えば、４ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、０ｍｍの高さの第１凸部４１Ｄが選択される。例えば、３ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、１ｍｍの高さの第１凸部４１Ｃが選択される。例えば、例えば、２ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、２ｍｍの高さの第１凸部４１Ｂが選択される。例えば、１ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、３ｍｍの高さの第１凸部４１Ａが選択される。
【００７４】
実施例２では、積層メモリチップ３の高さに対応する第１凸部４１が選択され、選択された第１凸部４１が積層メモリチップ３に接触するように、パッケージ基板２に放熱部材３１が設置される。したがって、高さが異なる複数の積層メモリチップ３の放熱を、一つの放熱部材３１によって行うことができる。積層メモリチップ３の高さに応じて複数の放熱部材３１を用意しなくてもよくなるため、半導体装置１の製造コストを低減できる。実施例２によれば、パッケージ基板２に搭載される積層メモリチップ３の仕様が異なる半導体装置１であっても、個別に放熱部材３１を用意しなくてもよくなるため、半導体装置１の製造コストを低減できる。
【００７５】
〈実施例３〉
図２２及び図２３を参照して、実施例３に係る半導体装置１について説明する。実施例３に係る半導体装置１を、実施例１及び実施例２に適用してもよい。
【００７６】
図２２の（Ａ）は、パッケージ基板２の上面図であり、図２２の（Ｂ）は、放熱部材６１の上面図である。放熱部材６１は、金属である。放熱部材６１の形状は、平面視で円形である。放熱部材６１には、放熱部材６１の外周部分に沿って柱部分（図示せず）が設けられており、放熱部材６１の柱部分がパッケージ基板２の外周部分に接着固定されている。
【００７７】
放熱部材６１は、複数の第１凸部７１及び第２凸部７２を有している。第１凸部７１は、第１接触部の一例である。第２凸部７２は、第２接触部の一例である。複数の第１凸部７１及び第２凸部７２は、放熱部材６１の裏面（天井）に設けられている。実施例３では、３つの第１凸部７１が、放熱部材６１の裏面に設けられている。実施例３では、３つの第１凸部７１のうちの一つを第１凸部７１Ａと示し、３つの第１凸部７１のうちの一つを第１凸部７１Ｂと示し、３つの第１凸部７１のうちの一つを第１凸部７１Ｃと示している。放熱部材６１の第１凸部７１Ａ〜７１Ｃのそれぞれの位置は、放熱部材６１の第２凸部
７２の位置を中心として回転対称である。例えば、放熱部材６１の第２凸部７２の位置を中心として放熱部材６１を平面方向に１２０度右回転させた場合、放熱部材６１の第１凸部７１Ａの位置が、放熱部材６１を回転させる前の放熱部材６１の第１凸部７１Ｂの位置に重なる。
【００７８】
放熱部材６１の第１凸部７１Ａ〜７１Ｃの高さは、それぞれ異なっている。実施例３では、例えば、放熱部材６１の第１凸部７１Ａの高さは１ｍｍであり、放熱部材６１の第１凸部７１Ｂの高さは２ｍｍであり、放熱部材６１の第１凸部７１Ｃの高さは３ｍｍである。
【００７９】
図２３は、放熱部材６１の位置合わせの説明図である。例えば、１ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、図２３の（Ａ）に示すように、放熱部材６１の位置合わせを行う。図２３の（Ａ）では、放熱部材６１の第１凸部７１Ｃを積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材６１の第２凸部７２をプロセッサチップ４の搭載位置に位置合わせする。なお、図２３では、放熱部材６１の柱部分、キャパシタ部品５、モールド樹脂１４、１６等の図示を省略している。次に、積層メモリチップ３と放熱部材６１の第１凸部７１Ｃとが接触し、プロセッサチップ４と放熱部材６１の第２凸部７２とが接触するようにして放熱部材６１をパッケージ基板２に設置する。
【００８０】
例えば、２ｍｍの高さの積層メモリチップ３がパッケージ基板２に搭載されている場合、図２３の（Ｂ）に示すように、放熱部材６１の位置合わせを行う。図２３の（Ｂ）では、放熱部材６１の第１凸部７１Ｂを積層メモリチップ３の搭載位置に位置合わせするとともに、放熱部材６１の第２凸部７２をプロセッサチップ４の搭載位置に位置合わせする。図２３の（Ｂ）に示す放熱部材６１の配置位置は、図２３の（Ａ）に示す放熱部材６１の配置位置から放熱部材６１を平行方向に１２０度右回転させた位置である。
【００８１】
次に、積層メモリチップ３と放熱部材６１の第１凸部７１Ｂとが接触し、プロセッサチップ４と放熱部材６１の第２凸部７２とが接触するようにして放熱部材６１をパッケージ基板２に設置する。放熱部材６１の第１凸部７１Ｂの位置と、放熱部材６１の第１凸部７１Ｃの位置とは、放熱部材６１の第２凸部７２の位置を中心として回転対称である。放熱部材６１を回転させることにより、放熱部材６１の第１凸部７１Ｂが積層メモリチップ３の上方に位置し、放熱部材６１の第２凸部７２がプロセッサチップ４の上方に位置するように、放熱部材６１の第１凸部７１Ｂ及び第２凸部７２の位置合わせが可能となる。
【００８２】
実施例３によれば、放熱部材６１の形状は、平面視で円形であるため、放熱部材６１の裏面の任意の位置に複数の第１凸部７１を設けることができる。したがって、放熱部材６１を平行方向に任意の角度で回転させることにより、積層メモリチップ３の搭載位置に対して第１凸部７１を位置合わせすることができる。
【符号の説明】
【００８３】
１    半導体装置
２    パッケージ基板
３    積層メモリチップ
４    プロセッサチップ
５    キャパシタ部品
６    放熱部材
１１  中継基板
１２  貫通電極
１３  バンプ
１４  モールド樹脂
１５  バンプ
１６  モールド樹脂
１７  半田ボール
２１、２１Ａ、２１Ｂ  第１凸部
２２  第２凸部
３１  放熱部材
４１、４１Ａ、４１Ｂ、４１Ｃ、４１Ｄ  第１凸部
４２  第２凸部
６１  放熱部材
７１、７１Ａ、７１Ｂ、７１Ｃ  第１凸部
７２  第２凸部
【図１】
2015146385.tif 000003
【図２】
2015146385.tif 000004
【図３】
2015146385.tif 000005
【図４】
2015146385.tif 000006
【図５】
2015146385.tif 000007
【図６】
2015146385.tif 000008
【図７】
2015146385.tif 000009
【図８】
2015146385.tif 000010
【図９】
2015146385.tif 000011
【図１０】
2015146385.tif 000012
【図１１】
2015146385.tif 000013
【図１２】
2015146385.tif 000014
【図１３】
2015146385.tif 000015
【図１４】
2015146385.tif 000016
【図１５】
2015146385.tif 000017
【図１６】
2015146385.tif 000018
【図１７】
2015146385.tif 000019
【図１８】
2015146385.tif 000020
【図１９】
2015146385.tif 000021
【図２０Ａ】
2015146385.tif 000022
【図２０Ｂ】
2015146385.tif 000023
【図２１】
2015146385.tif 000024
【図２２】
2015146385.tif 000025
【図２３】
2015146385.tif 000026