(57)【要約】【課題】固体撮像素子の受光の検出感度を向上させるとともに、画素の微細化を実現することが可能な固体撮像素子を提供する。【解決手段】本発明の固体撮像素子は、絶縁膜と、前記絶縁膜の一方の面に形成され、入射光により電荷を生成する光電変換膜と、前記絶縁膜をＢＯＸ層として、前記絶縁膜の他方の面に形成され、前記光電変換膜における入射強度に応じた電荷量によって閾値電圧が変化する完全空乏型ＳＯＩトランジスタとを備えている。【選択図】図２
2015023192.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜と、
前記絶縁膜の一方の面に形成され、入射光により電荷を生成する光電変換膜と、
前記絶縁膜をＢＯＸ層として、前記絶縁膜の他方の面に形成され、前記光電変換膜における入射強度に応じた電荷量によって閾値電圧が変化する完全空乏型ＳＯＩトランジスタと
を備える
ことを特徴とする固体撮像素子。
【請求項２】
前記光電変換膜が前記電荷を増倍する増倍型光電変換膜であることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記完全空乏型ＳＯＩトランジスタのチャネル領域が、平面視において前記固体撮像素子の中央部に設けられていることを特徴とする請求項１または請求項２のいずれか一項に記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体を撮像する固体撮像素子に関する。
【背景技術】
【０００２】
感光面の前面に光電変換膜を設けた固体撮像素子が開発されている。この固体撮像素子には、光電変換膜としてＨＡＲＰ（ｈｉｇｈ−ｇａｉｎ  ａｖａｌａｎｃｈｅ  ｒｕｓｈｉｎｇ  ａｍｏｒｐｈｏｕｓ  ｐｈｏｔｏｃｏｎｄｕｃｔｏｒ）膜が用いられている（例えば、非特許文献１参照）。
この非特許文献１の図２には、ＨＡＲＰ膜を用いた固体撮像素子によるイメージセンサの全体構成図が記載されている。この非特許文献１の図３には、図２のイメージセンサを構成する１画素の固体撮像素子の構造が示されている。この非特許文献１の図５には、図３に示す固体撮像素子を構成するＭＯＳトランジスタの構造が示されている。
この光電変換膜を用いた固体撮像素子は、以下の特徴を有している。
Ａ．受光面の開口率がほぼ１００％となり、入射光をほぼ全て光電変換することができ、受光感度を向上させることができる。
Ｂ．光電変換膜として増倍型光電変換膜を用いることにより、入射光により生成される電荷を増倍することができ、通常の固体撮像素子に比較してより高い受光感度を得ることができる。
光電変換膜を用いた固体撮像素子としては、例えばＣＭＯＳイメージセンサに用いられる、非特許文献１の図３に示す固体撮像素子がある。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】林田  哲哉  他、「ＨＡＲＰ膜積層ＣＭＯＳイメージセンサの設計とプロセス開発」、信学技報、ＩＣＤ９９−１５１、１９９９年９月
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した非特許文献１の図３の光電変換膜を用いた固体撮像素子により、入射光の輝度値を測定する際、光電変換膜に対してターゲット電圧を印加する必要がある。
光電変換膜が増倍型光電変換膜である場合、アバランシェ増倍を実現するため、直流電源からターゲット電圧として数十ボルトの電圧が印加される。以下、光電変換膜がアモルファスセレン系の材料で形成された増倍型光電変換膜であるとして説明する。
【０００５】
光電変換膜に入射光が入射すると、この光電変換膜中において入射光のエネルギにより正孔が発生する。
そして、発生した正孔は光電変換膜中において、印加されたターゲット電圧によりアバランシェ増倍されて、蓄積ダイオードの接合容量に蓄積される。
輝度値の測定を行う際、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲートに接続されている垂直選択線に読み出し信号が印加される。これにより、このＭＯＳトランジスタがオンして、蓄積ダイオードに蓄積された輝度値に対応する電荷量の正孔が電流として読み出される。
【０００６】
非特許文献１の固体撮像素子は、ｐ型のシリコンを材料とする半導体基板の上部にドレイン及びソースがｎ型拡散層として形成されている。
固体撮像素子の動作時において、上述したように光電変換膜に対し、透明電極を介して高電圧のターゲット電圧が印加される。ＭＯＳトランジスタのドレインが画素電極に接続されているため、高輝度の入射光が光電変換膜に入射されると、ターゲット電圧と同程度の電圧がドレインに対して印加される場合がある。
このため、ＭＯＳトランジスタは、ターゲット電圧と同電圧がドレインに印加されても、ドレイン及びソース間における降伏を起こさない耐圧を持たせる必要がある。このため、非特許文献１のＭＯＳトランジスタのドレインは、ドレイン拡散層と、ドレイン拡散層のソース側に設けられた電界緩和層とから構成されている。
【０００７】
しかしながら、この電界緩和層を設けたため、通常の電圧で用いるＭＯＳトランジスタに比較して、ＭＯＳトランジスタの形成される領域の面積が大きくなる。ＭＯＳトランジスタの形成される面積の大きさにより、固体撮像素子の面積が決定される。このため、入射光の輝度値の検出感度は向上するが、固体撮像素子の面積が大きくなることにより、撮像する画素の微細化を制限することになる。
【０００８】
本発明は、このような事情に鑑みてなされたもので、その目的は、固体撮像素子の入射光の輝度値の検出感度を向上し、画素の微細化を実現することが可能な固体撮像素子を提供することにある。
【課題を解決するための手段】
【０００９】
［１］この発明は上述した課題を解決するためになされたもので、本発明の一態様による固体撮像素子は、絶縁膜と、前記絶縁膜の一方の面に形成され、入射光により電荷を生成する光電変換膜と、前記絶縁膜をＢＯＸ（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）層として、前記絶縁膜の他方の面に形成され、前記光電変換膜における入射強度に応じた電荷量によって閾値電圧が変化する完全空乏型ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）トランジスタとを備えることを特徴とする。
これにより、本発明の一態様によれば、固体撮像素子において、光電変換膜（光電変換膜１７０）と完全空乏型ＳＯＩトランジスタ（ＦＤＳＯＩトランジスタ１０）とが絶縁膜（ＢＯＸ層１９０）により絶縁されている。このため、従来構成のように、高電圧が直接にトランジスタのドレインに対して印加されることがないため、完全空乏型ＳＯＩトランジスタを高耐圧化のため、従来のようにドレインに対して電界緩和層を設ける必要がなく、完全空乏型ＳＯＩトランジスタの面積を、従来より小さくすることが可能となり、画素を微細化することができる。
【００１０】
［２］本発明の一態様による固体撮像素子は、前記光電変換膜が前記電荷を増倍する増倍型光電変換膜であることを特徴とする。
これにより、本発明の一態様によれば、増倍型光電変換膜により入射光により発生する電荷を増倍することが可能となり、輝度値の検出感度を容易に向上させることができる。
【００１１】
［３］本発明の一態様による固体撮像素子は、前記完全空乏型ＳＯＩトランジスタのチャネル領域が、平面視において前記固体撮像素子の中央部に設けられていることを特徴とする。
これにより、本発明の一態様によれば、固体撮像素子をマトリクス状に配列してイメージセンサ等を作成した場合、光電変換膜内で増倍された正孔が隣接する固体撮像素子間で染み出しても、この染み出した正孔による閾値電圧の変化を抑制することができる。
【発明の効果】
【００１２】
本発明は、光電変換膜と完全空乏型ＳＯＩトランジスタとが絶縁膜により絶縁されて構成された固体撮像素子を用いている。このため、従来構成のように、光電変換膜に高電圧のターゲット電圧が印加されても、この高電圧のターゲット電圧が直接にトランジスタのドレインに対して印加されることがない。
したがって、本発明によれば、光電変換膜を用いて入射光に対する検出感度を上昇させるとともに、完全空乏型ＳＯＩトランジスタを高耐圧化のため、ドレインに対して従来のように電界緩和層を設ける必要がないため、完全空乏型ＳＯＩトランジスタの面積を、従来より小さくすることが可能となり、画素を微細化することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に用いているＦＤＳＯＩトランジスタ１０の断面構造の一例を示す図である。
【図２】本実施形態による固体撮像素子の断面構造を示す図である。
【図３】輝度値と閾値電圧Ｖｔｈとの対応関係を示す図である。
【図４】図２に示す本実施形態による固体撮像素子の動作例を示すフローチャートである。
【図５】本実施形態による固体撮像素子の製造工程を説明する図である。
【発明を実施するための形態】
【００１４】
本発明の実施形態は、積層型の固体撮像素子を光電変換膜及び完全空乏型ＳＯＩトランジスタ（以下、ＦＤ（Ｆｕｌｌｙ  Ｄｅｐｌｅｔｅｄ：完全空乏型）ＳＯＩトランジスタとする）を用いて構成している。本発明の実施形態においては、入射光によって光電変換膜に生成されて蓄積される電荷による電圧を、ＦＤＳＯＩトランジスタ１０に対して基板バイアス電圧Ｖｂｓとして与える構成となっている。この構成により、本発明は、基板バイアス電圧Ｖｂｓに応じたＦＤＳＯＩトランジスタ１０の閾値電圧Ｖｔｈの変化により、入射光の輝度検出を行う。
【００１５】
本発明の実施形態の固体撮像素子に用いているＦＤＳＯＩトランジスタの概要を説明する。
図１は、本実施形態に用いているＦＤＳＯＩトランジスタ１０の断面構造の一例を示す図である。支持基板１１０は、例えばシリコンで形成されている。この支持基板１１０上には、ＳｉＯ２（シリコン酸化膜）からなるＢＯＸ（Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）層１９０が形成されている。ＢＯＸ層１９０の上部には、シリコンからなる活性層１８０が形成されている。活性層１８０には、ドレイン１２０及びソース１４０が形成されている。
【００１６】
ドレイン１２０及びソース１４０の間の活性層１８０の領域１８０Ａ上部には、ゲート絶縁膜２００を介してゲート１３０が形成されている。活性層１８０の上部には、絶縁層１６０が形成されている。ドレイン１２０にはドレイン電極１５１が接続され、ソース１４０にはソース電極１５２が接続されている。本実施形態においては、活性層１８０がｎ型であり、ドレイン１２０及びソース１４０がｐ型、すなわちｐチャネル型のＦＤＳＯＩトランジスタ１０を例にとり説明する。
【００１７】
また、ｐチャネル型のＦＤＳＯＩトランジスタは、支持基板１１０に対し、基板バイアス電圧Ｖｂｓを正の電圧として与える場合、基板バイアス電圧Ｖｂｓが上昇するに従い、閾値電圧Ｖｔｈが低下することが知られている。例えば、ＢＯＸ層１９０の厚さにもよるが、基板バイアス電圧Ｖｂｓが数十ボルト変化すると、ＦＤＳＯＩトランジスタ１０の閾値電圧Ｖｔｈが１Ｖ程度変化する報告もなされている（例えば、参考文献：南雲  俊治  他、「しきい電圧可変完全空乏型ＳＯＩＭＯＳＦＥＴのしきい電圧調整範囲」、信学技報、ＳＤＭ−２００２−１３８、２００２年８月）。
【００１８】
また、この参考文献には、基板バイアス電圧Ｖｂｓの絶対値が増加するに従い、閾値電圧Ｖｔｈの変化の割合が減少することも報告されている。閾値電圧Ｖｔｈの変化は、基板バイアス電圧Ｖｂｓの絶対値の増加に対して飽和特性を有している。
本来は、ＦＤＳＯＩトランジスタの動作を安定させる目的で、閾値電圧Ｖｔｈを調整するために、基板バイアス電圧Ｖｂｓの制御を行っている。
【００１９】
上記参照文献は、ｎチャネル型のＦＤＳＯＩトランジスタ１０を用いているため、基板バイアス電圧Ｖｂｓが負の方向に数十ボルト変化することにより、すなわち基板バイアス電圧Ｖｂｓが低下することにより、閾値電圧Ｖｔｈが正の方向に１Ｖ程度変化していることが記載されている。
一方、本実施形態においては、ｐチャネル型のＦＤＳＯＩトランジスタ１０を用いているため、特性の極性が反転し、基板バイアス電圧Ｖｂｓが正の方向に数十ボルト変化することにより、閾値電圧Ｖｔｈが負の方向に１Ｖ程度変化する。
【００２０】
本実施形態で用いているｐチャネル型のＦＤＳＯＩトランジスタの場合、基板バイアス電圧Ｖｂｓの上昇に対応し、閾値電圧Ｖｔｈの絶対値は増加する。一方、参考文献で用いているｎチャネル型のＦＤＳＯＩトランジスタの場合、基板バイアス電圧Ｖｂｓの下降に対応し、閾値電圧Ｖｔｈの絶対値は増加する。したがって、本実施形態においては、アモルファスセレン系の光電変換膜を用いており、高輝度値の場合に基板バイアス電圧Ｖｂｓが正孔の蓄積により上昇するため、ｐチャネル型のＦＤＳＯＩトランジスタが用いられている。
【００２１】
次に、図２は、本実施形態による固体撮像素子の断面構造を示す図である。図２において、本実施形態の固体撮像素子は、図１における絶縁層１６０、活性層１８０、ソース１４０、ドレイン１２０からＢＯＸ層１９０までのＦＤＳＯＩトランジスタ層Ａ（ＦＤＳＯＩトランジスタ１０）を光電変換膜層Ｂの下部に設けた構成となっている。光電変換膜層Ｂにおいて、光電変換膜１７０の一方の面には画素電極１５３が形成されている。光電変換膜１７０の他方の面には透明電極１５４が形成されている。また、光電変換膜１７０において、透明電極１５４は入射光が入射される側の面に形成されている。一方、光電変換膜１７０において、画素電極１５３はＢＯＸ層１９０と接続される側の面に形成されている。ＦＤＳＯＩトランジスタ層Ａにおいて、画素電極１５３と接触する面と対向する面は、支持基板１９５に貼着されている。
【００２２】
光電変換膜１７０には、アモルファスセレン系の増倍型光電変換膜が用いられている。このため、光電変換膜１７０における光電変換によって生成される電荷が正孔であり、基板バイアス電圧Ｖｂｓが正の電圧となる。
したがって、基板バイアス電圧Ｖｂｓの変化に対応したＦＤＳＯＩトランジスタの閾値電圧Ｖｔｈの変化特性を考慮し、ＦＤＳＯＩトランジスタ１０にはｎチャネル型を用いている。
また、ＦＤＳＯＩトランジスタ１０のチャネル領域は、固体撮像素子の撮像方向から見た平面視において、固体撮像素子の中央部分に位置している。ここで、チャネル領域はドレイン１２０及びソース１４０に挟まれた領域を示している。これにより、固体撮像素子をマトリクス状に配列してイメージセンサ等を作成した場合、光電変換膜１７０内で増倍された正孔が隣接する固体撮像素子間で染み出しても、この染み出した正孔による閾値電圧Ｖｔｈの変化を抑制することができる。
【００２３】
本実施形態の固体撮像素子において、光電変換膜１７０にターゲット電圧を印加するため、透明電極１５４に対して、直流電源１０１の＋端子が接続されている。また、画素電極１５３と接地点との間には、リセットスイッチとしてのＭＯＳトランジスタ２５０が介挿されている。すなわち、画素電極１５３は、ＭＯＳトランジスタ２５０を介して接地されている。ゲートに対してリセット信号が印加されると、ＭＯＳトランジスタ２５０は、画素電極１５３を接地点に接続し、画素電極１５３に蓄積されている電荷を放電する。
【００２４】
ドレイン電極１５１にはドレイン電圧Ｖｄが印加されており、ゲート１３０に印加するゲート電圧Ｖｇが閾値電圧Ｖｔｈを超えることにより、ソース電極１５２からドレイン電流Ｉdがトランジスタ出力として出力される。
透明電極１５４を介して入射する入射光が光電変換膜１７０において光電変換され、生成された正孔がターゲット電圧によりアバランシェ増倍され、この増倍された正孔が画素電極１５３側に蓄積される。この蓄積された正孔の量（電荷量）に比例した電圧がＦＤＳＯＩトランジスタ１０の基板バイアス電圧Ｖｂｓとなる。
【００２５】
これにより、入射光の輝度値に対応した量の正孔が画素電極１５３に蓄積され、画素電極１５３の電位が上昇する。この電位が輝度値に対応した基板バイアス電圧Ｖｂｓとして、ＦＤＳＯＩトランジスタ１０に対して印加される。したがって、ＦＤＳＯＩトランジスタ１０の閾値電圧Ｖｔｈは、印加される基板バイアス電圧Ｖｂｓによる基板バイアス効果によって、入射光の輝度値に対応して変化することになる。
図３は、輝度値と閾値電圧Ｖｔｈとの対応関係を示すグラフである。この図３において、縦軸が閾値電圧Ｖｔｈを示し、横軸が輝度値Ｌを示している。図３に示すように、輝度値Ｌの強度が上昇するに従い、蓄積される正孔の電荷量が増加し、基板バイアス電圧Ｖｂｓが正の方向に変化するために閾値電圧Ｖｔｈが低下する。
【００２６】
入射光の輝度値を階調度に変換する処理は、例えば閾値電圧Ｖｔｈと階調度の対応を示す変換テーブルを用いて行う。この変換テーブルは閾値電圧と階調度との対応関係を予め実測し、この実測結果から作成しておく。すなわち、予め輝度値が判っている光を入射光として、本実施形態の固体撮像素子に与え、ＦＤＳＯＩトランジスタ１０の閾値電圧Ｖｔｈの変化を測定電圧として測定する。このとき、固体撮像素子の測定範囲の輝度値を範囲幅ΔＬに等分に分割して階調度の設定を行う。例えば、２５６階調であれば、固体撮像素子の輝度値Ｌの測定範囲を２５５個に等分する。そして、入射光の輝度値Ｌを徐々に変化させて固体撮像素子に入射し、各々の輝度値ＬにおけるＦＤＳＯＩトランジスタ１０の閾値電圧Ｖｔｈの測定を行う。このとき、得られた閾値電圧Ｖｔｈの各々を、測定時における輝度値Ｌが含まれる階調度に振り分け、閾値電圧Ｖｔｈと階調度との対応を示す変換テーブルを作成する。
【００２７】
すでに述べたように、入射光の輝度値Ｌの変化は、基板バイアス電圧Ｖｂｓの変動に対応している。基板バイアス効果において、ＦＤＳＯＩトランジスタ１０がｐチャネル型のトランジスタである場合、閾値電圧Ｖｔｈの変化特性は、基板バイアス電圧Ｖｂｓの絶対値が増加するに従い、変化量が低下していく飽和特性を有している。このため、図３に示すように、輝度値が上昇するほど、範囲幅ΔＬに対する閾値電圧Ｖｔｈの電圧の変化率が低減することになる。
このため、基板バイアス効果により、高輝度の入射光が入射した際、入射光の強度変化に対応した階調度の変化が抑制されるので、画像の白とびを抑制し、鑑賞者の視覚的なダイナミックレンジを向上させる効果がある。この効果は、従来において白とびを抑制するために行っていた画像処理の工程を省くことができるなど、撮像素子の特性として好適なものである。
【００２８】
上述した構成により、本実施形態によれば、固体撮像素子において、画素電極１５３がＢＯＸ層１９０により、ＦＤＳＯＩトランジスタ１０（例えば、ＦＤＳＯＩトランジスタ層Ａ）と絶縁されている。このため、従来構成のように、高電圧が直接にドレインに対して印加されることがないため、ＦＤＳＯＩトランジスタ１０を高耐圧化のため、従来のように電界緩和層を設ける必要がない。したがって、ＦＤＳＯＩトランジスタ１０を形成する面積を、従来より小さくすることが可能となり、画素を微細化することができる。
【００２９】
図４は、図２に示す本実施形態による固体撮像素子の動作例を示すフローチャートである。この図４を用いて、本実施形態による固体撮像素子の動作を説明する。以下、一例として、図示しない制御部が撮像素子の制御を行い、階調度を閾値電圧Ｖｔｈに対応して変換テーブルから読み出す処理として説明する。また、制御部内には所定の時間をカウントするタイマーが備えられている。
【００３０】
ステップＳ１：  制御部は、ＭＯＳトランジスタ２５０のゲートにリセット信号を印加し、ＭＯＳトランジスタ２５０をオンとする。これにより、ＭＯＳトランジスタ２５０は、画素電極１５３に蓄積されている正孔を放電し、固体撮像素子の初期化を行う。そして、制御部は、所定の時間後にＭＯＳトランジスタ２５０に対するリセット信号の出力を停止する。これにより、ＭＯＳトランジスタ２５０はオフとなる。また、制御部は、タイマーにより、ＭＯＳトランジスタ２５０はオフした時点から、経過時間のカウントを行う。
【００３１】
ステップＳ２：  制御部は、タイマーのカウント値が予め設定された測定時間を超えたか否かの判定を行う。制御部は、タイマーのカウント値が設定された測定時間を超えた場合、測定周期となったとして処理をステップＳ３へ進める。一方、制御部は、カウント値が設定された測定時間以下である場合、測定時間を経過していないとして処理を繰り返す。このとき、ＭＯＳトランジスタ２５０がオフとなっている。このため、測定時間となるまで光電変換膜１７０で発生した正孔がアバランシェ増倍され、画素電極１５３に蓄積される。
【００３２】
これにより、入射光の輝度値の強度に対応して、所定の測定周期間において基板バイアス電圧Ｖｂｓが上昇する。また、入射光の輝度値の強度によっては、基板バイアス電圧Ｖｂｓがターゲット電圧まで上昇する。入射される入射光の輝度値の強度に対応して、画素電極１５３に蓄積される正孔の量が上昇し、輝度値に対応して基板バイアス電圧Ｖｂｓが変化する。この基板バイアス電圧Ｖｂｓの変化に応じて、ＦＤＳＯＩトランジスタ１０の閾値電圧Ｖｔｈが低下する。
【００３３】
ステップＳ３：  制御部は、ＦＤＳＯＩトランジスタ１０の閾値電圧Ｖｔｈの測定を行う。このとき、制御部は、閾値電圧Ｖｔｈの測定において、ゲート１３０に対して印加するゲート電圧を徐々に上昇、あるいは徐々に低下させる（ゲート電圧のランプ入力）。そして、制御部は、トランジスタ出力として出力される電流を測定し、所定の電流量となったゲート電圧をサンプルホールドし、閾値電圧Ｖｔｈとして測定する。これにより、制御部は、輝度値の強度に対応した閾値電圧Ｖｔｈを得る。これにより、入射光の輝度値の測定値として、完全空乏型ＳＯＩトランジスタ１０の閾値電圧Ｖｔｈを容易に検出することができる。
【００３４】
ステップＳ４：  制御部は、ＭＯＳトランジスタ２５０をオンとし、画素電極１５３に蓄積されている正孔を排出し、正孔の蓄積を終了して固体撮像素子の初期化を行う。この固体撮像素子の初期化は、サンプルホールドに同期して行っても良い。そして、制御部は、ＭＯＳトランジスタ２５０をオフとし、タイマーにより時間のカウントを行い、処理をステップＳ２へ戻す。また、制御部は、閾値電圧ＶｔｈをＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換し、このデジタル値の閾値電圧Ｖｔｈに対応した階調度を変換テーブルから選択し、入射光の階調度として出力する。これにより、測定周期を周期的な動画のフレーム周期に合わせ、周期的に蓄積される電荷量によって変化する閾値電圧を測定することにより、画像が変化する動画像等の撮像も容易に行うことができる。
【００３５】
図５は、本実施形態による固体撮像素子の製造工程を説明する断面図である。図５（Ａ）から図５（Ｄ）の各々において、各工程での固体撮像素子の断面構造が示されている。
・図５（Ａ）：第１工程  まず、ＦＤＳＯＩトランジスタ１０の形成を行う。例えば、支持基板１１０、ＢＯＸ層１９０及び活性層１８０からなるＳＯＩ基板を準備する。活性層１８０はｎ型のシリコンなどの半導体材料で形成されている。ここで、支持基板１１０は第１の支持基板である。
【００３６】
活性層１８０の上部を酸化してゲート絶縁膜２００を形成する。チャネルを形成する領域のゲート絶縁膜２００上に、ゲート１３０を形成した後、ゲート絶縁膜２００に開口部を形成し、開口部からｐ型の不純物を注入することで、ドレイン１２０及びソース１４０を形成する。その後、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などで絶縁層１６０を形成する。そして、ドレイン１２０及びソース１４０上部の絶縁層１６０をエッチングして、ドレイン電極１５１及びソース電極１５２を形成する。
また、ドレイン電極１５１及びソース電極１５２の絶縁を行う酸化膜を形成し、この酸化膜をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって平坦化する。以下、新たに形成した酸化膜を含めて絶縁層１６０とする。
【００３７】
・図５（Ｂ）：第２工程  ＣＭＰで平坦化した絶縁層１６０の上部に対し、第２の支持基板である支持基板１９５を貼り付ける。この支持基板１９５は、シリコンが好適であるが、ガラス等でも良い。
この絶縁層１６０に対する支持基板１９５の貼り付けは、よく研磨した面同士を張り合わせて加熱して接合する直接接合法が好適であるが、接着剤を用いて貼り付けても良い。
【００３８】
・図５（Ｃ）：第３工程  第１の支持基板である支持基板１１０を、ＣＭＰあるいはエッチングなどにより除去し、ＢＯＸ層１９０の全面を露出させる。
【００３９】
・図５（Ｄ）：第４工程  露出されたＢＯＸ層１９０上部に画素電極１５３、光電変換膜１７０及び透明電極１５４を、順番にスパッタリングや蒸着などにより形成する。ここで、透明電極１５０は例えばＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などである。
【００４０】
また、本実施形態においては、光電変換膜１７０をアモルファスセレン系の増倍型光電変換膜を用いていたが、アモルファスシリコン系の増倍型光電変換膜を用いてもよい。
この場合には、光電変換により生成される電荷は電子であるため、ＦＤＳＯＩトランジスタ１０をｎチャネル型で形成する必要がある。また、閾値電圧Ｖｔｈは、輝度値が大きくなるにつれて、すなわち基板バイアス電圧の絶対値が大きくなるにつれて、高い方向に変化する。
【００４１】
また、本実施形態による固体撮像素子を用いてイメージセンサを構成する際、この固体撮像素子を、イメージセンサの撮像面においてマトリクス状に配置する。このとき、ＭＯＳトランジスタ２５０は、各固体撮像素子（画素）毎に設ける。
また、ＭＯＳトランジスタ２５０は、輝度の検出に用いるＦＤＳＯＩトランジスタと同じ層に配置しても良い。その場合、入射光の輝度に応じて、ＭＯＳトランジスタ２５０の閾値も変動する。しかしながら、ＭＯＳトランジスタ２５０のゲートに印加するリセット電圧が閾値を超えるように適切に選択しておくことで、動作上、問題は生じない。
また、上述したように、固体撮像素子をマトリクス状に配置する場合は、隣接する各固体撮像素子（画素）の間で画素電極１５３を分離して作製することが必要である。この固体撮像素子の作成を行う際、画素電極１５３を素子の全面に形成したのちに、フォトリソグラフィにより、画素電極１５３を画素ごとに分割する工程を追加することで可能である。
【００４２】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【産業上の利用可能性】
【００４３】
本発明の固体撮像素子は、動画を撮影するビデオカメラや、静止画を撮影する電子スチルカメラ等、各種の映像機器の撮像デバイスとして用いることができる他、カメラ付き携帯電話などの携帯機器の撮像デバイスとしても用いることができ、特に光電変換膜として増倍型光電変換膜を用いた場合においては、暗所など非常に光量が少ない環境下で用いて好適なものとなる。
【符号の説明】
【００４４】
１０…ＦＤＳＯＩトランジスタ
１０１…直流電源
１１０，１９５…支持基板
１２０…ドレイン
１３０…ゲート
１４０…ソース
１５１…ドレイン電極
１５２…ソース電極
１５３…画素電極
１５４…透明電極
１６０…絶縁層
１７０…光電変換膜
１８０…活性層
１９０…ＢＯＸ層
２００…ゲート絶縁膜
２５０…ＭＯＳトランジスタ
【図１】
2015023192.tif 000003
【図２】
2015023192.tif 000004
【図３】
2015023192.tif 000005
【図４】
2015023192.tif 000006
【図５】
2015023192.tif 000007