(57)【要約】【課題】半導体集積回路をフリップチップ接続する配線基板において、フリップチップ接続の半導体集積回路と基板とのギャップを維持することができると共に、側壁でのショートを効果的に回避できる配線基板を提供する。【解決手段】フリップチップ接続部が、絶縁樹脂層面上に導体で形成された凸部と、凸部上に形成された電極パターンと、で形成され、凸部の全側面が絶縁材料で覆われ、絶縁樹脂層面上には、凸部よりも薄く絶縁材料が形成されていることを特徴とする。【選択図】図１
2015018945.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路をフリップチップ接続する配線基板において、
フリップチップ接続部が、隣接配線層表面を覆う絶縁樹脂層面より突出した凸型電極となり、
前記凸型電極の先端側が電極パターンとして設けられ、
前記電極パターンがビアを介して前記隣接配線層と電気的に接続され、
前記凸型電極側面の一部及び前記ビアが絶縁材料で覆われていることを特徴とする配線基板。
【請求項２】
前記電極パターンが、前記凸型電極の接続面積となることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記凸型電極側面の前記絶縁材料が、前記絶縁樹脂層と同じ材料からなることを特徴とする請求項１に記載の配線基板。
【請求項４】
半導体集積回路をフリップチップ接続する配線基板の製造方法において、
剥離可能な導体層を設けた支持体を用意する工程と、
導体層上に電極パターンとなるビアランドを形成する工程と、
絶縁層を形成する工程と、
絶縁層にビア開口を設け、ビアと配線を形成する工程と、
絶縁層を形成する工程と、ビアと配線を形成する工程とを所望だけ繰り返し、多層構造を形成する工程と、
支持体を剥離し、導体層を除去しビアランドを露出する工程と、
ビアランドをマスクとして、絶縁層を掘り込む工程と、
を含み、凸型電極を形成することを特徴とする配線基板の製造方法。
【請求項５】
半導体集積回路をフリップチップ接続する配線基板の製造方法において、
剥離可能な導体層を設けた支持体を用意する工程と、
導体層上に絶縁層を形成する工程と、
絶縁層にビア開口を設け、ビアと配線を形成する工程と、
絶縁層を形成する工程と、ビアと配線を形成する工程とを所望だけ繰り返し、多層構造を形成する工程と、
支持体を剥離し、ビアランド用導体層を露出する工程と、
ビアランド用導体層から電極パターンを形成する工程と、
電極パターンをマスクとして、絶縁層を掘り込む工程と、
を含むことを特徴とする配線基板の製造方法。
【請求項６】
絶縁層を掘り込む工程での掘り込み方法が、レーザアブレーション法、あるいはプラズマエッチング法、またはブラスト法であることを特徴とする請求項４または５に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板およびその製造方法に関する。
【背景技術】
【０００２】
配線基板は、電子部品や半導体素子（ＬＳＩ等）を実装するために広く用いられている。そして、近年の電子機器の小型化、高機能化の要求に伴い、配線基板には、回路の高密度化や薄型化や高周波対応が望まれている。
【０００３】
高密度な配線基板を製造する方法として、ビルドアップ法を用いた多層ビルドアップ配線板が知られている。この方法は、絶縁基板上に配線層を形成したコア層の上に絶縁層を形成し、さらにその上に配線層を形成し、さらに絶縁層を形成するという工程を繰り返すことにより、多層の配線基板を形成するというものである。
【０００４】
このような配線基板に搭載される半導体集積回路（ＬＳＩ）も、更なる高機能化が求められ同一面積に対する端子数の増加が進行し、狭ピッチ化が進行している。狭ピッチ化に対しては球形状のはんだを介して配線基板に接続するフリップチップ接続により対応が進められている。しかし、はんだ材料のみでの接続では、はんだ材料のショート（接触）が発生するために、はんだボリュームを低減する必要がある。はんだボリューム低減を行うと、ＬＳＩと基板との接続距離が確保できず、ギャップが狭くなり、はんだ接続に利用したフラックスの洗浄性が悪くなるばかりか半導体集積回路と配線基板間に樹脂を充填するときのアンダーフィルの充填性も悪くなり、ボイドなどが発生しやすく、信頼性を低下させる問題がある。更なる狭ピッチに対して、ＬＳＩと基板とのギャップをできるだけ維持するために、ＬＳＩ側や基板側、もしくは両方に接続する部位の形状を高くした、ポスト形状の端子を設ける発明がなされている。特許文献１では、ソルダーレジスト開口部に、上部にバリア層（Ni）を有するメタルポスト（Cu）を設け、メタルポストの上部と側壁にはんだ材料にて覆う構造のポスト形状が開示されている。特許文献２では、ソルダーレジスト開口部に、導電性パッド（Ｃｕ  ｏｒ  Ｃｕ−Ｓｎ合金）、Ｃｕ−Ｓｎ合金とＮｉバリアを有するメタルポスト、Ｓｎ−Ｂｉ系はんだからなる端子を設けた構造が開示されている。
【０００５】
特許文献１には、ポスト上部のみにはんだ供給を行った構造が開示されているが、ポスト側壁へのはんだ流出が発生し、はんだ量制御が困難となり、ＬＳＩと基板との接続高さにバラツキが発生し、接続信頼性が劣化する課題がある。また、ポスト側面が金属となることから、側壁でのショートが構造上回避できない。一方、特許文献２ではＳｎ系材料（Ｃｕ−Ｓｎ、Ｓｎ−Ｂｉ）の割合が多く、従来のはんだのみで接続している状況との変化がないことから、キャップ維持及びショート回避が課題となる。
【０００６】
また両文献の発明では、ソルダーレジスト開口部とのパターン合わせが必要となるため、ポストの合わせ精度が厳しく、安定した製造が困難となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５０１１３２９号公報
【特許文献２】特開２０１２−２３１１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、このような問題を解決するもので、フリップチップ接続の半導体集積回路と基板とのギャップを維持することができると共に、側壁でのショートを効果的に回避できる配線基板およびその製造方法を提供することを課題とする。
【０００９】
また、パターンあわせの必要が無く、狭ピッチ化を達成することができる配線基板およびその製造方法を提供することを課題とする。
【００１０】
さらには、応力集中を効果的に分散させ、破断を回避できる配線基板およびその製造方法を提供する。
【課題を解決するための手段】
【００１１】
上記の課題を解決するための手段として、請求項１に記載の発明は、
半導体集積回路をフリップチップ接続する配線基板において、
フリップチップ接続部が、隣接配線層表面を覆う絶縁樹脂層面より突出した凸型電極となり、
前記凸型電極の先端側が電極パターンとして設けられ、
前記電極パターンがビアを介して前記隣接配線層と電気的に接続され、
前記凸型電極側面の一部及び前記ビアが絶縁材料で覆われていることを特徴とする配線基板としたものである。
【００１２】
また、請求項２に記載の発明は、
前記電極パターンが、前記凸型電極の接続面積となることを特徴とする請求項１に記載の配線基板としたものである。
【００１３】
また、請求項３に記載の発明は、
前記凸型電極側面の前記絶縁材料が、前記絶縁樹脂層と同じ材料からなることを特徴とする請求項１に記載の配線基板としたものである。
【００１４】
また、請求項４に記載の発明は、
半導体集積回路をフリップチップ接続する配線基板の製造方法において、
剥離可能な導体層を設けた支持体を用意する工程と、
導体層上に電極パターンとなるビアランドを形成する工程と、
絶縁層を形成する工程と、
絶縁層にビア開口を設け、ビアと配線を形成する工程と、
絶縁層を形成する工程と、ビアと配線を形成する工程とを所望だけ繰り返し、多層構造を形成する工程と、
支持体を剥離し、導体層を除去しビアランドを露出する工程と、
ビアランドをマスクとして、絶縁層を掘り込む工程と、
を含み、凸型電極を形成することを特徴とする配線基板の製造方法としたものである。
【００１５】
また、請求項５に記載の発明は、
半導体集積回路をフリップチップ接続する配線基板の製造方法において、
剥離可能な導体層を設けた支持体を用意する工程と、
導体層上に絶縁層を形成する工程と、
絶縁層にビア開口を設け、ビアと配線を形成する工程と、
絶縁層を形成する工程と、ビアと配線を形成する工程とを所望だけ繰り返し、多層構造を形成する工程と、
支持体を剥離し、ビアランド用導体層を露出する工程と、
ビアランド用導体層から電極パターンを形成する工程と、
電極パターンをマスクとして、絶縁層を掘り込む工程と、
を含むことを特徴とする配線基板の製造方法としたものである。
【００１６】
また、請求項６に記載の発明は、
絶縁層を掘り込む工程での掘り込み方法が、レーザアブレーション法、あるいはプラズマエッチング法、またはブラスト法であることを特徴とする請求項４または５に記載の配線基板の製造方法としたものである。
【発明の効果】
【００１７】
本発明の配線基板は、以上のような構成であるので、
凸部の端子構造によりＬＳＩと基板とのギャップを維持することができると共に、凸部の側壁でのショートを効果的に回避できる配線基板およびその製造方法とすることができる。
【００１８】
また、ソルダーレジストを用いないため、パターンあわせの必要が無く、狭ピッチ化を達成することができる。
【００１９】
さらには、上部の電極部との接続界面が、絶縁材料にて保護されていることにより、応力集中を効果的に分散させ、破断を回避できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の配線基板のフリップチップ接続部の実施形態を断面で示した説明図である。
【図２】本発明の配線基板の製造方法の第一の実施形態の一部を断面で示した説明図である。
【図３】本発明の配線基板の製造方法の第一の実施形態の他の部分を断面で示した説明図である。
【図４】本発明の配線基板の製造方法の第一の実施形態のその他の部分を断面で示した説明図である。
【図５】本発明の配線基板の製造方法の第二の実施形態の一部を断面で示した説明図である。
【図６】本発明の配線基板の製造方法の第二の実施形態の他の部分を断面で示した説明図である。
【図７】本発明の配線基板の製造方法の第二の実施形態のその他の部分を断面で示した説明図である。
【図８】本発明の配線基板の製造方法の実施例の一部分を断面で示した説明図である。
【発明を実施するための形態】
【００２１】
本発明に関するプリント配線板を図面に基づいて説明する。図１は、本発明配線基板のフリップチップ接続部の実施形態を断面で示した説明図、図２〜７は本発明の配線基板の製造方法の実施形態を断面で示した説明図である。
【００２２】
本発明の配線基板の実施の形態例は、半導体集積回路をフリップチップ接続する配線基板であることを前提とする。図１に例示するように、フリップチップ接続部１００が、絶縁樹脂層面３０上に凸型電極として設けられ、導体で形成されたビア４０と、ビア４０上に形成された電極パターン２と、で形成され、ビア４０の全側面が絶縁材料３１で覆われ、絶縁樹脂層面３０上には、電極パターン２表面と絶縁材料３２表面との間にビア４０と電極パターン２の接続部が形成されている。
【００２３】
このような構成であって、絶縁樹脂層面３０上には、ビア４０よりも薄い絶縁材料が形成されており、ＬＳＩと基板とのギャップを確保することができ、アンダーフィルの安定
した充填性を確保でき、接続部の長期信頼性を確保することができる。また、ビア４０の全側面が絶縁材料３１で覆われていることから、はんだ材料の流入を効果的に回避し、はんだ量の制御が容易となりギャップ安定性の確保とともに、凸部の側壁でのショートを効果的に回避できる。
【００２４】
さらに、ソルダーレジストを用いないため、パターンあわせの必要が無く、狭ピッチ化を効率的に達成することができる。
【００２５】
さらには、上部の電極部との接続界面が、絶縁材料にて保護されていることにより、応力集中を効果的に分散させ、接続界面の破断を回避できる。
【００２６】
つぎに、本発明の配線基板の製造方法の実施の形態について、図面を用いて説明する。図２〜図４は、本願発明の配線基板の製造方法の第一の実施形態を、断面で示した説明図である。
【００２７】
本実施形態では概略、コアレス基板の製造方法の手法を用い、途中工程で分離可能なフレクシブルコア（支持体）面から積層を行う。所望の多層構造を形成した後に分離を行い、銅箔（導体層）をエッチングした後にフレクシブルコア面が露出した状態とし、ポスト形状（凸部）とする端子加工として、レーザアブレーション法、プラズマエッチング法、ブラスト法などのエッチング法にて表面からの掘り込みを行い、絶縁樹脂を除去する。絶縁樹脂除去の際、電極の傘部分（ビアランド）がレーザ加工などの遮蔽マスクとなり、ポスト（凸部）側面に絶縁樹脂が残り、所望の構造が形成できる。
【００２８】
以下順を追って第一の実施形態について説明する。
本実施形態は、半導体集積回路をフリップチップ接続する配線基板の製造方法であることを前提とする。また、各工程において適宜洗浄、乾燥などの工程を含める。
【００２９】
１．まず、剥離可能な導体層を設けた支持体１を用意する。
支持体にはその後の製造に必要なアライメントやガイドホールなどを設けても良い。また、支持体は工程中での剛性を確保する。
【００３０】
支持体の材料を例示すれば、
・  エッチングにて除去できる金属としては、
Ｃｕ、Ｆｅ、Ｍｎ、Ａｌ、Ｎｉ、Ｃｒ、ステンレスを主体とする金属もしくは合金があげられる。途中工程で分離できるよう、複数の金属を外周のみ接着させた構成を用いても良い。支持体の片方のみに絶縁層と配線層とを積層した１枚板の場合、スライサーやウォータカッターにて周辺部を切断して分離しても良い。
２）銅箔を両面に設けた積層基板
積層基板の場合、複数の銅箔を重ねて分離できる領域を持たせる構造でもよく、ピーラブル銅箔を用いてもよい。
厚みや剛性の制御のため、コア材にプリプレグを重ねた構成により製造してよい。その場合、コア材に銅箔など積層に必要なアライメントパターンを設けても構わない。
【００３１】
２．つぎに、導体層上にビアランド２を形成する（図２（ａ））。
【００３２】
３．つぎに、絶縁層３を形成する（図２（ｂ））。
具体的には、支持体１の両側に絶縁層を、真空ラミネータや真空プレス機により形成する方法が例示できる。
材料としては、
エポキシ系、アクリル系、ウレタン系、エポキシアクリレート系、フェノールエポキシ系
、ポリイミド系、ポリアミド系、シアネート系、液晶系を主体とする有機樹脂を、ガラスやポリアミド、液晶などからなる補強繊維に含浸させた材料が例示できる。さらに、シリカやブチル系有機材料、炭酸カルシウムなどによるフィラーを含んでいてもよい。また、前記有機材料にフィラーのみを含んだものを利用してもよい。
【００３３】
４．絶縁層３にビア開口４１を設け、ビア４と配線５を形成する（図２（ｃ））。
なお図では、配線５としてビアランドのみ示し、回路配線は図示していない。
具体的に例示すれば、レーザ（ＣＯ２、ＵＶ、エキシマ）によりビア開口４１を形成するこのとき、支持体の銅箔（ビアランド２）がビア底部に露出する。
回路配線形成は、セミアディティブ法やサブトラクティブ法により形成させる。
（セミアディティブ法）
ビア開口４１を形成した後、無電解めっきを全面に行い、パターンめっき用のレジストにて回路となる部分が開口するパターンを無電解めっき上に形成する。
その後、無電解めっきを給電層として電解めっきを施し、パターンめっき用のレジスト開部内にめっき皮膜を析出させる。
電解めっき後は、レジストを剥離し、無電解めっきをエッチングすることで回路として完成させる。
（サブトラクティブ法）
ビア開口を形成した後、無電解めっきを全面に行い、電解めっきにて析出膜の厚みを増加させる。
その後、エッチング用のレジストを回路となる部分に残る様に形成し、レジストをエッチングマスクとしてウェットエッチングにてレジスト開口部よりめっき膜を除去する。
最後に、エッチング用のレジストを除去することで回路として完成させる。
【００３４】
５．つぎに、絶縁層３を形成する工程と、ビア４と配線５を形成する工程とを所望だけ繰り返し、多層構造６を形成する（図２（ｄ））。
本工程では、必要な回路の層数に合わせて、絶縁層とレーザ開口を含む配線形成を繰り返す。図では、７層を例示している。
【００３５】
６．つぎに必要に応じて、多層構造６の最表面にソルダーレジスト７を形成する（図３（ｅ））。
具体的に例示すれば、ロールコーター、印刷にて塗布後、乾燥を実施し、フォトリソグラフィー法によりパターン形成する。その後、硬化処理として熱キュアやＵＶキュアを必要に応じて実施する。
【００３６】
７．つぎに、支持体１を剥離し（図３（ｆ））、残された導体層１１を除去しビアランド２を露出する（図４（ｇ））。
【００３７】
８．つぎに、ビアランド２をマスクとして、絶縁層３を掘り込む（図４（ｈ））。
掘り込む方法として、レーザアブレーションが代表的であるが、それ以外の方法としては、サンドブラスト、ウェットブラスト、パウダーブラストなどのブラスト法、RIE（ReactiveIon Etching）、IBE（Ion Beam Etching）などプラズマ、イオン、電子を一方向に加速させたドライエッチングにより実施してもよい。
【００３８】
本発明では、ビアで形成された凸部のショートを回避するために、ビアランドに対しなるべく垂直方向に絶縁層を削除することが好ましく、したがって、ウェットエッチングなどではサイドエッチングが発生し垂直方向のみにエッチングし難く、あまり好ましくない。
【００３９】
このようにして、ビア４で形成されたビア４０の全側面が絶縁材料３１で覆われ、絶縁
樹脂層面３０上には、ビア４０よりも薄い絶縁材料３２が形成された配線基板を製造できる。
【００４０】
なお、ビアの上部に形成されている電極パターンは、上記の製造方法では、ビアランドとしているが、ビアの全側面が絶縁材料３１で覆われるように、ビアより幅の広いパターンとすればよい。
【００４１】
つぎに、本発明の配線基板の製造方法の第二の実施の形態について、説明する。図５〜図７は、本願発明の配線基板の製造方法の第二の実施形態を、断面で示した説明図である。本発明の配線基板は、前記の第一の実施形態と同様に、半導体集積回路をフリップチップ接続する配線基板であることを前提とする。また、各工程において適宜洗浄、乾燥などの工程を含める。
【００４２】
１．まず、剥離可能な導体層２１を設けた支持体１を用意する。（図５（ａ））。
【００４３】
２．つぎに、絶縁層３を形成し（図５（ｂ））、
３．絶縁層３にビア開口を設け、ビア４と配線５を形成する（図５（ｃ））。
【００４４】
４．絶縁層３を形成する工程と、ビア４と配線５を形成する工程とを所望だけ繰り返し、多層構造６を形成する（図５（ｄ））。
【００４５】
５．つぎに必要に応じて、多層構造６の最表面にソルダーレジスト７を形成する（図６（ｅ））。
【００４６】
６．つぎに、支持体１を剥離し（図６（ｆ））、残された導体層１１を除去しビアランド用導体層２１を露出する（図７（ｇ））。
【００４７】
７．つぎに、導体層２１からビアランド２を形成する（図７（ｈ））。
【００４８】
８．つぎに、ビアランド２をマスクとして、絶縁層３を掘り込む（図７（ｉ））。
【００４９】
このようにして実施形態一と同様に、ビア４０の全側面が絶縁材料３１で覆われ、絶縁樹脂層面３０上には、ビア４０よりも薄い絶縁材料３２が形成された配線基板を製造できる。
【００５０】
本発明の多層プリント基板の製造では、ビアランドをマスクとして絶縁層を掘り込む工程を有するが、垂直方向に掘り込むことから、ここでの掘り込み方法が、レーザアブレーション法、プラズマエッチング法、またはブラスト法が好ましく採用できる。
【００５１】
以上のような実施形態からも明らかなように、本発明の配線基板、およびその製造方法は、凸部の端子構造によりＬＳＩと基板とのギャップを維持することができると共に、凸部の側壁でのショートを効果的に回避できる配線基板とすることができる。
【００５２】
また、ソルダーレジストを用いないため、パターンあわせの必要が無く、狭ピッチ化を達成することができる。
【００５３】
さらには、上部の電極パターンとビア４０との接続界面が、絶縁材料にて保護されていることにより、応力集中を効果的に分散させ、破断を回避できる。
【実施例】
【００５４】
本発明の配線基板の製造方法の実施例を述べる。本実施例は、第一の実施の形態に従って行った。
【００５５】
まず、ガラスクロスを含む０．４ｍｍ厚みのＦＲ−４をコア材とし、両面に０．０７ｍｍ厚のプリプレグとピーラブル銅箔（薄箔５μｍ、厚箔１８μｍ）を積層した支持体を用意した。その際、厚箔１８μｍ側を外側として積層した。その上に、ビアランドを形成した。
【００５６】
つぎに、補強繊維を含まないエポキシ系材料を真空ラミネータにより貼付を実施し、絶縁層を形成した。
【００５７】
つぎに、ＵＶレーザによりビア底部開口がφ５０μｍとなるようにビア開口を形成し、その後、セミアディティブ法により配線を形成した。ビア開口は、Ｃｕめっきにより充填した。
【００５８】
つぎに、７層配線となるよう、積層を実施した。
【００５９】
つぎに、ソルダーレジストＳＲをロールコーターにて塗布し、７０℃で乾燥した後、露光・現像にて開口部を形成した。１８０℃で熱硬化後に１０００ｍＪ／ｃｍ２のＵＶ処理にて絶縁化を行った。
【００６０】
つぎに、外周部切断により、ピーラブル銅箔の薄箔と厚箔の界面を端部に露出させ、接着層にて分離を実施した。分離面は、厚箔のＣｕ箔が残っている状態である。
【００６１】
つぎに、ピーラブル銅箔分離により厚箔（１８μｍ厚）が残っている状態から、ウェットエッチングにより、ビアランドのＣｕ端子を露出する。
【００６２】
つぎに、ビアランドをマスクとし、絶縁層を掘り込み、ビア部の全側面が絶縁材料で覆われ、絶縁樹脂層面上には、ビア部よりも薄い絶縁材料が形成された配線基板を製造した。
【００６３】
図８は、実施例の凸型電極の断面の写真である。このように、ビア部周囲が絶縁材料で覆われ、絶縁樹脂層面上には、ビア部よりも薄い絶縁材料が形成されている。
【符号の説明】
【００６４】
１・・・支持体
２・・・ビアランド
２１・・・導体層
３・・・絶縁層
３０・・・絶縁樹脂層面
３１・・・絶縁材料
３２・・・薄い絶縁材料
４・・・ビア
４０・・・ビア
４１・・・ビア開口部
５・・・配線
６・・・多層構造
７・・・ソルダーレジスト
１１・・・導体層
１００・・・フリップチップ接続部
【図１】
2015018945.tif 000003
【図２】
2015018945.tif 000004
【図３】
2015018945.tif 000005
【図４】
2015018945.tif 000006
【図５】
2015018945.tif 000007
【図６】
2015018945.tif 000008
【図７】
2015018945.tif 000009
【図８】
2015018945.tif 000010