(57)【要約】【課題】  ＯＳメモリー領域とともにＩＯメモリー領域について退避・復元を行う場合でも、ＯＳメモリー領域についての復元の所要時間への影響が少なくて済むようにする。【解決手段】  サスペンド開始時に、メインＣＰＵ用メモリー２においてソフトウェアプログラムが記憶されているＯＳメモリー領域２１の第１イメージデータが不揮発性記憶装置３に記憶され、メインＣＰＵ用メモリー２において特定のデータが記憶されているＩＯメモリー領域２３の第２イメージデータがメインＣＰＵ１とは別のサブＣＰＵ１１へ転送され、サブＣＰＵ１１により使用されるサブＣＰＵ用メモリー１２に記憶される。サスペンド終了時には、第１イメージデータおよび第２イメージデータに基づき、ＯＳメモリー領域２１においてソフトウェアプログラムが復元され、ＩＯメモリー領域２３において特定のデータが復元される。【選択図】  図１
2015022493.tif 000002
【特許請求の範囲】
【請求項１】
サスペンド制御プログラムを実行するメインプロセッサーと、
前記メインプロセッサーにより使用される第１メモリーと、
不揮発性記憶装置とを備え、
前記メインプロセッサーは、前記サスペンド制御プログラムに従って、
（ａ）前記第１メモリーにおいてソフトウェアプログラムが記憶されているＯＳメモリー領域の第１イメージデータを生成し前記不揮発性記憶装置に記憶し、
（ｂ）前記第１メモリーにおいて特定のデータが記憶されている第１ＩＯメモリー領域の第２イメージデータを生成し前記メインプロセッサーとは別のサブプロセッサーへ転送し、サブプロセッサーにより使用される第２メモリーに記憶させ、
（ｃ）前記不揮発性記憶装置から前記第１イメージデータを読み出し、前記第１イメージデータに基づき、前記ＯＳメモリー領域において前記ソフトウェアプログラムを復元し、
（ｄ）前記第２メモリーに記憶されている前記第２イメージデータを前記サブプロセッサーから転送させ、前記第２イメージデータに基づき、前記第１ＩＯメモリー領域において前記特定のデータを復元すること、
を特徴とする電子機器。
【請求項２】
前記メインプロセッサーは、前記サスペンド制御プログラムに従って、
（ｅ）ハイバネーションモードがフルハイバネーションかパーシャルハイバネーションかを特定し、
ハイバネーションモードがフルハイバネーションである場合、（ｆ）前記第１メモリーにおいて前記第１ＩＯメモリー領域以外の領域である第２ＩＯメモリー領域、および前記ＯＳメモリー領域の第３イメージデータを生成し前記不揮発性記憶装置に記憶し、（ｇ）前記不揮発性記憶装置から前記第３イメージデータを読み出し、前記第３イメージデータに基づき、前記ＯＳメモリー領域において前記ソフトウェアプログラムを復元するとともに前記第２ＩＯメモリー領域のデータを復元し、
ハイバネーションモードがパーシャルハイバネーションである場合、（ａ）前記ＯＳメモリー領域の前記第１イメージデータを生成し前記不揮発性記憶装置に記憶し、（ｃ）前記不揮発性記憶装置から前記第１イメージデータを読み出し、前記第１イメージデータに基づき、前記ＯＳメモリー領域において前記ソフトウェアプログラムを復元すること、
を特徴とする請求項１記載の電子機器。
【請求項３】
前記特定のデータは、特定のアプリケーションのデータであることを特徴とする請求項１または請求項２記載の電子機器。
【請求項４】
前記特定のデータは、キャッシュデータであることを特徴とする請求項１または請求項２記載の電子機器。
【請求項５】
サスペンド制御プログラムを実行するメインプロセッサーと、前記メインプロセッサーにより使用される第１メモリーと、不揮発性記憶装置とを備える電子機器における前記メインプロセッサーに、
（ａ）前記第１メモリーにおいてソフトウェアプログラムが記憶されているＯＳメモリー領域の第１イメージデータを生成し前記不揮発性記憶装置に記憶するステップと、
（ｂ）前記第１メモリーにおいて特定のデータが記憶されているＩＯメモリー領域の第２イメージデータを生成し前記メインプロセッサーとは別のサブプロセッサーへ転送し、前記サブプロセッサーにより使用される第２メモリーに記憶させるステップと、
（ｃ）前記不揮発性記憶装置から前記第１イメージデータを読み出し、前記第１イメージデータに基づき、前記ＯＳメモリー領域において前記ソフトウェアプログラムを復元するステップと、
（ｄ）前記第２メモリーに記憶されている前記第２イメージデータを前記サブプロセッサーから転送させ、前記第２イメージデータに基づき、前記ＩＯメモリー領域において前記特定のデータを復元するステップと、
を実行させるサスペンド制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器およびサスペンド制御プログラムに関するものである。
【背景技術】
【０００２】
ハイバネーション技術によって、休止状態へ移行する際にメモリー上の全領域のデータをイメージデータとして不揮発性記憶装置へ退避させ、休止状態から復帰するときに不揮発性記憶装置からそのイメージデータを読み出してメモリー上でデータを復元することによって、休止状態移行直前と同じ状態へ高速に復帰することができる（例えば特許文献１参照）。
【０００３】
さらに、ある情報処理装置では、メインメモリーの全領域をＵＳＢ（Universal Serial Bus）メモリーに退避させる全領域ハイバネーションと、メインメモリーの退避必須領域のみを退避させる部分退避ハイバネーションとを行うことができる（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−０３８５４５号公報
【特許文献２】特開２００９−１４６０６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
通常、印刷装置などの電子機器のメモリー領域は大きく２つに分類することができる。１つはソフトウェアプログラムが展開される領域（以下、ＯＳ（Operating System）メモリー領域という）であり、もう１つは、一時画像処理データなどのテンポラリーデータが展開される領域（以下、ＩＯ（Input/Output）メモリー領域という）である。
【０００６】
上述の技術のように、ＩＯメモリー領域に記憶されているデータを不揮発性記憶装置に退避させる場合、復元時に、ＯＳメモリー領域とともにＩＯメモリー領域が復元された時点で復元が完了するため、復元の所要時間が長くなってしまう。
【０００７】
本発明は、上記の問題に鑑みてなされたものであり、ＯＳメモリー領域とともにＩＯメモリー領域について退避・復元を行う場合において、ＯＳメモリー領域についての復元の所要時間への影響が少なくて済む電子機器およびサスペンド制御プログラムを得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る電子機器は、サスペンド制御プログラムを実行するメインプロセッサーと、前記メインプロセッサーにより使用される第１メモリーと、不揮発性記憶装置とを備える。そして、前記メインプロセッサーは、前記サスペンド制御プログラムに従って、（ａ）前記第１メモリーにおいてソフトウェアプログラムが記憶されているＯＳメモリー領域の第１イメージデータを生成し前記不揮発性記憶装置に記憶し、（ｂ）前記第１メモリーにおいて特定のデータが記憶されている第１ＩＯメモリー領域の第２イメージデータを生成し前記メインプロセッサーとは別のサブプロセッサーへ転送し、前記サブプロセッサーにより使用される第２メモリーに記憶させ、（ｃ）前記不揮発性記憶装置から前記第１イメージデータを読み出し、前記第１イメージデータに基づき、前記ＯＳメモリー領域において前記ソフトウェアプログラムを復元し、（ｄ）前記第２メモリーに記憶されている前記第２イメージデータを前記サブプロセッサーから転送させ、前記第２イメージデータに基づき、前記第１ＩＯメモリー領域において前記特定のデータを復元する。
【０００９】
本発明に係るサスペンド制御プログラムは、サスペンド制御プログラムを実行するメインプロセッサーと、前記メインプロセッサーにより使用される第１メモリーと、不揮発性記憶装置とを備える電子機器における前記メインプロセッサーに、（ａ）前記第１メモリーにおいてソフトウェアプログラムが記憶されているＯＳメモリー領域の第１イメージデータを生成し前記不揮発性記憶装置に記憶するステップと、（ｂ）前記第１メモリーにおいて特定のデータが記憶されている第１ＩＯメモリー領域の第２イメージデータを生成し前記メインプロセッサーとは別のサブプロセッサーへ転送し、前記サブプロセッサーにより使用される第２メモリーに記憶させるステップと、（ｃ）前記不揮発性記憶装置から前記第１イメージデータを読み出し、前記第１イメージデータに基づき、前記ＯＳメモリー領域において前記ソフトウェアプログラムを復元するステップと、（ｄ）前記第２メモリーに記憶されている前記第２イメージデータを前記サブプロセッサーから転送させ、前記第２イメージデータに基づき、前記第１ＩＯメモリー領域において前記特定のデータを復元するステップとを実行させる。
【発明の効果】
【００１０】
本発明によれば、ＯＳメモリー領域とともにＩＯメモリー領域について退避・復元を行う場合において、ＯＳメモリー領域についての復元の所要時間への影響が少なくて済む。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施の形態に係る電子機器の構成を示すブロック図である。
【図２】図２は、図１におけるメインＣＰＵ用メモリー２のメモリーマップの一例を示す図である。
【図３】図３は、図１に示す電子機器のサスペンド開始時の動作について説明するフローチャートである。
【発明を実施するための形態】
【００１２】
以下、図に基づいて本発明の実施の形態を説明する。
【００１３】
図１は、本発明の実施の形態に係る電子機器の構成を示すブロック図である。この電子機器は、例えば画像処理を行い画像処理後の画像を印刷する画像形成装置である。
【００１４】
図１に示す電子機器は、メインＣＰＵ（Central Processing Unit）１、メインＣＰＵ用メモリー２、および不揮発性記憶装置３を備える。
【００１５】
なお、サブＣＰＵ１１およびサブＣＰＵ用メモリー１２は、この電子機器に内蔵されるサブシステムであってもよいし、ネットワークなどで接続された外部システムであってもよい。
【００１６】
メインＣＰＵ１は、画像処理などの特定の処理を行うプロセッサーであり、メインＣＰＵ用メモリー２は、メインＣＰＵ１により使用されるＲＡＭ（Random Access Memory）であり、不揮発性記憶装置３は、例えばフラッシュメモリーであって、サスペンド制御プログラム４を記憶しており、サスペンド時のイメージデータを記憶する。
【００１７】
サスペンド時では、メインＣＰＵ１、メインＣＰＵ用メモリー２および不揮発性記憶装置３への電源電力の供給が停止される。なお、サスペンド時においても、サブＣＰＵ１１およびサブＣＰＵ用メモリー１２には、電源電力が継続的に供給される。サブＣＰＵ１１は、メインＣＰＵ１とは別のプロセッサーであり、サブＣＰＵ用メモリー１２は、サブＣＰＵ１１により使用されるＲＡＭである。
【００１８】
図２は、図１におけるメインＣＰＵ用メモリー２のメモリーマップの一例を示す図である。メインＣＰＵ用メモリー２では、ＯＳメモリー領域２１に、オペレーティングシステムおよびアプリケーションのソフトウェアプログラムおよびオペレーティングシステムが使用するデータが展開され、ＩＯメモリー領域２２に、サスペンド時に退避が不要なデータが記憶され、ＩＯメモリー領域２３に、サスペンド時に退避が必要なデータが記憶される。つまり、ＩＯメモリー領域２３に、サスペンド時に退避が必要な特定のデータが記憶され、それ以外のデータがＩＯメモリー領域２３とは別のＩＯメモリー領域２２に記憶される。
【００１９】
ＩＯメモリー領域２３に記憶されるデータとしては、フォントキャッシュデータ、ＯＣＲ（Optical Character Recognition）の辞書データがある。
【００２０】
なお、特定のアプリケーションが、特定のデータをＩＯメモリー領域２３に記憶するようにしてもよいし、各種アプリケーションが、特定種別のデータ（キャッシュデータなど）をＩＯメモリー領域２３に記憶するようにしてもよい。
【００２１】
メインＣＰＵ１は、サスペンド開始時に、サスペンド制御プログラム４に従って、（ａ）ＯＳメモリー領域２１のイメージデータ（以下、第１イメージデータという）を生成し不揮発性記憶装置３に記憶し、（ｂ）ＩＯメモリー領域２３のイメージデータ（以下、第２イメージデータという）を生成しサブＣＰＵ１１へ転送し、サブＣＰＵ用メモリー１２に記憶させる。
【００２２】
また、メインＣＰＵ１は、サスペンド終了時に、サスペンド制御プログラム４に従って、（ｃ）不揮発性記憶装置３から第１イメージデータを読み出し、第１イメージデータに基づき、ＯＳメモリー領域２１においてソフトウェアプログラムなどを復元し、（ｄ）サブＣＰＵ用メモリー１２に記憶されている第２イメージデータをサブＣＰＵ１１から転送させ、第２イメージデータに基づき、ＩＯメモリー領域２３において特定のデータを復元する。
【００２３】
また、メインＣＰＵ１は、サスペンド開始時およびサスペンド終了時に、サスペンド制御プログラム４に従って、ハイバネーションモードがフルハイバネーションかパーシャルハイバネーションかを特定する。そして、ハイバネーションモードがパーシャルハイバネーションである場合、メインＣＰＵ１は、上述のようにして、ＯＳメモリー領域２１およびＩＯメモリー領域２３のみについての退避・復元を行う。なお、ハイバネーションモードは、設定項目の１つであって、ユーザーによって予め設定される。
【００２４】
一方、ハイバネーションモードがフルハイバネーションである場合、メインＣＰＵ１は、サスペンド制御プログラム４に従って、サスペンド開始時に、ＩＯメモリー領域２２およびＯＳメモリー領域２１のイメージデータ（以下、第３イメージデータという）を生成し不揮発性記憶装置３に記憶し、サスペンド終了時に、不揮発性記憶装置３から第３イメージデータを読み出し、第３イメージデータに基づき、ＯＳメモリー領域２１においてソフトウェアプログラムなどを復元するとともにＩＯメモリー領域２３のデータを復元する。なお、ハイバネーションモードがフルハイバネーションである場合においても、ＩＯメモリー領域２３については、ハイバネーションモードがパーシャルハイバネーションである場合と同様の退避・復元が行われる。
【００２５】
次に、上記電子機器のサスペンド動作について説明する。
【００２６】
図３は、図１に示す電子機器のサスペンド開始時の動作について説明するフローチャートである。
【００２７】
サスペンド開始時において、メインＣＰＵ１は、サスペンド制御プログラム４に従って、ハイバネーションモードがフルハイバネーションかパーシャルハイバネーションかを判定する（ステップＳ１）。
【００２８】
ハイバネーションモードがパーシャルハイバネーションである場合、メインＣＰＵ１は、上述のようにして、ＯＳメモリー領域２１のイメージデータ（第１イメージデータ）を生成し（ステップＳ２）、不揮発性記憶装置３に記憶する（ステップＳ３）。
【００２９】
一方、ハイバネーションモードがフルハイバネーションである場合、メインＣＰＵ１は、サスペンド制御プログラム４に従って、ＩＯメモリー領域２２にデータが記憶されているか否かを判定し（ステップＳ４）、ＩＯメモリー領域２２にデータが記憶されている場合には、上述のようにして、ＯＳメモリー領域２１およびＩＯメモリー領域２２のイメージデータ（第３イメージデータ）を生成し（ステップＳ５）、不揮発性記憶装置３に記憶する（ステップＳ６）。
【００３０】
なお、ＩＯメモリー領域２２にデータが記憶されていない場合には、メインＣＰＵ１は、上述のようにして、ＯＳメモリー領域２１のイメージデータ（第１イメージデータ）を生成し（ステップＳ２）、不揮発性記憶装置３に記憶する（ステップＳ３）。
【００３１】
そして、メインＣＰＵ１は、サスペンド制御プログラム４に従って、ＩＯメモリー領域２３にデータが記憶されているか否かを判定し（ステップＳ７）、ＩＯメモリー領域２３にデータが記憶されている場合には、ＩＯメモリー領域２３のイメージデータ（第２イメージデータ）を生成し（ステップＳ８）、サブＣＰＵ１１へ転送し（ステップＳ９）、サブＣＰＵ用メモリー１２に記憶させる（ステップＳ１０）。
【００３２】
このように、サスペンド開始時において、メインＣＰＵ用メモリー２に記憶されているプログラムおよびデータの退避が実行され、メインＣＰＵ１、メインＣＰＵ用メモリー２、および不揮発性記憶装置３の電源電力の供給が停止される。
【００３３】
その後、メインＣＰＵ１、メインＣＰＵ用メモリー２、および不揮発性記憶装置３の電源電力の供給が再開されると、サスペンド終了時の復元処理が次のように実行される。
【００３４】
不揮発性記憶装置３に第１イメージデータが記憶されている場合には、メインＣＰＵ１は、サスペンド制御プログラム４に従って、不揮発性記憶装置３から第１イメージデータを読み出し、第１イメージデータに基づきＯＳメモリー領域２１のプログラムなどを復元する。
【００３５】
不揮発性記憶装置３に第３イメージデータが記憶されている場合には、メインＣＰＵ１は、サスペンド制御プログラム４に従って、不揮発性記憶装置３から第３イメージデータを読み出し、第３イメージデータに基づきＯＳメモリー領域２１のプログラムなどを復元し、ＩＯメモリー領域２２のデータを復元する。
【００３６】
さらに、メインＣＰＵ１は、サブＣＰＵ１１から第２イメージデータを転送させ、第２イメージデータに基づき、ＩＯメモリー領域２３のデータを復元する。
【００３７】
以上のように、上記実施の形態によれば、サスペンド開始時に、メインＣＰＵ１は、サスペンド制御プログラム４に従って、（ａ）メインＣＰＵ用メモリー２においてソフトウェアプログラムが記憶されているＯＳメモリー領域２１の第１イメージデータを生成し不揮発性記憶装置３に記憶し、（ｂ）メインＣＰＵ用メモリー２において特定のデータが記憶されているＩＯメモリー領域２３の第２イメージデータを生成しメインＣＰＵ１とは別のサブＣＰＵ１１へ転送し、サブＣＰＵ１１により使用されるサブＣＰＵ用メモリー１２に記憶させる。サスペンド終了時に、メインＣＰＵ１は、サスペンド制御プログラム４に従って、（ｃ）不揮発性記憶装置３から第１イメージデータを読み出し、第１イメージデータに基づき、ＯＳメモリー領域２１においてソフトウェアプログラムを復元し、（ｄ）サブＣＰＵ用メモリー１２に記憶されている第２イメージデータをサブＣＰＵ１１から転送させ、第２イメージデータに基づき、ＩＯメモリー領域２３において特定のデータを復元する。
【００３８】
これにより、別のシステム（サブＣＰＵ１１およびサブＣＰＵ用メモリー１２）にＩＯメモリー領域２３を退避させるため、ＯＳメモリー領域２１とともにＩＯメモリー領域２３について退避・復元を行う場合でも、ＯＳメモリー領域２１についての復元の所要時間への影響が少なくて済む。
【００３９】
なお、上述の実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【産業上の利用可能性】
【００４０】
本発明は、例えば、プリンター、複合機などの画像形成装置に適用可能である。
【符号の説明】
【００４１】
１  メインＣＰＵ（メインプロセッサーの一例）
２  メインＣＰＵ用メモリー（第１メモリーの一例）
３  不揮発性記憶装置
４  サスペンド制御プログラム
１１  サブＣＰＵ（サブプロセッサーの一例）
１２  サブＣＰＵ用メモリー（第２メモリーの一例）
２１  ＯＳメモリー領域
２２  ＩＯメモリー領域（第２ＩＯメモリー領域の一例）
２３  ＩＯメモリー領域（第１ＩＯメモリー領域の一例）
【図１】
2015022493.tif 000003
【図２】
2015022493.tif 000004
【図３】
2015022493.tif 000005