(57)【要約】【課題】微小光センシング用途での低ノイズをシンプルな構成で実現する。【解決手段】入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流／電圧変換回路と、を備える撮像装置において、前記電流／電圧変換回路は、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けた構成とする。【選択図】図１
2015146560.tif 000002
【特許請求の範囲】
【請求項１】
入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流／電圧変換回路と、を備える撮像装置であって、
前記電流／電圧変換回路は、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある撮像装置。
【請求項２】
前記サンプリング回路は、前記演算増幅器の出力を相関二重サンプリングする相関二重サンプリング回路である撮像装置。
【請求項３】
前記サンプリング回路は、容量とスイッチ回路との組み合わせにより構成される請求項１に記載の撮像装置。
【請求項４】
前記演算増幅器は、所定の電圧源に接続された第１入力部と、第１スイッチ回路を介して前記撮像素子に接続された第２入力部と、出力部とを有し、前記出力部の出力電圧を前記第２入力部にフィードバックする帰還部が設けられており、
前記帰還部は、積分容量を介した前記出力部から前記第２入力部へのフィードバックのオン／オフを切り替える帰還容量部と、前記積分容量を短絡して蓄積電荷をリセットするための短絡回路とを有する請求項１に記載の撮像装置。
【請求項５】
前記サンプリング回路は、前記演算増幅器の出力電圧のノイズ成分をサンプリングする第１サンプリング部と、前記演算増幅器の出力電圧をサンプリングする第２サンプリング部と、を備える請求項１に記載の撮像装置。
【請求項６】
前記第１サンプリング部は、第１容量を有し、
前記第２サンプリング部は、第２容量を有し、
前記第１容量の一方の端子は、第２スイッチ回路を介して前記演算増幅器の第２入力部に接続されると共に第３スイッチ回路を介して前記演算増幅器の出力部に接続され、
前記第２容量の一方の端子は、第４スイッチ回路を介して前記演算増幅器の前記第２入力部に接続され、
前記第１容量の他方の端子及び前記第２容量の他方の端子は、第５スイッチ回路を介して前記所定の電圧源に接続されている請求項４に記載の撮像装置。
【請求項７】
複数の前記撮像素子及び前記電流／電圧変換回路が２次元マトリクス状に配設されて成る請求項１に記載の撮像装置。
【請求項８】
入射した電磁波を電流に変換する撮像素子からの電流を電圧に変換する電流／電圧変換回路であって、
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある電流／電圧変換回路。
【請求項９】
入射した電磁波を電流に変換する撮像素子からの電流を電圧に変換して出力する撮像方法であって、
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器の積分容量をリセットするためのスイッチ回路のスイッチオン抵抗ノイズをサンプリングし、
前記撮像素子から入力される電流に応じて前記演算増幅器が出力する電圧をサンプリングし、
前記電圧から前記スイッチオン抵抗ノイズを減じて出力とする、撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像装置、電流／電圧変換回路及び撮像方法に関する。
【背景技術】
【０００２】
従来、Ｘ線を生体や物体に照射し、透過したＸ線を検出して可視化することで、生体や物体の内部の様子を認識する透過Ｘ線画像撮影技術が知られている。透過Ｘ線画像撮影技術において、透過Ｘ線の検出には、写真乾板や写真フィルムが用いられていたが、近年、Ｘ線平面検出器（Flat Panel Detector）の開発が鋭意、進められている（例えば、特許文献１参照）。
【０００３】
Ｘ線平面検出器の方式には、Ｘ線を直接電気信号に変換する直接変換方式と、Ｘ線を光信号に変換した後に電気信号に変換する間接変換方式とがある。いずれの方式であってもフィルムレス化が実現でき、デジタル画像処理を用いた画質改善や診断支援を行うことが可能となる。また、Ｘ線平面検出器は、透過Ｘ線画像の電子ファイリングやネットワーク化が容易である等の利点を有しており、多様な分野での利用が期待されている。
【０００４】
図２１は、Ｘ線平面検出器を構成する撮像素子及び電流／電圧変換回路の一例の等価回路図である。同図に示すＸ線平面検出器は、複数（Ｍ×Ｎ個）の撮像素子２３０がＸ方向及びＹ方向に２次元マトリクス状に配設されて成り、入射したＸ線を、直接的に（直接変換方式）あるいは間接的に（間接変換方式）電流に変換する。
【０００５】
Ｘ方向に配設された複数（Ｍ個）の撮像素子２３０は、スイッチ回路２３２及び行配線２３３を介して１つの電流／電圧変換回路２４０に接続されている。電流／電圧変換回路２４０は、各撮像素子からの電流を、順次、電圧に変換する。図中、参照番号２３１は、撮像素子２３０の有する寄生容量（容量値：Ｃｐｄ）である。
【０００６】
電流／電圧変換回路２４０は、演算増幅器（operational amplifier）２４１、コンデンサ部２４２（容量値：Ｃｉｎｔ）、及び、リセット用スイッチ回路２４４を有する短絡回路２４３から構成された、周知の電流／電圧変換回路（一種の積分回路）である。演算増幅器２４１の非反転入力部には基準電圧Ｖrｅｆが入力される。演算増幅器２４１の反転入力部は、行配線２３３に接続されている。コンデンサ部２４２及び短絡回路２４４は並列に接続され、且つ、演算増幅器２４１の反転入力部及び出力部に接続されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−０９８６２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図２１に示した従来の電流／電圧変換回路２４０は、演算増幅器２４１の非反転入力端子に換算したアンプノイズ（演算増幅器２４１のみのノイズ）、及び、リセットスイッチ２４４を用いた積分容量２４２のリセット動作（リセット→リセット解除）で発生するスイッチオン抵抗の積分ノイズ（ｋ×Ｔ／Ｃノイズ）が、共にＣＬ／Ｃｉｎｔ（ＣＬは行配線２３３の寄生容量）のゲインを持って信号成分に加算されてしまう。このため、高電流／電圧変換効率（１／Ｃｉｎｔを大きくする）及び撮像素子２３０の大面積化（Ｃｐｄを大きくする）が望まれる微小光センシング用途での低ノイズを実現しにくかった。
【０００９】
本技術は、撮像装置、電流／電圧変換回路及び撮像方法において、微小光センシング用途での低ノイズを実現することを目的とする。
【課題を解決するための手段】
【００１０】
本技術に係る撮像装置は、入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流／電圧変換回路と、を備える撮像装置であって、前記電流／電圧変換回路は、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けた構成としてある。
【００１１】
また、本技術に係る電流／電圧変換回路は、入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流／電圧変換回路であって、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けた構成としてある。
【００１２】
なお、本技術に係る撮像装置や電流／電圧変換回路は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本技術は前記撮像装置や電流／電圧変換回路を備える撮像システムや電流／電圧変換システム、上述した装置の構成に対応した工程を有する撮像方法、上述した装置の構成に対応した機能をコンピュータに実現させるプログラム、該プログラムを記録したコンピュータ読み取り可能な記録媒体、等としても実現可能である。
【発明の効果】
【００１３】
本技術では、演算増幅器の入出力端子間に前記演算増幅器の出力をサンプリングするサンプリング回路を設けたため、撮像装置、電流／電圧変換回路及び撮像方法において、微小光センシング用途での低ノイズを実現することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態に係る撮像装置の一部の等価回路図である。
【図２】本実施形態に係る電流／電圧変換回路の等価回路図である。
【図３】本実施形態に係る電流／電圧変換回路の等価回路図である。
【図４】本実施形態に係る電流／電圧変換回路の等価回路図である。
【図５】本実施形態に係る電流／電圧変換回路の等価回路図である。
【図６】本実施形態に係る電流／電圧変換回路の等価回路図である。
【図７】本実施形態に係る電流／電圧変換回路の等価回路図である。
【図８】撮像パネルの構成例、及び、１画素分の撮像素子ユニットが配線層に実装されている状態を示す図である。
【図９】直接変換方式のＸ線平面検出器（ＦＰＤ）の断面を概念的に示した図である。
【図１０】間接変換方式のＸ線平面検出器（ＦＰＤ）の概念的な一部断面図である。
【図１１】撮像素子ユニットが配線層に実装されている状態を示す図である。
【図１２】撮像素子ユニットを上方から眺めた模式図である。
【図１３】撮像素子ユニットを下方から眺めた模式図である。
【図１４】撮像素子ユニットの変形例の模式的な断面図である。
【図１５】間接変換方式の撮像装置（Ｘ線平面検出器）の構成例である。
【図１６】撮像装置（Ｘ線平面検出器）の変形例を示す図である。
【図１７】図１６に示す撮像素子ユニットの１つの拡大図である。
【図１８】撮像装置（Ｘ線平面検出器）の別の変形例を示す図である。
【図１９】撮像装置（Ｘ線平面検出器）の更に別の変形例を示す図である。
【図２０】ＰＥＴ基板の凹凸形状の一部を撮像素子ユニット側から眺めた図である。
【図２１】従来のＸ線平面検出器を構成する撮像素子及び電流／電圧変換回路の一例の等価回路である。
【発明を実施するための形態】
【００１５】
以下、下記の順序に従って本技術を説明する。
（１）第１の実施形態：
（２）第２の実施形態：
（３）まとめ：
【００１６】
（１）第１の実施形態：
図１は、本実施形態に係る撮像装置の一部の等価回路図（１本の出力用配線に接続された２つの撮像素子ユニットの等価回路図）である。本実施形態に係る撮像装置（具体的にはＸ線平面検出器）１０は、１画素又は複数の画素（本実施形態にあっては、具体的には１画素）を構成する撮像素子ユニット２０が２次元マトリクス状に配設されて成る撮像パネル１１を備えている（図８も参照）。
【００１７】
［撮像素子ユニット］
各撮像素子ユニット２０は、入射した電磁波（本実施形態にあっては、具体的にはＸ線）を電流（電荷）に変換する撮像素子ＰＤ、及び、撮像素子ＰＤからの電流（電荷）を電圧に変換する電流／電圧変換回路４０、を備える。Ｘ線平面検出器及び撮像装置全体の構成、構造は、周知の構成、構造を採用することができる。
【００１８】
［電流／電圧変換回路］
電流／電圧変換回路４０は、一種の積分回路であり、演算増幅器（operational amplifier）４１、及び、演算増幅器４１の入出力端子間（下記、第２入力部４１ｂと出力部４１ｃの間）に配設される帰還部４２並びにＣＤＳ部４３を備える。
【００１９】
［演算増幅器］
演算増幅器４１は、電流／電圧変換回路４０の出力部に接続された出力部４１ｃ、並びに、第１入力部（非反転入力部）４１ａ及び第２入力部（反転入力部）４１ｂを備えている。第１入力部４１ａは、参照電圧Ｖｒｅｆの電圧源として機能するライン２２に接続されると共に、スイッチ回路ＸＳＨを介して撮像素子ＰＤの電流出力端（本実施形態では、具体的にはカソード端子）に接続されている。第２入力部４１ｂは、第１スイッチ回路としてのスイッチ回路ＳＨを介して撮像素子ＰＤの電流出力端に接続されている。電流／電圧変換回路４０の出力部に接続された出力部４１ｃには、カップリングコンデンサＣｃが接続されている。
【００２０】
［帰還部］
帰還部４２は、出力部４１ｃの出力電圧を第２入力部４１ｂにフィードバックする回路であり、積分容量Ｃｉｎｔを介した出力部４１ｃから第２入力部４１ｂへのフィードバックのオン／オフを切り替える帰還容量部４２ｂと、積分容量Ｃｉｎｔを短絡して積分容量Ｃｉｎｔの蓄積電荷をリセットするための短絡回路４２ａとを有する
【００２１】
［短絡回路］
短絡回路４２ａは、スイッチ回路ＲＳＴが、演算増幅器４１の出力部４１ｃと第２入力部４１ｂの間を接続する構成である。スイッチ回路ＲＳＴがオン状態になると、演算増幅器４１の出力部４１ｃと第２入力部４１ｂとが短絡される。一方、スイッチ回路ＲＳＴがオフ状態になると、スイッチ回路ＲＳＴによる演算増幅器４１の出力部４１ｃと第２入力部４１ｂの間の短絡が解消される。
【００２２】
［帰還容量部］
帰還容量部４２ｂは、直列接続された積分容量Ｃｉｎｔとスイッチ回路Ｓ１から成り、演算増幅器４１の出力部４１ｃと第２入力部４１ｂの間を接続する構成である。スイッチ回路Ｓ１がオン状態になると、積分容量Ｃｉｎｔが演算増幅器４１の出力部４１ｃと第２入力部４１ｂとの間を接続する。一方、スイッチ回路Ｓ１がオフ状態になると、積分容量Ｃｉｎｔが演算増幅器４１の出力部４１ｃと第２入力部４１ｂの間から切り離される。
【００２３】
［ＣＤＳ部］
ＣＤＳ部４３は、スイッチ回路Ｓ２〜Ｓ５及び容量Ｃｓｈ１，Ｃｓｈ２から成る。本実施形態において、容量Ｃｓｈ１は第１容量を構成し、容量Ｃｓｈ２は、第２容量を構成する。また、本実施形態において、第１容量としての容量Ｃｓｈ１、及び、当該容量Ｃｓｈ１に演算増幅器４１の出力電圧のノイズ成分をサンプリングさせるスイッチ回路Ｓ２〜Ｓ５、並びに、後述するスイッチ回路ＳＨは、第１サンプリング部を構成する。また、本実施形態において、第２容量としての容量Ｃｓｈ２、及び、容量Ｃｓｈ２に演算増幅器４１の出力電圧をサンプリングさせるスイッチ回路Ｓ２〜Ｓ５、並びに、後述するスイッチ回路ＳＨが第２サンプリング部を構成する。また、本実施形態において、スイッチ回路Ｓ２が第２スイッチ回路を構成し、スイッチ回路Ｓ３が第３スイッチ回路を構成し、スイッチ回路Ｓ４が第４スイッチ回路を構成し、スイッチ回路Ｓ５が第５スイッチ回路を構成する。
【００２４】
容量Ｃｓｈ１の一方の端子Ｃｓｈ１ａは、スイッチ回路Ｓ３を介して演算増幅器４１の出力部４１ｃに接続されると共に、スイッチ回路Ｓ２を介して、演算増幅器４１の第２入力部４１ｂに接続されている。スイッチ回路Ｓ３がオン状態になると端子Ｃｓｈ１ａは出力部４１ｃに接続され、スイッチ回路Ｓ３がオフ状態になると端子Ｃｓｈ１ａは出力部４１ｃから切り離される。また、スイッチ回路Ｓ２がオン状態になると端子Ｃｓｈ１ａは第２入力部４１ｂに接続され、スイッチ回路Ｓ２がオフ状態になると端子Ｃｓｈ１ａは第２入力部４１ｂから切り離される。
【００２５】
容量Ｃｓｈ２の一方の端子Ｃｓｈ２ａは、スイッチ回路Ｓ４を介して演算増幅器４１の出力部４１ｃに接続されている。スイッチ回路Ｓ４がオン状態になると端子Ｃｓｈ２ａは出力部４１ｃに接続され、スイッチ回路Ｓ４がオフ状態になると端子Ｃｓｈ２ａは出力部４１ｃから切り離される。
【００２６】
容量Ｃｓｈ１の他方の端子Ｃｓｈ１ｂ及び容量Ｃｓｈ２の他方の端子Ｃｓｈ２ｂは、スイッチ回路Ｓ５を介して参照電圧Ｖｒｅｆのライン２２に接続されている。スイッチ回路Ｓ５がオン状態になると端子Ｃｓｈ１ｂ及び端子Ｃｓｈ２ｂはライン２２に接続され、スイッチ回路Ｓ５がオフ状態になると端子Ｃｓｈ１ｂ及び端子Ｃｓｈ２ｂはライン２２から切り離される。
【００２７】
以上のように構成されたＣＤＳ部４３は、スイッチ回路Ｓ２〜Ｓ５のオン状態／オフ状態を外部の制御部（図示せず）の制御に従って適宜の組み合わせで選択することにより、容量Ｃｓｈ１及びＣｓｈ２が演算増幅器４１の出力部４１ｃと第２入力部４１ｂの間に様々な接続状態を実現する事ができる。
【００２８】
例えば、スイッチ回路Ｓ３〜Ｓ５をオン状態にすると共に、スイッチ回路Ｓ２をオフ状態にすると、並列接続された容量Ｃｓｈ１，Ｃｓｈ２が、演算増幅器４１の出力部４１ｃと参照電圧Ｖｒｅｆのライン２２との間を接続する。このとき、並列接続された容量Ｃｓｈ１と容量Ｃｓｈ２は、演算増幅器４１の負荷容量として機能する。
【００２９】
また例えば、スイッチ回路Ｓ４，Ｓ５をオン状態にしつつ、スイッチ回路Ｓ２，Ｓ３をオフ状態にすると、容量Ｃｓｈ１は、一方の端子Ｃｓｈ１ａがオープン状態となり、他方の端子Ｃｓｈ１ｂがスイッチ回路Ｓ５を介して参照電圧Ｖｒｅｆのライン２２に接続される。このとき、容量Ｃｓｈ１は、端子Ｃｓｈ１ａがオープン状態になる直前に蓄積していた電荷を維持する。一方、容量Ｃｓｈ２は、演算増幅器４１の出力部４１ｃと参照電圧Ｖｒｅｆのライン２２との間を接続するため、容量Ｃｓｈ２は、演算増幅器４１の負荷容量として機能する。
【００３０】
また例えば、スイッチ回路Ｓ５をオン状態にしつつ、スイッチ回路Ｓ２〜Ｓ４をオフ状態にすると、容量Ｃｓｈ１は、一方の端子Ｃｓｈ１ａがオープン状態となり、他方の端子Ｃｓｈ１ｂがスイッチ回路Ｓ５を介して参照電圧Ｖｒｅｆのライン２２に接続される。このとき、容量Ｃｓｈ１は、端子Ｃｓｈ１ａがオープン状態になる直前に蓄積していた電荷を維持する。また、容量Ｃｓｈ２は、一方の端子Ｃｓｈ２ａがオープン状態となり、他方の端子Ｃｓｈ２ｂがスイッチ回路Ｓ５を介して参照電圧Ｖｒｅｆのライン２２に接続される。このとき、容量Ｃｓｈ２は、端子Ｃｓｈ２ａがオープン状態になる直前に蓄積していた電荷を維持する。
【００３１】
また例えば、スイッチ回路Ｓ２，Ｓ４をオン状態にしつつ、スイッチ回路Ｓ３，Ｓ５をオフ状態にすると、直列に接続された容量Ｃｓｈ１と容量Ｃｓｈ２が、演算増幅器４１の第２入力部４１ｂと出力部４１ｃとの間を接続する。このとき、電流／電圧変換回路４０の出力電圧Ｖｏｕｔには、容量Ｃｓｈ２に蓄積された電荷に応じた電圧から容量Ｃｓｈ１に蓄積された電荷に応じた電圧を減算した電圧に略等しくなる。
【００３２】
このように、ＣＤＳ部４３は、スイッチ回路Ｓ２〜Ｓ５のオン状態／オフ状態を様々に組み合わせることで演算増幅器４１の出力部４１ｃと第２入力部４１ｂの間に様々な接続状態を実現できるようになっており、これらの接続状態を適宜に切り替えることにより、演算増幅器４１の出力に相関二重サンプリング等の各種サンプリングを適用する行うことができる。
【００３３】
［相補スイッチ］
スイッチ回路ＳＨとスイッチ回路ＸＳＨは、相補的に動作するスイッチであり、スイッチ回路ＳＨがオン状態のときスイッチ回路ＸＳＨはオフ状態となり、スイッチ回路ＸＳＨがオン状態のときスイッチ回路ＳＨはオフ状態となる。スイッチ回路ＳＨがオン状態になると、撮像素子ＰＤの電流出力端が演算増幅器４１の第２入力部４１ｂに接続され、スイッチ回路ＸＳＨがオン状態になると、撮像素子ＰＤの電流出力端が演算増幅器４１の第１入力部４１ａ及び参照電圧Ｖｒｅｆのライン２２に接続される。
【００３４】
［電流電圧変換回路全体の動作］
以上のように構成された撮像装置１０において、入射した電磁波（Ｘ線）は、撮像素子ＰＤによって電流に変換され、撮像素子ＰＤからの電流によって積分容量Ｃｉｎｔや寄生容量Ｃｐｄに電荷が蓄積される。電流／電圧変換回路４０の出力部は、出力用配線２１に接続されている。演算増幅器４１は、演算増幅器用電源２３によって駆動される。
【００３５】
出力用配線２１は、図示しない画像処理部に接続されている。画像処理部は、例えば、Ａ／Ｄ変換部、信号処理部及び表示制御部を備えている。Ａ／Ｄ変換部は、電圧信号をデジタル信号に変換する。信号処理部は、Ａ／Ｄ変換後のデジタル信号を信号処理する。表示制御部は、信号処理後の画像情報の表示制御を行う。画像処理部は、例えば、パーソナルコンピュータから構成することができる。
【００３６】
撮像素子ユニット２０は、一体に成型されている。すなわち、撮像素子ＰＤと電流／電圧変換回路４０とは一体に形成されている。なお、撮像素子ユニット２０の具体的な構成、構造については、後述の第２の実施形態において説明する。また、撮像素子ユニット２０、撮像素子ＰＤ、電流／電圧変換回路４０を構成する回路、部品、撮像素子ＰＤ、あるいは撮像素子ユニット２０を駆動する回路、部品等の構成要素も、周知の回路、部品等とすることができるため、詳細な説明は省略する。
【００３７】
［ノイズについて］
なお、以下の説明において、スイッチ回路や演算増幅器で発生するノイズをＮｘ＿ｙで表してある。ｘはノイズの発生源を示す符号であり、ｘ＝ｒｓｔはスイッチ回路ＲＳＴのスイッチオン抵抗ノイズを示し、ｘ＝ａｍｐは演算増幅器４１のノイズを示し、ｘ＝Ｓ３はスイッチ回路Ｓ３のスイッチオン抵抗ノイズを示し、ｘ＝Ｓ４はスイッチ回路Ｓ４のスイッチオン抵抗ノイズを示し、ｘ＝Ｓ５はスイッチ回路Ｓ５のスイッチオン抵抗ノイズを示す。また、ｙはノイズの観察タイミングを示す符号であり、ｙ＝ｒｓｔは後述のリセットモードで観察されるノイズを示し、ｙ＝ｃｄｓは後述のＣＤＳモードで観察されるノイズを示し、ｙ＝ｓａｍは後述のサンプルモードで観察されるノイズを示す。
【００３８】
また、以下の説明において、∫ａ（ｆ）ｄｆ（ａ（ｆ）は任意の式）は、特に記載がない限り０〜∞の積分範囲とする。また、２つの低インピーダンスノード間にシリーズに接続されたスイッチと容量がある場合、スイッチをオン→オフした瞬間に容量端に発生するスイッチのオン抵抗ノイズは、そのスイッチオン抵抗に依らず（ｋ×Ｔ）／Ｃとなることが公知である（ｋ：ボルツマン定数、Ｔ絶対温度、Ｃ：容量値）。
【００３９】
以下、第１の実施形態の撮像装置、電流／電圧変換回路４０の動作を、図２〜図６を参照して説明する。図２〜図６は、電流／電圧変換回路４０の等価回路図である。なお、出力電圧Ｖｏｕｔにおける画素成分とノイズ成分は独立しているため、以下では、別々に考える。
【００４０】
［ステップＳ１０（リセットモード）］
まず、積分容量Ｃｉｎｔの初期化を行う（ステップＳ１０）。具体的には、演算増幅器４１に演算増幅器用電源２３から電流Ｉｒｅｆを供給して演算増幅器４１を駆動した状態で、リセット用のスイッチ回路ＲＳＴをオン状態とする（図２）。
【００４１】
このとき、スイッチ回路Ｓ１はオン状態として、積分容量Ｃｉｎｔが演算増幅器４１の第２入力部４１ｂと出力部４１ｃとの間、すなわち、スイッチ回路ＲＳＴの端子間を接続させる。これにより、積分容量Ｃｉｎｔは短絡回路４２ａを介して短絡状態となり、積分容量Ｃｉｎｔの電荷がリセットされて積分容量Ｃｉｎｔの両端それぞれの電位が等しくなる。
【００４２】
また、リセットモードにおいては、スイッチ回路Ｓ２をオフ状態にし、スイッチ回路Ｓ３〜Ｓ５はオン状態にし、スイッチ回路ＳＨをオン状態（スイッチ回路ＸＳＨをオフ状態）にする。スイッチ回路Ｓ２をオフ状態にすることにより、ＣＤＳ部４３が演算増幅器４１の第２入力部４１ｂから切り離される。スイッチ回路ＳＨをオン状態にすることにより、撮像素子ＰＤが演算増幅器４１の第２入力部４１ｂに接続される。
【００４３】
このとき、スイッチ回路ＲＳＴ及びスイッチ回路ＳＨにおいて、スイッチオン抵抗ノイズが発生する。これらスイッチ回路ＲＳＴ及びスイッチ回路ＳＨのスイッチオン抵抗ノイズにより、寄生容量Ｃｐｄと積分容量Ｃｉｎｔの端子間の電荷が常に変動することとなる。
【００４４】
一方、演算増幅器４１が発生するアンプノイズに起因する電圧揺らぎは、スイッチ回路ＲＳＴが積分容量Ｃｉｎｔの端子間を短絡するため、演算増幅器４１の第２入力部４１ｂと出力部４１ｃの間で同じように発生する。このため、アンプノイズに起因する電荷は、積分容量Ｃｉｎｔに蓄積されない。ただし、寄生容量Ｃｐｄには１倍のゲインで蓄積される。すなわち、寄生容量Ｃｐｄには、スイッチ回路ＲＳＴのスイッチオン抵抗ノイズと演算増幅器４１のアンプノイズに起因する電荷が蓄積される。
【００４５】
［ＣＤＳモード（ステップＳ２０）］ 
続くステップＳ２０においては、ＣＤＳ部４３が、相関二重サンプリングで演算増幅器４１の出力電圧から差し引くためのノイズ信号をサンプリングする。
【００４６】
具体的には、スイッチ回路ＲＳＴをオン状態にして所定の時間が経過することにより積分容量Ｃｉｎｔのリセットが完了した後（ステップＳ１０の完了後）、スイッチ回路ＲＳＴをオフ状態にする（図３）。相補スイッチは、引き続きスイッチ回路ＳＨをオン状態（スイッチ回路ＸＳＨをオフ状態）にし、スイッチ回路Ｓ１，Ｓ３，Ｓ４，Ｓ５は引き続きオン状態とし、スイッチ回路Ｓ２は引き続きオフ状態とする。
【００４７】
これにより、スイッチ回路ＲＳＴをオフ状態に切り替えた時点で積分容量Ｃｉｎｔに蓄積されていたスイッチ回路ＲＳＴのスイッチオン抵抗ノイズ電荷は、積分容量Ｃｉｎｔにそのままホールドされる。また、スイッチ回路ＲＳＴをオフ状態に切り替えた時点で寄生容量Ｃｐｄに蓄積されていたスイッチ回路ＲＳＴのスイッチオン抵抗ノイズ及び差動アンプノイズは、Ｃｐｄ／ＣｉｎｔのゲインでＣｉｎｔに転送される。なお、リセットモードでのスイッチ回路ＳＨ，Ｓ１のスイッチオン抵抗ノイズは、本ＣＤＳモードでもほぼ同様に観測されるため、積分容量Ｃｉｎｔへ転送されないと考えて差し支えない。
【００４８】
ここで、容量Ｃｓｈ１の端子間に現れるスイッチ回路Ｓ３のスイッチオン抵抗ノイズをノイズＮＳ３＿ｃｄｓ、スイッチ回路Ｓ５のスイッチオン抵抗ノイズをノイズＮＳ５＿ｃｄｓとすると、容量Ｃｓｈ１の端子間には、ノイズ起因の電荷として、下記（１）式に示す電圧Ｖｓｈ１２相当の電荷が蓄積されている。積分容量Ｃｉｎｔへの電荷転送が完了した後の積分容量Ｃｉｎｔに蓄積されているノイズはＤＣ成分となっているため、以下では特にノイズの発生源による区別を行わずにＮｒｓｔと記載する。なお、ＣＤＳモードにおいて、容量Ｃｓｈ１は、演算増幅器４１の負荷容量として見えている。演算増幅器４１の反転入力端子は、仮想接地になっていると考える。
【００４９】
【数１】
2015146560.tif 000003
【００５０】
［ステップＳ３０（サンプルモード）］ 
続くステップＳ３０においては、撮像素子ＰＤへのセンシング対象光の入射を開始させ、画素信号をサンプリングする。すなわち、撮像素子ＰＤから積分容量Ｃｉｎｔへの充電を開始し、積分容量Ｃｉｎｔへの蓄積電荷に応じた演算増幅器４１の出力電圧を容量Ｃｓｈ２に充電する。
【００５１】
具体的には、ステップＳ２０の完了後、スイッチ回路Ｓ３をオフ状態に変更し、相補スイッチは引き続きスイッチ回路ＳＨをオン状態（スイッチ回路ＸＳＨをオフ状態）とし、スイッチ回路ＲＳＴ，Ｓ２を引き続きオフ状態とし、スイッチ回路Ｓ１，Ｓ４，Ｓ５を引き続きオン状態とする（図４）。これにより、撮像素子ＰＤへ入射した電磁波が、撮像素子ＰＤによって電流に変換され、撮像素子ＰＤからの電流によって積分容量Ｃｉｎｔに電荷が蓄積される。
【００５２】
このように、スイッチ回路Ｓ２，Ｓ３をオフ状態とすることで、容量Ｃｓｈ１が演算増幅器４１から切り離される。これにより、容量Ｃｓｈ１には、スイッチ回路Ｓ３をオフ状態に切り替えた時点で容量Ｃｓｈ１に蓄積されていた電荷の瞬時値がサンプリングされる。このため、容量Ｃｓｈ１には、ノイズ起因の電荷として、下記の（２ａ）式又は（２ｂ）式に示す電圧Ｖｓｈ１２相当のＤＣ成分の電荷が蓄積される。
【００５３】
【数２】
2015146560.tif 000004
【００５４】
一方、容量Ｃｓｈ２は演算増幅器４１に接続されたままなので、容量Ｃｓｈ２には、ノイズ起因の電荷として、下記（３）式に示す電圧Ｖｓｈ２２相当の電荷が蓄積される。なお、下記（３）式において、ＮＳ４＿ｓａｍはサンプリング期間に観測されるスイッチ回路Ｓ４のスイッチオン抵抗ノイズを表し、ＮＳ５＿ｓａｍはサンプリング期間に観測されるスイッチ回路Ｓ５のスイッチオン抵抗ノイズを表し、Ｎａｍｐ＿ｓａｍはサンプリング期間に観測される差動アンプノイズを表す。また、Ｃｓｈ２は差動アンプの負荷容量として見えている。差動アンプの反転入力端子は仮想接地になっていると考える。
【数３】
2015146560.tif 000005
【００５５】
また、サンプルモードにおいては、撮像素子ＰＤからの電流Ｉｐｄが積分容量Ｃｉｎｔに徐々に蓄積されていく。このため、ステップＳ３０から後述のステップＳ４０に切り替わる時点での演算増幅器４１の出力電圧Ｖｏｕｔの信号成分Ｖｏｕｔ＿ｓｉｇは、下記（４）式で表される。なお、下記（４）式において、Ｔはサンプルモードの継続時間を表し、Ｃｉｎｔは積分容量Ｃｉｎｔの容量値を示す。
【００５６】
【数４】
2015146560.tif 000006
【００５７】
容量Ｃｓｈ２の両端には、この電圧Ｖｏｕｔ＿ｓｉｇに相当する電荷が発生し、サンプルモード（ステップＳ３０）からホールドモード（ステップＳ４０）に遷移した瞬間に、この電圧Ｖｏｕｔ＿ｓｉｇに相当する電荷が保持される。その後、ホールドモード（ステップＳ４０）、アンプオフホールドモード（ステップＳ５０）、アウトプットモード（ステップＳ６０）を通して、この電圧Ｖｏｕｔ＿ｓｉｇに相当する電荷は容量Ｃｓｈ２の両端に保持され続ける。
【００５８】
［ホールドモード（ステップＳ４０）］ 
続くステップＳ４０においては、撮像素子ＰＤへのセンシング対象光の入射を終了させ、画素信号をサンプリングする。演算増幅器４１の出力端子４１ｃに接続されて負荷容量として見えていた容量Ｃｓｈ２を、演算増幅器４１の出力端子４１ｃから切り離して、その時点で容量Ｃｓｈ２に保持されていた出力電圧Ｖｏｕｔ＿ｓｉｇに応じた電荷を確定させる。
【００５９】
具体的には、スイッチ回路Ｓ４をオフ状態に変更する。また、相補スイッチについては、引き続きスイッチ回路ＳＨをオン状態（スイッチ回路ＸＳＨをオフ状態）にし、スイッチ回路Ｓ１，Ｓ５を引き続きオン状態にし、スイッチ回路ＲＳＴ，Ｓ３を引き続きオフ状態とする（図５）。
【００６０】
スイッチ回路Ｓ４をオフ状態に変更することにより、容量Ｃｓｈ２が演算増幅器４１から切り離される。これにより、容量Ｃｓｈ２には、ノイズ起因の電荷としては、スイッチ回路Ｓ４をオフ状態に切り替えた時点で容量Ｃｓｈ２に蓄積されていた電荷の瞬時値がサンプリングされるため、下記の（５ａ）又は（５ｂ）式に示す電圧Ｖｓｈ２２相当のＤＣ成分の電荷が蓄積される。
【００６１】
【数５】
2015146560.tif 000007
【００６２】
［アンプオフホールドモード（ステップＳ５０）］
続くステップＳ５０においては、容量Ｃｓｈ１，Ｃｓｈ２に蓄積された電荷を維持しつつ、電力を消費しないようにする。これにより、撮像素子ユニット２０は、容量Ｃｓｈ１，Ｃｓｈ２に蓄積された電荷、すなわち相関二重サンプリングされた画素信号を維持しつつ、電力消費を抑制した状態で、出力電圧Ｖｏｕｔの出力順となるまで待機する。
【００６３】
具体的には、演算増幅器用電源２３から演算増幅器４１への電流Ｉｒｅｆの供給を停止して演算増幅器４１を駆動しない状態とする（図６）。また、相補スイッチのスイッチ回路ＸＳＨをオン状態（スイッチ回路ＳＨをオフ状態）とし、スイッチ回路ＲＳＴ，Ｓ２，Ｓ３，Ｓ４は引き続きオフ状態とし、スイッチ回路Ｓ１，Ｓ５は引き続きオン状態とする。スイッチ回路ＸＳＨをオン状態とすることにより、撮像素子ＰＤの出力部が低インピーダンスへ接続され、仮に撮像素子ＰＤに想定外の電磁波が入射されたとしても撮像素子ＰＤの電流出力端の電位がグランド近辺まで下がらない。
【００６４】
なお、アンプオフホールド期間以降の動作は、Ｘ方向に延びる１本の出力用配線２１に接続されたＭ個の撮像素子ユニット２０のそれぞれにおいて順次に行われる。
【００６５】
具体的には、出力用配線２１にはＭ個の撮像素子ユニット２０が接続されており、第１番目の撮像素子ユニット２０、第２番目の撮像素子ユニット２０、第３番目の撮像素子ユニット２０、・・・、第Ｍ番目の撮像素子ユニット２０から、順次に出力電圧Ｖｏｕｔが出力用配線２１へ出力される。また、Ｎ本の出力用配線２１において、この出力電圧Ｖｏｕｔの出力用配線２１への順次の出力が行われる。また、Ｙ方向に延びる１本の駆動用配線（図示せず）に接続されたＮ個の撮像素子ユニット２０は、同時に駆動される。
【００６６】
［アウトプットモード］ 
撮像素子ユニット２０は、出力順が来ると、容量Ｃｓｈ１，Ｃｓｈ２に蓄積された電荷に応じた出力電圧Ｖｏｕｔを、出力用配線２１に出力する。
【００６７】
具体的には、スイッチ回路Ｓ１をオフ状態とし、スイッチ回路Ｓ２をオン状態とし、スイッチ回路Ｓ４をオン状態とし、スイッチ回路Ｓ５をオフ状態とする。相補スイッチは、スイッチ回路ＳＨをオン状態（スイッチ回路ＸＳＨをオフ状態）とし、スイッチ回路ＲＳＴ，Ｓ３は、引き続きオフ状態に維持する（図７）。
【００６８】
スイッチ回路Ｓ２，Ｓ４をオン状態としつつスイッチ回路Ｓ３，Ｓ５をオフ状態とすることにより、直列接続された容量Ｃｓｈ１，Ｃｓｈ２が演算増幅器４１の第２入力部４１ｂと出力部４１ｃとの間を接続する。これにより、撮像素子ユニット２０の電流／電圧変換回路４０が出力用配線２１に接続され、容量Ｃｓｈ１，Ｃｓｈ２に蓄積された電荷に応じた出力電圧Ｖｏｕｔが出力用配線２１に出力される。
【００６９】
電流／電圧変換回路４０の出力部から出力されるノイズ信号に係る出力電圧Ｖｏｕｔ＿ｎｏｉは、下記（６）式で表される。
【００７０】
【数６】
2015146560.tif 000008
【００７１】
上記（６）式の辺々二乗すると、下記（７）式が得られる。
【００７２】
【数７】
2015146560.tif 000009
【００７３】
この（７）式の中で、Ｖｓｈ１×Ｖｓｈ２は、上記（２ａ）式又は（２ｂ）式、及び、上記（５ａ）式又は（５ｂ）式を用いて表すことができる。但し、一般に、互いに無相関の関数ａ（ｆ）とｂ（ｆ）の間には、下記（８）式の関係が成り立つため、上記（７）式中のＶｓｈ１×Ｖｓｈ２は、下記（９）式として表すことができる。
【００７４】
【数８】
2015146560.tif 000010
【００７５】
【数９】
2015146560.tif 000011
【００７６】
上記（７）式に、上記（９）式、（２ｂ）式及び（５ｂ）式を代入すると、下記（１０）式が得られる。
【００７７】
【数１０】
2015146560.tif 000012
【００７８】
すなわち、出力電圧Ｖｏｕｔに含まれるノイズ成分Ｖｏｕｔ＿ｎｏｉは、下記（１１）式で表される。
【００７９】
【数１１】
2015146560.tif 000013
【００８０】
一方、出力電圧Ｖｏｕｔに含まれる信号成分Ｖｏｕｔ＿ｓｉｇについては、ステップＳ３０のサンプルモードにおいて、上述した式（４）で表される信号成分Ｖｏｕｔ＿ｓｉｇが容量Ｃｓｈ２の両端に発生する。そして、ステップＳ３０からステップＳ４０に遷移した瞬間に、この電圧が容量Ｃｓｈ２の両端に保持される。その後、ステップＳ４０〜ステップＳ６０に至るまで、容量Ｃｓｈ２の両端の電荷は保持され続けるため、ステップＳ６０での出力電圧Ｖｏｕｔ＿ｓｉｇは、下記（１２）式で表される。
【００８１】
【数１２】
2015146560.tif 000014
【００８２】
出力電圧Ｖｏｕｔは、式（１１）の出力ノイズ成分Ｖｏｕｔ＿ｎｏｉと式（１２）の信号成分Ｖｏｕｔ＿ｓｉｇとを二乗則で加算した下記（１３）式で表される。
【００８３】
【数１３】
2015146560.tif 000015
【００８４】
このようにして算出された出力電圧Ｖｏｕｔには、スイッチ回路ＲＳＴのスイッチオン抵抗ノイズが含まれないため、本実施形態に係る電流／電圧変換回路４０は、低ノイズ（高Ｓ／Ｎ比）で外乱に強い電流／電圧変換が可能となる。また、電流／電圧変換回路４０の出力部に接続される負荷がどのような形態であっても、この負荷を駆動するのは演算増幅器４１が構成する差動アンプであり、容量Ｃｓｈ１及び容量Ｃｓｈ２と電荷の授受を行わないため、本実施形態に係る電流／電圧変換回路４０は負荷変動、出力電圧変動に強く、線形性が良い。従って、高電流／電圧変換効率（１／Ｃｉｎｔを大きくする）及び撮像素子２３０の大面積化（Ｃｐｄを大きくする）の微小光センシング用途を行う電流／電圧変換回路４０を実現できる。すなわち、撮像素子ＰＤの面積が大きい電流／電圧変換回路４０を低ノイズで実現できる。また、本技術をＸ線撮像パネル用レシーバ回路に使用すれば、より一層の低ノイズ電流／電圧変換が可能となり、高画質の撮像が可能となる。
【００８５】
（２）第２の実施形態： 
［撮像素子ユニット］ 
本実施形態においては、撮像素子ユニットの詳細を説明する。
図８（ａ）は、撮像パネル１１の構成例を示し、図８（ｂ）は、１画素分の撮像素子ユニット２０が配線層６０に実装されている状態を示してある。
【００８６】
撮像素子ユニット２０は、撮像素子ＰＤ（例えば、フォトダイオード）、及び、電流／電圧変換回路４０を備えており、撮像素子ＰＤと電流／電圧変換回路４０とが、１画素単位に樹脂で一体成型されている微小受光チップである。具体的には、撮像素子ユニット２０の平面形状は、一辺が２００μｍ以下の矩形である。
【００８７】
撮像素子ユニット２０には、配線層６０の撮像素子ユニット２０実装面に突起状の半田端子である半田バンプ６１が形成されている。撮像素子ユニット２０は、半田バンプ６１を介して配線層６０と接続されており、これにより撮像素子ユニット２０内部の電流／電圧変換回路４０が配線層６０に電気的に接続される。
【００８８】
配線層６０には、電流／電圧変換回路４０を外部処理部（例えば、Ａ／Ｄ変換部等）と接続する配線６３（後述の図１１参照）が形成されており、撮像素子ユニット２０が、画素単位で、半田バンプ６１によって配線層６０にＦＣ実装（flip chip bonding）される。配線層６０は、例えば、フレキシブルプリント配線板から成る。
【００８９】
なお、ＦＣ実装とは、チップ表面と基板を電気的に接続する際、ワイヤボンディングのようにワイヤによって接続するのではなく、アレイ状に並んだ半田バンプによって接続する実装のことである。そして、このような構成により、撮像パネル１１の大面積化が可能となり、しかも、安価に製造することが可能となる。
【００９０】
図９は、直接変換方式のＸ線平面検出器（ＦＰＤ）の断面を概念的に示した図である。同図に示す直接変換方式のＦＰＤにおいて、撮像素子ＰＤは、バイアス電極３２、アモルファスセレン半導体（ａ−Ｓｅ）等の半導体結晶で形成されたＸ線変換層３３、及び、画素電極３４が積層された構造を有する。
【００９１】
Ｘ線発生装置（図示せず）から放射されたＸ線は、生体等の被検体（図示せず）を透過した後、バイアス電極３２を通過し、Ｘ線変換層３３に入射する。Ｘ線変換層３３では、入射されたＸ線量に応じた電荷（正孔と電子の対）が生成される。バイアス電極３２には正電位が与えられているため、負の電荷を有する電子ｅはバイアス電極３２側へ移動し、正の電荷を有する正孔ｈは画素電極３４側に移動する。バイアス電極３２は、スイッチ回路ＳＨ及びスイッチ回路ＸＳＨに接続されており、バイアス電極３２側に移動した電子ｅは、スイッチ回路ＳＨを経由して、帰還部４２の積分容量Ｃｉｎｔを充電する。
【００９２】
図１０は、間接変換方式のＸ線平面検出器（ＦＰＤ）の概念的な一部断面図である。同図に示す間接変換方式のＦＰＤにおいて、撮像素子ＰＤは、シンチレーター層３５、フォトダイオード３６、及び、画素電極３７が積層された構造を有する。
【００９３】
Ｘ線発生装置（図示せず）から放射されたＸ線は、生体等の被検体（図示せず）を透過した後、シンチレーター層３５に入射する。シンチレーター層３５において、入射Ｘ線は光信号に変換される。そして、フォトダイオード３６によって、光信号の強弱は電荷の大小を表す電気信号に変換される。画素電極３７は、スイッチ回路ＳＨ及びスイッチ回路ＸＳＨに接続されており、生成した電荷は、スイッチ回路ＳＨを経由して、帰還部４２の積分容量Ｃｉｎｔを充電する。
【００９４】
図１１は、撮像素子ユニット２０が配線層６０に実装されている状態を示す図である。なお、図１１に示す撮像素子ユニット２０は、撮像素子ＰＤと電流／電圧変換回路４０（図示せず）とが１チップ化された受光ＩＣ（Integrated Circuit）７０から成る。更に、撮像素子ユニット２０には、受光ＩＣ７０の他に、遮光膜７１、配線７２、ビアホール７３、アンダーバンプメタル（ＵＢＭ，Under Bump Metal）７５，７６、及び、半田バンプ６１が備えられている。
【００９５】
ここで、遮光膜７１は、受光ＩＣ７０の受光面７０'以外の面を覆っている。受光ＩＣ７０は、受光ＩＣ用半田バンプ７４によって半田実装されており、受光ＩＣ用半田バンプ７４及びアンダーバンプメタル７５を介して、配線７２に接続されている。なお、アンダーバンプメタル６２，７５，７６は、半田の拡散を防止して、半田との良好な接合を確保するための半田バンプの下地となる金属層であり、例えば、ニッケル（Ｎｉ）等から成る。また、配線７２は、ビアホール７３の一端と接続されており、ビアホール７３の他端はアンダーバンプメタル７６に接続されている。なお、ビアホール７３には、ビアフィルメッキ法に基づき、導電性金属が充填されている。
【００９６】
撮像素子ユニット２０は、半田バンプ６１、及び、配線６３に形成されたアンダーバンプメタル６２を介して、配線層６０にＦＣ実装されている。配線層６０には、半田箇所にアンダーバンプメタル６２が設けられており、表面には遮光膜６４が形成されている。また、配線層６０には多層の配線６３が形成されている。
【００９７】
ここで、撮像素子ユニット２０の受光面７０'に電磁波（Ｘ線）が入射すると、受光ＩＣ７０内の撮像素子ＰＤ（図示せず）が電磁波を電流信号に変換し、この電流信号を受光ＩＣ７０内の電流／電圧変換回路４０（図示せず）が電圧信号に変換する。そして、撮像素子ユニット２０内で生成した電圧信号は、配線層６０の配線６３を介して後段の処理部へ送出される。
【００９８】
図１２は、撮像素子ユニット２０を上方から眺めた模式図である。撮像素子ユニット２０は、平面形状が矩形の微小チップであり、一辺は、例えば、２００μｍ以下である。また、撮像素子ユニット２０の上面には、受光面７０’（図１１参照）が形成されている。受光面７０'は、矩形形状であり、例えば、一辺が１００μｍ以下である。
【００９９】
図１３は、撮像素子ユニット２０を下方から眺めた模式図である。撮像素子ユニット２０の裏面には、半田バンプ６１が、例えば、１２個、形成されている。半田バンプ６１の１つの直径は、例えば、１５μｍ以下である。また、受光ＩＣ７０は、平面形状が受光面７０’より一回り大きい矩形の微小チップであり、例えば、一辺が１５０μｍ以下である。なお、撮像素子ユニット２０の厚さ（半田バンプ６１の厚さは除く）は、例えば、２０μｍ以下である。但し、これらの数値は一例である。
【０１００】
［撮像素子ユニットの変形例］ 
図１４に撮像素子ユニットの変形例の模式的な断面図を示す。この撮像素子ユニットの変形例において、撮像素子ユニット２０は２層化構造を有している。即ち、撮像素子ＰＤが電磁波が入射される上層に配置され、電流／電圧変換回路４０が下層に配置されている。
【０１０１】
ここで、撮像素子ユニット２０には、撮像素子ＰＤ及び電流／電圧変換回路４０の他に、配線７２Ａ，７２Ｂ、アンダーバンプメタル７５，７６，７８、受光ＩＣ用半田バンプ７４，７７が備えられている。そして、撮像素子ＰＤは、受光ＩＣ用半田バンプ７４によって半田実装されて、受光ＩＣ用半田バンプ７４及びアンダーバンプメタル７５を介して、配線７２Ａに接続されている。また、電流／電圧変換回路４０は、受光ＩＣ用半田バンプ７７によって半田実装されて、受光ＩＣ用半田バンプ７７及びアンダーバンプメタル７８を介して、配線７２Ｂに接続されている。配線７２Ａと配線７２Ｂとは相互に接続されている。配線７２Ｂは、更に、ビアホール７３に接続されている。ビアホール７３はアンダーバンプメタル７６に接続されている。なお、ビアホール７３には、ビアフィルメッキ法に基づき、導電性金属が充填されている。そして、撮像素子ユニット２０は、半田バンプ６１、アンダーバンプメタル６２を介して、配線層６０にＦＣ実装されている。
【０１０２】
このように、撮像素子ユニット２０にあっては、光が入射する上層に撮像素子ＰＤを配置するので、１つのチップ上の受光面積を大きくとることができ、受光効率を向上させることが可能になる。また、撮像素子ユニットを狭ピッチ化することができるので、より、単位面積当たりに実装できる撮像素子ユニットの数を増加させることが可能となり、撮像パネルの分解能を向上させることが可能になる。例えば、撮像素子ユニット２０を配線層６０にＦＣ実装する際の実装ピッチは、４２０μｍ以下である。
【０１０３】
間接変換方式の撮像装置（Ｘ線平面検出器）１０の構成例を、図１５に示す。撮像装置（Ｘ線平面検出器）１０は、厚さ０．７ｍｍのガラスから成る第１基板８１及び厚さ０．７ｍｍのガラスから成る第２基板８２を備えており、第１基板８１及び第２基板８２の外縁部は、封止部材８３によって封止されている。第１基板８１と第２基板８２との間には、シンチレーター層３５を備えた撮像素子ユニット２０が配されている。そして、上述したとおり、配線層６０に対して、撮像素子ユニット２０，１２０がＦＣ実装されている。シンチレーター層３５は、撮像素子ユニット２０と対向する第１基板８１の面上に形成されている。
【０１０４】
従来の撮像装置（Ｘ線平面検出器）では、ＴＦＴアレイや撮像素子等をガラス基板の上に形成した後、撮像素子アレイの上に真空プロセスでシンチレーター層を形成している。
【０１０５】
これに対して、図１５に示した撮像装置（Ｘ線平面検出器）１０にあっては、撮像素子ＰＤと電流／電圧変換回路４０とが一体成型されており、半田バンプ６１が形成された撮像素子ユニット２０の受光ＩＣ７０を、配線層６０に画素単位に配列し、半田バンプ６１によりＦＣ実装する。従って、大面積化に容易に対処することができる。また、ＦＣ実装に基づき製造するので、大規模で高価な実装装置が不要であり、大面積の撮像装置（Ｘ線平面検出器）を安価に製造（量産）することが可能である。
【０１０６】
第１基板８１及び第２基板８２をフィルムから構成すれば、撮像装置（Ｘ線平面検出器）１０に可撓性を付与することができる。例えば、第１基板８１をポリエチレンテレフタレートフィルム（ＰＥＴフィルム）から構成し、第２基板８２を耐熱性を有するポリイミドフィルムから構成すればよい。
【０１０７】
Ｘ線は、通常、Ｘ線発生装置といった点光源から出射される。従来の撮像装置（Ｘ線平面検出器）は、高温蒸着製造によるものであるため、平面ガラス板が使用されており、湾曲させることができない。それ故、Ｘ線が照射される中心位置から照射位置が離れるに従い、撮像装置の照射面に到達するまでのＸ線の距離に変化が生じる。それ故、大きな面積での撮像を行う場合、Ｘ線が照射される中心位置及びその近傍では正確な画像情報が得られるが、中心位置及びその近傍から照射位置が離れるに従い、画像が不鮮明になる。そのため、従来の撮像装置にあっては、大きな面積での撮像を行う場合、複数の異なる箇所をそれぞれ撮像し、複数の撮像画面の繋ぎ目を画像処理で繋げて、１枚の画面を生成している。
【０１０８】
これに対して、本開示の撮像装置は、湾曲させることが可能であるが故に、Ｘ線源から撮像装置の照射面までの到達距離が出来るだけ等しくなるように湾曲させることが可能となる。従って、大きな面積での撮像を行う場合であっても、従来のような、複数箇所をそれぞれ撮像して、複数の撮像画面を繋ぎ合わせるといった作業を行うことが不要であり、１回の撮像で正確な画像情報を容易に得ることが可能になる。
【０１０９】
撮像装置（Ｘ線平面検出器）１０の変形例を図１６に示す。この変形例にあっては、撮像素子ユニット２０の受光面上にはレンズが形成されている。具体的には、撮像素子ユニット２０を配線層６０へＦＣ実装した後、撮像素子ユニット２０のそれぞれに、例えば、ディスペンサを用いて透明樹脂８４のポッティング加工（樹脂盛り加工）を施す。透明樹脂８４によってレンズを構成することができる。１つの撮像素子ユニット２０の拡大図を図１７に示すが、シンチレーター層３５から出射された光が透明樹脂８４によって屈折され、撮像素子ユニット２０の受光面７０'に集光される。これにより、受光効率を向上させることができる。
【０１１０】
撮像装置（Ｘ線平面検出器）１０の別の変形例を図１８に示す。この変形例にあっては、撮像素子ユニット２０のそれぞれの上方には、レンズ部８５が配されている。ガラス又はプラスチック等から成形されたレンズ部８５には、レンズ部用半田バンプ８６が形成されている。レンズ部８５は、撮像素子ユニット２０に被さるように配線層６０上にＦＣ実装されている。レンズ部８５は、シンチレーター層３５から出射された光を、撮像素子ユニット２０の受光面に集光させる。なお、レンズ部８５の中心光軸と、撮像素子ユニット２０の受光面の中心とを一致させることが重要である。この場合、レンズ部８５は、配線層６０にレンズ部用半田バンプ８６を介して半田実装されているため、半田のセルフアライメント（Self Alignment）効果により、位置が自動的に補正される。なお、セルフアライメント効果とは、半田の表面張力で部品が移動して、例えば、ランドの中心付近に部品が自動的に移動される現象を指す。半田のセルフアライメント効果が働くことにより、リフロー炉を通すだけで、例えば、±１μｍ以下の誤差で、レンズ部８５の中心光軸と撮像素子ユニット２０の受光面の中心とを一致させることができ、位置を自動的に補正することができる。
【０１１１】
撮像装置（Ｘ線平面検出器）１０の更に別の変形例を図１９に示す。この変形例にあっては、撮像素子ユニット２０の受光面の上方には、凸部及び凹部を有する基板が配されている。具体的には、シンチレーター層３５と撮像素子ユニット２０との間に、ＰＥＴ基板８７が設けられている。そして、撮像素子ユニット２０と対向するＰＥＴ基板８７の面には、撮像素子ユニット２０毎に凹凸形状が形成されている。即ち、撮像素子ユニット２０と対向するＰＥＴ基板８７の面には、凸部８８Ａ及び凹部８８Ｂが形成されている。ＰＥＴ基板８７の凹凸形状の一部を撮像素子ユニット側から眺めた図を図２０に示す。凸部８８Ａは、シンチレーター層３５から出射された光を全反射させ、全反射光を撮像素子ユニット２０の受光面上に集光させるように配置されている。また、２つの凸部８８Ａの間に形成されている凹部８８Ｂと、配線層６０との間には、大径の実装用半田バンプ８９が形成されており、実装用半田バンプ８９を介して、配線層６０上にＰＥＴ基板８７が実装されている。なお、凸部８８Ａの先端部と、撮像素子ユニット２０の受光面との位置決めが重要となるが、凹部８８Ｂと配線層６０との間には実装用半田バンプ８９が形成されているので、半田のセルフアライメント効果により、位置が自動的に補正される。即ち、半田のセルフアライメント効果が働くことにより、リフロー炉を通すだけで、凸部８８Ａの先端部と、撮像素子ユニット２０の受光面の中心とを一致させることができ、位置を自動的に補正することができる。
【０１１２】
（３）まとめ：
以上説明したように、本技術に係る撮像装置１０は、入射した電磁波を電流に変換する撮像素子ＰＤと、撮像素子ＰＤからの電流を電圧に変換する電流／電圧変換回路４０と、を備え、電流／電圧変換回路４０は、撮像素子ＰＤから入力される電流に応じた電圧を出力する演算増幅器４１を備え、演算増幅器４１の入出力端子間に、演算増幅器４１の出力を相関二重サンプリングするＣＤＳ部４３を設けた構成である。このため、電流／電圧変換回路４０の出力からスイッチオン抵抗ノイズ成分を除去することが可能となり、微小光センシング用途での低ノイズを実現することができる。
【０１１３】
なお、本技術は上述した実施形態や変形例に限られず、上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。また，本技術の技術的範囲は上述した実施形態に限定されず，特許請求の範囲に記載された事項とその均等物まで及ぶものである。
【０１１４】
そして、本技術は、以下のような構成を取ることができる。
【０１１５】
（Ａ）  入射した電磁波を電流に変換する撮像素子と、前記撮像素子からの電流を電圧に変換する電流／電圧変換回路と、を備える撮像装置であって、
前記電流／電圧変換回路は、前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある撮像装置。
【０１１６】
（Ｂ）  前記サンプリング回路は、前記演算増幅器の出力を相関二重サンプリングする相関二重サンプリング回路である撮像装置。
【０１１７】
（Ｃ）  前記サンプリング回路は、容量とスイッチ回路との組み合わせにより構成される前記（Ａ）又は前記（Ｂ）に記載の撮像装置。
【０１１８】
（Ｄ）  前記演算増幅器は、所定の電圧源に接続された第１入力部と、撮像素子用スイッチ回路を介して前記撮像素子に接続された第２入力部と、出力部とを有し、前記出力部の出力電圧を前記第２入力部にフィードバックする帰還部が設けられており、
前記帰還部は、前記フィードバックを積分容量を介して行うか否かを切り替える第１スイッチ回路と、前記積分容量の蓄積電荷をリセットするためのリセット用スイッチ回路とを有する前記（Ａ）〜（Ｃ）の何れか１つに記載の撮像装置。
【０１１９】
（Ｅ）  前記サンプリング回路は、前記演算増幅器の出力電圧のノイズ成分をサンプリングする第１サンプリング部と、前記演算増幅器の出力電圧をサンプリングする第２サンプリング部と、を備える前記（Ａ）〜（Ｄ）の何れか１つに記載の撮像装置。
【０１２０】
（Ｆ）  前記第１サンプリング部は、第１容量を有し、
前記第２サンプリング部は、第２容量を有し、
前記第１容量の一方の端子は、第２スイッチ回路を介して前記演算増幅器の第２入力部に接続されると共に第３スイッチ回路を介して前記演算増幅器の出力部に接続され、
前記第２容量の一方の端子は、第４スイッチ回路を介して前記演算増幅器の前記第２入力部に接続され、
前記第１容量の他方の端子及び前記第２容量の他方の端子は、第５スイッチ回路を介して前記所定の電圧源に接続されている前記（Ｅ）に記載の撮像装置。
【０１２１】
（Ｇ）複数の前記撮像素子及び前記電流／電圧変換回路が、２次元マトリクス状に配設されて成る前記（Ａ）〜前記（Ｆ）の何れか１つに記載の撮像装置。
【０１２２】
（Ｈ）  入射した電磁波を電流に変換する撮像素子からの電流を電圧に変換する電流／電圧変換回路であって、
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器を備え、
前記演算増幅器の入出力端子間に、前記演算増幅器の出力をサンプリングするサンプリング回路を設けてある電流／電圧変換回路。
【０１２３】
（Ｉ）  入射した電磁波を電流に変換する撮像素子からの電流を電圧に変換して出力するする撮像方法であって、
前記撮像素子から入力される電流に応じた電圧を出力する演算増幅器の積分容量をリセットするためのスイッチ回路のスイッチオン抵抗ノイズをサンプリングし、
前記撮像素子から入力される電流に応じて前記演算増幅器が出力する電圧をサンプリングし、
前記電圧から前記スイッチオン抵抗ノイズを減じて出力する、撮像方法。
【符号の説明】
【０１２４】
１０…撮像装置、１１…撮像パネル、２０…撮像素子ユニット、２１…出力用配線、２３…演算増幅器用電源、４０…電流／電圧変換回路、４１…演算増幅器、４１ａ…第１入力部、４１ｂ…第２入力部、４１ｃ…出力部、４２…帰還部、４２ａ…短絡回路、４２ｂ…帰還容量部、４３…ＣＤＳ部、Ｃｉｎｔ…積分容量、ＰＤ…撮像素子、ＲＳＴ，Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，ＳＨ，ＸＳＨ…スイッチ回路
【図１】
2015146560.tif 000016
【図２】
2015146560.tif 000017
【図３】
2015146560.tif 000018
【図４】
2015146560.tif 000019
【図５】
2015146560.tif 000020
【図６】
2015146560.tif 000021
【図７】
2015146560.tif 000022
【図８】
2015146560.tif 000023
【図９】
2015146560.tif 000024
【図１０】
2015146560.tif 000025
【図１１】
2015146560.tif 000026
【図１２】
2015146560.tif 000027
【図１３】
2015146560.tif 000028
【図１４】
2015146560.tif 000029
【図１５】
2015146560.tif 000030
【図１６】
2015146560.tif 000031
【図１７】
2015146560.tif 000032
【図１８】
2015146560.tif 000033
【図１９】
2015146560.tif 000034
【図２０】
2015146560.tif 000035
【図２１】
2015146560.tif 000036