(57)【要約】【課題】パネルが大型化、高精細化されてもソースドライバＩＣの発熱問題が発生せず、良好に画素に映像信号を書き込め、良好な画像表示を実現する。【解決手段】ソース信号線１８と、ゲート信号線１７ａとゲート信号線１７ｂを具備し、画素１６は、駆動用トランジスタ１１ａと、スイッチ用トランジスタ１１ｂと、スイッチ用トランジスタ１１ｄとを有し、スイッチ用トランジスタ１１ｂのゲート端子は、ゲート信号線１７ａに接続されており、第１の期間に、スイッチ用トランジスタ１１ｂがオンし、スイッチ用トランジスタ１１ｄがオンすることにより、第１の電圧がソース信号線１８に供給され、第２の期間に、スイッチ用トランジスタ１１ｂがオフし、ゲート信号線１７ｂにスイッチ用トランジスタ１１ｄがオンすることにより、映像信号が駆動用トランジスタ１１ａのゲート端子に印加される。【選択図】図３
2015018100.tif 000002
【特許請求の範囲】
【請求項１】
画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、
ソースドライバ回路が出力する映像信号を伝達するソース信号線と、
前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、
前記画素は、
画素電極と、
前記画素電極とカソード電極間に形成されたＥＬ素子と、
前記ＥＬ素子に電流を供給する駆動用トランジスタと、
前記駆動用トランジスタのゲート端子に第１の電圧を印加する第１のスイッチ用トランジスタと、
前記映像信号を前記駆動用トランジスタのゲート端子に印加する第２のスイッチ用トランジスタとを有し、
前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線に接続されており、
前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線に接続されており、
第１の期間に、前記第１のゲート信号線に選択電圧が印加されて前記第１のスイッチ用トランジスタがオンし、前記第２のゲート信号線に選択電圧が印加されて前記第２のスイッチ用トランジスタがオンすることにより、前記第１の電圧が前記ソース信号線に供給され、
第２の期間に、前記第１のゲート信号線に非選択電圧が印加されて前記第１のスイッチ用トランジスタがオフし、前記第２のゲート信号線に選択電圧が印加されて前記第２のスイッチ用トランジスタがオンすることにより、前記映像信号が前記駆動用トランジスタのゲート端子に印加される
ＥＬ表示装置。
【請求項２】
前記駆動用トランジスタのゲート端子と他の端子間にコンデンサが接続され、前記駆動用トランジスタは、Ｎチャンネルトランジスタである
請求項１記載のＥＬ表示装置。
【請求項３】
前記第１の電圧は、前記映像信号の最小階調の電圧値と、前記映像信号の最大階調の電圧値との範囲内の電圧値である
請求項１記載のＥＬ表示装置。
【請求項４】
前記第１の期間に前記第１の電圧が前記ソース信号線に印加され、前記第１の期間後の前記第２の期間に、前記ソースドライバ回路が出力する前記映像信号が前記ソース信号線に印加される
請求項１記載のＥＬ表示装置。
【請求項５】
前記映像信号の最大階調の電圧をＶＭ、前記映像信号の最小階調の電圧をＶ０とした時、
前記第１の電圧は、｜（（ＶＭ−Ｖ０）／４）｜＜Ｖｒｅｆ＜｜３（ＶＭ−Ｖ０）／４｜なる関係があることを満足する
請求項１記載のＥＬ表示装置。
【請求項６】
前記表示画面以外の領域に、第１の画素が配置され、
前記第１の画素に前記第１の電圧を、前記ソース信号線に印加する第３のスイッチ用トランジスタが形成されている
請求項１記載のＥＬ表示装置。
【請求項７】
画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置の駆動方法であって、
前記画素には、第１のスイッチ用トランジスタと、第２のスイッチ用トランジスタと、駆動用トランジスタとが配置され、
前記第１のスイッチ用トランジスタの第１の端子に、前記第１の電圧が印加され、
前記第２のスイッチ用トランジスタの第１の端子に、前記ソース信号線が接続され、
前記第１のスイッチ用トランジスタの第２の端子と、前記第２のスイッチ用トランジスタの第２の端子とが電気的に接続され、
第１の期間に、前記第１のスイッチ用トランジスタと前記第２のスイッチ用トランジスタがオンすることにより、前記第１の電圧が前記ソース信号線に供給され、
第２の期間に、前記第１のスイッチ用トランジスタがオフし、前記第２のスイッチ用トランジスタがオンすることにより、映像信号が前記駆動用トランジスタに印加される
ＥＬ表示装置の駆動方法。
【請求項８】
前記第１の電圧は、前記映像信号の最小階調の電圧値と、前記映像信号の最大階調の電圧値との範囲内の電圧値である
請求項７記載のＥＬ表示装置の駆動方法。
【請求項９】
前記映像信号の最大階調の電圧をＶＭ、前記映像信号の最小階調の電圧をＶ０とした時、前記第１の電圧は、｜（（ＶＭ−Ｖ０）／４）｜＜Ｖｒｅｆ＜｜３（ＶＭ−Ｖ０）／４｜なる関係があることを満足する
請求項７記載のＥＬ表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、有機エレクトロルミネッセンス（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ。以下、ＥＬ、またはＯＬＥＤと呼ぶことがある。）素子などを有する表示パネルの駆動方法、モニター画像、テレビ画像などを表示する映像表示方法および表示装置に関するものである。
【背景技術】
【０００２】
特許文献１は、有機ＥＬ素子をマトリックス状に備えたアクティブマトリックス（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ、以下、ＡＭと略する場合がある）型有機ＥＬ表示装置のソースドライバＩＣの駆動能力を補助するため、ソース信号線にプリチャージ用のトランジスタを配置する構成を開示する。これにより、回路構成や配線のレイアウトを複雑化させることなく、駆動ＴＦＴのしきい値電圧補償を実施すること、ならびに、クロストークによる駆動用トランジスタのゲート電位の変動を効果的に防止することができる。
【０００３】
また、特許文献２は、隣接したソース信号線間をスイッチで短絡することにより、チャージ（電荷）シェアを行い、ソースドライバＩＣ（回路）１４の駆動を補助する構成を開示する。これにより、電荷のチャージシェアリング駆動時に発生するＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減することができる。
【０００４】
したがって、ソースドライバＩＣ（回路）に必要な駆動能力を高くすることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３９８９３号公報
【特許文献２】特開２０１０−１６４６６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本開示は、パネルが大型化、高精細化されてもソースドライバＩＣの発熱問題が発生せず、良好に画素に映像信号を書き込め、良好な画像表示を実現できるＥＬ表示装置及びＥＬ表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様に係るＥＬ表示装置は、画素がマトリックス状に配置された表示画面を有するアクティブマトリックス型ＥＬ表示装置であって、ソースドライバ回路が出力する映像信号を伝達するソース信号線と、前記画素を選択する選択電圧、または前記画素を非選択にする非選択電圧を伝達する第１のゲート信号線と第２のゲート信号線を具備し、前記画素は、画素電極と、前記画素電極とカソード電極間に形成されたＥＬ素子と、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記駆動用トランジスタのゲート端子に第１の電圧を印加する第１のスイッチ用トランジスタと、前記映像信号を前記駆動用トランジスタのゲート端子に印加する第２のスイッチ用トランジスタとを有し、前記第１のスイッチ用トランジスタのゲート端子は、前記第１のゲート信号線に接続されており、前記第２のスイッチ用トランジスタのゲート端子は、前記第２のゲート信号線に接続されており、第１の期間に、前記第１のゲート信号線に選択電圧が印加されて前記第１のスイッチ用トランジスタがオンし、前記第２のゲート信号線に選択電圧が印加されて前記第２のスイッチ用トランジスタがオンすることにより、前記第１の電圧が前記ソース信号線に供給され、第２の期間に、前記第１のゲート信号線に非選択電圧が印加されて前記第１のスイッチ用トランジスタがオフし、前記第２のゲート信号線に選択電圧が印加されて前記第２のスイッチ用トランジスタがオンすることにより、前記映像信号が前記駆動用トランジスタのゲート端子に印加される。
【発明の効果】
【０００８】
本開示によれば、パネルが大型化、高精細化されてもソースドライバＩＣの発熱問題が発生せず、良好に画素に映像信号を書き込め、良好な画像表示を実現する。
【図面の簡単な説明】
【０００９】
【図１】本開示の実施の形態１に係るＥＬ表示装置の表示画面説明図である。
【図２】本開示の実施の形態１に係るＥＬ表示装置の画素構成の説明図である。
【図３】本開示の実施の形態１に係るＥＬ表示装置の画素の動作の説明図である。
【図４】本開示の実施の形態１に係るＥＬ表示装置の画素の動作の説明図である。
【図５】本開示の実施の形態１に係るＥＬ表示装置の画素の動作の説明図である。
【図６】本開示の実施の形態１に係るＥＬ表示装置の画素の動作の説明図である。
【図７】本開示の実施の形態１に係るＥＬ表示装置の画素の動作の説明図である。
【図８】本開示の実施の形態１に係るＥＬ表示装置のタイミングチャートである。
【図９】本開示の実施の形態１に係るＥＬ表示装置のタイミングチャートである。
【図１０】本開示の実施の形態１に係るＥＬ表示装置のタイミングチャートである。
【図１１】本開示の実施の形態１に係るＥＬ表示装置のソース信号線の充電状態を示す図である。
【図１２】本開示の実施の形態１の変形例に係るＥＬ表示装置の駆動方法の説明図である。
【図１３】本開示の実施の形態２に係るＥＬ表示装置の駆動方法の説明図である。
【図１４】本開示の実施の形態２に係るＥＬ表示装置のタイミングチャートである。
【図１５】本開示の実施の形態３に係るＥＬ表示装置の構成図である。
【図１６】本開示の実施の形態３に係るＥＬ表示装置の画素の動作の説明図である。
【図１７】本開示の実施の形態３に係るＥＬ表示装置の画素の動作の説明図である。
【図１８】本開示の実施の形態３に係るＥＬ表示装置の画素の動作の説明図である。
【図１９】本開示の実施の形態３に係るＥＬ表示装置の画素の動作の説明図である。
【図２０】本開示のＥＬ表示装置を採用したディスプレイである。
【図２１】本発明のＥＬ表示装置を採用したデジタルカメラである。
【図２２】本開示のＥＬ表示装置を採用したノート型パーソナルコンピュータである。
【発明を実施するための形態】
【００１０】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００１１】
なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００１２】
（本開示の基礎となった知見）
以下、本開示の詳細を説明する前に、本開示の基礎となった知見について説明する。
【００１３】
有機ＥＬ素子をマトリックス状に備えたアクティブマトリックス（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ、以下、ＡＭと略する場合がある）型有機ＥＬ表示装置がスマートフォンなどの表示パネルに採用され、商品化されている。ＥＬ素子は、アノード電極およびカソード電極間にＥＬ層が形成されている。ＥＬ素子は、アノード、カソード電極（端子）に供給された電流あるいは電圧により発光する。
【００１４】
有機ＥＬ表示パネル（ＯＬＥＤ）を、大型化することにより、動画表示性能、色再現性がよく、高画質のモニターテレビ、映像表示テレビを構成することができる。
【００１５】
表示パネルが大型になるにつれ、ソース信号線１８の負荷容量、配線抵抗が大きくなる。そのため、ソースドライバＩＣ（回路）１４に必要な駆動能力を高くする必要がある。
【００１６】
例えば、特許文献１では、ソースドライバＩＣの駆動能力を補助するため、ソース信号線にプリチャージ用のトランジスタを配置する構成が開示されている（特許文献１参照）。
【００１７】
また、隣接したソース信号線間をスイッチで短絡することにより、チャージ（電荷）シェアを行い、ソースドライバＩＣ（回路）１４の駆動を補助する構成が開示されている（特許文献２参照）。
【００１８】
有機ＥＬ表示パネル（ＯＬＥＤ）を、大型化することにより、動画表示性能、色再現性がよく、高画質のモニターテレビ、映像表示テレビを構成することができる。
【００１９】
しかし、ＥＬ表示パネルが大型化、高精細化されると、パネルの信号線の負荷容量が大きくなる。また、１画素行を選択する期間（画素行への映像書き込み時間）が短くなる。そのため、ソースドライバＩＣの駆動負荷が大きくなり、ソースドライバＩＣが発熱し、ソースドライバＩＣが焼損したり、ドライバＩＣが発熱したりすることにより、表示領域のＥＬ素子が劣化するという課題があった。
【００２０】
以下、パネルが大型化、高精細化されてもソースドライバＩＣの発熱問題が発生せず、良好に画素に映像信号を書き込め、良好な画像表示を実現できるＥＬ表示装置及びＥＬ表示装置の駆動方法について説明する。
【００２１】
（実施の形態１）
以下、図１〜図１１を用いて、実施の形態１に係るＥＬ表示装置について説明する。
【００２２】
［１−１．ＥＬ表示装置の構成］
本開示において、各図面は理解を容易にするために、また、作図を容易にするために、省略、拡大あるいは縮小した箇所がある。
【００２３】
本開示の実施の形態に図示あるいは明細書で説明した事項あるいは内容は、他の実施の形態においても適用される。また、本開示の実施の形態で説明あるいは図示したＥＬ表示パネルの構成などは、本開示のＥＬ表示装置に採用できる。たとえば、図２２のノート型パーソナルコンピュータのＥＬ表示装置２０１として、本開示の実施の形態で図示した、あるいは説明したＥＬ表示装置（ＥＬ表示パネル）を採用できる。また、情報機器を構成することができることは言うまでもない。
【００２４】
同一番号または、記号等を付した箇所は、同一もしくは類似の形態もしくは材料あるいは機能もしくは動作、あるいは関連する事項、作用などを有する。なお、異なる場合もある。
【００２５】
各図面等で説明した内容は特に断りがなくとも、他の実施の形態等と組み合わせることができる。たとえば、図１の本開示のＥＬ表示パネルにタッチパネルなどを付加し、図２０、図２１、図２２に図示する情報表示装置などを構成することができる。
【００２６】
本開示のＥＬ表示装置とは、情報機器などのシステム機器を含む概念である。ＥＬ表示パネルの概念は、広義には情報機器などのシステム機器を含む。
【００２７】
図１は、本開示のＥＬ表示装置の構成図であり、図２はＥＬ表示装置の画素構成の説明図である。
【００２８】
図１において、表示画面（表示領域）２０には、画素１６がマトリックス状に配置されている。各画素には４本のゲート信号線１７（１７ａ、１７ｂ、１７ｃ、１７ｄ）が接続されている。
【００２９】
なお、ゲート信号線１７ａはゲート信号線ＧＳと表現することがあり、ゲート信号線１７ｂはゲート信号線ＧＥと表現することがある。また、ゲート信号線１７ｃはゲート信号線ＧＲと表現することがあり、ゲート信号線１７ｄはゲート信号線ＧＩと表現することがある。
【００３０】
ゲート信号線１７ａ及び１７ｂは、それぞれゲートドライバＩＣ（回路）１２ａ及び１２ｂの両方に接続されている（両側駆動）。１つのゲート信号線１７ａ及び１７ｂには、各ゲート信号線１７ａ及び１７ｂの両側に接続されたゲートドライバＩＣ（回路）１２ａ及び１２ｂにより同一の電圧が印加される。なお、ゲート信号線１７ａ及び１７ｂは、それぞれ本実施の形態に係る第１のゲート信号線及び第２のゲート信号線に相当する。
【００３１】
ゲート信号線１７ｃ及び１７ｄは、ゲートドライバＩＣ（回路）１２ａのみに接続されている（片側駆動）。１つのゲート信号線１７ｃ及び１７ｄには、各ゲート信号線１７ｃ及び１７ｄの片側に接続されたゲートドライバＩＣ（回路）１２ａにより電圧が印加される。
【００３２】
スイッチ用トランジスタ１１ｂ及び１１ｄのゲートは、それぞれゲート信号線１７ａ及び１７ｂに接続されている。スイッチ用トランジスタ１１ｂ及び１１ｄは、高速動作が必要であるため、両側駆動を実施することより高速にゲート信号線１７ａ及び１７ｂに電圧（オン電圧、オフ電圧）を印加し、電位変化を行うことができる。したがって、見かけ上、ゲート信号線１７ａ及び１７ｂの時定数を短くできる。スイッチ用トランジスタ１１ｂのゲート端子が接続されたゲート信号線１７ａ、スイッチ用トランジスタ１１ｄのゲート端子が接続されたゲート信号線１７ｂを、ゲートドライバＩＣ（回路）１２ａ及び１２ｂで両側駆動する。なお、スイッチ用トランジスタ１１ｂ及び１１ｄは、それぞれ本実施の形態に係る第１のスイッチ用トランジスタ及び第２のスイッチ用トランジスタに相当する。
【００３３】
スイッチ用トランジスタ１１ｅ及び１１ｃは、あまり高速動作を必要としない。したがって、片側駆動で十分である。スイッチ用トランジスタ１１ｅのゲート端子が接続されたゲート信号線１７ｃ、スイッチ用トランジスタ１１ｃのゲート端子が接続されたゲート信号線１７ｄは、ゲートドライバＩＣ（回路）１２ａで駆動する。
【００３４】
ソースドライバＩＣ（回路）１４は、映像信号を発生し、ソースドライバＩＣ（回路）１４の内部に形成された出力回路２１から、映像信号をソース信号線１８に印加する。ソース信号線１８に印加された映像信号は、各画素１６のスイッチ用トランジスタ１１ｂにより、画素１６に書き込まれる。
【００３５】
なお、本開示では、駆動用トランジスタ１１ａおよびスイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅは、薄膜トランジスタとして説明するが、これに限定するものではない。薄膜ダイオード（ＴＦＤ）、リングダイオードなどでも構成することができる。
【００３６】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップ（ドライバ回路など）を形成し、ガラス基板のボンディング実装した表示パネルが例示される。
【００３７】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、もちろん、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタ、ＭＩＳでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。
【００３８】
本開示のトランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、Ｎチャンネル、Ｐチャンネルのトランジスタとも、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を採用することが好ましい。
【００３９】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、高温ポリシリコン（ＨＴＰＳ：Ｈｉｇｈ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙ  ｓｉｌｉｃｏｎ）、連続粒界シリコン（ＣＧＳ：Ｃｏｎｔｉｎｕｏｕｓ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ、ＩＺＯ）、アモルファスシリコン（ＡＳ：ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）、赤外線ＲＴＡ（ＲＴＡ：ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ）で形成したもののうち、いずれでもよい。
【００４０】
図２では、画素１６を構成するすべてのトランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）はＮチャンネルで構成している。しかし、本開示は、画素のトランジスタ（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）をＮチャンネルで構成することのみに限定するものではない。Ｐチャンネルのトランジスタのみで構成してもよい。また、ＮチャンネルとＰチャンネルの両方を用いて画素回路を構成あるいは形成してもよい。また、駆動用トランジスタ１１ａをＰチャンネルトランジスタとＮチャンネルトランジスタの両方を用いて構成あるいは形成してもよい。
【００４１】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）はトップゲート構造にすることが好ましい。トップゲート構造にすることにより寄生容量が低減する。また、トップゲートのゲート電極パターンが、遮光層となり、ＥＬ素子１５から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できるからである。また、ＬＤＤ構造を採用することが好ましい。
【００４２】
また、各スイッチ用トランジスタ１１（スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、複数のトランジスタで形成してもよい。各スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅをダブルゲート、トリプルゲートなどのマルチゲート構成にする。マルチゲート構成にすることにより、オフリークが低減し、良好なコントラスト表示、オフセットキャンセル動作を実現できる。
【００４３】
ゲート信号線１７ａ及び１７ｂまたはソース信号線１８、もしくはゲート信号線１７ａ及び１７ｂとソース信号線１８の両方の配線材料として、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。信号線の配線抵抗を低減でき、より大型のＥＬ表示パネルを実現できるからである。
【００４４】
ゲートドライバＩＣ（回路）１２ａ及び１２ｂが駆動（制御）するゲート信号線１７ａ及び１７ｂは、低インピーダンス化することが好ましい。したがって、前記ゲート信号線１７ａ及び１７ｂの構成あるいは構造に関しても同様である。
【００４５】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙ  ｓｉｌｉｃｏｎ）を採用することが好ましい。低温ポリシリコンにおいて、トランジスタ（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）はトップゲート構造であり、寄生容量が小さく、ＮチャンネルおよびＰチャンネルトランジスタを作製でき、また、プロセスに銅配線または銅合金配線プロセスを用いることができる。なお、銅配線は、Ｔｉ−Ｃｕ−Ｔｉの３層構造を採用することが好ましい。
【００４６】
配線は、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の場合には、モリブデン（Ｍｏ）−Ｃｕ−Ｍｏの３層構造を採用することが好ましい。
【００４７】
本開示の一態様に係るＥＬ表示装置は、マトリックス状にＥＬ素子を有する表示画面２０と、表示画面２０の画素行ごとに配置されたゲート信号線１７ａ及び１７ｂと、表示画面２０の画素列ごとに配置されたソース信号線１８と、前記ゲート信号線１７ａ及び１７ｂを駆動するゲートドライバＩＣ（回路）１２ａ及び１２ｂと、前記ソース信号線１８を駆動するソースドライバＩＣ（回路）１４とを具備する。
【００４８】
ソースドライバＩＣ（回路）１４の内部には、スイッチＳＷｎ（ｎは１以上の整数）が形成または配置されている。スイッチＳＷｎには、一例としてアナログスイッチが例示される。スイッチＳＷｎは、ソースドライバＩＣ（回路）１４の各出力端子に対応して配置または形成されている。スイッチＳＷｎをオープンにすることにより、ソース信号線１８とソースドライバＩＣ（回路）１４の出力回路２１とは、電気的に切り離される。
【００４９】
なお、スイッチＳＷｎは、隣接したソース信号線１８間にも形成または配置されている。このスイッチＳＷｎをオンさせることにより、隣接したソース信号線１８が短絡され、隣接したソース信号線１８の電位が平均化される。ソースドライバＩＣ（回路）１４は、平均化された電位のソース信号線１８に映像信号を印加するため、ソース信号線１８に映像信号を書き込み易くなる。
【００５０】
なお、本開示において、ソースドライバＩＣ（回路）１４は、各端子あるいはブロックごとに映像信号の出力タイミングを設定できるマルチディレイ機能を有する。
【００５１】
図２の画素１６において、Ｎチャンネルの駆動用トランジスタ１１ａのドレイン端子に、スイッチ用トランジスタ１１ｄのソース端子が接続され、スイッチ用トランジスタ１１ｄのドレイン端子にＥＬ素子１５のアノード端子が接続されている。アノード端子には、アノード電圧Ｖｄｄが印加あるいは供給されている。
【００５２】
なお、トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）のチャンネル間は双方向であるため、ソース端子とドレイン端子の名称は、説明を容易にするためであり、ソース端子とドレイン端子は入れ替えてもよい。ソース端子とドレイン端子の名称は、便宜上あるいは説明を容易にするためであり、他のソース端子とドレイン端子は第１の端子、第２の端子などとしてもよい。トランジスタ１１は、Ｎチャンネルトランジスタとして説明するが、Ｐチャンネルトランジスタに置き換えることも可能である。
【００５３】
ＥＬ素子１５のカソード端子には、カソード電圧Ｖｓｓが印加されている。駆動用トランジスタ１１ａのソース端子とＥＬ素子のアノード電圧端子とが電気的に接続されている。スイッチ用トランジスタ１１ｃのソース端子は、駆動用トランジスタ１１ａのソース端子と電気的に接続されている。また、スイッチ用トランジスタ１１ｃのドレイン端子には、イニシャル電圧Ｖｉｎｉが印加あるいは供給されている。
【００５４】
なお、電気的に接続とは、電圧の経路、電流の経路が形成されている状態あるいは形成される状態である。たとえば、第１のトランジスタと第２のトランジスタ間に、第３のトランジスタが配置されていても、第１のトランジスタと第２のトランジスタは電気的に接続されている。また、本明細書において、接続を電気的に接続の意味として使用する場合がある。
【００５５】
スイッチ用トランジスタ１１ｂのソース端子は駆動用トランジスタ１１ａのゲート端子と接続されており、スイッチ用トランジスタ１１ｂのドレイン端子は、ソース信号線１８と接続されている。スイッチ用トランジスタ１１ｅのソース端子は駆動用トランジスタ１１ａのゲート端子と接続されており、スイッチ用トランジスタ１１ｅのドレイン端子には、リファレンス電圧Ｖｒｅｆが印加あるいは供給されている。
【００５６】
コンデンサ１９ａは、駆動用トランジスタ１１ａのゲート端子と駆動用トランジスタ１１ａのソース端子間に接続されている。
【００５７】
なお、図２などの実施の形態において、アノード電圧Ｖｄｄ＞リファレンス電圧Ｖｒｅｆ＞カソード電圧Ｖｓｓ＞イニシャル電圧Ｖｉｎｉ、なる関係にすることが好ましい。
【００５８】
具体的には、一例として、アノード電圧Ｖｄｄ＝８〜１８（Ｖ）、リファレンス電圧Ｖｒｅｆ＝１．５〜３（Ｖ）、カソード電圧Ｖｓｓ＝０．５〜２．５（Ｖ）、イニシャル電圧Ｖｉｎｉ＝０〜−３（Ｖ）である。
【００５９】
映像信号の最低電圧（最小階調での電圧）は、０．５〜１．０（Ｖ）であり、映像信号の最高電圧（最大階調での電圧）は、４〜７（Ｖ）である。
【００６０】
したがって、リファレンス電圧Ｖｒｅｆ＝１．５〜３（Ｖ）は、映像信号の最低電圧Ｖ０（最小階調の電圧）以上、映像信号の最高電圧ＶＭ（最大階調の電圧）以下の電圧である。リファレンス電圧Ｖｒｅｆ＝１．５〜３（Ｖ）は、映像信号の中間電圧である。なお、中間電圧とは、狭義には、中央部の電圧近傍であるが、広義には最低電圧より大きく、最高電圧より小さい電圧の範囲である。
【００６１】
なお、映像信号の最小階調の電圧Ｖ０と最大階調の電圧ＶＭは、駆動用トランジスタ１１ａのチャンネル極性により電位が異なる。また、画素回路構成により電位が異なる。一例として、図１８の画素構成の場合は、駆動用トランジスタがＰチャンネルであり、映像信号の最小階調の電圧値Ｖ０＞最大階調の電圧値ＶＭなる関係がある。図２の画素構成の場合は、駆動用トランジスタがＮチャンネルであり、映像信号の最小階調の電圧値Ｖ０＜最大階調の電圧値ＶＭなる関係がある。リファレンス電圧Ｖｒｅｆは、映像信号の最小階調の電圧値Ｖ０と、最大階調の電圧値ＶＭの範囲の電圧値である。特に、リファレンス電圧Ｖｒｅｆは、｜（（ＶＭ−Ｖ０）／４）｜＜Ｖｒｅｆ＜｜３（ＶＭ−Ｖ０）／４｜の関係を満足させることが好ましい。
【００６２】
スイッチ用トランジスタ１１ｄは、駆動用トランジスタ１１ａのソース端子とＥＬ素子１５のアノード端子間に配置または形成してもよい。
【００６３】
スイッチ用トランジスタ１１ｄのゲート端子は、ゲート信号線１７ｂ（ゲート信号線ＧＥ）に接続されている。スイッチ用トランジスタ１１ｅのゲート端子は、ゲート信号線１７ｃ（ゲート信号線ＧＲ）に接続されている。
【００６４】
スイッチ用トランジスタ１１ｂのゲート端子は、ゲート信号線１７ａ（ゲート信号線ＧＳ）に接続されている。スイッチ用トランジスタ１１ｃのゲート端子は、ゲート信号線１７ｄ（ゲート信号線ＧＩ）に接続されている。
【００６５】
ゲート信号線１７ａ及び１７ｂにオン電圧を印加することにより、各ゲート信号線１７ａ及び１７ｂに接続されたスイッチ用トランジスタ１１ｄ及び１１ｂがオン状態となる。ゲート信号線１７ａ及び１７ｂにオフ電圧を印加することにより、各ゲート信号線１７ａ及び１７ｂに接続されたスイッチ用トランジスタ１１ｄ及び１１ｂがオフ状態となる。
【００６６】
ゲート信号線１７ｂ（ＧＥ）にオン電圧が印加されると、スイッチ用トランジスタ１１ｄがオンし、駆動用トランジスタ１１ａからの発光電流がＥＬ素子１５に供給される。ＥＬ素子１５は、発光電流の大きさに基づき、発光する。発光電流の大きさは、ソース信号線１８に印加された映像信号を、スイッチ用トランジスタ１１ｂで画素１６に印加することにより決定する。
【００６７】
駆動用トランジスタ１１ａのゲート端子には、コンデンサ１９ａの１端子が接続され、コンデンサ１９ａの他の端子は、駆動用トランジスタ１１ａのソース端子と接続されている。スイッチ用トランジスタ１１ｂのドレイン端子は、ソース信号線１８と接続されている。ソースドライバＩＣ（回路）１４は、ソース信号線１８に映像信号を印加する。
【００６８】
ゲート信号線１７ａ及び１７ｂは、表示画面２０の左右に配置されたゲートドライバＩＣ（回路）１２ａ及び１２ｂに接続されている。また、ゲート信号線１７ｃ及び１７ｄは、表示画面２０の左に配置されたゲートドライバＩＣ（回路）１２ａに接続されている。
【００６９】
ゲートドライバＩＣ（回路）１２ｂは、画素の選択電圧（オン電圧Ｖｏｎ）をゲート信号線１７ｂに印加する。ゲート信号線１７ｂのオン電圧が印加されると、スイッチ用トランジスタ１１ｂがオンして、ソース信号線１８に印加された映像信号が、画素１６に印加される。
【００７０】
ＥＬ表示パネルには、ＥＬ素子１５を有する画素１６がマトリックス状に形成された表示画面２０が形成されている。
【００７１】
図１に図示するように、ゲート信号線１７ａ及び１７ｂの両端には、ゲートドライバＩＣ（回路）１２ａ及び１２ｂが接続されている。ゲート信号線１７ｃ及び１７ｄの片側には、ゲートドライバＩＣ（回路）１２ａが接続されている。ゲートドライバＩＣ（回路）１２ａ及び１２ｂは、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）（図示せず）に実装されている。
【００７２】
各画素１６には、ソース信号線１８が接続されている。ソース信号線１８の一端には、ソースドライバＩＣ（回路）１４が接続されている。ソースドライバＩＣ（回路）１４は、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）（図示せず）に実装されている。
【００７３】
ソースドライバＩＣ（回路）１４は、映像信号を出力し、映像信号は、ソース信号線１８に供給あるいは印加される。
【００７４】
ＣＯＦに実装されたドライバＩＣの表面に放熱板を配置または形成し、ドライバＩＣ（１２、１４）からの放熱を行っている。また、ＣＯＦの裏面に放熱シート、放熱板を配置または形成し、ドライバＩＣが発生する熱を放熱している。
【００７５】
本開示のＥＬ表示装置では、画素１６の位置に対応して、赤（Ｒ）、緑（Ｇ）、青（Ｂ）で構成されるカラーフィルター３３（３３Ｒ、３３Ｇ、３３Ｂ）が形成されている。なお、カラーフィルターは、ＲＧＢに限定されものではない、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）色の画素を形成してもよい。
【００７６】
画素１６は、ＲＧＢの３画素、ＲＧＢＷの４画素で正方形の形状となるように作製されている。したがって、Ｒ、Ｇ、Ｂ、Ｗの各画素１６は縦長の画素形状となる。したがって、レーザー照射スポットを縦長にしてアニールすることにより、１画素内ではトランジスタ１１の特性バラツキが発生しないようにすることができる。
【００７７】
なお、Ｒ、Ｇ、Ｂ、Ｗの画素開口率あるいは画素電極面積は、異ならせてもよい。開口率または画素電極面積を異ならせることにより、各ＲＧＢのＥＬ素子１５に流れる電流密度を異ならせることができる。電流密度を異ならせることにより、Ｒ、Ｇ、Ｂ画素のＥＬ素子１５の劣化速度を同一にすることができる。劣化速度を同一にすれば、ＥＬ表示装置のホワイトバランスずれが発生しない。
【００７８】
必要に応じて、白（Ｗ）の画素を形成する。画素は、Ｒ、Ｇ、Ｂ、Ｗから構成される。Ｒ、Ｇ、Ｂ、Ｗに構成することにより、高輝度化が可能となる。また、Ｒ、Ｇ、Ｂ、Ｇとする構成も例示される。
【００７９】
本開示は、ＲＧＢの３原色に加えて、Ｗ（白）の画素１６を有している。画素１６においてＷを形成または配置することにより、色ピーク輝度を良好に実現できる。また、高輝度表示を実現できる。白（Ｗ）の画素にはカラーフィルターは形成または配置されていない。白（Ｗ）の画素には、カラーフィルターを形成しないため、カラーフィルターによる減光がなく、高輝度表示を実現できる。
【００８０】
ＥＬ表示装置のカラー化は、マスク蒸着により行うが、本開示はこれに限定するものではない。たとえば、青色発光のＥＬ層を形成し、発光する青色光を、Ｒ、Ｇ、Ｂの色変換層（ＣＣＭ：カラーチェンジミディアムズ）でＲ、Ｇ、Ｂ光に変換してもよい。
【００８１】
ソース信号線１８、ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｄ上にアノード端子（電極）４０あるいはカソード端子（電極）を配置または形成することにより、ソース信号線１８、ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｄからの電界が、アノード端子（電極）４０あるいはカソード端子（電極）で遮蔽される。遮蔽により画像表示へのノイズを低減させることができる。
【００８２】
ソース信号線１８、ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｄに絶縁膜あるいはアクリル材料で構成される絶縁膜（平坦化膜）３４を形成して絶縁し、絶縁膜３４上に画素電極４０を形成する。
【００８３】
このようにゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｄ等上の少なくとも一部に画素電極４０を重ねる構成をハイアパーチャ（ＨＡ）構造と呼ぶ。不要な干渉光などが低減し、良好な発光状態を実現できる。
【００８４】
画素１６の画素電極は、ＩＴＯ、ＩＧＺＯ（インジウム（Ｉｎｄｉｕｍ）、ガリウム（Ｇａｌｌｉｕｍ）、亜鉛（Ｚｉｎｃ）、酸素（Ｏｘｙｇｅｎ））、ＩＺＯ、透明アモルファス酸化物半導体（ＴＡＯＳ）などで構成される透明電極を用いることができる。
【００８５】
なお、ＥＬ表示装置の光出射面には、円偏光板（円偏光フィルム）（図示せず）を配置している。偏光板と位相フィルムを一体したものは円偏光板（円偏光フィルム）と呼ばれる。
【００８６】
映像信号Ｖｓｉｇを画素１６に印加するスイッチ用トランジスタ１１ｂを駆動するゲート信号線１７ａ、スイッチ用トランジスタ１１ｄを制御するゲート信号線１７ｂは、ゲートドライバＩＣ（回路）１２ａとゲートドライバＩＣ（回路）１２ｂとが接続されている。一例として、ゲートドライバＩＣ（回路）１２ａは、表示画面２０の左側に配置され、ゲートドライバＩＣ（回路）１２ｂは、表示画面２０の右側に配置される。
【００８７】
ゲート信号線１７ａに、２つのゲートドライバＩＣ（回路）１２ａ及び１２ｂが配置されているのは、以下の理由による。
【００８８】
ゲート信号線１７ａは、スイッチ用トランジスタ１１ｂに接続されている。スイッチ用トランジスタ１１ｂは、映像信号を画素１６に書き込むトランジスタであり、スイッチ用トランジスタ１１ｂを高速のオンオフ（高スルーレート動作）をさせる必要がある。ゲート信号線１７ａは、２つのゲートドライバＩＣ（回路）１２ａ及び１２ｂで駆動することにより、高スルーレートの動作を実現できる。
【００８９】
ゲート信号線１７ｂは、スイッチ用トランジスタ１１ｄに接続されている。スイッチ用トランジスタ１１ｄは、駆動用トランジスタ１１ａのオフセットキャンセル動作を実施するトランジスタであり、スイッチ用トランジスタ１１ｄを高速にオンオフ動作（高スルーレート動作）をさせる必要がある。ゲート信号線１７ａ、１７ｂは、２つのゲートドライバＩＣ（回路）１２ａ及び１２ｂで駆動することにより、高スルーレート動作を実現できる。
【００９０】
ゲート信号線１７ａ及び１７ｂを、２つのゲートドライバＩＣ（回路）１２ａ及び１２ｂで駆動することにより、表示画面２０の左右、中央での輝度傾斜などがなくなり、良好な画像表示を実現できる。また、ゲート信号線１７ａ及び１７ｂの負荷容量が大きくても、良好にドライブすることができる。
【００９１】
ゲート信号線１７ｃ及び１７ｄは、１つのゲートドライバＩＣ（回路）１２ａが接続されている。ゲート信号線１７ｃには、スイッチ用トランジスタ１１ｅが接続されている。スイッチ用トランジスタ１１ｅは、リファレンス電圧Ｖｒｅｆを駆動用トランジスタ１１ａに印加する機能を有する。リファレンス電圧Ｖｒｅｆを印加するオンオフする動作は、低スルーレートで十分である。ゲート信号線１７ｄには、スイッチ用トランジスタ１１ｃが接続されている。スイッチ用トランジスタ１１ｃは、イニシャル電圧Ｖｉｎｉを駆動用トランジスタ１１ａのソース端子に印加する機能を有する。イニシャル電圧Ｖｉｎｉを印加するオンオフする動作は、低スルーレートで十分である。
【００９２】
したがって、ゲート信号線１７ｃ及び１７ｄは、１つのゲートドライバＩＣ（回路）１２ａで駆動しても、実用上、十分な性能を得ることができる。
【００９３】
［１−２．ＥＬ表示装置の動作］
図３〜図７は、本実施の形態に係るＥＬ表示装置の画素の動作の説明図である。
【００９４】
（非発光期間）
スイッチ用トランジスタ１１ｄがオン状態のとき、ＥＬ素子１５にアノード電圧Ｖｄｄから供給され、ＥＬ素子１５が発光状態にある（発光期間）。アノード電圧Ｖｄｄから駆動用トランジスタ１１ａを通してＥＬ素子１５に駆動電流（ドレイン−ソース間電流）Ｉｄが供給されるため、ＥＬ素子１５が駆動電流Ｉｄに応じた輝度で発光する。スイッチ用トランジスタ１１ｄがオフ状態のとき、ＥＬ素子１５に供給する電流が遮断されて、ＥＬ素子１５は非発光状態となる。
【００９５】
図３に図示するように、スイッチ用トランジスタ１１ｄがオフ状態にすることにより、ＥＬ素子１５に流れる電流が遮断され、ＥＬ素子１５の発光が停止する（非発光）。
【００９６】
画素動作のタイミングチャートを図８に示す。図８のタイミングチャートでは、各トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）のオンオフ状態（ＯＮ、ＯＦＦ）で図示している。電位レベルがＯＮの時、トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）が動作（オン）となる。電位レベルがＯＦＦの時、トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）が非動作（オフ）となる。
【００９７】
図８のタイミングチャートで、図３の動作あるいはタイミングは、時間ｂ〜ｃが対応する。図４の動作あるいはタイミングは、時間ｃ〜ｄが対応する。図５の動作あるいはタイミングは、時間ｄ〜ｅが対応する。同様に、図６の動作あるいはタイミングは、時間ｅ〜ｆが対応する。図７の動作あるいはタイミングは、時間ｆ〜が対応する。なお、図８は、画素の動作を容易に理解するため、模式的に図示したものである。
【００９８】
画素１６がオフセットキャンセル動作などを行っているときは、基本的には、ソースドライバＩＣ（回路）１４内のスイッチＳＷｎは、オフ状態とする。ソースドライバＩＣ（回路）１４が映像信号をソース信号線１８に出力する際は、スイッチＳＷｎがオンする。
【００９９】
（ソース信号線１８の充電期間）
図３は、ソース信号線１８の充電期間の画素動作状態を示す。図３において、スイッチ用トランジスタ１１ｅがオンし、スイッチ用トランジスタ１１ｂがオンしている。スイッチ用トランジスタ１１ｅ及び１１ｂがオンすることにより、リファレンス電圧Ｖｒｅｆから、ソース信号線１８に電流経路が発生する。電流は、Ｖｒｅｆ端子（電極）→スイッチ用トランジスタ１１ｅ→スイッチ用トランジスタ１１ｂ→ソース信号線１８に流れる。ソース信号線１８には、寄生容量Ｃｋなどがあり、電流はＣｋなどを充電し、ソース信号線１８の電位は、リファレンス電圧Ｖｒｅｆあるいはその近傍の電位となる。
【０１００】
リファレンス電圧Ｖｒｅｆは、ソース信号線１８が出力する映像信号の基準となる電圧である。したがって、映像信号の中間帯あるいはその近傍の電圧値である。つまり、一例として、映像信号の最低階調電圧以上、最高階調電圧以下の電圧である。
【０１０１】
リファレンス電圧Ｖｒｅｆは、一例として１．５〜３（Ｖ）である。映像信号の最低電圧Ｖ０（最小階調での電圧）以上、映像信号の最高電圧ＶＭ（最大階調での電圧）以下の電圧である。リファレンス電圧Ｖｒｅｆ＝１．５〜３（Ｖ）は、映像信号の中間電圧である。特に、リファレンス電圧Ｖｒｅｆは、｜（（ＶＭ−Ｖ０）／４）｜＜Ｖｒｅｆ＜｜３（ＶＭ−Ｖ０）／４｜の関係を満足させることが好ましい。
【０１０２】
図３において、スイッチ用トランジスタ１１ｅと、スイッチ用トランジスタ１１ｃがオンさせる。スイッチ用トランジスタ１１ｃがオンすることにより、駆動用トランジスタ１１ａのソース端子にイニシャル電圧Ｖｉｎｉが印加され、スイッチ用トランジスタ１１ｅがオンすることにより、駆動用トランジスタ１１ａのゲート端子にリファレンス電圧Ｖｒｅｆが印加される。リファレンス電圧Ｖｒｅｆとイニシャル電圧Ｖｉｎｉが印加されることにより、コンデンサＣｓの電位が所定の電位に保持される。
【０１０３】
（オフセットキャンセル補正の準備期間）
図４は、オフセットキャンセル補正の準備期間の画素動作状態を示す。オフセットキャンセル補正の準備期間では、スイッチ用トランジスタ１１ｅがオンし、リファレンス電圧Ｖｒｅｆが駆動用トランジスタ１１ａのゲート端子に印加される。スイッチ用トランジスタ１１ｃがオンし、イニシャル電圧ＶｉｎｉがＥＬ素子１５のアノード端子に印加される。駆動用トランジスタ１１ａのゲート電位Ｖｇがリファレンス電圧Ｖｒｅｆになる。また、駆動用トランジスタ１１ａのソース電位Ｖｓは、リファレンス電圧Ｖｒｅｆよりも十分に低いイニシャル電圧Ｖｉｎｉになる。なお、駆動用トランジスタ１１ａのゲート端子に印加されるリファレンス電圧Ｖｒｅｆは、本実施の形態における第１の電圧に相当する。
【０１０４】
イニシャル電圧Ｖｉｎｉについては、駆動用トランジスタ１１ａのゲート−ソース間電圧Ｖｇｓが、当該駆動用トランジスタ１１ａのオフセットキャンセル電圧Ｖｔｈよりも大きくなるように設定しておくこととする。以上のように、駆動用トランジスタ１１ａのゲート電位Ｖｇをリファレンス電圧Ｖｒｅｆ、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ初期化することで、オフセットキャンセル補正動作の準備が完了する。
【０１０５】
（オフセットキャンセル補正期間）
次に、時刻ｄで、図５に示すように、ゲート信号線１７ｂ（ＧＥ）に選択電圧（オン電圧）が印加され、スイッチ用トランジスタ１１ｄがオンすると、駆動用トランジスタ１１ａのドレイン端子にアノード電圧Ｖｄｄが印加される。すると、駆動用トランジスタ１１ａのソース電位Ｖｓが上昇を開始する。
【０１０６】
やがて、駆動用トランジスタ１１ａのゲート−ソース間電圧Ｖｇｓが当該駆動用トランジスタ１１ａのオフセットキャンセル電圧Ｖｔｈになり、当該オフセットキャンセル電圧Ｖｔｈに相当する電圧がコンデンサ１９ａに書き込まれる。
【０１０７】
便宜上、オフセットキャンセル電圧Ｖｔｈに相当する電圧をコンデンサ１９ａに書き込む期間をオフセットキャンセル補正期間と呼んでいる。
【０１０８】
オフセットキャンセル補正期間において、電流が専らコンデンサ１９ａ側に流れ、ＥＬ素子１５側には流れないようにするために、ＥＬ素子１５がカットオフ状態となるようにカソード電極のカソード電圧Ｖｓｓを設定しておく。したがって、Ｖｓｓ＞Ｖｉｎｉとしておく。たとえば、Ｖｓｓ＝＋２（Ｖ）であれば、Ｖｉｎｉ＝−２（Ｖ）が例示される。
【０１０９】
図６に図示するように、時刻ｅでスイッチ用トランジスタ１１ｄ、１１ｅ、１１ｃをオフ状態にする。このとき、駆動用トランジスタ１１ａのゲートがフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動用トランジスタ１１ａのオフセットキャンセル電圧Ｖｔｈに等しいため、当該駆動用トランジスタ１１ａはカットオフ状態にある。したがって、ドレイン−ソース間電流Ｉｄは流れない。
【０１１０】
（書き込み期間）
次に、図６に示すように、スイッチＳＷをオンさせ、ソース信号線１８にソースドライバＩＣ（回路）１４から映像信号電圧Ｖｓｉｇが印加される。ゲート信号線１７ａに選択電圧が印加されることにより、スイッチ用トランジスタ１１ｂが導通状態になって映像信号電圧Ｖｓｉｇが、画素１６の駆動用トランジスタ１１ａのゲート端子に印加される。このとき、ＥＬ素子１５はカットオフ状態（ハイインピーダンス状態）にあるために、コンデンサ（Ｃｅｌと呼ぶ）とみなすことができる。
【０１１１】
駆動用トランジスタ１１ａのゲート端子に印加された映像信号電圧Ｖｓｉｇは、コンデンサＣｓとＥＬ容量Ｃｅｌで分圧されて、駆動用トランジスタ１１ａのゲート−ソース端子間に印加される。コンデンサＣｓに比較してＥＬ容量Ｃｅｌは、小さいため、映像信号電圧Ｖｓｉｇの多くが、駆動用トランジスタ１１ａのゲート−ソース端子間に印加される。
【０１１２】
本実施の形態に置いて、ＥＬ素子１５をＥＬ容量Ｃｅｌとして利用するとしたが、これに限定するものではない。ＥＬ素子１５に並列に、別途コンデンサを形成してもよいことは言うまでもない。
【０１１３】
（発光期間）
次に、時刻ｔ１で、図７に示すように、スイッチ用トランジスタ１１ｄがオンすることにより、駆動用トランジスタ１１ａのドレイン端子にアノード電圧Ｖｄｄが印加される。アノード電圧Ｖｄｄの印加により、電流Ｉｄが流れ始める。電流Ｉｄに比例して、ＥＬ素子１５が発光する。
【０１１４】
以上のようにして、表示パネルの各画素１６に対してオフセットキャンセル補正が実施され、各画素１６が点灯、非点灯制御される。
【０１１５】
図３などに図示して説明したように、リファレンス電圧Ｖｒｅｆをソース信号線１８に印加することにより、ソース信号線１８を予備充電することができる。ソースドライバＩＣ（回路）１４がソース信号線１８に映像信号を書き込む際は、リファレンス電圧Ｖｒｅｆから差分した映像信号を書き込めばよい。リファレンス電圧Ｖｒｅｆが映像信号のいずれかの電位レベルであれば、ソースドライバＩＣ（回路）１４からソース信号線１８に書き込む振幅電圧は小さくてすむ。
【０１１６】
したがって、ソースドライバＩＣ（回路）１４が過熱することを抑制できる。また、ソースドライバＩＣ（回路）１４が発熱することにより、ＥＬ素子１５などが劣化することもない。
【０１１７】
図３では、ソース信号線１８をリファレンス電圧Ｖｒｅｆで充電しているが、同時に図４に図示する「オフセットキャンセル補正の準備期間」を行っていることになる。したがって、「ソース信号線１８の充電期間」は同時に、「オフセットキャンセル補正の準備期間」でもある。図３において、リファレンス電圧Ｖｒｅｆをソース信号線１８に印加するとしたが、リファレンス電圧Ｖｒｅｆは、他の電圧であってもよい。たとえば、図３の「ソース信号線１８の充電期間」に、トランジスタ１１ｅのドレイン端子に、リファレンス電圧Ｖｒｅｆ以外の電圧を印加する構成が例示される。
【０１１８】
リファレンス電圧Ｖｒｅｆは、映像信号の最低階調電圧をＶ０とし、最高階調電圧をＶＭとした時、（（ＶＭ−Ｖ０）／４）＜Ｖｒｅｆ＜３（ＶＭ−Ｖ０）／４
の条件を満足するようにすることが好ましい。なお、リファレンス電圧Ｖｒｅｆは所定の電圧であり、ソース信号線１８を充電（プリチャージ）する電圧と、オフセットキャンセル動作を実施する電圧とを変化させてもよいことは言うまでもない。
【０１１９】
図８は、本開示の駆動方法のタイミングチャートである。ｂ〜ｃ期間は、スイッチ用トランジスタ（ＴＦＴ）１１ｃ、スイッチ用トランジスタ（ＴＦＴ）１１ｅ、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオン状態であり、スイッチ用トランジスタ（ＴＦＴ）１１ｄがオフ状態となっている。
【０１２０】
駆動用トランジスタ１１ａのゲート端子にリファレンス電圧Ｖｒｅｆが印加されるとともに、ソース信号線１８にリファレンス電圧Ｖｒｅｆが供給される。駆動用トランジスタ１１ａのソース端子にイニシャル電圧Ｖｉｎｉが印加され、駆動用トランジスタ１１ａのオフセットキャンセル動作が準備される。
【０１２１】
ｃ〜ｄ期間は、スイッチ用トランジスタ（ＴＦＴ）１１ｃ、スイッチ用トランジスタ（ＴＦＴ）１１ｅがオン状態であり、スイッチ用トランジスタ（ＴＦＴ）１１ｂ、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオフ状態となっている。駆動用トランジスタ１１ａのゲート端子にリファレンス電圧Ｖｒｅｆが印加されるとともに、駆動用トランジスタ１１ａのソース端子にイニシャル電圧Ｖｉｎｉが印加され、駆動用トランジスタ１１ａのオフセットキャンセル動作が準備される。
【０１２２】
ｄ〜ｅ期間は、スイッチ用トランジスタ（ＴＦＴ）１１ｅ、スイッチ用トランジスタ（ＴＦＴ）１１ｄがオン状態であり、スイッチ用トランジスタ（ＴＦＴ）１１ｃ、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオフ状態となっている。
【０１２３】
駆動用トランジスタ１１ａのゲート端子にリファレンス電圧Ｖｒｅｆが印加されるとともに、駆動用トランジスタ１１ａのドレイン端子にＶｄｄ電圧が印加され、駆動用トランジスタ１１ａがオフセットキャンセルされる。オフセットキャンセル電圧は、コンデンサＣｓに保持される。
【０１２４】
ｅ〜ｆ期間は、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオン状態であり、スイッチ用トランジスタ（ＴＦＴ）１１ｃ、スイッチ用トランジスタ（ＴＦＴ）１１ｅ、スイッチ用トランジスタ（ＴＦＴ）１１ｄがオフ状態となっている。
【０１２５】
駆動用トランジスタ１１ａのゲート端子に映像信号Ｖｓｉｇ電圧が印加されるとともに、駆動用トランジスタ１１ａのドレイン端子はフローティングとなっている。以上の動作で、画素に映像信号が印加される。
【０１２６】
ｆ〜ｉ期間は、スイッチ用トランジスタ（ＴＦＴ）１１ｄがオン状態であり、スイッチ用トランジスタ（ＴＦＴ）１１ｃ、スイッチ用トランジスタ（ＴＦＴ）１１ｅ、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオフ状態となっている。駆動用トランジスタ１１ａはゲート端子に印加された電圧に基づいて、駆動用トランジスタ１１ａは、ＥＬ素子１５に発光電流を供給する。ＥＬ素子１５は供給される発光電流に対応して発光する。
【０１２７】
なお、スイッチ用トランジスタ１１ｄをオンオフさせることにより、表示画面２０に複数の黒帯表示を実施することができる。また、オンまたはオフする時間を変化させることにより、表示画面２０の輝度（明るさ）を調整あるいは設定することができる。また、ｄｕｔｙ駆動を実現できる。
【０１２８】
図１１は、ソース信号線１８の充電状態を模式的に図示したものである。縦軸は、ソース信号線電位（Ｖ）である。なお、ＡＶＤＤはソースドライバＩＣ（回路）１４の映像信号回路の電源電圧である。図１１の（ａ）は、リファレンス電圧Ｖｒｅｆによるソース信号線１８の充電がない場合である。図１１の（ａ）に示すように、時間ａ２から、ソースドライバＩＣ（回路）１４からソース信号線１８に映像信号が印加されている。１Ｈ期間（ａ２〜ａ３）が経過しても、ソース信号線１８の電位は、ｈ電位であり、目標のｍ電位には到達しない。
【０１２９】
図１１の（ｂ）は、リファレンス電圧Ｖｒｅｆによるソース信号線１８の充電（プリチャージ）がある場合である。図１１の（ｂ）に示すように、リファレンス電圧Ｖｒｅｆによる予備充電は、時間ａ１から開始される。リファレンス電圧Ｖｒｅｆの印加により時間ａ２には電位ｋまでソース信号線１８の電位は上昇する。時間ａ２から、ソースドライバＩＣ（回路）１４からソース信号線１８に映像信号が印加される。
【０１３０】
ソース信号線１８への充電は、電位ｋからの充電で良い。少ない電位変化で目標電位のｍまで到達する。したがって、１Ｈ期間（ａ２〜ａ３）が経過後、十分に、目標のｍ電位には到達する。
【０１３１】
図９は、本開示のＥＬ表示装置の駆動方法のタイミングチャートである。図９は、図８のタイミングチャートに追加して、ＳＳ信号、ＣＳ信号、ＯＥ信号が追加されている。
【０１３２】
ＳＳ信号、ＣＳ信号は、ゲートドライバＩＣ（回路）１２ａ及び１２ｂ内に配置されたソフトレジスタの制御信号である。ＯＥ信号は、アウトプットイネーブル信号である。ＳＳ信号を入力するＳＳ端子（図示せず）、ＣＳ信号を入力するＣＳ端子（図示せず）、ＯＥ信号を入力するＯＥ端子（図示せず）が、ゲートドライバＩＣ（回路）１２ａ及び１２ｂに配置されている。ＳＳ端子、ＣＳ端子に印加するロジック信号により、シフトレジスタ（図示せず）を制御し、ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｄに印加するオン電圧、オフ電圧を制御する。各ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｄに接続されたスイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅは、オン電圧またはオフ電圧によりオン／オフ状態が設定される。
【０１３３】
ＳＳ信号、ＣＳ信号は、１Ｈ（１画素行選択期間）を単位として変化する信号である。ＳＳ信号、ＣＳ信号は、一例として、各スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅを選択するゲートドライバＩＣ（回路）１２ａ及び１２ｂ内のシフトレジスタと同一あるいは類似の構成により発生する信号である。ＳＳ信号、ＣＳ信号は、シフトレジスタ内のデータ位置に対応して、選択（Ｈ電位）、非選択（Ｌ電位）の画素行位置が、選択あるいは設定される。
【０１３４】
画素行位置が選択される場合は、対応するゲート信号線にオン電圧が出力される。非選択の場合は、対応するゲート信号線にオフ電圧が出力される。
【０１３５】
ＯＥ信号は、１Ｈ期間内において、選択あるいは非選択期間を指定する信号であるＯＥ信号がオンする期間は、１Ｈより短い期間である。ＯＥ信号は、全画素行に同時に作用する。したがって、表示画面のすべての画素行にＯＥ期間のＨ、Ｌレベルが反映される。
【０１３６】
１Ｈ時間は、Ａ期間とＢ期間に分離される。スイッチ用トランジスタ（ＴＦＴ）１１ｂのオンまたはオフ期間は、Ａ期間またはＢ期間が対応する。ＣＳ信号およびＯＥ信号がＨレベルの時、スイッチ用トランジスタ１１ｂのＡ期間がオン電圧期間となる。ＳＳ信号がＨレベルで、ＯＥ信号がＬレベルの時、スイッチ用トランジスタ１１ｂのＢ期間がオン電圧期間となる。したがって、ＣＳ信号、ＳＳ信号、ＯＥ信号により、スイッチ用トランジスタ１１ｂがＡ期間をオンとするか、Ｂ期間をオンとするかを指定する。
【０１３７】
図９において、ｔ２〜ｔ３期間のＡ期間が、図３の期間に対応する。スイッチ用トランジスタ（ＴＦＴ）１１ｃ、スイッチ用トランジスタ（ＴＦＴ）１１ｅ、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオン状態であり、スイッチ用トランジスタ（ＴＦＴ）１１ｄがオフ状態となっている。駆動用トランジスタ１１ａのゲート端子にリファレンス電圧Ｖｒｅｆが印加されるとともに、ソース信号線１８にリファレンス電圧Ｖｒｅｆが供給される。駆動用トランジスタ１１ａのソース端子にイニシャル電圧Ｖｉｎｉが印加され、駆動用トランジスタ１１ａのオフセットキャンセル動作が準備される。なお、ｔ２〜ｔ３期間のＡ期間は、本実施の形態に係る第１の期間に相当する。
【０１３８】
図９において、ｔ２〜ｔ３期間のＢ期間とｔ３〜ｔ５が、図４の期間に対応する。スイッチ用トランジスタ（ＴＦＴ）１１ｃ、スイッチ用トランジスタ（ＴＦＴ）１１ｅがオン状態であり、スイッチ用トランジスタ（ＴＦＴ）１１ｂ、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオフ状態となっている。駆動用トランジスタ１１ａのゲート端子にリファレンス電圧Ｖｒｅｆが印加されるとともに、駆動用トランジスタ１１ａのソース端子にイニシャル電圧Ｖｉｎｉが印加され、駆動用トランジスタ１１ａのオフセットキャンセル動作が準備される。オフセットキャンセル動作の準備期間を１Ｈ以上（図９では、２Ｈ＋Ｂ）設定することにより、良好なオフセットキャンセル動作を実施できるようになる。
【０１３９】
図９において、ｔ５〜ｔ７期間が、図５の期間に対応する。スイッチ用トランジスタ（ＴＦＴ）１１ｅ、スイッチ用トランジスタ（ＴＦＴ）１１ｄがオン状態であり、スイッチ用トランジスタ（ＴＦＴ）１１ｃ、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオフ状態となっている。
【０１４０】
駆動用トランジスタ１１ａのゲート端子にリファレンス電圧Ｖｒｅｆが印加されるとともに、駆動用トランジスタ１１ａのドレイン端子にＶｄｄ電圧が印加され、駆動用トランジスタ１１ａがオフセットキャンセルされる。オフセットキャンセル電圧は、コンデンサＣｓに保持される。オフセットキャンセル動作期間を１Ｈ以上（図９では、２Ｈ）設定することにより、良好なオフセットキャンセル動作を実施できる。
【０１４１】
図９において、ｔ７〜ｔ８期間と、ｔ８〜ｔ９のＡ期間は、すべてのスイッチ用トランジスタをオフ状態に設定している。映像信号を書き込み期間前に、オフ期間（ｔ７〜ｔ８期間）を設けることにより、良好な映像信号書き込みを実現できる。
【０１４２】
図９において、ｔ８〜ｔ９期間のＢ期間が、図６の期間に対応する。スイッチ用トランジスタ（ＴＦＴ）１１ｂがオン状態であり、スイッチ用トランジスタ（ＴＦＴ）１１ｃ、スイッチ用トランジスタ（ＴＦＴ）１１ｅ、スイッチ用トランジスタ（ＴＦＴ）１１ｄがオフ状態となっている。駆動用トランジスタ１１ａのゲート端子に映像信号Ｖｓｉｇ電圧が印加されるとともに、駆動用トランジスタ１１ａのドレイン端子はフローティングとなっている。以上の動作で、画素１６に映像信号が印加される。なお、ｔ８〜ｔ９期間のＢ期間は、本実施の形態に係る第２の期間に相当する。
【０１４３】
図９のタイミングチャートで説明した本開示のＥＬ表示装置の駆動方法では、Ａ期間およびＢ期間の設定のために、ＳＳ信号、ＣＳ信号、ＯＥ信号を制御する方式であった。本開示は、図９の方式だけではなく、他の方式でもよい。たとえば、図１０は、ＣＳ信号とＯＥ信号でＡ期間とＢ期間とを設定するものである。
【０１４４】
図１０において、ＣＳ信号をＨレベルで、ＯＥ信号がＨレベルの時、ＯＥのＨレベル期間に対応するＡ期間に、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオンとなる。ＣＳ信号をＨレベルで、ＯＥ信号がＬレベルの時、ＯＥのＬレベル期間に対応するＢ期間に、スイッチ用トランジスタ（ＴＦＴ）１１ｂがオンとなる。
【０１４５】
以上のように、ＣＳ信号、ＯＥ信号の組み合わせで、スイッチ用トランジスタ（ＴＦＴ）１１ｂをオンオフ制御することができる。
【０１４６】
［１−３．効果等］
以上のように、本開示の一態様に係るＥＬ表示装置は、画素１６に形成されたトランジスタを介して、ソース信号線１８に所定の電圧を印加し、ソース信号線１８を充電するものである。また、所定の電圧は、画素のトランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ１）などを補正あるいは機能調整などを行う際にも使用する。ソース信号線１８を所定の電圧を印加して補助充電を行った後、ソースドライバＩＣ（回路）１４から各ソース信号線１８に階調電圧を印加する。
【０１４７】
また、本開示のＥＬ表示装置は、画素１６に印加する映像信号を出力するソースドライバＩＣ（回路）１４と、映像信号を伝達するソース信号線１８と、ゲートドライバＩＣ（回路）１７ａ及び１７ｂと、画素１６を選択する選択電圧、または画素１６を非選択にする非選択電圧にする電圧を伝達する第１のゲート信号線１７ａと第２のゲート信号線１７ｂを具備する。
【０１４８】
また、マトリックス上に配置された各画素１６は、画素電極と、画素電極とカソード電極間に形成されたＥＬ素子１５と、ＥＬ素子１５に電流を供給する駆動用トランジスタ１１ａと、駆動用トランジスタ１１ａのゲート端子に、所定の電圧を印加する第１のスイッチ用トランジスタ１１ｄと、映像信号を駆動用トランジスタ１１ａのゲート端子に印加する第２のスイッチ用トランジスタ１１ｂとを有する。
【０１４９】
また、第１のスイッチ用トランジスタ１１ｄのゲート端子は、第１のゲート信号線１７ａに接続されており、第２のスイッチ用トランジスタ１１ｂの第１のゲート信号線１７ａに選択電圧が印加されて第１のスイッチ用トランジスタ１１ｄがオンし、第２のゲート信号線１７ｂに選択電圧が印加されて第２のスイッチ用トランジスタ１１ｂがオンすることにより、所定の電圧がソース信号線１８に供給される。
【０１５０】
また、ＥＬ表示装置は、第２の期間に、第１のゲート信号線１７ａに非選択電圧が印加されて、第１のスイッチ用トランジスタ１１ｄがオフし、第２のゲート信号線１７ｂに選択電圧が印加されて、第２のスイッチ用トランジスタ１１ｂがオンすることにより、映像信号が駆動用トランジスタ１１ａのゲート端子に印加されることを特徴とするものである。
【０１５１】
この構成によれば、第１のスイッチ用トランジスタ１１ｄと第２のスイッチ用トランジスタ１１ｂをオンさせることにより、所定の電圧は、第１のスイッチ用トランジスタ１１ｄおよび第２のスイッチ用トランジスタ１１ｂのチャンネルを介して、ソース信号線１８に第１の電圧が印加される。所定の電圧が映像信号の中間電位の場合、ソース信号線１８は、映像信号の中間電位に充電される。そして、ソースドライバＩＣ（回路）１４から、ソース信号線１８に映像信号が印加される。ソースドライバＩＣ（回路）１４は、ソース信号線１８が保持されている中間電位と映像信号との差分の電圧を書き込む。したがって、ソースドライバＩＣ（回路）１４は、小さな駆動振幅で、映像信号をソース信号線に印加することができ、画素１６に映像信号を印加できる。
【０１５２】
これにより、本実施の形態に係るＥＬ表示装置において、大型パネルでソース信号線の負荷（配線抵抗、負荷容量など）が大きくても、また、高精細パネルで１画素行の選択期間（書き込み時間）が短くとも、各画素１６に良好に映像信号を書き込むことできる。また、ソース信号線１８に印加する電圧振幅が小さいため、ソースドライバＩＣ（回路）１４の使用電力を小さくでき、ソースドライバＩＣ（回路）１４が過熱することがない。また、ソースドライバＩＣ（回路）１４などの発熱により、表示領域などのＥＬ素子１５などが劣化することもない。
【０１５３】
（実施の形態１の変形例）
以下、図１２を用いて、実施の形態１の変形例を説明する。
【０１５４】
上記した実施の形態１では、リファレンス電圧Ｖｒｅｆをソース信号線１８に印加する際は、ソースドライバＩＣ（回路）１４内のスイッチＳＷｎをオフ状態（スイッチＳＷはハイインピーダンスあるいはオープン）にするとした。しかし、本開示はこれに限定するものではない。
【０１５５】
たとえば、図１２に図示するように、ソース信号線１８にリファレンス電圧Ｖｒｅｆを印加し、ソース信号線を予備充電（プリチャージまたはディスチャージ）するとともに、ソースドライバＩＣ（回路）１４の出力回路２１から映像信号などを出力してもよい。これにより、ソース信号線１８はソースドライバＩＣ（回路）１４および画素１６の両方から電流あるいは電荷が流れ込み充電される。したがって、ＥＬ表示装置において、高速にソース信号線１８を中間電位に充電することができる。
【０１５６】
なお、スイッチＳＷは、ソースドライバＩＣ（回路）１４から出力する映像信号の大きさ（電位、電圧、振幅値）に対応してオンオフ制御を行ってもよい。たとえば、リファレンス電圧Ｖｒｅｆに映像信号が近い場合は、オンさせる。また、先に１Ｈ期間にソース信号線１８に充電されている電圧に対応して、スイッチＳＷをオンオフ制御してもよい。先の１Ｈ期間の映像信号レベルと次の映像信号レベルが近い場合は、ＳＷをオフさせる。所定電圧以上、電位が離れている場合は、ＳＷをオンさせる。同様に、スイッチ用トランジスタ１１ｂをオンオフ制御してもよい。
【０１５７】
（実施の形態２）
以下、図１３および図１４を用いて、実施の形態２を説明する。
【０１５８】
図１３は、本開示のＥＬ表示装置の画素構成である。図２の画素構成との差異は、スイッチ用トランジスタ１１ｆを追加した点、スイッチ用トランジスタ１１ｆをオンオフ制御するゲート信号線１７ｆを追加した点である。
【０１５９】
図３の実施の形態では、ゲート信号線１７ｃ、１７ａにオン電圧を印加し、スイッチ用トランジスタ１１ｅ、１１ｂをオンさせて、リファレンス電圧Ｖｒｅｆをソース信号線１８に印加した。図１３の構成では、ゲート信号線１７ｆにオン電圧を印加し、スイッチ用トランジスタ１１ｆをオンさせて、リファレンス電圧Ｖｒｅｆをスイッチ用トランジスタ１１ｆを介してソース信号線１８を充電する。この時、ゲート信号線１７ａにはオフ電圧が印加され、スイッチ用トランジスタ１１ｂはオフ状態である。
【０１６０】
なお、同時に、スイッチ用トランジスタ１１ｅ、１１ｂをオンさせて、２つのトランジスタ（１１ｆ、１１ｂ）を介して、ソース信号線１８を充電してもよい。
【０１６１】
他の構成、動作、図３〜図８などと同様あるいは類似であるので説明を省略する。
【０１６２】
図１４は、図１３の画素構成のタイミングチャートである。図１４において、ＣＳは図１０と同様に制御信号である。ＧＦ（１７ｆ）は、ゲート信号線１７ｆである。電位が高い（Ｈ）レベルが、オン電圧であり、低い（Ｌ）レベルがオフレベルである。
【０１６３】
したがって、ＧＦ（１７ｆ）の電位が高い時に、スイッチ用トランジスタ１１ｆがオンする。したがって、時間ｔ２〜ｔ３のＡ期間には、スイッチ用トランジスタ１１ｂとスイッチ用トランジスタ１１ｆがオンし、リファレンス電圧Ｖｒｅｆが２つのスイッチ用トランジスタ（１１ｂ、１１ｆ）を介して、ソース信号線１８を充電する。
【０１６４】
時間ｔ２〜ｔ３のＢ期間には、スイッチ用トランジスタ１１ｆがオンし、リファレンス電圧Ｖｒｅｆがスイッチ用トランジスタ１１ｆを介して、ソース信号線１８を充電する。
【０１６５】
他の構成、動作、図３〜図８などと同様あるいは類似であるので説明を省略する。
【０１６６】
以上のように、本実施の形態に係るＥＬ表示装置によると、ソース信号線１８は、第１の電圧により中間電位に保持されている。ソースドライバＩＣ（回路）１４は、中間電位と映像信号の差分の電圧を書き込む。したがって、ソースドライバＩＣ（回路）１４は、小さな駆動振幅で、映像信号をソース信号線１８に印加することができ、画素１６に映像信号を印加できる。
【０１６７】
また、上記方式などにより、大型パネルでソース信号線の負荷（配線抵抗、負荷容量など）が大きくても、また、高精細パネルで１画素行の選択期間（書き込み時間）が短くとも、各画素１６に良好に映像信号を書き込むことできる。また、ソース信号線１８に印加する電圧振幅が小さいため、ソースドライバＩＣ（回路）１４の使用電力を小さくでき、ソースドライバＩＣ（回路）１４が過熱することがない。また、ソースドライバＩＣ（回路）１４などの発熱により、表示領域などのＥＬ素子１５などが劣化することもない。
【０１６８】
（実施の形態３）
以下、図１５〜図１７を用いて、実施の形態３を説明する。
【０１６９】
以上の実施の形態は、表示画面２０内に形成または配置された画素１６のスイッチ用トランジスタ１１ｂなどを介して、ソース信号線１８を充電する構成あるいは方法であった。図１５は、表示画面２０外に、ソース信号線１８を充電する画素１６ｓ（画素１６ｓ１及び１６ｓ２）を形成または配置した構成である。なお、画素１６ｓ（画素１６ｓ１及び１６ｓ２）は、本実施の形態に係る第１の画素に相当する。
【０１７０】
図１５に示すように、表示画面２０の上辺にはプリチャージ画素行１５１ａが配置または形成されている。また、表示画面２０の下辺にはプリチャージ画素行１５１ｂが配置または形成されている。プリチャージ画素行１５１の画素１６ｓ（画素１６ｓ１及び１６ｓ２）の画素構成と、表示画面２０の画素１６とは同一の構成として説明する。
【０１７１】
画素１６ｓ（画素１６ｓ１及び１６ｓ２）のそれぞれのスイッチ用トランジスタ１１ｅは、それぞれゲート信号線１７ｃｓに印加されたオンオフ電圧により、オンオフ制御される。画素１６ｓ（画素１６ｓ１及び１６ｓ２）のスイッチ用トランジスタ１１ｂはゲート信号線１７ａｓに印加されたオンオフ電圧により、オンオフ制御される。
【０１７２】
垂直走査期間の最初（表示画面２０の第１番目画素行の選択前）の期間で、プリチャージ画素行１５１ａが選択され、各ソース信号線１８には、画素１６ｓ（画素１６ｓ１及び１６ｓ２）のそれぞれのスイッチ用トランジスタ１１ｅ、１１ｂを介して、リファレンス電圧Ｖｒｅｆが印加され、所定の電圧にプリチャージされる。したがって、ソース信号線１８の電位は、リファレンス電圧Ｖｒｅｆまたは近傍の電圧に充電されるため、表示画面２０での映像信号の書き込みが容易になる。なお、スイッチ用トランジスタ１１ｅは、本実施の形態に係る第３のスイッチ用トランジスタに相当する。
【０１７３】
表示画面２０内では、図１７に図示するように、ソースドライバＩＣ（回路）１４の出力回路２１から出力した映像信号を、画素１６（画素１６ａ１及び１６ａ２）のスイッチ用トランジスタ１１ｂを介して駆動用トランジスタ１１ａに印加する。
【０１７４】
なお、表示画面２０内においても、図３〜図８、図１３などで説明した動作（駆動方式）を実施することにより、ソース信号線１８を充電でき、良好な映像信号書き込みを実現できる。他の構成、動作は、以前に説明した内容と同様あるいは類似であるので説明を省略する。
【０１７５】
また、画素１６ｓ（画素１６ｓ１及び１６ｓ２）と表示画面２０内に形成された画素１６（画素１６ａ１、１６ａ２、１６ｂ１及び１６ｂ２）とは、構成を異ならせてもよい。たとえば、画素１６ｓ（画素１６ｓ１及び１６ｓ２）と表示画面２０とにおいて、リセット電圧Ｖｒｅｆを印加するスイッチ用トランジスタ１１ｅのサイズを異ならせる構成が例示され、複数のトランジスタで構成される画素回路を異ならせる構成が例示される。
【０１７６】
なお、図１６の実施の形態において、表示画面２０外の画素１６ｓ（画素１６ｓ１及び１６ｓ２）のスイッチ用トランジスタ１１ｂを用いて、ソース信号線１８を充電するとしたが、本開示はこれに限定するものではない。たとえば、１垂直走査期間ごとに、画素１６ｓ１を用いて、ソース信号線１８を充電し、表示画面２０内においても、画素１６ａ（画素１６ａ１及び１６ａ２）、画素１６ｂ（画素１６ｂ１及び１６ｂ２）、・・・・・、を用いて、ソース信号線１８を充電など行ってもよいことは言うまでもない。
【０１７７】
図１８は、本開示のＥＬ表示装置の他の実施の形態における画素構成の説明図である。ゲート信号線１７ａ（Ｇａ）は、スイッチ用トランジスタ１１ｅのゲート端子に接続され、スイッチ用トランジスタ１１ｅをオンオフ制御する。
【０１７８】
ゲート信号線１７ｂ（Ｇｂ）は、スイッチ用トランジスタ１１ｂのゲート端子に接続され、スイッチ用トランジスタ１１ｂをオンオフ制御する。ゲート信号線１７ｃ（Ｇｃ）は、スイッチ用トランジスタ１１ｃのゲート端子に接続され、スイッチ用トランジスタ１１ｃをオンオフ制御する。ゲート信号線１７ａ（Ｇｄ）は、スイッチ用トランジスタ１１ｄのゲート端子に接続され、スイッチ用トランジスタ１１ｄをオンオフ制御する。
【０１７９】
図１８の画素構成では、ゲート信号線１７ａ及び１７ｂにゲートドライバＩＣ（回路）１２ａ及び１２ｂが接続され、両側駆動が実施される。ゲート信号線１７ｃ及び１７ｄには、ゲートドライバＩＣ（回路）１２ａのみが接続され、片側駆動が実施される。
【０１８０】
図１８において、Ｐチャンネルの駆動用トランジスタ１１ａのドレイン端子に、スイッチ用トランジスタ１１ｄのソース端子が接続され、スイッチ用トランジスタ１１ｄのドレイン端子にＥＬ素子１５のアノード端子が接続されている。ＥＬ素子１５のカソード端子には、カソード電圧Ｖｓｓが印加されている。駆動用トランジスタ１１ａのソース端子には、アノード電圧Ｖｄｄが印加されている。
【０１８１】
ゲート信号線１１ｄにオン電圧が印加されると、スイッチ用トランジスタ１１ｄがオンし、駆動用トランジスタ１１ａからの発光電流がＥＬ素子１５に供給される。ＥＬ素子１５は、発光電流の大きさに基づき発光する。
【０１８２】
駆動用トランジスタ１１ａのゲート端子とドレイン端子間には、スイッチ用トランジスタ１１ｂのソース端子とドレイン端子が接続され、ゲート信号線１７ｂにオン電圧が印加されることにより、駆動用トランジスタ１１ａのゲート端子とドレイン端子間を短絡（接続）する。
【０１８３】
駆動用トランジスタ１１ａのゲート端子には、コンデンサ１９ｂの１端子が接続され、コンデンサの他の端子は、スイッチ用トランジスタ１１ｃのドレイン端子と接続されている。スイッチ用トランジスタ１１ｃのソース端子は、ソース信号線１８と接続されている。
【０１８４】
ゲート信号線１７ｂのオン電圧が印加されると、スイッチ用トランジスタ１１ｃがオンして、ソース信号線１８に印加された映像信号（電圧、電流）Ｖｓが、画素１６に印加される。なお、本開示において映像信号は、映像信号電圧としているが、映像信号電流であってもよい。
【０１８５】
コンデンサ１９ａの一端子は、スイッチ用トランジスタ１１ｂのドレイン端子と接続され、他方の端子は、アノード電極と接続され、アノード電圧Ｖｄｄが印加される。
【０１８６】
なお、コンデンサ１９ａの他方の端子は、アノード電極と接続され、アノード電圧Ｖｄｄが印加されているとしたが、これに限定するものではない。たとえば、他の任意の直流電圧と接続してもよい。
【０１８７】
スイッチ用トランジスタ１１ｄのソース端子は、アノード電極と接続され、アノード電圧Ｖｄｄが印加されているとしたが、これに限定するものではない。たとえば、他の任意の直流電圧と接続してもよい。つまり、コンデンサ１９ａの他の端子と、駆動用トランジスタ１１ａのソース端子は、異なる電位の端子と接続してもよい。
【０１８８】
一例として、駆動用トランジスタ１１ａのソース端子は、アノード電圧Ｖｄｄが印加された電極または配線と接続し、スイッチ用トランジスタ１１ｅの一方の端子を、直流電圧Ｖｂ＝５（Ｖ）の電圧が印加された電極または配線と接続する構成が例示される。
【０１８９】
スイッチ用トランジスタ１１ｅのドレイン端子は、スイッチ用トランジスタ１１ｂのドレイン端子と接続され、スイッチ用トランジスタ１１ｅのソース端子は、リセット電圧Ｖａが印加された電極あるいは信号線と接続されている。ゲート信号線１７ａにオン電圧が印加されることにより、スイッチ用トランジスタ１１ｅがオンし、リセット電圧Ｖａがコンデンサ１９ａに印加される。
【０１９０】
スイッチ用トランジスタ１１ｃ、スイッチ用トランジスタ１１ｅはＰチャンネルにし、ＬＤＤ構造を採用する。また、このスイッチ用トランジスタ１１ｃ及び１１ｅは、少なくともダブルゲート（ディアルゲート）以上にする。このましくは、トリプルゲート以上にする。つまり、複数のトランジスタのゲートが直列に接続した構造を採用する。
【０１９１】
ＬＤＤ構造、マルチゲート（ディアルゲート、トリプルゲート、あるいはそれ以上のゲート数）を採用することにより、スイッチ用トランジスタ１１ｃ及び１１ｅのオフ特性を良好にできる。スイッチ用トランジスタ１１ｃ、スイッチ用トランジスタ１１ｅのオフ特性を良好にしないと、コンデンサ１９ａの電荷を良好に保持ができなくなる。
【０１９２】
スイッチ用トランジスタ１１ｃ及び１１ｅ以外のトランジスタもＰチャンネルを採用し、ＬＤＤ構造を採用することが好ましい。また、必要に応じて、トランジスタはマルチゲート構造とする。トランジスタのマルチゲート（ディアルゲート以上）を用いることにより、また、ＬＤＤ構造と組み合わせることにより、オフリークを抑制でき、良好なコントラスト、オフセットキャンセル動作を実現できる。また、良好な高輝度表示、画像表示を実現できる。たとえば、図１８において、スイッチ用トランジスタ１１ｅ及び１１ｃはディアルゲート構成としている。
【０１９３】
図１８の画素構成においても、スイッチ用トランジスタ１１ｅ及び１１ｂをオンさせることにより、Ｖａ電圧をソース信号線１８に印加することができる。図１９に図示するように、スイッチＳＷをオンさせて、映像信号をスイッチ用トランジスタ１１ｂを介して画素１６に印加する。他の構成、動作、図３〜図８などと同様あるいは類似であるので説明を省略する。
【０１９４】
したがって、本実施の形態に係るＥＬ表示装置によると、大型パネルでソース信号線の負荷（配線抵抗、負荷容量など）が大きくても、また、高精細パネルで１画素行の選択期間（書き込み時間）が短くとも、各画素１６に良好に映像信号を書き込むことできる。また、ソース信号線１８に印加する電圧振幅が小さいため、ソースドライバＩＣ（回路）１４の使用電力を小さくでき、ソースドライバＩＣ（回路）１４が過熱することがない。したがって、ソースドライバＩＣ（回路）１４などの発熱によるＥＬ素子１５などの劣化を抑制することができる。
【０１９５】
（他の実施の形態）
上記実施の形態の各々の図で述べた内容（一部でもよい）を様々な電子機器に適用することができる。具体的には、電子機器の表示画面に適用することができる。
【０１９６】
そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０１９７】
図２０はディスプレイであり、筐体２０２、保持台２０３、本願発明のＥＬ表示装置（ＥＬ表示パネル）２０１を含む。図２０に示すディスプレイは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図２０に示すディスプレイが有する機能はこれに限定されず、様々な機能を有することができる。
【０１９８】
図２１はカメラであり、シャッター２１１、ビューファインダ２１２、カーソル２１３を含む。図２１に示すカメラは、静止画を撮影する機能を有する。動画を撮影する機能を有する。なお、図２１示すカメラが有する機能はこれに限定されず、様々な機能を有することができる。
【０１９９】
図２２はコンピュータであり、キーボード２２１、タッチパッド２２２を含む。図２２に示すコンピュータは、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能を有する。なお、図２２に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
【０２００】
以上の実施の形態は、本開示の他の実施の形態にも適用できることは言うまでもない。また、他の実施の形態と組み合わせることができることも言うまでもない。
【０２０１】
本実施の形態の表示部に上記実施の形態で説明したＥＬ表示装置（ＥＬ表示パネル）もしくは駆動方式を用いて構成とすることで、上述の図２０〜図２２の情報機器などを高画質化することができ、また、低コスト化を実現できる。また、検査、調整を容易に実施することができる。
【０２０２】
本実施の形態は他の実施の形態と適宜組み合わせて実施することが可能である。
【０２０３】
本開示の実施の形態に図示あるいは明細書で説明した事項あるいは内容は、他の実施の形態においても適用される。また、本開示の実施の形態で説明あるいは図示したＥＬ表示パネルの構成などは、本開示のＥＬ表示装置に採用できる。
【０２０４】
たとえば、図２２のノート型パーソナルコンピュータのＥＬ表示装置２０１として、本開示の実施の形態で図示した、あるいは説明したＥＬ表示装置（ＥＬ表示パネル）を採用できる。また、情報機器を構成することができることは言うまでもない。
【０２０５】
また、同一番号または、記号等を付した箇所は、同一もしくは類似の形態もしくは材料あるいは機能もしくは動作、あるいは関連する事項、作用などを有する。なお、異なる場合もある。
【０２０６】
また、各図面等で説明した内容は特に断りがなくとも、他の実施の形態等と組み合わせることができる。たとえば、図１の本開示のＥＬ表示パネルにタッチパネルなどを付加し、図２０、図２１、図２２に図示する情報表示装置などを構成することができる。
【０２０７】
また、駆動用トランジスタ１１ａおよびスイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅは、薄膜トランジスタとして説明するが、これに限定するものではない。薄膜ダイオード（ＴＦＤ）、リングダイオードなどでも構成することができる。
【０２０８】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。たとえば、シリコンウエハでトランジスタを構成し、剥がしてガラス基板に転写したものが例示される。また、シリコンウエハでトランジスタチップ（ドライバ回路など）を形成し、ガラス基板のボンディング実装した表示パネルが例示される。
【０２０９】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、もちろん、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタ、ＭＩＳでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。
【０２１０】
本開示のトランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、Ｎチャンネル、Ｐチャンネルのトランジスタとも、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を採用することが好ましい。
【０２１１】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、高温ポリシリコン（ＨＴＰＳ：Ｈｉｇｈ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙ  ｓｉｌｉｃｏｎ）、連続粒界シリコン（ＣＧＳ：Ｃｏｎｔｉｎｕｏｕｓ  ｇｒａｉｎ  ｓｉｌｉｃｏｎ）、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ、ＩＺＯ）、アモルファスシリコン（ＡＳ：ａｍｏｒｐｈｏｕｓ  ｓｉｌｉｃｏｎ）、赤外線ＲＴＡ（ＲＴＡ：ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ）で形成したもののうち、いずれでもよい。
【０２１２】
本開示は、画素１６のトランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）をＮチャンネルで構成することのみに限定するものではない。Ｐチャンネルのトランジスタのみで構成してもよい。また、ＮチャンネルとＰチャンネルの両方を用いて画素回路を構成あるいは形成してもよい。また、駆動用トランジスタ１１ａをＰチャンネルトランジスタとＮチャンネルトランジスタの両方を用いて構成あるいは形成してもよい。
【０２１３】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、トップゲート構造にすることが好ましい。トップゲート構造にすることにより寄生容量が低減する。また、トップゲートのゲート電極パターンが、遮光層となり、ＥＬ素子１５から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できるからである。また、ＬＤＤ構造を採用することが好ましい。
【０２１４】
また、各スイッチ用トランジスタ１１（スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、複数のトランジスタで形成してもよい。各スイッチ用トランジスタ１１（スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）をダブルゲート、トリプルゲートなどのマルチゲート構成にする。マルチゲート構成にすることにより、オフリークが低減し、良好なコントラスト表示、オフセットキャンセル動作を実現できる。
【０２１５】
ゲート信号線１７ａ及び１７ｂまたはソース信号線１８、もしくはゲート信号線１７ａ及び１７ｂとソース信号線１８の両方の配線材料として、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。信号線の配線抵抗を低減でき、より大型のＥＬ表示パネルを実現できるからである。
【０２１６】
ゲートドライバＩＣ（回路）１２ａ及び１２ｂが駆動（制御）するゲート信号線１７ａ及び１７ｂは、低インピーダンス化することが好ましい。したがって、ゲート信号線１７ａ及び１７ｂの構成あるいは構造に関しても同様である。
【０２１７】
トランジスタ１１（駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄ、１１ｅ）は、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  ｐｏｌｙ  ｓｉｌｉｃｏｎ）を採用することが好ましい。低温ポリシリコンは、トランジスタはトップゲート構造であり寄生容量が小さく、ＮチャンネルおよびＰチャンネルトランジスタを作製でき、また、プロセスに銅配線または銅合金配線プロセスを用いることができる。なお、銅配線は、Ｔｉ−Ｃｕ−Ｔｉの３層構造を採用することが好ましい。
【０２１８】
配線は、透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）の場合には、モリブデン（Ｍｏ）−Ｃｕ−Ｍｏの３層構造を採用することが好ましい。
【０２１９】
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
【０２２０】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記技術を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【０２２１】
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【０２２２】
本開示は、ＥＬ表示装置（ＥＬ表示パネル）およびその駆動方法に利用できる。具体的には、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などに利用することができる。
【符号の説明】
【０２２３】
１１ａ  駆動用トランジスタ（ＴＦＴ）
１１ｂ  スイッチ用トランジスタ（第１のスイッチ用トランジスタ）
１１ｄ  スイッチ用トランジスタ（第２のスイッチ用トランジスタ）
１２ａ、１２ｂ  ゲートドライバＩＣ（回路）
１４  ソースドライバＩＣ（回路）
１５  ＥＬ素子
１６  画素
１７ａ  ゲート信号線（第１のゲート信号線）
１７ｂ  ゲート信号線（第２のゲート信号線）
１８  ソース信号線
１９ａ、１９ｂ  コンデンサ
２０  表示画面
２１  出力回路
２０１  ＥＬ表示パネル（ＥＬ表示装置）
２０２  筐体
２０３  保持台
２１１  シャッター
２１２  ビューファインダ
２１３  カーソル
２２１  キーボード
２２２  タッチパッド
【図１】
2015018100.tif 000003
【図２】
2015018100.tif 000004
【図３】
2015018100.tif 000005
【図４】
2015018100.tif 000006
【図５】
2015018100.tif 000007
【図６】
2015018100.tif 000008
【図７】
2015018100.tif 000009
【図８】
2015018100.tif 000010
【図９】
2015018100.tif 000011
【図１０】
2015018100.tif 000012
【図１１】
2015018100.tif 000013
【図１２】
2015018100.tif 000014
【図１３】
2015018100.tif 000015
【図１４】
2015018100.tif 000016
【図１５】
2015018100.tif 000017
【図１６】
2015018100.tif 000018
【図１７】
2015018100.tif 000019
【図１８】
2015018100.tif 000020
【図１９】
2015018100.tif 000021
【図２０】
2015018100.tif 000022
【図２１】
2015018100.tif 000023
【図２２】
2015018100.tif 000024