(57)【要約】【課題】低コストで、かつ定期点検の必要性なく、安全な動作を伴う高出力半導体モジュール（１０）を提供する。【解決手段】高出力半導体モジュール（１０）は、モジュール（１０）上に搭載され、少なくとも２つの電気的接続（１４ａ，１４ｂ）を含む高出力半導体装置（１２）を備える。モジュール（１０）は、さらに、モジュール（１０）上に搭載される短絡装置（１６）を備える。短絡装置（１６）は、トリガ信号（２３）を受信すると、高出力半導体モジュール（１０）の半導体（３０，３２）を電気的に破壊することによって、２つの電気的接続（１４ａ，１４ｂ）の間に持続的な電気的導通経路（９２）を形成するように適合される。【選択図】図２
2015019569.tif 000002
【特許請求の範囲】
【請求項１】
高出力半導体モジュール（１０）であって、
前記モジュール（１０）上に搭載され、少なくとも２つの電気的接続（１４ａ，１４ｂ）を含む高出力半導体装置（１２）と、
前記モジュール（１０）上に搭載され、トリガ信号（２３）を受信すると、前記高出力半導体モジュール（１０）の半導体（３０，３２）を電気的に破壊することによって、前記２つの電気的接続（１４ａ，１４ｂ）の間に持続的な電気的導通経路（９２）を形成するように適合される短絡装置（１６）とを含む、高出力半導体モジュール（１０）。
【請求項２】
前記持続的な電気的導通経路（９２）は、前記高出力半導体装置（１２）の高出力半導体（３０）の少なくとも一部を破壊することによって形成され、および／または、
前記持続的な電気的導通経路（９２）は、前記短絡装置（１６）の短絡半導体（３２）の少なくとも一部を破壊することによって形成される、請求項１に記載の高出力半導体モジュール（１０）。
【請求項３】
前記短絡装置（１６）は短絡半導体（３２）としてサイリスタ（２４）を含み、ならびに／または前記高出力半導体装置（１２）は、サイリスタ、ＧＴＯ、ＩＧＣＴ、ＩＧＢＴ、および／もしくはダイオードを高出力半導体（３０）として含む、請求項１または請求項２に記載の高出力半導体モジュール（１０）。
【請求項４】
前記短絡装置（１６）は、犠牲領域を与える短絡半導体（３２）を含み、前記犠牲領域は、前記トリガ信号（２３）によってトリガされる電流パルスによって破壊されるように構成される、請求項１〜請求項３のいずれか１項に記載の高出力半導体モジュール（１０）。
【請求項５】
前記高出力半導体装置（１２）は高出力半導体（３０）を含み、前記短絡装置（１６）は短絡半導体（３２）を含み、前記高出力半導体（３０）および前記短絡半導体（３２）は共通基板（２８）に配置される、請求項１〜請求項４のいずれか１項に記載の高出力半導体モジュール（１０）。
【請求項６】
前記短絡半導体（３２）は前記高出力半導体（３０）によって完全に取り囲まれる、請求項５に記載の高出力半導体モジュール（１０）。
【請求項７】
前記高出力半導体（３０）の側部に取付けられる極片（６０）をさらに備え、
前記極片（６０）は、前記短絡半導体（３２）に前記トリガ信号（２３）を送信するための、ばねにより付勢された接続ピン（７０）用の、絶縁された取付部（６４）を伴う穴（６２）を含み、および／または、
前記極片（６０）は、絶縁された制御リード（４４）が前記極片（６０）に取付けられたトレンチ（７４）を含む、請求項５または請求項６に記載の高出力半導体モジュール（１０）。
【請求項８】
前記高出力半導体装置（１２）は、前記共通基板（２８）に配置された還流ダイオード（３４）を含む、請求項５〜請求項７のいずれか１項に記載の高出力半導体モジュール（１０）。
【請求項９】
前記高出力半導体装置（１２）および前記短絡装置（１６）は、共通基板（２８）の円板（２６）に配置され、
前記円板（２６）は、前記短絡半導体（３２）を含む中央領域（３６）と、前記中央領域（３６）を取り囲み、還流ダイオード（３４）を含む第１の環状領域（３８）と、前記第１の環状領域（３８）を取り囲み、前記高出力半導体（３０）を含む第２の環状領域（４０）とを含む、請求項５〜請求項８のいずれか１項に記載の高出力半導体モジュール（１０）。
【請求項１０】
前記短絡装置（１６）は、前記電気的導通経路（９２）が形成されるように半導体（３０，３２）を破壊するための電気エネルギ、および／または前記短絡装置（１６）をトリガするための電気エネルギを与えるためのキャパシタ（２０）を含む、請求項１〜請求項９のいずれか１項に記載の高出力半導体モジュール（１０）。
【請求項１１】
前記短絡装置（１６）の前記キャパシタ（２０）は、前記高出力半導体装置（１２）のキャパシタ（１８）が放電するときに、前記短絡装置（１６）のキャパシタ（２０）の放電を防ぐために、ダイオード（２２）を介して前記高出力半導体装置（１２）の前記キャパシタ（１８）に接続される、請求項１０に記載の高出力半導体モジュール。
【請求項１２】
前記短絡装置（１６）は、光ファイバ接続（５４）と、前記光ファイバ接続（５４）からのトリガ信号（２３）を電気的なトリガ信号に変換するための制御回路（４６）とを含む、請求項１〜請求項１１のいずれか１項に記載の高出力半導体モジュール（１０）。
【請求項１３】
前記高出力半導体装置（１２）は、光ファイバ接続（５２）と、前記光ファイバ接続（５２）からの制御信号を処理するための制御回路（４９）とを含む、請求項１〜請求項１２のいずれか１項に記載の高出力半導体モジュール（１０）。
【請求項１４】
モジュール式マルチレベルコンバータシステム（９４）であって、
請求項１〜請求項１３のいずれか１項に記載の、複数の高出力半導体モジュール（１０）と、
前記高出力半導体モジュール（１０）の高出力半導体装置（１２）を制御するためのコントローラ（９８）とを含み、
前記コントローラ（９８）は、高出力半導体装置（１２）の故障を検出するとともに、トリガ信号（２３）を短絡装置（１６）に与えて、故障した高出力半導体装置（１２）をバイパスするように適合される、モジュール式マルチレベルコンバータシステム（９４）。
【請求項１５】
高出力半導体モジュール（１０）をバイパスするための方法であって、
前記高出力半導体モジュール（１０）の故障を検出するステップ（Ｓ１）と、
故障が検出されると、トリガ信号（２３）を生成するステップ（Ｓ２）と、
前記トリガ信号（２３）を受信すると、前記高出力半導体モジュール（１０）の半導体（３０，３２）を電気的に破壊することによって、前記高出力半導体モジュール（１０）の２つの電気的接続（１４ａ，１４ｂ）の間に持続的な電気的導通経路（９２）を形成するステップ（Ｓ３）とを含む、高出力半導体モジュール（１０）をバイパスするための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
この発明は、高出力半導体モジュール、モジュール式マルチレベルコンバータシステム、および高出力半導体モジュールをバイパスするための方法に関する。
【背景技術】
【０００２】
発明の背景
電圧の増大が多くのレベルの増大によって達成されてもよくなるにつれ、複数の高出力半導体モジュールを用いるマルチレベルトポロジーを伴うモジュール式コンバータが、多くの応用に対して十分に適合されるかもしれない。さらに、複数のそのような半導体モジュールを用いることによって、冗長性が達成されるかもしれない。しかしながら、マルチレベルコンバータシステムの半導体モジュールに障害があるとき、その障害にもかかわらずシステムを機能し続けるよう維持するために、モジュールの回路を短絡させることが必要とされるかもしれない。そのとき、マルチレベルコンバータシステムは１つ少ないモジュールで動作するが、残りのモジュールが依然としてそれらの安全制限内において動作している場合、電力変換は、出力においてほとんどいかなる顕著な変化もなく継続するであろう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−２９７８４６号公報
【特許文献２】中国特許出願公開第１０２８０１２９５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
たとえば位相制御されるサイリスタ、ダイオード、ＧＴＯ、ＩＧＢＴ、ＩＧＣＴのような、モジュール式マルチレベルコンバータシステムにおいて用いられる、いわゆるバイポーラプレスバック装置は、故障で短絡するようにされ得るが、すべての考えられる故障事象が確実に短絡に至るように仮定することが可能であるとは限らず、装置は遮断しているかもしれないが制御可能ではないかもしれない。つまり、それらはオンにもオフにされないかもしれない。一般的な故障は、半導体モジュールのスイッチの制御を、なんらかの理由、たとえば、障害のあるゲートユニット、破損したファイバ、または任意の他の障害によって失う、ということかもしれない。半導体モジュールが閉じることに失敗する場合、モジュールのキャパシタは過充電されるかもしれず、または、非常に増大した電圧が、最終的に、回路の一部の絶縁破壊を引起すかもしれず、それは、次いで、キャパシタに保存されたエネルギの解放による非常にエネルギのあるサージ電流を結果として生じるかもしれない。別の制御を伴う、たとえば磁気スイッチまたは点火スイッチのような機械的なバイパススイッチが、半導体モジュールを究極的にバイパスし、それを休止させるための解決策であるかもしれない。そのような機械的なバイパススイッチの１つの主な欠点は、そのような装置が貴重なモジュール空間を占め、費用がかかるかもしれず、適切な機能を確実にする定期点検を必要とするかもしれない、ということであろう。
【０００５】
発明の説明
この発明の目的は、低コストで、かつ定期点検の必要性なく、安全な動作を伴う高出力半導体モジュールを提供することである。
【課題を解決するための手段】
【０００６】
この目的は独立請求項の主題によって達成される。さらなる例示的な実施例は、従属請求項および以下の記載から明らかである。
【０００７】
この発明のある局面は、高出力半導体モジュール、たとえばモジュール式マルチレベルコンバータの半導体モジュールに関する。高出力という語は、高出力半導体モジュールが１０Ａより上の電流および／または１０００Ｖより上の電圧の処理に対して適合されてもよいことを意味してもよいことが理解されなければならない。
【０００８】
この発明の実施例によれば、高出力半導体モジュールは高出力半導体装置を含み、それは、モジュールに搭載され、少なくとも２つの電気的接続を含む。高出力半導体モジュールはさらに短絡装置を含み、それも、モジュールに搭載され、トリガ信号を受信すると２つの電気的接続の間に持続的な電気的導通経路を形成するように適合される。持続的な電気的導通経路は、高出力半導体モジュールの半導体を電気的に破壊することによって形成される。
【０００９】
言いかえれば、高出力半導体モジュールは、たとえば機能不良、遮断、もしくは制御不可能な半導体接合、またはモジュールの電気部品もしくは電子部品における任意の他の故障などの、半導体モジュールのいかなる故障時においても、電気信号を用いてモジュールの半導体を破壊することによって、制御された態様で電気的にバイパスされてもよい。それによって、アノードおよびカソードであり得る高出力半導体装置の２つの電気的接続は、モジュール全体を安全に放電するために、および／またはモジュールを休止させるために、電気的に接続されしたがって短絡され得る。
【００１０】
この発明の要旨は、高出力半導体モジュールにおける電子的自破壊チャネルの統合において理解され、それは、モジュール式マルチレベルコンバータシステムにおいて、および／または直列冗長性を伴う高出力半導体システムにおいて用いられ得る。
【００１１】
高出力半導体モジュールはたとえばコンバータモジュールであってもよい。一般に、コンバータは、第１の交流電流または直流電流を、電圧および／または周波数において第１の電流とは異なる第２の交流電流または直流電流に変換するように適合される電気的装置であり得る。
【００１２】
高出力半導体モジュールの規定された電気的なバイパスに加えて、たとえば、高出力半導体装置を短絡させる磁気スイッチまたは点火スイッチのような機械的なバイパスを、安全性をさらに高めるためにモジュールにさらに搭載してもよい。
【００１３】
この発明の実施例によれば、持続的な電気的導通経路は、高出力半導体装置の高出力半導体の少なくとも一部の破壊によって形成され、および／または、持続的な電気的導通経路は、短絡装置の短絡半導体の少なくとも一部の破壊によって形成される。
【００１４】
対応して、たとえば遮断または制御不可能な半導体接合のような半導体モジュールの故障で、半導体モジュールの高出力半導体の少なくとも一部および／または短絡半導体の少なくとも一部の局所的な破壊を、たとえば対応する半導体のその部分を局所的に加熱し溶融することによって、永久的な電気的導通経路を形成するのに十分に強力であり得る電気信号が供給されてもよい。
【００１５】
この発明の実施例によれば、短絡装置は短絡半導体としてサイリスタを含んでもよく、および／または高出力半導体装置は高出力半導体として半導体スイッチを含んでもよく、それは、たとえばサイリスタ、トランジスタ、ＧＴＯ、ＩＧＣＴ、ＩＧＢＴ、および／またはダイオードのように、電流を切換えるように適合され得る。
【００１６】
短絡装置および高出力半導体装置の両方は複数のさまざまな異なる半導体を含んでもよく、つまり異なるタイプの半導体のアセンブリが高出力半導体モジュールに集積されてもよい。
【００１７】
この発明の実施例によれば、短絡装置は、犠牲領域を与える短絡半導体を含み、犠牲領域は、トリガ信号によってトリガされる電流パルスによって破壊されるように構成される。
【００１８】
これは、短絡装置の或る領域が、高出力半導体装置をバイパスするために電流フィラメントを通る局所的な破壊によって犠牲にされてもよいことを意味し得る。それによって、トリガ信号は、電気信号またはたとえば光ファイバ通信によって与えられる光信号のような任意の他の信号であってもよい。電気的なトリガ信号は、それが電流パルスを与えて、犠牲領域を局所的に破壊するのに十分に強力ではない場合には増幅されてもよく、一方、任意の他の信号は、電流パルスに直接変換されてもよく、または電気信号に変換され、必要な場合には、増幅もされてよい。電流パルスを与えるために、および／または電気信号の増幅のために、電流源コンバータ、インダクタ、キャパシタまたは外部の電流源が、電源として機能してもよい。
【００１９】
それとは別に、半導体を破壊する実際の電流パルスは、さらに、高出力半導体装置それ自体によって与えられてもよい。より正確には、電気的なトリガ信号がモジュールの故障で与えられてもよい。このトリガ信号は、短絡装置をオンにするよう、つまりたとえば短絡装置のサイリスタを切換えるように働いてもよく、電気的導通経路が高出力半導体装置の２つの電気的接続間に形成され得る。次いで、高出力半導体は電気エネルギを解放して、それは、たとえば、単一または複数のキャパシタに保存されて、短絡装置の半導体の少なくとも一部を破壊するように十分に高い電流パルスを与えてもよい。
【００２０】
短絡装置の半導体をオンにすることに対しては、必要とされるエネルギはかなり小さくてもよい。他方、半導体の破壊については、供給されるエネルギは、たとえば典型的なＧＣＴまたはサイリスタのセグメントのような半導体を局所的に溶融するために、約３０ｍＪであり得る。しかしながら、たとえばＧＣＴセグメントに対するターンオフチャネルキャパシタのような、高出力半導体装置において適用される典型的なキャパシタは、約２０Ｖに帯電される場合には、そのエネルギ量の何倍もの倍数を含み、通常は、高出力半導体装置のゲートユニットには何十ものそのようなキャパシタがある。したがって、短絡装置の半導体をオンにすることおよびモジュールの半導体（つまり短絡装置または高出力半導体装置の半導体）の破壊の両方の戦略のために必要とされるエネルギは、容易に提供されるだろう。
【００２１】
この発明の実施例によれば、高出力半導体装置は高出力半導体を含み、短絡装置は短絡半導体を含み、高出力半導体および短絡半導体は共通基板に配置される。
【００２２】
共通基板における高出力半導体および短絡半導体の両方の集積は、かなりコンパクトな高出力半導体モジュールを製造することを可能にし、モジュールの多くの構成要素を低減することを支援するだろう。これは、次いで、モジュールの製造のためのコストを低減し、構成要素の整備を単純化するであろう。それとは別に、共通基板における集積は、電気的導通経路が確実に形成されることを保証し、なぜならば、この経路は共通基板において直接形成されてもよく、たとえば磁気スイッチまたは点火スイッチのような外部の部品は必要とされなくてもよいからである。
【００２３】
高出力半導体モジュールは、さらに、それぞれ、共通基板の複数のセルを含み、セルの各々は高出力半導体および短絡半導体ならびに少なくとも２つの電気的接続を含み得る。したがって、高出力半導体装置はさらに複数の高出力半導体を含んでもよく、短絡装置はさらに複数の短絡半導体を含んでもよい。モジュールのいかなる故障ででも、２つの電気的接続の間の持続的な電気的導通経路が、トリガ信号の受信の際に、それぞれ、各セルにおいて、または複数のセルにおいて形成され得る。各セル内における電気的導通経路が、前のセクションおよび後のセクションにおいて記載されるように、モジュール全体を休止させるために形成されてもよい。
【００２４】
この発明の実施例によれば、短絡半導体は、高出力半導体によって完全に取り囲まれる。
【００２５】
そのような構成は、高出力半導体モジュールの製造を単純化し、および製造費用を低減し、ならびにモジュールの多くの異常を起こしやすい構成要素の低減によって信頼性のある態様で高出力半導体の２つの電気的接続の間に電気的導通経路を形成することを可能するであろう。
【００２６】
この発明の実施例によれば、極片が高出力半導体の側部に取付けられ、極片は、たとえば短絡半導体にトリガ信号を伝送するためのばねにより付勢された接続ピン用の絶縁された取付部を伴う穴を含み、および／または極片は、絶縁された制御リードが極片に取付けられたトレンチを含み、制御リードは、ばねにより付勢された接続ピンに接続され得る。
【００２７】
制御リードは、必ずしもばねにより付勢された接続ピンによって短絡半導体装置と接触させられる必要はなく、任意の他の好適な態様において、たとえばはんだ接触または差込み式の接続で接触させられてもよい。
【００２８】
極片は、たとえば、銅もしくは任意の他の好適な導電材料を含んでもよく、またはそれから形成されてもよい。接続ピンのための絶縁された取付部は、たとえば、極片の穴においてろう付けされ、したがって絶縁のために極片と接しているセラミックのブッシングの第１の領域と、接続ピンを制御リードと接触させるための第２の領域とを含む。第２の領域は、たとえば、第１の領域においてろう付けされるとともに第１の領域によって絶縁された銅のブッシングであってもよい。
【００２９】
制御リードのためのトレンチは、たとえばプラスチック、セラミック、または任意の他の絶縁材料でライニングされた、極片における単なるチャネルであってもよい。
【００３０】
この発明の実施例によれば、高出力半導体装置は、共通基板において配置された還流ダイオードを含む。
【００３１】
一般的に、還流ダイオードは、さらに、フライバックダイオード、抑制器ダイオードまたはキャッチダイオードとして公知であってもよく、電源が急に低減されるか除去された場合に回路において誘導負荷にわたって生じる電圧の突然のスパイクであるフライバックを除去するために用いられ得る。したがって、共通基板に還流ダイオードを配置することによって、たとえば障害のある遮断半導体接合または電源に接続された回路の一部の絶縁破壊の結果としての電圧スパイクが回避され得る。
【００３２】
この発明の他の実施例によれば、高出力半導体装置および短絡半導体装置は、共通基板の円板に配置される。それによって、円板は、短絡半導体を含む中央領域と、中央領域を取り囲むとともに、還流ダイオードを含む第１の環状領域と、第１の環状領域を取り囲むとともに、高出力半導体を含む第２の環状領域とを含み得る。
【００３３】
共通基板内における、短絡半導体、還流ダイオードおよび高出力半導体の配置は、コンパクトな高出力半導体モジュールの製造を低コストで容易にするであろう。さらに、個々の構成要素の数を低減することによって、異常が生じやすい構成要素の数が低減され、それは次いで、モジュールの信頼性を増大するであろう。
【００３４】
高出力半導体モジュールはさらに複数のセルを含み、それらは、さらに、円板形状であってもよく、セルの各々は、高出力半導体、短絡半導体および還流ダイオードを含み得る。セルの各々は、それぞれ、２つの電気的接続によって電気的に接続され得る。したがって、高出力半導体装置は複数の高出力半導体を含み、短絡装置は複数の短絡半導体を含み得る。高出力半導体モジュールのそのようなレイアウトは、特にＩＧＢＴ上に基づくモジュールに適用され得る。そのようなモジュールにおいては、通常は、複数のＩＧＢＴセルがモジュール上に搭載され、並列に接続される。モジュールのいかなる故障ででも、２つの電気的接続の間の持続的な電気的導通経路が、トリガ信号の受信で、それぞれ、各ＩＧＢＴセルにおいて、または複数のＩＧＢＴセルにおいて、形成されてもよい。各ＩＧＢＴセル内における電気的導通経路は、モジュール全体を休止させるために、前のおよび後のセクションにおいて記載されるように、形成されてもよい。
【００３５】
この発明のさらに他の実施例によれば、短絡装置は、電気的導通経路が形成されるように半導体の少なくとも一部を破壊するための、および／または短絡装置をトリガするための、つまりたとえば短絡装置の短絡半導体を切換えるための、電気エネルギを与えるためのキャパシタを含む。
【００３６】
短絡装置に個々および別々のキャパシタを備えることによって、モジュールの部品が障害を有するか、または任意の理由、たとえば壊れた回路のために休止状態にあっても、短絡半導体を切換えるための、および／またはモジュールの半導体を局所的に破壊するための電源が保証され得る。
【００３７】
この発明の他の実施例によれば、短絡装置のキャパシタは、高出力半導体装置のキャパシタが放電すると、短絡装置のキャパシタの放電を防ぐために、ダイオードを介して高出力半導体装置のキャパシタに接続される。
【００３８】
一旦モジュールが動作に入れば、短絡装置のキャパシタは高出力半導体装置によって充電され得る。万一モジュールの任意の故障が動作中に生じる場合、持続的な電気的導通経路が形成される前に短絡装置のキャパシタは放電しないことが保証され得る。たとえば、高出力半導体装置の主なゲートユニットが短絡した場合、短絡装置のキャパシタは、ダイオードを介して短絡装置から高出力半導体への電流の任意の逆流を防ぐことによって電気的導通経路を形成するための電気エネルギを依然として与えることができる。これは、短絡装置の適切な機能およびモジュールの安全な動作を確実にするであろう。
【００３９】
それとは別に、ダイオードは、最終的な短絡による電力の逆流を回避しながら、短絡装置を高出力半導体装置から電気的に分離するように機能し得る。これは次いで短絡装置および高出力半導体装置をたとえばモジュールの共通のプリント基板上に搭載することを可能にする。
【００４０】
この発明の他の実施例によれば、短絡装置は、光ファイバ接続と、光ファイバ接続からのトリガ信号を電気的なトリガ信号に変換するための制御回路とを含む。
【００４１】
この発明のさらに他の実施例によれば、高出力半導体装置は、光ファイバ接続と、光ファイバ接続からの制御信号を処理するための制御回路とを含む。
【００４２】
モジュールの付近では、かなり強い、静電界、磁界、および／または電磁界が、モジュールにおいて流れるかなり強い電流のために存在するかもしれない。したがって、短絡装置および高出力半導体装置の両方または一方を光ファイバ接続によって接触させることは、破壊または電気的干渉がそれぞれの接続において生じないことを保証し得る。
【００４３】
短絡装置および高出力半導体装置の両方の制御回路は、たとえば、信号を受信するための受信機、光信号を電気信号に、および電気信号を光信号に変換するためのコンバータ、光信号および／もしくは電気信号を増幅するための増幅器、光信号および／もしくは電気信号を送信するための送信機、ならびに／または光信号および／もしくは電気信号を処理するための処理ユニットを含んでもよい。
【００４４】
短絡装置および高出力半導体装置の両方は、たとえば、たとえ光ファイバ接続が途絶さされたとしても、モジュール全体の適切な通信および機能を保証するために、複数の冗長な光ファイバ接続および制御回路を含んでもよい。それとは別に、接続および回路における冗長性が、誤った信号を登録するためのツールを与えてもよい。たとえば、同一のはずであろう２つの信号が、互いとは強く異なる場合、これは異常を示し得る。
【００４５】
この発明のさらなる局面はモジュール式マルチレベルコンバータシステムに関し、それは、先に、および後のセクションに記載されるような、複数の高出力半導体モジュールを含む。モジュール式マルチレベルコンバータシステムは、さらに、高出力半導体モジュールの高出力半導体装置を制御するためのコントローラを含み、コントローラは、高出力半導体モジュールの故障を検出するように、およびトリガ信号を短絡装置に与えて、故障した高出力半導体装置をバイパスするように、適合される。
【００４６】
多くの高出力半導体モジュールの増大によって、電圧における増大、およびある程度の冗長性が達成され得る。
【００４７】
モジュール式マルチレベルコンバータシステムのコントローラは、モジュールから光信号および／もしくは電気信号を受信するための受信機、光信号を電気信号に、および電気信号を光信号に変換するためのコンバータ、光信号および／もしくは電気信号を増幅するための増幅器、光信号および／もしくは電気信号を送信するための送信機、ならびに／または光信号および／もしくは電気信号を処理するための処理ユニットを含み得る。これらの構成要素はすべて、冗長性を与えるとともに、システムの適切な機能を保証するように、多種多様の態様において利用可能であり得る。
【００４８】
障害のあるモジュールは、たとえば、対応するモジュールから受信された信号を評価および／または解釈し、その信号を基準値と比較することによって、コントローラによって検出されてもよい。基準値は、たとえば、コントローラにおいて実施されてもよく、またはコントローラによって、たとえば参照テーブルにおいてアクセスされてもよい。それとは別に、たとえばモジュールの信号の周波数における欠如、遅延、変化、またはモジュールの信号の強度における変化は、障害のある高出力半導体モジュール、たとえば破損したファイバなどについての指標として働いてもよく、コントローラに、応答してトリガ信号を対応する短絡装置に与えさせてもよい。さらに、冗長な光ファイバ接続によって与えられる同一であるはずの信号における差も、モジュールの構成要素の故障を示し得る。
【００４９】
この発明の他の局面は、高出力半導体モジュールをバイパスする方法に関する。この方法は、高出力半導体モジュールの故障を検出するステップと、故障が検出された場合に、トリガ信号を生成するステップと、トリガ信号を受信した時に、高出力半導体モジュールの半導体を電気的に破壊することによって、高出力半導体モジュールの２つの電気的接続の間に持続的な電気的導通経路を形成するステップとを含む。
【００５０】
高出力半導体モジュールの２つの電気的接続は、前のセクションおよび後のセクションにおいて記載されるようなモジュール上に搭載され得る高出力半導体装置の２つの電気的接続であり得る。
【００５１】
上記および以下において記載されるような方法の特徴は、上記および以下において記載されるようなシステムおよび／またはモジュールの特徴であってもよいことが理解されなければならない。
【００５２】
技術的に可能な場合であるが、明示的に言及されない場合でも、上記および以下に記載されるこの発明の実施例の組合せも、この方法およびシステムの実施例である場合がある。
【００５３】
この発明のこれらおよび他の局面は以下に記載される実施例から明らかになり、それらを参照して解明される。
【００５４】
図面の簡単な説明
この発明の主題は、添付の図面において示される例示的な実施例を参照して以下の記載に、より詳細に説明される。
【図面の簡単な説明】
【００５５】
【図１】この発明の例示的な実施例に従う高出力半導体モジュールの概略的な回路図である。
【図２】この発明の例示的な実施例に従う高出力半導体モジュールの概略的な回路図である。
【図３】この発明の実施例に従う高出力半導体モジュールの概略的な断面側面図である。
【図４】図３の高出力半導体モジュールの概略的な上面図である。
【図５】図３の高出力半導体モジュールの一部を通る概略的な断面図である。
【図６】図３の高出力半導体モジュールの一部を通る概略的な断面図である。
【図７】モジュール式マルチレベルコンバータおよびそのコントローラのシステムの概略図である。
【図８】この発明の実施例に従う高出力半導体モジュールをバイパスする方法のステップを概略的に示すフローチャートを示す図である。
【発明を実施するための形態】
【００５６】
原則として、同一の部分は図において同じ参照符号が付される。
例示的実施例の詳細な説明
図１は、例示的な実施例に従う高出力半導体モジュール１０の回路図を概略的に示す。モジュール１０は、少なくとも２つの電気的接続１４ａ，１４ｂを伴う高出力半導体装置１２と、短絡装置１６とを含む。高出力半導体装置１２は、サイリスタ、ＧＴＯ、ＩＧＣＴ、ＩＧＢＴ、および／またはダイオードを、高出力半導体３０として含んでもよい。
【００５７】
高出力半導体装置１２は、さらに、ダイオード２２を介して短絡装置１６のキャパシタ２０に電気的に接続されるキャパシタ１８を含む。ダイオード２２は高出力半導体装置１２のキャパシタ１８が放電するときに短絡装置１６のキャパシタ２０の放電を防ぐように適合される。キャパシタ２０はキャパシタ１８より小さい容量を有してもよい。
【００５８】
短絡装置１６は、トリガ信号２３を受信すると半導体３０の少なくとも一部を破壊することによって２つの電気的接続１４ａ，１４ｂ間に持続的な電気的導通経路を形成するように適合され、トリガ信号２３はモジュール１０の故障で与えられ得る。
【００５９】
短絡装置１６はシャッターまたはスイッチ１３を含んでもよく、それはトリガ信号２３を受信すると閉じられる。スイッチ１３が閉じられると、短絡装置１６のキャパシタ２０に保存された電気エネルギは、半導体装置１２を通って流れる電流を生成する。電流は半導体３０を破壊し、それによって、持続的な電気的導通経路を形成する。キャパシタ２０に保存されたエネルギは、したがって、少なくとも部分的に高出力半導体３０の少なくとも一部を溶かし、結果的に電気的導通経路を形成するために、高出力半導体３０の少なくとも一部によって与えられる回路の抵抗性経路を加熱するよう十分に大きい。
【００６０】
図２は、他の例示的な実施例に従う高出力半導体モジュール１０の回路図を概略的に示し、短絡装置１６は短絡半導体３２としてサイリスタ２４を含む。
【００６１】
トリガ信号２３を受信すると、短絡装置１６はサイリスタ２４を切換えるためにトリガされ得る。サイリスタ２４は、２つの電気的接続１４ａ，１４ｂ間に電気的導通経路を与えてもよく、モジュール１０を短絡させ得る。
【００６２】
図３は、高出力半導体モジュール１０の断面側面図を概略的に示す。図４は、図３の高出力半導体モジュール１０の上面図を示す。
【００６３】
高出力半導体装置１２はモジュール１０の回路基板１１上に搭載される。短絡装置１６もモジュール１０の回路基板１１上に搭載される。
【００６４】
共通基板２８の円板２６に、高出力半導体装置１２の高出力半導体３０、短絡装置１６の短絡半導体３２、および還流ダイオード３４が配置される。より正確には、円板２６は、短絡半導体３２（たとえばサイリスタ２４）を含む中央領域３６と、中央領域３６を取り囲み、還流ダイオード３４を含む第１の環状領域３８と、第１の環状領域３８を取り囲み、高出力半導体３０を含む第２の環状領域４０とを含む。
【００６５】
サイリスタ２４は、基板２８の犠牲領域を与えてもよく、それは、キャパシタ２０によって与えられ、トリガ信号２３によってトリガされる電流パルスによって破壊されるように構成される。サイリスタ２４の犠牲領域を破壊する方策と相補的に、さらに、図１に示されるように、高出力半導体３０の一部が破壊されてもよい。
【００６６】
高出力半導体装置１２は、さらに、複数のキャパシタ部材３１を伴うキャパシタ１８を含み、それは、電解質タイプまたはフィルムタイプであってもよく、高出力半導体３０を切換えるためのエネルギを与えるよう機能し、高出力半導体装置１２は、さらに、たとえば高出力半導体装置１２を制御することに対して適合され得る制御電子機器（ゲートユニット）４２を含む。制御電子機器４２は、たとえば、受信機、コンバータ、増幅器、送信機、および／または電子機器を含んでもよい。制御電子機器４２は、ケーブルである、またはケーブルを含むリード４４を介してサイリスタ２４のゲートに接続される。
【００６７】
図４において破線の円で円板２６に示されるように、短絡半導体３２は円板２６の中央領域３６に配置され、還流ダイオード３４を含む第１の環状領域３８によって完全に取り囲まれ、第１の環状領域３８は、次いで、高出力半導体３０を含む第２の環状領域４０によって取り囲まれる。
【００６８】
部材２６は、必ずしも断面図において円形に形状化される必要はなく、たとえば、楕円形、正方形または方形などのように、任意に形状化されてもよい。さらに、高出力半導体モジュール１０は必ずしも１つのみの円板２６を含む必要はなく、複数の円板２６を含んでもよく、それらは、電気的に並列または直列に接続されてもよく、モジュール１０上に任意のパターンで配置されてもよい。これは、次いで、さらに、高出力半導体装置１２は複数の高出力半導体３０および還流ダイオード３４を含んでもよく、短絡装置１６は複数の短絡半導体３２を含んでもよいことを意味する。
【００６９】
モジュール１０は、モジュール１０に電気エネルギを供給するための電源４７を含む。電源４７は、この目的のために、いかなる種類の外部電源に接続されてもよい。
【００７０】
電源４７は、高出力半導体装置１２の主回路４９に電気的に接続されてもよい。主回路４９は、制御電子機器４２、および複数のキャパシタ３１を含む。主回路４９は、高出力半導体装置１２の構成要素を接続する複数の電線をさらに含んでもよく、電線は、たとえば、回路基板１１に印刷されてもよい。
【００７１】
高出力半導体装置１２は、さらに、制御回路４９に接続された光ファイバ接続５２を含む。しかしながら、さらに、たとえば、同軸の接続、多重芯導体または平坦な導体が適用されてもよい。光ファイバ接続５２は、光信号を伝送すること、つまり受信および／または送信ように適合され、コントローラ９６（明示されず、図７を参照のこと）に接続され得る。コントローラ９６から受信された光信号は、制御電子機器４２によって電気信号に変換され得る。電気信号は、さらに、高出力半導体装置１２を制御するために、制御電子機器４２によって、増幅および／または処理、たとえば、解析および／または解釈され、高出力半導体３０を切換えるためにキャパシタ３１を作動させ得る。逆に、高出力半導体装置１２からの電気信号が制御電子機器４２によって光信号に処理および／または変換されてもよく、光ファイバ接続５２を介してコントローラ９６（図７を参照）に送信されてもよい。
【００７２】
高出力半導体装置１２は、単一の光ファイバ接続５２を含んでもよいだけでなく、さまざまなタスクに対して適合されてもよく、および／または冗長性の理由から配置されてもよい、複数の光ファイバ接続５２を含んでもよい。
【００７３】
短絡装置１６は、短絡装置回路４６に接続される光ファイバ接続５４を含む。しかしながら、さらに、たとえば、同軸の接続、多重芯導体または平坦な導体が適用されてもよい。光ファイバ接続５４は、コントローラ９６（図７を参照）に接続されてもよく、コントローラ９６からトリガ信号２３を受信するように配置される。加えて、光ファイバ接続５４は、コントローラ９６に光信号を送信するよう働いてもよい。
【００７４】
制御回路４６は、複数のキャパシタ部材５６を伴うキャパシタ２０を含み、それらは電解質タイプまたはフィルムタイプであってもよく、短絡装置に１６に電気エネルギを供給するために配置され得る。制御回路４６は、短絡装置１６の構成要素を接続する電線をさらに含んでもよく、電線は回路基板１１に印刷され得る。
【００７５】
短絡装置１６のキャパシタ５６の少なくとも１つは、ダイオード２２によって、高出力半導体装置１２のキャパシタ３１の少なくとも１つに接続される。ダイオード２２は短絡装置１６のための電源として機能し、高出力半導体装置１２のキャパシタ３１が放電するときに短絡装置１６のキャパシタ５６の放電を防ぐように適合される。言いかえれば、ダイオード２２は、短絡装置１６から高出力半導体装置１２への電気エネルギの逆流を防ぎながら、反対方向において電流の流れを可能にするように配置される。
【００７６】
さらに、制御回路４６は、短絡装置１６の制御電子機器５８を含み、それは、光ファイバ接続５４からのトリガ信号２３を電気的なトリガ信号に変換するように適合され得る。したがって、制御回路４６の制御電子機器５８は、トリガ信号２３を受信するための受信機と、光トリガ信号２３を電気的なトリガ信号に変換するためのコンバータと、電気信号を増幅するための増幅器とを含み得る。
【００７７】
電気的なトリガ信号は制御リード４４を介して短絡半導体３２に送信され得る。
図５は、図３および図４の高出力半導体モジュール１０の一部を通る断面図を示す。極片６０（それは銅から形成されてもよく、または銅を含んでもよい）は、円板２６と回路基板１１との間に配置される。さらなる極片が円板２６の反対側に配置されてもよい。極片は電気的接続１４ａ，１４ｂを与え、高出力半導体３０、還流ダイオード３４および短絡半導体３２と電気的に接触するために配置される。
【００７８】
極片６０はリード４４を収容するためのトレンチ７４を含み、リード４４は、短絡装置１６の回路４６を短絡半導体３２のゲート端子と電気的に接続するために、トレンチ７４によって円板２６の中央領域３６に案内される。リード４４は、トレンチ７４内側で絶縁材料７３（たとえばセラミック材料）によって極片６０に対して絶縁される。
【００７９】
円板２６と極片６０との間には、モリブデン円板６１が、円板２６と極片６０との適切な電気的接続を与えるために配置される。
【００８０】
極片６０およびモリブデン円板６１の両方は、それぞれ、中央部分において穴６２を有し、電気的にリード４４を短絡半導体３２と接続するための絶縁された取付部６４を伴っている。したがって、極片６０およびモリブデン円板６１の両方はドーナツ状に形状化され、円板２６の片側をほとんど完全に覆い得る。
【００８１】
絶縁された取付部６４は、極片６０の穴６２にろう付けされ、極片６０と直接接触するセラミックのブッシング６６を含む。セラミックのブッシング６６の中央領域においては、銅のブッシング６８がろう付けされる。したがって、銅のブッシング６８は、セラミックのブッシング６６によって極片６０に対して電気的に絶縁される。
【００８２】
さらに、接続ピン７０が銅のブッシング６８の中央部分に配置される。接続ピン７０は穴６２を通って突出し、基板２８に抗して押圧される。より正確には、接続ピン７０は、短絡半導体３２と銅のブッシング６８との間に電気的接触を与えるために、短絡半導体３２の表面に抗して押圧される。接続ピン７０は、たとえば銅または任意の他の（Ａｕのような）導電性材料から形成されてもよく、ばねにより付勢され得る。
【００８３】
基板２８の円板２６に対向する、銅のブッシング６８の側において、リード４４の端部片７２が、銅のブッシング６８に電気的に接続される。端部片７２は絶縁されておらず、一方、リード４４は、中間の部分において、たとえばプラスチック材料によって絶縁され得る。端部片７２は、たとえば、制御リード４４を接続ピン７０と電気的に接続するために、銅のブッシングに差込まれるかまたはろう付けされ得る。
【００８４】
制御回路４６によって与えられる電気的なトリガ信号を、銅のブッシング６８を介して、ばねにより付勢される接続ピン７０および短絡半導体３２に送るために、リード４４のさらなる端部片が、短絡装置１６の制御回路４６に電気的に接続される。
【００８５】
図６は、図３および図４に示されるモジュール１０の一部を通る他の断面図を概略的に示す。図６は、円板２６の共通基板２８の中央領域３６と第１の環状領域３８とを通るとともに、絶縁された取付部６４が接続ピン７０を含む穴６２を含む極片６０通る断面図を示す。サイリスタ、ＧＴＯ、ＩＧＣＴ、ＩＧＢＴ、および／またはダイオードを高出力半導体３０として含み得る第２の環状領域４０が、図６の投影面で還流ダイオード３４の両側上において延在する破線によって示される。さらに、極片６０およびモリブデン円板６１も、還流ダイオード３４の両側上において延在し、これも破線によって示される。
【００８６】
接続ピン７０は、短絡半導体３２として機能するサイリスタ２４の高濃度にｐドープされたセクション７６と電気接触状態にある。高濃度にｐドープされたセクション７６はサイリスタ２４のゲート端子７８である。ゲート端子７８は環状に形状化された高濃度にｎドープされたセクション７９によって取り囲まれ、それはサイリスタ２４のカソード８０として働く。ゲート端子７８に対向する基板２８の側には、サイリスタ２４のアノード８２として機能する、高濃度にｐドープされたセクション８１が配置される。カソード８０とアノード８２との間には、ｐドープされたセクション８３が、ゲート端子７８およびカソード８０に近接して配置される。ｐドープされたセクション８３とアノード８２との間には、ｎドープされたセクション８４が配置される。ｎドープされたセクション８４は、基板２８の円板２６全体内に均質的に含まれ、円板２６内において荷電粒子を伝導するように機能し得る。
【００８７】
図６の投影面におけるサイリスタ２４の両側において、還流ダイオード３４はサイリスタ２４に接続し、ダイオード３４の高濃度にｐドープされたアノード８６がモリブデン円板６１に近接して配置される。ダイオード３４のアノード８６に近接して、アノード８６とｎドープされたセクション８４との間に、ｐドープされたセクション８８が配置される。モリブデン円板６１に対向し、ｎドープされたセクション８４に近接する、還流ダイオード３４の側には、還流ダイオード３４のカソード９０が配置される。
【００８８】
還流ダイオード３４とサイリスタ２４との間のｐドープされたセクション８８および８３は、ｎドープされたセクション８４によって互いから分離される。しかしながら、サイリスタ２４が（たとえば時間における電圧の大きい変化のために）高出力半導体モジュール１０の動作中におのずからオンにならない場合は、ｐドープされたセクション８８および８３のこの分離は必要でなくてもよい。
【００８９】
光ファイバ接続５４を介して光トリガ信号２３を受信すると、電気的なトリガ信号がサイリスタ２４のゲート端子７８にキャパシタ５６を介して与えられ得る。電気的なトリガ信号はサイリスタ２４の短絡半導体３２の一部を破壊するほど十分に強力であってもよく、および／または、それはサイリスタ２４をオンにしてもよく、電流は、サイリスタ２４のアノード８２からカソード８０に流れる。この電流は、次いで、サイリスタ２４の一部を加熱し、サイリスタ２４の前記一部を溶融することによってアノード８２とカソード８０との間に持続的な電気的導通経路９２を形成し得る。電気的導通経路９２は、たとえば、環状に形状化され、円板２６の中央領域３６に位置してもよい。高出力半導体モジュール１０全体が短絡されてもよく、および／または持続的な電気的導通経路９２を介して安全に放電されてもよい。
【００９０】
基板２８の洗練された配置はサイリスタカソード８０を含まなくてもよく、ｐドープされたセクション８８および８３は分離されなくてもよい。この場合、持続的な電気的導通経路がゲート端子７８と還流ダイオードのアノード８６との間に形成されてもよく、モジュール１０はこの経路を介して放電してもよい。
【００９１】
図７は、モジュール式マルチレベルコンバータ９６およびそのコントローラ９８のシステム９４を概略的に示す。
【００９２】
具体的な例として、モジュール式マルチレベルコンバータ９６は、複数の高出力半導体モジュール１０を含み、その各々は、（図７においてスイッチによって示される）高出力半導体装置１２と、キャパシタ１８と、短絡装置１６を含む。高出力半導体モジュール１０は分岐１０２を形成するように直列に接続され、それらは、一方の側で直流リンク１０４に接続されるとともに、他方の側でコンバータ９６の位相出力１０６に接続される。（半導体スイッチを含む）高出力半導体装置１２によって、キャパシタ１８は、直流電圧の記憶素子として作用し、それぞれの分岐１０２にバイパスされるかまたは挿入されてもよい。キャパシタ１８を分岐１０２において挿入／バイパスすることは、位相出力１０６においてさまざまな電圧レベルを印加することを可能にする。
【００９３】
高出力半導体装置１２を切換えることによって、コンバータ９６は、直流リンクでの直流電圧を位相出力１０６の各々での交流電圧に変換するように適合される。モジュール式マルチレベルコンバータの位相出力１０６は、送電網（アクティブフロントエンド動作）または負荷（電力インバータ用途）に接続されてもよい。
【００９４】
モジュール式マルチレベルコンバータ９６について、たとえば直接的なコンバータトポロジーなど、他の可能なコンバータトポロジーがあり、それらは、交流電圧を他の交流電圧に直接変換するように適合される。
【００９５】
システム９４は、さらに、（たとえば、ＤＳＰまたはＦＰＧＡに基づく）コントローラ９８を含み、それは、コンバータ９６から、および任意的に、コンバータが接続される他の電気的システムから、制御信号を受信する。コントローラ９６は、さらに、光ファイバ接続４２を介してモジュール１０に対するゲート信号を与える。
【００９６】
図８は、高出力半導体モジュール１０をバイパスする方法を示し、それはコントローラ９６および少なくとも１つのモジュール１０によって実行され得る。
【００９７】
ステップＳ１において、高出力半導体モジュール１０の故障が検出される。たとえば、コントローラ９６は、タスクの中でとりわけ、モジュール１０の故障を検出するように適合される。モジュール１０の故障は、たとえば、モジュール１０の１つに対する制御が失われたかどうかを検出し、それはたとえば高出力半導体装置１２の１つにおける障害のあるゲートユニット、破損した光ファイバ、またはたとえば機能不良、遮断、制御不可能な半導体接合などの任意の他の障害によるものであり得る。さらに、モジュール１０の電気部品または電子部品における他の故障が、コントローラ９６によって検出され得る。
【００９８】
故障が検出されると、ステップＳ２において、トリガ信号２３が生成される。この場合、コントローラは、光ファイバ接続５４を介して障害のあるモジュール１０の対応する短絡装置１６に送信される光トリガ信号２３を生成し得る。
【００９９】
トリガ信号２３が受信されると、ステップＳ３において、高出力半導体モジュール１０の半導体３０，３２を電気的に破壊することによって、高出力半導体モジュール１０の２つの電気的接続１４ａ，１４ｂ間に、持続的な電気的導通経路９２が形成される。短絡装置１６は、光トリガ信号２３を受信し、たとえば、スイッチ１３を閉じることによって光トリガ信号２３を電気的なトリガ信号に変換してもよい。
【０１００】
１つの代替例として、持続的な電気的導通経路９２は、高出力半導体装置１２の半導体３０の基板において形成される。第２の代替例として、またはそれに加えて、持続的な電気的導通経路９２が、短絡装置１６のさらなる半導体３２の基板において形成される。
【０１０１】
このように、障害のあるモジュール１０は短絡およびバイパスされ、システム９４は障害にもかかわらず依然として機能し得る。そのとき、マルチレベルコンバータシステム９４は１つ少ないモジュール１０で動作するが、残りのモジュール１０が依然としてそれらの安全な限界内で動作している場合には、電力変換は安全に継続することが可能である。
【０１０２】
この発明は図面および前述の記載において詳細に示され記載されたが、そのような例示および記載は、例示的であり、限定的ではない、と考えられ、この発明は開示される実施例に限定されない。開示された実施例に対する他の変形が、図面、開示および特許請求の範囲の考察から主張される発明を実施する当業者によって理解され行なわれ得る。請求項において、「含む」という文言は他の要素またはステップを排除せず、不定冠詞「a」または「an」（或る／１つの）は複数を排除しない。単一のプロセッサもしくはコントローラまたは他のユニットが、請求項において記載されるいくつかの項目の機能を満たしてもよい。ある手段が相互に異なる従属請求項において記載されるという単なる事実は、これらの手段の組合せを有利に用いることが可能ではないことを示すものではない。請求項におけるどのような参照符号も範囲を限定するものとして解釈されるべきではない。
【符号の説明】
【０１０３】
１０  高出力半導体モジュール、１１  回路基板、１２  高出力半導体装置、１３  シャッター、１４ａ  電気的接続、１４ｂ  電気的接続、１６  短絡装置、１８  キャパシタ、２０  キャパシタ、２２  ダイオード、２３  トリガ信号、２４  サイリスタ、２６  円板、２８  共通基板、３０  高出力半導体、３１  キャパシタ部材、３２  短絡半導体、３４  還流ダイオード、３６  中央領域、３８  第１の環状領域、４０  第２の環状領域、４２  制御電子機器、４４  リード、４６  短絡装置回路、４７  電源、４９  主回路、５２  光ファイバ接続、５４  光ファイバ接続、５６  キャパシタ部材、５８  制御電子機器、６０  極片、６１  モリブデン円板、６２  穴、６４  絶縁された取付部、６６  セラミックのブッシング、６８  銅のブッシング、７０  接続ピン、７２  端部片、７３  絶縁材料、７４  トレンチ、７６  ｐドープされたセクション、７８  ゲート端子、７９  ｎドープされたセクション、８０  カソード、８１  ｐドープされたセクション、８２  アノード、８３  ｐドープされたセクション、８４  ｎドープされたセクション、８６  アノード、８８  ｐドープされたセクション、９０  カソード、９２  電気的導通経路、９４  システム、９６  モジュール式マルチレベルコンバータ、９８  コントローラ、１０２  分岐、１０４  直流リンク、１０６  位相出力、Ｓ１  故障の検出、Ｓ２  トリガ信号の生成、Ｓ３  電気的導通経路の形成。
【図１】
2015019569.tif 000003
【図２】
2015019569.tif 000004
【図３】
2015019569.tif 000005
【図４】
2015019569.tif 000006
【図５】
2015019569.tif 000007
【図６】
2015019569.tif 000008
【図７】
2015019569.tif 000009
【図８】
2015019569.tif 000010