(57)【要約】      （修正有）【課題】本発明は、装置の小型化と低リップル化の両立を実現する高電圧発生装置、及びそれを用いた荷電粒子線装置を提供する。【解決手段】薄膜の積層によって形成されるダイオード２０８、或いはコンデンサ２０７の少なくとも一方を含む素子形成層が複数積層されたコッククロフト・ウォルトン回路を有する高電圧発生装置、及び当該高電圧発生装置を備えた荷電粒子線装置を提案する。このような構成によれば、高い耐電圧性を備えつつ装置の小型化が可能となると共に、低リップル化を実現することが可能となる。【選択図】図４
2015023781.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードとコンデンサからなるコッククロフト・ウォルトン回路を有する高電圧発生装置において、
薄膜の積層によって形成されるダイオード、或いはコンデンサの少なくとも一方を含む素子形成層が複数積層されたコッククロフト・ウォルトン回路を有することを特徴とする高電圧発生装置。
【請求項２】
請求項１において、
前記コンデンサが形成された素子形成層には、誘電体となる薄膜を挟むように導電性の薄膜が形成されていることを特徴とする高電圧発生装置。
【請求項３】
請求項１において、
前記ダイオードが形成された素子形成層には、ｐｎ接合層となる薄膜が形成されていることを特徴とする高電圧発生装置。
【請求項４】
請求項１において、
誘電体となる薄膜を挟むように導電性の薄膜が形成されている第１の素子形成層と、ｐｎ接合層となる薄膜が形成された第２の素子形成層を有し、当該第１の素子形成層と第２の素子形成層は交互に積層されていることを特徴とする高電圧発生装置。
【請求項５】
請求項１において、
前記薄膜はスパッタリングによって形成されることを特徴とする高電圧発生装置。
【請求項６】
荷電粒子源から放出されるビームを加速する加速電源を備えた荷電粒子線装置において、
前記加速電源は、薄膜の積層によって形成されるダイオード、或いはコンデンサの少なくとも一方を含む素子形成層が複数積層されたコッククロフト・ウォルトン回路を含むことを特徴とする荷電粒子線装置。
【請求項７】
第１の絶縁層の一部を除去した除去領域に、第１の金属層、誘電層、第２の金属層の順に積層されるコンデンサ部、及び前記第１の絶縁層の除去領域以外の部分であって、当該第１の絶縁層を貫通する第１の配線部を有する第１の層と、
当該第１の層上に積層された第２の絶縁層であって、前記第１の配線部に接続されると共に前記第２の絶縁層を貫通する第２の配線部、及び第１の層の第２の金属層に接続されると共に前記第２の絶縁層を貫通する第３の配線部を有する第２の層と、
当該第２の層に積層されるダイオード部、当該ダイオード部の一端と前記第２の配線部を接続する第４の配線部、及び前記ダイオード部の他端と前記第３の配線部を接続する第５の配線部を有する第３の層とを含み、
当該第１の層、第２の層、第３の層から構成される積層部が、第３の絶縁層を介して複数積層され、当該第３の絶縁層は、前記１の積層部の第４の配線部と他の積層部の第１の金属層を接続する第６の配線部と、前記１の積層部の第５の配線部と前記他の積層部の第１の配線部を接続する第７の配線部を有することを特徴とするコッククロフト・ウォルトン回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧発生装置に係り、特に電子顕微鏡やイオン加速装置等の荷電粒子を加速する高電圧発生装置に関する。
【背景技術】
【０００２】
高電圧発生装置は電子線発生装置やイオンビーム発生装置、Ｘ線発生装置に必須の技術である。これらには通常直流高電圧電源を用いるが、直流高電圧を得るための多段倍電圧整流回路としてコッククロフト・ウォルトン回路（以下ＣＷ回路）が広く用いられている。特許文献１には電子顕微鏡のエミッタに高電圧を印加するための高電圧発生装置として、ＣＷ回路を適用した例が示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２３５４６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＣＷ回路を用いた高電圧発生装置は、コンデンサやダイオードなどの電子部品の組み合わせによって構成されている。一方、十分な高電圧を発生するためには、各部品間の耐電圧を確保する必要があり、電圧が高ければ高いほど大型化せざるを得ない。絶縁材料を工夫する事によって、小型化することも考えられるが、同一の絶縁材料を用いた場合で比較すると、やはり電圧が高いほど構造が大型化する。
【０００５】
耐電圧を保つために大型化すると効率の低下およびリップルの増大を招く。しかし、小型化すると電子部品などを用いた構造では耐電圧が低下してしまい、所望の電圧を得られない場合がある。さらに、大型化した高電圧発生装置を採用した場合に、電位供給箇所へ高電圧ケーブルを用いて電位を供給する。この場合に、ケーブルなどを通じて振動が伝搬し、電子顕微鏡等においては観察像へのノイズ源になる可能性がある。特許文献１には高電圧発生装置の小型化とリップル低下の両立については何ら論じられていない。
【０００６】
以下に、装置の小型化と低リップル化の両立を目的とする高電圧発生装置、及びそれを用いた荷電粒子線装置について説明する。
【課題を解決するための手段】
【０００７】
上記目的を達成するための一態様として、薄膜の積層によって形成されるダイオード、或いはコンデンサの少なくとも一方を含む素子形成層が複数積層されたコッククロフト・ウォルトン回路を有する高電圧発生装置、及び当該高電圧発生装置を備えた荷電粒子線装置を提案する。
【発明の効果】
【０００８】
上記構成によれば、高い耐電圧性を備えつつ装置の小型化が可能となると共に、低リップル化を実現することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】高圧電源発生装置における機能ブロックの一例を示す図。
【図２】コンデンサが形成された積層構造の一例を示す図。
【図３】ＣＷ回路の一例を示す図。
【図４】ＣＷ回路を積層構造にて形成する一例を示す図。
【図５】高電圧発生装置の昇圧回路が荷電粒子線装置本体から離間して配置される荷電粒子線装置の一例を示す図。
【図６】高電圧発生装置の昇圧回路を荷電粒子線装置本体上に配置した荷電粒子線装置の一例を示す図。
【図７】コンデンサの製造工程を示す図。
【図８】複数の回路層を積層して形成したＣＷ回路の一例を示す図。
【図９】ＣＷ回路の詳細を説明する図。
【発明を実施するための形態】
【００１０】
ＣＷ回路は、直流高電圧を得るのに好適な回路である。ＣＷ回路の昇圧効率は式１で表すことができる。式１を見ると明らかなように、浮遊容量Ｃｓが大きいほど昇圧効率Ｆは低下する。Ｆは０から１の値をとり、値がより大きければ昇圧効率がより高い。ＣはＣＷ回路のコンデンサ容量でありＮは段数を表す。
【００１１】
【数１】
2015023781.tif 000003
【００１２】
ＦはＣｓに対して単調減少関数であり、Ｃｓは小さい事が望ましい。しかし部品の耐圧の限界からある程度の大型化は必要であり、装置が大型化すれば表面積が増加し、Ｃｓが大きくなり昇圧効率は低下する。また、出力電圧のリップルに目を向けると、リップルＶｓｒは以下の式で表される。
【００１３】
【数２】
2015023781.tif 000004
【００１４】
ここでＥはＣＷ回路の入力電圧の振幅である。この式から、リップルも装置が大型化すれば同様に大きくなるとわかる。
【００１５】
そこで本実施例では、電子部品や樹脂などの通常ｍｍ以上で用いる絶縁材料ではなく、マイクロファブリケーション技術等によって形成されるμｍオーダーの薄膜を用いることによって、上記の相反する課題を解決出来る。スパッタリングなどで作成した薄膜は耐電圧が高く、例としてＳｉ3Ｎ4およびＳｉＯ2の複合膜において、５μｍで１ｋＶ以上の耐電圧がある。１ｍｍ当りに換算すると、２００ｋＶ／ｍｍである。通常ｍｍオーダーで用いる絶縁材料と比較して、膜内部のボイドなどの欠陥が少なく膜の品質が良いため、このような特徴が生まれる。
【００１６】
薄膜を積層することによってコンデンサのような素子を構成し、当該素子が形成された素子形成層が複数積層されたコッククロフト・ウォルトン回路によれば、高電圧発生装置の小型化および低リップル化を行う事が出来る。
【００１７】
高電圧発生装置は図１に示すように、電力供給ユニット、トランス１次側電流源および制御部、昇圧トランス、ＣＷ回路、フィルター回路、分圧器、フィードバック制御回路から構成される。図の矢印は電圧の出力先又は信号の出力先を示してしるが、この例に限定するものではなく、例えばフィルター回路から分圧器に入力される電圧がそのまま出力せずに再度フィルター回路を通る場合もある。また、例えばフィルター回路を用いないなど、構成要素の一部を省略する場合もある。さらに電力源として商用電源などを用いた場合は、電力源は高電圧発生装置に含まないが、バッテリーなどを用いた場合は電力源も高電圧発生装置に含める。
【００１８】
これらの構成要素の全て又は一部をマイクロファブリケーション技術によって製作する事が考えられるが、ここでは一例として主に高電圧部分となるＣＷ回路、フィルター回路、分圧器を、マイクロファブリケーション技術を用いて製作した場合を述べる。
【００１９】
ＣＷ回路をマイクロファブリケーション技術で製作する場合、市販の電子部品又はそれに類する部品を組み合わせるのではなく、積層構造で製作を行う。ここで先に述べた理由により浮遊容量を低減する事によって昇圧効率を高く保てるので、例えば１段あたり１．２ｋＶで３０ｋＶ出力するとして、約３０段のＣＷ回路で実現出来る。このときＣＷ回路に必要なダイオードも半導体製造技術を応用してμｍオーダーの大きさで積層構造により製作する。
【００２０】
図２は、薄膜を積層することによって形成したダイオード素子形成層の一例を示す図である。Ｓｉ基板２００上に化学蒸着（以下ＣＶＤ）によって絶縁膜２０１（例えば窒化ケイ素）を形成する。次に、スパッタによってメタル層２０２を形成し、スパッタ又はＣＶＤにて誘電体層２０３を形成、そして再度メタル層２０２を形成することによってコンデンサを作る事が出来る。
【００２１】
次にＳｉ単結晶層を例えばスパッタとレーザーアニールによって形成し、イオン注入などによってｐｎ接合を作成しダイオード層を作成する。
【００２２】
このような作成工程を繰り返すことによって、コンデンサとダイオードの形成層を繰り返し積層し、図４に例示するような適正な配線を施すことによって、ＣＷ回路を構成する。
【００２３】
また、層製作時にパターン形成も行う事によって、コンデンサとダイオードを導電体によって接続し、さらに上記層製作を繰り返し組み合せる事によって、例えば図３に示す３段のＣＷ回路を図４に例示するように層構造にて製作する事が出来る。
【００２４】
図３において、２０４は出力部であり、２０５は昇圧トランスの２次側である。破線２０６で囲まれた回路を積層構造にて製作する。ここではコンデンサ層２０７、ダイオード層２０８の繰り返しとして例示してあるが、配線層を適宜組み込む事も考えられる。また、ここではＣＷ回路の基本形を示しているが、対称型ＣＷ回路などの派生形も積層構造にて同様に製作可能である。
【００２５】
図７は、ＣＷ回路のコンデンサ部と配線部が含まれる層の具体的な製造プロセスを示す図である。（１）先ず、基板２２３上に絶縁層２２２を積み上げ、マスク２２１を施す。（２）次に、エッチングにより絶縁層の一部を除去する。（３）絶縁層の除去部分に、コンデンサ電極となる金属層２２４を積み上げる。（４）金属層２２４上に高誘電体層２２６を積み上げ、次にコンデンサ電極層２２５を積み上げる。（５）次に、マスク２２１を除去するように、平坦化を行うことによって、コンデンサ電極層２２５上部を最上面とする。（６）次に配線部となる部分を非マスク部としたマスク２２７を施す。（７）マスク２２７の非マスク部のエッチングによりコンタクト形成用の穴をあける。（８）前ステップで形成された穴にコンタクト２２８を埋め込み、平坦化を行う。（９）平坦化処理の後、絶縁層２２９を積み上げる。（１０）絶縁層２２９の配線部を形成する部分を非マスク部とするマスク２３０を施す。（１１）エッチングによりコンタクト形成用の穴２３１をあける。（１２）コンタクト２３２を埋め込み、平坦化を行う。
【００２６】
以上のプロセスによりコンタクトを形成し、コンデンサ部とダイオード部２３３を接続することによって、図８のようなＣＷ回路を形成する。図８はコンデンサ、ダイオード、及び配線部となる回路層が複数積層されたＣＷ回路の具体的な構成を示す図である。このようなＣＷ回路は、図７に例示したような加工工程と、ダイオード部２３３の形成工程を繰り返すことによって形成される。図８（ａ）はＣＷ回路の全体図、図８（ｂ）はＣＷ回路の一部８０１の回路図、図８（ｃ）はＣＷ回路の一部８０１の拡大図である。図８（ｂ）（ｃ）を比較するとわかるように、図７に例示した加工工程と、ダイオード部２３３の形成工程の繰り返しによって、ＣＷ回路に必要なダイオード部２３３、コンデンサ部８０２、８０３、コンデンサ部８０２、８０３、ダイオード部２３３間の接続、及び層間の接続を行うための配線部８０４，８０５を形成することが可能となる。ダイオード部２２３が含まれる層には、離間した２つのコンデンサ電極と、ダイオード部の一端を接続する金属層が形成される。
【００２７】
図９は、ＣＷ回路を構成する複数層の位置関係をより詳細に説明するための図である。本実施例のＣＷ回路は、第１の金属層、誘電体層、及び第２の金属層からなるコンデンサ部と、第１の配線部を有する第１の層、第１の層上に積層された第２の絶縁層であって、第１の配線部に接続されると共に第２の絶縁層を貫通する第２の配線部、及び第１の層の第２の金属層に接続されると共に第２の絶縁層を貫通する第３の配線部を有する第２の層、及び第２の層に積層されるダイオード部、当該ダイオード部の一端と第２の配線部を接続する第４の配線部、及び前記ダイオード部の他端と前記第３の配線部を接続する第５の配線部を有する第３の層とを含んでいる。このような３つの層が積層された積層層を複数積層することによって、コッククロフト・ウォルトン回路が形成される。
【００２８】
また、３つの層を積層した積層層間には絶縁層（第３の絶縁層）が配置されている。第３の絶縁層には、離間した２つのコンデンサ電極と、ダイオードの一端を接続するための電極（第６の配線部、第７の配線部）が形成されている。
【００２９】
上記のようなＣＷ回路によれば、高電圧発生装置の小型化および低リップル化の実現が可能となる。
【００３０】
また、上記の積層ＣＷ回路を同一基板上に１回路だけではなく複数回路製作し、その一部又は全てを並列接続として使用する事も出来る。並列接続とする利点として単独使用の場合と比較して電流の最大出力値を高くする事が出来る。
【００３１】
なお、ここでは元になるＳｉなどの基板面に対して垂直方向にＣＷ回路を形成していく方法を述べたが、それに限定するわけではなく、基板面に対して水平方向に回路を形成していく事も出来る。
【００３２】
次に、走査電子顕微鏡（ＳＥＭ）について、高電圧発生装置をＳＥＭとは離間した位置に配置した例と、上述のような手法により形成されたＣＷ回路を含む高電圧発生装置をＳＥＭ上に配置した例を説明する。図５に例示するＳＥＭは電子ビームを加速するための加速電源（高電圧発生装置３０１）を、ＳＥＭ本体３１１から離間した位置に配置すると共に、加速電圧を、高電圧ケーブル３００を介して印加する例を示している。
【００３３】
ＣＷ回路を含む高電圧発生装置３０１は、加速管３０４に電子源３０２からウェーネルト電極３０３によって引き出された電子ビーム３０５を加速させる加速筒３０４の加速電圧として、当該加速筒３０４に印加される。電子ビーム３０５は、コンデンサレンズ３０６によって収束され、走査偏向器３０７によって走査されて、試料３０９に到達する。試料３０９に到達する電子ビーム３０５は対物レンズ３０８によって集束された上で試料３０９に照射される。試料３０９から放出された電子等は、検出器３１０によって捕捉され、図示しない画像形成装置によって画像化される。
【００３４】
上述のような形成法を採用しないＣＷ回路を含む高電圧発生装置３０１は電子光学系のカラム同じオーダーの大きさとなる。そのためカラムと分離したユニットとなり、高電圧ケーブル３００を用いて電位をカラムに供給しなければならない。
【００３５】
一方、図２に例示するような薄膜多層構造型の素子層を含むＣＷ回路を含む高電圧発生装置を備えたＳＥＭを図６に例示する。ＣＷ回路の小型化が可能な事に加えて、浮遊容量の低減によってＣＷ回路の多段化が可能となり、１段当りの電圧が低くなるので、昇圧トランスを小型化することによって、昇圧トランス３１４、ＣＷ回路部３１５、フィルター回路３１２、及び分圧器３１５を、カラムに比較して十分小さい大きさにてカラム上部に実装可能となる。電力供給ユニット３１８、トランス１次側電流源および制御部３１７、及びフィードバック回路３１６はカラムと一体化していないものの、ケーブルは高電圧ケーブル３００のかわりに信号ケーブル３１９を用いる事が出来る。
【００３６】
上記高電圧発生装置は、ＳＥＭ以外に、透過型電子顕微鏡（ＴＥＭ）、或いは試料にイオンビームを照射するイオンビーム照射装置のような他の荷電粒子線装置への適用が可能である。
【符号の説明】
【００３７】
２０１  絶縁膜
２０２  メタル層
２０３  誘電体層
２０４  出力部
２０５  昇圧トランスの２次側
２０７  コンデンサ層
２０８  ダイオード層
【図１】
2015023781.tif 000005
【図２】
2015023781.tif 000006
【図３】
2015023781.tif 000007
【図４】
2015023781.tif 000008
【図５】
2015023781.tif 000009
【図６】
2015023781.tif 000010
【図７】
2015023781.tif 000011
【図８】
2015023781.tif 000012
【図９】
2015023781.tif 000013