(57)【要約】【課題】生産性を向上させることができる半導体装置の製造方法を得る。【解決手段】表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板１を準備する。Ｓｉ基板１の表面上にＡｌｘＧａｙＩｎｚＮ膜２をエピタキシャル成長させる。ＡｌｘＧａｙＩｎｚＮ膜２をエピタキシャル成長させた後に、Ｓｉ基板１を裏面から研削して薄板化する。ベベル部の加工量がベベル部の最外端部を境にして表面側と裏面側とで非対称である。平坦部の表面から最外端部までの厚みは平坦部の裏面から最外端部までの厚みより薄い。【選択図】図２
2015018960.tif 000002
【特許請求の範囲】
【請求項１】
表面と裏面が平坦になっている平坦部と、前記平坦部の外周に設けられたベベル部とを有するＳｉ基板を準備する工程と、
前記Ｓｉ基板の表面上にIII−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程と、
前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させた後に、前記Ｓｉ基板を裏面から研削して薄板化する工程とを備え、
前記ベベル部の加工量が前記ベベル部の最外端部を境にして表面側と裏面側とで非対称であり、
前記平坦部の前記表面から前記最外端部までの厚みは前記平坦部の前記裏面から前記最外端部までの厚みより薄いことを特徴とする半導体装置の製造方法。
【請求項２】
前記Ｓｉ基板の研削は厚み方向において前記最外端部の位置を超えないことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記平坦部の前記表面から前記最外端部までの厚みが４０μｍ以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記Ｓｉ基板を準備する工程と前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程との間に、前記ベベル部の表面側に酸化膜を形成する工程を備え、
前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程と前記Ｓｉ基板を裏面から研削して薄板化する工程との間に、前記酸化膜を除去する工程を備えることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
【請求項５】
表面と裏面が平坦になっている平坦部と、前記平坦部の外周に設けられたベベル部とを有するＳｉ基板を準備する工程と、
前記ベベル部の表面側に酸化膜を形成する工程と、
前記酸化膜を形成した後に、前記Ｓｉ基板の表面上にIII−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程と、
前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させた後に前記酸化膜を除去する工程と、
前記酸化膜を除去した後に前記Ｓｉ基板を裏面から研削して薄板化する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項６】
前記酸化膜の厚みは前記III−Ｖ族窒化物半導体膜の厚み以上であることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記III−Ｖ族窒化物半導体膜はＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ≠０）膜であることを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｉ基板上にIII−Ｖ族窒化物半導体膜をエピタキシャル成長させる半導体装置の製造方法に関する。
【背景技術】
【０００２】
エレクトロニクス・オプトエレクトロニクス用材料としてIII−Ｖ族窒化物半導体膜、特にＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ≠０）膜をエピタキシャル成長させることが提案されている（例えば、特許文献１参照）。このＡｌＧａＩｎＮ膜のエピタキシャル成長法としては有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）が知られている。
【０００３】
ＭＯＣＶＤ法によるＧａＮのエピタキシャル成長にはサファイア基板が広く使用されていた。しかし、ＧａＮとの格子整合性が低い上、熱膨張係数も異なっており、従来はＧａＮの結晶性を向上させることができずにいた。近年、低温バッファ層の技術が確立されてからはＧａＮの結晶性が向上し、主に青色や白色系のＬＥＤ用途向けのデバイス作製技術が飛躍的な進歩を遂げた。
【０００４】
しかし、低転位化をはじめとする更なる結晶性の向上が難しい。そして、サファイア自体の熱伝導率が低く、デバイス化した際の放熱が不十分でデバイス性能が低下してしまう。このため、他の基板材料に対する期待は根強い。格子整合性が高く、高温でも安定なＳｉＣもその候補のひとつである。しかし、近年向上してきてはいるもののマイクロパイプなどの結晶自体の品質の問題に加え、高価で大口径化が難しいという問題がある。
【０００５】
これに対し、Ｓｉ基板は十分な大口径化と低転位化ができていて、しかも安価で安定して入手できる。しかし、Ｓｉ基板とＧａＮとは格子整合性、熱膨張係数の違いの問題がある。このため、基板上に低温ＡｌＮバッファ層とＧａＮを順に成長させた後に室温に戻した場合、サファイア基板ではＧａＮ層には圧縮応力が働くためクラックは入りにくいが、Ｓｉ基板では引張応力となるためクラックが入りやすい。さらに、Ｇａ（又はＧａＮ）とＳｉの反応が関係するメルトバックエッチングなどの問題もある。このような数多くの問題があったが、近年、多層膜バッファ層などの技術開発が進み、十分実用レベルにまで達してきている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２４３７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体装置の製造において、Ｓｉ基板上に有機金属気相成長法によってIII−Ｖ族窒化物半導体膜をエピタキシャル成長させ、その後に裏面研削によりウエハを薄板化する。しかし、裏面研削を進めるとベベル部（ウエハの端面および周辺の傾斜部）のIII−Ｖ族窒化物半導体膜が露出・脱落してしまう。そして、脱落したIII−Ｖ族窒化物半導体膜が研削時に巻き込まれて局所的にウエハを削ることでチッピングが発生し、ウエハの外周が欠けてしまい、生産性が悪化する。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的は生産性を向上させることができる半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の製造方法は、表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板を準備する工程と、前記Ｓｉ基板の表面上にIII−Ｖ族窒化物半導体膜をエピタキシャル成長させる工程と、前記III−Ｖ族窒化物半導体膜をエピタキシャル成長させた後に、前記Ｓｉ基板を裏面から研削して薄板化する工程とを備え、前記ベベル部の加工量が前記ベベル部の最外端部を境にして表面側と裏面側とで非対称であり、前記平坦部の前記表面から前記最外端部までの厚みは前記平坦部の前記裏面から前記最外端部までの厚みより薄いことを特徴とする。
【発明の効果】
【００１０】
本発明により、生産性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図３】比較例に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
【図１１】本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
本発明の実施の形態１に係る半導体装置の製造方法について図面を参照して説明する。図１及び図２は、本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【００１４】
まず、図１に示すように、表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板１を準備する。ここで、ベベル部の加工量がベベル部の最外端部を境にして表面側と裏面側とで非対称である。平坦部の表面から最外端部までの厚みは、平坦部の裏面から最外端部までの厚みより薄く、例えば４０μｍ以下である。
【００１５】
次に、図２に示すように、ＭＯＣＶＤ法を用いてＳｉ基板１の表面上に、III−Ｖ族窒化物半導体膜の一例であるＡｌｘＧａｙＩｎｚＮ（ｘ＋ｙ＋ｚ＝１、ｙ≠０）膜２をエピタキシャル成長させる。この際にＡｌｘＧａｙＩｎｚＮ膜２の堆積は最外端部までに止まり、最外端部より下方領域へのエピタキシャル成長は生じない。
【００１６】
具体的には、加熱装置によって所定の温度に加熱されたサセプタ上に載置されたＳｉ基板１を反応炉内に保持し、この反応炉にトリメチルアルミニウム、トリメチルガリウムまたはトリメチルインジウムまたはこれらの有機金属ガスの２種類以上の混合ガスと、窒素原料であるアンモニアとを、水素や窒素のようなキャリアガスと一緒にガス導入部より反応炉内に導入し、有機金属とアンモニアとの反応によってＡｌｘＧａｙＩｎｚＮ膜２をＳｉ基板１上に堆積させる。例えばＳｉ基板１上に電界効果トランジスタ（FET: Field Effect Transistor）を作製する場合には、エピタキシャル成長により層厚１．５μｍのＡｌＧａＮバッファ層、層厚１．０μｍのＧａＮ電子走行層、層厚２５ｎｍのＡｌ０．２Ｇａ０．８Ｎ電子供給層を順に堆積する。次に、電極と配線を形成する。
【００１７】
次に、Ｓｉ基板１を裏面から研削して薄板化する。ただし、Ｓｉ基板１の研削は厚み方向において最外端部の位置を超えない。例えばＳｉ基板１は４０μｍにまで薄板化される。最後に、ダイシング、ダイボンディング、ワイヤボンディング、パッケージングを行うことで半導体装置が完成する。
【００１８】
続いて、本実施の形態の効果を比較例と比較して説明する。図３は、比較例に係る半導体装置の製造方法を示す断面図である。比較例ではベベル部の加工量が表面側と裏面側とで対称である。このため、裏面研削を進めるとベベル部のＡｌｘＧａｙＩｎｚＮ膜２が露出・脱落してしまう。そして、脱落したＡｌｘＧａｙＩｎｚＮ膜２が研削時に巻き込まれて局所的にＳｉ基板１を削ることでチッピングが発生し、Ｓｉ基板１の外周が欠けてしまい、生産性が悪化する。
【００１９】
これに対して、本実施の形態では、ベベル部の加工量が表面側と裏面側とで非対称であり、平坦部の表面から最外端部までの厚みが平坦部の裏面から最外端部までの厚みより薄い。従って、裏面研削を進めてもＡｌｘＧａｙＩｎｚＮ膜２が露出し難いため、チッピングの発生を抑制して、生産性を向上させることができる。
【００２０】
実施の形態２．
本発明の実施の形態２に係る半導体装置の製造方法について図面を参照して説明する。図４〜９は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【００２１】
まず、図４に示すように、表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板１を準備する。そして、平坦部をマスク３で覆う。
【００２２】
次に、図５に示すように、熱ＣＶＤを用いてベベル部の表面側に酸化膜４を形成する。酸化膜４の厚みは２．５μｍである。その後、図６に示すように、マスク３を除去する。
【００２３】
次に、図７に示すように、ＭＯＣＶＤ法を用いてＳｉ基板１の表面上にＡｌｘＧａｙＩｎｚＮ膜２をエピタキシャル成長させる。例えばＳｉ基板１上に電界効果トランジスタを作製する場合には実施の形態１と同様の作製フローを行う。その後、図８に示すように、酸化膜４を除去する。次に、図９に示すように、Ｓｉ基板１を裏面から研削して薄板化する。
【００２４】
上記のようにベベル部の表面側に酸化膜４を形成することで、ベベル部の表面側へのＡｌｘＧａｙＩｎｚＮ膜２のエピタキシャル成長が阻害される。従って、裏面研削を進めてもＡｌｘＧａｙＩｎｚＮ膜２が露出し難いため、チッピングの発生を抑制して、生産性を向上させることができる。
【００２５】
なお、ベベル部の表面側へのＡｌｘＧａｙＩｎｚＮ膜２のエピタキシャル成長を防ぐために、酸化膜４の厚みはＡｌｘＧａｙＩｎｚＮ膜２の厚み以上であることが望ましい。例えばＡｌｘＧａｙＩｎｚＮ膜２の厚みが１．０μｍの場合には酸化膜４の厚みも１．０μｍとする。
【００２６】
実施の形態３．
本発明の実施の形態３に係る半導体装置の製造方法について図面を参照して説明する。図１０及び図１１は、本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
【００２７】
まず、図１０に示すように、表面と裏面が平坦になっている平坦部と、平坦部の外周に設けられたベベル部とを有するＳｉ基板１を準備する。ここで、ベベル部の加工量がベベル部の最外端部を境にして表面側と裏面側とで非対称である。平坦部の表面から最外端部までの厚みは、平坦部の裏面から最外端部までの厚みより薄く、例えば４０μｍ以下である。そして、実施の形態２と同様に熱ＣＶＤを用いてベベル部の表面側に酸化膜４を形成する。
【００２８】
次に、実施の形態２と同様に、ＭＯＣＶＤ法を用いてＳｉ基板１の表面上にＡｌｘＧａｙＩｎｚＮ膜２をエピタキシャル成長させる。例えばＳｉ基板１上に電界効果トランジスタを作製する場合には実施の形態１と同様の作製フローを行う。その後、酸化膜４を除去する。次に、図１１に示すように、Ｓｉ基板１を裏面から研削して薄板化する。
【００２９】
本実施の形態では、実施の形態１と同様にベベル部の加工量が表面側と裏面側とで非対称であり、平坦部の表面から最外端部までの厚みが平坦部の裏面から最外端部までの厚みより薄い。さらに、実施の形態２と同様にベベル部の表面側に酸化膜４を形成することで、ベベル部の表面側へのＡｌｘＧａｙＩｎｚＮ膜２のエピタキシャル成長が阻害される。従って、裏面研削を進めてもＡｌｘＧａｙＩｎｚＮ膜２が露出し難いため、チッピングの発生を抑制して、実施の形態１，２よりも更に生産性を向上させることができる。
【００３０】
なお、ベベル部の表面側へのＡｌｘＧａｙＩｎｚＮ膜２のエピタキシャル成長を防ぐために、酸化膜４の厚みはＡｌｘＧａｙＩｎｚＮ膜２の厚み以上であることが望ましい。例えばＡｌｘＧａｙＩｎｚＮ膜２の厚みが１．０μｍの場合には酸化膜４の厚みも１．０μｍとする。
【符号の説明】
【００３１】
１  Ｓｉ基板、２  ＡｌｘＧａｙＩｎｚＮ膜（III−Ｖ族窒化物半導体膜）、３  マスク、４  酸化膜
【図１】
2015018960.tif 000003
【図２】
2015018960.tif 000004
【図３】
2015018960.tif 000005
【図４】
2015018960.tif 000006
【図５】
2015018960.tif 000007
【図６】
2015018960.tif 000008
【図７】
2015018960.tif 000009
【図８】
2015018960.tif 000010
【図９】
2015018960.tif 000011
【図１０】
2015018960.tif 000012
【図１１】
2015018960.tif 000013