(57)【要約】【課題】リカバリデータ信号とリカバリクロック信号を所定の位相関係に制御することが可能なＣＤＲ回路を提供する。【解決手段】ＣＤＲ回路１００は、第１ないし第２のデータ用遅延セルＩＤ１、ＩＤ２を備える。ＣＤＲ回路１００は、第１ないし第４の発振用遅延セルＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４を備える。ＣＤＲ回路１００は、第２のデータ信号ｄ２をリカバリデータ信号Ｄｏｕｔとしてデータ出力端子ＴＤｏｕｔから出力する。ＣＤＲ回路１００は、発振クロック信号ａ０をリカバリクロック信号ＲＣＫとしてクロック出力端子ＴＲＣＫから出力する。【選択図】図１
2015080113.tif 000002
【特許請求の範囲】
【請求項１】
受信データ信号が入力され、前記受信データ信号を遅延させた第１のデータ信号を出力する第１のデータ用遅延セルと、
前記第１のデータ信号が入力され、前記第１のデータ信号を遅延させた第２のデータ信号を出力する第２のデータ用遅延セルと、
発振クロック信号が入力され、前記発振クロック信号を遅延させた第１のクロック信号を出力するものであり、前記受信データ信号の論理が第１の論理である場合には、前記第１のクロック信号の論理を、前記発振クロック信号の論理と同じ論理に設定し、一方、前記受信データ信号の論理が前記第１の論理を反転させた第２の論理である場合には、前記第１のクロック信号の論理を、前記発振クロック信号の論理を反転させた論理に設定する第１の発振用遅延セルと、
前記第１のクロック信号が入力され、前記第１のクロック信号を遅延させた第２のクロック信号を出力するものであり、前記第１のデータ信号の論理が前記第２の論理である場合には、前記第２のクロック信号の論理を、前記第１のクロック信号の論理と同じ論理に設定し、一方、前記第１のデータ信号の論理が前記第１の論理である場合には、前記第２のクロック信号の論理を、前記第１のクロック信号の論理を反転させた論理に設定する第２の発振用遅延セルと、
前記第２のクロック信号が入力され、前記第２のクロック信号を遅延させた第３のクロック信号を出力する第３の発振用遅延セルと、
前記第３のクロック信号が入力され、前記第３のクロック信号を遅延させ且つ前記第３のクロック信号の論理を反転した論理の第４のクロック信号を前記発振クロック信号として出力する第４の発振用遅延セルと、を備え、
前記第２のデータ信号をリカバリデータ信号としてデータ出力端子から出力し、
前記発振クロック信号をリカバリクロック信号としてクロック出力端子から出力することを特徴とするＣＤＲ回路。
【請求項２】
受信データ信号が入力され、前記受信データ信号を遅延させた第１のデータ信号を出力する第１のデータ用遅延セルと、
前記第１のデータ信号が入力され、前記第１のデータ信号を遅延させた第２のデータ信号を出力する第２のデータ用遅延セルと、
前記第２のデータ信号が入力され、前記第２のデータ信号を遅延させた第３のデータ信号を出力する第３のデータ用遅延セルと、
前記第３のデータ信号が入力され、前記第３のデータ信号を遅延させた第４のデータ信号を出力する第４のデータ用遅延セルと、
発振クロック信号が入力され、前記発振クロック信号を遅延させた第１のクロック信号を出力するものであり、前記受信データ信号の論理が第１の論理である場合には、前記第１のクロック信号の論理を、前記発振クロック信号の論理と同じ論理に設定し、一方、前記受信データ信号の論理が前記第１の論理を反転させた第２の論理である場合には、前記第１のクロック信号の論理を、前記発振クロック信号の論理を反転させた論理に設定する第１の発振用遅延セルと、
前記第１のクロック信号が入力され、前記第１のクロック信号を遅延させた第２のクロック信号を出力するものであり、前記第１のデータ信号の論理が前記第２の論理である場合には、前記第２のクロック信号の論理を、前記第１のクロック信号の論理と同じ論理に設定し、一方、前記第１のデータ信号の論理が前記第１の論理である場合には、前記第２のクロック信号の論理を、前記第１のクロック信号の論理を反転させた論理に設定する第２の発振用遅延セルと、
前記第２のクロック信号が入力され、前記第２のクロック信号を遅延させた第３のクロック信号を出力するものであり、前記第２のデータ信号の論理が前記第１の論理である場合には、前記第３のクロック信号の論理を、前記第２のクロック信号の論理と同じ論理に設定し、一方、前記第２のデータ信号の論理が前記第２の論理である場合には、前記第３のクロック信号の論理を、前記第２のクロック信号の論理を反転させた論理に設定する第３の発振用遅延セルと、
前記第３のクロック信号が入力され、前記第３のクロック信号を遅延させた論理の第４のクロック信号を出力するものであり、前記第３のデータ信号の論理が前記第２の論理である場合には、前記第４のクロック信号の論理を、前記第３のクロック信号の論理を反転させた論理に設定し、一方、前記第３のデータ信号の論理が前記第１の論理である場合には、前記第４のクロック信号の論理を、前記第３のクロック信号の論理と同じ論理に設定する第４の発振用遅延セルと、
前記第４のクロック信号が入力され、前記第４のクロック信号を遅延させた第５のクロック信号を出力する第５の発振用遅延セルと、
前記第５のクロック信号が入力され、前記第５のクロック信号を遅延させた第６のクロック信号を出力する第６の発振用遅延セルと、を備え、
前記第４のデータ信号をリカバリデータ信号としてデータ出力端子から出力し、
前記第４のクロック信号は、前記発振クロック信号であり、前記第６のクロック信号をリカバリクロック信号としてクロック出力端子から出力する
ことを特徴とする請求項１に記載のＣＤＲ回路。
【請求項３】
前記第１および第２のデータ用遅延セル、および前記第１ないし第４の発振用遅延セルは、信号の遅延時間が等しい
ことを特徴とする請求項１に記載のＣＤＲ回路。
【請求項４】
前記第１ないし第４のデータ用遅延セル、および前記第１ないし第６の発振用遅延セルは、信号の遅延時間が等しい
ことを特徴とする請求項２に記載のＣＤＲ回路。
【請求項５】
前記第１および第２のデータ用遅延セル、および前記第１ないし第４の発振用遅延セルは、ギルバーセル回路である
ことを特徴とする請求項１に記載のＣＤＲ回路。
【請求項６】
前記第１ないし第４のデータ用遅延セル、および前記第１ないし第６の発振用遅延セルは、ギルバートセル回路である
ことを特徴とする請求項２に記載のＣＤＲ回路。
【請求項７】
前記第１の発振用遅延セルは、
ソースが電源に接続され、ドレインが第１の出力端子に接続され、ゲートに第１の電圧が供給される第１のｐＭＯＳトランジスタと、
ソースが前記電源に接続され、ドレインが第２の出力端子に接続され、ゲートに前記第１の電圧が供給される第２のｐＭＯＳトランジスタと、
ドレインが前記第１のｐＭＯＳトランジスタのドレインに接続され、ゲートが第１の入力端子に接続された第１のｎＭＯＳトランジスタと、
ドレインが前記第２のｐＭＯＳトランジスタのドレインに接続され、ソースが前記第１のｎＭＯＳトランジスタのソースに接続され、ゲートが第２の入力端子に接続された第２のｎＭＯＳトランジスタと、
ドレインが前記第１のｎＭＯＳトランジスタのソースに接続され、ゲートが第３の入力端子に接続された第３のｎＭＯＳトランジスタと、
ドレインが前記第３のｎＭＯＳトランジスタのソースに接続され、ソースが接地に接続され、ゲートに第２の電圧が供給される第４のｎＭＯＳトランジスタと、
ドレインが前記第２のｐＭＯＳトランジスタのドレインに接続され、ゲートが前記第１の入力端子に接続された第５のｎＭＯＳトランジスタと、
ドレインが前記第１のｐＭＯＳトランジスタのドレインに接続され、ソースが前記第５のｎＭＯＳトランジスタのソースに接続され、ゲートが前記第２の入力端子に接続された第６のｎＭＯＳトランジスタと、
ドレインが前記第５のｎＭＯＳトランジスタのソースに接続され、ゲートが第４の入力端子に接続された第７のｎＭＯＳトランジスタと、を有し、
前記発振クロック信号と前記受信データ信号の何れか一方が、前記第１の入力端子および前記第２の入力端子に、差動入力され、
前記発振クロック信号と前記受信データ信号の残りの他方が、前記第３の入力端子および前記第４の入力端子に、差動入力され、
前記第１のクロック信号を、前記第１の出力端子および前記第２の出力端子から、差動出力する
ことを特徴とする請求項１または２に記載のＣＤＲ回路。
【請求項８】
クロック信号を生成するクロック発生器と、前記クロック信号に同期して、パラレル信号をシリアル信号に変換するパラレル−シリアル変換回路と、前記シリアル信号を、各通信規格で規定されている所定の信号レベルに変換したシリアルデータ信号を出力するドライバと、を有する送信機と、
前記ドライバが出力した前記シリアルデータ信号を伝送する伝送路と、
前記伝送路を伝送したシリアルデータ信号を受信した受信データ信号に基づいて、リカバリクロック信号およびリカバリデータ信号を生成するＣＤＲ回路と、前記リカバリクロック信号を用いて、前記リカバリデータ信号をパラレル信号に復調するシリアル−パラレル変換回路と、を有する受信機と、を備え、
前記ＣＤＲ回路は、
前記受信データ信号が入力され、前記受信データ信号を遅延させた第１のデータ信号を出力する第１のデータ用遅延セルと、
前記第１のデータ信号が入力され、前記第１のデータ信号を遅延させた第２のデータ信号を出力する第２のデータ用遅延セルと、
発振クロック信号が入力され、前記発振クロック信号を遅延させた第１のクロック信号を出力するものであり、前記受信データ信号の論理が第１の論理である場合には、前記第１のクロック信号の論理を、前記発振クロック信号の論理と同じ論理に設定し、一方、前記受信データ信号の論理が前記第１の論理を反転させた第２の論理である場合には、前記第１のクロック信号の論理を、前記発振クロック信号の論理を反転させた論理に設定する第１の発振用遅延セルと、
前記第１のクロック信号が入力され、前記第１のクロック信号を遅延させた第２のクロック信号を出力するものであり、前記第１のデータ信号の論理が前記第２の論理である場合には、前記第２のクロック信号の論理を、前記第１のクロック信号の論理と同じ論理に設定し、一方、前記第１のデータ信号の論理が前記第１の論理である場合には、前記第２のクロック信号の論理を、前記第１のクロック信号の論理を反転させた論理に設定する第２の発振用遅延セルと、
前記第２のクロック信号が入力され、前記第２のクロック信号を遅延させた第３のクロック信号を出力する第３の発振用遅延セルと、
前記第３のクロック信号が入力され、前記第３のクロック信号を遅延させ且つ前記第３のクロック信号の論理を反転した論理の第４のクロック信号を前記発振クロック信号として出力する第４の発振用遅延セルと、を備え、
前記第２のデータ信号をリカバリデータ信号としてデータ出力端子から出力し、
前記発振クロック信号をリカバリクロック信号としてクロック出力端子から出力することを特徴とするシリアル通信インターフェイス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＣＤＲ（clock and data recovery）回路に関する。
【背景技術】
【０００２】
ＣＤＲ回路は、デジタル通信において、受信機で生成されたクロック信号の周波数と位相とを、受信データストリームと同期させて、データを再生する。
【０００３】
このようなＣＤＲ回路には、例えば、インジェクションロック発振器、またはゲーテッド発振器を用いた構成がある。このＣＤＲ回路は、受信信号を何らかの形でこれらの発振器に直接入力することにより、クロック信号と受信信号とを同期させる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】LIANG Che‐Fu、LIU Shen‐Iuan、“A 20/10/5/2。5Gb/s Power-scaling Burst-Mode CDR Circuit Using GVCO/Div2/DFF Tri-mode Cells”、Dig Tech Pap IEEE Int Solid State Circuits Conf、米国、2008年、2008 Vol。1、224-225
【発明の概要】
【発明が解決しようとする課題】
【０００５】
リカバリデータ信号とリカバリクロック信号を所定の位相関係に制御することが可能なＣＤＲ回路を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様に係るＣＤＲ回路は、受信データ信号が入力され、前記受信データ信号を遅延させた第１のデータ信号を出力する第１のデータ用遅延セルを備える。ＣＤＲ回路は、前記第１のデータ信号が入力され、前記第１のデータ信号を遅延させた第２のデータ信号を出力する第２のデータ用遅延セルを備える。ＣＤＲ回路は、発振クロック信号が入力され、前記発振クロック信号を遅延させた第１のクロック信号を出力するものであり、前記受信データ信号の論理が第１の論理である場合には、前記第１のクロック信号の論理を、前記発振クロック信号の論理と同じ論理に設定し、一方、前記受信データ信号の論理が前記第１の論理を反転させた第２の論理である場合には、前記第１のクロック信号の論理を、前記発振クロック信号の論理を反転させた論理に設定する第１の発振用遅延セルを備える。ＣＤＲ回路は、前記第１のクロック信号が入力され、前記第１のクロック信号を遅延させた第２のクロック信号を出力するものであり、前記第１のデータ信号の論理が前記第２の論理である場合には、前記第２のクロック信号の論理を、前記第１のクロック信号の論理と同じ論理に設定し、一方、前記第１のデータ信号の論理が前記第１の論理である場合には、前記第２のクロック信号の論理を、前記第１のクロック信号の論理を反転させた論理に設定する第２の発振用遅延セルを備える。ＣＤＲ回路は、前記第２のクロック信号が入力され、前記第２のクロック信号を遅延させた第３のクロック信号を出力する第３の発振用遅延セルを備える。ＣＤＲ回路は、前記第３のクロック信号が入力され、前記第３のクロック信号を遅延させ且つ前記第３のクロック信号の論理を反転した論理の第４のクロック信号を前記発振クロック信号として出力する第４の発振用遅延セルを備える。
【０００７】
ＣＤＲ回路は、前記第２のデータ信号をリカバリデータ信号としてデータ出力端子から出力する。ＣＤＲ回路は、前記発振クロック信号をリカバリクロック信号としてクロック出力端子から出力する。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係るシリアル通信インターフェイス装置１０００の構成の一例を示すブロック図である。
【図２】図２は、第１の実施形態に係るＣＤＲ回路１００の構成の一例を示す回路図である。
【図３】図３は、ＣＤＲ回路１００に適用される遅延セルの構成の一例を示す図である。
【図４】図４は、図３に示す遅延セルの制御端子の論理と入出力の論理との関係の一例を示す図である。
【図５】図５は、ギルバートセル回路の回路構成の一例を示す回路図である。
【図６】図６は、図２に示すＣＤＲ回路１００の各信号の一例を示す波形図である。
【図７】図７は、第２の実施形態に係るＣＤＲ回路２００の構成の一例を示す回路図である。
【図８】図８は、図７に示すＣＤＲ回路２００の各信号の一例を示す波形図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１０】
図１は、第１の実施形態に係るシリアル通信インターフェイス装置１０００の構成の一例を示すブロック図である。
【００１１】
図１に示すように、シリアル通信インターフェイス装置１０００は、送信機ＴＸと、伝送路Ｌと、受信機ＲＸと、を備える。
【００１２】
送信機ＴＸは、クロック発生器ＣＧと、パラレル−シリアル変換回路（シリアライザ）ＳＣと、ドライバＤｒと、を有する。
【００１３】
クロック発生器ＣＧは、クロック信号ＣＬＫを生成する。
【００１４】
パラレル−シリアル変換回路ＳＣは、クロック信号ＣＬＫに同期して、nビットのパラレル信号Ｘ1、Ｘ2、・・・、Ｘnをシリアル信号Ｓｎに変換する。
【００１５】
ドライバＤｒは、シリアル信号Ｓｎを、各通信規格で規定されている所定の信号レベルに変換したシリアルデータ信号Ｓｄを出力する。
【００１６】
また、伝送路Ｌは、ドライバＤｒが出力したシリアルデータ信号Ｓｄを伝送する。この伝送路Ｌは、例えば、基板のパターン、ケーブル（光ファイバなど）等である。
【００１７】
また、受信機ＲＸは、ＣＤＲ回路１００と、シリアル−パラレル変換回路（デシリアライザ）ＤＣと、を有する。
【００１８】
ＣＤＲ回路１００は、伝送路Ｌを伝送したシリアルデータ信号Ｓｄを受信した受信データ信号Ｄｉｎに基づいて、リカバリクロック信号ＲＣＫおよびリカバリデータ信号Ｄｏｕｔを生成する。
【００１９】
シリアル−パラレル変換回路ＤＣは、リカバリクロック信号ＲＣＫを用いて、リカバリデータ信号Ｄｏｕｔをnビットのパラレル信号Ｙ1、Ｙ2、・・・、Ｙnに復調する。なお、シリアル−パラレル変換回路ＤＣは、ＣＤＲ回路１００に含まれるようにしてもよい。
【００２０】
そして、復調されたパラレル信号Ｘ1、Ｘ2、・・・、Ｘnは、次段のデジタルインターフェイスに入力される。
【００２１】
ここで、図１に示すシリアル通信インターフェイス装置１０００に適用されるＣＤＲ回路１００の構成の一例について説明する。図２は、第１の実施形態に係るＣＤＲ回路１００の構成の一例を示す回路図である。
【００２２】
図２に示すように、ＣＤＲ回路１００は、データ入力端子ＴＤｉｎと、クロック出力端子ＴＲＣＫと、データ出力端子ＴＤｏｕｔと、第１のデータ用遅延セルＩＤ１と、第２のデータ用遅延セルＩＤ２と、第１の発振用遅延セルＩＣ１と、第２の発振用遅延セルＩＣ２と、第３の発振用遅延セルＩＣ３と、第４の発振用遅延セルＩＣ４と、を備える。
【００２３】
このＣＤＲ回路１００は、受信データ信号Ｄｉｎ（ｄ０）がデータ入力端子ＴＤｉｎを介して入力され、この受信データ信号Ｄｉｎに基づいて、リカバリクロック信号ＲＣＫおよびリカバリデータ信号Ｄｏｕｔを生成し、このリカバリクロック信号ＲＣＫおよびリカバリデータ信号Ｄｏｕｔをクロック出力端子ＴＲＣＫおよびデータ出力端子ＴＤｏｕｔから出力する。
【００２４】
第１のデータ用遅延セルＩＤ１は、受信データ信号Ｄｉｎがデータ入力端子ＴＤｉｎを介して入力され、受信データ信号Ｄｉｎを遅延させた第１のデータ信号ｄ１を出力する。
【００２５】
第２のデータ用遅延セルＩＤ２は、第１のデータ信号ｄ１が入力され、第１のデータ信号ｄ１を遅延させた第２のデータ信号ｄ２を出力する。
【００２６】
第１の発振用遅延セルＩＣ１は、発振クロック信号ａ０が入力され、発振クロック信号ａ０を遅延させた第１のクロック信号ａ１を出力する。
【００２７】
この第１の発振用遅延セルＩＣ１は、受信データ信号Ｄｉｎの論理が第１の論理（例えば、論理“０”、“Ｌｏｗ”レベル）である場合には、第１のクロック信号ａ１の論理を、発振クロック信号ａ０の論理と同じ論理に設定する。
【００２８】
一方、第１の発振用遅延セルＩＣ１は、受信データ信号Ｄｉｎの論理が第１の論理を反転させた第２の論理（例えば、論理“１”、“Ｈｉｇｈ”レベル）である場合には、第１のクロック信号ａ１の論理を、発振クロック信号ａ０の論理を反転させた論理に設定する。
【００２９】
また、第２の発振用遅延セルＩＣ２は、第１のクロック信号ａ１が入力され、第１のクロック信号ａ１を遅延させた第２のクロック信号ａ２を出力する。
【００３０】
この第２の発振用遅延セルＩＣ２は、第１のデータ信号ｄ１の論理が既述の第２の論理である場合には、第２のクロック信号ａ２の論理を、第１のクロック信号ａ１の論理と同じ論理に設定する。
【００３１】
一方、第２の発振用遅延セルＩＣ２は、第１のデータ信号ｄ１の論理が既述の第１の論理である場合には、第２のクロック信号ａ２の論理を、第１のクロック信号ａ１の論理を反転させた論理に設定する。
【００３２】
第３の発振用遅延セルＩＣ３は、第２のクロック信号ａ２が入力され、第２のクロック信号ａ２を遅延させた第３のクロック信号ａ３を出力する。
【００３３】
第４の発振用遅延セルＩＣ４は、第３のクロック信号ａ３が入力され、第３のクロック信号ａ３を遅延させ且つ第３のクロック信号ａ３の論理を反転した論理の第４のクロック信号ａ４を発振クロック信号ａ０として出力する。
【００３４】
なお、ＣＤＲ回路１００に受信データ信号Ｄｉｎが入力されていない（すなわち、受信データ信号ｄ０の論理が第１の論理に固定され、第１のデータ信号ｄ１を反転した信号の論理が第１の論理に固定されている）場合、第１から第４の発振用遅延セルＩＣ４〜ＩＣ４は、リング発振器として機能する。
【００３５】
そして、ＣＤＲ回路１００は、第２のデータ信号ｄ２をリカバリデータ信号Ｄｏｕｔとしてデータ出力端子ＴＤｏｕｔから出力する。さらに、ＣＤＲ回路１００は、発振クロック信号ａ０（第４のクロック信号ａ４）をリカバリクロック信号ＲＣＫとしてクロック出力端子ＴＲＣＫから出力する。
【００３６】
なお、第１および第２のデータ用遅延セルＩＤ１、ＩＤ２、および第１ないし第４の発振用遅延セルＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４は、例えば、信号の遅延時間が等しくなるように設定されている。
【００３７】
これにより、後述のように、リカバリデータ信号とリカバリクロック信号を所定の位相関係に制御することができる。
【００３８】
また、第１および第２のデータ用遅延セルＩＤ１、ＩＤ２、および第１ないし第４の発振用遅延セルＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４は、同じ回路構成を有する。より好ましくは、第１および第２のデータ用遅延セルＩＤ１、ＩＤ２、および第１ないし第４の発振用遅延セルＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４は、アナログ乗算器である、例えば、ギルバートセル回路である。
【００３９】
これにより、回路構成に起因する各遅延セルの遅延時間のバラツキを低減することができる。
【００４０】
また、第１および第２のデータ用遅延セルＩＤ１、ＩＤ２、および第１ないし第４の発振用遅延セルＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４は、例えば、同じ製造プロセスで形成されている。
【００４１】
これにより、製造プロセスに起因する各遅延セルの遅延時間のバラツキを低減することができる。
【００４２】
ここで、ＣＤＲ回路１００に適用される遅延セルについて説明する。図３は、ＣＤＲ回路１００に適用される遅延セルの構成の一例を示す図である。また、図４は、図３に示す遅延セルの制御端子の論理と入出力の論理との関係の一例を示す図である。なお、図４において、既述の第１の論理は、信号のレベルが“Ｈｉｇｈ”レベルに対応する論理であり、既述の第２の論理は、信号のレベルが“Ｌｏｗ”レベルに対応する論理である。
【００４３】
図３に示すように、遅延セルは、信号ａｎが入力され、信号ａｎを遅延させた信号ａｎ＋１を出力するようになっている。そして、この遅延セルは、制御端子の信号ｃｎに応じて、信号ａｎ＋１の論理を制御する。この遅延セルは、一種の排他低論理和回路である。
【００４４】
ここで、例えば、遅延セルが第１の発振用遅延セルＩＣ１である場合、信号ａｎは、発振クロック信号ａ０に相当し、信号ｃｎは、受信データ信号ｄ０に相当し、信号ａｎ＋１は、第１のクロック信号ａ１に相当する。
【００４５】
また、例えば、遅延セルが第２の発振用遅延セルＩＣ２である場合、信号ａｎは、第１のクロック信号ａ１に相当し、信号ｃｎは、第１のデータ信号ｄ１を反転した信号に相当し、信号ａｎ＋１は、第２のクロック信号ａ２に相当する。
【００４６】
また、例えば、遅延セルが第３の発振用遅延セルＩＣ３である場合、信号ａｎは、第２のクロック信号ａ２に相当し、信号ｃｎは、接地電圧（すなわち、固定された“Ｌｏｗ”レベルの信号）に相当し、信号ａｎ＋１は、第３のクロック信号ａ３に相当する。
【００４７】
また、例えば、遅延セルが第４の発振用遅延セルＩＣ４である場合、信号ａｎは、第３のクロック信号ａ３に相当し、信号ｃｎは、接地電圧に相当し、信号ａｎ＋１を反転させた信号が、第４のクロック信号ａ４に相当する。
【００４８】
また、例えば、遅延セルが第１のデータ用遅延セルＩＤ１である場合、信号ａｎは、受信データ信号ｄ０に相当し、信号ｃｎは、接地電圧に相当し、信号ａｎ＋１は、第１のデータ信号ｄ１に相当する。
【００４９】
また、例えば、遅延セルが第２のデータ用遅延セルＩＤ２である場合、信号ａｎは、第１のデータ信号ｄ１に相当し、信号ｃｎは、接地電圧に相当し、信号ａｎ＋１は、第２のデータ信号ｄ２に相当する。
【００５０】
このような遅延セルは、図４に示すように、例えば、制御端子の信号ｃｎの信号レベル（論理）が“Ｌｏｗ”レベル（第１の論理）である場合には、信号ａｎ＋１の信号レベル（論理）を、信号ａの信号レベル（論理）と同じの信号レベル（論理）に設定する。
【００５１】
一方、遅延セルは、図４に示すように、例えば、制御端子の信号ｃｎの信号レベル（論理）が“Ｈｉｇｈ”レベル（第２の論理）である場合には、信号ａｎ＋１の信号レベル（論理）を、信号ａの信号レベル（論理）を反転させた信号レベル（論理）に設定する。
【００５２】
次に、既述のギルバートセル回路の回路構成の一例について説明する。図５は、ギルバートセル回路の回路構成の一例を示す回路図である。この図５を用いて、第１の発振用遅延セルＩＣ１にギルバートセル回路を適用した場合について説明するが、他の遅延セルも同様にギルバートセル回路が適用される。
【００５３】
図５に示すように、第１の発振用遅延セルＩＣ１は、第１のｐＭＯＳトランジスタＰ１と、第２のｐＭＯＳトランジスタＰ２と、第１のｎＭＯＳトランジスタＮ１と、第２のｎＭＯＳトランジスタＮ２と、第３のｎＭＯＳトランジスタＮ３と、第４のｎＭＯＳトランジスタＮ４と、第５のｎＭＯＳトランジスタＮ５と、第６のｎＭＯＳトランジスタＮ６と、第７のｎＭＯＳトランジスタＮ７と、を有する。
【００５４】
第１のｐＭＯＳトランジスタＰ１は、ソースが電源に接続され、ドレインが第１の出力端子Ｔｏｕｔ１に接続されている。そして、この第１のｐＭＯＳトランジスタＰ１は、ゲートに第１の電圧ＶｂｉａｓＰが供給される。これにより、第１のｐＭＯＳトランジスタＰ１には、所定のバイアス電流が流れるようになっている。
【００５５】
第２のｐＭＯＳトランジスタＰ２は、ソースが電源に接続され、ドレインが第２の出力端子Ｔｏｕｔ２に接続されている。この第２のｐＭＯＳトランジスタＰ２は、ゲートに第１の電圧ＶｂｉａｓＰが供給される。これにより、第２のｐＭＯＳトランジスタＰ２には、所定のバイアス電流が流れるようになっている。
【００５６】
第１のｎＭＯＳトランジスタＮ１は、ドレインが第１のｐＭＯＳトランジスタＰ１のドレインに接続され、ゲートが第１の入力端子Ｔｉｎ１に接続されている。
【００５７】
第２のｎＭＯＳトランジスタＮ２は、ドレインが第２のｐＭＯＳトランジスタＰ２のドレインに接続され、ソースが第１のｎＭＯＳトランジスタＮ１のソースに接続され、ゲートが第２の入力端子Ｔｉｎ２に接続されている。
【００５８】
第３のｎＭＯＳトランジスタＮ３は、ドレインが第１のｎＭＯＳトランジスタＮ１のソースに接続され、ゲートが第３の入力端子Ｔｉｎ３に接続されている。
【００５９】
第４のｎＭＯＳトランジスタＮ４は、ドレインが第３のｎＭＯＳトランジスタＮ３のソースに接続され、ソースが接地に接続され、ゲートに第２の電圧ＶｂｉａｓＮが供給される。これにより、第４のｎＭＯＳトランジスタＮ４には、所定のバイアス電流が流れるようになっている。
【００６０】
また、第５のｎＭＯＳトランジスタＮ５は、ドレインが第２のｐＭＯＳトランジスタＰ２のドレインに接続され、ゲートが第１の入力端子Ｔｉｎ１に接続されている。
【００６１】
第６のｎＭＯＳトランジスタＮ６は、ドレインが第１のｐＭＯＳトランジスタＰ１のドレインに接続され、ソースが第５のｎＭＯＳトランジスタＮ５のソースに接続され、ゲートが第２の入力端子Ｔｉｎ２に接続されている。
【００６２】
第７のｎＭＯＳトランジスタＮ７は、ドレインが第５のｎＭＯＳトランジスタＮ５のソースに接続され、ソースが第３のｎＭＯＳトランジスタＮ３のソースに接続され、ゲートが第４の入力端子Ｔｉｎ４に接続されている。
【００６３】
この図５に示すギルバートセル回路は、例えば、図２に示す第１の発振用遅延セルＩＣ１に適用される場合、発振クロック信号ａ０と受信データ信号Ｄｉｎの何れか一方が、第１の入力端子Ｔｉｎ１および第２の入力端子Ｔｉｎ２に、差動入力される。さらに、この場合、発振クロック信号ａ０と受信データ信号Ｄｉｎの残りの他方が、第３の入力端子Ｔｉｎ３および第４の入力端子Ｔｉｎ４に、差動入力される。そして、この場合、第１の発振用遅延セルＩＣ１は、第１のクロック信号ａ１を、第１の出力端子Ｔｏｕｔ１および第２の出力端子Ｔｏｕｔ２から、差動出力する。
【００６４】
次に、以上のような構成を有するＣＤＲ回路１００の動作の一例について説明する。図６は、図２に示すＣＤＲ回路１００の各信号の一例を示す波形図である。
【００６５】
既述のように、図２においてＣＤＲ回路１００に受信データ信号Ｄｉｎが入力されていないとき、第１から第４の発振用遅延セルＩＣ４〜ＩＣ４は、リング発振器として機能する。この場合、リング発振器の発振クロック信号ａ０(=リカバリクロック信号RCK)が発振状態にある。
【００６６】
そして、各遅延セルの遅延時間をＴｄとすると、リカバリクロック信号ＲＣＫは、１／(8Ｔｄ)の周波数で発振することとなる。このリング発振器の発振周波数は、入力信号の周波数と合うように調整されているものとする。
【００６７】
ここで、図６に示すように、ＣＤＲ回路１００にシリアル信号である受信データ信号Ｄｉｎが入力されると、受信データ信号Ｄｉｎ（ｄ０）によって、第１のクロック信号ａ１の反転/非反転が選択される。このとき、第１のクロック信号ａ１はもはや周期的な波形を示さない。
【００６８】
次に、第１のデータ信号ｄ１を反転した信号により、第２のクロック信号ａ２の反転/非反転を制御すると、図６に示されるように、第２のクロック信号ａ２は再び周期的な発振波形を示す。
【００６９】
ＣＤＲ回路１００の各遅延セルにおける信号の遅延時間が同一であるとすると、第１のクロック信号ａ１は、第１のデータ信号ｄ１に同期して生成される。このため、第２のデータ信号d2 (=リカバリデータ信号Ｄｏｕｔ)と第２のクロック信号a2の位相は一致することになる。
【００７０】
そして、既述のリング発振器が出力する第４のクロック信号ａ４（発振クロック信号ａ０）はリカバリクロック信号RCKである。これにより、リカバリクロック信号ＲＣＫは、リカバリデータ信号Ｄｏｕｔよりも1/4周期遅れた波形となり、リカバリデータ信号ＤｏｕｔのH/Lデータの中心を正しくサンプリングできることになる。
【００７１】
以上のように、本実施例に係るＣＤＲ回路によれば、リカバリデータ信号とリカバリクロック信号を所定の位相関係に制御することができる。
【第２の実施形態】
【００７２】
この第２の実施形態においては、第１の実施形態と異なる構成を有するＣＤＲ回路の一例について、説明する。
【００７３】
図７は、第２の実施形態に係るＣＤＲ回路２００の構成の一例を示す回路図である。なお、この図７に示すＣＤＲ回路２００は、図２に示すＣＤＲ回路１００と同様に、図１に示すシリアル通信インターフェイス装置１０００に適用される。また、この図７において、図２と同じ符号は、第１の実施形態と同様の構成を示す。
【００７４】
図７に示すように、ＣＤＲ回路２００は、データ入力端子ＴＤｉｎと、クロック出力端子ＴＲＣＫと、データ出力端子ＴＤｏｕｔと、第１のデータ用遅延セルＩＤ１と、第２のデータ用遅延セルＩＤ２と、第３のデータ用遅延セルＩＤ３と、第４のデータ用遅延セルＩＤ４と、第１の発振用遅延セルＩＣ１と、第２の発振用遅延セルＩＣ２と、第３の発振用遅延セルＩＣ３と、第４の発振用遅延セルＩＣ４と、第５の発振用遅延セルＩＣ５と、第６の発振用遅延セルＩＣ６と、を備える。
【００７５】
すなわち、ＣＤＲ回路２００は、図２に示すＣＤＲ回路１００と比較して、第３のデータ用遅延セルＩＤ３と、第４のデータ用遅延セルＩＤ４と、第５の発振用遅延セルＩＣ５と、第６の発振用遅延セルＩＣ６と、をさらに備える。
【００７６】
第３のデータ用遅延セルＩＤ３は、第２のデータ信号ｄ２が入力され、第２のデータ信号ｄ２を遅延させた第３のデータ信号ｄ３を出力する。
【００７７】
第４のデータ用遅延セルＩＤ４は、第３のデータ信号ｄ３が入力され、第３のデータ信号ｄ３を遅延させた第４のデータ信号ｄ４を出力する。
【００７８】
また、第３の発振用遅延セルＩＣ３は、第２のクロック信号ａ２が入力され、この第２のクロック信号ａ２を遅延させた第３のクロック信号ａ３を出力する。
【００７９】
そして、この第２の実施形態においては、第３の発振用遅延セルＩＣ３は、第２のデータ信号ａ２の論理が第１の論理である場合には、第３のクロック信号ａ３の論理を、第２のクロック信号ａ２の論理と同じ論理に設定する。
【００８０】
一方、第３の発振用遅延セルＩＣ３は、第２のデータ信号ａ２の論理が既述の第２の論理である場合には、第３のクロック信号ａ３の論理を、第２のクロック信号ａ２の論理を反転させた論理に設定する。
【００８１】
また、第４の発振用遅延セルＩＣ４は、第３のクロック信号ａ３が入力され、第３のクロック信号ａ３を遅延させ且つ第３のクロック信号ａ３の論理を反転した論理の第４のクロック信号ａ４（発振クロック信号ａ０）を出力する。
【００８２】
そして、この第２の実施形態においては、第４の発振用遅延セルＩＣ４は、第３のデータ信号ａ３の論理が第２の論理である場合には、第４のクロック信号ａ４の論理を、第３のクロック信号ａ３の論理を反転させた論理に設定する。
【００８３】
一方、第４の発振用遅延セルＩＣ４は、第３のデータ信号ａ３の論理が第１の論理である場合には、第４のクロック信号ａ４の論理を、第３のクロック信号ａ３の論理と同じ論理に設定する。
【００８４】
また、第５の発振用遅延セルＩＣ５は、第４のクロック信号ａ４が入力され、第４のクロック信号ａ４を遅延させた第５のクロック信号ａ５を出力する。
【００８５】
また、第６の発振用遅延セルＩＣ６は、第５のクロック信号ａ５が入力され、第５のクロック信号ａ５を遅延させた第６のクロック信号ａ６を出力する。
【００８６】
これらの第３のデータ用遅延セルＩＤ３、第４のデータ用遅延セルＩＤ４、第５の発振用遅延セルＩＣ５、および第６の発振用遅延セルＩＣ６は、リカバリデータ信号Ｄｏｕｔおよびリカバリクロック信号RCKの各出力段のバッファとして動作する。これにより、全ての内部ノードの負荷容量が同一となり、適切に位相関係を保つことができる。
【００８７】
ここで、ＣＤＲ回路２００は、第４のデータ信号ｄ４をリカバリデータ信号ＲＣＫとしてデータ出力端子ＴＲＣＫから出力する。
【００８８】
また、ＣＤＲ回路２００は、第６のクロック信号ａ６をリカバリクロック信号Ｄｏｕｔとしてクロック出力端子ＴＤｏｕｔから出力する。
【００８９】
なお、第１ないし第４のデータ用遅延セルＩＤ１、ＩＤ２、ＩＤ３、ＩＤ４、および第１ないし第６の発振用遅延セルＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６は、信号の遅延時間が等しくなるように設定されている。
【００９０】
これにより、後述のように、リカバリデータ信号とリカバリクロック信号を所定の位相関係に制御することができる。
【００９１】
また、第１ないし第４のデータ用遅延セルＩＤ１、ＩＤ２、ＩＤ３、ＩＤ４および第１ないし第６の発振用遅延セルＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６は、例えば、同じ回路構成を有する。より好ましくは、第１ないし第４のデータ用遅延セルＩＤ１、ＩＤ２、ＩＤ３、ＩＤ４および第１ないし第６の発振用遅延セルＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６は、アナログ乗算器である、例えば、ギルバーセル回路である。このギルバートセル回路は、例えば、既述の図５に示す回路構成を有する。
【００９２】
これにより、回路構成に起因する各遅延セルの遅延時間のバラツキを低減することができる。
【００９３】
そして、第１ないし第４のデータ用遅延セルＩＤ１、ＩＤ２、ＩＤ３、ＩＤ４、および第１ないし第６の発振用遅延セルＩＣ１、ＩＣ２、ＩＣ３、ＩＣ４、ＩＣ５、ＩＣ６は、同じ製造プロセスで形成されている。
【００９４】
これにより、製造プロセスに起因する各遅延セルの遅延時間のバラツキを低減することができる。
【００９５】
なお、ＣＤＲ回路２００のその他の構成・機能は、第１の実施形態のＣＤＲ回路１００と同様である。
【００９６】
次に、以上のような構成を有するＣＤＲ回路２００の動作の一例について説明する。図８は、図７に示すＣＤＲ回路２００の各信号の一例を示す波形図である。
【００９７】
図８に示すように、ＣＤＲ回路２００にシリアル信号である受信データ信号Ｄｉｎが入力されると、受信データ信号Ｄｉｎ（ｄ０）によって、第１のクロック信号ａ１の反転/非反転が選択される。このとき、第１のクロック信号ａ１はもはや周期的な波形を示さない。
【００９８】
次に、第１のデータ信号ｄ１を反転した信号により、第２のクロック信号ａ２の反転/非反転を制御すると、図８に示されるように、第２のクロック信号ａ２は再び周期的な発振波形を示す。
【００９９】
ＣＤＲ回路２００の各遅延セルにおける信号の遅延時間が同一であるとすると、第１のクロック信号ａ１は、第１のデータ信号ｄ１に同期して生成される。このため、第２のデータ信号d2と第２のクロック信号a2の位相は一致することになる。
【０１００】
そして、本実施形態２では、既述のリング発振器が出力する第４のクロック信号ａ４（発振クロック信号ａ０）を1/4周期ずらした第６のクロック信号ａ６がリカバリクロック信号RCKである。さらに、第２のデータ信号d2を1/4周期ずらした第４のデータ信号ｄ４がリカバリデータ信号Ｄｏｕｔである。
【０１０１】
これにより、リカバリクロック信号ＲＣＫは、リカバリデータ信号Ｄｏｕｔよりも1/4周期遅れた波形となり、リカバリデータ信号ＤｏｕｔのH/Lデータの中心を正しくサンプリングできることになる。
【０１０２】
このように、第２の実施形態に係るＣＤＲ回路２００においても、リカバリデータ信号Ｄｏｕｔとリカバリクロック信号ＲＣＫの位相が一致し、データの中央を正しくサンプリングできることがわかる。
【０１０３】
すなわち、第２の実施形態に係るＣＤＲ回路によれば、リカバリデータ信号とリカバリクロック信号を所定の位相関係に制御することができる。
【０１０４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１０５】
１０００  シリアル通信インターフェイス装置
１００、２００  ＣＤＲ回路  
ＩＤ１  第１のデータ用遅延セル
ＩＤ２  第２のデータ用遅延セル
ＩＤ３  第３のデータ用遅延セル
ＩＤ４  第４のデータ用遅延セル
ＩＣ１  第１の発振用遅延セル
ＩＣ２  第２の発振用遅延セル
ＩＣ３  第３の発振用遅延セル
ＩＣ４  第４の発振用遅延セル
ＩＣ５  第５の発振用遅延セル
ＩＣ６  第６の発振用遅延セル
【図１】
2015080113.tif 000003
【図２】
2015080113.tif 000004
【図３】
2015080113.tif 000005
【図４】
2015080113.tif 000006
【図５】
2015080113.tif 000007
【図６】
2015080113.tif 000008
【図７】
2015080113.tif 000009
【図８】
2015080113.tif 000010