(57)【要約】【課題】圧電現象によって発生した振動が回路基板に伝達されることで発生するアコースティックノイズを効果的に低減させる。【解決手段】誘電体層を積層して形成されたセラミック本体１１０と、セラミック本体１１０内において誘電体層を介して対向するように配置され、セラミック本体１１０の上面を通じて露出するリード部を有する第１及び第２内部電極と、リード部と連結される第１及び第２外部電極１３１，１３２と、セラミック本体１１０の端面に対向する垂直部及び上下面に対向する上面及び下面水平部を含む第１及び第２端子フレーム１４１，１４２と、を含む。第１及び第２端子フレーム１４１，１４２の上面水平部は、第１及び第２外部電極１３１，１３２と接続され、上面水平部と第１及び第２外部電極１３１，１３２との間には接着層１３３，１３４を備える。【選択図】図３
2015019037.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を幅方向に積層して形成されたセラミック本体と、
このセラミック本体内において前記誘電体層を介して対向するように配置され、前記セラミック本体の上面を通じて露出するリード部をそれぞれ有する複数の第１及び第２内部電極と、
前記セラミック本体の上面に形成され、前記リード部とそれぞれ連結される第１及び第２外部電極と、
前記セラミック本体の端面に対向する垂直部及び上下面にそれぞれ対向する上面及び下面水平部を含む第１及び第２端子フレームと、を含み、
前記第１及び第２端子フレームの前記上面水平部は、前記第１及び第２外部電極とそれぞれ接続され、
前記上面水平部と前記第１及び第２外部電極との間には接着層がそれぞれ備えられる、積層セラミックキャパシタ。
【請求項２】
前記接着層は、
前記上面水平部と局部的に接触されるように点状に形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２端子フレームは、
前記上面水平部に前記第１及び第２外部電極とそれぞれ局部的に接続されるように形成された下向突起と、
前記下面水平部に前記セラミック本体の下面とそれぞれ局部的に接触されるように形成された上向突起と、を含み、
前記セラミック本体と前記第１及び第２端子フレームとの間にギャップがそれぞれ設けられる、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１及び第２外部電極上に形成された第１及び第２めっき層をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記第１及び第２めっき層は、
前記第１及び第２外部電極上に形成されたニッケル（Ｎｉ）めっき層と、
前記ニッケルめっき層上に形成されたすず（Ｓｎ）めっき層と、を含む、請求項４に記載の積層セラミックキャパシタ。
【請求項６】
前記第１及び第２端子フレームは、
前記垂直部と前記水平部とを連結する上下部のうち少なくともいずれか一部分に開放部が設けられる、請求項１に記載の積層セラミックキャパシタ。
【請求項７】
前記第１及び第２端子フレームは、
前記垂直部が前記水平部の幅より狭い幅を有する、請求項１に記載の積層セラミックキャパシタ。
【請求項８】
上部に第１及び第２電極パッドを有する回路基板と、
前記回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、
前記積層セラミックキャパシタは、複数の誘電体層を幅方向に積層して形成されたセラミック本体と、このセラミック本体内において前記誘電体層を介して対向するように配置され、前記セラミック本体の上面を通じて露出するリード部をそれぞれ有する複数の第１及び第２内部電極と、前記セラミック本体の上面に形成され、前記リード部とそれぞれ連結される第１及び第２外部電極と、前記セラミック本体の端面に対向する垂直部及び上下面にそれぞれ対向する上面及び下面水平部を含む第１及び第２端子フレームと、を含み、前記第１及び第２端子フレームの前記上面水平部は前記第１及び第２外部電極とそれぞれ接続され、前記上面水平部と前記第１及び第２外部電極との間には接着層をそれぞれ備え、前記下面水平部と前記第１及び第２電極パッドがはんだで連結される、積層セラミックキャパシタの実装基板。
【請求項９】
前記接着層は、
前記上面水平部と局部的に接触されるように点状に形成される、請求項８に記載の積層セラミックキャパシタの実装基板。
【請求項１０】
前記第１及び第２端子フレームは、
前記上面水平部に前記第１及び第２外部電極とそれぞれ局部的に接触されるように形成された下向突起と、前記下面水平部に前記セラミック本体の下面とそれぞれ局部的に接触されるように形成された上向突起と、を含み、
前記セラミック本体と前記第１及び第２端子フレームとの間にギャップがそれぞれ設けられる、請求項８に記載の積層セラミックキャパシタの実装基板。
【請求項１１】
前記第１及び第２外部電極上に形成された第１及び第２めっき層をさらに含む、請求項８に記載の積層セラミックキャパシタの実装基板。
【請求項１２】
前記第１及び第２めっき層は、
前記第１及び第２外部電極上に形成されたニッケルめっき層と、このニッケルめっき層上に形成されたすずめっき層と、を含む、請求項１１に記載の積層セラミックキャパシタの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその実装基板に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ、ｍｕｌｔｉ−ｌａｙｅｒｅｄ  ｃｅｒａｍｉｃ  ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として用いることができる。
【０００３】
例えば、上記積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末機（ＰＤＡ、ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔｓ）、及び携帯電話などの多様な電子製品の回路基板に装着されて、電気を充填または放電させる役割をするチップ形態のコンデンサとして用いることができる。
【０００４】
このような積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層の間に異なる極性を有する内部電極と、が交互に積層された構造を有することができる。
【０００５】
このとき、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、上記内部電極の間で圧電現象が発生して、周波数に応じてセラミック本体の体積を膨張及び収縮させながら周期的に振動を発生させる可能性がある。
【０００６】
このような振動は、上記積層セラミックキャパシタの外部電極及び上記外部電極と回路基板とを連結するはんだを通じて回路基板に伝達され、上記回路基板全体が音響反射面となり、雑音となる振動音を発生させる。
【０００７】
上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当し、このようなヒトに不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【０００８】
最近の電子機器には、部品の低騒音化に伴い、このような積層セラミックキャパシタにおいて発生するアコースティックノイズがより顕著に現れる可能性があるため、積層セラミックキャパシタから発生するアコースティックノイズを低減させることが求められている。
【０００９】
このようなアコースティックノイズを低減させる方案としては、金属からなるフレームを用いることで、回路基板において積層セラミックキャパシタを一定間隔、離隔して実装する方法が用いられていた。
【００１０】
しかし、上記金属フレームを用いてアコースティックノイズを問題のない一定水準に低減させるためには、回路基板からの金属フレームの高さを、一定の高さ以上に設定する必要があった。
【００１１】
また、このような回路基板からの金属フレームの高さ増加は、積層セラミックキャパシタが実装された製品の高さを増加させる原因になり得るため、高さ制限があるセットには用いることができないという問題があった。
【００１２】
下記特許文献１には、金属端子を用いることで積層セラミックキャパシタから回路基板に伝達されるアコースティックノイズを低減させる事項については開示されているが、部品のサイズを減少させる方案については開示されていない。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】韓国公開特許第２０１０−００８７６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
当技術分野では、積層セラミックキャパシタが実装された製品の高さを増加させずに、積層セラミックキャパシタにおいて、圧電現象によって発生した振動が回路基板に伝達されることで発生するアコースティックノイズを効果的に低減させるための新たな方案が求められてきた。
【課題を解決するための手段】
【００１５】
本発明の一側面は、複数の誘電体層を幅方向に積層して形成されたセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記セラミック本体の上面を通じて露出するリード部をそれぞれ有する複数の第１及び第２内部電極と、上記セラミック本体の上面に形成され、上記リード部とそれぞれ連結される第１及び第２外部電極と、上記セラミック本体の端面に対向する垂直部及び上下面にそれぞれ対向する上面及び下面水平部を含む第１及び第２端子フレームと、を含み、上記第１及び第２端子フレームの上記上面水平部は上記第１及び第２外部電極とそれぞれ接続され、上記上面水平部と上記第１及び第２外部電極との間には接着層をそれぞれ備えた積層セラミックキャパシタを提供する。
【００１６】
本発明の一実施形態において、上記接着層は、上記上面水平部が局部的に接触されるように点状に形成することができる。
【００１７】
本発明の一実施形態において、上記第１及び第２端子フレームは、上記上面水平部に、上記第１及び第２外部電極とそれぞれ局部的に接触されるように形成された下向突起と、上記下面水平部に、上記セラミック本体の下面とそれぞれ局部的に接触されるように形成された上向突起と、を含み、上記セラミック本体と上記第１及び第２端子フレームとの間に、ギャップをそれぞれ設けることができる。
【００１８】
本発明の一実施形態において、上記第１及び第２外部電極上には、第１及び第２めっき層をさらに形成することができる。
【００１９】
このとき、上記第１及び第２めっき層は、上記第１及び第２外部電極上に形成されたニッケル（Ｎｉ）めっき層と、このニッケルめっき層上に形成されたすず（Ｓｎ）めっき層と、を含むことができる。
【００２０】
本発明の一実施形態において、上記第１及び第２端子フレームには、上記垂直部と上記水平部とを連結する上下部のうち、少なくともいずれか一部分に開放部を設けることができる。
【００２１】
本発明の一実施形態において、上記第１及び第２端子フレームは、上記垂直部が上記水平部の幅より狭い幅を有するように形成することができる。
【００２２】
本発明の他の側面は、上部に第１及び第２電極パッドを有する回路基板と、この回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層を幅方向に積層して形成されたセラミック本体と、このセラミック本体内において上記誘電体層を介して対向するように配置され、上記セラミック本体の上面を通じて露出するリード部をそれぞれ有する複数の第１及び第２内部電極と、上記セラミック本体の上面に形成され、上記リード部とそれぞれ連結される第１及び第２外部電極と、上記セラミック本体の端面に対向する垂直部及び上下面にそれぞれ対向する上面及び下面水平部を含む第１及び第２端子フレームと、を含み、上記第１及び第２端子フレームには、上記上面水平部が上記第１及び第２外部電極とそれぞれ接続され、上記上面水平部と上記第１及び第２外部電極との間には接着層がそれぞれ備えられ、上記下面水平部と上記第１及び第２電極パッドがはんだで連結される積層セラミックキャパシタの実装基板を提供する。
【発明の効果】
【００２３】
本発明の一実施形態によると、外部電極を実装面の反対面に形成し、端子フレームを「逆コの字」または「コの字」の形状を有するように形成した上で、実装面の反対面において外部電極のみと接着されるようにすることで、端子フレームの高さを一定高さ以上に増加させる必要がなくなる。したがって、積層セラミックキャパシタが実装された製品の高さを減らすことができ、積層セラミックキャパシタにおいて圧電現象によって発生した振動が上記端子フレームの弾性力により吸収されるため、回路基板に伝達されて発生するアコースティックノイズを低減させる効果がある。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図２】図１に適用される内部電極の構造を示した分解斜視図である。
【図３】図１の積層セラミックキャパシタから端子フレームを分離させた形状を示した分解斜視図である。
【図４】本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した正面図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタを概略的に示した正面図である。
【図６】本発明の一実施形態による積層セラミックキャパシタに適用される端子フレームの多様な例をそれぞれ示した斜視図である。
【図７】本発明の一実施形態による積層セラミックキャパシタに適用される端子フレームの多様な例をそれぞれ示した斜視図である。
【図８】本発明の一実施形態による積層セラミックキャパシタに適用される端子フレームの多様な例をそれぞれ示した斜視図である。
【発明を実施するための形態】
【００２５】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２６】
[積層セラミックキャパシタ]
【００２７】
図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図２は、図１に適用される内部電極の構造を示した分解斜視図であり、図３は、図１の積層セラミックキャパシタから端子フレームを分離させた形状を示した分解斜視図である。
【００２８】
本発明の実施形態を明確に説明するために方向を定義すると、図面に示されるＬ、Ｗ及びＴは、それぞれ長さ方向、幅方向及び厚さ方向を示す。
【００２９】
ここで、幅方向は、誘電体層が積層された積層方向と同一の概念で用いることができる。
【００３０】
図１を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が幅方向に積層されたセラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２と、第１及び第２内部電極１２１、１２２にそれぞれ電気的に連結された第１及び第２外部電極１３１、１３２と、第１及び第２端子フレーム１４１、１４２と、を含む。
【００３１】
セラミック本体１１０は、複数の誘電体層１１１を積層してから焼成したものであり、隣接するそれぞれの誘電体層１１１間の境界は確認できないほど一体化することができる。
【００３２】
また、セラミック本体１１０は六面体状を有することができる。本実施形態では、セラミック本体１１０の誘電体層１１１の対向する厚さ方向の端面を第１及び第２主面、上記第１及び第２主面を連結し、かつ対向する長さ方向の端面を第１及び第２端面、対向する幅方向の端面を第１及び第２側面と定義する。
【００３３】
誘電体層１１１は、高誘電率のセラミック材料を含むことができる。例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック粉末などを含むことができるが、十分な静電容量が得られるものであれば、本発明はこれに限定されない。
【００３４】
また、誘電体層１１１には、上記セラミック粉末とともに、必要に応じて、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などのような多様な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などをさらに添加することができる。
【００３５】
図２を参照すると、第１及び第２内部電極１２１、１２２は、異なる極性を有する電極で、セラミック本体１００の上記第１主面を通じて露出するリード部１２１ａ、１２２ａをそれぞれ有する。
【００３６】
第１及び第２内部電極１２１、１２２は、誘電体層１１１を形成するセラミックシート上の少なくとも一面に形成されて積層され、セラミック本体１００内においてそれぞれの誘電体層１１１を介して、上記第１主面を通じて露出するリード部１２１ａ、１２２ａが、長さ方向に沿って両側に交互に露出するように配置することができる。
【００３７】
このとき、第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１によって電気的に絶縁され、積層セラミックキャパシタ１００の静電容量は、誘電体層１１１の積層方向に沿って重畳される第１及び第２内部電極１２１、１２２の面積と比例するようになる。
【００３８】
また、第１及び第２内部電極１２１、１２２は導電性金属で形成される。例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ、またはこれらの合金からなるものを用いることができるが、本発明はこれに限定されない。
【００３９】
図３を参照すると、第１及び第２外部電極１３１、１３２は、上記第１主面を通じて露出した複数の第１及び第２リード部１２１ａ、１２２ａをそれぞれ覆って電気的に接続されるように、セラミック本体１１０の上記第１主面から上記第１及び第２側面にまで延長するように形成することができる。
【００４０】
また、第１及び第２外部電極１３１、１３２も導電性金属で形成される。これは、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つ、またはこれらの合金からなるものを用いることができるが、本発明はこれに限定されない。
【００４１】
図３を参照すると、第１及び第２端子フレーム１４１、１４２は、セラミック本体１１０の上記第１及び第２端面にそれぞれ対向する垂直部１４１ａ、１４２ａと、セラミック本体１１０の上記第１主面にそれぞれ対向する上面水平部１４１ｂ、１４２ｂと、上記第２主面にそれぞれ対向する下面水平部１４１ｃ、１４２ｃと、をそれぞれ含む。
【００４２】
即ち、第１及び第２端子フレーム１４１、１４２は、ほぼ「逆コの字」または「コの字」の形状を有するように構成することができる。このとき、上面水平部１４１ｂ、１４２ｂは、第１及び第２外部電極１３１、１３２とそれぞれ接触され、電気的に接続される。
【００４３】
また、それぞれの上面水平部１４１ｂ、１４２ｂと第１及び第２外部電極１３１、１３２との間には、それぞれの上面水平部１４１ｂ、１４２ｂと第１及び第２外部電極１３１、１３２とを接着させるための接着層１３３、１３４をそれぞれ備える。
【００４４】
このとき、接着層１３３、１３４は、それぞれの上面水平部１４１ｂ、１４２ｂが第１及び第２外部電極１３１、１３２と局部的に接触するように点状に形成できる。これにより、第１及び第２端子フレーム１４１、１４２に伝達される振動が最小限になる。
【００４５】
一方、第１及び第２外部電極１３１、１３２上には、必要に応じて、第１及び第２めっき層（図示せず）を形成することができる。
【００４６】
上記第１及び第２めっき層は、第１及び第２外部電極１３１、１３２上に形成されたニッケル（Ｎｉ）めっき層と、このニッケルめっき層上に形成されたすず（Ｓｎ）めっき層と、を含むことができる。
【００４７】
このような第１及び第２めっき層は、積層セラミックキャパシタ１００を回路基板などにはんだで実装するとき、相互間の接着強度を高めるためのもので、めっき処理は公知の方法によって実施することができる。メッキ処理は環境に優しい鉛フリーめっきを施すことが好ましいが、本発明はこれに限定されない。
【００４８】
[積層セラミックキャパシタの実装基板]
【００４９】
図４は、本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した正面図である。
【００５０】
図４を参照すると、本実施形態による積層セラミックキャパシタ１００の実装基板は、積層セラミックキャパシタ１００が実装される回路基板２１０と、回路基板２１０の上面に離隔されるように形成された第１及び第２電極パッド２２０と、を含む。
【００５１】
ここで、積層セラミックキャパシタ１００は、第１及び第２外部電極１３１、１３２が形成された反対面、即ち、セラミック本体１１０の第２主面が回路基板２１０に相対するように実装され、第１及び第２端子フレーム１４１、１４２の下面水平部１４１ｃ、１４２ｃが、第１及び第２電極パッド２２０上に接触されるように位置した状態において、はんだ２３０によって回路基板２１０と電気的に連結されるように設置することができる。
【００５２】
このように積層セラミックキャパシタ１００が回路基板２１０に実装された状態において、積層セラミックキャパシタ１００の第１及び第２外部電極１３１、１３２に異なる極性を有する電圧が印加されると、誘電体層１１１の逆圧電効果（ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によって、セラミック本体１１０は、厚さ方向に膨張と収縮を繰り返して振動を発生させる。
【００５３】
このとき、第１及び第２端子フレーム１４１、１４２は、「逆コの字」または「コの字」の形状を有するように形成して、第１及び第２外部電極１３１、１３２のみと接着されるようにする。
【００５４】
これにより、回路基板からの端子フレームの高さを一定高さ以上に高める必要がないことから、積層セラミックキャパシタ１００が実装された製品の高さを減少させることができる。また、積層セラミックキャパシタ１００において圧電現象によって発生した振動が、第１及び第２端子フレーム１４１、１４２の弾性力により吸収されるため、回路基板２１０に伝達されて発生するアコースティックノイズを低減させる効果がある。
【００５５】
[変形例]
【００５６】
図５は、本発明の他の実施形態による積層セラミックキャパシタを概略的に示した正面図である。
【００５７】
ここで、セラミック本体１１０、第１及び第２内部電極１２１、１２２及び第１及び第２外部電極１３１、１３２が形成された構造は、上述した一実施形態と同一であることから、重複を避けるために、これに対する具体的な説明を省略し、上述した実施形態と異なる構造を有する第１及び第２端子フレーム１５０、１６０を図示して、これに基づいて具体的に説明する。
【００５８】
図５を参照すると、第１及び第２端子フレーム１５０、１６０の上面水平部１５２、１６２には、第１及び第２外部電極１３１、１３２とそれぞれ局部的に接触されるように下向突起１５２ａ、１６２ａが形成され、下面水平部１５３、１６３にはセラミック本体１１０の第２主面とそれぞれ局部的に接触されてセラミック本体１１０を支持するように、上向突起１５３ａ、１６３ａが形成される。また、上記セラミック本体と前記第１及び第２端子フレームとの間にはギャップがそれぞれ設けられる。このように、第１及び第２端子フレーム１５０、１６０がセラミック本体１１０と局部的に接触すると、第１及び第２端子フレーム１５０、１６０に振動が伝達されるのを最小限にすることができる。
【００５９】
図６から図８は、本発明の一実施形態による積層セラミックキャパシタに適用される端子フレームの多様な例をそれぞれ示した斜視図である。
【００６０】
図６を参照すると、第１端子フレーム１７０は、垂直部１７１と上面水平部１７２とを連結する部分に開放部１７４が設けられ、上記開放部１７４によって上面水平部１７２は２つに分離することができる。ここで、第２端子フレームは、上記第１端子フレーム１７０と左右対称であるため、図示されていない。
【００６１】
また、場合によっては、開放部１７４の個数が２個以上、上面水平部１７２の個数が３個以上になるように構成することもできるが、本発明はこれに限定されない。
【００６２】
図７を参照すると、第１端子フレーム１８０は、垂直部１８１が上面及び下面水平部１８２、１８３の幅より狭い幅を有するように形成することができる。ここで、第２端子フレームは、上記第１端子フレーム１８０と左右対称であるため、図示されていない。
【００６３】
図８を参照すると、第１端子フレーム１９０は、垂直部１９１と上面水平部１９２とを連結する部分に穿孔された形状を有するように開放部１９４を設けることができる。このとき、開放部１９４は、上部及び下部のうちいずれか一方のみに形成することができる。また、第２端子フレームも、上記第１端子フレーム１９０と左右対称であるため、図示されていない。
【００６４】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【００６５】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１２１、１２２  第１及び第２内部電極
１３１、１３２  第１及び第２外部電極
１３３、１３４  接着層
１４１、１４２、１５０、１６０  第１及び第２端子フレーム
【図１】
2015019037.tif 000003
【図２】
2015019037.tif 000004
【図３】
2015019037.tif 000005
【図４】
2015019037.tif 000006
【図５】
2015019037.tif 000007
【図６】
2015019037.tif 000008
【図７】
2015019037.tif 000009
【図８】
2015019037.tif 000010