(57)【要約】【課題】スイッチング素子Ｓ￥＃に過電流が流れる場合において、ソフト遮断処理によらないスイッチング素子Ｓ￥＃のオフ状態への切り替えに起因して、スイッチング素子Ｓ￥＃の信頼性が低下することを回避できる駆動対象スイッチング素子の駆動回路を提供する。【解決手段】駆動回路ＤＵにおいて、スイッチング素子Ｓ￥＃のゲート及びエミッタは、クランプ用経路Ｌｃｌａｍｐによって接続されている。また、クランプ用経路Ｌｃｌａｍｐには、抵抗体３２が設けられている。ここで、コレクタ電流Ｉｃが減少する状況下、ゲート電荷がクランプ用経路Ｌｃｌａｍｐ側へと移動するように、クランプ用経路Ｌｃｌａｍｐと、コレクタに接続された主電流流通経路とが磁気結合されている。【選択図】      図２
2015019455.tif 000002
【特許請求の範囲】
【請求項１】
駆動対象スイッチング素子（Ｓ￥＃）をオン状態に切り替えるべく、前記駆動対象スイッチング素子の開閉制御端子に定電流を供給する定電流供給手段（２４；２４ａ，２４ｂ）と、
前記開閉制御端子に接続されたクランプ用経路（Ｌｃｌａｍｐ）と、
前記クランプ用経路に設けられ、前記クランプ用経路によって前記開閉制御端子の電荷が放電される場合に前記クランプ用経路において最もインピーダンスの高いインピーダンス部（３２）と、
前記定電流供給手段によって前記開閉制御端子に定電流が供給される状況下、前記開閉制御端子の電圧がその上限電圧に到達する前から所定時間に渡って、前記定電流供給手段の出力電流を前記インピーダンス部に流通させることに伴う前記インピーダンス部における電圧降下によって前記開閉制御端子の電圧を前記上限電圧よりも低いクランプ電圧で制限する制限手段（３４，３６，３８）と、
を備え、
前記駆動対象スイッチング素子の一対の主端子間に流れる電流が減少する状況下、前記開閉制御端子の電荷が前記クランプ用経路側へと移動するように、前記開閉制御端子に接続された電流流通経路と、前記一対の主端子のうち少なくとも一方に接続された主電流流通経路とが磁気結合されていることを特徴とする駆動対象スイッチング素子の駆動回路。
【請求項２】
前記インピーダンス部は、抵抗体であることを特徴とする請求項１記載の駆動対象スイッチング素子の駆動回路。
【請求項３】
前記制限手段は、前記開閉制御端子の電圧が所定電圧となってから前記所定時間に渡って前記開閉制御端子の電圧を前記クランプ電圧で制限し、
前記所定電圧は、前記駆動対象スイッチング素子がオフ状態からオン状態に切り替わるスレッショルド電圧以上であってかつ前記クランプ電圧未満の電圧に設定されていることを特徴とする請求項１又は２記載の駆動対象スイッチング素子の駆動回路。
【請求項４】
前記インピーダンス部に並列接続され、電荷を蓄積する機能を有する電荷蓄積素子を更に備えることを特徴とする請求項１〜３のいずれか１項に記載の駆動対象スイッチング素子の駆動回路。
【請求項５】
前記電荷蓄積素子は、コンデンサであることを特徴とする請求項４記載の駆動対象スイッチング素子の駆動回路。
【請求項６】
前記定電流供給手段（２４ａ，２４ｂ）は、前記開閉制御端子に供給する定電流を可変とする機能を備え、
前記制限手段によって前記開閉制御端子の電圧が制限される期間において前記定電流供給手段から前記開閉制御端子へと供給される定電流を、前記定電流供給手段から前記開閉制御端子へと定電流が供給される期間のうち前記制限手段によって前記開閉制御端子の電圧が制限されない期間おいて前記開閉制御端子へと供給される定電流よりも低下させる低下手段を更に備えることを特徴とする請求項１〜５のいずれか１項に記載の駆動対象スイッチング素子の駆動回路。
【請求項７】
前記一対の主端子を第１の主端子及び第２の主端子とし、
前記駆動対象スイッチング素子は、前記第２の主端子の電位に対する前記開閉制御端子の電位の上昇によって前記開閉制御端子の電圧をスレッショルド電圧以上とすることでオン状態に切り替えられ、
前記クランプ用経路の両端のうち前記開閉制御端子が接続された側とは反対側には、前記第２の主端子が接続され、
前記制限手段は、
前記クランプ用経路に設けられ、前記クランプ用経路を開閉すべく開閉操作されるクランプ用スイッチング素子（３４）と、
前記インピーダンス部における電圧降下量を前記クランプ電圧とすべく前記クランプ用スイッチング素子をオンオフ操作するクランプ操作手段（３６，３８）と、
を備えることを特徴とする請求項１〜６のいずれか１項に記載の駆動対象スイッチング素子の駆動回路。
【請求項８】
前記制限手段によって前記開閉制御端子の電圧が制限される状況下、前記一対の主端子間に過電流が流れる状態が規定時間継続されたことを条件として、前記過電流が流れない場合に前記駆動対象スイッチング素子をオフ状態に切り替えるときにおける前記開閉制御端子の電荷の放電速度よりも低い放電速度で電荷を放電させることで、前記駆動対象スイッチング素子を強制的にオフ状態に切り替えるソフト遮断手段（４０，４２，４６，４８）を更に備えることを特徴とする請求項１〜７のいずれか１項に記載の駆動対象スイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動対象スイッチング素子をオン状態に切り替えるべく、前記駆動対象スイッチング素子の開閉制御端子に定電流を供給する定電流供給手段を備える駆動対象スイッチング素子の駆動回路に関する。
【背景技術】
【０００２】
従来、例えば下記特許文献１に見られるように、スイッチング素子（ＩＧＢＴ）のゲートに定電流を供給する定電流駆動回路が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４９５４２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
また、スイッチング素子の一対の主端子（コレクタ，エミッタ）間に過電流が流れる場合にスイッチング素子を保護する過電流保護回路を備える駆動回路も知られている。この保護回路について説明すると、まず、ゲートに定電流が供給される状況下、ゲート電圧がその上限電圧に到達する前から所定時間に渡って、クランプ用経路を介したゲート電荷の放電によってゲート電圧を上限電圧よりも低いクランプ電圧で制限する。ここで、クランプ用経路とは、ゲートに接続された放電経路のことである。
【０００５】
その後、ゲート電圧がクランプ電圧で制限される状況下、ゲートに接続されたソフト遮断用経路を介してゲート電荷を放電させることで、スイッチング素子を強制的にオフ状態に切り替えるソフト遮断を行う。ここで、ソフト遮断用経路とは、通常時にスイッチング素子をオフ状態へと切り替えるために用いられる放電経路よりも抵抗値の大きい放電経路のことである。ソフト遮断によれば、ゲート電荷の放電速度を通常時における放電速度よりも低くすることができ、ひいてはスイッチング素子がオフ状態に切り替えられる場合に生じるサージ電圧を低減させることができる。
【０００６】
ここで、本発明者らは、過電流が流れているにもかかわらず、ソフト遮断によらずにスイッチング素子がオフ状態に切り替えられる問題に直面した。この場合、ゲート電荷の放電速度がソフト遮断を行うときの放電速度よりも高くなってサージ電圧が増大し、スイッチング素子の信頼性が低下する懸念がある。
【０００７】
本発明は、上記課題を解決するためになされたものであり、その目的は、駆動対象スイッチング素子の信頼性の低下を回避することのできる駆動対象スイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決すべく、本発明は、駆動対象スイッチング素子（Ｓ￥＃）をオン状態に切り替えるべく、前記駆動対象スイッチング素子の開閉制御端子に定電流を供給する定電流供給手段（２４；２４ａ，２４ｂ）と、前記開閉制御端子に接続されたクランプ用経路（Ｌｃｌａｍｐ）と、前記クランプ用経路に設けられ、前記クランプ用経路によって前記開閉制御端子の電荷が放電される場合に前記クランプ用経路において最もインピーダンスの高いインピーダンス部（３２）と、前記定電流供給手段によって前記開閉制御端子に定電流が供給される状況下、前記開閉制御端子の電圧がその上限電圧に到達する前から所定時間に渡って、前記定電流供給手段の出力電流を前記インピーダンス部に流通させることに伴う前記インピーダンス部における電圧降下によって前記開閉制御端子の電圧を前記上限電圧よりも低いクランプ電圧で制限する制限手段（３４，３６，３８）と、を備え、前記駆動対象スイッチング素子の一対の主端子間に流れる電流が減少する状況下、前記開閉制御端子の電荷が前記クランプ用経路側へと移動するように、前記開閉制御端子に接続された電流流通経路と、前記一対の主端子のうち少なくとも一方に接続された主電流流通経路とが磁気結合されていることを特徴とする。
【０００９】
一対の主端子間に流れる電流（以下、主電流）が減少する状況下、開閉制御端子の電荷がクランプ用経路側へと移動するように、開閉制御端子に接続された電流流通経路と上記主電流流通経路とが磁気結合されている駆動回路がある。換言すれば、主電流が上昇する状況下、クランプ用経路側から開閉制御端子へと電荷が移動するように、開閉制御端子に接続された電流流通経路と上記主電流流通経路とが磁気結合されている駆動回路がある。こうした駆動回路においては、開閉制御端子に定電流が供給され始めた後、開閉制御端子の電圧がクランプ電圧を一旦大きく上回ることとなる。
【００１０】
その後、開閉制御端子の電圧がクランプ電圧に向かって低下し始めることで、主電流も減少し始める。ここで、主電流が減少する状況下においては、磁気結合によって開閉制御端子の電荷がクランプ用経路側へと移動される。移動された電荷は、クランプ用経路を介して放電される。その結果、開閉制御端子の電圧は、クランプ電圧を大きく下回ることとなる。これにより、駆動対象スイッチング素子がオフ状態に切り替わるといった問題が生じる。
【００１１】
そこで、上記発明では、クランプ用経路にインピーダンス部を設けた。上記発明では、開閉制御端子の電圧をクランプ電圧で制限するためにインピーダンス部を用いるとともに、開閉制御端子の電圧がクランプ電圧を大きく下回ることを回避するためにもインピーダンス部を用いる。ここで、インピーダンス部によって開閉制御端子の電圧の低下を回避できるのは、主電流が減少する状況下において上記磁気結合が生じる場合であっても、クランプ用経路を介した開閉制御端子の電荷の放電をインピーダンス部によって妨げることができるためである。
【００１２】
したがって、上記発明によれば、開閉制御端子の電圧がクランプ電圧で制限される状況下、上記磁気結合によって駆動対象スイッチング素子がオフ状態に切り替わることを回避することができる。これにより、駆動対象スイッチング素子の信頼性の低下を回避することができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態にかかるモータ制御システムの構成図。
【図２】同実施形態にかかる駆動回路の構成図。
【図３】通常時の過電流保護処理の一例を示すタイムチャート。
【図４】上下アーム短絡時の過電流保護処理の一例を示すタイムチャート。
【図５】第１の実施形態にかかる過電流上昇時における磁気結合態様を示す図。
【図６】同実施形態にかかる過電流減少時における磁気結合態様を示す図。
【図７】関連技術にかかる駆動回路の構成図。
【図８】関連技術にかかる過電流保護処理の一例を示すタイムチャート。
【図９】第１の実施形態にかかる過電流保護処理の一例を示すタイムチャート。
【図１０】第２の実施形態にかかる駆動回路の構成図。
【図１１】同実施形態にかかる過電流保護処理の一例を示すタイムチャート。
【図１２】第３の実施形態にかかる駆動回路の構成図。
【図１３】同実施形態にかかる過電流保護処理の一例を示すタイムチャート。
【発明を実施するための形態】
【００１４】
（第１の実施形態）
以下、本発明にかかる駆動対象スイッチング素子の駆動回路を車載主機として回転機を備える車両（例えば、ハイブリッド車両や電気自動車）に適用した第１の実施形態について、図面を参照しつつ説明する。
【００１５】
図１に示すように、モータジェネレータ１０は、車載主機としての多相回転機（３相回転機）であり、図示しない駆動輪に連結されている。モータジェネレータ１０は、インバータ１１を介して「直流電源」としての高電圧バッテリ１２に接続されている。高電圧バッテリ１２の出力電圧は、例えば百Ｖ以上である。なお、高電圧バッテリ１２としては、例えば、リチウムイオン蓄電池やニッケル水素蓄電池を用いることができる。また、本実施形態では、モータジェネレータ１０として、同期機（永久磁石同期機）を用いている。
【００１６】
インバータ１１は、高電位側（上アーム側）のスイッチング素子Ｓ￥ｐ（￥＝Ｕ，Ｖ，Ｗ）及び低電位側（下アーム側）のスイッチング素子Ｓ￥ｎの直列接続体を備えている。詳しくは、インバータ１１は、３組のスイッチング素子Ｓ￥ｐ，Ｓ￥ｎの直列接続体を備え、スイッチング素子Ｓ￥ｐ，Ｓ￥ｎの接続点は、モータジェネレータ１０の￥相に接続されている。ちなみに、本実施形態では、上記スイッチング素子Ｓ￥＃（＃＝ｐ，ｎ）として、電圧制御形の半導体スイッチング素子を用い、より具体的には、ＩＧＢＴを用いている。そして、スイッチング素子Ｓ￥＃には、フリーホイールダイオードＤ￥＃が逆並列に接続されている。なお、本実施形態において、スイッチング素子Ｓ￥＃が「駆動対象スイッチング素子」に相当する。
【００１７】
制御装置１４は、低電圧バッテリ１６を電源とし、マイコンを主体として構成されている。制御装置１４は、モータジェネレータ１０の制御量（例えばトルク）をその指令値に制御すべく、インバータ１１を操作する。詳しくは、制御装置１４は、インバータ１１を構成するスイッチング素子Ｓ￥＃を操作すべく、操作信号ｇ￥＃を生成してスイッチング素子Ｓ￥＃に対応する駆動回路ＤＵに出力する。ここで、高電位側の操作信号ｇ￥ｐと、対応する低電位側の操作信号ｇ￥ｎとは、互いに相補的な信号となっている。すなわち、高電位側のスイッチング素子Ｓ￥ｐと、対応する低電位側のスイッチング素子Ｓ￥ｎとは、交互にオン状態とされる。
【００１８】
インターフェース１８は、高電圧システムと低電圧システムとの間を電気的に絶縁しつつ、これらシステム間の信号の伝達を行う機能を有する。ここで、高電圧システムは、高電圧バッテリ１２、インバータ１１及びモータジェネレータ１０を備えるシステムである。また、低電圧システムは、低電圧バッテリ１６及び制御装置１４を備えるシステムである。なお、本実施形態において、インターフェース１８は、光絶縁素子（フォトカプラ）を備えている。
【００１９】
続いて、図２を用いて、駆動回路ＤＵの構成について説明する。
【００２０】
図示されるように、駆動回路ＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０、所定の出力電圧Ｖｏｍ（例えば１５Ｖ）を有する定電圧電源２２、及び定電圧電源２２を電力供給源とする定電流電源２４を備えている。詳しくは、定電流電源２４は、ドライブＩＣ２０の第１の端子Ｔ１を介してＰチャネルＭＯＳＦＥＴ（以下、充電用スイッチング素子２６）のドレインに接続されている。充電用スイッチング素子２６のソースは、ドライブＩＣ２０の第２の端子Ｔ２を介してスイッチング素子Ｓ￥＃の開閉制御端子（ゲート）に接続されている。ここで、本実施形態において、定電流電源２４から、第１の端子Ｔ１、充電用スイッチング素子２６及び第２の端子Ｔ２を介してゲートに至るまでの電気経路を「充電経路Ｌｃｈａ」と称すこととする。なお、本実施形態において、定電流電源２４が「定電流供給手段」を構成する。
【００２１】
スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体２８を介してドライブＩＣ２０の第３の端子Ｔ３に接続されている。第３の端子Ｔ３は、ＮチャネルＭＯＳＦＥＴ（以下、放電用スイッチング素子３０）を介してスイッチング素子Ｓ￥＃の出力端子（エミッタ）に接続されている。ここで、本実施形態において、ゲートから、放電用抵抗体２８、第３の端子Ｔ３及び放電用スイッチング素子３０を介してエミッタに至るまでの経路を、通常時においてスイッチング素子Ｓ￥＃をオフ状態に切り替えるために用いられる「通常時オフ用経路Ｌｄｉｓ」と称すこととする。通常時オフ用経路Ｌｄｉｓは、放電用スイッチング素子３０のオン操作（閉操作）によって閉状態とされ、放電用スイッチング素子３０のオフ操作（開操作）によって開状態とされる。ここで、上記通常時とは、オン操作指令又はオフ操作指令に基づき後述する充電処理又は放電処理が行われる時のことである。
【００２２】
なお、本実施形態において、スイッチング素子Ｓ￥＃のエミッタ及び入力端子（コレクタ）が「一対の主端子」に相当する。そして、コレクタが「第１の主端子」に相当し、エミッタが「第２の主端子」に相当する。
【００２３】
スイッチング素子Ｓ￥＃のゲートは、また、第２の端子Ｔ２、抵抗体３２及びＮチャネルＭＯＳＦＥＴ（以下、クランプ用スイッチング素子３４）を介してエミッタに接続されている。第２の端子Ｔ２及び抵抗体３２の接続点は、クランプ用コンパレータ３６の非反転入力端子に接続され、クランプ用コンパレータ３６の反転入力端子は、第１の電源３８に接続されている。なお、本実施形態において、クランプ用スイッチング素子３４、クランプ用コンパレータ３６及び第１の電源３８が「制限手段」を構成する。また、クランプ用コンパレータ３６及び第１の電源３８が「クランプ操作手段」を構成する。
【００２４】
ここで、第１の電源３８の出力電圧（以下、クランプ電圧Ｖｃｌａｍｐ）は、例えば、スイッチング素子Ｓ￥＃の信頼性が短時間で過度に低下するような電流が流れない程度の電圧（例えば１２Ｖ）にスイッチング素子Ｓ￥＃の開閉制御端子の印加電圧（ゲート電圧）を制限する値に設定されている。本実施形態において、クランプ電圧Ｖｃｌａｍｐは、具体的には、スイッチング素子Ｓ￥＃がオフ状態からオン状態に切り替わるスレッショルド電圧Ｖｔｈ以上の電圧であってかつ定電圧電源２２の出力電圧Ｖｏｍ未満の電圧に設定されている。
【００２５】
ここで、本実施形態において、ゲートから、第２の端子Ｔ２、抵抗体３２及びクランプ用スイッチング素子３４を介してエミッタに至るまでの経路を「クランプ用経路Ｌｃｌａｍｐ」と称すこととする。クランプ用経路Ｌｃｌａｍｐは、クランプ用スイッチング素子３４のオン操作によって閉状態とされ、クランプ用スイッチング素子３４のオフ操作によって開状態とされる。
【００２６】
こうした構成によれば、第２の端子Ｔ２及び抵抗体３２の接続点の電圧がクランプ電圧Ｖｃｌａｍｐを超える場合、クランプ用スイッチング素子３４がオン操作される。一方、上記接続点の電圧がクランプ電圧Ｖｃｌａｍｐ未満となる場合、クランプ用スイッチング素子３４がオフ操作される。これにより、上記接続点の電圧をクランプ電圧Ｖｃｌａｍｐで制限することができる。
【００２７】
スイッチング素子Ｓ￥＃のゲートは、さらに、ソフト遮断用抵抗体４０、ドライブＩＣ２０の第４の端子Ｔ４及びＮチャネルＭＯＳＦＥＴ（以下、ソフト遮断用スイッチング素子４２）を介してエミッタに接続されている。ここで、本実施形態において、ゲートから、ソフト遮断用抵抗体４０、第４の端子Ｔ４及びソフト遮断用スイッチング素子４２を介してエミッタに至るまでの経路を「ソフト遮断用経路Ｌｃｕｔ」と称すこととする。ソフト遮断用経路Ｌｃｕｔは、ソフト遮断用スイッチング素子４２のオン操作によって閉状態とされ、ソフト遮断用スイッチング素子４２のオフ操作によって開状態とされる。
【００２８】
スイッチング素子Ｓ￥＃は、コレクタ及びエミッタ間に流れる電流（以下、コレクタ電流Ｉｃ）と相関を有する微少電流（例えば、コレクタ電流Ｉｃの「１／１００００」）を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体（センス抵抗４４）を介してエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗４４に電圧降下が生じるため、センス抵抗４４のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流Ｉｃと相関を有する電気的な状態量とすることができる。なお、本実施形態において、エミッタ電位を「０」とし、センス抵抗４４の両端のうちセンス端子Ｓｔ側の電位がエミッタ電位よりも高い場合のセンス電圧Ｖｓｅを正と定義する。
【００２９】
センス抵抗４４の両端のうちセンス端子Ｓｔ側は、ドライブＩＣ２０の第５の端子Ｔ５を介して短絡検出用コンパレータ４６の非反転入力端子に接続されている。短絡検出用コンパレータ４６の反転入力端子は、第２の電源４８に接続されている。本実施形態において、第２の電源４８の出力電圧（以下、短絡閾値ＳＣ）は、スイッチング素子Ｓ￥＃の信頼性を維持可能なコレクタ電流Ｉｃの上限値に対応するセンス電圧Ｖｓｅに設定されている。なお、短絡検出用コンパレータ４６の出力信号Ｓｉｇは、ドライブＩＣ２０の備える駆動制御部５０に入力される。
【００３０】
駆動制御部５０は、ドライブＩＣ２０の第６の端子Ｔ６を介して入力される上記操作信号ｇ￥＃に基づき、充電用スイッチング素子２６及び放電用スイッチング素子３０の操作による充電処理及び放電処理を交互に行うことでスイッチング素子Ｓ￥＃を駆動する。詳しくは、充電処理は、操作信号ｇ￥＃がオン操作指令になったと判断された場合、放電用スイッチング素子３０をオフ操作し、また、充電用スイッチング素子２６をオン操作する処理である。すなわち、充電処理は、ゲートに定電流を供給する定電流制御処理である。これにより、エミッタ電位に対するゲート電位の上昇によってゲート電圧Ｖｇｅがスレッショルド電圧Ｖｔｈ以上となることで、スイッチング素子Ｓ￥＃はオン状態に切り替えられる。
【００３１】
なお、定電流制御処理によれば、後述するクランプ処理に起因したゲート充電電流の減少によってスイッチング素子Ｓ￥＃のミラー期間が長くなることを回避することができ、スイッチング損失の増大等を回避することができる。
【００３２】
一方、放電処理は、操作信号ｇ￥＃がオフ操作指令になったと判断された場合、放電用スイッチング素子３０をオン操作に切り替え、また、充電用スイッチング素子２６をオフ操作に切り替える処理である。これにより、スイッチング素子Ｓ￥＃は、オフ状態に切り替えられる。
【００３３】
駆動制御部５０は、さらに、ゲート電圧Ｖｇｅや、短絡検出用コンパレータ４６の出力信号Ｓｉｇ等に基づき、過電流保護処理を行う。この処理は、クランプ処理と、ソフト遮断処理とを含む処理である。
【００３４】
まず、クランプ処理について説明すると、この処理は、充電処理が行われる場合において、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達するタイミングからクランプフィルタ時間Ｔｃｌａｍｐ（「所定時間」に相当）に渡って、クランプ用スイッチング素子３４をオン操作する処理である。すなわち、クランプ処理は、ゲート電圧Ｖｇｅがその上限電圧（定電圧電源２２の出力電圧Ｖｏｍ）に到達する前からゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐで制限する処理である。ここで、本実施形態において、所定電圧Ｖαは、スレッショルド電圧Ｖｔｈ以上であってかつクランプ電圧Ｖｃｌａｍｐ未満の電圧に設定されている。より具体的には、所定電圧Ｖαは、スレッショルド電圧Ｖｔｈの取り得る範囲「Ｖｔｈｍｉｎ〜Ｖｔｈｍａｘ」の最大値Ｖｔｈｍａｘに設定されている。これは、スイッチング素子Ｓ￥＃が確実にオン状態に切り替えられてからクランプ処理を開始するための設定である。つまり、スレッショルド電圧Ｖｔｈは、コレクタ電流Ｉｃや、スイッチング素子Ｓ￥＃の個体差等によってばらつく。このため、所定電圧Ｖαをスレッショルド電圧Ｖｔｈとして想定される最大値に設定することで、スイッチング素子Ｓ￥＃が確実にオン状態に切り替えられてからクランプ処理を開始することができる。
【００３５】
クランプ処理によれば、例えば上下アーム短絡が生じてスイッチング素子Ｓ￥＃に過電流（短絡電流）が流れる場合において、後述するソフト遮断処理によってスイッチング素子Ｓ￥＃がオフ状態に切り替えられるまでにスイッチング素子Ｓ￥＃に流れるコレクタ電流Ｉｃを制限することができる。
【００３６】
ちなみに、クランプフィルタ時間Ｔｃｌａｍｐは、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達してからセンス電圧Ｖｓｅが短絡閾値ＳＣを超えるまでの時間の最大値よりもやや長い時間に設定すればよい。
【００３７】
続いて、ソフト遮断処理について説明すると、この処理は、短絡検出用コンパレータ４６の出力信号Ｓｉｇの論理が短絡フィルタ時間Ｔｓｃ継続して「Ｈ」になっていると判断された場合、スイッチング素子Ｓ￥＃に過電流が流れていると判断する。そして、充電用スイッチング素子２６及び放電用スイッチング素子３０をオフ操作してかつ、ソフト遮断用スイッチング素子４２をオン操作する処理である。上記ソフト遮断処理の実行により、スイッチング素子Ｓ￥＃が強制的にオフ状態に切り替えられる。なお、本実施形態において、ソフト遮断用抵抗体４０、ソフト遮断用スイッチング素子４２、短絡検出用コンパレータ４６及び第２の電源４８が「ソフト遮断手段」を構成する。
【００３８】
ちなみに、短絡フィルタ時間Ｔｓｃは、短絡検出用コンパレータ４６の出力信号Ｓｉｇにノイズが混入すること等によってソフト遮断処理が誤って実行されるのを回避するために設定されている。また、上記ソフト遮断用抵抗体４０は、ゲート電荷の放電経路の抵抗値を大きくするために設けられる。これは、コレクタ電流Ｉｃが過大である状況下にあっては、スイッチング素子Ｓ￥＃をオン状態からオフ状態へと切り替える速度（ゲート電荷の放電速度）を高くすると、サージ電圧が過大となるおそれがあることに鑑みた設定である。本実施形態では、ソフト遮断用抵抗体４０の抵抗値Ｒａが、放電用抵抗体２８の抵抗値Ｒｂよりも高く設定されている。これにより、ソフト遮断用経路Ｌｃｕｔの抵抗値は、通常時オフ用経路Ｌｄｉｓの抵抗値よりも大きく設定されることとなる。すなわち、ソフト遮断用経路Ｌｃｕｔによるゲート電荷の放電速度は、通常時オフ用経路Ｌｄｉｓによるゲート電荷の放電速度よりも低くなる。
【００３９】
また、ソフト遮断処理が行われた場合、駆動制御部５０は、フェール信号ＦＬを出力する処理と、充電用スイッチング素子２６及び放電用スイッチング素子３０の駆動を禁止する処理とを併せて行う。上記フェール信号ＦＬは、ドライブＩＣ２０の第７の端子Ｔ７を介して低電圧システム（制御装置１４）に出力される。このフェール信号ＦＬによって、インバータ１１のシャットダウンが行われる。
【００４０】
続いて、図３及び図４に、過電流保護処理の一例を示す。詳しくは、図３は、過電流が流れない通常時における過電流保護処理の一例であり、図４は、上下アーム短絡が生じた場合における過電流保護処理の一例である。
【００４１】
まず、図３を用いて説明する。ここで、図３（ａ）は、ゲート電圧Ｖｇｅの推移を示し、図３（ｂ）は、充電用スイッチング素子２６の操作状態の推移を示し、図３（ｃ）は、放電用スイッチング素子３０の操作状態の推移を示す。また、図３（ｄ）は、クランプ用スイッチング素子３４の操作状態の推移を示し、図３（ｅ）は、ソフト遮断用スイッチング素子４２の操作状態の推移を示し、図３（ｆ）は、短絡検出用コンパレータ４６の出力信号Ｓｉｇの推移を示す。
【００４２】
図示される例では、時刻ｔ１において放電用スイッチング素子３０がオフ操作に切り替えられ、また、充電用スイッチング素子２６がオン操作に切り替えられることで充電処理が開始される。これにより、ゲート電圧Ｖｇｅが上昇し始めることで、その後コレクタ電流Ｉｃ及びセンス電圧Ｖｓｅが上昇し始める。なお、図３（ａ）に示す「Ｖｍｉｌ」は、スイッチング素子Ｓ￥＃のミラー電圧を示す。
【００４３】
そして、ミラー期間を経過した後、時刻ｔ２において、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断される。これにより、クランプ用スイッチング素子３４がオン操作に切り替えられてクランプ処理が開始される。ここで、本実施形態において、抵抗体３２の抵抗値Ｒは、定電流電源２４から出力される定電流Ｉｇ及び上記抵抗値Ｒの乗算値がクランプ電圧Ｖｃｌａｍｐとなるように設定されている。
【００４４】
そして、時刻ｔ２からクランプフィルタ時間Ｔｃｌａｍｐが経過する時刻ｔ３において、クランプ用スイッチング素子３４がオフ操作に切り替えられる。これにより、その後、ゲート電圧Ｖｇｅは、定電圧電源２２の出力電圧Ｖｏｍに到達する。
【００４５】
続いて、図４を用いて、上下アーム短絡が生じる場合の一例を示す。ここで、図４（ａ）〜図４（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。
【００４６】
図示される例では、時刻ｔ１において充電処理が開始されることで、ゲート電圧Ｖｇｅが上昇し始める。その後、ミラー期間を経ることなく、時刻ｔ２においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断される。これにより、クランプ用スイッチング素子３４がオン操作に切り替えられてクランプ処理が開始される。
【００４７】
その後、時刻ｔ３において、センス電圧Ｖｓｅが短絡閾値ＳＣを超えることで、短絡検出用コンパレータ４６の出力信号Ｓｉｇの論理が「Ｈ」に反転される。本実施形態では、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達してからクランプフィルタ時間Ｔｃｌａｍｐが経過するまでの期間に、上記出力信号Ｓｉｇの論理が「Ｈ」に反転されたと判断される場合、時刻ｔ２からクランプフィルタ時間Ｔｃｌａｍｐが経過する場合であっても、クランプ用スイッチング素子３４のオン操作を継続する処理が行われる。
【００４８】
その後、短絡検出用コンパレータ４６の出力信号Ｓｉｇの論理が短絡フィルタ時間Ｔｓｃ継続して「Ｈ」になっていると判断される時刻ｔ５において、ソフト遮断用スイッチング素子４２がオン操作に切り替えられる。これにより、スイッチング素子Ｓ＊＃が強制的にオフ状態とされる。なお、その後、クランプ用スイッチング素子３４がオフ操作に切り替えられる。
【００４９】
ここで、図４に示した過電流保護処理は、ゲートに接続された電流流通経路（本実施形態では、クランプ用経路Ｌｃｌａｍｐ）と、コレクタ及びエミッタのうち少なくとも一方に接続された主電流流通経路（コレクタ電流Ｉｃの流通経路）とが磁気結合されていない駆動回路ＤＵを用いる場合に対応している。これに対し、クランプ用経路Ｌｃｌａｍｐ及び上記主電流流通経路とが磁気結合されている駆動回路ＤＵを用いる場合には、ソフト遮断処理によらずにスイッチング素子Ｓ￥＃がオフ状態に切り替えられるといった問題が生じ得る。以下、磁気結合について説明した後、ソフト遮断処理によらずにオフ状態に切り替えられる問題について説明する。
【００５０】
まず、図５及び図６を用いて、磁気結合のメカニズムについて説明する。ここで、図５及び図６は、先の図１及び図２に示した構成のうち、低電位側のスイッチング素子Ｓ￥ｎ周辺の構成を示す図である。なお、図５及び図６では、充電用スイッチング素子２６やドライブＩＣ２０の端子等の図示を省略している。
【００５１】
図示されるように、コレクタ及びエミッタのうち少なくとも一方に接続された主電流流通経路、及びゲートに接続された電流流通経路には、配線インダクタンスが存在する。図５及び図６には、一対の主電流流通経路のうちコレクタに接続された経路に配線インダクタンス「ｌｍ」が存在することを示し、クランプ用経路Ｌｃｌａｍｐに配線インダクタンス「ｌｇ」が存在することを示した。本実施形態では、これら配線インダクタンスｌｍ，ｌｇが磁気結合されている。詳しくは、図５に示すように、コレクタ電流Ｉｃが上昇する（コレクタ電流Ｉｃの変化速度が正の値となる）状況下、クランプ用経路Ｌｃｌａｍｐ側からゲートへと電荷が移動するように、これら配線インダクタンスｌｍ，ｌｇが磁気結合されている。ここで、クランプ用経路Ｌｃｌａｍｐ側からゲートへと電荷が移動するのは、スイッチング素子Ｓ￥＃のゲート及びエミッタ間容量を介してゲート側からエミッタ側へと電流が流れ込むことに起因する。一方、図６に示すように、コレクタ電流Ｉｃが減少する（コレクタ電流Ｉｃの変化速度が負の値となる）状況下、ゲート電荷がクランプ用経路Ｌｃｌａｍｐ側へと移動するように、上記配線インダクタンスｌｍ，ｌｇが磁気結合されている。ここで、ゲート電荷がクランプ用経路Ｌｃｌａｍｐ側へと移動するのは、ゲート及びエミッタ間容量を介してエミッタ側からゲート側へと電流が流れ込むことに起因する。
【００５２】
そして、こうした磁気結合が図７に示す関連技術にかかる駆動回路ＤＵで生じることで、ソフト遮断処理によらずにスイッチング素子Ｓ￥＃がオフ状態に切り替えられる問題が生じる。ここで、図７において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付している。
【００５３】
図示されるように、関連技術にかかる駆動回路ＤＵは、抵抗体３２を備えていない。駆動回路ＤＵは、クランプ用コンパレータ３６に代えて、オペアンプ５２を備えている。
【００５４】
クランプ用スイッチング素子３４及び第２の端子Ｔ２の接続点は、オペアンプ５２の非反転入力端子に接続され、オペアンプ５２の反転入力端子は、第１の電源３８に接続されている。
【００５５】
関連技術において、クランプ処理は、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達してからクランプフィルタ時間Ｔｃｌａｍｐに渡って、オペアンプ５２に対してイネーブル信号を出力する処理となる。これにより、クランプ用スイッチング素子３４のゲート電圧の操作によってクランプ用スイッチング素子３４のオン抵抗を調整し、第２の端子Ｔ２の電圧をクランプ電圧Ｖｃｌａｍｐで制限する。
【００５６】
図８を用いて、関連技術を用いた場合における上記問題について説明する。ここで、図８は、関連技術にかかる過電流保護処理の一例である。なお、図８（ａ）〜図８（ｆ）は、先の図４（ａ）〜図４（ｆ）に対応している。
【００５７】
図示される例では、時刻ｔ１において充電処理が開始されることで、ゲート電圧Ｖｇｅが上昇し始める。その後、時刻ｔ２においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断される。これにより、オペアンプ５２に対してイネーブル信号が出力されることでクランプ処理が開始される。
【００５８】
その後、時刻ｔ３において、センス電圧Ｖｓｅが短絡閾値ＳＣを超えることで、短絡検出用コンパレータ４６の出力信号Ｓｉｇの論理が「Ｈ」に反転される。その後、コレクタ電流Ｉｃが上昇する状況下における磁気結合により、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐを一旦大きく上回ることとなる。これにより、ゲート電圧をクランプ電圧Ｖｃｌａｍｐで制限すべく、クランプ用スイッチング素子３４がフルオン状態とされ、クランプ用経路Ｌｃｌａｍｐを介したゲート電荷の放電が開始される。ここで、クランプ用スイッチング素子３４のフルオン状態とは、クランプ用スイッチング素子３４がオン操作される場合のクランプ用スイッチング素子３４のゲート電圧を、非飽和領域でクランプ用スイッチング素子３４を駆動させる電圧に設定する状態である。非飽和領域とは、クランプ用スイッチング素子３４のドレイン及びソース間電圧Ｖｄｓとドレイン電流Ｉｄとが関係付けられた出力特性において、ドレイン及びソース間電圧Ｖｄｓの上昇に伴ってドレイン電流Ｉｄが増大する領域のことである。これにより、クランプ用スイッチング素子３４のオン抵抗は、略「０」とされる。
【００５９】
その後、時刻ｔ４において、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐに向かって低下し始めることで、コレクタ電流Ｉｃも減少し始める。ここで、コレクタ電流Ｉｃが減少する状況下においては、磁気結合によってゲート電荷がクランプ用経路Ｌｃｌａｍｐ側へと移動される。移動されたゲート電荷は、クランプ用経路Ｌｃｌａｍｐを介して放電される。特に本実施形態では、クランプ用スイッチング素子３４がフルオン状態とされていることから、クランプ用経路Ｌｃｌａｍｐのインピーダンスが低くなり、ゲート電荷の放電量が大きくなる。その結果、ゲート電圧Ｖｇｅは、急峻に落ち込んでクランプ電圧Ｖｃｌａｍｐを大きく下回ることとなる。これにより、その後、短絡フィルタ時間Ｔｓｃの計時が開始されてからこの時間Ｔｓｃが経過する前に、ゲート電圧Ｖｇｅの低下によってスイッチング素子Ｓ￥＃がオフ状態に切り替わるといった問題が生じる。したがって、スイッチング素子Ｓ￥＃がオフ状態に切り替えられる場合に生じるサージ電圧が増大し、スイッチング素子Ｓ￥＃の信頼性が低下する。
【００６０】
こうした問題に対処すべく、本実施形態では、先の図２に示すように、クランプ用経路Ｌｃｌａｍｐに抵抗体３２を設けた。抵抗体３２は、クランプ用経路Ｌｃｌａｍｐによってゲート電荷が放電される場合にクランプ用経路Ｌｃｌａｍｐにおいて最もインピーダンスの高い「インピーダンス部」に相当する。ここで、抵抗体３２の抵抗値Ｒは、クランプ電圧Ｖｃｌａｍｐを定電流電源２４から出力される定電流Ｉｇで除算した値に設定されている。
【００６１】
本実施形態では、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐで制限するために抵抗体３２を用いるとともに、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐを大きく下回ることを回避するためにも抵抗体３２を用いた。ここで、抵抗体３２によってゲート電圧Ｖｇｅの低下を回避できるのは、コレクタ電流Ｉｃが減少する状況下において上記磁気結合が生じる場合であっても、抵抗体３２によってゲート電荷の放電を妨げることができるためである。
【００６２】
図９に、磁気結合が生じる場合の本実施形態にかかる過電流保護処理の一例を示す。なお、図９は、ゲート電圧Ｖｇｅの推移を示す。
【００６３】
図示されるように、時刻ｔ１において充電処理が開始されることで、ゲート電圧Ｖｇｅが上昇し始める。その後、時刻ｔ２においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断されることで、クランプ処理が開始される。
【００６４】
センス電圧Ｖｓｅが短絡閾値ＳＣを超えた後、時刻ｔ３近傍において、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐを一旦大きく上回る。その後、時刻ｔ４において、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐに向かって低下し始めることで、コレクタ電流Ｉｃも減少し始める。ここで、本実施形態では、クランプ用経路Ｌｃｌａｍｐに抵抗体３２を設けていることから、コレクタ電流Ｉｃが減少する状況下において上記磁気結合が生じる場合であっても、ゲート電荷の放電を妨げることができる。このため、ゲート電圧Ｖｇｅは、急峻に落ち込むことなくクランプ電圧Ｖｃｌａｍｐに収束することとなる。そして、その後、時刻ｔ６においてソフト遮断用スイッチング素子４２がオン操作され、ソフト遮断処理によってスイッチング素子Ｓ￥＃をオフ状態に切り替えることができる。
【００６５】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００６６】
（１）定電流制御処理が行われる駆動回路ＤＵにおいて、クランプ用経路Ｌｃｌａｍｐに抵抗体３２を設けた。このため、コレクタ電流Ｉｃが減少する状況下において磁気結合が生じる場合であっても、クランプ用経路Ｌｃｌａｍｐを介したゲート電荷の放電を抵抗体３２によって妨げることができる。これにより、スイッチング素子Ｓ￥＃に過電流が流れる状況下においてスイッチング素子Ｓ￥＃をソフト遮断処理によってオフ状態に切り替えることができる。したがって、スイッチング素子Ｓ￥＃の信頼性の低下を回避することができる。
【００６７】
（２）所定電圧Ｖαを、スレッショルド電圧の最大値Ｖｔｈｍａｘに設定した。スイッチング素子Ｓ￥＃がオン状態に切り替わる前にゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐで制限すると、定電流電源２４からゲートに供給されるべき電荷がクランプ用経路Ｌｃｌａｍｐを介して放電され、ゲート電圧Ｖｇｅが上昇しにくくなる。この場合、スイッチング素子Ｓ￥＃をオン状態に切り替えることができなかったり、スイッチング素子Ｓ￥＃がハーフオン状態となることによる発熱によってスイッチング素子Ｓ￥＃の信頼性が低下したりするといった問題が生じ得る。
【００６８】
ここで、所定電圧Ｖαの上記設定によれば、スイッチング素子Ｓ￥＃がオン状態に切り替わってからクランプ処理を開始することができる。このため、上述した問題の発生を回避することができる。なお、スイッチング素子Ｓ￥＃のハーフオン状態とは、スイッチング素子Ｓ￥＃がオン操作される場合のゲート電圧Ｖｇｅを、飽和領域でスイッチング素子Ｓ￥＃を駆動させる電圧に設定する状態である。ここで、飽和領域とは、スイッチング素子Ｓ￥＃のコレクタ及びエミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとが関係付けられた出力特性において、コレクタ及びエミッタ間電圧Ｖｃｅの大きさにかかわらずコレクタ電流Ｉｃが略一定となる領域のことである。
【００６９】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７０】
図１０に、本実施形態にかかる駆動回路ＤＵを示す。なお、図１０において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付している。
【００７１】
図示されるように、本実施形態では、「電荷蓄積素子」としてのコンデンサ５４が抵抗体３２に並列接続されている。
【００７２】
図１１に、本実施形態にかかる過電流保護処理の一例を示す。なお、図１１は、先の図９に対応している。
【００７３】
図示されるように、時刻ｔ１において充電処理が開始された後、時刻ｔ２においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断されることで、クランプ処理が開始される。
【００７４】
センス電圧Ｖｓｅが短絡閾値ＳＣを超えた後、時刻ｔ３近傍において、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐを上回ることとなる。ここで、本実施形態では、コレクタ電流Ｉｃが上昇する状況下における磁気結合によってゲートへと電荷が移動しようとする場合であっても、その一部をコンデンサ５４によって吸収することができる。
【００７５】
このため、本実施形態では、上記第１の実施形態の（１），（２）で得られる効果に加えて、ゲート電圧Ｖｇｅのクランプ電圧Ｖｃｌａｍｐに対するオーバーシュートを抑制できるといった効果を得ることができる。これにより、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐに近づけることができ、クランプ処理によってゲート電圧Ｖｇｅが制限される期間におけるコレクタ電流Ｉｃを的確に抑制することができる。
【００７６】
（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７７】
本実施形態では、抵抗体３２の抵抗値を上記第１の実施形態に示した抵抗値よりも大きく設定する。これは、本実施形態における磁気結合が、上記第１の実施形態における磁気結合よりも大きく、磁気結合によるゲート電荷の移動量がより大きくなるためである。磁気結合によるゲート電荷の移動量が大きい場合であっても、抵抗体３２の抵抗値を大きく設定することで、ゲート電荷の放電をより妨げることができる。
【００７８】
図１２に、本実施形態にかかる駆動回路ＤＵを示す。なお、図１２において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付している。なお、本実施形態では、定電流電源２４を第１の定電流電源２４ａと称すこととする。
【００７９】
図示されるように、第１の定電流電源２４ａは、第１の端子Ｔ１に接続されている。また、定電圧電源２２を電力供給源とする第２の定電流電源２４ｂは、ドライブＩＣ２０の第８の端子Ｔ８に接続されている。本実施形態では、第２の定電流電源２４ｂから出力される定電流を、第１の定電流電源２４ａから出力される定電流の「１／２」に設定している。なお、本実施形態において、第１の定電流電源２４ａ及び第２の定電流電源２４ｂが「定電流供給手段」を構成する。
【００８０】
第１の端子Ｔ１又は第８の端子Ｔ８は、スイッチ５６によって充電用スイッチング素子２６のドレインと選択的に接続される。スイッチ５６は、駆動制御部５０によって通電操作される。
【００８１】
本実施形態において、抵抗体３２の抵抗値は、上記第１の実施形態に示した抵抗値の２倍「２Ｒ」に設定されている。これは、ゲート充電電流の供給源が第２の定電流電源２４ｂとなる期間（制限手段によってゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐで制限される期間）において、ゲート充電電流「Ｉｇ／２」及び抵抗体３２の抵抗値「２Ｒ」の乗算値をクランプ電圧Ｖｃｌａｍｐとするための設定である。すなわち、抵抗体３２の抵抗値「２Ｒ」は、クランプ電圧Ｖｃｌａｍｐを第２の定電流電源２４ｂから出力される定電流「Ｉｇ／２」で除算した値に設定されている。
【００８２】
続いて、図１３を用いて、本実施形態にかかる過電流保護処理の一例を示す。ここで、図１３（ａ）〜図１３（ｄ），図１３（ｆ），図１３（ｇ）は、先の図４（ａ）〜図４（ｆ）に対応している。また、図１３（ｅ）は、充電経路Ｌｃｈａに流れる定電流の推移を示す。
【００８３】
図示される例では、時刻ｔ１において、スイッチ５６の操作によって第１の定電流電源２４ａ及び充電用スイッチング素子２６が接続される。これにより、第１の定電流電源２４ａからゲートへと定電流の供給が開始されることで、ゲート電圧Ｖｇｅが上昇し始める。
【００８４】
その後、時刻ｔ２においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断されることで、スイッチ５６の操作によって第２の定電流電源２４ｂ及び充電用スイッチング素子２６が接続される。これにより、ゲート充電電流の供給源が第１の定電流電源２４ａから第２の定電流電源２４ｂに切り替えられる。この場合、充電電流が半減するものの、抵抗体３２の抵抗値が「２Ｒ」に設定されているため、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐで制限することができる。なお、その後、時刻ｔ３においてソフト遮断用スイッチング素子４２がオン操作される。
【００８５】
ちなみに、本実施形態において、充電電流を図１３（ｅ）に示したようにすべく、スイッチ５６を操作する処理が「低下手段」を構成する。
【００８６】
以上説明した本実施形態によれば、上記第１の実施形態の（１），（２）の効果に加えて、以下の効果が得られるようになる。
【００８７】
（３）クランプ処理によってゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐで制限される期間においてゲートに供給される定電流を、充電処理が行われる期間のうちクランプ処理によってゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐで制限されない期間おいてゲートに供給される定電流の「１／２」とした。このため、同じクランプ電圧Ｖｃｌａｍｐを確保するための抵抗体３２の抵抗値を大きく設定することができる。これにより、磁気結合が生じる状況下においてゲート電荷の放電を妨げる効果をより大きくすることができる。
【００８８】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００８９】
・「インピーダンス部」としては、抵抗体３２に限らず、例えばスイッチング素子（ＭＯＳＦＥＴ。以下、調整用スイッチング素子）であってもよい。この場合、例えば上記第１の実施形態において、抵抗体３２に代えて調整用スイッチング素子を備える。そして、クランプ処理が行われる期間において、調整用スイッチング素子のハーフオン状態によって調整用スイッチング素子のオン抵抗を「Ｒ」とするように調整用スイッチング素子のゲート電圧を調整する処理とすればよい。この場合、調整用スイッチング素子は、クランプ用経路Ｌｃｌａｍｐによってゲート電荷が放電される場合にクランプ用経路Ｌｃｌａｍｐにおいて最もインピーダンスの高い部材となる。
【００９０】
なお、調整用スイッチング素子のハーフオン状態とは、調整用スイッチング素子がオン操作される場合の調整用スイッチング素子のゲート電圧Ｖｇｓを、飽和領域で調整用スイッチング素子を駆動させる電圧に設定する状態である。ここで、飽和領域とは、上記出力特性において、調整用スイッチング素子のドレイン及びソース間電圧Ｖｄｓの大きさにかかわらずドレイン電流Ｉｄが略一定となる領域のことである。調整用スイッチング素子が飽和領域で駆動されると、調整用スイッチング素子のオン抵抗がフルオン状態の場合よりも増大する。
【００９１】
また、「インピーダンス部」としては、抵抗体やＭＯＳＦＥＴ等の素子を用いたものに限らない。例えば、クランプ用経路Ｌｃｌａｍｐとしての配線パターンの幅を小さくしたり、配線パターンを長くすることで、クランプ用経路Ｌｃｌａｍｐにおいて他の部分よりも抵抗値を大きくした部分をインピーダンス部としてもよい。
【００９２】
・「ソフト遮断手段」としては、ゲート電荷の放電経路の抵抗値を増大させることで、ゲート電荷の放電速度を低下させるものに限らない。例えば、以下（Ａ），（Ｂ）に説明するものであってもよい。
【００９３】
（Ａ）先の図２において、ソフト遮断用抵抗体４０、第４の端子Ｔ４及びソフト遮断用スイッチング素子４２を除去する。そして、第３の端子Ｔ３及び放電用スイッチング素子３０の接続点にスイッチング素子（例えばＭＯＳＦＥＴ）を介して電源を接続する。そして、上記スイッチング素子をオン操作して上記接続点に電荷を供給することで、ソフト遮断処理時におけるゲート電荷の放電速度を通常時の放電速度よりも低くする構成をソフト遮断手段として用いてもよい。これは、上記接続点に電源から電荷を供給することで、ゲート電荷の放電が妨げられることを利用したものである。
【００９４】
（Ｂ）先の図２において、ソフト遮断用抵抗体４０、第４の端子Ｔ４及びソフト遮断用スイッチング素子４２を除去する。そして、放電用スイッチング素子３０のソースを、スイッチング素子Ｓ￥＃のエミッタ又はエミッタよりも高電位となる部位（例えば、エミッタ電位よりも高い電位を出力電位とする電源）のうちいずれかとを選択的に接続可能な通電操作式のスイッチング素子（例えばＭＯＳＦＥＴ）によって接続する。そして、上記スイッチング素子の通電操作により、ソフト遮断処理時において、放電用スイッチング素子３０のソース及び上記高電位となる部位を接続することで、ゲート電荷の放電速度を低くする構成をソフト遮断手段として用いてもよい。
【００９５】
・「電荷蓄積素子」としては、コンデンサに限らず、電荷を蓄積する機能を有する素子であれば、他の電荷蓄積素子であってもよい。
【００９６】
・上記第３の実施形態において、抵抗体３２の抵抗値を例えば「３Ｒ」に設定してもよい。この場合、第２の定電流電源２４ｂから出力される定電流を、第１の定電流電源２４ａから出力される定電流の「１／３」に設定すればよい。
【００９７】
・「駆動対象スイッチング素子」としては、単一のＩＧＢＴに限らず、複数のＩＧＢＴの並列接続体であってもよい。詳しくは、複数のＩＧＢＴのコレクタ同士を互いに接続し、エミッタ同士を互いに接続すればよい。こうした構成は、駆動対象スイッチング素子に流通可能なコレクタ電流Ｉｃの最大値を増大させるために採用される。また、「駆動対象スイッチング素子」としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。この場合、第１の端子はドレインとなり、第２の端子はソースとなる。
【符号の説明】
【００９８】
２４…定電流電源、３２…抵抗体、３４…クランプ用スイッチング素子、Ｌｃｌａｍｐ…クランプ用経路、Ｓ￥＃…スイッチング素子。
【図１】
2015019455.tif 000003
【図２】
2015019455.tif 000004
【図３】
2015019455.tif 000005
【図４】
2015019455.tif 000006
【図５】
2015019455.tif 000007
【図６】
2015019455.tif 000008
【図７】
2015019455.tif 000009
【図８】
2015019455.tif 000010
【図９】
2015019455.tif 000011
【図１０】
2015019455.tif 000012
【図１１】
2015019455.tif 000013
【図１２】
2015019455.tif 000014
【図１３】
2015019455.tif 000015