(57)【要約】【課題】本発明は、マザーボードに接続される一つのコネクタを介して、電圧及び信号を受信できる記憶装置を提供することを目的とする。【解決手段】本発明に係る記憶装置は、板体と、コネクタと、ＳＡＴＡ制御チップと、ＵＳＢ制御チップと、記憶チップとを備え、ＵＳＢ制御チップのグランド端は、コネクタの第四及び第七ピンにそれぞれ接続されて接地し、その信号端１〜６は、コネクタの六つのピンにそれぞれ接続され、ＳＡＴＡ制御チップのグランド端は、コネクタに接続されて接地し、その信号端１〜４は、コネクタの四つのピンにそれぞれ接続され、ＳＡＴＡ制御チップ及びＵＳＢ制御チップは、コネクタに接続される電圧端と記憶チップの信号端に接続される出力端と、をそれぞれ備え、ＵＳＢ制御チップはＵＳＢバス信号に従って、又はＳＡＴＡ制御チップはＳＡＴＡ信号に従って、データを記憶又は読み取るように記憶チップを制御する。【選択図】図１
2015022771.tif 000002
【特許請求の範囲】
【請求項１】
板体と、
該板体に設置されるコネクタと、
ＳＡＴＡ制御チップと、
ＵＳＢ制御チップと、
複数の記憶チップと
を備える記憶装置であって、
前記ＵＳＢ制御チップ及び前記ＳＡＴＡ制御チップの電圧端は、前記コネクタの第一ピンに接続されて電圧を受信し、
前記ＵＳＢ制御チップの第一グランド端及び第二グランド端は、前記コネクタの第四ピン及び第七ピンにそれぞれ接続されて接地し、
前記ＵＳＢ制御チップの信号端１〜６は、前記コネクタの第二、第三、第五、第六、第八及び第九ピンにそれぞれ接続されてＵＳＢバス信号を受信し、
前記ＳＡＴＡ制御チップのグランド端は、前記コネクタの第七ピンに接続されて接地し、
前記ＳＡＴＡ制御チップの信号端１〜４は、前記コネクタの第五、第六、第八及び第九ピンにそれぞれ接続されてＳＡＴＡ信号を受信し、
前記ＳＡＴＡ制御チップ及び前記ＵＳＢ制御チップの出力端は、前記記憶チップの信号端に接続され、
前記ＵＳＢ制御チップは、ＵＳＢバス信号に従って、又は前記ＳＡＴＡ制御チップはＳＡＴＡ信号に従って、データを記憶又は読み取るように記憶チップを制御することを特徴とする記憶装置。
【請求項２】
前記コネクタは、ＵＳＢ３．０規格に準拠するコネクタであることを特徴とする請求項１に記載の記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶装置に関するものである。
【背景技術】
【０００２】
従来の技術において、ハードディスクは、マザーボード上のスロットに接続されて電圧を受信し、且つマザーボード上のＳＡＴＡコネクタにも接続され制御信号を受信する。しかし、マザーボード上のＳＡＴＡコネクタが全て使用されている場合、使用されていないスロットがあっても、ハードディスクを使用できない。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、前記問題を解決し、マザーボードに接続されている一つのコネクタを介して、電圧及び信号を受信できる記憶装置を提供することである。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明に係る記憶装置は、板体と、該板体に設置されるコネクタと、ＳＡＴＡ制御チップと、ＵＳＢ制御チップと、複数の記憶チップとを備え、ＵＳＢ制御チップ及びＳＡＴＡ制御チップの電圧端は、コネクタの第一ピンに接続されて電圧を受信し、ＵＳＢ制御チップの第一グランド端及び第二グランド端はコネクタの第四及び第七ピンにそれぞれ接続されて接地し、ＵＳＢ制御チップの信号端１〜６は、コネクタの第二、第三、第五、第六、第八及び第九ピンにそれぞれ接続されてＵＳＢバス信号を受信し、ＳＡＴＡ制御チップのグランド端は、コネクタの第七ピンに接続されて接地し、ＳＡＴＡ制御チップの信号端１〜４は、コネクタの第五、第六、第八及び第九ピンにそれぞれ接続されてＳＡＴＡ信号を受信し、ＳＡＴＡ制御チップ及びＵＳＢ制御チップの出力端は、記憶チップの信号端に接続され、ＵＳＢ制御チップは、ＵＳＢバス信号に従って、又はＳＡＴＡ制御チップはＳＡＴＡ信号に従って、データを記憶又は読み取るように記憶チップを制御する。
【発明の効果】
【０００５】
本発明に係る記憶装置において、コネクタが電圧ピン及び信号ピンを備えるため、コネクタをマザーボードに接続することにより、前記記憶装置はマザーボードから電圧及び信号を受信できる。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施形態に係る記憶装置のブロック図である。
【図２】図１に示す記憶装置がマザーボードに接続されている状態を示す図である。
【発明を実施するための形態】
【０００７】
図１に示したように、本発明の実施形態に係る記憶装置１００は、板体１５を備える。板体１５には、雄コネクタ１１と、ＳＡＴＡ制御チップ１２と、ＵＳＢ制御チップ１３と、複数の記憶チップ１４と、が設置されている。雄コネクタ１１は、ＵＳＢ３．０規格に準拠するコネクタである。ＵＳＢ３．０規格に準拠するコネクタのピンは、表１のように定義される。
【０００８】
【表１】
2015022771.tif 000003
【０００９】
ＳＡＴＡ規格に準拠するコネクタのピンは表２のように定義される。
【００１０】
【表２】
2015022771.tif 000004
【００１１】
表１及び表２示したように、ＵＳＢ３．０規格に準拠するコネクタは、ＳＡＴＡ規格に準拠するコネクタに替わって信号を転送することができる。ＵＳＢ３．０規格に準拠するコネクタ及びＳＡＴＡ規格に準拠するコネクタは、二対の差分線を使用する。また、ＵＳＢ３．０規格に準拠するコネクタは電源ピンを備えるので、雄コネクタ１１は、ＳＡＴＡ信号及びＵＳＢバス信号を転送でき、且つそのピン１〜９はＵＳＢバス信号を転送し、ピン５〜９はＳＡＴＡ信号を転送する。
【００１２】
本実施形態において、ＵＳＢ制御チップ１３の電圧端１は、雄コネクタ１１の第一ピン１に接続されて作動電圧を受信し、ＵＳＢ制御チップ１３のグランド端４及びグランド端７は、雄コネクタ１１の第四ピン４及び第七ピン７にそれぞれ接続されて接地し、ＵＳＢ制御チップ１３の信号端２、３、５、６、８、９は、雄コネクタ１１の第二、第三、第五、第六、第八、第九ピン２、３、５、６、８、９にそれぞれ接続されて、ＵＳＢバス信号を受信する。ＵＳＢ制御チップ１３の出力端１０は、記憶チップ１４の信号端２に接続され、ＵＳＢバス信号に従って、データを記憶又は読み取るように記憶チップ１４を制御する。ＳＡＴＡ制御チップ１２の電圧端１は、雄コネクタ１１の第一ピン１に接続されて、作動電圧を受信し、ＳＡＴＡ制御チップ１２のグランド端４は、雄コネクタ１１の第七ピン７に接続されて接地し、ＳＡＴＡ制御チップ１２の信号端２、３、５、６は、雄コネクタ１１の第五、第六、第八、第九ピン５、６、８、９にそれぞれ接続されて、ＳＡＴＡ信号を受信する。ＳＡＴＡ制御チップ１２の出力端７は、記憶チップ１４の信号端２に接続され、ＳＡＴＡ信号に従って、データを記憶又は読み取るように記憶チップ１４を制御する。記憶チップ１４の電圧端１は、雄コネクタ１１の第一ピン１に接続され、作動電圧を受信する。
【００１３】
図２を併せて参照すると、記憶装置１００を使用する際、記憶装置１００は、雄コネクタ１１を介してマザーボード２００上の雌コネクタ２２に接続され、雌コネクタ２２は、マザーボード２００上のプラットホーム制御器２１に接続される。マザーボード２００が起動すると、ＵＳＢ制御チップ１３、ＳＡＴＡ制御チップ１２及び記憶チップ１４は、雄コネクタ１１の第一ピン１を介して、マザーボード２００から作動電圧を受信する。少量のデータを記憶する際、マザーボード２００のＢＩＯＳを設置して、プラットホーム制御器２１にＵＳＢバス信号を出力させる。ＵＳＢ制御チップ１３は、雄コネクタ１１及び雌コネクタ２２を介して、ＵＳＢバス信号を受信し且つＵＳＢバス信号に従って、データを記憶又は読み取るように記憶チップ１４を制御する。
【００１４】
大量のデータを記憶する際、マザーボード２００のＢＩＯＳを設置して、プラットホーム制御器２１にＳＡＴＡ信号を出力させる。ＳＡＴＡ制御チップ１２は、雄コネクタ１１及び雌コネクタ２２を介して、ＳＡＴＡ信号を受信し且つＳＡＴＡ信号に従って、データを記憶又は読み取るように記憶チップ１４を制御する。
【００１５】
本発明の記憶装置１００は、雄コネクタ１１を介してマザーボード２００に接続されて、電圧及び信号を受信する。また容易に取り外すことができ、携帯しやすい。
【符号の説明】
【００１６】
１５  板体
１００  記憶装置
１１  雄コネクタ
２２  雌コネクタ
１２  ＳＡＴＡ制御チップ
１３  ＵＳＢ制御チップ
１４  記憶チップ
２１  プラットホーム制御器
２００  マザーボード
【図１】
2015022771.tif 000005
【図２】
2015022771.tif 000006