(57)【要約】【課題】メカシャッタ駆動を有する撮像装置において、駒速を向上させる。【解決手段】受光面の端部、全列の所定行数分に受光素子の存在しないNULL画素領域とそれ以外の受光素子が存在する有効画素領域を持つ撮像素子と、該撮像素子よりNULL画素領域読み出し後に有効画素領域を順に読みだす画像信号読み出し手段と、該撮像素子の受光面を一方向から順に覆う様に動作する後幕シャッターと、該後幕シャッタと同じ軌跡で該撮像センサの残電荷を行単位でリセットする電子シャッタ手段と、該電子シャッタにより有効画素一行目をリセットしてからカウントを行うカウント手段を備え、該電子シャッタとカウント手段及び後幕シャッタにより該撮像素子の蓄積時間を制御する構成において、該カウント手段で、所定の蓄積時間よりも短い時間をカウントした時点でNULL画素領域、有効画素領域の順に読み出しを行う。【選択図】  図１
2015035723.tif 000002
【特許請求の範囲】
【請求項１】
受光面の端部、全列の所定行数分に受光素子の存在しないNULL画素領域とそれ以外の受光素子が存在する有効画素領域を持つ撮像素子と、該撮像素子よりNULL画素領域読み出し後に有効画素領域を順に読みだす画像信号読み出し手段と、該撮像素子の受光面を一方向から順に覆う様に動作する後幕シャッターと、該後幕シャッタと同じ軌跡で該撮像センサの残電荷を行単位でリセットする電子シャッタ手段と、該電子シャッタにより有効画素一行目をリセットしてからカウントを行うカウント手段を備え、該電子シャッタとカウント手段及び後幕シャッタにより該撮像素子の蓄積時間を制御する構成において、該カウント手段で、所定の蓄積時間よりも短い時間をカウントした時点でNULL画素領域、有効画素領域の順に読み出しを行う事を特徴とする撮像装置。
【請求項２】
前記カウント手段で所定の蓄積時間よりも、NULL画素領域を読み出すのに要する時間分、短い時間をカウントした時点で、NULL画素領域、有効画素領域の順に読み出しを行う事を特徴とする請求項１に記載の撮像装置。
【請求項３】
前記後幕シャッタを駆動する電圧をモニタする電圧検出手段と、前記後幕シャッタの温度をモニタする温度検出手段と、カメラ本体の傾きを検出する傾き検出手段を設け、該温度と該シャッタ温度と該カメラの傾きによって、NULL画素読み出しを開始する時間を可変する事を特徴とする請求項２に記載の撮像装置。
【請求項４】
前記後幕シャッタが有効画素一行目を通過する位置を検出する後幕シャッタ位置検出手段を持ち、NULL画素読み出し完了後に該後幕シャッタ位置検出手段により、後幕シャッタが有効画素一行目を通過後に有効画素の読み出しを開始する事を特徴とする請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばデジタルカメラ等の撮像装置に関する。
【背景技術】
【０００２】
撮像素子とフォーカルプレーンシャッターを有する撮像装置において、撮像素子が受光する光の蓄積時間によって露出が制御される。露出制御においては、撮像素子の電荷をリセットし露光を開始し、所定の蓄積期間経過後に後幕シャッタを閉じ、撮像素子に光が入射しない様に遮光した状態で、撮像素子からの読み出しをおこなっている。尚撮像素子からの読み出し開始は、後幕シャッタが十分に閉じ切った後に、画像データの読み出しを開始している（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開2005−094469号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし上記従来例では、メカシャッタが十分に閉じ切った後に、画像の読み出しを開始しており、撮影完了までの時間がかかり、次駒の撮影開始までに時間を要し駒速改善の妨げとなっている。また、特許文献１では読み出しと後幕動作を同時に行う事で、撮像シーケンスの高速化を実現しているが、後幕メカの初期位置によっては、画像の輝度バラつきが生じる可能性がある。
【課題を解決するための手段】
【０００５】
本発明の撮像装置は、受光面の端部、全列の所定行数分に受光素子の存在しないNULL画素領域とそれ以外の受光素子が存在する有効画素領域を持つ撮像素子と、該撮像素子よりNULL画素領域読み出し後に有効画素領域を順に読みだす画像信号読み出し手段と、該撮像素子の受光面を一方向から順に覆う様に動作する後幕シャッターと、該後幕シャッタと同じ軌跡で該撮像センサの残電荷を行単位でリセットする電子シャッタ手段と、該電子シャッタにより有効画素一行目をリセットしてからカウントを行うカウント手段を備え、該電子シャッタとカウント手段及び後幕シャッタにより該撮像素子の蓄積時間を制御する構成において、該カウント手段で、所定の蓄積時間よりも短い時間をカウントした時点でNULL画素領域、有効画素領域の順に読み出しを行う事を特徴としている。
【発明の効果】
【０００６】
受光面の端部、全列の所定行数分に受光素子の存在しないNULL画素領域とそれ以外の受光素子が存在する有効画素領域を持つ撮像素子と、該撮像素子よりNULL画素領域読み出し後に有効画素領域を順に読みだす画像信号読み出し手段と、該撮像素子の受光面を一方向から順に覆う様に動作する後幕シャッターと、該後幕シャッタと同じ軌跡で該撮像センサの残電荷を行単位でリセットする電子シャッタ手段と、該電子シャッタにより有効画素一行目をリセットしてからカウントを行うカウント手段を備え、該電子シャッタとカウント手段及び後幕シャッタにより該撮像素子の蓄積時間を制御する構成において、該カウント手段で、所定の蓄積時間よりも短い時間をカウントした時点でNULL画素領域、有効画素領域の順に読み出しを行う事で、撮像素子からの読み出しを早く開始する事ができるので、撮像シーケンスの高速化、駒速の高速化が実現できる。
【図面の簡単な説明】
【０００７】
【図１】実施例１における全体構成図
【図２】実施例１における撮像シーケンス図
【図３】実施例１におけるCMOSセンサ構成図
【図４】実施例２における全体構成図
【図５】実施例２におけるCMOSセンサ構成図
【図６】実施例２における撮像シーケンス図−１
【図７】実施例２における撮像シーケンス図−２
【発明を実施するための形態】
【０００８】
以下、本発明を図面に基づいて詳しく説明する。
【０００９】
［実施例１］
図１は本発明における第１の実施形態であり、一枚幕のメカシャッター機構を備えたデジタルカメラ等の撮像装置の構成図である。１００は被写体像からの光量を収束、及び焦点を合わせるためのAF機構、ズーム機構が組み込まれたレンズ群であり、レンズDr(後述)により制御される。１０１はレンズＤｒ(後述)により制御され、撮像素子(後述)に入射される光量を可変する為の絞り部である。１０２はＳＨドライバ(後述)に制御され、撮像素子(後述)への光量を遮断し、蓄積時間を制御する為の後幕シャッタである。
【００１０】
１０３はＣＰＵ(後述)に制御され、絞り部及びフォーカスレンズ、ズームレンズをドライブさせる為のレンズドライバ、また１０４はＣＰＵ(後述)に制御されシャッタを制御する為のＳＨドライバである。１０５はＴＧ(後述)に制御されるＣＭＯＳセンサ等で、レンズを抜けた被写体象の光を電気信号に変換する為の半導体撮像素子であり、ＴＧからのリセット信号により、各ライン単位で電荷のリセットを行う電子シャッター機能を備えている。
【００１１】
１０６は１０５の撮像素子より出力される光電変換された電気信号から信号レベルを取り出す為のＣＤＳ部及びアナログ画素信号をデジタル信号に変換するＡ／Ｄ変換部を含むＡＦＥ部であり、後段の画像処理部(後述)に画像データを転送する。１０７は１０５の撮像素子を制御するＴＧ部であり、各ラインのリセット開始タイミング（電子先幕動作）、読み出しタイミングの制御等を行うＴＧ部である。１０８はＡＦＥより出力される画像信号をγ・アパーチャ・カラーバランス等の画像処理を行い所望の静止画/動画フォーマットに変換する画像処理部である。
【００１２】
１０９は１０８の画像処理部で生成されたＪＰＥＧ等の静止画フォーマットを記録する為のＳＤカード及びフラッシュメモリ等で構成される記録部である。１１０はシャッター釦等の操作ボタン群であり、ＣＰＵ(後述)により検出される。１１１はあらゆる制御を司るＣＰＵであり、主にレンズＤｒ／ＳＨドライバ／ＴＧの制御を行う。
【００１３】
次に本実施例における電子先幕シャッターを有する撮影シーケンスについて説明する。ＣＰＵは操作部（１１０）のシャッター釦(不図示)の半押し動作により、絞り部・ファーカス部を適正に制御する。更に、ＣＭＯＳセンサからの画像の輝度レベルを基に適正の露光時間を算出する。尚マニュアル操作の場合はこの限りではなく、設定されたフォーカス/絞りのまま撮影状態となる。図２に本実施例におけるセンサ読み出しとメカシャッタ(１０２)の動作の関係を示すタイミング図を示す。
【００１４】
撮影状態に入ると、図２の２００のタイミングで、ＣＭＯＳセンサ(１０５)のリセット動作(電子先幕動作)を開始する。また、図３にＣＭＯＳセンサの画素構成を示す。ＣＭＯＳセンサは光電変換を行う画素部が、二次面上に配置され、各列単位で光電変換された電荷を増幅する為の列アンプ(不図示)で構成される。図３の３００は受光部（フォトダイオード）が存在しないＮＵＬＬ画素領域であり、有効画素(後述)の列毎に配置される列アンプのバラつきを補正する為の画素である。ＮＵＬＬ画素領域は画素部が存在しないので、露光時間によらず列アンプの特性のみが出力される。
【００１５】
本実施例では図３に示す様に、垂直方向に３５８０行、水平方向に５２００列の画素を持ち、３００のＮＵＬＬ画素領域は垂直方向に８０行、水平方向に５２００列の画素をもつものとする。また、３０１は実際の画素を形成する為の有効画素領域であり、垂直方向３５００行×５２００列で構成される。３０２は後幕メカシャッタであり、ＣＭＯＳセンサの露光完了タイミング時にＣＭＯＳセンサへの入射光を遮断するものであり、矢印の方向に動作する。電子先幕の動作に入ると、ＴＧ（１０７）から出力されるリセット信号(不図示)を基に、ＣＭＯＳセンサの有効画素の一行目から順に、電荷リセットを行う。
【００１６】
リセット信号が１回出力されると、有効画素１行分リセット動作を行い、３５００回のリセット信号が出力されると、有効画素部全領域の画素リセットが完了する。尚各行毎に出力されるリセット信号は、各行毎の露光時間にバラつきが生じないように、後幕メカシャッタの軌道と同じになる様に出力される。ＣＰＵ（１１１）は、１行目のリセット信号を出力してから、カウント動作を行い、図２の２０１に示すＴ１[s]経過後の２０２のタイミングで、ＮＵＬＬ画素領域より読み出しを開始する。
【００１７】
尚本実施例では４画素単位で読み出しを行い、読み出し速度を３２ＭＨｚで行うとすると１行分の読み出しには、約４０[ｕｓ]要する。更に２０３のＴ２はＮＵＬＬ画素領域（３００）を読み出すのに要する時間であり、ＮＵＬ画素領域は、８０行あるので、Ｔ２は約３．２ｍｓとなる。また、画像データ読み出しタイミング（２０２）までの時間Ｔ１［ｓ］は、露光時間からＮＵＬＬ画素領域を読み出すのに要する時間(Ｔ２［ｓ］)を差し引いた時間であり(露光時間−Ｔ２[s])、露光時間の算出と共に計算する。
【００１８】
読みだした画像データは、ＡＦＥ（１０６）でＡ／Ｄ変換され、画像処理部（１０８）に送られ、黒レベルを合わせる為の平均化処理、及び先述した列アンプ補正用に列毎の平均化処理を行い、メモリ(不図示)に確保する。尚ＮＵＬＬ画素の読み出しは、センサの温度起因によるバラつきも吸収する為に、有効画素を読み出す直前に読みださなければならない。さらに、所定時間経過後の２０４のタイミングで、後幕メカシャッタ（１０２）を駆動する。
【００１９】
２０４の後幕メカシャッタ駆動タイミングは、1行目、２行目・・・のリセットタイミング(２００)から、所定の露光時間経過後に、後幕メカシャッタが各対応する1行目、２行目、３行目を覆うようなタイミングである。故にメカシャッタの初期位置によって、後幕メカシャッタ駆動タイミングは変化し、また先述した様に、各行のリセットタイミングは各行の露光時間が同じになる様に事前に調整される。そして、ＮＵＬＬ画素領域である８０行分の黒レベルの画像データを読み出し、引き続き２０５のタイミングで、有効画素の画像データの１行目から順に読み出す。
【００２０】
有効画素１行目の画像読み出し時には、有効画素１行目が後幕メカシャッタでちょうど覆われているタイミングであり、２行目以降読み出し時には既にメカ後幕で覆われている状態である。画像データ読み出しタイミングまでの時間Ｔ１［ｓ］は、露光時間からＮＵＬＬ画素領域を読み出すのに要する時間(Ｔ２［ｓ］)を差し引いた時間であり(露光時間−Ｔ２[s])、露光時間を１／１２５［ｓ］とすると、８ｍｓ−３．２ｍｓ＝４．８ｍｓとなる。
【００２１】
次にＡＦＥ（１０６）でＡ／Ｄ変換された画像データは、画像処理部（１０８）で、ＮＵＬＬ画素領域のデータを基に、列アンプ補正を行い、ガンマ補正、カラーバランス等の画像処理を行う。以上を繰り返し、図２の２０６のタイミングで３５８０行（ＮＵＬＬ画素領域も含む）の読み出しが終了する。そして、ＪＰＥＧ等の静止画ファーマットに変換し、記録部（１０９）に記録を行う。また、メカシャッタの速度バラつきを吸収する為に、温度／シャッタ駆動電圧によって、ＮＵＬＬ画素領域の読み出しタイミングを可変するようにしてもよい。
【００２２】
更には角度センサ等を搭載し、本体の傾きによる後幕メカシャッタの速度変化を吸収するべく、ＮＵＬＬ画素領域の読み出しタイミングを可変するようにしてもよい。以上述べてきた様に、露光時間よりＮＵＬＬ画素領域を読み出すのに要する時間分早く、ＮＵＬＬ画素領域部を読み出し、順に有効画素を読み出す事で、読み出し動作を早期に終了させる事が可能となる。
【００２３】
［実施例２］
次に本発明の第２の実施形態を説明する。図２は本発明における第２の実施形態であり、一枚幕のメカシャッター機構を備えたデジタルカメラ等の撮像装置の構成図である。第１の実施例の構成図に対して、２１２のＰＩセンサが追加されており、後幕メカシャッタの有効画素読み出しの位置を検出し、２１０のＣＰＵに接続される。尚図４の各部は、図１と同等なので説明は割愛する。また図５に、ＣＭＯＳセンサ及び後幕メカシャッタ、ＰＩセンサの位置関係を示す。５００はＣＭＯＳセンサであり、実施例１とＮＵＬＬ画素領域の構成、有効画素の構成は同じである。
【００２４】
また５０１は後幕メカシャッタであり、ＣＭＯＳセンサの露光完了タイミング時にＣＭＯＳセンサへの入射光を遮断するものであり、矢印の方向に動作する。５０２はＰＩセンサであり、ＣＭＯＳセンサの有効画素１ライン目（図５の５０３の位置）に配置され、後幕メカシャッタの先端が有効画素１ライン目を覆う時に、ＣＰＵへ検出信号が出力される。図６にＰＩセンサの出力と読み出しシーケンスタイミングを示す。尚、図６はＰＩの検出信号がＮＵＬＬ画素領域読み出し中に出力（後幕メカシャッタが有効画素１ライン目を通過）した場合である。
【００２５】
実施例１と同様に、ＣＰＵは操作部（１１０）のシャッタ釦(不図示)の半押し動作により、絞り部・ファーカス部を適正に制御し、露光時間を算出しＮＵＬＬ画素領域部の読み出し開始時間であるＴ１［ｓ］を算出する。次にＣＭＯＳセンサの１行目からリセット動作を行い、更にカウント動作を行い、実施例１と同様にＴ１［ｓ］経過後に、ＮＵＬＬ画素領域からの読み出し動作を開始する。ＮＵＬＬ画素領域の読み出し終了後に、(図６の６００のタイミング)ＰＩ出力の状態をモニタし、図６に示す様に、ＰＩセンサからの出力が出ている状態(メカ後幕シャッタが有効画素１行目を通過)であれば、実施例１と同様にそのまま有効画素の読み出し動作を開始する。
【００２６】
次に、有効画素読み出し時にＰＩ出力が出ない場合に関して説明する。図７は後幕メカシャッタの速度バラつきなどで、有効画素１行目の読み出しタイミングで後幕メカシャッタが、有効画素１ライン目を通過していない場合のタイミング図である。ＮＵＬＬ画素領域読み出し終了後（図７の７００）のタイミングで、ＰＩ出力をモニタする。ここで図７に示す様に、ＰＩセンサ検出信号が出力されていなければ、有効画素の読み出しを行わずに待機する。そして７０１のタイミングで、ＰＩセンサ検出信号が出力されれば(図７の７０１)、読み出し動作を開始する。
【００２７】
後幕メカシャッタが有効画素1行目を覆ってない状態で、有効画素の読み出しを開始してしまうと、画面上の上部の露光時間が短くなり上部が暗くなってしまうが、この様にメカシャッタの位置を検出する事で回避する事が可能となる。尚、本実施例ではメカシャッタの位置検出にＰＩセンサを用いたが、スイッチ等のメカ検出のセンサでも良い。以上述べてきた様に、実施例１の構成に後幕メカシャッタの位置検出を行う事でメカシャッタの速度バラつきを抑え、画質劣化することなく駒速を向上する事ができる。
【符号の説明】
【００２８】
１００  実施例１におけるレンズ
１０１  実施例１における絞り部
１０２  実施例１におけるシャッタ
１０３  実施例１におけるレンズドライバ
１０４  実施例１におけるシャッタドライバ
１０５  実施例１における撮像素子
１０６  実施例１におけるAFE
１０７  実施例１におけるTG
１０８  実施例１における画像処理部
１０９  実施例１における記録部
１１０  実施例１における操作部
１１１  実施例１におけるCPU
２００  実施例１における電子先幕開始タイミング
２０１  実施例１におけるNULL画素読み出し開始までの時間
２０２  実施例１におけるNULL画素読み出しタイミング
２０３  実施例１におけるNULL画素読み出し完了までに要する時間
２０４  実施例１におけるメカ後幕駆動開始タイミング
２０５  実施例１における有効画素読み出し開始タイミング
２０６  実施例１における読み出し完了タイミング
３００  実施例１におけるCMOSセンサ内のNULL画素領域
３０１  実施例１におけるCMOSセンサ内の有効画素領域
３０２  実施例１におけるメカ後幕シャッタ
４００  実施例２におけるレンズ
４０１  実施例２における絞り部
４０２  実施例２におけるシャッタ
４０３  実施例２におけるレンズドライバ
４０４  実施例２におけるシャッタドライバ
４０５  実施例２における撮像素子
４０６  実施例２におけるAFE
４０７  実施例２におけるTG
４０８  実施例２における画像処理部
４０９  実施例２における記録部
４１０  実施例２における操作部
４１１  実施例２におけるCPU
４１２  実施例２におけるPIセンサ
５００  実施例２におけるCMOSセンサ
５０１  実施例２における後幕メカシャッタ
５０２  実施例２におけるPIセンサ
５０３  実施例２におけるCMOSセンサの有効画素一行目の位置
６００  実施例２における有効画素読み出しタイミング
７００  実施例２におけるNULL画素読み出し完了タイミング
７０１  実施例２におけるPIセンサ出力タイミング
【図１】
2015035723.tif 000003
【図２】
2015035723.tif 000004
【図３】
2015035723.tif 000005
【図４】
2015035723.tif 000006
【図５】
2015035723.tif 000007
【図６】
2015035723.tif 000008
【図７】
2015035723.tif 000009