(57)【要約】【課題】実装面積の縮小に寄与するドライバ回路を提供する。【解決手段】ドライバ回路は、第１の電源を供給する電源線にソースが接続される第１の第１導電型ＭＯＳトランジスタと、第１の第１導電型ＭＯＳトランジスタとカスコード接続される第２の第１導電型ＭＯＳトランジスタと、第２の電源を供給する電源線にソースが接続される第１の第２導電型ＭＯＳトランジスタと、第１の第２導電型ＭＯＳトランジスタとカスコード接続される第２の第２導電型ＭＯＳトランジスタと、第２の第１導電型ＭＯＳトランジスタのゲートと接続される第１の抵抗と、第２の第２導電型ＭＯＳトランジスタのゲートと接続される第２の抵抗６と、を備える。さらに、ドライバ回路は、第２の第１導電型ＭＯＳトランジスタと第２の第２導電型ＭＯＳトランジスタの接続ノードにおける電圧を出力端から出力信号として出力する。【選択図】図１
2015023448.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源を供給する電源線にソースが接続される第１の第１導電型ＭＯＳトランジスタと、
前記第１の第１導電型ＭＯＳトランジスタとカスコード接続される第２の第１導電型ＭＯＳトランジスタと、
第２の電源を供給する電源線にソースが接続される第１の第２導電型ＭＯＳトランジスタと、
前記第１の第２導電型ＭＯＳトランジスタとカスコード接続される第２の第２導電型ＭＯＳトランジスタと、
前記第２の第１導電型ＭＯＳトランジスタのゲートと接続される第１の抵抗と、
前記第２の第２導電型ＭＯＳトランジスタのゲートと接続される第２の抵抗と、
を備え、
前記第２の第１導電型ＭＯＳトランジスタと前記第２の第２導電型ＭＯＳトランジスタの接続ノードにおける電圧を出力端から出力信号として出力する、ドライバ回路。
【請求項２】
前記第１の第１導電型ＭＯＳトランジスタのゲートと接続される第３の抵抗と、
前記第１の第２導電型ＭＯＳトランジスタのゲートと接続される第４の抵抗と、
をさらに備える請求項１のドライバ回路。
【請求項３】
一端が、前記第２の第１導電型ＭＯＳトランジスタと前記第２の第２導電型ＭＯＳトランジスタの接続ノードに接続され、他の一端が前記出力端に接続されている第５の抵抗をさらに備える請求項２のドライバ回路。
【請求項４】
前記第１乃至第４の抵抗の他の一端は、それぞれ、対応する入力端と接続されている請求項３のドライバ回路。
【請求項５】
前記第１の抵抗は、第１のトランジスタを介して、前記第２の第１導電型ＭＯＳトランジスタのゲートと接続され、
前記第２の抵抗は、第２のトランジスタを介して、前記第２の第２導電型ＭＯＳトランジスタのゲートと接続され、
前記第３の抵抗は、第３のトランジスタを介して、前記第１の第１導電型ＭＯＳトランジスタのゲートと接続され、
前記第４の抵抗は、第４のトランジスタを介して、前記第１の第２導電型ＭＯＳトランジスタのゲートと接続される、請求項４のドライバ回路。
【請求項６】
前記第１の第１導電型ＭＯＳトランジスタ、前記第２の第１導電型ＭＯＳトランジスタ、前記第１の第２導電型ＭＯＳトランジスタ及び前記第２の第２導電型ＭＯＳトランジスタのバックゲートは、それぞれ、抵抗を介して各トランジスタのソースに接続されている、請求項４のドライバ回路。
【請求項７】
前記第１の抵抗が接続される入力端と、前記第２の抵抗が接続される入力端と、が互いに共通接続されている、請求項２のドライバ回路。
【請求項８】
前記共通接続された入力端と、前記第１及び第２の第１導電型ＭＯＳトランジスタの接続ノードと、の間に接続される第３の第２導電型ＭＯＳトランジスタと、
前記共通接続された入力端と、前記第１及び第２の第２導電型ＭＯＳトランジスタの接続ノードと、の間に接続される第３の第１導電型ＭＯＳトランジスタと、
をさらに含み、
前記第３の第２導電型ＭＯＳトランジスタのゲートは、前記第３の抵抗の他の一端と接続され、
前記第３の第１導電型ＭＯＳトランジスタのゲートは、前記第４の抵抗の他の一端と接続される、請求項７のドライバ回路。
【請求項９】
請求項１乃至８のいずれか一項に記載のドライバ回路を備えるアンテナスイッチ。
【請求項１０】
請求項９のアンテナスイッチを備える端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバ回路、アンテナスイッチ及び端末に関する。例えば、ＲＦ（Radio Frequency）信号を切り替えるアンテナスイッチに含まれるドライバ回路に好適に利用できるものである。
【背景技術】
【０００２】
複数の無線通信規格が併存する近年の状況下において、複数の通信規格に対応するマルチモード対応の実現が、携帯電話やスマートフォン等の携帯端末には求められる。また、データ通信の更なる高速化のため、複数の周波数帯域を用いて基地局等と通信するマルチバンド対応の実現も求められる。このようなマルチモード・マルチバンド対応の携帯端末に必要となるのが、アンテナスイッチである。例えば、第１のＲＦ信号と、第２のＲＦ信号と、を１本のアンテナから送信する場合に、両信号のアンテナへの供給を高速に切り替える用途にアンテナスイッチが使用される。アンテナスイッチには、アンテナとＲＦＩＣ（Radio Frequency Integrated Circuit）の接続を切り替えるスイッチと、当該スイッチを駆動するドライバ回路と、が含まれている。
【０００３】
特許文献１において、ＣＭＯＳ（相補型ＭＯＳ；Complementary MOS）インバータ回路が開示されている。特許文献１が開示するインバータ回路は、ソースを接地した第１導電型ＭＯＳトランジスタのドレインに第２導電型ＭＯＳトランジスタのドレインを接続し、第２導電型ＭＯＳトランジスタのゲートに静電容量を接続し、静電容量の他の一端から第２導電型ＭＯＳトランジスタ制御用の入力信号を加える。特許文献１が開示するＣＭＯＳインバータ回路は、第２導電型ＭＯＳトランジスタのゲートと静電容量との間に抵抗を接続するか、第１導電型ＭＯＳトランジスタのゲートに抵抗を接続し抵抗の他の一端から第１導電型ＭＯＳトランジスタの制御信号を加える。
【０００４】
特許文献２において、正電源端子にそのソースを接続したＰチャネル型ＭＯＳトランジスタと、負電源端子にそのソースを接続したＮチャネル型ＭＯＳトランジスタとの互いのドレインを接続して出力端子ＯＵＴを設けて電力バッフアを構成する増幅器が開示されている（特許文献２の図１８参照）。特許文献２が開示する増幅器では、ＯＰアンプの出力端子と正電源端子との間で第１の抵抗と第２の抵抗とを直列に接続し、これら抵抗の互いの接続点をＰチャネル型ＭＯＳトランジスタのゲートに接続する。さらに、ＯＰアンプの出力端子と負電源端子との間で第３の抵抗と第４の抵抗とを直列に接続してこれら抵抗の互いの接続点をＮチャネル型ＭＯＳトランジスタのゲートに接続している。
【０００５】
特許文献３において、パワー半導体素子のゲート端子に正電圧を印加するためのＮＰＮトランジスタと、パワー半導体素子のゲート端子に負電圧を印加するためのＰＮＰトランジスタと、ＮＰＮトランジスタと、を備えるゲート駆動回路が開示されている。特許文献３が開示する回路は、ＰＮＰトランジスタと直列に接続された遮断用抵抗器と、遮断用抵抗器に、正極がパワー半導体素子のゲート端子側となるように並列に接続された遮断用抵抗器切換え半導体スイッチをさらに備える。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６０−１７７７２５号公報
【特許文献２】特開２００１−３０８６５３号公報
【特許文献３】特開２０１２−２５３９７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者らによってなされたものである。
【０００８】
アンテナスイッチに含まれるドライバ回路は、出力抵抗を高めるため、トランジスタをカスコード接続した出力段により構成されることがある。図１７を参照すると、ドライバ回路２００は、カスコード接続されたＰチャネル型ＭＯＳトランジスタＰ０１及びＰ０２と、カスコード接続されたＮチャネル型ＭＯＳトランジスタＮ０１及びＮ０２と、ローパスフィルタ（ＬＰＦ；Low Pass Filter）２１０と、を含んで構成される。
【０００９】
ドライバ回路２００は、Ｐチャネル型ＭＯＳトランジスタＰ０２とＮチャネル型ＭＯＳトランジスタＮ０２の接続ノードＡ０１における電圧を、出力信号として出力端子Ｖｏｕｔから出力する。また、ローパスフィルタ２１０はノードＡ０１と出力端子Ｖｏｕｔの間に挿入されている。出力端子Ｖｏｕｔは、ＲＦ信号を切り替えるための電界効果型トランジスタ（後述するスイッチトランジスタ；図示せず）のゲート（制御端子）に接続されている。出力段の各トランジスタ（Ｐ０１、Ｐ０２、Ｎ０１、Ｎ０２）のゲートには、入力端子Ｖｉｎ１〜Ｖｉｎ４が接続されている。
【００１０】
ドライバ回路２００は、入力端子Ｖｉｎ１〜Ｖｉｎ４を介して、適切なレベルまで電圧をシフトした制御信号を受け付ける。ドライバ回路２００は、この制御信号に応じて、出力端子Ｖｏｕｔから出力する電圧を切り替えて、スイッチトランジスタの導通・非導通を制御する（スイッチトランジスタを駆動する）。
【００１１】
ローパスフィルタ２１０は、２つの抵抗Ｒ１１及びＲ１２と、容量Ｃ１１と、を含んで構成される。ローパスフィルタ２１０は、スイッチトランジスタから漏洩するＲＦ信号が、ドライバ回路２００に逆流することを防止する回路である。ここで、抵抗Ｒ１１や各トランジスタのサイズと比較すると、ローパスフィルタ２１０に含まれる容量Ｃ１１のサイズは大きく、その実装には大きな基板面積を必要とする。例えば、ローパスフィルタ２１０を構成する際に必要な容量値を２ｐＦと仮定し、この容量値をＣＭＯＳプロセスにおけるＭＯＳ容量にて実現することを考える。すると、容量Ｃ１１（ＭＯＳ容量）は、ドライバ回路２００全体の９０％以上を必要とすることが発明者らの検討により判明している。
【００１２】
そこで、ドライバ回路２００に含まれるローパスフィルタ２１０を削除した構成のドライバ回路２０１を用いて、スイッチトランジスタを制御することが考えられる（図１８参照）。ローパスフィルタ２１０が存在しないドライバ回路２０１では、ＲＦ信号の逆流を防止できない。具体的には、ドライバ回路２０１では、ノードＡ０１における電位がＲＦ信号の逆流により変動する。
【００１３】
その際、ＲＦ信号が正の方向に振れている場合と、負の方向に振れている場合と、でＰチャネル型ＭＯＳトランジスタＰ０２やＮチャネル型ＭＯＳトランジスタＮ０２のソースとドレインが入れ替わる可能性がある。なお、以降の説明において、ＲＦ信号の振幅をＡｒｆと表記する。また、接地電位を基準としたＲＦ信号の正負を、ＲＦ信号の振幅Ａｒｆの前に付す記号（＋／−）により明示する。
【００１４】
Ｎチャネル型ＭＯＳトランジスタの２つの主端子（ソース又はドレイン）は、より電圧の低い方がソースとして働く。図１９（ａ）に示すように、ＲＦ信号が正の方向に振れ、ノードＡ０１の電位が、ノードＡ０２の電位よりも高い状態では、ノードＡ０２側のＮチャネル型ＭＯＳトランジスタＮ０２の主端子はソースとして動作する。一方、図１９（ｂ）に示すように、ＲＦ信号が負の方向に振れ、ノードＡ０１の電位が、ノードＡ０２の電位よりも低い状態では、ノードＡ０１側のＮチャネル型ＭＯＳトランジスタＮ０２の主端子がソースとして動作する。
【００１５】
このように、ＲＦ信号がドライバ回路２０１に逆流すると、Ｎチャネル型ＭＯＳトランジスタＮ０２のソースとドレインが入れ替わる可能性がある。その際、ＲＦ信号の振幅Ａｒｆが所定の値よりも大きいと、Ｎチャネル型ＭＯＳトランジスタＮ０２におけるゲート・ソース間電圧が、閾値電圧を超える可能性がある。Ｎチャネル型ＭＯＳトランジスタＮ０２におけるゲート・ソース間電圧が、閾値電圧を超えると、Ｎチャネル型ＭＯＳトランジスタＮ０２は導通し、電流が流れる。
【００１６】
図２０は、Ｎチャネル型ＭＯＳトランジスタＮ０２のノードＡ０１側の主端子とゲートにおける電位変化と、トランジスタの状態変化の関係の一例を示す模式図である。図２０において、ノードＡ０１側の主端子の電位を実線で、ゲートの電位を破線により表記している。図２０に示すように、ＲＦ信号の振幅Ａｒｆが正の値であれば、Ｎチャネル型ＭＯＳトランジスタＮ０２はオンすることはない。一方、ＲＦ信号の振幅Ａｒｆが負の値であって、Ｎチャネル型ＭＯＳトランジスタＮ０２におけるゲート・ソース間電圧が、閾値電圧を超える期間（例えば、時刻Ｔ０１〜Ｔ０２の期間）が存在すれば、Ｎチャネル型ＭＯＳトランジスタＮ０２はオンする。Ｎチャネル型ＭＯＳトランジスタＮ０２がオンすると、Ｐチャネル型ＭＯＳトランジスタＰ０１及びＰ０２を介して、正電源ＶＤＤ１から電流が流れ出す。
【００１７】
また、ソースとドレインが入れ替わる現象が生じるのは、Ｎチャネル型ＭＯＳトランジスタに限らない。Ｐチャネル型ＭＯＳトランジスタＰ０２においてもソースとドレインが入れ替わる可能性がある。具体的には、図１８のノードＡ０３における電位がノードＡ０１における電位よりも高ければ、Ｐチャネル型ＭＯＳトランジスタＰ０２のノードＡ０３側の主端子がソースとなる。一方、ＲＦ信号が逆流することにより、ノードＡ０１の電位がノードＡ０３における電位よりも高くなれば、Ｐチャネル型ＭＯＳトランジスタＰ０２のノードＡ０１側の主端子がソースとなる。
【００１８】
図２１において、時刻Ｔ０３以前は、ノードＡ０３の電位がノードＡ０１の電位よりも高いものとし、時刻Ｔ０３〜Ｔ０４の期間では、その電位が逆転するものとする。すると、時刻Ｔ０３以前は、Ｐチャネル型ＭＯＳトランジスタＰ０２のノードＡ０３側の主端子がソースであったものが、時刻Ｔ０３〜Ｔ０４の期間ではドレインとなり、時刻Ｔ０４以降に再びソースとなる。図２１に示すように、ソースとドレインが入れ替わると、ゲート・ソース間電圧のばらつきが大きくなる。例えば、時刻Ｔ０３以前では、Ｐチャネル型ＭＯＳトランジスタＰ０２におけるゲート・ソース間電圧は、ゲートの電位（波線）からノードＡ０３側の主端子の電位（正電源ＶＤＤ１）を減じた電圧に等しい。一方、時刻Ｔ０３〜Ｔ０４の期間では、ゲート・ソース間電圧は、ゲートの電位（波線）からノードＡ０１側の主端子の電位（実線）を減じた電圧に等しい。
【００１９】
図２２を参照すると、ＲＦ信号の送信電力がＷ１［Ｗ］を超えるあたりから、Ｎチャネル型ＭＯＳトランジスタＮ０２がオン状態となることを示す。なお、図２２に示すＰチャネル型ＭＯＳトランジスタＰ０１のドレイン電流の電流値は、時間平均により算出している。
【００２０】
図２３は、ＲＦ信号の送信電力を変化させつつ、Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流とソース電流の時間変位の一例を示すシミュレーション結果である。図２３には、ＲＦ信号の送信電力が所定の値よりも大きい場合のドレイン電流の電流値を示す波形をＤＩ−１、ソース電流の電流値を示す波形をＳＩ−１、ＲＦ信号の送信電力が所定の値よりも小さい場合のドレイン電流の電流値を示す波形をＤＩ−２、ソース電流の電流値を示す波形をＳＩ−２と表記している。なお、図２３において、ドレイン電流の電流値を示す波形ＤＩ−１及びＤＩ−２を実線にて表記し、ソース電流の電流値を示す波形ＳＩ−１及びＳＩ−２を点線にて表記する。また、時刻Ｔ０５〜Ｔ０６の期間はＲＦ信号の振幅Ａｒｆは正であり、Ｔ０６〜Ｔ０７の期間は負とする。
【００２１】
図２３を参照すると、ＲＦ信号の送信電力が小さい場合には、ＲＦ信号の振幅の正負に関わらず、ドレイン電流値とソース電流値の絶対値はほぼ等しいことが分かる（波形ＤＩ−２及び波形ＳＩ−２の比較）。一方で、ＲＦ信号の送信電力が大きい場合には、ＲＦ信号の正負に応じて、ドレイン電流値とソース電流値の絶対値の差分が大きく異なることが分かる（波形ＤＩ−１及び波形ＳＩ−１参照の比較）。より具体的には、期間Ｔ０５〜Ｔ０６の期間では、波形ＤＩ−１の振幅と波形ＳＩ−１の振幅の絶対値に大きな差は認められない。しかし、期間Ｔ０６〜Ｔ０７の期間では、波形ＤＩ−１の振幅と波形ＳＩ−１の振幅の絶対値に顕著な違いが確認できる。
【００２２】
これは、ＲＦ信号の振幅Ａｒｆが所定の値を超えることにより、本来オフであるはずのＮチャネル型ＭＯＳトランジスタＮ０２が局所的にオンすること、Ｐチャネル型ＭＯＳトランジスタＰ０２のゲート・ソース間電圧がばらつくことで電流供給能力が変化すること、に起因する。このドレイン電流値とソース電流値の差分が、正電源ＶＤＤ１から流れる電流に相当し、時間平均を算出すると、図２２に示す波形が得られる。
【００２３】
ＲＦ信号の送信電力が所定の値を超えると、ドレイン電流とソース電流の対称性が損なわれ、正電源ＶＤＤ１から電流が流れる。正電源ＶＤＤ１から電流が流れると、正電源ＶＤＤ１の電圧降下を引き起こし、スイッチトランジスタの切り替えに支障をきたす可能性がある。具体的には、正電源ＶＤＤ１が電圧降下を起こすことで、スイッチトランジスタのゲート電圧が下がり、本来オンであるスイッチトランジスタがオフすることが懸念される。以上のように、実装面積を縮小するために、ドライバ回路２００からローパスフィルタ２１０を削除すると、スイッチトランジスタが誤動作する可能性がある。なお、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２４】
一実施の形態によれば、第１の電源を供給する電源線にソースが接続される第１の第１導電型ＭＯＳトランジスタと、第１の第１導電型ＭＯＳトランジスタとカスコード接続される第２の第１導電型ＭＯＳトランジスタと、第２の電源を供給する電源線にソースが接続される第１の第２導電型ＭＯＳトランジスタと、第１の第２導電型ＭＯＳトランジスタとカスコード接続される第２の第２導電型ＭＯＳトランジスタと、第２の第１導電型ＭＯＳトランジスタのゲートと接続される第１の抵抗と、第２の第２導電型ＭＯＳトランジスタのゲートと接続される第２の抵抗と、を備え、第２の第１導電型ＭＯＳトランジスタと第２の第２導電型ＭＯＳトランジスタの接続ノードにおける電圧を出力端から出力信号として出力する、ドライバ回路が提供される。
【発明の効果】
【００２５】
一実施の形態によれば、実装面積の縮小に寄与するドライバ回路、アンテナスイッチ及び端末が、提供される。
【図面の簡単な説明】
【００２６】
【図１】一実施形態の概要を説明するための図である。
【図２】携帯端末１０の内部構成の一例を示す図である。
【図３】フロントエンドモジュール１２の内部構成の一例を示す図である。
【図４】フロントエンドモジュール１２の内部構成の別の一例を示す図である。
【図５】アンテナスイッチ２２−１の内部構成の一例を示す図である。
【図６】電源＆ドライバ回路３１の内部構成の一例を示す図である。
【図７】第１の実施形態に係るドライバ回路４３の回路構成の一例を示す図である。
【図８】図７におけるＮチャネル型ＭＯＳトランジスタＮ０２を抽出し、Ｎチャネル型ＭＯＳトランジスタＮ０２の主端子における電位を括弧書きにより表記した図である。
【図９】Ｎチャネル型ＭＯＳトランジスタＮ０２のノードＡ０１側の主端子における電位変化と、トランジスタの状態変化の関係の一例を示す模式図である。
【図１０】Ｐチャネル型ＭＯＳトランジスタＰ０２のノードＡ０１側の主端子とゲートにおける電位変化と、トランジスタの状態変化の関係の一例を示す模式図である。
【図１１】Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流値と、ＲＦ送信信号の送信電力との関係の一例を示す図である。
【図１２】ＲＦ送信信号の送信電力を変化させつつ、Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流とソース電流の時間変位の一例を示すシミュレーション結果である。
【図１３】第２の実施形態に係るドライバ回路４３ａの回路構成の一例を示す図である。
【図１４】第３の実施形態に係るドライバ回路４３ｂの回路構成の一例を示す図である。
【図１５】第４の実施形態に係るドライバ回路４３ｃの回路構成の一例を示す図である。
【図１６】第５の実施形態に係るドライバ回路４３ｄの回路構成の一例を示す図である。
【図１７】アンテナスイッチに含まれるドライバ回路２００の一例を示す図である。
【図１８】アンテナスイッチに含まれるドライバ回路２０１の一例を示す図である。
【図１９】図１８におけるＮチャネル型ＭＯＳトランジスタＮ０２を抽出し、Ｎチャネル型ＭＯＳトランジスタＮ０２の主端子における電位を括弧書きにより表記した図である。
【図２０】Ｎチャネル型ＭＯＳトランジスタＮ０２のノードＡ０１側の主端子とゲートにおける電位変化と、トランジスタの状態変化の関係の一例を示す模式図である。
【図２１】Ｐチャネル型ＭＯＳトランジスタＰ０２のノードＡ０１側の主端子とゲートにおける電位変化と、トランジスタの状態変化の関係の一例を示す模式図である。
【図２２】Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流値と、ＲＦ信号の送信電力との関係の一例を示す図である。
【図２３】ＲＦ信号の送信電力を変化させつつ、Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流とソース電流の時間変位の一例を示すシミュレーション結果である。
【発明を実施するための形態】
【００２７】
初めに、図１を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、この概要の記載はなんらの限定を意図するものではない。
【００２８】
上述のように、実装面積の縮小に寄与するドライバ回路が望まれる。
【００２９】
そこで、一例として図１に示すドライバ回路１００を提供する。ドライバ回路１００は、第１の電源を供給する電源線にソースが接続される第１の第１導電型ＭＯＳトランジスタ１０１と、第１の第１導電型ＭＯＳトランジスタ１０１とカスコード接続される第２の第１導電型ＭＯＳトランジスタ１０２と、第２の電源を供給する電源線にソースが接続される第１の第２導電型ＭＯＳトランジスタ１０３と、第１の第２導電型ＭＯＳトランジスタ１０３とカスコード接続される第２の第２導電型ＭＯＳトランジスタ１０４と、第２の第１導電型ＭＯＳトランジスタ１０２のゲートと接続される第１の抵抗１０５と、第２の第２導電型ＭＯＳトランジスタ１０４のゲートと接続される第２の抵抗１０６と、を備える。さらに、ドライバ回路１００は、第２の第１導電型ＭＯＳトランジスタ１０２と第２の第２導電型ＭＯＳトランジスタ１０４の接続ノードにおける電圧を出力端から出力信号として出力する。
【００３０】
ドライバ回路１００は、カスコード接続された第１導電型ＭＯＳトランジスタと第２導電型ＭＯＳトランジスタを用いた出力段を備えている。さらに、ドライバ回路１００は、出力端に接続されたトランジスタのゲートに接続する第１の抵抗１０５と第２の抵抗１０６を備えている。そのため、出力端から高周波信号が逆流してきたとしても、抵抗が接続されたトランジスタのゲートは、交流的にフローティング状態となる。ゲートがフローティング状態となると、ゲート電圧は逆流してきた高周波信号の振幅変動に追従して変動する。その結果、第１の抵抗１０５及び第２の抵抗１０６が接続されたトランジスタにおけるゲート・ソース間電圧の変動が抑制され、トランジスタが局所的にオンすることがなくなる。トランジスタが局所的にオンすることがなくなれば、ドライバ回路２００にて必要であったローパスフィルタが不要となる。ドライバ回路におけるローパスフィルタの占有面積は大きく、ローパスフィルタが不要となることで、ドライバ回路の実装面積を縮小できる。また、ローパスフィルタが不要であるため、ドライバ回路１００のコストを削減できる。
【００３１】
以下に具体的な実施の形態について、図面を参照してさらに詳しく説明する。
【００３２】
初めに、アンテナスイッチを内蔵する携帯端末について、その概要を説明する。
【００３３】
図２は、携帯端末１０の内部構成の一例を示す図である。図２を参照すると、携帯端末１０は、アンテナ１１と、フロントエンドモジュール（ＦＥＭ；Front End Module）１２と、ＲＦ通信用半導体集積回路（以下、ＲＦＩＣと表記する）１３と、ベースバンドＬＳＩ（Large Scale Integration）１４と、を含んで構成される。
【００３４】
ＲＦＩＣ１３は、ベースバンドＬＳＩ１４が生成する送信ベースバンド信号を、ＲＦ送信信号に変換（周波数アップコンバージョン）し、フロントエンドモジュール１２に供給する。また、ＲＦＩＣ１３は、フロントエンドモジュール１２を介してアンテナ１１が受信したＲＦ受信信号を受信ベースバンド信号に変換（周波数ダウンコンバージョン）し、ベースバンドＬＳＩ１４に供給する。
【００３５】
携帯端末１０は、マルチモード対応しており、複数の無線通信方式により、ＲＦ信号の送受信が可能である。図２において、第１の方式によるＲＦ送信信号をＲＦ送信信号ＴＸ１、ＲＦ受信信号ＲＸ１と表記し、第２の方式によるＲＦ送信信号をＲＦ送信信号ＴＸ２、ＲＦ受信信号ＲＸ２と表記している。また、ＲＦＩＣ１３は、フロントエンドモジュール１２を制御するための制御信号ＣＮＴを出力する。
【００３６】
図３は、フロントエンドモジュール１２の内部構成の一例を示す図である。フロントエンドモジュール１２は、アンテナ１１と接続されるデュプレクサ２１と、アンテナスイッチ２２−１及び２２−２と、ローノイズアンプ（ＬＮＡ；Low Noise Amplifier）２３−１及び２３−２と、電力増幅モジュール２４と、を含んで構成されている。
【００３７】
携帯端末１０は、ＬＴＥ（Long Term Evolution）方式を初めとした通信方式にて採用されている周波数分割復信（ＦＤＤ；Frequency Division Duplex）に対応するため、デュプレクサ２１を用いて、ＲＦ送信信号とＲＦ受信信号を周波数分離する。
【００３８】
電力増幅モジュール２４は、ＲＦＩＣ１３が出力するＲＦ送信信号を入力し、電力増幅アンプ２５−１、２５−２にて増幅した後、フィルター２６−１〜２６−４を介して、アンテナスイッチ２２−１にＲＦ送信信号を供給する。
【００３９】
携帯端末１０は、マルチバンド対応がなされており、第１の方式によるＲＦ送信信号ＴＸ１を電力増幅アンプ２５−１にて増幅した後、２つのフィルター２６−１及び２６−２を用いて周波数分離する。周波数分離されたＲＦ送信信号ＴＸ１は、ＲＦ送信信号ＴＸ１−１、ＴＸ１−２としてアンテナスイッチ２２−１に供給される。同様に、ＲＦ送信信号ＴＸ２は、ＲＦ送信信号ＴＸ２−１、ＴＸ２−２としてアンテナスイッチ２２−１に供給される。
【００４０】
アンテナスイッチ２２−１は、電力増幅モジュール２４が供給するＲＦ送信信号の切り替えを行い、アンテナ１１から放射するＲＦ送信信号を決定する手段である。アンテナスイッチ２２−１は、デュプレクサ２１と接続される出力端子（ポール）と、電力増幅モジュール２４の出力端子と接続される入力端子（スロー）と、を備えている。図３では、シングルポール４スロー（ＳＰ４Ｔ；Single Pole 4 throw）型のアンテナスイッチを図示している。
【００４１】
アンテナ１１が受信したＲＦ受信信号は、アンテナスイッチ２２−２により、通信方式ごとのＲＦ受信信号に振り分けられ、ローノイズアンプ２３−１又は２３−２に出力される。ローノイズアンプ２３−１及び２３−２は、それぞれ、ＲＦ受信信号ＲＸ１、ＲＸ２をＲＦＩＣ１３に出力する。
【００４２】
アンテナスイッチ２２−１と２２−２は、ＲＦＩＣ１３が出力する制御信号ＣＮＴの一部を受け付ける。より具体的には、アンテナスイッチ２２−１は、制御信号ＣＮＴ１を受け付け、内部の接続状態を切り替える。同様に、アンテナスイッチ２２−２は、制御信号ＣＮＴ２を受け付け、内部の接続状態を切り替える。
【００４３】
携帯端末１０がＬＴＥ方式等の周波数分割復信に対応せず、ＧＳＭ（Global System for Mobile Communications；登録商標）のような時分割復信（ＴＤＤ；Time Division Duplex）に対応する場合には、デュプレクサ２１に代えてアンテナスイッチ２２−３がアンテナ１１に接続される（図４参照）。アンテナスイッチ２２−３は、アンテナ１１からのＲＦ送信信号の送信と、アンテナ１１からのＲＦ受信信号の受信と、を時分割で切り替えるための手段である。なお、携帯端末１０に含まれるアンテナスイッチの構成は、図３に図示する構成に限定されない。アンテナスイッチ２２−１等の構成は、携帯端末１０が対応する通信方式や携帯端末１０の仕様に応じて、適宜選択されるものである。
【００４４】
次に、アンテナスイッチについて説明する。なお、アンテナスイッチの説明は、アンテナスイッチ２２−１の構成及び動作を中心に行う。アンテナスイッチ２２−２の構成等は、アンテナスイッチ２２−１と同様であるので、その説明を省略する。
【００４５】
図５は、アンテナスイッチ２２−１の内部構成の一例を示す図である。アンテナスイッチ２２−１は、電源＆ドライバ回路３１と、スイッチトランジスタ（ＳＷＦＥＴ）３２−１〜３２−４と、シャントトランジスタ（ＳＨＦＥＴ）３３−１〜３３−４と、を含んで構成される。なお、以降の説明において、スイッチトランジスタ３２−１〜３２−４や、シャントトランジスタ３３−１〜３３−４を区別する特段の理由がない場合には、単に「スイッチトランジスタ３２」や「シャントトランジスタ３３」と表記する。
【００４６】
電源＆ドライバ回路３１には、スイッチトランジスタ３２又はシャントトランジスタ３３の動作を制御するドライバ回路が複数含まれている。さらに、電源＆ドライバ回路３１には、これらのドライバ回路に供給する正電源ＶＤＤ１と負電源ＶＤＤ２を生成する電源生成回路が含まれている。
【００４７】
電源＆ドライバ回路３１は、ＲＦＩＣ１３から供給される制御信号ＣＮＴ１を受け付け、制御信号ＣＮＴ１に従い導通すべきスイッチトランジスタ３２又はシャントトランジスタ３３を決定する。スイッチトランジスタ３２とシャントトランジスタ３３は、それぞれ、各ＲＦ送信信号（ＴＸ１−１、ＴＸ１−２、ＴＸ２−１、ＴＸ２−２）に対応して設けられる。
【００４８】
スイッチトランジスタ３２は、アンテナ１１に接続されたデュプレクサ２１と、各ＲＦ送信信号（ＴＸ１−１、ＴＸ１−２、ＴＸ２−１、ＴＸ２−２）を受け付ける入力端子との接続切り替えを実現するスイッチである。例えば、アンテナ１１に対してＲＦ送信信号ＴＸ１−１を供給する場合には、電源＆ドライバ回路３１に含まれるドライバ回路は、スイッチトランジスタ３２−１を導通し、他のスイッチトランジスタ３２−２〜３２−４を非導通とする。
【００４９】
シャントトランジスタ３３は、各ＲＦ送信信号（ＴＸ１−１、ＴＸ１−２、ＴＸ２−１、ＴＸ２−２）を受け付ける入力端子間のアイソレーションを向上させるためのスイッチである。例えば、アンテナ１１にＲＦ送信信号ＴＸ１−１を供給する場合には、電源＆ドライバ回路３１に含まれるドライバ回路は、シャントトランジスタ３３−１を非導通とし、他のシャントトランジスタ３３−２〜３３−４を導通とする。シャントトランジスタ３３−２〜３３−４を導通することで、対応する入力端子は接地され、これらの入力端子から雑音（ノイズ）が混入し、アンテナ１１から送信するＲＦ送信信号に影響を与えることを防止する。
【００５０】
図６は、電源＆ドライバ回路３１の内部構成の一例を示す図である。電源＆ドライバ回路３１は、電源生成回路４１と、デコーダ４２と、ドライバ回路４３−１〜４３−８と、を備えている。なお、ドライバ回路４３−１〜４３−８を区別する特段の理由が無い場合には、単に「ドライバ回路４３」と表記する。ドライバ回路４３−１〜４３−８は、それぞれ制御する対象が異なる。また、ドライバ回路４３−１〜４３−８は、同じ内部構成にて実現できる。
【００５１】
電源生成回路４１は、ＤＣ／ＤＣコンバータを含んで構成され、電源電圧ＶＤＤから、正電源ＶＤＤ１及び負電源ＶＤＤ２を生成する。電源生成回路４１が生成する正電源ＶＤＤ１と負電源ＶＤＤ２は、それぞれ、各ドライバ回路４３に供給される。
【００５２】
デコーダ４２は、制御信号ＣＮＴ１に応じて、各ドライバ回路４３を制御する制御信号を生成する。例えば、アンテナ１１へＲＦ送信信号ＴＸ１の供給指示を規定する制御信号ＣＮＴ１を受信した場合には、デコーダ４２は、ドライバ回路４３−１に対してスイッチトランジスタ３２−１の導通を指示し、ドライバ回路４３−２に対してはシャントトランジスタ３３−１の非導通を指示する。また、この場合には、デコーダ４２は、スイッチトランジスタ３２−２〜３２−４に対応するドライバ回路４３に対しては、それぞれが制御を担うスイッチトランジスタ３２の非導通を指示し、シャントトランジスタ３３−２〜３３−４に対応するドライバ回路４３に対しては、それぞれが制御を担うシャントトランジスタ３３の導通を指示する。
【００５３】
なお、制御信号ＣＮＴ１や制御信号ＣＮＴ２は、シリアル信号としてデコーダ４２に供給されてもよいし、パラレル信号としてデコーダ４２に供給されてもよい。
【００５４】
次に、各実施形態に係るドライバ回路について詳細に説明する。
【００５５】
［第１の実施形態］
図７は、第１の実施形態に係るドライバ回路４３の回路構成の一例を示す図である。図７において図１７と同一構成要素には、同一の符号を与える。
【００５６】
図７を参照すると、ドライバ回路４３は、Ｐチャネル型ＭＯＳトランジスタＰ０１及びＰ０２と、Ｎチャネル型ＭＯＳトランジスタＮ０１及びＮ０２と、抵抗Ｒ０１〜Ｒ０４と、抵抗Ｒｏと、を含んで構成される。抵抗Ｒｏは、ドライバ回路４３に接続されるスイッチトランジスタ３２、シャントトランジスタ３３のゲート抵抗として機能する。
【００５７】
正電源ＶＤＤ１を供給する電源線に、Ｐチャネル型ＭＯＳトランジスタＰ０１のソースが接続され、ドレインがＰチャネル型ＭＯＳトランジスタＰ０２のソースに接続される。Ｐチャネル型ＭＯＳトランジスタＰ０２のドレインは、Ｎチャネル型ＭＯＳトランジスタＮ０２のドレインと接続される。負電源ＶＤＤ２を供給する電源線に、Ｎチャネル型ＭＯＳトランジスタＮ０１のソースが接続され、ドレインがＮチャネル型ＭＯＳトランジスタＮ０２のソースに接続される。Ｎチャネル型ＭＯＳトランジスタＮ０２のドレインは、Ｐチャネル型ＭＯＳトランジスタＰ０２のドレインと接続される。
【００５８】
また、Ｐチャネル型ＭＯＳトランジスタＰ０１のゲートは、抵抗Ｒ０１の一端と接続され、抵抗Ｒ０１の他の一端は入力端子Ｖｉｎ１と接続されている。同様に、Ｐチャネル型ＭＯＳトランジスタＰ０２のゲート、Ｎチャネル型ＭＯＳトランジスタＮ０１及びＮ０２のゲートは、それぞれ、抵抗Ｒ０２〜Ｒ０４を介して、入力端子Ｖｉｎ２〜Ｖｉｎ４と接続されている。なお、ドライバ回路４３に含まれる各トランジスタのバックゲートは、それぞれのソースと共通接続される。
【００５９】
Ｐチャネル型ＭＯＳトランジスタＰ０２のドレインとＮチャネル型ＭＯＳトランジスタＮ０２の接続ノードは、抵抗Ｒｏの一端と接続され、抵抗Ｒｏの他の一端は出力端子Ｖｏｕｔに接続される。入力端子Ｖｉｎ１〜Ｖｉｎ４は、それぞれ、デコーダ４２の出力端子に接続される。即ち、デコーダ４２は、各ドライバ回路４３のそれぞれが有する入力端子Ｖｉｎ１〜Ｖｉｎ４に適切な制御電圧を供給することで、ドライバ回路４３の制御を行う。
【００６０】
出力端子Ｖｏｕｔは、各ドライバ回路４３が制御を担うスイッチトランジスタ３２やシャントトランジスタ３３のゲートに接続される。
【００６１】
抵抗Ｒ０１〜Ｒ０４の抵抗値の決定は、スイッチトランジスタ３２の切り替え周期に応じて決定するのが好ましい。具体的には、出力段の各トランジスタ（Ｐ０１、Ｐ０２、Ｎ０１、Ｎ０２）の寄生容量と対応する抵抗（Ｒ０１〜Ｒ０４）により形成されるＲＣ時定数が、スイッチトランジスタ３２の切り替え速度に影響を与えないように、抵抗Ｒ０１〜Ｒ０４の抵抗値を決定する。例えば、各トランジスタの寄生容量を１０ｆＦ、スイッチトランジスタ３２の切り替えを５μｓとすれば、１０ｋΩ〜２００ｋΩ程度の抵抗値を持つ抵抗を使用すれば、スイッチトランジスタ３２の切り替えに影響を与えない。
【００６２】
次に、ドライバ回路４３の動作について説明する。その際、正電源ＶＤＤ１の電圧を３Ｖ、負電源ＶＤＤ２の電圧を−３Ｖとする。デコーダ４２は、ドライバ回路４３が制御を担うスイッチトランジスタ３２を導通させる場合には、
・Ｖｉｎ１端子に０Ｖ、
・Ｖｉｎ２端子に０Ｖ、
・Ｖｉｎ３端子に０Ｖ、
・Ｖｉｎ４端子に−３Ｖ、
の電圧レベルを有する制御信号を出力する。
この場合、Ｐチャネル型ＭＯＳトランジスタＰ０１及びＰ０２がオン、Ｎチャネル型ＭＯＳトランジスタＮ０１及びＮ０２がオフとなることから、正電源ＶＤＤ１にほぼ等しい電圧が、抵抗Ｒｏを介して、出力端子Ｖｏｕｔから出力される。その結果、スイッチトランジスタ３２のゲートには、正電源ＶＤＤ１が供給され、スイッチトランジスタ３２は導通状態となる。
【００６３】
一方、デコーダ４２は、ドライバ回路４３が制御を担うスイッチトランジスタ３２を非導通とする場合には、
・Ｖｉｎ１端子に３Ｖ、
・Ｖｉｎ２端子に０Ｖ、
・Ｖｉｎ３端子に０Ｖ、
・Ｖｉｎ４端子に０Ｖ、
の電圧レベルを有する制御信号を出力する。
この場合、Ｐチャネル型ＭＯＳトランジスタＰ０１及びＰ０２がオフ、Ｎチャネル型ＭＯＳトランジスタＮ０１及びＮ０２がオンとなることから、負電源ＶＤＤ２にほぼ等しい電圧が、抵抗Ｒｏを介して、出力端子Ｖｏｕｔから出力される。その結果、スイッチトランジスタ３２のゲートには、負電源ＶＤＤ２が供給され、スイッチトランジスタ３２は非導通状態となる。
【００６４】
第１の実施形態に係るドライバ回路４３は、その内部にローパスフィルタを備えていないので、小さな基板面積により実装することが可能となる。また、ドライバ回路４３は、ドライバ回路２０１にて生じるような正電源ＶＤＤ１の電圧降下を防止できる。以下、その説明を行う。
【００６５】
ドライバ回路４３も、ローパスフィルタを備えていないので、スイッチトランジスタ３２等からＲＦ送信信号が漏洩し、ノードＡ０１の電位が変動する。ノードＡ０１の電位が変動すると、Ｎチャネル型ＭＯＳトランジスタＮ０２のソースとドレインが相互に入れ替わる現象が生じるのは、ドライバ回路２００と同様である。
【００６６】
ここで、ドライバ回路２００においては、Ｎチャネル型ＭＯＳトランジスタＮ０２のゲートは、抵抗を介さずに入力端子Ｖｉｎ３と接続されている。そのため、Ｎチャネル型ＭＯＳトランジスタＮ０２のゲート電圧は、直流的にも交流的にも変動する余地はなく、常時固定されている（図２０の例では、０Ｖに固定されている）。一方、ドライバ回路４３では、Ｎチャネル型ＭＯＳトランジスタＮ０２のゲートは抵抗Ｒ０３を介して、入力端子Ｖｉｎ３と接続されているため、交流的にはフローティング状態にある。
【００６７】
ここで、ＲＦ送信信号が逆流している状態（交流信号が印加されている状態）では、Ｎチャネル型ＭＯＳトランジスタＮ０２の寄生容量は、電流を流す素子として振る舞う。従って、Ｎチャネル型ＭＯＳトランジスタＮ０２のゲート電圧は、以下の式（１）により算出できる。
ゲート電圧＝Ｃｇｄ／（Ｃｇｄ＋Ｃｇｓ）×Ａｒｆ  ・・・（１）
なお、Ｃｇｄはゲート・ドレイン間の寄生容量値、Ｃｇｓはゲート・ソース間の寄生容量値とする。また、Ａｒｆは上述のように、ＲＦ送信信号の振幅である。
【００６８】
Ｎチャネル型ＭＯＳトランジスタＮ０２のゲート・ソース間の寄生容量と、ゲート・ドレイン間の寄生容量と、の容量値は等しいものとみなせる。そのため、ゲート電圧は、以下の式（２）に示すように、ＲＦ送信信号の振幅Ａｒｆの中間値（半値）となる。
ゲート電圧＝Ａｒｆ／２  ・・・（２）
【００６９】
図８は、図７におけるＮチャネル型ＭＯＳトランジスタＮ０２を抽出し、Ｎチャネル型ＭＯＳトランジスタＮ０２の主端子における電位を表記した図である。なお、図８において、抵抗Ｒ０１とＮチャネル型ＭＯＳトランジスタＮ０２のゲートとの接続ノードをノードＡ０４と表記する。
【００７０】
式（２）、図８に示すように、Ｎチャネル型ＭＯＳトランジスタＮ０２のゲート電圧（ノードＡ０４の電位）は、ＲＦ送信信号の振幅Ａｒｆに応じて変動する。
【００７１】
図９は、Ｎチャネル型ＭＯＳトランジスタＮ０２のノードＡ０１側の主端子における電位変化と、トランジスタの状態変化の関係の一例を示す模式図である。図９において、実線はＮチャネル型ＭＯＳトランジスタＮ０２のノードＡ０１側の主端子における電位を示し、破線はＮチャネル型ＭＯＳトランジスタＮ０２のゲート電圧を示す。図９に示すように、ドライバ回路４３では、Ｎチャネル型ＭＯＳトランジスタＮ０２のゲート電圧は、ＲＦ送信信号の振幅変化に追従して変動する。その際、ゲート電圧とソース電圧の差分値（図９の実線と破線の差分値）が、Ｎチャネル型ＭＯＳトランジスタＮ０２の閾値電圧を超えることがなければ、Ｎチャネル型ＭＯＳトランジスタＮ０２はオンすることがない。
【００７２】
より詳細には、ＲＦ送信信号のピーク時（図９の時刻Ｔ１１、Ｔ１２）にて、ゲート電圧からソース電圧を減算した値の絶対値が閾値電圧よりも小さければ、Ｎチャネル型ＭＯＳトランジスタＮ０２はオンすることがない。Ｎチャネル型ＭＯＳトランジスタＮ０２がオンしなければ、Ｐチャネル型ＭＯＳトランジスタＰ０１及びＰ０２を介して、正電源ＶＤＤ１から電流が流れることもない。
【００７３】
また、ドライバ回路４３では、Ｐチャネル型ＭＯＳトランジスタＰ０２のゲートにも抵抗Ｒ０２が接続されている。そのため、Ｐチャネル型ＭＯＳトランジスタＰ０２のゲート電圧も、ＲＦ送信信号の振幅変化に追従して変動する。
【００７４】
図１０は、Ｐチャネル型ＭＯＳトランジスタＰ０２のノードＡ０１側の主端子とゲートにおける電位変化と、トランジスタの状態変化の関係の一例を示す模式図である。図１０において、時刻Ｔ１３〜Ｔ１４の期間においては、Ｐチャネル型ＭＯＳトランジスタのノードＡ０３側の主端子がソースとして働く。この場合のノードＡ０３の電位は、正電源ＶＤＤ１とみなせるので、正電源ＶＤＤ１とゲートの電位（波線）の差分が、Ｐチャネル型ＭＯＳトランジスタＰ０２のゲート・ソース間電圧となる。一方、時刻Ｔ１４〜Ｔ１５では、ノードＡ０１側の主端子がソースとして働くので、図１０のノードＡ０１側の電位（実線）とゲートの電位（破線）の差分が、Ｐチャネル型ＭＯＳトランジスタＰ０２のゲート・ソース間電圧となる。
【００７５】
図１０と図２１を比較すると、ドライバ回路４３におけるゲート・ソース間電圧（正電源ＶＤＤ１と破線の差分、実線と破線の差分）の方が、ドライバ回路２００におけるゲート・ソース間電圧よりも変動幅が小さいことが分かる。即ち、ドライバ回路４３におけるＰチャネル型ＭＯＳトランジスタＰ０２の電流供給能力の変動が抑制されることを意味する。
【００７６】
図１１は、Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流の電流値と、ＲＦ送信信号の送信電力との関係の一例を示す図である。図１１を参照すると、ＲＦ送信信号の送信電力が、Ｗ２［Ｗ］を超えるあたりから、Ｎチャネル型ＭＯＳトランジスタＮ０２がオン状態となり、正電源ＶＤＤ１から電流が流れる。しかし、その電流が流れ始めるポイント（Ｗ２［Ｗ］）は、図２２に示すポイント（Ｗ１［Ｗ］）と比較して、大きく改善していることがわかる。このことは、図１２に示す波形からも確認できる。
【００７７】
図１２は、ＲＦ送信信号の送信電力を変化させつつ、Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流とソース電流の時間変位の一例を示すシミュレーション結果である。図１２を確認すると、ＲＦ送信信号の正負に関わらず、ドレイン電流値とソース電流値の絶対値はほぼ等しいことが分かる。なお、図１２においても、ＲＦ信号の送信電力が所定の値よりも大きい場合のドレイン電流の電流値を示す波形をＤＩ−１、ソース電流の電流値を示す波形をＳＩ−１、ＲＦ信号の送信電力が所定の値よりも小さい場合のドレイン電流の電流値を示す波形をＤＩ−２、ソース電流の電流値を示す波形をＳＩ−２と表記している。また、図１２においても、ドレイン電流の電流値を示す波形ＤＩ−１及びＤＩ−２を実線にて表記し、ソース電流の電流値を示す波形ＳＩ−１及びＳＩ−２を点線にて表記する。
【００７８】
即ち、ドライバ回路４３では、本来オフであるはずのＮチャネル型ＭＯＳトランジスタＮ０２が局所的にオンすることがなく、さらに、Ｐチャネル型ＭＯＳトランジスタＰ０２におけるゲート・ソース間電圧の変動が抑制されるため、ドレイン電流とソース電流の対称性が維持される。ドレイン電流値とソース電流値の差分が、正電源ＶＤＤ１から流れる電流に相当することから、ドレイン電流とソース電流の対称性が維持されれば、正電源ＶＤＤ１から電流が流れることもない。
【００７９】
ここで、第１の実施形態では、出力段の各トランジスタ（Ｐ０１、Ｐ０２、Ｎ０１、Ｎ０２）のゲートに抵抗を接続する場合について説明した。しかし、スイッチトランジスタ３２等から逆流してくるＲＦ送信信号の影響を緩和し、スイッチトランジスタ３２等の誤動作を防止するためには、Ｐチャネル型ＭＯＳトランジスタＰ０２とＮチャネル型ＭＯＳトランジスタＮ０２のゲートに抵抗を接続すれば足りることが多い。逆流するＲＦ送信信号の影響を強く受けるのは、Ｐチャネル型ＭＯＳトランジスタＰ０２とＮチャネル型ＭＯＳトランジスタＮ０２であるためである。
【００８０】
以上のように、第１の実施形態に係るドライバ回路４３では、カスコード接続された各トランジスタのゲートに抵抗を接続することにより、ＲＦ送信信号の逆流に起因する正電源ＶＤＤ１の電圧降下が防止できる。また、ドライバ回路の実装面積のなかで大きな面積を占めるローパスフィルタを削除することが可能であるため、ドライバ回路４３を含むアンテナスイッチを小面積にて実現できる。例えば、アンテナスイッチ２２−１のように、シングルポール４スローのアンテナスイッチであれば、８個のドライバ回路４３のそれぞれにおいてローパスフィルタが削除できるため、アンテナスイッチ全体の面積縮小を実現できる。また、必要な基板面積が縮小するため、ドライバ回路、ドライバ回路を含むアンテナスイッチ等のコストを削減できる。
【００８１】
［第２の実施形態］
続いて、第２の実施形態について図面を参照して詳細に説明する。
【００８２】
図１３は、第２の実施形態に係るドライバ回路４３ａの回路構成の一例を示す図である。図１３において図７と同一構成要素には、同一の符号を付し、その説明を省略する。ドライバ回路４３ａとドライバ回路４３の相違点は、出力段の各トランジスタと抵抗Ｒ０１〜Ｒ０４の間にＮチャネル型ＭＯＳトランジスタＮ０３〜Ｎ０６を接続する点である。
【００８３】
つまり、２段のカスコード接続された各トランジスタのゲートと抵抗Ｒ０１〜Ｒ０４の間の導通・非導通を制御するＮチャネル型ＭＯＳトランジスタＮ０３〜Ｎ０６を配置することで、ドライバ回路４３ａを制御する。
【００８４】
ドライバ回路４３ａでは、Ｎチャネル型ＭＯＳトランジスタＮ０３〜Ｎ０６がオンする電圧をそれぞれのゲートに供給すれば、第１の実施形態に係るドライバ回路４３と同じ動作をする。第２の実施形態に係るドライバ回路４３ａであっても、ドライバ回路の実装面積のなかで大きな面積を占めるローパスフィルタを必要としないため、ドライバ回路４３ａを含むアンテナスイッチを小面積にて実現できる。
【００８５】
［第３の実施形態］
続いて、第３の実施形態について図面を参照して詳細に説明する。
【００８６】
図１４は、第３の実施形態に係るドライバ回路４３ｂの回路構成の一例を示す図である。図１４において図７と同一構成要素には、同一の符号を付し、その説明を省略する。ドライバ回路４３ｂとドライバ回路４３の相違点は、出力段の各トランジスタのバックゲートとソース間に抵抗Ｒ０５〜Ｒ０６を接続する点である。
【００８７】
第１の実施形態では、トランジスタのゲート・ソース間電圧が閾値電圧を超える場合に、Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流とソース電流が非対称となることで、正電源ＶＤＤ１から電流が流れ出すことを説明した。しかし、バックゲート電圧が、トランジスタのｐｎ接合部（ｐｎダイオード）におけるフォワード電圧を超える場合にも、Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流とソース電流が非対称となる可能性がある。
【００８８】
例えば、Ｎチャネル型ＭＯＳトランジスタＮ０２おいて、ゲート・ソース間電圧が閾値電圧を超える前に、バックゲート電圧がフォワード電圧を超える場合には、Ｎチャネル型ＭＯＳトランジスタＮ０２に電流が流れることなる。しかし、２段のカスコード接続されたトランジスタのバックゲートとソース間に抵抗を挿入することで、バックゲート電圧を交流的にフローティング状態とすることができ、バックゲート電圧のフォワード電圧の超過を防止できる。
【００８９】
即ち、第３の実施形態に係るドライバ回路４３ｂは、Ｐチャネル型ＭＯＳトランジスタＰ０１におけるドレイン電流とソース電流が非対称をさらに改善することができる。また、ドライバ回路４３ａであっても、ドライバ回路の実装面積のなかで大きな面積を占めるローパスフィルタを必要としないため、ドライバ回路４３ｂを含むアンテナスイッチを小面積にて実現できる。
【００９０】
［第４の実施形態］
続いて、第４の実施形態について図面を参照して詳細に説明する。
【００９１】
図１５は、第４の実施形態に係るドライバ回路４３ｃの回路構成の一例を示す図である。図１５において図７と同一構成要素には、同一の符号を付し、その説明を省略する。ドライバ回路４３ｃとドライバ回路４３との相違点は、抵抗Ｒ０２及びＲ０３の一端を共通接続し、入力端子Ｖｉｎ５に接続する点である。
【００９２】
第１の実施形態のように、ドライバ回路が、スイッチトランジスタ３２を導通・非導通のいずれに設定する場合であっても、入力端子Ｖｉｎ２及びＶｉｎ３に接地電圧を出力する構成であれば、入力端子Ｖｉｎ２及びＶｉｎ３を共通化し、接地させて使用することもできる。つまり、正電源ＶＤＤ１と負電源ＶＤＤ２の中間電位である接地電圧に、入力端子Ｖｉｎ５を固定して、ドライバ回路４３ｃを使用する。
【００９３】
なお、入力端子Ｖｉｎ５に供給する電圧は、正電源ＶＤＤ１と負電源ＶＤＤ２の中間電位であればよく、接地電圧の供給に限らない。例えば、正電源ＶＤＤ１＝５Ｖ、負電源ＶＤＤ２＝０Ｖであれば、入力端子Ｖｉｎ５は中間電位である２．５Ｖに固定する。但し、このような場合には、入力端子Ｖｉｎ５に与える電源を生成する必要があるため、入力端子Ｖｉｎ５は０Ｖに固定できるのが望ましい。入力端子Ｖｉｎ５を０Ｖに固定する場合には、新たな電源の生成は不要だからである。
【００９４】
なお、正電源ＶＤＤ１と負電源ＶＤＤ２の電圧差が大きい場合には、入力端子Ｖｉｎ５に入力する電圧を適切に選択しないと、トランジスタのゲート・ソース間電圧が定格を超え、素子が破壊される可能性がある。このような場合には、入力端子Ｖｉｎ２及びＶｉｎ３を共通化するのではなく、第１の実施形態に係るドライバ回路４３のように個別に制御電圧を選択するのが望ましい。
【００９５】
以上のように、第４の実施形態に係るドライバ回路４３ｃでは、必要な構成要素（入力端子）を減らすことができるので、ドライバ回路４３ｃの実装を簡素化できる。さらに、デコーダ４２から出力する制御信号も、入力端子Ｖｉｎ１とＶｉｎ４に供給する信号に限られ、デコーダ４２の構成及び制御を簡素化することができる。また、第４の実施形態に係るドライバ回路４３ｃであっても、ドライバ回路の実装面積のなかで大きな面積を占めるローパスフィルタを必要としないため、ドライバ回路４３ｃを含むアンテナスイッチを小面積にて実現できる。
【００９６】
［第５の実施形態］
続いて、第５の実施形態について図面を参照して詳細に説明する。
【００９７】
図１６は、第５の実施形態に係るドライバ回路４３ｄの回路構成の一例を示す図である。図１６において図１５と同一構成要素には、同一の符号を付し、その説明を省略する。ドライバ回路４３ｄとドライバ回路４３ｃとの相違点は、Ｐチャネル型ＭＯＳトランジスタＰ０３とＮチャネル型ＭＯＳトランジスタＮ０７を備える点である。
【００９８】
Ｎチャネル型ＭＯＳトランジスタＮ０７は、入力端子Ｖｉｎ５とＰチャネル型ＭＯＳトランジスタＰ０１及びＰ０２の接続ノードＡ０３の間に挿入され、ゲートが抵抗Ｒ０１の一端に接続されている。Ｐチャネル型ＭＯＳトランジスタＰ０３は、入力端子Ｖｉｎ５とＮチャネル型ＭＯＳトランジスタＮ０１及びＮ０２の接続ノードＡ０２の間に挿入され、ゲートが抵抗Ｒ０４の一端に接続されている。
【００９９】
Ｎチャネル型ＭＯＳトランジスタＮ０７は、入力端子Ｖｉｎ１からＰチャネル型ＭＯＳトランジスタＰ０１をオフする制御電圧が供給された場合に導通する。Ｎチャネル型ＭＯＳトランジスタＮ０７が導通することで、ノードＡ０３の電位が入力端子Ｖｉｎ５に供給される電圧（例えば、接地電圧）に固定される。つまり、カスコード接続されたＰチャネル型ＭＯＳトランジスタＰ０１、Ｐ０２のソースやドレインの電位を固定できる（これらの電位が不定となることを防ぐ）。同様に、Ｐチャネル型ＭＯＳトランジスタＰ０３は、入力端子Ｖｉｎ４からＮチャネル型ＭＯＳトランジスタＮ０１をオフする制御電圧が供給された場合に導通する。その結果、カスコード接続されたＮチャネル型ＭＯＳトランジスタＮ０１、Ｎ０２のソースやドレインの電位が不定となることを防止できる。
【０１００】
以上のように、第５の実施形態に係るドライバ回路４３ｄでは、カスコード接続された出力段のトランジスタから不定電位を排除し、ドライバ回路４３ｄを安定して動作させることができる。また、第５の実施形態に係るドライバ回路４３ｄであっても、ドライバ回路の実装面積のなかで大きな面積を占めるローパスフィルタを必要としないため、ドライバ回路４３ｄを含むアンテナスイッチを小面積にて実現できる。
【０１０１】
なお、第１乃至第５の実施形態において説明したドライバ回路は、携帯電話等に用いられるアンテナスイッチに限らず、高周波信号を伝達するスイッチの駆動に好適である。
【０１０２】
最後に、好ましい形態を要約する。
【０１０３】
［形態１］
第１の電源を供給する電源線にソースが接続される第１の第１導電型ＭＯＳトランジスタと、
前記第１の第１導電型ＭＯＳトランジスタとカスコード接続される第２の第１導電型ＭＯＳトランジスタと、
第２の電源を供給する電源線にソースが接続される第１の第２導電型ＭＯＳトランジスタと、
前記第１の第２導電型ＭＯＳトランジスタとカスコード接続される第２の第２導電型ＭＯＳトランジスタと、
前記第２の第１導電型ＭＯＳトランジスタのゲートと接続される第１の抵抗と、
前記第２の第２導電型ＭＯＳトランジスタのゲートと接続される第２の抵抗と、
を備え、
前記第２の第１導電型ＭＯＳトランジスタと前記第２の第２導電型ＭＯＳトランジスタの接続ノードにおける電圧を出力端から出力信号として出力する、ドライバ回路。
［形態２］
ドライバ回路は、前記第１の第１導電型ＭＯＳトランジスタのゲートと接続される第３の抵抗と、
前記第１の第２導電型ＭＯＳトランジスタのゲートと接続される第４の抵抗と、
をさらに備えることが好ましい。
［形態３］
ドライバ回路は、一端が、前記第２の第１導電型ＭＯＳトランジスタと前記第２の第２導電型ＭＯＳトランジスタの接続ノードに接続され、他の一端が前記出力端に接続されている第５の抵抗をさらに備えることが好ましい。
［形態４］
前記第１乃至第４の抵抗の他の一端は、それぞれ、対応する入力端と接続されていることが好ましい。
［形態５］
前記第１の抵抗は、第１のトランジスタを介して、前記第２の第１導電型ＭＯＳトランジスタのゲートと接続され、
前記第２の抵抗は、第２のトランジスタを介して、前記第２の第２導電型ＭＯＳトランジスタのゲートと接続され、
前記第３の抵抗は、第３のトランジスタを介して、前記第１の第１導電型ＭＯＳトランジスタのゲートと接続され、
前記第４の抵抗は、第４のトランジスタを介して、前記第１の第２導電型ＭＯＳトランジスタのゲートと接続される、ことが好ましい。
［形態６］
前記第１の第１導電型ＭＯＳトランジスタ、前記第２の第１導電型ＭＯＳトランジスタ、前記第１の第２導電型ＭＯＳトランジスタ及び前記第２の第２導電型ＭＯＳトランジスタのバックゲートは、それぞれ、抵抗を介して各トランジスタのソースに接続されている、ことが好ましい。
［形態７］
前記第１の抵抗が接続される入力端と、前記第２の抵抗が接続される入力端と、が互いに共通接続されている、ことが好ましい。
［形態８］
前記共通接続された入力端と、前記第１及び第２の第１導電型ＭＯＳトランジスタの接続ノードと、の間に接続される第３の第２導電型ＭＯＳトランジスタと、
前記共通接続された入力端と、前記第１及び第２の第２導電型ＭＯＳトランジスタの接続ノードと、の間に接続される第３の第１導電型ＭＯＳトランジスタと、
をさらに含み、
前記第３の第２導電型ＭＯＳトランジスタのゲートは、前記第３の抵抗の他の一端と接続され、
前記第３の第１導電型ＭＯＳトランジスタのゲートは、前記第４の抵抗の他の一端と接続される、ことが好ましい。
［形態９］
形態１乃至８のいずれかに記載のドライバ回路を備えるアンテナスイッチ。
［形態１０］
形態９のアンテナスイッチを備える端末。
【０１０４】
なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。特に、本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
【符号の説明】
【０１０５】
１０  携帯端末
１１  アンテナ
１２  フロントエンドモジュール（ＦＥＭ）
１３  ＲＦ通信用半導体集積回路（ＲＦＩＣ）
１４  ベースバンドＬＳＩ（ＢａｓｅＢａｎｄ  ＬＳＩ）
２１  デュプレクサ
２２−１、２２−２、２２−３  アンテナスイッチ
２３−１、２３−２  ローノイズアンプ（ＬＮＡ）
２４  電力増幅モジュール
２５−１、２５−２  電力増幅アンプ
２６−１〜２６−４  フィルター
３１  電源＆ドライバ回路
３２、３２−１〜３２−４  スイッチトランジスタ
３３、３３−１〜３３−４  シャントトランジスタ
４１  電源生成回路
４２  デコーダ
４３、４３ａ〜４３ｄ、４３−１〜４３−８、１００、２００、２０１  ドライバ回路
１０１、１０２  第１導電型ＭＯＳトランジスタ
１０３、１０４  第２導電型ＭＯＳトランジスタ
２１０  ローパスフィルタ
Ｃ１１  容量
Ｎ０１〜Ｎ０７  Ｎチャネル型ＭＯＳトランジスタ
Ｐ０１〜Ｐ０３  Ｐチャネル型ＭＯＳトランジスタ
１０５、１０６、Ｒ０１〜Ｒ０８、Ｒ１１、Ｒ１２、Ｒｏ  抵抗
【図１】
2015023448.tif 000003
【図２】
2015023448.tif 000004
【図３】
2015023448.tif 000005
【図４】
2015023448.tif 000006
【図５】
2015023448.tif 000007
【図６】
2015023448.tif 000008
【図７】
2015023448.tif 000009
【図８】
2015023448.tif 000010
【図９】
2015023448.tif 000011
【図１０】
2015023448.tif 000012
【図１１】
2015023448.tif 000013
【図１２】
2015023448.tif 000014
【図１３】
2015023448.tif 000015
【図１４】
2015023448.tif 000016
【図１５】
2015023448.tif 000017
【図１６】
2015023448.tif 000018
【図１７】
2015023448.tif 000019
【図１８】
2015023448.tif 000020
【図１９】
2015023448.tif 000021
【図２０】
2015023448.tif 000022
【図２１】
2015023448.tif 000023
【図２２】
2015023448.tif 000024
【図２３】
2015023448.tif 000025