(57)【要約】【課題】活性層の歪量が精度良く低減された半導体光デバイスを提供する。  【解決手段】本発明に係る半導体光デバイスは、基板と活性層とを備えた半導体光デバイスであって、 前記活性層は、第一の発光層と、前記第一の発光層とはフォトルミネッセンス波長の異なる第二の発光層とを備え、 前記第二の発光層は、前記基板に対して前記第一の発光層と反対方向の歪を有しており、前記第一の発光層の累積歪量をα、前記第二の発光層の累積歪量をβとするとき、｜α｜＞  ｜α＋β｜の関係を満たし、 前記第一及び第二の発光層が、ＩＩＩ−Ｖ族半導体による三元混晶により構成されている。【選択図】            図１
2015035540.tif 000002
【特許請求の範囲】
【請求項１】
基板と活性層とを備えた半導体光デバイスであって、
前記活性層は、第一の発光層と、前記第一の発光層とはフォトルミネッセンス波長の異なる第二の発光層とを備え、
前記第二の発光層は、前記基板に対して前記第一の発光層と反対方向の歪を有しており、
前記第一の発光層の累積歪量をα、前記第二の発光層の累積歪量をβとするとき、｜α｜＞  ｜α＋β｜の関係を満たし、
前記第一及び第二の発光層が、ＩＩＩ−Ｖ族半導体による三元混晶により構成されていることを特徴とする半導体光デバイス。
【請求項２】
前記基板と、前記第一の発光層を構成するＶ族元素と第二の発光層を構成するＶ族元素とが異なることを特徴とする請求項１に記載の半導体光デバイス。
【請求項３】
前記第一の発光層におけるフォトルミネッセンス波長と前記第二の発光層におけるフォトルミネッセンス波長との差が、２０ｎｍ以上であることを特徴とする請求項１または２に記載の半導体光デバイス。
【請求項４】
前記第二の発光層は、第一の発光層よりもｎ側に位置していることを特徴とする請求項１から３のいずれか１項に記載の半導体光デバイス。
【請求項５】
前記第二の発光層は、前記第一の発光層が周期利得構造を構成している場合において、前記第一の発光層によって構成されるグループよりもｎ側に位置することを特徴とする請求項１から４のいずれか１項に記載の半導体光デバイス。
【請求項６】
前記活性層を挟むように配置された一対の反射鏡を備え、共振器構造が形成されることを特徴とする請求項１から５のいずれか１項に記載の半導体光デバイス。
【請求項７】
前記一対の反射鏡の少なくとも一方の反射鏡は、半導体多層膜であることを特徴とする請求項６に記載の半導体光デバイス。
【請求項８】
前記第二の発光層は、前記共振器構造において形成される定在波の節の位置近傍に位置していることを特徴とする請求項６または７に記載の半導体光デバイス。
【請求項９】
前記第二の発光層の厚さは、１００Å以上であることを特徴とする請求項１から８のいずれか１項に記載の半導体光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光デバイスに関する。
【背景技術】
【０００２】
近年、半導体光デバイスが通信、記録、センサ、電子写真露光等の分野で注目されている。その中でも、面型発光レーザ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ、以降ＶＣＳＥＬと略す）が注目されている。
ＶＣＳＥＬの利点は、端面発光レーザと比較し２次元のアレイ化が容易、レーザ自体の小型化が容易なため高密度集積に適している等が挙げられる。また、今後は特に医用分野への応用も多くなると予想される。
このような状況の中で、寿命が長期間にわたり安定しているデバイスがますます求められる。
特にＶＣＳＥＬの場合、デバイスの寿命は内部温度や活性層の歪量に強く依存することが知られている。
【０００３】
図２に半導体光デバイスの寿命特性の一例を示す。横軸はデバイスジャンクション部分の内部温度、縦軸はデバイス寿命を表している。
ここで本明細書では、内部温度とは、デバイスに電力をかけた際に生じる発光層での発熱による上昇温度と、環境温度を足したものとする。
図２には、活性層の歪量が大きい（１８０〜１８３Å％）グループ２０１と、活性層の歪量が小さい（１４１Å％）グループ２０２の温度、寿命特性を示している。これより、寿命は内部温度と、活性層の歪量に強く依存していることが分かる。
ここで活性層の歪量とは、基板の格子定数と、活性層の格子定数との差と膜厚から算出したものとする。例えば、基板の格子定数をＡ［Å］、基板の格子定数とは異なる活性層の格子定数をＢｎ［Å］、その膜厚をＴｂｎ［Å］とすると、活性層の歪量は、図３に示される式（１）で定義する。ｎは、基板の格子定数とは異なる層の数である。
ここで、本明細書において活性層とは、電流注入により発光する井戸層、井戸層の周囲に配置されるバリア層、その周囲に配置されるスペーサ層全てを含むものとする。
図２より、内部温度を低く、活性層の歪量を小さくすることで、デバイスの長寿命化を実現できることが分かる。
【０００４】
活性層の歪量を小さくするためには、式（１）より、井戸層やバリア層、スペーサ層の格子定数を、基板と同じ格子定数とすれば良い。
しかし、高出力化の要求から井戸層に歪を導入する方法が提唱されている。特にＡｌＧａＩｎＰ系の活性層材料において、井戸層を歪量子井戸とすることにより利得が向上する条件があるため、歪を導入することにより高出力が実現できる。
従って、井戸層の歪を基板の歪に合わせることは、高出力化とトレードオフになることがある。
また、活性層の発光波長と発振波長との差を、ここではデチューニングと呼ぶが、このデチューニング量をある程度大きくすることにより、高温の環境において高出力を得ることができる。
量子井戸層として薄い層を用いることにより、量子効果の影響で発光波長が短波長化するため、デチューニング量は大きくなるが、一方、発光層としての体積が減少するため、光出力が低下する場合がある。
そこで、活性層として多重量子井戸構造とすることにより、発光層の体積を増加させ、高出力化しつつデチューニング量を大きくする多重量子井戸構造とすると、全体の層厚が厚くなるため、活性層の歪量は増加する。
【０００５】
井戸層に歪を有した活性層の構成において、活性層の歪量を低減する方法として、井戸層とは基板に対して逆向きの歪を有するバリア層を用いる方法が提案されている。その一例として、特許文献１を挙げる。
図６に、特許文献１に記載されている、多重量子井戸活性層５０７の構成を示す。
ここで、特許文献１では、井戸層のことをウエル層と記載している。
ウエル層６０３、６０５、６０７として膜厚１０ｎｍのＧａ０．７９３Ｓｂ０．２０Ｎ０．００７Ａｓを用いており、ウエル層は、基板として用いているＧａＡｓに対して歪を有している。
ここで、バリア層６０２、６０４、６０６、６０８として膜厚１０ｎｍのＧａ０．６Ｉｎ０．４Ｐを用いることで、基板であるＧａＡｓに対して、ウエル層とは逆方向の歪をかけることができる。基板に対して無歪バリア層を用いた場合に比べ、多重量子井戸活性層５０７全体の格子歪量を小さくすることができる、と開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−２６１１５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の半導体光デバイスにおいては、つぎのような課題を有している。
厚いスペーサ層や、特許文献１記載の薄いバリア層により活性層の歪量を低減する方法では、特にＡｌＧａＩｎＰ系活性層を用いる場合、困難が伴う。
活性層の歪量を低減する方法として、特にＡｌＧａＩｎＰ系活性層を用いる場合、バリア層やスペーサ層で補償しようとすると、Ａｌ、Ｇａ、Ｉｎの３つの元素の組成を調整し、バンドギャップおよび格子定数を別途調整する必要があり、非常に煩雑、かつ高い精度が要求される。
同じ設計でエピタキシャルウエハ（以後エピウエハと記載する）を作製しても、この３つの元素の組成、バンドギャップ及び格子定数を正確に再現することは非常に難しい。
井戸層の間に配置されるバリア層は、数１０Åの薄い量子井戸層で設計されるため、少しの層厚のばらつきが、特性に大きく影響する。
また、スペーサ層は数１０〜数１００Åと、バリア層に比べれば比較的厚く設計されることが多いため、層厚のばらつきは少ないが、逆に組成の僅かな誤差が全体の歪に大きく影響してしまう。
また、バリア層やスペーサ層で歪を補償する設計をした場合、エピウエハ段階でその歪が設計通りに保証されているかの確認を行うことは非常に難しい。結果として、エピウエハ段階ではなく、その後のデバイス作製プロセスを通し、レーザデバイスとして作製した後にデバイスの特性より歪補償量を間接的に推定することとなる。
【０００８】
本発明は、上記課題に鑑み、活性層の歪量が精度良く低減された半導体光デバイスの提供を目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体光デバイスは、基板と活性層とを備えた半導体光デバイスであって、
前記活性層は、第一の発光層と、前記第一の発光層とはフォトルミネッセンス波長の異なる第二の発光層とを備え、
前記第二の発光層は、前記基板に対して前記第一の発光層と反対方向の歪を有しており、前記第一の発光層の累積歪量をα、前記第二の発光層の累積歪量をβとするとき、｜α｜＞  ｜α＋β｜の関係を満たし、
前記第一及び第二の発光層が、ＩＩＩ−Ｖ族半導体による三元混晶により構成されていることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、活性層の歪量が精度良く低減された半導体光デバイスを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態における半導体光デバイスを形成するウエハの構成の一例を示す図。
【図２】半導体光デバイスの寿命特性を説明する図であり、活性層の歪量が大きい（１８０〜１８３Å％）グループ２０１と、活性層の歪量が小さい（１４１Å％）グループ２０２の温度、寿命特性を示す図。
【図３】活性層の歪量を定義する式（１）を示す図。
【図４】歪量α、βを定義する式（２）、（３）を示す図。
【図５】比較例における面型発光半導体レーザのウエハ構成の一部を示す図。
【図６】特許文献１における多重量子井戸活性層の構成を示す図。
【図７】本発明の実施例１における面型発光半導体レーザのウエハ構成の一部を示す図。
【図８】本発明の実施の形態の半導体光デバイスにおける量子井戸の膜厚に対するフォトルミネッセンスピークエネルギーの関係を示す図。
【図９】本発明の実施例２における面型発光半導体レーザのウエハ構成の一部を示す図。
【図１０】本発明の実施例３における面型発光半導体レーザのウエハ構成の一部を示す図。
【図１１】本発明の実施例４における面型発光半導体レーザのウエハ構成の一部を示す図。
【図１２】本発明の実施例５における面型発光半導体レーザのウエハ構成の一部を示す図。
【図１３】本発明の実施例６における面型発光半導体レーザのウエハ構成の一部を示す図。
【発明を実施するための形態】
【００１２】
本発明の実施の形態における半導体光デバイスは、活性層中に、第一の発光層である井戸層の歪を補償する層として、バリア層やスペーサ層とは別に、第二の発光層である歪補償層を備えている。
これらを説明するため、活性層を挟むように、一対の反射鏡を備えた半導体光デバイスの構成例について説明する。
具体的には、図１に示すように、第一の半導体型基板１０１上に、第一の半導体型下部多層膜反射鏡（以下ＤＢＲと略す）１０２、活性層１０４、第二の半導体型ＤＢＲ１０６を順に形成する。本実施形態においては反射鏡としてＤＢＲを採用したが、その他にフォトニック結晶から構成された反射鏡などあらゆる反射鏡を採用することができる。
また、図示はしていないが、これらの上下には、活性層１０４を発光させるための第一の半導体型電極と、第二の半導体型電極を有している。
活性層１０４は、第一の半導体型スペーサ層１０３、第一とは異なる型である第二の半導体型スペーサ層１０５、第一の発光層である井戸層１０８、第二の発光層である歪補償層１０７、井戸層の周囲にはバリア層１０９を有している。
バリア層１０９と、スペーサ層は、基板１０１に対して格子整合するようその組成が選択される。
バリア層１０９、スペーサ層として、四元系の組成を選択することで、バンドギャップと
格子定数に関しては、エピタキシャル成長として現実的な値として、それぞれ独立に選択できる。
【００１３】
一方、第一の発光層である井戸層１０８は、三元系の組成から構成する。仕様を満たす波長と光出力が得られるよう、基板１０１に対して歪を生じるよう設計される。
そこで、第二の発光層である歪補償層１０７を導入する。歪補償層１０７は、第一の発光層である井戸層１０８とは基板１０１に対して反対方向の歪を有しており、井戸層１０８の累積歪量をα、歪補償層１０７の累積歪量をβとするとき、｜α｜＞｜α＋β｜の関係を満たすように構成されている。
ここで、各歪量α、βは、井戸層１０８の格子定数をＣ［Å］、合計の膜厚をＴ［Å］、歪補償層１０７の格子定数をＤ［Å］、合計膜厚をＴｄ［Å］としたときに、図４に示される式（２）、（３）よりそれぞれ算出した値である。
歪補償層１０７も、三元系の組成から構成する。
【００１４】
井戸層１０８と、歪補償層１０７は、ＩＩＩ−Ｖ族半導体から構成される三元混晶であり、基板１０１に対して、井戸層１０８と歪補償層１０７は、その層を構成するＶ族元素が異なる。
三元混晶を用いることにより、各層の膜厚が決まれば、発光波長は組成により決定される。そして、三元混晶では組成と歪量は１対１の関係がある。従って、エピウエハが作製できた段階でフォトルミネッセンス（以下、「ＰＬ」とする）観察を行うことにより、その結果から歪量を見積もることができる。
基板とＶ族元素が同じ場合は、三元混晶では基板に対して一方方向の歪しかかけることができないが、基板と異なるＶ族元素を用いることにより、三元混晶にて基板に対して圧縮、引っ張り両方の歪をかけることができる。図１では井戸層１０８として、４層からなる場合について示したが、本発明はこれに限るものではなく、井戸層が１層以上であれば良い。
【００１５】
以上の構成とすることにより歪量を低減できるため、デバイスの寿命を延ばすことができ、デバイス応用先がより広がる。
また、エピタキシャル成長後のウエハ状態で、デバイスを作製するプロセスを開始する前に、歪量が設計通りとなっているかどうかを確認することができるため、低コスト化を図ることができる。
より簡便な方法で歪量を低減しているため、再現性が良く、低コストデバイスを作製して提供することができる。
【００１６】
なお、図１では基板として、ｎ型基板を用いた例を示したが、本発明はこれに限られるものではなく、基板としてｐ型基板を用いても良い。その場合歪補償層は、発光用井戸層よりもｎ側に設置されることが好ましい。
また、配置する位置に関しては、最適位置がある。周期利得構造の場合は、全てのｎ側に配置しても良いし、それぞれのグループのｎ側に配置してもよい。
このようにｎ側に配置した時のメリットとしては、キャリア注入の均一化があげられる。電子は正孔と比較して有効質量が小さく、一度量子井戸内に入ったキャリアが再び量子井戸内から出てくる確率が大きい。また、電流注入のためにｐ−ｎジャンクションに順方向のバイアスをかけた場合、ｐ側から正孔、ｎ側から電子が流れ込んでくる。ｐ−ｎジャンクション内に歪補償用の量子井戸構造がある場合に、ｎ側に配置することで、主に電子が注入される。電子は有効質量が小さい為、再び井戸内から出てくる確率が正孔と比較して高い。つまり、ｎ側に歪補償用の量子井戸構造を配置した場合、キャリアが捕獲され発光する前に再び量子井戸構造から出てｐ−ｎジャンクション内の誘導放出によりレーザ発振を起こすための量子井戸構造へ入る確率が上がることとなり、発光の効率の向上ができる。
また、共振器内に生じる光の定在波に対しても配置する場所の最適値が存在する。
配置する場所としては、レーザ発振時の共振器構造において、光強度分布における節の位置近傍に置くことで、歪補償層の光の吸収の影響を最小限に抑えることができる。
【００１７】
ここで、図８に、量子井戸の膜厚に対するＰＬピークエネルギーの関係を示す（出典：Ｍ．Ｉｋｅｄａ  ｅｔ  ａｌ．，“ＭＯＣＶＤ  ＧＲＯＷＴＨ  ＯＦ  ＡｌＧａＩｎＰ  ＡＴＯＭＯＳＰＨＥＲＩＣ  ＰＲＥＳＳＵＲＥ  ＵＳＩＮＧ  ＴＲＩＥＴＨＹＬＭＥＴＡＬＳ  ＡＮＤ  ＰＨＯＳＰＨＩＮＥ”，Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ７７（１９８６）３８０−３８５）。
図８から、ＧａＩｎＰ／ＡｌＧａＩｎＰ量子井戸構造について、井戸層の層厚が薄くなるにつれて、量子効果の影響によりＰＬピークエネルギー変化が急激になることが分かる。また、層厚が薄いと、エピタキシャル成長時のばらつきに対する影響が大きくなり、層厚に関して再現性を得ることが難しくなる。
また、ＰＬ発光波長において、量子効果が大きくなるような薄さでは、ＰＬ測定データからの歪見積もり精度が低下するため、好ましくない。従って、歪補償層の層厚は１００Å以上とすることが好ましい。
また、井戸層とのＰＬ波長差が２０ｎｍ以上離れるよう、歪補償層の組成と膜厚を選択することが望ましい。
ＰＬ波長差を２０ｎｍ以上とすることにより、エピタキシャル成長後のウエハの状態（デバイスを作製するプロセスを開始する前）において、ＰＬ波長の観察を行うことにより、設計通りの活性層の歪量になっているかどうかを確認することができる。
【００１８】
室温での一般的な測定の場合、ＰＬ測定によるＰＬ波長ピークの半値幅は２０ｎｍ程度あるため、ＰＬ波長差が２０ｎｍ未満の場合はお互いのピークが重なりあってしまい、正確なＰＬピーク波長の同定が困難となる。
井戸層のＰＬ波長が、歪補償層のＰＬ波長より長波長側であり、レーザ発振する波長、より具体的には、共振器の共振波長も歪補償層より長波長側であることが好ましい。このようにすることで、歪補償層のバンドギャップでの吸収を避けることができ、吸収によるレーザ特性の悪化を抑えられる。
また、ＰＬの発光強度を上げるため、歪補償層に関してもキャリアの閉じ込めを行える構造であることが好ましい。具体的には、歪補償層のバンドギャップが歪補償層に接している上下の層のバンドギャップよりも小さい構造であることが好ましい。このような構造となっていることで、バリア層に存在するキャリアが、歪補償層に流れ込み、歪補償層でのＰＬ発光強度を上げることができる。
【００１９】
井戸層の構成として、デバイスがＶＣＳＥＬである場合は、周期利得構造であっても良い。
ここで、周期利得構造とは、共振器内での光の強度分布において腹の位置に周期的に井戸層を配置した構造のことを示す。井戸層が周期利得構造である場合においては、歪補償層は各井戸層グループのｎ側に配置することが好ましい。また、全ての井戸層よりもｎ側に配置しても良い。
以上、半導体光デバイスがＶＣＳＥＬである場合について述べたが、本発明はこれに限定されるものではなく、端面発光レーザや光増幅器等のデバイスにも適用可能である。
【実施例】
【００２０】
以下に、比較例、実施例について説明する。
［比較例］
図５に、比較例における面型発光半導体レーザのウエハ構成の一部を示す。
本比較例では、ｎ−ＧａＡｓ基板５１１、ｎ−ＤＢＲ層５１２、活性層５１４、ｐ−ＤＢＲ層５１６を順に積層する。
このウエハに対し、活性層５１４に電流を注入して発光させるため、基板５１１の下にｎ電極（図示せず）、ｐ−ＤＢＲ層５１６上にｐ電極（図示せず）を形成する。
活性層５１４は、ｎ−スペーサ層５１３、量子井戸層５１８、バリア層５１９、ｐ−スペーサ層５１５から形成されている。
本比較例では、量子井戸層５１８を、膜厚６５ÅのＧａＩｎ０．５７８Ｐ、バリア層５１９を膜厚５５Åの（Ａｌ０．３５Ｇａ）Ｉｎ０．４９５Ｐとしている。
ｎ−スペーサ層５１３、バリア層５１９、ｐ−スペーサ層５１５は、基板５１１に対して格子整合するよう、Ａｌ、Ｇａ、Ｉｎ、Ｐの４元の組成を調整している。従って、基板５１１に対しては歪を有さない。
一方、量子井戸層５１８は、ＰＬ波長として６６８ｎｍとなるように設計されている。
【００２１】
本比較例では、量子井戸層５１８を４層としているため、活性層の歪量は、式（１）より、１８０Å％となる。
従って、この構成で作製した面発光型レーザデバイスの寿命について、要求仕様が例えば１０００ｈ以上の寿命という条件に対しては、図２より、内部温度を９７℃以下に抑える必要がある。
ここで、内部温度とは、発光層での発熱による上昇温度と環境温度を足したものである。そのため、例えば環境温度として６０℃を想定しなければいけないような仕様であれば、発光層での発熱量として３７℃以内に抑えなければならないため、デバイスへの注入電流量に大きな制約がかかり、デバイス設計が非常に困難となる。
【００２２】
［実施例１］
実施例１として、上記比較例に比べ、歪補償層が追加されている構成例について、図７を用いて説明する。
図７において、比較例と同様の構成には同じ番号を記載している。
本実施例では比較例に比べ、歪補償層７０１として、膜厚６５ÅのＧａＩｎ０．４５８Ｐを、４層の量子井戸層５１８よりも基板５１１側に配置している。
歪補償層７０１の歪量は、式（３）より、−１３Å％である。
従って、歪補償層７０１を追加することで、合計の活性層の歪量を１６７Å％と、およそ７．２％減らすことができ、デバイス寿命の要求に対し、許容される内部温度を上昇させることができるため、製品の設計自由度を向上させることができる。
更に、デバイス作製前のウエハの段階で、ＰＬ測定を行うことにより、ウエハのエピ構成が設計通りにできているかを確認することができる。つまり、活性層の歪量が設計通りに形成されているか確認することができる。
より具体的には、本実施例における量子井戸層５１８のＰＬ発光波長は６６８ｎｍ、歪補償層７０１は６３０ｎｍである。
従って、ＰＬ測定によりこれら２つのピークを確認することにより、デバイス作製前に設計からのずれを確認することができるため、効率が良く、低コストなデバイス作製が可能となる。
【００２３】
［実施例２］
実施例２として、歪補償層が厚めＱＷとなる構成例について、図９を用いて説明する。本実施例では、図９に示すように、歪補償層９０１として、膜厚１００ÅのＧａＩｎ０．４５８Ｐを、４層の量子井戸層５１８よりも基板５１１側に配置している。
歪補償層９０１の歪量は、式（３）より、−２０Å％である。
従って、歪補償層９０１を追加することで、合計の活性層の歪量を１５９Å％と、およそ１１．１％減らすことができ、デバイス寿命の要求に対し、許容される内部温度を上昇させることができるため、製品の設計自由度を向上させることができる。
また、歪補償層９０１の膜厚を１００Åと厚めに設定していることにより、歪補償層全体の膜厚に対して、ウエハのエピタキシャル成長時における膜厚のばらつきを小さく抑える
ことができ、再現性の良いエピウエハ作製が可能となる。
更に、膜厚に対するＰＬ波長の量子効果が小さいため、デバイス作製前のウエハの段階で、ＰＬ測定を行うことにより、ウエハのエピ構成が設計通りにできているかを確認することがより正確にできる。つまり、活性層の歪量が設計通りに形成されているか確認することができる。
ＰＬ測定によりこれら２つのピークを確認することにより、デバイス作製前に設計からのずれを確認することができるため、効率が良く、低コストなデバイス作製が可能となる。
【００２４】
［実施例３］
実施例３として、Ｐ型基板を用いた構成例について、図１０を用いて説明する。
本実施例では、図１０に示すように、ｐ−ＧａＡｓ基板３１１、ｐ−ＤＢＲ層３１２、活性層３１４、ｎ−ＤＢＲ層３１６を順に積層する。
このウエハに対し、活性層３１４に電流を注入して発光させるため、基板３１１の下にｐ型電極（図示せず）、ｎ−ＤＢＲ層３１６上にｎ型電極（図示せず）を形成する。
活性層３１４は、ｐ−スペーサ層３１３、量子井戸層３１８、バリア層３１９、ｎ−スペーサ層３１５から形成されている。
本実施例では、量子井戸層３１８を膜厚６５ÅのＧａＩｎ０．５７８Ｐ、バリア層３１９を膜厚５５Åの（Ａｌ０．３５Ｇａ）Ｉｎ０．４９５Ｐとしている。
ｐ−スペーサ層３１３、バリア層３１９、ｎ−スペーサ層３１５は、基板３１１に対して格子整合するよう、Ａｌ、Ｇａ、Ｉｎ、Ｐの４元の組成を調整している。
従って、基板３１１に対しては歪を有さない。一方、量子井戸層３１８は、ＰＬ波長として６６８ｎｍとなるよう設計している。
【００２５】
歪補償層３０１として、膜厚６５ÅのＧａＩｎ０．４５８Ｐを、４層の量子井戸層３１８よりも基板３１１と反対側、つまりｎ側に配置している。
歪補償層３０１を量子井戸層３１８よりもｎ側に配置することで、ｐ型電極から注入されるホールの量子井戸層３１８への注入を妨げることがないため、ｐ側に配置するよりも効率の良い発光が可能となる。
歪補償という観点では、実施例１と同様の効果が得られる。
【００２６】
［実施例４］
実施例４として、歪補償層として、複数層を有している構成例について、図１１を用いて説明する。
本実施例は、実施例２に、更に歪補償層９０２を追加した構成となっている。
歪補償層９０１、９０２として、それぞれ膜厚１００ÅのＧａＩｎ０．４５８Ｐを、４層の量子井戸層５１８よりも基板５１１側に配置している。
歪補償層９０１、９０２それぞれの歪量は、式（３）より、−２０Å％である。
従って、歪補償層９０１、９０２を追加することで、合計の活性層の歪量を１４０Å％と、およそ２２．１％減らすことができ、デバイス寿命の要求に対し、許容される内部温度を、実施例２と比較して更に上昇させることができるため、製品の設計自由度を向上させることができる。
本実施例では、歪補償層として２つの層を用いた例について示したが、本発明はこれに限定されるものではなく、合計の活性層の歪量の絶対値が、歪補償層を追加した場合に下回る範囲内で、歪補償層を３つ以上用いても良い。
【００２７】
［実施例５］
実施例５として、歪補償層の位置として、共振器において定在波の節の位置に配置した構成例について、図１２を用いて説明する。
本実施例は、実施例２に対して、歪補償層９０１の位置を規定した構成となっている。
図１２中、実線９０３は定在波を、点線９０４は定在波のうち一つの腹の位置を、点線９０５は定在波のうち一つの節の位置を示している。
また、４層の井戸層と、その周囲にバリア層を含む領域を、領域９０６として示す。
本実施例では、歪補償層９０１として、膜厚１００ÅのＧａＩｎ０．４５８Ｐを、活性層５１４よりも基板５１１側の定在波の節の位置である、点線９０５に配置している。
歪補償層９０１を節の位置に配置することで、キャリア注入による歪補償層の発光をより防止することができる。
図１２では、共振器長が２λ（λはレーザの発振波長）の場合について図示しているが、本発明はこれに限られるものではなく、歪補償層を活性層よりもｎ側の節の位置に置くことで、本発明の効果が得られる。
【００２８】
［実施例６］
実施例６として、活性層が周期利得構造を有している構成例について、図１３を用いて説明する。
本実施例は、実施例５に対して、井戸層が周期利得構造を有している構成となっている。周期利得構造とは、図１３にその一例を示すように、井戸層とバリア層を含む領域９０６１、９０６２がそれぞれ、共振器内の定在波において、腹の位置である点線９０４１、９０４２に配置されている構造である。
領域９０６１、９０６２は、実施例５と同様、図示はしないが、それぞれ４つの量子井戸層と、その周囲にバリア層を有している。
本実施例では、２λ共振器において、ｎ側の二つの腹に位置している構成を示す。
本実施例では、歪補償層９０１、９０２として、それぞれ膜厚１００ÅのＧａＩｎ０．４５８Ｐを、各領域９０６１、９０６２よりもｎ側である基板５１１側の定在波の節の位置である、点線９０５１、９０５２に配置している。
【００２９】
このような配置とすることにより、周期利得構造としたことで発光層の体積を増加し、高出力化が期待できる構成に対しても、各活性層の歪を低減できる。
更に、歪補償層が厚いため、エピウエハの再現性が良い。
また、歪補償層においてＰＬ発光波長として、活性層の発光波長よりも２０ｎｍ以上短波長の光を発光するため、プロセスを開始する前に、歪補償が設計通りに行われているかを判断することが可能となる。
各歪補償層を、各活性層よりもｎ側の位置に配置したことにより、キャリア注入による発光を抑制することができる。
また、各歪補償層を共振器構造の定在波の節の位置に配置したことにより、レーザ発振時の利得を最小限に抑えることができる。
【００３０】
本実施例では、各歪補償層を、各活性層に対して一番近いｎ側の節に設置した場合について示したが、本発明はこれに限定されるものではなく、１層以上の歪補償層を、全ての活性層よりもｎ側の節に配置してもよい。
歪補償層が複数の場合、複数の歪補償層が互いに量子効果を及ぼすことがない程度に近付けて、その中心を節の位置とすることが望ましい。
【符号の説明】
【００３１】
１０１：第一の半導体型基板
１０２：第一の半導体型下部多層膜反射鏡
１０３：第一の半導体型スペーサ層
１０４：活性層
１０５：第二の半導体型スペーサ層
１０６：第二の半導体型下部多層膜反射鏡
１０７：歪補償層
１０８：井戸層
１０９：バリア層
【図１】
2015035540.tif 000003
【図２】
2015035540.tif 000004
【図３】
2015035540.tif 000005
【図４】
2015035540.tif 000006
【図５】
2015035540.tif 000007
【図６】
2015035540.tif 000008
【図７】
2015035540.tif 000009
【図８】
2015035540.tif 000010
【図９】
2015035540.tif 000011
【図１０】
2015035540.tif 000012
【図１１】
2015035540.tif 000013
【図１２】
2015035540.tif 000014
【図１３】
2015035540.tif 000015