(57)【要約】【課題】シグマ−デルタ（ΣΔ）アナログ−デジタル変換器を提供する。【解決手段】多ステージループフィルタの各ステージにおける出力振幅を低減するための機器および方法を含み得、各ステージに関する望ましい信号転送機能も維持する。前記ループフィルタの所与のステージは、積分器、フィードバック経路、第１の取り消し経路、および第２の取り消し経路を含み得る。前記第１の取り消し経路は、前記積分器の前記出力に連結され得る。前記第２の取り消し経路は、前記積分器の前記入力および出力にわたって提供されるフィードバック経路と連結され得る。第１の取り消し信号は、前記積分器の前記出力振幅を低減するために、前記第１の取り消し経路に注入され得る。第２の取り消し信号は、前記第１の取り消し信号によって生じさせられる前記積分器の信号転送機能の変化を最小化するために、前記第２の取り消し経路に注入され得る。【選択図】図１
2015019367.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
直列接続で提供される第１および第２の積分器であって、前記第１の積分器は、入力信号を受け取るための入力端子と、前記積分器の出力端子と前記積分器の前記入力端子との間にフィードバックインピーダンスを含むフィードバック経路とを有する、第１および第２の積分器と、
前記第２の積分器の入力端子に連結されるデジタル−アナログ変換器と、
前記第１の積分器の前記出力端子から前記第２の積分器の前記入力端子への出力経路内に提供される出力インピーダンスと、
前記第２の積分器の前記入力端子に連結され、第１の取り消し信号によって駆動される第１の取り消しインピーダンスであって、前記出力インピーダンスと同一の種類のものである、第１の取り消しインピーダンスと、
前記第１の積分器の前記フィードバック経路に連結され、第２の取り消し信号によって駆動される第２の取り消しインピーダンスであって、前記フィードバックインピーダンスと同一の種類のものである、第２の取り消しインピーダンスと、を備える、集積回路。
【請求項２】
前記第１の取り消し信号は、前記第１の積分器の出力振幅を低減するために、前記第２の積分器の前記入力端子へ向けて前記第１の取り消しインピーダンスに注入され、
前記第２の取り消し信号は、前記第１の取り消し信号によって生じさせられる前記第１の積分器の信号転送機能の変化を最小化するために、前記第１の積分器の前記フィードバック経路に向けて、前記第２の取り消しインピーダンスに注入される、請求項１に記載の集積回路。
【請求項３】
前記出力インピーダンスは、第１の抵抗器を備え、前記第１の取り消しインピーダンスは第２の抵抗器を備え、前記フィードバックインピーダンスは第１のコンデンサを備え、前記第２の取り消しインピーダンスは第２のコンデンサを備える、請求項１に記載の集積回路。
【請求項４】
前記出力インピーダンスは第１の切り替えコンデンサ回路を備え、前記第１の取り消しインピーダンスは第２の切り替えコンデンサ回路を備え、前記フィードバックインピーダンスは第１のコンデンサを備え、前記第２の取り消しインピーダンスは第２のコンデンサを備える、請求項１に記載の集積回路。
【請求項５】
前記第１および第２の取り消し信号は、前記第１の積分器の前記入力端子からフィードフォワードされる、請求項１に記載の集積回路。
【請求項６】
前記第２の取り消しインピーダンスに連結されるバッファをさらに備える、請求項１に記載の集積回路。
【請求項７】
ループフィルタ内の直列接続構成における積分器対で使用するための方法であって、出力インピーダンスは第１の積分器の出力と第２の積分器の入力との間に連結され、
前記第２の積分器の前記入力に連結される第１の取り消し経路であって、前記出力インピーダンスと同一の種類のものである第１のインピーダンスを含む、第１の取り消し経路に第１の取り消し信号を注入することと、
前記第１の積分器のフィードバック経路に連結される第２の取り消し経路であって、前記フィードバック経路のフィードバックインピーダンスと同一の種類のものである第２のインピーダンスを含む、第２の取り消し経路に第２の取り消し信号を注入することと、を含む、方法。
【請求項８】
前記第１のインピーダンスは抵抗器を備え、前記第２のインピーダンスはコンデンサを備える、請求項７に記載の方法。
【請求項９】
前記第１のインピーダンスは切り替えコンデンサ回路を備え、前記第２のインピーダンスはコンデンサを備える、請求項７に記載の方法。
【請求項１０】
前記第１および第２の取り消し信号は、前記第１の積分器の入力からフィードフォワードされる、請求項７に記載の方法。
【請求項１１】
前記第１の取り消し信号は、前記第１の積分器の出力振幅を低減する、請求項７に記載の方法。
【請求項１２】
前記第２の取り消し信号は、前記第１の取り消し信号によって生じさせられる前記第１の積分器の信号転送機能の変化を最小化する、請求項１１に記載の方法。
【請求項１３】
前記第１の入力信号を、前記第１の取り消し経路と連結されたバッファに注入することをさらに含む、請求項７に記載の方法。
【請求項１４】
多ステージループフィルタであって、
直列接続構成で接続された複数の積分器を備え、各積分器が、
入力信号を受け取るための入力端子であって、フィードバック経路は、前記積分器の出力端子と前記積分器の前記入力端子との間にフィードバックインピーダンスを有する、入力端子と、
前記積分器の前記出力端子からその後の積分器の入力端子への出力経路内に提供される出力インピーダンスと、
前記その後の積分器の前記入力端子と連結されるデジタル−アナログ変換器と、
前記その後の積分器の前記入力端子と連結され、第１の取り消し信号によって駆動される第１の取り消しインピーダンスであって、前記出力インピーダンスと同一の種類のものである、第１の取り消しインピーダンスと、
第１の積分器の前記フィードバック経路に連結され、第２の取り消し信号によって駆動される第２の取り消しインピーダンスであって、前記フィードバックインピーダンスと同一の種類のものである、第２の取り消しインピーダンスと、
を備える、多ステージループフィルタ。
【請求項１５】
前記第１の取り消し信号は、前記積分器の出離振幅を低減するために、後続積分器の前記入力端子に向けて、前記第１の取り消しインピーダンスに注入され、
前記第２の取り消し信号は、前記第１の取り消し信号によって生じさせられる前記積分器の信号転送機能の変化を最小化するために、前記第１の積分器の前記フィードバック経路に向けて、前記第２の取り消しインピーダンスに注入される、請求項１４に記載のループフィルタ。
【請求項１６】
前記出力インピーダンスは第１の抵抗器を備え、前記第１の取り消しインピーダンスは第２の抵抗器を備え、前記フィードバック経路は第１のコンデンサを備え、前記第２の取り消しインピーダンスは第２のコンデンサを備える、請求項１４に記載のループフィルタ。
【請求項１７】
前記出力インピーダンスは第１の切り替えコンデンサ回路を備え、前記第１の取り消しインピーダンスは第２の切り替えコンデンサ回路を備え、前記フィードバック経路は第１のコンデンサを備え、前記第２の取り消しインピーダンスは第２のコンデンサを備える、請求項１４に記載のループフィルタ。
【請求項１８】
前記第１および第２の取り消し信号は、前記積分器の前記入力端子からフィードフォワードされる、請求項１４に記載のループフィルタ。
【請求項１９】
前記第２の取り消しインピーダンスに連結されるバッファをさらに備える、請求項１４に記載のループフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシグマ−デルタ（ΣΔ）アナログ−デジタル変換器に関する。
【背景技術】
【０００２】
従来型ΣΔ変換器においては、フロントエンド段は電荷貯蔵構成要素（すなわち、貯蔵コンデンサ）で入力電圧を標本（sample）抽出し、そして電荷は次に構成要素の別のセット（すなわち、積分コンデンサ）上に蓄積される。積分された標本は、次にアナログ−デジタル変換器（ＡＤＣ）、例えばフラッシュＡＤＣ、に量子化される。ＡＤＣ出力もフィードバックＤＡＣを介してループバックされ、入力電圧から減算される。フィードバックＤＡＣは、ＡＤＣ出力ビット状態に左右されて、参照電圧を標本出力する。
【０００３】
典型的ΣΔＡＤＣは、ループフィルタ、積分器、ＡＤＣ、フィードバックＤＡＣ、および減算器を含む。ΣΔＡＤＣは時間ｔにわたってアナログ入力信号ｘ［ｔ］を受け取り、そして離散時間「ｎ」にわたってＮ値デジタル出力信号ｙ［ｎ］を生成する。出力信号ｙ［ｎ］の解像度は、ＡＤＣの解像度によって判定される。
【０００４】
動作中、減算器は入力信号ｘ［ｔ］から、ｙａ［ｔ］とラベルの付けられた（labeled）フィードバック信号を減算する。フィードバック信号ｙａ［ｔ］は、ＤＡＣの出力信号ｙ［ｎ］のアナログ表現である。減算器からの出力信号はループフィルタによってフィルタ処理され、これは減算器からの信号出力に対して、積分器を使用して少なくとも一回の積分を効果的に実施し得る。ループフィルタからの出力は、ＡＤＣに与えられる。ＡＤＣは、入力信号ｘ［ｔ］のデジタル表現である、出力信号ｙ［ｎ］を生成する。積分器は、典型的にΣΔＡＤＣ内のエラーのソースである。特に、ΣΔＡＤＣ内の各積分器は、増加した増幅器歪みを生じる望ましくない出力振幅を有し得る。
【０００５】
ΣΔＡＤＣは、デジタルオーディオおよび高精度計測システムにおいて広く使用されてきた。より最近では、ΣΔＡＤＣはインフラストラクチャ広帯域無線受信器に新しい適用を見つけている。ΣΔＡＤＣの設計において、増幅器歪みがより小さく、電流消費がより低いような、小さい積分器出力振幅（所与の積分器利得について）を有することは望ましい。不幸なことに、積分器出力振幅は係数の拡大縮小および供給電圧ヘッドルームによって判定される。積分器が拡大縮小されてより小さい幅となると、そのＡＣ利得も低減される。これは続くステージからより大きな雑音貢献に帰結する。実際の設計プロセスにおいて、拡大縮小は、雑音、歪み、およびパワーの間での最良の取引を達成するために最適化されることが可能である。しかしながら、雑音性能との妥協無しに、積分器出力振幅を低減することが望ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
積分器出力振幅を低減するための以前の努力は、望ましくない副作用を有する。例えば、いくつかの技術は、同一ノードに連結されたフィードバックＤＡＣによって生成される電流を部分的に取り消すために、続くステージの積分器の入力に、ループフィルタ内の第１のステージの積分器の入力からのフィードフォワード経路を導入する。前部積分器の出力振幅は、ループによってより小さくなるように強いられるが、これは続くステージの正味入力がゼロに近くあるべきであるからである。しかしながら、フィードフォワード技術の１つの非自明の副産物は、追加されたフィードフォワード経路は余分の信号経路の理由により、積分器の信号転送機能（ＳＦＴ）を変化させる。この効果は帯域外応答について通常はより激しく、ときどき大きなピークに帰結する。このように、先行する設計技術は厳格なＳＴＦ要件を伴う設計には好適ではない。
【課題を解決するための手段】
【０００７】
本発明は、集積回路であって、直列接続で提供される第１および第２の積分器であって、前記第１の積分器は、入力信号を受け取るための入力端子と、前記積分器の出力端子と前記積分器の前記入力端子との間にフィードバックインピーダンスを含むフィードバック経路とを有する、第１および第２の積分器と、前記第２の積分器の入力端子に連結されるデジタル−アナログ変換器と、前記第１の積分器の前記出力端子から前記第２の積分器の前記入力端子への出力経路内に提供される出力インピーダンスと、前記第２の積分器の前記入力端子に連結され、第１の取り消し信号によって駆動される第１の取り消しインピーダンスであって、前記出力インピーダンスと同一の種類のものである、第１の取り消しインピーダンスと、前記第１の積分器の前記フィードバック経路に連結され、第２の取り消し信号によって駆動される第２の取り消しインピーダンスであって、前記フィードバックインピーダンスと同一の種類のものである、第２の取り消しインピーダンスと、を備える。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の実施形態に従う、ΣΔＡＤＣの多ステージループフィルタの第１の２つのステージの回路図である。
【図２】図２は、本発明の実施形態に従う、連続時間ΣΔＡＤＣの多ステージループフィルタの第１の２つのステージの回路図である。
【図３】図３は、本発明の実施形態に従う、切り替えコンデンサΣΔＡＤＣの多ステージループフィルタの第１の２つのステージの回路図である。
【発明を実施するための形態】
【０００９】
本発明の実施形態は、多ステージのループフィルタの各ステージにおける出力振幅を低減する装置および方法を含み得、一方、各それぞれのステージのための望ましい信号転送機能も維持する。ループフィルタの所与のステージは、積分器、フィードバック経路、第１の取り消し（cancellation）経路、および第２の取り消し経路を含み得る。第１の取り消し経路は、積分器の出力と連結され得る。第２の取り消し経路は、積分器の入力および出力について提供されるフィードバック経路と連結され得る。第１の取り消し信号は、第１の取り消し経路に注入され、積分器の出力振幅を低減し得る。第２の取り消し信号は、第２の取り消し経路に注入され得、第１の取り消し信号によって生じさせられる積分器の信号転送機能の変化を最小化する。このやり方で、積分器の出力振幅は積分器の信号転送機能に有意義に影響することなく、低減され得る。
【００１０】
図１は、本発明の実施形態に従う、ΣΔＡＤＣの多ステージループフィルタ１００の第１の２つのステージの回路図である。ループフィルタ１００は、入力信号Ｖｉｎを受け取り、信号Ｖｉｎを積分し、そして積分されたＶｉｎ信号をＡＤＣ内へ出力し得る。ループフィルタ１００の第１のステージ（または第１の積分器）１１０は、トランスコンダクタンス増幅器Ｇｍ１  １１０．１、入力インピーダンスＺｉｎ１１０．２、出力インピーダンスＺｏｕｔ１１０．３、フィードバックコンデンサＣ１  １１０．４、フィードバックＤＡＣ１  １１０．５、第１のフィードフォワード取り消し経路１１０．８上に提供される取り消しインピーダンスＺｃ１１０．６、および第２のフィードフォワード取り消し経路１１０．９上に提供される取り消しコンデンサＣｃ１１０．７を含み得る。第２のステージ（または第２の積分器）１２０は、トランスコンダクタンス増幅器１２０．１、フィードバックコンデンサＣ２  １２０．２、およびフィードバックＤＡＣ２  １２０．３を含み得る。
【００１１】
入力インピーダンスＺｉｎ１１０．２およびフィードバックＤＡＣ１  １１０．５は、トランスコンダクタンス増幅器Ｇｍ１  １１０．１の入力に連結され得、そして出力インピーダンスＺｏｕｔ１１０．３はトランスコンダクタンス増幅器Ｇｍ１  １１０．１の出力とトランスコンダクタンス増幅器Ｇｍ２  １２０．１の入力との間に連結され得る。フィードバックＤＡＣ２  １２０．３はトランスコンダクタンス増幅器Ｇｍ２  １２０．１の入力に連結され得る。フィードバックコンデンサＣ１  １１０．４およびＣ２  １２０．２は、それぞれのトランスコンダクタンス増幅器Ｇｍ１  １１０．１およびＧｍ２  １２０．１の前後に、フィードバックとして提供され得る。第１の取り消し経路１１０．８は、取り消しインピーダンスＺｃを含み得、そして一端がループフィルタ１００の入力Ｖｉｎに連結し得、他端がトランスコンダクタンス増幅器１２０．１の入力に連結され得る。第２の取り消し経路１１０．９は取り消しコンデンサＣｃ１１０．７を含み得、そして一端がトランスコンダクタンス増幅器Ｇｍ１  １１０．１のフィードバック経路に連結され得、他端がループフィルタ１００の入力Ｖｉｎに連結され得る。
【００１２】
入力信号Ｖｉｎは第２の取り消し経路１１０．９に連結され得、そしてフィードフォワード経路１１０．１１を介して第１の取り消し経路１１０．８に連結され得る。第２の取り消し経路１１０．９は入力信号Ｖｉｎを反転し得、一方、第１の取り消し経路１１０．８は非反転であり得る。このようにして、第１のフィードフォワード信号Ｓｉｇ１は第１の取り消し経路１１０．８から出力され得、そして第２のフィードフォワード信号Ｓｉｇ２（これは第１のフィードフォワードＳｉｇ１に対して、強度の点で等しく、極性において反対であり得る）は第２の取り消し経路１１０．９から出力され得る。
【００１３】
動作中、第１のフィードフォワード信号Ｓｉｇ１は、取り消しインピーダンスＺｃ１１０．６を通って第１の取り消し経路１１０．８に注入（inject）され、ノードｉｎ２（すなわち、第２ステージ１２０の入力）に至る。取り消しインピーダンスＺｃはＤＡＣ２  １２０．３電流を平衡させ得る。その結果、ノードｏｕｔ１（すなわち、トランスコンダクタンス増幅器Ｇｍ１  １１０．１の出力）における電圧振幅は低減され得る。取り消しインピーダンスＺｃ１１０．６を通る第１の取り消し経路１１０．８は第１のステージ１１０の雑音転送機能（ＮＴＦ）に影響し得ないが、信号転送機能（ＳＴＦ）は、入力信号Ｖｉｎが今やループフィルタ１００内の複数の経路を通るため、影響され得る。
【００１４】
第２のフィードフォワード（または取り消し）信号Ｓｉｇ２は、取り消しコンデンサＣｃ１１０．７、フィードバックコンデンサＣ１  １１０．４、および出力インピーダンスＺｏｕｔ１１０．３を通って、第２の取り消し経路１１０．９内に注入され得る。第１のフィードフォワード（または取り消し）信号Ｓｉｇ１（Ｚｃ１１０．６を通る）は、第２のフィードフォワード信号Ｓｉｇ２に対し（取り消しコンデンサＣｃ１１０．７、フィードバックコンデンサ１１０．４、および出力インピーダンスＺｏｕｔ１１０．３を通って）、強度の点で等しく、極性において反対であり得る。フィードフォワード信号Ｓｉｇ１およびＳｉｇ２は、もしもＣｃ、Ｃ１、Ｚｏｕｔ、およびＺｃの値が以下の式に従って設定された場合には取り消され得る。
Ｚｃ＝Ｚｏｕｔ＊Ｃ１／Ｃｃ    式１
【００１５】
その結果、２つの取り消し経路１１０．８および１１０．９のお蔭で第２のステージ１２０（ノードｉｎ２）へ流れる正味電流は、実質的に低減され得る。このように、ループフィルタ１００のＳＦＴは、ＡＤＣ（ループフィルタ１００の出力における）が２つの注入信号と全然出会わないため、実質的に非変化のまま残り得る。
【００１６】
ループフィルタ１００の第１のステージ１１０は、バッファ１３０（点線で任意選択として示される）を含み得る。バッファ１３０は、入力電圧信号Ｖｉｎと取り消しコンデンサＣｃ１１０．７の間に連結され得る。バッファ１３０は、ループフィルタ１００が一体化されるＣＴＳＤ  ＡＤＣのフロントエンドに対するロードを低減し得る。バッファ１３０からの帯域内雑音および歪み貢献は、注入された信号Ｖｉｎと類似様式で取り消され得る。遅延もＳＴＦ遅延と釣り合うために、バッファ１３０に加えられ得、第１のステージ１０の出力振幅の低減を最適化する。
【００１７】
図１と関連して上に記述された実施形態は、２つの取り消し経路１１０．８および１１０．９を使用して多ステージループフィルタ１００の第１の積分器１１０の出力振幅を低減し得るが、同一技術を第２の積分器１２０、ならびに多ステージループフィルタ１００の残りのステージ（示されない）に対しても拡張され得る。さらに、前述の技術は、連続的時間ΣΔＡＤＣ（「ＣＴＳＤ  ＡＤＣ」）または切り替えコンデンサΣΔＡＤＣ等のΣΔＡＤＣの特定の種類にも適用することができる。図２および３は、本出願の実施形態の模範回路構成の回路図である。
【００１８】
図２は、本発明の実施形態に従う、ＣＴＳＤ  ＡＤＣの多ステージループフィルタ２００における第１の２つのステージの回路図である。ループフィルタ２００は入力信号Ｖｉｎを受け取り、信号Ｖｉｎを積分、そして積分されたＶｉｎ信号をＡＤＣへ出力し得る。ループフィルタ２００の第１のステージ（または第１の積分器）２１０は、トランスコンダクタンス増幅器Ｇｍ１  ２１０．１、入力抵抗器Ｒ１  ２１０．２、出力抵抗器Ｒ２  ２１０．３、フィードバックコンデンサＣ１  ２１０．４、フィードバックＤＡＣ１  ２１０．５、第１のフィードフォワード取り消し経路２１０．８上に提供される取り消し抵抗器Ｒｃ２１０．６、および第２のフィードフォワード取り消し経路２１０．９上に提供される取り消しコンデンサＣｃ２１０．７を含み得る。第２のステージ（または第２の積分器）２２０はトランスコンダクタンス増幅器２２０．１、フィードバックコンデンサＣ２  ２２０．２、およびフィードバックＤＡＣ２  ２２０．３を含み得る。
【００１９】
入力抵抗器Ｒ１  ２１０．２およびフィードバックＤＡＣ１  ２１０．５はトランスコンダクタンス増幅器Ｇｍ１  ２１０．１の入力に連結され得、そして出力抵抗器Ｒ２  ２１０．３は、トランスコンダクタンス増幅器Ｇｍ１  ２１０．１の出力とトランスコンダクタンス増幅器Ｇｍ２  ２２０．１の入力との間に連結され得る。フィードバックＤＡＣ２  ２２０．３は、トランスコンダクタンス増幅器Ｇｍ２  ２２０．１の入力に連結され得る。フィードバックコンデンサＣ１  ２１０．４およびＣ２  ２２０．２は、各トランスコンダクタンス増幅器Ｇｍ１  ２１０．１およびＧｍ２  ２２０．１の前後にフィードバックとして提供され得る。第１の取り消し経路２１０．８は取り消し抵抗器Ｒｃを含み得、一端においてループフィルタ２００の入力Ｖｉｎと連結され得、そして他端がトランスコンダクタンス増幅器２２０．１の入力と連結され得る。第２の取り消し経路２１０．９は、取り消しコンデンサＣｃ２１０．７を含み得、一端がトランスコンダクタンス増幅器Ｇｍ１  ２１０．１のフィードバック経路に連結され得、そして他端はループフィルタ２００の入力Ｖｉｎに連結され得る。
【００２０】
入力信号Ｖｉｎは、フィードフォワード経路２１０．１１を介して、第２の取り消し経路２１０．９および第１の取り消し経路２１０．８に連結され得る。第２の取り消し経路１１０．９は入力信号Ｖｉｎを反転し得、一方、第１の取り消し経路２１０．８は非反転であり得る。このようにして、第１のフィードフォワード信号Ｓｉｇ１は第１の取り消し経路２１０．８から出力され得、そして第２のフィードフォワード信号Ｓｉｇ２（これは第１のフィードフォワードに対し、強度において等しく、極性において反対であり得る）は第２の取り消し経路２１０．９から出力され得る。
【００２１】
動作中は、第１のフィードフォワード信号Ｓｉｇ１が、ノードｉｎ２（すなわち、第２のステージ２２０の入力）へと、取り消し抵抗器Ｒｃ２１０．６を通って第１の取り消し経路２１０．８へ注入され得る。取り消し抵抗器Ｒｃ２１０．６はＤＡＣ２  ２２０．３電流を平衡化し得る。その結果、ノードｏｕｔ１（すなわち、トランスコンダクタンス増幅器Ｇｍ１  ２１０．１の出力）における電圧振幅は、低減され得る。取り消し抵抗器Ｒｃ２１０．６を通るフィードフォワード取り消し経路２１０．８は、第１のステージ２１０の雑音転送機能（ＮＴＦ）に影響しないかもしれないが、入力信号Ｖｉｎは今ではループフィルタ２００内の複数の経路を通っているので、信号転送機能（ＳＴＦ）は影響され得る。
【００２２】
第２のフィードフォワード信号Ｓｉｇ２は、取り消しコンデンサＣｃ２１０．４、フィードバックコンデンサＣ１  ２１０．４、および出力抵抗器Ｒ２  ２１０．３を通って、第２の取り消し経路２１０．９へ注入され得る。第２のフィードフォワード信号Ｓｉｇ２（Ｒｃ２１０．６を通って）は、第１のフィードフォワード信号Ｓｉｇ１に対して、強度において等しく、極性において反対であり得る（取り消しコンデンサＣｃ２１０．７、フィードバックコンデンサ２１０．４、出力抵抗器Ｒ２  ２１０．３を通して）。フィードフォワード信号Ｓｉｇ１およびＳｉｇ２は、Ｃｃ、Ｃ１、Ｒ２、およびＲｃの値が以下の式に従う場合には、取り消され得る。
Ｒｃ＝Ｒ２＊Ｃ１／Ｃｃ    式２
【００２３】
その結果、２つの取り消し経路２１０．８および２１０．９の理由により、第２のステージ２２０（ノードｉｎ２）に流れ込む正味電流は、実質的に低減され得る。このように、ループフィルタ２００のＳＦＴは、ＡＤＣが２つの注入された信号とは全然出会わないため、実質的に不変化で残り得る。
【００２４】
ループフィルタ２００の第１のステージ２１０はバッファ２３０（点線で任意選択として示される）を含み得る。バッファ２３０は、入力電圧信号Ｖｉｎと取り消しコンデンサＣｃ２１０．７との間に連結され得る。バッファ２３０は、ループフィルタ２００が一体化され得るＣＴＳＤ  ＡＤＣのフロントエンドへのロードを低減し得る。バッファ２３０からの帯域内雑音および歪み貢献は、注入信号Ｖｉｎと類似する様式で取り消され得る。遅延も、第１のステージ２１０の出力振幅の低減を最適化するためにＳＴＦ遅延と釣り合わせるため、バッファ２３０に加えられ得る。
【００２５】
図２に関して前述された実施形態は、２つの取り消し経路２１０．８および２１０．９を使用して、多ステージループフィルタ２００の第１の積分器２１０の出力振幅を低減し得るが、同一技術を、第２の積分器２２０、ならびに、多ステージループフィルタ２００の残りのステージ（示されない）に対して拡張され得る。
【００２６】
図３は、本発明の実施形態に従う、切り替えコンデンサΣΔＡＤＣの多ステージループフィルタ３００内の第１の２つのステージの回路図である。ループフィルタ３００は入力信号Ｖｉｎを受け取り、信号Ｖｉｎを積分し、そして積分されたＶｉｎ信号をＡＤＣ内へ出力し得る。ループフィルタ３００の第１のステージ（または第１の積分器）３１０は、トランスコンダクタンス増幅器Ｇｍ１  ３１０．１、入力切り替えコンデンサ回路３１０．２、出力切り替えコンデンサ回路３１０．３、フィードバックコンデンサＣ１  ３１０．４、フィードバックＤＡＣ１  ３１０．５、第１のフィードフォワード取り消し経路３１０．８上に提供される取り消し切り替えコンデンサ回路３１０．６、そして第２のフィードフォワード取り消し経路３１０．９上に提供される取り消しコンデンサＣｃ３１０．７を含み得る。第２のステージ（または第２の積分器）３１０は、トランスコンダクタンス増幅器３２０．１、フィードバックコンデンサＣ２  ３２０．２、およびフィードバックＤＡＣ２  ３２０．３を含み得る。
【００２７】
入力切り替えコンデンサ回路３１０．２およびフィードバックＤＡＣ１  ３１０．５は、トランスコンダクタンス増幅器Ｇｍ１  ３１０．１の入力と連結され得、そして出力切り替えコンデンサ回路３１０．３は、トランスコンダクタンス増幅器Ｇｍ１  ３１０．１の出力とトランスコンダクタンス増幅器Ｇｍ２  ３２０．１の入力との間に連結され得る。フィードバックＤＡＣ２  ３２０．３は、トランスコンダクタンス増幅器Ｇｍ２  ３２０．１の入力に連結され得る。フィードバックコンデンサＣ１  ３１０．４およびＣ２  ３２０．２は、フィードバック内で、それぞれのトランスコンダクタンス増幅器Ｇｍ１  ３１０．１およびＧｍ２  ３２０．１の前後に提供され得る。第１の取り消し経路３１０．８は取り消し切り替えコンデンサ回路３１０．６を含み得、そして一端がループフィルタ３００の入力Ｖｉｎと、他端がトランスコンダクタンス増幅器３２０．１の入力と連結され得る。第２の取り消し経路３１０．９は取り消しコンデンサＣｃ３１０．７を含み得、そして一端がトランスコンダクタンス増幅器Ｇｍ１  ３１０．１のフィードバック経路と、そして他端がループフィルタ３００の入力Ｖｉｎと連結され得る。
【００２８】
入力信号Ｖｉｎは第２の取り消し経路３１０．９および第１の取り消し経路３１０．８と、フィードフォワード経路３１０．１１を介して連結され得る。第２の取り消し経路３１０．９は入力信号Ｖｉｎを反転させ得、一方、第１の取り消し経路３１０．８は非反転であり得る。このようにして、第１のフィードフォワード信号Ｓｉｇ１は第１の取り消し経路３１０．８から出力され得、第２のフィードフォワード信号Ｓｉｇ２（これは第１のフィードフォワードに対し、強度において等しく、極性において反対であり得る）は第２の取り消し経路３１０．９から出力され得る。
【００２９】
入力切り替えコンデンサ（capacitor）回路３１０．２回路は、コンデンサＣｓ１  ３１０．２５および４つのトランジスタ（またはスイッチ）セット３１０．２１〜３１０．２４を含み得る。トランジスタ３１０．２１の第１の端子は、入力信号Ｖｉｎと連結され得、トランジスタ３１０．２１の第２の端子は、コンデンサＣｓ１  ３１０．２５の第１の端子と連結され得、そしてトランジスタ３１０．２１の第３の端子は第１の制御信号Φ１と連結され得る。トランジスタ３１０．２２の第１の端子は、コンデンサＣｓ１  ３１０．２５の第２の端子と連結され得、トランジスタ３１０．２２の第２の端子はアースと連結され、そしてトランジスタ３１０．２２の第３の端子は第１の制御信号Φ１と連結され得る。トランジスタ３１０．２３の第１の端子は、コンデンサＣｓ１  ３１０．２５の第２の端子と連結され得、トランジスタ３１０．２３の第２の端子は、トランスコンダクタンス増幅器Ｇｍ１  ３１０．１の入力と連結され得、そしてトランジスタ３１０．２３の第３の端子は第２の制御信号Φ２と連結され得る。トランジスタ３１０．２４の第１の端子はコンデンサＣｓ１  ３１０．２５の第１の端子と連結され得、トランジスタ３１０．２４の第２の端子はアースと連結され得、そしてトランジスタ３１０．２４の第３の端子は第２の制御信号Φ２と連結され得る。入力切り替えコンデンサ回路３１０．３はインピーダンスＺｉｎを有し得、これはコンデンサＣｓ１  ３１０．２５の値とトランジスタ３１０．２１〜３１０．２４の特質に基づき得る。トランジスタ３１０．２１〜３１０．２４は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または切り替えコンデンサ回路において適用を見出し得るトランジスタの他の好適な種類であり得る。
【００３０】
トランジスタ３１０．２１および３１０．２２は、第１の制御信号Φ１により制御され得、トランジスタ３１０．２３および３１０．２４は、第２の制御信号Φ２によって制御され得る。信号は互いに位相ずれであり得る（図３に示されるように）。このように、所与のクロックサイクルに関して、一方の信号が高い値を有するときは他方の信号は低い値を有し得る。動作中は、信号Φ１が高で信号Φ２が低のとき（トランジスタ３１０．２１および３１０．２２がオンで、トランジスタ３１０．２３および３１０．２４がオフ）、ＶｉｎはコンデンサＣｓ１  ３１０．２５上に貯蔵され得る。次のクロックサイクルにおいて、信号Φ２は高で、信号Φ１は低であり得る（すなわち、トランジスタ３１０．２３および３１０．２４はオンで、トランジスタ３１０．２１および３１０．２２はオフ）。このようにして、コンデンサ電圧Ｃｓ１  ３１０．２５上に貯蔵された電圧Ｖｉｎは、トランスコンダクタンス増幅器Ｇｍ１  ３１０．１（ノードｉｎ１）の入力へ転送され得る。
【００３１】
出力切り替えコンデンサ回路３１０．３回路は、コンデンサＣｓ２  ３１０．３５および４つのトランジスタ（またはスイッチ）セット３１０．３１〜３１０．３４を含み得る。トランジスタ３１０．３１の第１の端子は、トランスコンダクタンス増幅器Ｇｍ１  ３１０．１の出力に連結され得、トランジスタ３１０．３１の第２の端子は、コンデンサＣｓ２  ３１０．３５の第１の端子に連結され得、そしてトランジスタ３１０．３１の第３の端子は第１の制御信号Φ１に連列され得る。トランジスタ３１０．３２の第１の端子はコンデンサＣｓ２  ３１０．３５の第２の端子と連結され得、トランジスタ３１０．３２の第２の端子はアースに連結され、そしてトランジスタ３１０．３２第３の端子は第１の制御信号Φ１に連結され得る。トランジスタ３１０．３３の第１の端子はコンデンサＣｓ２  ３１０．３５の第２の端子と連結され得、トランジスタ３１０．３３の第２の端子はトランスコンダクタンス増幅器Ｇｍ２  ３２０．１の入力と連結され得、そしてトランジスタ３１０．３３の第３の端子は第２の制御信号Φ２と連結され得る。トランジスタ３１０．３４の第１の端子は、コンデンサＣｓ２  ３１０．３５の第１の端子と連結され得、トランジスタ３１０．３４の第２の端子はアースと連結され得、そしてトランジスタ３１０．３４の第３の端子は第２の制御信号Φ２と連結され得る。切り替えコンデンサ回路３１０．３の出力はＺｏｕｔのインピーダンスを有し得、これはコンデンサＣｓ２  ３１０．３５の値およびトランジスタ３１０．３１〜３１０．３４の特質に基づき得る。トランジスタ３１０．３１〜３１０．３４は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または切り替えコンデンサ回路において適用を見出し得るトランジスタの他の好適な種類であり得る。
【００３２】
トランジスタ３１０．３１および３１０．３２は、第１の制御信号Φ１により制御され得、トランジスタ３１０．３３および３１０．３４は、第２の制御信号Φ２によって制御され得る。信号は互いに位相ずれであり得る（図３に示されるように）。このように、所与のクロックサイクルに関して、一方の信号が高い値を有するときは他方の信号は低い値を有し得る。動作中は、信号Φ１が高で信号Φ２が低のとき（トランジスタ３１０．３１および３１０．３２がオンで、トランジスタ３１０．３３および３１０．３４がオフ）、トランスコンダクタンス増幅器Ｇｍ１  ３１０．１の出力信号は、コンデンサＣｓ２  ３１０．３５上に貯蔵され得る。次のクロックサイクルにおいて、信号Φ２は高で、信号Φ１は低であり得る（すなわち、トランジスタ３１０．３３および３１０．３４はオンで、トランジスタ３１０．２１および３１０．２２はオフ）。このようにして、コンデンサＣｓ２  ３１０．３５上に貯蔵された出力信号は、トランスコンダクタンス増幅器Ｇｍ２  ３２０．１の入力（ノードｉｎ２）へ転送され得る。
【００３３】
取り消し切り替えコンデンサ回路３１０．６回路は、コンデンサＣｓ３  ３１０．６５および４つのトランジスタ（またはスイッチ）セット３１０．６１〜３１０．６４を含み得る。トランジスタ３１０．６１の第１の端子は、入力信号Ｖｉｎと連結され得、トランジスタ３１０．６１の第２の端子は、コンデンサＣｓ３  ３１０．６５の第１の端子と連結され得、そしてトランジスタ３１０．６１の第３の端子は第１の制御信号Φ１と連結され得る。トランジスタ３１０．６２の第１の端子は、コンデンサＣｓ３  ３１０．６５の第２の端子と連結され得、トランジスタ３１０．６２の第２の端子はアースと連結され、そしてトランジスタ３１０．６２の第３の端子は第１の制御信号Φ１と連結され得る。トランジスタ３１０．６３の第１の端子は、コンデンサＣｓ３  ３１０．６５の第２の端子と連結され得、トランジスタ３１０．６３の第２の端子は、トランスコンダクタンス増幅器Ｇｍ２  ３２０．１の入力と連結され得、そしてトランジスタ３１０．６３の第３の端子は第２の制御信号Φ２と連結され得る。取り消し切り替え回路３１０．６は、Ｚｃのインピーダンスを有し得、これはコンデンサＣｓ３  ３１０．６５値およびトランジスタ３１０．６１〜３１０．６４の特質に基づき得る。トランジスタ３１０．６１〜３１０．６４は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または切り替えコンデンサ回路において適用を見出し得るトランジスタの他の好適な種類であり得る。
【００３４】
トランジスタ３１０．６１および３１０．６２は、第１の制御信号Φ１により制御され得、トランジスタ３１０．６３および３１０．６４は、第２の制御信号Φ２によって制御され得る。信号は互いに位相ずれであり得る（図３に示されるように）。このように、所与のクロックサイクルに関して、一方の信号が高い値を有するときは他方の信号は低い値を有し得る。動作中は、信号Φ１が高で信号Φ２が低のとき（トランジスタ３１０．６１および３１０．６２がオンで、トランジスタ３１０．６３および３１０．６４がオフ）、第１の取り消し信号ＶｉｎはコンデンサＣｓ３  ３１０．６５内に貯蔵され得る。次のクロックサイクルにおいて、信号Φ２は高で、信号Φ１は低であり得る（すなわち、トランジスタ３１０．６３および３１０．６４はオンで、トランジスタ３１０．６１および３６０．２２はオフ）。このようにして、コンデンサ電圧Ｃｓ３  ３１０．６５上に貯蔵された電圧Ｖｉｎは、トランスコンダクタンス増幅器Ｇｍ２  ３２０．１（ノードｉｎ２）の入力へ転送され得る。
【００３５】
動作中、第１のフィードフォワード信号Ｓｉｇ１は、ノードｉｎ２（すなわち、第２のステージ３２０の入力）まで、取り消し切り替えコンデンサ回路３１０．６を通って、第１の取り消し経路３１０．８に注入され得る。切り替えコンデンサ回路３１０．６のインピーダンスＺｃは、ＤＡＣ２  ３２０．３電流と釣り合い得る。その結果、ノードｏｕｔ１（すなわち、トランスコンダクタンス増幅器Ｇｍ１  ３１０．１の出力）における電圧振幅は低減され得る。取り消し切り替えコンデンサ回路３１０．６を通るフィードフォワード取り消し経路３１０．８は第１のステージ３１０の雑音転送機能（ＮＴＦ）に影響しないかもしれないが、信号転送機能（ＳＴＦ）は、入力信号Ｖｉｎがループフィルタ３００内の複数の経路を今や通っているため、影響され得る。
【００３６】
第２のフィードフォワード信号Ｓｉｇ２、取り消しコンデンサＣｃ３１０．７、フィードバックコンデンサＣ１  ３１０．４、および出力切り替えコンデンサ回路３１０．３（またはＺｏｕｔ）を通って、第２の取り消し経路３１０．９へ注入され得る。第２のフィードフォワード信号Ｓｉｇ２は（取り消しコンデンサＣｃ３１０．７、フィードバックコンデンサ３１０．４、および出力切り替えコンデンサ回路３１０．３を通り）、第１のフィードフォワード信号Ｓｉｇ１に対して（取り消し切り替えコンデンサ回路３１０．６を通って）、強度において等しく、極性において反対であり得る。フィードフォワード信号Ｓｉｇ１およびＳｉｇ２は、もしも値Ｃｃ、Ｃ１、Ｃｓ２、およびＣｓ３が以下の式に従って設定された場合には取り消され得る。
Ｃｓ２＝Ｃｓ３＊Ｃ１／Ｃｃ    式３
【００３７】
その結果、２つの取り消し経路３１０．８および３１０．９の理由により、第２のステージ３２０（ノードｉｎ２）へ流れ込む正味電流は実質的に低減され得る。このように、ループフィルタ３００のＳＦＴは、ＡＤＣ（ループフィルタ３００の出力における）は２つの注入された信号とは全然出会わないかもしれないため、実質的に不変化で残り得る。
【００３８】
ループフィルタ３００の第１のステージ３１０は、バッファ３３０（任意選択肢として点線で示される）を含み得る。バッファ３３０は、入力電圧信号Ｖｉｎと取り消しコンデンサＣｃ３１０．７との間に連結され得る。バッファ３３０は、ループフィルタ３００が一体化され得るところのＣＴＳＤ  ＡＤＣのフロントエンドに対するロードを低減し得る。帯域内雑音およびバッファ３３０からの歪み貢献は、注入信号Ｖｉｎと類似様式において取り消され得る。ＳＴＦ遅延と釣り合わせ、第１のステージの３１０の出力振幅の低減を最適化するために、遅延もバッファに追加され得る。
【００３９】
図３に関して上に記述された実施形態は、２つの取り消し経路３１０．８および３１０．９を使用して、多ステージループフィルタ３００の第１の積分器３１０の出力振幅を低減し得るが、同一技術が第２の積分器３２０、ならびに多ステージループフィルタ３００残りのステージ（示されない）へ拡張され得る。
【００４０】
前述の技術は、具体的な実施形態を参照して上に記述されてきたが、本発明は前述の実施形態および図中に示される具体的な構成には限定されない。例えば、示されるいくつかの構成要素は１つの実施形態として互いに組み合わされ得、あるいは、ある構成要素はいくつかの小構成要素に分割され得、または、他の既知のもしくは入手可能な構成要素が追加され得る。当業者は、本発明の精神および本質的な特徴から離れることなく、これらの技術が他の方法で実装され得ることを認識するであろう。それ故本実施形態は、すべての点において例証的であり、限定的ではないことを認識されたい。
【符号の説明】
【００４１】
１００  多ステージループフィルタ
１００  ループフィルタ
１１０  第１のステージ（または第１の積分器）
１２０  第２のステージ（または第２の積分器）
１３０  バッファ
２００  多ステージループフィルタ
２００  ループフィルタ
２１０  第１のステージ（または第１の積分器）
２２０  第２のステージ（または第２の積分器）
２３０  バッファ
３００  多ステージループフィルタ
３００  ループフィルタ
３１０  第１のステージ（または第１の積分器）
３２０  第２のステージ（または第２の積分器）
３３０  バッファ
ＡＤＣ  アナログ−デジタル変換器
ＡＤＣ  フラッシュ
Ｃ  フィードバックコンデンサ
Ｃｃ  コンデンサ
Ｇｍ  トランスコンダクタンス増幅器
ｉｎ１  ノード
ｉｎ２  ノード
ｏｕｔ１  ノード
Ｒ  入力抵抗器
Ｒ  出力抵抗器
Ｒｃ  抵抗器
【図１】
2015019367.tif 000003
【図２】
2015019367.tif 000004
【図３】
2015019367.tif 000005