(57)【要約】【課題】電子部品の実装構造体において、電子部品の耐湿信頼性を向上する。【解決手段】第１の側面１０ｃ上において、第１の端子電極１５の第１の主面１０ａ側の厚みが、第１の端子電極１５の前記第２の主面１０ｂ側の厚みより小さく、第２の側面１０ｄ上において、第２の端子電極１６の第１の主面１０ａ側の厚みが、第２の端子電極１６の第２の主面１０ｂ側の厚みより小さく、  複数の電子部品のそれぞれは、第１の主面１０ａが凹部３１の底面と対向するように配されている、テーピング電子部品連。【選択図】図１０
2015019117.tif 000002
【特許請求の範囲】
【請求項１】
複数の凹部が長手方向に沿って設けられた長尺状のキャリアテープと、前記キャリアテープの上に、前記複数の凹部を覆うように設けられたカバーテープとを有するテープと、  前記複数の凹部のそれぞれに配された電子部品と、
を備えるテーピング電子部品連であって、
前記電子部品は、
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する電子部品本体と、
前記電子部品本体内に設けられており、前記第１及び第２の側面に引き出された第１の内部電極と、
前記電子部品本体内に設けられており、前記第１及び第２の端面に引き出された第２の内部電極と、
前記第１の側面の上に配されており、前記第１の内部電極と電気的に接続された第１の端子電極と、
前記第２の側面の上に配されており、前記第１の内部電極と電気的に接続された第２の端子電極と、
前記第１の端面の上に配されており、前記第２の内部電極と電気的に接続された第３の端子電極と、
前記第２の端面の上に配されており、前記第２の内部電極と電気的に接続された第４の端子電極と、
を備え、
前記第１の側面上において、前記第１の端子電極の前記第１の主面側の厚みが、前記第１の端子電極の前記第２の主面側の厚みより小さく、
前記第２の側面上において、前記第２の端子電極の前記第１の主面側の厚みが、前記第２の端子電極の前記第２の主面側の厚みより小さく、
前記複数の電子部品のそれぞれは、前記第１の主面が前記凹部の底面と対向するように配されている、テーピング電子部品連。
【請求項２】
前記第１及び第２の端子電極は、焼成電極層を含む、請求項１に記載のテーピング電子部品連。
【請求項３】
複数の凹部が長手方向に沿って設けられた長尺状のキャリアテープと、前記キャリアテープの上に、前記複数の凹部を覆うように設けられたカバーテープとを有するテープと、  前記複数の凹部のそれぞれに配された電子部品と、
を備え、
前記電子部品は、
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する電子部品本体と、
前記電子部品本体内に設けられており、前記第１及び第２の側面に引き出された第１の内部電極と、
前記電子部品本体内に設けられており、前記第１及び第２の端面に引き出された第２の内部電極と、
前記第１の側面の上に配されており、前記第１の内部電極と電気的に接続された第１の端子電極と、
前記第２の側面の上に配されており、前記第１の内部電極と電気的に接続された第２の端子電極と、
前記第１の端面の上に配されており、前記第２の内部電極と電気的に接続された第３の端子電極と、
前記第２の端面の上に配されており、前記第２の内部電極と電気的に接続された第４の端子電極と、
を備え、
前記第１の側面上において、前記第１の端子電極の前記第１の主面側の厚みが、前記第１の端子電極の前記第２の主面側の厚みより小さく、
前記第２の側面上において、前記第２の端子電極の前記第１の主面側の厚みが、前記第２の端子電極の前記第２の主面側の厚みより小さいテーピング電子部品連の製造方法であって、
前記複数の電子部品のそれぞれを、前記第１の主面が前記凹部の底面と対向するように配する工程を備える、テーピング電子部品連の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テーピング電子部品連及びテーピング電子部品連の製造方法に関する。
【背景技術】
【０００２】
従来、種々の電子装置に、積層セラミックコンデンサ等の電子部品が多数使用されている。例えば、特許文献１には、電子部品の一例として、セラミック素体の第１及び第２の端面のそれぞれの上に信号端子電極が設けられている一方、第１及び第２の側面のそれぞれの上に接地用端子電極が設けられている積層セラミックコンデンサが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２０１４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
通常、積層セラミックコンデンサは、はんだ等の接合材を用いて実装基板に実装される。このため、積層セラミックコンデンサの実装構造体において、積層セラミックコンデンサの耐湿信頼性が高いことが要求される。
【０００５】
本発明の主な目的は、電子部品の実装構造体において、電子部品の耐湿信頼性を向上することにある。
【課題を解決するための手段】
【０００６】
本発明に係るテーピング電子部品連は、テープと、電子部品とを備える。テープは、長尺状のキャリアテープと、カバーテープとを有する。キャリアテープには、複数の凹部が長手方向に沿って設けられている。カバーテープは、キャリアテープの上に、複数の凹部を覆うように設けられている。電子部品は、複数の凹部のそれぞれに配されている。電子部品は、電子部品本体と、第１の内部電極と、第２の内部電極と、第１の端子電極と、第２の端子電極と、第３の端子電極と、第４の端子電極とを備える。電子部品本体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。第１の内部電極は、電子部品本体内に設けられている。第１の内部電極は、第１及び第２の側面に引き出されている。第２の内部電極は、電子部品本体内に設けられている。第２の内部電極は、第１及び第２の端面に引き出されている。第１の端子電極は、第１の側面の上に配されている。第１の端子電極は、第１の内部電極と電気的に接続されている。第２の端子電極は、第２の側面の上に配されている。第２の端子電極は、第１の内部電極と電気的に接続されている。第３の端子電極は、第１の端面の上に配されている。第３の端子電極は、第２の内部電極と電気的に接続されている。第４の端子電極は、第２の端面の上に配されている。第４の端子電極は、第２の内部電極と電気的に接続されている。第１の側面上において、第１の端子電極の第１の主面側の厚みが、第１の端子電極の第２の主面側の厚みより小さい。第２の側面上において、第２の端子電極の第１の主面側の厚みが、第２の端子電極の第２の主面側の厚みより小さい。複数の電子部品のそれぞれは、第１の主面が凹部の底面と対向するように配されている。
【０００７】
本発明に係るテーピング電子部品において、第１及び第２の端子電極が、焼成電極層を含むことが好ましい。
【０００８】
本発明に係るテーピング電子部品の製造方法は、複数の凹部が長手方向に沿って設けられた長尺状のキャリアテープと、キャリアテープの上に、複数の凹部を覆うように設けられたカバーテープとを有するテープと、複数の凹部のそれぞれに配された電子部品とを備え、電子部品は、長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有する電子部品本体と、電子部品本体内に設けられており、第１及び第２の側面に引き出された第１の内部電極と、電子部品本体内に設けられており、第１及び第２の端面に引き出された第２の内部電極と、第１の側面の上に配されており、第１の内部電極と電気的に接続された第１の端子電極と、第２の側面の上に配されており、第１の内部電極と電気的に接続された第２の端子電極と、第１の端面の上に配されており、第２の内部電極と電気的に接続された第３の端子電極と、第２の端面の上に配されており、第２の内部電極と電気的に接続された第４の端子電極と、を備え、第１の側面上において、第１の端子電極の第１の主面側の厚みが、第１の端子電極の第２の主面側の厚みより小さく、第２の側面上において、第２の端子電極の第１の主面側の厚みが、第２の端子電極の第２の主面側の厚みより小さいテーピング電子部品連の製造方法である。本発明に係るテーピング電子部品連の製造方法は、複数の電子部品のそれぞれを、第１の主面が凹部の底面と対向するように配する工程を備える。
【発明の効果】
【０００９】
本発明によれば、電子部品の実装構造体において、電子部品の耐湿信頼性を向上することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るテーピング電子部品連の模式的平面図である。
【図２】図１のＩＩ−ＩＩにおける模式的断面図である。
【図３】本発明の一実施形態における積層セラミックコンデンサの模式的斜視図である。
【図４】本発明の一実施形態における積層セラミックコンデンサの模式的平面図である。
【図５】本発明の一実施形態における積層セラミックコンデンサの模式的側面図である。
【図６】図３の線ＩＶ−ＩＶにおける模式的断面図である。
【図７】図３の線Ｖ−Ｖにおける模式的断面図である。
【図８】図７の線ＶＩ−ＶＩにおける模式的断面図である。
【図９】図７の線ＶＩＩ−ＶＩＩにおける模式的断面図である。
【図１０】本発明の一実施形態における積層セラミックコンデンサの実装構造体の模式的断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１２】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１３】
図１は、本発明に係るテーピング電子部品連の模式的平面図である。図２は、図１のＩＩ−ＩＩにおける模式的断面図である。図１及び図２に示すように、テーピング電子部品連３は、複数の電子部品がテーピングにより固定されたものである。
【００１４】
テーピング電子部品連３は、送り孔３４を有する長尺状のテープ３３を有する。テープ３３は、長尺状のキャリアテープ３０と、長尺状のカバーテープ３２とを有する。キャリアテープ３０には、複数の凹部３１が長さ方向に等間隔に設けられている。各凹部３１は、本実施形態では、矩形の平面形状を有する。凹部３１は、キャリアテープ３０の一方面に開いている。凹部３１内のそれぞれに、電子部品として、積層セラミックコンデンサ１が収納されている。凹部３１の大きさは、積層セラミックコンデンサ１が収納される大きさとされている。凹部３１の大きさは、収納される積層セラミックコンデンサ１の形状寸法に応じて定められている。凹部３１と積層セラミックコンデンサ１との間のクリアランスは、通常、積層セラミックコンデンサ１の寸法の１０％以上３５％以下である。凹部３１の大きさは、積層セラミックコンデンサ１が凹部３１内において回転しないような大きさに設定されている。
【００１５】
キャリアテープ３０の上には、凹部３１を覆うように、カバーテープ３２が設けられている。具体的には、カバーテープ３２は、適宜の合成樹脂フィルム等で構成されている。カバーテープ３２は、接着剤を用いてキャリアテープ３０に貼り合わされている。これにより、凹部３１が封鎖されている。積層セラミックコンデンサ１をテーピング電子部品連３から取り出す際には、カバーテープ３２が剥離される。
【００１６】
上記キャリアテープ３０は、紙、合成樹脂等の適宜の材料で構成されている。キャリアテープ３０は、積層材により構成されていてもよい。キャリアテープ３０は、凹部３１を構成するための貫通孔が形成されている部材と、該凹部３１の底面を形成するための他の部材との積層体であってもよい。
【００１７】
なお、本実施形態では、凹部３１に収納される電子部品が積層セラミックコンデンサである例について説明する。但し、本発明において、凹部に収納される電子部品は、積層セラミックコンデンサに限定されない。本発明において、凹部３１には、例えば、積層セラミックコンデンサ以外のコンデンサ、圧電部品、サーミスタ、インダクタ等が収納されていてもよい。すなわち、電子部品は、コンデンサ、圧電部品、サーミスタ、インダクタ等であってもよい。
【００１８】
次に、凹部３１に収容された積層セラミックコンデンサ１の構成について説明する。以下に説明する積層セラミックコンデンサ１は、単なる一例である。本発明において、凹部３１に、積層セラミックコンデンサ１以外の構成を有するコンデンサが収納されていてもよい。
【００１９】
図３は、本実施形態における積層セラミックコンデンサの模式的斜視図である。図４は、本実施形態における積層セラミックコンデンサの模式的平面図である。図５は、本実施形態における積層セラミックコンデンサの模式的側面図である。図６は、図３の線ＩＶ−ＩＶにおける模式的断面図である。図７は、図3の線Ｖ−Ｖにおける模式的断面図である。図８は、図７の線ＶＩ−ＶＩにおける模式的断面図である。図９は、図７の線ＶＩＩ−ＶＩＩにおける模式的断面図である。
【００２０】
図３〜図５に示すように、積層セラミックコンデンサ１は、セラミック素体１０を備えている。セラミック素体１０は、略直方体状である。セラミック素体１０の角部や稜線部は、面取り状に設けられていてもよいし、丸められた形状を有していてもよい。また、主面、側面には、凹凸が設けられていてもよい。
【００２１】
セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。
【００２２】
第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ、幅方向Ｗとに沿って延びている。長さ方向Ｌは、幅方向Ｗに対して垂直である。第１の主面１０ａと第２の主面１０ｂとは、厚み方向Ｔにおいて対向している。厚み方向Ｔは、長さ方向Ｌと幅方向Ｗとのそれぞれに対して垂直である。
【００２３】
第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌと、厚み方向Ｔとに沿って延びている。第１の側面１０ｃと第２の側面１０ｄとは、幅方向Ｗにおいて対向している。
【００２４】
第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗと、厚み方向Ｔとに沿って延びている。第１の端面１０ｅと第２の端面１０ｆとは、幅方向Ｗに沿って対向している。
【００２５】
セラミック素体１０は、例えば、誘電体セラミックスにより構成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などが添加されていてもよい。
【００２６】
図６〜図９に示すように、セラミック素体１０の内部には、第１の内部電極１１と第２の内部電極１２とが設けられている。
【００２７】
図６及び図７に示すように、第１の内部電極１１と第２の内部電極１２とは、厚み方向Ｔにおいてセラミック部１０ｇを介して対向している。
【００２８】
図７及び図８に示すように、第１の内部電極１１は、第１の端面１０ｅと第２の端面１０ｆとのそれぞれに引き出されている。第１の内部電極１１は、第１及び第２の側面１０ｃ、１０ｄとは離間している。図６及び図９に示すように、第２の内部電極１２は、第１の側面１０ｃと第２の側面１０ｄとのそれぞれに引き出されている。第２の内部電極１２は、第１の端面１０ｅと第２の端面１０ｆとには引き出されていない。
【００２９】
第１及び第２の内部電極１１，１２は、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの金属により構成することができる。
【００３０】
図３及び図４に示すように、第１の側面１０ｃの上には、第１の端子電極１５が設けられている。具体的には、第１の端子電極１５は、第１の側面１０ｃの長さ方向Ｌにおける中央部に設けられている。図６に示すように、第１の端子電極１５は、第１の側面１０ｃの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上に至っている。
【００３１】
第１の側面１０ｃ上において、第１の端子電極１５の第１の主面１０ａ側の厚みは、第１の端子電極１５の第２の主面１０ｂ側の厚みより小さい。
【００３２】
図３〜図５に示すように、第２の側面１０ｄの上には、第２の端子電極１６が設けられている。
【００３３】
具体的には、第２の端子電極１６は、第２の側面１０ｄの長さ方向Ｌにおける中央部に設けられている。図６に示すように、第２の端子電極１６は、第２の側面１０ｄの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上に至っている。
【００３４】
第２の側面１０ｄ上において、第２の端子電極１６の第１の主面１０ａ側の厚みは、第２の端子電極１６の第２の主面１０ｂ側の厚みより小さい。
【００３５】
図７〜図９に示すように、第１の端面１０ｅの上には、第３の端子電極１７が設けられている。第３の端子電極１７は、第１の端面１０ｅの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの上とに至っている。
【００３６】
第２の端面１０ｆの上には、第４の端子電極１８が設けられている。第２の端子電極１８は、第２の端面１０ｆの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの上とに至っている。
【００３７】
なお、端子電極１５〜１８は、それぞれ、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金等の適宜の導電剤等により構成することができる。各端子電極１５〜１８は、例えば、ガラスを含む焼成電極層と、その上に形成されためっき層との積層体により構成されていてもよい。
【００３８】
端子電極１５〜１８の厚みは、セラミック素体の側面又は端面を、厚みが１／２となるまで研磨することにより得られた断面を走査型電子顕微鏡を用いて３０μｍ□の範囲を観察することにより測定することができる。
【００３９】
次に、積層セラミックコンデンサ１の製造方法の一例について説明する。積層セラミックコンデンサ１は、例えば、以下の要領で製造することができる。
【００４０】
まず、セラミック粉末を含むセラミックグリーンシートを用意する。セラミックグリーンシートは、例えば、セラミック粉末等を含むセラミックペーストを印刷することにより作製することができる。
【００４１】
次に、セラミックグリーンシートの上に導電性ペーストを塗布することにより、第１及び第２の内部電極１１，１２を構成するための導電性ペースト層を形成する。導電性ペーストの塗布は、例えば、スクリーン印刷法等の各種印刷法により行うことができる。
【００４２】
次に、導電性ペースト層が印刷されていないセラミックグリーンシートと、導電性ペースト層が印刷されたセラミックグリーンシートとを適宜積層し、プレスすることによりマザー積層体を作製する。
【００４３】
次に、仮想のカットラインに沿ってマザー積層体をカッティングすることにより、マザー積層体から複数の生のセラミック素体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切により行うことができる。
【００４４】
生のセラミック素体作成後、バレル研磨などにより、生のセラミック素体の稜線部及び稜線部の面取りまたはＲ面取り及び表層の研磨を行うようにしてもよい。
【００４５】
次に、生のセラミック素体の焼成を行う。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。
【００４６】
次に、端子電極１５〜１８を形成する。端子電極１５〜１８は、例えば、セラミック素体の上に導電性ペーストを焼き付けることにより形成することができる。端子電極１５〜１８が焼成電極層と、焼成電極層の上に形成されためっき層との積層体とにより構成されている場合は、導電性ペースト層の焼き付け後にめっきを行うことによりめっき層を形成することができる。
【００４７】
本実施形態では、第１の側面１０ｃ上において、第１の端子電極１５の第１の主面１０ａ側の厚みは、第１の端子電極１５の第２の主面１０ｂ側の厚みより小さい。第２の側面１０ｄ上において、第２の端子電極１６の第１の主面１０ａ側の厚みは、第２の端子電極１６の第２の主面１０ｂ側の厚みより小さい。このような端子電極１５，１６は、例えば、導電性ペーストを塗布した後に、第２の主面１０ｂ側が鉛直方向の下方を向くようにした状態で導電性ペーストを乾燥させることにより形成することができる。
【００４８】
以上の要領で積層セラミックコンデンサ１を製造することができる。
【００４９】
製造された積層セラミックコンデンサ１は、テープ３３に収容され、テーピング電子部品連３を作製する。具体的には、まず、キャリアテープ３０の凹部３１のそれぞれに積層セラミックコンデンサ１を順次振り込んでいく。その際に、積層セラミックコンデンサ１の第１の主面１０ａが凹部３１の底面と対向するように、積層セラミックコンデンサ１を凹部３１に振り込んでいく。その後、キャリアテープ３０の上面にカバーテープ３２を貼り合わせていくことにより凹部３１を封鎖していく。これにより、テーピング電子部品連３を作製することができる。
【００５０】
積層セラミックコンデンサ１を実装基板４０に実装する際には、キャリアテープ３０からカバーテープ３２が剥離され、凹部３１が露出する。次に、吸着ノズルを有するマウンターが、凹部３１内の積層セラミックコンデンサ１を吸着保持する。積層セラミックコンデンサ１は、第１の主面１０ａが凹部３１の底面と対向するように配されている。このため、マウンターは、第２の主面１０ｂを吸着する。次に、マウンターを移動させて、積層セラミックコンデンサ１を凹部３１から取り出す。マウンターは、実装基板４０の実装面の積層セラミックコンデンサ１を実装しようとする位置に積層セラミックコンデンサ１を移動させ、配置する。従って、配置された積層セラミックコンデンサ１は、第１の主面１０ａ側が実装面を向くように配置される。本実施形態では、凹部３１の底面側を向いている第１の主面１０ａが実装面と対向する。次に、実装基板４０上に配された積層セラミックコンデンサ１は、はんだ等の接合材により、実装基板４０に実装される。以上の工程により、積層セラミックコンデンサ１の実装構造体が作製される。
【００５１】
図１０に示すように、積層セラミックコンデンサ１の実装構造体では、端子電極１５，１６の第１の主面１０ａ側の相対的に薄い部分がはんだ等の接合体４１と接合されており、第２の主面１０ｂ側の相対的に厚い部分が接合体４１から露出している。よって、端子電極１５，１６の第１の主面１０ａ側の相対的に薄い部分が接合体４１により覆われているため、実装された積層セラミックコンデンサ１は、優れた耐湿信頼性を有する。
【００５２】
積層セラミックコンデンサは、厚み方向Ｔに垂直な対称面を有する。このため、積層セラミックコンデンサは、厚み方向を識別する必要が必ずしもない。よって、通常は、厚み方向を識別することなく積層セラミックコンデンサがテープの凹部に振り込まれていく。このため、振り込まれた積層セラミックコンデンサには、第１の主面が凹部３１の底面と対向するものと、第２の主面が凹部３１の底面と対向するものとが含まれる。従って、第１の主面側が実装面を向くように実装される積層セラミックコンデンサと、第２の主面側が実装面を向くように実装される積層セラミックコンデンサとが混在する。
【００５３】
本発明者らは、側面上において端子電極の一主面側の厚みが他主面側の厚みよりも薄い場合に、実装された積層セラミックコンデンサに耐湿信頼性のむらが生じることを見出した。本発明者らは、さらに鋭意研究の結果、端子電極の相対的に薄い部分が接合材により覆われている場合に優れた耐湿信頼性が得られ、端子電極の相対的に薄い部分が接合材により覆われていない場合に耐湿信頼性が悪化することを見出した。そこで、本発明者らは、第１の主面１０ａが凹部３１の底面と対向するように凹部３１に収容することにより、端子電極１５，１６の相対的に薄い第１の主面１０ａ側の部分を接合材により確実に被覆することに想到した。このようにすることにより、端子電極１５，１６の相対的に薄い第１の主面１０ａ側の部分が接合材により確実に被覆されるため、実装後の積層セラミックコンデンサ１の耐湿信頼性を向上することができる。
【００５４】
なお、第１の主面１０ａが、凹部３１の底面と対向していることは、以下の方法で確認することができる。凹部３１に配された積層セラミックコンデンサ１の姿勢を維持したまま、凹部３１から積層セラミックコンデンサ１を取り出す。積層セラミックコンデンサ１の姿勢を維持したまま、セラミック素体１０の端面を、長さが１／２となるまで研磨する。得られた断面の３０μｍ□の範囲を、走査型電子顕微鏡を用いて観察する。第１及び第２の端子電極１５，１６のそれぞれの、最も第１の主面１０ａ側に位置する内部電極を覆っている部分の厚みと、最も第２の主面１０ｂ側に位置する内部電極を覆っている部分の厚みとを測定する。端子電極の最も第１の主面１０ａ側に位置する内部電極を覆っている部分の厚みを、側面において、端子電極の前記第１の主面１０ａ側の厚みとする。端子電極の最も第２の主面１０ｂ側に位置する内部電極を覆っている部分の厚みを、側面において、端子電極の前記第２の主面１０ｂ側の厚みとする。すなわち、本発明において、「側面において、端子電極の第１の主面１０ａ側の厚み」とは、端子電極の最も第１の主面１０ａ側に位置する内部電極を覆っている部分の厚みを意味する。「側面において、端子電極の第２の主面１０ｂ側の厚み」とは、端子電極の最も第２の主面１０ｂ側に位置する内部電極を覆っている部分の厚みを意味する。
【００５５】
キャリアテープ３０に配された積層セラミックコンデンサ１の全てにおいて、第１の主面１０ａが凹部３１の底面と対向していなくてもよい。テーピング電子部品連３に配された積層セラミックコンデンサ１のうち、５０％以上の積層セラミックコンデンサ１において、第１の主面１０ａが凹部３１の底面と対向するように配されていればよい。テーピング電子部品連３に配された積層セラミックコンデンサ１のうち、７０％以上の積層セラミックコンデンサ１において、第１の主面１０ａが凹部３１の底面と対向するように配されていることが好ましく、９０％以上の積層セラミックコンデンサ１において、第１の主面１０ａが凹部３１の底面と対向するように配されていることがより好ましい。
【符号の説明】
【００５６】
１  積層セラミックコンデンサ
３  テーピング電子部品連
１０  セラミック素体
１０ａ  第１の主面
１０ｂ  第２の主面
１０ｃ  第１の側面
１０ｄ  第２の側面
１０ｅ  第１の端面
１０ｆ  第２の端面
１０ｇ  セラミック部
１１  第１の内部電極
１２  第２の内部電極
１５  第１の端子電極
１６  第２の端子電極
１７  第３の端子電極
１８  第４の端子電極
３０  キャリアテープ
３１  凹部
３２  カバーテープ
３３  テープ
３４  送り孔
４０  実装基板
４１  接合体
【図１】
2015019117.tif 000003
【図２】
2015019117.tif 000004
【図３】
2015019117.tif 000005
【図４】
2015019117.tif 000006
【図５】
2015019117.tif 000007
【図６】
2015019117.tif 000008
【図７】
2015019117.tif 000009
【図８】
2015019117.tif 000010
【図９】
2015019117.tif 000011
【図１０】
2015019117.tif 000012