(57)【要約】【課題】回路規模が小さく、低消費電力で、遅延の少ないＤＣ−ＤＣコンバータを提供する。【解決手段】スロープ制御電圧生成回路１２０において、出力電圧Ｖ１を分圧回路１２１の抵抗Ｒ１と抵抗Ｒ２により分圧した分圧箇所の分圧出力電圧Ｖａと、入力電圧Ｖ２を分圧回路１２１の抵抗Ｒ１と抵抗Ｒ２により分圧した分圧入力電圧Ｖｂとを差動増幅器１の非反転入力端子及び反転入力端子に入力し、差動増幅器１の出力端子に接続されたトランジスタＭ４のドレインを非反転入力端子に接続して、分圧入力電圧Ｖｂと分圧出力電圧Ｖａが等しくなるように差動増幅器１の出力信号に基づいて生成した帰還信号を分圧回路１２１に帰還させる。【選択図】図１
2015146678.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子の間に接続されたインダクタに接続されて前記インダクタに流れる電流の導通状態を駆動信号に応じて切り替えるトランジスタ回路と、
前記トランジスタ回路に前記駆動信号を供給する駆動信号供給回路と、
前記インダクタに流れる電流量に応じた電圧レベルを有するランプ信号を出力するランプ信号出力回路と、
前記ランプ信号に応じて前記駆動信号の供給を停止せしめるリセット信号を前記駆動信号供給回路に供給するリセット信号供給回路と、を備え、
前記ランプ信号出力回路は、
前記出力端子から出力される出力電圧と前記入力端子に供給される入力電圧とを同じ比率で分圧して分圧入力電圧と分圧出力電圧を出力する分圧回路と、
前記分圧入力電圧と前記分圧出力電圧との差分を増幅する差動増幅回路と、
前記差動増幅回路の出力信号に基づいて、前記ランプ信号を生成する生成回路と、
前記分圧入力電圧と前記分圧出力電圧が等しくなるように前記差動増幅回路の出力信号に基づいて生成した帰還信号を前記分圧回路に帰還させる帰還回路と、を備える、
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記生成回路は、キャパシタと、前記差動増幅回路の出力信号に基づいてスロープ制御電流を生成し、前記スロープ制御電流によって前記キャパシタを充電する充電回路と、を含み、前記キャパシタの充電電圧に応じた傾きを有するランプ信号を生成し、
前記帰還回路は、前記差動増幅回路の出力信号に基づいて前記スロープ制御電流に応じた電流を前記帰還信号として生成する、
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記生成回路は、前記キャパシタの充電電圧と、前記インダクタに流れる電流量に応じた電圧とを加算した電圧に応じた電圧を前記ランプ信号として生成する、
ことを特徴する請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記ランプ信号出力回路は、前記分圧出力電圧と前記分圧入力電圧が、前記差動増幅回路の同相入力範囲に収まるように、前記差動増幅回路の非反転入力端子及び反転入力端子にバイアス電流を供給するバイアス回路を備える、
ことを特徴する請求項１乃至３のいずれか１項に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スロープ補償回路を備えたＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
電流モード制御方式のＤＣ−ＤＣコンバータにおいては、インダクタ電流の通電期間がクロックサイクルに対して５０％を超えると制御動作が不安定となるサブハーモニック現象が起こることが知られている。このサブハーモニック現象の発生を抑えるために、電流モード制御方式のＤＣ−ＤＣコンバータにおいては、スロープ補償回路により一定の傾きを有するランプ信号を生成し、これを用いて出力トランジスタのデューティー制御を行っている。また、ＤＣ−ＤＣコンバータの出力電圧を用途に応じて変更できるようになっている回路方式において、全出力電圧範囲で安定に動作させるべく、ランプ信号の傾斜をＤＣ−ＤＣコンバータの出力電圧に応じて変化させる方式が知られている（例えば、特許文献１）。
【０００３】
特許文献１に記載の方式では、出力電圧を抵抗分圧してバッファし、さらに反転した信号と、入力電圧を抵抗分圧してバッファした信号とを加算して、トランジスタを制御することにより、入力電圧と出力電圧の電圧差を電流信号に変換する。そして、カレントミラー回路により、前記電圧差に応じた電流信号をコピーしてキャパシタに流すことで、キャパシタに接続されたトランジスタがオフの時には入力電圧と出力電圧との電圧差に応じた傾きでランプ信号の電圧が上昇する。また、キャパシタに接続されたトランジスタがオンの時には、ランプ信号の電圧は接地電位となる。このようにして、補償ランプ波が形成される。そして、電流モニタ信号に補償ランプ波を重畳した信号を生成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１５３２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の方法では、補償ランプ波を生成する回路において、４個のオペアンプを使用しており、回路規模が大きくなるという問題があった。また、使用するオペアンプの数が多いために、消費電流が多いという問題があった。さらに、入力から出力までに通過する回路数が多いので、遅延が大きいという問題があった。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、回路規模が小さく、低消費電力で、遅延の少ないＤＣ−ＤＣコンバータを提供することを解決課題とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明に係るＤＣ−ＤＣコンバータは、入力端子（例えば入力端子ＩＮ）と出力端子（例えば出力端子ＯＵＴ）の間に接続されたインダクタ（例えばインダクタＬ１）に接続されて前記インダクタに流れる電流の導通状態を駆動信号（例えばドライバ回路１３の出力端子Ｎから出力される信号）に応じて切り替えるトランジスタ回路（例えば出力トランジスタＭ１０）と、前記トランジスタ回路に前記駆動信号を供給する駆動信号供給回路（例えばドライバ回路１３）と、前記インダクタに流れる電流量に応じた電圧レベルを有するランプ信号（例えばスロープ補償電圧Ｖｓ）を生成するランプ信号出力回路（例えばスロープ補償回路１１０）と、前記ランプ信号に応じて前記駆動信号の供給を停止せしめるリセット信号（例えばＰＷＭコンパレータ１１の出力信号）を前記駆動信号供給回路に供給するリセット信号供給回路（例えばＰＷＭコンパレータ１１）とを備え、前記ランプ信号出力回路は、前記出力端子から出力される出力電圧（例えば出力電圧Ｖ１）と前記入力端子に供給される入力電圧（例えば入力電圧Ｖ２）とを同じ比率で分圧して分圧入力電圧（例えば分圧入力電圧Ｖｂ）と分圧出力電圧（例えば分圧出力電圧Ｖａ）を出力する分圧回路（例えば分圧回路１２１）と、前記分圧入力電圧と前記分圧出力電圧との差分を増幅する差動増幅回路（例えば差動増幅器１）と、前記差動増幅回路の出力信号に基づいて、前記ランプ信号を生成する生成回路（例えばトランジスタＭ５、トランジスタＭ６、トランジスタＭ７、キャパシタＣ１、演算増幅器１４、抵抗Ｒ５、トランジスタＭ１３、抵抗Ｒ６、演算増幅器１５、トランジスタＭ１１、トランジスタＭ１２、トランジスタＭ１４、抵抗Ｒ３、抵抗Ｒ４で構成される回路）と、前記分圧入力電圧と前記分圧出力電圧が等しくなるように前記差動増幅回路の出力信号に基づいて生成した帰還信号（電流Ｉ１−Ｉ２）を前記分圧回路に帰還させる帰還回路（例えば差動増幅器１の非反転入力と、抵抗Ｒ１および抵抗Ｒ２の接続中点とに接続されるトランジスタＭ４）とを備えることを特徴とする。
【０００８】
この発明によれば、出力端子から出力される出力電圧と入力端子に供給される入力電圧とを、分圧回路により同じ比率で分圧し、分圧入力電圧と分圧出力電圧との差分を差動増幅回路により増幅する。また、帰還回路により、分圧入力電圧と分圧出力電圧が等しくなるように差動増幅回路の出力信号に基づいて生成した帰還信号を分圧回路に帰還させる。そして、差動増幅回路の出力信号に基づいて、生成回路によりランプ信号を生成する。その結果、簡単な回路構成により、ＤＣ−ＤＣコンバータの出力電圧と入力電圧の差に比例してランプ信号の傾斜を変化させることができる。したがって、出力電圧と入力電圧の差が大きい場合には、トランジスタ回路のオフ後、インダクタ電流が下降する際のインダクタ電流の傾きは緩やかとなるのでインダクタ電流が完全にゼロとなるまでの時間が長くなるが、ランプ信号の傾きを大きくしトランジスタ回路のオフタイミングを早めることによりクロックサイクルに対する通電期間の割合を５０％以下に抑え、サブハーモニック現象の発生を効果的に防止することができる。また、出力電圧と入力電圧の差が小さい場合には、トランジスタ回路のオフ後、インダクタ電流が下降する際のインダクタ電流の傾きは比較的急峻となるのでクロックサイクルに対する通電期間の割合を５０％以下に抑えられ、サブハーモニック現象の発生を回避することができる。しかも、ランプ信号出力回路の回路構成を簡易な構成とすることができるので、回路規模が小さく、低消費電力で、遅延の少ないＤＣ−ＤＣコンバータを提供することができる。
【０００９】
上述したＤＣ−ＤＣコンバータにおいて、前記生成回路は、キャパシタと、前記差動増幅回路の出力信号に基づいてスロープ制御電流（例えばスロープ制御電流Ｉ２）を生成し、前記スロープ制御電流によって前記キャパシタ（例えばキャパシタＣ１）を充電する充電回路（例えばトランジスタＭ５、トランジスタＭ６、トランジスタＭ７で構成される回路）と、を含み、前記キャパシタの充電電圧に応じた傾きを有するランプ信号を生成し、前記帰還回路は、前記差動増幅回路の出力信号に基づいて前記スロープ制御電流に応じた電流を前記帰還信号として生成することが好ましい。この発明によれば、出力電圧と入力電圧の差が大きい場合には傾きが急峻で、出力電圧と入力電圧の差が小さいには傾きが緩やかなランプ信号を生成することができる。
【００１０】
上述したＤＣ−ＤＣコンバータにおいて、前記生成回路は、前記キャパシタの充電電圧と、前記インダクタに流れる電流量に応じた電圧とを加算した電圧に応じた電圧を前記ランプ信号として生成することが好ましい。この発明によれば、インダクタに流れる電流量に応じた電圧に比例する電圧と、ランプ信号とを比較することにより、キャパシタの充電電圧に応じた傾きを有する信号により、トランジスタ回路のオンしてからオフするまでの期間、および、インダクタ電流が下降する際のインダクタ電流の傾きを制御することができる。
【００１１】
上述したＤＣ−ＤＣコンバータにおいて、前記ランプ信号出力回路は、前記分圧出力電圧と前記分圧入力電圧が、前記差動増幅回路の同相入力範囲に収まるように、前記差動増幅回路の非反転入力端子及び反転入力端子にバイアス電流（例えば電流Ｉ１）を供給するバイアス回路（例えばトランジスタＭ１、トランジスタＭ２、トランジスタＭ３、抵抗Ｒ９で構成される回路）を備えるようにしてもよい。この発明によれば、例えば出力電圧または入力電圧が非常に低い電圧になった場合でも、増幅回路の適正な動作を補償することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係るＤＣ−ＤＣコンバータの構成を示す等価回路図である。
【図２】クロック信号、スロープ制御電圧、電流検出信号の増幅信号、および補償ランプ波の波形を示す図である。
【図３】ＤＣ−ＤＣコンバータ１００の各部の動作波形を示す図である。
【図４】本発明の第２実施形態に係るＤＣ−ＤＣコンバータの構成を示す等価回路図である。
【発明を実施するための形態】
【００１３】
＜第１実施形態＞
以下、本発明の実施形態について図面を参照しつつ説明する。図１は、本発明の第１実施例に係る電流モード制御方式のＤＣ−ＤＣコンバータの構成を示す等価回路図である。以下、本実施例に係るＤＣ−ＤＣコンバータの構成について説明する。
【００１４】
本実施例のＤＣ−ＤＣコンバータ１００は、入力端子ＩＮに印加された入力電圧Ｖ２を所定の電圧Ｖ１にまで昇圧し、これを出力端子ＯＵＴより出力させる非同期整流方式の昇圧型ＤＣ−ＤＣコンバータである。入力端子にはインダクタＬ１が接続され、例えばＮＭＯＳトランジスタにより構成される出力トランジスタＭ１０が電流検出回路２０を介してインダクタＬ１に直列接続される。出力トランジスタＭ１０は、後述するドライバ回路１３から供給される駆動信号に応じて駆動され、インダクタＬ１に流れる電流のオンオフ制御を行う。インダクタＬ１と電流検出回路２０との接続点には、ダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードは出力端子ＯＵＴに接続される。出力端子ＯＵＴとグランドラインとのと間には、出力電圧Ｖ１を平滑化するためのキャパシタＣ１０が接続される。
【００１５】
出力端子ＯＵＴから出力される出力電圧Ｖ１は、互いに直列接続された抵抗Ｒ２０と抵抗Ｒ２１に接続されて分圧され、帰還電圧として差動増幅器１０の反転入力端子に印加される。差動増幅器１０の非反転入力端子には所定の基準電圧Ｖｒｅｆが印加されており、差動増幅器１０は基準電圧Ｖｒｅｆと帰還電圧との差分に応じた出力電圧を生成し、これをＰＷＭコンパレータ１１の反転入力端子に供給する。ＰＷＭコンパレータ１１の非反転入力端子には、ランプ信号出力回路としてのスロープ補償回路１１０より供給されるランプ信号としてのスロープ補償電圧Ｖｓが印加される。ＰＷＭコンパレータ１１は、スロープ補償電圧Ｖｓの電圧レベルが差動増幅器１０の出力電圧のレベルを超えるとハイレベルの出力信号を発生させる。ＰＷＭコンパレータ１１の出力信号はＲＳフリップフロップ１２のリセット入力端子に供給される。ＲＳフリップフロップ１２のセット入力端子には図示しない発振器より固定周波数のクロック信号ＣＬＫが供給される。ＲＳフリップフロップ１２は、上記クロック信号ＣＬＫの立ち上がりでセットされ、出力端子Ｑよりハイレベルの電圧を出力し、ＰＷＭコンパレータ１１よりリセット入力が印加されるまでその状態を保持する。一方、ＲＳフリップフロップ１２は、ＰＷＭコンパレータ１１よりリセット入力が印加されると、次のクロック信号ＣＬＫの立ち上がりまでローレベルを保持する。ＲＳフリップフロップ１２の出力Ｑはドライバ回路１３の入力端子Ｉに供給される。ドライバ回路１３は、入力端子Ｉに印加された電圧レベルに応じた出力電圧を駆動電圧として出力端子Ｎに出力する。ドライバ回路１３の出力端子Ｎは出力トランジスタＭ１０のゲートに接続される。出力トランジスタＭ１０はドライバ回路１３より供給される駆動電圧に従ってオンオフ動作を行う。また、ＲＳフリップフロップ１２の他方の出力端子／Ｑは、出力端子Ｑとは逆位相の信号を出力し、これを後述のスロープ補償回路１１０のトランジスタＭ８のゲートに供給する。出力トランジスタＭ１０がドライバ回路１３より供給される駆動電圧に従ってオン状態から急速にオフ状態となることにより、インダクタＬ１の両端に電圧が発生し、この電圧が入力電圧Ｖ２に重畳してダイオードを導通させて出力端子ＯＵＴに伝達される。定常動作時には、以上のような動作がクロック信号ＣＬＫの周波数で繰り返され、Ｖ１＞Ｖ２となる昇圧された出力電圧Ｖ１が出力端子ＯＵＴより出力される。
【００１６】
次に、本発明のＤＣ−ＤＣコンバータ１００の基本動作について図３を参照しつつ説明する。図３は、本発明のＤＣ−ＤＣコンバータ１００の各部の動作波形を示したものである。ＲＳフリップフロップ１２のセット入力端子にクロック信号ＣＬＫが印加されると、ＲＳフリップフロップ１２は、クロック信号ＣＬＫの立ち上がりでセットされる。ＲＳフリップフロップ１２は、セットされると、出力端子Ｑにハイレベルの出力電圧を発生させ、このハイレベルの出力電圧をドライバ回路１３に供給するとともに、出力端子／Ｑにローレベルの出力電圧を発生させ、このローレベルの出力電圧をスロープ補償回路１１０のトランジスタＭ８のゲートに供給する。トランジスタＭ８はＲＳフリップフロップ１２のセット期間中は、このローレベルの出力信号によりオフ状態を維持する。ドライバ回路１３は、ＲＳフリップフロップ１２より供給されるハイレベルの出力電圧に基づいて、ハイレベルの駆動電圧を生成し、これを出力トランジスタＭ１０のゲートに供給する。するとトランジスタＭ１０はオン状態となり、インダクタＬ１にインダクタ電流ＩＬが流れる。インダクタ電流ＩＬは一定の割合で増加する。
【００１７】
ＤＣ−ＤＣコンバータ１００の出力端子ＯＵＴから出力される出力電圧Ｖ１は、互いに直列接続された抵抗Ｒ２０と抵抗Ｒ２１により分圧され、帰還電圧として差動増幅器１０の反転入力端子に印加される。差動増幅器１０は帰還電圧と基準電圧Ｖｒｅｆとの差分に応じた出力信号を生成し、これをＰＷＭコンパレータ１１の反転入力端子に供給する。差動増幅器１０の出力電圧は、定常状態において略一定の電圧レベルが保たれている。一方、スロープ補償回路１１０は、ＲＳフリップフロップ１２がセットされた時点から一定の割合で電圧レベルが上昇する鋸波状のスロープ補償電圧ＶｓをＰＷＭコンパレータ１１の非反転入力端子に供給する。ＰＷＭコンパレータ１１は、入力されたこれら２つの電圧を比較し、スロープ補償電圧Ｖｓの電圧レベルが差動増幅器１０の出力電圧の電圧レベルを超えると、ハイレベルの出力電圧を生成し、これをＲＳフリップフロップ１２のリセット入力に供給する。これにより、ＲＳフリップフロップ１２はリセットされ、出力端子Ｑより出力される出力信号はローレベルとなり、これによりトランジスタＭ１０はオフ状態となる。出力トランジスタＭ１０がオフ状態となるとインダクタ電流ＩＬは一定の割合で降下する。一方、ＲＳフリップフロップ１２がリセットさせることにより、トランジスタＭ８がオン状態となりスロープ補償電圧Ｖｓは急峻に下降する。そして、次のクロック信号ＣＬＫの立ち上がりでＲＳフリップフロップ１２は再びセットされる。以上の動作を繰り返すことによりＤＣ−ＤＣコンバータ１００の出力電圧Ｖ１は一定レベルに保たれる。以上の説明から明らかなように、出力トランジスタＭ１０がオフするタイミングはスロープ補償電圧Ｖｓの傾きによって制御されることとなる。
【００１８】
次に、スロープ補償回路１１０について説明する。インダクタＬ１とトランジスタＭ１０との間であって、インダクタ電流ＩＬが流れる電流経路上に設けられた電流検出回路２０は、インダクタ電流ＩＬに応じた電圧レベルを有する電流検出信号を生成し、これを演算増幅器１４の非反転入力端子に供給する。演算増幅器１４の出力端子はＰＭＯＳトランジスタＭ１３のゲートに接続され、反転入力端子はＰＭＯＳトランジスタＭ１３のソースに接続される。ＰＭＯＳトランジスタＭ１３のソースは一端が電源ラインに接続された抵抗Ｒ５に接続され、ドレインは一端がグランドラインに接続された抵抗Ｒ６に接続される。演算増幅器１４、トランジスタＭ１３、抵抗Ｒ５および抵抗Ｒ６により増幅回路が構成され、演算増幅器１４に入力された電流検出信号は、Ｒ５／Ｒ６倍され、これが電圧Ｖ３として図中ｂ点に表れる。
【００１９】
スロープ補償回路１１０は、分圧回路１２１を含むスロープ制御電圧生成回路１２０を備えている。スロープ制御電圧生成回路１２０は後述するスロープ制御電圧Ｖｏｕｔを生成する回路である。分圧回路１２１は、ＤＣ−ＤＣコンバータ１００の出力電圧Ｖ１を分圧する直列接続された抵抗Ｒ１および抵抗Ｒ２と、ＤＣ−ＤＣコンバータ１００の入力電圧Ｖ２を分圧する直列接続された抵抗Ｒ１および抵抗Ｒ２とを備える。入力電圧Ｖ２を分圧した分圧入力電圧Ｖｂは差動増幅器１の反転入力端子に供給され、出力電圧Ｖ１を分圧した分圧出力電圧Ｖａは差動増幅器１の非反転入力端子に供給される。出力電圧Ｖ１と入力電圧Ｖ２は、同じ比率で分圧するように構成されている。
【００２０】
差動増幅器１の出力端子は、ＮＭＯＳトランジスタＭ４のゲートに接続される。ＮＭＯＳトランジスタＭ４のドレインは、差動増幅器１の非反転入力端子と、出力電圧Ｖ１を分圧する抵抗Ｒ１および抵抗Ｒ２の接続中点とに接続され、出力電圧Ｖ１を分圧した分圧出力電圧Ｖａと、入力電圧Ｖ２を分圧した分圧入力電圧Ｖｂとが同電位になるように帰還回路を構成している。
【００２１】
ＰＭＯＳトランジスタＭ１はそのゲートとドレインが短絡され、ソースは電源ラインに接続されている。また、ドレインは抵抗Ｒ９を介してグランドラインに接続されている。したがって、ＰＭＯＳトランジスタＭ１には、電源電圧と抵抗Ｒ９により定まる電流Ｉ１が流れている。ＰＭＯＳトランジスタＭ２およびＰＭＯＳトランジスタＭ３は、ＰＭＯＳトランジスタＭ１と共にカレントミラー回路を構成しており、トランジスタＭ２およびトランジスタＭ３は、電流Ｉ１のミラー電流を生成している。また、トランジスタＭ２およびトランジスタＭ３のドレインは、それぞれ差動増幅器１の非反転入力端子と反転入力端子に接続されており、電圧Ｖａおよび電圧Ｖｂが、差動増幅器１の同相入力範囲に収まるように、電流Ｉ１をバイアス電流として供給している。
【００２２】
ＮＭＯＳトランジスタＭ４のドレインは、差動増幅器１の非反転入力端子と、出力電圧Ｖ１を分圧する抵抗Ｒ１および抵抗Ｒ２の接続中点とに接続されているため、電流Ｉ１は、トランジスタＭ４に流れる電流Ｉ２と、抵抗Ｒ１および抵抗Ｒ２の接続中点に向かう電流（Ｉ１−Ｉ２）に分配される。したがって、出力電圧Ｖ１を分圧する抵抗Ｒ２に流れる電流Ｉ４は、出力電圧Ｖ１を分圧する抵抗Ｒ１に流れる電流Ｉ３と前記分配された電流（Ｉ１−Ｉ２）との和になる。
【００２３】
（数１）
Ｉ４＝Ｉ３＋（Ｉ１−Ｉ２）
【００２４】
また同様に、入力電圧Ｖ２を分圧する抵抗Ｒ２に流れる電流Ｉ６は、入力電圧Ｖ２を分圧する抵抗Ｒ１に流れる電流Ｉ５とバイアス電流Ｉ１との和になる。
【００２５】
（数２）
Ｉ６＝Ｉ５＋Ｉ１
【００２６】
Ｉ４＝Ｖａ／Ｒ２であり、Ｉ３＝（Ｖ１−Ｖａ）／Ｒ１なので、（数１）の式は以下のように書き換えることができる。
【００２７】
（数３）
Ｖａ／Ｒ２＝（Ｖ１−Ｖａ）／Ｒ１＋（Ｉ１−Ｉ２）
【００２８】
また、Ｉ６＝Ｖｂ／Ｒ２であり、Ｉ５＝（Ｖ２−Ｖｂ）／Ｒ１なので、（数２）の式は以下のように書き換えることができる。
【００２９】
（数４）
Ｖｂ／Ｒ２＝（Ｖ２−Ｖｂ）／Ｒ１＋Ｉ１
【００３０】
本発明では、電圧Ｖａと電圧Ｖｂとが同電位になるように帰還回路を構成しているので、Ｖａ＝Ｖｂとなる。したがって、（数３）の式の左辺の値と（数４）の式の左辺の値は等しくなり、（数３）の式の右辺の値と（数４）の式の右辺の値も以下のように等しくなる。
【００３１】
（数５）
（Ｖ２−Ｖａ）／Ｒ１＋Ｉ１＝（Ｖ１−Ｖａ）／Ｒ１＋（Ｉ１−Ｉ２）
【００３２】
（数５）の式の両辺にＲ１を掛けると以下のようになる。
【００３３】
（数６）
Ｖ２−Ｖａ＋Ｉ１Ｒ１＝Ｖ１−Ｖａ＋Ｉ１Ｒ１−Ｉ２Ｒ１
【００３４】
（数６）の式をまとめると以下のようになる。
【００３５】
（数７）
Ｉ２Ｒ１＝Ｖ１−Ｖ２
【００３６】
従って、電流Ｉ２は以下のように表される。
【００３７】
（数８）
Ｉ２＝（Ｖ１−Ｖ２）／Ｒ１
【００３８】
以上のように、差動増幅器１がＮＭＯＳトランジスタＭ４を駆動することにより、ＮＭＯＳトランジスタＭ４には、（数８）の式で表されるＤＣ−ＤＣコンバータ１００の出力電圧Ｖ１と入力電圧Ｖ２の差（Ｖ１−Ｖ２）に比例したスロープ制御電流Ｉ２が流れる。
【００３９】
また、差動増幅器１の出力端子は、ＮＭＯＳトランジスタＭ５のゲートにも接続される。ＮＭＯＳトランジスタＭ５のドレインは、ＰＭＯＳトランジスタＭ６のドレインに接続される。ＰＭＯＳトランジスタＭ６はそのゲートとドレインが短絡され、ソースが電源ラインに接続されている。
【００４０】
差動増幅器１がＮＭＯＳトランジスタＭ５を駆動することにより、ＮＭＯＳトランジスタＭ５にも、（数８）の式で表されるＤＣ−ＤＣコンバータ１００の入力電圧Ｖ２と出力電圧Ｖ１の差（Ｖ１−Ｖ２）に比例したスロープ制御電流Ｉ２が流れる。ＰＭＯＳトランジスタＭ７のゲートはＰＭＯＳトランジスタＭ６のゲートに接続され、ソースは電源ラインに接続され、ドレインはキャパシタＣ１の一端に接続される。キャパシタＣ１の他端は、電圧Ｖ３が表れるトランジスタＭ１３のドレインに接続される。トランジスタＭ７およびトランジスタＭ６によりカレントミラー回路が構成され、トランジスタＭ７は、スロープ制御電流Ｉ２のミラー電流を生成し、これによりキャパシタＣ１を充電する。即ち、ＮＭＯＳトランジスタＭ５、ＰＭＯＳトランジスタＭ６及びＰＭＯＳトランジスタＭ７は、差動増幅器１の出力信号に基づいてスロープ制御電流Ｉ２を生成し、スロープ制御電流Ｉ２によってキャパシタＣ１を充電する充電回路として機能する。キャパシタＣ１がスロープ制御電流Ｉ２で充電されることにより、図中ａ点には、スロープ制御電流Ｉ２の電流値に比例した傾きで上昇するスロープ制御電圧Ｖｏｕｔが発生する。ＮＭＯＳトランジスタＭ８はコイルＣ１と並列に接続される。ＮＭＯＳトランジスタＭ８のゲートはＲＳフリップフロップ１２の出力端子／Ｑに接続される。ＮＭＯＳトランジスタＭ８は、ＲＳフリップフロップ１２の出力電圧に応じてオンオフ動作を行い、リセット期間においてオン状態となりキャパシタＣ１に蓄えられた電荷を放電させる。
【００４１】
スロープ制御電圧Ｖｏｕｔは、電流検出回路２０が出力するインダクタ電流ＩＬに応じた電圧信号に応じた電圧Ｖ３と、キャパシタＣ１の充電電圧との和になる。キャパシタＣ１の静電容量をＣ１、充電開始からの時間をｔで表すと、スロープ制御電圧Ｖｏｕｔは以下のように表される。
【００４２】
（数９）
Ｖｏｕｔ＝Ｖ３＋（Ｉ２／Ｃ１）ｔ
【００４３】
Ｉ２を（数８）の式で置き換えると、（数９）の式は以下のようになる。
【００４４】
（数１０）
Ｖｏｕｔ＝Ｖ３＋［（Ｖ１−Ｖ２）／Ｒ１Ｃ１］ｔ
【００４５】
電流検出信号に応じた電圧Ｖ３が０であるとすると、スロープ制御電圧Ｖｏｕｔの傾きは以下のようになる。
【００４６】
（数１１）
Ｖｏｕｔ／ｔ＝（Ｖ１−Ｖ２）／Ｒ１Ｃ１
【００４７】
キャパシタＣ１の両端にはＮＭＯＳトランジスタＭ８が接続されているため、ＮＭＯＳトランジスタＭ８がオフの場合には、キャパシタＣ１の両端の差電圧は、（数１１）の式で表される傾きで上昇し、ＮＭＯＳトランジスタＭ８がオンの場合には、キャパシタＣ１の両端の差電圧はゼロとなる。このようなキャパシタＣ１の両端の差電圧Ｖｏｕｔ−Ｖ３が補償ランプ波であり、補償ランプ波は図２に示す波形となる。
【００４８】
以上のように、スロープ制御電圧Ｖｏｕｔは、電流検出信号の増幅信号Ｖ３に補償ランプ波が重畳された信号となり、このスロープ制御電圧Ｖｏｕｔが、演算増幅器１５の非反転入力端子に入力される。演算増幅器１５の出力端子はＮＭＯＳトランジスタＭ１４のゲートに接続され、反転入力端子はソースに接続される。ＮＭＯＳトランジスタＭ１４のソースは、一端がグランドラインに接続された抵抗Ｒ４に接続される。ＮＭＯＳトランジスタＭ１４のドレインは、ＰＭＯＳトランジスタＭ１２のドレインに接続される。ＰＭＯＳトランジスタＭ１２はそのゲートとドレインが短絡され、ソースが電源ラインに接続されている。ＮＭＯＳトランジスタＭ１４、演算増幅器１５、抵抗Ｒ４により電圧―電流変換回路が構成され、ＮＭＯＳトランジスタＭ１４は、電流検出信号の増幅信号Ｖ３に補償ランプ波が重畳されたスロープ制御電圧信号Ｖｏｕｔに比例した補正スロープ制御電流Ｉ７を発生させる。ＰＭＯＳトランジスタＭ１１およびＭ１２によりカレントミラー回路が構成され、ＰＭＯＳトランジスタＭ１１は補正スロープ制御電流Ｉ７のミラー電流を抵抗Ｒ３に供給する。これにより、抵抗Ｒ３とＰＭＯＳトランジスタＭ１１との接続点であるｃ点には補正スロープ制御電流Ｉ７に比例したスロープ補償電圧Ｖｓが表れる。図中ｃ点に発生するスロープ補償電圧ＶｓはＰＷＭコンパレータ１１の反転入力端子に接続される。
【００４９】
したがって、ＲＳフリップフロップ１２は、クロック信号ＣＬＫの立ち上がりでセットされ、差動増幅器１０の出力信号よりもスロープ補償電圧Ｖｓが大きくなった時にリセットされることになる。
【００５０】
以上の構成を有するスロープ補償回路１１０が入出力電圧に応じて最適なスロープ補償電圧Ｖｓを生成する動作について図３を参照しつつ説明する。図３においては、ＤＣ−ＤＣコンバータ１００の出力電圧Ｖ１と入力電圧Ｖ２との差（Ｖ１−Ｖ２）が大きい場合を実線で、（Ｖ１−Ｖ２）が小さい場合を破線で示している。ＤＣ−ＤＣコンバータの入力電圧Ｖ２を抵抗Ｒ１および抵抗Ｒ２により分圧した電圧Ｖｂは差動増幅器１の反転入力端子に供給され、出力電圧Ｖ１を抵抗Ｒ１および抵抗Ｒ２により分圧した電圧Ｖａは差動増幅器１の非反転入力端子に供給される。差動増幅器１の出力に接続されたトランジスタＭ４のドレインは出力電圧Ｖ１の抵抗Ｒ１および抵抗Ｒ２による分圧点と差動増幅器１の非反転入力端子とに接続され、電圧Ｖａと電圧Ｖｂが同電位となるような帰還回路が構成される。その結果、ＤＣ−ＤＣコンバータの出力電圧Ｖ１と入力電圧Ｖ２との差分に比例したスロープ制御電流Ｉ２が生成される。
【００５１】
ＰＭＯＳトランジスタＭ７は、このスロープ制御電流Ｉ２のミラー電流を生成し、これによりキャパシタＣ１を充電する。また、キャパシタＣ１の他端には、電流検出信号の増幅信号Ｖ３が供給される。その結果、図中ａ点には、電流検出信号の増幅信号Ｖ３に、補償ランプ波が重畳された一定の傾きで上昇するスロープ制御電圧Ｖｏｕｔが発生する。スロープ制御電圧Ｖｏｕｔは、演算増幅器１５を含む電圧電流変換回路により補正スロープ制御電流Ｉ７に変換され、最終的にスロープ補償電圧Ｖｓとして出力されることとなる。インダクタ電流ＩＬを遮断するタイミングを決めるスロープ補償電圧Ｖｓの傾きは、スロープ制御電圧Ｖｏｕｔの傾きに比例した傾きとなる。スロープ制御電圧Ｖｏｕｔの傾きは、（数１１）の式に示すようにＤＣ−ＤＣコンバータ１００の出力電圧Ｖ１と入力電圧Ｖ２との差分（Ｖ１−Ｖ２）に比例した値となるので、スロープ補償電圧Ｖｓの傾きは（Ｖ１−Ｖ２）に比例した傾きとなる。
【００５２】
その結果、ＤＣ−ＤＣコンバータ１００の出力電圧Ｖ１と入力電圧Ｖ２の差（Ｖ１−Ｖ２）が大きい場合には、図３に実線で示すようにスロープ補償電圧の傾きが急峻となり、出力トランジスタＭ１０がオンしてからオフするまでの期間が短くなる。出力電圧Ｖ１と入力電圧Ｖ２の差が大きい場合には、出力トランジスタＭ１０のオフ後、インダクタ電流ＩＬが下降する際のインダクタ電流ＩＬの傾きは緩やかとなるのでインダクタ電流ＩＬが完全にゼロとなるまでの時間が長くなるが、スロープ補償電圧Ｖｓの傾きを大きくし出力トランジスタＭ１０のオフタイミングを早めることによりクロックサイクルに対する通電期間の割合を５０％以下に抑え、サブハーモニック現象の発生を効果的に防止している。
【００５３】
一方、ＤＣ−ＤＣコンバータの出力電圧Ｖ１と入力電圧Ｖ２の差（Ｖ１−Ｖ２）が小さい場合には、図３に破線で示すようにスロープ補償電圧Ｖｓの傾きが緩やかとなり、出力トランジスタＭ１０がオンしてからオフするまでの期間が比較的長くなるものの、出力電圧Ｖ１と入力電圧Ｖ２の差が小きい場合には、出力トランジスタＭ１０のオフ後、インダクタ電流ＩＬが下降する際のインダクタ電流ＩＬの傾きは比較的急峻となるのでクロックサイクルに対する通電期間の割合を５０％以下に抑えられ、サブハーモニック現象の発生は回避される。
【００５４】
以上の説明から明らかなように、本発明のＤＣ−ＤＣコンバータによれば、ＤＣ−ＤＣコンバータの出力電圧と入力電圧の差に比例してスロープ補償電圧Ｖｓの傾斜が変化するので、昇圧型のＤＣ−ＤＣコンバータに適用可能であり、外部入力端子を設けることなく入出力電圧差に応じた最適なスロープ補償を行うことが可能となる。従って、広いダイナミックレンジを有するＤＣ−ＤＣコンバータを構成することが可能となる。
【００５５】
また、本実施形態においては、ＤＣ−ＤＣコンバータの入力信号Ｖ２と出力信号Ｖ１を同じ比率で分圧し、入力信号Ｖ２を分圧した電圧Ｖｂと、出力信号Ｖ１を分圧した電圧Ｖａとが同電圧になるように帰還回路を構成したので、１個の差動増幅器だけで以上のような機能を有するスロープ制御電圧生成回路を提供することができる。その結果、ＤＣ−ＤＣコンバータの回路規模を小さくすることができ、低消費電力で、遅延の少ないＤＣ−ＤＣコンバータを提供することが可能となる。
【００５６】
＜第２実施形態＞
次に、本発明の第２実施形態について図４を参照して説明する。本実施形態は、図４に示すように、出力電圧Ｖ１を抵抗Ｒ１と抵抗Ｒ２で分圧した分圧出力電圧Ｖａを、差動増幅器１の反転入力端子に供給し、入力電圧Ｖ２を抵抗Ｒ１と抵抗Ｒ２で分圧した分圧入力電圧Ｖｂを、差動増幅器１の非反転入力端子に供給する。また、トランジスタＭ４をＰＭＯＳトランジスタで構成し、トランジスタＭ４のドレインを、差動増幅器１の非反転入力端子と、入力電圧Ｖ２の抵抗Ｒ１と抵抗Ｒ２による分圧点とに接続する。さらに、カレントミラー回路を設けることなく、トランジスタＭ７を差動増幅器１により直接駆動する。
【００５７】
本実施形態では、ＰＭＯＳトランジスタＭ４のドレインは、差動増幅器１の非反転入力端子と、入力電圧Ｖ２を分圧する抵抗Ｒ１および抵抗Ｒ２の接続中点とに接続されているため、入力電圧Ｖ２を分圧する抵抗Ｒ２に流れる電流Ｉ６は、バイアス電流Ｉ１と、トランジスタＭ４に流れる電流Ｉ２と、入力電圧Ｖ２を分圧する抵抗Ｒ１に流れる電流Ｉ５との和になる。
【００５８】
（数１２）
Ｉ６＝Ｉ５＋（Ｉ１＋Ｉ２）
【００５９】
また同様に、出力電圧Ｖ１を分圧する抵抗Ｒ２に流れる電流Ｉ４は、出力電圧Ｖ１を分圧する抵抗Ｒ１に流れる電流Ｉ３とバイアス電流Ｉ１との和になる。
【００６０】
（数１３）
Ｉ４＝Ｉ３＋Ｉ１
【００６１】
Ｉ６＝Ｖｂ／Ｒ２であり、Ｉ５＝（Ｖ２−Ｖｂ）／Ｒ１なので、（数１２）の式は以下のように書き換えることができる。
【００６２】
（数１４）
Ｖｂ／Ｒ２＝（Ｖ２−Ｖｂ）／Ｒ１＋（Ｉ１＋Ｉ２）
【００６３】
また、Ｉ４＝Ｖａ／Ｒ２であり、Ｉ３＝（Ｖ１−Ｖａ）／Ｒ１なので、（数１３）の式は以下のように書き換えることができる。
【００６４】
（数１５）
Ｖａ／Ｒ２＝（Ｖ１−Ｖａ）／Ｒ１＋Ｉ１
【００６５】
本発明では、電圧Ｖａと電圧Ｖｂとが同電位になるように帰還回路を構成しているので、Ｖａ＝Ｖｂとなる。したがって、（数１４）の式の左辺の値と（数１５）の式の左辺の値は等しくなり、（数１４）の式の右辺の値と（数１５）の式の右辺の値も以下のように等しくなる。
【００６６】
（数１６）
（Ｖ２−Ｖａ）／Ｒ１＋（Ｉ１＋Ｉ２）＝（Ｖ１−Ｖａ）／Ｒ１＋Ｉ１
【００６７】
（数１６）の式の両辺にＲ１を掛けると以下のようになる。
【００６８】
（数１７）
Ｖ２−Ｖａ＋Ｉ１Ｒ１＋Ｉ２Ｒ１＝Ｖ１−Ｖａ＋Ｉ１Ｒ１
【００６９】
（数１７）の式をまとめると以下のようになる。
【００７０】
（数１８）
Ｉ２Ｒ１＝Ｖ１−Ｖ２
【００７１】
従って、電流Ｉ２は以下のように表される。
【００７２】
（数１９）
Ｉ２＝（Ｖ１−Ｖ２）／Ｒ１
【００７３】
（数２０）
Ｖｏｕｔ＝Ｖ３＋（Ｉ２／Ｃ１）ｔ
【００７４】
Ｉ２を（数１９）の式で置き換えると、（数２０）の式は以下のようになる。
【００７５】
（数２１）
Ｖｏｕｔ＝Ｖ３＋［（Ｖ１−Ｖ２）／Ｒ１Ｃ１］ｔ
【００７６】
電流検出信号に応じた電圧Ｖ３が０であるとすると、スロープ制御電圧Ｖｏｕｔの傾きは以下のようになる。
【００７７】
（数２２）
Ｖｏｕｔ／ｔ＝（Ｖ１−Ｖ２）／Ｒ１Ｃ１
【００７８】
以上のように、本実施形態のスロープ制御電圧生成回路１２０においても、第１実施形態と同様の傾きのスロープ制御電圧Ｖｏｕｔを得ることができる。したがって、本実施形態においても、ＤＣ−ＤＣコンバータの出力電圧と入力電圧の差に比例してスロープ補償電圧Ｖｓの傾斜が変化するので、昇圧型のＤＣ−ＤＣコンバータに適用可能であり、外部入力端子を設けることなく入出力電圧差に応じた最適なスロープ補償を行うことが可能となる。従って、広いダイナミックレンジを有するＤＣ−ＤＣコンバータを構成することが可能となる。
【００７９】
また、本実施形態においても、ＤＣ−ＤＣコンバータの入力信号Ｖ２と出力信号Ｖ１を同じ比率で分圧し、入力信号Ｖ２を分圧した電圧Ｖｂと、出力信号Ｖ１を分圧した電圧Ｖａとが同電圧になるように帰還回路を構成したので、１個の差動増幅器だけで以上のような機能を有するスロープ制御電圧生成回路を提供することができる。その結果、ＤＣ−ＤＣコンバータの回路規模を小さくすることができ、低消費電力で、遅延の少ないＤＣ−ＤＣコンバータを提供することが可能となる。
【００８０】
＜変形例＞
本発明は、上述した実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。また、各変形例と上述した実施形態は適宜組み合わせることができる。
【００８１】
（１）上述した実施形態の回路においては、キャパシタＣ１および抵抗Ｒ１の定数設定によりスロープ補償電圧の傾きの基本設定を行うことが可能である。また、トランジスタＭ４とＭ５のサイズ比、あるいは、トランジスタＭ６とＭ７のサイズ比を変更することによってもスロープ補償電圧の傾きの基本設定を行うことが可能である。例えば、インダクタＬ１のインダクタンスに応じてこれらの定数設定を行うことにより所望のスロープ補償電圧の傾きを得ることができる。また、本実施形態においては、非同期整流方式のＤＣ−ＤＣコンバータに適用した場合を例に示したが、同期整流方式のＤＣ−ＤＣコンバータに適用することが可能である。また、本実施形態においては非絶縁型のＤＣ−ＤＣコンバータに適用した場合を例に示したが、絶縁型に適用することも可能である。
【００８２】
（２）上述した実施形態においては、トランジスタＭ２およびトランジスタＭ３により、出力電圧を分圧した電圧Ｖａと入力電圧を分圧した電圧Ｖｂが差動増幅器１の同相入力範囲に収まるようにバイアス電流を供給する例について説明した。しかしながら、電圧Ｖａと電圧Ｖｂが必ず差動増幅器１の同相入力範囲に収まる場合には、このようなバイアス電流の供給回路は省略してもよい。
【００８３】
（３）上述した第１実施形態においては、出力電圧Ｖ１を分圧する抵抗Ｒ１と抵抗Ｒ２の接続点に電流Ｉ１−Ｉ２（但し、Ｉ１＝０の場合もある）を帰還し、上述した第２実施形態においては入力電圧Ｖ２を分圧する抵抗Ｒ１と抵抗Ｒ２の接続点に電流Ｉ１＋Ｉ２（但し、Ｉ１＝０の場合もある）を帰還したが、本発明はこれに限定されない。即ち、電圧Ｖｂと電圧Ｖａが等しくなるように差動増幅器１の出力信号に基づいて生成した帰還信号を分圧回路１２１に帰還させるのであればどのようなものであってもよい。
【符号の説明】
【００８４】
１…差動増幅器、１０…差動増幅器、１１…ＰＷＭコンパレータ、１２…ＲＳフリップフロップ、１３…ドライバ回路、１４…演算増幅器、１５…演算増幅器、２０…電流検出回路、１００…ＤＣ−ＤＣコンバータ、１１０…スロープ補償回路、１２０…スロープ制御電圧生成回路、１２１…分圧回路、Ｃ１…キャパシタ、Ｃ１０…キャパシタ、ＣＬＫ…クロック信号、Ｄ１…ダイオード、Ｉ１…バイアス電流、Ｉ２…スロープ制御電流、Ｉ７…補正スロープ制御電流、ＩＬ…インダクタ電流、Ｌ１…インダクタ、Ｍ１〜Ｍ８，Ｍ１０〜Ｍ１４…トランジスタ、Ｒ１〜Ｒ６，Ｒ９，Ｒ２０〜Ｒ２１…抵抗、Ｖ１…出力電圧、Ｖ２…入力電圧、Ｖ３…電流検出信号の増幅信号、Ｖａ…分圧出力電圧、Ｖｂ…分圧入力電圧、Ｖｏｕｔ…スロープ制御電圧、Ｖｒｅｆ…基準電圧、Ｖｓ…スロープ補償電圧。
【図１】
2015146678.tif 000003
【図２】
2015146678.tif 000004
【図３】
2015146678.tif 000005
【図４】
2015146678.tif 000006