(57)【要約】【課題】スイッチング素子の電力損失を低減させ効率の向上を図ったマルチレベル電力変換装置を提供する。【解決手段】直流電源１と、直流電源１の正、負極端間に直列に接続されたコンデンサＣ１，Ｃ２と、前記直流電源１の正、負極端間に接続されるスイッチング素子Ｓ３１，Ｓ３２の直列回路を３相分設けた電力変換部３３とを有した主インバータ３０と、前記主インバータ３０の各相のスイッチング素子の共通接続点に接続された補助インバータ４０であって、ＤＣキャパシタＣａ１，Ｃａ２の直列回路とスイッチング素子Ｓ４１，Ｓ４３の直列回路とを並列接続し、前記ＤＣキャパシタＣａ１，Ｃａ２の共通接続点とスイッチング素子Ｓ４１，Ｓ４３の共通接続点との間に、スイッチング素子Ｓ４２，Ｓ４４を接続したＴ型３レベル変換器を３相分（４０Ｕ，４０Ｖ，４０Ｗ）設けた補助インバータ４０と、を備えた。【選択図】図２
2015035902.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、前記直流電源の正、負極端間に直列に接続された第１および第２のコンデンサと、前記直流電源の正、負極端間に直列接続される第１および第２のスイッチング素子の直列回路を３相分設けた電力変換部とを有した主インバータと、
第１および第２のＤＣキャパシタの直列回路と第３および第４のスイッチング素子の直列回路とを並列接続し、前記第１および第２のＤＣキャパシタの共通接続点と第３および第４のスイッチング素子の共通接続点との間に、互いに逆の耐圧方向に制御できる双方向スイッチング手段を接続したＴ型３レベル変換器を３相分設けた補助インバータと、を備え、
前記主インバータの各相の第１および第２のスイッチング素子の共通接続点と前記補助インバータの各相の第１および第２のＤＣキャパシタの共通接続点を接続したことを特徴とするマルチレベル電力変換装置。
【請求項２】
直流電源と、前記直流電源の正、負極端間に直列に接続された第１および第２のコンデンサと、前記直流電源の正、負極端間に第１および第２のスイッチング素子を直列に接続し、第１および第２のスイッチング素子の共通接続点と前記第１および第２のコンデンサの共通接続点の間に、互いに逆の耐圧方向に制御できる第１の双方向スイッチング手段を接続して成る電力変換器を３相分設けた電力変換部とを有した主インバータと、
第１および第２のＤＣキャパシタの直列回路と第３および第４のスイッチング素子の直列回路とを並列接続し、前記第１および第２のＤＣキャパシタの共通接続点と第３および第４のスイッチング素子の共通接続点との間に、互いに逆の耐圧方向に制御できる第２の双方向スイッチング手段を接続したＴ型３レベル変換器を３相分設けた補助インバータと、を備え、
前記主インバータの各相の第１および第２のスイッチング素子の共通接続点と前記補助インバータの各相の第１および第２のＤＣキャパシタの共通接続点を接続したことを特徴とするマルチレベル電力変換装置。
【請求項３】
前記補助インバータのＴ型３レベル変換器は、各相毎に複数個多重接続されていることを特徴とする請求項１又は２に記載のマルチレベル電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベル電力変換装置に係り、特に電力損失を低減し、効率を高めることを目標としたハイブリッドマルチレベル３相インバータに関する。
【背景技術】
【０００２】
ハイブリッドマルチレベルインバータは、非対称のカスケード接続マルチレベルインバータであり、主インバータに、いくつかの異なる補助セルや補助インバータを一体に設けることができる。そして主な利点は、これらのインバータにおいて異なる電圧レベルを使用することで、より多くのレベルを得ることができることである（非特許文献３参照）。
【０００３】
ハイブリッドマルチレベルコンバータの他の特徴は、高出力の主インバータが低いスイッチング周波数で動作し、補助インバータが高い周波数で動作するのを保証することである（非特許文献１、２参照）。
【０００４】
図８は、従来の高性能の５レベルハイブリッドインバータの一例を示しており、補助インバータとしてフルＨブリッジ回路がカスケード接続された、三相３レッグインバータによって形成される（非特許文献１参照）。
【０００５】
図８において、直流電源１の正、負極端間にはコンデンサＣ１が接続されている。直流電源１の正、負極端間には、さらに、スイッチング素子Ｓ１，Ｓ２の直列回路と、スイッチング素子Ｓ３，Ｓ４の直列回路と、スイッチング素子Ｓ５，Ｓ６の直列回路とが並列に接続されている。これらによって主インバータ４を構成している。
【０００６】
主インバータ４の、前記スイッチング素子Ｓ１，Ｓ２の共通接続点をＵ相出力端とし、スイッチング素子Ｓ３，Ｓ４の共通接続点をＶ相出力端とし、スイッチング素子Ｓ５，Ｓ６の共通接続点をＷ相出力端としている。
【０００７】
主インバータ４の各相出力端は、フルＨブリッジ回路を３相分備えた補助インバータ５に接続されている。すなわち、Ｕ相のフルＨブリッジ回路５Ｕは、ＤＣキャパシタＣａ１に、スイッチング素子Ｓ１１，Ｓ１２の直列回路とＳ１３，Ｓ１４の直列回路とを並列に接続し、スイッチング素子Ｓ１１，Ｓ１２の共通接続点を主インバータ４の前記Ｕ相出力端に接続して構成されている。
【０００８】
Ｖ相のフルＨブリッジ回路５Ｖは、ＤＣキャパシタＣａ２に、スイッチング素子Ｓ２１，Ｓ２２の直列回路とＳ２３，Ｓ２４の直列回路とを並列に接続し、スイッチング素子Ｓ２１，Ｓ２２の共通接続点を主インバータ４の前記Ｖ相出力端に接続して構成されている。
【０００９】
Ｗ相のフルＨブリッジ回路５Ｗは、ＤＣキャパシタＣａ３に、スイッチング素子Ｓ３１，Ｓ３２の直列回路とＳ３３，Ｓ３４の直列回路とを並列に接続し、スイッチング素子Ｓ３１，Ｓ３２の共通接続点を主インバータ４の前記Ｗ相出力端に接続して構成されている。
【００１０】
補助インバータ５のスイッチング素子Ｓ１３，Ｓ１４の共通接続点をＵ相の出力端とし、スイッチング素子Ｓ２３，Ｓ２４の共通接続点をＶ相の出力端とし、スイッチング素子Ｓ３３，Ｓ３４の共通接続点をＷ相の出力端とし、各相出力端は、負荷であるモータ１０に接続されている。
【００１１】
また図９は、７レベルハイブリッドインバータの一例を示しており、主インバータとしては３相Ｔ型インバータが用いられ、補助インバータとしてはフルＨブリッジ回路が用いられている（特許文献１参照）。
【００１２】
図９において、電源電圧をＶｄｃとする直流電源１の正、負極端間には、コンデンサＣ１，Ｃ２が直列に接続されている。直流電源１の正、負極端間には、さらにスイッチング素子Ｓ１ＵおよびＳ３Ｕが直列に接続され、該Ｓ１Ｕ，Ｓ３Ｕの共通接続点とコンデンサＣ１，Ｃ２の共通接続点である中性点Ｎの間には、スイッチング素子Ｓ２ＵおよびＳ４Ｕが逆方向に直列に接続されている。
【００１３】
尚、スイッチング素子Ｓ２Ｕ，Ｓ４Ｕの直列回路は、互いに逆の耐圧方向に制御できる双方向スイッチング手段の一例として構成されるものであり、これに限らずスイッチング素子Ｓ２ＵとＳ４Ｕを逆並列接続して構成されていてもよい。
【００１４】
前記スイッチング素子Ｓ１Ｕ〜Ｓ４Ｕの接続状態と同様に、Ｖ相側のスイッチング素子Ｓ１Ｖ〜Ｓ４Ｖと、Ｗ相側のスイッチング素子Ｓ１Ｗ〜Ｓ４Ｗが、直流電源１の正、負極端および中性点Ｎの間に各々接続されている。
【００１５】
前記スイッチング素子Ｓ１Ｕ，Ｓ３Ｕの共通接続点は例えばＵ相出力端とされ、スイッチング素子Ｓ１Ｖ，Ｓ３Ｖの共通接続点は例えばＶ相出力端とされ、スイッチング素子Ｓ１Ｗ，Ｓ３Ｗの共通接続点は例えばＷ相出力端とされている。これらによって主インバータ１４が構成されている。
【００１６】
補助インバータ５は図８の補助インバータ５と同様に、３相フルＨブリッジ回路５Ｕ，５Ｖ，５Ｗを備えており、スイッチング素子Ｓ１１，Ｓ１２の共通接続点は主インバータ１４の前記Ｕ相出力端に接続され、スイッチング素子Ｓ２１，Ｓ２２の共通接続点は主インバータ１４の前記Ｖ相出力端に接続され、スイッチング素子Ｓ３１，Ｓ３２の共通接続点は主インバータ１４の前記Ｗ相出力端に接続されている。
【００１７】
補助インバータ５のスイッチング素子Ｓ１３，Ｓ１４の共通接続点をＵ相の出力端とし、スイッチング素子Ｓ２３，Ｓ２４の共通接続点をＶ相の出力端とし、スイッチング素子Ｓ３３，Ｓ３４の共通接続点をＷ相の出力端とし、各相出力端は、図示省略のモータなどの負荷に接続されている。
【００１８】
また非特許文献３には、図１０に示すように、直列接続のＮＰＣ型フルブリッジと、フルＨブリッジと、ハーフＨブリッジを備えて１６レベルの電圧を出力する単相インバータが開示されている。
【００１９】
図１０において、ＮＰＣ型フルブリッジ回路２４の、２Ｖ3を電源電圧とする直流電源１の正、負極端間には、２Ｖ3を分圧するコンデンサＣ１，Ｃ２が直列に接続されている。直流電源１の正、負極端間には、さらに、スイッチング素子Ｓ１〜Ｓ４の直列回路と、スイッチング素子Ｓ５〜Ｓ８の直列回路とが並列に接続されている。
【００２０】
前記スイッチング素子Ｓ１，Ｓ２の共通接続点とＳ３，Ｓ４の共通接続点の間にはダイオードＤ１，Ｄ２が直列に接続され、スイッチング素子Ｓ５，Ｓ６の共通接続点とＳ７，Ｓ８の共通接続点の間にはダイオードＤ３，Ｄ４が直列に接続されている。
【００２１】
前記ダイオードＤ１，Ｄ２の共通接続点と、Ｄ３，Ｄ４の共通接続点は、前記コンデンサＣ１，Ｃ２の共通接続点Ｏに各々接続されている。
【００２２】
一方、補助インバータ２５は、Ｖ１を電源電圧とする直流電源１１に、ＤＣキャパシタＣ３，Ｃ４の直列回路とスイッチング素子Ｓ９，Ｓ１０の直列回路とを並列に接続したハーフＨブリッジ回路２５ａと、Ｖ2を電源電圧とする直流電源１２に、スイッチング素子Ｓ１１，Ｓ１２の直列回路とスイッチング素子Ｓ１３，Ｓ１４の直列回路とを並列に接続したフルＨブリッジ回路２５ｂとを備えている。
【００２３】
ハーフＨブリッジ回路２５ａのスイッチング素子Ｓ９，Ｓ１０の共通接続点はフルＨブリッジ回路２５ｂのスイッチング素子Ｓ１３，Ｓ１４の共通接続点に接続され、スイッチング素子Ｓ１１，Ｓ１２の共通接続点は主インバータ２４のスイッチング素子Ｓ６，Ｓ７の共通接続点に接続されている。
【００２４】
前記図８〜図１０に示すハイブリッドマルチレベルインバータでは、補助インバータとして通常用いられる回路は、図１１（ａ），（ｂ）に示すように、ハーフＨブリッジ回路、フルＨブリッジ回路であり、また他の方式としては図１２（ａ），（ｂ）に示すＮＰＣ型ブリッジ回路が用いられる（非特許文献３参照）。
【００２５】
図１１（ａ）は図１０の２５ａと同様に構成されたハーフＨブリッジ回路であり、２レベルの電圧出力を得る。図１１（ｂ）は図１０の２５ｂと同様に構成されたフルＨブリッジ回路であり、３レベルの電圧出力を得る。図１２（ｂ）は図１０のＮＰＣ型フルブリッジ回路２４と同様に構成されたＮＰＣ型フルブリッジ回路であり、図１２（ａ）は図１２（ｂ）からスイッチング素子Ｓ５〜Ｓ８およびダイオードＤ３，Ｄ４を除去したＮＰＣ型ハーフブリッジ回路である。
【００２６】
通常、ハーフＨブリッジ回路（図１１（ａ））に比べ、フルＨブリッジ回路（図１１（ｂ））のほうが出力電圧レベルを上げるのに適している。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】特開２０１１−１２０３２５号公報
【非特許文献】
【００２８】
【非特許文献１】Ｈａｉｗｅｎ  Ｌｉｕ，Ｌｅｏｎ  Ｍ．Ｔｏｌｂｅｒｔ，Ｂｕｒａｋ  Ｏｚｐｉｎｅｃｉ，Ｚｈｏｎｇ  Ｄｕ，“Ｈｙｂｒｉｄ  Ｍｕｌｔｉｌｅｖｅｌ  Ｉｎｖｅｒｔｅｒ  ｗｉｔｈ  Ｓｉｎｇｌｅ  ＤＣ  Ｓｏｕｒｃｅ”，ｔｈｅ  ５ｌｓｔ  ＩＥＥＥ  ｉｎｔｅｒｎａｔｉｏｎａｌ  ｍｉｄｗｅｓｔ  ｓｙｍｐｏｓｉｕｍ  ｏｎ  ｃｉｒｃｕｉｔｓ  ａｎｄ  ｓｙｓｔｅｍｓ，２００８
【非特許文献２】Ｄｉｏｒｇｅ  Ａ．Ｂ．Ｚａｍｂｒａ，Ｓｔｕｄｅｎｔ  Ｍｅｍｂｅｒ，ＩＥＥＥ，Ｃａｓｓｉａｎｏ  Ｒｅｃｈ，Ｍｅｍｂｅｒ，ＩＥＥＥ，ａｎｄ  Ｊｏｓｅ  Ｒｅｎｅｓ  Ｐｉｎｈｅｉｒｏ，Ｍｅｍｂｅｒ，ＩＥＥＥ，“Ｃｏｍｐａｒｉｓｏｎ  ｏｆ  Ｎｅｕｔｒａｌ−ｐｏｉｎｔ−Ｃｌａｍｐｅｄ，Ｓｙｍｍｅｔｉｃａｌ，ａｎｄ  Ｈｙｂｉｄ  Ａｓｙｍｍｅｔｒｉｃａｌ  Ｍｕｌｔｉｌｅｖｅｌ  Ｉｎｖｅｒｔｅｒｓ”，ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＩＮＤＵＳＴＲＩＡＬ  ＥＬＥＣＴＲＯＮＩＣＳ，ＶＯＬ．５７，ＮＯ．７，ＪＵＬＹ２０１０
【非特許文献３】Ｃａｓｓｉａｎｏ  Ｒｅｃｈ，ａｎｄ  Ｊｏｓｅ  Ｒｅｎｅｓ  Ｐｉｎｈｅｉｒｏ，“Ｈｙｂｒｉｄ  Ｍｕｌｔｉｌｅｖｅｌ  Ｃｏｎｖｅｒｔｅｒｓ：Ｕｎｉｆｉｅｄ  Ａｎａｌｙｓｉｓ  ａｎｄ  Ｄｅｓｉｇｎ  Ｃｏｎｓｉｄｅｒａｔｉｏｎｓ”，ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＩＮＤＵＳＴＲＩＡＬ  ＥＬＥＣＴＲＯＮＩＣＳ，ＶＯＬ．５４，ＮＯ．２，ＡＰ
【発明の概要】
【発明が解決しようとする課題】
【００２９】
ハイブリッドマルチレベルインバータでは、前記主インバータの直流電源の電圧を前記補助インバータのＤＣ電圧よりも高くする場合が多い。より高いＤＣ電圧を有する主インバータが低スイッチング周波数で作動し、より低いＤＣ電圧を有する補助インバータが高スイッチング周波数で作動するため、他の電力変換装置と比べて、スイッチング損失を低く抑えることができる。
【００３０】
一方、装置の効率については、スイッチング素子の導通損失がスイッチング損失と共に関係している。効率において、フルＨブリッジ（図１１（ｂ））およびＮＰＣ型（図１２）のような従来の３レベル以上の電力変換器に生じる問題について、以下に説明する。
【００３１】
ここで、図１１（ｂ）のフルＨブリッジ回路を高スイッチング周波数でスイッチング制御される７レベルハイブリッドインバータの補助インバータに用いた場合の、動作時の上アーム側スイッチング素子Ｓ１と下アーム側スイッチング素子Ｓ２の電圧、電流波形を図１３に示す。尚、図１３におけるスイッチング素子Ｓ１は、例えば図９の７レベルハイブリッドインバータにおけるＵ相のスイッチング素子Ｓ１３に相当し、図１３におけるスイッチング素子Ｓ２は、例えば図９の７レベルハイブリッドインバータにおけるＵ相のスイッチング素子Ｓ１４に相当する。
【００３２】
図１３からわかるように、下アーム側のスイッチング素子Ｓ２は、継続してオンされる期間（ＣＣ）を有し、したがって連続的に電流が通流する期間が存在する。こうした連続的な電流のため、スイッチング素子Ｓ２には高い導通損失が発生する。
【００３３】
スイッチング素子の電力損失は式（１）によって示される。
【００３４】
【数１】
2015035902.tif 000003
【００３５】
スイッチング素子がＯＮ／ＯＦＦする場合、その電流はパルス波形となり、電力損失Ｐｃｏｎは、
【００３６】
【数２】
2015035902.tif 000004
【００３７】
となる。
【００３８】
ここで、Ｄは、ＰＷＭデューティサイクルであり、１未満である。
【００３９】
例えばφ１〜φ２などの、連続的な電流の期間が生じると、式（１）は、
【００４０】
【数３】
2015035902.tif 000005
【００４１】
となる。
【００４２】
また、図１２に示すＮＰＣ型ブリッジ回路の場合も前記と同様に、導通損失が高くなるという問題が生じる。
【００４３】
図１４は図１２のＮＰＣ型ブリッジ回路の動作時の、スイッチング素子Ｓ１，Ｓ２，ダイオードＤ１の電圧、電流波形を示している。図１４からわかるように、スイッチング素子Ｓ２の電流に、連続電流通流期間ＣＣが存在し高い電力損失が発生する。
【００４４】
したがって、図８、図９に示す従来の５レベルおよび７レベルのハイブリッドインバータは、スイッチング素子の電力損失（導通損失とスイッチング損失の総和）が高く効率が低いという問題を有する。
【００４５】
また、図１１（ａ）に示すハーフＨブリッジ回路はスイッチング素子がより少なく、したがってより低い電力損失を呈するが、直流電源をＤＣキャパシタＣ１，Ｃ２に接続しない場合、より高いキャパシタ電圧リップルが生じるという問題を有する。
【００４６】
ここで、図１５に、図１１ａのハーフＨブリッジ回路の動作時のＤＣキャパシタの電流ｉｃおよび電圧ｖｃ（図１５（ａ））と、スイッチング素子の電流ｉＩＧＢＴ（図１５（ｂ））を示す。
【００４７】
ハーフＨブリッジ回路では、ＤＣキャパシタＣ１に流れる電流とスイッチング素子Ｓ１に流れる電流が等しい。同様に、ＤＣキャパシタＣ２に流れる電流とスイッチング素子Ｓ２に流れる電流が等しい。そのため、図１５のｉｃとｉＩＧＢＴは逆極性の同波形となっている。
【００４８】
ハーフＨブリッジ回路はフルＨブリッジ回路と比較してＤＣキャパシタに流れる電流ｉｃが大きいため、より高いＤＣキャパシタの電圧リップルを招く。この電圧リップルを低く抑制するためには、ハーフＨブリッジ回路のＤＣキャパシタの容量をより大きくする必要が有る。その結果、ハイブリッドマルチレベルインバータのサイズが大型となり、コストを増加させる。
【００４９】
本発明は上記課題を解決するものであり、その目的は、スイッチング素子の電力損失を低減させ効率の向上を図ったマルチレベル電力変換装置を提供することにある。
【課題を解決するための手段】
【００５０】
上記課題を解決するための請求項１に記載のマルチレベル電力変換装置は、直流電源と、前記直流電源の正、負極端間に直列に接続された第１および第２のコンデンサと、前記直流電源の正、負極端間に直列接続される第１および第２のスイッチング素子の直列回路を３相分設けた電力変換部とを有した主インバータと、第１および第２のＤＣキャパシタの直列回路と第３および第４のスイッチング素子の直列回路とを並列接続し、前記第１および第２のＤＣキャパシタの共通接続点と第３および第４のスイッチング素子の共通接続点との間に、互いに逆の耐圧方向に制御できる双方向スイッチング手段を接続したＴ型３レベル変換器を３相分設けた補助インバータと、を備え、前記主インバータの各相の第１および第２のスイッチング素子の共通接続点と前記補助インバータの各相の第１および第２のＤＣキャパシタの共通接続点を接続したことを特徴としている。
【００５１】
また、請求項２記載のマルチレベル電力変換装置は、直流電源と、前記直流電源の正、負極端間に直列に接続された第１および第２のコンデンサと、前記直流電源の正、負極端間に第１および第２のスイッチング素子を直列に接続し、第１および第２のスイッチング素子の共通接続点と前記第１および第２のコンデンサの共通接続点の間に、互いに逆の耐圧方向に制御できる第１の双方向スイッチング手段を接続して成る電力変換器を３相分設けた電力変換部とを有した主インバータと、第１および第２のＤＣキャパシタの直列回路と第３および第４のスイッチング素子の直列回路とを並列接続し、前記第１および第２のＤＣキャパシタの共通接続点と第３および第４のスイッチング素子の共通接続点との間に、互いに逆の耐圧方向に制御できる第２の双方向スイッチング手段を接続したＴ型３レベル変換器を３相分設けた補助インバータと、を備え、前記主インバータの各相の第１および第２のスイッチング素子の共通接続点と前記補助インバータの各相の第１および第２のＤＣキャパシタの共通接続点を接続したことを特徴としている。
【００５２】
上記構成によれば、補助インバータにおける各スイッチング素子の電力損失を低減させることができる。
【００５３】
また補助インバータにおけるＤＣキャパシタの電圧リップルは従来の回路における電圧リップルよりも低いので、ＤＣキャパシタの容量を小さく設計することができ、装置の小型化、低価格化を図ることができる。
【００５４】
また、請求項３記載のマルチレベル電力変換装置は、前記補助インバータのＴ型３レベル変換器は、各相毎に複数個多重接続されていることを特徴としている。
【００５５】
上記構成によれば、Ｔ型３レベル変換器の多重接続数を増やすことにより、５レベル、７レベル以上の多レベルの出力を得ることができる。
【発明の効果】
【００５６】
（１）請求項１〜３に記載の発明によれば、補助インバータにおける各スイッチング素子の電力損失を低減させることができ、またＤＣキャパシタの電圧リップルを低くして装置の小型化、低価格化を図ることができる。
（２）請求項３に記載の発明によれば、Ｔ型３レベル変換器の多重接続数を増やすことにより、５レベル、７レベル以上の多レベルの出力を得ることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態例で用いるＴ型３レベル変換器の回路図。
【図２】本発明の実施例１の５レベルハイブリッドインバータを示す回路図。
【図３】本発明の実施例２の７レベルハイブリッドインバータを示す回路図。
【図４】本発明の実施例３の多レベルハイブリッドインバータを示す回路図。
【図５】本発明の実施例４の多レベルハイブリッドインバータを示す回路図。
【図６】図１のＴ型３レベル変換器の動作時のスイッチング素子Ｓ１，Ｓ２の電圧、電流波形図。
【図７】図１のＴ型３レベル変換器の動作を示す説明図。
【図８】従来の５レベルハイブリッドインバータの一例を示す回路図。
【図９】従来の７レベルハイブリッドインバータの一例を示す回路図。
【図１０】従来の１６レベルハイブリッドインバータの一例を示す回路図。
【図１１】補助インバータとして従来用いられる回路例を示し、（ａ）はハーフＨブリッジ回路の回路図、（ｂ）はフルＨブリッジ回路の回路図。
【図１２】従来のＮＰＣ型回路を示し（ａ）はＮＰＣ型ハーフブリッジ回路の回路図、（ｂ）はＮＰＣ型フルブリッジ回路の回路図。
【図１３】図１１（ｂ）のフルＨブリッジ回路の動作時の、スイッチング素子Ｓ１，Ｓ２の電圧、電流波形図。
【図１４】図１２のＮＰＣ型ブリッジ回路の動作時の、スイッチング素子Ｓ１，Ｓ２およびダイオードＤ１の電圧、電流波形図。
【図１５】図１１（ａ）のハーフＨブリッジ回路の動作時の波形を示し、（ａ）はコンデンサ電圧とコンデンサ電流の波形図、（ｂ）はスイッチング素子の電圧、電流波形図。
【発明を実施するための形態】
【００５８】
以下、図面を参照しながら本発明の実施の形態を説明するが、本発明は下記の実施形態例に限定されるものではない。本実施形態例では、補助インバータを、従来のフルＨブリッジ回路、ＮＰＣ型ブリッジ回路、ハーフＨブリッジ回路に代えて、図１に示すＴ型３レベル変換器によって構成した。
【００５９】
図１のＴ型３レベル変換器は、ＤＣキャパシタＣａ１，Ｃａ２の直列回路とスイッチング素子Ｓ１，Ｓ３の直列回路を並列接続し、前記ＤＣキャパシタＣａ１，Ｃａ２の共通接続点とスイッチング素子Ｓ１，Ｓ３の共通接続点との間に、互いに逆の方向に制御できるスイッチング素子Ｓ２，Ｓ４を逆方向に直列接続して構成されている。
【００６０】
尚、スイッチング素子Ｓ２、Ｓ４の直列回路は、互いに逆の耐圧方向に制御できる双方向スイッチング手段の一例として構成されるものであり、これに限らずスイッチング素子Ｓ２とＳ４を逆並列接続して構成してもよい。
【００６１】
また、ＤＣキャパシタＣａ１，Ｃａ２の代替として、破線で示すように直流電源を使用してもよい。
【００６２】
尚、以下の実施例における各スイッチング素子は、例えばＩＧＢＴによって構成されるものである。
【実施例１】
【００６３】
図２は本実施例１による５レベルハイブリッドインバータを示し、補助インバータとしてＴ型３レベル変換器がカスケード接続された、三相３レッグインバータによって構成される。
【００６４】
図２において、電源電圧をＶｄｃとする直流電源１の正、負極端間には、コンデンサＣ１，Ｃ２が直列に接続されている。直流電源１の正、負極端間には、さらに、スイッチング素子Ｓ３１Ｕ，Ｓ３２Ｕの直列回路と、スイッチング素子Ｓ３１Ｖ，Ｓ３２Ｖの直列回路と、スイッチング素子Ｓ３１Ｗ，Ｓ３２Ｗの直列回路とが並列に接続されている。これらスイッチング素子Ｓ３１Ｕ〜Ｓ３１Ｗ、Ｓ３２Ｕ〜３２Ｗによって電力変換部３３を構成している。前記コンデンサＣ１，Ｃ２の共通接続点を中性点Ｎとしている。これらによって、主インバータ３０が構成されている。
【００６５】
補助インバータ４０は、Ｕ，Ｖ，Ｗ各相にＴ型３レベル変換器を備えている。Ｔ型３レベル変換器４０Ｕは、ＤＣキャパシタＣａ１，Ｃａ２の直列回路とスイッチング素子Ｓ４１Ｕ，Ｓ４３Ｕの直列回路を並列接続し、前記ＤＣキャパシタＣａ１，Ｃａ２の共通接続点とスイッチング素子Ｓ４１Ｕ，Ｓ４３Ｕの共通接続点との間に、互いに逆の方向に制御できるスイッチング素子Ｓ４２Ｕ，Ｓ４４Ｕを逆方向に直列接続して構成されている。
【００６６】
尚、スイッチング素子Ｓ４２Ｕ，Ｓ４４Ｕの直列回路は、互いに逆の耐圧方向に制御できる双方向スイッチング手段の一例として構成されるものであり、これに限らずスイッチング素子Ｓ４２ＵとＳ４４Ｕを逆並列接続して構成してもよい。
【００６７】
Ｔ型３レベル変換器４０Ｖは、ＤＣキャパシタＣａ１，Ｃａ２およびスイッチング素子Ｓ４１Ｖ〜Ｓ４４Ｖを、前記Ｔ型３レベル変換器４０Ｕと同様に接続して構成されている。
【００６８】
Ｔ型３レベル変換器４０Ｗは、ＤＣキャパシタＣａ１，Ｃａ２およびスイッチング素子Ｓ４１Ｗ〜Ｓ４４Ｗを、前記Ｔ型３レベル変換器４０Ｕと同様に接続して構成されている。
【００６９】
前記ＤＣキャパシタＣａ１，Ｃａ２およびスイッチング素子Ｓ４４Ｕの共通接続点は、主インバータ３０のＵ相出力端であるスイッチング素子Ｓ３１Ｕ，Ｓ３２Ｕの共通接続点に接続されている。
【００７０】
前記ＤＣキャパシタＣａ１，Ｃａ２およびスイッチング素子Ｓ４４Ｖの共通接続点は、主インバータ３０のＶ相出力端であるスイッチング素子Ｓ３１Ｖ，Ｓ３２Ｖの共通接続点に接続されている。
【００７１】
前記ＤＣキャパシタＣａ１，Ｃａ２およびスイッチング素子Ｓ４４Ｗの共通接続点は、主インバータ３０のＷ相出力端であるスイッチング素子Ｓ３１Ｗ，Ｓ３２Ｗの共通接続点に接続されている。
【００７２】
また、スイッチング素子Ｓ４１Ｕ，Ｓ４３Ｕの共通接続点、Ｓ４１Ｖ，Ｓ４３Ｖの共通接続点、Ｓ４１Ｗ，Ｓ４３Ｗの共通接続点は、各相の出力端として図示省略の負荷に接続される。
【００７３】
なお、前記ＤＣキャパシタＣａ１，Ｃａ２の電圧は、それぞれＶｄｃ／４に制御する。
【００７４】
上記のように構成された５レベルハイブリッドインバータの各スイッチング素子をオン、オフ制御することにより、主インバータ３０においてはＶｄｃ／２、−Ｖｄｃ／２の電圧レベルが出力され、補助インバータ４０においてはＶｄｃ／４、０、−Ｖｄｃ／４の電圧レベルが出力され、これによって、中性点Ｎを基準として、３Ｖｄｃ／４、Ｖｄｃ／４、０、−Ｖｄｃ／４、−３Ｖｄｃ／４の全部で５つの電圧レベルを発生させることができる。
【実施例２】
【００７５】
図３は実施例２による７レベルハイブリッドインバータを示し、補助インバータ４０にはＴ型３レベル変換器を採用し、主インバータ５０にはＴ型３レベル変換器と同様の構成の電力変換器を採用して構成される。
【００７６】
図３において、電源電圧をＶｄｃとする直流電源１の正、負極端間には、コンデンサＣ１，Ｃ２が直列に接続されている。直流電源１の正、負極端間には、さらにスイッチング素子Ｓ５１Ｕ，Ｓ５３Ｕが直列に接続されている。スイッチング素子Ｓ５１Ｕ，Ｓ５３Ｕの共通接続点と前記コンデンサＣ１，Ｃ２の共通接続点である中性点Ｎの間には、互いに逆の方向に制御できるスイッチング素子Ｓ５２Ｕ，Ｓ５４Ｕが逆方向に直列に接続されている。
【００７７】
尚、スイッチング素子Ｓ５２Ｕ、Ｓ５４Ｕの直列回路は、互いに逆の耐圧方向に制御できる双方向スイッチング手段の一例として構成されるものであり、これに限らずスイッチング素子Ｓ５２ＵとＳ５４Ｕを逆並列接続して構成してもよい。
【００７８】
前記スイッチング素子Ｓ５１Ｕ〜Ｓ５４ＵによってＵ相の電力変換器５０Ｕを構成している。
【００７９】
Ｖ相の電力変換器５０Ｖは、スイッチング素子Ｓ５１Ｖ〜Ｓ５４Ｖを前記電力変換器５０Ｕと同様に接続して構成されている。
【００８０】
Ｗ相の電力変換器５０Ｗは、スイッチング素子Ｓ５１Ｗ〜Ｓ５４Ｗを前記電力変換器５０Ｕと同様に接続して構成されている。
【００８１】
主インバータ５０のスイッチング素子Ｓ５１Ｕ，Ｓ５３Ｕの共通接続点をＵ相出力端とし、スイッチング素子Ｓ５１Ｖ，Ｓ５３Ｖの共通接続点をＶ相出力端とし、スイッチング素子Ｓ５１Ｗ，Ｓ５３Ｗの共通接続点をＷ相出力端とし、各相出力端は、図２と同一に構成された補助インバータ４０の各相のＴ型３レベル変換器４０Ｕ，４０Ｖ，４０Ｗに各々接続されている。
【００８２】
すなわち、主インバータ５０のＵ相出力端はＴ型３レベル変換器４０ＵのＤＣキャパシタＣａ１，Ｃａ２およびスイッチング素子Ｓ４４Ｕの共通接続点に接続され、主インバータ５０のＶ相出力端はＴ型３レベル変換器４０ＶのＤＣキャパシタＣａ１，Ｃａ２およびスイッチング素子Ｓ４４Ｖの共通接続点に接続され、主インバータ５０のＷ相出力端はＴ型３レベル変換器４０ＷのＤＣキャパシタＣａ１，Ｃａ２およびスイッチング素子Ｓ４４Ｗの共通接続点に接続されている。
【００８３】
なお、前記補助インバータ４０のＤＣキャパシタＣａ１，Ｃａ２の電圧は、それぞれＶｄｃ／４に制御する。
【００８４】
上記のように構成された７レベルハイブリッドインバータの各スイッチング素子をオン、オフ制御することにより、主インバータ５０においてはＶｄｃ／２、０、−Ｖｄｃ／２の電圧レベルが出力され、補助インバータ４０においてはＶｄｃ／４、０、−Ｖｄｃ／４の異なる電圧レベルが出力され、これによって、中性点Ｎを基準として、３Ｖｄｃ／４、Ｖｄｃ／２、Ｖｄｃ／４、０、−Ｖｄｃ／４、−Ｖｄｃ／２、−３Ｖｄｃ／４の全部で７つの電圧レベルを発生させることができる。
【実施例３】
【００８５】
図４は実施例３による多レベルハイブリッドインバータを示し、実施例１における補助インバータの各相のＴ型３レベル変換器をｎ段多重に接続して構成した。図４において図２と同一部分は同一符号をもって示している。
【００８６】
主インバータ３０のＵ相出力端であるスイッチング素子Ｓ３１Ｕ，Ｓ３２Ｕの共通接続点には、図２のＴ型３レベル変換器４０Ｕと同一に構成されたＴ型３レベル変換器４０Ｕ1〜４０Ｕnが順次直列に接続されている。
【００８７】
主インバータ３０のＶ相出力端であるスイッチング素子Ｓ３１Ｖ，Ｓ３２Ｖの共通接続点には、図２のＴ型３レベル変換器４０Ｖと同一に構成されたＴ型３レベル変換器４０Ｖ1〜４０Ｖnが順次直列に接続されている。
【００８８】
主インバータ３０のＷ相出力端であるスイッチング素子Ｓ３１Ｗ，Ｓ３２Ｗの共通接続点には、図２のＴ型３レベル変換器４０Ｗと同一に構成されたＴ型３レベル変換器４０Ｗ1〜４０Ｗnが順次直列に接続されている。
【００８９】
上記のように構成された多レベルハイブリッドインバータの各スイッチング素子をオン、オフ制御することにより、中性点Ｎを基準として、５レベルよりも多レベルの電圧を出力することができる。
【実施例４】
【００９０】
図５は実施例４による多レベルハイブリッドインバータを示し、実施例２における補助インバータの各相のＴ型３レベル変換器をｎ段多重に接続して構成した。図５において図３と同一部分は同一符号をもって示している。
【００９１】
主インバータ５０のＵ相出力端であるスイッチング素子Ｓ５１Ｕ，Ｓ５３Ｕの共通接続点には、図３のＴ型３レベル変換器４０Ｕと同一に構成されたＴ型３レベル変換器４０Ｕ1〜４０Ｕnが順次直列に接続されている。
【００９２】
主インバータ５０のＶ相出力端であるスイッチング素子Ｓ５１Ｖ，Ｓ５３Ｖの共通接続点には、図３のＴ型３レベル変換器４０Ｖと同一に構成されたＴ型３レベル変換器４０Ｖ1〜４０Ｖnが順次直列に接続されている。
【００９３】
主インバータ５０のＷ相出力端であるスイッチング素子Ｓ５１Ｗ，Ｓ５３Ｗの共通接続点には、図３のＴ型３レベル変換器４０Ｗと同一に構成されたＴ型３レベル変換器４０Ｗ1〜４０Ｗnが順次直列に接続されている。
【００９４】
上記のように構成された多レベルハイブリッドインバータの各スイッチング素子をオン、オフ制御することにより、中性点Ｎを基準として、７レベルよりも多レベルの電圧を出力することができる。
【００９５】
＜本実施形態例のマルチレベルハイブリッドインバータと従来の回路との比較＞
次に、補助インバータにおけるスイッチング素子の電力損失と、ＤＣキャパシタの電圧リップルの大きさについて、本実施形態例の回路と従来の回路とを比較し、検討する。
【００９６】
まず、本実施形態例で採用している図１のＴ型３レベル変換器のスイッチング素子Ｓ１，Ｓ２の動作時における電圧、電流波形を図６に示す。このスイッチング素子Ｓ１，Ｓ２の電圧、電流波形は、例えば図３（実施例２）の７レベルハイブリッドインバータの補助インバータ４０のＴ型３レベル変換器４０Ｕのスイッチング素子Ｓ４１Ｕ，Ｓ４２Ｕの電圧、電流波形に相当する。
【００９７】
＜Ｓ１の電力損失＞
本実施形態例のＴ型３レベル変換器のＳ１，Ｓ２の電圧、電流波形を示す図６と、従来の図１１に示すフルＨブリッジ回路におけるスイッチング素子Ｓ１，Ｓ２の電圧、電流波形を示す図１３を比較すると、双方のスイッチング素子Ｓ１に流れる電流は全く同一である。一方、図６の場合に、スイッチング素子Ｓ１の電圧が図１３よりも高い一部の期間が存在する。しかしながら、それらの期間中、図６（ｂ）のＣ0に示すように電流は常にゼロであるため、スイッチング素子Ｓ１のスイッチング損失は発生しない。すなわち、上記のスイッチング素子Ｓ１の電圧が図１３よりも高い一部の期間は、スイッチング素子Ｓ１の電力損失（導通損失とスイッチング損失の総和）に影響を及ぼさない。
【００９８】
したがって、図１のＴ型３レベル変換器および図１１（ｂ）のフルＨブリッジの両方のＳ１の電力損失は同様である。
【００９９】
なお、上記図６（ｂ）のＣ0に示すような状況は、図１のＴ型３レベル変換器の動作を説明する図７に示すように、Ｓ１がオフに保たれかつＳ２がオンに保たれている間にＳ３およびＳ４がオンまたはオフにスイッチングされる期間に発生する。
【０１００】
＜Ｓ２の電力損失＞
図６（ｄ）から、図１のＴ型３レベル変換器のスイッチング素子Ｓ２には電流が連続する期間を有しておらず、常にパルスによって形成されることが分かる。一方、図１３（ｄ）から、図１１（ｂ）のフルＨブリッジのスイッチング素子Ｓ２には電流が連続する期間（ＣＣ）を有していることが分かる。さらに、図１と図１１（ｂ）の両方の回路のスイッチング素子Ｓ２の電流は、同じ振幅である。したがって、前記式（２），式（３）を参照すると、図１におけるスイッチング素子Ｓ２の導通損失のほうが図１１（ｂ）のフルＨブリッジのＳ２の導通損失よりも低い。
【０１０１】
一方、スイッチング素子Ｓ２のスイッチング損失に関しては、図１の回路においては図６（ｄ）のようにＳ２の電流がパルス状（図示Ｃpulsed）となっているが、図１３においては連続的となっている期間（ＣＣ）では、Ｓ２の電圧がゼロに保たれている。この期間（ＣＣ）は、図７に示される期間、すなわち、Ｓ１がオフに保たれかつＳ２がオンに保たれている間にＳ３およびＳ４がスイッチングされる期間に相当する。
【０１０２】
したがって、図１のＴ型３レベル変換器では期間（ＣＣ）でのＳ２のスイッチング損失もまたゼロである。したがって、Ｓ１のスイッチング損失の場合と同様に、図１および図１１（ｂ）の回路におけるＳ２のスイッチング損失は同じである。
【０１０３】
ここではＳ１とＳ２について電力損失を比較したが、図１および図１１（ｂ）のＳ３とＳ４についても同様である。
【０１０４】
上記を要約すると、図１の回路と図１１（ｂ）の回路を比較した場合、スイッチング損失は同じであるが、導通損失は図１の回路の方が低い。
【０１０５】
したがって、図２の本実施例１の回路は、図８の従来の回路に比べてより低い電力損失、延いてはより高い効率を有する。そして図３の本実施例２の回路は、図９の従来の回路に比べてより低い電力損失、延いてはより高い効率を有する。図４、図５の回路も同様の利点を有する。
【０１０６】
＜ＤＣキャパシタの電圧リップルの大きさ＞
本実施形態例の図１のＴ型３レベル変換器の方が、従来の図１１（ａ）に示すハーフＨブリッジ回路よりもＤＣキャパシタの電圧リップルは低いが、これはＴ型３レベル変換器のスイッチング素子Ｓ１の動作パターンによって実現される。
【０１０７】
ハーフＨブリッジ回路と同様、Ｔ型３レベル変換器には２つのＤＣキャパシタが必要である。また図１の場合、ＤＣキャパシタＣａ１に流れる電流（ｉｃａ１）とスイッチング素子Ｓ１に流れる電流は等しいので、図６（ｂ）のＳ１電流波形とＤＣキャパシタＣａ１に流れる電流波形は等しい。
【０１０８】
ここで、図６におけるスイッチング素子Ｓ１の電流波形（すなわちＤＣキャパシタＣａ１の電流波形ｉｃａ１）と図１５におけるＤＣキャパシタ電流波形ｉｃとを比較すると、図６（ｂ）ではｉｃａ１＝０となる連続期間（Ｃ0）があることが分かる。この連続期間ではＤＣキャパシタＣａ１に充放電されないためＤＣキャパシタＣａ１の電圧は変わらない。
【０１０９】
一方、図１５のｉｃ波形ではＣ0に相当する連続期間が見られない。
【０１１０】
したがって、ＤＣキャパシタの電圧リップルΔＶCはＴ型３レベル変換器（図１の回路）の方がハーフＨブリッジ回路（図１１（ａ））よりも低い。
【０１１１】
従って、図２〜図５に示す本実施形態例の回路は、図８、図９に示す従来の回路に比べて、低い補助インバータのＤＣキャパシタの電圧リップルΔＶcを有する。
【０１１２】
これを言い換えると、図２の補助インバータのΔＶcが、図１０の補助インバータのΔＶcと等しい場合、図２の補助インバータにおけるＤＣキャパシタの容量は、図１０の補助インバータにおけるＤＣキャパシタの容量よりも小さい、というこである。その結果、小型で、低価格の回路が提供される。図３〜図５もまた同様の利点を有する。
【符号の説明】
【０１１３】
１…直流電源
３０、５０…主インバータ
３３…電力変換部
４０…補助インバータ
４０Ｕ，４０Ｕ1〜４０Ｕn，４０Ｖ，４０Ｖ1〜４０Ｖn，４０Ｗ，４０Ｗ1〜４０Ｗn…Ｔ型３レベル変換器
５０Ｕ，５０Ｖ，５０Ｗ…電力変換器
Ｃ１，Ｃ２…コンデンサ
Ｃａ１，Ｃａ２…ＤＣキャパシタ
Ｓ３１Ｕ〜Ｓ３１Ｗ，Ｓ３２Ｕ〜Ｓ３２Ｗ，Ｓ４１Ｕ〜Ｓ４４Ｕ，Ｓ４１Ｖ〜Ｓ４４Ｖ，Ｓ４１Ｗ〜Ｓ４４Ｗ，Ｓ５１Ｕ〜Ｓ５４Ｕ，Ｓ５１Ｖ〜Ｓ５４Ｖ，Ｓ５１Ｗ〜Ｓ５４Ｗ…スイッチング素子
【図１】
2015035902.tif 000006
【図２】
2015035902.tif 000007
【図３】
2015035902.tif 000008
【図４】
2015035902.tif 000009
【図５】
2015035902.tif 000010
【図６】
2015035902.tif 000011
【図７】
2015035902.tif 000012
【図８】
2015035902.tif 000013
【図９】
2015035902.tif 000014
【図１０】
2015035902.tif 000015
【図１１】
2015035902.tif 000016
【図１２】
2015035902.tif 000017
【図１３】
2015035902.tif 000018
【図１４】
2015035902.tif 000019
【図１５】
2015035902.tif 000020
【手続補正書】
【提出日】平成26年1月6日(2014.1.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
なお、前記ＤＣキャパシタＣａ１，Ｃａ２の電圧は、それぞれＶｄｃ／２に制御する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
上記のように構成された５レベルハイブリッドインバータの各スイッチング素子をオン、オフ制御することにより、主インバータ３０においてはＶｄｃ／２、−Ｖｄｃ／２の電圧レベルが出力され、補助インバータ４０においてはＶｄｃ／２、０、−Ｖｄｃ／２の電圧レベルが出力され、これによって、中性点Ｎを基準として、Ｖｄｃ、Ｖｄｃ／２、０、−Ｖｄｃ／２、−Ｖｄｃの全部で５つの電圧レベルを発生させることができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
これを言い換えると、図２の補助インバータのΔＶcが、図１０の補助インバータのΔＶcと等しい場合、図２の補助インバータにおけるＤＣキャパシタの容量は、図１０の補助インバータにおけるＤＣキャパシタの容量よりも小さい、ということである。その結果、小型で、低価格の回路が提供される。図３〜図５もまた同様の利点を有する。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2015035902.tif 000021