(57)【要約】【課題】ラインレギュレータ、ＰＳＲＲ等の電源の特性を改善する。【解決手段】電源回路１は、入力電圧Ｖｉｎが加わる入力端子１１と出力電圧Ｖｏが加わる出力端子１２との間に設けられた出力トランジスタ２１を有する。誤差増幅器２３は、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂと、入力電圧Ｖｉｎ又は出力電圧Ｖｏを選択的に用いて生成された基準電圧Ｖｒｅｆと、の比較結果に基づき出力トランジスタ２１を制御する。基準電圧Ｖｒｅｆは、出力電圧Ｖｏの大きさが所定値より小さいときには、入力電圧Ｖｉｎに基づき生成され、出力電圧Ｖｏの大きさが所定値より大きいときには、出力電圧Ｖｏに基づき生成される。【選択図】図１
2015018443.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が加わる入力端子と出力電圧が加わる出力端子との間に設けられたトランジスタ、又は、前記入力電圧のスイッチングにより前記出力端子に前記出力電圧を発生させるトランジスタである出力トランジスタと、
前記出力電圧に応じた帰還電圧と、前記入力電圧又は前記出力電圧を選択的に用いて生成された基準電圧と、の比較結果に基づき、前記出力トランジスタを制御する誤差増幅器と、を備えた
ことを特徴とする電源回路。
【請求項２】
前記出力電圧の大きさが所定値より小さいとき、前記基準電圧は、前記入力電圧に基づき生成され、
前記出力電圧の大きさが前記所定値より大きいとき、前記基準電圧は、前記出力電圧に基づき生成される
ことを特徴とする請求項１に記載の電源回路。
【請求項３】
前記入力電圧に基づき所定の第１電圧を生成して出力する第１電圧生成回路と、
前記出力電圧の大きさが前記所定値より大きいとき、前記出力電圧に基づき前記第１電圧よりも大きな第２電圧を生成して出力する第２電圧生成回路と、を更に備え、
前記誤差増幅器は、前記第１及び第２電圧生成回路の出力を受ける第１及び第２入力端子を有し、前記第１及び第２入力端子への入力電圧の内、大きい方の電圧を前記基準電圧として用いて、前記出力トランジスタを制御する
ことを特徴とする請求項２に記載の電源回路。
【請求項４】
前記入力電圧に基づき所定の第１電圧を生成する第１電圧生成回路と、
前記出力電圧に基づき所定の第２電圧を生成する第２電圧生成回路と、
前記誤差増幅器に対し、前記第１又は第２電圧を前記基準電圧として選択的に与える切替スイッチと、
前記出力電圧の大きさに応じて前記切替スイッチを制御するスイッチ制御回路と、を更に備えた
ことを特徴とする請求項２に記載の電源回路。
【請求項５】
給電端子への電圧に基づき前記基準電圧を生成する基準電圧生成回路と、
前記入力電圧又は前記出力電圧を選択的に前記給電端子に与える切替スイッチと、
前記出力電圧の大きさに応じて前記切替スイッチを制御するスイッチ制御回路と、を更に備えた
ことを特徴とする請求項２に記載の電源回路。
【請求項６】
給電端子への電圧に基づき前記基準電圧を生成する基準電圧生成回路と、
前記入力端子と前記給電端子との間に設けられ、前記入力端子から前記給電端子に向かう方向を順方向とする１以上の第１ダイオードを有する第１ダイオード部と、
前記出力端子と前記給電端子との間に設けられ、前記出力端子から前記給電端子に向かう方向を順方向とする１以上の第２ダイオードを有する第２ダイオード部と、を更に備え、
前記第１ダイオード部を介して前記入力電圧に基づく電圧又は前記第２ダイオードを介して前記出力電圧に基づく電圧が、前記出力電圧の大きさに応じて前記給電端子に供給される
ことを特徴とする請求項２に記載の電源回路。
【請求項７】
シリーズレギュレータとして形成された
ことを特徴とする請求項１乃至６の何れかに記載の電源回路。
【請求項８】
スイッチングレギュレータとして形成された
ことを特徴とする請求項１乃至６の何れかに記載の電源回路。
【請求項９】
請求項１乃至８の何れかに記載の電源回路を形成するための集積回路を含む
ことを特徴とする半導体装置。
【請求項１０】
請求項９に記載の半導体装置を備えた
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
図１１に、シリーズレギュレータである従来の電源回路９０１の回路図を示す。電源回路９０１は、ＬＤＯ（low drop out）レギュレータ等でありうる。電源回路９０１では、入力電圧Ｖｉｎが加わる入力端子９１１と出力端子Ｖｏが加わる出力端子９１２との間に出力トランジスタ９１３が設けられている。そして、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとに基づき、誤差増幅器９１４によって出力トランジスタ９１３が制御される。基準電圧生成回路９１５は、入力電圧Ｖｉｎから基準電圧Ｖｒｅｆを生成する（例えば、特許文献１の図１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１７９３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
基準電圧生成回路９１５は、一定電圧を生成する回路であるものの、駆動電圧に相当する入力電圧Ｖｉｎが変動すると、その変動の影響を受けて基準電圧Ｖｒｅｆにも或る程度の変動が生じ、結果として出力電圧Ｖｏにも望ましくない変動が現れる（図１２参照）。つまり、図１１の電源回路９０１では、入力電圧Ｖｉｎの変動の影響を受けて特性が劣化（ラインレギュレーション及びＰＳＲＲの劣化、出力ノイズの増加等）することがある。
【０００５】
そこで本発明は、特性の改善に寄与する電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る電源回路は、入力電圧が加わる入力端子と出力電圧が加わる出力端子との間に設けられたトランジスタ、又は、前記入力電圧のスイッチングにより前記出力端子に前記出力電圧を発生させるトランジスタである出力トランジスタと、前記出力電圧に応じた帰還電圧と、前記入力電圧又は前記出力電圧を選択的に用いて生成された基準電圧と、の比較結果に基づき、前記出力トランジスタを制御する誤差増幅器と、を備えたことを特徴とする。
【０００７】
具体的には例えば、前記出力電圧の大きさが所定値より小さいとき、前記基準電圧は、前記入力電圧に基づき生成され、前記出力電圧の大きさが前記所定値より大きいとき、前記基準電圧は、前記出力電圧に基づき生成されると良い。
【０００８】
より具体的には例えば、前記入力電圧に基づき所定の第１電圧を生成して出力する第１電圧生成回路と、前記出力電圧の大きさが前記所定値より大きいとき、前記出力電圧に基づき前記第１電圧よりも大きな第２電圧を生成して出力する第２電圧生成回路と、を当該電源回路は更に備え、前記誤差増幅器は、前記第１及び第２電圧生成回路の出力を受ける第１及び第２入力端子を有し、前記第１及び第２入力端子への入力電圧の内、大きい方の電圧を前記基準電圧として用いて、前記出力トランジスタを制御しても良い。
【０００９】
或いは例えば、前記入力電圧に基づき所定の第１電圧を生成する第１電圧生成回路と、  前記出力電圧に基づき所定の第２電圧を生成する第２電圧生成回路と、前記誤差増幅器に対し、前記第１又は第２電圧を前記基準電圧として選択的に与える切替スイッチと、前記出力電圧の大きさに応じて前記切替スイッチを制御するスイッチ制御回路と、を当該電源回路は更に備えていても良い。
【００１０】
或いは例えば、給電端子への電圧に基づき前記基準電圧を生成する基準電圧生成回路と、前記入力電圧又は前記出力電圧を選択的に前記給電端子に与える切替スイッチと、前記出力電圧の大きさに応じて前記切替スイッチを制御するスイッチ制御回路と、を当該電源回路は更に備えていても良い。
【００１１】
或いは例えば、給電端子への電圧に基づき前記基準電圧を生成する基準電圧生成回路と、前記入力端子と前記給電端子との間に設けられ、前記入力端子から前記給電端子に向かう方向を順方向とする１以上の第１ダイオードを有する第１ダイオード部と、前記出力端子と前記給電端子との間に設けられ、前記出力端子から前記給電端子に向かう方向を順方向とする１以上の第２ダイオードを有する第２ダイオード部と、を当該電源回路は更に備え、前記第１ダイオード部を介して前記入力電圧に基づく電圧又は前記第２ダイオードを介して前記出力電圧に基づく電圧が、前記出力電圧の大きさに応じて前記給電端子に供給されるようにしても良い。
【００１２】
また例えば、当該電源回路はシリーズレギュレータとして形成されていると良い。
【００１３】
或いは例えば、当該電源回路はスイッチングレギュレータとして形成されていても良い。
【００１４】
また例えば、当該電源回路を形成するための集積回路を含んだ半導体装置を構成すると良い。
【００１５】
更に例えば、上記半導体装置を備えた電子機器を構成すると良い。
【発明の効果】
【００１６】
本発明によれば、特性の改善に寄与する電源回路を提供することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る電源回路の概略構成図（ａ）と、基準電圧の生成元電圧を示す図（ｂ）である。
【図２】本発明の第１実施形態に係り、電源回路の起動時における入力電圧及び出力電圧の変化の様子を示す図である。
【図３】本発明の第２実施形態に係る電源回路の回路図である。
【図４】本発明の第３実施形態に係る電源回路の回路図である。
【図５】本発明の第４実施形態に係る電源回路の回路図である。
【図６】本発明の第５実施形態に係る電源回路の回路図である。
【図７】本発明の第６実施形態に係る電源回路の回路図である。
【図８】本発明の第６実施形態に係る他の電源回路の回路図である。
【図９】本発明の第８実施形態に係るスマートフォンの外観図である。
【図１０】本発明の第８実施形態に係るパーソナルコンピュータの外観図である。
【図１１】従来の電源回路の回路図である。
【図１２】従来の電源回路において、入力電圧、基準電圧及び出力電圧が変動する様子を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、状態量又は部材等を参照する記号又は符号を記すことによって該記号又は符号に対応する情報、信号、物理量、状態量又は部材等の名称を省略又は略記することがある。
【００１９】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１（ａ）は、本発明の第１実施形態に係る電源回路１の概略構成図である。電源回路１は、直流の入力電圧Ｖｉｎから、入力電圧Ｖｉｎと電圧値が異なる直流の出力電圧Ｖｏを生成する。電源回路１は、半導体集積回路である電源ＩＣ１０を含んで形成される。電源ＩＣ１０そのものが電源回路１であると考えても良い。電源回路１は、主としてシリーズレギュレータであることが想定される。電源回路１は、所謂ＬＤＯ（low drop out）レギュレータに分類されるものであって良い。電源ＩＣ１０は、入力電圧Ｖｉｎが加わる入力端子１１と、出力電圧Ｖｏが加わる出力端子１２と、を備え、更に、符号２１〜２３によって参照される各部位を備える。
【００２０】
出力端子１２には出力コンデンサＣｏが接続される。ＬＤは、出力端子１２に接続された負荷を表している。入力電圧Ｖｉｎ及び出力電圧Ｖｏなどの各電圧の基準となる電位を基準電位と呼び、基準電位を有する配線、金属層又は点をグランド（基準電位ライン）と呼ぶ。基準電位は０Ｖ（ボルト）である。本実施形態では、入力電圧Ｖｉｎ及び出力電圧Ｖｏが正であるとする。従って、出力コンデンサＣｏの正極は出力端子１２に接続され、出力コンデンサＣｏの負極はグランドに接続される。
【００２１】
出力トランジスタ２１は、入力端子１１と出力端子１２との間に設けられ、出力電圧Ｖｏが所定の目標電圧Ｖｔｇに保たれるように入力端子１１及び出力端子１２間に流れる電流を調整する。出力トランジスタ２１として、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）又はＪＦＥＴ（junction field-effect transistor）等の電界効果トランジスタ、又は、バイポーラトランジスタを用いることができる。図１（ａ）では、入力端子１１及び出力端子１２間に出力トランジスタ２１のみが示されているが、入力端子１１及び出力端子１２間に出力トランジスタ２１以外の回路素子が介在し得る。また、電源回路１をスイッチングレギュレータとして形成する場合においては、入力端子１１及び出力端子１２間に出力トランジスタ２１が存在しないこともある。
【００２２】
帰還回路２２は、出力端子１２に接続され、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂを生成及び出力する。帰還電圧Ｖｆｂは出力電圧Ｖｏと一致し得る。
【００２３】
誤差増幅器２３は、基準電圧Ｖｒｅｆ及び帰還電圧Ｖｆｂの入力を受け、それらの差電圧（Ｖｒｅｆ−Ｖｆｂ）がゼロに近づくように制御電圧Ｖｃｎｔを生成することで、出力電圧Ｖｏを所定の目標電圧Ｖｔｇに保つ。当然であるが、出力電圧Ｖｏを目標電圧Ｖｔｇに保つ制御は、出力電圧Ｖｏを目標電圧Ｖｔｇに近づける制御を含んでいる。誤差増幅器２３は入力電圧Ｖｉｎにて駆動することができる。電源回路１がシリーズレギュレータである場合、制御電圧Ｖｃｎｔは、出力トランジスタ２１の制御端子に供給される。出力トランジスタ２１が電界効果トランジスタである場合、出力トランジスタ２１の制御端子及び制御電圧Ｖｃｎｔは出力トランジスタ２１のゲート及びゲート電圧である。出力トランジスタ２１がバイポーラトランジスタである場合、出力トランジスタ２１の制御端子及び制御電圧Ｖｃｎｔは出力トランジスタ２１のベース及びベース電圧である。
【００２４】
ところで、入力電圧Ｖｉｎの直流成分は、所定の電圧範囲内で変動しうる。例えば、バッテリ又はＡＣアダプタにて駆動する電子機器（ノート型のパーソナルコンピュータ等）に電源回路１を搭載し、バッテリ又はＡＣアダプタの出力電圧を選択的に入力電圧Ｖｉｎとして利用する場合を考える。この場合、入力電圧Ｖｉｎの直流成分は、例えば、７Ｖになったり１９Ｖになったりする。入力電圧Ｖｉｎの直流成分の変動に対する出力電圧Ｖｏの直流成分の変動量を示す特性として、一般に、ラインレギュレーション（電源変動率とも呼ばれる）が定義される。また、入力電圧Ｖｉｎは、上記直流成分の電圧値を中心にして比較的高周波で変動し、入力電圧Ｖｉｎにおける比較的高周波での変動は電源リップルと呼ばれる。そして、電源リップルを取り除く能力を示す特性として、一般に、ＰＳＲＲ（電源電圧変動除去比）が定義される。ラインレギュレーション及びＰＳＲＲの特性改善が有益であることは言うまでもない。
【００２５】
一般的な電源回路では、入力電圧から基準電圧を生成するが、この場合、入力電圧の変動が基準電圧の変動を招き、入力電圧の変動に基づく基準電圧の変動が出力電圧にも影響を与える。この影響には、ラインレギュレーション、ＰＳＲＲ及び出力ノイズ等の特性の劣化が含まれる。
【００２６】
これを考慮し、電源回路１における誤差増幅器２３は、帰還電圧Ｖｆｂと、入力電圧Ｖｉｎ又は出力電圧Ｖｏを選択的に用いて生成された基準電圧Ｖｒｅｆとを比較し、その比較結果に基づき、制御電圧Ｖｃｎｔの生成及び出力を介して出力トランジスタ２１を制御する。電源回路１の起動時など、出力電圧Ｖｏが相応に高くない状況においては、出力電圧Ｖｏから基準電圧Ｖｒｅｆを生成することが困難である。そこで、図１（ｂ）に示す如く、上記比較に利用される基準電圧Ｖｒｅｆを、出力電圧Ｖｏの大きさが所定の閾値Ｖｔｈより小さいときには入力電圧Ｖｉｎに基づき生成し、出力電圧Ｖｏの大きさが所定の閾値Ｖｔｈより大きいときには入力電圧Ｖｏに基づき生成する。ここで、Ｖｔｈは、目標電圧Ｖｔｇの大きさよりも小さい正の電圧量である（即ち、０＜Ｖｔｈ＜Ｖｔｇ）。出力電圧Ｖｏの大きさが閾値Ｖｔｈと一致するとき、基準電圧Ｖｒｅｆは、入力電圧Ｖｉｎを用いて生成されても良いし、出力電圧Ｖｏを用いて生成されても良い。以下では、基本的に、出力電圧Ｖｏの大きさが閾値Ｖｔｈと一致するとき、出力電圧Ｖｏを用いて基準電圧Ｖｒｅｆが生成されると考える。或る電圧の大きさとは、当該電圧の絶対値を指す。ここでは、“Ｖｏ＞０”を想定しているため、出力電圧Ｖｏの大きさは出力電圧Ｖｏの値に等しい。
【００２７】
尚、本明細書では、入力電圧Ｖｉｎの電圧値を、記号Ｖｉｎによって表すものとする。アルファベット“Ｖ”を含む記号（Ｖｏ、Ｖｔｈ等）にて参照される、他の任意の電圧量についても同様とする。
【００２８】
図２を参照し、入力電圧Ｖｉｎ及び出力電圧Ｖｏの変化の様子を示す。時間が進行するにつれて、時刻ｔ１、ｔ２、ｔ３、ｔ４、ｔ５が、この順番で訪れるものとする。時刻ｔ１以前においては、入力電圧Ｖｉｎ及び出力電圧Ｖｏは共に０Ｖ（ボルト）である。入力電圧Ｖｉｎは、時刻ｔ１を起点として、時刻ｔ１及びｔ５間で０Ｖから規定値まで単調に増加してゆく。時刻ｔ２を含む、時刻ｔ１より後の時刻において、入力電圧Ｖｉｎは０Ｖよりも大きいが、時刻ｔ１及びｔ２間では、誤差増幅器２３を含む制御系が起動しておらず、出力電圧Ｖｏは０Ｖである。当該制御系は時刻ｔ２にて起動し、時刻ｔ２を起点として出力電圧Ｖｏが０Ｖから上昇して、時刻ｔ３にて出力電圧Ｖｏの電圧値が閾値Ｖｔｈに達する（即ち、閾値Ｖｔｈと一致する）。その後も出力電圧Ｖｏは上昇を続け、時刻ｔ４にて目標電圧Ｖｔｇに達し、その後の出力電圧Ｖｏは目標電圧Ｖｔｇにて安定化する。尚、出力コンデンサＣｏの容量等に依存して、出力電圧Ｖｏが目標電圧Ｖｔｇに達する時刻は時刻ｔ５よりも後になりうる。
【００２９】
時刻ｔ２以後、時刻ｔ３に至る前においては、“Ｖｏ＜Ｖｔｈ”であるため、入力電圧Ｖｉｎに基づき生成された基準電圧Ｖｒｅｆが誤差増幅器２３で利用される。時刻ｔ３より後においては、“Ｖｏ＞Ｖｔｈ”であるため、出力電圧Ｖｏに基づき生成された基準電圧Ｖｒｅｆが誤差増幅器２３で利用される。
【００３０】
上記の電源回路１によれば、定常状態において出力電圧Ｖｏから基準電圧Ｖｒｅｆが生成される。このため、定常状態において入力電圧Ｖｉｎの変動に起因する基準電圧Ｖｒｅｆの変動が排除され、電源回路１の特性の向上（ラインレギュレーション及びＰＳＲＲの向上、出力ノイズの低減等）が図られる。ＬＤＯレギュレータは、一般的に、ノイズの少ない一定電圧を出力することができる。従って、電源回路１がＬＤＯレギュレータである場合、その出力を基準電圧Ｖｒｅｆの生成に利用することで、基準電圧Ｖｒｅｆは非常に安定した電圧となり、その基準電圧Ｖｒｅｆを受けて動作するＬＤＯレギュレータも、更に安定した出力を生成することが可能となる。尚、出力電圧Ｖｏに基づく基準電圧Ｖｒｅｆの生成に関して負帰還回路を形成している訳ではないので、基準電圧Ｖｒｅｆが発振することはない。
【００３１】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態及び後述の第３〜第８実施形態は第１実施形態を基礎とする実施形態であり、第２〜第８実施形態において特に述べない事項に関しては、特に記述無き限り且つ矛盾の無い限り、第１実施形態の記載が第２〜第８実施形態にも適用される。矛盾の無い限り、第１〜第８実施形態の内、任意の複数の実施形態を組み合わせても良い。
【００３２】
図３は、本発明の第２実施形態に係る電源回路１ａ及び電源ＩＣ１０ａの回路図である。電源回路１ａ及び電源ＩＣ１０ａは、図１（ａ）の電源回路１及び電源ＩＣ１０の例である。電源回路１と同様、電源回路１ａにおいても、電源ＩＣ１０ａに入力端子１１及び出力端子１２が設けられ、出力端子１２に出力コンデンサＣｏ及び負荷ＬＤが接続される。電源ＩＣ１０ａは、更に、符号３０〜３５によって参照される各部位を備える。出力トランジスタ３０、分圧抵抗３１及び３２の直列回路、誤差増幅器３５は、夫々、図１（ａ）の出力トランジスタ２１、帰還回路２２、誤差増幅器２３の例である。
【００３３】
出力トランジスタ３０はＰチャンネル型のＭＯＳＦＥＴであり、以下、出力トランジスタ３０をＦＥＴ３０とも呼ぶ。ＦＥＴ３０のソースは、入力端子１１に接続されて入力電圧Ｖｉｎが印加される。ＦＥＴ３０のドレインは、出力端子１２に接続されると共に分圧抵抗３１及び３２の直列回路を介してグランドに接続される。より具体的には、ＦＥＴ３０のドレインは分圧抵抗３１の一端に接続され、分圧抵抗３１の他端は分圧抵抗３２を介してグランドに接続される。分圧抵抗３１及び３２間の接続点の電圧（即ち、出力電圧Ｖｏを抵抗３１及び３２の抵抗値に依存する比にて分圧した電圧）が、帰還電圧Ｖｆｂとして誤差増幅器３５の非反転入力端子に入力される。
【００３４】
第１電圧生成回路（第１基準電圧生成回路）３３は、入力端子１１に加わる電圧（即ち入力電圧Ｖｉｎ）に基づき、正の所定電圧値を有する所定の電圧（第１基準電圧）Ｖ１ａを生成及び出力する。以下では、正の所定電圧値を有する所定の電圧Ｖ１ａが生成できる程度に、入力電圧Ｖｉｎが０Ｖよりも大きい状態を考える。
【００３５】
第２電圧生成回路（第２基準電圧生成回路）３４は、出力端子１２に加わる電圧（即ち出力電圧Ｖｏ）に基づき、正の所定電圧値を有する所定の電圧（第２基準電圧）Ｖ２ａを生成及び出力する。ここで、電圧Ｖ２ａは電圧Ｖ１ａよりも大きい。但し、出力電圧Ｖｏの大きさが閾値Ｖｔｈより小さいとき、第２電圧生成回路３４は、起動できず、結果、電圧Ｖ１ａよりも大きな電圧Ｖ２ａを生成及び出力することができない。逆に言えば、出力電圧Ｖｏの大きさが閾値Ｖｔｈ以上であるときにのみ、第２電圧生成回路３４は、起動して、電圧Ｖ１ａよりも大きな電圧Ｖ２ａを生成及び出力できる。出力電圧Ｖｏの大きさが閾値Ｖｔｈ未満であるとき、第２電圧生成回路３４の出力電圧は第１電圧生成回路３３の出力電圧よりも小さく、ゼロでありうる。
【００３６】
誤差増幅器３５には、反転入力端子として、第１及び第２反転入力端子が設けられており、第１、第２反転入力端子に対し、夫々、第１電圧生成回路３３の出力電圧、第２電圧生成回路３４の出力電圧が入力される。そして、誤差増幅器３５は、第１及び第２反転入力端子への入力電圧の内、大きい方の電圧を基準電圧Ｖｒｅｆとして用いて、基準電圧Ｖｒｅｆ及び帰還電圧Ｖｆｂに基づきＦＥＴ３０を制御する。ＦＥＴ３０の制御は、ＦＥＴ３０のゲート電圧（ＦＥＴ３０のゲートの電位）の制御により実現される。ＦＥＴ３０のゲート電圧は、制御電圧Ｖｃｎｔの例である。
【００３７】
このような電源回路１ａによれば、“Ｖｏ＜Ｖｔｈ”が成立する期間において、電圧Ｖ１ａが基準電圧Ｖｒｅｆとして機能し、電圧Ｖ１ａを用いて誤差増幅器３５及びＦＥＴ３０が制御される。“Ｖｏ≧Ｖｔｈ”が成立すると、電圧Ｖ２ａが基準電圧Ｖｒｅｆとして機能し、電圧Ｖ２ａを用いて誤差増幅器３５及びＦＥＴ３０が制御される。このため、第１実施形態で述べたような電源回路の特性向上が図られる。
【００３８】
電圧Ｖ２ａが基準電圧Ｖｒｅｆとして機能するときに、出力電圧Ｖｏが目標電圧Ｖｔｇで安定化するよう、電圧Ｖ２ａの値並びに分圧抵抗３１及び３２の抵抗値が定められている。電圧Ｖ１ａが基準電圧Ｖｒｅｆとして機能しているときの出力電圧Ｖｏは、目標電圧Ｖｔｇよりも小さい。電圧Ｖ１ａが基準電圧Ｖｒｅｆとして機能しているときの出力電圧Ｖｏにて電圧Ｖ２ａを生成できるよう、電圧Ｖ１ａの値が設定され且つ第２電圧生成回路３４が設計されている。
【００３９】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。図４は、本発明の第３実施形態に係る電源回路１ｂ及び電源ＩＣ１０ｂの回路図である。電源回路１ｂ及び電源ＩＣ１０ｂは、図１（ａ）の電源回路１及び電源ＩＣ１０の例である。図３の電源回路１ａと同様、電源回路１ｂにおいても、電源ＩＣ１０ｂに、入力端子１１、出力端子１２、ＦＥＴ３０、分圧抵抗３１及び分圧抵抗３２が設けられており、出力端子１２に出力コンデンサＣｏ及び負荷ＬＤが接続される。電源回路１ｂ並びに後述の電源回路１ｃ及び１ｄ（図５、図６参照）において、入力端子１１、出力端子１２、ＦＥＴ３０、分圧抵抗３１、分圧抵抗３２、出力コンデンサＣｏ、負荷ＬＤ及びグランド間の接続関係は、図３の電源回路１ａのそれと同じであり、分圧抵抗３１及び３２間の接続点の電圧が帰還電圧Ｖｆｂとして機能する。電源ＩＣ１０ｂは、更に、符号４１〜４５によって参照される各部位を備える。誤差増幅器４４は図１（ａ）の誤差増幅器２３の例である。
【００４０】
第１電圧生成回路（第１基準電圧生成回路）４１は、入力端子１１に加わる電圧（即ち入力電圧Ｖｉｎ）に基づき、正の所定電圧値を有する所定の電圧（第１基準電圧）Ｖ１ｂを生成及び出力する。入力電圧Ｖｉｎが所定の第１起動電圧以下であるとき、第１電圧生成回路４１は電圧Ｖ１ｂを生成及び出力できないが、以下では、電圧Ｖ１ｂが生成できる程度に入力電圧Ｖｉｎが大きい状態を考える。
【００４１】
第２電圧生成回路（第２基準電圧生成回路）４２は、出力端子１２に加わる電圧（即ち出力電圧Ｖｏ）に基づき、正の所定電圧値を有する所定の電圧（第２基準電圧）Ｖ２ｂを生成及び出力する。出力電圧Ｖｏが所定の第２起動電圧以下であるとき、第２電圧生成回路４２は電圧Ｖ２ｂを生成及び出力できないが、以下では、電圧Ｖ２ｂが生成できる程度に出力電圧Ｖｏが大きい状態を考える。尚、出力電圧Ｖｏが所定の第２起動電圧以下であるときには、“Ｖｏ＜Ｖｔｈ”が成立しており、生成回路４２が電圧Ｖ２ｂを出力しているときにのみ“Ｖｏ＞Ｖｔｈ”が成立する。
【００４２】
切替スイッチ４３は、生成回路４１及び４２からの電圧Ｖ１ｂ及びＶ２ｂの内、どちらか一方を選択し、選択した電圧を基準電圧Ｖｒｅｆとして誤差増幅器４４に供給する。即ち、切替スイッチ４３は、電圧Ｖ１ｂ又はＶ２ｂを基準電圧Ｖｒｅｆとして選択的に誤差増幅器４４に与える。
【００４３】
誤差増幅器４４は、切替スイッチ４３を介して基準電圧Ｖｒｅｆを受ける反転入力端子と、帰還電圧Ｖｆｂを受ける非反転入力端子を有し、基準電圧Ｖｒｅｆ及び帰還電圧Ｖｆｂに基づきＦＥＴ３０を制御する。ＦＥＴ３０の制御は、ＦＥＴ３０のゲート電圧（ＦＥＴ３０のゲートの電位）の制御により実現される。
【００４４】
スイッチ制御回路４５は、出力電圧Ｖｏの大きさに応じて切替スイッチ４３を制御する。即ち、スイッチ制御回路４５は、出力電圧Ｖｏに応じた電圧を検出して、その検出結果から“Ｖｏ＜Ｖｔｈ”の成否を判定し、“Ｖｏ＜Ｖｔｈ”の成立時には電圧Ｖ１ｂが基準電圧Ｖｒｅｆとして選択されるように且つ“Ｖｏ≧Ｖｔｈ”の成立時には電圧Ｖ２ｂが基準電圧Ｖｒｅｆとして選択されるように切替スイッチ４３を制御する。出力電圧Ｖｏに応じた電圧は、出力電圧Ｖｏそのものであっても良い。図４の例では、閾値Ｖｔｈの電圧値を持つ電圧を発生する電圧源４６と、電圧源４６の発生電圧（Ｖｔｈ）と出力電圧Ｖｏを比較する比較器４７にて、スイッチ制御回路４５が形成されている。スイッチ制御回路４５は、入力電圧Ｖｉｎに基づき駆動して良い。
【００４５】
このような電源回路１ｂによれば、“Ｖｏ＜Ｖｔｈ”が成立する期間において、電圧Ｖ１ｂが基準電圧Ｖｒｅｆとして機能し、電圧Ｖ１ｂを用いて誤差増幅器４４及びＦＥＴ３０が制御される。“Ｖｏ≧Ｖｔｈ”が成立すると、電圧Ｖ２ｂが基準電圧Ｖｒｅｆとして機能し、電圧Ｖ２ｂを用いて誤差増幅器４４及びＦＥＴ３０が制御される。このため、第１実施形態で述べたような電源回路の特性向上が図られる。
【００４６】
電圧Ｖ１ｂ及びＶ２ｂの一致／不一致は問わない。但し、電圧Ｖ２ｂが基準電圧Ｖｒｅｆとして機能するとき、定常状態において出力電圧Ｖｏは目標電圧Ｖｔｇにて安定化する。電圧Ｖ１ｂは電圧Ｖ２ｂより小さくても良い。電圧Ｖ１ｂが基準電圧Ｖｒｅｆとして機能しているときの出力電圧Ｖｏから、生成回路４２が所望の電圧Ｖ２ｂを生成できるよう、電圧Ｖ１ｂの値が設定されている。
【００４７】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。図５は、本発明の第４実施形態に係る電源回路１ｃ及び電源ＩＣ１０ｃの回路図である。電源回路１ｃ及び電源ＩＣ１０ｃは、図１（ａ）の電源回路１及び電源ＩＣ１０の例である。図３の電源回路１ａと同様、電源回路１ｃにおいても、電源ＩＣ１０ｃに、入力端子１１、出力端子１２、ＦＥＴ３０、分圧抵抗３１及び分圧抵抗３２が設けられており、出力端子１２に出力コンデンサＣｏ及び負荷ＬＤが接続される。電源ＩＣ１０ｃは、更に、符号５１〜５４によって参照される各部位を備える。誤差増幅器５２は図１（ａ）の誤差増幅器２３の例である。
【００４８】
基準電圧生成回路５１は、給電端子５１Ｔを有し、給電端子５１Ｔに供給される駆動電圧Ｖｃｃに基づき、基準電圧Ｖｒｅｆを生成する。駆動電圧Ｖｃｃが所定の起動電圧以下であるとき、基準電圧生成回路５１は基準電圧Ｖｒｅｆを生成及び出力できないが、以下では、基準電圧Ｖｒｅｆが生成できる程度に駆動電圧Ｖｃｃが大きい状態を考える。
【００４９】
誤差増幅器５２は、基準電圧生成回路５１からの基準電圧Ｖｒｅｆを受ける反転入力端子と、帰還電圧Ｖｆｂを受ける非反転入力端子を有し、基準電圧Ｖｒｅｆ及び帰還電圧Ｖｆｂに基づきＦＥＴ３０を制御する。ＦＥＴ３０の制御は、ＦＥＴ３０のゲート電圧（ＦＥＴ３０のゲートの電位）の制御により実現される。誤差増幅器５２による差電圧（Ｖｒｅｆ−Ｖｆｂ）をゼロに近づける制御により、定常状態において出力電圧Ｖｏは目標電圧Ｖｔｇにて安定化する。
【００５０】
切替スイッチ５３は、入力端子１１及び出力端子１２と給電端子５１Ｔとの間に介在し、入力電圧Ｖｉｎ又は出力電圧Ｖｏを選択的に給電電圧Ｖｃｃとして給電端子５１Ｔに供給する。
【００５１】
スイッチ制御回路５４は、出力電圧Ｖｏの大きさに応じて切替スイッチ５３を制御する。即ち、スイッチ制御回路５４は、出力電圧Ｖｏに応じた電圧を検出して、その検出結果から“Ｖｏ＜Ｖｔｈ”の成否を判定し、“Ｖｏ＜Ｖｔｈ”の成立時には入力電圧Ｖｉｎが給電電圧Ｖｃｃとして給電端子５１Ｔに供給されるように且つ“Ｖｏ≧Ｖｔｈ”の成立時には出力電圧Ｖｏが給電電圧Ｖｃｃとして給電端子５１Ｔに供給されるように切替スイッチ５３を制御する。出力電圧Ｖｏに応じた電圧は、出力電圧Ｖｏそのものであっても良い。図５の例では、閾値Ｖｔｈの電圧値を持つ電圧を発生する電圧源５５と、電圧源５５の発生電圧（Ｖｔｈ）と出力電圧Ｖｏを比較する比較器５６にて、スイッチ制御回路５４が形成されている。スイッチ制御回路５４は、入力電圧Ｖｉｎに基づき駆動して良い。
【００５２】
このような電源回路１ｃによれば、“Ｖｏ＜Ｖｔｈ”が成立する期間において、入力電圧Ｖｉｎから基準電圧Ｖｒｅｆが生成され、“Ｖｏ≧Ｖｔｈ”が成立すると、出力電圧Ｖｏから基準電圧Ｖｒｅｆが生成される。このため、第１実施形態で述べたような電源回路の特性向上が図られる。
【００５３】
＜＜第５実施形態＞＞
本発明の第５実施形態を説明する。図６は、本発明の第５実施形態に係る電源回路１ｄ及び電源ＩＣ１０ｄの回路図である。電源回路１ｄ及び電源ＩＣ１０ｄは、図１（ａ）の電源回路１及び電源ＩＣ１０の例である。図３の電源回路１ａと同様、電源回路１ｄにおいても、電源ＩＣ１０ｄに、入力端子１１、出力端子１２、ＦＥＴ３０、分圧抵抗３１及び分圧抵抗３２が設けられており、出力端子１２に出力コンデンサＣｏ及び負荷ＬＤが接続される。電源ＩＣ１０ｄは、更に、符号６１〜６４によって参照される各部位を備える。誤差増幅器６２は図１（ａ）の誤差増幅器２３の例である。
【００５４】
基準電圧生成回路６１は、給電端子６１Ｔを有し、給電端子６１Ｔに供給される駆動電圧Ｖｃｃに基づき、基準電圧Ｖｒｅｆを生成する。駆動電圧Ｖｃｃが所定の起動電圧以下であるとき、基準電圧生成回路６１は基準電圧Ｖｒｅｆを生成及び出力できないが、以下では、基準電圧Ｖｒｅｆが生成できる程度に駆動電圧Ｖｃｃが大きい状態を考える。
【００５５】
誤差増幅器６２は、基準電圧生成回路６１からの基準電圧Ｖｒｅｆを受ける反転入力端子と、帰還電圧Ｖｆｂを受ける非反転入力端子を有し、基準電圧Ｖｒｅｆ及び帰還電圧Ｖｆｂに基づきＦＥＴ３０を制御する。ＦＥＴ３０の制御は、ＦＥＴ３０のゲート電圧（ＦＥＴ３０のゲートの電位）の制御により実現される。誤差増幅器６２による差電圧（Ｖｒｅｆ−Ｖｆｂ）をゼロに近づける制御により、定常状態において出力電圧Ｖｏは目標電圧Ｖｔｇにて安定化する。
【００５６】
ダイオード部６３は、入力電圧Ｖｉｎが加わる入力端子１１と給電端子６１Ｔとの間に設けられたｍ個の第１ダイオードから成る。図６の例では“ｍ＝３”であるが、ｍは２以上の任意の整数でありうる。“ｍ≧２”の場合、ｍ個の第１ダイオードは互いに直列接続され、ｍ個の第１ダイオードの直列回路が入力端子１１及び給電端子６１Ｔ間に設けられる。ここで、各第１ダイオードの順方向は、入力端子１１から給電端子６１Ｔに向かう方向と一致する。
【００５７】
ダイオード部６４は、出力電圧Ｖｏが加わる出力端子１２と給電端子６１Ｔとの間に設けられたｎ個の第２ダイオードから成る。図６の例では、“ｎ＝１”であるが、ｎは２以上の整数でありうる。“ｎ＝１”の場合、単一の第２ダイオードのアノード及びカソードが夫々出力端子１２及び給電端子６１Ｔに接続される。“ｎ≧２”の場合、ｎ個の第２ダイオードは互いに直列接続され、ｎ個の第２ダイオードの直列回路が出力端子１２及び給電端子６１Ｔ間に設けられる。ここで、各第２ダイオードの順方向は、出力端子１２から給電端子６１Ｔに向かう方向と一致する。
【００５８】
電源回路１ｄは、出力電圧Ｖｏが比較的小さい第１状態又は出力電圧Ｖｏが比較的大きい第２状態をとる。第１状態においては、入力端子１１からダイオード部６３を通じ電圧（Ｖｉｎ−Ｖｆ６３）が給電電圧Ｖｃｃとして給電端子６１Ｔに加わる一方、第２状態においては、出力端子１２からダイオード部６４を通じ電圧（Ｖｏ−Ｖｆ６４）が給電電圧Ｖｃｃとして給電端子６１Ｔに加わる。Ｖｆ６３は、ｍ個の第１ダイオードが導通するときのダイオード部６３での電圧降下であり、Ｖｆ６４は、ｎ個の第２ダイオードが導通するときのダイオード部６４での電圧降下である。
【００５９】
ここで、“Ｖｏ＜Ｖｔｈ”の成立時には、電圧（Ｖｉｎ−Ｖｆ６３）が電圧（Ｖｏ−Ｖｆ６４）よりも大きくなるように、且つ、“Ｖｏ＞Ｖｔｈ”の成立時には、電圧（Ｖｉｎ−Ｖｆ６３）が電圧（Ｖｏ−Ｖｆ６４）よりも小さくなるように、電圧Ｖｆ６３及びＶｆ６４が調整されている。電圧Ｖｆ６３及びＶｆ６４の調整を、ｍ及びｎの値の調整によって実現可能である。
【００６０】
このような調整により、“Ｖｏ＜Ｖｔｈ”の成立時には、ダイオード部６３を介して入力電圧Ｖｉｎに基づく電圧（Ｖｉｎ−Ｖｆ６３）が給電端子６１Ｔに供給され、“Ｖｏ＞Ｖｔｈ”の成立時には、ダイオード部６４を介して出力電圧Ｖｏに基づく電圧（Ｖｏ−Ｖｆ６４）が給電端子６１Ｔに供給される。“Ｖｏ＝Ｖｔｈ”の成立時には、入力端子１１及び出力端子１２の双方からダイオード部６３及び６４並びに給電端子６１Ｔを介して、基準電圧生成回路６１へ駆動電力が供給される。実際には、ダイオード部６３、６４に流れる電流の大きさ等に依存して電圧降下Ｖｆ６３、Ｖｆ６４が或る程度変化するため、“Ｖｏ＜Ｖｔｈ”又は“Ｖｏ＞Ｖｔｈ”の成立時においても差電圧（Ｖｏ−Ｖｔｈ）が微小であるときには、入力端子１１及び出力端子１２の双方から、ダイオード部６３及び６４並びに給電端子６１Ｔを介して、基準電圧生成回路６１へ駆動電力が供給される。
【００６１】
このように、電源回路１ｄによれば、“Ｖｏ＜Ｖｔｈ”が成立する期間において、入力電圧Ｖｉｎから基準電圧Ｖｒｅｆが生成され、“Ｖｏ＞Ｖｔｈ” が成立する期間において、出力電圧Ｖｏから基準電圧Ｖｒｅｆが生成される。このため、第１実施形態で述べたような電源回路の特性向上が図られる。
【００６２】
尚、図６の電源回路１ｄはシリーズレギュレータであるため、ｍは２以上に設定され且つ“ｍ＞ｎ”とされている（従って、Ｖｆ６３＞Ｖｆ６４）。しかしながら、後述されるような昇圧型のスイッチングレギュレータにダイオード部６３及び６４を設ける場合、ｍは１でありうるし、“ｍ≦ｎ”とされうる。“ｍ＝１”の場合、単一の第１ダイオードのアノード及びカソードを夫々入力端子１１及び給電端子６１Ｔに接続すれば良い。
【００６３】
ここで、図３〜図６の構成を対比する。図３〜図６の何れの構成においても電源回路の特性向上が図られるが、図５の構成では、切替スイッチ５３を通じて逆流電流が流れるおそれがあり、図６の構成では、ダイオード部６３及び６４で電圧降下が発生する。ダイオード部での電圧降下は、基準電圧Ｖｒｅｆの生成に最低限必要な入力電圧Ｖｉｎ又は出力電圧Ｖｏの増大を招くし、電圧降下分の電力消費が発生するため、そのような電圧降下は避けられるなら避けた方が良い。図４の構成では、そのような逆流電流又は電圧降下が生じることが無いという点で、図５及び図６の構成よりも優位性がある。
【００６４】
また、図４及び図５の構成のように切替スイッチ（４３、５３）を用いた場合、スイッチの切り替え時において電源回路の動作に異常が発生する可能性がある。これに対し、図３の構成では、そのような切り替えが成されないため、動作異常の発生が懸念されることが無い。更に、図３の構成では、ダイオード部での電圧降下が生じることが無いという点で、図６の構成よりも優位性がある。
【００６５】
＜＜第６実施形態＞＞
本発明の第６実施形態を説明する。図１（ａ）の電源回路１がシリーズレギュレータであることを想定して、その例である電源回路１ａ〜１ｄを説明したが、電源回路１はスイッチングレギュレータとして形成されていても良い。図７に、スイッチングレギュレータとして形成された電源回路１ｅの回路図を示す。電源回路１ｅは、電源ＩＣ１０ｅを備えると共に、インダクタ１０１、分圧抵抗３１及び３２並びに出力コンデンサＣｏを備える。電源回路１ｅ及び電源ＩＣ１０ｅは、図１（ａ）の電源回路１及び電源ＩＣ１０の例である。スイッチングレギュレータにおける出力トランジスタは、入力電圧Ｖｉｎに対するスイッチングにより（入力端子１１及び出力トランジスタを含む電流の流路を出力トランジスタのオン／オフによって交互に形成又は遮断することにより）、出力端子１２に出力電圧Ｖｏを発生させる。
【００６６】
電源ＩＣ１０ｅは、図３の電源ＩＣ１０ａにも含まれるＦＥＴ３０、生成回路３３及び３４並びに誤差増幅器３５を備える。生成回路３３及び３４並びに誤差増幅器３５の機能とそれらの接続関係は、上述した通りである。
【００６７】
電源回路１ｅにおいて、分圧抵抗３１及び３２並びに出力端子１２は電源ＩＣ１０の外に配置され、入力端子１１に接続されたソースを有するＦＥＴ３０のドレインは、ダイオード１０２のカソードとインダクタ１０１の一端に共通接続される。ダイオード１０２のアノードはグランドに接続される。インダクタ１０１の他端は、分圧抵抗３１及び３２の直列回路を介してグランドに接続されると共に出力トランジスタＣｏを介してもグランドに接続される。インダクタ１０１と分圧抵抗３１及び３２の直列回路と出力トランジスタＣｏとの接続点が、出力端子１２として機能する。分圧抵抗３１と分圧抵抗３２の接続点の電圧は帰還電圧Ｖｆｂとして誤差増幅器３５の非反転入力端子に供給される。尚、図７の例では、ＦＥＴ３０及びダイオード１０２が電源ＩＣ１０ｅに搭載されているが、ＦＥＴ３０及びダイオード１０２は電源ＩＣ１０ｅの外部に設置されても良い。
【００６８】
電源ＩＣ１０ｅは、誤差増幅器３５、三角波生成回路１０３及び比較器１０４を内包する制御回路１１０を備えている。比較器１０４において、誤差増幅器３５の出力信号と三角波生成回路１０３が生成及び出力する三角波信号とが比較される。その比較結果に基づき、制御回路１１０によってＦＥＴ３０がスイッチングされる。ＦＥＴ３０のスイッチングによって、入力電圧Ｖｉｎがパルス幅変調され、出力端子１２に直流の出力電圧Ｖｏが現れる。制御回路１１０は、基準電圧Ｖｒｅｆ及び帰還電圧Ｖｆｂに基づき当該スイッチング制御を行うため、定常状態において出力電圧Ｖｏは目標電圧Ｖｔｇにて安定化する。
【００６９】
電源回路１ｅによれば、シリーズレギュレータとして形成された電源回路１ａ等と同様、定常状態において出力電圧Ｖｏから基準電圧Ｖｒｅｆが生成される。このため、定常状態において入力電圧Ｖｉｎの変動に起因する基準電圧Ｖｒｅｆの変動が排除され、電源回路１ｅの特性（特にラインレギュレーション）の向上が図られる。スイッチングレギュレータにおける出力電圧には比較的多くのリップルが重畳されるため、出力電圧Ｖｏから基準電圧Ｖｒｅｆを生成することによるＰＳＲＲの向上効果は、シリーズレギュレータほど、高いとは言えない。
【００７０】
図７の電源回路１ｅは降圧型のスイッチングレギュレータであるが、電源回路１ｅが昇圧型のスイッチングレギュレータとなるように、電源回路１ｅを変形しても良い。つまり、電源回路１は降圧型又は昇圧型のスイッチングレギュレータでありうる。当該変形によって得られた電源回路１ｆの回路図を図８に示す。電源回路１ｆ及び電源回路１ｆ内の電源ＩＣ１０ｆの構成要素は、図７の電源回路１ｅ及び電源ＩＣ１０ｅと同様である。但し、電源回路１ｆでは、入力端子１１にインダクタ１０１の一端が接続され、インダクタ１０１の他端はＦＥＴ３０のソース及びダイオード１０２のアノードに共通接続され、ＦＥＴ３０のドレインはグランドに接続され、ダイオード１０２のカソードは分圧抵抗３１及び３２の直列回路を介してグランドに接続されると共に出力トランジスタＣｏを介してもグランドに接続され、ダイオード１０２のカソードと分圧抵抗３１及び３２の直列回路と出力トランジスタＣｏとの接続点が、出力端子１２として機能する。
【００７１】
また、図３に対応する第２実施形態の技術を、電源回路１としてのスイッチングレギュレータに適用する例を示したが、図４、図５又は図６に対応する第３、第４又は第５実施形態の技術を、電源回路１としてのスイッチングレギュレータに適用しても良い。また、スイッチングレギュレータの具体的回路構成は、図７及び図８に示したものに限定されず、スイッチングレギュレータに分類される任意の電源回路に対して、第１〜第５実施形態の技術を適用可能である。
【００７２】
＜＜第７実施形態＞＞
本発明の第７実施形態を説明する。第７実施形態では、図３〜図８の電源回路１ａ〜１ｆに対する変形技術を説明する。上述の説明におけるＦＥＴ３０はＰチャンネル型のＭＯＳＦＥＴであるが、電源回路１ａ〜１ｆにおいて、ＦＥＴ３０をＮチャンネル型のＭＯＳＦＥＴに置き換えることも可能である。ＦＥＴ３０がＰチャンネル型のＭＯＳＦＥＴであるときのＦＥＴ３０のソース、ドレインは、ＦＥＴ３０がＮチャンネル型のＭＯＳＦＥＴであるとき、夫々、ドレイン、ソースに置き換えられる。また、ＦＥＴ３０がＮチャンネル型のＭＯＳＦＥＴであるとき、誤差増幅器（３５、４４、５２、６２）の反転入力端子と非反転入力端子を、上述したものを基準として逆にすればよい。
【００７３】
また、ＦＥＴ３０をＪＦＥＴ（junction field-effect transistor）にて形成しても良い。また、Ｐ又はＮチャンネル型のＦＥＴ３０を、ＰＮＰ型又はＮＰＮ型のバイポーラトランジスタに置換しても良い。ＦＥＴ３０をバイポーラトランジスタに置換する場合、上述の説明文におけるゲート、ドレイン、ソースを、夫々、ベース、コレクタ、エミッタに読み替えれば良く、ゲート電圧をベース電圧に読み替えればよい。
【００７４】
＜＜第８実施形態＞＞
本発明の第８実施形態を説明する。以下において、電源回路１は、電源回路１ａ〜１ｆを含む上述の何れか任意の電源回路を指し、電源ＩＣ１０は、電源ＩＣ１０ａ〜１０ｆを含む上述の何れか任意の電源ＩＣを指す。
【００７５】
電源回路１及び電源ＩＣ１０を任意の電子機器に搭載することができる。この場合、当該電子機器内の電気部品の全部又は一部を出力電圧Ｖｏにて駆動させると良い。電子機器は、任意の情報の取得、再生又は加工等を行うことのできる任意の機器であり、例えば、携帯電話機、情報端末、パーソナルコンピュータ、オーディオ機器、表示パネル、磁気ディスク装置（磁気ディスク記憶装置）、光ディスク装置（例えば、ＤＶＤ（Digital Versatile Disc）又はＢＤ（Blu-ray（登録商標） Disc）を用いたデータ記憶／再生装置）、電子書籍リーダ、電子辞書、デジタルカメラ、ゲーム機器又はナビゲーション装置である。携帯電話機は、所謂スマートフォンに分類されるものであっても良い。電源回路１が搭載される電子機器の例として、図９にスマートフォンを示し、図１０にパーソナルコンピュータを示す。パーソナルコンピュータはノート型でも良い。
【００７６】
＜＜変形等＞＞
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。上述の実施形態に適用可能な注釈事項として、以下に、注釈１及び注釈２を記す。各注釈に記載した内容は、矛盾なき限り、任意に組み合わせることが可能である。
【００７７】
［注釈１］
入力電圧Ｖｉｎ及び出力電圧Ｖｏが負の電圧となるように、電源回路１の構成を変更しても良い。
【００７８】
［注釈２］
電源ＩＣ１０は、上述の電源回路１を形成するための集積回路を含んだ半導体装置である。第８実施形態で述べた電子機器は当該半導体装置を備えている。電源ＩＣ１０の中に、上述の電源回路１を形成する回路以外の回路が更に含まれていても構わない。電源ＩＣ１０に、複数の電源回路１を形成する回路素子が含まれていても良く、当該複数の電源回路１にスイッチングレギュレータ及びシリーズレギュレータが混在していても良い。入力端子１１は、電源ＩＣ１０と電源ＩＣ１０の外部との境界に位置する端子でなくても良く、電源ＩＣ１０の内部又は外部に存在する金属部分であっても良い。出力端子１２も同様である。出力電圧Ｖｏを用いて駆動する任意の負荷ＬＤ（集積化された演算処理装置等）が電源ＩＣ１０に含まれていても良い。
【００７９】
本発明は、出力電圧に応じた帰還電圧と基準電圧との比較結果に基づき出力トランジスタを制御する誤差増幅器を含んだ任意の電源回路に適用可能である。その比較結果に基づき出力トランジスタが制御される限り、誤差増幅器と出力トランジスタの間に他の回路素子（図７の例では、比較器１０４）が介在していても良い。
【符号の説明】
【００８０】
１、１ａ〜１ｆ  電源回路
１０、１０ａ〜１０ｆ  電源ＩＣ
１１  入力端子
１２  出力端子
２１、３０  出力トランジスタ
２３、３５、４４、５２、６２  誤差増幅器
４３、５３  切替スイッチ
４５、５４  スイッチ制御回路
６３、６４  ダイオード部
５１Ｔ、６１Ｔ  給電端子
【図１】
2015018443.tif 000003
【図２】
2015018443.tif 000004
【図３】
2015018443.tif 000005
【図４】
2015018443.tif 000006
【図５】
2015018443.tif 000007
【図６】
2015018443.tif 000008
【図７】
2015018443.tif 000009
【図８】
2015018443.tif 000010
【図９】
2015018443.tif 000011
【図１０】
2015018443.tif 000012
【図１１】
2015018443.tif 000013
【図１２】
2015018443.tif 000014