(57)【要約】【課題】通信速度の高速化に加えて、電磁妨害波の抑制及び耐サージ特性の向上化を図った差動信号伝送回路を提供する。【解決手段】差動信号伝送回路１００は、差動信号のハイレベルを出力するハイサイドトランジスタＭ１１とそのゲートに結合されるハイサイド電流調整部ＨＣ１０、差動信号のローレベルを出力するローサイドトランジスタＭ２１とそのゲートに結合されるローサイド電流調整部ＬＣ２０を有する。ハイサイド電流調整部ＨＣ１０にはスイッチＳＷ１１が、ローサイド電流調整部ＬＣ２０にはスイッチＳＷ２１が備えられ、それらのスイッチは差動信号のドミナントとレセッシブの論理値に準じた入力信号ＴＸ１で切り替えられる。差動信号のドミナント、レセッシブの期間に関わらず、ハイサイドトランジスタＭ１１及びローサイドトランジスタＭ２１は常にオン状態に置かれる。【選択図】図１
2015019219.tif 000002
【特許請求の範囲】
【請求項１】
差動信号を２つのバス線に出力する差動信号伝送回路であって、
電源端子と、
接地端子と、
第１主電流路と制御電極とを有し前記電源端子に結合され前記差動信号のハイレベルを出力するハイサイドトランジスタと、
前記第１主電流路の一端に結合され前記差動信号のハイレベルが伝達されるハイサイド出力端子と、
前記ハイサイド出力端子にその一方の端部が結合され前記２つのバス線の一方である第１バス線と、
前記第１バス線の他方の端部に第１端子が結合される負荷抵抗と、
前記負荷抵抗の第２端子にその一方の端部が結合され前記２つのバス線の他方である第２バス線と、
前記第２バス線に他方の端部が結合され前記差動信号のローレベルが伝達されるローサイド出力端子と、
第２主電流路と制御電極とを有し前記第２主電流路の一端が前記ローサイド出力端子に結合され前記第２主電流路の他端が前記接地端子に結合され前記差動信号のローレベルを出力するローサイドトランジスタと、
前記ハイサイドトランジスタの前記制御電極に結合され前記第１主電流路に流れる電流を調整するハイサイド電流調整部と、
前記ローサイドトランジスタの前記制御電極に結合され前記第２主電流路に流れる電流を調整するローサイド電流調整部と、
前記第１主電流路の前記一端と前記接地端子との間に結合される第１定電流回路と、
前記第２主電流路の前記一端と前記電源端子との間に結合される第２定電流回路とを備えることを特徴とする差動信号伝送回路。
【請求項２】
前記ハイサイド電流調整部は、前記ハイサイドトランジスタと第１カレントミラー回路を構成する第１トランジスタを有し、前記第１トランジスタには電流の大きさが異なる第１定電流源及び第２定電流源が結合され、前記第１トランジスタには前記第１定電流源及び第２定電流源のいずれか一方又は両者を加算した定電流源が選択されて流れ、前記第１トランジスタで選択された定電流源に比例させて、前記ハイサイドトランジスタの主電流路に流れる電流を調整し、前記ローサイド電流調整部は、前記ローサイドトランジスタと第２カレントミラー回路を構成する第２トランジスタを有し、前記第２トランジスタには電流の大きさが異なる第３定電流源及び第４定電流源が結合され、前記第２トランジスタには前記第３定電流源及び第４定電流源のいずれか一方又は両者を加算した定電流源が選択されて供給され、前記第２トランジスタで選択された定電流源の大きさに応じて、前記ローサイドトランジスタの主電流路に流れる電流が調整されることを特徴とする請求項１に記載の差動信号伝送回路。
【請求項３】
前記第１定電流源及び前記第２定電流源の少なくとも一方には第１スイッチ手段が結合され、前記第１スイッチ手段は、前記差動信号の前記ハイレベル又は前記ローレベルに応じて生成される論理値をもった入力信号に基づいてオン・オフし、前記第３定電流源及び前記第４定電流源の少なくとも一方には第２スイッチ手段が結合され、前記第２スイッチ手段は、前記差動信号の前記ハイレベル又は前記ローレベルに応じて生成される論理値に準じた入力信号に基づいて、オン・オフすることを特徴とする請求項２に記載の差動信号伝送回路。
【請求項４】
前記第１主電流路の一端と前記ハイサイド出力端子との間に直列かつ順方向に第１逆流防止ダイオードが結合され、前記第２主電流路の一端と前記ローサイド出力端子との間に直列かつ順方向に第２逆流防止ダイオードが結合されることを特徴とする請求項３に記載の差動信号伝送回路。
【請求項５】
前記第１電流回路は定電流源と前記定電流源に直列かつ順方向に結合された第１クランプダイオードを有し、前記第２電流回路には別の定電流源と前記定電流源に直列かつ順方向に結合された第２クランプダイオードを有することを特徴とする請求項４に記載の差動信号伝送回路。
【請求項６】
前記第１主電流路の一端と前記ハイサイド出力端子との間に直列かつ順方向に前記第１逆流防止ダイオードと第１防護トランジスタの直列接続体が結合され、前記ローサイド出力端子と前記第２主電流路の間に直列かつ順方向に前記第２逆流防止ダイオードと第２防護トランジスタの直列接続体が結合されることを特徴とする請求２に記載の差動信号伝送回路。
【請求項７】
前記第１主電流路の一端から前記ハイサイド出力端子に向かって前記第１逆流防止ダイオード、前記第１防護トランジスタがこの順に結合され、前記ローサイド出力端子から前記第２主電流路に向かって、前記第２逆流防止ダイオード、前記第２防護トランジスタがこの順に結合されていることを特徴とする請求項６に記載の差動信号伝送回路。
【請求項８】
前記差動信号伝送回路はＢｉＣＤＭＯＳプロセスで作り込まれていることを特徴とする請求項７に記載の差動信号伝送回路。
【請求項９】
前記第１防護トランジスタ及び前記第２防護トランジスタはＤＭＯＳトランジスタで形成されていることを特徴とする請求項８に記載の差動信号伝送回路。
【請求項１０】
電源端子と、
接地端子と、
第１主電流路と第１制御電極とを有し前記電源端子に結合され前記差動信号のハイレベル及びローレベルを出力する第１ハイサイドトランジスタと、
第２主電流路と第２制御電極とを有し前記電源端子に結合され前記差動信号のハイレベル及び前記差動信号のハイレベル及びローレベルを出力する第２ハイサイドトランジスタと、
第３主電流路と第３制御電極とを有し、前記第１主電流路の一端と前記接地端子との間に前記第３電流路の一端が結合される第１ローサイドトランジスタと、
第４主電流路と第４制御電極とを有し、前記第２主電流路の一端と前記接地端子との間に前記第４電流路が結合される第２ローサイドトランジスタと、
前記第１主電流路の一端と前記第３主電流路の一端との共通接続点に結合され前記差動信号を出力する第１出力端子と、
前記第２主電流路の一端と前記第４主電流路の一端との共通接続点に結合され前記差動信号を出力する第２出力端子と、
前記第１出力端子と前記第２出力端子に各別に結合される第１バス線及び第２バス線と、
前記第１バス線と前記第２バス線との間に結合される負荷抵抗と、
前記第１制御電極，第２制御電極，第３制御電極，及び第４制御電極に各別に結合され前記第１ハイサイドトランジスタ、前記第２ハイサイドトランジスタ、前記第１ローサイドトランジスタ、前記第２ローサイドトランジスタに供給する電流を各別に２段階に調整第１ハイサイド電流調整部，第２ハイサイド電流調整部，第１ローサイド電流調整部，及び第２ローサイド電流調整部を備え、
前記第１主電流路及び前記第２主電流路の各一端と前記接地端子との間に各別に定電流回路が結合され、
前記第３主電流路及び前記第４主電流路の各一端と前記電源端子との間に各別に定電流回路が結合されていることを特徴とする差動信号伝送回路、
【請求項１１】
前記第１ハイサイド電流調整部は、前記第１ハイサイドトランジスタと第１カレントミラー回路を構成する第１トランジスタを有し、前記第１トランジスタには電流の大きさが異なる第１定電流源及び第２定電流源が結合され、前記第１トランジスタには前記第１定電流源及び第２定電流源のいずれか一方又は両者を加算した定電流源が選択されて供給され、前記第１トランジスタで選択された定電流源に比例させて、前記第１ハイサイドトランジスタの前記第１主電流路に流れる電流を調整し、前記第２ハイサイド電流調整部は、前記第２ハイサイドトランジスタと第２カレントミラー回路を構成する第２トランジスタを有し、前記第２トランジスタには電流の大きさが異なる第１定電流源及び第２定電流源が結合され、前記第１トランジスタには前記第１定電流源及び第２定電流源のいずれか一方又は両者を加算した定電流源が選択されて供給され、前記第２トランジスタで選択された定電流源に比例させて、前記第２ハイサイドトランジスタの前記第１主電流路に流れる電流を調整し、前記第１ローサイド電流調整部は、前記第１ローサイドトランジスタと第３カレントミラー回路を構成する第３トランジスタを有し、前記第３トランジスタには電流の大きさが異なる第３定電流源及び第４定電流源が結合され、前記第３トランジスタには前記第３定電流源及び第４定電流源のいずれか一方又は両者を加算した定電流源が選択されて供給され、前記第３トランジスタで選択された定電流源に比例させて、前記第１ローサイドトランジスタの主電流路に流れる電流が調整されることを特徴とする請求項１０に記載の差動信号伝送回路。
【請求項１２】
前記第１主電流路の一端と前記第１出力端子との間に直列かつ順方向に第１逆流防止ダイオードと第１防護トランジスタの直列接続体が結合され、前記第２主電流路の一端と前記第２出力端子との間に直列かつ順方向に第２逆流防止ダイオードと第２防護トランジスタの直列接続体が結合され、前記第１出力端子と前記第３主電流路の一端との間に直列かつ順方向に第３逆流防止ダイオードと第３防護トランジスタの直列接続体が結合され、前記第２出力端子と前記第４主電流路の一端との間に直列かつ順方向に第４逆流防止ダイオードと第４防護トランジスタの直列接続体が結合されることを特徴とする請求項１１に記載の差動信号伝送回路。
【請求項１３】
前記第１主電流路の一端から前記第１出力端子に向かって前記第１逆流防止ダイオード、前記第１防護トランジスタがこの順に結合され、前記第１出力端子から前記第３主電流路の一端に向かって前記第３逆流防止ダイオード、前記第３防護トランジスタがこの順に結合され、前記第２主電流路の一端から前記第２出力端子に向かって前記第２逆流防止ダイオード、前記第２防護トランジスタがこの順に結合され、前記第２出力端子から前記第４主電流路の一端に向かって前記第４逆流防止ダイオード、前記第４防護トランジスタがこの順に結合されることを特徴とする請求項１２に記載の差動信号伝送回路。
【請求項１４】
前記差動信号伝送回路はＢｉＣＤＭＯＳプロセスで作り込まれていることを特徴とする請求項１３に記載の差動信号伝送回路。
【請求項１５】
前記第１防護トランジスタ、前記第２防護トランジスタ、前記第３防護トランジスタ、及び前記第４防護トランジスタはＤＭＯＳトランジスタで形成されていることを特徴とする請求項１４に記載の差動信号伝送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に車載、産業機器、医療機器等のＣＡＮ、ＦｌｅｘＲａｙ（登録商標）ネットワークに用いられる差動信号伝送回路に関する。
【背景技術】
【０００２】
たとえば、車載ネットワークとしてはＣＡＮ（Controller Area Network）、ＦｌｅｘＲａｙなど、２線式差動信号方式又は差動伝送回路と称されるバス方式が知られている。なお、ＦｌｅｘＲａｙは、ＣＡＮの次世代の規格として開発されたものである。ＣＡＮは国際標準規格のＩＳＯ１１８９８等で標準化されている。こうしたＣＡＮ、ＦｌｅｘＲａｙに関連する先行技術文献としては、たとえば引用文献１、引用文献２、引用文献３、及び引用文献４に開示されている。
【０００３】
引用文献１は容量性インピーダンスの不整合による通信品質の悪化を防止することができるトランシーバ、半導体装置及び通信システムを開示するも、ＥＳＤ（Electro-Static Discharge）からの保護についても開示する。引用文献２は差動信号伝送回路で駆動される信号伝送路における信号の非対称性を緩和し、コモンモード電流に起因する放射性ノイズを低減するとしている。具体的には、Ｐチャンネルトランジスタ、Ｎチャンネルトランジスタのゲート電位のスルーレートの制御を行い、信号伝送路から周囲に向かって放射する放射ノイズを低減するというものである。引用文献３は、ＦｌｅｘＲａｙに適用できる差動信号伝送回路を開示する。引用文献４は通信速度の高速化が図れる出力ドライバ回路を提供するとしている。正極差動出力ノード、負極差動出力ノードには比較的大きな容量が付加されるため通信速度の高速化が図れないとしている。こうした不具合を克服するために両出力ノードに充電電流及び放電電流を流す電流回路を設けることを開示する。
【０００４】
図１０は、従前よく知られたＣＡＮの概念図を示す。ＣＡＮ９００はマイクロコントローラ９１０、ＣＡＮプロトコルコントローラ９２０、トランシーバ９３０、ハイサイド出力端子ＣＡＮＨ、ローサイド出力端子ＣＡＮＬ、第１バス線ＳＨ、第２バス線ＳＬを有する。第１バス線ＳＨと第２バス線ＳＬとの間、すなわちハイサイド出力端子ＣＡＮＨとローサイド出力端子ＣＡＮＬとの間にＣＡＮ信号（差動信号）が出力される。第１バス線ＳＨ及び第２バス線ＳＬには図示しない、たとえばＥＣＵ（Electric controlled Unit）及び負荷抵抗ＲＬが結合されている。負荷抵抗ＲＬは一般的に終端抵抗と称され、第１バス線ＳＨ及び第２バス線ＳＬの両端を所定のインピーダンスで終端させるために用いられる。一方の終端抵抗のインピーダンスはＩＳＯ１１８９８では１２０Ω（標準値）と定められており、負荷抵抗ＲＬは一方の終端から他方の終端への反射電圧の抑制及びバスレベルの調整の役割を担っている。
【０００５】
マイクロコントローラ９１０に内蔵されたＣＡＮプロトコルコントローラ９２０はトランシーバ９３０を制御し、又、トランシーバ９３０からの受信信号を受ける。トランシーバ９３０は、バス送信信号すなわち第１バス線ＳＨ及び第２バス線ＳＬに送信する信号の発生、動作電流の調整と確保、各バス線の保護を行う。
【０００６】
第１バス線ＳＨ及び第２バス線ＳＬに信号を送信するときには、ＣＡＮプロトコルコントローラ９２０のポートＴＸからデジタル信号ＴＸＤがトランシーバ９３０に送られる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−３５４４９号公報
【特許文献２】特開２００５−２６０７９９号公報
【特許文献３】特開２００７−３１８６６４号公報
【特許文献４】特開２０１１−１６６２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、ＣＡＮやＦｌｅｘＲａｙにおいて、第１の目的は通信速度の高速化を図ることである。第２の目的は電磁妨害波（ＥＭＩ：Electro Magnetic Interference）の発生を抑制することである。第３の目的は耐サージ特性を向上させることである。
【課題を解決するための手段】
【０００９】
本書において主電流路とは、ＰＭＯＳ型トランジスタ及びＮＭＯＳ型トランジスタの場合は、それぞれソースからドレインに向かう電流経路、及びドレインからソースに向かう電流経路を指す。又、ＰＮＰトランジスタ及びＮＰＮトランジスタの場合は、それぞれエミッタからコレクタに向かう電流経路、及びコレクタからエミッタに向かう電流経路を指す。又、制御電極とはＭＯＳ型トランジスタを含むＭＩＳ型トランジスタの場合はゲートを指す。バイポーラトランジスタであるＰＮＰトランジスタ及びＮＰＮトランジスタの場合の制御電極はベースを指す。
【００１０】
本発明の一実施態様の差動信号伝送回路（１００）は、電源端子（ＶＣＣ１）と、接地端子（ＧＮＤ）と、第１主電流路（Ｍｉ１１）と制御電極（Ｎ１０）とを有し電源端子（ＶＣＣ１）に結合され差動信号のハイレベルを出力するハイサイドトランジスタ（Ｍ１１）と、第１主電流路（Ｍｉ１１）の一端（Ｎ１）に結合され差動信号のハイレベルが伝達されるハイサイド出力端子（ＣＡＮＨ）と、ハイサイド出力端子（ＣＡＮＨ）にその一方の端部が結合され２つのバス線（ＳＨ，ＳＬ）の１つである第１バス線（ＳＨ）と、第１バス線（ＳＨ）の他方の端部に第１端子が結合される負荷抵抗（ＲＬ）と、負荷抵抗（ＲＬ）の第２端子にその一方の端部が結合され２つのバス線のもう一方である第２バス線ＳＬ）と、第１バス線（ＳＨ）に他方の端部が結合され差動信号のローレベルが伝達されるローサイド出力端子（ＣＡＮＬ）と、第２主電流路（Ｍｉ２１）と制御電極（Ｎ２０）とを有し第２主電流路（Ｍｉ２１）の一端がローサイド出力端子（ＣＡＮＬ）に結合され第２主電流路（Ｍｉ２１）の他端が接地端子（ＧＮＤ）に結合され差動信号のローレベルを出力するローサイドトランジスタ（Ｍ２１）と、ハイサイドトランジスタ（Ｍ１１）の制御電極（Ｎ１０）に結合され第１主電流路（Ｍｉ１１）に流れる電流を調整するハイサイド電流調整部（ＨＣ１０）と、ローサイドトランジスタ（Ｍ２１）の制御電極（Ｎ２０）に結合され第２主電流路（Ｍｉ２１）に流れる電流を調整するローサイド電流調整部（ＬＣ２０）と、第１主電流路（Ｍｉ１１）の一端（Ｎ１）と接地端子（ＧＮＤ）との間に結合される第１定電流回路（ｉ３）と、第２主電流路（Ｍｉ２１）の一端（Ｎ２）と電源端子（ＶＣＣ１）との間に結合される第２定電流回路（ｉ６）とを備える。
【００１１】
又、本発明の別の実施態様の差動信号伝送回路（１００）は、ハイサイド電流調整部（ＨＣ１０）は、ハイサイドトランジスタ（Ｍ１１）と第１カレントミラー回路（Ｍ１１，Ｍ２１）を構成する第１トランジスタ（Ｍ１３）を有し、第１トランジスタ（Ｍ１３）には電流の大きさが異なる第１定電流源（ｉ１）及び第２定電流源（ｉ２）が結合され、第１トランジスタ（Ｍ１２）には第１定電流源（ｉ１）及び第２定電流源（ｉ２）のいずれか一方又は両者を加算した定電流源が選択されて流れ、第１トランジスタ（Ｍ１３）で選択された定電流源に応じて、ハイサイドトランジスタ（Ｍ１１）の第１主電流路（Ｍｉ１１）に流れる電流を調整し、ローサイド電流調整部（ＬＣ２０）は、ローサイドトランジスタ（Ｍ２１）と第２カレントミラー回路（Ｍ２１，Ｍ２３）を構成する第２トランジスタ（Ｍ２３）を有し、第２トランジスタ（Ｍ２３）には電流の大きさが異なる第３定電流源（ｉ４）及び第４定電流源（ｉ５）が結合され、第２トランジスタ（Ｍ２３）には第３定電流源（ｉ４）及び第４定電流源（ｉ５）のいずれか一方又は両者を加算した定電流源が選択されて供給され、第２トランジスタ（Ｍ２３）で選択された定電流源の大きさに応じて、ローサイドトランジスタ（Ｍ２１）の主電流路に流れる電流が調整される。
【００１２】
さらに本発明の別の実施態様の差動信号伝送回路（２００）は、電源端子（ＶＣＣ）と、接地端子（ＧＮＤ）と、第１主電流路（Ｍｉ３１）と第１制御電極（Ｎ１１０）とを有し電源端子（ＶＣＣ）に結合され差動信号のハイレベル及びローレベルを出力する第１ハイサイドトランジスタ（Ｍ３１）と、第２主電流路（Ｍｉ３３）と第２制御電極（Ｎ１３０）とを有し電源端子（ＶＣＣ）に結合され差動信号のハイレベル及び差動信号のハイレベル及びローレベルを出力する第２ハイサイドトランジスタ（Ｍ３３）と、第３主電流路（Ｍｉ３２）と第３制御電極（Ｎ１２０）とを有し、第１主電流路（Ｍｉ３１）の一端（Ｎ１１）と接地端子（ＧＮＤ）との間に第３電流路（Ｍｉ３２）の一端（Ｎ１２）が結合される第１ローサイドトランジスタ（Ｍ３２）と、第４主電流路（Ｍｉ３４）と第４制御電極（Ｎ１４０）とを有し、第２主電流路（Ｍｉ３３）の一端（Ｎ１３）と接地端子（ＧＮＤ）との間に第４電流路（Ｍｉ３４）が結合される第２ローサイドトランジスタ（Ｍ３４）と、第１主電流路（Ｍｉ３１）の一端（Ｎ１１）と第３主電流路（Ｍｉ３２）の一端（Ｎ１２）との共通接続点に結合されバス信号を出力する第１出力端子（ＢＰ）と、第２主電流路（Ｍｉ３３）の一端（Ｎ１３）と第４主電流路（Ｍｉ３４）の一端（Ｎ１４）との共通接続点に結合されバス信号を出力する第２出力端子（ＢＭ）と、第１出力端子（ＢＰ）と第２出力端子（ＢＭ）に各別に結合される第１バス線（ＳＰ）及び第２バス線（ＳＭ）と、第１バス線（ＳＰ）と第２バス線（ＳＭ）との間に結合される負荷抵抗（ＲＬ）と、第１制御電極（Ｎ１１０），第２制御電極（Ｎ１３０），第３制御電極（Ｎ１２０），及び第４制御電極（Ｎ１４０）に各別に結合され第１ハイサイドトランジスタ（Ｍ３１）、第２ハイサイドトランジスタ（Ｍ３３）、第１ローサイドトランジスタ（Ｍ３２）、第２ローサイドトランジスタ（Ｍ３４）に供給する電流を各別に２段階に調整する第１ハイサイド電流調整部（ＨＣ１０），第２ハイサイド電流調整部（ＨＣ１０），第１ローサイド電流調整部（ＬＣ２０），及び第２ローサイド電流調整部（ＬＣ２０）を備え、第１主電流路（Ｍｉ３１）及び第２主電流路（Ｍｉ３３）の各一端（Ｎ１１，Ｎ１３）と接地端子（ＧＮＤ）との間に各別に定電流回路（ｉ１１，ｉ１３）が結合され、第３主電流路（Ｍｉ３２）及び第４主電流路（Ｍｉ３４）の各一端（Ｎ１２，Ｎ１４）と電源端子（ＶＣＣ）との間に各別に定電流回路（ｉ１２，ｉ１４）が結合されている。
【発明の効果】
【００１３】
本発明の差動信号伝送回路によれば、通信速度の高速化が図れるとともに、電磁妨害波（ＥＭＩ：Electro Magnetic Interference）の発生を抑制することができる。さらに耐サージ特性の向上を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態にかかる差動信号伝送回路を示す。
【図２】本発明の第２の実施形態にかかる差動信号伝送回路を示す。
【図３Ａ】本発明の第２の実施形態にかかるローサイド出力端子側の回路接続と素子配置図を示す。
【図３Ｂ】本発明の第２の実施形態にかかるローサイド出力端子側の別の回路接続と素子配置図を示す。
【図４】本発明の第１及び第２の実施形態を実施するにあたり事前に検討した差動信号伝送回路を示す。
【図５Ａ】本発明の第１、第２の実施形態を実施するにあたり事前に検討した差動信号伝送回路のおもなノードの電位とＣＡＮ信号を示す。
【図５Ｂ】本発明の第１、第２の実施形態にかかる差動信号伝送回路のおもなノードの電位とＣＡＮ信号を示す。
【図６】本発明の第１、第２の実施形態にかかるハイサイドトランジスタのオンからオフに遷移するスルーレートを模式的に示す。
【図７】本発明の第３の実施形態にかかる差動信号伝送回路を示す。
【図８】本発明の第４の実施形態にかかる差動信号伝送回路を示す。
【図９】本発明の第４の実施形態にかかる差動信号伝送回路のおもなノードの電位とＣＡＮ信号を示す。
【図１０】従前よく知られているＣＡＮの概念図を示す。
【発明を実施するための形態】
【００１５】
（第１の実施形態）
図１はＩＳＯ１１８９８に準拠したＣＡＮに用いる差動信号伝送回路の第１の実施形態を示す。差動信号伝送回路１００は、第１電源端子ＶＣＣ１と、第２電源端子ＶＣＣ２と接地端子ＧＮＤを有する。第１電源端子ＶＣＣ１の電源電圧は５Ｖであり、第２電源端子ＶＣＣ２のそれは第１電源端子ＶＣＣ１の１／２の大きさであり、２．５Ｖである。
【００１６】
差動信号伝送回路１００は、ハイサイド出力部１０、ローサイド出力部２０、抵抗分割回路３０、ハイサイド出力端子ＣＡＮＨ、ローサイド出力端子ＣＡＮＬ、第１バス線ＳＨ、第２バス線ＳＬ、抵抗負荷ＲＬ、及び入力信号ＴＸ１を有する。第１バス線ＳＨの一方の端部はハイサイド出力端子ＣＡＮＨに、他方の端部は負荷抵抗ＲＬの第１端子に結合される。負荷抵抗ＲＬの第２端子は第２バス線ＳＬの一方の端部に、第２バス線ＳＬの他方の端部はローサイド出力端子ＣＡＮＬに結合される。
【００１７】
入力信号ＴＸ１のローレベルＬ、ハイレベルＨに応じてハイサイド出力端子ＣＡＮＨ、ローサイド出力端子ＣＡＮＬの両端に差動信号（ＣＡＮ信号）が出力される。このＣＡＮ信号のレベルに応じてドミナント及びレセッシブが決定される。入力信号ＴＸ１がローレベルＬのときはドミナントであり、論理“０”である。入力信号ＴＸ１がハイレベルＨのときはレセッシブであり、論理“１”である
【００１８】
ここで、ドミナントとレセッシブについて簡単に述べる。ドミナントは、ＣＡＮにおいては論理“０”である。このとき、ハイサイド出力端子ＣＡＮＨに３．５Ｖ（標準値）が、ローサイド出力端子ＣＡＮＬに１．５Ｖ（標準値）の電圧が出力され、第１バス線ＳＨ、第２バス線ＳＬに結合される図示しないたとえばＥＣＵのすべては優先状態におかれ通信が可能となる。レセッシブは、ＣＡＮにおいて論理“１”である。このとき、ハイサイド出力端子ＣＡＮＨに２．５Ｖ（標準値）が、ローサイド出力端子ＣＡＮＬに２．５Ｖ（標準値）の電圧が出力され、第２バス線ＳＨ、第２バス線ＳＬに結合される図示しないたとえばＥＣＵのすべては受容状態に置かれる。なお、ドミナントとレセッシブの信号波形とレベルの関係については後述する。
【００１９】
本発明にかかる差動信号伝送回路は、一般的に２線式差動信号方式とも称されるが、その所以は、ハイサイド出力端子ＣＡＮＨ及びローサイド出力端子ＣＡＮＬにそれぞれ結合される第１バス線ＳＨ及び第２バス線ＳＬの２本の線を用いる伝送方式であること、さらにこれら２つの線には差動信号すなわち極性が互いに１８０度反転した電圧（ＣＡＮ信号）が取り出されることに基づく。
【００２０】
差動信号伝送回路１００は通常、半導体集積回路で構成されるが、昨今は、ＢｉＣＤＭＯＳプロセス、すなわち、バイポーラプロセス、ＣＭＯＳプロセス、ＤＭＯＳプロセスを一体化した製造プロセスを採用することも少なくない。ＢｉＣＤＭＯＳプロセスで差動信号伝送回路を構成するならばハイサイドトランジスタＭ１１には、ＭＯＳトランジスタ、ＤＭＯＳトランジスタ、バイポーラトランジスタのいずれか１つをトランジスタの電流容量、オン抵抗、スイッチング応答特性、耐圧などの電気的特性に応じて適宜選択することができる。
【００２１】
ハイサイド出力部１０は、ハイレベル信号（電圧）をハイサイド出力端子ＣＡＮＨに出力する。ＩＳＯ１１８９８に準拠するＣＡＮでは、ハイレベル信号は電圧の最小値が２．５Ｖであり、最大値が３．５Ｖと定められている。第２電源端子ＶＣＣ２の電源電圧が２．５Ｖに設定されているのはハイサイドレベルの最小電圧を２．５Ｖに設定するためである。ハイサイドトランジスタＭ１１はたとえばＰＭＯＳトランジスタで構成することができるが、ＰＮＰ型バイポーラトランジスタを用いてもよい。
【００２２】
本発明の一実施形態では説明の便宜上、ハイサイドトランジスタＭ１１は、ＰＭＯＳトランジスタであるとする。ハイサイドトランジスタＭ１１のソースは、そのバックゲートと共に第１電源端子ＶＣＣ１に接続されている。したがって、ハイサイドトランジスタＭ１１のソース及びバックゲートの電圧は第１電源端子ＶＣＣ１の電源電圧５Ｖに固定されている。
【００２３】
ハイサイドトランジスタＭ１１の制御電極すなわちノードＮ１０で表示されたゲートには、ハイサイド電流調整部ＨＣ１０が結合されている。ハイサイド電流調整部ＨＣ１０は、トランジスタＭ１３、定電流源ｉ１，ｉ２及びスイッチＳＷ１１で構成されている。トランジスタＭ１３のドレイン（ソース）電流は、スイッチＳＷ１１がオフ（開）のときは定電流源ｉ１とほぼ等しく、スイッチＳＷ１１がオン（閉）したときのそれは、定電流源ｉ１に定電流源ｉ２を加えたものにほぼ等しくなる。すなわち、トランジスタＭ１３のドレイン電流は、スイッチＳＷ１１のオン・オフに応じて異なる２段階に設定されている。
【００２４】
トランジスタＭ１３は、ハイサイドトランジスタＭ１１と同じ導電型のＰＭＯＳ型である。トランジスタＭ１３のソースは、そのバックゲートと共に第１電源端子ＶＣＣ１に接続され、そのゲートとドレインは共通接続されハイサイドトランジスタＭ１１のゲートが接続されたノードＮ１０に接続されている。トランジスタＭ１３とハイサイドトランジスタＭ１１は、よく知られたカレントミラー回路を構成している。
【００２５】
カレントミラー回路の一部を構成するハイサイドトランジスタＭ１１の主電流路Ｍｉ１１に流れる主電流（ドレイン電流）ｉ１１ｄの大きさは、トランジスタＭ１３で生成される電流の大きに比例する。又、主電流ｉ１１ｄの制御、調整はハイサイド電流調整部ＨＣ１０で行われる。
【００２６】
ハイサイド電流調整部ＨＣ１０が結合されたノードＮ１０と接地端子ＧＮＤとの間には定電流源ｉ１が直結されている。もちろん、ノードＮ１０と定電流源ｉ１との間、又は定電流源ｉ１と接地端子ＧＮＤとの間に図示しないスイッチを結合させ、図示しないスイッチを入力信号ＴＸ１で制御するようにしてもよい。
【００２７】
ノードＮ１０と接地端子ＧＮＤとの間には、定電流源ｉ１の電流経路とは別にスイッチＳＷ１１を介して定電流源ｉ２が結合されている。定電流源ｉ２はスイッチＳＷ１１がオン（閉）したときにノードＮ１０側すなわちトランジスタＭ１３のドレインから接地端子ＧＮＤに向かう電流経路の電流源となる。図１にはスイッチＳＷ１１がオフしているとき、すなわち開いている状態を示している。    
【００２８】
スイッチＳＷ１１がオフすなわち開いているときは、スイッチＳＷ１１及び他のスイッチの制御を受けない定電流源ｉ１がトランジスタＭ１３のドレイン（ソース）電流として流れる。定電流源ｉ１は、トランジスタＭ１３を弱くオンさせるだけの電流であれば十分である。弱くオンされたトランジスタＭ１３はハイサイドトランジスタＭ１１を駆動するには十分ではないが、ハイサイドトランジスタＭ１１に比較的小さな電流を流せる程度には駆動することができる。ここで、強くオンさせるとは、負荷を駆動するに十分な電圧、電流が供給されていることを指す。すなわち、定電流源ｉ１にはハイサイドトランジスタＭ１１が、ハイサイド出力端子ＣＡＮＨ、負荷ＲＬに主電流ｉ１１ａを流すための駆動能力は要求されていない。すなわち、定電流源ｉ１は、トランジスタＭ１３及びハイサイドトランジスタＭ１１のゲートすなわちノードＮ１０の電位Ｖ１０を所定のレベルに保持するだけで足りる。
【００２９】
定電流源ｉ１のみがトランジスタＭ１３のドレイン（ソース）電流として流れているときのノードＮ１０の電位Ｖ１０Ｈは、Ｖ１０Ｈ＝（ＶＣＣ１−ＶＧＳ１）となる。ここで、ＶＣＣ１は第１電源端子ＶＣＣ１の電源電圧であり、ＶＧＳ１は、定電流源ｉ１を流すために、すなわち、トランジスタＭ１３を弱くオンさせるに必要なゲート・ソース間電圧である。
【００３０】
スイッチＳＷ１１は入力信号ＴＸ１に応動する。入力信号ＴＸ１のローレベルＬとハイレベルＨ、スイッチＳＷ１１のオン・オフとの組み合わせは設計事項であり、たとえば、入力信号ＴＸ１がローレベルＬのときにスイッチＳＷ１１がオン（閉）し、ハイレベルＨのときにスイッチＳＷ１１がオフ（開）となるように選ぶことができる。
【００３１】
入力信号ＴＸ１に応動してスイッチＳＷ１１がオンになると、定電流源ｉ２の電流経路がノードＮ１０側と接地端子ＧＮＤとの間に形成される。このとき、トランジスタＭ１３のソース・ドレイン間には定電流源ｉ１と定電流源ｉ２とを加えた定電流源（ｉ１＋ｉ２）が流れ、トランジスタＭ１３及びハイサイドトランジスタＭ１１は強くオンする。両者トランジスタが強くオンすると、ハイサイドトランジスタＭ１１は負荷抵抗ＲＬの両端に所定のＣＡＮ信号を出力することができる。
【００３２】
両者トランジスタが強くオンしたときのノードＮ１０の電位Ｖ１０Ｌは、Ｖ１０Ｌ＝（ＶＣＣ１−ＶＧＳ２）となる。ここで、電圧ＶＧＳ２は定電流源ｉ１と定電流源ｉ２とを加えた電流を、ドレイン（ソース）電流として流すために必要なトランジスタＭ１３のゲート・ソース間電圧である。前述のゲート・ソース間電圧ＶＧＳ１とは、ＶＧＳ２＞ＶＧＳ１の関係に置かれる。
【００３３】
すなわち、ゲート・ソース間電圧ＶＧＳ２は定電流源ｉ２が増加した分だけ定電流源ｉ１のときのゲート・ソース間電圧ＶＧＳ１よりは大きくなる。このため、接地端子ＧＮＤからみた場合、ノードＮ１０の電位はスイッチＳＷ１１がオンのときは、それがオフのときよりも低くなるので、Ｖ１０Ｌ＜Ｖ１０Ｈの関係に置かれる。ノードＮ１０の電位Ｖ１０Ｈと電位Ｖ１ＯＬとの差は定電流源ｉ１とｉ２の大きさに応じて決定される。すなわち、両者の定電流源の差が大きいほど、ゲート・ソース間電圧の差は増大する。
【００３４】
ハイサイドトランジスタＭ１１のゲート電位すなわちノードＮ１０の電位Ｖ１０は、スイッチＳＷ１１のオンとオフの切り替え時には電位Ｖ１０Ｌと電位Ｖ１０Ｈとの間で遷移する。これらの電位の差は、第１電源端子ＶＣＣ１と接地端子ＧＮＤとの電位差５Ｖよりははるかに小さい、たとえば、０．５Ｖ〜１Ｖの範囲である。言い換えれば、入力信号ＴＸ１がハイレベルＨからローレベルＬ又はローレベルＬからハイレベルＨに切り替わり、ＣＡＮ信号の状態がレセッシブからドミナントへ又はこの逆に切り替わるときの、ハイサイドトランジスタＭ１１のゲート電位の変化量を小さく収めることができる。これによってスイッチングに要する時間は小さくて済むので通信速度の高速化が図れる。
【００３５】
ハイサイドトランジスタＭ１１の主電流路Ｍｉ１１の一端であるドレインはノードＮ１で表示されている。主電流路Ｍｉ１１はハイサイドトランジスタＭ１１のソースからドレインに向かう電流経路である。図１にはハイサイドトランジスタＭ１１のドレインをノードＮ１に直結させたが、この回路構成には限定されない。たとえば、ハイサイドトランジスタＭ１１のドレインに図示しない抵抗の一端を接続し、その他端をノードＮ１に接続させるようにしてもよい。ノードＮ１には逆流防止ダイオードＤ１１のアノードが接続され、そのカソードはハイサイド出力端子ＣＡＮＨに接続されている。すなわち、主電流路Ｍｉ１１と直列にかつ順方向に逆流防止ダイオードＤ１１が接続されている。
【００３６】
逆流防止ダイオードＤ１１は本発明においては必須の構成要件ではないが、ハイサイド出力端子ＣＡＮＨに何らかのサージ電圧が到来すると主電流路Ｍｉ１１の電流経路とは逆方向の電流、すなわち、ノードＮ１から第１電源端子ＶＣＣ１に向かって電流が逆流するという不具合を排除するために有用である。このため、逆流防止ダイオードＤ１１はハイサイド出力端子ＣＡＮＨからハイサイドトランジスタＭ１１に向かっては電気的に逆経路に結合される。
【００３７】
差動信号伝送回路１００は、前に述べたように半導体集積回路で構成されている。このため、ノードＮ１と図示しない各電極との間には図示しない寄生容量が形成されている。
【００３８】
こうした寄生容量はＣＡＮやＦｌｅｘＲａｙネットワークに限らず一般的に、スイッチング回路の応答特性に何らかの影響を及ぼすことが知られている。たとえば寄生容量は通信速度を低下させ信号伝達に遅延を生じさせる。
【００３９】
ノードＮ１に結合された定電流回路i３の電流の大きさは、ハイサイド電流調整部ＨＣ１０の定電流源ｉ１よりは十分に大きくなるように選ばれている。これによって、定電流源ｉ１で駆動されたときのハイサイドトランジスタＭ１３の主電流（ドレイン電流）ｉ１１ｄはすべて定電流回路ｉ３に流れるようになり、負荷ＲＬ側に流れる主電流ｉ１１ａを０にしてハイサイド出力端子ＣＡＮＨの電位をレセッシブの電位に保持することができる。定電流源ｉ１はスイッチＳＷ１１のオン・オフに関わらず常に生成されている。したがって、定電流回路ｉ３には、入力信号ＴＸ１がローレベルＬ及びハイレベルＨのいずれにあろうとも、すなわち、スイッチＳＷ１１がオンであってもオフであっても常にハイサイドトランジスタＭ１１の主電流（ドレイン電流）ｉ１１ｄとして流れている。
【００４０】
定電流回路i３の電流の大きさはハイサイドトランジスタＭ１１の主電流ｉ１１ａの約３０分の１程度に設定されている。たとえば、主電流ｉ１１ａの大きさは３３ｍＡ程度であり、定電流回路i３に流れる電流は１ｍＡ程度に設定されている。なお、ＣＡＮの国際標準規格上、主電流ｉ１１ａの大きさの許容範囲は制約を受けることになるが、定電流回路i３の電流の大きさは本発明での設計事項であり、消費電力からみるとできるだけ小さいほうが好ましい。しかし、あまり小さく設定すると、半導体集積回路の製造上のばらつきによって、各トランジスタ、各定電流源等の回路動作点、各種特性等が変動しやすくなるので、これらに鑑みて定電流回路i３の回路構成及び定電流値を決定することになる。
【００４１】
定電流回路i３と直列に結合されたクランプダイオードＤ１２は、ノードＮ１の電位を所定のレベルにクランプするために用意されているが必須の構成要件ではない。ノードＮ１の最小レベルをクランプダイオードＤ１２の順方向電圧分Ｖｄだけ接地端子ＧＮＤの電位から持ち上げるようにしている。これによってノードＮ１の電位の変化量はＶＣＣ１から（ＶＣＣ１−Ｖｄ）となり遷移に要する時間を短くすることができる。この結果、応答速度の迅速化が図れ、通信速度の高速化が図れる。なお、図１にはクランプダイオードＤ１２の数は１つとしたがそれ以上用いてもよい。しかし、クランプダイオードＤ１２の数をあまり増加させるとノードＮ１の最小電位は高くなりすぎ、ハイサイドトランジスタＭ１１のスイッチングの切り替えや、ハイサイド出力端子ＣＡＮＨの電圧設定に影響を与えることを配慮しなければならない。
【００４２】
なお、クランプダイオードＤ１２を用いずに定電流回路i３のみを用いたときのノードＮ１の最小電位は、定電流回路i３の回路構成上完全に０Ｖにするのは不可能であり最小レベルは０．２Ｖ程度である。又、最大電位も同様の理由により第１電源端子ＶＣＣ１の電源電圧５Ｖよりはやや低い４．８Ｖ程度である。
【００４３】
ハイサイドトランジスタＭ１１のドレインすなわちノードＮ１から出力された主電流ｉ１１ａは逆流防止ダイオードＤ１１、ハイサイド出力端子ＣＡＮＨ、第１バス線ＳＨ、負荷抵抗ＲＬ、ローサイド出力端子ＣＡＮＬを介してローサイド出力部２０に供給される。ハイサイドトランジスタＭ１１から供給される主電流ｉ１１ａ、及び負荷抵抗ＲＬの大きさによって、ハイサイド出力端子ＣＡＮＨとローサイド出力端子ＣＡＮＬとの間に出力されるＣＡＮ信号の電圧レベルが決定される。
【００４４】
ローサイド出力部２０は、ＣＡＮ信号のローレベル信号（電圧）をローサイド出力端子ＣＡＮＬに出力する。ローサイド出力部２０と、ハイサイド出力部１０とは互いに相補の関係に置かれている。ＩＳＯ１１８９８に準拠するＣＡＮでは、ＣＡＮ信号のローレベルの標準値はドミナントのレベルは１．５Ｖ、レセッシブのレベルは２．５Ｖである。ローサイドトランジスタＭ２１はハイサイドトランジスタＭ１１とは逆導電型のたとえばＮＭＯＳトランジスタで構成することができるが、ＮＰＮ型のバイポーラトランジスタを用いてもよい。
【００４５】
本発明の一実施形態では説明の便宜上、ローサイドトランジスタＭ２１は、ＮＭＯＳトランジスタであるとする。ローサイドトランジスタＭ２１のソースは、そのバックゲートと共に接地端子ＧＮＤに接続されている。したがって、ローサイドトランジスタＭ２１のソース及びバックゲートの電圧はほぼ０Ｖに固定されている。
【００４６】
ローサイドトランジスタＭ２１の制御電極すなわちノードＮ２０で表示されたゲートにはローサイド電流調整部ＬＣ２０が結合されている。ローサイド電流調整部ＬＣ２０は、トランジスタＭ２３、定電流源ｉ４，ｉ５、及びスイッチＳＷ２１で構成されている。トランジスタＭ２３は、ローサイドトランジスタＭ２１と同じ導電型のＮＭＯＳ型である。トランジスタＭ２３のソースは、そのバックゲートと共に接地電位ＧＮＤに接続され、そのゲートとドレインは共通接続され、ローサイドトランジスタＭ２１のゲートが接続されたノードＮ２０に接続されている。トランジスタＭ２３とローサイドトランジスタＭ２１は、よく知られたカレントミラー回路を構成している。
【００４７】
カレントミラー回路の一部を構成するローサイドトランジスタＭ２１の主電流路Ｍi２１に流れる主電流ｉ２１ｄの大きさは、トランジスタＭ２３で生成される電流の大きさで決定され、又、主電流ｉ２１ｄの制御、調整はローサイド電流調整部ＬＣ２０で行われる。
【００４８】
ノードＮ２０と第１電源端子ＶＣＣ１との間には定電流源ｉ４が直結されている。もちろん、ノードＮ２０と定電流源ｉ４との間、又は定電流源ｉ４と第１電源端子ＶＣＣ１との間に図示しないスイッチを結合させ、そのスイッチを入力信号ＴＸ１で制御するようにしてもよい。
【００４９】
ノードＮ２０と第１電源端子ＶＣＣ１との間には、定電流源ｉ４の電流経路とは別にスイッチＳＷ２１を介して定電流源ｉ５が結合されている。定電流源ｉ５はスイッチＳＷ２１がオン（閉）したときに第１電源端子ＶＣＣ１からノードＮ２０に向かう電流経路の電流源となる。図１にはスイッチＳＷ２１がオフしているとき、すなわち開いている状態を示している。スイッチＳＷ２１は入力信号ＴＸ１に応動する。入力信号ＴＸ１のローレベルＬ・ハイレベルＨと、スイッチＳＷ１１のオン・オフとの組み合わせは設計事項である。たとえば、入力信号ＴＸ１がローレベルＬのときにスイッチＳＷ２１がオン（閉）し、ハイレベルＨのときにスイッチＳＷ１１がオフ（開）となるように選ぶことができる。なお。入力信号ＴＸ１のローレベル・ハイレベルＨと、ＣＡＮ信号のドミナント・レセッシブとの間には所定の関連性がもたされている。
【００５０】
スイッチＳＷ２１がオフすなわち開いているときは、スイッチＳＷ２１及び他のスイッチの制御を受けない定電流源ｉ４がトランジスタＭ２３のドレイン（ソース）電流として流れる。定電流源ｉ４の大きさは、トランジスタＭ２３及びローサイドトランジスタＭ２１を弱くオンさせるだけで十分である。ここで弱くオンさせるとは、トランジスタＭ２３、ローサイドトランジスタＭ２１に小電流が流れている状態であり、ローサイドトランジスタＭ２１は負荷ＲＬに流れる電流を受け入れるには十分な状態ではないことを指している。したがって定電流源ｉ４にはローサイドトランジスタＭ２１が、ローサイド出力端子ＣＡＮＬ、負荷ＲＬに主電流ｉ２１ａを流すだけの駆動能力は要求されていない。すなわち、定電流源ｉ４はローサイドトランジスタＭ２１のゲートすなわちノードＮ２０の電位を所定のレベルに保持するだけあれば十分である。
【００５１】
定電流源ｉ４がトランジスタＭ２３のドレイン（ソース）電流として流れているときのノードＮ２０の接地端子ＧＮＤからみた電位Ｖ２０Ｌは、Ｖ２０Ｌ＝ＶＧＳ３となる。ここで、電圧ＶＧＳ３は、トランジスタＭ２３に定電流源ｉ４を流すために必要なトランジスタＭ２３のソース・ゲート間電圧である。
【００５２】
入力信号ＴＸ１に応動してスイッチＳＷ２１がオンになると、定電流源ｉ５の電流経路がノードＮ２０と第１電源端子ＶＣＣ１との間に形成され、トランジスタＭ２３のソース・ドレイン間には定電流源ｉ４と定電流源ｉ５とを加えた電流（ｉ４＋ｉ５）が流れる。両者トランジスタが強くオンすると、ローサイドトランジスタＭ２１は、ハイサイド出力端子ＣＡＮＨ、第１バス線ＳＨ、負荷抵抗ＲＬ、第２バス線ＳＬ、ローサイド出力端子ＣＡＮＬ、逆流防止ダイオードＤ２１を介して、ハイサイドトランジスタＭ１１から供給された主電流ｉ１１ａを引き込む。これによって、ローサイド出力端子ＣＡＮＬにＣＡＮ信号のローレベル信号が出力される。
【００５３】
両者トランジスタが強くオンしたときのノードＮ２０の接地端子ＧＮＤからみた電位Ｖ２０Ｈは、Ｖ２０Ｈ＝ＶＧＳ４となる。ここで電圧ＶＧＳ４は、定電流源ｉ４と定電流源ｉ５を加えた電流（ｉ４＋ｉ５）を流すために必要なトランジスタＭ２３のゲート・ソース間電圧である。前述のゲート・ソース間電圧ＶＧＳ３とはＶＧＳ４＞ＶＧＳ３の関係に置かれている。スイッチＳＷ２１がオンになったときには定電流源ｉ４，ｉ５の両者がトランジスタＭ２３に流れるので、ゲート・ソース間電圧ＶＧＳ４は、定電流源ｉ４のみを流すために必要なゲート・ソース間電圧ＶＧＳ３よりは大きくなる。
【００５４】
ローサイドトランジスタＭ２１の主電流路Ｍｉ２１の一端であるドレインはノードＮ２で表示されている。主電流路Ｍｉ２１は、ローサイドトランジスタＭ２１のドレインからソースに向かう電流経路である。図１にはローサイドトランジスタＭ２１のドレインをノードＮ２に直結させたが、この回路構成には限定されない。たとえば、ローサイドトランジスタＭ２１のドレインに図示しない抵抗の一端を接続し、その他端をノードＮ２に接続させるようにしてもよい。ノードＮ２には逆流防止ダイオードＤ２１のカソードが接続され、そのアノードはローサイド出力端子ＣＡＮＬに接続されている。すなわち、主電流路Ｍｉ２１と直列にかつ順方向に逆流防止ダイオードＤ２１が接続されている。
【００５５】
逆流防止ダイオードＤ２１は本発明においては必須の構成要件ではないが、ローサイド出力端子ＣＡＮＬに何らかのサージ電圧が到来すると主電流路Ｍｉ２１とは逆方向の電流、すなわち、接地端子ＧＮＤからノードＮ２に向かって電流が逆流するという不具合を排除するために有用である
【００５６】
ローサイド出力部２０は、前に述べたように半導体集積回路で構成されている。このため、ノードＮ２と各回路素子の図示しない各電極との間には図示しない寄生容量が形成されている。
【００５７】
こうした寄生容量はＣＡＮやＦｌｅｘＲａｙネットワークに限らず一般的に、スイッチング回路の応答特性に何らかの影響を及ぼすことが知られている。たとえば寄生容量は通信速度を低下させ信号伝達に遅延を生じさせる。
【００５８】
定電流回路ｉ６の電流の大きさは定電流源ｉ４よりは十分に大きくなるように選ばれている。これによって、定電流源ｉ４によってトランジスタＭ２３が駆動され、トランジスタＭ２３によってローサイドトランジスタＭ２１が駆動されるときに、ローサイドトランジスタＭ２１の主電流（ドレイン電流）ｉ２１ｄは、定電流回路ｉ６からのみ供給され、ローサイド出力端子ＣＡＮＬ側から供給される主電流ｉ２１ａを０に抑えられるからである。主電流ｉ２１ａが０ならば、ローサイド出力端子ＣＡＮＬの電位をレセッシブのレベルに保持することができる。定電流回路ｉ６は、入力信号ＴＸ１がローレベルＬ及びハイレベルＨのいずれであろうとも、すなわち、スイッチＳＷ２１がオンであってもオフであっても第１電源端子ＶＣＣ１及び第２電源端子ＶＣＣ２の電源電圧が供給されている期間中は、ローサイドトランジスタＭ２１の主電流（ドレイン電流）ｉ２１ｄとして常に流れている。
【００５９】
定電流回路ｉ６の電流の大きさはローサイドトランジスタＭ２１の主電流ｉ２１ａの３０分の１程度に設定する。たとえば、主電流ｉ２１ａが３３ｍＡ程度であり、定電流回路ｉ６の電流の大きさは１ｍＡ程度である。なお、ＣＡＮの国際標準規格上、主電流ｉ２１ａの大きさの許容範囲は制約を受けることになるが、定電流回路ｉ６の電流の大きさは本発明での設計事項であり、消費電力からみるとできるだけ小さいほうが好ましい。しかし、あまり小さく設定すると、半導体集積回路上の製造上のばらつきによって、各トランジスタ、各定電流源等の回路動作点、各種特性等が変動しやすくなるので、これらに鑑みて定電流回路ｉ６の回路構成及び定電流値を決定することになる。
【００６０】
定電流回路ｉ６と直列に結合されたクランプダイオードＤ２２はノードＮ２の電位を所定のレベルにクランプするために用意されているが必須の構成要件ではない。ノードＮ２の最大レベルをクランプダイオードＤ２２の順方向電圧分Ｖｄだけ第１電源端子ＶＣＣ１の電圧よりも低くなるようにしている。これによってノードＮ２の電位の変化量はＶＣＣ１から（ＶＣＣ１−Ｖｄ）となり遷移に要する時間を短くすることができる。この結果、応答速度の迅速化が図れ、通信速度の高速化が図れる。なお、図１にはクランプダイオードＤ２２の数は１つとしたがそれ以上用いてもよい。しかし、クランプダイオードＤ２２の数をあまり増加させるとノードＮ２の最小電位は高くなりすぎ、ローサイドトランジスタＭ２１のスイッチングの切り替えや、ローサイド出力端子ＣＡＮＬの電圧設定に影響を与えることを配慮しなければならない。
【００６１】
なお、クランプダイオードＤ２２を用いずに定電流回路ｉ６のみを用いたときのノードＮ２の最大電位は、定電流回路ｉ６の回路構成上、５Ｖではなく４．８Ｖ程度であり、最小電位は接地電位ＧＮＤよりもやや高い０．２Ｖ程度である。
【００６２】
ローサイドトランジスタＭ２１のドレインすなわちノードＮ２にはハイサイド出力部１０から送り出される主電流ｉ１１ａが、逆流防止ダイオードＤ１１、ハイサイド出力端子ＣＡＮＨ、第１バス線ＳＨ、負荷抵抗ＲＬ、第２バス線ＳＬ、ローサイド出力端子ＣＡＮＬ、逆流防止ダイオードＤ２１を介して流入される。
【００６３】
なお、ハイサイド電流調整部ＨＣ１０に配置されたスイッチＳＷ１１と、ローサイド電流調整部ＬＣ２０に配置されたスイッチＳＷ２１は連動して同じ動作状態を取るように選ばれている。入力信号ＴＸ１がたとえば、ローレベルＬのときにはスイッチＳＷ１１及びスイッチＳＷ２１は共にオンとなり、入力信号ＴＸ１が、ハイレベルのときにはスイッチＳＷ１１及びスイッチＳＷ２１は共にオフとなる。
【００６４】
入力信号ＴＸ１がローレベルＬのとき、スイッチＳＷ１１，ＳＷ２１が共にオンされると、ハイサイドトランジスタＭ１１から出力された主電流ｉ１１ａは逆流防止ダイオードＤ１１、ハイサイド出力端子ＣＡＮＨ、第１バス線ＳＨ、負荷抵抗ＲＬ、第２バス線ＳＬ、ローサイド出力端子ＣＡＮＬ、逆流防止ダイオードＤ２１を介してローサイドトランジスタＭ２１に流れ込む。
【００６５】
ローサイドトランジスタＭ２１に、ハイサイドトランジスタＭ１１から出力された主電流ｉ１１ａが流れ込む状態がＣＡＮ信号のドミナントに相当する。
【００６６】
一方、入力信号ＴＸ１がハイレベルＨのとき、スイッチＳＷ１１，ＳＷ２１は共にオフとなり、ハイサイドトランジスタＭ１１からローサイドトランジスタＭ２１に供給される主電流ｉ１１ａはほぼ０となる。このときに、ハイサイドトランジスタＭ１１に流れる電流はほとんど定電流回路ｉ３に流れるだけ又、ローサイドトランジスタＭ２１に流れる電流はほとんど電流回路ｉ６に流れるだけであるので、ハイサイド出力端子ＣＡＮＨとローサイド出力端子ＣＡＮＬとの間、すなわち負荷抵抗ＲＬの両端に出力されるＣＡＮ信号は第２電源端子ＶＣＣ２の電源電圧に等しい２．５Ｖとなる。
【００６７】
抵抗分割回路３０は、第２電源端子ＶＣＣ２と抵抗Ｒ１１，Ｒ１２で構成されている。抵抗Ｒ１１の第１端子は第２電源端子ＶＣＣ２に、その第２端子はハイサイド出力端子ＣＡＮＨにそれぞれ接続されている。抵抗Ｒ１２の第１端子は第２電源端子ＶＣＣ２に、その第２端子はローサイド出力端子ＣＡＮＬに接続されている。抵抗Ｒ１１，Ｒ１２はハイサイド出力端子ＣＡＮＨ及びローサイド出力端子ＣＡＮＬを所定の直流電位に固定するためである。
【００６８】
第１バス線ＳＨ、第２バス線ＳＬとの間には図示しないたとえばＥＣＵが結合され、ＣＡＮを構成している。又、第１バス線ＳＨ、第２バス線ＳＬとの間には負荷抵抗ＲＬが結合されている。ここで負荷抵抗ＲＬは第１バス線ＳＨ、第２バス線ＳＬの両終端抵抗を含む。
【００６９】
（第２の実施形態）
図２は本発明の差動信号伝送回路にかかる第２の実施形態を示す。第１の実施形態との違いはハイサイド出力部１０Ａに防護トランジスタＭ１２を、ローサイド出力部２０Ａに防護トランジスタＭ２２をそれぞれ設けたことである。防護トランジスタＭ１２はハイサイド出力端子ＣＡＮＨと逆流防止ダイオードＤ１１のカソードとの間に接続させ、ハイサイド出力端子ＣＡＮＨに到来する不所望なサージ電圧によってハイサイドトランジスタＭ１１及び逆流防止ダイオードＤ１１が破壊又は劣化するのを防護する役目を担っている。防護トランジスタＭ１２のソース・ドレイン間の耐圧は５０Ｖ以上を確保している。
【００７０】
ハイサイド出力部１０に配置された防護トランジスタＭ１２には、ハイサイドトランジスタＭ１１と同じ導電型のＰＭＯＳトランジスタを用いる。好ましくは高耐圧が得られるＤＭＯＳトランジスタを採用する。防護トランジスタＭ１２のソース及びバックゲートは逆流防止ダイオードＤ１１のカソードに接続され、そのドレインはハイサイド出力端子ＣＡＮＨに接続されている。防護トランジスタＭ１２のゲートは常に接地端子ＧＮＤに保持している。なぜならば、防護トランジスタＭ１２のソース電位が閾値電圧Ｖｔｈに達した時点で瞬時にオンに入り、差動信号伝送回路の本来の回路動作に支障をきたさないようにするためである。
【００７１】
ハイサイド出力端子ＣＡＮＨには正負双方の所定電圧、たとえば−２７Ｖ〜４０Ｖの耐圧が要求されている。こうした要求を満たすためにもソース・ドレイン間の耐圧が５０Ｖ以上のＤＭＯＳ構造のＰＭＯＳトランジスタを採用する。これによって、ハイサイド出力端子ＣＡＮＨに到来した不所望なサージ電圧が、逆流防止ダイオードＤ１１及びハイサイドトランジスタＭ１１に印加されるという不具合を未然に阻止することができる。
【００７２】
ローサイド出力部２０Ａに配置された防護トランジスタＭ２２には、ローサイドトランジスタＭ２１と同じ導電型のＮＭＯＳトランジスタを用いる。好ましくは高耐圧が得られるＤＭＯＳトランジスタを採用する。防護トランジスタＭ２２のソース及びバックゲートはノードＮ２に接続され、そのドレインは逆流防止ダイオードＤ２１のカソードに接続され、逆流防止ダイオードＤ２１のアノードはローサイド出力端子ＣＡＮＬに接続されている。防護トランジスタＭ２２のゲートは常に第１電源端子ＶＣＣ１又は第２電源端子ＶＣＣ２に接続している。なぜならば、防護トランジスタＭ２２のドレイン電位が閾値電圧Ｖｔｈに達した時点で瞬時にオンに入り、差動信号伝送回路１００Ａ本来の回路動作に支障をきたさないようにするためである。
【００７３】
逆流防止ダイオードＤ２１のアノードはローサイド出力端子ＣＡＮＬに接続されている。すなわち、ローサイド出力端子ＣＡＮＬに直接、逆流防止ダイオードＤ２１が結合されている。このことはハイサイド出力端子ＣＡＮＨには直接、防護トランジスタＭ１２を結合した回路構成とは相違している。
【００７４】
ローサイド端子ＣＡＮＬには正負双方の所定電圧、たとえば−２７Ｖ〜４０Ｖの耐圧が要求されている。こうした要求を満たすためにもローサイド出力端子ＣＡＮＬ側に、ソース・ドレイン間の耐圧がたとえば５０Ｖ以上のＮチャンネル型ＤＭＯＳトランジスタを採用する。これによって、ローサイド出力端子ＣＡＮＬに到来した不所望なサージ電圧が、ローサイドトランジスタに印加されるという不具合を未然に阻止することができる。
【００７５】
図２に示した差動信号伝送回路１００Ａは、防護トランジスタＭ１２，Ｍ２２を採用しているので、ハイサイド出力端子ＣＡＮＨ、ローサイド出力端子ＣＡＮＬの耐サージ特性が向上できるという効果を奏する。図２，図１において両者とも、ハイサイド電流調整部ＨＣ１０、ローサイド電流調整部ＬＣ２０、定電流回路i３，ｉ６を採用しなかった場合には、図２に示した差動信号伝送回路は、図１に示した差動信号伝送回路に比べて、通信速度の応答性すなわち通信速度の高速化という点で劣ることは否めない。なぜならば、防護トランジスタＭ１２，Ｍ２２を採用しているために、ノードＮ１からハイサイド出力端子ＣＡＮＨまでの電気経路、及びノードＮ２からローサイド出力端子ＣＡＮＬまでの電気経路が長くなるからである。電気経路が長くなると、インピーダンス及び電気経路に介在される分布容量が増大し、ノードＮ１，Ｎ２の電位が所定の電位に落ち着くまでにさらに時間を要するようになるからである。これは通信速度の低下を意味する。
【００７６】
しかし、図２に示した本発明の第２の実施形態では、防護トランジスタＭ１２，Ｍ２２を採用するも、併せて、ハイサイド電流調整部ＨＣ１０、ローサイド電流調整部ＬＣ２０、定電流回路ｉ３，ｉ６を採用することによって、通信速度の向上を図った差動信号伝送回路を提供することができる。
のである。
【００７７】
第２の実施形態では図１に示した第１の実施形態と同じハイサイド電流調整部ＨＣ１０、ローサイド電流調整部ＬＣ２０、定電流回路i３，ｉ６を採用している。これらについては既に説明済みであるのでここでの説明は省略する。
【００７８】
ローサイド出力部２０Ａでは、逆流防止ダイオードＤ２１と保護トランジスタＭ２２の直列接続体をローサイド出力端子ＣＡＮＬに結合する場合、ローサイド出力端子ＣＡＮＬに直接、逆流防止ダイオードＤ２１を接続する場合と、保護トランジスタＭ２２を直接、接続する場合の２とおりが考えられる。ここで両者の違いについて説明する。
【００７９】
図３Ａ、図３Ｂは、ローサイド出力端子ＣＡＮＬ側の回路接続と素子配列を模式的に示している。とりわけ、図２に示した逆流防止ダイオードＤ２１及び防護トランジスタＭ２２をＢｉＣＤＭＯＳプロセスで作り込んだ場合を示す。
【００８０】
図３Ａは、ローサイド出力端子ＣＮＡＬ、防護トランジスタＭ２２、逆流防止ダイオードＤ２１、ノードＮ２の順序で回路接続を施したもので、図２示とは逆流防止ダイオードＤ２１と防護トランジスタＭ２２の回路接続を入れ替えたものである。図３Ｂは図２示のとおりに回路接続を施したものである。
【００８１】
図３Ａ、図３Ｂに示した逆流防止ダイオードＤ２１及び防護トランジスタＭ２２はＢｉＣＤＭＯＳプロセスで次のように作り込まれている。すなわち、導電型がＰ型の半導体基板ｓｕｂには、選択的に導電型がＮ型の埋込層Ｂ／Ｌが形成される。埋込層Ｂ／Ｌの上方部には埋込層Ｂ／Ｌの存在に関係なく導電型がＮ型のエピタキシャル層Ｎ-Ｅｐｉが所定の厚みで形成される。そして、埋込層Ｂ／Ｌの上方部には導電型がＰ型の井戸層Ｐ-Ｗｅｅｌが形成される。
【００８２】
図３Ａ、図３Ｂを正視して図面の左側には防護トランジスタＭ２２が、その右側には逆流防止ダイオードＤ２１を配置している。防護トランジスタＭ２２と逆流防止ダイオードＤ２１との素子間分離は、半導体基板ｓｕｂに電気的に接触する下部分離層Ｌ／Ｉと、その上方部の井戸層Ｐ-Ｗｅｌｌと、井戸層Ｐ-Ｗｅｌｌの中に形成されたＰ型の高濃度領域Ｐ+と、その高濃度領域Ｐ+を接地電位ＧＮＤに接続する結線で構成される。又、各素子の各電極間は選択酸化膜ＬＯＣＯＳで電気的に分離される。
【００８３】
井戸層Ｐ-Ｗｅｌｌには防護トランジスタＭ２２のソースを形成するために導電型がＮ型の高濃度領域Ｎ+と井戸層Ｐ-Ｗｅｌｌの電極を取るために導電型がＰ型の高濃度領域Ｐ+が形成され、高濃度領域Ｎ+と高濃度領域Ｐ+は電気的に共通接続されている。ここで、井戸層Ｐ-Ｗｅｌｌは防護トランジスタＭ２２のバックゲートに相当するので、防護トランジスタＭ２２のソースとそのバックゲートとは共通接続される。
【００８４】
井戸層Ｐ-Ｗｅｌｌの一主面上にはゲートが形成され、ゲートは第１電源端子ＶＣＣ１に接続される。ゲートを挟んで井戸層Ｐ-Ｗｅｌｌと対向したエピタキシャル層Ｎ-Ｅｐｉ
の所定箇所には導電型がＮ型である井戸層Ｎ-Ｗｅｌｌを形成して防護トランジスタＭ２２のドレインを形成し、その中にドレイン電極を取り出すために導電型がＮ型の高濃度領域Ｎ+を形成する。防護トランジスタＭ２２のドレインはローサイド出力端子ＣＡＮＬに接続されている。
【００８５】
図３Ａ、図３Ｂを正視して防護トランジスタＭ２２の右側に配置された逆流防止ダイオードＤ２１は、Ｐ-Ｗｅｌｌ全体がアノード領域であり、アノード領域の一部にはその電極を取り出すための高濃度領域Ｐ+とカソードを形成するために導電型がＮ型の高濃度領域Ｎ+が形成される。逆流防止ダイオードＤ２１のカソードはノードＮ２すなわちローサイドトランジスタＭ２１のドレインに接続される。
【００８６】
図３Ａに示した回路接続は、ローサイド出力端子ＣＡＮＬに防護トランジスタＭ２２を結合したものを示す。こうした回路接続においては、半導体基板ｓｕｂとエピタキシャル層Ｎ−Ｅｐｉとの間に寄生ダイオードＤｓが形成される。寄生ダイオードＤｓは、ローサイド出力端子ＣＡＮＬに到来するたとえば、-２７Ｖ〜４０Ｖのサージ電圧を阻止するには十分とは言えない。なぜならば、たとえば、ローサイド出力端子ＣＡＮＬにたとえば−２７Ｖのサージ電圧が到来すると、寄生ダイオードＤｓの順方向に２７Ｖの電圧が印加され、半導体基板ｓｕｂと防護トランジスタＭ２２のドレインとの間に過大電流が流れ、防護トランジスタＭ２２は劣化又は破壊に至るためである。なお、ローサイド出力端子ＣＡＮＬにたとえば正の４０Ｖのサージ電圧が到来したときは、寄生ダイオードＤｓの逆方向の耐圧は８０Ｖは保証できるので、十分に阻止することができる。
【００８７】
図３Ｂは、図３Ａのものとは一部の素子間の回路接続を入れ換えたものである。すなわち、ローサイド出力端子ＣＡＮＬに逆流防止ダイオードＤ２１を介して防護トランジスタＭ２２を結合させたもので、図２に示した本発明の第２の実施形態と等価である。図３Ｂに示した回路接続は、井戸層Ｐ-Ｗｅｌｌ、エピタキシャル層Ｎ-Ｅｐｉ、半導体基板ｓｕｂとの間に寄生のＰＮＰ型のバイポーラトランジスタＭｓが形成されることになる。本発明での寄生トランジスタＭｓのエミッタ・コレクタ間の耐圧は−３５Ｖ〜５０Ｖであるので、ローサイド出力端子ＣＡＮＬに到来するたとえば、-２７Ｖ〜４０Ｖのサージ電圧を阻止するには十分である。
【００８８】
本発明の第２の実施形態では図３Ａに示した回路接続よりも図３Ｂに示した回路接続を採用することで防護トランジスタＭ２２による耐サージ特性は向上することができる。なお、ハイサイド出力端子ＣＡＮＨには直接、防護トランジスタＭ１２を接続させているが、防護トランジスタＭ１２は導電型がＰ型のＤＭＯＳトランジスタであるので、防護トランジスタＭ２２に生じるような不具合は十分に排除することができる。
【００８９】
図４は本発明の第２の実施形態を実施するにあたり事前に検討した差動信号伝送回路である。差動信号伝送回路１００Ｂは、第２の実施形態（図２）での差動信号伝送回路１００Ａとは次の点で相違する。第１にハイサイド出力部１０Ｂは、定電流源ｉ７，ｉ８、スイッチＳＷ１２，ＳＷ１３が第１電源端子ＶＣＣ１と接地端子ＧＮＤとの間に直列に結合され、スイッチＳＷ１２とスイッチＳＷ１３との共通接続点がハイサイドトランジスタＭ１１のゲートすなわちノードＮ１０に結合される回路構成を採用している。この点について本発明の第２の実施形態（図２）はハイサイドトランジスタＭ１１のゲートにハイサイド電流調整部ＨＣ１０を採用していること点で相違する。
【００９０】
第２にハイサイド出力部１０Ｂには、図２に示した定電流回路ｉ３及びクランプダイオードＤ１２を採用していないことである。本発明での定電流回路ｉ３は、ハイサイドトランジスタＭ１１の主電流（ドレイン電流）ｉ１１ｄであるが、併せてノードＮ１に蓄積された電荷を放電する放電経路にもなり、通信速度の高速化を図るには重要な回路である。しかし図４にはこうした放電回路は採用していないものを示している。
【００９１】
第３にローサイド出力部２０Ｂは、定電流源ｉ９，ｉ１０、スイッチＳＷ２２，ＳＷ２３が第１電源端子ＶＣＣ１と接地端子ＧＮＤとの間に直列に結合され、スイッチＳＷ２２とスイッチＳＷ２３との共通接続点はローサイドトランジスタＭ２１のゲートに結合される回路構成を採用している。この点について本発明の第２の実施形態（図２）はハイサイドトランジスタＭ２１のゲートにローサイド電流調整部ＬＣ２０を採用している点で相違する。
【００９２】
第４にローサイド出力部２０Ｂには、図２に示した定電流回路ｉ６及びクランプダイオードＤ２２を採用していないことである。
【００９３】
図４において、スイッチＳＷ１２，１３及びスイッチＳＷ２２，２３は入力信号ＴＸ１に応動する。入力信号ＴＸ１がローレベルＬのとき、スイッチＳＷ１２はオフ、スイッチＳＷ１３はオンであるとする。入力信号ＴＸ１がハイレベルのときの各スイッチの状態は先の状態の逆になる。
【００９４】
又、入力信号ＴＸ１がローレベルＬのときスイッチＳＷ２２はオフであり、スイッチＳＷ２３はオンであるとする。スイッチＳＷ２２，２３には入力信号ＴＸ１がインバータＩＮＶで反転された信号が印加される。したがって、入力信号ＴＸ１がローレベルのときは、スイッチＳＷ２２はオンとなり、スイッチＳＷ２３はオフとなる。入力信号ＴＸ１がローレベルＬのときハイサイドトランジスタＭ１１及びローサイドトランジスタＭ２１は共にオンとなる。このときがＣＡＮ信号のドミナントの状態で論理は“０”である。
【００９５】
入力信号ＴＸ１がハイレベルＨのとき、ハイサイドトランジスタＭ１１及びローサイドトランジスタＭ２１は共にオフとなる。このときがレセッシブの状態で論理は“１”である。
【００９６】
ハイサイド出力部１０Ｂにおいては、定電流源ｉ７，ｉ８、及びスイッチＳＷ１２，ＳＷ１３のオン・オフによって、ハイサイドトランジスタＭ１１のゲートすなわちノードＮ１０Ｂには電位Ｖ１０Ｂが生成される。電位Ｖ１０Ｂは定電流源ｉ７，ｉ８を生成する回路構成にも依存するが、理想的には第１電源端子ＶＣＣ１の電源電圧から接地電位ＧＮＤまでの比較的振幅の大きなパルス電圧である。
【００９７】
又、ローサイド出力部２０Ｂにおいては、定電流源ｉ９，ｉ１０、及びスイッチＳＷ２２，２３のオン・オフによって、ローサイドトランジスタＭ２１のゲートすなわちノードＮ２０Ｂには電位２０Ｂが生成される。電位２０Ｂは定電流源ｉ９，ｉ１０の回路構成にも依存するが、理想的には第１電源端子ＶＣＣ１の電源電圧から接地電位ＧＮＤまでの比較的振幅の大きなパルス電圧である。
【００９８】
図４に示した差動信号伝送回路１００Ｂにおいては、ＣＡＮ信号のドミナント及びレセッシブの切り替えは、ハイサイドトランジスタＭ１１のゲート及びローサイドトランジスタのゲートに印加される０Ｖから５Ｖまでの比較的大きな振幅の遷移によって行われる。ドミナントとレセッシブの切り替えに要する電位差が大きくなるほど両者間での切替時間は増大し通信速度の高速化の妨げとなる。
【００９９】
図５Ａは、図４に示した差動信号伝送回路１００Ｂにおいて、ノードＮ１０Ｂ及びノードＮ２０Ｂの電位、及びハイサイド出力端子ＣＡＮＨとローサイド出力端子ＣＡＮＬに出力される差動信号（ＣＡＮ信号）を示す。
【０１００】
図５Ａにおいて、電位Ｖ１０Ｂは図４においてのノードＮ１０Ｂの電位を示す。電位Ｖ１０ＢのローレベルＶ１０ＢＬはほぼ０Ｖであり、ハイレベルＶ１０ＢＨはほぼ５Ｖである。ハイサイドトランジスタＭ１１のゲートには０Ｖから５Ｖに遷移するパルス電圧が印加される。電位Ｖ２０ＢはノードＮ２０の電位であり、電位ＶＢ１０とは極性が斑点されている。電位Ｖ２０ＢのローレベルＶ２０ＢＬ及びハイレベルＢ２０ＢＨも電位Ｖ１０Ｂとほぼ同じ大きさであり、ローサイドトランジスタＭ２１のゲートには０Ｖから５Ｖに遷移するパルス電圧が印加される。
【０１０１】
ハイサイドトランジスタＭ１１のゲートが０Ｖで、ローサイドトランジスタＭ２１のゲートが５Ｖであるとき、すなわち期間Ｔ１ＡではハイサイドトランジスタＭ１１及びローサイドトランジスタＭ２１は共にオンである。このとき、差動信号（ＣＡＮ信号）はドミナントとなる。
【０１０２】
ハイサイドトランジスタＭ１１のゲートが５Ｖで、ローサイドトランジスタＭ２１のゲートが０Ｖであるとき、すなわち期間Ｔ２ＡではハイサイドトランジスタＭ１１及びローサイドトランジスタＭ２１は共にオフである。このとき、ＣＡＮ信号はレセッシブとなる。
【０１０３】
ドミナントとは“優先”を意味する。図５Ａに示したドミナントの信号がハイサイド出力端子ＣＡＮＨ及びローサイド出力端子ＣＡＮＬを介して、各別に第１バス線ＳＨ及び第２バス線ＳＬに送信されると、両バス線に結合される図示しないたとえばＥＣＵのすべては優先状態に置かれ通信が可能となる。
【０１０４】
レセッシブとは“受容”を意味し、ハイサイド出力端子ＣＡＮＨ及びローサイド出力端子ＣＡＮＬには第２電源端子ＶＣＣ２で決定された２．５Ｖの信号（電圧）が出力される。すなわち、両者の電圧差が０Ｖの信号が出力される。レセッシブ状態ではすべてのたとえばＥＣＵは受容状態に置かれる。
【０１０５】
図５Ａにはドミナント及びレセッシブの状態に置かれたＣＡＮ信号（差動信号）を示しさらに、領域Ｐ１Ａ、Ｐ２Ａ、及びＰ３Ａの３つの領域を示す。これら３つの領域は差動信号伝送回路１００Ｂの差動信号がローレベルからハイレベルに遷移するタイミングとハイレベルからローレベルに遷移するときの信号の上昇率及び下降率すなわちスルーレートを示している。
【０１０６】
領域Ｐ１Ａは、ハイサイドトランジスタＭ１１がオンからオフへ遷移し始めるときにハイサイド出力端子ＣＡＮＨにおいて、電圧が３．５Ｖから２．５Ｖの信号に遷移する信号波形及びスルーレートを示す。領域Ｐ１Ａは、ハイサイドトランジスタＭ１１のオンからオフに遷移し始めるタイミングは急峻でありスルーレートが大きい状態を示している。領域Ｐ１Ａのスルーレートは定電流源ｉ７，ｉ８の大きさを選ぶことで調整可能である。一般的にこの種の差動信号伝送回路やスイッチング回路ではスルーレートは大きいほど高速通信を行うことが可能となる。しかし、スルーレートを大きくすると、スイッチング時に電磁妨害波（ＥＭＩ）が発生するという不具合が生じる。したがって、通信速度と耐ＥＭＩ特性を向上させることとはトレードオフの関係に置かれる。このため、実用的な差動信号伝送回路を提供するときには両者の妥協点を見出さなければならない。
【０１０７】
領域Ｐ２Ａは、ハイサイド出力端子ＣＡＮＨの信号レベルが３．５Ｖから２．５Ｖに遷移する直前の信号波形と、ローサイド出力端子ＣＡＮＬの信号レベルが１．５Ｖから２．５Ｖに遷移する直前の信号波形の両者を示す。すなわち、ハイサイドトランジスタＭ１１及びローサイドトランジスタＭ２１が共にオンからオフになる直前のハイサイド出力端子ＣＡＮＨとローサイド出力端子ＣＡＮＬに出力される差動信号波形及びスルーレートを示す。
【０１０８】
領域Ｐ２Ａに示した差動信号波形、スルーレートは、領域Ｐ１Ａとは異なり、ノードＮ１Ｂ及びノードＮ２Ｂに結合される回路素子、回路構成、インピーダンス及び容量成分の影響を受ける。特に図４に示した差動信号伝送回路１００Ｂは、耐サージ特性を向上させるために防護トランジスタＭ１２を採用している。このために、ハイサイドトランジスタＭ１１から第２電源端子ＶＣＣ２までの電気経路と、防護トランジスタＭ２２から第２電源端子ＶＣＣ２までの電気経路が図１のものに比べて増大し、インピーダンス、容量成分による信号遅延が生じ通信速度が低下する。
【０１０９】
領域Ｐ２Ａに示す信号波形及びスルーレートはそれぞれ電圧が３．５Ｖ及び１．５Ｖから、２．５Ｖまでに落ち着く時間は緩やかであり、スルーレートが小さいことを示している。
【０１１０】
領域Ｐ３Ａは、ローサイドトランジスタＭ２１がオンからオフへ遷移し始めるときにローサイド出力端子ＣＡＮＬに、１．５Ｖから２．５Ｖの電圧が生じるタイミングの差動信号の波形及びスルーレートを示す。領域Ｐ３Ａは、ローサイドトランジスタＭ２１のオンからオフに遷移し始めるタイミングが速くスルーレートが比較的大きいことを示している。領域Ｐ３Ａのスルーレートは定電流源ｉ９，ｉ１０の大きさを選ぶことで調整可能である。一般的にこの種の差動信号伝送回路やスイッチング回路ではスルーレートが大きいほど高速通信を行うことが可能となる。しかし、スルーレートを大きくすると、スイッチング時に電磁妨害波（ＥＭＩ）が発生し易くなるために好ましくない。したがって、通信速度と耐ＥＭＩ特性を向上させることとはトレードオフの関係に置かれる。このため、実用的な差動信号伝送回路を提供するときには両者の妥協点を見出さなければならない。
【０１１１】
ハイサイドトランジスタＭ１１のオン・オフによって生成されるＣＡＮ信号の立下り時のスルーレートは領域Ｐ１Ａと領域Ｐ２Ａを合わせたものである。定電流源ｉ７，ｉ８を大きくして、領域Ｐ１Ａでのスルーレートを大きくすれば電磁妨害波が発生し易くなり好ましくない。一方、電磁妨害波の発生を抑えるために定電流源ｉ７，ｉ８を小さくすると領域Ｐ１Ａでのスルーレートは小さくなり、領域Ｐ２Ａでのスルーレートを合わせた立下り時の全体のスルーレートはさらに小さくなり、通信速度が低下する。こうした事象はローサイドトランジスタＭ２１についても同じことが言える。
【０１１２】
図５Ｂは図２に示した本発明にかかる差動信号伝送回路１００Ａにおいての、ハイサイド出力端子ＣＡＮＨ、ローサイド出力端子ＣＡＮＬに出力されるＣＡＮ信号（差動信号）の波形及びスルーレートを模式的に示す。
【０１１３】
図５Ｂにおいて、電位Ｖ１０は図２，ハイサイド出力部１０ＡのノードＮ１０の電位を示す。電位Ｖ１０は、電位Ｖ１０Ｈと電位Ｖ１０Ｌの２つの電位を有する。電位Ｖ１０Ｈは、ハイサイド電流調整部ＨＣ１０で定電流源ｉ１が選択されたときの電位である。電位Ｖ１０Ｈは、第１電源端子ＶＣＣ１の電源電圧よりもゲート・ソース間電圧ＶＧＳ１だけ低い。ここで、ゲート・ソース間電圧ＶＧＳ１は、定電流源ｉ１が流れたときのトランジスタＭ１３のゲート・ソース間電圧である。又、電位Ｖ１０Ｌは、ハイサイド電流調整部ＨＣ１０で定電流源（ｉ１＋ｉ２）が選択されたときの電位である。電位Ｖ１０Ｌは、第１電源端子ＶＣＣ１の電源電圧よりもゲート・ソース間電圧ＶＧＳ２だけ低い。ここで、ゲート・ソース間電圧ＶＧＳ２は、ハイサイド電流調整部ＨＣ１０で定電流源（ｉ１＋ｉ２）が選択されたとき、すなわちスイッチＳＷ１１がオンされたときのトランジスタＭ１３のゲート・ソース間電圧である。
【０１１４】
電位Ｖ２０は、図２，ローサイド出力部２０ＡのノードＮ２０の電位を示す。電位Ｖ２０は、電位Ｖ２０Ｈと電位Ｖ２０Ｌの２つの電位を有する。電位Ｖ２０Ｈは、ローサイド電流調整部ＬＣ２０で定電流源（ｉ４＋ｉ５）が選択されたとき、すなわち、スイッチＳＷ２１がオンされたときのトランジスタＭ２３のゲート・ソース間電圧ＶＧＳ４に等しい。電位Ｖ２０Ｌは、ローサイド電流調整部ＬＣ２０で定電流源ｉ４が選択されたときのトランジスタＭ２３のゲート・ソース間電圧ＶＧＳ３に等しい。
【０１１５】
ノードＮ１０が電位Ｖ１０Ｌ、ノードＮ２０が電位Ｖ２０Ｈのとき、すなわち期間Ｔ１ＢではハイサイドトランジスタＭ１１、ローサイドトランジスタＭ２１は共に強くオンされ、このとき、ＣＡＮ信号はドミナントとなる。一方、ノードＮ１０が電位Ｖ１０Ｈ、ノードＮ２０が電位Ｖ２０Ｌのとき、すなわち期間Ｔ２ＢではハイサイドトランジスタＭ１１、ローサイドトランジスタＭ２１は共に弱くオンされるが、負荷抵抗ＲＬ側に所定の電流を供給するまでは至らない。このときのＣＡＮ信号はレセッシブとなる。
【０１１６】
領域Ｐ１Ｂは、図５Ａに示した領域Ｐ１Ａとは異なり、スルーレートをやや小さくなるように調整した状態を示している。スルーレートは定電流源ｉ１，ｉ２の大きさを選ぶことで調整される。スルーレートを小さくするには定電流源ｉ１，ｉ２を小さくすればよい。スルーレートを小さくする目的は言うまでもなく電磁妨害波の発生を抑制するためである。
【０１１７】
領域Ｐ２Ｂは、ハイサイド出力端子ＣＡＮＨの電圧が３．５Ｖから２．５Ｖに遷移する直前の出力信号波形と、ローサイド出力端子ＣＡＮＬの電圧が１．５Ｖから２．５Ｖに遷移する直前の出力信号波形及びスルーレートを示す。すなわち、ドミナントからレセッシブに遷移する直前のＣＡＮ信号の波形及びスルーレートを模式的に示す。
【０１１８】
領域Ｐ２Ｂに示したＣＡＮ信号の波形、スルーレートは、図５Ａ、領域Ｐ２Ａに比べてスルーレートが大きくなるように調整された状態を示している。領域Ｐ２Ｂでの差動信号波形及びスルーレートは定電流回路ｉ３，ｉ６に流す電流の大きさを調整することによって為される。
【０１１９】
領域Ｐ３Ｂは、ローサイドトランジスタＭ２１がドミナントからレセッシブに遷移し始めるときにローサイド出力端子ＣＡＮＬが１．５Ｖから２．５Ｖの電圧に遷移するタイミングを示す。領域Ｐ３Ｂは、図５Ａに示した領域Ｐ３Ａとは異なり、スルーレートをやや小さくなるように調整した状態を示している。スルーレートは定電流源ｉ１，ｉ２の大きさを選ぶことで調整される。スルーレートを小さくするには定電流源ｉ１，ｉ２を小さくすればよい。スルーレートを小さくする目的は言うまでもなく電磁妨害波の発生を抑制するためである。
【０１２０】
ローサイドトランジスタＭ２１の動作によって生成される差動信号の立上がり時のスルーレートは領域３Ｂと領域２Ｂのそれぞれを合わせたものである。定電流源ｉ１，ｉ２を小さくして領域Ｐ３Ｂでのスルーレートを小さくし、領域Ｐ２Ｂでは定電流回路ｉ３，ｉ６の電流の大きさの調整によってスルーレートを小さくするならば、差動信号の立上時の全体のスルーレートを図５Ａに比べて小さくすることができる。これによって、電磁妨害波の発生を抑制することができると共に通信速度の高速化が図れる。
【０１２１】
図６は、第１の実施形態（図１）、第２の実施形態（図２）、及びこれらの実施形態を実施するにあたり事前に検討した差動信号伝送回路１００Ｂ（図４）において、入力信号ＴＸ１、ハイサイドトランジスタＭ１１側の電位、及びハイサイド出力端子ＣＡＮＨとローサイド出力端子ＣＡＮＬに出力されるＣＡＮ信号（差動信号）がレセッシブからドミナントに遷移するタイミングを示している。
【０１２２】
図６を用いて、まず、図４に示した差動信号伝送回路１００Ｂについて説明する。すなわち、ハイサイド電流調整部ＨＣ１０及ローサイド電流調整部ＬＣ２０、定電流回路i３，ｉ６を採用しなかった場合である。この場合は、入力信号ＴＸ１がハイレベルＨのときにハイサイドトランジスタＭ１１のゲート電位は特性Ｓ１で示すように電位Ｖ１０Ｂに保持されている。電位Ｖ１０Ｂはほぼ５Ｖである。入力信号ＴＸ１が時刻ｔ１でハイレベルＨからローレベルＬに遷移するとき、電位Ｖ１０Ｂは、時刻ｔ１からやや遅れた時刻ｔ２から時刻ｔ５（０Ｖ）に向かって下降する。時刻ｔ２では、ＣＡＮ信号（差動信号）はローレベルである２．５Ｖのままである。時刻ｔ３に到達すると、電位Ｖ１０Ｂは第１電源端子ＶＣＣ１の電源電圧よりもハイサイドトランジスタＭ１１の閾値電圧Ｖｔだけ低い、（５Ｖ−Ｖｔｈ）となる。時刻ｔ３を過ぎると、電位Ｖ１０Ｂは下降し、時刻ｔ５では０Ｖになる。時刻ｔ３で、ハイサイドトランジスタＭ１１はオンし始め、ＣＡＮ信号（差動信号）は特性Ｓ１１で示すように比較的急峻に上昇し始める。なぜならば、ノードＮ１０Ｂの電位Ｖ１０Ｂが０Ｖに向かって遷移するにつれて、ハイサイドトランジスタＭ１１はさらに強くオンされるからである。時刻ｔ３から時刻ｔ４までの時間ｔｒ１（ｔ４−ｔ３）は、一般的にスルーレートと称される。
【０１２３】
ハイサイド電流調整部ＨＣ１０、ローサイド電流調整部ＬＣ２０、定電流回路i３，ｉ６を設けない、図４に示した差動信号伝送回路１００Ｂは、図６、特性Ｓ１１で示すように、スルーレートは大きくなる。しかし、スルーレートが大きくなるにつれて、電磁波ノイズが発生し易くなるという不具合が生じる。
【０１２４】
次に図６を用いて、図１，図２に示した本発明の差動信号伝送回路１００，１００Ａについて説明する。図１，図２は、いずれもハイサイド電流調整部ＨＣ１０、ローサイド電流調整部ＬＣ２０、定電流回路i３，ｉ６を採用した場合である。この場合は、入力信号ＴＸ１がハイレベルＨのときにハイサイドトランジスタＭ１１のゲート電位は特性Ｓ２で示すように第１電源端子ＶＣＣ１の電源電圧の５Ｖではなく、それよりもやや低い電位Ｖ１０Ｈに保持されている。なぜならば、入力信号ＴＸ１がハイレベルＨのとき、ハイサイド電流調整回路ＨＣ１０のスイッチＳＷ１１はオフであり、定電流源ｉ２はオフであるが、トランジスタＭ１３には定電流源ｉ１が流れ、弱くオンされているからである。このときの電位Ｖ１０Ｈは、第１電源端子ＶＣＣ１の電源電圧よりも、トランジスタＭ１３に定電流源ｉ１が流れたときのゲート・ソース間電圧ＶＧＳ１だけ低くなる。すなわち、Ｖ１０Ｈ＝(ＶＣＣ１−ＶＧＳ１)である。
【０１２５】
入力信号ＴＸ１がハイレベルＨからローレベルＬに時刻ｔ１で遷移すると、電位Ｖ１０Ｈは、時刻ｔ１からやや遅れた時刻ｔ２から時刻ｔ３に向かって下降し、時刻ｔ３では電位Ｖ１０Ｌとなる。電位Ｖ１０Ｌは、第１電源端子ＶＣＣ１の電源電圧よりも、トランジスタＭ１３に定電流源（ｉ１＋ｉ２）が流れたときのゲート・ソース間電圧ＶＧＳ２だけ低くなる。すなわち、Ｖ１０Ｌ＝(ＶＣＣ１−ＶＧＳ２)である。ここで、ゲート・ソース間電圧電位ＶＧＳ２＞ＶＧＳ２である。電位Ｖ１０Ｈから電位Ｖ１０Ｌに遷移するに要する時間（ｔ３−ｔ２）は、図４に示した差動信号伝送回路１００Ｂの特性を示した特性Ｓ１の時間（ｔ５−ｔ２）よりははるかに小さい。時間（ｔ３−ｔ２）は、時間（ｔ５−ｔ２）の１／５〜１／１０の大きさである。
【０１２６】
本発明のＣＡＮ信号（差動信号）は特性Ｓ２１で示すように、時刻ｔ２では２．５Ｖであった電圧レベルは徐々に上昇し始め、時刻ｔ４に到達すると電圧レベルは３．５Ｖとなる。時刻ｔ２から時刻ｔ４までの時間ｔｒ２（ｔ４−ｔ２）は、一般的にスルーレートと称される。本発明のスルーレートは前に説明した時間ｔｒ１よりは大きいことがわかる。すなわち、図４に示した差動信号伝送回路１００Ｂを示す特性Ｓ１１、時間（ｔ４−ｔ３）よりはスルーレートが小さい。本発明では意図的にスルーレートを小さくし、電磁波ノイズの発生を抑止している。
【０１２７】
本発明ではスルーレートを小さくなるように設定したが、それはハイサイドトランジスタＭ１１の回路動作点の設定によって実現することができる。すなわち、レセッシブとドミナントの状態に関わらずハイサイドトランジスタＭ１１を常にオン状態に置くことによって達成される。言い換えれば、ハイサイドトランジスタＭ１１は完全なオフ状態からオンする状態に遷移することはなく、又、オン状態から完全にオフする状態へ遷移しないようにハイサイドトランジスタＭ１１の回路動作点が設定されている。こうした回路動作点の設定によって、レセッシブからドミナントへ、及びドミナントからレセッシブへの切り替わりはハードではなくソフトに行うことができるので、電磁波の発生を抑止することができる。
【０１２８】
本発明では電磁波の発生は抑止し、スルーレートはやや小さくなるが、スルーレートの調整はハイサイド電流調整部ＨＣ１０の定電流源ｉ１，ｉ２の大きさを調整することで可能である。
【０１２９】
図６はハイサイドトランジスタＭ１１において、入力信号ＴＸ１がハイレベルＨからローレベルに遷移するときのタイミングを模式的に示した。しかし、ハイサイドトランジスタＭ１１において、入力信号ＴＸ１がローレベルＬからハイレベルに遷移するときには、電位Ｖ１０Ｌから電位Ｖ１０Ｈへ遷移するが、これらの電位間でもハイサイドトランジスタＭ１１の動作をソフトに切り替えることができるので、電磁波の発生を抑止することができる。
【０１３０】
なお、図６はハイサイドトランジスタＭ１１について述べたものであるが、ローサイドトランジスタＭ２１についても同様のことが言える。すなわち、レセッシブとドミナントの状態に関わらずローサイドトランジスタＭ２１を常にオン状態に置くことによって達成される。言い換えれば、ハイサイドトランジスタＭ２１は完全なオフ状態からオンする状態に遷移することはなく、又、オン状態から完全にオフする状態へ遷移しないようにローサイドトランジスタＭ２１の回路動作点がローサイド電流調整部ＬＣ２０で設定されている。
【０１３１】
（第３の実施形態）
図７は本発明の第３の実施形態にかかり、特にＦｌｅｘＲａｙネットワークに適用される差動信号伝送回路を示す。差動信号伝送回路２００は、電源端子ＶＣＣ、接地端子ＧＮＤ、第１駆動回路２１０、第２駆動回路２２０、第１出力端子ＢＰ、第２出力端子ＢＭ、第１バス線ＳＰ、第２バス線ＳＭを備える。第１バス線ＳＰと第２バス線ＳＭとの間には負荷抵抗ＲＬが結合される。第１バス線ＳＰと第２バス線ＳＭとの間にバス信号が取り出される。第１バス線ＢＰの一方の端部は第１出力端子ＢＰに、第２バス線ＳＭの一方の端部は第２出力端子ＢＭにそれぞれ結合される。
【０１３２】
差動信号伝送回路２００は、たとえばＢｉＣＤＭＯＳプロセスで作り込まれている。第１駆動回路２１０は、ハイサイド電流調整部ＨＣ１０、ハイサイドトランジスタＭ３１、逆流防止ダイオードＤ３１，Ｄ３２、ローサイドトランジスタＭ３２、定電流源ｉ１１，ｉ１２を備える。ハイサイドトランジスタＭ３１にはたとえばＰＭＯＳトランジスタを用いるがＰＮＰ型バイポーラトランジスタであってもよい。ハイサイドトランジスタＭ３１のソースはそのバックゲートと共に電源端子ＶＣＣに接続されている。ハイサイドトランジスタＭ３１の動作を切り替えるために、その制御電極すなわちゲートにはハイサイド電流調整部ＨＣ１０に結合されている。ハイサイド電流調整部ＨＣ１０は、本発明の第１，第２の実施形態で採用したものと同じであるのでここでの説明は省略する。ハイサイド電流調整部ＨＣ１０の一部を構成するトランジスタＭ１３とハイサイドトランジスタＭ３１とはよく知られたカレントミラー回路を構成している。
【０１３３】
ハイサイドトランジスタＭ３１のドレインすなわちそのトランジスタの主電流路Ｍｉ３１の一端はノードＮ１１で表示されている。ハイサイドトランジスタＭ３１のドレイン（ソース）電流は電源端子ＶＣＣからノードＮ１１に向かって流れる。ノードＮ１１すなわちハイサイドトランジスタＭ３１のドレインには逆流防止ダイオードＤ３１のアノードが接続され、そのカソードは逆流ダイオードＤ３２のアノードに接続されている。逆流防止Ｄ３１のカソードと逆流防止ダイオードＤ３２のアノードは共通接続され、その共通接続点は第１出力端子ＢＰに結合されている。逆流防止ダイオードＤ３２のカソードはノードＮ１２で表示されている。ノードＮ１２にはローサイドトランジスタＭ３２が結合されている。
【０１３４】
ローサイドトランジスタＭ３２にはたとえばＮＭＯＳトランジスタを用いたがＮＰＮ型バイポーラトランジスタであってもよい。ローサイドトランジスタＭ３２のソースはそのバックゲートと共に接地端子ＧＮＤに接続されている。ローサイドトランジスタＭ３２をオンからオフに、又はオフからオンに切替えるために、その制御電極すなわちゲートはローサイド電流調整部ＬＣ２０が結合されている。ローサイド電流調整部ＬＣ２０は、本発明の第１，第２の実施形態で採用したものと同じであるのでここでの説明は省略する。ローサイド電流調整部ＬＣ２０の一部を構成するトランジスタＭ２３とローサイドトランジスタＭ２１とはよく知られたカレントミラー回路を構成している。ローサイドトランジスタＭ３２のドレインはノードＮ１２で表示されている。ノードＮ１２はローサイドトランジスタＭ３２の主電流路の一端でもある。ローサイドトランジスタＭ３２の主電流路は、ドレインからソースに流れる電流経路である。すなわち、ノードＮ１２から接地端子ＧＮＤに向かう電流経路である。
【０１３５】
ハイサイドトランジスタＭ３１、逆流防止ダイオードＤ３１、逆流防止ダイオードＤ３２、及びローサイドトランジスタＭ３２は、この順序で電源端子ＶＣＣから接地端子ＧＮＤに向かって直列かつ順方向に結合されている。
【０１３６】
第１駆動回路２１０は、ハイサイド電流調整部ＨＣ１０、ローサイド電流調整部ＬＣ２０、定電流源ｉ１１，ｉ１２、及びクランプダイオードＤ３３，Ｄ３４を備えている。こうした回路構成は基本的には既に述べた第１及び第２実施形態と同等である。言い換えれば、ハイサイド電流調整部ＨＣ１０は、ハイサイドトランジスタＭ３３を常にオンさせて置くために用意され、ローサイド電流調整部ＬＣ２０は、ローサイドトランジスタＭ３４を常にオンさせて置くために用意されている。図７に示した定電流回路ｉ１１，ｉ１２及びクランプダイオードＤ３３，Ｄ３４の作用・効果はそれぞれ、図１示の定電流回路i３，ｉ６、及びクランプダイオードＤ１２，Ｄ２２と同等である。
【０１３７】
なお、第１駆動回路２１０ではノードＮ１１と電源端子ＶＣＣとの間に図示しない寄生容量、ノードＮ１１と接地端子ＧＮＤとの間に図示しない寄生容量が付加され、これらの寄生容量が差動信号伝送回路２００の通信速度向上の阻害要件となることは既に第１の実施形態で説明済みであるのでここでの説明は省略する。
【０１３８】
第２駆動回路２２０は、第１駆動回路２１０と一対を成し、両者は同等の回路構成を成している。すなわち、ハイサイド電流調整部ＨＣ１０、ローサイド電流調整部ＬＣ２０、ハイサイドトランジスタＭ３３、逆流防止ダイオードＤ３５，Ｄ３６、ローサイドトランジスタＭ３４、定電流回路ｉ１３，ｉ１４、及びクランプダイオードＤ３７，Ｄ３８を備える。ハイサイドトランジスタＭ３３にはたとえばＰＭＯＳトランジスタを用いるが、ＰＮＰ型バイポーラトランジスタであってもよい。ハイサイドトランジスタＭ３３のソースはそのバックゲートと共に電源端子ＶＣＣに接続されている。ハイサイドトランジスタＭ３３のゲートにはハイサイド電流調整部ＨＣ１０が結合されている。トランジスタＭ１３とハイサイドトランジスタＭ３３はよく知られたカレントミラー回路を構成している。第２駆動回路２２０に配置されたハイサイド電流調整部ＨＣ１０は第１駆動回路２１０に配置されたそれと同じ役割を担っている。すなわち、ハイサイドトランジスタＭ３３を常にオンさせて置くために用意されている。
【０１３９】
ハイサイドトランジスタＭ３３のドレインすなわち主電流路Ｍｉ３３の一端はノードＮ１３で表示されている。ハイサイドトランジスタＭ３３のドレイン（ソース）電流は電源端子ＶＣＣからノードＮ１３に向かって流れる。ノードＮ１３すなわちハイサイドトランジスタＭ３３のドレインには逆流防止ダイオードＤ３５のアノードが接続され、そのカソードは逆流防止ダイオードＤ３６のアノードに接続されている。逆流防止ダイオードＤ３５のカソードと逆流防止ダイオードＤ３６のアノードの共通接続点は第２出力端子ＢＭに結合されている。逆流防止ダイオードＤ３６のカソードはノードＮ１４で表示されている。ノードＮ１４にはローサイドトランジスタＭ３４の主電流路Ｍｉ３４が結合されている。
【０１４０】
ハイサイドトランジスタＭ３３と逆導電型のローサイドトランジスタＭ３４にはたとえばＭＯＳトランジスタを用いる。もちろんＮＰＮ型バイポーラトランジスタであってもよい。ローサイドトランジスタＭ３４のソースはそのバックゲートと共に接地端子ＧＮＤに接続されている。ローサイドトランジスタＭ３４の制御電極すなわちゲート（ノードＮ１４０）には、ローサイド電流調整部ＬＣ２０が結合されている。すなわち、第１，第２の実施形態（図１，図２）に採用したものと同じであり、ローサイド電流調整部ＬＣ２０は、ローサイドトランジスタＭ３４を常にオンさせて置くために用意されている。
【０１４１】
第２駆動回路２２０の一部を構成するハイサイドトランジスタＭ３３、逆流防止ダイオードＤ３５，Ｄ３６、及びローサイドトランジスタＭ３４は、この順序で電源端子ＶＣＣから接地端子ＧＮＤに向かって直列かつ順方向に結合されている。
【０１４２】
第２駆動回路２２０は、ハイサイド電流調整部ＨＣ１０、ローサイド電流調整部ＬＣ２０、定電流源ｉ１３，ｉ１４、及びクランプダイオードＤ３７，Ｄ３８を備えている。こうした特徴は基本的には既に述べた第１及び第２の実施形態と同じである。言い換えれば、ハイサイド電流調整部ＨＣ１０は、ハイサイドトランジスタＭ３３を常にオンさせて置くために用意され、ローサイド電流調整部ＬＣ２０は、ローサイドトランジスタＭ３４を常にオンさせて置くために用意されている。又、図７に示した定電流回路ｉ１３，ｉ１４及びクランプダイオードＤ３３，Ｄ３４の作用・効果は、図１示の定電流回路i３，ｉ６、及びクランプダイオードＤ１２，Ｄ２２とそれぞれ同じである。
【０１４３】
なお、第２駆動回路２２０ではノードＮ１３と電源端子ＶＣＣとの間には図示しない寄生容量が付加され、又、接地端子ＧＮＤとの間にも図示しない寄生容量が付加される。これらの寄生容量は差動信号伝送回路２００の通信速度向上の阻害要件となることは既に第１，第２の実施形態で説明済みであるのでここでの説明は省略する。
【０１４４】
（第４の実施形態）
図８は本発明の差動信号伝送回路にかかる第４の実施形態を示す。第３の実施形態との違いは防護トランジスタＭ３５〜Ｍ３８を設けたことである。第１駆動回路２１０において、防護トランジスタＭ３５は第１出力端子ＢＰと逆流防止ダイオードＤ３１のカソードとの間に接続させ、第１出力端子ＢＰに到来する不所望なサージ電圧によってハイサイドトランジスタＭ３１及び逆流防止ダイオードＤ３１が破壊又は劣化するのを防護する役目を担っている。
【０１４５】
防護トランジスタＭ３５には、ハイサイドトランジスタＭ３１と同じ導電型のＰＭＯＳトランジスタを用いる。好ましくは高耐圧が得られるＤＭＯＳトランジスタを採用する。防護トランジスタＭ３５のソース及びバックゲートは逆流防止ダイオードＤ３１のカソードに接続され、防護トランジスタＭ３５のドレインは第１出力端子ＢＰに接続されている。防護トランジスタＭ３５のゲートは常に接地端子ＧＮＤに保持している。なぜならば、防護トランジスタＭ３５のソース電位が閾値電圧Ｖｔｈに達した時点で瞬時にオンに入り、差動信号伝送回路の本来の回路動作に支障をきたさないようにするためである。
【０１４６】
第１出力端子ＢＰには正負双方の所定電圧たとえば、−２７Ｖ〜４０Ｖの耐圧が要求されている。こうした要求を満たすためにも防護トランジスタＭ３５には、ソース・ドレイン間の耐圧がたとえば５０Ｖ以上のＰＭＯＳトランジスタを採用する。これによって、第１出力端子ＢＰに到来した不所望なサージ電圧が、逆流防止ダイオードＤ３１及びハイサイドトランジスタＭ３１に印加されるという不具合を未然に阻止することができる。
【０１４７】
防護トランジスタＭ３６には、ローサイドトランジスタＭ３２と同じ導電型のＮＭＯＳトランジスタを用いる。好ましくは高耐圧が得られるＤＭＯＳトランジスタを採用する。防護トランジスタＭ３６のソース及びバックゲートはノードＮ１２で表示されたローサイドトランジスタＭ３２のドレインに接続されている。防護トランジスタＭ３６のドレインは逆流防止ダイオードＤ３２のカソードに接続され、そのゲートは電源端子ＶＣＣに接続され常に高電位に保持されている。逆流防止ダイオードＤ３２のアノードは第１出力端子ＢＰに接続されている。
【０１４８】
なお図８には、第１出力端子ＢＰに逆流防止ダイオードＤ３２を結合し、その後段に防護トランジスタＭ３６を結合するものを示した。仮に、第１出力端子ＢＰに防護トランジスタＭ３６を結合し、その後段に逆流防止ダイオードＤ３２を結合するという回路構成を採用すると、図３Ａで述べた不具合が生じるので好ましくない。
【０１４９】
第１出力ＢＰには正負双方の所定電圧、たとえば−２７Ｖ〜４０Ｖの耐圧が要求されている。こうした要求を満たすためにも第１出力端子ＢＰのローサイドトランジスタＭ３２側にもソース・ドレイン間の耐圧がたとえば５０Ｖ以上のＮチャンネル型ＤＭＯＳトランジスタを採用する。これによって、第１出力端子ＢＰに到来した不所望なサージ電圧が、ローサイドトランジスタＭ３２に印加されるという不具合を未然に阻止することができる。
【０１５０】
第２駆動回路２２０において、防護トランジスタＭ３７は、第２出力端子ＢＭと逆流防止ダイオードＤ３５のカソードとの間に接続させ、第３出力端子ＢＭに到来する不所望なサージ電圧によってハイサイドトランジスタＭ３３及び逆流防止ダイオードＤ３５が破壊又は劣化するのを防護する役目を担っている。
【０１５１】
防護トランジスタＭ３７には、ハイサイドトランジスタＭ３３と同じ導電型のＰＭＯＳトランジスタを用いる。好ましくは高耐圧が得られるＤＭＯＳトランジスタを採用する。防護トランジスタＭ３７のソース及びバックゲートは逆流防止ダイオードＤ３５のカソードに接続され、そのドレインは第２出力端子ＢＭに接続されている。防護トランジスタＭ３７のゲートは常に接地端子ＧＮＤに保持している。なぜならば、防護トランジスタＭ３７のソース電位が閾値電圧Ｖｔｈに達した時点で瞬時にオンに入り、差動信号伝送回路の本来の回路動作に支障をきたさないようにするためである。
【０１５２】
第２出力端子ＢＭには正負双方の所定電圧たとえば、−２７Ｖ〜４０Ｖの耐圧が要求されている。こうした要求を満たすためにも防護トランジスタＭ３７には、ソース・ドレイン間の耐圧がたとえば５０Ｖ以上のＰＭＯＳトランジスタを採用する。これによって、第２出力端子ＢＭに到来した不所望なサージ電圧が、逆流防止ダイオードＤ３５及びハイサイドトランジスタＭ３３に印加されるという不具合を未然に阻止することができる。
【０１５３】
防護トランジスタＭ３８には、ローサイドトランジスタＭ３４と同じ導電型のＮＭＯＳトランジスタを用いる。好ましくは高耐圧が得られるＤＭＯＳトランジスタを採用する。防護トランジスタＭ３８のソース及びバックゲートはノードＮ１４で表示されたローサイドトランジスタＭ３４のドレインに接続されている。防護トランジスタＭ３８のドレインは逆流防止ダイオードＤ３６のカソードに接続され、防護トランジスタＭ３８のゲートは電源端子ＶＣＣに接続され常に高電位に保持されている。逆流防止ダイオードＤ３６のアノードは第２出力端子ＢＭに接続されている。すなわち、第２出力端子ＢＭには防護トランジスタＭ３８を結合させずに逆流防止ダイオードＤ３６を結合している。
【０１５４】
第２出力端子ＢＭには正負双方の所定電圧、たとえば−２７Ｖ〜４０Ｖの耐圧が要求されている。こうした要求を満たすためにも第２出力端子ＢＭのローサイドトランジスタＭ３４側にもソース・ドレイン間の耐圧がたとえば５０Ｖ以上のＮチャンネル型ＤＭＯＳトランジスタからなる防護トランジスタＭ３８を採用している。これによって、第２出力端子ＢＭに到来した不所望なサージ電圧が、ローサイドトランジスタＭ３４に印加されるという不具合を未然に阻止することができる。
【０１５５】
図９は、図７、図８においてハイサイド電流調整部ＨＣ１０、ローサイド電流調整部ＬＣ２０で生成される電位及び第１出力端子ＢＰ、第２出力端子ＢＭに出力される出力信号を示す。ハイサイド電流調整部ＨＣ１０及びローサイド電流調整部ＬＣ２０は制御回路３００から出力される制御信号ＣＴＲＬ３１〜ＣＴＲＬ３４によって制御される。
【０１５６】
電位Ｖ１１０は、第１駆動回路２１０、ノードＮ１１０に生じる電位を示す。電位Ｖ１１０は、ハイサイド電流調整部ＨＣ１０で生成される。電位Ｖ１１０は、ハイレベルＶ１１０ＨとローレベルＶ１１０Ｌからなる。ハイレベルＶ１１０Ｈはハイサイド電流調整部ＨＣ１０において、スイッチＳＷ１１がオフ状態、すなわち定電流源ｉ１が選択されたときのノードＮ１１０の電位である。一方、ローレベルＶ１１０Ｌは、スイッチＳＷがオン状態、すなわち定電流源（ｉ１＋ｉ２）が選択されたときのノードＮ１１０の電位である。トランジスタＭ１３に定電流源（ｉ１＋ｉ２）を流すためにはそれに合ったゲート・ソース間電圧ＶＧＳが必要となる。このために、接地端子ＧＮＤからみた電位Ｖ１１０Ｌは、定電流源ｉ１だけのときよりは小さく（低く）なる。電位Ｖ１１０Ｈ及び電位Ｖ１１０Ｌの設定とそれらの差分の設定は設計事項であり、定電流源ｉ１と定電流源ｉ２の絶対値と、その差分に応じて決定される。
【０１５７】
電位Ｖ１２０は、第１駆動回路２１０、ノードＮ１２０に生じる電位を示す。電位Ｖ１２０は、ローサイド電流調整部ＬＣ２０で生成される。電位Ｖ１２０は、ハイレベルＶ１２０ＨとローレベルＶ１２０Ｌからなる。ハイレベルＶ１２０Ｈはローサイド電流調整部ＬＣ２０において、スイッチＳＷ２１がハイ状態、すなわち定電流源（ｉ４＋ｉ５）が選択されたときのノードＮ１２０の電位である。一方、ローレベルＶ１２０Ｌは、スイッチＳＷ２１がオフ状態、すなわち定電流源ｉ４のみが選択されたときのノードＮ１２０の電位である。トランジスタＭ２３に定電流源（ｉ４＋ｉ５）を流すためにはそれに合ったゲート・ソース間電圧ＶＧＳが必要となる。このために、接地端子ＧＮＤからみた電位Ｖ１２０Ｌは、定電流源ｉ４だけのときよりは大きく（高く）なる。電位Ｖ１２０Ｈ及び電位Ｖ１２０Ｌの設定とそれらの差分の設定は設計事項であり、定電流源ｉ４と定電流源ｉ５の絶対値と、その差分に応じて決定される。
【０１５８】
電位Ｖ１３０は、第２駆動回路２２０、ノードＮ１３０に生じる電位を示す。電位Ｖ１３０は、ハイサイド電流調整部ＨＣ１０で生成される。電位Ｖ１３０は、ハイレベルＶ１３０ＨとローレベルＶ１３０Ｌからなる。ハイレベルＶ１３０Ｈはハイサイド電流調整部ＨＣ１０において、スイッチＳＷ１１がオフ状態、すなわち定電流源ｉ１が選択されたときのノードＮ１３０の電位である。一方、ローレベルＶ１３０Ｌは、スイッチＳＷ１１がオン状態、すなわち定電流源（ｉ１＋ｉ２）が選択されたときのノードＮ１３０の電位である。トランジスタＭ１３に定電流源（ｉ１＋ｉ２）を流すためにはそれに合ったゲート・ソース間電圧ＶＧＳが必要となる。このために、接地端子ＧＮＤからみた電位Ｖ１３０Ｌは、定電流源ｉ１だけのときよりは小さく（低く）なる。電位Ｖ１３０Ｈ及び電位Ｖ１３０Ｌの設定とそれらの差分の設定は設計事項であり、定電流源ｉ１と定電流源ｉ２の絶対値と、その差分に応じて決定される。
【０１５９】
電位Ｖ１４０は、第２駆動回路２２０、ノードＮ１４０に生じる電位を示す。電位Ｖ１４０は、ローサイド電流調整部ＬＣ２０で生成される。電位Ｖ１４０は、ハイレベルＶ１４０ＨとローレベルＶ１４０Ｌからなる。ハイレベルＶ１４０Ｈはローサイド電流調整部ＬＣ２０において、スイッチＳＷ２１がハイ状態、すなわち定電流源（ｉ４＋ｉ５）が選択されたときのノードＮ１４０の電位である。一方、ローレベルＶ１４０Ｌは、スイッチＳＷ２１がオフ状態、すなわち定電流源ｉ４のみが選択されたときのノードＮ１４０の電位である。トランジスタＭ２３に定電流源（ｉ４＋ｉ５）を流すためにはそれに合ったゲート・ソース間電圧ＶＧＳが必要となる。このために、接地端子ＧＮＤからみた電位Ｖ１２０Ｌは、定電流源ｉ４だけのときよりは大きく（高く）なる。電位Ｖ１４０Ｈ及び電位Ｖ１４０Ｌの設定とそれらの差分の設定は設計事項であり、定電流源ｉ４と定電流源ｉ５の絶対値と、その差分に応じて決定される。
【０１６０】
バス信号Ｏｕｔは第１出力端子ＢＰ及び第２出力端子ＢＭに出力される。これらの出力端子に出力されるバス信号Ｏｕｔは、次のような動作に応じて決定される。時刻Ｔ１〜Ｔ２の期間、第１駆動回路２１０に配置されたハイサイドトランジスタＭ３１はハイサイド電流調整部ＨＣ１０の定電流源ｉ１で駆動され、第２駆動回路２２０のローサイドトランジスタＭ３４は、ローサイド電流調整部ＬＣ２０の定電流源ｉ４で駆動されている。また、時刻Ｔ１〜Ｔ２の期間、第２駆動回路２２０のハイサイドトランジスタＭ３３はハイサイド電流調整部ＨＣ１０の定電流源（ｉ１＋ｉ２）で駆動され、第１駆動回路２１０に配置されたローサイドトランジスタＭ３２はローサイド電流調整部ＬＣ２０の定電流源（ｉ４＋ｉ５）で駆動される。これらの各トランジスタの動作によって、時刻Ｔ１〜Ｔ２の期間は、第２出力端子ＢＭに出力されるバス信号は第１出力端子ＢＰに出力されるバス信号よりレベルが高くなる。
【０１６１】
時刻Ｔ２〜Ｔ３の期間、第１駆動回路２１０に配置されたハイサイドトランジスタＭ３１はハイサイド電流調整部ＨＣ１０の定電流源（ｉ１＋ｉ２）で駆動され、第２駆動回路２２０のローサイドトランジスタＭ３４は、ローサイド電流調整部ＬＣ２０の定電流源（ｉ４＋ｉ５）で駆動されている。また、時刻Ｔ１〜Ｔ２の期間、第２駆動回路２２０のハイサイドトランジスタＭ３３はハイサイド電流調整部ＨＣ１０の定電流源ｉ１で駆動され、第１駆動回路２１０に配置されたローサイドトランジスタＭ３２はローサイド電流調整部ＬＣ２０の定電流源ｉ４のみで駆動される。これらの各トランジスタの動作によって、時刻Ｔ２〜Ｔ３の期間は、第１出力端子ＢＰに出力されるバス信号は第２出力端子ＢＭに出力されるバス信号よりレベルが高くなる。
【０１６２】
ＦｌｅｘＲａｙネットワークにおいては、第１出力端子ＢＰ及び第２出力端子ＢＭのいずれか一方のバス信号よりも大きい（高い）ときは、ドミナントと称される期間である。一方、時刻Ｔ３〜Ｔ４の期間及び時刻Ｔ４以降の期間はレセッシブと称される。時刻Ｔ３〜Ｔ４の比較的短い期間で、ハイサイドトランジスタＭ３１，Ｍ３３を定電流源（ｉ１＋ｉ２）で駆動し、ローサイドトランジスタＭ３２，Ｍ３４を定電流源（ｉ４＋ｉ５）で駆動すると、第１出力端子ＢＰ及び第２出力端子ＢＭに出力されるバス信号は、ドミナントの期間のほぼ中間のレベルに保持される。この中間レベルは時刻Ｔ４で、ハイサイドトランジスタＭ３１，Ｍ３３を定電流源ｉ１のみで駆動し、ローサイドトランジスタＭ３２，Ｍ３４を定電流源ｉ４のみで駆動したときも同じレベルとなる。
【０１６３】
上記のとおり、本発明にかかるハイサイド電流調整回路ＨＣ１０、ローサイド電流調整回路ＬＣ２０、定電流源ｉ１１，ｉ１２，ｉ１３，ｉ１４を備えた差動信号伝送回路は、ＦｌｅｘＲａｙネットワークに適用可能であり、通信速度の高速化が図れる。
【産業上の利用可能性】
【０１６４】
本発明にかかる差動信号伝送回路は、ＣＡＮ、ＦｌｅｘＲａｙネットワークのいずれにも有用であるがこれに限らず高速通信向けのスイッチング回路全般にも適用可能であり、その産業上の利用可能性はきわめて大きい。
【符号の説明】
【０１６５】
１０，１０Ａ，１０Ｂ  ハイサイド出力部
２０，２０Ａ，２０Ｂ  ローサイド出力部
３０  抵抗分割回路
１００，１００Ａ，１００Ｂ，２００，２００Ａ  差動信号伝送回路
２１０  ハイサイド出力部
２２０  ローサイド出力部
３００  制御回路
ＢＰ  第１出力端子
ＢＭ  第２出力端子
ＣＡＮＨ  ハイサイド出力端子
ＣＡＮＬ  ローサイド出力端子
Ｄ１１，Ｄ２１，Ｄ３１，Ｄ３２，Ｄ３５，Ｄ３６  逆流防止ダイオード
Ｄ１２，Ｄ２２，Ｄ３３，Ｄ３４，Ｄ３７，Ｄ３８  クランプダイオード
ＧＮＤ  接地端子
ＨＣ１０  ハイサイド電流調整部
ｉ１，ｉ２，ｉ４，ｉ５，ｉ７〜ｉ１０  定電流源
ｉ３，ｉ６，ｉ１１〜ｉ１４  定電流回路
ＬＣ２０  ローサイド電流調整部
Ｍ１１，Ｍ３１，Ｍ３３  ハイサイドトランジスタ
Ｍ１２，Ｍ２２，Ｍ３５〜Ｍ３８  防護トランジスタ
Ｍ２１，Ｍ３２，Ｍ３４  ローサイドトランジスタ
Ｍｉ１１，Ｍｉ２１，Ｍｉ３１〜Ｍｉ３４  主電流路
Ｎ１，Ｎ２，Ｎ１１〜Ｎ１４  ノード（主電流路の一端）
Ｏｕｔ  バス信号
ＲＬ  負荷抵抗
ＳＨ，ＳＰ  第１バス線
ＳＬ，ＳＭ  第２バス線
ＶＣＣ  電源端子
ＶＣＣ１  第１電源端子
ＶＣＣ２  第２電源端子
【図１】
2015019219.tif 000003
【図２】
2015019219.tif 000004
【図３Ａ】
2015019219.tif 000005
【図３Ｂ】
2015019219.tif 000006
【図４】
2015019219.tif 000007
【図５Ａ】
2015019219.tif 000008
【図５Ｂ】
2015019219.tif 000009
【図６】
2015019219.tif 000010
【図７】
2015019219.tif 000011
【図８】
2015019219.tif 000012
【図９】
2015019219.tif 000013
【図１０】
2015019219.tif 000014