(57)【要約】【課題】電気抵抗の低減を図ることができる半導体装置の製造方法、当該半導体装置および熱処理装置を提供する。【解決手段】  半導体装置１の製造方法は、ＳｉＣからなる第２半導体層１２を有する半導体装置１の製造方法である。そして、第２半導体層１２から水素の脱離が生じる６００℃以上の温度で処理を行う第１熱処理工程および第２熱処理工程と、第１熱処理工程および第２熱処理工程よりも後に行われ、水素雰囲気中で熱処理を行う第３熱処理工程と、を含む。【選択図】図８
2015018859.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣからなる半導体層を少なくとも１つ有する半導体装置の製造方法であって、
前記半導体層から水素の脱離が生じる第１温度以上の温度で処理を行う第１工程と、
前記第１工程よりも後に行われ、水素雰囲気中で熱処理を行う第２工程と、を含む
半導体装置の製造方法。
【請求項２】
前記第１温度は、６００℃である
請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２工程よりも後に行われ、前記半導体層から水素の脱離が生じない、前記第１温度以下の第２温度未満の温度で処理を行う第３工程を更に含む
請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
前記第２温度は、６００℃である
請求項３記載の半導体装置の製造方法。
【請求項５】
前記半導体装置は、ＳｉＣからなる第１、第２、第３半導体層を有し、
ＳｉＣからなる第１導電型の半導体基板上に前記第１導電型の第１半導体層をエピタキシャル成長した後、前記第１半導体層上に前記第１導電型とは異なる第２導電型の第２半導体層をエピタキシャル成長し、その後、前記第２半導体層上に前記第１導電型の第３半導体層をエピタキシャル成長するエピタキシャル成長工程と、
前記第３半導体層の一部を取り除くことにより前記第２半導体層に前記第３半導体層で覆われない領域を形成する第３半導体層除去工程と、
前記第２半導体層に不純物を添加することにより不純物濃度の高い領域を形成する不純物添加工程と、
熱処理を行うことにより前記第２半導体層に添加された不純物を活性化する第１熱処理工程と、
前記第２半導体層および前記第３半導体層のうち電極形成予定領域以外の領域全体を覆う保護膜を形成する保護膜形成工程と、
前記電極形成予定領域に金属層を形成する金属層形成工程と、
熱処理を行うことにより前記金属層を構成する金属を前記第２半導体層および前記第３半導体層内に拡散させる第２熱処理工程と、
前記金属層を除去する金属層除去工程と、
水素雰囲気下で熱処理を行うことにより前記第２半導体層に水素を取り込ませる第３熱処理工程と、
前記電極形成予定領域に電極を形成する電極形成工程と、を含み、
前記第１工程は、少なくとも前記第１熱処理工程と前記第２熱処理工程とから構成され、
前記第２工程は、前記第３熱処理工程から構成され、
前記第３工程は、前記電極形成工程から構成される
請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第３熱処理工程を行う前に、前記電極形成予定領域にパラジウムからなるパラジウム層を形成するパラジウム層形成工程と、
前記第３熱処理工程を行った後に前記パラジウム層を除去するパラジウム層除去工程と、を更に含む
請求項５記載の半導体装置の製造方法。
【請求項７】
前記半導体装置は、ＳｉＣからなる第１、第２、第３半導体層を有し、
ＳｉＣからなる第１導電型の半導体基板上に前記第１導電型の第１半導体層をエピタキシャル成長した後、前記第１半導体層上に前記第１導電型とは異なる第２導電型の第２半導体層をエピタキシャル成長し、その後、前記第２半導体層上に前記第１導電型の第３半導体層をエピタキシャル成長するエピタキシャル成長工程と、
前記第３半導体層の一部を取り除くことにより前記第２半導体層に前記第３半導体層で覆われない領域を形成する第３半導体層除去工程と、
前記第２半導体層に不純物を添加することにより不純物濃度の高い領域を形成する不純物添加工程と、
熱処理を行うことにより前記第２半導体層に添加された不純物を活性化する第１熱処理工程と、
前記第２半導体層および前記第３半導体層のうち電極形成予定領域以外の領域全体を覆う保護膜を形成する保護膜形成工程と、
前記電極形成予定領域に電極を形成する電極形成工程と、
熱処理を行うことにより前記電極を構成する金属を前記第２半導体層および前記第３半導体層内に拡散させる第２熱処理工程と、
水素雰囲気下で熱処理を行うことにより前記第２半導体層に水素を取り込ませる第３熱処理工程と、を含み、
前記第１工程は、少なくとも前記第１熱処理工程と、前記第２熱処理工程とから構成され、
前記第２工程は、前記第３熱処理工程から構成される
請求項１または請求項２記載の半導体装置の製造方法。
【請求項８】
前記半導体装置は、ＳｉＣからなる第１、第２、第３半導体層を有し、
ＳｉＣからなる第１導電型の半導体基板上に前記第１導電型の第１半導体層をエピタキシャル成長した後、前記第１半導体層上に前記第１導電型とは異なる第２導電型の第２半導体層をエピタキシャル成長し、その後、前記第２半導体層上に前記第１導電型の第３半導体層をエピタキシャル成長するエピタキシャル成長工程と、
前記第３半導体層の一部を取り除くことにより前記第２半導体層に前記第３半導体層で覆われない領域を形成する第３半導体層除去工程と、
前記第２半導体層に不純物を添加することにより不純物濃度の高い領域を形成する不純物添加工程と、
熱処理を行うことにより前記第２半導体層に添加された不純物を活性化する第１熱処理工程と、
前記第２半導体層および前記第３半導体層のうち電極形成予定領域以外の領域全体を覆うマスクを形成するマスク形成工程と、
前記電極形成予定領域に金属層を形成する金属層形成工程と、
熱処理を行うことにより前記金属層を構成する金属を前記第２半導体層および前記第３半導体層内に拡散させる第２熱処理工程と、
前記金属層および前記マスクを除去する金属層およびマスク除去工程と、
水素雰囲気下で熱処理を行うことにより前記第２半導体層に水素を取り込ませる第３熱処理工程と、
前記第２半導体層および前記第３半導体層のうち電極形成予定領域以外の領域全体を覆う保護膜を形成する保護膜形成工程と、
前記電極形成予定領域に電極を形成する電極形成工程と、を含み、
前記第１工程は、少なくとも前記第１熱処理工程と、前記第２熱処理工程とから構成され、
前記第２工程は、前記第３熱処理工程から構成され、
前記第３工程は、前記保護膜形成工程と、前記電極形成工程とから構成される
請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記第１導電型は、Ｎ型であり、前記第２導電型は、Ｐ型である
請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
ＳｉＣからなる半導体層を少なくとも１つ有する半導体装置であって、
前記半導体層は、前記半導体層中を移動するキャリアを捕獲可能な点欠陥を不活性化する水素を含有し、
前記水素の含有量は、前記キャリアの寿命を延長させるのに有効な量に相当する
半導体装置。
【請求項１１】
前記半導体層中に存在するキャリアの寿命は、３００ｎｓ以上である
請求項１０記載の半導体装置。
【請求項１２】
前記半導体層の導電型は、Ｐ型である
請求項１０または請求項１１記載の半導体装置。
【請求項１３】
ＳｉＣからなる第１導電型の半導体基板を備え、
前記半導体層は、
前記半導体基板上に形成された前記第１導電型の第１半導体層、
前記第１半導体層上に形成された、前記第１導電型とは異なる第２導電型の第２半導体層、および、
前記第２半導体層上に形成された前記第１導電型の第３半導体層のうちの少なくとも１つに相当する
請求項１０乃至請求項１２のいずれか1項に記載の半導体装置。
【請求項１４】
ＳｉＣからなる半導体層を少なくとも１つ有する半導体装置であって、
前記半導体層中に存在する水素の量は、
前記半導体層中に存在するキャリアの寿命をＸとし、半導体層を水素が十分に存在しない環境において６００℃以上で熱処理した後における半導体層中に存在するキャリアの寿命をＹとした場合、式（１）の関係式が成立する水素の量である。
半導体装置。
【数１】
2015018859.tif 000005
【請求項１５】
ＳｉＣからなる半導体層を少なくとも１つ有する半導体装置および当該半導体装置の未完成品の少なくとも一方に対して、水素雰囲気中で熱処理を行う熱処理装置であって、
前記半導体装置および前記未完成品の少なくとも一方が配置される熱処理炉と、
前記水素雰囲気中での熱処理工程において、前記半導体装置および前記未完成品の少なくとも一方の前記半導体層に取り込まれた水素の量を計測する水素取り込み量計測部と、を備える
熱処理装置。
【請求項１６】
前記水素取り込み量計測部は、前記半導体層に存在するキャリアの寿命に基づいて、前記半導体層に取り込まれた水素の量を計測する
請求項１４記載の熱処理装置。
【請求項１７】
前記水素取り込み量計測部は、差動式マイクロ波光導電減衰法を利用して、前記キャリアの寿命を計測する
ことを特徴とする請求項１５記載の熱処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置および熱処理装置に関し、特に、電気的特性向上を図るための製造技術に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）等のワイドギャップ半導体材料は、シリコン（Ｓｉ）に比べて絶縁破壊強度が約１０倍高いなど各種の優れた特性を有しており、高耐圧が要求されるパワー半導体装置に好適な材料として注目されている（特許文献１参照）。
パワー半導体装置には、ｐｎダイオードやバイポーラトランジスタ、ＩＧＢＴ、ＧＴＯサイリスタ等のバイポーラ素子を構成するものがある。
【０００３】
また、バイポーラ素子において比較的大きいバイアス電圧を印加すると、バイポーラ素子中のキャリア濃度が不純物濃度を大きく上回り、抵抗率が大きく減少するいわゆる伝導度変調と呼ばれる現象が知られている。そして、バイポーラ素子において、この伝導度変調を活用することにより、オン抵抗の低減を図る試みがなされつつある。
ここにおいて、バイポーラ素子にバイアス電圧を印加したときに、バイポーラ素子中のキャリア濃度が大きくなり易くするためには、バイポーラ素子中に存在するキャリア寿命の向上が必要となってくる。
また、バイポーラトランジスタにおいては、ベース層中のキャリア寿命が大きいほど高い電流増幅率が得られるため、伝導度変調とは別の観点で、キャリア寿命の向上が必要となってくる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１９５５１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、バイポーラ素子は、バイポーラ素子の基となる多層構造体をエピタキシャル成長により作製した後、当該多層構造体に対して様々な加工工程を行うことにより作製される。ここにおいて、上記多層構造体を作製した直後においては、当該多層構造体中に存在するキャリア寿命は比較的長い。
【０００６】
しかしながら、当該多層構造体に対して様々な加工工程を施すことによりバイポーラ素子を作製した後では、当該バイポーラ素子中に存在するキャリア寿命が、エピタキシャル成長直後において上記多層構造体中に存在するキャリア寿命よりも減少していることが判明しつつある。
従って、多層構造体をエピタキシャル成長により作製した直後では、伝導度変調が生じる程度に十分大きいキャリア濃度が得られることが期待されていたにも関わらず、完成したバイポーラ素子中のキャリア濃度は、伝導度変調が生じる程度に十分大きくない虞がある。この場合、バイポーラ素子のオン抵抗（電気抵抗）を十分に低減できない。あるいは、キャリア寿命が減少した層がバイポーラトランジスタのベース層であれば、バイポーラトランジスタの電流増幅率が低下してしまう。
【０００７】
本発明は、上記事由に鑑みてなされたものであり、半導体装置の電気抵抗の低減を図ることができる半導体装置、当該半導体装置の製造方法、および当該製造方法に用いる熱処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
（１）本発明の半導体装置の製造方法は、ＳｉＣからなる半導体層を少なくとも１つ有する半導体装置の製造方法であって、第１工程と、第２工程とを含む。第１工程では、半導体層から水素の脱離が生じる第１温度以上の温度で処理を行う。第２工程では、第１工程よりも後に行われ、水素雰囲気中で熱処理を行う。
【０００９】
第１工程において、半導体層から水素の脱離が生じた場合、半導体層中に存在するキャリアを捕獲可能な点欠陥が電気的に活性化する。これにより、半導体層中に存在するキャリアの寿命が減少してしまう。
これに対して、本構成によれば、第１工程よりも後に行われる第２工程において、水素雰囲気中で熱処理を行うことにより、半導体層に水素が取り込まれる。これにより、第１工程において、電気的に活性化された半導体層中の点欠陥が、半導体層に取り込まれた水素により電気的に不活性化される。そして、半導体中に存在する電気的に活性化された点欠陥が減少することにより、キャリアが点欠陥に捕獲されにくくなり、その結果、半導体層中のキャリアの寿命が増大する。
そして、本構成に係る製造方法により製造された半導体装置は、バイアス電圧が印加された場合、半導体層中のキャリア濃度を、伝導度変調が生じる程度に大きくなる。つまり、当該半導体装置は、半導体層中に伝導度変調を生じさせることにより、電気抵抗の低減を図ることができる。あるいは、キャリア寿命の向上がバイポーラトランジスタのベース層であれば、バイポーラトランジスタの電流増幅率の向上を図ることができる。
【００１０】
（２）また、本発明に係る半導体装置の製造方法は、上記第１温度が、６００℃であってもよい。
本構成によれば、半導体層に６００℃以上の処理を行うことができる。
【００１１】
（３）また、本発明に係る半導体装置の製造方法は、上記第２工程よりも後に行われ、上記半導体層から水素の脱離が生じない、上記第１温度以下の第２温度未満の温度で処理を行う第３工程を更に含んでもよい。
本構成によれば、第２工程の後、更に、半導体層に対して第３工程を行ったとしても半導体層からの水素の脱離が生じない。従って、半導体層中に存在する点欠陥が電気的に活性化することを抑制できるので、半導体層中のキャリアの寿命の低下を抑制できる。
【００１２】
（４）また、本発明に係る半導体装置の製造方法は、上記第２温度が、６００℃であってもよい。
本構成によれば、半導体層に６００℃未満の処理を行うことができる。
【００１３】
（５）また、本発明に係る半導体装置の製造方法は、ＳｉＣからなる第１、第２、第３半導体層を有する半導体装置を製造する方法であってもよい。ここで、当該製造方法は、エピタキシャル成長工程と、第３半導体層除去工程と、不純物添加工程と、第１熱処理工程と、保護膜形成工程と、金属層形成工程と、第２熱処理工程と、金属層除去工程と、第３熱処理工程と、電極形成工程と、を含む。エピタキシャル成長工程では、ＳｉＣからなる第１導電型の半導体基板上に第１導電型の第１半導体層をエピタキシャル成長した後、第１半導体層上に前記第１導電型とは異なる第２導電型の第２半導体層をエピタキシャル成長する。その後、エピタキシャル工程では、第２半導体層上に第１導電型の第３半導体層をエピタキシャル成長する。第３半導体層除去工程では、第３半導体層の一部を取り除くことにより第２半導体層に第３半導体層で覆われない領域を形成する。
【００１４】
不純物添加工程では、第２半導体層に不純物を添加することにより不純物濃度の高い領域を形成する。第１熱処理工程では、熱処理を行うことにより第２半導体層に添加された不純物を活性化する。保護膜形成工程では、第２半導体層および第３半導体層のうち電極形成予定領域以外の領域全体を覆う保護膜を形成する。金属層形成工程では、電極形成予定領域に金属層を形成する。第２熱処理工程では、熱処理を行うことにより金属層を構成する金属を第２半導体層および第３半導体層内に拡散させる。金属層除去工程では、金属層を除去する。第３熱処理工程では、水素雰囲気下で熱処理を行うことにより第２半導体層に水素を取り込ませる。電極形成工程では、電極形成予定領域に電極を形成する。そして、上記第１工程は、少なくとも第１熱処理工程と第２熱処理工程とから構成される。上記第２工程は、第３熱処理工程から構成され、上記第３工程は、電極形成工程から構成される。
【００１５】
本構成によれば、金属層形成工程において、電極形成予定領域に金属層を形成した後、熱処理を行うことにより金属層を構成する金属を第２半導体層および第３半導体層内に拡散させる。これにより、電極を、第２半導体層および第３半導体層にオーミック接触させることができるので、電気抵抗の低減を図ることができる。また、金属層形成工程を行った後に、金属層除去工程を行うことにより金属層を除去してから、第３熱処理工程において、水素雰囲気下で熱処理を行う。これにより、第２半導体層への水素の取り込みを促進できる。
【００１６】
（６）また、本発明に係る半導体装置の製造方法は、上記第３熱処理工程を行う前に、上記電極形成予定領域にパラジウムからなるパラジウム層を形成するパラジウム層形成工程と、上記第３熱処理工程を行った後にパラジウム層を除去するパラジウム層除去工程と、を更に含んでもよい。
本構成によれば、第３熱処理工程において、パラジウム層が形成された状態で、水素雰囲気下での熱処理が行われる。これにより、上記第２半導体層への水素の取り込みが促進されるので、第３熱処理工程における熱処理時間の短縮を図ることができる。
【００１７】
（７）また、本発明に係る半導体装置の製造方法は、ＳｉＣからなる第１、第２、第３半導体層を有する半導体装置の製造方法であってもよい。ここで、当該製造方法は、エピタキシャル成長工程と、第３半導体層除去工程と、不純物添加工程と、第１熱処理工程と、保護膜形成工程と、電極形成工程と、第２熱処理工程と、第３熱処理工程と、を含む。エピタキシャル成長工程では、ＳｉＣからなる第１導電型の半導体基板上に第１導電型の第１半導体層をエピタキシャル成長した後、第１半導体層上に第１導電型とは異なる第２導電型の第２半導体層をエピタキシャル成長する。その後、エピタキシャル成長工程では、第２半導体層上に第１導電型の第３半導体層をエピタキシャル成長する。第３半導体層除去工程では、第３半導体層の一部を取り除くことにより第２半導体層に第３半導体層で覆われない領域を形成する。
【００１８】
不純物添加工程では、第２半導体層に不純物を添加することにより不純物濃度の高い領域を形成する。第１熱処理工程では、熱処理を行うことにより前記第２半導体層に添加された不純物を活性化する。保護膜形成工程では、第２半導体層および第３半導体層のうち電極形成予定領域以外の領域全体を覆う保護膜を形成する。電極形成工程では、電極形成予定領域に電極を形成する。第２熱処理工程では、熱処理を行うことにより電極を構成する金属を第２半導体層および第３半導体層内に拡散させる。第３熱処理工程では、水素雰囲気下で熱処理を行うことにより第２半導体層に水素を取り込ませる。そして、上記第１工程は、少なくとも第１熱処理工程と第２熱処理工程とから構成され、上記第２工程は、第３熱処理工程から構成される。
【００１９】
本構成によれば、電極形成工程において、電極を形成してから、第２熱処理工程において、熱処理を行うことにより、電極を構成する金属を第２半導体層および第３半導体層内に拡散させる。これにより、電極を、第２半導体層および第３半導体層にオーミック接触させることができるので、電気抵抗の低減を図ることができる。また、電極形成工程および第２熱処理工程の後、第３熱処理工程において、水素雰囲気下で熱処理を行うことにより、水素を電極と保護層との界面を通じて第２半導体層に取り込ませる。これにより、金属層形成工程および金属層除去工程を省略することができる。
【００２０】
（８）また、本発明に係る半導体装置の製造方法は、ＳｉＣからなる第１、第２、第３半導体層を有する半導体装置の製造方法であってもよい。ここで、当該製造方法は、エピタキシャル成長工程と、第３半導体層除去工程と、不純物添加工程と、第１熱処理工程と、マスク形成工程と、金属層形成工程と、第２熱処理工程と、金属層およびマスク除去工程と、第３熱処理工程と、保護膜形成工程と、電極形成工程と、を含む。エピタキシャル成長工程では、ＳｉＣからなる第１導電型の半導体基板上に第１導電型の第１半導体層をエピタキシャル成長した後、第１半導体層上に第１導電型とは異なる第２導電型の第２半導体層をエピタキシャル成長する。その後、エピタキシャル成長工程では、第２半導体層上に第１導電型の第３半導体層をエピタキシャル成長する。第３半導体層除去工程では、第３半導体層の一部を取り除くことにより第２半導体層に第３半導体層で覆われない領域を形成する。
【００２１】
不純物添加工程では、第２半導体層に不純物を添加することにより不純物濃度の高い領域を形成する。第１熱処理工程では、熱処理を行うことにより第２半導体層に添加された不純物を活性化する。マスク形成工程では、第２半導体層および第３半導体層のうち電極形成予定領域以外の領域全体を覆うマスクを形成する。金属層形成工程では、電極形成予定領域に金属層を形成する。第２熱処理工程では、熱処理を行うことにより金属層を構成する金属を第２半導体層および第３半導体層内に拡散させる。金属層およびマスク除去工程では、金属層およびマスクを除去する。第３熱処理工程では、水素雰囲気下で熱処理を行うことにより第２半導体層に水素を取り込ませる。保護膜形成工程では、第２半導体層および第３半導体層のうち電極形成予定領域以外の領域全体を覆う保護膜を形成する。電極形成工程では、電極形成予定領域に電極を形成する。そして、上記第１工程は、少なくとも第１熱処理工程と、第２熱処理工程とから構成される。上記第２工程は、第３熱処理工程から構成され、上記第３工程は、保護膜形成工程と、電極形成工程とから構成される。
【００２２】
本構成によれば、第３熱処理工程において、第２半導体層上が金属層とマスクの両方が除去された状態となっている。これにより、第２半導体層への水素の取り込みがより促進される。
【００２３】
（９）また、本発明に係る半導体装置の製造方法は、上記第１導電型が、Ｎ型であり、上記第２導電型が、Ｐ型であってもよい。
本構成によれば、第３熱処理工程において、比較的水素が取り込まれやすい第２半導体層に、水素を効率よく取り込ませることができる。
【００２４】
（１０）本発明に係る半導体装置は、ＳｉＣからなる半導体層を少なくとも１つ有する半導体装置であって、前記半導体層は、前記半導体層中を移動するキャリアを捕獲可能な点欠陥を複数有し、前記半導体層中に存在する水素の含有量は、前記複数の点欠陥のうちの少なくとも半分以上を不活性化させることができる量に相当する。
本構成によれば、半導体層中に含まれるキャリアを捕獲可能な複数の点欠陥の半分以上が、水素により電気的に不活性化している。これにより、半導体層中に存在するキャリアは、点欠陥に捕獲されにくくなり、その結果、半導体層中のキャリアの寿命が増大する。
従って、バイアス電圧が印加された場合、半導体層中のキャリア濃度が伝導度変調を生じる程度に大きくなる。つまり、半導体層中に伝導度変調を生じさせることにより、電気抵抗の低減を図ることができる。あるいは、キャリア寿命の向上がバイポーラトランジスタのベース層であれば、バイポーラトランジスタの電流増幅率の向上を図ることができる。
【００２５】
（１１）また、本発明に係る半導体装置は、上記半導体層中に存在するキャリアの寿命は、３００ｎｓ以上であってもよい。
本構成によれば、バイアス電圧が印加された場合、半導体層中のキャリア濃度が伝導度変調を生じる程度に大きくなる。つまり、当該半導体装置は、半導体層中に伝導度変調を生じさせることにより、電気抵抗の低減を図ることができる。
【００２６】
（１２）また、本発明に係る半導体装置は、上記半導体層の導電型が、Ｐ型であってもよい。
本構成によれば、半導体層に存在する水素の量が、伝導度変調が生じる程度に大きくすることができる。
【００２７】
（１３）また、本発明に係る半導体装置は、ＳｉＣからなる第１導電型の半導体基板を備え、上記半導体層が、半導体基板上に形成された前記第１導電型の第１半導体層、前記第１半導体層上に形成された、前記第１導電型とは異なる第２導電型の第２半導体層、および、前記第２半導体層上に形成された前記第１導電型の第３半導体層のうちの少なくとも１つに相当するものであってもよい。
本構成によれば、電気抵抗の低減を図ることができる。
【００２８】
（１４）また、本発明に係る半導体装置は、ＳｉＣからなる半導体層を少なくとも１つ有する半導体装置であって、半導体層中に存在する水素の量が、半導体層中に存在するキャリアの寿命をＸとし、仮にこの半導体層を水素が十分に存在しない環境で６００℃以上で熱処理した後における半導体層中に存在するキャリアの寿命をＹとした場合、式（１）の関係式が成立する水素の量である。
【数１】
2015018859.tif 000003
本構成によれば、半導体層中に存在する水素の効果により半導体層中に含まれるキャリアの寿命が増大している。これにより、バイアス電圧が印加された場合、半導体層中のキャリア濃度が伝導度変調を生じる程度に大きくなる。つまり、半導体層中に伝導度変調を生じさせることにより、電気抵抗の低減、もしくは、バイポーラトランジスタであれば電流増幅率の向上を図ることができる。
【００２９】
（１５）また、本発明に係る熱処理装置は、ＳｉＣからなる半導体層を少なくとも１つ有する半導体装置および当該半導体装置の未完成品の少なくとも一方に対して、水素雰囲気中で熱処理を行う熱処理装置であって、前記半導体装置および前記未完成品の少なくとも一方が配置される熱処理炉と、前記水素雰囲気中での熱処理工程において、前記半導体装置および前記未完成品の少なくとも一方の前記半導体層に取り込まれた水素の量を計測する水素取り込み量計測部と、を備えるものであってもよい。
本構成によれば、熱処理工程において、半導体層内に取り込まれた水素の量をリアルタイムでモニタリングしながら処理を行うことができる。従って、熱処理工程における処理不良の発生を抑制できる。
【００３０】
（１６）また、本発明に係る熱処理装置は、上記水素取り込み量計測部が、前記半導体層に存在するキャリアの寿命に基づいて、前記半導体層に取り込まれた水素の量を計測するものであってもよい。
本構成によれば、熱処理工程において、半導体層内に取り込まれた水素の量を比較的容易にモニタリングできる。
【００３１】
（１７）また、本発明に係る熱処理装置は、上記水素取り込み量計測部が、差動式マイクロ波光導電減衰法を利用して、前記キャリアの寿命を計測するものであってもよい。
本構成によれば、熱処理工程において、半導体層内に取り込まれた水素の量を比較的精度よくモニタリングできる。
【発明の効果】
【００３２】
本発明によれば、半導体装置の電気抵抗の低減を図ることができる半導体装置、当該半導体装置の製造方法、および当該製造方法に用いる熱処理装置を提供することができる。
【図面の簡単な説明】
【００３３】
【図１】実施形態について、（ａ）は対象試料の概略断面図であり、（ｂ）は計測装置の概略構成図である。
【図２】実施形態に係る試料について、半導体層中に存在するキャリアの寿命を計測した結果を示す図である。
【図３】実施形態に係る試料について、Ａｒ雰囲気下での熱処理の温度とキャリアの寿命との関係を示す図である。
【図４】実施形態に係る試料について、Ｈ２雰囲気下での熱処理の温度とキャリアの寿命との関係を示す図である。
【図５】実施形態に係る試料について、重水素雰囲気下で熱処理を行った後の重水素の濃度プロファイルを示す図である。
【図６】実施形態に係る試料について、（ａ）は半導体層中に存在するキャリアの寿命を計測した結果を示す図であり、（ｂ）はＡｒ雰囲気下での熱処理の温度とキャリアの寿命との関係を示す図である。
【図７】実施形態に係る試料について、半導体層中の不純物濃度とキャリアの寿命との関係を示す図である。
【図８】実施形態に係る半導体装置を示し、（ａ）は概略平面図、（ｂ）は概略断面図である。
【図９】実施形態に係る半導体装置の製造方法を示すフローチャートである。
【図１０】実施形態に係る半導体装置の各製造工程における概略断面図である。
【図１１】実施形態に係る半導体装置の各製造工程における概略断面図である。
【図１２】実施形態に係る半導体装置の各製造工程における概略断面図である。
【図１３】実施形態に係る半導体装置の各製造工程における概略断面図である。
【図１４】変形例に係る半導体装置の製造方法を示すフローチャートである。
【図１５】変形例に係る半導体装置の各製造工程における概略断面図である。
【図１６】変形例に係る半導体装置の各製造工程における概略断面図である。
【図１７】変形例に係る試料について、Ｈ２雰囲気下での熱処理の温度とキャリアの寿命との関係を示す図である。
【図１８】変形例に係る半導体装置の製造方法を示すフローチャートである。
【図１９】変形例に係る半導体装置の各製造工程における概略断面図である。
【図２０】変形例に係る半導体装置の製造方法を示すフローチャートである。
【図２１】変形例に係る半導体装置の各製造工程における概略断面図である。
【図２２】変形例に係る半導体装置の各製造工程における概略断面図である。
【図２３】変形例に係る熱処理装置を示す概略構成図である。
【発明を実施するための形態】
【００３４】
＜実施形態１＞
＜１＞本発明の動機となった分析の結果について
まず、本発明の動機となった分析の結果について説明する。発明者らは、半導体装置に用いられているＳｉＣ（炭化ケイ素）からなるエピタキシャル成長膜の電気的物性について分析を行っている。具体的には、差動式マイクロ波光導電減衰法（差動式μ−ＰＣＤ法）を用いて、ＳｉＣからなるエピタキシャル成長膜中に存在するキャリアの寿命を計測した。
【００３５】
＜１−１＞分析対象の試料について
図１（ａ）は、分析対象の試料の概略断面図であり、図１（ｂ）は、μ−ＰＣＤ法によりキャリア寿命を計測する計測装置の概略構成図である。
図１（ａ）に示すように、分析対象の試料１０１は、半導体基板１０２と、半導体基板１０２上に形成された半導体層１０３とを備える。ここで、半導体層１０３は、半導体基板１０２上にＨＷ−ＣＶＤ法（ホットウォール型のＣＶＤ装置を用いる方法）によりエピタキシャル成長されたものである。
半導体基板１０２は、４Ｈ−ＳｉＣのｎ型基板からなる。
半導体層１０３は、導電型がＰ型のＳｉＣからなり、膜厚が１００μｍ、不純物濃度は１×１０１８ｃｍ−３である。
【００３６】
＜１−２＞計測装置について
図１（ｂ）に示すように、計測装置２０１は、マイクロ波発振器２１１と、導波管２１２，２１３，２１４，２１５，２１６，２２５，２２６と、方向性結合器２１７と、マジックティー２１８と、フェーズシフタ回路２１９と、ミキサ回路２２０と、信号検出部２２１とを備える。また、計測装置２０１は、更に、レーザ源２２２と、光学系２２３と、ステージ２２４とを備える。この計測装置２０１は、試料１０１について差動式μ−ＰＣＤ法により計測される信号（以下、「μ−ＰＣＤ信号」と称する。）の経時変化を計測する装置である。この信号の大きさは、試料１０１中のキャリア濃度に比例する。
【００３７】
ここで、マイクロ波発振器２１１は、例えば周波数２６ＧＨｚのマイクロ波を放射するものである。また、レーザ源２２２は、例えば波長３４９ｎｍ、パルス幅５ｎｓ〜数十ｎｓのパルス状のレーザ光を出射するものである。光学系２２３は、レーザ光の試料１０１上における照射スポット径が例えば２ｍｍとなるように設定されている。
この計測装置２０１では、マイクロ波発振器２１１から放射されたマイクロ波が、導波管２１２から方向性結合器２１７、導波管２１３を通ってマジックティー２１８に導かれる。そして、マジックティー２１８に導かれたマイクロ波は、信号用の導波管２１４と、参照用の導波管２１５に分岐される。参照用の導波管２１５から試料１０１に放射されたマイクロ波は、試料１０１の半導体層１０３内の自由キャリア密度により定まる反射率で反射される。
【００３８】
一方、レーザ源２２２から出射されるレーザ光は、光学系２２３により、試料１０１の半導体層１０３に照射される。ここで、信号用の導波管２１４を通るマイクロ波は、半導体層１０３のうちレーザ光が照射される領域に照射される。半導体層１０３のうちレーザ光が照射された領域では、キャリア密度が上昇し、マイクロ波の反射率が増加する。
試料１０１で反射されたマイクロ波は、導波管２１４，２１５を通って再びマジックティー２１８に戻る。そして、マジックティー２１８からは、試料１０１で反射され２つの導波管２１４，２１５それぞれを通じて戻ってきたマイクロ波の強度差に比例する強度のマイクロ波を、導波管２２５を通じてミキサ回路２２０に送る。
【００３９】
また、フェーズシフタ回路２１９は、方向性結合器２１７から導波管２１６を通って伝送されてきたマイクロ波の位相を調整してから導波管２２６を通じてミキサ回路２２０に送る。
そして、ミキサ回路２２０では、マジックティー２１８から送られてきたマイクロ波と、フェーズシフタ回路２１９から送られてきたマイクロ波とを混合して信号検出部２２１に送る。
信号検出部２２１では、ミキサ回路２２０から送られてくるマイクロ波に基づいて、試料１０１にレーザ光を照射した場合におけるマイクロ波の反射率と、試料１０１にレーザ光を照射しない場合におけるマイクロ波の反射率との差分に相当するμ−ＰＣＤ信号の強度を検出する。
【００４０】
また、信号検出部２２１は、μ−ＰＣＤ信号の強度の経時変化を計測することができる。そして、レーザ光が照射された後のμ−ＰＣＤ信号の強度の経時変化を計測することにより、レーザ光により半導体層１０３中に誘起されたキャリア濃度の時間変化を計測することができる。また、半導体層１０３中のキャリア濃度が、レーザ光照射後、１／ｅの大きさに減衰するまでの時間が、キャリアの寿命に相当する。そこで、発明者らは、μ−ＰＣＤ信号の強度が、レーザ光照射後、１／ｅの大きさに減衰するまでの時間をキャリアの寿命として、半導体層１０３の評価を行っている。
【００４１】
＜１−３＞分析結果について
図２は、試料１０１について、半導体層１０３中に存在するキャリアの寿命を計測した結果を示す図である。ここにおいて、レーザ光により半導体層１０３に注入するフォトン数を、３種類（１．１×１０１４ｃｍ−２、２．８×１０１３ｃｍ−２、５．６×１０１２ｃｍ−２）に設定して計測を行った。このとき、表面近傍に励起されるキャリア数は、４Ｈ−ＳｉＣの室温における吸収係数が３２４ｃｍ−１（レーザ光の侵入深さが３０μｍ）であることを考慮すれば、３．６×１０１６、９．２×１０１５、１．８×１０１５と計算される。
図２中において、（ｋ−１）（ｋ＝１，２，３）は、半導体基板１０２上に結晶成長により半導体層１０３を形成した直後の試料１０１について計測した結果である。（ｋ−２）（ｋ＝１，２，３）は、試料１０１に対してＡｒ雰囲気中で１０００℃、２分間の熱処理を行った後の試料１０１について計測した結果である。（ｋ−３）（ｋ＝１，２，３）は、試料１０１に対して水素（Ｈ２）雰囲気中で１０００℃、１０分間の熱処理を行った後の試料１０１について計測した結果である。
ここにおいて、Ａｒ雰囲気下での熱処理は、赤外線加熱式の熱処理炉（ＲＴＡ炉）中で行った。また、Ｈ２雰囲気下での熱処理は、横型ＨＷ−ＣＶＤ反応炉中或いは縦型の赤外線加熱式の熱処理炉で行った。
また、図２中において、（１−ｍ）（ｍ＝１，２，３）は、フォトン数を１．１×１０１４ｃｍ−２に設定した場合の計測結果である。（２−ｍ）（ｍ＝１，２，３）は、フォトン数を２．８×１０１３ｃｍ−２、に設定した場合の計測結果である。（３−ｍ）（ｍ＝１，２，３）は、フォトン数を５．６×１０１２ｃｍ−２に設定した場合の計測結果である。
【００４２】
半導体基板１０２上に半導体層１０３を形成した直後では、半導体層１０３中に存在するキャリアの寿命は３１０ｎｓ程度であるのに対して、試料１０１に対してＡｒ雰囲気下で熱処理を行った後では、キャリアの寿命が９０ｎｓ程度に低下している。
ｐ型層のキャリア寿命の減少については報告がなく、その理由や原理は不明であったが、発明者らは、発明者らが独自に行ったさまざまな実験結果を総合して以下のように考察している。
【００４３】
実験に使用した半導体層の形成温度は１４００℃以上である。形成温度以上に加熱すると新たな結晶欠陥などが生じ、結晶が劣化することが知られているが、今回のように、形成温度より低い温度の熱処理で結晶が劣化することは考えにくい。Ａｒ雰囲気下の熱処理以外に、真空中熱処理、酸素雰囲気下の熱処理などを行ったが、すべての場合でＡｒ雰囲気下の熱処理と同様のキャリア寿命の低下が見られた。唯一、水素雰囲気下の熱処理ではキャリア寿命の低下は見られなかった。
【００４４】
これらの結果から以下のモデルを導出した。エピタキシャル成長により形成した半導体層１０３中には、結晶成長工程中に生じた半導体層１０３中に存在するキャリアを捕獲可能な複数の点欠陥が存在している。エピタキシャル成長中、あるいは成長後の降温過程において、エピタキシャル成長工程で用いられるキャリアガスである水素が半導体層１０３中に取り込まれる。これにより、半導体層１０３中に存在するキャリアを捕獲可能な点欠陥が電気的に不活性化する。その後、試料１０１に対してＡｒ雰囲気下（水素が存在しない雰囲気下）で熱処理を行うことにより、半導体層１０３から水素の脱離が生じ、半導体層１０３中に存在するキャリアを捕獲可能な点欠陥が再び電気的に活性化する。これにより、半導体層１０３中に存在するキャリアの寿命が減少してしまう。
【００４５】
図３は、試料１０１について、Ａｒ雰囲気下での熱処理の温度とキャリアの寿命との関係を示す図である。
熱処理の温度が約６００℃以下であれば、キャリアの寿命の低下がほとんどないのに対して、熱処理の温度が約７００℃以上となるとキャリアの寿命の低下が目立つようになっている。そして、熱処理の温度が約９００℃以上となると、キャリアの寿命は、１００ｎｓ以下にまで低下している。
即ち、水素の存在しない環境下においては、熱処理の温度が約６００℃以下であれば、半導体層１０３からの水素の脱離は生じないが、熱処理の温度が約９００℃以上となると、半導体層１０３からの水素の脱離が顕著になると考えられる。
【００４６】
図２に戻って、Ａｒ雰囲気下で熱処理を行った後の試料１０１に対して、更に、Ｈ２雰囲気下で熱処理を行った後では、キャリアの寿命が３００ｎｓ程度にまで回復している。
図４は、試料１０１について、Ｈ２雰囲気下での熱処理の温度とキャリアの寿命との関係を示す図である。
熱処理の時間が２分間の場合、熱処理の温度が約１０００℃以上であれば、キャリアの寿命が回復している。また、熱処理の時間を１０分間に延ばすと、熱処理の温度が約８００℃以上であれば、キャリアの寿命が回復している。脱離した水素を水素雰囲気下の熱処理で再び半導体層中に取り込ませることが可能であることを示す結果と考えられる。
【００４７】
また、発明者らは、上記のモデル、すわなち、Ｈ２雰囲気下での熱処理により、半導体層１０３中に水素が取り込まれていることを検証すべく、Ａｒ雰囲気下で熱処理を行った後、更に重水素（Ｄ２）雰囲気下で熱処理を行った試料１０１について、重水素の濃度プロファイルをＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ−ｍｉｃｒｏｐｒｏｂｅ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ：二次イオン質量分析）により分析した。重水素は水素と同様の化学的、電気的振る舞いをする。一方、自然界にはほとんど存在しないため、定量分析においては非常に高感度で検出できるため、水素が関わる現象の学術研究においてよく使われる手法である。
【００４８】
図５は、重水素雰囲気下で熱処理を行った後の試料１０１における、重水素の濃度プロファイルを示す図である。この分析で用いたＳＩＭＳの濃度検出限界は、５×１０１４ｃｍ−３である。
図５に示すように、試料１０１の半導体層１０３の表面から４μｍの深さに至るまで、２乃至３×１０１５ｃｍ−３の濃度で重水素が存在することが判った。一方、Ａｒ雰囲気下で熱処理したサンプルからは重水素は検出限界以下であった。
このことから、発明者の考えた、Ａｒ雰囲気下の熱処理による水素の脱離によりキャリア寿命の減少、水素雰囲気下の熱処理による水素の取り込みによるキャリア寿命の向上の原理が裏付けられた。
また、発明者らは、半導体層１０３中に少なくとも１×１０１５ｃｍ−３以上の水素が取り込まれていれば、半導体層１０３中に存在するキャリアの寿命が向上するという知見を得ている。つまり、半導体層１０３中に存在するキャリアの寿命を延長させるのに有効な量は、２乃至３×１０１５ｃｍ−３であるという知見を得ている。
【００４９】
次に、発明者らは、Ｈ２雰囲気下での熱処理によって半導体層１０３中に取り込まれたＨ２が、その後の熱処理によってどの程度半導体層１０３中から脱離するかについて調べた。
図６（ａ）は、試料１０１について、半導体層１０３中に存在するキャリアの寿命を計測した結果を示す図である。
図６（ａ）では、Ａｒ雰囲気下で６００℃未満、２分間の熱処理を行った後の試料１０１と、Ａｒ雰囲気下で７００℃、２分間の熱処理を行った後の試料１０１と、Ａｒ雰囲気下で８００℃、２分間の熱処理を行った後の試料１０１と、Ａｒ雰囲気下で９００℃乃至１１００℃、２分間の熱処理を行った後の試料１０１とについての計測結果を示している。
【００５０】
熱処理温度が６００℃未満の場合、半導体層１０３中のキャリアの寿命は、ほとんど低下しないが、熱処理温度が７００℃、８００℃になると、キャリアの寿命の低下が目立ち始め、熱処理温度が９００℃乃至１１００℃になると、キャリアの寿命の低下が顕著になった。
【００５１】
図６（ｂ）は、試料１０１について、Ａｒ雰囲気下での熱処理の温度とキャリアの寿命との関係を示す図である。
熱処理の温度が、６００℃未満であれば、キャリアの寿命の大きな低下は見られない。このことから、発明者らは、Ｈ２雰囲気下での熱処理を行った試料１０１について、その後に試料１０１について行う熱処理の温度が６００℃未満に設定すれば、半導体層１０３からの水素の脱離は発生しないとの知見を得ている。
つまり、半導体層１０３中に存在する水素の量は、半導体層１０３中に存在するキャリアの寿命をＸとし、仮に半導体層１０３に対して水素が十分に存在しない環境下で６００℃以上で熱処理して水素を脱離させた時の半導体層１０３中に存在するキャリアの寿命をＹとした場合、式（１）の関係式が成立する水素の量である。ここで、「水素が十分に存在しない環境」とは、例えば前述のＡｒ雰囲気等が挙げられる。
【数１】
2015018859.tif 000004
図６（ｂ）の場合、例えば、Ｘは３００ｎｓ以上、Ｙは９０ｎｓ程度であり、水素の量は２乃至３×１０１５ｃｍ−３である。必要な水素の量は、半導体層が含む点欠陥の密度に依存する。点欠陥密度が大きな試料では、点欠陥の不活性化のためにより高濃度の水素を含ませる必要があり、逆に点欠陥密度の少ない試料では、僅かな量の水素で十分な効果が得られる。
【００５２】
また、発明者らは、Ｈ２雰囲気下での熱処理によって半導体層１０３中に取り込まれる水素の量と、半導体層１０３中の不純物濃度との関係について調べた。
図７は、試料１０１について、半導体層１０３中の不純物濃度とキャリアの寿命との関係を示す図である。ここでは、Ａｒ雰囲気下で熱処理を行った後におけるキャリアの寿命と、その後更にＨ２雰囲気下で熱処理を行った後におけるキャリアの寿命とを示している。図７において、丸印はエピタキシャル成長工程直後、三角印はＡｒ雰囲気下での熱処理後、四角印はＨ２雰囲気下での熱処理後における計測結果を示す。
不純物濃度に関わらず、Ａｒ雰囲気下での熱処理により低下したキャリアの寿命が、Ｈ２雰囲気下の熱処理により向上している。このことから、発明者らは、導電型がＰ型の半導体層１０３中のキャリアの寿命は、当該半導体層１０３中の不純物濃度に関わらず、Ｈ２雰囲気下の熱処理により回復するという知見を得ている。
【００５３】
いくつかの場合において、エピタキシャル成長工程直後よりもキャリア寿命が向上している。これは、エピタキシャル成長工程では意図的に水素を取り込ませることは考えておらず、水素の取り込みが不十分であることが理由として考えられる。もちろん、エピタキシャル成長工程の降温過程で水素の圧力や降温速度を調節することで、十分に水素を取り込ませることも可能であるが、その後、デバイス作製工程において、各種の熱処理が行われるために、水素は脱離してしまう。したがって、本発明に示すように、高温の各種の熱処理が済んだ後に、意図的に水素を取り込ませる工程を取り入れることが実用上は重要である。
【００５４】
＜２＞半導体装置の製造方法について
次に、発明者らが、＜１＞で説明した知見に基づいて考案した半導体装置の製造方法について説明する。ここでは、半導体装置１として、バイポーラトランジスタを取り上げて説明する。
＜２−１＞半導体装置の構造について
半導体装置１は、ＳｉＣ−ｐｎ接合を用いたバイポーラトランジスタである。
図８は、半導体装置１を示し、（ａ）は概略平面図、（ｂ）は（ａ）におけるＡ−Ａ断面の矢視図である。以下、図８（ｂ）における紙面上方を「上方」として説明する。
半導体装置１は、半導体基板１１と、半導体基板１１上に形成された第１半導体層１２と、第１半導体層１２上に形成された第２半導体層１３と、第２半導体層１３上に形成された第３半導体層１４とを備える。ここで、第１半導体層１２の周縁部上方は、第２、第３半導体層１３，１４に覆われていない。また、第２半導体層１３上方には、第３半導体層１４に覆われていない領域が存在する。この半導体装置１は、断面メサ形状の第２半導体層１３の上方に断面メサ形状の第３半導体層１４が積層されてなる、いわゆる二重メサ構造を有している。
【００５５】
また、半導体装置１は、更に、ベース電極１５、エミッタ電極１６およびコレクタ電極１７と、保護膜１８とを備える。
エミッタ電極１６は、第３半導体層１４の上方に形成されている。ベース電極１５は、第２半導体層１３の上方における第３半導体層１４で覆われていない領域の一部に形成されている。コレクタ電極１７は、半導体基板１１の下側全体を覆うように形成されている。エミッタ電極１６、ベース電極１５およびコレクタ電極１７は、いずれもＮｉ等の金属材料から形成されている。
【００５６】
保護膜１８は、第１半導体層１２周縁部上方、第２半導体層１３上方における第３半導体層１４に覆われていない領域および第３半導体層１４上方のうち、エミッタ電極１６およびベース電極１５で覆われていない部分全体を覆うように形成されている。保護膜１８は、ＳｉＯ２等の半導体酸化物から形成されている。
【００５７】
半導体基板１１は、４Ｈ−ＳｉＣからなるｎ型の半導体基板からなる。また、半導体基板１１におけるコレクタ電極１７との界面近傍には、コレクタ電極１７を構成する金属材料が半導体基板１１側に拡散した第１領域１１ａが形成されている。これにより、コレクタ電極１７が、半導体基板１１の下側にオーミック接触している。
【００５８】
第１半導体層１２は、ＳｉＣに不純物としてＰ（リン）等の５族元素が添加されてなるｎ型の半導体層である。第１半導体層１２は、不純物濃度が約１×１０１６ｃｍ−３、厚みが約１０μｍに設定されている。
【００５９】
第２半導体層１３は、ＳｉＣに不純物としてＡｌ（アルミニウム）等の３族元素が添加されてなるｐ型の半導体層である。第２半導体層１３は、不純物濃度が約１×１０１８ｃｍ−３（≧１×１０１５ｃｍ−３）、厚みが約０．３５μｍに設定されている。また、第２半導体層１３のベース電極１５との界面近傍には、他の部位に比べて不純物濃度が大きい第２領域１３ａが形成されている。そして、この第２領域１３ａ内におけるベース電極１５との界面近傍には、ベース電極１５を構成する金属元素が第２半導体層１３内に拡散してなる第３領域１３ｂが形成されている。これにより、ベース電極１５が、第２半導体層１３にオーミック接触した状態となっている。
【００６０】
第３半導体層１４は、第１半導体層１２と同様にｎ型の半導体層である。第３半導体層１４は、不純物濃度が約２×１０１９ｃｍ−３であり、厚みが約１．２μｍに設定されている。また、第３半導体層１４のエミッタ電極１６との界面近傍には、エミッタ電極１６を構成する金属元素が第３半導体層１４内に拡散してなる第４領域１４ａが形成されている。これにより、エミッタ電極１６が、第３半導体層１４にオーミック接触した状態となっている。
【００６１】
＜２−２＞半導体装置の製造方法について
以下に、本実施形態に係る半導体装置１の製造工程について説明する。
図９は、半導体装置１の製造方法を示すフローチャートであり、図１０乃至図１３は、各工程における未完成品の断面図である。
まず、半導体基板１１上に、第１、第２、第３半導体層１２，１３，１４を順にエピタキシャル成長法により形成するエピタキシャル成長工程が行われる（ステップＳ１）。すると、図１０（ａ）に示すように、半導体基板１１上に、第１、第２、第３半導体層１２，１３，１４が順に積層された構造を得る。ここにおいて、エピタキシャル成長法としては、例えば、ＣＶＤ（Ｃｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｉｐｏｓｉｔｉｏｎ）法やＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法を採用すればよい。
【００６２】
図９に戻って、エピタキシャル成長工程を行った後、第２、第３半導体層１３，１４の形状加工を行うことによりいわゆる二重メサ構造を形成する二重メサ構造形成工程が行われる（ステップＳ２）。この二重メサ構造形成工程は、第３半導体層１４の一部を取り除くことにより第２半導体層１３に第３半導体層１４で覆われない領域を形成する第３半導体層除去工程に相当する。
二重メサ構造形成工程では、まず、第３半導体層１４上にＳｉＯ２（酸化シリコン）からなる酸化膜１１１を形成する。ここでは、例えばプラズマエンハンスド（ＰＥ）ＣＶＤ法により酸化膜１１１を成膜する。
次に、図１０（ｂ）に示すように、酸化膜１１１上に、フォトリソグラフィー技術を利用して、レジストマスク１１０を形成する。
【００６３】
具体的には、酸化膜１１１上にフォトレジスト（図示せず）を塗布した後、当該フォトレジスト上にフォトマスクを被せる。その後、フォトレジストに対して当該フォトレジストの上方から紫外線を照射する。ここで、フォトマスクは、フォトレジスト上に重ね合わされた状態で、レジストマスク１１０の形成予定領域以外の領域を遮光するようなパターンが形成されている。従って、フォトレジストにおけるレジストマスク１１０の形成予定領域のみを感光させることができる。そして、フォトレジストの一部を感光させた後、現像液（例えば、ＴＭＡＨ水溶液）に浸漬することにより、感光していない余分なフォトレジストを除去する。次に、水洗により現像液を除去し、続いて、加熱処理（ポストベーク処理および焼成処理）を行うことにより、レジストマスク１１０が形成される。
【００６４】
続いて、ウェットエッチング法により、レジストマスク１１０をマスクとして、酸化膜１１１をエッチングする。そして、Ｏ２（酸素）アッシャー等によりレジストマスク１１０を除去すれば、図１０（ｃ）に示すような、側面がテーパ状のマスク１１１ａが形成される。このウェットエッチング法では、例えば、ＢＨＦ（バッファドフッ酸）等を用いることができる。
【００６５】
その後、リアクティブイオンエッチング（ＲＩＥ）法により、マスク１１１ａをマスクとして、第３半導体層１４をエッチングする。このＲＩＥ法では、例えば、ＣＦ４、ＣＨＦ３、Ｃｌ２等の反応性ガスを用いることができる。これにより、図１０（ｄ）に示すように、第３半導体層１４が断面メサ形状に加工される。
【００６６】
次に、第２半導体層１３上およびマスク１１１ａ上に、再び、ＳｉＯ２からなる酸化膜１１２を形成する。酸化膜１１２の成膜方法は、酸化膜１１１の成膜方法と同様である。
続いて、図１１（ａ）に示すように、酸化膜１１２上に、フォトリソグラフィー技術を利用して、レジストマスク１１３を形成する。
その後、ウェットエッチング法により、レジストマスク１１３をマスクとして、酸化膜１１２をエッチングする。そして、Ｏ２アッシャー等によりレジストマスク１１３を除去すれば、図１１（ｂ）に示すような、側面がテーパ状のマスク１１２ａが形成される。そして、Ｏ２アッシャー等によりレジストマスク１１３を除去する。
【００６７】
次に、ＲＩＥ法により、マスク１１２ａをマスクとして、第２半導体層１３をエッチングする。これにより、図１１（ｃ）に示すように、第２半導体層１３が断面メサ形状に加工される。
以上のようにして、断面メサ形状の第２半導体層１３上に断面メサ形状の第３半導体層１４が積層されてなるいわゆる二重メサ構造が形成される。
【００６８】
図９に戻って、二重メサ構造形成工程を行った後、第３半導体層１３にＡｌ＋イオンを注入することにより、第３半導体層１３の表面近傍に上記第２領域１３ａを形成する不純物添加工程が行われる（ステップＳ３）。
【００６９】
図１１（ｄ）に示すように、不純物添加工程では、まず、第１半導体層１２および酸化膜１１２を覆うようにＳｉＯ２からなる酸化膜１１４を形成する。酸化膜１１４の成膜方法は、酸化膜１１１，１１２の成膜方法と同様である。
次に、酸化膜１１４上に、フォトリソグラフィー技術を利用して、レジストマスク１１５を形成する。
続いて、ウェットエッチング法により、レジストマスク１１５をマスクとして、酸化膜１１４をエッチングする。そして、酸素プラズマによりレジストマスク１１５をアッシングしてレジストマスク１１５を除去すれば、図１２（ａ）に示すような、マスク１１４ａが形成される。このウェットエッチング法では、例えば、ＢＨＦ（バッファドフッ酸）等を用いることができる。
【００７０】
その後、図１２（ｂ）に示すように、Ａｌ＋のイオン注入により、マスク１１４ａをマスクとして、第２半導体層１３の表面近傍にｐ型不純物としてＡｌ＋イオンを添加し、上記第２領域１３ａを形成する。なお、不純物添加工程は、イオン注入を行う工程に限定されるものではなく、不純物拡散法等の他の方法を行ってもよい。そして、Ａｌ＋のイオン注入が完了した後、ＨＦ（フッ酸）等を用いてマスク１１４ａが除去される。
【００７１】
図９に戻って、不純物添加工程が行われた後、第１熱処理工程が行われる（ステップＳ４）。この第１熱処理工程では、例えばＡｒ雰囲気中で、１８００℃（＞６００℃）、２０分間の熱処理が行われる。これにより、第２半導体層１３の第２領域１３ａ中のＡｌ＋イオンが活性化される。なお、熱処理は、例えば、周知の誘導加熱方式や赤外線加熱方式で加熱を行う加熱炉を用いて行われる。
【００７２】
第１熱処理工程が行われた後、第１、第２、第３半導体層１２，１３，１４の表面を覆う保護膜１８を形成する保護膜形成工程が行われる（ステップＳ５）。
図１２（ｃ）に示すように、保護膜形成工程では、まず、第１、第２、第３半導体層１２，１３，１４の表面を覆うように保護膜１８を形成する。ここで、保護膜１８は、例えばＳｉＯ２からなる。また、保護膜１８は、例えばプラズマエンハンスド（ＰＥ）ＣＶＤ法により成膜される。
次に、保護膜１８上に、フォトリソグラフィー技術を利用して、レジストマスク１１６を形成する。レジストマスク１１６の形成方法は、前述のレジストマスク１１３の形成方法と同様である。
続いて、ウェットエッチング法により、レジストマスク１１６をマスクとして、保護膜１８をエッチングする。そして、酸素プラズマによりレジストマスク１１６をアッシングしてレジストマスク１１６を除去すれば、図１２（ｄ）に示すような、保護膜１８が形成される。
【００７３】
図９に戻って、保護膜形成工程が行われた後、半導体基板１１を所定の厚みまで研磨する研磨工程が行われ、その後、金属層形成工程が行われる（ステップＳ６）。研磨工程では、例えば、半導体基板１１の厚みを５０μｍ程度まで研磨すればよい。
図１３（ａ）に示すように、金属層形成工程では、保護膜１８および第２、第３半導体層１３，１４における保護膜１８で覆われていない部分全体を覆うように金属層１１７が形成される。また、半導体基板１１における第１、第２、第３半導体層１２，１３，１４側とは反対側の表面にも金属層１１８が形成される。なお、この金属層形成工程では、例えば蒸着法やスパッタリング法、メッキ法により、金属層１１７が形成される。また、金属層１１７，１１８は、ベース電極１５、エミッタ電極１６およびコレクタ電極１７を構成する金属（例えばＮｉ等）からなる。
【００７４】
図９に戻って、金属層形成工程が行われた後、第２熱処理工程が行われる（ステップＳ７）。この第２熱処理工程では、例えばＡｒ雰囲気中で、９５０℃（＞６００℃）、２分間の熱処理が行われる。
これにより、図１３（ａ）に示すように、第２半導体層１３の第２領域１３ａ内において、金属層１１７を構成する金属が拡散してなる第３領域１３ｂが形成されるとともに、第３半導体層１４内において、上記金属が拡散してなる第４領域１４ａが形成される。また、半導体基板１１における金属層１１８との界面近傍において、金属層１１８を構成する金属が拡散してなる第１領域１１ａが形成される。なお、熱処理の方法は、第１熱処理工程と同様である。
【００７５】
図９に戻って、第２熱処理工程が行われた後、金属層１１７，１１８を除去する金属層除去工程が行われる（ステップＳ８）。ここでは、例えば、未完成品を、フッ酸と硝酸との混合液に浸漬することにより、金属層１１７，１１８を除去する。
【００７６】
金属層除去工程が行われた後、第３熱処理工程（第２工程）が行われる（ステップＳ９）。図１３（ｂ）に示すように、この第３熱処理工程は、Ｈ２（水素）雰囲気下で行われる。また、このＨ２雰囲気下の熱処理は、例えば、１０００℃、１０分間行われる。これにより、第２半導体層１３に水素が取り込まれ、第２半導体層１３のキャリア寿命向上を図ることができる。
【００７７】
図９に戻って、第３熱処理工程が行われた後、ベース電極１５、エミッタ電極１６およびコレクタ電極１７を形成する電極形成工程が行われる（ステップＳ１０）。
図１３（ｃ）に示すように、電極形成工程では、リフトオフ法を利用してベース電極１５、エミッタ電極１６およびコレクタ電極１７が形成される。具体的には、まず、フォトリソグラフィー技術を利用して、保護膜１８の上方にレジストマスク１１９が形成される。次に、第２，第３半導体層１３，１４のうち保護膜１８で覆われていない部分と、レジストマスク１１９とを覆うように金属層１２０を形成する。ここで、金属層１２０は、例えば蒸着法やスパッタリング法により形成する。
その後、酸素プラズマによりレジストマスク１１９をアッシングしてレジストマスク１１９を除去すれば、図１３（ｄ）に示すような、半導体装置１が完成する。
【００７８】
以上の製造方法において、第１熱処理工程と、第２熱処理工程とは、６００℃以上の温度で処理が行われる工程（第１工程）に相当する。また、電極形成工程は、５００℃以下の温度で処理が行われる工程（第３工程）に相当する。
【００７９】
＜３＞まとめ
第１熱処理工程や第２熱処理工程において、第２半導体層１３から水素の脱離が生じた場合、第２半導体層１３中に存在する、キャリア捕獲が可能な点欠陥が電気的に活性化する。これにより、第２半導体層１３中に存在するキャリアの寿命が減少してしまう。
【００８０】
これに対して、本実施形態に係る半導体装置１の製造方法によれば、第１熱処理工程や第２熱処理工程よりも後に行われる第３熱処理工程において、Ｈ２雰囲気中で熱処理を行うことにより、第２半導体層１３に水素が取り込まれる。これにより、第１熱処理工程や第２熱処理工程において、電気的に活性化された第２半導体層１３中の点欠陥が、第２半導体層１３に取り込まれた水素により電気的に不活性化される。そして、第２半導体層１３中に存在する電気的に活性化された点欠陥が減少することにより、キャリアが点欠陥に捕獲されにくくなり、その結果、第２半導体層１３中のキャリアの寿命が増大する。
【００８１】
そして、本実施形態に係る製造方法により製造された半導体装置１は、バイアス電圧が印加された場合、第２半導体層１３中のキャリア濃度が大きくなり、注入されたキャリアの到達率が増大する。つまり、当該半導体装置１は、第２半導体層１３中のキャリア寿命の増大により、到達率の増大、その結果、トランジスタの電流増幅率の向上を図ることができる。
【００８２】
本構成によれば、第３熱処理工程の後、更に、第２半導体層１３に対して、電極形成工程を行ったとしても第２半導体層１３からの水素の脱離が生じない。従って、第２半導体層１３中に存在する点欠陥が電気的に活性化することを抑制できるので、第２半導体層１３中のキャリアの寿命の低下を抑制できる。
【００８３】
また、半導体装置１は、＜２＞で説明した製造方法により製造されたものである。従って、半導体装置１の第２半導体層１３は、第２半導体層１３中を移動するキャリアを捕獲可能な点欠陥を不活性化する水素を含有している。そして、水素の含有量は、キャリアの寿命を延長させるのに有効な量に相当するものである。
【００８４】
つまり、半導体層１０３中に存在する水素の量は、半導体層１０３中に存在するキャリアの寿命をＸとし、半導体層１０３に対して仮に６００℃以上で水素を含まない環境で熱処理した後における半導体層１０３中に存在するキャリアの寿命をＹとした場合、上記式（１）の関係式が成立する。半導体装置１の場合、＜１＞で説明した分析の結果から、Ｘが３００ｎｓ以上であり、Ｙは約９０ｎｓ程度となっている。
【００８５】
＜変形例＞
（１）実施形態では、金属層形成工程の後、第２熱処理工程を行い、その後、金属層を除去する金属層除去工程を行う製造方法について説明したが、必ずしも金属層除去工程を含むものに限定されるものではない。
図１４は、本変形例に係る半導体装置１の製造方法を示すフローチャートである。
エピタキシャル成長工程（ステップＳ１）から保護膜形成工程（ステップＳ５）までの処理は、実施形態に係る製造方法と同様であるので、詳細な説明は省略する。
【００８６】
保護膜形成工程（ステップＳ５）が行われた後、ベース電極１５、エミッタ電極１６およびコレクタ電極１７を形成する電極形成工程が行われる（ステップＳ２６）。
電極形成工程では、実施形態に係る電極形成工程（ステップＳ１０）と同様にして、リフトオフ法を利用してベース電極１５、エミッタ電極１６およびコレクタ電極１７が形成される。
【００８７】
電極形成工程が行われた後、第２熱処理工程が行われる（ステップＳ２７）。この第２熱処理工程では、実施形態に係る第２熱処理工程（ステップＳ７）と同様に、例えばＡｒ雰囲気中で、９５０℃（＞６００℃）、２分間の熱処理が行われる。
これにより、図８（ｂ）に示すような、第２半導体層１３の第２領域１３ａ内において、金属層１１７を構成する金属が拡散してなる第３領域１３ｂが形成されるとともに、第３半導体層１４内において、上記金属が拡散してなる第４領域１４ａが形成される。また、半導体基板１１における金属層１１８との界面近傍において、金属層１１８を構成する金属が拡散してなる第１領域１１ａが形成される。
【００８８】
第２熱処理工程が行われた後、第３熱処理工程が行われる（ステップＳ２８）。この第３熱処理工程は、Ｈ２（水素）雰囲気下で行われる。また、このＨ２雰囲気下の熱処理は、例えば、１０００℃、１０分間行われる。これにより、水素が保護膜１８とベース電極１５との界面部分等を通って第２半導体層１３に取り込まれるので、第２半導体層１３のキャリア寿命向上を図ることができる。
【００８９】
以上の製造方法において、第１熱処理工程と、第２熱処理工程とが、６００℃以上の温度で処理が行われる工程（第１工程）に相当する。
本構成によれば、金属層除去工程を省略することができるので、製造方法の簡素化を図ることができる。
【００９０】
（２）実施形態では、保護膜形成工程（図９のステップＳ５参照）において、不純物添加工程（図９のステップＳ３参照）において用いたマスク１１４ａを除去した後に、新たにＳｉＯ２からなる保護膜１８を形成する例について説明した。但し、保護膜形成工程における保護膜１８の形成方法はこれに限定されるものではない。
図１５は、本変形例に係る保護膜形成工程および電極形成工程における未完成品の断面図である。
【００９１】
図１５（ａ）に示すように、不純物添加工程においてＡｌ＋イオン注入を行った直後では、第２、第３半導体層１３，１４上にマスク１１４ａが形成された状態となっている。本変形例に係る製造方法では、このマスク１１４ａを除去せずに、そのまま保護膜形成工程を行う。
図１５（ｂ）に示すように、保護膜形成工程では、マスク１１４ａを所定の厚みになるまで研磨する。この研磨は、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により行う。これにより、保護膜３１８が形成される。
【００９２】
次に、図１５（ｃ）に示すように、保護膜３１８上に、フォトリソグラフィー技術を利用して、レジストマスク３１６を形成する。レジストマスク３１６の形成方法は、前述実施形態で説明したレジストマスク１１３の形成方法と同様である。
続いて、ウェットエッチング法により、レジストマスク３１６をマスクとして、保護膜３１８をエッチングすれば、図１５（ｄ）に示すような、保護膜３１８が完成する。このウェットエッチング法では、例えば、ＢＨＦ（バッファドフッ酸）等を用いることができる。
【００９３】
なお、保護膜形成工程が行われた後、半導体基板１１を所定の厚みまで研磨する研磨工程が行われ、その後、金属層形成工程が行われる。
図１６（ａ）に示すように、金属層形成工程では、第２、第３半導体層１３，１４における保護膜１８で覆われていない部分と、保護膜３１８とを覆うように金属層１１７が形成される。また、半導体基板１１における第１、第２、第３半導体層１２，１３，１４側とは反対側の表面にも金属層１１８が形成される。なお、金属層１１７，１１８の成膜方法や材料は、実施形態に係る金属層形成工程と同様である。
【００９４】
金属層形成工程が行われた後、第２熱処理工程が行われる。これにより、図１６（ａ）に示すように、第２半導体層１３の第２領域１３ａ内において、金属層１１７を構成する金属が拡散してなる第３領域１３ｂが形成されるとともに、第３半導体層１４内において、上記金属が拡散してなる第４領域１４ａが形成される。また、半導体基板１１における金属層１１８との界面近傍において、金属層１１８を構成する金属が拡散してなる第１領域１１ａが形成される。なお、熱処理の方法は、実施形態に係る第１、第２熱処理工程と同様である。
【００９５】
金属層除去工程が行われた後、第３熱処理工程が行われる。図１６（ｂ）に示すように、この第３熱処理工程は、Ｈ２（水素）雰囲気下で行われる。また、このＨ２雰囲気下の熱処理は、例えば、１０００℃、１０分間行われる。これにより、第２半導体層１３に水素が取り込まれ、第２半導体層１３のキャリア寿命向上を図ることができる。
【００９６】
本構成によれば、不純物添加工程において作製したマスク１１４ａを研磨することにより、保護膜３１８を形成する。従って、ＣＶＤ法等を用いて保護膜を形成する場合に比べて、製造方法の簡略化を図ることができる。
【００９７】
（３）また、発明者らは、実施形態で説明した試料１０１について、半導体層１０３上にパラジウム層（図示せず）を形成してなる試料（以下、「本変形例に係る試料」と称する。）について、半導体層１０３に取り込まれる水素の量についても分析を行っている。
本変形例に係る試料は、実施形態に係る試料１０１について半導体層１０３上にパラジウム層を１００ｎｍ蒸着させてなるものである。
【００９８】
図１７は、本変形例に係る試料について、Ｈ２雰囲気下で熱処理を行った後におけるキャリアの寿命を示す図である。なお、図１７では、比較のために実施形態に係る試料１０１についてのキャリアの寿命も示している。また、図１７では、熱処理時間が２分間の場合と、熱処理時間が１０分間の場合とを示している。
実施形態に係る試料１０１では、Ｈ２雰囲気下で、９００℃、２分間の熱処理を行ってもキャリアの寿命の回復は見られない。これに対して、本変形例に係る試料では、同条件で熱処理を行った後においてキャリアの寿命が回復している。これについて、発明者らは、パラジウム層がその触媒作用によりＨ２分子を原子状水素（プロトン）に乖離させ、その原子状水素がパラジウム層を拡散し、これにより、半導体層１０３表面に原子状水素が供給され易くしていると考察している。パラジウムの触媒作用により、水素を取り込ませる処理の短時間化や低温化の効果が得られる。
【００９９】
以上のように、発明者らは、半導体層１０３上にパラジウム層を形成することにより、当該パラジウム層の触媒作用により、半導体層１０３への水素の取り込みを促進させることができるという知見を得ている。そして、発明者らは、この知見に基づいて、本変形例に係る半導体装置１の製造方法を考案した。
【０１００】
図１８は、本変形例に係る半導体装置１の製造方法を示すフローチャートであり、図１９は、各工程における未完成品の断面図である。
エピタキシャル成長工程（ステップＳ１）から金属層除去工程（ステップＳ８）までの処理並びに第３熱処理工程（ステップＳ９）、電極形成工程（ステップＳ１０）の処理は、実施形態に係る製造方法と同様であるので、詳細な説明は省略する。
金属層除去工程（ステップＳ８）の後、パラジウム層形成工程を行う（ステップＳ６１）。図１９（ａ）に示すように、パラジウム層形成工程では、保護膜１８上と、第２、第３半導体層１３，１４における保護膜１８で覆われていない領域とを覆うように、パラジウム層５１７を形成する。
【０１０１】
図１８に戻って、パラジウム層形成工程の後、第３熱処理工程を行う（ステップＳ９）。ここでは、図１９（ｂ）に示すように、パラジウム層５１７が形成された状態で、Ｈ２雰囲気下での熱処理が行われる。このとき、パラジウム層５１７の触媒作用により、第２半導体層１３への水素の取り込みが促進される。そして、第３熱処理工程（ステップＳ９）の後、パラジウム層除去工程を行う（ステップＳ６２）。パラジウム除去工程では、第３熱処理工程後の半導体装置１の未完成品を、パラジウム除去液に浸漬することにより行えばよい。パラジウム除去液としては、例えば、塩酸と、ベンゼンスルホン酸との混合液に、亜硝酸ナトリウムと、塩化ナトリウムとを溶解させてなるものを用いることができる。
そして、パラジウム除去工程の後、電極形成工程が行われる（ステップＳ１０）。
【０１０２】
本構成によれば、第３熱処理工程において、パラジウム層が形成された状態で、Ｈ２雰囲気下での熱処理が行われる。これにより、第２半導体層１３への水素の取り込みが促進されるので、第３熱処理工程における熱処理時間の短縮を図ることができる。
【０１０３】
（４）実施形態に係る半導体装置１の製造方法では、第１熱処理工程を行った後、直ぐに保護膜形成工程を行う例について説明したが、保護膜形成工程を行うタイミングはこれに限定されるものではない。例えば、保護膜形成工程が、Ｈ２雰囲気下で行われる第３熱処理工程が行われた後に行われてもよい。
図２０は、半導体装置１の製造方法を示すフローチャートであり、図２１および図２２は、各工程における未完成品の断面図である。
エピタキシャル成長工程（ステップＳ１）から不純物添加工程（ステップＳ４）までの処理は、実施形態に係る製造方法と同様であるので、詳細な説明は省略する。
【０１０４】
図２１（ａ）に示すように、不純物添加工程においてＡｌ＋イオン注入を行った直後では、第２、第３半導体層１３，１４上にマスク１１４ａが形成された状態となっている。本変形例に係る製造方法では、このマスク１１４ａを除去せずに、そのまま保護膜形成工程を行う。
【０１０５】
図２０に示すように、第１熱処理工程が行われた後、第２、第３半導体層１３，１４の表面におけるベース電極１５およびエミッタ電極１６に対応する領域以外の領域を覆うマスクを形成するマスク形成工程が行われる（ステップＳ４５）。
図２１（ｂ）に示すように、マスク形成工程では、まず、マスク１１４ａおよび第２半導体層１３上に、フォトリソグラフィー技術を利用して、レジストマスク４１６ａを形成する。レジストマスク４１６ａの形成方法は、前述の実施形態で説明したレジストマスク１１３の形成方法と同様である。
次に、ウェットエッチング法により、レジストマスク４１６ａをマスクとして、マスク１１４ａをエッチングする。そして、酸素プラズマによりレジストマスク４１６ａをアッシングしてレジストマスク４１６ａを除去すれば、図２１（ｃ）に示すような、マスク４１４ａが形成される。
【０１０６】
図２０に戻って、マスク形成工程が行われた後、半導体基板１１を所定の厚みまで研磨する研磨工程が行われ、その後、金属層形成工程が行われる（ステップＳ４６）。研磨工程では、例えば、半導体基板１１の厚みを５０μｍ程度まで研磨すればよい。
図２１（ｄ）に示すように、金属層形成工程では、第２、第３半導体層１３，１４におけるマスク４１４ａで覆われていない部分と、マスク４１４ａ上とを覆うように金属層１１７が形成される。また、半導体基板１１における第１、第２、第３半導体層１２，１３，１４側とは反対側の表面にも金属層１１８が形成される。なお、この金属層形成工程における成膜方法および金属材料は、実施形態に係る製造方法と同様である。
【０１０７】
図２０に戻って、金属層形成工程が行われた後、第２熱処理工程が行われる（ステップＳ４７）。この第２熱処理工程では、例えばＡｒ雰囲気中で、９５０℃、２分間の熱処理が行われる。
これにより、図２１（ｄ）に示すように、第２半導体層１３の第２領域１３ａ内において、金属層１１７を構成する金属が拡散してなる第３領域１３ｂが形成されるとともに、第３半導体層１４内において、上記金属が拡散してなる第４領域１４ａが形成される。また、半導体基板１１における金属層１１８との界面近傍において、金属層１１８を構成する金属が拡散してなる第１領域１１ａが形成される。なお、熱処理の方法は、実施形態における第１、第２熱処理工程と同様である。
【０１０８】
図２０に戻って、第２熱処理工程が行われた後、金属層１１７，１１８およびマスク４１４ａを除去する金属層およびマスク除去工程が行われる（ステップＳ８）。ここでは、例えば、未完成品を、フッ酸と硝酸との混合液に浸漬することにより、金属層１１７，１１８を除去する。その後、フッ酸を用いてマスク４１４ａを除去する。
【０１０９】
金属層およびマスク除去工程が行われた後、第３熱処理工程が行われる（ステップＳ９）。図２２（ａ）に示すように、この第３熱処理工程は、Ｈ２（水素）雰囲気下で行われる。また、このＨ２雰囲気下の熱処理は、例えば、１０００℃、１０分間行われる。これにより、第２半導体層１３に水素が取り込まれ、第２半導体層１３のキャリア寿命向上を図ることができる。また、第２半導体層１３上は、金属層１１７とマスク４１４ａの両方が除去された状態となっていることから、第２半導体層１３への水素の取り込みがより促進される。
【０１１０】
図２１に戻って、第３熱処理工程が行われた後、保護膜１８を形成する保護膜形成工程が行われる（ステップＳ５０）。
図２２（ｂ）に示すように、保護膜形成工程では、まず、第１、第２、第３半導体層１２，１３，１４の表面を覆うように保護膜１８を形成する。ここで、保護膜１８は、例えばＳｉＯ２からなる。ここでは、例えば、シランを用いたＣＶＤ法により、３００℃乃至５００℃（＜６００℃）の温度で保護膜１８を成膜する。なお、６００℃未満の温度で保護膜１８を成膜できるのであれば、例えば、ＴＥＯＳ（テトラエチルオルソシリケイト）を用いたＣＶＤ法により保護膜１８を成膜してもよい。
【０１１１】
次に、保護膜１８上に、フォトリソグラフィー技術を利用して、レジストマスク４１６ｂを形成する。
続いて、ウェットエッチング法により、レジストマスク４１６ｂをマスクとして、保護膜１８をエッチングする。そして、酸素プラズマによりレジストマスク４１６ｂをアッシングしてレジストマスク４１６ｂを除去すれば、図２２（ｃ）に示すような、保護膜１８が形成される。
【０１１２】
図２０に戻って、保護膜形成工程が行われた後、電極形成工程（ステップＳ１０）が行われることにより、半導体装置１が完成する。
以上の製造方法において、第１熱処理工程と、第２熱処理工程とは、６００℃以上の温度で処理が行われる工程（第１工程）に相当する。また、保護膜形成工程と、電極形成工程とは、６００℃未満の温度で処理が行われる工程（第３工程）に相当する。
【０１１３】
本構成によれば、第３熱処理工程において、第２半導体層１３上が、金属層１１７とマスク４１４ａの両方が除去された状態となっていることから、第２半導体層１３への水素の取り込みがより促進される。
【０１１４】
（５）また、実施形態および前述の変形例（１）乃至（３）で説明した第３熱処理工程では、周知の誘導加熱方式や赤外線加熱方式により加熱する加熱炉に限らず、例えば、当該加熱炉と実施形態の＜１＞で説明した分析装置を組み合わせた熱処理装置を用いてもよい。
図２３は、本変形例に係る熱処理装置５０１の概略構成図である。
【０１１５】
この熱処理装置５０１は、前述の半導体装置１や半導体装置１の未完成品に対して、水素雰囲気中で熱処理を行う。ここでは、半導体装置１の未完成品１００に対して、実施形態に係る第３熱処理工程を行う場合について説明する。
熱処理装置５０１は、加熱炉５１１と、計測装置５２１とからなる。
加熱炉５１１は、チャンバ５１５と、未完成品１００が載置されるステージ５１３と、誘導加熱方式で加熱を行うコイル５１２と、チャンバ５１５内にＨ２ガスを導入するためのバルブ５１４とを備える。
計測装置５２１は、第３熱処理工程において、半導体装置１の未完成品１００の第２半導体１３に取り込まれた水素の量を計測する水素取り込み量計測部として機能する。
【０１１６】
計測装置５２１は、前述の実施形態で説明した差動式μ−ＰＣＤ法を利用して、第２半導体層１３内に存在するキャリアの寿命を計測する。
計測装置５２１は、マイクロ波発振器５２３と、方向性結合器５２４と、検出部５３０と、マジックティー５２７と、これらを結合する導波管５２６とを備える。検出部５３０は、実施形態の＜１−２＞で説明したフェーズシフタ回路、ミキサ回路および信号検出部を含んで構成される。そして、マジックティー５２７には、信号用の導波管５２２ａと、参照用の導波管５２２ｂとが結合されている。また、計測装置５２１は、レーザ源５２８と、レーザ源５２８から出射されたレーザ光を未完成品１００表面に導く光学系５２９とを備える。この計測装置５２１の動作は、実施形態の＜１−２＞で説明した動作と同様である。
【０１１７】
計測装置５２１は、計測して得られた第２半導体層１３に存在するキャリアの寿命に基づいて、第２半導体層１３に取り込まれた水素の量を計測する。ここにおいて、例えば検出部５３０が、計測して得られたキャリアの寿命を、第２半導体層１３に取り込まれた水素の量に換算する。
【０１１８】
なお、本変形例では、差動式μ−ＰＣＤ法を利用してキャリアの寿命を計測する例について説明したが、キャリア寿命を計測する方法はこれに限定されるものではなく、例えば、光学的なパラメータ（光の透過率や反射率等）の変化に基づいてキャリアの寿命を計測する構成であってもよい。
また、第２半導体層１３中に取り込まれた水素の量の計測は、キャリアの寿命に基づいて計測する構成に限定されるものではなく、他の方法により水素の量を計測する構成（例えば、モニタ用サンプルの水素含有量をＳＩＭＳ等で計測する構成）であってもよい。
【０１１９】
本構成によれば、第３熱処理工程において、第２半導体層１３内に取り込まれた水素の量をリアルタイムでモニタリングしながら処理を行うことができる。従って、第３熱処理工程における処理不良の発生を抑制できる。
【０１２０】
（６）実施形態では、第１半導体層１２および第３半導体層１４の導電型がＮ型であり、第２半導体層１３の導電型がＰ型である半導体装置１の例について説明した。但し、第１、第２、第３半導体層１２，１３，１４の導電型はこれに限定されるものではなく、例えば、第１半導体層１２および第３半導体層１４の導電型がＰ型であり、第２半導体層１３の導電型がＮ型であってもよい。
【０１２１】
（７）実施形態では、半導体装置１として、バイポーラトランジスタを取り上げて説明したが、半導体装置の種類はこれに限定されるものではない。バイポーラトランジスタの伝導度変調はコレクタ層において生じるので、コレクタ層のキャリア寿命の向上はオン抵抗の低減につながる。
バイポーラトランジスタ以外のバイポーラデバイスの代表例として、ＰｉＮダイオード、ＩＧＢＴ、サイリスタ（光トリガサイリスタやＧＴＯサイリスタを含む）がある。これらの素子においてキャリア寿命の向上を行い、伝導度変調の効果の増大による低オン抵抗化に本発明を用いることができる。
また、ＭＯＳＦＥＴやフォトダイオード、太陽電池などその他のあらゆる半導体装置にも本発明を利用することができる。
【０１２２】
具体的には以下の素子で特に大きな効果が得られる。
ＰｉＮダイオードに関して、ｉ層（耐圧維持層）として比較的低濃度ドーピングのｐ層を用いたｎ+層/ｐ層/ｐ＋層構造を有するＰｉＮダイオードにおいて、伝導度変調が生じるｐ層のキャリア寿命の向上、それによる低オン抵抗化に本発明を利用することができる。
ＩＧＢＴに関しては、ｐチャネルＭＯＳ構造を有するＩＧＢＴにおける耐圧維持層である比較的低濃度ドーピングのｐ層に対して、この層のキャリア寿命の向上、それによる低オン抵抗化に本発明を利用することができる。
サイリスタに関しては、ｎ＋層/ｐ層/ｎ層/ｐ＋層を有しており、伝導度変調が生じるｐ層、ｎ層のうち、特にｐ層のキャリア寿命の構造、それによる低オン抵抗化に本発明を利用することができる。なお、ｎ層のキャリア寿命の向上技術として、長時間の熱酸化と高温熱処理の組み合わせ、あるいは、炭素イオン注入と高温熱処理の組み合わせが報告されている。ｐ層、ｎ層両方の層のキャリア寿命を向上させるには、まず、１０００℃以上の高温熱処理が必要なｎ層のキャリア寿命の向上を行い、その後、本発明の方法でｐ層のキャリア寿命の向上を行えばよい。
【０１２３】
ＭＯＳＦＥＴ（縦型パワーＭＯＳＦＥＴやｓｕｐｅｒ  ｊｕｎｃｔｉｏｎ構造を有する縦型パワーＭＯＳＦＥＴ）はユニポーラデバイスであるが、縦型ＭＯＳＦＥＴに付随するボディダイオードはｐｎダイオードであり、これはバイポーラデバイスである。ボディダイオードはパワーエレクトロニクス回路の構成によっては、回路素子として積極的に利用する場合があり、性能向上が求められる。その目的で本発明を利用することが可能である。
フォトダイオードや太陽電池においては、半導体層中のキャリアの拡散長を大きくすることが変換効率向上の最重要項目である。キャリアの拡散長はキャリア寿命が大きいほど大きくなる。従って、本発明によるキャリア寿命の向上を、キャリア拡散長増大、ひいては変換効率向上に利用することができる。
これ以外の半導体素子であっても、キャリア寿命の向上が必要とされる半導体素子に関しては本発明を利用することができる。
【０１２４】
逆に、キャリア寿命を減少させることが半導体素子の性能向上に役立つ場合もある。例えば、ＰｉＮダイオードやＩＧＢＴ、サイリスタにおいて必要以上に大きすぎるキャリア寿命は、スイッチング速度の低下を招き、スイッチング損失の増大をもたらす場合がある。この場合は、水素を含まない雰囲気での熱処理によりキャリア寿命が減少する図２の結果を参考にして、素子製造工程の最終段階で意図的に部分的に水素を脱離させ、キャリア寿命を短くすること、あるいは、図３の結果を参考にして、あえて水素雰囲気下での熱処理の温度を低めに、あるいは、熱処理時間を短めに設定して、キャリア寿命が上がりすぎないようにすることが有効である。
【０１２５】
（８）実施形態では、水素によるｐ型層のキャリア寿命の向上を取り上げて説明したが、ｐ型層に限らずｎ型層においても有効である。ｎ型層においても水素により不活性化される点欠陥が存在する場合があり、その場合、水素雰囲気下での熱処理によりキャリア寿命の向上を図ることができる。
【０１２６】
（９）炭素空孔に関連する点欠陥は、報告されているように炭素イオン注入と高温加熱処理、もしくは、熱酸化処理と高温加熱処理により低減でき、大変有効な方法である。これらの処理温度では水素が脱離してしまう。従って、水素雰囲気下での熱処理をこれらの処理を行った後に行えば良い。もしくは、炭素依存注入後の熱処理もしくは熱酸化後の熱処理の工程後半において水素を導入することで、熱処理工程を１工程削減することもできる。
【０１２７】
（１０）半導体装置１の製造工程において、実施形態で述べたように水素が脱離するような高温の工程と、その後の水素雰囲気下での熱処理を別の工程として行っても良いが、高温処理装置に水素ガス導入装置を付加させれば、最も後の高温工程のすべて、もしくはその後半において水素を導入し、水素雰囲気下で降温することで、水素雰囲気下での熱処理を同時に行っても良い。１４００℃を超える高温で水素雰囲気にすると炭化ケイ素の表面がエッチングされてしまうので、表面がエッチングされてしまうと素子作製に支障をきたす場合は、高温加熱終了後の降温過程で、１４００℃以下になった時点で水素を導入すれば良い。
【０１２８】
＜付記＞
上記の実施形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。例えば、上記実施形態では、メサ型の構造を例にしたが、プレーナ構造の半導体素子であっても良い。
【産業上の利用可能性】
【０１２９】
本発明は、ＳｉＣからなる半導体装置に利用可能である。
【符号の説明】
【０１３０】
１        半導体装置
１１，１０２  半導体基板
１１ａ    第１領域
１２      第１半導体層
１３      第２半導体層
１３ａ    第２領域
１３ｂ    第３領域
１４      第３半導体層
１４ａ    第４領域
１５      ベース電極
１６      エミッタ電極
１７      コレクタ電極
１８      保護膜
１０１    試料
１１２    半導体層
【図１】
2015018859.tif 000006
【図８】
2015018859.tif 000007
【図９】
2015018859.tif 000008
【図１０】
2015018859.tif 000009
【図１１】
2015018859.tif 000010
【図１２】
2015018859.tif 000011
【図１３】
2015018859.tif 000012
【図１４】
2015018859.tif 000013
【図１５】
2015018859.tif 000014
【図１６】
2015018859.tif 000015
【図１８】
2015018859.tif 000016
【図１９】
2015018859.tif 000017
【図２０】
2015018859.tif 000018
【図２１】
2015018859.tif 000019
【図２２】
2015018859.tif 000020
【図２３】
2015018859.tif 000021
【図２】
2015018859.tif 000022
【図３】
2015018859.tif 000023
【図４】
2015018859.tif 000024
【図５】
2015018859.tif 000025
【図６】
2015018859.tif 000026
【図７】
2015018859.tif 000027
【図１７】
2015018859.tif 000028