(57)【要約】【課題】、簡単な回路構成で、発振回路の駆動能力を最適に調整する。【解決手段】チップ１０は、発振回路２０、アンプ３０、実効値測定回路４０、制御部５０を有する。発振回路２０は、反転増幅器２２と、反転増幅器２２に並列に接続された抵抗２４を備える。発振回路２０は、その反転増幅器２２がチップ１０外の水晶振動子７０と接続されており、水晶振動子７０を駆動することにより発振信号を生成する。実効値測定回路４０は、発振回路２０が得た発振信号の実効値ＶＥを測定する。制御部５０は、実効値ＶＥが目標電圧ＶＴになるように、反転増幅器２２の利得を制御する。【選択図】図１
2015023548.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子が水晶振動子の出力側と入力側に夫々接続される反転増幅器を備え、前記出力端子の電圧を発振信号として得る発振回路と、
前記発振信号の実効値を測定する実効値測定回路と、
前記実効値測定回路により測定された前記実効値が目標電圧になるように、前記反転増幅器の利得を調整する制御部とを備える、
半導体装置。
【請求項２】
前記反転増幅器の前記出力端子と前記水晶振動子の入力側との間に接続されるダンピング抵抗をさらに有し、
前記制御部は、前記反転増幅器の利得の代りに、前記ダンピング抵抗の抵抗値、または前記反転増幅器の利得と前記ダンピング抵抗の抵抗値との両方を調整する、
請求項１に記載の半導体装置。
【請求項３】
前記制御部は、
前記実効値測定回路により測定された前記実効値と基準電圧とを比較する比較回路と、
前記比較回路による比較結果に基づいて、前記発振信号の実効値が前記目標電圧になるように調整を行う制御実行部とを備える、
請求項１または２に記載の半導体装置。
【請求項４】
前記基準電圧を生成する基準電圧生成部をさらに備え、
前記基準電圧生成部は、
前記水晶振動子と接続されていない点を除き、前記発振回路と同様の構成を有する第１のレプリカ回路であり、自身に含まれる反転増幅器の出力を前記基準電圧として出力し、
前記制御部は、前記発振回路に含まれる反転増幅器の利得を調整する際に、前記第１のレプリカ回路に含まれる反転増幅器の利得を同様に調整する、
請求項３に記載の半導体装置。
【請求項５】
前記実効値測定回路は、
前記発振回路に含まれる反転増幅器の入力端と出力端の電圧が夫々入力される差動対と、
前記差動対に動作電流を供給する定電流源と、
前記差動対の出力に接続されたローパスフィルタとを備え、
前記ローパスフィルタの出力を、前記比較回路に出力し、
前記比較回路は、前記ローパスフィルタの出力と前記基準電圧とを比較するものである、
請求項４に記載の半導体装置。
【請求項６】
前記基準電圧生成部は、
前記第１のレプリカ回路に含まれる反転増幅器の入力端と出力端の電圧が入力され、前記ローパスフィルタを備えない点を除き、前記実効値測定回路と同様の構成を有する第２のレプリカ回路をさらに備え、
該第２のレプリカ回路に含まれる差動対の出力を前記基準電圧として出力する、
請求項５に記載の半導体装置。
【請求項７】
前記基準電圧生成部は、
前記第２のレプリカ回路と前記比較回路の間に接続されたレベルシフト回路をさらに備え、
前記レベルシフト回路により、前記第２のレプリカ回路における差動対の出力のレベルをシフトして前記基準電圧として前記比較回路に出力する、
請求項６に記載の半導体装置。
【請求項８】
前記制御部は、前記レベルシフト回路によるシフト量を調整可能である、
請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、例えば水晶振動子を駆動する発振回路を備える半導体装置に関する。
【背景技術】
【０００２】
様々な半導体装置において、チップ内に設けられた発振回路によりチップ外の水晶振動子を駆動し、発振信号を得てクロック信号として用いることが知られている。
【０００３】
高周波歪成分に起因して発振回路が発生する輻射ノイズを軽減するためには、水晶振動子と接続される反転増幅器の利得を小さくし、発振信号の振幅レベルをできるだけ小さく抑える必要がある。なお、発振信号の振幅レベルは、発振信号の「Ｐｅａｋ  ｔｏ  Ｐｅａｋ」レベルを意味し、以下「ＶＰ−Ｐ」で表記する。
【０００４】
その一方、反転増幅器の利得を過小に設定すると、不発振の恐れがあるため、発振余裕及びＳ／Ｎの確保のためには、振幅レベルＶＰ−Ｐをできるだけ大きくする必要がある。
【０００５】
このようなジレンマから、発振信号の振幅レベルＶＰ−Ｐが、電源電圧ＶＣＣ以下である一方、できるだけ電源電圧ＶＣＣの近くになるように、反転増幅器の利得を制御することが望まれる。
【０００６】
特許文献１に開示された発振器は、余裕度が異なる複数の発振回路を備える発振部と、発振部の出力電圧のピーク（振幅レベルＶＰ−Ｐに該当する）を検出するピーク検出部を備え、ピーク検出部により検出した振幅レベルＶＰ−Ｐに基づいて、水晶振動子を駆動する発振回路を、上記の複数の発振回路間で切り換える。
【０００７】
また、特許文献２には、振幅レベルＶＰ−Ｐに基づいて、発振回路の反転増幅器の利得を調整する技術が開示されている。この技術は、特許文献１に開示された技術と原理的には同様である。
【０００８】
また、特許文献３に開示されたワンチップマイクロコンピュータは、発振信号から高周波数成分を検出し、検出結果に基づいて、反転増幅器の利得やダンピング抵抗の抵抗値を調整する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１５２７４７号公報
【特許文献２】特開２００１−２５７５３２号公報
【特許文献３】特開２００２−２５２３３１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に開示された発振器では、ピーク検出部が、発振信号の振幅レベルＶＰ−Ｐを検出するため、振幅レベルＶＰ−Ｐが同一となる矩形相当波形と正弦相当波形を区別して検出することは出来ない。
【００１１】
矩形相当波形には、高調波歪成分が多く含まれているため、輻射ノイズの影響は正弦相当波形に比べて大きくなる。
【００１２】
そのため、特許文献１で開示されている技術では、輻射ノイズの確実な低減が困難である。
特許文献２に開示された技術についても、同様である。
【００１３】
特許文献３に開示された技術では、回路規模の大きい高周波数成分検出回路が必要であるため、半導体装置全体の回路規模も大きくなってしまうという問題がある。
【００１４】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
一実施の形態による半導体装置は、水晶振動子を駆動して発振信号を得る発振回路が出力する発振信号の実効値を測定し、該実効値が目標電圧になるように、発振回路に含まれる反転増幅器の利得を調整する。
【００１６】
なお、上記実施の形態の装置を方法やシステムに置き換えて表現したもの、該装置を備えたチップなども、本発明の態様としては有効である。
【発明の効果】
【００１７】
前述した一実施の形態にかかる半導体装置によれば、簡単な回路構成で、発振回路の駆動能力を最適に調整することが可能である。
【図面の簡単な説明】
【００１８】
【図１】第１の実施の形態にかかる半導体装置を示す図である。
【図２】第２の実施の形態にかかる半導体装置を示す図である。
【図３】第３の実施の形態にかかる半導体装置における制御部を示す図である。
【図４】第４の実施の形態にかかる受信機を示す図である。
【図５】図４に示す受信機のチップに含まれるクロック生成部を示す図である。
【図６】図５に示すクロック生成部の発振回路及び第１のレプリカ回路における反転増幅器の構成例を示す。
【図７】トリミングコントローラからの制御信号と、図６に示す反転増幅器の利得との対応関係を示す図である。
【図８】図５に示すクロック生成部におけるＡ／Ｄ変換器を説明するための図である。
【図９】図５に示すクロック生成部における各信号の遷移態様を説明するための図である。
【図１０】図５に示すクロック生成部のトリミングコントローラの動作を示すフローチャートである。
【図１１】第５の実施の形態にかかるクロック生成部を示す図である。
【図１２】図１１に示すクロック生成部における各信号の遷移態様を説明するための図である。
【図１３】図１１に示すクロック生成部のトリミングコントローラの動作を示すフローチャートである。
【発明を実施するための形態】
【００１９】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。なお、分かりやすいように、各図面において、電源を必要とする各機能ブロック及びこれらの機能ブロックに含まれる素子に対する電源の供給線を省略している。
【００２０】
＜第１の実施の形態＞
【００２１】
図１は、第１の実施の形態にかかる半導体装置１を示す図である。該半導体装置１は、チップ１０と、チップ１０の外に設けられた水晶振動子７０を備える。
【００２２】
チップ１０は、発振回路２０、アンプ３０、実効値測定回路４０、制御部５０を有する。
発振回路２０は、反転増幅器２２と、反転増幅器２２に並列に接続された抵抗２４を備える。
【００２３】
反転増幅器２２の入力端子２６は、パッド１４を介して水晶振動子７０の片端に接続されており、反転増幅器２２の出力端子２８は、パッド１２、さらにダンピング抵抗６０を介して水晶振動子７０の他端に接続されている。また、水晶振動子７０の両端は、夫々容量７２と容量７４を介して接地している。
【００２４】
反転増幅器２２の出力端子２８の電圧（すなわち発振信号）は、アンプ３０を介してクロック信号ＣＬＫとしてチップ内部の他の図示しないロジック回路に供される。
【００２５】
実効値測定回路４０は、発振回路２０からの発振信号が入力され、その実効値ＶＥを測定して制御部５０に出力する。
【００２６】
制御部５０は、実効値測定回路４０により測定された実効値ＶＥが目標電圧ＶＴになるように、反転増幅器２２の水晶振動子７０に対する駆動能力を調整する。
【００２７】
本実施の形態において、反転増幅器２２が利得可変であり、制御部５０は、制御信号ＣＴＲ１を生成して反転増幅器２２に出力し、反転増幅器２２の利得を調整することにより反転増幅器２２の駆動能力を調整する。
【００２８】
ここで、本第１の実施の形態にかかる技術的原理を説明する。
前述したように、輻射ノイズを軽減すると共に、発振余裕及びＳ／Ｎの確保のために、発振信号の振幅レベルＶＰ−Ｐが、電源電圧ＶＣＣ以下である一方、できるだけ電源電圧ＶＣＣの近くになるようにする必要がある。この条件を満たす理想の振幅レベルＶＰ−Ｐは、電源電圧ＶＣＣと等しい。このような振幅レベルＶＰ−Ｐを「理想振幅レベル」という。
【００２９】
しかし、発振回路の駆動能力が大き過ぎた場合、発振信号は、飽和により、振幅レベルＶＰ−Ｐが電源電圧ＶＣＣと同レベルの矩形波になる。電源電圧ＶＣＣが理想振幅レベルであるため、この場合、特許文献１または特許文献２のように、発振信号の振幅レベルＶＰ−Ｐが理想振幅レベルであるかに基づいて発振回路の駆動能力を調整するのでは、矩形波と正弦波の区別ができないため、最適な調整ができない。
【００３０】
すなわち、発振回路の駆動能力が最適であるか否かは、発振信号の振幅レベルＶＰ−Ｐが理想振幅レベルであるか否かに加え、発振信号が正弦波であるか否かも判定する必要がある。
【００３１】
本願発明者は、発振信号が正弦波である場合、その実効値が、振幅レベルＶＰ−Ｐの「１／（√２）」倍になることに着目し、理想振幅レベル（例えば電源電圧ＶＣＣ）の約「１／（√２）」を目標電圧ＶＴとして規定すれば、発振信号の実効値が該目標電圧ＶＴと一致する場合に、発振信号の振幅レベルＶＰ−Ｐが理想振幅レベルであり、かつ、発振信号が正弦波であると判定できることを想到した。
【００３２】
半導体装置１のチップ１０は、上記着想を元になされたものである。チップ１０における制御部５０は、実効値測定回路４０により測定された実効値ＶＥと、目標電圧ＶＴとに基づいて、実効値ＶＥが目標電圧ＶＴになるように発振回路２０の駆動能力を調整する。その結果、発振信号は、飽和しない前提下で、振幅レベルＶＰ−Ｐが理想振幅レベルとなる。
【００３３】
本第１の実施の形態によれば、上述した簡単な構成で発振回路２０の駆動能力を最適に調整することにより、輻射ノイズの確実な軽減と、発振余裕度及びＳ／Ｎの確保との両立を実現できる。
【００３４】
＜第２の実施の形態＞
第１の実施の形態において、制御部５０は、反転増幅器２２の利得を調整することにより発振回路２０の駆動能力が最適になるように制御しているが、発振回路２０の駆動能力が最適になるように制御することができれば、調整の対象は、反転増幅器２２の利得に限られることがない。
【００３５】
図２は、調整対象が反転増幅器２２の利得以外である例として、第２の実施の形態にかかる半導体装置１００を示す。該半導体装置１００について、半導体装置１と異なる点のみを説明する。
【００３６】
半導体装置１００のチップ１１０において、発振回路１２０は、利得可変な反転増幅器２２の代りに、利得可変ではない反転増幅器１２２が設けられた点を除き、発振回路２０と同様である。
【００３７】
また、半導体装置１において、ダンピング抵抗６０がチップ１０の外に設けられているのに対して、半導体装置１００において、ダンピング抵抗６０に対応するダンピング抵抗１６０は、チップ１１０の内部に設けられていると共に、その抵抗値が可変である。
【００３８】
また、半導体装置１００のチップ１１０における制御部１５０は、制御信号ＣＴＲ１により反転増幅器２２の利得を制御する代りに、制御信号ＣＴＲ２をダンピング抵抗１６０に出力し、ダンピング抵抗１６０の抵抗値を調整することにより、発振回路１２０の駆動能力を最適に調整する。
【００３９】
制御部１５０は、反転増幅器の利得の代りにダンピング抵抗の抵抗値を調整対象とする点を除き、調整の原理や調整の手法などが制御部５０と同様であるため、本第２の実施の形態にかかる半導体装置１００は、半導体装置１と同様の効果を得ることができる。
【００４０】
また、半導体装置１００は、ダンピング抵抗がチップに内蔵されるため、外付け部品を減らすことができる。
【００４１】
勿論、発振回路内の反転増幅器として利得可変なものを用いると共に、利得可変なダンピング抵抗をチップに内蔵し、反転増幅器の利得とダンピング抵抗の抵抗値の両方を調整することにより、発振回路の駆動能力を最適に制御するようにしてもよい。
【００４２】
この場合、半導体装置１及び半導体装置１００の全ての効果以外に、さらに、発振回路の駆動能力の調整範囲の拡大や、発振回路及びダンピング抵抗の回路規模の削減などの効果を得ることが可能である。
【００４３】
＜第３の実施の形態＞
本第３の実施の形態も、半導体装置である。該半導体装置は、半導体装置１における制御部５０、または半導体装置１００における制御部１５０を図３に示す制御部２００のように構成したものである。本第３の実施の形態に対して、制御部２００のみを説明する。また、説明上の便宜のため、該制御部２００は、半導体装置１に適用されたものとする。
【００４４】
図３に示すように、制御部２００は、比較回路２１０と制御実行部２２０を備え、制御実行部２２０は、Ａ／Ｄ変換器２２２、トリミングコントローラ２２４、レジスタ２２６を有する。
【００４５】
比較回路２１０は、実効値測定回路４０が測定した実効値ＶＥと、基準電圧ＶＲＥＦとが入力され、それらを比較して比較結果を制御実行部２２０に出力する。なお、基準電圧ＶＲＥＦについては後述するが、目標電圧ＶＴと異なるものである。
【００４６】
制御実行部２２０は、比較回路２１０による比較結果に基づいて、反転増幅器２２の利得を制御する。
【００４７】
本実施の形態において、比較回路２１０は、比較結果として、実効値ＶＥと基準電圧ＶＲＥＦの差分ＶＤ１を得るものである。
【００４８】
制御実行部２２０において、Ａ／Ｄ変換器２２２は、比較回路２１０からの差分ＶＤ１をＡ／Ｄ変換し、デジタル値である差分ＶＤ２を得てトリミングコントローラ２２４に出力する。
【００４９】
トリミングコントローラ２２４は、Ａ／Ｄ変換器２２２からの差分ＶＤ２と、レジスタ２２６に設定された後述の目標差分値ＶＤ０とを比較し、比較の結果に応じて制御信号ＣＴＲ１を生成して反転増幅器２２に出力する。
【００５０】
制御部２００の目的は、実効値ＶＥが前述した目標電圧ＶＴになるように発振回路の駆動能力を制御することにあるが、実効値ＶＥの比較対象は、必ずしも目標電圧ＶＴである必要が無い。
【００５１】
本実施の形態のように基準電圧ＶＲＥＦが目標電圧ＶＴ以外の電圧レベルである場合、Ａ／Ｄ変換器２２２からの差分ＶＤ２と、レジスタ２２６に格納される目標差分値ＶＤ０とが一致したときに、実効値ＶＥが目標電圧ＶＴになるように、レジスタ２２６に格納される目標差分値ＶＤ０を設定すれば、制御部２００の上述した目的を達成することができる。
【００５２】
さらに、発振信号の実効値ＶＥそのものの代わりに、発振信号に対して、実効値ＶＥを表すことのできる他の値を測定して比較回路２１０に供して基準電圧ＶＲＥＦと比較するようにしてもよい。これらについて、後の実施の形態のときに合わせて詳細に説明する。
【００５３】
＜第４の実施の形態＞
図４は、第４の実施の形態にかかる受信機２５０を示す。受信機２５０は、チップ２６０と、チップ２６０の外に設けられた水晶振動子７０を備える。
【００５４】
チップ２６０には、ＬＮＡ  （Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）、ＲＦ部（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、ＡＢＢ部（ＡＢＢ：Ａｎａｌｏｇ  ＢａｓｅＢａｎｄ）、ＡＤ／変換器（ＡＤＣ）、ＤＢＢ部（ＤＢＢ：Ｄｉｇｉｔａｌ）、シンセサイザー（ｓｙｎｔｈｅｓｉｚｅｒ）、ＰＬＬ回路（ＰＬＬ：ｐｈａｓｅ  ｌｏｃｋｅｄ  ｌｏｏｐ）、クロック生成部３００が設けられている。
【００５５】
チップ２６０の各機能ブロックのうちに、クロック生成部３００を除いた各機能ブロックは、通常の受信機に備えられるものと同様であるので、説明を省略する。
【００５６】
クロック生成部３００は、水晶振動子７０を駆動して発振信号を得る。該発振信号は、クロック信号ＣＬＫとしてシンセサイザーとＰＬＬ回路に供される。
【００５７】
図５は、クロック生成部３００を示す。クロック生成部３００は、発振回路３１０、アンプ３０、実効値測定回路３２０、第１のレプリカ回路３３０、第２のレプリカ回路３４０、レベルシフト回路３５０、比較回路３６０、Ａ／Ｄ変換器３７０、トリミングコントローラ３８０、レジスタ３９０を備える。
【００５８】
発振回路３１０は、図１の半導体装置１における発振回路２０と同様であり、水晶振動子７０を駆動して発振信号（反転増幅器２２の出力端の電圧Ｎ１２）を得てアンプ３０と信号合成回路３２２に出力する。なお、発振回路３１０と水晶振動子７０の接続関係は、半導体装置１の時と同様である。
【００５９】
反転増幅器２２は、利得可変な反転増幅器であり、トリミングコントローラ３８０からの制御信号ＣＴＲ１により利得が制御される。
【００６０】
図６は、反転増幅器２２の構成例を示す。図６に示す反転増幅器２２は、３ビットの制御信号ＣＴＲ１（ＣＴＲ１［０］、ＣＴＲ１［１］、ＣＴＲ１［２］）により、利得か１倍〜８倍の８通りのいずれか１つになるように制御される。
【００６１】
図６に示すように、反転増幅器２２の電源が和とＧＮＤ側に、トランジスタにより構成されたスイッチが接続されている。これらのスイッチは、制御信号ＣＴＲ１［２：０］で制御され、大きく４つのグループに分けられる。制御信号ＣＴＲ１は、反転アンプを構成するトランジスタのＷサイズ比で利得の切替えを行う。
【００６２】
ＣＴＲ１［０］は、Ｗサイズ比が「×１」倍であるの反転アンプのグループ（図中左側２列目）を選択する。ＣＴＲ１［１］は、Ｗサイズ比が「×２」倍である反転アンプのグループ（図中左から３列目）を選択する。また、ＣＴＲ１［２］は、Ｗサイズ比が「×４」倍の反転アンプのグループ（図中左から４列目）を選択する。
【００６３】
また、左から１列目のグループはＷサイズ比が「×１」倍の反転アンプであり、これは常時に動作する。
【００６４】
制御信号ＣＴＲ１と反転増幅器２２の利得（Ｗサイズ比）との対応関係は、図７に示している。
【００６５】
なお、ここでは、例として制御信号ＣＴＲ１を３ビットの信号としているが、制御信号ＣＴＲ１のビット数は、３に限らず、回路構成などの状況に応じて増減があり得る。
【００６６】
図５に戻る。実効値測定回路３２０は、信号合成回路３２２と、ローパスフィルタ３２４を備える。
【００６７】
信号合成回路３２２は、反転増幅器２２の入力端の電圧Ｎ１１、出力端の電圧（発振信号Ｎ１２）とが夫々ゲートに入力される２つのトランジスタ（例としてＮ型のトランジスタ）により構成された差動対と、該差動対に動作電流を供給する定電流源を有する。２つのトランジスタのソースが、互いに接続されている。
【００６８】
すなわち、信号合成回路３２２の出力（すなわち差動対の出力）Ｎ１３は、電圧Ｎ１１と発振信号Ｎ１２の波形を合成した電圧Ｎ１３である。
【００６９】
ローパスフィルタ３２４は、電圧Ｎ１３を実効レベルに平滑し、電圧Ｎ１４を得て比較回路３６０に出力する。この電圧Ｎ１４は、発振信号Ｎ１２の実効値を反映するＤＣ電圧である。
【００７０】
すなわち、本実施の形態において、実効値測定回路３２０は、発振信号Ｎ１２の実効値ＶＥそのものではなく、実効値ＶＥの大きさを反映したレベルを有する電圧Ｎ１３を取得している。
【００７１】
発振回路３１０における反転増幅器２２の利得が最適に設定されている場合、電圧Ｎ１１と発振信号Ｎ１２は、ほぼ正弦波であるため、このような電圧Ｎ１１と発振信号Ｎ１２が信号合成回路３２２に入力されると、信号合成回路３２２の２つのトランジスタで波形合成されるため、信号合成回路３２２の出力（電圧Ｎ１３）は、上に凸の山形の脈流波になり、そのピーク値が、約「ＶＣＣ−Ｖｔｎ」である。そして、ローパスフィルタ３２４の出力となる電圧Ｎ１４は、（ＶＣＣ−Ｖｔｎ）×（１／√２）となる。なお、Ｖｔｎは、信号合成回路３２２内のトランジスタの閾値である。
【００７２】
一方、発振回路３１０における反転増幅器２２の利得が過大である場合に、電圧Ｎ１１と発振信号Ｎ１２が方形波になる。このような波形が信号合成回路３２２に入力されると、信号合成回路３２２の２つのトランジスタの少なくとも一方がほぼフルＯＮ状態になるため、信号合成回路３２２の出力（電圧Ｎ１３）は、約「ＶＣＣ−Ｖｔｎ」のＤＣレベルとなる。そのため、ローパスフィルタ３２４の出力となる電圧Ｎ１４も、電圧Ｎ１３と変らず、「ＶＣＣ−Ｖｔｎ」である。
【００７３】
比較回路３６０、Ａ／Ｄ変換器３７０、トリミングコントローラ３８０、レジスタ３９０は、図３に示す制御部２００と同様の制御部を構成する。また、、Ａ／Ｄ変換器３７０、トリミングコントローラ３８０、レジスタ３９０は、制御部２００における制御実行部２２０に対応する。
【００７４】
比較回路３６０は、ローパスフィルタ３２４からの電圧Ｎ１４と基準電圧ＶＲＥＦとを比較し、それらの差分ＶＤ１を得てＡ／Ｄ変換器３７０に出力する。
【００７５】
Ａ／Ｄ変換器３７０は、差分ＶＤ１をデジタル値である差分ＶＤ２に変換してトリミングコントローラ３８０に出力する。
【００７６】
図８は、比較回路３６０が出力する差分ＶＤ１と、Ａ／Ｄ変換器３７０が出力する差分ＶＤ２の対応関係を示す。本実施の形態において、例として、Ａ／Ｄ変換器３７０は、差分ＶＤ１を４ビットのデジタル信号に変換しており、該デジタル信号（差分ＶＤ２）の各ビットは、ＶＤ２［０］〜ＶＤ２［３］である。
【００７７】
トリミングコントローラ３８０は、Ａ／Ｄ変換器３７０からの差分ＶＤ２と、レジスタ３９０に予め設定された目標差分値ＶＤ０とを比較し、比較の結果に応じて、発振回路３１０における反転増幅器２２の利得と、後述する第１のレプリカ回路３３０における反転増幅器２２の利得とに対して、同様の調整をする。
【００７８】
なお、前述したように、本実施の形態において、例として、トリミングコントローラ３８０が３ビットの制御信号ＣＴＲ１により、発振回路３１０と第１のレプリカ回路３３０の夫々の反転増幅器２２の利得を制御する。制御信号ＣＴＲ１の各ビットは、ＣＴＲ１［０］〜ＣＴＲ１［２］である。
【００７９】
図５に戻る。
本実施の形態において、比較回路３６０に入力される基準電圧ＶＲＥＦは、固定値ではなく、基準電圧生成回路により生成される。
【００８０】
基準電圧生成回路は、第１のレプリカ回路３３０、第２のレプリカ回路３４０、レベルシフト回路３５０により構成される。
【００８１】
第１のレプリカ回路３３０は、水晶振動子７０と接続されていない点を除き、発振回路３１０と同様の構成を有する。この点を強調するために、第１のレプリカ回路３３０内の各素子の符号を、発振回路３１０内の各々対応する素子の符号と同一にしている。
【００８２】
第１のレプリカ回路３３０に含まれる反転増幅器２２も、入力端の電圧がＮ２１であり、出力端の電圧がＮ２２である点を除き、図６に示す構成例と同様の構成を有する。
【００８３】
第２のレプリカ回路３４０は、入力が第１のレプリカ回路３３０に含まれる反転増幅器２２の入力端と出力端の電圧（Ｎ２１、Ｎ２２）である点を除き、信号合成回路３２２と同様の構成を有する。そのため、第２のレプリカ回路３４０が出力する電圧Ｎ２３は、電源電圧ＶＣＣの１／２付近の安定なＤＣ電圧となる。
【００８４】
第２のレプリカ回路３４０が出力した電圧Ｎ２３は、レベルシフト回路３５０に入力される。レベルシフト回路３５０は、電圧Ｎ２３のレベルをシフトして基準電圧ＶＲＥＦとして比較回路３６０に出力する。
【００８５】
レベルシフト回路３５０の目的は、基準電圧ＶＲＥＦと電圧Ｎ１４のレベルが離れ過ぎることに起因する比較回路３６０の感度低下を回避することにある。レベルシフト回路３５０は、例えば、電圧Ｎ２３に対して、約「（（√２−１）／２）×ＶＣＣ」のシフト量を加算して基準電圧ＶＲＥＦを得る。
【００８６】
レジスタ３９０に格納された目標差分値ＶＤ０は、Ａ／Ｄ変換器３７０が出力した差分ＶＤ２が、該目標差分値ＶＤ０と一致するときに、発振信号Ｎ１２の実効値が目標電圧ＶＴになるように、予め設定されている。
【００８７】
トリミングコントローラ３８０は、目標差分値ＶＤ０と、レベルシフト回路３５０からの基準電圧ＶＲＥＦとを比較し、一致する場合には、発振回路３１０の駆動能力が最適であるとして発振回路３１０における反転増幅器２２の利得を調整しない。一方、目標差分値ＶＤ０と基準電圧ＶＲＥＦとが一致しない場合には、トリミングコントローラ３８０は、電圧Ｎ１４が基準電圧ＶＲＥＦと一致になるように、発振回路３１０における反転増幅器２２の利得を調整する。
【００８８】
図９を参照して、発振回路３１０及び第１のレプリカ回路３３０における反転増幅器２２の利得に応じて、クロック生成部３００内の各信号の遷移態様を説明する。なお、図９において、「Ｎ１３，Ｎ１４」に対応する波形のうちの、直線が、ローパスフィルタ３２４により電圧Ｎ１３を実効レベルに平滑化して得た電圧Ｎ１４を示す。
【００８９】
＜（Ｔ０−Ｔ１）期間＞
この期間は、電源投入後から反転増幅器２２の調整が行われるまでの期間である。
本実施の形態において、例として、電源投入直後において、制御信号ＣＴＲ１［２：０］が３’ｈ７であり、反転増幅器２２の利得が最大（８倍）に設定されているとする。
【００９０】
これは、電源投入後から反転増幅器２２の調整が行われるまでに、発振信号Ｎ１２が飽和する可能性があるものの、確実に発振し、ロジック回路を確実に動作させるためである。
【００９１】
この期間において、発振波形は、図９においてＮ１１で示すように、方形波である。また、実効値測定回路３２０の出力Ｎ１４は、最も高い電圧レベルであり、基準電圧ＶＲＥＦよりも高いため、比較回路３６０の出力（ＶＤ１）は、最も低くなり、Ａ／Ｄ変換器３７０により得た差分ＶＤ２［４：０］は、４’ｈ０となる。
【００９２】
＜（Ｔ１−Ｔ２）期間＞
この期間は、制御信号ＣＴＲ１［２：０］が、３’ｈ５にデクリメントされた後の期間である。
【００９３】
発振回路３１０と第１のレプリカ回路３３０に含まれる反転増幅器２２の利得（Ｗサイズ比）が６倍となり、Ｎ１１の発振波形は、台形波となる。また、Ｎ１４は、（Ｔ０−Ｔ１）期間のときよりやや低い電圧となる。そのため、比較回路３６０の出力も、やや高くなり、Ａ／Ｄ変換器３７０により得た差分ＶＤ２［３：０］は、４’ｈ４となる。
【００９４】
＜（Ｔ２−Ｔ３）期間＞
この期間は、制御信号ＣＴＲ１［２：０］が、３’ｈ３にデクリメントされた後の期間である。ここで、実効値測定回路３２０から出力した電圧Ｎ１４と、レベルシフト回路３５０が出力した基準電圧ＶＲＥＦとの差が最も小さいとする。
【００９５】
このとき、発振回路３１０と第１のレプリカ回路３３０に含まれる反転増幅器２２の利得が４倍であり、Ｎ１１の発振波形は、ほぼ正弦波になり、その振幅レベルＶＰ−Ｐは、電源電圧ＶＣＣとほぼ等しくなる。Ｎ１４は、前期間から、さらに低めの電圧となり、比較回路３６０の出力ＶＤ１は、高くなり、Ａ／Ｄ変換器３７０により得た差分ＶＤ２は、４’ｈ８である。
【００９６】
この状態になれば、トリミングコントローラ３８０は、発振回路３１０の駆動能力が最適であるとして、それ以上の調整をしないが、図９は、信号の遷移を示すために、この状態から、さらに、制御信号ＣＴＲ１［２：０］が、３’ｈ１にデクリメントされた場合の後の期間「（Ｔ３−Ｔ４）期間」を示している。
【００９７】
＜（Ｔ３−Ｔ４）期間＞
この期間において、発振回路３１０と第１のレプリカ回路３３０に含まれる反転増幅器２２の利得が２倍である。Ｎ１１の発振波形は、ほぼ正弦波であるが、その振幅レベルＶＰ−Ｐが、電源電圧ＶＣＣより小さくなる。実効値測定回路３２０の出力Ｎ１４は、前期間から、さらに低めの電圧となり、電位差検出回路（１０）出力は、高くなり、Ａ／Ｄ変換器３７０により得られた差分ＶＤ２［３：０］は、４’ｈ１２である。
これでは、発振回路３１０の反転増幅器２２の利得が過小である。
【００９８】
図１０は、クロック生成部３００におけるトリミングコントローラ３８０の動作を示すフローチャートである。
【００９９】
図１０に示すように、トリミングコントローラ３８０による調整の前に、まず、レジスタ３９０に対して、目標差分値ＶＤ０が予め設定される（Ｓ１００）。なお、制御信号ＣＴＲ１の初期値が、反転増幅器２２の利得を最大の８倍にする３’ｈ７であるとする。
【０１００】
実効値測定回路３２０から出力した電圧Ｎ１４と、レベルシフト回路３５０が出力した基準電圧ＶＲＥＦは比較回路３６０に出力され、比較回路３６０により得られた差分ＶＤ１は、Ａ／Ｄ変換器３７０により差分ＶＤ２に変換され、トリミングコントローラ３８０に入力される。
【０１０１】
トリミングコントローラ３８０は、Ａ／Ｄ変換器３７０からの差分ＶＤ２と、レジスタ３９０に設定された目標差分値ＶＤ０とを比較し（Ｓ１０２）。
【０１０２】
差分ＶＤ２と目標差分値ＶＤ０とが一致しない場合には（Ｓ１０４：Ｎｏ）、トリミングコントローラ３８０は、発振回路３１０の駆動能力が最適ではないと判定して、反転増幅器２２の利得を調整するために、制御信号ＣＴＲ１［２：０］をデクリメントする（Ｓ１０６）。そして、その後の差分ＶＤ２と目標差分値ＶＤ０の比較を行うステップＳ１０２に戻る。
【０１０３】
トリミングコントローラ３８０は、ステップＳ１０２からの処理を、差分ＶＤ２と目標差分値ＶＤ０とが一致するまで繰り返す。一致した場合には（Ｓ１０４：Ｙｅｓ）、トリミングコントローラ３８０は、発振回路３１０の駆動能力が最適であると判定し、制御信号ＣＴＲ１［２：０］をそのときの設定に維持し、調整を終了する。
【０１０４】
本実施の形態の受信機２５０におけるクロック生成部３００では、実効値測定回路３２０は、発振信号Ｎ１２の実効値ＶＥそのものではなく、実効値ＶＥを反映した電圧Ｎ１４を生成して基準電圧ＶＲＥＦとの比較に供することにより、前述した各実施の形態と同様の効果を得ることができる。
【０１０５】
また、本実施の形態において、発振回路３１０と同様の構成を有する第１のレプリカ回路３３０と、信号合成回路３２２と同様の構成をする第２のレプリカ回路３４０により、基準電圧ＶＲＥＦの元となる電圧Ｎ２３を生成している。そのため、発振回路３１０や実効値測定回路３２０を構成する各素子及びそれらのレイアウトのばらつきに起因する動作点変動を吸収することができ、電圧Ｎ２３から生成した基準電圧ＶＲＥＦで、実効値測定回路３２０から出力した電圧Ｎ１４を高精度に比較判定することができ、ひいては反転増幅器２２の利得調整も高精度に行なうことが可能となる。
【０１０６】
また、第１のレプリカ回路３３０及び第２のレプリカ回路３４０により生成した電圧Ｎ２３をそのまま基準電圧ＶＲＥＦとして比較回路３６０に入力するのではなく、レベルシフト回路３５０により、比較回路３６０が比較しやすいようにシフトしてから基準電圧ＶＲＥＦとして比較回路３６０に出力しているので、比較回路３６０の検出精度を高めることができる。
【０１０７】
なお、製造ばらつきをより吸収するために、第２のレプリカ回路３４０と、レベルシフト回路３５０の間に、ローパスフィルタ３２４と同様の構成を有するローパスフィルタを設けるようにしてもよい。
【０１０８】
また、電圧Ｎ２１は、ＤＣ信号であるため、クロック生成部３００から、第２のレプリカ回路３４０を削除してもよい。但し、この場合、チップサイズとコストを削減できる利点があるものの、電圧Ｎ１３を生成するための各回路（発振回路３１０、実効値測定回路３２０）と、電圧Ｎ２３を生成する回路（この場合、第１のレプリカ回路３３０のみ）の構成が異なるため、プロセス技術に依存する製造ばらつき量から推定できる回路特性ばらつきが許容できるときにのみ、第２のレプリカ回路３４０を削除した構成を採用することが好ましい。
【０１０９】
さらに、レベルシフト回路３５０を削除し、電圧Ｎ２３（第２のレプリカ回路３４０がある場合）、または電圧Ｎ２１（第２のレプリカ回路３４０が無い場合）を直接基準電圧ＶＲＥＦとして比較回路３６０に入力するようにしても、勿論よい。
【０１１０】
＜第５の実施の形態＞
図１１は、第５の実施の形態にかかるクロック生成回路４００を示す。該クロック生成回路４００は、図５に示すクロック生成部３００の代わりに受信機２５０に適用可能なものである。
【０１１１】
クロック生成部３００において、制御部は、比較回路３６０、Ａ／Ｄ変換器３７０、トリミングコントローラ３８０、レジスタ３９０により構成される。対して、クロック生成回路４００において、制御部は、比較回路４１０とトリミングコントローラ４２０により構成され、Ａ／Ｄ変換器３７０とレジスタ３９０が無い。また、クロック生成部３００における比較回路３６０の比較結果が電圧Ｎ１４と基準電圧ＶＲＥＦの差分ＶＤ１であるのに対して、クロック生成回路４００において、比較回路４１０は、電圧Ｎ１４と基準電圧ＶＲＥＦの大小関係を示す比較結果ＣＲを得ている。これらの点を除き、クロック生成回路４００は、クロック生成部３００と同様である。
【０１１２】
比較回路３６０は、具体的には、電圧Ｎ１４が基準電圧ＶＲＥＦより大きければハイレベルを出力し、電圧Ｎ１４が基準電圧ＶＲＥＦより小さければロウレベルを出力する。
【０１１３】
トリミングコントローラ４２０は、比較回路４１０の比較結果ＣＲに応じて演算を行い、反転増幅器２２の利得を制御する制御信号ＣＴＲ１を生成して反転増幅器２２に出力する。
【０１１４】
図１２を参照して、クロック生成部４００内の各信号の遷移態様を説明する。なお、図９と同様に、図１２において、「Ｎ１３，Ｎ１４」に対応する波形のうちの、直線が、ローパスフィルタ３２４により電圧Ｎ１３を実効レベルに平滑化して得た電圧Ｎ１４を示す。
【０１１５】
＜（Ｔ０−Ｔ１）期間＞
この期間は、電源投入後から反転増幅器２２の調整が行われるまでの期間である。
本実施の形態においても、電源投入直後において、制御信号ＣＴＲ１［２：０］が３’ｈ７であり、反転増幅器２２の利得が最大（８倍）に設定されている。
【０１１６】
この期間において、発振波形は、図１２においてＮ１１で示すように、方形波である。また、実効値測定回路３２０の出力Ｎ１４は、最も高い電圧レベルであり、基準電圧ＶＲＥＦよりも高いため、比較回路４１０による比較結果ＣＲは、ロウ（０）となる。
【０１１７】
＜（Ｔ１−Ｔ２）期間＞
この期間は、制御信号ＣＴＲ１［２：０］が、３’ｈ５にデクリメントされた後の期間である。発振回路３１０と第１のレプリカ回路３３０に含まれる反転増幅器２２の利得が６倍となり、Ｎ１１の発振波形は、台形波となる。また、Ｎ１４は、（Ｔ０−Ｔ１）期間のときよりやや低い電圧となるが、基準電圧ＶＲＥＦより高いため、比較回路４１０による比較結果ＣＲは、相変わらずロウ（０）である。
【０１１８】
＜（Ｔ２−Ｔ３）期間＞
この期間は、制御信号ＣＴＲ１［２：０］が、３’ｈ３にデクリメントされた後の期間である。ここで、実効値測定回路３２０から出力した電圧Ｎ１４と、レベルシフト回路３５０が出力した基準電圧ＶＲＥＦとがほぼ一致していて、電圧Ｎ１４が僅かに低いとする。
【０１１９】
このとき、発振回路３１０と第１のレプリカ回路３３０に含まれる反転増幅器２２の利得が４倍であり、Ｎ１１の発振波形は、ほぼ正弦波になり、その振幅レベルＶＰ−Ｐは、電源電圧ＶＣＣとほぼ等しくなる。Ｎ１４は、前期間から、さらに低めの電圧となり、基準電圧ＶＲＥＦよりも低くなるため、比較回路４１０による比較結果ＣＲは、ハイ（１）に変わる。
【０１２０】
この状態になれば、トリミングコントローラ４２０は、発振回路３１０の駆動能力が最適であるとして、それ以上の調整をしないが、図１２は、信号の遷移を示すために、この状態から、さらに、制御信号ＣＴＲ１［２：０］が、３’ｈ１にデクリメントされた場合の後の期間「（Ｔ３−Ｔ４）期間」を示している。
【０１２１】
＜（Ｔ３−Ｔ４）期間＞
この期間において、発振回路３１０と第１のレプリカ回路３３０に含まれる反転増幅器２２の利得が２倍である。Ｎ１１の発振波形は、ほぼ正弦波であるが、その振幅レベルＶＰ−Ｐが、電源電圧ＶＣＣより小さくなる。実効値測定回路３２０の出力Ｎ１４は、前期間から、さらに低めの電圧となり、比較回路４１０による比較結果ＣＲは、相変わらずハイである。
これでは、発振回路３１０の反転増幅器２２の利得が過小である。
【０１２２】
図１３は、クロック生成部４００におけるトリミングコントローラ４２０の動作を示すフローチャートである。
【０１２３】
図１３に示すように、トリミングコントローラ４２０が出力する制御信号ＣＴＲ１の初期値は、反転増幅器２２の利得を最大の８倍にする３’ｈ７である。
【０１２４】
トリミングコントローラ４２０は、比較回路４１０による比較結果ＣＲをモニタリングし（Ｓ１１０）、比較結果ＣＲがハイ（１）になるまで（Ｓ１１２：１）、制御信号ＣＴＲ１をデクリメントする（Ｓ１１２：０、Ｓ１１４、Ｓ１１０〜）。
【０１２５】
比較結果ＣＲがハイになれば（Ｓ１１２：１）、トリミングコントローラ４２０は、発振回路３１０の駆動能力が最適であると判定し、制御信号ＣＴＲ１［２：０］をそのときの設定に維持し、調整を終了する。
【０１２６】
本実施の形態にかかるクロック生成回路４００によれば、前述した各実施の形態と同様の効果を得ることができると共に、比較回路４１０が２値のデジタル信号である比較結果ＣＲを出力するため、比較回路４１０の比較結果をＡ／Ｄ変換するＡ／Ｄ変換器や、目標差分値ＶＤ０を格納するレジスタが不要となる。そのため、回路規模を削減することができる。
【０１２７】
＜他の実施の形態＞
図５に示すクロック生成部３００または図１１に示すクロック生成回路４００に対して、レベルシフト回路３５０に含まれる２つの抵抗の抵抗値を可変にするようにしてもよい。該２つの抵抗の抵抗値の調整は、例えばトリミングコントローラ３８０またはトリミングコントローラ４２０により行ってもよい。
【０１２８】
こうすることにより、基準電圧ＶＲＥＦも調整可能になるため、より高精度に、より柔軟な判定が可能なる。
【０１２９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１３０】
１  半導体装置
１０  チップ
１２、１４  パッド
２０  発振回路
２２  反転増幅器
２４  抵抗
２６  入力端子
２８  出力端子
３０  アンプ
４０  実効値測定回路
５０  制御部
６０  ダンピング抵抗
７０  水晶振動子
７２、７４  容量
１００  半導体装置
１１０  チップ
１２０  発振回路
１２２  反転増幅器
１５０  制御部
１６０  ダンピング抵抗
２００  制御部
２１０  比較回路
２２０  制御実行部
２２２  Ａ／Ｄ変換器
２３４  トリミングコントローラ
２２６  レジスタ
２５０  受信機
２６０  チップ
３００  クロック生成部
３１０  発振回路
３２０  実効値測定回路
３２２  信号合成回路
３２４  ローパスフィルタ
３３０  第１のレプリカ回路
３４０  第２のレプリカ回路
３５０  レベルシフト回路
３６０  比較回路
３７０  Ａ／Ｄ変換器
３８０  トリミングコントローラ
３９０  レジスタ
４００  クロック生成回路
４１０  比較回路
４２０  トリミングコントローラ
ＣＬＫ  クロック信号
ＣＲ  比較結果  ＣＴＲ１、ＣＴＲ２  制御信号  ＶＤ０  目標差分値
ＶＤ１、ＶＤ２  差分  ＶＥ  実効値  ＶＲＥＦ  基準電圧  ＶＴ  目標電圧
【図１】
2015023548.tif 000003
【図２】
2015023548.tif 000004
【図３】
2015023548.tif 000005
【図４】
2015023548.tif 000006
【図５】
2015023548.tif 000007
【図６】
2015023548.tif 000008
【図７】
2015023548.tif 000009
【図８】
2015023548.tif 000010
【図９】
2015023548.tif 000011
【図１０】
2015023548.tif 000012
【図１１】
2015023548.tif 000013
【図１２】
2015023548.tif 000014
【図１３】
2015023548.tif 000015