(57)【要約】【課題】交流入力電流が整流素子を通過する回数を減らして導通損失を低減するとともに、マルチレベル動作による高効率のブリッジレスＰＦＣコンバータを構成する。【解決手段】交流電源（ＡＣｉｎ）と直列にＰＦＣインダクタ部、整流／スイッチング電源部、平滑部を接続して構成した非絶縁型スイッチング電源装置であって、ＰＦＣインダクタ部、及び整流／スイッチング電源部は、正負両極性入力の昇圧コンバータとして作用する。平滑部における平滑コンデンサは、第１及び第２の平滑コンデンサの直列回路によって構成され、ＰＦＣインダクタ部の一つの出力端と、第１及び第２の平滑コンデンサの接続点と、の間に接続した第１の双方向スイッチ素子（Ｑｂ１）のスイッチング状態を交流入力の位相、もしくは入力電圧値に応じて変更し、前記両極性昇圧コンバータの出力電圧を交流入力の１周期中に複数回変更するマルチレベル動作を行う。【選択図】図１
2015035851.tif 000002
【特許請求の範囲】
【請求項１】
交流電源と直列に少なくとも１つのＰＦＣインダクタを接続したＰＦＣインダクタ部と、
前記ＰＦＣインダクタ部の出力を整流及びスイッチングする整流／スイッチング電源部と、
前記整流／スイッチング電源部の出力を平滑する平滑部と、を備え、
正弦波状の交流入力電圧が加わると、この交流入力電圧に実質的に比例する正弦波状の電流が流れ込み、かつ、ほぼ安定化された直流電圧を出力する非絶縁型スイッチング電源装置であって、
前記ＰＦＣインダクタ部、及び前記整流／スイッチング電源部は、交流入力電圧を整流及び昇圧する正負両極性入力の昇圧コンバータとして作用し、
前記平滑部における平滑コンデンサの少なくとも一部は、第１及び第２の平滑コンデンサの直列回路によって構成され、
前記ＰＦＣインダクタ部の一つの出力端と、前記第１の平滑コンデンサと第２の平滑コンデンサの接続点と、の間に第１の双方向スイッチ素子を接続し、
前記第１の双方向スイッチ素子のスイッチング状態を交流入力の位相、もしくは入力電圧値に応じて変更し、前記正負両極性入力の昇圧コンバータの出力電圧を交流入力の１周期中に複数回変更するマルチレベル動作を行うことを特徴とする、非絶縁型スイッチング電源装置。
【請求項２】
前記整流／スイッチング電源部は、前記ＰＦＣインダクタ部の両出力間に接続された第２の双方向スイッチ素子と、第１〜第４の整流素子によるブリッジ整流器とで構成されたことを特徴とする、請求項１に記載の非絶縁型スイッチング電源装置。
【請求項３】
交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧の約半分以下の領域においては、前記第１の双方向スイッチ素子がオン状態に維持され、第２の双方向スイッチ素子が前記正負両極性入力の昇圧コンバータの主スイッチとしてＰＦＣインダクタ電流をスイッチングし、
交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧の約半分より大きい領域においては、第２の双方向スイッチ素子がオフ状態に維持され、前記第１の双方向スイッチ素子が前記正負両極性入力の昇圧コンバータの主スイッチとして前記ＰＦＣインダクタ電流をスイッチングすることを特徴とする、請求項２に記載の非絶縁型スイッチング電源装置。
【請求項４】
交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧の約半分以下の領域においては、前記第１の双方向スイッチ素子がオン状態に維持され、第２の双方向スイッチ素子が前記正負両極性入力の昇圧コンバータの主スイッチとしてＰＦＣインダクタ電流をスイッチングし、
交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧の約半分より大きい領域においては、前記第１の双方向スイッチ素子がオフ状態に維持され、第２の双方向スイッチ素子前記正負両極性入力の昇圧コンバータの主スイッチとして前記ＰＦＣインダクタ電流をスイッチングすることを特徴とする、請求項２に記載の非絶縁型スイッチング電源装置。
【請求項５】
前記整流／スイッチング電源部は、前記ＰＦＣインダクタ部の一方の出力端に、第１及び第２の整流素子の直列回路の中点が接続され、前記ＰＦＣインダクタ部の他方の出力端に、第１及び第２の高速リカバリースイッチ素子の中点が接続され、
さらに、前記第１及び第２の整流素子の直列回路と、前記第１及び第２の高速リカバリースイッチ素子の直列回路が並列接続され、
前記並列接続された２つの接続点から平滑部を介して直流電圧が出力されることを特徴とする、請求項１に記載の非絶縁型スイッチング電源装置。
【請求項６】
前記第１及び第２の高速リカバリースイッチ素子がソース同士、及びゲート同士を接続した２個のＮチャネルＭＯＳＦＥＴと、前記２個のＮチャネルＭＯＳＦＥＴの各ドレイン間に接続された高速リカバリーダイオードによって構成されたことを特徴とする、請求項５に記載の非絶縁型スイッチング電源装置。
【請求項７】
前記第１及び第２の高速リカバリースイッチ素子がＳｉＣ、もしくはＧａＮを半導体材料として形成されたことを特徴とする、請求項５に記載の非絶縁型スイッチング電源装置。
【請求項８】
交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧の約半分以下の領域においては、前記第１の双方向スイッチ素子がオン状態に維持され、
交流入力の正の半周期では前記第１の高速リカバリースイッチ素子が前記正負両極性入力の昇圧コンバータの主スイッチとしてＰＦＣインダクタ電流をスイッチングし、
交流入力の負の半周期では前記第１の高速リカバリースイッチ素子が前記両極性昇圧コンバータの主スイッチとしてＰＦＣインダクタ電流をスイッチングし、
交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧の約半分より大きい領域においては、前記第１の双方向スイッチ素子が前記正負両極性入力の昇圧コンバータの主スイッチとして前記ＰＦＣインダクタ電流をスイッチングすることを特徴とする、請求項５に記載の非絶縁型スイッチング電源装置。
【請求項９】
交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧の約半分以下の領域においては、前記第１の双方向スイッチ素子がオン状態に維持され、
交流入力の正の半周期では前記第１の高速リカバリースイッチ素子が前記正負両極性入力の昇圧コンバータの主スイッチとしてＰＦＣインダクタ電流をスイッチングし、
交流入力の負の半周期では前記第１の高速リカバリースイッチ素子が前記正負両極性入力の昇圧コンバータの主スイッチとしてＰＦＣインダクタ電流をスイッチングし、
交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧の約半分より大きい領域においては、前記第１の双方向スイッチ素子がオフ状態に維持され、
交流入力の正の半周期では前記第１の高速リカバリースイッチ素子が前記正負両極性入力の昇圧コンバータの主スイッチとしてＰＦＣインダクタ電流をスイッチングし、
交流入力の負の半周期では前記第１の高速リカバリースイッチ素子が前記正負両極性入力の昇圧コンバータの主スイッチとしてＰＦＣインダクタ電流をスイッチングすることを特徴とする、請求項５に記載の非絶縁型スイッチング電源装置。
【請求項１０】
少なくとも一部の入出力範囲において、入力電流連続モードで動作することを特徴とする請求項１から請求項９に記載の非絶縁型スイッチング電源装置。
【請求項１１】
少なくとも一部の入出力範囲において、入力電流臨界モードで動作することを特徴とする請求項１から請求項９に記載の非絶縁型スイッチング電源装置。
【請求項１２】
出力電圧に比例する電圧と、基準電圧との比較によって出力電圧の誤差信号を形成し、
入力電圧に比例する電圧と、前記出力電圧の誤差信号との乗算によって乗算信号を形成し、
ＰＦＣインダクタ電流に比例する電圧と、前記乗算信号とを比較して、前記ＰＦＣインダクタ電流に比例する電圧が前記乗算信号を上回るタイミングで前記正負両極性入力の昇圧コンバータの主スイッチに相当するスイッチ素子をターンオフし、
一方で前記スイッチ素子のゼロ電圧状態を直接的、もしくは間接的に検出するゼロ電圧検出素子を備え、ゼロ電圧状態が検出された後、前記スイッチ素子をターンオンさせることを特徴とする請求項１１に記載の非絶縁型スイッチング電源装置。
【請求項１３】
交流電源と直列に少なくとも１つのＰＦＣインダクタを接続したＰＦＣインダクタ部と、
前記ＰＦＣインダクタ部の出力を整流及びスイッチングする整流／スイッチング電源部と、
前記整流／スイッチング電源部の出力を平滑する平滑部と、を備え、
正弦波状の交流入力電圧が加わると、この交流入力電圧に実質的に比例する正弦波状の電流が流れ込み、かつ、安定化された直流電圧を出力する非絶縁型スイッチング電源装置であって、
前記ＰＦＣインダクタ部、及び前記整流／スイッチング電源部は、交流入力電圧を整流及び昇圧する正負両極性入力の昇圧コンバータとして作用し、
前記平滑部における平滑コンデンサの少なくとも１部は、第１〜第３の平滑コンデンサの直列回路によって構成され、
前記ＰＦＣインダクタ部の１出力端と、前記第１の平滑コンデンサと第２の平滑コンデンサの接続点と、の間に第１の双方向スイッチ素子を接続し、
前記ＰＦＣインダクタ部の一つの出力端と、前記第２の平滑コンデンサと第３の平滑コンデンサの接続点と、の間に第３の双方向スイッチ素子を接続し、
前記第１の双方向スイッチ素子、及び前記第３の双方向スイッチ素子のスイッチング状態を交流入力の位相、もしくは入力電圧値に応じて変更し、前記正負両極性入力の昇圧コンバータの出力電圧を交流入力の１周期中に複数回変更するマルチレベル動作を行うことを特徴とする、非絶縁型スイッチング電源装置。
【請求項１４】
前記整流／スイッチング電源部は、前記ＰＦＣインダクタ部の両出力間に接続された第２の双方向スイッチ素子と、第１〜第４の整流素子によるブリッジ整流器とで構成されたことを特徴とする、請求項１３に記載の非絶縁型スイッチング電源装置。
【請求項１５】
前記整流／スイッチング電源部は、前記ＰＦＣインダクタ部の一方の出力端に、第１、第２の整流素子の直列回路の中点が接続され、前記ＰＦＣインダクタ部の他方の出力端に、第１及び第２の高速リカバリースイッチ素子の中点が接続され、
さらに、前記第１及び第２の整流素子の直列回路と、前記第１及び第２の高速リカバリースイッチ素子の直列回路が並列接続され、
前記並列接続された２つの接続点から平滑部を介して直流電圧が出力されることを特徴とする、請求項１３に記載の非絶縁型スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電力を入力して直流電力を出力するスイッチング電源装置に関するものである。
【背景技術】
【０００２】
商用の電力系統に接続されて動作する電子機器においては、単相、もしくは３相の交流を整流し、トランスを用いて絶縁を確保した状態で電力変換した後、一定の直流電圧値に安定化して電子機器に電力を供給するＡＣ−ＤＣ電力変換システムが一般的に使用されている。このようなＡＣ−ＤＣ電力変換システムには、一般的にスイッチング電源装置が用いられる。
【０００３】
一方で、ＡＣ−ＤＣ電力変換システムの力率が低いと、電力系統の設備で過大な損失が発生したり、電力系統に共通接続された電子機器に誤動作を発生させたり、異音が発生する等の弊害を生じる。そのため、交流入力電流に含まれる高調波に関して、例えばＩＥＣ６１００−３−２のような国際的な規制があり、高調波を規制の限度値以下に抑制する必要がある。
【０００４】
力率を改善し、高調波を規制限度値以下に抑制するには、インダクタ、コンデンサのみでフィルタを構成するパッシブ方式と、スイッチング電源の技術を応用したアクティブ方式がある。アクティブ方式では、ＰＦＣ（Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ、力率改善）コンバータが用いられる。ＰＦＣコンバータではスイッチング動作による損失は伴うが、パッシブ方式より力率改善効果が高く、必要なインダクタ、コンデンサの値もパッシブ方式より小さい。
【０００５】
ＡＣ−ＤＣ電力変換システムにおいて、伝統的にはブリッジ整流ステージ、ＰＦＣステージ、絶縁コンバータステージの３つのステージを直列に接続して構成する方法が一般的であった。しかしながら、高効率化に対する要求が高まっており、ブリッジ整流ステージとＰＦＣステージとを融合して入力電流が整流素子を通過する回数を１回少なくする事で、導通損失を低減するブリッジレスＰＦＣコンバータと呼ばれるトポロジーが提案された。
【０００６】
図１２に示す第１従来例は、ブリッジレスＰＦＣコンバータの１つである特許文献１（米国特許第４４１２２７７号公報）に開示された回路である。この回路では、交流入力に対して２つの昇圧コンバータを逆方向、直列に接続する事で、交流電力を整流しながら力率を改善でき、ブリッジ整流ステージとＰＦＣステージを１つのステージで構成している。
【０００７】
交流入力電圧の正の半周期ではインダクタ９、１１、スイッチ素子１７、ダイオード１３が構成する第１の昇圧コンバータがＰＦＣコンバータとして動作する。スイッチ素子１７のスイッチング電流は、スイッチ素子１９の寄生ダイオードを経由して流れ、スイッチ素子１７が入力電流を正弦波状にするようにＰＷＭ制御される。
【０００８】
一方で、交流入力電圧の負の半周期ではインダクタ９、１１、スイッチ素子１９、ダイオード１５が構成する第２の昇圧コンバータがＰＦＣコンバータとして動作する。スイッチ素子１９のスイッチング電流は、スイッチ素子１７の寄生ダイオードを経由して流れ、スイッチ素子１９が入力電流を正弦波状にするようにＰＷＭ制御される。
【０００９】
３ステージのＡＣ−ＤＣ電力変換システムのブリッジ整流ステージ、ＰＦＣステージにおいては、入力電流が整流素子を合計３回通過するのに対して、第１従来例は２回で済む。第１従来例の回路に関して、例えばＡＣ８５Ｖ〜２６４Ｖのワールドワイド入力においては、３ステージのＡＣ−ＤＣ電力変換システムより約１％優れた電力変換効率を達成したとの報告がある。
【００１０】
その一方で、第１従来例の回路は、３ステージのＡＣ−ＤＣ電力変換システムよりも、コモンモードノイズが発生しやすいという問題点が指摘されている。これはスイッチ素子１７、もしくは１９のスイッチング動作によって、ブリッジレスＰＦＣコンバータのグランドに相当するスイッチ素子１７、及び１９のソース電位が、交流入力端子３、５の電位に対して変動する事が原因である。ブリッジレスＰＦＣコンバータのグランドは構造的に寄生容量を生じやすく、電位変動によって寄生容量を流れる電流がコモンモードノイズを発生させる。
【００１１】
図１３に示す第２従来例は、ブリッジレスＰＦＣコンバータの第２の実施形態であり、ラインＬとニュートラルＮとで示す２つの端子を有する交流電源Ａｃｉｎに、ブリッジレスＰＦＣコンバータが接続されている。ラインＬは整流素子Ｄ１、Ｄ２の直列回路の中点に接続され、ニュートラルＮはＰＦＣインダクタＬｐｆｃ１と入力電流検出素子Ｓｅｎｓｅの直列回路を介してスイッチ素子Ｑ３、Ｑ４の直列回路の中点に接続されている。スイッチ素子Ｑ３、Ｑ４はＮチャネルＭＯＳＦＥＴである。
【００１２】
なお、以後の回路図においては、わかりやすくするためにＭＯＳＦＥＴの寄生ダイオードを点線で明示している。整流素子Ｄ１、Ｄ２の直列回路とスイッチ素子Ｑ３、Ｑ４の直列回路とは並列に接続され、更に、出力平滑コンデンサＣｂ１と負荷装置Ｌｏａｄが並列に接続されて電力変換回路が形成されている。
【００１３】
第２従来例のブリッジレスＰＦＣコンバータの制御回路は、スイッチ素子Ｑ４のソースをＰＦＣコンバータのグランドとして形成され、ニュートラルＮとグランド間に抵抗Ｒ１、Ｒ２の直列回路、ラインＬとグランド間に抵抗Ｒ３、Ｒ４の直列回路が接続されている。抵抗Ｒ１、Ｒ２の接続点、及び抵抗Ｒ３、Ｒ４の接続点の電圧が、差動検出回路Ｄｉｆ１に入力され、入力電源ＡＣｉｎの電圧値を電圧差によって検出している。
【００１４】
差動検出回路Ｄｉｆ１は、入力電圧の極性を判定する信号を制御回路ＣＮＴＰ１に出力するとともに、入力電圧の絶対値に比例する電圧を乗算器Ｍ１に出力する。ブリッジレスＰＦＣコンバータの＋側出力とグランド間には、抵抗Ｒ５、Ｒ６が接続されており、出力電圧Ｖｏｕｔは抵抗Ｒ５、Ｒ６で分圧されて検出され、さらに誤差アンプＡＭＰ２で基準電圧Ｖｒｅｆ１と比較され、出力電圧の誤差信号を形成する。
【００１５】
誤差アンプＡＭＰ２から出力された出力電圧の誤差信号は、乗算器Ｍ１で差動検出回路Ｄｉｆ１から出力された入力電圧の絶対値に比例する電圧と乗算され、乗算信号を形成する。乗算信号は、入力電流検出素子Ｓｅｎｓｅから出力された入力電流の絶対値に比例する電圧と誤差アンプＡＭＰ１で比較され、入力電流の誤差信号を形成する。
【００１６】
誤差アンプＡＭＰ１から出力された入力電流の誤差信号は、デューティ制御回路Ｄｃｎｔ１を介してコンパレータＣＯＭＰ１に入力され、コンパレータＣＯＭＰ１で鋸歯状波発生器ＳＴＧ１から出力された鋸歯状波と比較されることにより、ＰＷＭ制御された方形波信号を形成する。方形波信号は、制御回路ＣＮＴＰ１で入力電圧の極性に応じたスイッチ素子駆動信号に変換される。
【００１７】
ブリッジレスＰＦＣコンバータは、入力電圧の正の半周期ではスイッチ素子Ｑ３が主スイッチ、スイッチ素子Ｑ４が同期整流素子となる昇圧コンバータとして機能し、入力電圧の負の半周期ではスイッチ素子Ｑ４が主スイッチ、スイッチ素子Ｑ３が同期整流素子となる昇圧コンバータとして機能する。
【００１８】
制御回路ＣＮＴＰ１では、コンパレータＣＯＭＰ１からの入力信号を、前述の動作に応じた相補的なタイミングのスイッチ素子駆動信号に変換して絶縁ドライバＩＳＯ１に供給する。絶縁ドライバＩＳＯ１は、スイッチ素子駆動信号をスイッチ素子Ｑ３、Ｑ４のソース端子電位を基準とする駆動信号に変換し、スイッチ素子Ｑ３、Ｑ４を駆動する。
【００１９】
前述のように制御される第２従来例のブリッジレスＰＦＣコンバータは、入力電流連続モードの範囲において整流素子Ｄ１、Ｄ２のいずれかが連続して導通する。したがって、交流電源Ａｃｉｎの出力であるラインＬとニュートラルＮと、ブリッジレスＰＦＣコンバータのグランドとの間に、スイッチ素子Ｑ３、Ｑ４のスイッチング動作による電位変動が発生しない。このため、第１従来例よりもコモンモードノイズの発生が少なく、ＥＭＩ対策が容易という特徴がある。
【００２０】
その一方で、第２従来例のブリッジレスＰＦＣコンバータは、スイッチ素子Ｑ３、Ｑ４にシリコン製ＮチャネルＭＯＳＦＥＴを用いた場合、効率上の問題を生じる。
【００２１】
スイッチ素子Ｑ３、Ｑ４を駆動する相補的なタイミングの駆動信号には、貫通電流を避けるために双方がオフとなるデッドタイムを設ける必要があるが、デッドタイムの期間に同期整流素子として機能する側のスイッチ素子には寄生ダイオードに電流が流れる。一般的に、シリコン製ＮチャネルＭＯＳＦＥＴの寄生ダイオードはリカバリー特性が良くないので、次の周期にドレイン−ソース間に電圧が加わる際に短絡電流が流れて損失を発生する。
【００２２】
この問題に対して、ＳｉＣ、ＧａＮを用いたスイッチ素子では大幅な改善が期待できるが、ＳｉＣ、ＧａＮを用いたスイッチ素子は非常に値段が高く、現実的な選択肢に成り得ない、という問題がある。
【００２３】
図１４に示す第３従来例は、ブリッジレスＰＦＣコンバータの第３の実施形態であり、スイッチ素子の接続形態が第２従来例と異なっている。交流入力電源ＡＣｉｎのラインＬには、ＰＦＣインダクタＬｐｆｃ１と入力電流検出素子Ｓｅｎｓｅの直列回路を介して双方向スイッチ素子Ｑｂ２の一端が接続され、双方向スイッチ素子Ｑｂ２の他端はニュートラルＮに接続されている。
【００２４】
双方向スイッチ素子Ｑｂ２は、ＮチャネルＭＯＳＦＥＴＱ３、Ｑ４を逆方向、直列に接続して形成されており、双方向の電流をスイッチング可能である。ＰＦＣインダクタＬｐｆｃ１と双方向スイッチ素子Ｑｂ２で形成したスイッチング回路の出力には、整流素子Ｄ１、Ｄ２、Ｄ３、Ｄ４で形成したブリッジダイオード部が形成されている。ブリッジダイオード部を包含するものの、伝統的な３ステージのＡＣ−ＤＣ電力変換システムよりは、入力電流が整流素子を通過する回数が１回少ないので、ブリッジレスＰＦＣコンバータとして分類する。
【００２５】
入力電圧の極性が正の場合も、負の場合も、双方向スイッチＱｂ２のオン期間には、交流電源ＡＣｉｎの出力がＰＦＣインダクタＬｐｆｃ１を介して双方向スイッチＱｂ２によって短絡されて、ＰＦＣインダクタＬｐｆｃ１に電磁エネルギーが蓄えられる。双方向スイッチＱｂ２のオフ期間にはブリッジダイオード部を介して平滑コンデンサＣｂ１の両端に直流電圧を出力される。前述のオン期間、オフ期間動作により、入力電圧の正負両極性に対して昇圧コンバータとして機能する。第３従来例が第２従来例と異なるのは、スイッチ素子の寄生ダイオードのリカバリー特性に起因する損失が発生しない点である。
【００２６】
なお、ブリッジダイオード部の内、整流素子Ｄ１、Ｄ２には双方向スイッチＱｂ２のスイッチング動作によって逆バイアスが加わるので高速リカバリー特性を必要とするが、高速リカバリー特性を有するダイオードは、高速リカバリー特性を有するスイッチデバイスよりも簡単、かつ安価に入手できるので問題にはならない。
【先行技術文献】
【特許文献】
【００２７】
【特許文献１】米国特許第４４１２２７７号公報
【発明の概要】
【発明が解決しようとする課題】
【００２８】
前述のように、ブリッジレスＰＦＣコンバータは、ブリッジ整流ステージとＰＦＣステージとを融合して入力電流が整流素子を通過する回数を１回少なくすることにより導通損失を低減し、さらに付随するコモンモードノイズの問題や、スイッチ素子の寄生ダイオードのリカバリー特性に起因する短絡電流の問題についても、その解決策が提案されてきた。
【００２９】
その一方で、ＰＦＣインダクタの鉄損、銅損や昇圧コンバータの主スイッチに相当するスイッチ素子の導通損失、スイッチ素子のスイッチング損失、スイッチ素子の駆動損失、スイッチ素子と並列の寄生容量に電荷が蓄積された状態でターンオンすることによる寄生容量の短絡損失は、ブリッジレスＰＦＣコンバータでは低減できない。
【００３０】
また、新たに開発されているＳｉＣ、ＧａＮ製のスイッチ素子によって、将来的にはスイッチ素子の導通損失、スイッチ素子のスイッチング損失、及びスイッチ素子の駆動損失の低減が期待できるが、その他の損失、即ちＰＦＣインダクタの鉄損、銅損や寄生容量短絡損失の低減には、他の対策が必要となる。
【００３１】
そこで、本発明の目的は、ブリッジレスＰＦＣコンバータの概念に加えてＰＦＣインダクタの鉄損、銅損や寄生容量短絡損失を低減するマルチレベル動作が可能となるスイッチング電源装置を提供しようとすることにある。
【課題を解決するための手段】
【００３２】
本発明のスイッチング電源装置は、交流電源と直列に少なくとも１つのＰＦＣインダクタを接続したＰＦＣインダクタ部と、前記ＰＦＣインダクタ部の出力を整流及びスイッチングする整流／スイッチング電源部と、前記整流／スイッチング電源部の出力を平滑する平滑部と、を備え、正弦波状の交流入力電圧が加わると、この交流入力電圧に実質的に比例する正弦波状の電流が流れ込み、かつ、ほぼ安定化された直流電圧を出力する非絶縁型スイッチング電源装置である。
【００３３】
前記ＰＦＣインダクタ部、及び前記整流／スイッチング電源部は、交流入力電圧を整流及び昇圧する正負両極性入力の昇圧コンバータとして作用する。前記平滑部における平滑コンデンサの少なくとも一部は、第１及び第２の平滑コンデンサの直列回路によって構成され、前記ＰＦＣインダクタ部の一つの出力端と、前記第１の平滑コンデンサと第２の平滑コンデンサの接続点と、の間に第１の双方向スイッチ素子を接続し、前記第１の双方向スイッチ素子のスイッチング状態を交流入力の位相、もしくは入力電圧値に応じて変更し、前記正負両極性入力の昇圧コンバータの出力電圧を、交流入力の１周期中に複数回変更するマルチレベル動作を行うことを特徴としている。
【発明の効果】
【００３４】
本発明によれば、ブリッジレスＰＦＣコンバータとして入力電流が整流素子を通過する回数を１回少なくすることにより、導通損失を低減するだけでなく、マルチレベル動作によってＰＦＣインダクタの鉄損、銅損、スイッチ素子のスイッチング損失、及び寄生容量短絡損失を低減できるので、高効率のブリッジレスＰＦＣコンバータを実現することができる。さらに、スイッチングノイズの低減によるＥＭＩ低減効果も期待できる。
【図面の簡単な説明】
【００３５】
【図１】図１は本発明の第１実施例のスイッチング電源装置１０１の回路図である。
【図２】図２は本発明の第１、第２実施例の各動作モードにおける等価回路である。
【図３】図３は第１実施例の主要部分の動作波形である。
【図４】図４は発明の第２実施例のスイッチング電源装置１０２の回路図である。
【図５】図５は第２実施例の主要部分の動作波形である。
【図６】図６は本発明の第３実施例のスイッチング電源装置１０３の回路図である。
【図７】図２は本発明の第３実施例の各動作モードにおける等価回路である。
【図８】図８は第３実施例の主要部分の動作波形である。
【図９】図９は本発明の第４実施例のスイッチング電源装置１０４の回路図である。
【図１０】図１０は第４実施例の主要部分の動作波形である。
【図１１】図１１は第５実施例のトポロジーＡ、トポロジーＢの主回路と、トポロジーＡの各動作モードにおける等価回路である。
【図１２】図１２は第１従来例の回路図である。
【図１３】図１３は第２従来例の回路図である。
【図１４】図１４は第３従来例の回路図である。
【発明を実施するための形態】
【００３６】
《第１実施例》
図１は、本発明の第１実施例におけるスイッチング電源装置１０１の回路図、図２は各動作モードにおける等価回路、図３は第１実施例の概略動作波形である。
【００３７】
第１実施例は、図３に示すように正弦波状の交流入力電圧が加わると、この交流入力電圧に実質的に比例する正弦波状の電流が流れ込み、かつ、ほぼ安定化された直流電圧を出力するブリッジレスＰＦＣコンバータであり、電力変換回路はＰＦＣインダクタ部、整流／スイッチング電源部、平滑部の直列接続により構成されている。
【００３８】
ＰＦＣインダクタ部は、交流入力電源ＡＣｉｎのラインＬに、ＰＦＣインダクタＬｐｆｃ１と入力電流検出素子Ｓｅｎｓｅとの直列回路を接続して構成されている。
【００３９】
整流／スイッチング電源部は、ＰＦＣインダクタ部の出力両端間に第２の双方向スイッチ素子Ｑｂ２と、ダイオードである 整流素子Ｄ１、Ｄ２、Ｄ３、Ｄ４で形成したブリッジダイオード部の入力とが接続され、交流入力電源ＡＣｉｎのニュートラルＮと整流素子Ｄ３、Ｄ４の接続点に、第１の双方向スイッチ素子Ｑｂ１の一端が接続されて構成されている。
【００４０】
平滑部は、第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路によって平滑コンデンサが構成され、第１の平滑コンデンサＣｂ１と、第２の平滑コンデンサＣｂ２との接続点に第１の双方向スイッチ素子Ｑｂ１の一端が接続されている。Ｃｂ１とＣｂ２の容量値が等しいと仮定すると、合成容量値はＣｂ１、Ｃｂ２の１／２になるが、Ｃｂ１、Ｃｂ２への印加電圧が出力電圧Ｖｏｕｔの１／２で済むので、低耐圧・大容量のコンデンサを適用できる。
【００４１】
前述のように構成された電力変換回路は、交流入力の正負両方の入力電圧に対応し、入力電圧に対して出力電圧を昇圧する両極性昇圧コンバータとして動作するが、主スイッチ、及び出力電圧Ｖｏの異なる動作モードを取り得る。全ての動作モードは昇圧コンバータの動作を基本にしているので入力電圧をＶｉ、デューティをＤとすると、電流連続モードの昇圧コンバータの以下の関係式が成り立つ。
【００４２】
【数１】
2015035851.tif 000003
【００４３】
昇圧コンバータにおいては、入力電圧と出力電圧の差異が小さい方がＰＦＣインダクタのΔＢが小さくなるので鉄損が小さくなり、鉄損が小さくなった分、コイルの巻き数を減らせば銅損も減らすことができる。また、昇圧コンバータにおいては、主スイッチのターンオン直前に、主スイッチ両端には出力電圧に相当する電圧が加わっているので、状況に応じて出力電圧を低減することでスイッチング損失や寄生容量短絡損失を低減できる。本発明のブリッジレスＰＦＣコンバータは、動作途中において、異なる動作モードをスムーズ、かつ連続的に変更するマルチレベル動作によって、ＰＦＣインダクタや主スイッチの損失を低減することができる。
【００４４】
図２に示す各動作モードの中で、交流入力の正の半周期においては、Ｐ１モード、Ｐ２モード、Ｐ３モードの３通りの動作モードを取り得るが、第１実施例ではＰ３モードは使用せず、Ｐ１モード、Ｐ２モードのみを用いている。同様に、交流入力の負の半周期においては、Ｎ１モード、Ｎ２モード、Ｎ３モードの３通りの動作モードを取り得るが、第１実施例ではＮ３モードは使用せず、Ｎ１モード、Ｎ２モードのみを用いている。
【００４５】
Ｐ１モードは、交流入力の正の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの約半分以下の領域における動作モードである。例えば、非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔを４００Ｖと仮定すると、交流入力の正の半周期で、かつ、交流入力電圧の絶対値が約２００Ｖ以下の領域における動作モードである。
【００４６】
Ｐ１モードでは、オン期間には第２の双方向スイッチ素子Ｑｂ２が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１の平滑コンデンサＣｂ１に放出する。
【００４７】
Ｐ２モードは、交流入力の正の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの約半分より大きい領域における動作モードである。Ｐ２モードでは、オン期間には第１の双方向スイッチ素子Ｑｂ１が導通して、交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介してＡＣｉｎより両端電圧が低い第１の平滑コンデンサＣｂ１を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【００４８】
Ｎ１モードは、交流入力の正の負サイクルで、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの約半分以下の領域における動作モードである。Ｎ１モードでは、オン期間には第２の双方向スイッチ素子Ｑｂ２が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第２の平滑コンデンサＣｂ２に放出する。
【００４９】
Ｎ２モードは、交流入力の負の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの約半分より大きい領域における動作モードである。Ｎ２モードでは、オン期間には第１の双方向スイッチ素子Ｑｂ１が導通して、交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介してＡＣｉｎより両端電圧が低い第２の平滑コンデンサＣｂ２を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【００５０】
第１実施例のブリッジレスＰＦＣコンバータの制御回路は、整流素子Ｄ２、Ｄ４のアノードがＰＦＣコンバータのグランドとなるように形成される。ニュートラルＮとグランド間には、抵抗Ｒ１、Ｒ２の直列回路、ラインＬとグランド間に抵抗Ｒ３、Ｒ４の直列回路が接続されている。抵抗Ｒ１、Ｒ２の接続点、及び抵抗Ｒ３、Ｒ４の接続点の電圧は、差動検出回路Ｄｉｆ１に入力され、入力電源ＡＣｉｎの電圧値を、両者の電圧差によって検出している。
【００５１】
差動検出回路Ｄｉｆ１は、入力電圧の極性を判定する信号を制御回路ＣＮＴＰ１に出力するとともに、入力電圧の絶対値に比例する電圧を乗算器Ｍ１に出力する。ブリッジレスＰＦＣコンバータの＋側出力とグランド間には、抵抗Ｒ５、Ｒ６が接続されており、出力電圧Ｖｏｕｔは抵抗Ｒ５、Ｒ６で分圧されて検出され、さらに誤差アンプＡＭＰ２で基準電圧Ｖｒｅｆ１と比較され、出力電圧の誤差信号を形成する。
【００５２】
誤差アンプＡＭＰ２から出力された出力電圧の誤差信号は乗算器Ｍ１で差動検出回路Ｄｉｆ１から出力された入力電圧の絶対値に比例する電圧と乗算され、乗算信号を形成する。乗算信号は入力電流検出素子Ｓｅｎｓｅから出力された入力電流の絶対値に比例する電圧と誤差アンプＡＭＰ１で比較され、入力電流の誤差信号を形成する。
【００５３】
誤差アンプＡＭＰ１から出力された入力電流の誤差信号はデューティ制御回路Ｄｃｎｔ１を介してコンパレータＣＯＭＰ１、ＣＯＭＰ２に入力される。コンパレータＣＯＭＰ１、ＣＯＭＰ２で入力電流の誤差信号と比較される鋸歯状波発生器ＳＴＧ１、ＳＴＧ２から出力された鋸歯状波１、鋸歯状波２は、図３に示すように振幅電圧の範囲が上下に連なって設定され、これにより異なる動作モードが連続的にスムーズに変更される。
【００５４】
例えば、鋸歯状波１を１Ｖ〜３Ｖ、鋸歯状波２を３Ｖ〜５Ｖのように設定すると、交流入力の正の半周期で、かつ、Ｄｃｎｔ１出力電圧が１Ｖ〜３Ｖの範囲にある場合はＰ１モード、Ｄｃｎｔ１出力電圧が３Ｖ〜５Ｖの範囲にある場合はＰ２モードになり、３Ｖを境にして動作モードが自動的に変更される。
【００５５】
また、交流入力の負の半周期で、かつ、Ｄｃｎｔ１出力電圧が１Ｖ〜３Ｖの範囲にある場合はＮ１モード、Ｄｃｎｔ１出力電圧が３Ｖ〜５Ｖの範囲にある場合はＮ２モードになる。結果として図３のＱｂ１、Ｑｂ２駆動信号波形に示すように動作モード、及びデューティが制御される。前述の制御回路動作は、アナログ制御のみを用いると複雑になる側面があるが、近年進歩が著しいデジタル制御を用いれば容易に実現可能である。
【００５６】
第１、第２の双方向スイッチ素子Ｑｂ１、Ｑｂ２を２個の半導体素子の直列接続と仮定すると、Ｐ１モード、Ｎ１モードのオン期間、Ｐ２モード、Ｎ２モードのオフ期間は入力電流が通過する半導体素子は２個であり、他のブリッジレスＰＦＣトポロジーと比較しても遜色ない。一方で、Ｐ１モード、Ｎ１モードのオフ期間、Ｐ２モード、Ｎ２モードのオン期間は入力電流が通過する半導体素子は３個になるが、第１の双方向スイッチ素子Ｑｂ１への印加電圧は、出力電圧Ｖｏｕｔの１／２で済むので、低耐圧・低オン抵抗のＭＯＳＦＥＴを適用できる。
【００５７】
第１実施例では２個の双方向スイッチ素子を用いているが、近年、ＧａＮを用いた１素子分のオン抵抗しかない双方向スイッチ素子に関する研究報告もある。このような双方向スイッチ素子が将来的に実現されれば、更なる効率改善が期待できる。
【００５８】
第１実施例では、Ｐ２モード、Ｎ２モードになると、第１の双方向スイッチ素子Ｑｂ１のスイッチング動作に伴ってＰＦＣコンバータのグランド電位が、交流入力電源ＡＣｉｎのラインＬ、ニュートラルＮに対して変動する。しかし、その電圧振幅は出力電圧Ｖｏｕｔの１／２で、第１従来例に対しても１／２である。
【００５９】
第１実施例によれば、ブリッジレスＰＦＣコンバータとして入力電流が整流素子を通過する回数を１回少なくすることにより、導通損失を低減するだけでなく、マルチレベル動作によってＰＦＣインダクタの鉄損、銅損、スイッチ素子のスイッチング損失、及び寄生容量短絡損失を低減できる。スイッチ素子の寄生ダイオードのリカバリー特性に起因する損失は発生しないので、高価なＳｉＣ、ＧａＮ製スイッチ素子は必要としない。振幅電圧の範囲が上下に連なる２個の鋸歯状波によるＰＷＭ制御により、連続的でスムーズな動作モードの変更が可能である。
【００６０】
《第２実施例》
図４は、本発明の第２実施例におけるスイッチング電源装置１０２の回路図、図２は各動作モードにおける等価回路、図５は第１実施例の概略動作波形である。
【００６１】
第２実施例における電力変換回路の構成は、第１実施例と全く同じであるが、制御方法が異なる。図２に示す各動作モードの内、第１実施例では交流入力の正の半周期でＰ１モード、Ｐ２モード、交流入力の負の半周期でＮ１モード、Ｎ２モードを用いるのに対して、第２実施例では交流入力の正の半周期でＰ１モード、Ｐ３モード、交流入力の負の半周期でＮ１モード、Ｎ３モードを用いる。
【００６２】
Ｐ１モード、Ｎ１モードの動作は第１実施例で述べたので説明を省略し、Ｐ３モード、Ｎ３モードの動作を説明する。Ｐ３モードは、交流入力の正の半周期であれば、交流入力電圧の絶対値にかかわらず適用可能な動作モードであり、オン期間には第２の双方向スイッチ素子Ｑｂ２が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【００６３】
Ｎ３モードは、交流入力の負の半周期であれば、交流入力電圧の絶対値にかかわらず適用可能な動作モードであり、オン期間には第２の双方向スイッチ素子Ｑｂ２が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【００６４】
第２実施例のブリッジレスＰＦＣコンバータの制御回路において、入力電圧、入力電流、及び出力電圧の測定方法、及び出力電圧の誤差信号、入力電流の誤差信号の形成方法は第１実施例と同じなので説明を省略するが、鋸歯状波１、鋸歯状波２の発生方法と、動作モードに応じた変更方法が第１実施例と異なる。
【００６５】
図５に示すように、第２実施例における鋸歯状波発生器ＳＴＧ１から出力する鋸歯状波１の振幅は、鋸歯状波発生器ＳＴＧ２から出力する鋸歯状波２の振幅の１／２に設定する。例えば、鋸歯状波１を１Ｖ〜３Ｖ（振幅２Ｖ）とすると、鋸歯状波２は１Ｖ〜５Ｖ（振幅４Ｖ）に設定する。
【００６６】
第２実施例では、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧（Ｖｏｕｔ）の約半分以下の領域ではＰ１モード、Ｎ１モード、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧（Ｖｏｕｔ）の約半分より大きい領域においては、Ｐ３モード、Ｎ３モードに自動的に変更し、それに伴ってＰ１モード、Ｎ１モードでは鋸歯状波１、Ｐ３モード、Ｎ３モードでは鋸歯状波２に自動的に変更する。
【００６７】
それによって、倍電圧整流に相当するＰ１モード、Ｎ１モードと、ブリッジ整流に相当するＰ３モード、Ｎ３モードとの必要とされるデューティの差異を解消し、異なる動作モードを連続的にスムーズに変更する事が可能となる。
【００６８】
マルチレベル動作によってＰＦＣインダクタの鉄損、銅損、スイッチ素子のスイッチング損失、及び寄生容量短絡損失を低減する点は、第２実施例も第１実施例と同じである。しかしながら、第１実施例ではＰ２モード、及びＮ２モードで第１の双方向スイッチ素子Ｑｂ１を連続的にスイッチングするのに対して、第２実施例では第１の双方向スイッチ素子Ｑｂ１のオンオフ状態を交流入力の１周期に４回しか変更しない。
【００６９】
Ｐ２モード、Ｎ２モードの方がＰ３モード、Ｎ３モードよりもスイッチング損失、及び寄生容量短絡損失が小さいので、効率面では第１実施例の方が第２実施例より有利であるが、第２実施例には回路構成を第１実施例より簡略化できる利点がある。例えば、第１実施例では動作モードに応じて両極性昇圧コンバータの主スイッチが変更されるが、第２実施例では、第２の双方向スイッチ素子Ｑｂ２が、常に主スイッチとして動作する。
【００７０】
従って第２実施例では、第２の双方向スイッチ素子Ｑｂ２と直列にカレントトランスを接続すれば入力電流を測定可能である。スイッチング動作が少ない第１の双方向スイッチ素子Ｑｂ１には、低速で低オン抵抗のスイッチ素子を用いて導通損失を低減する事が可能である。また、第１実施例と同様に、スイッチ素子の寄生ダイオードのリカバリー特性に起因する損失は発生しない。
【００７１】
《第３実施例》
図６は、本発明の第３実施例におけるスイッチング電源装置１０３の回路図、図７は各動作モードにおける等価回路、図８は第３実施例の概略動作波形である。
【００７２】
第３実施例は、図８に示すように正弦波状の交流入力電圧が加わると、この交流入力電圧に実質的に比例する正弦波状の電流が流れ込み、かつ、ほぼ安定化された直流電圧を出力するブリッジレスＰＦＣコンバータであり、電力変換回路はＰＦＣインダクタ部、整流／スイッチング電源部、平滑部の直列接続により構成されている。
【００７３】
電力変換回路において、ＰＦＣインダクタ部は、交流入力電源ＡＣｉｎのニュートラルＮに、ＰＦＣインダクタＬｐｆｃ１と入力電流検出素子Ｓｅｎｓｅとの直列回路を接続して構成されている。交流入力電源ＡＣｉｎのラインＬに第１、第２の整流素子Ｄ１、Ｄ２の直列回路の中点が接続され、ＰＦＣインダクタ部の他方の出力端であるＰＦＣインダクタＬｐｆｃ１と入力電流検出素子Ｓｅｎｓｅとの直列回路に第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２の直列回路の中点が接続されている。
【００７４】
第１、第２の整流素子Ｄ１、Ｄ２の直列回路と、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２の直列回路とが並列に接続されて、整流／スイッチング電源部が構成されている。整流／スイッチング電源部の出力が、第１、第２の出力平滑コンデンサＣｂ１、Ｃｂ２の直列回路で構成される平滑部を介して負荷装置Ｌｏａｄに接続されている。
【００７５】
第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２の直列回路の中点と、第１、第２の出力平滑コンデンサＣｂ１、Ｃｂ２の直列回路の中点との間に、第１の双方向スイッチ素子Ｑｂ１が接続されている。
【００７６】
第１の高速リカバリースイッチ素子Ｑｆ１はソース同士、及びゲート同士を接続した２個のシリコン製のＮチャネルＭＯＳＦＥＴＱ３、Ｑ５と、並列に接続された高速リカバリーダイオードＤ３によって構成されている。第２の高速リカバリースイッチ素子Ｑｆ２はソース同士、及びゲート同士を接続した２個のシリコン製のＮチャネルＭＯＳＦＥＴＱ４、Ｑ６と、並列に接続された高速リカバリーダイオードＤ４によって構成されている。
【００７７】
第１の高速リカバリースイッチ素子Ｑｆ１において、スイッチ素子Ｑ３のゲート−ソース間電圧をローレベルにしてスイッチ素子Ｑ３をターンオフすると、同時にスイッチ素子Ｑ５もターンオフされる。従って、スイッチ素子Ｑ３がオフ状態で、逆電圧が印加された場合はＱ３の寄生ダイオードには電流が流れず、並列の高速リカバリーダイオードＤ３に転流する。
【００７８】
同様に、第２の高速リカバリースイッチ素子Ｑｆ２において、スイッチ素子Ｑ４のゲート−ソース間電圧をローレベルにしてスイッチ素子Ｑ４をターンオフすると、同時にスイッチ素子Ｑ６もターンオフされる。従って、スイッチ素子Ｑ４がオフ状態で、逆電圧が印加された場合はＱ４の寄生ダイオードには電流が流れず、並列の高速リカバリーダイオードＤ４に転流する。Ｑ３、Ｑ４の寄生ダイオードに電流が流れないので、リカバリー損失はほとんど発生しない。
【００７９】
また、スイッチ素子Ｑ３、Ｑ４にスイッチ素子Ｑ５、Ｑ６を直列接続することによる導通損失の増加は極めて小さい。例えば、実施例３のブリッジレスＰＦＣコンバータがワールドワイド入力のＡＣ８５Ｖ〜ＡＣ２６４Ｖで使用されると仮定すると、Ｖｏｕｔを４００Ｖ程度に設定し、スイッチ素子に６００Ｖ耐圧のスイッチ素子を用いるのが一般的である。
【００８０】
その場合、スイッチ素子Ｑ３、Ｑ４には６００Ｖ耐圧のＮチャネルＭＯＳＦＥＴが必要になるが、寄生ダイオードへの流入電流を防止するためだけのスイッチ素子Ｑ５、Ｑ６には、例えば３０Ｖ程度の低耐圧のＮチャネルＭＯＳＦＥＴを適用できる。そのため、スイッチ素子Ｑ５、Ｑ６のオン抵抗は、スイッチ素子Ｑ３、Ｑ４より小さくなる。
【００８１】
また、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２を複合デバイスとして構成することにより、突入電流に対してスイッチ素子Ｑ３、Ｑ４を保護する効果を期待できる。スイッチング電源装置の起動時や、入力電圧の過渡的な低下からの復帰時において、第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路を充電するサージ電流が第１の高速リカバリースイッチ素子Ｑｆ１、もしくは第２の高速リカバリースイッチ素子Ｑｆ２を経由して流れる。
【００８２】
スイッチング電源装置が突入電流防止回路を備えていたとしても、あらゆる動作モードでサージ電流を完全に除去する事は困難である。一方で、ＭＯＳＦＥＴの寄生ダイオードは一般のダイオードと比較してサージ電流耐量が劣ること事が知られている。
【００８３】
第３実施例では、スイッチング電源装置の起動時や、入力電圧の過渡的な低下からの復帰時において、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２をオフ状態に維持すれば、サージ電流が高速リカバリーダイオードＤ３、もしくは高速リカバリーダイオードＤ４に転流するのでスイッチ素子Ｑ３、Ｑ４は保護される。
【００８４】
第３実施例のブリッジレスＰＦＣコンバータも、第１実施例、第２実施例と同様に、動作途中において、異なる動作モードをスムーズ、かつ連続的に変更するマルチレベル動作によって、ＰＦＣインダクタや主スイッチの損失を低減する。
【００８５】
第３実施例は、電力変換回路の構成は第１実施例と異なるが、マルチレベルの変更方法や制御方法は第１実施例とほとんど同じである。図７に示す各動作モードの中で、交流入力の正の半周期においてはＰ１モード、Ｐ２モード、Ｐ３モードの３通りの動作モードを取り得るが、第１実施例ではＰ３モードは使用せず、Ｐ１モード、Ｐ２モードのみを用いている。同様に、交流入力の負の半周期においてはＮ１モード、Ｎ２モード、Ｎ３モードの３通りの動作モードを取り得るが、第３実施例ではＮ３モードは使用せず、Ｎ１モード、Ｎ２モードのみを用いている。
【００８６】
Ｐ１モードは、交流入力の正の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの約半分以下の領域における動作モードである。Ｐ１モードでは、オン期間には第１の高速リカバリースイッチ素子Ｑｆ１が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１の平滑コンデンサＣｂ１に放出する。
【００８７】
Ｐ２モードは、交流入力の正の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの約半分より大きい領域における動作モードである。Ｐ２モードでは、オン期間には第１の双方向スイッチ素子Ｑｂ１が導通して、交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介してＡＣｉｎより両端電圧が低い第１の平滑コンデンサＣｂ１を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【００８８】
Ｎ１モードは、交流入力の正の負サイクルで、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの約半分以下の領域における動作モードである。Ｎ１モードでは、オン期間には第２の高速リカバリースイッチ素子Ｑｆ２が導通して交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第２の平滑コンデンサＣｂ２に放出する。
【００８９】
Ｎ２モードは、交流入力の負の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの約半分より大きい領域における動作モードである。Ｎ２モードでは、オン期間には第１の双方向スイッチ素子Ｑｂ１が導通して交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介してＡＣｉｎより両端電圧が低い第２の平滑コンデンサＣｂ２を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【００９０】
第３実施例のブリッジレスＰＦＣコンバータの制御回路は、整流素子Ｄ２のアノードがＰＦＣコンバータのグランドとなるように形成される。ニュートラルＮとグランド間に抵抗Ｒ１、Ｒ２の直列回路、ラインＬとグランド間に抵抗Ｒ３、Ｒ４の直列回路が接続されている。抵抗Ｒ１、Ｒ２の接続点、及び抵抗Ｒ３、Ｒ４の接続点の電圧が差動検出回路Ｄｉｆ１に入力され、入力電源ＡＣｉｎの電圧値を両者の電圧差によって検出している。
【００９１】
差動検出回路Ｄｉｆ１は、入力電圧の極性を判定する信号を制御回路ＣＮＴＰ１に出力するとともに、入力電圧の絶対値に比例する電圧を乗算器Ｍ１に出力する。ブリッジレスＰＦＣコンバータの＋側出力とグランド間には、抵抗Ｒ５、Ｒ６が接続されており、出力電圧Ｖｏｕｔは抵抗Ｒ５、Ｒ６で分圧されて検出され、さらに誤差アンプＡＭＰ２で基準電圧Ｖｒｅｆ１と比較され、出力電圧の誤差信号を形成する。
【００９２】
誤差アンプＡＭＰ２から出力された出力電圧の誤差信号は乗算器Ｍ１で差動検出回路Ｄｉｆ１から出力された入力電圧の絶対値に比例する電圧と乗算され、乗算信号を形成する。乗算信号は入力電流検出素子Ｓｅｎｓｅから出力された入力電流の絶対値に比例する電圧と誤差アンプＡＭＰ１で比較され、入力電流の誤差信号を形成する。
【００９３】
誤差アンプＡＭＰ１から出力された入力電流の誤差信号はデューティ制御回路Ｄｃｎｔ１を介してコンパレータＣＯＭＰ１、ＣＯＭＰ２に入力される。コンパレータＣＯＭＰ１、ＣＯＭＰ２で入力電流の誤差信号と比較される鋸歯状波発生器ＳＴＧ１、ＳＴＧ２から出力された鋸歯状波１、鋸歯状波２は、図８に示すように振幅電圧の範囲が上下に連なって設定され、これにより異なる動作モードが連続的にスムーズに変更される。
【００９４】
第３実施例では、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２に逆バイアスが印加される状態においては、ゲート−ソース間電圧をローレベルに保持して２個のＮチャネルＭＯＳＦＥＴの直列回路に電流を流さず、並列の高速リカバリーダイオードに転流させている。結果として、図８のＱｆ１、Ｑｆ２Ｑｂ１駆動信号波形に示すように、動作モード、及びデューティが制御される。
【００９５】
第３実施例によれば、ブリッジレスＰＦＣコンバータとして入力電流が整流素子を通過する回数を１回少なくすることにより、導通損失を低減するだけでなく、マルチレベル動作によってＰＦＣインダクタの鉄損、銅損、スイッチ素子のスイッチング損失、及び寄生容量短絡損失を低減できる。スイッチ素子の寄生ダイオードのリカバリー特性に起因する損失はほとんど発生しない。振幅電圧の範囲が上下に連なる２個の鋸歯状波によるＰＷＭ制御により、連続的でスムーズな動作モードの変更が可能である。
【００９６】
また、第３実施例では、入力電流連続モードの動作範囲においては、第１の整流素子Ｄ１か、第２の整流素子Ｄ２のいずれか一方が連続して導通する。Ｄ１、もしくはＤ２が連続して導通する期間には、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２のスイッチング動作にかかわらず、ＰＦＣコンバータのグランド電位が交流入力電源ＡＣｉｎのラインＬ、ニュートラルＮに対して変動しない。
【００９７】
このため、コモンモードノイズの発生が少なく、ＥＭＩ対策が容易という特徴がある。さらに第１、第２の整流素子Ｄ１、Ｄ２は、５０〜６０Ｈzの低周波数でスイッチング動作をするので、比較的容易に同期整流器に置き換え可能であり、それによってさらなる導通損失の低減を見込める。制御においては、振幅電圧の範囲が上下に連なる２個の鋸歯状波によるＰＷＭ制御により、連続的でスムーズな動作モードの変更が可能である。
【００９８】
《第４実施例》
図９は、本発明の第４実施例におけるスイッチング電源装置１０４の回路図、図１０は第３実施例の概略動作波形である。なお、各動作モードにおける等価回路は、第３実施例の図７と同様である。
【００９９】
第４実施例は、入力電流臨界モードで動作し、図１０に示すように正弦波状の交流入力電圧に対してＰＦＣインダクタＬｐｆｃ１にはピーク値の包絡線が正弦波状になる三角波のスイッチング電流が流れる。一方、第３実施例の図８では、図示を省略した入力フィルタに流れ込む電流は、高周波成分が除去されて正弦波状になっている。
【０１００】
第４実施例も、正弦波状の交流入力電圧が加わると、この交流入力電圧に実質的に比例する正弦波状の電流が流れ込み、かつ、ほぼ安定化された直流電圧を出力するブリッジレスＰＦＣコンバータであり、電力変換回路はＰＦＣインダクタ部、整流／スイッチング電源部、平滑部の直列接続により構成されている。
【０１０１】
電力変換回路において、ＰＦＣインダクタ部は、交流入力電源ＡＣｉｎのニュートラルＮに、ＰＦＣインダクタＬｐｆｃ１と入力電流検出素子Ｓｅｎｓｅとの直列回路を接続して構成されている。交流入力電源ＡＣｉｎのラインＬに第１、第２の整流素子を構成する同期整流器ＳＲ１、ＳＲ２の直列回路の中点が接続され、ＰＦＣインダクタ部の他方の出力端であるＰＦＣインダクタＬｐｆｃ１と入力電流検出素子Ｓｅｎｓｅとの直列回路に第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２の直列回路の中点が接続されている。
【０１０２】
第１、第２の整流素子ＳＲ１、ＳＲ２の直列回路と、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２の直列回路とが並列に接続されて、整流／スイッチング電源部が構成されている。整流／スイッチング電源部の出力が、第１、第２の出力平滑コンデンサＣｂ１、Ｃｂ２の直列回路で構成される平滑部を介して負荷装置Ｌｏａｄに接続されている。
【０１０３】
第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２の直列回路の中点と、第１、第２の出力平滑コンデンサＣｂ１、Ｃｂ２の直列回路の中点との間に、第１の双方向スイッチ素子Ｑｂ１が接続されている。
【０１０４】
第４実施例は、第３実施例と電力変換回路の構成は類似しているが、第３実施例が入力電流連続モードで動作するのに対して、入力電流臨界モードで動作する点と、第３実施例が第１、第２の整流素子をダイオードＤ１、Ｄ２で構成しているのに対して、同期整流器ＳＲ１、ＳＲ２を用いている点が異なる。
【０１０５】
入力電流臨界モードでは、入力電流連続モードよりもスイッチ素子、整流素子を流れる電流の実効値が大きくなり、高周波成分を除去する入力フィルタの負担が大きくなる欠点がある。その一方で、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２、及び第１の双方向スイッチ素子Ｑｂ１に関して、スイッチ素子両端の電圧をゼロボルトに低減してからスイッチ素子をターンオンするゼロ電圧スイッチング（ＺＶＳ）が可能である。
【０１０６】
第１、第２の整流素子をダイオードではなく同期整流器ＳＲ１、ＳＲ２で構成することで、第１、第２の整流素子の導通損失を低減できるだけでなく、スイッチ素子の出力容量に蓄積された電荷をターンオン直前に第１、第２の整流素子ＳＲ１、ＳＲ２を逆方向電流によって放電できるのでスイッチ素子のＺＶＳが可能になる。
【０１０７】
また、入力電流臨界モードにおいては、スイッチ素子の寄生ダイオード、及び整流素子を流れる電流がゼロアンペアまで漸減してから逆電圧が加わるので、入力電流連続モードよりリカバリー損失が小さい。そのことから、第４実施例においては、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２を単体のシリコン製のＮチャネルＭＯＳＦＥＴで構成している。
【０１０８】
第４実施例のブリッジレスＰＦＣコンバータも、動作途中において、異なる動作モードをスムーズ、かつ連続的に変更するマルチレベル動作によって、ＰＦＣインダクタや主スイッチの損失を低減している。図７に示す各動作モードの中で、交流入力の正の半周期においてはＰ１モード、Ｐ２モード、Ｐ３モードの３通りの動作モードを用い、交流入力の負の半周期においてはＮ１モード、Ｎ２モード、Ｎ３モードの３通りの動作モードを用いる。
【０１０９】
Ｐ１モードは、交流入力の正の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの半分より小さい領域、すなわち、図１０のｔ０〜ｔ１、ｔ４〜ｔ５に相当する期間で用いる。Ｐ１モードでは、オン期間には第１の高速リカバリースイッチ素子Ｑｆ１が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１の平滑コンデンサＣｂ１に放出する。
【０１１０】
Ｐ２モードは、交流入力の正の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの半分より大きい領域、すなわち、図１０のｔ２〜ｔ３に相当する期間で用いる。
【０１１１】
Ｐ２モードでは、オン期間には第１の双方向スイッチ素子Ｑｂ１が導通して、交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介してＡＣｉｎより両端電圧が低い第１の平滑コンデンサＣｂ１を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【０１１２】
Ｐ３モードは、交流入力の正の半周期で、かつ交流入力電圧の絶対値が交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの半分の近辺領域で用いる。非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔを４００Ｖと仮定すると、例えば、交流入力電圧の絶対値が１９０Ｖから２１０Ｖの範囲でＰ３モードを用いる。図１０ではｔ１〜ｔ２、ｔ３〜ｔ４がＰ３モードに相当する。
【０１１３】
Ｐ３モードは、オン期間には第１の高速リカバリースイッチ素子Ｑｆ１が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、事でＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーをオフ期間に第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【０１１４】
交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの半分より少し小さい領域ではＰ１モードで動作するとオフ期間が非常に長くなり、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの半分より少し大きい領域ではＰ２モードで動作するとオン期間が非常に長くなるので、いずれの場合も入力電流に歪みを生じる。第４実施例では、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの半分の近辺領域でＰ３モードを用いることで入力電流の歪みを抑えている。
【０１１５】
Ｎ１モードは、交流入力の負の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの半分より小さい領域、すなわち、図１０のｔ５〜ｔ６、ｔ９〜ｔ０に相当する期間で用いる。Ｎ１モードでは、オン期間には第２の高速リカバリースイッチ素子Ｑｆ２が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第２の平滑コンデンサＣｂ２に放出する。
【０１１６】
Ｎ２モードは、交流入力の正の半周期で、かつ、交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの半分より大きい領域、すなわち、図１０のｔ７〜ｔ８に相当する期間で用いる。Ｎ２モードでは、オン期間には第２の双方向スイッチ素子Ｑｂ２が導通して、交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介してＡＣｉｎより両端電圧が低い第１の平滑コンデンサＣｂ１を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【０１１７】
Ｎ３モードは、交流入力の負の半周期で、かつ交流入力電圧の絶対値が交流入力電圧の絶対値が非絶縁型スイッチング電源装置の出力電圧Ｖｏｕｔの半分の近辺領域で用い、正の半周期と同様に入力電流の歪みを抑えている。図１０ではｔ６〜ｔ７、ｔ８〜ｔ９がＰ３モードに相当する。
【０１１８】
Ｎ３モードは、オン期間には第２の高速リカバリースイッチ素子Ｑｆ２が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーをオフ期間に第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【０１１９】
第４実施例のブリッジレスＰＦＣコンバータの制御回路は、整流素子ＳＲ２のソースがＰＦＣコンバータのグランドとなるように形成される。ニュートラルＮとグランド間に抵抗Ｒ１、Ｒ２の直列回路、ラインＬとグランド間に抵抗Ｒ３、Ｒ４の直列回路が接続されている。抵抗Ｒ１、Ｒ２の接続点、及び抵抗Ｒ３、Ｒ４の接続点の電圧が差動検出回路Ｄｉｆ１に入力され、入力電源ＡＣｉｎの電圧値を両者の電圧差によって検出している。
【０１２０】
差動検出回路Ｄｉｆ１は、入力電圧信号を同期整流器駆動回路ＳＲｄｒｉｖｅ、及び制御回路ＣＮＴＰ１に出力するとともに、入力電圧の絶対値に比例する電圧を乗算器Ｍ１に出力する。
【０１２１】
第１、第２の整流素子ＳＲ１、ＳＲ２は同期整流器駆動回路ＳＲｄｒｉｖｅによって駆動され、図１０に示すように、正の半周期には第１の整流素子ＳＲ１をオン、第２の整流素子ＳＲ２をオフ、その逆に負の半周期には第１の整流素子ＳＲ１をオフ、第２の整流素子ＳＲ２をオンに維持する。
【０１２２】
また、制御回路ＣＮＴＰ１は差動検出回路Ｄｉｆ１から伝送された入力電圧信号をもとに、動作モードＰ１、Ｐ２、Ｐ３、Ｎ１、Ｎ２、Ｎ３のいずれかを選定する。
【０１２３】
ブリッジレスＰＦＣコンバータの＋側出力とグランド間には、抵抗Ｒ５、Ｒ６が接続されており、出力電圧Ｖｏｕｔは抵抗Ｒ５、Ｒ６で分圧されて検出され、さらに誤差アンプＡＭＰ２で基準電圧Ｖｒｅｆ１と比較され、出力電圧の誤差信号を形成する。
【０１２４】
誤差アンプＡＭＰ２から出力された出力電圧の誤差信号は、乗算器Ｍ１で差動検出回路Ｄｉｆ１から出力された入力電圧の絶対値に比例する電圧と乗算され、乗算信号を形成する。乗算信号は、入力電流検出素子Ｓｅｎｓｅから出力された入力電流の絶対値に比例する電圧とコンパレータＣＯＭＰ１で比較され、入力電流が乗算信号を超過するタイミングで、スイッチ素子をターンオフする。
【０１２５】
入力インダクタＬｐｆｃは補助コイルを設けたトランスとして構成され、補助コイルの出力電圧からスイッチ素子の両端電圧がゼロボルトになったことを検出すると、ゼロ電圧検出素子ＺＶＳｅｎｓｅからＺＶトリガー信号を制御回路ＣＮＴＰ１に出力する。
【０１２６】
制御回路ＣＮＴＰ１はＺＶトリガー信号を受信すると、一定の遅延時間を経てスイッチ素子をターンオンする。前述の動作によって入力電流臨界モードのＰＦＣ動作が実現される。
【０１２７】
ただし、入力電流検出素子Ｓｅｎｓｅを流れる電流は、正の半周期と負の半周期とで逆方向に流れ、入力インダクタＬｐｆｃの補助コイル電圧も正の半周期と負の半周期とで逆極性になるので、それらを換算する処理が必要となる。
【０１２８】
第４実施例によれば、ブリッジレスＰＦＣコンバータとして入力電流が整流素子を通過する回数を１回少なくすることにより、導通損失を低減するだけでなく、マルチレベル動作によってＰＦＣインダクタの鉄損、銅損、スイッチ素子のスイッチング損失、及び寄生容量短絡損失を低減できる。高価なＳｉＣ、ＧａＮ製スイッチ素子やＳｉＣのＳＢＤを用いなくても、スイッチ素子の寄生ダイオード、及び整流素子のリカバリー特性に起因する損失はほとんど発生しない。
【０１２９】
また、第４実施例では、交流入力の正の半周期においては、第１の整流素子ＳＲ１がオン状態を維持し、交流入力の負の半周期においては、第２の整流素子ＳＲ２がオン状態を維持する。
【０１３０】
したがって、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２のスイッチング動作にかかわらず、ＰＦＣコンバータのグランド電位が交流入力電源ＡＣｉｎのラインＬ、ニュートラルＮに対して変動しない。このため、コモンモードノイズの発生が少なく、ＥＭＩ対策が容易という特徴がある。
【０１３１】
また、入力電流リップルが大きいので、高周波成分を除去する入力フィルタの負担が大きくなるという入力電流臨界モードの欠点については、交流入力電源ＡＣｉｎに対してＰＦＣインダクタ部と整流／スイッチング電源部を複数並列に設け、それぞれの位相をずらして動作するインターリーブ動作を行えば、大幅な改善が可能である。
【０１３２】
《第５実施例》
図１１は、本発明の第５実施例におけるスイッチング電源装置１０５（トポロジーＡ）、スイッチング電源装置１０６（トポロジーＢ）の主回路部分の回路図と、スイッチング電源装置１０５の各動作モードにおける等価回路を示している。
【０１３３】
第５実施例において、スイッチング電源装置１０５のトポロジーＡは、第１実施例の回路におけるマルチレベルのレベル数を増加して構成されており、スイッチング電源装置１０６のトポロジーＢは、第３実施例の回路におけるマルチレベルのレベル数を増加して構成されている。
【０１３４】
第５実施例も、正弦波状の交流入力電圧が加わると、この交流入力電圧に実質的に比例する正弦波状の電流が流れ込み、かつ、ほぼ安定化された直流電圧を出力するブリッジレスＰＦＣコンバータであり、電力変換回路はＰＦＣインダクタ部、整流／スイッチング電源部、平滑部の直列接続により構成されている。
【０１３５】
ＰＦＣインダクタ部、及び前記整流／スイッチング電源部は、交流入力電圧を整流／昇圧する正負両極性入力の昇圧コンバータとして作用する。平滑部における平滑コンデンサは、第１、第２、第３の平滑コンデンサＣｂ１、Ｃｂ２、Ｃｂ３の直列回路によって構成されている。
【０１３６】
ＰＦＣインダクタ部の１出力端と、第１の平滑コンデンサＣｂ１と第２の平滑コンデンサＣｂ２の接続点と、の間に第１の双方向スイッチ素子Ｑｂ１が接続され、ＰＦＣインダクタ部の１出力端と、第２の平滑コンデンサＣｂ２と第３の平滑コンデンサＣｂ３の接続点と、の間に第３の双方向スイッチ素子Ｑｂ３が接続されている。
【０１３７】
第１の双方向スイッチ素子Ｑｂ１、及び第３の双方向スイッチ素子Ｑｂ３のスイッチング状態を交流入力の位相、もしくは入力電圧値に応じて変更し、両極性昇圧コンバータの出力電圧を動作途中に変更するマルチレベル動作を行う。トポロジーＡとトポロジーＢの回路動作は類似しており、トポロジーＡにおける第２の双方向スイッチ素子Ｑｂ２の働きを、第１、第２の高速リカバリースイッチ素子Ｑｆ１、Ｑｆ２の働きに置き換えたのがトポロジーＢに相当するので、トポロジーＢの回路動作については説明を省略し、以下でトポロジーＡの主回路動作について説明する。
【０１３８】
トポロジーＡは、交流入力の正の半周期において、入力電圧の絶対値の小さい領域から順にＰ１モード、Ｐ２モード、Ｐ３モードで動作する。また、交流入力の負の半周期において、入力電圧の絶対値の小さい領域から順にＮ１モード、Ｎ２モード、Ｎ３モードで動作する。Ｐ１モードとＰ２モード、Ｐ２モードとＰ３モード、Ｎ１モードとＮ２モード、Ｎ２モードとＮ３モードの変更ポイントは回路定数の設定により、調整可能である。
【０１３９】
Ｐ１モードは、交流入力の正の半周期で、かつ、交流入力電圧の絶対値が第１の平滑コンデンサＣｂ１の両端電圧以下の領域における動作モードである。Ｐ１モードでは、オン期間には第２の双方向スイッチ素子Ｑｂ２が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１の平滑コンデンサＣｂ１に放出する。
【０１４０】
Ｐ２モードは、交流入力の正の半周期で、かつ交流入力電圧の絶対値が第１の平滑コンデンサＣｂ１の両端電圧より大きく、第１の平滑コンデンサＣｂ１と第２の平滑コンデンサＣｂ２の合計電圧以下の領域における動作モードである。Ｐ２モードでは、オン期間には第１の双方向スイッチ素子Ｑｂ１が導通して、交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介して第１の平滑コンデンサＣｂ１を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第３の双方向スイッチ素子Ｑｂ３を介して第１、第２の平滑コンデンサＣｂ１、Ｃｂ２の直列回路に放出する。
【０１４１】
Ｐ３モードは、交流入力の正の半周期で、かつ交流入力電圧の絶対値が第１の平滑コンデンサＣｂ１と第２の平滑コンデンサＣｂ２の合計電圧より大きい領域における動作モードである。Ｐ３モードは、オン期間には第３の双方向スイッチ素子Ｑｂ３が導通して、交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介して第１の平滑コンデンサＣｂ１と第２の平滑コンデンサＣｂ２との直列回路を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２、第３の平滑コンデンサＣｂ１、Ｃｂ２、Ｃｂ３の直列回路に放出する。
【０１４２】
Ｎ１モードは、交流入力の負の半周期で、かつ、交流入力電圧の絶対値が第３の平滑コンデンサＣｂ３の両端電圧以下の領域における動作モードである。Ｎ１モードでは、オン期間には第２の双方向スイッチ素子Ｑｂ２が導通して、交流入力電源ＡＣｉｎを、ＰＦＣインダクタＬｐｆｃを介して短絡することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第３の平滑コンデンサＣｂ３に放出する。
【０１４３】
Ｎ２モードは、交流入力の負の半周期で、かつ交流入力電圧の絶対値が第３の平滑コンデンサＣｂ３の両端電圧より大きく、第２の平滑コンデンサＣｂ２と第３の平滑コンデンサＣｂ３の合計電圧以下の領域における動作モードである。Ｎ２モードでは、オン期間には第３の双方向スイッチ素子Ｑｂ３が導通して、交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介して第３の平滑コンデンサＣｂ３を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１の双方向スイッチ素子Ｑｂ１を介して第２、第３の平滑コンデンサＣｂ２、Ｃｂ３の直列回路に放出する。
【０１４４】
Ｎ３モードは、交流入力の負の半周期で、かつ交流入力電圧の絶対値が第２の平滑コンデンサＣｂ２と第３の平滑コンデンサＣｂ３の合計電圧より大きい領域における動作モードである。Ｎ３モードでは、オン期間には第１の双方向スイッチ素子Ｑｂ１が導通して、交流入力電源ＡＣｉｎからＰＦＣインダクタＬｐｆｃを介して第２の平滑コンデンサＣｂ２と第３の平滑コンデンサＣｂ３との直列回路を充電することにより、ＰＦＣインダクタＬｐｆｃに電磁エネルギーを蓄積し、オフ期間には蓄積した電磁エネルギーを第１、第２、第３の平滑コンデンサＣｂ１、Ｃｂ２、Ｃｂ３の直列回路に放出する。
【０１４５】
制御回路においては、第１実施例、第３実施例で示したように、振幅電圧の範囲が上下に連なって設定された３個の鋸歯状波によって動作モード、及びデューティを制御可能である。一方で、例えば第１の双方向スイッチ素子Ｑｂ１と第３の双方向スイッチ素子Ｑｂ３が同時にオンすると、第２の平滑コンデンサＣｂ２が短絡されることからわかるように、平滑コンデンサをまたぐ２個のスイッチ素子が同時にオン状態にならないような駆動タイミングの設定が必要である。このような複雑な制御動作の実現には、デジタル制御が適している。
【０１４６】
第５実施例のブリッジレスＰＦＣコンバータは、第１〜第４実施例と同様に、入力電流が整流素子を通過する回数を１回少なくすることにより、導通損失を低減できる。さらに、マルチレベルのレベル数を第１実施例よりも増やすことにより、回路構成が複雑になる問題はあるものの、ＰＦＣインダクタの鉄損、銅損、スイッチ素子のスイッチング損失、及び寄生容量短絡損失は第１実施例よりも更なる低減が期待できる。
【０１４７】
なお、本発明は前述した以外にも多くの応用例に展開可能である。第２実施例において、第１実施例と全く同じ電力変換回路でありながら制御方法を変更するだけでＰ１モード、Ｐ２モード、Ｎ１モード、Ｎ２モードではなく、Ｐ１モード、Ｐ３モード、Ｎ１モード、Ｎ３モードを用いた動作が可能であることを示した。同様に、第３実施例の電力変換回路でも、Ｐ１モード、Ｐ３モード、Ｎ１モード、Ｎ３モードを用いた動作は可能である。
【０１４８】
また、第１〜第５実施例においては、単相交流の動作のみを示したが、同様の回路構成を各相に設ければ、３相交流にも適用できる。
【０１４９】
第１〜第５実施例では、出力平滑コンデンサの全部を第１、第２、及び第３の平滑コンデンサＣｂ１、Ｃｂ２、Ｃｂ３の直列回路で構成したが、直列回路と並列に、追加の平滑コンデンサを接続して容量を増やしても良い。
【０１５０】
また、第１〜第５実施例においては、スイッチ素子にＮチャネルＭＯＳＦＥＴを用いたが、他のスイッチ素子の適用も可能である。例えば、比較的動作周波数が低い場合は、ＩＧＢＴも使用可能である。また、シリコン製のＭＯＳＦＥＴであっても、リカバリー損失が問題ない範囲であれば、第３〜第５実施例に示した高速リカバリースイッチ素子に１素子のＭＯＳＦＥＴを適用可能である。新世代のＳｉＣ、ＧａＮスイッチ素子は高速リカバリースイッチ素子として有望である。また、第１〜第５実施例で示した双方向スイッチ素子を１素子で実現できる可能性がある。
【０１５１】
また、本発明のスイッチング電源装置は、後段に直列に接続されたＤＣ−ＤＣコンバータを介して電子回路等の負荷回路に接続される用途が想定される。そのため、出力電圧を高精度に安定化する必要はなく、後段に接続されるＤＣ−ＤＣコンバータへの直流入力として問題ないレベルまで、ほぼ安定化されていれば良い。
【０１５２】
入力電流も完全な正弦波である必要はなく、入力フィルタを介してスイッチング電源装置に流れ込む電流が、本発明のスイッチング電源装置が用いられる機器において問題となる高調波の次数に対して定められている規制をクリアできる範囲の実質的な正弦波であれば良い。
【０１５３】
なお、第１〜第３、及び第５実施例においては、整流素子としてダイオードを用いた例を説明したが、これに限られず、ダイオードを第４実施例のように同期整流素子への置き換えることも可能である。その場合は、逆方向への電力伝送も可能になるので、双方向電力変換装置としての構成も可能である。 
【符号の説明】
【０１５４】
１０１    本発明の第１実施例におけるスイッチング電源装置
１０２    本発明の第１実施例におけるスイッチング電源装置
１０３    本発明の第３実施例におけるスイッチング電源装置
１０４    本発明の第４実施例におけるスイッチング電源装置
１０５    本発明の第５実施例におけるスイッチング電源装置／トポロジーＡ
１０６    本発明の第５実施例におけるスイッチング電源装置／トポロジーＢ
Ｐ１モード、Ｐ２モード、Ｐ３モード    交流入力の正の半周期における動作モード
Ｎ１モード、Ｎ２モード、Ｎ３モード    交流入力の負の半周期における動作モード
ＡＣｉｎ    交流電源
Ｌ    ライン出力
Ｎ    ニュートラル出力
Ｌｐｆｃ１    ＰＦＣインダクタ
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６    スイッチ素子
Ｑｂ１    第１の双方向スイッチ素子
Ｑｂ２    第２の双方向スイッチ素子
Ｑｂ３    第３の双方向スイッチ素子
Ｑｆ１    第１の高速リカバリースイッチ素子
Ｑｆ２    第２の高速リカバリースイッチ素子
Ｄ１、Ｄ２、Ｄ３、Ｄ４、ＳＲ１、ＳＲ２    整流素子
（Ｄ１〜Ｄ４はダイオード、ＳＲ１、ＳＲ２は同期整流器）
Ｃｂ１    第１の平滑コンデンサ
Ｃｂ２    第２の平滑コンデンサ
Ｃｂ３    第３の平滑コンデンサ
Ｌｏａｄ    負荷装置
Ｖｏｕｔ    ブリッジレスＰＦＣコンバータの出力電圧
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６    抵抗
ＣＮＴＰ１    制御回路
Ｓｅｎｓｅ    入力電流検出素子
Ｄｉｆ１    差動検出回路
Ｍ１    乗算器
ＡＭＰ１、ＡＭＰ２    誤差アンプ
ＣＯＭＰ１、ＣＯＭＰ２    コンパレータ
Ｖｒｅｆ１    基準電圧
Ｄｃｎｔ１    デューティ制御回路
ＳＴＧ１    第１の鋸歯状波発生器
鋸歯状波１    ＳＴＧ１から出力された鋸歯状波
ＳＴＧ２    第２の鋸歯状波発生器
鋸歯状波２    ＳＴＧ２から出力された鋸歯状波
ＩＳＯ１、ＩＳＯ２    絶縁ドライバ
ＳＲｄｒｉｖｅ    同期整流器駆動回路
ＺＶＳｅｎｓｅ    ゼロ電圧検出素子
【図１】
2015035851.tif 000004
【図２】
2015035851.tif 000005
【図３】
2015035851.tif 000006
【図４】
2015035851.tif 000007
【図５】
2015035851.tif 000008
【図６】
2015035851.tif 000009
【図７】
2015035851.tif 000010
【図８】
2015035851.tif 000011
【図９】
2015035851.tif 000012
【図１０】
2015035851.tif 000013
【図１１】
2015035851.tif 000014
【図１２】
2015035851.tif 000015
【図１３】
2015035851.tif 000016
【図１４】
2015035851.tif 000017