(57)【要約】【課題】第１半導体コア層と第２半導体コア層との間のコア分離半導体層の厚みの面内ばらつきを低減可能なスポットサイズ変換器を作製する方法を提供する。【解決手段】第２エリア１１ｃにおいてメサ構造物２５の側面に残される絶縁膜を保護マスク２７として利用する。保護マスク２７を用いて、第１半導体コア層１７の残り部分１７ｂをエッチングして、コア分離半導体層１９の上面１９ａを露出させる。このエッチングにより、上部メサ３３が形成される。第１エリア１１ｂ上の上部メサ３３ｂは、マッハツェンダ変調器の変調部を構成する。第１半導体コア層１７の残り部分１７ｂをエッチングする際に、半導体主面１１ａの第１エリア１１ｂ上の上部メサ３３ｃの最上の半導体層が残されている。最上の半導体層は、マッハツェンダ変調器の電極へのコンタクト層として使用できる。第２エリア１１ｃのメサ構造物２５内の高添加のコンタクト層１３が除去される。【選択図】図１０
2015022077.tif 000002
【特許請求の範囲】
【請求項１】
スポットサイズ変換器を作製する方法であって、
半導体クラッド層、第１半導体コア層、コア分離半導体層、及び第２半導体コア層を含む半導体積層と、半導体主面を有する基板とを含むエピタキシャル基板上に、前記スポットサイズ変換器の導波路のためのパターンを有する絶縁膜の第１マスクを形成する工程と、
前記第１マスクを用いて前記半導体積層の上面から前記第１半導体コア層の途中まで前記半導体積層のエッチングを行って、該エッチングにより形成された側面及び上面を前記第１半導体コア層に含み導波路軸に沿って延在するメサ構造物を、前記半導体主面の第１エリア及び第２エリア上に作製する工程と、
前記第１半導体コア層の前記上面に開口を有すると共に前記メサ構造物の側面を覆う絶縁膜の保護マスクを形成する工程と、
前記保護マスクを形成した後に、前記第１半導体コア層の残り部分をエッチングして、前記コア分離半導体層の上面を露出させると共に上部メサを形成する工程と、
前記上部メサを形成した後に、前記上部メサのメサ幅より大きいメサ幅を有するストライプ状のパターンを有する絶縁膜の第２マスクを形成する工程と、
前記第２マスクを用いて、前記コア分離半導体層及び前記第２半導体コア層をエッチングして、前記半導体主面の前記第２エリア上に下部メサを形成する工程と、
を備え、
前記上部メサは前記半導体クラッド層及び前記第１半導体コア層を含み、
前記第２エリアにおいて前記上部メサは前記下部メサ上に位置し、
前記第２エリアにおいて、前記コア分離半導体層の幅は前記上部メサの前記第１半導体コア層の幅より広く、
前記第２エリアにおいて、前記上部メサは前記導波路軸の第１方向に前記上部メサのメサ幅が徐々に狭くなる部分を含み、
前記下部メサは、前記導波路軸の前記第１方向に反対向きの第２方向に前記下部メサのメサ幅が徐々に狭くなる部分を含み、
前記第２半導体コア層、前記コア分離半導体層、前記第１半導体コア層及び前記半導体クラッド層は、前記半導体主面上に順に配列される、スポットサイズ変換器を作製する方法。
【請求項２】
前記メサ構造物を形成した後に、前記半導体主面の前記第１エリア上に位置するパターンを有すると共に前記半導体主面の前記第２エリア上に位置する開口を有するマスクを形成する工程と、
前記マスクを用いて前記第１マスクのエッチングを行って、前記メサ構造物の第１部分上の前記第１マスクの第１部分を残すと共に前記メサ構造物の第２部分上の前記第１マスクの第２部分を除去する工程と、
前記第１マスクの前記エッチングの後に、第１の厚さの絶縁膜を前記基板上に成長する工程と、
前記絶縁膜の異方的エッチングを行って、前記第１半導体コア層の前記残り部分の前記上面及び前記メサ構造物の前記第２部分上の上面を露出させると共に、前記保護マスクを形成する工程と、
を更に備え、
前記第１半導体コア層の前記残り部分をエッチングする際に、前記半導体主面の前記第２エリア上の前記上部メサの最上の半導体層がエッチングされ、
前記マスクは、前記第１マスク及び前記メサ構造物を覆う、請求項１に記載されたスポットサイズ変換器を作製する方法。
【請求項３】
前記異方的エッチングは、炭化フッ素を含むエッチャントを含む、請求項２に記載されたスポットサイズ変換器を作製する方法。
【請求項４】
前記基板の前記半導体主面の前記第１エリア上の前記上部メサは、マッハツェンダ変調器の変調部を構成するように設けられる、請求項１〜請求項３のいずれか一項に記載されたスポットサイズ変換器を作製する方法。
【請求項５】
前記第２半導体コア層は、交互に配列されたＧａＩｎＡｓＰ層及びＩｎＰ層を含む多層構造を有し、
前記第２半導体コア層は、第１部分及び第２部分を含み、
前記第２半導体コア層の前記第２部分は前記第１部分と前記基板との間に設けられ、
前記第２半導体コア層の前記第２部分はｎ型ドーパントを含み、
前記マッハツェンダ変調器は、前記第１エリアにおいて前記上部メサを含む第１アーム導波路と、前記上部メサを含む第２アーム導波路とを備え、
当該方法は、
前記上部メサを形成した後に、前記第１アーム導波路と前記第２アーム導波路との間に位置する開口を前記半導体主面の前記第１エリア上に有するコンタクトマスクを形成する工程と、
前記コンタクトマスクを用いて前記第２半導体コア層の前記第１部分及び前記コア分離半導体層をエッチングして、コンタクト開口を形成する工程と、
前記第１エリア上の前記上部メサに第１電極を形成すると共に、前記コンタクト開口に第２電極を形成する工程と、
を更に備える、請求項４に記載されたスポットサイズ変換器を作製する方法。
【請求項６】
前記下部メサを形成する際に、前記半導体主面の前記第１エリアには、素子分離メサが形成される、請求項１〜請求項５のいずれか一項に記載されたスポットサイズ変換器を作製する方法。
【請求項７】
前記第１半導体コア層は、交互に配列された第１ＡｌＧａＩｎＡｓ層及び第２ＡｌＧａＩｎＡｓ層を含む多重量子井戸構造を有し、
前記コア分離半導体層はＩｎＰを備え、
前記コア分離半導体層が、前記下部メサの前記第２半導体コア層の上面を覆う、請求項１〜請求項６のいずれか一項に記載されたスポットサイズ変換器を作製する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スポットサイズ変換器を作製する方法に関する。
【背景技術】
【０００２】
特許文献１は、スポットサイズ変換器を作製する方法を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許６２２９９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上部クラッド層、第１半導体コア層、コア分離半導体層、及び第２半導体コア層を含む半導体積層の複数回のエッチングにより作製される。コア分離半導体層は第１半導体コア層と第２半導体コア層とに挟まれる。上部メサ及び下部メサの構成には、いくつかの形態がある。その一つとして、上部コアに係る光導波路と下部コアに係る光導波路との間の光遷移に際して上部コアと下部コアとのモードフィールドを合わせるようにするために、上部コアの上部クラッド層を除去している。この形態では、上部メサのコア層を残す一方で上部メサの上部クラッド層を除去するので、作製方法が複雑化する。
【０００５】
また、上部メサの形成には、ドライエッチングが用いられる。分離半導体層が例えばＩｎＰを備え上部メサの第１半導体コア層がＧａ元素を構成元素として備えるとき、ドライエッチングにおいて、プラズマモニタによりＧａのプラズマ発光の強度変化を利用して、第１半導体コア層に係るエッチングの終点検出を行う。発明者らの検討によれば、ウエハ面内では中心部と外周部とにおいてエッチング面積の違いに起因してエッチングレートが異なる（ローディング効果により）。プラズマモニタからの情報に基づき、例えば大きなエッチングレートに合わせてエッチング時間を決定すると、小さいエッチングレートによるエッチングのウエハ表面部分では、第１半導体コア層のエッチング残りが生じる可能性がある。プラズマモニタからの情報に基づき、例えば小さなエッチングレートに合わせてエッチング時間を決定すると、大きなエッチングレートによるエッチングのウエハ表面部分では、分離半導体層の厚みが減る、或いは分離半導体層が消失する可能性がある。このような可能性を減らすために、ウエハ全面にわたって上部メサのエッチング深さを揃えるようにエッチング条件を検討することは、大きな負担になる。
【０００６】
本発明は、このような事情を鑑みて為されたものであり、第１半導体コア層と第２半導体コア層との間に設けられるコア分離半導体層の厚みの面内ばらつきを低減できる、スポットサイズ変換器を作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、スポットサイズ変換器を作製する方法に係る。スポットサイズ変換器を作製する方法（以下「作製方法」と記す）は、（ａ）半導体主面を有する基板と、半導体クラッド層、第１半導体コア層、コア分離半導体層、及び第２半導体コア層を含む半導体積層とを含むエピタキシャル基板上に、前記スポットサイズ変換器の導波路のためのパターンを有する絶縁膜の第１マスクを形成する工程と、（ｂ）前記第１マスクを用いて前記半導体積層の上面から前記第１半導体コア層の途中まで前記半導体積層のエッチングを行って、前記第１半導体コア層に該エッチングにより形成された側面及び上面を含み導波路軸に沿って延在するメサ構造物を、前記半導体主面の第１エリア及び第２エリア上に作製する工程と、（ｃ）前記メサ構造物の側面を覆うと共に前記第１半導体コア層の前記上面に開口を有する絶縁膜の保護マスクを形成する工程と、（ｄ）前記保護マスクを形成した後に、前記第１半導体コア層の残り部分をエッチングして、前記コア分離半導体層の上面を露出させると共に上部メサを形成する工程と、（ｅ）前記上部メサを形成した後に、前記上部メサのメサ幅より大きいメサ幅を有するストライプ状のパターンを有する絶縁膜の第２マスクを形成する工程と、（ｆ）前記第２マスクを用いて、前記コア分離半導体層及び前記第２半導体コア層をエッチングして、前記半導体主面の前記第２エリア上に下部メサを形成する工程とを備え、前記上部メサは前記半導体クラッド層及び前記第１半導体コア層を含み、前記第２エリアにおいて前記上部メサは前記下部メサ上に位置し、前記第２エリアにおいて、前記コア分離半導体層の幅は前記上部メサの前記第１コア層の幅より広く、前記第２エリアにおいて前記上部メサは前記導波路軸の第１方向に前記上部メサのメサ幅が徐々に小さくなる部分を含み、前記下部メサは、前記導波路軸の前記第１方向に反対向きの第２方向に前記下部メサのメサ幅が徐々に小さくなる部分を含み、前記第２半導体コア層、前記コア分離半導体層、前記第１半導体コア層及び前記半導体クラッド層は、前記半導体主面上に順に配列される。
【０００８】
この作製方法によれば、第１マスクを用いて半導体積層の上面から半導体クラッド層をエッチングすると共に、更に第１半導体コア層をその途中までの前半のエッチングを行う。このエッチングにより、半導体主面の第１エリア及び第２エリア上にメサ構造物が形成される。メサ構造物は、前半のエッチングにより形成されたメサ状のメサ中間部と、これから行われる後半のエッチングで除去されるべき第１半導体コア層の残り部分とを含む。第１半導体コア層の残り部分上には該メサ中間部が搭載されている。半導体積層のエッチングにおいて第１半導体コア層の途中までのエッチングを行うので、メサ構造物は、第１半導体コア層の残り部分が現れている上面を含み、メサ構造物の側面は、第１半導体コア層の側面を含む。
【０００９】
メサ構造物の側面を覆う保護マスクを形成して後に、コア分離半導体層の上面が露出するように第１半導体コア層の残り部分のエッチングを行う。コア分離半導体層の上面を露出させるエッチングの後に、コア分離半導体層及び第２半導体コア層をエッチングして、下部メサを形成する。
【００１０】
下部メサにおけるコア分離半導体層の幅は上部メサの幅より大きい。下部メサに係る光導波路は、第２半導体コア層及びコア分離半導体層を含み、コア分離半導体層の屈折率は第１半導体コア層の平均の屈折率及び第２半導体コア層の平均の屈折率より小さい。コア分離半導体層が、下部メサの第２半導体コア層と上部メサの第１半導体コア層との間に設けられることに加えて、上部メサの底縁より外側に下部メサの第２半導体コア層に沿って延在する。
【００１１】
下部メサに係る光導波路は、半導体導波路より大きいモードフィード径を有する外部の光導波路に光学的に結合される。上部メサに係る光導波路は、下部メサに係る光導波路に光学的に結合されており、半導体素子のアクティブデバイスに光学的に結合される。コア分離半導体層が、上部メサの底縁より外側において下部メサの第２半導体コア層に沿って延在する。下部メサの第２半導体コア層上にコア分離半導体層が延在するので、下部メサに係る光導波路を伝搬する光は、コア分離半導体層が上部メサに含まれる形態に比べて、空気の屈折率より大きいコア分離半導体層に引かれて、下部メサの全体にわたって光分布が拡がる。下部メサの第２半導体コア層上にコア分離半導体層が延在するので、コア分離半導体層にも振幅を有する。これ故に、下部メサに係る光導波路及び上部メサに係る光導波路の間の光伝搬がスムーズに進行する。具体的には、下部メサに係る光導波路から上部メサに係る光導波路への光の伝搬、及び上部メサに係る光導波路から下部メサに係る光導波路への光の伝搬が生じて、この光の移動に際して、遷移元に残される光成分が低減させる。
【００１２】
本発明に係る作製方法は、前記メサ構造物を形成した後に、前記半導体主面の前記第１エリア上に位置するパターンを有すると共に前記半導体主面の前記第２エリア上に位置する開口を有するマスクを形成する工程と、前記マスクを用いて前記第１絶縁膜マスクのエッチングを行って、前記メサ構造物の第１部分上の前記第１絶縁膜マスクの第１部分を残すと共に前記メサ構造物の第２部分上の前記第１絶縁膜マスクの第２部分を除去する工程と、前記第１絶縁膜マスクの前記エッチングの後に、第１の厚さの絶縁膜を前記基板上に成長する工程と、前記絶縁膜の異方的エッチングを行って、前記第１半導体コア層の前記残り部分の上面及び前記メサ構造物の前記第２部分上の上面を露出させると共に、前記保護マスクを形成する工程とを更に備え、  前記第１半導体コア層の前記残り部分をエッチングする際に、前記半導体主面の前記第２エリア上の前記上部メサの最上の半導体層がエッチングされ、前記マスクは、前記第１絶縁膜マスク及び前記メサ構造物を覆う。
【００１３】
この作製方法によれば、メサ構造物を形成した後に、メサ構造物のための第１マスクの一部分（半導体主面の第２エリア上に位置する部分）を除去する。この除去の後に、第１厚の絶縁膜を基板上に成長する。絶縁膜の第１厚に対応するエッチング量のエッチングを行うと、第１半導体コア層の残り部分の上面及びメサ構造物の第２部分上の上面を露出させることができる。一方、第２エリアにおいてメサ構造物の側面には保護マスクとして絶縁膜が残される。
【００１４】
また、第１半導体コア層の残り部分をエッチングする際に、半導体主面の第２エリア上の上部メサの最上の半導体層がエッチングされる。この最上の半導体層は、第１エリアにおいてはアクティブデバイスの電極へのコンタクト層として使用可能である。
【００１５】
本発明に係る作製方法では、前記異方的エッチングは、炭化フッ素を含むエッチャントを含むことができる。この作製方法によれば、第２エリアにおいてメサ構造物の側面に保護マスクとして絶縁膜を残すために、炭化フッ素を用いることが好適である。
【００１６】
本発明に係る作製方法では、前記基板の前記半導体主面の前記第１エリア上の前記上部メサは、マッハツェンダ変調器の変調部を構成する。この作製方法によれば、第１半導体コア層の残り部分をエッチングする際に、半導体主面の第２エリア上の上部メサの最上の半導体層が残されている。この最上の半導体層は、マッハツェンダデバイスの電極へのコンタクト層として使用可能である。
【００１７】
本発明に係る作製方法では、前記第２半導体コア層は、交互に配列されたＧａＩｎＡｓＰ層及びＩｎＰ層を含む多重量子井戸構造を有し、前記第２半導体コア層は、第１部分及び第２部分を含み、前記第２半導体コア層の前記第２部分は前記第１部分と前記基板との間に設けられ、前記第２半導体コア層の前記第２部分はｎ型ドーパントを含み、前記マッハツェンダ変調器は、前記上面メサを含む第１アーム導波路と、前記上面メサを含む第２アーム導波路とを備える。当該方法は、前記上部メサを形成した後に、前記半導体主面の前記第２エリア上において前記第１アーム導波路と前記第２アーム導波路との間に位置する開口を有するコンタクトマスクを形成する工程と、前記コンタクトマスクを用いて前記コア分離半導体層及び前記第２半導体コア層の前記第１部分をエッチングして、コンタクト開口を形成する工程と、前記第２エリア上の前記上部メサに第１電極を形成ずると共に、前記コンタクト開口に第２電極を形成ずる工程とを更に備える。
【００１８】
この作製方法によれば、第２コア層は、ｎ型ドーパントを含む第２部分を備え、コンタクトマスクを用いてコア分離半導体層及び第２半導体コア層の第１部分をエッチングして、コンタクト開口を形成できる。
【００１９】
本発明に係る作製方法では、前記下部メサを形成する際に、前記半導体主面の前記第１エリアには、素子分離メサが形成される。この作製方法によれば、下部メサを形成する際に行う、第１半導体コア層のエッチングを利用して、素子分離メサを形成できる。これ故に、半導体主面の第１エリアには、複数のアクティブ半導体素子を配置できる。
【００２０】
本発明に係る作製方法では、前記第１半導体コア層は、交互に配列された第１ＡｌＧａＩｎＡｓ層及び第２ＡｌＧａＩｎＡｓ層を含む多重量子井戸構造を有し、前記コア分離半導体層はＩｎＰを備え、前記下部メサの前記第２半導体コア層の上面を前記コア分離半導体層が覆う。
【００２１】
この作製方法によれば、第１ＡｌＧａＩｎＡｓ層及び第２ＡｌＧａＩｎＡｓ層を含む第１半導体コア層のエッチングにおいて、コア分離半導体層がＩｎＰを備えるとき、選択的なウエットエッチングが可能になる。
【発明の効果】
【００２２】
以上説明したように、本発明によれば、第１半導体コア層と第２半導体コア層との間に設けられるコア分離半導体層の厚みの面内ばらつきを低減できる、スポットサイズ変換器を作製する方法を提供できる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図２】図２は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図３】図３は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図４】図４は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図５】図５は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図６】図６は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図７】図７は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図８】図８は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図９】図９は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１０】図１０は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１１】図１１は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１２】図１２は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１３】図１３は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１４】図１４は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１５】図１５は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１６】図１６は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１７】図１７は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１８】図１８は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。
【図１９】図１９は、本実施の形態における実施例を示す図面である。
【図２０】図２０は、本実施の形態における実施例とは異なる構造のスポットサイズ変換器を示す図面である。
【発明を実施するための形態】
【００２４】
引き続いて、添付図面を参照しながら、本発明のスポットサイズ変換器を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２５】
図１〜図１８は、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を模式的に示す図面である。図１〜図１８を参照しながら、本実施の形態に係るスポットサイズ変換器を作製する方法における主要な工程を説明する。工程Ｓ１０１では、半導体結晶の成長に使用する基板を準備する。この基板はIII−Ｖ半導体からなる主面を有しており、図１において、参照符号１１として示される。基板１１は例えば半導体基板を備え、この半導体基板は例えばＩｎＰ基板であることができる。半導体の成長は、例えば有機金属気相成長法を用いて行われる。
【００２６】
工程Ｓ１０２では、図１に示されるように、基板１１上に半導体積層１０を形成する。半導体積層１０は、半導体コンタクト層１３、半導体クラッド層１５、第１半導体コア層１７、コア分離半導体層１９、及び第２半導体コア層２１を含む。これらの半導体層はIII−Ｖ化合物半導体を備え、有機金属気相成長法で主面１１ａに成長される。この成長によりエピタキシャル基板Ｅが作製される。エピタキシャル基板Ｅは、基板１１及び半導体積層１０を備える。第２半導体コア層２１、コア分離半導体層１９、第１半導体コア層１７及び半導体クラッド層１５は、基板１１の主面１１ａ上に順に配列されている。図１の（ｂ）部は、ウエハ上における一素子分のサイズのエリアを示し、図１の（ａ）部は、図１の（ｂ）部におけるI−I線に沿ってとられた断面を示す。図１には、直交座標系Sが示されており、基板主面１１ａはＸ軸及びＹ軸により規定される平面に沿って延在し、半導体コンタクト層１３、半導体クラッド層１５、第１半導体コア層１７、コア分離半導体層１９、及び第２半導体コア層２１はＺ軸（主面１１ａの法線軸）の方向に配列される。
【００２７】
一例の基板及び半導体積層は以下のものである。
基板１１：ＩｎＰウエハ（ＩｎＰ基板）。
半導体コンタクト層１３：ｐ＋型ＧａＩｎＡｓ半導体層。
半導体クラッド層１５：ｐ型ＩｎＰ半導体層。
第１半導体コア層１７：ｉ型ＡｌＧａＩｎＡｓ多重量子井戸構造。
コア分離半導体層１９：ｎ型ＩｎＰ半導体層。
第２半導体コア層２１：ｎ型ＧａＩｎＡｓＰ／ｎ型ＩｎＰ多層構造。
【００２８】
図１に示されるように、基板１１の半導体主面１１ａは、第１エリア１１ｂ及び第２エリア１１ｃを備える。第１エリア１１ｂ及び第２エリア１１ｃ上には、それぞれ、半導体積層１０の第１部分１０ｂ及び第２部分１０ｃが設けられている。基板主面１１ａの第２エリア１１ｃ及び半導体積層１０の第２部分１０ｃには、スポットサイズ変換器の導波路が形成される。また、基板主面１１ａの第１エリア１１ｂ及び半導体積層１０の第１部分１０ｂには、スポットサイズ変換器の導波路に光学的に結合されるアクティブ半導体素子が形成される。本実施例では、アクティブ半導体素子として、引き続く工程において、例えばマッハツェンダ変調器を作製する。本実施例では、引き続く説明から理解されるように、第１エリア１１ｂには、導波路に接触を成す電極を設けるためのコンタクト層を含む導波路メサを形成し、第２エリア１１ｃには、コンタクト層を含まない導波路メサを形成する。
【００２９】
工程Ｓ１０３では、図２に示されるように、エピタキシャル基板Ｅ上に絶縁膜の第１マスク２３を形成する。第１マスク２３を作製するために、エピタキシャル基板Ｅ上に、例えばシリコン系無機絶縁膜を成長する。シリコン系無機絶縁膜は例えばシリコン窒化膜であり、この成長には例えば気相成長法が用いられる。このシリコン系無機絶縁膜上に、スポットサイズ変換器の導波路のためのパターンを有するレジストマスクを形成する。このレジストマスクを用いてシリコン系無機絶縁膜をエッチングして、スポットサイズ変換器の導波路のためのパターンを有する第１マスク２３を形成でき、また本実施例では、マッハツェンダ変調器の導波路のためのパターンを更に有する。第１マスク２３は、第１エリア１１ｂ上に位置する第１パターン２３ｂ、及び第２エリア１１ｃ上に位置する第２パターン２３ｃを備える。マッハツェンダ変調器は、第１の２×２ＭＭＩ、第２の２×２ＭＭＩ、第１の２×２ＭＭＩの一次側に接続される第１及び第２導波路、第２の２×２ＭＭＩの一次側に接続される第１及び第２導波路、並びに、これらのＭＭＩの二次側を接続する第１アーム導波路及び第２アーム導波路を備え、第１マスク２３は、これらの導波路のためのパターン及びＭＭＩのためのパターンを含む。また、基板主面１１ａは、主にスポットサイズ変換器のための導波路構造を設ける第１部分１１ｄと、主にマッハツェンダ変調器ための導波路構造を設ける第２部分１１ｅとを含む。
【００３０】
工程Ｓ１０４では、図３に示されるように、第１マスク２３を用いて半導体積層１０の上面から第１半導体コア層１７の途中まで半導体積層１０のエッチングを行って、メサ構造物２５を半導体主面１１ａの第１エリア１１ｂ及び第２エリア１１ｃ上に作製する。メサ構造２５は、第１エリア１１ｂ上に位置する第１メサ構造部２５ｂ、及び第２エリア１１ｃ上に位置する第２メサ構造部２５ｃを備える。メサ構造２５は、マッハツェンダ変調器のための導波路部を含み、この導波路部は、例えば、第１の２×２ＭＭＩのための第１ＭＭＩ部２５ｄ、第２の２×２ＭＭＩのための第２ＭＭＩ部２５ｅ、第１の２×２ＭＭＩの一次側に接続される第１導波路部２５ｆ及び第２導波路部２５ｇ、第２の２×２ＭＭＩの一次側に接続される第１導波路部２５ｈ及び第２導波路部２５ｉ、並びに、これらのＭＭＩの二次側を接続する第１アーム導波路部２５ｊ及び第２アーム導波路部２５ｋを備える。本実施例では、メサ構造物２５を形成した後においても、マスク２３を除去しない。
【００３１】
図４はスポットサイズ変換器のための導波路構造を示す図面である。図４の（ａ）部に示されるように、基板主面１１ａの第１部分１１ｄには、スポットサイズ変換器のための導波路構造が形成される。図４の（ｂ）部、（ｃ）部及び（ｄ）部には、それぞれ、図４の（ａ）部におけるII−II線、III−III線、及びIＶ−IＶ線にそって取られた断面を示す。スポットサイズ変換器のための導波路メサ２５に関して、第１部分１１ｄにおけるスポットサイズ変換器の端面になるべき位置におけるメサ構造物２５の幅Ｗ２は、スポットサイズ変換器の内部（例えば、マッハツェンダ変調器）のための導波路メサ２５の幅（第２部分１１ｅにおける半導体導波路幅）Ｗ１より小さい。スポットサイズ変換器の内部（例えば、マッハツェンダ変調器）のための半導体導波路Ｗ１は、光（例えば波長１．５３〜１．５７μｍ）の単一モード伝搬可能な導波路幅を有している。一方、第１部分１１ｄにおけるスポットサイズ変換器のためのメサ構造物２５の幅は、本実施例では、素子端部になるべき位置に向けて徐々に狭くなる。一実施例では、半導体導波路幅は２μｍであり、素子端部になるべき位置における導波路メサ幅は例えば０．５μｍである。第１部分１１ｄにおける長さＬｄは例えば７００μｍである。メサ構造物２５の高さは例えば２μｍ程度であり、メサ構造物２５の形成に際して、エッチングばらつきは、目標値に対して−０．１μｍ〜＋０．１μｍの範囲にあることが好ましい。なお、図４の（ａ）部における破線は、下部メサ及び素子分離メサを示す。
【００３２】
工程Ｓ１０５では、図５に示されるように、絶縁膜の保護マスク２７を形成する。メサ構造物２５は、第１半導体コア層１７のメサ部分１７ａ、クラッド層１５、及びコンタクト層１３を含み、第１半導体コア層１７の残り部分１７ｂ上に位置する。図５の（ａ）部に示されるように、第２エリア１１ｃにおいて、保護マスク２７は、メサ構造物２５の側面（第１半導体コア層１７の側面）を覆うと共に、メサ構造物２５（コンタクト層）の上面に開口を有する。また、保護マスク２７は、第１エリア１１ｂにおいてメサ構造物２５の側面（第１半導体コア層１７の側面）及びメサ構造物２５の上面を覆う。第１エリア１１ｂ及び第２エリア１１ｃ上においては、保護マスク２７は、第１半導体コア層１７の残り部分１７ｂの露出表面に開口を有する。図５の（ｂ）部及び（ｃ）部に示されるように、保護マスク２７の側部２７ａがメサ構造物２５の側面上に設けられ、保護マスク２７の上部２７ｂがメサ構造物２５の上面上に設けられる。
【００３３】
このような保護マスク２７を形成するための一形態を説明する。まず、第１マスク２３を除去することなく、工程Ｓ１０５−１では、図６に示されるように、メサ構造物２５を形成した後に、マスク２９を形成する。マスク２９は、半導体主面１１ａの第１エリア１１ｂ上に位置するパターン２９ａを有すると共に前記半導体主面１１ａの第２エリア１１ｃ上に位置する開口２９ｂを有する。マスク２９は、例えばレジストからなることができる。メサ構造物２５は、第１エリア１１ｂ上に位置する第１部分及び第２エリア１１ｃ上に位置する第２部分を有する。第１マスク２３は、第１エリア１１ｂ上に位置する第１部分２３ｂ及び第２エリア１１ｃ上に位置する第２部分２３ｃを有しており、メサ構造物２５の第１部分の上面には第１マスク２３の第１部分２３ｂが位置し、メサ構造物２５の第２部分の上面には第１マスク２３の第２部分２３ｃが位置する。
【００３４】
工程Ｓ１０５−２では、図７に示されるように、マスク２９を用いて第１マスク２３のエッチングを行う。第１マスク２３は、第１エリア１１ｂ上に位置する第１パターン２３ｂ、及び第２エリア１１ｃ上に位置する第２パターン２３ｃを備えるけれども、図７の（ａ）部及び（ｂ）部に示されるように、第１マスク２３の第１パターン２３ｂが第１エリア１１ｂに残る。このエッチングのエッチャントは、例えばバッファードフッ酸（ＢＨＦ）であることができる。第１マスク２３については、第１エリア１１ｂ上に位置する第１部分２３ｂが残る。このエッチングの後に、図７の（ｃ）部に示されるように、マスク２９を除去する。図７の（ａ）部及び（ｂ）部は、図７の（ｃ）部に示されるＶ−Ｖ線及びIＶ−IＶ線にそって取られた断面を示す。図７の（ａ）部には、マスク２９が示される。
【００３５】
工程Ｓ１０５−３では、図８に示されるように、第１絶縁膜マスク２３のエッチングの後に、絶縁膜３１を基板１１上に成長する。図８の（ａ）部に示されるように、絶縁膜３１は、基板１１の全面にわたって成長される。絶縁膜３１は第１の厚さは、例えば０．４μｍである。絶縁膜３１は例えばＳｉＮであることができる。図８の（ｂ）部及び（ｃ）部は、第１エリア１１ｂ及び第２エリア１１ｃに位置するメサ構造物の断面を示す。図８の（ｂ）部に示されるように、メサ構造物２５の第１部分２５上の第１マスク２３の第１部分２３ｂが残されているので、第１エリア１１ｂでは、絶縁膜３１は、第１マスク２３の第１部分２３ｂを覆うと共に、メサ構造物２５の側面を直接に覆う。図８の（ｃ）部に示されるように、第２エリア１１ｃでは、絶縁膜３１は、メサ構造物２５の側面及び上面を直接に覆う。
【００３６】
工程Ｓ１０５−４では、図９に示されるように、絶縁膜３１の異方的エッチング、例えば異方的ドライエッチングを行って、保護マスク２７を形成する。第１マスク２３の第１部分２３ｂを残したので、保護マスク２７は、マッハツェンダ変調器のアクティブ部分を設ける第１エリア１１ｂにおいてはメサ構造物２５の側面だけでなく上面も覆う。保護マスク２７に関しては、第１半導体コア層１７の残り部分１７ｂをエッチングするために、第１エリア１１ｂ及び第２エリア１１ｃにおいて第１半導体コア層１７の残り部分１７ｂの上面を露出させると共に、マッハツェンダ変調器のアクティブ部分への電気的接触を得るための高ドーピングのコンタクト層を維持するために第１エリア１１ｂにおいてメサ構造物２５の上面を保護する。また、このエッチングにおいて、マッハツェンダ変調器の非アクティブ部分及びスポットサイズ変換器のための導波路における高ドーピングのコンタクト層を除去する。このために、第２エリア１１ｃにおいてメサ構造物２５の第２部分上の上面を露出させる。
【００３７】
上記の説明から理解されるように、第１エリア１１ｂ及び第２エリア１１ｃ上においては、保護マスク２７は、第２エリア１１Ｃにおいてメサ構造物２５の上面に開口２８ａを有する。保護マスク２７は、第１半導体コア層１７の残り部分１７ｂの露出表面に開口２８ｂを有する。
【００３８】
この作製方法によれば、メサ構造物２５を形成した後に、メサ構造物２５のための第１マスク２３の一部分（半導体主面１１ａの第２エリア１１ｃ上に位置する部分２３ｃ）を除去する。この除去の後に、第１厚の絶縁膜３１を基板１１上に成長する。絶縁膜３１の第１厚に対応する量のエッチングを行うと、第１半導体コア層１７の残り部分１７ｂの上面及びメサ構造物２５の第２部分上の上面を露出させることができる。一方、第２エリア１１ｃにおいてメサ構造物２５の側面には保護マスク２７として絶縁膜が残される。
【００３９】
この工程における異方的ドライエッチングは、炭化フッ素を含むエッチャントを含むことができる。第２エリア１１ｃにおいてメサ構造物２５の側面に保護マスク２７として絶縁膜３１を残すために、炭化フッ素ガス、例えばＣＦ４ガスを用いることが好適である。
【００４０】
工程Ｓ１０６では、図１０に示されるように、保護マスク２７を用いて、開口２８ｂにおいて、第１半導体コア層１７の残り部分１７ｂをエッチングして、コア分離半導体層１９の上面１９ａを露出させる。このエッチングにより、図１０の（ａ）部に示されるように、上部メサ３３が形成される。第１エリア１１ｂ上の上部メサ３３ｂは、マッハツェンダ変調器の変調部を構成する。第１半導体コア層１７の残り部分１７ｂをエッチングする際に、半導体主面１１ａの第１エリア１１ｂ上の上部メサ３３ｃの最上の半導体層が残されている。この最上の半導体層は、マッハツェンダ変調器といったアクティブデバイスの電極へのコンタクト層として使用可能である。
【００４１】
また、工程Ｓ１０６では、図１０の（ｂ）部に示されるように、第２エリア１１ｃにおけるメサ構造物２５内の高ドーピングのコンタクト層１３が除去される。コンタクト層１３を含まない上部メサ３３ｃは、マッハツェンダ変調器の非アクティブ部分及びスポットサイズ変換器のための導波路に適用される。コンタクト層１３を含む上部メサ３３ｂは、マッハツェンダ変調器のアクティブ部分のための導波路に適用される。引き続く半導体加工により、第２エリア１１ｃにおいて、コア分離半導体層１９の幅が上部メサ３３の第１コア層１７の幅（メサ構造物２５の幅）より広くなるように形成でき、第１エリア１１ｂにおいて、コア分離半導体層１９の幅が上部メサ３３の第１コア層１７の幅より広くなるように形成できる。
【００４２】
このエッチングは、例えばウエットエッチングであり、そのエッチャントは例えば硫酸と、過酸化水素水の混合液である。ウエットエッチングが用いられるとき、エッチングが進むにつれて新たに形成されるメサ部分の側面は、メサ構造物２５の側面を覆う保護マスク２７により保護されない。これ故に、図１０の（ｂ）部及び（ｃ）部に示されるように、新たに形成されたメサ構造部分では、ウエットエッチングによるサイドエッチングが生じる。このサイドエッチングにより、上部メサ３３の根本には、導波路軸に沿って延在するくびれ３４が形成される。くびれ３４は、第１エリア１１ｂ及び第２エリア１１ｃ上の上部メサ３３に形成される。第２エリア１１ｃにおいて上部メサ３３のメサ幅は変化しており、第２エリア１１ｃのうちスポットサイズ変換器のための導波路構造を設ける第１部分１１ｄにおいて上部メサ３３のメサ幅は単一のモード伝搬可能な導波路幅より小さい。上部メサ３３は、コア分離半導体層１９を介して第２コア半導体層２１に結合されるので、上部メサ３３根本のくびれ３４は光の遷移に実質的に影響しない。第１エリア１１ｂにおいて上部メサ３３のメサ幅は、単一のモード伝搬可能な導波路幅又はそれ以上であるので、上部メサ３３は、安定して伝搬光を閉じ込めでき、上部メサ３３根本のくびれ３４は、第２半導体コア層２１への光の浸みだしを抑制できる点で役立つ。
【００４３】
上部メサ３３では、コア分離半導体層１９の直上に位置する第１コア層の側面に溝が形成される。第１半導体コア層１７の残り部分１７ｂをエッチングした後に、保護マスク２７を除去する。
【００４４】
第１半導体コア層１７が多重量子井戸構造を有し、この多重量子井戸構造は交互に配列された第１ＡｌＧａＩｎＡｓ層及び第２ＡｌＧａＩｎＡｓ層を含むことができる。また、コア分離半導体層１９はＩｎＰを備えることができる。第２半導体コア層２１の上面をコア分離半導体層１９が覆う。この方法によれば、コア分離半導体層１９がＩｎＰを備えるとき、第１ＡｌＧａＩｎＡｓ層及び第２ＡｌＧａＩｎＡｓ層を含む第１半導体コア層１７のエッチングにおいて選択的なウエットエッチングが可能になる。
【００４５】
必要な場合、例えばマッハツェンダ変調器の変調部を作製する場合には、工程Ｓ１０７では、マッハツェンダ変調器の変調部に対するコンタクト開口を行う。具体的には、上部メサ３３を形成した後に、図１１の（ａ）部に示されるように、コンタクトマスク３５を形成する。コンタクトマスク３５は、半導体主面１１ａの第１エリア１１ｂ上に設けられる開口３５ａを有する。開口３５ａは、メサ構造物２５ｊからの第１アーム導波路部３３ｊとメサ構造物２５ｋからの第２アーム導波路部３３ｋとの間に位置する。コンタクトマスク３５は、第１エリア１１ｂの上部メサ３３（３３ｂ）の側面及び上面を覆うと共に、第１エリア１１ｂのコア分離半導体層１９の、開口３５ａにより規定されるコンタクトエリアを除いた表面も覆う。また、コンタクトマスク３５は、図１１の（ｂ）部に示されるように、第２エリア１１ｃの上部メサ３３（３３ｃ）の側面及び上面を覆うと共に、第２エリア１１ｃのコア分離半導体層１９の表面も覆う。コンタクトマスク３５の材料は例えばシリコン窒化膜であることができる。図１１の（ｃ）部に示されるように、コンタクトマスク３５を用いてコア分離半導体層１９及び第２半導体コア層２１をエッチングして、コンタクト開口３７を形成する。第２半導体コア層２１は、第１部分２１ａ及び第２部分２１ｂを含む。第２半導体コア層２１の第２部分２１ｂは第１部分２１ａと基板１１との間に設けられる。第２半導体コア層２１の第２部分２１ｂはｎ型ドーパントを含み、第１部分２１ａがｎ型ドーパントを含む場合には、第２部分２１ｂのｎ型ドーパント濃度は、第１部分２１ａのｎ型ドーパント濃度より大きい。第２部分２１ｂのｎ型ドーパント濃度は例えば１０１８ｃｍ−３程度であり、第１部分２１ａのｎ型ドーパント濃度は例えば１０１７ｃｍ−３程度である。第２半導体コア層２１の第１部分２１ａ及び第２部分２１ｂは、例えば交互に配列されたＧａＩｎＡｓＰ層及びＩｎＰ層を含む多層構造を有することができ、この多層構造の下側領域のドーパント濃度は上側領域のドーパント濃度より大きい。コンタクト開口は、より高いドーパント濃度の第２半導体コア層２１に到達する深さＤＰを有する。この開口形成のためのエッチングは、例えば塩素系ドライエッチングであることができる。コンタクト開口３７を形成した後に、コンタクトマスク３５を除去する。この除去には、コンタクトマスク３５がシリコン窒化膜からなるとき、エッチャントとして例えばＢＨＦが用いられる。
【００４６】
コンタクトマスク３５を用いてコア分離半導体層１９及び第２半導体コア層２１の第１部分２１ａをエッチングして、コンタクト開口３７を形成でき、第２半導体コア層２１はｎ型ドーパントを含む第２部分２１ｂを備えるので、コンタクト開口３７には第２部分２１ｂが現れる。
【００４７】
次いで、上部メサ３３を形成した後に、工程Ｓ１０８では、図１２の（ａ）部に示されるように、第２エリア１１ｃに下部メサ（図１２の（ｃ）部に示される下部メサ４３）を形成するための第２マスク３９を形成する。第２マスク３９は、絶縁膜、例えばシリコン系無機絶縁膜を備えることができ、例えばシリコン窒化膜である。下部メサ４３はコア分離半導体層１９及び第２半導体コア層２１を含み、さらに基板１１の一部分を含むことができる。第２マスク３９は、上部メサ３３のメサ幅ＵＳＷより大きいメサ幅ＤＳＷを有するストライプ状のパターンを有する。この下部メサ４３を形成する際に、第２マスク３９は、図１２の（ｂ）部に示されるように、素子分離メサ（図１２の（ｄ）部に示される素子分離メサ４１）を形成するためのパターンを第１エリア１１ｂに備える。この方法によれば、下部メサ４３を形成する際に行う第２半導体コア層２１のエッチングを利用して、素子分離メサ４１を形成できる。これ故に、半導体主面１１ａの第１エリア１１ｂには、複数のアクティブ半導体素子を配置できる。
【００４８】
工程Ｓ１０９では、第２マスク３９を用いて、コア分離半導体層１９及び第２半導体コア層２１をエッチングして、図１２の（ｃ）部及び（ｄ）部に示されるように、第２エリア１１ｃ上に下部メサ４３を形成すると共に、第１エリア１１ｂ上に素子分離メサ４１を形成する。下部メサ４３及び素子分離メサ４１を形成した後に、マスク３９を除去する。この除去は例えばＢＨＦである。
【００４９】
上部メサ３３（３３ａ）は半導体クラッド層１５及び第１半導体コア層１７を含み、第２エリア１１ｃにおいて上部メサ３３は下部メサ４３上に位置する。また、上部メサ３３（３３ｂ）は、コンタクト層１３、半導体クラッド層１５及び第１半導体コア層１７を含み、第１エリア１１ｂにおいて上部メサ３３は素子分離メサ４１上に位置する。
【００５０】
これらの工程により、図１３に示されるように、上部メサ３３は下部メサ４３が形成されたので、スポットサイズ変換器の実質的な部分が形成された。図１３の（ｂ）部、（ｃ）部及び（ｄ）部に示されたＶI―ＶI線、ＶII―ＶII線、ＶIII―ＶIII線に沿って取られた断面である。スポットサイズ変換器に関しては、図１３の（ａ）部に示されるように、上部メサ３３は導波路軸Ａｘの第１方向（素子内部から素子端面に向かう方向ＡＯＵＴ）に上部メサ３３のメサ幅が徐々に小さくなる部分を含む。第２エリア１１ｃにおける上部メサ３３及び下部メサ４３について説明する。下部メサは４３、導波路軸Ａｘの第１方向に反対向きの第２方向（素子端面から素子内部に向かう方向ＡＩＮ）に下部メサ４３のメサ幅が徐々に小さくなる第１部分４３ａを含む。下部メサ４３は、第１部分４３ａに接続された第２部分４３ｂを含む。第１部分４３ａ及び第２部分４３ｂ上において、上部メサ３３のメサ幅が方向ＡＯＵＴの向きに徐々に小さくなる。下部メサ４３は、第２部分４３ｂに接続された第３部分４３ｃを含むことができる。第３部分４３ｃは、下部メサ４３を素子分離メサ４１に接続する遷移部分である。第１部分４３ａ及び第３部分４３ｃのメサ幅は軸Ａｘの方向に変化している。第２部分４３ｂのメサ幅は、本実施例では軸Ａｘの方向に変化せず一定の値である。素子端部においては下部メサ４３の横幅は例えば４．７〜５．７μｍである。下部メサ４３の第２部分４３ｂの横幅は例えば２．４〜３．０μｍである。スポットサイズ変換器の長さＬｄのうち、第１部分４３ａの比率は０．１５程度であり、第２部分４３ｂの比率は０．７５程度であり、第３部分４３ｃの比率は０．１程度である。
【００５１】
下部メサ４３及び上部メサ３３の垂直方向の構造について、第２半導体コア層２１、コア分離半導体層１９、第１半導体コア層１７及び半導体クラッド層１５が半導体主面１１ａ上に順に配列されて、第２半導体コア層２１はコア分離半導体層１９を介して第１半導体コア層１７に光学的に結合される。
【００５２】
上部メサ３３のメサ幅が徐々に小さくなる部分は、上部メサ３３から下部メサ４３への光モードの遷移、及び下部メサ４３から上部メサ３３への光モードの遷移を可能にしている。
【００５３】
上部メサ３３を搭載しない下部メサ４３では、第２半導体コア層２１の表面をコア分離半導体層１９が覆っており、第２半導体コア層２１上には、第２半導体コア層２１の平均屈折率より低い屈折率のコア分離半導体層１９が設けられるので、下部メサ４３を伝搬する光は、第２半導体コア層２１だけでなく、第２半導体コア層２１及びコア分離半導体層１９の全体に広がっており、下部メサ４３と上部メサ３３との間の光学的な結合を促進する。
【００５４】
スポットサイズ変換器を作製する方法においては、第１マスク２３を用いて半導体積層の上面から半導体クラッド層１５をエッチングすると共に、更に第１半導体コア層１７をその途中までの前半のエッチングを行う。この前半のエッチングにより、半導体主面１１ａの第１エリア１１ｂ及び第２エリア１１ｃ上にメサ構造物２５が形成される。メサ構造物２５は、前半のエッチングにより形成されたメサ状のメサ構造物（メサ中間部）２５と、これから行われる後半のエッチングで除去されるべき第１半導体コア層１７の残り部分１７ｂとを含む。第１半導体コア層１７の残り部分上には該メサ中間部２５が搭載されている。半導体積層１０のエッチングにおいて第１半導体コア層１７の途中までのエッチングを行うので、メサ構造物２５は、第１半導体コア層１７の残り部分１７ｂが現れている上面を含み、メサ構造物２５の側面は、第１半導体コア層１７の側面を含む。
【００５５】
メサ構造物２５の側面を覆う保護マスク２７を形成して後に、コア分離半導体層１９の上面１９ａが露出するように第１半導体コア層１７の残り部分１７ｂのエッチングを行う。コア分離半導体層１９の上面１９ａを露出させるエッチングの後に、コア分離半導体層１９及び第２半導体コア層２１をエッチングして、下部メサ４３を形成する。
【００５６】
下部メサ４３におけるコア分離半導体層１９の幅は上部メサ３３の幅より大きい。下部メサ４３に係る光導波路は、第２半導体コア層２１及びコア分離半導体層１９を含み、コア分離半導体層１９の屈折率は第１半導体コア層１７の平均の屈折率及び第２半導体コア層２１の平均の屈折率より小さい。コア分離半導体層１９が、下部メサ４３の第２半導体コア層２１と上部メサ３３の第１半導体コア層１７との間に設けられることに加えて、上部メサ３３の底縁より外側において下部メサ４３の第２半導体コア層２１に沿って延在する。
【００５７】
下部メサ４３に係る光導波路は、半導体導波路より大きいモードフィード径を有する外部の光導波路に光学的に結合される。上部メサ３３に係る光導波路は、下部メサ４３に係る光導波路に光学的に結合されており、半導体素子のアクティブデバイスに光学的に結合される。コア分離半導体層１９が、上部メサ３３の底縁より外側において下部メサ４３の第２半導体コア層２１に沿って延在する。下部メサ４３の第２半導体コア層２１上にコア分離半導体層１９が延在するので、下部メサ４３に係る光導波路を伝搬する光は、コア分離半導体層１９が上部メサ３３に含まれる形態に比べて、空気の屈折率より大きいコア分離半導体層１９に引かれて、下部メサ４３の全体にわたって光が拡がる。下部メサ４３の第２半導体コア層２１上にコア分離半導体層１９が延在するので、下部メサ４３に係る光導波路を伝搬する光はコア分離半導体層１９にも振幅を有する。これ故に、下部メサ４３に係る光導波路及び上部メサ３３に係る光導波路の間の光伝搬がスムーズに進行する。具体的には、下部メサ４３に係る光導波路から上部メサ３３に係る光導波路への光の伝搬、及び上部メサ３３に係る光導波路から下部メサ４３に係る光導波路への光の伝搬が生じて、この光の移動に際して、遷移の残留光成分が低減される。
【００５８】
引き続き、保護膜、及び電極を形成する工程を説明する。工程Ｓ１１０では、図１４に示されるように、基板１１の全面にわたって保護膜４５を成長する。保護膜４５は例えば厚さ３００ｎｍのＳｉＯ２であることができる。保護膜４５は、図１４の（ａ）部に示されるように、マッハツェンダ変調器の導波路のための上部メサ３３の上面及び側面を覆うと共に、素子分離メサ４１の上面及び側面を覆う。また、保護膜４５は、図１４の（ｂ）部に示されるように、マッハツェンダ変調器の導波路及びスポットサイズ変換器の上部メサ３３の上面及び側面を覆うと共に、下部メサ４３の上面及び側面を覆う。また、保護膜４５は、素子分離メサ４１及び下部メサ４３の外側の基板表面も覆う。
【００５９】
工程Ｓ１１１では、図１５に示されるように、基板１１の全面にわたって樹脂体４７を形成する。この樹脂体４７は例えばベンゾシクロブテン（ＢＣＢ）樹脂であることができる。この樹脂体４７は例えばスピン塗布により形成される。
【００６０】
工程Ｓ１１２では、図１６に示されるように、第１エリア１１ｂにおいて、電極のための開口４７ａ、４７ｂを樹脂体４７に形成する。図１６の（ａ）部に示されるように、開口４７ａは、第１アーム導波路部３３ｊと第２アーム導波路部３３ｋとの間に位置する半導体領域のコンタクト開口に合わせて形成され、開口４７ｂは、第１アーム導波路部３３ｊ及び第２アーム導波路部３３ｋの個々の上面に合わせて形成される。開口４７ａ、４７ｂの形成のために、フォトリソグラフィ及びエッチングを用いることができる。開口４７ａ、４７ｂには、保護膜４５が現れる。図１６の（ｂ）部に示されるように、第２エリア１１ｃ（スポットサイズ変換器のためのエリア）の樹脂体４７には開口は形成されない。
【００６１】
工程Ｓ１１３では、図１７に示されるように、開口４７ａ、４７ｂに露出された保護膜４５を除去する。この除去のためのレジストマスクを形成することができる。除去には、エッチングを用いる。このエッチングとしてCF4ドライエッチングを用いることができる。図１７の（ａ）部に示されるように、開口４７ａ、４７ｂには、第１アーム導波路部３３ｊ及び第２アーム導波路部３３ｋの最上層の半導体層（例えばコンタクト層１３、２１ｂ）が現れる。図１７の（ｂ）部に示されるように、第２エリア１１ｃ（スポットサイズ変換器のためのエリア）の樹脂体４７には開口は形成されない。
【００６２】
工程Ｓ１１４では、図１８に示されるように、開口４７ａに第１電極５１を形成する。開口４７ｂに第２電極５３を形成する。図１７の（ａ）部に示されるように、第１電極５１は例えばカソード電極であり、第２電極５３は例えばアノード電極である。カソード電極は例えばＡｕ／Ｇｅ／Ｎｉを備え、アノード電極は例えばＴｉ／Ｐｔ／Ａｕを備える。図１８の（ｂ）部に示されるように、第２エリア１１ｃ（スポットサイズ変換器のためのエリア）には電極は形成されない。
【００６３】
図１９は、本実施の形態における実施例を示す図面である。図１９の（ａ）部を参照すると、実施例におけるスポットサイズ変換器が示される。このスポットサイズ変換器では、下部メサ４３は、下部半導体コア層（ＳＳＣコア）２１及びコア分離半導体層１９を含み、上部メサ３３が上部半導体コア層（ＭＺコア）１７及びクラッド層１５を含む。図１９の（ｂ）部は、スポットサイズ変換器の導波路の一端部（外部導波路と結合する端部）における光分布を示し、図１９の（ｃ）部は、スポットサイズ変換器の導波路の中間における光分布を示し、図１９の（ｄ）部は、スポットサイズ変換器の導波路の他端部（シングルモード半導体導波路と結合する端部）における光分布を示す。この実施例におけるスポットサイズ変換器では、下部メサ４３が半導体コア層２１に加えてコア分離半導体層１９を含むので、光の遷移がスムーズに進行する。図１９の（ａ）部では、外部導波路から受けた光のスポットサイズを内部の半導体導波路のスポットサイズに変換するように光が描かれているけれども、この実施例におけるスポットサイズ変換器は、逆向きの光の進行にも同様な機能を発揮する。
【００６４】
図２０は、本実施の形態における実施例とは異なる構造のスポットサイズ変換器を示す図面である。図２０の（ａ）部を参照すると、このスポットサイズ変換器では、下部メサは、下部半導体コア層（ＳＳＣコア）を含み、上部メサが中間層（コア分離半導体層）、上部半導体コア層（ＭＺコア）及びクラッド層を含む。図２０の（ｂ）部は、スポットサイズ変換器の導波路の一端部（外部導波路と結合する端部）における光分布を示し、図２０の（ｃ）部は、スポットサイズ変換器の導波路の中間における光分布を示し、図２０の（ｄ）部は、スポットサイズ変換器の導波路の他端部（シングルモード半導体導波路と結合する端部）における光分布を示す。図２０の（ｂ）部〜（ｄ）部における破線は、図１９の（ｂ）部〜（ｄ）部の光分布を比較のために示す。このスポットサイズ変換器では、下部メサがコア分離半導体層を含まないので、光の遷移がスムーズに進行せず、外部導波路から受けた光の一部が内部の半導体導波路にスムーズに遷移できず、下部メサに残留光成分が生じる。この残留光成分は、光学的なロスとなる。逆方向の光遷移については、同様に、内部の半導体導波路の上部メサからの光の一部が下部メサにスムーズに遷移できず、上部メサに残留光成分が生じる。この残留光成分は、光学的なロスとなる。
【００６５】
本実施の形態に係るスポットサイズ変換器では、上部メサの形成を複数の段階で行う。その一例では、一段階目はドライエッチングにより行い、最終段階はウエットエッチングにより行う。このウエットエッチングでは、コア分離半導体層に対して上部半導体コア層を選択的にエッチング可能なものとなるエッチャントを用いる。
【００６６】
図２０に示されたスポットサイズ変換器と図１９に示された実施例のスポットサイズ変換器との違いは、２つのコア間に位置する半導体層が上部メサ及び下部メサのいずれに含まれるかという点にあり、その他の事項は、半導体層の材料、厚さ、ドーピング濃度、素子寸法等についても同じになるようにモデルを作成している。これらのモデルを用いてシミュレーションにより遷移方向（縦方向）に光分布を求めている。図１９の（ｂ）部〜（ｄ）部及び図２０の（ｂ）部〜（ｄ）部は、このようなモデルのシミュレーション結果を示す。
【００６７】
（実施例）
スポットサイズ変換器（Spot-Size Converters：ＳＳＣ）を有するマッハツェンダ変調器のための半導体膜をエピタキシャル成長する。最初に、半絶縁性ＩｎＰ基板上にｎ型ＧａＩｎＡｓＰ／ＩｎＰからなる下部コア層（上部コア層から離れた基板に近い部分はドーピング濃度１０１８ｃｍ−３以上の高ドープ層とする)、ｎ−ＩｎＰバッファ層、ノンドープのＡｌＧａＩｎＡｓ多層量子井戸構造層（上部コア層）、ｐ型ＩｎＰクラッド層、及びｐ＋型ＧａＩｎＡｓコンタクト層を有機金属気相成長（ＯＭＶＰＥ）法等の結晶成長により成長して、エピタキシャル基板を準備する。
【００６８】
厚さ３００ｎｍのＳｉＮ膜を化学的気相成長（ＣＶＤ）法で堆積する。この後に、フォトリソグラフィーによりＳＳＣパターンを有するマッハツェンダストライプパターンを形成する。このレジストパターンをＣＦ４反応性イオンエッチングによりＳｉＮ膜にパターン転写する。この後に、レジストパターンをＯ２アッシングにより除去する。このパターン転写されたＳｉＮマスクをエッチングマスクとして、Ｃｌ２系反応性イオンエッチングにより半導体メサストライプ（上部コア）を形成する。エッチングは上部コア（ＡｌＧａＩｎＡｓ多層量子井戸）の途中で停止させる。
【００６９】
変調アーム領域絶縁膜マスク残しのための工程を行う。フォトリソグラフィーにより変調アーム領域をレジストで覆った後にバッファードフッ酸（ＢＨＦ）により変調アーム以外の領域のＳｉＮ絶縁膜の除去を行う。変調アーム領域のメサ上のみメサ形成に用いた絶縁膜が残る。
【００７０】
全面にＳｉＮの成膜を行う。ウエハ全面に対し、ＣＶＤ法により厚さ４００ｎｍのＳｉＮ膜を成膜する。この結果、変調アーム領域（アクティブ導波路領域）のＳｉＮはパッシブ導波路領域と比較して厚くなる。
【００７１】
メサ側面に絶縁膜マスクを形成する。基板全面に対してＣＦ４反応性イオンエッチングをマスク無しで行い、メサ側面にＳｉＮ膜を残すと共にパッシブ導波路領域の側面にＳｉＮ膜を残すように、マスクパターンを形成する。上部コア（ＡｌＧａＩｎＡｓ多層量子井戸）の途中の表面を露出させる。
【００７２】
コンタクト層、及び上部コア層残りを除去する。硫酸系エッチャントによりＧａＩｎＡｓコンタクト層と、ＡｌＧａＩｎＡｓ多層量子井戸層の残り部分を除去する。このウエットエッチングの際に、ＩｎＰがエッチストップ層として機能するので、上部コア層残りを除去できる。最後に、バファードフッ酸により全ＳｉＮを除去する。
【００７３】
高ドープのｎ型半導体層を露出させる。ＣＶＤ法により厚さ３００ｎｍのＳｉＮ膜を成長した後に、フォトリソグラフィーによりマッハツェンダストライプの中央に開口パターンを形成する。次に、レジストパターンをＣＦ４反応性イオンエッチングによりＳｉＮ膜にパターン転写する。パターン転写されたＳｉＮ膜を形成した後に、レジストパターンを酸素プラズマにより除去する。このＳｉＮマスクパターンをエッチングマスクとして、Ｃｌ２系反応性イオンエッチングにより変調アーム領域のマッハツェンダストライプの中央において、高ドープｎ型半導体層を露出させる。パッシブ導波路領域は全体をＳｉＮ膜で覆って、高ドープｎ型半導体層を露出させない。ＳｉＮマスクパターンはＢＨＦにより除去する。
【００７４】
下部メサ及び素子分離メサを形成する。厚さ３００ｎｍのＳｉＮ膜ＣＶＤ法により堆積した後に、フォトリソグラフィーにより素子分離、及び下部コアパターンを形成する。このレジストパターンをＣＦ４反応性イオンエッチングによりＳｉＮ膜にパターン転写する。パターン転写されたＳｉＮ膜を形成した後に、レジストパターンを酸素プラズマにより除去する。このＳｉＮマスクパターンをエッチングマスクとして、Ｃｌ２系反応性イオンエッチングにより素子分離及び下部メサの形成を行う。この後に、ＳｉＮマスクパターンはＢＨＦにより除去する。
【００７５】
ＳｉＯ２保護膜を形成すると共に、ＢＣＢ埋め込みを行う。メサ保護膜としてＣＶＤ法により厚さ３００ｎｍのＳｉＯ２膜を堆積し、次いでベンゾシクロブテン（ＢＣＢ）樹脂をスピンコート法により塗布する。
【００７６】
ＢＣＢ樹脂に開口パターンを形成する。フォトリソグラフィーによりＢＣＢ樹脂上にレジストパターンを形成した後に、このレジストマスクをエッチングマスクとして用いて、ＣＦ４／Ｏ２反応性イオンエッチングによりＢＣＢ樹脂に開口を形成する。この開口は、ｐ側領域上に、またｎ側領域上に順に形成される。好ましくは、深い開口のために段差が比較的大きいｎ側領域の開口部を後に形成することが好ましい。その後、レジストパターンを有機溶媒により除去する。
【００７７】
コンタクト開口のＳｉＯ２を除去するための開口パターンを形成する。ｐ側領域及びｎ側領域のコンタクト上の絶縁膜をＣＦ４反応性イオンエッチングにより除去する。
【００７８】
このように形成されたコンタクト開口に、オーミック電極を形成する。ｐ側領域及びｎ側領域のそれぞれのために、オーミック電極を蒸着により形成し、リフトオフにより電極を作製する。次いで、電極のアニール、Ａｕメッキの形成、ならびに裏面加工を順に行う。
【００７９】
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
【産業上の利用可能性】
【００８０】
以上説明したように、本実施の形態によれば、第１半導体コア層と第２半導体コア層との間に設けられるコア分離半導体層の厚みの面内ばらつきを低減できる、スポットサイズ変換器を作製する方法を提供できる。
【符号の説明】
【００８１】
Ｅ…エピタキシャル基板、１０…半導体積層、１１…基板、１１ａ…半導体主面、１３…コンタクト層、１５…半導体クラッド層、１７…第１半導体コア層、１９…コア分離半導体層、２１…第２半導体コア層、２３…第１マスク、２５…メサ構造、２５ｄ…２×２第１ＭＭＩのための第１ＭＭＩ部、２５ｅ…２×２第２ＭＭＩのための第１ＭＭＩ部、２５ｆ…第１導波路部、２５ｇ…第２導波路部、３３、３３ａ、３３ｂ…上部メサ、２５ｈ…第１導波路部、２５ｉ…第２導波路部、２５ｊ…第１アーム導波路部、２５ｋ…第２アーム導波路部、３５…コンタクトマスク、３７…コンタクト開口、４１…素子分離メサ、４３…下部メサ。
【図１】
2015022077.tif 000003
【図２】
2015022077.tif 000004
【図３】
2015022077.tif 000005
【図４】
2015022077.tif 000006
【図５】
2015022077.tif 000007
【図６】
2015022077.tif 000008
【図７】
2015022077.tif 000009
【図８】
2015022077.tif 000010
【図９】
2015022077.tif 000011
【図１０】
2015022077.tif 000012
【図１１】
2015022077.tif 000013
【図１２】
2015022077.tif 000014
【図１３】
2015022077.tif 000015
【図１４】
2015022077.tif 000016
【図１５】
2015022077.tif 000017
【図１６】
2015022077.tif 000018
【図１７】
2015022077.tif 000019
【図１８】
2015022077.tif 000020
【図１９】
2015022077.tif 000021
【図２０】
2015022077.tif 000022