(57)【要約】      （修正有）【課題】積層セラミックキャパシタ、その実装基板及び製造方法を提供する。【解決手段】第１及び第２外部電極は、セラミック本体１１０の厚さ−長さの断面において、長さ方向の両端面から厚さ方向の両主面にまで形成された第１及び第２導電性ガラス層１３１，１３２と、銅及びエポキシを含み、第１及び第２導電性ガラス層上に形成され、両端面から両主面にまで形成されるが、第１及び第２導電性ガラス層が第１及び第２主面に形成された長さより長い第１及び第２導電性樹脂層と、両端面に形成された第１及び第２導電性ガラス層及び第１及び第２導電性樹脂層を覆うように両端面から両主面にまで形成され、第１及び第２導電性樹脂層が両主面に形成された長さより短い第１及び第２絶縁層１５１，１５２と、を含む、積層セラミックキャパシタ１００。【選択図】図１
2015023272.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、
前記セラミック本体内において前記誘電体層を介して前記第３及び第４端面に交互に露出するように配置された複数の第１及び第２内部電極と、
前記第１及び第２内部電極と電気的に連結された第１及び第２外部電極と、を含み、
前記第１及び第２外部電極は、
前記セラミック本体の厚さ−長さの断面において、前記第３及び第４端面から前記第１及び第２主面にまで形成された第１及び第２導電性ガラス（ｇｌａｓｓ）層と、銅（Ｃｕ）及びエポキシ（ｅｐｏｘｙ）を含み、前記第１及び第２導電性ガラス層上に形成され、前記第３及び第４端面から前記第１及び第２主面にまで形成され、前記第１及び第２導電性ガラス層が前記第１及び第２主面に形成された長さより長い長さを有する第１及び第２導電性樹脂層と、前記第３及び第４端面に形成された前記第１及び第２導電性ガラス層及び前記第１及び第２導電性樹脂層を覆うように前記第３及び第４端面から前記第１及び第２主面にまで形成され、前記第１及び第２導電性樹脂層が前記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層と、を含む、積層セラミックキャパシタ。
【請求項２】
前記セラミック本体は、前記複数の誘電体層を厚さ方向に積層して形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記セラミック本体は、前記複数の誘電体層を幅方向に積層して形成され、幅方向に少なくとも一つのギャップ層が形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１及び第２外部電極は、前記第１及び第２主面において前記第１及び第２導電性樹脂層上に形成された第１及び第２めっき層をさらに含む、請求項１から３のいずれか１項に記載の積層セラミックキャパシタ。
【請求項５】
前記第１及び第２めっき層は、
前記第１及び第２導電性樹脂層上に形成されたニッケル（Ｎｉ）めっき層と、
前記ニッケルめっき層上に形成されたスズ（Ｓｎ）めっき層と、を含む、請求項４に記載の積層セラミックキャパシタ。
【請求項６】
前記第１及び第２絶縁層は、エポキシレジスト（ｅｐｏｘｙ  ｒｅｓｉｓｔ）である、請求項１から５のいずれか１項に記載の積層セラミックキャパシタ。
【請求項７】
複数の誘電体層が厚さ方向に積層され、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、
前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第５及び第６側面に露出する一対の第１及び第２リード部を有する複数の第１及び第２内部電極と、
前記第１及び第２内部電極と電気的に連結された第１及び第２外部電極と、を含み、
前記第１及び第２外部電極は、
前記セラミック本体の厚さ−幅の断面において、前記一対の第１及び第２リード部をそれぞれ覆うように前記第５及び第６側面から前記第１及び第２主面にまで形成された一対の第１及び第２導電性ガラス層と、前記第５及び第６側面に形成された前記一対の第１及び第２導電性ガラス層を覆うように前記第５及び第６側面から前記第１及び第２主面にまで形成され、前記一対の第１及び第２導電性ガラス層が前記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層と、銅及びエポキシを含み、前記第１及び第２主面に形成された前記一対の第１及び第２導電性ガラス層をそれぞれ有するように前記第１及び第２主面から前記第５及び第６側面にまで形成された一対の第１及び第２導電性樹脂層と、を含む、積層セラミックキャパシタ。
【請求項８】
前記第１及び第２外部電極は、前記一対の第１及び第２導電性樹脂層上にそれぞれ形成された一対の第１及び第２めっき層をさらに含む、請求項７に記載の積層セラミックキャパシタ。
【請求項９】
前記第１及び第２めっき層は、
前記第１及び第２導電性樹脂層上に形成されたニッケルめっき層と、
前記ニッケルめっき層上に形成されたスズめっき層と、を含む、請求項８に記載の積層セラミックキャパシタ。
【請求項１０】
前記第１及び第２絶縁層は、エポキシレジストである、請求項７から９のいずれか１項に記載の積層セラミックキャパシタ。
【請求項１１】
第１及び第２内部電極が形成された複数のセラミックシートを前記セラミックシートを介して前記第１及び第２内部電極が対向配置されるように積層して加圧することで積層体を用意する段階と、
前記積層体を１個のキャパシタに対応する領域ごとに切断して焼成することで対向する厚さ方向の第１及び第２主面、前記第１及び第２内部電極が交互に露出する長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体を用意する段階と、
前記セラミック本体において前記第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する段階と、を含み、
前記第１及び第２外部電極を形成する段階は、
前記セラミック本体の厚さ−長さの断面において、銅及びガラスを含む導電性ペーストを用いて前記第３及び第４端面から前記第１及び第２主面にまで第１及び第２導電性ガラス層を形成する段階と、銅及びエポキシを含む導電性樹脂ペーストを用いて、前記第３及び第４端面から前記第１及び第２主面にまで、前記第１及び第２導電性ガラス層が前記第１及び第２主面に形成された長さより長い長さを有する第１及び第２導電性樹脂層を形成する段階と、エポキシレジストを用いて、前記第３及び第４端面に形成された前記第１及び第２導電性ガラス層及び前記第１及び第２導電性樹脂層を覆うように、前記第３及び第４端面から前記第１及び第２主面にまで、前記第１及び第２導電性樹脂層が前記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層を形成する段階と、を含む、積層セラミックキャパシタの製造方法。
【請求項１２】
前記積層体を用意する段階は、前記複数のセラミックシートを厚さ方向に積層して加圧することで前記積層体を用意する、請求項１１に記載の積層セラミックキャパシタの製造方法。
【請求項１３】
前記積層体を用意する段階は、前記複数のセラミックシートを幅方向に積層して加圧し、第１または第２内部電極が形成されない少なくとも一つのセラミックシートを介在することで、前記積層体が幅方向にギャップ層を有するようにする、請求項１１または１２に記載の積層セラミックキャパシタの製造方法。
【請求項１４】
前記第１及び第２絶縁層を形成する段階の後に、前記第１及び第２主面において前記第１及び第２導電性樹脂層の表面をめっき処理する段階をさらに含む、請求項１１から１３のいずれか１項に記載の積層セラミックキャパシタの製造方法。
【請求項１５】
両側に延長された一対の第１及び第２リード部をそれぞれ有するように第１及び第２内部電極が形成された複数のセラミックシートを、前記セラミックシートを介して前記第１及び第２内部電極が配置対向されるように積層して加圧することで積層体を用意する段階と、
前記積層体を１個のキャパシタに対応する領域ごとに切断して焼成することで対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び前記一対の第１及び第２リード部が露出する幅方向の第５及び第６側面を有するセラミック本体を用意する段階と、
前記セラミック本体において前記第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する段階と、を含み、
前記第１及び第２外部電極を形成する段階は、前記セラミック本体の厚さ−幅の断面において、銅及びガラスを含む導電性ペーストを用いて前記一対の第１及び第２リード部をそれぞれ覆うように前記第５及び第６側面から前記第１及び第２主面にまで一対の第１及び第２導電性ガラス層を形成する段階と、エポキシレジストを用いて、前記第５及び第６側面に形成された前記一対の第１及び第２導電性ガラス層を覆うように、前記第５及び第６側面から前記第１及び第２主面にまで、前記第１及び第２導電性ガラス層が前記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層を形成する段階と、銅及びエポキシを含む導電性樹脂ペーストを用いて前記第１及び第２主面に形成された前記一対の第１及び第２導電性ガラス層をそれぞれ覆うように前記第１及び第２主面から前記第５及び第６側面にまで一対の第１及び第２導電性樹脂層を形成する段階と、を含む、積層セラミックキャパシタの製造方法。
【請求項１６】
前記第１及び第２導電性樹脂層を形成する段階の後に、前記第１及び第２導電性樹脂層の表面をめっき処理する段階をさらに含む、請求項１５に記載の積層セラミックキャパシタの製造方法。
【請求項１７】
上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、
前記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、前記セラミック本体内において前記誘電体層を介して前記第３及び第４端面に交互に露出するように配置された複数の第１及び第２内部電極と、前記第１及び第２内部電極と電気的に連結され、前記第１または第２主面において前記第１及び第２電極パッドとはんだで連結された第１及び第２外部電極と、を含み、
前記第１及び第２外部電極は、前記セラミック本体の厚さ−長さの断面において、前記第３及び第４端面から前記第１及び第２主面にまで形成された第１及び第２導電性ガラス（ｇｌａｓｓ）層と、銅（Ｃｕ）及びエポキシ（ｅｐｏｘｙ）を含み、前記第１及び第２導電性ガラス層上に形成され、前記第３及び第４端面から前記第１及び第２主面にまで形成され、前記第１及び第２導電性ガラス層が前記第１及び第２主面に形成された長さより長い長さを有する第１及び第２導電性樹脂層と、前記第３及び第４端面に形成された前記第１及び第２導電性ガラス層及び前記第１及び第２導電性樹脂層を覆うように前記第３及び第４端面から前記第１及び第２主面にまで形成され、前記第１及び第２導電性樹脂層が前記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層と、を含む、積層セラミックキャパシタの実装基板。
【請求項１８】
前記積層セラミックキャパシタは、
前記セラミック本体が前記複数の誘電体層を厚さ方向に積層して形成される、請求項１７に記載の積層セラミックキャパシタの実装基板。
【請求項１９】
前記積層セラミックキャパシタは、
前記セラミック本体が前記複数の誘電体層を幅方向に積層して形成され、幅方向に少なくとも一つのギャップ層が形成される、請求項１７に記載の積層セラミックキャパシタの実装基板。
【請求項２０】
前記積層セラミックキャパシタは、
前記第１及び第２外部電極が前記第１及び第２主面において前記第１及び第２導電性樹脂層上に形成された第１及び第２めっき層をさらに含む、請求項１７から１９のいずれか１項に記載の積層セラミックキャパシタの実装基板。
【請求項２１】
前記第１及び第２めっき層は、
前記第１及び第２導電性樹脂層上に形成されたニッケル（Ｎｉ）めっき層と、
前記ニッケルめっき層上に形成されたスズ（Ｓｎ）めっき層と、を含む、請求項２０に記載の積層セラミックキャパシタの実装基板。
【請求項２２】
前記積層セラミックキャパシタは、
前記第１及び第２絶縁層がエポキシレジスト（ｅｐｏｘｙ  ｒｅｓｉｓｔ）で形成される、請求項１７から２１のいずれか１項に記載の積層セラミックキャパシタの実装基板。
【請求項２３】
上部に第１及び第２電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、
前記積層セラミックキャパシタは、複数の誘電体層が厚さ方向に積層され、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、前記セラミック本体内において前記誘電体層を介して対向するように配置され、前記第５及び第６側面に露出する一対の第１及び第２リード部を有する複数の第１及び第２内部電極と、前記第１及び第２内部電極と電気的に連結され、前記第１または第２主面において前記第１及び第２電極パッドとはんだで連結された第１及び第２外部電極と、を含み、
前記第１及び第２外部電極は、前記セラミック本体の厚さ−幅の断面において、前記一対の第１及び第２リード部をそれぞれ覆うように前記第５及び第６側面から前記第１及び第２主面にまで形成された一対の第１及び第２導電性ガラス層と、前記第５及び第６側面に形成された前記一対の第１及び第２導電性ガラス層を覆うように前記第５及び第６側面から前記第１及び第２主面にまで形成され、前記一対の第１及び第２導電性ガラス層が前記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層と、銅及びエポキシを含み、前記第１及び第２主面に形成された前記一対の第１及び第２導電性ガラス層をそれぞれ覆うように前記第１及び第２主面から前記第５及び第６側面にまで形成された一対の第１及び第２導電性樹脂層と、を含む、積層セラミックキャパシタの実装基板。
【請求項２４】
前記積層セラミックキャパシタは、
前記第１及び第２外部電極が前記第１及び第２導電性樹脂層上に形成された第１及び第２めっき層をさらに含む、請求項２３に記載の積層セラミックキャパシタの実装基板。
【請求項２５】
前記第１及び第２めっき層は、
前記第１及び第２導電性樹脂層上に形成されたニッケルめっき層と、
前記ニッケルめっき層上に形成されたスズめっき層と、を含む、請求項２４に記載の積層セラミックキャパシタの実装基板。
【請求項２６】
前記積層セラミックキャパシタは、
前記第１及び第２絶縁層がエポキシレジスト（ｅｐｏｘｙ  ｒｅｓｉｓｔ）で形成される、請求項２３から２５のいずれか１項に記載の積層セラミックキャパシタの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ、その実装基板及び製造方法に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ、ｍｕｌｔｉ−ｌａｙｅｒｅｄ  ｃｅｒａｍｉｃ  ｃａｐａｃｉｔｏｒ）は、小型でありながら、高容量が保障され、実装が容易であるという長所により、多様な電子装置の部品として用いられることができる。
【０００３】
例えば、上記積層セラミックキャパシタは、液晶表示装置（ＬＣＤ、ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ、ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末機（ＰＤＡ、ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの多様な電子製品の印刷回路基板に装着されて電気を充填または放電させる役割をするチップ形態のコンデンサとして用いられることができる。
【０００４】
このような積層セラミックキャパシタは、複数の誘電体層と、上記誘電体層間に異なる極性を有する内部電極と、が交互に配置された構造を有することができる。
【０００５】
このとき、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流または交流電圧が印加されると、内部電極間に圧電現象が発生して周波数によってセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させる可能性がある。
【０００６】
このような振動は、上記積層セラミックキャパシタの外部電極及び上記外部電極と印刷回路基板とを連結するはんだを通じて印刷回路基板に伝達され、上記印刷回路基板全体が音響反射面となり、雑音となる振動音を発生させる。
【０００７】
このとき、上記外部電極と印刷回路基板とを連結するはんだは、セラミック本体の両側面及び両端面から上記外部電極の表面に沿って一定の高さで傾斜して形成されるが、上記はんだの体積及び高さが増加するほど上記積層セラミックキャパシタの振動が上記印刷回路基板にさらに容易に伝達されて振動音も激しくなるという問題点がある。
【０００８】
上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当し、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【０００９】
最近の電子機器には、部品の低騒音化に伴い、このような積層セラミックキャパシタから発生するアコースティックノイズがさらに顕著に現れる可能性があるため、積層セラミックキャパシタから発生するアコースティックノイズを効果的に低減させることができる研究が必要な実情にある。
【００１０】
下記特許文献１には、積層セラミックキャパシタ及びその実装基板が開示されているが、アコースティックノイズを低減させるために外部電極が絶縁層を含んで構成される構造は開示されていない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】韓国登録特許第１０５８６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
当技術分野では、積層セラミックキャパシタにおいて圧電現象によって生じた振動が外部電極及びはんだを通じて印刷回路基板に伝達されて発生するアコースティックノイズを効果的に低減させることができる新たな方法が求められてきた。
【課題を解決するための手段】
【００１３】
本発明の一側面は、複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、上記セラミック本体内において上記誘電体層を介して上記第３及び第４端面に交互に露出するように配置された複数の第１及び第２内部電極と、上記第１及び第２内部電極と電気的に連結された第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、上記セラミック本体の厚さ−長さの断面において、上記第３及び第４端面から上記第１及び第２主面にまで形成された第１及び第２導電性ガラス（ｇｌａｓｓ）層と、銅（Ｃｕ）及びエポキシ（ｅｐｏｘｙ）を含み、上記第１及び第２導電性ガラス層上に形成され、上記第３及び第４端面から上記第１及び第２主面にまで形成されるが、上記第１及び第２導電性ガラス層が上記第１及び第２主面に形成された長さより長い長さを有する第１及び第２導電性樹脂層と、上記第３及び第４端面に形成された上記第１及び第２導電性ガラス層及び上記第１及び第２導電性樹脂層を覆うように上記第３及び第４端面から上記第１及び第２主面にまで形成され、上記第１及び第２導電性樹脂層が上記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層と、を含む積層セラミックキャパシタを提供する。
【００１４】
本発明の一実施例において、上記セラミック本体は、上記複数の誘電体層を厚さ方向に積層して形成されることができる。
【００１５】
本発明の一実施例において、上記セラミック本体は、上記複数の誘電体層を幅方向に積層して形成され、幅方向に少なくとも一つのギャップ層が形成されることができる。
【００１６】
本発明の他の側面は、複数の誘電体層が厚さ方向に積層され、対向する第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第５及び第６側面に露出する一対の第１及び第２リード部を有する複数の第１及び第２内部電極と、上記第１及び第２内部電極と電気的に連結された第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、上記セラミック本体の厚さ−幅の断面において、上記一対の第１及び第２リード部をそれぞれ覆うように上記第５及び第６側面から上記第１及び第２主面にまで形成された一対の第１及び第２導電性ガラス層と、上記第５及び第６側面に形成された上記一対の第１及び第２導電性ガラス層を覆うように上記第５及び第６側面から上記第１及び第２主面にまで形成され、上記一対の第１及び第２導電性ガラス層が上記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層と、銅及びエポキシを含み、上記第１及び第２主面に形成された上記一対の第１及び第２導電性ガラス層をそれぞれ覆うように上記第１及び第２主面から上記第５及び第６側面にまで形成された一対の第１及び第２導電性樹脂層と、を含む積層セラミックキャパシタを提供する。
【００１７】
本発明の一実施例において、上記第１及び第２外部電極は、上記第１及び第２主面において上記第１及び第２導電性樹脂層上に形成された第１及び第２めっき層をさらに含むことができる。
【００１８】
このとき、上記第１及び第２めっき層は、上記第１及び第２導電性樹脂層上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたスズ（Ｓｎ）めっき層と、を含むことができる。
【００１９】
本発明の一実施例において、上記第１及び第２絶縁層は、エポキシレジスト（ｅｐｏｘｙ  ｒｅｓｉｓｔ）で形成されることができる。
【００２０】
本発明のさらに他の側面は、第１及び第２内部電極が形成された複数のセラミックシートを上記セラミックシートを介して上記第１及び第２内部電極が対向配置されるように積層して加圧することで積層体を用意する段階と、上記積層体を１個のキャパシタに対応する領域ごとに切断して焼成することで対向する厚さ方向の第１及び第２主面、上記第１及び第２内部電極が交互に露出する長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体を用意する段階と、上記セラミック本体に上記第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する段階と、を含み、上記第１及び第２外部電極を形成する段階は、上記セラミック本体の厚さ−長さの断面において、銅−ガラスを含む導電性ペーストを用いて上記第３及び第４端面から上記第１及び第２主面にまで第１及び第２導電性ガラス層を形成する段階と、銅−エポキシを含む導電性樹脂ペーストを用いて上記第３及び第４端面から上記第１及び第２主面にまで上記第１及び第２導電性ガラス層が上記第１及び第２主面に形成された長さより長い長さを有する第１及び第２導電性樹脂層を形成する段階と、エポキシレジストを用いて上記第３及び第４端面に形成された上記第１及び第２導電性ガラス層及び上記第１及び第２導電性樹脂層を覆うように上記第３及び第４端面から上記第１及び第２主面にまで上記第１及び第２導電性樹脂層が上記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。
【００２１】
本発明のさらに他の側面は、両側に延長された一対の第１及び第２リード部をそれぞれ有するように第１及び第２内部電極が形成された複数のセラミックシートを上記セラミックシートを介して上記第１及び第２内部電極が対向配置されるように積層して加圧することで積層体を用意する段階と、上記積層体を１個のキャパシタに対応する領域ごとに切断して焼成することで対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び上記一対の第１及び第２リード部が露出する幅方向の第５及び第６側面を有するセラミック本体を用意する段階と、上記セラミック本体に上記第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する段階と、を含み、上記第１及び第２外部電極を形成する段階は、上記セラミック本体の厚さ−幅の断面において、銅−ガラスを含む導電性ペーストを用いて上記一対の第１及び第２リード部をそれぞれ覆うように上記第５及び第６側面から上記第１及び第２主面にまで一対の第１及び第２導電性ガラス層を形成する段階と、エポキシレジストを用いて上記第５及び第６側面に形成された上記一対の第１及び第２導電性ガラス層を覆うように上記第５及び第６側面から上記第１及び第２主面にまで上記第１及び第２導電性ガラス層が上記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層を形成する段階と、銅−エポキシを含む導電性樹脂ペーストを用いて上記第１及び第２主面に形成された上記一対の第１及び第２導電性ガラス層をそれぞれ覆うように上記第２及び第２主面から上記第５及び第６側面にまで一対の第１及び第２導電性樹脂層を形成する段階と、を含む積層セラミックキャパシタの製造方法を提供する。
【００２２】
本発明のさらに他の側面は、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層を含み、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、上記セラミック本体内において上記誘電体層を介して上記第３及び第４端面に交互に露出するように配置された複数の第１及び第２内部電極と、上記第１及び第２内部電極と電気的に連結された上記第１または第２主面において上記第１及び第２電極パッドとはんだで連結された第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、上記セラミック本体の厚さ−長さの断面において、上記第３及び第４端面から上記第１及び第２主面にまで形成された第１及び第２導電性ガラス（ｇｌａｓｓ）層と、銅（Ｃｕ）及びエポキシ（ｅｐｏｘｙ）を含み、上記第１及び第２導電性ガラス層上に形成され、上記第３及び第４端面から上記第１及び第２主面にまで形成されるが、上記第１及び第２導電性ガラス層が上記第１及び第２主面に形成された長さより長い長さを有する第１及び第２導電性樹脂層と、上記第３及び第４端面に形成された上記第１及び第２導電性ガラス層及び上記第１及び第２導電性樹脂層を覆うように上記第３及び第４端面から上記第１及び第２主面にまで形成され、上記第１及び第２導電性樹脂層が上記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層と、を含む積層セラミックキャパシタの実装基板を提供する。
【００２３】
本発明のさらに他の側面は、上部に第１及び第２電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された少なくとも一つの積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、複数の誘電体層が厚さ方向に積層され、対向する第１及び第２主面、長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置され、上記第５及び第６側面に露出する一対の第１及び第２リード部を有する複数の第１及び第２内部電極と、上記第１及び第２内部電極と電気的に連結された上記第１または第２主面において上記第１及び第２電極パッドとはんだで連結された第１及び第２外部電極と、を含み、上記第１及び第２外部電極は、上記セラミック本体の厚さ−幅の断面において、上記一対の第１及び第２リード部をそれぞれ覆うように上記第５及び第６側面から上記第１及び第２主面にまで形成された一対の第１及び第２導電性ガラス層と、上記第５及び第６側面に形成された上記一対の第１及び第２導電性ガラス層を覆うように上記第５及び第６側面から上記第１及び第２主面にまで形成され、上記一対の第１及び第２導電性ガラス層が上記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層と、銅及びエポキシを含み、上記第１及び第２主面に形成された上記一対の第１及び第２導電性ガラス層をそれぞれ覆うように上記第１及び第２主面から上記第５及び第６側面にまで形成された一対の第１及び第２導電性樹脂層と、を含む積層セラミックキャパシタの実装基板を提供する。
【発明の効果】
【００２４】
本発明の一実施形態によると、セラミック本体の変位が少なく、振動が容易に伝達されない厚さ方向の両主面に外部電極の実装面を形成することにより、実装部の面積を減少させるとともに、外部電極の実装面を除外した両端面及び両側面に非導電性絶縁層を形成して印刷回路基板への実装時に外部電極の周りに形成されるはんだの高さを減らすことで、積層セラミックキャパシタから発生した振動が外部電極及びはんだを通じて印刷回路基板に伝達されることを減少させてアコースティックノイズを低減させることができる効果を奏することができる。
【００２５】
また、外部電極の周りに形成されるはんだの体積を減少させることにより、印刷回路基板上に狭いピッチ（ｐｉｔｃｈ）で複数の積層セラミックキャパシタを実装しても、それぞれの積層セラミックキャパシタを連結するはんだブリッジ（ｓｏｌｄｅｒ  ｂｒｉｄｇｅ）が発生しないため、部品の信頼性を向上させることができる効果を奏することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態による積層セラミックキャパシタを概略的に示した斜視図である。
【図２】図１のＡ−Ａ'線に沿った断面図である。
【図３ａ】本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図３ｂ】本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図３ｃ】本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図３ｄ】本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図３ｅ】本発明の一実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図４】本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示した側断面図である。
【図５ａ】本発明の第２実施形態による積層セラミックキャパシタの製造方法をそれぞれの段階別に区分して示した斜視図である。
【図５ｂ】本発明の第２実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図５ｃ】本発明の第２実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図５ｄ】本発明の第２実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図６】図５ａから図５ｄに適用される内部電極の構造を示した分解斜視図である。
【図７ａ】本発明の第３実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図７ｂ】本発明の第３実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図７ｃ】本発明の第３実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図７ｄ】本発明の第３実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【図７ｅ】本発明の第３実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【発明を実施するための形態】
【００２７】
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２８】
積層セラミックキャパシタ
【００２９】
図１は本発明の第１実施形態による積層セラミックキャパシタを概略的に示した斜視図であり、図２は図１のＡ−Ａ'線に沿った断面図である。
【００３０】
図１及び図２を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が厚さ方向に積層されたセラミック本体１１０と、複数の第１及び第２内部電極１２１、１２２と、第１及び第２内部電極１２１、１２２とそれぞれ電気的に連結された第１及び第２外部電極と、を含む。
【００３１】
セラミック本体１１０は、複数の誘電体層１１１を積層してから焼成したもので、隣接するそれぞれの誘電体層１１１間の境界が確認できないほど一体化されていることができる。
【００３２】
また、セラミック本体１１０は六面体形状を有することができる。本発明の実施例を明確に説明するために六面体の方向を定義すると、図１に示されたＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向及び厚さ方向を示す。
【００３３】
本実施形態では、セラミック本体１１０の誘電体層１１１の積層方向に対向する厚さ方向の端面を第１及び第２主面、上記第１及び第２主面を連結し、対向する長さ方向の端面を第３及び第４端面、対向する幅方向の端面を第５及び第６側面と定義する。
【００３４】
誘電体層１１１は、高誘電率のセラミック材料を含むことができる。例えば、チタン酸バリウム（ＢａＴｉＯ３）系セラミック粉末などを含むことができるが、十分な静電容量が得られるものであれば、本発明はこれに限定されない。
【００３５】
また、誘電体層１１１には、上記セラミック粉末とともに、必要に応じて、遷移金属酸化物または炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などのような多様な種類のセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などがさらに添加されることができる。
【００３６】
第１及び第２内部電極１２１、１２２は、異なる極性を有する電極であり、誘電体層１１１を形成するセラミックシート上の少なくとも一面に形成されて積層され、セラミック本体１１０内においてそれぞれの誘電体層１１１を介して上記第３及び第４端面に交互に露出するように配置されることができる。
【００３７】
このとき、第１及び第２内部電極１２１、１２２は、その間に配置された誘電体層１１１によって電気的に絶縁され、積層セラミックキャパシタ１００の静電容量は、誘電体層１１１の積層方向に沿って重畳する第１及び第２内部電極１２１、１２２の面積に比例するようになる。
【００３８】
また、第１及び第２内部電極１２１、１２２は、導電性金属で形成され、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）のうち一つまたはこれらの合金からなるものを用いることができるが、本発明はこれに限定されない。
【００３９】
上記第１及び第２外部電極は、第１及び第２導電性ガラス（ｇｌａｓｓ）層１３１、１３２、第１及び第２導電性樹脂層１４１、１４２及び第１及び第２絶縁層１５１、１５２を含むことができる。
【００４０】
本実施形態では、第１及び第２導電性ガラス層１３１、１３２は、セラミック本体１１０の厚さ−長さの断面において、上記第３及び第４端面に交互に露出する複数の第１及び第２内部電極１２１、１２２を覆って電気的に連結されるようにセラミック本体１１０の上記第３及び第４端面から第１及び第２主面にまで延長されて形成されることができる。
【００４１】
このとき、第１及び第２導電性ガラス層１３１、１３２は、良好な電気的特性を有し、優れた耐熱サイクル性や耐湿性などの高信頼性を提供するために、例えば、銅−ガラス（Ｃｕ−Ｇｌａｓｓ）ペーストを用いて形成されることができるが、本発明はこれに限定されない。
【００４２】
第１及び第２導電性樹脂層１４１、１４２は、第１及び第２導電性ガラス層１３１、１３２上に形成され、後述する第１及び第２めっき層の形成時にめっき液が内部電極に浸透することを抑制する役割をすることができる。
【００４３】
また、第１及び第２導電性樹脂層１４１、１４２は、セラミック本体１１０の上記第３及び第４端面から上記第１及び第２主面にまで形成され、第１及び第２導電性ガラス層１３１、１３２が上記第１及び第２主面に形成された長さより長い長さを有することができる。
【００４４】
このとき、第１及び第２導電性樹脂層１４１、１４２は、例えば、機械的応力を吸収して信頼性を向上させることができる銅−エポキシ（Ｃｕ−ｅｐｏｘｙ）ペーストを用いて形成されることができるが、本発明はこれに限定されない。
【００４５】
第１及び第２絶縁層１５１、１５２は、上記第３及び第４端面に形成された第１及び第２導電性ガラス層１３１、１３２及び第１及び第２導電性樹脂層１４１、１４２を覆うように形成される。これは、積層セラミックキャパシタ１００を印刷回路基板に実装したとき、上記第１及び第２外部電極の実装面を除外した周りにはんだが形成されないように、もしくははんだが最小限に形成されるようにするためである。
【００４６】
また、第１及び第２絶縁層１５１、１５２は、セラミック本体１１０の上記第３及び第４端面から上記第１及び第２主面にまで形成され、第１及び第２導電性樹脂層１４１、１４２の上記第１及び第２主面に形成された部分が露出するように第１及び第２導電性樹脂層１４１、１４２が上記第１及び第２主面に形成された長さより短い長さを有するように形成されることができる。
【００４７】
このとき、第１及び第２絶縁層１５１、１５２は、エポキシレジスト（ｅｐｏｘｙ  ｒｅｓｉｓｔ）を用いて形成されることができるが、本発明はこれに限定されない。
【００４８】
一方、上記第１及び第２外部電極は、上記第１及び第２主面において外部に露出する第１及び第２導電性樹脂層１４１、１４２上に形成された第１及び第２めっき層１６１、１６２をさらに含むことができる。
【００４９】
また、第１及び第２めっき層１６１、１６２は、第１及び第２導電性樹脂層１４１、１４２上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたスズ（Ｓｎ）めっき層と、を含むことができる。
【００５０】
このような第１及び第２めっき層１６１、１６２は、積層セラミックキャパシタ１００を印刷回路基板などにはんだで実装するとき、相互間の接着強度を高めるためのものである。めっき処理は公知の方法によって行われることができ、環境に優しい鉛フリーめっきを施すことが好ましいが、本発明はこれに限定されない。
【００５１】
積層セラミックキャパシタの製造方法
【００５２】
以下では、本発明の第１実施形態による積層セラミックキャパシタの製造方法について説明する。
【００５３】
まず、複数のセラミックシートを用意する。上記セラミックシートは、セラミック本体１１０の誘電体層１１１を形成するためのもので、セラミック粉末、ポリマー及び溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレードなどの工法を通じてキャリアフィルム上に塗布及び乾燥して数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作する。
【００５４】
次に、上記それぞれのセラミックシートの少なくとも一面に所定の厚さで導電性ペーストを印刷することで第１及び第２内部電極１２１、１２２を形成する。
【００５５】
このとき、第１及び第２内部電極１２１、１２２は、セラミックシートの長さ方向の両端面にそれぞれ露出するように形成する。
【００５６】
また、上記導電性ペーストの印刷方法は、スクリーン印刷法やグラビア印刷法などを用いることができが、本発明はこれに限定されない。
【００５７】
その後、第１及び第２内部電極１２１、１２２が形成された複数のセラミックシートを、上記セラミックシートを介して上記第１及び第２内部電極１２１、１２２が対向配置されるように積層して加圧し、積層体を用意する。
【００５８】
このとき、上記積層体は、複数のセラミックシートを厚さ方向に積層して加圧することで用意することができる。
【００５９】
続いて、上記積層体を１個のキャパシタに対応する領域ごとに切断してチップ化し、高温で焼成することで、図３ａに示されているように、対向する厚さ方向の第１及び第２主面、第１及び第２内部電極１２１、１２２が交互に露出する長さ方向の第３及び第４端面及び幅方向の第５及び第６側面を有するセラミック本体１１０を用意する。
【００６０】
次いで、セラミック本体１１０の厚さ−長さの断面において、第１及び第２内部電極１２１、１２２が露出する部分と電気的に連結されるように第１及び第２外部電極を形成する。
【００６１】
以下では、上記第１及び第２外部電極を形成する方法について具体的に説明する。
【００６２】
まず、図３ｂにあるように、銅−ガラスを含む導電性ペーストを用いてセラミック本体１１０の上記第３及び第４端面に露出する第１及び第２内部電極１２１、１２２を覆うとともに、セラミック本体１１０の上記第３及び第４端面から上記第１及び第２主面にまで延長されるように第１及び第２導電性ガラス層１３１、１３２を形成する。
【００６３】
上記導電性ペーストは、ディッピングまたは多様な印刷方法を用いることで塗布することができるが、本発明はこれに限定されない。また、塗布過程の後には、熱処理工程を行って塗布された導電性ペーストが固まるようにする。
【００６４】
次に、図３ｃにあるように、銅−エポキシを含む導電性樹脂ペーストを第１及び第２導電性ガラス層１３１、１３２上に上記第３及び第４端面から上記第１及び第２主面にまで形成し、第１及び第２導電性ガラス層１３１、１３２が上記第１及び第２主面に形成された長さより長い長さを有する第１及び第２導電性樹脂層１４１、１４２を形成する。
【００６５】
上記導電性樹脂ペーストは、ディッピングまたは多様な印刷方法を用いることで塗布することができるが、本発明はこれに限定されない。また、塗布過程の後には、熱処理を行って塗布された導電性樹脂ペーストが固まるようにする。
【００６６】
次いで、図３ｄにあるように、エポキシレジストを上記第３及び第４端面に形成された第１及び第２導電性ガラス層１３１、１３２及び第１及び第２導電性樹脂層１４１、１４２を覆うように上記第３及び第４端面から上記第１及び第２主面にまで形成し、第１及び第２導電性樹脂層１４１、１４２が上記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層１５１、１５２を形成する。
【００６７】
上記エポキシレジストは、ディッピング（ｄｉｐｐｉｎｇ）または多様な印刷方法を用いて塗布することができるが、本発明はこれに限定されない。
【００６８】
また、塗布過程の後には、熱処理を行って塗布されたエポキシレジストが固まるようにする。
【００６９】
このとき、図３ｅにあるように、必要に応じて、第１及び第２絶縁層１５１、１５２を形成する段階の後に、上記第１及び第２主面において外部に露出する第１及び第２導電性樹脂層１４１、１４２の表面を電気めっきなどの方法でめっき処理し、第１及び第２めっき層１６１、１６２を形成することができる。
【００７０】
上記めっきに用いられる物質としては、ニッケルまたはスズ、ニッケル−スズの合金などが用いられることができるが、本発明はこれに限定されない。
【００７１】
また、必要に応じて、第１及び第２めっき層１６１、１６２は、ニッケルめっき層とスズめっき層とを第１及び第２導電性樹脂層１４１、１４２の表面に順に積層することで構成することもできる。
【００７２】
積層セラミックキャパシタの実装基板
【００７３】
図４は本発明の第１実施形態による積層セラミックキャパシタの実装基板を概略的に示した側断面図である。
【００７４】
図４を参照すると、本実施形態による積層セラミックキャパシタ１００の実装基板は、積層セラミックキャパシタ１００が実装される印刷回路基板２１０と、印刷回路基板２１０の上面に離隔されるように形成された第１及び第２電極パッド２２０と、を含む。
【００７５】
一般に、積層セラミックキャパシタ１００は、第１及び第２外部電極において第１及び第２絶縁層１５１、１５２が形成されず、第１及び第２導電性樹脂層１４１、１４２が露出する第１または第２主面が印刷回路基板２１０に相対するように実装され、それぞれの第１及び第２導電性樹脂層１４１、１４２上に形成された第１及び第２めっき層１６１、１６２が第１及び第２電極パッド２２０上に接触されるように位置した状態で、はんだ２３０によって印刷回路基板２１０と電気的に連結されることができる。
【００７６】
このように積層セラミックキャパシタ１００が印刷回路基板２１０に実装された状態で、積層セラミックキャパシタ１００の上記第１及び第２外部電極に異なる極性を有する電圧が印加されると、誘電体層１１１の逆圧電効果（ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０は厚さ方向に膨張及び収縮を繰り返し行うようになり、上記第１及び第２外部電極の端面はポアソン効果（ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってセラミック本体１１０とは逆に収縮及び膨張するようになる。
【００７７】
このとき、積層セラミックキャパシタ１００の厚さ方向の中心部分は、上記第１及び第２外部電極が最も大きく膨張する部分であり、アコースティックノイズを発生させる主因となる。
【００７８】
しかし、本実施形態によると、上記第１及び第２外部電極の実装面をセラミック本体１１０の変位が少なく、振動が容易に伝達されない位置、即ち、上面または下面に形成することで、実装部の面積を減少させることができるとともに、上記第１及び第２外部電極の実装面を除外した両端面及び両側面は第１及び第２絶縁層１５１、１５２によってはんだ２３０が形成されなくなるため、はんだ２３０の高さを最小限にすることができる。
【００７９】
これにより、上記第１及び第２外部電極から伝達される振動、特に、積層セラミックキャパシタ１００において上記第１及び第２外部電極が最も大きく膨張する中心部分で発生した振動が上記第１及び第２外部電極及びはんだ２３０を通じて印刷回路基板２１０に伝達されることを困難にするため、アコースティックノイズの発生を顕著に減少させることができる。
【００８０】
また、上記第１及び第２外部電極の周りに形成されるはんだの体積を減らすことで、印刷回路基板２１０上に狭いピッチ（ｐｉｔｃｈ）で複数の積層セラミックキャパシタ１００を実装（高密度実装）しても、それぞれの積層セラミックキャパシタ１００の間にそれぞれの積層セラミックキャパシタ１００を連結するはんだブリッジ（ｓｏｌｄｅｒ  ｂｒｉｄｇｅ）が発生しないため、部品の信頼性を向上させることができる効果がある。
【００８１】
変形例１
【００８２】
図５ａから図５ｄは本発明の第２実施形態による積層セラミックキャパシタの製造方法をそれぞれの段階別に区分して示した斜視図であり、図６は図５ａから図５ｄに適用される内部電極の構造を示した分解斜視図である。
【００８３】
図６にあるように、本実施形態は、第１及び第２内部電極１２３、１２４がセラミック本体１１０の第３及び第４端面に露出するのではなく、厚さ方向に重畳する本体部１２３ｂ、１２４ｂと、本体部１２３ｂ、１２４ｂにおいてセラミック本体１１０の第５及び第６側面にともに露出し、厚さ方向にオフセットされる一対の第１及び第２リード部１２３ａ、１２４ａと、をそれぞれ有する。
【００８４】
図５ａから図５ｄにあるように、本実施形態は、第１及び第２内部電極１２３、１２４の構造により、第１実施形態とは第１及び第２外部電極の構造が異なる。
【００８５】
即ち、上記第１及び第２外部電極は、一対の第１及び第２導電性ガラス層１３３、１３４、一対の第１及び第２導電性樹脂層１４３、１４４及び第１及び第２絶縁層１５３、１５４を含むことができる。
【００８６】
また、上記第１及び第２外部電極の構造以外の構成は第１実施形態とほぼ同様であるため、重複を避けるべく具体的な説明を省略する。
【００８７】
セラミック本体１１０の厚さ−幅の断面において、一対の第１及び第２導電性ガラス層１３３、１３４は、上記第５及び第６側面に露出する一対の第１及び第２リード部１２３ａ、１２４ａをそれぞれ覆うことで電気的に連結されるように上記第５及び第６側面から上記第１及び第２主面にまで形成される。
【００８８】
第１及び第２絶縁層１５３、１５４は、上記第５及び第６側面に形成された一対の第１及び第２導電性ガラス層１３３、１３４を覆うように上記第５及び第６側面から第１及び第２主面にまで形成されるが、第１及び第２導電性ガラス層１４３、１４４の第１及び第２主面に形成された部分が露出するように第１及び第２導電性ガラス層１３３、１３４が上記第１及び第２主面に形成された長さより短い長さを有するように形成される。
【００８９】
一対の第１及び第２導電性樹脂層１４３、１４４は、一対の第１及び第２導電性ガラス層１３３、１３４をそれぞれ有するように上記第１及び第２主面から上記第５及び第６側面にまで形成される。
【００９０】
一方、上記第１及び第２外部電極は、第１及び第２導電性樹脂層１４３、１４４上に形成された一対の第１及び第２めっき層１６３、１６４をさらに含むことができる。
【００９１】
また、一対の第１及び第２めっき層１６３、１６４は、第１及び第２導電性樹脂層１４３、１４４上に形成されたニッケル（Ｎｉ）めっき層と、上記ニッケルめっき層上に形成されたスズ（Ｓｎ）めっき層と、を含むことができる。
【００９２】
以下では、本発明の第２実施形態による積層セラミックキャパシタの製造方法について説明する。
【００９３】
まず、図５ａにあるように、両側に延長された一対の第１及び第２リード部１２３ａ、１２４ａをそれぞれ有するように第１及び第２内部電極１２３、１２４が形成された複数のセラミックシートを、上記セラミックシートを介して第１及び第２内部電極１２３、１２４が対向配置されるように厚さ方向に積層して加圧することで積層体を用意する。
【００９４】
次に、上記積層体を１個のキャパシタに対応する領域ごとに切断してチップ化し、高温で焼成し、対向する厚さ方向の第１及び第２主面、長さ方向の第３及び第４端面及び一対の第１及び第２リード部１２３ａ、１２４ａが露出する幅方向の第５及び第６側面を有するセラミック本体１１０を用意する。
【００９５】
その後、セラミック本体１１０の厚さ−幅の断面において、第１及び第２内部電極１２３、１２４が露出する第１及び第２リード部１２３ａ、１２４ａと電気的に連結されるように第１及び第２外部電極を形成する。
【００９６】
以下では、上記第１及び第２外部電極を形成する方法について具体的に説明する。
【００９７】
まず、図５ａにあるように、銅−ガラスを含む導電性ペーストを用いることで、セラミック本体１１０の上記第５及び第６側面に露出する第１及び第２リード部１２３ａ、１２４ａを有するようにセラミック本体１１０の上記第５及び第６側面から上記第１及び第２主面にまで延長されるように第１及び第２導電性ガラス層１３３、１３４を形成する。
【００９８】
次に、図５ｂにあるように、エポキシレジストを上記第５及び第６側面に形成された一対の第１及び第２導電性ガラス層１３３、１３４を覆うように上記第５及び第６側面から上記第１及び第２主面にまで形成し、第１及び第２導電性ガラス層１３３、１３４が上記第１及び第２主面に形成された長さより短い長さを有する第１及び第２絶縁層１５３、１５４を形成する。
【００９９】
次いで、図５ｃにあるように、銅−エポキシを含む導電性樹脂ペーストを用いて上記第１及び第２主面に形成された一対の第１及び第２導電性ガラス層１３３、１３４をそれぞれ有するように上記第１及び第２主面から上記第５及び第６側面にまで第１及び第２導電性樹脂層１４３、１４４を形成する。
【０１００】
このとき、図５ｄにあるように、必要に応じて、第１及び第２導電性樹脂層１４３、１４４を形成する段階の後に、上記第１及び第２主面において外部に露出する一対の第１及び第２導電性樹脂層１４３、１４４の表面を電気めっきなどの方法でめっき処理することにより、一対の第１及び第２めっき層１６３、１６４を形成することができる。
【０１０１】
変形例２
【０１０２】
図７ａから図７ｅは本発明の第３実施形態による積層セラミックキャパシタを製造する方法をそれぞれの段階別に区分して示した斜視図である。
【０１０３】
図７ａから図７ｅにあるように、本実施形態は、誘電体層１１１が幅方向に積層され、セラミック本体１１０内において幅方向にその間にギャップ層１７０が形成されて容量を形成する活性層を左右に区分して形成される。
【０１０４】
このとき、ギャップ層１７０には圧電効果による応力が小さくかかり、電極形成部よりその変形が少なく発生するため、ギャップ層１７０が形成されたセラミック本体１１０の両端面に第１及び第２外部電極１３１、１３２を形成すると、基板に伝達される応力を低減させることができるようになる。
【０１０５】
図７ａから図７ｅにあるように、本第３実施形態は、上記第１及び第２内部電極１２１、１２２の構造以外の構成は第１実施形態とほぼ同様であるため、重複を避けるべく具体的な説明を省略する。
【０１０６】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
【符号の説明】
【０１０７】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１２１、１２３  第１内部電極
１２２、１２４  第２内部電極
１２３ａ、１２４ａ  第１及び第２リード部
１３１、１３３  第１導電性ガラス層
１３２、１３４  第２導電性ガラス層
１４１、１４３  第１導電性樹脂層
１４２、１４４  第２導電性樹脂層
１５１、１５３  第１絶縁層
１５２、１５４  第２絶縁層
１６１、１６３  第１めっき層
１６２、１６４  第２めっき層
１７０  ギャップ層
【図１】
2015023272.tif 000003
【図２】
2015023272.tif 000004
【図３ａ】
2015023272.tif 000005
【図３ｂ】
2015023272.tif 000006
【図３ｃ】
2015023272.tif 000007
【図３ｄ】
2015023272.tif 000008
【図３ｅ】
2015023272.tif 000009
【図４】
2015023272.tif 000010
【図５ａ】
2015023272.tif 000011
【図５ｂ】
2015023272.tif 000012
【図５ｃ】
2015023272.tif 000013
【図５ｄ】
2015023272.tif 000014
【図６】
2015023272.tif 000015
【図７ａ】
2015023272.tif 000016
【図７ｂ】
2015023272.tif 000017
【図７ｃ】
2015023272.tif 000018
【図７ｄ】
2015023272.tif 000019
【図７ｅ】
2015023272.tif 000020