(57)【要約】【課題】、積分回路のオペアンプの出力端子から正入力端子への正帰還経路が存在する場合において、発振を回避することができる信号処理回路を提供する。【解決手段】  積分モードにおいて、スイッチＳＷ２がオフになるため、オペアンプ１６の出力端子から正入力端子（＋）への正帰還経路が遮断される。そのため、参照電圧供給点５３のインピーダンスが０ではないことに起因して参照電圧供給点５３に接続される信号線の電圧が変動しても、発振することを回避できる。積分モードにおいて、抵抗４０とキャパシタＣ２がノイズフィルタとして機能する。また、リセットモードにおいて、スイッチＳＷ２がオンになり、参照電圧供給点５３の参照電圧ＶＲＥＦ２に応じてキャパシタＣ２に電荷が蓄積される。【選択図】図１
2015146496.tif 000002
【特許請求の範囲】
【請求項１】
被測定キャパシタに蓄積された電荷に応じた電荷信号を入力して積分し、前記電荷信号を電圧信号に変換する積分回路と、
前記積分回路に参照電圧を供給する電圧供給回路と
を有し、
前記積分回路は、
前記電荷信号を入力する負入力端子と、前記参照電圧が供給される正入力端子と、出力端子とを備えたオペアンプと、
前記オペアンプの第１の負帰還経路に設けられた第１のキャパシタと、
前記第１の負帰還経路と並列に設けられた第２の負帰還経路に設けられた第１のスイッチと
を有し、
前記電圧供給回路は、
前記オペアンプの前記正入力端子に接続され、前記参照電圧を保持する第２のキャパシタと、
前記オペアンプの前記出力端子と前記正入力端子との間の正帰還経路に設けられ、前記第１のスイッチがオフのときにオフになり、前記第１のスイッチがオンのときにオンとなる第２のスイッチと、
前記正帰還経路において前記第２のスイッチを介して前記第２のキャパシタに前記参照電圧を供給する参照電圧供給点と
を有する
信号処理回路。
【請求項２】
前記第１のスイッチがオフのとき、前記オペアンプの前記出力端子と前記参照電圧供給点との間の電圧を保持する第３のキャパシタを備えたサンプルホールド回路
を有する
請求項１に記載の信号処理回路。
【請求項３】
前記第１のスイッチがオンのときに、前記第３のキャパシタに蓄積された電荷を後段回路に供給する第３のスイッチ
を有する請求項１に記載の信号処理回路。
【請求項４】
前記サンプルホールド回路は、
前記第３のキャパシタと前記オペアンプの出力端子との接続をオン／オフし、前記第１のスイッチがオンのときにオフとなる第４のスイッチと、
前記第３のキャパシタの前記後段回路側と、前記参照電圧供給点との間の接続をオン／オフし、前記第１のスイッチがオンのときにオフとなる第５のスイッチと、
前記第３のキャパシタの前記オペアンプの出力端子側と、前記参照電圧供給点との間の接続をオン／オフし、前記第１のスイッチがオンのときにオンとなる第６のスイッチと
をさらに有する請求項２または請求項３に記載の信号処理回路。
【請求項５】
前記電圧供給回路は、
前記正帰還経路上の前記第２のスイッチと前記参照電圧供給点との間に位置する抵抗
をさらに有する請求項１〜４のいずれかに記載の信号処理回路。
【請求項６】
前記被測定キャパシタは、被測定対象の状態によって電極間容量を変化させるセンサ電極である
請求項１〜５のいずれかに記載の信号処理回路。
【請求項７】
被測定キャパシタに蓄積された電荷に応じた電荷信号を入力して積分し、前記電荷信号を電圧信号に変換する積分回路と、
前記積分回路に参照電圧を供給する電圧供給回路と
を有し、
前記積分回路は、
前記電荷信号を入力する負入力端子と、前記参照電圧が供給される正入力端子と、出力端子とを備えたオペアンプと、
前記オペアンプの第１の負帰還経路に設けられた第１のキャパシタと、
前記第１の負帰還経路と並列に設けられた第２の負帰還経路に設けられた第１のスイッチと
を有し、
前記電圧供給回路は、
前記オペアンプの前記正入力端子に前記参照電圧を供給する参照電圧供給点と、
前記オペアンプの前記出力端子と前記正入力端子との間の正帰還経路に設けられ、前記第１のスイッチがオフのときにオフになり、前記第１のスイッチがオンのときにオンとなる第２のスイッチと、
前記第２のスイッチを介して前記参照電圧供給点に接続され、前記参照電圧を保持する第２のキャパシタと
を有する
信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定キャパシタの静電容量を検出する信号処理回路に関するものである。
【背景技術】
【０００２】
図５は、容量センサ用ＣＶアンプの従来の一般的な回路図を示す。
このようなＣＶアンプでは、湿度や加速度に応じて変化する容量センサ素子の静電容量値を変換させ、参照用の容量値との差をＩＣで検出する。
このようなＣＶアンプの出力ノイズは、例えば、オペアンプ１１６の出力の平均値で決まる。平均消費電流は、回路が動作する時間で決まるため、サンプリング動作をどれだけ高速に行うかで性能が決まる。
ＣＶアンプブロックのオペアンプ１１６の正入力端子（＋）は、オペアンプ１１６の動作範囲の制限により、通常電源電圧の半分程度の電圧が必要である。通常、この電圧は図５に示すように、オペアンプ１１６の出力端子の電圧を使って供給される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、ＣＶアンプのオペアンプ１１６の動作速度が上がると、ＡＤＣ６の初段が参照電圧ＶＲＥＦを基準としたキャパシタ１０７の容量サンプリングであるため、キャパシタ１０７がオペアンプ１１６の出力端子から正入力端子（＋）への正帰還経路上に存在すると、発振の原因となってしまう。
これは、外部から参照電圧ＶＲＥＦが供給される箇所の入力インピーダンスが低いが０ではないので、正帰還経路のライン電圧の上下によって参照電圧ＶＲＥＦが変動するためである。そのため、コンデンサＣ１０７を含む正帰還経路によってＣＶアンプが発振する可能性がある。
【０００４】
本発明はかかる事情に鑑みてなされたものであり、その目的は、積分回路のオペアンプの出力端子から正入力端子への正帰還経路が存在する場合において、発振を回避することができる信号処理回路を提供することにある。
【課題を解決するための手段】
【０００５】
第１の発明の信号処理回路は、被測定キャパシタに蓄積された電荷に応じた電荷信号を入力して積分し、前記電荷信号を電圧信号に変換する積分回路と、前記積分回路に参照電圧を供給する電圧供給回路とを有し、前記積分回路は、前記電荷信号を入力する負入力端子と、前記参照電圧が供給される正入力端子と、出力端子とを備えたオペアンプと、前記オペアンプの第１の負帰還経路に設けられた第１のキャパシタと、前記第１の負帰還経路と並列に設けられた第２の負帰還経路に設けられた第１のスイッチとを有し、前記電圧供給回路は、前記オペアンプの前記正入力端子に接続され、前記参照電圧を保持する第２のキャパシタと、前記オペアンプの前記出力端子と前記正入力端子との間の正帰還経路に設けられ、前記第１のスイッチがオフのときにオフになり、前記第１のスイッチがオンのときにオンとなる第２のスイッチと、前記正帰還経路において前記第２のスイッチを介して前記第２のキャパシタに前記参照電圧を供給する参照電圧供給点とを有する。
【０００６】
第１の発明の信号処理回路では、第１のスイッチがオフとなる積分モードにおいて、第２のスイッチがオフになるため、オペアンプの出力端子から正入力端子への正帰還経路が遮断される。そのため、参照電圧供給点のインピーダンスが０ではないことに起因して参照電圧供給点付近の電圧が変動しても、発振することを回避できる。このときは、オペアンプの正力端子には、第２のキャパシタの蓄積電荷に応じた参照電圧が供給されるので、オペアンプは適切に動作する。
また、当該信号処理回路は、第１のスイッチがオンとなるリセットモードにおいて、第２のスイッチがオンになり、参照電圧供給点から第２のキャパシタに電荷が蓄積される。そのため、第２のキャパシタの蓄積電荷が減少しても、再度、チャージすることができる。このとき、オペアンプは負帰還によってゲインが１になっているため、正帰還経路が形成されても、発振することはない。
【０００７】
好適には、第１の発明の信号処理回路は、前記第１のスイッチがオフのとき、前記オペアンプの前記出力端子と前記参照電圧供給点との間の電圧を保持する第３のキャパシタを備えたサンプルホールド回路を有する。
第３のキャパシタには、第１のスイッチがオフのときに、第１のキャパシタと第３のキャパシタとの静電容量と、前記オペアンプの前記出力端子と前記参照電圧供給点との間の電圧とに応じた電荷が蓄積されて保持される。
【０００８】
好適には、第１の発明の信号処理回路は、前記第１のスイッチがオンのときに、前記第３のキャパシタに蓄積された電荷を後段回路に供給する第３のスイッチを有する。
第３のスイッチをオンにすることで、第３のキャパシタに蓄積された電荷を後段回路に供給できる。
【０００９】
好適には、第１の発明の信号処理回路の前記サンプルホールド回路は、前記第３のキャパシタと前記オペアンプの出力端子との接続をオン／オフし、前記第１のスイッチがオンのときにオフとなる第４のスイッチと、前記第３のキャパシタの前記後段回路側と、前記参照電圧供給点との間の接続をオン／オフし、前記第１のスイッチがオンのときにオフとなる第５のスイッチと、前記第３のキャパシタの前記オペアンプの出力端子側と、前記参照電圧供給点との間の接続をオン／オフし、前記第１のスイッチがオンのときにオンとなる第６のスイッチとをさらに有する。
【００１０】
好適には、第１の発明の信号処理回路の前記電圧供給回路は、前記正帰還経路上の前記第２のスイッチと前記参照電圧供給点との間に位置する抵抗をさらに有する。
積分モードにおいて、正帰還経路の抵抗と第２のキャパシタがノイズフィルタとして機能し、オペアンプの正入力端子に供給される参照電圧がノイズの影響を受けることを抑制できる。その結果、ノイズがサンプリングされることを回避し、高性能を実現できる。
【００１１】
好適には、第１の発明の信号処理回路の前記被測定キャパシタは、被測定対象の状態によって電極間容量を変化させるセンサ電極である。
【００１２】
第２の発明の信号処理回路は、被測定キャパシタに蓄積された電荷に応じた電荷信号を入力して積分し、前記電荷信号を電圧信号に変換する積分回路と、前記積分回路に参照電圧を供給する電圧供給回路とを有し、前記積分回路は、前記電荷信号を入力する負入力端子と、前記参照電圧が供給される正入力端子と、出力端子とを備えたオペアンプと、前記オペアンプの第１の負帰還経路に設けられた第１のキャパシタと、前記第１の負帰還経路と並列に設けられた第２の負帰還経路に設けられた第１のスイッチとを有し、前記電圧供給回路は、前記オペアンプの前記正入力端子に前記参照電圧を供給する参照電圧供給点と、前記オペアンプの前記出力端子と前記正入力端子との間の正帰還経路に設けられ、前記第１のスイッチがオフのときにオフになり、前記第１のスイッチがオンのときにオンとなる第２のスイッチと、前記第２のスイッチを介して前記参照電圧供給点に接続され、前記参照電圧を保持する第２のキャパシタとを有する。
【００１３】
第２の発明の信号処理回路では、第１のスイッチがオフとなる積分モードにおいて、第２のスイッチがオフになるため、オペアンプの出力端子から正入力端子への正帰還経路が遮断される。そのため、参照電圧供給点のインピーダンスが０ではないことに起因して参照電圧供給点付近の電圧が変動しても、発振することを回避できる。このときは、参照電圧供給点は、第２のキャパシタによって参照電圧が保持されるため、当該参照電圧を基準としてオペアンプは動作する。
また、当該信号処理回路は、第１のスイッチがオンとなるリセットモードにおいて、第２のスイッチがオンになり、参照電圧供給点から第２のキャパシタに電荷が蓄積される。そのため、第２のキャパシタの蓄積電荷が減少しても、再度、チャージすることができる。このとき、オペアンプは負帰還によってゲインが１になっているため、正帰還経路が形成されても、発振することはない。
【発明の効果】
【００１４】
本発明の信号処理回路は、積分回路のオペアンプの出力端子から正入力端子への正帰還経路が存在する場合において、発振を回避することができる静電容量検出回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の第１実施形態に係る信号処理回路の構成図であり、積分モードにおけるスイッチのオン／オフ状態を示した図である。
【図２】図２は、本発明の第１実施形態に係る信号処理回路の構成図であり、リセットモードにおけるスイッチのオン／オフ状態を示した図である。
【図３】図３は、図１に示す各信号の波形を示すための図である。
【図４】図４は、本発明の第２実施形態に係る信号処理回路の構成図である。
【図５】図５は、従来技術を説明するための図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態に係る信号処理回路を説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係る信号処理回路１の構成図である。
信号処理回路１は、静電容量検出回路２、サンプルホールド回路４、ＡＤＣ６および制御回路３０等を有する
信号処理回路１では、静電容量検出回路２の積分回路２０が積分モードで動作しているときに、スイッチＳＷ２をオフにして正帰還経路が形成されないようにすることで、静電容量検出回路１が発振することを回避する。
【００１７】
図１において、キャパシタＣ１０１が被測定キャパシタの一例であり、積分回路２０が本発明の積分回路の一例であり、電圧供給回路２２が本発明の電圧供給回路の一例であり、オペアンプ１６が本発明のオペアンプの一例である。
また、キャパシタＣ１，Ｃ２，ｃ３が、それぞれ本発明の第１，第２，第３のキャパシタの一例である。
また、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６が、それぞれ本発明の第１，第２，第３，第４，第５，第６のスイッチの一例である。
また、参照電圧供給点５３が本発明の参照電圧供給点の一例である。また、参照電圧ＶＲＥＦ１が本発明の参照電圧の一例である。
【００１８】
静電容量検出回路２は、例えば、駆動回路１０，１２、センサ１４、積分回路２０および電圧供給回路２２を有する。
駆動回路１０および駆動回路１２には、例えば、信号処理回路１の外部からパルス信号Ｓ１が入力される。
駆動回路１０は、パルス信号Ｓ１がハイレベルおよびローレベルのときにそれぞれハイレベルおよびローレベルでキャパシタＣ１０１を駆動する駆動信号Ｓ１０を生成し、これをキャパシタＣ１０１に供給する
【００１９】
駆動回路１２は、パルス信号Ｓ１がハイレベルおよびローレベルのときにそれぞれローレベルおよびハイレベルでキャパシタＣ１０３を駆動する駆動信号Ｓ１２を生成し、これをキャパシタＣ１０３に供給する。すなわち駆動信号Ｓ１０とＳ１２とは逆位相になる。
【００２０】
センサ１４は、キャパシタＣ１０１とＣ１０３とを有する。
キャパシタＣ１０１は、容量センサ素子であり、例えば、湿度や加速度、ユーザの指等の接触に応じて静電容量が変化する。キャパシタＣ１０１は、駆動信号Ｓ１０のレベルと、湿度や加速度、指等の接触に応じた静電容量とに応じた電荷を蓄積する。
キャパシタＣ１０３は、その静電容量と駆動信号Ｓ１２のレベルに応じた電荷を蓄積する。
【００２１】
キャパシタＣ１０１とＣ１０３は、湿度や加速度、ユーザの指等の接触に応じて静電容量が一定の条件で変化するように設置されている。
キャパシタＣ１０１とＣ１０３には、相互に逆相の駆動信号Ｓ１０，Ｓ１２が供給されるため、キャパシタＣ１０１の静電容量とキャパシタＣ１０３の静電容量（参照用）との差分に応じた電荷信号Ｓ１４がオペアンプの負入力端子（−）に入力される。
【００２２】
積分回路２０は、オペアンプ１６、積分キャパシタＣ１およびスイッチＳＷ１を有する。
積分回路２０は、スイッチＳＷ１がオフの状態で電荷信号Ｓ１４を入力してキャパシタＣ１に電荷を蓄積する。
一方、積分回路２０は、スイッチＳＷ１がオンの状態で、積分キャパシタＣ１の蓄積電荷をリセットする。
これにより、オペアンプ１６の出力端子から出力される電圧信号Ｓ６は、図２Ｄに示すようになる。
【００２３】
オペアンプ１６は、センサ１４からの電荷信号Ｓ１４が供給される負入力端子（−）と、正入力端子（＋）と、出力端子とを有する。
オペアンプ１６の出力端子は、第１の負帰還経路により、積分キャパシタＣ１を介して負入力端子（−）に接続されている。
また、オペアンプ１６の出力端子は、第１の負帰還経路と並列に設けられた第２の負帰還経路により、スイッチＳＷ１を介して負入力端子（−）に接続されている。
オペアンプ１６の正入力端子（＋）には、電圧供給回路２２によって参照電圧ＶＲＥＦ１となる。
【００２４】
電圧供給回路２２は、オペアンプ１６の正入力端子（＋）に参照電圧ＶＲＥＦ１を供給する。
電圧供給回路２２は、一方の極がＶＳＳ（グラウンド）となり、他方の極がオペアンプ１６の正入力端子に接続されたキャパシタＣ２を有する。すなわち、キャパシタＣ２の上記他方の極は参照電圧ＶＲＥＦ１となる。
また、電圧供給回路２２は、キャパシタＣ２の上記他方の極と、参照電圧供給点５３との間に位置するスイッチＳＷ２と、スイッチＳＷ２と参照電圧供給点５３との間に位置する抵抗４０とを有する。
【００２５】
参照電圧供給点５３は、外部からの電圧供給により、参照電圧ＶＲＥＦ２となる。参照電圧ＶＲＥＦ２を供給する電圧供給回路（図示せず）のインピーダンスは理想的には０であるが、実際には０ではないため、参照電圧供給点５３に接続される信号線の電圧が変動すると、参照電圧ＶＲＥＦ２も変動し、オペアンプ１６の出力信号が正入力端子（＋）へと正帰還されて発振を起こす可能性がある。
信号処理回路１では、後述するように積分回路２０が積分モードで動作しているときに、スイッチＳＷ２をオフにして正帰還経路が形成されないようにすることで、上述したような発振の発生を回避する。
【００２６】
サンプルホールド回路４は、キャパシタＣ３及びスイッチＳＷ４，ＳＷ５，ＳＷ６を有する。
【００２７】
サンプルホールド回路４では、オペアンプ１６の出力端子と参照電圧供給点５３との間の経路上に、スイッチＳＷ４、キャパシタＣ３およびスイッチＳＷ５が順に配置されている。
スイッチＳＷ４とキャパシタＣ３との間の点と参照電圧供給点５３との間には、スイッチＳＷ６が設けられている。
また、キャパシタＣ３とスイッチＳＷ５との間の点は、スイッチＳＷ３を介してＡＤＣ６に接続されている。
【００２８】
サンプルホールド回路４は、オペアンプ１６の出力端子からの電圧信号Ｓ１６に応じた電荷をキャパシタＣ３に一定期間蓄積してＡＤＣ６に供給する。ＡＤＣ６は、キャパシタＣ３の蓄積電荷に応じた電圧をデジタル信号に変換する。
【００２９】
制御回路３０は、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５のオン／オフを制御する。
制御回路３０は、スイッチＳＷ１がオフの期間（積分モードの期間）に、図１に示すようにスイッチＳＷ２，ＳＷ３，ＳＷ６をオフにし、スイッチＳＷ４，ＳＷ５をオンにするように制御する。
一方、制御回路３０は、スイッチＳＷ１がオンの期間（リセットモードの期間）に、図２に示すようにスイッチＳＷ１，ＳＷ３，ＳＷ６をオンにし、スイッチＳＷ４，ＳＷ５をオフにするように制御する。
【００３０】
以下、信号処理回路１の動作例を説明する。
パルス信号Ｓ１が駆動回路１０，１２に供給される。
駆動回路１０が、パルス信号Ｓ１に応じて、図３Ａに示す駆動信号Ｓ１０をキャパシタＣ１０１に供給する。
それと並行して、駆動回路１２が、パルス信号Ｓ１に応じて、駆動信号Ｓ１０と逆相の図３Ｂに示す駆動信号Ｓ１２をキャパシタＣ１０３に供給する。
【００３１】
そして、キャパシタＣ１０１は、駆動信号Ｓ１０のレベルと、静電容量とに応じた電荷を蓄積する。当該静電容量は、湿度や加速度、ユーザの指等の接触に応じた値を示す。
また、キャパシタＣ１０３は、その静電容量と駆動信号Ｓ１２のレベルに応じた電荷を蓄積する。
キャパシタＣ１０１とＣ１０３には、相互に逆相の駆動信号Ｓ１０，Ｓ１２が供給されるため、キャパシタＣ１０１の静電容量とキャパシタＣ１０３の静電容量との差分に応じた電荷信号Ｓ１４がオペアンプの負入力端子（−）に入力される。
【００３２】
電界信号Ｓ１４が積分回路２０で積分されてオペアンプ１６の出力端子に図３Ｄに示す電圧信号Ｓ１６が生じる。
図３Ａ，図３Ｃに示すように、制御回路３０は、駆動信号Ｓ１０がハイレベルの期間の前半にスイッチＳＷ１をオフにし、後半にスイッチＳＷ１をオンにするように制御する。
積分回路２０は、スイッチＳＷ１がオフの状態で電荷信号Ｓ１４に応じた電荷を積分キャパシタＣ１に蓄積する積分モードとなる。
【００３３】
一方、積分回路２０は、スイッチＳＷ１がオンの状態で、積分キャパシタＣ１の蓄積電荷をリセットするリセットモードとなる。
スイッチＳＷ１のオン／オフに応じて、図２Ｄに示す電圧信号Ｓ６が、オペアンプ１６の出力端子に発生する。
【００３４】
以下、上述した積分モードとリセットモードにおける動作を説明する。
［積分モード］
静電容量検出回路２は、積分モードにおいて、図１に示すように、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ６をオフにし、スイッチＳＷ４、ＳＷ５をオンにする。
オペアンプ１６は、負入力端子（−）の電圧が、キャパシタＣ２の蓄積電荷に応じた参照電圧ＶＲＥＦ１となるように電圧信号Ｓ１６を出力する。
信号処理回路１では、積分モードにおいて、スイッチＳＷ２がオフになるため、オペアンプ１６の出力端子から正入力端子（＋）への正帰還経路が遮断される。このときは、オペアンプ１６の正入力端子（＋）には、キャパシタＣ２の蓄積電荷に応じた参照電圧ＶＲＥＦ１が供給される。このように正帰還経路が遮断されているため、参照電圧供給点５３に接続される信号線の電圧が変動しても、オペアンプ１６が発振することない。
【００３５】
［リセットモード］
静電容量検出回路２は、リセットモードにおいて、図２に示すように、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ６をオンにし、スイッチＳＷ４、ＳＷ５をオフにする。
オペアンプ１６は、負入力端子（−）の電圧が、キャパシタＣ２の蓄積電荷に応じた参照電圧ＶＲＥＦ１となるように電圧信号Ｓ１６を出力する。
リセットモードでは、スイッチＳＷ４がオフになり、スイッチＳＷ３，ＳＷ６がオンになるため、キャパシタＣ３に蓄積された電荷に応じた電圧がＡＤＣ６によってデジタルに変換される。
信号処理回路１では、リセットモードにおいて、スイッチＳＷ２がオンになり、参照電圧供給点５３の参照電圧ＶＲＥＦ２に応じてキャパシタＣ２に電荷が蓄積される。
このとき、オペアンプ１６の増幅率は１であるため、正帰還経路が形成されても、発振することはない。
【００３６】
図３に示す駆動信号Ｓ１０，Ｓ１２の電圧レベル、スイッチＳＷ１のオン／オフ、電圧信号Ｓ１６の電圧レベルを参照して信号処理回路１の動作を説明する。
図２に示すタイミングｔ１で、電圧信号Ｓ１６が０Ｖの状態で、スイッチＳＷ１がオンになりリセット状態になると、スイッチＳＷ２がオンになり、オペアンプ１６の電圧信号Ｓ１６と負入力端子（−）との電圧が一致する。
このとき、スイッチＳＷ２がオンであるので、参照電圧点５１（正入力端子（＋））の電圧は参照電圧ＶＲＥＦ２になる。
そのため、電圧信号Ｓ１６も参照電圧ＶＲＥＦ２になる。
【００３７】
次に、図２に示すタイミングｔ２で、スイッチＳＷ１がオフになり積分モードになると参照電圧ＶＲＥＦ２を基準として、電荷信号Ｓ１４に応じた電荷が積分キャパシタＣ１に蓄積され、それに応じて電圧信号Ｓ１６のレベルが、積分キャパシタＣ１が飽和状態になるまで上昇する。このとき、駆動信号Ｓ１０がハイレベルで駆動信号Ｓ１２がローレベルのであり、それに応じた電荷信号Ｓ１４がオペアンプ１６の負入力端子（−）に供給されている。
また、スイッチＳＷ２はオフであるため、参照電圧点５１はキャパシタＣ２の蓄積電荷に応じた電圧となる。
また、キャパシタＣ３には、オペアンプ１６の負入力端子（−）と参照電圧供給点５３との間の電圧を、キャパシタＣ１とキャパシタＣ３の容量で分圧した電圧に応じた電荷が蓄積される。
【００３８】
次に、図２に示すタイミングｔ３で、スイッチＳＷ１がオンになりリセットモードになると、電圧信号Ｓ１６は、負入力端子（−）のレベル、すなわち参照電圧ＶＲＥＦ２となる。
また、スイッチＳＷ４はオフ、スイッチＳＷ７，ＳＷ９がオンになる。そして、ＡＤＣ６が、キャパシタＣ３の蓄積電荷に応じた電圧をデジタル変換する。
また、スイッチＳＷ２がオンになるため、参照電圧供給点５３の参照電圧ＶＲＥＦ２に応じた電荷がキャパシタＣ２に蓄積される。
【００３９】
次に、図２に示すタイミングｔ４で、スイッチＳＷ１がオフになり積分モードになると参照電圧ＶＲＥＦ２を基準とて、電荷信号Ｓ１４に応じた電荷がキャパシタＣ１に蓄積され、それに応じて電圧信号Ｓ１６のレベルが、キャパシタＣ１が飽和状態になるまで下降する。このとき、駆動信号Ｓ１０がローレベルで駆動信号Ｓ１２がハイレベルであり、前述したタイミングｔ２の場合と逆になる。そのため、キャパシタＣ１に蓄積される電荷の極性がタイミングｔ２の場合と逆になり、電圧信号Ｓ１６のレベルは下降する。
【００４０】
以上説明したように、信号処理回路１によれば、積分モードにおいて、スイッチＳＷ２がオフになるため、オペアンプ１６の出力端子から正入力端子（＋）への正帰還経路が遮断される。そのため、参照電圧供給点５３のインピーダンスが０ではないことに起因して参照電圧供給点５３に接続される信号線の電圧が変動しても、静電容量検出回路２が発振することを回避できる。このときは、オペアンプ１６の正入力端子（＋）には、キャパシタＣ２の蓄積電荷に応じた参照電圧ＶＲＥＦ１が供給されるので、オペアンプ１６は適切に動作する。
【００４１】
また、信号処理回路１によれば、積分モードにおいて、抵抗４０とキャパシタＣ２がノイズフィルタとして機能し、オペアンプ１６の正入力端子（＋）に供給される参照電圧ＶＲＥＦ１がノイズの影響を受けることを抑制できる。その結果、ノイズがサンプリングされることを回避し、高性能を実現できる。
【００４２】
また、信号処理回路１では、リセットモードにおいて、スイッチＳＷ２がオンになり、参照電圧供給点５３の参照電圧ＶＲＥＦ２に応じてキャパシタＣ２に電荷が蓄積される。そのため、キャパシタＣ２の蓄積電荷が減少しても、再度、チャージすることができる。また、オペアンプ１６は負帰還によってゲインが１になっているため、正帰還経路が形成されても、発振することはない。
【００４３】
＜第２実施形態＞
図４は、本発明の第２実施形態に係る信号処理回路１０１の構成図である。
信号処理回路１０１は、静電容量検出回路１０２、サンプルホールド回路４、ＡＤＣ６および制御回路３０等を有する
図４において、図１と同じ構成要素については同じ符号を付し、説明は省略する。
以下、信号処理回路１０１について、信号処理回路１との相違点を中心に説明する。
図４に示すように、電圧供給回路１２２は、オペアンプ１６の正入力端子（＋）に外部の電圧供給回路（図示せず）から参照電圧ＶＲＥＦ２を供給する。
オペアンプ１６の出力端子とオペアンプ１６の正入力端子（＋）との間には、正帰還経路が形成されている。
【００４４】
当該正帰還経路上には、オペアンプ１６の正入力端子（＋）から出力端子に向けて、スイッチＳＷ２、抵抗４０が設けられ、抵抗４０がスイッチＳＷ５，ＳＷ６に接続されている。
抵抗４０とスイッチＳＷ５，ＳＷ６との間の点５３は、キャパシタＣ２を介してＶＳＳに接続されている。
【００４５】
信号処理回路１０１では、積分モードにおいて、第１実施形態と同様にスイッチＳＷ２がオフになる。発振が回避される。また、オペアンプ１６の正入力端子（＋）には外部の電圧供給回路から参照電圧ＶＲＥＦ２が供給される。
ここで、参照電圧ＶＲＥＦ２を供給する電圧供給回路のインピーダンスは理想的には無現大であるが、実際には０ではないため、参照電圧ＶＲＥＦ２も変動するが、正帰還経路が遮断されているため、信号処理回路１０１は発振しない。
また、点５３は、キャパシタＣ２の蓄積電荷に応じた電圧となるため、サンプルホールド回路４は第１実施形態と同様に適切に動作する。
また、リセットモードでは、スイッチＳＷ２がオンになり、参照電圧ＶＲＥＦ２に応じてキャパシタＣ２に電荷が蓄積される。
【００４６】
以上説明したように、信号処理回路１０１によれば、積分モードにおいて、スイッチＳＷ２がオフになるため、第１実施形態と同様に、回路が発振することを効果的に回避できる。
【００４７】
本発明は上述した実施形態には限定されない。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
例えば、図１および図４に示す構成において、抵抗４０を設けない場合においても、本発明は適用可能である。
また、センサ１４、積分回路２０、電圧供給回路２２、サンプルホールド回路４等の構成についても特に限定されるものではない。
【産業上の利用可能性】
【００４８】
本発明は、被測定キャパシタの静電容量を検出するシステムに適用可能である。
【符号の説明】
【００４９】
１，１０１…静電容量検出回路、４…サンプルホールド回路、１０，１２…駆動回路、１４…センサ、１６…オペアンプ、２０…積分回路、２２，１２２…電圧供給回路、３０…制御回路、４０…抵抗、ＳＷ１，２，３，４，５，６…スイッチ、Ｃ１，Ｃ２，Ｃ３，Ｃ１０１，Ｃ１０３…コンデンサ
【図１】
2015146496.tif 000003
【図２】
2015146496.tif 000004
【図３】
2015146496.tif 000005
【図４】
2015146496.tif 000006
【図５】
2015146496.tif 000007