(57)【要約】【課題】スイッチング素子に過電流が流れていることを検出できる新たなスイッチング素子の駆動回路を提供する。【解決手段】第１のタイミングから第２のタイミングまでの過電流検出期間内にゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅを判定時間Ｔｊｄｅ継続して上回ったとの条件、及びセンス電圧Ｖｓｅが短絡閾値ＳＣを上回ったとの条件の論理積が真であると判断された場合、スイッチング素子に過電流が流れている旨判断する。ここで、判定電圧Ｖｊｄｅは、ミラー電圧よりも高い電圧であって、ゲート電圧Ｖｇｅの上限電圧以下の電圧に設定されている。また、第１のタイミングは、充電処理の開始タイミングに設定されている。さらに、第２のタイミングは、上記過電流が流れないと仮定した場合にスイッチング素子のミラー期間が終了するタイミングに設定されている。【選択図】      図５
2015019554.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子（Ｓ￥＃）をオン状態に切り替えるべく、前記スイッチング素子の開閉制御端子に電荷を充電する充電手段（２４，２６）と、
第１のタイミングから第２のタイミングまでの過電流検出期間内に前記開閉制御端子の電圧が判定電圧を上回った場合、前記スイッチング素子の一対の主端子間に過電流が流れている旨判断する過電流判断手段と、
を備え、
前記判定電圧は、前記スイッチング素子のミラー電圧よりも高い電圧であって、前記開閉制御端子の上限電圧以下の電圧に設定され、
前記第１のタイミングは、前記一対の主端子間に過電流が流れると仮定した場合に前記開閉制御端子の電圧が前記判定電圧に到達するタイミング以前のタイミングに設定され、
前記第２のタイミングは、前記第１のタイミングよりも後のタイミングから、前記一対の主端子間に過電流が流れないと仮定した場合に前記開閉制御端子の電圧が前記判定電圧に到達するタイミングよりも前のタイミングまでの期間内に設定されていることを特徴とするスイッチング素子の駆動回路。
【請求項２】
前記一対の主端子間に流れる電流を検出する電流検出手段（Ｓｔ，４２）をさらに備え、
前記過電流判断手段は、前記過電流検出期間内において、前記開閉制御端子の電圧が前記判定電圧を上回ったことに加えて、前記電流検出手段によって検出された電流が閾値電流を超えた場合、前記一対の主端子間に過電流が流れている旨判断することを特徴とする請求項１記載のスイッチング素子の駆動回路。
【請求項３】
前記過電流判断手段は、前記過電流検出期間内において、前記開閉制御端子の電圧が前記判定電圧を上回ったことのみをもって前記一対の主端子間に過電流が流れている旨判断することを特徴とする請求項１記載のスイッチング素子の駆動回路。
【請求項４】
前記一対の主端子間に流れる電流が上昇する状況下、前記開閉制御端子に接続された電流流通経路において前記開閉制御端子に向かって電荷が移動するように、前記開閉制御端子に接続された電流流通経路と、前記一対の主端子のうち少なくとも一方に接続された主電流流通経路とが磁気結合されていることを特徴とする請求項１〜３のいずれか１項に記載のスイッチング素子の駆動回路。
【請求項５】
前記過電流判断手段によって過電流が流れている旨判断された場合、前記過電流が流れない場合に前記スイッチング素子をオフ状態に切り替えるときにおける前記開閉制御端子の電荷の放電速度よりも低い放電速度で電荷を放電させることで、前記スイッチング素子を強制的にオフ状態に切り替えるソフト遮断手段（３８，４０）をさらに備えることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子をオン状態に切り替えるべく、前記スイッチング素子の開閉制御端子に電荷を充電する充電手段を備えるスイッチング素子の駆動回路に関する。
【背景技術】
【０００２】
この種の駆動回路としては、例えば下記特許文献１に見られるように、スイッチング素子（ＩＧＢＴ）に過電流が流れる場合にスイッチング素子を保護する過電流保護回路を備えるものが知られている。詳しくは、スイッチング素子は、自身に流れるコレクタ電流と相関を有する微小電流を出力するセンス端子を備えている。そして、保護回路は、センス端子から出力される微小電流が閾値電流を超えたことに基づき、スイッチング素子に過電流が流れていると判断し、スイッチング素子を強制的にオフ状態に切り替える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２９９９８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、本発明者らは、スイッチング素子に過電流が流れていることを検出する手法として、上記特許文献１に記載された手法とは異なる新たな手法を採用することを考えている。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子に過電流が流れていることを検出できる新たなスイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決すべく、本発明は、スイッチング素子（Ｓ￥＃）をオン状態に切り替えるべく、前記スイッチング素子の開閉制御端子に電荷を充電する充電手段（２４，２６）と、第１のタイミングから第２のタイミングまでの過電流検出期間内に前記開閉制御端子の電圧が判定電圧を上回った場合、前記スイッチング素子の一対の主端子間に過電流が流れている旨判断する過電流判断手段と、を備え、前記判定電圧は、前記スイッチング素子のミラー電圧よりも高い電圧であって、前記開閉制御端子の上限電圧以下の電圧に設定され、前記第１のタイミングは、前記一対の主端子間に過電流が流れると仮定した場合に前記開閉制御端子の電圧が前記判定電圧に到達するタイミング以前のタイミングに設定され、前記第２のタイミングは、前記第１のタイミングよりも後のタイミングから、前記一対の主端子間に過電流が流れないと仮定した場合に前記開閉制御端子の電圧が前記判定電圧に到達するタイミングよりも前のタイミングまでの期間内に設定されていることを特徴とする。
【０００７】
スイッチング素子の一対の主端子間に過電流が流れる場合、スイッチング素子のミラー期間が無くなったり、ミラー期間が短くなったりする。この点に鑑み、上記発明では、過電流判断手段を備えるとともに、判定電圧と、過電流検出期間を定める第１のタイミング及び第２のタイミングとを上記のように設定した。
【０００８】
ここで、判定電圧をミラー電圧よりも高い電圧としたのは、過電流が流れていないにもかかわらず、過電流が流れている旨誤判断される事態を回避するためである。また、第２のタイミングが取り得る範囲のうち最も遅いタイミングを上記到達するタイミングよりも前のタイミングとしたのは、判定電圧の設定と同様に、過電流が流れていないにもかかわらず、過電流が流れている旨誤判断される事態を回避するためである。さらに、第１のタイミングが取り得る範囲のうち最も遅いタイミングを上記到達するタイミング以前のタイミングとしたのは、過電流が流れていることを早期に検出するためである。
【０００９】
上記設定によれば、過電流が流れない場合、過電流検出期間内に開閉制御端子の電圧が判定電圧を上回ることはない。これに対し、過電流が流れる場合には、過電流検出期間内に開閉制御端子の電圧が判定電圧を上回ることとなる。このように、上記発明によれば、開閉制御端子の電圧を用いて過電流が流れていることを適切に検出することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態にかかるモータ制御システムの構成図。
【図２】同実施形態にかかる駆動回路の構成図。
【図３】同実施形態にかかる過電流保護処理の手順を示すフローチャート。
【図４】同実施形態にかかる過電流保護処理の一例を示すタイムチャート。
【図５】同実施形態にかかる過電流保護処理の一例を示すタイムチャート。
【図６】第２の実施形態にかかる駆動回路の構成図。
【図７】同実施形態にかかる過電流保護処理の手順を示すフローチャート。
【図８】第３の実施形態にかかる過電流上昇時における磁気結合態様を示す図。
【図９】同実施形態にかかる過電流減少時における磁気結合態様を示す図。
【図１０】同実施形態にかかる過電流保護処理の一例を示すタイムチャート。
【発明を実施するための形態】
【００１１】
（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機を備える車両（例えば、ハイブリッド車両や電気自動車）に適用した第１の実施形態について、図面を参照しつつ説明する。
【００１２】
図１に示すように、モータジェネレータ１０は、車載主機としての多相回転機（３相回転機）であり、図示しない駆動輪に連結されている。モータジェネレータ１０は、インバータ１１を介して「直流電源」としての高電圧バッテリ１２に接続されている。高電圧バッテリ１２の出力電圧は、例えば百Ｖ以上である。なお、高電圧バッテリ１２としては、例えば、リチウムイオン蓄電池やニッケル水素蓄電池を用いることができる。また、本実施形態では、モータジェネレータ１０として、同期機（永久磁石同期機）を用いている。
【００１３】
インバータ１１は、高電位側（上アーム側）のスイッチング素子Ｓ￥ｐ（￥＝Ｕ，Ｖ，Ｗ）及び低電位側（下アーム側）のスイッチング素子Ｓ￥ｎの直列接続体を備えている。詳しくは、インバータ１１は、３組のスイッチング素子Ｓ￥ｐ，Ｓ￥ｎの直列接続体を備え、スイッチング素子Ｓ￥ｐ，Ｓ￥ｎの接続点は、モータジェネレータ１０の￥相に接続されている。
【００１４】
ちなみに、本実施形態では、上記スイッチング素子Ｓ￥＃（＃＝ｐ，ｎ）として、電圧制御形の半導体スイッチング素子を用い、より具体的には、ＩＧＢＴを用いている。本実施形態において、スイッチング素子Ｓ￥＃の出力端子（エミッタ）及び入力端子（コレクタ）が「一対の主端子」に相当する。ここで、コレクタを「第１の主端子」とし、エミッタを「第２の主端子」とすると、第２の主端子の電圧に対するスイッチング素子Ｓ￥＃の開閉制御端子（ゲート）の電圧（ゲート電圧）をスレッショルド電圧Ｖｔｈ以上とすることで、スイッチング素子Ｓ￥＃をオン状態に切り替えることができる。ここで、スレッショルド電圧Ｖｔｈとは、スイッチング素子Ｓ￥＃がオフ状態からオン状態に切り替わる電圧のことである。なお、スイッチング素子Ｓ￥＃には、フリーホイールダイオードＤ￥＃が逆並列に接続されている。
【００１５】
制御装置１４は、低電圧バッテリ１６を電源とし、マイコンを主体として構成されている。制御装置１４は、モータジェネレータ１０の制御量（例えばトルク）をその指令値に制御すべく、インバータ１１を操作する。詳しくは、制御装置１４は、インバータ１１を構成するスイッチング素子Ｓ￥＃を操作すべく、操作信号ｇ￥＃を生成してスイッチング素子Ｓ￥＃に対応する駆動回路ＤＵに出力する。ここで、高電位側の操作信号ｇ￥ｐと、対応する低電位側の操作信号ｇ￥ｎとは、互いに相補的な信号となっている。すなわち、高電位側のスイッチング素子Ｓ￥ｐと、対応する低電位側のスイッチング素子Ｓ￥ｎとは、交互にオン状態とされる。
【００１６】
インターフェース１８は、高電圧システムと低電圧システムとの間を電気的に絶縁しつつ、これらシステム間の信号の伝達を行う機能を有する。ここで、高電圧システムは、高電圧バッテリ１２、インバータ１１及びモータジェネレータ１０を備えるシステムである。また、低電圧システムは、低電圧バッテリ１６及び制御装置１４を備えるシステムである。なお、本実施形態において、インターフェース１８は、光絶縁素子（フォトカプラ）を備えている。
【００１７】
続いて、図２を用いて、駆動回路ＤＵの構成について説明する。
【００１８】
図示されるように、駆動回路ＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０、所定の出力電圧Ｖｏｍ（例えば１５Ｖ）を有する定電圧電源２２、及び定電圧電源２２を電力供給源とする定電流電源２４を備えている。詳しくは、定電流電源２４は、ドライブＩＣ２０の第１の端子Ｔ１を介してＰチャネルＭＯＳＦＥＴ（以下、充電用スイッチング素子２６）のドレインに接続されている。充電用スイッチング素子２６のソースは、ドライブＩＣ２０の第２の端子Ｔ２を介してスイッチング素子Ｓ￥＃のゲートに接続されている。ここで、本実施形態において、定電流電源２４から、第１の端子Ｔ１、充電用スイッチング素子２６及び第２の端子Ｔ２を介してゲートに至るまでの電気経路を「充電経路Ｌｃｈａ」と称すこととする。なお、本実施形態において、定電流電源２４及び充電用スイッチング素子２６が「充電手段」を構成する。
【００１９】
スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体２８を介してドライブＩＣ２０の第３の端子Ｔ３に接続されている。第３の端子Ｔ３は、ＮチャネルＭＯＳＦＥＴ（以下、放電用スイッチング素子３０）を介してスイッチング素子Ｓ￥＃のエミッタに接続されている。
【００２０】
スイッチング素子Ｓ￥＃のゲートは、また、第２の端子Ｔ２及びＮチャネルＭＯＳＦＥＴ（以下、クランプ用スイッチング素子３２）を介してエミッタに接続されている。第２の端子Ｔ２及びクランプ用スイッチング素子３２の接続点は、オペアンプ３４の非反転入力端子に接続され、オペアンプ３４の反転入力端子は、電源３６に接続されている。
【００２１】
ここで、電源３６の出力電圧（以下、クランプ電圧Ｖｃｌａｍｐ）は、例えば、スイッチング素子Ｓ￥＃の信頼性が短時間で過度に低下するような電流が流れない程度の電圧（例えば１２Ｖ）にスイッチング素子Ｓ￥＃のゲート電圧を制限する値に設定されている。本実施形態において、クランプ電圧Ｖｃｌａｍｐは、具体的には、スレッショルド電圧Ｖｔｈ以上の電圧であってかつ定電圧電源２２の出力電圧Ｖｏｍ未満の電圧に設定されている。
【００２２】
スイッチング素子Ｓ￥＃のゲートは、さらに、ソフト遮断用抵抗体３８、ドライブＩＣ２０の第４の端子Ｔ４及びＮチャネルＭＯＳＦＥＴ（以下、ソフト遮断用スイッチング素子４０）を介してエミッタに接続されている。なお、本実施形態において、ソフト遮断用抵抗体３８及びソフト遮断用スイッチング素子４０が「ソフト遮断手段」を構成する。
【００２３】
スイッチング素子Ｓ￥＃は、コレクタ及びエミッタ間に流れる電流（以下、コレクタ電流Ｉｃ）と相関を有する微少電流（例えば、コレクタ電流Ｉｃの「１／１００００」）を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体（センス抵抗４２）を介してエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗４２に電圧降下が生じるため、センス抵抗４２のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流Ｉｃと相関を有する電気的な状態量とすることができる。なお、本実施形態において、エミッタ電位を「０」とし、センス抵抗４２の両端のうちセンス端子Ｓｔ側の電位がエミッタ電位よりも高い場合のセンス電圧Ｖｓｅを正と定義する。また、本実施形態において、センス端子Ｓｔ及びセンス抵抗４２が「電流検出手段」を構成する。
【００２４】
センス電圧Ｖｓｅは、ドライブＩＣ２０の第５の端子Ｔ５を介して、ドライブＩＣ２０の備える駆動制御部４４に入力される。駆動制御部４４は、ドライブＩＣ２０の第６の端子Ｔ６を介して入力される上記操作信号ｇ￥＃に基づき、充電用スイッチング素子２６及び放電用スイッチング素子３０の操作による充電処理及び放電処理を交互に行うことでスイッチング素子Ｓ￥＃を駆動する。詳しくは、充電処理は、操作信号ｇ￥＃がオン操作指令になったと判断された場合、放電用スイッチング素子３０をオフ操作し、また、充電用スイッチング素子２６をオン操作する処理である。すなわち、充電処理は、ゲートに定電流を供給する定電流制御処理である。これにより、スイッチング素子Ｓ￥＃がオン状態に切り替えられる。
【００２５】
なお、定電流制御処理によれば、後述するクランプ処理に起因したゲート充電電流の減少によってスイッチング素子Ｓ￥＃のミラー期間が長くなることを回避することができ、スイッチング損失の増大等を回避することができる。
【００２６】
一方、放電処理は、操作信号ｇ￥＃がオフ操作指令になったと判断された場合、放電用スイッチング素子３０をオン操作に切り替え、また、充電用スイッチング素子２６をオフ操作に切り替える処理である。これにより、スイッチング素子Ｓ￥＃がオフ状態に切り替えられる。
【００２７】
駆動制御部４４は、さらに、クランプ処理を行う。クランプ処理は、充電処理が行われる場合において、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達するタイミングからクランプフィルタ時間Ｔｃｌａｍｐに渡って、オペアンプ３４に対してイネーブル信号を出力する処理となる。すなわち、クランプ処理は、ゲート電圧Ｖｇｅがその上限電圧（定電圧電源２２の出力電圧Ｖｏｍ）に到達する前からゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐで制限する処理である。これにより、クランプ用スイッチング素子３２のゲート電圧の操作によってクランプ用スイッチング素子３２のオン抵抗を調整し、第２の端子Ｔ２及びクランプ用スイッチング素子３２の接続点の電圧をクランプ電圧Ｖｃｌａｍｐで制限する。
【００２８】
ここで、本実施形態において、所定電圧Ｖαは、スレッショルド電圧Ｖｔｈ以上であってかつクランプ電圧Ｖｃｌａｍｐ未満の電圧に設定されている。より具体的には、所定電圧Ｖαは、スレッショルド電圧Ｖｔｈの取り得る範囲「Ｖｔｈｍｉｎ〜Ｖｔｈｍａｘ」の最大値Ｖｔｈｍａｘに設定されている。これは、スイッチング素子Ｓ￥＃が確実にオン状態に切り替えられてからクランプ処理を開始するための設定である。つまり、スレッショルド電圧Ｖｔｈは、コレクタ電流Ｉｃや、スイッチング素子Ｓ￥＃の個体差等によってばらつく。このため、所定電圧Ｖαをスレッショルド電圧Ｖｔｈとして想定される最大値に設定することで、スイッチング素子Ｓ￥＃が確実にオン状態に切り替えられてからクランプ処理を開始することができる。
【００２９】
クランプ処理によれば、例えば上下アーム短絡が生じてスイッチング素子Ｓ￥＃に過電流（短絡電流）が流れる場合において、後述するソフト遮断処理によってスイッチング素子Ｓ￥＃がオフ状態に切り替えられるまでにスイッチング素子Ｓ￥＃に流れるコレクタ電流Ｉｃを制限することができる。
【００３０】
ちなみに、クランプフィルタ時間Ｔｃｌａｍｐは、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達してからセンス電圧Ｖｓｅが短絡閾値ＳＣ（「閾値電流」に相当）を超えるまでの時間の最大値よりもやや長い時間に設定すればよい。ここで、短絡閾値ＳＣは、スイッチング素子Ｓ￥＃の信頼性を維持可能なコレクタ電流Ｉｃの上限値に対応するセンス電圧Ｖｓｅに設定されている。
【００３１】
続いて、図３を用いて、本実施形態にかかる過電流保護処理について説明する。ここで、図３は、上記処理の手順を示すフローチャートである。この処理は、駆動制御部４４によって例えば所定周期で繰り返し実行される。
【００３２】
この一連の処理では、まずステップＳ１０において、現在のタイミングが過電流検出期間内であるか否かを判断する。ここで、過電流検出期間とは、第１のタイミング及び第２のタイミングによって定められる期間である。以下、第１のタイミング及び第２のタイミング、並びにこれらタイミングを定めるために必要な判定電圧Ｖｊｄｅの設定手法について説明する。
【００３３】
まず、判定電圧Ｖｊｄｅについて説明すると、判定電圧Ｖｊｄｅは、スイッチング素子Ｓ￥＃のミラー電圧Ｖｍｉｌよりも高い電圧であって、上限電圧Ｖｏｍ以下の電圧（例えば１４．５Ｖ）に設定されている。ここで、判定電圧Ｖｊｄｅをミラー電圧よりも高い電圧に設定するのは、充電処理が行われる状況下において、スイッチング素子Ｓ￥＃に過電流が流れていないにもかかわらず、過電流が流れている旨誤判断される事態を回避するためである。
【００３４】
ここで、本実施形態において、判定電圧Ｖｊｄｅは、スレッショルド電圧Ｖｔｈの最大値Ｖｔｈｍａｘ（＞Ｖｍｉｌ）以上の電圧であって、上限電圧Ｖｏｍ未満の電圧に設定されている。より詳しくは、判定電圧Ｖｊｄｅは、クランプ電圧Ｖｃｌａｍｐよりも高い電圧であって、上限電圧Ｖｏｍ未満の電圧に設定されている。
【００３５】
続いて、第１のタイミングについて説明すると、第１のタイミングは、充電処理の開始タイミング（充電手段による充電開始タイミング）から、スイッチング素子Ｓ￥＃に過電流が流れると仮定した場合にゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅに到達するタイミングまでの期間内に設定されている。ここで、第１のタイミングが取り得る範囲のうち最も遅いタイミングを上記到達するタイミングとしたのは、スイッチング素子Ｓ￥＃に過電流が流れていることを早期に検出するためである。つまり、第１のタイミングを上記到達するタイミングよりも遅いタイミングとすると、上記到達するタイミングから第１のタイミングまでの時間だけ過電流の検出が遅れることとなる。ここで、本実施形態において、第１のタイミングは、充電処理の開始タイミングに設定されている。
【００３６】
続いて、第２のタイミングについて説明すると、第２のタイミングは、第１のタイミングよりも後のタイミングから、スイッチング素子Ｓ￥＃に過電流が流れないと仮定した場合にゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅに到達するタイミングよりも前のタイミングまでの期間内に設定されている。ここで、第２のタイミングが取り得る範囲のうち最も遅いタイミングを上記前のタイミングとしたのは、充電処理が行われる状況下、スイッチング素子Ｓ￥＃に過電流が流れていないにもかかわらず、過電流が流れている旨誤判断される事態を回避するためである。つまり、第２のタイミングを上記前のタイミング以降のタイミングに設定すると、過電流が流れていないにもかかわらず、過電流検出期間内にゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅを超えることとなり、その結果、過電流が流れている旨誤判断されるおそれがある。
【００３７】
ここで、本実施形態において、第２のタイミングは、スイッチング素子Ｓ￥＃に過電流が流れないと仮定した場合にスイッチング素子Ｓ￥＃のミラー期間が終了するタイミングに設定されている。
【００３８】
ステップＳ１０において肯定判断された場合には、ステップＳ１２、Ｓ１４においてスイッチング素子Ｓ￥＃に過電流が流れているか否かを判断する。詳しくは、ステップＳ１２では、ゲート電圧Ｖｇｅが判定時間Ｔｊｄｅ継続して判定電圧Ｖｊｄｅを上回ったか否かを判断する。
【００３９】
ステップＳ１２において肯定判断された場合には、ステップＳ１４に進み、センス電圧Ｖｓｅが短絡閾値ＳＣを上回っているか否かを判断する。なお、本実施形態において、ステップＳ１０〜Ｓ１４の処理が「過電流判断手段」を構成する。
【００４０】
ステップＳ１４において肯定判断された場合には、スイッチング素子Ｓ￥＃に過電流が流れている旨判断し、ステップＳ１６に進む。ステップＳ１４では、充電用スイッチング素子２６及び放電用スイッチング素子３０をオフ操作してかつ、ソフト遮断用スイッチング素子４０をオン操作するソフト遮断処理を行う。これにより、スイッチング素子Ｓ￥＃が強制的にオフ状態に切り替えられる。
【００４１】
ちなみに、ソフト遮断用抵抗体３８は、ゲート電荷の放電経路の抵抗値を大きくするために設けられる。これは、コレクタ電流Ｉｃが過大である状況下にあっては、スイッチング素子Ｓ￥＃をオン状態からオフ状態へと切り替える速度（ゲート電荷の放電速度）を高くすると、サージ電圧が過大となるおそれがあることに鑑みた設定である。本実施形態では、ソフト遮断用抵抗体３８の抵抗値Ｒａが、放電用抵抗体２８の抵抗値Ｒｂよりも高く設定されている。すなわち、ソフト遮断用抵抗体３８を介してゲート電荷を放電する場合の放電速度は、放電処理によって放電用抵抗体２８を介してゲート電荷を放電する場合の放電速度よりも低くなる。
【００４２】
続くステップＳ１８では、フェール信号ＦＬを出力する処理を行う。これにより、フェール信号ＦＬは、ドライブＩＣ２０の第７の端子Ｔ７を介して低電圧システム（制御装置１４）に出力される。このフェール信号ＦＬによって、インバータ１１のシャットダウンが行われる。
【００４３】
なお、上記ステップＳ１０〜Ｓ１４において否定判断された場合や、ステップＳ１８の処理が完了した場合には、この一連の処理を一旦終了する。
【００４４】
続いて、図４及び図５に、過電流保護処理の一例を示す。詳しくは、図４は、過電流が流れていない通常時における過電流保護処理の一例であり、図５は、上下アーム短絡が生じた場合における過電流保護処理の一例である。
【００４５】
まず、図４を用いて説明する。ここで、図４（ａ）は、ゲート電圧Ｖｇｅの推移を示し、図４（ｂ）は、充電用スイッチング素子２６の操作状態の推移を示し、図４（ｃ）は、クランプ用スイッチング素子３２の操作状態の推移を示す。また、図４（ｄ）は、ソフト遮断用スイッチング素子４０の操作状態の推移を示し、図４（ｅ）は、センス電圧Ｖｓｅの推移を示す。
【００４６】
図示される例では、第１のタイミングである時刻ｔ１において、充電処理が開始されることで、放電用スイッチング素子３０がオフ操作に切り替えられ、また、充電用スイッチング素子２６がオン操作に切り替えられる。これにより、ゲート電圧Ｖｇｅが上昇し始める。
【００４７】
その後、時刻ｔ２において、ゲート電圧Ｖｇｅがスレッショルド電圧Ｖｔｈに到達することで、コレクタ電流Ｉｃ及びセンス電圧Ｖｓｅが上昇し始める。
【００４８】
その後、時刻ｔ３においてゲート電圧Ｖｇｅがミラー電圧Ｖｍｉｌに到達し、時刻ｔ４においてミラー期間の終了タイミング（第２のタイミング）となる。ここで、過電流が流れない通常時においては、ミラー期間が存在するため、過電流検出期間内においてゲート電圧は判定電圧Ｖｊｄｅを上回ることはない。
【００４９】
その後、時刻ｔ５において、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断される。これにより、オペアンプ３４に対してイネーブル信号が出力されることで、クランプ処理が開始される。その後、時刻ｔ６において、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐとなる。
【００５０】
そして、時刻ｔ５からクランプフィルタ時間Ｔｃｌａｍｐが経過する時刻ｔ７において、クランプ処理が終了し、クランプ用スイッチング素子３２がオフ操作に切り替えられる。これにより、その後、ゲート電圧Ｖｇｅは、定電圧電源２２の出力電圧Ｖｏｍに到達する。
【００５１】
続いて、図５を用いて、上下アーム短絡が生じる場合の一例を示す。ここで、図５（ａ）〜図５（ｅ）は、先の図４（ａ）〜図４（ｅ）に対応している。
【００５２】
図示される例では、時刻ｔ１において充電処理が開始されることで、ゲート電圧Ｖｇｅが上昇し始める。ここで、スイッチング素子Ｓ￥＃に過電流が流れる場合、ミラー期間が無くなる。このため、時刻ｔ１の後、ミラー期間を経ることなく、時刻ｔ２においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断される。これにより、クランプ処理が開始される。なお、本実施形態では、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達してからクランプフィルタ時間Ｔｃｌａｍｐが経過するまでの期間に、センス電圧Ｖｓｅが短絡閾値ＳＣを上回っていると判断された場合、時刻ｔ２からクランプフィルタ時間Ｔｃｌａｍｐが経過するときであっても、クランプ処理を継続する。
【００５３】
その後、時刻ｔ３において、ゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅを超えたと判断される。そして、過電流検出期間（時刻ｔ１〜ｔ５）内である時刻ｔ４において、時刻ｔ３から判定時間Ｔｊｄｅに渡って継続してゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅを超えたとの条件、及びセンス電圧Ｖｓｅが短絡閾値ＳＣを超えたとの条件の論理積が真であると判断される。これにより、ソフト遮断用スイッチング素子４０がオン操作に切り替えられることで、スイッチング素子Ｓ＊＃が強制的にオフ状態とされる。
【００５４】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００５５】
（１）過電流検出期間内において、ゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅを判定時間Ｔｊｄｅ継続して上回ったとの条件、及びセンス電圧Ｖｓｅが短絡閾値ＳＣを超えたとの条件の論理積が真であると判断された場合、スイッチング素子Ｓ￥＃に過電流が流れている旨判断した。これにより、過電流が流れていることを適切に検出することができる。
【００５６】
特に本実施形態では、過電流の検出にセンス電圧Ｖｓｅを用いたことが、ノイズ等に起因した過電流の誤検出を回避し、過電流の検出精度を向上させることに寄与している。
【００５７】
（２）スイッチング素子Ｓ￥＃に過電流が流れていると判断された場合、ソフト遮断処理を行った。これにより、スイッチング素子Ｓ￥＃をオフ状態に切り替える場合に生じるサージ電圧を抑制することができ、ひいてはスイッチング素子Ｓ￥＃の信頼性が低下することを回避できる。
【００５８】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００５９】
本実施形態では、図６に示すように、センス端子、センス抵抗４２及び第５の端子Ｔ５が除去されている。そして、ゲート電圧Ｖｇｅのみを用いてスイッチング素子Ｓ￥＃に過電流が流れていることを検出する。なお、図６は、本実施形態にかかる駆動回路ＤＵを示す図である。図６において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付している。
【００６０】
図７に、本実施形態にかかる処理の手順を示す。この処理は、駆動制御部４４によって例えば所定周期で繰り返し実行される。なお、図７において、先の図３に示した処理と同一の処理については、便宜上、同一のステップ番号を付している。
【００６１】
本実施形態では、先の図３におけるステップＳ１４の処理が除去されている。すなわち、本実施形態では、過電流検出期間内において、判定時間Ｔｊｄｅ継続してゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅを上回ったと判断された場合、スイッチング素子Ｓ￥＃に過電流が流れている旨判断する。
【００６２】
なお、上記ステップＳ１０、Ｓ１２において否定判断された場合や、ステップＳ１８の処理が完了した場合には、この一連の処理を一旦終了する。
【００６３】
以上説明した本実施形態によれば、上記第１の実施形態の（２）の効果に加えて、以下の効果が得られるようになる。
【００６４】
（３）過電流検出期間内において、ゲート電圧Ｖｇｅが判定時間Ｔｊｄｅ継続して判定電圧Ｖｊｄｅを上回ったことのみをもってスイッチング素子Ｓ￥＃に過電流が流れている旨判断した。これにより、過電流が流れていることを適切に検出することができる。
【００６５】
特に本実施形態では、過電流の検出にゲート電圧Ｖｇｅのみを用いる構成を採用した。こうした構成により、過電流を検出するために、センス端子Ｓｔ、センス抵抗４２及び第５の端子Ｔ５等、コレクタ電流Ｉｃを検出する手段を不要とすることができる。これにより、駆動回路ＤＵ等の構成の簡素化を図ることができ、ひいては駆動回路ＤＵが実装される基板の小型化を図ることができる。
【００６６】
（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６７】
本実施形態では、駆動回路ＤＵとして、コレクタ電流Ｉｃが上昇する状況下、ゲートに接続された充電経路Ｌｃｈａにおいてゲートに向かって電荷が移動するように、充電経路Ｌｃｈａと、コレクタ及びエミッタのうち少なくとも一方に接続された主電流流通経路（コレクタ電流Ｉｃの流通経路）とが磁気結合されているものを用いる。
【００６８】
まず、図８及び図９を用いて、磁気結合のメカニズムについて説明する。ここで、図８及び図９は、先の図２に示した駆動回路ＤＵにおける低電位側のスイッチング素子Ｓ￥ｎ周辺の構成を示す図である。なお、図８及び図９では、充電用スイッチング素子２６やドライブＩＣ２０の端子等の図示を省略している。
【００６９】
図示されるように、コレクタ及びエミッタのうち少なくとも一方に接続された主電流流通経路、及びゲートに接続された充電経路Ｌｃｈａには、配線インダクタンスが存在する。図８及び図９には、一対の主電流流通経路のうちコレクタに接続された経路に配線インダクタンス「ｌｍ」が存在することを示し、充電経路Ｌｃｈａに配線インダクタンス「ｌｇ」が存在することを示した。本実施形態では、これら配線インダクタンスｌｍ，ｌｇが磁気結合されている。詳しくは、図８に示すように、コレクタ電流Ｉｃが上昇する（コレクタ電流Ｉｃの変化速度が正の値となる）状況下、充電経路Ｌｃｈａにおいて定電流電源２４側からゲートへと電荷が移動するように、これら配線インダクタンスｌｍ，ｌｇが磁気結合されている。ここで、定電流電源２４側からゲートへと電荷が移動するのは、スイッチング素子Ｓ￥ｎのゲート及びエミッタ間容量を介してゲート側からエミッタ側へと電流が流れ込むことに起因する。
【００７０】
なお、図９に示すように、コレクタ電流Ｉｃが減少する（コレクタ電流Ｉｃの変化速度が負の値となる）状況下においては、充電経路Ｌｃｈａにおいてゲート電荷が放電されるように、上記配線インダクタンスｌｍ，ｌｇが磁気結合されている。ここで、ゲート電荷が放電されるのは、ゲート及びエミッタ間容量を介してエミッタ側からゲート側へと電流が流れ込むことに起因する。
【００７１】
図１０に、本実施形態にかかる過電流保護処理の一例を示す。なお、図１０は、先の図５（ａ）に対応している。
【００７２】
図示される例では、時刻ｔ１において充電処理によってゲート電圧が上昇し始める。ここで、磁気結合する駆動回路ＤＵにおけるゲート電圧Ｖｇｅの上昇速度は、磁気結合しない駆動回路ＤＵにおけるゲート電圧Ｖｇｅの上昇速度よりも高い。このため、磁気結合する駆動回路ＤＵにおいてゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅに到達するタイミング（時刻ｔ２）は、磁気結合ない駆動回路ＤＵにおいてゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅに到達するタイミング（時刻ｔ３）よりも早くなる。すなわち、磁気結合する駆動回路ＤＵにおける過電流検出タイミングは、磁気結合しない駆動回路ＤＵにおける過電流検出タイミングよりも早くなる。
【００７３】
これにより、磁気結合する駆動回路ＤＵにおいてソフト遮断処理が開始されるタイミング（時刻ｔ４）は、磁気結合しない駆動回路ＤＵにおいてソフト遮断処理が開始されるタイミング（時刻ｔ５）よりも早くなる。したがって、本実施形態によれば、上記第１の実施形態で得られる効果に加えて、過電流が流れる場合にスイッチング素子Ｓ￥＃を迅速にオフ状態に切り替えることができるといった効果を得ることができる。
【００７４】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００７５】
・過電流検出期間の開始タイミングを定める第１のタイミングとしては、充電処理の開始タイミングに限らない。例えば、第１のタイミングを、スイッチング素子Ｓ￥＃に過電流が流れると仮定した場合にゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅに到達するタイミングに設定してもよい。また、例えば、第１のタイミングを、充電処理の開始タイミングよりもやや前のタイミングに設定してもよい。
【００７６】
また、過電流検出期間の終了タイミングを定める第２のタイミングとしては、ミラー期間の終了タイミングに限らない。例えば、第２のタイミングを、ミラー期間の終了タイミングよりも後のタイミングから、ゲート電圧Ｖｇｅが上限電圧Ｖｏｍに到達する前のタイミングまでの期間内に設定してもよい。
【００７７】
・上記第１，第２の実施形態において、図３，図７のステップＳ１２の処理を、ゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅを超えたか否かを判断する処理に変更してもよい。すなわち、この場合、判定時間Ｔｊｄｅが「０」となるため、例えば上記第２の実施形態において、過電流検出期間内にゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅを超えたタイミングでソフト遮断処理が開始されることとなる。
【００７８】
・判定電圧Ｖｊｄｅを上限電圧Ｖｏｍに設定してもよい。
【００７９】
・上記各実施形態では、スイッチング素子Ｓ￥＃に過電流が流れることで、ミラー期間が無くなる状況を例示したがこれに限らない。例えば、過電流の大きさによっては、ミラー期間が無くならないまでも、ミラー期間が短くなることが考えられる。この場合であっても、過電流が流れるときには、過電流検出期間内にゲート電圧Ｖｇｅが判定電圧Ｖｊｄｅを超えることから、過電流が流れていることを検出できる。
【００８０】
・「電流検出手段」としては、センス端子Ｓｔ及びセンス抵抗４２を備えるものに限らない。例えば、センス端子Ｓｔからエミッタまでの電気経路を流れる電流を検出可能であるなら、ホール素子を備えるもの等、他の電流検出手段であってもよい。また、例えば、コレクタ及びエミッタ間電圧Ｖｃｅを検出する電圧検出手段（電圧センサ）を駆動回路ＤＵに備え、電圧センサの検出値に基づきコレクタ電流を検出するものであってもよい。
【００８１】
・「ソフト遮断手段」としては、ゲート電荷の放電経路の抵抗値を増大させることで、ゲート電荷の放電速度を低下させるものに限らない。例えば、以下（Ａ），（Ｂ）に説明するものであってもよい。
【００８２】
（Ａ）先の図２において、ソフト遮断用抵抗体３８、第４の端子Ｔ４及びソフト遮断用スイッチング素子４０を除去する。そして、第３の端子Ｔ３及び放電用スイッチング素子３０の接続点にスイッチング素子（例えばＭＯＳＦＥＴ）を介して電源（定電流電源）を接続する。そして、上記スイッチング素子をオン操作して電源から上記接続点に電荷を供給することで、ソフト遮断処理時におけるゲート電荷の放電速度を、過電流が流れない通常時の放電速度よりも低くする構成をソフト遮断手段として用いてもよい。これは、上記接続点に電源から電荷を供給することで、ゲート電荷の放電が妨げられることを利用したものである。
【００８３】
（Ｂ）先の図２において、ソフト遮断用抵抗体３８、第４の端子Ｔ４及びソフト遮断用スイッチング素子４０を除去する。そして、放電用スイッチング素子３０のソースを、スイッチング素子Ｓ￥＃のエミッタ又はエミッタよりも高電位となる部位（例えば、エミッタ電位よりも高い電位を出力電位とする電源）のうちいずれかとを選択的に接続可能な通電操作式のスイッチング素子（例えばＭＯＳＦＥＴ）によって接続する。そして、上記スイッチング素子の通電操作により、ソフト遮断処理時において、放電用スイッチング素子３０のソース及び上記高電位となる部位を接続することで、ゲート電荷の放電速度を低くする構成をソフト遮断手段として用いてもよい。
【００８４】
・ゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐで制限するクランプ回路としては、先の図２に例示したものに限らない。例えば、第２の端子Ｔ２及びクランプ用スイッチング素子３２の間に第２の端子Ｔ２側をカソードとしたツェナーダイオードを設けるとともに、オペアンプ３４に代えてコンパレータを用いる構成としてもよい。なお、クランプ回路は必須ではない。
【００８５】
・「充電手段」としては、定電流制御によってゲートを充電するものに限らない。例えば、先の図２において、定電流電源２４を除去してかつ定電圧電源２２を第１の端子Ｔ１に接続し、定電圧制御によってゲートを充電するものであってもよい。
【００８６】
・「スイッチング素子」としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。
【符号の説明】
【００８７】
２４…定電流電源、２６…充電用スイッチング素子、Ｓ￥＃…スイッチング素子。
【図１】
2015019554.tif 000003
【図２】
2015019554.tif 000004
【図３】
2015019554.tif 000005
【図４】
2015019554.tif 000006
【図５】
2015019554.tif 000007
【図６】
2015019554.tif 000008
【図７】
2015019554.tif 000009
【図８】
2015019554.tif 000010
【図９】
2015019554.tif 000011
【図１０】
2015019554.tif 000012