(57)【要約】【課題】２次元電子ガスのキャリア密度を増加させてオン抵抗を低減しつつ電流コラプスを抑制するとともに、リークの増大を抑制すること。【解決手段】基体と、基体上に形成された窒化物系半導体からなる第１半導体層、第１半導体層の上に形成され第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層、および第２半導体層上に選択的に形成され第２半導体層よりもバンドギャップが狭い窒化物系半導体からなるとともに炭素を含む第３半導体層、を含む半導体積層体と、半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられている第１電極と、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第１電極と離間して設けられる第２電極と、を備えることを特徴とする半導体装置を提供する。【選択図】図１
2015023061.tif 000002
【特許請求の範囲】
【請求項１】
基体と、
前記基体上に形成された窒化物系半導体からなる第１半導体層、前記第１半導体層の上に形成され前記第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層、および前記第２半導体層上に選択的に形成され前記第２半導体層よりもバンドギャップが狭い窒化物系半導体からなるとともに炭素を含む第３半導体層、を含む半導体積層体と、
前記半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられている第１電極と、
前記半導体積層体を構成する層のうちの少なくとも一部の層の上に、前記第１電極と離間して設けられる第２電極と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第３半導体層の膜厚をｄ（ｃｍ）とした場合に、前記炭素の濃度が、１．５×１０13／ｄ（ｃｍ-3）以上１．０×１０20（ｃｍ-3）以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３半導体層における、上方に前記第１電極が設けられた領域のうちの少なくとも一部の膜厚が１０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１電極の少なくとも一部が前記第３半導体層の上方に設けられていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１電極が、前記第３半導体層の上方において少なくとも１段の段差を有する階段状を成していることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１電極が、前記第２半導体層とショットキー接触していることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１電極が前記第２半導体層と離間して設けられているとともに、前記第３半導体層が、前記第１電極と前記第２半導体層との間に設けられていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項８】
前記第１電極が前記第３半導体層の上面と接していることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記第２電極が前記第２半導体層とオーミック接触しているとともに、前記第３半導体層と前記第２電極とが離間して設けられていることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第３半導体層が前記第１電極の直下の部分に設けられているとともに、前記基体の面内方向に沿って前記第１電極の内側に収まるように設けられていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
基体上に窒化物系半導体からなる第１半導体層を成長させるステップと、
前記第１半導体層上に、前記第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層を成長させるステップと、
前記第２半導体層上に、前記第２半導体層よりもバンドギャップが狭いバンドギャップの窒化物系半導体からなる第３半導体層を、前記第３半導体層に炭素を添加しつつ成長させるステップと、
前記第３半導体層の一部をエッチング除去するステップと、
前記第３半導体層の少なくとも一部の上に、少なくとも１段の段差を有する階段状を成す電極を形成するステップと、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィールドプレート構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温環境用、大パワー用、あるいは高周波用半導体デバイスの材料として非常に魅力的である。代表的なワイドバンドギャップ半導体として、ＧａＮ、ＡｌＮ、ＩｎＮ、ＢＮまたはこれらのうち２以上の混晶である窒化物系半導体がある。ＡｌＧａＮ／ＧａＮヘテロ接合構造を有する半導体装置は、ピエゾ分極および自発分極によって、ヘテロ接合界面に２次元電子ガスが発生している。この２次元電子ガスは、高い電子移動度とキャリア密度を有している。そのため、このようなＡｌＧａＮ／ＧａＮヘテロ接合構造を有する半導体装置、たとえばショットキーバリアダイオードや電界効果トランジスタは、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。
【０００３】
また、半導体装置の耐圧をより高くするために、ＡｌＧａＮ／ＧａＮヘテロ接合構造を有する素子において、ショットキー電極が、半導体層の表面に形成された絶縁体からなる表面保護膜上に乗り上げた階段形状を成し、フィールドプレート構造を形成しているものが知られている（非特許文献１参照）。
【０００４】
さらに、特許文献１に記載された窒化物半導体装置は、ショットキーバリアダイオード（ＳＢＤ）であって、半導体積層部とショットキー接触するアノード電極と、半導体積層部とオーミック接触するカソード電極とを備える。そして、アノード電極は、下部電極層と上部電極層とによって構成される。アノード電極の下部電極層は、半導体積層部およびマグネシウム（Ｍｇ）からなるｐ型ドーパントがドープされた窒化ガリウム（ＧａＮ）からなるフィールドプレート層（ＧａＮ−ＦＰ層）とショットキー接触している。（特許文献１）。 
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−５４８４５号公報
【非特許文献】
【０００６】
【非特許文献１】N.  Zhang,  U.K.  Mishra,  “High  Breakdown  GaN  HEMT  with  Overlapping  Gate  Structure”,  IEEE  Electron  Device  Letters,  vol.21,  no.9,  2000
【発明の概要】
【発明が解決しようとする課題】
【０００７】
この特許文献１に記載された窒化物半導体装置によれば、ｐ型ドーパントがドープされたＧａＮ−ＦＰ層を設けることにより、ショットキーリークを抑制することができる。しかしながら、特許文献１に記載された窒化物半導体装置においては、半導体積層部とｐ型のＧａＮ−ＦＰ層とによってｐｎ接合が形成される。そのため、ＧａＮ−ＦＰ層の直下における２次元電子ガス（２ＤＥＧ）のキャリア密度が減少することで、半導体装置のオン抵抗の増大や電流コラプスの発生という問題があった。
【０００８】
本発明は、少なくとも上述の課題を解決することを目的とし、２次元電子ガスのキャリア密度を増加させてオン抵抗を低減しつつ電流コラプスを抑制できるとともに、リークの増大を抑制できる半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、上記目的を達成するために、本発明に係る半導体装置は、基体と、基体上に形成された窒化物系半導体からなる第１半導体層、第１半導体層の上に形成され第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層、および第２半導体層上に選択的に形成され第２半導体層よりもバンドギャップが狭い窒化物系半導体からなるとともに炭素を含む第３半導体層、を含む半導体積層体と、半導体積層体を構成する層のうちの少なくとも一部の層の上に設けられるとともに、少なくとも一部が第３半導体層の上に少なくとも１段の段差を有する階段状を成して設けられている第１電極と、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第１電極と離間して設けられる第２電極と、を備えることを特徴とする。
【００１０】
本発明に係る半導体装置は、上記の発明において、第３半導体層の膜厚をｄ（ｃｍ）とした場合に、炭素の濃度が、１．５×１０13／ｄ（ｃｍ-3）以上１．０×１０20（ｃｍ-3）以下であることを特徴とする。また、本発明に係る半導体装置は、この構成において、第３半導体層における第１電極が乗り上げた領域のうちの少なくとも一部の膜厚が１０ｎｍ以上２００ｎｍ以下であることを特徴とする。
【００１１】
本発明に係る半導体装置は、上記の発明において、第１電極の少なくとも一部が第３半導体層の上方に設けられていることを特徴とする。本発明に係る半導体装置は、この構成において、第１電極が、第３半導体層の上方において少なくとも１段の段差を有する階段状を成していることを特徴とする。
【００１２】
本発明に係る半導体装置は、上記の発明において、第１電極が、第２半導体層とショットキー接触していることを特徴とする。
【００１３】
本発明に係る半導体装置は、上記の発明において、第１電極が第２半導体層と離間して設けられているとともに、第３半導体層が、第１電極と第２半導体層との間に設けられていることを特徴とする。
【００１４】
また、本発明に係る半導体装置は、上記の発明において、第１電極が第３半導体層の上面と接していることを特徴とする。
【００１５】
本発明に係る半導体装置は、上記の発明において、第２電極が第２半導体層とオーミック接触しているとともに、第３半導体層と第２電極とが離間して設けられていることを特徴とする。
【００１６】
本発明に係る半導体装置は、上記の発明において、第３半導体層が第１電極の直下の部分に設けられているとともに、基体の面内方向に沿って第１電極の内側に収まるように設けられていることを特徴とする。
【００１７】
本発明に係る半導体装置の製造方法は、基体上に窒化物系半導体からなる第１半導体層を成長させるステップと、第１半導体層上に、第１半導体層よりもバンドギャップが広い窒化物系半導体からなる第２半導体層を成長させるステップと、第２半導体層上に、第２半導体層よりもバンドギャップが狭いバンドギャップの窒化物系半導体からなる第３半導体層を、第３半導体層に炭素を添加しつつ成長させるステップと、第３半導体層の一部をエッチング除去するステップと、第３半導体層の少なくとも一部の上に、少なくとも１段の段差を有する階段状を成す電極を形成するステップと、を含むことを特徴とする。
【発明の効果】
【００１８】
本発明に係る半導体装置およびその製造方法によれば、２次元電子ガスのキャリア密度を増加させてオン抵抗を低減しつつ電流コラプスを抑制できるとともに、リークを低減することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の実施の形態１によるショットキーバリアダイオードを示す断面図である。
【図２】図２は、本発明の実施の形態１に基づいた実施例と、従来技術による比較例とにおける順方向電流の順方向電圧依存性を示すグラフである。
【図３】図３は、本発明の実施の形態１に基づいた実施例と、従来技術による比較例とにおける電極間リーク電流の電圧依存性を示すグラフである。
【図４】図４は、本発明の実施の形態２によるＨＥＭＴ型の電界効果トランジスタを示す断面図である。
【図５】図５は、本発明の実施の形態３によるＨＥＭＴ型の電界効果トランジスタを示す断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、以下の実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付し、重複した説明を適宜省略する。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。まず、本発明の実施の形態について説明するにあたり、本発明の理解を容易にするために、上述した課題を解決すべく本発明者が行った鋭意検討について説明する。
【００２１】
すなわち、本発明者は、半導体装置における２次元電子ガスのキャリア密度を増加させてオン抵抗を低減するために、種々実験および検討を行った。まず、本発明者の知見によれば、従来のショットキーバリアダイオード（ＳＢＤ）などの半導体装置において、上述したフィールドプレート層（ＦＰ層）の構造を設けるとシート抵抗が増加する。これは、ＦＰ層の直下の２次元電子ガス（２ＤＥＧ）のキャリア密度がＦＰ層の膜厚に応じて濃度が低下するためである。
【００２２】
そこで、本発明者は、半導体装置におけるＦＰ層の直下の２ＤＥＧのキャリア密度を増加させる方法について、実験および検討を行った。その結果、アンドープＧａＮから構成される従来のＦＰ層に、積極的に炭素をドープすることによって、ＦＰ層の直下の２ＤＥＧのキャリア密度を増加できることを知見した。従来、炭素は主にｐ型ドーパントのようにして用いられることが多い。そのため、従来の技術常識からは、ＦＰ層に炭素をドープすると２ＤＥＧのキャリア密度が低下すると考えられる。ところが、本発明者が行った実験によれば、ＦＰ層に積極的に炭素をドープすることによって、ＦＰ層の直下の２ＤＥＧのキャリア密度が増加することが確認された。なお、炭素のドーピングと同様にして、ｐ型ドーパントであるマグネシウム（Ｍｇ）をＦＰ層にドープする実験も行ったが、この場合においては２ＤＥＧのキャリア密度の増加は確認されなかった。
【００２３】
本発明者は、この現象に関して改めて検討し、以下のようなメカニズムを想到した。すなわち、半導体装置において、ＦＰ層の格子定数が電子供給層の格子定数未満であることから、ＦＰ層と電子供給層との界面においてＦＰ層側の格子間隔が広がっている。これによって、ＦＰ層に炭素をドープすると、ドープされた炭素はＦＰ層と電子供給層との界面における窒化物系化合物半導体の格子間に収まりやすくなる。これにより、本発明者は、炭素がドナーとして働き、ＦＰ層に深いドナー準位を形成すると考えた。そして、電子供給層を構成する窒化物系化合物半導体のフェルミ準位は、この深いドナー準位に応じてＦＰ層に炭素をドープしていない場合よりも高くなる。その結果、電子供給層と接合する電子走行層を構成する窒化物系化合物半導体のフェルミ準位が伝導帯に対して上がる。本発明者は、以上のようなメカニズムによってＦＰ層の直下の電子走行層における２ＤＥＧのキャリア密度が増加すると考えた。
【００２４】
以上により、炭素のようなＦＰ層に深いドナー準位を形成する不純物をドープすることによって、ＦＰ層の膜厚を必要な膜厚に維持しつつ２ＤＥＧのキャリア密度を増加させて、電流コラプスを抑制できるとともにオン抵抗を低減できる。以下に説明する実施の形態は、以上の鋭意検討に基づいて案出されたものである。
【００２５】
図１は、本発明の実施の形態１による半導体装置であるショットキーバリアダイオードの模式的な断面図である。図１に示すように、実施の形態１に係る半導体装置１００は、基板１１、バッファ層１２、電子走行層１３、電子供給層１４、フィールドプレート層１５、パッシベーション膜１６、アノード電極１７、およびカソード電極１８を備える。
【００２６】
すなわち、基板１１の主面上に、バッファ層１２を介して電子走行層１３が設けられている。また、電子走行層１３上には電子供給層１４が設けられている。さらに、電子供給層１４の表面上に、フィールドプレート層１５、パッシベーション膜１６、アノード電極１７、およびカソード電極１８が設けられている。なお、本明細書中において、「上」および「下」とは、それぞれ基板１１の主面に対して基板１１から遠ざかる向き、および基板１１の主面に対して基板１１に近づく向きを示しており、半導体装置１００が実装された状態における上下方向を指すものではない。
【００２７】
基板１１は、主面（主表面）上にＩＩＩ族窒化物系化合物半導体を形成できる材料、たとえばシリコン、サファイア、酸化亜鉛（ＺｎＯ）等から構成されている。バッファ層１２は、基板１１上にＩＩＩ族窒化物系化合物半導体層を好適に形成するための層である。バッファ層１２は、たとえば窒化アルミニウム（ＡｌＮ）層と窒化ガリウム（ＧａＮ）層とが交互に積層された公知の構造を有する。
【００２８】
第１半導体層としての電子走行層１３は、たとえばアンドープのＧａＮからなる。また、第２半導体層としての電子供給層１４は、電子走行層１３よりもバンドギャップが広いＩＩＩ族窒化物系化合物半導体である、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）からなる。ＡｌｘＧａｙＩｎｚＮのＡｌ組成比ｘは、好適には０．２０以上０．３５以下、より好適には０．２０以上０．３０以下、具体的にはたとえば０．２５である。また、電子供給層１４の膜厚は、好適には１０ｎｍ以上５０ｎｍ以下、より好適には２０ｎｍ以上２５ｎｍ以下である。ここで、電子走行層１３の電子供給層１４との界面には２ＤＥＧ層が発生する。
【００２９】
ここで、電子供給層１４は、ＡｌｘＧａｙＩｎｚＮの単層に限定されず、バンドギャップが異なる複数種類のＩＩＩ族窒化物系化合物半導体を複数積層した構造でも良い。この場合、電子供給層１４内に２ＤＥＧが発生しないように形成するのが好ましい。具体的に例えば、ＧａＮ層とＡｌＮ層とを順次複数回繰り返して積層した構造にしてもよい。この場合の電子供給層１４のバンドギャップは、平均バンドギャップであり、具体的には積層構造を構成する各半導体層の層厚比によって重み付け（積分）をしたバンドギャップの値である。
【００３０】
第３半導体層の一部からなるフィールドプレート層１５は、バンドギャップが電子供給層１４のバンドギャップより狭く、かつ格子定数が電子供給層１４の格子定数より小さい。このフィールドプレート層１５は、炭素（Ｃ）がドープされたＩＩＩ族窒化物系化合物半導体、具体的にたとえばＧａＮから構成される。フィールドプレート層１５における炭素のドープ量は、電子走行層１３の電子供給層１４との界面に生じる２ＤＥＧ層のキャリア密度に対して、ドープしていない場合に比して１０％以上影響を与えることができるドープ量とする。具体的に、本発明者が実験から得た知見によれば、炭素のドープ量は、フィールドプレート層１５の膜厚ｄ（ｃｍ）に応じて、１．５×１０13／ｄ（ｃｍ-3）以上とするのが好ましい。また、結晶成長の観点から、炭素のドープ量は、１×１０20（ｃｍ-3）以下とするのが望ましい。また、電子走行層１３、電子供給層１４、およびフィールドプレート層１５によって、半導体積層体が構成される。
【００３１】
パッシベーション膜１６は、たとえば窒化シリコン（ＳｉＮ）から構成される。パッシベーション膜１６は、主に、フィールドプレート層１５と、アノード電極１７と、カソード電極１８と、カソード電極１８が形成されていない電子供給層１４の表面とを保護する。
【００３２】
第２電極としてのカソード電極１８は、電子供給層１４とオーミック接触する。すなわちカソード電極１８は、たとえば、下部電極層がＴｉ層で上部電極層がＡｌ層（以下、Ｔｉ／Ａｌ）からなる積層構造を有する。これにより、カソード電極１８は、電子供給層１４を介して電子走行層１３に発生した２ＤＥＧ層とオーミック接触する。
【００３３】
第１電極としてのアノード電極１７は、電子供給層１４とショットキー接触する。すなわちアノード電極１７は、たとえばＮｉ／Ａｕの積層構造を有する。これにより、アノード電極１７は、電子供給層１４を介して電子走行層１３に発生した２ＤＥＧ層とショットキー接触する。
【００３４】
また、アノード電極１７とフィールドプレート層１５とは互いに接触しているとともに、カソード電極１８側に向かって延伸している。たとえば、アノード電極１７は、図１のようにフィールドプレート層１５の側面および上面の一部に接触して形成される。また、このフィールドプレート層１５は、少なくともカソード電極１８と離間させる。より好適には、フィールドプレート層１５は、アノード電極１７の直下に設けられ、かつ半導体装置の膜厚方向に対して直角の方向である面方向に沿って、アノード電極１７の内側に収まるように設けられる。
【００３５】
また、アノード電極１７がフィールドプレート層１５上に乗り上げて少なくとも１段の段差を形成している。そして、フィールドプレート層１５の膜厚は、アノード電極１７の直下周辺でフィールドプレート層１５、パッシベーション膜１６、およびアノード電極１７が積層された領域Ａの範囲において、所定膜厚にする。具体的には、フィールドプレート層１５の膜厚を、アノード電極１７とカソード電極１８との間の幅方向に沿ってカソード電極１８側から０．１μｍ以上２．０μｍ以下、好適には０．５μｍ以上２．０μｍ以下の範囲において所定膜厚にする。このフィールドプレート層１５の所定膜厚は、たとえば１０ｎｍ以上２００ｎｍ以下、好適には５０ｎｍ以上２００ｎｍ以下、より好適には、５０ｎｍ以上１５０ｎｍ以下である。なお、アノード電極１７とカソード電極１８との間の幅方向において、フィールドプレート層１５が上述の所定膜厚になる範囲が０．１μｍ未満の場合、フィールドプレート層１５の破壊電圧を超える場合があり、リークを抑制することができない。また、フィールドプレート層１５が上述の所定膜厚になる範囲が２．０μｍより大きい場合、半導体装置１００におけるオン抵抗が悪化してしまう。そのため、リークを抑制しつつオン抵抗を悪化させないためには、アノード電極１７とカソード電極１８との間の幅方向に沿って０．１μｍ以上２．０μｍ以下の範囲において、フィールドプレート層１５の膜厚を上述の所定範囲にする必要がある。また、フィールドプレート層１５が所定膜厚になる範囲を０．５μｍ以上とすればリークをより確実に抑制できるため好ましい。
【００３６】
以上のように構成された半導体装置１００は、次のように製造することができる。まず、基板１１上に、たとえばＭＯＣＶＤ法等の結晶成長法を用いて、バッファ層１２、電子走行層１３、および電子供給層１４を順次成長させる。
【００３７】
次に、電子供給層１４上に、フィールドプレート層１５となるべき半導体層を、炭素をドーピングしつつ成長させる。ここで、この半導体層の成長は、具体的に次のようにして行うことができる。すなわち、たとえば有機金属化学気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  ＣＶＤ）法により、トリメチルガリウム（ＴＭＧａ）とアンモニア（ＮＨ3）とを、それぞれ所定の流量（それぞれたとえば５８μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎ）で導入する。これと同時に、ＴＥＡｓを、ＮＨ3の流量の０．１％以下の一定の流量で流すとともに、成長温度をたとえば１０５０℃として、半導体層をエピタキシャル成長させる。このときの成長圧力を適切に調整することによって、半導体層にドープされる炭素濃度を、半導体層の成長膜厚ｄに応じて、１．５×１０13／ｄ（ｃｍ-3）以上１×１０20（ｃｍ-3）以下とし、炭素濃度として具体的には１０18ｃｍ-3のオーダー以上にする。その後、選択エッチングを行って、所望の領域以外の半導体層を除去することにより、フィールドプレート層１５を形成する。
【００３８】
その後、たとえば電子線蒸着法およびリフトオフ法によりカソード電極１８を形成する。次に、たとえばプラズマエンハンスト化学気相成長（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）法とフォトリソグラフィ技術とエッチングとを用いてパッシベーション膜１６を形成する。次に、電子線蒸着法およびリフトオフ法によりアノード電極１７を形成する。以上の工程により、この実施の形態１による半導体装置１００を製造する。
【００３９】
次に、以上のように構成された実施の形態１による半導体装置１００における効果を確認するために、上述の実施の形態１に基づいた実施例と、従来技術に基づいた比較例とについて説明する。
【００４０】
まず、実施例１および比較例１について説明する。実施例１においては、実施の形態１による半導体装置１００において、フィールドプレート層１５の炭素濃度を１×１０19ｃｍ-3とした。比較例１においては、この半導体装置１００においてフィールドプレート層１５の炭素濃度を５×１０16ｃｍ-3（以下、５Ｅ＋１６ｃｍ-3とも記載する）として、フィールドプレート層をアンドープＧａＮから構成した。表１は、実施例１と比較例１とのそれぞれにおける、炭素濃度、シート抵抗、電子移動度（移動度）、および２ＤＥＧのキャリア密度（２ＤＥＧ濃度）の計測値である。
【００４１】
【表１】
2015023061.tif 000003
【００４２】
表１から、実施例１による半導体装置のシート抵抗が、比較例１による半導体装置のシート抵抗と比較して、大幅に低下していることが分かる。また、実施例１の２ＤＥＧのキャリア密度が、比較例１の２ＤＥＧのキャリア密度と比較して、約２．３倍に増加していることが分かる。すなわち、フィールドプレート層１５に炭素をドープすることによって、２ＤＥＧのキャリア密度の増加とシート抵抗の低下が確認され、オン抵抗が低下することが確認された。
【００４３】
次に、実施例２および比較例２について説明する。実施例２においては、実施の形態１による半導体装置１００において、フィールドプレート層１５の炭素濃度を１×１０19ｃｍ-3とした。比較例２においては、実施例２による半導体装置１００において、フィールドプレート層１５をアンドープＧａＮから構成し、炭素濃度を１×１０16ｃｍ-3とした。なお、実施例２および比較例２において、フィールドプレート層の膜厚は５０ｎｍであり、フィールドプレート層が設けられていない部分のシート抵抗は６００Ω／□である。図２は、実施例２および比較例２による半導体装置における順方向特性、すなわち順方向電流Ｉｆにおける順方向電圧Ｖｆの依存性を示すグラフである。
【００４４】
図２から、順方向電圧Ｖｆの増加に伴った順方向電流Ｉｆの増加率（直線の傾き）は、比較例２による半導体装置に比して、実施例２による半導体装置１００の方が大きいことが分かる。すなわち、実施例２による半導体装置１００の２ＤＥＧのキャリア密度は、比較例２による半導体装置の２ＤＥＧのキャリア密度より、大きくなることが確認された。
【００４５】
次に、実施例３および比較例３について説明する。実施例３においては、実施の形態１による半導体装置１００において、フィールドプレート層１５の炭素濃度を１×１０19ｃｍ-3とした。比較例３においては、実施例３による半導体装置１００においてフィールドプレート層１５をアンドープＧａＮから構成し、炭素濃度を１×１０16ｃｍ-3とした。なお、実施例３および比較例３において、フィールドプレート層１５の膜厚は５０ｎｍとした。図３は、実施例３および比較例３による半導体装置１００におけるアノード電極１７とカソード電極１８との間の電極間リークの電圧依存性の測定結果を示すグラフである。
【００４６】
図３から、比較例３による半導体装置１００の電極間リーク電流の実測値は、３．３×１０-11Ａ程度であることが分かる。ここで比較のために単位長さあたりのリーク電流に換算すると１．０×１０-7μＡ／ｍｍ程度である。これに対し、実施例３による半導体装置１００の電極間リーク電流の実測値は、高々６．５×１０-11Ａ程度で、単位長さあたりのリーク電流に換算すると２．０×１０-7μＡ／ｍｍ程度である。すなわち、フィールドプレート層１５に炭素をドープした実施例３による半導体装置１００においては、フィールドプレート層１５に炭素をドープしていない比較例３による半導体装置と比較して、電極間リーク電流は増加している。しかしながら、ショットキーバリアダイオードなどの半導体装置における電極間リーク電流の許容限界はたとえば約１．０×１０-1μＡ／ｍｍである。この許容限界と比較すると、実施例３による半導体装置１００のリーク電流の増加は無視できる程度の増加に過ぎない。すなわち、本発明の実施の形態１による半導体装置１００によれば、リーク電流の大幅な増加を招くことなく、駆動特性を向上できることが確認された。
【００４７】
以上説明した本発明の実施の形態１による半導体装置１００によれば、次のような効果を得ることができる。すなわち、従来、フィールドプレート層としてアンドープＧａＮ（ｕ−ＧａＮ）からなるＧａＮ−ＦＰ層を用いることによって、ショットキーリークを抑制していた。ところが、この構造においては、オン抵抗が増大してしまう。さらに、この構造においては、２ＤＥＧのキャリア密度におけるフィールドプレート層の膜厚依存性が急峻であった。そのため、フィールドプレート層の膜厚における面内均一性が悪いと、半導体装置の特性が大きくばらつく問題があった。これに対し、実施の形態１による半導体装置１００によれば、フィールドプレート層１５の直下の２ＤＥＧのキャリア密度を増加させることができる。そのため、半導体装置の面方向に沿ってフィールドプレート層１５の膜厚が変動した場合であっても、この膜厚の変動によるキャリア密度の変化は従来に比して緩やかになる。これにより、２ＤＥＧのキャリア密度は、フィールドプレート層１５の膜厚がばらついた場合でも大きく変化することがないため、半導体装置の特性を従来に比して安定させることができる。
【００４８】
次に、本発明の実施の形態２による半導体装置としてのＨＥＭＴ型の電界効果トランジスタについて説明する。図４は、この実施の形態２によるＨＥＭＴ型の電界効果トランジスタの模式的な断面図である。
【００４９】
図４に示すように、実施の形態２に係る半導体装置２００は、基板１１、バッファ層１２、電子走行層１３、電子供給層１４、フィールドプレート層１５、パッシベーション膜２１、ゲート電極２２、ドレイン電極２３、およびソース電極２４を備える。
【００５０】
ドレイン電極２３およびソース電極２４は、電子供給層１４上に形成され、たとえばＴｉ／Ａｌの積層構造から構成される。これにより、第２電極としてのドレイン電極２３および第３電極としてのソース電極２４は、電子供給層１４を介して、電子走行層１３に発生した２ＤＥＧ層とオーミック接触する。第１電極としてのゲート電極２２は、ドレイン電極２３とソース電極２４との間に配置され、電子供給層１４、フィールドプレート層１５、およびパッシベーション膜２１上に形成されている。すなわち、ゲート電極２２は、絶縁層としてのパッシベーション膜２１の上に乗り上げて少なくとも１段の段差を有する階段状を成して設けられている。このゲート電極２２は、たとえばＮｉ／Ａｕの積層構造から構成される。これによって、ゲート電極２２は、電子供給層１４を介して、電子走行層１３に発生した２次元電子ガス（２ＤＥＧ）層とショットキー接触する。
【００５１】
また、フィールドプレート層１５は、少なくともドレイン電極２３と離間し、好適にはゲート電極２２の直下で面方向に沿った内側に収まる位置に設けられている。また、ゲート電極２２がフィールドプレート層１５の上に乗り上げて段差を成して設けられている。そして、フィールドプレート層１５の膜厚は、ゲート電極２２の直下周辺でフィールドプレート層１５，パッシベーション膜１６、およびゲート電極２２が積層された領域Ａの範囲において、所定膜厚にする。具体的には、フィールドプレート層１５の膜厚を、ゲート電極２２とドレイン電極２３との間の幅方向に沿ってドレイン電極２３側から０．１μｍ以上２．０μｍ以下、好適には０．５μｍ以上２．０μｍ以下の範囲（図４中、領域Ａ）において、所定膜厚にする。このフィールドプレート層１５の所定膜厚としては、たとえば１０ｎｍ以上２００ｎｍ以下、好適には５０ｎｍ以上２００ｎｍ以下、より好適には、５０ｎｍ以上１５０ｎｍ以下である。なお、ゲート電極２２とドレイン電極２３との間の幅方向において、フィールドプレート層１５が所定膜厚になる範囲が０．１μｍ未満の場合、フィールドプレート層１５の破壊電圧を超える場合があり、リークを抑制することができない。また、フィールドプレート層１５が上述の所定膜厚になる範囲が２．０μｍより大きい場合、半導体装置２００におけるオン抵抗が悪化してしまう。そのため、リークを抑制しつつオン抵抗を悪化させないためには、ゲート電極２２とドレイン電極２３との間の幅方向に沿って０．１μｍ以上２．０μｍ以下の範囲において、フィールドプレート層１５の膜厚を上述の所定範囲にする必要がある。また、フィールドプレート層１５が上述の所定膜厚になる範囲を０．５μｍ以上とすれば、リークをより確実に抑制できるため好ましい。その他の構成は、実施の形態１と同様であるので、説明を省略する。
【００５２】
この実施の形態２によれば、実施の形態１と同様の効果を得ることができる。
【００５３】
次に、実施の形態３による半導体装置としてのＨＥＭＴ型の電界効果トランジスタについて説明する。図５は、この実施の形態３によるＨＥＭＴ型の電界効果トランジスタの模式的な断面図である。
【００５４】
図５に示すように、実施の形態３に係る半導体装置３００は、実施の形態２と同様に、基板１１、バッファ層１２、電子走行層１３、電子供給層１４、フィールドプレート層１５、パッシベーション膜２１、ゲート電極２２、ドレイン電極２３、およびソース電極２４を備える。他方、実施の形態２と異なり、第１電極としてのゲート電極２２は、電子供給層１４と離間して、第３半導体層としてのフィールドプレート層１５、および絶縁層としてのパッシベーション膜２１上に段差を成して設けられている。すなわち、フィールドプレート層１５は、ゲート電極２２と電子供給層１４との間に設けられている。これにより、オン抵抗の増大を抑制するとともに、ゲート電極２２と電子供給層１４とが離間した位置に形成されることで、電圧の変動が生じた場合においても、スイッチング特性を良好に保つことができる。
【００５５】
また、フィールドプレート層１５は、少なくともドレイン電極２３と離間し、好適にはゲート電極２２の直下で面方向に沿って内側に収まる位置に設けられている。そして、フィールドプレート層１５の膜厚は、ゲート電極２２の直下周辺でフィールドプレート層１５、パッシベーション膜２１、およびゲート電極２２が積層された領域Ａの範囲において、実施の形態２におけると同様の所定膜厚にする。具体的には、フィールドプレート層１５の膜厚を、ゲート電極２２とドレイン電極２３との間の幅方向に沿って、ドレイン電極２３側から、０．１μｍ以上２．０μｍ以下、好適には０．５μｍ以上２．０μｍ以下の範囲（図５中、領域Ａ）において、実施の形態２と同様の所定膜厚とする。その他の構成は、実施の形態１，２と同様であるので、説明を省略する。
【００５６】
この実施の形態３によれば、実施の形態１，２と同様の効果を得ることができる。
【００５７】
以上、本発明の実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いてもよい。
【００５８】
たとえば、上述の実施の形態においては、フィールドプレート層１５にドーピングする不純物として炭素を用いているが、フィールドプレート層１５に深いドナー準位を形成する不純物であれば、炭素以外の不純物をドーピングすることも可能である。
【００５９】
また、上述の実施の形態においては、電子供給層１４がＡｌｘＧａｙＩｎｚＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１）から構成され、電子走行層１３およびフィールドプレート層１５がＧａＮから構成されている。しかしながら、これらの層の構成材料は上記のものに限定されない。すなわち、電子供給層１４は、電子走行層１３よりもバンドギャップが広いＩＩＩ族窒化物系化合物半導体から構成されていればよい。また、フィールドプレート層１５は、電子供給層１４よりもバンドギャップが狭く格子定数も小さいＩＩＩ族窒化物系化合物半導体から構成されていればよい。ここで、ＩＩＩ族窒化物系化合物半導体は、化学式ＡｌxＩｎyＧａ1-x-yＡｓuＰvＮ1-u-v（但し、０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１、０≦ｕ＜１、０≦ｖ＜１、０≦ｕ＋ｖ＜１）で表されるものである。
【００６０】
また、ダイオードのアノード電極１７およびトランジスタのゲート電極２２の下部電極層は、電子供給層１４とショットキー接触する電極である。そのため、上述したニッケル（Ｎｉ）やチタン（Ｔｉ）以外にも、たとえば白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）のうち少なくとも１つを含む金属膜、または、Ｔｉ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ａｕ、Ａｇ、Ｃｕ、Ｔａ、Ａｌのうち少なくとも１つを含む合金よりなる金属膜のうち、少なくとも１つを含む金属膜など、上記条件を満たす金属材料であれば種々のものを用いてもよい。
【００６１】
また、ダイオードのアノード電極１７およびトランジスタのゲート電極２２の上部電極層は、下部電極層より仕事関数の小さい金属からなり、この条件を満たす金属材料であれば種々のものを用いてもよい。
【００６２】
また、ダイオードのカソード電極１８およびトランジスタのソース電極２４およびドレイン電極２３は、電子供給層１４とオーミック接触する、または、接触抵抗が十分に小さい状態で接触する電極である。ただし、本発明ではこれに限定されず、たとえばＴｉ、Ａｌ、シリコン（Ｓｉ）、鉛（Ｐｂ）、クロム（Ｃｒ）、インジウム（Ｉｎ）、Ｔａのうち少なくとも１つを含む金属膜、Ｔｉ、Ａｌ、Ｓｉ、Ｐｂ、Ｃｒ、Ｉｎ、Ｔａのうち少なくとも１つを含む合金よりなる金属膜、または、Ｔｉ、Ａｌ、Ｓｉ、Ｔａのうち少なくとも１つを含むシリサイド合金よりなる金属膜のうち、少なくとも１つを含む金属膜など、上記条件を満たす金属材料であれば如何なるものを用いてもよい。
【００６３】
また、上述の実施の形態においては、本発明による半導体装置として、ＳＢＤおよびＨＥＭＴを例に挙げたが、本発明はこれに限定されない。すなわち、本発明は、ＭＥＳＦＥＴ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ）、ＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ＦＥＴ）などの、種々の半導体装置に対して適用することができる。そして、本発明をこれらのＦＥＴに適用する場合、ゲート電極２２とフィールドプレート層１５との間には酸化膜などの絶縁膜を設けることも可能である。
【００６４】
また、上述の実施の形態においては、電子供給層１４の表面に電極を形成しているが、必ずしもこれらに限定されるものではなく、電子走行層１３、電子供給層１４、およびフィールドプレート層１５を含み、必要に応じてその他の層を含む半導体積層体のうちの少なくとも１層の上に電極を設けることが可能である。すなわち、半導体積層体を構成するその他の層の上に電極を設けても良い。具体的には、電子供給層１４の表面に、絶縁層、フィールドプレート層１５などの窒化物系半導体層、またはこれらの積層膜を介して、アノード電極１７、カソード電極１８、ゲート電極２２、ドレイン電極２３、またはソース電極２４を設けることも可能である。また、電子供給層１４の電極の形成領域の一部を電子走行層１３に達するまでエッチング除去してリセス部を形成し、このリセス部の表面、またはリセス部表面に所定の膜を介して、アノード電極１７、カソード電極１８、ゲート電極２２、ドレイン電極２３、またはソース電極２４を設けることも可能である。
【符号の説明】
【００６５】
１１  基板
１２  バッファ層
１３  電子走行層
１４  電子供給層
１５  フィールドプレート層
１６，２１  パッシベーション膜
１７  アノード電極
１８  カソード電極
２２  ゲート電極
２３  ドレイン電極
２４  ソース電極
１００，２００  半導体装置
【図１】
2015023061.tif 000004
【図２】
2015023061.tif 000005
【図３】
2015023061.tif 000006
【図４】
2015023061.tif 000007
【図５】
2015023061.tif 000008