(57)【要約】【課題】入力電圧の検出およびリアクトルの補助巻線からの電圧検出を行うことなく、導通角を拡大し力率を向上できる力率改善回路。【解決手段】整流器ＢＤの整流出力端子間に接続されたリアクトルＬ１とスイッチング素子Ｑ１との直列回路と、スイッチング素子と並列に接続されたダイオードＤ２と出力電圧を得る平滑コンデンサＣ３との直列回路と、出力電圧を検出し検出された出力電圧と基準電圧との誤差を増幅して誤差信号を出力する誤差増幅器Ａ１と、リアクトルに流れるリアクトル電流がゼロ電流になったことを検出し信号を出力するゼロ電流検出部１と、スイッチング素子に流れるスイッチング電流を検出し検出されたスイッチング電流に応じた補正信号を生成する補正信号回路Ａ２，Ｑ３と、ゼロ電流検出部がゼロ電流を検出した時から誤差信号と補正信号に応じてスイッチング素子のオン時間を制御するオン時間制御回路３とを備える。【選択図】図１
2015023722.tif 000002
【特許請求の範囲】
【請求項１】
入力交流電圧を整流する整流器と、
前記整流器の整流出力端子間に接続されたリアクトルとスイッチング素子とかなる第１直列回路と、
前記スイッチング素子と並列に接続されたダイオードと出力電圧を得る平滑コンデンサとからなる第２直列回路と、
前記出力電圧を検出し検出された出力電圧と基準電圧との誤差を増幅して誤差信号を出力する誤差増幅器と、
前記リアクトルに流れるリアクトル電流がゼロ電流になったことを検出し信号を出力するゼロ電流検出部と、
前記スイッチング素子に流れるスイッチング電流を検出し、検出されたスイッチング電流に応じた補正信号を生成する補正信号回路と、
前記ゼロ電流検出部がゼロ電流を検出した時から前記誤差信号と前記補正信号に応じて、前記スイッチング素子のオン時間を制御するオン時間制御回路と、
を備えることを特徴とする力率改善回路。
【請求項２】
前記ゼロ電流検出部の信号の前記出力に伴い、定電流の積分を開始する積分回路と、
前記誤差増幅器の出力信号と前記積分回路の積分値とが一致した場合には信号を出力するコンパレータとを備え、
前記補正信号回路は、前記補正信号を前記積分回路の定電流に加算し、
前記オン時間制御回路は、前記ゼロ電流検出部がゼロ電流を検出してから、前記コンパレータの出力が発生するまでの期間をオン時間として前記スイッチング素子をオン制御し、かつ、前記スイッチング素子のオフ期間中に前記積分回路をリセットすることを特徴とする請求項１記載の力率改善回路。
【請求項３】
前記リアクトルは、補助巻線を備え、
前記ゼロ電流検出部は、前記スイッチング素子のオフ期間中の前記リアクトルの補助巻線電圧を検出し、前記補助巻線電圧の立ち下がりを検出することを特徴とする請求項１又は請求項２記載する力率改善回路。
【請求項４】
前記ゼロ電流検出部は、前記スイッチング素子と前記整流器のマイナス端子とに接続された電流検出抵抗の電圧降下を検出し、前記電圧降下がゼロになることでゼロ電流を検出することを特徴とする請求項１又は２記載の力率改善回路。
【請求項５】
入力交流電圧を整流する整流器と、
前記整流器の整流出力端子間に接続されたリアクトルとスイッチング素子からなる第１直列回路と、
前記スイッチング素子と並列に接続されたダイオードと出力電圧を得る平滑コンデンサとからなる第２直列回路と、
前記出力電圧を検出し検出された出力電圧と基準電圧との誤差を増幅して誤差信号を出力する誤差増幅器と、  
前記リアクトルに流れるリアクトル電流がゼロ電流になったことを検出し信号を出力するゼロ電流検出部と、
三角波信号を発生する三角波発生回路と、
前記三角波発生回路の三角波信号が前記誤差増幅器の誤差信号と一致したときには信号を出力する比較手段と、
前記スイッチング素子に流れるスイッチング電流を検出し、検出されたスイッチング電流に応じた補正信号を生成する補正信号手段と、
前記ゼロ電流検出部がゼロ電流を検出した時から前記比較手段の出力が発生するまでの期間を前記スイッチング素子のオン時間とし前記補正信号に基づき前記オン時間を変化させるオン時間制御回路と、
を備えることを特徴とする力率改善回路。
【請求項６】
前記補正信号手段は、前記スイッチング素子に流れるスイッチング電流が大きいほど前記スイッチング素子のオン時間を小さくさせることを特徴とする請求項５記載の力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路に関する。
【背景技術】
【０００２】
従来の力率改善回路においては、一般的には、スイッチング素子の電流ピークを入力瞬時電圧に比例させる方法が行われている。この方法によれば、理論上、入力瞬時電圧に比例した入力電流が得られる。
【０００３】
図５は、従来のこの種の力率改善回路の一例を示す図である。この力率改善回路では、リアクトルＬ２の補助巻線Ｎｄの電圧がしきい値Ｖｔｈ以下になったときに、リアクトルＬ２に流れる電流がゼロになったことを検出する。リアクトルＬ２の電流がゼロになったタイミングでフリップフロップ回路ＦＦ１をセットし、スイッチング素子Ｑ１をオンさせることで、スイッチング素子Ｑ１のスイッチング電流はゼロから始まる三角波信号となる。
【０００４】
また、スイッチング素子Ｑ１がオンすると同時にインバータ回路ＩＮＶ１からの反転信号によりスイッチング素子Ｑ２がオフする。そして、コンデンサＣ１は、定電流源Ｉｃｔからの定電流により充電され、コンデンサＣ１の電圧Ｖｃｔが上昇していく。コンパレータＣＰ１は、コンデンサＣ２の電圧とコンデンサＣ１の電圧Ｖｃｔとを比較し、電圧ＶｃｔがコンデンサＣ２の電圧を超えると、コンパレータＣＰ１の出力は、Ｈレベルとなり、フリップフロップ回路ＦＦ１をリセットする。これにより、スイッチング素子Ｑ１がオフする。また、これと同時にインバータ回路ＩＮＶ１は、フリップフロップ回路ＦＦ１の出力であるＬレベルを反転してＨレベルをスイッチング素子Ｑ２のゲートに印加する。このため、スイッチング素子Ｑ２がオンし、コンデンサＣ１の電圧Ｖｃｔがゼロにリセットされる。
【０００５】
以上の動作が繰り返されて、誤差増幅器Ａ１の出力が上昇すると、スイッチング素子Ｑ１のオン時間は長くなり、誤差増幅器Ａ１の出力が低下すると、スイッチング素子Ｑ１のオン時間が短くなるように制御される。誤差増幅器Ａ１は、出力電圧を抵抗Ｒ１と抵抗Ｒ２とで分圧した値と基準電圧Ｖｒｅｆとを比較し、出力電圧が上昇すると誤差増幅器Ａ１の出力は減少するように動作し、出力電圧が下降すると誤差増幅器Ａ１の出力は上昇するように動作する。
【０００６】
その結果、出力電圧が基準電圧Ｖｒｅｆと抵抗Ｒ１と抵抗Ｒ２との分圧比で決まる目標値になるようにスイッチング素子Ｑ１のオン時間が制御される。その際、誤差増幅器Ａ１の出力に設けられたコンデンサＣ２による位相補正により、交流入力電圧の周波数に応答しないように設定される。これにより、入力の交流半周期中はスイッチング素子Ｑ１のオン時間はほぼ同じとなる。
【０００７】
リアクトルＬ２に流れる電流の傾斜は、入力瞬時電圧に比例するため、入力交流電圧の半周期の間、スイッチング素子Ｑ１をほぼ同じオン時間で制御する。これにより、図６に示すように、スイッチング電流ＩｉｎのピークＩｓｗは、入力交流電圧瞬時値Ｖｉｎに比例した三角波となり、その平均値は入力交流電圧に比例する。しかし、実際にはスイッチング素子Ｑ１、ダイオードＤ２、リアクトルＬ２といった素子にはその素子に並列に浮遊容量が存在する。
【０００８】
このため、スイッチング素子Ｑ１のピーク電流がある程度以下であると、スイッチング素子Ｑ１がオフしたときリアクトルＬ２に蓄えられたエネルギーが浮遊容量の充電により全て消費されてしまう。このため、ダイオードＤ２のアノード電圧が出力電圧を超えることができず、出力側に電流が流れなくなる。出力側に電流が流れ出さないということは、入力から電流が流れ込まないことであり、入力交流電圧がある程度以下の条件では入力電流が流れないという現象が起こる（図７）。このため、入力瞬時電圧が小さい領域では入力電流は流れず、導通角が狭くなり力率が悪化するという問題が発生する。この問題を解決したものとして特許文献１、２が知られている。
【０００９】
特許文献１に記載された回路では、入力交流電圧を整流した後の整流電圧を検出し、入力電圧瞬時値が大きいときには出力電圧制御により決まるスイッチング素子のオン時間よりも短く変調し、入力電圧瞬時値が小さいときには長めに変調する。これにより、入力電圧瞬時値が小さいときにスイッチング電流を増やし、入力電流が流れない時間を短くすることで、導通角を拡大して力率を向上することができる。
【００１０】
また、特許文献２では、力率改善回路のリアクトルの２次巻線にスイッチング素子Ｑ１がオンのタイミングで発生するフォワード電圧が、入力瞬時電圧に比例することを利用している。リアクトルの２次巻線のフォワード電圧が小さいときにはスイッチング素子のオン時間が長めになるように制御し、フォワード電圧が大きいときにはオン時間を短くなるように制御する。
【００１１】
これにより、特許文献２も特許文献１と同様に、入力瞬時電圧が小さい部分でオン時間を長くし、本来、入力瞬時電圧に比例したスイッチング電流よりも電流を増やし、導通角の拡大と力率の向上を図っている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特表２００６−５２６９７５号公報
【特許文献１】特開２００８−１９９８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１では、交流を整流した後の整流電圧を検出している。力率改善回路の整流した後の電圧は、商用の交流を整流した電圧であるので、電圧が大きい。このため、電圧検出回路を挿入すると、高電圧を考慮した回路設計や部品選定が必要になる。
【００１４】
特許文献２では、入力電圧を直接検出していないので、高電圧の問題は発生しない。しかし、臨界モード制御の力率改善回路としては、スイッチング電流を直接検出し、リアクトルの補助巻線を利用しない方法も可能である。その場合、この方法を適用するために、別途、補助巻線が必要になる。
【００１５】
本発明は、入力電圧の検出およびリアクトルの補助巻線からの電圧検出を行うことなく、導通角を拡大し力率を向上することができる力率改善回路を提供することを課題とする。
【課題を解決するための手段】
【００１６】
本発明は、上記課題を解決するために、力率改善回路は、入力交流電圧を整流する整流器と、前記整流器の整流出力端子間に接続されたリアクトルとスイッチング素子とかなる第１直列回路と、前記スイッチング素子と並列に接続されたダイオードと出力電圧を得る平滑コンデンサとからなる第２直列回路と、前記出力電圧を検出し検出された出力電圧と基準電圧との誤差を増幅して誤差信号を出力する誤差増幅器と、前記リアクトルに流れるリアクトル電流がゼロ電流になったことを検出し信号を出力するゼロ電流検出部と、前記スイッチング素子に流れるスイッチング電流を検出し、検出されたスイッチング電流に応じた補正信号を生成する補正信号回路と、前記ゼロ電流検出部がゼロ電流を検出した時から前記誤差信号と前記補正信号に応じて、前記スイッチング素子のオン時間を制御するオン時間制御回路とを備えることを特徴とする。
【００１７】
また、本発明の力率改善回路は、入力交流電圧を整流する整流器と、前記整流器の整流出力端子間に接続されたリアクトルとスイッチング素子からなる第１直列回路と、前記スイッチング素子と並列に接続されたダイオードと出力電圧を得る平滑コンデンサとからなる第２直列回路と、前記出力電圧を検出し検出された出力電圧と基準電圧との誤差を増幅して誤差信号を出力する誤差増幅器と、前記リアクトルに流れるリアクトル電流がゼロ電流になったことを検出し信号を出力するゼロ電流検出部と、三角波信号を発生する三角波発生回路と、前記三角波発生回路の三角波信号が前記誤差増幅器の誤差信号と一致したときには信号を出力する比較手段と、前記スイッチング素子に流れるスイッチング電流を検出し、検出されたスイッチング電流に応じた補正信号を生成する補正信号手段と、前記ゼロ電流検出部がゼロ電流を検出した時から前記比較手段の出力が発生するまでの期間を前記スイッチング素子のオン時間とし前記補正信号に基づき前記オン時間を変化させるオン時間制御回路とを備えることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、補正信号回路が、スイッチング素子に流れるスイッチング電流を検出し、検出されたスイッチング電流に応じた補正信号を生成し、オン時間制御回路は、ゼロ電流検出部がゼロ電流を検出した時から誤差信号と補正信号に応じて、スイッチング素子のオン時間を制御するので、入力電圧の検出およびリアクトルの補助巻線からの電圧検出を行うことなく、導通角を拡大し力率を向上することができる力率改善回路を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施例１に係る力率改善回路を示す図である。
【図２】本発明の実施例１に係る力率改善回路の各部のタイミングチャートである。
【図３】本発明の実施例１に係る力率改善回路における入力電圧と入力電流との波形図である。
【図４】本発明の実施例２に係る力率改善回路を示す図である。
【図５】従来のこの種の力率改善回路の一例を示す図である。
【図６】図５に示す従来の力率改善回路の各部のタイミングチャートである。
【図７】図５に示す従来の力率改善回路における入力電圧と入力電流との波形図である。
【発明を実施するための形態】
【００２０】
次に、図面を参照して本発明の実施形態に係る力率改善回路について説明する。本発明の力率改善回路は、スイッチング電流を検出し、その電流検出値に比例した電流をオン時間を決める時定数に加算することで、入力電圧の検出およびリアクトル補助巻線からの電圧検出を行うことなく、導通角を拡大し力率を向上させたことを特徴とする。即ち、本発明では、入力電圧の検出および巻線電圧検出を用いることなく、入力瞬時電圧の小さい領域でオン時間を増やすことを特徴とする。
【００２１】
(実施例１)
図１は、本発明の実施例１に係る力率改善回路を示す図である。図１に示す実施例１に係る力率改善回路は、交流電源ＡＣの入力交流電圧を整流する全波整流器ＢＤと、全波整流器ＢＤの整流出力端子間に接続されたリアクトルＬ１とＭＯＳＦＥＴからなるスイッチング素子Ｑ１と電流検出抵抗Ｒ３とかなる第１直列回路と、スイッチング素子Ｑ１と並列に接続されたダイオードＤ２と平滑コンデンサＣ３とからなる第２直列回路とを備え、平滑コンデンサＣ３の端子間から出力電圧を得ている。
【００２２】
平滑コンデンサＣ３の端子間には、出力電圧を分圧検出するための直列抵抗Ｒ１と抵抗Ｒ２とが接続されている。直列抵抗Ｒ１と抵抗Ｒ２とによる分圧電圧は、誤差増幅器Ａ１の非反転端子に接続される。
【００２３】
誤差増幅器Ａ１は、前記分圧電圧が基準電圧Ｖｒｅｆを上回るときは出力が下降し、分圧電圧が基準電圧Ｖｒｅｆを下回るときは出力が上昇する動作を行う。誤差増幅器Ａ１の出力にはコンデンサＣ２が接続され、コンデンサＣ２の容量は、入力交流周波数に応答しないように設定されている。誤差増幅器Ａ１は、出力電圧を抵抗Ｒ１と抵抗Ｒ２とで分圧した分圧電圧を検出し、検出された電圧と基準電圧Ｖｒｅｆとの誤差電圧を増幅して、得られた誤差信号をコンデンサＣ２に出力する。
【００２４】
ゼロ電流検出部１は、コンパレータＣＰ２を有し、コンパレータＣＰ２は、非反転入力端子に電流検出抵抗Ｒ３の一端と全波整流回路ＢＤの出力負極端子とが接続され、反転入力端子に電流検出抵抗Ｒ３の他端とスイッチング素子Ｑ１のソースとが接続されている。コンパレータＣＰ２は、電流検出抵抗Ｒ３の電圧降下を検出し、電圧降下がゼロになることでリアクトルＬ１に流れるリアクトル電流がゼロ電流になったことを検出し、Ｈレベルの信号をフリップフロップ回路ＦＦ１のセット端子Ｓに出力する。
【００２５】
フリップフロップ回路ＦＦ１は、セット端子ＳにＨレベルが入力されると、出力端子ＱにＨレベルを出力し、スイッチング素子Ｑ１をオンさせる。フリップフロップ回路ＦＦ１は、リセット端子ＲにＨレベルが入力されると、出力端子ＱにＬレベルを出力し、スイッチング素子Ｑ１をオフさせる。インバータ回路ＩＮＶ１は、フリップフロップ回路ＦＦ１の出力端子Ｑの出力を反転して、反転出力をスイッチング素子Ｑ２のゲートに印加する。
【００２６】
スイッチング電流検出部２は、本発明の補正信号手段に対応し、電流検出抵抗Ｒ３、抵抗Ｒ４、誤差増幅器Ａ２、Ｎ型のＭＯＳＦＥＴＱ３からなる。抵抗Ｒ４の一端は、抵抗Ｒ３の一端に接続され、抵抗Ｒ４の他端は誤差増幅器Ａ２の反転入力端子とＮ型のＭＯＳＦＥＴＱ３のソースとに接続される。誤差増幅器Ａ２は、非反転入力端子に電流検出抵抗Ｒ３の他端とスイッチング素子Ｑ１のソースとが接続され、反転入力端子に抵抗Ｒ４の他端とスイッチング素子Ｑ３のソースとが接続され、スイッチング素子Ｑ１に流れるスイッチング電流を検出し、検出されたスイッチング電流に応じた電圧を増幅してＭＯＳＦＥＴＱ３をオンさせる。
【００２７】
この場合、誤差増幅器Ａ２は、電流検出抵抗Ｒ３に流れるスイッチング電流に基づいて、抵抗Ｒ４の電圧降下が抵抗Ｒ３の電圧降下と同じ値となるようにＭＯＳＦＥＴＱ３のゲートに電圧を印加して電流を流す。
【００２８】
ＭＯＳＦＥＴＱ３のソースには、Ｐ型のＭＯＳＦＥＴＱ４のゲートとドレインとが接続されている。ＭＯＳＦＥＴＱ４のソースには電源が印加されている。ＭＯＳＦＥＴＱ４のゲートとドレインには、ＭＯＳＦＥＴＱ５のゲートが接続される。ＭＯＳＦＥＴＱ５のソースは電源に接続され、ＭＯＳＦＥＴＱ５のソースとドレインとの間には、定電流源Ｉｃｔが接続される。ＭＯＳＦＥＴＱ４とＭＯＳＦＥＴＱ５とはミラー回路を構成している。即ち、誤差増幅器Ａ２、ＭＯＳＦＥＴＱ３〜Ｑ５は、本発明の補正信号手段を構成し、スイッチング電流に応じた補正信号である補正電流ｌａｓｗを生成して、この補正電流ｌａｓｗを定電源源Ｉｃｔの定電流に加算して、加算された電流をコンデンサＣ１に流す。即ち、補正信号手段は、スイッチング素子Ｑ１に流れるスイッチング電流が大きいほどスイッチング素子Ｑ１のオン時間を小さくさせる。
【００２９】
オン時間制御回路３は、ＭＯＳＦＥＴＱ５と定電流源ＩｃｔとコンデンサＣ１とスイッチング素子Ｑ２とコンパレータＣＰ１で構成されている。定電流源Ｉｃｔには直列にコンデンサＣ１が接続され、コンデンサＣ１の一端にはＮ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ２のドレインが接続され、コンデンサＣ１の他端にはスイッチング素子Ｑ２のソースが接続される。また、定電流源ＩｃｔとコンデンサＣ１とスイッチング素子Ｑ２とは、三角波信号を発生する三角波発生回路を構成する。
【００３０】
オン時間制御回路３は、ゼロ電流検出部１がゼロ電流を検出した時、即ち、フリップフロップ回路ＦＦ１がセットされてインバータ回路ＩＮＶ１からの信号によりスイッチング素子Ｑ２がオフした時から、誤差増幅器Ａ１からの誤差信号とミラー回路Ｑ４，Ｑ５からの補正信号とに応じてスイッチング素子Ｑ１のオン時間を制御する。コンデンサＣ１は、本発明の積分回路に対応し、ゼロ電流検出部１の信号の出力に伴い、定電流の積分を開始する。
【００３１】
コンパレータＣＰ１は、誤差増幅器Ａ１の出力信号とコンデンサＣ１の積分値とを比較し、誤差増幅器Ａ１の出力信号であるコンデンサＣ２の電圧とコンデンサＣ１の電圧とが一致した場合にはＨレベルの信号をフリップフロップ回路ＦＦ１のリセット端子Ｒに出力してスイッチング素子Ｑ１をオフさせる。
【００３２】
即ち、オン時間制御回路３は、ゼロ電流検出部１がゼロ電流を検出した時からコンパレータＣＰ１の出力が発生するまでの期間をオン時間としてスイッチング素子Ｑ１をオン制御し、スイッチング素子Ｑ１のオフ期間中に、インバータ回路ＩＮＶ１からのＨレベルの信号によりスイッチング素子Ｑ２をオンさせることでコンデンサＣ１の電荷をリセットさせる。
【００３３】
次にこのように構成された実施例１の力率改善回路の動作を図２に示すタイミングチャート及び図３に示す入力電圧と入力電流との波形図を参照しながら詳細に説明する。図２において、Ｉｓｗは、スイッチング素子Ｑ１に流れる電流、Ｖｓｓｗは、抵抗Ｒ３の両端電圧、ｌａｓｗは、補正電流値、ＶｃｔはコンデンサＣ１の電圧、Ｖｄｒｉｖｅはフリップフロップ回路ＦＦ１の出力を示す。
【００３４】
まず、スイッチング素子Ｑ１に電流が流れなくなると、電流検出抵抗Ｒ３の両端電圧Ｖｓｓｗは、ゼロになるので、コンパレータＣＰ２は、電流検出抵抗Ｒ３の両端電圧がゼロになったことを検出する。すると、コンパレータＣＰ２の出力端子からＨレベルがフリップフロップ回路ＦＦ１のセット端子Ｓに出力される。このため、スイッチング素子Ｑ１はオンし始める。これにより、スイッチング素子Ｑ１のスイッチング電流ｌｓｗは、ゼロから始まる。
【００３５】
スイッチング素子Ｑ１がオンしたとき、インバータ回路ＩＮＶ１はＬレベルをスイッチング素子Ｑ２のゲートに印加し、スイッチング素子Ｑ２はオフするため、コンデンサＣ１は、定電流ＩｃｔとＭＯＳＦＥＴＱ５の電流Ｉａｓｗとで充電される。コンデンサＣ１は、スイッチング素子Ｑ１がオフしている間は、スイッチング素子Ｑ２のオンにより放電される。
【００３６】
コンパレータＣＰ１は、コンデンサＣ１の充電電圧と誤差増幅器Ａ１の出力とを比較し、コンデンサＣ１の充電電圧と誤差増幅器Ａ１の出力とが一致した場合には、フリップフロップ回路ＦＦ１をリセットし、スイッチング素子Ｑ１がオフする。スイッチング素子Ｑ１がオフすると同時にスイッチング素子Ｑ２がオンし、コンデンサＣ１の電圧Ｖｃｔはゼロに放電される。フリップフロップ回路ＦＦ１の出力は、ドライブ回路を通してスイッチング素子Ｑ１を駆動しており、フリップフロップ回路ＦＦ１がリセットされるとスイッチング素子Ｑ１はオフする。
【００３７】
以上の動作により、スイッチング素子Ｑ１のオン時間は、出力電圧を一定に制御すると同時に、入力交流電圧の１周期はほぼ同じに制御され、スイッチング素子Ｑ１のスイッチング電流ピークは入力瞬時電圧に比例した値になる。
【００３８】
このとき、電流検出抵抗Ｒ３により、スイッチング素子Ｑ１のスイッチング電流値ｌｓｗを検出し、そのスイッチング電流値を誤差増幅器Ａ２、ＭＯＳＦＥＴＱ３、抵抗Ｒ４、ＭＯＳＦＥＴＱ４，Ｑ５により補正電流値ｌａｓｗに変換する。
【００３９】
変換された補正電流値ｌａｓｗを、スイッチング素子Ｑ１のオン時間を決定する鋸歯状波（三角波信号に対応）を発生するコンデンサＣ１への定電流Ｉｃｔに加算する。これにより、スイッチング電流ｌｓｗが大きいほど変換された電流値ｌａｓｗが大きくなるため、コンデンサＣ１の充電電流が増加する。
【００４０】
この場合には、コンデンサＣ１の電圧Ｖｃｔがより短い時間で誤差増幅器Ａ１の出力に達する。即ち、図２に示すように、スイッチング電流が大きいほど、スイッチング素子Ｑ１のオン時間は短く制御され（例えば、時刻ｔ０〜ｔ１）、これとは逆にスイッチング電流が小さいほどスイッチング素子Ｑ１のオン時間は長く制御される（例えば、時刻ｔ６〜ｔ７）。
【００４１】
実施例１の力率改善回路によれば、図３に示すように、入力瞬時電圧が高い領域では、スイッチング素子Ｑ１のオン時間が短めになり（例えば、時刻ｔ１８〜ｔ１９）、スイッチング電流Ｉｄが少なめに制御され、全体として定電圧制御される結果、入力瞬時電圧が低い領域のスイッチング電流Ｉｄが多めに制御される。
【００４２】
その結果、入力瞬時電圧が低い領域で入力電流の流れない期間が短くなり、導通期間が長くなり、力率を向上することができる。
【００４３】
また、実施例１の力率改善回路によれば、スイッチング電流を検出するための電流検出抵抗Ｒ３が追加されているが、実用時にはスイッチング素子Ｑ１の過電流保護が必要であり、過電流保護のための抵抗を上記電流検出抵抗Ｒ３と共用できる。このため、特に、過電流保護のための電流検出抵抗を追加する必要がなくなる。
【００４４】
また、実施例１の力率改善回路では、入力電圧の検出を行っておらず、リアクトルＬ１の補助巻線も不要であることから、最も少ない端子数で制御回路を集積回路化することができる。
【００４５】
このように実施例１の力率改善回路によれば、補正信号回路であるスイッチング電流検出部２が、スイッチング素子Ｑ１に流れるスイッチング電流を検出し、検出されたスイッチング電流に応じた補正信号を生成し、オン時間制御回路３は、ゼロ電流検出部１がゼロ電流を検出した時から、誤差増幅器Ａ１からの誤差信号と補正信号に応じて、スイッチング素子Ｑ１のオン時間を制御するので、入力電圧の検出およびリアクトルの補助巻線からの電圧検出を行うことなく、導通角を拡大し力率を向上することができる力率改善回路を提供することができる。
【００４６】
（実施例２）
図４は、本発明の実施例２に係る力率改善回路を示す図である。図１に示す実施例１は、ゼロ電流検出部１を用いたが、図４に示す実施例２は、ゼロ電流検出部１ａを用いたことを特徴とする。
【００４７】
ゼロ電流検出部１ａは、一次巻線Ｎｐと補助巻線Ｎｄとを有するリアクトルＬ２、コンパレータＣＰ２、基準電源Ｖｔｈ、論理回路Ｕ１とを有している。コンパレータＣＰ２は、補助巻線Ｎｄの電圧と基準電源Ｖｔｈとを比較して、リアクトルＬ２に流れる電流がゼロとなったときにＨレベルを論理回路Ｕ１に出力する。論理回路Ｕ１は、コンパレータの出力とフリップフロップ回路ＦＦ１の出力を反転した出力とのアンドを取り、アンド出力をフリップフロップ回路ＦＦ１のセット端子Ｓに出力する。
【００４８】
このような実施例２の力率改善回路によれば、リアクトルＬ２に設けられた補助巻線Ｎｄにより、リアクトル電流がゼロになったことを検出し、スイッチング素子Ｑ１のオンタイミングを決定する。
【００４９】
実施例２の力率改善回路においても、電流検出抵抗Ｒ３の両端電圧により検出されるスイッチング素子Ｑ１のスイッチング電流に比例した補正電流を誤差増幅器Ａ２により作成し、作成された補正電流をオン時間を決める時定数のコンデンサＣ１の電流Ｉｃｔに加算している。従って、実施例２の力率改善回路においても、実施例１の力率改善回路と同様に動作し同様の効果が得られる。
【符号の説明】
【００５０】
１，１ａ  ゼロ電流検出部
２，２ａ  スイッチング電流検出部
３，３ａ，３０  オン時間制御回路
ＡＣ  交流電源
ＢＤ  全波整流回路
Ｌ１，Ｌ２  リアクトル
Ｑ１〜Ｑ３  スイッチング素子
Ｑ４〜Ｑ５  ＭＯＳＦＥＴ
Ｄ２  ダイオード
Ｒ１，Ｒ２，Ｒ４  抵抗
Ｒ３  電流検出抵抗
Ｃ１〜Ｃ３  コンデンサ
ＦＦ１  フリップフロップ回路
Ａ１，Ａ２  誤差増幅器
ＣＰ１，ＣＰ２  コンパレータ
ＩＮＶ１  インバータ回路
Ｎｐ  一次巻線
Ｎｄ  補助巻線
Ｉｃｔ  定電流源
Ｕ１  論理回路
【図１】
2015023722.tif 000003
【図２】
2015023722.tif 000004
【図３】
2015023722.tif 000005
【図４】
2015023722.tif 000006
【図５】
2015023722.tif 000007
【図６】
2015023722.tif 000008
【図７】
2015023722.tif 000009