(57)【要約】【課題】オン抵抗を低減することができる化合物半導体装置及びその製造方法を提供する。【解決手段】ソース電極１１３ｓ及びドレイン電極１１３ｄの間で、窒化物半導体層１０２の上方に形成されたｐ型の窒化物半導体層１０３と、窒化物半導体層１０３の上方に形成されたゲート電極１１３ｇと、が設けられている。窒化物半導体層１０２とドレイン電極１１３ｄとの間に形成された窒化物半導体層１０４と、窒化物半導体層１０４とドレイン電極１１３ｄとの間に形成され、窒化物半導体層１０４よりもバンドギャップが大きい窒化物半導体層１０５と、が設けられている。ゲート電極１１３ｇとドレイン電極１１３ｄとの間で窒化物半導体層１０１及び窒化物半導体層１０４にオーミック接触した中間電極１１０が設けられている。ソース電極１１３ｓは窒化物半導体層１０１にオーミック接触し、ドレイン電極１１３ｄは窒化物半導体層１０４にオーミック接触している。【選択図】図１
2015023258.tif 000002
【特許請求の範囲】
【請求項１】
第１の窒化物半導体層と、
前記第１の窒化物半導体層の上方に形成され、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上方に形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の間で、前記第２の窒化物半導体層の上方に形成されたｐ型の第３の窒化物半導体層と、
前記第３の窒化物半導体層の上方に形成されたゲート電極と、
前記第２の窒化物半導体層と前記ドレイン電極との間に形成された第４の窒化物半導体層と、
前記第４の窒化物半導体層と前記ドレイン電極との間に形成され、前記第４の窒化物半導体層よりもバンドギャップが大きい第５の窒化物半導体層と、
前記ゲート電極と前記ドレイン電極との間で前記第１の窒化物半導体層及び前記第４の窒化物半導体層にオーミック接触した中間電極と、
を有し、
前記ソース電極は前記第１の窒化物半導体層にオーミック接触し、
前記ドレイン電極は前記第４の窒化物半導体層にオーミック接触していることを特徴とする化合物半導体装置。
【請求項２】
前記中間電極は、
前記ゲート電極と前記ドレイン電極との間で前記第１の窒化物半導体層にオーミック接触した第１のオーミック電極と、
前記ゲート電極と前記ドレイン電極との間で前記第４の窒化物半導体層にオーミック接触し、前記第１のオーミック電極に接続された第２のオーミック電極と、
を有することを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記中間電極と前記ドレイン電極との間で、前記第５の窒化物半導体層の上方に絶縁膜を介して形成されたフィールドプレート電極を有することを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記第２の窒化物半導体層と前記第４の窒化物半導体層との間に形成されたｐ型の第６の窒化物半導体層を有することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記第６の窒化物半導体層と前記第４の窒化物半導体層との間に形成され、前記第６の窒化物半導体層及び前記第４の窒化物半導体層よりもバンドギャップが大きい第７の窒化物半導体層を有することを特徴とする請求項４に記載の化合物半導体装置。
【請求項６】
前記中間電極は、前記第６の窒化物半導体層にオーミック接触した第３のオーミック電極を有することを特徴とする請求項４又は５に記載の化合物半導体装置。
【請求項７】
前記中間電極と前記ソース電極との間に接続されたツェナーダイオードを有することを特徴とする請求項６に記載の化合物半導体装置。
【請求項８】
前記第２の窒化物半導体層上に形成されたｐ型の第８の窒化物半導体層と、
前記第８の窒化物半導体層上に形成され、前記中間電極に接続された電極と、
を有することを特徴とする請求項１乃至７のいずれか１項に記載の化合物半導体装置。
【請求項９】
請求項１乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項１０】
請求項１乃至８のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【請求項１１】
第１の窒化物半導体層の上方に、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層を形成する工程と、
前記第２の窒化物半導体層の上方にソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極の間で、前記第２の窒化物半導体層の上方に、ｐ型の第３の窒化物半導体層を形成する工程と、
前記第３の窒化物半導体層の上方にゲート電極を形成する工程と、
前記第２の窒化物半導体層と前記ドレイン電極との間に第４の窒化物半導体層を形成する工程と、
前記第４の窒化物半導体層と前記ドレイン電極との間に、前記第４の窒化物半導体層よりもバンドギャップが大きい第５の窒化物半導体層を形成する工程と、
前記ゲート電極と前記ドレイン電極との間で前記第１の窒化物半導体層及び前記第４の窒化物半導体層にオーミック接触する中間電極を形成する工程と、
を有し、
前記ソース電極を前記第１の窒化物半導体層にオーミック接触させ、
前記ドレイン電極を前記第４の窒化物半導体層にオーミック接触させることを特徴とする化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有している。このため、これらの特性を利用して窒化物半導体を高耐圧及び高出力の半導体デバイスに適用することについて種々の検討が行われている。例えば、窒化物半導体の一種であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮは、高電圧動作及び高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）についての報告が数多くなされている。例えば、ＧａＮを電子走行層、ＡｌＧａＮを電子供給層として用いたＧａＮ系ＨＥＭＴが注目されている。ＧａＮ系ＨＥＭＴは、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイス等として期待されている。
【０００４】
このようなＧａＮ系ＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数の差に起因する歪みがＡｌＧａＮ層に生じ、この歪みに伴ってピエゾ分極が生じ、高濃度の２次元電子ガス（２ＤＥＧ：two-dimensional electron gas）がＡｌＧａＮ層下のＧａＮ層の上面近傍に発生する。このため、高い出力が得られるのである。
【０００５】
但し、２次元電子ガスが高濃度で存在するために、ノーマリーオフ型のトランジスタの実現が困難である。この課題を解決するために種々の技術について検討が行われている。例えば、ゲート電極と電子供給層との間にｐ型ＧａＮ層を形成して２次元電子ガスを打ち消す技術等が提案されている。
【０００６】
しかしながら、ノーマリーオフ動作の実現のためにｐ型ＧａＮ層を形成すると、オン抵抗の低減が困難である。このように、従来の技術では、ノーマリーオフ型のトランジスタを実現しようとすると、トランジスタの他の特性が低下してしまう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２３９２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、オン抵抗を低減することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様には、第１の窒化物半導体層と、前記第１の窒化物半導体層の上方に形成され、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、前記第２の窒化物半導体層の上方に形成されたソース電極及びドレイン電極と、が設けられている。前記ソース電極及び前記ドレイン電極の間で、前記第２の窒化物半導体層の上方に形成されたｐ型の第３の窒化物半導体層と、前記第３の窒化物半導体層の上方に形成されたゲート電極と、が設けられている。前記第２の窒化物半導体層と前記ドレイン電極との間に形成された第４の窒化物半導体層と、前記第４の窒化物半導体層と前記ドレイン電極との間に形成され、前記第４の窒化物半導体層よりもバンドギャップが大きい第５の窒化物半導体層と、が設けられている。更に、前記ゲート電極と前記ドレイン電極との間で前記第１の窒化物半導体層及び前記第４の窒化物半導体層にオーミック接触した中間電極が設けられている。前記ソース電極は前記第１の窒化物半導体層にオーミック接触し、前記ドレイン電極は前記第４の窒化物半導体層にオーミック接触している。
【００１０】
化合物半導体装置の製造方法の一態様では、第１の窒化物半導体層の上方に、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層を形成し、前記第２の窒化物半導体層の上方にソース電極及びドレイン電極を形成する。前記ソース電極及び前記ドレイン電極の間で、前記第２の窒化物半導体層の上方に、ｐ型の第３の窒化物半導体層を形成し、前記第３の窒化物半導体層の上方にゲート電極を形成する。前記第２の窒化物半導体層と前記ドレイン電極との間に第４の窒化物半導体層を形成し、前記第４の窒化物半導体層と前記ドレイン電極との間に、前記第４の窒化物半導体層よりもバンドギャップが大きい第５の窒化物半導体層を形成する。前記ゲート電極と前記ドレイン電極との間で前記第１の窒化物半導体層及び前記第４の窒化物半導体層にオーミック接触する中間電極を形成する。前記ソース電極を前記第１の窒化物半導体層にオーミック接触させ、前記ドレイン電極を前記第４の窒化物半導体層にオーミック接触させる。
【発明の効果】
【００１１】
上記の化合物半導体装置等によれば、ノーマリーオフ動作の実現を可能にしながら、オン抵抗を低減することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図２】第２の実施形態に係る化合物半導体装置の構造を示す図である。
【図３Ａ】第２の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【図３Ｂ】図３Ａに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図４】第３の実施形態に係る化合物半導体装置の構造を示す図である。
【図５】第３の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【図６】第４の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図７】第５の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図８】化合物半導体装置のレイアウトを示す図である。
【図９】第６の実施形態に係るディスクリートパッケージを示す図である。
【図１０】第７の実施形態に係るＰＦＣ回路を示す結線図である。
【図１１】第８の実施形態に係る電源装置を示す結線図である。
【図１２】第９の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１３】
本願発明者は、ｐ型ＧａＮ層を用いてノーマリーオフ動作の実現を図った従来の化合物半導体装置においてオン抵抗の低減が困難である原因について検討を行った。この結果、ノーマリーオフ動作の実現のためには電子供給層を薄くすることが望まれるが、電子供給層を薄くすると十分な２ＤＥＧを確保できずオン抵抗が高くなることが一因となっていることが判明した。本願発明者は、これらの知見に基づいて、主としてノーマリーオフ動作に寄与する部分、及び主としてオン抵抗の低減に寄与する部分を個別に設けることに想到した。
【００１４】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１５】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態はＧａＮ系ＨＥＭＴの一例である。図１は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００１６】
第１の実施形態では、図１に示すように、窒化物半導体層１０１の上方に、窒化物半導体層１０１よりもバンドギャップが大きい窒化物半導体層１０２が形成され、窒化物半導体層１０２の上方にソース電極１１３ｓ及びドレイン電極１１３ｄが形成されている。ソース電極１１３ｓ及びドレイン電極１１３ｄの間で、窒化物半導体層１０２の上方にｐ型の窒化物半導体層１０３が形成され、窒化物半導体層１０３の上方にゲート電極１１３ｇが形成されている。窒化物半導体層１０２とドレイン電極１１３ｄとの間に窒化物半導体層１０４が形成され、窒化物半導体層１０４とドレイン電極１１３ｄとの間に、窒化物半導体層１０４よりもバンドギャップが大きい窒化物半導体層１０５が形成されている。ゲート電極１１３ｇとドレイン電極１１３ｄとの間で窒化物半導体層１０１及び窒化物半導体層１０４にオーミック接触した中間電極１１０が設けられている。ソース電極１１３ｓは窒化物半導体層１０１にオーミック接触し、ドレイン電極１１３ｄは窒化物半導体層１０４にオーミック接触している。
【００１７】
窒化物半導体層１０１は第１の窒化物半導体層の一例であり、窒化物半導体層１０２は第２の窒化物半導体層の一例であり、窒化物半導体層１０３は第３の窒化物半導体層の一例であり、窒化物半導体層１０４は第４の窒化物半導体層の一例であり、窒化物半導体層１０５は第５の窒化物半導体層の一例である。
【００１８】
第１の実施形態では、ｐ型の窒化物半導体層１０３の下方を除き、ソース電極１１３ｓの下方から中間電極１１０の下方にかけて、窒化物半導体層１０１の窒化物半導体層１０２との界面近傍に２ＤＥＧが存在する。つまり、ゲート電極１１３ｇの下方に２ＤＥＧが存在しない。このため、ノーマリーオフ動作の実現が可能である。また、中間電極１１０の下方からドレイン電極１１３ｄの下方にかけて、窒化物半導体層１０４の窒化物半導体層１０５との界面近傍に２ＤＥＧが存在する。従って、ノーマリーオフ動作の実現のために窒化物半導体層１０２が薄く形成されていたとしても、ソース電極１１３ｓ及びドレイン電極１１３ｄ間に十分な２ＤＥＧを確保することができ、オン抵抗を低減することができる。
【００１９】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態はＧａＮ系ＨＥＭＴの一例である。図２は、第２の実施形態に係る化合物半導体装置の構造を示す図である。図２（ａ）は断面図であり、図２（ｂ）は模式的な回路図である。
【００２０】
第２の実施形態では、図２（ａ）に示すように、基板２００上にバッファ層２０９が形成され、バッファ層２０９上に窒化物半導体層２０１が形成され、窒化物半導体層２０１上に窒化物半導体層２０２が形成されている。基板２００は、例えば半絶縁性ＳｉＣ基板、Ｓｉ基板、サファイア基板、ＧａＮ基板、ＡｌＮ基板である。バッファ層２０９は、例えばＡｌＮ層、ＡｌＯＮ層である。窒化物半導体層２０１は、例えば意図的な不純物の導入が行われていないｉ−ＧａＮ層であり、その厚さは１μｍ程度〜５μｍ程度である。窒化物半導体層２０２は、例えばＡｌ組成が０．１程度〜０．４程度のＡｌＧａＮ層であり、その厚さは５ｎｍ〜１５ｎｍ程度である。ＧａＮのバンドギャップは３．４ｅＶであり、Ａｌ組成が０．１程度〜０．４程度のＡｌＧａＮのバンドギャップは３．７ｅＶ程度〜４．５ｅＶ程度である。窒化物半導体層２０２のバンドギャップは窒化物半導体層２０１のそれよりも大きい。
【００２１】
窒化物半導体層２０２の上方にソース電極２１３ｓ及びドレイン電極２１３ｄが形成されている。ソース電極２１３ｓ及びドレイン電極２１３ｄの間で、窒化物半導体層２０２上にｐ型の窒化物半導体層２０３が形成され、窒化物半導体層２０３上にゲート電極２１３ｇが形成されている。窒化物半導体層２０３は、例えばｐ型不純物としてＭｇが５×１０17ｃｍ-3〜５×１０19ｃｍ-3導入されたＧａＮ層であり、その厚さは４０ｎｍ程度〜１００ｎｍ程度である。ソース電極２１３ｓ及びドレイン電極２１３ｄは、例えば、いずれもＴｉ膜及びその上のＡｌ膜を含んでいる。ソース電極２１３ｓは窒化物半導体層２０２上に直接形成されており、窒化物半導体層２０１にオーミック接触している。ゲート電極２１３ｇは、例えば、Ｎｉ膜及びその上のＡｕ膜を含んでいる。
【００２２】
窒化物半導体層２０２上でドレイン電極２１３ｄの下方にｐ型の窒化物半導体層２０６が形成されている。窒化物半導体層２０６は、ドレイン電極２１３ｄの下方からゲート電極２１３ｇに向かって延在するように形成されている。そして、窒化物半導体層２０６上に窒化物半導体層２０４が形成され、窒化物半導体層２０４上に窒化物半導体層２０５が形成されている。窒化物半導体層２０６は、窒化物半導体層２０３と同様に、例えばｐ型不純物としてＭｇが５×１０17ｃｍ-3〜５×１０19ｃｍ-3導入されたＧａＮ層であり、その厚さは４０ｎｍ程度〜１００ｎｍ程度である。窒化物半導体層２０４は、例えば意図的な不純物の導入が行われていないｉ−ＧａＮ層であり、その厚さは０．０１μｍ程度〜１μｍ程度である。窒化物半導体層２０５は、例えばＡｌ組成が０．１程度〜０．４程度のＡｌＧａＮ層であり、その厚さは１０ｎｍ〜２０ｎｍ程度である。窒化物半導体層２０５のバンドギャップは窒化物半導体層２０４のそれよりも大きい。ドレイン電極２１３ｇは窒化物半導体層２０５上に直接形成されており、窒化物半導体層２０４にオーミック接触している。
【００２３】
ゲート電極２１３ｇとドレイン電極２１３ｄとの間で窒化物半導体層２０１及び窒化物半導体層２０４にオーミック接触した中間電極２１０が設けられている。中間電極２１０には、窒化物半導体層２０１にオーミック接触したオーミック電極２１１及び窒化物半導体層２０４にオーミック接触したオーミック電極２１２が含まれている。オーミック電極２１１は窒化物半導体層２０２上に直接形成され、オーミック電極２１２は窒化物半導体層２０５上に直接形成されており、例えば、オーミック電極２１１及びオーミック電極２１２は互いに直接接している。オーミック電極２１１及びオーミック電極２１２は、例えば、いずれもＴｉ膜及びその上のＡｌ膜を含んでいる。
【００２４】
中間電極２１０とドレイン電極２１３ｄとの間で、窒化物半導体層２０５上に絶縁膜２２１を介してフィールドプレート電極２１４が形成されている。フィールドプレート電極２１４は、ＭＩＳ（metal insulator semiconductor）型の電極である。絶縁膜２２１は、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）膜等の強誘電体膜、窒化シリコン膜、酸化シリコン膜、窒化アルミニウム膜、酸窒化アルミニウム膜、酸化アルミニウム膜、酸化タンタル膜、酸化ハフニウム膜の１又は２以上を含む。絶縁膜２２１の厚さは、２０ｎｍ程度〜１００ｎｍ程度である。フィールドプレート電極２１４は、例えばＮｉ膜及びその上のＡｕ膜を含んでいる。フィールドプレート電極２１４が、Ｔｉ膜及びその上のＡｌ膜を含んでいてもよく、ＴｉＮ膜及びその上のＡｌ膜を含んでいてもよく、Ｗ膜及びその上のＡｌ膜を含んでいてもよい。
【００２５】
窒化物半導体層２０１は第１の窒化物半導体層の一例であり、窒化物半導体層２０２は第２の窒化物半導体層の一例であり、窒化物半導体層２０３は第３の窒化物半導体層の一例であり、窒化物半導体層２０４は第４の窒化物半導体層の一例であり、窒化物半導体層２０５は第５の窒化物半導体層の一例であり、窒化物半導体層２０６は第６の窒化物半導体層の一例である。オーミック電極２１１は第１のオーミック電極の一例であり、オーミック電極２１２は第２のオーミック電極の一例である。
【００２６】
第２の実施形態では、ｐ型の窒化物半導体層２０３の下方を除き、ソース電極２１３ｓの下方からオーミック電極２１１の下方にかけて、窒化物半導体層２０１の窒化物半導体層２０２との界面近傍に２ＤＥＧが存在する。つまり、ゲート電極２１３ｇの下方に２ＤＥＧが存在しない。このため、ノーマリーオフ動作の実現が可能である。また、オーミック電極２１２の下方からドレイン電極２１３ｄの下方にかけて、窒化物半導体層２０４の窒化物半導体層２０５との界面近傍に２ＤＥＧが存在する。従って、ノーマリーオフ動作の実現のために窒化物半導体層２０２が薄く形成されていたとしても、ソース電極２１３ｓ及びドレイン電極２１３ｄ間に十分な２ＤＥＧを確保することができ、オン抵抗を低減することができる。更に、窒化物半導体層２０５上に絶縁膜２２１を介してフィールドプレート電極２１４が形成されているため、電界集中を緩和して高い耐圧を得ることもできる。フィールドプレート電極２１４の作用によって高い耐圧が得られるため、ゲート電極２１３ｇとオーミック電極２１１との間隔を比較的狭めても十分な耐圧が確保される。ゲート電極２１３ｇとオーミック電極２１１との間隔を狭めることにより、オン抵抗をより低減することができる。つまり、フィールドプレート電極２１４による耐圧の向上はオン抵抗の低減に寄与することができる。また、ゲート電極２１３ｇとオーミック電極２１１との間隔を狭めることにより、トラップ準位の影響を低減して電流コラプスを低減することも可能である。
【００２７】
このような積層構造を備えた第２の実施形態に係る化合物半導体装置は、図２（ｂ）に示す模式的な回路と等価である。つまり、ドレイン電極２１３ｄとソース電極２１３ｓとの間に、ノーマリーオン動作する低抵抗部２５２とノーマリーオフ動作部２５１とが直列に接続された回路と等価である。ソース電極２１３ｓ及びフィールドプレート電極２１４の電位は特に限定されないが、例えば、ソース電極２１３ｓ及びフィールドプレート電極２１４は接地される。
【００２８】
次に、第２の実施形態に係る化合物半導体装置の製造方法について説明する。図３Ａ乃至図３Ｂは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００２９】
先ず、図３Ａ（ａ）に示すように、基板２００上に、バッファ層２０９、窒化物半導体層２０１、窒化物半導体層２０２、窒化物半導体層２０３、窒化物半導体層２０４、及び窒化物半導体層２０５を形成する。バッファ層２０９、窒化物半導体層２０１、窒化物半導体層２０２、窒化物半導体層２０３、窒化物半導体層２０４、及び窒化物半導体層２０５は、例えば有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により形成することができる。ＭＯＣＶＤ法では、例えば、Ｎの原料ガスとしてＮＨ3ガスを用い、Ａｌの原料ガスとしてトリメチルアルミニウム（ＴＭＡ）を用い、Ｇａの原料ガスとしてトリメチルガリウム（ＴＭＧ）を用いる。いずれかの窒化物半導体層にＩｎを含有させる場合、例えばＩｎの原料ガスとしてトリメチルインジウム（ＴＭＩ）を用いる。次いで、窒化物半導体層２０５上に絶縁膜２２１を形成する。絶縁膜２２１は、例えば原子層堆積（ＡＬＤ：atomic layer deposition）法により形成することができる。
【００３０】
その後、図３Ａ（ｂ）に示すように、ソース電極２１３ｓを形成する予定の領域、オーミック電極２１１を形成する予定の領域、及びこれらの間の領域を露出するフォトレジストのマスク２６１を絶縁膜２２１上に形成する。続いて、絶縁膜２２１、窒化物半導体層２０５、及び窒化物半導体層２０４をエッチングして開口部２３１を形成する。
【００３１】
次いで、図３Ａ（ｃ）に示すように、マスク２６１を除去し、窒化物半導体層２０３上にゲート電極２１３ｇを形成する。ゲート電極２１３ｇは、例えばリフトオフ法により形成することができる。
【００３２】
その後、図３Ｂ（ｄ）に示すように、絶縁膜２２１上にフォトレジストのマスク２６２を形成し、マスク２６２及びゲート電極２１３ｇをエッチングマスクとして窒化物半導体層２０３をエッチングする。この結果、ゲート電極２１３ｇ下に窒化物半導体層２０３が残存し、窒化物半導体層２０４下に窒化物半導体層２０６が形成される。
【００３３】
続いて、図３Ｂ（ｅ）に示すように、マスク２６２を除去し、開口部２３１内にソース電極２１３ｓ及びオーミック電極２１１を形成する。ソース電極２１３ｓ及びオーミック電極２１１は、例えばリフトオフ法により形成することができる。
【００３４】
次いで、図３Ｂ（ｆ）に示すように、絶縁膜２２１に、オーミック電極２１２用の開口部及びドレイン電極２１３ｄ用の開口部を形成し、これら開口部内に、それぞれオーミック電極２１２、ドレイン電極２１３ｄを形成する。その後、絶縁膜２２１上にフィールドプレート電極２１４を形成する。
【００３５】
そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００３６】
なお、窒化物半導体層２０５は窒化物半導体層２０２よりも厚いことが好ましく、窒化物半導体層２０５のＡｌ組成は窒化物半導体層２０２のそれよりも高いことが好ましい。より高濃度の２ＤＥＧを窒化物半導体層２０４の表面近傍に発生させるためである。
【００３７】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態はＧａＮ系ＨＥＭＴの一例である。図４は、第３の実施形態に係る化合物半導体装置の構造を示す図である。
【００３８】
第３の実施形態では、図４に示すように、低抵抗部２５２において、窒化物半導体層２０６と窒化物半導体層２０４との間にエッチングストッパとして機能し得る窒化物半導体層３０７が形成されている。つまり、窒化物半導体層２０６上に窒化物半導体層３０７が形成され、窒化物半導体層３０７上に窒化物半導体層２０４が形成されている。窒化物半導体層３０７は、例えばＡｌＧａＮ層である。窒化物半導体層３０７は第７の窒化物半導体層の一例である。他の構成は第２の実施形態と同様である。
【００３９】
次に、第３の実施形態に係る化合物半導体装置の製造方法について説明する。図５は、第３の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００４０】
先ず、図５（ａ）に示すように、基板２００上に、バッファ層２０９、窒化物半導体層２０１、窒化物半導体層２０２、窒化物半導体層２０３、窒化物半導体層３０７、窒化物半導体層２０４、及び窒化物半導体層２０５を形成する。バッファ層２０９、窒化物半導体層２０１、窒化物半導体層２０２、窒化物半導体層２０３、窒化物半導体層３０７、窒化物半導体層２０４、及び窒化物半導体層２０５は、例えばＭＯＣＶＤ法により形成することができる。次いで、窒化物半導体層２０５上に絶縁膜２２１を形成する。
【００４１】
その後、図５（ｂ）に示すように、ソース電極２１３ｓを形成する予定の領域、オーミック電極２１１を形成する予定の領域、及びこれらの間の領域を露出するフォトレジストのマスク２６１を絶縁膜２２１上に形成する。続いて、絶縁膜２２１、窒化物半導体層２０５、及び窒化物半導体層２０４をエッチングして開口部２３１を形成する。このエッチングは窒化物半導体層３０７の上面で停止する。つまり、このエッチングは窒化物半導体層３０７の上面が露出すると停止する。
【００４２】
次いで、図５（ｃ）に示すように、マスク２６１を残したまま窒化物半導体層３０７をエッチングして開口部２３１を窒化物半導体層２０３まで到達させる。このエッチングは窒化物半導体層２０３の上面で停止する。つまり、このエッチングは窒化物半導体層２０３の上面が露出すると停止する。
【００４３】
その後、第２の実施形態と同様にして、マスク２６１の除去及びゲート電極２１３ｇの形成（図３Ａ（ｃ）参照）からフィールドプレート電極２１４等の形成（図３Ｂ（ｆ）参照）までの処理を行う。そして、必要に応じて保護膜及び配線等を形成して、化合物半導体装置を完成させる。
【００４４】
第３の実施形態では、窒化物半導体層２０３及び窒化物半導体層２０４がＧａＮから構成されている場合であっても、ＡｌＧａＮ等のエッチングストッパとして機能し得る窒化物半導体層３０７が設けられているため、十分なエッチング選択比を確保できる。従って、開口部２３１を形成するエッチングの制御が容易である。
【００４５】
窒化物半導体層３０７が窒化物半導体層２０３及び窒化物半導体層２０４の間ではなく、窒化物半導体層２０３の内部に形成されていてもよい。
【００４６】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態はＧａＮ系ＨＥＭＴの一例である。図６は、第４の実施形態に係る化合物半導体装置の構造を示す図である。
【００４７】
第４の実施形態では、図６に示すように、窒化物半導体層２０６のゲート電極２１３ｇ側の端部が、窒化物半導体層３０７、窒化物半導体層２０４、及び窒化物半導体層２０５のゲート電極２１３ｇ側の端部よりもゲート電極２１３ｇ側に突出している。中間電極１１０に代えて中間電極４１０が設けられている。中間電極４１０には、オーミック電極２１１及びオーミック電極２１２の他に、窒化物半導体層２０６にオーミック接触したオーミック電極４１３が含まれている。オーミック電極４１３は、例えば、Ｎｉ膜及びその上のＡｕ膜を含んでいる。ソース電極２１３ｓにアノードが接続され、中間電極４１０にカソードが接続されたツェナーダイオード４０１が設けられている。オーミック電極４１３は第３のオーミック電極の一例である。他の構成は第３の実施形態と同様である。
【００４８】
低抵抗部２５２において正孔が発生することがあるが、第４の実施形態では、窒化物半導体層２０６、中間電極４１０、及びツェナーダイオード４０１を介してこの正孔をソース電極２１３ｓまで移動させることができる。このため、アバランシェ耐量を向上させることができる。
【００４９】
第４の実施形態に係る化合物半導体装置を製造する際には、例えば、ゲート電極２１３ｇを形成する際に、オーミック電極４１３をも窒化物半導体層２０３上に形成し、窒化物半導体層２０３のエッチングの際にオーミック電極４１３もエッチングマスクとして用いる。そして、オーミック接触を得るための熱処理を行う。熱処理の温度は、例えば、６００℃以上とする。
【００５０】
なお、ツェナーダイオード４０１はＧａＮ系ＨＥＭＴと同一パッケージ内に設けられている必要はない。つまり、ＧａＮ系ＨＥＭＴのパッケージ外で、中間電極４１０の端子及びソース電極２１３用の端子の間にツェナーダイオード４０１が接続されてもよい。
【００５１】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態はＧａＮ系ＨＥＭＴの一例である。図７は、第５の実施形態に係る化合物半導体装置の構造を示す図である。
【００５２】
第５の実施形態では、図７に示すように、窒化物半導体層２０２上に、窒化物半導体層２０３との間でソース電極２１３ｓを挟むようにｐ型の窒化物半導体層５０８が形成されており、窒化物半導体層５０８上にアノード電極５１５が形成されている。窒化物半導体層５０８は、窒化物半導体層２０３と同様に、例えばｐ型不純物としてＭｇが５×１０17ｃｍ-3〜１×１０19ｃｍ-3導入されたＧａＮ層であり、その厚さは４０ｎｍ程度〜１００ｎｍ程度である。アノード電極５１５は、例えば、Ｎｉ膜及びその上のＡｕ膜を含んでいる。アノード電極５１５は中間電極２１０に接続されている。窒化物半導体層２０２はｎ型不純物を含有している。窒化物半導体層５０８は第８の窒化物半導体層の一例である。他の構成は第３の実施形態と同様である。
【００５３】
第５の実施形態では、窒化物半導体層５０８及び窒化物半導体層２０２がｐｎ接合ダイオード５５３に含まれる。また、ソース電極２１３ｓはカソード電極として機能し得る。このため、中間電極２１０の電位をｐｎ接合ダイオード５５３の順方向耐圧以下に抑え、ノーマリーオフ動作部２５１の破壊を防止することができる。
【００５４】
第４の実施形態及び第５の実施形態において、第２の実施形態と同様に、第６の窒化物半導体層３０７が設けられていなくてもよい。
【００５５】
第２〜第５の実施形態の電極のレイアウトに関し、マルチフィンガーゲート構造が採用されている場合、基板２００の表面側から見たレイアウトは、例えば図８のようになる。つまり、ゲート電極２１３ｇ、ソース電極２１３ｓ、ドレイン電極２１３ｄ、中間電極２１０又は４１０、及びフィールドプレート電極２１４の平面形状が櫛歯状となっており、ソース電極２１３ｓ及びドレイン電極２１３ｄが交互に配置されている。そして、複数のゲート電極２１３ｇが互いに共通接続され、複数のソース電極２１３ｓが互いに共通接続され、複数のドレイン電極２１３ｄが互いに共通接続され、複数のフィールドプレート電極２１４が互いに共通接続されている。このようなマルチフィンガーゲート構造を採用することにより、出力電力を向上させることができる。
【００５６】
（第６の実施形態）
第６の実施形態は、ＧａＮ系ＨＥＭＴのディスクリートパッケージに関する。図９は、第６の実施形態に係るディスクリートパッケージを示す図である。
【００５７】
第６の実施形態では、図９に示すように、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極２１３ｄが接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極２１３ｓ及び中間電極２１０又は４１０に接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極２１３ｇに接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００５８】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００５９】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＧａＮ系ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１０は、第７の実施形態に係るＰＦＣ回路を示す結線図である。
【００６０】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。
【００６１】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００６２】
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は、ＧａＮ系ＨＥＭＴを備えた電源装置に関する。図１１は、第８の実施形態に係る電源装置を示す結線図である。
【００６３】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００６４】
一次側回路１２６１には、第７の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００６５】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００６６】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００６７】
（第９の実施形態）
次に、第９の実施形態について説明する。第９の実施形態は、ＧａＮ系ＨＥＭＴを備えた増幅器に関する。図１２は、第９の実施形態に係る増幅器を示す結線図である。
【００６８】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００６９】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。
【００７０】
なお、化合物半導体積層構造に用いられる化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等の窒化物を用いることができる。また、これらの混晶を用いることもできる。
【００７１】
また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。
【００７２】
基板として、ＳｉＣ基板、サファイア基板、ＧａＮ基板、ＡｌＮ基板、Ｓｉ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。各層の厚さ及び材料等も上述の実施形態のものに限定されない。
【００７３】
以下、本発明の諸態様を付記としてまとめて記載する。
【００７４】
（付記１）
第１の窒化物半導体層と、
前記第１の窒化物半導体層の上方に形成され、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上方に形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の間で、前記第２の窒化物半導体層の上方に形成されたｐ型の第３の窒化物半導体層と、
前記第３の窒化物半導体層の上方に形成されたゲート電極と、
前記第２の窒化物半導体層と前記ドレイン電極との間に形成された第４の窒化物半導体層と、
前記第４の窒化物半導体層と前記ドレイン電極との間に形成され、前記第４の窒化物半導体層よりもバンドギャップが大きい第５の窒化物半導体層と、
前記ゲート電極と前記ドレイン電極との間で前記第１の窒化物半導体層及び前記第４の窒化物半導体層にオーミック接触した中間電極と、
を有し、
前記ソース電極は前記第１の窒化物半導体層にオーミック接触し、
前記ドレイン電極は前記第４の窒化物半導体層にオーミック接触していることを特徴とする化合物半導体装置。
【００７５】
（付記２）
前記中間電極は、
前記ゲート電極と前記ドレイン電極との間で前記第１の窒化物半導体層にオーミック接触した第１のオーミック電極と、
前記ゲート電極と前記ドレイン電極との間で前記第４の窒化物半導体層にオーミック接触し、前記第１のオーミック電極に接続された第２のオーミック電極と、
を有することを特徴とする付記１に記載の化合物半導体装置。
【００７６】
（付記３）
前記中間電極と前記ドレイン電極との間で、前記第５の窒化物半導体層の上方に絶縁膜を介して形成されたフィールドプレート電極を有することを特徴とする付記１又は２に記載の化合物半導体装置。
【００７７】
（付記４）
前記第２の窒化物半導体層と前記第４の窒化物半導体層との間に形成されたｐ型の第６の窒化物半導体層を有することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
【００７８】
（付記５）
前記第６の窒化物半導体層と前記第４の窒化物半導体層との間に形成され、前記第６の窒化物半導体層及び前記第４の窒化物半導体層よりもバンドギャップが大きい第７の窒化物半導体層を有することを特徴とする付記４に記載の化合物半導体装置。
【００７９】
（付記６）
前記中間電極は、前記第６の窒化物半導体層にオーミック接触した第３のオーミック電極を有することを特徴とする付記４又は５に記載の化合物半導体装置。
【００８０】
（付記７）
前記中間電極と前記ソース電極との間に接続されたツェナーダイオードを有することを特徴とする付記６に記載の化合物半導体装置。
【００８１】
（付記８）
前記第２の窒化物半導体層上に形成されたｐ型の第８の窒化物半導体層と、
前記第８の窒化物半導体層上に形成され、前記中間電極に接続された電極と、
を有することを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置。
【００８２】
（付記９）
前記第１の窒化物半導体層及び前記第２の窒化物半導体層はＧａ及びＮを含有し、
前記第２の窒化物半導体層は前記第１の窒化物半導体層より高濃度でＡｌを含有することを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置。
【００８３】
（付記１０）
前記第４の窒化物半導体層及び前記第５の窒化物半導体層はＧａ及びＮを含有し、
前記第５の窒化物半導体層は前記第４の窒化物半導体層より高濃度でＡｌを含有することを特徴とする付記１乃至９のいずれか１項に記載の化合物半導体装置。
【００８４】
（付記１１）
付記１乃至１０のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００８５】
（付記１２）
付記１乃至１０のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【００８６】
（付記１３）
第１の窒化物半導体層の上方に、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層を形成する工程と、
前記第２の窒化物半導体層の上方にソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極の間で、前記第２の窒化物半導体層の上方に、ｐ型の第３の窒化物半導体層を形成する工程と、
前記第３の窒化物半導体層の上方にゲート電極を形成する工程と、
前記第２の窒化物半導体層と前記ドレイン電極との間に第４の窒化物半導体層を形成する工程と、
前記第４の窒化物半導体層と前記ドレイン電極との間に、前記第４の窒化物半導体層よりもバンドギャップが大きい第５の窒化物半導体層を形成する工程と、
前記ゲート電極と前記ドレイン電極との間で前記第１の窒化物半導体層及び前記第４の窒化物半導体層にオーミック接触する中間電極を形成する工程と、
を有し、
前記ソース電極を前記第１の窒化物半導体層にオーミック接触させ、
前記ドレイン電極を前記第４の窒化物半導体層にオーミック接触させることを特徴とする化合物半導体装置の製造方法。
【００８７】
（付記１４）
前記中間電極を形成する工程は、
前記ゲート電極と前記ドレイン電極との間で前記第１の窒化物半導体層にオーミック接触する第１のオーミック電極を形成する工程と、
前記ゲート電極と前記ドレイン電極との間で前記第４の窒化物半導体層にオーミック接触し、前記第１のオーミック電極に接続される第２のオーミック電極を形成する工程と、
を有することを特徴とする付記１３に記載の化合物半導体装置の製造方法。
【００８８】
（付記１５）
前記中間電極と前記ドレイン電極との間で、前記第５の窒化物半導体層の上方に絶縁膜を介してフィールドプレート電極を形成する工程を有することを特徴とする付記１３又は１４に記載の化合物半導体装置の製造方法。
【００８９】
（付記１６）
前記第３の窒化物半導体層の形成と並行して前記第２の窒化物半導体層と前記第４の窒化物半導体層との間にｐ型の第６の窒化物半導体層を形成することを特徴とする付記１３乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。
【００９０】
（付記１７）
前記第６の窒化物半導体層と前記第４の窒化物半導体層との間に、前記第６の窒化物半導体層及び前記第４の窒化物半導体層よりもバンドギャップが大きい第７の窒化物半導体層を形成する工程と、
前記第７の窒化物半導体層をエッチングストッパとして前記第５の窒化物半導体層及び前記第４の窒化物半導体層をエッチングする工程と、
を有することを特徴とする付記１６に記載の化合物半導体装置の製造方法。
【００９１】
（付記１８）
前記中間電極を形成する工程は、前記第６の窒化物半導体層にオーミック接触する第３のオーミック電極を形成する工程を有することを特徴とする付記１６又は１７に記載の化合物半導体装置の製造方法。
【符号の説明】
【００９２】
１０１〜１０５、２０１〜２０６、３０７、５０８：窒化物半導体層
１１０、２１０、４１０：中間電極
１１３ｇ、２１３ｇ：ゲート電極
１１３ｓ、２１３ｓ：ソース電極
１１３ｄ、２１３ｄ：ドレイン電極
２１４：フィールドプレート電極
４０１：ツェナーダイオード
【図１】
2015023258.tif 000003
【図２】
2015023258.tif 000004
【図３Ａ】
2015023258.tif 000005
【図３Ｂ】
2015023258.tif 000006
【図４】
2015023258.tif 000007
【図５】
2015023258.tif 000008
【図６】
2015023258.tif 000009
【図７】
2015023258.tif 000010
【図８】
2015023258.tif 000011
【図９】
2015023258.tif 000012
【図１０】
2015023258.tif 000013
【図１１】
2015023258.tif 000014
【図１２】
2015023258.tif 000015