(57)【要約】    【課題】  絶縁信頼性の高いプリント配線板の提供    【解決手段】  実施形態のプリント配線板は、樹脂絶縁層と該樹脂絶縁層上に形成されている導体層とを有する。そして、該導体層は、電子部品を搭載するための第１パッド５９ｆｐと該第１パッドから延びている第１配線部とを含む第１導体部５９ｆｃと該電子部品を搭載するための第２パッド５９ｓｐと該第２パッドから延びている第２配線部とを含む第２導体部５９ｓｃとを有し、該第１導体部と該第２導体部は該第１導体部と該第２導体部間のスペースＳＰを挟んで略平行に形成されていて、該第１パッドの幅は該第１配線部の幅より太く、該第２パッドの幅は該第２配線部の幅より太く、該第２パッドは該スペースを介して該第１配線部と向かい合っていて、該第１パッドは該スペースを介して該第２配線部と向かい合っている。【選択図】  図８
2015023112.tif 000002
【特許請求の範囲】
【請求項１】
樹脂絶縁層と、
前記樹脂絶縁層上に形成されている導体層とを有するプリント配線板であって、
前記導体層は、電子部品を搭載するための第１パッドと前記第１パッドから延びている第１配線部とを含む第１導体部と前記電子部品を搭載するための第２パッドと前記第２パッドから延びている第２配線部とを含む第２導体部とを有し、前記第１導体部と前記第２導体部は前記第１導体部と前記第２導体部間のスペースを挟んで略平行に形成されていて、前記第１パッドの幅は前記第１配線部の幅より太く、前記第２パッドの幅は前記第２配線部の幅より太く、前記第２パッドは前記スペースを介して前記第１配線部と向かい合っていて、前記第１パッドは前記スペースを介して前記第２配線部と向かい合っている。
【請求項２】
請求項１のプリント配線板であって、前記第１パッドと前記第２パッドで第２接続パッドが形成され、前記導体層は、さらに、第１接続パッドと第３接続パッドを含み、前記第１接続パッド上に第１保護膜が形成され、前記第２接続パッド上に第２保護膜が形成され、前記第３接続パッドに第３保護膜が形成されていて、前記第１保護膜の材質と前記第２保護膜の材質は同じであって、前記第３保護膜の材質は第１保護膜の材質と異なり、前記第１接続パッドと前記第２接続パッドを介して前記電子部品が前記プリント配線板に搭載され、前記第３接続パッドを介して、前記プリント配線板に上基板が搭載される。
【請求項３】
請求項２のプリント配線板であって、さらに、前記樹脂絶縁層と前記導体層上に前記第１接続パッドと前記第２接続パッドと前記第３接続パッドを個々に露出するための開口を有するソルダーレジスト層を有する。
【請求項４】
請求項１のプリント配線板であって、前記第１パッドと前記第２パッドは千鳥に形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子をフリップチップ実装するプリント配線板に関する。
【背景技術】
【０００２】
特許文献１は、半導体素子をフリップチップで搭載するための接続パッドを開示している。特許文献１の図１によれば、特許文献１のフリップチップ実装用基板は接続パッドと接続パッドに繋がっている引き出し配線とからなる導体パターンを有している。そして、特許文献１の図１では、接続パッドは引き出し配線の側壁から一方向に突出していて、接続パッドの幅は引き出し配線の幅より太い。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１１９０２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子部品の電極間の間隔は、今後も、狭くなっていくと予想される。そのため、数年後、フリプチップで電子部品をパッド上に搭載することが困難になると推察される。
【０００５】
本発明の目的は、電子部品を搭載するためのパッドを高密度に形成することである。別の目的は電子部品とパッド間の接続信頼性を高くすることである。
【課題を解決するための手段】
【０００６】
本発明に係るプリント配線板は、樹脂絶縁層と前記樹脂絶縁層上に形成されている導体層とを有する。そして、前記導体層は、電子部品を搭載するための第１パッドと前記第１パッドから延びている第１配線部とを含む第１導体部と前記電子部品を搭載するための第２パッドと前記第２パッドから延びている第２配線部とを含む第２導体部とを有し、前記第１導体部と前記第２導体部は前記第１導体部と前記第２導体部間のスペースを挟んで略平行に形成されていて、前記第１パッドの幅は前記第１配線部の幅より太く、前記第２パッドの幅は前記第２配線部の幅より太く、前記第２パッドは前記スペースを介して前記第１配線部と向かい合っていて、前記第１パッドは前記スペースを介して前記第２配線部と向かい合っている。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係るプリント配線板の製造方法を示す工程図。
【図２】第１実施形態のプリント配線板の製造方法を示す工程図。
【図３】第１実施形態のプリント配線板の製造方法を示す工程図。
【図４】第１実施形態のプリント配線板の断面図。
【図５】第１実施形態のプリント配線板の応用例の断面図。
【図６】図６（Ａ）は導体層形成後のプリント配線板の平面図であり、図６（Ｂ）はソルダーレジスト層形成後のプリント配線板の平面図である。
【図７】ＩＣチップの電極を示す平面図。
【図８】第１実施形態に係るプリント配線板の導体部の平面図。
【図９】第１実施形態の改変例に係るプリント配線板の導体部の平面図。
【図１０】第１実施形態の改変例に係るプリント配線板の導体部の平面図。
【図１１】ソルダーレジスト層形成後の第２実施形態に係るプリント配線板の平面図。
【発明を実施するための形態】
【０００８】
特許文献１の図１では、接続パッドの隣に接続パッドが形成されている。また、特許文献１では、接続パッドの幅が引き込み配線の幅より太い。そのため、接続パッド間のピッチを狭くする方法として、接続パッドの幅を細くすることや隣接する接続パッド間のスペースの幅を狭くすることが考えられる。しかしながら、接続パッドの幅が狭くなると、電子部品の電極と接続パッド間の接続信頼性が低下すると予想される。また、スペースの幅が狭くなると、隣接するパッド間でのショートが予想される。
【０００９】
[第１実施形態]
図４に示されるように第１実施形態のプリント配線板１０は、コア基板３０を有する。そのコア基板は第１面Ｆとその第１面と反対側の第２面Ｓとを有する絶縁基板２０ｚと絶縁基板の第１面Ｆ上に形成されている第１導体層３４Ｆと絶縁基板の第２面上に形成されている第２導体層３４Ｓを有する。コア基板はさらに第１導体層３４Ｆと第２導体層３４Ｓとを接続しているスルーホール導体３６を有する。スルーホール導体３６は絶縁基板を貫通している貫通孔３１に形成されている。貫通孔３１の形状やスルーホール導体３６の形状は、砂時計形形状である。図４に示されているコア基板は例えば、ＵＳ７７８６３９０に開示されている方法で製造される。コア基板の導体層は複数の導体回路やスルーホール導体３６の周りに形成されているスルーホールランドを含む。コア基板の第１面と絶縁基板の第１面は同じ面であり、コア基板の第２面と絶縁基板の第２面は同じ面である。
【００１０】
コア基板３０の第１面Ｆと第１導体層３４Ｆ上に層間樹脂絶縁層（上側の層間樹脂絶縁層）５０Ｆが形成されている。この層間樹脂絶縁層５０Ｆ上に上側の導体層５８Ｆが形成されている。導体層５８Ｆが図６（Ａ）に示される。図６（Ａ）は上側の導体層５８Ｆと導体層５８Ｆから露出する上側の層間樹脂絶縁層５０Ｆを示す平面図である。導体層（上側の導体層）５８Ｆは第１導体回路５９ｆと第２導体回路５９ｓを有している。第１導体回路は図８（Ａ）に示されるように、電子部品を搭載するための第１パッド５９ｆｐと第１パッドから延びている第１配線部５９ｆｗを有している。第１パッドと第１配線部で第１導体部５９ｆｃが形成される。第２導体回路は電子部品を搭載するための第２パッド５９ｓｐと第２パッドから延びている第２配線部５９ｓｗを有している。第２パッドと第２配線部で第２導体部５９ｓｃが形成される。上側の導体層５８Ｆと第１導体層３４Ｆやスルーホール導体３６は、層間樹脂絶縁層（樹脂絶縁層）５０Ｆを貫通するビア導体（上側のビア導体）６０Ｆで接続されている。層間樹脂絶縁層から出ていて上側のビア導体上に位置している導体や上側のビア導体の周りに形成されているランドは上側の導体層に含まれる。上側の層間樹脂絶縁層５０Ｆ、上側の導体層５８Ｆと上側のビア導体６０Ｆで上側のビルドアップ層５５Ｆが形成されている。
【００１１】
コア基板３０の第２面Ｓと第２導体層３４Ｓ上に層間樹脂絶縁層（下側の層間樹脂絶縁層）５０Ｓが形成されている。この層間樹脂絶縁層５０Ｓ上に下側の導体層５８Ｓが形成されている。下側の導体層５８Ｓと第２導体層３４Ｓやスルーホール導体３６は、層間樹脂絶縁層５０Ｓを貫通するビア導体（下側のビア導体）６０Ｓで接続されている。下側の層間樹脂絶縁層５０Ｓと下側の導体層５８Ｓと下側のビア導体６０Ｓで下側のビルドアップ層５５Ｓが形成されている。
【００１２】
上側のビルドアップ層上に上側のソルダーレジスト層７０Ｆが形成され、下側のビルドアップ層上に下側のソルダーレジスト層７０Ｓが形成されている。上側のソルダーレジスト層７０Ｆは、上側の導体層５８Ｆを露出する開口７１Ｆを有する。そして、開口７１Ｆにより露出される上側の導体層は電子部品の電極と接続するためのパッド（接続パッド）を含んでいる。実施形態では、上側のソルダーレジスト層７０Ｆに形成されている開口７１Ｆは、図６（Ｂ）に示されているように、３種類の開口７１１、７１２、７１３を有する。上側のソルダーレジスト層は複数の開口（第１開口）７１１を有している。第１開口はプリント配線板の略中央に形成されていて、１つの開口７１１により１つの接続パッド（第１接続パッド）７１１Ｃが露出される。また、上側のソルダーレジスト層は第２開口７１２を有している。第２開口は第１開口の周りに１つの開口で形成されていて、第２開口７１２により複数の接続パッド（第２接続パッド）７１２Ｃが露出される。第２開口の形状は枠状である。また、上側のソルダーレジスト層は第２開口の周りに複数の開口（第３開口）７１３を有している。１つの開口７１３により１つの接続パッド（第３接続パッド）７１３Ｃが露出される。第２接続パッド上に錫膜などの保護膜（第２保護膜）７２が形成されている。
下側のソルダーレジスト層７０Ｓは、下側の導体層５８Ｓや下側のビア導体６０Ｓの上面を露出する開口７１Ｓを有する。開口７１ＳによりＢＧＡパッド７６ＳＰが露出され、ＢＧＡパッド７６ＳＰ上に半田バンプ７６Ｓが形成されている。
【００１３】
図５は、実施形態のプリント配線板１０の応用例を示している。第１接続パッド７１１Ｃと第２接続パッド７１２Ｃを介してＩＣチップ９０がプリント配線板１０に実装されている。そして、第３接続パッド７１３Ｃを介して、プリント配線板１０に別のプリント配線板（上基板）１１０が搭載されている。さらに、プリント配線板１０がＢＧＡパッド７６ＳＰを介してマザーボード１２０に搭載されている。図６（Ｂ）に示されているＸ２とＸ２との間のプリント配線板が図４や図５に示されている。そのため、第１接続パッドが図４や図５に示されていない。
【００１４】
図６（Ｂ）は、上側のソルダーレジスト層７０Ｆと上側のソルダーレジスト層の開口から露出される上側の導体層５８Ｆと上側の層間樹脂絶縁層５０Ｆが示されている。図６（Ｂ）に第１接続パッド７１１Ｃ、第２接続パッド７１２Ｃと第３接続パッド７１３Ｃが示される。
【００１５】
図７は、図５中に示されるＩＣチップ９０の電極９２、９６を示している。ＩＣチップ９０は、第１電極９２と第２電極９６を有している。第１電極９２はＩＣチップの中央にマトリックス状に形成されていて、第２電極９６は第１電極の周りに千鳥状に形成されている。第１電極は第１接続パッドに接続され、第２電極は第２接続パッドに接続される。第１電極の形状は円であり、第２電極の形状は円または楕円である。
【００１６】
図６（Ｂ）中の楕円ＣＸ内の上側の導体層が拡大され図８（Ａ）に示される。
図８にＸ軸とＸ軸に直行するＹ軸が示されている。右方向が＋Ｘ方向であり、左方向が−Ｘ方向であり、上方向が＋Ｙ方向であり、下方向が−Ｙ方向である。図８に示されている各導体回路はＹ軸と平行である。導体回路と垂直な方向はＸ軸と平行である。
図８（Ａ）に、６本の導体部５９Ｆ１、５９Ｆ２、５９Ｆ３、５９Ｆ４、５９Ｆ５、５９Ｆ６が示される。図８（Ａ）では、６本の導体部が描かれているが、実際のプリント配線板では、数十から数百本の導体回路が存在し、それらの一部が第２開口７１２から露出する。
【００１７】
各導体部は、導体層（上側の導体層）５８Ｆに含まれる第１導体回路５９ｆまたは第２導体回路５９ｓに属する。第１導体部と第２導体部が交互に形成されている。第１導体回路に含まれる導体部が第１導体部５９ｆｃであり、第２導体回路に含まれる導体部が第２導体部５９ｓｃである。第１実施形態では、導体回路の内、上側のソルダーレジスト層の第２開口から露出している導体回路の部分が導体部である。導体部は、導体回路の一部である。各導体部は、隣接する導体部間に形成されているスペースＳＰを介して略平行に形成されている。スペースＳＰにより上側の層間樹脂絶縁層が露出される。スペースＳＰ内に導体層が形成されていない。
【００１８】
各導体部はＩＣチップなどの電極と接続するためのパッド（第２接続パッド）５９ｆｐ、５９ｓｐと配線部５９ｆｗ、５９ｓｗを含む。図８（Ａ）では、配線部は第２接続パッドに電気的に繋がっていて、細い部分である。配線部は第２接続パッドから延びている。図８（Ａ）では、配線部に横線が引かれていて、第２接続パッドに斜線が描かれている。第２接続パッドの幅ａは配線部の幅ｄより太い。第２接続パッド上にＩＣチップの電極が搭載される。ＩＣチップの電極は半田バンプや金バンプ等である。
【００１９】
図８（Ａ）に示されているように、第２接続パッドはスペースＳＰを介して隣接する導体回路の配線部と向かい合っている。
第１導体回路５９ｆの第２接続パッドは第２接続パッド用第１パッド５９（第１パッド）ｆｐであり、第１導体回路５９ｆの配線部は第１配線部５９ｆｗである。また、第２導体回路５９ｓの第２接続パッドは第２接続パッド用第２パッド（第２パッド）５９ｓｐであり、第２導体回路５９ｓの配線部は第２配線部５９ｓｗである。図８（Ａ）に示されているように、第２接続用第１パッド５９ｆｐはスペースを介して第２配線部５９ｓｗと向かい合っている。また、第２接続用第２パッド５９ｓｐはスペースを介して第１配線部５９ｆｗと向かい合っている。第２接続用第１パッド５９ｆｐと第２接続用第２パッド５９ｓｐはスペースを介して向かい合わない。両端以外の第２接続用第１パッドは第２配線部で挟まれ、両端以外の第２接続用第２パッドは第１配線部で挟まれる。図８（Ａ）では、導体部５９Ｆ１と導体部５９Ｆ６が両端の導体部である。
【００２０】
第１導体回路がＸ軸方向に平行移動し、第１導体部が第２導体部と重なると、第２接続パッド用第１パッドは第２配線部上に位置する。第１配線部は第２接続パッド用第２パッド上に位置する。
第２導体回路がＸ軸方向に平行移動し、第２導体部が第１導体部と重なると、第２接続パッド用第２パッドは第１配線部上に位置する。第２配線部は第２接続パッド用第１パッド上に位置する。
【００２１】
図８（Ａ）に示されているように、第２接続パッド用第１パッド５９ｆｐと第２接続パッド用第１パッド５９ｆｐ間に第２配線部５９ｓｗが形成されていて、第２接続パッド用第２パッド５９ｓｐは形成されていない。第２接続パッド用第２パッド５９ｓｐと第２接続パッド用第２パッド５９ｓｐ間に第１配線部５９ｆｗが形成されていて、第２接続パッド用第１パッド５９ｆｐは形成されていない。
【００２２】
第２接続パッドは、長さｆと幅ａを有する。第２接続パッドの幅は導体回路の進行方向に対し垂直な方向のパッドの長さである。第２接続パッドの長さは導体回路の進行方向における接続パッドの長さである。図８では、長さはｆで示され、幅はａで示されている。導体回路の進行方向に電流が流れる。
第２接続パッド用第１パッド５９ｆｐと第２接続パッド用第２パッド５９ｓｐの幅ａは２０μｍから１５０μｍであって、例えば、７５μｍである。
第１配線部や第２配線部の幅ｄは１０μｍから１２０μｍであって、例えば、配線部の幅は５４μｍである。第２接続パッドと配線部間の距離はｃで示されている。距離ｃは、１０μｍ〜７５μｍである。
【００２３】
第２接続パッド用第２パッド５９ｓｐは、第２接続パッド用第１パッド５９ｆｐに対し導体回路の進行方向（Ｙ方向）に所定の距離ｅだけシフトしている。図８（Ａ）に示されている実施形態では、距離ｅは１０μｍから６０μｍである。距離ｅが１０μｍ未満であると、ＩＣチップなどの電子部品とプリント配線板を接続するための接続部材により第１導体回路と第２導体回路間でショートが発生しやすい。接続部材は例えば、半田バンプや金バンプである。距離ｅが６０μｍを越えると、プリント配線板が大きくなる。そのため、プリント配線板の反りが大きくなる。第１導体回路と第２導体回路間で接続部材によりショートが発生しやすい。例えば、距離ｅは３０μｍである。ここで、進行方向は図８では＋Ｙ方向である。
各第２接続パッド５９ｆｐ、５９ｓｐは、電子部品の電極９６に対応して千鳥状に配置される。
【００２４】
導体部は第２接続パッドと配線部以外に回路部を有している。第１導体部５９ｆｃは第１回路部５９０Ｆを有し、第２導体部５９ｓｃは第２回路部５９０Ｓを有する。図８（Ａ）では、回路部の幅と第２接続パッドの幅は略同じである。図８（Ａ）では、回路部は白い部分である。回路部は線が引かれていない部分である。回路部はスペースを介して隣の導体部の回路部と向かい合っている。回路部はスペースを介して第２接続パッドや配線部と向かい合わない。
【００２５】
配線部の幅は第２接続パッドの幅より小さい。図８（Ａ）では、配線部は第２接続パッドの両サイドから略対称に細くなっている。図８（Ａ）に示されている配線部の形状や第２接続パッドの形状や回路部の形状は、導体回路の中心線ＣＣに対して対称形状である。中心線ＣＣは、導体回路の幅方向の中心を通り導体回路の進行方向に平行な直線である。図８（Ａ）では、中心線ＣＣはＹ軸と平行である。配線部の幅は回路部の幅より狭い。保護膜は第１導体部と第２導体部の上面と側面に形成されてもよい。
【００２６】
第２接続パッドの横に配線部が形成されている。このため、第２接続パッド用第１パッド５９ｆｐと第２配線部５９ｓｗとの間の絶縁間隔が大きくなる。第２接続パッド用第２パッド５９ｓｐと第１配線部５９ｆｗとの間の絶縁間隔が大きくなる。保護膜は第２接続パッドの上面と側壁上に形成れる。保護膜は導体部の上面と側面に形成されてもよい。第２接続パッドと配線部間の間隔が広いので、接続部材起因の第１導体回路と第２導体回路間のショートが防止される。
配線部の幅と第２接続パッドの幅の比（配線部の幅／第２接続パッドの幅）は０．４から０．９である。比がこの範囲であると、接続信頼性や絶縁信頼性などのプリント配線板の信頼性が向上する。
【００２７】
図８（Ａ）に示されている実施形態の第２接続パッドの幅や配線部の幅、スペースの幅の例が以下に示される。
第２接続パッドの幅ａは６０μｍである。配線部の幅ｄは３０μｍである。回路部の幅は６０μｍである。第１導体部と第２導体部間の最少の間隔ｂは１５μｍである。もし、配線部の幅と第２接続パッドの幅が同じであると、第２接続パッドと配線部間の距離ｃは１５μｍとなる。しかしながら、実施形態では、配線部が細いので、第２接続パッドと配線部間の距離ｃは３０μｍとなる。
このように、第２接続パッド用第１パッドに対し第２接続パッド用第２パッドを導体回路の進行方向にずらすことで、第２接続パッドの幅を大きくすることができる。また、第２接続パッドと配線部間の距離（スペースの幅）ｃを大きくすることができる。このため、電子部品と第２接続パッド間の接続信頼性が高くなる。また、導体部間の絶縁信頼性が高くなる。
【００２８】
図８（Ａ）では、回路部の幅と第２接続パッドの幅は同じである。図８（Ａ）に示されている実施形態で、第２接続パッドの幅ａが２０μｍであって、配線部の幅ｄが１５μｍであって、距離ｃが２２．５μｍであると、最少のスペースの幅ｂは２０μｍである。即ち、上側のソルダーレジスト層の第２開口から露出される第２接続パッドの幅／最小のスペースの幅（Ｌ／Ｓ）は２０μｍ／２０μｍである。
【００２９】
例えば、配線部の幅が２０μｍ以下の場合、回路部の幅ａは配線部ｄの幅と同じであることが好ましい。その例が図８（Ｂ）に示されている。第２接続パッドの幅ａが２０μｍであって、配線部の幅ｄが１５μｍであって、距離ｃが２２．５μｍであると、最少のスペースの幅ｂは２２．５μｍである。即ち、上側のソルダーレジスト層の第２開口から露出される第２接続パッドの幅／最小のスペースの幅（Ｌ／Ｓ）は２０μｍ／２２．５μｍである。
【００３０】
図８（Ａ）に示される実施形態では、細い部分（配線部）が少ないので、接続信頼性が高い。
図８（Ａ）の例と図８（Ｂ）の例で、第２接続パッドの中心間の距離は同じであるが、図８（Ｂ）の実施形態の最少のスペースの幅は、図８（Ａ）の実施形態の最少のスペースの幅より大きい。図８（Ｂ）に示される実施形態では、マイグレーションにより、絶縁信頼性は低下しがたい。
上側のソルダーレジスト層の第２開口から露出している導体回路（導体部）のＬ（第２接続パッドの幅（ａ））／Ｓ（最小のスペースの幅（ｂ））が４０μｍ／１５μｍ〜１００μｍ／６０μｍであることが好ましい。Ｌ／Ｓが４０μｍ／１５μｍ未満であると、接続信頼性や絶縁信頼性が低下する。Ｌ／Ｓが１００μｍ／６０μｍを越えると、プリント配線板が大きくなり、反りで、接続信頼性や絶縁信頼性が低下する。ここで、第２接続パッドと隣接する配線部との間の距離ｃは１７．５μｍ以上５０μｍ以下であることが望ましい。接続信頼性や絶縁信頼性が低下しがたい。
【００３１】
ソルダーレジスト層の各開口から露出される導体層上に保護膜が形成されることが好ましい。保護膜７２、７４として、Snめっき膜、Ni/Au膜、Ni/Pd/Au膜、Pd/Ag膜、OSP（Organic Solderability Preservative）膜等が挙げられる。
第１接続パッド上に形成される保護膜（第１保護膜）７２と第２接続パッド上に形成される保護膜（第２保護膜）７２は同じであって、第３接続パッド上に形成される保護膜（第３保護膜）７４が第１接続パッドと第２接続パッド上に形成される保護膜と異なることが好ましい。第１接続パッドと第２接続パッドを介してプリント配線板に搭載される電子部品と実施形態のプリント配線板１０間の接続信頼性が高い。さらに、第３接続パッドを介してプリント配線板に搭載される電子部品や別のプリント配線板（上基板）１１０と実施形態のプリント配線板１０間の接続信頼性が高い。例えば、第１接続パッドと第２接続パッド上の保護膜７２はＳｎ膜であり、第３接続パッド上の保護膜７４はNi/Pd/Au膜である。
保護膜はソルダーレジスト層の開口から露出する導体回路上の全面に形成される。
【００３２】
実施形態では、導体部が第２接続パッドと配線部を有し、ある導体部の第２接続パッドとその導体部の隣の導体部の配線部が隣に位置している。
そのため、第１導体回路と第２導体回路が狭いスペースを介して形成されても、隣接する導体部間で短絡が生じ難い。隣接する第１導体回路と第２導体回路でショートが発生しない。第２接続パッドとＩＣチップとの接続信頼性を高くすることができる。
【００３３】
[第１実施形態のプリント配線板の製造方法]
第１実施形態のプリント配線板１０の製造方法が図１〜図３に示される。
（１）第１面Ｆとその第１面と反対側の第２面Ｓを有する絶縁基板２０ｚとその両面に積層されている銅箔２２、２２からなる両面銅張積層板２０が準備される（図１（Ａ））。両面銅張積層板として住友ベークライト社製のＥＬＣ４７８５ＴＨ−Ｇを用いることができる。
【００３４】
絶縁基板２０ｚは樹脂と補強材で形成されていて、その補強材として例えばガラスクロス、アラミド繊維、ガラス繊維などが挙げられる。樹脂としてエポキシ樹脂やＢＴ（ビスマレイミドトリアジン）樹脂などが挙げられる。
【００３５】
（２）両面銅張積層板が加工され、スルーホール導体３６、第１導体層３４Ｆ、第２導体層３４Ｓを有するコア基板３０が完成する（図１（Ｂ））。コア基板３０の第１面と絶縁基板２０ｚの第１面は同じ面であり、コア基板３０の第２面と絶縁基板２０ｚの第２面は同じ面である。コア基板３０は例えば、ＵＳ７７８６３９０に開示されている方法で製造される。
【００３６】
（３）コア基板３０の第１面Ｆ上及び第２面Ｓ上に、ガラスクロスなどの無機繊維とシリカなどの無機粒子とエポキシ等の熱硬化性樹脂を含むプリプレグと銅箔４８が順に積層される。その後、加熱プレスでプリプレグから層間樹脂絶縁層（上側の層間樹脂絶縁層）５０Ｆと層間樹脂絶縁層（下側の層間樹脂絶縁層）５０Ｓが形成される。銅箔４８が層間樹脂絶縁層に接着される（図１（Ｃ））。ここでは、ガラスクロスなどの補強材を有する層間樹脂絶縁層が積層されているが、補強材を有しない層間樹脂絶縁層を用いることもできる。
【００３７】
（４）次に、ＣＯ２ガスレーザにて層間樹脂絶縁層５０Ｆ，５０Ｓにそれぞれビア導体用の開口５１Ｆ，５１Ｓが形成される（図１（Ｄ））。
【００３８】
（５）銅箔４８上と開口５１Ｆ、５１Ｓの内壁に無電解銅めっき層５２，５２が形成される（図２（Ａ））。
【００３９】
（６）無電解銅めっき層５２上にめっきレジスト５４が形成される（図２（Ｂ））。めっきレジスト５４から露出する無電解めっき層上に電解めっき層５６が形成される（図２（Ｃ））。コア基板の第１面上の電解めっき層が上側の導体層を形成する。そのため、めっきレジスト５４は上述の第１や第２導体部が形成されるようにレジストで形成されるパターンを有する。例えば、上側の層間樹脂絶縁層が請求項内の樹脂絶縁層であり、上側の導体層が請求項内の導体層である。
【００４０】
（７）めっきレジスト５４が除去される。電解銅めっき層５６間の無電解銅めっき層５２と銅箔４８がエッチングで除去されることで、第１導体回路５９ｆと第２導体回路５９ｓを含む導体層（上側の導体層）５８Ｆ，導体層（下側の導体層）５８Ｓ及びビア導体６０Ｆ，６０Ｓが形成される（図２（Ｄ））。導体層５８Ｆ、５８Ｓは、ビアランド６０ＦＲ、６０ＳＲを含む。上側と下側のビルドアップ層５５Ｆ、５５Ｓが形成される。図２（Ｄ）に示されている上側の導体層と上側の導体層から露出する上側の層間樹脂絶縁層の平面図が図６（Ａ）に示される。
図２（Ｄ）は、図６（Ａ）のＸ３−Ｘ３間のプリント配線板を切断することで得られる断面図である。
【００４１】
（８）上側のビルドアップ層上に上側のソルダーレジスト層７０Ｆが形成される。また、下側のビルドアップ層上に下側のソルダーレジスト層７０Ｓが形成される（図３（Ａ））。上側のソルダーレジスト層と下側のソルダーレジスト層はパッドを露出するための開口７１Ｆ、７１Ｓを有している。開口は、露光・現像処理またはレーザで形成される。
上側のソルダーレジスト層７０Ｆは、矩形の第１ソルダーレジスト層７０Ｆ１と第１レジスト層７０Ｆ１を囲む枠状の第２ソルダーレジスト層７０Ｆ２で形成されている（図６（Ｂ））。そして、上側のソルダーレジスト層は、第１開口７１１と第２開口７１２と第３開口７１３を有する。第１開口７１１は第１ソルダーレジスト層７０Ｆ１に形成されていて、個々のパッド毎に形成されている。第３開口７１３は第２ソルダーレジスト層７０Ｆ２に形成されていて、個々のパッド毎に形成されている。第１接続パッドと第３接続パッドはＳＭＤタイプのパッドであることが好ましい。
第２開口７１２は第１ソルダーレジスト層と第２ソルダーレジスト層の間に存在する枠状の開口である。１つの第２開口７１２により、複数のパッドが露出される。図３（Ａ）、図３（Ｂ）や図４に開口７１１は描かれていない。
【００４２】
図３（Ａ）に示されているプリント配線板の上側のソルダーレジスト層と上側のソルダーレジスト層から露出しているパッドや導体部の平面図が図６（Ｂ）に示される。
図３（Ａ）は、図６（Ｂ）中のＸ２−Ｘ２間のプリント配線板を切断することで得られる断面図である。
【００４３】
（９）各パッド上に保護膜が形成される。実施形態では、第１接続パッドと第２接続パッド上にＳｎ膜７２が形成され、第３接続パッドとＢＧＡパッド上にニッケルめっき層とニッケルめっき層上の金めっき層とからなる金属層７４が形成される（図３（Ｂ））。図３（Ｃ）に第１接続パッドの断面図が示されている。第１接続パッド上にＳｎ膜７２が形成されている。
【００４４】
（１０）第３接続パッドとＢＧＡパッド７６ＳＰ上に半田バンプ７６Ｆ、７６Ｓが形成される。図４では、第１接続パッドと第２接続パッド上に半田バンプが形成されていない。プリント配線板が完成する（図４）。各パッド上に半田バンプが形成されても良い。また、第３接続パッドとＢＧＡパッド上にのみ半田バンプが形成されてもよい。第２接続パッド上に半田バンプが形成されないと、第１導体部と第２導体部でショートが発生しがたい。第１接続パッドと第２接続パッド上に半田バンプが形成されないと、同じ接続方式で第１接続パッドと第２接続パッド上に電子部品が搭載される。第１接続パッドを介して入出力される信号と第２接続パッドを介して入出力される信号で差が生じ難い。
【００４５】
第１接続パッドと第２接続パッド上のＳｎ膜を介してＩＣチップ９０などの電子部品が実装される。
【００４６】
ＩＣチップ９０とプリント配線板との間にアンダーフィル材９８が充填されてもよい。
【００４７】
別のプリント配線板１１０が半田バンプ７６Ｆを介してプリント配線板１０に搭載される。そして、半田バンプ７６Ｓを介してプリント配線板１０がマザーボード１２０に搭載される（図５）。
【００４８】
[第１実施形態の第１改変例]
図９（Ａ）に第１実施形態の第１改変例に係る導体部を示す。第１実施形態の第１改変例は第１導体部ＦＤと第２導体部ＳＤと第３導体部ＴＤを有し、各導体部は第１実施形態と同様に接続パッド（斜線部）５９ｆｐ，５９ｓｐ，５９ｔｐと配線部（横線部）５９ｆｗ，５９ｓｗ，５９ｔｗを有している。第１改変例では、第１導体部の右隣に第２導体部が位置し第２導体部の右隣に第３導体部が位置し第３導体部の右隣に第１導体部が位置している。そして、図９（Ａ）では、第１導体部の第２接続パッドは第１行に位置し、第２導体部の第２接続パッドは第２行に位置し、第３導体部の第２接続パッドは第３行に位置している。第１実施形態と同様に接続パッドと配線部はスペースＳＰを介して隣り合っている。導体部以外、第１改変例と第１実施形態は同様である。
【００４９】
[第１実施形態の第２改変例]
図９（Ｂ）に第１実施形態の第２改変例に係る導体部を示す。第１実施形態の第２改変例では、各導体部内で各第２接続パッド（斜線部）の位置がランダムに形成されている。また、スペースを介して第２接続パッドと対向している配線部（横線部）は細くなっている。第２改変例では、楕円１２３４Ｃ内に示されている配線部のように、片側のみ細くなっている配線部が形成されている。導体部以外、第２改変例は第１実施形態と同様である。
【００５０】
[第１実施形態の第３改変例]
図１０は、第１実施形態の第３改変例に係る導体部を示す。第３改変例の導体部は電子部品の信号ラインに繋がる信号用導体部５９Ｆｓと電子部品の電源ラインに繋がる電源用導体部５９Ｆｐと電子部品のグランドラインに繋がるグランド用導体部５９Ｆｅを有する。図１０に示されるように、１つの電源用導体部が複数の第２接続パッド（斜線部）を有しても良い。また、図１０に示されるように、１つのグランド用導体部が複数の第２接続パッド（斜線部）を有しても良い。インダクタンス特性の改善が図られる。図１０では、斜線で示されている部分は接続パッドであり、横線で示されている部分は配線部である。導体部以外、第３改変例は第１実施形態と同様である。
【００５１】
[第２実施形態]
上側のソルダーレジストの第２開口を除き、第２実施形態のプリント配線板は、第１実施形態のプリント配線板と同じ構造を有する。
第１実施形態では、上側のソルダーレジスト層の第２開口は１つの開口で形成されている。しかしながら、第２実施形態のプリント配線板は、上側のソルダーレジスト層に複数の第２開口７１２０が形成されている。そして、第２実施形態では、各第２開口は第２接続パッド毎に形成されている。図１１に示されるように、第２開口は千鳥配列に形成されている。図１１では、導体部は第１導体部と第２導体部で形成されていて、第２開口は２行または２列に形成されている。図１１で点線内に存在する開口が第１開口７１１であり、点線と破線の間に存在する開口が第２開口７１２０であり、破線より外に存在する開口が第３開口７１３である。
【符号の説明】
【００５２】
３０  コア基板
５０Ｆ  上側の層間樹脂絶縁層
５０Ｓ  下側の層間樹脂絶縁層
５８Ｆ  上側の導体層
５９ｆ  第１導体回路
５９ｓ  第２導体回路
５９ｆｐ、５９ｓｐ  第２接続パッド
５９ｆｗ、５９ｓｗ  配線部
７０Ｆ、７０Ｓ  ソルダーレジスト層
９０  ＩＣチップ
【図１】
2015023112.tif 000003
【図２】
2015023112.tif 000004
【図３】
2015023112.tif 000005
【図４】
2015023112.tif 000006
【図５】
2015023112.tif 000007
【図６】
2015023112.tif 000008
【図７】
2015023112.tif 000009
【図８】
2015023112.tif 000010
【図９】
2015023112.tif 000011
【図１０】
2015023112.tif 000012
【図１１】
2015023112.tif 000013