(57)【要約】【課題】任意の出力インピーダンスを有する高周波電源に直結することができるインピーダンス整合装置を可能にする【解決手段】メモリ２０４にはバリアブルキャパシタＶＣ1，ＶＣ2を全てのインピーダンス調整点に調整した時のＦパラメータの測定値が記憶されている。制御部２０３は、ＶＩ検出器２０２で検出される出力電圧ｖout及び出力電流ｖinと全てのインピーダンス調整点のＦパラメータとを用いて、バリアブルキャパシタＶＣ1，ＶＣ2を各インピーダンス調整点に調整したと仮定した場合の入力ポートＰ1での入力電圧ｖin、入力電流ｉin及び入力インピーダンスＺinを算出する。そして、複数の入力インピーダンスＺinのうち、目標インピーダンスＺg*に最も近い入力インピーダンスＺinを抽出し、その入力インピーダンスＺinに対応するインピーダンス調整点にバリアブルキャパシタＶＣ1，ＶＣ2を調整する。【選択図】図１
2015018766.tif 000002
【特許請求の範囲】
【請求項１】
高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置のインピーダンス整合方法であって、
前記インピーダンス整合装置には、前記インピーダンス整合装置のＦパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｆパラメータに関する情報が４端子パラメータ記憶手段に前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶されており、
前記インピーダンス整合装置の出力ポートにおける電圧情報及び電流情報を検出する検出ステップと、
前記検出ステップで検出された前記電圧情報及び前記電流情報と、前記４端子パラメータ記憶手段に記憶された全てのＦパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｆパラメータに関する情報に対応した可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから前記負荷側を見た入力インピーダンスを算出する入力インピーダンス算出ステップと、
前記入力インピーダンス算出ステップで算出された複数の入力インピーダンスのうち、予め設定された目標値に最も近い入力インピーダンスを抽出し、その入力インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定ステップと、
前記インピーダンス調整値特定ステップで特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整ステップと、
を備えたことを特徴とする、インピーダンス整合方法。
【請求項２】
高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置のインピーダンス整合方法であって、
前記インピーダンス整合装置には、前記インピーダンス整合装置のＦパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｆパラメータに関する情報が４端子パラメータ記憶手段に前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶されており、
前記インピーダンス整合装置の入力ポートにおける電圧情報及び電流情報を検出する検出ステップと、
前記４端子パラメータ記憶手段に記憶された前記電圧情報及び前記電流情報の検出時の前記インピーダンス可変回路の可変値に関する情報に対応するＦパラメータに関する情報と、前記検出ステップで検出された前記電圧情報及び前記電流情報とを用いて、前記インピーダンス整合装置の出力ポートにおける電圧情報と電流情報を算出する第１の算出ステップと、
前記第１の算出ステップで算出された前記出力ポートにおける電圧情報及び電流情報と前記４端子パラメータ記憶手段に記憶された全てのＦパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｆパラメータに関する情報に対応した可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから前記負荷側を見た入力インピーダンスを算出する第２の算出ステップと、
前記第２の算出ステップで算出された複数の入力インピーダンスのうち、予め設定された目標値に最も近い入力インピーダンスを抽出し、その入力インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定ステップと、
前記インピーダンス調整値特定ステップで特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整ステップと、
を備えたことを特徴とする、インピーダンス整合方法。
【請求項３】
前記目標値は、前記高周波電源の出力インピーダンスに対して共役複素数となる値である、請求項１又は２に記載のインピーダンス整合方法。
【請求項４】
高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、
前記インピーダンス整合装置のＦパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｆパラメータに関する情報が前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶された４端子パラメータ記憶手段と、
前記インピーダンス整合装置の出力ポートにおける電圧情報及び電流情報を検出する検出手段と、
前記検出手段により検出された前記電圧情報及び前記電流情報と、前記４端子パラメータ記憶手段に記憶された全てのＦパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｆパラメータに関する情報に対応した可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから前記負荷側を見た入力インピーダンスの推定値を算出する入力インピーダンス算出手段と、
前記入力インピーダンス算出手段で算出された複数の入力インピーダンスのうち、予め設定された目標値に最も近い入力インピーダンスを抽出し、その入力インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定手段と、
前記インピーダンス調整値特定手段により特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整手段と、
を備えたことを特徴とする、インピーダンス整合装置。
【請求項５】
前記入力インピーダンス算出手段は、
前記インピーダンス可変回路の可変値毎に、前記４端子パラメータ記憶手段に記憶された各Ｆパラメータに関する情報と前記検出手段で検出された前記電圧情報及び前記電流情報とを用いて、前記インピーダンス整合装置の入力ポートにおける電圧情報と電流情報を算出し、算出した電圧情報を電流情報で除して前記入力インピーダンスを算出する、請求項４に記載のインピーダンス整合装置。
【請求項６】
高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、
前記インピーダンス整合装置のＦパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｆパラメータに関する情報が前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶された４端子パラメータ記憶手段と、
前記インピーダンス整合装置の入力ポートにおける電圧情報及び電流情報を検出する検出手段と、
前記検出手段により検出された前記電圧情報及び前記電流情報と、前記４端子パラメータ記憶手段に記憶された前記電圧情報及び前記電流情報の検出時の前記インピーダンス可変回路の可変値に関する情報に対応するＦパラメータに関する情報とを用いて、前記インピーダンス整合装置の出力ポートにおける電圧情報と電流情報を算出する出力情報算出手段と、
前記出力情報算出手段で算出された前記出力ポートにおける電圧情報及び電流情報と前記４端子パラメータ記憶手段に記憶された全てのＦパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｆパラメータに関する情報に対応した可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから前記負荷側を見た入力インピーダンスを算出する入力インピーダンス算出手段と、
前記入力インピーダンス算出手段で算出された複数の入力インピーダンスのうち、予め設定された目標値に最も近い入力インピーダンスを抽出し、その入力インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定手段と、
前記インピーダンス調整値特定手段により特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整手段と、
を備えたことを特徴とする、インピーダンス整合装置。
【請求項７】
前記入力インピーダンス算出手段は、
前記インピーダンス可変回路の可変値毎に、前記４端子パラメータ記憶手段に記憶された各Ｆパラメータに関する情報と前記出力情報算出手段で算出された前記電圧情報及び前記電流情報とを用いて、前記インピーダンス整合装置の入力ポートにおける電圧情報と電流情報を算出し、算出した電圧情報を電流情報で除して前記入力インピーダンスを算出する、請求項６に記載のインピーダンス整合装置。
【請求項８】
前記４端子パラメータ記憶手段に記憶されたＦパラメータに関する情報は、実測した前記インピーダンス整合装置のＳパラメータのデータと前記Ｓパラメータの実測値をＦパラメータに変換する変換プログラムのデータ、若しくは実測した前記インピーダンス整合装置のＳパラメータを所定の変換式によりＦパラメータに変換したデータである、請求項４乃至７のいずれかに記載のインピーダンス整合装置。
【請求項９】
前記インピーダンス可変回路は、
インダクタと、
前記インダクタに直列に接続されたスイッチ手段と、
前記インダクタと前記スイッチ手段の直列回路に印加される交流電圧を検出する電圧検出手段と、
前記交流電圧の極性が負から正に変化する電圧零点からＴ／４（Ｔ：前記交流電圧の周期）が経過した基準時点が検出される毎に、各基準時点からの前記スイッチ手段をオンにするオン開始点とそのオン開始点からのオン時間を制御する制御手段と、
を備え、前記制御手段で前記インダクタを流れる電流を制御することによりインピーダンス値が変化するリアクタンス電流可変回路である、請求項４乃至８のいずれかに記載のインピーダンス整合装置。
【請求項１０】
前記スイッチ手段は、第１の整流素子と第１のスイッチング素子を直列に接続した第１の直列回路と、前記第１の整流素子とは極性を逆にして第２の整流素子と第２のスイッチング素子を直列に接続した第２の直列回路との並列回路で構成され、
前記制御手段は、各基準時点からＴ／２が経過するまでの第１の期間では前記第１のスイッチング素子のオン開始点とオン時間を制御し、（各基準時点＋Ｔ／２）からＴ／２が経過するＴまでの第２の期間では前記第２のスイッチング素子のオン開始点とオン時間を制御する、請求項９に記載のインピーダンス整合装置。
【請求項１１】
前記スイッチ手段は、１の半導体スイッチ素子若しくは複数の半導体スイッチ素子の直列接続を含む第１の回路と１の半導体スイッチ素子若しくは複数の半導体スイッチ素子の直列接続を含む第２の回路とを逆直列接続した回路で構成され、
前記第１の回路に含まれる半導体スイッチ素子と前記第２の回路に含まれる半導体スイッチ素子は同一のタイプであり、
前記制御手段は、各基準時点からＴ／２が経過するまでの第１の期間と（各基準時点＋Ｔ／２）からＴ／２が経過するＴまでの第２の期間の両期間における前記第１の回路内のスイッチング素子のオン開始点及びオン時間と前記第２の回路内のスイッチング素子のオン開始点及びオン時間を同期して制御する、請求項９に記載のインピーダンス整合装置。
【請求項１２】
前記目標値は、前記高周波電源の出力インピーダンスに対して共役複素数となる値である、請求項４乃至１１のいずれかに記載のインピーダンス整合装置。
【請求項１３】
請求項４乃至１２のいずれかに記載のインピーダンス整合装置が内蔵された高周波電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電源と負荷とのインピーダンス整合を行うインピーダンス整合方法及びそのインピーダンス整合装置に関するものである。
【背景技術】
【０００２】
高周波電源からプラズマ処理装置に高周波電力を供給してプラズマ処理装置内にプラズマを発生させ、そのプラズマによって半導体ウェハの薄膜形成やエッチング処理などを行うプラズマ処理システムが知られている。そのプラズマ処理システムでは、プラズマ処理中に高周波電源からプラズマ処理装置に効率良く高周波電力を供給するため、高周波電源とプラズマ処理装置との間に高周波電源とプラズマ処理装置とのインピーダンスを自動的に整合させるインピーダンス整合装置が設けられている。
【０００３】
例えば、特許第４９７５２９１号には、図１２に示すプラズマ処理システムのインピーダンス整合装置の構成が記載されている。
【０００４】
図１２に示すプラズマ処理システム１００は、インピーダンス整合装置１０１の入力ポートＰ1が５０［Ω］等の特性インピーダンスＺoを有する同軸ケーブル１０４で高周波電源１０２に接続され、出力ポートＰ2がプラズマ処理装置１０３（高周波電源１０２に対する負荷）に直結された構成である。
【０００５】
インピーダンス整合装置１０１内には、インピーダンス整合を行うための主要素として１個の固定インダクタＬ1と、２個のバリアブルキャパシタＶＣ1，ＶＣ2と、入力ポートＰ1における反射係数Γin（＝反射波電圧ｖrin／進行波電圧ｖfin）を実測し、その実測値Γinが予め設定された閾値Γth（例えば、０．１等の値）以下となるように、バリアブルキャパシタＶＣ1，ＶＣ2の各容量値を制御する制御部１０１Ｃとが設けられている。バリアブルキャパシタＶＣ1，ＶＣ2は、互いに対向している一対の電極の一方が可動電極で構成されたキャパシタである。
【０００６】
なお、インピーダンス整合装置１０１内の方向性結合器１０１Ａは、入力ポートＰ1の高周波電圧ｖinから進行波電圧ｖfinと反射波電圧ｖrinを分離して制御部１０１Ｃに入力するデバイスである。また、モータＭ1とモータＭ2は、それぞれバリアブルキャパシタＶＣ1の可動電極とバリアブルキャパシタＶＣ2の可動電極を駆動するためのモータであり、センサＰＳ1とセンサＰＳ2は、それぞれバリアブルキャパシタＶＣ1の可動電極とバリアブルキャパシタＶＣ2の可動電極の回転位置を検出する位置検出センサである。また、メモリ１０１Ｂは、制御部１０１Ｃがインピーダンス整合動作をするために必要なバリアブルキャパシタＶＣ1，ＶＣ2の可変位置等のデータを記憶するメモリである。
【０００７】
制御部１０１Ｃは、方向性結合器１０１Ａから出力される反射波電圧ｖrin及び進行波電圧ｖfinを所定の周期で読み込み、反射係数Γinを算出してΓin≦Γthであるか否かを判別する。そして、Γth＜Γinであれば、制御部１０１Ｃは、バリアブルキャパシタＶＣ1，ＶＣ2の可変容量値の全ての組合せ（全てのインピーダンス調整点）の中から、反射係数Γinが最小となるインピーダンス調整点を求め、そのインピーダンス調整点に対応するバリアブルキャパシタＶＣ1とバリアブルキャパシタＶＣ2の調整位置のデータをメモリ１０１Ｂから読み出し、そのデータに基づきモータＭ1，Ｍ2を駆動する。
【０００８】
モータＭ1，Ｍ2の駆動によりバリアブルキャパシタＶＣ1，ＶＣ2の可動電極が回転して電極対向面積が変化し、それによりバリアブルキャパシタＶＣ1，ＶＣ2の各容量値が反射係数Γinを最小にするインピーダンス調整点に設定される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第４９７５２９１号
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来のプラズマ処理システム１００は、一般に、高周波電源１０２が特性インピーダンスＺoを有する同軸ケーブル１０４によってインピーダンス整合装置１００の入力ポートＰ1に接続されるので、高周波電源１０２の出力インピーダンスが特性インピーダンスＺoと整合するように設計される。
【００１１】
例えば、高周波電源１０２がＩＳＭ（Industry-Science-Medical）周波数帯である１３．５６［ＭＨｚ］の高周波信号を発生する信号発生器と、その信号発生器で発生した高周波信号を増幅するＤ級アンプやＥ級アンプ等のパワーアンプとを含む構成の場合、パワーアンプの出力インピーダンスは特性インピーダンスＺoより低くなるため、パワーアンプと高周波電源１０２の出力端との間にインピーダンス変換回路が設けられ、高周波電源１０２の出力インピーダンスが特性インピーダンスＺoとなるように設計されている。
【００１２】
従来のプラズマ処理システム１００は、プラズマ処理装置１０３にインピーダンス整合装置１０１を直結とした装置を、インピーダンス整合装置１０１の入力ポートＰ1からプラズマ処理装置１０３側を見たインピーダンスＺin（以下、「入力インピーダンスＺin」という。）を特性インピーダンスＺoに整合可能な負荷として、当該特性インピーダンスＺoを有する同軸ケーブル１０４により高周波電源１０２に接続する考え方に基づくシステムと考えられる。
【００１３】
インピーダンス整合装置１０１がプラズマ処理装置１０３の負荷インピーダンスＺL（インピーダンス整合装置１０１の出力ポートＰ2からプラズマ処理装置１０３側を見たインピーダンス）の変動に応じて特性インピーダンスＺoとは異なる所定のインピーダンス（Ｒ−ｊ・Ｘ［Ω］）に変換可能であれば、出力インピーダンスとしてその共役複素数のインピーダンス（Ｒ＋ｊ・Ｘ［Ω］）を有する高周波電源１０２にインピーダンス整合装置１０１を直結することができ（共役整合）、プラズマ処理システム１００のコンパクト化やインピーダンス整合装置１０１によるインピーダンス整合の高精度化が可能になるという利点がある。
【００１４】
また、高周波電源１０２内のインピーダンス変換回路に代えてインピーダンス整合装置１０１を高周波電源１０２に内蔵させることにより、高周波電源１０２をプラズマ処理装置１０３に直結することができ、更なるプラズマ処理システム１００のコンパクト化やインピーダンス整合の高精度化を期待することができる。
【００１５】
しかしかながら、従来、プラズマ処理装置の負荷インピーダンスＺLの変動に応じてインピーダンス整合装置の入力インピーダンスＺinを特性インピーダンスＺoとは異なる高周波電源１０２の出力インピーダンス（Ｒ＋ｊ・Ｘ［Ω］）の共役複素数に自動で整合させるインピーダンス整合方法やインピーダンス整合装置は提案されていない。
【００１６】
本発明は、負荷インピーダンスを特性インピーダンスとは異なる所定のインピーダンスに変換し、当該所定のインピーダンスの共役複素数の出力インピーダンスを有する高周波電源にインピーダンス整合装置を直結若しくは内蔵を可能にするインピーダンス整合方法及びそのインピーダンス整合方法を用いたインピーダンス整合装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記の課題を解決するため、本発明では、次の技術的手段を講じている。
【００１８】
本発明の第１の側面によって提供されるインピーダンス整合方法は、高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置のインピーダンス整合方法であって、前記インピーダンス整合装置には、前記インピーダンス整合装置のＦパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｆパラメータに関する情報が４端子パラメータ記憶手段に前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶されており、前記インピーダンス整合装置の出力ポートにおける電圧情報及び電流情報を検出する検出ステップと、前記検出ステップで検出された前記電圧情報及び前記電流情報と、前記４端子パラメータ記憶手段に記憶された全てのＦパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｆパラメータに関する情報に対応した可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから前記負荷側を見た入力インピーダンスを算出する入力インピーダンス算出ステップと、前記入力インピーダンス算出ステップで算出された複数の入力インピーダンスのうち、予め設定された目標値に最も近い入力インピーダンスを抽出し、その入力インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定ステップと、前記インピーダンス調整値特定ステップで特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整ステップと、を備えたことを特徴とする（請求項１）。
【００１９】
本発明の第２の側面によって提供されるインピーダンス整合方法は、高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置のインピーダンス整合方法であって、前記インピーダンス整合装置には、前記インピーダンス整合装置のＦパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｆパラメータに関する情報が４端子パラメータ記憶手段に前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶されており、前記インピーダンス整合装置の入力ポートにおける電圧情報及び電流情報を検出する検出ステップと、前記４端子パラメータ記憶手段に記憶された前記電圧情報及び前記電流情報の検出時の前記インピーダンス可変回路の可変値に関する情報に対応するＦパラメータに関する情報と、前記検出ステップで検出された前記電圧情報及び前記電流情報とを用いて、前記インピーダンス整合装置の出力ポートにおける電圧情報と電流情報を算出する第１の算出ステップと、前記第１の算出ステップで算出された前記出力ポートにおける電圧情報及び電流情報と前記４端子パラメータ記憶手段に記憶された全てのＦパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｆパラメータに関する情報に対応した可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから前記負荷側を見た入力インピーダンスを算出する第２の算出ステップと、前記第２の算出ステップで算出された複数の入力インピーダンスのうち、予め設定された目標値に最も近い入力インピーダンスを抽出し、その入力インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定ステップと、前記インピーダンス調整値特定ステップで特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整ステップと、を備えたことを特徴とする（請求項２）。
【００２０】
好ましい実施の形態によれば、前記目標値は、前記高周波電源の出力インピーダンスに対して共役複素数となる値であるとよい（請求項３）。
【００２１】
本発明の第３の側面によって提供されるインピーダンス整合装置は、高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、前記インピーダンス整合装置のＦパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｆパラメータに関する情報が前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶された４端子パラメータ記憶手段と、前記インピーダンス整合装置の出力ポートにおける電圧情報及び電流情報を検出する検出手段と、前記検出手段により検出された前記電圧情報及び前記電流情報と、前記４端子パラメータ記憶手段に記憶された全てのＦパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｆパラメータに関する情報に対応した可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから前記負荷側を見た入力インピーダンスの推定値を算出する入力インピーダンス算出手段と、前記入力インピーダンス算出手段で算出された複数の入力インピーダンスのうち、予め設定された目標値に最も近い入力インピーダンスを抽出し、その入力インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定手段と、前記インピーダンス調整値特定手段により特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整手段と、を備えたことを特徴とする（請求項４）。
【００２２】
好ましい実施の形態によれば、前記入力インピーダンス算出手段は、前記インピーダンス可変回路の可変値毎に、前記４端子パラメータ記憶手段に記憶された各Ｆパラメータに関する情報と前記検出手段で検出された前記電圧情報及び前記電流情報とを用いて、前記インピーダンス整合装置の入力ポートにおける電圧情報と電流情報を算出し、算出した電圧情報を電流情報で除して前記入力インピーダンスを算出するとよい（請求項５）。
【００２３】
本発明の第４の側面によって提供されるインピーダンス整合装置は、高周波電源と負荷との間に設けられ、インピーダンス可変回路のインピーダンス値を変化させることにより、前記高周波電源と前記負荷とのインピーダンス整合を行うインピーダンス整合装置であって、前記インピーダンス整合装置のＦパラメータに関する情報が予め前記インピーダンス可変回路の可変値毎に取得され、各Ｆパラメータに関する情報が前記インピーダンス可変回路の可変値に関する情報に対応付けて記憶された４端子パラメータ記憶手段と、前記インピーダンス整合装置の入力ポートにおける電圧情報及び電流情報を検出する検出手段と、前記検出手段により検出された前記電圧情報及び前記電流情報と、前記４端子パラメータ記憶手段に記憶された前記電圧情報及び前記電流情報の検出時の前記インピーダンス可変回路の可変値に関する情報に対応するＦパラメータに関する情報とを用いて、前記インピーダンス整合装置の出力ポートにおける電圧情報と電流情報を算出する出力情報算出手段と、前記出力情報算出手段で算出された前記出力ポートにおける電圧情報及び電流情報と前記４端子パラメータ記憶手段に記憶された全てのＦパラメータに関する情報とを用いて、前記インピーダンス可変回路を各Ｆパラメータに関する情報に対応した可変値に調整したと仮定した場合の前記インピーダンス整合装置の入力ポートから前記負荷側を見た入力インピーダンスを算出する入力インピーダンス算出手段と、前記入力インピーダンス算出手段で算出された複数の入力インピーダンスのうち、予め設定された目標値に最も近い入力インピーダンスを抽出し、その入力インピーダンスに対応する前記インピーダンス可変回路の可変値に関する情報をインピーダンス整合の調整値として特定するインピーダンス調整値特定手段と、前記インピーダンス調整値特定手段により特定された前記インピーダンス可変回路の可変値に関する情報に基づいて、前記インピーダンス可変回路のインピーダンス値を調整するインピーダンス調整手段と、を備えたことを特徴とする（請求項６）。
【００２４】
好ましい実施の形態によれば、前記入力インピーダンス算出手段は、前記インピーダンス可変回路の可変値毎に、前記４端子パラメータ記憶手段に記憶された各Ｆパラメータに関する情報と前記出力情報算出手段で算出された前記電圧情報及び前記電流情報とを用いて、前記インピーダンス整合装置の入力ポートにおける電圧情報と電流情報を算出し、算出した電圧情報を電流情報で除して前記入力インピーダンスを算出するとよい（請求項７）。
【００２５】
更に好ましい実施の形態によれば、前記４端子パラメータ記憶手段に記憶されたＦパラメータに関する情報は、実測した前記インピーダンス整合装置のＳパラメータのデータと前記Ｓパラメータの実測値をＦパラメータに変換する変換プログラムのデータ、若しくは実測した前記インピーダンス整合装置のＳパラメータを所定の変換式によりＦパラメータに変換したデータであるとよい（請求項８）。
【００２６】
本発明の第３の側面と第４の側面によって提供されるインピーダンス整合装置において、前記インピーダンス可変回路は、インダクタと、前記インダクタに直列に接続されたスイッチ手段と、前記インダクタと前記スイッチ手段の直列回路に印加される交流電圧を検出する電圧検出手段と、前記交流電圧の極性が負から正に変化する電圧零点からＴ／４（Ｔ：前記交流電圧の周期）が経過した基準時点が検出される毎に、各基準時点からの前記スイッチ手段をオンにするオン開始点とそのオン開始点からのオン時間を制御する制御手段と、を備え、前記制御手段で前記インダクタを流れる電流を制御することによりインピーダンス値が変化するリアクタンス電流可変回路であるとよい（請求項９）。
【００２７】
また、前記スイッチ手段は、第１の整流素子と第１のスイッチング素子を直列に接続した第１の直列回路と、前記第１の整流素子とは極性を逆にして第２の整流素子と第２のスイッチング素子を直列に接続した第２の直列回路との並列回路で構成され、前記制御手段は、各基準時点からＴ／２が経過するまでの第１の期間では前記第１のスイッチング素子のオン開始点とオン時間を制御し、（各基準時点＋Ｔ／２）からＴ／２が経過するＴまでの第２の期間では前記第２のスイッチング素子のオン開始点とオン時間を制御するとよい（請求項１０）。
【００２８】
また、前記スイッチ手段は、１の半導体スイッチ素子若しくは複数の半導体スイッチ素子の直列接続を含む第１の回路と１の半導体スイッチ素子若しくは複数の半導体スイッチ素子の直列接続を含む第２の回路とを逆直列接続した回路で構成され、前記第１の回路に含まれる半導体スイッチ素子と前記第２の回路に含まれる半導体スイッチ素子は同一のタイプであり、前記制御手段は、各基準時点からＴ／２が経過するまでの第１の期間と（各基準時点＋Ｔ／２）からＴ／２が経過するＴまでの第２の期間の両期間における前記第１の回路内のスイッチング素子のオン開始点及びオン時間と前記第２の回路内のスイッチング素子のオン開始点及びオン時間を同期して制御するとよい（請求項１１）。
【００２９】
また、前記目標値は、前記高周波電源の出力インピーダンスに対して共役複素数となる値であるとよい（請求項１２）。
【００３０】
本発明の第５の側面によって提供される高周波電源は、本発明の第３又は第４の側面によって提供されるインピーダンス整合装置を内蔵したことを特徴とする（請求項１３）。
【発明の効果】
【００３１】
本発明によれば、インピーダンス可変回路の可変値毎にインピーダンス整合装置のＦパラメータに関する情報（実測したＳパラメータとそのＳパラメータをＦパラメータに変換する変換プログラムのデータ若しくは実測したＳパラメータをＦパラメータに変換したデータ）が予め取得されている。インピーダンス整合動作において、インピーダンス整合装置の出力ポートにおける電圧情報と電流情報を検出し、インピーダンス可変回路の可変値毎に、電圧情報及び電流情報の検出値と各可変値に対応するＦパラメータを用いて、インピーダンス可変回路を各可変値に調整したと仮定した場合のインピーダンス整合装置の入力インピーダンスが算出される。そして、算出した全ての入力インピーダンスの中から予め設定された目標インピーダンスに最も近い入力インピーダンスに対応するインピーダンス可変回路の可変値がインピーダンス整合の調整値に設定される。このインピーダンス整合方法により、目標インピーダンスを高周波電源の出力インピーダンスに対して共役複素数となる値に設定することによって任意の出力インピーダンスを有する高周波電源と負荷とを共役整合させることができ、高周波電源にインピーダンス整合装置を直結若しくは内蔵させることが可能となる。
【００３２】
また、本発明によれば、インピーダンス整合動作において、インピーダンス整合装置の入力ポートにおける電圧と電流を検出し、それらの検出値と検出時のインピーダンス可変回路の可変値に対応する４端子パラメータとを用いて出力ポートにおける電圧と電流を算出し、インピーダンス可変回路の可変値毎に、出力ポートにおける電圧及び電流の算出値と各可変値に対応する４端子パラメータを用いて、インピーダンス可変回路を各可変値に調整したと仮定した場合のインピーダンス整合装置の入力インピーダンスが算出される。そして、、全ての入力インピーダンスの推定値の中から予め設定された目標インピーダンスに最も近い入力インピーダンスに対応するインピーダンス可変回路の可変値がインピーダンス整合の調整値に設定される。このインピーダンス整合方法でも、目標インピーダンスを特性インピーダンスとは異なる任意のインピーダンスに設定することにより、当該目標インピーダンスのインピーダンスを有する高周波電源にインピーダンス整合装置を直結若しくは内蔵させることが可能になる。
【００３３】
従って、例えば、プラズマ処理装置を負荷とした場合、高周波電源、インピーダンス整合装置及びプラズマ処理装置を互いに直結することによりプラズマ処理システムのコンパクト化が可能になり、インピーダンス整合装置によるインピーダンス整合の高精度化も可能になる。
【００３４】
また、従来の構成では、インピーダンス整合装置内の整合回路の構成が異なると、回路構成に応じてインピーダンスの演算方法を変更する必要があるが、本発明によれば、インピーダンス整合装置全体のＦパラメータを用いてインピーダンス整合（共役整合）を行うので、インピーダンス整合装置内の整合回路の構成要素が異なっても演算方法を変更する必要がない。
【図面の簡単な説明】
【００３５】
【図１】本発明に係るインピーダンス整合装置が適用されるプラズマ処理システムの構成とインピーダンス整合装置の回路ブロックを示す図である。
【図２】ＶＩ検出器の構成を示すブロック図である。
【図３】４端子回路網のＦパラメータを説明するための図である。
【図４】インピーダンス整合動作に必要なデータを記憶するメモリの記憶領域のイメージ図である。
【図５】インピーダンス整合装置２のＳパラメータＳを測定するときの計測システムの構成図である。
【図６】第１実施形態に係るインピーダンス整合装置のインピーダンス整合動作を示すフローチャートである。
【図７】本発明に係るインピーダンス整合装置の第２実施形態が適用されるプラズマ処理システムの構成とインピーダンス整合装置の回路ブロックを示す図である。
【図８】第２実施形態に係るインピーダンス整合装置のインピーダンス整合動作を示すフローチャートである。
【図９】インピーダンス可変回路に用いられるリアクタンス電流可変回路の一例を示す図である。
【図１０】リアクタンス電流可変回路の他の回路例を示す図である。
【図１１】本発明に係るインピーダンス整合装置を内蔵した高周波電源の一例を示す図である。
【図１２】従来のインピーダンス整合装置の一例を示す図である。
【発明を実施するための形態】
【００３６】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００３７】
図１は、本発明に係るインピーダンス整合装置の第１実施形態が適用されるプラズマ処理システムの構成とインピーダンス整合装置の回路ブロックを示す図である。
【００３８】
図１に示すプラズマ処理システム１は、本発明に係るインピーダンス整合装置２、高周波電源３及びプラズマ処理装置４を含む。プラズマ処理システム１の基本構成は、図１２に示す従来のプラズマ処理システム１００と共通しているが、接続関係でインピーダンス整合装置１０１の入力ポートＰ1に高周波電源３が直結されている点が、従来のプラズマ処理システム１００とは異なる。プラズマ処理装置４は、従来のプラズマ処理システム１００と同様にインピーダンス整合装置２の出力ポートＰ2に直結されている。また、従来のインピーダンス整合装置１０１が入力ポートＰ1に方向性結合器１０１Ａを内蔵しているのに対し、インピーダンス整合装置２は、出力ポートＰ2にＶＩ検出器２０２を内蔵している点が異なる。
【００３９】
プラズマ処理装置４は、例えば、フッ素系のガスと半導体ウェハや液晶基板等の被加工物をチャンバー内に封入し、そのチャンバー内に高周波電力を供給してプラズマを発生させ、そのプラズマを用いて被加工物に薄膜形成処理やエッチング処理を行う装置である。プラズマ処理装置４は、図示は省略しているが、ガスや被加工物を封入する密閉可能なチャンバーと、チャンバー内のガス圧を調整する減圧ポンプと、チャンバー内で供給された高周波電力を放電させる一対の電極を備える。
【００４０】
プラズマ処理装置４は、プラズマ処理中に被加工物の状態が変化するのに応じて一対の電極間の通電状態が変化するため、インピーダンス整合装置２の出力ポートＰ2からプラズマ処理装置４側を見たインピーダンスＺL＝ＲL＋ｊ・ＸL［Ω］（以下、「負荷インピーダンスＺL」という。）が変化する。
【００４１】
高周波電源３は、プラズマ処理装置４に所定の高周波（プラズマ処理システムで規定されている２．００［ＭＨｚ］、１３．５６［ＭＨｚ］、４０．００［ＭＨｚ］等の高周波）の電力を供給する装置である。プラズマ処理システム１では、プラズマ処理における高周波電源３の出力電力のプロファイルが予め設定される。高周波電源３は、出力電力を制御する機能を備え、プラズマ処理では予め設定されたプロファイルに基づいて制御した高周波の電力を出力する。高周波電源３は、図示は省略しているが、内部に高周波信号（電圧信号）を発生する高周波信号発生回路と、高周波信号発生回路で発生した高周波信号を増幅するＤ級アンプ等で構成されるパワーアンプと、このパワーアンプに直流電圧を供給するＤＣ−ＤＣコンバータとを備え、予め設定されたプロファイルに基づきパワーアンプに入力する直流電圧を制御することによってパワーアンプから出力される高周波電力を制御する。
【００４２】
インピーダンス整合装置２は、プラズマ処理中に高周波電源３とプラズマ処理装置４とのインピーダンス整合を自動的に行って高周波電源３から出力される電力を効率良くプラズマ処理装置４に供給する機能を果たす。
【００４３】
インピーダンス整合装置２は、高周波電源３の出力インピーダンス（インピーダンス整合装置２の入力ポートＰ1から高周波電源３側を見たインピーダンス）をＺg＝Ｒg＋ｊ・Ｘgとすると、インピーダンス整合装置２の入力ポートＰ1からプラズマ処理装置４側を見たインピーダンスＺin＝Ｒin＋ｊ・Ｘin（以下、「入力インピーダンス」という。）を出力インピーダンスＺgに対して共役複素数となる値（Ｒg−ｊ・Ｘg）に調整する共役整合方法により、高周波電源３とプラズマ処理装置４とのインピーダンス整合を行う。このインピーダンス整合動作の詳細は後述する。
【００４４】
なお、高周波電源３の出力インピーダンスＺgが特性インピーダンスＺoに設計されている場合、従来のインピーダンス整合装置１０１のインピーダンス整合方法と実質的に同じとなるから、図１３の構成と同様に、高周波電源３とインピーダンス整合装置２との間を特性インピーダンスＺoの伝送ケーブル１０４で接続することができる。
【００４５】
インピーダンス整合装置２には、装置内に２個のバリアブルキャパシタＶＣ1，ＶＣ2と１個のインダクタＬ1を含むインピーダンス整合回路２０１と、出力ポートＰ2の高周波電圧ｖoutと高周波電流ｉoutを検出するＶＩ検出器２０２と、バリアブルキャパシタＶＣ1，ＶＣ2の各インピーダンス値を制御してインピーダンス整合動作を行う制御部２０３と、制御部２０３がインピーダンス整合動作をするために必要なバリアブルキャパシタＶＣ1，ＶＣ2の可変位置等のデータを記憶するメモリ２０４とが設けられている。メモリ２０４としては、ＥＥＰＲＯＭ等のメモリが用いられるが、ＥＥＰＲＯＭに限られるものではない。メモリ２０４に記憶するデータについては後述する。
【００４６】
インピーダンス整合回路２０１は、バリアブルキャパシタＶＣ2とインダクタＬ1を直列に接続した回路とバリアブルキャパシタＶＣ1とのＬ型回路である。インダクタＬ1のインダクタンス値は固定値である。バリアブルキャパシタＶＣ1，ＶＣ2は、互いに対向している一対の電極の一方が可動電極で構成され、モータによって可動電極を回転させることにより電極対向面積を変化させるタイプのバリアブルキャパシタである。
【００４７】
バリアブルキャパシタＶＣ1には、可動電極を回転させるためのモータＭ1と可動電極の回転位置を検出する位置検出センサＰＳ1が設けられている。位置検出センサＰＳ1の検出信号は制御部２０３に入力され、モータＭ1には制御部２０３から駆動信号（駆動電圧）が入力される。制御部２０３は、位置検出センサＰＳ1からの検出信号により可動電極の回転位置を監視しながらモータＭ1の駆動を制御し、これによりバリアブルキャパシタＶＣ1の容量値を予め設定された複数の容量値内の任意の容量値に制御する。
【００４８】
バリアブルキャパシタＶＣ2にもバリアブルキャパシタＶＣ1と同様に、可動電極を回転させるためのモータＭ2と可動電極の回転位置を検出する位置検出センサＰＳ2が設けられている。制御部２０３は、位置検出センサＰＳ2からの検出信号により可動電極の回転位置を監視しながらモータＭ2の駆動を制御し、これによりバリアブルキャパシタＶＣ2の容量値を予め設定された複数の容量値内の任意の容量値に制御する。
【００４９】
ＶＩ検出器２０２は、図２に示すように、高周波電圧（ＲＦ電圧）を検出するＲＦ電圧センサ２０２Ａ−１と高周波電流（ＲＦ電流）を検出するＲＦ電流センサ２０２Ａ−２を備えるセンサヘッド２０２Ａと、センサヘッド２０２Ａから出力される検出信号（ＲＦ電圧ｖとＲＦ電流ｉのアナログ検出信号）をディジタル信号（ＲＦ電圧データとＲＦ電流データ）に変換するＡ／Ｄコンバータ２０２Ｂを含むデバイスである。
【００５０】
センサヘッド２０２ＡのＲＦ電圧センサ２０２Ａ−１は、出力ポートＰ2に接続された信号線に容量結合されるループ状の電極で構成され、ＲＦ電流センサ２０２Ａ−２は同信号線に磁気結合されるコイルで構成される。出力ポートＰ2のＲＦ電圧ｖoutとＲＦ電流ｉoutをそれぞれｖout＝Ｖ・sin(ω・t)（Ｖ＝√２・Ｖrms）、iout＝Ｉ・sin(ω・t＋θ)（Ｉ＝√２・Ｉrms）とすると、ＶＩ検出器２０２からＲＦ電圧ｖoutとＲＦ電流ｉoutの各瞬時値のデジタルデータが制御部２０３に出力される。
【００５１】
制御部２０３は、所定の周期で、下記に説明するインピーダンス整合方法によりバリアブルキャパシタＶＣ1の可変容量値とバリアブルキャパシタＶＣ2の可変容量値の組合せからなるＮ×Ｍ個のインピーダンス調整点Ｐ(n,m)（ｎ：バリアブルキャパシタＶＣ1の調整点の識別番号、ｎ＝１，２，…Ｎ、ｍ：バリアブルキャパシタＶＣ2の調整点の識別番号、ｍ＝１，２，…Ｍ）の中から、入力インピーダンスＺinが高周波電源３の出力インピーダンスＺgに対して共役複素数となる値Ｚg*（「*」は、共役複素数であることを示す。以下、「目標インピーダンスＺg*」という。）に最も近くなるインピーダンス調整点Ｐ(p,q)を求める。
【００５２】
そして、制御部２０３は、バリアブルキャパシタＶＣ1の容量値ＣnとバリアブルキャパシタＶＣ2の容量値Ｃmをそれぞれインピーダンス調整点Ｐ(p,q)の容量値Ｃpと容量値Ｃqに変化させて、すなわち、バリアブルキャパシタＶＣ1のインピーダンスダンス値ＸnとバリアブルキャパシタＶＣ2のインピーダンス値Ｘmをそれぞれインピーダンス調整点Ｐ(p,q)のインピーダンス値Ｘpとインピーダンス値Ｘqに変化させて、プラズマ処理装置４と高周波電源３のインピーダンス整合を行う。
【００５３】
なお、バリアブルキャパシタＶＣ1の容量値Ｃnの可変数ＮとバリアブルキャパシタＶＣ2の容量値Ｃmの可変数Ｍは、同一でも良く、異なっていてもよい。
【００５４】
次に、本実施形態に係るインピーダンス整合装置２のインピーダンス整合方法について説明する。
【００５５】
インピーダンス整合装置２を図３に示す４端子回路網Ｈとして扱うと、入力ポートＰ1側の入力電圧ｖ1及び入力電流ｉ1（４端子回路網Ｈに入力される電圧と電流）と出力ポートＰ2側の出力電圧ｖ2及び出力電流ｉ2（４端子回路網Ｈから出力される電圧と電流）との間には、Ｆパラメータ（Ａ，Ｂ，Ｃ，Ｄ）を用いて、
ｖ1＝Ａ・ｖ2＋Ｂ・ｉ2  …（１）
ｉ1＝Ｃ・ｖ2＋Ｄ・ｉ2  …（２）
の関係がある。
【００５６】
プラズマ処理システム１では、入力ポートＰ1と出力ポートＰ2が４端子回路網Ｈの入力ポートＰ1と出力ポートＰ2にそれぞれ対応する。インピーダンス整合装置２の全てのインピーダンス調整点Ｐ（n,m）（ｎ＝ｍ＝１，２，…Ｎ）について予めＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)（(n,m)は、インピーダンス調整点Ｐ(n,m)の値であることを示す。以下、同じ）を取得しておき、出力ポートＰ2の出力電圧ｖout（進行波電圧ｖfoutと反射波電圧ｖroutの合成電圧）と出力電流ｉout（進行波電流ｉfoutと反射波電流ｉroutの合成波）を検出し、両検出値ｖout，ｉoutと各ＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)を用いて、（１）式、（２）式を演算すると、インピーダンス整合回路２０１を全てのインピーダンス調整点Ｐ(n,m）に調整したと仮定した場合の入力ポートＰ1における入力電圧ｖin(n,m)と入力電流ｉin(n,m)を求めることができ、ｖin(n,m)／ｉin(n,m)を演算することにより入力ポートＰ1における入力インピーダンスＺin(n,m)を求めることができる。
【００５７】
算出した複数の入力インピーダンスＺin(n,m)のうち、目標インピーダンスＺg*に最も近い入力インピーダンスＺin(p,q)は、高周波電源３とインピーダンス整合装置２とのインピーダンスの整合状態を最良にするから、目標インピーダンスＺg*に最も近い入力インピーダンスＺin(p,q)を抽出し、その入力インピーダンスＺin(p,q)のインピーダンス調整点Ｐ(p,q)にインピーダンス整合回路２０１を調整すれば、高周波電源３とインピーダンス整合装置２とのインピーダンスの整合状態を最良の状態にすることができる。
【００５８】
そこで、本実施形態に係るインピーダンス整合装置２のメモリ２０４には、全てのインピーダンス調整点Ｐ(n,m）（ｎ＝ｍ＝１，２，…Ｎ）について予め取得されたＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)に関する情報がインピーダンス調整点Ｐ(n,m）に対応付けて記憶されている。Ｆパラメータに関する情報には、インピーダンス整合装置２をインピーダンス調整点Ｐ(n,m）に調整した状態でＳパラメータを実測し、その実測値を後述する変換式でＦパラメータに変換したデータ、若しくはＳパラメータの実測値とＳパラメータをＦパラメータに変換する変換式のデータが含まれる。
【００５９】
図４は、インピーダンス整合動作に必要なデータを記憶すのメモリ２０４の記憶領域のイメージ図である。インピーダンス調整点Ｐ(n,m)には、Ｐ(1,1)、Ｐ(1,2)…Ｐ(1,M)、Ｐ(2,1)、Ｐ(2,2)…Ｐ(2,M)、…Ｐ(N,1)、Ｐ(N,2)…Ｐ(N,M)の順に調整番号ｓ（ｒ＝１，２，…Ｎ×Ｍ）が付与され、メモリ２０４のＦパラメータの記憶領域には、調整番号ｓに対応してアドレスが設定されている。従って、各ＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)は、メモリ２０４のインピーダンス調整点Ｐ(n,m)に対応する識別番号ｓのアドレスにインピーダンス調整点Ｐ(n,m)のデータと共に記憶されている。
【００６０】
インピーダンス整合装置２のＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)は、ネットワーク・アナライザーを用いてインピーダンス整合装置２のＳパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)を測定し、その測定値を、
Ａ＝［（１＋Ｓ11）・（１−Ｓ22）＋Ｓ12・Ｓ21］／（２・Ｓ21）    …（３）
Ｂ＝Ｚo・［（１＋Ｓ11）・（１＋Ｓ22）−Ｓ12・Ｓ21］／（２・Ｓ21）…（４）
Ｃ＝［（１−Ｓ11）・（１−Ｓ22）−Ｓ12・Ｓ21］／（２・Ｚo・Ｓ21）…（５）
Ｄ＝［（１−Ｓ11）・（１＋Ｓ22）＋Ｓ12・Ｓ21］／（２・Ｓ21）    …（６）
の変換式で変換して求められている。
【００６１】
図５は、インピーダンス整合装置２のＳパラメータを測定する測定システムの構成図である。
【００６２】
同図に示す測定システムは、ネットワーク・アナライザー６を用いてインピーダンス整合装置２のＳパラメータＳ11，Ｓ12，Ｓ21，Ｓ22を測定する、特性インピーダンスＺoが５０［Ω］の測定システムである。
【００６３】
ネットワーク・アナライザー６は、内部に、高周波信号を発生する信号源と、信号源で発生した高周波信号の出力先を第１の入出力ポートＰAと第２の入出力ポートＰBの間で切り換えるスイッチ回路と、信号源からスイッチ回路を介して第１の入出力ポートＰAに出力される高周波信号を分岐する第１の方性結合器と、信号源からスイッチ回路を介して第２の入出力ポートＰBに出力される高周波信号を分岐する第２の方性結合器とを内蔵するベクトル・ネットワーク・アナライザーである。
【００６４】
ネットワーク・アナライザー６の第１の入出力ポートＰAにインピーダンス整合装置２の入力ポートＰ1がで接続され、第２の入出力ポートＰBにインピーダンス整合装置２の出力ポートＰ2が接続され、ネットワーク・アナライザー６の制御部（図示省略）とインピーダンス整合装置２の制御部２０３が制御信号を伝送する所定の信号線で接続されている。入力ポートＰ1と出力ポートＰ2は、特性インピーダンスＺoが５０［Ω］の伝送ケーブルでそれぞれ第１の入出力ポートＰAと第２の入出力ポートＰBに接続されている。
【００６５】
ネットワーク・アナライザー６は、信号源で発生した高周波信号を第１の入出力ポートＰAから出力して入力ポートＰ1からインピーダンス整合装置２に入力される高周波信号ａ1と、入力ポートＰ1から出力される高周波信号ｂ1と、出力ポートＰ1から出力される高周波信号ｂ2を測定した後、第２の入出力ポートＰ２から出力して出力ポートＰ2からインピーダンス整合装置２に入力される高周波信号ａ2と、出力ポートＰ2から出力される高周波信号ｂ2と、入力ポートＰ1から出力される高周波信号ｂ1を測定する。そして、ｂ1／ａ1＝Ｓ11、Ｓ21＝ｂ2／ａ1、Ｓ12＝ｂ1／ａ2、Ｓ22＝ｂ2／ａ2の演算を行うことにより、Ｓパラメータの要素Ｓ11，Ｓ12，Ｓ21，Ｓ22を算出する。
【００６６】
インピーダンス整合装置２のＳパラメータの測定では、制御部２０３は、所定の周期でインピーダンス調整点Ｐ(n,m)を所定の順番（例えば、調整番号ｓを１からＮ×Ｍまで増加させる順番）で変化させ、インピーダンス調整点Ｐ(n,m)を変化させる毎にネットワーク・アナライザー６にＳパラメータＳ11(n,m)，Ｓ12(n,m)，Ｓ21(n,m)，Ｓ22(n,m)を測定させる。制御部２０３は、ネットワーク・アナライザー６から出力されるＳパラメータの測定値Ｓ11(n,m)，Ｓ12(n,m)，Ｓ21(n,m)，Ｓ22(n,m)をＲＡＭに一時保存し、（３）式〜（６）式によりＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)に変換した後、メモリ２０４のインピーダンス調整点Ｐ(n,m)に対応する記憶領域に記憶する。
【００６７】
なお、（３）〜（６）の変換式の演算プログラムを制御部２０３内のＲＯＭ若しくはメモリ２０４に記憶しておき、制御部２０３は、ネットワーク・アナライザー６から出力されるＳパラメータの測定値Ｓ11(n,m)，Ｓ12(n,m)，Ｓ21(n,m)，Ｓ22(n,m)をＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)に変換することなく、メモリ２０４のインピーダンス調整点Ｐ(n,m)に対応する記憶領域に記憶するようにしてもよい。この場合は、インピーダンス整合処理でメモリ２０４からＳパラメータＳ11(n,m)，Ｓ21(n,m)，Ｓ21(n,m)，Ｓ22(n,m)を読み出し、（３）〜（６）の変換式の演算を行ってＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)に変換する処理を行うことになる。
【００６８】
次に、プラズマ処理中のインピーダンス整合装置２のインピーダンス整合動作について図６のフローチャートを用いて説明する。
【００６９】
高周波電源３から高周波を出力してプラズマ処理が開始されると、制御部２０３は、図６に示すフローチャートの処理手順を所定の周期で繰り返し、高周波電源３とプラズマ処理装置４をインピーダンス整合状態に制御する。プラズマ処理を開始したときの最初の整合動作開始時のインピーダンス整合回路２０１のインピーダンス調整点はＰ(i,j)である。
【００７０】
制御部２０３は、処理を開始すると、先ず、ＶＩ検出器２０２から入力される出力電圧ｖout(i,j)と出力電流ｉout(i,j)を読み込む（Ｓ１）。
【００７１】
続いて、制御部２０３は、メモリ２０４から調整番号ｓの順にＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)を読み出し（Ｓ２）、各調整番号ｓについて、そのＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)と出力電圧ｖout(i,j)及び出力電流ｉout(i,j)とを用いて、（１）式と（２）式により、インピーダンス整合装置２をインピーダンス調整点Ｐ(n,m)に調整したと仮定した場合の入力ポートＰ1における入力電圧ｖin(n,m)と入力電流ｉin(n,m)を算出する（Ｓ３）。更に、制御部２０３は、ｖin(n,m)／ｉin(n,m)を演算して入力インピーダンスＺin(n,m)を算出し、その算出値Ｚin(n,m)をＲＡＭのインピーダンス調整点Ｐ(n,m)に対応するアドレスに記憶する（Ｓ４）。
【００７２】
制御部２０３は、全てのインピーダンス調整点Ｐ(n,m)について、入力インピーダンスＺin(n,m)を算出すると（Ｓ５：ＹＥＳ）、全ての入力インピーダンスＺin(n,m) ＝Ｒ(n,m)＋ｊ・Ｘ(n,m)の中から予め設定された目標インピーダンスＺg*（＝Ｒg−ｊ・Ｘg。高周波電源３の出力インピーダンスＺg＝Ｒg＋ｊ・Ｘgの共役複素数）に最も近い入力インピーダンスＺin(p,q)を抽出する（Ｓ６）。
【００７３】
制御部２０３は、例えば、全てのインピーダンス調整点Ｐ(n,m)について、Ｚin(n,m)'＝［Ｚin(n,m)−Ｚg*］＝［Ｒ(n,m)−Ｒg］＋ｊ・[Ｘ(n,m)＋Ｘg]を演算し、その演算値Ｚin(n,m)'の絶対値［Ｒ(n,m)−Ｒg］2＋[Ｘ(n,m)＋Ｘg]2が最も小さいＺin(p,q)を目標インピーダンスＺg*に最も近い入力インピーダンスＺin(p,q)として抽出する。
【００７４】
そして、制御部２０３は入力インピーダンスＺin(p,q)に対応するインピーダンス調整点Ｐ(p,q)の情報を用いて、モータＭ1とモータＭ2の駆動を制御し、バリアブルキャパシタＶＣ1とバリアブルキャパシタＶＣ2の容量値をインピーダンス調整点Ｐ(p,q)の値に変更して（Ｓ７）、ステップＳ１に戻る。
【００７５】
以上の処理を制御部２０３が繰り返すことにより、入力ポートＰ1の入力インピーダンスＺinは、目標インピーダンスＺg*に最も近い値に制御されるので、インピーダンス整合装置２がインピーダンス整合動作を開始した後はプラズマ処理装置４の負荷インピーダンスＺLが変動した場合にもその変動に好適に追従して高周波電源３とプラズマ処理装置４とのインピーダンス整合状態が最も良好な状態に保持されることになる。
【００７６】
以上説明したように、第１実施形態に係るインピーダンス整合装置２によれば、当該インピーダンス整合装置２の全てのインピーダンス調整点Ｐ(n,m)（ｎ＝１，２，…Ｎ、ｍ＝１，２，…Ｍ）について、予めＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)に関する情報を取得しておき、インピーダンス整合動作を開始すると、所定の周期で出力ポートＰ2における出力電圧ｖout(i,j)と出力電流ｖout(i,j)を検出し、両検出値ｖout(i,j)，ｖout(i,j)と全てのＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)とを用いて、インピーダンス整合装置２を全てのインピーダンス調整点Ｐ(n,m)に調整したと仮定した場合の入力ポートＰ1における入力インピーダンスＺin(n,m)を算出し、その算出値の中から目標インピーダンスＺg*に最も近い入力インピーダンスＺin(p,q)に対応するインピーダンス調整点Ｐ(p,q)にインピーダンス整合装置２の調整点を制御するので、特性インピーダンスＺoを含む任意の出力インピーダンスＺgを有する高周波電源３をインピーダンス整合装置２の入力ポートＰ1に直結することができる。
【００７７】
これにより、プラズマ処理システム１の構成のコンパクト化が可能になる。また、インピーダンス整合装置２に高周波電源３を直結させるので、高い精度でインピーダンス整合を行うことができ、高周波電源３からプラズマ処理装置４への電力供給におけるロスを低減することができる。また、高周波電源３にインピーダンス整合装置２を内蔵すれば、高周波電源３の出力端にプラズマ処理装置４を直結することができ、プラズマ処理システム１の構成の更なるコンパクト化が可能になる。
【００７８】
図７は、本発明に係るインピーダンス整合装置の第２実施形態が適用されるプラズマ処理システムの構成とインピーダンス整合装置の回路ブロックを示す図である。
【００７９】
図７に示すインピーダンス整合装置２’は、ハード構成として図１に示すインピーダンス整合装置２に対し、ＶＩ検出器２０２が入力ポートＰ1側に設けられ、入力ポートＰ1における入力電圧ｖinと入力電流ｉinを検出し、制御部２０３に入力する点が異なる。従って、インピーダンス整合装置２’の各部の内容はインピーダンス整合装置２と同一であるので、各部の詳細説明は省略する。
【００８０】
インピーダンス整合装置２では、ＶＩ検出器２０２により出力電圧ｖoutと出力電流ｉoutを直接検出していたが、インピーダンス整合装置２’では、ＶＩ検出器２０２により入力ポートＰ1における入力電圧ｖinと入力電流ｉinを検出するので、検出時のインピーダンス調整点Ｐ(i,j)のＦパラメータＡ(i,j)，Ｂ(i,j)，Ｃ(i,j)，Ｄ(i,j)と検出される入力電圧ｖin(i,j)及び入力電流ｉin(i,j)を用いて、
ｖout(i,j)＝Ａ(i,j)’・ｖin(i,j)＋Ｂ(i,j)’・ｉin(i,j)  …（７）
ｉout(i,j)＝Ｃ(i,j)’・ｖin(i,j)＋Ｄ(i,j)’・ｉin(i,j)  …（８）
但し、Ａ(i,j)’，Ｂ(i,j)’，Ｃ(i,j)’，Ｄ(i,j)’は、Ｆパラメータの逆行列Ｆ-1の要素で、
Ａ(i,j)’＝Ｄ(i,j)／［Ａ(i,j)・Ｄ(i,j)−Ｂ(i,j)・Ｃ(i,j)］
Ｂ(i,j)’＝−Ｂ(i,j)／［Ａ(i,j)・Ｄ(i,j)−Ｂ(i,j)・Ｃ(i,j)］
Ｃ(i,j)’＝−Ｃ(i,j)／［Ａ(i,j)・Ｄ(i,j)−Ｂ(i,j)・Ｃ(i,j)］
Ｄ(i,j)’＝Ａ(i,j)／［Ａ(i,j)・Ｄ(i,j)−Ｂ(i,j)・Ｃ(i,j)］
である。
の演算式により、出力ポートＰ2の出力電圧ｖout(i,j)と出力電流ｉout(i,j)を算出する。
【００８１】
そして、インピーダンス整合装置２’では、出力電圧ｖout(i,j)及び出力電流ｉout(i,j)の推定値と全てのＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)とを用いて、インピーダンス整合装置２と同様に、インピーダンス整合装置２’を各インピーダンス調整点Ｐ(n,m)に調整したと仮定した場合の入力電圧ｖin(n,m)及び入力電流ｉin(n,m)を算出し、その中から目標インピーダンスＺg*に最も近い値を有するインピーダンス調整点Ｐ(p,q)を求める。従って、インピーダンス整合装置２’は、インピーダンス整合装置２に対して、(７)式と（８）式で算出した出力電圧ｖout(i,j)及び出力流ｉout(i,j)の推定値を用いる点が異なる。
【００８２】
次に、プラズマ処理中のインピーダンス整合装置２’のインピーダンス整合動作について図８のフローチャートを用いて説明する。制御部２０３が図８に示すフローチャートの処理手順を実行するときの実行周期や処理開始時のインピーダンス調整点Ｐ(i,j)等の条件は、図６のフローチャートの場合と同様である。
【００８３】
制御部２０３は、処理を開始すると、先ず、ＶＩ検出器２０２から入力される入力電圧ｖin(i,j)と入力電流ｉin(i,j)を読み込む（Ｓ１１）。続いて、制御部２０３は、メモリ２０４から検出時のインピーダンス調整点Ｐ(i,j)に対応するＦパラメータＡ(i,j)，Ｂ(i,j)，Ｃ(i,j)，Ｄ(i,j)を読み出し（Ｓ１２）、そのＦパラメータと検出した入力電圧ｖin(i,j)及び入力電流ｉin(i,j)とを用いて、（７）式及び（８）式の演算を行うことにより、出力ポートＰ2の出力電圧ｖout(i,j)と出力電流ｉout(i,j)の推定値を算出する（Ｓ１３）。
【００８４】
続いて、制御部２０３は、メモリ２０４から調整番号ｓの順にＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)を読み出し（Ｓ１４）、各調整番号ｓについて、そのＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)とステップＳ１３で算出した出力電圧ｖout(i,j)及び出力電流ｉout(i,j)の推定値とを用いて、（１）式と（２）式により、インピーダンス整合装置２をインピーダンス調整点Ｐ(n,m)に調整したと仮定した場合の入力ポートＰ1における入力電圧ｖin(n,m)と入力電流ｉin(n,m)を算出し（Ｓ１５）、更に、ｖin(n,m)／ｉin(n,m)を演算して入力インピーダンスＺin(n,m)を算出し、その算出値Ｚin(n,m)をＲＡＭのインピーダンス調整点Ｐ(n,m)に対応するアドレスに記憶する（Ｓ１６）。
【００８５】
制御部２０３は、全てのインピーダンス調整点Ｐ(n,m)について、入力インピーダンスＺin(n,m)を算出すると（Ｓ１７：ＹＥＳ）、図６のステップＳ６と同様の演算処理を行って全ての入力インピーダンスＺin(n,m) ＝Ｒ(n,m)＋ｊ・Ｘ(n,m)の中から予め設定された高周波電源３の目標インピーダンスＺg*＝Ｒg−ｊ・Ｘgに最も近い入力インピーダンスＺin(p,q)を抽出する（Ｓ１８）。
【００８６】
そして、制御部２０３は、入力インピーダンスＺin(p,q)に対応するインピーダンス調整点Ｐ(p,q)の情報を用いて、モータＭ1とモータＭ2の駆動を制御し、バリアブルキャパシタＶＣ1とバリアブルキャパシタＶＣ2の容量値をインピーダンス調整点Ｐ(p,q)の値に変更して（Ｓ１９）、ステップＳ１１に戻る。
【００８７】
図８に示す処理手順でも、入力ポートＰ1の入力インピーダンスＺinは、目標インピーダンスＺg*に最も近い値に制御されるので、インピーダンス整合装置２’がインピーダンス整合動作を開始した後はプラズマ処理装置４の負荷インピーダンスＺLが変動した場合にもその変動に好適に追従して高周波電源３とプラズマ処理装置４とのインピーダンス整合状態が最も良好な状態に保持されることになる。
【００８８】
以上説明したように、第２実施形態に係るインピーダンス整合装置２’によれば、第１実施形態に係るインピーダンス整合装置２に対して、入力ポートＰ1における入力電圧ｖin(i,j)と入力電流ｉin(i,j)を検出し、両検出値ｖin(i,j)，ｉin(i,j)とＦパラメータＡ(i,j)，Ｂ(i,j)，Ｃ(i,j)，Ｄ(i,j)とを用いて出力ポートＰ2の出力電圧ｖout(i,j)と出力電流ｉout(i,j)の推定値を算出する点は異なるが、両推定値ｖout(i,j)，ｖout(i,j)と全てのＦパラメータＡ(n,m)，Ｂ(n,m)，Ｃ(n,m)，Ｄ(n,m)とを用いて、インピーダンス整合装置２’を全てのインピーダンス調整点Ｐ(n,m)に調整したと仮定した場合の入力ポートＰ1における入力インピーダンスＺin(n,m)を算出し、その算出値の中から目標インピーダンスＺg*に最も近い入力インピーダンスＺin(p,q)に対応するインピーダンス調整点Ｐ(p,q)にインピーダンス整合装置２’の調整点を制御するので、上述した第１実施形態に係るインピーダンス整合装置２と同様の効果を奏することができる。
【００８９】
上記実施形態では、インピーダンス可変回路としてバリアブルキャパシタＶＣ1，ＶＣ2を用いた例について説明したが、バリアブルキャパシタＶＣ1，ＶＣ2以外の他のインピーダンス可変回路を用いたインピーダンス整合装置に本発明が適用できることは言うまでもない。例えば、米国特許第５６５４６７９号公報や出願人が出願している特願２０１３−１４６３４１号に記載されたインピーダンス整合装置に本願発明を適用することができる。
【００９０】
米国特許第５６５４６７９号公報に記載のインピーダンス整合装置は、インピーダンス整合回路として、信号ラインと接地ラインとの間にコンデンサとスイッチ回路の直列回路を並列に複数個接続した二端子対回路を内蔵し、各直列回路のスイッチ回路によりコンデンサの接続数を変化させて高周波電源とプラズマ処理装置とのインピーダンス整合を行うものである。
【００９１】
特願２０１３−１４６３４１号に記載のインピーダンス整合装置は、インピーダンス可変回路として、図９や図１０に示すリアクタンス電流可変回路を用いるものである。
【００９２】
図９に示すリアクタンス電流可変回路８は、信号ラインと接地ラインとの間に接続されるキャパシタＣと、キャパシタＣに並列に接続されるインダクタＬとスイッチ回路８０１との直列回路と、その直列回路に印加される交流電圧ｖを検出する電圧検出器８０２と、スイッチ回路８０１内のスイッチング素子Ｑ1，Ｑ2の駆動信号ＳC1，ＳC2を生成し、スイッチ回路８０１に出力するスイッチ駆動回路８０３と、スイッチ駆動回路８０３の駆動信号ＳC1，ＳC2の生成を制御するための制御信号を生成し、スイッチ駆動回路８０３に出力する制御回路８０４を含む構成である。
【００９３】
スイッチ回路８０１は、整流素子Ｄ1とスイッチング素子Ｑ1を直列に接続した第１のスイッチ回路と整流素子Ｄ2とスイッチング素子Ｑ2を直列に接続した第２のスイッチ回路とを極性を逆向きに並列に接続した回路である。スイッチング素子Ｑ1，Ｑ2には、同一特性のＮチャネル型のＭＯＳＦＥＴが用いられ、整流素子Ｄ1，Ｄ2には、同一特性のダイオードが用いられている。
【００９４】
リアクタンス電流可変回路８は、インダクタＬを流れるインダクタ電流ｉL（正方向のインダクタ電流ｉL+と負方向のインダクタ電流ｉL-）を変化させると、インダクタＬのインピーダンス値が恰も変化したように動作することを利用した回路である。リアクタンス電流可変回路８は、キャパシタＣとインダクタＬの接続点ａに加わる交流電圧ｖの極性が負から正に変化する電圧零点からＴ／４（Ｔ：交流電圧ｖの周期）が経過した基準時点ｔr毎に、制御回路８０４が基準時点ｔrからのスイッチング素子Ｑ1，Ｑ2のオン開始点とそのオン開始点からのオン時間を制御することによりインダクタＬを流れるインダクタ電流ｉLの電流が変化して、リアクタンス電流可変回路８のインピーダンス値が変化する。
【００９５】
制御回路８０４内のメモリ８０５（例えば、ＥＥＰＲＯＭ等の不揮発メモリ）には、［ｔr〜（ｔr＋Ｔ／４）］の期間を（Ｎ−１）等分してＮ個（例えば、１００個）のオン開始点ｔs1が設定されるとともに、［（ｔr＋Ｔ／２）〜（ｔr＋３・Ｔ／４）］の期間を（Ｎ−１）等分してＮ個のオン開始点ｔs2が設定され、ｔs2＝ｔs1＋Ｔ／２の関係にあるオン開始点（ｔs1，ｔs2）のＮ個の組のデータがリアクタンス電流可変回路８のインピーダンス可変点Ｐn（ｎは、オン開始点ｔs1，ｔs2の組に付した識別番号。ｎ＝１，…Ｎ）のデータとして記憶されている。なお、図９ではメモリ８０５を制御部８０４内に設けた構成にしているが、制御部８０４に外部接続する構成でもよい。
【００９６】
基準時点ｔrからの遅れ時間のピッチをΔｔ＝（Ｔ／４）÷（Ｎ−１）とすると、ｎ番目のインピーダンス可変点Ｐnのオン開始点ｔs1(n)，ｔs2(n)（（ｎ）は、ｎ番目のオン開始点であることを示す。）は、ｔs1(n)＝（ｎ−１）・Δｔ、ｔs2(n)＝（ｎ−１）・Δｔ＋Ｔ／２である。従って、リアクタンス電流可変回路８のインピーダンス可変点Ｐnのデータ（ｔs1(n)，ｔs2(n)）は、（ｔs1(n)，ｔs2(n)）＝［（ｎ−１）・Δｔ，（ｎ−１）・Δｔ＋Ｔ／２］となっている。
【００９７】
制御回路８０４は、リアクタンス電流可変回路８のインピーダンス値をインピーダンス可変点Ｐk（０≦ｋ≦Ｎ）に設定する場合、メモリ８０５からインピーダンス可変点Ｐｋのオン開始点（ｔs1(k)，ｔs2(k)）のデータ［（ｋ−１）・Δｔ，（ｋ−１）・Δｔ＋Ｔ／２］を読み出す。制御回路８０４は、電圧検出器８０２から出力される交流電圧ｖから極性が負から正に変わる電圧零点を検出し、更にその検出時点から（Ｔ／４＋（ｋ−１）・Δｔ）が経過した時点（基準時点ｔrから（ｋ−１）・Δｔだけ遅れた時点）をオン開始点ｔs1(k)として検出し、その検出信号をスイッチ駆動回路８０３に出力する。また、制御回路８０４は、検出した電圧零点から（３・Ｔ／４＋（ｋ−１）・Δｔ）が経過した時点（基準時点ｔrから（（ｋ−１）・Δｔ＋Ｔ／２）だけ遅れた時点）をオン開始点ｔs2(k)として検出し、その検出信号をスイッチ駆動回路８０３に出力する。これらの検出信号は、スイッチ駆動回路８０３に駆動信号ＳC1，ＳC2を生成させるための制御信号である。
【００９８】
スイッチ駆動回路８０３は、制御回路８０４から入力されるオン開始点ｔs1(k)の検出信号に基づき、オン開始点ｔs1(k)でハイレベルになり、オン開始点ｔs1(k)からＴ／２が経過した時点でローレベルになる駆動信号ＳC1を生成し、スイッチ回路８０１に出力する。また、制御回路８０４から入力されるオン開始点ｔs2(k)の検出信号に基づき、オン開始点ｔs2(k)でハイレベルになり、オン開始点ｔs2(k)からＴ／２が経過した時点でローレベルになる駆動信号ＳC2を生成し、スイッチ回路８０１に出力する。
【００９９】
スイッチ回路８０１では、スイッチ駆動回路８０３から入力される駆動信号ＳC1でＭＯＳＦＥＴ（Ｑ１）がオン・オフ駆動され、駆動信号ＳC2でＭＯＳＦＥＴ（Ｑ２）がオン・オフ駆動される。これにより、インダクタＬにオン開始点ｔs1(k)から（Ｔ／２−２・（ｋ−１）・Δｔ）が経過するまでの期間に正方向のインダクタ電流ｉL+が流れ、オン開始点ｔs2(k)から（Ｔ／２−２・（ｋ−１）・Δｔ）が経過するまでの期間に負方向のインダクタ電流ｉL-が流れる。
【０１００】
図１０に示すリアクタンス電流可変回路８’は、図９に示すリアクタンス電流可変回路８に対して、スイッチ回路８０１を同一特性のＮチャネル型のＭＯＳＦＥＴからなる２つのスイッチング素子Ｑ1，Ｑ2を極性を逆向きに直列接続したスイッチ回路８０１’に変更したものである。スイッチ回路８０１’内のＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）はソース同士が接続され、ＭＯＳＦＥＴ（Ｑ1）のドレインはインダクタＬに接続され、ＭＯＳＦＥＴ（Ｑ2）のドレインはグランドに接続されている。
【０１０１】
スイッチ回路８０１’は、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）の両ゲートに正電圧が印加されると、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）が共にオン状態になり、キャパシタＣとインダクタＬの接続点ａに加わる交流電圧ｖの極性が負から正に変化する電圧零点からＴ／４（Ｔ：交流電圧ｖの周期）が経過した基準時点をｔrとしたとき、［ｔr〜（ｔr＋Ｔ／２）］の期間には、インダクタＬからグランド側に電流を流し、［（ｔr＋Ｔ／２）〜（ｔr＋Ｔ）］の期間には、グランドからインダクタＬ側に電流を流す。
【０１０２】
スイッチ回路８０１では、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）の両ゲートに互いにレベルの反転した駆動電圧を印加していたが、スイッチ回路８０１’は、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）の両ゲートに同一の駆動電圧を印加する点がスイッチ回路８０１と異なる。
【０１０３】
また、スイッチ回路８０１’では、オン開始点ｔa1，ｔa2の変化に応じてインダクタＬを流れるインダクタ電流ｉLの時間が変化するので、ＭＯＳＦＥＴ（Ｑ1）及びＭＯＳＦＥＴ（Ｑ2）をオン状態にしているオン時間をインダクタｉLが流れる時間に制御する必要がある。従って、スイッチ回路８０１では、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のオン開始点ｔa1，ｔa2に関係なくＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のオン時間をＴ／２に固定していたが、スイッチ回路８０１’では、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のオン時間は、ＭＯＳＦＥＴ（Ｑ1）とＭＯＳＦＥＴ（Ｑ2）のオン開始点ｔa1(k)，ｔa2(k)と連動して（Ｔ／２−２・（ｋ−１）・Δｔ）に制御される。
【０１０４】
リアクタンス電流可変回路８’でも制御回路８０４内のメモリ８０５にｔs2＝ｔs1＋Ｔ／２の関係にあるオン開始点（ｔs1，ｔs2）のＮ個の組のデータがリアクタンス電流可変回路８’のインピーダンス可変点Ｐnのデータとして記憶されており、制御回路８０４は、上述したリアクタンス電流可変回路８の場合と同様の制御動作をしてリアクタンス電流可変回路８’のインピーダンス値を任意のインピーダンス可変点Ｐkのインピーダンス値に制御する。
【０１０５】
図１１は、本発明に係るインピーダンス整合装置２を内蔵した高周波電源３’の一例を示す図である。
【０１０６】
図１１に示す高周波電源３’は、周波数可変の高周波発生回路３０１の出力端に、インピーダンス可変回路として図９に示すリアクタンス電流可変回路８を用いたインピーダンス整合装置２の入力ポートＰ1を直結させた構成である。
【０１０７】
インピーダンス整合装置２は、インピーダンス整合回路としてリアクタンス電流可変回路８にインダクタＬcとキャパシタＣ３の直列回路をＬ型に接続した回路を有し、そのＬ型回路と出力ポートＰ2との間にＶＩ検出器２０２が接続されている。
【０１０８】
高周波電源３’では、出力周波数ｆが所定のステップ周波数δｆでｆo±Δｆ（ｆoは、例えば、１３．５６［ＭＨｚ］、Δｆは、ｆoの１０％程度）の範囲を変動するように制御される。このため、周波数ｆがステップ的に変動する全ての周波数ｆo±ｎ・δｆ（但し、ｎ＝０，１，…Δｆ／δｆ）について予めＦパラメータＡ，Ｂ，Ｃ，Ｄが測定され、その測定値が制御回路８０４内のメモリ８０５に記憶されている。Ｆパラメータの測定方法や各周波数でのインピーダンス整合動作は、上述した図１のインピーダンス整合装置２と同様である。
【０１０９】
制御回路８０４は、高周波発生回路３０１の出力周波数ｆをステップ周波数δｆでｆo−Δｆからｆo＋Δｆを往復変動させるために周波数制御信号Ｓfを高周波発生回路３０１に出力する。高周波発生回路３０１は、周波数制御信号Ｓfで指定された周波数ｆの高周波電圧ｖaを生成し、インピーダンス整合装置２に出力する。
【０１１０】
制御回路８０４は、電圧検出器８０２から入力される電圧ｖaの極性が負から正に変化する電圧零点を検出するとともに、高周波発生回路３０１から入力される出力周波数ｆに対応するオン開始点ｔsaの情報（Δｔsa）をメモリ８０５から読み出し、その電圧零点から（Ｔ／４＋Δｔsa）が経過したオン開始点ｔsaの情報をスイッチ駆動回路８０３に出力する。スイッチ駆動回路８０３に電圧零点とオン開始点ｔsaの情報を出力する周期は、高周波発生回路３０１が出力周波数ｆをステップ周波数δｆで変化させる周期よりも短い。従って、高周波電源３’では、出力周波数ｆが変動する毎にリアクタンス電流可変回路８のリアクタンス値を変化させてインピーダンス整合動作が行われる。
【０１１１】
図１１に示す高周波電源３’はインピーダンス整合装置２を内蔵するので、プラズマ処理システムをコンパクトに構成することができる利点がある。
【０１１２】
本発明の範囲は上述した実施の形態に限定されるものではない。例えば、上記実施形態では、４端子回路網の特性パラメータとしてＳパラメータをＦパラメーに変換する例を説明したが、例えば、ＺパラメータやＹパラメータをＦパラメーに変換してインピーダンス整合処理に用いるようにしてもよい。
【０１１３】
上記実施形態では、インピーダンス可変回路として２つの可変リアクタンス素子をＬ型に接続したＬ型回路の例を示したが、逆Ｌ回路やＴ型回路やπ型回路などの他の回路の構成であってもよいことはいうまでもない。
【符号の説明】
【０１１４】
１，１’  プラズマ処理システム
２，２’  インピーダンス整合装置
２０１  インピーダンス整合回路（インピーダンス可変回路）
２０２  ＶＩ検出器（検出手段）
２０２Ａ  センサヘッド
２０２Ａ−１  ＲＦ電圧センサ
２０２Ａ−２  ＲＦ電流センサ
２０２Ｂ  Ａ／Ｄコンバータ
２０３  制御部（入力インピーダンス算出手段、インピーダンス調整値特定手段、インピーダンス調整手段）
２０４  メモリ（４端子パラメータ記憶手段、入力インピーダンス記憶手段）
３，３’  高周波電源
３０１  高周波発生回路
４  プラズマ処理装置（負荷）
６  ネットワーク・アナライザー
８，８’  リアクタンス電流可変回路
８０１，８０１’  スイッチ回路（スイッチ手段）
８０２  電圧検出回路（電圧検出手段）
８０３  スイッチ駆動回路
８０４  制御回路（制御手段）
８０５  メモリ（４端子パラメータ記憶手段、入力インピーダンス記憶手段）
Ｐ1  入力ポート
Ｐ2  出力ポート
ＶＣ1，ＶＣ2  バリアブルキャパシタ
Ｍ1，Ｍ2  モータ（インピーダンス調整手段）
ＰＳ1，ＰＳ2  位置検出センサ
Ｃ  キャパシタ
Ｌ，ＬC  インダクタ
Ｑ1，Ｑ2  スイッチング素子（ＭＯＳＦＥＴ）
Ｄ1，Ｄ2  整流素子（ダイオード）
Ｈ  ４端子回路
【図１】
2015018766.tif 000003
【図２】
2015018766.tif 000004
【図３】
2015018766.tif 000005
【図４】
2015018766.tif 000006
【図５】
2015018766.tif 000007
【図６】
2015018766.tif 000008
【図７】
2015018766.tif 000009
【図８】
2015018766.tif 000010
【図９】
2015018766.tif 000011
【図１０】
2015018766.tif 000012
【図１１】
2015018766.tif 000013
【図１２】
2015018766.tif 000014