(57)【要約】【課題】  入力されたデータを処理するデータ処理装置、データ処理方法およびプログラムを提供すること。【解決手段】  本データ処理装置１００は、入力されたデータの規格を判定する規格判定手段１４０と、入力されたデータから所定コードを検出する検出手段１４６と、検出手段１４６により検出された所定コードを基準として、規格判定手段１４０により判定された規格が規定する範囲の有効なデータ領域を識別する領域識別手段１４２とを含む。【選択図】  図２
2015091023.tif 000002
【特許請求の範囲】
【請求項１】
入力されたデータを処理するデータ処理装置であって、
前記入力されたデータの規格を判定する規格判定手段と、
前記入力されたデータから所定コードを検出する検出手段と、
前記検出手段により検出された前記所定コードを基準として、前記規格判定手段により判定された規格が規定する範囲の有効なデータ領域を識別する領域識別手段と
を含む、データ処理装置。
【請求項２】
前記領域識別手段は、
要素クロックに基づき、前記所定コードを基準として、前記データを構成する第１の方向での要素を計数する第１計数手段と、
前記要素の計数結果に基づき、当該要素クロックでの要素が、前記規格が規定する第１の方向での有効なデータ領域に該当するかを判定する第１判定手段と、
前記第１の方向で有効なデータ領域に該当する要素を識別する第１識別信号を生成する第１領域識別信号生成手段と
を含む、請求項１に記載のデータ処理装置。
【請求項３】
前記領域識別手段は、さらに、
前記所定コードを基準として、前記規格により規定される複数の要素から構成されるラインを第２の方向で計数する第２計数手段と、
前記ラインの計数結果に基づき、当該ラインが、前記規格が規定する第２の方向での有効なデータ領域に該当するかを判定する第２判定手段と、
前記第２の方向で有効なデータ領域に該当するラインを識別する第２識別信号を生成する第２領域識別信号生成手段と
を含む、請求項２に記載のデータ処理装置。
【請求項４】
前記規格判定手段は、入力される要素クロックに基づいて規格を判定することを特徴とする、請求項１〜３のいずれか１項に記載のデータ処理装置。
【請求項５】
前記規格判定手段は、設定値に基づいて規格を判定することを特徴とする、請求項１〜３のいずれか１項に記載のデータ処理装置。
【請求項６】
前記入力されたデータの要素のデータ値は、第１の部分と第２の部分とを含み構成されており、
前記規格判定手段は、前記第１の部分が前記所定コードに一致した要素のデータ値の前記第２の部分が、所定規格であることを示す固有コードに一致するか否かに応じて、規格を判定することを特徴とする、請求項１〜３のいずれか１項に記載のデータ処理装置。
【請求項７】
前記規格は、映像信号のディジタル・インタフェースに関する規格であり、前記データ処理装置は、さらに、前記入力されたデータの要素のデータ値から、所定色空間での各成分の画素値を抽出する画像抽出手段をさらに含む、請求項１〜６のいずれか１項に記載のデータ処理装置。
【請求項８】
データ処理装置が実行するデータ処理方法であって、前記データ処理装置が、
入力されたデータの規格を判定する規格判定ステップと、
前記入力されたデータから所定コードを検出する検出ステップと、
前記検出ステップで検出された前記所定コードを基準として、前記規格判定ステップで判定された規格が規定する範囲の有効なデータ領域を識別する領域識別ステップと
を含む、データ処理方法。
【請求項９】
前記規格判定ステップは、入力される要素クロックに基づいて規格を判定するステップ、設定値に基づいて規格を判定するステップ、または、前記入力されたデータの要素のデータ値の第１の部分が前記所定コードに一致した要素のデータ値の第２の部分が、所定規格であることを示す固有コードに一致するか否かに応じて、規格を判定するステップである、請求項８に記載のデータ処理装置。
【請求項１０】
入力されたデータを処理するデータ処理装置を実現するためのプログラムであって、プログラマブル・デバイスを、
前記入力されたデータの規格を判定する規格判定手段、
前記入力されたデータから所定コードを検出する検出手段、および
前記検出手段により検出された前記所定コードを基準として、前記規格判定手段により判定された規格が規定する範囲の有効なデータ領域を識別する領域識別手段
として機能させる、プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理装置、データ処理方法およびプログラムに関し、より詳細には、入力されたデータを処理するデータ処理装置、データ処理方法およびプログラムに関する。
【背景技術】
【０００２】
映像信号に関し、ＩＴＵ−Ｒ（International Telecommunication Union Radiocommunications Sector）ＢＴ（Broadcasting service （television））．６５６やＢＴ．１１２０といったインタフェースを規定する規格が知られている。ＢＴ．６５６は、標準テレビジョン（Standard Definition Television ）放送向けコンポーネント信号のインタフェースに関する規格である。一方、ＢＴ．１１２０は、高精細テレビジョン（High Definition Television）放送向けのインタフェースに関する規格である。近年のビデオ・エンコーダなどの映像音響機器では、これらの両方の規格に対応することにより、柔軟性を提供する製品が開発されている。
【０００３】
上述したインタフェース規格は、ヘッダ情報および画像データを含み構成されるフレーム・データとしてデータ信号が構成され、同期のためのコードやパリティ演算結果、データに関する情報が埋め込まれていることを特徴としている。そのため、水平同期信号や垂直同期信号、ブランク信号といった追加のタイミング信号を不要とし、クロック信号と、クロック信号に同期したデータ信号のみで画像データの伝送が可能となる。
【０００４】
図１６（Ａ）は、ＢＴ．１１２０のデータフォーマットを模式的に示す図である。図１６（Ａ）に示すように、ＢＴ．１１２０のデータ信号では、ＥＡＶ（End of Active Video）およびＳＡＶ（Start of Active Video）と呼ばれる時間基準コードにより、ヘッダおよびペイロードが規定される。ＥＡＶからＳＡＶの間（Digital Line Blankingと呼ばれる。）がヘッダとなり、ＳＡＶから次のＥＡＶまでの間（Digital Active line）がペイロードとなる。ライン（Digital Lineと呼ばれる。）は、ペイロード部分に無効データ（Blanking Data）が乗っているブランキング・ラインと、有効なデータ（Active Data）が乗っているデータラインとの２種類存在する。
【０００５】
フレームの画像データは、図１６（Ｂ）に示すように、複数のラインから構成されており、複数のブランキング・ラインと、複数のデータラインとが交互に配置された形式となる。なお、図１６（Ｂ）に示す画像データは、インタレースまたはセグメント方式のものであり、画像の１フレームは、ブランキング・ラインで分離された２つのデータライン（Active Video）の領域から構成される。典型的には、ＳＡＶの終端から次のラインＥＡＶの頭までが１９２０、データラインのライン数が１０８０であり、１枚の画像が連続するデータラインとして転送される。
【０００６】
このとき、上記規格に従って伝送される画像データを処理する画像処理回路は、ＥＡＶバイトおよびＳＡＶバイトの位置から、これらの間の領域を有効領域と判断する。フレームのヘッダからは、画像データのサイズ（横方向のサイズや縦方向のサイズ）は判断されない。
【０００７】
このように、従来技術では、画像処理回路は、規格に準拠した正常なデータを受信することを前提として、フレームのヘッダ情報を参照しながら画像データの有効領域を判断するため、ヘッダ部分にエラーが発生した場合に対処できない場合があった。
【０００８】
規格から外れたデータに関連して、特開２００１−３１３９０７号公報（特許文献１）は、ビデオ信号のフィールドの長さに応答したビデオ信号の処理を行うことを目的としたビデオ信号処理装置を開示する。特許文献１のビデオ信号処理装置は、ビデオ信号の同期信号を分離回路で分離し、分離された同期信号からビデオ信号のフィールドの長さを判別し、ビデオ信号の処理を判別結果に基づく動作モードで動作制御する構成を開示する。
【０００９】
しかしながら、上記特許文献１の従来技術では、上記フレームのヘッダ部分にエラーが発生した場合に、正常に画像データ転送できないという問題を解決するものではなかった。また、メモリなどの構成する要素に無駄が生じたり、種々の動作速度を考慮したりしなければならず、充分なものではなかった。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記従来技術の不充分な点に鑑みてなされたものであり、本発明は、入力されたデータの処理において、データの有効領域を規定するヘッダ部分に誤りが発生した場合でも、正常に処理することができるデータ処理装置、データ処理方法およびプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明では、上記課題を解決するために、下記特徴を有するデータ処理装置を提供する。本データ処理装置は、入力されたデータの規格を判定する規格判定手段と、入力されたデータから所定コードを検出する検出手段と、上記検出手段により検出された所定コードを基準として、上記規格判定手段により判定された規格が規定するサイズの有効なデータ領域を識別する領域識別手段とを含む。
【発明の効果】
【００１２】
上記構成により、入力されたデータの処理において、データの有効領域を規定するヘッダ部分に誤りが発生した場合でも、正常に処理することができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態による映像処理装置の概略構成図。
【図２】第１の実施形態による映像処理装置が備える入力インタフェース処理部の機能ブロック図。
【図３】（Ａ）ＢＴ．１１２０規格および（Ｂ）ＢＴ．６５６規格においてペイロードに保持される画像データのフォーマットを示す図。
【図４】ＢＴ．１１２０規格における時間基準コードＥＡＶ，ＳＡＶのビット割り当てを示す図。
【図５】第１の実施形態による画像処理回路が実行する画像処理の全体フローを示すフローチャート。
【図６】（Ａ）ピクセル・クロック周波数と規格との対応付けデータおよび（Ｂ）規格とＸ方向およびＹ方向の最大サイズおよび有効領域との対応付けデータのデータ構造を示す図。
【図７】第１の実施形態による入力インタフェース処理部が実行するインタフェース入力処理を示すフローチャート。
【図８】ＢＴ．１１２０規格のプログレッシブ方式の画像データのフォーマットを示す図。
【図９】第１の実施形態によるインタフェース処理部におけるフレーム先頭近傍のタイミングチャート。
【図１０】第１の実施形態によるインタフェース処理部におけるフレーム中盤の第２のタイミングチャート。
【図１１】第１の実施形態によるインタフェース処理部におけるフレーム末尾近傍のタイミングチャート。
【図１２】入力画像データのヘッダ部分に発生し得るエラーを説明する図。
【図１３】画像データに対し施される（Ａ）不完全な画像処理および（Ｂ）正常な画像処理を説明する図。
【図１４】第２の実施形態による映像処理装置が備える入力インタフェース処理部の機能ブロック図。
【図１５】第３の実施形態による映像処理装置が備える入力インタフェース処理部の機能ブロック図。
【図１６】（Ａ）ＢＴ．１１２０のデータフォーマットおよび（Ｂ）フレームの画像データを模式的に示す図。
【発明を実施するための形態】
【００１４】
以下、本実施形態について説明するが、本実施形態は、以下に説明する実施形態に限定されるものではない。なお、以下に説明する実施形態では、データ処理装置として、画像処理回路を含む映像処理装置を一例に説明する。
【００１５】
（第１の実施形態）
以下、図１〜図１３を参照して、第１の実施形態による映像処理装置について説明する。図１は、第１の実施形態による映像処理装置の概略構成を示す図である。図１に示す映像処理装置１００は、撮像手段を備えるセンサ処理回路１１０と、センサ処理回路１１０で撮像された画像データに対し画像処理を施す後段の画像処理回路１３０とを含む。
【００１６】
センサ処理回路１１０は、より詳細には、レンズ１１２と、イメージセンサ１１４と、相関二重サンプリング・自動ゲイン制御部（Correlated Double Sampling / Automatic Gain Control：ＣＤＳ／ＡＧＣ）１１６と、アナログ・デジタル変換器（Analog to Digital Converter：ＡＤＣ）１１８と、クロック発生器１２０とを含む。
【００１７】
レンズ１１２は、イメージセンサ１１４上に像を結像する光学系である。イメージセンサ１１４は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）やＣＣＤ（Charge Coupled Device）などの固体撮像素子である。ＣＤＳ／ＡＧＣ１１６は、イメージセンサ１１４からの信号に対し相関二重サンプリングを行い、またピーク信号レベルに基づき利得を調整する。ＡＤＣ１１８は、前段までのアナログ信号をデジタル信号に変換する。クロック発生器１２０は、本映像処理装置１００で使用される各種クロック信号を生成する。
【００１８】
レンズ１１２を通してイメージセンサ１１４により撮像された画像は、デジタルデータとして、クロック発生器１２０が生成するクロックに同期して画像処理回路１３０に出力される。上述した画像データは、ＢＴ．６５６規格またはＢＴ．１１２０規格で規定されるフォーマットにて出力される。ここで、センサ処理回路１１０のクロック発生器１２０が生成するクロック信号は、画像処理回路１３０にも提供され、これによりセンサ処理回路１１０から画像処理回路１３０への画像転送が実現される。なお、図１に示す実施形態においては、センサ処理回路１１０がクロック発生器１２０を備えるものとして説明するが、特に限定されるものではなく、例えば画像処理回路１３０が備えてもよい。
【００１９】
画像処理回路１３０は、センサ処理回路１１０から入力されるＢＴ．６５６規格またはＢＴ．１１２０規格の画像データの入力を受けて、入力された画像データに対し、所定の画像処理を施し、後段に出力する。画像処理回路１３０は、より詳細には、入力インタフェース処理部１３２と、上記所定の画像処理を担当する画像処理部１３４とを含む。
【００２０】
入力インタフェース処理部１３２は、ＢＴ．６５６規格またはＢＴ．１１２０規格の画像データから、画像処理回路１３０内部で取り扱える所定形式の画像データを生成する入力インタフェース処理を実行し、画像処理部１３４へ出力する。説明する実施形態では、入力インタフェース処理部１３２は、ＢＴ．６５６規格またはＢＴ．１１２０規格に準拠した画像データを受けて、規格を判定し、輝度（Ｙ）および色差（Ｃｂ，Ｃｒ）の形で画像データを出力する。
【００２１】
また、上述したように、センサ処理回路１１０から入力されるＢＴ．６５６規格またはＢＴ．１１２０規格の画像データには、無効データ（ライン・ブランキングやブランキング・データ）が含まれる。入力インタフェース処理部１３２は、詳細を後述するように、判定した規格に応じて、画像データにおいて各方向で有効な領域を識別する有効領域識別信号を出力する。なお、以下の説明では、映像の水平方向をＸ方向とし、映像の垂直方向をＹ方向と参照する。
【００２２】
図２は、第１の実施形態による映像処理装置が備える入力インタフェース処理部の機能ブロックを示す図である。入力インタフェース処理部１３２は、より詳細には、規格判定部１４０と、有効領域識別信号生成部（Ｘ方向）１４２と、有効領域識別信号生成部（Ｙ方向）１４４と、同期コード検出部１４６と、画像データ抽出部１５０とを含む。なお、図２では、ピクセル・クロックが規格判定部１４０のみに入力されているように示されているが、他の機能部１４２〜１５０への入力が省略されている点に留意されたい。
【００２３】
規格判定部１４０は、入力された画像データのインタフェース規格を判定する規格判定手段である。説明する第１の実施形態では、規格判定部１４０は、入力されるクロック信号に基づいて、ピクセル・クロックをカウントし、求められたピクセル周波数に基づき、ＢＴ．６５６規格であるか、ＢＴ．１１２０規格であるかを判定する。判別結果は、モード切替信号として、有効領域識別信号生成部１４２，１４４に出力される。
【００２４】
図３（Ａ）は、ＢＴ．１１２０規格においてペイロードに保持される画像データのフォーマットを示す。これに対して、図３（Ｂ）は、ＢＴ．６５６規格においてペイロードに保持される画像データのフォーマットを示す。
【００２５】
ＢＴ．１１２０規格において画像データは、典型的には図３（Ａ）に示すように、第１の１０ビットワード［９：０］と、第２の１０ビットワード［１９：１０］との合計２０ビットワードを含み構成される。第１の部分［１９：１０］のストリームは、輝度データ（Ｙ）を伝送し、第２の部分［９：０］のストリームは、色差データ（Ｃｂ，Ｃｒ）を時間分割で伝送する。ＢＴ．１１２０規格は、典型的には、７４．２５ＭＨｚのピクセル・クロックで動作する。ＢＴ．１１２０規格においては、ピクセル・クロックは、輝度データ（Ｙ）を要素としたクロックに対応している。
【００２６】
一方、ＢＴ．６５６規格において画像データは、［９：０］の１０ビットワード（２バイトが無視され８ビットのバイトデータとして扱われる。）を含み構成される。１０ビットワード［９：０］には、輝度データ（Ｙ）および色差データ（Ｃｂ，Ｃｒ）が多重化される。ＢＴ．６５６規格は、典型的には、２７ＭＨのピクセル・クロックで動作する。ピクセル・クロックは、ＢＴ．６５６規格においては、輝度データ（Ｙ）および色差データ（Ｃｂ／Ｃｒ）の両方を要素としたクロックである。
【００２７】
同期コード検出部１４６は、入力された画像データから所定コードを検出する検出手段である。図４は、ＢＴ．１１２０規格における時間基準コードＥＡＶ，ＳＡＶのビット割り当てを示す図である。図４に示すように、ＥＡＶおよびＳＡＶは、それぞれ、４つの１０ビットワードを含み構成される。ＥＡＶおよびＳＡＶの両方において、第１ワードは、すべてのビットが１であり、第２および第３ワードは、すべてのビットが０である。第１〜第３ワードは、プリアンブルを構成する。
【００２８】
第４ワードには、３つのフラグ（Ｆ，Ｖ，Ｈ）と、保護ビット（Ｐ０，Ｐ１，Ｐ２，Ｐ３）とが含まれる。第４ワードにおけるＨフラグは、ＥＡＶおよびＳＡＶのいずれであるかを指定する。Ｖフラブは、ラインがブランキング・ラインであるか否かを指定する。Ｆフラブは、インタレース方式またはセグメント・フレーム方式の場合にフィールド／セグメント番号を指定する。プログレッシブ方式の場合には、常に０が指定される。保護ビット（Ｐ０，Ｐ１，Ｐ２，Ｐ３）は、３つのフラグを保護する符号である。
【００２９】
同期コード検出部１４６は、上述した画像データのストリームから、最初の第１ワード（ＥＡＶのもの）の同期コード（すべてが０：３ＦＦｈ）を検出し、この同期コードを検出したタイミングを基準として、カウントスタート信号をアクティブにし、有効領域識別信号生成部１４２に出力する。
【００３０】
有効領域識別信号生成部（Ｘ方向）１４２は、画像データのＸ方向の有効領域を識別する信号を生成する領域識別手段である。有効領域識別信号生成部（Ｘ方向）１４２は、Ｘ方向で画素を計数するカウンタ（Ｘカウンタ）を備えており、同期コードの検出に対応するカウントスタート信号に応答して計数を開始する。有効領域識別信号生成部（Ｘ方向）１４２は、さらに、入力されるモード切替信号および計数結果に基づいて、当該要素クロックでの要素が、有効なデータ領域に該当するかを判定し、有効データ領域中、有効領域識別信号（Ｘ方向）をアクティブにして出力する。
【００３１】
また、有効領域識別信号生成部（Ｘ方向）１４２は、ＸカウンタがＸ方向の最大サイズに達したことに応答してＸカウンタをリセットするとともに、有効領域識別信号生成部（Ｙ方向）１４４に対し、カウントアップ信号を出力する。Ｘ方向の有効データ領域および最大サイズの位置は、判定された規格に対応して同期コードを基準にして定まる。有効領域識別信号生成部（Ｘ方向）１４２は、本実施形態による第１計数手段、第１判定手段および第１領域識別信号生成手段を構成する。
【００３２】
有効領域識別信号生成部（Ｙ方向）１４４は、画像データのＹ方向の有効領域を識別する信号を生成する領域識別手段である。有効領域識別信号生成部（Ｙ方向）１４４は、Ｙ方向のラインを計数するカウンタ（Ｙカウンタ）を備えており、有効領域識別信号生成部（Ｘ方向）１４２からのカウントアップ信号に応答してカウントアップする。有効領域識別信号生成部（Ｙ方向）１４４は、入力されるモード切替信号および計数結果に基づいて、当該ラインがＹ方向での有効なデータ領域に該当するかを判定し、有効データ領域中、有効領域識別信号（Ｙ方向）をアクティブにして出力する。
【００３３】
また、有効領域識別信号生成部（Ｙ方向）１４４は、ＹカウンタがＹ方向の最大サイズに達したことに応答してカウンタをリセットする。Ｙ方向の有効データ領域および最大サイズの位置は、判定された規格に対応して同期コードの検出を基準にして定まる。有効領域識別信号生成部（Ｙ方向）１４４は、本実施形態による第２計数手段、第２判定手段および第２領域識別信号生成手段を構成する。
【００３４】
画像データ抽出部１５０は、入力された画像データの各要素のデータ値（２０ビットワード／１０ビットワード）から、所定色空間での各成分の画素値を抽出して出力する画像抽出手段である。説明する実施形態では、図３（Ａ）または図３（Ｂ）で示されたフォーマットのペイロードの画像データから、輝度データ（Ｙ）および色差データ（Ｃｂ、Ｃｒ）を抽出し、Ｙデータ（１０ビット）、Ｃｂデータ（１０ビット）およびＣｒデータ（１０ビット）として後段に出力する。
【００３５】
図１に示す画像処理部１３４は、入力インタフェース処理部１３２から入力される画像データ（Ｙ，Ｃｂ，Ｃｒ）およびクロック信号に基づいて、有効領域識別信号（Ｘ，Ｙ）で指定される画像データのフレーム部分（有効データ）に対し画像処理を施す。施される画像処理は、特に限定されるものではなく、例えば各種補正処理やエンコード処理を上げることができる。画像処理が施された画像データ（Ｙ，Ｃｂ，Ｃｒ）は、有効領域識別信号（Ｘ，Ｙ）とともに後段へ出力される。
【００３６】
以下、図５〜図１１を参照して、第１の実施形態による画像処理について説明する。図５は、第１の実施形態による画像処理回路１３０が実行する画像処理の全体フローを示す図である。図５に示す処理は、画像処理回路１３０に電源が投入されたことに応答して、ステップＳ１００から開始する。
【００３７】
ステップＳ１０１では、画像処理回路１３０は、規格判定部１４０により、リセット解除以降に入力されたピクセル・クロックを監視し、規格を判定する。規格の判定結果は、モード切替信号として、規格判定部１４０から有効領域識別信号生成部１４２，１４４に伝達される。
【００３８】
ピクセル・クロックの周波数は、ＢＴ．１１２０規格の時は、一例では７４．２５ＭＨｚであり、ＢＴ．６５６規格の時は、一例では２７ＭＨｚであり、規格によって異なる。お互いの周波数は整数倍とはなっていないが、本実施形態では、周波数１４８．５ＭＨｚのクロックを別途生成し、ピクセル・クロックが、この周期で信号レベルが切り替わっているか否かにより、７４．２５ＭＨｚであるか否かを判定する。そして、図６（Ａ）に示すように、判定されたピクセル・クロック周波数に対応して規格が対応づけられており、規格が求められる。
【００３９】
ステップＳ１０２では、画像処理回路１３０は、同期コード検出部１４６により、入力される画像データのストリームから同期コードが検出されたか否かを判定し、同期コードが検出されるまで（ＮＯの間）、ステップＳ１０２をループさせる。ステップＳ１０２で、同期パターンが検知されと判定された場合（ＹＥＳ）は、ステップＳ１０３へ処理を分岐させる。
【００４０】
ステップＳ１０３では、画像処理回路１３０は、同期コードの検出を契機として、画素のカウントを開始させ、図７に示す後述の入力インタフェース処理を実行する。また、入力画像データからの有効な画像データの抽出が開始される。ステップＳ１０４では、画像処理回路１３０は、画像処理部１３４により、抽出された画像データに対して画像処理を施す。
【００４１】
ステップＳ１０５では、画像処理回路１３０は、未だ処理すべき画像データが存在するか否かを判定する。ステップＳ１０５で、未だ処理すべき画像データが存在すると判定された場合（ＮＯ）は、ステップＳ１０３へ処理をループさせる。一方、ステップＳ１０５で、全画像データの処理が終了したことで処理すべき画像データが存在しないと判定された場合（ＹＥＳ）は、ステップＳ１０６で本処理を終了させる。
【００４２】
図７は、第１の実施形態による入力インタフェース処理部１３２が実行するインタフェース入力処理を示すフローチャートである。図７に示す処理は、上記と同様に電源が投入されたことに応答して、ステップＳ２００から開始される。なお、図７に示す処理は、途中リセットされるか、電源が切断されるまで処理を繰り返す。
【００４３】
ステップＳ２０１では、入力インタフェース処理部１３２は、カウントスタート・トリガが立つまで（ＮＯの間）待ち受ける。カウントスタート・トリガは、上述した同期コード検出部１４６によるカウントスタート信号に応答して立てられる。ステップＳ２０１でカウントスタート・トリガが立てられたと判定された場合（ＹＥＳ）は、ステップＳ２０２へ処理が進められる。
【００４４】
ステップＳ２０２では、入力インタフェース処理部１３２は、ＸカウンタおよびＹカウンタを１にセットし、カウントを開始する。なお、カウントが開始される前は、各カウンタには０がセットされている。ステップＳ２０２以降は、ステップＳ２０３以降およびステップＳ２０６以降の処理が並列に実行される。ステップＳ２０３〜Ｓ２０５，Ｓ２０９〜Ｓ２１１の処理は、有効領域識別信号生成部（Ｘ方向）１４２が担当する処理である。ステップＳ２０６〜Ｓ２０８，Ｓ２１２〜Ｓ２１３の処理は、有効領域識別信号生成部（Ｙ方向）１４４が担当する処理である。
【００４５】
ステップＳ２０３では、Ｘカウンタが、判定された規格に対応付けられる有効領域内を示す値である否かを判定する。図８は、ＢＴ．１１２０規格のプログレッシブ方式の画像データのフォーマットを示す図である。また、図６（Ｂ）は、判定された規格におけるＸ方向およびＹ方向の全領域および有効領域の範囲を示すデータ構造である。図８に示す１つのライン（Digital Line）は、合計２２００サンプルで構成され、最初の２８０サンプルは、ヘッダ（Digital Line Blanking）となり、２８１から２２００の１９２０サンプル分が、ペイロード（Digital Active Line）となる。なお、ＢＴ．６５６規格の場合は、特定の実施形態では、図６（Ｂ）に示すように、合計１７１６サンプルでラインが構成され、最初の２７６サンプルは、ヘッダであり、２７７から１７１６の１４４０サンプル分がペイロードに対応する。
【００４６】
したがって、例示のＢＴ．１１２０規格では、ステップＳ２０３で、Ｘカウンタが２８１から２２００の間にあることで有効領域内を示す値であると判定された場合（ＹＥＳ）は、ステップＳ２０４へ処理が進められる。ステップＳ２０４では、入力インタフェース処理部１３２は、有効領域識別信号（Ｘ方向）を有効（ＨＩＧＨ）とし、ステップＳ２０９へ処理を進める。一方、ステップＳ２０３で、Ｘカウンタが２８０以下であることで有効領域内を示す値ではないと判定された場合（ＮＯ）は、ステップＳ２０５へ処理が進められる。ステップＳ２０５では、入力インタフェース処理部１３２は、有効領域識別信号（Ｘ方向）を無効（ＬＯＷ）とし、ステップＳ２０９へ処理を進める。
【００４７】
ステップＳ２０９では、入力インタフェース処理部１３２は、Ｘカウンタの値が終端に達したか否かで処理を分岐させる。ステップＳ２０９で、Ｘカウンタの値が終端に達していないと判定された場合（ＮＯ）は、ステップＳ２１０で、入力インタフェース処理部１３２は、Ｘカウンタをインクリメントし、ステップＳ２０３へ処理を戻す。一方、ステップＳ２０９で、Ｘカウンタの値が終端に達したと判定された場合（ＹＥＳ）は、ステップＳ２１１へ処理を進める。ステップＳ２１１では、入力インタフェース処理部１３２は、Ｘカウンタをリセットし、Ｙカウンタをインクリメントし、ステップＳ２０３へ戻す。
【００４８】
一方、ステップＳ２０６では、Ｙカウンタが、判定された規格に対応付けられる有効領域内を示す値である否かを判定する。図８に示す１つのフレームは、合計１１２５ラインから構成されており、最初の４１ライン分がブランキング・ラインであり、４２ライン目から１１２１ライン目の１０８０ライン分がアクティブ・ラインに対応する。最後の１１２２ライン目から１１２５ライン目は、ブランキング・ラインである。なお、ＢＴ．６５６規格の場合は、特定の実施形態では、図６（Ｂ）に示すように、５２５ラインでフレームが構成され、２３ライン目から２６２ライン目までおよび２８６ライン目から５２５ライン目までの４８０ライン分がペイロードに対応する。２３ライン目から２６２ライン目までの第１フィールドは、奇数番目のアクティブ・ラインに対応し、２８６ライン目から５２５ライン目までの第２フィールドは、偶数番目のアクティブ・ラインに対応する。
【００４９】
したがって、例示のＢＴ．１１２０規格では、ステップＳ２０６で、Ｙカウンタが４２から１１２１の間にあることで、有効領域内を示す値であると判定された場合（ＹＥＳ）は、ステップＳ２０７へ処理が進められる。ステップＳ２０７では、入力インタフェース処理部１３２は、有効領域識別信号（Ｙ方向）を有効（ＨＩＧＨ）とし、ステップＳ２１２へ処理を進める。一方、ステップＳ２０６で、Ｙカウンタが４１以下または１１２２以上であり、有効領域内を示す値ではないと判定された場合（ＮＯ）は、ステップＳ２０８へ処理が進められる。ステップＳ２０８では、入力インタフェース処理部１３２は、有効領域識別信号（Ｙ方向）を無効（ＬＯＷ）とし、ステップＳ２１２へ処理を進める。
【００５０】
ステップＳ２１２では、入力インタフェース処理部１３２は、Ｙカウンタの値が終端に達したか否かで処理を分岐させる。ステップＳ２１２で、Ｙカウンタの値が終端に達していないと判定された場合（ＮＯ）は、ステップＳ２０６へ処理を戻す。一方、ステップＳ２１２で、Ｙカウンタの値が終端に達したと判定された場合（ＹＥＳ）は、ステップＳ２１３へ処理を進める。ステップＳ２１３では、入力インタフェース処理部１３２は、Ｙカウンタをリセットし、ステップＳ２０６へ処理を戻す。
【００５１】
図９〜図１１は、第１の実施形態による入力インタフェース処理部１３２のタイミングチャートである。なお、図９〜図１１は、ＢＴ．１１２０規格の場合のものを示しているが、ＢＴ．６５６規格の場合は、カウンタの値が異なるのみであり、それ以外の処理方法は同様である。
【００５２】
図９は、フレームの先頭近傍におけるタイミングチャートを示す。図９に示すように、ＢＴ．１１２０規格の場合、画像データの最初のＥＡＶの第１ワードが検出されたことに応答して、内部のＸカウンタおよびＹカウンタが１にセットされる。Ｘカウンタが、判定された規格が指定する２８０に達すると、有効なデータ（ペイロード）がくるため、有効領域識別信号（Ｘ方向）を有効とする。Ｘカウンタが、判定された規格が指定する２２００に達すると、１ライン分の有効なデータが終了するため、有効領域識別信号（Ｘ方向）を無効とする。このとき、Ｘカウンタは、１にリセットされ、Ｙカウンタは、インクリメントされる。
【００５３】
図１０は、フレームの中盤におけるタイミングチャートを示す。有効領域識別信号（Ｘ方向）に関する動作は、フレーム先頭近傍と同様である。Ｙカウンタは、Ｘカウンタが終端に達する毎にインクリメントされ、図１０では、Ｙカウンタが４２になると、アクティブ・ラインがくるため、有効領域識別信号（Ｙ方向）を有効とする。Ｙカウンタが、有効領域の範囲外の位置に達するまで、有効領域識別信号（Ｙ方向）は有効のまま維持される。
【００５４】
図１１は、フレームの末尾近傍におけるタイミングチャートを示す。有効領域識別信号（Ｘ方向）に関する動作は、フレーム先頭近傍と同様である。Ｙカウンタは、Ｘカウンタが終端に達する毎にインクリメントされるが、ここでは、Ｙカウンタが１１２１に達すると、アクティブ・ラインが終了するため、有効領域識別信号（Ｙ方向）が無効とされている。以降、図示しないが、Ｙカウンタが最大サイズに達すると、Ｙカウンタを１にリセットし、次のフレームの処理が行われる。
【００５５】
後段の画像処理部１３４では、入力された画像データから抽出され、出力される出力画像データのうち、Ｘ方向およびＹ方向の有効領域識別信号が共に有効であるデータが有効な画像データとして画像処理の対象となる。
【００５６】
図１２は、入力画像データのヘッダ部分に発生し得るエラーを説明する図である。例えば図１２において「エラー１」、「エラー２」および「エラー３」で示すように、ラインのＳＡＶやＥＡＶにおいてビットエラーが発生した場合、Ｘ方向またはＹ方向でサイズの誤認識が発生する場合がある。図１２に示すようにＥＡＶやＳＡＶにエラーが発生し、データラインがブランキング・ライン（無効データ）であると誤認識された場合は、従来技術では、図１３（Ａ）に示すように不完全な画像処理が施された画像が生じてしまう。これは、従来技術では、ＳＡＶの第４ワードによりデータラインかブランキング・ラインかを判断し、データライン時は、ペイロード部分のデータを画像データと見なし、ビデオ処理などが施されるが、ブランキング・ライン時は、インタフェース後段ではそのままペイロード部分のデータをスルーするためである。
【００５７】
上記ＥＡＶおよびＳＡＶは、第４ワードについては誤り訂正機能を搭載しているが、第１〜第３ワードについては、誤りを訂正することができない。しかしながら、第１の実施形態による画像処理回路１３０では、最初の第１ワードの同期コードを基準として要素が計数され、判定された規格に応じた範囲のＸ方向およびＹ方向の有効領域が特定される。このため、ヘッダ部分にビットエラーが起きても、図１３（Ｂ）に示すように正常な画像処理を施すことができる。
【００５８】
（第２の実施形態）
以上説明した第１の実施形態では、ピクセル・クロックの周波数に基づいて規格判定を行うものとして説明した。以下、ピクセル・クロックによらず規格判定を行う他の実施形態について説明する。
【００５９】
以下、図１４を参照して、第２の実施形態による映像処理装置について説明する。図１４は、第２の実施形態による映像処理装置が備える入力インタフェース処理部の機能ブロックを示す図である。第２の実施形態による映像処理装置１００は、第１の実施形態と概ね同様の構成を備えるので、以下、相違点を中心に説明する。また、第１の実施形態と同様のはたらきをする機能部については、同一付番で参照する。
【００６０】
第２の実施形態による入力インタフェース処理部１３２は、より詳細には、有効領域識別信号生成部（Ｘ方向）１４２と、有効領域識別信号生成部（Ｙ方向）１４４と、同期コード検出部１４６と、画像データ抽出部１５０とを含み構成される。第１の実施形態で設けられた規格判定部は設けられず、代わりに、入力インタフェース処理部１３２の外部にレジスタ１６０が設けられている。レジスタ１６０は、外部のＣＰＵからアクセスされ、規格を指定する設定値の設定を受ける。例えば、ＢＴ＿ＭＯＤＥという設定値を設け、ＢＴ．１１２０規格の場合にはＢＴ＿ＭＯＤＥ＝１と設定され、ＢＴ．６５６規格の場合にはＢＴ＿ＭＯＤＥ＝０と設定される。
【００６１】
入力インタフェース処理部１３２は、レジスタ１６０の設定値を読み出し、設定値ＢＴ＿ＭＯＤＥに基づいたモード切替信号を有効領域識別信号生成部（Ｘ方向，Ｙ方向）１４２，１４４に入力する。入力インタフェース処理部１３２は、ＢＴ．１１２０規格またはＢＴ．６５６規格の画像データの入力を受けて、出力画像データ（Ｙ，Ｃｂ，Ｃｒ）および有効領域識別信号（Ｘ方向，Ｙ方向）を出力する。その他の構成は、第１の実施形態と同様である。
【００６２】
以上説明した第２の実施形態では、レジスタの設定値に基づいて規格判定を行うことができる。このため、より柔軟な規格判定を行うことが可能となる。
【００６３】
（第３の実施形態）
以下、ピクセル・クロックの周波数やレジスタの設定値によらず規格判定を行う、さらに他の実施形態について説明する。図１５は、第３の実施形態による映像処理装置が備える入力インタフェース処理部の機能ブロックを示す図である。第３の実施形態による映像処理装置は、第１の実施形態と概ね同様の構成を備えるので、以下、相違点を中心に説明する。また、第１の実施形態と同様のはたらきをする機能部は、同一付番で参照する。
【００６４】
第３の実施形態による入力インタフェース処理部１３２は、より詳細には、有効領域識別信号生成部（Ｘ方向）１４２と、有効領域識別信号生成部（Ｙ方向）１４４と、同期コード検出部１４８と、画像データ抽出部１５０とを含み構成される。第１の実施形態による規格判定部１４０は設けられず、また、第１の実施形態による同期コード検出部に代えて、同期コード検出部１４８が設けられる。
【００６５】
第３の実施形態では、ＢＴ．６５６規格の場合には、センサ処理回路１１０において、２０ビットワードのうち、ＢＴ．６５６規格で使用されない下位１０ビットに固有のコードを埋め込み、これを画像処理回路１３０で検出し、規格判定を行う。
【００６６】
上述したように画像データは、２０ビットワードで表現されるが、ＢＴ．６５６規格の場合、上位１０ビット・ワードが利用され、下位１０ビットワードは無視される。第３の実施形態では、ＥＡＶの上位１０ビットワードに同期コードが埋め込まれるが、同期ワードに対応した下位１０ビットワードには、例えば「１０１０１０１０１０」のような同期コードとは異なる固有のコードを埋め込む。
【００６７】
同期コード検出部１４８は、入力される画像データの上位１０ビットワードを常時監視し、上位１０ビットワードから同期コードが検出されると、さらに、下位１０ビットワードを参照する。入力された画像データの下位１０ビットワードが同期コードに一致した場合は、ＢＴ．１１２０規格であると判定する。下位１０ビットワードが同期コードとは一致せず、固有コードと一致した場合は、ＢＴ．６５６規格であると判定する。その他の構成は、第１の実施形態と同様である。
【００６８】
以上説明した第３の実施形態では、通常使用されないＢＴ．６５６規格の下位１０ビット・ワードを利用して規格判定を行うことができる。このため、レジスタを要することなく、より柔軟な規格判定を行うことが可能となる。
【００６９】
以上説明したように、上述までの実施形態によれば、入力されたデータの処理において、データの有効領域を規定するヘッダ部分に誤りが発生した場合でも、正常に処理することができるデータ処理装置、データ処理方法およびプログラムを提供することができる。
【００７０】
なお、上記機能部は、アセンブラ、Ｃ、Ｃ＋＋、Ｃ＃、Ｊａｖａ（登録商標）などのレガシープログラミング言語やオブジェクト指向プログラミング言語などで記述されたコンピュータ実行可能なプログラムにより実現でき、ＲＯＭ、ＥＥＰＲＯＭ、ＥＰＲＯＭ、フラッシュメモリ、フレキシブルディスク、ＣＤ−ＲＯＭ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ブルーレイディスク、ＳＤカード、ＭＯなど装置可読な記録媒体に格納して、あるいは電気通信回線を通じて頒布することができる。また、上記機能部の一部または全部は、例えばフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのプログラマブル・デバイス（ＰＤ）上に実装することができ、あるいはＡＳＩＣ（特定用途向集積）として実装することができ、上記機能部をＰＤ上に実現するためにＰＤにダウンロードする回路構成データ（ビットストリームデータ）、回路構成データを生成するためのＨＤＬ（Hardware Description Language）、ＶＨＤＬ（Very High Speed Integrated Circuits Hardware Description Language）、Ｖｅｒｉｌｏｇ−ＨＤＬなどにより記述されたデータとして記録媒体により配布することができる。
【００７１】
これまで本発明の実施形態について説明してきたが、本発明の実施形態は上述した実施形態に限定されるものではなく、他の実施形態、追加、変更、削除など、当業者が想到することができる範囲内で変更することができ、いずれの態様においても本発明の作用・効果を奏する限り、本発明の範囲に含まれるものである。
【符号の説明】
【００７２】
１００…映像処理装置、１１０…センサ処理回路、１１２…レンズ、１１４…イメージセンサ、１１６…ＣＤＳ／ＡＧＣ、１１８…ＡＤＣ、１２０…クロック発生器、１３０…画像処理回路、１３２…入力インタフェース処理部、１３４…画像処理部、１４０…規格判定部、１４２…有効領域識別信号生成部（Ｘ方向）、１４４…有効領域識別信号生成部（Ｙ方向）、１４６，１４８…同期コード検出部、１５０…画像データ抽出部、１６０…レジスタ
【先行技術文献】
【特許文献】
【００７３】
【特許文献１】特開２００１−３１３９０７号公報
【図１】
2015091023.tif 000003
【図２】
2015091023.tif 000004
【図３】
2015091023.tif 000005
【図４】
2015091023.tif 000006
【図５】
2015091023.tif 000007
【図６】
2015091023.tif 000008
【図７】
2015091023.tif 000009
【図８】
2015091023.tif 000010
【図９】
2015091023.tif 000011
【図１０】
2015091023.tif 000012
【図１１】
2015091023.tif 000013
【図１２】
2015091023.tif 000014
【図１３】
2015091023.tif 000015
【図１４】
2015091023.tif 000016
【図１５】
2015091023.tif 000017
【図１６】
2015091023.tif 000018