(57)【要約】【課題】大電力供給の要求に応えつつ、信頼性を高く確保する。【解決手段】実施形態の蓄電池装置は、複数の電池セルが直列接続された電池群と、電池群の低電位側に接続され、ソース端子をバックツーバック接続した一対のＮチャネルＭＯＳＦＥＴを少なくとも一組有する充放電制御ＦＥＴ部を備えている。そして、駆動制御部は、充放電制御ＦＥＴ部を構成するそれぞれのＮチャネルＭＯＳＦＥＴのゲート端子に対し、ソース端子の電位レベルを基準として生成した駆動制御信号を出力する。【選択図】図２
2015035925.tif 000002
【特許請求の範囲】
【請求項１】
複数の電池セルが直列接続された電池群と、
前記電池群の低電位側に接続され、ソース端子をバックツーバック接続した一対のＮチャネルＭＯＳＦＥＴを少なくとも一組有する充放電制御ＦＥＴ部と、
前記充放電制御ＦＥＴ部を構成するそれぞれのＮチャネルＭＯＳＦＥＴのゲート端子に対し、前記ソース端子の電位レベルを基準として生成した駆動制御信号を出力する駆動制御部と、
を備えた蓄電池装置。
【請求項２】
前記駆動制御部は、前記電池群を電源として、前記ソース端子の電位レベルを基準とする所定の定電圧を生成し、定電圧電源として供給する定電圧回路と、
前記定電圧電源を電源として動作し、前記電池群を電源とする電源電位レベルを基準とした信号レベルを有する放電制御信号あるいは充電制御信号のレベルシフトを行い、前記ソース端子の電位レベルを基準とした信号レベルを有する放電制御信号あるいは充電制御信号として出力するレベルシフト部と、
を備えた請求項１記載の蓄電池装置。
【請求項３】
前記レベルシフト部は、前記定電圧電源を電源として動作し、前記電源電位レベルを基準とした信号レベルを有する放電制御信号のレベルシフトを行い、前記ソース端子の電位レベルを基準とした信号レベルを有する放電制御信号として出力する第１のレベルシフト回路と、
前記定電圧電源を電源として動作し、前記電源電位レベルを基準とした信号レベルを有する充電制御信号のレベルシフトを行い、前記ソース端子の電位レベルを基準とした信号レベルを有する充電制御信号として出力する第２のレベルシフト回路と、
を備えた請求項２記載の蓄電池装置。
【請求項４】
前記駆動制御部は、前記定電圧電源を電源として動作し、前記一対のＮチャネルＭＯＳＦＥＴのうち、放電制御を行うＮチャネルＭＯＳＦＥＴに対し、前記第１のレベルシフト回路の出力した放電制御信号に基づいて前記ソース端子の電位レベルを基準とした放電駆動制御信号を生成して出力する第１のＦＥＴドライバと、
前記定電圧電源を電源として動作し、前記一対のＮチャネルＭＯＳＦＥＴのうち、充電制御を行うＮチャネルＭＯＳＦＥＴに対し、前記第２のレベルシフト回路の出力した充電制御信号に基づいて前記ソース端子の電位レベルを基準とした充電駆動制御信号を生成して出力する第２のＦＥＴドライバと、
を備えた請求項３記載の蓄電池装置。
【請求項５】
前記充放電制御ＦＥＴ部は、前記電池群を主回路から遮断する遮断回路として機能する、
請求項１乃至請求項４のいずれかに記載の蓄電池装置。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明の実施形態は、蓄電池装置に関する。
【０００２】
従来、蓄電池であるリチウムイオン電池（ＬＩＢ）を、産業機器や車載用機器に適用するには、１セルでは電圧が低いため、必ず多直列にセルをつなぎ合わせて、組電池を形成する必要があった（例えば、特許文献１参照）。
【０００３】
また、大電力供給の要求に応えるため、組電池を駆動電源あるいは補助電源に利用するシステムにおいては、高性能化及び使用可能時間の長時間化を目的として、高容量化の要望が高くなってきている。
【０００４】
このための手法として、電池を多数直列に接続して電池群を構成し、この電池群を並列接続することにより組電池を構成した組電池装置が用いられている。この場合に、電池の取り扱いを容易とするため、複数の電池を並列及び直列接続し、モジュール化した蓄電池装置として構成する場合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２７７６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、組電池システムを複数のモジュール化した蓄電池装置を用いて構成し、各蓄電装置を構成している電池群の低電位側にドレインをバックツーバック接続（共通接続）したＮチャネルＭＯＳＦＥＴ（放電制御用ＮチャネルＭＯＳＦＥＴ及び充電制御用ＮチャネルＭＯＳＦＥＴ）を設けて放電制御及び充電制御を行う構成を採った場合、複数のモジュール化した蓄電池装置を構成している電池群を直列接続して用いる場合、以下のような問題が生じる虞があった。
例えば、放電時に放電制御を行う放電制御用ＮチャネルＭＯＳＦＥＴをオフ状態にして遮断したとすると、充電制御用ＮチャネルＭＯＳＦＥＴのソース端子、ソース端子−ゲート端子間に設けられている当該充電制御用ＮチャネルＭＯＳＦＥＴの動作安定化用の抵抗を介して、当該充電制御用ＮチャネルＭＯＳＦＥＴの駆動を行うＦＥＴゲートドライバの出力端子に逆電圧が印加され、当該ＦＥＴゲートドライバの回路破壊を引き起こす可能性があった。
そこで、本発明の目的は、大電力供給の要求に応えつつ、信頼性を高く確保することが可能な蓄電池装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の蓄電池装置は、複数の電池セルが直列接続された電池群と、電池群の低電位側に接続され、ソース端子をバックツーバック接続した一対のＮチャネルＭＯＳＦＥＴを少なくとも一組有する充放電制御ＦＥＴ部を備えている。
そして、駆動制御部は、充放電制御ＦＥＴ部を構成するそれぞれのＮチャネルＭＯＳＦＥＴのゲート端子に対し、ソース端子の電位レベルを基準として生成した駆動制御信号を出力する。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態の組電池システムの充電状態における概要構成ブロック図である。
【図２】図２は、実施形態の電池モジュールの概要構成ブロック図である。
【図３】図３は、実施形態の詳細回路説明図である。
【発明を実施するための形態】
【０００９】
次に図面を参照して実施形態について説明する。
図１は、実施形態の組電池システムの充電状態における概要構成ブロック図である。
図１においては、電池モジュールを２個直列に接続した場合について説明する。
組電池システム１０は、高電位側電源端子１１及び低電位側電源端子１２を備えた電池モジュール１３と、電池モジュール１３と同一構成を有し、高電位側電源端子１１が電池モジュール１３の低電位側電源端子１２に接続された電池モジュール１４と、を備えている。
充電状態においては、電池モジュール１３の高電位側電源端子１１と、電池モジュール１４の低電位側電源端子１２と、の間には、商用交流電源２１に接続された充電装置２２が接続されている。なお、放電時には、充電装置２２に代えて負荷が接続される。
【００１０】
ここで、電池モジュールの構成について説明する。
電池モジュール１３及び電池モジュール１４は、上述したように同一構成であるので、電池モジュール１３を例として説明する。
【００１１】
図２は、実施形態の電池モジュールの概要構成ブロック図である。
電池モジュール１３は、高電位側電源端子１１に一端が接続され、直列接続された複数の蓄電池セル３１を備えた蓄電池ユニット３２と、蓄電池ユニット３２を構成する蓄電池セル３１毎の電圧を監視するセル電圧モニタ回路３３と、蓄電池ユニット３２の低電位側にドレイン端子が接続された充電制御ＦＥＴ（充電制御ＮチャネルＭＯＳＦＥＴ）３４と、充電制御ＦＥＴ３４のドレイン端子−ソース端子間に存在する寄生ダイオードであるダイオード３５と、充電制御ＦＥＴ３４のソース端子とゲート端子との間に接続され、充電制御ＦＥＴ３４のソース端子とゲート端子との間の電位差レベルを安定化させて充電制御ＦＥＴ３４の動作の安定化を図る動作安定化用抵抗３６と、を備えている。
【００１２】
さらに電池モジュール１３は、ソース端子が充電制御ＦＥＴ３４のソース端子に接続された放電制御ＦＥＴ（放電制御ＮチャネルＭＯＳＦＥＴ）３７と、放電制御ＦＥＴ３７のドレイン端子−ソース端子間に存在する寄生ダイオードであるダイオード３８と、放電制御ＦＥＴ３７のソース端子とゲート端子との間に接続され、放電制御ＦＥＴ３７のソース端子とゲート端子との間の電位差レベルを安定化させて放電制御ＦＥＴ３７の動作の安定化を図る動作安定化用抵抗３９と、充電制御ＦＥＴ３４及び放電制御ＦＥＴ３７のソース電位レベル基準（以下、単にソース電位レベル基準という。）で動作し、充電制御ＦＥＴ３４及び放電制御ＦＥＴ３７の駆動制御を行う駆動制御部４０と、電池モジュール１３全体を制御する制御回路４１と、充電制御ＦＥＴ３４及び放電制御ＦＥＴ３７と並列に接続された過電圧保護用のスナバ回路４２と、を備えている。
【００１３】
上記構成において、図２においては、理解の容易のため充電制御ＦＥＴ３４及び放電制御ＦＥＴ３７をそれぞれ１素子ずつ図示しているが、実際には、充電制御ＦＥＴ３４及び放電制御ＦＥＴ３７は、後述するように（図３参照）、それぞれ複数のＮチャネルＭＯＳＦＥＴが並列接続された構成となっている。したがって、ダイオード３５及びダイオード３８はそれぞれ複数存在し、動作安定化用抵抗３６及び動作安定化用抵抗３９も実際には、それぞれ複数設けられている。
【００１４】
また、実施形態の例の場合、充電制御ＦＥＴ３４及び放電制御ＦＥＴ３７の遮断時には、動作タイミングのずれにより、最後にオン状態となっているＦＥＴに直列接続された全ての蓄電池セル３１の電圧が印加され、電流も流れることとなる。したがって、並列及び直列接続された全てのＦＥＴ３４、３７を流れていた電流を一つのＦＥＴで流せるような耐電圧特性及び耐電流特性を有するように各ＦＥＴ３４、３７が構成されている。
【００１５】
駆動制御部４０は、ソース電位レベル基準で所定の定電圧を有する駆動電力（駆動電源）を駆動制御部４０の各部へ供給する定電圧回路５１と、制御回路４１から入力される電源電位レベル基準の充電制御信号ＳＣに基づいてレベルシフト動作を行い、ソース電位レベル基準の充電制御信号ＳＳＣを生成して出力するレベルシフト回路５２と、入力された充電制御信号ＳＳＣに基づいて、充電制御ＦＥＴ３４を駆動するソース電位レベル基準の充電駆動制御信号ＳＤＣを生成して出力するＦＥＴドライバ５３と、制御回路４１から入力される電源電位レベル基準の放電制御信号ＳＤに基づいてレベルシフト動作を行い、ソース電位レベル基準の放電制御信号ＳＳＤを生成して出力するレベルシフト回路５４と、入力された放電制御信号ＳＳＤに基づいて、放電制御ＦＥＴ３７を駆動するソース電位レベル基準の放電駆動制御信号ＳＤＤを生成して出力するＦＥＴドライバ５５と、を備えている。
【００１６】
図３は、実施形態の詳細回路説明図である。
定電圧回路５１は、図３に示すように、大別するとソース電位レベル基準で定電圧電源を生成する定電圧生成部６１と、定電圧生成部６１と並列に接続され、定電圧生成部６１の出力電圧を所望の定電圧にクランプするためのツェナーダイオードＺＤ１と、ツェナーダイオードＺＤ１と並列に接続され、ソース電位変動による電圧変動の緩和と、ゲート信号スイッチング時の電圧変動緩和を行うバイパスコンデンサＢＣと、を備えている。
【００１７】
定電圧生成部６１は、蓄電池ユニット３２の高電位側にダイオードＤを介してコレクタ端子が接続され、抵抗Ｒ５１によりエミッタフォロワ（コレクタ接地）回路として構成されたトランジスタＱ１１と、トランジスタＱ１１のベース端子にカソード端子が接続され、アノード端子がソース電位レベルとされてトランジスタＱ１１のベース電圧を安定化させるツェナーダイオードＺＤ２と、を備えている。
【００１８】
上記構成により、定電圧回路５１により生成されたソース電位レベル基準の定電圧電源ＰＳは、レベルシフト回路５２及びレベルシフト回路５４に供給されることとなる。
【００１９】
次にレベルシフト回路５２及びレベルシフト回路５４について説明するが、レベルシフト回路５２及びレベルシフト回路５４は同一構成であるので、レベルシフト回路５２を例として説明する。
【００２０】
レベルシフト回路５２は、入力端子に電源電位レベル基準の充電制御信号ＳＣが入力され、充電制御信号ＳＣを反転して出力するインバータＩＮＶと、インバータＩＮＶに充電を指示する充電制御信号ＳＣ（＝“Ｈ”）が入力され、インバータＩＮＶの出力が“Ｌ”レベル（グランドレベル）となった場合に、高電位側電源ＶＤＤの電圧を分圧する分圧回路として機能する抵抗Ｒ１１、Ｒ１２と、抵抗Ｒ１１及び抵抗Ｒ１２で分圧された高電位側電源ＶＤＤの電圧がベース端子に印加されてオン状態となるトランジスタＱ１と、トランジスタＱ１がオン状態となった場合に、高電位側電源ＶＤＤの電圧を所定分圧比で分圧する分圧回路として機能する抵抗Ｒ２１、Ｒ２２と、を備えている。
【００２１】
この場合において、高電位側電源ＶＤＤは、図示しない定電圧電源回路により、蓄電池ユニット３２から供給された電力に基づいて生成されている。例えば、高電位側電源ＶＤＤの電圧は、３．３［Ｖ］とされている。
【００２２】
さらにレベルシフト回路５２は、抵抗Ｒ２１及び抵抗Ｒ２２で分圧された高電位側電源ＶＤＤの電圧がベース端子に印加されてオン状態となるトランジスタＱ２と、トランジスタＱ２がオン状態となった場合に、定電圧回路５１から供給された定電圧電源ＰＳの電圧を所定分圧比で分圧する分圧回路として機能する抵抗Ｒ３１、Ｒ３２と、抵抗Ｒ３１及び抵抗Ｒ３２で分圧された定電圧電源ＰＳの電圧がベース端子に印加されてオン状態となるトランジスタＱ３と、トランジスタＱ３がオン状態となった場合に、定電圧回路５１から供給された定電圧電源ＰＳの電圧を所定分圧比で分圧して充電制御信号ＳＳＣとして出力する分圧回路として機能する抵抗Ｒ４１、Ｒ４２と、を備えている。
【００２３】
ＦＥＴドライバ５３及びＦＥＴドライバ５５は、図３に示すように、一つのＩＣ７０として一体化されている。
そして、ＩＣ７０の第１入力端子ＩＮＡにレベルシフト回路５２から充電制御信号ＳＳＣが入力されて、第１出力端子ＯＵＴＡからソース電位レベル基準の充電駆動制御信号ＳＤＣが出力されて、ＦＥＴドライバ５３として機能する。
【００２４】
同様に、ＩＣ７０の第２入力端子ＩＮＢにレベルシフト回路５４から放電制御信号ＳＳＤが入力されて、第２出力端子ＯＵＴＢからソース電位レベル基準の放電駆動制御信号ＳＤＤが出力されて、ＦＥＴドライバ５５として機能する。
【００２５】
また、蓄電池ユニット３２の低電位側には、ドレイン端子が接続されたｎ個の充電制御ＦＥＴ（充電制御ＮチャネルＭＯＳＦＥＴ）３４−１〜３４−ｎと、充電制御ＦＥＴ３４−１〜３４−ｎのそれぞれのドレイン端子−ソース端子間に存在する寄生ダイオードであるダイオード３５−１〜３５−ｎと、充電制御ＦＥＴ３４−１〜３４−ｎのそれぞれのソース端子とゲート端子との間に接続され、充電制御ＦＥＴ３４−１〜３４−ｎのソース端子とゲート端子との間の電位差レベルを安定化させて充電制御ＦＥＴ３４−１〜３４−ｎの動作の安定化を図る動作安定化用抵抗３６−１〜３６−ｎと、が接続されている。
【００２６】
また充電制御ＦＥＴ３４−１〜３４−ｎのそれぞれには、ソース端子が充電制御ＦＥＴ３４−１〜３４−ｎのソース端子に接続された放電制御ＦＥＴ（放電制御ＮチャネルＭＯＳＦＥＴ）３７−１〜３７−ｎと、放電制御ＦＥＴ３７−１〜３７−ｎのそれぞれのドレイン端子−ソース端子に存在する寄生ダイオードであるダイオード３８−１〜３８−ｎと、放電制御ＦＥＴ３７−１〜３７−ｎのソース端子とゲート端子との間に接続され、放電制御ＦＥＴ３７−１〜３７−ｎのソース端子とゲート端子との間の電位差レベルを安定化させて放電制御ＦＥＴ３７−１〜３７−ｎの動作の安定化を図る動作安定化用抵抗３９−１〜３９−ｎと、が接続されている。
【００２７】
スナバ回路４２は、充電時電流及び放電時電流の双方向において、過電圧を防止するためにアノード端子が共通接続され、直列接続されサージ吸収ダイオードとして機能するツェナーダイオードＺＤ１１及びツェナーダイオードＺＤ１２を備えている。本実施形態では、サージ吸収ダイオードとしてツェナーダイオードを用いているが、通常のダイオードとすることも可能である。
【００２８】
次に実施形態の動作を説明する。
以下においては、充電時の動作を説明する。
まず、定電圧回路５１により生成されたソース電位レベル基準の定電圧電源ＰＳは、レベルシフト回路５２及びレベルシフト回路５４に供給される。
【００２９】
これと並行して、充電を行う場合には、制御回路４１により、レベルシフト回路５２の入力端子に電源電位レベル基準の“Ｈ”レベルの充電制御信号ＳＣが入力されるとともに、レベルシフト回路５４の入力端子に電源電位レベル基準の“Ｈ”レベルの放電制御信号ＳＤが入力される。
この結果、レベルシフト回路５２のインバータＩＮＶは、充電制御信号ＳＣを反転して“Ｌ”レベルを出力する。
これにより、抵抗Ｒ１１、Ｒ１２は、高電位側電源ＶＤＤの電圧を分圧して、トランジスタＱ１のベース端子に印加され、トランジスタＱ１は、オン状態となる。
さらに抵抗Ｒ２１、Ｒ２２は、高電位側電源ＶＤＤの電圧を分圧して、トランジスタＱ２のベース端子に印加され、トランジスタＱ２は、オン状態となる。
そして、抵抗Ｒ３１、Ｒ３２は、高電位側電源ＶＤＤの電圧を分圧して、トランジスタＱ３のベース端子に印加され、トランジスタＱ３は、オン状態となる。
この結果、抵抗Ｒ４１、Ｒ４２は、定電圧電源ＰＳの電圧を分圧して、ソース電位レベル基準で“Ｈ”レベルの充電制御信号ＳＳＣとしてＩＣ７０の第１入力端子ＩＮＡに出力する。
【００３０】
レベルシフト回路５２と同様の動作により、レベルシフト回路５４の抵抗Ｒ４１、Ｒ４２は、定電圧電源ＰＳの電圧を分圧して、ソース電位レベル基準で“Ｈ”レベルの放電制御信号ＳＳＤをＩＣ７０の第２入力端子ＩＮＢに出力する。
【００３１】
この結果、ＩＣ７０の第１出力端子ＯＵＴＡからはソース電位レベル基準で“Ｈ”レベルの充電駆動制御信号ＳＤＣが出力されて、ＩＣ７０は、ＦＥＴドライバ５３として機能する。
同様に、ＩＣ７０の第２出力端子ＯＵＴＢからはソース電位レベル基準で“Ｈ”レベルの放電駆動制御信号ＳＤＤが出力されて、ＩＣ７０は、ＦＥＴドライバ５５として機能する。
【００３２】
この結果、充電制御ＦＥＴ３４−１〜３４−ｎ及び放電制御ＦＥＴ３７−１〜３７−ｎは、順次オン状態となり、商用交流電源２１に接続された充電装置２２から充電電流が蓄電池ユニット３２を構成する複数の蓄電池セル３１に供給されて蓄電池ユニット３２に充電がなされることとなる。
【００３３】
また、充電時において、蓄電池ユニット３２を構成する蓄電池セル３１毎の電圧を監視するセル電圧モニタ回路３３により、過電圧が検出された場合には、制御回路４１にその旨が通知され、制御回路４１により、レベルシフト回路５２の入力端子に電源電位レベル基準の“Ｌ”レベルの充電制御信号ＳＣが入力される。
【００３４】
この結果、レベルシフト回路５２のインバータＩＮＶは、充電制御信号ＳＣを反転して“Ｈ”レベルを出力する。
充電制御信号ＳＣが“Ｈ”レベルとなると、トランジスタＱ１がオフ状態となり、これに引き続いて、トランジスタＱ２及びトランジスタＱ３がオフ状態となる。
【００３５】
トランジスタＱ３がオフ状態となると、レベルシフト回路５２は、ソース電位レベル基準で“Ｌ”レベルの充電制御信号ＳＳＣとしてＩＣ７０の第１入力端子ＩＮＡに出力し、ＩＣ７０の第１出力端子ＯＵＴＡからはソース電位レベル基準で“Ｌ”レベルの充電駆動制御信号ＳＤＣが出力される。
【００３６】
したがって、充電制御ＦＥＴ３４−１〜３４−ｎは、順次オフ状態となり、全ての充電制御ＦＥＴ３４−１〜３４−ｎがオフ状態となって、充電用の閉回路は遮断されて、充電が停止され、複数の蓄電池セル３１を備えた蓄電池ユニット３２は、過電圧から保護される。
【００３７】
以上の説明のように、本実施形態によれば、ＦＥＴドライバ５３が出力する充電駆動制御信号ＳＤＣ及びＦＥＴドライバ５５が出力する放電駆動制御信号ＳＤＤは、ソース電位レベル基準であるとともに、直列接続された充電制御ＦＥＴ３４−ｘ（ｘは、整数、かつ、１≦ｘ≦ｎ）及び放電制御ＦＥＴ３７−ｘは、ソース端子が共通接続されたバックツーバック接続されているので、ソース電位レベルが変動したとしても、ゲート電圧が変動することもなく、さらに、動作安定化用抵抗３６−ｘを介してＦＥＴドライバ５３の出力端子であるＩＣ７０の第１出力端子ＯＵＴＡあるいはＦＥＴドライバ５５の出力端子であるＩＣ７０の第２出力端子ＯＵＴＢに逆電圧が印加されて回路破壊を起こすこともない。
【００３８】
本実施形態の電池モジュールあるいは組電池システムで実行される制御プログラムは、ＲＯＭ等に予め組み込まれて提供されるように構成しても良い。
本実施形態の電池モジュールあるいは組電池システムで実行される制御プログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。
【００３９】
さらに、本実施形態の電池モジュールあるいは組電池システムで実行される制御プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態の電池モジュールあるいは組電池システムで実行される制御プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
【００４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１０    組電池システム
１１    高電位側電源端子
１２    低電位側電源端子
１３    電池モジュール
１４    電池モジュール
２１    商用交流電源
２２    充電装置
３１    蓄電池セル
３２    蓄電池ユニット
３３    セル電圧モニタ回路
３４、３４−１〜３４−ｎ    充電制御ＦＥＴ
３５、３５−１〜３５−ｎ    ダイオード
３６、３６−１〜３６−ｎ    動作安定化用抵抗
３７、３７−１〜３７−ｎ    放電制御ＦＥＴ
３８、３８−１〜３８−ｎ    ダイオード
３９、３９−１〜３９−ｎ    動作安定化用抵抗
４０    駆動制御部
４１    制御回路
４２    スナバ回路
５１    定電圧回路
５２    レベルシフト回路（レベルシフト部、第２のレベルシフト回路）
５４    レベルシフト回路（レベルシフト部、第１のレベルシフト回路）
５３    ＦＥＴドライバ（駆動制御部、第２のＦＥＴドライバ）
５５    ＦＥＴドライバ（駆動制御部、第１のＦＥＴドライバ）
６１    定電圧生成部
ＰＳ    定電圧電源
Ｓ      ソース端子
ＳＣ    充電制御信号
ＳＤ    放電制御信号
ＳＤＣ  充電駆動制御信号
ＳＤＤ  放電駆動制御信号
ＳＳＣ  充電制御信号
ＳＳＤ  放電制御信号
【図１】
2015035925.tif 000003
【図２】
2015035925.tif 000004
【図３】
2015035925.tif 000005