(57)【要約】【課題】簡単な構成でゲートオン時のブレークダウン電圧を向上できる電界効果トランジスタを提供する。【解決手段】ソース領域(４)とボディ領域(３)と半導体領域(２)を貫通して半導体基板(１)に達するトレンチ(１０)内に埋め込まれたコンタクト(１１)と、ソース領域(４)上に形成され、コンタクト(１１)と接続されたソース電極(Ｓ)と、ドレイン領域(６)上に形成されたドレイン電極(Ｄ)と、半導体基板(１)の他方の主面側に形成され、ソース領域(４)にコンタクト(１１)と半導体基板(１)を介して接続された基板電極(Ｂ)とを備える。トレンチ(１０)内の側壁の少なくとも上側に不純物拡散領域(２０)を形成する。【選択図】図１
2015233025.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
上記半導体基板の一方の主面上に形成された第１導電型の半導体領域と、
上記半導体領域の表層に形成された第１導電型のボディ領域と、
上記ボディ領域に形成された第２導電型のソース領域と、
上記ソース領域と離間して上記半導体領域の表層に形成された第２導電型のドレイン領域と、
上記半導体領域上かつ上記ソース領域の上記ドレイン領域との間に、ゲート絶縁膜を介して形成されたゲート電極と、
上記ソース領域と上記ボディ領域と上記半導体領域を貫通して上記半導体基板内に達するトレンチ内に埋め込まれた導電体からなるコンタクトと、
上記ソース領域上に形成され、上記コンタクトと接続されたソース電極と、
上記ドレイン領域上に形成されたドレイン電極と、
上記半導体基板の他方の主面側に形成され、上記ソース領域に上記コンタクトと上記半導体基板を介して接続された基板電極と
を備え、
上記トレンチ内の側壁の少なくとも上側に第１導電型の不純物拡散領域が形成されていることを特徴とする電界効果トランジスタ。
【請求項２】
請求項１に記載の電界効果トランジスタにおいて、
上記第１導電型の不純物拡散領域は、上記トレンチ内の側壁の少なくとも上側かつ上記ゲート電極側に形成されていることを特徴とする電界効果トランジスタ。
【請求項３】
請求項１または２に記載の電界効果トランジスタにおいて、
上記第１導電型の不純物拡散領域は、上記トレンチ内の側壁の上記第１導電型のボディ領域に対向する領域を含むことを特徴とする電界効果トランジスタ。
【請求項４】
請求項１から３までのいずれか１つに記載の電界効果トランジスタにおいて、
上記第１導電型の不純物拡散領域の不純物濃度は、上記第１導電型のボディ領域の不純物濃度よりも高いことを特徴とする電界効果トランジスタ。
【請求項５】
第１導電型の半導体基板と、上記半導体基板の一方の主面上に形成された第１導電型の半導体領域と、上記半導体領域の表層に形成された第１導電型のボディ領域と、上記ボディ領域に形成された第２導電型のソース領域と、上記ソース領域と離間して上記半導体領域の表層に形成された第２導電型のドレイン領域と、上記半導体領域上かつ上記ソース領域の上記ドレイン領域との間に、ゲート絶縁膜を介して形成されたゲート電極と上記ソース領域と上記ボディ領域と上記半導体領域を貫通して上記半導体基板内に達するトレンチ内に埋め込まれた導電体からなるコンタクトと、上記ソース領域上に形成され、上記コンタクトと接続されたソース電極と、上記ドレイン領域上に形成されたドレイン電極と、上記半導体基板の他方の主面側に形成され、上記ソース領域に上記コンタクトと上記半導体基板を介して接続された基板電極とを備えた電界効果トランジスタの製造方法であって、
上記ソース領域と上記ボディ領域と上記半導体領域を貫通して上記半導体基板内に達するように、上記半導体基板の一方の主面に垂直な方向に延在するトレンチを形成する工程と、
上記トレンチを形成した後、上記半導体基板の一方の主面に垂直な直線に対して注入角度が鋭角をなすように、第１導電型の不純物を上記トレンチ内に注入することにより、上記トレンチ内の側壁の少なくとも上側に第１導電型の不純物拡散領域を形成する不純物注入工程と
を有することを特徴とする電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電界効果トランジスタおよびその製造方法に関し、特に横方向二重拡散ＭＯＳ電界効果トランジスタ（ＬＤＭＯＳＦＥＴ：The Lateral Double-Diffused MOS field effect transistor)およびその製造方法に関する。
【背景技術】
【０００２】
従来、電界効果トランジスタとしては、ｐ+型半導体基板の第１主面上に形成されたｐ-型エピタキシャル層と、このｐ-型エピタキシャル層に、互いに離間して形成されたｎ+型拡散領域と、このｎ+型拡散領域間のｐ-型エピタキシャル層上にゲート絶縁膜を介在して形成されたゲート電極と、ｎ+型拡散領域からｐ+型半導体基板まで達するように形成されたコンタクトプラグと、ｐ+型半導体基板の第２主面上に形成されたソース電極と、ｐ-型エピタキシャル層上に絶縁膜を介在して形成され、ｎ+型領域に電気的に接続されたドレイン電極とを有するものがある(例えば、特開２００２−１５８３５３号公報(特許文献１)参照)。上記電界効果トランジスタでは、ソース電極とドレイン電極が半導体基板の両側の主面上に形成され、電流が半導体基板の一方の主面から他方の主面に流れるので、金属配線の抵抗による電圧降下がなく、オン抵抗を低減できる。
【０００３】
ところが、上記構成の電界効果トランジスタでは、ゲートオン時のブレークダウン電圧が低いという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−１５８３５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、この発明の課題は、簡単な構成でゲートオン時のブレークダウン電圧を向上できる電界効果トランジスタおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、この発明の電界効果トランジスタは、
第１導電型の半導体基板と、
上記半導体基板の一方の主面上に形成された第１導電型の半導体領域と、
上記半導体領域の表層に形成された第１導電型のボディ領域と、
上記ボディ領域に形成された第２導電型のソース領域と、
上記ソース領域と離間して上記半導体領域の表層に形成された第２導電型のドレイン領域と、
上記半導体領域上かつ上記ソース領域の上記ドレイン領域との間に、ゲート絶縁膜を介して形成されたゲート電極と、
上記ソース領域と上記ボディ領域と上記半導体領域を貫通して上記半導体基板内に達するトレンチ内に埋め込まれた導電体からなるコンタクトと、
上記ソース領域上に形成され、上記コンタクトと接続されたソース電極と、
上記ドレイン領域上に形成されたドレイン電極と、
上記半導体基板の他方の主面側に形成され、上記ソース領域に上記コンタクトと上記半導体基板を介して接続された基板電極と
を備え、
上記トレンチ内の側壁の少なくとも上側に第１導電型の不純物拡散領域が形成されていることを特徴とする。
【０００７】
上記構成によれば、トレンチ内の側壁の少なくとも上側に第１導電型の不純物拡散領域を形成することによって、ゲート電極に電圧を印加したオン状態で、第２導電型のソース領域とドレイン領域との間の第１導電型の半導体領域,ボディ領域にチャネルが形成されて、ソース領域とドレイン領域との間に電流が流れるとき、ドレイン電極とコンタクトとの間にドレイン領域,半導体領域,ボディ領域および不純物拡散領域を介して形成された電流経路に電流が流れて、基板電流(ドレイン電極と基板電極との間にドレイン領域,半導体領域および半導体基板を介して形成される電流経路に流れる電流)が抑制される。これによって、簡単な構成でゲートオン時のブレークダウン電圧を向上できる。
【０００８】
また、一実施形態の電界効果トランジスタでは、
上記第１導電型の不純物拡散領域は、上記トレンチ内の側壁の少なくとも上側かつ上記ゲート電極側に形成されている。
【０００９】
上記実施形態によれば、第１導電型の不純物拡散領域がトレンチ内の側壁の少なくとも上側かつゲート電極側に形成されていることによって、ドレイン電極とコンタクトとの間にドレイン領域,半導体領域,ボディ領域および不純物拡散領域を介して形成された電流経路に確実に電流が流れるので、上記基板電流を効果的に抑制できる。
【００１０】
また、一実施形態の電界効果トランジスタでは、
上記第１導電型の不純物拡散領域は、上記トレンチ内の側壁の上記第１導電型のボディ領域に対向する領域を含む。
【００１１】
上記実施形態によれば、第１導電型の不純物拡散領域がトレンチ内の側壁のボディ領域に対向する領域を含むことによって、コンタクトとボディ領域との間の抵抗を小さくできるので、ドレイン電極とコンタクトとの間にドレイン領域,半導体領域,ボディ領域および不純物拡散領域を介して形成された電流経路に、より確実に電流が流れる。したがって、ドレイン電極と基板電極との間に形成される電流経路の基板電流を効果的に抑制できる。
【００１２】
また、一実施形態の電界効果トランジスタでは、
上記第１導電型の不純物拡散領域の不純物濃度は、上記第１導電型のボディ領域の不純物濃度よりも高い。
【００１３】
上記実施形態によれば、第１導電型の不純物拡散領域の不純物濃度をボディ領域の不純物濃度よりも高くすることによって、コンタクトとボディ領域との間の抵抗をより小さくでき、基板電流を抑制する効果が高くなる。
【００１４】
また、この発明の電界効果トランジスタの製造方法では、
第１導電型の半導体基板と、上記半導体基板の一方の主面上に形成された第１導電型の半導体領域と、上記半導体領域の表層に形成された第１導電型のボディ領域と、上記ボディ領域に形成された第２導電型のソース領域と、上記ソース領域と離間して上記半導体領域の表層に形成された第２導電型のドレイン領域と、上記半導体領域上かつ上記ソース領域の上記ドレイン領域との間に、ゲート絶縁膜を介して形成されたゲート電極と上記ソース領域と上記ボディ領域と上記半導体領域を貫通して上記半導体基板内に達するトレンチ内に埋め込まれた導電体からなるコンタクトと、上記ソース領域上に形成され、上記コンタクトと接続されたソース電極と、上記ドレイン領域上に形成されたドレイン電極と、上記半導体基板の他方の主面側に形成され、上記ソース領域に上記コンタクトと上記半導体基板を介して接続された基板電極とを備えた電界効果トランジスタの製造方法であって、
上記ソース領域と上記ボディ領域と上記半導体領域を貫通して上記半導体基板内に達するように、上記半導体基板の一方の主面に垂直な方向に延在するトレンチを形成する工程と、
上記トレンチを形成した後、上記半導体基板の一方の主面に垂直な直線に対して注入角度が鋭角をなすように、第１導電型の不純物を上記トレンチ内に注入することにより、上記トレンチ内の側壁の少なくとも上側に第１導電型の不純物拡散領域を形成する不純物注入工程と
を有することを特徴とする。
【００１５】
上記構成によれば、ゲート電極に電圧を印加したオン状態で、第２導電型のソース領域とドレイン領域との間の第１導電型の半導体領域,ボディ領域にチャネルが形成されて、ソース領域とドレイン領域との間に電流が流れるとき、トレンチ内の側壁の少なくとも上側に第１導電型の不純物拡散領域を形成することによって、ドレイン領域と半導体領域とボディ領域および不純物拡散領域を介してドレイン電極とコンタクトとの間に形成された電流経路に電流が流れて、ドレイン領域と半導体領域と半導体基板を介してドレイン電極と基板電極との間に形成される電流経路に流れる基板電流が抑制される。これによって、簡単な構成でゲートオン時のブレークダウン電圧を向上できる電界効果トランジスタを提供できる。
【発明の効果】
【００１６】
以上より明らかなように、この発明によれば、簡単な構成でゲートオン時のブレークダウン電圧を向上できる電界効果トランジスタおよびその製造方法を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】図１はこの発明の実施の一形態の電界効果トランジスタの断面図である。
【図２】図２は上記電界効果トランジスタのトレンチインプラントを説明するための断面図である。
【図３】図３は上記電界効果トランジスタの特性を測定する回路図である。
【図４】図４はトレンチインプラントを行っていない電界効果トランジスタのドレイン電圧に対するドレイン電流,ソース電流の特性を示す図である。
【図５】図５は上記電界効果トランジスタのドレイン電圧に対する基板電流の特性を示す図である。
【図６】図６はボロンの濃度が異なる電界効果トランジスタのサンプル毎のドレイン電圧に対するドレイン電流の特性を示す図である。
【発明を実施するための形態】
【００１８】
以下、この発明の電界効果トランジスタおよびその製造方法を図示の実施の形態により詳細に説明する。なお、この実施の形態では、第１導電型をｐ型、第２導電型をｎ型としているが、この発明の電界効果トランジスタは、第１導電型をｎ型、第２導電型をｐ型としてもよい。
【００１９】
図１はこの発明の実施の一形態の横方向二重拡散ＭＯＳ電界効果トランジスタ（ＬＤＭＯＳＦＥＴ：The Lateral Double-Diffused MOS field effect transistor)の断面図を示している。
【００２０】
この実施の一形態の電界効果トランジスタは、図１に示すように、第１導電型の半導体基板の一例としてｐ+型Ｓi基板１(ｐ+ｓｕｂ)と、上記ｐ+型Ｓi基板１の一方の主面上に形成された第１導電型の半導体領域の一例としてｐ型エピタキシャル層２(ｐｅｐｉ)と、ｐ型エピタキシャル層２の表層に形成されたｐ型のボディ領域３(ＰＢ)と、ボディ領域３(ＰＢ)に形成されたｎ+型のソース領域４と、ソース領域４と離間してｐ型エピタキシャル層２の表層に形成されたｎ型の高圧拡散層５(ｎｈｖ)と、高圧拡散層５(ｎｈｖ)に形成されたｎ+型のドレイン領域６と、ｐ型エピタキシャル層２上かつソース領域４とドレイン領域６との間に、ゲート絶縁膜７を介して形成されたゲート電極Ｇと、ソース領域４とボディ領域３(ＰＢ)とｐ型エピタキシャル層２を貫通してｐ+型Ｓi基板１内に達するトレンチ１０内に埋め込まれた導電体からなるコンタクト１１と、コンタクト１１の上端側から延び、ソース領域４に接続されたソース電極Ｓと、ドレイン領域６上に形成されたドレイン電極Ｄと、ｐ+型Ｓi基板１の他方の主面側に形成され、ソース領域４にコンタクト１１とｐ+型Ｓi基板１を介して接続された基板電極Ｂとを備えている。また、トレンチ１０はエッチングマスクを用いたドライエッチングなどにより形成し、トレンチ１０内の側壁の上側にｐ+型の不純物拡散領域２０を形成している。ここで、コンタクト１１の導電体は、金属であってもよいし、ポリシリコンなどであってもよい。
【００２１】
この実施の形態では、ｐ型エピタキシャル層２の厚さを６μｍ、トレンチ１０の幅Ｗを１.４μｍとしている。
【００２２】
また、ｐ+型Ｓi基板１の不純物濃度を５.０×１０１３ｃｍ−３とし、ｐ型のボディ領域３(ＰＢ)の不純物濃度を６.５×１０１３ｃｍ−３とし、ｎ+型のソース領域４,ドレイン領域６の不純物濃度を８.０×１０１５ｃｍ−３とし、ｎ型の高圧拡散層５(ｎｈｖ)の不純物濃度を６.２×１０１２ｃｍ−３とし、ｐ+型の不純物拡散領域２０の不純物濃度を１.０×１０１５ｃｍ−３としている。
【００２３】
また、図１に示すように、Ｒｂ１はｐ型エピタキシャル層２の深さ方向の抵抗、Ｒｂ２はｐ型エピタキシャル層２の横方向の抵抗、Ｒｂ３はｐ+型Ｓi基板１の深さ方向の抵抗、Ｒｂ４はｐ+型Ｓi基板１とコンタクト１１との間の抵抗、Ｒｂ５はコンタクト１１と基板電極Ｂとの間の抵抗である。また、Ｒｃｔは不純物拡散領域２０を介してｐ型エピタキシャル層２とコンタクト１１との間の抵抗である。
【００２４】
図２は上記電界効果トランジスタのトレンチインプラントを説明するための断面図を示している。図２では、図１と同一の構成部には同一参照番号を付している。また、図２において、３０はレジストマスクである。
【００２５】
図２に示すように、ソース領域４とボディ領域３(ＰＢ)とｐ型エピタキシャル層２を貫通してｐ+型Ｓi基板１内に達するように、ｐ+型Ｓi基板１の一方の主面に垂直な方向に延在するトレンチ１０を形成する。ここで、トレンチ１０の幅Ｗは、図１の説明のとおり１.４μｍである。また、ｐ型エピタキシャル層２の厚さが６μｍであるのに対してトレンチ１０内の側壁の上側にｐ+型の不純物拡散領域２０の基板厚さ方向の寸法Ｌ１を４μｍとし、不純物拡散領域２０の基板主面に沿った方向の寸法Ｌ２を０.２μｍとしている。
【００２６】
次に、ｐ+型Ｓi基板１の一方の主面に垂直な直線に対して注入角度が所定角度(１０°〜２０°)をなすように、イオン注入装置を用いてｐ型の不純物の一例としてボロンＢ＋をトレンチ１０内に注入する。なお、第１導電型をｎ型、第２導電型をｐ型とする場合は、ｎ型の不純物(Ａs,Ｐなど)を注入する。
【００２７】
これにより、トレンチ１０内の側壁の少なくとも上側にｐ+型の不純物拡散領域２０を形成する。
【００２８】
例えば、上記構成の電界効果トランジスタにおいて、イオン注入条件を代えた例を表１に示す。ここで、電流増加率は、(ＩＤ−ＩＳ)／ＩＳ×１００である。
【００２９】
【表１】
2015233025.tif 000003
【００３０】
図３は上記電界効果トランジスタの特性を測定する回路図を示している。図３に示すように、電界効果トランジスタのドレイン電極Ｄに直流電流計３１(ＩＤを測定)を介して直流電圧源Ｅ１(直流電圧Ｖｄ)の正極に接続し、直流電圧源Ｅ１の負極をグランドＧＮＤに接続している。また、電界効果トランジスタの直流電圧源Ｅ２(直流電圧Ｖｇ)の正極に接続し、直流電圧源Ｅ２の負極をグランドＧＮＤに接続している。また、ソース電極Ｓに直流電流計３２(ＩＳを測定)を介してグランドＧＮＤを接続している。さらに、基板電極Ｂに直流電流計３３(ＩＢを測定)を介してグランドＧＮＤを接続している。
【００３１】
ここで、基板電流ＩＢは、
ＩＢ＝ＩＤ−ＩＳ
で表される。そして、ゲートオン時のブレークダウン電圧ＢＶｏｎは、
ＩＤ≧１.０５×ＩＳ
となるときのドレイン電圧Ｖｄである。
【００３２】
図４はトレンチインプラントを行っていない場合の電界効果トランジスタのドレイン電圧Ｖｄに対するドレイン電流ＩＤ,ソース電流ＩＳの特性を示している。図４において、横軸が電圧[任意目盛]、縦軸が電流[任意目盛]を表している。なお、この電界効果トランジスタは、ドレイン電圧の定格が３５Ｖである。
【００３３】
また、図５は上記電界効果トランジスタのドレイン電圧Ｖｄに対する基板電流ＩＢの特性を示している。図５において、横軸が電圧[任意目盛]、縦軸が電流[任意目盛]を表している。
【００３４】
図４に示すように、ゲート電圧Ｖｇを所定電圧ずつ上げていくと、
ＩＤ≧１.０５×ＩＳ
となるブレークダウン電圧ＢＶｏｎが約２０Ｖとなっている。
【００３５】
これは、図５に示すように、ブレークダウン電圧ＢＶｏｎからドレイン電圧Ｖｄが高くなるほど、基板電流ＩＢが急激に増加することから、ドレイン電流ＩＤ
ＩＤ＝ＩＢ＋ＩＳ
で表され、ゲートオン時の基板電流ＩＢが流れることでブレークダウン電圧ＢＶｏｎが低下することが分かる。
【００３６】
次に、上記実施の形態の電界効果トランジスタのプロセス条件について説明する。
【００３７】
図１に示すｐ+型Ｓi基板１の比抵抗は３〜５ｍΩ・ｃｍであり、ｐ型エピタキシャル層２は比抵抗２ｍΩ・ｃｍで膜厚６μｍである。また、トレンチ１０内の側壁のｐ+型の不純物拡散領域２０の不純物濃度は１.０×１０１５ｃｍ−３である(加速エネルギー３０ｋｅＶ、注入角度１１°)。また、ｎ型の高圧拡散層５(ｎｈｖ)の不純物濃度は６．２×１０１２ｃｍ−３である。また、ゲート電極Ｇ,ソース電極Ｓ,ドレイン電極Ｄは厚さ４００ｎｍのＷ(タングステン)からなり、コンタクト１１はＡl／Ｃuからなる。さらに、基板電極ＢはＡl(厚さ１００ｎｍ)／Ｔi(厚さ８０ｎｍ)／Ｎi(厚さ８００ｎｍ)／Ａu(厚さ３５ｎｍ)からなる。
【００３８】
上記構成の電界効果トランジスタは、図１において、ゲート電極Ｇに正電圧Ｖｇ(例えば５Ｖ)を印加すると、ソース領域４とｐ型エピタキシャル層２との間に挟まれたボディ領域３(ＰＢ)にチャネルが形成されて、ドレイン電極Ｄからソース電極Ｓに電流が流れる。
【００３９】
ここで、抵抗Ｒｂ１,Ｒｂ３を介して基板電流が流れる経路と、抵抗Ｒｂ１,Ｒｂ４,Ｒｂ５を介して基板電流が流れる経路が形成されるが、基板電流は、主に抵抗Ｒｂ１,Ｒｂ３を介して流れる。
【００４０】
このとき、トレンチ１０内の側壁のｐ+型の不純物拡散領域２０によって、抵抗Ｒｂ２,Ｒｃｔを介してｐ型エピタキシャル層２からコンタクト１１に電流が流れる電流経路が形成され、この電流経路の抵抗は、抵抗Ｒｂ１,Ｒｂ３を介して基板電流が流れる経路の抵抗や、抵抗Ｒｂ１,Ｒｂ４,Ｒｂ５を介して基板電流が流れる経路経路の抵抗よりも小さい。したがって、抵抗Ｒｂ２,Ｒｃｔを介してｐ型エピタキシャル層２からコンタクト１１に優先的に電流が流れることによって、基板電流ＩＢを効果的に抑制することができる。
【００４１】
図６はｐ+型の不純物拡散領域２０の不純物濃度が異なる電界効果トランジスタのサンプル毎のドレイン電圧Ｖdsに対するドレイン電流Ｉdsの特性を示している。図６において、横軸はドレイン電圧Ｖds[Ｖ]、縦軸はドレイン電流Ｉds[Ａ]を表している。
【００４２】
図６では、トレンチへのイオン注入なしの第１サンプルと、トレンチ１０内の側壁のｐ+型の不純物拡散領域２０の不純物濃度が５.０×１０１３ｃｍ−３の第２サンプルと、トレンチ１０内の側壁のｐ+型の不純物拡散領域２０の不純物濃度が１.０×１０１５ｃｍ−３の第３サンプルについて、それぞれドレイン電圧Ｖdsに対するドレイン電流Ｉdsの特性を示している。
【００４３】
図６に示すように、トレンチへのイオン注入なしの第１サンプルでは、ドレイン電圧Ｖdsが２０Ｖですでにドレイン電流Ｉdsが増加し、基板電流ＩＢが急増してブレークダウン電圧ＢＶｏｎが低下していることが分かる。
【００４４】
これに対して、第２,第３サンプルでは、ドレイン電圧Ｖdsが２０Ｖにおいてドレイン電流Ｉdsの増加がわずかであり、ドレイン電圧Ｖdsが２０Ｖ以上において基板電流ＩＢを抑制することで、ブレークダウンに対する耐圧を向上できた。
【００４５】
上記実施の形態では、ｐ型の半導体領域であるｐ型エピタキシャル層２の厚さを６μｍとしたが、ｐ型エピタキシャル層の厚さが４μｍで他の条件が同じサンプルにおいても、同様の作用効果を有することを確認することができた。
【００４６】
上記構成の電界効果トランジスタによれば、トレンチ１０内の側壁の少なくとも上側に不純物拡散領域２０を形成することによって、ゲート電極Ｇに正電圧を印加したオン状態で、ソース領域４とドレイン領域６との間のｐ型エピタキシャル層２,ボディ領域３にチャネルが形成されて、ソース領域４とドレイン領域６との間に電流が流れるとき、ドレイン電極Ｄとコンタクト１１との間にドレイン領域４,ｐ型エピタキシャル層２,ボディ領域３および不純物拡散領域２０を介して形成された電流経路に電流が流れて、基板電流(ドレイン電極Ｄと基板電極Ｂとの間にドレイン領域６,ｐ型エピタキシャル層２およびｐ+型Ｓi基板１を介して形成される電流経路に流れる電流)が抑制される。これによって、簡単な構成でゲートオン時のブレークダウン電圧を向上できる。
【００４７】
また、上記不純物拡散領域２０がトレンチ１０内の側壁の上側かつゲート電極Ｇ側に形成されていることによって、ドレイン電極Ｄとコンタクト１１との間にドレイン領域６,ｐ型エピタキシャル層２,ボディ領域３および不純物拡散領域２０を介して形成された電流経路に確実に電流が流れるので、基板電流を効果的に抑制できる。
【００４８】
また、上記不純物拡散領域２０がトレンチ１０内の側壁のボディ領域３に対向する領域を含むことによって、コンタクト１１とボディ領域３との間の抵抗を小さくできるので、ドレイン電極Ｄとコンタクト１１との間にドレイン領域６,ｐ型エピタキシャル層２,ボディ領域３および不純物拡散領域２０を介して形成された電流経路に、より確実に電流が流れる。したがって、ドレイン電極Ｄと基板電極Ｂとの間に形成される電流経路の基板電流を効果的に抑制できる。
【００４９】
また、上記不純物拡散領域２０の不純物濃度をボディ領域３の不純物濃度よりも高くすることによって、コンタクト１１とボディ領域３との間の抵抗をより小さくでき、基板電流を抑制する効果が高くなる。
【００５０】
また、上記構成の電界効果トランジスタの製造方法によれば、ソース領域４とボディ領域３とｐ型エピタキシャル層２を貫通してｐ+型Ｓi基板１内に達するように、ｐ+型Ｓi基板１の一方の主面に垂直な方向に延在するトレンチ１０を形成する工程と、そのトレンチ１０を形成した後、ｐ+型Ｓi基板１の一方の主面に垂直な直線に対して注入角度が鋭角をなすように、ｐ型の不純物としてＢ＋をトレンチ１０内に注入する不純物注入工程により、トレンチ１０内の側壁の少なくとも上側に不純物拡散領域２０を形成することによって、簡単な構成でゲートオン時のブレークダウン電圧を向上できる電界効果トランジスタを提供することができる。
【００５１】
この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。
【符号の説明】
【００５２】
１…ｐ+型Ｓi基板
２…ｐ型エピタキシャル層
３…ｐ型のボディ領域(ＰＢ)
４…ｎ+型のソース領域
５…ｎ型の高圧拡散層(ｎｈｖ)
６…ｎ+型のドレイン領域
７…ゲート絶縁膜
１０…トレンチ
１１…コンタクト
２０…不純物拡散領域
Ｇ…ゲート電極
Ｓ…ソース電極
Ｄ…ドレイン電極
Ｂ…基板電極
【図１】
2015233025.tif 000004
【図２】
2015233025.tif 000005
【図３】
2015233025.tif 000006
【図４】
2015233025.tif 000007
【図５】
2015233025.tif 000008
【図６】
2015233025.tif 000009