(57)【要約】【課題】十分な出力特性を有しつつ、透明導電膜の形成材料の使用量を抑えることができる光発電素子を提供する。【解決手段】ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側にこの順で積層される第１の導電型非晶質系半導体層１３及び第１の透明導電膜１４と、ｎ型結晶半導体基板１１の他側にこの順で積層される第２の導電型非晶質系半導体層１７、第２の透明導電膜１８及び金属膜１９とを備え、一側が光入射面として用いられる光発電素子１０において、ｎ型結晶半導体基板１１の両面には異方性エッチングによるピラミッド状凹凸構造が形成されており、第２の透明導電膜１８の膜厚が４０ｎｍ以上７０ｎｍ未満である。【選択図】図１
2015073057.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順で積層される第１の導電型非晶質系半導体層及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順で積層される第２の導電型非晶質系半導体層、第２の透明導電膜及び金属膜とを備え、
前記第１の導電型非晶質系半導体層及び前記第２の導電型非晶質系半導体層のいずれか一方がｎ型非晶質系半導体層であり、他方がｐ型非晶質系半導体層であり、
一側が光入射面として用いられる光発電素子において、
前記ｎ型結晶半導体基板の両面には異方性エッチングによるピラミッド状凹凸構造が形成されており、
前記第２の透明導電膜の膜厚が４０ｎｍ以上７０ｎｍ未満であることを特徴とする光発電素子。
【請求項２】
請求項１記載の光発電素子において、前記第２の透明導電膜の一側の面がピラミッド状凹凸構造を有することを特徴とする光発電素子。
【請求項３】
請求項１又は２記載の光発電素子において、前記第２の透明導電膜のキャリア密度が１×１０２０ｃｍ−３以上５×１０２０ｃｍ−３以下であることを特徴とする光発電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヘテロ接合を有する光発電素子に関する。
【背景技術】
【０００２】
ＣＯ２等の温室効果ガスを発生しないクリーンな発電手段として、また、原子力発電に代わる操業安全性の高い発電手段として、光発電素子（太陽電池）が注目されている。光発電素子の一つとして、発電効率の高いヘテロ接合を有する光発電素子がある。
【０００３】
このような光発電素子として、図６に示す構造の光発電素子４０が開発されている。光発電素子４０は、ｎ型結晶半導体基板４１の一側（表側、光入射面側）に第１の真性非晶質系半導体薄膜４２、ｐ型非晶質系半導体薄膜４３及び第１の透明導電膜４４がこの順に積層され、ｎ型結晶半導体基板４１の他側（裏側）に第２の真性非晶質系半導体薄膜４５、ｎ型非晶質系半導体薄膜４６及び第２の透明導電膜４７がこの順に積層されている。また、第１の透明導電膜４４の表面には集電極４８が、第２の透明導電膜４７の表面には金属膜４９が配設されている（特許文献１参照）。
【０００４】
光発電素子には光電変換効率が高いことが求められ、光発電素子への入射光を有効に活用することが必要となる。そこで、特許文献１においては、光入射面の反対側に設けられた透明導電膜４７の膜厚を１００ｎｍ以上とすることにより、ｎ型結晶半導体基板４１を透過した光の反射率を高めることで出力特性を高めることができるとしている。これは、以下の機構によるとされている。まず、通常、透明導電膜４７及びこの透明導電膜４７の裏側に積層された金属膜４９において透過光が反射した際に、エバネッセント光が生じる。エバネッセント光とは、光が界面で反射したときに裏面側にわずかに染み出す光をいう。このエバネッセント光を金属膜４９が吸収するため反射光量が減る。ところが、透明導電膜４７の膜厚を１００ｎｍ以上と厚くすることで、金属膜４９によるエバネッセント光の吸収が抑制され、出力特性が高まるとされている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１２／１０５１４８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、裏面側の透明導電膜４７の膜厚を厚くすることは、透明導電膜４７の形成材料の使用量が増加するため、生産コストが上昇することとなる。
【０００７】
本発明はかかる事情に鑑みてなされたもので、十分な出力特性を有しつつ、透明導電膜の形成材料の使用量を抑えることができる光発電素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記目的に沿う本発明に係る光発電素子は、ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順で積層される第１の導電型非晶質系半導体層及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順で積層される第２の導電型非晶質系半導体層、第２の透明導電膜及び金属膜とを備え、
前記第１の導電型非晶質系半導体層及び前記第２の導電型非晶質系半導体層のいずれか一方がｎ型非晶質系半導体層であり、他方がｐ型非晶質系半導体層であり、
一側が光入射面として用いられる光発電素子において、
前記ｎ型結晶半導体基板の両面には異方性エッチングによるピラミッド状凹凸構造が形成されており、
前記第２の透明導電膜の膜厚が４０ｎｍ以上７０ｎｍ未満である。
【０００９】
発明者らは、特許文献１に記載されている裏面の透明導電膜の好適な膜厚範囲は、平滑な半導体基板を用いた場合の値であり、両面にピラミッド状凹凸構造が形成された半導体基板を用いた場合は、裏面の透明導電膜の膜厚を薄くしても十分な出力特性を有することを見出した。なお、これは、ピラミッド状凹凸構造上に形成された透明導電膜の入射角に対する反射特性が異なることによると考えられる。従って、本発明に係る光発電素子によれば、ピラミッド状凹凸構造が形成されたｎ型結晶半導体基板を用い、裏面側に配設される第２の透明導電膜の膜厚を４０ｎｍ以上７０ｎｍ未満と薄くすることで反射光量を増やし、十分な出力特性を有しつつ、透明導電膜の形成材料の使用量を抑えることができる。
【００１０】
本発明に係る光発電素子において、前記第２の透明導電膜の一側の面がピラミッド状凹凸構造を有することが好ましい。第２の透明導電膜の一側の面（透過光が入射する面）がｎ型結晶半導体基板の表面形状に追従したピラミッド状凹凸構造を有することで、前述の反射特性をさらに高めることができる。
【００１１】
本発明に係る光発電素子において、前記第２の透明導電膜のキャリア密度が１×１０２０ｃｍ−３以上５×１０２０ｃｍ−３以下であることが好ましい。第２の透明導電膜のキャリア密度を前記範囲とすることで、より良好な反射特性を発現できる。
【００１２】
ここで、真性非晶質系半導体層における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。「非晶質系」とは、非晶質体のみならず、微結晶体を含む意味である。「光入射面」とは、使用の際に太陽光等の光源と対向する側（一般的に外側）に配置され、実質的に光を入射させる側の面をいい、このとき、この光入射面とは逆の面からも光が入射するように構成されていてもよい。また、各層等は複数層で構成されていてもよく、各層間に他の層が介在していてもよい。
【発明の効果】
【００１３】
本発明に係る光発電素子によれば、十分な出力特性を有しつつ、透明導電膜の形成材料の使用量を抑えることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施の形態に係る光発電素子を示す断面図である。
【図２】本発明の第２の実施の形態に係る光発電素子を示す断面図である。
【図３】（ａ）は実施例１の光発電素子の短絡電流の測定結果を示すグラフである。（ｂ）は実施例２の光発電素子の短絡電流の測定結果を示すグラフである。
【図４】試験例における反射率の測定結果を示すグラフである。
【図５】膜厚測定方法を示す模式図である。
【図６】従来の光発電素子を示す断面図である。
【発明を実施するための形態】
【００１５】
続いて、添付した図面を参照しながら本発明を具体化した実施の形態について説明する。
（第１の実施の形態：フロントエミッタ型）
図１に示すように、本発明の第１の実施の形態に係る光発電素子１０は、板状の多層構造体である。光発電素子１０は、ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側（図１における上側、多層構造体の第１の主面側）にこの順で積層される第１の真性非晶質系半導体層１２、ｐ型非晶質系半導体層１３（第１の導電型非晶質系半導体層）、第１の透明導電膜１４及び集電極１５と、ｎ型結晶半導体基板１１の他側（図１における下側、多層構造体の第２の主面側）にこの順で積層される第２の真性非晶質系半導体層１６、ｎ型非晶質系半導体層１７（第２の導電型非晶質系半導体層）、第２の透明導電膜１８、及び金属膜１９とを有する。光発電素子１０は、一側（ｎ型結晶半導体基板１１を基準にｐ型非晶質系半導体層１３側、第１の主面側）を光入射面として使用するフロントエミッタ型である。
【００１６】
ｎ型結晶半導体基板１１としては、ｎ型の半導体特性を有する結晶体であれば特に限定されず公知のものを用いることができる。ｎ型結晶半導体基板１１を構成するｎ型の結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、Ｇｅ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１１は、単結晶体であってもよいし、多結晶体であってもよい。ｎ型結晶半導体基板１１の上下（一側及び他側）両面には、異方性エッチングによるピラミッド状凹凸構造が形成されている。この凹凸構造は、光の乱反射による光閉じ込めをより有効にする。また、後に詳述するように、第２の透明導電膜１８の膜厚を小さくすることができる。なお、例えば、約１〜５質量％の水酸化ナトリウム、水酸化カリウム等のアルカリを含むエッチング液に基板材料を浸漬することによって、多数のピラミッド状凹凸構造を形成できる。ピラミッド状凹凸構造の高さとしては、数μｍから数十μｍ程度である。ピラミッド状凹凸構造の幅（隣接する頂点間の距離）としては、数μｍから数十μｍ程度である。
【００１７】
第１の真性非晶質系半導体層１２は、ｎ型結晶半導体基板１１の一側に積層されている。第１の真性非晶質系半導体層１２を構成する半導体としては、Ｓｉ、ＳｉＣ、ＳｉＧｅ等を挙げることができるが、Ｓｉが好ましい。第１の真性非晶質系半導体層１２の膜厚としては特に限定されないが、例えば１ｎｍ以上１０ｎｍ以下とすることができる。この膜厚が１ｎｍ未満の場合は、欠陥が発生しやすくなることなどにより、キャリアの再結合が生じやすくなる。また、この膜厚が１０ｎｍを超える場合は、フィルファクター（ＦＦ：曲線因子）の低下が生じやすくなる。
【００１８】
第１の真性非晶質系半導体層１２は、例えば、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２との混合ガスを用いることができる。
【００１９】
ｐ型非晶質系半導体層１３は、第１の真性非晶質系半導体層１２の一側に積層されている。ｐ型非晶質系半導体層１３は、Ｓｉ等の半導体にホウ素、アルミニウム等のｐ型ドーパントが添加されたものを用いることができる。ｐ型非晶質系半導体層１３の膜厚としては、特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。
【００２０】
ｐ型非晶質系半導体層１３も、化学気相成長法（例えばプラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＢ２Ｈ６との混合ガスを用いることができる。
【００２１】
第１の透明導電膜１４は、ｐ型非晶質系半導体層１３の一側に積層されている。第１の透明導電膜１４を構成する透明導電材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）、タングステンドープインジウム酸化物（Ｉｎｄｉｕｍ  Ｔｕｎｇｓｔｅｎ  Ｏｘｉｄｅ：ＩＷＯ）、セリウムドープインジウム酸化物（Ｉｎｄｉｕｍ  Ｃｅｒｉｕｍ  Ｏｘｉｄｅ：ＩＣＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ：ＩＺＯ）、アルミドープ亜鉛酸化物（ＡＺＯ）、ガリウムドープ亜鉛酸化物（ＧＺＯ）、タンタルドープインジウム酸化物等の材料を挙げることができる。第１の透明導電膜１４を構成する透明導電材料としては、これらの中でも、ＩＷＯが好ましい。第１の透明導電膜１４の膜厚としては、特に限定されないが、例えば３０ｎｍ以上２００ｎｍ以下が好ましく、４０ｎｍ以上１００ｎｍ以下がより好ましい。
【００２２】
第１の透明導電膜１４の成膜方法としては、特に制限されず、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等、公知の方法を用いることができるが、イオンプレーティング法を用いることが好ましい。高エネルギー粒子が生じないイオンプレーティング法により形成することにより、ｐ型非晶質系半導体層１３表面の劣化を抑制することができる。従って、このようにすることで、良好な品質を維持したｐ型非晶質系半導体層１３を用いることができ、フィルファクターをより高めることができる。また、イオンプレーティング法を用いることで密着性の高い第１の透明導電膜１４を形成でき、このこともフィルファクターを高める原因になっていると考えられる。
【００２３】
集電極１５は、第１の透明導電膜１４の表面（一側）に部分的に配設されている。集電極１５は、互いに平行に形成される複数のバスバー電極、及びこれらのバスバー電極に直交し、互いに平行に形成される複数のフィンガー電極を有する。
【００２４】
バスバー電極及びフィンガー電極は、それぞれ線状又は帯状であり、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線を用いることができる。各バスバー電極の幅としては、例えば０．５ｍｍ以上２ｍｍ以下程度であり、各フィンガー電極の幅としては、例えば１０μｍ以上３００μｍ以下程度である。また、各フィンガー電極間の間隔としては、例えば０．５ｍｍ以上４ｍｍ以下程度である。
【００２５】
集電極１５の配設は公知の方法で行うことができる。集電極１５の材料として導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法により形成することができる。また、集電極１５に金属導線を用いる場合、導電性接着剤や低融点金属（半田等）により透明導電膜１４上に固定することができる。
【００２６】
第２の真性非晶質系半導体層１６は、ｎ型結晶半導体基板１１の他側に積層されている。第２の真性非晶質系半導体層１６の材質、膜厚、成膜方法は、第１の真性非晶質系半導体層１２と同様であるが、同一の材質等である必要はない。
【００２７】
ｎ型非晶質系半導体層１７は、第２の真性非晶質系半導体層１６の他側に積層されている。ｎ型非晶質系半導体層１７は、Ｓｉ等の半導体にリン、ヒ素等のｎ型ドーパントが添加されたものを用いることができる。ｎ型非晶質系半導体層１７の膜厚としては特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。このような範囲の膜厚とすることで、短絡電流の低下とキャリアの再結合の発生とをバランスよく低減することができる。ｎ型非晶質系半導体層１７も、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＰＨ３との混合ガスを用いることができる。
【００２８】
第２の透明導電膜１８は、ｎ型非晶質系半導体層１７の他側に積層されている。第２の透明導電膜１８の膜厚は、４０ｎｍ以上７０ｎｍ未満であり、６０ｎｍ以下が好ましい。光発電素子１０によれば、ピラミッド状凹凸構造が形成されたｎ型結晶半導体基板１１を用い、裏面側に配設される第２の透明導電膜１８の膜厚を４０ｎｍ以上７０ｎｍ未満と薄くすることで反射光量（特に近赤外線の反射光量）を増やし、十分な出力特性を有しつつ、透明導電膜１８の形成材料の使用量を抑えることができる。また、第２の透明導電膜１８の膜厚は、第１の透明導電膜１４の膜厚未満とすることができる。このようにすることで、第２の透明導電膜１８の形成材料の使用量を抑えることができる。
【００２９】
第２の透明導電膜１８の一側の面は、ｎ型結晶半導体基板１１の表面形状に追従したピラミッド状凹凸構造を有している。第２の透明導電膜１８において、透過光が入射する一側の面がピラミッド状凹凸構造であることで、反射特性等が高まる。この特性をより高めるためには、第２の透明導電膜１８において、両面がピラミッド状凹凸構造を有していることがより好ましい。
【００３０】
第２の透明導電膜１８のキャリア密度としては、１×１０２０ｃｍ−３以上５×１０２０ｃｍ−３以下が好ましく、２×１０２０ｃｍ−３以上４×１０２０ｃｍ−３以下がより好ましい。このようなキャリア密度とすることで、より良好な反射特性を発現できる。第２の透明導電膜１８の材質としては、第１の透明導電膜１４と同様のものを例示することができるが、例えばＩＷＯ又はタンタルドープインジウム酸化物が好ましい。これらを用いることで、この透明導電膜１８のキャリア密度を好適な範囲とすることなどができ、反射特性がより向上する。
【００３１】
第２の透明導電膜１８の成膜方法も、前述した第１の透明導電膜１４と同様の方法（イオンプレーティング法や、スパッタリング法等）を例示できる。なお、タンタルドープインジウム酸化物を用いた場合は、スパッタリング法により有効に成膜することができる。タンタルドープインジウム酸化物を用いた場合、比較的低温で結晶化し、適度なキャリア密度を有する薄膜が得られるため、高温の成膜ではなく、例えば１２０℃以下の低温下でのスパッタリング法によって成膜することができる。上記性能をさらに高めるためには、タンタルドープインジウム酸化物は以下の組成等であることが好ましい。具体的には、タンタルドープインジウム酸化物におけるタンタルの含有量としては、酸化物（Ｔａ２Ｏ５）換算で０．１質量％以上５質量％以下が好ましい。また、タンタルドープインジウム酸化物は、チタン、バナジウム及びニオブからなる群より選ばれる少なくとも１種の元素（ｘ）がさらにドープされていることが好ましい。元素（ｘ）としては、チタンがより好ましい。タンタルドープインジウム酸化物における元素（ｘ）の含有量としては、酸化物（ＴｉＯ２、Ｖ２Ｏ５及びＮｂ２Ｏ５）換算で０．１質量％以上５質量％以下が好ましい。
【００３２】
なお、光発電素子１０においては、両面に透明導電膜１４、１８がそれぞれ設けられている。すなわち、光が入射しない側にも透明導電膜１８を積層している。このように、ｎ型非晶質系半導体層１７と金属膜１９との間に第２の透明導電膜１８を設けることにより、界面準位の増加を抑えることなどができ、フィルファクターを高めることができる。
【００３３】
金属膜１９は、第２の透明導電膜１８の一側（裏面）全面に積層されている。金属膜１９は、裏面側の集電極として、また透過光の反射板として機能する。金属膜１９を形成する材料としては金属である限り特に限定されないが、銀が好ましい。銀は赤外領域の波長において反射率が高く、出力特性をより高めることができる。金属膜１９の膜厚としては特に制限されないが、例えば、１０ｎｍ以上５００ｎｍ以下とすることができ、５０ｎｍ以上３００ｎｍ以下が好ましい。金属膜１９は、例えば、スパッタリング法や蒸着法等によって成膜することができる。また、複数の種類の金属を積層させることにより金属膜１９を形成してもよい。
【００３４】
光発電素子１０は、通常、複数のものを直列に接続し、ＥＶＡ等の封止材で封止されたモジュールとして使用される。複数の光発電装置１０を直列接続して使用することで、発電電圧を高めることができる。
【００３５】
（第２の実施の形態：リアエミッタ型）
図２に示すように、本発明の第２の実施の形態に係る光発電素子２０は、板状の多層構造体である。光発電素子２０は、ｎ型結晶半導体基板２１と、ｎ型結晶半導体基板２１の一側（図２における上側、多層構造体の第１の主面側）にこの順で積層される第１のｎ型非晶質系半導体層２２ａ及び第２のｎ型非晶質系半導体層２２ｂ（第１の導電型非晶質系半導体層）、第１の透明導電膜２３及び集電極２４と、ｎ型結晶半導体基板２１の他側（図２における下側、多層構造体の第２の主面側）にこの順で積層される真性非晶質系半導体層２５、ｐ型非晶質系半導体層２６（第２の導電型非晶質系半導体層）、第２の透明導電膜２７及び金属膜２８とを有する。光発電素子２０は、一側（ｎ型結晶半導体基板２１を基準にｎ型非晶質系半導体層２２ａ、２２ｂ側、第１の主面側）を光入射面として使用するリアエミッタ型である。
【００３６】
通常、ｐ型形成面側（図２においては下側）の横方向の抵抗は、ｎ型形成面側（図２においては上側）の横方向の抵抗よりも本質的に高くなる。そこで、リアエミッタ型として、ｐ型形成面側に金属膜２８を形成することにより横方向の導電性が高まり、結果としてフィルファクター（ＦＦ）を向上させることができる。
【００３７】
ｎ型結晶半導体基板２１、第１の透明導電膜２３、集電極２４、真性非晶質系半導体層２５、ｐ型非晶質系半導体層２６、第２の透明導電膜２７、金属膜２８の材質や形成方法等は、図１の光発電素子１０のｎ型結晶半導体基板１１、第１透明導電膜１４、集電極１５、第１又は第２の真性非晶質系半導体層１２、１６、ｐ型非晶質系半導体層１３、第２の透明導電膜１８及び金属膜１９とそれぞれ同様である（積層順は異なる）。
【００３８】
光発電素子２０においては、光発電素子１０と異なり、ｎ型結晶半導体基板２１と光入射面側の第１の導電型非晶質系半導体層（第１のｎ型非晶質系半導体層２２ａ及び第２のｎ型非晶質系半導体層２２ｂ）との間に真性非晶質系半導体層を設けていない。このため、ｎ型結晶半導体基板２１を基準に真性非晶質系半導体層２５が存在しない側から光を入射させることで、接合界面のパッシベーションが維持されている限りは電圧電流特性を向上でき、発電効率を高めることができる。
【００３９】
光発電素子２０においては、ｎ型非晶質系半導体層が、第１のｎ型非晶質系半導体層２２ａと第２のｎ型非晶質系半導体層２２ｂとの２層構造となっている。また、ｎ型結晶半導体基板２１に直接積層される第１のｎ型非晶質系半導体層２２ａは、第２のｎ型非晶質系半導体層２２ｂよりも抵抗値が高く（ドーパント量が少なく）なっている。このようにすることで、ｎ型結晶半導体基板２１とｎ型非晶質系半導体層２２ａ、２２ｂとの接合界面のパッシベーション性能を高めることができ、十分な開放電圧とフィルファクターを有する光発電素子を得ることができる。なお、ｎ型非晶質系半導体層２２ａ、２２ｂの材質等は、図１の光発電素子１０のｎ型非晶質系半導体層１７と同様である。
【００４０】
このような抵抗値（ドーパント量）の異なる２層のｎ型非晶質系半導体層２２ａ、２２ｂは、例えば、プラズマＣＶＤ法による場合に、ドーパントガスであるＰＨ３の導入量を変えることなどによって形成することができる。例えば、第１のｎ型非晶質系半導体層２２ａの成膜の際のＳｉＨ４を基準としたドーパントガスの含有量Ａに対する第２のｎ型非晶質系半導体層２２ｂの成膜の際のドーパントガスの含有量Ｂは、２倍以上５０倍以下とすることができ、５倍以上２０倍以下が好ましい。また、含有量Ａは、１００ｐｐｍ以上２０００ｐｐｍ以下程度、含有量Ｂは、４０００ｐｐｍ以上２００００ｐｐｍ以下程度とすることができる。
【００４１】
第１のｎ型非晶質系半導体層２２ａの膜厚としては、例えば１ｎｍ以上２０ｎｍ以下が好ましく、２ｎｍ以上６ｎｍ以下がより好ましい。第２のｎ型非晶質系半導体層２２ｂの膜厚としては、例えば１ｎｍ以上２０ｎｍ以下が好ましく、２ｎｍ以上６ｎｍ以下がより好ましい。
【００４２】
光発電素子２０も、光発電素子１０と同様、複数のものを直列に接続し、ＥＶＡ等の封止材で封止されたモジュールとして使用される。
【００４３】
本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、真性非晶質系半導体層は積層されてなくともよく、金属膜の他側（裏面）にさらに集電極が設けられていてもよい。
【実施例】
【００４４】
以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。
＜実施例１＞
ピラミッド状凹凸構造を施したｎ型単結晶シリコン基板の一側に、第１の真性非晶質系シリコン層（７ｎｍ）、ｐ型非晶質系シリコン層（５ｎｍ）、及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。第１の真性非晶質系シリコン層は化学気相成長法により、ｐ型非晶質系シリコン層は化学気相成長法により、第１の透明導電膜はＩＷＯを用いたイオンプレーティング法により成膜した。なお、ｎ型単結晶シリコン基板へのピラミッド状凹凸構造は、約３質量％の水酸化ナトリウムを含むエッチング液に基板材料を浸漬し、基板材料の（１００）面を異方性エッチングすることにより形成した。
次いで、ｎ型単結晶シリコン基板の他側に、第２の真性非晶質系シリコン層（７ｎｍ）、ｎ型非晶質系シリコン層（５ｎｍ）及び第２の透明導電膜（１０〜９０ｎｍ）をこの順に積層した。第２の真性非晶質系シリコン層は化学気相成長法により、ｎ型非晶質系シリコン層は化学気相成長法により、第２の透明導電膜はタンタル（Ｔａ）及びチタン（Ｔｉ）ドープインジウム酸化物（酸化物換算含有量Ｔａ０．５質量％、Ｔｉ０．５質量％）をスパッタリングターゲットに用いたスパッタリング法により成膜した。第２の透明導電膜のキャリア密度の測定値は、３×１０２０ｃｍ−３であった。
得られた層構造体の一側の面に、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。この集電極は、銀ペーストを用いて印刷により形成した。一方、層構造体の他側の面に銀を用いたスパッタリング法により金属膜（２００ｎｍ）を成膜した。このようにして、第２の透明導電膜の膜厚が異なる複数の図１のフロントエミッタ構造の光発電素子を得た。なお、第２の透明導電膜の膜厚が４０ｎｍ以上７０ｎｍ未満の範囲のものが実施例の光発電素子であり、前記範囲外のものが比較例の光発電素子である。
【００４５】
＜実施例２＞
ピラミッド状凹凸構造を施したｎ型単結晶シリコン基板の一側に、第１のｎ型非晶質系シリコン層（３ｎｍ）、第２のｎ型非晶質系シリコン層（３ｎｍ）及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。次いで、ｎ型単結晶シリコン基板の他側に、真性非晶質系シリコン層（７ｎｍ）、ｐ型非晶質系シリコン層（５ｎｍ）及び第２の透明導電膜（１０〜９０ｎｍ）をこの順に積層した。得られた層構造体の一側の面に、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成し、他側の面に金属膜（２００ｎｍ）を成膜した。
第１のｎ型非晶質系シリコン層（ライトドープ）及び第２のｎ型非晶質系シリコン層（ハイドープ）の成膜条件は以下のとおりとした。他の層等の成膜方法は実施例１と同様とした。このようにして、第２の透明導電膜の膜厚が異なる複数の図２のリアエミッタ構造の光発電素子を得た。なお、第２の透明導電膜の膜厚が４０ｎｍ以上７０ｎｍ未満の範囲のものが実施例の光発電素子であり、前記範囲外のものが比較例の光発電素子である。
・第１のｎ型非晶質系シリコン層（ライトドープ）
基板温度２００℃
原料ガスＳｉＨ４及びＰＨ３
ＰＨ３の導入量８００ｐｐｍ
・第２のｎ型非晶質系シリコン層（ハイドープ）
基板温度２００℃
原料ガスＳｉＨ４及びＰＨ３
ＰＨ３の導入量８０００ｐｐｍ
【００４６】
［評価］
得られた各光発電素子について、一側を光入射面として短絡電流Ｉｓｃを測定した。測定結果を図３（ａ）、（ｂ）に示す。なお、図３（ａ）、（ｂ）において、横軸は、第２（裏面側）の透明導電膜の膜厚（Ｂａｃｋ  ｓｉｄｅ  ＴＣＯ  ｔｈｉｃｋｎｅｓｓ／ｎｍ）である。縦軸は、第２の透明導電膜の膜厚が７０ｎｍの光発電素子の短絡電流を基準とした規格化Ｉｓｃである。
図３（ａ）、（ｂ）に示されるように、フロントエミッタ構造及びリアエミッタ構造のいずれにおいても、第２（裏面側）の透明導電膜の膜厚を４０ｎｍ以上７０ｎｍ未満とすることでＩｓｃが向上することがわかる。
【００４７】
＜試験例＞
ピラミッド状凹凸構造を施したｎ型単結晶シリコン基板の一側に、第１の真性非晶質系シリコン層（７ｎｍ）及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。次いで、ｎ型単結晶シリコン基板の他側に、第２の真性非晶質系シリコン層（７ｎｍ）、第２の透明導電膜（１６ｎｍ、４０ｎｍ、７０ｎｍ）及び金属膜（２００ｎｍ）をこの順に積層し、試験膜を得た。各層等の成膜方法は、実施例と同様とした。他側（裏側）の透明導電膜の膜厚が１６ｎｍのものを試験膜Ａ、４０ｎｍのものを試験膜Ｂ、７０ｎｍのものを試験膜Ｃとした。
一側を光入射面として、各試験膜の光反射率を測定した。波長は９００〜１２００ｎｍの範囲で、入射角は１０〜６０°の範囲で変化させて測定した。測定結果を図４に示す。図４の各グラフにおいて、縦軸は絶対反射率であり、横軸は測定波長である。なお、本試験例における多層構造体は光発電素子を構成せず、また、裏面側の第２の透明電極膜の厚さ以外は同じ構造である。従って、本試験例において測定される光反射率が高いことは、裏面側の構造に起因して反射する光（光電変換に再利用される光）の割合が高いことを示す。試験膜Ａ（１６ｎｍ）の絶対反射率は、試験膜Ｂ、Ｃに比べ低いことがわかる。また、試験膜Ｂ（４０ｎｍ）と試験膜Ｃ（７０ｎｍ）との絶対反射率は大きな差が無いことがわかる。すなわち、第２の透明導電膜の膜厚を薄くしたとき、４０ｎｍまでは、７０ｎｍの膜厚と同程度かそれ以上の反射性能があるといえる。
【００４８】
ここで、本明細書における各層等の膜厚の測定方法について説明する。平滑部５１と凹凸部（凹凸構造）５２を両方有する仮想的な基板５０を図５に示す。例えば透過型電子顕微鏡（ＴＥＭ）を用いることで、基板５０に垂直な厚さt、平面（表面）に垂直な厚さｔ’、凹凸部５２の角度αをそれぞれ測定することができる。本明細書において、平滑部５１に積層された層５３の膜厚はｔを指し、凹凸部５２に積層された層５３の膜厚はｔ’を指す。実際の作業では、測定時間の短縮が可能であり、かつ簡便である触針段差計等を用いた膜厚測定方法を用いるのが好ましい。例えば、ＫＯＨ又はＮａＯＨを４０〜５０℃に加熱した液で層５３をウェットエッチングすることにより段差５４を形成させ、触針段差計を用いた膜厚測定方法によりｔが測定される。三角関数からｔ’＝ｔ×ｃｏｓαが成り立つので、測定されたｔにより、ｔ’が算出される。ＴＥＭ測定で得られたｔ’と、触針段差計を用いた膜厚測定方法により算出されたｔ’とは一致することが確認されたので、触針段差計を用いた膜厚測定方法を採用した。なお、触針段差計を用いた膜厚測定方法は、あらかじめ段差をつけておいたサンプルの上を、針でサンプルに触れて水平に表面をなぞることによって、サンプルの段差に応じて針を上下させる測定方法である。前記膜厚測定方法により、透明導電膜等の膜厚についても同様に測定することができる。
【符号の説明】
【００４９】
１０：光発電素子、１１：ｎ型結晶半導体基板、１２：第１の真性非晶質系半導体層、１３：ｐ型非晶質系半導体層、１４：第１の透明導電膜、１５：集電極、１６：第２の真性非晶質系半導体層、１７：ｎ型非晶質系半導体層、１８：第２の透明導電膜、１９：金属膜、２０：光発電素子、２１：ｎ型結晶半導体基板、２２ａ：第１のｎ型非晶質系半導体層、２２ｂ：第２のｎ型非晶質系半導体層、２３：第１の透明導電膜、２４：集電極、２５：真性非晶質系半導体層、２６：ｐ型非晶質系半導体層、２７：第２の透明導電膜、２８：金属膜、５０：基板、５１：平滑部、５２：凹凸部、５３：層、５４：段差
【図１】
2015073057.tif 000003
【図２】
2015073057.tif 000004
【図３】
2015073057.tif 000005
【図４】
2015073057.tif 000006
【図５】
2015073057.tif 000007
【図６】
2015073057.tif 000008