(57)【要約】【課題】入力される交流電圧が力率改善動作が十分に行えない程高くなる場合でも、負荷回路への電力供給を維持しつつ、電力のロスを軽減できる電源装置を提供する。【解決手段】電源装置１は、入力された交流電圧を直流電圧に変換する整流回路２と、整流回路２と負荷回路９との間に接続され、電源装置１の出力電圧が所定の基準電圧以下のときに動作し、一方、電源装置１の出力電圧が基準電圧よりも高くなると停止する力率改善回路３と、整流回路２と負荷回路９との間に力率改善回路３と並列に接続されるバイパス回路４とを有する。バイパス回路４は、整流回路２と負荷回路９との間に力率改善回路３と並列に接続されるスイッチング素子４１と、力率改善回路３が停止するか、または、力率改善動作を停止している間においてスイッチング素子を介して整流回路２から負荷回路９へ電流が流れると、スイッチング素子をオンにする駆動回路４３とを有する。【選択図】図１
2015116047.tif 000002
【特許請求の範囲】
【請求項１】
電源装置であって、
入力された交流電圧を直流電圧に変換する整流回路と、
前記整流回路と負荷回路との間に接続され、前記電源装置の出力電圧が所定の基準電圧以下のときに力率改善動作し、一方、前記出力電圧が前記基準電圧よりも高くなると力率改善動作を停止する力率改善回路と、
前記整流回路と前記負荷回路との間に前記力率改善回路と並列に接続されるバイパス回路とを有し、
前記バイパス回路は、
前記整流回路と前記負荷回路との間に前記力率改善回路と並列に接続され、オンになっている場合における抵抗がオフになっている場合の抵抗よりも小さいスイッチング素子と、
前記力率改善回路が力率改善動作を停止するか、または、力率改善動作を停止している間において前記スイッチング素子を介して前記整流回路から前記負荷回路へ電流が流れると、前記スイッチング素子をオンにし、前記力率改善回路が力率改善動作を実行している間、前記スイッチング素子をオフにする駆動回路とを有することを特徴とする電源装置。
【請求項２】
前記スイッチング素子はMOSFETであり、かつ、前記力率改善回路が力率改善動作を停止している間において、前記スイッチング素子がオフになっていると当該MOSFETのボディダイオードを介して前記整流回路から前記負荷回路へ電流が流れ、一方、前記スイッチング素子がオンになっていると当該MOSFETのソース−ドレインを介して前記整流回路から前記負荷回路へ電流が流れるように当該MOSFETは配置される、請求項１に記載の電源装置。
【請求項３】
前記バイパス回路は、前記スイッチング素子の前記整流回路側の端子電圧と前記スイッチング素子の前記負荷回路側の端子電圧を比較し、該比較結果を表す信号を前記駆動回路へ出力するコンパレータをさらに有し、
前記駆動回路は、前記コンパレータからの信号が、前記スイッチング素子の前記整流回路側の端子電圧が前記スイッチング素子の前記負荷回路側の端子電圧よりも高いことを示している場合、前記スイッチング素子をオンにする、請求項２に記載の電源装置。
【請求項４】
前記バイパス回路は、前記スイッチング素子を流れる電流を検知し、該検知結果を表す信号を前記駆動回路へ出力する電流検知素子をさらに有し、
前記駆動回路は、前記電流検知素子からの信号が、前記スイッチング素子に電流が流れたことを示している場合、前記スイッチング素子をオンにする、請求項２に記載の電源装置。
【請求項５】
前記力率改善回路は、前記力率改善回路が力率改善動作を実行中か停止中かを示す信号を前記駆動回路へ出力し、
前記駆動回路は、前記力率改善回路からの信号が前記力率改善回路が力率改善動作を停止中であることを示している場合、前記スイッチング素子をオンにする、
請求項１に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路を有する電源装置に関する。
【背景技術】
【０００２】
従来より、入力された交流電圧を直流電圧に変換して負荷回路へ供給する電源装置において、力率を改善して入力電流の実効値を減らすために、力率改善回路が利用されている。
【０００３】
力率改善回路では、電源装置に入力される電圧波形のピークの位置と電流波形のピークの位置が一致し、かつ、電圧波形に対して相似する電流波形を形成することで力率を改善するように、例えば、整流回路の正極側出力端子と負極側出力端子の間に、MOSFET（metal-oxide-semiconductor field-effect transistor）といったスイッチング素子が接続される。そして制御回路により、そのスイッチング素子のオン・オフを切り替えることで、電源装置に入力される電圧波形に対して相似形の電流波形を形成させる。
【０００４】
また、全波整流回路から負荷回路へ流れる電流によるロスを軽減するための技術として、同期整流技術が知られている（例えば、特許文献１を参照）。特許文献１に記載の力率改善回路は、全波整流回路の出力に直列接続されたインダクタの出力とグラウンドとの間の接続または非接続を切り替える第１のMOSFETと、インダクタの出力に直列接続され、インダクタと負荷回路間の接続または非接続を切り替える第２のMOSFETと、第１及び第２のMOSFETのオン／オフの切り替えを制御する制御回路とを有する。そしてこの力率改善回路では、制御回路が第１のMOSFETをオンにするよう指示したときに、第２のMOSFETは同期してオフになるのに対して、第１のMOSFETはそのタイミングから所定時間だけ遅延してオンにされる。また、制御回路が第１のMOSFETをオフにするよう指示したときに、第１のMOSFETは同期してオフになるのに対して、第２のMOSFETは、第１のMOSFETのソース−ドレイン間電圧が十分な電圧となるまでの所定時間だけ遅延してオンになる。これにより、同期整流が達成される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２００４１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般に、力率改善回路は、入力電圧よりも出力電圧の方が高くなる昇圧型の回路として動作する。しかし、例えば、多数の遊技機が設置される遊技場のように、一つの交流電力供給源から複数の装置が電力供給を受ける場合、個々の装置に供給される交流電圧は、頻繁に変動するおそれがある。このような場合において、力率改善回路の出力電圧よりも高い交流電圧が力率改善回路に印加されると、力率改善回路は同期整流を行うことができなくなる。
【０００７】
そこで、本発明は、入力される交流電圧が力率改善動作が十分に行えない程高くなる場合でも、負荷回路への電力供給を維持しつつ、電力のロスを軽減できる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一つの形態として、電源装置が提供される。この電源装置は、入力された交流電圧を直流電圧に変換する整流回路と、整流回路と負荷回路との間に接続され、電源装置の出力電圧が所定の基準電圧以下のときに力率改善動作し、一方、電源装置の出力電圧が基準電圧よりも高くなると力率改善動作を停止する力率改善回路と、整流回路と負荷回路との間に力率改善回路と並列に接続されるバイパス回路とを有する。そしてバイパス回路は、整流回路と負荷回路との間に力率改善回路と並列に接続され、オンになっている場合における抵抗がオフになっている場合の抵抗よりも小さいスイッチング素子と、力率改善回路が力率改善動作を停止するか、または、力率改善動作を停止している間においてスイッチング素子を介して整流回路から負荷回路へ電流が流れると、スイッチング素子をオンにし、力率改善回路が力率改善動作を実行している間、スイッチング素子をオフにする駆動回路とを有することを特徴とする。
【０００９】
この電源装置において、スイッチング素子はMOSFETであり、かつ、力率改善回路が力率改善動作を停止している間において、スイッチング素子がオフになっているとそのMOSFETのボディダイオードを介して整流回路から負荷回路へ電流が流れ、一方、スイッチング素子がオンになっているとそのMOSFETのソース−ドレインを介して整流回路から負荷回路へ電流が流れるようにそのMOSFETは配置されることが好ましい。
【００１０】
この場合において、バイパス回路は、スイッチング素子の整流回路側の端子電圧とスイッチング素子の負荷回路側の端子電圧を比較し、その比較結果を表す信号を駆動回路へ出力するコンパレータをさらに有し、駆動回路は、コンパレータからの信号が、スイッチング素子の整流回路側の端子電圧がスイッチング素子の負荷回路側の端子電圧よりも高いことを示している場合、スイッチング素子をオンにすることが好ましい。
【００１１】
あるいは、バイパス回路は、スイッチング素子を流れる電流を検知し、その検知結果を表す信号を駆動回路へ出力する電流検知素子をさらに有し、駆動回路は、電流検知素子からの信号が、スイッチング素子に電流が流れたことを示している場合、スイッチング素子をオンにすることが好ましい。
【００１２】
あるいはまた、この電源装置において、力率改善回路は、力率改善回路が力率改善動作を実行中か停止中かを示す信号をバイパス回路の駆動回路へ出力し、駆動回路は、力率改善回路からの信号が力率改善回路が力率改善動作を停止していることを示している場合、スイッチング素子をオンにすることが好ましい。
【発明の効果】
【００１３】
本発明に係る電源装置は、入力される交流電圧が力率改善動作が十分に行えない程高くなる場合でも、負荷回路への電力供給を維持しつつ、電力のロスを軽減できるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態による電源装置の概略構成図である。
【図２】第１の実施形態による、整流回路の出力電圧の時間変化と各MOSFETのゲート電圧及びバイパス回路のMOSFETのボディダイオードを流れる電流の時間変化の関係を示すタイミングチャートである。
【図３】第２の実施形態による電源装置の概略構成図である。
【図４】第３の実施形態による電源装置の概略構成図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態による電源装置を、図を参照しつつ説明する。
本発明による電源装置は、入力される交流電圧を直流電圧に変換し、かつ平滑化して得られる出力電圧が所定の基準電圧よりも低くなっている間、力率改善回路により同期整流動作を行って直流電圧を負荷回路へ供給する。またこの電源装置は、出力電圧が基準電圧よりも高くなると、力率改善回路の動作を停止させるとともに、力率改善回路の動作停止中に、整流回路から出力される電圧を負荷回路へ供給するために、整流回路と負荷回路の間に力率改善回路と並列に接続されるMOSFETを有するバイパス回路を有する。そしてこの電源装置は、力率改善回路が動作を停止することによってバイパス回路のMOSFETのボディダイオードを介して電流が流れ出すと、そのMOSFETをオンにすることで、バイパス回路を経由して負荷回路へ電圧が供給される間の電力のロスを軽減する。
【００１６】
図１は、本発明の第１の実施形態による電源装置の概略構成図である。図１に示されるように、電源装置１は、整流回路２と、力率改善回路３と、バイパス回路４と、チャージポンプ回路５と、平滑コンデンサ６とを有し、交流電源８（例えば、商用交流電源）から入力された交流電圧を直流電圧に変換して負荷回路９へその直流電圧を供給する。
【００１７】
整流回路２は、交流電源８から入力された交流電圧を、脈流の直流電圧に変換する。そのために、整流回路２は、例えば、ブリッジ型に接続された４個のダイオードを有する全波整流回路とすることができる。
【００１８】
力率改善回路３は、整流回路２の正極側出力端子２−１と負荷回路９との間に、正極側出力端子２−１側から順に直列に接続されるコイル３１と、MOSFET３２とを有する。本実施形態では、MOSFET３２はｎチャネル型のMOSFETであり、ソース端子がコイル３１と接続され、ドレイン端子が電源装置１の正極側出力端子７−１と接続される。また、力率改善回路３は、コイル３１とMOSFET３２の間にドレイン端子が接続され、ソース端子が整流回路２の負極側出力端子２−２と接続されるMOSFET３３を有する。さらに、力率改善回路３は、MOSFET３２、３３のオン／オフの切り替えを制御する制御回路３４を有する。
【００１９】
制御回路３４は、電源装置１の正極側出力端子７−１における、平滑コンデンサ６により平滑化された電源装置１の出力電圧を所定の基準電圧と比較する。そして制御回路３４は、出力電圧が基準電圧以下となっている間、電源装置１に入力される電圧波形のピークの位置と電流波形のピークの位置が一致し、かつ、電圧波形に対して相似する電流波形を形成させるように、MOSFET３２、３３のオン／オフを制御することで、力率改善回路３に力率改善動作を実行させる。そのために、制御回路３４からの制御電圧は、MOSFET３２、３３のゲート端子に入力される。
【００２０】
具体的には、制御回路３４は、入力された脈流電圧を力率改善回路３が同期整流できるように、MOSFET３２とMOSFET３３とを交互にオンにする。その際、例えば、特開２０１０−２００４１０号公報に開示されているように、制御回路３４がMOSFET３３をオンにする際、MOSFET３２がオフになってから所定時間だけ遅延してからMOSFET３３をはオンとする。また、制御回路３４がMOSFET３３をオフにする際、MOSFET３３がオフになってから、MOSFETのソース−ドレイン間電圧が十分な電圧となるまでの所定時間だけ遅延して、MOSFET３２をオンにしてもよい。
【００２１】
一方、正極側出力端子７−１における出力電圧が基準電圧よりも高くなっている間、制御回路３４は、MOSFET３２、３３の両方ともオフにして、力率改善回路３による力率改善動作を停止する。これにより、力率改善回路３を介して電流が流れることが防止されるので、制御回路３４は、交流電源８から入力された交流電圧が、力率改善回路３が力率改善動作をできないほど高くなっている間、力率改善回路３により電力ロスが生じることを防止できる。
【００２２】
なお、基準電圧は、例えば、交流電源８の実効電圧が、仕様などにより定まるその設定範囲の最大値である場合に、力率改善回路３による力率改善の結果として得られる電源装置１の出力電圧値に設定される。また、力率改善回路３は、上記の実施形態に示される構成に限られない。力率改善回路３として、出力電圧が基準電圧よりも高くなると力率改善動作を停止できる、様々な回路構成を採用できる。
【００２３】
バイパス回路４は、正極側出力端子７−１における出力電圧が基準電圧よりも高くなっている間、整流回路２からの脈流電圧を、力率改善回路３を介さずに、平滑コンデンサ６を介して負荷回路９へ供給する。そのために、バイパス回路４は、MOSFET４１と、コンパレータ４２と、駆動回路４３とを有する。
【００２４】
MOSFET４１は、スイッチング素子として機能する。本実施形態では、MOSFET４１は、ｎチャネル型のMOSFETであり、ソース端子が整流回路２の正極側出力端子２−１と接続され、ドレイン端子が力率改善回路３のMOSFET３２のドレイン端子と電源装置１の正極側出力端子７−１との間に接続される。またMOSFET４１のゲート端子は、駆動回路４３と接続される。したがって、力率改善回路３が力率改善動作を停止して、整流回路２の正極側出力端子２−１における電圧が電源装置１の正極側出力端子７−１における出力電圧以上となっている間、MOSFET４１を介して整流回路２の正極側出力端子２−１から電源装置１の正極側出力端子７−１へ電流が流れる。
【００２５】
特に、MOSFET４１がオフとなっている間、MOSFET４１のボディダイオードを介して、整流回路２の正極側出力端子２−１から電源装置１の正極側出力端子７−１へ電流が流れる。一方、MOSFET４１がオンになると、ボディダイオードを経由するよりも抵抗が小さい、MOSFET４１のソース−ドレインを介して、整流回路２の正極側出力端子２−１から電源装置１の正極側出力端子７−１へ電流が流れる。
なお、力率改善回路３が力率改善動作を行っている間は、整流回路２の正極側出力端子２−１における電圧よりも、電源装置１の正極側出力端子７−１における出力電圧の方が高くなるので、MOSFET４１には電流が流れない。
【００２６】
コンパレータ４２の正極側入力端子は、整流回路２の正極側出力端子２−１及びMOSFET４１のソース端子と接続される。一方、コンパレータ４２の負極側入力端子は、電源装置１の正極側出力端子７−１及びMOSFET４１のドレイン端子と接続される。すなわち、コンパレータ４２は、MOSFET４１の整流回路２側の端子電圧と、負荷回路９側の端子電圧を比較する。そしてコンパレータ４２の出力端子は駆動回路４３と接続され、コンパレータ４２からの出力電圧は駆動回路４３に入力される。
【００２７】
電源装置１の正極側出力端子７−１における出力電圧が基準電圧以下で、力率改善回路３が力率改善動作している間、力率改善動作による昇圧の結果、コンパレータ４２の正極側入力端子の電圧よりも負極側入力端子の電圧の方が高くなる。そのため、コンパレータ４２の出力電圧は低くなる。一方、力率改善回路３が力率改善動作を停止していると、整流回路２の正極側出力端子２−１の電圧の上昇に伴ってMOSFET４１のボディダイオードに電流が流れるようになるので、そのボディダイオードによる電圧降下により、コンパレータ４２の正極側入力端子の電圧が負極側入力端子の電圧よりも高くなる。そのため、コンパレータ４２の出力電圧は高くなる。
【００２８】
駆動回路４３は、チャージポンプ回路５から供給される、整流回路２の正極側出力端子２−１の電圧よりも高い電圧を利用して、MOSFET４１のオン／オフを切り替えるための制御電圧を生成し、その制御電圧をMOSFET４１のゲート端子に印加する。
【００２９】
本実施形態では、コンパレータ４２の出力電圧が低い間、すなわち、MOSFET４１に電流が流れていない間は、駆動回路４３は、MOSFET４１をオフにする制御電圧を出力する。一方、MOSFET４１に電流が流れ、コンパレータ４２の出力電圧が高くなっている間、駆動回路４３は、MOSFET４１をオンにする制御電圧を出力する。このように、バイパス回路４は、MOSFET４１のボディダイオードを介して電流が流れ始めると、直ちにMOSFET４１をオンにすることができるので、バイパス回路４を介して負荷回路９へ電圧が供給されるときのロスを抑制できる。
【００３０】
なお、駆動回路４３は、コンパレータ４２の出力電圧が高いときに、MOSFET４１がオンになる制御電圧をMOSFET４１のゲート端子に印加し、コンパレータ４２の出力電圧が低いときに、MOSFET４１がオフになる制御電圧をMOSFET４１のゲート端子に印加できる、どのような構成を有していてもよい。また、コンパレータ４２の二つの入力端子へ入力される電圧は入れ換えられてもよい。この場合、駆動回路４３は、コンパレータ４２の出力電圧が低いときに、MOSFET４１がオフになる制御電圧をMOSFET４１のゲート端子に印加できる、どのような構成を有していてもよい。
【００３１】
チャージポンプ回路５は、整流回路２の正極側出力端子２−１の電圧よりも高い電圧をバイパス回路４の駆動回路４３に供給する。そのために、チャージポンプ回路５は、整流回路２の正極側出力端子２−１とバイパス回路４の駆動回路４３との間に、アノード端子が正極側出力端子２−１側となるように直列に接続された二つのダイオードD1、D2を有する。さらに、チャージポンプ回路５は、交流電源８の一方の端子に一端が接続され、ダイオードD1とダイオードD2の間に他端が接続されるコンデンサC1と、整流回路２の負極側出力端子２−２に一端が接続され、ダイオードD2のカソード端子と駆動回路４３の間に他端が接続されるコンデンサC2を有する。
【００３２】
整流回路２の正極側出力端子２−１からの電流によってコンデンサC1、C2がチャージされることで、コンデンサC1、C2の両端子間電圧が増加する。これにより、ダイオードD2のカソード端子の電圧が、整流回路２の正極側出力端子２−１の電圧よりも高くなるので、チャージポンプ回路５は、整流回路２の正極側出力端子２−１の電圧よりも高い電圧を駆動回路４３に供給できる。
【００３３】
平滑コンデンサ６は、その一端が電源装置１の正極側出力端子７−１と接続され、他端が負極側出力端子７−２と接続される。そして平滑コンデンサ６は、整流回路２により出力され、力率改善回路３またはバイパス回路４を通って供給される脈流電圧を平滑化して、負荷回路９へ出力する。
【００３４】
図２は、整流回路２の出力電圧の時間変化と各MOSFETのゲート電圧及びバイパス回路４のMOSFET４１を流れる電流の時間変化の関係を示すタイミングチャートである。図２において、横軸は時間を表す。一番上の波形２０１は、整流回路２からの出力電圧の時間変化を表す。上から２番目の波形２０２は、MOSFET４１を流れる電流の時間変化を表す。また上から３番目の波形２０３は、MOSFET４１のゲート端子に印加される制御電圧の時間変化を表す。下から２番目の波形２０４は、力率改善回路３のMOSFET３２のゲート端子に印加される制御電圧の時間変化を表す。そして一番下の波形２０５は、力率改善回路３のMOSFET３３のゲート端子に印加される制御電圧の時間変化を表す。なお、波形２０３〜２０５に関して、制御電圧がHighとなっているとき、対応するMOSFETはオンとなり、制御電圧がLowとなっているとき、対応するMOSFETはオフとなる。
【００３５】
時刻t0〜t1の期間では、交流電源８から入力される交流電圧の実効値が低く、電源装置１からの出力電圧が基準電圧以下となっている。そのため、この期間では、波形２０４及び２０５に示されるように、力率改善回路３の二つのMOSFET３２、３３が交互にオンとなり、力率改善回路３は、力率改善動作（この例では、同期整流動作）している。また、波形２０２及び２０３に示されるように、この期間中、バイパス回路４のMOSFET４１には電流が流れないので、MOSFET４１のゲート端子に印加される制御電圧はLowのままである。
【００３６】
一方、時刻t1〜t2の期間では、交流電源８から入力される交流電圧の実効値が高く、電源装置１からの出力電圧が基準電圧よりも高くなっている。そのため、この期間では、波形２０４及び２０５に示されるように、力率改善回路３の二つのMOSFET３２、３３はオフのままとなり、力率改善回路３は力率改善動作を停止している。一方、波形２０２に示されるように、この期間中では、整流回路２からの出力電圧が高くなってくるとMOSFET４１に電流が流れ始める。そして波形２０３に示されるように、MOSFET４１は、電流が流れている間のみオンとなる。
【００３７】
以上に説明してきたように、この電源装置は、交流電源からの入力交流電圧の実効値が上昇して、電源装置からの出力電圧が基準電圧より高くなると、力率改善回路の動作を停止して、バイパス回路を通じて負荷回路へ直流電圧を供給する。そのため、この電源装置は、交流電源からの入力交流電圧が上昇して、力率改善回路が十分に力率改善動作をすることができなくなったときの力率改善回路による電力のロスを軽減できる。さらに、この電源装置は、バイパス回路にMOSFETを利用し、そのMOSFETのボディダイオードを通じて電流が流れ出すと、そのMOSFETをオンにして、抵抗の小さいMOSFETのソース−ドレインを介して電流が流れるようにするので、バイパス回路を通じで負荷回路へ直流電圧が供給されるときの電力のロスも軽減できる。
【００３８】
次に、第２の実施形態による電源装置について説明する。第２の実施形態による電源装置は、バイパス回路のMOSFETに電流が流れたことを、電流検知素子として利用するホール素子により検知する。
【００３９】
図３は、第２の実施形態による電源装置の概略構成図である。図３に示されるように、電源装置１１は、整流回路２と、力率改善回路３と、バイパス回路４’と、チャージポンプ回路５と、平滑コンデンサ６とを有する。
第２の実施形態による電源装置１１は、図１に示された第１の実施形態による電源装置１と比較して、バイパス回路４’の構成が異なる。そこで以下では、バイパス回路４’について説明する。
【００４０】
電源装置１１におけるバイパス回路４’も、第１の実施形態によるバイパス回路４と同様に、電源装置１１の正極側出力端子７−１における出力電圧が基準電圧よりも高くなっている間、整流回路２からの脈流電圧を、力率改善回路３を介さずに、負荷回路９へ出力する。そのために、バイパス回路４’は、MOSFET４１と、ホール素子４４と、駆動回路４３とを有する。バイパス回路４’は、第１の実施形態によるバイパス回路４と比較して、コンパレータ４２の代わりにホール素子４４を有する点で異なる。
【００４１】
ホール素子４４は、MOSFET４１を流れる電流により生じる磁界を検知することで、MOSFET４１に電流が流れたことを検知する。そのために、ホール素子４４は、MOSFET４１、MOSFET４１のソース端子と整流回路２の正極側出力端子２−１間を繋ぐ導線及びMOSFET４１のドレイン端子と電源装置１１の正極側出力端子７−１間を繋ぐ導線のうちの何れかに近接して配置される。そしてホール素子４４は、MOSFET４１を流れる電流に応じた信号を駆動回路４３へ出力する。
【００４２】
この実施形態では、MOSFET４１に電流が流れたことをホール素子４４によって検知できる。そのため、駆動回路４３は、ホール素子４４から通知された信号により、MOSFET４１に電流が流れたことを検知すると、MOSFET４１のゲート端子に、MOSFET４１をオンにする制御電圧を印加する。
また、駆動回路４３は、ホール素子４４から通知された信号により、MOSFET４１に電流が流れなくなったことを検知すると、駆動回路４３は、MOSFET４１のゲート端子に、MOSFET４１をオフにする制御電圧を印加する。
【００４３】
このように、第２の実施形態による電源装置も、バイパス回路のMOSFETに電流が流れたことを検知するとそのMOSFETをオンにするので、バイパス回路を経由して直流電圧が負荷回路へ供給される際のバイパス回路による電力のロスを軽減できる。
【００４４】
次に、第３の実施形態による電源装置について説明する。第３の実施形態による電源装置は、バイパス回路のMOSFETに電流が流れたことを検知する代わりに、力率改善回路の制御回路が、力率改善回路の力率改善動作を停止させている間、そのことをバイパス回路の駆動回路に通知することで、力率改善回路の力率改善動作の停止中に、バイパス回路のMOSFETのソース−ドレイン間を介して整流回路からの脈流電圧が負荷回路へ供給されるようにする。
【００４５】
図４は、第３の実施形態による電源装置の概略構成図である。図４に示されるように、電源装置１２は、整流回路２と、力率改善回路３と、バイパス回路４”と、チャージポンプ回路５と、平滑コンデンサ６とを有する。
第３の実施形態による電源装置１２は、図１に示された第１の実施形態による電源装置１と比較して、バイパス回路４”の構成が異なる。そこで以下では、バイパス回路４”について説明する。
【００４６】
電源装置１２におけるバイパス回路４”も、第１の実施形態によるバイパス回路４と同様に、電源装置１２の正極側出力端子７−１における出力電圧が基準電圧よりも高くなっている間、整流回路２からの脈流電圧を、力率改善回路３を介さずに、平滑コンデンサ６を介して負荷回路９へ出力する。そのために、バイパス回路４”は、MOSFET４１と、駆動回路４３とを有する。バイパス回路４”は、第１の実施形態によるバイパス回路４と比較して、コンパレータ４２を有さない点で異なる。
【００４７】
この実施形態では、バイパス回路４”は、MOSFET４１に電流が流れたことを検知しない。その代りに、力率改善回路３の制御回路３４が、出力電圧が基準電圧よりも高いか否か、すなわち、力率改善回路３が力率改善動作を実行しているか否かを示す信号を駆動回路４３へ出力する。
【００４８】
駆動回路４３は、制御回路３４から通知された信号が、出力電圧が基準電圧よりも高いこと、すなわち、力率改善回路３が力率改善動作を停止していることを示している間、MOSFET４１のゲート端子に、MOSFET４１をオンにする制御電圧を印加する。一方、駆動回路４３は、制御回路３４から通知された信号が、出力電圧が基準電圧以下であること、すなわち、力率改善回路３が力率改善動作を実行中であることを示している間、MOSFET４１のゲート端子に、MOSFET４１をオフにする制御電圧を印加する。
【００４９】
このように、第３の実施形態による電源装置は、力率改善回路が動作を停止している間、バイパス回路のMOSFETがオンになるので、バイパス回路を経由して直流電圧が負荷回路へ供給される際のバイパス回路による電力のロスを軽減できる。またこの実施形態による電源装置は、バイパス回路のMOSFETに流れる電流を検知するための構成を必要としないので、回路構成を簡単化できる。
【００５０】
なお、第３の実施形態の変形例では、バイパス回路のMOSFETに流れる電流を検知する必要が無いので、バイパス回路４が有するスイッチング素子として、MOSFETの代わりに、バイポーラトランジスタが用いられてもよい。例えば、npn型のトランジスタが利用される場合、そのトランジスタのコレクタ端子が整流回路２の正極側出力端子２−１と接続され、エミッタ端子が電源装置１２の正極側出力端子７−１と接続されればよい。そして駆動回路４３は、そのトランジスタをオンまたはオフとする制御信号を、そのトランジスタのベース端子に供給すればよい。
【００５１】
なお、上記の各実施形態において、バイパス回路のMOSFETとして、Ｐチャネル型のMOSFETを利用してもよい。この場合には、MOSFETのドレイン端子が整流回路２の正極側出力端子２−１と接続され、ソース端子が、電源装置の正極側出力端子７−１と接続される。またこの場合には、MOSFETをオンにするためにMOSFETのゲート端子に印加する電圧は、ソース端子の電位よりも低くてよいので、チャージポンプ回路は省略されてもよい。
【００５２】
上記の実施形態または変形例による電源装置は、弾球遊技機または回胴遊技機といった遊技機に搭載されてもよい。
【００５３】
このように、当業者は、本発明の範囲内で、実施される形態に合わせて様々な変更を行うことができる。
【符号の説明】
【００５４】
１、１１、１２    電源装置
２    整流回路
２−１    正極側出力端子
２−２    負極側出力端子
３    力率改善回路
３１    コイル
３２、３３    MOSFET
３４    制御回路
４、４’、４”    バイパス回路
４１    MOSFET
４２    コンパレータ
４３    駆動回路
４４    ホール素子
５    チャージポンプ回路
６    平滑コンデンサ
７−１    正極側出力端子
７−２    負極側出力端子
８    交流電源
９    負荷回路
【図１】
2015116047.tif 000003
【図２】
2015116047.tif 000004
【図３】
2015116047.tif 000005
【図４】
2015116047.tif 000006
【手続補正書】
【提出日】平成26年1月22日(2014.1.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
なお、駆動回路４３は、コンパレータ４２の出力電圧が高いときに、MOSFET４１がオンになる制御電圧をMOSFET４１のゲート端子に印加し、コンパレータ４２の出力電圧が低いときに、MOSFET４１がオフになる制御電圧をMOSFET４１のゲート端子に印加できる、どのような構成を有していてもよい。また、コンパレータ４２の二つの入力端子へ入力される電圧は入れ換えられてもよい。この場合、駆動回路４３は、コンパレータ４２の出力電圧が低いときに、MOSFET４１がオンになる制御電圧をMOSFET４１のゲート端子に印加できる、どのような構成を有していてもよい。