(57)【要約】【課題】半導体の種類によって異なる特性差に依存しない半導体装置を提供する。【解決手段】窒化物半導体からなる第１素子Ｇ１が形成されたチップ１１と、第１素子が形成されたチップ上に形成され、該チップの温度変化に対して所定の電圧特性を有する窒化物半導体からなる第２素子Ｇ２と、第１素子が形成されたチップ上に形成され、結線を変えることで該チップの温度変化に対して他の電圧特性を有する窒化物半導体からなる第３素子Ｇ３と、第２素子及び第３素子の温度に対する電圧特性の変化を検出して第１素子の温度を検出する温度検出回路Ｍ４を備える。【選択図】図１
2015226033.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなる第１素子が形成されたチップと、
前記第１素子が形成されたチップ上に形成され、該チップの温度変化に対して所定の電圧特性を有する窒化物半導体からなる第２素子と、
前記第１素子が形成されたチップ上に形成され、結線を変えることで該チップの温度変化に対して他の電圧特性を有する窒化物半導体からなる第３素子と、
前記第２素子及び前記第３素子の温度に対する電圧特性の変化を検出して前記第１素子の温度を検出する温度検出回路と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第１素子、第２素子及び第３素子の各々を構成する窒化物半導体は、ドレイン、ソース及びゲートを有し、前記温度検出回路は、前記第２素子のゲート−ソース間の電圧と、前記第３素子のゲート−ソース間の電流に基づき前記第１素子の温度を検出することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記温度検出回路で検出された前記第１素子の温度が所定の温度を超えたとき前記第１素子の駆動を停止させるドライブ回路を備えることを特徴とする請求項１又は請求項２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体層を有する素子を備えた半導体装置に関する。
【背景技術】
【０００２】
ＧａＮ（窒化ガリウム）−ＦＥＴは、シリコン素材のパワーＭＯＳＦＥＴに比べ、高周波数及び大電流で動作できるため、次世代のパワーモジュールとして高い期待が寄せられている。このような素子に関連する技術として、特許文献１は、窒化物半導体層を有するスイッチング素子を備えたスイッチング回路を開示している。
【０００３】
このスイッチング回路は、窒化物半導体層の主面上に、第１の主電極と第２の主電極の間に配置された制御電極を有するスイッチング素子と、スイッチング素子の第１の主電極にアノード端子が接続された第１の整流素子、第１の整流素子のカソード端子に第１の主電極が接続され、スイッチング素子の制御電極に第２の主電極が接続された第１の駆動素子、スイッチング素子の制御電極に第１の主電極が接続され、スイッチング素子の第２の主電極に第２の主電極が接続された第２の駆動素子、及び第１の駆動素子の制御電極と第２の駆動素子の制御電極にそれぞれ入力される制御信号を受信する入力端子を有する駆動回路を備える。
【０００４】
また、特許文献２は、半導体スイッチ素子が形成されたチップ上に形成され、チップの温度を検出可能な温度検出構造を開示している。この技術では、温度の変化に対して負の線形性の温度電圧特性を有するダイオードが温度検出用の素子としてパワーＭＯＳと同一の半導体チップ上に形成されるとともに、ダイオードの両端子には、抵抗とコンデンサとからなるローパスフィルタが接続されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２２２３９３号公報
【特許文献２】特開２０００−３０７４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般に、ＧａＮ−ＦＥＴ自体は、製造工程上、複雑な回路を１つの基板に搭載することは困難である。従来の技術では、基準電圧回路の出力は、それと同じチップ上に形成された他の回路の基準電圧として使用されることを想定している。ＧａＮ化合物半導体としてのＧａＮ−ＦＥＴをパワーモジュールの機能としてのみ使用する場合、他の多くの制御回路は、例えばシリコン半導体を用いたＩＣチップに依存することになる。このとき問題となるのが、ＧａＮ化合物半導体とシリコン半導体の物性的な特性差である。これらは別工程で生成されるため、バラツキのベクトルが同一とはならず、回路的なミスマッチが懸念される。
【０００７】
本発明の課題は、半導体の種類によって異なる特性差に依存しない半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、窒化物半導体からなる素子の閾値電圧の温度依存性が小さいことを利用し、それ自体を基準電圧や保護機能として用いることを特徴とする。
【０００９】
即ち、本発明は、窒化物半導体からなる第１素子が形成されたチップと、第１素子が形成されたチップ上に形成され、該チップの温度変化に対して所定の電圧特性を有する窒化物半導体からなる第２素子と、第１素子が形成されたチップ上に形成され、結線を変えることで該チップの温度変化に対して他の電圧特性を有する窒化物半導体からなる第３素子と、第２素子及び第３素子の温度に対する電圧特性の変化を検出して第１素子の温度を検出する温度検出回路を備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、半導体の種類によって異なる特性差に依存しない半導体装置を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１に係る半導体装置の構成要素の配置のイメージを示す図である。
【図２】本発明の実施例１に係る半導体装置で使用されるＧａＮ−ＦＥＴの断面図である。
【図３】本発明の実施例１に係る半導体装置において使用されるＧａＮ−ＦＥＴを用いた定電圧発生回路を示す図である。
【図４】図３に示した定電圧発生回路を構成するＧａＮ−ＦＥＴのＶG−ＩD特性（温度パラメータ）を示す図である。
【図５】本発明の実施例１に係る半導体装置におけるＧａＮ−ＦＥＴのＶG−ＩG特性を示した特性図である。
【図６】本発明の実施例１に係る半導体装置においてＧａＮ−ＦＥＴを用いた定電圧発生回路の構成例を示す図である。
【図７】本発明の実施例１に係る半導体装置においてＧａＮ−ＦＥＴを用いた定電圧発生回路の変形例の構成を示す図である。
【図８】本発明の実施例１に係る半導体装置においてＧａＮ−ＦＥＴを用いた定電流生成回路の構成を示す図である。
【図９】本発明の実施例１に係る半導体装置として実現されたＧａＮ−ＦＥＴを用いたＴＳＤ回路を示すブロック図である。
【図１０】本発明の実施例１に係る半導体装置においてＧａＮ−ＦＥＴを用いたＴＳＤ回路の検出電圧−温度特性を示す図である。
【図１１】本発明の実施例１に係る半導体装置として実現された他のＧａＮ−ＦＥＴを用いたＴＳＤ回路を示すブロック図である。
【発明を実施するための形態】
【００１２】
本発明は、窒化物半導体層を有する素子を備える半導体装置である。より詳しくは、本発明は、窒化ガリウム（ＧａＮ）と窒化アルミニウムガリウム（ＡｌＧａＮ）の積層構造などを有する窒化物半導体層を備えた電界効果トランジスタ（以下、「窒化物ＦＥＴ」という。）として実現され、高周波用デバイスや高耐圧パワーデバイスなどに使用される。
【００１３】
窒化物半導体層にショットキー接合を形成して配置されたゲート電極を備えた窒化物ＦＥＴ（以下、「ショットキーゲート型窒化物ＦＥＴ」という。）や、窒化物半導体層上に絶縁膜を介して配置されたゲート電極を備えるＭＩＳ（Metal-Insulator-Semiconductor）構造の窒化物ＦＥＴ（以下、「ＭＩＳゲート型窒化物ＦＥＴ」という。）等を使用して種々の混載回路を実現することもできる。
【００１４】
以下、本発明の実施の形態に係る半導体装置について、図面を参照しながら詳細に説明する。
【実施例１】
【００１５】
図１は、本発明の実施例１に係る半導体装置の構成要素の配置のイメージを示す図である。この半導体装置は、ＧａＮチップ１１とＭＩＣチップ２１とから構成され、これらの間は信号の送受信により機能的に接続されるようになっている。
【００１６】
ＧａＮチップ１１は、第１素子Ｇ１、第２素子Ｇ２及び第３素子Ｇ３から構成されている。第１素子Ｇ１は、例えばＧａＮ−ＦＥＴからなるスイッチ素子により構成されている。この第１素子Ｇ１は、ＭＩＣチップ２１から送られてくるドライブ信号によりオンオフ駆動される。
【００１７】
第２素子Ｇ２は、ノーマリオフ型又はノーマリオン型のＧａＮ−ＦＥＴから構成され、定電圧発生回路を構成する。第２素子Ｇ２は、ＭＩＣチップ２１の内部で使用される基準電圧を発生するために使用される。
【００１８】
第３素子Ｇ３は、ノーマリオフ型のＧａＮ−ＦＥＴから構成され、温度検出電圧発生回路を構成する。第３素子Ｇ３は、温度に応じた電圧を発生し、温度検出用に使用される。
【００１９】
第１素子Ｇ１、第２素子Ｇ２及び第３素子Ｇ３の各々を構成するＧａＮ−ＦＥＴは、窒化物半導体層の主面上に互いに離間して配置されたドレイン電極ＤSW及びソース電極ＳSW並びにドレイン電極ＤSWとソース電極ＳSWの間で窒化物半導体層の主面上に配置されたゲート電極ＧSWを備えている。ドレイン電極ＤSW及びソース電極ＳSWは、ドレイン端子Ｄ及びソース端子Ｓにそれぞれ接続されている。ゲート電極ＧSWはゲート端子Ｇに接続される。
【００２０】
ＧａＮ−ＦＥＴは、例えばＧａＮ層とＡｌＧａＮ層の積層構造を有する窒化物半導体層を備えた窒化物ＦＥＴである。図２は、ＧａＮ−ＦＥＴの断面図を示している。このＧａＮ−ＦＥＴは、基板３１上に配置された窒化物半導体層３２の平坦な主面上に、ドレイン電極ＤSW、ソース電極ＳSW及びゲート電極ＧSWが配置されて構成されている。窒化物半導体層３２の主面は、リセスが形成された凹凸形状であってもよい。
【００２１】
ＭＩＣチップ２１は、コントロール部Ｍ１、ドライブ回路Ｍ２、定電流生成回路Ｍ３及び温度検出回路Ｍ４を備えている。
【００２２】
コントロール部Ｍ１は、外部と信号を送受してＭＩＣチップ２１の全体を制御する。ドライブ回路Ｍ２は、外部からの入力信号と温度検出回路Ｍ４からのＴＳＤ信号（詳細は後述する）に応じてドライブ信号を生成してＧａＮチップ１１に送る。これにより、ＧａＮチップ１１の内部の第１素子Ｇ１が駆動される。
【００２３】
定電流生成回路Ｍ３は、定電流を発生してＧａＮチップ１１に送る。この定電流を送ることによりＧａＮチップ１１から得られる基準電圧及び温度検出電圧を温度検出回路Ｍ４に送る。温度検出回路Ｍ４は、ＧａＮチップ１１から得られた基準電圧及び温度検出電圧に基づきＴＳＤ信号を生成し、ドライブ回路Ｍ２に送る。
【００２４】
図３は、第２素子Ｇ２を構成するＧａＮ−ＦＥＴを用いた定電圧発生回路の一例を示す図である。図４（ａ）は、図３に示した定電圧発生回路の温度をパラメータとしたＧａＮ−ＦＥＴのＶG−ＩD特性を示す図である。図４（ｂ）は、ＳｉＭＯＳのＶG−ＩD特性を示す図である。
【００２５】
ＧａＮ−ＦＥＴのドレイン端子Ｄはゲート端子Ｇに接続されている。ＧａＮ−ＦＥＴのドレイン端子Ｄには、電流源から定電流Ｉ１が供給される。その結果、ＧａＮ−ＦＥＴのドレイン端子Ｄには、図４（ａ）の実線ａの領域で示すような略一定の電圧が発生し、ＧａＮ−ＦＥＴのドレイン端子Ｄ−ソース端子Ｓ間には、図４（ａ）の実線ｂの領域で示すような略一定の電流が流れる。
【００２６】
定電圧発生回路は、図４（ａ）中の実線ｂの位置に示されるように、温度にかかわらず略一定の電流で動作していることがわかる。
【００２７】
ＧａＮ−ＦＥＴは閾値Ｖthを決めるチャネル領域の電子密度温度特性が小さいので温度特性も小さい。プロセス条件にも依存するが、ＧａＮ−ＦＥＴはＳｉＭＯＳと比較してほぼゼロの温度特性になる。図４（ａ）に示す波形は、少しだけ温度特性プラスの波形となっている。
【００２８】
図４（ｂ）に示すＳｉ  ＭＯＳは、移動度温度特性で閾値Ｖthの温度特性が決まる。プロセスにも依存するが、約−１ｍＶ／Ｃぐらいである。
【００２９】
このように、定電圧発生回路を構成するＧａＮ−ＦＥＴの閾値電圧の温度依存性は、シリコン素材のＭＯＳＦＥＴと比べても小さい。従って、ＧａＮ−ＦＥＴを閾値近傍で動作させた場合、温度依存性の小さい基準電圧又は基準電流として利用することができる。なお、図４に示すＶG（ゲート電圧）−ＩD（ドレイン電流）特性は、製造プロセスを調整することにより、各温度における特性を微調整することが可能である。
【００３０】
図５は、ＧａＮ−ＦＥＴのゲート電流の温度依存性を示したＶG−ＩG特性の図である。このＧａＮ−ＦＥＴは、その構造上、ゲート電圧を増加させるとゲート端子Ｇに電流が流れる。この特性は負の温度係数を持ち、また、その温度係数は一次の関数で近似できる。このことから、ゲート電流が温度に対して一次関数で近似できる領域で一定電流をゲート端子Ｇに流すことにより、温度検出が可能となる。
【００３１】
次に、定電圧発生回路について説明する。図６は、ＧａＮ−ＦＥＴを用いた定電圧発生回路の構成例を示す図であり、図６（ａ）は、図３に示したノーマリオフ型のＧａＮ−ＦＥＴを用いた回路と同じであり、ドレイン端子Ｄに電流を供給する電流源を備えている。ＧａＮ−ＦＥＴの閾値電圧の温度依存性は、図４に示すように、シリコン素材のＭＯＳＦＥＴに比べて小さいので、ＧａＮ−ＦＥＴに定電流を流すことにより一定電圧を検出することができる。
【００３２】
なお、定電圧発生回路は、ノーマリオフ型のＧａＮ−ＦＥＴのみならず、ノーマリオン型のＧａＮ−ＦＥＴを用いることもできる。図６（ｂ）は、ノーマリオン型のＧａＮ−ＦＥＴで構成された定電圧発生回路である。この定電圧発生回路では、ＧａＮ−ＦＥＴのソース端子Ｓからゲート端子Ｇに電流を供給する電流源が設けられ、ソース端子Ｓに発生する電圧Ｖを基準電圧（基準電圧信号ＲＥＦの電圧と同等の電圧）として使用することができる。
【００３３】
図６（ｃ）は、ノーマリオン型のＧａＮ−ＦＥＴで構成された他の定電圧発生回路である。この定電圧発生回路では、ＧａＮ−ＦＥＴのドレイン端子Ｄには適当なバイアス電圧が印加される。また、ソース端子Ｓは抵抗Ｒを介してゲート端子Ｇに接続され、ソース端子Ｓに発生する電圧Ｖを基準電圧（基準電圧信号ＲＥＦの電圧と同等の電圧）として使用することができる。
【００３４】
ノーマリオン型のＧａＮ−ＦＥＴの場合は、特性的には通常のシリコン素材のＭＯＳＦＥＴのデプレッション型に相当するので、それと同様の回路構成で定電圧を発生させることができる。
【００３５】
図７は、図６（ａ）に示したノーマリオフ型のＧａＮ−ＦＥＴを用いた定電圧発生回路の変形例であり、温特補償機能を備えている。この変形例に係る定電圧発生回路は、図６（ａ）に示した定電圧発生回路のＧａＮ−ＦＥＴのドレイン端子Ｄと電流源との間に、他のＧａＮ−ＦＥＴを追加している。他のＧａＮ−ＦＥＴは、そのソース端子Ｓ’がＧａＮ−ＦＥＴのドレイン端子Ｄに接続され、ゲート端子Ｇ’が電流源に接続されている。この他のＧａＮ−ＦＥＴはダイオードとして機能し、そのゲート端子Ｇ’に発生される電圧が基準電圧として出力される。
【００３６】
この変形例に係る定電圧発生回路において、他のＧａＮ−ＦＥＴのソース端子Ｓ’とドレイン端子Ｄ’との間の配線は、有っても無くてもよい。また、この変形例に係る定電圧発生回路では、閾値電圧Ｖｔｈの温度特性とダイオードとして機能する他のＧａＮ−ＦＥＴの順電圧Ｖｆの温度特性とが組み合わされて、フラットな基準電圧が生成される。
【００３７】
なお、変形例に係る定電圧発生回路の閾値電圧Ｖｔｈ及び順電圧Ｖｆの各単体の温度特性は、製造プロセスの変更で微調整が可能である。また、上述した例では、２個のＧａＮ−ＦＥＴを直列に接続して定電圧発生回路を構成したが、直列に接続するＧａＮ−ＦＥＴの数は２個に限定されず、任意である。
【００３８】
次に、定電流生成回路について説明する。定電流生成回路は、定電圧発生回路とは逆に、定電圧発生回路と同様の構成において一定の電圧を印加することにより一定の電流を検出することができる。
【００３９】
図８は、ＧａＮ−ＦＥＴを用いた定電流生成回路の構成を示す図である。図８（ａ）は、ノーマリオフ型のＧａＮ−ＦＥＴを用いた定電流生成回路である。一方のＧａＮ−ＦＥＴのドレイン端子Ｄは、自身のゲート端子Ｇと他方のＧａＮ−ＦＥＴのゲート端子Ｇ’に接続され、一方のＧａＮ−ＦＥＴのソース端子Ｓは他方のＧａＮ−ＦＥＴのソース端子Ｓ’に接続されている。
【００４０】
このような構成において、一方のＧａＮ−ＦＥＴのドレイン端子Ｄとソース端子Ｓとの間に一定の電圧Ｅが印加されると、他のＧａＮ−ＦＥＴのドレイン端子Ｄ’からソース端子Ｓ’に一定の電流Ｉが流れるので、この電流Ｉを検出することができる。
【００４１】
図８（ｂ）は、ノーマリオン型のＧａＮ−ＦＥＴで構成された定電流生成回路である。この定電流生成回路では、ＧａＮ−ＦＥＴのゲート端子Ｇとソース端子Ｓが接続されている。これにより、ドレイン端子Ｄからソース端子Ｓに電流Ｉが流れるので一定の電流を検出することができる。
【００４２】
図８（ｃ）は、ノーマリオン型のＧａＮ−ＦＥＴで構成された他の定電流生成回路である。この定電流生成回路では、ＧａＮ−ＦＥＴのソース端子Ｓが抵抗Ｒを介してゲート端子Ｇに接続されている。これにより、ドレイン端子Ｄからソース端子Ｓに電流Ｉが流れるので一定の電流を検出することができる。
【００４３】
次に、保護機能として実現されたＧａＮ−ＦＥＴを用いた過熱保護回路（以下、「ＴＳＤ（Thermal Shut Down）回路」という）について説明する。このＴＳＤ回路における温度検出は、図４に示した温度依存性の小さなＶG−ＩD特性と、図５に示した温度特性が温度に対して一次関数で近似できるという特性を組み合わせることにより実現できる。
【００４４】
図９はＴＳＤ回路の構成を示すブロック図である。このＴＳＤ回路は、ＧａＮチップ１１、ＭＩＣチップ２１（抵抗Ｒ１及び抵抗Ｒ２を含む）を備えている。
【００４５】
ＧａＮチップ１１は、第１素子Ｇ１、第２素子Ｇ２及び第３素子Ｇ３から構成されている。第１素子Ｇ１は、例えばＧａＮ−ＦＥＴからなるスイッチ素子により構成され、ＭＩＣチップ２１から送られてくるドライブ信号により駆動される。
【００４６】
第２素子Ｇ２は、ノーマリオフ型のＧａＮ−ＦＥＴから構成され、定電圧発生回路を構成している。この第２素子Ｇ２を構成するＧａＮ−ＦＥＴのドレイン端子とショートされたゲート端子Ｇには、ＭＩＣチップ２１から電流Ｉ１が供給される。これにより、そのゲート端子Ｇに電圧が発生され、基準電圧信号ＲＥＦとして出力される。
【００４７】
第３素子Ｇ３は、ノーマリオフ型のＧａＮ−ＦＥＴから構成され、温度検出電圧発生回路を構成している。この第３素子Ｇ３を構成するＧａＮ−ＦＥＴのゲート端子Ｇには、ＭＩＣチップ２１から電流Ｉ２が供給される。これにより、そのゲート端子Ｇに、周囲温度に応じた電圧が発生され、温度検出信号ＴＥＭとして出力される。
【００４８】
ＭＩＣチップ２１は、第１定電流生成回路２２、第２定電流生成回路２３、コンパレータ２４及びドライブ回路２５を備えている。第１定電流生成回路２２及び第２定電流生成回路２３は図１に示す定電流生成回路Ｍ３に対応し、コンパレータ２４は図１に示す温度検出回路Ｍ４に対応し、ドライブ回路２５は図１に示すドライブ回路Ｍ２に対応する。なお、図１のコントロール部Ｍ１は、図９においては示されていない。
【００４９】
第１定電流生成回路２２は、第２素子Ｇ２を構成するＧａＮ−ＦＥＴの電流源として使用される。第１定電流生成回路２２で生成された電流Ｉ１は、ＧａＮチップ１１内の第２素子Ｇ２を構成するＧａＮ−ＦＥＴのゲート端子Ｇに送られることにより電流バイアスが加えられる。これにより、第２素子Ｇ２を構成するＧａＮ−ＦＥＴのゲート端子Ｇに電圧が発生され、基準電圧信号ＲＥＦとしてコンパレータ２４の非反転入力端子に入力される。
【００５０】
第２定電流生成回路２３は、第３素子Ｇ３を構成するＧａＮ−ＦＥＴの電流源として使用される。この第２定電流生成回路２３で発生された電流Ｉ２は、ＧａＮチップ１１内の第３素子Ｇ３を構成するＧａＮ−ＦＥＴのゲート端子Ｇに送られることにより電流バイアスが加えられる。これにより、第３素子Ｇ３を構成するＧａＮ−ＦＥＴのゲート端子Ｇに温度に応じた電圧が発生され、温度検出信号ＴＥＭとして出力される。この温度検出信号ＴＥＭは抵抗Ｒ１と抵抗Ｒ２とによる抵抗分割により所定範囲の電圧に変換され、コンパレータ２４の反転入力端子に入力される。
【００５１】
コンパレータ２４は、非反転入力端子に入力された基準電圧信号ＲＥＦの電圧と、反転入力端子に入力された電圧とを比較し、比較結果を示すＴＳＤ信号を出力する。コンパレータ２４から出力されたＴＳＤ信号は、ドライブ回路２５に送られる。
【００５２】
ドライブ回路２５は、外部からの入力信号とコンパレータ２４からのＴＳＤ信号とに基づきドライブ信号を生成し、ＧａＮチップ１１内の第１素子Ｇ１を構成するＧａＮ−ＦＥＴのゲート端子Ｇに送る。このドライブ信号によって第１素子Ｇ１を構成するＧａＮ−ＦＥＴが駆動され又は駆動が停止される。
【００５３】
このように構成されたＴＳＤ回路は、以下のように動作する。即ち、電流Ｉ１を第２素子Ｇ２を構成するＧａＮ−ＦＥＴのゲート端子に送り電流バイアスを加え、これにより発生する電圧を基準電圧とする。また、電流Ｉ２を第３素子Ｇ３を構成するＧａＮ−ＦＥＴのゲート端子に送り電流バイアスを加え、これにより発生する電圧を温度検出電圧とする。
【００５４】
第２素子Ｇ２を構成するＧａＮ−ＦＥＴは温度によらず略一定バイアスとなるので、基準電圧として使用できる。また、第３素子Ｇ３を構成するＧａＮ−ＦＥＴは、そのＩｇｓ−Ｖｇｓ特性から一次の温度特性を有しているため、温度検出に利用できる。これらの両者を組み合わせることによりＧａＮ基板上でＴＳＤ回路を実現できる。図１０は、ＧａＮ−ＦＥＴを用いたＴＳＤ回路の検出電圧−温度特性を示す。ＶG−ＩDはコンパレータ２４の基準側の電圧（基準電圧）、ＶG−ＩGは温度検出側の電流を示す。
【００５５】
なお、電圧比較用のコンパレータ２４はＭＩＣチップ２１の中で実現されているが、このコンパレータ２４に入力する電圧は、ＧａＮチップ１１の内部で作成している。これにより、ＧａＮ−ＦＥＴの放熱を１チップ上で直に検出することができるため、ＭＩＣチップ２１に搭載するよりも遙かに温度検出の感度を高くすることができる。
【００５６】
図１１は、上述したＧａＮ−ＦＥＴを用いたＴＳＤ回路の変形例を示すブロック図である。この変形例に係るＴＳＤ回路のＧａＮチップ１１’は、図９に示したＧａＮチップ１１から第２素子Ｇ２が削除されている。また、ＭＩＣチップ２１’は、図９に示したＭＩＣチップ２１から第１電流生成回路２２が除去され、第２定電流生成回路２３が定電流生成回路２６に変更され、基準電圧発生回路２７が追加されている。さらに、この変形例に係るＴＳＤ回路は、図１０に示したＴＳＤ回路から抵抗Ｒ１及び抵抗Ｒ２が削除されている。
【００５７】
定電流生成回路２６は、第３素子Ｇ３を構成するＧａＮ−ＦＥＴの電流源として使用され、電流Ｉを出力する。定電流生成回路２６で発生された電流Ｉは、ＧａＮチップ１１´内の第３素子Ｇ３を構成するＧａＮ−ＦＥＴのゲート端子Ｇに送られることにより電流バイアスが加えられる。これにより、第３素子Ｇ３を構成するＧａＮ−ＦＥＴのゲート端子Ｇに温度に応じた電圧が発生され、温度検出信号ＴＥＭとしてＭＩＣチップ２１’内のコンパレータ２４の反転入力端子に入力される。
【００５８】
基準電圧発生回路２７は、図９に示した基準電圧信号ＲＥＦの機能に相当する電圧を発生し、基準電圧としてコンパレータ２４の非反転入力端子に送る。
【００５９】
このように構成された変形例に係るＴＳＤ回路は、以下のように動作する。即ち、電流Ｉを第３素子Ｇ３を構成するＧａＮ−ＦＥＴのゲート端子に送り電流バイアスを加え、これにより発生された電圧を温度検出電圧とする。また、基準電圧発生回路２７で発生された電圧を基準電圧とする。
【００６０】
この変形例に係るＴＳＤ回路においては、基準電圧は、ＭＩＣチップ２１’の内部の基準電圧発生回路２７で発生させるので、ＧａＮチップ１１’とＭＩＣチップ２１’との物性的な特性差に若干のバラツキが生じるが、ＴＳＤ回路を簡単に構成できる。
【００６１】
このように本発明の実施例１によれば、ＧａＮ−ＦＥＴの特性を利用して基準電圧回路及び保護機能回路を容易に実現できる。具体的には、ＧａＮ−ＦＥＴの構造は従前と変わらないが、それ自体の特性（図４に示すＶG−ＩD特性及び図５に示すＶG−ＩG特性）に基づく複数の機能を持たせることができる。また、ＧａＮ−ＦＥＴの製造プロセスによるバラツキと回路機能が連動するため、制御が容易になる。
【００６２】
また、ＧａＮ−ＦＥＴの閾値電圧Ｖｔｈの温度係数が小さいため、温度補正の必要がなく基準バイアスを生成できる。また、ＧａＮ−ＦＥＴの閾値電圧Ｖｔｈの温度係数が小さいため、検出回路として用いることができる。また、ＧａＮ−ＦＥＴのＶG−ＩG特性の温度係数と組み合わせることにより、温度感度の検出にも利用できる。さらに、複数機能を単一素子で持たせることができるため、チップ面積を縮小できる。
【符号の説明】
【００６３】
Ｇ１  第１素子
Ｇ２  第２素子
Ｇ３  第３素子
Ｍ１  コントロール部
Ｍ２  ドライブ回路
Ｍ３  定電流生成回路
Ｍ４  温度検出回路
Ｒ１，Ｒ２  抵抗
１１  ＧａＮチップ
２１  ＭＩＣチップ
２２  第１定電流生成回路
２３  第２定電流生成回路
２４  コンパレータ
２５  ドライブ回路
２６  定電流生成回路
２７  基準電圧発生回路
【図１】
2015226033.tif 000003
【図２】
2015226033.tif 000004
【図３】
2015226033.tif 000005
【図４】
2015226033.tif 000006
【図５】
2015226033.tif 000007
【図６】
2015226033.tif 000008
【図７】
2015226033.tif 000009
【図８】
2015226033.tif 000010
【図９】
2015226033.tif 000011
【図１０】
2015226033.tif 000012
【図１１】
2015226033.tif 000013