(57)【要約】      （修正有）【課題】システム全体としての信頼性を向上させ得る通信分配装置を提案する。【解決手段】通信分配装置において、各マスタ装置にそれぞれ対応させた第１及び第２の送受信部と、スレーブ装置との間で通信フレームを送受する第３の送受信部と、マスタ装置又はスレーブ装置との間で産業用通信プロトコルに従った通信を行うための通信処理を実行するスレーブコントローラと、いずれかのマスタ装置から対応する一方の第１又は第２の送受信部に与えられた通信フレームを他方の第２又は第１の送受信部とスレーブコントローラとに分配すると共に、接続されたスレーブ装置から第３の送受信部に与えられた通信フレームをスレーブコントローラを介して各第１及び第２の送受信部にそれぞれ分配するよう各第１及び第２の送受信部とスレーブコントローラとの間を接続する分岐接続部とを設けた。【選択図】図３
2015128264.tif 000002
【特許請求の範囲】
【請求項１】
マスタ−スレーブ方式の産業用通信プロトコルが適用されたリモートＩ／Ｏシステムにおいて、少なくとも２つのマスタ装置と、１又は複数のスレーブ装置が接続されたネットワークとを接続する通信分配装置であって、
各前記マスタ装置にそれぞれ対応させて設けられ、対応する前記マスタ装置との間で通信フレームを送受する第１及び第２の送受信部と、
前記ネットワークが接続され、当該ネットワークを介して前記スレーブ装置との間で前記通信フレームを送受する第３の送受信部と、
前記第３の送受信部と双方向に通信できるように接続され、前記マスタ装置又は前記スレーブ装置との間で前記産業用通信プロトコルに従った通信を行うための通信処理を実行するスレーブコントローラと、
いずれかの前記マスタ装置から対応する一方の前記第１又は第２の送受信部に与えられた前記通信フレームを他方の前記第２又は第１の送受信部と前記スレーブコントローラとに分配すると共に、接続された前記スレーブ装置から前記第３の送受信部に与えられた前記通信フレームを前記スレーブコントローラを介して各前記第１及び第２の送受信部にそれぞれ分配するよう各前記第１及び第２の送受信部と前記スレーブコントローラとの間を接続する分岐接続部と
を備えることを特徴とする通信分配装置。
【請求項２】
前記産業用通信プロトコルは、イーサキャット（登録商標）プロトコルであり、
前記スレーブコントローラは、前記イーサキャット（登録商標）規格に準拠したスレーブコントローラである
ことを特徴とする請求項１に記載の通信分配装置。
【請求項３】
前記分岐接続部は、
少なくとも第１乃至第３のセレクタ部を備え、
前記第１のセレクタ部は、
第１の信号入力端が前記第１の送受信部の信号出力端と接続されると共に、第２の信号入力端が前記第２の送受信部の信号入力端と接続され、かつ信号出力端が前記スレーブコントローラのインポート側の受信ポートと接続され、
前記第２のセレクタ部は、
第１の信号入力端が前記スレーブコントローラの前記インポート側の送信ポートと接続されると共に、第２の信号入力端が前記第１のセレクタ部の前記第２の信号入力端と共に前記第２の送受信部と接続され、かつ信号出力端が前記第１の送受信部の信号入力端と接続され、
前記第３のセレクタ部は、
第１の信号入力端が前記第１のセレクタ部の前記第１の信号入力端と共に前記第１の送受信部の信号出力端と接続されると共に、第２の信号入力端が前記第２のセレクタ部の前記第１の信号入力端と共に前記スレーブコントローラの前記インポート側の前記送信ポートと接続され、かつ信号出力端が前記第３の送受信部の信号入力端と接続された
ことを特徴とする請求項１に記載の通信分配装置。
【請求項４】
前記第１乃至第３のセレクタ部は、
前記第１の信号入力端と接続され、当該第１の信号入力端に与えられた通信フレームを一時的に記憶する第１のバッファメモリと、
前記第２の信号入力端と接続され、当該第１の信号入力端に与えられた通信フレームを一時的に記憶する第２のバッファメモリと、
前記第１のバッファメモリに格納された前記通信フレームと、前記第２のバッファメモリに格納された前記通信フレームとが同時に出力されないように、前記第１及び第２のバッファメモリに格納された前記通信フレームの読み出しタイミングを制御する出力調停制御部と
を備えることを特徴とする請求項３に記載の通信分配装置。
【請求項５】
通信をモニタする通信モニタ用機器と接続される第４の送受信部を備え、
前記分岐接続部は、第４のセレクタ部を備え、
前記第４のセレクタ部は、
第１の信号入力端が前記第１のセレクタ部の前記信号出力端と接続されると共に、第２の信号入力端が前記第２のセレクタ部の前記第１の信号入力端及び前記第３のセレクタ部の第２の信号入力端と共に前記スレーブコントローラの前記インポート側の前記送信ポートと接続され、かつ信号出力端が前記第４の送受信部の信号入力端と接続された
ことを特徴とする請求項３に記載の通信分配装置。
【請求項６】
前記第１の送受信部及び当該第１の送受信部に対応する前記マスタ装置間のリンクと、前記第２の送受信部及び当該第２の送受信部に対応する前記マスタ装置間のリンクとがそれぞれ確保されているか否かを監視する監視部を備え、
前記監視部は、
前記第１の送受信部及び当該第１の送受信部に対応する前記マスタ装置間のリンクと、前記第２の送受信部及び当該第２の送受信部に対応する前記マスタ装置間のリンクとの何れか一方が切断された場合に、当該切断を前記スレーブコントローラに通知し、
前記スレーブコントローラは、
前記監視部から当該切断が通知された場合に、前記スレーブ装置から前記ネットワークを介して前記第３の送受信部に与えられた前記通信フレームを、送信元の前記スレーブ装置に送り返す
ことを特徴とする請求項１に記載の通信分配装置。
【請求項７】
前記第３の送受信部は、
前記ネットワークを介して接続された前記スレーブ装置との間のリンクが切断された場合に、当該切断を前記スレーブコントローラに通知し、
前記スレーブコントローラは、
前記第３の送受信部から当該切断が通知された場合に、前記マスタ装置から前記第１又は第２の送受信部に与えられた前記通信フレームを、送信元の前記マスタ装置に送り返す
ことを特徴とする請求項１に記載の通信分配装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信分配装置に関し、例えばスイッチングハブに適用して好適なものである。
【背景技術】
【０００２】
近年、マスタ−スレーブ方式の通信方式として、イーサネット（登録商標）ベースのフィールドバスシステムであるイーサキャット（Ether CAT：Ether for Control Automation Technology）（登録商標）が注目されている。
【０００３】
イーサキャット（登録商標）では、ネットワーク上を定期的に流れる通信フレーム（以下、これを定周期フレームと呼ぶ）を各スレーブがオンザフライで処理する。具体的に、各スレーブは、定周期フレームを受信すると、その定周期フレーム内の自己に割り当てられた領域にデータを読み書きすると同時にその通信フレームを次のスレーブにフォワードする。
【０００４】
スレーブにおけるデータの送受信処理は、そのスレーブに搭載されたイーサキャット（登録商標）スレーブコントローラにより高速に行われる。このためスレーブのネットワークパフォーマンスはそのスレーブのマイコン性能に依存しない。通常、各スレーブ内における定周期フレームの遅延は数〔ns〕程度しかなく、これによりデータ伝送の高速性とリアルタイム性とが確保されている。
【０００５】
このようなイーサキャット（登録商標）のデータ伝送の高速性及びリアルタイム性はリアルタイム制御が必要な工場やプラント等において有用であり、近年では、イーサキャット（登録商標）を適用した通信システムのリアルタイム性等を保証するための種々の発明が多く提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−７７７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、リモートＩ／Ｏシステムの通信方式としてイーサキャット（登録商標）方式等のマスタ−スレーブ方式の産業用通信プロトコルを利用する場合、マスタの冗長化を図るために汎用のイーサネット（登録商標）スイッチによって通信を複数のマスタに分配することが行われている。
【０００８】
この場合において、近年の産業用通信プロトコルでは、物理層、データリンク層にイーサネット（登録商標）が利用されているが、汎用のイーサネット（登録商標）スイッチは産業用イーサネット（登録商標）プロトコルのすべてに対応しているわけではない。
【０００９】
例えば、イーサキャット（登録商標）プロトコルでは、接続された次段の通信機器（制御装置やスレーブ）との間の通信が途絶えた場合、前段の通信機器から転送される通信フレームを次段の通信機器に転送することなく、前段の通信機器に戻すループバック機能や、システム運用中でのスレーブの追加又は削除を行えるホットコネクト機能などが規定されているが、汎用のイーサネット（登録商標）スイッチにこのようなループバック機能やホットコネクト機能が搭載されたものはない。
【００１０】
このため、例えば、通信方式としてイーサキャット（登録商標）方式を適用したリモートＩ／Ｏシステムにおいて、通信を複数のマスタに分配する通信分配装置として汎用のイーサネット（登録商標）スイッチを利用した場合、そのイーサネット（登録商標）スイッチと、当該イーサネット（登録商標）スイッチに接続された次段の通信機器との間の通信が途絶えた場合に、イーサネット（登録商標）スイッチから次段の通信機器に定周期フレームを転送することができず、定周期フレームがそのイーサネット（登録商標）スイッチ及び次段の通信機器間において消滅してしまうこととなる。
【００１１】
このように、マスタの冗長化を図るに際し、リモートＩ／Ｏシステムの通信方式に対応していない通信分配装置を利用すると通信に不具合が生じることがあり、システム全体としての信頼性が低下する問題がある。
【００１２】
本発明は以上の点を考慮してなされたもので、システム全体としての信頼性を向上させ得る通信分配装置を提案しようとするものである。
【課題を解決するための手段】
【００１３】
かかる課題を解決するため本発明においては、マスタ−スレーブ方式の産業用通信プロトコルが適用されたリモートＩ／Ｏシステムにおいて、少なくとも２つのマスタ装置と、１又は複数のスレーブ装置が接続されたネットワークとを接続する通信分配装置であって、各前記マスタ装置にそれぞれ対応させて設けられ、対応する前記マスタ装置との間で通信フレームを送受する第１及び第２の送受信部と、前記ネットワークが接続され、当該ネットワークを介して前記スレーブ装置との間で前記通信フレームを送受する第３の送受信部と、前記第３の送受信部と双方向に通信できるように接続され、前記マスタ装置又は前記スレーブ装置との間で前記産業用通信プロトコルに従った通信を行うための通信処理を実行するスレーブコントローラと、いずれかの前記マスタ装置から対応する一方の前記第１又は第２の送受信部に与えられた前記通信フレームを他方の前記第２又は第１の送受信部と前記スレーブコントローラとに分配すると共に、接続された前記スレーブ装置から前記第３の送受信部に与えられた前記通信フレームを前記スレーブコントローラを介して各前記第１及び第２の送受信部にそれぞれ分配するよう各前記第１及び第２の送受信部と前記スレーブコントローラとの間を接続する分岐接続部とを設けるようにした。
【００１４】
かかる通信分配装置では、マスタ装置から送信された通信フレームがそれぞれ他方のマスタ装置及びスレーブ装置に送信されると共に、スレーブ装置から送信される通信フレームが各マスタ装置にそれぞれ送信される。これによりマスタ装置の冗長化を図ることができる。またこの場合において、スレーブコントローラがリモートＩ／Ｏシステムに適用された産業用通信プロトコルに対応しているため、マスタ装置及びスレーブ装置間の通信に不具合が生じることはない。
【発明の効果】
【００１５】
本発明によれば、システム全体としての信頼性を向上させ得る通信分配装置を実現できる。
【図面の簡単な説明】
【００１６】
【図１】本実施の形態によるリモートＩ／Ｏシステムの全体構成を示すブロック図である。
【図２】（Ａ）−（Ｅ）は、イーサキャット（登録商標）プロトコルにおける定周期フレームのフレームフォーマットを示す概念図である。
【図３】第１及び第２のスイッチングハブの構成を示すブロック図である。
【図４】第１〜第４のセレクタ部の構成を示すブロック図である。
【図５】出力調停制御部の状態の説明に供する状態遷移図である。
【図６】第１及び第２のスイッチングハブの概略構成を示すブロック図である。
【図７】第１及び第２のスイッチングハブにおける定周期フレームの流れの説明に供するブロック図である。
【図８】第１及び第２のスイッチングハブにおける定周期フレームの流れの説明に供するブロック図である。
【図９】第１及び第２のスイッチングハブにおける定周期フレームの流れの説明に供するブロック図である。
【発明を実施するための形態】
【００１７】
以下図面について、本発明の一実施の形態を詳述する。
【００１８】
（１）本実施の形態によるリモートＩ／Ｏシステムの構成
図１は、ガスタービン発電プラント用のリモートＩ／Ｏシステム１の概略構成を示す。このリモートＩ／Ｏシステム１は、通信プロトコルとしてイーサキャット（登録商標）プロトコルが適用された通信システムであり、制御室内に設置された冗長化された２つの制御装置（以下、これらを第１及び第２の制御装置と呼ぶ）２Ａ，２Ｂを備えて構成される。
【００１９】
第１及び第２の制御装置２Ａ，２Ｂは、ガスタービン発電プラント全体を制御する制御装置であり、それぞれメインＣＰＵ（Central Processing Unit）１０Ａ，１０Ｂと、第１のマスタＣＰＵ１１Ａ，１１Ｂと、第２のマスタＣＰＵ１２Ａ，１２Ｂとを備える。
【００２０】
メインＣＰＵ１０Ａ，１０Ｂは、第１又は第２の制御装置２Ａ，２Ｂ全体の動作制御を司るプロセッサであり、内部バス１３Ａ，１３Ｂを介して接続された第１のマスタＣＰＵ１１Ａ，１１Ｂ及び第２のマスタＣＰＵ１２Ａ，１２Ｂにより収集されたリモートサイトの各種センサのセンサ出力と、図示しないメモリに格納された各種プログラムとに基づいて、リモートサイトに設置されたガスタービン（図示せず）を制御するための各種制御処理を実行する。
【００２１】
第１のマスタＣＰＵ１１Ａ，１１Ｂ及び第２のマスタＣＰＵ１２Ａ，１２Ｂは、接続されたＡ系又はＢ系のネットワーク３Ａ，３Ｂにおいてマスタとして機能するプロセッサである。第１のマスタＣＰＵ１１Ａ，１１Ｂは、リング型のネットワークトポロジを有するＡ系のネットワーク３Ａと接続され、第２のマスタＣＰＵ１２Ａ，１２Ｂは、リング型のネットワークトポロジを有するＢ系のネットワーク３Ｂと接続される。
【００２２】
Ａ系のネットワーク３Ａは、それぞれ制御室内に配置された第１及び第２のスイッチングハブ２０Ａ，２１Ａ並びに第１及び第４のメディアコンバータ２２Ａ，２５Ａと、リモートサイトに配置された第２及び第３のメディアコンバータ２３Ａ，２４Ａ並びにＡＩ（Analog Input）スレーブ２６Ａ、ＡＯ（Analog Output）スレーブ２７Ａ、ＤＩ（Digital Input）スレーブ２８Ａ及びＤＯ（Digital Output）スレーブ２９Ａとを備えて構成される。
【００２３】
そして第１のスイッチングハブ２０Ａ及び第１の制御装置２Ａの第１のマスタＣＰＵ１１Ａ間と、第１のスイッチングハブ２０Ａ及び第２の制御装置２Ｂの第１のマスタＣＰＵ１１Ｂ間と、第２のスイッチングハブ２１Ａ及び第１の制御装置２Ａの第１のマスタＣＰＵ１１Ａ間と、第２のスイッチングハブ２１Ａ及び第２の制御装置２Ｂの第１のマスタＣＰＵ１１Ｂ間とは、それぞれ100BASE-TXケーブル等のイーサネット（登録商標）カテゴリ５以上のケーブルを介して接続されている。
【００２４】
同様に、第１のスイッチングハブ２０Ａ及び第１のメディアコンバータ２２Ａ間と、第２のメディアコンバータ２３Ａ及びＡＩスレーブ２６Ａ間と、ＡＩスレーブ２６Ａ及びＡＯスレーブ２７Ａ間と、ＡＯスレーブ２７Ａ及びＤＩスレーブ２８Ａ間と、ＤＩスレーブ２８Ａ及びＤＯスレーブ２９Ａ間と、ＤＯスレーブ２９Ａ及び第３のメディアコンバータ２４Ａ間と、第４のメディアコンバータ２５Ａ及び第２のスイッチングハブ２１Ａ間も、イーサネット（登録商標）カテゴリ５以上のケーブルを介して接続されている。
【００２５】
これに対して第１のメディアコンバータ２２Ａ及び第２のメディアコンバータ２３Ａ間と、第３のメディアコンバータ２４Ａ及び第４のメディアコンバータ２５Ａ間とは、それぞれ100BASE-FXケーブル等の光ケーブル３２を介して接続されており、これによりリモートサイトが制御室から離反した場所に存在する場合においても、制御室及びリモートサイト間の通信時における信号の減衰を抑え得るようになされている。
【００２６】
Ｂ系のネットワーク３Ｂも、Ａ系のネットワーク３Ａと同様に、それぞれ制御室内に配置された第１及び第２のスイッチングハブ２０Ｂ，２１Ｂ並びに第１及び第４のメディアコンバータ２２Ｂ，２５Ｂと、リモートサイトに配置された第２及び第３のメディアコンバータ２３Ｂ，２４Ｂ並びにＡＩスレーブ２６Ｂ、ＡＯスレーブ２７Ｂ、ＤＩスレーブ２８Ｂ及びＤＯスレーブ２９Ｂとを備えて構成される。
【００２７】
そして第１のスイッチングハブ２０Ｂ及び第１の制御装置２Ａの第２のマスタＣＰＵ１２Ａ間と、第１のスイッチングハブ２０Ｂ及び第２の制御装置２Ｂの第２のマスタＣＰＵ１２Ｂ間と、第２のスイッチングハブ２１Ｂ及び第１の制御装置２Ａの第２のマスタＣＰＵ１２Ａ間と、第２のスイッチングハブ２１Ｂ及び第２の制御装置２Ｂの第２のマスタＣＰＵ１２Ｂ間とが、それぞれイーサネット（登録商標）カテゴリ５以上のケーブルを介して接続され、他のスレーブ間がＡ系のネットワーク３Ａと同様に相互に接続されている。
【００２８】
第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂは、イーサキャット（登録商標）スレーブコントローラが搭載された通信分配装置である。図１においては図示していないが、これら第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂは、通信をモニタするためのパーソナルコンピュータ等の通信モニタ用機器とそれぞれ接続される。また第１〜第４のメディアコンバータ２２Ａ〜２５Ａ，２２Ｂ〜２５Ｂは、いずれもイーサキャット（登録商標）スレーブコントローラが搭載された光伝送装置である。
【００２９】
ＡＩスレーブ２６Ａ，２６Ｂ、ＡＯスレーブ２７Ａ，２７Ｂ、ＤＩスレーブ２８Ａ，２８Ｂ及びＤＯスレーブ２９Ａ，２９Ｂは、それぞれイーサキャット（登録商標）スレーブコントローラが搭載されたＩ／Ｏスレーブである。なお、以下においては、適宜、ＡＩスレーブ２６Ａ、ＡＯスレーブ２７Ａ、ＤＩスレーブ２８Ａ及びＤＯスレーブ２９ＡをまとめてＩ／Ｏスレーブ３０Ａと呼び、ＡＩスレーブ２６Ｂ、ＡＯスレーブ２７Ｂ、ＤＩスレーブ２８Ｂ及びＤＯスレーブ２９ＢをまとめてＩ／Ｏスレーブ３０Ｂと呼ぶ。
【００３０】
ＡＩスレーブ２６Ａ，２６Ｂは、リモートサイトに配置された各アナログセンサにそれぞれ対応させてＡ系及びＢ系のネットワーク３Ａ，３Ｂ上にそれぞれ１又は複数設けられる。ＡＩスレーブ２６Ａ，２６Ｂは、アナログ／ディジタル変換器（図示せず）を備えて構成され、対応する信号分配器３１を介して与えられる対応するアナログセンサのセンサ出力をディジタル変換し、かくして得られたディジタル化されたセンサ出力（以下、これをセンサ情報と呼ぶ）を、後述のように第１又は第２の制御装置２Ａ，２Ｂの第１又は第２のマスタＣＰＵ１１Ａ，１１Ｂ，１２Ａ，１２Ｂから送信される定周期フレーム内の自己に割り当てられた領域に格納する機能を有する。なお、ここで言う「定周期フレーム内の自己に割り当てられた領域」とは、図２（Ｃ）について後述する自スレーブ用のイーサキャットデータグラム（EtherCAT Datagram）を指す。以下においても同様である。
【００３１】
またＡＯスレーブ２７Ａ，２７Ｂは、リモートサイトに配置されたアクチュエータ等の制御対象のアナログ機器にそれぞれ対応させてＡ系及びＢ系のネットワーク３Ａ，３Ｂ上にそれぞれ１又は複数設けられる。ＡＯスレーブ２７Ａ，２７Ｂは、ディジタル／アナログ変換器を備えて構成され、後述のように定周期フレーム内の自己に割り当てられた領域に格納されている制御情報を読み出してアナログ変換し、かくして得られたアナログ制御情報を対応する信号分配器３１に送出する機能を有する。この場合、信号分配器３１は、Ａ系及びＢ系のネットワーク３Ａ，３Ｂの対応するＡＯスレーブ２７Ａ，２７Ｂからそれぞれ与えられるアナログ制御情報の平均値を算出して、算出結果を対応する制御対象のアナログ機器に送信する。ただし、信号分配器３１がＡ系及びＢ系のネットワーク３Ａ，３Ｂの対応するＡＯスレーブ２７Ａ，２７Ｂからそれぞれ与えられるアナログ制御情報のうちの値が大きい又は小さい方や、予め定められた一方のネットワーク３Ａ，３ＢのＡＯスレーブ２７Ａ，２７Ｂから与えられるアナログ制御情報のみを対応する制御対象のアナログ機器に送信するようにしても良い。
【００３２】
ＤＩスレーブ２８Ａ，２８Ｂは、リモートサイトに配置された各ディジタルセンサにそれぞれ対応させてＡ系及びＢ系のネットワーク３Ａ，３Ｂ上にそれぞれ１又は複数設けられる。ＤＩスレーブ２８Ａ，２８Ｂは、対応する信号分配器３１を介して与えられる対応するディジタルセンサのセンサ出力（センサ情報）を定周期フレーム内の自己に割り当てられた領域に格納する機能を有する。
【００３３】
ＤＯスレーブ２９Ａ，２９Ｂは、リモートサイトに配置された制御対象のディジタル機器にそれぞれ対応させてＡ系及びＢ系のネットワーク３Ａ，３Ｂ上にそれぞれ１又は複数設けられる。ＤＯスレーブ２９Ａ，２９Ｂは、後述のように定周期フレーム内の自己に割り当てられた領域に格納されている制御情報を読み出して対応する信号分配器３１に送出する機能を有する。この場合、信号分配器３１は、Ａ系及びＢ系のネットワーク３Ａ，３Ｂの対応するＤＯスレーブ２９Ａ，２９Ｂからそれぞれ与えられる制御情報の平均値を算出して、算出結果を対応する制御対象のディジタル機器に送信する。ただし、信号分配器３１がＡ系及びＢ系のネットワーク３Ａ，３Ｂの対応するＤＯスレーブ２９Ａ，２９Ｂからそれぞれ与えられる制御情報のうちの値が大きい方又は小さい方や、予め定められた一方のネットワーク３Ａ，３ＢのＤＯスレーブ２９Ａ，２９Ｂから与えられる制御情報のみを対応する制御対象のディジタル機器に送信するようにしても良い。
【００３４】
かかる構成を有するリモートＩ／Ｏシステム１において、Ａ系のネットワーク３Ａにおける第１の制御装置２Ａの第１のマスタＣＰＵ１１Ａと、第２の制御装置２Ｂの第１のマスタＣＰＵ１１Ｂとの間の主従関係や、Ｂ系のネットワーク３Ｂにおける第１の制御装置２Ａの第２のマスタＣＰＵ１２Ａと、第２の制御装置２Ｂの第２のマスタＣＰＵ１２Ｂとの間の主従関係は、主従切替え器４により制御される。主従切替え器４は、通常時、第１の制御装置２Ａの第１及び第２のマスタＣＰＵ１１Ａ，１２Ａをそれぞれ主系に設定し、第２の制御装置２Ｂの第１及び第２のマスタＣＰＵ１１Ｂ，１２Ｂをそれぞれ従系に設定する。
【００３５】
主系に設定された第１の制御装置２Ａの第１のマスタＣＰＵ１１Ａは、通常時、Ａ系のネットワーク３Ａ上に存在するすべてのＩ／Ｏスレーブ３０Ａを通信対象とする、イーサキャット（登録商標）規格で規定された定周期フレームを一定周期（例えば１〔ms〕周期）でＡ系のネットワーク３Ａの第１のスイッチングハブ２０Ａに送信する。また第１のスイッチングハブ２０Ａは、第１の制御装置２Ａから送信される定周期フレームを第２の制御装置２Ｂの第１のマスタＣＰＵ１１Ｂ及びＡ系のネットワーク３Ａの第１のメディアコンバータ２２Ａに転送する。
【００３６】
第１のメディアコンバータ２２Ａは、第１のスイッチングハブ２０Ａから転送される定周期フレームを光信号に変換し、この光信号を光ケーブル３２を介して第２のメディアコンバータ２３Ａに送信する。また第２のメディアコンバータ２３Ａは、第１のメディアコンバータ２２Ａから送信される光信号を電気信号に変換し、かくして得られた定周期フレームをＡＩスレーブ２６Ａに転送する。
【００３７】
ＡＩスレーブ２６Ａは、定周期フレームを受信すると、その定周期フレーム内の自己に割り当てられた領域に、前回の定周期フレームを転送し終えてから今回の定周期フレームを受信するまでの間に取得したセンサ情報を格納する。そしてＡＩスレーブ２６Ａは、かかるセンサ情報を格納した定周期フレームを次段のスレーブ（図１ではＡＯスレーブ２７Ａ）に転送する。
【００３８】
またＡＯスレーブ２７Ａは、定周期フレームを受信すると、その定周期フレーム内の自己に割り当てられた領域に格納されている制御情報を読み出し、読み出した制御情報をアナログ変換して対応する信号分配器３１に送出すると共に、その定周期フレームを次段のスレーブ（図１ではＤＩスレーブ２８Ａ）に転送する。
【００３９】
ＤＩスレーブ２８Ａは、定周期フレームを受信すると、その定周期フレーム内の自己に割り当てられた領域に、前回の定周期フレームを転送し終えてから今回の定周期フレームを受信するまでの間に取得したセンサ情報を格納する。そしてＤＩスレーブ２８Ａは、かかるセンサ情報を格納した定周期フレームを次段のスレーブ（図１ではＤＯスレーブ２９Ａ）に転送する。
【００４０】
またＤＯスレーブ２９Ａは、定周期フレームを受信すると、受信した定周期フレーム内の自己に割り当てられた領域に格納されている制御情報を読み出し、読み出した制御情報を対応する信号分配器３１に送出すると共に、その定周期フレームを次段のスレーブ（図１では第３のメディアコンバータ２４Ａ）に転送する。
【００４１】
第３のメディアコンバータ２４Ａは、受信した定周期フレームを光信号に変換し、この光信号を光ケーブル３２を介して制御室内の第４のメディアコンバータ２５Ａに送信する。また第４のメディアコンバータ２５Ａは、第３のメディアコンバータ２４Ａから送信される光信号を電気信号に変換し、かくして得られた定周期フレームを第２のスイッチングハブ２１Ａに転送する。
【００４２】
第２のスイッチングハブ２１Ａは、第４のメディアコンバータ２５Ａから転送される定周期フレームを、第１の制御装置２Ａの第１のマスタＣＰＵ１１Ａ及び第２の制御装置２Ｂの第１のマスタＣＰＵ１１Ｂに送出する。そして定周期フレームを受信した第１の制御装置２Ａの第１のマスタＣＰＵ１１Ａは、ＡＩスレーブ２６ＡやＤＩスレーブ２８Ａがその定周期フレームに格納したセンサ情報を読み出し、読み出したセンサ情報をメインＣＰＵ１０Ａに引き渡す。
【００４３】
一方、このとき第１の制御装置２Ａの第２のマスタＣＰＵ１２Ａも、第１のマスタＣＰＵ１１Ａと同様に、Ｂ系のネットワーク３Ｂ上に存在するすべてのＩ／Ｏスレーブ３０Ｂを通信対象とする、イーサキャット（登録商標）規格で規定された定周期フレームを定期的に（第１のマスタＣＰＵ１１ＡがＡ系のネットワーク３Ａに定周期フレームを送信する周期と同じ周期で）Ｂ系のネットワーク３Ｂの第１のスイッチングハブ２０Ｂに送信する。またＢ系のネットワーク３Ｂの第１のスイッチングハブ２０Ｂは、かかる定周期フレームを第２の制御装置２Ｂの第２のマスタＣＰＵ１２Ｂ及びＢ系のネットワーク３Ｂの第１のメディアコンバータ２２Ｂに転送する。
【００４４】
この結果、この定周期フレームが上述したＡ系のネットワーク３Ａと同様にＢ系のネットワーク３Ｂ上で順次転送されてＢ系の第２のスイッチングハブ２１Ｂを介して第１の制御装置２Ａの第２のマスタＣＰＵ１２Ａに戻る。かくして、この定周期フレームを受信した第１の制御装置２Ａの第２のマスタＣＰＵ１２Ａは、Ｂ系のネットワーク３Ｂ上のＡＩスレーブ２６ＢやＤＩスレーブ２８Ｂがその定周期フレームに格納したセンサ情報を読み出し、読み出したセンサ情報をメインＣＰＵ１０Ａに引き渡す。
【００４５】
メインＣＰＵ１０Ａは、第１のマスタＣＰＵ１１Ａから与えられたセンサ情報と、第２のマスタＣＰＵ１１Ａから与えられたセンサ情報とに基づいてリモートサイトの各制御対象をそれぞれ所定状態に制御するためのコマンドやパラメータなどの制御情報を生成し、生成した制御情報を第１及び第２のマスタＣＰＵ１１Ａ，１２Ａに引き渡す。かくして第１及び第２のマスタＣＰＵ１１Ａ，１２Ａは、それぞれこれらの制御情報を対応する領域にそれぞれ格納した定周期フレームを生成し、生成した定周期フレームを次の送信タイミングでＡ系又はＢ系のネットワーク３Ａ，３Ｂの第１のスイッチングハブ２０Ａ，２０Ｂに送信する。
【００４６】
このようにして第１又は第２の制御装置２Ａ，２Ｂは、リモートサイトに配置された各アナログセンサ又は各ディジタルセンサのセンサ出力に基づいて、リモートサイトの各制御対象を所定状態にそれぞれ制御する。
【００４７】
他方、このとき従系に設定された第２の制御装置２Ｂでは、Ａ系のネットワーク３Ａの第２のスイッチングハブ２１Ａから第１のマスタＣＰＵ１１Ｂに送信される定周期フレームと、Ｂ系のネットワーク３Ｂの第２のスイッチングハブ２１Ｂから第２のマスタＣＰＵ１２Ｂに送信される定周期フレームとに基づいて上述の第１の制御装置２Ａと同様の処理が実行される。
【００４８】
ただし、第２の制御装置２Ｂの第１のマスタＣＰＵ１１Ｂ及び第２のマスタＣＰＵ１２Ｂは、かかる処理により生成した上述の制御情報が格納された定周期フレームを第１のスイッチングハブ２０Ａ，２０Ｂに送信することなく破棄する。従って、リモートＩ／Ｏシステム１では、通常時、主系に設定された第１の制御装置２Ａの第１及び第２のマスタＣＰＵ１１Ａ，１２Ａからそれぞれ出力される定周期フレームのみがＡ系又はＢ系のネットワーク３Ａ，３Ｂ上で伝送される。
【００４９】
一方、主従切替え器４は、主系に設定されている第１の制御装置２Ａの第１又は第２のマスタＣＰＵ１１Ａ，１２Ａに障害が発生した場合、その障害が発生した第１又は第２のマスタＣＰＵ１１Ａ，１２Ａが接続されているＡ系又はＢ系のネットワーク３Ａ，３Ｂのマスタを第２の制御装置２Ｂの第１又は第２のマスタＣＰＵ１１Ｂ，１２Ｂとするよう第１及び第２の制御装置２Ａ，２Ｂの主従の設定を切り替える。
【００５０】
そして主系に切り替えられた第２の制御装置２Ｂの第１又は第２のマスタＣＰＵ１１Ｂ，１２Ｂは、この後、上述のように生成した定周期フレームをＡ系又はＢ系の第１のスイッチングハブ２０Ａ，２０Ｂに送信し、これに対して従系に切り替えられた第１の制御装置２Ａの第１又は第２のマスタＣＰＵ１１Ａ，１２Ａは、この後、生成した定周期フレームを第１のスイッチングハブ２０Ａ，２０Ｂに送信することなく破棄する。この結果、第１の制御装置２Ａの第１又は第２のマスタＣＰＵ１１Ａ，１２Ａと、第２の制御装置２Ｂの対応する第１又は第２のマスタＣＰＵ１１Ｂ，１２Ｂとの主従関係が切り替えられた場合には、主系に切り替えられた第２の制御装置２Ｂの第１又は第２のマスタＣＰＵ１１Ｂ，１２Ｂから出力される定周期フレームのみが対応するＡ系又はＢ系のネットワーク３Ａ，３Ｂ上で伝送されることになる。
【００５１】
さらに本リモートＩ／Ｏシステム１において、障害又はケーブル切断などによりいずれかのスレーブ（第１〜第４のメディアコンバータ２０Ａ〜２５Ａ，２０Ｂ〜２５Ｂ及びＩ／Ｏスレーブ３０Ａ，３０Ｂ）にリンクダウンが発生して隣接するスレーブと通信できなくなった場合、そのリンクダウンが発生したスレーブと接続された正常なスレーブにおいて、受信した定周期フレームをその送信元に転送するループバック処理が行われる。
【００５２】
そして正系に設定されている第１及び第２の制御装置２Ａ，２Ｂの第１又は第２のマスタＣＰＵ１１Ａ，１１Ｂ，１２Ａ，１２Ｂは、かかるループバック処理により、ネットワーク３Ａ，３Ｂ上のすべてのスレーブに送信されずに定周期フレームが戻ってきた場合には、この後、第１のスイッチングハブ２０Ａ，２０Ｂに加えて第２のスイッチングハブ２１Ａ，２１Ｂに対してもネットワーク３Ａ，３Ｂ上の各スレーブを送信先とする定周期フレームを送信する。
【００５３】
この結果、リング型のネットワーク３Ａ，３Ｂの両端側から定周期フレームがそれぞれ送信され、これらの定周期フレームが、リンクダウンしたスレーブ又は切断されたケーブルと接続された正常なスレーブにおいてそれぞれ折り返されて元の経路を経由して第１及び第２の制御装置２Ａ，２Ｂの第１のマスタＣＰＵ１１Ａ，１２Ａ又は第２のマスタＣＰＵ１１Ｂ，１２Ｂに転送される。
【００５４】
このようにしてこのリモートＩ／Ｏシステム１においては、Ａ系やＢ系のネットワーク３Ａ，３Ｂを構成するいずれかのスレーブにリンクダウンが発生した場合においても、イーサネット（登録商標）規格において規定されたループバック機能を利用して、リンクダウンが発生したスレーブ以外のスレーブと第１及び第２の制御装置２Ａ，２Ｂとの間の通信を確保し得るようになされている。
【００５５】
なお、第１又は第２の制御装置２Ａ，２Ｂの第１のマスタＣＰＵ１１Ａ，１１Ｂや第２のマスタＣＰＵ１２Ａ，１２Ｂから出力される定周期フレームのフレームフォーマットを図２（Ａ）〜（Ｅ）に示す。
【００５６】
図２（Ａ）に示すように、定周期フレームは、14バイトのイーサネット（登録商標）ヘッダフィールド（Ethernet（登録商標） Header）と、最大1500バイトのイーサネット（登録商標）データフィールド（Ethernet（登録商標） Data）と、４バイトのＦＣＳ（Frame Check Sequence）フィールド（FCS）とから構成される。そしてイーサネット（登録商標）ヘッダフィールドには、その定周期フレームのあて先や送信元のアドレスが格納され、ＦＣＳフィールドには、ＣＲＣ（Cyclic Redundancy Check）コード等の定周期フレームの誤り検査用の情報が格納される。
【００５７】
またイーサネット（登録商標）データフィールドは、図２（Ｂ）に示すように、11ビットのデータ長フィールド（Length）と、１ビットのリザーブフィールド（Reserve）と、４ビットのタイプフィールド（Ty）と、44〜1498バイトのイーサキャットデータグラムフィールド（1…n EtherCAT Datagrams）とから構成される。そしてイーサキャットデータグラムフィールドには、図２（Ｃ）に示すように、その定周期フレームの送信対象となる各スレーブにそれぞれ対応付けられた１又は複数のイーサキャット用のフレーム（以下、これをイーサキャットデータグラムと呼ぶ）が格納され、データ長フィールドには、イーサキャットデータグラムフィールドに格納されているすべてのイーサキャットデータグラムの合計データ長が格納される。またリザーブフィールドには通常「０」に設定されたフラグが格納され、タイプフィールドには、イーサキャットデータグラムフィールドに格納されたデータのタイプを表すコード（イーサキャットの場合は「0x1」）が格納される。
【００５８】
各イーサキャットデータグラムフィールドは、図２（Ｄ）に示すように、10バイトのデータグラムヘッダフィールド（Datagram Header）と、最大1486バイトのデータフィールド（Data）と、２バイトのＷＫＣ（Working Counter）フィールドとから構成される。そして、データフィールドには、マスタ（第１又は第２の制御装置２Ａ，２Ｂの第１のマスタＣＰＵ１１Ａ，１１Ｂや第２のマスタＣＰＵ１２Ａ，１２Ｂ）が対応するスレーブに送信するデータ（本実施の形態においては上述の制御情報）、又は、そのスレーブがマスタに送信すべきデータ（本実施の形態においては上述のセンサ情報）が格納される。またＷＫＣフィールドには、イーサキャットデータグラムによって正常に処理された処理数に応じたカウント値が格納される。
【００５９】
さらにデータグラムヘッダフィールドは、図２（Ｅ）に示すように、８ビットのコマンドフィールド（Cmd）と、８ビットのインデックスフィールド（Idx）と、32ビットのアドレスフィールド（Address）と、11ビットのデータタイプフィールド（Len）と、３ビットのリザーブフィールド（R）と、１ビットの循環有無ビットフィールド（C）と、１ビットの継続有無ビットフィールド（M）と、16ビットのイーサキャット割込みリクエストレジスタフィールド（IRQ）とから構成される。
【００６０】
そしてコマンドフィールドには、マスタが対応するスレーブに発行したイーサキャットコマンドのコマンドタイプを表すコードが格納され、インデックスフィールドには、マスタからスレーブに送信すべきデータ又はスレーブからマスタに送信すべき情報が複数の定周期フレームに分割して格納される場合におけるそのデータの順番を表すインデックス番号が格納される。またアドレスフィールドには、対応するスレーブのアドレスが格納され、データタイプフィールドには、そのデータグラムヘッダに続くデータグラムのデータタイプが格納される。
【００６１】
さらに循環有無ビットフィールドには、その定周期フレームが既に対応するスレーブを循環しているか否かを表すフラグが格納される。そして、このフラグは、その定周期フレームが対応するスレーブを循環していない場合には「０」に設定され、その定周期フレームが対応するスレーブを既に循環している場合には、当該スレーブにより「１」に更新される。
【００６２】
また継続有無ビットフィールドには、そのデータグラムがその定周期フレームのイーサキャットデータグラムフィールド（図２（Ｂ））に格納された最後のデータグラムであるか否かを表すフラグが格納される。このフラグは、そのイーサキャットデータグラムがその定周期フレームのイーサキャットデータグラムフィールドに格納された最後のイーサキャットデータグラムである場合には「０」に設定され、最後のイーサキャットデータグラムでない場合には「１」に設定される。さらにイーサキャット割込みリクエストレジスタフィールドは、割込みリクエストを格納するレジスタとして利用される。
【００６３】
（２）第１及び第２のスイッチングハブの構成
図３は、本実施の形態による第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂの具体的な構成を示す。この図３からも明らかなように、第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂは、第１〜第４のＰＨＹ４０Ａ〜４０Ｂと、イーサキャット（登録商標）スレーブコントローラ４１と、第１及び第２のＰＨＹ４０Ａ，４０Ｂ並びにイーサキャット（登録商標）スレーブコントローラ４１間を接続する分岐接続部４２とを備えて構成される。
【００６４】
第１〜第４のＰＨＹ４０Ａ〜４０Ｄは、第１及び第２の制御装置２Ａ，２Ｂとの間や、第１のメディアコンバータ２２Ａ，２２Ｂ若しくは第４のメディアコンバータ２５Ａ，２５Ｂとの間で定周期フレームを送受する送受信装置である。第１のスイッチングハブ２０Ａ，２０Ｂの場合、第１のＰＨＹ４０Ａは第１の制御装置２Ａ、第２のＰＨＹ４０Ｂは第２の制御装置２Ｂ、第３のＰＨＹ４０Ｃは第１のメディアコンバータ２２Ａ，２２Ｂ、第４のＰＨＹ４０Ｄは通信モニタ用機器とそれぞれ接続され、第２のスイッチングハブ２１Ａ，２１Ｂの場合、第１のＰＨＹ４０Ａは第１の制御装置２Ａ、第２のＰＨＹ４０Ｂは第２の制御装置２Ｂ、第３のＰＨＹ４０Ｃは第４のメディアコンバータ２５Ａ，２５Ｂ、第４のＰＨＹ４０Ｄは通信モニタ用機器とそれぞれ接続される。
【００６５】
また第１〜第４のＰＨＹ４０Ａ〜４０Ｄには、それぞれリンク信号出力端が設けられており、第１及び第２のＰＨＹ４０Ａ，４０Ｂのリンク信号出力端がそれぞれアンド回路４３の第１又は第２の信号入力端と接続されると共に、アンド回路４３の信号出力端がイーサキャット（登録商標）スレーブコントローラ４１の第１のリンク信号入力端と接続されている。また第３のＰＨＹ４０Ｃのリンク信号出力端は、イーサキャット（登録商標）スレーブコントローラ４１の第２のリンク信号入力端と接続されている。
【００６６】
そして、第１及び第２のＰＨＹ４０Ａ，４０Ｂは、接続先の第１又は第２の制御装置２Ａ，２Ｂとのリンクが確保されている場合（接続先の第１又は第２の制御装置２Ａ，２Ｂと通信可能な場合）には、リンク信号出力端を介して論理「１」レベルのリンク信号をアンド回路４３に送信する一方、接続先の第１又は第２の制御装置２Ａ，２Ｂとのリンクが切断（接続先の第１又は第２の制御装置２Ａ，２Ｂと通信できなくなった）場合には、リンク信号の信号レベルを論理「０」レベルに切り替える。
【００６７】
また第３のＰＨＹ４０Ｃは、接続先の第１のメディアコンバータ２２Ａ，２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂとの間のリンクが確保されている場合（接続先の第１のメディアコンバータ２２Ａ，２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂと通信可能な場合）には、リンク信号出力端を介して論理「１」レベルのリンク信号をイーサキャット（登録商標）スレーブコントローラ４１に送信する一方、接続先の第１のメディアコンバータ２２Ａ，２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂとのリンクが切断（接続先の第１のメディアコンバータ２２Ａ，２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂと通信できなくなった）場合には、リンク信号の信号レベルを論理「０」レベルに切り替える。
【００６８】
イーサキャット（登録商標）スレーブコントローラ４１は、上述のようにイーサキャット（登録商標）規格に準拠したスレーブコントローラであり、第１又は第２の制御装置２Ａ，２Ｂや、スレーブ（第１のメディアコンバータ２２Ａ，２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂ）との間でイーサキャット（登録商標）プロトコルに従った通信を行うための通信処理を実行する。イーサキャット（登録商標）スレーブコントローラ４１には、イーサネット（登録商標）規格で規定されているループバック機能等の各種機能が搭載されている。
【００６９】
例えば、イーサキャット（登録商標）スレーブコントローラ４１は、アンド回路４３から上述の第１のリンク信号入力端に与えられるリンク信号の信号レベルが論理「０」レベルとなった場合（つまり第１の制御装置２Ａ及び第１のＰＨＹ４０Ａ間のリンクと、第２の制御装置２Ｂ及び第２のＰＨＹ４０Ｂ間のリンクとの少なくとも一方が切断された場合）には、その後、第３のＰＨＹ４０Ｃ経由で入力する定周期フレームを折り返して送信元の第１のメディアコンバータ２２Ａ，２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂに送り返すループバック処理を実行する。
【００７０】
またイーサキャット（登録商標）スレーブコントローラ４１は、第３のＰＨＹ４０Ｃから上述の第２のリンク信号入力端に与えられるリンク信号の信号レベルが論理「０」レベルとなった場合（つまり第３のＰＨＹ４０Ｃと第１のメディアコンバータ２２Ａ，２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂとの間のリンクが切断された場合）には、その後、第１又は第２のＰＨＹ４０Ａ，４０Ｂ経由で入力する定周期フレームを折り返して送信元の第１又は第２の制御装置２Ａ，２Ｂに送り返すループバック処理を実行する。
【００７１】
分岐接続部４２は、第１又は第２の制御装置２Ａ，２Ｂから第１又は第２のＰＨＹ４０Ａ，４０Ｂに与えられた定周期フレームを他方の第２又は第１のＰＨＹ４０Ｂ，４０Ａとイーサキャット（登録商標）スレーブコントローラ４１とに分配すると共に、接続されたスレーブ（第１のメディアコンバータ２２Ａ２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂ）から第３のＰＨＹ４０Ｃに与えられる定周期フレームをイーサキャット（登録商標）スレーブコントローラ４１を介して第１及び第２のＰＨＹ４０Ａ，４０Ｂにそれぞれ分配するよう第１及び第２のＰＨＹ４０Ａ，４０Ｂとイーサキャット（登録商標）スレーブコントローラ４１との間を接続するＭＩＩ（Media Independent Interface）インタフェースである。この分岐接続部４２は、第１〜第４のセレクタ部４４Ａ〜４４Ｄを備えて構成される。
【００７２】
そして第１のセレクタ部４４Ａは、第１の信号入力端が第１のＰＨＹ４０Ａの信号出力端と接続されると共に、第２の信号入力端が第２のＰＨＹ４０Ｂの信号出力端と接続されている。また第１のセレクタ部４４Ａの信号出力端は、イーサキャット（登録商標）スレーブコントローラ４１のインポート側の受信ポートと接続されている。
【００７３】
また第２のセレクタ部４４Ｂは、第１の信号入力端がイーサキャット（登録商標）スレーブコントローラ４１のインポート側の送信ポートと接続されると共に、第２の信号入力端が、第１のセレクタ部４４Ａの第２の信号入力端と共に第２のＰＨＹ４０Ｂの信号出力端と接続されている。また第２のセレクタ部４４Ｂの信号出力端は、第１のＰＨＹ４０Ａの信号入力端と接続されている。
【００７４】
第３のセレクタ部４４Ｃは、第１の信号入力端が第１のセレクタ部４４Ａの第１の信号入力端と共に第１のＰＨＹ４０Ａの信号出力端と接続されると共に、第２の信号入力端が第２のセレクタ部４４Ｂの第１の信号入力端と共にイーサキャット（登録商標）スレーブコントローラ４１のインポート側の送信ポートと接続されている。また第３のセレクタ部４４Ｃの信号出力端は、第２のＰＨＹ４０Ｂの信号入力端と接続されている。
【００７５】
第４のセレクタ部４４Ｄは、第１の信号入力端が第１のセレクタ部４４Ａの信号出力端と接続されると共に、第２の信号入力端が、第２のセレクタ部４４Ｂの第１の信号入力端及び第３のセレクタ部４４Ｃの第２の信号入力端と共にイーサキャット（登録商標）スレーブコントローラ４１のインポート側の送信ポートと接続されている。また第４のセレクタ部４４Ｄの信号出力端は、第４のＰＨＹ４０Ｄの信号入力端と接続されている。
【００７６】
なおイーサキャット（登録商標）スレーブコントローラ４１のアウトポート側は、ＭＩＩインタフェースを介して、信号入力端が第３のＰＨＹ４０Ｃの信号出力端と接続され、信号出力端が第３のＰＨＹ４０Ｃの信号入力端と接続されており、これによりイーサキャット（登録商標）スレーブコントローラ４１及び第３のＰＨＹ４０Ｃが双方向に通信できるようになされている。
【００７７】
図４は、第１〜第４のセレクタ部４４Ａ〜４４Ｄの具体的な構成を示す。この図４からも明らかなように、第１〜第４のセレクタ部４４Ａ〜４４Ｄは、第１の信号入力端４４ＩＰ１に対応させて設けられた第１のバッファメモリ５０Ａ、第１のデータ管理部５１Ａ及び第１のリード制御部５２Ａと、第２の信号入力端４４ＩＰ２に対応させて設けられた第２のバッファメモリ５０Ｂ、第２のデータ管理部５１Ｂ及び第２のリード制御部５２Ｂと、セレクタ回路５３及び出力調停制御部５４とを備えて構成される。
【００７８】
第１のバッファメモリ５０Ａは、第１の信号入力端４４ＩＰ１に与えられた定周期フレームを一時的に記憶（バッファリング）するためのメモリであり、例えばＦＩＦＯ（First-In,First-Out）メモリから構成される。
【００７９】
また第１のデータ管理部５１Ａは、第１のバッファメモリ５０Ａに格納されている定周期フレームのフレーム数と、これら定周期フレームごとのデータ数（ワード数）とをカウントするカウンタ機能を備える。第１のデータ管理部５１Ａは、第１のバッファメモリ５０Ａに格納されている定周期フレームのうち、当該第１のバッファメモリ５０Ａに格納された時間が最も古い定周期フレーム（以下、これを最古定周期フレームと呼ぶ）のフレーム数を第１のリード制御部５２Ａに通知（公開）する。
【００８０】
第１のリード制御部５２Ａは、第１のバッファメモリ５０Ａに格納された定周期フレームの読み出しを制御するメモリコントローラである。第１のリード制御部５２Ａは、第１のバッファメモリ５０Ａに定周期フレームが格納されている場合、定周期フレームの読出し許可である出力権の付与を出力調停制御部５４に要求する。そして第１のリード制御部５２Ａは、出力調停制御部５４から出力権が付与された場合、最古定周期フレームを出力するよう第１のバッファメモリ５０Ａを制御する。また第１のリード制御部５２Ａは、第１のバッファメモリ５０Ａから１つ分の定周期フレームの出力が完了すると、フレーム出力完了通知を出力調停制御部５４に送信する。
【００８１】
一方、第２のバッファメモリ５０Ｂは、第２の信号入力端４４ＩＰ２に与えられた定周期フレームをバッファリングするためのメモリであり、第１のバッファメモリ５０Ａと同様に、例えばＦＩＦＯメモリから構成される。
【００８２】
また第２のデータ管理部５１Ｂは、第２のバッファメモリ５０Ｂに格納されている定周期フレームのフレーム数と、これら定周期フレームのデータ数とをカウントするカウンタ機能を備える。第２のデータ管理部５１Ｂは、第２のバッファメモリ５０Ｂに格納されている定周期フレームのうちの最古定周期フレームのフレーム数を第２のリード制御部５２Ｂに通知（公開）する。
【００８３】
第２のリード制御部５２Ｂは、第２のバッファメモリ５０Ｂに格納された定周期フレームの読み出しを制御するメモリコントローラである。第２のリード制御部５２Ｂは、第２のバッファメモリ５０Ｂに定周期フレームが格納されている場合、定周期フレームの出力権の付与を出力調停制御部５４に要求する。そして第２のリード制御部５２Ｂは、出力調停制御部５４から出力権が付与された場合、最古定周期フレームを出力するよう第２のバッファメモリ５０Ｂを制御する。また第２のリード制御部５２Ｂは、第２のバッファメモリ５０Ｂからの最古定周期フレームの出力が完了すると、フレーム出力完了通知を出力調停制御部５４に送信する。
【００８４】
セレクタ回路５３は、第１の信号入力端が第１のバッファメモリ５０Ａと接続されると共に、第２の信号入力端が第２のバッファメモリ５０Ｂと接続され、信号出力端が実装先の第１〜第４のセレクタ部４４Ａ〜４４Ｄの信号出力端４４ＯＰと接続される。セレクタ回路５３は、第１及び第２の信号入力端のうち出力調停制御部５４により指定された１つの第１又は第２の信号入力端を選択して、当該第１又は第２の信号入力端に与えられる定周期フレームを選択的に出力する。
【００８５】
出力調停制御部５４は、第１のバッファメモリ５０Ａに格納されている定周期フレームと、第２のバッファメモリ５０Ｂに格納されている定周期フレームとが同時に出力されないように第１及び第２のバッファメモリ５０Ａに，５０Ｂにそれぞれ格納されている定周期フレームの読み出しタイミングを制御する機能を有し、第１又は第２のリード制御部５２Ａ，５２Ｂからの要求に応じて、上述の出力権をその第１又は第２のリード制御部５２Ａ，５２Ｂに付与する。出力調停制御部５４は、出力権の付与要求が第１及び第２のリード制御部５２Ａ，５２Ｂの双方から与えられた場合、より早く要求してきた第１又は第２のリード制御部５２Ａ，５２Ｂに出力権を付与する。また出力調停制御部５４は、第１のリード制御部５２Ａに出力権を付与した場合には、セレクタ回路５３を制御することにより第１の信号入力端に入力する定周期フレームを出力させ、第２のリード制御部５２Ｂに出力権を付与した場合には、第２の信号入力端に入力する定周期フレームを出力させる。
【００８６】
かかる構成を有する第１〜第４のセレクタ部４４Ａ〜４４Ｄにおいて、第１又は第２の信号入力端４４ＩＰ１，４４ＩＰ２に与えられた定周期フレームのフレームデータは、その第１又は第２の信号入力端４４ＩＰ１，４４ＩＰ２と接続された第１又は第２のバッファメモリ５０Ａ，５０Ｂに格納される。
【００８７】
このときその第１又は第２の信号入力端４４ＩＰ１，４４ＩＰ２と接続された第１又は第２のデータ管理部５１Ａ，５１Ｂは、定周期フレームのフレームデータが第１又は第２のバッファメモリ５０Ａ，５０Ｂに書き込みが開始されたタイミングで、第１又は第２のバッファメモリ５０Ａ，５０Ｂに格納されている定周期フレームのフレーム数をカウントしているカウンタ（以下、これを定周期フレーム数カウンタと呼ぶ）のカウント値をインクリメント（「１」だけカウントアップ）すると共に、その定周期フレームのデータ数を、その定周期フレームに対応付けて設けたカウンタ（以下、これをデータ数カウンタと呼ぶ）によりカウントする。そして第１又は第２のデータ管理部５１Ａ，５１Ｂは、その定周期フレームの第１又は第２のバッファメモリ５０Ａ，５０Ｂへの書き込みが完了すると、カウント処理を終了して、次の定周期フレームの入力を待つ。
【００８８】
また第１及び第２のデータ管理部５１Ａ，５１Ｂは、この後、対応する第１又は第２のバッファメモリ５０Ａ，５０Ｂに格納されている定周期フレームのうちの最古定周期フレームに対応付けたデータ数カウンタのカウント値を、対応する第１又は第２のリード制御部５２Ａ，５２Ｂに通知（公開）する。
【００８９】
第１及び第２のリード制御部５２Ａ，５２Ｂは、対応する第１又は第２のデータ管理部５１Ａ，５１Ｂから通知される最古定周期フレームのデータ数カウンタのカウント値が「０」でない場合には、出力調停制御部５４に対して出力権の付与を要求する。
【００９０】
出力調停制御部５４は、第１又は第２のリード制御部５２Ａ，５２Ｂから出力権の付与要求が与えられると、他方の第２又は第１のリード制御部５２Ｂ，５２Ａに出力権を付与していない場合には、出力権の付与を要求してきた第１又は第２のリード制御部５２Ａ，５２Ｂに出力権を付与する。また出力調停制御部５４は、これと併せてそのとき出力権を付与した第１又は第２のリード制御部５２Ａ，５２Ｂに対応する信号出力端を選択するようセレクタ回路５３を制御する。
【００９１】
そして出力調停制御部５４から出力権が付与された第１又は第２のリード制御部５２Ａ，５２Ｂは、対応する第１又は第２のバッファメモリ５０Ａ，５０Ｂを制御することにより、最古定周期フレームのデータ出力を開始させる。この結果、対応する第１又は第２のバッファメモリ５０Ａ，５０Ｂから最古定周期フレームのデータがワード単位で連続的に出力され、このデータがセレクタ回路５３及び信号出力端４４ＯＰを介してその第１〜第４のセレクタ部４４Ａ〜４４Ｄの外部に出力される。
【００９２】
この際、第１又は第２のリード制御部５２Ａ，５２Ｂは、対応する第１又は第２のバッファメモリ５０Ａ，５０Ｂから最古定周期フレームのデータが１ワード分だけ出力されるごとに、対応する第１又は第２のデータ管理部５１Ａ，５１Ｂに対してリード通知を送信する。また第１又は第２のデータ管理部５１Ａ，５１Ｂは、対応する第１又は第２のリード制御部５２Ａ，５２Ｂからリード通知が与えられるごとに、最古定周期フレームと対応付けたデータ数カウンタのカウント値をデクリメント（「１」だけカウントダウン）する。
【００９３】
そして第１又は第２のリード制御部５２Ａ，５２Ｂは、やがて第１又は第２のデータ管理部５１Ａ，５１Ｂから通知される、対応する第１又は第２のバッファメモリ５０Ａ，５０Ｂから読み出されている最古定周期フレームのデータ数カウンタのカウント値が「０」となると、第１又は第２のバッファメモリ５０Ａ，５０Ｂからのデータの読み出しを停止し、出力調停制御部５４に対してフレーム出力完了通知を送信する。
【００９４】
また、第１又は第２のデータ管理部５１Ａ，５１Ｂは、最古定周期フレームと対応付けられたデータ数カウンタのカウント値が「０」となると、この後、対応する第１又は第２のバッファメモリ５０Ａ，５０Ｂに他の定周期フレームが格納されている場合には、その定周期フレームと対応付けられたデータ数カウンタのカウント値を対応する第１又は第２のリード制御部５２Ａ，５２Ｂに通知し、第１又は第２のバッファメモリ５０Ａ，５０Ｂに定周期フレームが格納されていない場合には、フレーム数カウンタのカウント値としてそのまま「０」を対応する第１又は第２のリード制御部５２Ａ，５２Ｂに通知し続ける。
【００９５】
以上のようにして、第１〜第４のセレクタ部４４Ａ〜４４Ｄは、自己の第１及び第２の信号入力端４４ＩＰ１，４４ＩＰ２に与えられた定周期フレームを必要に応じてバッファリングしながら、その第１〜第４のセレクタ部４４Ａ〜４４Ｄの信号出力端４４ＯＰから順次出力する。
【００９６】
なお、第１〜第４のセレクタ部４４Ａ〜４４Ｄにおける出力調停制御部５４の状態遷移の様子を図５に示す。この図５に示すように、出力調停制御部５４の状態としては、第１〜第５の状態ＳＴ１〜ＳＴ５がある。
【００９７】
第１の状態ＳＴ１は、第１及び第２のリード制御部５２Ａ，５２Ｂのいずれにも出力権を付与していない状態である。また第２の状態ＳＴ２は、第１のリード制御部５２Ａに出力権を付与した後、当該第１のリード制御部５２Ａからのフレーム出力完了通知を受領していない状態であり、第３の状態ＳＴ３は、第２のリード制御部５２Ｂに出力権を付与した後、当該第２のリード制御部５２Ｂからのフレーム出力完了通知を受領していない状態である。さらに第４の状態ＳＴ４は、第１のリード制御部５２Ａに出力権を付与し、第２のリード制御部５２Ｂへの出力権の付与を保留している状態であり、第５の状態ＳＴ５は、第２のリード制御部５２Ｂに出力権を付与し、第１のリード制御部５２Ａへの出力権の付与を保留している状態である。
【００９８】
そして出力調停制御部５４は、第１の状態ＳＴ１にある場合において、第１のリード制御部５２Ａから出力権の付与要求が与えられた場合には、その第１のリード制御部５２Ａに出力権を付与することにより第２の状態ＳＴ２に遷移し、第２のリード制御部５２Ｂから出力権の付与要求が与えられた場合には、その第２のリード制御部５２Ｂに出力権を付与することにより第３の状態ＳＴ３に遷移する。そして出力調停制御部５４は、第２又は第３の状態ＳＴ２，ＳＴ３にある場合において、出力権を付与した第１又は第２のリード制御部５２Ａ，５２Ｂからのフレーム出力完了通知を受信すると第１の状態ＳＴ１に戻る。
【００９９】
これに対して出力調停制御部５４は、第２又は第３の状態ＳＴ２，ＳＴ３にある場合において、出力権を付与した第１又は第２のリード制御部５２Ａ，５２Ｂとは異なる第２又は第１のリード制御部５２Ｂ，５２Ａから出力権の付与要求が与えられると、第４又は第５の状態ＳＴ４，ＳＴ５に遷移する。そして出力調停制御部５４は、第４又は第５の状態ＳＴ４，ＳＴ５にある場合において、先行して出力権を付与した第１又は第２のリード制御部５２Ａ、５２Ｂからのフレーム出力完了通知を受信すると、そのとき保留としていた出力権を第２又は第１のリード制御部５２Ｂ，５２Ａに付与することにより第３又は第２の状態ＳＴ３，ＳＴ２に遷移する。
【０１００】
そして出力調停制御部５４は、この後、第１又は第２のリード制御部５２Ａ，５２Ｂからの出力権の付与要求やフレーム出力完了通知に基づいて、上述と同様にして状態を順次切り替えながら、第１又は第２のリード制御部５２Ａ，５２Ｂからの要求に応じて、その第１又は第２のリード制御部５２Ａ，５２Ｂに出力権を付与する。
【０１０１】
（３）第１及び第２のスイッチングハブにおける定周期フレームのデータの流れ
次に、第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂにおける定周期フレームのデータの流れを図６〜図９を参照して説明する。なお図７〜図９において、「ＥＳＣ」はイーサキャット（登録商標）スレーブコントローラ４１を表し、「Ｓ１」〜「Ｓ４」は、それぞれ第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂの第１〜第４のセレクタ部４４Ａ〜４４Ｄを表す。
【０１０２】
まず、第１の制御装置２Ａが主系に設定されている場合、当該第１の制御装置２Ａから出力された定周期フレームは、第１のスイッチングハブ２０Ａ，２０Ｂの第１のＰＨＹ４０Ａを介して第１のセレクタ部４４Ａ及び第３のセレクタ部４４Ｃに与えられ、これら第１のセレクタ部４４Ａの第１のバッファメモリ５０Ａと、第３のセレクタ部４４Ｃの第１のバッファメモリ５０Ａとに一時的に格納される（図７のＳＰ１，ＳＰ２）。そして第３のセレクタ部４４Ｃの第１のバッファメモリ５０Ａに格納された定周期フレームは、この後、当該第１のバッファメモリ５０Ａから読み出されて第２のＰＨＹ４０Ｂに与えられ、当該第２のＰＨＹ４０Ｂを介して第２の制御装置２Ｂに送信される（図７のＳＰ３，ＳＰ４）。
【０１０３】
また第１のセレクタ部４４Ａの第１のバッファメモリ５０Ａに格納された定周期フレームは、この後、当該第１のバッファメモリ５０Ａから読み出されてイーサキャット（登録商標）スレーブコントローラ４１及び第４のセレクタ部４４Ｄに与えられる（図７のＳＰ６，ＳＰ７）。
【０１０４】
そしてイーサキャット（登録商標）スレーブコントローラ４１に与えられた定周期フレームは、この後、当該イーサキャット（登録商標）スレーブコントローラ４１において何らの処理も施されることなく（つまりそのイーサキャット（登録商標）スレーブコントローラ４１をスルーして）第３のＰＨＹ４０Ｃに与えられ、当該第３のＰＨＹ４０Ｃを介して次段のスレーブ（第１のスイッチングハブ２０Ａ，２０Ｂの場合には第１のメディアコンバータ２２Ａ，２２Ｂ、第２のスイッチングハブ２１Ａ，２１Ｂの場合には第４のメディアコンバータ２５Ａ，２５Ｂ）に送信される（図７のＳＰ８，ＳＰ９）。
【０１０５】
また第４のセレクタ部４４Ｄに与えられた定周期フレームは、第４のセレクタ部４４Ｄの第１のバッファメモリ５０Ａに一時的に格納された後に当該第１のバッファメモリ５０Ａから読み出されて第４のＰＨＹ４０Ｄに与えられ、当該第４のＰＨＹ４０Ｄを介して通信モニタ用機器６０に送信される（図７のＳＰ１０，ＳＰ１１）。
【０１０６】
一方、第２の制御装置２Ｂが主系に設定されている場合、当該第２の制御装置２Ｂから出力された定周期フレームは、第１のスイッチングハブ２０Ａ，２０Ｂの第２のＰＨＹ４０Ｂを介して第１のセレクタ部４４Ａ及び第２のセレクタ部４４Ｂに与えられ、これら第１のセレクタ部４４Ａの第２のバッファメモリ５０Ｂと、第２のセレクタ部４４Ｂの第２のバッファメモリ５０Ｂとに一時的に格納される（図８のＳＰ２０，ＳＰ２１）。
【０１０７】
そして第２のセレクタ部４４Ｂの第２のバッファメモリ５０Ｂに格納された定周期フレームは、この後、当該第２のバッファメモリ５０Ｂから読み出されて第１のＰＨＹ４０Ａに与えられ、当該第１のＰＨＹ４０Ａを介して第１の制御装置２Ａに送信される（図８のＳＰ２２，ＳＰ２３）。
【０１０８】
また第１のセレクタ部４４Ａの第２のバッファメモリ５０Ｂに格納された定周期フレームは、この後、当該第２のバッファメモリ５０Ｂから読み出されてイーサキャット（登録商標）スレーブコントローラ４１及び第４のセレクタ部４４Ｄに与えられる（図８のＳＰ２５，ＳＰ２６）。
【０１０９】
そしてイーサキャット（登録商標）スレーブコントローラ４１に与えられた定周期フレームは、この後、上述と同様に当該イーサキャット（登録商標）スレーブコントローラ４１及び第３のＰＨＹ４０Ｃを順次介して次段のスレーブに送信される（図８のＳＰ２７、ＳＰ２８）。また第４のセレクタ部４４Ｄに与えられた定周期フレームも上述と同様にして、第４のセレクタ部４４Ｄの第１のバッファメモリ５０Ａに一時的に格納された後に当該第１のバッファメモリ５０Ａから読み出されて第４のＰＨＹ４０Ｄに与えられ、当該第４のＰＨＹ４０Ｄを介して通信モニタ用機器６０に送信される（図８のＳＰ２９，ＳＰ３０）。
【０１１０】
他方、スレーブ（第１のスイッチングハブ２０Ａ，２０Ｂの場合には第１のメディアコンバータ２２Ａ，２２Ｂ、第２のスイッチングハブ２１Ａ，２１Ｂの場合には第４のメディアコンバータ２５Ａ，２５Ｂ）から第１のスイッチングハブ２０Ａ，２０Ｂ又は第２のスイッチングハブ２１Ａ，２１Ｂに送信された定周期フレームは、第３のＰＨＹ４０Ｃを介してイーサキャット（登録商標）スレーブコントローラ４１のアウトポート側の受信ポートに送信される（図９のＳＰ４０，ＳＰ４１）。
【０１１１】
この定周期フレームは、この後、イーサキャット（登録商標）スレーブコントローラ４１において何らの処理も施されることなく第２〜第４のセレクタ部４４Ｂ〜４４Ｄに与えられ、第２のセレクタ部４４Ｂの第１のバッファメモリ５０Ａ、第３のセレクタ部４４Ｃの第２のバッファメモリ５０Ｂ及び第４のセレクタ部４４Ｄの第２のバッファメモリ５０Ｂにそれぞれ一時的に格納される（図９のＳＰ４２〜ＳＰ４４）。
【０１１２】
そして第２のセレクタ部４４Ｂの第１のバッファメモリ５０Ａに格納された定周期フレームは、この後、当該第１のバッファメモリ５０Ａから読み出されて第１のＰＨＹ４０Ａに与えられ、当該第１のＰＨＹ４０Ａを介して第１の制御装置２Ａに送信される（図９のＳＰ４５，ＳＰ４６）。
【０１１３】
また第３のセレクタ部４４Ｃの第２のバッファメモリ５０Ｂに格納された定周期フレームは、この後、当該第２のバッファメモリ５０Ｂから読み出されて第２のＰＨＹ４０Ｂに与えられ、当該第２のＰＨＹ４０Ｂを介して第２の制御装置２Ｂに送信される（図９のＳＰ４７，ＳＰ４８）。
【０１１４】
さらに第４のセレクタ部４４Ｄの第２のバッファメモリ５０Ｂに格納された定周期フレームは、この後、当該第２のバッファメモリ５０Ｂから読み出されて第４のＰＨＹ４０Ｄに与えられ、当該第４のＰＨＹ４０Ｄを介して通信モニタ用機器６０に送信される（図９のＳＰ４９，ＳＰ５０）。
【０１１５】
このように本実施の形態による第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂにおいては、第１〜第４のＰＨＹ４０Ａ〜４０Ｄのいずれかを介して入力した定周期フレームがその第１のスイッチングハブ２０Ａ，２０Ｂ又は第２のスイッチングハブ２１Ａ，２１Ｂの内部において分配されて他のすべての第１〜第４のＰＨＹ４０Ａ〜４０Ｄをそれぞれ介して当該第１のスイッチングハブ２０Ａ，２０Ｂ又は第２のスイッチングハブ２１Ａ，２１Ｂと接続された機器（第１の制御装置２Ａ、第２の制御装置２Ｂ、スレーブ又は通信モニタ用機器６０）に送信し得るようになされている。
【０１１６】
（４）本実施の形態の効果
以上のように本実施の形態のリモートＩ／Ｏシステム１では、第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂにイーサキャット（登録商標）スレーブコントローラ４１を搭載し、第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂの内部において、第１又は第２の制御装置２Ａ，２Ｂから一方の第１又は第２のＰＨＹ２０Ａ，２０Ｂに与えられる定周期フレームを他方の第２又は第１のＰＨＹ２０Ｂ，２０Ａとイーサキャット（登録商標）スレーブコントローラ４１とに分配すると共に、第１のメディアコンバータ２２Ａ，２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂから第３のＰＨＹ４０Ｃに与えられる定周期フレームをイーサキャット（登録商標）スレーブコントローラ４１を介して第１及び第２のＰＨＹ４０Ａ，４０Ｂにそれぞれ配分できるように、第１及び第２のＰＨＹ４０Ａ，４０Ｂとイーサキャット（登録商標）スレーブコントローラ４１との間を分岐接続部４２により接続するようにしているため、イーサキャット（登録商標）規格において規定されているループバック機能や、ホットコネクト機能などの機能を第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂに持たせることができる。
【０１１７】
従って、例えば第１のスイッチングハブ２０Ａ，２０Ｂ又は第２のスイッチングハブ２１Ａ，２１Ｂと第１又は第２の制御装置２Ａ，２Ｂとの間や、第１のスイッチングハブ２０Ａ，２０Ｂ又は第２のスイッチングハブ２１Ａ，２１Ｂと第１のメディアコンバータ２２Ａ，２２Ｂ又は第４のメディアコンバータ２５Ａ，２５Ｂとの間のリンクが切断された場合においても、対応する第１のスイッチングハブ２０Ａ，２０Ｂ又は第２のスイッチングハブ２１Ａ，２１Ｂにおいてループバック処理が実行されるため定周期フレームがリンクの切断箇所において消滅する等の不具合が発生するのを未然にかつ確実に防止することができる。
【０１１８】
かくするにつき本実施の形態の第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂによれば、信頼性の高いリモートＩ／Ｏシステム１を実現することができる。
【０１１９】
（５）他の実施の形態
なお上述の実施の形態においては、冗長化によりマスタ装置としての制御装置（第１及び第２の制御装置２Ａ，２Ｂ）を２つ設けるようにした場合について述べたが、本発明はこれに限らず、例えば制御装置を３つ以上設けるようにしても良い。この場合、第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂには各制御装置にそれぞれ対応させてＰＨＹ（以下、これをマスタ側ＰＨＹと呼ぶ）を設けるようにし、これらマスタ側ＰＨＹのいずれかに与えられた定周期フレームを他のすべてのマスタ側ＰＨＹとイーサキャット（登録商標）スレーブコントローラとにそれぞれ分配し、かつ第３のＰＨＹを介してスレーブから与えられた定周期フレームをすべてのマスタ側ＰＨＹに分配できるように分岐接続部を構築すれば良い。
【０１２０】
また上述の実施の形態においては、本リモートＩ／Ｏシステム１の通信プロトコルとしてイーサキャット（登録商標）プロトコルを適用するようにした場合について述べたが、本発明はこれに限らず、この他種々の産業用プロトコルを広く適用することができる。この場合、第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂに対してリモートＩ／Ｏシステム１に適用した産業用通信プロトコルに対応したスレーブコントローラを搭載するようにすれば良い。
【０１２１】
さらに上述の実施の形態においては、本発明を、第１〜第４のメディアコンバータ２２Ａ〜２５Ａ，２２Ｂ〜２５Ｂや、ＡＩスレーブ２６Ａ，２６Ｂ、ＡＯスレーブ２７Ａ，２７Ｂ、ＤＩスレーブ２８Ａ，２８Ｂ及びＤＯスレーブ２９Ａ，２９Ｂがスレーブ装置であるリモートＩ／Ｏシステム１に適用するようにした場合について述べたが、本発明はこれに限らず、スレーブ装置がこれら以外のリモートＩ／Ｏシステムにも広く適用することができる。
【０１２２】
さらに上述の実施の形態においては、第１のスイッチングハブ２０Ａ，２０Ｂ及び第２のスイッチングハブ２１Ａ，２１Ｂの内部において、第１のＰＨＹ４０Ａ及び当該第１のＰＨＹ４０Ａに対応する第１の制御装置２Ａ間のリンクと、第２のＰＨＹ４０Ｂ及び当該第２のＰＨＹ４０Ｂに対応する第２の制御装置２Ｂ間のリンクとがそれぞれ確保されているか否かを監視する監視部としてアンド回路４３を適用するようにした場合について述べたが、本発明はこれに限らず、かかる監視部としてこの他種々のデバイスを適用することができる。
【産業上の利用可能性】
【０１２３】
本発明はマスタ−スレーブ方式の産業用通信プロトコルが適用されたリモートＩ／Ｏシステムにおいて、少なくとも２つのマスタ装置と、１又は複数のスレーブ装置が接続されたネットワークとを接続する種々の通信分配装置に広く適用することができる。
【符号の説明】
【０１２４】
１……リモートＩ／Ｏシステム、２Ａ，２Ｂ……制御装置、３Ａ，３Ｂ……ネットワーク、４……主従切替え器、１０Ａ，１０Ｂ……メインＣＰＵ、１１Ａ，１１Ｂ，１２Ａ，１２Ｂ……マスタＣＰＵ、２０Ａ，２０Ｂ，２１Ａ，２１Ｂ……スイッチングハブ、２２Ａ〜２５Ａ，２２Ｂ〜２５Ｂ……メディアコンバータ、２６Ａ，２６Ｂ……ＡＩスレーブ、２７Ａ，２７Ｂ……ＡＯスレーブ、２８Ａ，２８Ｂ……ＤＩスレーブ、２９Ａ，２９Ｂ……ＤＯスレーブ、３０Ａ，３０Ｂ……Ｉ／Ｏスレーブ、３１……信号分配器、４０Ａ〜４０Ｄ……ＰＨＹ、４１……イーサキャット（登録商標）スレーブコントローラ、４２……分岐接続部、４３……アンド回路、４４Ａ〜４４Ｄ……セレクタ部、５０Ａ，５０Ｂ……バッファメモリ、５１Ａ，５１Ｂ……データ管理部、５２Ａ，５２Ｂ……リード制御部、５３……セレクタ回路、５４……出力調停制御部、６０……通信モニタ用機器。
【図１】
2015128264.tif 000003
【図２】
2015128264.tif 000004
【図３】
2015128264.tif 000005
【図４】
2015128264.tif 000006
【図５】
2015128264.tif 000007
【図６】
2015128264.tif 000008
【図７】
2015128264.tif 000009
【図８】
2015128264.tif 000010
【図９】
2015128264.tif 000011