(57)【要約】【課題】ＧＡＡ構造を有するトランジスタの寄生容量を減少させる【解決手段】シリコン基板２上に配置したシリコン酸化膜３上にシリコン膜製のチャネル領域１１を形成し、チャネル領域１１の下方及びその速報のシリコン酸化膜３にリンを注入してエッチングレートがリンを注入していない領域比べて大きい改質部２１を形成する。リンはチャネル領域１１を通してチャネル領域１１の下方にシリコン酸化膜３にも注入される。この後、改質部２１を等方湿式エッチングにより除去してキャビティを形成する。キャビティ内及びその上方にゲート電極を堆積させる。【選択図】図１０
2015233073.tif 000002
【特許請求の範囲】
【請求項１】
基板の上方に配置したシリコン酸化膜上に、シリコン膜でチャネル領域を形成し、
前記チャネル領域の下方及びその側部の前記シリコン酸化膜にリンを注入し、
エッチングにより、リンを注入した前記シリコン酸化膜を除去してキャビティを形成し、
前記キャビティ内及び前記キャビティの上方にゲート膜を堆積させ、前記チャネル領域を覆うゲート電極を形成し、
前記ゲート電極を挟む前記シリコン膜の２つの領域にイオン注入してソース／ドレイン領域を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記チャネル領域の下方の前記シリコン酸化膜にリンを注入する工程は、前記チャネル領域を通過させてリンを前記シリコン酸化膜に注入することを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記チャネル領域の下方の前記シリコン酸化膜にリンを注入する工程は、前記チャネル領域の下方の前記シリコン酸化膜におけるリンの注入深さを、前記チャネル領域の側方の前記シリコン酸化膜におけるリンの注入深さより浅くすることを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
リンは、前記シリコン酸化膜に対して垂直に注入することを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記エッチングは、湿式エッチングであることを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置に形成するトランジスタとして、ＧＡＡ（Gate All Around）構造が提案されている。ＧＡＡ構造を有するトランジスタは、微細なＳｉナノワイヤーをチャネルとして有し、ソース／ドレイン領域となる２つのシリコン（Ｓｉ）膜がＳｉナノワイヤーからなるチャネルを介して接続されている。さらに、Ｓｉナノワイヤーを囲むように、ゲート電極が形成される。
【０００３】
従来、ＧＡＡ構造のトランジスタは、ＳＯＩ（ＳＯＩ：Silicon On Insulator）基板を用いて製造されている。ＳＯＩ基板は、シリコン酸化膜上に単結晶シリコン膜が設けられている。最初に、ＳＯＩ基板のシリコン単結晶膜をパターニングしてライン状のチャンネル領域を形成する。さらに、チャネル領域の一部及びチャネル領域の側部を露出させるエッチング防止膜を堆積させる。続いて、エッチング防止膜をマスクにし、フッ素溶液を使用した等方性湿式エッチングを行い、チャネル領域の側部に露出しているシリコン酸化膜を除去する。エッチングが進行すると、チャネル領域の下側にフッ素溶液が回り込み、チャネル領域の下側のシリコン酸化膜も除去される。これによって、チャネル領域の下側にキャビティが形成される。
【０００４】
この後、ＣＶＤ（Chemical Vapor Deposition）法によりゲート電極を形成する導電性物質を堆積させる。導電性物質は、チャネル領域下のキャビティ内にも堆積し、マスクから露出しているチャネル領域が導電性物質で囲まれる。さらに、ＣＭＰ（Chemical Mechanical Polishing）法による研磨で余分な導電性物質を除去すると、ゲート電極が形成される。マスクを除去してからチャネル領域の両端部にイオン注入によりソース／ドレイン領域を形成する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３７２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、等方性湿式エッチングによってチャネル領域の下部のシリコン酸化膜を除去する工程では、フッ素溶液が、チャネル領域の下部のシリコン酸化膜だけでなく、エッチング防止膜の下側のシリコン酸化膜もエッチングする。このため、エッチング防止膜の下側のシリコン酸化膜が、チャネル領域の下部のシリコン酸化膜と同じ量だけエッチングされてしまい、エッチング領域、即ちキャビティのサイズが設計値より大きくなる。これに伴って、キャビティに導電性物質を埋め込むことにより形成されるゲート電極のサイズが、設計値より大きくなる。この結果、トランジタのゲート長が増大し、寄生容量が増加してしまう。
この発明は、このような事情に鑑みてなされたものであり、ＧＡＡ構造を有するトランジスタの寄生容量を減少させることを目的とする。
【課題を解決するための手段】
【０００７】
実施形態の一観点によれば、基板の上方に配置したシリコン酸化膜上に、シリコン膜でチャネル領域を形成し、前記チャネル領域の下方及びその側部の前記シリコン酸化膜にリンを注入し、エッチングにより、リンを注入した前記シリコン酸化膜を除去してキャビティを形成し、前記キャビティ内及び前記キャビティの上方にゲート膜を堆積させ、前記チャネル領域を覆うゲート電極を形成し、前記ゲート電極を挟む前記シリコン膜の２つの領域にイオン注入してソース／ドレイン領域を形成することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００８】
リンを注入することにより、シリコン酸化膜のエッチングレートが増大するので、等方湿式エッチング時のオーバーエッチングを防止できる。これにより、トランジスタにおけるゲート電極の寄生容量の増加を防止できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する側面図である。
【図２】図２は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する側部断面図である。
【図３】図３は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する平面図である。
【図４】図４は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する平面図である。
【図５】図５は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する平面図である。
【図６】図６は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明するもので、図５のＡ−Ａ線に沿った断面図である。
【図７】図７は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明するもので、図５のＢ−Ｂ線に沿った断面図である。
【図８】図８は、本発明の実施の形態に係る半導体装置の製造方法において、リンの注入によるシリコン酸化膜のエッチングレートの変化の一例を示す図である。
【図９】図９は、本発明の実施の形態に係る半導体装置の製造方法を説明するもので、図５のＡ−Ａ線に沿った断面において等方湿式エッチング後の構成の一例を示す図である。
【図１０】図１０は、本発明の実施の形態に係る半導体装置の製造方法を説明するもので、図５のＢ−Ｂ線に沿った断面において、等方湿式エッチング後の構成の一例を示す図である。
【図１１】図１１は、本発明の実施の形態に係る半導体装置の製造方法を説明するもので、図９に示す工程の後にマスクを除去した構成の一例を示す図である。
【図１２】図１２は、本発明の実施の形態に係る半導体装置の製造方法を説明するもので、図１０に示す工程の後にマスクを除去した構成の一例を示す図である。
【図１３】図１３は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する平面図である。
【図１４】図１４は、本発明の実施の形態に係る半導体装置の製造方法と従来例の比較の一例を示す図である。
【図１５】図１５は、本発明の実施の形態に係る半導体装置の製造方法と従来例の比較の一例を示す図である。
【図１６】図１６は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する断面図である。
【図１７】図１７は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する断面図である。
【図１８】図１８は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する斜視図である。
【図１９】図１９は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する断面図である。
【図２０】図２０は、本発明の実施の形態に係る半導体装置の製造方法の一例を説明する断面図である。
【発明を実施するための形態】
【００１０】
発明の目的及び利点は、請求の範囲に具体的に記載された構成要素及び組み合わせによって実現され達成される。
前述の一般的な説明及び以下の詳細な説明は、典型例及び説明のためのものであって、本発明を限定するためのものではない。
【００１１】
ＧＡＡ構造のトランジスタを有する半導体装置の製造方法について図面を参照して説明する。まず、半導体装置の製造には、図１に積層構造を例示するＳＯＩ基板１を使用する。ＳＯＩ基板１は、シリコン基板２上にＢＯＸ（Buried Oxide）と呼ばれるシリコン酸化膜３を例えば２０ｎｍ〜２００ｎｍの厚さに有する。さらに、シリコン酸化膜３上には、シリコン膜４が例えば５ｎｍ〜２０ｎｍの厚さに形成されている。
【００１２】
次に、図２に示す断面構造を形成する工程について説明する。
ＳＯＩ基板１上にレジスト膜５を塗布により形成し、露光及び現像によりレジスト膜に開口部５Ａを形成する。開口部５Ａは、例えば、離間して２つ形成される。続いて、レジスト膜５をマスクにしてシリコン膜３をドライエッチングする。ドライエッチングには、例えば、ＣＦ４ガスを使用する。
【００１３】
この後、レジスト膜５をアッシング等により除去すると、図３の平面図に示すように、島状のシリコン膜６が２つ形成される。続いて、島状のシリコン膜６及びシリコン酸化膜３の全面に不図示のレジスト膜を塗布により形成した後、シリコン酸化膜３の全体とシリコン膜６の一部を覆う開口部を形成する。続いて、レジスト膜をマスクにして、例えば、ＣＦ４ガスを使用したドライエッチング法によりシリコン膜６をエッチングする。これにより、図４に平面図を示すように、島状のシリコン膜６は、２つの領域１０が細長のチャネル領域１１で接続された略Ｈ形に整形される。チャネル領域１１を形成した後は、不図示のマスクをアッシング等により除去する。
【００１４】
次に、図５に平面図と、図５のＡ−Ａ線に沿った断面図である図６と、Ｂ−Ｂ線に沿った断面図である図７とに示すように、シリコン酸化膜３及びシリコン膜６の全面にレジスト膜を塗布により形成し、開口部１５Ａを有するマスク１５を形成する。開口部１５Ａは、チャネル領域１１の一部と、その両側部のシリコン酸化膜３の一部を露出させる形状に形成される。続いて、マスク１５の上方かイオン注入を行い、開口部１５Ａから露出しているシリコン酸化膜３及びチャネル領域１１に対してリンをイオン注入する。リンの注入濃度は、例えば、６×１０１５ｃｍ−２〜２×１０１６ｃｍ−２とする。また、イオン注入の方向は、ＳＯＩ基板１に対して垂直とする。さらに、イオン注入の加速電圧は、イオン注入の深さが、トランジスタの特性から定められる所定値になるように制御される。
【００１５】
これにより、露出しているシリコン酸化膜３と、チャネル領域１１の下方のシリコン酸化膜３にリンが導入され、改質部２１が形成される。平面視における改質部２１は、マスク１５の開口部１５Ａの形状に等しくなる。これは、リンをＳＯＩ基板１の上面に対して垂直に注入したためである。また、改質部２１の深さは、トランジスタの特性から定められる所定値になっている。
【００１６】
ここで、チャネル領域１１は、膜厚が５ｎｍ〜２０ｎｍと薄いので、リンは、チャネル領域１１を通過して、その下方のシリコン酸化膜３にも注入される。チャネル領域１１を通過することにより、チャネル領域１１の下方におけるリンの注入深さは、シリコン酸化膜３が露出している領域に比べて浅くなる。このために、図７に示すように、改質部２１は、シリコン酸化膜３が露出している領域２１Ａの深さは、チャネル領域１１の下方の領域２１Ｂより深くなる。即ち、改質部２１の幅及び長さは、マスク１５の開口部１５Ａの幅及び長さに等しく、深さはシリコン酸化膜３が露出する部分がチャネル領域１１の下方の領域に比べて深くなる。なお、イオン注入の加速電圧は、改質部２１の領域２１Ｂの深さがトランジスタの特性から定められる所定値になるように設定することが好ましい。
【００１７】
次に、等方性湿式エッチングにより、改質部２１を除去する。等方性湿式エッチングには、例えば、ＨＦ溶液が使用される。ここで、図８にリンの注入濃度とエッチングレートの関係を示す。シリコン酸化膜中にリンを注入すると、シリコン酸化膜のエッチングレートが増大する。例えば、リンの注入濃度を例えば、６×１０１５ｃｍ−２〜２×１０１６ｃｍ−２にすると、シリコン酸化膜のエッチングレートがリンを注入しない場合に比べて６倍〜９倍に増大する。このことから、図６及び図７に示す構造では、リンを注入した改質部２１のシリコン酸化膜３のエッチングレートが、リンを注入していないマスク１５で覆われたシリコン酸化膜３に比べて大幅に大きくなり、改質部２１のシリコン酸化膜３が優先的にエッチングにより除去される。
【００１８】
このために、等方性湿式エッチングにより改質部２１を除去すると、図９及び図１０に示すように改質部２１のみが除去されて凹部であるキャビティ３１が形成される。ここで、図９は、図６において改質部２１を等方性湿式エッチングにより除去した構造に相当する。また、図１０は、図６において改質部２１を等方性湿式エッチングにより除去した構造に相当する。改質部２１のみが除去され、他のシリコン酸化膜３が実質的に除去されていないのは、前記のように、リンの注入により、酸化膜のエッチングレートが、マスク１５の下方のリンが注入されていない領域のエッチングレートより大幅に増大しているため、リンが注入されていない領域がエッチングされるより早く改質部２１がエッチングされるためである。
【００１９】
キャビティ３１の形状は、チャネル領域１１の下を通り、その両側部に開口する形状を有し、この形状は、改質部２１の形状に略等しい。即ち、キャビティ３１の幅及び長さは、マスク１５の開口部１５Ａの幅及び長さに等しい。さらに、キャビティ３１の深さは、シリコン酸化膜３が露出する部分がチャネル領域１１の下方の領域に比べて深い。この後、ＳＯＩ基板１を洗浄してから、マスク１５をアッシング等により除去する。これにより、図１１及び図１２に示すように、シリコン基板２上のシリコン酸化膜３にキャビティ３１を有し、キャビティ３１を跨ぐようチャネル領域１１が延びる構造が形成される。なお、図１１及び図１２は、それぞれ図９及び図１０からマスク１５を除去した構造に相当する。また、図１３に平面図を示すように、キャビティ３１は、チャネル領域１１の一部の下方に形成されている。
【００２０】
図１４及び図１５に従来例と比較した結果の一例を示す。リン注入した場合のキャビティ３１の長さＬ１は、キャビティ３１の設計値に等しく、リン注入しない場合の空洞１３１の長さＬ２に比べて短くなっている。また、リン注入した場合のキャビティ３１の幅Ｗ１は、キャビティ３１の設計値に等しく、リン注入しない場合の空洞１３１の幅Ｗ２に比べて短くなっている。これは、従来の等方性湿式エッチング工程によって形成される空洞１３１に比べてシリコン酸化膜のオーバーエッチング量が大幅に小さくなっているためである。このように、この実施の形態では、ＧＡＡ構造で特に課題になっている空洞１３１の幅方向の広がりを抑制できる。
【００２１】
次に、図１６及び図１７に示す断面構造を得るまでの工程について説明する。なお、図１６及び図１７は、それぞれ図１１及び図１２からプロセスを進めたときの構造に相当する。
最初に、ゲート絶縁膜４１を形成する。ゲート絶縁膜４１には、例えば、シリコン酸化膜や、ＨｆＯ２膜が使用される。シリコン酸化膜は、加熱処理によりシリコン膜を酸化させることにより形成される。ＨｆＯ２膜は、ＣＶＤ法により堆積させる。続いて、シリコン酸化膜３及びチャネル領域１１の全面にＣＶＤ法により導電性物質を堆積させる。導電性物質は、キャビティ３１にも埋め込まれる。この後、ＣＭＰ法により余分な導電性物質を除去すると、ゲート電極４５が形成される。ゲート電極４５は、キャビティ３１に埋め込まれた領域とその上方の領域に、チャネル領域１１を囲むように環状に形成される。
【００２２】
また、図１８に模式的な斜視図を示すように、シリコン酸化膜３には、凹部であるキャビティ３１が設けられ、キャビティ３１上を横断するようにチャネル領域１１が配置されている。チャネル領域１１は、キャビティ３１より幅が狭く、チャネル領域１１の長さは、キャビティ３１に比べて長い。さらに、キャビティ３１内を含んでゲート電極４５がチャネル領域１１を囲むように配置されている。さらに、ゲート電極４５は、チャネル領域１１と直交する横方向に延びており、一方の端部に幅広の領域４５Ａが形成される。
【００２３】
図１６及び図１７に示すように、この実施の形態のゲート電極４５は、キャビティ３１の拡がりが防止されることにより、従来の形状に比べてゲート長の増大が抑制されており、ゲート長の制御性に優れている。また、ゲート幅の増大が抑制されることにより、寄生容量増大が抑制される。
【００２４】
次に、図１９及び図２０に示す断面構造を得るまでの工程について説明する。なお、図１９及び図２０は、それぞれ図１６及び図１７からプロセスを進めたときの構造に相当する。
最初に、チャネル領域１１を挟む２つ領域１０にイオン注入してソース／ドレイン領域５０を形成する。これにより、トランジスタＴ１が形成される。トランジスタＴ１は、２つのソース／ドレイン領域５０をチャネル領域１１で連結させた構成を有し、チャネル領域１１の一部がゲート電極４５で囲まれている。
【００２５】
続いて、ソース／ドレイン領域５０及びチャネル領域１１、並びゲート電極４５の全面を覆うように絶縁膜５１を形成する。絶縁膜５１は、例えば、ＣＶＤ法によるシリコン酸化膜を使用できる。続いて、絶縁膜５１上に不図示のマスクを形成してからドライエッチング法により絶縁膜５１の一部をエッチングしてスルーホール５２を形成する。スルーホール５２は、各ソース／ドレイン領域５０と、ゲート電極４５のそれぞれを露出させる位置に少なくとも１つずつ形成される。続いて、スルーホール５２に導電性膜を埋め込んで、ＣＭＰ法による研磨で余分な導電性膜を除去する。これによって、各スルーホール５２内に導電性膜が埋め込まれた導電性プラグ５３が形成される。以降は、絶縁膜５１上に必要な数の配線層を形成することにより、半導体装置６１が形成される。
【００２６】
以上、説明したように、この実施の形態では、等方性湿式エッチングによる除去する領域に予めリンを注入することにより、シリコン酸化膜３のエッチングレートを他の領域に比べて増大させるようにした。等方性湿式エッチングで、チャネル領域１１の下方のシリコン酸化膜３を除去するためには、チャネル領域１１の側方のシリコン酸化膜３が露出している部分からＨＦ水溶液をチャネル領域１１の下方まで回り込ませる必要があるが、リンの注入によりシリコン酸化膜３のエッチングレートが大きくなっているために、マスク１５の下方のシリコン酸化膜３をエッチングするより遥かに早く、チャネル領域１１の下方のシリコン酸化膜３を除去できる。これにより、ゲート電極４５の形状を設計上の形状に略一致させることが可能になるので、ゲート電極４５の寄生容量の増加を防止できる。
【００２７】
ここで挙げた全ての例及び条件的表現は、発明者が技術促進に貢献した発明及び概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例及び条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神及び範囲から逸脱することなく、それに対して種々の変更、置換及び変形を施すことができる。
【００２８】
以下に、前記の実施の形態の特徴を付記する。
（付記１）  基板の上方に配置したシリコン酸化膜上に、シリコン膜でチャネル領域を形成し、前記チャネル領域の下方及びその側部の前記シリコン酸化膜にリンを注入し、エッチングにより、リンを注入した前記シリコン酸化膜を除去してキャビティを形成し、前記キャビティ内及び前記キャビティの上方にゲート膜を堆積させ、前記チャネル領域を覆うゲート電極を形成し、前記ゲート電極を挟む前記シリコン膜の２つの領域にイオン注入してソース／ドレイン領域を形成することを特徴とする半導体装置の製造方法。
（付記２）  前記チャネル領域の下方の前記シリコン酸化膜にリンを注入する工程は、前記チャネル領域を通過させてリンを前記シリコン酸化膜に注入することを含むことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）  前記チャネル領域の下方の前記シリコン酸化膜にリンを注入する工程は、前記チャネル領域の下方の前記シリコン酸化膜におけるリンの注入深さを、前記チャネル領域の側方の前記シリコン酸化膜におけるリンの注入深さより浅くすることを含むことを特徴とする付記１に記載の半導体装置の製造方法。
（付記４）  リンは、前記シリコン酸化膜に対して垂直に注入することを特徴とする付記１乃至付記３のいずれか一項に記載の半導体装置の製造方法。
（付記５）  前記エッチングは、湿式エッチングであることを特徴とする付記１乃至付記４のいずれか一項に記載の半導体装置の製造方法。
（付記６）  基板の上方に配置され、凹部を有するシリコン酸化膜と、前記シリコン酸化膜上に配置され、前記凹部を横断し、前記凹部より幅が狭く、前記シリコン膜を有するチャネル領域と、前記凹部に埋め込まれ、前記チャネル領域を環状に覆うゲート電極と、前記ゲート電極を挟んで配置されたソース領域及びドレイン領域と、を有し、前記凹部は、前記チャネル領域の下方の深さが、前記チャネル領域から露出する領域の方が深いことを特徴とする半導体装置。
【符号の説明】
【００２９】
２  シリコン基板
３  シリコン酸化膜
４  シリコン膜
１１  チャネル領域
３１  キャビティ（凹部）
４５  ゲート電極
５０  ソース／ドレイン領域
６１  半導体装置
【図１】
2015233073.tif 000003
【図２】
2015233073.tif 000004
【図３】
2015233073.tif 000005
【図４】
2015233073.tif 000006
【図５】
2015233073.tif 000007
【図６】
2015233073.tif 000008
【図７】
2015233073.tif 000009
【図８】
2015233073.tif 000010
【図９】
2015233073.tif 000011
【図１０】
2015233073.tif 000012
【図１１】
2015233073.tif 000013
【図１２】
2015233073.tif 000014
【図１３】
2015233073.tif 000015
【図１４】
2015233073.tif 000016
【図１５】
2015233073.tif 000017
【図１６】
2015233073.tif 000018
【図１７】
2015233073.tif 000019
【図１８】
2015233073.tif 000020
【図１９】
2015233073.tif 000021
【図２０】
2015233073.tif 000022