(57)【要約】【課題】不要な電極形成を回避でき、積層デバイスの信頼性を向上できるようにすること。【解決手段】第１半導体ウェーハ（１０）を複数の第１デバイスチップ（１５）に分割した後、第２半導体ウェーハ（２０）の第２半導体デバイス（２３）に対応させて第１デバイスチップを位置付けて、仮接着剤シート（４１）を介してサポート基板（４０）上に第１デバイスチップを接着する。次いで、第１デバイスチップの第１半導体デバイス（１３）と第２半導体ウェーハ（２０）の第２半導体デバイス（２３）とを対応させて貼り合わせた後、第１デバイスチップからサポート基板及び仮接着剤シートを剥離する。そして、隣接する第１デバイスチップ間及び複数の第１デバイスチップを全て覆うように樹脂（５１）で被覆してから平坦化した後、第１半導体デバイスの第１電極及び第２半導体デバイスの第２電極（２４）を接続する。【選択図】図１１
2015233049.tif 000002
【特許請求の範囲】
【請求項１】
表面に設定された交差する複数の分割予定ラインで区画される各領域に第１半導体デバイスが形成された第１半導体ウェーハから分割された第１デバイスチップと、表面に設定された交差する複数の分割予定ラインで区画される各領域に第２半導体デバイスが形成された第２半導体ウェーハから分割された第２デバイスチップと、が積層されて形成された積層デバイスの製造方法であって、
該第１半導体ウェーハを該分割予定ラインに沿って複数の第１デバイスチップに分割する第１半導体ウェーハ分割ステップと、
該第１半導体ウェーハ分割ステップを実施した後に、平板形状のサポート基板上に、該第１デバイスチップを該第２半導体ウェーハの各該第２半導体デバイスに対応させた位置に位置付けて、第１デバイスチップの該表面側を仮接着剤を介して接着する第１デバイスチップ接着ステップと、
該第１デバイスチップ接着ステップを実施した後に、露呈する該第１デバイスチップの裏面を薄化する第１デバイスチップ薄化ステップと、
該第１デバイスチップ薄化ステップを実施した後に、該第１デバイスチップの該裏面側を該第２半導体ウェーハの該表面に対面させるとともに、該第１デバイスチップの該第１半導体デバイスと該第２半導体ウェーハの該第２半導体デバイスとを対応させて貼り合わせて、貼り合わせウェーハを形成する貼り合わせウェーハ形成ステップと、
該貼り合わせウェーハ形成ステップを実施した後に、該貼り合わせウェーハの該第１デバイスチップの該表面から該サポート基板及び該仮接着剤を剥離するサポート基板剥離ステップと、
該サポート基板剥離ステップを実施した後に、該貼り合わせウェーハの隣接する該第１デバイスチップ間及び複数の該第１デバイスチップを全て覆うように樹脂を被覆し、次いで該樹脂表面を平坦化して、該貼り合わせウェーハを樹脂で被覆する樹脂被覆ステップと、
該樹脂被覆ステップを実施した後に、該第１半導体ウェーハの該第１デバイスチップに形成された電極と該第２半導体ウェーハの各該第２半導体デバイスに形成された電極とを接続する電極接続ステップと、
該電極接続ステップを実施した後、該貼り合わせウェーハを個々の積層デバイスへと分割する分割ステップと、
を備えたことを特徴とする積層デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体デバイスが積層された積層デバイスの製造方法に関する。
【背景技術】
【０００２】
近年、新たな三次元実装技術として、ワイヤの代わりにＳｉ貫通電極（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ：ＴＳＶ）を用いた実装技術が注目されている。ＴＳＶ技術を用いると、配線長がワイヤより短いため配線抵抗やインダクタンスが大幅に低減でき、消費電力も大幅に低減できるというメリットがある。デバイスチップの積層方法としては以下の述べる積層技術（Ｃｈｉｐ  ｏｎ  ｗａｆｅｒ：ＣＯＷ、例えば特許文献１）が開発されつつある。
【０００３】
この積層方法では、積層するウェーハの少なくとも一方を仮ウェーハとして作成する場合がある。仮ウェーハの作成は、先ず、複数の半導体デバイスチップから良品のみを選別する。そして、シート状に形成された仮接着剤シートによって、サポート基板上の所定領域に選別された半導体デバイスチップを接着する。次いで、半導体デバイスチップを樹脂で封止し、半導体デバイスチップ間に樹脂が充填した状態することで、仮ウェーハの作成を完了する。仮ウェーハの作成後、仮ウェーハと他方の半導体ウェーハ又は、もう１枚作成した仮ウェーハとを貼り合わせて貼り合わせウェーハを作成し、この貼り合わせたウェーハから仮接着剤シート及びサポート基板を剥離する。この剥離後、貼り合わせたウェーハを貫く貫通電極を形成してウェーハ上の半導体デバイス同士を接続する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１３４２３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記積層方法においては、サポート基板に半導体デバイスチップを接着する際、チップ側面に仮接着剤シートの粘着層が数十μｍ程度盛り上がって隆起してしまう。この隆起した状態で樹脂の充填を行うと、仮接着剤シートを剥離して除去したときに、仮接着剤シートの隆起した部分が凹んで空洞になる。このため、後工程となる貫通電極の形成において、空洞箇所に不要な電極を形成したり、積層したウェーハ間に空洞が形成され、積層デバイスの信頼性が低下したりする、という問題がある。
【０００６】
本発明は、上記問題に鑑みてなされたものであり、その目的は、不要な電極形成を回避でき、積層デバイスの信頼性を向上することができる積層デバイスの製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の積層デバイスの製造方法は、表面に設定された交差する複数の分割予定ラインで区画される各領域に第１半導体デバイスが形成された第１半導体ウェーハから分割された第１デバイスチップと、表面に設定された交差する複数の分割予定ラインで区画される各領域に第２半導体デバイスが形成された第２半導体ウェーハから分割された第２デバイスチップと、が積層されて形成された積層デバイスの製造方法であって、第１半導体ウェーハを分割予定ラインに沿って複数の第１デバイスチップに分割する第１半導体ウェーハ分割ステップと、第１半導体ウェーハ分割ステップを実施した後に、平板形状のサポート基板上に、第１デバイスチップを第２半導体ウェーハの各第２半導体デバイスに対応させた位置に位置付けて、第１デバイスチップの表面側を仮接着剤を介して接着する第１デバイスチップ接着ステップと、第１デバイスチップ接着ステップを実施した後に、露呈する第１デバイスチップの裏面を薄化する第１デバイスチップ薄化ステップと、第１デバイスチップ薄化ステップを実施した後に第１デバイスチップの裏面側を第２半導体ウェーハの表面に対面させるとともに、第１デバイスチップの第１半導体デバイスと第２半導体ウェーハの第２半導体デバイスとを対応させて貼り合わせて、貼り合わせウェーハを形成する貼り合わせウェーハ形成ステップと、貼り合わせウェーハ形成ステップを実施した後に、貼り合わせウェーハの第１デバイスチップの表面からサポート基板及び仮接着剤を剥離するサポート基板剥離ステップと、サポート基板剥離ステップを実施した後に、貼り合わせウェーハの隣接する第１デバイスチップ間及び複数の第１デバイスチップを全て覆うように樹脂を被覆し、次いで樹脂表面を平坦化して、貼り合わせウェーハを樹脂で被覆する樹脂被覆ステップと、樹脂被覆ステップを実施した後に、第１半導体ウェーハの第１デバイスチップに形成された電極と第２半導体ウェーハの各第２半導体デバイスに形成された電極とを接続する電極接続ステップと、電極接続ステップを実施した後、貼り合わせウェーハを個々の積層デバイスへと分割する分割ステップと、を備えた、ことを特徴とする。
【０００８】
この方法では、第１デバイスチップと第２半導体ウェーハとを貼り合わせてから仮接着剤を剥離した後、第１のデバイスチップ間に仮接着剤が存在しない状態で第１のデバイスチップ間を樹脂で被覆している。これにより、貼り合わせウェーハにおいて、仮接着剤の隆起に起因する空洞箇所が形成されることを防止することができる。この結果、電極接続ステップにおいて、空洞箇所に不要な電極が形成されることを回避でき、且つ、積層デバイスの空洞形成を回避して信頼性を向上することができる。
【０００９】
なお、特許請求の範囲において、分割された第２デバイスチップ、と記載しているが、同記載における分割のタイミングは、第１及び第２デバイスチップを積層する前及び後の両方を含む意味である。
【発明の効果】
【００１０】
本発明によれば、第１デバイスチップと第２半導体ウェーハとを貼り合わせ、仮接着剤を剥離した後、第１のデバイスチップ間を樹脂で被覆するので、不要な電極形成を回避でき、積層デバイスの信頼性を向上することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態に係る積層デバイスの製造方法に用いる第１半導体ウェーハ及び第２半導体ウェーハの概略斜視図である。
【図２】第１半導体ウェーハ分割ステップの説明図である。
【図３】第１デバイスチップ接着ステップの説明図である。
【図４】第１デバイスチップ薄化ステップの説明図である。
【図５】貼り合わせウェーハ形成ステップの説明図である。
【図６】サポート基板剥離ステップの説明図である。
【図７】樹脂被覆ステップの説明図である。
【図８】電極接続ステップの説明図である。
【図９】電極接続ステップの説明図である。
【図１０】第２半導体ウェーハ薄化ステップの説明図である。
【図１１】分割ステップの説明図である。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照して、本実施の形態に係る積層デバイスの製造方法ついて説明する。先ず、図１を参照して、第１半導体ウェーハ及び第２半導体ウェーハについて説明する。図１は、第１半導体ウェーハ及び第２半導体ウェーハの概略斜視図である。
【００１３】
図１に示すように、第１半導体ウェーハ１０は、円板状の第１基台１１を備え、第１基台１１の表面１１ａには格子状に交差する複数の第１分割予定ライン（ストリート）１２が設定されている。第１半導体ウェーハ１０は、ＬＳＩ等からなる複数の第１半導体デバイス１３を更に備え、第１半導体デバイス１３は、第１分割予定ライン１２によって区画された各領域に配設されている。第１半導体デバイス１３の表面（図１中上面）には、第１電極（不図示）が形成されている。図１の符号１１ｂは、第１基台１１の裏面１１ｂである。
【００１４】
第１半導体ウェーハ１０に対し、第２半導体ウェーハ２０は、デバイス等の大きさや、材質、内部構造等が異なるものの、外観上は類似した構成となる。従って、第２半導体ウェーハ２０の構成については、第１半導体ウェーハ１０の各構成の名称の「第１」を「第２」に変更し、符号の下二桁目の「１」を「２」に変更して図１中括弧内に併記することで、説明を省略する。なお、図５乃至図１１において、第２半導体ウェーハ２０における第２電極は、図示省略せずに符号２４を付す。第２電極２４は、第２半導体デバイス２３に形成されている。
【００１５】
続いて、本実施の形態に係る積層デバイスの製造方法について、図２乃至図１１を参照して説明する。図２は、第１半導体ウェーハ分割ステップの説明図、図３は、第１デバイスチップ接着ステップの説明図、図４は、第１デバイスチップ薄化ステップの説明図、図５は、貼り合わせウェーハ形成ステップの説明図、図６は、サポート基板剥離ステップの説明図、図７は、樹脂被覆ステップの説明図、図８及び図９は、電極接続ステップの説明図、図１０は、第２半導体ウェーハ薄化ステップの説明図、図１１は、分割ステップの説明図である。なお、図２乃至図１１に示す各ステップは、あくまでも一例に過ぎず、この構成に限定されるものではない。
【００１６】
まず、図２に示すように、第１半導体ウェーハ１０に対して第１半導体ウェーハ分割ステップを実施する。このステップでは、最初に、第１半導体ウェーハ１０における第１基板１１の裏面１１ｂと環状フレーム３０とにダイシングテープ３１を貼着し、第１半導体ウェーハ１０を環状フレーム３０で支持する。そして、ダイシングテープ３１が貼着された状態の第１半導体ウェーハ１０を切削装置（不図示）のテーブル３３上に載置してから、切削すべき第１分割予定ライン１２を検出する。この検出結果に基づき、切削装置（不図示）の切削ブレード３４を第１分割予定ライン１２に沿って位置付ける。そして、切削ブレード３４の下端がダイシングテープ３１の厚み方向中間に達するように位置付けてから、高速回転する切削ブレード３４と、第１半導体ウェーハ１０とを第１分割予定ライン１２の延在方向に相対移動する。これにより、第１半導体ウェーハ１０がフルカットで切削加工され、第１半導体ウェーハ１０が全ての第１分割予定ライン１２に沿って個々の第１デバイスチップ１５に分割される。各第１デバイスチップ１５は、第１半導体デバイス１３を１体ずつ含んで形成される。
【００１７】
第１半導体ウェーハ分割ステップを実施した後、図３に示すように、第１デバイスチップ接着ステップを実施する。このステップでは、先ず、平板形状をなすガラス板等のサポート基板４０の支持面４０ａ（図３中上面）に仮接着剤シート４１を貼付する。仮接着剤シート４１の両面には、ＵＶ照射や薬品処理等を行うことによって、接着力を失う性質を有する仮接着剤がそれぞれ積層されている。仮接着剤シート４１の貼付後、ダイシングテープ３１（図２参照）から個々の第１デバイスチップ１５を剥離する。そして、サポート基板４０上の仮接着剤シート４１に対し、剥離した第１デバイスチップ１５の表面１５ａ側（第１半導体デバイス１３側）を押圧して接着する。この接着において、サポート基板４０上における各第１デバイスチップ１５は、第２半導体ウェーハ２０における各第２半導体デバイス２３（図５Ａ参照）に対応するように位置付けられる。なお、第１デバイスチップ１５の接着によって、図３中符号Ｒで示すように、第１デバイスチップ１５の側面に仮接着剤シート４１の粘着層が隆起する場合がある。
【００１８】
第１デバイスチップ接着ステップを実施した後、図４に示すように、第１デバイスチップ薄化ステップを実施する。このステップでは、二点鎖線で示す第１デバイスチップ１５の裏面１５ｂを研削装置（不図示）で研削し、第１デバイスチップ１５を所定の仕上げ厚みに薄化することで仮ウェーハ４４を形成する。
【００１９】
第１デバイスチップ薄化ステップを実施した後、貼り合わせウェーハ形成ステップを実施する。このステップでは、先ず、図５Ａに示すように、第２半導体ウェーハ２０における第２基台２１の表面２１ａ側に永久接着剤４６を塗布する。永久接着剤４６は、後工程や製品としての使用時においても接着状態を確保できる接着特性を有する。次に、真空中において、仮ウェーハ４４における第１デバイスチップ１５の裏面１５ｂ側を、第２半導体ウェーハ２０における第２基台２１の表面２１ａ側（永久接着剤４６側）に対面させる。次いで、仮ウェーハ４４と第２半導体ウェーハ２０とのアライメントを行い、第１デバイスチップ１５と第２半導体デバイス２３とが上下方向に整列して対応した状態に位置付ける。
【００２０】
この状態から、図５Ｂに示すように、仮ウェーハ４４及び第２半導体ウェーハ２０を永久接着剤４６で貼り合わせて積層させることで貼り合わせウェーハ５０を形成する。貼り合わせウェーハ５０では、隣接する第１デバイスチップ１５間のスペースの下方に、第２分割予定ライン２２及び第２電極２４が配設される。なお、永久接着剤４６による接着に代えて、仮ウェーハ４４及び第２半導体ウェーハ２０の何れか一方にＳｉＮ膜を形成する一方、何れか他方にＳｉ膜を形成し、これらを化学結合により接合するＳｉＮ−Ｓｉ結合により貼り合わせを行ってもよい。また、永久接着剤４６を使用せずに常温接合によって貼り合わせを行ってもよい。
【００２１】
貼り合わせウェーハ形成ステップを実施した後、図６に示すように、サポート基板剥離ステップを実施する。このステップでは、仮接着剤シート４１に所定処理を施して接着力を失わせた後、貼り合わせウェーハ５０からサポート基板４０を剥離する。これにより、貼り合わせウェーハ５０からサポート基板４０と共に仮接着剤シート４１が除去される。この除去によって、第２半導体ウェーハ２０における表面２１ａ側において、第１デバイスチップ１５の表面１５ａが露出した状態となる。
【００２２】
サポート基板剥離ステップを実施した後、樹脂被覆ステップを実施する。このステップでは、図７Ａに示すように、貼り合わせウェーハ５０において、隣接する第１デバイスチップ１５間及び複数の第１デバイスチップ１５の表面１５ａ側を全てエポキシ樹脂等の樹脂５１で覆うように被覆する。その後、樹脂５１の表面（図７Ａ中上面）を研削装置（不図示）で研削する。これにより、図７Ｂに示すように、第１デバイスチップ１５の表面１５ａに所定厚みの樹脂５１が残るように樹脂５１が薄化され、樹脂５１の図７Ｂ中上面が平坦化した状態で、全ての第１デバイスチップ１５を被覆する。
【００２３】
サポート基板剥離ステップを実施した後、電極接続ステップを実施する。このステップでは、先ず、図８Ａに示すように、貼り合わせウェーハ５０において、樹脂５１の図８Ａ中上面にレジスト５４を塗布する。レジスト５４の塗布後、レジスト５４をパターンに従って露光してマスクを形成する。このマスクを介してドライエッチングを施すと、図８Ｂに示すように、第１デバイスチップ１５の表面１５ａ上の樹脂５１を貫通する複数の貫通孔５５と、樹脂５１及び永久接着剤４６を貫通する複数の貫通孔５６とが形成される。貫通孔５５は、第１デバイスチップ１５の表面１５ａに配設される第１電極（不図示）の上面に達するように形成される。貫通孔５６は、第２電極２４の上面に達するように形成される。貫通孔５５、５６の形成後、図８Ｃに示すように、薬液等によってレジスト５４が剥離される。
【００２４】
レジスト５４の剥離後、図９に示すように、貼り合わせウェーハ５０の上面側から、各貫通孔５５、５６内に銅をそれぞれ充填し、上端側を平坦に形成する。これにより、貫通孔５５、５６内の内部と、隣接する貫通孔５５、５６の上部を連結する位置に貫通電極５８が形成される。貫通電極５８において、貫通孔５５内を延在する部分の下端は、第１デバイスチップ１５の第１電極（不図示）に接続される。また、貫通電極５８における貫通孔５６内を延在する部分の下端は、第２電極２４に接続される。従って、貫通電極５８によって、各第１デバイスチップ１５の第１半導体デバイス１３と、第２半導体ウェーハ２０の各第２半導体デバイス２３とが電気的に接続される。
【００２５】
電極接続ステップを実施した後、図１０に示すように、第２半導体ウェーハ薄化ステップを実施する。このステップでは、第２半導体ウェーハ２０における第２基台２１の裏面２１ｂ側を研削装置（不図示）によって研削し、第２基台２１を所定の仕上げ厚みに形成する。そして、研削後に、研磨装置（不図示）によって裏面２１ｂを研磨し、裏面２１ｂを平坦化する。
【００２６】
第２半導体ウェーハ薄化ステップを実施した後、図１１に示すように、分割ステップを実施する。このステップでは、貼り合わせウェーハ５０における第２基板２１の裏面２１ｂと環状フレーム６０とにダイシングテープ６１を貼着し、貼り合わせウェーハ５０を環状フレーム６０で支持する。そして、ダイシングテープ６１が貼着された状態の貼り合わせウェーハ５０を切削装置（不図示）のテーブル６３上に載置してから、切削すべき第２分割予定ライン２２を検出する。この検出結果に基づき、切削装置（不図示）の切削ブレード６４を第２分割予定ライン２２に沿って位置付ける。そして、切削ブレード６４の下端がダイシングテープ６１の厚み方向中間に達するように位置付けてから、高速回転する切削ブレード６４と、貼り合わせウェーハ５０とを第２分割予定ライン２２の延在方向に相対移動する。これにより、貼り合わせウェーハ５０がフルカットで切削加工され、貼り合わせウェーハ５０が全ての第２分割予定ライン２２に沿って個々の積層デバイスＤに分割される。なお、積層デバイスＤにおいて、第２半導体デバイス２３が形成されて第２半導体ウェーハ２０から分割された構成部分が第２デバイスチップ２５となる。
【００２７】
以上のように、本実施の形態に係る積層デバイスの製造方法では、第１デバイスチップ接着ステップにおいて、図３の符号Ｒで示すように、第１デバイスチップ１５の側面に仮接着剤シート４１の粘着層が隆起しても、樹脂５２の被覆に影響を及ぼすことを回避することができる。これを詳述すると、本実施の形態では、樹脂被覆ステップを実施する前に、貼り合わせウェーハ５０からサポート基板４０と共に仮接着剤シート４１を除去している。従って、樹脂５２を被覆する際には、貼り合わせウェーハ５０に仮接着剤シート４１が存在しないので、仮接着剤シート４１の隆起によって被覆した樹脂５２の形態が変化することを防止することができる。これにより、仮接着剤シート４１の隆起によって、樹脂５２が部分的に凹んで空洞が形成されることを回避可能となる。この結果、電極接続ステップにおいて、かかる空洞に銅等の金属が充填されて不要な電極が形成されることを防止でき、且つ、積層デバイスＤの内部に空洞が形成されることを回避して信頼性を向上することができる。
【００２８】
なお、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。
【００２９】
例えば、分割ステップは、上記のように、切削ブレード６４によるフルカットでの切削加工に限定されるものではない。例を挙げると、レーザビームを照射するアブレーション加工によるフルカット、切削加工やアブレーション加工によるハーフカット後ブレーキング装置を使用する割断、貼り合わせウェーハ５０内に改質層を形成した後、ブレーキング装置を使用する割断等で貼り合わせウェーハ５０を個々の積層デバイスＤに分割するようにしてもよい。ここで、アブレーションとは、レーザビームの照射強度が所定の加工閾値以上になると、固体表面で電子、熱的、光科学的及び力学的エネルギーに変換され、その結果、中性原子、分子、正負のイオン、ラジカル、クラスタ、電子、光が爆発的に放出され、固体表面がエッチングされる現象をいう。
【００３０】
また、上記貼り合わせウェーハ５０では、第１半導体ウェーハ１０と第２半導体ウェーハ２０との２枚のウェーハを貼り合わせたが、ウェーハの枚数を増加し、積層デバイスＤにおける半導体デバイスの積層数を増やしてもよい。
【００３１】
また、貫通電極５８の形状や形成位置は、第１半導体デバイス１３の第１電極（不図示）と第２半導体デバイス２３の第２電極２４とが接続できる限りにおいて、種々の変更が可能である。例えば、図７Ｂの樹脂５１を、第１デバイスチップ１５の表面１５ａが露出するように形成し、図９の貫通電極５８における貫通孔５５内に延びる部分を省略した形状にしてもよい。更には、第１デバイスチップ１５を貫通するように貫通電極５８を形成してもよい。
【００３２】
また、上記の実施の形態においては、上記各ステップは別々の装置で実施されてもよいし、同一の装置で実施されてもよい。
【産業上の利用可能性】
【００３３】
以上説明したように、本発明は、複数の半導体デバイスが積層された積層デバイスを形成する際に有用であり、不要な電極形成を回避でき、積層デバイスの信頼性を向上することができるという効果を有する。
【符号の説明】
【００３４】
１０  第１半導体ウェーハ
１２  第１分割予定ライン
１３  第１半導体デバイス
１５  第１デバイスチップ
２０  第２半導体ウェーハ
２２  第２分割予定ライン
２３  第２半導体デバイス
２４  第２電極
２５  第２デバイスチップ
４０  サポート基板
４１  仮接着剤シート
４４  仮ウェーハ
５０  貼り合わせウェーハ
５１  樹脂
５８  貫通電極
Ｄ  積層デバイス
【図１】
2015233049.tif 000003
【図２】
2015233049.tif 000004
【図３】
2015233049.tif 000005
【図４】
2015233049.tif 000006
【図５】
2015233049.tif 000007
【図６】
2015233049.tif 000008
【図７】
2015233049.tif 000009
【図８】
2015233049.tif 000010
【図９】
2015233049.tif 000011
【図１０】
2015233049.tif 000012
【図１１】
2015233049.tif 000013