(57)【要約】【課題】オフセット除去を高精度化するときに回路が複雑化されないセンサ回路を提供する。【解決手段】同図の回路部は、入力信号（Ｖｓ＋Ｖｐｒ）から基準電圧Ｖｂを減算した信号を第１の時間だけ積分した積分値と、基準電圧Ｖｂからオフセット制御電圧Ｖｏｆｓｃを減算した信号を第２の時間だけ積分した積分値の合計を信号成分Ｖｓに応じた積分値として得るためのものである。図では省略するが、センサ回路は、入力信号にオフセット成分Ｖｐｒのみが含まれる場合の合計の積分値がゼロになるようにオフセット制御電圧Ｖｏｆｓｃを調整する制御部を備える。【選択図】図１
2015204541.tif 000002
【特許請求の範囲】
【請求項１】
オフセット成分を含む入力信号が入力され、前記入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であって、
前記入力信号から所定の基準電圧を減算した信号を第１の時間だけ積分した積分値と、前記基準電圧から所定のオフセット制御電圧を減算した信号を第２の時間だけ積分した積分値の合計を前記信号成分に応じた積分値として得るための回路部と、
前記入力信号に前記オフセット成分のみが含まれる場合の前記合計の積分値がゼロになるように前記オフセット制御電圧を調整する制御部と
を備えることを特徴とするセンサ回路。
【請求項２】
オフセット成分を含む入力信号が入力され、前記入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であって、
前記入力信号から第１の電位に設定されたオフセット制御電圧を減算した信号を第１の時間だけ積分した積分値と、前記入力信号から第２の電位に設定されたオフセット制御電圧を減算した信号を第２の時間だけ積分した積分値の合計を前記信号成分に応じた積分値として得るための回路部と、
前記入力信号に前記オフセット成分のみが含まれる場合の前記合計の積分値がゼロになるように前記第１の電位、前記第２の電位または前記第１の時間から前記第２の時間に切り替わるタイミングを調整する制御部と
を備えることを特徴とするセンサ回路。
【請求項３】
オフセット成分を含む入力信号が入力され、前記入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であって、
前記入力信号を第１の時間だけ積分した積分値と、前記基準電圧から所定のオフセット制御電圧を減算した信号を第２の時間だけ積分した積分値の合計を前記信号成分に応じた積分値として得るための回路部と、
前記入力信号に前記オフセット成分のみが含まれる場合の前記合計の積分値がゼロになるように前記オフセット制御電圧を調整する制御部と
を備えることを特徴とするセンサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オフセット除去を高精度化するときに回路が複雑化されないセンサ回路に関するものである。
【背景技術】
【０００２】
様々な資源の効率的な利用の観点から、遠隔で観測した電力、交通、農業、環境等の
データを収集するデータ収集システムが重要視されている。
【０００３】
図１４は、データ収集システムの模式図を示す。
本システムでは、センサと端末制御・通信部で構成されるセンサ端末においてセンサでセンシングする対象を電気信号に変換した後に端末制御・通信部でデジタル化してデータを生成し、ネットワークを通してサーバーに生成したデータを収集する。センサはトランスデューサとセンサ回路とで構成され、被測定量を電気信号に変換して出力するトランスデューサには出力の電気信号に所望の信号とオフセット信号が混載するものがある。
【０００４】
デジタル化する回路にはデジタル化できる電気信号の範囲ある。オフセット信号が混載した場合では、デジタル化できる範囲の一部がオフセット信号により占有されるため、オフセット信号がない場合と比較して所望の信号のデジタル化できる範囲が狭くなる。したがって、オフセット信号が混載した場合ではセンサ回路でオフセットを除去する必要がある。
【０００５】
図１５は、従来のオフセット除去技術であるCorrelatedDoubleSampling(CDS)を示す（非特許文献１）。
【０００６】
CDSではトランスデューサであるフォトダイオードPDの出力を２度サンプリングする。一度目ではオフセット信号のみをサンプリングしてCRに保持し、２度目には所望の信号とオフセット信号を保持してCSに保持する。この後、一度目でサンプリングした信号と２度目にサンプリングした信号を減算することにより、所望の信号を取り出すことができる。減算は差動増幅器を使用して行う。しかしながら、２つの経路の回路素子の非対称性による減算の精度の劣化や、オフセット除去の精度を上げるためにキャリブレーション回路等を付加するために回路が複雑になるという問題がある。
【０００７】
図１６は、別のオフセット除去技術であるオフセットトリミングを示す（非特許文献２）。
トランスデューサとなる抵抗素子含む４個の抵抗素子を使ってホイートストンブリッジを形成し、出力端子であるOUT+とOUT-を差動増幅器に入力する。高精度にオフセット信号を除去するためには、抵抗素子の非対称性などの理由によりホイートストンブリッジで除去しきれなかったオフセット信号を可変抵抗を用いてトリミングする。オフセットトリミングを用いてオフセット信号の除去を高精度化するためには可変抵抗の抵抗値の分解能を上げる必要がある。しかしながら、抵抗値の分解能をあげると高精度な抵抗素子が必要といった問題や回路が複雑になるという問題がある。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Koklu,G.;Leblebici,Y.;Carrara,S.,“AswitchedcapacitorfullydifferentialcorrelateddoublesamplingcircuitforCMOSimagesensors,”MedicalInformation&CommunicationTechnology(ISMICT),20115thInternationalSymposiumon,pp.113-116,27-30March2011.
【０００９】
【非特許文献２】“HANDLINGSENSORBRIDGEOFFSET”ApplicationNote,Honeywell,2002,http://aerospace.honeywell.com/~/media/UWSAero/common/documents/myaerospacecatalog-documents/Defense_Brochures-documents/Magnetic__Literature_Application_notesdocuments/AN212_Handling_of_Sensor_Bridge_Offset.pdf
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、オフセット除去を高精度化するときに回路が複雑化されないセンサ回路を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、第１の本発明に係るセンサ回路は、オフセット成分を含む入力信号が入力され、前記入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であって、前記入力信号から所定の基準電圧を減算した信号を第１の時間だけ積分した積分値と、前記基準電圧から所定のオフセット制御電圧を減算した信号を第２の時間だけ積分した積分値の合計を前記信号成分に応じた積分値として得るための回路部と、前記入力信号に前記オフセット成分のみが含まれる場合の前記合計の積分値がゼロになるように前記オフセット制御電圧を調整する制御部とを備えることを特徴とする。
【００１２】
第２の本発明に係るセンサ回路は、オフセット成分を含む入力信号が入力され、前記入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であって、前記入力信号から第１の電位に設定されたオフセット制御電圧を減算した信号を第１の時間だけ積分した積分値と、前記入力信号から第２の電位に設定されたオフセット制御電圧を減算した信号を第２の時間だけ積分した積分値の合計を前記信号成分に応じた積分値として得るための回路部と、前記入力信号に前記オフセット成分のみが含まれる場合の前記合計の積分値がゼロになるように前記第１の電位、前記第２の電位または前記第１の時間から前記第２の時間に切り替わるタイミングを調整する制御部とを備えることを特徴とする。
【００１３】
第３の本発明に係るセンサ回路は、オフセット成分を含む入力信号が入力され、前記入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であって、前記入力信号を第１の時間だけ積分した積分値と、前記基準電圧から所定のオフセット制御電圧を減算した信号を第２の時間だけ積分した積分値の合計を前記信号成分に応じた積分値として得るための回路部と、前記入力信号に前記オフセット成分のみが含まれる場合の前記合計の積分値がゼロになるように前記オフセット制御電圧を調整する制御部とを備えることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、オフセット除去を高精度化するときに回路が複雑化されないセンサ回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施の形態に係るセンサ回路の回路部を示す。
【図２】センサ回路の回路部、制御部、トランスデューサとの接続を示す図である。
【図３】第１の実施の形態に係るセンサ回路の波形図である。
【図４】第１の実施の形態の変形例に係るセンサ回路の回路部を示す。
【図５】第１の実施の形態の変形例に係るセンサ回路の波形図である。
【図６】第１の実施の形態に係るセンサ回路に高感度化のためにプリアンプとチョッピングする回路を付加した場合の回路部を示す。
【図７】第１の実施の形態に係るセンサ回路に高感度化のためにプリアンプとチョッピングする回路を付加した場合の波形図である。
【図８】第１の実施の形態に係るセンサ回路に高感度化のためにプリアンプとチョッピングする回路とハイパスフィルタを付加した場合の回路部を示す。
【図９】第１の実施の形態に係るセンサ回路に高感度化のためにプリアンプとチョッピングする回路とハイパスフィルタを付加した場合の波形図である。
【図１０】第２の実施の形態に係るセンサ回路の回路部を示す。
【図１１】第２の実施の形態に係るセンサ回路に高感度化のためにプリアンプとチョッピングする回路とハイパスフィルタを付加した場合の回路部を示す。
【図１２】第３の実施の形態に係るセンサ回路の回路部を示す。
【図１３】第３の実施の形態に係るセンサ回路の波形図である。
【図１４】データ収集システムの模式図を示す。
【図１５】従来のオフセット除去技術であるCorrelatedDoubleSampling(CDS)を示す。
【図１６】別のオフセット除去技術であるオフセットトリミングを示す。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。説明において同一または類似の構成、機能を有する要素には同一の符号を付与し、重複説明を省略する。
【００１７】
［第１の実施の形態］
図１に、第１の実施の形態に係るセンサ回路の回路部を示す。
第１の実施の形態のセンサ回路は、オフセット成分Ｖｐｒを含む入力信号（Ｖｓ＋Ｖｐｒ）を入力し、入力信号からオフセット成分Ｖｐｒ以外の信号成分Ｖｓに応じた積分値を得るセンサ回路であって、同図の回路部は、入力信号から所定の基準電圧Ｖｂを減算した信号を第１の時間だけ積分した積分値と、基準電圧Ｖｂから所定のオフセット制御電圧Ｖｏｆｓｃを減算した信号を第２の時間だけ積分した積分値の合計を信号成分Ｖｓに応じた積分値として得るためのものである。図１では省略するが、センサ回路は、入力信号にオフセット成分Ｖｐｒのみが含まれる場合の合計の積分値がゼロになるようにオフセット制御電圧Ｖｏｆｓｃを調整する制御部を備える。
【００１８】
第１の時間、第２の時間は、それぞれ、後述の積算回数ｋ１と単位時間Δｔの積、積算回数ｋ２と単位時間Δの積である。
【００１９】
センサ回路の回路部は、トランスデューサからの入力信号の入力の許可と基準電圧Ｖｂの入力を切替えるスイッチＳＷ１と、抵抗Ｒｉｎｔｇおよび容量Ｃｉｎｔｇとともに積分器を構成するオペアンプＯｐ１と、積分器の積分動作の開始・停止を行うスイッチＳＷ２と、積分器の容量Ｃｉｎｔｇに蓄積されている電荷をゼロにリセットするスイッチＳＷ３と、オフセット設定値と変更信号に基づいてオフセット制御電圧Ｖｏｆｓｃを出力するオフセット生成部１と、基準電圧Ｖｂの抵抗Ｒｉｎｔｇへの入力とオフセット制御電圧Ｖｏｆｓｃの抵抗Ｒｉｎｔｇへの入力を切替えるスイッチＳＷ４とを含む。
【００２０】
具体的には、センサ回路の回路部は、オペアンプＯｐ１と、オペアンプＯｐ１の負入力（−）と出力間に接続された容量Ｃｉｎｔｇと、オペアンプＯｐ１の負入力に一方端を接続された抵抗Ｒｉｎｔｇと、オフセット制御電圧Ｖｏｆｓｃを出力するオフセット生成部１と、オペアンプＯｐ１の正入力（＋）に接続された端子ａ１、入力信号（Ｖｓ＋Ｖｐｒ）が入力される回路節点に接続された端子ｂ１、基準電圧Ｖｂが印加される回路節点に接続された端子ｃ１を含むスイッチＳＷ１と、オペアンプＯｐ１の正入力と抵抗Ｒｉｎｔｇの他方端間に接続されたスイッチＳＷ２と、容量Ｃｉｎｔｇに並列に接続されたスイッチＳＷ３と、基準電圧Ｖｂが印加される回路節点に接続された端子ｂ４、抵抗Ｒｉｎｔｇの他方端に接続された端子ａ４、オフセット制御電圧Ｖｏｆｓｃが出力される回路節点に接続された端子ｃ４を含むスイッチＳＷ４とを含む。
【００２１】
入力信号は、本来検出すべき信号成分Ｖｓと除去すべきオフセット成分Ｖｐｒの和である。
リセット信号は、スイッチＳＷ３に入力され、信号ＩＮＴＧは、スイッチＳＷ２に入力される。信号ＩＮＴＧは、積分区間を定めるものである。
【００２２】
信号ＯＦＳＣは、スイッチＳＷ１、ＳＷ４に入力される。信号ＯＦＳＣが高電位であるとき、スイッチＳＷ１の端子ａ１と端子ｂ１が接続され、スイッチＳＷ４の端子ａ４と端子ｂ４が接続される。信号ＯＦＳＣが低電位であるとき、スイッチＳＷ１の端子ａ１と端子ｃ１が接続され、スイッチＳＷ４の端子ａ４と端子ｃ４が接続される。
【００２３】
信号ＩＮＴＧが高電位になると、スイッチＳＷ２はオフになり積分動作を行い、信号ＩＮＴＧが低電位になると、スイッチＳＷ２はオンとなり積分動作を停止し、スイッチＳＷ２がオンになる直前までの積分値を出力する。
【００２４】
リセット信号が高電位であるとき、スイッチＳＷ３はオンになり、リセット信号が低電位であるとき、スイッチＳＷ３はオフになる。
【００２５】
オフセット生成部１は、Ｎｄ＝２ｎ階調のＤＡコンバータで構成され、オフセット設定値ｍｄはｎビットのデータである。オフセット生成部１は、変更信号が低電位であるときは、オフセット設定値ｍｄに対応した電位のオフセット制御電圧Ｖｏｆｓｃを出力し、変更信号が高電位であるときは、オフセット設定値にプラス１されたｍｄ＋１に対応したオフセット制御電圧Ｖｏｆｓｃを出力する。
【００２６】
図２は、センサ回路の回路部、制御部、トランスデューサとの接続を示す図である。
センサ回路の回路部は、図１に示す通りであり、センサ回路の制御部は、オペアンプＯｐ１の出力電圧をデジタル化するアナログデジタル変換部２（ＡＤＣ２）と、ＡＤＣ２の出力に基づいて、スイッチＳＷ１〜スイッチＳＷ４およびオフセット生成部１を制御するコントローラ３を備える。コントローラ３は、オフセット生成部１にオフセット設定値ｍｄと変更信号を与え、スイッチＳＷ１、ＳＷ４に信号ＯＦＳＣを与え、スイッチＳＷ２に信号ＩＮＴＧを与え、スイッチＳＷ３にリセット信号を与える。
【００２７】
トランスデューサは、例えば、電源電圧ＶＤＤとグラウンド間に抵抗Ｒｓｅｎｓｏｒと抵抗Ｒの直列回路を接続したものであり、抵抗Ｒｓｅｎｓｏｒと抵抗Ｒの接続点が端子ｂ１に接続される。抵抗Ｒｓｅｎｓｏｒの抵抗値は、センス対象の状態により変化し、これにより、信号成分Ｖｓが変化する。よって、オフセット成分Ｖｐｒを除いた信号成分Ｖｓ自体を測定できれば、センス対象の状態を検出できる。
【００２８】
本実施の形態では、入力信号に信号成分Ｖｓが含まれておらず、すなわち、入力信号にはオフセット成分Ｖｐｒのみが含まれていると分かっているとき、コントローラ３は、後述する図３の動作を行いつつ、オペアンプＯｐ１の出力電圧をデジタル化したデータ（ＡＤＣ２の出力）がゼロになるようにオフセット設定値を調整する。場合によっては、図３の動作が複数回行われる。
【００２９】
一方、入力信号に信号成分Ｖｓとオフセット成分Ｖｐｒが含まれていると分かっているとき、コントローラ３は、ＡＤＣ２の出力がゼロとなったときのオフセット設定値を維持しつつ、後述する図３の動作を行う。
【００３０】
図３は、第１の実施の形態に係るセンサ回路の波形図である。
信号ＩＮＴＧと信号ＯＦＳＣがともに高電位である場合、入力信号（Ｖｓ＋Ｖｐｒ）と基準電圧Ｖｂの差が積分される。積分器の積分動作により容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数１】
2015204541.tif 000003
【００３１】
信号ＩＮＴＧが高電位で信号ＯＦＳＣが低電位である場合、基準電圧Ｖｂとオフセット制御電圧Ｖｏｆｓｃの差が積分される。この積分動作により容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数２】
2015204541.tif 000004
【００３２】
変更信号が低電位でオフセット設定値がｍｄであり、オフセット生成部１のＤＡコンバータの基準電圧をＶｄｄとすると、オフセット制御電圧Ｖｏｆｓｃ＝Ｖｄｄ・ｍｄ／Ｎｄとなるため、式（２）は以下の式となる。
【数３】
2015204541.tif 000005
【００３３】
コントローラ３は、高電位であったリセット信号を低電位としてスイッチＳＷ３をオフさせるとともに（図３（ａ））、低電位であった信号ＩＮＴＧを高電位としてスイッチＳＷ２をオフさせ、積分動作を開始する（図３（ｃ））。
【００３４】
積算１回の動作において単位時間Δｔの区間では、入力信号（Ｖｓ＋Ｖｐｒ）と基準電圧Ｖｂの差を積分し、次の単位時間Δｔの区間では、基準電圧Ｖｂとオフセット制御電圧Ｖｏｆｓｃの差を積分する。
【００３５】
本実施の形態のセンサ回路では、変更信号を低電位にして積算をｋ１回繰り返した後、変更信号を高電位にしてｋ２回積算を繰り返す（図３（ｄ））。
【００３６】
変更信号を低電位にして積算をｋ１回繰り返した時の容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数４】
2015204541.tif 000006
【００３７】
次に変更信号を高電位にするとオフセット制御電圧ＶｏｆｓｃはＶｄｄ・（ｍｄ＋１）／Ｎｄとなるためｋ２回の積算で容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数５】
2015204541.tif 000007
【００３８】
コントローラ３は、積算が完了したら、信号ＩＮＴＧを低電位にし、これにより、積算した電圧（オペアンプＯｐ１の出力電圧）を容量Ｃｉｎｔｇに保持する。
【００３９】
オペアンプＯｐ１の出力電圧は、図示しない端末制御・通信部などでデジタル化され、データが生成される。データには、オフセット成分Ｖｐｒが含まれないので、すなわち、信号成分Ｖｓを正しく検出できたことになる。
【００４０】
コントローラ３は、データが生成されたら、リセット信号を再び高電位にして容量Ｃｉｎｔｇに保持している電圧をゼロに初期化する。
【００４１】
式（４）と式（５）からｋ１＋ｋ２＝Ｎｐ回積算繰り返した後で保持した時に容量Ｃｉｎｔｇに生じる電圧の合計は以下の式で表される。
【数６】
2015204541.tif 000008
【００４２】
この時のオペアンプＯｐ１の出力電圧Ｖｏｕｔは、ＯＦＳＣ信号が低電位でオペアンプＯｐ１の正入力（＋）に基準電圧Ｖｂが入力され、スイッチＳＷ２もオンになっていることから、以下の式で表される。
【数７】
2015204541.tif 000009
【００４３】
出力電圧Ｖｏｕｔは、基準電圧Ｖｂを中心として積分値となる容量Ｃｉｎｔｇに生じる電圧が出力される。
【００４４】
Ｎｄ＝２ｎ階調のＤＡコンバータのみでオフセット除去の成分を生成した場合ではＶｄｄ／Ｎｄの分解能のオフセット除去の成分の電圧しか生成できない。これに対し、センサ回路ではＶｄｄ／（Ｎｄ・Ｎｐ）の分解能のオフセット除去の成分が生成できる。したがって、全積算回数を増やすことにより、オフセット生成部１のＤＡコンバータの階調を上げて回路を複雑化することなく、オフセット除去の成分を高精度化することができる。すなわち、本実施の形態では、オフセット除去を高精度化するときに回路が複雑化されないセンサ回路を提供できる。
【００４５】
（変形例）
図４は、第１の実施の形態の変形例に係るセンサ回路の回路部を示す。
回路部は、入力信号から第１の電位に設定されたオフセット制御電圧Ｖｏｆｓｃを減算した信号を第１の時間ｔｋ１だけ積分した積分値と、入力信号から第２の電位に設定されたオフセット制御電圧Ｖｏｆｓｃを減算した信号を第２の時間ｔｋ２だけ積分した積分値の合計を信号成分に応じた積分値として得るための回路部である。図示省略するが、センサ回路は、入力信号にオフセット成分のみが含まれる場合の合計の積分値がゼロになるように第１、第２の電位を調整する制御部を備える。制御部は、すなわち、上述のＡＤＣ２とコントローラ３を備える。
【００４６】
なお、制御部（コントローラ３）は、合計の積分値をゼロにするのに、第１の電位（時間ｔｋ１の区間の電位）、第２の電位（時間ｔｋ２の区間の電位）、第１の時間ｔｋ１から第２の時間ｔｋ２に切り替わるタイミングの１つ以上を調整してもよい。
【００４７】
図１のセンサ回路では離散的に信号の積分とオフセットの除去を行ったが、図４の回路部を用いて、連続的に信号の積分とオフセットの除去を行う。図４は、図１とは異なり、スイッチＳＷ１は、オペアンプＯｐ１の正入力と入力信号が入力される回路節点間と間に接続される。
【００４８】
すなわち、回路部は、オペアンプＯｐ１と、オペアンプＯｐ１の負入力と出力間に接続された容量Ｃｉｎｔｇと、オペアンプＯｐ１の負入力に一方端を接続された抵抗Ｒｉｎｔｇと、オフセット制御電圧Ｖｏｆｓｃを出力するオフセット生成部１と、オペアンプＯｐ１の正入力と電圧信号である入力信号が入力される回路節点間に接続されたスイッチＳＷ１と、オペアンプＯｐ１の正入力と抵抗Ｒｉｎｔｇの他方端間に接続されたスイッチＳＷ２と、容量Ｃｉｎｔｇに並列に接続されたスイッチＳＷ３と、基準電圧Ｖｂが印加される回路節点に接続された端子ｂ４、抵抗Ｒｉｎｔｇの他方端に接続された端子ａ４、オフセット制御電圧Ｖｏｆｓｃが出力される回路節点に接続された端子ｃ４を含むスイッチＳＷ４とを含む。
【００４９】
図１とは異なり、信号ＯＦＳＣが高電位であるとき、スイッチＳＷ１はオンとなり、低電位であるとき、オフとなる。その他は、図１と同じである。
【００５０】
図５は、第１の実施の形態の変形例に係るセンサ回路の波形図である。
信号ＯＦＳＣと信号ＩＮＴＧがともに高電位である場合、入力信号（Ｖｓ＋Ｖｐｒ）とオフセット制御電圧Ｖｏｆｓｃの差が積分される。積分器の積分動作により容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数８】
2015204541.tif 000010
【００５１】
コントローラ３は、高電位であったリセット信号を低電位としてスイッチＳＷ３をオフさせるとともに（図５（ａ））、低電位であった信号ＩＮＴＧを高電位としてスイッチＳＷ２をオフさせ、積分動作を開始する（図５（ｃ））。
【００５２】
本変形例のセンサ回路では、変更信号を低電位にしてｔｋ１の時間積分した後、変更信号を高電位にしてｔｋ２の時間積分を行う（図５（ｄ））。
【００５３】
図１の場合と同様に、変更信号が低電位の時には、オフセット制御電圧ＶｏｆｓｃはＶｄｄ・ｍｄ／Ｎｄであるため、容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数９】
2015204541.tif 000011
【００５４】
変更信号が低電位の状態でｔｋ１の時間の期間に容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数１０】
2015204541.tif 000012
【００５５】
変更信号が高電位の状態がｔｋ２の時間続いたとき、オフセット制御電圧ＶｏｆｓｃはＶｄｄ・（ｍｄ＋１）／Ｎｄとなるため、この期間に容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数１１】
2015204541.tif 000013
【００５６】
コントローラ３は、積算が完了したら、信号ＩＮＴＧと信号ＯＦＳＣを低電位にし、これにより、積算した電圧（オペアンプＯｐ１の出力電圧）を容量Ｃｉｎｔｇに保持する。
【００５７】
本変形例では、入力信号に信号成分Ｖｓが含まれておらず、すなわち、入力信号にはオフセット成分Ｖｐｒのみが含まれていると分かっているとき、コントローラ３は、ＡＤＣ２の出力がゼロになるようにオフセット設定値を調整する。場合によっては、図５の動作が複数回行われる。
【００５８】
一方、入力信号に信号成分Ｖｓとオフセット成分Ｖｐｒが含まれていると分かっているとき、コントローラ３は、ＡＤＣ２の出力がゼロとなったときのオフセット設定値を維持しつつ、図５の動作を行う。
【００５９】
オペアンプＯｐ１の出力電圧Ｖｏｕｔは、図示しない端末制御・通信部などでデジタル化され、データが生成される。データには、オフセット成分Ｖｐｒが含まれないので、すなわち、信号成分Ｖｓを正しく検出できたことになる。
【００６０】
コントローラ３は、データが生成されたら、リセット信号と信号ＯＦＳＣを再び高電位にして容量Ｃｉｎｔｇに保持している電圧をゼロに初期化する。
【００６１】
式（１０）と式（１１）からｔｋ１＋ｔｋ２＝ｔｏｔの期間の積分により容量Ｃｉｎｔｇに生じる電圧の合計は以下の式で表される。
【数１２】
2015204541.tif 000014
【００６２】
この時のオペアンプＯｐ１の出力電圧Ｖｏｕｔは、ＯＦＳＣ信号が低電位でスイッチＳＷ２もオンになり、オペアンプＯｐ１の正入力（＋）に基準電圧Ｖｂが入力されることから、以下の式で表される。
【数１３】
2015204541.tif 000015
【００６３】
出力電圧Ｖｏｕｔは、基準電圧Ｖｂを中心として積分値となる容量Ｃｉｎｔｇに生じる電圧が出力される。
【００６４】
Ｎｄ＝２ｎ階調のＤＡコンバータのみでオフセット除去の成分を生成した場合ではＶｄｄ／Ｎｄの分解能のオフセット除去の成分の電圧しか生成できない。これに対し、センサ回路では、時間の分解能をδｔとすると（Ｖｄｄ／Ｎｄ）（δｔ／ｔｏｔ）のオフセット除去の成分の電圧が生成できる。したがって、積算時間であるｔｏｔを増やす、または時間の分解能δｔを微細にすることにより、オフセット生成部１のＤＡコンバータの階調を上げて回路を複雑化することなく、オフセット除去の成分を高精度化することができる。すなわち、本変形例では、オフセット除去を高精度化するときに回路が複雑化されないセンサ回路を提供できる。
【００６５】
図６は、第１の実施の形態に係るセンサ回路に高感度化のためにプリアンプとチョッピングする回路を付加した場合の回路部を示す。チョッピングを行うためにスイッチＳＷＣ、プリアンプ４をセンサ回路に付加した。
【００６６】
図７は、第１の実施の形態に係るセンサ回路に高感度化のためにプリアンプとチョッピングする回路を付加した場合の波形図である。
【００６７】
コントローラ３は、高電位であったリセット信号を低電位としてスイッチＳＷ３をオフさせるとともに（図７（ａ））、低電位であった信号ＩＮＴＧが高電位としてスイッチＳＷ２をオフさせ、積分動作を開始する（図７（ｃ））。
【００６８】
積算１回の動作において単位時間Δｔの区間では、入力信号（Ｖｓ＋Ｖｐｒ）と基準電圧Ｖｂの差を積分し、次の単位時間Δｔの区間では、基準電圧Ｖｂとオフセット制御電圧Ｖｏｆｓｃの差を積分する。
【００６９】
チョッピングを行うため、図７（ｂ）のようにチョッピング信号が高電位の時のみ入力信号がプリアンプ出力に現れる。チョッピングのタイミングはＯＦＳＣ信号と同じである。
【００７０】
変更信号を低電位にして積算をｋ１回繰り返し、変更信号を高電位にして積算をｋ２回繰り返すことにより、式（６）で表される積分値が得られる。したがって、この場合でもオフセット除去を高精度化するときに回路が複雑化されないセンサ回路を提供できる。
【００７１】
図８は、第１の実施の形態に係るセンサ回路に高感度化のためにプリアンプとチョッピングする回路とハイパスフィルタを付加した場合の回路部を示す。チョッピングを行うためにスイッチＳＷＣ、プリアンプ４、ハイパスフィルタを構成する抵抗Ｒｈｐｆと容量Ｃｈｐｆをセンサ回路に付加した。
【００７２】
図９は、第１の実施の形態に係るセンサ回路に高感度化のためにプリアンプとチョッピングする回路とハイパスフィルタを付加した場合の波形図である。
【００７３】
コントローラ３は、高電位であったリセット信号を低電位としてスイッチＳＷ３をオフさせ（図９（ａ））、積分動作を開始する（図９（ｃ））。
【００７４】
積算１回の動作において単位時間Δｔの区間では、入力信号（Ｖｓ＋Ｖｐｒ）と基準電圧Ｖｂの差を積分し、次の単位時間Δｔの区間では、基準電圧Ｖｂとオフセット制御電圧Ｖｏｆｓｃの差を積分する。
【００７５】
チョッピングを行い、ハイパスフィルタを通しているため、図９（ｂ）のようにパルス状の信号がプリアンプ出力に現れる。この場合では信号ＩＮＴＧをチョッピング信号と同期させ、信号ＩＮＴＧの高電位の期間（積分区間）を２Δｔとする。さらにΔｔの期間で入力信号（Ｖｓ＋Ｖｐｒ）と基準電圧Ｖｂの差を積分し、次のΔｔの期間で基準電圧Ｖｂとオフセット制御電圧Ｖｏｆｓｃの差を積分する。チョッピングのタイミングは信号ＩＮＴＧと同じである。
【００７６】
変更信号を低電位にして積算をｋ１回繰り返し、変更信号を高電位にして積算をｋ２回繰り返すことにより、式（６）で表される積分値が得られる。したがって、この場合でもオフセット除去を高精度化するときに回路が複雑化されないセンサ回路を提供できる。
【００７７】
［第２の実施の形態］
図１０は、第２の実施の形態に係るセンサ回路の回路部を示す。
回路部は、入力信号から所定の基準電圧Ｖｂを減算した信号を第１の時間だけ積分した積分値と、基準電圧から所定のオフセット制御電圧Ｖｏｆｓｃを減算した信号を第２の時間だけ積分した積分値の合計を信号成分に応じた積分値として得るための回路部である。図示省略するが、センサ回路は、入力信号にオフセット成分のみが含まれる場合の合計の積分値がゼロになるようにオフセット制御電圧Ｖｏｆｓｃの電位を調整する制御部を備える。制御部は、すなわち、上述のＡＤＣ２とコントローラ３を備える。
【００７８】
第１の時間、第２の時間は、それぞれ、後述の積算回数ｋ１と単位時間Δｔの積、積算回数ｋ２と単位時間Δｔの積である。
【００７９】
センサ回路は、トランスデューサから出力された電気信号の入力を許可するスイッチＳＷ１と、抵抗Ｒｉｎｔｇおよび容量Ｃｉｎｔｇとともに積分器を構成するオペアンプＯｐ１と、スイッチＳＷ１がオフのとき、オペアンプＯｐ１の正入力を基準電圧と同じ電位にし、スイッチＳＷ１がオンのとき、オペアンプＯｐ１の正入力をスイッチＳＷ１の入力と同じ電位にする抵抗Ｒｆと、積分器の積分動作の開始・停止を行うスイッチＳＷ２と、積分器の容量Ｃｉｎｔｇに蓄積されている電荷をゼロにリセットするスイッチＳＷ３と、オフセット設定値と変更信号に基づいてオフセット制御電圧Ｖｏｆｓｃを出力するオフセット生成部１と、
基準電圧Ｖｂの抵抗Ｒｉｎｔｇへの入力とオフセット制御電圧Ｖｏｆｓｃの抵抗Ｒｉｎｔｇへの入力を切替えるスイッチＳＷ４とを含む。
【００８０】
具体的には、オペアンプＯｐ１と、オペアンプＯｐ１の負入力に一方の電極を接続された容量Ｃｉｎｔｇと、オペアンプＯｐ１の負入力に一方端を接続された抵抗Ｒｉｎｔｇと、オフセット制御電圧Ｖｏｆｓｃを出力するオフセット生成部１と、オペアンプＯｐ１の正入力と電圧信号である入力信号（Ｖｓ＋Ｖｐｒ）が入力される回路節点間に接続されたスイッチＳＷ１と、容量Ｃｉｎｔｇの他方の電極とオペアンプＯｐ１の出力間に接続されたスイッチＳＷ２と、容量Ｃｉｎｔｇに並列に接続されたスイッチＳＷ３と、基準電圧Ｖｂが印加される回路節点に接続された端子ｂ４、抵抗Ｒｉｎｔｇの他方端に接続された端子ａ４、オフセット制御電圧Ｖｏｆｓｃが出力される回路節点に接続された端子ｃ４を含むスイッチＳＷ４と、基準電圧Ｖｂが印加される回路節点とオペアンプＯｐ１の正入力に接続された抵抗Ｒｆと、容量Ｃｉｎｔｇの他方の電極に正入力が接続され、負入力が出力に接続されたオペアンプＯｐ２とを含む。
【００８１】
第２の実施の形態に係るセンサ回路の動作は、信号ＯＦＳＣが高電位の時、スイッチＳＷ１がオンとなり、低電位の時、オフとなること、及び信号ＩＮＴＧが高電位になるとスイッチＳＷ２がオンになり積分動作を行い、ＩＮＴＧが低電位になるとスイッチＳＷ２がオフとなること以外は、図３に示す動作（図１、図２のセンサ回路の動作）と同じである。
【００８２】
信号ＩＮＴＧと信号ＯＦＳＣがともに高電位である場合、スイッチＳＷ１がオンとなり、入力信号（Ｖｓ＋Ｖｐｒ）がオペアンプＯｐ１の正入力（＋）に入力され、また基準電圧ＶｂがオペアンプＯｐ１の負入力（−）に入力されるため、入力信号（Ｖｓ＋Ｖｐｒ）と基準電圧Ｖｂの差が積分される。
【００８３】
信号ＩＮＴＧが高電位で信号ＯＦＳＣが低電位である場合、スイッチＳＷ１がオフとなり、基準電圧ＶｂがオペアンプＯｐ１の正入力（＋）に入力され、またオフセット制御電圧ＶｏｆｓｃがオペアンプＯｐ１の負入力（−）に入力されるため、基準電圧Ｖｂとオフセット制御電圧Ｖｏｆｓｃの差が積分される。
【００８４】
第２の実施の形態に係るセンサ回路においても、信号ＯＦＳＣにより、積算１回の動作において単位時間Δｔの区間では、入力信号（Ｖｓ＋Ｖｐｒ）と基準電圧Ｖｂの差を積分し、次の単位時間Δｔの区間では、基準電圧Ｖｂとオフセット制御電圧Ｖｏｆｓｃの差を積分することが可能である。
【００８５】
したがって、変更信号を低電位にして積算をｋ１回繰り返した後、変更信号を高電位にしてｋ２回積算を繰り返すことにより、式（７）で表される出力が得られる。
【００８６】
したがって、全積算回数を増やすことにより、オフセット生成部１のＤＡコンバータの階調を上げて回路を複雑化することなく、オフセット除去の成分を高精度化することができる。
【００８７】
図１１は、高感度化のためにプリアンプとチョッピングする回路とハイパスフィルタを付加した場合のセンサ回路を示す。チョッピングを行うためにスイッチＳＷＣ、プリアンプ４、ハイパスフィルタを構成する容量Ｃｈｐｆをセンサ回路に付加した。
【００８８】
このセンサ回路では、スイッチＳＷ１がオンの時に容量Ｃｈｐｆと抵抗Ｒｆとでハイパスフィルタを形成する。動作は図８の場合と同じなので説明を省略する。
【００８９】
［第３の実施の形態］
図１２は、第３の実施の形態に係るセンサ回路の回路部を示す。
このセンサ回路では、電圧信号の入力信号でなく、電流信号の入力信号（Ｉｓ＋Ｉｐｒ）が入力される。Ｉｓは信号成分、Ｉｐｒはオフセット成分である。
【００９０】
入力信号が電圧信号から電流信号に変わっても、センサ回路は、オフセット成分を含む入力信号を入力し、入力信号からオフセット成分以外の信号成分に応じた積分値を得るセンサ回路であることには変わりない。
【００９１】
同図の回路部は、入力信号から、具体的には、入力信号（電流）に応じた電圧（入力信号）を第１の時間だけ積分した積分値と、基準電圧Ｖｂから所定のオフセット制御電圧Ｖｏｆｓｃを減算した信号を第２の時間だけ積分した積分値の合計を信号成分に応じた積分値として得るためのものである。よって、入力が電圧か電流かの違いはあるが、機能としては、第１の実施の形態の回路部と同様である。
【００９２】
図示省略するが、センサ回路は、入力信号にオフセット成分のみが含まれる場合の合計の積分値がゼロになるようにオフセット制御電圧Ｖｏｆｓｃの電位を調整する制御部、すなわち、上述のＡＤＣ２とコントローラ３を備える。
【００９３】
センサ回路は、トランスデューサから出力された電気信号の入力の許可と基準信号の入力を切替えるスイッチＳＷ１と、トランスデューサから出力された電気信号が入力されるときはチャージ・センシティブ・アンプとして動作し、基準電圧Ｖｂが入力されるときは抵抗Ｒｉｎｔｇおよび容量Ｃｉｎｔｇとともに積分器を構成するオペアンプＯｐ１と、チャージ・センシティブ・アンプと積分器の積分動作の開始・停止を行うスイッチＳＷ２と、容量Ｃｉｎｔｇに蓄積されている電荷をゼロにリセットするスイッチＳＷ３と、オフセット設定値と変更信号に基づいてオフセット制御電圧Ｖｏｆｓｃを出力するオフセット生成部１と、基準電圧ＶｂのオペアンプＯｐ１の正入力（＋）への入力とオフセット制御電圧ＶｏｆｓｃのオペアンプＯｐ１の正入力（＋）の入力を切替えるスイッチＳＷ４とを含む。
【００９４】
具体的には、回路部は、オペアンプＯｐ１と、オペアンプＯｐ１の負入力に一方の電極を接続された容量Ｃｉｎｔｇと、基準電圧Ｖｂが印加される回路節点に一方端を接続された抵抗Ｒｉｎｔｇと、オフセット制御電圧Ｖｏｆｓｃを出力するオフセット生成部１と、オペアンプＯｐ１の負入力に接続された端子ａ１、電流信号である入力信号（Ｉｓ＋Ｉｐｒ）が入力される回路節点に接続された端子ｂ１、抵抗Ｒｉｎｔｇの他方端に接続された端子ｃ１を含むスイッチＳＷ１と、容量Ｃｉｎｔｇの他方の電極とオペアンプＯｐ１の出力間に接続されたスイッチＳＷ２と、容量Ｃｉｎｔｇに並列に接続されたスイッチＳＷ３と、基準電圧Ｖｂが印加される回路節点に接続された端子ｂ４、オペアンプＯｐ１の正入力に接続された端子ａ４、オフセット制御電圧Ｖｏｆｓｃが出力される回路節点に接続された端子ｃ４を含むスイッチＳＷ４と、容量Ｃｉｎｔｇの他方の電極に正入力が接続され、負入力が出力に接続されたオペアンプＯｐ２とを含む。
【００９５】
入力信号は、本来検出すべき信号成分Ｉｓと除去すべきオフセット成分Ｉｐｒの和である。
リセット信号は、スイッチＳＷ３に入力され、信号ＩＮＴＧは、スイッチＳＷ２に入力される。
【００９６】
信号ＯＦＳＣは、スイッチＳＷ１、ＳＷ４に入力される。信号ＯＦＳＣが高電位であるとき、スイッチＳＷ１の端子ａ１と端子ｂ１が接続され、スイッチＳＷ４の端子ａ４と端子ｂ４が接続される。信号ＯＦＳＣが低電位であるとき、スイッチＳＷ１の端子ａ１と端子ｃ１が接続され、スイッチＳＷ４の端子ａ４と端子ｃ４が接続される。
【００９７】
信号ＩＮＴＧが高電位になると、スイッチＳＷ２はオンになり積分動作を行い、信号ＩＮＴＧが低電位になると、スイッチＳＷ２はオフとなり積分動作を停止し、スイッチＳＷ２がオンになる直前までの積分値を出力する。
【００９８】
本実施の形態では、入力信号に信号成分Ｉｓが含まれておらず、すなわち、入力信号にはオフセット成分Ｉｐｒのみが含まれていると分かっているとき、コントローラ３は、後述する図１３の動作を行いつつ、ＡＤＣ２の出力がゼロになるようにオフセット設定値を調整する。場合によっては、図１３の動作が複数回行われる。
【００９９】
一方、入力信号に信号成分Ｉｓとオフセット成分Ｉｐｒが含まれていると分かっているとき、コントローラ３は、ＡＤＣ２の出力がゼロとなったときのオフセット設定値を維持しつつ、後述する図１３の動作を行う。
【０１００】
図１３は、第３の実施の形態に係るセンサ回路の波形図である。
信号ＩＮＴＧと信号ＯＦＳＣがともに高電位である場合、入力信号（Ｉｓ＋Ｉｐｒ）を積分する。積分器の積分動作により容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数１４】
2015204541.tif 000016
【０１０１】
信号ＩＮＴＧが高電位で信号ＯＦＳＣが低電位である場合、オフセット制御電圧Ｖｏｆｓｃと基準電圧Ｖｂの差が積分される。この積分動作により容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数１５】
2015204541.tif 000017
【０１０２】
変更信号が低電位でオフセット設定値がｍｄであり、オフセット生成部１のＤＡコンバータの基準電圧をＶｄｄとすると、オフセット制御電圧ＶｏｆｓｃはＶｄｄ・ｍｄ／Ｎｄとなるため式（１５）は以下の式となる。
【数１６】
2015204541.tif 000018
【０１０３】
コントローラ３は、高電位であったリセット信号を低電位としてスイッチＳＷ３をオフさせるとともに（図１３（ａ））、低電位であった信号ＩＮＴＧを高電位としてスイッチＳＷ２をオフさせ、積分動作を開始する（図１３（ｃ））。
【０１０４】
積算１回の動作において単位時間Δｔの区間では、入力信号（Ｉｓ＋Ｉｐｒ）を積分し、次の単位時間Δｔの区間では、オフセット制御電圧Ｖｏｆｓｃと基準電圧Ｖｂの差を積分する。
【０１０５】
本実施の形態のセンサ回路では、変更信号を低電位にして積算をｋ１回繰り返した後、変更信号を高電位にしてｋ２回積算を繰り返す（図１３（ｄ））。
【０１０６】
変更信号を低電位にして積算をｋ１回繰り返した時の容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数１７】
2015204541.tif 000019
【０１０７】
次に変更信号を高電位にするとオフセット制御電圧ＶｏｆｓｃはＶｄｄ・（ｍｄ＋１）／Ｎｄとなるためｋ２回の積算で容量Ｃｉｎｔｇに生じる電圧は以下の式で表される。
【数１８】
2015204541.tif 000020
【０１０８】
コントローラ３は、積算が完了したら、信号ＩＮＴＧを低電位にし、これにより、積算した電圧（オペアンプＯｐ２の出力電圧）を容量Ｃｉｎｔｇに保持する。
【０１０９】
このオペアンプＯｐ２の出力電圧Ｖｏｕｔは、図示しない端末制御・通信部などでデジタル化され、データが生成される。データには、オフセット成分Ｉｐｒが含まれないので、すなわち、信号成分Ｉｓを正しく検出できたことになる。
【０１１０】
コントローラ３は、データが生成されたら、リセット信号を再び高電位にして容量Ｃｉｎｔｇに保持している電圧をゼロに初期化する。
【０１１１】
式（１７）と式（１８）からｋ１＋ｋ２＝Ｎｐ回積算繰り返した後で保持した時に容量Ｃｉｎｔｇに生じる電圧の合計は以下の式で表される。
【数１９】
2015204541.tif 000021
【０１１２】
この時のオペアンプＯｐ２の出力電圧Ｖｏｕｔは、ＯＦＳＣ信号が低電位でオペアンプＯｐ１の正入力（＋）に基準電圧Ｖｂが入力され、スイッチＳＷ２もオンになっていることから、以下の式で表される。
【数２０】
2015204541.tif 000022
【０１１３】
出力電圧Ｖｏｕｔは、基準電圧Ｖｂを中心として積分値となる容量Ｃｉｎｔｇに生じる電圧が出力される。
【０１１４】
第３の実施の形態では、Ｖｄｄ／（Ｎｄ・Ｎｐ）の分解能のオフセット除去の成分の電圧が生成できる。したがって、全積算回数を増やすことにより、オフセット生成部１のＤＡコンバータの階調を上げて回路を複雑化することなく、オフセット除去の成分を高精度化することができる。すなわち、本実施の形態では、オフセット除去を高精度化するときに回路が複雑化されないセンサ回路を提供できる。
【符号の説明】
【０１１５】
１  オフセット生成部
２  アナログデジタル変換部
３  コントローラ
４  プリアンプ
Ｖｂ  基準電圧
Ｖｏｆｓｃ  オフセット制御電圧
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷＣ  スイッチ
Ｖｓ、Ｉｓ  信号成分
Ｖｐｒ、Ｉｐｒ  オフセット成分
【図１】
2015204541.tif 000023
【図２】
2015204541.tif 000024
【図３】
2015204541.tif 000025
【図４】
2015204541.tif 000026
【図５】
2015204541.tif 000027
【図６】
2015204541.tif 000028
【図７】
2015204541.tif 000029
【図８】
2015204541.tif 000030
【図９】
2015204541.tif 000031
【図１０】
2015204541.tif 000032
【図１１】
2015204541.tif 000033
【図１２】
2015204541.tif 000034
【図１３】
2015204541.tif 000035
【図１４】
2015204541.tif 000036
【図１５】
2015204541.tif 000037
【図１６】
2015204541.tif 000038