(57)【要約】      （修正有）【課題】交流電圧の半周期終了時に出力部の出力電圧がゼロボルトに達する時間を補正した高電圧を出力することが可能な高電圧発生装置を提供する。【解決手段】低電圧を昇圧して整流し、プラス側の高電圧を発生するプラス高電圧発生回路３０と、低電圧を昇圧して整流し、マイナス側の高電圧を発生するマイナス高電圧発生回路３１と、前記プラス高電圧発生手段の出力と前記マイナス高電圧発生手段の出力とを加算して交流の出力を発生する出力部３２と、前記出力部の交流電圧の半周期終了時に、前記出力部の出力電圧がゼロボルトに達する時間を補正する制御部４０とを有する。【選択図】図１
2015233370.tif 000002
【特許請求の範囲】
【請求項１】
低電圧を昇圧して整流し、プラス側の高電圧を発生するプラス高電圧発生手段と、
低電圧を昇圧して整流し、マイナス側の高電圧を発生するマイナス高電圧発生手段と、
前記プラス高電圧発生手段の出力と前記マイナス高電圧発生手段の出力とを加算して交流の出力を発生する出力部と、
前記出力部の交流電圧の半周期終了時に、前記出力部の出力電圧がゼロボルトに達する時間を補正する制御手段とを有することを特徴とする高電圧発生装置。
【請求項２】
前記プラス高電圧発生手段の入力側に設けられ、前記プラス高電圧発生手段を駆動する第1の駆動手段と、前記マイナス高電圧発生手段の入力側に設けられ、前記マイナス高電圧発生手段を駆動する第２の駆動手段とをさらに有し、
前記制御手段は、前記第1の駆動手段の駆動を制御して前記プラス高電圧発生手段の出力に正の直流電圧を重畳させるとともに、前記第２の駆動手段の駆動を制御して前記マイナス高電圧発生手段の出力に負の直流電圧を重畳させることを特徴とする請求項１記載の高電圧発生装置。
【請求項３】
前記第1の駆動手段及び第２の駆動手段はそれぞれ前記プラス高電圧発生手段と前記マイナス高電圧発生手段を駆動するパルス幅変調手段を有し、
前記制御手段は、前記第1の駆動手段及び第２の駆動手段の前記パルス幅変調手段の出力に一定幅のパルスを加算することにより前記プラス高電圧発生手段及び前記マイナス高電圧発生手段の出力にそれぞれ正及び負の直流電圧を重畳させることを特徴とする請求項２記載の高電圧発生装置。
【請求項４】
前記制御部は前記出力部から出力される周波数に応じて前記プラス高電圧発生手段及びマイナス高電圧発生手段の出力に重畳させる正及び負の直流電圧値を変更させることを特徴とする請求項２又は請求項３記載の高電圧発生装置。
【請求項５】
前記プラス高電圧発生手段の入力側に設けられ、前記プラス高電圧発生手段を駆動する第1の駆動手段と、前記マイナス高電圧発生手段の入力側に設けられ、前記マイナス高電圧発生手段を駆動する第２の駆動手段とをさらに有し、
前記制御手段は、前記出力部の交流の半周期終了時に前記プラス高電圧発生手段の駆動を停止する以前に前記第２の駆動手段の駆動を開始させるとともに、前記マイナス高電圧発生手段の駆動を停止する以前に前記第１の駆動手段の駆動を開始させることを特徴とする請求項１記載の高電圧発生装置。
【請求項６】
前記制御手段は、前記プラス高電圧発生手段の出力電圧がゼロボルトに達する時間の遅れ時間だけ前記第２の駆動手段を早く駆動し、前記マイナス高電圧発生手段の出力電圧がゼロボルトに達する時間の遅れ時間だけ前記第１の駆動手段を早く駆動することを特徴とする請求項５記載の高電圧発生装置。
【請求項７】
前記制御部は前記出力部から出力される周波数に応じて前記プラス高電圧発生手段及びマイナス高電圧発生手段の駆動開始時間を変更させることを特徴とする請求項５又は請求項６記載の高電圧発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧を昇圧するとともに種々の電圧波形の高電圧を発生可能な高電圧発生装置に関する。
【背景技術】
【０００２】
従来、低電圧を昇圧して高電圧を発生する高電圧発生装置が知られている。たとえば特許文献１記載の技術では、電子写真式の画像形成装置において、現像バイアスとして正弦波や矩形波の交流の高電圧を用いている。そして、現像性能に効果があるということで４：６や３：７の偏デューティの矩形波が用いられている。
【０００３】
また、最近では種々の交流波形の高電圧を発生可能な高電圧発生装置が要望されている。
【０００４】
たとえば、図８に記載のような高電圧発生装置が考えられている。図８に記載の回路において、Ｔｐはプラス側の電圧を昇圧するトランスで、このトランスＴｐの一次側に直流電圧をフルブリッジ回路ＦＢｐでスイッチングする駆動回路を設けることによりトランスＴｐの二次側に交流の高電圧が得られる。さらにトランスＴｐの二次側にはコッククロフト・ウォルトン回路ＣＷｐが設けられ、その倍電圧の段数によって整数倍に昇圧されたプラスの電圧Ｖｐが得られる。
【０００５】
また、Ｔｍはマイナス側の電圧を昇圧するトランスで、このトランスＴｍの一次側に直流電圧をフルブリッジ回路ＦＢｍでスイッチングする駆動回路を設けることによりトランスＴｍの二次側に交流の高電圧が得られる。さらにトランスＴｍの二次側にはコッククロフト・ウォルトン回路ＣＷｍが設けられ、その倍電圧の段数によって整数倍に昇圧されたマイナスの電圧Ｖｍが得られる。
【０００６】
これらプラスの電圧Ｖｐとマイナスの電圧Ｖｍとを１８０度位相をずらして発生し、プラスの電圧Ｖｐとマイナスの電圧Ｖｍとを抵抗ＲｐとＲｍとで加算することにより出力端子Ｖｏｕｔに（Ｖｐ＋Ｖｍ）／２（Ｒｐ＝Ｒｍとしたとき）の交流電圧が得られる。
【０００７】
なお、トランスＴｐ、Ｔｍの一次側のフルブリッジ回路はパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｒａｔｉｏｎ）した信号で駆動するようになっている。
【０００８】
このような回路で、フルブリッジ回路にパルス幅変調した駆動信号のパルス列を変えることにより、出力端子Ｖｏｕｔには正弦波や矩形波、三角波等種々の波形の交流出力を得ることができる。
【０００９】
図９にフルブリッジ回路ＦＢｐ、ＦＢｍに供給されるパルス幅変調信号と出力端子Ｖｏｕｔに得られる交流出力信号の波形の例を示す。
【００１０】
すなわち、プラス側のフルブリッジ回路ＦＢｐに図９（ａ）のパルス列を印加することにより、プラス側のコッククロフト・ウォルトン回路ＣＷｐの出力には図９（ｂ）に示す正弦波の半波の波形のプラスの電圧Ｖｐが得られる。また、マイナス側のフルブリッジ回路ＦＢｍに図９（a）のパルス列と同じパルス列で、時間軸で位相が１８０度ずれた図９（ｃ）に示すパルス列を印加することにより、マイナス側のコッククロフト・ウォルトン回路ＣＷｍの出力には図９（ｄ）に示す正弦波の半波の波形のマイナスの電圧Ｖｍが得られる。
【００１１】
そして、これらのプラスの電圧Ｖｐとマイナスの電圧Ｖｍとを加算することにより、出力端子Ｖｏｕｔには図９（ｅ）に示すように抵抗ＲｐとＲｍとで分圧された（Ｖｐ＋Ｖｍ）／２の正弦波の交流電圧が得られる。なお図９（e）のＶｐ、Ｖｍはそれぞれコッククロフト・ウォルトン回路ＣＷｐ、ＣＷｍの出力端子の電圧を示している。
【００１２】
このようにパルス幅変調したパルス列で駆動することにより、正弦波を出力可能であるが、実際には図１０に示すように正しい正弦波が得られない。
【００１３】
図１０において、（ａ）、（ｃ）はそれぞれプラス高電圧発生回路、マイナス高電圧発生回路の駆動期間で、図９の（ａ）、（ｃ）と同じパル列が印加される。図１０（ｂ）、（ｄ）はコッククロフト・ウォルトン回路ＣＷｐ、ＣＷｍの出力電圧を示している。また、図１０（ｅ）は出力端子Ｖｏｕｔの電圧を示している。
【００１４】
すなわち、プラス高電圧発生回路のコッククロフト・ウォルトン回路ＣＷｐにはコンデンサが設けられており、そのコンデンサの容量の影響で正弦波の立上り時に時間的に遅れが生じる。また、正弦波の半周期終了時にはコッククロフト・ウォルトン回路ＣＷｐと加算回路の抵抗Ｒｐ、Ｒｍとの時定数によりコンデンサの放電に時間がかかる。そのため、プラス高電圧発生回路の半周期終了時にコッククロフト・ウォルトン回路ＣＷｐの出力電圧Ｖｐがゼロボルトに達するのに時間的な遅れが発生する。
【００１５】
一方、次の半周期のマイナス高電圧発生回路の駆動開始時にもコッククロフト・ウォルトン回路ＣＷｍのコンデンサの容量の影響で出力電圧Ｖｍは時間的な遅れが発生する。また、正弦波の半周期終了時にもコッククロフト・ウォルトン回路ＣＷｍと加算回路の抵抗Ｒｐ、Ｒｍとの時定数によりコンデンサの放電に時間がかかる。そのため、マイナス高電圧発生回路の半周期終了時にコッククロフト・ウォルトン回路ＣＷｍの出力電圧Ｖｍがゼロボルトに達するのに時間的な遅れが発生する。
【００１６】
そしてプラス高電圧発生回路の出力とマイナス高電圧発生回路の出力とを加算した出力Ｖｏｕｔは（Ｖｐ＋Ｖｍ）／２となり、図１０（ｅ）に示すように歪んだ波形となる。
【００１７】
その結果、正弦波の出力を希望しているにもかかわらず、出しい正弦波の波形が得られないという問題があった。また、正弦波に限らず三角波、矩形波であっても交流電圧の半周期の終了時にはＣＲ時定数によってプラス高電圧発生回路の出力とマイナス高電圧発生回路の出力がゼロボルトに達するのに時間がかかるため、希望する波形の出力が得られないという問題があった。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特開平６−３３２３５３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
本発明が解決しようとする課題は、交流電圧の半周期終了時に出力部の出力電圧がゼロボルトに達する時間の遅れを補正した高電圧を出力することが可能な高電圧発生装置を提供することである。
【課題を解決するための手段】
【００２０】
上記の課題を解決するために、本発明は、低電圧を昇圧して整流し、プラス側の高電圧を発生するプラス高電圧発生手段と、低電圧を昇圧して整流し、マイナス側の高電圧を発生するマイナス高電圧発生手段と、前記プラス高電圧発生手段の出力と前記マイナス高電圧発生手段の出力とを加算して交流の出力を発生する出力部と、前記出力部の交流電圧の半周期終了時に、前記出力部の出力電圧がゼロボルトに達する時間を補正する制御手段とを有する。
【発明の効果】
【００２１】
本発明によれば、交流電圧の半周期終了時に出力部の出力電圧がゼロボルトに達する時間の遅れを補正した高電圧を出力することが可能な高電圧発生装置を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】高電圧発生装置の一例を示すブロック図。
【図２】図１のフルブリッジ回路ＦＢｐ、ＦＢｍの一例を示す回路図。
【図３】図１のコッククロフト・ウォルトン回路ＣＷｐ、ＣＷｍの一例を示す回路図。
【図４】図１のブロック図において、正弦波を発生させるときの駆動パルス列と出力波形を示す図。
【図５】図４の駆動パルス列と実際に出力された波形を測定した図。
【図６】高電圧発生装置の他の例を示すブロック図。
【図７】図６のブロック図において、正弦波を発生させるときの駆動パルス列と出力波形を示す図。
【図８】従来の高電圧発生回路を示すブロック図。
【図９】図８のブロック図において、正弦波を発生させるときの駆動パルス列と出力波形を示す図。
【図１０】図８における詳細な出力波形を示す図。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態を図面に基づき説明する。
【００２４】
図１は、高電圧発生装置の一例を示すブロック図である。
【００２５】
図１において、１１はプラス側のパルス幅変調回路で、出力電圧として発生させる信号の波形に応じたパルス列を発生するものである。１２はマイナス側のパルス幅変調回路で、出力電圧として発生させる信号の波形に応じたパルス列を発生するものである。１３はオフセットパルス発生回路で、パルス幅変調回路１１，１２で発生したパルス列に対して加算する一定の幅のパルスを発生するものである。
【００２６】
１４、１５は加算回路で、パルス幅変調回路１１、１２で発生されたパルス列に対してオフセットパルス発生回路１３で発生された一定幅のパルス列を加算するものである。１６、１７はそれぞれプラス側及びマイナス側のトランスで入力側の電圧を巻線数の比に応じて昇圧するものである。１８、１９はそれぞれプラス側及びマイナス側のフルブリッジ回路で、それぞれ加算回路１４、１５からの信号に基づいて駆動されることによりトランス１６、１７に交流信号を印加するようになっている。
【００２７】
図２は図１のフルブリッジ回路１８、１９の具体的な回路例を示すものである。フルブリッジ回路自体は周知のもので、２つのＭＯＳＦＥＴを直列接続したスイッチング回路が２組設けられ、直列接続されたＦＥＴの各組の接続点にトランス１６、１７の一次側コイルが接続されるものである。そしてフルブリッジ回路の入力側にパルス変調回路のパルス列（ＰＷＭ）とトランスの駆動方向を切替える信号（ＤＩＲ）とを印加することによりそれぞれの組のＦＥＴのスイッチング状態を切替え、トランスの一次側を交流駆動するようになっている。
【００２８】
トランス１６の二次側にはプラス整流のコッククロフト・ウォルトン回路２０が接続され、トランス１７の二次側にはマイナス整流のコッククロフト・ウォルトン回路２１が接続されている。このコッククロフト・ウォルトン回路２０、２１は図３に示すような周知のダイオードとコンデンサが直列接続された倍電圧の整流・平滑回路が複数段直列接続されたもので、整流・平滑回路の段数に応じた倍電圧の整流が行われる。なお、図３はプラス出力の回路例であり、マイナス出力の回路ではダイオードの向きが逆になっている。
【００２９】
ここで、トランス１６、フルブリッジ回路１８及びコッククロフト・ウォルトン回路２０でプラス高電圧発生回路３０を構成し、その出力電圧はＶｐである。また、トランス１７、フルブリッジ回路１９及びコッククロフト・ウォルトン回路２１でマイナス高電圧発生回路３１を構成し、その出力電圧はＶｍである。
【００３０】
３２は出力部で、プラス高電圧発生回路３０の出力とマイナス高電圧発生回路３１の出力とを抵抗Ｒｐと抵抗Ｒｍとの直列回路（Ｒｐ＝Ｒｍ）で加算し、抵抗Ｒｐと抵抗Ｒｍとの接続点を出力端子Ｖｏｕｔとしている。
【００３１】
このようにプラス高電圧発生回路３０とマイナス側高電圧発生回路３１とを独立して構成することによりプラス側高電圧発生回路３０の出力波形とマイナス側高電圧発生回路３１の出力波形とを異なった波形として発生することができる。また、プラス高電圧発生回路３０の出力電圧とマイナス高電圧発生回路３１の出力電圧とを異なった電圧とすることにより、出力部３２の出力電圧もプラス側とマイナス側とで異なった値の出力電圧とすることもできる。
【００３２】
一方、４０は制御部で、出力部３２に出力したい電圧値、周波数、出力波形に応じてパルス幅変調回路１１、１２とオフセットパルス発生回路１３が出力するパルス列のパルス幅やデューティ比を切替えるようになっておりその詳細は後述する。
【００３３】
なお、４１は操作パネルで、出力する電圧値や周波数、電圧波形を操作パネル４１から選択できるようになっている。また、４２は電源回路で、商用電源を降圧及び整流した低電圧＋Ｖｄｄを発生して各回路に供給するものである。
【００３４】
次に、図４に示すパルス列と出力波形図を用いて図１の動作を説明する。図４は正弦波を発生する例を示している。
【００３５】
図４において、（ａ）はプラス高電圧発生回路３０の駆動期間、（ｂ）はマイナス高電圧発生回路３１の駆動期間をそれぞれ示している。
【００３６】
図４（ｃ）は基本クロックで、各パルス列はこの基本クロックに同期して発生する。また、図４（ｄ）、（ｈ）はそれぞれパルス幅変調回路１１、１２から出力されるパルス列で、それぞれ出力される正弦波の半周期分ずれて発生され、このパルスの幅が大きくなるほどトランス１６、１７から出力される電圧が高くなるようになっている。従って、正弦波を発生させるときはパルス幅変調回路１１、１２から出力されるパルス幅をゼロから徐々に大きくしていき、また、徐々に小さくしてゼロにすることによりトランス１６、１７からそれぞれ半周期の正弦波を発生することができる。
【００３７】
このようにプラス側のパルス幅変調回路１１で半周期分のパルス列を発生したのち、マイナス側のパルス幅変調回路１２から同様のパルス列を発生することにより交流１周期分の正弦波を発生し、これを繰返すことにより交流波形を発生することができる。
【００３８】
図４において、（ｅ）、（ｉ）はオフセットパルス発生回路１３から出力されるパルス列で、一定幅のパルス列である。また、（ｆ）、（ｊ）はパルス幅変調回路１１、１２から出力されたパルス列とオフセットパルス発生回路１３から出力された一定幅のパルス列とが加算回路１４、１５で加算（パルス幅を広くする）されたパルス列である。
【００３９】
図１において、フルブリッジ回路１８は加算回路１４からの（ｆ）に示すパルス列によって駆動されるので、プラス高電圧発生回路３０の出力Ｖｐにはパルス幅変調回路１１からのパルス列（ｄ）による正弦波の半周期分の出力と、オフセットパルス発生回路１３から出力された一定幅のパルス列（ｅ）による正の直流信号の出力とが重畳された出力信号（ｇ）が出力される。
【００４０】
また、同様にフルブリッジ回路１９は加算回路１５からの（ｊ）に示すパルス列によって駆動されるので、マイナス高電圧発生回路３１の出力Ｖｍにはパルス幅変調回路１２からのパルス列（ｈ）による正弦波の半周期分の出力と、オフセットパルス発生回路１３から出力された一定幅のパルス列（ｉ）による負の直流信号の出力とが重畳された出力信号（ｋ）が出力される。
【００４１】
そして、出力部３２ではプラス高電圧発生回路３０の出力Ｖｐ（ｇ）とマイナス高電圧発生回路３１の出力Ｖｍ（ｋ）とが加算され、抵抗Ｒｐと抵抗Ｒｍとで分圧されるので（Ｖｐ＋Ｖｍ）／２（Ｒｐ＝Ｒｍであるので）の電圧が図４（ｌ）のＶｏｕｔとして出力される。
【００４２】
ここで、プラス側高電圧発生回路３０の出力Ｖｐはコッククロフト・ウォルトン回路ＣＷｐのコンデンサと抵抗Ｒｐ、Ｒｍとの時定数によって図４（ｇ）に示すように駆動パルス（ｆ）の供給が停止されても直ちにゼロボルトに降下しない。
【００４３】
しかしながら、プラス高電圧発生回路３０の駆動パルス列（ｆ）の供給を停止すると略同時にマイナス高電圧発生回路３１に駆動パルス列（ｊ）が印加されるためマイナス高電圧発生回路３１の出力Ｖｍは図４（ｋ）に示すように負の直流信号成分により急激にマイナス電圧となる。
【００４４】
その結果、出力部３２の出力は（Ｖｐ＋Ｖｍ）／２であるので、Ｖｍ（ｋ）の急激な電圧降下（＝マイナス電圧増加）により出力部３２の電圧も急激に低下し、コッククロフト・ウォルトン回路ＣＷｐのコンデンサと抵抗Ｒｐ，Ｒｍとの時定数による電圧降下の遅れを補正することができる。
【００４５】
同様に、マイナス高電圧発生回路３１の出力Ｖｍの終了時にコッククロフト・ウォルトン回路ＣＷｍのコンデンサと抵抗Ｒｐ，Ｒｍとの時定数によって図４（ｋ）に示すように駆動パルス（ｊ）の供給が停止されても直ちにゼロボルトに上昇しない。
【００４６】
しかしながら、マイナス高電圧発生回路３１の駆動パルス列（ｊ）の供給を停止すると略同時にプラス高電圧発生回路３０に駆動パルス列（ｆ）が印加されるためプラス高電圧発生回路３０の出力Ｖｐは図４（ｇ）に示すように正の直流信号成分により急激にプラス電圧となる。
【００４７】
その結果、出力部３２の出力は（Ｖｐ＋Ｖｍ）／２であるので、Ｖｐ（ｇ）の急激な電圧上昇により出力部３２の電圧も急激に上昇し、コッククロフト・ウォルトン回路ＣＷｍのコンデンサと抵抗Ｒｐ，Ｒｍとの時定数による電圧上昇の遅れを補正することができる。
【００４８】
ここで、出力部３２に発生する周波数が数Ｈｚと低い時は時定数によるゼロボルトに達する時間の遅れが無視できるが、周波数が１００Ｈｚ程度と高くなるにつれて時間遅れが無視できなくなる。このため、出力する周波数が高くなるにつれてプラス及びマイナス高電圧発生回路３０，３１に出力される正及び負の直流電圧が高くなるように、すなわちオフセットパルスの幅が大きくなるように制御すればよい。
【００４９】
なお、図４では理論的な出力波形を示したが、実際の出力波形を測定した結果、図５に示すように駆動パルスに対して時間的な遅れはあるものの、交流の半周期終了時にゼロボルトに達する時間の遅れを補正することができた。図５における符号は図４における符号と同一符号としている。
【００５０】
以上詳述したように、本実施形態ではプラス高電圧発生回路３０及びマイナス高電圧発生回路３１の駆動をパルス幅変調した信号で駆動するとともに、パルス幅変調信号に一定幅のオフセットパルスを加算し、高電圧発生回路の出力に一定の正及び負の直流電圧を重畳した出力とすることにより、交流電圧の半周期終了時に出力部の出力電圧がゼロボルトに達する時間の遅れを補正した高電圧を出力することができる。
【００５１】
図６は高電圧発生装置の他の実施形態を示す図である。
【００５２】
図６において、１１はプラス側のパルス幅変調回路で、出力電圧として発生させる信号の波形に応じたパルス列を発生するものである。１２はマイナス側のパルス幅変調回路で、出力電圧として発生させる信号の波形に応じたパルス列を発生するものである。
【００５３】
１６、１７はそれぞれプラス側及びマイナス側のトランスで入力側の電圧を巻線数の比に応じて昇圧するものである。１８、１９はそれぞれプラス側及びマイナス側のフルブリッジ回路で、それぞれパルス幅変調回路１１、１２からの信号に基づいてトランス１６、１７に交流信号を印加するようになっている。
【００５４】
フルブリッジ回路１８、１９の具体的な回路例は図２に示すものと同じである。
【００５５】
トランス１６の二次側にはプラス整流のコッククロフト・ウォルトン回路２０が接続され、トランス１７の二次側にはマイナス整流のコッククロフト・ウォルトン回路２１が接続されている。このコッククロフト・ウォルトン回路２０、２１は図３に示すものと同じである。
【００５６】
ここで、トランス１６、フルブリッジ回路１８及びコッククロフト・ウォルトン回路２０でプラス高電圧発生回路３０を構成し、その出力電圧はＶｐである。また、トランス１７、フルブリッジ回路１９及びコッククロフト・ウォルトン回路２１でマイナス高電圧発生回路３１を構成し、その出力電圧はＶｍである。
【００５７】
３２は出力部で、プラス高電圧発生回路３０の出力とマイナス高電圧発生回路３１の出力とを抵抗Ｒｐと抵抗Ｒｍとの直列回路（Ｒｐ＝Ｒｍ）で加算し、抵抗Ｒｐと抵抗Ｒｍとの接続点を出力端子Ｖｏｕｔとしている。
【００５８】
一方、４０は制御部で、出力部３２に出力したい電圧値、周波数、出力波形に応じてパルス幅変調回路１１が出力するパルス列のデューティ比を切替えるようになっておりその詳細は後述する。また、制御部４０はパルス幅変調回路１１、１２からパルスを発生させるタイミングも制御するようになっている。
【００５９】
なお、４１は操作パネルで、出力する電圧値や周波数、電圧波形を操作パネルから選択できるようになっている。また、４２は電源回路で、商用電源を降圧及び整流した低電圧＋Ｖｄｄを発生して各回路に供給するものである。
【００６０】
次に、図７に示す波形図を用いて図６の高電圧発生装置の動作を説明する。
【００６１】
図７は正弦波を発生するときの例で、（ａ）はプラス駆動期間、（ｂ）はマイナス駆動期間をそれぞれ示している。
【００６２】
制御部４０はプラス駆動期間（ａ）の開始時よりもｔｐだけ早いタイミングで（ｃ）に示すようなプラス高電圧駆動期間にパルス幅変調回路１１にパルス幅変調信号を出力するように指示する。このプラス高電圧駆動期間（ｃ）の期間に図４の（ｄ）に示すパルス幅変調信号をフルブリッジ回路１８に供給してプラス高電圧発生回路３０を駆動する。換言するならば、マイナス駆動期間（ｂ）の終了時、すなわちマイナス高電圧発生回路３１の駆動を停止する前にプラス高電圧発生回路３０の駆動を開始する。
【００６３】
また、制御部４０はマイナス駆動期間（ｂ）の開始時よりもｔｍだけ早いタイミングで（ｄ）に示すようなマイナス高電圧駆動期間にパルス幅変調回路１２にパルス幅変調信号を出力するように指示する。このマイナス高電圧駆動期間（ｄ）の期間に図４の（ｈ）に示すパルス幅変調信号をフルブリッジ回路１９に供給してマイナス高電圧発生回路３１を駆動する。換言するならば、プラス駆動期間（ａ）の終了時、すなわちプラス高電圧発生回路３０の駆動を停止する前にマイナス高電圧発生回路３０の駆動を開始する。
【００６４】
その結果、プラス高電圧発生回路３０の出力Ｖｐは図７（ｅ）に示すように、立上り時にはプラス駆動期間（ａ）よりもｔｐだけ早く立上り、正弦波の半周期終了時にはコッククロフト・ウォルトン回路ＣＷｐのコンデンサと出力部３２の抵抗Ｒｐ、Ｒｍとの時定数によりプラス駆動期間（ａ）よりもｄｐだけ遅れてゼロボルトに達する。
【００６５】
一方、マイナス高電圧発生回路３１の出力Ｖｍは図７（ｆ）に示すように、立下がり時にはマイナス駆動期間（ｂ）よりもｔｍだけ早く立下り、正弦波の半周期終了時にはコッククロフト・ウォルトン回路ＣＷｍのコンデンサと出力部３２の抵抗Ｒｐ、Ｒｍとの時定数によりマイナス駆動期間（ｂ）よりもｄｍだけ遅れてゼロボルトに達する。ここで立上り時間ｔｐは遅れ時間ｄｍと同じ時間とし、立下り時間ｔｍは遅れ時間ｄｐと同じ時間となるようにｔｐとｔｍとを設定している。
【００６６】
この結果、出力部３２の出力Ｖｏｕｔはプラス高電圧発生回路３０の出力Ｖｐとマイナス高電圧発生回路３１の出力Ｖｍとの加算信号であるので図７（ｇ）に示すようにプラス駆動期間（ａ）とマイナス駆動期間（ｂ）内にそれぞれ正弦波の半周期が発生した信号なる。
【００６７】
なお、マイナス高電圧発生回路３１の駆動を停止する前にプラス高電圧発生回路３０の駆動を開始するようにしたが、マイナス高電圧発生回路３１の出力の遅れを小さくするためにマイナス高電圧発生回路３１の駆動の停止を早めに終了するようにしてもよい。また、プラス高電圧発生回路３０の駆動を停止する前にマイナス高電圧発生回路３１の駆動を開始するようにしたが、プラス高電圧発生回路３０の出力の遅れを小さくするためにプラス高電圧発生回路３０の駆動の停止を早めに終了するようにしてもよい。
【００６８】
また、出力部３２の周波数に応じて駆動開始時間ｔｐ、ｔｍを変更するようにしてもよい。すなわち、周波数が高くなるにつれて駆動開始時間ｔｐ、ｔｍを大きくするようにしてもよい。
【００６９】
このように本実施の形態によれば、マイナス高電圧発生回路の駆動を停止する以前にプラス高電圧発生回路の駆動を開始し、プラス高電圧発生回路の駆動を停止する以前にマイナス高電圧発生回路の駆動を開始するようにしたので、コッククロフト・ウォルトン回路のコンデンサと出力部３２の抵抗Ｒｐ、Ｒｍとの時定数により出力部の出力電圧がゼロボルトに達する時間の遅れを補正することができる。
【００７０】
なお、上記実施の形態ではパルス幅変調信号をパルス幅変調回路で出力するようにしたが、ＣＰＵを用いてソフトウエア制御でパルス出力するように変更可能なことは勿論である。
【００７１】
このように本発明の高電圧発生装置は種々の波形の高電圧を発生可能であるので、プラズマイオン発生器、絶縁耐圧試験機、低周波静電スピーカ、高電界治療器などに利用可能である。
【符号の説明】
【００７２】
１１、１２      パルス幅変調回路
１３            オフセットパルス発生回路
３０            プラス高電圧発生回路
３１            マイナス高電圧発生回路
３２            出力部
４０            制御部
【図１】
2015233370.tif 000003
【図２】
2015233370.tif 000004
【図３】
2015233370.tif 000005
【図４】
2015233370.tif 000006
【図５】
2015233370.tif 000007
【図６】
2015233370.tif 000008
【図７】
2015233370.tif 000009
【図８】
2015233370.tif 000010
【図９】
2015233370.tif 000011
【図１０】
2015233370.tif 000012