(57)【要約】【課題】グラフェンの優れた低電気抵抗及び低熱抵抗を可及的に利用した簡素な配線を容易且つ確実に得ることを可能する、信頼性の高い配線構造の製造方法及び配線構造を提供する。【解決手段】絶縁膜２５に溝２５ａを形成し、溝２５ａ内を埋め込むように絶縁膜２５上にカーボン２６を形成し、カーボン２６上に触媒材料２７を形成し、カーボン２６を熱処理して、当該カーボン２６を複数層に積層されたグラフェン２６Ａとし、触媒材料２７及びグラフェン２６Ａの絶縁膜２５上の部分を除去し、溝２５ａ内のみにグラフェン２６Ａを残存させる。【選択図】図６
2015061042.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜に溝を形成する工程と、
前記溝内を埋め込むように前記絶縁膜上にカーボンを形成する工程と、
前記カーボン上に触媒材料を形成する工程と、
前記カーボンを熱処理して、当該カーボンを複数層に積層されたグラフェンとする工程と、
前記触媒材料及び前記グラフェンの前記絶縁膜上の部分を除去し、前記溝内のみに前記グラフェンを残存させる工程と
を含むことを特徴とする配線構造の製造方法。
【請求項２】
前記絶縁膜は、前記溝内を前記グラフェンで直接的に充填されることを特徴とする請求項１に記載の配線構造の製造方法。
【請求項３】
前記溝は、接続孔又は配線溝であることを特徴とする請求項１又は２に記載の配線構造の製造方法。
【請求項４】
前記溝は、接続孔及び配線溝が一体形成されたものであることを特徴とする請求項１又は２に記載の配線構造の製造方法。
【請求項５】
前記グラフェンを、異種分子によってインターカレーション又はドーピングすることを特徴とする請求項１〜４のいずれか１項に記載の配線構造の製造方法。
【請求項６】
前記触媒材料は、前記カーボンと同等の厚みから前記カーボンの２倍の厚みまでの範囲内の厚みに形成されることを特徴とする請求項１〜５のいずれか１項に記載の配線構造の製造方法。
【請求項７】
溝が形成された絶縁膜と、
前記溝内を埋め込む導電材料と
を含み、
前記導電材料は、前記溝の底面に沿った方向に形成された複数層のグラフェンが積層されてなることを特徴とする配線構造。
【請求項８】
前記絶縁膜は、前記溝内を前記グラフェンで直接的に充填されていることを特徴とする請求項７に記載の配線構造。
【請求項９】
前記溝は、接続孔又は配線溝であることを特徴とする請求項７又は８に記載の配線構造。
【請求項１０】
前記溝は、接続孔及び配線溝が一体形成されたものであることを特徴とする請求項７又は８に記載の配線構造。
【請求項１１】
前記グラフェンは、異種分子によってインターカレーション又はドーピングされていることを特徴とする請求項７〜１０のいずれか１項に記載の配線構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線構造の製造方法及び配線構造に関する。
【背景技術】
【０００２】
半導体装置において、配線、プラグ、ビア、貫通ビア（ＴＳＶ）等の材料には、主に、Ｗ、Ｃｕ、Ａｌ等の金属材料が用いられている。これらに代わる材料に、低い抵抗率且つ高い電流密度耐性、高い熱伝導性を有する材料として、グラフェンのようなカーボン系材料が挙げられる。
【０００３】
グラフェンの作製方法としては、ＣＶＤ法やスパッタ法を用いて触媒金属上又は下に成長させる方法がある。一般的に、成長したグラフェンを配線加工する方法としては、当該グラフェンを半導体基板等に転写し、その後、加工パターンをマスキングしてエッチングする方法が行われている。
特許文献１には、絶縁膜の溝内を、下地層を介して触媒層、グラフェン層及び芯材で埋め込んでなる配線が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２３４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
グラフェンを半導体基板等に転写する手法では、転写工程が不可欠である故に工程数が多いという問題がある。
特許文献１の手法では、配線の構成要素としてグラフェン層と共に下地層や触媒層、芯材が用いられるため、グラフェンの優れた低電気抵抗及び低熱抵抗を十分に利用することができないという問題がある。
【０００６】
本発明は、上記の課題に鑑みてなされたものであり、グラフェンの優れた低電気抵抗及び低熱抵抗を可及的に利用した簡素な配線を容易且つ確実に得ることを可能する、信頼性の高い配線構造の製造方法及び配線構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の配線構造の製造方法は、絶縁膜に溝を形成する工程と、前記溝内を埋め込むように前記絶縁膜上にカーボンを形成する工程と、前記カーボン上に触媒材料を形成する工程と、前記カーボンを熱処理して、当該カーボンを複数層に積層されたグラフェンとする工程と、前記触媒材料及び前記グラフェンの前記絶縁膜上の部分を除去し、前記溝内のみに前記グラフェンを残存させる工程とを含む。
【０００８】
本発明の配線構造は、溝が形成された絶縁膜と、前記溝内を埋め込む導電材料とを含み、前記導電材料は、前記溝の底面に沿った方向に形成された複数層のグラフェンが積層されてなる。
【発明の効果】
【０００９】
本発明によれば、グラフェンの優れた低電気抵抗及び低熱抵抗を可及的に利用した簡素な配線を容易且つ確実に得ることが可能となり、信頼性の高い配線構造が実現する。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図６】図５に引き続き、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図７】第１の実施形態の変形例１による半導体装置の構成を示す概略断面図である。
【図８】第１の実施形態の変形例２による半導体装置の構成を示す概略断面図である。
【図９】第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１０】図９に引き続き、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１１】図１０に引き続き、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の配線構造を適用した電子デバイスとして、半導体装置のＭＯＳトランジスタを例示する。本発明の配線構造やグラフェン成膜方法は、半導体メモリ等の他の半導体装置や、ＷＬＰ（Wafer Level Package）、ＲＤＬ(redistribution layout)等の再配線等、放熱応用としてインターポーザーやＴＩＭ（Thermal Interface Material）等、種々の電子デバイスに適用することができる。
【００１２】
（第１の実施形態）
図１〜図６は、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。本実施形態では、配線構造の形成にシングルダマシン法を適用する。
【００１３】
先ず、図１（ａ）に示すように、半導体基板１１上にＭＯＳトランジスタ１を形成する。
ＭＯＳトランジスタ１は、半導体基板１１上にゲート絶縁膜１２を介して形成されたゲート電極１３と、その両側のソース／ドレイン領域１４とを備えて構成される。
【００１４】
ゲート電極１３は、例えばＳｉ基板である半導体基板１１上において、素子分離構造１６（例えばＳＴＩ（Shallow Trench Isolation））により画定された活性領域に、多結晶シリコン等を材料としてゲート絶縁膜１２を介して形成されている。ゲート電極１３の両側には、例えばエッチバック法により絶縁材料のサイドウォール１５が形成されている。
ソース／ドレイン領域１４は、ゲート電極１３の両側の活性領域にＰ型の不純物（ホウ素等）又はＮ型の不純物（リン、砒素等）が導入されてなるものである。
【００１５】
続いて、図１（ｂ）に示すように、層間絶縁膜２１を形成する。
詳細には、ＭＯＳトランジスタ１を覆うように、ＣＶＤ法等により半導体基板１１上に絶縁材料、例えばシリコン酸化物を堆積する。これにより、ＭＯＳトランジスタ１を覆う層間絶縁膜２１が例えば厚み３００ｎｍ程度に形成される。
【００１６】
続いて、図１（ｃ）に示すように、層間絶縁膜２１に接続孔２１ａを形成する。
詳細には、層間絶縁膜２１をリソグラフィー及びドライエッチングにより開口する。これにより、例えばソース／ドレイン領域１４の表面の一部を露出させる接続孔２１ａが形成される。
【００１７】
続いて、図２（ａ）に示すように、カーボン２２を堆積する。
詳細には、接続孔２１ａを埋め込むように、指向性スパッタ法等により層間絶縁膜２１上に例えば３００ｎｍ程度の厚みにカーボン２２を堆積する。なお、スパッタ法の代わりに蒸着法を用いても良い。
【００１８】
続いて、図２（ｂ）に示すように、触媒金属２３を堆積する。
詳細には、カーボン２２上に、グラフェン形成の触媒となる金属であるＣｏ，Ｎｉ，Ｐｔ，Ｆｅ等、例えばＣｏをスパッタ法等により、例えば厚み５００ｎｍ程度に堆積する。以上により、カーボン２２上に触媒金属２３が形成される。
【００１９】
続いて、図２（ｃ）に示すように、多層グラフェン２２Ａを形成する。
詳細には、処理温度を６００℃以上、ここでは１２００℃程度とし、処理温度に依存して処理時間を１秒間程度〜１時間程度、ここでは１０秒間程度として、カーボン２２を熱処理する。これにより、カーボン２２が、グラフェン２２ａが複数層に積層されてなる多層グラフェン２２Ａとなる。多層グラフェン２２Ａは、触媒金属２３との接触面に沿って（接続孔２１ａの底面に沿って）グラフェン２２ａが横方向成長してゆき、複数層にシート状のグラフェン２２ａが積層した状態に形成される。処理温度が６００℃程度よりも低温では、ダイヤモンドライクカーボンの割合が多く、処理温度が８００℃程度よりも高温では、多層グラフェンの割合が多くなる。触媒金属とカーボンの拡散時間の温度依存性から、低温では処理時間が長く、高温では処理時間が短くなる。また、膜の凝集を抑制するため、高温で処理するほど、膜厚を厚くすることが望ましく、膜厚を厚くするほど、処理時間が長いほうが望ましいため、最適化が必要である。また、触媒金属２３の厚みは、カーボン２２の厚みと同等から２倍までの範囲とすることが望ましい。この方法により、ＨＯＰＧ並みの抵抗率の多層グラフェン２２Ａが得られる。
【００２０】
続いて、図３（ａ）に示すように、触媒金属２３を除去する。
詳細には、例えばＦｅＣｌ3水溶液、ＨＣｌ希釈水溶液を用いて触媒金属２３をウェットエッチングし、触媒金属２３を除去する。なお、触媒金属２３の除去は、後述するインターカレーションの工程、又は平坦化の工程でも除去されるため、省略しても良い。
【００２１】
続いて、図３（ｂ）に示すように、多層グラフェン２２Ａにインターカレーション（ドーピング）を行う。
詳細には、多層グラフェン２２Ａに、異種分子のインターカレーションを行う。インターカレーションする異種分子は、特に限定するものではないが、ＦｅＣｌ3，Ｋ，Ｒｂ，Ｃｓ，Ｌｉ，ＨＮＯ3，ＳｂＣｌ5，ＳｂＦ5，Ｂｒ2，ＡｌＣｌ3，ＮｉＣｌ2，ＡｓＦ5及びＡｕＣｌ3から選択された少なくとも１種を用いることが望ましい。ここでは、例えばＦｅＣｌ3を用いる。このインターカレーションにより、多層グラフェン２２Ａの電気抵抗及び熱抵抗を大きく低下させることが可能であり、多層グラフェン２２Ａの抵抗率をＨＯＰＧ並みからＣｕ並みまで低下させることができる。
【００２２】
続いて、図３（ｃ）に示すように、層間絶縁膜２１上を平坦化する。
詳細には、例えば化学機械研磨（Chemical-Mechanical Polishing：ＣＭＰ）により、層間絶縁膜２１の表面を研磨ストッパーとして多層グラフェン２２Ａを研磨して、層間絶縁膜２１上を平坦化する。この平坦化により、接続孔２１ａ内のみに多層グラフェン２２Ａが残存する。以上により、接続孔２１ａ内を横方向のグラフェン２２ａが積層された多層グラフェン２２Ａで充填されてなる、グラフェンプラグ２４が形成される。
【００２３】
多層グラフェン２２Ａは、接続孔２１ａ内で密着性が保持される。そのため、グラフェンプラグ２４は、接続孔２１ａ内にバリアメタル等を介することなく多層グラフェン２２Ａが直接的に充填されて形成される。この構成を採ることにより、電気抵抗及び熱抵抗の上昇を招く他の構成物（バリアメタル等）を有することなく多層グラフェン２２Ａ（及びインターカラント）のみでグラフェンプラグ２４が形成され、グラフェンプラグ２４の可及的な低電気抵抗化及び低熱抵抗化が可能となる。
なお、配線構造の形成状況に応じて、接続孔２１ａ内にバリアメタル、或いは、コンタクトメタルを介して多層グラフェン２２Ａを形成するようにしても良い。
【００２４】
続いて、図４（ａ）に示すように、層間絶縁膜２５を形成する。
詳細には、ＭＯＳトランジスタ１を覆うように、ＣＶＤ法等によりグラフェンプラグ２４上を含む層間絶縁膜２１上に絶縁材料、例えばシリコン酸化物を堆積する。以上により、グラフェンプラグ２４上を覆う層間絶縁膜２５が例えば厚み３００ｎｍ程度に形成される。
【００２５】
続いて、図４（ｂ）に示すように、層間絶縁膜２５に配線溝２５ａを形成する。
詳細には、層間絶縁膜２１をリソグラフィー及びドライエッチングにより開口する。これにより、例えばグラフェンプラグ２４の表面を露出させる配線溝２５ａが形成される。
【００２６】
続いて、図４（ｃ）に示すように、カーボン２６を堆積する。
詳細には、配線溝２５ａを埋め込むように、指向性スパッタ法等により層間絶縁膜２５上に例えば３００ｎｍ程度の厚みにカーボン２６を堆積する。なお、スパッタ法の代わりに蒸着法を用いても良い。
【００２７】
続いて、図５（ａ）に示すように、触媒金属２７を堆積する。
詳細には、カーボン２６上に、グラフェン形成の触媒となる金属であるＣｏ，Ｎｉ，Ｐｔ，Ｆｅ等、例えばＣｏをスパッタ法等により、例えば厚み５００ｎｍ程度に堆積する。以上により、カーボン２６上に触媒金属２７が形成される。
【００２８】
続いて、図５（ｂ）に示すように、多層グラフェン２６Ａを形成する。
詳細には、処理温度を６００℃以上、ここでは１２００℃程度とし、処理温度に依存して処理時間を１秒間程度〜１時間程度、ここでは１０秒間程度として、カーボン２６を熱処理する。これにより、カーボン２６が、グラフェン２６ａが複数層に積層されてなる多層グラフェン２６Ａとなる。多層グラフェン２６Ａは、触媒金属２７との接触面に沿って（配線溝２５ａの底面に沿って）グラフェン２６ａが横方向成長してゆき、複数層にシート状のグラフェン２６ａが積層した状態に形成される。この方法により、ＨＯＰＧ並みの抵抗率の多層グラフェン２６Ａが得られる。
【００２９】
続いて、図５（ｃ）に示すように、触媒金属２７を除去する。
詳細には、例えばＦｅＣｌ3水溶液、ＨＣｌ希釈水溶液を用いて触媒金属２７をウェットエッチングし、触媒金属２７を除去する。なお、触媒金属２７の除去は、後述するインターカレーションの工程、又は平坦化の工程でも除去されるため、省略しても良い。
【００３０】
続いて、図６（ａ）に示すように、多層グラフェン２６Ａにインターカレーション（ドーピング）を行う。
詳細には、多層グラフェン２６Ａに、異種分子のインターカレーションを行う。インターカレーションする異種分子は、特に限定するものではないが、ＦｅＣｌ3，Ｋ，Ｒｂ，Ｃｓ，Ｌｉ，ＨＮＯ3，ＳｂＣｌ5，ＳｂＦ5，Ｂｒ2，ＡｌＣｌ3，ＮｉＣｌ2，ＡｓＦ5及びＡｕＣｌ3から選択された少なくとも１種を用いることが望ましい。ここでは、例えばＦｅＣｌ3を用いる。このインターカレーションにより、多層グラフェン２６Ａの電気抵抗及び熱抵抗を大きく低下させることが可能であり、多層グラフェン２６Ａの抵抗率をＨＯＰＧ並みからＣｕ並みまで低下させることができる。
【００３１】
続いて、図６（ｂ）に示すように、層間絶縁膜２５上を平坦化する。
詳細には、例えばＣＭＰにより、層間絶縁膜２５の表面を研磨ストッパーとして多層グラフェン２６Ａを研磨して、層間絶縁膜２５上を平坦化する。この平坦化により、配線溝２５ａ内のみに多層グラフェン２６Ａが残存する。以上により、配線溝２５ａ内を横方向のシート状のグラフェン２６ａが積層された多層グラフェン２６Ａで充填されてなる、グラフェン配線２８が形成される。
グラフェンプラグ２４及びこれと接続されたグラフェン配線２８により、配線構造２が形成される。
【００３２】
多層グラフェン２６Ａは、配線溝２５ａ内で密着性が保持される。そのため、グラフェン配線２８は、配線溝２５ａ内にバリアメタル等を介することなく多層グラフェン２６Ａが直接的に充填されて形成される。この構成を採ることにより、電気抵抗及び熱抵抗の上昇を招く他の構成物（バリアメタル等）を有することなく多層グラフェン２６Ａ（及びインターカラント）のみでグラフェン配線２８が形成され、グラフェン配線２８の可及的な低電気抵抗化及び低熱抵抗化が可能となる。
なお、配線構造の形成状況に応じて、配線溝２５ａ内にバリアメタル、或いは、コンタクトメタルを介して多層グラフェン２６Ａを形成するようにしても良い。
【００３３】
続いて、図６（ｃ）に示すように、配線構造２上にこれと接続される配線構造３を形成する。
配線構造３は、配線構造２と同様に形成される。
即ち、層間絶縁膜２５上に層間絶縁膜３１が形成され、層間絶縁膜３１に接続孔３１ａが形成され、接続孔３１ａを埋め込むカーボンが層間絶縁膜３１上に形成され、その上に触媒金属が形成され、カーボンの熱処理により多層グラフェン３２が形成され、触媒金属の除去及び多層グラフェン３２のＣＭＰを実行する。以上により、接続孔３１ａ内を横方向のシート状のグラフェン３２ａが積層された多層グラフェン３２で充填されてなる、グラフェンビア３３が形成される。
【００３４】
層間絶縁膜３１上に層間絶縁膜３４が形成され、層間絶縁膜３４に配線溝３４ａが形成され、配線溝３４ａを埋め込むカーボンが層間絶縁膜３４上に形成され、その上に触媒金属が形成され、カーボンの熱処理により多層グラフェン３５が形成され、触媒金属の除去及び多層グラフェン３５のＣＭＰを実行する。以上により、配線溝３４ａ内を横方向のグラフェン３５ａが積層された多層グラフェン３５で充填されてなる、グラフェン配線３６が形成される。
グラフェンビア３３及びこれと接続されたグラフェン配線３６により、配線構造３が形成される。
【００３５】
以下、配線構造３と同様に、配線構造３上にこれと接続される配線構造が必要な数だけ順次形成され、多層配線構造とされる。以上により、半導体装置が形成される。
【００３６】
なお、本実施形態では、ＭＯＳトランジスタ上に直接的に多層配線構造を形成する場合を例示したが、予めこの多層配線構造を形成しておき、ＭＯＳトランジスタが形成された基板に転写等により接続することも可能である。
【００３７】
以上説明したように、本実施形態によれば、グラフェンの優れた低電気抵抗及び低熱抵抗を可及的に利用した簡素な配線を容易且つ確実に得ることが可能となり、信頼性の高い多層配線構造が実現する。
【００３８】
−変形例−
以下、第１の実施形態の諸変形例について説明する。
第１の実施形態では、配線構造２を構成するグラフェンプラグ２４及びグラフェン配線２８、配線構造３を構成するグラフェンビア３３及びグラフェン配線３６の各々について、シングルダマシン法により多層グラフェンで形成する旨を説明した。以下の変形例では、配線構造２のグラフェンプラグ２４、配線構造３のグラフェンビア３３を、他の導電材料で形成する場合を例示する。
【００３９】
（変形例１）
本例では、配線構造のプラグやビアを金属材料で形成する場合について例示する。
図７は、第１の実施形態の変形例１による半導体装置の構成を示す概略断面図であり、第１の実施形態の図６（ｃ）に対応する。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００４０】
本例による半導体装置では、Ｗプラグ４１及びグラフェン配線２８を有して構成される配線構造４と、Ｃｕビア４２及びグラフェン配線３６を有して構成される配線構造５とが形成される。
【００４１】
Ｗプラグ４１を形成するには、先ず、層間絶縁膜２１の接続孔２１ａ内を、バリアメタル４１ａである例えばＴｉＮを介して、例えばスパッタ法やＣＶＤ法等によりタングステン（Ｗ）４１ｂを堆積する。そして、層間絶縁膜２１上のバリアメタル４１ａ及びＷ４１ｂをＣＭＰ等で平坦化する。以上により、層間絶縁膜２１の接続孔２１ａ内をバリアメタル４１ａを介してＷ４１ｂで充填してなるＷプラグ４１が形成される。
【００４２】
Ｃｕビア４２を形成するには、先ず、層間絶縁膜３１の接続孔３１ａ内を、バリアメタル４２ａである例えばＴｉＮを介して、例えばメッキ法等によりＣｕ４２ｂを成長する。そして、層間絶縁膜３１上のバリアメタル４２ａ及びＣｕ４２ｂをＣＭＰ等で平坦化する。以上により、層間絶縁膜３１の接続孔３１ａ内をバリアメタル４２ａを介してＣｕ４２ｂで充填してなるＣｕビア４２が形成される。
【００４３】
本例によれば、グラフェンの優れた低電気抵抗及び低熱抵抗を可及的に利用した簡素な配線を容易且つ確実に得ることが可能となり、信頼性の高い多層配線構造が実現する。
【００４４】
（変形例２）
本例では、配線構造のプラグやビアをカーボンナノチューブ（ＣＮＴ）で形成する場合について例示する。
図８は、第１の実施形態の変形例２による半導体装置の構成を示す概略断面図であり、第１の実施形態の図６（ｃ）に対応する。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００４５】
本例による半導体装置では、ＣＮＴプラグ４３及びグラフェン配線２８を有して構成される配線構造６と、ＣＮＴビア４４及びグラフェン配線３６を有して構成される配線構造７とが形成される。
【００４６】
ＣＮＴプラグ４３を形成するには、先ず、真空蒸着法等により、層間絶縁膜２１の接続孔２１ａ内に触媒材料としてＣｏ等の触媒微粒子４３ａを堆積する。そして、例えば熱ＣＶＤ法により、電界の印加方向を基板表面に垂直な方向として、ＣＮＴの成長処理を実行する。これにより、接続孔２１ａの底面に存する触媒微粒子４３ａから起立するようにＣＮＴ４３ｂが形成される。ＣＮＴ４３ｂの先端部位はＣＭＰ等により平坦化される。以上により、接続孔２１ａ内で触媒微粒子４３ａから起立するＣＮＴ４３ｂが形成されてなる、ＣＮＴプラグ４３が形成される。
【００４７】
ＣＮＴビア４４を形成するには、先ず、真空蒸着法等により、層間絶縁膜３１の接続孔３１ａ内に触媒材料としてＣｏ等の触媒微粒子４４ａを堆積する。そして、例えば熱ＣＶＤ法により、電界の印加方向を基板表面に垂直な方向として、ＣＮＴの成長処理を実行する。これにより、接続孔３１ａの底面に存する触媒微粒子４４ａから起立するようにＣＮＴ４４ｂが形成される。ＣＮＴ４４ｂの先端部位はＣＭＰ等により平坦化される。以上により、接続孔３１ａ内で触媒微粒子４４ａから起立するＣＮＴ４４ｂが形成されてなる、ＣＮＴビア４４が形成される。
【００４８】
なお、上記のようにＣＮＴ４３ｂ，４４ｂを成長形成する代わりに、ＣＮＴ４３ｂ，４４ｂを植え込みで形成するようにしても良い。
即ち、表面に酸化膜が形成されたＳｉ基板等を用いて当該Ｓｉ基板上にＣＮＴを成長形成し、ＣＮＴの上端を平坦化し、平坦化された部位に転写支持膜を形成し、Ｓｉ基板を除去する。転写支持膜のＣＮＴを、層間絶縁膜２１（３１）の接続孔２１ａ（３１ａ）と対向させ、対向させた両者間に揮発性溶媒を付与する。塗布された揮発性溶媒が乾燥すると、層間絶縁膜２１（３１）とＣＮＴとが密着する。ＣＮＴの先端部分が接続孔２１ａ（３１ａ）内に挿入され、接続孔２１ａ（３１ａ）の底面に接続される。転写支持膜及び不要なＣＮＴを研磨等により除去する。
【００４９】
本例によれば、グラフェン及びＣＮＴの優れた低電気抵抗及び低熱抵抗を可及的に利用した簡素な配線を容易且つ確実に得ることが可能となり、信頼性の高い多層配線構造が実現する。
【００５０】
（第２の実施形態）
図９〜図１１は、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。本実施形態では、配線構造の形成にデュアルダマシン法を適用する。なお、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００５１】
先ず、第１の実施形態の図１（ａ）と同様に、半導体基板１１上にＭＯＳトランジスタ１を形成する。
【００５２】
続いて、図９（ａ）に示すように、層間絶縁膜５１、エッチングストッパ膜５２、及び層間絶縁膜５３を順次形成する。
詳細には、先ず、ＭＯＳトランジスタ１を覆うように、ＣＶＤ法等により半導体基板１１上に絶縁材料、例えばシリコン酸化物を堆積する。これにより、ＭＯＳトランジスタ１を覆う層間絶縁膜５１が例えば厚み３００ｎｍ程度に形成される。
【００５３】
次に、層間絶縁膜５１上に例えばシリコンカーバイドを堆積する。これにより、層間絶縁膜５１上にエッチングストッパ膜５２が例えば厚み３０ｎｍ程度に形成される。
次に、エッチングストッパ膜５２をリソグラフィー及びドライエッチングにより開口する。これにより、エッチングストッパ膜５２に、層間絶縁膜５１に接続孔を形成するための開口５２ａが形成される。
次に、エッチングストッパ膜５２上に絶縁材料、例えばシリコン酸化物を堆積する。これにより、エッチングストッパ膜５２上に層間絶縁膜５３が例えば厚み３００ｎｍ程度に形成される。
【００５４】
続いて、図９（ｂ）に示すように、層間絶縁膜５１、エッチングストッパ膜５２、及び層間絶縁膜５３に配線構造溝５４を形成する。
詳細には、層間絶縁膜５３上に配線形状の開口を有するレジストマスクを形成する。このレジストマスクを用いて、層間絶縁膜５１，５３をドライエッチングする。このとき先ず、層間絶縁膜５３に配線溝５３ａが形成される。引き続きドライエッチングを行うと、エッチングストッパ膜５２がハードマスクとして機能し、層間絶縁膜５１にエッチングストッパ膜５２の開口５２ａに倣った接続孔５１ａが形成される。レジストマスクはアッシング処理等により除去される。以上により、層間絶縁膜５１、エッチングストッパ膜５２、及び層間絶縁膜５３には、接続孔５１ａ、開口５２ａ、及び配線溝５３ａが一体となった配線構造溝５４が形成される。
【００５５】
続いて、図９（ｃ）に示すように、カーボン５５を堆積する。
詳細には、配線構造溝５４を埋め込むように、指向性スパッタ法等により層間絶縁膜５３上に例えば６００ｎｍ程度の厚みにカーボン５５を堆積する。なお、スパッタ法の代わりに蒸着法を用いても良い。
【００５６】
続いて、図１０（ａ）に示すように、触媒金属５６を堆積する。
詳細には、カーボン５５上に、グラフェン形成の触媒となる金属であるＣｏ，Ｎｉ，Ｐｔ，Ｆｅ等、例えばＣｏをスパッタ法等により、例えば厚み１０００ｎｍ程度に堆積する。以上により、カーボン５５上に触媒金属５６が形成される。
【００５７】
続いて、図１０（ｂ）に示すように、多層グラフェン５５Ａを形成する。
詳細には、処理温度を６００℃以上、ここでは１２００℃程度とし、処理温度に依存して処理時間を１秒間程度〜１時間程度、ここでは２０秒間程度として、カーボン５５を熱処理する。これにより、カーボン５５が、グラフェン５５ａが複数層に積層されてなる多層グラフェン５５Ａとなる。多層グラフェン５５Ａは、触媒金属５６との接触面に沿って（接続孔２１ａの底面に沿って）グラフェン５５ａが横方向成長してゆき、複数層にシート状のグラフェン５５ａが積層した状態に形成される。この方法により、ＨＯＰＧ並みの抵抗率の多層グラフェン５５Ａが得られる。
【００５８】
続いて、図１０（ｃ）に示すように、触媒金属５６を除去する。
詳細には、例えばＦｅＣｌ3水溶液、ＨＣｌ希釈水溶液を用いて触媒金属５６をウェットエッチングし、触媒金属５６を除去する。なお、触媒金属５６の除去は、後述するインターカレーションの工程、又は平坦化の工程も除去されるため、省略しても良い。
【００５９】
続いて、図１１（ａ）に示すように、多層グラフェン５５Ａにインターカレーション（ドーピング）を行う。
詳細には、多層グラフェン５５Ａに、異種分子のインターカレーションを行う。インターカレーションする異種分子は、特に限定するものではないが、ＦｅＣｌ3，Ｋ，Ｒｂ，Ｃｓ，Ｌｉ，ＨＮＯ3，ＳｂＣｌ5，ＳｂＦ5，Ｂｒ2，ＡｌＣｌ3，ＮｉＣｌ2，ＡｓＦ5及びＡｕＣｌ3から選択された少なくとも１種を用いることが望ましい。ここでは、例えばＦｅＣｌ3を用いる。このインターカレーションにより、多層グラフェン５５Ａの電気抵抗及び熱抵抗を大きく低下させることが可能であり、多層グラフェン５５Ａの抵抗率をＨＯＰＧ並みからＣｕ並みまで低下させることができる。
【００６０】
続いて、図１１（ｂ）に示すように、層間絶縁膜５３上を平坦化する。
詳細には、例えばＣＭＰにより、層間絶縁膜５３の表面を研磨ストッパーとして多層グラフェン５５Ａを研磨して、層間絶縁膜５３上を平坦化する。この平坦化により、配線構造溝５４内のみに多層グラフェン５５Ａが残存する。以上により、配線構造溝５４内を横方向のグラフェン５５ａが積層された多層グラフェン５５Ａで充填されてなる、配線構造８が形成される。
【００６１】
多層グラフェン５５Ａは、配線構造溝５４内で密着性が保持される。そのため、配線構造８は、配線構造溝５４内にバリアメタル等を介することなく多層グラフェン５５Ａが直接的に充填されて形成される。この構成を採ることにより、電気抵抗及び熱抵抗の上昇を招く他の構成物（バリアメタル等）を有することなく多層グラフェン５５Ａ（及びインターカラント）のみで配線構造８が形成され、配線構造８の可及的な低電気抵抗化及び低熱抵抗化が可能となる。
なお、配線構造の形成状況に応じて、配線構造溝５４内にバリアメタル、或いは、コンタクトメタルを介して多層グラフェン５５Ａを形成するようにしても良い。
【００６２】
続いて、図１１（ｃ）に示すように、配線構造８上にこれと接続される配線構造９を形成する。
配線構造９は、配線構造８と同様に形成される。
即ち、層間絶縁膜５３上に層間絶縁膜５７、開口５８ａを有するエッチングストッパ膜５８及び層間絶縁膜５９が順次形成される。層間絶縁膜５９に配線溝５９ａが、層間絶縁膜５７に接続孔５７ａが順次形成される。接続孔５７ａ、開口５８ａ、及び配線溝５９ａが一体となって配線構造溝６１となる。配線構造溝６１を埋め込むカーボンが層間絶縁膜５９上に形成され、その上に触媒金属が形成され、カーボンの熱処理により多層グラフェン６２が形成され、触媒金属の除去及び多層グラフェン６２のＣＭＰを実行する。以上により、配線構造溝６１内を横方向のシート状のグラフェン６２ａが積層された多層グラフェン６２で充填されてなる、配線構造９が形成される。
【００６３】
以下、配線構造９と同様に、配線構造９上にこれと接続される配線構造が必要な数だけ順次形成され、多層配線構造とされる。以上により、半導体装置が形成される。
【００６４】
なお、本実施形態では、ＭＯＳトランジスタ上に直接的に多層配線構造を形成する場合を例示したが、予めこの多層配線構造を形成しておき、ＭＯＳトランジスタが形成された基板に転写等により接続することも可能である。
【００６５】
以上説明したように、本実施形態によれば、グラフェンの優れた低電気抵抗及び低熱抵抗を可及的に利用した簡素な配線を容易且つ確実に得ることが可能となり、信頼性の高い多層配線構造が実現する。
【００６６】
以下、配線構造の製造方法及び配線構造の諸態様を付記としてまとめて記載する。
【００６７】
（付記１）絶縁膜に溝を形成する工程と、
前記溝内を埋め込むように前記絶縁膜上にカーボンを形成する工程と、
前記カーボン上に触媒材料を形成する工程と、
前記カーボンを熱処理して、当該カーボンを複数層に積層されたグラフェンとする工程と、
前記触媒材料及び前記グラフェンの前記絶縁膜上の部分を除去し、前記溝内のみに前記グラフェンを残存させる工程と
を含むことを特徴とする配線構造の製造方法。
【００６８】
（付記２）前記絶縁膜は、前記溝内を前記グラフェンで直接的に充填されることを特徴とする付記１に記載の配線構造の製造方法。
【００６９】
（付記３）前記溝は、接続孔又は配線溝であることを特徴とする付記１又は２に記載の配線構造の製造方法。
【００７０】
（付記４）前記溝は、接続孔及び配線溝が一体形成されたものであることを特徴とする付記１又は２に記載の配線構造の製造方法。
【００７１】
（付記５）前記グラフェンを、異種分子によってインターカレーション又はドーピングすることを特徴とする付記１〜４のいずれか１項に記載の配線構造の製造方法。
【００７２】
（付記６）前記触媒材料は、前記カーボンと同等の厚みから前記カーボンの２倍の厚みまでの範囲内の厚みに形成されることを特徴とする付記１〜５のいずれか１項に記載の配線構造の製造方法。
【００７３】
（付記７）溝が形成された絶縁膜と、
前記溝内を埋め込む導電材料と
を含み、
前記導電材料は、前記溝の底面に沿った方向に形成された複数層のグラフェンが積層されてなることを特徴とする配線構造。
【００７４】
（付記８）前記絶縁膜は、前記溝内を前記グラフェンで直接的に充填されていることを特徴とする付記７に記載の配線構造。
【００７５】
（付記９）前記溝は、接続孔又は配線溝であることを特徴とする付記７又は８に記載の配線構造。
【００７６】
（付記１０）前記溝は、接続孔及び配線溝が一体形成されたものであることを特徴とする付記７又は８に記載の配線構造。
【００７７】
（付記１１）前記グラフェンは、異種分子によってインターカレーション又はドーピングされていることを特徴とする付記７〜１０のいずれか１項に記載の配線構造。
【符号の説明】
【００７８】
１  ＭＯＳトランジスタ
２〜９  配線構造
１１  半導体基板
１２  ゲート絶縁膜
１３  ゲート電極
１４  ソース／ドレイン領域
１５  サイドウォール
１６  素子分離構造
２１，２５，３１，３４，５１，５３，５７，５９  層間絶縁膜
２１ａ，３１ａ，５１ａ，５７ａ  接続孔
２２，２６，５５  アモルファスカーボン
２２ａ，２６ａ，３２ａ，３５ａ，５５ａ，６２ａ  グラフェン
２２Ａ，２６Ａ，３２，３５，５５Ａ，６２  多層グラフェン
２３，２７，５６  触媒金属
２４  グラフェンプラグ
２５ａ，３４ａ，５３ａ，５９ａ  配線溝
２８，３６  グラフェン配線
３３  グラフェンビア
４１  Ｗプラグ
４１ａ，４２ａ  バリアメタル
４１ｂ  Ｗ
４２  Ｃｕビア
４２ｂ  Ｃｕ
４３  ＣＮＴプラグ
４３ａ，４４ａ  触媒微粒子
４３ｂ，４４ｂ  ＣＮＴ
４４  ＣＮＴビア
５２，５８  エッチングストッパ膜
５２ａ，５８ａ  開口
５４，６１  配線構造溝
【図１】
2015061042.tif 000003
【図２】
2015061042.tif 000004
【図３】
2015061042.tif 000005
【図４】
2015061042.tif 000006
【図５】
2015061042.tif 000007
【図６】
2015061042.tif 000008
【図７】
2015061042.tif 000009
【図８】
2015061042.tif 000010
【図９】
2015061042.tif 000011
【図１０】
2015061042.tif 000012
【図１１】
2015061042.tif 000013