(57)【要約】【課題】ＥＭＩを低減する。【解決手段】入力平滑回路１２は、入力ライン４と接地ライン６の間に設けられる。ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、入力平滑回路１２の両端間に直列に設けられる。ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、回路基板上に第１方向（Ｘ方向）に並べて配置される。入力平滑回路１２とハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を経由する２つの電流ループが、第１方向の対称軸３２に対して実質的に線対称に形成される。【選択図】図４
2015226438.tif 000002
【特許請求の範囲】
【請求項１】
少なくともひとつのキャパシタを含む平滑回路と、
前記平滑回路の両端間に直列に接続される第１トランジスタおよび第２トランジスタと、
を備え、
前記第１トランジスタおよび前記第２トランジスタが、回路基板上に第１方向に並べて配置され、
前記平滑回路と前記第１トランジスタおよび前記第２トランジスタを経由する２つの電流ループが、前記第１方向の対称軸に対して実質的に線対称に形成されることを特徴とするスイッチングコンバータ。
【請求項２】
前記平滑回路は、２×Ｍ個（Ｍは自然数）の前記キャパシタを含み、
前記第１トランジスタおよび前記第２トランジスタは、前記対称軸上に配置され、
Ｍ個のキャパシタと残りのＭ個のキャパシタが、前記第１トランジスタおよび前記第２トランジスタの実装領域を挟んで対称に配置されることを特徴とする請求項１に記載のスイッチングコンバータ。
【請求項３】
前記第１トランジスタおよび前記第２トランジスタは、ひとつのモジュールにパッケージングされ、
前記モジュールは、
前記第１トランジスタの一端と接続されるドレイン端子と、
前記第２トランジスタの一端と接続されるソース端子と、
前記第１トランジスタおよび前記第２トランジスタの接続点と接続されるスイッチング端子と、
を有し、
前記第１トランジスタおよび前記第２トランジスタは、前記モジュール内に所定方向に並べて配置され、
前記ドレイン端子、前記ソース端子および前記スイッチング端子は、前記ドレイン端子と前記ソース端子が隣接する順序にて、前記所定方向に並べて配置されることを特徴とする請求項１または２に記載のスイッチングコンバータ。
【請求項４】
前記第１トランジスタ、前記第２トランジスタはそれぞれ、２つの部分に分割されており、
前記平滑回路は、前記対称軸上に配置され、
前記第１トランジスタの第１部分と前記第２トランジスタの第１部分のペアと、前記第１トランジスタの第２部分と前記第２トランジスタの第２部分のペアと、は、前記平滑回路の実装領域を挟んで対称に配置されることを特徴とする請求項１に記載のスイッチングコンバータ。
【請求項５】
前記第１トランジスタの第１部分と前記第２トランジスタの第１部分のペアはひとつのモジュールにパッケージングされ、
前記第１トランジスタの第２部分と前記第２トランジスタの第２部分のペアは別のひとつのモジュールにパッケージングされることを特徴とする請求項４に記載のスイッチングコンバータ。
【請求項６】
前記ひとつのモジュールと前記別のひとつのモジュールは、線対称なピン配置を有することを特徴とする請求項５に記載のスイッチングコンバータ。
【請求項７】
前記第１トランジスタおよび前記第２トランジスタは、前記回路基板の第１面に、前記対称軸上に並べて配置され、前記平滑回路は、前記回路基板の第２面に、前記対称軸上に配置されることを特徴とする請求項１に記載のスイッチングコンバータ。
【請求項８】
請求項１から７のいずれかに記載のスイッチングコンバータを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を有するスイッチングコンバータに関する。
【背景技術】
【０００２】
パーソナルコンピュータやゲーム専用機などの電子機器において、さまざまなスイッチングコンバータが利用される。スイッチングコンバータとしては、電池あるいはインバータから供給される直流電圧を、負荷に最適な電圧レベルに降圧するＤＣ／ＤＣコンバータ（スイッチングレギュレータ）や、交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータなどが広く用いられる。
【０００３】
図１は、本発明者らが検討したスイッチングコンバータ２ｒの構成例を示す回路図である。図１のスイッチングコンバータ２ｒは、降圧ＤＣ／ＤＣコンバータであり、主として、出力回路１０および制御回路（コントローラ）２０を備える。
【０００４】
スイッチングコンバータ２ｒは、入力ライン４の入力電圧ＶＩＮを所定レベルに降圧し、出力ライン８に接続される負荷（不図示）に出力電圧ＶＯＵＴを供給する。
【０００５】
出力回路１０は、入力キャパシタＣ１、出力キャパシタＣ２、ハイサイドトランジスタ（スイッチングトランジスタ）Ｍ１、ローサイドトランジスタ（同期整流トランジスタ）Ｍ２、インダクタＬ１を備える。
【０００６】
入力キャパシタＣ１は、入力ライン４と接地ライン６の間に設けられ、入力電圧ＶＩＮを安定化する。出力ライン８と接地ライン６の間には、出力電圧ＶＯＵＴを平滑化するための出力キャパシタＣ２が接続される。
【０００７】
ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、入力ライン４と接地ライン６の間に直列に、すなわち入力キャパシタＣ１と並列に接続される。インダクタＬ１は、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２の接続点であるスイッチングノード（あるいはスイッチングラインという）９と、出力ライン８の間に設けられる。
【０００８】
コントローラ２０には、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢが入力される。コントローラ２０は、フィードバック電圧ＶＦＢが所定の基準電圧ＶＲＥＦに近づくようにデューティ比が調節されるパルス信号を生成し、このパルス信号に応じて、ハイサイドトランジスタＭ１に対するゲート電圧ＨＧ、ローサイドトランジスタＭ２に対するゲート電圧ＬＧを生成し、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を、デッドタイムを挟みながら相補的にスイッチングする。コントローラ２０により、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２のスイッチングが制御され、出力電圧ＶＯＵＴが目標値に安定化される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１７７９９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明者は図１のスイッチングコンバータ２ｒについて検討した結果、以下の課題を認識するに至った。
【００１１】
図２は、図１のスイッチングコンバータ２ｒの動作波形図である。図２には、入力電圧ＶＩＮおよびスイッチングノード９の電圧（スイッチング電圧という）ＶＳＷが示される。時刻ｔ０より前に、ゲート電圧ＨＧがローレベル、ＬＧはハイレベルであり、ハイサイドトランジスタＭ１がオフ、ローサイドトランジスタＭ２がオンしており、スイッチング電圧ＶＳＷは接地電圧（ＶＧＮＤ＝０Ｖ）となっている。
【００１２】
時刻ｔ０に、ハイサイドトランジスタＭ１のゲート電圧ＨＧがハイレベル、ローサイドトランジスタＭ２のゲート電圧ＬＧがローレベルに遷移する。ある遷移時間を経た時刻ｔ１以降、ハイサイドトランジスタＭ１がフルオン、ローサイドトランジスタＭ２がオフとなり、スイッチング電圧ＶＳＷは入力電圧ＶＩＮと実質的に等しくなる。なお、実際のＤＣ／ＤＣコンバータでは、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２のスイッチングは、デッドタイムを挟んで制御されるが、ここでは無視する。
【００１３】
図１のスイッチングコンバータ２ｒには、入力キャパシタＣ１、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を含む電流ループが存在する。時刻ｔ０〜ｔ１の遷移時間においては、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２のスイッチングにともない発生する高周波成分を含む電流が、入力キャパシタＣ１、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を含む電流ループに流れ、これにより入力電圧ＶＩＮおよびスイッチング電圧ＶＳＷにリンギングを引き起こす。リンギングの周波数は、インダクタＬ１を含む共振回路の共振周波数に依存するが、たとえば数十〜数百ＭＨｚ程度となる場合が多い。
【００１４】
この高周波リンギングにともなう電源ノイズは、ＥＭＩ（ElectroMagnetic Interference）として他の電子機器に悪影響を及ぼす。したがって電子機器の設計者は、ＥＭＩ対策に膨大な時間を費やすこととなる。たとえば従来では、ＤＣ／ＤＣコンバータのノイズ源の周囲を金属板で覆う手法などが採用されるが、電子機器の小型化の妨げとなり、またコストが高くなる要因となる。
【００１５】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＥＭＩを低減可能なスイッチングコンバータの提供にある。
【課題を解決するための手段】
【００１６】
本発明のある態様は、スイッチングコンバータに関する。スイッチングコンバータは、少なくともひとつのキャパシタを含む平滑回路と、平滑回路の両端間に直列に接続される第１トランジスタおよび第２トランジスタと、を備える。第１トランジスタおよび第２トランジスタは、回路基板上に第１方向に並べて配置され、平滑回路と第１トランジスタおよび第２トランジスタを経由する２つの電流ループが、第１方向の対称軸に対して実質的に線対称に形成される。
【００１７】
平滑回路および第１、第２トランジスタに流れる電流を、２つの電流ループに分岐して流れるようにし、２つの電流ループが実質的に線対称となるように、素子のレイアウトおよび配線のパターンを設計することにより、２つの電流ループにより誘起される磁束を互いにキャンセルでき、ＥＭＩを低減できる。
【００１８】
本発明の別の態様は、電子機器に関する。この電子機器は、上述のいずれかのスイッチングコンバータを備える。
【００１９】
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明によれば、スイッチングコンバータのＥＭＩを低減できる。
【図面の簡単な説明】
【００２１】
【図１】本発明者らが検討したスイッチングコンバータの構成例を示す回路図である。
【図２】図１のスイッチングコンバータの動作波形図である。
【図３】第１の実施の形態に係るスイッチングコンバータの回路図である。
【図４】図３のスイッチングコンバータの基本となるレイアウト図である。
【図５】第１の実施の形態に係るスイッチングコンバータの動作原理を示す図である。
【図６】図６（ａ）は、パワーモジュールのピン配置を、図６（ｂ）はその内部レイアウトを示す図である。
【図７】図３のスイッチングコンバータの具体的なレイアウト図である。
【図８】比較技術に係るスイッチングコンバータのレイアウト図である。
【図９】図９（ａ）、（ｂ）は、図７のスイッチングコンバータと、図８のスイッチングコンバータそれぞれの近傍磁界の測定結果を示す図である。
【図１０】図１０（ａ）、（ｂ）は、図８のスイッチングコンバータと、図７のスイッチングコンバータそれぞれの近傍磁界の計算結果を示す図である。
【図１１】Ｚ方向の距離と磁界強度｜Ｂ｜＝√（Ｂｘ２＋Ｂｙ２＋Ｂｚ２）の関係を示す図である。
【図１２】第２の実施の形態に係るスイッチングコンバータの回路図である。
【図１３】図１２のスイッチングコンバータのレイアウト図である。
【図１４】図１４（ａ）、（ｂ）は、第１変形例に係るスイッチングコンバータの回路図およびレイアウト図である。
【図１５】図１５（ａ）、（ｂ）は、第２変形例に係るスイッチングコンバータのレイアウト図である。
【図１６】第３変形例に係るスイッチングコンバータのレイアウト図である。
【図１７】図１７（ａ）〜（ｃ）は、スイッチングコンバータの変形例の回路図である。
【図１８】スイッチングコンバータを搭載する電子機器の構成を示すブロック図である。
【発明を実施するための形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２３】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２４】
（第１の実施の形態）
図３は、第１の実施の形態に係るスイッチングコンバータ２の回路図である。スイッチングコンバータ２の基本構成は、図１のそれと同様である。本実施の形態では、入力ライン４と接地ライン６の間には、偶数個の、たとえば２個の入力キャパシタＣ１ａ、Ｃ１ｂが並列に接続されている。入力キャパシタＣ１ａ、Ｃ１ｂを入力平滑回路１２と称する。
【００２５】
ハイサイドトランジスタ（第１トランジスタ）Ｍ１およびローサイドトランジスタ（第２トランジスタ）Ｍ２は、図３に示すように、単一のパワーモジュール１４内にパッケージングされてもよい。パワーモジュール１４は、ドレイン端子Ｐ１、ソース端子Ｐ２、スイッチング端子Ｐ３、第１ゲート端子Ｐ４、第２ゲート端子Ｐ５を備える。ドレイン端子Ｐ１は、ハイサイドトランジスタＭ１の一端（ドレイン）と接続され、ソース端子Ｐ２はローサイドトランジスタＭ２の一端（ソース）と接続され、スイッチング端子Ｐ３は、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２の接続ノードであるスイッチング端子と接続される。
【００２６】
ドレイン端子Ｐ１は、入力ライン４と接続され、ソース端子Ｐ２は接地ライン６と接続され、スイッチング端子Ｐ３は、スイッチングライン９を介してインダクタＬ１と接続される。第１ゲート端子Ｐ４、第２ゲート端子Ｐ５には、コントローラ２０からのゲート駆動電圧ＨＧ、ＬＧが入力される。なお、この実施の形態では、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２がともにＮチャンネルＭＯＳＦＥＴである場合を示すが、ハイサイドトランジスタＭ１をＰチャンネルＭＯＳＦＥＴとしてもよい。あるいは、ＭＯＳＦＥＴに代えて、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタを用いてもよい。
【００２７】
図４は、図３のスイッチングコンバータ２の基本となるレイアウト図である。なおここでは、説明の簡潔化、理解の容易化を目的として、スイッチングコンバータ２の出力回路１０の一部のみを示す。
【００２８】
ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、回路基板３０上に第１方向（Ｘ方向）に並べて配置される。そして平滑回路１２とハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を経由する電流ループ５０は、２つの電流ループ５０ａ、５０ｂに分岐しており、それらは第１方向（Ｘ方向）の対称軸３２に対して実質的に線対称に形成される。入力ライン４および接地ライン６は、回路基板３０上にプリント配線として形成される。
【００２９】
上述のように、入力平滑回路１２は、２つのキャパシタＣ１ａ、Ｃ１ｂを含む。２つのキャパシタＣ１ａ、Ｃ１ｂは、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２の実装領域、言い換えれば、パワーモジュール１４の実装領域を挟んで対称に配置される。そして一方のキャパシタＣ１ａ、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を経由する第１電流ループ５０ａと、他方のキャパシタＣ１ｂ、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を経由する第２電流ループ５０ｂとが対称軸３２に対して線対称となるように、入力ライン４および接地ライン６の配線パターン（レイアウト）が設計される。
【００３０】
以上がスイッチングコンバータ２の基本となるレイアウトである。続いてその動作原理を説明する。図５は、第１の実施の形態に係るスイッチングコンバータ２の動作原理を示す図である。レイアウトの対称性から、第１電流ループ５０ａと第２電流ループ５０ｂには、逆方向の電流が流れる。これにより、各電流ループ５０ａ、５０ｂに流れる電流により誘起される磁束密度Ｂａ、Ｂｂは反対向きとなる。
【００３１】
したがって、パワーモジュール１４の近傍の任意の点における、２つの磁束密度Ｂａ、Ｂｂが相殺し合い、単一の電流ループが形成される場合に比べて、電磁ノイズすなわちＥＭＩを低減することができる。
【００３２】
以下、スイッチングコンバータ２のより具体的な構成例を説明する。
【００３３】
図６（ａ）は、パワーモジュール１４のピン配置を、図６（ｂ）はその内部レイアウトを示す図である。
図６（ｂ）に示すように、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、パワーモジュール１４の内部で第１の方向（Ｘ方向）に並べて配置される。ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、単一のダイ（チップ）に集積化されてもよいし、２個のダイに別々に集積化されてもよい。
【００３４】
また、ドレイン端子Ｐ１、ソース端子Ｐ２、スイッチング端子Ｐ３は、第１方向（Ｘ方向）に配置される。好ましくは、ドレイン端子Ｐ１、ソース端子Ｐ２、スイッチング端子Ｐ３のうち、ドレイン端子Ｐ１とソース端子Ｐ２は第１方向に隣接して配置されることが望ましい。ドレイン端子Ｐ１とソース端子Ｐ２は、入れ替えてもよい。このようなレイアウトを有するパワーモジュール１４は、たとえばフェアチャイルド社から市販される非対称型デュアルＮチャネルＭＯＳＦＥＴ（ＦＤＰＣ８０１６Ｓ）等が利用可能である。
【００３５】
図７は、図３のスイッチングコンバータ２の具体的なレイアウト図である。このレイアウトでは、図６（ａ）のピン配置を有するパワーモジュール１４を用いている。入力ライン４および接地ライン６はそれぞれ、入力平滑回路１２およびパワーモジュール１４の実装領域の近傍において、第１方向（Ｘ方向）と垂直な第２方向（Ｙ方向）に延びる部分を有する。より詳しくは、入力ライン４および接地ライン６はそれぞれ、ドレイン端子Ｐ１、ソース端子Ｐ２とオーバーラップするように形成される。スイッチングライン９は、スイッチング端子Ｐ３とオーバーラップする態様にて入力ライン４、接地ライン６と並列に形成されてもよい。
【００３６】
入力キャパシタＣ１ａと入力キャパシタＣ１ｂは、パワーモジュール１４を挟み込むようにしてＹ方向に並べて配置される。入力キャパシタＣ１ａ、Ｃ１ｂそれぞれの一端は入力ライン４と接続され、それぞれの他端は接地ライン６と接続される。
【００３７】
図７のレイアウトにおいては、対称軸３２を中心とする実質的に線対称な２つの電流ループ５０ａ、５０ｂが形成される。したがって、図５を参照して説明したように、２つの電流ループ５０ａ、５０ｂが発生する磁束が打ち消し合うことにより、ＥＭＩを低減できる。
【００３８】
図７のレイアウトの利点は図８のレイアウトとの比較によって明確となろう。図８は、比較技術に係るスイッチングコンバータ２ｒのレイアウト図である。入力平滑回路１２は、２個の入力キャパシタＣ１ｂ、Ｃ１ｃを含み、それらが隣接して配置される。この場合、入力キャパシタＣ１ｂ、トランジスタＭ１、Ｍ２を経由する電流ループ５０ｂと、入力キャパシタＣ１ｃ、トランジスタＭ１、Ｍ２を経由する電流ループ５０ｃは、実質的に重なって形成され、共通の磁束と鎖交する。その結果、電流ループ５０ｂ、５０ｃが生成する磁束が強め合うため、ＥＭＩが強くなる。
【００３９】
図９（ａ）、（ｂ）は、図７のスイッチングコンバータ２と、図８のスイッチングコンバータ２ｒそれぞれの近傍磁界の測定結果を示す図である。磁界は、パワーモジュール１４の表面から１０ｍｍ離れた位置において、近傍磁界測定装置（ＥＭＩテスタ：ペリテック社ＥＭＶ−２００）を用いて行った。磁界強度のピーク値の比較では、図７のレイアウトの方が、図８のレイアウトに比べて、約１．３ｄＢの改善が見られている。
【００４０】
ここで、近傍磁界測定装置によって測定可能な磁束は、Ｘ方向およびＹ方向を成分とする磁束Ｂｘ、Ｂｙであり、紙面垂直方向（Ｚ方向）の磁束Ｂｚを測定することができない。一方、２つの電流ループによるＥＭＩ低減の効果は、Ｚ方向の磁束Ｂｚに対して最も有効である。そこで、Ｂｘ、Ｂｙ、Ｂｚのノルム｜Ｂ｜＝√（Ｂｘ２＋Ｂｙ２＋Ｂｚ２）についてシミュレーションを行った。図１０（ａ）、（ｂ）は、図８のスイッチングコンバータ２ｒと、図７のスイッチングコンバータ２それぞれの近傍磁界の計算結果を示す図である。測定ポイントは、パワーモジュール１４の表面から１０ｍｍ離れた位置である。このシミュレーション結果からわかるように、Ｚ方向の磁束Ｂｚを考慮した場合には、２つの電流ループを対称に配置することにより、最大で７．４ｄＢの改善が見られることがわかる。
【００４１】
図１１は、Ｚ方向の距離と磁界強度｜Ｂ｜＝√（Ｂｘ２＋Ｂｙ２＋Ｂｚ２）の関係を示す図である。（i）は、図７のレイアウトに対応し、（ii）は図８のレイアウトに対応する。このシミュレーション結果によれば、ｚ＝１ｃｍの近傍では７．４ｄＢ、ｚ＝１０ｃｍ遠方では２２．６ｄＢもの改善が確認できる。
【００４２】
このように、スイッチングコンバータ２によれば、キャパシタを含む平滑回路と、平滑回路の両端間に直列に接続される２つのトランジスタが形成する閉ループ（電流ループ）を２つに分岐し、それらを線対称にレイアウトすることにより、ＥＭＩ低減の効果を得ることができる。
【００４３】
加えて、図６（ａ）に示すように、ドレイン端子Ｐ１とソース端子Ｐ２が隣接して配置されるパワーモジュール１４を用いることにより、図４の場合に比べて以下の利点が得られる。
図４では、ドレイン端子Ｐ１とソース端子Ｐ２が隣接しておらず、スイッチング端子Ｐ３が中央に配置される。この場合、スイッチング端子Ｐ３と接続されるスイッチングライン９が、入力ライン４あるいは接地ライン６を跨がなければならない。ラインを跨ぐには、配線の一部を回路基板３０の裏面に形成し、ビアホールを介して接続する必要があるが、ビアホールは予測しにくい寄生インダクタンスをもたらすため、好ましくない。
これに対して図６（ａ）のパワーモジュール１４を用いれば、スイッチングライン９が、接地ライン６や入力ライン４を跨がなくてよいため、レイアウトをシンプルにできる。
【００４４】
また、ドレイン端子Ｐ１とソース端子Ｐ２を隣接させることにより、電流ループの面積を小さく、言い換えればループ内に存在するインピーダンスを小さくすることができるため、高周波リンギングにともなう電源ノイズを小さくし、ＥＭＩの絶対値を低減することができる。
【００４５】
（第２の実施の形態）
図１２は、第２の実施の形態に係るスイッチングコンバータ２ａの回路図である。スイッチングコンバータ２ａの基本構成は、図３のそれと同様である。本実施の形態では、入力ライン４と接地ライン６の間には、複数Ｎ個の、具体的には偶数個の、より具体的には２個のパワーモジュール１４ａ、１４ｂが並列に接続されている。
【００４６】
パワーモジュール１４ａ、１４ｂの対応する端子同士は共通に接続される。したがって等価回路上において、ハイサイドトランジスタＭ１は、並列に接続された２個のトランジスタＭ１ａ、Ｍ１ｂを含み、ローサイドトランジスタＭ２は、並列に接続された２個のトランジスタＭ２ａ、Ｍ２ｂを含む。
【００４７】
図１３は、図１２のスイッチングコンバータ２ａのレイアウト図である。このレイアウトでは、入力キャパシタＣ１を含む入力平滑回路１２が、対称軸３２上に配置され、２個のパワーモジュール１４ａ、１４ｂが、入力平滑回路１２を挟み込むようにして、対称軸３２に対して線対称に配置される。パワーモジュール１４ａの内部の２個のトランジスタ（不図示）は、Ｘ方向に並べて配置され、パワーモジュール１４ｂの内部の２個のトランジスタ（不図示）もＸ方向に並べて配置される。なお、入力平滑回路１２は、図３と同様に複数の入力キャパシタＣ１を含んでもよく、この場合、複数の入力キャパシタＣ１を第１方向（Ｙ方向）に隣接して配置すればよい。
【００４８】
図１３のレイアウトにおいても、対称軸３２を中心とする実質的に線対称な２つの電流ループ５０ａ、５０ｂが形成される。したがって、図５を参照して説明したように、２つの電流ループ５０ａ、５０ｂが発生する磁束が打ち消し合うことにより、ＥＭＩを低減できる。
【００４９】
以上、本発明について、いくつかの実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００５０】
（レイアウト）
実施の形態では、ハイサイドトランジスタ（第１トランジスタ）Ｍ１とローサイドトランジスタ（第２トランジスタ）Ｍ２とが、単一のモジュールにパッケージングされる場合を説明したが本発明はそれには限定されない。すなわち、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２は、個別にパッケージングされたディスクリート素子であってもよい。
【００５１】
（第１変形例）
図１４（ａ）、（ｂ）は、第１変形例に係るスイッチングコンバータ２ｅの回路図およびレイアウト図である。等価回路に関しては、パワーモジュール１４ａのトランジスタＭ１ａ、Ｍ２ａ、パワーモジュール１４ｂのトランジスタＭ１ｂ、Ｍ２ｂが別々の素子である点を除き、図１２のそれと同様である。
【００５２】
（第２変形例）
図１５（ａ）、（ｂ）は、第２変形例に係るスイッチングコンバータ２ｆ、２ｇのレイアウト図である。図１５（ａ）のスイッチングコンバータ２ｆは、図１３のスイッチングコンバータ２ａにおいて、ピン配置が左右対称である２個のパワーモジュール１４ａ、１４ｂを用いたものである。また入力平滑回路１２は、入力キャパシタＣ１を含む。なお、この変形例において、入力平滑回路１２は第１方向に並べられた複数の入力キャパシタを含んでもよい。
【００５３】
図１５（ｂ）のスイッチングコンバータ２ｇは、図１４（ｂ）のスイッチングコンバータ２ｅにおいて、ピン配置が左右対称であるディスクリート素子Ｍ１ａ、Ｍ１ｂ、Ｍ２ａ、Ｍ２ｂを用いたものである。
【００５４】
図１５（ａ）、（ｂ）の変形例によれば、左右対称なピン配置を有する素子を用いることにより２つの電流ループの対称性をさらに高めることができ、ＥＭＩをより低減することができる。
加えて、ピン配置を左右対称とすることにより、電流ループの面積をさらに小さく、言い換えればループ内に存在するインピーダンスを小さくすることができるため、高周波リンギングにともなう電源ノイズを小さくし、ＥＭＩの絶対値を低減することができる。
【００５５】
（第３変形例）
図１６は、第３変形例に係るスイッチングコンバータ２ｈのレイアウト図である。
この変形例において、第１トランジスタＭ１および第２トランジスタＭ２は、回路基板の第１面に並べて配置される。平滑回路１２の入力キャパシタＣ１は、回路基板の第１面の裏面である第２面に、対称軸３２上に配置される。第１面と第２面の配線は、ビアホール（スルーホール）ＶＨを介して電気的に接続される。
【００５６】
（スイッチングコンバータの形式）
実施の形態では、スイッチングコンバータ２として、降圧ＤＣ／ＤＣコンバータを説明したが、本発明はそれに限定されない。図１７（ａ）〜（ｃ）は、スイッチングコンバータ２の変形例の回路図である。図１７（ａ）のスイッチングコンバータ２ｂは、昇圧ＤＣ／ＤＣコンバータである。このトポロジーでは、出力キャパシタＣ２を含む出力平滑回路１６の両端間に、スイッチングトランジスタ（第１トランジスタ）Ｍ１と同期整流トランジスタ（第２トランジスタ）Ｍ２が直列に設けられる。したがって、出力平滑回路１６、トランジスタＭ１、Ｍ２が形成する電流ループを、ある対称軸に対して対称となるようにレイアウトすればよい。
【００５７】
図１７（ｂ）のスイッチングコンバータ２ｃは、昇降圧型のＤＣ／ＤＣコンバータである。このスイッチングコンバータ２ｃは、降圧ＤＣ／ＤＣコンバータと昇圧ＤＣ／ＤＣコンバータの組み合わせと把握できる。したがって、入力平滑回路１２、トランジスタＭ１１、Ｍ１２を経由する電流ループを線対称に形成するとともに、出力平滑回路１６、トランジスタＭ２１、Ｍ２２を経由する電流ループを線対称に形成することで、ＥＭＩを低減できる。
【００５８】
図１７（ｃ）のスイッチングコンバータ２ｄは、トランスを用いた絶縁スイッチング電源である。トランジスタＭ３１、Ｍ３２は、ハーフブリッジ回路１８を形成する。ハーフブリッジ回路１８のトランジスタＭ３１、Ｍ３２は、入力平滑回路１２の両端間に直列に接続される。したがって入力平滑回路１２、トランジスタＭ３１、Ｍ３２が形成する電流ループを、ある対称軸に対して対称となるようにレイアウトすればよい。
【００５９】
そのほか、３相インバータなどのスイッチングコンバータにも本発明は適用しうる。
【００６０】
（用途）
最後にスイッチングコンバータ２の用途の一例を説明する。図１８は、スイッチングコンバータ２を搭載する電子機器１の構成を示すブロック図である。
電子機器１はたとえばゲーム専用機あるいはコンピュータである。整流回路１００は、商用交流電圧ＶＡＣを整流、平滑化し、直流電圧ＶＤＣを生成する。絶縁型のＤＣ／ＤＣコンバータ１０２は、直流電圧ＶＤＣを降圧し、入力電圧ＶＩＮを生成する。ＤＣ／ＤＣコンバータであるスイッチングコンバータ２は、入力電圧ＶＩＮを降圧し、負荷、たとえばプロセッサ１０４の電源端子に、出力電圧ＶＯＵＴを供給する。
【００６１】
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【符号の説明】
【００６２】
２…スイッチングコンバータ、４…入力ライン、６…接地ライン、８…出力ライン、９…スイッチングライン、１０…出力回路、１２…入力平滑回路、１４…パワーモジュール、１６…出力平滑回路、１８…ハーフブリッジ回路、Ｐ１…ドレイン端子、Ｐ２…ソース端子、Ｐ３…スイッチング端子、Ｐ４…第１ゲート端子、Ｐ５…第２ゲート端子、Ｌ１…インダクタ、Ｃ１…入力キャパシタ、Ｃ２…出力キャパシタ、２０…コントローラ、Ｍ１…ハイサイドトランジスタ、Ｍ２…ローサイドトランジスタ、３０…回路基板、３２…対称軸。
【図１】
2015226438.tif 000003
【図３】
2015226438.tif 000004
【図４】
2015226438.tif 000005
【図５】
2015226438.tif 000006
【図６】
2015226438.tif 000007
【図７】
2015226438.tif 000008
【図８】
2015226438.tif 000009
【図１１】
2015226438.tif 000010
【図１２】
2015226438.tif 000011
【図１３】
2015226438.tif 000012
【図１４】
2015226438.tif 000013
【図１５】
2015226438.tif 000014
【図１６】
2015226438.tif 000015
【図１７】
2015226438.tif 000016
【図１８】
2015226438.tif 000017
【図２】
2015226438.tif 000018
【図９】
2015226438.tif 000019
【図１０】
2015226438.tif 000020