(57)【要約】【課題】光電変換部からの電荷の転送効率が改善された固体撮像装置を提供する。【解決手段】固体撮像装置であって、半導体基板に配置された、ｎ型の電荷蓄積領域を含む光電変換部、拡散領域、転送電極、及び、チャネル形成領域を含む画素を備え、半導体基板には、形成されたチャネルを介して電荷を拡散領域へ転送するためにチャネル形成領域および電荷蓄積領域に接続したｎ型の転送領域が配置されており、転送領域は不純物としてアンチモンを含有する。【選択図】図１
2015233102.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に配置されたｎ型の電荷蓄積領域を含む光電変換部と、
前記半導体基板に配置された拡散領域と、
前記半導体基板上に配置された転送電極と、
前記電荷蓄積領域に蓄積された電荷を前記拡散領域に転送するためのチャネルが前記転送電極により形成される、前記半導体基板に配置されたチャネル形成領域と、
を含む画素を備える固体撮像装置であって、
前記半導体基板には、前記電荷を前記形成されたチャネルを介して前記拡散領域へ転送するために、前記チャネル形成領域および前記電荷蓄積領域に接続したｎ型の転送領域が配置されており、
前記転送領域は、不純物としてアンチモンを含有することを特徴とする固体撮像装置。
【請求項２】
半導体基板に配置されたｎ型の電荷蓄積領域を含む光電変換部と、
前記半導体基板に配置された拡散領域と、
前記半導体基板上に配置された転送電極と、
前記電荷蓄積領域に蓄積された電荷を前記拡散領域に転送するためのチャネルが前記転送電極により形成される、前記半導体基板に配置されたチャネル形成領域と、
を含む画素を備える固体撮像装置であって、
前記半導体基板には、前記電荷を前記形成されたチャネルを介して前記拡散領域へ転送するために、前記チャネル形成領域および前記電荷蓄積領域に接続したｎ型の転送領域が配置されており、
前記転送領域は、不純物として燐を含有することを特徴とする固体撮像装置。
【請求項３】
前記電荷蓄積領域は、不純物としてヒ素を含有することを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記電荷蓄積領域は、不純物としてアンチモンを含有することを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記電荷蓄積領域は、不純物として燐を含有することを特徴とする請求項１または２に記載の固体撮像装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する処理部と
を備えることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びカメラに関する。
【背景技術】
【０００２】
固体撮像装置の現在の主流であるＣＭＯＳイメージセンサは１画素毎にフォトダイオード、ＭＯＳスイッチ、フォトダイオードからの信号を増幅するための増幅回路などを含み、従来のＣＣＤ型固体撮像装置よりも低電圧で動作可能である。また、ＣＭＯＳイメージセンサでは複雑な信号処理機能も容易にワンチップ化できるため、撮像装置の小型化や省電力化に適している。
【０００３】
ＣＭＯＳイメージセンサの画素部は、光電変換部、転送ＭＯＳトランジスタ、拡散領域（フローティングディフュージョン：ＦＤ）領域、増幅ＭＯＳトランジスタ、リセットＭＯＳトランジスタ、選択ＭＯＳトランジスタで構成することができる（特許文献１を参照）。特許文献１では、光電変換部に蓄積された電荷は転送ＭＯＳトランジスタを駆動してＦＤ領域に読み出される。その際、転送ＭＯＳトランジスタの制御電極には、通常のＭＯＳトランジスタに比べ高い電圧を印加する必要がある。さらに転送ＭＯＳゲートをマスクとしてフォトダイオードのn層をイオン注入法によって形成することでフォトダイオードからＦＤ領域に向けてポテンシャル勾配を設け、転送効率を向上させてきた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平11-274454号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年の画素の縮小化とダイナミックレンジの拡大の要望に伴い、フォトダイオードのn層の不純物濃度を高くする必要があり、それに伴い転送効率を悪化させる弊害が顕著になってきた。
【０００６】
そこで、本発明は、光電変換部からの電荷の転送効率が改善された固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するための本発明は、固体撮像装置であって、
半導体基板に配置されたｎ型の電荷蓄積領域を含む光電変換部と、
前記半導体基板に配置された拡散領域と、
前記半導体基板上に配置された転送電極と、
前記電荷蓄積領域に蓄積された電荷を前記拡散領域に転送するためのチャネルが前記転送電極により形成される、前記半導体基板に配置されたチャネル形成領域と、
を含む画素を備え、
前記半導体基板には、前記電荷を前記形成されたチャネルを介して前記拡散領域へ転送するために、前記チャネル形成領域および前記電荷蓄積領域に接続したｎ型の転送領域が配置されており、
前記転送領域は、不純物としてアンチモンを含有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、光電変換部からの電荷の転送効率が改善された固体撮像装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】発明の実施形態に係る固体撮像装置の構成例を示すブロック図。
【図２】発明の実施形態に係る固体撮像装置の動作を制御するためのタイミングチャートの一例を示す図。
【図３】発明の実施形態に係る固体撮像装置の断面構造の一例を示す図。
【図４】ｎ型ドーパントのドーズ量と転送路下のパイルアップ濃度及びポテンシャルポケットとの関係を例示的に示すグラフ。
【図５】発明の実施形態に係る転送ＭＯＳトランジスタのゲート電極に印加される転送パルスの波形の一例、及び、転送パルス電圧降下後の例示的バンドダイアグラムを示す図。
【図６】発明の実施形態１に係る固体撮像装置の製造工程の一例を説明するための断面図。
【図７】発明の実施形態２及び３に係る固体撮像装置の製造工程の一例を説明するための断面図。
【図８】ｎ型ドーパントのドーズ量とシェーディング量との関係を示すグラフ。
【図９】ｎ型ドーパントのドーズ量とポテンシャルポケットとの関係を示すグラフ。
【発明を実施するための形態】
【００１０】
以下、添付の図面を参照して発明の実施形態を説明する。しかし本発明は、これらの実施形態に限定されるものではなく、適宜変形が可能であり、更に複数の実施形態を組み合わせたものであってもよい。
【００１１】
まず、発明の実施形態に係る固体撮像装置の構成を、図１を参照して説明する。図１は、発明の実施形態に対応する固体撮像装置の構成例を示すブロック図である。固体撮像装置は、画素部１０１が複数配列された画素領域と、当該画素部１０１を行単位に選択的に駆動するための垂直走査回路１１４とを含む。また、画素部１０１から出力された画素信号を処理する列アンプ１１６、処理された画素信号を一時的に保持する列メモリ１１７、列アンプ１１６及び列メモリ１１７を駆動するための水平走査回路１１８、列メモリからの出力信号を増幅するための出力アンプ１１９を含む。
【００１２】
画素領域を構成する画素部１０１は、光電変換部（フォトダイオード（ＰＤ））１０２、転送ＭＯＳトランジスタ１０３、拡散領域（フローティングディフュージョン領域：ＦＤ領域）１０４、増幅ＭＯＳトランジスタ１０５、リセットＭＯＳトランジスタ１０６、選択ＭＯＳトランジスタ１０７から構成されえる。画素部１０１には、各トランジスタの動作を制御して画素部１０１を駆動するための駆動線１０８、１０９、１１０が接続されている。転送ＭＯＳトランジスタ１０３を駆動する駆動線１０８は、転送ＭＯＳトランジスタ駆動回路１１３を介して駆動信号が入力され、画素部１０１を行単位に駆動する。転送ＭＯＳトランジスタ駆動回路１１３には定電流源１１５が接続されている。
【００１３】
転送ＭＯＳトランジスタ１０３が駆動されると、光電変換部１０２に蓄積された電荷がＦＤ領域１０４に読み出され、増幅トランジスタ１０５のゲート電極に入力される電圧信号に変換される。当該電圧信号は、該増幅トランジスタ１０５により増幅され、選択ＭＯＳトランジスタ１０７の選択に応じて垂直出力線１１１に出力される。選択ＭＯＳトランジスタ１０７の駆動信号１１０は、垂直走査回路１１４から供給される。選択ＭＯＳトランジスタ１０７、垂直出力線１１１、定電流源１１２によりソースフォロワ回路を構成している。垂直出力線１１１に出力された信号は、列アンプ１１６に入力され、増幅された後、列メモリ１１７に書き込まれる。列メモリ１１７に書き込まれた画素信号は、水平走査回路１１８により順次最終段の出力アンプ１１９に送られ、増幅された後に出力される。
【００１４】
次に、発明の実施形態に対応する固体撮像装置の動作制御につき、図２の制御信号のタイミングチャートを参照して説明する。図２は、転送ＭＯＳトランジスタ１０３のための転送用駆動信号１０８、リセットＭＯＳトランジスタ１０６のためのリセット用駆動信号１０９、選択ＭＯＳトランジスタ１０７のための選択用駆動信号１１０の各駆動信号の遷移を示す。併せて、転送ＭＯＳトランジスタ１０３のゲート電位２２０、及び、ノイズ及び信号のサンプリングタイミング２２１の遷移を示す。また、本実施形態において、画素部１０１からの信号の読出し動作は、ＦＤ領域１０４のリセット、リセットノイズの読出し、電荷転送、電荷＋リセットノイズの読出しの順に動作する。以下、当該動作のためのタイミングを詳細に説明する。
【００１５】
まず、Ｔ２０１では、リセット用駆動信号１０９がＨレベルとなっているのに応じてリセットＭＯＳトランジスタ１０６が駆動されている。これにより、ＦＤ領域１０４が電源Ｖｄの電位レベルにリセットされている。続くＴ２０２で、転送用駆動信号１０８がＬレベルからＨレベルに変化し、これにより、転送ＭＯＳトランジスタ１０３が駆動される。その結果、光電変換部１０２が電源電位Ｖｄにリセットされ、残留電荷が除去される。転送用駆動信号１０８は、続くＴ２０３においてＨレベルからＬレベルに変化する。なお、転送用駆動信号１０８の変化後、転送ＭＯＳトランジスタ１０３のゲート電位がＧＮＤレベルに下がるまでにはＴ２０３からＴ２０４までの時間を要し、ゲート電位が下がりきって光電変換部１０２のリセットが終了したＴ２０４が画素部１０１における蓄積の開始タイミングとなる。
【００１６】
画素部１０１における蓄積動作を終了する前に、ＦＤ領域１０４のノイズ読み出しを行う。ノイズ読み出しは、リセット用駆動信号１０９がＨレベルからＬレベルに変化したＴ２０６から、転送用駆動信号１０８がＬレベルからＨレベルに変化して、ＦＤ領域１０４への電荷転送を開始するＴ２０７の間に実行する。Ｔ２０６からＴ２０７までの期間では、選択用駆動信号１１０がＨレベルとなっており、選択ＭＯＳトランジスタ１０７が駆動され、増幅ＭＯＳトランジスタ１０５からの信号が垂直出力線１１１に出力されている。また、時刻Ｔ２０６でＦＤ領域１０４のリセットは終了しフローティング状態となっており、このときのＦＤ電位をノイズレベルとする。即ち、垂直出力線１１１には当該ノイズレベルに対応するノイズ信号が出力されており、水平走査回路２１８は、列アンプ、列メモリを列単位に制御して垂直出力線１１１メモリへ入力されるノイズ信号のサンプリングを行い、列メモリにノイズ信号を蓄積する。
【００１７】
次に、光電変換部１０２に蓄積された電荷の転送動作を行う。時刻Ｔ２０７で転送ＭＯＳトランジスタ１０３をオンし、光電変換部１０２に蓄積された電荷をＦＤ領域１０４へ転送する。転送ＭＯＳトランジスタ１０３のオン／オフ動作を先に述べたリセット動作と同様に行い、時刻Ｔ２０９において転送ＭＯＳトランジスタ１０３がＧＮＤ電位まで立下がった後のＦＤ領域１０４の電位を（電荷＋ノイズ）レベルとする。垂直出力線１１１には（電荷＋ノイズ）レベルに対応する画素信号が出力されており、水平走査回路２１８は、列アンプ、列メモリを列単位に制御して垂直出力線１１１メモリへ入力される画素信号のサンプリングを行い、列メモリに画素信号を蓄積する。
【００１８】
その後、Ｔ２１０では、リセット用駆動信号１０９をＬレベルからＨレベルに変更し、Ｔ２１１では選択用駆動信号１１０をＨレベルからＬレベルに変更し、Ｔ２０１と同じ状態に戻る。
【００１９】
次に、図３（ａ）を参照して、発明の実施形態に係る撮像装置の断面構造を説明する。図３（ａ）は、発明の実施形態に係る固体撮像装置を構成する画素部の電荷蓄積部、転送ＭＯＳトランジスタ及びＦＤ領域の構造の一例を示している。図３（ａ）に示すように、本実施形態ではｎ型半導体基板３０１にｐウェル３０２が配置され、その上に電荷蓄積領域のｎ層３０３、転送領域３０５及びＦＤ領域３０８が配置されている。電荷蓄積領域３０３の表面にはｐ型領域３０４が配置されている。また、ｐウェル３０２、ｐ型領域３０４、転送領域３０５及びＦＤ領域３０８を覆うようにシリコン酸化膜３０６が配置され、その上に転送ＭＯＳトランジスタ１０３の転送電極であるゲート電極３０７が配置されている。ｐウェル３０２とｐ型領域３０４から延びる空乏層によりｎ層の電荷蓄積領域３０３の全体を空乏化することで、電荷蓄積領域３０３に蓄積された電荷が転送ＭＯＳトランジスタを介してＦＤ領域３０８に転送される。
【００２０】
上記のような画素部の生成においては、電荷蓄積領域３０３と転送領域３０５の形成のために、ゲート電極３０７下にセルフアラインプロセスによりｎ型ドーパントのイオン注入を行う。これにより、電荷蓄積領域３０３と転送ＭＯＳトランジスタのチャネル部分を接続する転送領域３０５を形成することができる。
【００２１】
転送領域３０５は、電荷蓄積領域３０３と、転送ＭＯＳトランジスタ１０３との間に設けられた、電荷蓄積領域３０３と同じ導電型の領域である。即ち、本実施形態では、ｐウェルと、ｐウェル内に設けられたｎ型の電荷蓄積領域３０３からなるフォトダイオードであるが、転送領域３０５はｎ型不純物領域として形成される。電荷蓄積領域３０３の電荷は、ポテンシャルの低い転送領域３０５を介して転送ＭＯＳトランジスタのチャネルを通ってＦＤ領域３０８に達するため、転送ＭＯＳトランジスタの閾値電圧を小さくすることができる。
【００２２】
より具体的に、転送領域３０５の形成方法としては、以下の方法がある。転送ＭＯＳトランジスタ１０３のゲート電極３０７をポリシリコンにより形成した後、ゲート電極３０７の形成に用いたフォトレジストを残存させたまま、電荷蓄積領域３０４および転送領域３０５形成用のフォトレジストを形成する。その後、ゲート電極３０７に対してセルフアラインで、ヒ素（Ａｓ）を加速エネルギー５００ＫｅＶ、ドーズ量３．８×１０１２atoms／cm2の条件でゲート電極３０７の側壁からゲート電極３０７の下に潜り込む方向にチルト角度７度でイオン注入を行う。これにより電荷蓄積領域３０３と、ゲート電極３０７の側壁部を突き抜けたヒ素（Ａｓ）で転送領域１０５の上部を形成する。その後、ヒ素（Ａｓ）を加速エネルギー３６０ＫｅＶ、ドーズ量１．００×１０１２atoms／cm2の条件でポリシリコン電極下に潜り込む方向にチルト角度３０度でイオン注入し、転送領域３０５の下部領域を形成する。これによりゲート電極３０７に対して、アライメントずれのない転送領域３０５が形成できる。
【００２３】
しかし、ゲート電極３０７の側壁を突き抜けたｎ型ドーパントは、プロセス中に受ける熱負荷により、シリコン酸化膜３０６とシリコンの偏析係数および拡散係数に依存して、シリコン酸化膜３０６の界面にパイルアップしてしまう。この場合のパイルアップ濃度は、図４（ａ）に示すように電荷蓄積領域３０３および、転送領域３０５形成のためのｎ型不純物のドーズ量に比例する。図４（ａ）において、横軸はｎ型のドーズ量を示し、縦軸はシリコン酸化膜３０６の界面にパイルアップしたｎ型ドーパントの濃度を示している。
【００２４】
次に、図３（ｂ）を参照して、パイルアップしたドーパントが及ぼす影響について説明する。図３（ｂ）は図３（ａ）の断面構造図に対応した転送ＭＯＳトランジスタがＯＮ状態でのポテンシャル図である。基板内に示した実線は等電位線を示しており、領域３１０から３１３が形成されている。このうち領域３１３は、ポテンシャルポケットを形成している。これは、電荷蓄積領域３０３と転送ＭＯＳトランジスタを接続するためのｎ型ドーパントがゲート界面近傍にパイルアップされたためである。領域３１５はゲート電極３０７下でチャネルが形成されるチャネル形成領域であり、領域３１４はＦＤ領域３０８に対応する。図３（ｂ）に示すようなポテンシャルポケット３１３は、残像やシェーディング、低照度でのリニアリティーの悪化をもたらす原因となる。以下、そのメカニズムを詳細に説明する。
【００２５】
図５（ａ）に転送ＭＯＳトランジスタ１０３のゲート電極３０７に印加される転送パルス電圧波形を示す。また、図５（ｂ）に図５（ａ）での転送パルス電圧降下直後であるＴＡのタイミングとミドルポイントであるＴＢのタイミングでの、図３（ｂ）の破線３１６に沿った、バンドダイアグラムを示す。ポテンシャルポケット３１３は、転送パルス電圧がＨレベルとなった状態で、最も深く形成され、電荷を多数蓄えてしまう。その後の転送パルス電圧がＨレベルからＬレベルに遷移する過程で、ポテンシャルポケット３１３は浅くなり、ポケットから溢れた電荷は転送パルス電圧降下直後では、ＦＤ領域３０８の領域３１４に流れる。しかし、その後、転送パルス電圧の降下とともに、ゲート電極３０７の下のＦＤ領域３０８へのチャネルが消失しはじめ、ミドルポイントＴＢでは、溢れた電子は電荷蓄積領域３０３側に戻ってしまう。
【００２６】
結果として転送領域３０５のシリコン酸化膜３０６の界面にパイルアップした不純物が形成するポテンシャルポケット３１３の深さに比例して図４（ｂ）に示すように転送残り電子が発生してしまう。図４（ｂ）の横軸は、ドーズ量を示す。左側の縦軸はポテンシャルポケットの深さを電圧で示し、右側の縦軸は転送残り電子数を示す。このように、ドーズ量が増えるほどポテンシャルポケットが深くなり、ポテンシャルポケットが深くなるほど、転送残り電子数も多くなる。また、戻る電子の数は、ポテンシャルポケットの深さのみならず、転送パルスの立下り速度にも依存する。転送パルス降下直後のＴＡからミドルポイントのＴＢまでは、ポテンシャルポケットに蓄積した電子は、熱エネルギーでポテンシャル障壁を超えて、ＦＤ領域３０８に移動することができる。よって、転送パルスの立下り速度が遅いほど、転送残り電子を少なくすることができる。しかし、転送パルス立下り速度は配線遅延などに依存し、画素の位置毎に転送パルスの立下りレートが異なるため、シェーディング等の不具合として現れる。
【００２７】
具体的に、シェーディングは撮像画像の水平方向の左側端部と右側端部との画素値の差として現れる。ここで図１に示すように左側の画素部１０１が右側の画素部１０１よりも垂直走査回路１１４に接近して位置している場合、左側の画素部１０１に供給される駆動信号は立ち下がりが急峻となり、ＴＡとＴＢとの間の時間が短くなる。一方、右側の画素部１０１は配線遅延により立ち下がりが鈍くなり、結果としてＴＡとＴＢとの間の時間が長くなる。転送パルスが図５（ｂ）の点線で示すミドルポイントの状態になった場合、転送残り電子は電荷蓄積領域３０３側に流れてしまうので、ＴＡからＴＢまでの時間が長いほど、転送残り電子数は少なくなる。即ち、右側の画素部ほど転送残り電子数は少なくなるので、右側ほど画素は明るくなり、左側ほど暗くなる。
【００２８】
このように上述の方法では、パイルアップしたドーパントによるポテンシャルポケットが形成されてしまい電荷の確実な転送を行うことができない。これに対し、以下に示す実施形態では、電荷転送時、電荷蓄積領域３０３からゲート電極３０７下のシリコン／酸化膜界面にパイルアップする不純物ドーパントを少なく抑え、ポテンシャルポケットの深さを減少させ、転送残り電子を低減するものである。
【００２９】
＜実施形態１＞
以下、発明の第１の実施形態について説明する。本実施形態では、ｎ型ドーパントとして上述のヒ素（Ａｓ）の代わりにアンチモン（Ｓｂ）を用いて、不純物としてアンチモンを含有する転送領域３０５を形成する。以下、本実施形態に対応する半導体装置としての固体撮像装置の製造方法を図６を参照して説明する。
【００３０】
まず、図６（ａ）に示すように転送ＭＯＳトランジスタ１０３のゲート電極３０７を半導体基板上でシリコン酸化膜３０６の上に形成する。ゲート電極３０７の形成方法は、例えば、シリコン酸化膜３０６上に、ポリシリコンのゲート電極材料層を形成した後、フォトレジスト６０１を形成する。次いで、フォトレジスト６０１をエッチングマスクとして用いてゲート電極材料層をパターニングすることにより、ゲート電極３０７を形成することができる。
【００３１】
次に、フォトレジスト６０１を残存させたまま、図６（ｂ）に示すような電荷蓄積領域３０３および転送領域３０５形成用のフォトレジスト６０２を形成する。次いで、フォトレジスト６０２をマスクパターンとして用いてｎ型ドーパントのイオン注入を実施する。本実施形態では、転送領域３０５を上側領域６０４と下側領域６０５とに分けて２段階で形成する。
【００３２】
まず、転送領域３０５の上側領域を形成する場合、ゲート電極３０７に対してセルフアラインで、ｎ型ドーパントとしてアンチモン（Ｓｂ）を、加速エネルギーを５００〜１０００ＫｅＶの範囲内の例えば７５０ＫｅＶ、ドーズ量を２×１０１２〜８×１０１２atoms／cm2の範囲内の例えば３．８×１０１２atoms／cm2でイオン注入を行うことができる。また、その際のチルト角度θ１を、図６（ｃ）の矢印６０３で示すように、３〜１５度の範囲内の例えば７度として、ゲート電極３０７の側壁からゲート電極３０７の下方向に潜り込む方向で、イオン注入を行う。これにより、電荷蓄積領域３０３と、ゲート電極３０７を突き抜けたアンチモン（Ｓｂ）で転送領域３０５の上側領域６０４を形成することができる。なお、図６（ｃ）に示す転送領域３０５と電荷蓄積領域３０３の状態は、例示的に示したものである。
【００３３】
次に、転送領域３０５の下側領域６０５を形成する場合、ｎ型ドーパントとしてアンチモン（Ｓｂ）を、加速エネルギーを２５０〜７５０ＫｅＶの範囲内の例えば５００ＫｅＶ、ドーズ量を５×１０１１〜２×１０１２atoms／cm2の範囲内の例えば１．００×１０１２atoms／cm2でイオン注入を行うことができる。また、その際のチルト角度θ２を、図６（ｄ）の矢印７０４で示すように、１５〜４５度の範囲内の例えば３０度として、電荷蓄積領域３０３を通過してゲート電極３０７の下方向に潜り込む方向でイオン注入を行う。これにより転送領域３０５の下側領域６０５を形成することができる。なお、図６では省略しているが、その後、電荷蓄積領域３０３の表面に、例えばボロンをイオン注入しｐ型領域３０４を形成し、ヒ素をイオン注入してＦＤ領域３０８を形成する。
【００３４】
このように、下側領域の形成のためのアンチモンの注入条件は、上側領域の形成のためのアンチモンの注入条件よりも、低エネルギー、低ドーズ量、高チルト角で行うことができる。これにより、ゲート電極３０７下にイオン注入されたn型ドーパントであるアンチモン（Sb）がパイルアップせず、戻り電子が少なく、シェーディングの良好な画像を得ることができる。
【００３５】
図８（ａ）は、ｎ型ドーパントの種類毎のドーズ量と、シェーディング量との関係を示すグラフである。シェーディング量は、上記のように画像中の左端側の画素値と右端側の画素値との差分を表し、パイルアップにより生ずるポテンシャルポケットが深いほど転送残り電子数が多くなるためシェーディングが生じやすい（図４（ｂ）参照）。ここで、シェーディング量の単位は任意単位を用いているが、シェーディング量は転送残り電子数に対応する値となる。図８（ａ）で比較対象となるｎ型ドーパントは、ヒ素とアンチモンであり、４×１０１２atoms／cm2未満のドーズ量では、シェーディング量に大きな違いはないが、４．５×１０１２atoms／cm2では、アンチモンに対してヒ素の場合は画像シェーディング量が約４倍となっている。
【００３６】
このように、本実施形態によればｎ型ドーパントとしてアンチモンを用いてイオン注入を行い、転送ＭＯＳトランジスタのゲート電極３０７下に転送領域３０５を形成することで、電荷転送時にパイルアップする不純物ドーパントを抑え、ポテンシャルポケットの深さを減少させ、転送残り電子を低減することができる。
【００３７】
＜実施形態２＞
次に発明の第２の実施形態について説明する。実施形態１では、電荷蓄積領域３０３と、転送領域３０５とを同時に形成したが、本実施形態では電荷蓄積領域３０３の形成を先に行ってから転送領域３０５を形成する。以下、本実施形態に対応する半導体装置の製造方法を図７を参照して説明する。
【００３８】
まず、図７（ａ）に示すように転送ＭＯＳトランジスタ１０３のゲート電極３０７を形成する前の状態でシリコン酸化膜３０６上に電荷蓄積領域３０３を形成するためのフォトレジスト７０１を形成する。そして、当該フォトレジスト７０１を用いて、ヒ素（Ａｓ）を、加速エネルギーを２５０〜７５０ＫｅＶの範囲内の例えば５００ＫｅＶ、ドーズ量を２×１０１２〜８×１０１２atoms／cm2の範囲内の例えば３．８×１０１２atoms／cm2でイオン注入を行う。なお、ヒ素の代わりに燐（Ｐ）を用いてもよい。これにより、ゲート電極３０７が形成される位置の側面下側に電荷蓄積領域３０３を形成することができる。
【００３９】
次いで、図６（ａ）及び図６（ｂ）との関連で説明したプロセスを経て、フォトレジスト６０１を残存させたまま、図８（ｂ）に示すような転送領域１０５形成用のフォトレジスト７０２を形成する。次いで、フォトレジスト７０２をマスクパターンとして用いてｎ型ドーパントのイオン注入を実施する。本実施形態では、転送領域３０５を上側領域７０４と下側領域７０５とに分けて２段階で形成する。
【００４０】
まず、転送領域３０５の上側領域７０４を形成する場合、ゲート電極３０７に対してセルフアラインで、ｎ型ドーパントとしてアンチモン（Ｓｂ）を、加速エネルギーを３００〜１０００ＫｅＶの範囲内の例えば６００ＫｅＶ、ドーズ量を５×１０１１〜２×１０１２atoms／cm2の範囲内の例えば1×１０１２atoms／cm2でイオン注入を行うことができる。また、その際のチルト角度θ１を図７（ｃ）の矢印で示すように、３〜１５度の範囲内の例えば７度として、ゲート電極３０７の側壁からゲート電極３０７下に潜り込む方向にイオン注入することができる。これにより、電荷蓄積領域３０３と、ゲート電極３０７とを突き抜けたアンチモン（Ｓｂ）をn型不純物として含有する転送領域３０５の上側領域７０４を形成することができる。
【００４１】
次に、転送領域３０５の下側領域７０５を形成する場合、ｎ型ドーパントとしてアンチモン（Ｓｂ）を、加速エネルギーを２５０〜７５０ＫｅＶの範囲内の例えば５００ＫｅＶ、ドーズ量を５×１０１１〜２×１０１２atoms／cm2の範囲内の例えば１．００×１０１２atoms／cm2でイオン注入を行うことができる。また、その際のチルト角度θ２を図７（ｄ）の矢印で示すように、１５〜４５度の範囲内の例えば３０度として、電荷蓄積領域３０３を通過してゲート電極３０７下に潜り込む方向にイオン注入することができる。これにより、転送領域３０５の下側領域７０５を形成することができる。
【００４２】
このように、下側領域７０５の形成のためのアンチモンの注入条件は、上側領域７０４の形成のためのアンチモンの注入条件よりも、低エネルギー、低ドーズ量、高チルト角で行うことができる。これにより、転送領域３０５はパイルアップしないアンチモン（Ｓｂ）をドーパントとして形成される。なお、図７（ｂ）の電荷蓄積領域３０３の形成時に、転送領域３０５にヒ素が注入されることになるが、ヒ素の注入はゲート電極３０７の形成前であり、ゲート電極３０７の側壁を突き抜けたドーパントがプロセス中に受ける熱負荷によりパイルアップする問題は無視することができる。
【００４３】
このように、本実施形態によればｎ型ドーパントとしてアンチモンを用いてイオン注入を行い、転送ＭＯＳトランジスタのゲート電極３０７下に転送領域３０５を形成することで、電荷転送時にパイルアップする不純物ドーパントを抑え、ポテンシャルポケットの深さを減少させ、転送残り電子を低減することができる。
【００４４】
＜実施形態３＞
次に発明の第３の実施形態について説明する。実施形態３では、実施形態２と同一方法で転送領域３０５を形成するが、ｎ型ドーパントとして、アンチモン（Ｓｂ）の代わりに燐（Ｐ）を用いる。
【００４５】
まず、図７（ａ）に示すように転送ＭＯＳトランジスタ１０３のゲート電極３０７を形成する前の状態でシリコン酸化膜３０６上に電荷蓄積領域３０３を形成するためのフォトレジスト８０１を形成する。そして、当該フォトレジスト７０１を用いて、ヒ素（Ａｓ）を、加速エネルギーを２５０〜７５０ＫｅＶの範囲内の例えば５００ＫｅＶ、ドーズ量を２×１０１２〜８×１０１２atoms／cm2の範囲内の例えば３．８×１０１２atoms／cm2でイオン注入を行う。これにより、ゲート電極３０７が形成される位置の側面下側に電荷蓄積領域３０３を形成することができる。
【００４６】
次いで、図６（ａ）及び図６（ｂ）との関連で説明したプロセスを経て、フォトレジスト７０１を残存させたまま、図７（ｂ）に示すような転送領域１０５形成用のフォトレジスト７０２を形成する。次いで、フォトレジスト７０２をマスクパターンとして用いてｎ型ドーパントのイオン注入を実施する。本実施形態では、転送領域３０５を上側領域７０４と下側領域７０５とに分けて２段階で形成する。
【００４７】
まず、転送領域３０５の上側領域７０４を形成する場合、ゲート電極３０７に対してセルフアラインで、ｎ型ドーパントとして燐（Ｐ）を、加速エネルギーを１００〜５００ＫｅＶの範囲内の例えば２６０ＫｅＶ、ドーズ量を５×１０１１〜２×１０１２atoms／cm2の範囲内の例えば1×１０１２atoms／cm2でイオン注入を行うことができる。また、その際のチルト角度θ１を図７（ｃ）の矢印で示すように、３〜１５度の範囲内の例えば７度として、ゲート電極３０７の側壁からゲート電極３０７下に潜り込む方向にイオン注入することができる。これにより、電荷蓄積領域３０３と、ゲート電極３０７とを突き抜けた燐（Ｐ）をn型不純物として含有する転送領域３０５の上側領域７０４を形成することができる。
【００４８】
次に、転送領域３０５の下側領域７０５を形成する場合、ｎ型ドーパントとして燐（Ｐ）を、加速エネルギーを５０〜３００ＫｅＶの範囲内の例えば１５０ＫｅＶ、ドーズ量を５×１０１１〜２×１０１２atoms／cm2の範囲内の例えば１．００×１０１２atoms／cm2でイオン注入を行うことができる。また、その際のチルト角度θ２を図８（ｄ）の矢印で示すように、１５〜４５度の範囲内の例えば３０度として、電荷蓄積領域３０３を通過してゲート電極３０７下に潜り込む方向にイオン注入することができる。これにより、転送領域３０５の下側領域７０５を形成することができる。
【００４９】
このように、下側領域７０５の形成のための燐の注入条件は、上側領域７０４の形成のための燐の注入条件よりも、低エネルギー、低ドーズ量、高チルト角で行うことができる。これにより、転送領域３０５はパイルアップの少ない燐（Ｐ）をドーパントとして形成される。なお、図７（ｂ）の電荷蓄積領域３０３の形成時に、転送領域３０５にヒ素が注入されることになるが、ヒ素の注入はゲート電極３０７の形成前であり、ゲート電極３０７の側壁を突き抜けたドーパントがプロセス中に受ける熱負荷によりパイルアップする問題は、実施形態２と同様に無視することができる。
【００５０】
このように、本実施形態によればｎ型ドーパントとして燐を用いてイオン注入を行い、転送ＭＯＳトランジスタのゲート電極３０７下に転送領域３０５を形成することで、電荷転送時にパイルアップする不純物ドーパントを抑え、ポテンシャルポケットの深さを減少させ、転送残り電子を低減することができる。なお、本実施形態では、電荷蓄積領域３０３をヒ素で形成していたが、電荷蓄積領域３０３も燐で形成しても良い。その場合には、実施形態１の方法に対応して実施すればよい。
【００５１】
なお、実施形態２と実施形態３とでは、異なるｎ型ドーパントを用いて同一方法により転送領域３０５を形成した。図８（ｂ）は、ｎドーパントとしてアンチモンと燐とを用いた場合のシェーディング量を対比可能に示したグラフである。横軸は各ｎドーパントのドーズ量を示し、縦軸はシェーディング量を示している。図８（ｂ）に示すように、４×１０１２atoms／cm2未満のドーズ量では、シェーディング量に大きな違いはないが、４．５×１０１２atoms／cm2では、アンチモンに対して燐の場合はシェーディング量が約２．５倍となっている。
【００５２】
また、図９（ａ）、（ｂ）は実施形態２と実施形態３とでｎドーパントとしてアンチモンと燐とを用いた場合のポテンシャルポケットの深さ及び転送残り電子数をそれぞれ示したグラフである。図４（ｂ）と比較すると、アンチモンの場合にはポテンシャルポケットの深さ及び転送残り電子数が約３割となり、燐の場合は約６割となっている。これによりドーズ量が増えても、ポテンシャルポケットが深くなり難くなり、転送残り電子数も増加しにくくなる。
【００５３】
以上の実施形態１から３に記載の発明は、電荷転送時、電荷蓄積領域から転送ゲート下のシリコン酸化膜界面にパイルアップする不純物ドーパントを少なく抑え、ポテンシャルポケットを減少させ、転送残り電子を問題のないレベルにまで低減する。実施形態では、n型ドーパントをゲート電極３０７下にセルフアラインプロセスによりイオン注入するプロセスを念頭においているが、発明の実施方法はこれに限定されない。シリコン酸化膜とシリコン界面でのパイルアップはドーパント種とインプランテーション条件および、プロセス熱処理に大きく依存するので、ドーパント種毎に異なる最適化手法が存在する。
【００５４】
なお、ｎ型ドーパントのパイルアップのしやすさは酸化膜界面での偏析係数と拡散係数により決まり、ヒ素（Ａｓ）＞燐（Ｐ）＞アンチモン（Ｓｂ）の順である。よって、転送領域３０５に入るドーパントをヒ素からアンチモンもしくは燐に代えることで、良好な転送効率を達成できる。電荷蓄積領域３０３のｎタイプドーパントは、シリコン中でのイオン半径の違いにより格子歪を発生させ、暗電流を左右する。また固体撮像装置毎の仕様により、要求される飽和電子数もことなるので、製品毎に、濃度、イオン種の最適化が可能となる。
【００５５】
以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。
【符号の説明】
【００５６】
画素部：１０１、光電変換部：１０２、転送ＭＯＳトランジスタ：１０３、拡散領域：１０４、増幅ＭＯＳトランジスタ：１０５、リセットＭＯＳトランジスタ：１０６、選択ＭＯＳトランジスタ：１０７、駆動線１０８、１０９、１１０、垂直出力線：１１１、定電流源：１１２、転送ＭＯＳトランジスタ駆動回路：１１３、垂直走査回路：１１４、列アンプ：１１６、列メモリ：１１７、水平走査回路：１１８、出力アンプ：１１９、半導体基板：３０１、ｐウェル：３０２、電荷蓄積領域：３０３、ｐ型領域：３０４、転送領域：３０５、シリコン酸化膜：３０６、ゲート電極：３０７、ＦＤ領域：３０８
【図１】
2015233102.tif 000003
【図２】
2015233102.tif 000004
【図３】
2015233102.tif 000005
【図４】
2015233102.tif 000006
【図５】
2015233102.tif 000007
【図６】
2015233102.tif 000008
【図７】
2015233102.tif 000009
【図８】
2015233102.tif 000010
【図９】
2015233102.tif 000011