(57)【要約】【課題】高い短絡電流及び開放電圧を有し、光電変換効率に優れる光発電素子を提供する。【解決手段】ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側にこの順で積層される第１の導電型非晶質系半導体層１３及び第１の透明導電膜１４と、ｎ型結晶半導体基板１１の他側にこの順で積層される第２の導電型非晶質系半導体層１７及び第２の透明導電膜１８とを備え、一側が光入射面として用いられる光発電素子１０において、第１の透明導電膜１４の一側に直接積層される透明絶縁膜１５をさらに備える。【選択図】図１
2015073058.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順で積層される第１の導電型非晶質系半導体層及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順で積層される第２の導電型非晶質系半導体層及び第２の透明導電膜とを備え、
前記第１の導電型非晶質系半導体層及び前記第２の導電型非晶質系半導体層のいずれか一方がｎ型非晶質系半導体層であり、他方がｐ型非晶質系半導体層であり、
一側が光入射面として用いられる光発電素子において、
前記第１の透明導電膜の一側に直接積層される透明絶縁膜をさらに備えることを特徴とする光発電素子。
【請求項２】
請求項１記載の光発電素子において、前記透明絶縁膜の屈折率が１．５以上２以下であることを特徴とする光発電素子。
【請求項３】
請求項１又は２記載の光発電素子において、前記透明絶縁膜が窒化ケイ素、酸化ケイ素又は酸窒化ケイ素により形成されていることを特徴とする光発電素子。
【請求項４】
請求項１〜３のいずれか１項に記載の光発電素子において、前記透明絶縁膜の厚さが１０ｎｍ以上５００ｎｍ以下であることを特徴とする光発電素子。
【請求項５】
請求項１〜４のいずれか１項に記載の光発電素子において、前記ｎ型結晶半導体基板と前記ｐ型非晶質系半導体層との間に積層される真性非晶質系半導体層をさらに備えることを特徴とする光発電素子。
【請求項６】
請求項１〜５のいずれか１項に記載の光発電素子において、前記第１の導電型非晶質系半導体層が前記ｎ型非晶質系半導体層であり、前記第２の導電型非晶質系半導体層が前記ｐ型非晶質系半導体層であることを特徴とする光発電素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヘテロ接合を有する光発電素子に関する。
【背景技術】
【０００２】
ＣＯ２等の温室効果ガスを発生しないクリーンな発電手段として、また、原子力発電に代わる操業安全性の高い発電手段として、光発電素子（太陽電池）が注目されている。光発電素子の一つとして、発電効率の高いヘテロ接合を有する光発電素子がある。
【０００３】
このような光発電素子として、図６に示す構造の光発電素子４０が開発されている。光発電素子４０は、ｎ型結晶半導体基板４１の一側に第１の真性非晶質系半導体薄膜４２、ｎ型非晶質系半導体薄膜４３及び第１の透明導電膜４４がこの順に積層され、ｎ型結晶半導体基板４１の他側に第２の真性非晶質系半導体薄膜４５、ｐ型非晶質系半導体薄膜４６及び第２の透明導電膜４７がこの順に積層されている。また、第１の透明導電膜４４の表面に第１の集電極４８が、第２の透明導電膜４７の表面には第２の集電極４９が配設されている（特許文献１参照）。光発電素子においては、光電変換効率を向上させるために、短絡電流（Ｉｓｃ）、開放電圧（Ｖｏｃ）、曲線因子（ＦＦ：フィルファクター）等を向上させる必要がある。
【０００４】
一方、バックコンタクト構造を有するヘテロ接合型の光発電素子において、光入射面にＳｉＮ等から形成される反射防止膜を積層させる技術が提案されている（特許文献２、３参照）。反射防止膜を積層させることにより、効率的に光がセル内部に取り込まれ、光電変換効率が高まる。しかし、特許文献２、３には、反射防止膜の有無と、短絡電流、開放電圧等との関係についての記載は無い。すなわち、特許文献２、３に記載の光発電素子におけるＳｉＮ等の反射防止膜は、単に光入射面での光の反射を抑制することで入光量を増やす機能のみを有する膜として形成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５０３１００７号公報
【特許文献２】特許第３９９８６１９号公報
【特許文献３】特許第４１５５８９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はかかる事情に鑑みてなされたもので、高い短絡電流及び開放電圧を有し、光電変換効率に優れる光発電素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記目的に沿う本発明に係る光発電素子は、ｎ型結晶半導体基板と、該ｎ型結晶半導体基板の一側にこの順で積層される第１の導電型非晶質系半導体層及び第１の透明導電膜と、前記ｎ型結晶半導体基板の他側にこの順で積層される第２の導電型非晶質系半導体層及び第２の透明導電膜とを備え、
前記第１の導電型非晶質系半導体層及び前記第２の導電型非晶質系半導体層のいずれか一方がｎ型非晶質系半導体層であり、他方がｐ型非晶質系半導体層であり、
一側が光入射面として用いられる光発電素子において、
前記第１の透明導電膜の一側に直接積層される透明絶縁膜をさらに備える。
【０００８】
発明者らは、光入射面側に配置される透明導電膜の光入射面側に直接透明絶縁膜を積層させることにより、この透明絶縁膜が光の反射を抑制させる効果以外に、短絡電流及び開放電圧を高める効果を有することを知見した。この理由としては、透明導電膜と導電型非晶質系半導体層とが接合することにより生じるバンドベンディングの影響が、透明絶縁膜により緩和されることなどが推測される。従って、本発明に係る光発電素子によれば、高い短絡電流及び開放電圧を有し、光電変換効率に優れる。
【０００９】
本発明に係る光発電素子において、前記透明絶縁膜の屈折率が１．５以上２以下であることが好ましい。このような範囲の屈折率を有する透明絶縁膜を用いることで、反射抑制機能を高め、より光変換効率を高めることができる。
【００１０】
本発明に係る光発電素子において、前記透明絶縁膜が窒化ケイ素、酸化ケイ素又は酸窒化ケイ素により形成されていることが好ましい。透明絶縁膜としてこれらの化合物を用いることで、光電変換効率がより高まることに加え、耐湿性も高めることができる。
【００１１】
本発明に係る光発電素子において、前記透明絶縁膜の厚さが１０ｎｍ以上５００ｎｍ以下であることが好ましい。透明絶縁膜の厚さを上記範囲とすることで、光電変換率をより高めることができる。
【００１２】
本発明に係る光発電素子において、前記ｎ型結晶半導体基板と前記ｐ型非晶質系半導体層との間に積層される真性非晶質系半導体層をさらに備えることが好ましい。基板とｐ型非晶質系半導体層との間に真性非晶質系半導体層を設けることで、光生成キャリアの再結合を抑制し、光電変換効率をさらに高めることができる。
【００１３】
本発明に係る光発電素子において、前記第１の導電型非晶質系半導体層が前記ｎ型非晶質系半導体層であり、前記第２の導電型非晶質系半導体層が前記ｐ型非晶質系半導体層であることが好ましい。ｎ型非晶質系半導体層側を光入射面側に配置するいわゆるリアエミッタ型の場合の方が、第１の導電型非晶質系半導体層（ｎ型非晶質系半導体層）と第１の透明導電膜とが接合することにより生じるバンドベンディングの影響が大きい。このため、リアエミッタ型の場合に光入射面側に透明絶縁膜を設けることで、本発明の効果をより十分に得ることができる。
【００１４】
ここで、真性非晶質系半導体層における「真性」とは、不純物が意図的にドープされていないことをいい、原料に本来含まれる不純物や製造過程において非意図的に混入した不純物が存在するものも含む意味である。「非晶質系」とは、非晶質体のみならず、微結晶体を含む意味である。「光入射面」とは、使用の際に太陽光等の光源と対向する側（一般的に外側）に配置され、実質的に光を入射させる側の面をいい、このとき、この光入射面とは逆の面からも光が入射するように構成されていてもよい。「屈折率」は、ナトリウムＤ線（波長５８９．３ｎｍ）での値とする。また、各層等は複数層で構成されていてもよく、各層間に他の層が介在していてもよい。
【発明の効果】
【００１５】
本発明に係る光発電素子によれば、光入射面側の透明導電膜に透明絶縁膜が直接積層されていることにより、短絡電流及び開放電圧が高まり、光電変換効率が優れる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施の形態に係る光発電素子を示す断面図である。
【図２】本発明の第２の実施の形態に係る光発電素子を示す断面図である。
【図３】耐湿性試験の測定結果を示すグラフである。
【図４】（ａ）〜（ｄ）は、それぞれ試験例における反射率の測定結果を示すグラフである。
【図５】膜厚測定方法を示す模式図である。
【図６】従来の光発電素子を示す断面図である。
【発明を実施するための形態】
【００１７】
続いて、添付した図面を参照しながら本発明を具体化した実施の形態について説明する。
（第１の実施の形態：フロントエミッタ型）
図１に示すように、本発明の第１の実施の形態に係る光発電素子１０は、板状の多層構造体である。光発電素子１０は、ｎ型結晶半導体基板１１と、ｎ型結晶半導体基板１１の一側（図１における上側、多層構造体の第１の主面側）にこの順で積層される第１の真性非晶質系半導体層１２、ｐ型非晶質系半導体層１３（第１の導電型非晶質系半導体層）、第１の透明導電膜１４及び透明絶縁膜１５と、ｎ型結晶半導体基板１１の他側（図１における下側、多層構造体の第２の主面側）にこの順で積層される第２の真性非晶質系半導体層１６、ｎ型非晶質系半導体層１７（第２の導電型非晶質系半導体層）及び第２の透明導電膜１８とを有する。さらに、光発電素子１０は、第１の透明導電膜１４の表面（一側）に部分的に配設される集電極１９と、第２の透明導電膜１８の裏面（他側）に部分的に配設される集電極２０とを有する。なお、第１の透明導電膜１４の一側表面においては、線状、格子状等の平面形状で部分的に積層されている集電極２０の非積層部分に透明絶縁膜１５が積層されている。光発電素子１０は、一側（第１の主面側、ｎ型結晶半導体基板１１を基準にｐ型非晶質系半導体層１３側）を光入射面として使用するフロントエミッタ型である。
【００１８】
ｎ型結晶半導体基板１１としては、ｎ型の半導体特性を有する結晶体であれば特に限定されず公知のものを用いることができる。ｎ型結晶半導体基板１１を構成するｎ型の結晶半導体としては、シリコン（Ｓｉ）の他、ＳｉＣ、ＳｉＧｅ、Ｇｅ等を挙げることができるが、生産性等の点からシリコンが好ましい。ｎ型結晶半導体基板１１は、単結晶体であってもよいし、多結晶体であってもよい。ｎ型結晶半導体基板１１の上下（一側及び他側）両面は、光の乱反射による光閉じ込めをより有効にするために、凹凸加工が行われているのが好ましい（図示しない）。なお、例えば、約１〜５質量％の水酸化ナトリウム又は水酸化カリウムを含むエッチング液に基板材料を浸漬することによって、多数のピラミッド状の凹凸部を形成できる。
【００１９】
第１の真性非晶質系半導体層１２は、ｎ型結晶半導体基板１１の一側に積層されている。第１の真性非晶質系半導体層１２を構成する半導体としては、Ｓｉ、ＳｉＣ、ＳｉＧｅ等を挙げることができるが、Ｓｉが好ましい。第１の真性非晶質系半導体層１２の膜厚としては特に限定されないが、例えば１ｎｍ以上１０ｎｍ以下とすることができる。この膜厚が１ｎｍ未満の場合は、欠陥が発生しやすくなることなどにより、キャリアの再結合が生じやすくなる。また、この膜厚が１０ｎｍを超える場合は、フィルファクターの低下が生じやすくなる。
【００２０】
第１の真性非晶質系半導体層１２は、例えば、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＨ２との混合ガスを用いることができる。
【００２１】
ｐ型非晶質系半導体層１３は、第１の真性非晶質系半導体層１２の一側に積層されている。ｐ型非晶質系半導体層１３は、Ｓｉ等の半導体にホウ素、アルミニウム等のｐ型ドーパントが添加されたものを用いることができる。ｐ型非晶質系半導体層１３の膜厚としては、特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。
【００２２】
ｐ型非晶質系半導体層１３も、化学気相成長法（例えばプラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＢ２Ｈ６との混合ガスを用いることができる。
【００２３】
第１の透明導電膜１４は、ｐ型非晶質系半導体層１３の一側に積層されている。第１の透明導電膜１４を構成する透明導電材料としては、例えば、インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）、タングステンドープインジウム酸化物（Ｉｎｄｉｕｍ  Ｔｕｎｇｓｔｅｎ  Ｏｘｉｄｅ：ＩＷＯ）、セリウムドープインジウム酸化物（Ｉｎｄｉｕｍ  Ｃｅｒｉｕｍ  Ｏｘｉｄｅ：ＩＣＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ：ＩＺＯ）、アルミドープ亜鉛酸化物（ＡＺＯ）、ガリウムドープ亜鉛酸化物（ＧＺＯ）等の公知の材料を挙げることができる。第１の透明導電膜１４の膜厚としては、特に限定されないが、例えば３０ｎｍ以上２００ｎｍ以下が好ましく、４０ｎｍ以上１００ｎｍ以下がより好ましい。
【００２４】
第１の透明導電膜１４の成膜方法としては、特に制限されず、例えばスパッタリング法、真空蒸着法、イオンプレーティング法（反応性プラズマ蒸着法）等、公知の方法を用いることができるが、イオンプレーティング法を用いることが好ましい。高エネルギー粒子が生じないイオンプレーティング法により形成することにより、ｐ型非晶質系半導体層１３表面の劣化を抑制することができる。従って、このようにすることで、良好な品質を維持したｐ型非晶質系半導体層１３を用いることができ、フィルファクターをより高めることができる。また、イオンプレーティング法を用いることで密着性の高い第１の透明導電膜１４を形成でき、このこともフィルファクターを高める原因になっていると考えられる。
【００２５】
透明絶縁膜１５は、第１の透明導電膜１４の一側に直接積層されている。但し、第１の透明導電膜１４の一側表面のうち、集電極１９が積層されている部分には、透明絶縁膜１５は積層されていない。このように第１の透明導電膜１４の表面に透明絶縁膜１５が積層されていることで、例えば第１の透明導電膜１４とｐ型非晶質系半導体層１３との界面で生じるバンドベンディングの影響が緩和されることなどにより、光発電素子１０の短絡電流及び開放電圧が高まる。また、透明絶縁膜１５は後述するように適当な屈折率を有するものを採用することなどにより、反射防止抑制機能も発揮することができる。従って、光発電素子１０は、高い光電変換効率を有することができる。
【００２６】
透明絶縁膜１５を構成する透明絶縁材料としては、透光性かつ絶縁性を有するものであれば特に限定されず、ＭｇＦ２（屈折率１．３７）、ＬａＦ２（屈折率１．５９）、ＮｄＦ３（屈折率１．６０）、Ａｌ２Ｏ３（屈折率１．６２）、ＣｏＦ３（屈折率１．６３）、ＰｂＦ２（屈折率１．７５）、ＭｇＯ（屈折率１．７５）、ＴｈＯ２（屈折率１．８０）、ＳｎＯ２（屈折率１．９０）、Ｌａ２Ｏ３（屈折率１．９５）、ＳｉＯ（屈折率１．７〜２．０）、ＳｉＮ（屈折率２．０）、Ｉｎ２Ｏ３（屈折率２．００）、Ｎｄ２Ｏ３（屈折率２．００）、Ｓｂ２Ｏ３（屈折率２．０４）、ＺｒＯ２（屈折率２．１０）、ＣｏＯ（屈折率２．２０）、ＴｉＯ２（屈折率２．２〜２．７）、ＺｎＳ（屈折率２．３５）、Ｂｉ２Ｏ３（屈折率２．４５）、ＺｎＳｅ（屈折率２．５８）、ＣｄＳｅ（屈折率２．６０）等の金属化合物（酸化物、フッ化物、窒化物等）、その他透明樹脂材料等が挙げられるが、耐久性等の点から金属化合物が好ましい。
【００２７】
透明絶縁膜１５（透明絶縁材料）の屈折率としては、１．５以上２以下が好ましい。通常、光発電素子１０は、封止材に封止されたモジュールとして用いられ、一般的な封止材であるＥＶＡ（エチレン−酢酸ビニル樹脂）等の屈折率は約１．５である。また、第１の透明導電膜１４（例えばＩＷＯ、ＩＴＯ等）の屈折率は通常約２である。そのため、透明絶縁膜１５の屈折率を封止材の屈折率と第１の透明導電膜１４の屈折率との間の値とすることで、各界面での屈折率差を抑えることができ、反射抑制機能を高めることができる。
【００２８】
透明絶縁膜１５は、窒化ケイ素、酸化ケイ素又は酸窒化ケイ素により形成されていることが好ましい。これらは２種以上が混合して用いられていてもよい。透明絶縁膜１５としてこれらの化合物（酸化ケイ素、窒化ケイ素又は酸窒化ケイ素）を用いることで、光電変換効率がより高まることに加え、耐湿性も高めることができる。また、酸素（Ｏ）と窒素（Ｎ）との組成比を調整することなどにより、屈折率を好適な範囲（例えば１．５から２の範囲）で比較的容易に制御することもできる。
【００２９】
透明絶縁膜１５の膜厚としては、特に限定されないが、上限値としては例えば５００ｎｍが好ましく、２００ｎｍがより好ましく、１００ｎｍがさらに好ましく、８０ｎｍが特に好ましい。一方、下限値としては例えば１０ｎｍが好ましく、５０ｎｍがより好ましい。透明絶縁膜１５の膜厚を前記上限値以下とすることで、透明絶縁膜１５の光吸収による透光量の低下を抑えることができる。また、透明絶縁膜１５の膜厚が１００ｎｍを超えると、干渉縞が現われて反射率の別のピークが生じ、３００〜１２００ｎｍにおける波長域の反射率が増大する。従って、例えば膜厚を１００ｎｍ以下とすることで、干渉縞の影響を抑えることができる。一方、透明絶縁膜１５の膜厚を前記下限値以上とすることで、透明絶縁膜１５の機能（バンドベンディングの影響緩和、耐湿性等）を効果的に発揮することができる。
【００３０】
透明絶縁膜１５の成膜方法としては、特に制限されず、例えばスパッタリング法、真空蒸着法、イオンプレーティング法等のＰＶＤ法やＣＶＤ法等、公知の方法を用いることができる。
【００３１】
イオンプレーティング法により酸窒化ケイ素の透明絶縁膜１５を形成する方法としては、例えば、ＳｉＯタブレットを用い、プロセスチャンバー中にＮ２ガスを導入しながら成膜する方法が挙げられる。この際、例えば、プロセスチャンバーのベース圧力を１×１０−４Ｐａ以下、Ｎ２の導入量を２００〜４００ｓｃｃｍ、成膜圧力を０．８〜２．０Ｐａの成膜条件とすることができる。なお、Ｎ２の導入量を増減させることなどで、形成される透明絶縁膜１５における酸素と窒素との組成比を調整することができる。
【００３２】
スパッタリング法により酸窒化ケイ素の透明絶縁膜１５を形成する方法としては、例えば、スパッタリングターゲットとしてＳｉターゲットを用い、不活性ガス、酸素ガス及び窒素ガスの混合ガス中でスパッタリングを行う方法が挙げられる。この場合、酸素ガスと窒素ガスとの比率の制御により、形成される透明絶縁膜１５における酸素と窒素との組成比を調整することができる。
【００３３】
第２の真性非晶質系半導体層１６は、ｎ型結晶半導体基板１１の他側に積層されている。第２の真性非晶質系半導体層１６の材質、膜厚、成膜方法は、第１の真性非晶質系半導体層１２と同様であるが、同一の材質等である必要はない。
【００３４】
ｎ型非晶質系半導体層１７は、第２の真性非晶質系半導体層１６の他側に積層されている。ｎ型非晶質系半導体層１７は、Ｓｉ等の半導体にリン、ヒ素等のｎ型ドーパントが添加されたものを用いることができる。ｎ型非晶質系半導体層１７の膜厚としては特に限定されないが、例えば１ｎｍ以上２０ｎｍ以下が好ましく、３ｎｍ以上１０ｎｍ以下がより好ましい。このような範囲の膜厚とすることで、短絡電流の低下とキャリアの再結合の発生とをバランスよく低減することができる。ｎ型非晶質系半導体層１７も、化学気相成長法（例えば、プラズマＣＶＤ法等）などの公知の方法により成膜することができる。プラズマＣＶＤ法による場合、原料ガスとしては例えばＳｉＨ４とＰＨ３との混合ガスを用いることができる。
【００３５】
第２の透明導電膜１８は、ｎ型非晶質系半導体層１７の他側に積層されている。第２の透明導電膜１８の材質、成膜方法は、第１の透明導電膜１４と同様であるが、同一の材質等である必要はない。第２の透明導電膜１８の膜厚としては、特に限定されないが、例えば２０ｎｍ以上２００ｎｍ以下が好ましく、３０ｎｍ以上１００ｎｍ以下がより好ましく、４０ｎｍ以上７０ｎｍ以下がさらに好ましい。
【００３６】
なお、光発電素子１０においては、両面に透明導電膜１４、１８がそれぞれ設けられている。すなわち、光が入射しない側にも透明導電膜１８を積層している。このように、ｐ型非晶質系半導体層１３又はｎ型非晶質系半導体層１７と集電極１９、２０との間に透明導電膜１４、１８を設けることにより、界面準位の増加を抑えることなどができ、フィルファクターを高めることができる。
【００３７】
集電極１９、２０は、互いに平行に形成される複数のバスバー電極、及びこれらのバスバー電極に直交し、互いに平行に形成される複数のフィンガー電極をそれぞれ有する。
【００３８】
バスバー電極及びフィンガー電極は、それぞれ線状又は帯状であり、導電性材料から形成されている。この導電性材料としては、銀ペースト等の導電性接着剤や、銅線等の金属導線を用いることができる。各バスバー電極の幅としては、例えば０．５ｍｍ以上２ｍｍ以下程度であり、各フィンガー電極の幅としては、例えば１０μｍ以上３００μｍ以下程度である。また、各フィンガー電極間の間隔としては、例えば０．５ｍｍ以上４ｍｍ以下程度である。
【００３９】
集電極１９、２０の配設は公知の方法で行うことができる。集電極１９、２０の材料として導電性接着剤が用いられている場合、スクリーン印刷やグラビアオフセット印刷等の印刷法により形成することができる。また、集電極１９、２０に金属導線を用いる場合、導電性接着剤や低融点金属（半田等）により透明導電膜１４、１８上に固定することができる。
【００４０】
集電極１９の表面（一側の面）は、接続端子として機能すべく、露出している。すなわち、集電極１９の表面には透明絶縁膜１５が積層されていない。但し、集電極１９の表面全面が露出していてもよいし、一部のみ（例えば端部のみ）が露出していてもよい。このような積層構造を形成する方法としては、（１）第１の透明導電膜１４の表面に集電極１９を配設した後、集電極１９の配設部分をマスクして透明絶縁膜１５を成膜する方法、（２）第１の透明導電膜１４の表面全面に透明絶縁膜１５を成膜した後、透明絶縁膜１５を部分的にエッチングし、エッチングして透明絶縁膜１５を除去した部分に集電極１９を配設する方法などが挙げられる。
【００４１】
光発電素子１０は、通常、複数のものを直列に接続し、ＥＶＡ等の封止材で封止されたモジュールとして使用される。複数の光発電素子１０を直列接続して使用することで、発電電圧を高めることができる。
【００４２】
（第２の実施の形態：リアエミッタ型）
図２に示すように、本発明の第２の実施の形態に係る光発電素子３０は、板状の多層構造体である。光発電素子３０は、ｎ型結晶半導体基板３１と、ｎ型結晶半導体基板３１の一側（図２における上側、多層構造体の第１の主面側）にこの順で積層される第１のｎ型非晶質系半導体層３２ａ及び第２のｎ型非晶質系半導体層３２ｂ（第１の導電型非晶質系半導体層）、第１の透明導電膜３３並びに透明絶縁膜３４と、ｎ型結晶半導体基板３１の他側（図２における下側、多層構造体の第２の主面側）にこの順で積層される真性非晶質系半導体層３５、ｐ型非晶質系半導体層３６（第２の導電型非晶質系半導体層）及び第２の透明導電膜３７とを有する。さらに、光発電素子３０は、第１の透明導電膜３３の表面（一側）に配設される集電極３８と、第２の透明導電膜３７の裏面（他側）に配設される集電極３９とを有する。なお、第１の透明導電膜３３の一側表面においては、線状、格子状等の平面形状で部分的に積層されている集電極３８の非積層部分に透明絶縁膜３４が積層されている。光発電素子３０は、一側（第１の主面側、ｎ型結晶半導体基板３１を基準にｎ型非晶質系半導体層３２ａ、３２ｂ側）を光入射面として使用するリアエミッタ型である。
【００４３】
ｎ型結晶半導体基板３１、第１又は第２の透明導電膜３３、３７、透明絶縁膜３４、真性非晶質系半導体層３５、ｐ型非晶質系半導体層３６及び集電極３８、３９の材質や形成方法等は、図１の光発電素子１０のｎ型結晶半導体基板１１、第１又は第２の透明導電膜１４、１８、透明絶縁膜１５、第１又は第２の真性非晶質系半導体層１２、１６、ｐ型非晶質系半導体層１３及び集電極１９、２０とそれぞれ同様である（積層順は異なる）。
【００４４】
光発電素子３０においては、光発電素子１０と異なり、ｎ型結晶半導体基板３１と光入射面側の第１の導電型非晶質系半導体層（第１のｎ型非晶質系半導体層３２ａ及び第２のｎ型非晶質系半導体層３２ｂ）との間に真性非晶質系半導体層を設けていない。このため、ｐｎ接合部分に対して真性非晶質系半導体層３５が存在しない側から光を入射させることで、発電効率を高めることができる。
【００４５】
光発電素子３０においては、ｎ型非晶質系半導体層が、第１のｎ型非晶質系半導体層３２ａと第２のｎ型非晶質系半導体層３２ｂとの２層構造となっている。また、ｎ型結晶半導体基板３１に直接積層される第１のｎ型非晶質系半導体層３２ａは、第２のｎ型非晶質系半導体層３２ｂよりも抵抗値が高く（ドーパント量が少なく）なっている。このようにすることで、ｎ型結晶半導体基板３１とｎ型非晶質系半導体層３２ａ、３２ｂとの接合界面のパッシベーション性能を高めることができ、十分な開放電圧とフィルファクターを有する光発電素子を得ることができる。なお、ｎ型非晶質系半導体層３２ａ、３２ｂの材質等は、図１の光発電素子１０のｎ型非晶質系半導体層１７と同様である。
【００４６】
このような抵抗値（ドーパント量）の異なる２層のｎ型非晶質系半導体層３２ａ、３２ｂは、例えば、プラズマＣＶＤ法による場合に、ドーパントガスであるＰＨ３の導入量を変えることなどにより形成することができる。例えば、第１のｎ型非晶質系半導体層３２ａの成膜の際のＳｉＨ４を基準としたドーパントガスの含有量Ａに対する第２のｎ型非晶質系半導体層３２ｂの成膜の際のドーパントガスの含有量Ｂは、２倍以上５０倍以下とすることができ、５倍以上２０倍以下が好ましい。また、含有量Ａは、１００ｐｐｍ以上２０００ｐｐｍ以下程度、含有量Ｂは、４０００ｐｐｍ以上２００００ｐｐｍ以下程度とすることができる。
【００４７】
第１のｎ型非晶質系半導体層３２ａの膜厚としては、例えば１ｎｍ以上２０ｎｍ以下が好ましく、２ｎｍ以上６ｎｍ以下がより好ましい。第２のｎ型非晶質系半導体層３２ｂの膜厚としては、例えば１ｎｍ以上２０ｎｍ以下が好ましく、２ｎｍ以上６ｎｍ以下がより好ましい。
【００４８】
光発電素子３０も、光発電素子１０と同様、複数のものを直列に接続し、ＥＶＡ等の封止材で封止されたモジュールとして使用される。光発電素子３０は、リアエミッタ型であり、ｎ型非晶質系半導体層３２ｂと第１の透明導電膜３３とが接合することにより生じるバンドベンディングの影響が大きい。このため、リアエミッタ型の場合に光入射面側に透明絶縁膜３４を設けることで、効果的に発電効率を高めることができる。
【００４９】
本発明は前記した実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲でその構成を変更することもできる。例えば、光入射面と反対側の集電極は、バスバー電極とフィンガー電極とからなる構造ではなく、全面に導電性材料が積層された構造とすることもできる。このような構造の集電極はめっきや金属箔の積層等により形成することができる。また、真性非晶質系半導体層は積層されてなくともよく、第２の透明導電膜の裏面にも透明絶縁膜が積層されていてもよい。
【実施例】
【００５０】
以下、実施例及び比較例を挙げて、本発明の内容をより具体的に説明する。なお、本発明は以下の実施例に限定されるものではない。
【００５１】
＜実施例１＞
ピラミッド状凹凸加工を施したｎ型単結晶シリコン基板の一側に、第１の真性非晶質系シリコン層（７ｎｍ）、ｐ型非晶質系シリコン層（５ｎｍ）、及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。第１の真性非晶質系シリコン層は化学気相成長法により、ｐ型非晶質系シリコン層は化学気相成長法により、第１の透明導電膜はＩＷＯを用いたイオンプレーティング法により成膜した。
次いで、ｎ型単結晶シリコン基板の他側に、第２の真性非晶質系シリコン層（７ｎｍ）、ｎ型非晶質系シリコン層（５ｎｍ）及び第２の透明導電膜（６０ｎｍ）をこの順に積層した。第２の真性非晶質系シリコン層は化学気相成長法により、ｎ型非晶質系シリコン層は化学気相成長法により、第２の透明導電膜はＩＷＯを用いたイオンプレーティング法により成膜した。
得られた層構造体の両面にそれぞれ、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。この集電極は、銀ペーストを用いて印刷により形成した。
最後に、第１の透明導電膜の一側に透明絶縁膜（９０ｎｍ）を積層した。この際、第１の透明導電膜上の集電極表面をマスクし、イオンプレーティング法により成膜した。具体的には、ＳｉＯタブレットを用い、プロセスチャンバー中にＮ２ガスを導入しながら成膜した。プロセスチャンバーのベース圧力は１×１０−４Ｐａ以下であり、Ｎ２の導入量を２００〜４００ｓｃｃｍの範囲とし、成膜圧力は０．８〜２．０Ｐａの範囲内であった。成膜された透明絶縁膜の屈折率及び元素組成を測定したところ、屈折率は１．７５、組成式がＳｉＯ０．５Ｎ０．５の酸窒化ケイ素であった。このようにして、図１のフロントエミッタ構造の光発電素子を得た。
【００５２】
＜実施例２＞
ピラミッド状凹凸加工が施されたｎ型単結晶シリコン基板の一側に、第１のｎ型非晶質系シリコン層（３ｎｍ）、第２のｎ型非晶質系シリコン層（３ｎｍ）及び第１の透明導電膜（７０ｎｍ）をこの順に積層した。次いで、ｎ型単結晶シリコン基板の他側に、真性非晶質系シリコン層（７ｎｍ）、ｐ型非晶質系シリコン層（５ｎｍ）及び第２の透明導電膜（６０ｎｍ）をこの順に積層した。得られた層構造体の両面にそれぞれ、集電極として、平行な複数のバスバー電極と、このバスバー電極にそれぞれ直交する複数のフィンガー電極を形成した。最後に、第１の透明導電膜の一側に透明絶縁膜（９０ｎｍ）を積層した。
第１のｎ型非晶質系シリコン層（ライトドープ）及び第２のｎ型非晶質系シリコン層（ハイドープ）の成膜条件は以下のとおりとした。他の層等の成膜方法は実施例１と同様とした。このようにして、図２のリアエミッタ構造の光発電素子を得た。
・第１のｎ型非晶質系シリコン層（ライトドープ）
基板温度２００℃
原料ガスＳｉＨ４及びＰＨ３
ＰＨ３の導入量８００ｐｐｍ
・第２のｎ型非晶質系シリコン層（ハイドープ）
基板温度２００℃
原料ガスＳｉＨ４及びＰＨ３
ＰＨ３の導入量８０００ｐｐｍ
【００５３】
＜実施例３＞
透明絶縁膜をＭｇＦ２で成膜したこと以外は実施例２と同様にして、リアエミッタ構造の光発電素子を得た。
【００５４】
＜比較例１＞
実施例１において、透明絶縁膜の積層前のものを比較例１とした。
【００５５】
＜比較例２＞
実施例２において、透明絶縁膜の積層前のものを比較例２とした。
【００５６】
［評価］
得られた各光発電素子の短絡電流Ｉｓｃ、開放電圧Ｖｏｃ、曲線因子（フィルファクター：ＦＦ）、変換効率（ＥＦＦＩＣＩＥＮＣＹ）を測定した。なお、一側を主たる光入射面とした。測定結果を表１に示す。
【００５７】
【表１】
2015073058.tif 000003
【００５８】
表１に示されるように、実施例１は比較例１と比べて、実施例２は比較例２と比べて、短絡電流、開放電圧、曲線因子、変換効率のいずれもが高まっていることがわかる。また、酸窒化ケイ素よりも屈折率が低いＭｇＦ２を用いた実施例３においても変換効率等が同様に高まっており、透明絶縁膜の効果は反射抑制とは異なる点にもあることがわかる。なお、スパッタリング法により酸窒化ケイ素の透明絶縁膜を成膜して実施例１、２と同様の構造の光発電素子を得た場合も、開放電圧及び曲線因子が高まったことを確認した。
【００５９】
次に、実施例１及び比較例１の光発電素子を用い、耐湿性試験をした。湿度８５％、温度８５℃の条件で加湿し、２００時間後、４００時間後、６００時間後、８００時間後、１０００時間後の曲線因子を測定した。測定結果を図３に示す。なお、図３において、縦軸は実施例１の曲線因子を１００％とした比較例１の曲線因子の比較値である。実施例１の光発電素子は、耐湿性に優れていることがわかる。
【００６０】
＜試験例＞
両面に集電極を形成せず、透明絶縁膜（酸窒化ケイ素：ＳｉＯＮ）の膜厚を０ｎｍ、５０ｎｍ、１１０ｎｍ及び１５０ｎｍにそれぞれ変えたこと以外は、実施例１と同様にして層構造体（光発電素子）を得た。一側（透明絶縁膜側）を光入射面として、３００〜１２００ｎｍの波長域における反射率を測定した。測定結果を図４に示す。（a）は膜厚０ｎｍ（透明絶縁膜を積層しなかった。）、（ｂ）は膜厚５０ｎｍ、（ｃ）は膜厚１１０ｎｍ、（ｄ）は膜厚１５０ｎｍの測定結果である。図４に示されるように、ＳｉＯＮ膜（透明絶縁膜）を設けることにより反射率は低減する。但し、ＳｉＯＮ膜が１００ｎｍよりも厚くなると、干渉縞が現われて新たなピークが生じ、３００〜１０００ｎｍの波長域の反射率は増大することがわかる。
【００６１】
ここで、本明細書における各層等の膜厚の測定方法について説明する。平滑部５１と凹凸部（凹凸構造）５２を両方有する仮想的な基板５０を図５に示す。例えば透過型電子顕微鏡（ＴＥＭ）を用いることで、基板５０に垂直な厚さt、平面（表面）に垂直な厚さｔ’、凹凸部５２の角度αをそれぞれ測定することができる。本明細書において、平滑部５１に積層された層５３の膜厚はｔを指し、凹凸部５２に積層された層５３の膜厚はｔ’を指す。実際の作業では、測定時間の短縮が可能であり、かつ簡便である触針段差計等を用いた膜厚測定方法を用いるのが好ましい。例えば、ＫＯＨ又はＮａＯＨを４０〜５０℃に加熱した液で層５３をウェットエッチングすることにより段差５４を形成させ、触針段差計を用いた膜厚測定方法によりｔが測定される。三角関数からｔ’＝ｔ×ｃｏｓαが成り立つので、測定されたｔにより、ｔ’が算出される。ＴＥＭ測定で得られたｔ’と、触針段差計を用いた膜厚測定方法により算出されたｔ’とは一致することが確認されたので、触針段差計を用いた膜厚測定方法を採用した。なお、触針段差計を用いた膜厚測定方法は、あらかじめ段差をつけておいたサンプルの上を、針でサンプルに触れて水平に表面をなぞることによって、サンプルの段差に応じて針を上下させる測定方法である。前記膜厚測定方法により、透明導電膜等の膜厚についても同様に測定することができる。
【符号の説明】
【００６２】
１０：光発電素子、１１：ｎ型結晶半導体基板、１２：第１の真性非晶質系半導体層、１３：ｐ型非晶質系半導体層、１４：第１の透明導電膜、１５：透明絶縁膜、１６：第２の真性非晶質系半導体層、１７：ｎ型非晶質系半導体層、１８：第２の透明導電膜、１９、２０：集電極、３０：光発電素子、３１：ｎ型結晶半導体基板、３２ａ：第１のｎ型非晶質系半導体層、３２ｂ：第２のｎ型非晶質系半導体層、３３：第１の透明導電膜、３４：透明絶縁膜、３５：真性非晶質系半導体層、３６：ｐ型非晶質系半導体層、３７：第２の透明導電膜、３８、３９：集電極、５０：基板、５１：平滑部、５２：凹凸部、５３：層、５４：段差
【図１】
2015073058.tif 000004
【図２】
2015073058.tif 000005
【図３】
2015073058.tif 000006
【図４】
2015073058.tif 000007
【図５】
2015073058.tif 000008
【図６】
2015073058.tif 000009