(57)【要約】【課題】消費電力および発熱量を低減することが可能になる液晶表示装置を提供する。【解決手段】共通電極ＣＥと、画素値に応じた電圧が印加される画素電極ＰＥと、共通電極ＣＥと画素電極ＰＥとの間に形成された液晶層ＬＬとを備える複数の画素Ｃ１１〜Ｃｍｎと、複数の画素Ｃ１１〜Ｃｍｎのうちの第一画素の共通電極ＣＥに接続される第一共通配線ＣＯＭＬ１と、複数の画素Ｃ１１〜Ｃｍｎのうちの第二画素の共通電極ＣＥに接続される第二共通配線ＣＯＭＬ２と、第一共通配線ＣＯＭＬ１に対し第一共通電圧ＶＣＯＭαを印加し、第二共通配線ＣＯＭＬ２に対し第一共通電圧ＶＣＯＭαとは異なる第二共通電圧ＶＣＯＭβを印加するコモンドライバ２３とを備える。【選択図】図２
2015040911.tif 000002
【特許請求の範囲】
【請求項１】
共通電極と、画素値に応じた電圧が印加される画素電極と、前記共通電極と前記画素電極との間に形成された液晶層とを備える複数の画素と、
前記複数の画素のうちの第一画素の共通電極に接続される第一共通配線と、
前記複数の画素のうちの第二画素の共通電極に接続される第二共通配線と、
前記第一共通配線に対し第一共通電圧を印加し、前記第二共通配線に対し前記第一共通電圧とは異なる第二共通電圧を印加するコモンドライバとを備える
液晶表示装置。
【請求項２】
前記複数の画素は、マトリクス状に配置され、
前記第一画素は、前記複数の画素のうち、奇数列の奇数行に配置された画素と偶数列の偶数行に配置された画素であり、
前記第二画素は、前記複数の画素のうち、偶数列の奇数行に配置された画素と奇数列の偶数行に配置された画素である
請求項１に記載の液晶表示装置。
【請求項３】
前記複数の画素は、複数の画素グループに分類され、
前記複数の画素グループは、マトリクス状に配置され、
前記第一画素は、前記複数の画素のうち、奇数列の奇数行に配置された画素グループと偶数列の偶数行に配置された画素グループとに含まれる画素であり、
前記第二画素は、前記複数の画素のうち、偶数列の奇数行に配置された画素グループと奇数列の偶数行に配置された画素グループとに含まれる画素である
請求項１に記載の液晶表示装置。
【請求項４】
前記コモンドライバは、
前記第一共通配線に対し、前記第一共通電圧として、高電圧側の共通電圧と低電圧側の共通電圧とを交互に繰り返し印加し、
前記第二共通配線に対し、前記第二共通電圧として、前記第一共通配線に前記高電圧側の共通電圧を印加している期間に前記低電圧側の共通電圧を印加し、前記第一共通配線に前記低電圧側の共通電圧を印加している期間に前記高電圧側の共通電圧を印加する
請求項１〜３のいずれか１項に記載の液晶表示装置。
【請求項５】
前記画素電極に対し、前記画素値に応じた電圧を印加するソースドライバを備え、
前記ソースドライバは、
前記共通電極に前記高電圧側の共通電圧が印加されている画素の前記画素電極に対し、印加される電圧の極性が負極性となるように、前記高電圧側の共通電圧よりも低い電圧を印加し、
前記共通電極に前記低電圧側の共通電圧が印加されている画素の前記画素電極に対し、印加される電圧の極性が正極性となるように、前記低電圧側の共通電圧よりも高い電圧を印加する
請求項４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、一般的に、画像の表示を行う液晶パネルとその駆動回路とを備える表示部を備えている（例えば、特許文献１参照）。図８は、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式の液晶パネルを用いた表示部の一例を示す図である。
【０００３】
表示部１００は、例えば、図８に示すように、液晶パネル１１０と、制御部１２０と、ゲートドライバ１２１と、ソースドライバ１２２と、コモンドライバ１２３とを備えている。
【０００４】
液晶パネル１１０は、ｍ×ｎ個のマトリクス状に配置された画素Ｃ１１〜Ｃｍｎと、ソース線ＳＬ１〜ＳＬｎと、ゲート線ＧＬ１〜ＧＬｍと、共通配線ＣＯＭＬとを備えて構成されている。画素Ｃｉｊ（ｉ＝１〜ｍ、ｊ＝１〜ｎ）は、共通電極ＣＥと、画素電極ＰＥと、共通電極ＣＥと画素電極ＰＥとの間に形成された液晶層ＬＬと、スイッチング素子Ｔとを備えている。共通電極ＣＥは、共通配線ＣＯＭＬに接続されている。スイッチング素子Ｔは、例えば、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）であり、ゲート端子がゲート線ＧＬｉに、ドレイン端子が画素電極ＰＥに、ソース端子がソース線ＳＬｊにそれぞれ接続されている。
【０００５】
制御部１２０は、後述するゲートドライバ１２１およびソースドライバ１２２の動作を制御する回路である。制御部１２０は、例えば、ゲートドライバ１２１に対し、選択された画素Ｃｉｊの行アドレスを示す信号を出力し、ソースドライバ１２２に対し、選択された画素Ｃｉｊの列アドレスおよび画素値を示す信号を出力する。
【０００６】
ゲートドライバ１２１は、選択された画素Ｃｉｊに接続されているゲート線ＧＬｉに対し、スイッチング素子ＴをＯＮ状態にするための電圧を印加する。
【０００７】
ソースドライバ１２２は、選択された画素Ｃｉｊに接続されているソース線ＳＬｊに対し、選択された画素Ｃｉｊの画素値に応じた電圧である信号線電圧を印加する。
【０００８】
コモンドライバ１２３は、共通配線ＣＯＭＬに、共通電圧ＶＣＯＭを印加する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−３０４５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述した液晶表示装置では、消費電力および発熱量のさらなる低減が求められている。
【００１１】
本発明は上述の課題を解決するためになされたものであり、消費電力および発熱量を低減することが可能になる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の一態様に係る液晶表示装置は、共通電極と、画素値に応じた電圧が印加される画素電極と、前記共通電極と前記画素電極との間に形成された液晶層とを備える複数の画素と、前記複数の画素のうちの第一画素の共通電極に接続される第一共通配線と、前記複数の画素のうちの第二画素の共通電極に接続される第二共通配線と、前記第一共通配線に対し第一共通電圧を印加し、前記第二共通配線に対し前記第一共通電圧とは異なる第二共通電圧を印加するコモンドライバとを備える。
【００１３】
上記構成の液晶表示装置では、２種類の共通電圧（第一共通電圧および第二共通電圧）を用い、画素を第一画素および第二画素の２つに分けて、第一画素に第一共通電圧を、第二画素に第二共通電圧を印加している。
【００１４】
ＩＰＳ方式の液晶パネルに対しドット反転駆動方式で画素に電圧を印加する場合、従来のように、１種類の共通電圧ＶＣＯＭを用いるときは、ソースドライバは、共通電圧ＶＣＯＭを基準として、±Ｖｍａｘの範囲の信号線電圧を出力する必要があった。
【００１５】
これに対し、上記構成の液晶表示装置では、第一共通電圧および第二共通電圧の２種類の共通電圧を用いるため、ソースドライバが出力する電圧の範囲を狭くすることが可能になる。例えば、所定のフレームにおいて、第一画素に正極性の電圧を印加し、第二画素に負極性の電圧を印加するように構成する。この場合、第一画素に印加する第一共通電圧の電圧値を低い電圧値に設定すれば、ソースドライバが出力する電圧の最大値を低く抑えることが可能になる。また、第二画素に印加する第二共通電圧の電圧値を高い電圧値に設定すれば、ソースドライバが出力する電圧の最小値を、従来よりも高い値に設定することが可能になる。
【００１６】
つまり、上記構成の液晶表示装置では、ソースドライバが出力する電圧の範囲を、狭くすることが可能になる。これにより、信号配線を駆動するソースドライバに必要とされる駆動能力を小さくすることが可能になる。さらに、ソースドライバが出力する電圧の範囲を狭くすることが可能になるので、画素間のリーク電圧を低減することが可能になる。これにより、消費電力を低減し、発熱量を低減させることが可能になる。
【００１７】
例えば、前記複数の画素は、マトリクス状に配置され、前記第一画素は、前記複数の画素のうち、奇数列の奇数行に配置された画素と偶数列の偶数行に配置された画素であり、前記第二画素は、前記複数の画素のうち、偶数列の奇数行に配置された画素と奇数列の偶数行に配置された画素であっても良い。あるいは、前記複数の画素は、複数の画素グループに分類され、前記複数の画素グループは、マトリクス状に配置され、前記第一画素は、前記複数の画素のうち、奇数列の奇数行に配置された画素グループと偶数列の偶数行に配置された画素グループとに含まれる画素であり、前記第二画素は、前記複数の画素のうち、偶数列の奇数行に配置された画素グループと奇数列の偶数行に配置された画素グループとに含まれる画素であっても良い。
【００１８】
上記構成の液晶表示装置では、共通電極に第一共通電圧が印加される第一画素と、共通電極に第二共通電圧が印加される第二画素とを交互に配置するので、液晶パネル全体で、電位の偏りを低減することが可能になる。また、千鳥状に第一画素と第二画素とを配置した場合、隣接画素間でのリーク電流を低減することが可能になる。
【００１９】
また、前記コモンドライバは、前記第一共通配線に対し、前記第一共通電圧として、高電圧側の共通電圧と低電圧側の共通電圧とを交互に繰り返し印加し、前記第二共通配線に対し、前記第二共通電圧として、前記第一共通配線に前記高電圧側の共通電圧を印加している期間に前記低電圧側の共通電圧を印加し、前記第一共通配線に前記低電圧側の共通電圧を印加している期間に前記高電圧側の共通電圧を印加しても良い。
【００２０】
上記構成の液晶表示装置では、高電圧側の共通電圧と低電圧側の共通電圧とを、交互に印加するので、各画素に印加する電圧の極性をフレーム毎変化させる場合でも、ソースドライバが出力する電圧の範囲を狭くすることが可能になり、リークおよび焼き付きを低減可能になる。これにより、駆動能力の小さいソースドライバを利用することが可能になる。
【００２１】
また、前記画素電極に対し、前記画素値に応じた電圧を印加するソースドライバを備え、前記ソースドライバは、前記共通電極に前記高電圧側の共通電圧が印加されている画素の前記画素電極に対し、印加される電圧の極性が負極性となるように、前記高電圧側の共通電圧よりも低い電圧を印加し、前記共通電極に前記低電圧側の共通電圧が印加されている画素の前記画素電極に対し、印加される電圧の極性が正極性となるように、前記低電圧側の共通電圧よりも高い電圧を印加しても良い。
【００２２】
上記構成の液晶表示装置では、高電圧側の共通電圧が印加されている画素が負極性となるように、画素電極の電圧値を設定し、低電圧側の共通電圧が印加されている画素が正極性となるように、画素電極の電圧値を設定するので、ソースドライバの出力電圧の範囲を狭くすることが可能になる。これにより、駆動能力の小さいソースドライバを利用することが可能になる。
【００２３】
なお、本発明は、このような特徴的な処理部を備える液晶表示装置として実現することができるだけでなく、液晶表示装置に含まれる特徴的な処理部が実行する処理をステップとする液晶表示方法として実現することができる。また、液晶表示装置に含まれる特徴的な処理部としてコンピュータを機能させるためのプログラムまたは液晶表示方法に含まれる特徴的なステップをコンピュータに実行させるプログラムとして実現することもできる。そして、そのようなプログラムを、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ−Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のコンピュータ読取可能な非一時的な記録媒体あるいはインターネット等の通信ネットワークを介して流通させることができるのは、言うまでもない。
【発明の効果】
【００２４】
本発明によると、消費電力および発熱量を低減することが可能になる液晶表示装置を提供することが可能になる。
【図面の簡単な説明】
【００２５】
【図１】液晶表示装置の一例を示す図である。
【図２】実施の形態１の表示部の構成の一例を示す図である。
【図３】第一共通電圧および第二共通電圧の一例を示す波形図である。
【図４】選択された画素の画素値と、選択された画素に印加する電圧の極性と、ソース線に印加する電圧値との関係を示す表である。
【図５】（ａ）は、図３に示す第Ｋフレームにおいて、各画素に印加される電圧の極性を示す図であり、（ｂ）は、図３に示す第（Ｋ＋１）フレームにおいて、各画素に印加される電圧の極性を示す図である。
【図６】図３に示す第Ｋフレームの第一画素および第二画素に印加される電圧を示す模式図である。
【図７】実施の形態２の表示部の構成の一例を示す図である。
【図８】従来の表示部の構成の一例を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、各図は、必ずしも各寸法あるいは各寸法比等を厳密に図示したものではない。
【００２７】
また、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００２８】
（実施の形態１）
実施の形態１の液晶表示装置について、図１〜図６を基に説明する。
【００２９】
図１は、液晶表示装置の一例を示す図である。液晶表示装置１は、図１に示すように、画像の表示を行う液晶パネル１０とその駆動回路とを備える表示部を備えている。
【００３０】
なお、後で詳述するが、本実施の形態の表示部は、液晶パネル１０を構成する画素を第一画素および第二画素の２つに分類し、第一画素に対して第一共通電圧ＶＣＯＭαを、第二画素に対して第二共通電圧ＶＣＯＭβを印加するように構成されている。つまり、本実施の形態の表示部は、２種類の共通電圧を用いている。
【００３１】
＜１−１．表示部の構成＞
表示部の構成について、図２を基に説明する。図２は、表示部の一例を示す図である。
【００３２】
表示部２は、本実施の形態では、図２に示すように、液晶パネル１０Ａ（１０）と、制御部２０と、ゲートドライバ２１と、ソースドライバ２２と、コモンドライバ２３とを備えている。なお、図示しないが、表示部２は、さらに、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等を用いたバックライト、および、電源回路等を備えている。
【００３３】
液晶パネル１０Ａは、ｍ×ｎ個のマトリクス状に配置された画素Ｃ１１〜Ｃｍｎと、ソース線ＳＬ１〜ＳＬｎと、ゲート線ＧＬ１〜ＧＬｍと、第一共通配線ＣＯＭＬ１と、第二共通配線ＣＯＭＬ２とを備えて構成されている。
【００３４】
画素Ｃｉｊ（ｉ＝１〜ｍ、ｊ＝１〜ｎ）は、共通電極ＣＥと、画素電極ＰＥと、共通電極ＣＥと画素電極ＰＥとの間に形成された液晶層ＬＬと、スイッチング素子Ｔとを備えている。スイッチング素子Ｔは、例えば、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）であり、ゲート端子がゲート線ＧＬｉに、ドレイン端子が画素電極ＰＥに、ソース端子がソース線ＳＬｊにそれぞれ接続されている。
【００３５】
本実施の形態では、画素Ｃｉｊ（ｉ＝１〜ｍ、ｊ＝１〜ｎ）は、第一画素および第二画素の２つに分類されている。具体的には、第一画素は、画素Ｃ１１〜Ｃｍｎのうち、奇数列の奇数行に配置された画素Ｃｉｊ（Ｃ１１、Ｃ１３、・・・）と偶数列の偶数行に配置された画素Ｃｉｊ（Ｃ２２、Ｃ２４、・・・）である。また、第二画素は、残りの偶数列の奇数行に配置された画素Ｃｉｊ（Ｃ２１、Ｃ２３、・・・）と奇数列の偶数行に配置された画素Ｃｉｊ（Ｃ１２、Ｃ１４、・・・）である。第一画素の共通電極ＣＥは、第一共通配線ＣＯＭＬ１に接続されている。また、第二画素の共通電極ＣＥは、第二共通配線ＣＯＭＬ２に接続されている。このように配線することで、隣接する２つの画素が異なる共通配線に接続される構成となっている。
【００３６】
制御部２０は、後述するゲートドライバ２１およびソースドライバ２２の動作を制御する回路である。制御部２０は、例えば、ゲートドライバ２１に対し、選択された画素Ｃｉｊの行アドレスを示す信号を出力し、ソースドライバ２２に対し、選択された画素Ｃｉｊの列アドレスおよび画素値を示す信号を出力する。
【００３７】
ゲートドライバ２１は、選択された画素Ｃｉｊに接続されているゲート線ＧＬｉに対し、スイッチング素子ＴをＯＮ状態にするための電圧を印加する。
【００３８】
ソースドライバ２２は、選択された画素Ｃｉｊに接続されているソース線ＳＬｊに対し、選択された画素Ｃｉｊの画素値に応じた電圧を印加する。
【００３９】
コモンドライバ２３は、第一共通配線ＣＯＭＬ１に第一共通電圧ＶＣＯＭαを、第二共通配線ＣＯＭＬ２に第二共通電圧ＶＣＯＭβをそれぞれ印加する。第一共通電圧ＶＣＯＭαおよび第二共通電圧ＶＣＯＭβについては、後述する。
【００４０】
＜１−２．電圧印加方法＞
コモンドライバ２３およびソースドライバ２２における電圧の印加方法について、図３〜図６を基に説明する。
【００４１】
なお、本実施の形態では、フレームごとに、各画素に印加される電圧の極性を反転させるドット反転駆動方式を用いる場合について説明する。
【００４２】
コモンドライバ２３は、上述したように、第一画素の共通電極ＣＥに接続される第一共通配線ＣＯＭＬ１に第一共通電圧ＶＣＯＭαを印加する。コモンドライバ２３は、さらに、第二画素の共通電極ＣＥに接続される第二共通配線ＣＯＭＬ２に第二共通電圧ＶＣＯＭβをそれぞれ印加する。
【００４３】
ここで、図３は、第一共通電圧ＶＣＯＭαと第二共通電圧ＶＣＯＭβの一例を示す波形図である。
【００４４】
コモンドライバ２３は、図３に示すように、第一共通配線ＣＯＭＬ１に対し、第一共通電圧ＶＣＯＭαとして、高電圧側の共通電圧ＶＣＯＭＨと低電圧側の共通電圧ＶＣＯＭＬとを交互に繰り返し印加する。コモンドライバ２３は、さらに、第二共通配線ＣＯＭＬ２に対し、第二共通電圧ＶＣＯＭβとして、第一共通配線ＣＯＭＬ１に高電圧側の共通電圧ＶＣＯＭＨを印加している期間に低電圧側の共通電圧ＶＣＯＭＬを印加し、第一共通配線ＣＯＭＬ１に低電圧側の共通電圧ＶＣＯＭＬを印加している期間に高電圧側の共通電圧ＶＣＯＭＨを印加する。
【００４５】
図３では、コモンドライバ２３は、第Ｋフレームの期間に、第一共通配線ＣＯＭＬ１に対し低電圧側の共通電圧ＶＣＯＭＬを、第二共通配線ＣＯＭＬ２に対し高電圧側の共通電圧ＶＣＯＭＨをそれぞれ印加している。
【００４６】
また、図３では、コモンドライバ２３は、第（Ｋ＋１）フレームの期間に、第一共通配線ＣＯＭＬ１に対し高電圧側の共通電圧ＶＣＯＭＨを、第二共通配線ＣＯＭＬ２に対し低電圧側の共通電圧ＶＣＯＭＬをそれぞれ印加している。
【００４７】
なお、高電圧側の共通電圧ＶＣＯＭＨは、例えば、５．５Ｖである。低電圧側の共通電圧ＶＣＯＭＬは、例えば、０．５Ｖである。
【００４８】
ソースドライバ２２は、上述したように、選択された画素Ｃｉｊに接続されているソース線ＳＬｊに対し、選択された画素Ｃｉｊの画素値に応じた電圧を印加する。
【００４９】
図４は、選択された画素Ｃｉｊの画素値（Ｌｖ０〜Ｌｖ２５５）と、選択された画素Ｃｉｊに印加する電圧の極性と、ソース線に印加する電圧値ＧＡＭ１〜ＧＡＭ１０との関係を示す表である。図４では、８ビット表示の場合の一例を示している。図４において、「＋」は、正極性の電圧を印加する画素を、「−」は、負極性の電圧を印加する画素を示している。
【００５０】
具体的には、図４において、「＋」の画素については、画素値Ｌｖ２５５〜Ｌｖ０に応じてＧＡＭ１〜ＧＡＭ５が割り当てられている。「−」の画素については、画素値Ｌｖ２５５〜Ｌｖ０に応じてＧＡＭ１０〜ＧＡＭ６が割り当てられている。また、画素値Ｌｖ２５５に対応するＧＡＭ１およびＧＡＭ１０の電圧値は、５Ｖとなっている。画素値Ｌｖ０に対応するＧＡＭ５およびＧＡＭ６の電圧値は、１Ｖとなっている。
【００５１】
図５の（ａ）は、図３に示す第Ｋフレームにおいて、各画素Ｃｉｊに印加される電圧の極性を示す図である。図５の（ｂ）は、図３に示す第（Ｋ＋１）フレームにおいて、各画素Ｃｉｊに印加される電圧の極性を示す図である。図５において、「＋」は、正極性の電圧を印加する画素を、「−」は、負極性の電圧を印加する画素を示している。
【００５２】
なお、図４および図５において、「＋」となる期間には、コモンドライバ２３により低電圧側の共通電圧ＶＣＯＭＬが印加される。「−」となる期間には、コモンドライバ２３により低電圧側の共通電圧ＶＣＯＭＨが印加される。
【００５３】
言い換えると、共通電極ＣＥに高電圧側の共通電圧ＶＣＯＭＨ（例えば、５．５Ｖ）が印加される画素の画素電極ＰＥには、印加される電圧の極性が負極性となるように、高電圧側の共通電圧ＶＣＯＭＨよりも低い電圧（例えば、１Ｖ〜５Ｖ）が印加される。共通電極ＣＥに低電圧側の共通電圧ＶＣＯＭＬ（例えば、０．５Ｖ）が印加される画素の画素電極ＰＥには、印加される電圧の極性が負極性となるように、低電圧側の共通電圧ＶＣＯＭＬよりも高い電圧（例えば、１Ｖ〜５Ｖ）が印加される。
【００５４】
以下、具体的な数値を用いて説明する。
【００５５】
ここでは、図３に示す第Ｋフレームについて、第一画素および第二画素に印加される電圧について説明する。図６は、図３に示す第Ｋフレームの第一画素および第二画素に印加される電圧を示す模式図である。
【００５６】
第Ｋフレームでは、図３より、第一画素の共通電極ＣＥには、ＶＣＯＭＬが印加され、第二画素の共通電極ＣＥには、ＶＣＯＭＨが印加されている。また、図５の（ａ）より、第一画素に印加される電圧の極性は「＋」、第二画素に印加される電圧の極性は「−」となっている。
【００５７】
第Ｋフレームにおいて、第一画素の画素値がＬｖ２５５の場合、極性が「＋」であることから、図４より、ＧＡＭ１が選択される。第一画素に印加される電圧の絶対値は、図６に示すように、ＧＡＭ１−ＶＣＯＭＬ＝５−０．５＝４．５となる。
【００５８】
第Ｋフレームにおいて、第二画素の画素値がＬｖ２５５の場合、極性が「−」であることから、図４より、ＧＡＭ１０が選択される。画素に印加される電圧の絶対値は、図６に示すように、ＶＣＯＭＨ−ＧＡＭ１０＝５．５−１＝４．５となる。
【００５９】
＜１−３．効果等＞
本実施の形態の液晶表示装置１では、第一共通電圧ＶＣＯＭαおよび第二共通電圧ＶＣＯＭβの２種類の共通電圧を用い、画素を第一画素および第二画素の２つに分けて、第一画素に第一共通電圧を、第二画素に第二共通電圧を印加している。このように、複数の共通電圧を用いることで、画素電極側（信号配線）に印加する電圧値の範囲を狭くすることが可能になる。これにより、信号配線を駆動するソースドライバ２２に必要とされる駆動能力が小さくなる。さらに、画素間のリーク電圧を低減し、ソースドライバ２２の消費電力を低減し、液晶パネル１０の発熱量を低減させることが可能になる。
【００６０】
より具体的は、共通電圧ＶＣＯＭが１種類の場合、極性の反転を考慮すると、従来は、例えば、共通電圧ＶＣＯＭが０Ｖの場合、ソースドライバ２２は、−４．５Ｖ〜＋４．５Ｖの電圧を出力する必要が生じる。つまり、ソースドライバ２２から出力する電圧の幅は、９Ｖとなる。
【００６１】
これに対し、本実施の形態の液晶表示装置１では、上述したように、１Ｖ〜５Ｖまでの電圧を出力すればよい。つまり、ソースドライバ２２から出力する電圧の幅は、４Ｖとなる。電圧の変化の幅が少ないことから、ソースドライバ２２の消費電力の低減を図ることが可能になる。また、ソースドライバ２２から出力される電圧の幅が小さいことから、液晶パネル１０内でのリークを押えることが可能になる。
【００６２】
また、本実施の形態１では、画素単位で、画素に印加される電圧の極性を反転させているので、画質を均一にすることが可能になる。
【００６３】
（実施の形態２）
実施の形態２の液晶表示装置について、図７を基に説明する。
【００６４】
本実施の形態の液晶表示装置１は、図１に示す実施の形態１の液晶表示装置１と同様に、画像の表示を行う液晶パネル１０とその駆動回路とを備える表示部を備えている。
【００６５】
本実施の形態では、実施の形態１とは、液晶パネル１０の構成が異なる場合について説明する。
【００６６】
なお、本実施の形態の液晶表示装置１は、実施の形態１と同様に、液晶パネル１０構成する画素を第一画素および第二画素の２つに分類し、第一画素に対して第一共通電圧ＶＣＯＭαを、第二画素に対して第二共通電圧ＶＣＯＭβを印加するように構成されている。
【００６７】
＜２−１．表示部の構成＞
表示部の構成について、図７を基に説明する。図７は、表示部の一例を示す図である。
【００６８】
表示部２は、本実施の形態では、図７に示すように、液晶パネル１０Ｂ（１０）と、制御部２０と、ゲートドライバ２１と、ソースドライバ２２と、コモンドライバ２３とを備えている。また、図示しないが、表示部２は、さらに、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）等を用いたバックライト、および、電源回路等を備えている。なお、制御部２０、ゲートドライバ２１、ソースドライバ２２およびコモンドライバ２３の構成および動作は、実施の形態１と同じである。
【００６９】
液晶パネル１０Ｂは、ｍ×ｎ個のマトリクス状に配置された画素Ｃ１１〜Ｃｍｎと、ソース線ＳＬ１〜ＳＬｎと、ゲート線ＧＬ１〜ＧＬｍと、第一共通配線ＣＯＭＬ１と、第二共通配線ＣＯＭＬ２とを備えて構成されている。
【００７０】
画素Ｃｉｊ（ｉ＝１〜ｍ、ｊ＝１〜ｎ）は、共通電極ＣＥと、画素電極ＰＥと、共通電極ＣＥと画素電極ＰＥとの間に形成された液晶層ＬＬと、スイッチング素子Ｔとを備えている。スイッチング素子Ｔは、例えば、ＴＦＴであり、ゲート端子がゲート線ＧＬｉに、ドレイン端子が画素電極ＰＥに、ソース端子がソース線ＳＬｊにそれぞれ接続されている。
【００７１】
本実施の形態では、画素Ｃｉｊ（ｉ＝１〜ｍ、ｊ＝１〜ｎ）は、２×２のマトリクス状に配置された４つの画素からなる複数の画素グループＧＣ１１〜ＧＣ（２／ｍ）（２／ｎ）に分類されている。さらに、画素グループＧＣ１１〜ＧＣ（２／ｍ）（２／ｎ）は、マトリクス状に配置されている。
【００７２】
また、本実施の形態では、画素Ｃ１１〜Ｃｍｎのうち、奇数列の奇数行に配置された画素グループＧＣ（Ｃ１１、Ｃ１３、・・・）と偶数列の偶数行に配置された画素グループＧＣ（ＧＣ２２、ＧＣ２４、・・・）とに含まれる画素を第一画素とする。
【００７３】
また、画素Ｃ１１〜Ｃｍｎのうち、偶数列の奇数行に配置された画素グループＧＣ（ＧＣ２１、ＧＣ２３、・・・）と奇数列の偶数行に配置された画素グループＧＣ（ＧＣ１２、ＧＣ１４、・・・）とに含まれる画素を第二画素とする。
【００７４】
このように配線することで、同じ画素グループに属する画素は、同じ共通配線に接続され、隣接する２つの画素グループ間では、異なる共通配線に接続される構成となる。
【００７５】
なお、本実施の形態では、画素グループが２×２のマトリクス状の画素グループである場合を例に説明したが、これに限るものではない。画素グループの大きさは任意であり、列単位あるいは行単位に設定しても良い。
【００７６】
＜２−２．効果等＞
本実施の形態の液晶表示装置では、実施の形態１と同様に、第一共通電圧ＶＣＯＭαおよび第二共通電圧ＶＣＯＭβの２種類の共通電圧を用い、画素を第一画素および第二画素の２つに分けて、第一画素に第一共通電圧を、第二画素に第二共通電圧を印加している。このように、複数の共通電圧を用いることで、画素電極側（信号配線）に印加する電圧値の範囲を狭くすることが可能になる。これにより、信号配線を駆動するソースドライバ２２に必要とされる駆動能力が小さくなる。さらに、画素間のリーク電圧を低減し、ソースドライバ２２の消費電力を低減し、液晶パネル１０の発熱量を低減させることが可能になる。
【００７７】
（その他の実施の形態）
以上、本発明の実施の形態に係る液晶表示装置について説明したが、本発明は、この実施の形態に限定されるものではない。
【００７８】
（１）上記実施の形態１および実施の形態２では、液晶パネル１０を構成する画素を、第一画素および第二画素の２つのグループに分類したが、３以上のグループに分類しても構わない。
【００７９】
（２）上記実施の形態１および実施の形態２において示した第一共通電圧ＶＣＯＭα、第二共通電圧ＶＣＯＭβおよびソースドライバ２２の出力電圧ＧＡＭ１〜ＧＡＭ１０は一例であり、他の電圧値であっても構わない。
【００８０】
（３）上記実施の形態１および実施の形態２では、第一画素（のグループ）と第二画素（のグループ）とが千鳥状に配置されている場合について示したが、これに限るものではない。列単位、行単位、あるいは、ランダムに配置するように構成しても良い。また、第一画素と第二画素とは、同じ数である必要はない。第一画素と第二画素の割合および分布は、任意であるが、例えば、電圧値が偏らないように決定してもよい。
【００８１】
（４）上記の各装置を構成する構成要素の一部（制御部２０）は、１個のシステムＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ：大規模集積回路）から構成されているとしても良い。システムＬＳＩは、複数の構成部を１個のチップ上に集積して製造された超多機能ＬＳＩであり、具体的には、マイクロプロセッサ、ＲＯＭ、ＲＡＭなどを含んで構成されるコンピュータシステムである。ＲＡＭには、コンピュータプログラムが記憶されている。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、システムＬＳＩは、その機能を達成する。
【００８２】
さらにまた、上記の各装置を構成する構成要素の一部または全部は、各装置に脱着可能なＩＣカードまたは単体のモジュールから構成されているとしても良い。ＩＣカードまたはモジュールは、マイクロプロセッサ、ＲＯＭ、ＲＡＭなどから構成されるコンピュータシステムである。ＩＣカードまたはモジュールは、上記の超多機能ＬＳＩを含むとしても良い。マイクロプロセッサが、コンピュータプログラムに従って動作することにより、ＩＣカードまたはモジュールは、その機能を達成する。このＩＣカードまたはこのモジュールは、耐タンパ性を有するとしても良い。
【００８３】
さらに、上記実施の形態及び上記変形例をそれぞれ組み合わせるとしても良い。
【産業上の利用可能性】
【００８４】
本発明は、液晶表示装置に有用である。
【符号の説明】
【００８５】
１      液晶表示装置
２、１００    表示部
１０、１０Ａ、１０Ｂ、１１０  液晶パネル
２０、１２０  制御部
２１、１２１  ゲートドライバ
２２、１２２  ソースドライバ
２３、１２３  コモンドライバ
Ｃ１１、Ｃｉｊ、Ｃｍｎ  画素
ＣＥ  共通電極
ＰＥ  画素電極
ＬＬ  液晶層
Ｔ    スイッチング素子
ＣＯＭＬ、ＣＯＭＬ１、ＣＯＭＬ２  共通配線
ＧＬ１、ＧＬｍ、ＧＬｉ  ゲート線
ＳＬ１、ＳＬｎ、ＳＬｊ  ソース線
【図１】
2015040911.tif 000003
【図２】
2015040911.tif 000004
【図３】
2015040911.tif 000005
【図４】
2015040911.tif 000006
【図５】
2015040911.tif 000007
【図６】
2015040911.tif 000008
【図７】
2015040911.tif 000009
【図８】
2015040911.tif 000010