(57)【要約】【課題】不要電磁波の漏洩を抑制した電子部品を提供する。【解決手段】実施形態の電子部品は、第１の面と第２の面とを有する配線基板と、第１の面に設けられた複数の外部接続端子と、第２の面上に搭載された素子を封止するように第２の面上に設けられた封止樹脂層と、封止樹脂層を覆う導電性シールド層とを具備する。導電性シールド層はその周囲に対して凹形状となるマーク部分を有する。マーク部分における導電性シールド層の表面粗さは、マーク部分以外の部分における導電性シールド層の表面粗さよりも小さい。【選択図】図２
2015233164.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と第２の面とを有する配線基板と、
前記第１の面に設けられた複数の外部接続端子と、
前記第２の面上に搭載された素子を封止するように前記第２の面上に設けられた封止樹脂層と、
前記封止樹脂層を覆う導電性シールド層と、を具備し、
前記導電性シールド層は、その周囲に対して凹形状となるマーク部分を有し、
前記マーク部分における前記導電性シールド層の表面粗さは、前記マーク部分以外の部分における前記導電性シールド層の表面粗さよりも小さいことを特徴とする電子部品。
【請求項２】
前記導電性シールド層は、前記配線基板の側面に露出した導体層を介して前記外部接続端子の一部の端子に電気的に接続され、
前記一部の端子は、グランド電位になることが可能であることを特徴とする請求項１に記載の電子部品。
【請求項３】
前記配線基板の側面に露出した前記導体層の最大間隔が４ｍｍ以下であることを特徴とする請求項２に記載の電子部品。
【請求項４】
前記導電性シールド層と前記配線基板の側面に露出した前記導体層との接触面積抵抗率が３００ｍΩ・ｍｍ２以下であることを特徴とする請求項２または３に記載の電子部品。
【請求項５】
前記マーク部分は、前記導電性シールド層の厚さ方向の一部のみを削ることにより形成されていることを特徴とする請求項１ないし４のいずれか１項に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子部品に関する。
【背景技術】
【０００２】
携帯電話に代表される携帯通信機器に用いられる半導体装置には、通信特性への悪影響を防止するために、外部への不要電磁波の漏洩を抑制することが求められている。このため、シールド機能を有する半導体パッケージが適用されている。シールド機能を有する半導体パッケージとしては、インターポーザ基板上に搭載された半導体チップを封止する封止樹脂層の外面に沿ってシールド層を設けた構造を有するものが知られている。
【０００３】
インターポーザ基板の側面からの不要電磁波の漏洩を抑制するために、グランド配線に接続されたビアを外周側に配置したインターポーザ基板を用いた半導体パッケージが知られている。このような半導体パッケージにおいては、シールド層とインターポーザ基板のグランド配線との電気的および機械的な接続信頼性を高めることが求められている。さらに、半導体パッケージを大型化することなく、インターポーザ基板の側面からの不要電磁波の漏洩を抑制することが求められている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２１８４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、インターポーザ基板を含む半導体パッケージからの不要電磁波の漏洩を抑制すると共に、シールド層とインターポーザ基板のグランド配線との密着性を向上させることを可能にした半導体パッケージとそれを用いた携帯通信機器を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の電子部品は、第１の面と第２の面とを有する配線基板と、第１の面に設けられた複数の外部接続端子と、第２の面上に搭載された素子を封止するように第２の面上に設けられた封止樹脂層と、封止樹脂層を覆う導電性シールド層とを具備する。導電性シールド層はその周囲に対して凹形状となるマーク部分を有する。マーク部分における導電性シールド層の表面粗さは、マーク部分以外の部分における導電性シールド層の表面粗さよりも小さい。
【図面の簡単な説明】
【０００７】
【図１】実施形態による半導体パッケージの構成を示す側面図である。
【図２】図１に示す半導体パッケージの断面図である。
【図３】図１に示す半導体パッケージにおける導電性シールド層の形成前の状態を示す側面図である。
【図４】図１に示す半導体パッケージに使用するインターポーザ基板の一例を示す平面図である。
【図５】図４に示すインターポーザ基板の断面図である。
【図６】図１に示す半導体パッケージに使用するインターポーザ基板の他の例を示す平面図である。
【図７】実施形態による半導体パッケージの他の構成を示す側面図である。
【図８】図７に示す半導体パッケージの断面図である。
【図９】ビアの切断面の最大間隔と半導体パッケージの磁界シールド効果との関係を示す図である。
【図１０】導電性シールド層とビアの切断面との接触抵抗と半導体パッケージの磁界シールド効果との関係を示す図である。
【図１１】図７に示す半導体パッケージの製造工程を示す断面図である。
【図１２】図１に示す半導体パッケージの製造工程における封止樹脂層の形成工程から導電性シールド層の形成工程までを示す断面図である。
【図１３】図１に示す半導体パッケージの製造工程における外部接続端子の形成工程から切断工程までを示す断面図である。
【図１４】図１に示す半導体パッケージを上面から見た図である。
【図１５】図１４に示す半導体パッケージの封止樹脂層および導電性シールド層の一部を拡大して示す断面図である。
【図１６】導電性シールド層における識別マークの形成部分のシート抵抗率と半導体パッケージの磁界シールド効果との関係を示す図である。
【図１７】実施形態による携帯電話の構成を示す斜視図である。
【発明を実施するための形態】
【０００８】
以下、実施形態の半導体パッケージについて、図面を参照して説明する。図１は第１の実施形態による半導体パッケージを示す側面図、図２は図１に示す半導体パッケージの断面図、図３は図１に示す半導体パッケージにおける導電性シールド層の形成前の状態を示す側面図、図４は図１に示す半導体パッケージに使用するインターポーザ基板の一例を示す平面図、図５は図４に示すインターポーザ基板の断面図である。
【０００９】
これらの図に示す半導体パッケージ１は、インターポーザ基板２と、インターポーザ基板２の第１の面に外部接続端子として設けられた半田ボール３と、インターポーザ基板２の第２の面上に搭載された半導体チップ４と、半導体チップ４を封止する封止樹脂層５とを具備するＦＢＧＡ（Ｆｉｎｅ  ｐｉｔｃｈ  Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）６に、導電性シールド層７を形成したシールド機能付き半導体パッケージである。
【００１０】
インターポーザ基板２は、絶縁基材として絶縁基板２１を有している。絶縁基板２１の第１の面（下面）には第１の配線層２２が設けられており、第２の面（上面）には第２の配線層２３が設けられている。配線層２２、２３は単層構造の導体層に限らず、それぞれ２層以上の導体層からなるものであってもよい。インターポーザ基板２は、第１の配線層２２と第２の配線層２３とを電気的に接続するように、絶縁基板２１を貫通して形成されたビア２４を有している。配線層２２、２３やビア２４は、銅箔や銀または銅を含む導電性ペーストからなり、必要に応じて表面にニッケルめっきや金めっき等が施されている。
【００１１】
インターポーザ基板２のビア２４は、図５に示すように、絶縁基板２１を貫通する貫通孔の内面に形成された導体層２５と、導体層２５の内側の中空部に充填された穴埋め材２６と、導体層２５と配線層２２、２３とを電気的に接続するランド２７、２７とを有している。穴埋め材２６は、例えば絶縁性樹脂や導電性樹脂からなる。穴埋め材２６は、導電性シールド層７との密着性に優れる材料で形成することが好ましい。穴埋め材２６を導電材料で形成した場合、導電性シールド層７との接触面積が増大するため、ビア２４と導電性シールド層７との接触抵抗値の低下が見込める。ビア２４は貫通孔内にめっき等により金属材料（銅等）を充填したものであってもよい。
【００１２】
インターポーザ基板２の第１の面（第１の配線層２２が設けられた面）には、半田ボール３が設けられている。半田ボール３は第１の配線層２２と電気的に接続されている。インターポーザ基板２の第２の面（第２の配線層２３が設けられた面）は、チップ搭載領域Ｘを有している。図４では図示を省略したが、チップ搭載領域Ｘにはチップ搭載部に加えて、第２の配線層２３による信号配線やグランド配線等が設けられている。インターポーザ基板２は第１および第２の面に形成された半田レジスト層２８、２９を有している。
【００１３】
インターポーザ基板２の第２の面上には、半導体チップ４が搭載されている。半導体チップ４の上面に設けられた電極パッド（図示せず）は、Ａｕワイヤ等のボンディングワイヤ８を介してインターポーザ基板２の第２の配線層２３と電気的に接続されている。さらに、インターポーザ基板２の第２の面には、半導体チップ４をボンディングワイヤ８等と共に封止する封止樹脂層５が形成されている。封止樹脂層５とインターポーザ基板２の側面の少なくとも一部は、導電性シールド層７で覆われている。
【００１４】
導電性シールド層７は、封止樹脂層５内の半導体チップ４やインターポーザ基板２の配線層２２、２３から放射される不要電磁波の漏洩を防止する上で、抵抗率が低い金属層で形成することが好ましく、例えば銅、銀、ニッケル等からなる金属層が適用される。導電性シールド層７の厚さは、その抵抗率に基づいて設定することが好ましい。例えば、導電性シールド層７の抵抗率を厚さで割ったシート抵抗値が０．５Ω以下となるように、導電性シールド層７の厚さを設定することが好ましい。導電性シールド層７のシート抵抗値を０．５Ω以下とすることによって、封止樹脂層５からの不要電磁波の漏洩を再現性よく抑制することができる。
【００１５】
半導体チップ４等から放射される不要電磁波は、封止樹脂層５を覆う導電性シールド層７により遮断されるため、外部への漏洩が防止される。不要電磁波はインターポーザ基板２の側面からも漏洩するおそれがある。そこで、この実施形態の半導体パッケージ１では、図２ないし図５に示すように、インターポーザ基板２の外周部にビア２４の一部、すなわちグランド配線２２Ａ、２３Ａと接続されたビア２４Ａを配置している。ビア２４Ａはインターポーザ基板２の厚さ方向に切断された切断面Ｃを有し、この切断面Ｃがインターポーザ基板２の側面に露出するように配置されている。
【００１６】
第１および第２の配線層２２、２３は、グランド配線２２Ａ、２３Ａを有している。グランド配線２２Ａ、２３Ａは、インターポーザ基板２の側面に露出するように外周部に配置されている。さらに、インターポーザ基板２の外周部には、グランド配線２２Ａ、２３Ａと接続されたビア２４Ａが配置されている。ビア２４Ａはインターポーザ基板２の厚さ方向に切断された切断面Ｃを有し、かつ切断面Ｃをインターポーザ基板２の側面に露出させるように配置されている。導電性シールド層７はインターポーザ基板２の側面の一部を覆うように形成されているため、導電性シールド層７はグランド配線２３Ａと電気的に接続されており、さらにビア２４Ａの切断面Ｃと電気的に接続されている。
【００１７】
導電性シールド層７とビア２４Ａとは、ビア２４Ａの切断面Ｃを介して電気的に接続されているため、導電性シールド層７とビア２４Ａとの接続状態を高めることができる。具体的には、導電性シールド層７とビア２４Ａとの接触抵抗を低下させることができる。導電性シールド層７とビア２４Ａの切断面Ｃとの接続状態は、直接接続された状態（直流接続）に限らず、薄い絶縁体を介して高周波的に電気接続されていてもよい。
【００１８】
ビア２４Ａの切断面Ｃは、導体層２５の切断面と穴埋め材２６の切断面を含んでいることが好ましい。図４および図５はビア２４Ａの中心を通るように切断した状態を示している。これによって、導電性シールド層７とビア２４Ａの切断面Ｃとの接触面積が増大するため、導電性シールド層７とビア２４Ａとの接続状態をより一層向上させることができる。だたし、ビア２４Ａの切断面Ｃは必ずしもビア２４Ａの中心を通らくなくてもよく、切断面Ｃにビア２４Ａの一部が含まれていればよい。
【００１９】
ビア２４Ａを切断するにあたって、ランド２７の形状は図４に示すように矩形であることが好ましい。切断されたビア２４Ａのランド２７の形状は、図４に示すような長方形と図６に示すような半円形とが考えられる。図４に示す長方形のランド２７は、例えば正方形のランドを切断したものである。図６に示す半円形のランド２７１は、例えば円形のランドを切断したものである。図６に示すように円形のランドを切断する場合、ダイシングラインの位置のばらつきの影響で、ランド２７１の断面露出面積がばらつきやすい。これに対して、図４に示す長方形のランド２７は、ダイシングラインの位置がばらついた場合においても断面露出面積を一定にすることができる。
【００２０】
さらに、ビア２４Ａを切断するにあたって、インターポーザ基板２の四隅にはビア２４Ａを配置しないことが好ましい。四隅に配置されたビア２４Ａは、ダイシング工程で２回切断されることになるため、銅箔のインターポーザ基板２からの分離等が生じやすい。このため、インターポーザ基板２の四隅にはビア２４Ａを配置しないことが好ましい。ただし、ダイシング工程で銅箔の分離等によるビア２４Ａの損傷や破壊が生じるおそれがない場合には、インターポーザ基板２の四隅にも切断されるビア２４Ａを配置してもよい。
【００２１】
図２ないし図５に示すビア２４Ａは、その厚さ方向（ビア２４の貫通方向）の一部を、インターポーザ基板２の厚さ方向に切断した切断面Ｃを有している。ビア２４Ａの切断面Ｃは、インターポーザ基板２の第２の面側からビア２４Ａの厚さ方向の一部を切断した形状を有している。ビア２４Ａのインターポーザ基板２の第１の面側の端部およびその近傍部分は、絶縁基板２１によって覆われている。導電性シールド層７は、ビア２４Ａの厚さ方向の一部を切断した切断面Ｃとビア２４Ａの一部を切断することにより生じる段面とを覆うように形成されている。これによって、導電性シールド層７によるＦＢＧＡ６の被覆性や導電性シールド層７とビア２４Ａの切断面Ｃとの接続性を高めることができる。
【００２２】
図７および図８に示すように、ビア２４Ａはその厚さ方向（ビア２４の貫通方向）の全体を、インターポーザ基板２の厚さ方向に切断した切断面Ｃを有していてもよい。図７および図８に示すビア２４Ａの切断面Ｃは、ビア２４Ａの厚さ方向の全体を切断した形状を有している。導電性シールド層７は、ビア２４Ａの切断面Ｃの厚さ方向の一部をインターポーザ基板２の第２の面側から覆うように形成されている。切断面Ｃの導電性シールド層７で覆われていない部分は、インターポーザ基板２の側面に露出している。導電性シールド層７は切断面Ｃ全体を覆うように形成されていてもよい。この場合、導電性シールド層７は第１の配線層２２におけるグランド配線２２Ａと電気的に接続されていてもよい。
【００２３】
図７および図８に示す半導体パッケージ１は、ビア２４Ａ全体を切断しているため、半導体パッケージ１の面積の増大を抑制することができる。例えば、切断していないビアを外周部に配置したインターポーザ基板を用いた場合、ビアを外周部に配置していないインターポーザ基板に比べて、半導体パッケージの一辺の長さがビアのランドの幅の２倍以上増加する。これに対して、中心で切断したビア２４Ａを外周に配置したインターポーザ基板２を用いた場合、半導体パッケージ１の一辺の長さの増加量はビア２４のランドの幅程度に抑制される。ビア２４のランドの幅が０．２ｍｍの場合、切断しないビアを配置するとパッケージの一辺の長さが０．４ｍｍ以上増加するのに対し、切断したビアを配置すればパッケージの一辺の長さの増加量は０．２ｍｍ程度に抑制することができる。
【００２４】
導電性シールド層７と電気的に接続された切断面Ｃを有するビア２４Ａは、インターポーザ基板２の側面からの電磁波の漏洩を抑制する効果を有する。ビア２４Ａはインターポーザ基板２を貫通していると共に、切断面Ｃで導電性シールド層７と電気的に接続されているため、インターポーザ基板２の側面全体からの電磁波の漏洩を効果的に抑制することができる。例えば、インターポーザ基板２の外周部にグランド配線に接続されたビアが配置されていたとしても、そのビアがインターポーザ基板２の厚さ方向の一部のみに設けられていた場合、厚さ方向にビアが存在しない部分から電磁波が漏洩する。これに対して、インターポーザ基板２を貫通するビア２４Ａを配置することによって、ビア２４Ａがインターポーザ基板２の側面全体に対してシールド効果を発揮するため、インターポーザ基板２の側面からの電磁波の漏洩を効果的に抑制することができる。
【００２５】
インターポーザ基板２の側面からの電磁波の漏洩を抑制する上で、インターポーザ基板２の一辺当りの側面に複数のビア２４Ａの切断面Ｃを露出させることが好ましい。さらに、インターポーザ基板２の側面に露出するビア２４Ａの切断面Ｃの間隔が狭いほど電磁波の漏洩抑制効果（磁界シールド効果）が向上する。ビア２４Ａの切断面Ｃの最大間隔は４ｍｍ以下とすることが好ましい。ビア２４Ａの配置間隔は等間隔に限定されるものではない。ビア２４Ａの配置間隔は一定でなくてもよい。そのような場合であっても、切断面Ｃの最大間隔が４ｍｍ以下となるように、ビア２４Ａを配置することが好ましい。
【００２６】
図９にインターポーザ基板２の側面におけるビア２４Ａの切断面Ｃの最大間隔と磁界シールド効果との関係を示す。図９は９００ＭＨｚ、２５００ＭＨｚのそれぞれ周波数における磁界シールド効果を測定した結果である。測定サンプルは、一辺の長さが８．１５ｍｍ、高さ（半田ボールを含む）が１．０６ｍｍの半導体パッケージとした。ノイズは外部から半田ボールに給電し、半田ボールからインターポーザ基板の信号配線とビアを伝わって基板に伝搬させて終端させた。導電性シールド層、露出したビア、グランド配線、半田ボールのグランドピンは電気的に接続させた。
【００２７】
磁界強度は、パッケージ中央部直上の封止樹脂層から１ｍｍの距離（基準面）で走査して測定した。磁界シールド効果は、シールド層がある場合とない場合の基準面での磁界強度の差分から求めた。導電性シールド層の厚さは、パッケージ上面で５０μｍ、側面で７０μｍとした。導電性シールド層の抵抗率は３０μΩｃｍ程度である。このようにして測定した磁界シールド効果を図９に示す。図９はビア２４Ａの切断面Ｃの最大間隔を変化させた場合の磁界シールド効果を示している。
【００２８】
図９に示すように、ビア２４Ａの切断面Ｃの最大間隔の対数と磁界シールド効果とは線形の関係を有している。ビア２４Ａの切断面Ｃの最大間隔が広い場合には、磁界シールド効果が低下することが分かる。磁界シールド効果を高める上で、ビア２４Ａの切断面Ｃの最大間隔は狭いことが好ましい。携帯機器で使用される半導体パッケージ１においては、９００ＭＨｚでの磁界シールド効果を３４ｄＢ以上とすることが求められる。このため、切断面Ｃの最大間隔は４ｍｍ以下とすることが好ましい。ビア２４Ａの切断面Ｃの間隔を狭くした方が効果が高いが、ビア２４Ａの間隔は構造上の制約を受けるため、その間隔は０．２ｍｍ以上となる。
【００２９】
さらに、導電性シールド層７による磁界シールド効果を高める上で、導電性シールド層７とインターポーザ基板２のグランド配線とを低抵抗に接触させることが好ましい。具体的には、導電性シールド層７とグランド配線２３Ａやビア２４Ａの切断面Ｃとの接触抵抗を低下させることが好ましい。図１０に導電性シールド層７とビア２４Ａの切断面Ｃとの接触抵抗と導電性シールド層７による磁界シールド効果とを関係を電磁界シミュレーションにより求めた結果を示す。
【００３０】
電磁界シミュレーションによる解析は、一辺の長さが８．１ｍｍ、高さ（半田ボールを含む）が１．０６ｍｍの半導体パッケージについて行った。半導体パッケージの具体的な形状は、インターポーザ基板２の高さが０．１ｍｍ、ビア２４Ａの直径が０．０８ｍｍ、ビア２４Ａのランド２７の幅が０．２ｍｍ、第１および第２の配線層２２、２３の厚さが１８μｍとした。ビア２４Ａは貫通孔内に銅を充填したものとした。導電性シールド層７がビア２４Ａの切断面Ｃの上半分と接触しているとすると、ビア２４Ａの１個あたりの接触面積は０．００７６ｍｍ2となる。ビアの２４Ａは１ｍｍピッチで等間隔に配置し、インターポーザ基板２の四隅にも配置した。ビア２４Ａの個数は３３個である。
【００３１】
ノイズは外部から半田ボールに給電し、半田ボールからインターポーザ基板の信号配線とビアを伝わって基板に伝搬させて終端させた。導電性シールド層、露出したビア、グランド配線、半田ボールのグランドピンは電気的に接続させた。磁界強度は、パッケージ中央部直上の封止樹脂層から１ｍｍの位置（基準面）で算出した。磁界シールド効果は、シールド層がある場合とない場合の基準面での磁界強度の最大値の差分から求めた。導電性シールド層の厚さは、パッケージ上面および側面共に５０μｍとした。導電性シールド層の抵抗率は３０μΩｃｍである。このようにして実施した電磁界シミュレーションの結果を図１０に示す。
【００３２】
図１０に示すように、導電性シールド層７とビア２４Ａの切断面Ｃとの接触抵抗が低いほうが磁界シールド効果は高くなる。携帯機器で使用される半導体パッケージ１においては、９００ＭＨｚでの磁界シールド効果を３４ｄＢ以上とすることが求められる。このため、導電性シールド層７とビア２４Ａの切断面Ｃとの接触面積抵抗率は３００ｍΩ・ｍｍ2以下とすることが好ましい。ビア２４Ａ１個あたりの接触面積は０．００７６ｍｍ2であるため、１個のビア２４Ａの切断面Ｃと導電性シールド層７との接触界面の抵抗値は３９Ω以下とすることが好ましい。すなわち、導電性シールド層７はビア２４Ａの切断面Ｃとの接触抵抗が３００ｍΩ・ｍｍ2以下となる導電材料、もしくは１個のビア２４Ａの切断面Ｃとの接触界面の抵抗値が３９Ω以下となる導電材料で形成することが好ましい。
【００３３】
この実施形態の半導体パッケージ１は、例えば以下のようにして作製される。まず、図１１（ａ）に示すように、従来の製作工程を適用してＦＢＧＡ６を作製する。ＦＢＧＡ６はダイシングにより個片化される。ＦＢＧＡ６を個片化するにあたって、インターポーザ基板２の側面にビア２４Ａの切断面Ｃが露出するようにダイシングする。次いで、封止樹脂層５をキュアした後、図１１（ｂ）に示すように導電性シールド層７を形成する。図１１は図７および図８に示した半導体パッケージ１の製造工程を示している。
【００３４】
導電性シールド層７は、例えば転写法、スクリーン印刷法、スプレー塗布法、ジェットディスペンス法、インクジェット法、エアロゾル法等で導電性ペーストを塗布することにより形成される。導電性ペーストは、例えば銀や銅と樹脂とを主成分として含むものであり、抵抗率が低いものが望ましい。また、無電解めっき法や電解めっき法で銅やニッケル等を成膜する方法、スパッタ法により銅等を成膜する方法を適用して、導電性シールド層７を形成してもよい。導電性シールド層７は封止樹脂層５およびインターポーザ基板２の側面の少なくとも一部を覆うように形成される。
【００３５】
図１１（ｃ）に示すように、必要に応じて耐食性や耐マイグレーション性に優れる保護層９で導電性シールド層７を覆ってもよい。保護層９としては、ポリイミド樹脂等が用いられる。この後、導電性シールド層７や保護層９を焼成して硬化させることによって、半導体パッケージ１が作製される。半導体パッケージ１は必要に応じて印字される。印字はレーザによる印字や転写法等により実施される。
【００３６】
この実施形態の半導体パッケージ１は、図１２および図１３に示すように、個片化前にハーフダイシングし、次いで導電性シールド層７を形成した後に、個片化のためのダイシングを行って作製することも可能である。図１２および図１３は図１ないし図３に示した半導体パッケージ１の製造工程を示している。
【００３７】
まず、図１２（ａ）に示すように、従来の製作工程を適用して複数のＦＢＧＡ６を封止樹脂層５で一括封止したものを作製する。次いで、図１２（ｂ）に示すように、封止樹脂層５とインターポーザ基板２の一部を切断するようにハーフダイシングする。ハーフダイシングはインターポーザ基板２の外周部に配置されたビア２４Ａの厚さ方向の一部を切断するように実施される。ビア２４Ａの切断面Ｃはハーフダイシングにより形成される。
【００３８】
ハーフダイシングを実施するにあたって、インターポーザ基板２の四隅にビア２４Ａを配置すると、インターポーザ基板２からビア２４Ａが分離する場合がある。これを回避するためには、インターポーザ基板２の四隅にビア２４Ａを配置しないことが好ましい。インターポーザ基板の四隅にビア２４Ａを配置し、ハーフダイシングでビア２４Ａがインターポーザ基板２から分離した場合には、再度ダイシングブレードをハーフダイシングした部分と同一位置に通すことによって、分離したビア２４Ａを取り除くことができる。これによって、ビア２４Ａの分離による不良発生を抑制することができる。
【００３９】
次に、図１２（ｃ）に示すように、複数のＦＢＧＡ６を覆うように導電性シールド層７を形成する。導電性シールド層７はハーフダイシングにより形成されたダンシング溝内に充填するように形成される。図１３（ａ）に示すように、半田ボール３を一括して搭載した後、図１３（ｂ）に示すように個片化のためのダイシングを行って半導体パッケージ１を作製する。個片化のためのダイシングは、ダンシング溝内に充填された導電性シールド層７とインターポーザ基板２の残部を切断するように実施される。図１１（ｃ）に示したように、保護層９を適用する場合には、ダイシング工程前または工程後に導電性シールド層７上に保護層９を形成する。半導体パッケージ１は必要に応じて印字される。
【００４０】
図１４に示すように、半導体パッケージ１の導電性シールド層７の表面に文字１０Ａ、記号１０Ｂ、図形等の識別マーク１０を形成する場合、導電性シールド層７を厚さ方向に全て削り、封止樹脂層５が露出してしまうと、電磁ノイズが識別マーク１０の形成部分から漏洩するおそれがある。このため、識別マーク１０は導電性シールド層７を厚さ方向の一部のみを削ることにより形成することが好ましい。識別マーク１０は、導電性シールド層７を削らないインクを転写する方法により形成してもよい。
【００４１】
識別マーク１０の形成方法としては、導電性シールド層７をあまり削らないようにレーザ出力を調節したレーザマーキングが挙げられる。導電性シールド層７にレーザマーキングを行う場合、図１５に示すように、レーザの出力を調節して識別マーク１０の形成部分の表面粗さを、導電性シールド層７の他の部分のそれと変えることが好ましい。例えば、識別マーク１０の形成部分の表面粗さを、導電性シールド層７の他の部分のそれより小さくする。これによって、導電性シールド層７を大きく削ることなく、識別マーク１０を視認性よく形成することができる。
【００４２】
図１６および表１に導電性シールド層７における識別マーク１０の形成部分のシート抵抗値と磁界シールド効果との関係を電磁界シミュレーションにより求めた結果を示す。電磁界シミュレーションによる解析は、一辺の長さが８．１ｍｍ、高さ（半田ボールを含む）が１．０６ｍｍの半導体パッケージについて行った。半導体パッケージの具体的な形状は、インターポーザ基板２の高さが０．１ｍｍ、ビア２４Ａの直径が０．０８ｍｍ、ビア２４Ａのランド２７の幅が０．２ｍｍ、第１および第２の配線層２２、２３の厚さが１８μｍとした。ビア２４Ａは貫通孔内に銅を充填したものとした。導電性シールド７がビア２４Ａの切断面Ｃの上半分と接触しているとすると、ビア２４Ａの１個あたりの接触面積は０．００７６ｍｍ2となる。ビアの２４Ａは１ｍｍピッチで等間隔に配置し、インターポーザ基板２の四隅にも配置した。ビア２４Ａの個数は３３個である。
【００４３】
ノイズは外部から半田ボールに給電し、半田ボールからインターポーザ基板の信号配線とビアを伝わって基板に伝搬させて終端させた。導電性シールド層、露出したビア、グランド配線、半田ボールのグランドピンは電気的に接続させた。解析周波数は９００ＭＨｚとした。磁界強度は、パッケージ中央部直上の封止樹脂層から１ｍｍの位置（基準面）で算出した。磁界シールド効果は、シールド層がある場合とない場合の基準面での磁界強度の最大値の差分から求めた。導電性シールド層の厚さはパッケージ上面および側面共に５０μｍとした。導電性シールド層の抵抗率は３０μΩｃｍであり、導電性シールド層のシート抵抗値は０．００６Ωである。
【００４４】
導電性シールド層７には、図１４に示すような識別マーク１０を形成した。文字１０Ａの太さは０．０８ｍｍであり、文字１０Ａの大きさは縦１ｍｍ、横０．７ｍｍとした。パッケージの方向を示すマーク１０Ｂは、直径を１ｍｍの円形とした。図１４に示すような識別マーク１０を、導電性シールド層７を切削することにより形成した。識別マーク１０の形成部分における導電性シールド層７の厚さを０μｍから５０μｍまで変化させ、磁界シールド効果との関係を解析した。導電性シールド層７の厚さが０μｍとき、マーク形成部分の導電性シールド層７は完全に削られて無くなった状態であり、その場合のシート抵抗値は無限大である。導電性シールド層７の厚さが５０μｍとき、マーク形成部分の導電性シールド層７は切削されておらず、その場合のシート抵抗値は０．００６Ωである。
【００４５】
【表１】
2015233164.tif 000003
【００４６】
図１６および表１に示すように、導電性シールド層７における識別マーク１０の形成部分のシート抵抗値が低いほうが、磁界シールド効果が高くなる。携帯機器で使用される半導体パッケージ１においては、９００ＭＨｚでの磁界シールド効果を３４ｄＢ以上とすることが求められる。このため、導電性シールド層７における識別マーク１０の形成部分のシート抵抗値は０．２８Ω以下とすることが好ましい。
【００４７】
上述した実施形態の半導体パッケージ１は、携帯電話や携帯情報端末等の携帯通信機器に好適である。図１７は実施形態による携帯電話を示している。図１７に示す携帯電話１００は、ＣＰＵパッケージ１０１、メモリチップパッケージ１０２、音源チップパッケージ１０３、電源チップパッケージ１０４等を有している。これらＩＣパッケージ１０１、１０２、１０３、１０４はいずれもノイズ源となる。このようなＩＣパッケージ１０１、１０２、１０３、１０４に実施形態の半導体パッケージ１を適用することによって、携帯電話１００の通信時におけるノイズを抑制することができる。
【００４８】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４９】
１…半導体パッケージ、２…インターポーザ基板、３…半田ボール、４…半導体チップ、５…封止樹脂層、６…ＦＢＧＡ、７…導電性シールド層、８…ボンディングワイヤ、２１…絶縁基板、２２…第１の配線層、２２Ａ…グランド配線、２３…第２の配線層、２３Ａ…グランド配線、２４…ビア、２４Ａ…切断面を有するビア、２５…導体層、２６…穴埋め材、２７，２７１…ランド、２８，２９…半田レジスト層。
【図１】
2015233164.tif 000004
【図２】
2015233164.tif 000005
【図３】
2015233164.tif 000006
【図４】
2015233164.tif 000007
【図５】
2015233164.tif 000008
【図６】
2015233164.tif 000009
【図７】
2015233164.tif 000010
【図８】
2015233164.tif 000011
【図９】
2015233164.tif 000012
【図１０】
2015233164.tif 000013
【図１１】
2015233164.tif 000014
【図１２】
2015233164.tif 000015
【図１３】
2015233164.tif 000016
【図１４】
2015233164.tif 000017
【図１５】
2015233164.tif 000018
【図１６】
2015233164.tif 000019
【図１７】
2015233164.tif 000020