(57)【要約】【課題】半導体装置のリーク電流を抑制する技術を提供する。【解決手段】この半導体装置は、半導体により形成される半導体層と、電気絶縁性を有し、前記半導体層の一部を覆う絶縁層と、前記半導体層上に形成され、前記半導体層の電子親和力と０．５ｅＶ以上の仕事関数を有し、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層と、前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層と、を含み；前記第１の電極層のうち、前記半導体層と接する部分の端部と、前記第２の電極層との距離が０．２μｍ以上である。【選択図】図１
2015204332.tif 000002
【特許請求の範囲】
【請求項１】
半導体により形成される半導体層と、
電気絶縁性を有し、前記半導体層の一部を覆う絶縁層と、
前記半導体層上に形成され、前記半導体層の電子親和力と０．５ｅＶ以上の仕事関数を有し、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層と、
前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層と、
を含み、
前記第１の電極層のうち、前記半導体層と接する部分の端部と、
前記第２の電極層との距離が０．２μｍ以上である、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記絶縁層と前記第２の電極層との距離が０．２μｍ以上である、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記絶縁層の側壁を覆う前記第１の電極層の膜厚は、前記側壁以外の前記絶縁層を覆う前記第１の電極層の膜厚以上である、半導体装置。
【請求項４】
請求項１から請求項３のいずれか１項に記載の半導体装置であって、
前記絶縁層の側壁は、前記半導体層の表面に対して傾斜している傾斜面を有する、半導体装置。
【請求項５】
請求項４に記載の半導体装置であって、
前記傾斜面の角度は、前記半導体層の表面に対して１３５°以上１８０°未満である、半導体装置。
【請求項６】
請求項１から請求項５のいずれか１項に記載の半導体装置であって、
前記半導体層と接する第１の電極層は、ニッケルから形成される、半導体装置。
【請求項７】
請求項１から請求項５のいずれか１項に記載の半導体装置であって、
前記第１の電極層は、複数層から構成される、半導体装置。
【請求項８】
請求項１から請求項７のいずれか１項に記載の半導体装置であって、
前記第２の電極層は、主にアルミニウムから形成される、半導体装置。
【請求項９】
請求項１から請求項８までのいずれか１項に記載の半導体装置であって、
前記第１の電極層と前記第２の電極層との間に、金属の拡散を抑制する第３の電極層を備える、半導体装置。
【請求項１０】
請求項９に記載の半導体装置であって、
前記第３の電極層は複数層から構成される、半導体装置。
【請求項１１】
請求項９または請求項１０に記載の半導体装置であって、
前記第３の電極層は、モリブデン、バナジウム、チタンおよび窒化チタンからなる群より選ばれた少なくとも1種の金属またはその合金を含む、半導体装置。
【請求項１２】
請求項１から請求項１１のいずれか１項に記載の半導体装置であって、
前記第１の電極層の膜厚は、０．１μｍ以上である、半導体装置。
【請求項１３】
請求項９から請求項１１のいずれか１項に従属する請求項１２、ならびに請求項９から請求項１１のいずれか１項に記載の半導体装置であって、
前記第３の電極層の膜厚は、０．１μｍ以上である、半導体装置。
【請求項１４】
請求項１から請求項１３のいずれか１項に記載の半導体装置であって、
前記半導体層は、主に窒化ガリウムから形成される、半導体装置。
【請求項１５】
請求項１から請求項１４のいずれか１項に記載の半導体装置であって、
積層方向から投影したときに、前記第２の電極層と前記絶縁層とが離れている、半導体装置。
【請求項１６】
半導体層を形成する工程と、
電気絶縁性を有し、前記半導体層の一部を覆う絶縁層を形成する工程と、
前記半導体層上に形成され、前記半導体層の電子親和力と０．５ｅＶ以上の仕事関数を有し、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層を形成する工程と、
前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層を形成する工程と、
を含み、
前記第１の電極層のうち、前記半導体層と接する部分の端部と、
前記第２の電極層との距離が０．２μｍ以上となる、半導体装置の製造方法。
【請求項１７】
請求項１６に記載の半導体装置の製造方法であって、
前記第１の電極層を形成する方法は、蒸着法であって、ターゲットの放射方向に対して前記半導体層が載置されるステージを斜めにセットし、前記ステージを公転および自転させながら行なう方法である、半導体装置の製造方法。
【請求項１８】
請求項１６に記載の半導体装置の製造方法であって、
前記第１の電極層を形成する方法は、スパッタ法であって、ターゲットに印加する電力の一部を、バイアス電力として前記半導体層が載置されるステージに印加する方法である、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
半導体装置（半導体デバイス、半導体素子）として、ショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）として機能する半導体装置が知られている。ショットキーバリアダイオードには、耐圧の向上を目的として、フィールドプレート構造を採用したものがある（例えば、特許文献１から４）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−７６８６６号公報
【特許文献２】特開２００９−７６８７４号公報
【特許文献３】特開２０１０−５６１００号公報
【特許文献４】国際公開第２０１０／０１６３８８号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このショットキーバリアダイオードをプリント基板などに実装したり、回路部品として用いる場合などには、ボンディング用ワイヤを形成するためのパッド電極や引き出し配線用の電極として、ショットキー電極の上にＡｌやＣｕなどの比較的抵抗率の低い金属材料を含んでなる厚い配線層を形成する。しかし、実際にフィールドプレート構造を備えるショットキーバリアダイオードにこのような配線層を作製する場合、半導体の耐圧が設計値よりも低下することを発明者らは発見した。
【０００５】
図１６は、実際に半導体を作製した場合の半導体９００の模式図である。図１６において、半導体装置９００は、半導体層２と、半導体層２の表面に対して傾斜している側面ｗを有する絶縁層３と、絶縁層３に積層されたショットキー電極４と、ショットキー電極４に積層された配線層５を備える。
【０００６】
図１６に示すとおり、側面ｗの上に積層されたショットキー電極４の部分ｐは、その他のショットキー電極４の部分に比べて、膜厚が薄くなる。このため、半導体装置９００を長時間使用した場合や、半導体装置９００を高温環境下で使用した場合、膜厚が薄くなったショットキー電極４の部分ｐにおいて配線層５の材料がショットキー電極４内に拡散した後、半導体層２まで到達することがある。この結果、配線層５の材料として、ショットキー電極４の材料よりも仕事関数の低い材料を使用している場合に、膜厚が薄くなったショットキー電極４の部分ｐにおいてリーク電流が増加し、耐圧が低下するという問題が生じる。
【０００７】
このため、上記問題を解決する方法であって、上記の方法とは異なった方法が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
【課題を解決するための手段】
【０００８】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
【０００９】
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、半導体により形成される半導体層と、電気絶縁性を有し、前記半導体層の一部を覆う絶縁層と、前記半導体層上に形成され、前記半導体層の電子親和力と０．５ｅＶ以上の仕事関数を有し、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層と、前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層と、を含み；前記第１の電極層のうち、前記半導体層と接する部分の端部と、前記第２の電極層との距離が０．２μｍ以上である。この形態の半導体装置によれば、第１の電極層と半導体層とが接する部分の端部への第２の電極層の材料の到達を抑制できる。このため、長時間使用した場合や高温環境下で使用した場合におけるリーク電流の増加が抑制できる。
【００１０】
（２）上述の半導体装置において、前記絶縁層と前記第２の電極層との距離が０．２μｍ以上であるとしてもよい。この形態の半導体装置によれば、リーク電流の増加が抑制できる。
【００１１】
（３）上述の半導体装置において、前記絶縁層の側壁を覆う前記第１の電極層の膜厚は、前記側壁以外の前記絶縁層を覆う前記第１の電極層の膜厚以上であるとしてもよい。この形態の半導体装置によれば、リーク電流の増加が抑制できる。
【００１２】
（４）上述の半導体装置において、前記絶縁層の側壁は、前記半導体層の表面に対して傾斜している傾斜面を有するとしてもよい。この形態の半導体装置によれば、第１の電極層と半導体層とが接する部分の端部における電界の集中が緩和できる。
【００１３】
（５）上述の半導体装置において、前記傾斜面の角度は、前記半導体層の表面に対して１３５°以上１８０°未満であるとしてもよい。この形態の半導体装置によれば、第１の電極層と半導体層とが接する部分の端部における電界の集中がより緩和できる。
【００１４】
（６）上述の半導体装置において、前記半導体層と接する第１の電極層は、ニッケルから形成されるとしてもよい。
【００１５】
（７）上述の半導体装置において、前記第１の電極層は、複数層から構成されるとしてもよい。
【００１６】
（８）上述の半導体装置において、前記第２の電極層は、主にアルミニウムから形成されるとしてもよい。
【００１７】
（９）上述の半導体装置において、前記第１の電極層と前記第２の電極層との間に、金属の拡散を抑制する第３の電極層を備えるとしてもよい。
【００１８】
（１０）上述の半導体装置において、前記第３の電極層は複数層から構成されるとしてもよい。
【００１９】
（１１）上述の半導体装置において、前記第３の電極層は、モリブデン、バナジウム、チタンおよび窒化チタンからなる群より選ばれた少なくとも1種の金属またはその合金を含むとしてもよい。
【００２０】
（１２）上述の半導体装置において、前記第１の電極層の膜厚は、０．１μｍ以上であるとしてもよい。
【００２１】
（１３）上述の半導体装置において、前記第３の電極層の膜厚は、０．１μｍ以上であるとしてもよい。
【００２２】
（１４）上述の半導体装置において、前記半導体層は、主に窒化ガリウムから形成されるとしてもよい。
【００２３】
（１５）上述の半導体装置において、積層方向から投影したときに、前記第２の電極層と前記絶縁層とが離れているとしてもよい。
【００２４】
（１６）本発明の他の形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、半導体層を形成する工程と、電気絶縁性を有し、前記半導体層の一部を覆う絶縁層を形成する工程と、前記半導体層上に形成され、前記半導体層の電子親和力と０．５ｅＶ以上の仕事関数を有し、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層を形成する工程と、前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層を形成する工程と、を含み；前記第１の電極層のうち、前記半導体層と接する部分の端部と、前記第２の電極層との距離が０．２μｍ以上となる製造方法である。この製造方法により製造された半導体装置によれば、リーク電流の増加が抑制できる。
【００２５】
（１７）上述の半導体装置の製造方法において、前記第１の電極層を形成する方法は、蒸着法であって、ターゲットの放射方向に対して前記半導体層が載置されるステージを斜めにセットし、前記ステージを公転および自転させながら行なう方法としてもよい。この形態の半導体装置の製造方法によれば、絶縁層の側面に形成される第１の電極層が薄く形成されることを回避することができ、均一な膜厚で、または、側面のほうを厚く形成することができる。このため、リーク電流の増加が抑制できる。
【００２６】
（１８）上述の半導体装置の製造方法において、前記第１の電極層を形成する方法は、スパッタ法であって、ターゲットに印加する電力の一部を、バイアス電力として前記半導体層が載置されるステージに印加する方法としてもよい。この形態の半導体装置の製造方法によれば、絶縁層の側面に形成される第１の電極層が薄く形成されることを回避することができ、均一な膜厚で、または、側面のほうを厚く形成することができる。このため、リーク電流の増加が抑制できる。
【００２７】
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、上述の半導体装置を備える電気機器、上述の半導体装置を製造する製造装置などの形態で実現することができる。
【発明の効果】
【００２８】
本願発明によれば、第１の電極層と半導体層とが接する部分の端部への第２の電極層の材料の到達を抑制できる。このため、長時間使用した場合や高温環境下で使用した場合におけるリーク電流の増加が抑制できる。
【図面の簡単な説明】
【００２９】
【図１】第１実施形態における半導体装置１０の構成を模式的に示す断面図である。
【図２】半導体装置１０の製造方法を示す工程図である。
【図３】基板１１０の上に半導体層１２０が形成された構成を示す模式図である。
【図４】半導体層１２０上に絶縁層１８０が形成された構成を示す模式図である。
【図５】開口部１８５が形成された構成を示す模式図である。
【図６】ショットキー電極１９２が形成された構成を示す模式図である。
【図７】バリアメタル層１７０と配線層１６０が形成された構成を示す模式図である。
【図８】半導体装置１０を＋Ｚ軸方向から見た模式図である。
【図９】半導体装置１０を拡大した模式図である。
【図１０】逆方向バイアス印加時における電流−電圧特性よりリーク電流を評価した結果を示すグラフである。
【図１１】第２実施形態における半導体装置２０の構成を模式的に示す断面図である。
【図１２】第３実施形態における半導体装置３０の構成を模式的に示す断面図である。
【図１３】第４実施形態における半導体装置４０の構造を模式的に示す断面図である。
【図１４】第５実施形態における半導体装置５０の構造を模式的に示す断面図である。
【図１５】半導体装置５０を＋Ｚ軸方向から見た模式図である。
【図１６】実際に半導体を作製した場合の半導体９００の模式図である。
【発明を実施するための形態】
【００３０】
Ａ．第１実施形態:
Ａ−１．半導体装置の構成:
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。
【００３１】
図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
【００３２】
半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０は、縦型ショットキーバリアダイオードである。半導体装置１０は、基板１１０と、半導体層１２０と、配線層１６０と、バリアメタル層１７０と、絶縁層１８０と、ショットキー電極１９２と、裏面電極１９８とを備える。なお、「発明を実施するための形態」における「ショットキー電極」が、「課題を解決するための手段」における「第１の電極層」に相当する。同様に、「配線層」が「第２の電極層」に相当し、「バリアメタル層」が「第３の電極層」に相当する。
【００３３】
半導体装置１０の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体層である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）をドナーとして含有するｎ型半導体層である。窒化ガリウム（ＧａＮ）から主に形成されるとは、モル分率において、窒化ガリウム（ＧａＮ）を９０％以上含有することを示す。
【００３４】
半導体装置１０の半導体層１２０は、Ｘ軸およびＹ軸に沿って広がるｎ型半導体層である。本実施形態では、半導体層１２０は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）をドナーとして含有する。半導体層１２０は、基板１１０の＋Ｚ軸方向側に積層されている。半導体層１２０は、界面１２１を有する。界面１２１は、半導体層１２０が広がるＸＹ平面に沿うとともに＋Ｚ軸方向を向いた面である。界面１２１の少なくとも一部は、曲面であってもよいし、起伏を有してもよい。本実施形態において、半導体層１２０の膜厚は１０μｍであり、ドナー濃度は１×１０16ｃｍ-3である。
【００３５】
半導体装置１０の絶縁層１８０は、電気絶縁性を有し、半導体層１２０の界面１２１を被覆する。絶縁層１８０は、第１の絶縁層１８１と、第２の絶縁層１８２とを備える。
【００３６】
絶縁層１８０における第１の絶縁層１８１は、酸化アルミニウム（Ａｌ2Ｏ3）から形成され、半導体層１２０の界面１２１に接する層である。本実施形態では、第１の絶縁層１８１の厚みは、１００ｎｍである。絶縁層１８０における第２の絶縁層１８２は、二酸化ケイ素（ＳｉＯ2）から形成される。本実施形態では、第２の絶縁層１８２の厚みは、５００ｎｍである。
【００３７】
絶縁層１８０には、第１の絶縁層１８１および第２の絶縁層１８２を貫通する開口部１８５が形成されている。開口部１８５は、ウエットエッチングにより形成される。
【００３８】
半導体装置１０のショットキー電極１９２は、導電性を有し、半導体層１２０の界面１２１にショットキー接合された電極である。本実施形態では、ショットキー電極１９２は、半導体層１２０側から順に、ニッケル（Ｎｉ）から形成されるニッケル層１９３と、パラジウム（Ｐｄ）から形成されるパラジウム層１９４とを備える。本実施形態において、ニッケル層１９３の膜厚と、パラジウム層１９４の膜厚は、それぞれ１００ｎｍである。本明細書において、ショットキー電極とは、半導体層１２０の電子親和力とショットキー電極として用いられる金属の仕事関数との差が、０．５ｅＶ以上の電極をいう。
【００３９】
本実施形態では、ショットキー電極１９２は、開口部１８５の一部分を占める半導体層１２０の界面１２１と、開口部１８５の一部分を占める絶縁層１８０の側面と、絶縁層１８０の＋Ｚ軸方向側の面の一部とを覆う導体層である。このようにすることにより、ショットキー電極１９２は、半導体層１２０との間に絶縁層１８０を挟むフィールドプレート構造を形成する。なお、フィールドプレート構造とは、一つないしは複数の電極が接続され、半導体層の表面から半導体層上に設けられた絶縁層の表面にかけて配置されることで、電極と半導体層とが接触する部分の端部における電界を緩和するために設けられた構造をいう。本実施形態では、ショットキー電極が、半導体層に形成され、絶縁層の表面まで延伸することにより、フィールドプレート電極として機能するフィールドプレート構造となっている。
【００４０】
半導体装置１０のバリアメタル層１７０は、金属の拡散を抑制するために設けられた層である。バリアメタル層１７０は、ショットキー電極１９２の上に形成される。
【００４１】
バリアメタル層１７０は、主にモリブデン（Ｍｏ）から形成される。なお、主にモリブデン（Ｍｏ）から形成されるとは、モル分率において、モリブデン（Ｍｏ）を９０％以上含有することを示す。本実施形態において、バリアメタル層１７０の膜厚は、１００ｎｍである。
【００４２】
半導体装置１０の配線層１６０は、ショットキーバリアダイオードをプリント基板などに実装したり、回路部品として用いる場合などにおいて、ボンディング用ワイヤを形成するためのパッド電極や引き出し配線用の電極としてショットキー電極の上に設けられた層であり、ショットキー電極層よりも抵抗が小さくなるよう、Ａｌ、Ａｕ、Ｃｕなどの比較的抵抗率の低い金属材料を含み厚く設けることが多い。半導体装置１０の配線層１６０は、バリアメタル層１７０の上に形成される。配線層１６０は、半導体装置１０を他の半導体装置と接続する配線と接続するための層である。配線層１６０は、主にアルミニウム（Ａｌ）から形成される層である。主にアルミニウム（Ａｌ）から形成されるとは、モル分率において、アルミニウム（Ａｌ）を９０％以上含有することを示す。本実施形態において、配線層１６０は、アルミニウム（Ａｌ）にケイ素（Ｓｉ）が１％添加されたアルミニウムシリコン（ＡｌＳｉ）から形成される。本実施形態において、配線層１６０の膜厚は、４μｍである。配線層１６０、バリアメタル層１７０、およびショットキー電極１９２が、ショットキーバリアダイオードのアノード電極となる。
【００４３】
半導体装置１０の裏面電極１９８は、基板１１０の−Ｚ軸方向側にオーミック接合された電極である。本実施形態では、裏面電極１９８は、チタン（Ｔｉ）から成る層にアルミニウムシリコン（ＡｌＳｉ）から成る層を積層（Ｔｉが基板側）した後に熱処理によって合金化した電極である。
【００４４】
Ａ−２．半導体装置の製造方法:
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、製造者は、工程Ｐ１１０において、エピタキシャル成長によって基板１１０の上に半導体層１２０を形成する。
【００４５】
図３は、基板１１０の上に半導体層１２０が形成された構成を示す模式図である。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、基板１１０上に半導体層１２０を形成する。
【００４６】
半導体層１２０を形成した後（工程Ｐ１１０）、製造者は、工程Ｐ１２０において、半導体層１２０の界面１２１の上に、絶縁層１８０を形成する。
【００４７】
図４は、半導体層１２０上に絶縁層１８０が形成された構成を示す模式図である。
【００４８】
製造者は、半導体層１２０の界面１２１の上に、まず、絶縁層１８０として酸化アルミニウム（Ａｌ2Ｏ3）から形成される第１の絶縁層１８１を形成する。本実施形態では、製造者は、ＡＬＤ(Atomic Layer Deposition）法によって第１の絶縁層１８１を形成する。
【００４９】
次に、製造者は、第２の絶縁層１８２を形成する。第２の絶縁層１８２は、二酸化ケイ素（ＳｉＯ2）から形成される。本実施形態では、製造者は、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法によって第２の絶縁層１８２を形成する。
【００５０】
絶縁層１８０を形成した後（工程Ｐ１２０）、製造者は、工程Ｐ１３０において、絶縁層１８０に、ウエットエッチングを用いて開口部１８５を形成する。本実施形態では、製造者は、フォトリソグラフィによって絶縁層１８０の上にマスクを形成した後、ウエットエッチングによって絶縁層１８０の一部を除去することによって、開口部１８５を形成する。
【００５１】
図５は、開口部１８５が形成された構成を示す模式図である。本実施形態において、開口部１８５の側面である絶縁層１８０の側壁Ｌは、半導体層１２０に対して角度θ（９０°＜θ＜１８０°）となるように傾斜している。つまり、本実施形態において、側壁Ｌは傾斜面である。ショットキー電極１９２のうち、絶縁層１８０と接する部分を端部Ｑとすると、端部Ｑと後に形成する配線層１６０との距離を十分に保つ観点から、角度θの下限は、１３５°以上が好ましく、１５０°以上がより好ましい。一方、θの上限は、端部Ｑにおいて絶縁層１８０の耐圧を十分に確保する観点から、１８０°未満が好ましく、１７０°以下がより好ましい。本実施形態において、角度θは１５０°である。なお、絶縁層１８０の側壁Ｌは、半導体層１２０に対して垂直（θ＝９０°）であってもよい。
【００５２】
開口部１８５を形成した後（工程Ｐ１３０）、製造者は、工程Ｐ１４０において、絶縁層１８０の開口部１８５から露出した半導体層１２０の界面１２１に、ショットキー電極１９２として、まずニッケル層１９３を形成し、その後、パラジウム層１９４を形成する。
【００５３】
図６は、ショットキー電極１９２が形成された構成を示す模式図である。本実施形態では、製造者は、ショットキー電極１９２をリフトオフ法によって形成する。具体的には、製造者は、フォトリソグラフィによってショットキー電極１９２が積層される部分以外の絶縁層１８０の上にマスクを形成した後、絶縁層１８０および開口部１８５の上にニッケル層１９３とパラジウム層１９４とをこの順にＥＢ(Electron Beam）蒸着し、その後、ショットキー電極１９２を残して、絶縁層１８０からマスクを除去する。本実施形態では、開口部１８５の一部分を占める半導体層１２０の界面１２１と、開口部１８５の一部分を占める絶縁層１８０の側壁Ｌと、絶縁層１８０の＋Ｚ軸方向側の面の一部とを覆うように、ショットキー電極１９２が形成される。
【００５４】
ショットキー電極１９２を形成する際の蒸着は、ターゲットの放射方向に対して半導体層１２０が載置されるステージを斜めにセットし、ステージを公転および自転させながら行なうことが好ましい。このようにすることにより、側壁Lにおけるショットキー電極１９２の膜厚が薄くなることを回避することができ、均一な膜厚で、または、側面のほうを厚く形成することができる。このため、長時間使用した場合や高温環境下で使用した場合におけるリーク電流の増加が抑制できる。
【００５５】
また、ショットキー電極１９２の形成方法として、スパッタ法を採用してもよく、スパッタ法を用いる場合は、ターゲットに印加する電力の一部を、バイアス電力として半導体層１２０が載置されるステージに印加する方法が好ましい。このようにすることにより、絶縁層１８０の側壁Ｌを覆うショットキー電極１９２の膜厚を、側壁Ｌ以外の絶縁層１８０を覆うショットキー電極１９２の膜厚以上とすることができる。このため、長時間使用した場合や高温環境下で使用した場合におけるリーク電流の増加が抑制できる。
【００５６】
リフトオフ法以外の他のショットキー電極１９２の形成方法として、絶縁層１８０と開口部１８５にショットキー電極１９２を形成した後に、フォトレジストによるマスクパタンを形成し、不要な部分をエッチングやイオンミリングなどを用いて除去する方法など、他の方法を採用してもよい。
【００５７】
ショットキー電極１９２の端部と開口部１８５の開口端部との距離ｒを、図６に示す。フィールドプレート構造による電界の緩和効果を十分に得る観点、および、後に形成するバリアメタル層１７０および配線層１６０の半導体層１２０への拡散による半導体装置１０の素子としての特性が劣化することを抑制する観点から、距離ｒの下限は、好ましくは２μｍ以上であり、より好ましくは５μｍ以上であり、さらに好ましくは１０μｍ以上である。一方、距離ｒが長すぎる場合、半導体装置１０のサイズが大きくなり、製造コストが増大する。このため、距離ｒの上限は、１ｍｍ以下が好ましい。本実施形態において、距離ｒは１０μｍとする。
【００５８】
その後、ショットキー電極１９２と絶縁層１８０との界面を安定化させるため、窒素雰囲気において４００℃３０分の熱処理を行なう。この熱処理は必須ではないが、行なうほうがショットキー電極１９２と絶縁層１８０との界面を安定化させる観点から好ましい。
【００５９】
ショットキー電極１９２を形成した後（工程Ｐ１４０）、製造者は、工程Ｐ１５０において、ショットキー電極１９２の上に、バリアメタル層１７０をスパッタ法により積層する。バリアメタル層１７０は、モリブデン（Ｍｏ）から形成される。なお、バリアメタル層はモリブデン（Ｍｏ）に限らず、バナジウム（Ｖ）やチタン（Ｔｉ）、窒化チタン（ＴｉＮ）など、他の材料であってもよい。つまり、バリアメタル層は、モリブデン、バナジウム、チタンおよび窒化チタンからなる群より選ばれた少なくとも1種の金属またはその合金を含むとしてもよい。また、バリアメタル層は単層ではなく、例えば、窒化チタン（ＴｉＮ）／チタン（Ｔｉ）（分母側がショットキー電極側。以下、この段落において同じ）やチタン（Ｔｉ）／窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）／バナジウム（Ｖ）、バナジウム（Ｖ）／モリブデン（Ｍｏ）、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）／チタン（Ｔｉ）などの積層構造としてもよい。
【００６０】
バリアメタル層１７０を積層した後（工程Ｐ１５０）、製造者は、工程Ｐ１６０において、配線層１６０を積層する。配線層１６０についても、スパッタ法により積層する。本実施形態において、配線層１６０は、アルミニウムシリコン（ＡｌＳｉ）から形成される。なお、配線層の材質は、アルミニウムシリコン（ＡｌＳｉ）に限らず、アルミニウム（Ａｌ）や、主にアルミニウム（Ａｌ）から形成されるアルミニウム銅（ＡｌＣｕ）やアルミニウムシリコン銅（ＡｌＳｉＣｕ）、または金（Ａｕ）や銅（Ｃｕ）などアルミニウム（Ａｌ）以外の材料であってもよい。また、配線層は、単層ではなく、積層構造としてもよい。
【００６１】
本実施の形態において、配線層１６０はバリアメタル層１７０の形成後に連続して形成されている。すなわち、スパッタ法を用いてモリブデン（Ｍｏ）の層と、アルミニウムシリコン（ＡｌＳｉ）の層が連続して形成されている。
【００６２】
スパッタ法により、バリアメタル層１７０と配線層１６０とを積層した後、フォトレジストによりマスクパタンを形成する。このとき、マスクパタンは、工程Ｐ１４０において形成されたショットキー電極１９２全体を覆うように形成される。その後、フォトレジストで覆われた部分以外の部分を塩素系のドライエッチングにより除去し、バリアメタル層１７０と配線層１６０とを形成する。なお、バリアメタル層１７０および配線層１６０の形成方法として、例えば、スパッタ法の代わりにＥＢ蒸着法を用いる方法や、エッチングは用いずに、フォトレジストによりマスクパタンを形成した後に電極材料を積層しリフトオフ法を用いて形成する方法など、他の方法を採用してもよい。
【００６３】
図７は、バリアメタル層１７０と配線層１６０が形成された構成を示す模式図である。ショットキー電極１９２の端部と配線層１６０の端部との距離ｓを、図７に示す。ショットキー電極１９２の絶縁層１８０からの剥離を十分に抑制する観点から、距離ｓの下限は、３μｍ以上が好ましく、５μｍ以上がより好ましく、１０μｍ以上がさらに好ましい。一方、距離ｓが長すぎる場合、半導体装置１０のサイズが大きくなり、製造コストが増大する。このため、距離ｓの上限は、１ｍｍ以下が好ましい。本実施形態において、距離ｓは１０μｍとする。
【００６４】
配線層１６０を形成した後（工程Ｐ１６０）、製造者は、工程Ｐ１７０において、基板１１０の−Ｚ軸方向側に裏面電極１９８を形成する。本実施形態では、製造者は、基板１１０の−Ｚ軸方向側にチタン（Ｔｉ）から成る層を蒸着によって形成し、その上にアルミニウムシリコン（ＡｌＳｉ）から成る層を蒸着によってさらに形成し、これらの層を熱処理によって合金化することによって、裏面電極１９８を形成する。熱処理により、裏面電極１９８のコンタクト抵抗を低減できる。本実施形態において、熱処理は、窒素雰囲気において４００℃３０分行なわれる。なお、裏面電極の形成はスパッタ法を用いても良い。
【００６５】
これらの工程を経て、半導体装置１０が完成する。
【００６６】
図８は、半導体装置１０を＋Ｚ軸方向から見た模式図である。絶縁層１８０は、半導体層１２０に対して傾斜している傾斜面を備え（図７についても参照）、端部１８３は、半導体層１２０側の絶縁層１８０の端部を示し、端部１８４は、配線層１６０側の絶縁層１８０の端部を示す。半導体装置１０は、絶縁層１８０の少なくとも一部をショットキー電極１９２が覆い、ショットキー電極１９２を配線層１６０が覆う構成となっている。
【００６７】
図９は、半導体装置１０を拡大した模式図である。本実施形態において、ニッケル層１９３の膜厚と、パラジウム層１９４の膜厚と、バリアメタル層１７０の膜厚は、それぞれ１００ｎｍである。このため、端部Ｑと配線層１６０との距離ｄは、０．２μｍ以上となる。本実施の形態では距離ｄは、０．３μｍである。
【００６８】
また、本実施形態において、絶縁層１８０と配線層１６０との距離ｅは０．２μｍ以上である。本実施の形態では距離ｅは、０．３μｍである。
【００６９】
Ａ−３．電流−電圧特性の評価:
図１０は、逆方向バイアス印加時における電流−電圧特性よりリーク電流を評価した結果を示すグラフである。逆バイアス印加時における電流−電圧特性とは、半導体装置のアノード側、すなわち配線層１６０にマイナス電圧を印加したときの電流−電圧特性をいう。縦軸は、電圧を−２００Ｖ印加したときの、逆方向におけるリーク電流の値（Ａ／ｃｍ2）である。図１０の評価試験では、半導体装置として複数の試作例を用意し、これらの試作例を４００℃の窒素雰囲気中に３０分間保持する前と後において、電流−電圧特性を測定し、比較を行った。
【００７０】
試作例１は、第１実施形態における半導体装置１０である。ショットキー電極１９２として、半導体層１２０側から順に、ニッケル層１９３（膜厚：１００ｎｍ）とパラジウム層１９４（膜厚：１００ｎｍ）とバリアメタル層１７０（膜厚：１００ｎｍ）とをそれぞれ備える。本実施形態における端部Ｑ（図９参照）から配線層１６０までの距離は、０．３μｍである。
【００７１】
試作例２は、ショットキー電極として、ニッケル層（膜厚：１００ｎｍ）のみを備える。ショットキー電極の構成以外は、半導体装置１０と同じである。本実施形態における端部Ｑから配線層１６０までの距離は、０．２μｍである。
【００７２】
試作例３は、ショットキー電極として、ニッケル層（膜厚：５０ｎｍ）のみを備える。ショットキー電極の構成以外は、半導体装置１０と同じである。このため、本実施形態における端部Ｑから配線層１６０までの距離は、０．１５μｍである。
【００７３】
図１０は、左側から順に、試作例１、２、３の試験前後の電流−電圧特性の評価結果である。図１０において、試験前の評価結果を左側に示し、試験後の評価結果を右側に示す。
【００７４】
図１０の評価結果から、試作例１では試験前後の電流値が変化しないのに対して、試作例２では約５倍増加し、試作例３では約１０4倍と大幅に増加したことがわかる。なお、試作例２の耐圧は試作例１と同等で低下しなかったのに対し、試作例３では耐圧の低下も同時に見られた。また、同じ試作例を用いて順方向バイアス印加時（アノード側をプラス電圧として印加）における電流−電圧特性を測定したが、試験前後の電流値はいずれも変化しなかった。
【００７５】
順方向バイアス印加時における電流−電圧特性に差が見られなかったことから、リーク電流に差が生じた要因は、逆方向バイアスを印加した場合の特有の現象による、すなわち、端部Ｑ付近に発生する電界集中によると考えられる。つまり、試作例３では、試験後にリーク電流が大幅に増加しているのに対し、本発明の実施形態である試作例１では、リーク電流が増加せず、試作例２でもリーク電流の増加が大幅に抑制されていることがわかる。換言すれば、端部Ｑから配線層１６０までの距離を０．２μｍ以上とすることにより、配線層１６０の材料の半導体層１２０への到達を抑制され、半導体装置のショットキー電極と半導体層とが接する部分の端部におけるリーク電流の増加が抑制できることが、この評価結果からわかる。
【００７６】
Ｂ．第２実施形態：
図１１は、第２実施形態における半導体装置２０の構成を模式的に示す断面図である。第1実施形態における半導体装置１０と比較して、第２実施形態における半導体装置２０は、ショットキー電極とバリアメタル層と配線層が異なるが、それ以外は同じである。
【００７７】
本実施形態において、ショットキー電極２９２は、膜厚が１００ｎｍのニッケルから形成される。バリアメタル層２７０は、ショットキー電極２９２の上に、膜厚が１００ｎｍのモリブデンから形成される。
【００７８】
本実施形態において、配線層２６０は、アルミニウム（Ａｌ）にケイ素（Ｓｉ）および銅（Ｃｕ）がそれぞれ０．５％添加されたアルミニウムシリコン銅（ＡｌＳｉＣｕ）から形成され、膜厚は４μｍである。本発明として、このような形態としてもよい。
【００７９】
Ｃ．第３実施形態：
図１２は、第３実施形態における半導体装置３０の構成を模式的に示す断面図である。第２実施形態における半導体装置２０と比較して、バリアメタル層とショットキー電極と配線層が異なるが、それ以外は同じである。半導体装置３０は、ショットキー電極２９２の上のみに、ショットキー電極２９３と、バリアメタル層３７０とを備え、配線層３６０は、半導体層１２０側にバリアメタル層３７２を備えている。
【００８０】
本実施形態において、配線層３６０は、アルミニウム（Ａｌ）にケイ素（Ｓｉ）が１％添加されたアルミニウムシリコン（ＡｌＳｉＣｕ）から形成され、膜厚は４μｍである。また、バリアメタル層３７２は、膜厚が２００ｎｍの窒化チタン（ＴｉＮ）から形成される。
【００８１】
バリアメタル層３７０は、モリブデン（Ｍｏ）から形成され、膜厚は１０ｎｍである。ショットキー電極２９３は、パラジウム（Ｐｄ）から形成され、膜厚は１００ｎｍである。本発明として、このような形態としてもよい。なお、モリブデン（Ｍｏ）の膜厚は１０ｎｍ以上でも、例えば２０ｎｍでも同様の結果が得られている。
【００８２】
Ｄ．第４実施形態：
図１３は、第４実施形態における半導体装置４０の構造を模式的に示す断面図である。第３実施形態における半導体装置３０と比較して、バリアメタル層と配線層が異なるが、それ以外は同じである。バリアメタル層は、ショットキー電極２９３上に形成されているバリアメタル層３７０だけでなく、配線層４６０の下方にもバリアメタル層４７０が積層されている。
【００８３】
本実施形態において、バリアメタル層４７０として、バリアメタル層３７０側から順に、チタン（Ｔｉ）から形成されるチタン層４７１（厚み：１０ｎｍ）、窒化チタン（ＴｉＮ）から形成される窒化チタン層４７２（厚み：２００ｎｍ）、チタン（Ｔｉ）から形成されるチタン層４７３（厚み：１０ｎｍ）が積層され、その上に配線層４６０となるアルミニウムシリコン（ＡｌＳｉ）から形成されるアルミニウムシリコン層（厚み：４μｍ）が積層されている。本発明として、このような形態としてもよい。なお、チタン層４７１の膜厚は５ｎｍおよび２０ｎｍでも、同様の結果が得られている。
【００８４】
Ｅ．第５実施形態：
図１４は、第５実施形態における半導体装置５０の構造を模式的に示す断面図である。第１実施形態と比較して、ショットキー電極と、バリアメタル層と、配線層とが異なるが、それ以外は同じである。
【００８５】
本実施形態において、ショットキー電極５９２として、ニッケル（Ｎｉ）から形成されるニッケル層（膜厚：１００ｎｍ）が形成され、その上に、バリアメタル層５７０として、モリブデン（Ｍｏ）から形成されるモリブデン層（膜厚：１００ｎｍ）が形成される。
【００８６】
本実施形態において、モリブデン層の上に、バリアメタル層５７２として、窒化チタン（ＴｉＮ）から形成される窒化チタン層（膜厚：２００ｎｍ）が形成され、その上に、配線層５６０として、アルミニウムシリコン（ＡｌＳｉ）から形成されるアルミニウムシリコン層（膜厚：４μｍ）が形成される。
【００８７】
本実施形態において、バリアメタル層５７２と配線層５６０は、端部Ｑより内側に形成される。具体的には、端部Ｑと配線層５６０との距離が０．２μｍ以上となるように形成される。このようにすることにより、配線層５６０の材料の半導体層１２０への到達を抑制できる。また、本実施形態によれば、角度θの制御は厳密性を要さず、また、ショットキー電極の形成方法を選択する際の選択肢が広がる。
【００８８】
図１５は、半導体装置５０を＋Ｚ軸方向から見た模式図である。絶縁層１８０は、半導体層１２０に対して傾斜している傾斜面を備え（図１４についても参照）、端部１８３と端部１８４については、第１実施形態における半導体装置１０と同じである。しかし、配線層５６０は、ショットキー電極５９２の一部のみを覆う構成となっており、かつ、端部１８３よりも内側に配する構成となっている。換言すると、積層方向から投影したときに、配線層５６０と絶縁層１８０とが離れている構成となっている。
【００８９】
Ｆ.その他の実施形態:
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【００９０】
上述の実施形態において、絶縁層の各層を形成する手法は、ＡＬＤ法やＣＶＤ法に限らず、スパッタ法や塗布法などであってもよい。
【００９１】
上述の実施形態において、ショットキー電極、バリアメタル層、配線層の形成は、ショットキー電極を形成した後に、バリアメタル層、配線層を連続して形成する方法や、ショットキー電極とバリアメタル層を連続して形成した後に配線層、または、更なるバリアメタル層と配線層を形成する方法について説明したが、この方法に限られず、例えば、ショットキー電極、バリアメタル層、配線層を個別に形成してもよい。
【００９２】
上述の実施形態において、半導体装置は、バリアメタル層を備えているが、バリアメタル層を備えていなくてもよい。また、配線層は、アルミニウム（Ａｌ）や金（Ａｕ）などの単層でもよく、バリアメタル層を含む積層構造でもよい。
【００９３】
上述の実施形態における、絶縁層、配線層、バリアメタル層、ショットキー電極の組み合わせが、リーク電流の増加の抑制および各層の密着性の観点から好ましい組み合わせであるが、他の組み合わせとしてもよい。
【００９４】
上述の実施形態において、絶縁層は酸化シリコン（ＳｉＯ2）／酸化アルミニウム（Ａｌ2Ｏ3）を用いたが、これに限られず、単層や上記以外の積層構造であってもよい。絶縁層としては、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ジルコニウム（ＺｒＯ2）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ2）などが挙げられる。
【００９５】
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ2Ｏ3）、炭化ケイ素（ＳｉＣ）などであってもよい。
【００９６】
上述の実施形態において、ｎ型半導体層に含まれるドナーは、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
【００９７】
上述の実施形態において、ショットキー電極の材質は、パラジウム（Ｐｄ）／ニッケル（Ｎｉ）（ニッケルが半導体層側）、またはニッケル（Ｎｉ）に限らず、他の積層構造および単層であってもよい。例えば、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）などの単層であってもよい。また、積層構造としては、例えば、白金（Ｐｔ）／ニッケル（Ｎｉ）や、モリブデン（Ｍｏ）／パラジウム（Ｐｄ）／ニッケル（Ｎｉ）（ニッケルが半導体層側）が挙げられる。
【００９８】
上述の実施形態において、半導体装置としてショットキーバリアダイオードを用いたが、これに限らず、ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）やＨＦＥＴ（hetero-FET）などでショットキー電極によってフィールドプレート構造が形成されたショットキー電極を用いた半導体装置に用いてもよい。
【００９９】
上述の実施形態において、裏面電極の材質は、チタン（Ｔｉ）およびアルミニウムシリコン（ＡｌＳｉ）の合金に限らず、アルミニウム（Ａｌ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）などの他の金属であってもよい。
【符号の説明】
【０１００】
１０…半導体装置
２０…半導体装置
３０…半導体装置
４０…半導体装置
５０…半導体装置
１１０…基板
１２０…半導体層
１２１…界面
１６０…配線層
１７０…バリアメタル層
１８０…絶縁層
１８１…第１の絶縁層
１８２…第２の絶縁層
１８３…端部
１８４…端部
１８５…開口部
１９２…ショットキー電極
１９３…ニッケル層
１９４…パラジウム層
１９８…裏面電極
２６０…配線層
２７０…バリアメタル層
２９２…ショットキー電極
２９３…ショットキー電極
３６０…配線層
３７０…バリアメタル層
３７２…バリアメタル層
４６０…配線層
４７０…バリアメタル層
４７１…チタン層
４７２…窒化チタン層
４７３…チタン層
５６０…配線層
５７０…バリアメタル層
５７２…バリアメタル層
５９２…ショットキー電極
９００…半導体
Ｌ…側壁
Ｑ…端部
ｒ…距離
ｓ…距離
ｄ…距離
ｅ…距離
【図１】
2015204332.tif 000003
【図２】
2015204332.tif 000004
【図３】
2015204332.tif 000005
【図４】
2015204332.tif 000006
【図５】
2015204332.tif 000007
【図６】
2015204332.tif 000008
【図７】
2015204332.tif 000009
【図８】
2015204332.tif 000010
【図９】
2015204332.tif 000011
【図１０】
2015204332.tif 000012
【図１１】
2015204332.tif 000013
【図１２】
2015204332.tif 000014
【図１３】
2015204332.tif 000015
【図１４】
2015204332.tif 000016
【図１５】
2015204332.tif 000017
【図１６】
2015204332.tif 000018