(57)【要約】      （修正有）【課題】コネクタの劣化などにより通信に障害が生じることがない記録装置を提供する。【解決手段】データを記録保持する記録部と、データを伝送する伝送路として機能する導波管構成部と、導波管構成部と通信を行う通信部と、データの前記記録部への入出力を制御するメモリコントローラとを備える記録装置である。【選択図】図１
2015073146.tif 000002
【特許請求の範囲】
【請求項１】
データを記録保持する記録部と、
前記データを伝送する伝送路として機能する導波管構成部と、
前記導波管構成部と通信を行う通信部と、
前記データの前記記録部への入出力を制御するメモリコントローラと
を備える
記録装置。
【請求項２】
前記導波管構成部は、他の前記記録装置が備える前記導波管構成部と連結することにより導波管を構成する
請求項１に記載の記録装置。
【請求項３】
前記導波管構成部は、複数の前記記録装置が積み重ねられることにより連結して導波管を構成する
請求項２に記載の記録装置。
【請求項４】
積み重ねた際に前記導波管構成部が連結するように位置を固定する位置固定部をさらに備える
請求項１に記載の記録装置。
【請求項５】
前記導波管構成部に電力伝送を行うためのコイルが設けられている
請求項１に記載の記録装置。
【請求項６】
前記通信部と前記導波管構成部間の通信はミリ波帯を用いて行われる
請求項１に記載の記録装置。
【請求項７】
前記通信部と前記導波管構成部構成間の通信はマイクロ波帯を用いて行われる
請求項１に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、記録装置に関する。
【背景技術】
【０００２】
現在、フラッシュ型半導体メモリなどを内部に収納した記録装置としては、ＳＤカードと称されるもの、ＵＳＢメモリと称されるもの、半導体メモリチップを複数以上収納したＨＤＤ（Hard Disc Drive）と、取り付け互換をもったＳＳＤ（Solid State Drive）と称されるものなどがある（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１２６２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしそれらの装置は、ネットワークや他の装置との接続はコネクタの物理的な抜き差しを前提としているため、むき出しになっているコネクタの耐久性が低いという問題がある。また、コネクタの抜き差しに対する耐久性にも問題がある。さらに、静電気、コネクタ部腐食などの問題もある。これらの問題が生じるとネットワーク、他の装置との通信が不可能となってしまう。
【０００５】
本技術はこのような問題点に鑑みなされたものであり、コネクタの劣化などにより通信に障害が生じることがない記録装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、第１の技術は、データを記録保持する記録部と、データを伝送する伝送路として機能する導波管構成部と、導波管構成部と通信を行う通信部と、データの記録部への入出力を制御するメモリコントローラとを備える記録装置である。
【発明の効果】
【０００７】
本技術によれば、コネクタの劣化などにより通信が不能となったり、通信に障害が生じることがない記録装置を実現することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、データバスシステムの構成を示すブロック図である。
【図２】図２Ａは、データバスシステムを用いたラックシステムの第１の例の外観図であり、図２Ｂは第１の例のラックシステムの構成を示すブロック図である。
【図３】図３Ａは、データバスシステムを用いたラックシステムの第２の例の外観図であり、図３Ｂは第２の例のラックシステムの構成を示すブロック図である。
【図４】図４は、複数のラックシステムをデータセンタの外観図である。
【図５】図５Ａは、メモリカートリッジの上面斜視図であり、図５Ｂは、メモリカートリッジの底面斜視図である。
【図６】図６は、メモリカートリッジの分解斜視図である。
【図７】図７は、メモリカートリッジの分解斜視図である。
【図８】図８は、導波管構成部の接続状態およびコイルの構成を示すメモリカートリッジの断面図である。
【図９】図９Ａは、メモリカートリッジにおける位置固定部の構成を示す上面斜視図であり、図９Ｂは、メモリカートリッジにおける位置固定部の構成を示す底面斜視図である。
【図１０】メモリカートリッジの構成を示すブロック図である。
【図１１】導波管とメモリカートリッジの接続状態の第１の例を示す図である。
【図１２】導波管とメモリカートリッジの接続状態の第２の例を示す図である。
【図１３】導波管とメモリカートリッジの接続状態の第３の例を示す図である。
【図１４】本技術の変形例に係る導波管構成部を示す図である。
【発明を実施するための形態】
【０００９】
以下、本技術の実施の形態について図面を参照しながら説明する。なお、説明は以下の順序で行う。
＜１．実施の形態＞
［１−１．データバスシステムの構成］
［１−２．記録装置の構成］
［１−３．バスと記録装置の接続］
＜２．変形例＞
【００１０】
＜１．実施の形態＞
［１−１．データバスシステムの構成］
まず、本実施の形態に係る記録装置であるメモリカートリッジが使用されるデータバスシステム１の構成について説明する。図１はデータバスシステム１の構成を示すブロック図である。データバスシステム１は、管理装置２、記録装置としての複数のメモリカートリッジ３、３、３・・、およびバスとしての導波管４とから構成されている。
【００１１】
管理装置２は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）およびＲＯＭ（Read Only Memory）などから構成される制御部、各種データやプログラムなどを記憶保持する記憶部、ユーザからの入力を受け付ける入力部などからなるパーソナルコンピュータ等の情報処理装置である。
【００１２】
ＲＯＭには、ＣＰＵにより読み込まれ動作されるプログラムなどが記憶されている。ＲＡＭは、ＣＰＵのワークメモリとして用いられる。ＣＰＵは、ＲＯＭに記憶されたプログラムに従い様々な処理を実行してコマンドの発行を行うことによって管理装置２自体、データバスシステム１全体、各メモリカートリッジ３の管理制御を行う。
【００１３】
バスとしての導波管４は、管理装置２と複数のメモリカートリッジ３との間の伝送路として機能するものである。本技術においては、マイクロ波帯またはミリ波帯を利用した無線通信により導波管４とメモリカートリッジ３間の通信が行われる。
【００１４】
マイクロ波とは、周波数が３００ＭＨｚ程度〜３００ＧＨｚ程度、波長が１ｍから１００μｍ程度の電波である。また、ミリ波とは、周波数が３０-３００ＧＨｚ程度、波長が１ー１０ｍｍ程度の電波である。周波数が高いマイクロ波またはミリ波の電波を利用することにより、高速のデータレートでの無線通信が可能となる。
【００１５】
マイクロ波またはミリ波の特性としては、波長が短いためアンテナなどの小型化が可能である、電波の指向性が高いため、通信相手の方向にだけ電波を送信し、他の方向への電波の干渉を抑えることが可能であることなどが挙げられる。よって、空間中の機器同士が互いに干渉することなく効率よくデータ通信を行うことが可能となる。
【００１６】
本技術においては、バスとして高周波用伝送線路である導波管４が用いられている。導波管とは、光、電波などの伝送に用いられる、円形または方形の断面を持つ金属製の管である。電波は、導波管の中に、導波管の形状や寸法、波長（周波数）に応じた電磁界を形成しながら導波管の中を伝播する。
【００１７】
なお、本技術においては、メモリカートリッジ３は導波管構成部５０１を備え、複数のメモリカートリッジ３が積み重ねられ、それらが備える導波管構成部５０１が連結することにより導波管４が構成される。この導波管４の構成についての詳細な説明は後述する。
【００１８】
メモリカートリッジ３は、例えば、データを記録保持し、外部に出力することができるフラッシュ型半導体メモリを内部に内蔵したカートリッジである。メモリカートリッジ３は、マイクロ波またはミリ波を利用した無線通信によってバスとしての導波管４との通信を行う。
【００１９】
データバスシステム１は、以上のように構成されている。このデータバスシステム１は例えば、大規模サーバ、データセンタ、クラウド・コンピューティング用データセンタなどのシステムに用いられる。
【００２０】
次に、このデータバスシステム１を用いた具体的実施例を、データセンタなどとして用いられるラックシステムを例にして説明する。
【００２１】
図２Ａは、データバスシステム１が用いられるラックシステムの第１の外観例を示す図である。図２Ａの例においては、ラック１０に縦３列、横３列、奥行き２８個の合計２５２個のメモリカートリッジ３が収納されている。ただし、このメモリカートリッジ３の数はあくまで一例であり、その数に限定されるものではない。バスとしての導波管４は、ラックに収納されたメモリカートリッジ３が積み重ねられることにより構成される。
【００２２】
図２Ｂは、データバスシステム１を用いたラックシステムの構成を示す図である。ラック１０の背面側などに設けられているバスとしての導波管４は、非接触通信イーサネットモジュール１１を介してイーサネットスイッチ１２に接続されている。イーサネットスイッチ１２は、外部の機器と有線または無線で接続して、データの送受信を行う中継デバイスである。そして、イーサネットスイッチ１２とファイルサーバ１３とがＦＣ（Fiber Channel）を介して接続されている。さらにＦＣを介してファイルサーバ１３がコアルータに接続されている。コアルータとは、基幹となるネットワーク内でデータの伝送および中継に使用されるルータであり、大規模なデータセンタや通信システムなどで利用されるものである。
【００２３】
図３Ａはデータバスシステム１が用いられるラックシステムの第２の外観例を示す図である。図３Ａの例では、ラック２０内に縦に４１４（２５２＋１６２）個のメモリカートリッジ３が並んだ列が３列並んで収納されている。ただし、このメモリカートリッジ３の数はあくまで一例であり、その数に限定されるものではない。バスとしての導波管４は、ラックに収納されたメモリカートリッジ３が積み重ねられることにより構成される。
【００２４】
図３Ｂはデータバスシステム１を用いたラックシステムの構成を示す図である。導波管４とイーサネットスイッチ２２が非接触通信イーサネットモジュール２１により接続されている。そして、イーサネットスイッチ２２とＦＣスイッチ２３とがＦＣを介して接続されている。さらにＦＣを介してＦＣスイッチ２３がコアルータに接続されている。
【００２５】
このようなラックシステムにおけるネットワークは例えばＶＬＡＮ（Virtual Local Area Network）を用いて構築される。メモリカートリッジ３には一つ一つにＩＰ（Internet Protocol）アドレスが割り当てられている。ＩＰアドレスを用いることにより多数のメモリカートリッジ３の中から所望のメモリカートリッジを特定することが可能となっている。
【００２６】
なお、ラックとしては例えば１９インチラックが用いられる。１９インチラックとは、機器類を複数、集中的に収容する為の規格化されたラックであり、機器取り付け用の支柱のネジの水平間隔が１９インチと定められているものである。１９インチラックは、通信機器、映像機器、音響機器などの収容に広く用いられている。実際には、図４に示されるように、多数のラックシステムを用いることにより大規模ラックシステムが構築される。
【００２７】
多数のラックシステムにより大規模ラックシステムを構成する場合、格納されているメモリカートリッジ３の数も大量になるため、メモリカートリッジ３の状態を確認するのは多くの手間と時間を要することとなる。そこで、メモリカートリッジ３内に収納された不揮発性半導体メモリ３１３のデータ保持状態と再生性能を定期的に検査し、その状態を外部に通知する機能として図４に示されるようにラックに状態チェックアラート２５を設けるようにしてもよい。さらに、状態に問題があるメモリカートリッジ３の位置をユーザに通知するためにカートリッジに通知アラート２６を設けるようにしてもよい。
【００２８】
［１−２．メモリカートリッジの構成］
次に記録装置であるメモリカートリッジ３の構成について説明する。図５はメモリカートリッジ３の外観構成を示す図である。図５Ａは、メモリカートリッジ３の上面斜視図であり、図５Ｂは底面斜視図である。
【００２９】
メモリカートリッジ３は上側ケース３０１と下側ケース３０２とにより、略直方体状に構成されている。上側ケース３０１には、前方および後方に合計４つの積み重ね位置決め凹部３０３が形成されている。積み重ね位置決め凹部３０３は、上側ケース３０１の端部を切り欠くようにして形成されている。また、下側ケース３０２の底面の前方および後方には、積み重ね位置決め凹部３０３の数と同じく４つの積み重ね位置決め凸部３０４が設けられている。なお、積み重ね位置決め凹部３０３および積み重ね位置決め凸部３０４の数は４つに限られるものではない。
【００３０】
積み重ね位置決め凹部３０３と積み重ね位置決め凸部３０４の位置は対応しており、メモリカートリッジ３を積み重ねた際に、上に位置するメモリカートリッジ３の積み重ね位置決め凸部３０４が下に位置するメモリカートリッジ３の積み重ね位置決め凹部３０３に入り込むこととなる。これによって、積み重ねたメモリカートリッジ３の位置が固定されることとなる。
【００３１】
上側ケース３０１には上側滑り止め部３０５が形成されている。また、下側ケース３０２の底面には下側滑り止め部３０６が形成されている。上側滑り止め部３０５および下側滑り止め部３０６は、細かい多数の凹凸が形成されており、ユーザがメモリカートリッジ３をラックから引き抜く場合などにユーザの手がメモリカートリッジ３から滑るのを防止するものである。
【００３２】
また、下側ケース３０２の底面および側面にかけて複数の切り欠き部３０７が形成されている。切り欠き部３０７は、メモリカートリッジ３をラックに収納する際の位置決めや安定した状態でラック内に固定するために用いられるものである。
【００３３】
メモリカートリッジ３の前方側面には、通信用開口３０８が設けられている。通信用開口３０８は、メモリカートリッジ３とバスとしての導波管４とを接続するケーブルが挿通するためのものである。
【００３４】
また、上側ケース３０１の上面には、導波管構成部５０１が挿通するための上側導波管挿通穴３０９が形成されている。
【００３５】
また、下側ケース３０２の底面には、導波管構成部５０１が挿通するための下側導波管挿通穴３１０が形成されている。上側ケース３０１の上側導波管挿通穴３０９と下側ケース３０２の下側導波管挿通穴３１０は、一つの導波管構成部５０１が挿通するように鉛直方向（メモリカートリッジの厚み方向）に対応した位置に形成されている。
【００３６】
図６は、メモリカートリッジ３の分解図である。また、図７は、メモリカートリッジ３を図６とは異なる角度から見た場合における分解図である。
【００３７】
メモリカートリッジ３内には、下側基板３１１、下側不要輻射シールド３１２、不揮発性半導体メモリ３１３、中間基板３１４、光補助給電レンズ３１７、上側基板３１８、放熱シート３１９、上側不要輻射シールド３２１、回路部３２２、レックアンレック３２３、非接触タグＲＦＩＤ（Radio Frequency Identification）３２４および導波管構成部５０１が設けられている。
【００３８】
メモリカートリッジ３の内部の底側には下側基板３１１が設けられている。下側基板３１１の下面には下側不要輻射シールド３１２が設けられている。不要輻射とは、例えば電子機器などにおいて急峻な電流変化や電圧変化により発生する電磁界、電磁波や不要な電波などであり、周囲の電子装置を誤動作させたり、データ、信号などにノイズを与えてしまうおそれがあるものである。下側不要輻射シールド３１２は、例えば、銅又はニッケルなどの所定の金属により構成されており、その不要輻射を防ぐために設けられている。
【００３９】
下側基板３１１上には、複数の不揮発性半導体メモリ３１３が設けられている。この不揮発性半導体メモリ３１３に各種データが保存される。
【００４０】
下側基板３１１の上方には中間基板３１４が複数の基板ネジ３１５に支持されることにより設けられている。中間基板３１４上には不揮発性半導体メモリ３１３が設けられている。この不揮発性半導体メモリ３１３は下側基板３１１上に設けられているものと同様のものである。
【００４１】
中間基板３１４上には、メモリカートリッジ３と導波管４を接続するためのカートリッジ側コネクタ３１６が設けられている。メモリカートリッジ３と導波管４との接続については後述する。さらに、中間基板３１４には、光補助給電レンズ３１７が設けられている。
【００４２】
中間基板３１４の上方には、上側基板３１８が複数の基板ネジ３１５に支持されることにより設けられている。上側基板３１８上には不揮発性半導体メモリ３１３が設けられている。この不揮発性半導体メモリ３１３は下側基板３１１および中間基板３１４上に設けられているものと同様のものである。
【００４３】
さらに、上側基板３１８上には放熱シート３１９が設けられている。放熱シート３１９は、一対の脚部３２０を備えており、その脚部３２０で下側不要輻射シールド３１２上に起立する形で設けられている。メモリカートリッジ３内部において発生する熱は放熱シート３１９に伝達され、放熱シート３１９から放出される。
【００４４】
上側ケース３０１の内面側には上側不要輻射シールド３２１が設けられている。上側不要輻射シールド３２１は、上述した下側不要輻射シールド３１２と同様に銅又はニッケルなどの所定の金属により構成されており、その不要輻射を防ぐために設けられている。
【００４５】
また、メモリカートリッジ３内には、電源制御部、メモリコントローラなどとしての処理を行う回路部３２２が設けられている。さらに、メモリカートリッジ３内にはレックアンレック３２３が設けられている。
【００４６】
さらに、図７に示されるように、メモリカートリッジ３内には非接触タグＲＦＩＤ３２４が設けられている。非接触タグＲＦＩＤ３２４は、個々のメモリカートリッジ固有の識別データを記憶し、非接触通信技術により読み取り装置などと交信し、個々のメモリカートリッジ３を識別するためのものである。なお、図には現れていないが、メモリカートリッジ３に電力供給を行うための電池もメモリカートリッジ３内に設けられている。
【００４７】
導波管構成部５０１は、筒状に形成されており、下側ケース３０２の下側導波管挿通穴３１０から上側ケース３０１の上側導波管挿通穴３０９にかけて挿通するように設けられている。導波管構成部５０１には非接触給電に用いるコイル５０２が巻きつけられている。コイル５０２は、例えば、フェライトなどの磁性材料からなるリッツ線で構成されている。
【００４８】
導波管構成部５０１は、複数のメモリカートリッジが積み重ねられた状態において連結することにより１本の導波管４を構成する。導波管構成部５０１は誘電体により構成されている。または、金属製の導波管である場合には導波管構成部の内部に誘電体が充填されている。
【００４９】
図８は、導波管構成部５０１とコイル５０２の構成について説明するためのカートリッジ３の断面図である。なお、説明の便宜上、メモリカートリッジ３内の導波管構成部５０１およびコイル５０２以外の構成の図示は省略する。
【００５０】
図８においては、ラック内において積み重ねられた２つのメモリカートリッジとして第１メモリカートリッジ３Ａ、第２メモリカートリッジ３Ｂが示されている。なお、ここでは、第１メモリカートリッジ３Ａが送電側であり、第２メモリカートリッジ３Ｂが受電側であるとして説明を行う。ただし、積み重ねられるメモリカートリッジが２つに限られるものでなく、図８は説明の便宜上２つのメモリカートリッジを示したものである。
【００５１】
第１メモリカートリッジ３Ａには導波管構成部５０１Ａが設けられている。同様に、第２メモリカートリッジ３Ｂには導波管構成部５０１Ｂが設けられている。図８に示されるようにメモリカートリッジが積み重ねられることにより、導波管構成部５０１Ａと導波管構成部５０１Ｂが連結して一つの導波管４を構成する。
【００５２】
導波管構成部５０１Ａには、コイル５０２Ａが設けられている。同様に、導波管構成部５０１Ｂにはコイル５０２Ｂが設けられている。コイル５０２Ａおよびコイル５０２Ｂは、送電用コイルおよび受電用コイルとして機能するものである。送電側である第１メモリカートリッジ３Ａのコイル５０２Ａには、交流信号を発生させる交流電源５０３が接続されている。コイル５０２Ａを通じて第２メモリカートリッジ３Ｂへ非接触で電力を伝送する。
【００５３】
一方、受電側である第２メモリカートリッジ３Ｂのコイル５０２Ｂには、抵抗素子５０４、ダイオード５０５、交流信号を直流信号に変換する整流回路５０６が接続されている。コイル５０２Ｂを通じて第１メモリカートリッジ３Ａから非接触で電力の供給を受ける（受電）。
【００５４】
第１メモリカートリッジ３Ａと第２メモリカートリッジ３Ｂとを導波管構成部５０１Ａと導波管構成部５０１Ｂが連なるように積み重ねることにより、第１メモリカートリッジ３Ａのコイル５０２と第２メモリカートリッジ３Ｂのコイル５０２とが接近する。第１メモリカートリッジ３Ａのコイル５０２Ａと第２メモリカートリッジ３Ｂのコイル５０２Ｂとを接近させて磁界を共鳴させることで、第１メモリカートリッジ３Ａからから第２メモリカートリッジ３Ｂへ非接触給電で電力を送ることができる。共鳴を利用し、共鳴している対象にのみ電力伝送を行うことができる。なお、非接触給電には、磁界を共鳴させて給電を行う磁界共鳴方式の他に、電磁誘導方式、電波方式もあり、本技術において適用可能であれば、磁界共鳴方式以外の方式を採用してもよい。
【００５５】
このように、メモリカートリッジ３にコイル５０２を設け、メモリカートリッジ３を複数連ねて、隣接するメモリカートリッジ３間で電力伝送を行うことにより、ラックに格納するメモリカートリッジ３全ての電力を供給することができる。
【００５６】
メモリカートリッジ３を積み重ねた際に、導波管構成部５０１が連なって導波管４を構成するためにはメモリカートリッジ３をずれることなく正確に積み重ねる必要がある。
【００５７】
そこで、例えば、図８および図９に示されるように、導波管構成部５０１の上端を上側ケース３０１からわずかに突出させ、さらに、導波管構成部の下端をわずかに下側ケース３０２内に位置するように構成する。
【００５８】
こうすることにより、メモリカートリッジ３を積み重ねた際に、下に位置するメモリカートリッジ３の導波管構成部５０１の上端が上に位置するメモリカートリッジ３の下端に入り込むこととなる。これにより、導波管構成部５０１の位置が合った状態でメモリカートリッジ３を積み重ねることができる。この機構は特許請求の範囲における位置固定部に相当するものである。
【００５９】
なお、図５に示されている、上側ケース３０１に設けられた積み重ね位置決め凹部３０３と、下側ケース３０２の底面に設けられた積み重ね位置決め凸部３０４はメモリカートリッジ３をずれることなく正確に積み重ねるためのものであるため、導波管構成部５０１の位置を合わせる機構としても機能する。
【００６０】
なお、メモリカートリッジ３内における導波管部５０１と回路部３２２などとの接続はマイクロ波またはミリ波による無線通信で行われる。したがって、電気的接点の劣化、腐食などにより通信に不具合が生じることがない。
【００６１】
図１０は、メモリカートリッジ３の機能ブロック図である。メモリカートリッジ３は、不揮発性半導体メモリアレイ３５１、電源制御部３５２、給電部３５３、メモリコントローラ３５４、通信部３５５およびＲＦＩＣ３５６とから構成されている。
【００６２】
不揮発性半導体メモリアレイ３５１は、複数の不揮発性半導体メモリからなるものである。この不揮発性半導体メモリアレイ３５１に各種データが保存される。
【００６３】
給電部３５３は、上述した電力伝送のためのコイル５０２、交流電源５０３、抵抗素子５０４、ダイオード５０５、整流回路５０６などの電力伝送用の構成からなるものである。給電部３５３は、メモリカートリッジ３内の各部に電力供給を行うため、電源制御部３５２に接続されている。給電部３５３で受電した電力は電源制御部３５２を介してメモリカートリッジ３の各部に供給される。なお、予備の電力源としてメモリカートリッジ３内に電池を設けてもよい。
【００６４】
メモリコントローラ３５４は、不揮発性半導体メモリアレイ３５１へのデータの書き込み処理、データの読み出し処理を行うものである。メモリコントローラ３５４は、さらにアクセス単位ごとに誤り検出・訂正処理などを行うものであってもよい。
【００６５】
通信部３５５は、ＴＸモジュール、ＲＸモジュールを備え、バスとしての導波管４を構成する導波管構成部５０１との通信を行うものである。
【００６６】
ＲＦＩＣ３５６は、非接触状態で通信を行う機能を有するものである。通信相手となるリーダライタの出力する電波あるいは磁界をアンテナで受信し、電力に変換してメモリに格納されたＩＤ（識別情報）などをリーダライタに対して出力し、また外部から入力するデータをメモリコントローラ３５４に出力する処理などを実行する。さらに、ＩＤなどの識別情報による認証処理などのデータ処理機能を備えた構成であってもよい。
【００６７】
なお、電源制御部３５２、メモリコントローラ３５４は、例えば、回路部により所定のプログラムが実行されることにより実現されてもよい。また、プログラムによって実現されるのみでなく、それぞれの機能を有するハードウェアによる専用の回路などを組み合わせて実現されてもよい。
【００６８】
以上のようにしてメモリカートリッジ３が構成されている。
【００６９】
［１−３．バスと記録装置の接続］
次に、バスとしての導波管４と記録装置としてのメモリカートリッジ３におけるデータの送受信について説明する。図１１は、複数のメモリカートリッジ３を積み重ねることによりバスとしての導波管４が構成され、データの送受信が可能となっている状態である。また、図１２は、複数のメモリカートリッジ３によりバスとしての導波管４が構成され、カートリッジＢがリピータのように機能することにより、カートリッジＡおよびカートリッジＣとのデータの送受信が可能となっている状態である。なお、図１１、図１２、図１３においては、３つのメモリカートリッジ、メモリカートリッジＡ、Ｂ、Ｃが示されているがメモリカートリッジの数はこれに限られるものではない。
【００７０】
メモリカートリッジ３内には上述したように下側基板３１１、中間基板３１４、上側基板３１８が設けられているが、図１１乃至図１３においては、説明の便宜上基板３０とする。基板３０には、導波管部５０１と基板３０をカップリングさせるカプラ４０が設けられている。
【００７１】
カートリッジ３は、基板３０上に送信用モジュールであるＴＸモジュールと受信用モジュールであるＲＸモジュールからなる通信部３５５を備える。カートリッジ３が備えるＴＸモジュールは、ベースバンド電気信号をミリ波に周波数変換して出力するモジュールである。ＴＸモジュールによって、メモリカートリッジに記憶されたデータがミリ波として導波管に出力される。また、導波管においてミリ波信号として伝送されたデータはＲＸモジュールにおける周波数変換によりベースバンド電気信号に変換されメモリカートリッジ３の不揮発性メモリに供給される。このようにしてメモリカートリッジ３における導波管４を介したデータの伝送が行われる。
【００７２】
図１３は、メモリカートリッジ３内部の基板３０のカプラ４０と導波管４とを接続させる導波管結合部５０を備え、ミリ波ケーブル６０でカプラ４０と導波管結合部５０とを接続することによりデータの送受信を可能とする例である。図１１、図１２の例と比較して構造は若干複雑になるが、基板の配置自由度を高めることができる。
【００７３】
＜２．変形例＞
以上、本技術の実施の形態について具体的に説明したが、本技術は上述の実施の形態に限定されるものではなく、本技術の技術的思想に基づく各種の変形が可能である。
【００７４】
実施の形態では、導波管構成部５０１に給電用のコイル５０２が設けられている形態を用いて説明を行った。しかし、図１４に示されるように導波管構成部５０１にコイルを設けない構成とすることも可能である。この場合、メモリカートリッジを積み重ねて、導波管構成部５０１を接続することにより一つの導波管を構成することは実施の形態と同様である。メモリカートリッジ３への電力供給のためにメモリカートリッジ３内部に電池を設ける必要がある。
【００７５】
また、本技術は以下のような構成も取ることができる。
（１）
データを記録保持する記録部と、
前記データを伝送する伝送路として機能する導波管構成部と、
前記導波管構成部と通信を行う通信部と、
前記データの前記記録部への入出力を制御するメモリコントローラと
を備える
記録装置。
（２）
前記導波管構成部は、他の前記記録装置が備える前記導波管構成部と連結することにより導波管を構成する
前記（１）に記載の記録装置。
（３）
前記導波管構成部は、複数の前記記録装置が積み重ねられることにより連結して導波管を構成する
前記（２）に記載の記録装置。
（４）
積み重ねた際に前記導波管構成部が連結するように位置を固定する位置固定部をさらに備える
前記（１）から（３）のいずれかに記載の記録装置。
（５）
前記導波管構成部に電力伝送を行うためのコイルが設けられている
前記（１）から（４）のいずれかに記載の記録装置。
（６）
前記通信部と前記導波管構成部間の通信はミリ波帯を用いて行われる
前記（１）から（５）のいずれかに記載の記録装置。
（７）
前記通信部と前記導波管構成部構成間の通信はマイクロ波帯を用いて行われる
前記（１）から（６）のいずれかに記載の記録装置。
【符号の説明】
【００７６】
３・・・・・・・・記録装置
４・・・・・・・・導波管
３１３・・・・・・不揮発性半導体メモリ
３５４・・・・・・メモリコントローラ
３５５・・・・・・通信部
５０１・・・・・・導波管構成部
５０２・・・・・・コイル
【図１】
2015073146.tif 000003
【図８】
2015073146.tif 000004
【図１０】
2015073146.tif 000005
【図１１】
2015073146.tif 000006
【図１２】
2015073146.tif 000007
【図１３】
2015073146.tif 000008
【図１４】
2015073146.tif 000009
【図２】
2015073146.tif 000010
【図３】
2015073146.tif 000011
【図４】
2015073146.tif 000012
【図５】
2015073146.tif 000013
【図６】
2015073146.tif 000014
【図７】
2015073146.tif 000015
【図９】
2015073146.tif 000016