(57)【要約】【課題】酸化物半導体を用いた整流特性の良い非線形素子（例えば、ダイオード）を提供する。【解決手段】水素濃度が５×１０１９／ｃｍ３以下である酸化物半導体を有する薄膜トランジスタにおいて、酸化物半導体に接するソース電極の仕事関数φｍｓと、酸化物半導体に接するドレイン電極の仕事関数φｍｄと、酸化物半導体の電子親和力χが、φｍｓ≦χ＜φｍｄの関係になるように構成する。また、薄膜トランジスタのゲート電極とドレイン電極を電気的に接続することで、さらに整流特性の良い非線形素子を実現することができる。【選択図】図４
2015092601.tif 000002
【特許請求の範囲】
【請求項１】
抵抗素子と、
ダイオードと、
第１の電位を供給することができる機能を有する第１の配線と、
第２の電位を供給することができる機能を有する第２の配線と、
信号線と、有し、
前記抵抗素子の第１の端子は、前記第２の配線と電気的に接続され、
前記抵抗素子の第２の端子は、前記信号線と電気的に接続され、
前記ダイオードの第１の端子は、前記信号線と電気的に接続され、
前記ダイオードの第２の端子は、前記第１の配線又は前記第２の配線と電気的に接続され、
前記ダイオードは、ダイオード接続されたトランジスタであり、
前記トランジスタは、酸化物半導体層を有し、
前記酸化物半導体層の水素濃度は、５×１０１９／ｃｍ３以下であることを特徴とする保護回路。
【請求項２】
請求項１において、
第１の容量素子と、
第２の容量素子と、を有し、
前記第１の容量素子の第１の端子と、前記第２の容量素子の第１の端子とは、前記信号線と電気的に接続されており、
前記第１の容量素子の第２の端子は、前記第１の配線と電気的に接続されており、
前記第２の容量素子の第２の端子は、前記第２の配線と電気的に接続されていることを特徴とする保護回路。
【請求項３】
抵抗素子と、
第１の電位を供給することができる機能を有する第１の配線と、
第２の電位を供給することができる機能を有する第２の配線と、
信号線と、
第１のトランジスタと、
第２のトランジスタと、を有し、
前記抵抗素子の第１の端子は、前記第２の配線と電気的に接続され、
前記抵抗素子の第２の端子は、前記信号線と電気的に接続され、
前記第１のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのソース又はドレインの他方とは、前記信号線と電気的に接続されており、
前記第２のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
前記第１のトランジスタ及び前記第２のトランジスタの各々は、酸化物半導体層を有し、
前記酸化物半導体層の水素濃度は、５×１０１９／ｃｍ３以下であることを特徴とする保護回路。
【請求項４】
請求項３において、
第３のトランジスタと、
第４のトランジスタと、を有し、
前記第３のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方と電気的に接続されており、
前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続されており、
前記第４のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記信号線と電気的に接続されていることを特徴とする保護回路。
【請求項５】
請求項１乃至４のいずれか一において、
前記酸化物半導体層のキャリア濃度は、５×１０１２／ｃｍ３以下であることを特徴とする保護回路。
【請求項６】
請求項１乃至５のいずれか一において、
前記酸化物半導体層は、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体層、又は、Ｉｎ、Ｓｎ、及びＺｎを含む酸化物半導体層であることを特徴とする保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、酸化物半導体を用いた非線形素子（例えば、ダイオード）とこれを有
する表示装置などの半導体装置に関する。更には、これらを有する電子機器に関する。
【背景技術】
【０００２】
半導体デバイスの中でダイオードには耐圧が高いこと、逆方向飽和電流が少ないことなど
が要求されている。このような要求を満たすために、炭化シリコン（ＳｉＣ）を用いたダ
イオードが検討されている。すなわち、半導体材料としての炭化シリコンは、禁制帯幅が
３ｅＶ以上であり高温での電気伝導度の制御性に優れ、シリコンより約１桁高い絶縁破壊
電界を有するため、逆方向飽和電流が少なく耐圧が高いダイオードへの適用が検討されて
いる。例えば、逆方向のもれ電流を低減した、炭化シリコンを用いたショットキーバリア
ダイオードが知られている（特許文献１参照）。
【０００３】
しかし、炭化シリコンは良質な結晶を得ることが困難であり、デバイスを作製するときの
プロセス温度が高いといった問題を有している。例えば、炭化シリコンに不純物領域を形
成するにはイオン注入法が用いられるが、ドーパントの活性化やイオン注入により誘起さ
れた結晶欠陥の回復には１５００℃以上の熱処理が必要となる。
【０００４】
また、炭素が成分として含まれていることにより、熱酸化により良質な絶縁膜を作製する
ことができないという問題がある。さらに、炭化シリコンは化学的にも極めて安定である
ため、通常のウエットエッチングが困難であるという問題を抱えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１３３８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
このように、炭化シリコンを用いるダイオードは、高耐圧、少ない逆方向飽和電流を実現
することが期待されているが、実際にこれを製造するには、非常に多くの問題が内在して
おり、実現は困難を極めている。
【０００７】
そこで本発明の一形態は、逆方向飽和電流の少ないダイオードなどの非線形素子を提供す
ることを目的とする。また、逆方向飽和電流の少ないダイオードなどの非線形素子を低い
プロセス温度（例えば、８００℃以下）で製造することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、基板上に形成される第１の電極と、第１の電極上に接して形成される
二次イオン質量分析法で検出される水素濃度が５×１０１９／ｃｍ３以下である酸化物半
導体層と、酸化物半導体層上に接して形成される第２の電極を有し、第１の電極の仕事関
数φｍａ、酸化物半導体層の電子親和力χ、第２の電極の仕事関数φｍｃが、φｍｃ≦χ
＜φｍａとなるように構成するものである。
【０００９】
本発明の一態様は、ソース電極と、ドレイン電極と、ゲート電極と、チャネルが形成され
る酸化物半導体層を有し、ソース電極とドレイン電極は、酸化物半導体層のチャネル形成
領域を間に挟んで、酸化物半導体層に接し、ゲート電極は絶縁膜を介して酸化物半導体層
のチャネル形成領域と重なり、ゲート電極とドレイン電極を電気的に接続し、ソース電極
の仕事関数φｍｓ、ドレイン電極の仕事関数φｍｄ、酸化物半導体層の電子親和力χが、
φｍｓ≦χ＜φｍｄとなるように構成するものである。
【００１０】
また、本発明の一態様は、基板上に形成される第１の電極と、第１の電極上に接して形成
される二次イオン質量分析法で検出される水素濃度が５×１０１９／ｃｍ３以下である酸
化物半導体層と、酸化物半導体層上に接して形成される第２の電極と、第１の電極、酸化
物半導体層、及び第２の電極を覆うゲート絶縁膜と、ゲート絶縁膜に接して形成され、第
１の電極、酸化物半導体層、及び第２の電極を介して対向する複数の第３の電極を有し、
複数の第３の電極は、第１の電極と接続されており、第１の電極の仕事関数φｍｄ、前記
酸化物半導体層の電子親和力χ、前記第２の電極の仕事関数φｍｓが、φｍｓ≦χ＜φｍ
ｄとなるように構成するものである。
【００１１】
具体的には、酸化物半導体層に含まれる水素の濃度が５×１０１９／ｃｍ３以下、好まし
くは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３以下となるように
、酸化物半導体層に含まれる水素若しくはＯＨ基を除去し、キャリア濃度を５×１０１４
／ｃｍ３以下、好ましくは５×１０１２／ｃｍ３以下とした酸化物半導体層を用いる。
【００１２】
また、当該酸化物半導体のエネルギーギャップを、２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上として、ドナーを形成する水素等の不純物を極力低減し、
キャリア濃度を１×１０１４／ｃｍ３以下、好ましくは１×１０１２／ｃｍ３以下となる
ようにする。
【００１３】
第１の電極材料は、例えば、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）
、鉄（Ｆｅ）または酸化インジウム錫（ＩＴＯ）を用いることができる。また、第２の電
極材料は、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、マグネシウム
（Ｍｇ）、銀（Ａｇ）またはジルコニウム（Ｚｒ）を用いることができる。
【００１４】
また、第１の電極材料や第２の電極材料として、上記材料以外に、銅、タンタル、マンガ
ン、ベリリウム、トリウムなどを用いても良い。
【００１５】
また、仕事関数φｍａと電子親和力χの差ｄφ、または、仕事関数φｍｄと電子親和力χ
の差ｄφを０．１ｅＶ以上、好ましくは０．２ｅＶ以上とすることで良好な整流特性を得
ることができる。
【００１６】
なお、本明細書において、不純物濃度は二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ  Ｉ
ｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ。以下、ＳＩＭＳともいう。）によるもので
ある。ただし、他の計測法が挙げられている場合など、特に記載がある場合にはこの限り
ではない。
【００１７】
本発明の一態様は、低いプロセス温度で作製可能な、オン電流が大きく、オフ電流が小さ
い電界効果型トランジスタ、例えば薄膜トランジスタによって構成される、微細化が可能
なダイオードなどの非線形素子を提供する。
【発明の効果】
【００１８】
微細化が可能で順方向電流が大きく、逆方向電流が非常に少ないダイオードなどの非線形
素子を得ることができる。従って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイ
オードなどの非線形素子を作製することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図２】本発明の一態様であるダイオードを説明するバンド図である。
【図３】本発明の一態様であるダイオードのシミュレーション結果を示す図である。
【図４】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図５】本発明の一態様であるダイオードのシミュレーション結果を示す図である。
【図６】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図７】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図８】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図９】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図１０】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図１１】本発明の一態様であるダイオードを説明する上面図及び断面図である。
【図１２】本発明の一態様であるダイオードの作製方法を説明する断面図である。
【図１３】本発明の一態様であるダイオードの作製方法を説明する断面図である。
【図１４】本発明の一態様である表示装置を説明する図である。
【図１５】本発明の一態様である表示装置に設けられる保護回路を説明する図である。
【図１６】本発明の一態様である電子機器を説明する図である。
【発明を実施するための形態】
【００２０】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共
通して用い、その繰り返しの説明は省略する。
【００２１】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明
瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない
。
【００２２】
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるため
に付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「
第２の」または「第３の」などと適宜置き換えて説明することができる。
【００２３】
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の
中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただ
し、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差の
ことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い
。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、
電圧を電位と読み替えてもよいこととする。
【００２４】
（実施の形態１）
本実施の形態では、酸化物半導体を用いた非線形素子の一形態として、仕事関数差を利用
したダイオードについて、図１を参照して説明する。
【００２５】
一般に、ダイオードとは、Ｐ型半導体とＮ型半導体を接合させた構造を持ち、Ｐ型半導体
の電位が、Ｎ型半導体の電位よりも高い場合に電流が流れる状態、すなわち導通状態とな
り、Ｐ型半導体の電位が、Ｎ型半導体の電位よりも低い場合にほとんど電流が流れない状
態、すなわち非導通状態（絶縁状態）となる性質を持つ。
【００２６】
ダイオードのこの性質は整流特性といわれ、ダイオードが導通状態となる方向を順方向、
非導通状態となる方向を逆方向という。また、順方向の時の電圧、電流を順方向電圧、順
方向電流といい、逆方向の時の電圧、電流を逆方向電圧、逆方向電流という。また、Ｐ型
半導体側をアノード、Ｎ型半導体側をカソードという。
【００２７】
Ｐ型半導体とＮ型半導体を同一基板上に形成するためには、それぞれに対して成膜装置や
フォトリソグラフィー工程などの加工工程が必要となるため、半導体装置の製造工程が複
雑となり、歩留まり低下や製造コスト増の要因となる。本実施の形態では、半導体として
高純度化された酸化物半導体（ｉ型若しくは実質的にｉ型とみなされるものを含む）を用
いて、ダイオードを実現する構造について説明する。
【００２８】
なお、高純度化された酸化物半導体層には、膜中に含まれる水素の濃度が５×１０１９／
ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ
３以下となるように、酸化物半導体層に含まれる水素若しくはＯＨ基を除去し、キャリア
濃度を５×１０１４／ｃｍ３以下、好ましくは５×１０１２／ｃｍ３以下としたものを含
む。
【００２９】
図１（Ａ）は、本実施の形態で示す酸化物半導体を用いたダイオードの上面図であり、図
１（Ｂ）は、図１（Ａ）におけるＡ１−Ａ２一点鎖線の断面構造に相当する。基板７０１
上に下地層として絶縁膜７０３が形成され、絶縁膜７０３上にアノードとなる導電層７０
５が形成され、導電層７０５上に高純度化された酸化物半導体層７０７が形成され、酸化
物半導体層７０７上にカソードとなる導電層７０９が形成され、導電層７０９上に絶縁膜
７１１が形成されている。この時、酸化物半導体層７０７に接し、アノードとなる導電層
７０５に使用する導電性材料の仕事関数（φｍａ）と、酸化物半導体層７０７の電子親和
力（χ）と、酸化物半導体層７０７に接し、カソードとなる導電層７０９に使用する導電
性材料の仕事関数（φｍｃ）の関係が、式１で示す関係となるようにする。
φｍｃ≦χ＜φｍａ・・・式１
【００３０】
例えば、酸化物半導体の電子親和力（χ）が４．３ｅＶである場合、酸化物半導体の電子
親和力よりも大きい仕事関数の導電性材料の例として、タングステン（Ｗ）、モリブデン
（Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）などを用いること
ができる。また、仕事関数が酸化物半導体の電子親和力以下である導電性材料の例として
、チタン（Ｔｉ）、イットリウム（Ｙ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）
、銀（Ａｇ）、ジルコニウム（Ｚｒ）などを用いることができる。
【００３１】
このように、酸化物半導体の電子親和力と仕事関数の値が異なる導電性材料を用いて、式
１を満たす構造とすることで、酸化物半導体をダイオードに用いることができる。
【００３２】
本実施の形態で示す酸化物半導体を用いたダイオードの整流特性について、図２に示すバ
ンド図を用いて説明する。図２は、高純度化された酸化物半導体８０２（ｉ型若しくは実
質的にｉ型とみなされるものを含む）に、アノード８０１とカソード８０３が接合してい
る状態を示すバンド図である。
【００３３】
なお、高純度化された酸化物半導体には、膜中に含まれる水素の濃度が５×１０１９／ｃ
ｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×１０１７／ｃｍ３
以下となるように、酸化物半導体層に含まれる水素若しくはＯＨ基を除去し、キャリア濃
度を５×１０１４／ｃｍ３以下、好ましくは５×１０１２／ｃｍ３以下としたものを含む
。
【００３４】
図２（Ａ）は、アノード８０１とカソード８０３が同電位（熱平衡状態）である時のバン
ド図を示している。フェルミレベル８１３は、カソード８０３のフェルミレベルを示して
おり、アノード８０１、カソード８０３及び酸化物半導体８０２のフェルミレベルが一致
している。準位８２０は、真空準位を示している。
【００３５】
エネルギー障壁８２１は、アノード８０１の仕事関数（φｍａ）と酸化物半導体８０２の
電子親和力（χ）のエネルギー差（φｍａ−χ）を示している。また、エネルギー障壁８
２３は、カソード８０３の仕事関数（φｍｃ）と酸化物半導体８０２の電子親和力（χ）
のエネルギー差（φｍｃ−χ）を示している。
【００３６】
アノード８０１の仕事関数（φｍａ）が酸化物半導体８０２の電子親和力（χ）より大き
いため、エネルギー障壁８２１は正の値となる。このため、アノード８０１に存在する電
子は、エネルギー障壁８２１に阻まれ、酸化物半導体８０２の伝導帯８２２にほとんど移
動することができない。
【００３７】
一方、カソード８０３の仕事関数（φｍｃ）が酸化物半導体８０２の電子親和力（χ）以
下であるため、エネルギー障壁８２３が負の値となり、カソード８０３に存在する電子は
、酸化物半導体８０２の伝導帯８２２に容易に移動することができる。
【００３８】
ただし、アノード８０１とカソード８０３が同電位（熱平衡状態）の場合は、上に凸の伝
導帯端が電子移動の障壁となり、電子はアノード８０１へ移動できない。つまり、アノー
ド８０１とカソード８０３の間に電流は流れない。
【００３９】
図２（Ｂ）は、アノード８０１に正の電圧（順方向電圧）が印加された状態を示すバンド
図である。アノード８０１に正の電圧が印加されたことにより、アノード８０１のフェル
ミレベルが押し下げられ、カソード８０３から伝導帯８２２に移動した電子がアノード８
０１に容易に移動することができるため、アノード８０１とカソード８０３の間に電流が
流れる（順方向電流）。
【００４０】
図２（Ｃ）は、アノード８０１に負の電圧（逆方向電圧）が印加された状態を示すバンド
図である。アノード８０１に負の電圧が印加されたことにより、アノード８０１のフェル
ミレベルが引き上げられ、カソード８０３から伝導帯８２２に移動した電子がアノード８
０１に移動することができない。また、エネルギー障壁８２１はそのままであるため、ア
ノード８０１に存在する電子は、酸化物半導体８０２の伝導帯８２２にほとんど移動する
ことができない。ただし、極僅かではあるが、ある確率でエネルギー障壁８２１を超えて
伝導帯８２２に移動する電子が存在するため、カソード８０３とアノード８０１の間に、
極めて微弱な電流が流れる（逆方向電流）。
【００４１】
アノードに用いる導電性材料の仕事関数（φｍａ）と、酸化物半導体の電子親和力（χ）
と、カソードに用いる導電性材料の仕事関数（φｍｃ）の関係を、式１で示す関係となる
ようにすることで、整流特性を実現することができる。
【００４２】
次に、デバイスシミュレーションにより、整流特性を得るための、アノードとなる導電層
の仕事関数と酸化物半導体層の電子親和力のエネルギー差について検討した結果を示す。
デバイスシミュレーションは、Ｓｉｌｖａｃｏ社製ソフトウエア「Ａｔｌａｓ」を用いて
行った。前提条件として、カソードとなる導電層の仕事関数（φｍｃ）を４．３ｅＶ、酸
化物半導体層の電子親和力（χ）を４．３ｅＶ、アノードとカソード間の距離（酸化物半
導体層の厚さ）を１００ｎｍ、アノード及びカソードと酸化物半導体層の接触面積を１μ
ｍ２としてシミュレーションを行った。
【００４３】
図３にシミュレーション結果を示す。図３の横軸はアノードとなる導電層の仕事関数（φ
ｍａ）と酸化物半導体層の電子親和力（χ）の差（ｄφ）を示している。縦軸は、順方向
電圧１Ｖの時の順方向電流値を、逆方向電圧１Ｖの時の逆方向電流値で割った値の絶対値
を対数目盛で示しており、数値が大きいほど良好な整流特性が得られることを示す。図３
から、ｄφを０．１ｅＶ以上、好ましくは０．２ｅＶ以上とすることで、良好な整流特性
が得られることがわかる。
【００４４】
酸化物半導体のバンドギャップは３ｅＶ以上あり、シリコンやゲルマニウムなどに比べて
充分広いため、特に逆方向電圧印加時の電流を低く抑える効果が期待できる。
【００４５】
また、酸化物半導体層を仕事関数が異なる導電性材料で挟む構造とすることで、製造工程
を増やすことなく、優れた整流特性をもつダイオードを生産性よく作製することができる
。
【００４６】
（実施の形態２）
本実施の形態では、図４を用いて非線形素子の一形態として実施の形態１で説明した２端
子型ダイオードを、電界効果型トランジスタ、例えば薄膜トランジスタを用いて３端子型
ダイオードとする例について説明する。
【００４７】
図４に、本実施の形態で説明する薄膜トランジスタの一例として、縦型薄膜トランジスタ
を示す。図４（Ａ）は薄膜トランジスタ６３３の上面図であり、図４（Ｂ）は図４（Ａ）
の一点鎖線Ａ−Ｂの断面図に相当する。
【００４８】
図４に示すように、基板６０１上に形成された絶縁膜６０３上に、第１の電極６０５、酸
化物半導体層６０７、及び第２の電極６０９が積層される。また、第１の電極６０５、酸
化物半導体層６０７、及び第２の電極６０９を覆うように、ゲート絶縁膜６１１が設けら
れている。ゲート絶縁膜６１１上には、第３の電極６１３、６１５が設けられている。ゲ
ート絶縁膜６１１及び第３の電極６１３、６１５上には層間絶縁膜として機能する絶縁膜
６１７が設けられている。絶縁膜６１７には、開口部が形成されており、開口部において
第１の電極６０５と接続する配線６２５（図４（Ａ）参照）、第２の電極６０９と接続す
る配線６２９、第３の電極６１３及び第３の電極６１５と接続する配線６２５、が形成さ
れる。第１の電極６０５は、薄膜トランジスタのドレイン電極として機能する。第２の電
極６０９は、薄膜トランジスタのソース電極として機能する。第３の電極６１３及び第３
の電極６１５は、薄膜トランジスタのゲート電極として機能し、第１の電極６０５と配線
６２５を介して電気的に接続している。
【００４９】
この時、酸化物半導体層６０７に接し、ドレイン電極として機能する第１の電極６０５に
使用する導電性材料の仕事関数（φｍｄ）と、酸化物半導体層６０７の電子親和力（χ）
と、酸化物半導体層６０７に接し、ソース電極として機能する第２の電極６０９に使用す
る導電性材料の仕事関数（φｍｓ）の関係が式２で示す関係となるようにする。
φｍｓ≦χ＜φｍｄ・・・式２
【００５０】
さらに本実施の形態では、ドレイン電極として機能する第１の電極６０５と、ゲート電極
として機能する第３の電極６１３及び第３の電極６１５が電気的に接続される構造として
いる。この構造とすることで、ドレイン電極にソース電極よりも高い電圧（正の電圧）が
印加されると、ゲート電極にも正の電圧が印加されるため、薄膜トランジスタがオン状態
となり、順方向電流がより流れやすくなる。一方、ドレイン電極にソース電極よりも低い
電圧（負の電圧）が印加されると、薄膜トランジスタがオフ状態となり、逆方向電流がよ
り流れにくくなるため、ダイオードの整流特性をより高めることができる。
【００５１】
図５に、デバイスシミュレーションによる２端子型ダイオードと３端子型ダイオードの電
流電圧特性を示す。図５（Ａ）及び図５（Ｂ）における曲線８５１は、２端子型ダイオー
ドの電流電圧特性シミュレーション結果であり、図５（Ａ）及び図５（Ｂ）における曲線
８５２は、３端子型ダイオードの電流電圧特性シミュレーション結果である。
【００５２】
デバイスシミュレーションは、Ｓｉｌｖａｃｏ社製ソフトウエア「Ａｔｌａｓ」を用いて
行った。前提条件として、カソード（ソース）となる導電層の仕事関数（φｍｓ）を４．
３ｅＶ、酸化物半導体層の電子親和力（χ）を４．３ｅＶ、アノード（ドレイン）となる
導電層の仕事関数（φｍｄ）を４．７ｅＶ、アノードとカソード間の距離（チャネル長）
を５００ｎｍ、アノード及びカソードと酸化物半導体層の接触面積を１μｍ２としてシミ
ュレーションを行った。また、３端子型ダイオードとして用いる薄膜トランジスタのゲー
ト絶縁膜を、厚さ１００ｎｍ、比誘電率４．０としてシミュレーションを行った。
【００５３】
図５（Ａ）及び図５（Ｂ）とも、横軸はアノード−カソード間（ドレイン−ソース間）電
圧（Ｖｄｓ）を示しており、プラス側が順方向電圧、マイナス側が逆方向電圧を示してい
る。縦軸はアノード−カソード間（ドレイン−ソース間）電流（Ｉｄｓ）を示している。
また、曲線８５１は２端子型ダイオードの電流電圧特性を示しており、曲線８５２は３端
子型ダイオードの電流電圧特性を示している。
【００５４】
図５（Ａ）から、曲線８５１及び曲線８５２とも整流特性が得られることが確認できる。
また、２端子型ダイオード（曲線８５１）よりも、３端子型ダイオード（曲線８５２）の
方が、順方向電流が多く流れていることが確認できる。
【００５５】
図５（Ｂ）は、曲線８５１及び曲線８５２における逆方向電流の違いを明確にするため、
図５（Ａ）の縦軸（Ｉｄｓ）のスケールを変化させた図である。図５（Ｂ）から、２端子
型ダイオード（曲線８５１）よりも、３端子型ダイオード（曲線８５２）の方が、逆方向
電流が少ないことが確認できる。
【００５６】
図５に示したシミュレーション結果から、２端子型ダイオードよりも、３端子型ダイオー
ドの方が、より良好な整流特性を得られることが確認できた。
【００５７】
ソース電極、酸化物半導体層及びドレイン電極の仕事関数または電子親和力を、式２を満
たす構成とした薄膜トランジスタを用いて、３端子型ダイオードを作製することにより、
より整流特性に優れたダイオードを実現することができる。
【００５８】
なお、本実施の形態では縦型薄膜トランジスタを用いて説明したが、横型薄膜トランジス
タを用いることも可能である。
【００５９】
（実施の形態３）
本実施の形態では、本発明の一態様である、実施の形態２に示したダイオードの構造の一
例について、図６を用いて説明する。本実施の形態にて説明するダイオードは、電界効果
型トランジスタ、例えば薄膜トランジスタのソース電極またはドレイン電極にゲート電極
が接続されたものである。
【００６０】
図６に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接
続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体層１０７
を介して第１の電極１０５に接続されている。第１の電極１０５は配線１３１に接続され
ている。
【００６１】
図６（Ａ）はダイオード接続された薄膜トランジスタ１３３の上面図であり、図６（Ｂ）
は図６（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【００６２】
図６（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９が積層される。また、第１の電極１０
５、酸化物半導体層１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１が
設けられている。ゲート絶縁膜１１１上には、第３の電極１１３及び第３の電極１１５が
設けられている。ゲート絶縁膜１１１及び第３の電極１１３及び第３の電極１１５上には
層間絶縁膜として機能する絶縁膜１１７が設けられている。絶縁膜１１７には、開口部が
形成されており、開口部において第１の電極１０５と接続する配線１３１（図６（Ａ）参
照）、第２の電極１０９および第３の電極１１３及び第３の電極１１５と接続する配線１
２５が形成される。第１の電極１０５は、薄膜トランジスタのソース電極またはドレイン
電極の一方として機能する。第２の電極１０９は、薄膜トランジスタのソース電極または
ドレイン電極の他方として機能する。第３の電極１１３及び第３の電極１１５は、薄膜ト
ランジスタのゲート電極として機能する。
【００６３】
本実施の形態の薄膜トランジスタは、縦型薄膜トランジスタであり、ゲート電極として機
能する第３の電極１１３と、第３の電極１１５とは電気的に接続されており、且つ第１の
電極１０５、酸化物半導体層１０７、及び第２の電極１０９を介して対向していることを
特徴とする。
【００６４】
なお、薄膜トランジスタは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子であり、ドレインとソースの間の半導体層中にチャネル形成領域を有して
おり、ドレインとチャネル形成領域とソースとを介して電流を流すことができる。ここで
、ソースとドレインとは、薄膜トランジスタの構造や動作条件などによって変わるため、
いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソース及
びドレインとして機能する領域を、ソースもしくはドレインとよばない場合がある。その
場合、一例としては、それぞれを第１の端子、第２の端子と表記する場合がある。あるい
は、それぞれを第１の電極、第２の電極と表記する場合がある。あるいは、第１の領域、
第２の領域と表記する場合がある。
【００６５】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
【００６６】
基板１０１は、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必
要となる。基板１０１としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などのガラス基板を用いることができる。
【００６７】
また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いるとよい。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素（Ｂ２Ｏ３）と比較して酸化バリウム（ＢａＯ）を多く含ませること
で、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラ
ス基板を用いることが好ましい。
【００６８】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いてもよい。他にも、結晶化ガラスなどを用いることができる。
【００６９】
絶縁膜１０３は、酸化シリコン、酸化窒化シリコンなど酸化物絶縁膜、または窒化シリコ
ン膜、窒化酸化シリコン膜、窒化アルミニウム膜、または窒化酸化アルミニウムなどの窒
化物絶縁膜で形成する。また、絶縁膜１０３は積層構造でもよく、例えば、基板１０１側
から上記した窒化物絶縁膜のいずれか一つ以上と、上記した酸化物絶縁膜のいずれか一つ
以上との積層構造とすることができる。
【００７０】
第１の電極１０５及び第２の電極１０９は、アルミニウム、クロム、鉄、銅、タンタル、
チタン、モリブデン、タングステン、イットリウム、銀から選ばれた元素、または上述し
た元素を成分とする合金、上述した元素を組み合わせた合金などで形成する。また、マン
ガン、マグネシウム、ジルコニウム、ベリリウム、トリウムから選択されたいずれか一ま
たは複数の材料を用いることができる。また、第１の電極１０５及び第２の電極１０９は
、単層構造、または二層以上の積層構造とすることができる。例えば、シリコンを含むア
ルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステ
ン膜上にチタン膜を積層する二層構造、チタン膜と、そのチタン膜上に重ねてアルミニウ
ム膜を積層し、さらにその上にチタン膜を形成する三層構造などが挙げられる。また、ア
ルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカ
ンジウムから選ばれた元素のいずれか一、または複数組み合わせた膜、合金膜、もしくは
窒化膜を用いてもよい。また、酸化インジウム錫（ＩＴＯ）などを用いることもできる。
【００７１】
なお、酸化物半導体層１０７は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、ＭｎおよびＣｏから選ばれた一
または複数の金属元素を示す。例えばＭとして、Ｇａ、ＧａとＮｉ、またはＧａとＦｅな
どが挙げられる。また、上記の酸化物半導体層において、Ｍとして含まれる金属元素の他
に、不純物元素としてその他の遷移金属元素、または該遷移金属の酸化物が含まれていて
もよい。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、
ＭとしてＧａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、
その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系膜とも呼ぶこととする。
【００７２】
酸化物半導体層１０７は、上記したＩｎ−Ｇａ−Ｚｎ−Ｏ系の他に、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ
−Ｇａ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を用いてもよい。ま
た、上記酸化物半導体にＳｉＯ２を含んでもよい。
【００７３】
本実施の形態で用いる酸化物半導体層１０７は、酸化物半導体層に含まれる水素の濃度が
５×１０１９／ｃｍ３以下、好ましくは５×１０１８／ｃｍ３以下、より好ましくは５×
１０１７／ｃｍ３以下であり、酸化物半導体に含まれる水素が低減されている。即ち、酸
化物半導体の主成分以外の不純物が極力含まれないように高純度化されている。また、酸
化物半導体層１０７のキャリア濃度が５×１０１４／ｃｍ３以下、好ましくは１×１０１
４／ｃｍ３以下、より好ましくは５×１０１２／ｃｍ３以下、更に好ましくは１×１０１
２／ｃｍ３以下である。即ち、酸化物半導体のキャリア濃度は、限りなくゼロに近い。ま
た、エネルギーギャップは２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅ
Ｖ以上である。なお、酸化物半導体中の水素濃度測定は、ＳＩＭＳで行えばよい。また、
キャリア濃度は、ホール効果測定により測定することができる。
【００７４】
酸化物半導体層１０７の厚さは、３０ｎｍ以上３０００ｎｍ以下とするとよい。酸化物半
導体層１０７の厚さを薄くすることで、薄膜トランジスタのチャネル長を小さくすること
が可能であり、オン電流及び電界効果移動度の高い薄膜トランジスタを作製することがで
きる。一方、酸化物半導体層１０７の厚さを厚くすることで、代表的には１００ｎｍ以上
３０００ｎｍ以下とすることで、大電力用の半導体装置を作製することができる。
【００７５】
ゲート絶縁膜１１１は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸
化シリコン膜、または酸化アルミニウム膜を単層でまたは積層して形成することができる
。ゲート絶縁膜１１１は、酸化物半導体層１０７と接する部分が酸素を含むことが好まし
く、特に好ましくは酸化シリコン膜により形成する。酸化シリコン膜を用いることで、酸
化物半導体層１０７に酸素を供給することができ、特性を良好にすることができる。ゲー
ト絶縁膜１１１の厚さは、５０ｎｍ以上５００ｎｍ以下とするとよい。ゲート絶縁膜１１
１の厚さを薄くすることで、電界効果移動度の高い薄膜トランジスタを作製することがで
き、駆動回路を同一基板に作製することができる。一方、ゲート絶縁膜１１１の厚さを厚
くすることで、ゲートリーク電流を低減することができる。
【００７６】
また、ゲート絶縁膜１１１として、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ
＞０））、窒素が添加されたＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０）、窒素が添加されたハフ
ニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、酸化ハフニウム、酸化イッ
トリウムなどのｈｉｇｈ−ｋ材料を用いることでゲートリーク電流を低減できる。さらに
は、ｈｉｇｈ−ｋ材料と、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化
酸化シリコン膜、または酸化アルミニウム膜のいずれか一以上との積層構造とすることが
できる。
【００７７】
ゲート電極として機能する第３の電極１１３及び第３の電極１１５は、アルミニウム、ク
ロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素、または上述
した元素を成分とする合金か、上述した元素を組み合わせた合金膜などを用いて形成する
ことができる。また、マンガン、マグネシウム、ジルコニウム、ベリリウムから選択され
たいずれか一または複数の材料を用いてもよい。また、第３の電極１１３及び第３の電極
１１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むア
ルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、チタン膜と
、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構
造などがある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、
クロム、ネオジム、スカンジウムから選ばれた元素のいずれか一、または複数組み合わせ
た合金膜、もしくは窒化膜を用いてもよい。
【００７８】
本実施の形態に係る酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、
酸化物半導体の主成分以外の不純物が極力含まれないように高純度化することにより真性
（ｉ型）とし、または真性型とせんとしたものである。すなわち、不純物を添加してｉ型
化するのでなく、水素、水、水酸基または水素化物などの不純物を極力除去することによ
り、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴としている。そ
うすることにより、フェルミ準位（Ｅｆ）は真性フェルミ準位（Ｅｉ）と同じレベルにま
ですることができる。
【００７９】
上記したように、不純物を極力除去することにより、例えば、薄膜トランジスタのチャネ
ル幅Ｗが１×１０４μｍでチャネル長が３μｍの素子であっても、オフ電流が１０−１３
Ａ以下ときわめて低く、さらに、サブスレッショルドスイング値（Ｓ値）を０．１Ｖ／ｄ
ｅｃ．（ゲート絶縁膜厚１００ｎｍ）以下とすることができる。
【００８０】
このように、酸化物半導体の主成分以外の不純物、代表的には水素、水、水酸基または水
素化物などが極力含まれないように高純度化することにより、薄膜トランジスタの動作を
良好なものとすることができる。特に、オフ電流を低減することができる。
【００８１】
ところで、チャネルが基板と概略平行に形成される横型薄膜トランジスタにおいては、チ
ャネルのほかにソース及びドレインを設ける必要があり、基板における薄膜トランジスタ
の専有面積が大きくなってしまい、微細化の妨げとなる。しかしながら、縦型薄膜トラン
ジスタにおいては、ソース、チャネル、及びドレインを積層するため、基板表面における
占有面積を低減することができる。この結果、薄膜トランジスタの微細化が可能である。
【００８２】
また、縦型薄膜トランジスタのチャネル長は、酸化物半導体層の厚さで制御できるため、
酸化物半導体層１０７の厚さを薄くすることでチャネル長の小さい薄膜トランジスタとす
ることが可能である。チャネル長を小さくすることで、ソース、チャネル、及びドレイン
の直列抵抗を低減できるため、薄膜トランジスタのオン電流および電界効果移動度を上昇
させることができる。また、水素濃度が低減され高純度化された酸化物半導体層を有する
薄膜トランジスタは、オフ電流が極めて低く、オフ時には電流がほとんど流れない絶縁状
態となる。このため、酸化物半導体層の厚さを薄くし、縦型薄膜トランジスタのチャネル
長を小さくしても、非導通状態のオフ電流がほとんど無い薄膜トランジスタとすることが
できる。
【００８３】
このように、水素濃度が低減され高純度化された酸化物半導体を用いることで、高精細化
に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流
を流さない薄膜トランジスタを作製することができる。
【００８４】
なお、本実施の形態のダイオードは、図６に示すものに限定されない。図６に示すダイオ
ードでは、酸化物半導体層１０７中を第２の電極１０９から第１の電極１０５に電流が流
れるが、図７に示すように、酸化物半導体層１０７中を第１の電極１０５から第２の電極
１０９に電流が流れる構成としてもよい。
【００８５】
図７に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接
続され、更には第１の電極１０５と接続されている。第１の電極１０５は酸化物半導体層
１０７を介して第２の電極１０９と接続されている。第２の電極１０９は、配線１２９に
接続されている。
【００８６】
なお、図７に示すダイオードでは、配線１２５が他の電極などとの重なりを避けて設けら
れているため、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させ
ることができる。
【００８７】
このように薄膜トランジスタのソース電極またはドレイン電極の一方を、ゲート電極と電
気的に接続させることで、逆方向電流が非常に少ないダイオードを得ることができる。従
って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができ
る。また、ソース電極またはドレイン電極の一方のうち、ゲート電極と電気的に接続する
電極の、酸化物半導体層と接する部分の材料が有する仕事関数をφｍｄとし、ソース電極
またはドレイン電極の他方の電極が、酸化物半導体層と接する部分の材料が有する仕事関
数をφｍｓとし、酸化物半導体層の電子親和力をχとし、式２に示す条件を満たす材料を
用いることで、さらに整流特性に優れ、降伏現象が起きにくいダイオードを得ることがで
きる。
【００８８】
（実施の形態４）
本実施の形態では、非線形素子の一態様であるダイオードの一例であって、実施の形態３
とは異なる構造のものについて、図８を用いて説明する。本実施の形態にて説明するダイ
オードは、電界効果型トランジスタ、例えば薄膜トランジスタのソースまたはドレインに
ゲートが接続されたものである。
【００８９】
図８に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と接
続され、配線１３２が第１の電極１０６および第３の電極１１５と接続されている。第１
の電極１０５および第１の電極１０６は酸化物半導体層１０７を介して第２の電極１０９
と接続されている。第２の電極１０９は、配線１２９に接続されている。
【００９０】
図８（Ａ）はダイオード接続された薄膜トランジスタ１４１、薄膜トランジスタ１４３の
上面図であり、図８（Ｂ）は図８（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【００９１】
図８（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１０
５、第１の電極１０６、酸化物半導体層１０７、及び第２の電極１０９が積層される。ま
た、第１の電極１０５、第１の電極１０６、酸化物半導体層１０７、及び第２の電極１０
９を覆うように、ゲート絶縁膜１１１が設けられている。ゲート絶縁膜１１１上には、第
３の電極１１３及び第３の電極１１５が設けられている。ゲート絶縁膜１１１及び第３の
電極１１３及び第３の電極１１５上には層間絶縁膜として機能する絶縁膜１１７が設けら
れている。絶縁膜１１７には、開口部が形成されており、開口部において第１の電極１０
５及び第３の電極１１３と接続する配線１３１、第１の電極１０６及び第３の電極１１５
と接続する配線１３２（図８（Ａ）参照）、第２の電極１０９と接続する配線１２９が形
成される。
【００９２】
第１の電極１０５は、薄膜トランジスタ１４１のソース電極またはドレイン電極の一方と
して機能する。第１の電極１０６は、薄膜トランジスタ１４３のソース電極またはドレイ
ン電極の一方として機能する。第２の電極１０９は、薄膜トランジスタ１４１、１４３の
ソース電極またはドレイン電極の他方として機能する。第３の電極１１３は、薄膜トラン
ジスタ１４１のゲート電極として機能する。第３の電極１１５は、薄膜トランジスタ１４
３のゲート電極として機能する。
【００９３】
本実施の形態では、薄膜トランジスタ１４１と、薄膜トランジスタ１４３とが、第２の電
極１０９を介して、配線１２９に接続していることを特徴とする。配線１３１に入力され
た信号は、薄膜トランジスタ１４１を介して配線１２９に出力され、配線１３２に入力さ
れた信号も、薄膜トランジスタ１４３を介して配線１２９に出力される。
【００９４】
また、本実施の形態では、第１の電極１０５と、第１の電極１０６とが分離されているが
、第１の電極１０５と、第１の電極１０６を電気的に接続することで、薄膜トランジスタ
１４１と、薄膜トランジスタ１４３を並列に接続する構成とすることもできる。薄膜トラ
ンジスタを並列に接続することで、より多くの電流を流すことが可能となる。
【００９５】
本実施の形態の薄膜トランジスタ１４１、１４３は、実施の形態３と同様に、水素濃度が
低減され高純度化された酸化物半導体層を用いている。このため、薄膜トランジスタの動
作を良好なものとすることができる。特に、オフ電流を低減することができる。この結果
、高精細化に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほ
とんど電流を流さない薄膜トランジスタを作製することができる。このようにトランジス
タのソースまたはドレインをゲートと接続させることで、順方向電流が大きく、逆方向電
流が少ないダイオードを作製することができる。また、アバランシェ降伏現象が起きにく
い（すなわち、耐圧が高い）ダイオードを作製することができる。
【００９６】
なお、本実施の形態のダイオードは、図８に示すものに限定されない。図８に示すダイオ
ードでは、酸化物半導体層１０７中を第１の電極１０５から第２の電極１０９に電流が流
れるが、図９に示すように、酸化物半導体層１０７中を第２の電極１０９から第１の電極
１０５に電流が流れる構成としてもよい。
【００９７】
図９に示すダイオードでは、配線１２５が第３の電極１１３および第３の電極１１５と接
続され、更には第２の電極１０９と接続され、第２の電極１０９は酸化物半導体層１０７
を介して第１の電極１０５および第１の電極１０６に接続されている。第１の電極１０５
は配線１３１に接続され、第１の電極１０６は配線１３２に接続されている。
【００９８】
なお、図９に示すダイオードでは、配線１２５が薄膜トランジスタ１４１および薄膜トラ
ンジスタ１４３と重畳して設けられているが、これに限定されず、図７と同様に、配線１
２５が薄膜トランジスタ１４１および薄膜トランジスタ１４３と重畳しないように設けて
もよく、配線１２５が薄膜トランジスタ１４１および薄膜トランジスタ１４３と重畳しな
い場合には、配線１２５と、これらの電極との間に生じる寄生容量を抑えつつ動作させる
ことができる。
【００９９】
このように薄膜トランジスタのソース電極またはドレイン電極の一方を、ゲート電極と電
気的に接続させることで、逆方向電流が非常に少ないダイオードを得ることができる。従
って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができ
る。また、ソース電極またはドレイン電極の一方のうち、ゲート電極と電気的に接続する
電極の、酸化物半導体層と接する部分の材料が有する仕事関数をφｍｄとし、ソース電極
またはドレイン電極の他方の電極が、酸化物半導体層と接する部分の材料が有する仕事関
数をφｍｓとし、酸化物半導体層の電子親和力をχとし、式２に示す条件を満たす材料を
用いることで、さらに整流特性に優れ、降伏現象が起きにくいダイオードを得ることがで
きる。
【０１００】
（実施の形態５）
本実施の形態では、非線形素子の一態様であるダイオードの一例であって、実施の形態３
及び実施の形態４とは異なる構造のものについて、図１０を用いて説明する。本実施の形
態にて説明するダイオードは、電界効果型トランジスタ、例えば薄膜トランジスタのソー
スまたはドレインにゲートが接続されたものである。
【０１０１】
図１０に示すダイオードでは、配線１３１が第１の電極１０５および第３の電極１１３と
接続されている。第１の電極１０５は酸化物半導体層１０７を介して第２の電極１０９と
接続されている。第２の電極１０９は、配線１２９に接続されている。
【０１０２】
図１０（Ａ）はダイオード接続された薄膜トランジスタ１４５の上面図であり、図１０（
Ｂ）は図１０（Ａ）の一点鎖線Ａ−Ｂの断面図に相当する。
【０１０３】
図１０（Ｂ）に示すように、基板１０１上に形成された絶縁膜１０３上に、第１の電極１
０５、酸化物半導体層１０７、及び第２の電極１０９が積層される。また、第１の電極１
０５、酸化物半導体層１０７、及び第２の電極１０９を覆うように、ゲート絶縁膜１１１
が設けられている。ゲート絶縁膜１１１上には、第３の電極１１３が設けられている。ゲ
ート絶縁膜１１１及び第３の電極１１３上には層間絶縁膜として機能する絶縁膜１１７が
設けられている。絶縁膜１１７には、開口部が形成されており、開口部において第１の電
極１０５及び第３の電極１１３と接続する配線１３１（図１０（Ａ）参照）、第２の電極
１０９と接続する配線１２９が形成される。
【０１０４】
第１の電極１０５は、薄膜トランジスタ１４５のソース電極またはドレイン電極の一方と
して機能する。第２の電極１０９は、薄膜トランジスタ１４５のソース電極またはドレイ
ン電極の他方として機能する。第３の電極１１３は、薄膜トランジスタ１４５のゲート電
極として機能する。
【０１０５】
本実施の形態では、ゲート電極として機能する第３の電極１１３が環状であることを特徴
とする。ゲート電極として機能する第３の電極１１３を環状とすることで、薄膜トランジ
スタのチャネル幅を大きくすることができる。このため、薄膜トランジスタのオン電流を
高めることができる。
【０１０６】
本実施の形態の薄膜トランジスタ１４５は、実施の形態３と同様に、水素濃度が低減され
高純度化された酸化物半導体を用いている。このため、薄膜トランジスタの動作を良好な
ものとすることができる。特に、オフ電流を低減することができる。この結果、高精細化
に適し、動作速度が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流
を流さない薄膜トランジスタを作製することができる。
【０１０７】
なお、本実施の形態のダイオードは、図１０に示すものに限定されない。図１０に示すダ
イオードでは、酸化物半導体層１０７中を第１の電極１０５から第２の電極１０９に電流
が流れるが、図１１に示すように、酸化物半導体層１０７中を第２の電極１０９から第１
の電極１０５に電流が流れる構成としてもよい。
【０１０８】
図１１に示すダイオードでは、配線１２９が第２の電極１０９および第３の電極１１３と
接続されている。第２の電極１０９は酸化物半導体層１０７を介して第１の電極１０５と
接続されている。第１の電極１０５は配線１３１と接続されている。
【０１０９】
このように薄膜トランジスタのソース電極またはドレイン電極の一方を、ゲート電極と電
気的に接続させることで、逆方向電流が非常に少ないダイオードを得ることができる。従
って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができ
る。また、ソース電極またはドレイン電極の一方のうち、ゲート電極と電気的に接続する
電極の、酸化物半導体層と接する部分の材料が有する仕事関数をφｍｄとし、ソース電極
またはドレイン電極の他方の電極が、酸化物半導体層と接する部分の材料が有する仕事関
数をφｍｓとし、酸化物半導体層の電子親和力をχとし、式２に示す条件を満たす材料を
用いることで、さらに整流特性に優れ、降伏現象が起きにくいダイオードを得ることがで
きる。
【０１１０】
（実施の形態６）
本実施の形態では、図６に示すダイオード接続された薄膜トランジスタの作製工程につい
て、図１２を用いて説明する。
【０１１１】
図１２（Ａ）に示すように、基板１０１上に絶縁膜１０３を形成し、絶縁膜１０３上に第
１の電極１０５を形成する。第１の電極１０５は、薄膜トランジスタのソース電極または
ドレイン電極の一方として機能する。
【０１１２】
絶縁膜１０３は、スパッタリング法、ＣＶＤ法、塗布法などで形成することができる。
【０１１３】
なお、スパッタリング法で絶縁膜１０３を形成する場合、処理室内に残留する水素、水、
水酸基または水素化物などを除去しつつ絶縁膜１０３を形成することが好ましい。これは
、絶縁膜１０３に水素、水、水酸基または水素化物などが含まれないようにするためであ
る。処理室内に残留する水素、水、水酸基または水素化物などを除去するためには、吸着
型の真空ポンプを用いることが好ましい。吸着型の真空ポンプとしては、例えば、クライ
オポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また
、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。ク
ライオポンプを用いて排気した処理室では、水素、水、水酸基または水素化物などが排気
されるため、当該処理室で絶縁膜１０３を形成すると、絶縁膜１０３に含まれる不純物の
濃度を低減できる。
【０１１４】
また、絶縁膜１０３を形成する際に用いるスパッタガスは、水素、水、水酸基または水素
化物などの不純物が濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いる
ことが好ましい。
【０１１５】
スパッタリング法にはスパッタ用電源に高周波電源を用いるＲＦスパッタリング法、直流
電源を用いるＤＣスパッタリング法、また、パルス的にバイアスを与えるパルスＤＣスパ
ッタリング法がある。ＲＦスパッタリング法は主に絶縁膜を形成する場合に用いられ、Ｄ
Ｃスパッタリング法は主に金属膜を形成する場合に用いられる。
【０１１６】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料の膜を積層形成することも、同一チャンバーで複数
種類の材料を同時に放電させて形成することもできる。
【０１１７】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲス
パッタリング法を用いるスパッタ装置がある。
【０１１８】
また、スパッタリング法として、成膜中にターゲット物質とスパッタガス成分とを化学反
応させてそれらの化合物薄膜を形成するリアクティブスパッタリング法や、成膜中に基板
にも電圧をかけるバイアススパッタリング法を用いることもできる。
【０１１９】
本明細書のスパッタリングにおいては、上記したスパッタリング装置及びスパッタリング
方法を適宜用いることができる。
【０１２０】
本実施の形態では、基板１０１を処理室へ搬送し、水素、水、水酸基または水素化物など
が除去された高純度酸素を含むスパッタガスを導入し、シリコンターゲットを用いて、基
板１０１に絶縁膜１０３として、酸化シリコン膜を形成する。なお、絶縁膜１０３を形成
する際は、基板１０１は加熱されていてもよい。
【０１２１】
例えば、石英（好ましくは合成石英）を用い、基板温度１０８℃、基板とターゲットの間
との距離（Ｔ−Ｓ間距離）を６０ｍｍ、圧力０．４Ｐａ、高周波電源電力１．５ｋＷ、酸
素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流量２５ｓｃｃｍ＝１：１）雰囲気下
でＲＦスパッタリング法により酸化シリコン膜を形成する。膜厚は、例えば１００ｎｍと
するとよい。なお、石英（好ましくは合成石英）に代えてシリコンターゲットを用いるこ
とができる。なお、スパッタガスとして、酸素、または酸素及びアルゴンの混合ガスを用
いて行う。
【０１２２】
また、絶縁膜１０３を積層構造で形成する場合、例えば、酸化シリコン膜と基板との間に
水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガス及びシ
リコンターゲットを用いて窒化シリコン膜を形成する。この場合においても、酸化シリコ
ン膜と同様に、処理室内に残留する水素、水、水酸基または水素化物などを除去しつつ窒
化シリコン膜を形成することが好ましい。なお、当該工程において、基板１０１は加熱さ
れていてもよい。
【０１２３】
絶縁膜１０３として窒化シリコン膜と酸化シリコン膜とを積層する場合、窒化シリコン膜
と酸化シリコン膜を同じ処理室において、共通のシリコンターゲットを用いて形成するこ
とができる。先に窒素を含むスパッタガスを導入して、処理室内に装着されたシリコンタ
ーゲットを用いて窒化シリコン膜を形成し、次に酸素を含むスパッタガスに切り替えて同
じシリコンターゲットを用いて酸化シリコン膜を形成する。窒化シリコン膜及び酸化シリ
コン膜を大気に曝露せずに連続して形成することができるため、窒化シリコン膜表面に水
素、水、水酸基または水素化物などの不純物が吸着することを防止することができる。
【０１２４】
第１の電極１０５は、基板１０１上に導電膜をスパッタリング法、ＣＶＤ法、または真空
蒸着法で形成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し
、当該レジストマスクを用いて導電膜をエッチングして、形成することができる。または
、フォトリソグラフィ工程を用いず、印刷法、インクジェット法で第１の電極１０５を形
成することで、工程数を削減することができる。なお、第１の電極１０５の端部をテーパ
形状とすると、後に形成されるゲート絶縁膜の被覆性が向上するため好ましい。第１の電
極１０５の端部と絶縁膜１０３のなす角の角度を３０°以上６０°以下（好ましくは４０
°以上５０°以下）とすることで、後に形成されるゲート絶縁膜の被覆性を向上させるこ
とができる。
【０１２５】
第１の電極１０５を形成するための導電膜としては、タングステン（Ｗ）、モリブデン（
Ｍｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、酸化インジウム錫（ＩＴＯ）、チタン（Ｔｉ）、
イットリウム（Ｙ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、銀（Ａｇ）、ジル
コニウム（Ｚｒ）などから選ばれた材料の単層、もしくは積層を用いることができる。
【０１２６】
本実施の形態では、上記実施の形態で説明した、式２に示す条件を考慮し、第１の電極１
０５となる導電膜として、スパッタリング法により膜厚５０ｎｍのチタン膜を形成し、厚
さ１００ｎｍのアルミニウム膜を形成し、厚さ５０ｎｍのチタン膜を形成する。次に、フ
ォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第１の電
極１０５を形成する。
【０１２７】
次に、図１２（Ｂ）に示すように、第１の電極１０５上に酸化物半導体層１０７及び第２
の電極１０９を形成する。酸化物半導体層１０７は薄膜トランジスタのチャネル形成領域
として機能し、第２の電極１０９は薄膜トランジスタのソース電極またはドレイン電極の
他方として機能する。
【０１２８】
ここで、酸化物半導体層１０７及び第２の電極１０９の作製方法について、説明する。
【０１２９】
基板１０１及び第１の電極１０５上にスパッタリング法により酸化物半導体膜を形成する
。次に、酸化物半導体膜上に導電膜を形成する。
【０１３０】
酸化物半導体層１０７に水素がなるべく含まれないようにするために、前処理として、ス
パッタリング装置の予備加熱室で第１の電極１０５が形成された基板１０１を予備加熱し
、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱離し排気する
ことが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお
、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に形成するゲー
ト絶縁膜１１１の形成前の基板１０１に行ってもよいし、後に形成する第３の電極１１３
及び第３の電極１１５形成前の基板１０１に行ってもよい。
【０１３１】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いたスパッタリン
グ法により酸化物半導体を形成する。また、酸化物半導体は、希ガス（代表的にはアルゴ
ン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下に
おいてスパッタリング法により形成することができる。また、スパッタリング法を用いる
場合、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて形成してもよい。
【０１３２】
酸化物半導体を形成する際に用いるスパッタガスは水素、水、水酸基または水素化物など
の不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガスを用いることが
好ましい。
【０１３３】
酸化物半導体をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分
とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの
他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉ
ｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：
ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いることができる。また、Ｉｎ、Ｇａ、及びＺ
ｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１［
ｍｏｌ数比］、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組
成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％
以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化
物ターゲットを用いて形成した酸化物半導体は緻密な膜となる。
【０１３４】
減圧状態に保持された処理室内に基板を保持し、処理室内に残留する水分を除去しつつ、
水素、水、水酸基または水素化物などが除去されたスパッタリングガスを導入し、金属酸
化物をターゲットとして基板１０１上に酸化物半導体膜を形成する。処理室内に残留する
水素、水、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いる
ことが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポン
プを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップ
を加えたものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素
、水、水酸基または水素化物（より好ましくは炭素原子を含む化合物も）などが排気され
るため、酸化物半導体膜に含まれる不純物の濃度を低減できる。また、基板を加熱しなが
ら酸化物半導体膜を形成してもよい。
【０１３５】
本実施の形態では、酸化物半導体膜の成膜条件の一例として、基板温度室温、基板とター
ゲットの間との距離を１１０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源電力０．５ｋＷ、
酸素及びアルゴン（酸素流量１５ｓｃｃｍ：アルゴン流量３０ｓｃｃｍ）雰囲気下の条件
が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（
パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化
物半導体膜は好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半
導体材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０１３６】
なお、酸化物半導体膜を形成する際のスパッタリング法は、絶縁膜１０３に示したスパッ
タリング法を適宜用いることができる。
【０１３７】
第２の電極１０９となる導電膜は、第１の電極１０５の材料及び手法を適宜用いることが
できる。ここでは、上記実施の形態で説明した、式２に示す条件を考慮し、第２の電極１
０９となる導電膜として、厚さ５０ｎｍのタングステン膜、厚さ１００ｎｍのアルミニウ
ム膜、及び厚さ５０ｎｍのチタン膜を順に積層する。
【０１３８】
次に、フォトリソグラフィ工程により導電膜上にレジストマスクを形成し、当該レジスト
マスクを用いて第２の電極１０９となる導電膜及び酸化物半導体層１０７となる酸化物半
導体膜をエッチングして、第２の電極１０９及び酸化物半導体層１０７を形成する。なお
、フォトリソグラフィ工程により形成したレジストマスクの代わりに、インクジェット法
を用いてレジストマスクを作製することで、工程数を削減することができる。当該エッチ
ングにより、第２の電極１０９及び酸化物半導体層１０７の端部と、第１の電極１０５の
なす角の角度を３０°以上６０°以下（好ましくは４０°以上５０°以下）とすることで
、後に形成されるゲート絶縁膜の被覆性を向上させることができるため好ましい。
【０１３９】
なお、ここでの導電膜及び酸化物半導体膜のエッチングは、ドライエッチングでもウェッ
トエッチングでもよく、両方を用いてもよい。所望の形状の酸化物半導体層１０７及び第
２の電極１０９を形成するために、材料に合わせてエッチング条件（エッチング液、エッ
チング時間、温度など）を適宜調節する。
【０１４０】
なお、第２の電極１０９となる導電膜及び酸化物半導体膜と、第１の電極１０５とのエッ
チングレートが異なる場合は、第１の電極１０５のエッチングレートが低く、第２の電極
１０９となる導電膜及び酸化物半導体膜のエッチングレートの高い条件を選択する。また
は、酸化物半導体膜のエッチングレートが低く、第２の電極１０９となる導電膜のエッチ
ングレートの高い条件を選択して、第２の電極１０９となる導電膜をエッチングした後、
第１の電極１０５のエッチングレートが低く、酸化物半導体膜のエッチングレートの高い
条件を選択する。
【０１４１】
酸化物半導体膜をウエットエッチングするエッチング液としては、燐酸と酢酸と硝酸を混
ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５
：２：２容量比）などを用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を
用いてもよい。
【０１４２】
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体に含まれるインジウムなど
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
【０１４３】
また、ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス
、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン（ＳｉＣｌ４）、四
塩化炭素（ＣＣｌ４）など）が好ましい。
【０１４４】
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（Ｓ
Ｆ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（Ｈ
Ｂｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガ
スを添加したガス、などを用いることができる。
【０１４５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度など）を適宜調節する。
【０１４６】
本実施の形態では、ドライエッチング法を用いて、第２の電極１０９となる導電膜をエッ
チングした後、燐酸と酢酸と硝酸を混ぜた溶液で酸化物半導体膜をエッチングして、酸化
物半導体層１０７を形成する。
【０１４７】
次に、本実施の形態では、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以
上７５０℃以下、好ましくは４００℃以上基板の歪み点未満とする。ここでは、加熱処理
装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素、希ガスなどの不
活性ガス雰囲気下において４５０℃において１時間の加熱処理を行った後、大気に触れさ
せないことで、酸化物半導体膜への水素、水、水酸基または水素化物などの侵入を防ぐこ
とで、水素濃度が低減され高純度化され、ｉ型化または実質的にｉ型化された酸化物半導
体膜を得ることができる。即ち、この第１の加熱処理によって酸化物半導体層１０７の脱
水化及び脱水素化の少なくとも一方を行うことができる。
【０１４８】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガ
スに、水素、水、水酸基または水素化物などなどが含まれないことが好ましい。または、
加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を
、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち
不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１４９】
また、第１の加熱処理の条件、または酸化物半導体膜の材料によっては、酸化物半導体膜
が結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上
、または８０％以上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理
の条件、または酸化物半導体膜の材料によっては、結晶成分を含まない非晶質の酸化物半
導体膜となる場合もある。また、非晶質の酸化物半導体膜の中に微結晶部（粒径１ｎｍ以
上２０ｎｍ以下（代表的には２ｎｍ以上４ｎｍ以下））が混在する酸化物半導体膜となる
場合もある。
【０１５０】
また、酸化物半導体膜の第１の加熱処理は、島状の酸化物半導体層を形成する前の酸化物
半導体膜に行ってもよい。その場合には、第１の加熱処理後に、加熱装置から基板を取り
出し、フォトリソグラフィ工程を行う。
【０１５１】
なお、酸化物半導体膜に対する脱水化、脱水素化の効果を奏する加熱処理は、酸化物半導
体膜を形成した後、酸化物半導体膜上に第２の電極となる導電膜を積層した後、第１の電
極、酸化物半導体膜及び第２の電極上にゲート絶縁膜を形成した後、またはゲート電極を
形成した後のいずれで行ってもよい。
【０１５２】
次に、図１２（Ｃ）に示すように、第１の電極１０５、酸化物半導体層１０７、第２の電
極１０９上にゲート絶縁膜１１１を形成する。
【０１５３】
不純物を除去することによりｉ型化または実質的にｉ型化された酸化物半導体膜（水素濃
度が低減され高純度化された酸化物半導体膜）は界面準位、界面電荷に対して極めて敏感
となるため、ゲート絶縁膜１１１との界面は重要である。そのため高純度化された酸化物
半導体膜に接するゲート絶縁膜１１１は、高品質化が要求される。
【０１５４】
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤにより、緻密で絶縁耐圧
の高い高品質な絶縁膜を形成できるので好ましい。水素濃度が低減され高純度化された酸
化物半導体膜と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特
性を良好なものとすることができるからである。
【０１５５】
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、ゲート絶縁膜の
形成後の加熱処理によってゲート絶縁膜の膜質、酸化物半導体膜との界面特性が改質され
る絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であること
は勿論のこと、酸化物半導体膜との界面準位密度を低減し、良好な界面を形成できるもの
であれば良い。
【０１５６】
さらに、８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（Ｂ
Ｔ試験）においては、不純物が酸化物半導体膜に添加されていると、不純物と酸化物半導
体膜の主成分との結合が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、
生成された結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。
【０１５７】
これに対して、酸化物半導体膜の不純物、特に水素や水などを極力除去し、上記のように
ゲート絶縁膜との界面特性を良好にすることにより、ＢＴ試験に対しても安定な薄膜トラ
ンジスタを得ることを可能としている。
【０１５８】
スパッタリング法でゲート絶縁膜１１１を形成することでゲート絶縁膜１１１中の水素濃
度を低減することができる。スパッタリング法により酸化シリコン膜を形成する場合には
、ターゲットとしてシリコンターゲットまたは石英ターゲットを用い、スパッタガスとし
て酸素または、酸素及びアルゴンの混合ガスを用いて行う。
【０１５９】
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０
９側から酸化シリコン膜と窒化シリコン膜を積層した構造とすることもできる。例えば、
第１のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（
ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜としてスパッタリング
法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を積
層して、膜厚１００ｎｍのゲート絶縁膜としてもよい。本実施の形態では、圧力０．４Ｐ
ａ、高周波電源電力１．５ｋＷ、酸素及びアルゴン（酸素流量２５ｓｃｃｍ：アルゴン流
量２５ｓｃｃｍ＝１：１）雰囲気下でＲＦスパッタリング法により膜厚１００ｎｍの酸化
シリコン膜を形成する。
【０１６０】
次に、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。なお、当該
第２の加熱処理は、のちに形成される第３の電極１１３及び第３の電極１１５、絶縁膜１
１７、または配線１２５のいずれかを形成した後に行ってもよい。当該加熱処理により、
酸化物半導体膜中に含まれる水素若しくは水分をゲート絶縁膜に拡散させることができる
。
【０１６１】
次に、ゲート絶縁膜１１１上にゲート電極として機能する第３の電極１１３及び第３の電
極１１５を形成する。
【０１６２】
第３の電極１１３及び第３の電極１１５は、ゲート絶縁膜１１１上に第３の電極１１３及
び第３の電極１１５となる導電膜をスパッタリング法、ＣＶＤ法、または真空蒸着法で形
成し、当該導電膜上にフォトリソグラフィ工程によりレジストマスクを形成し、当該レジ
ストマスクを用いて導電膜をエッチングして、形成することができる。第３の電極１１３
及び第３の電極１１５となる導電膜は、第１の電極１０５と同様の材料を用いることがで
きる。
【０１６３】
本実施の形態では、厚さ１５０ｎｍのチタン膜をスパッタリング法により形成した後、フ
ォトリソグラフィ工程により形成したレジストマスクを用いてエッチングして、第３の電
極１１３及び第３の電極１１５を形成する。
【０１６４】
以上の工程で、水素濃度が低減され高純度化された酸化物半導体層１０７を有する薄膜ト
ランジスタ１３３を形成することができる。
【０１６５】
次に、図１２（Ｄ）に示すように、ゲート絶縁膜１１１及び第３の電極１１３及び第３の
電極１１５上に絶縁膜１１７を形成した後、コンタクトホール１１９、コンタクトホール
１２１、及びコンタクトホール１２３を形成する。
【０１６６】
絶縁膜１１７は、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸
化窒化アルミニウム膜などの酸化物絶縁膜、窒化シリコン膜、窒化酸化シリコン膜、窒化
アルミニウム膜、または窒化酸化アルミニウム膜などの窒化物絶縁膜を用いる。または、
酸化物絶縁膜及び窒化物絶縁膜の積層とすることもできる。
【０１６７】
絶縁膜１１７は、スパッタリング法、ＣＶＤ法などで形成する。なお、スパッタリング法
で絶縁膜１１７を形成する場合、基板１０１を１００℃以上４００℃以下の温度に加熱し
、水素、水、水酸基または水素化物などが除去された高純度窒素を含むスパッタガスを導
入しシリコンターゲットを用いて絶縁膜を形成してもよい。この場合においても、処理室
内に残留する水素、水、水酸基または水素化物などを除去しつつ絶縁膜を形成することが
好ましい。
【０１６８】
なお、絶縁膜１１７の形成後、さらに、大気中、１００℃以上２００℃以下、１時間以上
３０時間以下での加熱処理を行ってもよい。この加熱処理によって、ノーマリーオフとな
る薄膜トランジスタを得ることができる。よって半導体装置の信頼性を向上できる。
【０１６９】
コンタクトホール１１９、コンタクトホール１２１、及びコンタクトホール１２３は、フ
ォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを行ってゲー
ト絶縁膜１１１及び絶縁膜１１７の一部を除去して、第２の電極１０９、及び第３の電極
１１３及び第３の電極１１５に達するコンタクトホール１２３、コンタクトホール１１９
、及びコンタクトホール１２１を形成する。
【０１７０】
次に、ゲート絶縁膜１１１、絶縁膜１１７、コンタクトホール１１９、コンタクトホール
１２１、及びコンタクトホール１２３上に導電膜を形成した後、フォトリソグラフィ工程
により形成したレジストマスクを用いてエッチングして、配線１２５、配線１３１（図１
２中には図示せず。）を形成する。なお、レジストマスクをインクジェット法で形成して
もよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため
、製造コストを削減できる。
【０１７１】
配線１２５、配線１３１は、第１の電極１０５と同様に形成することができる。
【０１７２】
なお、第３の電極１１３及び第３の電極１１５と、配線１２５及び配線１３１の間に平坦
化のための平坦化絶縁膜を設けてもよい。平坦化絶縁膜の代表例としては、ポリイミド、
アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂などの、耐熱性を
有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ
−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）
などがある。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶
縁膜を形成してもよい。
【０１７３】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いてもよい。また、有機基はフルオロ基を有してい
てもよい。
【０１７４】
平坦化絶縁膜の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷など）、ドクターナイフ、ロールコーター、カーテンコーター
、ナイフコーターなどを用いることができる。
【０１７５】
上記のように酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。それ
により酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処
理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を形成す
ることができる。このため、大面積基板を用いて薄膜トランジスタを作製することができ
るため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸
化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電流を流
すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製することがで
きる。
【０１７６】
このように薄膜トランジスタのソース電極またはドレイン電極の一方を、ゲート電極と電
気的に接続させることで、逆方向電流が非常に少ないダイオードを得ることができる。従
って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができ
る。また、ソース電極またはドレイン電極の一方のうち、ゲート電極と電気的に接続する
電極の、酸化物半導体層と接する部分の材料が有する仕事関数をφｍｄとし、ソース電極
またはドレイン電極の他方の電極が、酸化物半導体層と接する部分の材料が有する仕事関
数をφｍｓとし、酸化物半導体層の電子親和力をχとし、式２に示す条件を満たす材料を
用いることで、さらに整流特性に優れ、降伏現象が起きにくいダイオードを得ることがで
きる。
【０１７７】
なお、酸化物半導体膜に接して設けられる絶縁膜にハロゲン元素（例えば、フッ素または
塩素）を含ませ、または酸化物半導体膜を露出させた状態でハロゲン元素を含むガス雰囲
気中でのプラズマ処理によって酸化物半導体膜にハロゲン元素を含ませ、酸化物半導体膜
、または該酸化物半導体膜に接して設けられる絶縁膜との界面に存在しうる、水素、水分
、水酸基または水素化物（水素化合物ともいう）などの不純物を排除してもよい。絶縁膜
にハロゲン元素を含ませる場合には、該絶縁膜中におけるハロゲン元素濃度は、５×１０
１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすればよい。
【０１７８】
なお、上記したように酸化物半導体膜中または酸化物半導体膜とこれに接する絶縁膜との
界面にハロゲン元素を含ませ、酸化物半導体膜と接して設けられた絶縁膜が酸化物絶縁膜
である場合には、酸化物半導体膜と接しない側の酸化物絶縁膜を、窒素系絶縁膜で覆うこ
とが好ましい。すなわち、酸化物半導体膜に接する酸化物絶縁膜の上に接して窒化シリコ
ン膜などを設ければよい。このような構造とすることで、水素、水分、水酸基または水素
化物などの不純物が酸化物絶縁膜に侵入することを防止することができる。
【０１７９】
なお、図７乃至図１１に示すダイオードも同様に形成することができる。
【０１８０】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１８１】
（実施の形態７）
本実施の形態では、実施の形態６とは異なる形態の酸化物半導体膜を有するダイオード接
続された薄膜トランジスタとその作製方法について、図１２及び図１３を用いて説明する
。
【０１８２】
実施の形態６と同様に、図１２（Ａ）に示すように、基板１０１上に絶縁膜１０３及び第
１の電極１０５を形成する。次に、図１２（Ｂ）に示すように、第１の電極１０５上に酸
化物半導体層１０７及び第２の電極１０９を形成する。
【０１８３】
次に、第１の加熱処理を行う。本実施の形態における第１の加熱処理は、上記実施の形態
における第１の加熱処理とは異なるものであり、当該加熱処理によって、図１３（Ａ）に
示すように、表面に結晶粒が形成される酸化物半導体層１５１を形成することができる。
本実施の形態では、抵抗発熱体などの発熱体からの熱伝導及び熱輻射の少なくとも一方に
よって被処理物を加熱する装置を用いて第１の加熱処理を行う。ここで、加熱処理の温度
は５００℃以上７００℃以下、好ましくは６５０℃以上７００℃以下とすることが好適で
ある。なお、加熱処理温度の上限は基板１０１の耐熱性の範囲内とする必要がある。また
、加熱処理の時間は、１分以上１０分以下とすることが好適である。ＲＴＡ処理を適用す
ることで、短時間に加熱処理を行うことができるため、基板１０１に対する熱の影響を小
さくすることができる。つまり、加熱処理を長時間行う場合と比較して、加熱処理温度の
上限を引き上げることが可能である。また、酸化物半導体膜の表面近傍に、所定の構造の
結晶粒を選択的に形成することが可能である。
【０１８４】
本実施の形態で用いることができる加熱装置としては、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  
Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａ
ｌ  Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装
置などがある。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアー
クランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプ
から発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は
、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、ま
たは窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１８５】
例えば、第１の加熱処理として、６５０℃以上７００℃以下の高温に加熱した窒素または
希ガスなどの不活性ガス雰囲気に基板を移動し、数分間加熱した後、高温に加熱した不活
性ガス中から基板を出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加
熱処理が可能となる。
【０１８６】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴンなどの希ガ
スに、水素、水、水酸基または水素化物などが含まれないことが好ましい。または、加熱
処理装置に導入する窒素、またはヘリウム、ネオン、アルゴンなどの希ガスの純度を、６
Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純
物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０１８７】
なお、上記の加熱処理は、酸化物半導体層１０７を形成した後であればいずれのタイミン
グで行ってもよいが、脱水化または脱水素化を促進させるためには、酸化物半導体層１０
７の表面に他の構成要素を設ける前に行うのが好適である。また、上記の加熱処理は、一
回に限らず、複数回行っても良い。
【０１８８】
ここで、図１３（Ａ）の鎖線部１５３の拡大図を図１３（Ｂ）に示す。
【０１８９】
酸化物半導体層１５１は、非晶質を主たる構成とする非晶質領域１５５と、酸化物半導体
層１５１の表面に形成される結晶粒１５７とを有する。また、結晶粒１５７は、表面から
の距離（深さ）が２０ｎｍまでの領域（表面近傍）に形成される。ただし、酸化物半導体
層１５１の厚さが大きくなる場合にはこの限りではない。例えば、酸化物半導体層１５１
の厚さが２００ｎｍ以上となる場合には、「表面の近傍（表面近傍）」とは、表面からの
距離（深さ）が酸化物半導体膜の厚さの１０％以下である領域をいう。
【０１９０】
ここで、非晶質領域１５５は、非晶質酸化物半導体膜を主たる構成としている。なお、「
主たる」とは、例えば、５０％以上を占める状態をいい、この場合には、非晶質酸化物半
導体膜が体積％（または重量％）で５０％以上を占める状態をいうものとする。つまり、
非晶質酸化物半導体膜以外にも、酸化物半導体膜の結晶などを含むことがあるが、その含
有率は体積％（または重量％）で５０％未満であることが望ましいがこれらの範囲に限定
される必要はない。
【０１９１】
酸化物半導体膜の材料としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜を用いる場合には
、上記の非晶質領域１５５の組成は、Ｚｎの含有量（原子％）が、ＩｎまたはＧａの含有
量（原子％）未満となるようにするのが好適である。このような組成とすることにより、
所定の組成の結晶粒１５７を形成することが容易になるためである。
【０１９２】
この後、実施の形態６と同様に、ゲート絶縁膜と、ゲート電極として機能する第３の電極
を形成して薄膜トランジスタを作製する。
【０１９３】
酸化物半導体層１５１の表面はゲート絶縁膜と接するため、チャネルとなる。チャネルと
なる領域に結晶粒を有することで、ソース、チャネル、及びドレイン間の抵抗が低減する
と共に、キャリア移動度が上昇する。このため、当該酸化物半導体層１５１を有する薄膜
トランジスタの電界効果移動度が上昇し、良好な電気特性を実現できる。
【０１９４】
また、結晶粒１５７は、非晶質領域１５５と比較して安定であるため、これを酸化物半導
体層１５１の表面近傍に有することで、非晶質領域１５５に不純物（例えば水素、水、水
酸基または水素化物など）が取り込まれることを低減することが可能である。このため、
酸化物半導体層１５１の信頼性を向上させることができる。
【０１９５】
以上の工程により酸化物半導体膜中の水素の濃度を低減し、高純度化することができる。
それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加
熱処理で、少数キャリアの数が極端に少なく、バンドギャップの広い酸化物半導体膜を形
成することができる。このため、大面積基板を用いて薄膜トランジスタを作製することが
できるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化され
た酸化物半導体膜を用いることで、高精細化に適し、動作速度が速く、オン時には大電流
を流すことができ、オフ時にはほとんど電流を流さない薄膜トランジスタを作製すること
ができる。
【０１９６】
このように薄膜トランジスタのソース電極またはドレイン電極の一方を、ゲート電極と電
気的に接続させることで、逆方向電流が非常に少ないダイオードを得ることができる。従
って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができ
る。また、ソース電極またはドレイン電極の一方のうち、ゲート電極と電気的に接続する
電極の、酸化物半導体層と接する部分の材料が有する仕事関数をφｍｄとし、ソース電極
またはドレイン電極の他方の電極が、酸化物半導体層と接する部分の材料が有する仕事関
数をφｍｓとし、酸化物半導体層の電子親和力をχとし、式２に示す条件を満たす材料を
用いることで、さらに整流特性に優れ、降伏現象が起きにくいダイオードを得ることがで
きる。
【０１９７】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０１９８】
（実施の形態８）
本実施の形態では、図６に示すダイオード接続された薄膜トランジスタの作製工程であっ
て、実施の形態６とは異なるものについて、図１２を用いて説明する。
【０１９９】
実施の形態６と同様に、図１２（Ａ）に示すように、基板１０１上に第１の電極１０５を
形成する。
【０２００】
次に、図１２（Ｂ）に示すように、第１の電極１０５上に酸化物半導体層１０７及び第２
の電極１０９を形成する。
【０２０１】
本実施の形態では、酸化物半導体膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用
いたスパッタリング法により形成する。本実施の形態では、減圧状態に保持された処理室
内に基板を保持し、基板を室温または４００℃未満の温度に加熱する。そして、処理室内
に残留する水素、水、水酸基または水素化物などを除去しつつ、水素、水、水酸基または
水素化物などが除去されたスパッタガスを導入し、金属酸化物をターゲットとして基板１
０１及び第１の電極１０５上に酸化物半導体膜を形成する。処理室内に残留する水素、水
、水酸基または水素化物などを除去するためには、吸着型の真空ポンプを用いることが好
ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用い
ることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えた
ものであってもよい。クライオポンプを用いて排気した処理室は、例えば、水素、水、水
酸基または水素化物（より好ましくは炭素原子を含む化合物も）などが排気されるため、
当該処理室で形成した酸化物半導体膜に含まれる不純物の濃度を低減できる。また、クラ
イオポンプにより処理室内に残留する水素、水、水酸基または水素化物などを除去しなが
らスパッタ形成を行うことで、基板温度が室温から４００℃未満でも水素原子、水などの
不純物を低減した酸化物半導体膜を形成することができる。
【０２０２】
本実施の形態では、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流
（ＤＣ）電源電力０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下での成膜条件が適
用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パー
ティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるために好ましい。酸化物半
導体膜は、好ましくは３０ｎｍ以上３０００ｎｍ以下とする。なお、適用する酸化物半導
体膜材料により適切な厚みは異なり、材料に応じて適宜厚みを選択すればよい。
【０２０３】
なお、酸化物半導体膜を形成する際のスパッタリング法は、絶縁膜１０３に示したスパッ
タリング法を適宜用いることができる。
【０２０４】
次に、第２の電極１０９となる導電膜を、実施の形態６と同様に形成する。
【０２０５】
次に、実施の形態６と同様に、第２の電極１０９となる導電膜及び酸化物半導体層１０７
となる酸化物半導体膜をエッチングして、第２の電極１０９及び酸化物半導体層１０７を
形成する。所望の形状の酸化物半導体層１０７及び第２の電極１０９を形成するために、
材料に合わせてエッチング条件（エッチング液、エッチング時間、温度など）を適宜調節
する。
【０２０６】
次に、図１２（Ｃ）に示すように、実施の形態６と同様に、第１の電極１０５、酸化物半
導体層１０７、第２の電極１０９上にゲート絶縁膜１１１を形成する。ゲート絶縁膜１１
１は、酸化物半導体層１０７との界面特性が良好なものとすることが好ましく、μ波（２
．４５ＧＨｚ）を用いた高密度プラズマＣＶＤでゲート絶縁膜１１１を形成することで、
緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。また、ゲート絶縁膜と
して良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など
他の形成方法を適用することができる。
【０２０７】
また、ゲート絶縁膜１１１を形成する前にＮ２Ｏ、Ｎ２、またはＡｒなどのガスを用いた
プラズマ処理によって露出している酸化物半導体膜の表面に付着した水素、水、水酸基ま
たは水素化物などを除去してもよい。また、酸素とアルゴンの混合ガスを用いてプラズマ
処理を行ってもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体
膜の一部に接するゲート絶縁膜１１１を形成することが好ましい。
【０２０８】
また、ゲート絶縁膜１１１に、水素、水、水酸基または水素化物などがなるべく含まれな
いようにするために、前処理として、スパッタリング装置の予備加熱室で第１の電極１０
５から第２の電極１０９まで形成された基板１０１を予備加熱し、基板１０１に吸着した
水素、水、水酸基または水素化物などの不純物を脱離し排気することが好ましい。または
、ゲート絶縁膜１１１を形成した後、基板１０１を、スパッタリング装置の予備加熱室で
予備加熱して、基板１０１に吸着した水素、水、水酸基または水素化物などの不純物を脱
離し排気することが好ましい。なお、予備加熱の温度としては、１００℃以上４００℃以
下好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はク
ライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０２０９】
ゲート絶縁膜１１１は、第１の電極１０５、酸化物半導体層１０７、及び第２の電極１０
９側から酸化シリコン膜と窒化シリコン膜とを積層した構造とすることもできる。例えば
、第１のゲート絶縁膜としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸
化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶
縁膜として膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を
積層して、ゲート絶縁膜とする。
【０２１０】
次に、図１２（Ｃ）に示すように、実施の形態６と同様に、ゲート絶縁膜１１１上にゲー
ト電極として機能する第３の電極１１３及び第３の電極１１５を形成する。
【０２１１】
以上の工程で、水素濃度が低減された酸化物半導体層１０７を有する薄膜トランジスタ１
３３を形成することができる。
【０２１２】
上記のように酸化物半導体膜を形成する際に、反応雰囲気中に残留する水素、水、水酸基
または水素化物などを除去することで、該酸化物半導体膜中の水素濃度を低減することが
できる。それにより酸化物半導体膜の安定化を図ることができる。
【０２１３】
次に、図１２（Ｄ）に示すように、実施の形態６と同様に、ゲート絶縁膜１１１及び第３
の電極１１３及び第３の電極１１５上に絶縁膜１１７を形成した後、コンタクトホール１
１９、コンタクトホール１２１、及びコンタクトホール１２３を形成する。
【０２１４】
次に、図１２（Ｅ）に示すように、実施の形態６と同様に、配線１２５を形成する。
【０２１５】
なお、絶縁膜１１７の形成後、さらに、実施の形態６と同様に、大気中、１００℃以上２
００℃以下、１時間以上３０時間以下での加熱処理を行ってもよい。この加熱処理によっ
て、ノーマリーオフとなる薄膜トランジスタを得ることができる。よって半導体装置の信
頼性を向上できる。
【０２１６】
なお、第３の電極１１３及び第３の電極１１５と、配線１２５の間に平坦化のための平坦
化絶縁膜を設けてもよい。
【０２１７】
上記のように酸化物半導体膜を形成するに際し、反応雰囲気中に残留する水素、水、水酸
基または水素化物などを除去することで、該酸化物半導体膜中の水素の濃度を低減し、高
純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また
、ガラス転移温度以下の加熱処理で、少数キャリアの数が極端に少なく、バンドギャップ
の広い酸化物半導体膜を形成することができる。このため、大面積基板を用いて薄膜トラ
ンジスタを作製することができるため、量産性を高めることができる。また、当該水素濃
度が低減され高純度化された酸化物半導体膜を用いることで、高精細化に適し、動作速度
が速く、オン時には大電流を流すことができ、オフ時にはほとんど電流を流さない薄膜ト
ランジスタを作製することができる。
【０２１８】
このように薄膜トランジスタのソース電極またはドレイン電極の一方を、ゲート電極と電
気的に接続させることで、逆方向電流が非常に少ないダイオードを得ることができる。従
って、降伏現象が起きにくい（すなわち、耐圧が高い）ダイオードを作製することができ
る。また、ソース電極またはドレイン電極の一方のうち、ゲート電極と電気的に接続する
電極の、酸化物半導体層と接する部分の材料が有する仕事関数をφｍｄとし、ソース電極
またはドレイン電極の他方の電極が、酸化物半導体層と接する部分の材料が有する仕事関
数をφｍｓとし、酸化物半導体層の電子親和力をχとし、式２に示す条件を満たす材料を
用いることで、さらに整流特性に優れ、降伏現象が起きにくいダイオードを得ることがで
きる。
【０２１９】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２２０】
（実施の形態９）
上記実施の形態にて説明したダイオードなどの非線形素子は、半導体装置に適用すること
ができる。半導体装置として、例えば表示装置を挙げることができる。
【０２２１】
本発明の一態様である表示装置の構成について、図１４を参照して説明する。図１４は、
表示装置が形成された基板２００の上面図を示す。基板２００上には、画素部２０１が形
成されている。また、入力端子２０２及び入力端子２０３は、基板２００上に形成された
画素回路に対して画像を表示するための信号及び電源電力を供給する。
【０２２２】
なお、本発明の一態様である表示装置は、図１４に示す形態に限定されない。すなわち、
基板２００上には、走査線駆動回路及び信号線駆動回路の一方または双方が形成されてい
てもよい。
【０２２３】
そして、基板２００上に形成された走査線側の入力端子２０２及び信号線側の入力端子２
０３と、画素部２０１とは、縦横に延びた配線によって接続されており、該配線は保護回
路２０４乃至保護回路２０７に接続されている。
【０２２４】
画素部２０１と、入力端子２０２とは、配線２０９によって接続されている。保護回路２
０４は、画素部２０１と、入力端子２０２との間に配設され、配線２０９に接続されてい
る。保護回路２０４を設けることによって、画素部２０１が有する薄膜トランジスタ等の
各種半導体素子を保護することができ、これらが劣化し、または破壊することを防止でき
る。なお、配線２０９は、図中では一の配線を指し示しているが、配線２０９と平行に設
けられている複数の配線のすべてが配線２０９と同様の接続関係を有する。なお、配線２
０９は、走査線として機能するものである。
【０２２５】
なお、走査線側には、入力端子２０２と画素部２０１との間に設けられている保護回路２
０４のみならず、画素部２０１を挟んで入力端子２０２の反対側にも保護回路が設けられ
ていても良い（図１４の保護回路２０５を参照）。
【０２２６】
一方で、画素部２０１と、入力端子２０３とは配線２０８によって接続されている。保護
回路２０６は、画素部２０１と、入力端子２０３との間に配設され、配線２０８に接続さ
れている。保護回路２０６を設けることによって、画素部２０１が有する薄膜トランジス
タ等の各種半導体素子を保護することができ、これらが劣化し、または破壊されることを
防止できる。なお、配線２０８は、図中では一の配線を指し示しているが、配線２０８と
平行に設けられている複数の配線のすべてが配線２０８と同様の接続関係を有する。なお
、配線２０８は、信号線として機能するものである。
【０２２７】
なお、信号線側には、入力端子２０３と画素部２０１との間に設けられている保護回路２
０６のみならず、画素部２０１を挟んで入力端子２０３の反対側にも設けられていても良
い（図１４の保護回路２０７を参照）。
【０２２８】
なお、保護回路２０４乃至保護回路２０７は全て設ける必要はない。しかし、少なくとも
保護回路２０４は設ける必要がある。走査線に過大な電流が生じることで、画素部２０１
が有する薄膜トランジスタのゲート絶縁層が破壊され、多数の点欠陥を生じうるからであ
る。
【０２２９】
また、保護回路２０４のみならず保護回路２０６を設けることで信号線に過大な電流が生
じることを防止できる。そのため、保護回路２０４のみを設ける場合と比較して信頼性が
向上し、歩留まりが向上する。保護回路２０６を有することで、薄膜トランジスタ形成後
のラビング工程等にて生じうる、静電気による破壊を防止することもできる。
【０２３０】
更には、保護回路２０５及び保護回路２０７を有することで、信頼性を更に向上させるこ
とができる。また、歩留まりを高くすることができる。保護回路２０５及び保護回路２０
７は、入力端子２０２及び入力端子２０３とは反対側に設けられている。そのため、これ
らは表示装置の作製工程（例えば、液晶表示装置の作製工程におけるラビング工程）中に
おいて生じる、各種半導体素子の劣化及び破壊を防止することに寄与する。
【０２３１】
なお、図１４では、基板２００とは別に形成した信号線駆動回路及び走査線駆動回路をＣ
ＯＧ方式やＴＡＢ方式等の公知の方式により基板２００に実装する。しかし、これに限定
されず、走査線駆動回路と画素部とを基板２００上に形成し、信号線駆動回路は別に形成
したものを実装してもよい。または、走査線駆動回路の一部或いは信号線駆動回路の一部
を、画素部２０１と共に基板２００上に形成し、走査線駆動回路の他の部分或いは信号線
駆動回路の他の部分を実装するようにしても良い。走査線駆動回路の一部が画素部２０１
と走査線側の入力端子２０２との間に設けられている場合には、走査線側の入力端子２０
２と基板２００上の走査線駆動回路の一部との間に保護回路を設けても良いし、走査線駆
動回路の一部と画素部２０１との間に保護回路を設けても良いし、これらの双方に保護回
路を設けても良い。また、信号線駆動回路の一部が画素部２０１と信号線側の入力端子２
０３との間に設けられている場合には、信号線側の入力端子２０３と基板２００上の信号
線駆動回路の一部との間に保護回路を設けても良いし、信号線駆動回路の一部と画素部２
０１との間に保護回路を設けても良いし、これらの双方に保護回路を設けても良い。つま
り、駆動回路の形態は様々であるため、保護回路はその形態に合わせて設ける数と場所を
定める。
【０２３２】
次に、図１４における保護回路２０４乃至保護回路２０７に用いられる保護回路の具体的
な回路構成の例について、図１５を参照して説明する。以下の説明ではｎ型トランジスタ
を設ける場合についてのみ説明する。
【０２３３】
図１５（Ａ）に示す保護回路は、複数の薄膜トランジスタを用いた保護ダイオード２１１
乃至保護ダイオード２１４を有する。保護ダイオード２１１は、直列に接続されたｎ型薄
膜トランジスタ２１１ａ及びｎ型薄膜トランジスタ２１１ｂを有している。そして、ｎ型
薄膜トランジスタ２１１ａのソース電極及びドレイン電極の一方は、ｎ型薄膜トランジス
タ２１１ａ及びｎ型薄膜トランジスタ２１１ｂのゲート電極と接続され、且つ電位Ｖｓｓ
に保たれている。ｎ型薄膜トランジスタ２１１ａのソース電極及びドレイン電極の他方は
、ｎ型薄膜トランジスタ２１１ｂのソース電極及びドレイン電極の一方に接続されている
。ｎ型薄膜トランジスタ２１１ｂのソース電極及びドレイン電極の他方は保護ダイオード
２１２に接続されている。そして、他の保護ダイオード２１２乃至保護ダイオード２１４
も保護ダイオード２１１と同様に、それぞれ直列に接続された複数の薄膜トランジスタを
有し、且つ直列に接続された複数の薄膜トランジスタの一端は、複数の薄膜トランジスタ
のゲート電極と接続されている。
【０２３４】
なお、保護ダイオード２１１乃至保護ダイオード２１４のそれぞれが有する薄膜トランジ
スタの数及び極性は、図１５（Ａ）に示す構成に限定されない。例えば、保護ダイオード
２１１は、直列に接続された三つの薄膜トランジスタにより構成されていてもよい。
【０２３５】
そして、保護ダイオード２１１乃至保護ダイオード２１４は順に直列に接続されており、
且つ保護ダイオード２１２と保護ダイオード２１３の間は、配線２１５に接続されている
。なお、配線２１５は、保護対象となる半導体素子に電気的に接続されているものである
。なお、配線２１５と接続する配線は、保護ダイオード２１２と保護ダイオード２１３と
の間の配線に限定されない。即ち、配線２１５は、保護ダイオード２１１と保護ダイオー
ド２１２との間に接続されていても良いし、保護ダイオード２１３と保護ダイオード２１
４との間に接続されていても良い。
【０２３６】
そして、保護ダイオード２１４の一端は電源電位Ｖｄｄに保たれている。また、保護ダイ
オード２１１乃至保護ダイオード２１４のそれぞれは、逆方向バイアスの電圧がかかるよ
うに接続されている。
【０２３７】
図１５（Ｂ）に示す保護回路は、保護ダイオード２２０、保護ダイオード２２１、容量素
子２２２、容量素子２２３及び抵抗素子２２４を有する。抵抗素子２２４は２端子の抵抗
であり、その一端には配線２２５から電位Ｖｉｎが供給され、他端には電位Ｖｓｓが供給
される。抵抗素子２２４は、電位Ｖｉｎが供給されなくなったときに配線２２５の電位を
Ｖｓｓにするために設けられており、その抵抗値は配線２２５の配線抵抗よりも十分に大
きくなるように設定する。保護ダイオード２２０及び保護ダイオード２２１は、ダイオー
ド接続されたｎ型薄膜トランジスタを用いている。
【０２３８】
なお、図１５に示す保護ダイオードは、更に複数の薄膜トランジスタを直列に接続したも
のであっても良い。
【０２３９】
ここで、図１５に示す保護回路が動作する場合について考える。このとき、保護ダイオー
ド２１１、２１２、２２１、２３０、２３１、２３４、２３５のソース電極及びドレイン
電極において、電位Ｖｓｓに保持される側がドレイン電極である。また他方はソース電極
となる。保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７のソ
ース電極及びドレイン電極において、電位Ｖｄｄに保持される側をソース電極とし、他方
がドレイン電極となる。また、保護ダイオードを構成する薄膜トランジスタのしきい値電
圧をＶｔｈと示す。
【０２４０】
また、保護ダイオード２１１、２１２、２２１、２３０、２３１、２３４、２３５は電位
Ｖｉｎが電位Ｖｓｓより高いときに逆バイアスの電圧がかかり、電流が流れにくい。一方
、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７は、電位Ｖ
ｉｎが電位Ｖｄｄより低いときに逆方向バイアスの電圧がかかり、電流が流れにくい。
【０２４１】
ここでは、電位Ｖｏｕｔが概ね電位Ｖｓｓと電位Ｖｄｄの間となるように設けられた保護
回路の動作について説明する。
【０２４２】
まず、電位Ｖｉｎが電位Ｖｄｄよりも高い場合を考える。電位Ｖｉｎが電位Ｖｄｄよりも
高い場合、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７の
ゲート電極とソース電極間の電位差Ｖｇｓ＝Ｖｉｎ−Ｖｄｄ＞Ｖｔｈのときに、当該ｎ型
薄膜トランジスタはオン状態となる。ここでは、Ｖｉｎが異常に高い場合を想定している
ため、当該ｎ型薄膜トランジスタはオン状態となる。このとき、保護ダイオード２１１、
２１２、２２１、２３０、２３１、２３４、２３５が有するｎ型薄膜トランジスタは、オ
フ状態となる。そうすると、保護ダイオード２１３、２１４、２２０、２３２、２３３、
２３６、２３７を介して、配線２１５、２２５、２３９Ａ、２３９Ｂの電位がＶｄｄとな
る。従って、ノイズ等により電位Ｖｉｎが電位Ｖｄｄよりも異常に高くなったとしても、
配線２１５、２２４、２２５、２３９Ａ、２３９Ｂの電位は、電位Ｖｄｄよりも高くなる
ことはない。
【０２４３】
一方で、電位Ｖｉｎが電位Ｖｓｓよりも低い場合には、保護ダイオード２１１、２１２、
２２１、２３０、２３１、２３４、２３５のゲート電極とソース電極間の電位差Ｖｇｓ＝
Ｖｓｓ−Ｖｉｎ＞Ｖｔｈのときに、当該ｎ型薄膜トランジスタはオン状態となる。ここで
は、Ｖｉｎが異常に低い場合を想定しているため、ｎ型薄膜トランジスタはオンする。こ
のとき、保護ダイオード２１３、２１４、２２０、２３２、２３３、２３６、２３７が有
するｎ型薄膜トランジスタはオフ状態となる。そうすると、保護ダイオード２１１、２１
２、２２１、２３０、２３１、２３４、２３５を介して、配線２１５、２２５、２３９Ａ
、２３９Ｂの電位がＶｓｓとなる。従って、ノイズ等により、電位Ｖｉｎが電位Ｖｓｓよ
り異常に低くなったとしても、配線２１５、２２５、２３９Ａ、２３９Ｂの電位は、電位
Ｖｓｓよりも低くなることはない。さらに、容量素子２２２、２２３は、入力電位Ｖｉｎ
が有するパルス状のノイズを鈍らせ、ノイズによる電位の急峻な変化を緩和する働きをす
る。
【０２４４】
なお、電位Ｖｉｎが、Ｖｓｓ−ＶｔｈからＶｄｄ＋Ｖｔｈの間の場合には、すべての保護
ダイオードが有するｎ型薄膜トランジスタがオフ状態となり、電位Ｖｉｎが電位Ｖｏｕｔ
へ入力される。
【０２４５】
以上説明したように保護回路を配置することで、配線２１５、２２５、２３９Ａ、２３９
Ｂの電位は、概ね電位Ｖｓｓと電位Ｖｄｄの間に保たれることになる。従って、配線２１
５、２２５、２３９Ａ、２３９Ｂがこの範囲から大きく外れる電位となることを防止する
ことができる。つまり、配線２１５、２２５、２３９Ａ、２３９Ｂが異常に高い電位また
は異常に低い電位となることを防止し、当該保護回路の後段の回路が破壊されまたは劣化
することを防止し、後段の回路を保護することができる。
【０２４６】
さらに、図１５（Ｂ）に示すように、入力端子に抵抗素子２２４を有する保護回路を設け
ることで、信号が入力されていないときに、信号が与えられる全ての配線の電位を、一定
（ここでは電位Ｖｓｓ）とすることができる。つまり信号が入力されていないときは、配
線同士をショートさせることができるショートリングとしての機能も有する。そのため、
配線間に生じる電位差に起因する静電破壊を防止することができる。また、抵抗素子２２
４の抵抗値が配線抵抗に対して十分に大きいので、信号の入力時に、配線に与えられる信
号が電位Ｖｓｓまで降下することを防止することができる。
【０２４７】
ここで、一例として、図１５（Ｂ）の保護ダイオード２２０及び保護ダイオード２２１に
閾値電圧Ｖｔｈ＝０のｎ型薄膜トランジスタを用いた場合について説明する。
【０２４８】
まず、Ｖｉｎ＞Ｖｄｄの場合には、保護ダイオード２２０はＶｇｓ＝Ｖｉｎ−Ｖｄｄ＞０
となり、オンする。保護ダイオード２２１が有するｎ型薄膜トランジスタはオフ状態とな
る。従って、配線２２５の電位はＶｄｄとなり、Ｖｏｕｔ＝Ｖｄｄとなる。
【０２４９】
一方で、Ｖｉｎ＜Ｖｓｓの場合には、保護ダイオード２２０が有するｎ型薄膜トランジス
タはオフ状態となる。保護ダイオード２２１が有するｎ型薄膜トランジスタはＶｇｓ＝Ｖ
ｓｓ−Ｖｉｎ＞０となり、オン状態となる。従って、配線２２５の電位はＶｓｓとなり、
Ｖｏｕｔ＝Ｖｓｓとなる。
【０２５０】
このように、Ｖｉｎ＜ＶｓｓまたはＶｄｄ＜Ｖｉｎとなる場合であっても、Ｖｓｓ＜Ｖｏ
ｕｔ＜Ｖｄｄの範囲で動作させることができる。従って、Ｖｉｎが過大な場合または過小
な場合であっても、Ｖｏｕｔが過大になりまたは過小となることを防止することができる
。従って、例えばノイズ等により、電位Ｖｉｎが電位Ｖｓｓより低くなる場合であっても
、配線２２５の電位は、電位Ｖｓｓよりも遙かに低くなることはない。さらに、容量素子
２２２及び容量素子２２３は、入力電位Ｖｉｎが有するパルス状のノイズを鈍らせ、電位
の急峻な変化を緩和する働きをする。
【０２５１】
以上説明したように保護回路を配置することで、配線２２５の電位は、電位Ｖｓｓと電位
Ｖｄｄの間に概ね保たれることになる。従って、配線２２５がこの範囲から大きくはずれ
た電位となることを防止することができ、当該保護回路の後段の回路（入力部がＶｏｕｔ
に電気的に接続された回路）を破壊または劣化から保護することができる。さらに、入力
端子に保護回路を設けることで、信号が入力されていないときに、信号が与えられる全て
の配線の電位を、一定（ここでは電位Ｖｓｓ）に保つことができる。つまり、信号が入力
されていないときは、配線同士をショートさせることができるショートリングとしての機
能も有する。そのため、配線間に生じる電位差に起因する静電破壊を防止することができ
る。また、抵抗素子２２４の抵抗値が十分に大きいので、信号の入力時には、配線２２５
に与えられる信号の電位の低下を防止できる。
【０２５２】
図１５（Ｃ）に示す保護回路は、保護ダイオード２２０及び保護ダイオード２２１を、そ
れぞれ２つのｎ型薄膜トランジスタで代用したものである。
【０２５３】
なお、図１５（Ｂ）及び図１５（Ｃ）に示す保護回路は、保護ダイオードとしてダイオー
ド接続されたｎ型薄膜トランジスタを用いているが、これに限定されない。
【０２５４】
また、図１５（Ｄ）に示す保護回路は、保護ダイオード２３０乃至保護ダイオード２３７
と、抵抗素子２３８と、を有する。抵抗素子２３８は配線２３９Ａと配線２３９Ｂの間に
直列に接続されている。保護ダイオード２３０乃至保護ダイオード２３３のそれぞれは、
ダイオード接続されたｎ型薄膜トランジスタを用いており、保護ダイオード２３４乃至保
護ダイオード２３７のそれぞれは、ダイオード接続されたｎ型薄膜トランジスタを用いて
いる。
【０２５５】
保護ダイオード２３０と保護ダイオード２３１は直列に接続されており、一端は電位Ｖｓ
ｓに保持され、他端は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３
２と保護ダイオード２３３は直列に接続されており、一端は電位Ｖｄｄに保持され、他端
は電位Ｖｉｎの配線２３９Ａに接続されている。保護ダイオード２３４と保護ダイオード
２３５は直列に接続されており、一端は電位Ｖｓｓに保持され、他端は電位Ｖｏｕｔの配
線２３９Ｂに接続されている。保護ダイオード２３６と保護ダイオード２３７は直列に接
続されており、一端は電位Ｖｄｄに保持され、他端は電位Ｖｏｕｔの配線２３９Ｂに接続
されている。
【０２５６】
また、図１５（Ｅ）に示す保護回路は、抵抗素子２４０と、抵抗素子２４１と、保護ダイ
オード２４２と、を有する。図１５（Ｅ）では、保護ダイオード２４２としてダイオード
接続されたｎ型薄膜トランジスタを用いているが、これに限定されない。ダイオード接続
された複数の薄膜トランジスタを用いても良い。抵抗素子２４０と、抵抗素子２４１と、
保護ダイオード２４２は、配線２４３に直列に接続されている。
【０２５７】
抵抗素子２４０及び抵抗素子２４１によって、配線２４３の電位の急激な変動を緩和し、
半導体素子の劣化または破壊を防止することができる。また、保護ダイオード２４２によ
って、電位の変動により配線２４３に逆方向バイアスの電流が流れることを防止すること
ができる。
【０２５８】
なお、図１５（Ａ）に示す保護回路は、図１５（Ｆ）に示す構成に置き換えることも可能
である。図１５（Ｆ）は、図１５（Ａ）に示した保護ダイオード２１１及び保護ダイオー
ド２１２を保護ダイオード２１６に、保護ダイオード２１３及び保護ダイオード２１４を
保護ダイオード２１７に置き換えた構成を示している。特に、上記実施の形態で説明した
ダイオードは、耐圧が高いため、図１５（Ｆ）のような構成を用いることができる。
【０２５９】
なお、抵抗素子のみを配線に直列に接続する場合には、配線の電位の急激な変動を緩和し
、半導体素子の劣化または破壊を防止することができる。また、保護ダイオードのみを配
線に直列に接続する場合、電位の変動により配線に逆方向の電流が流れるのを防ぐことが
できる。
【０２６０】
なお、本発明の一態様である表示装置に設けられる保護回路は図１５に示す構成に限定さ
れるものではなく、同様の働きをする回路構成であれば、適宜設計変更が可能である。
【０２６１】
（実施の形態１０）
実施の形態９で説明した保護回路を有する表示装置は、電子機器に適用することができる
。
【０２６２】
実施の形態９の表示装置を表示部に用いた電子機器として、例えば、ビデオカメラ、デジ
タルカメラなどのカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生
装置（カーオーディオ、オーディオコンポなど）、コンピュータ、ゲーム機器、携帯情報
端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍など）、記録媒
体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（
ＤＶＤ）などの記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）な
どが挙げられる。
【０２６３】
図１６（Ａ）に示すディスプレイは、筐体３００、支持台３０１および表示部３０２を含
み、入力された様々な情報（静止画、動画、テキスト画像など）を表示部３０２に表示す
る機能を有する。なお、図１６（Ａ）に示すディスプレイが有する機能はこれに限定され
ず、例えばスピーカーを具備していてもよいし、情報の表示のみならず入力も可能なタッ
チパネルであってもよい。
【０２６４】
図１６（Ｂ）に示すテレビジョン装置は、筐体３１１に表示部３１２が組み込まれている
。表示部３１２により、映像を表示することが可能である。また、ここでは、壁３１０に
固定して筐体の裏側を支持した構成を示している。
【０２６５】
図１６（Ｂ）に示すテレビジョン装置の操作は、筐体３１１が備える操作スイッチや、リ
モコン操作機３１５により行うことができる。リモコン操作機３１５が備える操作キー３
１４により、チャンネルや音量の操作を行うことができ、表示部３１２に表示される映像
を操作することができる。また、リモコン操作機３１５に、当該リモコン操作機３１５か
ら出力する情報を表示する表示部３１３を設ける構成としてもよい。
【０２６６】
なお、図１６（Ｂ）に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする
とよい。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して
有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信
者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うこ
とも可能である。
【０２６７】
図１６（Ｃ）に示すコンピュータは、本体３２０、筐体３２１、表示部３２２、キーボー
ド３２３、外部接続ポート３２４およびポインティングデバイス３２５を含み、様々な情
報（静止画、動画、テキスト画像など）を表示部３２２に表示する機能を有する。なお、
図１６（Ｃ）に示すコンピュータが有する機能はこれに限定されず、例えば、情報の表示
のみならず入力も可能なタッチパネルであってもよい。
【０２６８】
本実施の形態で説明したように、本発明の一態様であるダイオードなどの非線形素子を電
子機器に用いることができる。
【符号の説明】
【０２６９】
１０１    基板
１０３    絶縁膜
１０５    電極
１０６    電極
１０７    酸化物半導体層
１０８    基板温度
１０９    電極
１１１    ゲート絶縁膜
１１３    電極
１１５    電極
１１７    絶縁膜
１１９    コンタクトホール
１２１    コンタクトホール
１２３    コンタクトホール
１２５    配線
１２９    配線
１３１    配線
１３２    配線
１３３    薄膜トランジスタ
１４１    薄膜トランジスタ
１４３    薄膜トランジスタ
１４５    薄膜トランジスタ
１５１    酸化物半導体層
１５３    鎖線部
１５５    非晶質領域
１５７    結晶粒
２００    基板
２０１    画素部
２０２    入力端子
２０３    入力端子
２０４    保護回路
２０５    保護回路
２０６    保護回路
２０７    保護回路
２０８    配線
２０９    配線
２１１    保護ダイオード
２１２    保護ダイオード
２１３    保護ダイオード
２１４    保護ダイオード
２１５    配線
２１６    保護ダイオード
２１７    保護ダイオード
２２０    保護ダイオード
２２１    保護ダイオード
２２２    容量素子
２２３    容量素子
２２４    抵抗素子
２２５    配線
２３０    保護ダイオード
２３１    保護ダイオード
２３２    保護ダイオード
２３３    保護ダイオード
２３４    保護ダイオード
２３５    保護ダイオード
２３６    保護ダイオード
２３７    保護ダイオード
２３８    抵抗素子
２４０    抵抗素子
２４１    抵抗素子
２４２    保護ダイオード
２４３    配線
３００    筐体
３０１    支持台
３０２    表示部
３１０    壁
３１１    筐体
３１２    表示部
３１３    表示部
３１４    操作キー
３１５    リモコン操作機
３２０    本体
３２１    筐体
３２２    表示部
３２３    キーボード
３２４    外部接続ポート
３２５    ポインティングデバイス
６０１    基板
６０３    絶縁膜
６０５    電極
６０７    酸化物半導体層
６０９    電極
６１１    ゲート絶縁膜
６１３    電極
６１５    電極
６１７    絶縁膜
６２５    配線
６２９    配線
６３３    薄膜トランジスタ
７０１    基板
７０３    絶縁膜
７０５    導電層
７０７    酸化物半導体層
７０９    導電層
７１１    絶縁膜
８０１    アノード
８０２    酸化物半導体
８０３    カソード
８１３    フェルミレベル
８２０    準位
８２１    エネルギー障壁
８２２    伝導帯
８２３    エネルギー障壁
８５１    曲線
８５２    曲線
２１１ａ    ｎ型薄膜トランジスタ
２１１ｂ    ｎ型薄膜トランジスタ
２３９Ａ    配線
２３９Ｂ    配線
【図１】
2015092601.tif 000003
【図２】
2015092601.tif 000004
【図３】
2015092601.tif 000005
【図４】
2015092601.tif 000006
【図５】
2015092601.tif 000007
【図６】
2015092601.tif 000008
【図７】
2015092601.tif 000009
【図８】
2015092601.tif 000010
【図９】
2015092601.tif 000011
【図１０】
2015092601.tif 000012
【図１１】
2015092601.tif 000013
【図１２】
2015092601.tif 000014
【図１３】
2015092601.tif 000015
【図１４】
2015092601.tif 000016
【図１５】
2015092601.tif 000017
【図１６】
2015092601.tif 000018