(57)【要約】【課題】全チップに対してプローブ検査せず、一部のチップのみに対して、プローブ検査を実行し、そのテスト結果に基づいて、その他のチップの電気的特性を推定する抜き取り＆推定テストが行われている。しかし、被推定チップの周辺の複数の既測定チップの検査結果に基づいて、単純に、被推定チップの電気的特性を推定すると、誤差が過大になる場合がある。【解決手段】本願発明の概要は、この抜き取り＆推定テストに際して、以下の工程を含むものである。すなわち、被推定チップの類似特性円周上または、その近傍にある複数の既テストチップであって、被推定チップの近傍にある複数の既テストチップのテスト試験の結果に基づいて、被推定チップの電気的特性を推定するものである。ここで、複数の既テストチップ領域は、相互に、多数のチップ領域で構成された直交格子における相互に隣接しない異なる行および列にある。【選択図】図２６
2015233037.tif 000002
【特許請求の範囲】
【請求項１】
以下の工程を含む半導体装置の製造方法：
（ａ）半導体ウエハの第１の主面に多数のチップ領域を形成する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面の前記多数のチップ領域の内の第１のチップ領域群の各チップ領域にプローブ針をコンタクトさせて、電気的試験を実行する工程；
（ｃ）前記電気的試験の結果に基づいて、前記多数のチップ領域の内の前記第１のチップ領域群に属さないチップ領域から構成された第２のチップ領域群の各チップ領域の電気的特性を推定する工程、
ここで、前記工程（ｃ）は、以下の下位工程を含む：
（ｃ１）前記第２のチップ領域群に属する第１のチップ領域の類似特性円周上または、その近傍にある前記第１のチップ領域群に属する複数のチップ領域であって、前記第１のチップ領域の近傍にある複数のチップ領域の前記電気的試験の結果に基づいて、前記第１のチップ領域の前記電気的特性を推定する工程、
ここで更に、前記第１のチップ領域群に属する前記複数のチップ領域は、相互に、前記多数のチップ領域で構成された直交格子における相互に隣接しない異なる行および列にある。
【請求項２】
請求項１に記載の半導体装置の製造方法において、前記第１のチップ領域群に属するチップ領域は、相互に隣接していない。
【請求項３】
請求項２に記載の半導体装置の製造方法において、前記工程（ｂ）は、前記第１のチップ領域群に属する複数のチップ領域に対して、同時に、前記プローブ針をコンタクトさせることによって、実行される。
【請求項４】
請求項３に記載の半導体装置の製造方法において、前記下位工程（ｃ１）における前記推定は、スプライン関数を利用して行われる。
【請求項５】
請求項３に記載の半導体装置の製造方法において、前記半導体ウエハの直径は、１００ミリメートル以上である。
【請求項６】
請求項５に記載の半導体装置の製造方法において、前記多数のチップ領域の各チップ領域の面積は、１平方ミリメートル未満である。
【請求項７】
請求項６に記載の半導体装置の製造方法において、前記多数のチップ領域の各チップ領域は、ダイオードに対応する。
【請求項８】
請求項７に記載の半導体装置の製造方法において、前記ダイオードは、ツェナーダイオードである。
【請求項９】
請求項７に記載の半導体装置の製造方法において、前記ダイオードは、可変容量ダイオードである。
【請求項１０】
請求項１に記載の半導体装置の製造方法において、さらに、以下の工程を含む：
（ｄ）前記工程（ａ）の後であって、前記工程（ｂ）の前に、前記半導体ウエハの前記第１の主面のＴＥＧ領域にプローブ針をコンタクトさせて、ＴＥＧの電気的特性を測定する工程。
【請求項１１】
以下の工程を含む半導体装置の製造方法：
（ａ）半導体ウエハの第１の主面に多数のチップ領域を形成する工程；
（ｂ）前記工程（ａ）の前、後、または前記工程（ａ）内において、前記半導体ウエハの前記第１の主面または第２の主面の被測定点群の物理的特性を測定する工程；
（ｃ）前記物理的特性の測定結果に基づいて、前記測定が行われた主面と同一の主面上において、前記被測定点群に属さない複数の点から構成された被推定点群の前記物理的特性を推定する工程、
ここで、前記工程（ｃ）は、以下の下位工程を含む：
（ｃ１）前記被推定点群に属する第１の被推定点の類似特性円周上または、その近傍にある前記被測定点群に属する複数の被測定点であって、前記第１の被推定点の近傍にある複数の被測定点の前記測定結果に基づいて、前記第１の被推定点の前記物理的特性を推定する工程、
ここで更に、前記被測定点群に属する前記複数の被測定点同士を結ぶ線分は、前記半導体ウエハの主要な方位指標の中心と前記半導体ウエハの中心を結ぶ直線を基準としたとき、実質的に傾斜している。
【請求項１２】
請求項１１に記載の半導体装置の製造方法において、前記下位工程（ｃ１）における前記推定は、スプライン関数を利用して行われる。
【請求項１３】
請求項１２に記載の半導体装置の製造方法において、前記半導体ウエハの直径は、１００ミリメートル以上である。
【請求項１４】
請求項１１に記載の半導体装置の製造方法において、前記物理的特性は、裏面研磨後の前記半導体ウエハの凹凸に関するものである。
【請求項１５】
請求項１１に記載の半導体装置の製造方法において、前記物理的特性は、裏面エッチング後の前記半導体ウエハの凹凸に関するものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、半導体装置（または半導体集積回路装置）の製造方法に関し、たとえば、テスト技術に適用することができるものである。
【背景技術】
【０００２】
日本特開２０１０−３２４６６号公報（特許文献１）は、ウエハプローブテストに関するものである。そこには、可変容量ダイオード等のダイオードに関して、ウエハ上のすべてのチップ領域に対して、ウエハプローブテストを実行せず、一部のチップ領域に対してウエハプローブテストを実行することにより、その他のチップ領域の特性を推定する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−３２４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体デバイスの製造工程においては、ウエハ工程が一応完成した半導体ウエハに対して、プローバを用いて、ウエハプローブ検査が実行される。通常、この検査は、原則として、検査対象ウエハ上のすべてのチップ領域（製品チップ領域）に対して実行される（外観検査などで、不良と判断されたものはスキップされることがある）。
【０００５】
しかし、ウエハ上のチップ領域の数が増加するに従い、テスト時間が過大となるため、ウエハ上のチップ領域の一部のみに対して、ウエハプローブ検査を実行し、そのテスト結果に基づいて、その他のチップ領域の電気的特性を推定することが行われている。
【０００６】
この場合、被推定チップ領域の周辺の複数の既測定チップ領域の検査結果に基づいて、単純に、被推定チップ領域の電気的特性を推定すると、誤差が大きくなる場合があることが本願発明者によって明らかにされた。すなわち、半導体ウエハによっては、ウエハ上の直交座標の各座標軸に沿って、電気的特性が比較的大きく変動する場合があり、このような場合、単純に座標軸に沿って補間処理等を行うと推定誤差が予想外に大きくなってしまうことがあるというものである。
【０００７】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
すなわち、本願の一実施の形態の概要は、半導体装置の製造工程におけるウエハプローブテストにおいて、一部のチップ領域に対して、テストを実行し、他のチップ領域に対しては、既テストチップ領域のテスト結果に基づいて、その電気的特性を推定するに際して、以下の工程を含むものである。すなわち、被推定チップ領域の類似特性円周上または、その近傍にある複数の既テストチップ領域であって、被推定チップ領域の近傍にある複数の既テストチップ領域のテスト試験の結果に基づいて、被推定チップ領域の電気的特性を推定するものである。ここで、複数の既テストチップ領域は、相互に、多数のチップ領域で構成された直交格子における相互に隣接しない異なる行および列にある。
【発明の効果】
【００１０】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００１１】
すなわち、前記本願の一実施の形態によれば、ウエハプローブテストの時間を短縮することができる。
【図面の簡単な説明】
【００１２】
【図１】本願の一実施の形態の半導体装置の製造方法の一例であるダイオード製造プロセスにおける全体プロセスのアウトラインを説明するための全体プロセスブロックフロー図である。
【図２】本願の前記一実施の形態の半導体装置の製造方法の一例であるダイオード製造プロセスにおける全体プロセスのアウトラインを説明するための主要部の詳細プロセスブロックフロー図である。
【図３】図２のウエハプロセス（Ｐ型不純物ドープ領域導入工程）におけるデバイス断面図（ウエハ要部断面図）である。
【図４】図２のウエハプロセス（開口内熱酸化膜成膜工程）におけるデバイス断面図（ウエハ要部断面図）である。
【図５】図２のウエハプロセス（ＣＶＤ絶縁膜成膜工程）におけるデバイス断面図（ウエハ要部断面図）である。
【図６】図２のウエハプロセス（コンタクトホール形成工程）におけるデバイス断面図（ウエハ要部断面図）である。
【図７】図２のウエハプロセス（表面電極膜成膜工程）におけるデバイス断面図（ウエハ要部断面図）である。
【図８】図２のウエハプロセス（ファイナルパッシベーション膜成膜および開口部形成工程）におけるデバイス断面図（ウエハ要部断面図）である。
【図９】図２のウエハプロセス（裏面研削、裏面研磨、裏面エッチング等工程）におけるデバイス断面図（ウエハ要部断面図）である。
【図１０】図９の裏面研削工程の一例を説明するための工程中のウエハおよび裏面研削処理装置の要部模式断面図である。
【図１１】図９の裏面研磨工程の一例を説明するための工程中のウエハおよび裏面研磨処理装置の要部模式断面図である。
【図１２】図９の裏面エッチング工程の一例を説明するための工程中のウエハおよび裏面エッチング処理装置の要部模式断面図である。
【図１３】図９の裏面平坦度計測工程の一例を説明するための工程中のウエハおよび裏面平坦度計測装置の要部模式断面図である。
【図１４】図２のウエハプロセス（裏面電極膜成膜工程）におけるデバイス断面図（ウエハ要部断面図）である。
【図１５】図２のウエハプロセス（パッケージ工程の最初に行われるダイシング工程）におけるデバイス断面図（ウエハ要部断面図）である。
【図１６】図２のウエハプロセス（パッケージ工程完了時点）におけるデバイス断面図（ウエハ要部断面図）である。
【図１７】本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスのアウトラインを説明するためのテストプロセス等の詳細プロセスブロックフロー図である。
【図１８】本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスのアウトラインを説明するためのウエハの表面の全体レイアウト図である。
【図１９】図１８のチップ周辺切り出し領域Ｒ１の拡大平面図である。
【図２０】図１８のウエハ内部切り出し領域Ｒ２の拡大平面図である。
【図２１】図１７のプローブテスト工程におけるプローブカードの上面図（下部のウエハ等のパターンは簡潔性を確保するため表示を省略）である。
【図２２】図２１のＹ−Ｙ‘断面に対応するウエハおよびプローブ装置要部の模式断面図である。
【図２３】本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスの要部（基本テストプロセス）に関する詳細を説明するためのウエハ表面全体図である。
【図２４】図２３のＹ軸＋方向分割円領域Ｄｙの詳細表面拡大図である。
【図２５】図２３のＸ軸＋方向分割円領域Ｄｘの詳細表面拡大図である。
【図２６】図２３の斜め方向分割円領域Ｄｄの詳細表面拡大図である。
【図２７】本願の前記一実施の形態の半導体装置の製造方法に関する変形例１（４分割円３分割方式）を説明するためのウエハ表面全体図である。
【図２８】図２７のウエハ局所切り出し領域Ｒ３ｙの詳細表面拡大図（Ｘ方向実測領域間補間工程）である。
【図２９】図２７のウエハ局所切り出し領域Ｒ３ｙの詳細表面拡大図（Ｘ方向実測領域間補間完了）である。
【図３０】図２７のウエハ局所切り出し領域Ｒ３ｙの詳細表面拡大図（Ｙ方向実測領域間補間工程）である。
【図３１】図２７のウエハ局所切り出し領域Ｒ３ｄの詳細表面拡大図（類似特性円周方向実測領域間補間工程）である。
【図３２】図２７のウエハ局所切り出し領域Ｒ３ｄの詳細表面拡大図（類似特性円周方向実測領域間補間完了）である。
【図３３】図２７のウエハ局所切り出し領域Ｒ３ｄの詳細表面拡大図（動径方向実測領域間補間工程）である。
【図３４】図２７のウエハ局所切り出し領域Ｒ３ｄの詳細表面拡大図（類似特性円周方向推定領域間補間工程）である。
【図３５】本願の前記一実施の形態の半導体装置の製造方法に関する変形例２（同一円周上起点＆終点方式）を説明するためのウエハ表面全体図である。
【図３６】本願の前記一実施の形態の半導体装置の製造方法に関する変形例３（円弧補間経路方式）を説明するためのウエハ表面全体図である。
【図３７】本願の前記一実施の形態の半導体装置の製造方法に関する変形例４（非傾斜分割円先行方式）を説明するためのウエハ表面全体図である。
【図３８】本願の前記一実施の形態の半導体装置の製造方法に関する変形例５（１６分割円方式）を説明するためのウエハ表面全体図である。
【図３９】本願の前記一実施の形態の半導体装置の製造方法に関する変形例６（方位指標部分割円特別仕様方式）を説明するためのウエハ表面全体図である。
【図４０】本願の前記一実施の形態の半導体装置の製造方法に関する変形例７（物理量抜き取り計測斜め補間方式）を説明するためのウエハ表面および、そのＸ−Ｘ‘断面を示す全体模式図である。
【図４１】図４０の図２６に対応する斜め方向分割円領域Ｄｄの詳細表面拡大図である。
【図４２】本願の前記一実施の形態の半導体装置の製造方法のアウトラインを説明するための図１７、図２３、図２６等に対応する説明図である。
【図４３】本願の前記一実施の形態の半導体装置の製造方法等に関する技術課題等を説明するための比較例に関するデータ表示図（ほぼ全チップ領域をプローブ検査した結果における不良部分を濃い表示にしてウエハ状に示した部分を一部切り取ったものである）である。
【図４４】本願の前記一実施の形態の半導体装置の製造方法等に関する技術課題等を説明するための比較例に関するデータ表示図（離散的に一部のチップ領域をプローブ検査し、その間のチップ領域をＸ，Ｙ方向の補間処理で推定した結果における不良部分を濃い表示にしてウエハ状に示した部分を一部切り取ったもの）である。
【発明を実施するための形態】
【００１３】
〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。
【００１４】
１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体ウエハの第１の主面に多数のチップ領域を形成する工程；
（ｂ）前記工程（ａ）の後、前記半導体ウエハの前記第１の主面の前記多数のチップ領域の内の第１のチップ領域群の各チップ領域にプローブ針をコンタクトさせて、電気的試験を実行する工程；
（ｃ）前記電気的試験の結果に基づいて、前記多数のチップ領域の内の前記第１のチップ領域群に属さないチップ領域から構成された第２のチップ領域群の各チップ領域の電気的特性を推定する工程、
ここで、前記工程（ｃ）は、以下の下位工程を含む：
（ｃ１）前記第２のチップ領域群に属する第１のチップ領域の類似特性円周上または、その近傍にある前記第１のチップ領域群に属する複数のチップ領域であって、前記第１のチップ領域の近傍にある複数のチップ領域の前記電気的試験の結果に基づいて、前記第１のチップ領域の前記電気的特性を推定する工程、
ここで更に、前記第１のチップ領域群に属する前記複数のチップ領域は、相互に、前記多数のチップ領域で構成された直交格子における相互に隣接しない異なる行および列にある。
【００１５】
２．前記項１に記載の半導体装置の製造方法において、前記第１のチップ領域群に属するチップ領域は、相互に隣接していない。
【００１６】
３．前記項１または２に記載の半導体装置の製造方法において、前記工程（ｂ）は、前記第１のチップ領域群に属する複数のチップ領域に対して、同時に、前記プローブ針をコンタクトさせることによって、実行される。
【００１７】
４．前記項１から３のいずれか一つに記載の半導体装置の製造方法において、前記下位工程（ｃ１）における前記推定は、スプライン関数を利用して行われる。
【００１８】
５．前記項１から４のいずれか一つに記載の半導体装置の製造方法において、前記半導体ウエハの直径は、１００ミリメートル以上である。
【００１９】
６．前記項１から５のいずれか一つに記載の半導体装置の製造方法において、前記多数のチップ領域の各チップ領域の面積は、１平方ミリメートル未満である。
【００２０】
７．前記項１から６のいずれか一つに記載の半導体装置の製造方法において、前記多数のチップ領域の各チップ領域は、ダイオードに対応する。
【００２１】
８．前記項７に記載の半導体装置の製造方法において、前記ダイオードは、ツェナーダイオードである。
【００２２】
９．前記項７に記載の半導体装置の製造方法において、前記ダイオードは、可変容量ダイオードである。
【００２３】
１０．前記項１から９のいずれか一つに記載の半導体装置の製造方法において、さらに、以下の工程を含む：
（ｄ）前記工程（ａ）の後であって、前記工程（ｂ）の前に、前記半導体ウエハの前記第１の主面のＴＥＧ領域にプローブ針をコンタクトさせて、ＴＥＧの電気的特性を測定する工程。
【００２４】
１１．以下の工程を含む半導体装置の製造方法：
（ａ）半導体ウエハの第１の主面に多数のチップ領域を形成する工程；
（ｂ）前記工程（ａ）の前、後、または前記工程（ａ）内において、前記半導体ウエハの前記第１の主面または第２の主面の被測定点群の物理的特性を測定する工程；
（ｃ）前記物理的特性の測定結果に基づいて、前記測定が行われた主面と同一の主面上において、前記被測定点群に属さない複数の点から構成された被推定点群の前記物理的特性を推定する工程、
ここで、前記工程（ｃ）は、以下の下位工程を含む：
（ｃ１）前記被推定点群に属する第１の被推定点の類似特性円周上または、その近傍にある前記被測定点群に属する複数の被測定点であって、前記第１の被推定点の近傍にある複数の被測定点の前記測定結果に基づいて、前記第１の被推定点の前記物理的特性を推定する工程、
ここで更に、前記被測定点群に属する前記複数の被測定点同士を結ぶ線分は、前記半導体ウエハの主要な方位指標の中心と前記半導体ウエハの中心を結ぶ直線を基準としたとき、実質的に傾斜している。
【００２５】
１２．前記項１１に記載の半導体装置の製造方法において、前記下位工程（ｃ１）における前記推定は、スプライン関数を利用して行われる。
【００２６】
１３．前記項１１または１２に記載の半導体装置の製造方法において、前記半導体ウエハの直径は、１００ミリメートル以上である。
【００２７】
１４．前記項１１から１３のいずれか一つに記載の半導体装置の製造方法において、前記物理的特性は、裏面研磨後の前記半導体ウエハの凹凸に関するものである。
【００２８】
１５．前記項１１から１４のいずれか一つに記載の半導体装置の製造方法において、前記物理的特性は、裏面エッチング後の前記半導体ウエハの凹凸に関するものである。
【００２９】
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
【００３０】
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したもの、および、半導体チップ等をパッケージングしたものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
【００３１】
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、二つの部分に分けて考えられている。すなわち、一つ目は、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）工程である。二つ目は、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで（ウエハレベルパッケージプロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ  Ｅｎｄ  ｏｆ  Ｌｉｎｅ）工程である。
【００３２】
なお、本願に於いては、便宜上、層間絶縁膜の層に着目して、同一の層間絶縁膜に属する配線とビアを同一の層名を付す。すなわち、第１層埋め込み配線と第２層埋め込み配線の間のビアは第２層ビアである。
【００３３】
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
【００３４】
同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃｏｎ  Ｄｉｏｘｉｄｅ）だけでなく、その他の酸化シリコンを主要な成分とする絶縁膜を含む。たとえば、ＴＥＯＳベース酸化シリコン（ＴＥＯＳ−ｂａｓｅｄ  ｓｉｌｉｃｏｎ  ｏｘｉｄｅ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）等の不純物をドープした酸化シリコン系絶縁膜も酸化シリコン膜である。また、熱酸化膜、ＣＶＤ酸化膜のほか、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）、ナノクラスタリングシリカ（ＮＳＣ：Ｎａｎｏ−Ｃｌｕｓｔｅｒｉｎｇ  Ｓｉｌｉｃａ）等の塗布系膜も酸化シリコン膜または酸化シリコン系絶縁膜である。そのほか、ＦＳＧ（Ｆｌｕｏｒｏｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＳｉＯＣ（Ｓｉｌｉｃｏｎ  Ｏｘｉｃａｒｂｉｄｅ）またはカーボンドープ酸化シリコン（Ｃａｒｂｏｎ−ｄｏｐｅｄ  Ｓｉｌｉｃｏｎ  ｏｘｉｄｅ）またはＯＳＧ（Ｏｒｇａｎｏｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）等のＬｏｗ−ｋ絶縁膜も同様に、酸化シリコン膜または酸化シリコン系絶縁膜である。更に、これらと同様な部材に空孔を導入したシリカ系Ｌｏｗ−ｋ絶縁膜（ポーラス系絶縁膜、「ポーラスまたは多孔質」というときは、分子性多孔質を含む）も酸化シリコン膜または酸化シリコン系絶縁膜である。
【００３５】
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統に属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
【００３６】
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮ（ＳｉＯＣ，ＳｉＯＣＮ）は、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多いが、エッチストップ膜や参照光反射促進膜とする場合は、ＳｉＣ，ＳｉＮ等に近い。従って、これらの酸化物と窒化物（炭化物、炭窒化物）の分類は、どちらが主要な要素化によって分類される。
【００３７】
窒化シリコン膜等の窒化シリコン系絶縁膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ  Ｃｏｎｔａｃｔ）技術におけるエッチストップ膜、すなわち、ＣＥＳＬ（Ｃｏｎｔａｃｔ  Ｅｔｃｈ−Ｓｔｏｐ  Ｌａｙｅｒ）として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ  Ｍｅｍｏｒｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
【００３８】
３．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
【００３９】
４．図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。従って、たとえば、「正方形」とは、ほぼ正方形を含み、「直交」とは、ほぼ直交する場合を含み、「一致」とは、ほぼ一致する場合を含む。このことは、「平行」、「直角」についても同じである。従って、たとえば、完全な平行からの１０度程度のずれは、平行に属する。
【００４０】
また、ある領域について、「全体」、「全般」、「全域」等というときは、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」等の場合を含む。従って、たとえば、ある領域の８０％以上は、「全体」、「全般」、「全域」ということができる。このことは、「全周」、「全長」等についても同じである。
【００４１】
更に、有るものの形状について、「矩形」というときは、「ほぼ矩形」を含む。従って、たとえば、矩形と異なる部分の面積が、全体の２０％程度未満であれば、矩形ということができる。この場合に於いて、このことは、「環状」等についても同じである。この場合に於いて、環状体が、分断されている場合は、その分断された要素部分を内挿または外挿した部分が環状体の一部である。
【００４２】
また、周期性についても、「周期的」は、ほぼ周期的を含み、個々の要素について、たとえば、周期のずれが２０％未満程度であれば、個々の要素は「周期的」ということができる。更に、この範囲から外れるものが、その周期性の対象となる全要素のたとえば２０％未満程度であれば、全体として「周期的」ということができる。
【００４３】
なお、本節の定義は、一般的なものであり、以下の個別の記載で異なる定義があるときは、ここの部分については、個別の記載を優先する。ただし、当該個別の記載部分に規定等されていない部分については、明確に否定されていない限り、本節の定義、規定等がなお有効である。
【００４４】
５．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
【００４５】
６．本願において、「Ａの類似特性円周」というときは、Ａ上または、その近傍を通過する類似特性円の円周をいうものとする。なお、本願において、「類似特性円」とは、ウエハの中心をその中心とする同心円群であって、半導体プロセスの回転対称性に起因して、電気的特性や物理特性の類似した領域の分布が、これらの円周上に沿って分布する傾向にある時、これらの円のことを言う。
【００４６】
本願において、ウエハの主要な方位指標の中心とウエハの中心を結ぶ直線を基準として、「実質的に傾斜している」というときは、相互の傾き角が、１５度以上、４５度以下であることをいう。なお、ここでいう傾き角のとる値の範囲は、０度から４５度である。すなわち、比較する２直線（線分を含む）の相互の角度の一方が４５度を超えるときは、その余角を傾き角とする。
【００４７】
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
【００４８】
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
【００４９】
なお、二者択一の場合の呼称に関して、一方を「第１」等として、他方を「第２」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第１」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。
【００５０】
１．本願の一実施の形態の半導体装置の製造方法の一例であるダイオード製造プロセスにおける全体プロセスのアウトラインの説明（主に図１から図１６）
以下では、半導体装置として、ツェナー（ＺＥＮＥＲ）ダイオード等を例にとり、具体的に説明するが、ツェナーダイオードに限らず、可変容量ダイオード、スイッチングダイオード、ショットキダイオード、整流用ダイオード、小信号用ダイオード、フォトダイオード、発光ダイオードその他のダイオード等にも適用できる。更に、以下で説明する例は、ダイオード以外にも、ＭＯＳＦＥＴ，ＩＧＢＴ等のパワー系単体半導体デバイス、パワー系半導体デバイスを組み込んだパワー系集積回路装置、その他のＣＭＯＳ系半導体集積回路装置（ＣＭＯＳ系半導体装置）等にも適用できる。
【００５１】
また、以下では、シリコン系半導体装置を例にとり具体的に説明するため、半導体ウエハとしては、単結晶シリコンウエハ（エピタキシャルウエハ、非エピタキシャルウエハ、ＳＯＩウエハ等を含む）を中心に説明する。しかし、プロセスとしては、シリコンウエハ以外に、ゲルマニウムウエハ、ＧａＡｓ、ＳｉＣその他等の化合物半導体ウエハを使用するものであってもよい。
【００５２】
さらに、パッケージ形状に関しては、この例では、表面実装型パッケージを例にとり具体的に説明するが、挿入型パッケージ等でもよいことは言うまでもない。
【００５３】
図１は本願の一実施の形態の半導体装置の製造方法の一例であるダイオード製造プロセスにおける全体プロセスのアウトラインを説明するための全体プロセスブロックフロー図である。図２は本願の前記一実施の形態の半導体装置の製造方法の一例であるダイオード製造プロセスにおける全体プロセスのアウトラインを説明するための主要部の詳細プロセスブロックフロー図である。図３は図２のウエハプロセス（Ｐ型不純物ドープ領域導入工程）におけるデバイス断面図（ウエハ要部断面図）である。図４は図２のウエハプロセス（開口内熱酸化膜成膜工程）におけるデバイス断面図（ウエハ要部断面図）である。図５は図２のウエハプロセス（ＣＶＤ絶縁膜成膜工程）におけるデバイス断面図（ウエハ要部断面図）である。図６は図２のウエハプロセス（コンタクトホール形成工程）におけるデバイス断面図（ウエハ要部断面図）である。図７は図２のウエハプロセス（表面電極膜成膜工程）におけるデバイス断面図（ウエハ要部断面図）である。図８は図２のウエハプロセス（ファイナルパッシベーション膜成膜および開口部形成工程）におけるデバイス断面図（ウエハ要部断面図）である。図９は図２のウエハプロセス（裏面研削、裏面研磨、裏面エッチング等工程）におけるデバイス断面図（ウエハ要部断面図）である。図１０は図９の裏面研削工程の一例を説明するための工程中のウエハおよび裏面研削処理装置の要部模式断面図である。図１１は図９の裏面研磨工程の一例を説明するための工程中のウエハおよび裏面研磨処理装置の要部模式断面図である。図１２は図９の裏面エッチング工程の一例を説明するための工程中のウエハおよび裏面エッチング処理装置の要部模式断面図である。図１３は図９の裏面平坦度計測工程の一例を説明するための工程中のウエハおよび裏面平坦度計測装置の要部模式断面図である。図１４は図２のウエハプロセス（裏面電極膜成膜工程）におけるデバイス断面図（ウエハ要部断面図）である。図１５は図２のウエハプロセス（パッケージ工程の最初に行われるダイシング工程）におけるデバイス断面図（ウエハ要部断面図）である。図１６は図２のウエハプロセス（パッケージ工程完了時点）におけるデバイス断面図（ウエハ要部断面図）である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法の一例であるダイオード製造プロセスにおける全体プロセスのアウトライン等を説明する。
【００５４】
まず、図１のウエハ投入工程１０１から説明する。ウエハとして、たとえば、直径１５０ミリメートル程度の非エピタキシャルウエハを準備する。ウエハの径としては、１５０ミリメートル程度のほか、１００ミリメートル程度、２００ミリメートル程度、３００ミリメートル程度、４５０ミリメートル程度等、その他の径を有するものでもよい。ウエハの主要な方位指標としては、オリエンテーションフラットを例にとり具体的に説明するが、方位指標としては、ノッチであってもよい。なお、ウエハの導電型としては、この例では、比較的高濃度のＮ型非エピタキシャルウエハを例にとり具体的に説明するが、必要に応じて、低濃度のＮ型ウエハであってもよく、また、高濃度または低濃度のＰＮ型ウエハであってもよい。
【００５５】
ここで図１のウエハ処理工程１１０に入り、図２及び図３に示すように、Ｎ型非エピタキシャルウエハ１ｓ（１）の表面１ａ（第１の主面）側すなわち、裏面１ｂ（第２の主面）の反対の主面に、エピタキシャル層１ｅ（Ｎ型低濃度シリコン層）を成長させる（図２の低濃度領域形成工程１１１）。次に、ウエハ１の表面１ａに、例えば、熱酸化等により、表面酸化膜３（酸化シリコン系絶縁膜）を形成する（図２の基板表面酸化工程１１２）。次に、例えば、通常のフォトリソグラフィにより、表面酸化膜３をパターニングし、開口部４を開口する。次に、開口部４を介して、ウエハ１の表面１ａ側の半導体表面にＰ型不純物ドープ領域５を形成する（図２のＰＮ接合形成工程１１３）。
【００５６】
次に、図４に示すように、開口部４のウエハ１の表面１ａに、たとえば、熱酸化等により、開口内熱酸化膜６を成膜する。
【００５７】
次に、図５に示すように、たとえば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等により、ウエハ１の表面１ａ側のほぼ全面に、ＣＶＤ絶縁膜７を成膜する（図２の酸化シリコン膜成膜工程１１４）。なお、「ほぼ全面」というのは、例えば、成膜等の際に、ウエハ１の周辺部等においては、装置等の構造または特性により、成膜されない部分がある場合があるからである（この点、以下同様の場合に同じ）。ここで、ＣＶＤ絶縁膜７としては、たとえば、下層のＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜および上層のＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜等からなる酸化シリコン系絶縁膜を好適なものとして例示することができる。
【００５８】
次に、図６に示すように、たとえば、通常のフォトリソグラフィにより、コンタクトホール８を形成する（図２の開口部形成工程１１５）。
【００５９】
次に、図７に示すように、たとえば、スパッタリング成膜等により、ウエハ１の表面１ａ側のほぼ全面に、表面電極膜として、アルミニウムを主要な構成要素とするアルミニウム系メタル膜を成膜する。アルミニウム系メタル膜としては、たとえば、１アトミック％程度のシリコン等を添加したアルミニウム膜を好適なものとして例示することができる。次に、たとえば、通常のフォトリソグラフィにより、アルミニウム系メタル膜をパターニングすることにより、表面電極９を形成する（図２の表面電極形成工程１１６）。
【００６０】
次に、図８に示すように、たとえば、プラズマＣＶＤ等により、ウエハ１の表面１ａ側のほぼ全面に、ファイナルパッシベーション膜１１を成膜する。ファイナルパッシベーション膜１１としては、たとえば、下層の窒化シリコン系絶縁膜および上層の酸化シリコン系絶縁膜等からなる絶縁膜を好適なものとして例示することができる。次に、たとえば、通常のフォトリソグラフィにより、開口部１２を形成する。
【００６１】
次に、図９に示すように、たとえば、必要に応じて、裏面研削、裏面研磨、裏面エッチング（例えば、これらの全部方は一部を記載の順で実行）等を適宜組み合わせて、最終的に除去される部分１５を除去することで、ウエハの薄膜化を行う。
【００６２】
裏面研削（図２のバッククラインディング１１７）は、たとえば、図１０のように実行する。すなわち、たとえば、自転する回転ステージ５１上のウエハ吸着ステージ５２に、ウエハ１をＢＧ（Ｂａｃｋ  Ｇｒｉｎｄｉｎｇ）テープ５９を介して、真空吸着し、ウエハ１の裏面１ｂに、たとえば、自転および水平移動するグラインディングヘッド５３に固定されたグラインディングホイール５４を押し付けることにより、研削する。
【００６３】
裏面研磨（図２のウエハ裏面研磨工程１１８）は、たとえば、図１１のように実行する。すなわち、たとえば、自転する回転ステージ５１上の研磨スラリが供給された研磨パッド５５上にウエハ１の裏面１ｂを下にして置き、ウエハ１の表面側を、ＢＧテープ５９を介して上から自転する研磨ヘッド５６で下方向に押し付ける。この工程は、裏面エッチングとともに、裏面研削によって生じたダメージ層を除去するため等に実行される。ただし、ダメージ層除去のためには、裏面エッチングと裏面研磨の両方が必須なわけではない。
【００６４】
ここで、必要に応じて、図２の裏面研磨後ウエハ平坦度検査工程１６１を実行する。裏面研磨後ウエハ平坦度検査工程１６１は、たとえば、図１３のように実行する。すなわち、たとえば、ウエハ吸着ステージ５２（検査ステージ）上に、ＢＧテープ５９を介してウエハ１を吸着し、ウエハ１の裏面１ｂの被計測点４１に、たとえば、レーザビームヘッド６２からのレーザ光６１を照射し、その反射光（散乱光）等を光検出器６３等により検出する。これにより、たとえば、ウエハ１の裏面１ｂのマイクロラフネス等を計測する。この検査は、もちろん必須ではない（図２の破線のようにスキップしてもよい）。
【００６５】
裏面エッチ（図２のウエハ裏面エッチング工程１１９）は、たとえば、図１２のように実行する。すなわち、たとえば、自転する回転ステージ５１上にウエハ１を、ＢＧテープ５９を介して、真空吸着し、ウエハ１の裏面１ｂに対して、たとえば、エッチング液ノズル５７からシリコンエッチング液５８を供給する。
【００６６】
ここで、先と同様に、必要に応じて、図２の裏面エッチング処理後ウエハ平坦度検査工程１６２を実行する。裏面エッチング処理後ウエハ平坦度検査工程１６２は、たとえば、図１３のように実行する。すなわち、たとえば、ウエハ吸着ステージ５２（検査ステージ）上に、ＢＧテープ５９を介してウエハ１を吸着し、ウエハ１の裏面１ｂの被計測点４１に、たとえば、レーザビームヘッド６２からのレーザ光６１を照射し、その反射光（散乱光）等を光検出器６３等により検出する。これにより、たとえば、ウエハ１の裏面１ｂのマイクロラフネス（Ｍｉｃｒｏｒｏｕｇｈｎｅｓｓ）等を計測する。この検査は、もちろん必須ではない（図２の破線のようにスキップしてもよい）。また、裏面研磨後ウエハ平坦度検査工程１６１および裏面エッチング処理後ウエハ平坦度検査工程１６２の一ずれか一つを実行してもよい。
【００６７】
次に、図１４に示すように、ウエハ１（ダイシング後はチップ２となる）の裏面１ｂのほぼ全面に、たとえば、スパッタリング成膜等により、裏面電極１６を成膜する（図２のウエハ裏面電極形成工程１２０）。以上で、半導体ウエハ１の第１の主面１ａに多数のチップ領域２が形成されたことになる。
【００６８】
次に、図２に示すように、ウエハテスト工程１３０を実行する。
【００６９】
次に、図１５に示すように、ダイシング等により、ウエハ１を半導体チップ２に分割する。これにより、図２の組立工程１４０に入る。
【００７０】
次に、図１６に示すように、半導体チップ２をダイパッド１７（リード）上に、チップボンディングする（ダイボンディング工程）。次に、たとえば、ボンディングワイヤ１９として、金ワイヤを用いて、半導体チップ２上の表面電極９（ボンディングパッド）とリード１８（外部端子）間を電気的に接続する（接続方法としては、例えば、ボールボンディング）。次に、必要に応じて、たとえば、封止樹脂を用いたトランスファモールド等により、封止を実行することにより、ダイパッド１７、リード１８の一部、および、半導体チップ２およびボンディングワイヤ１９を樹脂封止体２０で覆う。封止方法としては、樹脂封止のほか、必要に応じて、ガラス封止等でもよい。
【００７１】
パッケージ工程１４０（図２）が完了すると、図２のパッケージテスト１５０（組立後の電気的テストすなわち、最終テスト）が実行される。
【００７２】
２．本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスのアウトラインの説明（主に図１７から図２２）
このセクションでは、図１及び図２において説明したウエハテスト工程１３０の概要の一例を説明する。なお、この例は、単なる一例であって、デバイスの相違やプロセスの都合により、種々変更される。たとえば、ＤＣパラメトリックテスト工程１３１等は、必要でない場合は、図１７において破線で示されるように、スッキプされる。
【００７３】
また、以下の図において、ウエハ上のチップの数は、図示の都合上、一般に実際と比べて、かなり少なめに描かれている（特に、ウエハの全体図において、その傾向が強い）。
【００７４】
なお、この例においては、図１８の多数のチップ領域が構成する直交格子の一つの軸方向と、ウエハ１の主要な方位指標１９の中心１９ｃおよびウエハ１の中心ＣＣを通る直線の方向が一致するようなチップは移行を選択したが、チップ配向はこれに限らないことは言うまでもない。
【００７５】
図１７は本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスのアウトラインを説明するためのテストプロセス等の詳細プロセスブロックフロー図である。図１８は本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスのアウトラインを説明するためのウエハの表面の全体レイアウト図である。図１９は図１８のチップ周辺切り出し領域Ｒ１の拡大平面図である。図２０は図１８のウエハ内部切り出し領域Ｒ２の拡大平面図である。図２１は図１７のプローブテスト工程におけるプローブカードの上面図（下部のウエハ等のパターンは簡潔性を確保するため表示を省略）である。図２２は図２１のＹ−Ｙ‘断面に対応するウエハおよびプローブ装置要部の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスのアウトライン等を説明する。
【００７６】
図１７に示すように、ウエハ処理工程１１０が完了したウエハ１は、ウエハテスト工程１３０の対象とされる。まず、ウエハ処理工程１１０が完了したウエハ１の上面１ａの典型的な状況を図１８に示す。図１８に示すように、この例においては、ウエハ１の表面１ａには、直交格子状に多数のチップ領域２が形成されている。この直交格子の縦軸は、オリエンテーションフラット１９（ウエハの主要な方位指標）の中心１９ｃおよびウエハ１の中心ＣＣを通る直線Ｙと平行または、ほぼ平行であり、直交格子の横軸は、直線Ｙと直交し、ウエハ１の中心ＣＣを通る直線Ｘと平行または、ほぼ平行である。すなわち、多数のチップ領域２は、直線Ｙの方向に沿う多数の列Ａおよび直線Ｘの方向に沿う多数の行を構成している。
【００７７】
また、この例においては、たとえば、チップ領域２が構成する直交格子の列Ａおよび行の一つ置きに、被検査チップ領域４３（被検査チップ）が設定されており、その他のチップ領域２は、被推定チップ領域４４（被推定チップ）すなわち、非検査チップ領域４４となっている。
【００７８】
次に、図１７のチップ周辺切り出し領域Ｒ１の拡大平面図を図１９に示す。図１９に示すように、一つの被検査チップ領域４３ａは、その周りを６個の被推定チップ領域４４すなわち、非検査チップ領域４４ａ，４４ｂ，４４ｃ，４４ｄ，４４ｅ，４４ｆ，４４ｇ，４４ｈで囲まれている。チップ領域２の間は、オリエンテーションフラット１９の中心１９ｃからウエハ１の中心ＣＣへ向かう方向を示す矢印２４と同一方向に延びるＹ軸方向（図１８）のスクライブライン２１ｙと、これと直交する方向に延びるＸ軸方向（図１８）のスクライブライン２１ｘとなっている。これらのスクライブライン２１ｘ、２１ｙ上には、たとえば、図１７のＤＣパラメトリックテスト工程１３１等に使用されるＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）すなわち、一般特性検査用デバイス領域２２が設けられている。
【００７９】
次に、図１７のウエハ内部切り出し領域Ｒ２の拡大平面図を図２０に示す。図２０に示すように、被検査チップ領域４４の設定されている直交格子の列Ａ１，Ａ２および行Ｂ１，Ｂ２は、列及び行の両方において、相互に隣接していない。また、図１９に破線で囲った領域２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆに含まれる被検査チップ領域４３は、それぞれ、同時にコンタクトする被検査チップ領域の範囲の一例を示す。このように、被検査チップ領域４３が構成する試験対象チップ領域群３０（第１のチップ領域群、図４２参照）を全体としてみたとき、これらの構成チップ領域は、相互に隣接していないのである。このことによって、それらの間の被推定チップ領域４４の推定が高精度に実行できるのである。また、実測チップ領域の総数を低く抑えることができるのである。しかし、何らかの理由で、一部に、相互に隣接する被検査チップ領域４３を設定することを排除するものではない。
【００８０】
次に、図１７のプローブテスト工程１３２およびＤＣパラメトリックテスト工程１３１に使用するプローブ装置のプローブカードおよび測定の仕方について説明する。ここでは、プローブテスト工程１３２を例にとり説明するが、プローブ装置、プローブカードおよび測定の仕方等は、ＤＣパラメトリックテスト工程１３１においても、コンタクトする場所、すなわち、測定する対象が異なるほか、基本的に同じである。
【００８１】
図２１に、プローブテスト工程１３２等に使用するプローブカード６８の上面全体図を示す。図２１に示すように、プローブカード６８の上面６８ａには、たとえば、開口部６９が設けられており、ここを通して、プローブ針７１を見ることができる。
【００８２】
次に、図２１のＹ−Ｙ‘断面を図２２に示す。図２２に示すように、プローブテスト工程１３２等の際には、被検査ウエハ１は、たとえば、プローブ装置（ウエハプローバ）のウエハ吸着ステージ５２（検査ステージ）に、その裏面１ｂを下にして真空吸着されている。プローブカード６８の下面６８ｂには、複数のプローブ針７１が取り付けられている。これらの各プローブ針７１の先端は、対応するプローブ対象チップ領域２ｄ（測定対象チップ領域、第１のチップ領域群に属するチップ領域）の表面１ａ（第１の主面）に設けられた表面電極９にコンタクトされ、この状態で、電気的試験すなわち、プローブテスト工程１３２等が実行される。なお、この例においては、プローブ非対象チップ領域２ｘ（測定非対象チップ領域、第２のチップ領域群に属するチップ領域）の表面１ａにも、表面電極９が設けられているが、これらには、プローブ針７１はコンタクトされない。
【００８３】
これらの説明を踏まえて、図１７のウエハテスト工程１３０における流れを簡単に説明すると、以下のごとくである。すなわち、図１７、図１９、図２１および図２２に示すように、必要なＴＥＧ（２２）の部分に、順次、プローブ針７１をコンタクトさせ、ＤＣパラメトリックテスト工程１３１を実行する。すなわち、半導体ウエハ１の第１の主面１ａのＴＥＧ領域（２２）にプローブ針７１をコンタクトさせて、ＴＥＧの電気的特性を測定するのである。このようにすることによって、ウエハ工程全体のパフォーマンスを高精度で管理することができるのである。
【００８４】
次に、図１７、図２０および図２２に示すように、順次、同時テスト領域２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆの一つにプローブ針をコンタクトさせた状態で、プローブテストを実行する。すなわち、第１のチップ領域群３０（図４２参照）に属する複数のチップ領域２ｄ（図２２）に対して、同時に、プローブ針７１をコンタクトさせることによって、実行されるのである。このようにすることにより、実測定にかかる時間を短縮することができるのである。
【００８５】
そして、プローブ針のテイクオフとタッチダウンを繰り返して、当該ウエハ１上のすべての同時テスト領域２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆ、すなわち、すべての被検査チップ領域４３のプローブテストを完了させる。このように、半導体ウエハ１の第１の主面１ａの多数のチップ領域２の内の第１のチップ領域群３０（図４２参照）の各チップ領域２ｄ１、２ｄ２（図４２参照）にプローブ針７１をコンタクトさせて、電気的試験を実行するのである。
【００８６】
次に、図１７及び図１８に示すように、被検査チップ領域４３に対するプローブテストの結果に基づいて、被推定チップ領域４４（被推定チップ）すなわち非検査チップ領域の電気的特性を推定する電気的特性推定工程１３５が実行される。この推定の結果は、被検査チップ領域４３に対するプローブテストの結果とともに、テスト実測データおよび推定データ２０１として、たとえば、組立工程１４０等で利用される。たとえば、図１、図２及び図１７の組立工程１４０におけるダイボンディング工程等において、良品と判定されたチップ領域２のみが、ピックアップされ、ダイボンディングされる。
【００８７】
３．本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスの要部（基本テストプロセス）に関する詳細説明（主に図２３から図２６）
このセクションでは、図１７のウエハテスト工程１３０の要部である電気的特性推定工程１３５の詳細の一例を具体的に説明する。ここで説明する例は、一例として、ダイオードに関するものとしており、その具体的イメージを明確にするために、寸法等の一例を挙げると、例えば、以下のごとくである。例えば、ウエハ径は、１５０ミリメートル程度とし、チップ寸法を一辺０．１ミリメートルの正方形とすると、全チップ数は、１７０万個程度となる。これを寸法等に関する具体例１とする。この例で、たとえば、チップ領域の列および行で一つ置きに測定対象チップを設定すると、測定対象チップ数（実測チップ数）は、４２．５万個程度となる。
【００８８】
なお、実用的には、実測チップ数を１万個前後とすることが有効であるが、本願では、説明の簡潔性を確保するために、主に、チップ領域の列および行で一つ置き、または、数個置き等を中心に例示する。
【００８９】
図２３は本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスの要部（基本テストプロセス）に関する詳細を説明するためのウエハ表面全体図である。図２４は図２３のＹ軸＋方向分割円領域Ｄｙの詳細表面拡大図である。図２５は図２３のＸ軸＋方向分割円領域Ｄｘの詳細表面拡大図である。図２６は図２３の斜め方向分割円領域Ｄｄの詳細表面拡大図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法におけるテストプロセスの要部（基本テストプロセス）に関する詳細を説明する。なお、図２５から図２６においては、オリエンテーションフラットの中心からウエハの中心へ向かう方向を示す矢印２４によって、チップ領域の配向を明示する（以下同様の図においても同じ）。
【００９０】
この例における電気的特性推定の基本的考え方を図２３に示す。図２３に示すように、ウエハ１の表面１ａに、ウエハ１の中心ＣＣをその中心とする一定の半径の円Ｃ（類似特性円）を描くと、その円周Ｃ（類似特性円周）に沿う経路は、デバイス特性の変化が比較的少ない経路となる。すなわち、マクロ的に言うと、たとえば、測定対象または推定対象領域Ｐ（または推定対象点）の近傍で考えると、点Ｐにおける類似特性円Ｃの接線Ｔに沿って、微小距離進んでも、デバイス特性の変化は、点Ｐとウエハ１の中心ＣＣを結ぶ直線Ｒの方向、すなわち動径軸方向（動径方向）へ微小距離進む場合と比較して、小さくなる。ここで、「微小距離」とは、例えば、数チップ程度（寸法等に関する具体例１）の距離である。
【００９１】
したがって、この例においては、図１７の推定工程１３５において、接線Ｔと、横軸Ｘと縦軸Ｙのなす角度の内の小さい方、すなわち傾斜角が、１５度から４５度の場合、言い換えると、接線Ｔが実質的に傾斜している場合においては、接線Ｔ方向に補間処理する工程を実行するのである。ここで、傾斜角が、１５度から４５度の場合とは、この図の斜め方向分割円領域Ｄｄにおいては、回転角度θ（極座標の角度部分）が１５度から７５度の場合である。なお、この場合、傾斜角の下限値は、一律には決まらず、領域分割のやり方に依存する。また、接線Ｔは、その接線自体に限らず、類似特性円周に沿ってその近傍を走る、その接線Ｔに平行な直線でもよい。以下では、ウエハ１の表面１ａを推定のやり方において類似する３種の領域に分割して推定工程１３５を具体的に説明する。
【００９２】
図２３に示すように、推定のやり方において類似する３種の領域とは、Ｘ軸（Ｘ）に沿った領域Ｄｘ（Ｘ軸方向分割円領域）、Ｙ軸（Ｙ）に沿った領域Ｄｙ（Ｙ軸方向分割円領域）および、先の斜め方向分割円領域Ｄｄである。なお、これらの領域のそれぞれには、ウエハ１の中心ＣＣを挟んで対向する等価な領域があるが、それらは、それぞれの対応する領域と全く同じであるので、ここでは、図２３に明示された領域のみを説明する。また、これらの分割円領域への各チップ領域の振り分け方法については、この例では、境界領域またはその近傍のチップ領域をその境界の両側のいずれか一つのみに属させる「排他的振り分け法」に従っている。しかし、境界領域またはその近傍のチップ領域の一部をその境界の両側の分割円領域に属させる「非排他的振り分け法」に従ってもよい。
【００９３】
まず、図２３のＹ軸方向分割円領域Ｄｙについて、推定のやり方を図２４に基づいて説明する。図２４に示すように、Ｙ軸方向分割円領域Ｄｙの横方向の中心付近の推定しようとするチップ領域２ｘ（第１のチップ領域）を考えたとき、そこを通る類似特性円Ｃの類似特性円周に接する接線Ｔは、横軸Ｘにほぼ平行である。したがって、この分割円領域では、基本的に、たとえば、横軸及び縦軸方向に補間を実行する。これは、この分割円領域においては、横軸（Ｘ）と平行な方向に沿って補間することと、類似特性円周Ｃに沿って補間することは、ほぼ等価であるからである。
【００９４】
具体的には、まず、特性が類似した横方向（たとえば、接線Ｔに沿って）から補間を実行する。補間対象範囲は、たとえば、Ｙ軸方向分割円領域Ｄｙの左端近傍の既測定チップ領域２ｄから右端近傍の既測定チップ領域２ｄである。その中には、推定対象チップ領域２ｘに隣接する既測定チップ領域２ｄ１、２ｄ２のほか、推定対象チップ領域２ｘを含む行Ｂに含まれる原則として全ての既測定チップ領域（図にハッチングが付されたもの）および、推定対象チップ領域（図にハッチングが付されていないもの）が含まれる。
【００９５】
補間の方法としては、各種の多項式によるものが可能であるが、ここでは、たとえば、スプライン（Ｓｐｌｉｎｅ）関数を用いた区間補間法を好適なものとして例示することができる。すなわち、左端近傍の既測定チップ領域と右端近傍の既測定チップ領域を補間区間（Ｄｏｍａｉｎ）の両端とし、すなわち、端部ノード（Ｎｏｄｅ）とし、その間の全既測定チップ領域を中間の各ノードとし、隣接するノード間を分割補間区間（Ｓｕｂｄｏｍａｉｎ）とし、分割補間区間ごとに、必要に応じて、別の多項式を割り当てるのである。これらの点については、以下の別の部分の補間に関しても全く同じであるので、以下では説明を繰り返さない。これらの補間処理を、既測定チップ領域を含む各行について繰り返す。
【００９６】
なお、スプライン関数による補間は、分割補間区間を採用して、区間毎の別の多項式を割り当てることができるので、比較的低次の多項式で近似でき、その結果、不所望な振動等を排除して、高精度の近似（補間）を行うことができる。
【００９７】
これと同じことを、既測定チップ領域を含む各列について繰り返すと、最後に、既測定チップ領域を有さない列と行の交差する部分の非測定チップ領域が残ることとなる。これらの非測定チップ領域は、たとえば、先と同様に、横軸方向の補間により、推定することができる。この場合は、各ノードは、既測定チップ領域ではなく、既推定チップ領域となる。
【００９８】
これで、Ｙ軸方向分割円領域Ｄｙに関して、ほぼすべてのプローブ非対象チップ領域２ｘの推定工程が完了したことになる。なお、分割円領域の端部がプローブ非対象チップ領域となる部分では、適宜、外挿処理を実施して推定を実施する。
【００９９】
次に、Ｙ軸方向分割円領域Ｄｙに関して、行った推定処理をＸ軸方向分割円領域Ｄｘに対して実行する。なお、各分割円領域に対する推定処理の実行順序は、ここに例示したもののほか、自由に変更することができることは言うまでもない。Ｘ軸方向分割円領域Ｄｘに対する推定処理は、Ｙ軸方向分割円領域Ｄｙに対するものと基本的に同じであるが、配向の違いにより、縦軸Ｙに沿った推定処理を先行させる点が異なっている。これは、図２５からわかるように、Ｘ軸方向分割円領域Ｄｘの上下方向のほぼ中央部においての類似特性円Ｃの接線Ｔの方向は、縦軸Ｙの方向とほぼ一致しているからである。
【０１００】
具体的には、まず、特性が類似した縦方向（たとえば、接線Ｔに沿って）から補間を実行する。補間対象範囲は、たとえば、Ｘ軸方向分割円領域Ｄｘの上端近傍の既測定チップ領域２ｄから下端近傍の既測定チップ領域２ｄである。その中には、推定対象チップ領域２ｘに隣接する既測定チップ領域２ｄ１、２ｄ２のほか、推定対象チップ領域２ｘを含む列Ａに含まれる原則として全ての既測定チップ領域（図にハッチングが付されたもの）および、推定対象チップ領域（図にハッチングが付されていないもの）が含まれる。これらの補間処理を、既測定チップ領域を含む各列について繰り返す。
【０１０１】
これと同じことを、既測定チップ領域を含む各行について繰り返すと、最後に、既測定チップ領域を有さない列と行の交差する部分の非測定チップ領域が残ることとなる。これらの非測定チップ領域は、たとえば、先と同様に、縦軸方向の補間により、推定することができる。この場合は、各ノードは、既測定チップ領域ではなく、既推定チップ領域となる。
【０１０２】
これで、Ｘ軸方向分割円領域Ｄｘに関して、ほぼすべてのプローブ非対象チップ領域２ｘの推定工程が完了したことになる。なお、先と同様に、分割円領域の端部がプローブ非対象チップ領域となる部分では、適宜、外挿処理を実施して推定を実施する。
【０１０３】
次に、図２６により、斜め方向分割円領域Ｄｄの推定処理を説明する。図２６に示すように、斜め方向分割円領域Ｄｄのほぼ中央部においての類似特性円Ｃの接線Ｔの方向は、ほぼ４５度程度の傾きを有する。したがって、チップ２ｄ、２ｄ１、２ｄ２、２ｘの形状を正方形とした場合は、接線Ｔまたは、これと平行な直線の方向は、チップの対角線を結んだ線の方向と一致する。
【０１０４】
したがって、まず、特性が類似した接線Ｔに沿って補間を実行する。補間対象範囲は、たとえば、斜め方向分割円領域Ｄｄの接線Ｔ上の左手上端近傍の既測定チップ領域２ｄから接線Ｔ上の右手下端近傍の既測定チップ領域２ｄである。その中には、推定対象チップ領域２ｘ１に隣接する既測定チップ領域２ｄ１、２ｄ２のほか、推定対象チップ領域２ｘ１を含む接線Ｔ上の原則として全ての既測定チップ領域（図にハッチングが付されたもの）および、推定対象チップ領域（図にハッチングが付されていないもの）が含まれる。これらの補間処理を、既測定チップ領域を含む接線Ｔに平行なすべての対角線方向について繰り返す。
【０１０５】
次に、既測定チップ領域を含むすべての行Ｂ１，Ｂ２について同様の推定処理を繰り返し、既測定チップ領域を含むすべての列Ａ１，Ａ２についても、全く同様の推定処理を繰り返すと、最後に、既測定チップ領域を有さない列と行の交差する部分の非測定チップ領域が残ることとなる。
【０１０６】
これらの非測定チップ領域は、たとえば、先と同様に、接線Ｔに平行な対角線方向の補間により、推定することができる。この場合は、各ノードは、既測定チップ領域ではなく、既推定チップ領域となる。
【０１０７】
これで、斜め方向分割円領域Ｄｄに関して、ほぼすべてのプローブ非対象チップ領域２ｘの推定工程が完了したことになる。なお、先と同様に、分割円領域の端部がプローブ非対象チップ領域となる部分では、適宜、外挿処理を実施して推定を実施する。この場合、可能な場合は、たとえば、接線Ｔに平行な対角線方向の補間により、推定（外挿）することが望ましい。
【０１０８】
以上のようにして、第１のチップ領域群３０（図４２参照、以下同じ）に対する電気的試験の結果に基づいて、多数のチップ領域２の内の第１のチップ領域群３０に属さないチップ領域から構成された第２のチップ領域群３１の各チップ領域２ｘ１（図２６等）の電気的特性を推定したことになる。
【０１０９】
その際に、前記のように、第２のチップ領域群３１に属する第１のチップ領域２ｘ１の類似特性円周Ｃ上または、その近傍にある第１のチップ領域群３０に属する複数のチップ領域２ｄ１、２ｄ２であって、第１のチップ領域２ｘ１の近傍にある複数のチップ領域の電気的試験の結果に基づいて、第１のチップ領域２ｘ１の電気的特性を推定するのである。その際、更に、第１のチップ領域群３０に属する複数のチップ領域２ｄ１、２ｄ２は、相互に、多数のチップ領域２で構成された直交格子Ｌ（図４２参照）における相互に隣接しない異なる行Ｂ１，Ｂ２および列Ａ１，Ａ２にあるのである。
【０１１０】
このようにすることにより、ウエハプローブテストの時間を短縮することができる。
【０１１１】
４．本願の前記一実施の形態の半導体装置の製造方法に関する変形例１（４分割円３分割方式）の説明（主に図２７から図３４）
セクション３では、ウエハ全体を８分割して、各分割円領域について、１行１列おきにプローブ検査を実行した状態（既測定チップ配列すなわち実測チップ配列）で、推定処理を実行する例を示した。このセクションでは、円分割の方法に関する変形例を説明する。また、この例では、各種の具体例を示すために、先の例と異なり、既測定チップ配列（実測チップ配列）を３行３列毎に一つとした。
【０１１２】
なお、この例は、セクション３の例の特定部分のみの変形例であり、その他の部分は、セクション３の例（その基礎となる部分を含む）と同一であるので、以下では、原則としてそれらの説明は繰り返さず、異なる部分のみを説明する。
【０１１３】
図２７は本願の前記一実施の形態の半導体装置の製造方法に関する変形例１（４分割円３分割方式）を説明するためのウエハ表面全体図である。図２８は図２７のウエハ局所切り出し領域Ｒ３ｙの詳細表面拡大図（Ｘ方向実測領域間補間工程）である。図２９は図２７のウエハ局所切り出し領域Ｒ３ｙの詳細表面拡大図（Ｘ方向実測領域間補間完了）である。図３０は図２７のウエハ局所切り出し領域Ｒ３ｙの詳細表面拡大図（Ｙ方向実測領域間補間工程）である。図３１は図２７のウエハ局所切り出し領域Ｒ３ｄの詳細表面拡大図（類似特性円周方向実測領域間補間工程）である。図３２は図２７のウエハ局所切り出し領域Ｒ３ｄの詳細表面拡大図（類似特性円周方向実測領域間補間完了）である。図３３は図２７のウエハ局所切り出し領域Ｒ３ｄの詳細表面拡大図（動径方向実測領域間補間工程）である。図３４は図２７のウエハ局所切り出し領域Ｒ３ｄの詳細表面拡大図（類似特性円周方向推定領域間補間工程）である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法に関する変形例１（４分割円３分割方式）を説明する。
【０１１４】
ウエハ１上の領域の分割方式から説明する。セクション３と同様の分割方式でもよいが、この例では、便宜上、図２７に示すように、まず、ウエハ１の表面１ａ（第１の主面）全体をウエハ１の中心ＣＣを通る横軸Ｘおよび縦軸Ｙで区切られた４分割円領域Ｄｑ１，Ｄｑ２，Ｄｑ３，Ｄｑ４に分割し、それらの各４分割円領域Ｄｑ１，Ｄｑ２，Ｄｑ３，Ｄｑ４をさらに、先のセクションと類似した３領域に分割する。繰り返しを避けるため、４分割円領域Ｄｑ１についてのみ例示すると（他の領域も全く同様である）、４分割円領域Ｄｑ１を、たとえば、斜め方向分割円領域Ｄｄ、Ｙ軸方向分割円領域Ｄｙと同じ配向にある半領域すなわちＹ軸方向分割円半領域Ｄｙｈ、および、Ｘ軸方向分割円領域Ｄｘと同じ配向にある半領域すなわちＸ軸方向分割円半領域Ｄｘｈに分割する。以下では、説明の都合上、各４分割円領域Ｄｑ１，Ｄｑ２，Ｄｑ３，Ｄｑ４の各個別領域Ｄｄ、Ｄｘｈ、Ｄｙｈ毎に推定処理をする場合を説明するが、各半領域Ｄｘｈ、Ｄｙｈについては、セクション３と同様に、対応する隣接半領域と合わせて一つの領域として、推定処理を実行してもよい。
【０１１５】
次に、各個別領域Ｄｄ、Ｄｘｈ、Ｄｙｈについての推定処理を具体的に説明する。図２７のＹ軸方向分割円半領域Ｄｙｈ内のウエハ局所切り出し領域Ｒ３ｙの拡大平面レイアウトを図２８に示す。図２８に示すように、Ｙ軸方向分割円半領域Ｄｙｈでは、類似特性円周Ｃとその位置における接線Ｔとを同一視して、基本的に、横軸Ｘと平行とみても、誤差は小さいと考えられる。したがって、たとえば、最初に、既測定チップ領域Ｄｄ１，Ｄｄ２を含む行について、行方向に、プローブ非対象チップ領域２ｘ１（その行に含まれるすべての非測定チップ領域が対象となる）に対する推定処理を実行する。このようにして、既測定チップ領域を含む全て行について、先と同様に、推定処理が実行されると、図２９に示すように、既測定チップ領域を含む全て行について、同一の行に属し、近接する既測定チップ領域Ｄｄ１，Ｄｄ２の間のすべての非測定チップ領域が推定処理されたチップ領域２ｐとなる。
【０１１６】
次に、図３０に示すように、たとえば、既測定チップ領域Ｄｄ１，Ｄｄ２を有するすべての列について、順次、先と同様に推定処理を実行することで、同列に含まれる測定非対象チップ領域２ｘを推定処理されたチップ領域２ｐとする。
【０１１７】
その後、たとえば、未推定チップ領域２ｘを含むすべての行について、先と同様に、順次、当該行に含まれる推定処理されたチップ領域２ｐを用いて、推定処理を実行する。なお、図２７のウエハ局所切り出し領域Ｒ３ｘについては、行と列が入れ替わるだけで、ウエハ局所切り出し領域Ｒ３ｙについて説明したところと同一であるので、説明は繰り返さない。
【０１１８】
次に、ウエハ局所切り出し領域Ｒ３ｄ（図２７の斜め方向分割円領域Ｄｄ）に関する推定処理の手順を説明する。まず、図３１に示すように、特性変動が比較的少ない類似特性円周Ｃまたは、当該領域において、それに近似する類似特性円の接線Ｔ、具体的には、これに沿ったチップ領域の対角線であってその下またはその近傍に多数の既測定チップ領域を有するものに沿って、推定処理を実行する。図２７の斜め方向分割円領域Ｄｄ内において、このようなすべての対角線について、推定処理を実行すると図３２のようになる。
【０１１９】
次に、たとえば、図３３に示すように、接線Ｔと直交する対角線であってその下またはその近傍に多数の既測定チップ領域２ｄ１、２ｄ２を有するものに沿って、推定処理を実行することで、推定処理されたチップ領域２ｐを得る。
【０１２０】
次に、たとえば、図３４に示すように、接線Ｔに沿ったチップ領域の対角線であってその下またはその近傍に多数の既推定チップ領域２ｐを有するものに沿って、推定処理を実行し、未推定チップ領域２ｘ１，２ｘ２を既推定チップ領域に変えてゆくことにより、残っている全未推定チップ領域２ｘを既推定チップ領域とする。
【０１２１】
５．本願の前記一実施の形態の半導体装置の製造方法に関する変形例２（同一円周上起点＆終点方式）の説明（主に図３５）
このセクションで説明する例は、セクション３の基本テストプロセス（またはセクション４の４分割円３分割方式）の推定処理に関する変形例である。したがって、ウエハ上の領域分割等のその他の部分（その基礎となる部分を含む）は、基本的に同じであり、以下では、原則として、異なる部分のみを説明する。
【０１２２】
図３５は本願の前記一実施の形態の半導体装置の製造方法に関する変形例２（同一円周上起点＆終点方式）を説明するためのウエハ表面全体図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法に関する変形例２（同一円周上起点＆終点方式）を説明する。
【０１２３】
図３５に示すように、図２３と同様に、この例においては、セクション３の基本テストプロセス（８分割方式）と同様に、ウエハ１の表面１ａ（第１の主面）をほぼ等角度の８領域に分割する。
【０１２４】
すなわち、図２４のＹ軸方向分割円領域Ｄｙと等価な領域（同様の推定処理を適用する領域）としては、Ｙ軸方向分割円領域Ｄｙおよびオリエンテーションフラット方向の（ウエハの主要な方位指標方向の）分割円領域Ｄｆである。
【０１２５】
図２５のＸ軸方向分割円領域Ｄｘと等価な領域（同様の推定処理を適用する領域）としては、二つのＸ軸方向分割円領域Ｄｘ１，Ｄｘ２である。
【０１２６】
図２６の斜め方向分割円領域Ｄｄと等価な領域（同様の推定処理を適用する領域）としては、四つの斜め方向分割円領域Ｄｄ１，Ｄｄ２，Ｄｄ３，Ｄｄ４である。
【０１２７】
この例では、図２３及び図２７の例と異なり、領域分割の際に、推定の始点と終点を隣接する分割円領域と共有するように設定する。すなわち、Ｙ軸方向分割円領域Ｄｙを例にとると、補間関数の始点Ｓ１を斜め方向分割円領域Ｄｄ４の終点Ｆ８を同一の既測定チップ領域とするのである（他の始点Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８及び終点Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５，Ｆ６，Ｆ７について同じ）。
【０１２８】
補間処理の手順としては（任意であるが）、たとえば、始点Ｓ１から初めて、時計の針の回転方向に、終点Ｆ８に戻ればよい。
【０１２９】
６．本願の前記一実施の形態の半導体装置の製造方法に関する変形例３（円弧補間経路方式）の説明（主に図３６）
このセクションで説明する例は、セクション３からセクション５の例の推定処理に関する変形例である。以下では、説明の都合上、セクション４の図２７に対応して、具体的に説明するが、セクション３およびセクション５の例にも適用できることは言うまでもない。以下の説明では、原則として、セクション４（その基礎となる部分を含む）で説明した点と、異なる部分のみを説明する。
【０１３０】
図３６は本願の前記一実施の形態の半導体装置の製造方法に関する変形例３（円弧補間経路方式）を説明するためのウエハ表面全体図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法に関する変形例３（円弧補間経路方式）を説明する。
【０１３１】
セクション３からセクション５の例の推定処理においては、図３６に示すように、推定の経路を類似特性円Ｃの接線または、これに平行な直線に沿って、設定していたが、この例においては、推定しようとする位置の類似特性円Ｃの類似特性円周に沿って設定する点が特徴となっている。なお、領域分割の仕方は、図２７と同じであり、たとえば、まず、ウエハ全体を、四つの４分割円領域Ｄｑ１，Ｄｑ２，Ｄｑ３，Ｄｑ４に分割する。その後、必要に応じて、図２７と同様に、各４分割円領域Ｄｑ１，Ｄｑ２，Ｄｑ３，Ｄｑ４を３領域に分割して、具体的推定処理を実行する。
【０１３２】
７．本願の前記一実施の形態の半導体装置の製造方法に関する変形例４（非傾斜分割円先行方式）の説明（主に図３７）
このセクションで説明する例は、セクション３からセクション６の例の推定処理に関する変形例である。以下では、説明の都合上、セクション５の図３５に対応して、具体的に説明するが、セクション３、４およびセクション６の例にも適用できることは言うまでもない。以下の説明では、原則として、セクション５（その基礎となる部分を含む）で説明した点と、異なる部分のみを説明する。
【０１３３】
図３７は本願の前記一実施の形態の半導体装置の製造方法に関する変形例４（非傾斜分割円先行方式）を説明するためのウエハ表面全体図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法に関する変形例４（非傾斜分割円先行方式）を説明する。
【０１３４】
図３７に示すように、この例では、図３５で説明した例において、８個の分割円領域の内、非傾斜分割円、すなわち、Ｙ軸方向分割円領域Ｄｙ、オリエンテーションフラット方向の分割円領域Ｄｆ、および、一対のＸ軸方向分割円領域Ｄｘ１，Ｄｘ２の推定処理を先行し、その後、四つの斜め方向分割円領域Ｄｄ１，Ｄｄ２，Ｄｄ３，Ｄｄ４の推定処理を実行する。
【０１３５】
８．本願の前記一実施の形態の半導体装置の製造方法に関する変形例５（１６分割円方式）の説明（主に図３８）
このセクションで説明する例は、セクション３からセクション７の例の推定処理に関する変形例である。以下では、説明の都合上、セクション３の図２３に対応して、具体的に説明するが、セクション４から７の例にも適用できることは言うまでもない。以下の説明では、原則として、セクション３（その基礎となる部分を含む）で説明した点と、異なる部分のみを説明する。
【０１３６】
図３８は本願の前記一実施の形態の半導体装置の製造方法に関する変形例５（１６分割円方式）を説明するためのウエハ表面全体図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法に関する変形例５（１６分割円方式）を説明する。
【０１３７】
図２３で説明した例では、ウエハ１の表面１ａの全体を八つの分割円領域に分割したが、図３８に示すように、この例においては、各８分割円領域をさらに２分割して、１６分割円領域Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５，Ｄ１６としたものである。
【０１３８】
９．本願の前記一実施の形態の半導体装置の製造方法に関する変形例６（方位指標部分割円特別仕様方式）の説明（主に図３９）
このセクションで説明する例は、セクション３からセクション８の例の推定処理に関する変形例である。以下では、説明の都合上、セクション３の図２３に対応して、具体的に説明するが、セクション４から８の例にも適用できることは言うまでもない。以下の説明では、原則として、セクション３（その基礎となる部分を含む）で説明した点と、異なる部分のみを説明する。
【０１３９】
図３９は本願の前記一実施の形態の半導体装置の製造方法に関する変形例６（方位指標部分割円特別仕様方式）を説明するためのウエハ表面全体図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法に関する変形例６（方位指標部分割円特別仕様方式）を説明する。
【０１４０】
図２３で説明した推定処理では、Ｙ軸方向分割円領域Ｄｙとオリエンテーションフラット方向の（ウエハの主要な方位指標方向の）分割円領域Ｄｆで、同じ推定方法を用いているが、この例においては、図３９に示すように、オリエンテーションフラット１９（ウエハの主要な方位指標）の存在に起因する熱分布の相違を考慮して、その分の補正を付加している。なお、基本的な推定方法は同じである。
【０１４１】
１０．本願の前記一実施の形態の半導体装置の製造方法に関する変形例７（物理量抜き取り計測斜め補間方式）の説明（主に図４０及び図４１、並びに図２および図１０から図１３参照）
このセクションで説明する例は、セクション１及び２で説明した製造プロセス中において、適用できる物理量測定に関するものであり、セクション３から９で説明した例の任意の一つとともに、または、全く独立にお適用できるものである。
【０１４２】
なお、この例は、測定する対象が、一般的に物理量である点で、デバイスの電気的特性を測定および推定するセクション３から９の例と異なるが、ウエハに対する測定および推定という点においては、基本的に同じであり、これらにおいて説明したところは同一であり、以下では原則として、これらと異なる部分のみを説明する。すなわち、推定処理手順等に関しては、たとえば、セクション３において、図２３から図２６を用いて説明したところと基本的に同じである。
【０１４３】
また、以下では、ウエハの裏面についての物理量の取得について、具体的に説明するが、この例は、ウエハの表面に関する物理量の取得についても適用できることは言うまでもない。
【０１４４】
さらに、推定処理の方法については、以下に具体的に示すもののほか、セクション３から９の電気的特性の推定に用いた技法をほぼそのまま物理量の推定に用いることもできることは言うまでもない。
【０１４５】
図４０は本願の前記一実施の形態の半導体装置の製造方法に関する変形例７（物理量抜き取り計測斜め補間方式）を説明するためのウエハ表面および、そのＸ−Ｘ‘断面を示す全体模式図である。図４１は図４０の図２６に対応する斜め方向分割円領域Ｄｄの詳細表面拡大図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法に関する変形例７（物理量抜き取り計測斜め補間方式）を説明する。
【０１４６】
この例は、たとえば、図２の裏面研磨後ウエハ平坦度検査工程１６１（図１１のウエハ裏面研磨工程１１８後）および裏面エッチング処理後ウエハ平坦度検査工程１６２（図１２のウエハ裏面エッチング工程１１９後）に適用することができる。
【０１４７】
この例においては、物理量（例えば、裏面平坦度）の測定は、たとえば、図１３に示すように方法で、ウエハ１の裏面１ｂ（第２の主面）上で、多数の点で局所的な平坦度等を取得する際に抜き取り測定として、実行される。すなわち、ウエハ１の裏面１ｂ上に設定された多数のデータ取得点（領域を含む）の全部について、測定を自己するのではなく、設定された多数のデータ取得点の中から、選択的に、多数の実測定点を設定して、それらについてのみ測定を実行し、その他の非測定データ取得点については、既測定の実測定点から推定処理（補間すなわち、内挿、外挿等）により推定するのである。
【０１４８】
具体的な推定処理は、セクション３において、図２３から図２６を用いて説明したものと同様に実施することができるが、ここでは、この例の特徴が最も顕示される図２６に対応する斜め方向分割円領域Ｄｄを例にとり、説明する。なお、ウエハ上の領域は、必ずしも分割する必要はないが、分割するとすれば、たとえば、ここまでに説明したいずれかまたは、その他の方法を任意に選択することができる。ここでは、説明の便宜上、セクション３と同様に分割した場合を仮定して説明する。
【０１４９】
すなわち、図４０及び図４１には、ウエハ１の裏面１ｂ上には、ウエハ１の中心ＣＣをそれらの中心とする類似特性円Ｃ１，Ｃ２，Ｃ３または類似特性円周が描かれている。図４０及び図４１に示すように、たとえば、斜め方向分割円領域Ｄｄの被推定点４２の物理量を推定する場合、まず、（一つまたは複数の）被推定点４２またはその近傍を通過する類似特性円周（ここでは、類似特性円周Ｃ１）の接線Ｔを設定する。そうすると、接線Ｔは、被推定点４２上または、その近傍を通過するが、被推定点４２の両側について、接線Ｔを辿ると、両側に、最近接の既計測点４１が存在する。このような相互に近接する既計測点４１と被推定点４２とを含む接線Ｔ上の区間を組み合わせて、補間処理の範囲を設定する。補間処理の範囲としては、たとえば、接線Ｔの斜め方向分割円領域Ｄｄに属する線分等とすることができる。このとき、接線Ｔと縦軸Ｙの成す角が、すなわち傾斜角Φであり、既計測点４１は、被計測点群３３を構成し、被推定点４２は、被推定点群３４を構成する。具体的な推定処理すなわち補間計算等は、セクション３等に示したところと同じである。
【０１５０】
以上をまとめると、半導体ウエハ１の第１の主面１ａに多数のチップ領域を形成２する（ウエハ工程）。そして、ウエハ工程の前、後、または、その中において、半導体ウエハ１の第１の主面１ａまたは第２の主面１ｂの被測定点群３３の物理的特性を測定する。次に、物理的特性の測定結果に基づいて、測定が行われた主面と同一の主面上において、被測定点群３３に属さない複数の点から構成された被推定点群３４の物理的特性を推定する。このとき、被推定点群３４に属する第１の被推定点４２の類似特性円周Ｃ上または、その近傍にある被測定点群３３に属する複数の被測定点４１であって、第１の被推定点４２の近傍にある複数の被測定点の測定結果に基づいて、第１の被推定点４２の物理的特性を推定するのである。その際、更に、被測定点群３３に属する複数の被測定点４１同士を結ぶ線分（接線Ｔの一部）は、半導体ウエハ１の主要な方位指標１９の中心１９ｃと半導体ウエハ１の中心ＣＣを結ぶ直線Ｙを基準としたとき、実質的に傾斜しているのである。
【０１５１】
このようにすることにより、物理量の測定時間を短縮することができるのである。
【０１５２】
１１．前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察（主に図４２から図４４）
このセクションでは、前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察を行う。
【０１５３】
以下では、主に電気的特性の測定および推定に関して説明するが、これらの事項は、ほぼ、そのまま物理的特性の測定および推定にも適用できることは言うまでもない。
【０１５４】
図４２は本願の前記一実施の形態の半導体装置の製造方法のアウトラインを説明するための図１７、図２３、図２６等に対応する説明図である。図４３は本願の前記一実施の形態の半導体装置の製造方法等に関する技術課題等を説明するための比較例に関するデータ表示図（ほぼ全チップ領域をプローブ検査した結果における不良部分を濃い表示にしてウエハ状に示した部分を一部切り取ったものである）である。図４４は本願の前記一実施の形態の半導体装置の製造方法等に関する技術課題等を説明するための比較例に関するデータ表示図（離散的に一部のチップ領域をプローブ検査し、その間のチップ領域をＸ，Ｙ方向の補間処理で推定した結果における不良部分を濃い表示にしてウエハ状に示した部分を一部切り取ったもの）である。これらに基づいて、前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察等を行う。
【０１５５】
（１）前記実施の形態（変形例を含む）等に関連する技術課題等の補足的説明（主に図４３及び図４４）：
半導体デバイスの製造工程においては、ウエハ工程が一応完成した半導体ウエハに対して、プローバを用いて、ウエハプローブ検査が実行される。通常、この検査は、原則として、検査対象ウエハ上のすべてのチップ領域（製品チップ領域）に対して実行される（外観検査などで、不良と判断されたものはスキップされることがある）。
【０１５６】
しかし、ウエハ上のチップ領域の数が増加するに従い（ウエハの大口径化またはチップサイズのシュリンク）、テスト時間が過大となるため、ウエハ上のチップ領域の一部のみに対して、ウエハプローブ検査を実行し（抜き取りプローブ検査）、そのテスト結果に基づいて、その他のチップ領域の電気的特性を推定することが行われている。
【０１５７】
この場合、被推定チップ領域の周辺の複数の既測定チップ領域の検査結果に基づいて、単純に、被推定チップ領域の電気的特性を推定すると、誤差が大きくなる場合があることが本願発明者によって明らかにされた。すなわち、半導体ウエハによっては、ウエハ上の直交座標の各座標軸に沿って、電気的特性が比較的大きく変動する場合があり、このような場合、単純に座標軸に沿って補間処理等を行うと推定誤差が予想外に大きくなってしますことがあるというものである。
【０１５８】
これは、ウエハ工程等（結晶成長工程を含む）の各処理の多くの部分は、ウエハの中心を通る垂線を回転対称軸とする回転対称性を有するため、ウエハ上のチップ領域から構成される直交格子の横軸及び縦軸の沿う形で、補間処理等の推定処理を行うと、特性変動が比較的激しい経路に沿って、推定処理を行ったことになる場合があるからである。なお、回転対称性の原因としては、ウエハ工程等の温度分布、ガス流の対称性、結晶のストリエーション（ｓｔｒｉａｔｉｏｎ）等による不純物分布の対称性等がある。
【０１５９】
すなわち、一般に前記のような回転対称性を持つ傾向にあるため、ウエハ上の横軸と縦軸の方向が、その部分において円周が通過するウエハの中心をその中心とする円（類似特性円）のその領域における接線の方向が実質的に大きく異なっている場合は、単純に、縦軸または横軸に沿って推定処理をすると誤差が増大するのである。
【０１６０】
この点を実際のウエハで示すと図４３のようになる。図４３に示したものは、０．１ミリメートル角程度のチップ寸法のダイオードをマトリクス状に形成したウエハ（直径１５０ミリメートル）の全チップ（６０万個程度）に対してプローブ検査を行った結果を、その一部について、不良部分を濃く、良品部分を薄く表示したものである。なお、この図で、ウエハの外周部１ｐは、実際のウエハの外部エッジではなく、それよりも若干内部（数ミリメートル程度内部）の良品取得対象領域の外周である。
【０１６１】
この図４３から、ウエハの中心ＣＣを中心とする円の円弧状に特性が類似したチップ領域が分布していることがわかる。
【０１６２】
一方、図４４は、この同じウエハについて、ほぼ均等な抜き取りで、１００００個程度を実際にプローブ検査し、残りを、チップ領域が構成する直交格子の縦軸および横軸に沿って、推定処理（補間処理）したもの（「ＸＹ補間」という）について、先と同じウエハの一部について、不良部分を濃く、良品部分を薄く表示したものである。この図４４から、このようなＸＹ補間では、図４３のような円弧に沿ったパターンが十分には再現されていないことがわかる。
【０１６３】
（２）前記一実施の形態の半導体装置の製造方法のアウトラインの説明（主に図４２）：
このような課題を解決するための前記一実施の形態の半導体装置の製造方法のアウトラインを図４２により説明する。図４２に示すように、ウエハ１に対して、ウエハ処理工程１１０、ウエハテスト工程１３０および電気的特性推定工程１３５を実行するに当たり、以下のようにするのである。
【０１６４】
すなわち、まず、半導体ウエハ１の第１の主面１ａに多数のチップ領域２を形成する。次に、半導体ウエハ１の第１の主面１ａの多数のチップ領域２の内の第１のチップ領域群３０の各チップ領域２ｄにプローブ針をコンタクトさせて、電気的試験を実行する。次に、前記電気的試験の結果に基づいて、多数のチップ領域２の内の第１のチップ領域群３０に属さないチップ領域から構成された第２のチップ領域群３１の各チップ領域２ｘ、２ｘ１の電気的特性を推定するのである（推定工程）。
【０１６５】
この推定工程は、第２のチップ領域群３１に属する第１のチップ領域２ｘ１の類似特性円周Ｃ上または、その近傍にある第１のチップ領域群３０に属する複数のチップ領域であって、第１のチップ領域２ｘ１の近傍にある複数のチップ領域２ｄ１、２ｄ２の電気的試験の結果に基づいて、第１のチップ領域２ｘ１の前記電気的特性を推定する下位工程を含むのである。
【０１６６】
ここで更に、第１のチップ領域群３０に属する複数のチップ領域２ｄ１、２ｄ２は、相互に、多数のチップ領域２で構成された直交格子Ｌにおける相互に隣接しない異なる行Ｂ１，Ｂ２および列Ａ１，Ａ２にある。
【０１６７】
このようにすることにより、ウエハプローブテストの時間を短縮することができるのである。これは、推定対象チップ領域を実際にプローブ検査した時にかかる時間、すなわち、実測時間は、推定処理にかかる時間、すなわち、推定時間に比べてはるかに長いからである。
【０１６８】
（３）ダイオード等の単体（ダイオードのほか、パワーＭＯＳＦＥＴ，ＩＧＢＴ等）における技術的課題および前記実施の形態（変形例を含む）の適用性等についての追加的説明：
ダイオード等の単体は、高度にコストセンシティブ（Ｃｏｓｔ  Ｓｅｎｓｉｔｉｖｅ）な製品であり、材料となる結晶、たとえば、シリコン単結晶等も、比較的単価の安いストリエーション等による動径方向の不純物濃度にばらつきのあるものを使用する場合がある。このような場合は、本願の各実施の形態（変形例を含む）の適用の効果が特に大きい。
【０１６９】
また、このようなことは、エピタキシャルウエハを用いた製品よりも、直接、半導体基板にデバイスを形成するものにおいて特に顕著に表れる。
【０１７０】
さらに、ツェナーダイオードは、品種が非常に多く、たとえば、ツェナー電圧が１．２ボルトから２００ボルト程度まで、０．０５％刻みといった超高精度の要求もあるので、プローブ検査の効率化はとくに重要である。ツェナーダイオードは、このような観点から、前記実施の形態（変形例を含む）を適用して特に大きな効果が得られるものであると考えられる。
【０１７１】
また、可変容量ダイオードは、容量特性の検査が重要であるが、相互に近接したチップ領域同志では、相互作用によって、正確な特性検査が困難であり、抜き取り検査が重要となるが、推定精度の低下は許容できないので、前記実施の形態（変形例を含む）を適用して特に大きな効果が得られるものであると考えられる。
【０１７２】
（４）ウエハの直径（ウエハ径）、チップサイズ（チップ面積）等と前記実施の形態（変形例を含む）の適用性についての考察：
ウエハ上のチップの総数は、ほぼウエハ径の２乗に比例するから、前記実施の形態（変形例を含む）を適用して、大きな効果が期待できるのは、たとえば、ウエハ径が１００ミリメートル以上の場合であると考えられる。
【０１７３】
一方で、ウエハ上のチップの総数は、チップ面積にも関係するので、チップ面積の観点だけからいうと、チップ面積が１平方ミリメートル未満の場合に特に有効とみることができる。
【０１７４】
しかし、ウエハ径とチップ面積を総合的に考えると、ウエハ径が２００ミリメートル以上の場合は、チップ面積が２０平方ミリメートル未満の場合に特に有効とみることができる。
【０１７５】
なお、高精度の推定処理と実測定時間の短縮の観点から、これ以外の場合においても、前記実施の形態（変形例を含む）を適用することは、なお、有効であることは言うまでもない。
【０１７６】
１２．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１７７】
例えば、前記実施の形態（変形例を含む）では、補間方法として、スプライン関数によるものを例示したが、それに限らず、ラグランジュ補間法、グレゴリ補間法、線形補間法、その他でもよいことは言うまでもない。
【０１７８】
また、前記実施の形態（変形例を含む）では、対象デバイスとして、ダイオードを例示して具体的に説明したが、ダイオード、ＩＧＢＴ、パワーＭＯＳＦＥＴ等の単体および、これらを内蔵した集積回路装置等に限らず、一般のＣＭＯＳその他の集積回路装置等にも適用できることは言うまでもない。
【符号の説明】
【０１７９】
１  半導体ウエハ
１ａ  ウエハまたはチップの表面（第１の主面）
１ｂ  ウエハまたはチップの裏面（第２の主面）
１ｅ  ウエハまたはチップのエピタキシャル層（Ｎ型低濃度シリコン層）
１ｐ  ウエハの外周部
１ｓ  ウエハまたはチップの基板層（Ｎ型高濃度シリコン層）
２  半導体チップまたはチップ領域
２ｄ、２ｄ１、２ｄ２  プローブ対象チップ領域（測定対象チップ領域、第１のチップ領域群に属するチップ領域）
２ｐ  推定処理されたチップ領域（推定処理された第２のチップ領域群に属するチップ領域）
２ｘ、２ｘ１，２ｘ２  プローブ非対象チップ領域（測定非対象チップ領域、第２のチップ領域群に属するチップ領域、第１のチップ領域）
３  表面酸化膜
４  表面酸化膜の開口部
５  Ｐ型不純物ドープ領域
６  開口内熱酸化膜
７  ＣＶＤ絶縁膜
８  コンタクトホール
９  表面電極
１１  ファイナルパッシベーション膜
１２  ファイナルパッシベーション膜の開口部
１５  最終的に除去される部分
１６  裏面電極
１７  ダイパッド（リード）
１８  リード
１９  オリエンテーションフラット（ウエハの主要な方位指標）
１９ｃ  オリエンテーションフラットの中心（ウエハの主要な方位指標の中心）
２０  樹脂封止体
２１ｘ  Ｘ軸方向のスクライブライン
２１ｙ  Ｙ軸方向のスクライブライン
２２  ＴＥＧ領域（一般特性検査用デバイス領域）
２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ，２３ｆ  同時にコンタクトする被検査チップ領域の範囲（同時テスト領域）
２４  オリエンテーションフラットの中心からウエハの中心へ向かう方向を示す矢印
３０  試験対象チップ領域群（第１のチップ領域群）
３１  推定対象チップ領域群（第２のチップ領域群）
３２ｄ１，３２ｄ２  測定対象チップ領域
３２ｘ１  測定非対象チップ領域
３３  被計測点群（被測定点群）
３４  被推定点群
４１  被計測点（既計測点）
４２  被推定点
４３，４３ａ  被検査チップ領域（被検査チップ）
４４，４４ａ，４４ｂ，４４ｃ，４４ｄ，４４ｅ，４４ｆ，４４ｇ，４４ｈ  被推定チップ領域（被推定チップ）
５１  回転ステージ
５２  ウエハ吸着ステージ（検査ステージ）
５３  グラインディングヘッド
５４  グラインディングホイール
５５  研磨パッド
５６  研磨ヘッド
５７  エッチング液ノズル
５８  エッチング液
５９  ＢＧテープ
６１  レーザ光
６２  レーザビームヘッド
６３  光検出器
６４  リング状ダイシングフレーム
６５  ダイシングテープ
６７  ダイシング溝
６８  プローブカード
６８ａ  プローブカードの上面
６８ｂ  プローブカードの下面
６９  プローブカードの開口部
７１  プローブ針
１０１  半導体ウエハ受け入れ工程
１１０  ウエハ処理工程
１１１  低濃度領域形成工程
１１２  基板表面酸化工程
１１３  ＰＮ接合形成工程
１１４  酸化シリコン膜成膜工程
１１５  開口部形成工程
１１６  表面電極形成工程
１１７  ウエハ裏面研削処理工程
１１８  ウエハ裏面研磨工程
１１９  ウエハ裏面エッチング工程
１２０  ウエハ裏面電極形成工程
１３０  ウエハテスト工程
１３１  ＤＣパラメトリックテスト工程
１３２  プローブテスト工程
１３５  電気的特性推定工程
１４０  組立工程
１５０  パッケージテスト工程
１６１  裏面研磨後ウエハ平坦度検査工程
１６２  裏面エッチング処理後ウエハ平坦度検査工程
２０１  テスト実測データおよび推定データ
Ａ，Ａ１，Ａ２  直交格子の列
Ｂ，Ｂ１，Ｂ２  直交格子の行
Ｃ，Ｃ１，Ｃ２，Ｃ３  類似特性円または類似特性円周
ＣＣ  類似特性円の中心（ウエハの中心）
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９，Ｄ１０，Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５，Ｄ１６  １６分割円領域
Ｄｄ，Ｄｄ１，Ｄｄ２，Ｄｄ３，Ｄｄ４  斜め方向分割円領域
Ｄｆ  オリエンテーションフラット方向の（ウエハの主要な方位指標方向の）分割円領域
Ｄｑ１，Ｄｑ２，Ｄｑ３，Ｄｑ４  ４分割円領域
Ｄｘ，Ｄｘ１，Ｄｘ２  Ｘ軸方向分割円領域
Ｄｘｈ  Ｘ軸方向分割円半領域
Ｄｙ  Ｙ軸方向分割円領域
Ｄｙｈ  Ｙ軸方向分割円半領域
Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５，Ｆ６，Ｆ７，Ｆ８  補間等の終点
Ｌ  （チップ領域が構成する）直交格子
Ｐ  測定対象または推定対象領域
Ｒ  ウエハの中心から外部に向かう直線、方向または動径軸（動径方向）
Ｒ１  チップ周辺切り出し領域
Ｒ２  ウエハ内部切り出し領域
Ｒ３，Ｒ３ｄ，Ｒ３ｘ，Ｒ３ｙ  ウエハ局所切り出し領域
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８  補間等の始点
Ｔ  接線または接線方向の軸（接線方向、測定点間を結ぶ直線または線分）
Ｔｐ  測定点間を結ぶ直線と平行な直線
Ｘ  Ｘ軸（横軸）またはＸ軸方向
Ｙ  Ｙ軸（縦軸）またはＹ軸方向（ウエハの中心とウエハの主要な方位指標の中心を通る直線）
θ  回転角度（極座標の角度部分）
Φ  傾斜角
【図１】
2015233037.tif 000003
【図２】
2015233037.tif 000004
【図３】
2015233037.tif 000005
【図４】
2015233037.tif 000006
【図５】
2015233037.tif 000007
【図６】
2015233037.tif 000008
【図７】
2015233037.tif 000009
【図８】
2015233037.tif 000010
【図９】
2015233037.tif 000011
【図１０】
2015233037.tif 000012
【図１１】
2015233037.tif 000013
【図１２】
2015233037.tif 000014
【図１３】
2015233037.tif 000015
【図１４】
2015233037.tif 000016
【図１５】
2015233037.tif 000017
【図１６】
2015233037.tif 000018
【図１７】
2015233037.tif 000019
【図１８】
2015233037.tif 000020
【図１９】
2015233037.tif 000021
【図２０】
2015233037.tif 000022
【図２１】
2015233037.tif 000023
【図２２】
2015233037.tif 000024
【図２３】
2015233037.tif 000025
【図２４】
2015233037.tif 000026
【図２５】
2015233037.tif 000027
【図２６】
2015233037.tif 000028
【図２７】
2015233037.tif 000029
【図２８】
2015233037.tif 000030
【図２９】
2015233037.tif 000031
【図３０】
2015233037.tif 000032
【図３１】
2015233037.tif 000033
【図３２】
2015233037.tif 000034
【図３３】
2015233037.tif 000035
【図３４】
2015233037.tif 000036
【図３５】
2015233037.tif 000037
【図３６】
2015233037.tif 000038
【図３７】
2015233037.tif 000039
【図３８】
2015233037.tif 000040
【図３９】
2015233037.tif 000041
【図４０】
2015233037.tif 000042
【図４１】
2015233037.tif 000043
【図４２】
2015233037.tif 000044
【図４３】
2015233037.tif 000045
【図４４】
2015233037.tif 000046