(57)【要約】【課題】デバイス特性の劣化を抑制することができる半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、基板を準備し、Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい液相から、基板の表面にｐ型のＳｉＣ単結晶層を成長させる。【選択図】図２
2015061001.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有し、前記ｐ型不純物を元素Ａ、前記ｎ型不純物を元素Ｄとする場合に、前記元素Ａと前記元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、前記第１または第２の組み合わせを構成する前記元素Ｄの濃度の前記元素Ａの濃度に対する比が０．３３より大きく１．０より小さい液相から、基板の表面にｐ型のＳｉＣ単結晶層を成長させる半導体装置の製造方法。
【請求項２】
前記元素Ｄの濃度の前記元素Ａの濃度に対する比が、０．４０より大きく０．９５より小さいことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記ＳｉＣ単結晶層の表面に、エピタキシャル成長によりｎ型のＳｉＣ層を形成し、
前記ＳｉＣ層の表面に、ｐ型の第１のＳｉＣ領域を形成し、
前記第１のＳｉＣ領域の表面に、ｎ型の第２のＳｉＣ領域を形成し、  
前記第１のＳｉＣ領域の表面に、ｐ型の第３のＳｉＣ領域を形成し、
前記ＳｉＣ層、前記第１のＳｉＣ領域の表面に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、ゲート電極を形成し、
前記第２のＳｉＣ領域および前記第３のＳｉＣ領域に接続される第１の電極を形成し、
前記ＳｉＣ単結晶層に接続される第２の電極を形成すること、
を特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項４】
前記基板が、ｎ型のＳｉＣ層を備え、
前記ｎ型のＳｉＣ層の表面に、前記ＳｉＣ単結晶層を形成し、
前記ＳｉＣ単結晶層の表面に、ｎ型の第２のＳｉＣ領域を形成し、  
前記ＳｉＣ単結晶層の表面に、ｐ型の第３のＳｉＣ領域を形成し、
前記ＳｉＣ単結晶層の表面に、前記第２のＳｉＣ領域との間に前記ＳｉＣ単結晶層を挟んで、ｎ型の第４のＳｉＣ領域を形成し、
前記第４のＳｉＣ領域、前記ＳｉＣ単結晶層の表面に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、ゲート電極を形成し、
前記第２のＳｉＣ領域および前記第３のＳｉＣ領域に接続される第１の電極を形成し、
前記ＳｉＣ層に接続される第２の電極を形成すること、
を特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項５】
前記基板が、ｎ型のＳｉＣ層と、前記ｎ型のＳｉＣ層上のｐ型のＳｉＣ層を備え、
前記ｐ型のＳｉＣ層の表面に、前記ＳｉＣ単結晶層を形成し、
前記ＳｉＣ単結晶層に接続される第１の電極を形成し、
前記ｎ型のＳｉＣ層に接続される第２の電極を形成すること、
を特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項６】
Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有し、前記ｐ型不純物を元素Ａ、前記ｎ型不純物を元素Ｄとする場合に、前記元素Ａと前記元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、前記第１または第２の組み合わせを構成する前記元素Ａの濃度の前記元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい液相から、基板の表面にｎ型のＳｉＣ単結晶層を成長させる半導体装置の製造方法。
【請求項７】
前記元素Ａの濃度の前記元素Ｄの濃度に対する比が、０．４５以上０．７５以下であることを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記ＳｉＣ単結晶層の表面に、エピタキシャル成長によりｎ型のＳｉＣ層を形成し、
前記ｎ型のＳｉＣ層の表面に、ｐ型の第１のＳｉＣ領域を形成し、
前記第１のＳｉＣ領域の表面に、ｎ型の第２のＳｉＣ領域を形成し、  
前記第１のＳｉＣ領域の表面に、ｐ型の第３のＳｉＣ領域を形成し、
前記ＳｉＣ層、前記第１のＳｉＣ領域の表面に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、ゲート電極を形成し、
前記第２のＳｉＣ領域および前記第３のＳｉＣ領域に接続される第１の電極を形成し、
前記ＳｉＣ単結晶層に接続される第２の電極を形成すること、
を特徴とする請求項６または請求項７記載の半導体装置の製造方法。
【請求項９】
前記基板が、ｎ型のＳｉＣ層を備え、
前記ｎ型のＳｉＣ層の表面に、前記ＳｉＣ単結晶層を形成し、
前記ＳｉＣ単結晶層の表面に、ｐ型の第１のＳｉＣ領域を形成し、
前記第１のＳｉＣ領域の表面に、ｎ型の第２のＳｉＣ領域を形成し、  
前記第１のＳｉＣ領域の表面に、ｐ型の第３のＳｉＣ領域を形成し、
前記ＳｉＣ層、前記第１のＳｉＣ領域の表面に、ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、ゲート電極を形成し、
前記第２のＳｉＣ領域および前記第３のＳｉＣ領域に接続される第１の電極を形成し、
前記ＳｉＣ層に接続される第２の電極を形成すること、
を特徴とする請求項６または請求項７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
次世代のパワー半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、および熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
【０００３】
一方、ＳｉＣ単結晶中の貫通螺旋転位（Ｔｈｒｅａｄｉｎｇ  Ｓｃｒｅｗ  Ｄｉｓｌｏｃａｔｉｏｎ（ＴＳＤ））や基底面転位（Ｂａｓａｌ  Ｐｌａｎｅ  Ｄｉｓｌｏｃａｔｉｏｎ（ＢＰＤ））等の転位が、デバイス特性を劣化させることが知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開２０１０／０５５５６９号
【特許文献２】特開２０１０−１８９２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、デバイス特性の劣化を抑制することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置の製造方法は、基板を準備し、Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい液相から、基板の表面にｐ型のＳｉＣ単結晶層を成長させる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置を示す模式断面図である。
【図２】第１の実施形態の半導体装置の製造方法を示すフロー図である。
【図３】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図４】第１の実施形態の製造方法で用いられる液相成長装置の模式断面図である。
【図５】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図６】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図７】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図８】第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【図９】第１の実施形態の半導体装置の製造方法の作用を説明する図である。
【図１０】共ドープの作用を説明する図である。
【図１１】共ドープの作用を説明する図である。
【図１２】共ドープの作用を説明する図である。
【図１３】共ドープの作用を説明する図である。
【図１４】共ドープの作用を説明する図である。
【図１５】ｎ型ＳｉＣの場合のＡｌとＮの濃度とシート抵抗の関係を示す図である。
【図１６】ｐ型ＳｉＣの場合のＮとＡｌの濃度とシート抵抗の関係を示す図である。
【図１７】第２の実施形態の半導体装置を示す模式断面図である。
【図１８】第２の実施形態の半導体装置の製造方法を示すフロー図である。
【図１９】第２の実施形態の半導体装置の製造方法を示す模式断面図である。
【図２０】第２の実施形態の半導体装置の製造方法を示す模式断面図である。
【図２１】第３の実施形態の半導体装置を示す模式断面図である。
【図２２】第３の実施形態の半導体装置の製造方法を示すフロー図である。
【図２３】第３の実施形態の半導体装置の製造方法を示す模式断面図である。
【図２４】第３の実施形態の半導体装置の製造方法を示す模式断面図である。
【図２５】第４の実施形態の半導体装置を示す模式断面図である。
【図２６】第４の実施形態の半導体装置の製造方法を示すフロー図である。
【図２７】第４の実施形態の半導体装置の製造方法を示す模式断面図である。
【図２８】第４の実施形態の半導体装置の製造方法を示す模式断面図である。
【図２９】第５の実施形態の半導体装置を示す模式断面図である。
【図３０】第５の実施形態の半導体装置の製造方法を示すフロー図である。
【図３１】第５の実施形態の半導体装置の製造方法を示す模式断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１０】
（第１の実施形態）
本実施形態の半導体装置の製造方法は、基板を準備し、Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さく、組み合わせを構成する元素Ａの濃度が１×１０１６ｃｍ−３以上１×１０２２ｃｍ−３以下である液相から、基板の表面にｐ型のＳｉＣ単結晶層を成長させる。
【００１１】
特に、ＳｉＣ単結晶層の表面に、エピタキシャル成長によりｎ型のＳｉＣ層を形成し、ＳｉＣ層の表面に、ｐ型の第１のＳｉＣ領域を形成し、第１のＳｉＣ領域の表面に、ｎ型の第２のＳｉＣ領域を形成し、第１のＳｉＣ領域の表面に、ｐ型の第３のＳｉＣ領域を形成し、ＳｉＣ層、第１のＳｉＣ領域の表面に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極を形成し、第２のＳｉＣ領域および第３のＳｉＣ領域に、接続される第１の電極を形成し、ＳｉＣ単結晶層に接続される第２の電極を形成する。
【００１２】
図１は、本実施形態の半導体装置の製造方法で製造されるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の構成を示す模式断面図である。
【００１３】
このＩＧＢＴ１００は、ｐ型ＳｉＣ単結晶基板１０を備えている。このｐ型ＳｉＣ単結晶基板１０は、不純物濃度１×１０１８以上１×１０２２ｃｍ−３以下程度の、例えばＡｌ（アルミニウム）をｐ型不純物として含む４Ｈ−ＳｉＣ基板（ｐＳｉＣ単結晶基板）である。
【００１４】
ｐ型のＳｉＣ単結晶基板１０上には、液相成長法で形成されるｐ型のＳｉＣ単結晶層（ｐＳｉＣ単結晶層）１２を備えている。このｐ型のＳｉＣ単結晶層１２は、ｐ型不純物とｎ型不純物が共ドープされている。そして、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、または、Ｉｎ（インジウム）とＮ（窒素）から選ばれる第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比（濃度Ｄ／濃度Ａ）が０．３３より大きく１．０より小さい。本実施形態では、上記組み合わせを構成する元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。
【００１５】
例えば、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、または、Ｉｎ（インジウム）とＮ（窒素）の第１の組み合わせの場合、元素Ａが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）から選ばれる１種の元素であってもかまわない。また、Ａｌ（元素Ａ１）とＧａ（元素Ａ２）等の２種の元素、あるいは、Ａｌ（元素Ａ１）、Ｇａ（元素Ａ２）、Ｉｎ（元素Ａ３）の３種の元素で構成されていてもかまわない。複数の元素の場合、２種または３種の元素をあわせて組み合わせを構成する元素Ａと考え、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件が充足されれば良い。
【００１６】
また、第１の組み合わせと第２の組み合わせの両者が共存することも可能である。しかし、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件は、すくなくとも、第１の組み合わせ、第２の組み合わせのいずれか一方を構成する元素で充足されなければならない。いいかえれば、第１の組み合わせと第２の組み合わせは、個別に元素比、元素濃度を満たさなければならない。これは、第１の組み合わせの不純物と第２の組み合わせの不純物の間では、後に詳述する３量体が形成されないためである。
【００１７】
例えば、Ａｌが１×１０１８ｃｍ−３、Ｇａが１×１０１８ｃｍ−３、Ｎが１×１０１８ｃｍ−３の場合、Ｎ／（Ａｌ＋Ｇａ）＝０．５で、Ａｌ＋Ｇａが２×１０１８ｃｍ−３であるので元素比、濃度ともに実施形態の範囲内である。
【００１８】
また、例えば、Ｂが４×１０１８ｃｍ−３、Ｐが１×１０１８ｃｍ−３、Ｎが１×１０１８ｃｍ−３の場合、第２の組み合わせであるＢとＰのみに着目する。すると、Ｐ／Ｂ＝０．２５となり元素比を充足せず、実施形態の範囲外である。
【００１９】
また、例えば、Ａｌが５×１０１７ｃｍ−３、Ｂが５×１０１７ｃｍ−３、Ｎが２．５×１０１７ｃｍ−３、Ｐが２．５×１０１７ｃｍ−３の場合、第１の組み合わせで見ると、Ｎ／Ａｌ＝０．５で比の条件は満たすが、Ａｌの濃度が１×１０１８ｃｍ−３未満である。第２の組み合わせで見ると、Ｐ／Ｂ＝０．５で比の条件は満たすが、Ｂの濃度が１×１０１８ｃｍ−３未満である。したがって、第１および第２の組み合わせがいずれも個別に元素比、元素濃度を充足しないので、実施形態の範囲外である。
【００２０】
なお、本実施形態は、ｐ型不純物やｎ型不純物として上記例示した以外の元素が含有されることを排除するものではない。以下、元素ＡがＡｌ（アルミニウム）、元素ＤがＮ（窒素）である場合を例に説明する。
【００２１】
ｐＳｉＣ単結晶層１２のＡｌの濃度は、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。ｐＳｉＣ単結晶層１２の厚さは、例えば、１μｍ以上３５０μｍ以下である。
【００２２】
このｐＳｉＣ単結晶層１２の表面には、ｎ型不純物の不純物濃度が、例えば、５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下のｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４の膜厚は、例えば、５μｍ以上１２０μｍ以下である。
【００２３】
ｎ−ＳｉＣ層１４の一部表面には、ｐ型不純物の不純物濃度が、例えば、５×１０１５以上１×１０１７ｃｍ−３以下のｐ型の第１のＳｉＣ領域（第１のエミッタ領域）６６が形成されている。第１のエミッタ領域６６の深さは、例えば０．６μｍ程度である。
【００２４】
第１のＳｉＣ領域（第１のエミッタ領域）６６の一部表面には、ｎ型不純物の不純物濃度が、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｎ＋型の第２のＳｉＣ領域（第２のエミッタ領域）５８が形成されている。第２のエミッタ領域５８の深さは、第１のＳｉＣ領域（第１のエミッタ領域）６６の深さよりも浅く、例えば０．３μｍ程度である
【００２５】
また、第１のＳｉＣ領域（第１のエミッタ領域）６６の一部表面であって、ｎ＋型の第２のＳｉＣ領域（第２のエミッタ領域）５８の側方に、ｐ型不純物の不純物濃度が、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型の第３のＳｉＣ領域（エミッタコンタクト領域）６０が形成されている。エミッタコンタクト領域６０の深さは、第１のＳｉＣ領域（第１のエミッタ領域）６６の深さよりも浅く、例えば０．３μｍ程度である。
【００２６】
ｎ−ＳｉＣ層１４および第１のＳｉＣ領域（第１のエミッタ領域）６６の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を備えている。ゲート絶縁膜２８には、例えば、シリコン酸化膜（ＳｉＯ２膜）、シリコン酸窒化膜、または、ｈｉｇｈ−ｋ絶縁膜が適用可能である。
【００２７】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成されている。
【００２８】
ゲート電極下の第２のＳｉＣ領域（第２のエミッタ領域）５８とｎ−ＳｉＣ層１４に挟まれる第１のＳｉＣ領域６６がチャネル領域となる。
【００２９】
そして、第２のＳｉＣ領域（第２のエミッタ領域）５８と、第３のＳｉＣ領域（エミッタコンタクト領域）６０と電気的に接続される導電性の第１の電極（エミッタ電極）５４を備えている。第１の電極（エミッタ電極）５４は、例えば、Ｎｉ（ニッケル）のバリアメタル層５４ａと、バリアメタル層５４ａ上のＡｌのメタル層５４ｂとで構成される。Ｎｉのバリアメタル層５４ａとＡｌのメタル層５４ｂとは反応により合金を形成していてもよい。
【００３０】
また、ｐＳｉＣ単結晶基板１０の裏面には、導電性の第２の電極（コレクタ電極）５６が形成されている。第２の電極（コレクタ電極）５６は、例えば、Ｎｉである。
【００３１】
次に、本実施形態の半導体装置の製造方法について説明する。
【００３２】
図２は、本実施形態の半導体装置の製造方法を例示するフロー図である。図３、図５〜８は、本実施形態の半導体装置の製造方法を示す模式断面図である。また、図４は、本実施形態の製造方法で用いられる液相成長装置の模式断面図である。
【００３３】
図２に示すように、半導体装置の製造方法は、ｐＳｉＣ単結晶基板準備（ステップＳ１００）、液相成長法によるｐＳｉＣ単結晶形成（ステップＳ１０１）、ｎ−ＳｉＣ層形成（ステップＳ１０２）、ｐ型不純物イオン注入（ステップＳ１０４）、ｎ型不純物イオン注入（ステップＳ１０６）、ｐ型不純物イオン注入（ステップＳ１０８）、アニール（ステップＳ１１０）、ゲート絶縁膜形成（ステップＳ１１２）、ゲート電極形成（ステップＳ１１４）、層間膜形成（ステップＳ１１６）、第１の電極形成（ステップＳ１１８）、第２の電極形成（ステップＳ１２０）およびアニール（ステップＳ１２２）を備える。
【００３４】
まず、ステップＳ１００では、ｐ型不純物としてＡｌ（アルミニウム）を不純物濃度５×１０１８ｃｍ−３程度含み、例えば、厚さ２００μｍであり、４Ｈ−ＳｉＣの低抵抗のｐ型のＳｉＣ単結晶基板（ｐＳｉＣ単結晶基板）１０を準備する。
【００３５】
次に、ステップＳ１０１では、ｐＳｉＣ単結晶基板１０の表面に、液相成長法によるエピタキシャル成長により、ｐ型のＳｉＣ単結晶層１２を形成する（図３）。ｐＳｉＣ単結晶基板１０の表面は、例えば、｛０００１｝面に対し、０．５度以上８度以下のオフ角を備えている。
【００３６】
図４は、ｐ型ＳｉＣ単結晶層１２の形成に用いられる液相成長装置の模式断面図である。液相成長装置は、液相１を貯留する坩堝２、端部に種結晶３を支持可能な支持部４、液相１および種結晶３を加熱するヒータ５を備えている。坩堝２は、例えば、黒鉛で形成されている。
【００３７】
ステップＳ１０１では、支持部４に、種結晶３としてｐＳｉＣ単結晶基板１０を支持部４の端部に固定する。坩堝２内の液相１は、ヒータ５により、例えば、１８００℃以上２１００℃以下に加熱される。液相１には、Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有される。そして、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、または、Ｉｎ（インジウム）とＮ（窒素）から選ばれる第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい。本実施形態では、元素ＡがＡｌ、元素ＤがＮである。
【００３８】
液相１にｐＳｉＣ単結晶基板１０の表面を浸漬させ、液相１からｐＳｉＣ単結晶基板１０の表面に、ｐ型のＳｉＣ単結晶層（ｐＳｉＣ単結晶層）１２をエピタキシャル成長により形成する。
【００３９】
形成されるｐＳｉＣ単結晶層１２は、ｐ型不純物とｎ型不純物が共ドープされている。そして、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比（濃度Ｄ／濃度Ａ）が０．３３より大きく１．０より小さい。本実施形態では、元素ＡがＡｌ、元素ＤがＮである。
【００４０】
ｐＳｉＣ単結晶層１２のＡｌの濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。ｐＳｉＣ単結晶層１２のｐ型不純物とｎ型不純物の濃度は、液相１中のｐ型不純物とｎ型不純物の濃度を制御することで所望の値を実現することができる。
【００４１】
ｐＳｉＣ単結晶層１２の厚さは、例えば、１μｍ以上３５０μｍ以下である。
【００４２】
次に、ステップＳ１０２では、ｐＳｉＣ単結晶層１２の表面にエピタキシャル成長法により、ｎ型不純物として、例えばＮを不純物濃度１×１０１６ｃｍ−３程度含み、厚さが１００μｍ程度の高抵抗のｎ−ＳｉＣ層１４を成長させる。
【００４３】
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第１のマスク材４２を形成する。ステップＳ１０４では、この第１のマスク材４２をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをｎ−ＳｉＣ層１４にイオン注入し、第１のＳｉＣ領域（第１のエミッタ領域）６６を形成する（図５）。
【００４４】
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第２のマスク材４４を形成する。ステップＳ１０６では、この第２のマスク材４４をイオン注入マスクとして用いて、ｎ型不純物であるＮをｎ−ＳｉＣ層１４にイオン注入し、ｎ型の第２のＳｉＣ領域（第２のエミッタ領域）５８を形成する（図６）。
【００４５】
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第３のマスク材４６を形成する。ステップＳ１０８では、この第３のマスク材４６をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをｎ−ＳｉＣ層１４にイオン注入し、ｐ型の第３のＳｉＣ領域（エミッタコンタクト領域）６０を形成する（図７）。
【００４６】
ステップＳ１１０では、イオン注入したｐ型不純物とｎ型不純物の活性化のためのアニールを行う。このアニールは、例えば、アルゴン（Ａｒ）ガスを雰囲気ガスとして用いて、加熱温度１６００℃、加熱時間３０分といった条件が用いられる。この時、ＳｉＣ内部に導入された不純物の活性化は実現できるが、拡散は僅かである。
【００４７】
ステップＳ１１２では、例えば、ＳｉＯ２膜のゲート絶縁膜２８がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいは熱酸化法により形成される。そして、ステップＳ１１４では、ゲート絶縁膜２８上に、例えば、ポリシリコンのゲート電極３０が形成される。そして、ステップＳ１１６では、ゲート電極３０上に、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成される（図８）。
【００４８】
その後、ステップＳ１１８で、第２のＳｉＣ領域（エミッタ領域）５８と、第３のＳｉＣ領域（エミッタコンタクト領域）６０と電気的に接続される導電性の第１の電極（エミッタ電極）５４が形成される。第１の電極（エミッタ電極）５４は、例えば、Ｎｉ（ニッケル）とＡｌのスパッタにより形成される。
【００４９】
ステップＳ１２０では、ｐＳｉＣ単結晶基板１０の裏面側に、導電性の第２の電極（コレクタ電極）５６が形成される。第２の電極（コレクタ電極）５６は、例えば、Ｎｉのスパッタにより形成される。
【００５０】
ステップＳ１２２では、第１の電極５４と第２の電極５６のコンタクト抵抗を低減するために、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、１０００℃で行われる。
【００５１】
以上の製造方法により、図１に示すＩＧＢＴ１００が形成される。
【００５２】
図９は、本実施形態の半導体装置の製造方法の作用を説明する図である。本実施形態では、ｐＳｉＣ単結晶基板１０は、例えば、｛０００１｝面に対し、例えば、０．５度以上８度以下のオフ角を備えている。
【００５３】
ｐＳｉＣ単結晶基板１０には、内部から表面に達する貫通螺旋転位（ＴＳＤ）が存在する。ＴＳＤが表面に存在するｐＳｉＣ単結晶基板１０に、仮に、気相成長法により、ｐＳｉＣ単結晶層１２やｎ−ＳｉＣ層１４をエピタキシャル成長させると、図９中点線で示すように、ＴＳＤがｎ−ＳｉＣ層１４まで継承され、ｎ−ＳｉＣ層１４表面にまで到達するおそれがある。例えば、表面にＴＳＤが存在するｎ−ＳｉＣ層１４の表面に、例えば、熱酸化によりゲート絶縁膜２８を形成するとする。そうすると、ＴＳＤに起因してゲート絶縁膜の信頼性が劣化する。
【００５４】
本実施形態では、ｐＳｉＣ単結晶基板１０の表面に液相成長法を用いて、ｐＳｉＣ単結晶層１２を形成する。液相成長法を用いることにより、ｐＳｉＣ単結晶層１２中でＴＳＤが基底面転位（ＢＰＤ）に変換される。ＢＰＤは、｛０００１｝面に沿って延び、ｐＳｉＣ単結晶層１２の側面へと抜ける。いいかえれば、ＢＰＤがオフ角に従って延び、側面へと抜ける。したがって、ＴＳＤがｎ−ＳｉＣ層１４の表面に達することを抑制する。よって、ｎ−ＳｉＣ層１４の表面に形成されるゲート絶縁膜２８の信頼性が向上する。
【００５５】
また、ｎ−ＳｉＣ層１４中にＢＰＤが存在すると、ＩＧＢＴ１００の順方向通電時に、オン抵抗が増大し、デバイス特性が劣化するおそれがある。本実施形態によれば、ＢＰＤは、ｐＳｉＣ単結晶層１２の側面へと抜けることにより、ｎ−ＳｉＣ層１４中にＢＰＤが継承されることが抑制される。したがって、ＢＰＤによるデバイス特性の劣化も抑制される。
【００５６】
ｐＳｉＣ単結晶基板１０の表面は、｛０００１｝面に対し、０．５度以上８度以下のオフ角を備えていることが望ましく、２度以上６度以下であることがより望ましい。オフ角が上記範囲を下回ると、安定したエピタキシャル成長ができない可能性がある。また、オフ角が上記範囲を上回ると、結晶表面の凹凸が大きくなり表面に形成されるゲート絶縁膜の信頼性が低下するおそれがある、また、オフ角が上記範囲を上回ると、ＴＳＤをＢＰＤに変換した後、ＢＰＤを結晶側面に逃す効率が低下するおそれがある。
【００５７】
また、本実施形態においては、ｐＳｉＣ単結晶層１２中にｐ型不純物であるＡｌ（アルミニウム）と、ｎ型不純物であるＮ（窒素）が、所定の割合で共ドープされている。これにより、ｐＳｉＣ単結晶層１２の抵抗が低減される。よって、ＩＧＢＴ１００のオン抵抗が低減される。
【００５８】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【００５９】
以下、本実施形態の共ドープの作用および効果について詳述する。
【００６０】
発明者らによる検討の結果、ＳｉＣに対し、ｐ型不純物（ｐ型ドーパント）のＡｌと、ｎ型不純物（ｎ型ドーパント）のＮとを共ドープすることにより、ＡｌとＮのペアリングをおこさせることができることがわかった。このペアリング状態では、キャリアが補償され、キャリアがゼロの状態になる。
【００６１】
図１０および図１１は、共ドープの作用を説明する図である。図１０がｎ型ＳｉＣの場合、図１１がｐ型ＳｉＣの場合である。発明者らが行なった第一原理計算によれば、ＳｉＣ中で、ＡｌはＳｉ（シリコン）サイトに、ＮはＣ（炭素）サイトに、ＡｌとＮが隣接するように入ることで、系として安定化することが明らかになった。
【００６２】
すなわち、図１０および図１１に示すように、ＡｌとＮとが未結合でばらばらになっている状態に比べ、ＡｌとＮが結合し、Ａｌ−Ｎペア構造を形成することで、エネルギー的に２．９ｅＶ安定になる。Ａｌ量とＮ量とが一致した場合には、両者の全てがペア構造になった状態が最も安定である。
【００６３】
ここで、第一原理計算は、超ソフト擬ポテンシャルを用いた計算である。超ソフト擬ポテンシャルは、バンダービルトらによって開発された、擬ポテンシャルの一種である。例えば、格子定数は、１％以下の誤差で実験値を実現できる高い精度を備える。不純物（ドーパント）を導入して、構造緩和を行い、安定状態の全エネルギーを計算する。系の全エネルギーを、変化の前後で比較することで、いずれの構造が安定状態か、否かを判定する。安定状態では、バンドギャップ中で不純物の準位が、どのエネルギー位置にあるかを示すことが出来る。
【００６４】
図１０に示すように、ＮがＡｌよりも多く存在する場合、すなわち、ｎ型ＳｉＣの場合、余分にあるＮが、Ａｌ−Ｎペア構造の近傍のＣサイトに入り、Ｎ−Ａｌ−Ｎの３量体となることで更に系が安定化することが明らかになった。第一原理計算からは、３量体となることで、ペア構造とＮとが別々に存在する場合に比べ、系が０．３ｅＶ安定になる。
【００６５】
同様に、図１１に示すように、ＡｌがＮよりも多く存在する場合、すなわちｐ型ＳｉＣの場合、余分にあるＡｌが、Ａｌ−Ｎペア構造の近傍のＳｉサイトに入り、Ａｌ−Ｎ−Ａｌの３量体となることで更に安定化することが明らかになった。第一原理計算からは、３量体となることで、Ａｌ−Ｎペア構造とＡｌとが別々に存在する場合に比べ、系が０．４ｅＶ安定になる。
【００６６】
次に、ＡｌとＮ以外のドーパントの組み合せについて、考察する。Ｂ（ボロン）とＮ（窒素）の場合について計算を行った場合を例に、計算結果を説明する。
【００６７】
ＢはＳｉサイトに、ＮはＣサイトに入る。第一原理計算によると、Ｂ−Ｎ−Ｂ、あるいは、Ｎ−Ｂ−Ｎという３量体構造は形成できないことがわかった。つまり、Ｂ−Ｎのペア構造は形成されるが、近傍にＢやＮが来ると系のエネルギーが高くなる。したがって、余分なＢやＮは、ペア構造から離れた位置に独立に存在する方が、系がエネルギー的に安定であった。
【００６８】
第一原理計算によると、余分なＢが３量体を形成すると、Ｂ−ＮペアとＢが独立に存在する場合に比べて、系のエネルギーが０．５ｅＶ高かった。また、余分なＮが３量体を形成すると、Ｂ−ＮペアとＮが独立に存在する場合に比べて、系のエネルギーが０．３ｅＶ高かった。このため、いずれの場合も、３量体が出来ると系がエネルギー的に不安定になる。
【００６９】
図１２は、共ドープの作用を説明する図である。図１２では、各元素の共有結合半径を示す。図の右手上方に向かうほど共有結合半径が小さくなり、左手下方に向かうほど共有結合半径が大きくなる。
【００７０】
ＢとＮの場合に、３量体が出来ると不安定になることは、共有結合半径の大きさにより理解できる。Ｂの共有結合半径はＳｉの共有結合半径より小さく、かつ、Ｎの共有結合半径はＣの共有結合半径より小さい。このため、ＢがＳｉサイトに、ＮがＣサイトに入ると、歪が溜まり３量体が形成できない。
【００７１】
ドーパントとなるｐ型不純物とｎ型不純物の組み合わせとして、「共有結合半径がＳｉより大きな元素（Ａｌ、Ｇａ、Ｉｎ）」と「共有結合半径がＣより小さい元素（Ｎ）」の組み合わせ、あるいは、その逆の、「共有結合半径がＣより大きな元素（Ｂ）」と「共有結合半径がＳｉより小さい元素（Ｐ）」の組み合わせの場合以外は、３量体が形成出来ないことが判明した。
【００７２】
Ｂ、Ｐの共有結合半径はＳｉの共有結合半径とＣの共有結合半径の中間にあることから、Ｂ、およびＰは、Ｓｉサイト、Ｃサイトのどちらにも入りえる。しかし、他の不純物（Ａｌ、Ｇａ、Ｉｎ、Ｎ、Ａｓ）は、基本的に片方のサイトに偏る。Ａｌ、Ｇａ、Ｉｎ、ＡｓはＳｉサイトに入り、ＮはＣサイトに入ると考えて良い。
【００７３】
さらに、両不純物が共にＳｉサイト、あるいは共にＣサイトに入る場合は、考える必要がない。それは、ｐ型不純物とｎ型不純物が最近接に来ないと歪が緩和し難いためである。よって、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせ（元素Ａと元素Ｄ）が、（ＡｌとＮ）、（ＧａとＮ）、（ＩｎとＮ）、（ＢとＰ）という４つの組み合わせ以外では、３量体を形成することは困難である。
【００７４】
このペア構造、あるいは３量体構造は、原子間に相互作用が無ければ形成できない。第一原理計算による４Ｈ−ＳｉＣ構造中の不純物準位（ドーパント準位）は、ｃ軸方向にユニットセルが１０個程度あると、相互作用が見えなくなり、不純物準位が平らな状態となる。すなわち、分散が十分に抑制され、１０ｍｅＶオーダー程度になる。
【００７５】
つまり、不純物間の距離が１０ｎｍ以上では相互作用が殆どないと考えられる。よって、不純物同士の相互作用があるためには、不純物濃度が１×１０１８ｃｍ−３以上であることが望ましい。
【００７６】
この値は、ＳｉＣ材料が既に形成されている場合に、イオン注入などによって局所的な不純物の分布を形成する場合に望まれる不純物濃度の下限となる。液相成長法や気相成長法の場合は不純物濃度の下限はさらに低くなる。
【００７７】
なお、半導体ＳｉＣに、共ドープによる効果が発現されるためには、ｎ型不純物濃度とｐ型不純物濃度の比率を特定の範囲の比率にする必要がある。後に記述する製造方法において、イオン打ち込みによって導入するｎ型、ｐ型のそれぞれの不純物の比率を上記特定の範囲の比率になるように、初めから導入することが重要である。相互作用が届く範囲が１０ｎｍ未満と小さいが、その範囲にあれば、互いの引力により３量体が形成可能となる。しかも、引力が働くので、不純物の活性化アニールの温度が、共ドープしない場合の１７００℃―１９００℃から、１５００℃−１８００℃に低温化できると考えられる。
【００７８】
ただし、この３量体形成に望ましい不純物濃度は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などによる気相からの結晶成長などでは、低減させることが可能である。これは、原料を表面にてフローさせることが出来るため、不純物同士の相互作用が低濃度でも生じやすくなるためである。
【００７９】
気相からの結晶成長時において、３量体形成を形成する場合、ｐ型およびｎ型の不純物濃度は１×１０１５ｃｍ−３以上であることが望ましい。さらに、３量体形成を容易にする観点からは、不純物濃度は１×１０１６ｃｍ−３以上あることがより望ましい。
【００８０】
次に不純物濃度の上限であるが、３量体を形成した場合には、３量体を形成しない場合の固溶限を超えることも可能である。３量体を作ると、結晶中の歪が緩和され不純物が固溶されやすくなるためである。
【００８１】
３量体を形成しない場合の不純物の固溶限は、Ｎの場合は１０１９ｃｍ−３オーダー、Ａｌの場合でも１０２１ｃｍ−３オーダーである。他の不純物は、およそ１０２１ｃｍ−３オーダー程度である。
【００８２】
不純物が一種類の場合、不純物の大きさが小さい側、あるいは大きい側に偏る。このため、歪が蓄積されて、不純物が格子点に入り難くなり、活性化できないためである。特にイオン注入では欠陥を多く形成するので、余計に固溶限が低くなる。
【００８３】
しかし、３量体を形成すれば、Ａｌ、Ｎのどちらも１０２２ｃｍ−３オーダー程度まで、導入が可能となる。（ＡｌとＮ）、（ＧａとＮ）、（ＩｎとＮ）、（ＢとＰ）という４つの組み合わせにおいて、３量体を形成することで、歪を緩和することが出来るため、固溶限の拡大が可能となる。その結果、１０２２ｃｍ−３オーダーまで不純物の固溶限の拡張が可能である。
【００８４】
不純物がＢ、Ａｌ、Ｇａ、Ｉｎ、Ｐである場合は、１×１０２０ｃｍ−３以上、特に、６×１０２０ｃｍ−３以上では、歪が多く、欠陥が多量に入っている状態となる。その結果、シート抵抗または比抵抗は非常に大きな値となる。
【００８５】
しかし、ｐ型不純物とｎ型不純物との共ドープによれば、このような不純物濃度の高い領域でも、欠陥が抑制できる。
【００８６】
不純物がＮである場合は、さらに固溶限が一桁小さく２×１０１９ｃｍ−３程度である。第一原理計算によれば、不活性な格子間Ｎの欠陥が発生するためと考えられる。
【００８７】
Ｎ濃度の上限が、１０１９ｃｍ−３オーダーだったものが、３量体を形成することにより、１０２２ｃｍ−３オーダーに大幅に拡大する。従来、高濃度にドープされたｎ型領域を形成する場合、窒素を使うことが出来ず、例えばＰを１０２０ｃｍ−３程度、イオン注入することにより形成している。しかし、本実施形態を用いれば、例えば、Ｎを２×１０２０ｃｍ−３、Ａｌを１×１０２０ｃｍ−３導入するというように、窒素を用いて高濃度にドープされたｎ型領域を形成できる。つまり、従来は窒素を使うこと自体が困難だったが、それが可能になる。  
【００８８】
以上、ｐ型不純物とｎ型不純物を両方とも導入し、かつ、共有結合半径の組み合わせを適切に選ぶことにより、上記の３量体を形成することが可能となる。そして、構造が安定化して、歪を低減することが出来る。
【００８９】
その結果、（１）各不純物が格子点に入りやすくなる。（２）プロセスの低温化が可能となる。少なくとも１００℃程度の低温化は期待できる。（３）活性化可能な不純物量（上限の拡大）が増加する。（４）３量体、あるいはペア構造のような安定構造が出来る。この構造でエントロピーを稼ぎ、結晶欠陥量が低減する。（５）３量体が安定なので、ｐ型不純物とｎ型不純物を結ぶボンドの周りに回転することが難しくなり、構造が固定化する。したがって、通電破壊耐性が大幅にアップする。例えば、ｐｎジャンクションのｐ型不純物領域、ｎ型不純物領域の少なくとも一部に３量体構造を導入すれば、通電破壊が抑制され、高抵抗化が避けられる。その結果、電流を一定量だけ流すときに必要な印加電圧（Ｖｆ）が増加してしまう劣化現象（Ｖｆ劣化）を抑制可能となる。
【００９０】
以上、ｐ型不純物のＡｌとｎ型不純物のＮを共ドープすることにより、ＡｌとＮのペアリングをおこさせることが出来ることを示した。さらに、この際、アクセプタ準位およびドナー準位を、ともに浅く出来ることが、第一原理計算により明らかになっている。
【００９１】
図１３、図１４は、共ドープの作用の説明図である。図１３はｎ型ＳｉＣの場合、図１４はｐ型ＳｉＣの場合である。白丸は準位が電子で埋まっていない空の準位、黒丸は準位が電子で埋まっている状態を示す。
【００９２】
ドナー準位が浅くなる理由は、図１３に示すように、アクセプタであるＡｌの伝導帯の内側にある空の準位と、Ｎのドナー準位とが相互作用したことにより、ドナー準位が引き上げられたためである。同様に、アクセプタ準位が浅くなる理由は、図１４に示すように、ドナーであるＮの価電子帯の内側にある電子が埋った準位と、Ａｌのアクセプタ準位とが相互作用したことにより、アクセプタ準位が引き下げられたためである。
【００９３】
一般に、ｎ型不純物のＮやＰ（リン）は４２ｍｅＶ〜９５ｍｅＶの深いドナー準位を形成する。ｐ型不純物のＢ、Ａｌ、Ｇａ、Ｉｎは１６０ｍｅＶ〜３００ｍｅＶの非常に深いアクセプタ準位を形成する。それに対し、３量体を形成すると、ｎ型不純物では３５ｍｅＶ以下のドナー準位を形成し、ｐ型不純物では、１００ｍｅＶ以下のアクセプタ準位を形成することが可能となる。
【００９４】
３量体が完全に形成された最良の状態では、ｎ型のＮやＰでは、およそ２０ｍｅＶ程度となり、ｐ型のＢ、Ａｌ、Ｇａ、Ｉｎでは４０ｍｅＶ程度となる。このように浅い準位を形成するので、活性化した不純物の多くがキャリア（自由電子、自由正孔）となる。したがって、バルク抵抗が共ドープを行わない場合に比べ、桁違いに低抵抗化する。
【００９５】
ｎ型ＳｉＣの場合、キャリア発生に寄与するドナー準位が４０ｍｅＶ以下となることで、共ドープしない場合と比較して、抵抗が低減する。また、３５ｍｅＶ以下となることで抵抗が約一桁、２０ｍｅＶ以下とすることにより抵抗が約二桁低減する。但し、歪緩和効果、ドープ上限拡大効果なども含む。
【００９６】
ｐ型ＳｉＣの場合、キャリア発生に寄与するアクセプタ準位が１５０ｍｅＶ以下となることで、共ドープしない場合と比較して、抵抗が低減する。また、１００ｍｅＶ以下となることで抵抗が約一桁、４０ｍｅＶ以下とすることにより抵抗が約二桁低減する。但し、歪緩和効果、ドープ上限拡大効果なども含む。
【００９７】
Ａｌ濃度とＮ濃度とが一致した場合（Ｎ：Ａｌ＝１：１）には、浅い準位はあっても、キャリアが無いため、絶縁体になってしまう。Ａｌ濃度とＮ濃度の差分だけキャリアが存在することになる。低抵抗の半導体になるには、濃度差が必要となる。
【００９８】
Ｎ濃度がＡｌ濃度よりも多い場合（Ｎ濃度＞Ａｌ濃度）、相互作用によりＡｌ−Ｎペアが出来た余りのＮもまた、Ａｌ−Ｎペアの近傍のＣを置換することで安定化する。このため、浅いドナー準位が形成される。また、歪も緩和するので、３量体を形成しない場合よりもＮの濃度を増やすことが出来る。
【００９９】
図１５は、ｎ型ＳｉＣの場合のＡｌとＮの濃度とシート抵抗の関係を示す図である。Ｎ濃度は、２×１０２０ｃｍ−３としている。単体でＮを導入した場合は、１×１０１９ｃｍ−３以上いれても、シート抵抗は低減できない。その値がおよそ３００Ω／□である。
【０１００】
Ｎ濃度：Ａｌ濃度が１：１から２：１になるまでは、歪が入らずに３量体ができ、浅いドナー準位に入っているキャリア電子数が増加する。したがって、シート抵抗が急激に低下する。
【０１０１】
そして、２：１に達したとき、最大量のキャリアが使えるので、最もシート抵抗が低い状態となる。シート抵抗は、図１５に示すように、１．５Ω／□程度まで低減できる。ｎ型ＳｉＣへのコンタクト抵抗も、Ｎ濃度：Ａｌ濃度＝２：１になるようにし、Ｎ濃度とＡｌ濃度の差分を１０２０ｃｍ−３から１０２２ｃｍ−３と増やすことで、１０−５Ωｃｍ３程度から、１０−７Ωｃｍ３程度まで低減可能である。
【０１０２】
さらに、２：１よりＮ濃度の割合が上がると、Ｎ濃度：Ａｌ濃度＝２：１より過剰なＮにより、元の深いドナー準位が形成されることになる。そして、このドナー準位がキャリア電子を受け取ることになり、３量体によって形成された浅いドナー準位が空となってしまう。Ｎ濃度：Ａｌ濃度＝２：１よりずれた分のＮは、単体で導入された場合に近いので、歪の緩和が困難である。したがって、図１５に示すように、シート抵抗が急激に増加していくことになる。
【０１０３】
図１５では、ｎ型不純物のＮ（窒素）を、Ａｌを共ドープしない場合に固溶限近傍まで入れた場合のシート抵抗（この場合は約３００Ω／□）を比較対象とし、Ｎ濃度：Ａｌ濃度＝２：１からずらした場合にどのようにシート抵抗の値が変化するかを示している。
【０１０４】
３量体構造が出来たＡｌ濃度／Ｎ濃度＝０．５を中心に考えることにする。Ａｌ濃度／Ｎ濃度を０．４７以上、０．６０（８×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、つまり、ｎ型不純物に対し、ｐ型不純物を４７％〜６０％入れた場合、Ａｌを共ドープしない場合のシート抵抗に比較して２桁落ちのシート抵抗となり、非常に有効である。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４７程度で、８×１０１９ｃｍ−３相当のキャリアとなる。
【０１０５】
そこから幅を両側に広げて、Ａｌ濃度／Ｎ濃度を０．４５以上、０．７５（５×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、すなわち、ＡｌをＮに対し４５％〜７５％入れた場合、２桁落ちからその３倍程度の大きさとなる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４５程度で、５×１０１９ｃｍ−３相当のキャリアとなる。さらに幅を両側に広げて、Ａｌ濃度／Ｎ濃度を０．４０より大きく０．９５（１×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）より小さくした場合、すなわち、ＡｌをＮに対し４０％〜９５％入れた場合、１桁落ちのシート抵抗となる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４０程度で、１×１０１９ｃｍ−３相当のキャリアとなる。
【０１０６】
ＡｌをＮに対し５０％以上入れた側の方が、特性がよいのは、歪が十分に緩和するためである。１つのＡｌに対し２つのＮがクラスター化して３量体が形成された状態が５０％の状態である。５０％未満の場合、３量体が出来た状態に加え、更に余分なＮが存在することになる。つまり、３量体になれないＮがあるので、その分だけ歪が溜まることになる。３量体になれないＮは、単体で入ったのも同然であり、直ぐに歪の限界に達してしまう。こうして、Ａｌの量が５０％を割った場合は、歪が急激に発生して、格子欠陥が増加することになる。このため、歪が緩和できる５０％以上の場合に比較して、５０％未満の方が、シート抵抗が急激に悪化する。
【０１０７】
なお、Ａｌ濃度／Ｎ濃度＝０．９９５で、キャリア数が共ドープしない場合とほぼ同等になる。２×１０２０ｃｍ−３の０．５％分の１×１０１８ｃｍ−３以上のキャリアが１００％自由キャリアとなるので、従来の窒素ドープのシート抵抗が実現可能となる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。また、Ａｌ濃度／Ｎ濃度＝０．３３、すなわち、Ｎ濃度：Ａｌ濃度＝３：１の場合、キャリア電子がすべて、３量体によって形成される浅いドナー準位ではなく、余剰のＮで形成される深いドナー準位に受け取られことになる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。したがって、共ドープにより抵抗が低減するのは、Ａｌ濃度／Ｎ濃度を０．３３より大きく０．９９５より小さくした場合、すなわち、ＡｌをＮに対し３３％〜９９．５％入れた場合となる。誤差も考えると、３３％より大きく、１００％未満と考えればよい。
【０１０８】
Ａｌ濃度がＮ濃度よりも多い場合（Ａｌ濃度＞Ｎ濃度）、相互作用によりＡｌ−Ｎペアが出来た余りのＡｌもまた、Ａｌ−Ｎペアの近傍のＳｉを置換することで安定化する。このため、浅いアクセプタ準位が形成される。また、歪も緩和するので、３量体を形成しない場合よりもＡｌの濃度を増やすことが出来る。この場合も、Ｎ濃度＞Ａｌ濃度の場合と同様に考えればよい。
【０１０９】
図１６は、ｐ型ＳｉＣの場合のＮとＡｌの濃度とシート抵抗の関係を示す図である。Ａｌ濃度は、２×１０２０ｃｍ−３としている。
【０１１０】
Ａｌ濃度：Ｎ濃度が１：１から２：１になるまでは、歪が入らずに３量体ができ、浅いアクセプタ準位に入っているキャリア正孔数が増加する。したがって、シート抵抗が低下する。
【０１１１】
そして、２：１に達したとき、最大量のキャリアが使えるので、最もシート抵抗が低い状態となる。シート抵抗としては、図１６に示すように、４０Ω／□程度まで低減できる。ｐ型ＳｉＣへのコンタクト抵抗も、Ａｌ濃度：Ｎ濃度＝２：１になるようにし、Ａｌ濃度とＮ濃度の差分を１０２０ｃｍ−３から１０２２ｃｍ−３と増やすことで１０−５Ωｃｍ３程度から、１０−７Ωｃｍ３程度まで低減可能である。
【０１１２】
さらに、２：１よりＡｌ濃度の割合が上がると、Ａｌ濃度：Ｎ濃度＝２：１より過剰なＡｌにより、元の深いアクセプタ準位が形成されることになる。そして、このアクセプタ準位がキャリア正孔を受け取ることになり、３量体によって形成された浅いアクセプタ準位が電子で埋まってしまう。Ａｌ濃度：Ｎ濃度＝２：１よりずれた分のＡｌは、単体で導入された場合に近いので、歪の緩和が困難である。したがって、図１６に示すように、シート抵抗が急激に増加していくことになる。
【０１１３】
図１６では、ｐ型不純物のＡｌ（アルミニウム）を、Ｎを共ドープしない場合に固溶限近傍まで入れた場合のシート抵抗（この場合は約１０ＫΩ／□）を比較対象とし、Ａｌ濃度：Ｎ濃度＝２：１からずらした場合にどのようにシート抵抗の値が変化するかを示している。
【０１１４】
３量体構造が出来たＮ濃度／Ａｌ濃度＝０．５を中心に考えることにする。Ｎ濃度／Ａｌ濃度を０．４７以上、０．６０（８×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、つまり、ｐ型不純物に対し、ｎ型不純物を４７％〜６０％入れた場合、Ｎを共ドープしない場合のシート抵抗に比較して２桁落ちのシート抵抗となり、非常に有効である。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４７程度で、８×１０１９ｃｍ−３相当のキャリアとなる。
【０１１５】
そこから幅を両側に広げて、Ｎ濃度／Ａｌ濃度を０．４５以上、０．７５（５×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、すなわち、ＮをＡｌに対し４５％〜７５％入れた場合、２桁落ちからその３倍程度の大きさとなる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４５程度で、５×１０１９ｃｍ−３相当のキャリアとなる。さらに幅を広げて、Ｎ濃度／Ａｌ濃度を０．４０より大きく０．９５（１×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）より小さくした場合、すなわち、ＮをＡｌに対し４０％〜９５％入れた場合、１桁落ちのシート抵抗となる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４０程度で、１×１０１９ｃｍ−３相当のキャリアとなる。
【０１１６】
ＮをＡｌに対して５０％以上入れた側の方が特性がよいのは、歪が緩和するためである。それに対し、Ｎが５０％未満の場合、１つのＮに対し２つのＡｌがクラスター化して３量体が形成された状態が５０％の状態であり、そこに更にＡｌが存在することになる。つまり、３量体になれないＡｌがあるので、その分だけ歪が溜まることになる。こうして、５０％を割った場合は、歪が急激に発生して、格子欠陥が増加することになる。このため、歪が緩和できる５０％以上の場合に比較して、５０％未満の場合の方が、シート抵抗が急激に悪化する。
【０１１７】
なお、Ｎ濃度／Ａｌ濃度＝０．９９５で、キャリア数が共ドープしない場合とほぼ同等になる。２×１０２０ｃｍ−３の０．５％分の１×１０１８ｃｍ−３以上のキャリアが１００％自由キャリアとなるので、従来のＡｌドープのシート抵抗が実現可能となる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。また、Ｎ濃度／Ａｌ濃度＝０．３３、すなわちＡｌ濃度：Ｎ濃度＝３：１の場合、キャリア正孔がすべて、３量体によって形成される浅いアクセプタ準位ではなく、余剰のＡｌで形成される深いアクセプタ準位に受け取られことになる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。したがって、共ドープの抵抗低減効果が得られるのは、Ｎ濃度／Ａｌ濃度を０．３３より大きく０．９９５より小さくした場合、すなわち、ＮをＡｌに対し３３％〜９９．５％入れた場合となる。誤差も考えると、３３％より大きく、１００％未満と考えればよい。
【０１１８】
共ドープしない場合には、１×１０１８ｃｍ−３以下の低濃度の不純物を使った低抵抗ＳｉＣ半導体材料は存在し難い。しかし、共ドープによれば、３量体を形成することで、浅い準位が形成され、キャリア数が増加する。したがって、少量の不純物でも低抵抗化が可能である。
【０１１９】
以上のように、ｐ型不純物とｎ型不純物を適切な割合で共ドープすることにより、少なくとも２つの顕著な効果が得られることになる。
【０１２０】
第一に、歪が緩和して、歪の少ないＳｉＣを形成可能である。共ドープしない場合に比べて、歪が少なくなり、欠陥が少なく、多くの不純物を導入することが可能になる。すなわち、不純物の固溶限を高くすることができる。したがって、シート抵抗が低減し、比抵抗が低減し、コンタクト抵抗が低減する。イオン注入法であれ、エピタキシャル成長法であれ、欠陥が少なくなるので、不純物の高ドーズ化が可能となる。
【０１２１】
第二に、浅い準位を形成することが可能となる。共ドープしない場合と比較して、少ない不純物を用いるだけで、低抵抗な材料を作成することが可能になる。あるいは、同じ不純物量の場合に、桁違いに小さいシート抵抗が得られることになる。エピタキシャル成長にて形成可能な低ドーズの領域を考えた時、共ドープを用いない場合、高抵抗になってしまう。しかし、共ドープを使えば、低抵抗なＳｉＣを形成することが可能となる。これにより、より低オン抵抗のＳｉＣ半導体装置を製造することも可能となる。  
【０１２２】
本実施形態のＩＧＢＴ１００では、ｐ型のＳｉＣ単結晶層１２に、ｐ型不純物、例えばＡｌと、ｎ型不純物、例えばＮが共ドープされている。これにより、ｐ型のＳｉＣ単結晶層１２のシート抵抗および比抵抗が低減される。したがって、オン抵抗が低減され、高性能なＩＧＢＴ１００が実現される。
【０１２３】
また、３量体が形成されていることにより、結晶構造が安定して結晶欠陥が低減し、リーク電流が低減されたＩＧＢＴ１００が実現される。さらに、結晶構造が安定して通電破壊耐性に優れたＩＧＢＴ１００が実現される。すなわち、ＩＧＢＴ１００は、通連劣化に対して高信頼なものとなる。
【０１２４】
通電劣化として、３Ｃ構造の結晶欠陥が発生し高抵抗化するモードがある。本実施形態の共ドープ構造があれば、結晶が安定であるため、このモードが発現しない。したがって、高抵抗化モードの発現しないＩＧＢＴ１００が形成できる。
【０１２５】
ｐＳｉＣ単結晶層１２に含有されるｐ型不純物の濃度は、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であることが望ましい。この範囲を下回ると、ｐ型不純物とｎ型不純物との相互作用が生じにくく、３量体が形成されないおそれがあるからである。また、この範囲を超えてｐ型不純物を固溶させることは困難だからである。
【０１２６】
ｐＳｉＣ単結晶層１２のシート抵抗または比抵抗を十分低減する観点から、ｐＳｉＣ単結晶層１２の含有されるｐ型不純物の濃度は、１×１０２０ｃｍ−３以上であることがより望ましい。
【０１２７】
ｐＳｉＣ単結晶層１２のｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、第３のＳｉＣ領域２０のシート抵抗または比抵抗を十分低減させる観点から、元素Ｄの濃度の元素Ａの濃度に対する比は、０．３３より大きく１．０より小さい。また、元素Ｄの濃度の元素Ａの濃度に対する比が、０．４０より大きく０．９５より小さいことが望ましい。また、０．４５以上０．７５以下であることがより望ましい。さらに、０．４７以上０．６０以下であることが一層望ましい。
【０１２８】
したがって、ｐＳｉＣ単結晶層１２を成長させる際の液相内の元素Ｄの濃度の元素Ａの濃度に対する比は、０．３３より大きく１．０より小さい。また、元素Ｄの濃度の元素Ａの濃度に対する比が、０．４０より大きく０．９５より小さいことが望ましい。また、０．４５以上０．７５以下であることがより望ましい。さらに、０．４７以上０．６０以下であることが一層望ましい。
【０１２９】
ｐＳｉＣ単結晶層１２の元素Ｄの濃度の元素Ａの濃度に対する比は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍｉｃｒｏｐｒｏｂｅ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、元素Ａ、元素Ｄそれぞれの濃度を求めることで算出可能である。
【０１３０】
ｐＳｉＣ単結晶層１２のｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、シート抵抗または比抵抗を低減する観点から、元素Ａのキャリア発生に寄与するアクセプタ準位が１５０ｍｅＶ以下であることが望ましい。また、１００ｍｅＶ以下であることがより望ましく、４０ｍｅＶ以下であることが一層望ましい。
【０１３１】
元素Ａのアクセプタ準位は、例えば、ｐＳｉＣ単結晶層１２のシート抵抗または比抵抗の活性化エネルギーを測定することで求めることが可能である。
【０１３２】
ｐＳｉＣ単結晶層１２のシート抵抗または比抵抗を十分低減させる観点から、ｐ型不純物とｎ型不純物の大部分が３量体を形成することが望ましい。したがって、元素Ｄの９０％以上が元素Ａの最近接の格子位置にあることが望ましい。元素Ｄの９０％以上が元素Ａの最近接の格子位置にあれば、ｐ型不純物とｎ型不純物の大部分（３量体を形成し得るうちの９０％以上）が３量体を形成しているとみなすことができる。  
【０１３３】
元素Ｄのうち、元素Ａの最近接の格子位置にある元素の割合は、例えば、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で、元素Ａと元素Ｄとの結合状態を分析することにより求めることが可能である。
【０１３４】
そして、ｐＳｉＣ単結晶層１２を液相成長法で成長させる際に、液相内に、上記所定の割合でｐ型不純物とｎ型不純物が共存する。このため、結晶成長中のＴＳＤからＢＰＤへの変換が促進される。したがって、例えば、気相成長法によりｐＳｉＣ単結晶層１２を形成する場合に比較して、より薄い膜厚で、ＴＳＤが上層に継承されることを抑制することができる。また、同一の膜厚であっても、表面に達するＴＳＤの量の密度を低減することが可能となる。
【０１３５】
以上、本実施形態の半導体装置の製造方法によれば、ｐＳｉＣ単結晶層１２を液相成長法で形成することで、デバイスの半導体層表面や半導体層内の転位が低減され、高い信頼性を備えるＩＧＢＴが実現できる。また、ｐＳｉＣ単結晶層１２にｐ型不純物とｎ型不純物が所定の割合で共ドープさせるよう製造することで、オン抵抗が低減され高い性能のＩＧＢＴが実現される。さらに、ｐ型不純物とｎ型不純物が所定の割合で共ドープされた液相中からｐＳｉＣ単結晶層１２を形成することで、ＴＳＤのＢＰＤへの変換を促進することが可能となる。よって、液相成長で形成するｐＳｉＣ単結晶層１２の膜厚の薄膜化が可能となり、生産性が向上する。あるいは、ＴＳＤのＢＰＤへの変換を促進することで表面に到達する転位の密度を低減することが可能となる。
【０１３６】
（第２の実施形態）
【０１３７】
本実施形態の半導体製造装置の製造方法は、基板を準備し、Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さく、組み合わせを構成する元素Ａの濃度が１×１０１６ｃｍ−３以上１×１０２２ｃｍ−３以下である液相から、基板の表面にｐ型のＳｉＣ単結晶層を成長させる。
【０１３８】
特に、上記基板が、ｎ型のＳｉＣ層を備え、ｎ型のＳｉＣ層の表面に、ＳｉＣ単結晶層を形成し、ＳｉＣ単結晶層の表面に、ｎ型の第２のＳｉＣ領域を形成し、ＳｉＣ単結晶層の表面に、ｐ型の第３のＳｉＣ領域を形成し、ＳｉＣ単結晶層の表面に、第２のＳｉＣ領域との間にＳｉＣ単結晶層を挟んで、ｎ型の第４のＳｉＣ領域を形成し、第４のＳｉＣ領域、ＳｉＣ単結晶層の表面に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極を形成し、第２のＳｉＣ領域および第３のＳｉＣ領域に、接続される第１の電極を形成し、ＳｉＣ層に接続される第２の電極を形成する。
【０１３９】
液相成長法や共ドープによる作用および効果で、第１の実施形態と共通する内容については記述を省略する。また、半導体装置およびその製造方法についても、第１の実施形態と重複する内容については記述を省略する。
【０１４０】
図１７は、本実施形態の半導体装置であるＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の構成を示す模式断面図である。ＭＯＳＦＥＴ２００は、キャリアを電子とするｎ型の縦型ＭＯＳＦＥＴである。
【０１４１】
このＭＯＳＦＥＴ２００は、基板５１を備えている。基板５１は、ｎ型のＳｉＣ基板（ｎＳｉＣ単結晶基板）５０と、ｎＳｉＣ単結晶基板５０の表面のｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４を備えている。
【０１４２】
ｎＳｉＣ単結晶基板５０は、例えば不純物濃度１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板（ｎ基板）である。
【０１４３】
ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４は、例えば、ｎ型不純物の不純物濃度が５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。ｎ−ＳｉＣ層１４の膜厚は、例えば５μｍ以上２０μｍ以下である。
【０１４４】
ｎ−ＳｉＣ層１４の表面には、液相成長法で形成されるｐ型のＳｉＣ単結晶層（ｐＳｉＣ単結晶層：ｐウェル領域）７６を備えている。このｐ型のＳｉＣ単結晶層７６は、ｐ型不純物とｎ型不純物が共ドープされている。そして、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比（濃度Ｄ／濃度Ａ）が０．３３より大きく１．０より小さい。本実施形態では、元素Ａの不純物濃度は、１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下である。
【０１４５】
例えば、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）の第１の組み合わせの場合、元素Ａが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）から選ばれる１種の元素であってもかまわない。また、Ａｌ（元素Ａ１）とＧａ（元素Ａ２）等の２種の元素、あるいは、Ａｌ（元素Ａ１）、Ｇａ（元素Ａ２）、Ｉｎ（元素Ａ３）の３種の元素で構成されていてもかまわない。複数の元素の場合、２種または３種の元素をあわせて組み合わせを構成する元素Ａと考え、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件が充足されれば良い。
【０１４６】
また、第１の組み合わせと第２の組み合わせの両者が共存することも可能である。しかし、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件は、すくなくとも、第１の組み合わせ、第２の組み合わせのいずれか一方を構成する元素で充足されなければならない。いいかえれば、第１の組み合わせと第２の組み合わせは、個別に元素比、元素濃度を満たさなければならない。これは、第１の組み合わせの不純物と第２の組み合わせの不純物の間では、後に詳述する３量体が形成されないためである。
【０１４７】
例えば、Ａｌが１×１０１７ｃｍ−３、Ｇａが１×１０１７ｃｍ−３、Ｎが１×１０１７ｃｍ−３の場合、Ｎ／（Ａｌ＋Ｇａ）＝０．５で、Ａｌ＋Ｇａが２×１０１７ｃｍ−３であるので元素比、濃度ともに実施形態の範囲内である。
【０１４８】
また、例えば、Ｂが４×１０１７ｃｍ−３、Ｐが１×１０１７ｃｍ−３、Ｎが１×１０１７ｃｍ−３の場合、第２の組み合わせであるＢとＰのみに着目する。すると、Ｐ／Ｂ＝０．２５となり元素比を充足せず、元素比が実施形態の範囲外である。
【０１４９】
また、例えば、Ａｌが５×１０１５ｃｍ−３、Ｂが５×１０１５ｃｍ−３、Ｎが２．５×１０１５ｃｍ−３、Ｐが２．５×１０１５ｃｍ−３の場合、第１の組み合わせで見ると、Ｎ／Ａｌ＝０．５で比の条件は満たすが、Ａｌの濃度が１×１０１６ｃｍ−３未満である。第２の組み合わせで見ると、Ｐ／Ｂ＝０．５で比の条件は満たすが、Ｂの濃度が１×１０１６ｃｍ−３未満である。したがって、第１および第２の組み合わせがいずれも望ましい元素濃度を充足しない。
【０１５０】
なお、本実施形態は、ｐ型不純物やｎ型不純物として上記例示した以外の元素が含有されることを排除するものではない。以下、元素ＡがＡｌ（アルミニウム）、元素ＤがＮ（窒素）である場合を例に説明する。
【０１５１】
ｐＳｉＣ単結晶層７６のＡｌの濃度は、例えば、１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下であることが、ＭＯＳＦＥＴ２００の閾値を適正にする観点から好ましい。ｐＳｉＣ単結晶層７６の厚さは、例えば、０．３μｍ以上１．０μｍ以下である。ｐＳｉＣ単結晶層７６は、ＭＯＳＦＥＴ２００のチャネル領域として機能する。
【０１５２】
ｐＳｉＣ単結晶層７６の一部表面には、例えばｎ型不純物の不純物濃度５×１０１５以上１×１０１９ｃｍ−３以下のｎ−型の第４のＳｉＣ領域（ＪＦＥＴ領域）１７が形成されている。ＪＦＥＴ領域１７の深さはｐＳｉＣ単結晶層７６の厚さ以上である。ＪＦＥＴ領域１７は、ｎ−ＳｉＣ層１４に接続されている。ＪＦＥＴ領域１７はキャリアである電子の移動経路として機能する。
【０１５３】
ｐＳｉＣ単結晶層７６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８以上１×１０２２ｃｍ−３以下のｎ＋型の第２のＳｉＣ領域（ソース領域）１８が形成されている。ソース領域１８の深さは、ｐＳｉＣ単結晶層７６の厚さ未満であり、例えば０．３μｍ程度である。ソース領域１８は、ｐＳｉＣ単結晶層７６を間に挟んで、ＪＦＥＴ領域１７と離間して設けられる。
【０１５４】
また、ｐＳｉＣ単結晶層７６の一部表面であって、ソース領域１８の側方に、例えばｐ型不純物の不純物濃度が、１×１０１８ｃｍ−３以上以下１×１０２２ｃｍ−３以下のｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐＳｉＣ単結晶層７６の厚さ未満であり、例えば０．３μｍ程度である。
【０１５５】
ＪＦＥＴ領域１７およびｐＳｉＣ単結晶層７６の表面に連続的に、これらの領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、ゲート絶縁膜２８には、例えば、シリコン酸化膜（ＳｉＯ２膜）、シリコン酸窒化膜、または、ｈｉｇｈ−ｋ絶縁膜が適用可能である。
【０１５６】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成されている。
【０１５７】
ゲート電極下のソース領域１８とＪＦＥＴ領域１７とに挟まれるｐＳｉＣ単結晶層７６がＭＯＳＦＥＴ２００のチャネル領域として機能する。
【０１５８】
そして、ソース領域１８と、ｐウェルコンタクト領域２０と電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４を備えている。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）のバリアメタル層２４ａと、バリアメタル層２４ａ上のＡｌのメタル層２４ｂとで構成される。Ｎｉのバリアメタル層２４ａとＡｌのメタル層２４ｂとは反応により合金を形成していてもよい。
【０１５９】
また、ＳｉＣ基板５１の裏面側には、導電性の第２の電極（ドレイン電極）３６が形成されている。第２の電極（ドレイン電極）３６は、例えば、Ｎｉである。
【０１６０】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【０１６１】
次に、本実施形態の半導体装置の製造方法について説明する。
【０１６２】
図１８は、本実施形態の半導体装置の製造方法を示すフロー図である。図１９、２０は、本実施形態の半導体装置の製造方法を示す模式断面図である。
【０１６３】
図１８に示すように、半導体装置の製造方法は、基板準備（ステップＳ２０２）、ｐＳｉＣ単結晶層形成（ステップＳ２０４）、ｎ型不純物イオン注入（ステップＳ２０６）、ｐ型不純物イオン注入（ステップＳ２０８）、ｎ型不純物イオン注入（ステップＳ２０９）、アニール（ステップＳ２１０）、ゲート絶縁膜形成（ステップＳ２１２）、ゲート電極形成（ステップＳ２１４）、層間膜形成（ステップＳ２１６）、第１の電極形成（ステップＳ２１８）、第２の電極形成（ステップＳ２２０）およびアニール（ステップＳ２２２）を備える。
【０１６４】
まず、ステップＳ２０２では、ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度５×１０１８ｃｍ−３程度含み、例えば、厚さ３００μｍであり、４Ｈ−ＳｉＣの低抵抗のｎ型のＳｉＣ基板（ｎＳｉＣ単結晶基板）５０を準備する。
【０１６５】
そして、ｎＳｉＣ単結晶基板５０の表面にエピタキシャル成長法により、ｎ型不純物として、例えばＮを不純物濃度１×１０１６ｃｍ−３程度含み、厚さが１０μｍ程度の高抵抗のｎ型のＳｉＣエピタキシャル層（ｎ−ＳｉＣ層）１４をエピタキシャル成長させる。このようにして、ｎＳｉＣ単結晶基板５０の表面にｎ−ＳｉＣ層１４を備える基板５１を準備する。
【０１６６】
ステップＳ２０４では、ｎ−ＳｉＣ層１４の表面に、液相成長法によるエピタキシャル成長により、ｐ型のＳｉＣ単結晶層（ｐＳｉＣ単結晶層）７６を形成する（図１９）。ｐＳｉＣ単結晶層７６は、ｐ型不純物とｎ型不純物を含む。液相成長法による共ドープされたｐＳｉＣ単結晶層７６の形成方法については、不純物の割合が異なる以外は第１の実施形態と同様である。
【０１６７】
ｎ−ＳｉＣ層１４の表面は、例えば、｛０００１｝面に対し、０．５度以上８度以下のオフ角を備えている。オフ角は、２度以上６度以下であることが望ましい。
【０１６８】
ｐＳｉＣ単結晶層７６のＡｌの濃度は、例えば、１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下である。ｐＳｉＣ単結晶層１２のｐ型不純物とｎ型不純物の濃度は、液相１中のｐ型不純物とｎ型不純物の濃度を制御することで所望の値を実現することができる。
【０１６９】
その後、ステップＳ２０６で、第１の実施形態の第２のエミッタ領域形成と同様の方法で、ｎ＋型の第２のＳｉＣ領域（ソース領域）１８を形成する。また、ステップＳ２０８で、第１の実施形態のエミッタコンタクト領域形成と同様の方法で、ｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２０を形成する。
【０１７０】
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２のマスク材４８を形成する。ステップＳ２０９では、このマスク材４８をイオン注入マスクとして用いて、ｎ型不純物であるＮをｐ型のＳｉＣ単結晶層（ｐＳｉＣ単結晶層）７６にイオン注入し、ｎ型の第４のＳｉＣ領域（ＪＦＥＴ領域）１７を形成する（図２０）。
【０１７１】
すなわち、ｐウェル領域１６のｐ型不純物濃度より高濃度のｎ型不純物をイオン注入により導入し、逆導電型に変える。第４のＳｉＣ領域（ＪＦＥＴ領域）１７の深さは、第２のＳｉＣエピタキシャル層の厚さ以上になるようにイオン注入の加速エネルギーおよびドーズ量を調整する。
【０１７２】
ステップＳ２１０では、ＪＦＥＴ領域１７を形成した後、活性化のためのアニールを行う。このアニールは、例えば、アルゴン（Ａｒ）ガスを雰囲気ガスとして用いて、加熱温度１６００℃、加熱時間３０分といった条件が用いられる。この時、ＳｉＣ内部に導入された不純物の活性化は実現できるが、拡散は僅かである。
【０１７３】
ステップＳ２１２では、例えば、ＳｉＯ２膜のゲート絶縁膜２８がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいは熱酸化法により形成される。そして、ステップＳ２１４では、ゲート絶縁膜２８上に、例えば、ポリシリコンのゲート電極３０が形成される。そして、ステップＳ２１６では、ゲート電極３０上に、例えば、ＳｉＯ２膜の層間絶縁膜３２が形成される。
【０１７４】
その後、ステップＳ２１８で、ソース領域１８と、ｐウェルコンタクト領域２０とに電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４が形成される。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）とＡｌのスパッタにより形成される。
【０１７５】
ステップＳ２２０では、基板５１の裏面側に、導電性の第２の電極（ドレイン電極）３６が形成される。第２の電極（ドレイン電極）３６は、例えば、Ｎｉのスパッタにより形成される。
【０１７６】
ステップＳ２２２では、第１の電極２４と第２の電極３６のコンタクト抵抗を低減するために、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、１０００℃で行われる。
【０１７７】
以上の製造方法により、図１７に示すＭＯＳＦＥＴ２００が形成される。
【０１７８】
本実施形態では、基板５１の表面に液相成長法を用いて、ｐ型のＳｉＣ単結晶層（ｐＳｉＣ単結晶層：ｐウェル領域）７６を形成する。液相成長法を用いることにより、ｐＳｉＣ単結晶層７６中でＴＳＤが基底面転位（ＢＰＤ）に変換される。ＢＰＤは、｛０００１｝面に沿って延び、ｐＳｉＣ単結晶層７６の側面へと抜ける。したがって、ＴＳＤがｐＳｉＣ単結晶層７６の表面に達することを抑制する。よって、ｐＳｉＣ単結晶層７６の表面に形成されるゲート絶縁膜２８の信頼性が向上する。
【０１７９】
また、本実施形態の製造方法で製造されるＭＯＳＦＥＴ２００では、ｐ型のＳｉＣ単結晶層（ｐＳｉＣ単結晶層：ｐウェル領域）７６には、ＡｌとＮが共ドープされる。そして、Ｎの濃度のＡｌの濃度に対する比が０．３３より大きく１．０より小さくなっている。
【０１８０】
また、本実施形態では、チャネル領域となるｐＳｉＣ単結晶層７６の不純物濃度の調整を、エピタキシャル成長時の不純物のドーピングで調整可能である。したがって、ＭＯＳＦＥＴ２００の閾値調整のために、チャネル領域にイオン注入を行うことが不要となる。このため、イオン注入による欠陥が生じない。したがって、イオン注入欠陥による電子の散乱が生じない。よって、チャネル領域での電子の移動度が向上し、高性能なＭＯＳＦＥＴが実現される。
【０１８１】
また、ｐ型不純物とｎ型不純物を適切な割合でドーピングすることにより３量体の形成が促進される。したがって、チャネル領域の歪や欠陥が低減する。よって、チャネル領域での電子の移動度が向上し、高性能なＭＯＳＦＥＴ２００が実現される。
【０１８２】
また、共ドープによりｐ型不純物の固溶限が上昇する。このため、所望の閾値を実現するためのチャネル領域のｐ型不純物濃度を、共ドープを行わない場合に比較して低減することが可能となる。したがって、不純物による電子の散乱が抑制される。よって、チャネル領域での電子の移動度が向上し、高性能なＭＯＳＦＥＴ２００が実現される。
【０１８３】
なお、ｐ型不純物の濃度は、３量体形成を促進する観点、および、ＭＯＳＦＥＴ２００の閾値を適正にする観点から、１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下であることが望ましい。
【０１８４】
本実施形態において、形成されるｐＳｉＣ単結晶層７６中の元素Ｄの濃度の元素Ａの濃度に対する比が、０．４０より大きく０．９５より小さいことが望ましい。高いｐ型不純物の固溶限を確保できるからである。また、元素Ａのアクセプタ準位が１５０ｍｅＶ以下であることが望ましい。チャネル領域がより低抵抗となり、ＭＯＳＦＥＴ２００のオン電流が増大するためである。さらに、元素Ｄの９０％以上が元素Ａの最近接の格子位置にあることが望ましい。ｐ型不純物とｎ型不純物の大部分（３量体を形成し得るうちの９０％以上）が３量体を形成し、固溶限が大きく、かつ、低抵抗となるためである。
【０１８５】
また、ｐウェルコンタクト領域２０では、バックグラウンドにｐＳｉＣ単結晶層７６のｐ型不純物（Ａｌ）があらかじめ存在する。このため、ｐウェルコンタクト領域２０形成のためのイオン注入の際のｐ型不純物ドーズ量を低減することができる。したがって、イオン注入時間の短縮、イオン注入による格子損傷を低減することが可能となる。
【０１８６】
また、ｐ型不純物を活性化させるためのアニール時やその後の冷却時に生ずる熱応力起因の結晶欠陥、特に基底面上の転位が、ＭＯＳＦＥＴ２００のボディダイオードの順方向特性を劣化させることを抑制できる。よって、信頼性の高いＭＯＳＦＥＴが実現される。
【０１８７】
そして、ＪＦＥＴ領域１７では、バックグラウンドにｐＳｉＣ単結晶層７６のｎ型不純物（Ｎ）があらかじめ存在する。このため、ＪＦＥＴ領域１７形成のためのイオン注入の際のｎ型不純物ドーズ量を低減することができる。したがって、イオン注入時間の短縮、イオン注入による格子損傷を低減することが可能となる。
【０１８８】
またＪＦＥＴ領域１７において、ｐ型不純物（第２のｐ型不純物）を元素Ａ、ｎ型不純物（第２のｎ型不純物）を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する上記元素Ａの濃度の上記元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さいことが望ましい。ＪＦＥＴ領域１７での３量体の形成が促進され、低抵抗で欠陥の少ないがｎ層が実現されるからである。この際、上記組み合わせを構成する上記元素Ｄの濃度が１×１０１８ｃｍ−３以上であることが望ましい。
【０１８９】
そして、ｐＳｉＣ単結晶層７６を液相成長法で成長させる際に、液相内に、上記所定の割合でｐ型不純物とｎ型不純物が共存する。このため、結晶成長中のＴＳＤからＢＰＤへの変換が促進される。したがって、例えば、気相成長法によりｐＳｉＣ単結晶層７６を形成する場合に比較して、より薄い膜厚で、ＴＳＤが上層に継承されることを抑制することができる。また、同一の膜厚であっても、表面に達するＴＳＤの量の密度を低減することが可能となる。
【０１９０】
以上、本実施形態の半導体装置の製造方法によれば、ｐＳｉＣ単結晶層７６を液相成長法で形成することで、デバイスの半導体層表面や半導体層内の転位が低減され、高い信頼性を備えるＭＯＳＦＥＴが実現できる。また、ｐＳｉＣ単結晶層７６にｐ型不純物とｎ型不純物が所定の割合で共ドープさせるよう製造することで、電子の移動度が向上し、オン抵抗が低減され高い性能のＭＯＳＦＥＴが実現される。さらに、ｐ型不純物とｎ型不純物が所定の割合で共ドープされた液相中からｐＳｉＣ単結晶層７６を形成することで、ＴＳＤのＢＰＤへの変換を促進することが可能となる。よって、液相成長で形成するｐＳｉＣ単結晶層７６の膜厚の薄膜化が可能となり、生産性が向上する。あるいは、ＴＳＤのＢＰＤへの変換を促進することで表面に到達する転位の密度を低減することが可能となる。
【０１９１】
（第３の実施形態）
【０１９２】
本実施形態の半導体製造装置の製造方法は、基板を準備し、Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さく、組み合わせを構成する元素Ａの濃度が１×１０１６ｃｍ−３以上１×１０２２ｃｍ−３以下である液相から、基板の表面にｐ型のＳｉＣ単結晶層を成長させる。
【０１９３】
特に、上記基板が、ｎ型のＳｉＣ層と、ｎ型のＳｉＣ層上のｐ型のＳｉＣ層を備え、ｐ型のＳｉＣ層の表面に、ＳｉＣ単結晶層を形成し、ＳｉＣ単結晶層に接続される第１の電極を形成し、ｎ型のＳｉＣ層に接続される第２の電極を形成する。
【０１９４】
液相成長法や共ドープによる作用および効果で、第１または第２の実施形態と共通する内容については記述を省略する。
【０１９５】
図２１は、本実施形態で製造される半導体装置の模式断面である。半導体装置は、メサ型のＰｉＮダイオードである。
【０１９６】
このＰｉＮダイオード３００は、基板８１を備えている。基板８１は、ｎ+型ＳｉＣ基板（炭化珪素基板）８２を備えている。ＳｉＣ基板８２は、不純物濃度５×１０１８〜１×１０１９ｃｍ−３程度の、例えば、Ｎ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣ基板（ｎ基板）である。表面は、例えば、｛０００１｝面に対し４度傾斜する面である。
【０１９７】
このＳｉＣ基板８２の表面には、Ｎの濃度が、例えば、１×１０１８ｃｍ−３以上５×１０１８ｃｍ−３以下のｎ型ＳｉＣ層（バッファ層）８４が形成されている。ｎ型ＳｉＣ層８４の膜厚は、例えば、０．５μｍ以上３μｍ以下である。
【０１９８】
ｎ型ＳｉＣ層８４上には、Ｎの不純物濃度が、例えば、１×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下のｎ−型ＳｉＣ層８６が形成されている。ｎ−型ＳｉＣ層８６の膜厚は、例えば５μｍ以上５０μｍ以下である。
【０１９９】
ｎ−型ＳｉＣ層８６の表面には、Ａｌの不純物濃度が、例えば、１×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下のｐ型ＳｉＣ層８８を備えている。ｐ型ＳｉＣ層８８は、Ｎ（窒素）とＡｌ（アルミニウム）が共ドープされている。そして、Ｎの濃度のＡｌの濃度に対する比が、０．３３より大きく１．０より小さい。ｐ型ＳｉＣ層８８の膜厚は、例えば、０．５μｍ以上３μｍ以下である。
【０２００】
ｐ型ＳｉＣ層８８の表面には、液相成長法で形成されるｐ型のＳｉＣ単結晶層（ｐＳｉＣ単結晶層）９０を備えている。このｐＳｉＣ単結晶層９０は、ｐ型不純物とｎ型不純物が共ドープされている。そして、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、上記組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比（濃度Ｄ／濃度Ａ）が０．３３より大きく１．０より小さい。以下、元素ＡがＡｌ、元素ＤがＮである場合を例に説明する。
【０２０１】
ｐＳｉＣ単結晶層９０のＡｌの濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下である。ｐＳｉＣ単結晶層９０の厚さは、例えば、０．１μｍ以上１μｍ以下である。
【０２０２】
そして、ｐＳｉＣ単結晶層９０と電気的に接続される導電性のアノード電極９４を備えている。アノード電極９４は、例えば、Ｎｉ（ニッケル）のバリアメタル層９４ａと、バリアメタル層９４ａ上のＡｌのメタル層９４ｂとで構成される。
【０２０３】
また、ｎ+型ＳｉＣ基板８２の裏面側には、導電性のカソード電極９６が形成されている。カソード電極９６は、例えば、Ｎｉである。
【０２０４】
次に、ＰｉＮダイオード３００の製造方法の一例について説明する。
【０２０５】
図２２は、本実施形態の半導体装置の製造方法を例示するフロー図である。図２３、２４は、本実施形態の半導体装置の製造方法を示す模式断面図である。
【０２０６】
図２２に示すように、半導体装置の製造方法は、基板準備（ステップＳ３０２）、ｐ＋ＳｉＣ単結晶層形成（ステップＳ３０４）、メサ構造形成（ステップＳ３０６）、第１の電極形成（ステップＳ３０８）、第２の電極形成（ステップＳ３１０）およびアニール（ステップＳ３１２）を備える。
【０２０７】
まず、ステップ３０２では、基板８１を準備する。基板８１は、例えば、以下の製造方法で形成される。
【０２０８】
ｎ型の不純物濃度５×１０１８ｃｍ−３のｎ+型ＳｉＣ基板８２上に、例えば、膜厚１μｍのｎ型ＳｉＣ層８４を、気相からのエピタキシャル成長により形成する。次に、ｎ型ＳｉＣ層８４上に、例えば、膜厚４０μｍのｎ−型ＳｉＣ層８６を、気相からのエピタキシャル成長により形成する。
【０２０９】
次に、ｎ−型ＳｉＣ層８６上に、例えば、膜厚１．５μｍのｐ型ＳｉＣ層８８を、気相からのエピタキシャル成長により形成する。
【０２１０】
次に、ステップ３０４では、ｐ型ＳｉＣ層８８の表面に、液相成長法によるエピタキシャル成長により、ｐ＋型のＳｉＣ単結晶層（ｐ＋ＳｉＣ単結晶層）９０を形成する（図２３）。ｐ＋ＳｉＣ単結晶層９０は、ｐ型不純物とｎ型不純物を含む。液相成長法による共ドープされたｐ＋ＳｉＣ単結晶層９０の形成方法については、基板が異なる以外は、第１の実施形態と同様である。
【０２１１】
基板８１の表面は、例えば、｛０００１｝面に対し、０．５度以上８度以下のオフ角を備えている。オフ角は、２度以上６度以下であることが望ましい。
【０２１２】
形成されるｐ＋ＳｉＣ単結晶層９０のＡｌの濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下である。ｐ＋ＳｉＣ単結晶層９０のｐ型不純物とｎ型不純物の濃度は、液相１中のｐ型不純物とｎ型不純物の濃度を制御することで所望の値を実現することができる。
【０２１３】
その後、ステップ３０６では、公知のプロセスによりメサ構造を形成する（図２４）。さらに、ステップ３０８では、公知のプロセスによりアノード電極９４を形成する。そして、ステップ３１０では、公知のプロセスによりカソード電極９６を形成する。
【０２１４】
ステップ３１０では、アノード電極９４とカソード電極９６のコンタクト抵抗を低減するために、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、１０００℃で行われる。
【０２１５】
以上の製造方法により、図２１に示すＰｉＮダイオード３００が形成される。
【０２１６】
本実施形態では、基板５１の表面に液相成長法を用いて、ｐ＋ＳｉＣ単結晶層９０を形成する。液相成長法を用いることにより、ｐ＋ＳｉＣ単結晶層９０中でＴＳＤが基底面転位（ＢＰＤ）に変換される。ＢＰＤは、｛０００１｝面に沿って延び、ｐ＋ＳｉＣ単結晶層９０の側面へと抜ける。したがって、ｐ＋ＳｉＣ単結晶層９０中のＴＳＤが減少する。ＴＳＤが存在すると、ｐｎ接合の逆方向リーク電流が大きくなるおそれがある。本実施形態によれば、ＴＳＤ密度が低下することで、逆方向リーク電流を抑制することが可能となる。
【０２１７】
また、本実施形態の製造方法で製造されるＰｉＮダイオード３００では、ｐ＋ＳｉＣ単結晶層９０にｐ型不純物であるＡｌ（アルミニウム）と、ｎ型不純物であるＮ（窒素）が、所定の割合で共ドープされている。これにより、ｐ＋ＳｉＣ単結晶層９０の抵抗およびアノード電極９４のコンタクト抵抗が低減される。よって、ＰｉＮダイオード３００の順方向電流を大きくすることが可能となる。
【０２１８】
そして、ｐＳｉＣ単結晶層９０を液相成長法で成長させる際に、液相内に、上記所定の割合でｐ型不純物とｎ型不純物が共存する。このため、結晶成長中のＴＳＤからＢＰＤへの変換が促進される。したがって、例えば、気相成長法によりｐＳｉＣ単結晶層９０を形成する場合に比較して、より薄い膜厚で、ＴＳＤが上層に継承されることを抑制することができる。また、同一の膜厚であっても、表面に達するＴＳＤの量の密度を低減することが可能となる。
【０２１９】
以上、本実施形態の半導体装置の製造方法によれば、ｐＳｉＣ単結晶層９０を液相成長法で形成することで、デバイスの半導体層表面や半導体層内の転位が低減され、高い信頼性および高い性能を備えるＰｉＮダイオード３００が実現できる。また、ｐ＋ＳｉＣ単結晶層９０にｐ型不純物とｎ型不純物が所定の割合で共ドープさせるよう製造することで、シート抵抗およびコンタクト抵抗が低減され順方向電流の大きいＰｉＮダイオード３００が実現できる。さらに、ｐ型不純物とｎ型不純物が所定の割合で共ドープされた液相中からｐ＋ＳｉＣ単結晶層９０を形成することで、ＴＳＤのＢＰＤへの変換を促進することが可能となる。よって、液相成長で形成するｐ＋ＳｉＣ単結晶層９０の膜厚の薄膜化が可能となり、生産性が向上する。あるいは、ＴＳＤのＢＰＤへの変換を促進することで表面に到達する転位の密度を低減することが可能となる。
【０２２０】
（第４の実施形態）
本実施形態の半導体装置の製造方法は、基板を準備し、Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれる少なくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい液相から、基板の表面にｎ型のＳｉＣ単結晶層を成長させる。
【０２２１】
特に、ＳｉＣ単結晶層の表面に、エピタキシャル成長によりｎ型のＳｉＣ層を形成し、ｎ型のＳｉＣ層の表面に、ｐ型の第１のＳｉＣ領域を形成し、第１のＳｉＣ領域の表面に、ｎ型の第２のＳｉＣ領域を形成し、第１のＳｉＣ領域の表面に、ｐ型の第３のＳｉＣ領域を形成し、ＳｉＣ層、第１のＳｉＣ領域の表面に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極を形成し、第２のＳｉＣ領域および第３のＳｉＣ領域に、接続される第１の電極を形成し、ＳｉＣ単結晶層に接続される第２の電極を形成する。
【０２２２】
液相成長法や共ドープによる作用および効果で、第１の実施形態と共通する内容については記述を省略する。また、半導体装置およびその製造方法についても、第１の実施形態と重複する内容については記述を省略する。
【０２２３】
図２５は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ４００は、キャリアを電子とするｎ型の縦型ＭＯＳＦＥＴである。
【０２２４】
このＭＯＳＦＥＴ４００は、ｎ型のＳｉＣ基板（ｎＳｉＣ単結晶基板）５０を備えている。ｎＳｉＣ単結晶基板５０は、例えば不純物濃度１×１０１８以上１×１０１９ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板（ｎ基板）である。
【０２２５】
そして、ｎＳｉＣ単結晶基板５０の表面に、液相成長法で形成されるｎ型のＳｉＣ単結晶層（ｎＳｉＣ単結晶層）５２を備えている。このｎ型のＳｉＣ単結晶層５２は、ｐ型不純物とｎ型不純物が共ドープされている。そして、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、または、Ｉｎ（インジウム）とＮ（窒素）から選ばれる第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい。以下、元素ＡがＡｌ、元素ＤがＮである場合を例に説明する。
【０２２６】
ｎＳｉＣ単結晶層５２のＮ（窒素）の濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。ｎＳｉＣ単結晶層５２の厚さは、例えば、１μｍ以上３５０μｍ以下である。
【０２２７】
このｎＳｉＣ単結晶層５２の表面には、ｎ型不純物の不純物濃度が、例えば、５×１０１４ｃｍ−３以上２×１０１６ｃｍ−３以下のｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４の膜厚は、例えば、５μｍ以上２０μｍ以下である。
【０２２８】
ｎ−ＳｉＣ層１４の一部表面には、ｐ型不純物の不純物濃度が、例えば、５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下程度のｐ型の第１のＳｉＣ領域（ｐウェル領域）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＯＳＦＥＴ４００のチャネル領域として機能する。
【０２２９】
ｎ−ＳｉＣ層１４の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下の、ｎ＋型の第１のＳｉＣ領域（ソース領域）１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０２３０】
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えばｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０２３１】
ｎ−ＳｉＣ層１４およびｐウェル領域１６の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えばＳｉＯ２膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
【０２３２】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成されている。
【０２３３】
ゲート電極下の第２のＳｉＣ領域（ソース領域）１８とｎ−ＳｉＣ層１４に挟まれる第１のＳｉＣ領域１６がＭＯＳＦＥＴ４００のチャネル領域として機能する。
【０２３４】
そして、ソース領域１８と、ｐウェルコンタクト領域２０と電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４を備えている。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）のバリアメタル層２４ａと、バリアメタル層２４ａ上のＡｌのメタル層２４ｂとで構成される。Ｎｉのバリアメタル層２４ａとＡｌのメタル層２４ｂとは反応により合金を形成していてもよい。
【０２３５】
また、ＳｉＣ基板５０の裏面側には、導電性の第２の電極（ドレイン電極）３６が形成されている。第２の電極（ドレイン電極）３６は、例えば、Ｎｉである。
【０２３６】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【０２３７】
次に、本実施形態の半導体装置の製造方法について説明する。
【０２３８】
図２６は、本実施形態の半導体装置の製造方法を例示するフロー図である。図２７、２８、２９は、本実施形態の半導体装置の製造方法を示す模式断面図である。
【０２３９】
図２６に示すように、半導体装置の製造方法は、ｎＳｉＣ単結晶基板準備（ステップＳ４００）、液相成長法によるｎＳｉＣ単結晶形成（ステップＳ４０１）、ｎ−ＳｉＣ層形成（ステップＳ４０２）、ｐ型不純物イオン注入（ステップＳ４０４）、ｎ型不純物イオン注入（ステップＳ４０６）、ｐ型不純物イオン注入（ステップＳ４０８）、アニール（ステップＳ４１０）、ゲート絶縁膜形成（ステップＳ４１２）、ゲート電極形成（ステップＳ４１４）、層間膜形成（ステップＳ４１６）、第１の電極形成（ステップＳ４１８）、第２の電極形成（ステップＳ４２０）およびアニール（ステップＳ４２２）を備える。
【０２４０】
まず、ステップＳ４００では、ｎ型不純物としてＮ（窒素）を不純物濃度５×１０１８ｃｍ−３程度含み、例えば、厚さ２００μｍであり、４Ｈ−ＳｉＣの低抵抗のｎ型のＳｉＣ単結晶基板（ｎＳｉＣ単結晶基板）５０を準備する。
【０２４１】
次に、ステップＳ４０１では、ｎＳｉＣ単結晶基板５０の表面に、液相成長法によるエピタキシャル成長により、ｎ型のＳｉＣ単結晶層（ｎＳｉＣ単結晶）５２を形成する（図２７）。ｎＳｉＣ単結晶基板５０の表面は、例えば、｛０００１｝面に対し、０．５度以上８度以下のオフ角を備えている。オフ角は、２度以上６度以下であることが望ましい。
【０２４２】
ｎ型のＳｉＣ単結晶層５２は、ｐ型不純物とｎ型不純物を含む。液相成長法による共ドープされたｎ型のＳｉＣ単結晶層５２の形成方法については、不純物の割合が異なる以外は、第１の実施形態と同様である。
【０２４３】
次に、ステップＳ４０２では、ｎＳｉＣ単結晶層５２の表面にエピタキシャル成長法により、ｎ型不純物として、例えばＮを不純物濃度１×１０１６ｃｍ−３程度含み、厚さが１０μｍ程度の高抵抗のｎ−ＳｉＣ層１４を成長させる（図２８）。
【０２４４】
その後、ステップＳ４０４で、第１の実施形態の第１のエミッタ領域形成と同様の方法で、ｐ型の第１のＳｉＣ領域（ｐウェル領域）１８を形成する。そして、ステップＳ４０６で、第１の実施形態の第２のエミッタ領域形成と同様の方法で、ｎ＋型の第２のＳｉＣ領域（ソース領域）１８を形成する。また、ステップＳ４０８で、第１の実施形態のエミッタコンタクト領域形成と同様の方法で、ｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２０を形成する。
【０２４５】
ステップＳ４１０では、活性化のためのアニールを行う。このアニールは、例えば、アルゴン（Ａｒ）ガスを雰囲気ガスとして用いて、加熱温度１６００℃、加熱時間３０分といった条件が用いられる。この時、ＳｉＣ内部に導入された不純物の活性化は実現できるが、拡散は僅かである。
【０２４６】
ステップＳ４１２では、例えば、ＳｉＯ２膜のゲート絶縁膜２８がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいは熱酸化法により形成される。そして、ステップＳ４１４では、ゲート絶縁膜２８上に、例えば、ポリシリコンのゲート電極３０が形成される。そして、ステップＳ４１６では、ゲート電極３０上に、例えば、ＳｉＯ２膜の層間絶縁膜３２が形成される。
【０２４７】
その後、ステップＳ４１８で、ソース領域１８と、ｐウェルコンタクト領域２０とに電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４が形成される。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）とＡｌのスパッタにより形成される。
【０２４８】
ステップＳ４２０では、基板５１の裏面側に、導電性の第２の電極（ドレイン電極）３６が形成される。第２の電極（ドレイン電極）３６は、例えば、Ｎｉのスパッタにより形成される。
【０２４９】
ステップＳ４２２では、第１の電極２４と第２の電極３６のコンタクト抵抗を低減するために、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、１０００℃で行われる。
【０２５０】
以上の製造方法により、図２５に示すＭＯＳＦＥＴ４００が形成される。
【０２５１】
本実施形態では、ｎＳｉＣ単結晶基板５０の表面に液相成長法を用いて、ｎＳｉＣ単結晶層５２を形成する。液相成長法を用いることにより、ｎＳｉＣ単結晶層５２中でＴＳＤが基底面転位（ＢＰＤ）に変換される。ＢＰＤは、｛０００１｝面に沿って延び、ｎＳｉＣ単結晶層５２の側面へと抜ける。したがって、ＴＳＤがｎ−ＳｉＣ層１４の表面に達することを抑制する。よって、ｎ−ＳｉＣ層１４の表面に形成されるゲート絶縁膜２８の信頼性が向上する。
【０２５２】
また、ｎ−ＳｉＣ層１４中のＢＰＤ密度も低減される。したがって、ボディダイオードの順方向特性が劣化することを抑制できる。よって、信頼性の高いＭＯＳＦＥＴが実現される。
【０２５３】
本実施形態のＭＯＳＦＥＴ４００では、ｎＳｉＣ単結晶層５２に、ｐ型不純物、例えばＡｌと、ｎ型不純物、例えばＮが共ドープされている。これにより、ｎＳｉＣ単結晶層５２のシート抵抗および比抵抗が低減される。したがって、オン抵抗が低減され、高性能なＭＯＳＦＥＴ４００が実現される。
【０２５４】
また、３量体が形成されていることにより、結晶構造が安定して結晶欠陥が低減し、リーク電流が低減されたＭＯＳＦＥＴ４００が実現される。さらに、結晶構造が安定して通電破壊耐性に優れたＭＯＳＦＥＴ４００が実現される。すなわち、ＭＯＳＦＥＴ４００は、通連劣化に対して高信頼なものとなる。
【０２５５】
通電劣化として、３Ｃ構造の結晶欠陥が発生し高抵抗化するモードがある。本実施形態の共ドープ構造があれば、結晶が安定であるため、このモードが発現しない。したがって、高抵抗化モードの発現しないＭＯＳＦＥＴ４００が形成できる。
【０２５６】
ｎＳｉＣ単結晶層５２に含有されるｎ型不純物の濃度は、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であることが好ましい。この範囲を下回ると、ｐ型不純物とｎ型不純物との相互作用が生じにくく、３量体が形成されないおそれがあるからである。また、この範囲を超えてｎ型不純物を固溶させることは困難だからである。
【０２５７】
ｎＳｉＣ単結晶層５２のシート抵抗または比抵抗を十分低減する観点から、ｎＳｉＣ単結晶層５２に含有されるｎ型不純物の濃度は、１×１０２０ｃｍ−３以上であることがより望ましい。
【０２５８】
ｎＳｉＣ単結晶層５２のｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、ｎＳｉＣ単結晶層５２のシート抵抗または比抵抗を十分低減し、オン抵抗を低減させる観点から、元素Ａの濃度の元素Ｄの濃度に対する比は、０．４０より大きく０．９５より小さい。また、元素Ａの濃度の元素Ｄの濃度に対する比が、０．４５以上０．７５以下が望ましい。さらに、０．４７以上０．６０以下であることがより望ましい。
【０２５９】
したがって、ｎＳｉＣ単結晶層５２を成長させる際の液相内の元素Ｄの濃度の元素Ａの濃度に対する比は、０．４０より大きく０．９５より小さい。また、元素Ａの濃度の元素Ｄの濃度に対する比が、０．４５以上０．７５以下が望ましい。さらに、０．４７以上０．６０以下であることがより望ましい。
【０２６０】
ｎＳｉＣ単結晶層５２の元素Ａの濃度の元素Ｄの濃度に対する比は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍｉｃｒｏｐｒｏｂｅ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、元素Ａ、元素Ｄそれぞれの濃度を求めることで算出可能である。
【０２６１】
ｎＳｉＣ単結晶層５２のｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、シート抵抗または比抵抗を低減する観点から、元素Ｄのキャリア発生に寄与するドナー準位が４０ｍｅＶ以下であることが望ましい。また、３５ｍｅＶ以下であることがより望ましく、２０ｍｅＶ以下であることが一層望ましい。
【０２６２】
元素Ｄのドナー準位は、例えば、ｎＳｉＣ単結晶層５２のシート抵抗または比抵抗の活性化エネルギーを測定することで求めることが可能である。
【０２６３】
ｎＳｉＣ単結晶層５２のシート抵抗または比抵抗を十分低減し、低いオン抵抗を実現させる観点から、ｐ型不純物とｎ型不純物の大部分が３量体を形成することが望ましい。したがって、元素Ａの９０％以上が元素Ｄの最近接の格子位置にあることが望ましい。元素Ａの９０％以上が元素Ｄの最近接の格子位置にあれば、ｐ型不純物とｎ型不純物の大部分（３量体を形成し得るうちの９０％以上）が３量体を形成しているとみなすことができる。  
【０２６４】
元素Ａのうち、元素Ｄの最近接の格子位置にある元素の割合は、例えば、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で、元素Ａと元素Ｄとの結合状態を分析することにより求めることが可能である。
【０２６５】
そして、ｎＳｉＣ単結晶層５２を液相成長法で成長させる際に、液相内に、上記所定の割合でｐ型不純物とｎ型不純物が共存する。このため、結晶成長中のＴＳＤからＢＰＤへの変換が促進される。したがって、例えば、気相成長法によりｎＳｉＣ単結晶層５２を形成する場合に比較して、より薄い膜厚で、ＴＳＤが上層に継承されることを抑制することができる。また、同一の膜厚であっても、表面に達するＴＳＤの量の密度を低減することが可能となる。
【０２６６】
以上、本実施形態の半導体装置の製造方法によれば、ｎＳｉＣ単結晶層５２を液相成長法で形成することで、デバイスの半導体層表面や半導体層内の転位が低減され、高い信頼性を備えるＭＯＳＦＥＴが実現できる。また、ｎＳｉＣ単結晶層５２にｐ型不純物とｎ型不純物が所定の割合で共ドープさせるよう製造することで、オン抵抗が低減され高い性能のＭＯＳＦＥＴが実現される。さらに、ｐ型不純物とｎ型不純物が所定の割合で共ドープされた液相中からｎＳｉＣ単結晶層５２を形成することで、ＴＳＤのＢＰＤへの変換を促進することが可能となる。よって、液相成長で形成するｎＳｉＣ単結晶層５２の膜厚の薄膜化が可能となり、生産性が向上する。あるいは、ＴＳＤのＢＰＤへの変換を促進することで表面に到達する転位の密度を低減することが可能となる。
【０２６７】
（第５の実施形態）
本実施形態の半導体装置の製造方法は、基板を準備し、Ｓｉ（シリコン）、Ｃ（炭素）、ｐ型不純物、および、ｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）とＮ（窒素）、Ｇａ（ガリウム）とＮ（窒素）、および、Ｉｎ（インジウム）とＮ（窒素）から選ばれるすくなくとも一つである第１の組み合わせ、Ｂ（ボロン）とＰ（リン）の第２の組み合わせの少なくとも一方の組み合わせであり、第１または第２の組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい液相から、基板の表面にｎ型のＳｉＣ単結晶層を成長させる。
【０２６８】
特に、基板が、ｎ型のＳｉＣ層を備え、ｎ型のＳｉＣ層の表面に、ＳｉＣ単結晶層を形成し、ＳｉＣ単結晶層の表面に、ｐ型の第１のＳｉＣ領域を形成し、第１のＳｉＣ領域の表面に、ｎ型の第２のＳｉＣ領域を形成し、第１のＳｉＣ領域の表面に、ｐ型の第３のＳｉＣ領域を形成し、ＳｉＣ層、第１のＳｉＣ領域の表面に、ゲート絶縁膜を形成し、ゲート絶縁膜上に、ゲート電極を形成し、第２のＳｉＣ領域および第３のＳｉＣ領域に、接続される第１の電極を形成し、ＳｉＣ層に接続される第２の電極を形成する。
【０２６９】
液相成長法や共ドープによる作用および効果で、第１の実施形態と共通する内容については記述を省略する。また、半導体装置および半導体装置の製造方法で、第１ないし第４の実施形態と共通する内容については記述を省略する。
【０２７０】
図２９は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ５００は、キャリアを電子とするｎ型の縦型ＭＯＳＦＥＴである。
【０２７１】
このＭＯＳＦＥＴ５００は、ｎ型のＳｉＣ基板（ｎＳｉＣ単結晶基板）５０を備えている。ｎＳｉＣ単結晶基板５０は、例えば不純物濃度１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板（ｎ基板）である。
【０２７２】
そして、ｎＳｉＣ単結晶基板５０の表面に、液相成長法で形成されるｎ型のＳｉＣ層（ｎ−ＳｉＣ単結晶層）１４を備えている。このｎ−ＳｉＣ単結晶層１４は、ｐ型不純物とｎ型不純物が共ドープされている。そして、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい。以下、元素ＡがＡｌ、元素ＤがＮである場合を例に説明する。
【０２７３】
ｎ−ＳｉＣ単結晶層１４のＮ（窒素）の濃度は、例えば、５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下である。ｎ−ＳｉＣ単結晶層１４の膜厚は、例えば、５μｍ以上２０μｍ以下である。
【０２７４】
ｎ−ＳｉＣ単結晶層１４の一部表面には、ｐ型不純物の不純物濃度が、例えば、５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型の第１のＳｉＣ領域（ｐウェル領域）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＯＳＦＥＴ５００のチャネル領域として機能する。
【０２７５】
ｎ−ＳｉＣ単結晶層１４の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｎ＋型の第１のＳｉＣ領域（ソース領域）１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０２７６】
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えばｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上以下１×１０２２ｃｍ−３以下のｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０２７７】
ｎ−ＳｉＣ単結晶層１４およびｐウェル領域１６の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えばＳｉＯ２膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
【０２７８】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成されている。
【０２７９】
ゲート電極下の第２のＳｉＣ領域（ソース領域）１８とｎ−ＳｉＣ単結晶層１４に挟まれる第１のＳｉＣ領域１６がＭＯＳＦＥＴ５００のチャネル領域として機能する。
【０２８０】
そして、ソース領域１８と、ｐウェルコンタクト領域２０と電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４を備えている。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）のバリアメタル層２４ａと、バリアメタル層２４ａ上のＡｌのメタル層２４ｂとで構成される。Ｎｉのバリアメタル層２４ａとＡｌのメタル層２４ｂとは反応により合金を形成していてもよい。
【０２８１】
また、ＳｉＣ基板５０の裏面側には、導電性の第２の電極（ドレイン電極）３６が形成されている。第２の電極（ドレイン電極）３６は、例えば、Ｎｉである。
【０２８２】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【０２８３】
次に、本実施形態の半導体装置の製造方法について説明する。
【０２８４】
図３０は、本実施形態の半導体装置の製造方法を例示するフロー図である。図３１は、本実施形態の半導体装置の製造方法を示す模式断面図である。
【０２８５】
図３０に示すように、半導体装置の製造方法は、ｎＳｉＣ単結晶基板準備（ステップＳ５００）、液相成長法によるｎ−ＳｉＣ単結晶層形成（ステップＳ５０２）、ｐ型不純物イオン注入（ステップＳ５０４）、ｎ型不純物イオン注入（ステップＳ５０６）、ｐ型不純物イオン注入（ステップＳ５０８）、アニール（ステップＳ５１０）、ゲート絶縁膜形成（ステップＳ５１２）、ゲート電極形成（ステップＳ５１４）、層間膜形成（ステップＳ５１６）、第１の電極形成（ステップＳ５１８）、第２の電極形成（ステップＳ５２０）およびアニール（ステップＳ５２２）を備える。
【０２８６】
まず、ステップＳ５００では、ｎ型不純物としてＮ（窒素）を不純物濃度５×１０１８ｃｍ−３程度含み、例えば、厚さ２００μｍであり、４Ｈ−ＳｉＣの低抵抗のｎ型のＳｉＣ単結晶基板（ｎＳｉＣ単結晶基板）５０を準備する。
【０２８７】
次に、ステップＳ５０２では、ｎＳｉＣ単結晶基板５０の表面に、液相成長法によるエピタキシャル成長により、ｎ型のＳｉＣ層（ｎ−ＳｉＣ単結晶層）１４を形成する（図３３１）。ｎＳｉＣ単結晶基板５０の表面は、例えば、｛０００１｝面に対し、０．５度以上８度以下のオフ角を備えている。オフ角は、２度以上６度以下であることが望ましい。
【０２８８】
ｎ−ＳｉＣ単結晶層１４は、ｐ型不純物とｎ型不純物を含む。液相成長法による共ドープされたｎ−ＳｉＣ単結晶層１４の形成方法については、不純物の割合、濃度が異なる以外は、第１の実施形態と同様である。
【０２８９】
ｎ−ＳｉＣ単結晶層１４は、ｎ型不純物として、例えばＮを不純物濃度１×１０１６ｃｍ−３程度含み、厚さが１０μｍ程度である。
【０２９０】
その後、ステップＳ５０４で、第１の実施形態の第１のエミッタ領域形成と同様の方法で、ｐ型の第１のＳｉＣ領域（ｐウェル領域）１８を形成する。そして、ステップＳ５０６で、第１の実施形態の第２のエミッタ領域形成と同様の方法で、ｎ＋型の第２のＳｉＣ領域（ソース領域）１８を形成する。また、ステップＳ５０８で、第１の実施形態のエミッタコンタクト領域形成と同様の方法で、ｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２０を形成する。
【０２９１】
ステップＳ５１０では、活性化のためのアニールを行う。このアニールは、例えば、アルゴン（Ａｒ）ガスを雰囲気ガスとして用いて、加熱温度１６００℃、加熱時間３０分といった条件が用いられる。この時、ＳｉＣ内部に導入された不純物の活性化は実現できるが、拡散は僅かである。
【０２９２】
ステップＳ５１２では、例えば、ＳｉＯ２膜のゲート絶縁膜２８がＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいは熱酸化法により形成される。そして、ステップＳ５１４では、ゲート絶縁膜２８上に、例えば、ポリシリコンのゲート電極３０が形成される。そして、ステップＳ５１６では、ゲート電極３０上に、例えば、ＳｉＯ２膜の層間絶縁膜３２が形成される。
【０２９３】
その後、ステップＳ５１８で、ソース領域１８と、ｐウェルコンタクト領域２０とに電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４が形成される。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）とＡｌのスパッタにより形成される。
【０２９４】
ステップＳ５２０では、基板５１の裏面側に、導電性の第２の電極（ドレイン電極）３６が形成される。第２の電極（ドレイン電極）３６は、例えば、Ｎｉのスパッタにより形成される。
【０２９５】
ステップＳ５２２では、第１の電極２４と第２の電極３６のコンタクト抵抗を低減するために、アニールが行われる。アニールは、例えば、アルゴンガス雰囲気で、１０００℃で行われる。
【０２９６】
以上の製造方法により、図２９に示すＭＯＳＦＥＴ５００が形成される。
【０２９７】
本実施形態では、ｎＳｉＣ単結晶基板５０の表面に液相成長法を用いて、ｎ−ＳｉＣ単結晶層１４を形成する。液相成長法を用いることにより、ｎ−ＳｉＣ単結晶層１４中でＴＳＤが基底面転位（ＢＰＤ）に変換される。ＢＰＤは、｛０００１｝面に沿って延び、ｎＳｉＣ単結晶層５２の側面へと抜ける。したがって、ＴＳＤがｎ−ＳｉＣ単結晶層１４の表面に達することを抑制する。よって、ｎ−ＳｉＣ層１４の表面に形成されるゲート絶縁膜２８の信頼性が向上する。
【０２９８】
また、ｎ−ＳｉＣ単結晶層１４中のＢＰＤ密度も低減される。したがって、ＭＯＳＦＥＴ５００のボディダイオードの順方向特性が劣化することを抑制できる。よって、信頼性の高いＭＯＳＦＥＴが実現される。
【０２９９】
本実施形態のＭＯＳＦＥＴ５００では、ｎ−ＳｉＣ単結晶層１４に、ｐ型不純物、例えばＡｌと、ｎ型不純物、例えばＮが共ドープされている。これにより、ｎ−ＳｉＣ単結晶層１４のシート抵抗および比抵抗が低減される。したがって、オン抵抗が低減され、高性能なＭＯＳＦＥＴ５００が実現される。
【０３００】
また、３量体が形成されていることにより、結晶構造が安定して結晶欠陥が低減し、リーク電流が低減されたＭＯＳＦＥＴ５００が実現される。さらに、結晶構造が安定して通電破壊耐性に優れたＭＯＳＦＥＴ５００が実現される。すなわち、ＭＯＳＦＥＴ５００は、通連劣化に対して高信頼なものとなる。
【０３０１】
通電劣化として、３Ｃ構造の結晶欠陥が発生し高抵抗化するモードがある。本実施形態の共ドープ構造があれば、結晶が安定であるため、このモードが発現しない。したがって、高抵抗化モードの発現しないＭＯＳＦＥＴ５００が形成できる。
【０３０２】
ｎ−ＳｉＣ単結晶層１４のｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、ｎ−ＳｉＣ単結晶層１４のシート抵抗または比抵抗を十分低減し、オン抵抗を低減させる観点から、元素Ａの濃度の元素Ｄの濃度に対する比は、０．４０より大きく０．９５より小さい。また、元素Ａの濃度の元素Ｄの濃度に対する比が、０．４５以上０．７５以下が望ましい。さらに、０．４７以上０．６０以下であることがより望ましい。
【０３０３】
したがって、ｎ−ＳｉＣ単結晶層１４を成長させる際の液相内の元素Ｄの濃度の元素Ａの濃度に対する比は、０．４０より大きく０．９５より小さい。また、元素Ａの濃度の元素Ｄの濃度に対する比が、０．４５以上０．７５以下が望ましい。さらに、０．４７以上０．６０以下であることがより望ましい。
【０３０４】
ｎ−ＳｉＣ単結晶層１４の元素Ａの濃度の元素Ｄの濃度に対する比は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍｉｃｒｏｐｒｏｂｅ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、元素Ａ、元素Ｄそれぞれの濃度を求めることで算出可能である。
【０３０５】
ｎ−ＳｉＣ単結晶層１４のｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、シート抵抗または比抵抗を低減する観点から、元素Ｄのキャリア発生に寄与するドナー準位が４０ｍｅＶ以下であることが望ましい。また、３５ｍｅＶ以下であることがより望ましく、２０ｍｅＶ以下であることが一層望ましい。
【０３０６】
元素Ｄのドナー準位は、例えば、ｎ−ＳｉＣ単結晶層１４のシート抵抗または比抵抗の活性化エネルギーを測定することで求めることが可能である。
【０３０７】
ｎ−ＳｉＣ単結晶層１４のシート抵抗または比抵抗を十分低減し、低いオン抵抗を実現させる観点から、ｐ型不純物とｎ型不純物の大部分が３量体を形成することが望ましい。したがって、元素Ａの９０％以上が元素Ｄの最近接の格子位置にあることが望ましい。元素Ａの９０％以上が元素Ｄの最近接の格子位置にあれば、ｐ型不純物とｎ型不純物の大部分（３量体を形成し得るうちの９０％以上）が３量体を形成しているとみなすことができる。  
【０３０８】
元素Ａのうち、元素Ｄの最近接の格子位置にある元素の割合は、例えば、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で、元素Ａと元素Ｄとの結合状態を分析することにより求めることが可能である。
【０３０９】
そして、ｎ−ＳｉＣ単結晶層１４を液相成長法で成長させる際に、液相内に、上記所定の割合でｐ型不純物とｎ型不純物が共存する。このため、結晶成長中のＴＳＤからＢＰＤへの変換が促進される。したがって、例えば、気相成長法によりｎ−ＳｉＣ単結晶層１４を形成する場合に比較して、より薄い膜厚で、ＴＳＤが上層に継承されることを抑制することができる。また、同一の膜厚であっても、表面に達するＴＳＤの量の密度を低減することが可能となる。
【０３１０】
以上、本実施形態の半導体装置の製造方法によれば、ｎ−ＳｉＣ単結晶層１４を液相成長法で形成することで、デバイスの半導体層表面や半導体層内の転位が低減され、高い信頼性を備えるＭＯＳＦＥＴが実現できる。また、ｎ−ＳｉＣ単結晶層１４にｐ型不純物とｎ型不純物が所定の割合で共ドープさせるよう製造することで、オン抵抗が低減され高い性能のＭＯＳＦＥＴが実現される。さらに、ｐ型不純物とｎ型不純物が所定の割合で共ドープされた液相中からｎ−ＳｉＣ単結晶層１４を形成することで、ＴＳＤのＢＰＤへの変換を促進することが可能となる。よって、ＴＳＤのＢＰＤへの変換を促進することで表面に到達する転位の密度を低減することが可能となる。
【０３１１】
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
【０３１２】
また、液相成長法によりＳｉＣ単結晶層を形成する際の基板として、ＳｉＣを例に説明したが、エピタキシャル成長が可能であれば、ＳｉＣ以外の単結晶を適用することも可能である。
【０３１３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０３１４】
１０      ｐ型のＳｉＣ単結晶基板
１２      ｐ型のＳｉＣ単結晶層
１４      ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）
１６      第１のＳｉＣ領域（ｐウェル領域）
１８      第２のＳｉＣ領域（ソース領域）
２０      第３のＳｉＣ領域（ｐウェルコンタクト領域）
２４      第１の電極（ソース・ｐウェル共通電極）
２８      ゲート絶縁膜
３０      ゲート電極
３２      層間絶縁膜
３６      第２の電極（ドレイン電極）
４４      第１の電極（アノード電極）
４６      第２の電極（カソード電極）
５４      第１の電極（エミッタ電極）
５６      第２の電極（コレクタ電極）
５８      第２のＳｉＣ領域（第２のエミッタ領域）
６０      第３のＳｉＣ領域（エミッタコンタクト領域）
６６      第１のＳｉＣ領域（第１のエミッタ領域）
１００      ＩＧＢＴ
２００      ＭＯＳＦＥＴ
３００      ＰｉＮダイオード
４００      ＭＯＳＦＥＴ
５００      ＭＯＳＦＥＴ
【図１】
2015061001.tif 000003
【図２】
2015061001.tif 000004
【図３】
2015061001.tif 000005
【図４】
2015061001.tif 000006
【図５】
2015061001.tif 000007
【図６】
2015061001.tif 000008
【図７】
2015061001.tif 000009
【図８】
2015061001.tif 000010
【図９】
2015061001.tif 000011
【図１０】
2015061001.tif 000012
【図１１】
2015061001.tif 000013
【図１２】
2015061001.tif 000014
【図１３】
2015061001.tif 000015
【図１４】
2015061001.tif 000016
【図１５】
2015061001.tif 000017
【図１６】
2015061001.tif 000018
【図１７】
2015061001.tif 000019
【図１８】
2015061001.tif 000020
【図１９】
2015061001.tif 000021
【図２０】
2015061001.tif 000022
【図２１】
2015061001.tif 000023
【図２２】
2015061001.tif 000024
【図２３】
2015061001.tif 000025
【図２４】
2015061001.tif 000026
【図２５】
2015061001.tif 000027
【図２６】
2015061001.tif 000028
【図２７】
2015061001.tif 000029
【図２８】
2015061001.tif 000030
【図２９】
2015061001.tif 000031
【図３０】
2015061001.tif 000032
【図３１】
2015061001.tif 000033