(57)【要約】      （修正有）【課題】セラミック基板上に搭載された要素部品に対するシールド性を備える構成を形成することを可能とすることにより、小型化、薄型化、低コスト化を図った電子部品の製造方法を提供すること。【解決手段】セラミック基板の下面に露出した接地用グランドと導通したグランド層を含むグランドラインを内部に有するセラミック基板の上面に複数の要素部品を搭載した後、該複数の要素部品を覆うようにして前記セラミック基板の上面をモールド樹脂層で被覆する。そのモールド樹脂層の表面から前記セラミック基板に対してハーフカットを行なって、露出した前記グランドラインの露出部分を覆うように導電性のシールド膜を形成する。セラミック基板を分割する箇所に、分割に先立ってスリットを形成しておく。前記スリットを起点に前記セラミック基板を分割して複数の電子部品に個片化する。【選択図】図３
2015204342.tif 000002
【特許請求の範囲】
【請求項１】
セラミック基板の下面に露出した接地用グランドと導通したグランド層を含むグランドラインを内部に有するセラミック基板の上面に複数の要素部品を搭載した後、該複数の要素部品を覆うようにして前記セラミック基板の上面をモールド樹脂層で被覆する工程と、
前記被覆したモールド樹脂層の表面から前記セラミック基板に対してハーフカットを行なって、前記セラミック基板の側面から前記グランドラインの一部を露出させる工程と、
該モールド樹脂の表面および前記ハーフカットにより露出した前記グランドラインの露出部分を覆うように導電性のシールド膜を形成する工程と、
前記複数の電子部品に個片化するためにセラミック基板を分割する箇所に、分割に先立ってスリットを形成しておく工程と、
前記スリットを起点に前記セラミック基板を分割して複数の電子部品に個片化する工程とを含むことを特徴する電子部品の製造方法。
【請求項２】
前記導電性のシールド膜を形成する工程は、前記モールド樹脂の表面および前記ハーフカットにより露出した前記グランド層の表面に対して、導電性のシールド樹脂を真空印刷により被着させ、次いで、前記スリットに対応して前記導電性のシールド樹脂に対して、第２のハーフカットを行なって前記導電性のシールド膜を形成することを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記導電性のシールド膜を形成する工程は、前記モールド樹脂の表面および前記ハーフカットにより露出した前記グランド層の表面に対して、導電性のシールド樹脂をメッキにより被着させることにより前記導電性のシールド膜を形成することを特徴とする請求項１記載の電子部品の製造方法。
【請求項４】
前記セラミック基板を分割して個片化するのに先立って、前記スリットを予め刻設することを特徴とする請求項１から３のいずれかに記載の電子部品の製造方法。
【請求項５】
前記スリットは、ダイサーによりＶ字のカットを入れることにより形成することを特徴とする請求項１から４のいずれかに記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信機器などの各種電子機器に用いられる、高周波の環境下で使用するのに適した電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、各種電子機器、例えば通信機器に用いられる電子部品においては、小型集積化が進んでいる。このような電子部品としては、例えば、以下の３つの形態が知られている。
【０００３】
１）モールド樹脂層で要素部品を封止した電子部品である。この種の電子部品は、多数個取りのセラミック基板に要素部品を搭載した後、モールド樹脂層を全面に被着し、基板にあらかじめ入れておいたスリットに従って分割することにより製造される。
【０００４】
２）セラミック基板上に要素部品を搭載したものを金属キャンで封止した電子部品である。この種の電子部品は、多数個取りのセラミック基板に要素部品を搭載し、セラミック基板にあらかじめ入れておいたスリットに従って分割することによって個片化されたセラミック基板の表面に、さらに金属キャンを半田付けすることによって製造される。半田付けの際、セラミック基板の表面または側面の電極と金属キャンとを導通させることにより金属キャンをグランドへ接続させて、シールド効果を持たせる。
【０００５】
３）セラミックキャビティ内に要素部品を搭載し、金属蓋で封止した電子部品である。この種の電子部品は、キャビティ付きセラミックパッケージ内に要素部品を搭載し、セラミックパッケージを金属の蓋で半田封止することによって製造される。半田封止の際、セラミックキャビティ表面または端面の電極と金属の蓋とを導通させることによりグランドへ接続させて、シールド効果を持たせる。
【０００６】
上記３つの形態以外にも特許文献１に記載の形態も知られている。特許文献１では、ガラスエポキシ樹脂等の絶縁材からなる集合基板上にＩＣ等の要素部品を搭載して、エポキシ樹脂からなる封止体で封止した後、集合基板の下半部を残した状態でハーフダイシングを行ない、封止体の周囲にニッケルメッキを施した後、さらにダイシングして完全に切り離すことにより電子部品パッケージが製造される。この電子部品パッケージでは、ニッケルメッキが基板表面の接地用電極パターンにも付着することにより、スルーホールからなるグランド接続用端子まで導通させて、シールド効果を持たせる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−１６３５８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、以上説明した従来の電子部品では、それぞれに問題がある。第１の形態では、上記製造方法によりセラミック基板上に要素部品を搭載した個別モールドパッケージが出来るが、個別のモールドパッケージにシールド効果を持たせることが出来ない。高周波環境下で使用するためには、要素部品から発生する電磁界等が外部に影響しないように阻止する必要がある。そのため、電子機器の匡体内でシールドを行う必要があり、機器の小型化、薄型化に支障があった。
【０００９】
第２の形態では、金属キャップを半田付けするため、生産コスト及び金属キャップの材料コストが高くなる。金属キャンの半田付けのためのランドが必要になるため小型化にも支障があった。さらに、金属キャンを取り付けるため、ある程度の高さ、厚みが必要であり薄型化にも支障があった。
【００１０】
第３の形態では、セラミックパッケージをハンドリングして組立を行うため、生産コストが高くなる。金属の蓋やキャビティ付きセラミックパッケージなどの材料コストも高くなる。
【００１１】
特許文献１に記載された形態は、ガラスエポキシ樹脂等の絶縁材からなる基板のように、加工性が容易な基板材料を用いた電子部品を製造する手法ではあるものの、高周波特性が良好なセラミック基板は難加工性の材料であり、この手法では基板のダイシング加工を複数回行なう必要があるので、難加工性材料であるセラミック基板を用いた電子部品を製造するのは容易ではない。
【００１２】
このように、いずれの形態でも、高周波特性が良好でない、生産効率が悪く生産コストが高くなる、材料コストが高くなる、小型化、薄型化に支障がある、製造が容易でないなど、高周波環境で使用する電子機器の小型化、薄型化、低コスト化を図るためには何らかの問題があった。
【００１３】
そこで、本発明は上記従来の問題に鑑みなされたものであって、本発明の課題は、金属キャンや金属の蓋を使用しないで、セラミック基板上に搭載された要素部品に対するシールド効果を持たせる構成を可能とすることにより、高周波環境で好適に使用する電子機器の小型化、薄型化、低コスト化を図った電子部品の製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、実施形態に記載された発明では、セラミック基板の下面に露出した接地用グランドと導通したグランド層を含むグランドラインを内部に有するセラミック基板の上面に複数の要素部品を搭載した後、該複数の要素部品を覆うようにして前記セラミック基板の上面をモールド樹脂層で被覆する。そのモールド樹脂層の表面から前記セラミック基板に対してハーフカットを行なって、前記セラミック基板の側面から前記グランドラインの一部を露出させる。前記モールド樹脂層の表面および前記ハーフカットにより露出した前記グランドラインの露出部分を覆うように導電性のシールド膜を形成する。前記複数の電子部品に個片化するためにセラミック基板を分割する箇所に、分割に先立ってスリットを形成しておく。前記スリットを起点に前記セラミック基板を分割して複数の電子部品に個片化する。
【図面の簡単な説明】
【００１５】
【図１】本発明の製造方法により製造される電子部品の一例を示す断面図である。
【図２】第１の実施形態の各工程を説明するための図である。
【図３】第１の実施形態の製造方法の工程を説明するフロー図である。
【図４】第２の実施形態の各工程を説明するための図である。
【図５】第２の実施形態の製造方法の工程を説明するフロー図である。
【図６】第３の実施形態の各工程を説明するための図である。
【図７】第３の実施形態の製造方法の工程を説明するフロー図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、詳細に説明する。
【００１７】
図１は、本実施形態の製造方法により製造された電子部品の一例を示す断面図である。図１に示す電子部品１０は、セラミック基板１の上面に搭載された複数の要素部品７ａ、７ｂ、７ｃがモールド樹脂層２により封止され、さらに導電性のシールド膜６で被覆されて構成されている。セラミック基板１は、例えば、複数のセラミック基板を積層した多層構成とすることができ、セラミック基板１の複数のセラミック層の間（層間）に回路パターンおよびグランドライン５を有している。例えばグランドライン５は、層間に形成されたグランド層５ｃを含んでおり、このグランド層５ｃがビア５ｂを介してセラミック基板１の側面に露出したグランド引出部５ａに導通されるように形成されている。グランド引出部５ａは、電子部品１０に封止された要素部品７ａ〜７ｃを取り囲む位置に対応したセラミック基板１の層間の位置において、例えば、リング状に形成することができ、セラミック基板１の側面に露出している。また、グランドライン５は、例えば、セラミック基板１の下面（セラミック基板１における要素部品７ａ〜７ｃの搭載面の反対側の面）に露出した接地用グランド部９ａにビア９ｂを介して接続されている。
【００１８】
導電性のシールド膜６は、モールド樹脂層２の表面と、セラミック基板１の側面に露出したグランド引出部５ａの露出部分を被覆して、グランドライン５と導通する。電子部品１０は、セラミック基板１の下面を、電子部品１０が実装される装置内の基板に向けるように配置して実装される。導電性のシールド膜６とグランドライン５とは、例えば、ビア９ｂを介して接続された接地用グランド部９ａを、電子部品１０が実装される装置内の基板のグランド電極と接触させて接地することでシールド効果を発揮している。このシールド効果により、電子部品１０を高周波の環境下での使用に適したものとすることができる。
【００１９】
この電子部品１０のシールド効果を発揮させるためのシールド膜６は、印刷やメッキによって形成することができ、それにより、セラミック基板であっても電子部品を小型化、薄型化、低コスト化することができる。すなわち、金属キャンや金属の蓋、さらにはキャビティ付きセラミックパッケージを使わずに、安価なモールド樹脂やシールド膜を用いるので材料費の低コスト化を図ることができる。金属キャンで封止する場合に比べて、金属キャンを取り付ける時のクリアランス、半田付け部のランド寸法などを考慮する必要がないので、部品の薄型化、小型化を図ることができる。
【００２０】
かかる電子部品の製造方法では、セラミック基板１の下面に露出した接地用グランド部９ａと導通したグランドライン５を内部に有するセラミック基板１の上面に複数の要素部品を搭載した後、該複数の要素部品を覆うようにして前記セラミック基板１の上面をモールド樹脂層２で被覆する。そのモールド樹脂層２の表面から前記セラミック基板１に対してハーフカットを行なって、前記セラミック基板の側面から前記グランドライン５の一部を露出させる。前記モールド樹脂層２の表面および前記ハーフカットにより露出した前記グランドライン５の露出部分を覆うように導電性のシールド膜６を形成する。ここで、前記複数の電子部品に個片化するためにセラミック基板１を分割する箇所に、分割に先立ってスリット３を形成しておく。前記スリット３を起点に前記セラミック基板１を分割して複数の電子部品１０に個片化する。
【００２１】
ここで、セラミック基板１のハーフカットは、モールド樹脂層２が形成された面からダイシングを行い、少なくともグランド引出部５ａがセラミック基板１の側面に露出するまでセラミック基板１を切欠いてグランド引出部５ａが露出する様に形成する。このハーフカットを行なったセラミック基板１に対し、モールド樹脂層２の上から導電性のシールド層６により被覆し、そのシールド層６の一部がハーフカット面に露出したグランド引出部５ａと電気的に接続される様に被覆する。このようにシールド層６が被覆された状態でセラミック基板１に設けられたスリット３に沿ってセラミック基板１を分割して個片化する。
【００２２】
すなわち、本発明の電子部品の製造方法によれば、金属キャンや金属の蓋を、ここのセラミック基板やキャビティ付きセラミックパッケージに、個別に取り付ける必要がなく、導電性のシールド膜で一括して被覆して個片化するので、生産効率が高く、低コスト化を図ることができる。さらに部品を個片化する時、ダイサーでカットするのではなく、セラミック基板１に設けたスリット３に沿って分割するため、個片化が容易であり、従って電子部品の生産性を高め、低コスト化を図ることができる。
【００２３】
本発明による電子部品の製造方法について、以下、実施形態に基づいて説明する。なお、グランドラインの取り出し電極の構成は種種あり、図１ではセラミック基板１の下面に露出した接地用グランド部９ａおよび接続用のビア９ｂを例に挙げて説明したが、これには限定されずに、グランドを取り出すことができる。以下の実施形態では、接地用グランド部９ａおよびビア９ｂを省略して図示している。
【００２４】
(第１の実施形態)
第１の実施形態の電子部品の製造方法を図２および図３を用いて説明する。図２は本実施形態の各工程を説明するための図であり、図３は本実施形態の製造方法の工程を説明するフロー図である。第１の実施形態では、導電性のシールド膜を真空印刷とハーフカットにより形成する。
【００２５】
まず、複数の要素部品７ａ、７ｂ、７ｃ（以下、参照符号７で総称する）が上面に搭載されたセラミック基板１を用意する（Ｓ０）。複数の要素部品７は、電子部品１０内に設けられるコンデンサなどである。セラミック基板１を複数に分割して複数の電子部品１０を製造するために、複数の要素部品７は、１つの電子部品１０を構成する要素部品７ごとにまとまって配置されている。セラミック基板１としては、例えば複数のセラミック層を積層した多層構成の基板を用いることができ、セラミック基板１の層間には回路パターンおよびグランドライン５を配置することができる。セラミック基板１としては、例えばＬＴＣＣ基板（低温焼成セラミック）を用いることができる。セラミック材料からなるセラミック基板１は、高周波において良好な損失特性が得られる。
【００２６】
セラミック基板１に対して、搭載された要素部品７を封止するようにモールド樹脂層２を、基板全面を被覆するように被着する（図２（ａ）、Ｓ１１）。モールド樹脂層２は、例えば真空印刷により付与することができるが、これに限定されず、トランスファー方式、コンプレッションモールド方式など任意の手法で付与することができる。セラミック基板１の下面側の表面には、スリット３を形成する。スリット３は、例えばダイサーでＶ字カット入れることにより形成することができる。スリット加工を行なう位置は、各電子部品１０に個片化する際に分割する位置に相当する。
【００２７】
次に、モールド樹脂層２の表面からスリット位置に対応する位置をダイシングすることによりハーフカットを行なって切欠４を形成する（図２（ｂ）、Ｓ１２）。この切欠４は、ダイサーでセラミック基板１内のグランド引出部５ａがセラミック基板１の側面から露出する所までハーフカットを行って形成する。
【００２８】
さらに、モールド樹脂層２からハーフカットを行なったセラミック基板１に対して、真空印刷により導電性のシールド膜６を形成する（図２（ｃ）、Ｓ１３）。導電性のシールド膜６を形成するシールド樹脂としては、例えばＡｇエポキシ樹脂を用いることができるが、導電性のある樹脂であればこれに限定されない。
【００２９】
次いで、シールド膜６に対して、スリット３の位置に対応する位置において第２のハーフカットを行なう（図２（ｄ）、Ｓ１４）。この第２のハーフカットは、ハーフカット面までシールド膜６のみをカットして、分割用の切り込み８を入れる。ここでは、セラミック基板１をカットする必要がないので、フルカットする場合に比べて加工が容易であるという利点がある。なお、このハーフカットの工程はなくても分割を行なうことはできるが、分割精度を高くするためには、このハーフカットにより切り込み８を入れることが好ましい。
【００３０】
次いで、ハーフカットされたセラミック基板１を、スリット３を起点にして分割する（図２（ｅ）、Ｓ１５）。
【００３１】
この製造方法によれば、高周波の環境下で使用するのに適した電子部品を小型化、薄型化でき、しかも低コストで製造することができる。
【００３２】
（第２の実施形態）
第２の実施形態の電子部品の製造方法を図４および図５を用いて説明する。図４は本実施形態の各工程を説明するための図であり、図５は本実施形態の製造方法の工程を説明するフロー図である。第１の実施形態においては真空印刷とハーフカットにより導電性のシールド膜６を形成したのに対して、この実施形態では、メッキにより導電性のシールド膜６を形成する。その他の工程は第１の実施形態と同様である。
【００３３】
第１の実施形態のＳ１２までの工程と同様の方法でモールド樹脂層２に対してハーフカットを行う（図４(ａ)、（ｂ）、Ｓ０、Ｓ２１、Ｓ２２）。
【００３４】
ついで、切欠４の表面、すなわち、モールド樹脂層２の表面、およびハーフカットにより露出したグランド引出部５ａを含むセラミック基板１の側面にメッキを行なうことによりシールド膜６を形成する（図４（ｃ）、Ｓ２３）。メッキはたとえばＮｉメッキを採用できるがこれに限定されない。メッキに代えて例えばスプレー等で導電性皮膜を付与する方式、導電性皮膜を溶かして塗りつける方式、シート状の導電性皮膜を熱圧着する方式を用いてもよいが、ここではメッキを例に挙げて説明する。
【００３５】
このメッキ処理により、切欠４に対応して切り込み８が形成された後、スリット３を起点にセラミック基板１を分割して、複数の電子部品１０に個片化する（図４（ｄ）、（ｅ）、Ｓ２４）。
【００３６】
この製造方法によれば、ハーフカットを１回行なうのみでよく、従って、第１の実施形態に比べてさらに生産性の向上、コストの抑制を実現できる。
【００３７】
(第３の実施形態)
第３の実施形態の電子部品の製造方法を図６および図７を用いて説明する。図５は本実施形態の各工程を説明するための図であり、図６は本実施形態の製造方法の工程を説明するフロー図である。この実施形態では、シールド膜６をメッキするのに先だって、中間工程の未完成の電子部品を個片化して、モールド樹脂層２の表面をブレード等で削り取ることによって、電子部品１０の一層の薄型化を行なう。
【００３８】
まず、第１の実施形態のＳ１２までの工程と同様の方法でモールド樹脂層２からハーフカットを行なったセラミック基板１を得る（図６(ａ)、（ｂ）、Ｓ０、Ｓ３１、Ｓ３２）。この実施形態では、セラミック基板１をハーフカットする際に、セラミック基板１の下面、すなわちスリット３が付与されたセラミック基板１の下面側にダイシングテープ２０を付着しておく。
【００３９】
ハーフカットを行なったセラミック基板１を、スリット３を起点にして分割することにより個片化する(図６（ｃ）、Ｓ３３)。ダイシングテープ２０に付着された状態で個片化した各部分のモールド樹脂層２の上面を深さＤだけブレード等で削ることによりモールド樹脂層２の膜厚を薄くする（図６（ｄ）、Ｓ３４）。削る深さＤは、要素部品７が露出しないよう調整することは当然である。
【００４０】
削ったモールド樹脂層２の表面を切欠４に対してシールド膜６をメッキにより形成する(図６（ｅ）、Ｓ３５)。ダイシングテープ２０から個片化された電子部品１０を取り外すことにより複数の電子部品１０が得られる(図６（ｆ）、Ｓ３６)。
【００４１】
以上の実施形態では、モールド樹脂層２の被着に先立ってスリット加工を行なう態様を例に挙げて説明したが、スリット３を刻設するのは、モールド樹脂層２を被着した後でもよく、要は、個片化のためにセラミック基板１を分割する前工程であればいつでもよい。例えば、図２の工程では、図２（ａ）〜図２（ｄ）のいずれの工程においてスリット３を入れてもよい。図４の工程では、図４（ａ）〜図４（ｃ）のいずれの工程においてスリット３を入れてもよい。図６の工程では、図６（ａ）〜図６（ｂ）のいずれの工程においてスリット３を入れてもよい。
【符号の説明】
【００４２】
１  セラミック基板
２  モールド樹脂層
３  スリット
４  切欠
５  グランドライン
５ａ  グランド引出部
５ｂ  ビア
５ｃ  グランド層
６  シールド膜
７、７ａ、７ｂ、７ｃ  要素部品
８  切り込み
９ａ  接地用グランド部
９ｂ  ビア
１０  電子部品
２０  ダイシングテープ
【図１】
2015204342.tif 000003
【図２】
2015204342.tif 000004
【図３】
2015204342.tif 000005
【図４】
2015204342.tif 000006
【図５】
2015204342.tif 000007
【図６】
2015204342.tif 000008
【図７】
2015204342.tif 000009