(57)【要約】【課題】突入電流防止後の回路消費電力が小さく、かつ、負荷回路と突入電流防止回路とが異なる基準電位にあっても負荷回路の制御回路から突入電流防止回路を精度よく制御することができる突入電流防止回路を提供する。  【解決手段】突入電流防止回路６は、負極がグランドＧ１となる平滑コンデンサ４の充電状態を判定し、充電状態が所定の状態にある場合に検出信号ｓ０を出力する充電判定回路６００と、平滑コンデンサ４の充電経路に挿入され、グランドＧ１よりも低い電位のグランドＧ２を規定する低抵抗素子６１０と、グランドＧ１にドレイン端子が接続され、グランドＧ２にソース端子が接続された電界効果トランジスタ６２０と、グランドＧ１に対して動作し、検出信号ｓ０の入力に応じて電流信号ｓ２を電界効果トランジスタ６２０のゲート端子に供給して電界効果トランジスタ６２０を導通させる信号増幅回路６３０を備える。【選択図】  図１
2015073366.tif 000002
【特許請求の範囲】
【請求項１】
突入電流防止回路であって、
負極が第１の基準電位となる平滑コンデンサの充電状態を判定し、前記充電状態が所定の状態にある場合に検出信号を出力する充電判定回路と、
前記平滑コンデンサの充電経路に挿入され、前記第１の基準電位よりも低い電位の第２の基準電位を規定する低抵抗素子と、
前記第１の基準電位にドレイン端子が接続され、前記第２の基準電位にソース端子が接続された電界効果トランジスタと、
前記第１の基準電位をグランドとして動作し、前記検出信号の入力に応じて電流信号を前記電界効果トランジスタのゲート端子に供給して該電界効果トランジスタを導通させる信号増幅回路と
を備えた突入電流防止回路。
【請求項２】
請求項１に記載の突入電流防止回路であって、前記ゲート端子と前記信号増幅回路の間に接続された高抵抗素子をさらに備え、前記電流信号が前記高抵抗素子を介して前記ゲート端子に供給される、突入電流防止回路。
【請求項３】
請求項２に記載の突入電流防止回路において、
前記信号増幅回路が、
定電圧を出力する定電圧源と、
前記検出信号の入力に基づいて電圧信号を出力するマイクロコントローラユニットと、
エミッタ端子が前記定電圧源に接続され、コレクタ端子が前記高抵抗素子に接続されたＰＮＰトランジスタと
を含み、前記電圧信号の出力に応じて前記ＰＮＰトランジスタが導通するように構成された突入電流防止回路。
【請求項４】
請求項１から３のいずれか一項に記載の突入電流防止回路において、前記充電判定回路が、前記平滑コンデンサの充電電圧を検出し、該充電電圧が所定値を超える場合に前記検出信号を出力するように構成された突入電流防止回路。
【請求項５】
請求項１から３のいずれか一項に記載の突入電流防止回路において、前記充電判定回路が、前記平滑コンデンサに入力電圧が投入されてからの経過時間を計測し、該経過時間が所定値を超えた場合に前記検出信号を出力するように構成された突入電流防止回路。
【請求項６】
請求項１から５のいずれか一項に記載の突入電流防止回路と、
前記平滑コンデンサと、
前記平滑コンデンサに並列接続され、前記信号増幅回路に含まれる回路によって前記第１の基準電位に対して制御される負荷回路と
を備えた電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突入電流防止回路及びそれを用いた電源装置に関する。
【背景技術】
【０００２】
電源装置において、平滑用コンデンサの充電経路にインピーダンス素子が存在しない場合、電源投入時に平滑用コンデンサに突入電流、すなわちサージ電流が流れ、平滑用コンデンサが短寿命化してしまう。この突入電流を抑制又は防止する構成として、種々の回路が提案されている。
【０００３】
特許文献１は、平滑用コンデンサの充電経路にスイッチとヒータの並列回路が挿入された突入電流防止回路を開示する。この突入電流防止回路では、給電ライン（Ｌ）にリレー（ＲＬ）の常開接点（Ｓｙ１）が挿入され、常開接点にヒータ回路（６）が並列接続される。電源投入時には常開接点に並列接続されたヒータを介して平滑用コンデンサ（Ｃ１）への充電電流が流れ、その後の通常動作においては、常開接点が閉じられて電源入力が整流平滑回路（３）に直接供給される。
【０００４】
特許文献２は、平滑用コンデンサの充電経路に抵抗とサイリスタの並列回路が挿入された突入電流防止回路を開示する。整流回路（Ｄ）と電解コンデンサ（Ｃ）の間に、抵抗（Ｒ）とサイリスタ（Ｓ）の並列回路が挿入される。電源投入時には、抵抗を介して電解コンデンサに充電電流が流れ、その後、トリガパルスによってサイリスタが導通されると、電源入力がサイリスタを介して平滑用コンデンサに供給される。
【０００５】
特許文献３は、平滑用コンデンサの充電経路にＦＥＴが挿入された突入電流防止用の回路を開示する。ＦＥＴ（１２）のソース端子が直流電源（２ａ）の負極側ライン（８）に接続され、ドレイン端子が電解コンデンサ（１０）の負極側ラインに接続され、ゲート端子が抵抗（１３）を介して直流電源の正極側ライン（７）に接続される。ＦＥＴのゲート−ソース間にスイッチ（５ａ）が接続され、このスイッチがオフされることによってＦＥＴがオンされ、直流電源が投入される。この直流電源の投入時に、抵抗を介してコンデンサ（１５）に充電されるゲート電圧が徐々に増加していき、ＦＥＴがオフ状態からオン状態となるとともに、そのオン抵抗が徐々に減少していく。すなわち、電解コンデンサへの突入電流はＦＥＴのオン初期の高いオン抵抗によって抑制され、その後充電電流はオン抵抗の減少とともに徐々に増加する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−５７７７６号公報
【特許文献２】特開昭５９−１５６１６１号公報
【特許文献３】特許第３３０１４７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の構成によると、突入電流防止後の通常動作において、リレーの駆動を継続（すなわち接点の閉状態を維持）するために、リレーのコイルに多くの電流を流し続ける必要がある。従って、突入電流防止動作後において通常動作時の回路消費電力が大きいという問題がある。特許文献２の構成においても、サイリスタの電圧降下が大きく（例えば、数ボルト）、突入電流防止後の通常動作においてサイリスタでの回路損失が大きい。具体的には、サイリスタの電圧降下は流れる電流によらず略一定であるため、入力電流に比例して消費電力が増加する。従って、特に電源電圧が低い場合（例えばＡＣ１００Ｖ）のように入力電流が比較的大きい場合には、突入電流防止動作後の通常動作時の回路消費電力が大きいという問題がある。
【０００８】
また、特許文献３の構成では、ＭＯＳＦＥＴの導通タイミングが、ＭＯＳＦＥＴのゲート端子に接続された抵抗とコンデンサの時定数及びＭＯＳＦＥＴの特性によって決まるため、突入電流防止効果にばらつきが生じる。また、電源遮断用のスイッチがオフされて電源が投入されてからＭＯＳＦＥＴが導通するまでのタイミングを積極的に制御することができない。ところで、上記のような構成においては、負荷回路の基準電位（すなわち電解コンデンサの負極側ライン）と、ＭＯＳＦＥＴのソース端子の電位（すなわち直流電源の負極側ライン）とは電位が異なる。具体的には、ＭＯＳＦＥＴの制御の基準電位は負荷回路の制御の基準電位よりもＭＯＳＦＥＴのオン抵抗による電圧降下の分だけ低い。従って、ＭＯＳＦＥＴの導通タイミングを負荷回路用の制御回路から精度良く制御するにはこの基準電位の差を考慮する必要がある。
【０００９】
そこで、本発明は、突入電流防止後の回路消費電力が小さく、かつ、負荷回路と突入電流防止回路とが異なる基準電位にあっても負荷回路の制御回路から突入電流防止回路を精度よく制御することができる突入電流防止回路を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の突入電流防止回路は、負極が第１の基準電位となる平滑コンデンサの充電状態を判定し、充電状態が所定の状態にある場合に検出信号を出力する充電判定回路と、平滑コンデンサの充電経路に挿入され、第１の基準電位よりも低い電位の第２の基準電位を規定する低抵抗素子と、第１の基準電位にドレイン端子が接続され、第２の基準電位にソース端子が接続された電界効果トランジスタと、第１の基準電位をグランドとして動作し、検出信号の入力に応じて電流信号を電界効果トランジスタのゲート端子に供給して電界効果トランジスタを導通させる信号増幅回路とを備える。
【００１１】
上記構成によると、第１の基準電位に対して動作する信号増幅回路が、検出信号の入力に応じて電流信号を、第２の基準電位に対して動作する電界効果トランジスタのゲート端子に出力して電界効果トランジスタを導通させる。これにより、負荷回路と突入電流防止回路とが異なる基準電位にあっても負荷回路の制御回路から突入電流防止回路を制御してその動作タイミングの精度を向上することができる。
【００１２】
さらに、ゲート端子と信号増幅回路の間に接続された高抵抗素子をさらに備え、電流信号が高抵抗素子を介してゲート端子に供給される構成とすることが好ましい。これにより、電界効果トランジスタのオン状態を保持するための電流を低減して、突入電流防止後の回路消費電力を低減することができる。また、高抵抗素子の抵抗値と電界効果トランジスタの静電容量で決まる時定数に従って電界効果トランジスタが徐々に導通するので、電界効果トランジスタにおける導通開始時のストレスを軽減できる。
【００１３】
ここで、信号増幅回路は、定電圧を出力する定電圧源と、検出信号の入力に基づいて電圧信号を出力するマイクロコントローラユニットと、エミッタ端子が定電圧源に接続され、コレクタ端子が高抵抗素子に接続されたＰＮＰトランジスタとを含み、電圧信号の出力に応じてＰＮＰトランジスタが導通するように構成される。これにより、簡素な構成で、第１の基準電位に対して動作する信号増幅回路から第２の基準電位に対して動作する電界効果トランジスタに電流信号を供給することができる。
【００１４】
また、充電判定回路は、平滑コンデンサの充電電圧を検出し、充電電圧が所定値を超える場合に検出信号を出力するように構成されていてもよい。これにより、充電電圧に対して精度良く電界効果トランジスタの動作タイミングを制御することができる。
【００１５】
あるいは、充電判定回路は、平滑コンデンサに入力電圧が投入されてからの経過時間を計測し、経過時間が所定値を超えた場合に検出信号を出力するように構成されていてもよい。これにより、充電開始からの時間に対して精度良く電界効果トランジスタの動作タイミングを制御することができる。
【００１６】
本発明の電源装置は、上記の突入電流防止回路と、平滑コンデンサと、平滑コンデンサに並列接続され、信号増幅回路に含まれる回路によって第１の基準電位に対して制御される負荷回路とを備える。これにより、１つの制御回路によって負荷回路と突入電流防止回路の制御が可能な簡素かつ低コストな電源装置を実現できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態による突入電流防止回路を含む電源装置を示す回路構成図である。
【図２】本発明の実施形態における充電判定回路及び負荷回路の一例を示す回路構成図である。
【図３】本発明の実施形態における充電判定回路及び負荷回路の他の例を示す回路構成図である。
【図４】本発明の実施形態による突入電流防止回路の動作を説明する図である。
【発明を実施するための形態】
【００１８】
図１に、本発明の実施形態による突入電流防止回路を含む電源装置を示す。電源装置１は、ダイオードブリッジ２、力率改善回路３、平滑コンデンサ４、負荷回路５、及び突入電流防止回路６を備える。交流電源ＡＣからの交流電圧がダイオードブリッジ２によって全波整流され、全波整流出力が力率改善回路３によって昇圧され、平滑コンデンサ４に充電される。平滑コンデンサ４によって平滑された直流電圧が負荷回路５に給電される。なお、入力電源が直流電源の場合には、ダイオードブリッジ２は不要である。また、力率改善が不要の場合（例えば、小電力用の電源の場合）には力率改善回路３は不要である。
【００１９】
本実施形態では、概略として、交流電源ＡＣが投入されてから所定の期間においては平滑コンデンサ４の充電電流が突入電流防止回路６の低抵抗素子６１０を介して流れ、その後の通常動作時においては電界効果トランジスタ６２０（以下、「ＦＥＴ６２０」という）を介して流れる。この切換動作、すなわちＦＥＴ６２０の動作は突入電流防止回路６の充電判定回路６００、信号増幅回路６３０及び高抵抗素子６４０によって制御される。
【００２０】
力率改善回路３は、スイッチング素子３０１、コイル３０２、ダイオード３０３、駆動回路３０４、及びコンデンサ３０５を備える。スイッチング素子３０１がオンの期間にコイル３０２にエネルギーが蓄えられ、スイッチング素子３０１がオフの期間にそのエネルギーがダイオード３０３を介して出力される。スイッチング素子３０１は駆動回路３０４によってＰＷＭ制御される。交流電源ＡＣの投入時においては、力率改善回路３は動作していないため（すなわち、スイッチング素子３０１はオフしているため）、充電電流はコイル３０２及びダイオード３０３を介して平滑コンデンサ４に流れる。
【００２１】
平滑コンデンサ４は、例えば電解コンデンサからなり、力率改善回路３からの出力によって充電される。なお、以降の説明において、平滑コンデンサ４の負極端子の電位をグランドＧ１（第１の基準電位）といい、ダイオードブリッジ２の低電位側出力端子の電位をグランドＧ２（第２の基準電位）というものとする。グランドＧ１はパワー回路系のグランドと小信号回路系のグランドを含むものとする。
【００２２】
突入電流防止回路６は、概略として、充電判定回路６００、低抵抗素子６１０、ＦＥＴ６２０、信号増幅回路６３０、及び高抵抗素子６４０を含む。
【００２３】
充電判定回路６００は、平滑コンデンサ４の充電状態を判定し、平滑コンデンサ４の充電開始後に充電状態が所定の状態に達したと判断した場合に検出信号ｓ０を出力する。なお、充電判定回路６００は、負荷回路５の内部にあっても外部にあってもよい。
【００２４】
図２に充電判定回路６００の一例を示す。充電判定回路６００は、例えば、分圧回路６０１及び比較器６０２を含む電圧検出手段からなる。図示するように、分圧回路６０１は平滑コンデンサ４に並列接続され、直列接続された複数の抵抗からなる。この場合、充電電圧が所定値を超える場合に、比較器６０２は検出信号ｓ０を出力する。なお、比較器６０２は後述するマイクロコントローラユニット６３２（以下、「ＭＣＵ６３２」という）の内部にあっても外部にあってもよい。
【００２５】
図３に充電判定回路６００の他の例を示す。充電判定回路６００はタイマ６０３を有する計時手段であってもよい。タイマ６０３は平滑コンデンサ４の充電が開始されてからの経過時間を計測し、経過時間が所定値を超えた時点で検出信号ｓ０を出力する。この所定値は０．１〜１秒程度であればよい。平滑コンデンサ４の充電開始時は、交流電源ＡＣが投入された時点、ＭＣＵ６３２が起動した時点等と定義することができる。なお、タイマ６０３はＭＣＵ６３２の内部にあっても外部にあってもよい。
【００２６】
図１に戻り、低抵抗素子６１０は１０〜１００Ω程度の抵抗値を有する抵抗素子であり、グランドＧ１とグランドＧ２との間に接続される。すなわち、低抵抗素子６１０は平滑コンデンサ４の充電経路に挿入され、グランドＧ１よりも低い電位のグランドＧ２を規定する。
【００２７】
ＦＥＴ６２０は、オン抵抗が低く（それに伴い静電容量が大きい）Ｎチャネル型ＭＯＳＦＥＴであればよい。ＦＥＴ６２０は低抵抗素子６１０に並列接続される。すなわち、ＦＥＴ６２０のドレイン端子はグランドＧ１に接続され、ソース端子はグランドＧ２に接続される。ＦＥＴ６２０のゲート−ソース間にはツェナーダイオード６２１及び抵抗６２２が接続され、ツェナーダイオード６２１のアノードがＦＥＴ６２０のソース端子に、カソードがゲート端子にそれぞれ接続される。これにより、ゲート−ソース間電圧がＦＥＴ６２０のゲート耐圧を超えるのが防止される。ＦＥＴ６２０のゲート端子は後述する高抵抗素子６４０を介して信号増幅回路６３０に接続される。
【００２８】
信号増幅回路６３０は、定電圧源６３１、ＭＣＵ６３２、ＮＰＮトランジスタ６３３、ＰＮＰトランジスタ６３４、及び抵抗６３５〜６３８を含む。信号増幅回路６３０は、グランドＧ１を基準電位として動作し、検出信号ｓ０の入力に応じて電流信号ｓ２をＦＥＴ６２０のゲート端子に供給してＦＥＴ６２０を導通させる。
【００２９】
定電圧源６３１は、平滑コンデンサ４の電圧から定電圧（制御電源）Ｖｃｃを生成する電圧レギュレータ等であればよい。ＭＣＵ６３２は充電判定回路６００から検出信号ｓ０の入力に基づいて電圧信号ｓ１を出力する。ＭＣＵ６３２からの電圧信号ｓ１は抵抗６３５及び６３６の分圧回路を介してＮＰＮトランジスタ６３３のベース端子に入力される。ＮＰＮトランジスタ６３３のエミッタ端子はグランドＧ１に接地され、コレクタ端子には抵抗６３７及び６３８が接続される。抵抗６３７は制御電源Ｖｃｃに接続され、抵抗６３８はＰＮＰトランジスタ６３４のベース端子に接続される。ＰＮＰトランジスタ６３４のエミッタ端子は制御電源Ｖｃｃに接続され、コレクタ端子は高抵抗素子６４０に接続される。
【００３０】
ＭＣＵ６３２が電圧信号ｓ１を出力していない状態においては、ＮＰＮトランジスタ６３３はオフ（非導通）状態となる。従って、ＰＮＰトランジスタ６３４は、そのベース端子とエミッタ端子とが同電位となることからオフ（非導通）状態となる。従って、ＦＥＴ６２０のゲート端子及びソース端子はグランドＧ２と同電位となり、ＦＥＴ６２０はオフ（非導通）状態となる。
【００３１】
ＭＣＵ６３２が電圧信号ｓ１を出力している状態においては、ＮＰＮトランジスタ６３３がオン（導通）状態となり、抵抗６３７と抵抗６３８の接続点の電位はグランドＧ１に実質的に等しくなる。従って、ＰＮＰトランジスタ６３４はオン（導通）状態となり、ＰＮＰトランジスタ６３４のベース−エミッタ間に流れる電流が増幅され、制御電源Ｖｃｃからの電流がＰＮＰトランジスタ６３４のエミッタ−コレクタ間に流れる。この電流が電流信号ｓ２となり、高抵抗素子６４０を介してＦＥＴ６２０のゲート端子に供給される。
【００３２】
高抵抗素子６４０は、例えば数１０ｋ〜数１００ｋΩの抵抗値を有する抵抗素子であり、ＰＮＰトランジスタ６３４のコレクタ端子とＦＥＴ６２０のゲート端子の間に接続される。信号増幅回路６３０からの電流信号ｓ２がＦＥＴ６２０のゲート−ソース間に供給されると、ゲート−ソース間電圧（抵抗６２２の電圧）は、高抵抗素子６４０とＦＥＴ６２０の静電容量で決まる時定数でグランドＧ２に対して上昇し、ＦＥＴ６２０の閾値を超えるとＦＥＴ６２０がオン（導通）状態となる。この過程で、ＦＥＴ６２０はゲート−ソース間電圧の上昇に伴って徐々に導通していく。このように、ＦＥＴ６２０が徐々にオン状態となることにより、ＦＥＴ６２０のオン時のストレスを軽減できる。また、ＦＥＴ６２０のオン状態を維持するための電流が高抵抗素子６４０によって低減されるので、オン状態の保持のための回路消費電力を抑制することができる。
【００３３】
図４を用いて突入電流防止回路６の動作を説明する。
時刻ｔ０において、平滑コンデンサ４の充電が開始される。この時点では、ＦＥＴ６２０のゲート端子には信号は印加されず、ＦＥＴ６２０はオフ状態となっている。従って、充電電流はダイオードブリッジ２→コイル３０１→ダイオード３０４→平滑コンデンサ４→低抵抗素子６１０→ダイオードブリッジ２に流れ、平滑コンデンサ４の容量と低抵抗素子６１０の抵抗値で決まる時定数に従って充電電圧が上昇していく。その後、定電圧源６３１からの制御電源Ｖｃｃが確保されると、ＭＣＵ６３２が起動する。
【００３４】
時刻ｔ１において、充電電圧が所定値Ｖｔｈを超えたことを充電判定回路６００が検出し（図２に示す例の場合）、検出信号ｓ０を出力すると、ＭＣＵ６３２が電圧信号ｓ１を出力してＮＰＮトランジスタ６３３をオンする。これにより、ＰＮＰトランジスタ６３４がオンし、ＦＥＴ６２０のゲート−ソース間電圧が上昇していく。ＦＥＴ６２０のオンに伴い充電電流はＦＥＴ６２０に流れ始め、低抵抗素子６１０に電流が流れなくなる。すなわち、電流は、ダイオードブリッジ２→コイル３０１→ダイオード３０４→平滑コンデンサ４→ＦＥＴ６２０→ダイオードブリッジ２に流れる。なお、充電判定回路６００が計時手段（図３参照）からなる構成の場合、ｔ０〜ｔ１の時間は充電電圧によらず決まる。
【００３５】
時刻ｔ２において、力率改善回路３が動作を開始して昇圧出力が平滑コンデンサ４に充電される。また、時刻ｔ２の後に、ＭＣＵ６３２による負荷回路５の通常制御動作が行われるものとする。
【００３６】
図２及び図３に、負荷回路５の一例を示す。本例の負荷回路５はＬＥＤ５５０を点灯するための降圧チョッパ回路５００を含む。降圧チョッパ回路５００は、スイッチング素子５０１、コイル５０２、ダイオード５０３、電流検出抵抗５０４、駆動回路５０５、及びコンデンサ５０６を備える。スイッチング素子５０１がオンの期間にＬＥＤ５５０に電流が流れるとともにコイル５０２にエネルギーが蓄えられる。スイッチング素子５０１がオフの期間に、コイル５０２に蓄えられたエネルギーによってダイオード５０３及びＬＥＤ５５０に電流が流れる。スイッチング素子５０１は電流検出抵抗５０４によって検出される出力電流が目標値になるように駆動回路５０５によってＰＷＭ制御される。コンデンサ５０６は降圧チョッパ回路５００の出力を平滑する。駆動回路５０５の動作（上記の目標値の設定等）はＭＣＵ６３２によって制御される。なお、負荷回路５の構成は上記に限られず、平滑コンデンサ４に並列接続され、信号増幅回路６３０に含まれる回路（例えばＭＣＵ６３２）によってグランドＧ１を基準電位として制御される負荷回路であれば他の用途又は構成のものであってもよい。
【００３７】
以上のように本実施形態によると、充電判定回路６００が、グランドＧ１を規定する平滑コンデンサ４の充電状態が所定の状態に達したと判断した場合に検出信号ｓ０を出力する。そして、グランドＧ１を基準電位として動作する信号増幅回路６３０が、検出信号ｓ０の入力に応じて電流信号ｓ２を、グランドＧ２を基準電位として動作するＦＥＴ６２０のゲート端子に供給してＦＥＴ６２０を導通させる。これにより、突入電流防止後の通常動作における回路電流が、オン抵抗の低いＭＯＳＦＥＴからなるＦＥＴ６２０を流れるので回路消費電力を低減することができる。ここで、ＦＥＴ６２０のオン状態を維持するための電流信号ｓ２が高抵抗素子６４０を介して供給されるようにしたので、通常動作における回路消費電力をさらに低減することができる。また、負荷回路５と突入電流防止回路６とが異なる基準電位にあっても負荷回路５の制御回路（ＭＣＵ６３２等）から突入電流防止回路６を制御できる。特に、ＦＥＴ６２０の導通状態が、充電判定回路６００による充電電圧又は充電時間の判定結果に応じて制御されるので、高い精度で突入電流抑制動作のタイミングを制御することができる。
【００３８】
＜変形例＞
以上に本発明の好適な実施形態を示したが、本発明は以下に示すように種々の態様に変形可能である。
【００３９】
上記実施形態では、充電判定回路６００として電圧検出手段（図２）及び計時手段（図３）を個別に示したが、これらを併用してもよい。例えば、ＭＣＵ６３２が、電圧検出手段による検出信号と計時手段による検出信号との論理和又は論理積をとるようにしてもよい。両検出信号の論理和をとる場合には、突入電流防止効果を得つつも迅速な通常動作への移行を得ることができる。また、両検出信号の論理積をとる場合には、より確実な突入電流防止効果を得ることができる。
【００４０】
上記実施形態では、低抵抗素子６１０とＦＥＴ６２０の並列回路をダイオードブリッジ２の低電位側出力端子と力率改善回路３（コンデンサ３０５）の間に設けた。一方、コンデンサ３０５の容量が（突入電流の問題が発生しない程度に）充分小さいことを条件に、低抵抗素子６１０とＦＥＴ６２０の並列回路を、コンデンサ３０５の低電位側ノードＮ１と、スイッチング素子３０１及び駆動回路３０４の低電位側ノードＮ２の間に設けてもよい。また、駆動回路３０４が突入電流抑制回路６からの制御信号を受けないことを条件に、低抵抗素子６１０とＦＥＴ６２０の並列回路を、力率改善回路３の上記ノードＮ２と平滑コンデンサ４の負極で規定されるノードＮ３の間に設けてもよい。この場合、力率改善回路３の動作時のスイッチング電流がＦＥＴ６２０に流れないため、通常動作時の回路消費電力がさらに低減され得る。
【符号の説明】
【００４１】
１  電源装置
４  平滑コンデンサ
５  負荷回路
６  突入電流防止回路
６００  充電判定回路
６０１  分圧回路
６０２  比較器
６０３  タイマ
６１０  低抵抗素子
６２０  電界効果トランジスタ（ＦＥＴ）
６３０  信号増幅回路
６３１  定電圧源
６３２  マイクロコントローラユニット（ＭＣＵ）
６３３  ＮＰＮトランジスタ
６３４  ＰＮＰトランジスタ
６４０  高抵抗素子
Ｇ１、Ｇ２  グランド
【図１】
2015073366.tif 000003
【図２】
2015073366.tif 000004
【図３】
2015073366.tif 000005
【図４】
2015073366.tif 000006