(57)【要約】【課題】ＭＯＳＦＥＴの耐熱性を向上させつつ、ＦＭ帯のラジオノイズを低減できるようにする。【解決手段】ゲート駆動回路１から印加されるゲート電圧がクランプ電圧に至ると、クランプ回路６が導通することでゲート駆動回路１からの供給電流がＭＯＳＦＥＴ４のゲート容量へのチャージを行う電流とコンデンサ７のチャージを行う電流とに分流させられるようにする。そして、コンデンサ７がチャージされると、ゲート駆動回路１からの供給電流がＭＯＳＦＥＴ４のゲート容量へのチャージを行う電流として用いられるようにする。これにより、第１期間中におけるドレイン電圧の低下勾配については従来よりも緩やかになり、第２期間中におけるドレイン電圧の低下勾配については従来よりも急となるようにできて、ＭＯＳＦＥＴの耐熱性を向上させつつ、ＦＭ帯のラジオノイズを低減することが可能となる。【選択図】図１
2015204485.tif 000002
【特許請求の範囲】
【請求項１】
負荷への電力供給ラインに備えられ、ゲートへの電圧印加に基づいてソース−ドレイン間が導通させられることで該電力供給ラインのオンオフを制御するＭＯＳＦＥＴ（４）と、
前記ＭＯＳＦＥＴのゲートに対してゲート電圧を印加するゲート駆動回路（１）と、
前記ゲート駆動回路と前記ＭＯＳＦＥＴのゲートとの間を接続する制御ラインに備えられた第１電流制限回路（２）および第２電流制限回路（３）と、
前記制御ラインのうちの前記第１電流制限回路と前記第２電流制限回路との間と前記ＭＯＳＦＥＴのソースとの間に接続される分圧用抵抗（５）と、
前記ゲート電圧が前記ＭＯＳＦＥＴのミラー電圧以下となる所定のクランプ電圧に至ると導通するクランプ回路（６）および該クランプ回路に直接接続されたコンデンサ（７）を有し、前記分圧用抵抗に対して並列接続された電流分流回路と、を備えていることを特徴とする負荷駆動回路。
【請求項２】
前記クランプ回路は、ツェナーダイオードもしくは順方向ダイオードが多段に直列接続されたものであることを特徴とする請求項１に記載の負荷駆動回路。
【請求項３】
前記第１電流制限回路および前記第２電流制限回路は、抵抗とトランジスタのいずれか一方もしくは両方で構成されていることを特徴とする請求項１または２に記載の負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷への電力供給のオンオフ駆動を行うスイッチング素子としてＭＯＳＦＥＴを備えた負荷駆動回路に関するものである。
【背景技術】
【０００２】
従来より、負荷への電力供給のオンオフ駆動を行うスイッチング素子としてＭＯＳＦＥＴを備えた負荷駆動回路が種々提案されている（例えば、特許文献１参照）。例えば、この種の負荷駆動回路は、ゲートドライバよりＭＯＳＦＥＴのゲートに対してゲート電圧を印加する経路中に電流制限抵抗を配置するとともに、ＭＯＳＦＥＴのゲート−ソース間に分圧用抵抗を配置した構成とされる。そして、負荷駆動回路は、ゲートドライバからゲート電圧が印加されると、それに伴ってＭＯＳＦＥＴのゲート容量がチャージされていき、チャージされるとＭＯＳＦＥＴがオンし、飽和領域に至るという動作を行う。
【０００３】
ただし、単に電流制限抵抗や分圧用抵抗を備えただけの構成では、スイッチング時にサージやＡＭ帯のＥＭＩ（Electro Magnetic Interference：電磁妨害）ノイズが発生したり、ＦＭ帯のノイズが発生することで他のシステムの誤動作の原因となる。このため、従来では、電源側にフィルタとして機能させるコンデンサを実装し、サージやＥＭＩノイズを低減するとともに、負荷となるモータの両端間にコンデンサを並列接続することで、ＦＭ帯のラジオノイズを低減している。これにより、他のシステムへの影響を抑制できるようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−４２０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、電源側にコンデンサを実装することでサージやＥＭＩノイズを低減することが可能になるものの、以下に示すように、ＦＭ帯のラジオノイズについては低減が不十分であり、また発熱の問題が発生することが確認された。この問題について、図４を参照して説明する。
【０００６】
図４は、上記のようにコンデンサを実装することでサージやＥＭＩノイズを対策した場合において、ＭＯＳＦＥＴをオンさせるための所定電圧（例えば１４Ｖ）のゲート駆動信号をローレベル（ＯＦＦ）からハイレベル（ＯＮ）に切替えたときのゲート電圧およびドレイン電圧の変化を示している。この図に示されるように、ゲート駆動信号がローレベルからハイレベルに切り替わって、ゲート電圧が立ち上がると、それに伴ってＭＯＳＦＥＴのゲート容量がチャージされていく。また、ゲート電圧が例えば４．５Ｖ〜５Ｖ程度で一定となるミラー電圧になると、ドレイン電圧が低下し、ゲート容量がチャージされるとＭＯＳＦＥＴが完全にＯＮに切り替わってドレイン電圧が０になるとともに、ミラー電圧期間が終了となってゲート電圧がゲート駆動信号の電圧に近づいていくという動作を行う。
【０００７】
このとき、ＭＯＳＦＥＴの特性上、ドレイン電圧は、低下し始めから所定期間（以下、第１期間）は比較的急勾配で低下し、その後、それよりも比較的緩勾配で低下する期間（以下、第２期間という）を経て０に至るという変化を示す。このドレイン電圧の変化のうちの第１期間は変化が急であるためにＦＭ帯のラジオノイズ源となるし、第２期間は発熱が生じる期間となるため、その期間が長くなるほど発熱量が多くなる。したがって、ラジオノイズを考慮した場合、第１期間でのドレイン電圧の低下勾配を小さくしてラジオノイズによる他のシステムへ影響を抑制できるようにするのが好ましい。すなわち、ドレイン電圧が高電圧から低電圧に変化するまでの全期間（スルーレート）が長くなるようにして、その部分の勾配を緩やかにすれば良い。ところが、スルーレートを長くすると、第２期間が長くなって発熱量が大きくなり、ＭＯＳＦＥＴの耐熱性能が得られなくなる。このため、ＭＯＳＦＥＴの耐熱性能を考慮した場合には、スルーレートを早くすることが望まれる。
【０００８】
本発明は上記点に鑑みて、ＭＯＳＦＥＴをＯＦＦからＯＮに切替えるときのドレイン電圧特性を改善することで、ＭＯＳＦＥＴの耐熱性を向上させつつ、ＦＭ帯のラジオノイズを低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１ないし３に記載の発明では、負荷（８）への電力供給ラインに備えられ、ゲートへの電圧印加に基づいてソース−ドレイン間が導通させられることで電力供給ラインのオンオフを制御するＭＯＳＦＥＴ（４）と、ＭＯＳＦＥＴのゲートに対してゲート電圧を印加するゲート駆動回路（１）と、ゲート駆動回路とＭＯＳＦＥＴのゲートとの間を接続する制御ラインに備えられた第１電流制限回路（２）および第２電流制限回路（３）と、制御ラインのうちの第１電流制限回路と第２電流制限回路との間とＭＯＳＦＥＴのソースとの間に接続される分圧用抵抗（５）と、ゲート電圧がＭＯＳＦＥＴのミラー電圧以下となる所定のクランプ電圧に至ると導通するクランプ回路（６）および該クランプ回路に直接接続されたコンデンサ（７）を有し、分圧用抵抗に対して並列接続された電流分流回路と、を備えていることを特徴としている。
【００１０】
このような構成によれば、ゲート駆動回路から印加されるゲート電圧がクランプ電圧に至ると、クランプ回路が導通することでゲート駆動回路からの供給電流がＭＯＳＦＥＴのゲート容量へのチャージを行う電流とコンデンサのチャージを行う電流とに分流させられる。そして、コンデンサがチャージされると、ゲート駆動回路からの供給電流がＭＯＳＦＥＴのゲート容量へのチャージを行う電流として用いられる動作を行う。
【００１１】
これにより、第１期間中におけるドレイン電圧の低下勾配については従来よりも緩やかにしつつ、第２期間中におけるドレイン電圧の低下勾配については従来よりも急となるようにできる。これにより、ＭＯＳＦＥＴをＯＦＦからＯＮに切替えるときのドレイン電圧特性を改善できるため、第１期間中におけるラジオノイズを低減でき、ラジオノイズによる他のシステムへの影響を抑制できると共に、第２期間中におけるＭＯＳＦＥＴの発熱量を低減でき、ＭＯＳＦＥＴの耐熱性能を向上させることが可能となる。
【００１２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態にかかる負荷駆動回路の回路構成を示す図である。
【図２】ゲート駆動信号がローレベルからハイレベルに切替えられたときのゲート電圧とドレイン電圧の変化を示すタイムチャートである。
【図３】第１実施形態と従来構造それぞれにおけるＭＯＳＦＥＴ４をオフからオンに切替える際のドレイン電圧の周波数解析結果を示す図である。
【図４】従来構造において、ＭＯＳＦＥＴをオンさせるためにゲート駆動信号をローレベルからハイレベルに切替えたときのゲート電圧およびドレイン電圧の変化を示したタイムチャートである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１５】
（第１実施形態）
本発明の第１実施形態にかかる負荷駆動回路について説明する。本実施形態にかかる負荷駆動回路は、例えば、車両におけるブレーキ制御を行う電子制御装置（以下、ブレーキＥＣＵという）から出力される制御信号に基づいて駆動され、負荷に対しての電力供給のオンオフを制御する回路として用いられる。
【００１６】
図１に示すように、負荷駆動回路は、ゲート駆動回路１、第１、第２電流制限回路２、３、ＭＯＳＦＥＴ４、分圧用抵抗５、クランプ回路６およびコンデンサ７を有した構成とされており、負荷となるモータ８のオンオフを制御する。
【００１７】
ゲート駆動回路１は、ブレーキＥＣＵから出力される制御信号に基づいてＭＯＳＦＥＴ４のオンオフを制御する回路である。本実施形態の場合、ゲート駆動回路１をコンパレータによって構成しており、制御信号の信号レベルを所定の参照電圧Ｖｒｅｆと大小比較し、信号レベルに応じたゲート駆動信号を出力させる。具体的には、制御信号の信号レベルがハイレベルとなって参照電圧Ｖｒｅｆよりも大きくなるとＭＯＳＦＥＴ４をオンすべくゲート駆動信号としてハイレベル電圧を出力し、信号レベルがローレベルとなって参照電圧Ｖｒｅｆよりも小さくなるとＭＯＳＦＥＴ４をオフすべくゲート駆動信号をローレベル電圧（＝０）とする。
【００１８】
第１電流制限回路２は、例えば電流制限抵抗などによって構成されるもので、ゲート駆動回路１とＭＯＳＦＥＴ４のゲートとの間を接続する制御ラインに配置されている。第２電流制限回路３も、例えば電流制限抵抗などによって構成されるもので、ゲート駆動回路１とＭＯＳＦＥＴ４のゲートとの間を接続する制御ラインに配置されている。これら第１、第２電流制限回路２、３の抵抗成分によって、ＭＯＳＦＥＴ４のゲートへの電流供給を制限している。また、第１電流制限回路２については、第１電流制限回路２における抵抗成分が分圧用抵抗５と共にゲート駆動信号の電圧を分圧するためにも用いられている。
【００１９】
ＭＯＳＦＥＴ４は、モータ８への電力供給ラインに備えられ、モータ８のオンオフを制御するためのスイッチングを行う素子である。具体的には、ＭＯＳＦＥＴ４は、ゲートが第１、第２電流制限回路２、３を介してゲート駆動回路１に接続され、ドレインがモータに接続され、ソースがＧＮＤなどの低電位点に接続されている。ＭＯＳＦＥＴ４は、ゲート電圧として閾値電圧を超えるハイレベル電圧が印加されると、それに基づいてゲート容量がチャージされることで、ソース−ドレイン間にチャネル領域が形成され、ソース−ドレイン間が導通してモータ８に対して電流供給を行う。
【００２０】
分圧用抵抗５は、ゲート駆動回路１からＭＯＳＦＥＴ４のゲートに繋げられるゲート電圧印加ラインのうちの第１電流制限回路２と第２電流制限回路３との間とＭＯＳＦＥＴ４のソースとの間に備えられている。
【００２１】
クランプ回路６およびコンデンサ７は、ゲート駆動回路１から供給される電流を分流することで、ＭＯＳＦＥＴ４のゲートに供給される電流を抑制する電流分流回路を構成するものである。クランプ回路６およびコンデンサ７は、互いに直列接続されており、分圧用抵抗５に対して並列接続されている。クランプ回路６は、ゲート電圧がミラー電圧以下に設定された所定電圧（以下、クランプ電圧という）に至ると導通させられる。本実施形態の場合、クランプ回路６をツェナーダイオードによって構成しており、例えばゲート電圧がミラー電圧以下の３．５Ｖになると導通させられるようになっている。コンデンサ７は、クランプ回路６が導通したときにゲート駆動回路１からＭＯＳＦＥＴ４のゲートに供給される電流を引き込み、電荷をチャージする。したがって、ゲート電圧がクランプ電圧に至ると、クランプ回路６が導通させられることでゲート駆動回路１から供給される電流がＭＯＳＦＥＴ４のゲート側とコンデンサ７側に分流され、コンデンサ７がチャージされるまでの間、ＭＯＳＦＥＴ４への電流供給を制限する。
【００２２】
このような構成により、本実施形態にかかる負荷駆動回路が構成されている。なお、ここでは負荷となるモータ８を１相の直流電流によって駆動する形態を例に挙げたが、２相交流や３相交流のような交流駆動によってモータ８を駆動する形態の場合、図１に示す駆動回路が各相それぞれの上下アームそれぞれに１つずつ備えられた構成とすれば良い。
【００２３】
次に、本実施形態の負荷駆動回路の作動について、図２を参照して説明する。ＭＯＳＦＥＴ４をオフからオンに切替えるべく、ゲート駆動信号がローレベルからハイレベルに切替えられたときのゲート電圧とドレイン電圧の変化の様子を調べた。図２は、この様子を示したタイムチャートである。参考として、図中に破線で、図４に示した従来構造の場合の様子についても示してある。
【００２４】
まず、ＭＯＳＦＥＴ４をオフからオンに切替えるべく、ブレーキＥＣＵから出力されるゲート駆動信号がローレベルからハイレベルにパルス状に切替えられると、それに伴ってＭＯＳＦＥＴ４のゲート容量がチャージされていき、ゲート電圧が徐々に上昇していく。このときのゲート容量のチャージは、第１、第２電流制限回路２、３を介して行われる。
【００２５】
そして、ゲート容量へのチャージによってゲート電圧がクランプ電圧（例えば３．５Ｖ）まで上昇してクランプ回路６が導通状態になると、ゲート駆動回路１から供給される電流がコンデンサ７側にも分流させられ、ＭＯＳＦＥＴ４のゲート容量に供給される電流量が減少する。これにより、コンデンサ７がチャージされるまでの間、ゲート容量のチャージを行う電流量が減少する。
【００２６】
この後、ゲート電圧が４．５Ｖ〜５Ｖ程度のミラー電圧に至ると、ドレイン電圧が低下していく。このとき、ドレイン電圧の低下勾配が比較的急になる第１期間中の低下勾配は、ある程度急になるものの、ゲート駆動回路１から供給される電流がコンデンサ７側にも分流されることから、従来構造の場合と比較すると緩やかになる。図２に示すように、本実施形態の場合と従来構造の場合とで勾配の最大値（ｄｖ／ｄｔ（Ｍａｘ．））を調べたところ、それぞれ３０Ｖ／μｓと１００Ｖ／μｓとなっており、本実施形態の場合の方が従来構造の場合よりも緩やかになるという結果が得られた。このため、ＦＭ帯のラジオノイズを更に低減することが可能となる。
【００２７】
そして、コンデンサ７のチャージが完了すると再びゲート容量のチャージは第１、第２電流制限回路２、３を介して行われることから、第２期間中におけるゲート容量のチャージ速度が早くなって、従来構造の場合と比較して第２期間を短くすることが可能となる。図２に示すように、本実施形態の場合と従来構造の場合とで第２期間の時間を調べたところ、それぞれ３２０ｎｓと４５０ｎｓとなっており、本実施形態の場合の方が従来構造の場合よりも短くなるという結果が得られた。このため、第２期間中におけるＭＯＳＦＥＴ４での発熱量を低減することが可能となり、ＭＯＳＦＥＴ４の耐熱性能を確保することが可能となる。
【００２８】
このように、第１期間中におけるドレイン電圧の低下勾配については従来よりも緩やかにしつつ、第２期間中におけるドレイン電圧の低下勾配については従来よりも急となるようにできて、ドレイン電圧特性がより直線に近くなるように、直線性を改善できる。これにより、第１期間中におけるラジオノイズを低減でき、ラジオノイズによる他のシステムへの影響を抑制できると共に、第２期間中におけるＭＯＳＦＥＴ４の発熱量を低減でき、ＭＯＳＦＥＴ４の耐熱性能を向上させることが可能となる。
【００２９】
具体的に、本実施形態と従来構造それぞれにおける負荷駆動回路のラジオノイズの影響を調べるべく、ＭＯＳＦＥＴ４をオフからオンに切替える際のドレイン電圧の周波数解析（ＦＦＴ解析）を行った。その結果を図３に示す。この図より、ＦＭ帯に相当する高周波成分のゲインを確認すると、本実施形態の方が従来構造よりもゲインが小さくなっていることが判る。この周波数解析結果からも、本実施形態の負荷駆動回路によれば、ＦＭ帯のラジオノイズを低減できていることが分かる。
【００３０】
以上説明したように、本実施形態の負荷駆動回路によれば、ゲート駆動回路１から印加されるゲート電圧がクランプ電圧に至ると、クランプ回路６が導通することでゲート駆動回路１からの供給電流がＭＯＳＦＥＴ４のゲート容量へのチャージを行う電流とコンデンサ７のチャージを行う電流とに分流させられる。そして、コンデンサ７がチャージされると、ゲート駆動回路１からの供給電流がＭＯＳＦＥＴ４のゲート容量へのチャージを行う電流として用いられる動作を行う。これにより、第１期間中におけるドレイン電圧の低下勾配については従来よりも緩やかになり、第２期間中におけるドレイン電圧の低下勾配については従来よりも急となるようにできる。
【００３１】
このように、ＭＯＳＦＥＴ４をＯＦＦからＯＮに切替えるときのドレイン電圧特性を改善することで、第１期間中におけるラジオノイズを低減でき、ラジオノイズによる他のシステムへの影響を抑制できると共に、第２期間中におけるＭＯＳＦＥＴ４の発熱量を低減でき、ＭＯＳＦＥＴ４の耐熱性能を向上させることが可能となる。仮に、スルーレートを早くして発熱量を抑えてＭＯＳＦＥＴ４の耐熱性を向上させられるようにしても、ＦＭ帯のラジオノイズを低減できることから、ラジオノイズ低減とＭＯＳＦＥＴ４の耐熱性能の向上を共に満たすことが可能となる。
【００３２】
さらに、本実施形態のような負荷駆動回路とすれば、ＦＭ帯のラジオノイズを低減できることから、モータ８の上下流の両端間に図示しないコンデンサを実装してラジオノイズを低減する必要がある場合であったとしても、そのコンデンサの小容量化が可能となる。また、仕様によっては、モータ８の上下流の両端間に備えていたコンデンサを不要にすることが可能になることから、コンデンサ削減によって部品点数の低減が可能になるし、実装点数の削減も可能になることから、製造コストを削減することができる。
【００３３】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００３４】
例えば、上記実施形態では第１、第２電流制限回路２、３を例えば電流制限抵抗によって構成する場合を例に挙げたが、抵抗成分として、例えばトランジスタなどを用いることもできる。勿論、第１、第２電流制限回路２、３のいずれか一方のみを電流制限抵抗として他方をトランジスタとしても良いし、第１、第２電流制限回路２、３を電流制限抵抗とトランジスタとの組み合わせによって構成しても良い。また、クランプ回路６をツェナーダイオードで構成する場合について説明したが、単に順方向ダイオードを多段に直列接続したものとしても良い。
【００３５】
また、上記実施形態では、負荷となるモータ８の下流側にＭＯＳＦＥＴ４を配置するローサイド駆動の負荷駆動回路を例に挙げているが、モータ８の上流側にＭＯＳＦＥＴ４を配置するハイサイド駆動の負荷駆動回路としても良い。
【符号の説明】
【００３６】
１  ゲート駆動回路
２  第１電流制限回路
３  第２電流制限回路
４  ＭＯＳＦＥＴ
５  分圧用抵抗
６  クランプ回路
７  コンデンサ
８  モータ
【図１】
2015204485.tif 000003
【図２】
2015204485.tif 000004
【図４】
2015204485.tif 000005
【図３】
2015204485.tif 000006