(57)【要約】      （修正有）【課題】高帯域幅データ通信や熱的な対応、その他に好適なチップパッケージ及びその形成方法を提供する。【解決手段】チップパッケージ１００は、光信号を操作するためのシリコンフォトニクス回路を含む第１のシリコンダイ１４０と、第１のシリコンダイ１４０に電気的に結合され、光信号又は光信号に基づいてシリコンフォトニクス回路によって生成された電気信号を操作するためにシリコンフォトニクス回路により使用される電気信号を提供する電子回路を含んでいる第２のシリコンダイ１５０を含む。また、伝送線路によって第２のシリコンダイ１５０に電気的に結合された第３のシリコンダイ１６０を含む。第３のシリコンダイ１６０は、光信号に関連付けられた電気信号に基づいてデジタル信号を処理するとともに、第２のシリコンダイ１５０との間で該デジタル信号を送受信するように構成された処理ユニットを含む。【選択図】図１Ｂ
2015204456.tif 000002
【特許請求の範囲】
【請求項１】
光信号を操作するように構成されたシリコンフォトニクス回路を含む第１のシリコンダイと、
前記第１のシリコンダイに電気的に結合された第２のシリコンダイであり、前記光信号、又は前記光信号に基づいて前記シリコンフォトニクス回路によって生成された電気信号、を操作するために前記シリコンフォトニクス回路により使用される電気信号を提供するように構成された電子回路を含む第２のシリコンダイと、
１つ以上の伝送線路によって前記第２のシリコンダイに電気的に結合された第３のシリコンダイであり、前記光信号に関連付けられた電気信号に基づいてデジタル信号を処理するとともに、前記第２のシリコンダイに該デジタル信号を提供するか前記第２のシリコンダイから該デジタル信号を受信するかをする、ように構成された処理ユニット、を含む第３のシリコンダイと、
を有するチップパッケージ。
【請求項２】
当該チップパッケージは更に、光ケーブルに結合されるように構成された光ファイバコネクタを有し、前記第１のシリコンダイは、１つ以上の光ファイバによって前記光ファイバコネクタに結合され、前記シリコンフォトニクス回路によって操作される前記光信号は、前記光ファイバを横断するように構成される、請求項１に記載のチップパッケージ。
【請求項３】
当該チップパッケージは更に、前記第２のシリコンダイ及び前記第３のシリコンダイを支持する基板を有し、前記第２のシリコンダイと前記第３のシリコンダイとの間の前記１つ以上の伝送線路は前記基板に形成されている、請求項１又は２に記載のチップパッケージ。
【請求項４】
前記第１のシリコンダイ、前記第２のシリコンダイ、及び前記第３のシリコンダイは、直接的に前記基板の上に配置されている、請求項３に記載のチップパッケージ。
【請求項５】
前記第１のシリコンダイは、前記第２のシリコンダイが前記基板と前記第１のシリコンダイとの間にあるように、前記第２のシリコンダイに結合されている、請求項３に記載のチップパッケージ。
【請求項６】
前記第１のシリコンダイの第１の面に前記第１のシリコンダイの外部電気コネクタがあり、前記第１の面は前記第１のシリコンダイの第２の面の反対側であり、前記第１のシリコンダイの前記第２の面は前記基板に隣接している、請求項３に記載のチップパッケージ。
【請求項７】
前記第１のシリコンダイは、前記第１のシリコンダイを前記第２のシリコンダイに電気的に接続する１つ以上のシリコン貫通ビアを含む、請求項１乃至６の何れか一項に記載のチップパッケージ。
【請求項８】
前記第１のシリコンダイに結合されたレーザドライバ及び／又は光増幅器、を更に有する請求項１乃至７の何れか一項に記載のチップパッケージ。
【請求項９】
前記シリコンフォトニクス回路は、フォトダイオード、光合波器、光変調器、及び光分波器のうちの１つ以上を含む、請求項１乃至８の何れか一項に記載のチップパッケージ。
【請求項１０】
前記電子回路は、トランスインピーダンス増幅器、ドライバ、クロック・データ修復回路、クロックシンセサイザ回路、マルチプレクサ、デマルチプレクサ、アナログ−デジタル変換器、デジタル−アナログ変換器、温度センサ、及び前記シリコンフォトニクス回路用の制御ロジックのうちの１つ以上を含む、請求項１乃至９の何れか一項に記載のチップパッケージ。
【請求項１１】
当該チップパッケージは、光受信器、光送信器、又は光トランシーバとして動作する、請求項１乃至１０の何れか一項に記載のチップパッケージ。
【請求項１２】
チップパッケージを形成する方法であって、
光信号を操作するように構成されたシリコンフォトニクス回路を含む第１のシリコンダイを受理し、
第２のシリコンダイを受理し、該第２のシリコンダイは、前記光信号、又は前記光信号に基づいて前記シリコンフォトニクス回路によって生成された電気信号、を操作するために前記シリコンフォトニクス回路により使用される電気信号を提供するように構成された電子回路を含み、
第３のシリコンダイを受理し、該第３のシリコンダイは、前記光信号に関連付けられた電気信号に基づいてデジタル信号を処理するとともに、前記第２のシリコンダイに該デジタル信号を提供するか前記第２のシリコンダイから該デジタル信号を受信するかをする、ように構成された処理ユニットを含み、且つ
前記第１のシリコンダイ、前記第２のシリコンダイ、及び前記第３のシリコンダイを、パッケージングされたチップに配置し、前記第１のシリコンダイは前記第２のシリコンダイによって支持され、あるいは、前記第１のシリコンダイ、前記第２のシリコンダイ、及び前記第３のシリコンダイは、前記第２のシリコンダイを前記第１のシリコンダイと前記第３のシリコンダイとの間にして平面配置される、
ことを有する方法。
【請求項１３】
前記第１のシリコンダイ、前記第２のシリコンダイ、及び前記第３のシリコンダイを支持する基板を形成し、且つ
前記第２のシリコンダイと前記第３のシリコンダイとを結合する伝送線路を前記基板に形成する、
ことを更に有する請求項１２に記載の方法。
【請求項１４】
前記第１のシリコンダイは、前記第２のシリコンダイが前記第１のシリコンダイと前記基板との間に配置されるようにして、前記第２のシリコンダイによって支持される、請求項１３に記載の方法。
【請求項１５】
前記パッケージングされたチップ内に、光ケーブルに結合するように構成された光ファイバコネクタを位置付け、且つ
前記第１のシリコンダイを前記光ファイバコネクタに結合するように１つ以上の光ファイバを位置付け、前記シリコンフォトニクス回路によって操作される前記光信号は、前記光ファイバを横断するように構成される、
ことを更に有する請求項１２乃至１４の何れか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
ここに説明される実施形態はチップパッケージに関する。
【背景技術】
【０００２】
集積回路（ＩＣ）チップパッケージを含んだ環境において異種部品を電気的に相互接続するために、チップ間（チップ・ツー・チップ）インターコネクトが使用されている。一部のＩＣチップパッケージにおけるチップ間インターコネクトは比較的長くなることがあり、チップ間インターコネクトの長さが、相互接続チップ間のチップ間インターコネクト上での高帯域幅データ通信に悪影響を及ぼしたり、それを妨げたりすることがある。
【０００３】
その他のＩＣチップパッケージで、チップ間の比較的高い熱結合という犠牲の下で比較的短いチップ間インターコネクトを有するものがある。相互接続されたチップのうちの一方の性能が温度に敏感であり、且つ相互接続されたチップのうちの他方が温度変動を被る場合、温度変動とこれらチップ間の比較的高い熱結合とが、温度に敏感なチップの性能に悪影響を及ぼし得る。
【０００４】
本願にて特許請求される事項は、上述のような欠点を解決したり上述のような環境においてのみ動作したりする実施形態に限定されるものではない。むしろ、この背景技術は、ここに記載される一部の実施形態が実施され得る一例に係る技術分野を例示するために提示されるに過ぎない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
チップパッケージ及びその形成方法を提供する。
【課題を解決するための手段】
【０００６】
一態様に係る一実施形態によれば、チップパッケージは、光信号を操作するように構成されたシリコンフォトニクス回路を含む第１のシリコンダイと、第１のシリコンダイに電気的に結合された第２のシリコンダイとを含む。第２のシリコンダイは、前記光信号、又は前記光信号に基づいて前記シリコンフォトニクス回路によって生成された電気信号、を操作するために前記シリコンフォトニクス回路により使用される電気信号を提供するように構成された電子回路を含み得る。チップパッケージはまた、１つ以上の伝送線路によって第２のシリコンダイに電気的に結合された第３のシリコンダイを含み得る。第３のシリコンダイは、前記光信号に関連付けられた電気信号に基づいてデジタル信号を処理するとともに、第２のシリコンダイに該デジタル信号を提供するか第２のシリコンダイから該デジタル信号を受信するかをする、ように構成された処理ユニットを含み得る。
【０００７】
実施形態の目的及び利点は、少なくとも請求項にて特定的に列挙される要素、機構及び組み合わせによって、実現され達成されることになる。
【０００８】
理解されるように、以上の概要説明及び以下の詳細説明はどちらも、例示的且つ説明的なものであり、特許請求に係る発明を限定するものではない。
【図面の簡単な説明】
【０００９】
以下の図を含む添付図面を使用して、更なる具体性及び詳細性をもって、実施形態例の記述及び説明を行う。
【図１Ａ】チップパッケージの一例を示す上面図である。
【図１Ｂ】図１Ａのチップパッケージ例の断面図である。
【図２】シリコンダイの一例を示す図である。
【図３】シリコンダイの他の一例を示す図である。
【図４】シリコンダイの他の一例を示す図である。
【図５】チップパッケージの他の一例の断面図である。
【図６】チップパッケージの他の一例の断面図である。
【図７】チップパッケージの他の一例の断面図である。
【図８】チップパッケージを形成する方法の一例を示すフロー図である。
【発明を実施するための形態】
【００１０】
一実施形態の一態様によれば、ここに開示されるチップパッケージは、シリコンフォトニクス回路を含んだ第１のシリコンダイと、このフォトニクス回路を支援する電子回路を含んだ第２のシリコンダイと、例えば中央演算処理ユニットなどの処理ユニットを含んだ第３のシリコンダイとを含む。チップパッケージは更に、集積された中央演算処理ユニットとの高速光インターコネクトとして当該チップパッケージが動作し得るように、コネクタを含み得る。
【００１１】
このチップパッケージにおいて、処理ユニットを含んだ第３のシリコンダイは、第３のシリコンダイによって生成された熱が第１及び第２のシリコンダイに影響を及ぼすのを抑制する助けとなるよう、第１及び第２のシリコンダイから空間的に離隔され得る。例えば１０ギガビット毎秒（Ｇｂｐｓ）より高いデータレートを有するデータ信号などの高速データ信号を第３のシリコンダイから第１及び第２のシリコンダイに伝送することに付随する損失を克服する助けとなるよう、第２のシリコンダイが有する電気回路は、高速信号を処理するように構成されるとともに、仮に電気回路とフォトニクス回路とが同一のシリコンダイ上に含められる場合に可能であろうものより高いデータレートで、データ信号をフォトニクス回路に提供するように構成され得る。
【００１２】
本開示に係る実施形態を、添付図面を参照して説明する。ここでの実質的に如何なる複数形及び／又は単数形の用語の使用に関しても、当業者は、状況及び／又は用途に合わせて適宜、複数形から単数形へ、及び／又は単数形から複数形へと置き換えることができる。明瞭化のため、ここでは様々な単数形／複数形の置き換えを明示的に説明することがある。
【００１３】
図１Ａは、ここに記載される少なくとも１つの実施形態に従って構成された、一例に係るチップパッケージ１００の上面図を示している。チップパッケージ１００は、第１のシリコンダイ１４０、第２のシリコンダイ１５０、及び第３のシリコンダイ１６０を含み得る。第１、第２及び第３のシリコンダイ１４０、１５０及び１６０は、同じ又は異なるプロセス技術を用いて独立に形成され得る。
【００１４】
第１のシリコンダイ１４０は、フォトニクス回路を含むように形成され得る。この実施形態及び他の実施形態において、フォトニクス回路は、光信号に影響を及ぼす光媒体としてシリコンを使用し得る。例えば、第１のシリコンダイ１４０は、シリコン内に形成された、光信号を操作する光コンポーネントを含み得る。特に、第１のシリコンダイ１４０は、光ネットワーク内で使用される光信号を操作する光コンポーネントを含み得る。例えば、これらの光コンポーネントは、光ネットワーク内の光ファイバ上での伝送のためにアナログ信号から光信号を生成するために使用され得る。代わりに、あるいは加えて、これらの光コンポーネントは、光ネットワーク上で伝送された光信号を受信して該光信号をアナログ信号に変換するために使用されてもよい。これらの光コンポーネントは、数ある光コンポーネントの中でとりわけ、フォトダイオード、光合波器（光マルチプレクサ）、光変調器、光分波器（光デマルチプレクサ）のうちの１つ以上を含み得る。
【００１５】
第１のシリコンダイ１４０は、多様なシリコンプロセス技術を用いて製造され得る。例えば、第１のシリコンダイ１４０は、様々なサイズのシリコンウェハ上での、６５ナノメートル（ｎｍ）プロセス、９０ｎｍプロセス、１３０ｎｍプロセス、１８０ｎｍプロセス、２５０ｎｍプロセス、又はその他のプロセスを用いて製造され得る。代わりに、あるいは加えて、第１のシリコンダイ１４０は、封止されずに、チップパッケージ１００へと集積される前に相互接続コンポーネントを上に形成され得る。代わりに、あるいは加えて、第１のシリコンダイ１４０は、相互接続コンポーネントを上に形成されるが、チップパッケージ１００へと集積される前に封止されなくてもよい。
【００１６】
第２のシリコンダイ１５０は、第１のシリコンダイ１４０によって実行されるフォトニック動作を支援するように構成された電子回路を含むように形成され得る。例えば、第２のシリコンダイは、数ある電子回路の中でとりわけ、トランスインピーダンス増幅器、ドライバ、クロック・データ修復回路、クロックシンセサイザ回路、マルチプレクサ、デマルチプレクサ、アナログ−デジタル変換器（ＡＤＣ）、デジタル−アナログ変換器（ＤＡＣ）、温度センサ、第１のシリコンダイ１４０によって実行されるフォトニック動作の制御ロジックを含み得る。概して、第２のシリコンダイ１５０の電子回路は、第１のシリコンダイ１４０の光回路の光信号を生成するために使用され得るアナログ信号をデジタル信号から生成するように構成され、且つ／或いは第１のシリコンダイ１４０の光回路からの光信号から得られるアナログ信号の状態を整えて該アナログ信号をデジタル信号に変換するように構成され得る。例えば、この電子回路は、パラレルバス上でデジタル信号を受信し得る。この電子回路は、これらのデジタル信号を逆多重化し、逆多重化したデジタル信号をアナログ信号に変換し、そして、光信号を生成するレーザダイオードによる使用のために、これらのアナログ信号を処理し得る。他の一例として、この電子回路は、第１のシリコンダイ１４０内のフォトダイオードからのアナログ信号を受信し、該アナログ信号を処理し、該アナログ信号に基づいてデジタル信号を生成し、そして、パラレルバス上で該デジタル信号を送信するために該デジタル信号を多重化し得る。
【００１７】
第２のシリコンダイ１５０は、多様なシリコンプロセス技術を用いて製造され得る。例えば、第２のシリコンダイ１５０は、様々なサイズのシリコンウェハ上での、１４ｎｍプロセス、２２ｎｍプロセス、３２ｎｍプロセス、４５ｎｍプロセス、６５ｎｍプロセス、９０ｎｍプロセス、１３０ｎｍプロセス、１８０ｎｍプロセス、２５０ｎｍプロセス、又はその他のプロセスを用いて製造され得る。第２のシリコンダイ１５０は、第１のシリコンダイ１４０と同じプロセス又は異なるプロセスを用いて製造され得る。
【００１８】
第２のシリコンダイ１５０を形成するために使用されるプロセスとは異なるプロセスを用いて第１のシリコンダイ１４０を製造することにより、第２のシリコンダイ１５０上の電子回路は、同じプロセスが使用された場合より高いデータレートの信号を処理し得る。例えば、第２のシリコンダイ１５０の電子回路が第１のシリコンダイ１４０のフォトニック回路と同一のシリコンダイ上に形成された場合、同一のシリコンダイ上に電子回路及びフォトニック回路を形成するために使用されるプロセスは、異なるプロセスを用いて別個のシリコンダイ上に形成された電子回路を用いて処理され得るデータレートより低いデータレートを処理することができるのみの電子回路をもたらし得る。例えば、同一ダイ上に電子回路及びフォトニック回路を形成するために使用されるプロセスは、９０ｎｍプロセスとなり得る。対照的に、電子回路とフォトニック回路とが別々のシリコンダイ上に形成されるとき、第２のシリコンダイ１５０を形成するのに３２ｎｍプロセスを使用し、第１のシリコンダイ１４０を形成するのに９０ｎｍプロセスを使用し得る。３２ｎｍプロセスを用いて形成された電子回路は、９０ｎｍプロセスを用いて形成された電子回路より高速であり且つより少ない電力を消費し得る。
【００１９】
第２のシリコンダイ１５０は、封止されて、チップパッケージ１００へと集積される前に相互接続コンポーネントを上に形成され得る。代わりに、あるいは加えて、第２のシリコンダイ１５０は、封止されずに、チップパッケージ１００へと集積される前に相互接続コンポーネントを上に形成されてもよい。代わりに、あるいは加えて、第２のシリコンダイ１５０は、相互接続コンポーネントを上に形成されるが、チップパッケージ１００へと集積される前に封止されなくてもよい。
【００２０】
第３のシリコンダイ１６０は、処理ユニットを含むように形成されることができ、この処理ユニットは、当該処理ユニット用に構成された命令セットからの受信命令に基づいてデジタル信号を処理するように構成される超大規模集積回路（ＶＬＳＩ）処理ユニットとし得る。第３のシリコンダイ１６０によって処理されるデジタル信号は、上記光信号と関連付けられ得る。例えば、第３のシリコンダイ１６０によって生成あるいは処理されたデジタル信号は、第２のシリコンダイによって例えばアナログ信号といった電気信号に変換され、そして、第１のシリコンダイ１４０上の光コンポーネントによって操作される光信号を生成するために第１のシリコンダイ１４０又は例えば光コンポーネント１３４などのその他の光コンポーネントによって使用されるべく状態を整えられ得る。代わりに、あるいは加えて、第１のシリコンダイ１４０上の光コンポーネントによって操作された光信号が、処理のために第３のシリコンダイ１６０に送られるデジタル信号へと第２のシリコンダイ１５０によって変換される例えばアナログ信号といった電気信号に変換され得る。
【００２１】
第３のシリコンダイ１６０は、多様なシリコンプロセス技術を用いて製造され得る。例えば、第３のシリコンダイ１６０は、様々なサイズのシリコンウェハ上での、１４ｎｍプロセス、２２ｎｍプロセス、３２ｎｍプロセス、４５ｎｍプロセス、６５ｎｍプロセス、９０ｎｍプロセス、１３０ｎｍプロセス、１８０ｎｍプロセス、２５０ｎｍプロセス、又はその他のプロセスを用いて製造され得る。一部の実施形態において、第３のシリコンダイ１６０は、第１のシリコンダイ１４０及び／又は第２のシリコンダイ１５０と同じプロセス又は異なるプロセスを用いて製造され得る。
【００２２】
第３のシリコンダイ１６０は、封止されて、チップパッケージ１００へと集積される前に相互接続コンポーネントを上に形成され得る。代わりに、あるいは加えて、第３のシリコンダイ１６０は、封止されずに、チップパッケージ１００へと集積される前に相互接続コンポーネントを上に形成されてもよい。代わりに、あるいは加えて、第３のシリコンダイ１６０は、相互接続コンポーネントを上に形成されるが、チップパッケージ１００へと集積される前に封止されなくてもよい。
【００２３】
第１、第２及び第３のシリコンダイ１４０、１５０及び１６０は、チップパッケージ１００内で基板１２０によって支持され得る。基板１２０は、１つ以上の再配線層を備えたシリコン基板とし得る。代わりに、あるいは加えて、基板は有機積層基板及び／又はガラスセラミック基板であってもよい。再配線層は、第１、第２及び第３のシリコンダイ１４０、１５０及び１６０を電気的に結合する配線に結合された接合パッドを含み得る。例えば、複数の第１の配線１５２が、第２のシリコンダイ１５０と第３のシリコンダイ１６０とを電気的に結合し得る。一部の実施形態において、第１の配線１５２は伝送線路として参照され得る。第２のシリコンダイ１５０と第３のシリコンダイ１６０との間で共有されるデジタル信号が、第１の配線１５２上で伝送され得る。
【００２４】
第１、第２及び第３のシリコンダイ１４０、１５０及び１６０、並びに基板１２０は、カプセル封止体（エンカプシュレーション）１１０によって封止され得る。カプセル封止体１１０はまた、光ファイバコネクタ１３０、ジャンパー光ファイバ１３２、及びその他の光コンポーネント１３４を封止し得る。光ファイバコネクタ１３０はジャンパー光ファイバ１３２に結合されることができ、ジャンパー光ファイバ１３２は光コンポーネント１３４に結合され得る。光コンポーネント１３４は、第１のシリコンダイ１４０に光学的且つ／或いは電気的に結合され得る。
【００２５】
光ファイバコネクタ１３０は、光ネットワーク内の光ファイバ上の光信号がジャンパー光ファイバ１３２に渡され得るように、それら光ファイバに結合されるように構成され得る。代わりに、あるいは加えて、光ファイバコネクタ１３０は、チップパッケージ１００によって生成された光信号がジャンパー光ファイバ１３２から光ネットワーク内の光ファイバに渡され得るように、光ネットワーク内の光ファイバに結合されるように構成され得る。
【００２６】
光コンポーネント１３４は、数ある光コンポーネントの中でとりわけ、レーザダイオード及び光増幅器を含み得る。レーザダイオードは、ジャンパー光ファイバ１３２を通じて光ネットワークへと伝送される前に第１のシリコンダイ１４０の光コンポーネントによって操作され得る光信号、を生成するように構成され得る。光増幅器は、ジャンパー光ファイバ１３２によって光ネットワークから受信された光信号を、それら光信号が第１のシリコンダイ１４０の光コンポーネントによって更に操作される前に、増幅するように構成され得る。代わりに、あるいは加えて、光増幅器は、レーザダイオードによって生成された光信号がジャンパー光ファイバ１３２を通じて光ネットワークへと送られる前に、それら光信号を増幅してもよい。一部の実施形態において、光コンポーネント１３４は、レーザダイオード及び光増幅器の双方ではなく、一方のみを含んでいてもよい。チップパッケージ１００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。
【００２７】
図１Ｂは、ここに記載される少なくとも１つの実施形態に従って構成された、図１Ａのチップパッケージ例１００の断面図を示している。第１、第２及び第３のシリコンダイ１４０、１５０及び１６０は、基板１２０の第１表面上で、概して平面内に配置される。第２のシリコンダイ１５０は、その平面に沿って、第１のシリコンダイ１４０と第３のシリコンダイ１６０との間に配置されている。
【００２８】
第３のシリコンダイ１６０は、第１及び第２の電気カプラ１６２ａ及び１６２ｂと結合され得る。第１の電気カプラ１６２ａは、第３のシリコンダイ１６０を第１の配線１５２に電気的に結合し得る。第２の電気カプラ１６２ｂは、第３のシリコンダイ１６０を貫通ビア１１４に電気的に結合し得る。第１及び第２の電気カプラ１６２ａ及び１６２ｂは、ワイヤ、金属バンプ、又は、第３のシリコンダイ１６０をチップパッケージ１００内のその他の構成要素に電気的に結合するその他の構成の導電材料とし得る。
【００２９】
貫通ビア１１４は、第２の電気カプラ１６２ｂを、チップパッケージ１００のカプセル封止体１１０の外側にある外部信号ポート１１２に電気的に結合し得る。外部信号ポート１１２は、チップパッケージ１００の外側から第３のシリコンダイ１６０へ、また第３のシリコンダイ１６０からチップパッケージ１００の外側へ、電気信号が渡されることを可能にするように構成され得る。一部の実施形態において、第２の電気カプラ１６２ｂは、例えばワイヤ又は配線など、貫通ビア１１４ではない導電要素によって、外部信号ポート１１２に結合されてもよい。
【００３０】
第２のシリコンダイ１５０は、第１及び第２の電気カプラ１５４ａ及び１５４ｂと結合され得る。第１の電気カプラ１５４ａは、第２のシリコンダイ１５０を第１の配線１５２に電気的に結合し得る。第２の電気カプラ１５４ｂは、第２のシリコンダイ１５０を第２の配線１４４に電気的に結合し得る。一部の実施形態において、第２の配線１４４は伝送線路として参照され得る。第２の配線１４４は基板１２０内に形成され得る。第１及び第２の電気カプラ１５４ａ及び１５４ｂは、ワイヤ、金属バンプ、又は、第２のシリコンダイ１５０をチップパッケージ１００内のその他の構成要素に電気的に結合するその他の構成の導電材料とし得る。
【００３１】
第１のシリコンダイ１４０は、第１のシリコンダイ１４０を貫通する貫通ビア１４６を第２の配線１４４に電気的に結合する第１の電気カプラ１４２ａと結合され得る。一部の実施形態において、貫通ビア１４６はワイヤ１４１に電気的に結合され得る。ワイヤ１４１は、貫通ビア１４６を光コンポーネント１３４に電気的に結合し得る。特に、ワイヤ１４１は、光コンポーネント１３４のレーザダイオードを貫通ビア１４６に電気的に結合し得る。一部の実施形態において、貫通ビア１４６は、第１のシリコンダイ１４０上の導電材料に電気的に結合され得る。例えば、その導電材料は、貫通ビア１４６を、第１のシリコンダイ１４０上に形成されたフォトダイオードに電気的に結合し得る。代わりに、あるいは加えて、その導電材料は、貫通ビア１４６を、第１のシリコンダイ１４０上に形成された、電気信号を用いて制御される光合波器に、電気的に結合してもよい。代わりに、あるいは加えて、その導電材料は、貫通ビア１４６を、第１のシリコンダイ１４０のその他の光コンポーネント又は光コンポーネント１３４に電気的に結合してもよい。一部の実施形態において、ジャンパー光ファイバ１３２が第１のシリコンダイ１４０と光ファイバコネクタ１３０との間に延在するとき、支持体１３８がジャンパー光ファイバ１３２を支持し得る。
【００３２】
チップパッケージ１００の動作の一例は、貫通ビア１４６がワイヤ１４１に電気的に結合されるとき、以下の通りである。第２の電気カプラ１６２ｂにより、デジタル信号が第３のシリコンダイ１６０によって受信され得る。第３のシリコンダイ１６０上の処理ユニットが、該デジタル信号を処理し、処理されたデジタル信号を第１の配線１５２に沿って第２のシリコンダイ１５０へと送信し得る。第２のシリコンダイ１５０の１つ以上の電気回路が、上記処理されたデジタル信号を処理し得る。例えば、上記処理されたデジタル信号が、第２のシリコンダイ１５０上のＤＡＣによってアナログ信号に変換され得る。そして、該アナログ信号が、第２のシリコンダイ１５０上の別の電気回路により、光コンポーネント１３４のレーザダイオード用に調整され得る。調整されたアナログ信号が、第２の配線１４４及び貫通ビア１４６により、第２のシリコンダイ１５０から光コンポーネント１３４のレーザダイオードに送られ得る。レーザダイオードが、電気信号とし得る上記調整されたアナログ信号に基づいて、光信号を生成し得る。該光信号が、第１のシリコンダイ１４０のフォトニクス回路によって操作され、ジャンパー光ファイバ１３２を通じて光ネットワークへと送信され得る。代わりに、あるいは加えて、第１のシリコンダイ１４０上にレーザダイオードが含められてもよい。これら及びその他の実施形態において、第２のシリコンダイ１５０からの信号が該レーザダイオードを駆動し得る。第１のシリコンダイ１４０上の該レーザダイオードの出力が、ジャンパー光ファイバ１３２を通じて送信される光信号を生成する光コンポーネント１３４内の光レーザを駆動し得る。
【００３３】
チップパッケージ１００の動作の他の一例は、貫通ビア１４６が、第１のシリコンダイ１４０上に形成された金属層又は配線に電気的に結合されるとき、以下の通りである。光信号が、光ネットワークからジャンパー光ファイバ１３２を通じて受信され得る。該光信号が、第１のシリコンダイ１４０のフォトニック回路によって操作され、そして、第１のシリコンダイ１４０のフォトダイオードによって例えばアナログ信号といった電気信号に変換され得る。該アナログ信号が、第２の配線１４４に沿って第２のシリコンダイ１５０に送られ得る。第２のシリコンダイ１５０の電気回路が該アナログ信号を調整し得る。該アナログ信号を調整することは、数ある電気回路の中でもとりわけ、トランスインピーダンス増幅器、イコライザ（等化器）、クロック・データ修復回路（ＣＤＲ）を使用することを含み得る。該アナログ信号はまた、デジタル信号に変換され得る。該デジタル信号が、第１の配線１５２に沿って、処理のために第３のシリコンダイ１６０に送られ得る。
【００３４】
図１Ｂに示すように、第３のシリコンダイ１６０は、第１及び第２のシリコンダイ１４０及び１５０から物理的に離隔される。特に、第３のシリコンダイとの間の距離は、第１のシリコンダイ１４０と第２のシリコンダイ１５０との間の距離より大きい。第３のシリコンダイ１６０を第１のシリコンダイ１４０から隔てることにより、第１のシリコンダイ１４０の温度は、動作中に第３のシリコンダイ１６０によって生成される熱にあまり影響されなくなり得る。第１のシリコンダイ１４０に含まれるフォトニック回路は温度に影響され得るので、第１のシリコンダイ１４０の温度変化を抑制することは望ましいことであり得る。
【００３５】
第３のシリコンダイ１６０を第１のシリコンダイ１４０から隔てることはまた、例えばアナログ信号又はデジタル信号などの信号が第１のシリコンダイ１４０と第３のシリコンダイ１６０との間で進行する物理的な距離を増大させ得る。チップパッケージ１００においては、第１のシリコンダイ１４０と第２のシリコンダイ１５０との間で信号が進む物理的距離が、第２のシリコンダイ１５０と第３のシリコンダイ１６０との間で信号が進む物理的距離より短いとし得る。一部の実施形態において、第１のシリコンダイ１４０と第２のシリコンダイ１５０との間で信号が進む物理的距離は、第２のシリコンダイ１５０と第３のシリコンダイ１６０との間で信号が進む物理的距離より１桁短いとし得る。
【００３６】
第１のシリコンダイ１４０と第２のシリコンダイ１５０との間で信号が進む物理的距離は、チップパッケージ１００が結合される光ネットワークの動作に関して許容可能な誤り率でデータが信号から復元され得るような距離とし得る。信号が高データレート信号であるとき、例えば第２のシリコンダイ１５０と第３のシリコンダイ１６０との間の距離のような、より長い距離を信号が横断することは、信号のインテグリティに影響を及ぼすことがあり、その結果、データが信号から復元可能でないことがある。従って、第２のシリコンダイ１５０上の電気回路は、第１のシリコンダイ１４０からの信号を調整することで、調整後の信号が第２のシリコンダイ１５０と第３のシリコンダイ１６０との間の距離を横断するようにし、且つ、付随するデータがなおも、チップパッケージ１００が結合される光ネットワークの動作に関して許容可能な誤り率で、調整後の信号から復元され得るようにし得る。結果として、チップパッケージ１００は、１０Ｇｂｐｓを超えるデータレートを有する光信号用に、同じ封止チップ内に処理ユニット及びフォトニック回路を含み得る。チップパッケージ１００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。
【００３７】
図２は、ここに記載される少なくとも１つの実施形態に従って構成された、一例に係るシリコンダイ２００を示している。シリコンダイ２００は、とりわけ例えばフォトダイオード、レーザダイオード、光合波器などの、フォトニックコンポーネントによって実行されるフォトニック動作を支援するように構成された電子回路２１０を含むように形成され得る。シリコンダイ２００は、図１の第２のシリコンダイ１５０の一例とし得る。一部の実施形態において、シリコンダイ２００は、数ある回路の中でとりわけ、トランスインピーダンス増幅器２１０ａ、ドライバ２１０ｂ、ＣＤＲ２１０ｃ、クロックシンセサイザ回路２１０ｄ、マルチプレクサ２１０ｅ、デマルチプレクサ２１０ｆ、アナログ−デジタル変換器２１０ｇ、デジタル−アナログ変換器２１０ｈ、温度センサ２１０ｉ、及び、第１のシリコンダイ１４０によって実行されるフォトニック動作の制御ロジック２１０ｊを含み得る。概して、電子回路２１０は、光信号を生成するのに使用され得るアナログ信号をデジタル信号から生成するように、且つ／或いは、光信号から得られたアナログ信号を調整するように構成され得る。
【００３８】
シリコンダイ２００は、多様なシリコンプロセス技術を用いて製造され得る。例えば、シリコンダイ２００は、様々なサイズのシリコンウェハ上での、１４ｎｍプロセス、２２ｎｍプロセス、３２ｎｍプロセス、４５ｎｍプロセス、６５ｎｍプロセス、９０ｎｍプロセス、１３０ｎｍプロセス、１８０ｎｍプロセス、２５０ｎｍプロセス、又はその他のプロセスを用いて製造され得る。シリコンダイ２００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。例えば、シリコンダイ２００は、図２に示した電子回路２１０より多い、あるいは少ない電子回路を含み得る。
【００３９】
図３は、ここに記載される少なくとも１つの実施形態に従って構成された、他の一例に係るシリコンダイ３００を示している。シリコンダイ３００は、フォトニクス回路を含むように形成され得る。シリコンダイ３００は、図１の第１のシリコンダイ１４０の一例とし得る。この実施形態及び他の実施形態において、フォトニクス回路は、光信号に影響を及ぼす光媒体としてシリコンを使用し得る。例えば、シリコンダイ３００は、シリコン内に形成された、光信号を操作する光コンポーネント３１０を含み得る。代わりに、あるいは加えて、光コンポーネント３１０は、光ネットワーク上で伝送された光信号を受信して該光信号をアナログ信号に変換するために使用されてもよい。光コンポーネント３１０は、数ある光コンポーネントの中でとりわけ、フォトダイオード３１０ａ、光合波器３１０ｂ、光変調器３１０ｃ、光分波器３１０ｄのうちの１つ以上を含み得る。
【００４０】
シリコンダイ３００は、多様なシリコンプロセス技術を用いて製造され得る。例えば、シリコンダイ３００は、様々なサイズのシリコンウェハ上での、６５ｎｍプロセス、９０ｎｍプロセス、１３０ｎｍプロセス、１８０ｎｍプロセス、２５０ｎｍプロセス、又はその他のプロセスを用いて製造され得る。シリコンダイ３００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。例えば、シリコンダイ３００は、図３に示した光コンポーネント３１０より多い、あるいは少ない光コンポーネントを含み得る。
【００４１】
図４は、ここに記載される少なくとも１つの実施形態に従って構成された、他の一例に係るシリコンダイ４００を示している。シリコンダイ４００は、処理ユニット４１０を含むように形成され、処理ユニット４１０は、処理ユニット４１０用の命令セットからの受信命令に基づいてデジタル信号を処理するように構成されるＶＬＳＩ処理ユニットとし得る。シリコンダイ４００は、図１の第３のシリコンダイ１６０の一例とし得る。シリコンダイ４００はまた、メモリ４２０を含み得るとともに、メモリ４２０と処理ユニット４１０との間のインターコネクト４１２を含み得る。メモリ４２０は、処理ユニット４１０によって実行される命令及びデータ、及び／又は処理ユニット４１０によって処理されたデータを格納し得る。
【００４２】
シリコンダイ４００は、多様なシリコンプロセス技術を用いて製造され得る。例えば、シリコンダイ４００は、様々なサイズのシリコンウェハ上での、１４ｎｍプロセス、２２ｎｍプロセス、３２ｎｍプロセス、４５ｎｍプロセス、６５ｎｍプロセス、９０ｎｍプロセス、１３０ｎｍプロセス、１８０ｎｍプロセス、２５０ｎｍプロセス、又はその他のプロセスを用いて製造され得る。シリコンダイ４００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。
【００４３】
図５は、ここに記載される少なくとも１つの実施形態に従って構成された、他の一例に係るチップパッケージ５００の断面図を示している。チップパッケージ５００は、第１のシリコンダイ５４０、第２のシリコンダイ５５０、及び第３のシリコンダイ５６０を含み得る。第１、第２及び第３のシリコンダイ５４０、５５０及び５６０は、同じ又は異なるプロセス技術を用いて独立に形成され得る。第１、第２及び第３のシリコンダイ５４０、５５０及び５６０は、図１Ａ及び１Ｂの第１、第２及び第３のシリコンダイ１４０、１５０及び１６０に類似したものとし得る。
【００４４】
チップパッケージ５００において、第１、第２及び第３のシリコンダイ５４０、５５０及び５６０は基板５２０によって支持され得る。図示のように、第２及び第３のシリコンダイ５５０及び５６０は基板５２０によって直接的に支持され得る。代わりに、あるいは加えて、１つ以上の他の部材が、基板５２０と第２及び第３のシリコンダイ５５０及び５６０とを分離してもよい。
【００４５】
第１のシリコンダイ５４０は、第２のシリコンダイ５５０が第１のシリコンダイ５４０と基板５２０との間にあるように、第２のシリコンダイ５５０によって支持され得る。これら及びその他の実施形態において、第１及び第２のシリコンダイ５４０及び５５０の全て又は一部が２つの次元で整列（アライメント）され得る。
【００４６】
第３のシリコンダイ５６０は、第２のシリコンダイ５５０に、第２のシリコンダイ５５０と第３のシリコンダイ５６０との間で基板５２０に形成された第１の配線５４８によって電気的に結合され得る。第２のシリコンダイ５５０は、第１のシリコンダイ５４０に、少なくとも部分的に第２のシリコンダイ５５０を貫いて延在する第１の貫通ビア５４６と、第１のシリコンダイ５４０と第２のシリコンダイ５５０との間の第２の配線５４４と、少なくとも部分的に第１のシリコンダイ５４０を貫いて延在する第２の貫通ビア５４２とによって電気的に結合され得る。チップパッケージ５００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。
【００４７】
図６は、ここに記載される少なくとも１つの実施形態に従って構成された、他の一例に係るチップパッケージ６００の断面図を示している。チップパッケージ６００は、第１のシリコンダイ６４０、第２のシリコンダイ６５０、及び第３のシリコンダイ６６０を含み得る。第１、第２及び第３のシリコンダイ６４０、６５０及び６６０は、同じ又は異なるプロセス技術を用いて独立に形成され得る。第１、第２及び第３のシリコンダイ６４０、６５０及び６６０は、図１Ａの第１、第２及び第３のシリコンダイ１４０、１５０及び１６０に類似したものとし得る。
【００４８】
チップパッケージ６００において、第１、第２及び第３のシリコンダイ６４０、６５０及び６６０は基板６２０によって支持され得る。図示のように、第３のシリコンダイ６６０は基板６２０によって直接的に支持され得る。代わりに、あるいは加えて、１つ以上の他の部材が、基板６２０と第３のシリコンダイ６６０とを分離してもよい。
【００４９】
第２のシリコンダイ６５０は、第１のシリコンダイ６４０が第２のシリコンダイ６５０と基板６２０との間にあるように、第１のシリコンダイ６４０によって支持され得る。これら及びその他の実施形態において、第１及び第２のシリコンダイ６４０及び６５０の全て又は一部が２つの次元で整列され得る。また、図１の光コンポーネント１３４に類似したものとし得る光コンポーネント６３４が、基板６２０と第１のシリコンダイ６４０との間にあり得る。
【００５０】
第３のシリコンダイ６６０は、第２のシリコンダイ６５０に、第２のシリコンダイ６５０と第３のシリコンダイ６６０との間で基板６２０に形成された第１の配線６５２と、第１のシリコンダイ６４０を貫いて延在する貫通ビア６５４とによって電気的に結合され得る。第２のシリコンダイ６５０は、第１のシリコンダイ６４０に、少なくとも部分的に第１のシリコンダイ６４０を貫いて延在する第２の貫通ビア６５６によって電気的に結合され得る。
【００５１】
チップパッケージ６００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。
【００５２】
図７は、ここに記載される少なくとも１つの実施形態に従って構成された、他の一例に係るチップパッケージ７００の断面図を示している。チップパッケージ７００は、第１のシリコンダイ７４０、第２のシリコンダイ７５０、及び第３のシリコンダイ７６０を含み得る。第１、第２及び第３のシリコンダイ７４０、７５０及び７６０は、同じ又は異なるプロセス技術を用いて独立に形成され得る。第１、第２及び第３のシリコンダイ７４０、７５０及び７６０は、図１Ａの第１、第２及び第３のシリコンダイ１４０、１５０及び１６０に類似したものとし得る。
【００５３】
チップパッケージ７００において、第１、第２及び第３のシリコンダイ７４０、７５０及び７６０は基板７２０によって支持され得る。図示のように、第２及び第３のシリコンダイ７５０及び７６０は基板７２０によって直接的に支持され得る。代わりに、あるいは加えて、１つ以上の他の部材が、基板７２０と第２及び第３のシリコンダイ７５０及び７６０とを分離してもよい。
【００５４】
第１のシリコンダイ７４０は、第２のシリコンダイ７５０が第１のシリコンダイ７４０と基板７２０との間にあるように、第２のシリコンダイ７５０によって支持され得る。これら及びその他の実施形態において、第１及び第２のシリコンダイ７４０及び７５０の全て又は一部が２つの次元で整列され得る。さらに、第１のシリコンダイ７４０と第２のシリコンダイ７５０との間に光コンポーネント７３４が配置され得る。光コンポーネント７３４は、図１Ａの光コンポーネント１３４に類似したものとし得る。
【００５５】
第３のシリコンダイ７６０は、第２のシリコンダイ７５０に、第２のシリコンダイ７５０と第３のシリコンダイ７６０との間で基板７２０に形成された第１の配線７５４によって電気的に結合され得る。第２のシリコンダイ７５０は、第１のシリコンダイ７４０に、第２のシリコンダイ７５０と第１のシリコンダイ７４０との間を延在する電気カプラ７５６によって電気的に結合され得る。
【００５６】
チップパッケージ７００には、本開示の範囲を逸脱することなく、変更、付加又は省略が為され得る。
【００５７】
図８は、ここに記載される少なくとも１つの実施形態に従って構成された、チップパッケージを形成する一例に係る方法８００のフロー図を示している。個別のブロックとして図示しているが、様々なブロックが、所望の実装に応じて、更なるブロックへと分割され、より少ないブロックへと結合され、あるいは排除されてもよい。
【００５８】
この方法はブロック８０２で開始することができ、該ブロックにて、光信号を操作するように構成されたシリコンフォトニクス回路を含み得る第１のシリコンダイが受け取られる。一部の実施形態において、シリコンフォトニクス回路は、数ある光コンポーネントの中でとりわけ、フォトダイオード、光合波器、光変調器、光分波器のうちの１つ以上を含み得る。
【００５９】
ブロック８０４にて、第２のシリコンダイが受け取られる。第２のシリコンダイは、光信号、又は光信号に基づいてシリコンフォトニクス回路によって生成された電気信号、を操作するためにシリコンフォトニクス回路により使用される電気信号を提供するように構成された電子回路を含み得る。一部の実施形態において、電子回路は、数ある回路の中でとりわけ、トランスインピーダンス増幅器、ドライバ、クロック・データ修復回路、クロックシンセサイザ回路、マルチプレクサ、デマルチプレクサ、ＡＤＣ、ＤＡＣ、温度センサ、シリコンフォトニクス回路用の制御ロジック、のうちの１つ以上を含み得る。
【００６０】
ブロック８０６にて、第３のシリコンダイが受け取られ得る。第３のシリコンダイは処理ユニットを含むことができ、該処理ユニットは、上記光信号に関連付けられた電気信号に基づいてデジタル信号を処理するように構成されるとともに、第２のシリコンダイにデジタル信号を提供するか、あるいは第２のシリコンダイからデジタル信号を受信するかをするように構成される。一部の実施形態において、処理ユニットは、当該処理ユニット用の命令セットからの受信命令に基づいてデジタル信号を処理するように構成される超大規模集積回路処理ユニットとし得る。
【００６１】
ブロック８０８にて、第１のシリコンダイ、第２のシリコンダイ、及び第３のシリコンダイが、パッケージングされたチップに配置され得る。一部の実施形態において、第１のシリコンダイは第２のシリコンダイによって支持され得る。代わりに、あるいは加えて、第１のシリコンダイ、第２のシリコンダイ、及び第３のシリコンダイは、第２のシリコンダイを第１のシリコンダイと第３のシリコンダイとの間にして平面配置され得る。一部の実施形態において、パッケージングされたチップは、光受信器、光送信器、又は光トランシーバとして動作し得る。異なる配置をした第１、第２及び第３のシリコンダイの例は、図１Ｂ及び５−７に関して与えられている。
【００６２】
当業者が認識するように、ここに開示されるこの及びその他のプロセス及び方法においては、プロセス及び方法内で果たされる機能は、異なる順序で実行されてもよい。また、概説したステップ及び処理は、単に例として提示したものであり、これらのステップ及び処理の一部は、開示の実施形態の本質を損なうことなく、必要に応じてのものにされてもよいし、より少ないステップ及び処理へと結合されてもよいし、更なるステップ及び処理へと展開されてもよい。
【００６３】
例えば、方法８００は更に、第１のシリコンダイ、第２のシリコンダイ及び第３のシリコンダイを支持する基板を形成することと、第２のシリコンダイと第３のシリコンダイとを結合する伝送線路（例えば、上述の配線）を基板に形成することとを含んでいてもよい。一部の実施形態において、第１のシリコンダイは、第２のシリコンダイが第１のシリコンダイと基板との間に配置され得るように、第２のシリコンダイ及び基板によって支持されてもよい。
【００６４】
方法８００は更に、パッケージングされたチップに光ケーブルを結合するように構成された光ファイバコネクタを位置付けることを含んでいてもよい。代わりに、あるいは加えて、方法８００は、第１のシリコンダイを光ファイバコネクタに結合する１つ以上の光ファイバを位置付けることを含んでいてもよい。これら及びその他の実施形態において、シリコンフォトニクス回路によって操作される光信号は、これらの光ファイバを横断するように構成され得る。
【００６５】
ここに記載された全ての例及び条件付きの言葉は、技術を前進させるために本願の発明者によって与えられる概念と本発明とを読者が理解することを支援するための教育的な目的を意図したものであり、そのように具体的に記載した例及び条件への限定ではないと解釈されるべきである。本開示に係る実施形態を詳細に説明したが、理解されるべきことには、これらの実施形態には、本発明の精神及び範囲を逸脱することなく、様々な変形、代用及び改変が為され得る。
【００６６】
以上の説明に関し、更に以下の付記を開示する。
（付記１）  光信号を操作するように構成されたシリコンフォトニクス回路を含む第１のシリコンダイと、
前記第１のシリコンダイに電気的に結合された第２のシリコンダイであり、前記光信号、又は前記光信号に基づいて前記シリコンフォトニクス回路によって生成された電気信号、を操作するために前記シリコンフォトニクス回路により使用される電気信号を提供するように構成された電子回路を含む第２のシリコンダイと、
１つ以上の伝送線路によって前記第２のシリコンダイに電気的に結合された第３のシリコンダイであり、前記光信号に関連付けられた電気信号に基づいてデジタル信号を処理するとともに、前記第２のシリコンダイに該デジタル信号を提供するか前記第２のシリコンダイから該デジタル信号を受信するかをする、ように構成された処理ユニット、を含む第３のシリコンダイと、
を有するチップパッケージ。
（付記２）  当該チップパッケージは更に、光ケーブルに結合されるように構成された光ファイバコネクタを有し、前記第１のシリコンダイは、１つ以上の光ファイバによって前記光ファイバコネクタに結合され、前記シリコンフォトニクス回路によって操作される前記光信号は、前記光ファイバを横断するように構成される、付記１に記載のチップパッケージ。
（付記３）  当該チップパッケージは更に、前記第２のシリコンダイ及び前記第３のシリコンダイを支持する基板を有し、前記第２のシリコンダイと前記第３のシリコンダイとの間の前記１つ以上の伝送線路は前記基板に形成されている、付記１又は２に記載のチップパッケージ。
（付記４）  前記第１のシリコンダイ、前記第２のシリコンダイ、及び前記第３のシリコンダイは、直接的に前記基板の上に配置されている、付記３に記載のチップパッケージ。
（付記５）  前記第１のシリコンダイは、前記第２のシリコンダイが前記基板と前記第１のシリコンダイとの間にあるように、前記第２のシリコンダイに結合されている、付記３に記載のチップパッケージ。
（付記６）  前記第１のシリコンダイの第１の面に前記第１のシリコンダイの外部電気コネクタがあり、前記第１の面は前記第１のシリコンダイの第２の面の反対側であり、前記第１のシリコンダイの前記第２の面は前記基板に隣接している、付記３に記載のチップパッケージ。
（付記７）  前記基板はシリコン基板である、付記３乃至６の何れか一に記載のチップパッケージ。
（付記８）  前記第１のシリコンダイは、前記第１のシリコンダイを前記第２のシリコンダイに電気的に接続する１つ以上のシリコン貫通ビアを含む、付記１乃至７の何れか一に記載のチップパッケージ。
（付記９）  前記第１のシリコンダイに結合されたレーザドライバ及び／又は光増幅器、を更に有する付記１乃至８の何れか一に記載のチップパッケージ。
（付記１０）  前記処理ユニットは、前記処理ユニット用の命令セットからの受信命令に基づいてデジタル信号を処理するように構成された超大規模集積回路（ＶＬＳＩ）処理ユニットである、付記１乃至９の何れか一に記載のチップパッケージ。
（付記１１）  前記シリコンフォトニクス回路は、フォトダイオード、光合波器、光変調器、及び光分波器のうちの１つ以上を含む、付記１乃至１０の何れか一に記載のチップパッケージ。
（付記１２）  前記電子回路は、トランスインピーダンス増幅器、ドライバ、クロック・データ修復回路、クロックシンセサイザ回路、マルチプレクサ、デマルチプレクサ、アナログ−デジタル変換器、デジタル−アナログ変換器、温度センサ、及び前記シリコンフォトニクス回路用の制御ロジックのうちの１つ以上を含む、付記１乃至１１の何れか一に記載のチップパッケージ。
（付記１３）  当該チップパッケージは、光受信器、光送信器、又は光トランシーバとして動作する、付記１乃至１２の何れか一に記載のチップパッケージ。
（付記１４）  チップパッケージを形成する方法であって、
光信号を操作するように構成されたシリコンフォトニクス回路を含む第１のシリコンダイを受理し、
第２のシリコンダイを受理し、該第２のシリコンダイは、前記光信号、又は前記光信号に基づいて前記シリコンフォトニクス回路によって生成された電気信号、を操作するために前記シリコンフォトニクス回路により使用される電気信号を提供するように構成された電子回路を含み、
第３のシリコンダイを受理し、該第３のシリコンダイは、前記光信号に関連付けられた電気信号に基づいてデジタル信号を処理するとともに、前記第２のシリコンダイに該デジタル信号を提供するか前記第２のシリコンダイから該デジタル信号を受信するかをする、ように構成された処理ユニットを含み、且つ
前記第１のシリコンダイ、前記第２のシリコンダイ、及び前記第３のシリコンダイを、パッケージングされたチップに配置し、前記第１のシリコンダイは前記第２のシリコンダイによって支持され、あるいは、前記第１のシリコンダイ、前記第２のシリコンダイ、及び前記第３のシリコンダイは、前記第２のシリコンダイを前記第１のシリコンダイと前記第３のシリコンダイとの間にして平面配置される、
ことを有する方法。
（付記１５）  前記第１のシリコンダイ、前記第２のシリコンダイ、及び前記第３のシリコンダイを支持する基板を形成し、且つ
前記第２のシリコンダイと前記第３のシリコンダイとを結合する伝送線路を前記基板に形成する、
ことを更に有する付記１４に記載の方法。
（付記１６）  前記第１のシリコンダイは、前記第２のシリコンダイが前記第１のシリコンダイと前記基板との間に配置されるようにして、前記第２のシリコンダイによって支持される、付記１５に記載の方法。
（付記１７）  前記パッケージングされたチップ内に、光ケーブルに結合するように構成された光ファイバコネクタを位置付け、且つ
前記第１のシリコンダイを前記光ファイバコネクタに結合するように１つ以上の光ファイバを位置付け、前記シリコンフォトニクス回路によって操作される前記光信号は、前記光ファイバを横断するように構成される、
ことを更に有する付記１４乃至１６の何れか一に記載の方法。
（付記１８）  前記電子回路は、トランスインピーダンス増幅器、ドライバ、クロック・データ修復回路、クロックシンセサイザ回路、マルチプレクサ、デマルチプレクサ、アナログ−デジタル変換器、デジタル−アナログ変換器、温度センサ、及び前記シリコンフォトニクス回路用の制御ロジックのうちの１つ以上を含む、付記１４乃至１７の何れか一に記載の方法。
（付記１９）  前記シリコンフォトニクス回路は、フォトダイオード、光合波器、光変調器、及び光分波器のうちの１つ以上を含む、付記１４乃至１８の何れか一に記載の方法。
（付記２０）  前記処理ユニットは、前記処理ユニット用の命令セットからの受信命令に基づいてデジタル信号を処理するように構成された超大規模集積回路処理ユニットである、付記１４乃至１９の何れか一に記載の方法。
【符号の説明】
【００６７】
１００、５００、６００、７００  チップパッケージ
１１０  カプセル封止体（エンカプシュレーション）
１１２  外部信号ポート
１１４、１４６、５４２、５４６、６５４、６５６  貫通ビア
１２０、５２０、６２０、７２０  基板
１３０  光ファイバコネクタ
１３２  ジャンパー光ファイバ
１３４、６３４、７３４  光コンポーネント
１３８  支持体
１４０、５４０、６４０、７４０  第１のシリコンダイ
１４１  ワイヤ
１４４、１５２、５４４、５４８、６５２、７５４  配線
１５０、５５０、６５０、７５０  第２のシリコンダイ
１５４、１６２、７５６  電気カプラ
１６０、５６０、６６０、７６０  第３のシリコンダイ
２００、３００、４００  シリコンダイ
２１０  電子回路
３１０  光コンポーネント
４１０  処理ユニット
４１２  インターコネクト
４２０  メモリ
【図１Ａ】
2015204456.tif 000003
【図１Ｂ】
2015204456.tif 000004
【図２】
2015204456.tif 000005
【図３】
2015204456.tif 000006
【図４】
2015204456.tif 000007
【図５】
2015204456.tif 000008
【図６】
2015204456.tif 000009
【図７】
2015204456.tif 000010
【図８】
2015204456.tif 000011