(57)【要約】【課題】外部の同期信号にクロックを同期させた後、電源がオフされた場合でも、電源オン時に、タイムコードを精度よく合わせることが可能な信号処理装置を提供すること。【解決手段】クロック生成手段と、前記クロックに基づいて、同期信号を生成するタイミング生成手段と、動画信号のフレームに同期したフレームパルスを生成するフレームカウンタと、外部から基準信号とタイムコードとを入力する入力手段と、基準信号が入力されている場合に基準信号と同期信号との位相差に対応した信号をクロック生成手段に出力すると共に位相差に対応した信号を記憶し、基準信号が入力されていない場合に、記憶した信号をクロック生成手段に出力すると共に、タイムコードが入力されていない場合にフレームパルスに応じてタイムコードを更新する制御手段とを備え、電源オフの間もフレームパルスを生成してタイムコードを更新すると共に、電源オンに応じて、同期信号をフレームパルスに同期させる。【選択図】  図２
2015233262.tif 000002
【特許請求の範囲】
【請求項１】
入力される制御信号に対応した周波数のクロックを発生する発生手段と、
前記クロックに基づいて、同期信号を生成するタイミング生成手段と、
前記同期信号に応じて動画信号を処理する処理手段と、
前記クロックに基づいて、前記動画信号のフレームに同期したフレームパルスを生成するフレームカウンタと、
外部から基準信号とタイムコードとを入力する入力手段と、
前記入力手段により前記基準信号が入力されている場合に、前記基準信号と前記同期信号との位相差に対応した信号を前記制御信号として前記発生手段に出力すると共に前記位相差に対応した信号を記憶し、前記入力手段により前記基準信号が入力されていない場合に、前記記憶した信号を前記制御信号として前記発生手段に出力すると共に、前記入力手段によりタイムコードが入力されていない場合に、前記フレームパルスに応じて前記タイムコードを更新する制御手段とを備え、
前記制御手段は、電源オフの指示に応じて、前記タイミング生成手段及び前記処理手段に対する電力供給を停止して、前記記憶した信号を前記制御信号として前記発生手段に出力すると共に、前記電源オフの指示の後も前記発生手段、前記フレームカウンタ及び前記制御手段への電力供給を継続し、前記フレームカウンタからのフレームパルスに応じてタイムコードを更新し、電源オンの指示に応じて、前記タイミング生成手段及び前記処理手段に対する電力供給を開始すると共に、前記フレームカウンタからのフレームパルスを前記タイミング生成手段に出力して、前記フレームパルスと前記同期信号とを同期させることを特徴とする信号処理装置。
【請求項２】
前記基準信号と前記同期信号との位相差を検出する位相比較手段を備え、前記制御手段は、前記入力手段により前記基準信号が入力されている場合、前記位相比較手段の出力を定期的に入力して記憶することを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記発生手段は、前記制御信号の値を所定の周期で繰り返し加算する手段と、前記加算結果に対応したサイン波を生成する手段とを有することを特徴とする請求項１に記載の信号処理装置。
【請求項４】
前記発生手段は、温度補償された水晶発振器からの信号に応じて前記加算を行うことを特徴とする請求項３に記載の信号処理装置。
【請求項５】
前記動画信号と前記タイムコードとを記録する記録手段を備えることを特徴とする請求項１に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置に関する。
【背景技術】
【０００２】
従来、放送用或いは業務用のカメラには、外部で発生する基準信号に対し同期を合わせることで、複数の映像機器間で映像信号の位相と周波数を合わせる機能がある。これをゲンロック（Ｇｅｎｅｒａｔｅｒ  Ｌｏｃｋ）と呼ぶ。
【０００３】
また、この種の装置では、ゲンロックを行った後に外部からの同期信号入力が無くなった状態でも、映像信号の位相と周波数が、複数の映像機器間で数時間に渡ってずれていかないことが要求されることがある。これは、複数のビデオカメラで撮影された映像信号を編集する際に、タイムコードを参照することで編集を容易にするためである。複数のカメラ間で同期信号の周波数がずれ、それに伴いタイムコードが付加されるフレームがずれていくと、オフセットを加えるなど編集が面倒になるからである。ここで言うずれが生じないレベルとは、例えば、数時間にわたってフレームのずれが発生しない程度の精度を指す。例えば９時間経過した際に１フレームずれるなら、約１ｐｐｍ程度の精度である。
【０００４】
ゲンロックの動作と、ゲンロックを行った後に同期信号を外して運用する際の従来例を、図７を用いて説明する。同図において、ＶＣＸＯ７０９は２７ＭＨｚを生成する電圧制御水晶発振器であり、ＶＣＸＯ７０９の生成するクロックを、カメラ系全体のマスタークロックとして用いる。タイミング生成部７０５はＶＣＸＯ７０９の生成したマスタークロックを分周することで水平同期信号Ｈと垂直同期信号Ｖを生成し、これら同期信号がカメラ系全体に配られる。水平同期信号Ｈが位相比較部７０３に加えられる。
【０００５】
端子７０１に外部同期信号が加えられると、同期分離部７０２が水平同期信号を分離し位相比較部７０３に出力するとともに、外部同期信号が加えられたことをシステムコントローラ７０４に通知する。位相比較手段７０３はタイミング生成手段７０５が出力するカメラ内部の水平同期信号と、外部から加えられた水平同期信号の位相を比較し、その位相差をループフィルタ７０６に出力する。
【０００６】
ループフィルタ７０６は、加えられた位相差を積分することで周波数を算出し、スイッチ７０７のＡ端子に加えるとともに、当該周波数をシステムコントローラに出力する。スイッチ７０７は、外部同期信号が加えられている時は、システムコントローラ７０４にてＡ側に切り替えられる。ループフィルタ７０６が出力した周波数値がデジタル−アナログ変換器７０８でアナログ電圧に変換され、電圧値がＶＣＸＯ７０９に加えられて周波数が調整される。これにより、外部から与えられた同期信号に位相が合うように、ＶＣＸＯ７０９が出力するマスタークロックが調整される。
【０００７】
端子７０１に加えられる外部同期信号が無くなった際は、同期分離部７０２がこれを検出し、システムコントローラ７０４に伝える。システムコントローラ７０４は、いままで同期信号が端子７０１に加えられていた時にループフィルタ７０６から読み出しておいた周波数を示すデジタル値をスイッチ７０７に加えるとともに、スイッチ７０７をＢ側に切換える。これにより、ＤＡ変換器７０８を通じてＶＣＸＯ７０９に、いままで同期信号が端子７０１に加えられていた時と同じ周波数を生成させる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−９３９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前述のように、ゲンロックの後、電源がオフされた場合、それぞれのカメラのタイムコードがずれてしまう。そのため、複数のカメラで記録した映像信号を、タイムコードを参照して編集する場合に、タイムコードに適宜オフセットを付ける必要が生じて面倒となってしまう課題があった。
【００１０】
本発明は、前記の様な問題を解決し、外部の同期信号にクロックを同期させた後、電源がオフされた場合でも、電源オン時に、タイムコードを精度よく合わせることが可能な装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る信号処理装置の構成は、入力される制御信号に対応した周波数のクロックを生成するクロック生成手段と、前記クロックに基づいて、同期信号を生成するタイミング生成手段と、前記同期信号に応じて動画信号を処理する処理手段と、前記クロックに基づいて、前記動画信号のフレームに同期したフレームパルスを生成するフレームカウンタと、外部から基準信号とタイムコードとを入力する入力手段と、前記入力手段により前記基準信号が入力されている場合に、前記基準信号と前記同期信号との位相差に対応した信号を前記制御信号として前記クロック生成手段に出力すると共に前記位相差に対応した信号を記憶し、前記入力手段により前記基準信号が入力されていない場合に、前記記憶した信号を前記制御信号として前記クロック生成手段に出力すると共に、前記入力手段によりタイムコードが入力されていない場合に、前記フレームパルスに応じて前記タイムコードを更新する制御手段とを備え、前記制御手段は、電源オフの指示に応じて、前記タイミング生成手段及び前記処理手段に対する電力供給を停止して、前記記憶した信号を前記制御信号として前記クロック生成手段に出力すると共に、前記電源オフの指示の後も前記クロック生成手段、前記フレームカウンタ及び前記制御手段への電力供給を継続し、前記フレームカウンタからのフレームパルスに応じてタイムコードを更新し、電源オンの指示に応じて、前記タイミング生成手段及び前記処理手段に対する電力供給を開始すると共に、前記前記フレームカウンタからのフレームパルスを前記タイミング生成手段に出力して、前記フレームパルスと前記同期信号とを同期させる。
【発明の効果】
【００１２】
外部の同期信号にクロックを同期させた後、電源がオフされた場合でも、電源オン時に、タイムコードを精度よく合わせることが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態における信号処理装置の構成を示す図である。
【図２】タイミング生成部の構成を示す図である。
【図３】サイン波生成部におけるデータのビット配分を示す図である。
【図４】フレームカウンタの動作を説明する図である。
【図５】ＶＣＸＯの特性を説明する図である。
【図６】システムコントローラの動作を示すフローチャートである。
【図７】従来の構成を示す図である。
【発明を実施するための形態】
【００１４】
本発明の実施形態における信号処理装置の構成を、図１を用いて説明する。図１において、１０１はレンズ、１０２は撮像素子、１０３はＣＤＳ・ＡＤ、１０４は色分離部、１０５はホワイトバランス設定部、１０６はＡＧＣ、１０７はニー・ガンマ補正部、１０８はマトリクス、１０９は描画部である。また、１１０、１１１はスイッチ、１１２はＤＡ変換器、１１３は液晶パネルである。また、１１４はデジタル出力処理部、１１５はアンプ、１１６はデジタル出力端子、１１７はメモリ、１１８は圧縮・伸張部、１１９は記録用フラッシュメモリ、１２０は外部同期入力端子、１２１はタイミング生成部である。また、１２２はシステムコントローラである。システムコントローラは、マイクロコンピュータ（ＣＰＵ）、メモリなどを有する。また、不図示の操作スイッチからの電源オンの指示、或いは、電源オフの指示がシステムコントローラ１２２に出力される。また、操作スイッチからの、記録開始、停止、或いは、モード変更等の各種の指示がシステムコントローラ１２２に出力される。システムコントローラ１２２は、電源オン、オフの指示に応じて、信号処理装置の各部に対する、不図示の電源部からの電力供給を制御する。
【００１５】
被写体を撮影した画像はレンズ１０１を通り撮像素子１０２上に結像する。撮像素子１０２は結像した画像を電気信号に変換し、結果をＣＤＳ・ＡＤ１０３に加える。ＣＤＳ・ＡＤ１０３は加えられた撮像素子の信号を、低域ノイズを除去しつつ多値のデジタル信号に変換し、結果を色分離部１０４に加える。
【００１６】
色分離部１０４は撮像素子１０２の各画素上に貼られている色フィルタの配置に基づきＲＧＢの３原色を分離し、結果をホワイトバランス設定手段１０５に加える。ホワイトバランス設定部１０５は得られたＲＧＢの３原色信号から白やグレーに近い部分を検出し、当該部分が無彩色になるように色バランスを調整することでホワイトバランスを取り、結果をＡＧＣ１０６に加える。
【００１７】
ＡＧＣ１０６は、画像の輝度が所望の値になるように、ゲインを調整、あるいは図示しないレンズの絞りモーターを駆動することでゲインを調整し、結果をニー・ガンマ補正部１０７に加える。ニー・ガンマ補正部１０７は、加えられた画像信号にニー補正・ガンマ補正を施し、結果をマトリクス１０８に加える。マトリクス１０８は、加えられたＲＧＢ信号に演算を施すことにより、輝度信号Ｙと２つの色差信号Ｐｂ・Ｐｒを算出し、結果を描画手段１０９とスイッチ１１０に加える。
【００１８】
スイッチ１１０は、システムコントローラ１２２で切換えられ、記録時はＲ側に切換えられることで、撮影された動画信号がメモリ１１７に一旦蓄えられ、圧縮・伸張部１１８でＭＰＥＧ２やＡＶＣＨＤ（Ｈ．２６４）などの方式に従い圧縮される。圧縮された動画信号は記録媒体であるフラッシュメモリ１１９に記録される。また、後述のように、システムコントローラ１２２からのタイムコードが動画信号に付加されて記録される。また、描画部１０９に加えられた動画信号は、電池残量や記録残量、記録中マークや中央マークなどのオンスクリーン表示を重畳され、結果がスイッチ１１１に加えられる。
【００１９】
スイッチ１１１はスイッチ１１０に連動している。記録時はＲ側に切換えられることで、オンスクリーン表示を重畳された画像信号がＤＡＣ１１２とデジタル出力処理手段１１４に加えられる。ＤＡＣ１１２は加えられた画像信号をアナログ信号に変換し、液晶パネル１１３に表示させる。デジタル出力処理部１１４はＳＤＩ（シリアルデジタルインターフェース）やＨＤＭＩ（登録商標）などのデジタルインターフェース規格に従った処理を行い、アンプ１１５を介して出力端子１１６にデジタル画像を出力する。
【００２０】
再生時は、スイッチ１１０、１１１はＰ側に切換えられる。フラッシュメモリ１１９から読み出された画像信号が、圧縮・伸張手段１１８で伸張され、メモリ１１７に記憶される。その後、メモリ１１７からの動画信号がスイッチ１１０、１１１を経由して、ＤＡＣ１１２とデジタル出力処理部１１４に加えられ、液晶パネル１１３に表示、出力端子１１６に出力される。
【００２１】
また、端子１２０に外部から、複数のビデオカメラを使う際に、同期を合わせるための基準として、外部同期が加えられる。タイミング生成部１２１は、端子１２０から外部同期が加えられた場合は当該同期信号に従い、加えられない場合は自走で内部同期信号を発生させて信号処理装置の全体のタイミングを制御するための同期信号を発生させる。
【００２２】
タイミング生成部１２１を、図２を用いて詳しく説明する。図２において、１２０は外部同期入力端子、２０２は同期分離部、２０３はＳＭＰＴＥ  １２Ｍ−１に準拠のタイムコード入力端子、２０４は位相比較器、２０５はループフィルタ、２０６はスイッチである。また、２０７はサイン波生成部、２０８は位相比較器、２０９はＴＣＸＯ（温度補償水晶発振器）、２１０は比較信号生成部、２１１はタイムコード解析部、２１２はＤＡ変換器、２１３はＶＣＸＯ（電圧制御水晶発振器）である。また、２１４はタイミング生成部、２１５はフレームカウンタ、２１６はスイッチ、２１７はデコーダである。
【００２３】
端子１２０に加えられた外部同期信号（基準信号）は、同期分離部２０２で同期分離され、分離された水平同期信号が位相比較器２０４に加えられる。また、外部同期信号が加えられているかどうかの検出信号がシステムコントローラ１２２に加えられる。端子２０３に加えられたバイフェーズ変調されたタイムコード信号は、タイムコード解析部２１１でデコードされ、結果がシステムコントローラ１２２に加えられる。このように外部同期信号とそれに同期したタイムコードを複数の装置に同時に加えることで、加えられた機器全ての同期とタイムコードを合わせる。また、システムコントローラ１２２は、端子２０３からのタイムコードの入力が無い場合、フレームカウンタ２１５からのフレームパルスに応じて、タイムコードの値を更新する。
【００２４】
位相比較器２０４のもう一方の入力には、後述するタイミング生成部２１４が出力した水平同期信号が加えられており、それらの位相比較結果がループフィルタ２０５に加えられる。ループフィルタ２０５は係数器２５１、２５２、加算器２５３・２５６、リミッタ２５４、レジスタ２５５で構成される。係数器２５１を経て加算器２５６に至るゲイン系のパスと、係数器２５２から加えられて加算器２５３、リミッタ２５４、レジスタ２５５で構成される積分系のパスとが加算器２５６で加えられることで、ループフィルタを構成している。
【００２５】
ループフィルタ２０５のレジスタ２５５に蓄えられた積分値が、システムコントローラ１２２から読み出せるように構成されている。積分系のレジスタ２５５には、ＰＬＬループがロックしている際に、外部から入力された同期信号の周波数誤差の平均値が蓄えられる。そのため、レジスタ２５５を読み出すことにより、外部同期信号の周波数誤差をシステムコントローラ１２２で把握することができる。積分系のパスを保持するレジスタなので、読み出される数値は急変することは無く、安定している。
【００２６】
ループフィルタ２０５の出力はスイッチ２０６に加えられる。スイッチ２０６のもう一方の入力には、システムコントローラ１２２からの設定値が加えられており、システムコントローラ１２２によって切り替えられる。スイッチ２０６の出力は、クロック周波数の制御信号としてサイン波生成部２０７に加えられる。サイン波生成部２０７は加えられた入力値に従った周波数のサイン波を発生し、結果を位相比較部２０８に加える。具体的にはサイン波生成部２０７は、加算器２８１、２８２、レジスタ２８３、サイン波テーブル２８４で構成されている。また、サイン波生成部２０７のクロック端子には、ＴＣＸＯ２０９の出力がクロックとして加えられている。ＴＣＸＯ２０９は温度補償された水晶発振器であり、温度変化の影響をほとんど受けずに決められた周波数のクロックを発生し、サイン波生成部２０７に与える。ＴＣＸＯの温度に対する周波数変化は、例えば周囲温度が−３０度〜８５度で±１ｐｐｍ程度である。ここでは２６ＭＨｚのクロックを生成するＴＣＸＯを使用するものとする。
【００２７】
加算器２８１、２８２の具体的なビット配分を、図３を用いて説明する。３０１がレジスタ２８３から加算器２８１に加えられている数値であり、ここでは図のように３１ビット幅であるとする。入力値は３０２に示すように符号無し１１ビットの数値であり、対応する数値の無い上位ビットは０詰めして加算する。さらに加算器２８２にて定数を加算する。ここでは定数は８７１０２２３（図３の３０３に示すように１６進数で８４Ｅ８４Ｆ）とし、結果の３０４でレジスタ２８３を更新する。加算で生じた３１ビットを越えるオーバーフローは無視する。
【００２８】
そして３０５に示す加算結果３０４の上位８ビットをサインテーブルに加えて、加えた０〜２５５の８ビット値で１周期となるサイン波形を発生させる。３１ビットのレジスタ２８３が一巡する周期は、サイン波生成部２０７に加えられている入力値３０２をｘとすると、２＾３１÷（８７１０２２３＋ｘ）÷２６ｅ６となる。サインテーブルから出力されるサイン波の周波数は、その逆数で（１）式のように表わすことができる。
【００２９】
周波数＝２６ｅ６×（８７１０２２３＋ｘ）÷２＾３１…（１）
加えた０〜２０４７の１１ビットの入力値により、上記（１）式で表わされる周波数のサイン波を発生し、温度特性はＴＣＸＯ２０９の特性で定まるフルデジタルの安定したサイン波発振器を構成している。具体的な周波数は以下の通りである。
【００３０】
ｘ＝０    周波数＝１０５．４５６３６ｋＨｚ（−１１７ｐｐｍ）
ｘ＝１０２４     周波数＝１０５．４６８７５ｋＨｚ（０ｐｐｍ）
ｘ＝２０４７     周波数＝１０５．４８１１４ｋＨｚ（＋１１７ｐｐｍ）
サイン波生成部２０７の出力は位相比較部２０８に加えられる。位相比較部２０８のもう一方の端子には、後述する比較信号生成部２１０からのサイン波が加えられており、位相比較部２０８は、加えられた２つのサイン波の位相を比較し、位相差に応じた値を生成しＤＡ変換器２１２に加える。具体的には位相比較手段２０８は乗算器と低域通過フィルタで構成されている。二つのサイン波を乗算して、以下の積和の公式（２）により生成される位相差に関係する差の成分ｃｏｓ（α−β）と位相和に関係する成分ｃｏｓ（α＋β）のうち、後者を低域通過フィルタで除去する。これにより、位相差に関係する成分のみを抽出し、結果をＤＡ変換器２１２に出力する。
【００３１】
ｓｉｎαｓｉｎβ＝−１／２｛ｃｏｓ（α＋β）−ｃｏｓ（α−β）｝…（２）
ＤＡ変換器２１２は加えられたデジタルデータに応じたアナログ電圧を生成し、結果をＶＣＸＯ２１３に加える。ＶＣＸＯ２１３は電圧制御水晶発振器であり、加えられた電圧に応じて発振周波数を、例えば±１５０ｐｐｍ程度、可変させることが可能な水晶発振器である。ここではＶＣＸＯ２１３の中心周波数は２７ＭＨｚであるとする。ＶＣＸＯ２１３の発生したクロックは、信号処理装置のマスタークロックとして用いられるとともに、比較信号生成部２１０、タイミング生成部２１４、フレームカウンタ２１５に加えられる。
【００３２】
比較信号生成部２１０は、加えられた２７ＭＨｚのＶＣＸＯ出力を８ビットのカウンタで計数し、その結果である０〜２５５の数値をサイン波テーブルに加えることで、０〜２５５で１周期となるサイン波形を発生させる。２７ＭＨｚ±１５０ｐｐｍの出力を２５６分周しているので、生成されるサイン波の周波数は、１０５．４６８７５ｋＨｚ±１５０ｐｐｍとなる。当該サイン波を位相比較部２０８のもう一方の入力端子に加える。
【００３３】
ループフィルタ２０５の出力を、サイン波生成部２０７に加えることで、温度補償された１０５ｋＨｚ程度のサイン波を発生させ、位相比較器２０８に加える。位相比較器２０８の出力はＤＡ変換器２１２でアナログ信号に変換されてＶＣＸＯ２１３を制御する。ＶＣＸＯ２１３の生成したクロックは、比較信号生成部２１０で分周され、低周波に変換されて位相比較手段２０８で位相ロックする、というフィードバックループを構成している。
【００３４】
ループフィルタ２０５の出力を、サイン波生成部２０７に加えてＴＣＸＯで安定した低周波のサイン波を発生させ、それに位相ロックするようにＶＣＸＯ２１３を制御させる。これにより、結果的に、ＶＣＸＯにＴＣＸＯ並みの温度補償を持たせ、しかも式（３）に従うような直線性を持たせ、個々のＶＣＸＯによる中心周波数のばらつきを無くすことができる。
【００３５】
ＶＣＸＯ２１３の発振周波数ＦＶＣＸＯ＝サイン波生成手段２０７の発生周波数×比較信号生成手段２１０の分周数…（３）
ここで、端子１２０より外部同期が入力されている時に、スイッチ２０６をＡ側に倒した状態で、ループフィルタ２０５のレジスタ２５５に蓄えられた積分値をシステムコントローラ１２２で定期的に読み出しておく。端子１２０からケーブルが引き抜かれ、外部同期が無くなった場合、システムコントローラ１２２は、外部同期が加えられていた際に読み出したレジスタ２５５の積分値をスイッチ２０６に出力し、スイッチ２０６をＢ側に切り替える。これにより、外部同期が入力されていた時の周波数を保持することができ、温度や電圧変動の影響を受けることなく、ＴＣＸＯの精度で定まるようになり、格段に精度良くタイムコードの連続性を保つことができる。
【００３６】
本実施形態において、サイン波生成部２０７に入力されるデジタル値ｘに相関のある周波数を出力する様子を、図５を用いて説明する。図５では横軸が与えられたデジタル値ｘであり、例えば符号なし１１ビットである０〜２０４７である。縦軸が生成される周波数であり、例えば±１１７ｐｐｍである。点線で示された５０１が図７における９１０の特性を示し、ＶＣＸＯの裸特性から中心付近では感度（Δ周波数／Δ電圧）が高く、上下限に近い±１１７ｐｐｍ付近ではグラフが寝てきている。また、温度変化などの外的要因で発振周波数が、例えば５０１’に示すようにずれてしまうことがある。このようなずれは、水晶片の機械的な特性を用いて周波数を可変しているＶＣＸＯではある程度仕方がないことである。図７のスイッチ９０７をＡ側に倒した場合に構成されるループが閉じている状態では、フィードバックループによって補償されるので問題にはならない。スイッチ９０７がＢ側に倒された場合は、フィードバックループがオープンになり、５０１から５０１’のような特性の変化はそのまま発振周波数のずれになってしまう。
【００３７】
図２の２９１の点線部分の特性を図５の５０２に示す。これは式（４）の式をグラフ化したものであり、特性は直線となり、ＴＣＸＯがクロックを生成しているので温度の影響はほとんど受けない。２９１に内蔵されたＶＣＸＯ２１３は、単体特性は従来同様に若干曲っており、温度の影響も受ける。本実施形態では、加えられた入力デジタル値ｘからＴＣＸＯのクロックを基準に低周波のサイン波形Ｓを作り、それとＶＣＸＯ２１３出力をＮ分周したサイン波Ｒとを位相ロックさせる。結果的にＶＣＸＯの発振周波数がＳ×Ｎとなるように、フィードバック制御させることにより、ＶＣＸＯ２１３の特性の上記曲がりや温度に対する影響はフィードバック補償され、入力ｘに比例した周波数Ｆが出力できる。
【００３８】
タイミング生成部２１４は、ＶＣＸＯ２１３が出力する２７ＭＨｚのクロックを分周することで、水平同期信号（ＨＤ）と垂直同期信号（ＶＤ）を生成し、信号処理装置の各部に出力するとともに、デコーダ２１７に加える。フレームカウンタ２１５はＶＣＸＯ２１３が出力する２７ＭＨｚのクロックを分周して、１フレームに１回、定められた位置、例えばフレームの先頭でパルスを発生し、システムコントローラ１２２に割り込み信号として出力する。また、フレームカウンタ２１５は、システムコントローラ１２２で制御されるスイッチ２１６を介して、後述するタイミングでタイミング生成部２１４に対し、リセット信号としてのパルスを出力する。デコーダ２１７は、加えられた水平同期信号（ＨＤ）と垂直同期信号（ＶＤ）を用いてフレームのあらかじめ定められた位置、例えばフレームの先頭を検出する。そして、その結果をフレームカウンタ２１５に加えることでタイミング生成部２１４とフレームカウンタ２１５との同期を取る。
【００３９】
続いて、電源オフ時のタイミングとタイムコードの維持と電源再投入時の動作について説明する。電源オフ中にタイムコードを精度良く継続させる所定のモード（以下「タイミング継続モード」と呼ぶ）を設ける。当該モード時は、図２のタイミング生成部２１４を含む信号処理装置の各部と同期分離部２０２、位相比較部２０４、ループフィルタ２０５については、電源オフの指示により、電力の供給を停止する。一方、システムコントローラ１２２を含む図２の残りの部分は、電源オフの指示の後も電力供給を継続させる。ただし、システムコントローラ１２２におけるＣＰＵをスリープモードにさせる等により、省電力を図ることも可能である。
【００４０】
初期電源オンからタイミング継続モードを経由した場合の関連各部の動作とそのタイミングについて、図４を用いて説明する。図４において、横軸は時間であり、４０１は初期電源オン、４０２は電源オフ、４０３は電源が再投入されたタイミングをそれぞれ示している。４０４はタイミング生成手段２１４が出しているフレームタイミング（例えばフレームの先頭タイミング）を示し、４０５はフレームカウンタ２１５が出しているフレームタイミングを示している。
【００４１】
４０６は、初期電源オンで回路が立ち上がり、スタートしたフレームタイミングを示し、それ以降４０２のタイミングまで、一定の間隔でフレームタイミングが出ている様子を示している。４０６の次のフレームタイミングでフレームカウンタ４０５にデコーダ２１７を経由して同期が取られ、これ以降、フレームカウンタ４０５も、タイミング生成手段２１４と同じタイミングで同期して動くようになる。フレームカウンタ４０５は１フレームに１回のパルスを発生し、通常はＯＦＦしているスイッチ２１６とシステムコントローラ１２２に加える。システムコントローラ１２２は加えられた１フレームに１回のパルスを用いて、タイムコードをカウントアップさせる。
【００４２】
次に４０２で、前記の様に信号処理装置の各部やタイミング生成部２１４への電力供給が停止される。一方、フレームカウンタ４０５は、フレームタイミングの計測を継続する。また、電源オフの指示の後、フレームカウンタ２１５からシステムコントローラ１２２に対して、割り込みパルスが出力される。システムコントローラ１２２は、この割り込み信号により、タイムコードのカウントを行う。そのため、電源オフ中であっても、タイムコードのカウントが継続して行われる。
【００４３】
４０３でタイミング継続モードが終了し、ユーザにより電源ボタンがオンされると、システムコントローラ１２２は、スイッチ２１６を所定の時間閉じる。例えば、電源オンの指示の後、１フレーム期間、スイッチ２１６を閉じる。これにより、フレームカウンタ２１５からタイミング生成部２１４に対し、フレームパルスが供給される。タイミング生成部２１４は、フレームカウンタ２１４からのフレームパルスにより、ＨＤとＶＤのタイミングをリセットし、ＶＣＸＯ２１３が出力する２７ＭＨｚのクロックを分周する処理を開始する。これにより、ＨＤとＶＤのタイミングが再設定される。
【００４４】
タイミング生成部２１４がマスターのカウンタなので、スイッチ２１６は通常はオフされており、電源オンの指示により、タイミング継続モードが終了した時にだけ閉じられる。これらの動作により、電源オフの期間の前後でフレームタイミングとタイムコードは継続される。その元となるＶＣＸＯ２１３の生成するマスタークロックは、ＴＣＸＯ２０９で精度が保たれているので、電源オフ・オンを経由しても、格段に精度良くタイムコードの連続性を保つことができる。
【００４５】
システムコントローラ１２２の処理を、図６に示すフローチャートを用いて説明する。システムコントローラ１２２は、内部のメモリに記憶された値を、スイッチ２０６に出力する（Ｓ６０１）。なお、本実施形態では、出荷直後、或いは、所定のリセット処理により、システムコントローラ１２２の内部のメモリには、中心の周波数、例えば２７ＭＨｚちょうどに相当する値が記憶される。次に、スイッチ２０６をＢ側に切り替える（Ｓ６０２）。そして、外部からの基準同期信号が入力されているか否かを判別する（Ｓ６０３）。基準同期信号が入力されている場合、システムコントローラ１２２は、スイッチ２０６をＡ側に切り替え（Ｓ６０４）、レジスタ２５５の出力を所定の周期で読み出し、内部のメモリに記憶する（Ｓ６０５）。また、Ｓ６０３で、外部からの基準同期信号が入力されていない場合、システムコントローラ１２２は、メモリに記憶された値をスイッチ２０６に出力し（Ｓ６１５）、スイッチ２０６をＢ側に切り替える（Ｓ６１６）。
【００４６】
次に、システムコントローラ１２２は、ユーザにより電源オフの指示があったか否かを判別する（Ｓ６０６）。電源オフの指示がない場合は、Ｓ６０３に戻る。一方、電源オフの指示があった場合、システムコントローラ１２２は、メモリに記憶された値をスイッチ２０６に出力し（Ｓ６０７）、スイッチ２０６をＢ側に切り替える（Ｓ６０８）。そして、前述の様に、図２の一部の構成を除いて、信号処理装置の各部に対する電力供給を停止する（Ｓ６０９）。その後、フレームカウンタ２１５からのフレームパルスが入力されたか否かを判別し（Ｓ６１０）。フレームパルスが入力された場合、タイムコードを更新する（Ｓ６１１）。
【００４７】
また、フレームパルスが入力されない場合、システムコントローラ１２２は、ユーザから電源オンの指示があったか否かを判別する（Ｓ６１２）。電源オンの指示が無い場合はＳ６１０に戻る。電源オンの指示があった場合、システムコントローラ１２２は、電力供給を停止していた各部への電力供給を開始する（Ｓ６１３）。そして、所定期間、スイッチ２１６を閉じて、フレームカウンタ２１５からのフレームパルスをタイミング生成部２１４に供給させる（Ｓ６１４）。そして、Ｓ６０３に戻る。
【００４８】
以上述べてきたように、本実施形態によれば、外部からの基準同期信号に対してクロックを同期させたのち、電源をオフした場合であっても、再度電源をオンした場合に、タイムコードの連続性を保つことができる。
【００４９】
そのため、複数の装置で記録した映像信号を後で編集する際にも、フレームずれによる編集のしにくさを解消できる。
【符号の説明】
【００５０】
１０１  レンズ、１０２  撮像素子、１０３  ＣＤＳ・ＡＤ、１０４  色分離部、
１０５  ホワイトバランス設定部、１０６  ＡＧＣ、１０７  ニー・ガンマ補正部、
１０８  マトリクス、１０９  描画部
【図１】
2015233262.tif 000003
【図２】
2015233262.tif 000004
【図３】
2015233262.tif 000005
【図４】
2015233262.tif 000006
【図５】
2015233262.tif 000007
【図６】
2015233262.tif 000008
【図７】
2015233262.tif 000009