(57)【要約】【課題】複数の参照電圧の傾きのバラツキやオフセット誤差による変換エラーを確実に抑止する。【解決手段】本発明のＡＤ変換回路は、画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成されるように前記アップスロープ及び前記ダウンスロープを生成するスロープ生成部３０６と、画素回路から出力された画素出力値と前記アップスロープ又は前記ダウンスロープの参照電圧とが一致した時点での前記第１又は第２のカウンタのカウント値を取得する変換カウンタ３１０と、を備える。【選択図】図４
2015128258.tif 000002
【特許請求の範囲】
【請求項１】
画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成されるように前記アップスロープ及び前記ダウンスロープを生成するスロープ生成部と、
画素回路から出力された画素出力値と前記アップスロープ又は前記ダウンスロープの参照電圧とが一致した時点での前記第１又は第２のカウンタのカウント値を取得するＡＤ変換部と、
を備えることを特徴とする、ＡＤ変換回路。
【請求項２】
前記アップスロープと前記ダウンスロープのクロスポイントにおける前記第１のカウンタ及び前記第２のカウンタの一方のカウント値に基づいて他方のカウント値を補正する補正部を更に備えることを特徴とする、請求項１に記載のＡＤ変換回路。
【請求項３】
前記スロープ生成部は、前記アップスロープの始点と前記ダウンスロープの始点とを一致させて前記アップスロープ及び前記ダウンスロープを生成することを特徴とする、請求項１に記載のＡＤ変換回路。
【請求項４】
画素回路から出力された画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成されるように前記アップスロープ及び前記ダウンスロープを生成するステップと、
画素出力値と前記アップスロープ又は前記ダウンスロープの参照電圧とが一致した時点での前記第１又は第２のカウンタのカウント値を取得するステップと、
を備えることを特徴とする、ＡＤ変換方法。
【請求項５】
前記アップスロープと前記ダウンスロープのクロスポイントにおける前記第１のカウンタ及び前記第２のカウンタの一方のカウント値に基づいて他方のカウント値を補正するステップを更に備えることを特徴とする、請求項４に記載のＡＤ変換方法。
【請求項６】
前記スロープを生成するステップにおいて、前記アップスロープの始点と前記ダウンスロープの始点とを一致させて前記アップスロープ及び前記ダウンスロープを生成することを特徴とする、請求項４に記載のＡＤ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換回路及びＡＤ変換方法に関する。
【背景技術】
【０００２】
従来、高速ＡＤ変換を実現するために、異なる電圧レベルの複数の参照電圧のスロープを用い高速化を検討されたものがある。例えば、特許文献１には、異なるスロープを持つ低解像度のＡＤＣにより得られたサンプリング値を合算することで雑音を抑制し、正確な変換値を得る技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−０７１８２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、異なる電圧レベルの複数のスロープを用いた場合、複数の参照電圧の傾きのバラツキやオフセット誤差によるＡＤ変換のエラーが大きな問題となっている。
【０００５】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、複数の参照電圧の傾きのバラツキやオフセット誤差による変換エラーを確実に抑止することが可能な、新規かつ改良されたＡＤ変換回路及びＡＤ変換方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある観点によれば、画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成されるように前記アップスロープ及び前記ダウンスロープを生成するスロープ生成部と、画素回路から出力された画素出力値と前記アップスロープ又は前記ダウンスロープの参照電圧とが一致した時点での前記第１又は第２のカウンタのカウント値を取得するＡＤ変換部と、を備えるＡＤ変換回路が提供される。この構成によれば、画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成される。クロスポイントにおいて第１のカウンタのカウント値と第２のカウンタのカウンタ値を一致させることで、アップスロープとダウンスロープとの間のオフセット誤差を考慮して高精度なＡＤ変換を実現することが可能となる。
【０００７】
前記アップスロープと前記ダウンスロープのクロスポイントにおける前記第１のカウンタ及び前記第２のカウンタの一方のカウント値に基づいて他方のカウント値を補正する補正部を更に備える。この構成によれば、クロスポイントにおける第１のカウンタ及び第２のカウンタの一方のカウント値に基づいて他方のカウント値が補正されるため、クロスポイントにおける第１のカウンタのカウント値と第２のカウンタのカウンタ値を一致させることができ、アップスロープとダウンスロープとの間のオフセット誤差を考慮して高精度なＡＤ変換を実現することが可能となる。
【０００８】
また、前記スロープ生成部は、前記アップスロープの始点と前記ダウンスロープの始点とを一致させて前記アップスロープ及び前記ダウンスロープを生成する。この構成によれば、アップスロープの始点とダウンスロープの始点とが一致した状態でアップスロープ及びダウンスロープが生成されるためアップスロープとダウンスロープとの間にオフセット誤差が生じることを確実に抑止できる。
【０００９】
上記課題を解決するために、本発明のある観点によれば、画素回路から出力された画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成されるように前記アップスロープ及び前記ダウンスロープを生成するステップと、画素出力値と前記アップスロープ又は前記ダウンスロープの参照電圧とが一致した時点での前記第１又は第２のカウンタのカウント値を取得するステップと、を備えるＡＤ変換方法が提供される。この構成によれば、画素出力値の参照電圧が第１のカウンタのカウント値のアップカウントに応じて増加するアップスロープと、画素出力値の参照電圧が第２のカウンタのカウント値のダウンカウントに応じて減少するダウンスロープと、の間にクロスポイントが形成される。クロスポイントにおいて第１のカウンタのカウント値と第２のカウンタのカウンタ値を一致させることで、アップスロープとダウンスロープとの間のオフセット誤差を考慮して高精度なＡＤ変換を実現することが可能となる。
【００１０】
前記アップスロープと前記ダウンスロープのクロスポイントにおける前記第１のカウンタ及び前記第２のカウンタの一方のカウント値に基づいて他方のカウント値を補正するステップを更に備える。この構成によれば、クロスポイントにおける第１のカウンタ及び第２のカウンタの一方のカウント値に基づいて他方のカウント値が補正されるため、クロスポイントにおける第１のカウンタのカウント値と第２のカウンタのカウンタ値を一致させることができ、アップスロープとダウンスロープとの間のオフセット誤差を考慮して高精度なＡＤ変換を実現することが可能となる。
【００１１】
前記スロープを生成するステップにおいて、前記アップスロープの始点と前記ダウンスロープの始点とを一致させて前記アップスロープ及び前記ダウンスロープを生成する。この構成によれば、アップスロープの始点とダウンスロープの始点とが一致した状態でアップスロープ及びダウンスロープが生成されるためアップスロープとダウンスロープとの間にオフセット誤差が生じることを確実に抑止できる。
【発明の効果】
【００１２】
本発明によれば、複数の参照電圧の傾きのバラツキやオフセット誤差による変換エラーを確実に抑止することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】複数のスロープを用いたＡＤ変化の手法を示す模式図である。
【図２】本実施形態によるスロープを示す特性図である。
【図３】フレーム単位での読み出しシーケンスを示す模式図である。
【図４】クロスポイントを減らすためのＡＤ変換回路を示す模式図である。
【図５】図４のＡＤ変換回路３００による補正例を示す模式図である。
【発明を実施するための形態】
【００１４】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１５】
最初に、本実施形態に係るＡＤ変換回路を説明する前提として、複数のスロープを用いたＡＤ変換の手法について説明する。図１は、複数のスロープを用いたＡＤ変化の手法を示す模式図である。
【００１６】
図１（ａ）及び図１（ｂ）において、上段の図は、縦軸の画素値（アナログ値）に対して設定された４つのスロープ５００，５０２，５０４，５０６を示している。また、下段の図は、４つのスロープ５００，５０２，５０４，５０６に対してそれぞれ設定された４つのカウンタ６００，６０２，６０４，６０６の値を示している。例えば、スロープ５０２に対応する画素値ｖ（アナログ値）をＡＤ変換する際には、始点Ｐ２から終点Ｐ３に向かってスロープ５０２の参照電圧Ｖｒｅｆ２（アナログ値）を変化させながら参照電圧Ｖｒｅｆ２と画素値ｖを比較していく。同時に、スロープ５０２に対応するカウンタ６０２をカウントアップしていく。そして、スロープ５０２の参照電圧Ｖｒｅｆ２と画素値ｖが一致した時点でラッチ信号を出力し、この時点でのカウンタ６０２のカウント値“２２”を画素値ｖのＡＤ変換値とする。
【００１７】
図１（ａ）に示す構成によれば、複数のスロープ５００，５０２，５０４，５０６を設けることにより、スロープが１つである場合と比較して１／４の時間で参照電圧との比較を行うことができ、ＡＤ変換の高速化を図ることができる。
【００１８】
図１（ａ）は、複数のスロープが同じ傾きで構成され、オフセット誤差も生じていない場合を示している。つまり、図１（ａ）に示す各スロープ５００，５０２，５０４，５０６の傾きは全て同一である。また、スロープ５００の終点Ｐ１とスロープ５０２の始点Ｐ２の電圧値は同一である。また、スロープ５０２の終点Ｐ３とスロープ５０４の始点Ｐ４の電圧値は同一であり、スロープ５０４の終点Ｐ５とスロープ５０６の始点Ｐ６の電圧値は同一である。従って、スロープ５００，５０２，５０４，５０６にオフセット誤差は生じていない。
【００１９】
図１（ａ）に示すような理想的なスロープが構成されていれば、複数の参照電圧の傾きのバラツキやオフセット誤差による変換エラーは発生せず、理想的な高速ＡＤ変換が可能である。
【００２０】
しかしながら、図１（ａ）に示すような理想的なスロープが現実に構成されることは稀であり、図１（ｂ）に示すように各スロープ５００，５０２，５０４，５０６の傾きにバラツキが生じることが多い。また、図１（ｂ）に示すように、各スロープ５００，５０２，５０４，５０６のオフセットにもバラツキが生じることが多い。
【００２１】
図１（ｂ）に示す例では、各スロープ５００，５０２，５０４，５０６のオフセットにバラツキが生じた結果、スロープ５００の終点Ｐ１とスロープ５０２の始点Ｐ２の電圧値は一致していない。また、スロープ５０２の終点Ｐ３とスロープ５０４の始点Ｐ４の電圧値は一致しておらず、スロープ５０４の終点Ｐ５とスロープ５０６の始点Ｐ６の電圧値も一致していない。
【００２２】
従って、図１（ｂ）に示すスロープ５００，５０２，５０４，５０６では、傾き、及びオフセットにバラツキが生じている結果、変換エラーが発生することになる。例えば、スロープ５０２を例に挙げると、図１（ｂ）のスロープ５０２は図１（ａ）のスロープ５０２よりも傾きが緩く、上側（高電圧側）にシフトしている。従って、図１（ａ）と同様に画素値ｖをＡＤ変換すると、本来は値“２２”が出力されるにも関わらず、値“２４”が出力されてしまい、変換エラーが生じてしまう。
【００２３】
本実施形態では、各スロープの傾き、オフセット等のバラツキによる変換誤差を補正し、高速ＡＤ変換の変換精度を大幅に向上させる。図２は、本実施形態によるスロープ１００，１０２，１０４，１０６を示す特性図である。一例として、本実施形態では、参照電圧の奇数番（Ｖｒｅｆ１，Ｖｒｅｆ３）をアップ（Ｕｐ）カウントし、偶数番（Ｖｒｅｆ２，Ｖｒｅｆ４）をダウン（Ｄｏｗｎ）カウントするスロープを生成する。すなわち、奇数番の参照電圧Ｖｒｅｆ１，Ｖｒｅｆ３は、スロープ１００，１０４を用いてアップカウントし、偶数番の参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４は、スロープ１０２，１０６を用いてダウンカウントする。図２の下段の図は、４つのスロープ１００，１０２，１０４，１０６に対してそれぞれ設定された４つのカウンタ２００，２０２，２０４，２０６の値を示している。
【００２４】
このように構成することで、スロープ１００，１０４はカウントに伴って参照電圧Ｖｒｅｆ１，Ｖｒｅｆ３が増加するスロープとなり、スロープ１０２，１０６はカウントに伴って参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４が低下するスロープとなる。これにより、スロープ１００とスロープ１０２に交点（クロスポイント）Ｐ１１が設けられ、スロープ１０２とスロープ１０４に交点（クロスポイント）Ｐ１２が設けられ、スロープ１０４とスロープ１０６に交点（クロスポイント）Ｐ１３が設けられる。
【００２５】
そして、各スロープのバラツキを補正するためにカウント値をオフセットして補正するようにする。図２（ａ）において、各スロープ１００，１０２，１０４，１０６が交わるクロスポイントＰ１１，Ｐ１２，Ｐ１３でのカウンタ値は同じ値であるべきである。図２（ａ）に示すように、理想的なクロスポイントとは異なる位置で各スロープが交差した場合は、誤差が生じていると判断し、クロスポイントでのカウンタ値の誤差を検出してカウンタ値そのものを図２（ｂ）に示すように補正する。
【００２６】
より詳細には、交点Ｐ１１でのスロープ１００によるＡＤ変換値とスロープ１０２によるＡＤ変換値は同一となることから、カウンタ２０２の値を交点Ｐ１１でのカウンタ２００の値に基づいて補正する。同様に、交点Ｐ１２でのスロープ１０２によるＡＤ変換値とスロープ１０４によるＡＤ変換値は同一となることから、カウンタ２０４の値を交点Ｐ１２でのカウンタ２０２の値に基づいて補正する。同様に、交点Ｐ１３でのスロープ１０４によるＡＤ変換値とスロープ１０６によるＡＤ変換値は同一となることから、カウンタ２０６の値を交点Ｐ１３でのカウンタ２０４の値に基づいて補正する。
【００２７】
具体的には、図２（ａ）において、交点Ｐ１１におけるカウンタ２００のカウント値は“１４”である。一方、交点Ｐ１１におけるカウンタ２０２のカウント値は“１８”である。従って、交点Ｐ１１におけるカウンタ２００のカウント値は、カウンタ２０２のカウント値よりも“４”だけ少ない。このため、カウンタ２０２のＡＤ変換値は、変換後の値から“４”が減算される。これにより、クロスポイントＰ１１におけるカウンタ２００とカウンタ２０２の変換値が一致し、クロスポイントＰ１１におけるカウンタ値が“１４”となる。
【００２８】
次に、図２（ａ）において、クロスポイントＰ１２におけるカウンタ２０２のカウント値は“３６”である一方、クロスポイントＰ１２におけるカウンタ２０４のカウント値は“２８”である。従って、交点Ｐ１２におけるカウンタ２０２のカウント値は、カウンタ２０４のカウント値よりも“８”だけ大きい。上述のカウンタ２０２の補正値“−４”を考慮すると、交点Ｐ１２におけるカウンタ２０２のカウント値は、カウンタ２０４のカウント値よりも“４”だけ大きい。このため、カウンタ２０４のＡＤ変換値は、変換後の値から“４”が加算される。これにより、図２（ｂ）に示すように、クロスポイントＰ１２におけるカウンタ２０２とカウンタ２０４の変換値が一致し、クロスポイントＰ１２におけるカウンタ値が“３２”となる。
【００２９】
次に、図２（ａ）において、クロスポイントＰ１３におけるカウンタ２０４のカウント値は“４９”である一方、クロスポイントＰ１３におけるカウンタ２０６のカウント値は“４７”である。従って、交点Ｐ１３におけるカウンタ２０４のカウント値は、カウンタ２０６のカウント値よりも“２”だけ少ない。上述のカウンタ２０４の補正値“＋４”を考慮すると、交点Ｐ１３におけるカウンタ２０４のカウント値は、カウンタ２０６のカウント値よりも“６”だけ大きい。このため、カウンタ２０６のＡＤ変換値は、変換後の値から“６”が加算される。これにより、図２（ｂ）に示すように、クロスポイントＰ１３におけるカウンタ２０４とカウンタ２０６の変換値が一致し、クロスポイントＰ１３におけるカウンタ値が“５３”となる。
【００３０】
これにより、クロスポイントＰ１１，Ｐ１２，Ｐ１３を介してスロープ１００，１０２，１０４，１０６が接続され、各スロープ１００，１０２，１０４，１０６の参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３，Ｖｒｅｆ４とカウンタ２００，２０２，２０４，２０６によるＡＤ変換エラーを確実に抑止することが可能となる。
【００３１】
図３は、フレーム単位での読み出しシーケンスを示す模式図である。図３に示すように、１フレーム毎の読み出しの処理（Ｐｉｘｅｌ  Ｒｅａｄｏｕｔ）において、実際に画素出力を読み出してＡＤ変換が行われる。この読み出しの処理の前に、スロープの補正を行うキャリブレーション（Calibration）を実施する。図２に示す例では、このキャリブレーションは、上述したクロスポイントＰ１１，Ｐ１２，Ｐ１３の数だけ行われる。また、フレーム毎にキャリブレーションが必要になるため、クロスポイントを減らすことで、キャリブレーションの回数を減らし、フレームレートを改善することが可能である。
【００３２】
図４は、クロスポイントを減らすためのＡＤ変換回路３００を示す模式図である。図４に示すＡＤ変換回路３００は、画素回路３０２、第１判定を行う第１判定部（ＣＭＰ１）３０４、２つのスロープ（Ｄｕａｌ  Ｓｌｏｐｅ）を出力するスロープ生成部（Ｓｌｏｐｅ  Ｇｅｎ）３０６、スロープの参照電圧と画素出力値を比較する比較部（ＣＭＰ２）３０８、比較部（ＣＭＰ２）３０８からのラッチ信号を受け取り、デジタル信号を出力する変換カウンタ（Ｃｏｎｖｅｒｓｉｏｎ  Ｃｏｕｎｔｅｒ）３１０、デジタル出力値を補正する補正部（Ｃｏｒｒｅｃｔｉｏｎ）３１２から構成されている。
【００３３】
図５は、図４のＡＤ変換回路３００による補正例を示す模式図である。図２と比較すると、スロープ４００とスロープ４０２のスタートポイントＰ２１が共通している。また、スロープ４０４とスロープ４０６のスタートポイントＰ２１が共通している。クロスポイントはＰ２２の１つのみである。参照電圧Ｖｒｅｆ１およびＶｒｅｆ２は電圧値Ｖ２（スタートポイントＰ２１）からスタートし、参照電圧Ｖｒｅｆ３およびＶｒｅｆ４は電圧値Ｖ２（スタートポイントＰ２１）からスタートしている。従って、オフセットを共通化しているためカウントのスタート値にズレが生じることはない。
【００３４】
スロープ生成部３０６は、スタートポイントＰ２１を始点として２つのスロープ４００，４０２を生成し、スタートポイントＰ２２を始点として２つのスロープ４０４，４０４を生成する。従って、クロスポイントＰ２１，Ｐ２２については、カウンタ値の補正は不要である。
【００３５】
画素読み出しの際、第１判定部３０４は、画素回路３０２から出力された画素出力値に基づいて、画素出力値が参照電圧Ｖｒｅｆ１,Ｖｒｅｆ２,Ｖｒｅｆ３,Ｖｒｅｆ４のいずれに相当するかを判定する。その判定結果を受け、スロープ生成部２０６は、ダウンスロープを使うか、アップスロープを使うか、またオフセットを加えるかどうかを識別する。比較部３０８は、画素回路３０２からの画素出力値とダウンスロープまたはアップスロープの参照電圧を比較していく。同時に、変換カウンタ３１０は、カウンタ３２０，３２２，３２４，３２６によるカウントを開始する。この際、変換カウンタ３１０は、画素出力値に基づいて、カウンタ３２０，３２２，３２４，３２６のいずれかを選択する。スロープ４００を使う場合はカウンタ３２０が選択され、スロープ４０２を使う場合はカウンタ３２２が選択され、スロープ４０４を使う場合はカウンタ３２４が選択され、スロープ４０６を使う場合はカウンタ３２６が選択される。
【００３６】
比較部３０８による比較の結果、画素出力値と参照電圧が一致して比較部３０８の出力がハイ（High）になると、ラッチ信号を変換カウンタ３１０に出力する。変換カウンタ３１０は、ラッチ信号が入力された時のカウンタの出力値（デジタル値）が取得される。カウンタの出力値は、補正部３１２へ出力される。補正部３１２は、予め取得しておいた補正値を用いてカウンタの出力値を補正する。
【００３７】
画素出力値をＡＤ変換する前に、補正部３１２で使用される補正値が求められる。この場合、トランジスタＣＰ２をオフにして画素出力値の比較部（ＣＭＰ２）３０８への入力をオフにした状態で、スロープ２０４，４０４の参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４が比較部（ＣＭＰ２）３０８へ入力される。比較部２０８では、参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４を比較し、参照電圧Ｖｒｅｆ２，Ｖｒｅｆ４が一致したときにラッチ信号を変換カウンタ３１０に出力する。このときのカウンタ３２２，３２４のカウント値からカウンタ３２２，３２４のオフセットが求められる。補正部３１２は求めたオフセットを補正値として保持しておく。
【００３８】
図５の例では、図５（ａ）に示すように、クロスポイントＰ２１におけるカウンタ３２２の値は“３４”であり、カウンタ３２４の値は“３０”である。このため、図５（ｂ）に示すように、補正部３１２は、カウンタ３２４の値に“４”を加算する補正が行われる。これに伴い、カウンタ３２６の値にも“４”を加算する補正が行われる。これにより、ＡＤ変換エラーの発生を抑止することができる。
【００３９】
なお、図４に示すＡＤ変換回路３００は、図５に示したスロープ４００とスロープ４０２のスタートポイントＰ２１が共通し、スロープ４０４とスロープ４０６のスタートポイントＰ２１が共通している場合の他、図２に示したクロスポイントが３つ存在する場合にも適用することができる。
【００４０】
図２に示したスロープに適用する場合、スロープ生成部２０６は、４つのスロープ１００，１０２，１０４，１０６を生成し、画素出力値をＡＤ変換する前に補正部３１２で使用される補正値を予め求めておく。この場合、トランジスタＣＰ２をオフにして画素出力値の比較部（ＣＭＰ２）３０８への入力をオフにした状態で、スロープ１００，１０２の参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２が比較部（ＣＭＰ２）３０８へ入力される。比較部２０８では、参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２を比較し、参照電圧Ｖｒｅｆ１，Ｖｒｅｆ２が一致したときにラッチ信号を変換カウンタ３１０に出力する。このときのカウンタ２００，２０２のカウント値からクロスポイントＰ１１におけるカウンタ２００，２０２のオフセットが求められる。補正部３１２は求めたオフセットを補正値として保持しておく。同様にして、クロスポイントＰ１２におけるカウンタ２０２，２０４のオフセット、クロスポイントＰ１３におけるカウンタ２０４，２０４のオフセットが求められる。
【００４１】
画素読み出しの際、第１判定部３０４は、画素回路３０２から出力された画素出力値に基づいて、画素出力値が参照電圧Ｖｒｅｆ１,Ｖｒｅｆ２,Ｖｒｅｆ３,Ｖｒｅｆ４のいずれに相当するかを判定する。その判定結果を受け、スロープ生成部２０６は、ダウンスロープを使うか、アップスロープを使うか、またオフセットを加えるかどうかを識別する。比較部３０８は、画素回路３０２からの画素出力値とダウンスロープまたはアップスロープの参照電圧を比較していく。同時に、変換カウンタ３１０は、カウンタ２００，２０２，２０４，２０６によるカウントを開始する。この際、変換カウンタ３１０は、画素出力値に基づいて、カウンタ２００，２０２，２０４，２０６のいずれかを選択する。スロープ１００を使う場合はカウンタ２００が選択され、スロープ１０２を使う場合はカウンタ２０２が選択され、スロープ１０４を使う場合はカウンタ２０４が選択され、スロープ１０６を使う場合はカウンタ２０６が選択される。
【００４２】
比較部３０８による比較の結果、画素出力値と参照電圧が一致して比較部３０８の出力がハイ（High）になると、ラッチ信号を変換カウンタ３１０に出力する。変換カウンタ３１０は、ラッチ信号が入力された時のカウンタの出力値（デジタル値）が取得される。カウンタの出力値は、補正部３１２へ出力される。補正部３１２は、予め取得しておいた補正値を用いてカウンタの出力値を補正する。
【００４３】
以上説明したように本実施形態によれば、参照電圧がカウント値のアップカウントに応じて増加するアップスロープと、参照電圧がカウント値のダウンカウントに応じて減少するダウンスロープと、を生成し、アップスロープとダウンスロープのクロスポイントでカウント値を一致させるようにした。これにより、アップスロープとダウンスロープの間にオフセットが生じてしまうことを抑止することができ、ＡＤ変換の際のエラーの発生を確実に抑止することが可能となる。
【００４４】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００４５】
３００    ＡＤ変換回路
３０６    スロープ生成部
３１０    変換カウンタ
【図１】
2015128258.tif 000003
【図２】
2015128258.tif 000004
【図３】
2015128258.tif 000005
【図４】
2015128258.tif 000006
【図５】
2015128258.tif 000007