(57)【要約】【課題】  汎用的な構造で実際のデバイスプロセスに近い条件でプラズマダメージを評価することができる半導体基板の評価方法を提供することを目的とする。【解決手段】  プラズマを用いた半導体基板の加工によるダメージを評価する半導体基板の評価方法であって、前記半導体基板をプラズマを用いて加工した後、ドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２より大きい条件でのイオン注入によりウェルを形成し、その後ウェルとは逆導電型のドーパントを拡散してｐｎ接合を形成し、形成したｐｎ接合部に逆方向バイアスを印加して接合リーク電流を測定することにより、前記半導体基板の加工の際のプラズマによるダメージを評価することを特徴とする半導体基板の評価方法。【選択図】  図１
2015233062.tif 000002
【特許請求の範囲】
【請求項１】
プラズマを用いた半導体基板の加工によるダメージを評価する半導体基板の評価方法であって、
前記半導体基板をプラズマを用いて加工した後、ドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２より大きい条件でのイオン注入によりウェルを形成し、その後ウェルとは逆導電型のドーパントを拡散してｐｎ接合を形成し、形成したｐｎ接合部に逆方向バイアスを印加して接合リーク電流を測定することにより、前記半導体基板の加工の際のプラズマによるダメージを評価することを特徴とする半導体基板の評価方法。
【請求項２】
前記プラズマを用いた加工が、酸化膜エッチングであることを特徴とする請求項１に記載の半導体基板の評価方法。
【請求項３】
プラズマを用いて半導体基板の加工を行う半導体基板の加工方法であって、
予め、プラズマを用いた加工条件とプラズマを用いない加工条件で半導体基板の加工を行い、前記加工したそれぞれの半導体基板に対してドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２より大きい条件でイオン注入を行ってウェルを形成し、その後ウェルとは逆導電型のドーパントを拡散させてｐｎ接合を形成し、該ｐｎ接合部に逆方向バイアスを印加したときの接合リーク電流を測定することにより、前記プラズマを用いた加工条件における接合リーク電流と、プラズマを用いない加工条件における接合リーク電流とを求めておき、
製品となる半導体基板の加工の際には、前記プラズマを用いた加工条件における接合リーク電流が、プラズマを用いない加工条件における接合リーク電流の１０倍未満となるプラズマを用いた加工条件で半導体基板の加工を行うことを特徴とした半導体基板の加工方法。
【請求項４】
前記プラズマを用いた加工が、酸化膜エッチングであることを特徴とする請求項３に記載の半導体基板の加工方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、その上にデバイスを作製する半導体基板の評価方法に関するものであり、特にドライエッチングに代表されるプラズマによるダメージを低減することを目的とした評価方法に関する。
【背景技術】
【０００２】
フォトリソグラフィと並んで、プラズマを用いたドライ加工が、微細化が進むデバイスを支える非常に重要なプロセスである。フォトリソグラフィで微細パターンを描いたのち、いかに忠実にこのパターンをシリコンはじめ各材料、膜に転写できるかはプラズマ技術にかかっている。
薬液を用いたウエットエッチングは、化学反応によるエッチングのため、等方性エッチングが基本となり、縦方向以外に横方向のエッチングが進む。線幅が大きいときはマージンが大きく問題ではないが、微細化が進むにつれて、横方向のエッチングを出来るだけ抑制することが重要となってくる。そのためにプラズマを用いたドライプロセスが重要となってくる。
【０００３】
このように微細化したデバイスを形成する場合のエッチングは、横方向のエッチングを抑制した垂直なエッチングが必要とされるが、ドライエッチングでは、プラズマを形成し、発生したイオン粒子等を照射して化学反応以外に物理的なエッチング機構を用いることで、垂直エッチング、すなわち異方性エッチングを可能とする。
代表的なものとしてハロゲン系のガスを基にしたＲＩＥでは、プラズマ中に生じたハロゲン系の反応性イオンを用い、さらに基板（被エッチング基板）側に電位をかけることで、イオン粒子を垂直に入射させ、異方性エッチングを実現する。このため今日ではこれを基本としたエッチング技術（ＲＩＥ）が幅広く用いられている。
【０００４】
一方でドライエッチングでは、ウエットエッチングには見られなかった問題もある。すなわち、プラズマプロセスで発生したイオンや電子などの高エネルギー荷電粒子によるダメージの問題である。
高エネルギー荷電粒子は電荷を帯びた粒子であることから、ゲート酸化膜の静電破壊や、粒子衝突による点欠陥の形成によるリーク等の影響が考えられる。
【０００５】
このダメージを評価する方法としていくつかが知られている。アンテナデバイスという、ゲート酸化膜面積に対して、電極面積を大きくしたものを形成し、これをプラズマ装置に入れてプラズマにさらし、酸化膜耐圧を評価することで、ダメージを評価する方法がある（特許文献１、２参照）。
この方法は、大きな電極により荷電粒子の電荷を集めて、小さな面積のゲート酸化膜に集中させ、ゲート酸化膜にチャージによるダメージを与え酸化膜を劣化させ、この劣化を酸化膜耐圧として検出するものであり、プラズマによる荷電粒子の物理的ダメージよりも、電荷の影響を評価する手法である。
【０００６】
またデバイス特性からのアプローチとしては、特許文献３のように実際のデバイス特性から評価する方法が提案されている。この方法は、電荷の影響のみならず、物理的なダメージも含めたプラズマ加工の影響を評価することが可能である。しかし、横型バイポーラデバイスを作製し、この電流増幅率からプラズマダメージを評価するものであるため、デバイス構造に束縛され、汎用的に使用できないという問題が存在する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−３３０９６８号公報
【特許文献２】特開２００１−１１０８６６号公報
【特許文献３】特開平１０−４１３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のようにプラズマダメージの影響は認知され、その評価方法も種々提案されているが、汎用性のある構造でかつ、実際のデバイスプロセスに近い条件で評価することが可能であれば、プラズマによるダメージを最小化したプロセス、装置を用いることが可能になり、デバイスの高性能化に有効であるので、望ましい。
このような点を考慮すると、従来のプラズマダメージの評価方法には改善の余地があった。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、汎用的な構造で実際のデバイスプロセスに近い条件でプラズマダメージを評価することができる半導体基板の評価方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、プラズマを用いた半導体基板の加工によるダメージを評価する半導体基板の評価方法であって、前記半導体基板をプラズマを用いて加工した後、ドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２より大きい条件でのイオン注入によりウェルを形成し、その後ウェルとは逆導電型のドーパントを拡散してｐｎ接合を形成し、形成したｐｎ接合部に逆方向バイアスを印加して接合リーク電流を測定することにより、前記半導体基板の加工の際のプラズマによるダメージを評価することを特徴とする半導体基板の評価方法を提供する。
【００１１】
このような評価方法であれば、特定のデバイスを作製する必要がなく、簡単なＰＮ接合を形成するだけであり、専用のテスト基板を準備することもできるし、スクライブライン等のスペースを利用したＴＥＧとして製品デバイス中に配置し、工程中で利用することも可能となる。
また、ｐｎ接合を形成する際のウェル形成に用いるイオン注入のドーズ量を、１×１０１３ａｔｏｍｓ／ｃｍ２より大きくすることで、接合リーク電流を測定することにより、高感度でのプラズマダメージの評価が可能となる。
【００１２】
このとき、前記プラズマを用いた加工を酸化膜エッチングとすることができる。
プラズマを用いた加工として、酸化膜エッチングを好適に用いることができる。
【００１３】
また、本発明は、プラズマを用いて半導体基板の加工を行う半導体基板の加工方法であって、予め、プラズマを用いた加工条件とプラズマを用いない加工条件で半導体基板の加工を行い、前記加工したそれぞれの半導体基板に対してドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２より大きい条件でイオン注入を行ってウェルを形成し、その後ウェルとは逆導電型のドーパントを拡散させてｐｎ接合を形成し、該ｐｎ接合部に逆方向バイアスを印加したときの接合リーク電流を測定することにより、前記プラズマを用いた加工条件における接合リーク電流と、プラズマを用いない加工条件における接合リーク電流とを求めておき、製品となる半導体基板の加工の際には、前記プラズマを用いた加工条件における接合リーク電流が、プラズマを用いない加工条件における接合リーク電流の１０倍未満となるプラズマを用いた加工条件で半導体基板の加工を行うことを特徴とした半導体基板の加工方法を提供する。
【００１４】
このような加工方法であれば、プラズマダメージが問題にならない条件で半導体基板を加工することができ、このような加工方法を用いて作製されたデバイスは、歩留まり向上が期待でき、安定した高性能特性を有する半導体装置となる。
【００１５】
このとき、前記プラズマを用いた加工を酸化膜エッチングとすることができる。
プラズマを用いた加工として、酸化膜エッチングを好適に用いることができる。
【発明の効果】
【００１６】
以上のように、本発明の半導体基板の評価方法によれば、特定のデバイスを作製する必要がなく、簡単なｐｎ接合を形成するだけであるので、専用のテスト基板を準備することもできるし、スクライブライン等のスペースを利用したＴＥＧとして製品デバイス中に配置し、工程中で利用することも可能となる。
また、ｐｎ接合を形成する際のウェル形成に用いるイオン注入のドーズ量を、１×１０１３ａｔｏｍｓ／ｃｍ２より大きくすることで、接合リーク電流を測定することによりプラズマダメージを高感度で評価することができる。
さらに、本発明の半導体基板の加工方法であれば、プラズマダメージが問題にならない条件で加工することができ、このような加工方法を用いて作製されたデバイスは、歩留まり向上が期待でき、安定した高性能特性を有する半導体装置となる。
【図面の簡単な説明】
【００１７】
【図１】本発明の半導体基板の評価方法のフロー図である。
【図２】本発明の半導体基板の評価方法で用いられる評価素子の一例を示す断面図である。
【図３】本発明の半導体基板の加工方法のフロー図である。
【図４】実施例１の接合リーク電流のウェル形成時イオン注入ドーズ量依存性を示すグラフである。
【図５】実施例２の接合リーク電流のウェル形成時イオン注入ドーズ量依存性を示すグラフである。
【発明を実施するための形態】
【００１８】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、プラズマダメージの影響は認知され、その評価方法も種々提案されているが、汎用性のある構造でかつ、実際のデバイスプロセスに近い条件で評価するという観点においては、従来のプラズマダメージの評価方法には改善の余地があった。
【００１９】
そこで、本発明者らは、汎用的な構造で実際のデバイスプロセスに近い条件でプラズマダメージを評価することができる半導体基板の評価方法について鋭意検討を重ねた。
その結果、ｐｎ接合を形成する際のウェル形成に用いるイオン注入のドーズ量を、１×１０１３ａｔｏｍｓ／ｃｍ２より大きくすることで、接合リーク電流を測定することにより、高感度でのプラズマダメージの評価が可能となることを見出し、本発明をなすに至った。
なお、接合リーク電流の測定によりプラズマダメージの評価が可能となる理由としては、プラズマ加工により導入された結晶欠陥と、ウェル形成時のイオン注入により導入された欠陥との複合作用によるものと推測される。
【００２０】
以下、図１、２を参照しながら、本発明の半導体基板の評価方法を説明する。
まず、半導体基板をプラズマを用いて加工する（図１のステップＳ１１参照）。
具体的には、図２に示す評価素子１０の分離酸化膜１２の一部を、プラズマを用いた加工（例えば、酸化膜ドライエッチング）により除去する。
なお、プラズマを用いた加工は上記の酸化膜エッチングに限定されず、プラズマを用いたものであれば適用することができる。
【００２１】
次に、ドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２より大きい条件でのイオン注入により、ウェルを形成する（図１のステップＳ１２参照）。
具体的には、分離酸化膜１２をマスクにして、ドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２より大きい条件でイオン注入を行い、ウェル１３を形成する（図２参照）。
【００２２】
次に、ウェルとは逆導電型のドーパントを拡散してｐｎ接合を形成する（図１のステップＳ１３参照）。
具体的には、分離酸化膜１２をマスクにして、ウェル１３とは逆導電型のドーパントを拡散して高濃度層１４を形成し、ウェル１３と高濃度層１４とからなるｐｎ接合を形成する（図２参照）。
【００２３】
次に、ｐｎ接合部に逆方向バイアスを印加して接合リーク電流を測定することにより、半導体基板の加工の際のプラズマによるダメージを評価する（図１のステップＳ１４参照）。
具体的には、ｐｎ接合部１５に逆方向バイアスを印加されるように、ウェル１３及び高濃度層１４にそれぞれ電位を供給し、ｐｎ接合部１５を流れる接合リーク電流を測定し（図２参照）、測定された接合リーク電流の大きさから半導体基板の加工の際のプラズマによるダメージを評価する。
【００２４】
上記で説明した本発明の半導体基板の評価方法によれば、特定のデバイスを作製する必要がなく、簡単なｐｎ接合を形成するだけであるので、専用のテスト基板を準備することもできるし、スクライブライン等のスペースを利用したＴＥＧとして製品デバイス中に配置し、工程中で利用することも可能となる。
また、ｐｎ接合を形成する際のウェル形成に用いるイオン注入のドーズ量を、１×１０１３ａｔｏｍｓ／ｃｍ２より大きくすることで、接合リーク電流を測定することによりプラズマダメージを高感度で評価することができる。
【００２５】
次に、図２、３を参照しながら、本発明の半導体基板の加工方法を説明する。
まず、プラズマを用いた加工条件とプラズマを用いない加工条件で半導体基板をそれぞれ加工する（図３のステップＳ２１参照）。
具体的には、図２に示す評価素子１０の分離酸化膜１２の一部を、プラズマを用いた加工（例えば、酸化膜ドライエッチング）、プラズマを用いない加工（例えば、酸化膜ウェットエッチング）により、それぞれ除去する。
なお、プラズマを用いた加工は上記の酸化膜エッチングに限定されず、プラズマを用いたものであれば適用することができる。
【００２６】
次に、加工したそれぞれの基板に対して、ドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２より大きい条件でのイオン注入により、ウェルを形成する（図３のステップＳ２２参照）。
具体的には、分離酸化膜１２をマスクにして、ドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２より大きい条件でイオン注入を行い、ウェル１３を形成する（図２参照）。
【００２７】
次に、ウェルとは逆導電型のドーパントを拡散してｐｎ接合を形成する（図３のステップＳ２３参照）。
具体的には、分離酸化膜１２をマスクにして、ウェル１３とは逆導電型のドーパントを拡散して高濃度層１４を形成し、ウェル１３と高濃度層１４とからなるｐｎ接合を形成する（図２参照）。
【００２８】
次に、ｐｎ接合部に逆方向バイアスを印加して接合リーク電流を測定することにより、プラズマを用いた加工条件における接合リーク電流と、プラズマを用いない加工条件における接合リーク電流とを求める（図３のステップＳ２４参照）。
具体的には、ｐｎ接合部１５に逆方向バイアスを印加されるように、ウェル１３及び高濃度層１４にそれぞれ電位を供給し、ｐｎ接合部１５を流れる接合リーク電流を測定し（図２参照）、プラズマを用いた加工条件における接合リーク電流と、プラズマを用いない加工条件における接合リーク電流とを求める。
【００２９】
次に、製品となる半導体基板の加工の際には、プラズマを用いた加工条件における接合リーク電流がプラズマを用いない加工条件における接合リーク電流の１０倍未満となる加工条件で半導体基板の加工を行う（図３のステップＳ２５参照）。
具体的には、ステップＳ２４において求めたプラズマを用いた加工条件における接合リーク電流が、ステップＳ２４において求めたプラズマを用いない加工条件における接合リーク電流の１０倍未満となる加工条件（すなわち、プラズマによるダメージが問題にならない条件）で、製品となる半導体基板の加工を行う。
【００３０】
上記で説明した本発明の半導体基板の評価方法によれば、確実にプラズマダメージが問題にならない条件で半導体基板を加工することができ、このような加工方法を用いて作製されたデバイスは、歩留まり向上が期待でき、安定した高性能特性を有する半導体装置となる。
【実施例】
【００３１】
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００３２】
（実施例１）
抵抗率が１０Ω・ｃｍとなるようにボロンドープされた直径２００ｍｍのシリコン基板を材料として、まずこれをパイロジェニック雰囲気１０００℃９０分の熱処理で２００ｎｍの酸化膜を形成した。この後、フォトレジストを塗布し、フォトリソグラフィを行って開口部パターンを形成した。本実施例ではフォトレジストとして、ネガレジストを選択した。本実施例では開口部を２ｍｍ×２ｍｍで面積４ｍｍ２の正方形パターンとした。このフォトレジスト付きウェーハをドライエッチングにて酸化膜エッチングし、硫酸過酸化水素混合液にてレジストを除去後、ＲＣＡ洗浄を実施した。
このときのドライエッチング条件（プラズマを用いた加工条件）は以下の通りである。
使用ガス            ：ＨＢｒ：Ｃｌ２＝１：１
圧力                ：１２００ｍｍＴｏｒｒ
高周波（ＲＦ）パワー：３００Ｗ
また、プラズマを用いない加工条件として、酸化膜をＢＨＦ（バッファードフッ酸）にてウェットエッチングを行い、その後、硫酸過酸化水素混合液にてフォトレジストを除去し、ＲＣＡ洗浄を実施したウェーハも準備した。
これらのウェーハに加速電圧を５５ｋｅＶと一定として、ドーズ量を２×１０１２ａｔｏｍｓ／ｃｍ２から１．８×１０１４ａｔｏｍｓ／ｃｍ２までの間で変化させてボロンをイオン注入してｐ型ウェルを形成した。なお、ドーズ量が２×１０１２ａｔｏｍｓ／ｃｍ２、１×１０１３ａｔｏｍｓ／ｃｍ２の水準は、比較のための水準である。その後、１０００℃の窒素雰囲気下で回復アニールを行った後、リンガラスを塗布拡散し、リンを表面より拡散することでｎ型高濃度層を形成し、それによりｐｎ接合を形成し、図２の評価素子１０を有するウェーハを作製した。
【００３３】
上記のようにして作製したウェーハのそれぞれについて、逆方向バイアス印加時の接合リーク電流を測定した。その結果を図４に示す。ここで、図４において「プラズマ無」とは、プラズマを用いない加工条件で加工を行ったことを意味し、「プラズマ有」とは、プラズマを用いた加工条件で加工を行ったことを意味する。
【００３４】
図４からわかるように、ウェル形成のためのイオン注入のドーズ量が増えることにより、イオン注入により生じる欠陥の影響で、接合リーク電流が増加する傾向にあるが、本実施例のプラズマを用いた加工条件で加工を行うと、プラズマを用いない加工条件で加工を行った場合に比べて接合リーク電流が大きくなる。特にドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２を超えるとプラズマによるダメージの影響が見られるようになる。
図４において、ウェル形成のためのイオン注入のドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２を超えた場合には、本実施例のプラズマを用いた加工条件で加工を行うと、プラズマを用いない加工条件で加工を行った場合と比較して、一桁程度の接合リーク電流の増加が見られており、このような条件で製品となる半導体基板の加工を行えば、素子としてリークが大きくなり、素子不良の可能性が高くなると推測される。
【００３５】
（実施例２）
実施例１と同様にして、図２の評価素子１０が形成されたウェーハを作製した。ただし、プラズマを用いた酸化膜エッチングは、以下の条件で行った。
使用ガス            ：ＳＦ６：Ｏ２＝２：１
圧力                ：１００ｍｍＴｏｒｒ
高周波（ＲＦ）パワー：５００Ｗ
【００３６】
上記のようにして作製したウェーハのそれぞれについて、逆方向バイアス印加時の接合リーク電流を測定した。その結果を図５に示す。ここで、図５においても「プラズマ無」とは、プラズマを用いない加工条件で加工を行ったことを意味し、「プラズマ有」とは、プラズマを用いた加工条件で加工を行ったことを意味する。
【００３７】
図５からわかるように、ウェル形成時のイオン注入のドーズ量が増えることにより、イオン注入により生じる欠陥の影響で、接合リーク電流が増加する傾向にあるが、本実施例のプラズマを用いた加工条件で加工を行うと、プラズマを用いない加工条件で加工を行った場合に比べて、ウェル形成時のイオン注入のドーズ量が１×１０１３ａｔｏｍｓ／ｃｍ２を超えても、接合リーク電流に差は見られない。
この結果から、本実施例のプラズマを用いた加工条件で加工を行えば、ドライエッチングによるプラズマの悪影響はないとみなすことができる。
【００３８】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００３９】
１０…評価素子、  １１…基板、  １２…分離酸化膜、  １３…ウェル、
１４…高濃度層、  １５…ｐｎ接合部。
【図１】
2015233062.tif 000003
【図２】
2015233062.tif 000004
【図３】
2015233062.tif 000005
【図４】
2015233062.tif 000006
【図５】
2015233062.tif 000007