(57)【要約】【課題】回路規模を小型化することができるＡ／Ｄ変換装置及びそれを用いた光センサを提供する。【解決手段】コンパレータ３２によって閾値とアナログ信号の信号値とを比較し、信号値が閾値を超える場合に第１レベルの第１信号を出力する一方、信号値が閾値を超えない場合に第１信号を反転させた第２レベルの第２信号を出力する。また、カウンタ３４によって第１信号に対応した信号を入力した数を所定期間でカウントし、カウント数に応じたデジタル信号を取得する。さらに、フィードバック部３５によって第１信号に対応した信号の入力に従って、随時、信号値が閾値を超えている状態を信号値が閾値を超えない状態に戻す。この動作を繰り返すことにより、アナログ信号の信号値が第１信号の数に変換され、第１信号の数がデジタル信号化されるので、アナログ信号をデジタル信号に変換することができる。【選択図】図１
2015204540.tif 000002
【特許請求の範囲】
【請求項１】
閾値を有し、Ａ／Ｄ変換の対象となるアナログ信号を入力し、前記閾値と前記アナログ信号の信号値とを比較し、前記信号値が前記閾値を超える場合に第１レベルの第１信号を出力する一方、前記信号値が前記閾値を超えない場合に前記第１信号を反転させた第２レベルの第２信号を出力するコンパレータ（３２）と、
前記第１信号に対応した信号及び前記第２信号に対応した信号を入力し、前記第１信号に対応した信号及び前記第２信号に対応した信号のうちの前記第１信号に対応した信号を入力した数を所定期間でカウントし、カウント数に応じたデジタル信号を取得するカウンタ（３４）と、
前記第１信号に対応した信号及び前記第２信号に対応した信号を入力し、前記第１信号に対応した信号の入力に従って、前記信号値が前記閾値を超えている状態を前記信号値が前記閾値を超えない状態に戻すフィードバック部（３５）と、
を備えていることを特徴とするＡ／Ｄ変換装置。
【請求項２】
前記コンパレータ（３２）から入力した前記第１信号及び前記第２信号を反転出力するインバータ（３３）を備え、
前記カウンタ（３４）は、前記インバータ（３３）から前記第１信号に対応した信号及び前記第２信号に対応した信号を入力し、前記第１信号に対応した信号を入力した数をカウントすることを特徴とする請求項１に記載のＡ／Ｄ変換装置。
【請求項３】
前記インバータ（３３）は、前記コンパレータ（３２）と前記カウンタ（３４）との間の経路に複数設けられていることを特徴とする請求項２に記載のＡ／Ｄ変換装置。
【請求項４】
前記コンパレータ（３２）の閾値を調整する閾値調整部（３７）を備えていることを特徴とする請求項１ないし３のいずれか１つに記載のＡ／Ｄ変換装置。
【請求項５】
前記カウンタ（３４）が前記所定期間で前記カウント数を取得するように前記フィードバック部（３５）を動作させるデジタル部（４０）を備えていることを特徴とする請求項１ないし４のいずれか１つに記載のＡ／Ｄ変換装置。
【請求項６】
請求項１ないし５のいずれか１つに記載のＡ／Ｄ変換装置と、
受光する光の強度を前記アナログ信号として前記コンパレータ（３２）に出力する受光素子（１０）と、
前記フィードバック部（３５）の指令に従って、前記アナログ信号の信号値が前記閾値を超えている状態または前記アナログ信号の信号値が前記閾値を超えない状態となるように、前記受光素子（１０）から前記コンパレータ（３２）への出力の許可または禁止を制御するスイッチング素子（２０、５０）と、
を備えていることを特徴とする光センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ変換装置及びそれを用いた光センサに関する。
【背景技術】
【０００２】
従来より、Ａ／Ｄ変換時間の短縮化を図るように構成されたＡ／Ｄコンバータが、例えば特許文献１で提案されている。Ａ／Ｄコンバータは、Ａ／Ｄ変換時間の短縮化を図るため、積分器、反転器、ボルテージフォロワ、カウンタ、加減算器、さらにはラッチ等の回路部を備えた構成となっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特特開２０１１−６６８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の技術では、Ａ／Ｄコンバータを構成する各回路部はキャパシタ等の複数の回路素子が用いられて構成されているので、Ａ／Ｄコンバータの全体の回路規模が大きくなってしまうという問題がある。
【０００５】
また、光センサの出力をＡ／ＤコンバータでＡ／Ｄ変換する構成が知られている。このような構成においてもＡ／Ｄコンバータによって光センサの全体の回路規模が大きくなってしまうという問題がある。
【０００６】
本発明は上記点に鑑み、回路規模を小型化することができるＡ／Ｄ変換装置及びそれを用いた光センサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、閾値を有し、Ａ／Ｄ変換の対象となるアナログ信号を入力し、閾値とアナログ信号の信号値とを比較し、信号値が閾値を超える場合に第１レベルの第１信号を出力する一方、信号値が閾値を超えない場合に第１信号を反転させた第２レベルの第２信号を出力するコンパレータ（３２）を備えている。
【０００８】
また、第１信号に対応した信号及び第２信号に対応した信号を入力し、第１信号に対応した信号及び第２信号に対応した信号のうちの第１信号に対応した信号を入力した数を所定期間でカウントし、カウント数に応じたデジタル信号を取得するカウンタ（３４）を備えている。
【０００９】
さらに、第１信号に対応した信号及び第２信号に対応した信号を入力し、第１信号に対応した信号の入力に従って、信号値が閾値を超えている状態を信号値が閾値を超えない状態に戻すフィードバック部（３５）を備えていることを特徴とする。
【００１０】
これによると、アナログ信号の信号値が第１信号の数に変換され、第１信号の数がデジタル信号化されるので、アナログ信号がデジタル信号に変換される。すなわち、コンパレータ（３２）、カウンタ（３４）、及びフィードバック部（３５）の構成によってＡ／Ｄ変換を行うことができる。したがって、Ａ／Ｄ変換装置の回路規模を小型化することができる。
【００１１】
なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係る光センサの構成図である。
【図２】図１に示されたＡ／Ｄ変換装置の作動を説明するためのタイミングチャートである。
【図３】本発明の第２実施形態に係る光センサの構成図である。
【図４】図３に示されたＡ／Ｄ変換装置の作動を説明するためのタイミングチャートである。
【図５】本発明の第３実施形態に係る光センサの構成図である。
【図６】本発明の第４実施形態に係る光センサの構成図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１４】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態に係る光センサは、例えば周囲の明るさを検出するように構成されたものである。このような光センサは、図１に示されるように、受光素子１０、スイッチング素子２０、Ａ／Ｄ変換装置３０、及びデジタル部４０を備えて構成されている。
【００１５】
受光素子１０は、受光した光の強度（明るさ）を検出するフォトダイオードとして構成されたものである。受光素子１０は電源に接続されている。
【００１６】
具体的には、受光素子１０は半導体チップに形成されている。半導体チップは例えばｎ型シリコン基板で構成されており、このｎ型シリコン基板の表層部にｐ型領域が形成されている。また、ｎ型シリコン基板の裏面には図示しないカソード電極が形成されていると共に、ｐ型領域には図示しないアノード電極が設けられている。このような構成により、受光素子１０は、ｐ型領域に照射された光の強度を電極間の電圧値として取得する。
【００１７】
したがって、受光素子１０は、受光する光の強度を電圧値であるアナログ信号（Ａ１）を出力する。受光素子１０は、光の強度が高い場合は高電圧を出力し、光の強度が低い場合は低電圧を出力する。
【００１８】
スイッチング素子２０は、Ａ／Ｄ変換装置３０からの指令に従ってＯＮ／ＯＦＦすることにより、受光素子１０に電流を流すか否かを制御するためのスイッチ手段である。スイッチング素子２０は、受光素子１０のローサイドに直列に接続されている。また、スイッチング素子２０は、ＮＭＯＳトランジスタで構成されている。後述するが、スイッチング素子２０はＡ／Ｄ変換装置３０によって駆動される。
【００１９】
Ａ／Ｄ変換装置３０は、受光素子１０から出力されたアナログ信号（Ａ１）をデジタル信号に変換するものである。このようなＡ／Ｄ変換装置３０は、コンデンサ３１、コンパレータ３２、インバータ３３、カウンタ３４、及びフィードバック部３５を備えている。
【００２０】
コンデンサ３１は、受光素子１０とスイッチング素子２０との接続点、及び、コンパレータ３２の非反転入力端子とグランドとの間に接続されている。このようなコンデンサ３１は、スイッチング素子２０がＯＮしたときに電荷を放電する一方、スイッチング素子２０がＯＦＦしたときに電荷を蓄積するものである。すなわち、コンデンサ３１は、スイッチング素子２０がＯＦＦしたときに電荷を蓄積することにより、受光素子１０の出力であるアナログ信号（Ａ１）をコンパレータ３２に出力する役割を果たす。
【００２１】
コンパレータ３２は、閾値生成部３６で生成された閾値とアナログ信号（Ａ１）を入力し、閾値とアナログ信号（Ａ１）の信号値とを比較してアナログ信号（Ａ１）を２値化した２値化信号（Ａ２）を生成するものである。具体的に、コンパレータ３２は、アナログ信号（Ａ１）が閾値を超える場合に第１レベルの第１信号を２値化信号（Ａ２）として出力する。一方、アナログ信号（Ａ１）が閾値を超えない場合、コンパレータ３２は第１信号を反転させた第２レベルの第２信号を２値化信号（Ａ２）として出力する。本実施形態では、第１レベルの第１信号はＨｉの信号であり、第２レベルの第２信号はＬｏの信号である。
【００２２】
インバータ３３は、コンパレータ３２から入力した第１信号及び第２信号を反転信号（Ａ３）として出力するものである。したがって、インバータ３３は、第１信号の反転出力、すなわちＬｏの信号を第１信号に対応した反転信号（Ａ３）として出力する。一方、インバータ３３は、第２信号の反転出力、すなわちＨｉの信号を第２信号に対応した反転信号（Ａ３）として出力する。
【００２３】
カウンタ３４は、インバータ３３から第１信号に対応した反転信号（Ａ３）及び第２信号に対応した反転信号（Ａ３）を入力し、これらの反転信号（Ａ３）のうちの第１信号に対応した反転信号（Ａ３）を入力した数を所定期間でカウントするものである。つまり、カウンタ３４は、Ｌｏの信号の数をカウントする。カウンタ３４は、カウント数に応じたデジタル信号を取得し、デジタル信号を外部に出力する。
【００２４】
フィードバック部３５は、ＮＡＮＤ回路３５ａ及びＮＯＲ回路３５ｂを備えて構成されている。ＮＡＮＤ回路３５ａは、デジタル部４０からＨｉの要求信号（Ｄ１）を入力している間、Ｌｏの信号を出力するものである。
【００２５】
ＮＯＲ回路３５ｂは、ＮＡＮＤ回路３５ａからＬｏの信号を入力すると共に、第１信号に対応した反転信号（Ａ３）すなわちＬｏの信号を入力している間はＨｉの信号を出力する。これにより、ＮＯＲ回路３５ｂは、スイッチング素子２０をＯＮする。これは、アナログ信号（Ａ１）の信号値が閾値を超えない状態にする動作である。
【００２６】
また、ＮＯＲ回路３５ｂは、ＮＡＮＤ回路３５ａからＬｏの信号を入力すると共に、第２信号に対応した反転信号（Ａ３）すなわちＨｉの信号を入力している間はＬｏの信号を出力する。これにより、ＮＯＲ回路３５ｂは、スイッチング素子２０をＯＦＦする。これは、アナログ信号（Ａ１）の信号値が閾値を超える状態にする動作である。
【００２７】
したがって、フィードバック部３５は、インバータ３３から反転信号（Ａ３）を入力し、第２信号に対応した反転信号（Ａ３）すなわちＨｉの信号の入力に従ってＬｏの制御信号（Ａ４）を出力する。これにより、フィードバック部３５は、アナログ信号（Ａ１）の信号値が閾値を超えない状態（スイッチング素子２０がＯＮ）を信号値が閾値を超えている状態（スイッチング素子２０がＯＦＦ）に移行させる。
【００２８】
また、フィードバック部３５は、第１信号に対応した反転信号（Ａ３）すなわちＬｏの信号の入力に従ってＨｉの制御信号（Ａ４）を出力する。これにより、フィードバック部３５は、アナログ信号（Ａ１）の信号値が閾値を超えている状態（スイッチング素子２０がＯＦＦ）を信号値が閾値を超えない状態（スイッチング素子２０がＯＮ）に戻す。
【００２９】
言い換えると、スイッチング素子２０は、フィードバック部３５の指令すなわち制御信号（Ａ４）に従って、アナログ信号（Ａ１）の信号値が閾値を超えている状態またはアナログ信号（Ａ１）の信号値が閾値を超えない状態となるように、受光素子１０からコンパレータ３２へのアナログ信号（Ａ１）の出力の許可または禁止を制御していると言える。
【００３０】
デジタル部４０は、カウンタ３４が所定期間でカウント数を取得するようにフィードバック部３５を動作させるものである。すなわち、デジタル部４０は、カウンタ３４からデジタル信号を出力させる期間にＨｉの要求信号（Ｄ１）をＮＡＮＤ回路３５ａに出力する。また、デジタル部４０は、カウンタ３４からデジタル信号を出力させない期間にＬｏの要求信号（Ｄ１）をＮＡＮＤ回路３５ａに出力する。
【００３１】
デジタル部４０は、例えば１００ｍｓｅｃ毎にＡ／Ｄ変換装置３０からデジタル信号を出力させるように要求信号（Ｄ１）を出力する。このようなデジタル部４０として、例えばマイクロコンピュータが用いられる。以上が、本実施形態に係る光センサの全体構成である。
【００３２】
次に、Ａ／Ｄ変換装置３０の作動について、図２のフローチャートに従って説明する。まず、時点Ｔ１０では、デジタル部４０からＮＡＮＤ回路３５ａにＨｉの要求信号（Ｄ１）が入力される。これにより、ＮＡＮＤ回路３５ａからＬｏの信号が出力される。また、この時点ではスイッチング素子２０がＯＮになっているので、アナログ信号（Ａ１）の信号値は閾値を超えず、２値化信号（Ａ２）はＬｏの信号になっている。したがって、反転信号（Ａ３）はＨｉの信号であり、制御信号（Ａ４）はＬｏの信号となる。つまり、時点Ｔ１０後はスイッチング素子２０がＯＦＦとなる。
【００３３】
したがって、時点Ｔ１０後の時点Ｔ１１からアナログ信号（Ａ１）の信号値が上昇し始める。そして、時点Ｔ１２でアナログ信号（Ａ１）の信号値が閾値を超えると、コンパレータ３２の出力である２値化信号（Ａ２）はＨｉの信号になる。これに伴い、インバータ３３の出力である反転信号（Ａ３）がＬｏの信号になる。よって、カウンタ３４では、Ｌｏの信号がカウントされる。
【００３４】
ここで、受光素子１０に低照度の光を検出させる場合、閾値を低く設定しておくことでアナログ信号（Ａ１）の信号値が閾値を超えるタイミングを早めることができる。つまり、低照度の検出が可能となる。
【００３５】
また、反転信号（Ａ３）がＬｏの信号になったので、フィードバック部３５のＮＯＲ回路３５ｂから出力される制御信号（Ａ４）がＨｉの信号になる。これにより、スイッチング素子２０がＯＮになるので、時点Ｔ１３でアナログ信号（Ａ１）の信号値が最低値まで下がる。
【００３６】
続いて、時点Ｔ１４、時点Ｔ１５、時点Ｔ１６では、上述の時点Ｔ１１、時点Ｔ１２、時点Ｔ１３と同じ動作が行われる。同様に、時点Ｔ１７、時点Ｔ１８、時点Ｔ１９では、上述の時点Ｔ１１、時点Ｔ１２、時点Ｔ１３と同じ動作が行われる。この動作が繰り返されることにより、カウンタ３４にて反転信号（Ａ３）のＬｏの信号の数がカウントされる。
【００３７】
この後、時点Ｔ２０では、デジタル部４０からＮＡＮＤ回路３５ａにＬｏの要求信号（Ｄ１）が入力される。これにより、ＮＡＮＤ回路３５ａからＨｉの信号が出力されるので、ＮＯＲ回路３５ｂの出力はＬｏの信号となり、ひいてはスイッチング素子２０がＯＦＦされる。したがって、受光素子１０からコンパレータ３２へのアナログ信号（Ａ１）の出力が禁止される。
【００３８】
そして、カウンタ３４からＬｏの信号のカウント数に応じたデジタル信号が生成され、デジタル信号がカウンタ３４から外部に出力される。つまり、時点Ｔ１０から時点Ｔ２０までの期間がカウンタ３４によるカウント期間であり、この期間に受光素子１０で検出された光の強度がデジタル信号としてカウンタ３４から出力される。光の照度に応じてアナログ信号（Ａ１）の信号値の増加スピードが異なるので、同じカウント時間で見たときのログ信号（Ａ１）の山の数が異なることを利用して光照度を検出することができる。
【００３９】
なお、図２に示された例ではＬｏの信号のカウント数は３である。この場合、カウンタ３４によって「１１」というデジタル信号が取得され、外部に出力される。
【００４０】
以上説明したように、本実施形態では、Ａ／Ｄ変換装置３０はインバータ３３から出力される反転信号（Ａ３）がＨｉとＬｏを繰り返す回路構成になっているので、例えばＬｏの信号の数をカウントすることでアナログ信号（Ａ１）をデジタル化することができる。このようなＡ／Ｄ変換は、コンパレータ３２、インバータ３３、カウンタ３４、及びフィードバック部３５の構成によって実現することができる。したがって、Ａ／Ｄ変換装置３０の回路規模を小型化することができる。
【００４１】
また、本実施形態では、Ａ／Ｄ変換装置３０にインバータ３３が設けられているので、インバータ３３によってアナログ信号（Ａ１）の信号値を確実に第１信号に変換することができる。したがって、カウンタ３４によるＬｏの信号のカウントの精度を向上させることができる。
【００４２】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。本実施形態では、図３に示されるように、スイッチング素子５０はＰＭＯＳトランジスタで構成されている。スイッチング素子５０は、受光素子１０のハイサイドに直列に接続されている。
【００４３】
Ａ／Ｄ変換装置３０においては、フィードバック部３５がＮＡＮＤ回路３５ａ及びＯＲ回路３５ｃによって構成されている。
【００４４】
ＯＲ回路３５ｃは、ＮＡＮＤ回路３５ａからＬｏの信号を入力すると共に、第１信号に対応した反転信号（Ａ３）すなわちＬｏの信号を入力している間はＬｏの信号を出力する。これにより、ＯＲ回路３５ｃは、スイッチング素子５０をＯＦＦする。
【００４５】
また、ＯＲ回路３５ｃは、ＮＡＮＤ回路３５ａからＬｏの信号を入力すると共に、第２信号に対応した反転信号（Ａ３）すなわちＨｉの信号を入力している間はＨｉの信号を出力する。これにより、ＮＯＲ回路３５ｂは、スイッチング素子５０をＯＮする。
【００４６】
上記の構成の光センサは、図４に示されたタイミングチャートに従って動作する。まず、時点Ｔ３０では、デジタル部４０からＮＡＮＤ回路３５ａにＨｉの要求信号（Ｄ１）が入力される。これにより、ＮＡＮＤ回路３５ａからＬｏの信号が出力される。また、この時点ではスイッチング素子５０がＯＦＦになっているので、アナログ信号（Ａ１）の信号値は閾値を超えず、２値化信号（Ａ２）はＨｉの信号になっている。したがって、反転信号（Ａ３）はＬｏの信号であり、制御信号（Ａ４）はＬｏの信号となる。そして、時点Ｔ３０後はスイッチング素子５０がＯＮとなる。
【００４７】
したがって、時点Ｔ３０後の時点Ｔ３１からアナログ信号（Ａ１）の信号値が下降し始める。そして、時点Ｔ３２でアナログ信号（Ａ１）の信号値が閾値を超えると、コンパレータ３２の出力である２値化信号（Ａ２）はＬｏの信号になる。これに伴い、インバータ３３の出力である反転信号（Ａ３）がＨｉの信号になる。よって、カウンタ３４では、Ｈｉの信号がカウントされる。
【００４８】
また、反転信号（Ａ３）がＨｉの信号になったので、フィードバック部３５のＯＲ回路３５ｃから出力される制御信号（Ａ４）がＬｏの信号になる。これにより、スイッチング素子５０がＯＦＦになるので、時点Ｔ３３でアナログ信号（Ａ１）の信号値が電源電圧まで上昇する。
【００４９】
続いて、時点Ｔ３４、時点Ｔ３５、時点Ｔ３６では、上述の時点Ｔ３１、時点Ｔ３２、時点Ｔ３３と同じ動作が行われる。同様に、時点Ｔ３７、時点Ｔ３８、時点Ｔ３９では、上述の時点Ｔ３１、時点Ｔ３２、時点Ｔ３３と同じ動作が行われる。この動作が繰り返されることにより、カウンタ３４にて反転信号（Ａ３）のＨｉの信号の数がカウントされる。なお、図４に示された例ではＨｉの信号のカウント数は３である。
【００５０】
この後、時点Ｔ４０では、デジタル部４０からＮＡＮＤ回路３５ａにＬｏの要求信号（Ｄ１）が入力される。これにより、ＮＡＮＤ回路３５ａからＨｉの信号が出力されるので、ＯＲ回路３５ｃの出力はＨｉの信号となり、ひいてはスイッチング素子２０がＯＮされる。したがって、受光素子１０からコンパレータ３２へのアナログ信号（Ａ１）の出力が禁止される。そして、カウンタ３４からＨｉの信号のカウント数に応じたデジタル信号が生成され、デジタル信号がカウンタ３４から外部に出力される。
【００５１】
以上のように、光センサのスイッチング素子５０がＰＭＯＳトランジスタとして構成されている構成においても、受光素子１０で検出されたアナログ信号（Ａ１）をＡ／Ｄ変換装置３０によってデジタル信号に変換することができる。
【００５２】
（第３実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図５に示されるように、インバータ３３は、コンパレータ３２とカウンタ３４との間の経路に複数設けられている。本実施形態では、３個のインバータ３３がＡ／Ｄ変換装置３０に設けられている。このような構成によると、複数のインバータ３３によって電流をドライブする能力を向上させることができる。したがって、速い動作に対応することができる。
【００５３】
（第４実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図６に示されるように、Ａ／Ｄ変換装置３０は、閾値調整部３７を備えている。閾値調整部３７は、コンパレータ３２の閾値を調整するものであり、固定抵抗３７ａと可変抵抗３７ｂとが直列接続されて構成されている可変抵抗３７ｂは、例えば抵抗とスイッチとの直列接続部が複数並列に接続されて構成されている。可変抵抗３７ｂは、例えばデジタル部４０によってその抵抗値が変更される。
【００５４】
上記の構成によると、アナログ信号（Ａ１）の信号値から生成される第１信号の数を調整することができる。これにより、Ａ／Ｄ変換の対象となるアナログ信号の信号値に応じて閾値を変更することができる。したがって、アナログ信号（Ａ１）の信号値が閾値を超える数を調整することができる。
【００５５】
（他の実施形態）
上記各実施形態で示されたＡ／Ｄ変換装置３０及び光センサの構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、Ａ／Ｄ変換装置３０は、デジタル部４０を備えた構成でも良い。一方、Ａ／Ｄ変換装置３０は、インバータ３３を備えない構成でも良い。
【００５６】
また、Ａ／Ｄ変換装置３０は、光センサへの適用に限られない。したがって、Ａ／Ｄ変換装置３０は、アナログ信号（Ａ１）を出力する構成に対してＡ／Ｄ変換を行うことができる。このように、Ａ／Ｄ変換装置３０が光センサに適用されない場合はコンデンサ３１を不要としても良い。
【００５７】
第２実施形態で示されたＡ／Ｄ変換装置３０に対して、第３実施形態で示された複数のインバータ３３を適用しても良いし、第４実施形態で示された閾値調整部３７を適用しても良い。
【００５８】
第４実施形態で示された閾値調整部３７の構成は一例である。したがって、閾値調整部３７として、閾値を変更することができる他の構成を採用しても良い。
【符号の説明】
【００５９】
３２  コンパレータ
３３  インバータ
３４  カウンタ
３５  フィードバック部
【図１】
2015204540.tif 000003
【図２】
2015204540.tif 000004
【図３】
2015204540.tif 000005
【図４】
2015204540.tif 000006
【図５】
2015204540.tif 000007
【図６】
2015204540.tif 000008