(57)【要約】【課題】動作を安定化させると共に、トランジスタを高速に動作させることができる半導体装置を提供することを課題とする。【解決手段】半導体装置は、ソースが基準電位ノードに接続される第１の電界効果トランジスタ（Ｓ１）と、ソースが前記第１の電界効果トランジスタのドレインに接続され、ゲートが前記第１の電界効果トランジスタのソースに接続される第２の電界効果トランジスタ（Ｓ２）と、ゲート信号を入力するゲート信号ノード（Ｎ１）と、前記ゲート信号ノード及び前記第１の電界効果トランジスタのゲート間に接続される第１の抵抗（１０３）と、前記第２の電界効果トランジスタのドレイン及び前記第１の電界効果トランジスタのゲート間に接続される第１の容量（１２２）及びスイッチ回路（１２４）とを有し、前記スイッチ回路は、前記第１の容量に対して直列に接続される。【選択図】図１
2015128218.tif 000002
【特許請求の範囲】
【請求項１】
ソースが基準電位ノードに接続される第１の電界効果トランジスタと、
ソースが前記第１の電界効果トランジスタのドレインに接続され、ゲートが前記第１の電界効果トランジスタのソースに接続される第２の電界効果トランジスタと、
ゲート信号を入力するゲート信号ノードと、
前記ゲート信号ノード及び前記第１の電界効果トランジスタのゲート間に接続される第１の抵抗と、
前記第２の電界効果トランジスタのドレイン及び前記第１の電界効果トランジスタのゲート間に接続される第１の容量及びスイッチ回路とを有し、
前記スイッチ回路は、前記第１の容量に対して直列に接続されることを特徴とする半導体装置。
【請求項２】
前記スイッチ回路は、前記第１の電界効果トランジスタがオフ状態の期間でオンすることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記スイッチ回路は、前記ゲート信号ノードの信号に応じてオンすることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記第１の電界効果トランジスタは、ＭＯＳ電界効果トランジスタであり、
前記第２の電界効果トランジスタは、高電子移動度トランジスタであることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記第１の電界効果トランジスタは、ノーマリオフのトランジスタであり、
前記第２の電界効果トランジスタは、ノーマリオンのトランジスタであることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１の電界効果トランジスタは、ノーマリオフのＭＯＳ電界効果トランジスタであり、
前記第２の電界効果トランジスタは、ノーマリオンの高電子移動度トランジスタであることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記第２の電界効果トランジスタのドレインは、負荷を介してドレインバイアス電位ノードに接続されることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
さらに、前記第１の抵抗に直列に接続される第１のインダクタと、
前記第１の容量に直列に接続される第２のインダクタとを有することを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記スイッチ回路は、オン抵抗を有することを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記スイッチ回路は、
ドレインが前記第１の容量に接続され、ゲートが前記基準電位ノードに接続され、ソースが前記ゲート信号ノードに接続される第３の電界効果トランジスタと、
前記第３の電界効果トランジスタのソース及び前記第１の電界効果トランジスタのゲート間に接続される第２の容量とを有することを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第３の電界効果トランジスタは、高電子移動度トランジスタであることを特徴とする請求項１０記載の半導体装置。
【請求項１２】
前記第３の電界効果トランジスタは、ノーマリオンのトランジスタであることを特徴とする請求項１０又は１１記載の半導体装置。
【請求項１３】
前記第３の電界効果トランジスタは、ノーマリオンの高電子移動度トランジスタであることを特徴とする請求項１０〜１２のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
フィードバック回路を有する半導体素子の駆動回路が知られている（例えば、特許文献１参照）。フィードバック回路は、半導体素子のゲートにダイオードのカソードを接続し、半導体素子のソースにダイオードのアノードを接続するとともに、ゲートとカソードとの間又はソースとアノードとの間に抵抗が挿入接続されている。
【０００３】
また、アクティブ発振制御を含むノーマリオフ複合半導体デバイスが知られている（例えば、特許文献２参照）。ノーマリオンIII-窒化物パワートランジスタとカスコード接続されて、ノーマリオフ複合半導体デバイスを形成する低電圧デバイスが設けられる。低電圧デバイスは、ノーマリオフ複合半導体デバイスのゲインを約10,000以下にするように低減された出力抵抗を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５３６９９号公報
【特許文献２】特開２０１２−１９９５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のフィードバック回路は、スイッチングノイズを低減し、スイッチング素子の駆動回路系を安定に動作させることができる。しかし、フィードバック回路を設けると、半導体素子のスイッチング速度が低下してしまう場合がある。
【０００６】
本発明の目的は、動作を安定化させると共に、トランジスタを高速に動作させることができる半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
半導体装置は、ソースが基準電位ノードに接続される第１の電界効果トランジスタと、ソースが前記第１の電界効果トランジスタのドレインに接続され、ゲートが前記第１の電界効果トランジスタのソースに接続される第２の電界効果トランジスタと、ゲート信号を入力するゲート信号ノードと、前記ゲート信号ノード及び前記第１の電界効果トランジスタのゲート間に接続される第１の抵抗と、前記第２の電界効果トランジスタのドレイン及び前記第１の電界効果トランジスタのゲート間に接続される第１の容量及びスイッチ回路とを有し、前記スイッチ回路は、前記第１の容量に対して直列に接続される。
【発明の効果】
【０００８】
第１の容量を設けることにより、発振を防止し、第１及び第２の電界効果トランジスタの動作を安定化させることができる。また、スイッチ回路を設けることにより、第１及び第２の電界効果トランジスタの動作を高速化させることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態による半導体装置の構成例を示す図である。
【図２】図２（Ａ）及び（Ｂ）は、第１の容量、第２のインダクタ及びスイッチ回路を削除した半導体装置の電圧波形を示す図である。
【図３】図３（Ａ）及び（Ｂ）は、図１の半導体装置の電圧波形を示す図である。
【図４】図４は、図１の半導体装置の制御方法を示すタイミングチャートである。
【図５】図５（Ａ）は高電子移動度トランジスタのターンオン電力の時間変化を示す図であり、図５（Ｂ）は高電子移動度トランジスタのターンオフ電力の時間変化を示す図である。
【図６】図６は、第２の実施形態による半導体装置の構成例を示す図である。
【図７】図７（Ａ）及び（Ｂ）は図６の半導体装置の電圧波形を示す図であり、図７（Ｃ）は高電子移動度トランジスタのターンオン電力及びターンオフ電力の時間変化を示す図である。
【図８】図８（Ａ）は第３の実施形態による３端子パッケージの半導体装置の構成例を示す図であり、図８（Ｂ）は第３の実施形態による４端子パッケージの半導体装置の構成例を示す図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図１は、第１の実施形態による半導体装置の構成例を示す図である。第１の電界効果トランジスタＳ１は、並列接続の電界効果トランジスタ１０５〜１０７と、寄生インダクタ１０８〜１１０と、寄生ダイオード１１１と、寄生抵抗１１２を有する。第１の電界効果トランジスタＳ１は、ドレインがノードＮ４に接続され、ゲートがノードＮ２に接続され、ソースがノードＮ３に接続される。電界効果トランジスタ１０５は、ドレインが寄生インダクタ１０８を介してノードＮ４に接続され、ゲートがノードＮ２に接続され、ソースがノードＮ３に接続される。電界効果トランジスタ１０６は、ドレインが寄生インダクタ１０９を介してノードＮ４に接続され、ゲートがノードＮ２に接続され、ソースがノードＮ３に接続される。電界効果トランジスタ１０７は、ドレインが寄生インダクタ１１０を介してノードＮ４に接続され、ゲートがノードＮ２に接続され、ソースがノードＮ３に接続される。寄生ダイオード１１１は、アノードがノードＮ３に接続され、カソードが寄生抵抗１１２を介してノードＮ４に接続される。例えば、寄生インダクタ１０８〜１１０は、それぞれ、０．２ｎＨである。寄生抵抗１１２は、１μΩである。
【００１１】
電界効果トランジスタ１０５〜１０７は、ノーマリオフのｎチャネルＭＯＳ（金属酸化物半導体）電界効果トランジスタである。したがって、電界効果トランジスタ１０５〜１０７は、ソース及びゲート間電圧が０Ｖの場合にはオフ状態になる。第１の電界効果トランジスタＳ１は、並列接続の電界効果トランジスタ１０５〜１０７を有するノーマリオフのｎチャネルＭＯＳ電界効果トランジスタである。したがって、第１の電界効果トランジスタＳ１は、ソース及びゲート間電圧が０Ｖの場合にはオフ状態になる。また、電界効果トランジスタ１０５〜１０７はそれぞれの電流が定格電流を超えないように並列数が設定されており、電流が大きくなる場合にはさらに並列数を増やす構成を取り得る。
【００１２】
ノードＮ３は、寄生インダクタ１１３を介して基準電位ノード（グランド電位ノード）に接続される。寄生インダクタ１１３は、配線パターン及びパッケージの寄生インダクタであり、例えば２０ｎＨである。
【００１３】
第２の電界効果トランジスタＳ２は、ドレインが寄生インダクタ１１７を介してノードＮ５に接続され、ゲートが抵抗１１５及び寄生インダクタ１１６を介してノードＮ３に接続され、ソースが寄生インダクタ１１４を介してノードＮ４に接続される。抵抗１１５は、削除してもよい。例えば、寄生インダクタ１１４、１１６及び１１７は、それぞれ、０．２ｎＨである。抵抗１１５は、５Ωである。第２の電界効果トランジスタＳ２は、ノーマリオンのＧａＮ（窒化ガリウム）の高電子移動度トランジスタ（ＨＥＭＴ）である。したがって、第２の電界効果トランジスタＳ２は、ソース及びゲート間電圧が０Ｖの場合にはオン状態になる。高電子移動度トランジスタＳ２は、ＭＯＳ電界効果トランジスタＳ１に比べて、高速かつ高耐圧のトランジスタである。ノードＮ５は、負荷１１９を介して、ドレインバイアス電源（ドレインバイアス電位ノード）１１８に接続される。ドレインバイアス電源１１８は、例えば４００Ｖのドレインバイアス電位を、負荷１１９を介して、ノードＮ５に供給する。負荷１１９は、抵抗１２０及びインダクタ１２１の直列接続回路である。例えば、抵抗１２０は、４０Ωである。インダクタ１２１は、０．５μＨである。第１の電界効果トランジスタＳ１及び第２の電界効果トランジスタＳ２は、カスコード接続される。
【００１４】
ゲート信号生成器１０１は、ゲート信号ノードＮ１に接続され、ローレベルが０Ｖであり、ハイレベルが５Ｖのゲートパルス信号をゲート信号ノードＮ１に出力する。ゲートダンピング回路１０２は、第１の抵抗１０３及び第１のインダクタ（寄生インダクタ）１０４の直列接続回路であり、ゲート信号ノードＮ１及びノードＮ２間に接続される。ゲートダンピング回路１０２は、ゲートパルス信号の振動を抑制することができる。例えば、第１の抵抗１０３は、１０Ωである。寄生インダクタ１０４は、５ｎＨである。
【００１５】
第１の容量１２２、第２のインダクタ（寄生インダクタ）１２３及びスイッチ回路１２５の直列接続回路（フィードバック回路）は、ノードＮ５及びノードＮ２間に接続される。例えば、第１の容量１２２は、２０ｐＦである。寄生インダクタ１２３は、５ｎＨである。スイッチ回路１２４は、スイッチＡ１及びオン抵抗１２５の等価回路を有する。例えば、オン抵抗１２５は、１０Ωである。スイッチＡ１は、ゲート信号ノードＮ１の信号に応じてオンする。
【００１６】
次に、半導体装置の動作を説明する。ゲート信号生成器１０１が５Ｖのゲート信号を出力すると、電界効果トランジスタ１０５〜１０７がオンする。第２の電界効果トランジスタＳ２は、ノーマリオンであるので、電界効果トランジスタ１０５〜１０７がオンするとオンする。これにより、ノードＮ５は、０Ｖになる。
【００１７】
これに対し、ゲート信号生成器１０１が０Ｖのゲート信号を出力すると、電界効果トランジスタ１０５〜１０７は、ノーマリオフであるのでオフする。すると、第２の電界効果トランジスタＳ２は、ソース電位に対するゲート電位が負電位になるのでオフする。これにより、ノードＮ５は、４００Ｖになる。
【００１８】
図２（Ａ）及び（Ｂ）は、図１において、第１の容量１２２、第２のインダクタ１２３及びスイッチ回路１２４を削除した半導体装置の電圧波形を示す図である。図２（Ａ）はノードＮ２のゲート電圧の波形を示し、図２（Ｂ）はノードＮ５のドレイン電圧の波形を示す。ゲート信号生成器１０１は、期間Ｔｏｎで５Ｖを出力し、期間Ｔｏｆｆで０Ｖを出力する。トランジスタＳ１及びＳ２のドレイン及びソースに寄生インダクタが存在すると、トランジスタＳ１及びＳ２のセルフターンオンが繰り返し発生し、ゲート電圧及びドレイン電圧が発振状態になる。これでは、半導体装置の動作が不安定となる。そこで、発振を防止するために、第１の容量１２２のフィードバック回路を設ける。
【００１９】
図３（Ａ）のノードＮ２のゲート電圧３０１及び図３（Ｂ）のノードＮ５のドレイン電圧３１１は、図１において、スイッチ回路１２４を削除し、第１の容量１２２及び第２のインダクタ１２３の直列接続回路をノードＮ５及びＮ２間に接続した半導体装置の電圧波形を示す。第１の容量１２２のフィードバック回路を設けると、第１の容量１２２が直流分をカットし、変化分のみをノードＮ５からノードＮ２にフィードバックする。これにより、ゲート電圧３０１及びドレイン電圧３１１の発振を防止し、動作を安定化させることができる。しかし、第１の容量１２２のフィードバック回路を設けると、ゲート電圧３０１及びドレイン電圧３１１の立ち上がり速度及び立ち下がり速度が遅くなる。すなわち、トランジスタＳ１及びＳ２のスイッチング速度が遅くなり、電力損失が増加する。
【００２０】
そこで、トランジスタＳ１及びＳ２のスイッチング速度を高速化し、電力損失を低減するために、スイッチ回路１２４を設ける。図２（Ａ）及び（Ｂ）を参照すると、ゲート電圧及びドレイン電圧の発振は、トランジスタオフ期間Ｔｏｆｆで発生しており、トランジスタオン期間Ｔｏｎで発生していないことに気付く。そこで、トランジスタオフ期間Ｔｏｏｆでは、スイッチＡ１をオンさせ、第１の容量１２２のフィードバック回路を有効化し、ゲート電圧及びドレイン電圧の発振を抑制する。これに対し、トランジスタオン期間Ｔｏｎでは、スイッチＡ１をオフさせ、第１の容量１２２のフィードバック回路を無効化し、ゲート電圧及びドレイン電圧の立ち上がり速度及び立ち下がり速度を高速化し、トランジスタＳ１及びＳ２のスイッチング速度を高速化させる。
【００２１】
図４は、図１の半導体装置の制御方法を示すタイミングチャートである。スイッチＡ１は、ノードＮ１のゲート電圧がローレベル（０Ｖ）の期間ではオンし、ノードＮ１のゲート電圧がハイレベル（５Ｖ）の期間ではオフする。ゲートダンピング回路１０２の遅延特性により、ノードＮ２のゲート電圧は、ノードＮ１のゲート電圧に対して遅延した電圧になる。時刻ｔ１では、ノードＮ１のゲート電圧がローレベルからハイレベルに変化し、スイッチＡ１がオンからオフに変化する。時刻ｔ１に対して、ゲートダンピング回路１０２の遅延時間後の時刻ｔ２では、トランジスタＳ１及びＳ２がオフ状態からオン状態に変化する。時刻ｔ２の前の時刻ｔ１で、スイッチＡ１をオンからオフに変化させる。時刻ｔ２では、スイッチＡ１がオフしているので、トランジスタＳ１及びＳ２は、オフ状態からオン状態に高速にスイッチングすることができる。
【００２２】
また、時刻ｔ３では、ノードＮ１のゲート電圧がハイレベルからローレベルに変化し、スイッチＡ１がオフからオンに変化する。時刻ｔ３に対して、ゲートダンピング回路１０２の遅延時間後の時刻ｔ４では、トランジスタＳ１及びＳ２がオン状態からオフ状態に変化する。トランジスタＳ１及びＳ２のスイッチング動作を高速化させるため、時刻ｔ３からｔ４までの期間では、スイッチＡ１がオフを維持していることが好ましい。しかし、時刻ｔ３でスイッチＡ１がオンしても、第２のインダクタ１２３及びオン抵抗１２５の直列接続回路の遅延特性により、時刻ｔ３ではスイッチＡ１に電流は流れ始めず、遅延時間後にスイッチＡ１に電流が流れ始める。したがって、時刻ｔ３からｔ４までの間の期間では、電流がほとんど流れないので、実質的にスイッチＡ１がオフの状態と同じである。したがって、時刻ｔ４では、トランジスタＳ１及びＳ２は、オン状態からオフ状態に高速にスイッチングすることができる。
【００２３】
なお、スイッチＡ１は、ノードＮ１のゲート電圧に応じてオンする例を示したが、これに限定されない。スイッチＡ１は、トランジスタＳ１及びＳ２がオフ状態の期間Ｔｏｆｆでオンするものであればよい。スイッチＡ１は、時刻ｔ２の前にオフし、時刻ｔ４の後にオンすることが好ましい。
【００２４】
図３（Ａ）のノードＮ２のゲート電圧３０２及び図３（Ｂ）のノードＮ５のドレイン電圧３１２は、図１の半導体装置の電圧波形を示す。ゲート電圧３０２及びドレイン電圧３１２は、スイッチ回路１２４がある場合の電圧を示す。ゲート電圧３０１及びドレイン電圧３１１は、スイッチ回路１２４がなく、第１の容量１２２及び第２のインダクタ１２３がノードＮ２及びＮ５間に接続されている場合の電圧を示す。スイッチ回路１２４を設けた場合のゲート電圧３０２及びドレイン電圧３１２は、スイッチ回路１２４がない場合のゲート電圧３０１及びドレイン電圧３１１に対して、立ち上がり速度及び立ち下がり速度が高速化している。スイッチ回路１２４を設けることにより、トランジスタＳ１及びＳ２のスイッチング動作を高速化させることができる。また、第１の容量１２２を設けることにより、ゲート電圧３０２及びドレイン電圧３１２は、ゲート電圧３０１及びドレイン電圧３１１と同様に、発振が抑制されている。
【００２５】
図５（Ａ）は高電子移動度トランジスタＳ２のターンオン電力の時間変化を示す図であり、図５（Ｂ）は高電子移動度トランジスタＳ２のターンオフ電力の時間変化を示す図であり、以下の条件でのシミュレーション結果を示す。ゲート信号生成器１０１が出力するゲートパルス信号の周波数は、１００ｋＨｚである。ドレインバイアス電源１１８は、４００Ｖのバイアス電位を供給する。負荷抵抗１２０は、４０Ωである。負荷インダクタ１２１は、０．５μＨである。トランジスタＳ１及びＳ２のソースの寄生インダクタは２０ｎＨであり、トランジスタＳ１及びＳ２のゲートの寄生インダクタは５ｎＨであり、フィードバック回路がないと発振する条件である。
【００２６】
図５（Ａ）において、ターンオン電力５０１は、スイッチ回路１２４がなく、第１の容量１２２及び第２のインダクタ１２３がノードＮ２及びＮ５間に接続されている場合の損失電力であり、フィードバック回路が常時接続され、１秒平均電力が１３．５Ｗである。ターンオン電力５０２は、スイッチ回路１２４がある場合の半導体装置の損失電力であり、１秒平均電力が１３．１Ｗである。ターンオン電力５０２の平均電力（１３．１Ｗ）は、ターンオン電力５０１の平均電力（１３．５Ｗ）に対して小さくなる。なお、高電子移動度トランジスタＳ２のターンオン時には、容量からの流入電流が発生するため、ターンオン電力５０２の平均電力がターンオン電力５０１の平均電力に対して小さくなる効果は比較的小さい。
【００２７】
図５（Ｂ）において、ターンオフ電力５１１は、スイッチ回路１２４がなく、第１の容量１２２及び第２のインダクタ１２３がノードＮ２及びＮ５間に接続されている場合の損失電力であり、フィードバック回路が常時接続され、１秒平均電力が３．７４Ｗである。ターンオフ電力５１２は、スイッチ回路１２４がある場合の半導体装置の損失電力であり、１秒平均電力が１．９０Ｗである。ターンオフ電力５１２の平均電力（１．９０Ｗ）は、ターンオフ電力５１１の平均電力（３．７４Ｗ）に対して、半分程度小さくなる。
【００２８】
以上のように、本実施形態のターンオン電力５０２及びターンオフ電力５１２の平均電力は、小さくなり、電力損失を低減することができる。
【００２９】
（第２の実施形態）
図６は、第２の実施形態による半導体装置の構成例を示す図である。本実施形態（図６）は、第１の実施形態（図１）に対して、スイッチ回路１２４の具体例を示したものである。以下、本実施形態が第１の実施形態と異なる点を説明する。なお、図６の半導体装置では、図１の半導体装置に対して、寄生インダクタ１１６を削除することができる。
【００３０】
スイッチ回路１２４は、第３の電界効果トランジスタ６０１、第２の容量６０２及び寄生インダクタ６０３を有する。第３の電界効果トランジスタ６０１は、ドレインが第１の容量１２２及び第２のインダクタ１２３を介してノードＮ５に接続され、ゲートが基準電位ノード（グランド電位ノード）に接続され、ソースがノードＮ６に接続される。第２の容量６０２は、ノードＮ２及びＮ６間に接続され、例えば１００ｐＦである。寄生インダクタ６０３は、ノードＮ１及びＮ６間に接続され、例えば５ｎＨである。第２の容量６０２は、ノードＮ２のゲートバイアスとノードＮ６のフィードバック回路とを分離するための容量である。
【００３１】
第３の電界効果トランジスタ６０１は、ノーマリオンのＧａＮ（窒化ガリウム）の高電子移動度トランジスタ（ＨＥＭＴ）である。したがって、第３の電界効果トランジスタ６０１は、ソース及びゲート間電圧が０Ｖの場合にはオン状態になり、オン抵抗が２０Ω以下である。スイッチ回路１２４として、高電子移動度トランジスタ６０１を用いることにより、小さいサイズでスイッチ回路１２４を実現することができる。
【００３２】
次に、半導体装置の動作を説明する。ゲート信号生成器１０１がローレベル（０Ｖ）のゲート信号をノードＮ１に出力すると、ノードＮ６も０Ｖになる。高電子移動度トランジスタ６０１は、ソース電位に対してゲート電位が０Ｖになるのでオンする。ノードＮ１がローレベルの場合、スイッチＳ１及びＳ２がオフする。したがって、スイッチＳ１及びＳ２のオフ期間Ｔｏｆｆでは、高電子移動度トランジスタ６０１はオンする。
【００３３】
また、ゲート信号生成器１０１がハイレベル（例えば１０Ｖ）のゲート信号をノードＮ１に出力すると、ノードＮ６も１０Ｖになる。高電子移動度トランジスタ６０１は、ソース電位に対してゲート電位が−１０Ｖになるのでオフする。ノードＮ１がハイレベルの場合、スイッチＳ１及びＳ２がオンする。したがって、スイッチＳ１及びＳ２のオン期間Ｔｏｎでは、高電子移動度トランジスタ６０１はオフする。
【００３４】
図７（Ａ）のノードＮ２のゲート電圧７０２及び図７（Ｂ）のノードＮ５のドレイン電圧７１２は、図１の半導体装置の電圧波形を示す。ゲート電圧７０２及びドレイン電圧７１２は、高電子移動度トランジスタ６０１、第２の容量６０２及び寄生インダクタ６０３がある場合の電圧を示す。ゲート電圧７０１及びドレイン電圧７１１は、高電子移動度トランジスタ６０１、第２の容量６０２及び寄生インダクタ６０３がなく、第１の容量１２２及び第２のインダクタ１２３がノードＮ２及びＮ５間に接続されている場合の電圧を示す。高電子移動度トランジスタ６０１等を設けた場合のゲート電圧７０２及びドレイン電圧７１２は、高電子移動度トランジスタ６０１等がない場合のゲート電圧７０１及びドレイン電圧７１１に対して、立ち上がり速度及び立ち下がり速度が高速化している。高電子移動度トランジスタ６０１等を設けることにより、トランジスタＳ１及びＳ２のスイッチング動作を高速化させることができる。また、第１の容量１２２を設けることにより、ゲート電圧７０２及びドレイン電圧７１２は、ゲート電圧７０１及びドレイン電圧７１１と同様に、発振が抑制されている。
【００３５】
図７（Ｃ）は、高電子移動度トランジスタＳ２のターンオン電力及びターンオフ電力の時間変化を示す図である。ゲート信号生成器１０１は、０Ｖのローレベル及び１０Ｖのハイレベルのゲートパルス信号をノードＮ１に出力する。
【００３６】
電力７２１は、高電子移動度トランジスタ６０１、第２の容量６０２及び寄生インダクタ６０３がなく、第１の容量１２２及び第２のインダクタ１２３がノードＮ２及びＮ５間に接続されている場合の損失電力であり、フィードバック回路が常時接続される。電力７２１のうちのターンオンの１秒平均電力は、１３．５Ｗである。電力７２２は、高電子移動度トランジスタ６０１、第２の容量６０２及び寄生インダクタ６０３がある場合の損失電力である。電力７２２のうちのターンオンの１秒平均電力は、１０．１Ｗであり、電力７２１のうちのターンオンの１秒平均電力（１３．５Ｗ）に対して小さくなる。
【００３７】
電力７２１のうちのターンオフの１秒平均電力は、１Ｗである。また、電力７２２のうちのターンオフの１秒平均電力は、０．２６２Ｗであり、電力７２１のうちのターンオフの１秒平均電力（１Ｗ）に対して小さくなる。
【００３８】
以上のように、本実施形態のターンオン電力及びターンオフ電力の平均電力は、小さくなり、電力損失を低減することができる。なお、スイッチ回路１２４としての高電子移動度トランジスタ６０１のスイッチングによる損失電力はほとんどない。
【００３９】
（第３の実施形態）
図８（Ａ）は、第３の実施形態による３端子パッケージの半導体装置の構成例を示す図である。３端子パッケージ８０１は、ドレイン端子Ｄ、ゲート端子Ｇ及びソース端子Ｓを有する。また、３端子パッケージ８０１は、図６の半導体装置（ゲート信号生成器１０１、ドレインバイアス電源１１８及び負荷１１９を除く）を内蔵する。ドレイン端子ＤはノードＮ５に接続され、ゲート端子ＧはノードＮ１に接続され、ソース端子ＳはノードＮ３に接続される。また、３端子パッケージ８０１は、図６の半導体装置に対して、寄生インダクタ１１４，１１６，１１７及び抵抗１１５が削除されている。高電子移動度トランジスタ６０１のゲートは、ノードＮ３に接続されている。３端子パッケージ８０１は、通常の３端子電界効果トランジスタを置き換えて使用でき、高耐圧及び高速化を実現できる利点がある。
【００４０】
図８（Ｂ）は、第３の実施形態による４端子パッケージの半導体装置の構成例を示す図である。４端子パッケージ８０２、ドレイン端子Ｄ、第１のゲート端子Ｇ１、第２のゲート端子Ｇ２及びソース端子Ｓを有する。また、４端子パッケージ８０２は、図８（Ａ）の３端子パッケージ８０１に対して、抵抗１０３及びインダクタ１０４，６０３を削除したものである。第１のゲート端子Ｇ１は、ノードＮ２に接続される。第２のゲート端子Ｇ２は、ノードＮ６に接続される。抵抗１０３及びインダクタ１０４，６０３は、４端子パッケージ８０２に対して、外付けされる。これにより、抵抗１０３及びインダクタ１０４，６０３の値を変更することにより、図４の時刻ｔ１及びｔ２間の遅延時間と、時刻ｔ３及びｔ４間の遅延時間を調整し、半導体装置の動作を容易に最適化できる利点がある。
【００４１】
以上のように、第１〜第３の実施形態によれば、第１の容量１２２を設けることにより、発振を防止し、第１及び第２の電界効果トランジスタＳ１及びＳ２の動作を安定化させることができる。また、スイッチ回路１２４を設けることにより、第１及び第２の電界効果トランジスタＳ１及びＳ２の動作を高速化させることができる。
【００４２】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４３】
１０１  ゲート信号生成器
１０２  ゲートダンピング回路
１０３，１１２，１１５，１２０，１２５  抵抗
１０４，１０８〜１１０，１１３，１１４，１１６，１１７，１２１，１２３  インダクタ
１０５〜１０７  電界効果トランジスタ
１１１  ダイオード
１１８  ドレインバイアス電源
１１９  負荷
１２２  容量
１２４  スイッチ回路
Ｓ１  第１の電界効果トランジスタ
Ｓ２  第２の電界効果トランジスタ
Ａ１  スイッチ
【図１】
2015128218.tif 000003
【図２】
2015128218.tif 000004
【図３】
2015128218.tif 000005
【図４】
2015128218.tif 000006
【図５】
2015128218.tif 000007
【図６】
2015128218.tif 000008
【図７】
2015128218.tif 000009
【図８】
2015128218.tif 000010