(57)【要約】【課題】  パワーモジュールに関し、特に、電圧クランプ回路を内蔵したパワーモジュールを開示する。【解決手段】  パワーモジュールは、基板と、前記基板に集積された少なくとも１つのスイッチングチップと、少なくとも１つの充電回路素子を備え、前記少なくとも１つのスイッチングチップの電圧をクランプする電圧クランプ回路とを含む。前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第１係数を乗した積を半径として、少なくとも１つの第１円を構成し、前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置する。【選択図】      図１２
2015226067.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に集積された少なくとも１つのスイッチングチップと、
少なくとも１つの充電回路素子を有し、前記少なくとも１つのスイッチングチップの電圧をクランプする電圧クランプ回路と、を備え、
前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第１係数とを乗算して得られる積を半径として、少なくとも１つの第１円を構成し、前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置する
ことを特徴するパワーモジュール。
【請求項２】
前記充電回路素子は、前記基板に集積され、前記電圧クランプ回路と前記少なくとも１つのスイッチングチップを接続するための２つのリード線を有し、
前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含む
ことを特徴とする請求項１に記載のパワーモジュール。
【請求項３】
前記充電回路素子は、前記基板に集積された１つのコンデンサを有し、
前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記コンデンサの前記基板上における位置が、前記少なくとも１つの第１円内に位置することを含む
ことを特徴とする請求項１に記載のパワーモジュール。
【請求項４】
基板と、
前記基板に集積された少なくとも１つのスイッチングチップと、
少なくとも１つの第１充電回路素子、及び第２充電回路素子を有し、前記少なくとも１つのスイッチングチップの電圧をクランプする電圧クランプ回路と、を備え、
前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第１係数とを乗算して得られる積を半径として、少なくとも１つの第１円を構成し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置するか、または、
前記第２充電回路素子の中心点が前記基板への投影を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置する
ことを特徴とするパワーモジュール。
【請求項５】
前記第１充電回路素子は、２つのリード線及びコンデンサを含み、
前記第２充電回路素子は、１つのスイッチング素子であり、
前記２つのリード線と前記スイッチング素子は、前記基板に集積されており、前記２つのリード線は、前記コンデンサと集積された前記スイッチング素子及び前記少なくとも１つのスイッチングチップとを接続し、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、
前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記スイッチング素子の中心点の前記基板上における位置が、前記少なくとも１つの第３円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項６】
前記第１充電回路素子は、２つのリード線及び１つの第３充電回路素子を含み、
前記２つのリード線及び前記第２充電回路素子は、前記基板に集積され、前記２つのリード線は、前記第３充電回路素子と、集積された前記第２充電回路素子及び前記少なくとも１つのスイッチングチップとを接続し、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、
前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項７】
さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子は、２つのリード線及びコンデンサを含み、
前記第２充電回路素子は、１つのスイッチング素子であり、
前記スイッチング素子は、前記回路基板に集積され、
前記２つのリード線は、前記基板に集積され、前記コンデンサと、集積された前記スイッチング素子及び前記少なくとも１つのスイッチングチップとを接続し、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、
前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さと幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記スイッチング素子の中心点の前記基板上における投影は、前記少なくとも１つの第３円の少なくとも１つ内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項８】
さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子は、２つのリード線及び１つの第３充電回路素子を含み、
前記第２充電回路素子は、前記回路基板に集積され、
前記２つのリード線は、前記基板に集積され、前記第３充電回路素子と、集積された前記第２充電回路素子及び前記少なくとも１つのスイッチングチップとを接続し、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、
前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第３円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項９】
前記第１充電回路素子及び前記第２充電回路素子の両方は、前記基板に集積され、
前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さと幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項１０】
前記第１充電回路素子及び前記第２充電回路素子の両方は、前記基板に集積され、
前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第１円内に位置し、
前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置するか、または、
前記第２充電回路素子の中心点を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板上における位置は、前記第２円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項１１】
前記第１充電回路素子及び前記第２充電回路素子の両方は、前記基板に集積され、
前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項１２】
さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子は、前記基板に集積され、前記第２充電回路素子は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第３円内に位置するか、または、
前記第１充電回路素子は、前記回路基板に集積され、前記第２充電回路素子は、前記基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円の少なくとも１つ内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項１３】
さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子は、前記基板に集積され、前記第２充電回路素子は、前記回路基板に集積され、
前記第２充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板上における位置が、前記少なくとも１つの第３円の少なくとも１つ内に位置するか、または、
前記第２充電回路素子の中心点の前記基板への投影を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板上における位置が、前記第２円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項１４】
さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子は、前記回路基板に集積され、前記第２充電回路素子は、前記基板に集積され、
前記第２充電回路素子の中心点の前記基板上における位置が、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第３円の少なくとも１つ内に位置するか、または、
前記第２充電回路素子の中心点を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板への投影は、前記第２円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項１５】
さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子は、前記基板に集積され、前記第２充電回路素子は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さと幅の最大値と前記第１係数を乗した積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第３円の少なくとも１つ内に位置するか、または、
前記第１充電回路素子は、前記回路基板に集積され、前記第２充電回路素子は、前記基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数を乗した積を半径として少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円の少なくとも１つ内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項１６】
さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子及び前記第２充電回路素子の両方は、前記回路基板に集積され、
前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第２係数とを乗算して得られる積を半径として少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第３円の少なくとも１つ内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項１７】
前記第１係数は、前記第２係数より大きい
ことを特徴とする請求項５，７，９，１２，１６の中のいずれか１項に記載のパワーモジュール。
【請求項１８】
さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子及び前記第２充電回路素子の両方は、前記回路基板に集積され、
前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第１円内に位置し、
前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板上における投影が、前記少なくとも１つの第３円内に位置するか、または、
前記第２充電回路素子の中心点の前記基板への投影を円心とし、その長さと幅の最大値と前記第１係数を乗した積を半径として１つの第２円を構成し、前記第１充電回路素子の前記基板への投影が、前記第２円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項１９】
さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子及び前記第２充電回路素子は、前記回路基板に集積され、
前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第３円内に位置する
ことを特徴とする請求項４に記載のパワーモジュール。
【請求項２０】
前記電圧クランプ回路は、１つ又は複数設けられ、
前記電圧クランプ回路が複数設けられた場合には、前記少なくとも１つのスイッチングチップも複数設けられ、前記電圧クランプ回路は、それぞれ１つ又は異なる複数の前記スイッチングチップをクランプする
ことを特徴とする請求項１ないし１９の中のいずれか１項に記載のパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、パワーモジュールに関し、特に、電圧クランプ回路を内蔵したパワーモジュールに関する。
【背景技術】
【０００２】
現在、コンバータ、インバータなどのパワーデバイスのパワー密度、特にパワーモジュールに対するパワー密度の要求は、高まりつつある。その内部スイッチのスイッチング周波数を上げることは、パワーモジュールの体積を小さくする有効な方法である。それは、内部において高周波スイッチを使用する時、パワーモジュールがより小さい磁気素子及びコンデンサを使用することができる。これにより、より高いパワー密度を得ることができる。
【０００３】
しかしながら、単にスイッチング周波数を上げると、スイッチングの損失がより多く発生してしまう。図１は、スイッチング素子のオン時の損失及びオフ時の損失（以下、それぞれ、オンロス及びオフロスと略する）と、スイッチング速度との関係を示すグラフである。高周波スイッチを使用するときにオンロスＥｏｎとオフロスＥｏｆｆを含むスイッチングの損失を小さくするために、図１に示すように、スイッチング速度（ｄｉ／ｄｔとｄｖ／ｄｔ）を上げる必要がある。図１において、ＶＣＥは、スイッチング素子の両端の電圧であり、Ｉｃは、スイッチング素子を流れる電流である。スイッチング速度を上げる１つの方法として、より小さいゲート駆動抵抗Ｒｇを使用することができる。図２は、ゲート駆動抵抗とスイッチング素子のオンロス及びオフロスとの間の関係を表すグラフをそれぞれ示す。図２に示すように、インフィ二オン社の型番がＦＦ４００Ｒ０６ＫＥ３のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を例に挙げると、より小さい抵抗値を有するゲート駆動抵抗Ｒｇを使用すると、オンロスが明らかに小さくなる。しかし、Ｒｇを小さくすると、ＩＧＢＴとダイオードに印加される電圧が大幅に増加する。図３は、ＩＧＢＴに印加される電圧とゲート駆動抵抗との間の関係及びダイオードに印加される電圧とゲート駆動抵抗との間の関係のグラフをそれぞれ示す。図３から分かるように、より小さいゲート駆動抵抗Ｒｇを用いる時、ＩＧＢＴに印加される電圧及びダイオードに印加される電圧は、非常に大きい。電流が大きいと、印加される電圧は、更に大きくなる。従って、コンバータ又はインバータが過負荷の場合、その内部のスイッチング素子がオン又はオフする時に大電流が流れる。抵抗値の小さいゲート駆動抵抗Ｒｇを用いると、急激に増加する瞬間電圧は、コンバート又はインバータ等のパワーデバイスを破壊する恐れがある。
【０００４】
パワーモジュールにおいて、その内部のスイッチの急激に増加する瞬間電圧を抑制するために、現在、パワーモジュールのスイッチの外部のリード端子に、各種電圧クランプ回路が使用されている。一般的に、電圧クランプ回路は、１つの充電回路及び１つの放電回路を含む。充電回路は、少なくとも１つのクランプコンデンサＣを含み、それ以外、例えばダイオードＤや、アクティブスイッチングＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）などの、クランプコンデンサＣに直列接続されたスイッチング素子、又は抵抗を含んでもよい。図４は、いくつかの電圧クランプ回路の充電回路を模式的に示している。図４（ａ）は、ＲＣＤ電圧クランプ回路の充電回路を示し、図４（ｂ）は、ＲＣ電圧スナバ回路（ＲＣ  ｖｏｌｔａｇｅ  ｓｎｕｂｂｅｒ）の充電回路を示し、図４（ｃ）は、Ｃ電圧スナバ回路（Ｃ  ｖｏｌｔａｇｅ  ｓｎｕｂｂｅｒ）の充電回路を示す。
【０００５】
放電回路は、１つのクランプコンデンサＣに直列接続された放電抵抗Ｒを含む。即ち、充電回路と放電回路は、クランプコンデンサＣを共有している。さらに、放電回路は、例えば、ＭＯＳＦＥＴ又はダイオード等の、放電抵抗Ｒに直列接続されたスイッチング素子を含んでもよい。
【０００６】
図５は、パワーモジュールの内部回路が２レベル、又は３レベルＮＰＣ（Ｎｅｕｔｒａｌ−ｐｏｉｎｔ  ｃｌａｍｐｅｄ）コンバータである場合、内部スイッチＳ１に用いられるＲＣＤ電圧クランプ回路を示す。図５において、充電回路は、コンデンサＣ、当該コンデンサＣに直列接続されたダイオードＤを含み、放電回路は、コンデンサＣ及び抵抗Ｒを含む。
【０００７】
しかしながら、パワーモジュールの内部スイッチの外部リード端子に、図５に示す電圧クランプ回路が接続されていても、スイッチＳ１に印加される実際の瞬間電圧は、依然として大きい。図５（ｂ）に示す３レベルＮＰＣコンバータを例として実験を行った結果、スイッチＳ１をオフした時に流れる電流が１５０Ａの場合、外部リード端子で測定したＳ１の瞬間電圧は、３３８Ｖのみであり、内部で直接に測定したスイッチＳ１のコレクタとエミッタとの間の電圧は、４１３Ｖである。これにより、内部スイッチに、より大きい瞬間電圧が印加されることが分かった。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記問題を鑑みて、本発明は、電圧クランプ回路を適切に設置することで、内部スイッチにおいて急増する瞬間電圧を抑制し、パワーモジュールのパワー密度をより高めることができるパワーモジュールを提供する。
【課題を解決するための手段】
【０００９】
本発明のさらなる態様および利点は、以下の説明において部分的に述べる。本発明の一部は、説明により明らかになり、又は、本発明を実施することにより知ることができる。
【００１０】
本発明の１態様によるパワーモジュールは、基板と、前記基板に集積された少なくとも１つのスイッチングチップと、少なくとも１つの充電回路素子を有し、前記少なくとも１つのスイッチングチップの電圧をクランプする電圧クランプ回路と、を備え、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第１係数とを乗算して得られる積を半径として、少なくとも１つの第１円を構成し、前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置する。
【００１１】
１つの実施例において、前記充電回路素子は、前記基板に集積され、前記電圧クランプ回路と前記少なくとも１つのスイッチングチップを接続するための２つのリード線を有し、  前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含む。
【００１２】
さらに、１つの実施例において、前記充電回路素子は、さらに、１つのコンデンサを含み、前記２つのリード線は、前記コンデンサと、前記少なくとも１つのスイッチングチップとを接続し、または、前記充電回路素子は、さらに１つのコンデンサと１つのスイッチング素子を含み、前記２つのリード線は、前記コンデンサ及び前記スイッチング素子と、前記少なくとも１つのスイッチングチップとを接続し、または、前記充電回路素子は、さらに１つのコンデンサと１つの抵抗を含み、前記２つのリード線は、前記コンデンサ及び前記抵抗と、前記少なくとも１つのスイッチングチップとを接続する。
【００１３】
さらに、１つの実施例において、前記充電回路素子は、前記基板に集積された１つのコンデンサを有し、前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記コンデンサの前記基板上における位置が、前記少なくとも１つの第１円内に位置することを含む。
【００１４】
本発明の他の態様によるパワーモジュールは、基板と、前記基板に集積された少なくとも１つのスイッチングチップと、少なくとも１つの第１充電回路素子、及び第２充電回路素子を有し、前記少なくとも１つのスイッチングチップの電圧をクランプする電圧クランプ回路と、を備え、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第１係数とを乗算して得られる積を半径として、少なくとも１つの第１円を構成し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置するか、または、前記第２充電回路素子の中心点が前記基板への投影を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置する。
【００１５】
１つの実施例において、前記第１充電回路素子は、２つのリード線及びコンデンサを含み、前記第２充電回路素子は、１つのスイッチング素子であり、前記２つのリード線と前記スイッチング素子は、前記基板に集積されており、前記２つのリード線は、前記コンデンサと集積された前記スイッチング素子及び前記少なくとも１つのスイッチングチップとを接続し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記スイッチング素子の中心点の前記基板上における位置が、前記少なくとも１つの第３円内に位置する。
【００１６】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００１７】
さらに、１つの実施例において、前記第１充電回路素子は、２つのリード線及び１つの第３充電回路素子を含み、前記２つのリード線及び前記第２充電回路素子は、前記基板に集積され、前記２つのリード線は、前記第３充電回路素子と、集積された前記第２充電回路素子及び前記少なくとも１つのスイッチングチップとを接続し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置する。
【００１８】
さらに、１つの実施例において、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサであり、または、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００１９】
さらに、１つの実施例において、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、２つのリード線及びコンデンサを含み、前記第２充電回路素子は、１つのスイッチング素子であり、前記スイッチング素子は、前記回路基板に集積され、前記２つのリード線は、前記基板に集積され、前記コンデンサと、集積された前記スイッチング素子及び前記少なくとも１つのスイッチングチップとを接続し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、
前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さと幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記スイッチング素子の中心点の前記基板上における投影は、前記少なくとも１つの第３円の少なくとも１つ内に位置する。
【００２０】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００２１】
さらに、１つの実施例において、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、２つのリード線及び１つの第３充電回路素子を含み、前記第２充電回路素子は、前記回路基板に集積され、前記２つのリード線は、前記基板に集積され、前記第３充電回路素子と、集積された前記第２充電回路素子及び前記少なくとも１つのスイッチングチップとを接続し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第３円内に位置する。
【００２２】
さらに、１つの実施例において、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサであり、または、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００２３】
さらに、１つの実施例において、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記基板に集積され、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さと幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置する。
【００２４】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つのスイッチング素子である。
【００２５】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００２６】
さらに、１つの実施例において、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記基板に集積され、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置するか、または、前記第２充電回路素子の中心点を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板上における位置は、前記第２円内に位置する。
【００２７】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００２８】
さらに、１つの実施例において、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置する。
【００２９】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサである。
【００３０】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、前記基板に集積され、前記第２充電回路素子は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第３円内に位置するか、または、前記第１充電回路素子は、前記回路基板に集積され、前記第２充電回路素子は、前記基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円の少なくとも１つ内に位置する。
【００３１】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つのスイッチング素子である。
【００３２】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００３３】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子は、前記基板に集積され、前記第２充電回路素子は、前記回路基板に集積され、前記第２充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板上における位置が、前記少なくとも１つの第３円の少なくとも１つ内に位置するか、または、  前記第２充電回路素子の中心点の前記基板への投影を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板上における位置が、前記第２円内に位置する。
【００３４】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、前記回路基板に集積され、前記第２充電回路素子は、前記基板に集積され、前記第２充電回路素子の中心点の前記基板上における位置が、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第３円の少なくとも１つ内に位置するか、または、前記第２充電回路素子の中心点を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板への投影は、前記第２円内に位置する。
【００３５】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００３６】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、前記基板に集積され、前記第２充電回路素子は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さと幅の最大値と前記第１係数を乗した積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第３円の少なくとも１つ内に位置するか、または、前記第１充電回路素子は、前記回路基板に集積され、前記第２充電回路素子は、前記基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数を乗した積を半径として少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円の少なくとも１つ内に位置する。
【００３７】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサである。
【００３８】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第２係数とを乗算して得られる積を半径として少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第３円の少なくとも１つ内に位置する。
【００３９】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つのスイッチング素子である。
【００４０】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００４１】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記回路基板に集積され、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板上における投影が、前記少なくとも１つの第３円内に位置するか、または、前記第２充電回路素子の中心点の前記基板への投影を円心とし、その長さと幅の最大値と前記第１係数を乗した積を半径として１つの第２円を構成し、前記第１充電回路素子の前記基板への投影が、前記第２円内に位置する。
【００４２】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００４３】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子及び前記第２充電回路素子は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第３円内に位置する。
【００４４】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサである。
【００４５】
さらに、１つの実施例において、前記電圧クランプ回路は、１つ又は複数設けられ、前記電圧クランプ回路が複数設けられた場合には、前記少なくとも１つのスイッチングチップも複数設けられ、前記電圧クランプ回路は、それぞれ１つ又は異なる複数の前記スイッチングチップをクランプする。
【発明の効果】
【００４６】
本発明の実施例は、パワーモジュールを提供する。パワーモジュールの内部に電圧クランプ回路、特に電圧クランプ回路の充電回路を設けることにより、パワーモジュールのスイッチング素子において、スイッチング動作の時、瞬間的に急増する電圧が最大限に抑えられ、スイッチング速度をより向上させるとともに、スイッチング損失を抑えることができる。
【図面の簡単な説明】
【００４７】
本発明についての上記および他の特徴や利点は、
添付の図面を参照しながら例示的な実施形態を詳細に説明することで、本発明の上記及びほかの特徴、利点は、より明確になる。
【図１】スイッチング素子のオンロス及びオフロスとスイッチング速度とのの間の関係を示すグラフである。
【図２】ゲート駆動抵抗と、スイッチング素子のオンロス及びオフロスとの間の関係を示すグラフである。
【図３】ＩＧＢＴに印加された電圧及びダイオードに印加される電圧と、ゲート駆動抵抗との間の関係を示すグラフである。
【図４】いくつかの電圧クランプ回路の充電回路を示す図である。
【図５】２レベルと３レベルＮＰＣコンバータのそれぞれに用いられるスイッチＳ１のＲＣＤ電圧クランプ回路を示す回路図である。
【図６】３レベルＮＰＣコンバータが用いる電圧クランプ回路の、寄生インダクタンスを有する等価回路を示す図である。
【図７】理想の電圧クランプ回路の等価回路を示す図である。
【図８】本発明の実施例１のパワーモジュールの電圧クランプ回路の等価回路を示す図である。
【図９】本発明の実施例１のスイッチングチップの場合のリード設置を模式的に示す図である。
【図１０】本発明の実施例１の複数のスイッチングチップの場合の直列接続された時においてのリード設置を示す図である。
【図１１】本発明の実施例２のパワーモジュールのダイオードが基板に位置する置位置を示す図である。
【図１２】本発明の実施例３のパワーモジュールの電圧クランプ回路の等価回路を示す図である。
【図１３】本発明の実施例３のパワーモジュールのダイオード及びコンデンサの基板においての設置位置を示す図である。
【図１４】本発明の実施例のパワーモジュールにおいて、複数の電圧クランプ回路を使用して複数のスイッチングチップをクランプする時の等価回路を示す図である。
【発明を実施するための形態】
【００４８】
以下、添付の図面を参照しながら、例示的な実施形態を詳細に説明する。しかしながら、例示的な実施形態は、様々な形態で実現することができ、ここで説明する実施例に限定されるものではないと理解すべきである。以下に提供する実施形態は、本開示をより全面的且つ完全にするためのものであり、例示的な実施形態の趣旨を当業者に伝えるためのものである。
【００４９】
下記に説明する特徴または特性構造は、１つ又は複数の実施形態において矛盾しない限り任意の方法で組み合わせることができる。以下の説明において、本発明の実施形態を完全に理解するために、多くの具体的な細部を挙げて説明する。しかしながら、当業者は、上記１つ又は複数の細部を備えず、又は代替の構造を採用しても本発明の技術方案を実現できることを容易に想到できる。その他、本発明が不明確になるのを防ぐために、公知の構造又は方法に対する詳細な説明を省略する。
【００５０】
現在、パワーモジュールの内部回路において、電圧クランプ回路を使用するが、実際に測定した内部スイッチ両端の瞬間電圧は、明らかに外部ロード端子間で測定した瞬間電圧より高い。研究を通して、これは、パワーモジュール内部に生成される寄生インダクタンスによるものであることが分かった。
【００５１】
以下に、パワーモジュールの内部回路が３レベルＮＰＣコンバータである例を挙げて説明する。図６は、３レベルＮＰＣコンバータにおいて、スイッチＳ１に適用される電圧クランプ回路の寄生インダクタンスを含む等価回路を示する。図６に示すように、３レベルＮＰＣコンバータにおいて用いられる電圧クランプ回路が図４（ａ）に示され、充電回路素子が直列接続された電圧クランプコンデンサＣ及びダイオードＤであり、放電回路素子が直列接続された電圧クランプコンデンサＣ及び抵抗Ｒである。充電回路素子は、外部リード端子Ｐと外部リード端子Ｓ１／Ｓ２との間に接続される。ＬＴ１は、外部リード端子Ｐの寄生インダクタンスであり、ＬＴ２は、外部リード端子Ｓ１／Ｓ２の寄生インダクタンスであり、ＬＷ１は、外部リード端子Ｐとパワーモジュールの基板との間の寄生インダクタンスであり、ＬＷ２は、Ｓ１周辺のリード線のインダクタンスであり、ＬＷ３は、外部リード端子Ｓ１／Ｓ２とパワーモジュールの基板との間の寄生インダクタンスである。
【００５２】
Ｓ１がオフになる瞬間、外部リード端子ＰとＳ１／Ｓ２との間で測定した瞬間電圧は、大よそ下記の通りである。
【数１】
2015226067.tif 000003
【００５３】
上記において、Ｌｃｌａｍｐｉｎｇは、充電回路の寄生インダクタンスである。引き続き、図６を参考すると、実際にスイッチＳ１両端に印加された瞬間電圧（ＶＣＥ）は、下記の通りである。
【数２】
2015226067.tif 000004
【００５４】
ＶＣＥは、明らかに外部で測定したリードリードＰとＳ１／Ｓ２との間の瞬間電圧より大きい。両者の差ΔＶは、以下のような内部の寄生インダクタンスにより生成される付加電圧である。
【数３】
2015226067.tif 000005
【００５５】
ΔＶを減少するために、上記付加的に生成された寄生インダクタンスを最小限に抑える必要がある。図７は、理想の電圧クランプ回路の等価回路である。図７に示すように、電圧クランプ回路の充電回路を直接にスイッチＳ１のコレクタとエミッタに設置すると、ＶＣＥは、外部で測定したリード端子ＰとＳ１／Ｓ２との間の瞬間電圧である。
【数４】
2015226067.tif 000006
【００５６】
本発明は、パワーモジュールを提供する。電圧クランプ回路の位置、特に充電回路の素子の位置を適切に設置することで、回路中の寄生インダクタンスによる影響を抑え、スイッチ両端に印加される瞬間電圧を減少する。従って、パワーモジュールの信頼性を高めることができ、パワーモジュールのコンパクト化を実現でき、より高いパワー密度を実現できる。
【００５７】
下記の実施例において、パワーモジュールの内部スイッチＳ１の電圧クランプ回路を例に挙げて、スイッチＳ１の電圧クランプ回路とスイッチＳ１との間の位置関係を詳しく説明する。パワーモジュール中の他のスイッチング素子の電圧クランプ回路は、図示せず、詳細な説明も省略する。
【００５８】
下記実施例において、ＲＣＤ電圧クランプ回路を例に挙げて説明する。即ち、その充電回路は、クランプコンデンサＣ及びスイッチングトランジスタＤを含む。しかし、本発明は、他の電圧クランプ回路にも適用できることをいうまでもない。例えば、図４に示す充電回路がクランプコンデンサＣと抵抗Ｒを含むＲＣ電圧スナバ回路に適用することができ、図４に示す充電回路がクランプコンデンサＣのみを含むＣ電圧スナバ回路に適用することもできる。いくつかの充電回路に適用する方法の共通する点について、クランプコンデンサＣとスイッチングトランジスタＤを例に挙げて説明する。異なる点については、別途に説明する。下記実施例において、ＲＣＤ電圧クランプ回路は、ダイオードＤを例に挙げて説明するが、本発明は。これに限られるものではなく、例えば、ＭＯＳＦＥＴ、ＢＪＴ（バイポーラジャンクショントランジスタ）等の他のスイッチングトランジスタにも適用できる。
【００５９】
実施例１
パワーモジュールにおいて、内部スイッチＳ１の隣に電圧クランプ回路のリード線（Ｐｉｎ）Ｐ１及びＰ２を設置する。リード線Ｐ１、Ｐ２は、電圧クランプ回路とパワーモジュールと接続することで、電圧クランプ回路の充電回路を、スイッチＳ１のコレクタとエミッタの両側に設置する。
【００６０】
例えば、リード線Ｐ１をスイッチＳ１の近くのコレクタ位置に設置し、リード線Ｐ２をスイッチＳ１の近くのエミッタの位置に設置する。しかし、本発明は、これに限定されるものではない。
【００６１】
ここで、リード線Ｐ１及びＰ２は、上記エネルギー伝達に使われる外部リード端子ＰとＳ１／Ｓ２と異なり、電圧クランプ回路とパワーモジュールの内部回路を接続するために使用される。リード線Ｐ１及びＰ２も寄生インダクタンスＬＰ１とＬＰ２を有するが、リード線Ｐ１及びＰ２は、スイッチＳ１との距離がもっと近いため、パワーモジュールにおけるリード端子及びワイヤ・ボンディングにより生成された寄生インダクタンスに比べ、インダクタンス値は、非常に小さい。
【００６２】
リード線Ｐ１及びＰ２は、スイッチングチップの表面に直接に設置することができないため、リード線Ｐ１とパワーモジュールの基板との間の寄生インダクタンスＬＷ１’及びリード線Ｐ２とパワーモジュールの基板との間の寄生インダクタンスＬＷ２’が存在する。
【００６３】
図８は、本発明の実施例１のパワーモジュールの内部スイッチの電圧クランプ回路の等価回路である。図８に示すように、ＶＣＥは、下記の通りである。
【数５】
2015226067.tif 000007
【００６４】
リード線Ｐ１及びＰ２がスイッチＳ１により近く設置すれば、寄生インダクタンスＬＷ１’とＬＷ２’がより小さくなり、電圧クランプ充電回路の寄生インダクタンスＬｃｌａｍｐｉｎｇもより小さくなる。寄生インダクタンスＬＷ１’とＬＷ２’を減少させるために、本発明は、リード線Ｐ１及びＰ２の設置を制限した。
【００６５】
図９は、本発明の実施例１において、図８に示したスイッチＳ１の電圧クランプ回路のリード線を設置する模式図である。図９において、スイッチＳ１（例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオード等）は、スイッチングチップとしてパワーモジュールの基板に設定される。スイッチングチップは、通常、長方形又は正方形である。
【００６６】
図９に示すように、この長方形又は正方形のスイッチングチップ（ｃｈｉｐ）を設置した中心点をＯにすると、この中心点は、長方形又は正方形の対角線同士の交差点である。当該長方形の幅をＷ、長さをＬとする。正方形においては、ＷとＬは同じである。より明確に説明するために、この中心点Ｏを円心とし、ＷとＬの最大値のｎ倍を半径として円を定義する。即ち、この円の半径は、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝である。ここで、ｎの値は、０．５、１、１．５、２、２．５等である。電圧クランプ回路のリード線Ｐ１及びＰ２をこの円内に設置することで、寄生インダクタンスＬＷ１’とＬＷ２’を減少し、スイッチに印加される電圧ピークを減少させ、パワー密度を高めることができる。
【００６７】
本発明の好ましい実施例によれば、ｎ＝２である時、寄生インダクタンスＬＷ１’とＬＷ２’を最小に抑えることができる。電圧クランプ回路のリード線Ｐ１及びＰ２をこの円内に設置すると、寄生インダクタンスＬＷ１’とＬＷ２’は、わずか数ナノヘンリー（ｎａｎｏ−Ｈｅｎｒｙ）であり、ほとんど無視することができる。
【００６８】
実験によると、スイッチング素子オフ時の電流が１５０Ａである時、本発明の実施例１による電圧クランプ回路の設置位置と従来技術における電圧クランプ回路の位置を比べると、内部から直接に測定したスイッチングチップＳ１のコレクタとエミッタとの間の電圧は、それぞれ、３４４Ｖ及び４１３Ｖであり、本発明の場合、明らかに低い。
【００６９】
パワーモジュールの出力パワーを高めるため、通常、２つ以上のチップを並列接続する。また、より大きい電圧に耐えるため、２つ以上のチップを直列接続することもある。複数のチップの瞬間電圧をクランプするために、複数のチップを同時に直列・並列する状況を考える必要がある。
【００７０】
図１０は、本発明の実施例１の複数のスイッチングチップが直列・並列接続される時のリード線の設置を模式的に示す図である。図１０に示すように、各スイッチングチップ（ｃｈｉｐ１、ｃｈｉｐ２、…、ｃｈｉｐｎ）に対して、上記した方法に基づいて、それぞれの円を定義することができる。即ち、各自の中心点を円心とし、各自の長さと幅の最大値のｎ倍を半径として円を定義し、電圧クランプ回路のリード線Ｐ１及びＰ２をうずれかの円内、即ち、図中のハッチング部分に設置することで、寄生インダクタンスＬＷ１’とＬＷ２’を減少することができる。
【００７１】
さらに、電圧クランプ充電回路の寄生インダクタンスＬｃｌａｍｐｉｎｇを減少させるために、充電回路の素子の全部又は一部をパワーモジュールの基板上に集積してもよい。例えば、ダイオードＤ及び／又はクランプコンデンサＣは、直接にパワーモジュールの基板上に集積してもよい。
【００７２】
実施例２
一部の充電回路素子をパワーモジュールの基板上に集積し。例えば、ダイオードＤ又はクランプコンデンサＣを基板に集積する。
【００７３】
ダイオードＤがパワーモジュールの基板上に集積された時、リード線Ｐ１及びＰ２は、クランプコンデンサＣの両側に設置され、クランプコンデンサＣと、集積されたスイッチングチップＳ１及びダイオードＤと接続する。
【００７４】
図１１は、本発明の実施例２のパワーモジュール及びダイオードがパワーモジュールの基板上に集積された場合の電圧クランプ回路のリード線の設置を模式的に示す図である。図１１（ａ）は、１つのスイッチングチップ（ｃｈｉｐ）を含む時の設置を示す図であり、図１１（ｂ）は、複数のスイッチングチップ（ｃｈｉｐ１、ｃｈｉｐ２、…、ｃｈｉｐｎ）が直列接続された時の設置を示す図である。
【００７５】
図１１（ａ）に示すように、ダイオードＤの中心点Ｏ２は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｍ倍を半径とする円内に位置する。即ち、当該円の半径は、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｍは、０．５、０．８、１等である。
【００７６】
本発明の１つの好ましい実施例によると、ｍ＝０．８の時、スイッチングチップＳ１とダイオードチップＤの間の寄生インダクタンスを最小限に抑えることができる。
【００７７】
実施例１のスイッチングチップＳ１と同様に、ダイオードチップＤにおいても、上記方法により、リード線Ｐ１及びＰ２について１つの設置領域を定義し、即ち、ダイオードチップＤの中心点Ｏ２を円心とし、ダイオードチップＤの幅（Ｗ２）及び長さ（Ｌ２）の最大値のｎ倍を半径Ｒ’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ２、Ｌ２｝として設置領域を定義する。ここで、ｎは、上記と同様に、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【００７８】
従って、リード線Ｐ１及びＰ２は、スイッチングチップＳ１の中心点を円心とし、半径がＲｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝の円内に位置すると同時に、ダイオードチップＤの中心点Ｏ２を円心とし、半径がＲ’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ２、Ｌ２｝の円内に位置する。ここで、ｎは、上記と同様に、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【００７９】
ここで、説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒがパワーモジュールの基板に集積され、リード線Ｐ１及びＰ２は、クランプコンデンサＣの両側に設置され、クランプコンデンサＣと、集積されたスイッチングチップＳ１及び抵抗Ｒを接続する。
【００８０】
抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置し、当該円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【００８１】
リード線Ｐ１及びＰ２の設定方法は、コンデンサＣとダイオードＤを充電回路素子とする場合の方法と同じである。即ち、リード線Ｐ１及びＰ２は、抵抗Ｒの中心点を円心とし、抵抗Ｒの長さと幅の最大値のｎ倍を半径とする円内に位置する。
【００８２】
図１１（ｂ）に示すように、電圧クランプ回路が複数の直列・並列接続されたスイッチングチップをクランプする時、ダイオードチップＤの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれ当該スイッチングチップの幅と長さである。
【００８３】
リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよく、ダイオードチップＤの中心点Ｏ２を円心とし、Ｒ’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ２、Ｌ２｝を半径とする円内に位置してもよい。
【００８４】
上記と同様で、ここで、説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれ当該スイッチングチップの幅と長さである。この時、リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよく、抵抗の中心点を円心とし、抵抗Ｒの長さ、幅の最大値のｎ倍を半径とする円内に位置してもよい。
【００８５】
クランプコンデンサＣが直接パワーモジュールの基板上に集積された時、リード線Ｐ１及びＰ２は、ダイオードＤ両側に設置され、ダイオードＤと、集積されたスイッチングチップＳ１及びクランプコンデンサＣを接続する。
【００８６】
この時、クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくはｎ＝２である。
【００８７】
リード線Ｐ１及びＰ２は、スイッチングチップＳ１の中心点を円心とし、半径がＲｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝の円内に位置してもよく、クランプコンデンサチップＣの中心点Ｏ３を円心とし、半径がＲ’’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ３、Ｌ３｝の円内に位置してもよい。ここで、Ｗ３とＬ３は、それぞれ、クランプコンデンサチップＣの幅と長さである。ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【００８８】
電圧クランプ回路が複数の直列・並列されたスイッチングチップをクランプする時、クランプコンデンサチップＣの中心点Ｏ３は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれ当該スイッチングチップの幅と長さである。
【００８９】
リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよく、クランプコンデンサチップＣの中心点Ｏ３を円心とし、Ｒ’’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ３、Ｌ３｝を半径とする円内に位置してもよい。
【００９０】
本実施例において、さらに、パワーモジュールの基板に平行して接続した回路基板を１つ設置して、ダイオードチップＤ又はクランプコンデンサチップＣをこの回路基板に集積する。
【００９１】
ダイオードチップＤがこの回路基板上に集積された時、ダイオードチップＤの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【００９２】
リード線Ｐ１及びＰ２は、ダイオードチップＤの中心点Ｏ２の基板上での投影を円心とし、Ｒ’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ２、Ｌ２｝を半径とする円内に位置してもよく、リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。
【００９３】
上記と同様で、ここで説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。この時、リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよく、抵抗の中心点を円心とし、抵抗Ｒの長さ、幅の最大値のｎ倍を半径とする円内に位置してもよい。
【００９４】
クランプコンデンサチップＣがこの回路基板上に集積された時、クランプコンデンサチップＣの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点を円心とし、半径をＲｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【００９５】
リード線Ｐ１及びＰ２は、クランプコンデンサチップＣの中心点Ｏ３の基板への投影を円心とし、Ｒ’’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ３、Ｌ３｝を半径とする円内に位置してもよく、リード線Ｐ１及びＰ２は、また任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。
【００９６】
上記実施例１と実施例２において、電圧クランプ回路の素子は、パワーデバイスの内部に配置されてもよく、パワーデバイスの外部に配置されてもよい。リード線Ｐ１及びＰ２が十分に長いと、充電回路素子は、パワーデバイスの外部に配置されることで、ユーザが容易に接続することができる。
【００９７】
実施例３
全部の充電回路素子をパワーモジュールの基板上に集積する。例えば、ダイオードＤとクランプコンデンサＣを直接パワーモジュールの基板上に集積し、電圧クランプ回路の充電回路をスイッチＳ１のコレクタとエミッタの両側に接続する。
【００９８】
上記構成において、リード線Ｐ１及びＰ２を使用してダイオードＤとクランプコンデンサＣをパワーモジュールの基板上に接続する必要がないため、唯一の寄生インダクタンスは、基板の寄生インダクタンスＬｐｌａｎｅである。スイッチングチップＳ１と、ダイオードＤ及びクランプコンデンサＣとを接続する。
【００９９】
図１２に、本発明の実施例３のパワーモジュールの電圧クランプ回路の等価回路を例示する。図１２に示すように、ＶＣＥは：
【数６】
2015226067.tif 000008
【０１００】
この時、スイッチＳ１の両側には、急増する瞬間電圧が印加されていない。
【０１０１】
図１３に、本発明実施例３のパワーモジュール、ダイオード及びコンデンサがパワーモジュールの基板上に集積されたときの電圧クランプ回路の位置を模式的に示す図である。図１３（ａ）は、１つのスイッチングチップ（ｃｈｉｐ）が配置される充電回路素子の位置を示す図であり、図１３（ｂ）は、複数のスイッチングチップ（ｃｈｉｐ１、ｃｈｉｐ２、…、ｃｈｉｐｎ）が並列・直列接続された充電回路素子の位置を示す図である。
【０１０２】
図１３（ａ）に示すように、ダイオードＤの中心点Ｏ２は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｍ倍を半径とする円内に位置する。ここで、円の半径は、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝であり、ｍは、０．５、０．８、１等であり、好ましくは、ｍ＝０．８である。
【０１０３】
クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１０４】
または、クランプコンデンサチップＣの中心点Ｏ３は、ダイオードＤの中心点Ｏ２を円心とし、ダイオードＤの幅（Ｗ２）と長さ（Ｌ２）中の最大値のｎ倍を半径とする円内に位置する。即ち、円の半径は、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくはｎ＝２である。
【０１０５】
上記と同様で、ここで説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、当該円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１０６】
この時、クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径は、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１０７】
または、クランプコンデンサチップＣの中心点Ｏ３は、抵抗Ｒの中心点を円心とし、抵抗の幅と長さの最大値のｎ倍を半径とする円内に位置し、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１０８】
図１３（ｂ）に示すように、電圧クランプ回路が複数の並列・直列接続されたスイッチングチップをクランプする時、ダイオードチップＤの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１０９】
クランプコンデンサチップＣの中心点Ｏ３は、また任意のスイッチングチップの中心点Ｏを円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１１０】
または、クランプコンデンサチップＣの中心点Ｏ３は、ダイオードＤの中心点Ｏ２を円心とし、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝を半径とする円内に位置してもよい。ここで、Ｗ２とＬ２は、それぞれダイオードＤの幅と長さである。
【０１１１】
上記と同様で、ここで、説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１１２】
この時、クランプコンデンサチップＣの中心点Ｏ３は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１１３】
または、クランプコンデンサチップＣの中心点Ｏ３は、抵抗Ｒの中心点を円心とし、抵抗の長さと幅中の最大値のｎ倍を半径とする円内に位置してもよい。
【０１１４】
なお、本実施例において、さらに、パワーモジュールの基板と平行して接続された回路基板を１つ設けて、ダイオードチップＤ及び／又はクランプコンデンサチップＣをこの回路基板上に集積してもよい。
【０１１５】
ダイオードチップＤとクランプコンデンサＣ両方がこの回路基板に集積された場合、ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１１６】
クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１１７】
または、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、ダイオードＤの中心点Ｏ２のパワーモジュールの基板への投影点を円心とし、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝を半径とする円内に位置する。ここで、Ｗ２とＬ２は、ダイオードＤの幅と長さである。
【０１１８】
上記と同様、ここで説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。この時、クランプコンデンサチップＣの位置は、上記クランプコンデンサチップＣの位置と略一致するので、詳細な説明は省略する。
【０１１９】
ダイオードチップＤがこの回路基板上に集積され、クランプコンデンサＣがパワーモジュールの基板上に集積された場合、ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１２０】
クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１２１】
または、クランプコンデンサチップＣの中心点Ｏ３は、ダイオードＤの中心点Ｏ２のパワーモジュールの基板への投影点を円心とし、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝を半径とする円内に位置する。ここで、Ｗ２とＬ２は、それぞれダイオードＤの幅と長さである。
【０１２２】
上記と同様で、ここで説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。この時、クランプコンデンサチップＣの位置は、上記クランプコンデンサチップＣの位置と略一致しているため、詳細な説明は省略する。
【０１２３】
ダイオードチップＤがパワーモジュールの基板上に集積され、クランプコンデンサＣが回路基板上に集積された時、ダイオードチップＤの中心点Ｏ２は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１２４】
クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１２５】
または、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、ダイオードＤの中心点Ｏ２を円心とし、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝を半径とする円内に位置する。ここで、Ｗ２とＬ２は、それぞれダイオードＤの幅と長さである。
【０１２６】
上記と同様で、ここで説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。この時、クランプコンデンサチップＣの位置は、上記クランプコンデンサチップＣの位置と略一致するため、詳細な説明を省略する。
【０１２７】
実際の応用において、充電回路素子（即ち、コンデンサＣとダイオードＤ）の位置は、下記のように設置してもよい。
【０１２８】
ダイオードチップＤ及びクランプコンデンサＣの両方が基板上に集積された時、クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１２９】
ダイオードチップＤの中心点Ｏ２は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｍは、０．５、０．８、１等であり、好ましくは、ｍ＝０．８である。
【０１３０】
上記と同様で、ここで、説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１３１】
または、ダイオードチップＤの中心点Ｏ２は、クランプコンデンサチップＣの中心点Ｏ３を円心とし、クランプコンデンサチップＣの幅（Ｗ３）と長さ（Ｌ３）中の最大値のｎ倍を半径とする円内に位置してもよい。即ち、この円の半径は、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、  Ｌ３｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１３２】
電圧クランプ回路が複数の並列・直列接続されたスイッチングチップをクランプする時、クランプコンデンサチップＣは、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１３３】
ダイオードチップＤの中心点Ｏ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１３４】
上記と同様で、ここで、説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、このスイッチングチップの幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１３５】
または、ダイオードチップＤの中心点Ｏ２は、クランプコンデンサチップＣの中心点Ｏ３を円心とし、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、Ｌ３｝を半径とする円内に位置してもよい。ここで、Ｗ３とＬ３は、それぞれクランプコンデンサチップＣの幅と長さである。
【０１３６】
なお、さらに、パワーモジュールの基板と平行して接続された回路基板が設けられてもよい。この場合、ダイオードチップＤ及び／又はクランプコンデンサチップＣは、この回路基板上に集積されてもよい。
【０１３７】
クランプコンデンサチップＣ及びダイオードチップＤの両方がこの回路基板上に集積された時、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１３８】
ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１３９】
上記と同様で、ここで、説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１４０】
または、ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影点を円心とし、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、  Ｌ３｝を半径とする円内に位置する。ここで、Ｗ３とＬ３は、それぞれクランプコンデンサチップＣの幅と長さである。
【０１４１】
クランプコンデンサチップＣがこの回路基板上に集積され、ダイオードチップＤがパワーモジュールの基板上に集積された時、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１４２】
ダイオードチップＤの中心点Ｏ２は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１４３】
上記と同様で、ここで、説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１４４】
または、ダイオードチップＤの中心点Ｏ２は、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影点を円心とし、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、  Ｌ３｝を半径とする円内に位置する。ここで、Ｗ３とＬ３は、それぞれクランプコンデンサチップＣの幅と長さである。
【０１４５】
クランプコンデンサチップＣがパワーモジュールの基板上に集積され、ダイオードチップＤが回路基板上に集積された時、クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１４６】
ダイオードチップＤの中心点Ｏ２のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１４７】
上記と同様で、ここで、説明すべきなことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１４８】
または、ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、クランプコンデンサチップＣの中心点Ｏ３を円心とし、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、  Ｌ３｝を半径とする円内に位置する。ここで、Ｗ３とＬ３は、クランプコンデンサチップＣの幅と長さである。
【０１４９】
上記した電圧クランプ回路の充電回路とスイッチングチップとを接続する方法以外に、本発明の１つの実施例によれば、放電回路の一部又は全部の素子は、リード線でパワーモジュールと接続されるか、又は直接パワーモジュールの基板上に集積されてもよい。具体的な接続方法は、充電回路素子の接続方法と同様であるため、詳細な説明は省略する。
【０１５０】
放電回路素子の寄生インダクタンスが瞬間電圧に与える影響は、充電回路素子の寄生インダクタンスが瞬間電圧に与える影響より酷くないため、、例えば放電抵抗、放電ダイオード等の放電回路素子は、パワーモジュール内の任意の位置に配置されてもよい。
【０１５１】
上記実施例において、１つの電圧クランプ回路が、１つ又は複数のスイッチングチップに対してクランプ制御を行う例を説明したが、本発明は、上記構成に限定されない。
【０１５２】
次に、３レベルＮＰＣのコンバータを例に挙げて本発明の別の実施例を説明する。図１４は、本発明の実施例のパワーモジュールにおいて複数の電圧クランプ回路を用いて複数のスイッチングチップをそれぞれクランプする時の様子を示す等価回路図である。
【０１５３】
図１４に示すように、この３レベルＮＰＣのコンバータにおいて、異なるスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４及びＤ１２とＤ３４に対して、本発明の実施例に基づいて、異なる電圧クランプ回路の位置を適切に設置する。例えば、ＲＣＤ電圧クランプ回路、ＲＣ電圧スナバ回路等を含めることで、寄生インダクタンスの影響を抑え、パワーモジュール全体のパワー密度を向上させることができる。
【０１５４】
説明すべきなことは、上記実施例において、パワーモジュールの内部回路は、３レベルＮＰＣのコンバータを例に挙げて説明したが、本発明は、これに限定されるものではない。本発明は、さらにコンバータ、インバータ等各種パワーモジュールを含む構成に適用される。
【０１５５】
本発明の実施例によるパワーモジュールにおいて、電圧クランプ回路の位置を適切に設置し、特に、電圧クランプ回路の充電回路の素子の位置を適切に設置することで、スイッチング動作の時にパワーモジュールにおけるスイッチング素子に生成される急増する瞬間電圧が最大限に抑えられ、スイッチング速度が向上するとともに、スイッチング損失を減らすことができ、これにより、パワーモジュール全体のパワー密度を向上させることができる。
【０１５６】
上記において、本発明の例示的な実施例を説明したが、本発明は、上記に開示した実施形態に限定されるものではない。また、本発明において、下記請求の範囲に基づいてなされる各種変更、改善、置換等も保護範囲に含まれると理解すべきである。
【図１】
2015226067.tif 000009
【図２】
2015226067.tif 000010
【図３】
2015226067.tif 000011
【図４】
2015226067.tif 000012
【図５】
2015226067.tif 000013
【図６】
2015226067.tif 000014
【図７】
2015226067.tif 000015
【図８】
2015226067.tif 000016
【図９】
2015226067.tif 000017
【図１０】
2015226067.tif 000018
【図１１】
2015226067.tif 000019
【図１２】
2015226067.tif 000020
【図１３】
2015226067.tif 000021
【図１４】
2015226067.tif 000022
【手続補正書】
【提出日】平成27年5月28日(2015.5.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、パワーモジュールに関し、特に、電圧クランプ回路を内蔵したパワーモジュールに関する。
【背景技術】
【０００２】
現在、コンバータ、インバータなどのパワーデバイスのパワー密度、特にパワーモジュールに対するパワー密度の要求は、高まりつつある。その内部スイッチのスイッチング周波数を上げることは、パワーモジュールの体積を小さくする有効な方法である。それは、内部において高周波スイッチを使用する時、パワーモジュールがより小さい磁気素子及びコンデンサを使用することができる。これにより、より高いパワー密度を得ることができる。
【０００３】
しかしながら、単にスイッチング周波数を上げると、スイッチングの損失がより多く発生してしまう。図１は、スイッチング素子のオン時の損失及びオフ時の損失（以下、それぞれ、オンロス及びオフロスと略する）と、スイッチング速度との関係を示すグラフである。高周波スイッチを使用するときにオンロスＥｏｎとオフロスＥｏｆｆを含むスイッチングの損失を小さくするために、図１に示すように、スイッチング速度（ｄｉ／ｄｔとｄｖ／ｄｔ）を上げる必要がある。図１において、ＶＣＥは、スイッチング素子の両端の電圧であり、Ｉｃは、スイッチング素子を流れる電流である。スイッチング速度を上げる１つの方法として、より小さいゲート駆動抵抗Ｒｇを使用することができる。図２は、ゲート駆動抵抗とスイッチング素子のオンロス及びオフロスとの間の関係を表すグラフをそれぞれ示す。図２に示すように、インフィニオン社の型番がＦＦ４００Ｒ０６ＫＥ３のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を例に挙げると、より小さい抵抗値を有するゲート駆動抵抗Ｒｇを使用すると、オンロスが明らかに小さくなる。しかし、Ｒｇを小さくすると、ＩＧＢＴとダイオードに印加される電圧が大幅に増加する。図３は、ＩＧＢＴに印加される電圧とゲート駆動抵抗との間の関係及びダイオードに印加される電圧とゲート駆動抵抗との間の関係のグラフをそれぞれ示す。図３から分かるように、より小さいゲート駆動抵抗Ｒｇを用いる時、ＩＧＢＴに印加される電圧及びダイオードに印加される電圧は、非常に大きい。電流が大きいと、印加される電圧は、更に大きくなる。従って、コンバータ又はインバータが過負荷の場合、その内部のスイッチング素子がオン又はオフする時に大電流が流れる。抵抗値の小さいゲート駆動抵抗Ｒｇを用いると、急激に増加する瞬間電圧は、コンバート又はインバータ等のパワーデバイスを破壊する恐れがある。
【０００４】
パワーモジュールにおいて、その内部のスイッチの急激に増加する瞬間電圧を抑制するために、現在、パワーモジュールのスイッチの外部のリード端子に、各種電圧クランプ回路が使用されている。一般的に、電圧クランプ回路は、１つの充電回路及び１つの放電回路を含む。充電回路は、少なくとも１つのクランプコンデンサＣを含み、それ以外、例えばダイオードＤや、アクティブスイッチングＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）などの、クランプコンデンサＣに直列接続されたスイッチング素子、又は抵抗を含んでもよい。図４は、いくつかの電圧クランプ回路の充電回路を模式的に示している。図４（ａ）は、ＲＣＤ電圧クランプ回路の充電回路を示し、図４（ｂ）は、ＲＣ電圧スナバ回路（ＲＣ  ｖｏｌｔａｇｅ  ｓｎｕｂｂｅｒ）の充電回路を示し、図４（ｃ）は、Ｃ電圧スナバ回路（Ｃ  ｖｏｌｔａｇｅ  ｓｎｕｂｂｅｒ）の充電回路を示す。
【０００５】
放電回路は、１つのクランプコンデンサＣに直列接続された放電抵抗Ｒを含む。即ち、充電回路と放電回路は、クランプコンデンサＣを共有している。さらに、放電回路は、例えば、ＭＯＳＦＥＴ又はダイオード等の、放電抵抗Ｒに直列接続されたスイッチング素子を含んでもよい。
【０００６】
図５は、パワーモジュールの内部回路が２レベル、又は３レベルＮＰＣ（Ｎｅｕｔｒａｌ−ｐｏｉｎｔ  ｃｌａｍｐｅｄ）コンバータである場合、内部スイッチＳ１に用いられるＲＣＤ電圧クランプ回路を示す。図５において、充電回路は、コンデンサＣ、当該コンデンサＣに直列接続されたダイオードＤを含み、放電回路は、コンデンサＣ及び抵抗Ｒを含む。
【０００７】
しかしながら、パワーモジュールの内部スイッチの外部リード端子に、図５に示す電圧クランプ回路が接続されていても、スイッチＳ１に印加される実際の瞬間電圧は、依然として大きい。図５（ｂ）に示す３レベルＮＰＣコンバータを例として実験を行った結果、スイッチＳ１をオフした時に流れる電流が１５０Ａの場合、外部リード端子で測定したＳ１の瞬間電圧は、３３８Ｖのみであり、内部で直接に測定したスイッチＳ１のコレクタとエミッタとの間の電圧は、４１３Ｖである。これにより、内部スイッチに、より大きい瞬間電圧が印加されることが分かった。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記問題を鑑みて、本発明は、電圧クランプ回路を適切に設置することで、内部スイッチにおいて急増する瞬間電圧を抑制し、パワーモジュールのパワー密度をより高めることができるパワーモジュールを提供する。
【課題を解決するための手段】
【０００９】
本発明のさらなる態様および利点は、以下の説明において部分的に述べる。本発明の一部は、説明により明らかになり、又は、本発明を実施することにより知ることができる。
【００１０】
本発明の１態様によるパワーモジュールは、基板と、前記基板に集積された少なくとも１つのスイッチングチップと、少なくとも１つの充電回路素子を有し、前記少なくとも１つのスイッチングチップの電圧をクランプする電圧クランプ回路と、を備え、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第１係数とを乗算して得られる積を半径として、少なくとも１つの第１円を構成し、前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置する。
【００１１】
１つの実施例において、前記充電回路素子は、前記基板に集積され、前記電圧クランプ回路と前記少なくとも１つのスイッチングチップを接続するための２つのリード線を有し、  前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含む。
【００１２】
さらに、１つの実施例において、前記充電回路素子は、さらに、１つのコンデンサを含み、前記２つのリード線は、前記コンデンサと、前記少なくとも１つのスイッチングチップとを接続し、または、前記充電回路素子は、さらに１つのコンデンサと１つのスイッチング素子を含み、前記２つのリード線は、前記コンデンサ及び前記スイッチング素子と、前記少なくとも１つのスイッチングチップとを接続し、または、前記充電回路素子は、さらに１つのコンデンサと１つの抵抗を含み、前記２つのリード線は、前記コンデンサ及び前記抵抗と、前記少なくとも１つのスイッチングチップとを接続する。
【００１３】
さらに、１つの実施例において、前記充電回路素子は、前記基板に集積された１つのコンデンサを有し、前記少なくとも１つの充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記コンデンサの前記基板上における位置が、前記少なくとも１つの第１円内に位置することを含む。
【００１４】
本発明の他の態様によるパワーモジュールは、基板と、前記基板に集積された少なくとも１つのスイッチングチップと、少なくとも１つの第１充電回路素子、及び第２充電回路素子を有し、前記少なくとも１つのスイッチングチップの電圧をクランプする電圧クランプ回路と、を備え、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第１係数とを乗算して得られる積を半径として、少なくとも１つの第１円を構成し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置するか、または、前記第２充電回路素子の中心点が前記基板への投影を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置する。
【００１５】
１つの実施例において、前記第１充電回路素子は、２つのリード線及びコンデンサを含み、前記第２充電回路素子は、１つのスイッチング素子であり、前記２つのリード線と前記スイッチング素子は、前記基板に集積されており、前記２つのリード線は、前記コンデンサと集積された前記スイッチング素子及び前記少なくとも１つのスイッチングチップとを接続し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記スイッチング素子の中心点の前記基板上における位置が、前記少なくとも１つの第３円内に位置する。
【００１６】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００１７】
さらに、１つの実施例において、前記第１充電回路素子は、２つのリード線及び１つの第３充電回路素子を含み、前記２つのリード線及び前記第２充電回路素子は、前記基板に集積され、前記２つのリード線は、前記第３充電回路素子と、集積された前記第２充電回路素子及び前記少なくとも１つのスイッチングチップとを接続し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、
前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置する。
【００１８】
さらに、１つの実施例において、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサであり、または、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００１９】
さらに、１つの実施例において、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、２つのリード線及びコンデンサを含み、前記第２充電回路素子は、１つのスイッチング素子であり、前記スイッチング素子は、前記回路基板に集積され、前記２つのリード線は、前記基板に集積され、前記コンデンサと、集積された前記スイッチング素子及び前記少なくとも１つのスイッチングチップとを接続し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、
前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さと幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記スイッチング素子の中心点の前記基板上における投影は、前記少なくとも１つの第３円の少なくとも１つ内に位置する。
【００２０】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００２１】
さらに、１つの実施例において、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、２つのリード線及び１つの第３充電回路素子を含み、前記第２充電回路素子は、前記回路基板に集積され、前記２つのリード線は、前記基板に集積され、前記第３充電回路素子と、集積された前記第２充電回路素子及び前記少なくとも１つのスイッチングチップとを接続し、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記少なくとも１つの第１円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記少なくとも１つの第１円内に位置することを含み、前記少なくとも１つの第１充電回路素子の前記基板への投影が、前記第２円内に位置することは、前記２つのリード線の前記基板上における位置が、それぞれ前記第２円内に位置することを含み、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第３円内に位置する。
【００２２】
さらに、１つの実施例において、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサであり、または、前記第３充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００２３】
さらに、１つの実施例において、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記基板に集積され、前記少なくとも１つのスイッチングチップそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さと幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置する。
【００２４】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つのスイッチング素子である。
【００２５】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００２６】
さらに、１つの実施例において、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記基板に集積され、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置するか、または、前記第２充電回路素子の中心点を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板上における位置は、前記第２円内に位置する。
【００２７】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００２８】
さらに、１つの実施例において、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円内に位置する。
【００２９】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサである。
【００３０】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、前記基板に集積され、前記第２充電回路素子は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第３円内に位置するか、または、前記第１充電回路素子は、前記回路基板に集積され、前記第２充電回路素子は、前記基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の最大値と第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円の少なくとも１つ内に位置する。
【００３１】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つのスイッチング素子である。
【００３２】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００３３】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、
前記第１充電回路素子は、前記基板に集積され、前記第２充電回路素子は、前記回路基板に集積され、前記第２充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板上における位置が、前記少なくとも１つの第３円の少なくとも１つ内に位置するか、または、前記第２充電回路素子の中心点の前記基板への投影を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板上における位置が、前記第２円内に位置する。
【００３４】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、前記回路基板に集積され、前記第２充電回路素子は、前記基板に集積され、前記第２充電回路素子の中心点の前記基板上における位置が、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第３円の少なくとも１つ内に位置するか、または、前記第２充電回路素子の中心点を円心とし、その長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、１つの第２円を構成し、前記少なくとも１つの第１充電回路素子の前記基板への投影は、前記第２円内に位置する。
【００３５】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００３６】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子は、前記基板に集積され、前記第２充電回路素子は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さと幅の最大値と前記第１係数を乗した積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影は、前記少なくとも１つの第３円の少なくとも１つ内に位置するか、または、前記第１充電回路素子は、前記回路基板に集積され、前記第２充電回路素子は、前記基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数を乗した積を半径として少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板上における位置は、前記少なくとも１つの第３円の少なくとも１つ内に位置する。
【００３７】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサである。
【００３８】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と第２係数とを乗算して得られる積を半径として少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第３円の少なくとも１つ内に位置する。
【００３９】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つのスイッチング素子である。
【００４０】
さらに、１つの実施例において、前記第１係数は、前記第２係数より大きい。
【００４１】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子及び前記第２充電回路素子の両方は、前記回路基板に集積され、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第１円内に位置し、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数以下である第２係数とを乗算して得られる積を半径として、少なくとも１つの第３円を構成し、前記第１充電回路素子の中心点の前記基板上における投影が、前記少なくとも１つの第３円内に位置するか、または、前記第２充電回路素子の中心点の前記基板への投影を円心とし、その長さと幅の最大値と前記第１係数を乗した積を半径として１つの第２円を構成し、前記第１充電回路素子の前記基板への投影が、前記第２円内に位置する。
【００４２】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのスイッチング素子と１つのコンデンサである。
【００４３】
さらに、１つの実施例において、前記パワーモジュールは、さらに、前記基板と平行して接続された回路基板を備え、前記第１充電回路素子及び前記第２充電回路素子は、前記回路基板に集積され、前記少なくとも１つのスイッチングチップのそれぞれの中心点を円心とし、前記少なくとも１つのスイッチングチップそれぞれの長さ及び幅の中の最大値と前記第１係数を乗した積を半径として、少なくとも１つの第３円を構成し、前記第２充電回路素子の中心点の前記基板への投影が、前記少なくとも１つの第３円内に位置する。
【００４４】
さらに、１つの実施例において、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つのコンデンサと１つの抵抗であり、または、前記第１充電回路素子と前記第２充電回路素子は、それぞれ１つの抵抗と１つのコンデンサである。
【００４５】
さらに、１つの実施例において、前記電圧クランプ回路は、１つ又は複数設けられ、前記電圧クランプ回路が複数設けられた場合には、前記少なくとも１つのスイッチングチップも複数設けられ、前記電圧クランプ回路は、それぞれ１つ又は異なる複数の前記スイッチングチップをクランプする。
【発明の効果】
【００４６】
本発明の実施例は、パワーモジュールを提供する。パワーモジュールの内部に電圧クランプ回路、特に電圧クランプ回路の充電回路を設けることにより、パワーモジュールのスイッチング素子において、スイッチング動作の時、瞬間的に急増する電圧が最大限に抑えられ、スイッチング速度をより向上させるとともに、スイッチング損失を抑えることができる。
【図面の簡単な説明】
【００４７】
本発明についての上記および他の特徴や利点は、
添付の図面を参照しながら例示的な実施形態を詳細に説明することで、本発明の上記及びほかの特徴、利点は、より明確になる。
【図１】スイッチング素子のオンロス及びオフロスとスイッチング速度とのの間の関係を示すグラフである。
【図２】ゲート駆動抵抗と、スイッチング素子のオンロス及びオフロスとの間の関係を示すグラフである。
【図３】ＩＧＢＴに印加された電圧及びダイオードに印加される電圧と、ゲート駆動抵抗との間の関係を示すグラフである。
【図４】いくつかの電圧クランプ回路の充電回路を示す図である。
【図５】２レベルと３レベルＮＰＣコンバータのそれぞれに用いられるスイッチＳ１のＲＣＤ電圧クランプ回路を示す回路図である。
【図６】３レベルＮＰＣコンバータが用いる電圧クランプ回路の、寄生インダクタンスを有する等価回路を示す図である。
【図７】理想の電圧クランプ回路の等価回路を示す図である。
【図８】本発明の実施例１のパワーモジュールの電圧クランプ回路の等価回路を示す図である。
【図９】本発明の実施例１のスイッチングチップの場合のリード設置を模式的に示す図である。
【図１０】本発明の実施例１の複数のスイッチングチップの場合の直列接続された時においてのリード設置を示す図である。
【図１１】本発明の実施例２のパワーモジュールのダイオードが基板に位置する置位置を示す図である。
【図１２】本発明の実施例３のパワーモジュールの電圧クランプ回路の等価回路を示す図である。
【図１３】本発明の実施例３のパワーモジュールのダイオード及びコンデンサの基板においての設置位置を示す図である。
【図１４】本発明の実施例のパワーモジュールにおいて、複数の電圧クランプ回路を使用して複数のスイッチングチップをクランプする時の等価回路を示す図である。
【発明を実施するための形態】
【００４８】
以下、添付の図面を参照しながら、例示的な実施形態を詳細に説明する。しかしながら、例示的な実施形態は、様々な形態で実現することができ、ここで説明する実施例に限定されるものではないと理解すべきである。以下に提供する実施形態は、本開示をより全面的且つ完全にするためのものであり、例示的な実施形態の趣旨を当業者に伝えるためのものである。
【００４９】
下記に説明する特徴または特性構造は、１つ又は複数の実施形態において矛盾しない限り任意の方法で組み合わせることができる。以下の説明において、本発明の実施形態を完全に理解するために、多くの具体的な細部を挙げて説明する。しかしながら、当業者は、上記１つ又は複数の細部を備えず、又は代替の構造を採用しても本発明の技術方案を実現できることを容易に想到できる。その他、本発明が不明確になるのを防ぐために、公知の構造又は方法に対する詳細な説明を省略する。
【００５０】
現在、パワーモジュールの内部回路において、電圧クランプ回路を使用するが、実際に測定した内部スイッチ両端の瞬間電圧は、明らかに外部ロード端子間で測定した瞬間電圧より高い。研究を通して、これは、パワーモジュール内部に生成される寄生インダクタンスによるものであることが分かった。
【００５１】
以下に、パワーモジュールの内部回路が３レベルＮＰＣコンバータである例を挙げて説明する。図６は、３レベルＮＰＣコンバータにおいて、スイッチＳ１に適用される電圧クランプ回路の寄生インダクタンスを含む等価回路を示する。図６に示すように、３レベルＮＰＣコンバータにおいて用いられる電圧クランプ回路が図４（ａ）に示され、充電回路素子が直列接続された電圧クランプコンデンサＣ及びダイオードＤであり、放電回路素子が直列接続された電圧クランプコンデンサＣ及び抵抗Ｒである。充電回路素子は、外部リード端子Ｐと外部リード端子Ｓ１／Ｓ２との間に接続される。ＬＴ１は、外部リード端子Ｐの寄生インダクタンスであり、ＬＴ２は、外部リード端子Ｓ１／Ｓ２の寄生インダクタンスであり、ＬＷ１は、外部リード端子Ｐとパワーモジュールの基板との間の寄生インダクタンスであり、ＬＷ２は、Ｓ１周辺のリード線のインダクタンスであり、ＬＷ３は、外部リード端子Ｓ１／Ｓ２とパワーモジュールの基板との間の寄生インダクタンスである。
【００５２】
Ｓ１がオフになる瞬間、外部リード端子ＰとＳ１／Ｓ２との間で測定した瞬間電圧は、大よそ下記の通りである。
【数１】
2015226067.tif 000023
【００５３】
上記において、Ｌｃｌａｍｐｉｎｇは、充電回路の寄生インダクタンスである。引き続き、図６を参考すると、実際にスイッチＳ１両端に印加された瞬間電圧（ＶＣＥ）は、下記の通りである。
【数２】
2015226067.tif 000024
【００５４】
ＶＣＥは、明らかに外部で測定したリードリードＰとＳ１／Ｓ２との間の瞬間電圧より大きい。両者の差ΔＶは、以下のような内部の寄生インダクタンスにより生成される付加電圧である。
【数３】
2015226067.tif 000025
【００５５】
ΔＶを減少するために、上記付加的に生成された寄生インダクタンスを最小限に抑える必要がある。図７は、理想の電圧クランプ回路の等価回路である。図７に示すように、電圧クランプ回路の充電回路を直接にスイッチＳ１のコレクタとエミッタに設置すると、ＶＣＥは、外部で測定したリード端子ＰとＳ１／Ｓ２との間の瞬間電圧である。
【数４】
2015226067.tif 000026
【００５６】
本発明は、パワーモジュールを提供する。電圧クランプ回路の位置、特に充電回路の素子の位置を適切に設置することで、回路中の寄生インダクタンスによる影響を抑え、スイッチ両端に印加される瞬間電圧を減少する。従って、パワーモジュールの信頼性を高めることができ、パワーモジュールのコンパクト化を実現でき、より高いパワー密度を実現できる。
【００５７】
下記の実施例において、パワーモジュールの内部スイッチＳ１の電圧クランプ回路を例に挙げて、スイッチＳ１の電圧クランプ回路とスイッチＳ１との間の位置関係を詳しく説明する。パワーモジュール中の他のスイッチング素子の電圧クランプ回路は、図示せず、詳細な説明も省略する。
【００５８】
下記実施例において、ＲＣＤ電圧クランプ回路を例に挙げて説明する。即ち、その充電回路は、クランプコンデンサＣ及びスイッチングトランジスタＤを含む。しかし、本発明は、他の電圧クランプ回路にも適用できることをいうまでもない。例えば、図４に示す充電回路がクランプコンデンサＣと抵抗Ｒを含むＲＣ電圧スナバ回路に適用することができ、図４に示す充電回路がクランプコンデンサＣのみを含むＣ電圧スナバ回路に適用することもできる。いくつかの充電回路に適用する方法の共通する点について、クランプコンデンサＣとスイッチングトランジスタＤを例に挙げて説明する。異なる点については、別途に説明する。下記実施例において、ＲＣＤ電圧クランプ回路は、ダイオードＤを例に挙げて説明するが、本発明は、これに限られるものではなく、例えば、ＭＯＳＦＥＴ、ＢＪＴ（バイポーラジャンクショントランジスタ）等の他のスイッチングトランジスタにも適用できる。
【００５９】
実施例１
パワーモジュールにおいて、内部スイッチＳ１の隣に電圧クランプ回路のリード線（Ｐｉｎ）Ｐ１及びＰ２を設置する。リード線Ｐ１、Ｐ２は、電圧クランプ回路とパワーモジュールと接続することで、電圧クランプ回路の充電回路を、スイッチＳ１のコレクタとエミッタの両側に設置する。
【００６０】
例えば、リード線Ｐ１をスイッチＳ１の近くのコレクタ位置に設置し、リード線Ｐ２をスイッチＳ１の近くのエミッタの位置に設置する。しかし、本発明は、これに限定されるものではない。
【００６１】
ここで、リード線Ｐ１及びＰ２は、上記エネルギー伝達に使われる外部リード端子ＰとＳ１／Ｓ２と異なり、電圧クランプ回路とパワーモジュールの内部回路を接続するために使用される。リード線Ｐ１及びＰ２も寄生インダクタンスＬＰ１とＬＰ２を有するが、リード線Ｐ１及びＰ２は、スイッチＳ１との距離がもっと近いため、パワーモジュールにおけるリード端子及びワイヤ・ボンディングにより生成された寄生インダクタンスに比べ、インダクタンス値は、非常に小さい。
【００６２】
リード線Ｐ１及びＰ２は、スイッチングチップの表面に直接に設置することができないため、リード線Ｐ１とパワーモジュールの基板との間の寄生インダクタンスＬＷ１’及びリード線Ｐ２とパワーモジュールの基板との間の寄生インダクタンスＬＷ２’が存在する。
【００６３】
図８は、本発明の実施例１のパワーモジュールの内部スイッチの電圧クランプ回路の等価回路である。図８に示すように、ＶＣＥは、下記の通りである。
【数５】
2015226067.tif 000027
【００６４】
リード線Ｐ１及びＰ２がスイッチＳ１により近く設置すれば、寄生インダクタンスＬＷ１’とＬＷ２’がより小さくなり、電圧クランプ充電回路の寄生インダクタンスＬｃｌａｍｐｉｎｇもより小さくなる。寄生インダクタンスＬＷ１’とＬＷ２’を減少させるために、本発明は、リード線Ｐ１及びＰ２の設置を制限した。
【００６５】
図９は、本発明の実施例１において、図８に示したスイッチＳ１の電圧クランプ回路のリード線を設置する模式図である。図９において、スイッチＳ１（例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオード等）は、スイッチングチップとしてパワーモジュールの基板に設定される。スイッチングチップは、通常、長方形又は正方形である。
【００６６】
図９に示すように、この長方形又は正方形のスイッチングチップ（ｃｈｉｐ）を設置した中心点をＯにすると、この中心点は、長方形又は正方形の対角線同士の交差点である。当該長方形の幅をＷ、長さをＬとする。正方形においては、ＷとＬは同じである。より明確に説明するために、この中心点Ｏを円心とし、ＷとＬの最大値のｎ倍を半径として円を定義する。即ち、この円の半径は、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝である。ここで、ｎの値は、０．５、１、１．５、２、２．５等である。電圧クランプ回路のリード線Ｐ１及びＰ２をこの円内に設置することで、寄生インダクタンスＬＷ１’とＬＷ２’を減少し、スイッチに印加される電圧ピークを減少させ、パワー密度を高めることができる。
【００６７】
本発明の好ましい実施例によれば、ｎ＝２である時、寄生インダクタンスＬＷ１’とＬＷ２’を最小に抑えることができる。電圧クランプ回路のリード線Ｐ１及びＰ２をこの円内に設置すると、寄生インダクタンスＬＷ１’とＬＷ２’は、わずか数ナノヘンリー（ｎａｎｏ−Ｈｅｎｒｙ）であり、ほとんど無視することができる。
【００６８】
実験によると、スイッチング素子オフ時の電流が１５０Ａである時、本発明の実施例１による電圧クランプ回路の設置位置と従来技術における電圧クランプ回路の位置を比べると、内部から直接に測定したスイッチングチップＳ１のコレクタとエミッタとの間の電圧は、それぞれ、３４４Ｖ及び４１３Ｖであり、本発明の場合、明らかに低い。
【００６９】
パワーモジュールの出力パワーを高めるため、通常、２つ以上のチップを並列接続する。また、より大きい電圧に耐えるため、２つ以上のチップを直列接続することもある。複数のチップの瞬間電圧をクランプするために、複数のチップを同時に直列・並列する状況を考える必要がある。
【００７０】
図１０は、本発明の実施例１の複数のスイッチングチップが直列・並列接続される時のリード線の設置を模式的に示す図である。図１０に示すように、各スイッチングチップ（ｃｈｉｐ１、ｃｈｉｐ２、…、ｃｈｉｐｎ）に対して、上記した方法に基づいて、それぞれの円を定義することができる。即ち、各自の中心点を円心とし、各自の長さと幅の最大値のｎ倍を半径として円を定義し、電圧クランプ回路のリード線Ｐ１及びＰ２をうずれかの円内、即ち、図中のハッチング部分に設置することで、寄生インダクタンスＬＷ１’とＬＷ２’を減少することができる。
【００７１】
さらに、電圧クランプ充電回路の寄生インダクタンスＬｃｌａｍｐｉｎｇを減少させるために、充電回路の素子の全部又は一部をパワーモジュールの基板上に集積してもよい。例えば、ダイオードＤ及び／又はクランプコンデンサＣは、直接にパワーモジュールの基板上に集積してもよい。
【００７２】
実施例２
一部の充電回路素子をパワーモジュールの基板上に集積し。例えば、ダイオードＤ又はクランプコンデンサＣを基板に集積する。
【００７３】
ダイオードＤがパワーモジュールの基板上に集積された時、リード線Ｐ１及びＰ２は、クランプコンデンサＣの両側に設置され、クランプコンデンサＣと、集積されたスイッチングチップＳ１及びダイオードＤと接続する。
【００７４】
図１１は、本発明の実施例２のパワーモジュール及びダイオードがパワーモジュールの基板上に集積された場合の電圧クランプ回路のリード線の設置を模式的に示す図である。図１１（ａ）は、１つのスイッチングチップ（ｃｈｉｐ）を含む時の設置を示す図であり、図１１（ｂ）は、複数のスイッチングチップ（ｃｈｉｐ１、ｃｈｉｐ２、…、ｃｈｉｐｎ）が直列接続された時の設置を示す図である。
【００７５】
図１１（ａ）に示すように、ダイオードＤの中心点Ｏ２は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｍ倍を半径とする円内に位置する。即ち、当該円の半径は、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｍは、０．５、０．８、１等である。
【００７６】
本発明の１つの好ましい実施例によると、ｍ＝０．８の時、スイッチングチップＳ１とダイオードチップＤの間の寄生インダクタンスを最小限に抑えることができる。
【００７７】
実施例１のスイッチングチップＳ１と同様に、ダイオードチップＤにおいても、上記方法により、リード線Ｐ１及びＰ２について１つの設置領域を定義し、即ち、ダイオードチップＤの中心点Ｏ２を円心とし、ダイオードチップＤの幅（Ｗ２）及び長さ（Ｌ２）の最大値のｎ倍を半径Ｒ’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ２、Ｌ２｝として設置領域を定義する。ここで、ｎは、上記と同様に、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【００７８】
従って、リード線Ｐ１及びＰ２は、スイッチングチップＳ１の中心点を円心とし、半径がＲｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝の円内に位置すると同時に、ダイオードチップＤの中心点Ｏ２を円心とし、半径がＲ’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ２、Ｌ２｝の円内に位置する。ここで、ｎは、上記と同様に、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【００７９】
ここで、説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒがパワーモジュールの基板に集積され、リード線Ｐ１及びＰ２は、クランプコンデンサＣの両側に設置され、クランプコンデンサＣと、集積されたスイッチングチップＳ１及び抵抗Ｒを接続する。
【００８０】
抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置し、当該円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【００８１】
リード線Ｐ１及びＰ２の設定方法は、コンデンサＣとダイオードＤを充電回路素子とする場合の方法と同じである。即ち、リード線Ｐ１及びＰ２は、抵抗Ｒの中心点を円心とし、抵抗Ｒの長さと幅の最大値のｎ倍を半径とする円内に位置する。
【００８２】
図１１（ｂ）に示すように、電圧クランプ回路が複数の直列・並列接続されたスイッチングチップをクランプする時、ダイオードチップＤの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれ当該スイッチングチップの幅と長さである。
【００８３】
リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよく、ダイオードチップＤの中心点Ｏ２を円心とし、Ｒ’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ２、Ｌ２｝を半径とする円内に位置してもよい。
【００８４】
上記と同様で、ここで、説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれ当該スイッチングチップの幅と長さである。この時、リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよく、抵抗の中心点を円心とし、抵抗Ｒの長さ、幅の最大値のｎ倍を半径とする円内に位置してもよい。
【００８５】
クランプコンデンサＣが直接パワーモジュールの基板上に集積された時、リード線Ｐ１及びＰ２は、ダイオードＤ両側に設置され、ダイオードＤと、集積されたスイッチングチップＳ１及びクランプコンデンサＣを接続する。
【００８６】
この時、クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくはｎ＝２である。
【００８７】
リード線Ｐ１及びＰ２は、スイッチングチップＳ１の中心点を円心とし、半径がＲｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝の円内に位置してもよく、クランプコンデンサチップＣの中心点Ｏ３を円心とし、半径がＲ’’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ３、Ｌ３｝の円内に位置してもよい。ここで、Ｗ３とＬ３は、それぞれ、クランプコンデンサチップＣの幅と長さである。ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【００８８】
電圧クランプ回路が複数の直列・並列されたスイッチングチップをクランプする時、クランプコンデンサチップＣの中心点Ｏ３は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれ当該スイッチングチップの幅と長さである。
【００８９】
リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよく、クランプコンデンサチップＣの中心点Ｏ３を円心とし、Ｒ’’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ３、Ｌ３｝を半径とする円内に位置してもよい。
【００９０】
本実施例において、さらに、パワーモジュールの基板に平行して接続した回路基板を１つ設置して、ダイオードチップＤ又はクランプコンデンサチップＣをこの回路基板に集積する。
【００９１】
ダイオードチップＤがこの回路基板上に集積された時、ダイオードチップＤの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【００９２】
リード線Ｐ１及びＰ２は、ダイオードチップＤの中心点Ｏ２の基板上での投影を円心とし、Ｒ’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ２、Ｌ２｝を半径とする円内に位置してもよく、リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。
【００９３】
上記と同様で、ここで説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。この時、リード線Ｐ１及びＰ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよく、抵抗の中心点を円心とし、抵抗Ｒの長さ、幅の最大値のｎ倍を半径とする円内に位置してもよい。
【００９４】
クランプコンデンサチップＣがこの回路基板上に集積された時、クランプコンデンサチップＣの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点を円心とし、半径をＲｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【００９５】
リード線Ｐ１及びＰ２は、クランプコンデンサチップＣの中心点Ｏ３の基板への投影を円心とし、Ｒ’’ｐｉｎ＝ｎ×ｍａｘ｛Ｗ３、Ｌ３｝を半径とする円内に位置してもよく、リード線Ｐ１及びＰ２は、また任意のスイッチングチップの中心点Ｏを円心とし、Ｒｐｉｎ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。
【００９６】
上記実施例１と実施例２において、電圧クランプ回路の素子は、パワーデバイスの内部に配置されてもよく、パワーデバイスの外部に配置されてもよい。リード線Ｐ１及びＰ２が十分に長いと、充電回路素子は、パワーデバイスの外部に配置されることで、ユーザが容易に接続することができる。
【００９７】
実施例３
全部の充電回路素子をパワーモジュールの基板上に集積する。例えば、ダイオードＤとクランプコンデンサＣを直接パワーモジュールの基板上に集積し、電圧クランプ回路の充電回路をスイッチＳ１のコレクタとエミッタの両側に接続する。
【００９８】
上記構成において、リード線Ｐ１及びＰ２を使用してダイオードＤとクランプコンデンサＣをパワーモジュールの基板上に接続する必要がないため、唯一の寄生インダクタンスは、基板の寄生インダクタンスＬｐｌａｎｅである。スイッチングチップＳ１と、ダイオードＤ及びクランプコンデンサＣとを接続する。
【００９９】
図１２に、本発明の実施例３のパワーモジュールの電圧クランプ回路の等価回路を例示する。図１２に示すように、ＶＣＥは：
【数６】
2015226067.tif 000028
【０１００】
この時、スイッチＳ１の両側には、急増する瞬間電圧が印加されていない。
【０１０１】
図１３に、本発明実施例３のパワーモジュール、ダイオード及びコンデンサがパワーモジュールの基板上に集積されたときの電圧クランプ回路の位置を模式的に示す図である。図１３（ａ）は、１つのスイッチングチップ（ｃｈｉｐ）が配置される充電回路素子の位置を示す図であり、図１３（ｂ）は、複数のスイッチングチップ（ｃｈｉｐ１、ｃｈｉｐ２、…、ｃｈｉｐｎ）が並列・直列接続された充電回路素子の位置を示す図である。
【０１０２】
図１３（ａ）に示すように、ダイオードＤの中心点Ｏ２は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｍ倍を半径とする円内に位置する。ここで、円の半径は、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝であり、ｍは、０．５、０．８、１等であり、好ましくは、ｍ＝０．８である。
【０１０３】
クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１０４】
または、クランプコンデンサチップＣの中心点Ｏ３は、ダイオードＤの中心点Ｏ２を円心とし、ダイオードＤの幅（Ｗ２）と長さ（Ｌ２）中の最大値のｎ倍を半径とする円内に位置する。即ち、円の半径は、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくはｎ＝２である。
【０１０５】
上記と同様で、ここで説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、当該円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１０６】
この時、クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径は、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１０７】
または、クランプコンデンサチップＣの中心点Ｏ３は、抵抗Ｒの中心点を円心とし、抵抗の幅と長さの最大値のｎ倍を半径とする円内に位置し、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１０８】
図１３（ｂ）に示すように、電圧クランプ回路が複数の並列・直列接続されたスイッチングチップをクランプする時、ダイオードチップＤの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１０９】
クランプコンデンサチップＣの中心点Ｏ３は、また任意のスイッチングチップの中心点Ｏを円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１１０】
または、クランプコンデンサチップＣの中心点Ｏ３は、ダイオードＤの中心点Ｏ２を円心とし、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝を半径とする円内に位置してもよい。ここで、Ｗ２とＬ２は、それぞれダイオードＤの幅と長さである。
【０１１１】
上記と同様で、ここで、説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１１２】
この時、クランプコンデンサチップＣの中心点Ｏ３は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１１３】
または、クランプコンデンサチップＣの中心点Ｏ３は、抵抗Ｒの中心点を円心とし、抵抗の長さと幅中の最大値のｎ倍を半径とする円内に位置してもよい。
【０１１４】
なお、本実施例において、さらに、パワーモジュールの基板と平行して接続された回路基板を１つ設けて、ダイオードチップＤ及び／又はクランプコンデンサチップＣをこの回路基板上に集積してもよい。
【０１１５】
ダイオードチップＤとクランプコンデンサＣ両方がこの回路基板に集積された場合、ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１１６】
クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１１７】
または、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、ダイオードＤの中心点Ｏ２のパワーモジュールの基板への投影点を円心とし、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝を半径とする円内に位置する。ここで、Ｗ２とＬ２は、ダイオードＤの幅と長さである。
【０１１８】
上記と同様、ここで説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。この時、クランプコンデンサチップＣの位置は、上記クランプコンデンサチップＣの位置と略一致するので、詳細な説明は省略する。
【０１１９】
ダイオードチップＤがこの回路基板上に集積され、クランプコンデンサＣがパワーモジュールの基板上に集積された場合、ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１２０】
クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１２１】
または、クランプコンデンサチップＣの中心点Ｏ３は、ダイオードＤの中心点Ｏ２のパワーモジュールの基板への投影点を円心とし、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝を半径とする円内に位置する。ここで、Ｗ２とＬ２は、それぞれダイオードＤの幅と長さである。
【０１２２】
上記と同様で、ここで説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。この時、クランプコンデンサチップＣの位置は、上記クランプコンデンサチップＣの位置と略一致しているため、詳細な説明は省略する。
【０１２３】
ダイオードチップＤがパワーモジュールの基板上に集積され、クランプコンデンサＣが回路基板上に集積された時、ダイオードチップＤの中心点Ｏ２は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１２４】
クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１２５】
または、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、ダイオードＤの中心点Ｏ２を円心とし、Ｒ’ｃａｐ＝ｎ×ｍａｘ｛Ｗ２、  Ｌ２｝を半径とする円内に位置する。ここで、Ｗ２とＬ２は、それぞれダイオードＤの幅と長さである。
【０１２６】
上記と同様で、ここで説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。この時、クランプコンデンサチップＣの位置は、上記クランプコンデンサチップＣの位置と略一致するため、詳細な説明を省略する。
【０１２７】
実際の応用において、充電回路素子（即ち、コンデンサＣとダイオードＤ）の位置は、下記のように設置してもよい。
【０１２８】
ダイオードチップＤ及びクランプコンデンサＣの両方が基板上に集積された時、クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１２９】
ダイオードチップＤの中心点Ｏ２は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｍは、０．５、０．８、１等であり、好ましくは、ｍ＝０．８である。
【０１３０】
上記と同様で、ここで、説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１３１】
または、ダイオードチップＤの中心点Ｏ２は、クランプコンデンサチップＣの中心点Ｏ３を円心とし、クランプコンデンサチップＣの幅（Ｗ３）と長さ（Ｌ３）中の最大値のｎ倍を半径とする円内に位置してもよい。即ち、この円の半径は、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、  Ｌ３｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１３２】
電圧クランプ回路が複数の並列・直列接続されたスイッチングチップをクランプする時、クランプコンデンサチップＣは、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１３３】
ダイオードチップＤの中心点Ｏ２は、任意のスイッチングチップの中心点Ｏを円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置してもよい。ここで、ＷとＬは、それぞれこのスイッチングチップの幅と長さである。
【０１３４】
上記と同様で、ここで、説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、任意のスイッチングチップの中心点Ｏを円心とし、このスイッチングチップの幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１３５】
または、ダイオードチップＤの中心点Ｏ２は、クランプコンデンサチップＣの中心点Ｏ３を円心とし、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、Ｌ３｝を半径とする円内に位置してもよい。ここで、Ｗ３とＬ３は、それぞれクランプコンデンサチップＣの幅と長さである。
【０１３６】
なお、さらに、パワーモジュールの基板と平行して接続された回路基板が設けられてもよい。この場合、ダイオードチップＤ及び／又はクランプコンデンサチップＣは、この回路基板上に集積されてもよい。
【０１３７】
クランプコンデンサチップＣ及びダイオードチップＤの両方がこの回路基板上に集積された時、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１３８】
ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１３９】
上記と同様で、ここで、説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１４０】
または、ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影点を円心とし、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、  Ｌ３｝を半径とする円内に位置する。ここで、Ｗ３とＬ３は、それぞれクランプコンデンサチップＣの幅と長さである。
【０１４１】
クランプコンデンサチップＣがこの回路基板上に集積され、ダイオードチップＤがパワーモジュールの基板上に集積された時、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１４２】
ダイオードチップＤの中心点Ｏ２は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１４３】
上記と同様で、ここで、説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここでｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１４４】
または、ダイオードチップＤの中心点Ｏ２は、クランプコンデンサチップＣの中心点Ｏ３のパワーモジュールの基板への投影点を円心とし、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、  Ｌ３｝を半径とする円内に位置する。ここで、Ｗ３とＬ３は、それぞれクランプコンデンサチップＣの幅と長さである。
【０１４５】
クランプコンデンサチップＣがパワーモジュールの基板上に集積され、ダイオードチップＤが回路基板上に集積された時、クランプコンデンサチップＣの中心点Ｏ３は、スイッチングチップＳ１の中心点を円心とし、Ｒｃａｐ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１４６】
ダイオードチップＤの中心点Ｏ２のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点を円心とし、Ｒｄｉｏｄｅ＝ｍ×ｍａｘ｛Ｗ、Ｌ｝を半径とする円内に位置する。ここで、ＷとＬは、それぞれスイッチングチップＳ１の幅と長さである。
【０１４７】
上記と同様で、ここで、説明すべきことは、抵抗ＲでダイオードチップＤを取り替えた時、抵抗Ｒの中心点のパワーモジュール基板への投影は、スイッチングチップＳ１の中心点Ｏを円心とし、スイッチングチップＳ１の幅（Ｗ）と長さ（Ｌ）中の最大値のｎ倍を半径とする円内に位置する。即ち、この円の半径は、Ｒｒｅｓｉｓｔｏｒ＝ｎ×ｍａｘ｛Ｗ、Ｌ｝であり、ここで、ｎは、０．５、１、１．５、２等であり、好ましくは、ｎ＝２である。
【０１４８】
または、ダイオードチップＤの中心点Ｏ２のパワーモジュールの基板への投影は、クランプコンデンサチップＣの中心点Ｏ３を円心とし、Ｒ’ｄｉｏｄｅ＝ｎ×ｍａｘ｛Ｗ３、  Ｌ３｝を半径とする円内に位置する。ここで、Ｗ３とＬ３は、クランプコンデンサチップＣの幅と長さである。
【０１４９】
上記した電圧クランプ回路の充電回路とスイッチングチップとを接続する方法以外に、本発明の１つの実施例によれば、放電回路の一部又は全部の素子は、リード線でパワーモジュールと接続されるか、又は直接パワーモジュールの基板上に集積されてもよい。具体的な接続方法は、充電回路素子の接続方法と同様であるため、詳細な説明は省略する。
【０１５０】
放電回路素子の寄生インダクタンスが瞬間電圧に与える影響は、充電回路素子の寄生インダクタンスが瞬間電圧に与える影響より酷くないため、、例えば放電抵抗、放電ダイオード等の放電回路素子は、パワーモジュール内の任意の位置に配置されてもよい。
【０１５１】
上記実施例において、１つの電圧クランプ回路が、１つ又は複数のスイッチングチップに対してクランプ制御を行う例を説明したが、本発明は、上記構成に限定されない。
【０１５２】
次に、３レベルＮＰＣのコンバータを例に挙げて本発明の別の実施例を説明する。図１４は、本発明の実施例のパワーモジュールにおいて複数の電圧クランプ回路を用いて複数のスイッチングチップをそれぞれクランプする時の様子を示す等価回路図である。
【０１５３】
図１４に示すように、この３レベルＮＰＣのコンバータにおいて、異なるスイッチング素子Ｓ１、Ｓ２、Ｓ３、Ｓ４及びＤ１２とＤ３４に対して、本発明の実施例に基づいて、異なる電圧クランプ回路の位置を適切に設置する。例えば、ＲＣＤ電圧クランプ回路、ＲＣ電圧スナバ回路等を含めることで、寄生インダクタンスの影響を抑え、パワーモジュール全体のパワー密度を向上させることができる。
【０１５４】
説明すべきことは、上記実施例において、パワーモジュールの内部回路は、３レベルＮＰＣのコンバータを例に挙げて説明したが、本発明は、これに限定されるものではない。本発明は、さらにコンバータ、インバータ等各種パワーモジュールを含む構成に適用される。
【０１５５】
本発明の実施例によるパワーモジュールにおいて、電圧クランプ回路の位置を適切に設置し、特に、電圧クランプ回路の充電回路の素子の位置を適切に設置することで、スイッチング動作の時にパワーモジュールにおけるスイッチング素子に生成される急増する瞬間電圧が最大限に抑えられ、スイッチング速度が向上するとともに、スイッチング損失を減らすことができ、これにより、パワーモジュール全体のパワー密度を向上させることができる。
【０１５６】
上記において、本発明の例示的な実施例を説明したが、本発明は、上記に開示した実施形態に限定されるものではない。また、本発明において、下記請求の範囲に基づいてなされる各種変更、改善、置換等も保護範囲に含まれると理解すべきである。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2015226067.tif 000029
【図２】
2015226067.tif 000030
【図３】
2015226067.tif 000031
【図４】
2015226067.tif 000032
【図５】
2015226067.tif 000033
【図６】
2015226067.tif 000034
【図７】
2015226067.tif 000035
【図８】
2015226067.tif 000036
【図９】
2015226067.tif 000037
【図１０】
2015226067.tif 000038
【図１１】
2015226067.tif 000039
【図１２】
2015226067.tif 000040
【図１３】
2015226067.tif 000041
【図１４】
2015226067.tif 000042