(57)【要約】      （修正有）【課題】プログラム可能なインピーダンス要素ベースのメモリ・デバイス（例えばカーボンナノチューブメモリ・デバイス）の書き込みの高速化を図る。【解決手段】プログラム可能なインピーダンス要素の抵抗を変えるために書込み操作を実行するステップ７１０と、書込み操作の間、プログラム可能なインピーダンス要素の抵抗をモニタするステップ７２０と、プログラム可能なインピーダンス要素の抵抗が閾値値を超えたことの検出に応答して、書込み操作を終了するステップ７３０とを有する。【選択図】図７
2015092426.tif 000002
【特許請求の範囲】
【請求項１】
プログラム可能なインピーダンス要素ベースメモリ・セル上の書込み操作を実行する方法であって、
プログラム可能なインピーダンス要素の抵抗を変えるために書込み操作を実行するステップと、
書込み操作の間、プログラム可能なインピーダンス要素の抵抗をモニタするステップと、
プログラム可能なインピーダンス要素の抵抗が閾値値を超えたことの検出に応答して、書込み操作を終了するステップと
を有することを特徴とする方法。
【請求項２】
カーボンナノチューブ・ベースのメモリ・デバイスであって、
カーボンナノチューブ（ＣＮＴ）エレメントと、
書込み操作の間、ＣＮＴエレメントの抵抗を決定するように構成される読取回路と、
書込み操作を実行することの一部としてＣＮＴエレメントの抵抗を変えるように構成される書き込み回路と、
を有し、
書き込み回路がさらに、CNT素子の抵抗が閾値を通過したことを検知する読み出し回路に基づいて、書き込み操作を終了するように構成される、ことを特徴とするデバイス。
【請求項３】
書き込み回路および読取回路が、同時に作動するように構成される、ことを特徴とする請求項２に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
連邦により後援された調査または開発に関する記載
[0001]  アメリカ政府によって、与えられる０９―Ｃ―００７０の下で、本発明は、政府によって、サポートをされた。政府は、本発明の特定の権利を有する。
【０００２】
[0002]  この開示は、メモリ・デバイスに関し、より具体的には、プログラム可能なインピーダンス要素を使用する不揮発性メモリ・デバイスに関する。
【背景技術】
【０００３】
[0003]  大部分の最新の電子デバイスは、パワー・ソース、データを記憶するためのコンポーネント、データを処理するためのコンポーネント、ユーザー入力を受信するためのコンポーネント、および、ユーザ出力を分配するためのコンポーネントを包含する。かかる電子装置が長いバッテリ寿命、強力な処理能力および大量のデータ収納部を有することは望ましいがしかし、同時に、電子装置が小型かつ軽量なフォームファクタを維持することも望ましい。これらの矛盾する要求に応ずるために、これらのデバイスのコンポーネントがより良好なパフォーマンスによって、より小さくなることは望ましい。
【０００４】
[0004]  メモリ・コンポーネントが、例えば、より速い読出しおよび書込みオペレーションを有するより小さい空間のより多くのデータを記憶することは、全般的に望ましい。リードライト・ヘッドが一連の回転ディスクから、そして、それにデータを読込み及び書込みを行う電気機械式ハードディスクを、現在のタイプの不揮発性メモリは、備える。他のタイプの不揮発性メモリは、いかなる動く部分がなく、より速い読出しおよび書込みアクセスを有するデータを記憶するために、トランジスタおよび他の装置（例えば、コンデンサ、フローティング・ゲートＭＯＳＦＥＴ）を使用する半導体メモリを含む。
【発明の概要】
【課題を解決するための手段】
【０００５】
[0005]  この開示は、データをプログラム可能なインピーダンス要素ベースのメモリ・デバイス（例えばカーボンナノチューブ（ＣＮＴ）メモリ・デバイス）に書き込むことに関し、技術を全般的に記載する。技術中では、いくつかの事例は、より速いおよびより正確な読出しおよび書込みオペレーションに関し提供する。
【０００６】
[0006]  ある例では、プログラム可能なインピーダンス要素ベースのメモリ・セル上の書込み操作を実行する方法は、プログラム可能なインピーダンス要素の抵抗を変えるために書込み操作を実行するステップと、書込み操作の間、プログラム可能なインピーダンス要素の抵抗をモニタリングするステップと、プログラム可能なインピーダンス要素の抵抗が閾値を超えたかどうかの検出に応答して、書込み操作を終了するステップと、
を備える。
【０００７】
[0007]  他の例では、カーボンナノチューブ・ベースのメモリ・デバイスは、カーボンナノチューブ（ＣＮＴ）エレメントと、書込み操作の間、ＣＮＴエレメントの抵抗を決定するように構成される読取回路と、書込み操作を実行することの一部としてＣＮＴエレメントの抵抗を変えるように構成される書き込み回路と、を有し、書き込み回路は、更に、ＣＮＴエレメントの抵抗が閾値を超えたことを検出する読取回路に基づいて書込み操作を終了するように構成される、ことを特徴とする。
【０００８】
[0008]  他の例では、プログラム可能なインピーダンス要素ベースのメモリ・デバイスは、プログラム可能なインピーダンス要素と、書込み操作の間、プログラム可能なインピーダンス要素の抵抗を決定するように構成される読取回路と、書込み操作を実行することの一部としてプログラム可能なインピーダンス要素の抵抗を変えるように構成される書き込み回路と、を有し、書き込み回路は更に、プログラム可能なインピーダンス要素の抵抗が閾値を超えたかどうか検出する読取回路に基づいて書込み操作を終了するように構成される、ことを特徴とする。
【０００９】
[0009]  本発明の一つ以上の実施例の詳細は、添付の図面および下記の説明に記載される。本発明の他の特徴、目的および利点は、説明および図面から、そして、請求項から明らかである。
【図面の簡単な説明】
【００１０】
【図１】[0010]  図１は、カーボンナノチューブの回路図が現在の開示の技術を実装するために用いることができるメモリ・セルの基礎を形成したことを示す。
【図２】[0011]  現在の開示に従って定められるように、図２はＣＮＴエレメントのＲｈｉｇｈおよびＲｌｏｗ分布の概念上の代表を示す。
【図３】[0012]  恒常的な高電圧がそれ全体に適用されるときに、図３はＣＮＴエレメント抵抗振動の概念上の実例を示す。
【図４】[0013]  ＣＮＴエレメントの抵抗振動（Ｔｒｅｓ＿ｐｅｒｉｏｄ）の１／２の段階まで適合しない一定のｗｒｉｔｅ１およびｗｒｉｔｅ０  Ｔｐｕｌｓｅで書くとき、図４はＣＮＴエレメント抵抗変化の概念上の実例を示す。書込み操作（ｏｐ）Ａ―Ｆは、示される。
【図５】[0014]  図５は、現在の開示の技術を実装するために用いることができるＣＮＴメモリ・セルの配列の図を示す。
【図６】[0015]  セルフターミネート・リファレンス抵抗Ｒｗｒｉｔｅ１＿ｒｅｆおよびＲｗｒｉｔｅ０＿ｒｅｆに書くとき、図６はＣＮＴエレメント抵抗変化の概念上の実例を示す。書込み操作（ｏｐ）Ａ―Ｆは、示される。
【図７】[0016]  図７は、プログラム可能なインピーダンス要素上の書込み操作を実行する方法のフローチャートがこの開示の技術に従ってメモリ・セルの基礎を形成したことを示す。
【発明を実施するための形態】
【００１１】
[0017]  この開示は、書込み操作の間、デバイスのプログラム可能なインピーダンス要素の抵抗をモニタするために、回路を備えるプログラム可能なインピーダンス要素ベースの不揮発性メモリ・デバイスを記載する。パワーが除去されるときに、プログラムされたインピーダンス状態を保持するプログラム可能なインピーダンス要素の例は、カーボンナノチューブ（ＣＮＴ）エレメントである。この開示の技術はＣＮＴエレメントに関して時々記載される、しかし、インピーダンスが「０」を定めるために変えられるプログラム可能なインピーダンス要素を、利用するいかなるメモリ・デバイスにも、技術が全般的に適用できる。そして、パワーが除去されるときに、そのデバイスがプログラム状態を保持するかどうか、「１」データが告示することを理解すべきである。かかるデバイスの例には、巨大なＭａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅレジスタ（ＧＭＲ）およびＭａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ＲＡＭ（ＭＲＡＭ）において、使用されるＭａｇｎｅｔｉｃ  Ｔｕｎｎｅｌｉｎｇ  Ｊｕｎｃｔｉｏｎｓ（ＭＴＪ）、Ｓｐｉｎ  Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅ  ＲＡＭｓ（ＳＰＲＡＭ）において、使用する回転Ｔｒａｎｓｆｅｒ  Ｔｏｒｑｕｅデバイス、Ｐｈａｓｅ  Ｃｈａｎｇｅ  ＲＡＭ（ＰＣＲＡＭ）で使用されるカルコゲニド・レジスタ、Ｒｅｓｉｓｔｉｖｅ  Ｓｗｉｔｃｈｉｎｇ  ＲＡＭ（ＲＲＡＭ）で使用される金属酸化物（ＭＯｘ）デバイス、Ｃｏｎｄｕｃｔｉｖｅ  Ｂｒｉｄｇｉｎｇ  ＲＡＭ（ＣＢＲＡＭ）で使用されるＰｒｏｇａｍｍａｂｌｅ銀拡散金属化セル（ＰＭＣ）、Ｒｅｓｉｓｔｏｒ  ＲＡＭ（ＲｅＲＡＭ）に置かれることがありえるいかなるｍｅｍｒｉｓｔｏｒタイプのデバイスを含めることができる。
【００１２】
[0018]  一定の継続時間に関しＣＮＴエレメントに電圧の印加によって、書込み操作を実行する典型的ＣＮＴメモリ・デバイスとは対照的に、この開示のＣＮＴメモリ・デバイスは、非固定継続時間の間に書き込み状態を適用する。ＣＮＴエレメントが所望の抵抗に達した時を決定するためにＣＮＴエレメントの抵抗をモニタすることによって、この開示のＣＮＴメモリ・デバイスは、ＣＮＴエレメント（下に後述するようにより多くにおいて、詳細図を作る）において、所望の抵抗を成し遂げる際、書き込み状態を終了できる。
【００１３】
[0019]  図１は、この開示の技術を実装するために用いることができるカーボンナノチューブ・ベースのメモリ・セル１００の回路図である。メモリ・セル１００は、例えば、何十億ものメモリ・セルまたはより多くを備えるより大きなメモリ・デバイスの一部を形成できる。ＣＮＴエレメント１０２、ワード線（ＷＬ）１０６、ビット線（ＢＬ）１０８およびビット線（ＢＬ）１０９への接近を制御するために、カーボンナノチューブ・メモリ・セル１００は、ＣＮＴエレメント１０２、ターン「オン」および「オフ」でありえるアクセス金属酸化半導体電界効果トランジスタ（アクセスＭＯＳＦＥＴ）１０４を備える。ＣＮＴエレメント１０２は第一のターミナル１１０および第2のターミナル１１２を備え、アクセスＭＯＳＦＥＴ１０４は第一のターミナル１１４、第2のターミナル１１５および第３のターミナル１１６を備える。ビット線１０９はノードでターミナル１１２に接続し、ビット線１０８はノードでターミナル１１４に接続する。ワード線１０６は、ノードでアクセスＭＯＳＦＥＴ１０４のターミナル１１６に接続して、アクセスＭＯＳＦＥＴ１０４のターン「オン」および「オフ」を制御する。ターミナル１１５は、ターミナル１１０に接続する。
【００１４】
[0020]  ターミナル１１６はアクセスＭＯＳＦＥＴ  １０４のゲートに対応する。そして、ターミナル１１４およびターミナル１１５はアクセスＭＯＳＦＥＴ  １０４のソースおよびドレインに対応する。ワードライン106の電圧が"ON"のアクセスMOSFET104をオン値に設定されているときに電流がMOSFETを通って流れることができ、ビットライン108の電圧がCNT素子102の端子110に渡され、電流がCNT素子102に流すことができる。ワードライン106の電圧が、アクセスMOSFET104「OFF」電流がMOSFETを通って流れることができない値に設定されている場合、ビットライン108の電圧がCNT素子102のターミナル110から分離され、電流がCNT素子102を通って流れることが許されない。この回路（図１に示されない）に関しパワー・ソースは、パワー供給電圧を提供する。パワー電源ノードでよりポジティブなものはＶＤＤと分類される慣例にこの開示は続き、パワー電源ノードでよりネガティブなものはＶＳＳと分類される。
【００１５】
[0021]  タームノードは、この開示において、用いられているように、2以上のターミナルが互いに接続し、または、１またはそれ以上のターミナルがライン（例えばビット線１０８、ビット線１０９またはワード線１０６）につながる接続ポイントと全般的に称する。図１において、例えば、ＭＯＳＦＥＴ１０４のターミナル１１５およびＣＮＴエレメント１０２のターミナル１１０は、ノードで接続し、ＭＯＳＦＥＴ１０４のターミナル１１６およびワード線１０６は、ノードで接続し、ＭＯＳＦＥＴ１０４のターミナル１１４およびビット線１０８は、ノードで接続し、ＣＮＴのターミナル１１２はエレメント１０２およびビット線１０９がノードに接続する。典型的には、電圧がターミナルまたはラインに適用される場合、同じ電圧はすべてのターミナルおよび同じノードのラインにも適用される。例えば、図１の例で、電圧差がビット線１０８およびビット線１０９に適用される場合、ターミナル１１４およびターミナル１１２にも（それぞれノードをビット線１０８およびビット線１０９により形成する）、その同じ電圧差は適用される。別の例として、電圧がワード線１０６に適用される場合、ノードをワード線１０６により形成するターミナル１１６に、その同じ電圧は適用される。
【００１６】
[0022]  データ（すなわち「０」または「１」）の単一のビットを記憶する方法で、セル１００がそうであることがありえるメモリは、作用した。メモリ・セル１００のストレージ・データ状態は、ＣＮＴエレメント１０２の抵抗値の関数でありえる。それが目標値（すなわち高いか低い）にセットという点で、ＣＮＴエレメント１０２の抵抗値は熟慮したプログラマブルでありえ、この目標値はわずかなデジタルデータを表すために考慮されることがありえる。例えば、ＣＮＴエレメント１０２に関し高い抵抗値はデジタル「０」に対応することができ、ＣＮＴエレメント１０２に関し低い抵抗値はデジタル「１」に対応できる。ＣＮＴエレメント１０２の抵抗値は電流に応じて変えられることがありえ、電圧はターミナル１１０および１１２全体のＣＮＴエレメント１０２に適用した。典型的に、デジタル「１」に、または、ＣＮＴエレメントに一定の継続時間（すなわち、パルス幅タイム＝Ｔｐｕｌｓｅ）に関し一定の電圧値を適用することによって、要望通りデジタル「０」に対応する高い抵抗値に、対応する低い抵抗値に、ＣＮＴエレメントの抵抗値は、書き込まれることがありえる。しかしながら、現在の開示の技術によれば、ＣＮＴエレメント１０２に対する一定の継続時間に関し電圧の印加の代わりに、ＣＮＴエレメント１０２に関し所望の抵抗値を達成すると、即座に、電圧の印加が終了されることがありえるように電圧が適用されると共に、ＣＮＴエレメント１０２の抵抗値はモニタされることがありえる。ＣＮＴエレメント１０２に関し抵抗値がモニタされることができるかという例を下に更に詳細に記載する。
【００１７】
[0023]  ＣＮＴの経験的に観察された抵抗変化反応は、以下の通りである。ＣＮＴエレメント１０２が低い抵抗状態において、ある場合、ターミナル１１０および１１２全体の高い電圧差を適用することはＣＮＴエレメント１０２による高い電流の流れに結果としてなる。高い現状を有する高電圧は、増加するために、ＣＮＴエレメント１０２の抵抗を生じさせる。しかしながら、増えた抵抗はＣＮＴエレメント１０２による電流を下げる、しかし、ターミナル１１０および１１２全体の高い電圧差は維持される。低い現状を有する高電圧は減少するために抵抗を生じさせ、低い抵抗状態へＣＮＴエレメント１０２をとる。再び、一旦抵抗が低いと、ＣＮＴエレメント１０２による電流はもう一度増加し、もう一度増加するためにＣＮＴエレメント１０２の抵抗を生じさせる。このように、高抵抗状態と高い電圧差がターミナルおよび１１２全体に連続的に適用されるＴｒｅｓ＿ｐｅｒｉｏｄの期間を有する低い抵抗状態の間で、ＣＮＴエレメント１０２の抵抗は、変動する１１０。図２は、この挙動を概念的に示す。
【００１８】
[0024]  現在の開示に従って定められるように、図２はＣＮＴエレメントのＲｈｉｇｈおよびＲｌｏｗ分布の概念上の代表を示す。上下の抵抗状態間の遷移時間は、定形である。ターミナル１１０および１１２全体の印加電圧の大きさおよび継続時間（Ｔｐｕｌｓｅ）を制御することによって、ＣＮＴエレメント１０２は、うまく「０」（すなわち、最低から高抵抗状態に変化した）に書き込まれることがありえ、または「１」（すなわち、高さから低抵抗状態に変化した）に書き込まれることがありえる。更に、Ｒｈｉｇｈ変化にＲｌｏｗを生じさせるには不十分である低いレベル（Ｉｌｏｗ）に、印加電圧がＣＮＴエレメントに供給することがありえる電流を制限することによって、エレメント１０２がうまくそうであることがありえるＣＮＴは、「１」（Ｒｌｏｗ）に書き込まれる。まず最初にＣＮＴエレメント１０２が「０」（Ｒｈｉｇｈ）状態にある場合、ＶｈｉｇｈがＩｌｏｗに提供することがありえる電流を制限することによって、エレメント１０２が有するＣＮＴがＲｈｉｇｈからＲｌｏｗに変化したあと、Ｉｌｏｗ制限はＣＮＴエレメント１０２がＲｈｉｇｈ状態に戻るのを防止し、Ｗｒｉｔｅ「１」（Ｒｌｏｗ）作動は正常に完成される。高い電流がＲｈｉｇｈ状態変化にＲｌｏｗを生じるために必要であるので、成功したＷｒｉｔｅ「０」（Ｒｈｉｇｈ）作動に結果としてなる電流制限アプローチがない。説明のために、この開示は全般的に、ＣＮＴエレメント１０２の抵抗を高い抵抗体（すなわち低い伝導率）状態にセットするコンベンションが、「write 0」オペレーション、または、「write low」オペレーションに続き、CNT素子102の抵抗値を低抵抗（すなわち、高い導電性）状態への設定が、「write 1」または「write highオペレーションである。
もちろん、これらのオペレーションは、論理的にあることもできる逆転されることもできる。
【００１９】
[0025]  ＣＮＴエレメント１０２を読み込むときに、全般的にＣＮＴエレメント１０２の抵抗状態を不変に保つことは望ましい。かくして、ＣＮＴエレメント１０２を読み込むために、ビット線１０８およびビット線１０９全体の低い電圧差を適用することによって、低い電圧差（ＣＮＴエレメント１０２の抵抗値を変えない）はターミナル１１０および１１２全体に適用され、ＣＮＴエレメント１０２による結果として生じる電流は他の回路で測定されることがありえる。ビット線１０８およびビット線１０９全体の、そして、非常にＣＮＴエレメント１０２の抵抗値未満である抵抗を有するアクセスＭＯＳＦＥＴを有する測定された電流および電圧に基づいて、ＣＮＴエレメント１０２の抵抗は、高いかまたは低いと決定されることがありえる。ＣＮＴエレメント１０２の抵抗が高いか低いかどうかに応じて、メモリ・セル１００の値がデジタル「０」かデジタル「１」であるかどうか決定され得る。後で詳しく述べるように、ＣＮＴエレメント１０２の抵抗値を読み込むことに関し所望の読み込まれた状態、および、ＣＮＴエレメント１０２の抵抗値を変えることに関し所望の書き込み条件は、ワード線１０６、ビット線１０８およびビット線１０９に適用される電圧に基づいて成し遂げられ得る。
【００２０】
[0026]  用語高抵抗（Ｒｈｉｇｈ）、低抵抗（Ｒｌｏｗ）、高電圧（Ｖｈｉｇｈ）、低電圧（Ｖｌｏｗ）、高電流（Ｉｈｉｇｈ）および低電流（Ｉｌｏｗ）は、全般的に相対的な用語である。高い抵抗値は、例えば、低い抵抗値（Ｒｈｉｇｈ＞Ｒｌｏｗ）より大きい。用語は、特定の抵抗、電圧またはいかなる特定の電流値も意味するはずでない。
【００２１】
[0027]  複数のノードが所与の操作の状態に関しＶｈｉｇｈを有するために定められるとき、電圧値は異なるノード上の同じでもよく、または同じでなくてもよい。異なる操作の条件がＶｈｉｇｈを有するために定められるときに、電圧値は他の操作の条件において、同じでもよいかまたは同じでなくてもよい。複数のノードが所与の操作の状態に関しＶｌｏｗを有するために定められるときに、電圧値は異なるノード上の同じでもよいかまたは同じでなくてもよい。異なる操作の条件がＶｌｏｗを有するために定められるときに、電圧値は他の操作の条件において、同じでもよいかまたは同じでなくてもよい。ＶＤＤおよびＶＳＳ値は、ＶＤＤおよびＶＳＳノードにいずれの直結によってもノードに適用されることがありえるかまたは回路によるＶＤＤおよびＶＳＳ値までドライブされることがありえる。Ｖｈｉｇｈ＞ＶＤＤを作成する手段は、電荷ポンプ回路を用いて達成されることがありえる。ＶＤＤ＞Ｖｌｏｗ＞ＶＳＳを作成する手段は、バンドギャップ回路を典型的に含む回路を生成しているリファレンス電圧（Ｖｒｅｆ）を用いて提供されることがありえる。電荷ポンプおよびＶｒｅｆ回路は、集積回路産業で一般に知られている。例示として、ＶＤＤ＝５Ｖのいくつかの実装では、ＣＮＴエレメント１０２を読み込むために低い電圧は、ほぼ１Ｖでもよく、ＣＮＴエレメント１０２に書くために高電圧は、ほぼ６―８Ｖでもよい。「０」または低い状態に相当する高い抵抗値は、ほぼ１０―１００ギガ・オームでもよく、「１」または高い状態に相当する低い抵抗値がほぼ１０―１００キロ・オームでもよい。「オン」アクセスＭＯＳＦＥＴインピーダンスは、ほぼ１―１０キロ・オームでもよい。現在の開示のメモリ・デバイスが電圧および抵抗の他のレンジにわたって作動するように構成されるが、しかしながら、電圧および抵抗のこれらのレンジは単に例だけである。
【００２２】
[0028]  ＲｈｉｇｈとＲｌｏｗ分布との共通部分がないことを確実にするのに十分大きい必要性を、高い抵抗（Ｒｈｉｇｈ）と低い抵抗（Ｒｌｏｗ）の違いは、述べる。リードリファレンス抵抗（Ｒｒｅａｄ＿ｒｅｆ）は、抵抗状態が高いか低いかどうかが、これらの２つの分布の間にセットされるかどうかを判断する。換言すれば、要求は、以下の通りである：
Ｒｌｏｗ配布最大（Ｒｌｏｗ＿ｍａｘ）＜Ｒｈｉｇｈ配布ｍｉｎ（Ｒｈｉｇｈ＿ｍｉｎ）Ｒｌｏｗ＿ｍａｘ＜Ｒｒｅａｄ＿ｒｅｆ＜Ｒｈｉｇｈ＿ｍｉｎ
下に更に詳細に説明されるように、ＣＮＴエレメント１０２の値を読み込むときに、Ｒｒｅａｄ＿ｒｅｆ手段メモリ・セル１００より大きい抵抗値は、「低」または０を記憶し、Ｒｒｅａｄ＿ｒｅｆ手段メモリ・セル１００未満の抵抗値が「高」または１を記憶する。高いCNT素子抵抗値は、典型的には、高性能アプリケーションのために望ましくない読み取りおよび書き込み時間より長い必要がある。ＲｌｏｗおよびＲｈｉｇｈ分布がよりきついほどＲｌｏｗ＿ｍｉｎとＲｈｉｇｈ＿ｍａｘの間の差は、より少ない。これは、Ｒｈｉｇｈ＿ｍａｘの値を低減させることを次々に可能にする。
【００２３】
[0029]  この開示の技術によって、ＣＮＴエレメント１０２に電流及び、大きさおよび印加電圧の時間継続時間を制御することによって、成功した書込み操作は成し遂げられることがありえる。ＣＮＴエレメントの抵抗を所望の抵抗にセットする際に、継続時間制御は決定的であり、無制限の電流を有する高電圧が連続的に適用されるので、ＣＮＴエレメント１０２が図２に示すようにＴｒｅｓ＿ｐｅｒｉｏｄの期間を有する上下の抵抗状態の間で動揺することは、可能である。しかしながら、ＣＮＴエレメントの人口の中のＴｒｅｓ＿ｐｅｒｉｏｄの配布があると考えられ、すべてのＣＮＴエレメントが同じ課された継続時間に適切に反応するというわけではないことが分かっており、ｗｒｉｔｅ０およびｗｒｉｔｅ１電圧パルス幅は適用され、好ましいものより少ないものは収率を書き込む結果になる。更に、状態をうまく変えるそれらのＣＮＴエレメントの抵抗バリエーションは、極めて大きくありえる。
【００２４】
[0030]  曲げられた平行線が書込み操作の間にいくつかの量時間の経過を表す及び、書込み操作がｏｐ＊ｗｒｉｔｅ＊Ｔｐｕｌｓｅと分類される垂直線の間にどこで発生するかについて、図３は、概念的に説明する（この時は缶が長いかまたは、不足して、同じことであるかまたは別に各々に関し曲げられた平行線の中で固まるということでありえる）。恒常的な高電圧がそれ全体に適用されるときに、図３はＣＮＴエレメント抵抗振動の概念上の実例を示す。ＣＮＴエレメント上の書込み操作の間、その抵抗は、変化している。書込み操作がＣＮＴエレメントにないときに、その抵抗は一定である。ＣＮＴエレメントの抵抗振動（Ｔｒｅｓ＿ｐｅｒｉｏｄ）の１／２の段階まで適合しない一定のｗｒｉｔｅ１およびｗｒｉｔｅ０  Ｔｐｕｌｓｅによって、書くときに、図３はＣＮＴエレメント抵抗変化の概念上の実例を示す。１つの可能な結果は、作動Ｅ（ｏｐ  Ｅ）で作動Ｄを書き直す必要性に結果としてなっているＲｒｅａｄ＿ｒｅｆを通り越した所に、ｗｒｉｔｅ１が抵抗を十分に移動しなかった作動Ｄ（ｏｐ  Ｄ）のケースである。更に、成功した書き込み後の抵抗値が得られた分布が大きくなる。
【００２５】
[0031]  メモリ・セルの高い十分なパーセンテージがあらかじめ定義されたＷｒｉｔｅ０およびＷｒｉｔｅ１電圧（電流）およびパルス幅期間条件の範囲内で作動するように、ＣＮＴ装置（すべてのＣＮＴ装置自体と同様に）のすべてのメモリ・セルのすべてのＣＮＴエレメントに十分に同一でいさせようとする代わりに、この開示は、書き込みパルス幅期間をカスタマイズするための技術を記載し、個々のＣＮＴに、エレメントは所望の抵抗状態を成し遂げる特性挙動である。この開示の技術に関し、書込み操作の間、読込み操作を実行して、それから書込み操作を終了することによって、これが達成されることができ、読み出しが、所望のＣＮＴ抵抗に達したかどうかを判断する。すなわち、Ｗｒｉｔｅ状態がメモリ・セル１００に適用されると共に、それが変化するにつれて、回路はＣＮＴエレメント１０２の抵抗をモニタすることがありえる。一旦ＣＮＴエレメント１０２の抵抗があらかじめ定義された所望量に変化すると、書き込み状態は終了されることがありえる。この開示の技術を実装するときに、ＣＮＴエレメント１０２の抵抗がすでに所望の状態にある場合、書き込み状態は直ちに終了することができ、不必要に長いアプリケーション書き込み条件を、回避できる。
【００２６】
[0032]  現在の開示に従って定められるように、図４には、ＲｈｉｇｈおよびＲｌｏｗ分布の概念上の代表を示す。図４は、ｘ軸上の抵抗値およびｙ軸上のＣＮＴエレメント・カウントを示す。ＣＮＴエレメント１０２が高抵抗状態か低い抵抗状態において、あるかどうか決定するために用いることを、Ｒｒｅａｄ＿ｒｅｆは、抵抗値が表す。Ｒｒｅａｄ＿ｒｅｆより低い抵抗値は、低い抵抗状態に対応するように考慮され、その一方で、Ｒｒｅａｄ＿ｒｅｆより高い抵抗値は高抵抗状態に対応するように考慮される。以前発表されるように、ＣＮＴエレメント抵抗が、write high又はｗｒｉｔｅ１オペレーションに関する十分に低い、もしくは、write low又はｗｒｉｔｅ０オペレーションに関して十分に高いとき、この開示は抵抗値をモニタして、書込み操作を終了することに関し技術が示されている。Ｒｗｒｉｔｅ０＿ｒｅｆは抵抗値の例である書き込むＣＮＴエレメント抵抗が＞Ｒｗｒｉｔｅ０＿ｒｅｆであると決定されるときに、低い／ｗｒｉｔｅ０作動が終了されることができて、そして、Ｒｗｒｉｔｅ１＿ｒｅｆは抵抗値の例である書き込むＣＮＴエレメント抵抗が＜Ｒｗｒｉｔｅ１＿ｒｅｆであると決定されるときに、高さ／ｗｒｉｔｅ１作動が終了されることができて。後述するように下により多くの詳細で、ＣＮＴエレメントの抵抗値をＲｗｒｉｔｅ１＿ｒｅｆおよびＲｗｒｉｔｅ０＿ｒｅｆと比較して、比較に基づいて書込み操作を終了するために、この開示の技術に従って作用しているデバイスは、回路を備えることがありえる。
【００２７】
[0033]  図５は、メモリ・セル５０１Ａ―Ｄの配列の図を示す。メモリ・セル５０１Ａ、メモリ・セル５０１Ｂ、メモリ・セル５０１Ｃおよびメモリ・セル５０１Ｄは、図１のメモリ・セル１００と類似の構造および関数を各々有することができる。図５はまたワードラインドライバおよび列が回路（回路５０３）を復号化することを示し、カラムは、回路（回路５０５）を復号化して、回路５２１を書き込んで、回路５２２を読み込んで、回路５２３を比較する。回路５０３は、ワード線５０６Ａおよびワード線５０６Ｂを制御する。ワード線５０６Ａは、ノード５１６Ａでメモリ・セル５０１Ａに接続して、ノードの５１６Ｂでメモリ・セル５０１Ｂに接続する。ワード線５０６Ｂは、ノード５１６Ｃでメモリ・セル５０１Ｃに接続して、ノードの５１６Ｄでメモリ・セル５０１Ｄに接続する。明確に図５に示されなくて、ノード５１６Ａ―Ｄの各々は、関連にて説明したように、アクセスＭＯＳＦＥＴのゲートに対応できる〜図１のメモリ・セル１００のＭＯＳＦＥＴ１０４にアクセスする。メモリ・セル５０１Ａ―ＤはアクセスＭＯＳＦＥＴを備える、ノード５１４Ａ―ＤはアクセスＭＯＳＦＥＴのソースまたはドレイン端子に各々対応し、ノード５１２Ａ―ＤはＣＮＴエレメントのターミナルに各々対応する。
【００２８】
[0034]  図５は、説明のために、４つのメモリ・セルの２×２の配列を示すが、しかし、実際のメモリ・デバイスは何十億もの個々のメモリ・セルまたはより多くを有するさえメモリ・セルの配列を備えることができる。小型携帯用のデバイス（例えば音楽プレーヤ）、スマートフォン、ゲーム・カートリッジおよび上へメモリ・スティックからより大きなデバイス（例えばタブレット・コンピュータ、ゲームしているデバイスまたはコンソール、デスクトップ・コンピュータ、スーパー・コンピュータおよび企業ストレージ・ソリューション）にわたっている電子装置の広い列において、この開示に記載される技術の一つ以上を実装しているメモリ・デバイスを、実装できる。
【００２９】
[0035]  ビット線５０８Ａは、ノード５１４Ａでメモリ・セル５０１Ａに接続し、ノード５１４Ｃでメモリ・セル５０１Ｃに接続する。ビット線５０８Ｂは、ノードの５１４Ｂでメモリ・セル５０１Ｂに接続し、ノードの５１４Ｄでメモリ・セル５０１Ｄに接続する。明確に図５に示されなくて、ノード５１４Ａ―Ｄの各々は、関係にて説明したように、アクセスＭＯＳＦＥＴのソースまたはドレイン端子に対応できる図１のメモリ・セル１００のＭＯＳＦＥＴ１０４にアクセスする。
【００３０】
[0036]  ビット線５０９Ａは、ノード５１２Ａでメモリ・セル５０１Ａに接続し、ノード５１２Ｃでメモリ・セル５０１Ｃに接続する。ビット線５０９Ｂは、ノードの５１２Ｂでメモリ・セル５０１Ｂに接続して、ノードの５１２Ｄでメモリ・セル５０１Ｄに接続する。明確に図５に示されないが、ノード５１２Ａ―Ｄの各々は、図１のメモリ・セル１００の中でＣＮＴエレメント１０２関連にて説明したように、ＣＮＴエレメントのターミナルに対応できる。
【００３１】
[0037]  ワード線５０６Ａ、ワード線５０６Ｂ、ビット線５０８Ａ、ビット線５０８Ｂ、ビット線５０９Ａおよびビット線５０９Ｂに適用される電圧を制御することによって、個々のメモリ・セルのＣＮＴエレメントは、対象にされることがありえる。例えば、書込み操作がメモリ・セル５０１Ａに実行されていると仮定する。回路５０３は５０６Ｂまでワード線５０６Ａおよび岐路電圧にアクセスＭＯＳＦＥＴターンオン電圧を適用することができ、回路５０５は５０９Ｂまででなくビット線５０９Ａにノード５０９から高電圧を通過することができて、５０８Ｂまででなくビット線５０８Ａにノード５０８からソース電圧を通過できる。この場合、ワード線５０６Ａに適用されるターンオン電圧は、ノード５１６５１６Ａ（図５に示されなくて、アクセスＭＯＳＦＥＴのゲートに接続する）をターンオン電圧を受信するために生じさせる。ビット線５０９Ａに適用される高電圧はノード５１２Ａ（図５に示されなくて、ＣＮＴエレメントのターミナルに接続する）を高電圧を受信するために生じさせ、ビット線５０８Ａに適用されるソース電圧はノード５１４Ａ（アクセスＭＯＳＦＥＴのソースまたはドレインに接続する）をソース電圧を受信するために生じさせる。上述の通り、ノード５１６Ａに適用される高電圧はアクセスＭＯＳＦＥＴの中を流れるために電流を生じさせ、メモリ・セル５０１ＡのＣＮＴエレメントによる電流の流れおよびそれ全体の高電圧の低下に結果としてなる。かくして、ＣＮＴエレメント５０１Ａの抵抗は、変えられることがありえる。
【００３２】
[0038]  この書込み操作がメモリ・セル５０１Ａで発生すると共に、メモリ・セル５０１Ｂ、５０１Ｃおよび５０１Ｄが不変のままのことが意図されている。ワード線５０６Ａに適用される高電圧によって、高いノードでの電圧５１６Ｂ（メモリ・セル５０１ＢのアクセスＭＯＳＦＥＴのゲートに接続する）が生じることがありえるにもかかわらず、回路５０５はどちらのビット線５０８Ｂまたは５０９Ｂにも高電圧をａｐｐｌｙすることができない。この場合、そのＣＮＴエレメント全体の高電圧の低下なしで、メモリ・セル５０１Ｂの状態は、変化しない。
【００３３】
[0039]  同様に、この書込み操作がメモリ・セル５０１Ａで発生すると共に、ビット線５０９Ａに適用される高電圧は高いノードでの電圧５１２Ｃを生じさせ、ビット線５０８Ａに適用されるソース電圧はソース・ノードでの電圧５１４Ｃを生じさせる。しかしながら、回路５０３は、ワード線５０６Ｂに岐路電圧を適用する。かくして、メモリ・セル５０１ＣのアクセスＭＯＳＦＥＴは電流を伝導せず、かくして、これがメモリ・セル５０１ＣのＣＮＴエレメントによる電流の流れを防止することが企図されている。電流の流れなしで、ＣＮＴエレメントの抵抗は変化せず、メモリ・セル５０１Ｃの状態は変化しない。したがって、上で記載される方法で、ワード線５０６Ａ、ワード線５０６Ｂ、ビット線５０８Ａ、ビット線５０８Ｂ、ビット線５０９Ａおよびビット線５０９Ｂに適用される電圧を制御することによって、一般のワード線または一般のビット線に接続しているメモリ・セルの状態を変えずに、メモリ・セル５０１Ａ、５０１Ｂ、５０１Ｃおよび５０１Ｄは、個々に書かれることがありえる。
【００３４】
[0040]  書き込み回路５２１が、特定のメモリ・セルに関するwrite high、または、write lowオペレーションのいずれのかを表すデータ入力（メモリ・セルに含まれる１つまたは０のデータ状態の定義）を受信する。書込されたＷｒｉｔｅ回路５２１であるデータ状態により、ビット線に適用される適切な電圧を定める。上記のように、回路５０５が、書込みオペレーションがメモリ・セルのアレイ中で正しいメモリ・セルに適用されるように、Ｗｒｉｔｅ回路５２１出力ノード５０８および５０９からさまざまなビット線に電圧の通過を制御する。
【００３５】
[0041]  それが書込み操作を受けると共に、読取回路５２２はメモリ・セルの抵抗をモニタするように構成される。抵抗のこのモニタリングはＲｍｏｎｉｔｏｒと称され、それはリアルタイムが書込み操作の間、ＣＮＴの中でエレメント抵抗を測定していることを表す。それは、セットアップするために状態およびＲｗｒｉｔｅ＿ｒｅｆをモニタリングするのを決定するためにｄａｔａ＿ｉｎに定められる「０」または「１」状態を使用する。
例えば、もしもdata_in = 1 (i.e., performing a write1 operation) set Rwrite_ref = Rwrite1_ref、もしもＲｍｏｎｉｔｏｒ ≦ Rwrite1_refならば、set data_out = 1 ELSE set data_out = 0、もしもdata_in = 0 (i.e., performing a write0 operation) set Rwrite_ref = Rwrite0_ref,  もしもＲｍｏｎｉｔｏｒ ≧ Rwrite0_refならば、次いで、set data_out = 0 ELSE set data_out = 1.
【００３６】
[0042]  Ｒｍｏｎｉｔｏｒが≦（≧）Ｒｗｒｉｔｅ１（０）＿ｒｅｆであるかどうか決定するためにＲｍｏｎｉｔｏｒをＲｗｒｉｔｅ＿ｒｅｆと比較することが、直接比較抵抗値によって、されない。むしろ、Ｒｅａｄ回路５２２は、比較する電圧または電流にＲｍｏｎｉｔｏｒおよびＲｗｒｉｔｅ１（０）＿ｒｅｆを変更する。メモリ・セル全体に適用される同じ高電圧がＲｗｒｉｔｅ１（０）＿ｒｅｆ（すなわち、Ｉｗｒｉｔｅ１（０）＿ｒｅｆ）全体に適用されるときに発生する、Ｒｗｒｉｔｅ１（０）＿ｒｅｆを介して電流ものに対するノード５０８または５０９によるメモリ・セルに、読取回路５２２は、例えば、供給されるかまたは沈まれる電流書込み操作を受けているメモリ・セルのＣＮＴエレメントの抵抗をモニタすることができる回路（すなわち、Ｉｃｎｔ）を比較する。ＩｃｎｔおよびＩｗｒｉｔｅ１（０）＿ｒｅｆを比較することによって、読取回路５２２は、メモリ・セルのＣＮＴエレメントの抵抗が等しいときに決定することがありえるかまたはＲｗｒｉｔｅ１（０）＿ｒｅｆを通過する。Ｉｗｒｉｔｅ１（０）＿ｒｅｆは、Ｒｗｒｉｔｅ１＿ｒｅｆおよびＲｗｒｉｔｅ０＿ｒｅｆレジスタ・デバイスでより別の方法で定められることがありえることに注意する。１つのアプローチは、所望のＩｗｒｉｔｅ１（０）＿ｒｅｆを定めるために電流の基準および現在のミラー回路技術を使用することである。図５の例において、決定された「０」または「１」データがノードのｄａｔａ＿ｏｕｔを介して回路５２３を比較するためにメモリ・セルのＣＮＴエレメントの中で述べるｐａｓｓへ、読取回路５２２は、形成される。
【００３７】
[0043]  ｄａｔａ＿ｉｎおよびｄａｔａ＿ｏｕｔ上のデータ状態が適合させる決定すると、即座に、比較回路５２３は、メモリ・セル５０１  Ａ―Ｄの選択されたＣＮＴエレメントの「０」または「１」データ状態を比較し、読取回路５２２によって、定まる及びノードのｄａｔａ＿ｏｕｔに定めて、ノードのｄａｔａ＿ｉｎおよび問題に定められる「０」または「１」データ状態に書き込んでｗｒｉｔｅ＿ｃｏｎｔｒｏｌ＿ｂｌおよびｗｒｉｔｅ＿ｃｏｎｔｒｏｌ＿ｗｌ線上の命令を終了する。
【００３８】
[0044]  回路５２３が出る、書き込み回路５２１を書き込むｗｒｉｔｅ＿ｃｏｎｔｒｏｌ＿ｂｌ上の命令を終了して、書き込み回路５２１がＣＮＴエレメントにおいて、変化している抵抗を止める圧壊に、選択メモリ・セル全体の高電圧を生じさせるノード５０８または５０９上の高電圧のアプリケーションを終了する。回路523が回路503にwrite_control_wlの書き込み終了コマンド発行するとき、回路503は、CNT素子内に抵抗変化を停止する崩壊まで、選択されたメモリセルを流れる電流の原因となるオフにオンさアトスを変更する。上記の通りのそれ自体による書き込み回路５２１または回路５０３に対する書き込み終了命令のいずれかが、ＣＮＴエレメントの抵抗変化を止めるのに十分である。
【００３９】
[0045]  曲げられた平行線が書込み操作の間にいくつかの量時間の経過を表す及び、書込み操作がｏｐ＊ｗｒｉｔｅ＊ｄｕｒａｔｉｏｎと分類される垂直線の間に発生する記載されたオペレーションから、図６は、ＣＮＴエレメント抵抗挙動を例示する（この時は、長くありえるかまたは、不足して、同じことでありえるかまたは別に各々に関し曲げられた平行線の中で固まることがありえる）。ＣＮＴエレメント上の書込み操作の間、その抵抗は、変化している。書込み操作がＣＮＴエレメントにないときに、その抵抗は一定である。自己を終了しているＲｗｒｉｔｅ１＿ｒｅｆおよびＲｗｒｉｔｅ０＿ｒｅｆに書くときに、図６はＣＮＴエレメント抵抗変化の概念上の実例を示す。信頼性が高い抵抗変化のこの結果およびＣＮＴエレメントの抵抗振動（Ｔｒｅｓ＿ｐｅｒｉｏｄ）の段階から独立しているＲｗｒｉｔｅ０およびＲｗｒｉｔｅ１値の堅い分布を強調する。
【００４０】
[0046]  この開示の技術によって、読取回路５２２は、１ＣＮＴメモリ・セルのＣＮＴエレメントの抵抗をモニタすることがありえて、適用するものの間、ＣＮＴエレメントのデータ状態を決定することがありえる状態を書き込む。ＣＮＴエレメントが、所望のデータ状態に達し、次いで書き込み状態を終了させるとき、次いで、比較回路５２３は、決定する読取回路５２２から、ＣＮＴエレメント・データ状態情報を使用することがありえる。一般に、この開示は、メモリ・セルの書き込み中、および、メモリ・セルが、書き込みをセルフターミネートする所望の状態を成し遂げるとき、読み出しをすることによって、メモリ・セルに関してセルフターミネート書き込みを記載する。
【００４１】
[0047]  この開示の技術を使用するときに、Ｗｒｉｔｅ０またはＷｒｉｔｅ１オペレーションに関しＣＮＴエレメントに適用される電流を制限する必要性がない。この開示の技術を使用するとき、Vhighのパルス幅持続時間を自動的に定義することができ、各CNT素子の特性を特別に調整するため、また課す必要性のどちらWRITE0またはWRITE1操作にCNT要素に「1サイズがすべてに適合する」Vhighのパルス幅期間がなくてもよい。したがって、この開示の技術を実装することは、Ｒｌｏｗおよび＜Ｒｗｒｉｔｅ１＿ｒｅｆおよびＲｈｉｇｈのより小さい配布の結果の周知のＲｌｏｗ＿ｍａｘのより小さい配布および＞Ｒｗｒｉｔｅ０＿ｒｅｆの周知のＲｈｉｇｈ＿ｍｉｎに結果としてなる場合がある。
【００４２】
[0048]  この開示の技術はＲｌｏｗ＿ｍａｘおよびＲｈｉｇｈ＿ｍｉｎに関し特定の抵抗値を定めることを考慮に入れることもでき、Ｒｌｏｗ＿ｍａｘおよびＲｈｉｇｈ＿ｍｉｎの値およびそれ間の分離を低減させることに関し許すこともでき、それはＲｒｅａｄ＿ｒｅｆが低減させられるのを次々に許すことができる。いくつかの事例において、Ｒｌｏｗ＿ｍａｘ＝Ｒｒｅａｄ＿ｒｅｆ＝Ｒｈｉｇｈ＿ｍｉｎを有することは可能であってもよい。Rlow_max、Rhigh_minとRread_refの減少は、ビットライン上のリーク電流に対する感度を低下させることができる。また、順番に読み出しおよび書き込み時間を短縮ビットラインにRC遅延を低減できる。
【００４３】
[0049]  図７は、プログラム可能なインピーダンス要素上の書込み操作を実行する方法のフローチャートがこの開示の技術に従ってメモリ・セルの基礎を形成したことを示す。図７の方法は、例えば、プログラム可能なインピーダンス要素ベースのメモリ・デバイスにより実行されることができる。そして、図５に関して上で記載されるＣＮＴデバイスを備える。プログラム可能なインピーダンス要素（７１０）の抵抗を変えるために、デバイスは、書込み操作を実行する。デバイスは、非を固定した継続時間に関しプログラム可能なインピーダンス要素に電圧の印加によって、書込み操作を実行することがありえる。書込み操作が実行されると共に、デバイスはプログラム可能なインピーダンス要素（７２０）の抵抗をモニタすることがありえる。そして、プログラム可能なインピーダンス要素の抵抗が閾値抵抗値（４２０、はい）を通過した検出することに応答して、デバイスは書込み操作（７３０）を終了することがありえる。プログラム可能なインピーダンス要素の抵抗が閾値抵抗値（７２０、いいえ）を通過しなかった検出することに応答して、デバイスは、書込み操作（７１０）を実行し続けることがありえる。プログラム可能なインピーダンス要素の抵抗が閾値値を超えてそれを検出するために、デバイスは、プログラム可能なインピーダンス要素の抵抗を閾値値と比較することがありえる。書込み操作はそうである書き込む、プログラム可能なインピーダンス要素の抵抗が閾値値より低い検出することによって、プログラム可能なインピーダンス要素の抵抗が閾値値を超えた高い作動、それからデバイスは検出することがありえる。書込み操作はそうである書き込む、ＣＮＴエレメントの抵抗が閾値値より高い検出することによって、プログラム可能なインピーダンス要素の抵抗が閾値値を超えた低い作動、それからデバイスは検出することがありえる。デバイスは、書込み操作を実行することがありえて、同時に、または、実質的に同時に、プログラム可能なインピーダンス要素の抵抗をモニタすることがありえる。
【００４４】
[0050]  本発明の各種実施形態を記載してきた。これらの、そしてまた他の実施例は、以下の請求項の範囲内である。
【図１】
2015092426.tif 000003
【図２】
2015092426.tif 000004
【図３】
2015092426.tif 000005
【図４】
2015092426.tif 000006
【図５】
2015092426.tif 000007
【図６】
2015092426.tif 000008
【図７】
2015092426.tif 000009
【外国語明細書】
2015092426000001.pdf