(57)【要約】【課題】降圧した電圧を印加する対象に電源が含まれる場合において、過電流からの保護を行ったときに、電源の出力電圧の低下を防止することができ、かつ、構成部材の過熱又は故障を防止することができる小型で安価な降圧装置及び該降圧装置を備える電源システムの提供。【解決手段】降圧装置１では、スイッチとして機能するＦＥＴ１１，１２の相補的なオン／オフの繰り返しによって、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧を降圧し、降圧した電圧を、コイルＬ１のコンデンサＣ２側の一端と、ＦＥＴ１２のソースとの間に接続してある低圧バッテリ２２に印加する。溶断回路１４は、ＦＥＴ１１の短絡を検出した場合にＦＥＴ１２をオンにし、ＦＥＴ１２をオンにした後にヒューズ１０の溶断を検出した場合にＦＥＴ１２をオフにする。【選択図】図１
2015073363.tif 000002
【特許請求の範囲】
【請求項１】
夫々の一端が接続してある２つのスイッチと、一端が該２つのスイッチの前記一端に接続してあるコイルとを備え、前記２つのスイッチの相補的なオン／オフを繰り返すことによって、前記２つのスイッチ夫々の他端間に印加された電圧を降圧し、降圧した電圧を、前記２つのスイッチ中の一方のスイッチの他端と前記コイルの他端との間から出力する降圧装置において、
一端が前記２つのスイッチ中の他方のスイッチにおける他端に接続してあるヒューズと、
前記他方のスイッチの短絡を検出する短絡検出手段と、
該短絡検出手段が前記短絡を検出した場合に、前記一方のスイッチをオンにするオン手段と、
該オン手段が前記一方のスイッチをオンにした後に前記ヒューズの溶断を検出する溶断検出手段と、
該溶断検出手段が前記溶断を検出した場合に前記一方のスイッチをオフにするオフ手段と
を備えることを特徴とする降圧装置。
【請求項２】
前記一方のスイッチの他端と前記コイルの他端との間から出力される電圧を検出する電圧検出回路と、
前記ヒューズから前記他方のスイッチへ流れる電流を検出する電流検出回路と
を備え、
前記短絡検出手段は、前記電圧検出回路が検出した電圧が所定電圧以上となり、かつ、前記電流検出回路が検出した電流が所定電流以上となった場合に、前記短絡を検出するように構成してあること
を特徴とする請求項１に記載の降圧装置。
【請求項３】
前記溶断検出手段は、前記電流検出回路が検出した電流が前記所定電流未満となった場合に前記溶断を検出するように構成してあること
を特徴とする請求項２に記載の降圧装置。
【請求項４】
前記一方のスイッチの他端と前記コイルの他端との間から出力される電圧の高低に応じて、前記他方のスイッチにて繰り返されるオン／オフのデューティを小大に調整する調整手段
を備えることを特徴とする請求項１から請求項３のいずれか１つに記載の降圧装置。
【請求項５】
請求項１から請求項４のいずれか１つに記載の降圧装置と、
前記一方のスイッチの他端と前記コイルの他端との間に接続され、前記降圧した電圧が印加される電源と
を備えることを特徴とする電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から印加された電圧を降圧する降圧装置及び該降圧装置を備える電源システムに関する。
【背景技術】
【０００２】
現在、車両には発電機が発生した電圧、又は、バッテリの出力電圧を降圧し、降圧した電圧を負荷に印加する降圧装置（例えば、特許文献１，２参照）が搭載されている。
特許文献１に記載の降圧装置では、スイッチの一端に、ダイオードのカソードと、コイルの一端とが接続されており、スイッチのオン／オフを繰り返すことによって、スイッチの他端とダイオードのアノードとの間に印加されている電圧を降圧する。降圧した電圧は、コイルの他端とダイオードのアノードとの間に接続してある負荷に印加される。
【０００３】
特許文献２に記載の降圧装置では、第１スイッチの一端に、第２スイッチ及びコイル夫々の一端が接続されており、第１スイッチ及び第２スイッチの他端間に印加されている電圧を降圧する。降圧した電圧は、コイル及び第２スイッチ夫々の他端間に接続してある負荷に印加される。
【０００４】
特許文献１に記載の降圧装置において、スイッチがオン／オフ機能を失って短絡した場合、降圧が行われず、負荷に印加される電圧が上昇する。これにより、負荷と、特許文献１に記載の降圧装置が備える構成部材とに過電流が流れて負荷及び構成部材が故障する虞がある。
【０００５】
特許文献２に記載の降圧装置についても、特許文献１に記載の降圧装置と同様に、第１スイッチがオン／オフ機能を失って短絡した場合、降圧が行われず、負荷に印加される電圧が上昇する。これにより、負荷と、特許文献２に記載の降圧装置が備える構成部材とに過電流が流れて負荷及び構成部材が故障する虞がある。
特許文献１，２夫々に記載の降圧装置は、負荷及び構成部材を過電流から保護する保護機能を有している。
【０００６】
特許文献１に記載の降圧装置では、スイッチの他端にヒューズの一端が接続されており、ヒューズを介して、スイッチの他端とダイオードのアノードとの間に印加されている電圧を降圧している。特許文献１に記載の降圧装置は、コイルの他端とダイオードのアノードとの間を短絡することが可能な短絡回路がコイルの他端に接続されている。短絡回路は、スイッチの短絡によって負荷に印加される電圧が所定電圧以上となった場合にコイルの他端とダイオードのアノードとの間を短絡する。これにより、多量の電流がヒューズ、スイッチ、コイル及び短絡回路の順に流れ、ヒューズが溶断される。これにより、外部から負荷及び構成部材に電圧が印加されることはなく、負荷及び構成部材が過電流から保護される。
【０００７】
特許文献２に記載の降圧装置は、第１スイッチの他端にヒューズの一端が接続されており、ヒューズを介して、第１スイッチ及び第２スイッチ夫々の他端間に印加されている電圧を降圧している。特許文献２に記載の降圧装置は、第１スイッチの短絡によって負荷に印加される電圧が所定電圧以上となった場合、第２スイッチをオンにし、多量の電流をヒューズに流してヒューズを溶断する。これにより、外部から印加された電圧が負荷及び構成部材に印加されることはなく、負荷及び構成部材が過電流から保護される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−３０８２２７号公報
【特許文献２】特公平８−３２１６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載の降圧装置が備える短絡回路ついては、前述したように多量の電流が流れるため、ヒューズを溶断する電流に耐えることが可能な大型部品で構成しなければならない。スイッチが短絡した場合にのみ機能する大型の短絡回路を空間が限定的である車両に搭載することは現実的ではない。また、大型部品で構成されるため、短絡回路の製造費用は高く、特許文献１に記載の降圧装置の製造費用も高い。このため、特許文献１に記載の降圧装置には、占有領域が広く、製造費用が嵩むという問題がある。
特許文献２に記載の降圧装置については、第１スイッチが短絡した場合に第２スイッチを強制的にオンにする回路を設ければよく、この回路は、多量の電流が流れることはないため、小型の部品で構成される。従って、特許文献２に記載の降圧装置が占める占有領域は狭く、製造費用が安価である。
【００１０】
しかしながら、現在、車両において、降圧装置を、発電機が発生した電圧、又は、出力電圧が高い高圧バッテリの電圧を降圧し、降圧した電圧を、負荷と、出力電圧が低い低圧バッテリとに印加する用途に用いる場合がある。負荷は低圧バッテリからも給電される。
【００１１】
特許文献２に記載の降圧装置を前述の用途に用いた場合、コイル及び第２スイッチ夫々の他端間に負荷及び低圧バッテリが並列に接続される。また、特許文献２に記載の降圧装置では、第１スイッチが短絡して第２スイッチをオンにした後、第２スイッチをオンに維持する。このため、負荷及び低圧バッテリが前述したように接続された特許文献２に記載の降圧装置においては、ヒューズを溶断するために第２スイッチがオンとなった後、電流が低圧バッテリから第２スイッチを介して流れ続け、構成部材である第２スイッチの過熱又は故障を招き、更には、低圧バッテリの出力電圧が低下してしまう問題がある。
【００１２】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、降圧した電圧を印加する対象に電源が含まれる場合において、過電流からの保護を行ったときに、電源の出力電圧の低下を防止することができ、かつ、構成部材の過熱又は故障を防止することができる小型で安価な降圧装置及び該降圧装置を備える電源システムを提供することにある。
【課題を解決するための手段】
【００１３】
本発明に係る降圧装置は、夫々の一端が接続してある２つのスイッチと、一端が該２つのスイッチの前記一端に接続してあるコイルとを備え、前記２つのスイッチの相補的なオン／オフを繰り返すことによって、前記２つのスイッチ夫々の他端間に印加された電圧を降圧し、降圧した電圧を、前記２つのスイッチ中の一方のスイッチの他端と前記コイルの他端との間から出力する降圧装置において、一端が前記２つのスイッチ中の他方のスイッチにおける他端に接続してあるヒューズと、前記他方のスイッチの短絡を検出する短絡検出手段と、該短絡検出手段が前記短絡を検出した場合に、前記一方のスイッチをオンにするオン手段と、該オン手段が前記一方のスイッチをオンにした後に前記ヒューズの溶断を検出する溶断検出手段と、該溶断検出手段が前記溶断を検出した場合に前記一方のスイッチをオフにするオフ手段とを備えることを特徴とする。
【００１４】
本発明にあっては、２つのスイッチ中の一方のスイッチの一端に、他方のスイッチの一端とコイルの一端とが接続してあり、他方のスイッチの他端にヒューズの一端が接続してある。２つのスイッチの相補的なオン／オフを繰り返すことによって、例えば高圧バッテリが２つのスイッチ夫々の他端間にヒューズを介して印加した電圧を降圧し、降圧した電圧を、一方のスイッチの他端とコイルの他端との間から、印加対象、例えば負荷及び低圧バッテリに出力する。
【００１５】
オン／オフ機能を失った他方のスイッチの短絡を検出した場合、一方のスイッチをオンにする。これにより、２つのスイッチ夫々の他端間に印加する対象、例えば高圧バッテリから多量の電流がヒューズに流れ、ヒューズが溶断され、過電流からの保護が行われる。
【００１６】
一方のスイッチをオンにした後にヒューズの溶断を検出した場合、一方のスイッチをオフにする。これにより、例えば、コイルの他端に負荷及び低圧バッテリ夫々の一端が接続してある場合に、電流が低圧バッテリから一方のスイッチを介して流れることはない。このため、印加対象に電源である低圧バッテリが含まれる場合において、過電流からの保護を行ったときに、電力消費による低圧バッテリの出力電圧の低下が防止され、かつ、構成部材である一方のスイッチの過熱又は故障が防止される。
また、他方のスイッチの短絡を検出した場合に他方のスイッチをオンにし、ヒューズの溶断を検出した場合に他方のスイッチをオフにする回路を搭載することによって、過電流からの保護を行うことができ、かつ、出力電圧の低下と、一方のスイッチの過熱又は故障とを防止することが可能である。この回路は、多量の電流が流れることがないため、小型の部品で構成され、安価である。
【００１７】
本発明に係る降圧装置は、前記一方のスイッチの他端と前記コイルの他端との間から出力される電圧を検出する電圧検出回路と、前記ヒューズから前記他方のスイッチへ流れる電流を検出する電流検出回路とを備え、前記短絡検出手段は、前記電圧検出回路が検出した電圧が所定電圧以上となり、かつ、前記電流検出回路が検出した電流が所定電流以上となった場合に、前記短絡を検出するように構成してあることを特徴とする。
【００１８】
本発明にあっては、電圧検出回路は、一方のスイッチの他端と、コイルの他端との間から出力される電圧を検出し、電流検出回路はヒューズから他方のスイッチへ流れる電流を検出する。そして、電圧検出回路が検出した電圧が所定電圧以上となり、電流検出回路が検出した電流が所定電流以上となった場合に他方のスイッチの短絡を検出する。
【００１９】
他方のスイッチが短絡した場合、コイルの他端及び一方のスイッチの他端間から出力される電圧と、ヒューズから他方のスイッチへ流れる電流とが上昇する。このため、電圧検出回路が検出した電圧と、電流検出回路が検出した電流とを用いて、他方のスイッチの短絡を確実に検出することが可能である。
【００２０】
本発明に係る降圧装置は、前記溶断検出手段は、前記電流検出回路が検出した電流が前記所定電流未満となった場合に前記溶断を検出するように構成してあることを特徴とする。
【００２１】
本発明にあっては、電流検出回路が検出した電流が所定電流未満となった場合にヒューズの溶断を検出する。
他方のスイッチが短絡した場合、電流検出回路が検出した電流が所定電流以上となり、その後、ヒューズが溶断された場合、電流検出回路が検出した電流が所定電流未満となる。このため、電流検出回路が検出した電流を用いて、ヒューズの溶断を確実に検出することが可能である。
【００２２】
本発明に係る降圧装置は、前記一方のスイッチの他端と前記コイルの他端との間から出力される電圧の高低に応じて、前記他方のスイッチにて繰り返されるオン／オフのデューティを小大に調整する調整手段を備えることを特徴とする。
【００２３】
本発明にあっては、一方のスイッチの他端とコイルの他端との間から出力される電圧の高低に応じて、他方のスイッチにおいて繰り返されるオン／オフのデューティを小大に調整する。２つのスイッチは相補的にオン／オフされるため、一方のスイッチにおいて繰り返されるオン／オフのデューティは、一方のスイッチの他端とコイルの他端との間から出力される電圧の高低に応じて大小に調整される。これにより、２つのスイッチの相補的なオン／オフの繰り返しによって降圧される電圧は一定の電圧に維持され、印加対象に安定した電圧が印加される。
【００２４】
本発明に係る電源システムは、前述の降圧装置と、前記一方のスイッチの他端と前記コイルの他端との間に接続され、前記降圧した電圧が印加される電源とを備えることを特徴とする。
【００２５】
本発明にあっては、降圧装置は、２つのスイッチの他端間に印加された電圧を降圧し、降圧した電圧を、一方のスイッチの他端とコイルの他端との間に接続してある電源、例えばバッテリに印加し、電源に給電する。
【発明の効果】
【００２６】
本発明によれば、降圧した電圧を印加する対象に電源が含まれる場合において、過電流からの保護を行ったときに、電源の出力電圧の低下を防止することができ、かつ、構成部材の過熱又は故障を防止することができ、構成は小型で安価である。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る電源システムの要部構成を示す回路図である。
【図２】出力調整回路の要部構成を示す回路図である。
【図３】出力調整回路の動作を説明するためのタイミングチャートである。
【図４】溶断回路の要部構成を示す回路図である。
【図５】溶断回路の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００２８】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
図１は本発明に係る電源システムの要部構成を示す回路図である。この電源システム１００は、降圧装置１、オルタネータ２０、降圧バッテリ２１、低圧バッテリ２２及び負荷２３を備える。降圧装置１には２つの端子が設けられている。降圧装置１の一方の端子には、オルタネータ２０の一端と、高圧バッテリ２１の正極とが接続されており、降圧装置１の他方の端子には、低圧バッテリ２２の正極と、負荷２３の一端とが接続されている。オルタネータ２０の他端と、高圧バッテリ２１及び低圧バッテリ２２夫々の負極と、負荷２３の他端とは接地されている。
【００２９】
オルタネータ２０は図示しないエンジンと連動して発電する。オルタネータ２０は、例えば、車両が減速する場合に車両の運動エネルギーを電力に変換することによって得られた交流の電力を整流し、直流の電力を発生する。オルタネータ２０は、発生した電力に係る電圧、即ち、出力電圧を、降圧装置１及び高圧バッテリ２１に印加する。これにより、高圧バッテリ２１は給電される。
【００３０】
高圧バッテリ２１は、オルタネータ２０の出力電圧が印加されることによって給電され、自身の出力電圧を降圧装置１に印加する。高圧バッテリ２１の出力電圧は、例えば４８ボルトであり、低圧バッテリ２２の出力電圧よりも高い。
【００３１】
降圧装置１は、オルタネータ２０又は高圧バッテリ２１の出力電圧を例えば、１４ボルトに降圧し、降圧した電圧を低圧バッテリ２２及び負荷２３夫々に印加する。これにより、低圧バッテリ２２及び負荷２３夫々は給電される。
【００３２】
低圧バッテリ２２は、降圧装置１によって降圧された電圧を印加されることによって給電され、出力電圧を負荷２３に印加する。低圧バッテリ２２の出力電圧は例えば１２ボルトである。低圧バッテリ２２の出力電圧は降圧装置１が降圧した電圧よりも低い。低圧バッテリ２２は電源として機能する。
負荷２３は、車両に搭載される電気機器であり、降圧装置１が降圧した電圧、又は、低圧バッテリ２２の出力電圧が印加される。これにより負荷２３は給電される。
【００３３】
降圧装置１は、ヒューズ１０、Ｎチャネル型のＦＥＴ（Field Effect Transistor）１１，１２、出力調整回路１３、溶断回路１４、コンデンサＣ１，Ｃ２、コイルＬ１及び抵抗Ｒ１，Ｒ２，Ｒ３を備える。ヒューズ１０の一端は、オルタネータ２０の一端と、高圧バッテリ２１の正極とに接続されている。ヒューズ１０の他端は、抵抗Ｒ１の一端に接続されており、抵抗Ｒ１の他端は、コンデンサＣ１の一端と、ＦＥＴ１１のドレインとに接続されている。このように、ヒューズ１０の他端は抵抗Ｒ１を介してＦＥＴ１１のドレインに接続してある。コンデンサＣ１の他端は接地されている。
【００３４】
ＦＥＴ１１のソースはＦＥＴ１２のドレインに接続され、ＦＥＴ１１のソース及びＦＥＴ１２のドレインはコイルＬ１の一端に接続されている。ＦＥＴ１２のソースは接地されている。コイルＬ１の他端は、コンデンサＣ２、抵抗Ｒ２及び負荷２３夫々の一端と、低圧バッテリ２２の正極とに接続されている。このように低圧バッテリ２２は、ＦＥＴ１２のソースとコイルＬ１の他端との間に接続されている。抵抗Ｒ２の他端は抵抗Ｒ３の一端に接続されている。コンデンサＣ２及び抵抗Ｒ３夫々の他端は接地されている。
【００３５】
抵抗Ｒ２，Ｒ３の接続ノードは、出力調整回路１３及び溶断回路１４に接続されている。出力調整回路１３は、更に、ＦＥＴ１１のゲートと、溶断回路１４とに各別に接続されている。溶断回路１４は、更に、抵抗Ｒ１の一端及び他端夫々に各別に接続されている。溶断回路１４は、ＦＥＴ１２のゲートにも接続されている。
【００３６】
ＦＥＴ１１，１２夫々はスイッチとして機能する。ＦＥＴ１１，１２夫々について、ゲートに一定の電圧以上の電圧が印加された場合にドレインからソースに電流が流れてオンとなり、ゲートに印加されている電圧が一定の電圧未満である場合、ドレインからソースに電流が流れず、オフとなる。
【００３７】
降圧装置１において、オルタネータ２０又は高圧バッテリ２１の出力電圧は、ヒューズ１０の一端及びＦＥＴ１２のソース間に印加される。ヒューズ１０の一端及びＦＥＴ１２のソース間に印加された電圧は、コンデンサＣ１によって平滑化された後、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加される。
【００３８】
降圧装置１は、ＦＥＴ１１のオン／オフを所定の周期で繰り返し、ＦＥＴ１１がオンである場合にＦＥＴ１２をオフにし、ＦＥＴ１２がオフである場合にＦＥＴ１２をオンにする。降圧装置１は、このようにＦＥＴ１１，１２の相補的なオン／オフを繰り返すことによって、ヒューズ１０を介してＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加されている電圧を降圧する。
【００３９】
ＦＥＴ１１，１２夫々がオン及びオフである場合、電流は、オルタネータ２０の一端、又は、高圧バッテリ２１の正極から、ヒューズ１０、抵抗Ｒ１、ＦＥＴ１１及びコイルＬ１の順に流れ、低圧バッテリ２２又は負荷２３を経て、オルタネータ２０の他端、又は、高圧バッテリ２１の負極に戻る。このとき、コイルＬ１に流れる電流は徐々に増加し、コイルＬ１は、ＦＥＴ１１側の一端における電位を基準として、コンデンサＣ２側の他端における電位を下げる。これにより、コイルＬ１の他端及びＦＥＴ１２のソース間に、オルタネータ２０又は高圧バッテリ２１の出力電圧よりも低い一定の第１電圧が出力される。また、コイルＬ１に電流が流れることで、コイルＬ１にエネルギーが蓄積される。
【００４０】
ＦＥＴ１１，１２夫々が、オン及びオフから、オフ及びオンに切替わった場合、コイルＬ１に流れる電流が途絶えるため、コイルＬ１は自身に流れる電流の量を維持すべく、エネルギーを放出する。これにより、コイルＬ１の他端から、電流が低圧バッテリ２２又は負荷２３へ流れ、ＦＥＴ１２を介してコイルＬ１の他端に戻る。コイルＬ１に流れる電流は、エネルギーの放出と共に徐々に低下し、コイルＬ１は、ＦＥＴ１１側の一端における電位を基準として、コンデンサＣ２側の他端における電位を上げる。これにより、コイルＬ１の他端及びＦＥＴ１２のソース間にゼロボルトよりも高く、更に、第１電圧よりも低い一定の第２電圧が印加される。
【００４１】
コンデンサＣ２は、コイルＬ１の他端及びＦＥＴ１２のソース間から出力される電圧を平滑化し、平滑化した電圧を低圧バッテリ２２及び負荷２３夫々に印加する。以上のように、コイルＬ１の他端及びＦＥＴ１２のソース間には、オルタネータ２０又は高圧バッテリ２１の出力電圧よりも低い第１電圧と、第１電圧よりも低い第２電圧とが交互に印加されるため、コンデンサＣ２が平滑化した電圧は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧よりも低い。
【００４２】
従って、降圧装置１では、ＦＥＴ１１，１２の相補的なオン／オフを繰り返すことによって、オルタネータ２０又は高圧バッテリ２１がＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加した電圧を降圧する。降圧装置１では、降圧した電圧を、ＦＥＴ１２のソース及びコイルＬ１の他端間から出力し、低圧バッテリ２２及び負荷２３に印加する。
以下では、コイルＬ１の他端及びＦＥＴ１２のソース間から出力して、印加対象である低圧バッテリ２２及び負荷２３に印加する電圧を「対象電圧」と記載する。
【００４３】
ＦＥＴ１１，１２の相補的なオン／オフの繰り返しによって降圧された電圧の高低は、ＦＥＴ１１において繰り返されるオン／オフのデューティ、即ち、１周期中にＦＥＴ１１がオンである割合に依存する。ＦＥＴ１１，１２は相補的にオン／オフされるので、ＦＥＴ１２において繰り返されるオン／オフのデューティは、１００％から、ＦＥＴ１１において繰り返されるオン／オフのデューティ（単位：％）を引いた値となる。
【００４４】
ＦＥＴ１１において繰り返されるオン／オフのデューティが高い場合、第１電圧が出力されている期間が長く、第２電圧が出力される期間が短いため、対象電圧、即ち、ＦＥＴ１１，１２の相補的なオン／オフの繰り返しによって降圧された電圧は高い。一方で、ＦＥＴ１１において繰り返されるオン／オフのデューティが低い場合、第１電圧が出力されている期間が短く、第２電圧が出力されている期間が長いため、対象電圧、即ち、ＦＥＴ１１，１２の相補的なオン／オフの繰り返しによって降圧された電圧は低い。
【００４５】
抵抗Ｒ２，Ｒ３は、対象電圧を分圧し、分圧した電圧を出力調整回路１３及び溶断回路１４に出力する。以上のように、抵抗Ｒ２，Ｒ３は、分圧することによって、対象電圧を検出し、電圧検出回路として機能する。
【００４６】
出力調整回路１３は、ハイレベル及びローレベルの電圧からなる第１ＰＷＭ（Pulse Width Modulation）信号をＦＥＴ１１のゲートに出力し、第１ＰＷＭ信号においてハイレベル及びローレベルの電圧を反転した第２ＰＷＭ信号を溶断回路１４に出力する。従って、第２ＰＷＭ信号のデューティ、即ち、１周期間中にハイレベルの電圧が出力される期間の割合は、１００％から第１ＰＷＭ信号のデューティ（単位：％）を引いた値である。
【００４７】
溶断回路１４はハイレベル及びローレベルの電圧をＦＥＴ１２のゲートに印加する。溶断回路１４は、抵抗Ｒ２，Ｒ３が分圧した電圧が所定の電圧未満である場合、即ち、対象電圧が所定の基準電圧、例えば１６ボルト未満である場合、出力調整回路１３が出力した第２ＰＷＭ信号をそのままＦＥＴ１２のゲートに出力する。
【００４８】
第１ＰＷＭ信号を出力することによって、出力調整回路１３がＦＥＴ１１のゲートにハイレベルの電圧を印加した場合、ＦＥＴ１１のゲートに一定の電圧以上の電圧が印加されてＦＥＴ１１はオンとなる。出力調整回路１３が同様にしてＦＥＴ１１のゲートにローレベルの電圧を印加した場合、ＦＥＴ１１のゲートに印加されている電圧が一定の電圧未満であるのでＦＥＴ１１はオフとなる。また、溶断回路１４がＦＥＴ１２のゲートにハイレベルの電圧を印加した場合、ＦＥＴ１２のゲートに一定の電圧以上の電圧が印加されてＦＥＴ１２はオンとなり、溶断回路１４がＦＥＴ１２のゲートにローレベルの電圧を印加した場合、ＦＥＴ１２のゲートに印加されている電圧が一定の電圧未満となるのでＦＥＴ１２はオフとなる。
【００４９】
出力調整回路１３は、抵抗Ｒ２，Ｒ３が分圧した電圧、即ち、対象電圧の高低に応じて、第１ＰＷＭ信号のデューティを小大に調整し、第２ＰＷＭ信号のデューティを大小に調整する。
【００５０】
従って、溶断回路１４が出力調整回路１３から入力された第２ＰＷＭ信号をそのままＦＥＴ１２のゲートに出力している場合において、出力調整回路１３は、対象電圧の高低に応じて、ＦＥＴ１１において繰り返すオン／オフのデューティを小大に調整し、ＦＥＴ１２において繰り返すオン／オフのデューティを大小に調整する。これにより、対象電圧が高い場合に対象電圧を低下させ、対象電圧が低い場合に対象電圧を上昇させるので、対象電圧、即ち、ＦＥＴ１１，１２の相補的なオン／オフの繰り返しによって降圧された電圧は一定の電圧、例えば１４ボルトに維持され、印加対象である低圧バッテリ２２及び負荷２３に安定した電圧が印加される。出力調整回路１３は調整手段として機能する。
【００５１】
抵抗Ｒ１の両端間の電圧は、オームの法則により、ヒューズ１０からＦＥＴ１１へ流れる電流の大きさに比例する。抵抗Ｒ１は、ヒューズ１０からＦＥＴ１１へ流れる電流を検出するためのシャント抵抗であり、電流検出回路として機能する。
【００５２】
ＦＥＴ１１がオン／オフ機能を失って短絡した場合、オルタネータ２０又は高圧バッテリ２１の出力電圧が、降圧されずに、ヒューズ１０及びＦＥＴ１１を介してコイルＬ１の一端に印加される。このため、対象電圧は、オルタネータ２０又は高圧バッテリ２１の出力電圧を上限として増加する。そして、対象電圧の増加と共に、抵抗Ｒ１を流れる電流も増加する。
【００５３】
溶断回路１４は、抵抗Ｒ２，Ｒ３が分圧した電圧が一定の電圧以上となり、かつ、抵抗Ｒ１の両端間の電圧が一定の電圧以上となった場合にＦＥＴ１１の短絡を検出する。言い換えると、溶断回路１４は、分圧することによって抵抗Ｒ２，Ｒ３が検出した対象電圧が基準電圧以上となり、かつ、抵抗Ｒ１が検出した電流が基準電流以上となった場合にＦＥＴ１１の短絡を検出する。基準電圧は、ＦＥＴ１１，１２の相補的なオン／オフの繰り返しによって降圧が行われている場合に低圧バッテリ２２及び負荷２３夫々に印加される対象電圧、例えば１４ボルトを超える電圧であり、基準電流は、降圧が行われている場合に抵抗Ｒ１に流れる電流を超える電流である。
溶断回路１４は短絡検出手段として機能する。
【００５４】
溶断回路１４は、以上のように、抵抗Ｒ２，Ｒ３が検出した電圧と、抵抗Ｒ１が検出した電流とを用いて、ＦＥＴ１１の短絡を確実に検出することができる。
【００５５】
溶断回路１４は、ＦＥＴ１１の短絡を検出した場合、ＦＥＴ１２をオンにする。これにより、オルタネータ２０の一端又は高圧バッテリ２１の正極から、多量の電流が、ヒューズ１０、抵抗Ｒ１、ＦＥＴ１１，１２の順に流れて、オルタネータ２０の他端又は高圧バッテリ２１の負極に戻る。このようにして多量の電流がヒューズ１０に流れ、ヒューズ１０が溶断される。
溶断回路１４はオン手段としても機能する。
【００５６】
ヒューズ１０が溶断された場合、オルタネータ２０の一端又は高圧バッテリ２１の正極から電流が抵抗Ｒ１に流れることはない。このため、抵抗Ｒ１の両端間の電圧、即ち、抵抗Ｒ１が検出する電流は、ゼロアンペアとなり、基準電流未満となる。
【００５７】
溶断回路１４は、ＦＥＴ１２をオンにした後、抵抗Ｒ１が検出した電流が基準電流未満となった場合にヒューズ１０の溶断を検出する。溶断回路１４は、このように、抵抗Ｒ１が検出した電流を用いて、ヒューズ１０の溶断を確実に検出することができる。溶断回路１４は、ヒューズ１０の溶断を検出した場合、ＦＥＴ１２をオンからオフにする。溶断回路１４は、溶断検出手段及びオフ手段としても機能する。
【００５８】
以上のように構成された降圧装置１では、ＦＥＴ１１がオン／オフ機能を失って短絡した場合に、ＦＥＴ１２をオンにすることによってヒューズ１０に多量の電流を流してヒューズ１０を溶断する。これにより、過電流からの保護が行われる。そして、溶断回路１４は、ヒューズ１０の溶断を検出した場合にＦＥＴ１２をオンからオフに切替えるため、低圧バッテリ２２の正極から、電流がコイルＬ１及びＦＥＴ１２を介して流れ続けることはない。このため、降圧した電圧を、電源である低圧バッテリ２２と負荷２３とに印加する降圧装置１では、過電流からの保護を行ったときに、電力消費による低圧バッテリ２２の出力電圧の低下を防止することができ、更に、構成部材であるＦＥＴ１２の過熱又は故障を防止することができる。
更には、溶断回路１４に多量の電流が流れることはないので、溶断回路１４を小型部品で構成することができ、溶断回路１４の製造費用は安価である。従って、溶断回路１４を備える降圧装置１及び電源システム１００も小型で安価である。
【００５９】
以下では、出力調整回路１３及び溶断回路１４夫々の詳細な構成及び作用について説明する。図２は出力調整回路１３の要部構成を示す回路図である。出力調整回路１３は、差動増幅器３１、コンパレータ３２、三角波発生部３３、生成部３４及び出力部３５を有する。差動増幅器３１及びコンパレータ３２夫々は、プラス端子、マイナス端子及び出力端子を有する。
【００６０】
差動増幅器３１について、プラス端子に所定の参照電圧Ｖｒｅｆが印加されており、マイナス端子には、抵抗Ｒ２，Ｒ３の接続ノードが接続されており、出力端子はコンパレータ３２のプラス端子に接続されている。コンパレータ３２について、マイナス端子には三角波発生部３３が接続されており、出力端子には生成部３４が接続されている。生成部３４は更に出力部３５に接続されている。出力部３５は、生成部３４の他に、ＦＥＴ１１のゲート及び溶断回路１４に接続されている。
【００６１】
図３は出力調整回路１３の動作を説明するためのタイミングチャートである。図３には、三角波発生部３３及びコンパレータ３２夫々の出力の推移が示されている。まず、差動増幅器３１のマイナス端子には、抵抗Ｒ１，Ｒ２によって分圧された電圧が印加されている。差動増幅器３１は、抵抗Ｒ１，Ｒ２によって分圧された電圧が高い場合、出力端子からコンパレータ３２のプラス端子に低い閾値電圧Ｖｔｈを印加し、抵抗Ｒ１，Ｒ２によって分圧された電圧が低い場合、出力端子からコンパレータ３２のプラス端子に高い閾値電圧Ｖｔｈを印加する。
【００６２】
差動増幅器３１は、抵抗Ｒ１，Ｒ２によって分圧された電圧がプラス端子に印加してある参照電圧Ｖｒｅｆよりも低ければ低い程、高い閾値電圧Ｖｔｈを出力端子から出力する。また、差動増幅器３１は、抵抗Ｒ１，Ｒ２によって分圧された電圧がプラス端子に印加してある参照電圧Ｖｒｅｆよりも高ければ高い程、低い閾値電圧Ｖｔｈを出力端子から出力する。
以上のように、差動増幅器３１は、抵抗Ｒ１，Ｒ２によって分圧された電圧、即ち、対象電圧の高低に応じて、低高となる閾値電圧Ｖｔｈを出力する。
【００６３】
三角波発生部３３は、図３に示すように、緩やかな電圧の上昇と急激な電圧の降下とを一定の周期で繰り返す三角波を発生し、発生した三角波をコンパレータ３２のマイナス端子に出力する。
【００６４】
コンパレータ３２は、図３に示すように、差動増幅器３１によってプラス端子に印加された閾値電圧Ｖｔｈが、三角波発生部３３によって発生された三角波よりも高い期間、ハイレベルの電圧を生成部３４に出力する。同様に、コンパレータ３２は、プラス端子に印加された閾値電圧Ｖｔｈが、三角波発生部３３によって発生された三角波よりも低い期間、ローレベルの電圧を生成部３４に出力する。
図３では、ハイレベルの電圧を「Ｈ」で示し、ローレベルの電圧を「Ｌ」で示している。
【００６５】
三角波発生部３３は、前述したように一定の周期で同様の波形が繰り返される三角波を発生しているので、コンパレータ３２は、所定の周期でハイレベル及びローレベルの電圧の出力が繰り返されるＰＷＭ信号を生成部３４に出力している。
【００６６】
コンパレータ３２が出力端子から出力するＰＷＭ信号のデューティは、閾値電圧Ｖｔｈが高い程を大きく、閾値電圧Ｖｔｈが低い程小さい。言い換えると、コンパレータ３２が出力するＰＷＭ信号のデューティは、抵抗Ｒ２，Ｒ３が分圧した電圧、即ち、対象電圧の高低に応じて小大に調整される。
【００６７】
生成部３４は、コンパレータ３２が出力端子から出力したＰＷＭ信号を、第１ＰＷＭ信号として、出力部３５に出力する。更に、生成部３４は、第１ＰＷＭ信号においてハイレベル及びローレベルの電圧を反転した第２ＰＷＭ信号を生成し、生成した第２ＰＷＭ信号を出力部３５に出力する。
【００６８】
出力部３５は、生成部３４から入力された第１ＰＷＭ信号をＦＥＴ１１のゲートに出力し、生成部３４が入力された第２ＰＷＭ信号を溶断回路１４に出力する。溶断回路１４は、前述したように、ＦＥＴ１１の短絡を検出していない場合、出力部３５が出力した第２ＰＷＭ信号をそのままＦＥＴ１２のゲートに出力する。
出力部３５は、ＦＥＴ１１，１２が共にオンになる期間がないように、第１ＰＷＭ信号及び第２ＰＷＭ信号を出力するタイミングを調整している。
【００６９】
コンパレータ３２が出力するＰＷＭ信号のデューティは、前述したように、抵抗Ｒ２，Ｒ３が分圧した電圧、即ち、対象電圧の高低に応じて小大に調整される。従って、出力部３５は、対象電圧の高低に応じて小大に調整された第１ＰＷＭ信号と、対象電圧の高低に応じて大小に調整された第２ＰＷＭ信号とを出力する。
【００７０】
以上のように構成された出力調整回路１３では、抵抗Ｒ２，Ｒ３が分圧した電圧が参照電圧Ｖｒｅｆとなるように対象電圧が調整される。従って、抵抗Ｒ２，Ｒ３夫々の抵抗値をｒ２，ｒ３とすると、低圧バッテリ２２及び負荷２３に印加される対象電圧は、参照電圧Ｖｒｅｆを（ｒ２＋ｒ３）／ｒ３倍した一定の電圧に調整される。
【００７１】
図４は溶断回路１４の要部構成を示す回路図である。溶断回路１４は、コンパレータ４１，４２、ラッチ回路４３、差動増幅器４４、ＯＲ回路４５、ＡＮＤ回路４６，４７、反転器４８及び抵抗Ｒ４，Ｒ５，・・・，Ｒ１３を有する。コンパレータ４１，４２及び差動増幅器４４夫々は、プラス端子、マイナス端子及び出力端子を有する。また、ＯＲ回路４５及びＡＮＤ回路４６，４７夫々は２つの入力端子と１つの出力端子とを有する。
【００７２】
抵抗Ｒ４の一端は、抵抗Ｒ２，Ｒ３の接続ノードに接続してあり、抵抗Ｒ４の他端は、抵抗Ｒ５の一端と、コンパレータ４１のマイナス端子とに接続している。抵抗Ｒ５の他端は接地している。コンパレータ４１のプラス端子は抵抗Ｒ６，Ｒ７夫々の一端に接続しており、抵抗Ｒ６の他端には所定の電圧Ｖｃｃが印加されている。抵抗Ｒ７の他端は接地されている。コンパレータ４１の出力端子は、抵抗Ｒ８，Ｒ９夫々の一端に接続しており、抵抗Ｒ８の他端には電圧Ｖｃｃが印加されている。抵抗Ｒ９の他端はラッチ回路４３に接続されている。
【００７３】
差動増幅器４４のプラス端は、抵抗Ｒ１の一端、即ち、抵抗Ｒ１におけるヒューズ１０側の一端に接続しており、差動増幅器４４のマイナス端子は、抵抗Ｒ１の他端、即ち、抵抗Ｒ１におけるＦＥＴ１１側の一端に接続してある。差動増幅器４４の出力端子は抵抗Ｒ１０の一端に接続しており、抵抗Ｒ１０の他端は、抵抗Ｒ１１の一端と、コンパレータ４２のマイナス端子とに接続されている。抵抗Ｒ１１の他端は接地されている。コンパレータ４２のプラス端子は、抵抗Ｒ１２，Ｒ１３夫々の一端に接続しており、抵抗Ｒ１２の他端には電圧Ｖｃｃが印加されている。抵抗Ｒ１３の他端は接地されている。
【００７４】
ラッチ回路４３は、更に、ＯＲ回路４５及びＡＮＤ回路４６夫々の一方の入力端子に接続している。ＯＲ回路４５の他方の入力端子は、出力調整回路１３の出力部３５に接続されている。ＯＲ回路４５の出力端子はＡＮＤ回路４７の一方の入力端子に接続されている。
【００７５】
コンパレータ４２の出力端子は、ＡＮＤ回路４６の他方の入力端子に接続されている。ＡＮＤ回路４６の出力端子は、反転器４８の入力端子に接続され、反転器４８の出力端子はＡＮＤ回路４７の他方の入力端子に接続されている。ＡＮＤ回路４７の出力端子はＦＥＴ１２のゲートに接続されている。
【００７６】
抵抗Ｒ４，Ｒ５は、抵抗Ｒ２，Ｒ３が分圧した電圧を更に分圧する。抵抗Ｒ４，Ｒ５が分圧した電圧はコンパレータ４１のマイナス端子に印加される。抵抗Ｒ６，Ｒ７は所定の電圧Ｖｃｃを分圧し、分圧した電圧をコンパレータ４１のプラス端子に印加する。コンパレータ４１は、抵抗Ｒ４，Ｒ５が分圧した電圧が抵抗Ｒ６，Ｒ７が分圧した電圧未満である場合、抵抗Ｒ８，Ｒ９の接続ノードの電位を接地電位から独立させる。これにより、ラッチ回路４３には、電圧Ｖｃｃが抵抗Ｒ８，Ｒ９を介してラッチ回路４３に印加され、ハイレベルの電圧が印加される。
【００７７】
コンパレータ４１は、抵抗Ｒ４，Ｒ５が分圧した電圧が抵抗Ｒ６，Ｒ７が分圧した電圧以上である場合、抵抗Ｒ８，Ｒ９の接続ノードを接地させる。これにより、ラッチ回路４３には、ゼロボルトの電圧が印加され、ローレベルの電圧が印加される。
【００７８】
従って、コンパレータ４１は、抵抗Ｒ４，Ｒ５が分圧した電圧が抵抗Ｒ６，Ｒ７が分圧した電圧未満である場合、即ち、対象電圧が基準電圧未満である場合、ラッチ回路４３にハイレベルの電圧を印加する。そして、コンパレータ４１は、抵抗Ｒ４，Ｒ５が分圧した電圧が抵抗Ｒ６，Ｒ７が分圧した電圧以上である場合、即ち、対象電圧が基準電圧以上である場合、ラッチ回路４３にローレベルの電圧を印加する。ここで、抵抗Ｒ２，Ｒ３，・・・，Ｒ７夫々の抵抗値をｒ２，ｒ３，・・・，ｒ７とした場合、基準電圧は、電圧Ｖｃｃを（（ｒ２＋ｒ３）×（ｒ４＋ｒ５）＋ｒ２×ｒ３）×ｒ７／（ｒ３×ｒ５×（ｒ６＋ｒ７））倍することによって得られる電圧である。
【００７９】
ラッチ回路４３は、起動された直後、ローレベルの電圧をＯＲ回路４５及びＡＮＤ回路４６夫々の一方の入力端子に出力している。そして、ラッチ回路４３は、コンパレータ４１によって印加されている電圧がハイレベルの電圧からローレベルの電圧に切替わった場合、ハイレベルの電圧をＯＲ回路４５及びＡＮＤ回路４６夫々の一方の入力端子に出力する。ラッチ回路４３は、コンパレータ４１によって印加されている電圧がハイレベルの電圧からローレベルの電圧に切替わった後、コンパレータ４１によって印加されている電圧に無関係にハイレベルの電圧をＯＲ回路４５及びＡＮＤ回路４６夫々の一方の入力端子に出力し続ける。
【００８０】
差動増幅器４４は、抵抗Ｒ１の両端間の電圧を増幅し、増幅した電圧を出力端子から抵抗Ｒ１０の一端に印加する。抵抗Ｒ１０，Ｒ１１は、差動増幅器４４が増幅した電圧を分圧し、分圧した電圧をコンパレータ４２のマイナス端子に印加する。抵抗Ｒ１２，Ｒ１３は電圧Ｖｃｃを分圧し、分圧した電圧をコンパレータ４２のプラス端子に印加する。
【００８１】
コンパレータ４２は、抵抗Ｒ１０，Ｒ１１が分圧した電圧が抵抗Ｒ１２，Ｒ１３が分圧した電圧未満である場合、出力端子からＡＮＤ回路４６の他方の入力端子にハイレベルの電圧を出力する。コンパレータ４２は、抵抗Ｒ１０，Ｒ１１が分圧した電圧が抵抗Ｒ１２，Ｒ１３が分圧した電圧以上である場合、出力端子からＡＮＤ回路４６の他方の入力端子にローレベルの電圧を出力する。
【００８２】
従って、コンパレータ４２は、抵抗Ｒ１０，Ｒ１１が分圧した電圧が抵抗Ｒ１２，Ｒ１３が分圧した電圧未満である場合、即ち、抵抗Ｒ１に流れる電流が基準電流未満である場合、ＡＮＤ回路４６の他方の入力端子にハイレベルの電圧を出力する。
【００８３】
そして、コンパレータ４２は、抵抗Ｒ１０，Ｒ１１が分圧した電圧が抵抗Ｒ１２，Ｒ１３が分圧した電圧以上である場合、即ち、抵抗Ｒ１に流れる電流が基準電流以上である場合、ＡＮＤ回路４６の他方の入力端子にローレベルの電圧を出力する。ここで、抵抗Ｒ１，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３夫々の抵抗値をｒ１，ｒ１０，ｒ１１，ｒ１２，ｒ１３とし、差動増幅器４４の増幅率をＡとした場合、基準電流は、電圧Ｖｃｃを（ｒ１０＋ｒ１１）×ｒ１３／（Ａ×ｒ１×ｒ１１×（ｒ１２＋ｒ１３））倍することによって得られる電流である。
【００８４】
ＯＲ回路４５は、一方の入力端子にラッチ回路４３からローレベルの電圧が入力されている場合、出力調整回路１３の出力部３５から他方の入力端子に入力されている第２ＰＷＭ信号を、出力端子からそのまま出力する。ＯＲ回路４５は、一方の入力端子にラッチ回路４３からハイレベルの電圧が入力されている場合、他方の入力端子に入力されている電圧とは無関係にハイレベルの電圧を出力する。
【００８５】
ＡＮＤ回路４６は、ラッチ回路４３から一方の入力端子に入力されている電圧と、コンパレータ４２から他方の入力端子に入力されている電圧との中で、少なくとも１つの電圧がローレベルの電圧である場合、出力端子からローレベルの電圧を反転器４８の入力端子へ出力する。また、ＡＮＤ回路４６は、ラッチ回路４３から一方の入力端子に入力されている電圧と、コンパレータ４２から他方の入力端子に入力されている電圧とが共にハイレベルの電圧である場合、出力端子からハイレベルの電圧を反転器４８の入力端子へ出力する。
【００８６】
反転器４８は、ＡＮＤ回路４６から入力端子にハイレベルの電圧が入力された場合に出力端子からＡＮＤ回路４７の一方の入力端子にローレベルの電圧を出力する。また、反転器４８は、ＡＮＤ回路４６から入力端子にローレベルの電圧が入力された場合に出力端子からＡＮＤ回路４７の一方の入力端子にハイレベルの電圧を出力する。
【００８７】
従って、反転器４８は、ラッチ回路４３及びコンパレータ４２夫々が出力した電圧の中で少なくとも１つの電圧がローレベルの電圧である場合にハイレベルの電圧を出力し、ラッチ回路４３及びコンパレータ４２夫々が出力した電圧が共にハイレベルの電圧である場合にローレベルの電圧を出力する。
【００８８】
ＡＮＤ回路４７は、反転器４８から他方の入力端子に入力された電圧がハイレベルの電圧である場合、ＯＲ回路４５から一方の入力端子に入力された電圧を、出力端子からそのままＦＥＴ１２のゲートに印加する。また、ＡＮＤ回路４７は、反転器４８から他方の入力端子に入力された電圧がローレベルの電圧である場合、ＯＲ回路４５から一方の入力端子に入力されている電圧に無関係に、出力端子からローレベルの電圧をＦＥＴ１２のゲートに印加する。
【００８９】
図５は溶断回路１４の動作を説明するためのタイミングチャートである。図５には、ラッチ回路４３、コンパレータ４２、ＯＲ回路４５、反転器４８及びＡＮＤ回路４７夫々の出力の推移が示されている。図５においても、図４と同様に、ハイレベルの電圧を「Ｈ」で示し、ローレベルの電圧を「Ｌ」で示している。
【００９０】
ＦＥＴ１１，１２夫々が正常にオン／オフされている間、対象電圧は基準電圧未満であるため、コンパレータ４１はラッチ回路４３にハイレベルの電圧を印加しており、ラッチ回路４３は、ローレベルの電圧をＯＲ回路４５及びＡＮＤ回路４６夫々の一方の入力端子に出力している。
また、ＦＥＴ１１，１２夫々が正常にオン／オフされている間、ヒューズ１０からＦＥＴ１１へ流れる電流は基準電流未満であるため、コンパレータ４２は、ハイレベルの電圧をＡＮＤ回路４６の他方の入力端子に出力している。
【００９１】
従って、ＯＲ回路４５は、一方の入力端子にラッチ回路４３からローレベルの電圧が入力されているので、出力調整回路１３の出力部３５から他方の入力端子に入力された第２ＰＷＭ信号をそのままＡＮＤ回路４７の一方の入力端子に出力する。また、ＡＮＤ回路４６の一方及び他方夫々の入力端子には、ローレベルの電圧及びハイレベルの電圧が入力されているため、反転器４８はハイレベルの電圧をＡＮＤ回路４７の他方の入力端子に出力する。
【００９２】
ＡＮＤ回路４７は、他方の入力端子に反転器４８からハイレベルの電圧が入力されているので、ＯＲ回路４５から一方の入力端子に入力されている第２ＰＷＭ信号をそのままＦＥＴ１２のゲートに出力する。
以上のように、ＦＥＴ１１，１２が正常にオン／オフされている場合、出力調整回路１３の出力部３５が出力した第２ＰＷＭ信号がそのままＦＥＴ１２のゲートに出力され、降圧装置１では降圧が行われる。
【００９３】
次に、ＦＥＴ１１がオン／オフ機能を失って短絡した場合、前述したように、対象電圧が基準電圧以上となり、かつ、抵抗Ｒ１に流れる電流が基準電流以上となってＦＥＴ１１の短絡が検出される。このとき、対象電圧は基準電圧以上となるので、コンパレータ４１はラッチ回路４３にローレベルの電圧を印加し、ラッチ回路４３に印加している電圧をハイレベルの電圧からローレベルの電圧に切替える。これにより、ラッチ回路４３は、ハイレベルの電圧を、ＯＲ回路４５及びＡＮＤ回路４６夫々の一方の入力端子に出力する。
【００９４】
また、抵抗Ｒ１に流れる電流が基準電流以上となるので、コンパレータ４２は、ローレベルの電圧を、ＡＮＤ回路４６の他方の入力端子に出力する。
【００９５】
従って、ＯＲ回路４５は、一方の入力端子にラッチ回路４３からハイレベルの電圧が入力されているため、出力調整回路１３の出力部３５から他方の入力端子に入力されている電圧に無関係に、ハイレベルの電圧をＡＮＤ回路４７の一方の入力端子に出力する。
【００９６】
また、ＡＮＤ回路４６の一方及び他方の入力端子には、ハイレベルの電圧及びローレベルの電圧が入力されているため、反転器４８はハイレベルの電圧をＡＮＤ回路４７の他方の入力端子に出力する。従って、ＡＮＤ回路４７は、他方の入力端子に反転器４８からハイレベルの電圧が入力されているので、ＯＲ回路４５から一方の入力端子に入力されているハイレベルの電圧をそのままＦＥＴ１２のゲートに印加する。
これにより、ＦＥＴ１１の短絡が検出された場合、ＦＥＴ１２をオンにし、ヒューズ１０に多量の電流を流してヒューズ１０を溶断する。
【００９７】
次に、ＦＥＴ１２をオンにした後にヒューズ１０が溶断した場合、前述したように、抵抗Ｒ１に流れる電流が基準電流未満となってヒューズ１０の溶断が検出される。このとき、抵抗Ｒ１に流れる電流が基準電流未満となるので、コンパレータ４２は、ハイレベルの電圧を、ＡＮＤ回路４６の他方の入力端子に出力する。
【００９８】
ヒューズ１０が溶断した場合、対象電圧が基準電圧未満となって、コンパレータ４１は、ラッチ回路４３に印加している電圧をローレベルの電圧からハイレベルの電圧に切り替えるが、ラッチ回路４３は、前述したように、コンパレータ４１によって印加される電圧に無関係にハイレベルの電圧をＯＲ回路４５及びＡＮＤ回路４６夫々の一方の入力端子に出力し続ける。
【００９９】
従って、ＯＲ回路４５は、一方の入力端子にラッチ回路４３からハイレベルの電圧が入力されているため、ハイレベルの電圧をＡＮＤ回路４７の一方の入力端子に出力する。
【０１００】
また、ＡＮＤ回路４６の２つの入力端子には、ハイレベルの電圧が入力されているため、反転器４８はローレベルの電圧をＡＮＤ回路４７の他方の入力端子に出力する。従って、ＡＮＤ回路４７は、ＯＲ回路４５から一方の入力端子に入力されている電圧に無関係に、ローレベルの電圧をＦＥＴ１２のゲートに印加する。
【０１０１】
このように、ヒューズ１０の溶断が検出された場合、ＦＥＴ１２をオフにし、低圧バッテリ２２の正極から、電流がコイルＬ１及びＦＥＴ１２を介して流れ続けることはない。このため、過電流からの保護が行われた場合において、電力消費による低圧バッテリ２２の出力電圧の低下が防止され、かつ、ＦＥＴ１２の過熱又は故障が防止される。
以上のように構成された溶断回路１４は、ＦＥＴ１１がオン／オフ機能を失って短絡した場合にＦＥＴ１２をオンにしてヒューズ１０を溶断し、ヒューズ１０が溶断した後、ＦＥＴ１２をオフにする。
【０１０２】
なお、溶断回路１４において、ＦＥＴ１１の短絡を検出する構成は、対象電圧が基準電圧以上となり、かつ、抵抗Ｒ１が検出した電流が基準電流以上となった場合にＦＥＴ１１の短絡を検出する構成に限定されない。ＦＥＴ１１の短絡を検出する構成は、対象電圧が基準電圧以上となった場合にＦＥＴ１１の短絡を検出する構成、又は、抵抗Ｒ１が検出した電流が基準電流以上となった場合にＦＥＴ１１の短絡を検出する構成であってもよい。
【０１０３】
また、ヒューズ１０の溶断を検出する構成は、抵抗Ｒ１が検出した電流に基づいて検出する構成に限定されず、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧、対象電圧、又は、コイルＬ１の他端から低圧バッテリ２２及び負荷２３へ流れる電流に基づいて検出する構成であってもよい。例えば、ヒューズ１０が溶断した場合、低圧バッテリ２２からコイルＬ１に向けて電流が流れ、電流が流れる方向は、降圧が行われている場合にコイルＬ１から低圧バッテリ２２に向けて流れる電流の方向とは逆である。従って、ヒューズ１０の溶断を検出する構成を、コイルＬ１と、低圧バッテリ２２との間に流れる電流の方向に基づいてヒューズ１０の溶断を検出する構成であってもよい。
【０１０４】
また、出力調整回路１３の出力部３５が出力する第１ＰＷＭ信号（又は第２ＰＷＭ信号）のデューティは、対象電圧の高低に応じて小大（又は大小）に調整されなくてもよい。第１ＰＷＭ信号（又は第２ＰＷＭ信号）のデューティを、コイルＬ１の他端から低圧バッテリ２２及び負荷２３へ流れ出る電流の高低に応じて小大（又は大小）に調整してもよい。この場合、低圧バッテリ２２及び負荷２３に一定の電流が流れる。
また、ＦＥＴ１１，１２夫々は、スイッチとして機能すればよいので、Ｎチャネル型のＦＥＴに限定されず、Ｐチャネル型のＦＥＴであってもよいし、バイポーラトランジスタであってもよい。
【０１０５】
開示された実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【０１０６】
１  降圧装置
１０  ヒューズ
１１，１２  ＦＥＴ（スイッチ）
１３  出力調整回路（調整手段）
１４  溶断回路（短絡検出手段、オン手段、溶断検出手段、オフ手段）
２２  低圧バッテリ（電源）
１００  電源システム
Ｌ１  コイル
Ｒ１  抵抗（電流検出回路）
Ｒ２，Ｒ３  抵抗（電圧検出回路）
【図１】
2015073363.tif 000003
【図２】
2015073363.tif 000004
【図３】
2015073363.tif 000005
【図４】
2015073363.tif 000006
【図５】
2015073363.tif 000007