(57)【要約】【課題】中心周波数の補正が可能であるとともに出力周波数の高速変化が可能であり、出力周波数の可変範囲の拡張も容易な発振回路及び発振器等を提供すること。【解決手段】発振回路２は、制御電圧ＶＣに基づき容量値が制御される可変容量素子を有する可変容量回路１２，１３を備え、振動子３を発振させて発振信号を生成する電圧制御発振回路１０と、電圧制御発振回路１０が生成する発振信号が入力され、制御入力データ（整数分周比Ｎ及び分数分周比Ｆ／Ｍ）を基に発振周波数が制御される電圧制御発振器２４を有するフラクショナルＮ−ＰＬＬ回路２０と、を含む。【選択図】図１
2015128220.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に基づき容量値が制御される可変容量素子を有する可変容量回路を備え、振動子を発振させて発振信号を生成する電圧制御発振回路と、
前記発振信号が入力され、制御入力データを基に発振周波数が制御される発振部を有するＰＬＬ回路と、を含む、発振回路。
【請求項２】
前記ＰＬＬ回路は、フラクショナルＮ−ＰＬＬ回路である、請求項１に記載の発振回路。
【請求項３】
前記発振信号は、前記発振回路に供給される電源電圧よりも小さい振幅の信号である、請求項１又は２に記載の発振回路。
【請求項４】
前記電圧制御発振回路と前記ＰＬＬ回路が有する前記発振部とは、互いに異なる電源から電源電圧が供給される、請求項１乃至３のいずれか一項に記載の発振回路。
【請求項５】
請求項１乃至４のいずれか一項に記載の発振回路と、振動子と、を備えた、発振器。
【請求項６】
請求項１乃至４のいずれか一項に記載の発振回路を含む、電子機器。
【請求項７】
請求項１乃至４のいずれか一項に記載の発振回路を含む、移動体。
【請求項８】
振動子と、入力電圧に基づき容量値が制御される可変容量素子を有する可変容量回路を備え、前記振動子を発振させて発振信号を生成する電圧制御発振回路と、前記発振信号が入力され、制御入力データを基に発振周波数が制御される発振部を有するＰＬＬ回路と、を備えた発振器の周波数調整方法であって、
前記ＰＬＬ回路の設定を変えることで前記発振信号の周波数を調整するステップと、
前記ＰＬＬ回路の前記設定を変えずに前記入力電圧を変えることで前記可変容量素子の容量値を変化させ、前記発振信号の周波数を調整するステップと、を含む、発振器の周波数調整方法。
【請求項９】
請求項８記載の発振器の周波数調整方法において、前記ＰＬＬ回路の前記設定は、整数分周比及び分数分周比の設定である発振器の周波数調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路、発振器、電子機器、移動体及び発振器の周波数調整方法に関する。
【背景技術】
【０００２】
外部端子から出力周波数を所望の範囲で変化させることができる発振器は、光通信等の分野でまずます需要が高まっている。この種の発振器としては、外部端子に印加する制御電圧に応じて発振回路の負荷容量の容量値が変化することで出力周波数が変化するアナログ型の電圧制御発振器（例えば、電圧制御水晶発振器（ＶＣＸＯ：Voltage Controlled Crystal Oscillator））や、ＳＰＸＯ（Simple Packaged Crystal Oscillator）の後段にフラクショナルＮ−ＰＬＬ回路を接続し、外部端子からフラクショナルＮ−ＰＬＬ回路の設定を変えることで出力周波数が変化するデジタル型の発振器等が知られている。
【０００３】
アナログ型の発振器は、例えば、特許文献１に開示されている。特許文献１に記載の発振器では、容量値が電圧制御される可変容量素子とコンデンサーとの直列回路を複数設けてこれらを互いに並列に接続し、水晶振動子の負荷容量回路として用いることで出力周波数が可変に制御される。
【０００４】
また、デジタル型の発振器は、例えば、特許文献２に開示されている。特許文献２に記載の発振器では、アナログ−デジタル変換器（ＡＤＣ）により制御電圧ＶＣをデジタル値に変換し、このデジタル値に応じてフラクショナルＮ−ＰＬＬ回路の分周比を制御することで、出力周波数が可変に制御される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−６４９１５号公報
【特許文献２】特表２００６−５２６９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の発振器では、中心周波数（制御電圧が可変範囲の中心電圧の時の出力周波数）を変更する場合には水晶振動子を変更する必要がある、中心周波数を設定データの変更のような電気的な補正ができない、出力周波数の可変範囲に制限が生じる等の問題がある。
【０００７】
また、特許文献２に記載の発振器では、ＡＤＣの動作速度の限界のため出力周波数を高速に変化させる（変調帯域の上限を高くする）のが難しい、ＡＤＣを高速動作させるとデジタルノイズや消費電流の増加が懸念される。
【０００８】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、中心周波数の補正が電気的に可能であるとともに出力周波数の高速変化が可能であり、出力周波数の可変範囲の拡張も容易な発振回路及び発振器を提供することができる。また、本発明のいくつかの態様によれば、この発振回路又は発振器を用いた信頼性の高い電子機器及び移動体を提供することができる。
【課題を解決するための手段】
【０００９】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態
様または適用例として実現することが可能である。
【００１０】
［適用例１］
本適用例に係る発振回路は、入力電圧に基づき容量値が制御される可変容量素子を有する可変容量回路を備え、振動子を発振させて発振信号を生成する電圧制御発振回路と、前記発振信号が入力され、制御入力データを基に発振周波数が制御される発振部を有するＰＬＬ回路と、を含む。
【００１１】
電圧制御発振回路は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路の一部であってもよい。
【００１２】
本適用例に係る発振回路によれば、電圧制御発振回路の後段に設けられたＰＬＬ回路により電圧制御発振回路が出力する発振信号の周波数を調整することができるので、水晶振動子に物理的な加工を施さずに中心周波数を補正することができる。
【００１３】
また、本適用例に係る発振回路によれば、入力電圧の変化に追従して電圧制御発振回路の発振周波数が変化するので、例えば、ＰＬＬ回路の設定を変えずに入力電圧を高速に変化させれば、出力周波数を高速に変化させることができる。あるいは、ＰＬＬ回路の設定を、デジタルインターフェースを介して変更（ＡＤ変換を行わずに設定を変更）すれば、ＰＬＬ回路が出力する発振信号の周波数を高速に切り替えることができるので、出力周波数を高速に変化させることができる。
【００１４】
上記適用例に係る発振回路において、前記可変容量回路は、前記入力電圧と固定電圧を排他的に選択して前記可変容量素子に印加するスイッチ回路を備えていてもよい。例えば、前記可変容量回路に複数の前記可変容量素子と複数の前記スイッチ回路を設ければ、可変容量素子毎にスイッチ回路が選択する電圧に応じて、可変容量回路の容量値（複数の可変容量素子の合成容量値）の可変幅を容易に変更することができる。これにより、発振回路の出力周波数の可変範囲（周波数可変感度）を容易に変更することができる。また、可変容量素子の数によらず、入力電圧が固定電圧と一致する時の可変容量回路の合成容量値が一定となる、合成容量値の線形性も維持されるので、可変容量素子を増やすことで、発振回路の出力周波数の変化の直線性を確保しながら周波数可変幅を広げることができる。
【００１５】
［適用例２］
上記適用例に係る発振回路において、前記ＰＬＬ回路は、フラクショナルＮ−ＰＬＬ回路であってもよい。
【００１６】
本適用例に係る発振回路によれば、電圧制御発振回路により出力周波数の粗調整を行うとともに、分数逓倍が可能なフラクショナルＮ−ＰＬＬ回路により出力周波数の微調整を行うことができる。あるいは、フラクショナルＮ−ＰＬＬ回路により出力周波数の粗調整を行うとともに、電圧制御発振回路により出力周波数の微調整を行うこともできる。
【００１７】
さらに、本適用例に係る発振回路によれば、フラクショナルＮ−ＰＬＬ回路の設定を変えずに、入力電圧を変化させて電圧制御発振回路の発振周波数を変えることで出力周波数を変化させれば、フラクショナルＮ−ＰＬＬ回路の設定が変わらないので、整数値境界スプリアスが発生する周波数の変動を低減することができる。
【００１８】
［適用例３］
上記適用例に係る発振回路において、前記発振信号は、前記発振回路に供給される電源電圧よりも小さい振幅の信号であってもよい。
【００１９】
本適用例に係る発振回路によれば、電圧制御発振回路が出力する発振信号を小振幅とすることで、電圧制御発振回路とＰＬＬ回路の間での発振信号の送受信に要するエネルギーが小さくなり、ＰＬＬ回路が有する発振部に混入するノイズ量を低減することができる。従って、ＰＬＬ回路の発振部が出力する発振信号の位相ノイズやジッターを低減することができる。
【００２０】
［適用例４］
上記適用例に係る発振回路において、前記電圧制御発振回路と前記ＰＬＬ回路が有する前記発振部とは、互いに異なる電源から電源電圧が供給されてもよい。
【００２１】
本適用例に係る発振回路によれば、電圧制御発振回路の電源とＰＬＬ回路の発振部の電源を分離することで、入力電圧を変化させた時に生じる電圧制御発振回路の電源電圧の変動が、ＰＬＬ回路の発振部の電源電圧に重畳されないので、ＰＬＬ回路の発振部が出力する発振信号へのノイズの重畳を低減することができる。従って、ＰＬＬ回路の発振部が出力する発振信号の位相ノイズやジッターを低減することができる。
【００２２】
［適用例５］
本適用例に係る発振器は、上記のいずれかの発振回路と、振動子と、を有する。
【００２３】
本適用例に係る発振器によれば、上記のいずれかの発振回路を有するので、中心周波数の補正が可能であるとともに出力周波数の高速変化が可能であり、出力周波数の可変範囲の拡張も容易である。
【００２４】
［適用例６］
本適用例に係る電子機器は、上記のいずれかの発振回路を含む。
【００２５】
［適用例７］
本適用例に係る移動体は、上記のいずれかの発振回路を含む。
【００２６】
これらの適用例に係る電子機器及び移動体によれば、中心周波数の補正が可能であるとともに出力周波数の高速変化が可能であり、出力周波数の可変範囲の拡張も容易な発振回路を含むので、高い実用性を実現することができる。
【００２７】
［適用例８］
本適用例に係る発振器の周波数調整方法は、振動子と、入力電圧に基づき容量値が制御される可変容量素子を有する可変容量回路を備え、前記振動子を発振させて発振信号を生成する電圧制御発振回路と、前記発振信号が入力され、制御入力データを基に発振周波数が制御される発振部を有するＰＬＬ回路と、を備えた発振器の周波数調整方法であって、前記ＰＬＬ回路の設定を変えることで前記発振信号の周波数を調整するステップと、前記ＰＬＬ回路の前記設定を変えずに前記入力電圧を変えることで前記可変容量素子の容量値を変化させ、前記発振信号の周波数を調整するステップと、を含む。
【００２８】
本適用例に係る発振器の周波数調整方法によれば、ＰＬＬ回路により電圧制御発振回路が出力する発振信号の周波数を調整することで、中心周波数を補正することができる。さらに、ＰＬＬ回路の設定を変えずに入力電圧を高速に変化させることで、出力周波数を高速に変化させることができる。
【００２９】
また、本適用例に係る発振器の周波数調整方法によれば、ＰＬＬ回路の設定を変えずに、入力電圧を変化させて電圧制御発振回路の発振周波数を変えることで出力周波数を変化させるので、例えば、ＰＬＬ回路としてフラクショナルＮ−ＰＬＬ回路を用いても整数値
境界スプリアスが発生する周波数の変動を低減することができる。
【００３０】
［適用例９］
上記適用例に係る発振器の周波数調整方法において、前記ＰＬＬ回路の前記設定は、整数分周比及び分数分周比の設定であってもよい。
【図面の簡単な説明】
【００３１】
【図１】本実施形態の発振器の構成図。
【図２】電圧制御発振回路の構成例を示す図。
【図３】可変容量回路の構成例を示す図。
【図４】制御電圧ＶＣと可変容量回路の合成容量値の関係を説明する図。
【図５】フラクショナルＮ−ＰＬＬ回路の構成例を示す図。
【図６】発振信号の波形図。
【図７】フラクショナルＮ−ＰＬＬ回路により中心周波数を補正可能であることの説明図。
【図８】フラクショナルＮ−ＰＬＬ回路により周波数可変範囲を拡張可能であることの説明図。
【図９】従来の発振器において出力周波数を変化させた場合に整数値境界スプリアスが発生する周波数が変化することを説明する図。
【図１０】従来構成の発振器において発生する整数値境界スプリアスの一例を示す図。
【図１１】本実施形態の発振器において出力周波数を変化させた場合に整数値境界スプリアスが発生する周波数がほとんど変化しないことを説明する図。
【図１２】本実施形態の発振器において発生する整数値境界スプリアスの一例を示す図。
【図１３】本実施形態の発振器の周波数調整方法のフローチャートの一例を示す図。
【図１４】本実施形態の電子機器の機能ブロック図。
【図１５】本実施形態の電子機器の外観の一例を示す図。
【図１６】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００３２】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３３】
１．発振器
［発振器の構成］
図１は本実施形態の発振器の構成図である。図１に示すように、本実施形態の発振器１は、発振回路２と振動子３とを含む発振器であり、発振回路２と振動子３は不図示のパッケージに収容されている。
【００３４】
本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカットやＳＣカットの水晶振動子が用いられる。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００３５】
発振回路２は、電源端子であるＶｃｃ端子、接地端子であるＧＮＤ端子、差動出力端子
であるＯＵＴ＿Ｐ端子及びＯＵＴ＿Ｎ端子、周波数制御用のＶＣ端子、外部インターフェース用のＳＤＡ端子及びＳＣＬ端子、振動子３との接続端子であるＸＩ端子及びＸＯ端子が設けられている。Ｖｃｃ端子、ＧＮＤ端子、ＯＵＴ＿Ｐ端子、ＯＵＴ＿Ｎ端子、ＳＤＡ端子及びＳＣＬ端子は、発振器１の外部端子（不図示）にも接続されている。
【００３６】
本実施形態では、発振回路２は、電圧制御発振回路１０、フラクショナルＮ−ＰＬＬ回路２０、出力回路３０、レギュレーター４０、レギュレーター５０、周波数設定レジスター６０、シリアルインターフェース（Ｉ／Ｆ）回路７０及び不揮発メモリー８０を含んで構成されている。なお、本実施形態の発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。
【００３７】
電圧制御発振回路１０は、振動子３を発振させるための回路であり、振動子３の出力信号を増幅して振動子３にフィードバックする。電圧制御発振回路１０は、振動子３の発振に基づく発振信号ＣＫ１を出力する。この発振信号ＣＫ１の周波数はＶＣ端子から入力される制御電圧ＶＣに応じて変化する。本実施形態では、不揮発メモリー８０に、電圧制御発振回路１０が有する可変容量回路の容量値を選択するための容量選択データＣＡＰが記憶され、周波数設定レジスター６０を介し設定が行われる。容量選択データＣＡＰの設定値に応じて電圧制御発振回路１０の発振周波数の可変範囲が選択可能に構成されている。
【００３８】
フラクショナルＮ−ＰＬＬ回路２０は、周波数設定レジスター６０から入力される制御入力データである整数分周比Ｎ及び分数分周比Ｆ／Ｍに応じて、発振信号ＣＫ１の周波数（リファレンス周波数）を逓倍した発振信号ＣＫ２を生成する。ここで、発振信号ＣＫ１の周波数ｆ１と発振信号ＣＫ２の周波数ｆ２との間には、次式（１）の関係が成り立つ。
【００３９】
【数１】
2015128220.tif 000003
【００４０】
出力回路３０は、フラクショナルＮ−ＰＬＬ回路２０が出力する発振信号ＣＫ２を、非反転信号ＣＫＰと反転信号ＣＫＮとから成る差動信号に変換する。この非反転信号ＣＫＰは出力端子ＯＵＴ＿Ｐから外部に出力され、反転信号ＣＫＮは出力端子ＯＵＴ＿Ｎから外部に出力される。出力回路３０は、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＰＥＣＬ（Positive Emitter Coupled Logic）回路、ＬＶＰＥＣＬ（Low Voltage PECL）回路等の差動出力回路であってもよい。ただし、出力回路３０は、シングルエンドの出力回路であってもよい。
【００４１】
レギュレーター４０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃに基づき、Ｖｃｃよりも低い一定電圧Ｖｒｅｇ１を生成する。この一定電圧Ｖｒｅｇ１は、電圧制御発振回路１０の電源電圧及びフラクショナルＮ−ＰＬＬ回路２０の一部の回路の電源電圧として供給される。
【００４２】
レギュレーター５０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃに基づき、Ｖｃｃよりも低い一定電圧Ｖｒｅｇ２を生成する。この一定電圧Ｖｒｅｇ２は、フラクショナルＮ−ＰＬＬ回路２０の一部の回路の電源電圧として供給される。
【００４３】
本実施形態では、一定電圧Ｖｒｅｇ１と一定電圧Ｖｒｅｇ２は同じ電圧であるが、Ｖｒｅｇ１を電源電圧とする回路とＶｒｅｇ２を電源電圧とする回路とのインターフェース部分で誤動作が生じない限りにおいて、Ｖｒｅｇ１とＶｒｅｇ２が異なっていてもよい。
【００４４】
本実施形態では、シリアルインターフェース回路７０は、Ｉ２Ｃ規格のデジタルインターフェース回路であり、ＳＤＡ端子からシリアルデータ信号が入出力され、ＳＣＬからクロック信号が入力される。このＳＤＡ端子とＳＣＬ端子及びシリアルインターフェース回路７０を介して、外部装置から、周波数設定レジスター６０内の整数分周比Ｎの設定用レジスターや分数分周比Ｆ／Ｍの設定用レジスター（いずれも不図示）あるいは不揮発メモリー８０に対するリード／ライトが可能に構成されている。このシリアルインターフェース回路７０を介して、フラクショナルＮ−ＰＬＬ回路２０の整数分周比Ｎ及び分数分周比Ｆ／Ｍを高速に変更することができる。
【００４５】
なお、シリアルインターフェース回路７０は、Ｉ２Ｃ以外の通信規格のインターフェース回路であってもよい。また、発振回路２は、１チップ化された半導体集積回路（ＩＣ：integrated circuit）であってもよいし、複数チップのＩＣで構成されていてもよいし、一部がディスクリート部品で構成されていてもよい。
【００４６】
［電圧制御発振回路の構成］
図２は、図１の電圧制御発振回路１０の構成例を示す図である。図２に示すように、電圧制御発振回路１０は、インバーター回路１１、２つの可変容量回路１２，１３及び帰還抵抗１４を含んで構成されている。
【００４７】
インバーター回路１１及び帰還抵抗１４は、振動子３と並列に接続されている。
【００４８】
可変容量回路１２は、インバーター回路１１の入力端子とグランドの間に接続されており、可変容量回路１３は、インバーター回路１１の出力端子とグランドの間に接続されている。
【００４９】
インバーター回路１１は、電源電圧としてレギュレーター４０が生成する電圧Ｖｒｅｇ１が供給され、可変容量回路１２，１３を負荷容量として振動子３を発振させて発振信号ＣＫ１を生成する。この発振信号ＣＫ１の周波数は、振動子３の共振周波数と可変容量回路１２，１３の各容量値に応じて決まる。
【００５０】
図３は、可変容量回路１２，１３の構成例を示す図である。可変容量回路１２，１３は、Ｎ個（Ｎは２以上の整数であり、図３ではＮ＝１５）のバリキャップＶＣＰ０，ＶＣＰ１，・・・，ＶＣＰ１４（可変容量素子の一例）、Ｎ個の固定容量ＣＰ０，ＣＰ１，・・・，ＣＰ１４、Ｎ個の抵抗ＲＳ０，ＲＳ１，・・・，ＲＳ１４、及び制御部ＣＴを含んで構成されている。
【００５１】
固定容量ＣＰ０〜ＣＰ１４は、それぞれ、第１端子がＴ１端子と共通に接続されており、第２端子がバリキャップＶＣＰ０〜ＶＣＰ１４の一端と接続されている。
【００５２】
バリキャップＶＣＰ０〜ＶＣＰ１４は、それぞれ、第１端子が固定容量ＣＰ０〜ＣＰ１４の第２端子と接続されており、第２端子がＴ２端子と共通に接続されている。
【００５３】
図２に示したように、可変容量回路１２のＴ１端子はインバーター回路１１の入力端子と接続され、可変容量回路１３のＴ１端子はインバーター回路１１の出力端子と接続される。また、可変容量回路１２のＴ２端子と可変容量回路１３のＴ３端子はともに接地される。
【００５４】
制御部ＣＴは、Ｎ個のスイッチＳＷ０〜ＳＷ１４を備えており、スイッチＳＷ０〜ＳＷ１４（スイッチ回路の一例）は、それぞれ、第１入力端子に固定電圧Ｖ０が入力され、第
２入力端子に制御電圧ＶＣが入力される。また、スイッチＳＷ０〜ＳＷ１４の出力端子は、それぞれ、抵抗ＲＳ０〜ＲＳ１４を介して、バリキャップＶＣＰ０〜ＶＣＰ１４の第１端子と接続されている。
【００５５】
制御電圧ＶＣの最小電圧及び最大電圧をそれぞれＶＣｍｉｎ及びＶＣｍａｘとした時、固定電圧Ｖ０は、ＶＣｍｉｎ以上ＶＣｍａｘ以下のいずれかの電圧に固定される。本実施形態では、固定電圧Ｖ０は、制御電圧ＶＣの最小値ＶＣｍｉｎと最大値ＶＣｍａｘのちょうど中間の電圧、すなわち（ＶＣｍｉｎ＋ＶＣｍａｘ）／２であり、例えば、最小値ＶＣｍｉｎを０Ｖ、最大値ＶＣｍａｘを外部から供給される電源電圧Ｖｃｃとすると、Ｖ０＝Ｖｃｃ／２である。固定電圧Ｖ０は、図１に示したレギュレーター４０により生成されてもよいし、不図示の電圧生成回路により生成されてもよい。
【００５６】
そして、スイッチＳＷ０〜ＳＷ１４は、それぞれ、制御端子にＮビットの容量選択データＣＡＰの各ビットＣＡＰ（０）〜ＣＡＰ（１４）に応じてハイレベル又はローレベルの制御信号が入力され、ハイレベルの制御信号が入力されると第１入力端子と出力端子が導通し、ローレベルの制御信号が入力されると第２入力端子と出力端子が導通する。ただし、スイッチＳＷ０〜ＳＷ１４は、ハイレベルの制御信号が入力されると第２入力端子と出力端子が導通し、ローレベルの制御信号が入力されると第１入力端子と出力端子が導通するものであってもよい。
【００５７】
従って、スイッチＳＷ０〜ＳＷ１４のうち、ハイレベルの制御信号が入力されるスイッチの出力端子と接続されているバリキャップの第１端子には固定電圧Ｖ０が印加され、ローレベルの制御信号が入力されるスイッチの出力端子と接続されているバリキャップの第１端子には制御電圧ＶＣが印加される。その結果、固定電圧Ｖ０が印加されるバリキャップ（図３のＳＷ０，ＳＷ１４）は制御電圧ＶＣに影響されずに固定の容量値をもち、制御電圧ＶＣが印加されるバリキャップ（図３のＳＷ１）は制御電圧ＶＣに応じて容量値が変化する。
【００５８】
図４（Ａ）は、制御電圧ＶＣと可変容量回路１２（又は可変容量回路１３）の合成容量値の関係を説明する図である。図４（Ａ）において、横軸は制御電圧ＶＣを表し、縦軸は可変容量回路１２（又は可変容量回路１３）の合成容量値（バリキャップＶＣＰ０〜ＶＣＰ１４の合成容量値）を表す。図４（Ａ）に示す６本の特性曲線（電圧−合成容量値特性）ＣＫＶｎ（ｎ＝０、３、６、９、１２、１５）は、１５個のバリキャップＶＣＰ０〜ＶＣＰ１４のうちのｎ個に固定電圧Ｖ０が印加された場合の特性曲線である。
【００５９】
ＣＫＶ１５は、バリキャップＶＣＰ０〜ＶＣＰ１４のすべてに固定電圧Ｖ０が印加された場合の特性曲線であり、制御電圧ＶＣに影響されずに合成容量値が容量値Ｃ０に固定されている。ＣＫＶ３，ＣＫＶ６，ＣＫＶ９，ＣＫＶ１２は、それぞれ、３個，６個，８個，１２個のバリキャップに固定電圧Ｖ０が印加された場合の特性曲線であり、制御電圧ＶＣが固定電圧Ｖ０と一致する時に合成容量値が容量値Ｃ０と一致し、固定電圧Ｖ０が印加されるバリキャップの数が少ないほど、制御電圧ＶＣによる合成容量値の可変範囲が広い。ＣＫＶ０はバリキャップＶＣＰ０〜ＶＣＰ１４のすべてに制御電圧ＶＣが印加された場合の特性曲線であり、制御電圧ＶＣが固定電圧Ｖ０と一致する時に合成容量値が容量値Ｃ０と一致し、制御電圧ＶＣによる合成容量値の可変範囲が最も広い。
【００６０】
なお、図示の都合上、図３ではＣＫＶｎ（ｎ＝１、２、４、５、７、８、１０、１１、１３、１４）の表示を省略しているが、これらの特性曲線も、制御電圧ＶＣが固定電圧Ｖ０と一致する時に合成容量値が容量値Ｃ０と一致し、制御電圧ＶＣにより合成容量値が変化する。
【００６１】
図４（Ｂ）は、制御電圧ＶＣと電圧制御発振回路１０の発振周波数との関係を説明する図である。図４（Ｂ）において、横軸は制御電圧ＶＣを表し、縦軸は電圧制御発振回路１０の発振周波数（発振信号ＣＫ１の周波数）を表す。図４（Ｂ）に示す６本の特性曲線（電圧−周波数特性）ＦＫｎ（ｎ＝０、３、６、９、１２、１５）は、１５個のバリキャップＶＣＰ０〜ＶＣＰ１４のうちのｎ個に固定電圧Ｖ０が印加された場合の特性曲線であり、それぞれ、バリキャップＶＣＰ０〜ＶＣＰ１４の合成容量値が図４（Ａ）の特性曲線（電圧−合成容量値）ＣＫｎの場合に対応する。
【００６２】
ＦＫＶ１５では、制御電圧ＶＣに影響されずに発振周波数が周波数Ｆ０に固定されている。ＦＫＶ３，ＦＫＶ６，ＦＫＶ９，ＦＫＶ１２では、制御電圧ＶＣが固定電圧Ｖ０と一致する時に発振周波数が周波数Ｆ０と一致し、固定電圧Ｖ０が印加されるバリキャップの数が少ないほど、制御電圧ＶＣによる発振周波数の可変範囲が広い。ＦＫＶ０では、制御電圧ＶＣが固定電圧Ｖ０と一致する時に発振周波数が周波数Ｆ０と一致し、制御電圧ＶＣによる発振周波数の可変範囲が最も広い。
【００６３】
このように、本実施形態では、電圧制御発振回路１０は、可変容量回路１２，１３を備えていることで、容量選択データＣＡＰの設定値に応じて、制御電圧ＶＣの変化に対する周波数可変範囲（周波数可変感度）を容易に変更することができる。従って、発振器１の個体間で生じる電圧制御発振回路１０の周波数可変幅のばらつきを調整し、一定の可変幅に収めることができる。
【００６４】
また、可変容量回路１２，１３では、バリキャップの数によらず、制御電圧ＶＣが固定電圧Ｖ０の時の合成容量値が一定であり、合成容量値の線形性も維持されるので、バリキャップを増やすことで、制御電圧ＶＣの変化に対する電圧制御発振回路１０の発振周波数の変化の直線性を確保しながら周波数可変幅を広げることができる。
【００６５】
なお、本実施形態の可変容量回路１２，１３では、バリキャップＶＣＰ０、ＶＣＰ２・・・、ＶＣＰ１４は同じ種類のもの（容量の中心値も可変幅も同じもの）を用いているが、一部または全てのバリキャップにおいて、容量値の中心値や可変幅が異なる種類のものを用いて構成されていてもよい。また、本実施形態では、可変容量回路１２と可変容量回路１３は同じ構成であるが、可変容量素子の数を違う等、互いに異なる構成であってもよい。また、電圧制御発振回路１０は、可変容量回路１２と可変容量回路１３のいずれか一方が無い構成でもよい。
【００６６】
［フラクショナルＮ−ＰＬＬ回路の構成］
図５は、図１のフラクショナルＮ−ＰＬＬ回路２０の構成例を示す図である。図５に示すように、フラクショナルＮ−ＰＬＬ回路２０は、位相比較器（ＰＦＤ：Phase Frequency Detector）２１、チャージポンプ（ＣＰ：Charge Pump）２２、ローパスフィルター（ＬＰＦ：Low Pass Filter）２３、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）２４、デルタ−シグマ変調器２５、加算器２６及び整数分周器２７を含んで構成されている。
【００６７】
位相比較器２１は、電圧制御発振回路１０が出力する発振信号ＣＫ１と整数分周器２７の出力信号の位相差を比較し、比較結果をパルス電圧として出力する。
【００６８】
チャージポンプ２２は、位相比較器２１が出力するパルス電圧を電流に変換し、ローパスフィルター２３は、チャージポンプ２２が出力する電流を平滑化及び電圧変換する。
【００６９】
電圧制御発振器２４（発振部の一例）は、ローパスフィルター２３の出力電圧に応じて発振周波数が変化する発振信号ＣＫ２を出力する。
【００７０】
デルタ−シグマ変調器２５は、分数分周比Ｆ／Ｍを積分し、それを量子化した信号を出力する。
【００７１】
加算器２６は、デルタ−シグマ変調器２５の出力信号（０又は１）と整数分周比Ｎを加算した信号（Ｎ又はＮ＋１）を出力する。
【００７２】
整数分周器２７は、加算器２６の出力信号（Ｎ又はＮ＋１）を分周比として、発振信号ＣＫ２を分周した信号を出力する。
【００７３】
このフラクショナルＮ−ＰＬＬ回路２０は、整数分周器２７をデルタ−シグマ変調器２５の出力信号に応じて変調することで平均として分数分周を実現し、式（１）に示したように、発振信号ＣＫ１の周波数（リファレンス周波数）ｆ１を分数逓倍（Ｎ＋Ｆ／Ｍ倍）した周波数（出力周波数）ｆ２の発振信号ＣＫ２を出力する。
【００７４】
［位相ノイズの増加を低減するための工夫］
本実施形態では、位相比較器２１、チャージポンプ２２、デルタ−シグマ変調器２５、加算器２６及び整数分周器２７には、電圧制御発振回路１０と同じく、電源電圧として一定電圧Ｖｒｅｇ１が供給され、ローパスフィルター２３及び電圧制御発振器２４には、電源電圧としてＶｒｅｇ１とは異なる一定電圧Ｖｒｅｇ２が供給されるようにしている。従って、図６に示すように、発振信号ＣＫ１のハイレベルはＶｒｅｇ１であるのに対して、発振信号ＣＫ２のハイレベルはＶｒｅｇ２である。このように、リファレンス周波数で動作する回路の電源と出力周波数で動作する回路の電源を分離することで、リファレンス周波数のノイズを有するＶｒｅｇ１の電圧変動が出力周波数で動作するＶｒｅｇ２に重畳されないので、発振信号ＣＫ２へのノイズの重畳を低減することができる。
【００７５】
また、本実施形態では、電圧制御発振回路１０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃよりも低い電圧Ｖｒｅｇ１の振幅（小振幅）の発振信号ＣＫ１をフラクショナルＮ−ＰＬＬ回路２０に出力するようにしている。このように、発振信号ＣＫ１を小振幅とすることで、電圧制御発振回路１０とフラクショナルＮ−ＰＬＬ回路２０の間での発振信号ＣＫ１の送受信に要するエネルギーが小さくなり、電圧制御発振器２４に混入するノイズ量を低減することができる。
【００７６】
これらの工夫により、発振器１の出力信号の位相ノイズやジッターを低減することができる。
【００７７】
［中心周波数の補正］
本実施形態の発振器１では、フラクショナルＮ−ＰＬＬ回路２０の機能を用いて、出力信号の中心周波数（ＶＣが中心電圧（＝（ＶＣｍｉｎ＋ＶＣｍａｘ）／２）の時の出力周波数）を補正することができる。
【００７８】
図７（Ａ）は、ＶＣｍｉｎ＝０Ｖ、ＶＣｍａｘ＝Ｖｃｃとした時に、フラクショナルＮ−ＰＬＬ回路２０が無いものとした場合の発振器１におけるＶＣ電圧と出力周波数の変化量との関係の一例を示す図である。一般に、振動子３や電圧制御発振回路１０の特性の個体差により、中心周波数（ＶＣ＝Ｖｃｃ／２の時の出力周波数）の基準値（設計値）からの変化量は、図７（Ａ）において両矢印で示す範囲で発振器１の個体毎にばらつく。
【００７９】
一方、図７（Ｂ）は、ＶＣｍｉｎ＝０Ｖ、ＶＣｍａｘ＝Ｖｃｃとした時に、フラクショナルＮ−ＰＬＬ回路２０により中心周波数を補正した場合の発振器１におけるＶＣ電圧と出力周波数の変化量との関係の一例を示す図である。フラクショナルＮ−ＰＬＬ回路２０
は、整数分周比Ｎと分数分周比Ｆ／Ｍに応じて電圧制御発振回路１０が出力する発振信号ＣＫ１を高い分解能で周波数変換することができるため、図７（Ｂ）に示すように、発振器１の個体毎に、中心周波数の基準値からの変化量（偏差）をほぼ０ｐｐｍに補正することができる。
【００８０】
［周波数可変範囲の拡張］
また、本実施形態の発振器１では、フラクショナルＮ−ＰＬＬ回路２０の機能を用いて、出力周波数の可変範囲を拡張することができる。
【００８１】
図８（Ａ）は、ＶＣｍｉｎ＝０Ｖ、ＶＣｍａｘ＝Ｖｃｃとした時に、フラクショナルＮ−ＰＬＬ回路２０が無いものとした場合の発振器１におけるＶＣ電圧と出力周波数の変化量との関係の一例を示す図である。振動子３の特性や電圧制御発振回路１０の容量値等に起因して、出力周波数の可変範囲は、例えば図８（Ａ）において両矢印で示す範囲に制限される。
【００８２】
一方、図８（Ｂ）は、ＶＣｍｉｎ＝０Ｖ、ＶＣｍａｘ＝Ｖｃｃとした時に、フラクショナルＮ−ＰＬＬ回路２０により出力周波数を変化させた場合の発振器１におけるＶＣ電圧と出力周波数の変化量との関係の一例を示す図である。フラクショナルＮ−ＰＬＬ回路２０は、整数分周比Ｎと分数分周比Ｆ／Ｍに応じて電圧制御発振回路１０が出力する発振信号ＣＫ１を広い範囲で周波数変換することができるため、図８（Ｂ）において上向き矢印で示すように、中心周波数に正のオフセットを加えて出力周波数を高くし、あるいは、下向き矢印で示すように中心周波数に負のオフセットを加えて出力周波数を低くすることで、出力周波数の可変範囲は、例えば両矢印で示す範囲に拡張される。
【００８３】
［発振器の周波数調整方法］
本実施形態の発振器１において、所望の出力周波数を得るための周波数調整方法としては、例えば、以下の２通りの方法が考えられる。
【００８４】
周波数調整方法１：
フラクショナルＮ−ＰＬＬ回路２０の分周比を設定することで出力周波数を所望の周波数付近に粗調整するとともに、制御電圧ＶＣを変化させて出力周波数が所望の周波数となるように微調整する。この方法１では、フラクショナルＮ−ＰＬＬ回路２０の分周比の設定分解能（設定ビット数が少ない）を低くすることができるので、発振器１の小型化に有利である。
【００８５】
周波数調整方法２：
制御電圧ＶＣを変化させて出力周波数が所望の周波数付近となるように粗調整するとともに、フラクショナルＮ−ＰＬＬ回路２０の分周比を設定することで出力周波数が所望の周波数となるように微調整する。この方法２では、フラクショナルＮ−ＰＬＬ回路２０の分周比の設定分解能（ビット数）を極めて高く設計することで、極めて高精度な調整が可能となる。
【００８６】
［整数値境界スプリアスが発生する周波数の変動低減方法］
一般に、フラクショナルＮ−ＰＬＬ回路の出力信号の位相ノイズ特性を、離調周波数（オフセット周波数）を横軸として所望の範囲で測定した時、リファレンス周波数の整数倍の高調波と出力周波数との差の周波数成分を持つ信号が整数値境界スプリアス（ＩＢＳ）として現れる。
【００８７】
例えば、ＳＰＸＯの後段にフラクショナルＮ−ＰＬＬ回路を設けた従来の発振器（例えば、特許文献２に記載の発振器）において、フラクショナルＮ−ＰＬＬ回路の分周比を変
えることで出力周波数を変化させると、整数値境界スプリアスが発生する周波数も変化する。図９を用いて、従来の発振器において出力周波数を変化させた場合に整数値境界スプリアスが発生する周波数が変化することを説明する。
【００８８】
図９（Ａ）に示すように、リファレンス周波数が１００．０００７５ＭＨｚの時に、分周比を３．９９９７に設定することで出力周波数を４００．０００００ＭＨｚにした場合、離調周波数３０ｋＨｚに整数値境界スプリアスが発生する。これに対して、図９（Ｂ）に示すように、分周比を３．９９９９に変えることで出力周波数を＋５０ｐｐｍだけ変化させて４００．０２０００ＭＨｚにした場合、離調周波数１０ｋＨｚに整数値境界スプリアスが発生する。すなわち、出力周波数を＋５０ｐｐｍ変化させると、整数値境界スプリアスが発生する周波数が２０ｋＨｚシフトする。
【００８９】
図１０に、従来構成の発振器において発生する整数値境界スプリアスの一例を示す。図１０において、横軸は離調周波数（オフセット周波数）を表し、縦軸は位相ノイズを表す。図１０では、出力周波数が０ｐｐｍの時の位相ノイズ特性、出力周波数が＋５０ｐｐｍの時の位相ノイズ特性及び出力周波数が−５０ｐｐｍの時の位相ノイズ特性が重ねて図示されている。出力周波数が０ｐｐｍの時の整数値境界スプリアスは、図９（Ａ）で説明した整数値境界スプリアスであり、出力周波数が＋５０ｐｐｍの時の整数値境界スプリアスは、図９（Ｂ）で説明した整数値境界スプリアスである。また、図１０には、出力周波数が−５０ｐｐｍの時の整数値境界スプリアスも示されている。図１０に示すように、従来構成の発振器では、出力周波数を変化させると、整数値境界スプリアスが発生する周波数が大きく変動する。
【００９０】
このように整数値境界スプリアスが発生する周波数が変動することは、発振器の性能を評価する上で都合が悪い。例えば、発振器の出力周波数を変調して光通信を行う光ネットワークシステムでは、発振器の性能評価をビットエラーレート（ビット誤り率）で評価する場合がある。このビットエラーレートは、発振器の出力信号の位相ノイズ特性と相関があり、ある規格では１２ｋＨｚ〜２０ＭＨｚ、別の規格では５０ｋＨｚ〜８０ＭＨｚの位相ノイズ特性が重要になる。この周波数帯域の位相ノイズを積分したものが発振器の出力信号のジッターとして評価され、ジッターが大きいほどビットエラーレートが高くなる。図９（Ａ）で説明した例では、整数値境界スプリアスが１２ｋＨｚ〜１０ＭＨｚあるいは２０ｋＨｚ〜８０ＭＨｚの周波数帯域内に発生するのに対して、図９（Ｂ）で説明した例では整数値境界スプリアスがこの周波数帯域外に発生する。従って、図９（Ａ）で説明した例の方が、ジッターが大きくなるため、ビットエラーレートが高くなる。すなわち、従来構成の発振器を利用した場合、出力周波数が変わる毎にビットエラーレートが変動するため、発振器の性能を正確に評価することが難しい。
【００９１】
これに対して、本実施形態の発振器１では、フラクショナルＮ−ＰＬＬ回路２０の分周比の設定を変えずに、制御電圧ＶＣを変化させて出力周波数を変えることにより、整数値境界スプリアスが発生する周波数の変動を低減することが可能である。図１１を用いて、本実施形態の発振器１において出力周波数を変化させた場合にスプリアスが発生する周波数がほとんど変化しないことを説明する。
【００９２】
図１１（Ａ）に示すように、リファレンス周波数が１００．０００７５ＭＨｚの時に、分周比を３．９９９７に設定することで出力周波数を４００．０００００ＭＨｚにした場合、離調周波数３０ｋＨｚに整数値境界スプリアスが発生する。図１１（Ａ）に示すリファレンス周波数及び分周比の設定は図９（Ａ）と同じである。これに対して、図１１（Ｂ）に示すように、分周比を３．９９９７の設定のまま変えずに、制御電圧ＶＣを変えてリファレンス周波数を１００．０１２５ＭＨｚに変えることで出力周波数を＋５０ｐｐｍだけ変化させて４００．０２０００ＭＨｚにした場合、離調周波数３０．０００１５ｋＨｚ
に整数値境界スプリアスが発生する。すなわち、出力周波数を＋５０ｐｐｍ変化させても、整数値境界スプリアスが発生する周波数は１５Ｈｚしかシフトしない。
【００９３】
図１２に、本実施形態の発振器１において発生する整数値境界スプリアスの一例を示す。図１２において、横軸は離調周波数（オフセット周波数）を表し、縦軸は位相ノイズを表す。図１２では、出力周波数が０ｐｐｍの時の位相ノイズ特性、出力周波数が＋５０ｐｐｍの時の位相ノイズ特性及び出力周波数が−５０ｐｐｍの時の位相ノイズ特性が重ねて図示されている。出力周波数が０ｐｐｍの時の整数値境界スプリアスは、図１１（Ａ）で説明した整数値境界スプリアスであり、出力周波数が＋５０ｐｐｍの時の整数値境界スプリアスは、図１１（Ｂ）で説明した整数値境界スプリアスである。また、図１２には、出力周波数が−５０ｐｐｍの時の整数値境界スプリアスも示されている。図１２に示すように、本実施形態の発振器１では、フラクショナルＮ−ＰＬＬ回路２０の分周比の設定を変えずに、制御電圧ＶＣを変化させることで出力周波数を変化させた場合には、整数値境界スプリアスが発生する周波数がほとんど変化しないことがわかる。
【００９４】
図１３に、本実施形態の発振器１の製造方法に含まれる、整数値境界スプリアスが発生する周波数の変動を低減可能な周波数調整方法のフローチャートの一例を示す。
【００９５】
図１３のフローチャートでは、まず、制御電圧ＶＣをＶｃｃ／２（変調をかけない電圧）に設定する（Ｓ１０）。
【００９６】
次に、制御電圧ＶＣを変えずに、フラクショナルＮ−ＰＬＬ回路２０の設定（整数分周比Ｎ及び分数分周比Ｆ／Ｍの設定）を変えて、発振器１の出力周波数（中心周波数）が所望の周波数になるように調整する（Ｓ２０）。
【００９７】
そして、発振器１の出力周波数を変化させる場合（Ｓ３０のＹ）には、フラクショナルＮ−ＰＬＬ回路２０の設定（整数分周比Ｎ及び分数分周比Ｆ／Ｍの設定）を変えずに制御電圧ＶＣを変えることで、出力周波数を調整する（Ｓ４０）。例えば、発振器１の出力周波数を高くする場合には制御電圧ＶＣを高くし、発振器１の出力周波数を低くする場合には制御電圧ＶＣを低くする。
【００９８】
また、発振器１の出力周波数を変化させない場合（Ｓ３０のＮ）には、フラクショナルＮ−ＰＬＬ回路２０の設定（整数分周比Ｎ及び分数分周比Ｆ／Ｍの設定）も制御電圧ＶＣも変更しない。
【００９９】
このフローチャートによれば、ステップＳ１０で発振器１の出力周波数の中心周波数を調整した後は、フラクショナルＮ−ＰＬＬ回路２０の設定を変えることなく、制御電圧ＶＣを変えることで出力周波数が調整されるので、図１１（Ａ）及び図１１（Ｂ）の例で示したのと同様に、出力周波数が変化しても整数値境界スプリアスが発生する周波数の変動が低減される。
【０１００】
以上に説明したように、本実施形態の発振器１によれば、電圧制御発振回路１０により出力周波数の粗調整を行うとともに、フラクショナルＮ−ＰＬＬ回路２０により出力周波数の微調整を行うことができるし、フラクショナルＮ−ＰＬＬ回路２０により出力周波数の粗調整を行うとともに、電圧制御発振回路１０により出力周波数の微調整を行うこともできる。
【０１０１】
また、本実施形態の発振器１によれば、電圧制御発振回路１０の後段に設けられたフラクショナルＮ−ＰＬＬ回路２０により電圧制御発振回路１０が出力する発振信号ＣＫ１の周波数を調整することができるので、振動子に物理的な加工を施すことなく、出力周波数
の中心周波数を補正することができる。
【０１０２】
また、本実施形態の発振器１によれば、制御電圧ＶＣの変化に追従して電圧制御発振回路１０の発振周波数が変化するので、例えば、フラクショナルＮ−ＰＬＬ回路２０の分周比の設定を変えずに制御電圧ＶＣを高速に変化させれば、出力周波数を高速に変化させることができる。あるいは、フラクショナルＮ−ＰＬＬ回路２０の分周比の設定を、デジタルインターフェースを介して高速に変更（ＡＤ変換を行わずに設定を変更）することができるので、出力周波数を高速に変化させることができる。
【０１０３】
さらに、本実施形態の発振器１によれば、フラクショナルＮ−ＰＬＬ回路２０の分周比の設定を変えずに、制御電圧ＶＣを変化させて電圧制御発振回路１０の発振周波数を変えることで出力周波数を変化させれば、フラクショナルＮ−ＰＬＬ回路２０の分周比の設定が変わらないので、整数値境界スプリアスが発生する周波数の変動を低減することができる。
【０１０４】
２．電子機器
図１４は、本実施形態の電子機器の機能ブロック図である。また、図１５は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【０１０５】
本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１４の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【０１０６】
発振器３１０は、発振回路３１２と振動子３１３とを備えている。発振回路３１２は、振動子３１３を発振させて発振信号を発生させる。発振器３１０は、この発振信号をＣＰＵ３２０に出力する。
【０１０７】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【０１０８】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【０１０９】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【０１１０】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【０１１１】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１１２】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７
０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【０１１３】
発振回路３１２として例えば上述した実施形態の発振回路２を適用し、又は、発振器３１０として例えば上述した実施形態の発振器１を適用することにより、実用性や信頼性の高い電子機器を実現することができる。
【０１１４】
このような電子機器３００としては種々の電子機器が考えられ、例えば、通信機器（例えば、光伝送装置）、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１１５】
３．移動体
図１６は、本実施形態の移動体の一例を示す図（上面図）である。図１６に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１６の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【０１１６】
発振器４１０は、不図示の発振回路と振動子とを備えており、発振回路は振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。
【０１１７】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【０１１８】
発振器４１０が備える発振回路として例えば上述した各実施形態の発振回路２を適用し、又は、発振器４１０として例えば上述した各実施形態の発振器１を適用することにより、実用性や信頼性の高い移動体を実現することができる。
【０１１９】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１２０】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１２１】
例えば、上述した実施形態において、フラクショナルＮ−ＰＬＬ回路２０の代わりに、
整数逓倍のＰＬＬ回路（Integer PLL）を用いてもよい。整数逓倍のＰＬＬ回路を用いた発振器１は、ＰＬＬ回路の整数分周比Ｎが固定された状態で、発振信号ＣＫ１の周波数の整数倍（Ｎ倍）の周波数の発振信号ＣＫ２を出力するとともに、制御電圧ＶＣに応じて、発振信号ＣＫ１のＮ倍の周波数可変範囲で発振信号ＣＫ２を変化させることができる。このように、フラクショナルＮ−ＰＬＬ回路２０の代わりに整数逓倍のＰＬＬ回路を用いた発振器でも、本実施形態の発振器１と同様の効果を奏する。なお、整数逓倍のＰＬＬ回路では、整数値境界スプリアスが発生する周波数は出力周波数と重なるため、その影響は小さい。
【０１２２】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１２３】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１２４】
１  発振器、２  発振回路、３  振動子、１０  電圧制御発振回路、１１  インバーター回路、１２  可変容量回路、１３  可変容量回路、１４  帰還抵抗、２０  フラクショナルＮ−ＰＬＬ回路、２１  位相比較器、２２  チャージポンプ、２３  ローパスフィルター、２４  電圧制御発振器、２５  デルタ−シグマ変調器、２６  加算器、２７  整数分周器、３０  出力回路、４０  レギュレーター、５０  レギュレーター、６０  周波数設定レジスター、７０  シリアルインターフェース（Ｉ／Ｆ）回路、８０  不揮発メモリー、３００  電子機器、３１０  発振器、３１２  発振回路、３１３  振動子、３２０  ＣＰＵ、３３０  操作部、３４０  ＲＯＭ、３５０  ＲＡＭ、３６０  通信部、３７０  表示部、４００  移動体、４１０  発振器、４２０，４３０，４４０  コントローラー、４５０  バッテリー、４６０  バックアップ用バッテリー
【図１】
2015128220.tif 000004
【図２】
2015128220.tif 000005
【図３】
2015128220.tif 000006
【図５】
2015128220.tif 000007
【図６】
2015128220.tif 000008
【図７】
2015128220.tif 000009
【図９】
2015128220.tif 000010
【図１１】
2015128220.tif 000011
【図１３】
2015128220.tif 000012
【図１４】
2015128220.tif 000013
【図１５】
2015128220.tif 000014
【図１６】
2015128220.tif 000015
【図４】
2015128220.tif 000016
【図８】
2015128220.tif 000017
【図１０】
2015128220.tif 000018
【図１２】
2015128220.tif 000019