(57)【要約】【課題】スイッチング素子のオンへの遷移時におけるノイズを容易に低減することができるＤＣ／ＤＣコンバータを提供する。【解決手段】スイッチング素子Ｑ１、ダイオードＤ１、コイルＬ１のそれぞれの一方端が互いに接続され、この部位にコンデンサＣ２の一方端が接続されている。制御部５０は、スイッチング素子Ｑ１のオンへの遷移時に第１の電流検出部３０により検出されたスイッチング素子Ｑ１を流れる電流が第２の電流検出部４０により検出されたコイルＬ１を流れる電流にオフセット電流を加算した電流となるようにスイッチング素子Ｑ１のゲート電圧を制御する。【選択図】図１
2015116017.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子、ダイオード、コイルを具備し、スイッチング素子、ダイオード、コイルのそれぞれの一方端が互いに接続され、前記スイッチング素子の制御電極に印加する駆動電圧を調整することによって前記スイッチング素子をスイッチング動作させることによりＤＣ／ＤＣ変換するＤＣ／ＤＣコンバータであって、
一方端が前記互いに接続される部位に接続されたコンデンサと、
前記スイッチング素子を流れる電流を検出する第１の電流検出手段と、
前記コイルを流れる電流を検出する第２の電流検出手段と、
少なくとも前記スイッチング素子のオンへの遷移時に前記第１の電流検出手段により検出された前記スイッチング素子を流れる電流が前記第２の電流検出手段により検出された前記コイルを流れる電流にオフセット電流を加算した電流となるように前記駆動電圧を制御する制御手段と、
を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記制御手段は、前記スイッチング素子のオンへの遷移時に予め定めた時間が経過した後に前記駆動電圧を通常のオン電圧に変更することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記制御手段は、前記スイッチング素子のオンへの遷移時に前記コンデンサの電圧が閾値に達すると、前記駆動電圧を通常のオン電圧に変更することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記制御手段は、前記スイッチング素子のオフへの遷移時に前記第１の電流検出手段により検出された前記スイッチング素子を流れる電流が前記第２の電流検出手段により検出された前記コイルを流れる電流にオフセット電流を減算した電流となるように前記駆動電圧を制御することを特徴とする請求項１〜３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
特許文献１に開示のバック型ＤＣ−ＤＣコンバ−タ回路においては、主スイッチ素子と並列に主スイッチ素子の寄生コンデンサを含む第１のコンデンサおよび逆並列の第１のダイオードを接続し、かつ主スイッチ素子に並列に第２のチョークコイルとトランスおよび補助スイッチ素子から成る直列回路を接続している。さらに、トランスの２次側の一端を第２のダイオードのアノード側に、他端を電源のマイナス側に接続し、第２のダイオードのカソード側を電源のプラス側に接続している。これにより、スイッチング時の共振作用により主スイッチ素子のスイッチング損失を低減するとともに主スイッチ素子およびフライホイールダイオードのサージ電圧・ノイズの低減を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第２９９７６０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、第１のコンデンサ、第１のダイオード、第２のチョークコイル、トランス、補助スイッチ素子、第２のダイオードが必要となり、部品数の増加を招くとともに追加回路によって少なからず損失およびノイズが発生する。また、部分共振に用いるコイルの自己共振周波数は数ＭＨｚ〜十数ＭＨｚであり、それ以上の周波数帯のノイズに対してはコイルとして機能せずノイズ低減効果が低い。
【０００５】
本発明の目的は、スイッチング素子のオンへの遷移時におけるノイズを容易に低減することができるＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明では、スイッチング素子、ダイオード、コイルを具備し、スイッチング素子、ダイオード、コイルのそれぞれの一方端が互いに接続され、前記スイッチング素子の制御電極に印加する駆動電圧を調整することによって前記スイッチング素子をスイッチング動作させることによりＤＣ／ＤＣ変換するＤＣ／ＤＣコンバータであって、一方端が前記互いに接続される部位に接続されたコンデンサと、前記スイッチング素子を流れる電流を検出する第１の電流検出手段と、前記コイルを流れる電流を検出する第２の電流検出手段と、少なくとも前記スイッチング素子のオンへの遷移時に前記第１の電流検出手段により検出された前記スイッチング素子を流れる電流が前記第２の電流検出手段により検出された前記コイルを流れる電流にオフセット電流を加算した電流となるように前記駆動電圧を制御する制御手段と、を備えたことを要旨とする。
【０００７】
請求項１に記載の発明によれば、制御手段により、少なくともスイッチング素子のオンへの遷移時に第１の電流検出手段により検出されたスイッチング素子を流れる電流が第２の電流検出手段により検出されたコイルを流れる電流にオフセット電流を加算した電流となるように駆動電圧が制御される。よって、スイッチング素子のオンへの遷移時においてダイオードを通してリカバリー電流が流れようとするが、制御手段により電流が制限されることで、ピーク電流により発生するノイズの低減を図ることができる。その結果、スイッチング素子のオンへの遷移時におけるノイズを容易に低減することができる。
【０００８】
請求項２に記載のように、請求項１に記載のＤＣ／ＤＣコンバータにおいて、前記制御手段は、前記スイッチング素子のオンへの遷移時に予め定めた時間が経過した後に前記駆動電圧を通常のオン電圧に変更するとよい。
【０００９】
請求項３に記載のように、請求項１に記載のＤＣ／ＤＣコンバータにおいて、前記制御手段は、前記スイッチング素子のオンへの遷移時に前記コンデンサの電圧が閾値に達すると、前記駆動電圧を通常のオン電圧に変更するとよい。
【００１０】
請求項４に記載のように、請求項１〜３のいずれか１項に記載のＤＣ／ＤＣコンバータにおいて、前記制御手段は、前記スイッチング素子のオフへの遷移時に前記第１の電流検出手段により検出された前記スイッチング素子を流れる電流が前記第２の電流検出手段により検出された前記コイルを流れる電流にオフセット電流を減算した電流となるように前記駆動電圧を制御するとよい。
【発明の効果】
【００１１】
本発明によれば、スイッチング素子のオンへの遷移時におけるノイズを容易に低減することができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態におけるＤＣ／ＤＣコンバータの電気的構成図。
【図２】作用を説明するためのタイムチャート。
【図３】別例のＤＣ／ＤＣコンバータの電気的構成図。
【図４】別例のＤＣ／ＤＣコンバータの電気的構成図。
【図５】別例のＤＣ／ＤＣコンバータの電気的構成図。
【図６】比較のためのＤＣ／ＤＣコンバータの電気的構成図。
【図７】比較のためのタイムチャート。
【発明を実施するための形態】
【００１３】
以下、本発明を具体化した一実施形態を図面に従って説明する。
図１に示すように、降圧型のＤＣ／ＤＣコンバータ１０は、入力電圧端子（Ｖｉｎ）と出力電圧端子（Ｖｏ）を有している。入力電圧端子（Ｖｉｎ）と出力電圧端子（Ｖｏ）との間において、スイッチング素子Ｑ１とコイルＬ１が直列に接続されている。本実施形態では、スイッチング素子Ｑ１としてＭＯＳＦＥＴを用いている。スイッチング素子Ｑ１のソース電極が入力電圧端子（Ｖｉｎ）と接続され、スイッチング素子Ｑ１のドレイン電極がコイルＬ１の一端と接続されている。コイルＬ１の他端は出力電圧端子（Ｖｏ）と接続されている。スイッチング素子Ｑ１のドレイン電極とコイルＬ１の間においてダイオードＤ１のカソード側が接続され、ダイオードＤ１のアノード側は接地されている。コイルＬ１と出力電圧端子（Ｖｏ）との間にコンデンサＣ１の一方の端子が接続され、コンデンサＣ１の他方の端子は接地されている。
【００１４】
このように、ＤＣ／ＤＣコンバータ１０は、スイッチング素子Ｑ１、ダイオードＤ１、コイルＬ１を具備し、スイッチング素子Ｑ１、ダイオードＤ１、コイルＬ１のそれぞれの一方端が互いに共通の接続点Ｐ１に接続されている。
【００１５】
ＤＣ／ＤＣコンバータ１０は、駆動回路２０と、コンデンサＣ２と、第１の電流検出手段としての第１の電流検出部３０と、第２の電流検出手段としての第２の電流検出部４０と、制御手段としての制御部５０を備えている。駆動回路２０は、スイッチ２１を有する。制御部５０は、加算部５１と、切替スイッチ５２と、比較部５３と、減算部５４と、ターンオン・ターンオフ判定部５５と、コンデンサ電圧検出部５６と、ハイ／ロー判定部５７と、デューティ可変回路５８を有する。
【００１６】
駆動回路２０のスイッチ２１は、比較部５３の出力端子とスイッチング素子Ｑ１のゲート電極とが接続される位置と、スイッチング素子Ｑ１のゲート電極に通常のオン電圧を印加する位置と、スイッチング素子Ｑ１のゲート電極に通常のオフ電圧を印加する位置とに切り替えることができるようになっている。
【００１７】
出力電圧端子（Ｖｏ）に対し、抵抗Ｒ１と抵抗Ｒ２の直列回路の一端が接続され、直列回路の他端は接地されている。この直列回路における抵抗Ｒ１，Ｒ２間がデューティ可変回路５８に接続されている。デューティ可変回路５８は、抵抗Ｒ１と抵抗Ｒ２の直列回路による出力電圧の検出結果に基づいて出力電圧を所望の値にすべくスイッチ２１を制御する。具体的には、スイッチング素子Ｑ１のデューティを調整する。デューティは、オン期間／（オン期間＋オフ期間）であり、スイッチング素子Ｑ１のゲート電極に対しオン電圧とオフ電圧を交互に印加する際のオン電圧の印加時間を調整することによりデューティを制御して出力電圧を所望の値にする。
【００１８】
このようにして、スイッチング素子Ｑ１の制御電極としてのゲート電極に印加する駆動電圧としてのゲート電圧を調整することによってスイッチング素子Ｑ１をスイッチング動作させることによりＤＣ／ＤＣ変換するようになっている。例えば、入力電圧Ｖｉｎの１２ボルトを５ボルトの出力電圧Ｖｏに変換する。
【００１９】
コンデンサＣ２は一方端が、スイッチング素子Ｑ１、ダイオードＤ１、コイルＬ１のそれぞれの一方端が互いに接続される部位に接続されている。コンデンサＣ２の他端は接地されている。
【００２０】
第１の電流検出部３０は、入力電圧端子（Ｖｉｎ）とスイッチング素子Ｑ１との間に配した抵抗３１と、測定部３２を有している。抵抗３１の両端電圧がスイッチング素子Ｑ１を流れる電流に応じたものとなり、第１の電流検出部３０の測定部３２でスイッチング素子Ｑ１を流れる電流Ｉｑが検出される。
【００２１】
第２の電流検出部４０は、コイルＬ１と出力電圧端子（Ｖｏ）との間に配した抵抗４１と、測定部４２を有している。抵抗４１の両端電圧がコイルＬ１を流れる電流に応じたものとなり、第２の電流検出部４０の測定部４２でコイルＬ１を流れる電流Ｉｃｏが検出される。
【００２２】
制御部５０の加算部５１は、第２の電流検出部４０により検出されたコイルＬ１を流れる電流に対応する値にオフセット電流に対応する値を加算して出力する。このオフセット電流は、スイッチング素子Ｑ１のオンへの遷移時にコンデンサＣ２に流す電流Ｉｏｆに相当する。このスイッチング素子Ｑ１のオンへの遷移時のオフセット電流は一定値である。
【００２３】
減算部５４は、第２の電流検出部４０により検出されたコイルＬ１を流れる電流に対応する値にオフセット電流に対応する値を減算して出力する。このオフセット電流は、スイッチング素子Ｑ１のオフへの遷移時にコンデンサＣ２から流す電流Ｉｏｆに相当する。このスイッチング素子Ｑ１のオフへの遷移時のオフセット電流は一定値である。
【００２４】
スイッチ５２は、加算部５１の出力側と比較部５３の一方の入力端子とを繋ぐ位置と、減算部５４の出力側と比較部５３の一方の入力端子とを繋ぐ位置とに切り替えることができるようになっている。
【００２５】
ターンオン・ターンオフ判定部５５は、スイッチング素子Ｑ１のターンオン・ターンオフを判定してスイッチ５２を制御する。詳しくは、ターンオン・ターンオフ判定部５５は、ターンオンでは加算部５１の出力が比較部５３の一方の入力端子に送られるようにスイッチ５２を制御し、ターンオフでは減算部５４の出力が比較部５３の一方の入力端子に送られるようにスイッチ５２を制御する。
【００２６】
比較部５３は、電流Ｉｑに対応する値と加算部５１の出力値とを比較することで、スイッチング素子Ｑ１のオンへの遷移時に、スイッチング素子Ｑ１を流れる電流Ｉｑが、コイルＬ１を流れる電流にオフセット電流を加算した電流となるようにゲート電圧を調整することができるようになっている。また、比較部５３は、電流Ｉｑに対応する値と減算部５４の出力値とを比較することで、スイッチング素子Ｑ１のオフへの遷移時に、スイッチング素子Ｑ１を流れる電流Ｉｑが、コイルＬ１を流れる電流にオフセット電流を減算した電流となるようにゲート電圧を調整することができるようになっている。
【００２７】
コンデンサ電圧検出手段としてのコンデンサ電圧検出部５６は、コンデンサＣ２の電圧を検出する。ハイ／ロー判定部５７は、コンデンサ電圧検出部５６によるコンデンサ電圧を閾値としての入力電圧Ｖｉｎまたは０ボルトと比較して、比較結果に基づいてスイッチ２１を制御する。詳しくは、ハイ／ロー判定部５７は、スイッチング素子Ｑ１のオンへの遷移時にコンデンサ電圧検出部５６により検出されたコンデンサＣ２の電圧が閾値である入力電圧Ｖｉｎに達すると、スイッチ２１を制御してゲート電圧を通常のオン電圧に変更する。また、ハイ／ロー判定部５７は、スイッチング素子Ｑ１のオフへの遷移時にコンデンサ電圧検出部５６により検出されたコンデンサＣ２の電圧が０ボルトに下がると、スイッチ２１を制御してゲート電圧を通常のオフ電圧に変更する。
【００２８】
次に、作用について説明する。
図１に示すように、スイッチング素子Ｑ１のオン時には入力電圧端子（Ｖｉｎ）からスイッチング素子Ｑ１、コイルＬ１を経由して電流が流れてコイルＬ１にエネルギーが蓄えられる。このとき、コンデンサＣ１により出力電圧Ｖｏが平滑化される。その後のスイッチング素子Ｑ１のオフ時には、スイッチング素子Ｑ１のオン時にコイルＬ１に蓄えられたエネルギーを放出すべく電流がダイオードＤ１、コイルＬ１を経由して出力電圧端子（Ｖｏ）に流れる。また、スイッチング素子Ｑ１のデューティがデューティ可変回路５８によって出力電圧が所望の値となるように制御される。
【００２９】
図２のタイムチャートにおいて、スイッチング素子Ｑ１のゲート電圧Ｖｇ、コンデンサＣ２の電圧（スイッチング素子Ｑ１のドレイン電圧Ｖｄ）、スイッチング素子Ｑ１を流れる電流Ｉｑ、および、コイルＬ１を流れる電流Ｉｃｏを示す。
【００３０】
図２において、ｔ１以前、および、ｔ８以降においてスイッチング素子Ｑ１のゲート電圧Ｖｇが通常のオフ電圧（０ボルト）にされる。また、図２において、ｔ４〜ｔ５の期間においてスイッチング素子Ｑ１のゲート電圧Ｖｇが通常のオン電圧にされる。スイッチング素子Ｑ１のオンへの遷移時において、ｔ２〜ｔ３の期間（ターンオンの際のドレイン電圧遷移時間Ｔｏｎ）においてスイッチング素子Ｑ１のドレイン電圧Ｖｄの傾きが緩やかにされる。
【００３１】
以下、詳しく説明する。
ターンオン・ターンオフ判定部５５において、スイッチング素子Ｑ１のターンオン・ターンオフが判定され、ターンオンでは加算部５１の出力が比較部５３に送られるようにスイッチ５２が制御される。また、コンデンサ電圧検出部５６においてコンデンサＣ２の電圧が検出され、スイッチング素子Ｑ１のターンオン時においてはハイ／ロー判定部５７においてコンデンサ電圧が閾値である入力電圧Ｖｉｎよりも低いと判定され、比較部５３の出力端子とスイッチング素子Ｑ１のゲート電極とが接続されるようにスイッチ２１を制御する。
【００３２】
第１の電流検出部３０によりスイッチング素子Ｑ１を流れる電流Ｉｑが検出され、スイッチング素子Ｑ１を流れる電流の検出結果（電流Ｉｑに対応する値）が比較部５３の一方の入力端子に送られる。
【００３３】
また、第２の電流検出部４０によりコイルＬ１を流れる電流が検出され、加算部５１においてコイルＬ１を流れる電流に対応する値にオフセット電流に対応する値が加算される。加算結果が加算部５１から比較部５３の一方の入力端子に送られる。
【００３４】
比較部５３において、スイッチング素子Ｑ１を流れる電流が、コイルＬ１を流れる電流にオフセット電流を加算した電流となるようなゲート電圧がスイッチ２１を介してスイッチング素子Ｑ１のゲート電極に印加される。これにより、スイッチング素子Ｑ１を流れる電流を一定にすることができ、スイッチング素子Ｑ１のスイッチング時のピーク電流が抑えられる。
【００３５】
このように、制御部５０は、スイッチング素子Ｑ１のオンへの遷移時に第１の電流検出部３０により検出されたスイッチング素子Ｑ１を流れる電流Ｉｑが第２の電流検出部４０により検出されたコイルＬ１を流れる電流Ｉｃｏにオフセット電流を加算した電流となるようにスイッチング素子Ｑ１のゲート電圧Ｖｇを制御する。これにより、スイッチング素子Ｑ１のオンへの遷移時において、ダイオードＤ１を通してリカバリー電流が流れようとするが、電流Ｉｑが制限されることで、ピーク電流により発生するノイズの低減を図ることができる。
【００３６】
つまり、スイッチング素子Ｑ１のスイッチング時のピーク電流を抑えるため、コイルＬ１を流れる電流（出力電流）をモニタするとともにスイッチング素子Ｑ１を流れる電流をモニタする。そして、スイッチング素子Ｑ１がオンするタイミングｔ２では、スイッチング素子Ｑ１を流れる電流がコイルＬ１を流れる電流（出力電流）にオフセット電流を加算した電流となるようにゲート電圧にフィードバックをかける。
【００３７】
ここで、コンデンサＣ２に蓄えられる電荷Ｑは、容量Ｃと入力電圧Ｖｉｎとの関係において、Ｑ＝Ｃ×Ｖｉｎである。
また、コンデンサＣ２に蓄えられる電荷Ｑは、流れ込む電流（オフセット電流）Ｉｏｆと、電流Ｉｏｆが流れ込む時間Ｔｏｎとの関係において、Ｑ＝Ｉｏｆ×Ｔｏｎの関係が成り立つ。
【００３８】
よって、図２に示すターンオンの際のドレイン電圧遷移時間Ｔｏｎは、電流ＩｏｆおよびコンデンサＣ２を適切に設定することにより次のように設定できる。
Ｔｏｎ＝Ｃ×Ｖｉｎ／Ｉｏｆ
コンデンサ電圧検出部５６において検出されたコンデンサＣ２の電圧（スイッチング素子Ｑ１のドレイン電圧Ｖｄ）が、ハイ／ロー判定部５７において、閾値としての入力電圧Ｖｉｎに到達したことが判定されると、ゲート電圧Ｖｇを所定の電圧に変更させる。つまり、ハイ／ロー判定部５７は、スイッチ２１における、それまでの比較部５３の出力端子とスイッチング素子Ｑ１のゲート電極を繋ぐ状態を解除してスイッチング素子Ｑ１のゲート電極に通常のオン電圧を印加するようにスイッチ２１を制御する。
【００３９】
図２で説明すると、ｔ４のタイミングでゲート電圧が通常のオン電圧になる。これは、コンデンサ電圧検出部５６においてコンデンサＣ２の電圧が検出され、ハイ／ロー判定部５７においてコンデンサ電圧が閾値である入力電圧Ｖｉｎに達する（ｔ３のタイミング）と、ゲート電圧として通常のオン電圧がスイッチング素子Ｑ１のゲート電極に印加されるようにスイッチ２１を制御したことによるものである。
【００４０】
このようにして、スイッチング素子Ｑ１のオンへの遷移時にコンデンサＣ２の電圧が閾値である入力電圧Ｖｉｎに達すると、ゲート電圧が通常のオン電圧に変更される。
図２のｔ５のタイミングまでゲート電圧が通常のオン電圧にされる。
【００４１】
一方、スイッチング素子Ｑ１のターンオフ時には、次のようになる。
ターンオン・ターンオフ判定部５５において、スイッチング素子Ｑ１のターンオン・ターンオフが判定され、ターンオフでは減算部５４の出力が比較部５３に送られるようにスイッチ５２が制御される。また、コンデンサ電圧検出部５６においてコンデンサＣ２の電圧が検出され、スイッチング素子Ｑ１のターンオフ時においてはハイ／ロー判定部５７においてコンデンサ電圧が０ボルトよりも高いと判定され、比較部５３の出力とスイッチング素子Ｑ１のゲート電極とが接続されるようにスイッチ２１を制御する。
【００４２】
第１の電流検出部３０によりスイッチング素子Ｑ１を流れる電流Ｉｑが検出され、スイッチング素子Ｑ１を流れる電流の検出結果（電流Ｉｑに対応する値）が比較部５３の一方の入力端子に送られる。
【００４３】
また、第２の電流検出部４０によりコイルＬ１を流れる電流が検出され、減算部５４においてコイルＬ１を流れる電流に対応する値にオフセット電流に対応する値が減算される。減算結果が減算部５４から比較部５３の一方の入力端子に送られる。
【００４４】
比較部５３において、スイッチング素子Ｑ１を流れる電流が、コイルＬ１を流れる電流にオフセット電流を減算した電流となるようなゲート電圧がスイッチ２１を介してスイッチング素子Ｑ１のゲート電極に印加される。
【００４５】
このように、スイッチング素子Ｑ１を流れる電流Ｉｑが、コイルＬ１を流れる電流にオフセット電流を減算した電流となるようにゲート電圧が制御される。これにより、スイッチング素子Ｑ１のオフへの遷移時においてノイズの低減を図ることができる。
【００４６】
つまり、スイッチング素子Ｑ１のスイッチング時のノイズを抑えるため、コイルＬ１を流れる電流（出力電流）をモニタするとともにスイッチング素子Ｑ１を流れる電流をモニタする。そして、スイッチング素子Ｑ１がオフするタイミングｔ６では、スイッチング素子Ｑ１を流れる電流が、コイルＬ１を流れる電流（出力電流）からオフセット電流を減算した電流となるようにゲート電圧にフィードバックをかける。
【００４７】
図２に示すターンオフの際のドレイン電圧遷移時間Ｔｏｆｆは、次のようになる。
Ｔｏｆｆ＝Ｃ×Ｖｉｎ／Ｉｏｆ
コンデンサ電圧検出部５６において検出されたコンデンサＣ２の電圧（スイッチング素子Ｑ１のドレイン電圧Ｖｄ）が、ハイ／ロー判定部５７において、０ボルトに下がったことが判定されると（ｔ７のタイミング）、ゲート電圧Ｖｇを所定の電圧（０ボルト）に変更させる。つまり、ハイ／ロー判定部５７は、スイッチ２１における、それまでの比較部５３の出力端子とスイッチング素子Ｑ１のゲート電極を繋ぐ状態を解除してスイッチング素子Ｑ１のゲート電極に通常のオフ電圧を印加するようにスイッチ２１を制御する。
【００４８】
このように、制御部５０は、スイッチング素子Ｑ１のオフへの遷移時に第１の電流検出部３０により検出されたスイッチング素子Ｑ１を流れる電流Ｉｑが第２の電流検出部４０により検出されたコイルＬ１を流れる電流Ｉｃｏにオフセット電流を減算した電流となるようにスイッチング素子Ｑ１のゲート電圧を制御する。
【００４９】
以上のような制御により、スイッチング素子Ｑ１のドレイン電圧Ｖｄの傾きが緩やかになるように制御することが可能となり、高周波ノイズを低減できる。
この際、ノイズ低減のための部品数は少なくて済む。このようにしてスイッチング素子Ｑ１のオンへの遷移時およびオフへの遷移時におけるノイズを容易に低減することができる。
【００５０】
その結果、スイッチング素子Ｑ１のオンへの遷移時およびオフへの遷移時におけるノイズを容易に低減することができる。
上記実施形態によれば、以下のような効果を得ることができる。
【００５１】
（１）図６は比較例である。図６の回路では、スイッチング素子Ｑ１０と環流ダイオードＤ１０が直列に接続されている。これにより、図７のｔ１０のタイミングにおいてスイッチング素子Ｑ１０がオンした瞬間にダイオードＤ１０のリカバリー電流Ｉｒが流れてしまうため、スイッチング素子Ｑ１０がオンしたときのスイッチング素子Ｑ１０を流れる電流Ｉｑは大きくなり、したがって、ドレイン電圧も急峻になり、サージ電圧の発生と共に、大きな高周波ノイズが発生する。
【００５２】
通常のノイズ対策として、ゲート抵抗を大きくする方法があるが、ゲート駆動遅延が大きくなり、ゲート電極にオン電圧を印加したにもかかわらずオンしない等の誤動作が発生するおそれがあり、あまり大きいゲート抵抗は設定できない。
【００５３】
これに対し、本実施形態のＤＣ／ＤＣコンバータ１０は、スイッチング時の電流をコイル電流（出力電流）に対するオフセット量で設定する。これによりスイッチング素子Ｑ１のドレイン電圧の変化を緩やかにして、ダイオードＤ１のリカバリー電流に起因するノイズを容易に低減できる（ドレイン電圧遷移を希望通りに設定でき、数百ＭＨｚ帯のノイズを確実に除去することができる）。
【００５４】
（２）具体的には、制御部５０は、スイッチング素子Ｑ１のオンへの遷移時に第１の電流検出部３０により検出されたスイッチング素子Ｑ１を流れる電流Ｉｑが第２の電流検出部４０により検出されたコイルＬ１を流れる電流Ｉｃｏにオフセット電流を加算した電流となるようにスイッチング素子Ｑ１のゲート電圧Ｖｇを制御する。よって、スイッチング素子Ｑ１のオンへの遷移時においてダイオードＤ１を通してリカバリー電流が流れようとするが、電流Ｉｑが制限されることで、ピーク電流により発生するノイズの低減を図ることができる。この際、ノイズ低減のための部品数は少なくて済むとともに損失も抑制できる。このようにしてスイッチング素子のオンへの遷移時におけるノイズを容易に低減することができる。
【００５５】
特許文献１等ではトランスやコイル等の巻き線部品のばらつきにより全ての電源・負荷変動領域において部分共振を実現することは難しかったが、本実施形態では部分共振型回路ではないので全ての電源・負荷変動領域でノイズを低減することができる。また、特許文献１等ではスイッチ素子をオン／オフするための駆動回路からノイズ（図７参照）が発生し、このノイズが大きい場合、部分共振にしてもノイズ低減効果はなかった。これに対し本実施形態では部分共振型回路ではなく、図２のドレイン電圧遷移時間Ｔｏｎにおいては駆動回路から発生するノイズを低減することができる。さらに、特許文献１等では部分共振に用いるコイルの自己共振周波数は数ＭＨｚ〜十数ＭＨｚであり、それ以上の周波数帯のノイズ（図７でのスイッチング素子から発生するノイズ）に対してはコイルとして機能せずノイズ低減効果が低い。これに対し本実施形態では部分共振回路ではなく、図２のｔ３のタイミングの直後のノイズが抑制され、数百ＭＨｚ帯のノイズを低減することができる。よって、部品点数を少なくし少スペース化・低コスト化を図りつつダイオードのリカバリー時のノイズを低減することができる。
【００５６】
（３）制御部５０は、スイッチング素子Ｑ１のオンへの遷移時にコンデンサＣ２の電圧が閾値である入力電圧Ｖｉｎに達すると、ゲート電圧を通常のオン電圧に変更する。これにより、適切にゲート電圧を通常のオン電圧に変更することができる。
【００５７】
（４）制御部５０は、スイッチング素子Ｑ１のオフへの遷移時に第１の電流検出部３０により検出されたスイッチング素子Ｑ１を流れる電流Ｉｑが第２の電流検出部４０により検出されたコイルＬ１を流れる電流Ｉｃｏにオフセット電流を減算した電流となるようにスイッチング素子Ｑ１のゲート電圧を制御する。これにより、スイッチング素子Ｑ１のドレイン電圧Ｖｄの傾きが緩やかになるように制御することが可能となり、スイッチング素子のオフへの遷移時におけるノイズを低減することができる。
【００５８】
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・コンデンサＣ２の電圧（スイッチング素子のドレイン電圧）が所定の値に達するとスイッチング素子Ｑ１のゲート電圧を所定のオン電圧に変更したが、これに代わり、図３に示すように、遅延時間生成回路６１とハイ／ロー判定部６０を用いて、ある一定時間経過後にスイッチング素子のゲート電圧を所定のオン電圧に変更してもよい。図３において、制御部５０の遅延時間生成回路６１は、スイッチング素子Ｑ１のオンへの遷移時に予め定めた時間が経過すると出力レベルが反転し、ハイ／ロー判定部６０において、予め定めた時間が経過した後に（遅延時間生成回路６１の出力レベルが反転した後に）ゲート電圧Ｖｇを通常のオン電圧に変更する。
【００５９】
また、ターンオフ時にもコンデンサＣ２の電圧（スイッチング素子のドレイン電圧）が所定値に下がるとゲート電圧をオフ電圧（０ボルト）にすることでスイッチング素子をオフさせたが、これに代わり、図３に示した構成を採用することにより、ある一定時間経過後にスイッチング素子のゲート電圧を所定のオフ電圧に変更してもよい。つまり、制御部５０は、スイッチング素子Ｑ１のオフへの遷移時に予め定めた時間が経過した後にゲート電圧Ｖｇを通常のオフ電圧に変更する。
【００６０】
・ＤＣ／ＤＣコンバータは降圧型であったが、図４に示すように昇圧型ＤＣ／ＤＣコンバータでも、図５に示すように極性反転型ＤＣ／ＤＣコンバータでもよい。
図４の昇圧型ＤＣ／ＤＣコンバータにおいて、スイッチング素子Ｑ２、ダイオードＤ２、コイルＬ２を具備し、スイッチング素子Ｑ２、ダイオードＤ２、コイルＬ２のそれぞれの一方端が互いに共通の接続点Ｐ２に接続されている。コンデンサＣ３と、第１の電流検出手段としての第１の電流検出部７０と、第２の電流検出手段としての第２の電流検出部８０を備えている。コンデンサＣ３は一方端が、スイッチング素子Ｑ２、ダイオードＤ２、コイルＬ２のそれぞれの一方端が互いに接続される部位に接続されている。コンデンサＣ３の他端は接地されている。スイッチング素子Ｑ２のオン時には入力電圧端子（Ｖｉｎ）からコイルＬ２、スイッチング素子Ｑ２を経由して電流が流れる。その後のスイッチング素子Ｑ２のオフ時には、電流がコイルＬ２、ダイオードＤ２を経由して流れる。電流検出部７０は抵抗７１と測定部７２にて構成され、電流検出部７０によりスイッチング素子Ｑ２を流れる電流が検出される。電流検出部８０は抵抗８１と測定部８２にて構成され、電流検出部８０によりコイルＬ２を流れる電流が検出される。
【００６１】
図５の極性反転型ＤＣ／ＤＣコンバータにおいて、スイッチング素子Ｑ３、ダイオードＤ３、コイルＬ３を具備し、スイッチング素子Ｑ３、ダイオードＤ３、コイルＬ３のそれぞれの一方端が互いに共通の接続点Ｐ３に接続されている。コンデンサＣ４と、第１の電流検出手段としての第１の電流検出部９０と、第２の電流検出手段としての第２の電流検出部１００を備えている。コンデンサＣ４は一方端が、スイッチング素子Ｑ３、ダイオードＤ３、コイルＬ３のそれぞれの一方端が互いに接続される部位に接続されている。コンデンサＣ４の他端は接地されている。スイッチング素子Ｑ３のオン時には入力電圧端子（Ｖｉｎ）からスイッチング素子Ｑ３、コイルＬ３を経由して電流が流れる。その後のスイッチング素子Ｑ３のオフ時には、電流がダイオードＤ３、コイルＬ３を経由して流れる。このとき、入力電圧と逆極性の出力電圧に変換される。電流検出部９０は抵抗９１と測定部９２にて構成され、電流検出部９０によりスイッチング素子Ｑ３を流れる電流が検出される。電流検出部１００は抵抗１０１と測定部１０２にて構成され、電流検出部１００によりコイルＬ３を流れる電流が検出される。
【００６２】
・スイッチング素子（ＭＯＳＦＥＴのドレイン電極）に追加したコンデンサＣ２は、ＭＯＳＦＥＴやダイオードの寄生容量を使用してもよい。
・スイッチング素子としてＭＯＳＦＥＴを用いたが、バイポーラトランジスタやＩＧＢＴを用いてもよい。
【００６３】
・スイッチング素子を流れる電流やコイルを流れる電流を検出するための電流検出手段は、抵抗を用いて構成したが、ホール素子等を用いて電流を検出してもよい。
・上記実施形態では、スイッチング素子Ｑ１のオンへの遷移時にスイッチング素子Ｑ１を流れる電流ＩｑがコイルＬ１を流れる電流Ｉｃｏにオフセット電流を加算した電流となるようにスイッチング素子Ｑ１のゲート電圧Ｖｇを制御した。また、スイッチング素子Ｑ１のオフへの遷移時にスイッチング素子Ｑ１を流れる電流ＩｑがコイルＬ１を流れる電流Ｉｃｏにオフセット電流を減算した電流となるようにスイッチング素子Ｑ１のゲート電圧を制御した。これに代わり、スイッチング素子のオンへの遷移時にのみ、スイッチング素子Ｑ１を流れる電流ＩｑがコイルＬ１を流れる電流Ｉｃｏにオフセット電流を加算した電流となるようにスイッチング素子Ｑ１のゲート電圧Ｖｇを制御するようにしてもよい。つまり、制御部５０は、少なくともスイッチング素子のオンへの遷移時に第１の電流検出手段により検出されたスイッチング素子を流れる電流が第２の電流検出手段により検出されたコイルを流れる電流にオフセット電流を加算した電流となるように駆動電圧を制御すればよい。
【符号の説明】
【００６４】
１０…ＤＣ／ＤＣコンバータ、３０…第１の電流検出部、４０…第２の電流検出部、５０…制御部、Ｃ２…コンデンサ、Ｄ１…ダイオード、Ｌ１…コイル、Ｑ１…スイッチング素子。
【図１】
2015116017.tif 000003
【図２】
2015116017.tif 000004
【図３】
2015116017.tif 000005
【図４】
2015116017.tif 000006
【図５】
2015116017.tif 000007
【図６】
2015116017.tif 000008
【図７】
2015116017.tif 000009