(57)【要約】【課題】第２機器に信号を分配する必要がない場合、第１チューナ１４Ａに分配する信号レベルを大きくすることができる分配回路を提供する。【解決手段】入力された使用周波数帯域の信号を第１チューナ１４Ａ及び第２チューナ１４Ｂに分配可能な分配回路であって、一端に入力された信号を他端へ伝送する入力線路１３３と、入力線路１３３の他端に接続され、各々が、使用周波数帯域において１／４波長の電気長を有し、入力線路１３３を介して一端に入力された信号を他端へ伝送する第１分岐線路１３１及び第２分岐線路１３２とを備え、第２チューナ１４Ｂに信号を分配する必要がない場合には、第２分岐線路１３２の他端は、使用周波数帯域においてグランドに短絡されている、又は、使用周波数帯域において第１分岐線路１３１の他端に短絡されている。【選択図】図５
2015226303.tif 000002
【特許請求の範囲】
【請求項１】
入力された使用周波数帯域の信号を第１機器及び第２機器に分配可能な分配回路であって、
一端に入力された前記信号を他端へ伝送する入力線路と、
前記入力線路の前記他端に接続され、各々が、前記使用周波数帯域において１／４波長の電気長を有し、前記入力線路を介して一端に入力された信号を他端へ伝送する第１分岐線路及び第２分岐線路とを備え、
前記第２機器に前記信号を分配する必要がない場合には、前記第２分岐線路の前記他端は、前記使用周波数帯域においてグランドに短絡されている、又は、前記使用周波数帯域において前記第１分岐線路の前記他端に短絡されている
分配回路。
【請求項２】
前記第１分岐線路及び前記第２分岐線路は、基板に形成されたマイクロストリップラインである
請求項１に記載の分配回路。
【請求項３】
前記基板には、前記第２分岐線路の前記他端に配置された第２分岐線路電極、及び、当該基板のグランドパターンに配置されたグランド電極が設けられ、
前記第２機器に前記信号を分配する必要がない場合には、前記第２分岐線路の前記他端は、前記使用周波数帯域において、前記第２分岐線電極及び前記グランド電極に実装されたチップ部品を介してグランドに短絡されている
請求項２に記載の分配回路。
【請求項４】
前記基板には、前記第１分岐線路の前記他端、及び、前記第２分岐線路の前記他端のそれぞれに配置され、前記第１分岐線路の前記他端と前記第２分岐線路の前記他端とのアイソレーションを確保するためのチップ抵抗を実装するためのアイソレーション用電極が設けられ、
前記第２機器に前記信号を分配する必要がない場合には、前記チップ抵抗は実装されていない
請求項３に記載の分配回路。
【請求項５】
前記基板には、前記第１分岐線路の前記他端、及び、前記第２分岐線路の前記他端のそれぞれに配置され、前記第１分岐線路の前記他端と前記第２分岐線路の前記他端とのアイソレーションを確保するためのチップ抵抗を実装するためのアイソレーション用電極が設けられ、
前記第２機器に前記信号を分配する必要がない場合には、前記第２分岐線路の前記他端は、前記使用周波数帯域において、前記チップ抵抗を除く前記アイソレーション用電極に実装されたチップ部品を介して前記第１分岐線路の前記他端に短絡されている
請求項２に記載の分配回路。
【請求項６】
前記チップ部品は、０Ωのチップ抵抗である
請求項３〜５のいずれか１項に記載の分配回路。
【請求項７】
前記分配回路は、
前記第２分岐線路の前記他端とグランドとの間に設けられた第１スイッチと、
前記第１分岐線路の前記他端と前記第２分岐線路の前記他端との間に設けられ、前記第１分岐線路の前記他端と前記第２分岐線路の前記他端とのアイソレーションを確保するための抵抗、及び、当該抵抗に直列に接続された第２スイッチと、
前記第１分岐線路の前記他端と前記第２分岐線路の前記他端との間に設けられた第３スイッチとを有し、
前記第２分岐線路の前記他端は、
前記第１スイッチがオン、かつ、前記第２スイッチ及び前記第３スイッチがオフすることにより、前記使用周波数帯域においてグランドに短絡され、
前記第３スイッチがオン、かつ、前記第１スイッチ及び第２スイッチがオフすることにより、前記使用周波数帯域において前記第１分岐線路の前記他端に短絡される
請求項１又は２に記載の分配回路。
【請求項８】
前記分配回路はＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に設けられ、
前記第１スイッチ〜前記第３スイッチの少なくとも１つは、前記ＩＣに設けられ、かつ、印加されるバイアス電圧に応じてオン及びオフするダイオードである
請求項７に記載の分配回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された使用周波数帯域の信号を第１機器及び第２機器に分配可能な分配回路に関する。
【背景技術】
【０００２】
入力された信号を第１機器及び第２機器に分配する分配回路では、例えば、第２機器に信号を分配する必要がない場合、分配回路と第２機器との間に設けられたスイッチを非導通とすることにより、第２機器への信号の分配を行わない構成が提案されている。
【０００３】
しかしながら、このような構成では、スイッチの状況によって、分配回路の第２機器側の出力インピーダンスが変動する虞がある。よって、第１機器に入力される信号レベルが変動する虞がある。このような信号レベルの変動は、第１機器の受信障害を引き起こす虞がある。
【０００４】
そこで、スイッチによって分配回路と第２機器とが非導通になっている場合には、分配回路の第２機器側の出力に終端回路を接続する構成が提案されている（例えば、特許文献１参照）。
【０００５】
このような構成により、分配回路の第２機器側の出力インピーダンスは、スイッチによって当該分配回路に第２機器が接続されている場合と、接続されていない場合とで、変動しにくくなる。よって、第１機器に入力される信号レベルも、当該分配回路に第２機器が接続されている場合と、接続されていない場合とで、変動しにくくなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５８−１２４３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような構成では、第２機器が接続されない場合であっても、分配回路から第２機器側へ分配された電力は終端回路によって消費される。よって、当該場合であっても、第１機器へ分配する（出力する）信号レベルを大きくすることは困難である。
【０００８】
本発明は、上記問題を解決するためになされたものであり、第２機器に信号を分配する必要がない場合、第１機器に分配する信号レベルを大きくすることができる分配回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一態様に係る分配回路は、入力された使用周波数帯域の信号を第１機器及び第２機器に分配可能な分配回路であって、一端に入力された前記信号を他端へ伝送する入力線路と、前記入力線路の前記他端に接続され、各々が、前記使用周波数帯域において１／４波長の電気長を有し、前記入力線路を介して一端に入力された信号を他端へ伝送する第１分岐線路及び第２分岐線路とを備え、前記第２機器に前記信号を分配する必要がない場合には、前記第２分岐線路の前記他端は、前記使用周波数帯域においてグランドに短絡されている、又は、前記使用周波数帯域において前記第１分岐線路の前記他端に短絡されている。
【００１０】
このように、本態様では、第２分岐線路の他端が、使用周波数帯域においてグランドに短絡されている、又は、第１分岐線路の他端に接続されている。これにより、第２機器に信号を分配する必要がない場合、第１機器に分配する信号レベルを大きくすることができる。よって、当該場合第１分岐線路の他端に接続される機器（例えば、チューナ等）の受信感度が向上する。
【００１１】
具体的には、第２分岐線路の他端が使用周波数帯域においてグランドに短絡されている場合、使用周波数帯域において、第１分岐線路の他端から出力される出力信号の通過ロスを低減できる。また、当該場合、さらに、第１分岐線路の他端から出力される出力信号における、使用周波数帯域の高調波を抑制できる。
【００１２】
また、第２分岐線路の他端が第１分岐線路の他端に接続されている場合も同様に、当該通過ロスを低減できる。また、当該場合、さらに、使用周波数帯域を含む広帯域において、当該通過ロスを低減できる。
【００１３】
例えば、前記第１分岐線路及び前記第２分岐線路は、基板に形成されたマイクロストリップラインであってもよい。
【００１４】
これにより、第１分岐線路及び第２分岐線路が基板の表層に設けられているので、第２機器に信号を分配する必要がない場合には、第２分岐線路の他端とグランド又は第１分岐線路の他端とをジャンパー等の短絡部材を用いることにより、容易に短絡することができる。
【００１５】
また、前記基板には、前記第２分岐線路の前記他端に配置された第２分岐線路電極、及び、当該基板のグランドパターンに配置されたグランド電極が設けられ、前記第２機器に前記信号を分配する必要がない場合には、前記第２分岐線路の前記他端は、前記使用周波数帯域において、前記第２分岐線電極及び前記グランド電極に実装されたチップ部品を介してグランドに短絡されていもよい。
【００１６】
これにより、チップ部品を実装するという簡易な工程によって、第２分岐線路の他端を、使用周波数帯域においてグランドに短絡することができる。
【００１７】
また、前記基板には、前記第１分岐線路の前記他端、及び、前記第２分岐線路の前記他端のそれぞれに配置され、前記第１分岐線路の前記他端と前記第２分岐線路の前記他端とのアイソレーションを確保するためのチップ抵抗を実装するためのアイソレーション用電極が設けられ、前記第２機器に前記信号を分配する必要がない場合には、前記チップ抵抗は実装されていなくてもよい。
【００１８】
これにより、第２機器に信号を分配する必要がない場合であっても、第２機器に信号を分配する必要がある場合と同一の基板を用いて、第２分岐線路の他端を、使用周波数帯域においてグランドに短絡することができる。
【００１９】
また、前記基板には、前記第１分岐線路の前記他端、及び、前記第２分岐線路の前記他端のそれぞれに配置され、前記第１分岐線路の前記他端と前記第２分岐線路の前記他端とのアイソレーションを確保するためのチップ抵抗を実装するためのアイソレーション用電極が設けられ、前記第２機器に前記信号を分配する必要がない場合には、前記第２分岐線路の前記他端は、前記使用周波数帯域において、前記チップ抵抗を除く前記アイソレーション用電極に実装されたチップ部品を介して前記第１分岐線路の前記他端に短絡されていてもよい。
【００２０】
これにより、チップ部品を実装するという簡易な工程によって、第２分岐線路の他端を、使用周波数帯域において第１分岐線路の他端に短絡することができる。さらに、第２機器に信号を分配する必要がない場合であっても、第２機器に信号を分配する必要がある場合と同一の基板を用いて、第２分岐線路の他端を、使用周波数帯域において第１分岐線路の他端に短絡することができる。
【００２１】
また、前記チップ部品は、０Ωのチップ抵抗であってもよい。
【００２２】
また、前記分配回路は、前記第２分岐線路の前記他端とグランドとの間に設けられた第１スイッチと、前記第１分岐線路の前記他端と前記第２分岐線路の前記他端との間に設けられ、前記第１分岐線路の前記他端と前記第２分岐線路の前記他端とのアイソレーションを確保するための抵抗、及び、当該抵抗に直列に接続された第２スイッチと、前記第１分岐線路の前記他端と前記第２分岐線路の前記他端との間に設けられた第３スイッチとを有し、前記第２分岐線路の前記他端は、前記第１スイッチがオン、かつ、前記第２スイッチ及び前記第３スイッチがオフすることにより、前記使用周波数帯域においてグランドに短絡され、前記第３スイッチがオン、かつ、前記第１スイッチ及び第２スイッチがオフすることにより、前記使用周波数帯域において前記第１分岐線路の前記他端に短絡されていてもよい。
【００２３】
また、前記分配回路はＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に設けられ、前記第１スイッチ〜前記第３スイッチの少なくとも１つは、前記ＩＣに設けられ、かつ、印加されるバイアス電圧に応じてオン及びオフするダイオードであってもよい。
【００２４】
これにより、分配回路を小型化できる。
【発明の効果】
【００２５】
本発明によると、第２機器に信号を分配する必要がない場合、第１機器に分配する信号レベルを大きくすることができる。
【図面の簡単な説明】
【００２６】
【図１】比較例に係る分配回路の構成を示す回路図である。
【図２】比較例に係る分配回路の特性を示すグラフである。
【図３】比較例に係る分配回路に生じる問題の一例について説明するための図である。
【図４】比較例に係る分配回路に生じる問題の他の一例について説明するための図である。
【図５】実施の形態１に係る分配回路が搭載されるテレビの外観を示す斜視図である。
【図６】実施の形態１に係る分配回路を備える受信モジュールの構成を示すブロック図である。
【図７】実施の形態１に係る分配回路の構成を示す回路図である。
【図８】使用周波数帯域における、実施の形態１に係る分配回路の特性を示すグラフである。
【図９】使用周波数帯域を含む広帯域における、実施の形態１に係る分配回路の特性を示すグラフである。
【図１０】実施の形態１及び比較例における基板パターンを示すパターン配線図である。
【図１１】比較例に係る分配回路における部品の実装レイアウトを示すレイアウト図である。
【図１２】実施の形態１に係る分配回路における部品の実装レイアウトを示すレイアウト図である。
【図１３】実施の形態２に係る分配回路の構成を示す回路図である。
【図１４】使用周波数帯域を含む広帯域における、実施の形態２に係る分配回路の特性を示すグラフである。
【図１５】実施の形態２に係る分配回路における部品の実装レイアウトを示すレイアウト図である。
【図１６】実施の形態３に係る分配回路の構成を示す回路図である。
【図１７】実施の形態３に係る分配回路において、第２チューナに信号を分配する必要がない場合の一例を示す回路図である。
【図１８】実施の形態３に係る分配回路において、第２チューナに信号を分配する必要がない場合の他の一例を示す回路図である。
【図１９】実施の形態３の変形例に係る分配回路の構成を示す回路図である。
【図２０】比較例に係る、３分配の分配回路の構成を示す回路図である。
【図２１】３分配可能な分配回路に対して本発明を適用した場合の構成示す回路図である。
【図２２】他の実施の形態に係る分配回路の構成を示す回路図である。
【発明を実施するための形態】
【００２７】
（本発明に至った経緯）
まず、実施の形態を説明する前に、本発明者が鋭意検討の結果に本発明に至った経緯について、比較例に係る分配回路について、図１〜図４を用いて説明する。図１は、比較例に係る分配回路９１３の構成を示す回路図であり、図２は、比較例に係る分配回路の特性を示すグラフである。また、図３及び図４は、比較例に係る分配回路に生じる問題の一例について説明するための図である。
【００２８】
近年、チューナ回路のＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）化が進むと共に、２番組同時録画（所謂、Ｗ録）、及び、サーバ等、Ｄｉｇｉｔａｌ放送受信機のマルチ化の需要が増えており、そこで使用される受信モジュールもチューナＩＣを２台搭載したＤｕａｌ  Ｔｕｎｅｒ、３台搭載したＴｒｉｐｌｅ  Ｔｕｎｅｒというような、マルチ化が進んでいる。これら受信モジュール内では図１に示すような分配回路９１３を使用して複数のチューナＩＣへ信号を分配している。
【００２９】
分配回路９１３は、受信信号を第１出力ポート及び第２出力ポートに分配する回路であり、第１分岐線路１３１及び第２分岐線路１３２と、アイソレーション抵抗Ｒ１とを備える。
【００３０】
第１分岐線路１３１及び第２分岐線路１３２は、受信信号の波長（λ）の１／４の長さを有する伝送線路である。このような伝送線路は、受信モジュール等の放送受信回路においては、通常、特性インピーダンス７５Ωで設計される（通信系では特性インピーダンス５０Ωで設計される）。また、伝送線路は、衛星放送受信用チューナに用いられる受信モジュールにおいては、通常、衛星放送の受信帯域（約１〜約２ＧＨｚ）内の適当な周波数、例えば中心となる約１．５ＧＨｚ付近に合わせてλが設定されている。
【００３１】
アイソレーション抵抗Ｒ１は、第１出力ポートと第２出力ポートとの間のアイソレーション確保用の抵抗であり、数十〜数百Ωの間で当該アイソレーションが最大となるように調整されている。
【００３２】
このような構成により、比較例に係る分配回路９１３は、図２に示すような特性を有する。同図には、入力―第１出力ポート間、及び、入力―第２出力ポート間の通過ロスと、第１出力ポート−第２出力ポート間のアイソレーションが示されている。
【００３３】
ここで、分配回路９１３中を伝わる際に失われる電力を表す通過ロスの絶対値は出来るだけ小さく、また、出力間（第１出力ポート−第２出力ポート間）で干渉しあう信号は、なるべく抑圧されている（つまり、アイソレーションの絶対値が大きい）ことが望ましい。具体的には、通過ロスは理想的な分配回路で３ｄＢ（２分配することで入力された信号の電力が半分になったことを示す）であるが、通常は３〜５ｄＢ程度取れていればよく、アイソレーションは−１５ｄＢ程度は取れていることが望ましい。
【００３４】
ところで、このような受信モジュールに使用されるチューナの個数は、種々の状況によって変動する場合がある。例えば、受信モジュールを、日本、米国及びヨーロッパ等の各地域の仕様に対応可能に設計した場合、日本向けに出荷する受信モジュールでは、米国及びヨーロッパの仕様のみに対応するチューナを使用する必要が無くなる場合がある。
【００３５】
「チューナを使用する必要がない」とは、例えば、各地域の仕様に対応可能に設計された受信モジュールから、米国及びヨーロッパの仕様のみに対応するチューナが取り外されること、または、当該受信モジュールにおいて、米国及びヨーロッパの仕様のみに対応するチューナの機能が停止されることを示す。
【００３６】
このように、複数のチューナに信号を分配可能に設計された分配回路において、種々の状況によって、少なくとも１つのチューナに信号を分配する必要がなくなる場合がある。この場合、次のような問題が生じる虞がある。
【００３７】
すなわち、例えば、図３に示すように、入力された信号を第１チューナ１４Ａ及び第２チューナ１４Ｂに分配可能な分配回路９１３では、第２チューナ１４Ｂが使用されない場合、第２チューナ１４Ｂが使用される場合と比較して、分配回路９１３の第２チューナ１４Ｂ側の出力インピーダンスが変動する虞がある。よって、第２チューナ１４Ｂが使用される場合と使用されない場合とでは、第１チューナ１４Ａに入力される信号レベルが変動する虞がある。このような信号レベルの変動は、第１チューナ１４Ａの受信障害を引き起こすという問題がある。
【００３８】
そこで、図４に示すように、第２チューナ１４Ｂが使用されない場合、分配回路９１３Ａの第２チューナ１４Ｂ側の出力にダミー負荷Ｒ９１を接続する構成が考えられる。このような構成により、第２チューナ１４Ｂが使用されない場合であっても、第２チューナ１４Ｂが使用される場合と比較して、分配回路９１３の第２チューナ１４Ｂ側の出力インピーダンスの変動を抑制することができる。よって、第２チューナ１４Ｂの使用状況が変わった場合であっても、第１チューナ１４Ａの受信障害を抑制することができる。
【００３９】
しかしながら、このような構成では、第２チューナ１４Ｂが使用されない場合であっても、分配回路９１３Ａから第２チューナ１４Ｂ側へ分配された電力がダミー負荷Ｒ９１によって消費されてしまうので無駄になる。言い換えると、第２チューナ１４Ｂが使用されない場合であっても、第１チューナ１４Ａへ分配する信号レベルを大きくすることは困難である。
【００４０】
そこで、本発明者は、この無駄になる電力を第１チューナ１４Ａ側に振り向けることが出来れば、第１チューナ１４Ａの入力信号レベルが振り向けられた電力分高くなるため、第１チューナ１４Ａの受信感度アップ、及び、第１チューナ１４Ａ内部での増幅に使用する電力の削減等の効果を得られると考え、本発明を創作するに至った。
【００４１】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００４２】
（実施の形態１）
以下、本発明の実施の形態１について、詳細に説明する。
【００４３】
［１−１．構成］
［テレビ］
まず、本実施の形態に係る分配回路が搭載されるテレビについて、図５を用いて説明する。図５は、実施の形態１に係る分配回路が搭載されるテレビの外観を示す斜視図である。同図に示すテレビ１は、放送局から送信されたデジタル放送の電波を受信して、当該テレビ放送の映像を表示するとともに、当該テレビ放送の音声を出力する。
【００４４】
［受信モジュール］
このようなテレビ１は、Ｄｉｇｉｔａｌ放送受信機のマルチ化の需要に対応するため、図６に示すような、複数のチューナが搭載された受信モジュールを備える。図６は、実施の形態１に係る分配回路を備える受信モジュールの構成を示すブロック図である。同図に示すように、受信モジュール１０は、例えば、３つのチューナ（第１チューナ１４Ａ、第２チューナ１４Ｂ、第３チューナ１４Ｃ）が搭載されたＴｒｉｐｌｅ  Ｔｕｎｅｒの構成を有する。
【００４５】
受信モジュール１０は、例えば、放送局から送信されるデジタル放送（地上デジタル放送、ＢＳデジタル放送、ＣＳデジタル放送など）の信号を受信する。この受信モジュール１０は、同図に示すように、アンテナＩｎｐｕｔから入力された信号を、受信モジュール１０内の３つのチューナＩＣ（第１チューナ１４Ａ、第２チューナ１４Ｂ、第３チューナ１４Ｃ）へ分配するとともに、アンテナＯｕｔｐｕｔから他の受信機器へ信号を分配提供するＬｏｏｐ  Ｔｈｒｏｕｇｈ機能を有する。これらの信号分配は、分配回路１３Ａ〜１３Ｃによって行われる。
【００４６】
具体的には、受信モジュール１０は、所望の周波数帯域の信号を抽出するフィルタ１１と、抽出された信号を増幅するアンプ１２と、第１チューナ１４Ａ、第２チューナ１４Ｂ及び第３チューナ１４Ｃと、アンプ１２で増幅された信号を第１チューナ１４Ａ、第２チューナ１４Ｂ、第３チューナ１４Ｃ及びアンテナＯｕｔｐｕｔに分配する分配回路１３Ａ〜１３Ｃとを備える。
【００４７】
このように、受信モジュール１０は、分配回路１３Ａ〜１３Ｃを用いて複数のチューナ（第１チューナ１４Ａ、第２チューナ１４Ｂ及び第３チューナ１４Ｃ）へ信号を分配することにより、デジタル放送のマルチ受信を実現している。
【００４８】
［分配回路］
ここで、上述したように、受信モジュール１０に使用されるチューナの個数は、種々の状況によって変動する虞がある。例えば、受信モジュール１０が、日本、米国及びヨーロッパ等の仕様に対応して設計されている場合、米国及びヨーロッパ向けに出荷する場合には、全てのチューナ（第１チューナ１４Ａ、第２チューナ１４Ｂ及び第３チューナ１４Ｃ）を使用する必要があるが、日本向けに出荷する場合には、米国及びヨーロッパの仕様のみに対応するチューナ（例えば、第２チューナ１４Ｂ）を使用する必要が無くなる。
【００４９】
このとき、分配回路１３Ａ〜１３Ｃに接続される機器（本実施の形態では、第１チューナ１４Ａ、第２チューナ１４Ｂ及び第３チューナ１４Ｃ）の使用状態によらず、分配回路１３Ａ〜１３Ｃの構成を図３の比較例に示した構成とすると、上述したように、使用されない機器（本実施の形態では、第２チューナ１４Ｂ）がある場合、使用している機器（本実施の形態では、第１チューナ１４Ａ及び第３チューナ１４Ｃ）の受信障害を引き起こす虞がある。また、分配回路１３Ａ〜１３Ｃに接続される機器の使用状態によらず、分配回路１３Ａ〜１３Ｃの構成を図４の比較例に示した構成とすると、上述したように、使用されない機器へ分配された電力が無駄になる虞がある。
【００５０】
そこで、本実施の形態に係る分配回路１３Ａ〜１３Ｃの各々は、入力された信号を分配可能な分配回路であって、分配する必要がある場合には図１の分配回路９１３のように構成され、分配する必要がない場合には、後述するように一方の分岐線路の出力端をグランドに短絡するように構成される。
【００５１】
以下、本実施の形態では、第２チューナ１４Ｂが使用されない場合を例に説明する。つまり、分配回路１３Ａ、１３Ｃは、入力された信号を分配する必要があるため、図１に示す分配回路９１３と同様に構成されている。これに対し、分配回路１３Ｂは、入力された信号を第２チューナ１４Ｂに分配する必要がないため、第２チューナ１４Ｂへ分配されていれば無駄になる電力を第１チューナ１４Ａへ振り向けることができるように構成されている。この分配回路１３Ｂの構成の詳細については、後述する。
【００５２】
なお、分配回路１３Ｂも、第２チューナ１４Ｂが使用される場合には、分配回路１３Ａ、１３Ｃと同様に、図１の分配回路９１３のように構成されていればよい。これにより、分配回路１３Ｂは、第２チューナ１４Ｂに信号を分配する必要がある場合には、第１チューナ１４Ａ及び第２チューナ１４Ｂに対して信号を分配することができる。つまり、このような場合、受信モジュール１０は、全てのチューナ（第１チューナ１４Ａ、第２チューナ１４Ｂ及び第３チューナ１４Ｃ）に対して、信号を分配することができる。
【００５３】
＜i．回路構成＞
以下、分配回路１３Ｂが第２チューナ１４Ｂに信号を分配する必要がない場合の構成について、図７を用いて具体的に説明する。図７は、本実施の形態に係る分配回路１３Ｂの構成を示す回路図である。
【００５４】
同図に示す分配回路１３Ｂは、図１に示した分配回路９１３と比較して、第２分岐線路１３２の第２チューナ１４Ｂ側の端がグランドに短絡されている点が異なる。
【００５５】
具体的には、分配回路１３Ｂは、入力された使用周波数帯域の信号を第１機器（本実施の形態では第１チューナ１４Ａ）及び第２機器（本実施の形態では第２チューナ１４Ｂ）に分配可能な分配回路である。つまり、分配回路１３Ｂは、分配回路９１３と同様に、使用周波数帯域において１／４波長の電気長を有し、入力線路１３３を介して一端（以下、入力端と記載する場合あり）に入力された信号を他端（以下、出力端と記載する場合あり）へ伝送する第１分岐線路１３１及び第２分岐線路１３２を備える。
【００５６】
これにより、使用周波数帯域において、第１分岐線路１３１と第２分岐線路１３２との分岐点から見て、第２分岐線路１３２側のインピーダンスは無限大となる。よって、分配回路１３Ｂに入力された使用周波数帯域の信号は、当該分岐点において、第２分岐線路１３２より第１分岐線路１３１へ流れやすくなる。つまり、分配回路１３Ｂは、比較例に係る分配回路９１３Ａと比較して、第２分岐線路１３２の出力端が使用周波数帯域においてグランドに短絡されていることにより、第１チューナ１４Ａへ分配する電力を増加させることができる。
【００５７】
また、分配回路１３Ｂは、図１に示した分配回路９１３と比較して、アイソレーション抵抗Ｒ１を備えない点が異なる。
【００５８】
＜ii．特性＞
次に、このように構成された分配回路１３Ｂの特性について、図８及び図９を用いて説明する。図８は、使用周波数帯域における、実施の形態１に係る分配回路１３Ｂの特性を示すグラフであり、図９は、使用周波数帯域を含む広帯域における、実施の形態１に係る分配回路１３Ｂの特性を示すグラフである。なお、これらの図には、図１に示した分配回路９１３の特性についても、当該分配回路９１３の第１出力ポートに第１チューナ１４Ａが接続されている場合に想定される特性を、比較例として図示している。
【００５９】
図８及び図９に示すように、比較例に係る分配回路９１３は、周波数に関わらず、分配回路９１３の入力端から第１チューナ１４Ａまでの通過ロスが３ｄＢ以上となっている。つまり、分配回路１３Ｂの代わりに分配回路９１３を用いた受信モジュールでは、第２チューナ（第２機器）に信号を分配する必要がない場合であっても、第１チューナ（第１機器）に対しては、当該分配回路９１３に入力された信号の電力のうち、半分以下の電力しか伝送することができない。
【００６０】
これに対して、図８に示すように、本実施の形態に係る分配回路１３Ｂは、使用周波数帯域において、分配回路１３Ｂの入力端から第１チューナ１４Ａまでの通過ロスが１ｄＢ以下となっている。つまり、分配回路１３Ｂを用いた受信モジュール１０では、第２チューナ１４Ｂ（第２機器）に信号を分配する必要がない場合には、使用周波数帯域において、第１チューナ１４Ａに対して極めて低い通過ロスで信号を伝送することができる。
【００６１】
言い換えると、分配回路１３Ｂは、分配回路９１３と比較して、第２チューナ１４Ｂに信号を分配する必要がない場合、使用周波数帯域において、第２チューナ１４Ｂに分配するはずであった信号を第１チューナ１４Ａに振り向けることができる。よって、使用周波数帯域において、第１分岐線路１３１の出力端から出力される出力信号の損失を低減できる。
【００６２】
これにより、分配回路１３Ｂは、第２チューナ１４Ｂに信号を分配する必要がない場合、使用周波数帯域において、第１チューナ１４Ａの受信感度を向上させることができる。また、当該場合、使用周波数帯域において、第１チューナ１４Ａ内部での増幅に使用される電力を削減することができる。
【００６３】
さらに、図９に示すように、本実施の形態に係る分配回路１３Ｂは、高調波帯域において、分配回路１３Ｂの入力端から第１チューナ１４Ａまでの通過ロスが大きくなっている。特に、使用周波数帯域の約２倍の周波数帯域である約３．０〜４．５ＧＨｚの周波数帯域においては、当該通過ロスが５ｄＢ以上となっている。つまり、本実施の形態に係る分配回路１３Ｂでは、第１チューナ１４Ａに伝送される高調波帯域の信号を抑制できることがわかる。
【００６４】
このように、本実施の形態に係る分配回路１３Ｂは、比較例に係る分配回路９１３と比較して、第２チューナ１４Ｂに信号を分配する必要がない場合には、使用周波数帯域の信号を低ロスで第１チューナ１４Ａに伝送することができ、さらに、高調波信号等に代表される、使用周波数帯域外の不要な信号を抑制することができる。
【００６５】
＜iii．レイアウト＞
次に、本実施の形態に係る分配回路１３Ｂの基板パターン及び部品の実装レイアウトについて、比較例に係る分配回路９１３の基板パターン及び部品の実装レイアウトについても述べながら、図１０〜図１２を用いて説明する。図１０は、本実施の形態及び比較例における基板パターンを示すパターン配線図であり、図１１は、比較例に係る分配回路９１３における部品の実装レイアウトを示すレイアウト図であり、図１２は、実施の形態１に係る分配回路１３Ｂにおける部品の実装レイアウトを示すレイアウト図である。
【００６６】
これらの図に示すように、本実施の形態に係る分配回路１３Ｂと比較例に係る分配回路９１３とは、同一の基板１３０を用いることができる。よって、受信モジュール１０に使用されるチューナの個数が、種々の状況によって変動する場合であっても、分配回路の基板として複数種類の基板を設計及び製造する必要がなくなる。
【００６７】
まず、基板１３０の構成について説明する。
【００６８】
図１０に示すように、第１分岐線路１３１及び第２分岐線路１３２は、例えば、基板１３０に形成されたマイクロストリップ線路である。この第１分岐線路１３１及び第２分岐線路１３２の各々は、上述したように、使用周波数帯域において、波長（λ）の１／４の長さを有する。具体的には、第１分岐線路１３１及び第２分岐線路１３２の各々は、使用周波数帯域に含まれるいずれかの周波数において、波長の１／４の電気長を有する。
【００６９】
また、基板１３０には、分配回路１３Ｂに入力された使用周波数帯域の信号を、第１分岐線路１３１及び第２分岐線路１３２に伝送する入力線路１３３も形成されている。
【００７０】
さらに、基板１３０には、第１分岐線路１３１の出力端、及び、第２分岐線路１３２の出力端のそれぞれに配置され、アイソレーション抵抗Ｒ１を実装するためのランドＬ１１、Ｌ１２（いずれもアイソレーション用電極）が設けられている。
【００７１】
また、さらに、基板１３０には、第１分岐線路１３１の出力端に配置されたランドＬ２１、及び、グランドパターン（図中のＧＮＤパターン）に配置されたＬ２２と、第２分岐線路１３２の出力端に配置されたランドＬ３１、及び、グランドパターン（図中のＧＮＤパターン）に配置されたＬ３２とが設けられている。
【００７２】
比較例に係る分配回路９１３では、図１１に示すように、ランドＬ１１とランドＬ１２とに、アイソレーション抵抗Ｒ１のチップ部品が実装されている。
【００７３】
なお、分配回路９１３は、当該分配回路９１３と当該分配回路９１３によって分配された信号が入力される第１機器及び第２機器とのマッチングを取るために、コンデンサ及びインダクタ等を含む整合回路を備えてもよい。このような整合回路を構成するチップ部品（チップコンデンサ及びチップインダクタ等）は、ランドＬ２１、Ｌ２２、Ｌ３１、Ｌ３２に実装されていてもよい。
【００７４】
このように構成された比較例に係る分配回路９１３に対して、本実施の形態に係る分配回路１３Ｂでは、上述の基板１３０を用いて、第２分岐線路１３２の出力端をグランドに短絡する。
【００７５】
具体的には、図１２に示すように、第２分岐線路１３２の出力端は、ランドＬ３１（第２分岐線路電極）及びＬ３２（グランド電極）に実装されたチップ部品１３５を介してグランドに短絡されている。ここで、このチップ部品１３５は、例えば、０Ωのチップ抵抗である。
【００７６】
さらに、本実施の形態に係る分配回路１３Ｂにおいて、ランドＬ１１（アイソレーション用電極）及びランドＬ１２（アイソレーション用電極）には、第１分岐線路１３１の出力端と第２分岐線路１３２の出力端とのアイソレーションを確保するためのアイソレーション抵抗Ｒ１は実装されていない。具体的には、ランドＬ１１、Ｌ１２は、チップ部品が未実装となっている。
【００７７】
このように、本実施の形態に係る分配回路１３Ｂは、比較例に係る分配回路９１３と同一の基板１３０を用いて、ランドＬ３１（第２分岐線路電極）及びＬ３２（グランド電極）に０Ωのチップ抵抗であるチップ部品１３５を実装することにより、上述の図７の構成を実現することができる。
【００７８】
すなわち、分配回路１３Ｂは、第２チューナ１４Ｂが使用される場合には、ランドＬ１１とランドＬ１２とに、アイソレーション抵抗Ｒ１のチップ部品を実装することにより、第２チューナ１４Ｂに対して信号を分配することができる。一方、第２チューナ１４Ｂが使用されない場合には、ランドＬ１１とランドＬ１２とに、アイソレーション抵抗Ｒ１のチップ部品を実装せずに、ランドＬ３１とランドＬ３２とに、０Ωのチップ抵抗であるチップ部品１３５を実装することにより、上述したような効果を奏することができる。つまり、分配回路１３Ｂは、第２チューナ１４Ｂに信号を分配する必要がない場合には、使用周波数帯域の信号を低ロスで第１チューナ１４Ａに伝送することができ、さらに、高調波信号等に代表される、使用周波数帯域外の不要な信号を抑制するという効果を奏することができる。
【００７９】
［１−２．効果等］
以上のように、本実施の形態では、分配回路１３Ａ〜１３Ｃは、一端に入力された信号を出力端へ伝送する入力線路１３３と、入力線路１３３の出力端に接続され、各々が、使用周波数帯域において１／４波長の電気長を有し、入力線路１３３を介して一端に入力された信号を出力端へ伝送する第１分岐線路１３１及び第２分岐線路１３２とを備える。ここで、分配回路１３Ｂは、第２チューナ１４Ｂに信号を分配する必要がない場合、第２分岐線路１３２の出力端が使用周波数帯域においてグランドに短絡されている。
【００８０】
これにより、分配回路１３Ｂは、第２チューナ１４Ｂに信号を分配する必要がない場合、第１チューナ１４Ａに分配する信号レベルを大きくすることができる。よって、当該場合第１分岐線路１３１の出力端に接続される第１チューナ１４Ａの受信感度が向上する。
【００８１】
具体的には、第２分岐線路１３２の出力端が使用周波数帯域においてグランドに短絡されている場合、使用周波数帯域において、第１分岐線路１３１の出力端から出力される出力信号の通過ロスを低減できる。また、当該場合、さらに、第１分岐線路１３１の出力端から出力される出力信号における、使用周波数帯域の高調波を抑制できる。
【００８２】
ここで、例えば、第１分岐線路１３１及び第２分岐線路１３２は、基板１３０に形成されたマイクロストリップラインである。
【００８３】
これにより、第１分岐線路１３１及び第２分岐線路１３２が基板１３０の表層に設けられているので、第２チューナ１４Ｂに信号を分配する必要がない場合には、第２分岐線路１３２の出力端とグランド又は第１分岐線路１３１の出力端とをジャンパー等の短絡部材によって容易に短絡することができる。
【００８４】
また、第２分岐線路１３２の出力端に配置されたランドＬ３１（第２分岐線路電極）、及び、基板１３０のグランドパターンに配置されたランドＬ３２（グランド電極）が設けられ、第２チューナ１４Ｂに信号を分配する必要がない場合には、第２分岐線路１３２の出力端は、使用周波数帯域において、ランドＬ３１（第２分岐線路電極）及び３２（グランド電極）に実装されたチップ部品１３５を介してグランドに短絡されている。
【００８５】
これにより、チップ部品１３５を実装するという簡易な工程によって、第２分岐線路１３２の出力端を、使用周波数帯域においてグランドに短絡することができる。
【００８６】
また、基板１３０には、第１分岐線路１３１の出力端、及び、第２分岐線路１３２の出力端のそれぞれに配置され、第１分岐線路１３１の出力端と第２分岐線路１３２の出力端とのアイソレーションを確保するためのアイソレーション抵抗Ｒ１であるチップ部品を実装するためのランドＬ１１、Ｌ１２（いずれもアイソレーション用電極）が設けられ、第２チューナ１４Ｂに信号を分配する必要がない場合には、アイソレーション抵抗Ｒ１は実装されていない。
【００８７】
これにより、本実施の形態に係る分配回路１３Ｂは、比較例に係る分配回路９１３と同一の基板１３０を用いて、第２分岐線路１３２の出力端を、使用周波数帯域においてグランドに短絡することができる。すなわち、第２チューナ１４Ｂに信号を分配する必要がない場合であっても、分配する必要がある場合と同一の基板１３０を用いて、第２分岐線路１３２の出力端を、使用周波数帯域においてグランドに短絡することができる。
【００８８】
（実施の形態２）
次に、本発明の実施の形態２について、実施の形態１と異なる点を中心に説明する。
【００８９】
［２−１．構成］
［分配回路］
本実施の形態に係る分配回路は、実施の形態１に係る分配回路１３Ｂと比較して、第２チューナ１４Ｂ（第２機器）に信号を分配する必要がない場合には、第２分岐線路１３２の出力端が、使用周波数帯域において第１分岐線路１３１の出力端に短絡されている点が異なる。
【００９０】
＜i．回路構成＞
まず、本実施の形態に係る分配回路が第２チューナ１４Ｂに信号を分配する必要がない場合の構成について、図１３を用いて具体的に説明する。図１３は、本実施の形態に係る分配回路２３Ｂの構成を示す回路図である。
【００９１】
同図に示すように、本実施の形態に係る分配回路２３Ｂでは、第２分岐線路１３２の第２チューナ１４Ｂ側の端が第１分岐線路１３１の第２チューナ１４Ｂ側の端に短絡されている。
【００９２】
＜ii．特性＞
次に、このように構成された分配回路２３Ｂの特性について、図１４を用いて説明する。図１４は、使用周波数帯域を含む広帯域における、実施の形態２に係る分配回路２３Ｂの特性を示すグラフである。
【００９３】
上述したように、比較例に係る分配回路９１３は、周波数に関わらず、分配回路９１３の入力端から第１チューナ１４Ａまでの通過ロスが３ｄＢ以上となっている。つまり、分配回路２３Ｂの代わりに分配回路９１３を用いた受信モジュールでは、第２チューナ１４Ｂ（第２機器）に信号を分配する必要がない場合であっても、第１チューナ１４Ａ（第１機器）に対しては、当該分配回路９１３に入力された信号の電力のうち、半分以下の電力しか伝送することができない。
【００９４】
これに対して、図１４に示すように、本実施の形態に係る分配回路２３Ｂは、使用周波数帯域及び高調波帯域のいずれにおいても、分配回路２３Ｂの入力端から第１チューナ１４Ａまでの通過ロスが１ｄＢ以下となっている。つまり、本実施の形態に係る分配回路２３Ｂでは、使用周波数帯域を含む広帯域において、当該通過ロスを低減できる。よって、本実施の形態に係る分配回路２３Ｂは、第２分岐線路１３２に接続された第２チューナ１４Ｂ（第２機器）に信号を分配する必要がない場合には、第１分岐線路１３１に接続された第１チューナ１４Ａに極めて低い通過ロスで信号を伝送できる。
【００９５】
言い換えると、本実施の形態に係る分配回路２３Ｂは、第２チューナ１４Ｂに信号を分配する必要がない場合、使用周波数帯域を含む広帯域において、第２チューナ１４Ｂに分配するはずであった信号を第１チューナ１４Ａに振り向けることができる。よって、広帯域において、第１分岐線路１３１の出力端から出力される出力信号の損失を低減できる。よって、分配回路２３Ｂが第２チューナ１４Ｂに信号を分配する必要がない場合、広帯域において、第１チューナ１４Ａの受信感度を向上させることができる。また、当該場合、広帯域において、第１チューナ１４Ａ内部での増幅に使用される電力を削減することができる。
【００９６】
＜iii．レイアウト＞
次に、本実施の形態に係る分配回路２３Ｂの部品の実装レイアウトについて、図１５を用いて説明する。図１５は、図１０に示す基板パターンに部品を実装した実装レイアウトを示すレイアウト図である。
【００９７】
ここで、本実施の形態に係る分配回路２３Ｂで用いられる基板１３０は、比較例に係る分配回路９１３及び実施の形態１に係る分配回路１３Ｂに用いられる基板１３０と同一であり、チップ部品が実装されているランドが異なる。つまり、基板１３０には、第１分岐線路１３１の出力端に配置されたランドＬ１１（アイソレーション用電極）、Ｌ２１と、第２分岐線路１３２の出力端に配置されたランドＬ１２（アイソレーション用電極）、Ｌ３１（第２分岐線路電極）と、グランドパターン（図中のＧＮＤパターン）に配置されたランドＬ２２、Ｌ３２（グランド電極）とが設けられている。
【００９８】
本実施の形態に係る分配回路２３Ｂは、このように構成された基板１３０を用いて、第２分岐線路１３２の出力端を、第１分岐線路１３１の出力端に短絡する。具体的には、図１５に示すように、第２分岐線路１３２の出力端は、使用周波数帯域において、ランドＬ１１（アイソレーション用電極）及びランドＬ１２（アイソレーション用電極）に実装されたチップ部品２３５を介して第１分岐線路１３１の出力端に短絡されている。ここで、チップ部品２３５は、第１分岐線路１３１の出力端と第２分岐線路１３２の出力端とのアイソレーションを確保するためのアイソレーション抵抗Ｒ１以外のチップ部品であり、例えば、０Ωのチップ抵抗である。
【００９９】
このように、本実施の形態に係る分配回路２３Ｂと比較例に係る分配回路９１３とは、同一の基板１３０を用いて実現することができる。
【０１００】
すなわち、分配回路２３Ｂは、第２チューナ１４Ｂが使用される場合には、ランドＬ１１とランドＬ１２とに、アイソレーション抵抗Ｒ１のチップ部品を実装することにより、第２チューナ１４Ｂに対して信号を分配することができる。一方、第２チューナ１４Ｂが使用されない場合には、ランドＬ１１とランドＬ１２とに、アイソレーション抵抗Ｒ１のチップ部品を実装せずに、０Ωのチップ抵抗であるチップ部品２３５を実装することにより、上述したような効果を奏することができる。つまり、分配回路２３Ｂは、第２チューナ１４Ｂに信号を分配する必要がない場合には、使用周波数帯域を含む広帯域において、低ロスで第１チューナ１４Ａに信号を伝送することができる。
【０１０１】
つまり、受信モジュール１０に使用されるチューナの個数が、種々の状況によって変動する場合であっても、分配回路２３Ｂの基板１３０を共通化することができる。
【０１０２】
［２−２．効果等］
以上のように、本実施の形態に係る分配回路２３Ｂは、第２チューナ１４Ｂに信号を分配する必要がない場合には、第２分岐線路１３２の出力端が、使用周波数帯域において第１分岐線路１３１の出力端に短絡されている。
【０１０３】
これにより、実施の形態１と同様の効果を奏する。すなわち、第２チューナ１４Ｂに信号を分配する必要がない場合、第１チューナ１４Ａに分配する信号レベルを大きくすることができる。よって、当該場合、第１分岐線路１３１の出力端に接続される第１チューナ１４Ａの受信感度が向上する。また、実施の形態１と比較して、さらに、使用周波数帯域を含む広帯域において、第１分岐線路１３１の出力から出力される出力信号の通過ロスを低減できる。
【０１０４】
また、第２チューナ１４Ｂに信号を分配する必要がない場合には、第２分岐線路１３２の出力端は、使用周波数帯域において、ランドＬ１１（アイソレーション用電極）及びランドＬ１２（アイソレーション用電極）に実装されたチップ部品２３５を介して第１分岐線路１３１の出力端に短絡されている。
【０１０５】
これにより、本実施の形態では、チップ部品２３５を実装するという簡易な工程によって、第２分岐線路１３２の出力端を、使用周波数帯域において第１分岐線路１３１の出力端に短絡することができる。さらに、本実施の形態に係る分配回路２３Ｂは、比較例に係る分配回路９１３と同一の基板１３０を用いて、第２分岐線路１３２の出力端を、使用周波数帯域において第１分岐線路１３１の出力端に短絡することができる。すなわち、第２チューナ１４Ｂに信号を分配する必要がない場合であっても、分配する必要がある場合と同一の基板１３０を用いて、第２分岐線路１３２の出力端を、使用周波数帯域において第１分岐線路１３１の出力端に短絡することができる。
【０１０６】
（実施の形態３）
次に、本発明の実施の形態３について、実施の形態１及び２と異なる点を中心に、図１６〜図１８を用いて説明する。図１６〜図１８は、本実施の形態に係る分配回路３３Ｂの構成を示す回路図であり、図１６は、第２チューナ１４Ｂに信号を分配する必要がある場合の回路の状態を示し、図１７及び図１８は、第２チューナ１４Ｂに信号を分配する必要がない場合の回路の状態を示す。
【０１０７】
［３−１．構成］
［分配回路］
上記実施の形態１では、第２チューナ１４Ｂに信号を分配する必要がない場合、第２分岐線路１３２の出力端を０Ωのチップ部品１３５を介してグランドに短絡した。また、上記実施の形態２では、第２チューナ１４Ｂに信号を分配する必要がない場合、第２分岐線路１３２の出力端を０Ωのチップ部品２３５（チップ抵抗）を介して第１分岐線路１３１の出力端に短絡した。
【０１０８】
これに対して、本実施の形態に係る分配回路３３Ｂは、図１６〜図１８に示すように、第２分岐線路１３２の出力端とグランドとの間に設けられたスイッチＳＷ４（第１スイッチ）と、第２分岐線路１３２の出力端と第１分岐線路１３１の出力端との間に設けられたアイソレーション抵抗Ｒ１、及び、当該アイソレーション抵抗Ｒ１に直列に設けられたスイッチＳＷ２（第２スイッチ）と、第２分岐線路１３２の出力端と第１分岐線路１３１の出力端との間に設けられたスイッチＳＷ５（第３スイッチ）とを備える。この分配回路３３Ｂは、これらスイッチＳＷ４、ＳＷ２、ＳＷ５をオン及びオフすることにより、第２チューナ１４Ｂに信号を分配する必要がない場合、第２分岐線路１３２の出力端をグランドに短絡する、又は、第１分岐線路１３１の出力端に短絡する。
【０１０９】
また、分配回路３３Ｂは、さらに、第１分岐線路１３１出力端とグランドとの間に、設けられたスイッチＳＷ１と、第１分岐線路１３１出力端と第１チューナ１４Ａとの間に設けられたスイッチＳＷ６と、第２分岐線路１３２とアイソレーション抵抗Ｒ１との間に設けられたスイッチＳＷ３と、第２分岐線路１３２と第２チューナ１４Ｂとの間に設けられたスイッチＳＷ７とを備える。
【０１１０】
＜i．第２チューナに信号を分配する必要がある場合＞
まず、分配回路３３Ｂが第２チューナ１４Ｂに信号を分配する必要がある場合における当該分配回路３３Ｂの状態について説明する。
【０１１１】
この場合、分配回路３３Ｂは、図１６のように、スイッチＳＷ２、ＳＷ３、ＳＷ６、ＳＷ７をオン、スイッチＳＷ１、ＳＷ４、ＳＷ５をオフとすることにより、比較例に係る分配回路９１３と同じ状態を実現する。
【０１１２】
これにより、図１６に示す分配回路３３Ｂは、入力された信号を第１チューナ１４Ａ及び第２チューナ１４Ｂに分配することができる。
【０１１３】
＜ii．第２チューナに信号を分配する必要がない場合＞
次に、分配回路３３Ｂが第２チューナ１４Ｂに信号を分配する必要がない場合における当該分配回路３３Ｂの状態について説明する。
【０１１４】
この場合、分配回路３３Ｂは、図１７のように、スイッチＳＷ４、ＳＷ６、ＳＷ７をオン、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ５をオフとすることにより、実施の形態１に係る分配回路１３Ｂと同じ状態を実現する。よって、図１７に示す分配回路３３Ｂは、実施の形態１と同様の効果を奏する。
【０１１５】
なお、分配回路３３Ｂが第２チューナ１４Ｂに信号を分配する必要がない場合、分配回路３３Ｂは、図１８のように、スイッチＳＷ５、ＳＷ６をオン、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ７をオフとしてもよい。これにより、分配回路３３Ｂは、実施の形態２に係る分配回路２３Ｂと同じ状態を実現する。よって、図１８に示す分配回路３３Ｂは、実施の形態２と同様の効果を奏する。
【０１１６】
［３−２．効果等］
以上のように、本実施の形態に係る分配回路３３Ｂにおいて、第２分岐線路１３２の出力端は、スイッチＳＷ４（第１スイッチ）がオン、かつ、スイッチＳＷ２（第２スイッチ）及びスイッチＳＷ５（第３スイッチ）がオフすることにより、使用周波数帯域においてグランドに短絡される。また、第２分岐線路の出力端は、スイッチＳＷ５（第３スイッチ）がオン、かつ、スイッチＳＷ４（第１スイッチ）及びスイッチＳＷ２（第２スイッチ）がオフすることにより、使用周波数帯域において第１分岐線路１３１の出力端に短絡される。
【０１１７】
これにより、分配回路３３Ｂは、第２チューナ１４Ｂに信号を分配する必要があるか否かに応じて、スイッチＳＷ２、ＳＷ４、ＳＷ５をオン及びオフすることにより、実施の形態１又は実施の形態２と同様の効果を奏することができる。すなわち、第２チューナ１４Ｂに信号を分配する必要がない場合、第１チューナ１４Ａに分配する信号レベルを大きくすることができる。
【０１１８】
なお、第２チューナ１４Ｂに信号を分配する必要がない場合、アイソレーション抵抗Ｒ１の両端を第１分岐線路１３１及び第２分岐線路１３２から切り離す必要はなく、アイソレーション抵抗Ｒ１の一端が第１分岐線路１３１又は第２分岐線路１３２から切り離されていればよい。例えば、分配回路はスイッチＳＷ３を備えていなくてもよく、図１９に示すような分配回路４３Ｂの構成であってもよい。図１９は、本実施の形態の変形例に係る分配回路の構成を示す回路図である。
【０１１９】
このように構成された分配回路４３Ｂであっても、スイッチＳＷ２、ＳＷ４、ＳＷ５をオン及びオフすることにより、実施の形態３に係る分配回路３３Ｂと同様の効果を奏する。
【０１２０】
また、各スイッチＳＷ１〜ＳＷ７の少なくとも１つは、印加されるバイアス電圧に応じてオン及びオフするダイオード（例えば、ＰＩＮダイオード等）であってもよい。つまり、分配回路３３Ｂ、第１チューナ１４Ａ及び第２チューナ１４Ｂは、１つのＩＣで実現され、各スイッチＳＷ１〜ＳＷ７は、当該ＩＣ内に設けられ、バイアス電圧に応じてオン及びオフするダイオードであってもよい。
【０１２１】
これにより、分配回路１３Ｂを小型化できる。
【０１２２】
なお、各スイッチＳＷ１〜ＳＷ７の当該少なくとも１つは、このようなダイオードに代わり、ＩＣに設けられ、かつ、印加されるバイアス電圧に応じてオン及びオフするトランジスタ又はＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であってもよい。このようなＦＥＴとしては、例えば、ＭＥＳＦＥＴ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いてもよい。
【０１２３】
また、分配回路３３Ｂ、第１チューナ１４Ａ及び第２チューナ１４Ｂは、別々のＩＣで実現されていてもよい。
【０１２４】
（他の実施の形態）
以上、本発明の実施の形態に係る分配回路について説明したが、本発明は、これら実施の形態に限定されるものではない。
【０１２５】
例えば、第２分岐線路１３２の出力端は、高周波的にグランド又は第１分岐線路１３１の出力端に短絡されていればよい。具体的には、第２分岐線路１３２の出力端は、使用周波数帯域において、グランド又は第１分岐線路１３１の出力端に短絡されていればよい。
【０１２６】
ここで、「使用周波数帯域において短絡されている」とは、分配回路１３Ｂが信号を分配する対象である機器（本実施の形態では第１チューナ１４Ａ及び第２チューナ１４Ｂ）の使用周波数帯域に含まれるいずれかの周波数においてインピーダンスが実質的にゼロになることを意味する。よって、例えば、第２分岐線路１３２の出力端は、当該周波数においてインピーダンスが実質的にゼロになるような容量のコンデンサを介して、グランド又は第１分岐線路１３１の出力端に接続されていてもよい。つまり、上記説明におけるチップ部品１３５、２３５に代わり、使用周波数帯域においてインピーダンスが実質的にゼロになるようなチップコンデンサを用いてもよい。
【０１２７】
また、第１分岐線路１３１及び第２分岐線路１３２は、配線層が基板の表層に設けられたマイクロストリップ線路に限らず、配線層が基板の内層に設けられたストリップ線路であってもよい。
【０１２８】
また、例えば、上記説明では、入力された信号を第１機器及び第２機器に分配可能な２分配の分配回路の構成について説明したが、本発明は、入力された信号を３以上の機器に分配可能な分配回路にも適用できる。
【０１２９】
図２０は、比較例に係る、３分配の分配回路の構成を示す回路図である。同図に示す分配回路９５３は、３つの分岐線路（第１分岐線路１３１、第２分岐線路１３２、及び、第３分岐線路９３３）と、各分岐線路（第１分岐線路１３１、第２分岐線路１３２、及び、第３分岐線路９３３）の出力端の間に設けられた抵抗Ｒ５１〜Ｒ５３とを備える。
【０１３０】
このように構成された３分配可能な分配回路においても、図２１のように構成することにより、上記説明と同様の効果を奏する。図２１は、３分配可能な分配回路に対して本発明を適用した場合の構成示す回路図である。
【０１３１】
同図に示すように、第１チューナ１４Ａ〜第３チューナ１４Ｃに３分配可能な分配回路５３において、第３チューナ１４Ｃに信号を分配する必要がない場合には、第３チューナ１４Ｃに信号を分配するための第３分岐線路９３３の出力端を、他の分岐線路（第１分岐線路１３１及び第２分岐線路１３２）のいずれか（図２１では第２分岐線路１３２）の出力端に短絡する。これにより、第２分岐線路１３２の出力端から出力される出力信号の通過ロスを低減できる。なお、当該場合には、第３分岐線路９３３の出力端を、使用周波数帯域において、グランドに短絡してもよい。
【０１３２】
また、例えば、上記実施の形態１では、第１分岐線路１３１の出力端と第２分岐線路１３２の出力端との間に回路素子は設けていなかったが、これに限らない。例えば、第１分岐線路１３１の出力端と第２分岐線路１３２の出力端との間に、分配回路１３Ｂと第１チューナ１４Ａとのマッチングを取るための回路素子が設けられていてもよい。
【０１３３】
また、例えば、第２チューナ１４Ｂに信号を分配する必要がない場合には、図２２に示すように、第２分岐線路１３２と第２チューナ１４Ｂとの間を非導通にしてもよい。図２２は、他の実施の形態に係る分配回路の構成を示す回路図である。このような構成であっても、上記実施の形態１と同様の効果を奏する。
【０１３４】
また、上記説明では、分配回路１３Ｂが第２チューナ１４Ｂに信号を分配する必要がない場合について説明したが、第１チューナ１４Ａに信号を分配する必要がなく、第２チューナ１４Ｂに分配する必要がある場合についても、上述の構成を反転させればよい。すなわち、第１分岐線路１３１の出力端を、使用周波数帯域において、グランド又は第２分岐線路１３２の出力端に短絡すればよい。また、このような構成は、実施の形態３におけるスイッチＳＷ１〜７をオン及びオフすることにより実現されてもよい。
【０１３５】
さらに、上記実施の形態をそれぞれ組み合わせるとしてもよい。
【産業上の利用可能性】
【０１３６】
本発明は、複数のチューナＩＣを備えることが可能なチューナモジュール等の受信モジュールに適用できる。
【符号の説明】
【０１３７】
１０  受信モジュール
１１  フィルタ
１２  アンプ
１３Ａ、１３Ｂ、１３Ｃ、２３Ｂ、３３Ｂ、４３Ｂ、５３、９１３、９１３Ａ、９５３  分配回路
１４Ａ  第１チューナ
１４Ｂ  第２チューナ
１４Ｃ  第３チューナ
１３０  基板
１３１  第１分岐線路
１３２  第２分岐線路
１３３  入力線路
１３５、２３５  チップ部品
９３３  第３分岐線路
Ｌ１１、Ｌ１２、Ｌ２１、Ｌ２２、Ｌ３１、Ｌ３２  ランド
Ｒ１  アイソレーション抵抗
Ｒ５１〜Ｒ５３  抵抗
Ｒ９１  ダミー負荷
ＳＷ１〜ＳＷ７  スイッチ
【図１】
2015226303.tif 000003
【図２】
2015226303.tif 000004
【図３】
2015226303.tif 000005
【図４】
2015226303.tif 000006
【図５】
2015226303.tif 000007
【図６】
2015226303.tif 000008
【図７】
2015226303.tif 000009
【図８】
2015226303.tif 000010
【図９】
2015226303.tif 000011
【図１０】
2015226303.tif 000012
【図１１】
2015226303.tif 000013
【図１２】
2015226303.tif 000014
【図１３】
2015226303.tif 000015
【図１４】
2015226303.tif 000016
【図１５】
2015226303.tif 000017
【図１６】
2015226303.tif 000018
【図１７】
2015226303.tif 000019
【図１８】
2015226303.tif 000020
【図１９】
2015226303.tif 000021
【図２０】
2015226303.tif 000022
【図２１】
2015226303.tif 000023
【図２２】
2015226303.tif 000024