(57)【要約】【課題】小型化の要請を満たしつつ、外来電磁波に対する耐性を向上し得るプリント回路板を提供する。【解決手段】プリント配線板１８と、プリント配線板上に実装された複数のリードを有する半導体装置２６と、プリント配線板上に実装され、半導体装置の複数のリード７〜１５に対向して配置された導電部材２とを有し、導電部材とリードとが対向している箇所における導電部材とリードとの間の距離Ａは、複数のリード間の距離Ｂより小さい。【選択図】図１
2015128109.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線板と、プリント配線板上に実装された複数のリードを有する半導体装置と、前記プリント配線板上に実装され、前記半導体装置の複数のリードに対向して配置された導電部材とを有し、
前記導電部材と前記リードとが対向している箇所における前記導電部材と前記リードとの間の距離は、前記複数のリード間の距離より小さいことを特徴とするプリント回路板。
【請求項２】
前記半導体装置には前記リードのそれぞれと接続された半導体チップが内蔵されており、前記半導体チップはパッケージ部材で封止されており、前記複数のリードは前記パッケージ部材を貫いて外部に露出しており、
前記導電部材は、前記リードのうちの前記パッケージ部材の外側に位置している部分であるアウターリード部に少なくとも対向していることを特徴とする請求項１記載のプリント回路板。
【請求項３】
前記導電部材は、前記リードのうちの前記パッケージ部材の内側に位置している部分であるインナーリード部に更に対向していることを特徴とする請求項２記載のプリント回路板。
【請求項４】
前記インナーリード部と前記導電部材とが対向している箇所における前記インナーリード部と前記導電部材との間の距離は、前記複数のリード間の距離より小さいことを特徴とする請求項３記載のプリント回路板。
【請求項５】
前記導電部材を覆う誘電体を更に有することを特徴とする請求項１乃至４のいずれか１項に記載のプリント回路板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線板に複数のリード端子を有する半導体装置を実装したプリント回路板の、ノイズ対策に関するものである。
【背景技術】
【０００２】
近年、デジタルカメラや携帯電話等の画像を取得する電子機器では、ＣＭＯＳセンサ等の固体撮像素子が用いられている。固体撮像素子の光電変換部から素子の外部または内部にあるＡＤ（アナログ／デジタル）変換部までの間においては、画像情報をアナログ信号で伝送している。
【０００３】
電子機器外に存在する電波塔から送信される放送波やトランシーバから送信される通信波等の外来電磁波により、このアナログ信号を伝送する配線にノイズが誘起されることがある。アナログ信号を伝送する配線へのノイズの誘起は、画像乱れの発生を招く。このような画像乱れ発生のリスクを減らすために、外来電磁波に対する耐性を向上することが求められている。
【０００４】
外来電磁波に対する耐性を向上するためには、差動伝送線路をアナログ信号の伝送に用いることが有効である。差動対称性が良好な差動伝送線路であれば、外来電磁波によるノイズをキャンセルすることができる。
【０００５】
良好な差動対称性を有する差動伝送線路の構成として、各々の差動信号用リード対に対して、差動信号用リード対の両側にグラウンド用リードや電源用リードを設けることが提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１５５１７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら近年、電子機器の小型化にともない、多数の差動伝送線路を狭い範囲に設けることが必要となってきている。そのため、特許文献１にように多数の差動伝送線路の各々の両側にグラウンド用のリード端子や電源用のリード端子を設けると、配線数の大幅な増加となり小型化の要求を満足することができない。
【０００８】
本発明の目的は、小型化の要請を満たしつつ、外来電磁波に対する耐性を向上し得るプリント回路板を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、プリント配線板と、プリント配線板上に実装された複数のリードを有する半導体装置と、前記プリント配線板上に実装され、前記半導体装置の複数のリードに対向して配置された導電部材とを有し、前記導電部材と前記リードとが対向している箇所における前記導電部材と前記リードとの間の距離は、前記複数のリード間の距離より小さいことを特徴とするプリント回路板が提供される。
【発明の効果】
【００１０】
本発明によれば、半導体装置の複数のリードに対向する導電部材が設けられており、導電部材とリードとの間の距離が、複数のリード間の距離より小さくなっている。導電部材が各々のリードに密に結合しているため、差動伝送線路を構成するリード対において良好な差動対称性を得ることができる。このため、グラウンド用リードまたは電源用リードの数を増やすことなく、外来電磁波に対する耐性を向上することができ、画像乱れ発生のリスク等を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態による半導体装置の実装構造を示す斜視図である。
【図２】第１実施形態による半導体装置の実装構造を示す上面図である。
【図３】図２の点線Ｙの部分における断面図である。
【図４】第１実施形態において用いられるノイズ抑制素子の斜視図である。
【図５】第１実施形態において用いられるノイズ抑制素子の断面図である。
【図６】図１の点線Ｘの部分における容量結合の状態を示す図である。
【図７】第２実施形態による半導体装置の実装構造を示す斜視図である。
【図８】第２実施形態による半導体装置の実装構造を示す上面図である。
【図９】図８の点線Ｙの部分における断面図である。
【図１０】第２実施形態において用いられるノイズ抑制素子の斜視図である。
【図１１】第２実施形態において用いられるノイズ抑制素子の断面図である。
【図１２】実施例１、実施例２及び比較例におけるノイズ電圧レベルを示すグラフである。
【図１３】実施例１と実施例２の比較例に対するノイズ低減率を示すグラフである。
【図１４】比較例による半導体装置の実装構造を示す斜視図である。
【図１５】比較例による半導体装置の実装構造を示す上面図である。
【図１６】図１５の点線Ｙの部分における断面図である。
【発明を実施するための形態】
【００１２】
［第１実施形態］
本発明の第１実施形態による半導体装置の実装構造について図１乃至図６を用いて説明する。図１は、本実施形態による半導体装置の実装構造を示す斜視図である。図２は、本実施形態による半導体装置の実装構造を示す上面図である。図３は、図２の点線Ｙの部分における断面図である。
【００１３】
プリント配線板１８上、即ち、プリント配線板上には、半導体装置２６が実装されている。プリント配線板１８としては、例えばプリント回路板が用いられている。半導体装置２６は、半導体チップ４と、半導体チップ４を封入するパッケージ部材２７とを有している。複数のリード７〜１５はパッケージ部材２７を貫いて配置され、ワイヤボンディングにより半導体チップ４と接続されている。パッケージ部材２７は、樹脂またはアルミナ等の絶縁部材により形成されている。半導体チップ４をパッケージ部材２７に搭載し、不図示の他のパッケージ部材等を用いて封止を行うことにより、半導体装置２６が構成されている。パッケージ部材２７は、例えば平板状の底板２７ａと、底板２７ａと一体に形成された枠状の壁部２７ｂとを有している。壁部２７ｂは、底板２７ａの周縁部に位置している。パッケージ部材２７のうちの周縁部を除く部分は、凹部となっている。パッケージ部材２７の凹部上には、半導体チップ４が搭載されている。このように、半導体装置２６には、半導体チップ４が内蔵されており、半導体チップ４は、パッケージ部材２７で封止されている。
【００１４】
導電性を有する複数のリード７〜１５が、パッケージ部材２７の壁部２７ｂをそれぞれ貫くように配されている。即ち、複数のリード７〜１５は、パッケージ部材２７を貫いて外部に露出している。リード７〜１５は、リード部とも称される。これら複数のリード７〜１５は、互いに並行している。リード７〜１５は、パッケージ部材２７の内側から外側に突出し、パッケージ部材２７の縁部から離間した箇所において下方に折れ曲がっている。パッケージ部材２７の縁部から離間した箇所において下方に折れ曲がったリード７〜１５は、プリント配線板１８に達する箇所においてプリント配線板１８の表面に沿うように更に折れ曲がっており、パッケージ部材２７から遠ざかる方向に延在している。このように、リード７〜１５の形状は、ガルウィング状となっている。リード７〜１５のうちのパッケージ部材２７の外側に位置している部分は、アウターリード部と称される。リード７〜１５のうちのアウターリード部１６を除く部分は、インナーリード部と称される。なお、リード７〜１５のうちのパッケージ部材６の内側に位置している部分を、インナーリードと称する場合もある。半導体チップ４、後述するボンディングワイヤ６及びインナーリード部１７は、パッケージ部材２７により封止されている。
【００１５】
リード７は、グラウンド電位に接続されるリードであり、グラウンド用リードとも称される。グラウンド用リード７のうちのインナーリード部１７は、金やアルミニウム等の導電性のボンディングワイヤ６を介して、半導体チップ４上に形成された非図示のグラウンド電極に接続されている。
【００１６】
リード８〜１５は、差動伝送線路を構成するものであり、差動信号用リード８〜１５とも称される。差動信号用リード８〜１５のうちのインナーリード部１７は、ボンディングワイヤ６を介して、半導体チップ４上に形成された非図示の差動信号電極にそれぞれ接続されている。
【００１７】
グラウンド用リード７のアウターリード部１６は、プリント配線板１８上に形成された非図示のグラウンド配線パターンに接続されている。差動信号用リード８〜１５の各々のアウターリード部１６は、プリント配線板１８上に形成された非図示の差動信号配線パターンにそれぞれ接続されている。
【００１８】
本実施形態では、リード７〜１５の形状がガルウィング状である場合を例に説明しているが、リード７〜１５の形状は、ガルウィング状に限定されるものではなく、例えばＬ字状であってもよい。また、プリント配線板１８は、リジッドなプリント配線板であってもよく、フレキシブルなプリント配線板であってもよい。
【００１９】
差動信号用リード８〜１５により構成される差動信号用リード対の数は、例えば４対である。差動信号用リード８と差動信号用リード９とが対となって差動信号用リード対を構成している。差動信号用リード１０と差動信号用リード１１とが対となって差動信号用リード対を構成している。差動信号用リード１２と差動信号用リード１３とが対となって差動信号用リード対を構成している。差動信号用リード１４と差動信号用リード１５とが対となって差動信号用リード対を構成している。グラウンド用リード７は差動信号用リード８の隣に位置している。
【００２０】
なお、本実施形態では、差動信号用リード対の数が４対である場合を例に説明しているが、差動信号用リード対の数は４対に限定されるものではなく、適宜設定し得る。
【００２１】
また、本実施形態では、リード７が接地電位に接続されるグラウンド用リードである場合を例に説明しているが、リード７は電源電位に接続される電源用リードであってもよい。
【００２２】
図４は、本実施形態において用いられるノイズ抑制素子の斜視図である。図５は、ノイズ抑制素子の断面図である。なお、ノイズ抑制素子は、ノイズ対策部品、ノイズ抑制部品とも称される。
【００２３】
図４と図５に示すように、ノイズ抑制素子１は、誘電体膜３により被覆された導電部材２により構成されている。導電部材２の材料としては、銅やアルミニウム等の導電性を有する材料が用いられている。誘電体膜３の材料としては、ポリイミドやポリエチレン等の誘電性を有する絶縁材料が用いられている。
【００２４】
ノイズ抑制素子１の導電部材２の形状は、例えば立方体とする。
【００２５】
本実施形態では、ノイズ抑制素子１の導電部材２の形状を立方体としているが、導電部材２の形状は立方体に限定されるものではない。導電部材２の形状は、例えば、シート状であってもよく、円柱であってもよい。
【００２６】
また、ノイズ抑制素子１が弾性を有するものであってもよい。
【００２７】
各々のリード７〜１５のアウターリード部１６は、パッケージ部材２７の外縁から離間した箇所において屈曲している。このため、アウターリード部１６のうちの屈曲した箇所とパッケージ部材２７の外縁との間には間隙が存在している。
【００２８】
図１乃至図３に示すように、アウターリード部１６のうちの屈曲した箇所とパッケージ部材２７の縁部との間の間隙の部分には、図４、図５に示すノイズ抑制素子１が実装されている。ノイズ抑制素子１の長手方向は、パッケージ部材２７の周縁の辺に沿っている。各々のリード７〜１５のアウターリード部１６の屈曲した箇所とパッケージ部材２７の縁部との間の間隙を一括して貫くように、ノイズ抑制素子１が配されている。ノイズ抑制素子１の内部にある導電部材２は、各々のリード７〜１５のアウターリード部１６に対向している。具体的には、導電部材２の上面と側面とがアウターリード部１６に対向している。すなわち、アウターリード部１６のうちのプリント配線板１８と平行になっている部分が、導電部材２の上面と対向している。アウターリード部１６のうちのプリント配線板１８に対して垂直になっている部分が、導電部材２の側面と対向している。アウターリード部１６のうちの導電部材２の側面と対向している部分の寸法は、アウターリード部１６のうちの導電部材２の上面と対向している部分の寸法より大きい。
【００２９】
アウターリード部１６のうちの導電部材２の側面に対向している部分と導電部材２との間の距離Ａは、リード７〜１５間の距離Ｂ、即ち、リード間の距離Ｂより小さくなっている。このため、リード７〜１５と導電部材２とは比較的密に結合している。
【００３０】
本実施形態では、誘電体膜３の表面とアウターリード部１６とが接しており、導電部材２とアウターリード部１６との間が誘電体膜３により埋め尽くされているが、誘電体膜３の表面とアウターリード１６との間に間隙が存在していてもよい。
【００３１】
導電部材２の周囲が誘電体膜３で覆われているため、導電部材２とリード７〜１５とが短絡することはない。
【００３２】
導電部材２は、グラウンドまたは電源電位に対してフローティングであってもよいし、グラウンド又は電源電位に接続されてもよい。
【００３３】
図６は、図１の点線Ｘの部分における容量結合の状態を示す図である。なお、本来は誘導結合の影響もあるが、容量結合と似た傾向を示すため、ここでは容量結合についてのみ説明する。また、図６では、見えやすくするために誘電部材３とリード７〜９とを離して図示している。
【００３４】
差動信号用リード８とグラウンド用リード７との間の距離と、差動信号用リード９とグラウンド用リード７との間の距離とは、互いに異なる。このため、差動信号用リード８とグラウンド用リード７との間の寄生容量１９と、差動信号用リード９とグラウンド用リード７との間の寄生容量２０とは、互いに異なる。
【００３５】
一方、差動信号用リード８と導電部材２との間の距離Ａと、差動信号用リード９と導電部材２との間の距離Ａとは、互いに等しい。このため、差動信号用リード８と導電部材２との間の寄生容量２１と、差動信号用リード９と導電部材２との間の寄生容量２２は、互いに等しい。
【００３６】
また、上述したように、差動信号用リード８，９のアウターリード部１６のうちの導電部材２の側面に対向している部分と導電部材２との間の距離Ａは、リード７〜９間の距離Ｂより小さく設定されている。しかも、上述したように、差動信号用リード８，９と導電部材２との間には、誘電体膜３が存在している。このため、アウターリード部８，９と導電部材２との間の寄生容量２１，２２は、アウターリード８，９とグラウンド用リード７と間の寄生容量１９，２０に対して十分に大きくなる。このため、差動信号用リード８の特性インピーダンスと差動信号用リード９の特性インピーダンスとの差分を小さくすることができる。したがって、差動信号用リード対８、９の差動対称性を良好にすることができ、外来電磁波に対する耐性を向上することができる。なお、他の差動信号用リード１０〜１５についても上記と同様に説明することができる。
【００３７】
このように、本実施形態によれば、半導体装置２６の複数のリード７〜１５に対向するように導電部材２が設けられており、複数のリード７〜１５と導電部材２との間の距離Ａが、複数のリード７〜１５間の距離Ｂより小さくなっている。導電部材２が各々のリード７〜１５に密に結合しているため、差動伝送線路を構成する差動信号用リード対８〜１５において良好な差動対称性を得ることができる。このため、グラウンド用リードや電源用リードの数を増やすことなく、外来電磁波に対する耐性を向上することができ、画像乱れ発生のリスク等を低減することができる。
【００３８】
［第２実施形態］
次に、第２実施形態による半導体装置の実装構造について図７乃至図１１を用いて説明する。図１乃至図６に示す第１実施形態による半導体装置の実装構造と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００３９】
図７は、本実施形態による半導体装置の実装構造を示す斜視図である。図８は、本実施形態による半導体装置の実装構造を示す上面図である。図９は、図８の点線Ｙの部分における断面図である。
【００４０】
図１０は、本実施形態において用いられるノイズ抑制素子の斜視図である。図１１は、本実施形態において用いられるノイズ抑制素子の断面図である。
【００４１】
図１０と図１１に示すように、ノイズ抑制素子２３は、誘電体膜２５で覆われた導電部材２４で構成されている。導電部材２４の材料としては、銅やアルミニウム等の導電性を有する材料が用いられている。誘電体膜２５の材料としては、ポリイミドやポリエチレン等の誘電性を有する絶縁材料が用いられている。ノイズ抑制素子２３の導電部材２４の形状は、例えば立方体とする。
【００４２】
なお、ノイズ抑制素子２３の導電部材２４の形状は、立方体に限定されるものではなく、シート状であってもよく、円柱であってもよい。また、ノイズ抑制素子２３が、弾性を有するものであってもよい。なお、本実施形態において用いられるノイズ抑制素子２３は、図４及び図５を用いて上述したノイズ抑制素子１よりも幅が広い構造となっている。
【００４３】
図７乃至図９に示すように、パッケージ部材２７とプリント配線板１８との間の間隙に、図１０及び図１１に示すノイズ抑制素子２３が実装されている。
【００４４】
リード７〜１５の各々のアウターリード１６の一部が、導電部材２４の側面と対向している。アウターリード１６のうちの導電部材２４の側面に対向している部分と誘電体膜２５の表面とは接している。なお、誘電体膜２５の表面とアウターリード部１６とは接していなくてもよく、誘電体膜２５の表面とアウターリード１６との間に間隙が存在していてもよい。
【００４５】
各々のリード７〜１５における、インナーリード１７及びアウターリード１６の一部が、導電部材２４の上面と対向している。
【００４６】
このように、本実施形態では、リード７〜１５のうちのアウターリード部１６からインナーリード部１７に至るまでの部分が、ノイズ抑制素子２３の導電部材２４に対向している。導電部材２４の側面とアウターリード１６との間の距離Ａは、リード７〜１５間の距離Ｂより短くなっている。
【００４７】
インナーリード部１７の下側にはパッケージ部材２７の底板２７ａが存在しているため、インナーリード部１７及びアウターリード部１６の一部と導電部材２４の上面との間の距離Ｃは、アウターリード部１６と導電部材２４の側面との間の距離Ａより長くなっている。本実施形態では、インナーリード部１７及びアウターリード部１６の一部と導電部材２４の上面との間の距離Ｃは、リード７〜１５間の距離Ｂより短く設定されている。
【００４８】
導電部材２４の表面が誘電体膜２５により覆われているため、導電部材２４と差動信号用リード８〜１５とが短絡することはない。導電部材２４は、グラウンドまたは電源に対してフローティングであってもよいし、導通していてもよい。
【００４９】
上述したように、本実施形態では、リード８〜１５のうちのアウターリード部１６からインナーリード部１７に至るまでの部分が導電部材２４と対向している。このため、本実施形態によれば、差動信号用リード８〜１５と導電部材２４との間の寄生容量をより大きくすることができ、差動信号用リード対８〜１５においてより良好な差動対称性を得ることができる。このため、本実施形態によれば、グラウンド用リードや電源用リードの数を増やすことなく、外来電磁波に対する耐性もより向上することができ、画像乱れ発生のリスクをより低減することができる。
【実施例１】
【００５０】
図１乃至図３に示す第１実施形態による半導体装置の実装構造についての電磁界シミュレーションモデルを作成した。この電磁界シミュレーションモデルにおいては、導電部材２とアウターリード部１６との間の距離Ａを１００μｍとし、リード７〜１５間の距離Ｂを３５０μｍとした。また、誘電体膜３の膜厚を１００μｍとし、誘電体膜３の比誘電率を３．５とした。また、パッケージ部材２７の比誘電率を９．４とした。この電磁界シミュレーションモデルに対して平面波を照射した際に、差動信号用リード対８、９、差動信号用リード対１０、１１、差動信号用リード対１２、１３、及び、差動信号用リード対１４、１５において発生するノイズ電圧レベルを求めた。求められた各々のノイズ電圧レベルは、図１２において黒い棒グラフを用いて示されている。また、後述の比較例の場合に対してのノイズ低減率を求めた。求められた各々のノイズ低減率は、図１３において黒い棒グラフを用いて示されている。なお、平面波の電界方向は図２の点線Ｙに沿った方向とし、平面波の磁界方向は図１の点線Ｘに沿った方向とした。また、平面波の照射レベルを２００Ｖ／ｍとし，平面波の周波数を１４０ＭＨｚとした。
【実施例２】
【００５１】
図７乃至図９に示す第２実施形態による半導体装置の実装構造についての電磁界シミュレーションモデルを作成した。この電磁界シミュレーションモデルにおいては、導電部材２４の側面とアウターリード部１６との間の距離Ａを１００μｍとし、リード７〜１５間の距離Ｂを３５０μｍとし、導電部材２４の上面とインナーリード部１７との間の距離Ｃを３００μｍとした。また、誘電体膜２５の膜厚を１００μｍとし、誘電体膜２５の比誘電率を３．５とした。また、パッケージ部材２７の比誘電率を９．４とした。この電磁界シミュレーションモデルに対して平面波を照射した際に、差動信号用リード対８、９、差動信号用リード対１０、１１、差動信号用リード対１２、１３、及び、差動信号用リード対１４、１５において発生するノイズ電圧レベルを求めた。求められた各々のノイズ電圧レベルは、図１２において白い棒グラフを用いて示されている。また、後述の比較例の場合に対してのノイズ低減率を求めた。求められた各々のノイズ低減率は、図１３において白い棒グラフを用いて示されている。なお、平面波の電界方向は図８の点線Ｙに沿った方向とし、平面波の磁界方向は図７の点線Ｘに沿った方向とした。また、平面波の照射レベルを２００Ｖ／ｍとし、平面波の周波数を１４０ＭＨｚとした。
【００５２】
［比較例］
図１４は、比較例による半導体装置の実装構造を示す斜視図である。図１５は、比較例による半導体装置の実装構造を示す上面図である。図１６は、図１５の点線Ｙの部分における断面図である。樹脂またはアルミナ等の絶縁部材で形成されたパッケージ部材１０５に半導体チップ１０４が搭載されている。グラウンド用リード１０７は、ボンディングワイヤ１０６を介して、半導体チップ１０４に形成された非図示のグラウンド電極に接続されている。差動信号用リード１０８〜１１５は、ボンディングワイヤ１０６を介して、半導体チップ１０４に形成された非図示の差動信号電極にそれぞれ接続されている。また、グラウンド用リード１０７は、プリント配線板１１８上に形成された非図示のグラウンド配線パターンに接続されている。また、差動信号用リード１０８〜１１５は、プリント配線板１１８上に形成された非図示の差動信号配線パターンに接続されている。差動信号用リード１０８〜１１５により構成される差動信号用リード対の数は、４対である。差動信号用リード１０８と差動信号用リード１０９とが対になって差動信号用リード対を構成している。また、差動信号用リード１１０と差動信号用リード１１１とが対になって差動信号用リード対を構成している。差動信号用リード１１２と差動信号用リード１１３とが対になって差動信号用リード対を構成している。差動信号用リード１１４と差動信号用リード１１５が対になって差動信号用リード対を構成している。グラウンド用リード１０７は、差動信号用リード１０８の隣に配置されている。
【００５３】
図１４〜図１６に示す比較例による半導体装置の実装構造についての電磁界シミュレーションモデルを作成した。この電磁界シミュレーションモデルにおいては、リード１０７〜１１５間の距離Ｂを３５０μｍとし、パッケージ部材１０５の比誘電率を９．４とした。この電磁界シミュレーションモデルに対して平面波を照射した際に、差動信号用リード対１０８、１０９、差動信号用リード対１１０、１１１、差動信号用リード対１１２、１１３、及び、差動信号用リード対１１４，１１５において発生するノイズ電圧レベルを求めた。求められたノイズ電圧レベルは、図１２において灰色の棒グラフを用いて示されている。なお、平面波の電界方向は図１５の点線Ｙに沿った方向とし、平面波の磁界方向は図１４の点線Ｘに沿った方向とした。また、平面波の照射レベルを２００Ｖ／ｍとし、平面波の周波数を１４０ＭＨｚとした。
【００５４】
［評価結果］
次に、評価結果について図１２及び図１３を用いて説明する。
【００５５】
差動信号用リード対８，９は、差動信号用リード対８，９の片側に隣接しているグラウンド用リード７により差動対称性が損なわれるため、図１２に示すように、ノイズ電圧レベルが大きくなる傾向がある。
【００５６】
このように差動信号用リード対８，９においてはノイズ電圧レベルが大きくなる傾向があるが、実施例１では、図１３に示すように、ノイズ電圧レベルが比較例に対して３５．４％低減されている。また、他の差動信号用リード対１０〜１５においても、実施例１では、ノイズ電圧レベルが比較例に対して５３．４〜５７．１％低減されている。つまり、実施例１では、グラウンド用リード７の本数を増加することなく、差動信号用リード対８〜１５の外来電磁波に対する耐性が向上している。
【００５７】
実施例２では、図１３に示すように、差動信号用リード対８，９において、ノイズ電圧レベルが比較例に対して６４．３％低減されている。また、他の差動信号用リード対においても、実施例２では、ノイズ電圧レベルが比較例に対して６９．２〜７１．８％低減されている。つまり、実施例２では、グラウンド用リード７の本数を増加することなく、差動信号用リード対８〜１５の外来電磁波に対する耐性が更に向上している。
【符号の説明】
【００５８】
１、２３…ノイズ抑制素子
２、２４…導電部材
３、２５…誘電体膜
４…半導体チップ
６…ボンディングワイヤ
７…グラウンド用リード
８〜１５…差動信号用リード
１６…アウターリード部
１７…インナーリード部
１８…プリント配線板
１９…差動信号用リード８とグラウンド用リード７との間の寄生容量
２０…差動信号用リード９とグラウンド用リード７との間の寄生容量
２１…差動信号用リード８と導電部材２との間の寄生容量
２２…差動信号用リード９と導電部材２との間の寄生容量
２６…半導体装置
２７…パッケージ部材
【図１】
2015128109.tif 000003
【図２】
2015128109.tif 000004
【図３】
2015128109.tif 000005
【図４】
2015128109.tif 000006
【図５】
2015128109.tif 000007
【図６】
2015128109.tif 000008
【図７】
2015128109.tif 000009
【図８】
2015128109.tif 000010
【図９】
2015128109.tif 000011
【図１０】
2015128109.tif 000012
【図１１】
2015128109.tif 000013
【図１２】
2015128109.tif 000014
【図１３】
2015128109.tif 000015
【図１４】
2015128109.tif 000016
【図１５】
2015128109.tif 000017
【図１６】
2015128109.tif 000018