(57)【要約】【課題】半導体素子の集積度を高めつつ、炭化珪素基板と電極との間の接触抵抗を低減可能な炭化珪素半導体装置およびその製造方法を提供する。【解決手段】アルミニウムおよびホウ素の少なくともいずれかを含む雰囲気中において、第３不純物領域１４上におけるバッファ層１７の部分と、第３不純物領域１４の一部とを除去することにより、主面１０ａに連接する側部８ａと、側部８ａと連接する底部８ｂとにより形成される凹部８が形成される。凹部８を形成する工程は、凹部８の底部８ｂと第２不純物領域１３とを繋ぎ、かつ第２不純物領域１３よりも高い不純物濃度を有する第４不純物領域１８を形成する工程を含む。アルミニウムを含み、底部８ｂにおいて第４不純物領域１８と接し、側部１８ａにおいて第３不純物領域１４と接し、かつ主面１０ａにおいて第３不純物領域１４と接しない電極１６が形成される。【選択図】図１
2015204409.tif 000002
【特許請求の範囲】
【請求項１】
主面を有する炭化珪素基板を形成する工程を備え、
前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域とを含み、さらに、
前記炭化珪素基板の前記主面において前記第３不純物領域が露出した開口部を有する絶縁膜を形成する工程と、
前記主面において前記第３不純物領域と接し、かつ前記開口部内において前記絶縁膜に接するバッファ層を形成する工程と、
アルミニウムおよびホウ素の少なくともいずれかを含む雰囲気中において、前記第３不純物領域上における前記バッファ層の部分と、前記第３不純物領域の一部とを除去することにより、前記主面に連接する側部と、前記側部と連接する底部とにより形成される凹部を形成する工程とを備え、
前記凹部を形成する工程は、前記第２導電型を有し、前記凹部の前記底部と前記第２不純物領域とを繋ぎ、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域を形成する工程を含み、さらに、
アルミニウムを含み、前記凹部の前記底部において前記第４不純物領域と接し、前記凹部の前記側部において前記第３不純物領域と接し、かつ前記主面において前記第３不純物領域と接しない電極を形成する工程を備えた、炭化珪素半導体装置の製造方法。
【請求項２】
前記第４不純物領域を形成する工程は、プラズマを用いて行われる、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記電極を合金化するアニール工程をさらに備えた、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記凹部を形成する工程は、ＢＣｌ3およびＣｌ2を含むガスを用いて前記炭化珪素基板を処理する工程を含む、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記凹部を形成する工程は、ＢＣｌ3およびＣｌ2を含むガスを用いて前記炭化珪素基板を処理する工程の後、ＢＣｌ3を含むガスを用いて前記炭化珪素基板を処理する工程を含み、
前記ＢＣｌ3を含むガスを用いて前記炭化珪素基板を処理する工程において、前記第４不純物領域が形成される、請求項４に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第４不純物領域を形成する工程後において、前記第４不純物領域の不純物濃度の最大値は、１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下である、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記第４不純物領域を形成する工程後において、前記主面に対して垂直な方向における、前記第４不純物領域の不純物濃度の最大値を示す位置と、前記最大値の１０分の１の不純物濃度を有する位置との距離は０．１μｍ未満である、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記電極は、ＴｉＡｌＳｉを含む、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記バッファ層は、ＴｉＮを含む、請求項１〜請求項８のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記凹部を形成する工程後において、前記主面に対して垂直な方向における前記凹部の前記側部の高さは、０．１μｍ以上０．３μｍ以下である、請求項１〜請求項９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記凹部を形成する工程後において、前記主面と平行な方向における、前記凹部の前記底部の幅をＷ１（μｍ）とし、前記第４不純物領域の幅をＷ２（μｍ）とした場合、Ｗ２（μｍ）は、Ｗ１−０．２（μｍ）以上Ｗ１＋０．２（μｍ）以下である、請求項１〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１２】
主面に連接する側部と、前記側部と連接する底部とにより形成される凹部が設けられた炭化珪素基板を備え、
前記炭化珪素基板は、第１導電型を有する第１不純物領域と、前記第１不純物領域と接し、かつ前記第１導電型とは異なる第２導電型を有する第２不純物領域と、前記第１導電型を有し、前記第２不純物領域によって前記第１不純物領域から隔てられた第３不純物領域と、前記第２導電型を有し、前記凹部の前記底部と前記第２不純物領域とを繋ぎ、かつ前記第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含み、さらに、
前記主面において前記第３不純物領域と接するバッファ層と、
前記凹部の前記底部において前記第４不純物領域と接し、かつアルミニウムを含む電極とを備え、
前記電極は、前記凹部の前記側部において前記第３不純物領域と接し、かつ前記主面において前記第３不純物領域と接しない、炭化珪素半導体装置。
【請求項１３】
前記第４不純物領域の不純物濃度の最大値は、１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下である、請求項１２に記載の炭化珪素半導体装置。
【請求項１４】
前記主面に対して垂直な方向における、前記第４不純物領域の不純物濃度の最大値を示す位置と、前記最大値の１０分の１の不純物濃度を有する位置との距離は、０．１μｍ未満である、請求項１２または請求項１３に記載の炭化珪素半導体装置。
【請求項１５】
前記電極は、ＴｉＡｌＳｉを含む、請求項１２〜請求項１４のいずれか１項に記載の炭化珪素半導体装置。
【請求項１６】
前記バッファ層は、ＴｉＮを含む、請求項１２〜請求項１５のいずれか１項に記載の炭化珪素半導体装置。
【請求項１７】
前記主面に対して垂直な方向における前記凹部の前記側部の高さは、０．１μｍ以上０．３μｍ以下である、請求項１２〜請求項１６のいずれか１項に記載の炭化珪素半導体装置。
【請求項１８】
前記主面と平行な方向における、前記凹部の前記底部の幅をＷ１（μｍ）とし、前記第４不純物領域の幅をＷ２（μｍ）とした場合、Ｗ２（μｍ）は、Ｗ１−０．２（μｍ）以上Ｗ１＋０．２（μｍ）以下である、請求項１２〜請求項１７のいずれか１項に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置およびその製造方法に関し、特定的には、炭化珪素基板に接する電極が形成された炭化珪素半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
たとえば、特開平８−８２１０号公報（特許文献１）には、炭化珪素基板に対してオーミック接触する電極を備えた炭化珪素半導体素子の製造方法が記載されている。当該炭化珪素半導体素子の製造方法によれば、炭化珪素基板の表面に対してイオン注入が行われた後に、当該表面からイオン注入するイオン種の濃度がピーク値にある深さまで当該表面層が熱酸化される。当該熱酸化によって形成された酸化層が除去された後、露出した表面に金属電極が形成される。これにより、低い接触抵抗を有する電極を炭化珪素基板の表面に形成することができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−８２１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特開平８−８２１０号公報に記載の炭化珪素半導体素子の製造方法によれば、金属電極は炭化珪素基板の主面に接して形成される。半導体素子の集積度を高めていくと、金属電極が炭化珪素基板の主面に接する面積が小さくなるため、電極と炭化珪素基板との接触抵抗が高くなる。つまり、半導体素子の集積度を高めつつ、炭化珪素基板と電極との間の接触抵抗を低減することが困難であった。
【０００６】
本発明の一態様に係る目的は、半導体素子の集積度を高めつつ、炭化珪素基板と電極との間の接触抵抗を低減可能な炭化珪素半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。主面を有する炭化珪素基板が形成される。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域と、第１導電型を有し、第２不純物領域によって第１不純物領域から隔てられた第３不純物領域とを含む。炭化珪素基板の主面において第３不純物領域が露出した開口部を有する絶縁膜が形成される。主面において第３不純物領域と接し、かつ開口部内において絶縁膜に接するバッファ層が形成される。アルミニウムおよびホウ素の少なくともいずれかを含む雰囲気中において、第３不純物領域上におけるバッファ層の部分と、第３不純物領域の一部とを除去することにより、主面に連接する側部と、側部と連接する底部とにより形成される凹部が形成される。凹部を形成する工程は、第２導電型を有し、凹部の底部と第２不純物領域とを繋ぎ、かつ第２不純物領域よりも高い不純物濃度を有する第４不純物領域を形成する工程を含む。アルミニウムを含み、凹部の底部において第４不純物領域と接し、凹部の側部において第３不純物領域と接し、かつ主面において第３不純物領域と接しない電極が形成される。
【０００８】
本発明の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、バッファ層と、電極とを備える。炭化珪素基板には、主面に連接する側部と、側部と連接する底部とにより形成される凹部が設けられている。炭化珪素基板は、第１導電型を有する第１不純物領域と、第１不純物領域と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域と、第１導電型を有し、第２不純物領域によって第１不純物領域から隔てられた第３不純物領域と、第２導電型を有し、凹部の底部と第２不純物領域とを繋ぎ、かつ第２不純物領域よりも高い不純物濃度を有する第４不純物領域とを含む。バッファ層は、主面において第３不純物領域と接する。電極は、凹部の底部において第４不純物領域と接し、かつアルミニウムを含む。電極は、凹部の側部において第３不純物領域と接し、かつ主面において第３不純物領域と接しない。
【発明の効果】
【０００９】
本発明の一態様によれば、半導体素子の集積度を高めつつ、炭化珪素基板と電極との間の接触抵抗を低減可能な炭化珪素半導体装置およびその製造方法を提供することである。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る炭化珪素半導体装置の構造を概略的に示す断面模式図である。
【図２】図１における領域ＩＩの拡大図である。
【図３】図２における方向Ｘに沿ったコンタクト領域の不純物濃度を概略的に示す図である。
【図４】本発明の実施の形態１に係る炭化珪素半導体装置の変形例の構造を概略的に示す断面模式図である。
【図５】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図６】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。
【図７】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。
【図８】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。
【図９】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。
【図１０】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。
【図１１】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第６の工程を概略的に示す断面模式図である。
【図１２】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第７の工程を概略的に示す断面模式図である。
【図１３】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第８の工程を概略的に示す断面模式図である。
【図１４】本発明の実施の形態１に係る炭化珪素半導体装置の製造方法の第９の工程を概略的に示す断面模式図である。
【図１５】本発明の実施の形態２に係る炭化珪素半導体装置の構造を概略的に示す断面模式図である。
【発明を実施するための形態】
【００１１】
［本発明の実施形態の説明］
（１）実施の形態に係る炭化珪素半導体装置１の製造方法は以下の工程を備えている。主面１０ａを有する炭化珪素基板１０が形成される。炭化珪素基板は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域１３と、第１導電型を有し、第２不純物領域１３によって第１不純物領域１２から隔てられた第３不純物領域１４とを含む。炭化珪素基板１０の主面１０ａにおいて第３不純物領域１４が露出した開口部８０を有する絶縁膜２２が形成される。主面１０ａにおいて第３不純物領域１４と接し、かつ開口部８０内において絶縁膜２２に接するバッファ層１７が形成される。アルミニウムおよびホウ素の少なくともいずれかを含む雰囲気中において、第３不純物領域１４上におけるバッファ層１７の部分と、第３不純物領域１４の一部とを除去することにより、主面１０ａに連接する側部８ａと、側部８ａと連接する底部８ｂとにより形成される凹部８が形成される。凹部８を形成する工程は、第２導電型を有し、凹部８の底部８ｂと第２不純物領域１３とを繋ぎ、かつ第２不純物領域１３よりも高い不純物濃度を有する第４不純物領域１８を形成する工程を含む。アルミニウムを含み、凹部８の底部８ｂにおいて第４不純物領域１８と接し、凹部８の側部８ａにおいて第３不純物領域１４と接し、かつ主面１０ａにおいて第３不純物領域１４と接しない電極１６が形成される。
【００１２】
上記（１）に記載の炭化珪素半導体装置の製造方法によれば、凹部８の側部８ａにおいて第３不純物領域１４と接し、かつ主面１０ａにおいて第３不純物領域１４と接しない電極１６が形成される。電極１６と第３不純物領域１４との接触抵抗を低減するためには、電極１６と第３不純物領域１４との接触面積をある程度大きくする必要がある。主面１０ａにおいて電極１６が第３不純物領域１４と接している場合、電極１６と第３不純物領域１４との接触面積を大きくすると、半導体素子の集積度が低くなる。そこで、凹部８の側部８ａにおいて第３不純物領域１４と接し、かつ主面１０ａにおいて第３不純物領域１４と接しないように電極１６を設けることにより、半導体素子の集積度を低減することなく、電極１６と第３不純物領域１４との接触面積を大きくすることができる。結果として、半導体素子の集積度を高めつつ、炭化珪素基板１０の第３不純物領域１４と電極１６との間の接触抵抗を低減することができる。
【００１３】
また上記（１）に記載の炭化珪素半導体装置の製造方法によれば、アルミニウムおよびホウ素の少なくともいずれかを含む雰囲気中において、第３不純物領域１４上におけるバッファ層１７の部分と、第３不純物領域１４の一部とを除去することにより、主面１０ａに連接する側部８ａと、側部８ａと連接する底部８ｂとにより形成される凹部８が形成される。凹部８を形成する工程は、凹部８の底部８ｂと第２不純物領域１３とを繋ぎ、かつ第２不純物領域１３よりも高い不純物濃度を有する第４不純物領域１８を形成する工程を含む。これにより、電極１６が直接接する第４不純物領域１８の部分における不純物濃度を高くすることができる。それゆえ、第４不純物領域１８と、電極１６との間の接触抵抗を効果的に低減することができる。
【００１４】
（２）上記（１）に係る炭化珪素半導体装置１の製造方法において好ましくは、第４不純物領域１８を形成する工程は、プラズマを用いて行われる。これにより、アルミニウムまたはホウ素を効果的に凹部８の底部８ｂに対して導入することができるので、不純物濃度の高い第４不純物領域１８を形成することができる。結果として、電極１６と第４不純物領域１８との間の接触抵抗を低減することができる。
【００１５】
（３）上記（１）または（２）に係る炭化珪素半導体装置１の製造方法において好ましくは、電極１６を合金化するアニール工程をさらに備える。これにより、電極１６の合金化と、第４不純物領域１８が含む不純物の活性化とを同時に行うことができる。
【００１６】
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、凹部８を形成する工程は、ＢＣｌ3およびＣｌ2を含むガスを用いて炭化珪素基板を処理する工程を含む。これにより、炭化珪素基板１０の主面１０ａを効果的にエッチングすることにより、凹部８を形成することができる。
【００１７】
（５）上記（４）に係る炭化珪素半導体装置１の製造方法において好ましくは、凹部８を形成する工程は、ＢＣｌ3およびＣｌ2を含むガスを用いて炭化珪素基板１０を処理する工程の後、ＢＣｌ3を含むガスを用いて炭化珪素基板１０を処理する工程を含む。ＢＣｌ3を含むガスを用いて炭化珪素基板１０を処理する工程において、第４不純物領域１８が形成される。ＢＣｌ3およびＣｌ2を含むガスを用いて炭化珪素基板１０を処理することにより凹部８を形成し、その後ＢＣｌ3を含むガスを用いて炭化珪素基板１０を処理することにより、凹部８の底部８ｂに対してホウ素を導入することができる。結果として、凹部８の底部８ｂに接する第４不純物領域１８の部分のホウ素濃度を高くすることができるので、第４不純物領域１８と電極１６との間の接触抵抗を効果的に低減することができる。
【００１８】
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第４不純物領域１８を形成する工程後において、第４不純物領域１８の不純物濃度の最大値は、１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下である。第４不純物領域１８の不純物濃度の最大値を１×１０19ｃｍ-3以上とすることにより、第４不純物領域１８と電極１６との間の接触抵抗を効果的に低減することができる。また炭化珪素半導体装置１のスイッチング速度を向上することができる。第４不純物領域１８の不純物濃度の最大値を４×１０20ｃｍ-3以下とすることにより、第４不純物領域１８の上面の結晶性が劣化することを抑制することができる。
【００１９】
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、第４不純物領域１８を形成する工程後において、主面１０ａに対して垂直な方向における、第４不純物領域１８の不純物濃度の最大値ａ１を示す位置ｘ１と、最大値ａ１の１０分の１の不純物濃度ａ２を有する位置ｘ２との距離は０．１μｍ未満である。これにより、電極１６と第２不純物領域１３をつなぐまで第４不純物領域１８自体の直列抵抗を小さくすることができ、スイッチング速度を向上することができる。
【００２０】
（８）上記（１）〜（７）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、電極１６は、ＴｉＡｌＳｉを含む。これにより、第１導電型を有する第３不純物領域１４と電極１６との間の接触抵抗と、第２導電型を有する第４不純物領域１８と電極１６との間の接触抵抗との双方を低減することができる。
【００２１】
（９）上記（１）〜（８）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、バッファ層１７は、ＴｉＮを含む。これにより、バッファ層１７と絶縁膜２２との密着性を向上することができる。
【００２２】
（１０）上記（１）〜（９）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、凹部８を形成する工程後において、主面１０ａに対して垂直な方向における凹部８の側部８ａの高さＨは、０．１μｍ以上０．３μｍ以下である。凹部８の側部８ａの高さＨを０．１μｍ以上とすることにより、電極１６と第３不純物領域１４との接触面積を増大することができる。結果として、電極１６と第３不純物領域１４との間の接触抵抗を低減することができる。凹部８の側部８ａの高さＨを０．３μｍ以下とすることにより、凹部８が第３不純物領域１４を貫通することを抑制することができる。
【００２３】
（１１）上記（１）〜（１０）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、凹部８を形成する工程後において、主面１０ａと平行な方向における、凹部８の底部８ｂの幅をＷ１（μｍ）とし、第４不純物領域１８の幅をＷ２（μｍ）とした場合、Ｗ２（μｍ）は、Ｗ１−０．２（μｍ）以上Ｗ１＋０．２（μｍ）以下である。Ｗ２（μｍ）をＷ１−０．２（μｍ）以上とすることにより、所望の接触抵抗を得るための必要最小幅を確保することができる。Ｗ２（μｍ）をＷ１＋０．２（μｍ）以下とすることにより、側壁へ過剰な不純物侵食を抑制し、電極１６と第３不純物領域１４の所望の接触抵抗に必要な接触高さＨを確保することができる。
【００２４】
（１２）実施の形態に係る炭化珪素半導体装置１は、炭化珪素基板１０と、バッファ層１７と、電極１６とを備える。炭化珪素基板１０には、主面１０ａに連接する側部８ａと、側部８ａと連接する底部８ｂとにより形成される凹部８が設けられている。炭化珪素基板１０は、第１導電型を有する第１不純物領域１２と、第１不純物領域１２と接し、かつ第１導電型とは異なる第２導電型を有する第２不純物領域１３と、第１導電型を有し、第２不純物領域１３によって第１不純物領域１２から隔てられた第３不純物領域１４と、第２導電型を有し、凹部８の底部８ｂと第２不純物領域１３とを繋ぎ、かつ第２不純物領域１３よりも高い不純物濃度を有する第４不純物領域１８とを含む。バッファ層１７は、主面１０ａにおいて第３不純物領域１４と接する。電極１６は、凹部８の底部８ｂにおいて第４不純物領域１８と接し、かつアルミニウムを含む。電極１６は、凹部８の側部８ａにおいて第３不純物領域１４と接し、かつ主面１０ａにおいて第３不純物領域１４と接しない。
【００２５】
上記（１２）に記載の炭化珪素半導体装置によれば、電極１６は、凹部８の側部８ａにおいて第３不純物領域１４と接し、かつ主面１０ａにおいて第３不純物領域１４と接しない。電極１６と第３不純物領域１４との接触抵抗を低減するためには、電極１６と第３不純物領域１４との接触面積をある程度大きくする必要がある。主面１０ａにおいて電極１６が第３不純物領域１４と接している場合、電極１６と第３不純物領域１４との接触面積を大きくすると、半導体素子の集積度が低くなる。そこで、凹部８の側部８ａにおいて第３不純物領域１４と接し、かつ主面１０ａにおいて第３不純物領域１４と接しないように電極１６を設けることにより、半導体素子の集積度を低減することなく、電極１６と第３不純物領域１４との接触面積を大きくすることができる。結果として、半導体素子の集積度を高めつつ、炭化珪素基板１０の第３不純物領域１４と電極１６との間の接触抵抗を低減することができる。
【００２６】
（１３）上記（１２）に係る炭化珪素半導体装置１において好ましくは、第４不純物領域１８の不純物濃度の最大値は、１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下である。第４不純物領域１８の不純物濃度の最大値を１×１０19ｃｍ-3以上とすることにより、第４不純物領域１８と電極１６との間の接触抵抗を効果的に低減することができる。また炭化珪素半導体装置１のスイッチング速度を向上することができる。第４不純物領域１８の不純物濃度の最大値を４×１０20ｃｍ-3以下とすることにより、第４不純物領域１８の上面の結晶性が劣化することを抑制することができる。
【００２７】
（１４）上記（１２）または（１３）に係る炭化珪素半導体装置１において好ましくは、主面１０ａに対して垂直な方向における、第４不純物領域１８の不純物濃度の最大値ａ１を示す位置ｘ１と、最大値の１０分の１の不純物濃度ａ２を有する位置ｘ２との距離は、０．１μｍ未満である。これにより、電極１６と第２不純物領域１３をつなぐまで第４不純物領域１８自体の直列抵抗を小さくすることができ、スイッチング速度を向上することができる。
【００２８】
（１５）上記（１２）〜（１４）のいずれかに係る炭化珪素半導体装置１において好ましくは、電極１６は、ＴｉＡｌＳｉを含む。これにより、第１導電型を有する第３不純物領域１４と電極１６との間の接触抵抗と、第２導電型を有する第４不純物領域１８と電極１６との間の接触抵抗との双方を低減することができる。
【００２９】
（１６）上記（１２）〜（１５）のいずれかに係る炭化珪素半導体装置１において好ましくは、バッファ層１７は、ＴｉＮを含む。これにより、バッファ層１７と絶縁膜２２との密着性を向上することができる。
【００３０】
（１７）上記（１２）〜（１６）のいずれかに係る炭化珪素半導体装置１において好ましくは、主面１０ａに対して垂直な方向における凹部８の側部８ａの高さＨは、０．１μｍ以上０．３μｍ以下である。凹部８の側部８ａの高さＨを０．１μｍ以上とすることにより、電極１６と第３不純物領域１４との接触面積を増大することができる。結果として、電極１６と第３不純物領域１４との間の接触抵抗を低減することができる。凹部８の側部８ａの高さＨを０．３μｍ以下とすることにより、凹部８が第３不純物領域１４を貫通することを抑制することができる。
【００３１】
（１８）上記（１２）〜（１７）のいずれかに係る炭化珪素半導体装置１において好ましくは、主面１０ａと平行な方向における、凹部８の底部８ｂの幅をＷ１（μｍ）とし、第４不純物領域１８の幅をＷ２（μｍ）とした場合、Ｗ２（μｍ）は、Ｗ１−０．２（μｍ）以上Ｗ１＋０．２（μｍ）以下である。Ｗ２（μｍ）をＷ１−０．２（μｍ）以上とすることにより、所望の接触抵抗を得るための必要最小幅を確保することができる。Ｗ２（μｍ）をＷ１＋０．２（μｍ）以下とすることにより、側壁へ過剰な不純物侵食を抑制し、電極１６と第３不純物領域１４の所望の接触抵抗に必要な接触高さＨを確保することができる。
［本発明の実施形態の詳細］
以下、図面に基づいて本発明の実施の形態の具体例について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００３２】
（実施の形態１）
まず、本発明の実施の形態１に係る炭化珪素半導体装置１としてのＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の構成について説明する。
【００３３】
図１を参照して、本実施の形態に係る炭化珪素半導体装置は、プレナー型のＭＯＳＦＥＴであって、炭化珪素基板１０と、ゲート電極２７と、ゲート酸化膜１５と、層間絶縁膜２１と、ソース電極１６と、表面保護電極１９と、ドレイン電極２０と、裏面保護電極２３とを主に有している。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層５とを主に含む。
【００３４】
炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素単結晶からなる。炭化珪素基板１０の第１の主面１０ａの最大径は、たとえば１００ｍｍより大きく、好ましくは１５０ｍｍ以上である。炭化珪素基板１０の第１の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から８°以下オフした面である。具体的には、第１の主面１０ａは、たとえば（０００１）面または（０００１）面から８°以下程度オフした面であり、第２の主面１０ｂは、（０００−１）面または（０００−１）面から８°以下程度オフした面である。炭化珪素基板１０の厚みは、たとえば７００μｍ以下であり、好ましくは５００μｍ以下である。
【００３５】
炭化珪素エピタキシャル層５は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８とを有している。ドリフト領域１２は、窒素などのドナー不純物を含むｎ型（第１導電型）の領域である。ドリフト領域１２におけるドナー不純物の濃度は、たとえば５．０×１０15ｃｍ-3程度である。ボディ領域１３はｐ型（第２導電型）を有する領域である。ボディ領域１３に含まれるアクセプタ不純物は、たとえばＡｌ（アルミニウム）またはＢ（ホウ素）などである。ボディ領域１３に含まれるアクセプタ不純物の濃度は、たとえば１×１０17ｃｍ-3程度である。
【００３６】
ソース領域１４は、リンなどのドナー不純物を含み、ｎ型を有する。ソース領域１４は、ボディ領域１３に取り囲まれるように形成されている。ソース領域１４のドナー不純物の濃度は、ドリフト領域１２のドナー不純物の濃度よりも高い。ソース領域１４のドナー不純物の濃度はたとえば１×１０19ｃｍ-3である。ソース領域１４は、ボディ領域１３によってドリフト領域１２から隔てられている。
【００３７】
コンタクト領域１８は、たとえばアルミニウムなどのアクセプタ不純物を含んでおり、ｐ型（第２導電型）を有する。コンタクト領域１８の側部は、ソース領域１４に囲まれて設けられており、コンタクト領域１８の底部はボディ領域１３に接している。コンタクト領域１８が含むアクセプタ不純物の濃度は、ボディ領域１３が含むアクセプタ不純物の濃度よりも高い。コンタクト領域１８におけるＡｌまたはＢなどの不純物の濃度はたとえば１×１０20ｃｍ-3である。つまり、コンタクト領域１８は、凹部８の底部８ｂとボディ領域１３とを繋ぎ、かつボディ領域１３よりも高い不純物濃度を有する。好ましくは、コンタクト領域１８が含むたとえばアルミニウムなどのアクセプタ不純物の濃度の最大値は、１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下である。
【００３８】
ゲート酸化膜１５は、一方のソース領域１４の上部表面から他方のソース領域１４の上部表面にまで延在するように炭化珪素基板１０の第１の主面１０ａに接して形成されている。ゲート酸化膜１５は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４、ボディ領域１３およびドリフト領域１２に接している。ゲート酸化膜１５は、たとえば二酸化珪素からなっている。ゲート酸化膜１５の厚みは、たとえば４０ｎｍ以上６０ｎｍ以下程度である。
【００３９】
ゲート電極２７は、一方のソース領域１４上から他方のソース領域１４上にまで延在するように、ゲート酸化膜１５に接触して配置されている。ゲート電極２７は、炭化珪素基板１０との間にゲート酸化膜１５を挟むようにゲート酸化膜１５上に設けられている。ゲート電極２７は、ソース領域１４、ボディ領域１３およびドリフト領域１２の上方にゲート酸化膜１５を介して形成されている。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンまたはＡｌなどの導電体からなっている。
【００４０】
層間絶縁膜２１は、炭化珪素基板１０の第１の主面１０ａに対向する位置に設けられている。具体的には、層間絶縁膜２１は、ゲート電極２７を覆うようにゲート電極２７およびゲート酸化膜１５の各々に接して設けられている。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。表面保護電極１９は、層間絶縁膜２１を覆い、かつソース電極１６に接するように設けられている。表面保護電極１９は、ソース電極１６を介してソース領域１４と電気的に接続されている。表面保護電極１９は、たとえばＡｌを含む材料からなる。
【００４１】
ドレイン電極２０は、炭化珪素基板１０の第２の主面１０ｂに接して設けられている。このドレイン電極２０は、ＮｉＳｉ（ニッケルシリサイド）など、炭化珪素単結晶基板１１とオーミック接合可能な材料からなっている。これにより、ドレイン電極２０は炭化珪素単結晶基板１１と電気的に接続されている。裏面保護電極２３は、ドレイン電極２０の炭化珪素単結晶基板１１とは反対側の主面に接して形成されている。裏面保護電極２３は、たとえばＡｌを含む材料からなる。
【００４２】
図２を参照して、ソース電極１６の底面近傍の構造について詳細に説明する。図２に示すように、炭化珪素基板１０には、第１の主面１０ａに連接する側部８ａと、側部８ａと連接する底部８ｂとにより形成される凹部８が設けられている。好ましくは、炭化珪素基板１０の第１の主面１０ａに対して垂直な方向における凹部８の側部８ａの高さＨは、０．１μｍ以上０．３μｍ以下である。第１の主面１０ａに平行な方向における凹部８の底部８ｂの幅Ｗ１は、たとえば２μｍ以上３μｍ以下である。ソース領域１４は、凹部８の側部８ａの少なくとも一部を構成する。
【００４３】
ソース電極１６は、たとえばアルミニウムを含み、好ましくはＴｉＡｌＳｉを含む。ソース電極１６は、凹部８の側部８ａにおいてソース領域１４と接し、かつ凹部８の底部８ｂにおいてコンタクト領域１８と接する。ソース電極１６は、凹部８の側部８ａにおいてソース領域１４と接し、かつ炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４と接しない。ソース電極１６は、ソース領域１４とオーミック接合している。ソース領域１４は、第１の主面１０ａにおいてゲート酸化膜１５およびバッファ層１７に覆われている。好ましくは、ソース電極１６は、凹部８の側部８ａにおいてソース領域１４とオーミック接合している。好ましくは、ソース電極１６は、凹部８の底部８ｂにおいてコンタクト領域１８とオーミック接合している。炭化珪素基板１０の第１の主面１０ａが｛０００１｝面または｛０００１｝面から８°以下程度オフした面である場合、第１の主面１０ａにほぼ垂直な方向に延在する凹部８の側部８ａにおいてソース領域１４と接するソース電極１６の接触抵抗は、第１の主面１０ａにおいてソース領域１４と接するソース電極１６の接触抵抗よりも低くなる。
【００４４】
バッファ層１７は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４と接する。バッファ層１７は、層間絶縁膜２１およびゲート酸化膜１５により構成される絶縁膜２２に形成された開口部８０の内部に配置されている。バッファ層１７は、炭化珪素基板１０の第１の主面１０ａに対して垂直な方向に沿って延在するように設けられている。バッファ層１７は、開口部８０を構成する絶縁膜２２の側部において、ゲート酸化膜１５および層間絶縁膜２１の各々と接している。バッファ層１７は、たとえばアルミニウムを含まない材料からなる。好ましくは、バッファ層１７は、チタンおよび窒素を含んでいる。好ましくは、バッファ層１７は、ＴｉＮである。バッファ層１７は、ソース電極１６が含むアルミニウムが絶縁膜２２に浸透して、ソース電極１６とゲート電極２７とが短絡することを防止することができる。
【００４５】
ソース電極１６は、凹部８の底部８ｂから、凹部８の側部８ａに沿って、凹部８の側部８ａと平行な方向に延在するように設けられている。ソース電極１６は、凹部８の側部８ａに沿って延在する面において、バッファ層１７の側部と接し、バッファ層１７の上面にまで延在している。ソース電極１６は、バッファ層１７の上面の一部に接しており、層間絶縁膜２１には接していない。つまり、第１の主面１０ａに平行な方向における、バッファ層１７の上面に接して設けられているソース電極１６の端部は、層間絶縁膜２１とバッファ層１７との境界面よりも凹部８側に位置している。バッファ層１７は、ソース電極１６と層間絶縁膜２１とに挟まれて設けられており、かつソース電極１６とゲート酸化膜１５とに挟まれて設けられている。
【００４６】
表面保護電極１９は、凹部８内において、ソース電極１６と接している。ソース電極１６は、凹部８の側部８ａと表面保護電極１９とに挟まれて設けられており、かつ凹部８の底部８ｂと表面保護電極１９とに挟まれて設けられている。表面保護電極１９は、ソース電極１６により形成された凹部を埋めるように形成されている。表面保護電極１９は、層間絶縁膜２１の上面およびバッファ層１７の上面の一部に接している。
【００４７】
図３を参照して、コンタクト領域１８の不純物濃度分布について説明する。図３に示すように、コンタクト領域１８が含むアクセプタ不純物の濃度は、第１の主面１０ａに対して垂直な方向Ｘ（図２参照）において変化する。コンタクト領域１８の不純物濃度は、第１位置ｘ１において最大値ａ１を示す。コンタクト領域１８が含むたとえばアルミニウムなどのアクセプタ不純物の濃度の最大値ａ１は、たとえば１×１０20ｃｍ-3である。不純物濃度ａ２は、最大値ａ１の１０分の１の不純物濃度である。不純物濃度ａ２は、たとえば１×１０19ｃｍ-3である。第１の主面１０ａに対して垂直な方向Ｘにおいて、不純物濃度ａ２を有する位置は、第２位置ｘ２である。第１の主面１０ａに対して垂直な方向Ｘにおいて第１位置ｘ１から第２位置ｘ２までの距離は０．１μｍ未満であることが好ましい。第２位置ｘ２は、第１位置ｘ１よりも第２の主面１０ｂ側に位置する。言い換えれば、炭化珪素基板１０の第１の主面１０ａに対して垂直な方向Ｘにおける、コンタクト領域１８の不純物濃度の最大値ａ１を示す第１位置ｘ１と、最大値ａ１の１０分の１の不純物濃度ａ２を有する第２位置ｘ２との距離は、０．１μｍ未満であることが好ましい。つまり、コンタクト領域１８が含むアルミニウムなどのアクセプタ不純物の濃度は、方向Ｘに沿って急峻に変化する。
【００４８】
図４を参照して、実施の形態１に係るＭＯＳＦＥＴの変形例の構造について説明する。
図４に示すように、第１の主面１０ａと平行な方向におけるコンタクト領域１８の幅Ｗ２は、凹部８の底部８ｂの幅Ｗ１よりも小さくてもよい。この場合、ソース領域１４は、凹部８の底部８ｂの一部を構成する。つまり、ソース電極１６は、凹部８の底部８ｂにおいて、ソース領域１４およびコンタクト領域１８の各々と接し、かつ凹部８の側部８ａにおいて、ソース領域１４と接する。コンタクト領域１８の底部８ｂの幅Ｗ２は、凹部８の底部８ｂの幅Ｗ１よりも大きくてもよい。好ましくは、炭化珪素基板１０の第１の主面１０ａと平行な方向における、凹部８の底部８ｂの幅をＷ１（μｍ）とし、コンタクト領域１８の幅をＷ２（μｍ）とした場合、Ｗ２（μｍ）は、Ｗ１−０．２（μｍ）以上Ｗ１＋０．２（μｍ）以下である。コンタクト領域１８の幅Ｗ２が、凹部８の底部８ｂの幅Ｗ１よりも大きい場合、コンタクト領域１８が、凹部８の側部８ａの一部に接していてもよい。
【００４９】
次に、本実施の形態に係るＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極２７に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極１６とドレイン電極２０との間に電圧が印加されても、ボディ領域１３とドリフト領域１２との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極２７に閾値電圧以上の電圧が印加されると、ボディ領域１３のゲート酸化膜１５と接触する付近であるチャネル領域ＣＨにおいて反転層が形成される。その結果、ソース領域１４とドリフト領域１２とが電気的に接続され、ソース電極１６とドレイン電極２０との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１は動作する。
【００５０】
次に、本実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。
【００５１】
まず、炭化珪素基板準備工程（Ｓ１０：図５）が実施される。たとえば、昇華法により形成されたポリタイプ４Ｈを有する六方晶炭化珪素単結晶からなるインゴットをスライスすることにより、炭化珪素単結晶基板１１が準備される。次に、炭化珪素単結晶基板１１上に炭化珪素エピタキシャル層５が、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。具体的には、炭化珪素単結晶基板１１上に、水素（Ｈ2）を含むキャリアガスと、モノシラン（ＳｉＨ4）、プロパン（Ｃ3Ｈ8）および窒素（Ｎ2）などを含む原料ガスとが供給され、炭化珪素単結晶基板１１がたとえば１５００℃以上１７００℃以下程度に加熱される。これにより、図６に示すように、炭化珪素エピタキシャル層５が炭化珪素単結晶基板１１上に形成される。以上により、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０は、第２の主面１０ｂを形成する炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられ、第１の主面１０ａを形成する炭化珪素エピタキシャル層５とを含む（図６参照）。
【００５２】
次に、イオン注入工程（Ｓ２０：図５）が実施される。具体的には、図７を参照して、炭化珪素基板１０の第１の主面１０ａに対してイオン注入が実施される。たとえばＡｌ（アルミニウム）イオンが、炭化珪素基板１０の第１の主面１０ａに対して注入されることにより、炭化珪素エピタキシャル層５内にボディ領域１３が形成される。ボディ領域１３は、アルミニウムなどのアクセプタ不純物を含むｐ型領域である。次に、たとえばＰ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さまでボディ領域１３内に注入されることにより、ソース領域１４が形成される。ソース領域１４は、たとえばリンなどのドナー不純物を含むｎ型領域である。炭化珪素エピタキシャル層５において、ボディ領域１３およびソース領域１４のいずれも形成されない領域は、ドリフト領域１２となる。ドリフト領域１２は、たとえば窒素などのドナー不純物を含んでいるｎ型領域である。ソース領域１４は、ボディ領域１３によってドリフト領域１２から隔てられるように形成される。
【００５３】
次に、活性化アニール工程（Ｓ３０：図５）が実施される。具体的には、ボディ領域１３およびソース領域１４を含む炭化珪素基板１０が、たとえば１６００℃以上２０００℃以下の温度で３０分間程度加熱される。これにより、イオン注入により導入された不純物が活性化する。以上により、ｎ型を有するドリフト領域１２と、ドリフト領域１２と接し、かつｎ型とは異なるｐ型を有するボディ領域１３と、ｎ型を有し、ボディ領域１３によってドリフト領域１２から隔てられたソース領域１４とを含む炭化珪素基板１０が準備される。この時点において、コンタクト領域１８は、形成されていなくてもよいし形成されていてもよい。
【００５４】
次に、ゲート酸化膜形成工程（Ｓ４０：図５）が実施される。具体的には、炭化珪素基板１０の第１の主面１０ａ側に、ボディ領域１３と、ソース領域１４と、が形成された炭化珪素基板１０が加熱炉内に配置される。加熱炉に対して窒素ガスが導入された状態を維持しながら、たとえば炭化珪素基板１０の温度を室温から１３００℃まで加熱する。炭化珪素基板１０が１３００℃なった後、酸素ガスが加熱炉に対して導入される。酸素雰囲気中において、炭化珪素基板１０を１３００℃程度の温度で１時間程度保持することにより、炭化珪素基板１０の第１の主面１０ａ上にゲート酸化膜１５が形成される。以上のようにして、炭化珪素基板１０の第１の主面１０ａを覆うように二酸化珪素からなるゲート酸化膜１５が形成される（図８参照）。ゲート酸化膜１５は、炭化珪素基板１０の第１の主面１０ａにおいてドリフト領域１２と、ボディ領域１３と、ソース領域１４とに接して形成される。ゲート酸化膜１５の厚みは、たとえば５０ｎｍ程度である。
【００５５】
次に、ＮＯアニール工程（Ｓ５０：図５）が実施される。具体的には、窒素を含む雰囲気中においてゲート酸化膜１５が形成された炭化珪素基板１０が１３００℃程度の温度で熱処理される。窒素を含む気体とは、たとえば一酸化窒素（ＮＯ）、一酸化二窒素、二酸化窒素およびアンモニアなどである。好ましくは、ゲート酸化膜１５が形成された炭化珪素基板１０が、窒素を含む気体中において、１３００℃以上１５００℃以下の温度で、たとえば１時間程度保持される。
【００５６】
次に、Ａｒアニール工程（Ｓ６０：図５）が実施される。具体的には、アルゴンなどの不活性ガス雰囲気中において、ゲート酸化膜１５が形成された炭化珪素基板１０が１３００℃程度の温度で熱処理される。好ましくは、アルゴンガス中において、ゲート酸化膜１５が形成された炭化珪素基板１０が、たとえば１１００℃以上１５００℃以下の温度で１時間程度保持される。より好ましくは、ゲート酸化膜１５が形成された炭化珪素基板１０は、１３００℃以上１５００℃以下の温度に保持される。
【００５７】
次に、ゲート電極形成工程（Ｓ７０：図５）が実施される。たとえばＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート酸化膜１５上に、たとえば不純物を含むポリシリコンからなるゲート電極２７が形成される。ゲート電極２７は、ゲート酸化膜１５を介してドリフト領域１２、ソース領域１４およびボディ領域１３に対向して形成される（図９参照）。
【００５８】
次に、層間絶縁膜形成工程（Ｓ８０：図５）が実施される。たとえば二酸化珪素からなる層間絶縁膜２１が、ゲート酸化膜１５およびゲート電極２７を覆うように形成される。具体的には、たとえば６５０℃以上７５０℃以下程度の温度下において６時間程度、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）ガスが炭化珪素基板１０上に供給される。これにより、ゲート酸化膜１５および層間絶縁膜２１によりゲート電極２７を覆うように層間絶縁膜２１が形成される。ゲート酸化膜１５および層間絶縁膜２１は絶縁膜２２を構成する（図１０参照）。
【００５９】
次に、エッチング工程（Ｓ８５：図５）が実施される。図１１を参照して、ソース電極１６が形成される予定の領域上における層間絶縁膜２１およびゲート酸化膜１５からなる絶縁膜２２の領域が除去される。これにより、ソース領域１４の少なくとも一部を露出させる開口部８０が形成される。言い換えれば、ソース領域１４が、層間絶縁膜２１およびゲート酸化膜１５からなる絶縁膜２２から露出するように、絶縁膜２２がエッチングされる。二酸化珪素からなる絶縁膜２２をエッチングする場合、エッチングガスとしてＣＦ4を使用することができる。以上のように、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４が露出した開口部８０を有する絶縁膜２２が形成される。
【００６０】
次に、バッファ層形成工程（Ｓ９０：図５）が実施される。図１２を参照して、バッファ層１７は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４に接し、開口部８０内において絶縁膜２２の側部に接し、かつ開口部８０外において絶縁膜２２の上面に接するように形成される。具体的には、バッファ層１７は、開口部８０内において、層間絶縁膜２１およびゲート酸化膜１５の各々に接するように形成される。以上のように、第１の主面１０ａにおいてソース領域１４と接し、かつ開口部８０内において絶縁膜２２に接するバッファ層１７が形成される。バッファ層１７は、アルミニウムを含まない材料からなり、好ましくは、チタンおよび窒素を含む材料からなる。バッファ層１７は、たとえばＴｉＮ、ＴａＮ、ＴｉＷまたはＷＮなどを含む材料であってもよい。
【００６１】
次に、凹部形成工程（Ｓ１００：図５）が実施される。図１３を参照して、たとえば、炭化珪素基板１０の第１の主面１０ａ側から矢印の方向に異方性エッチングが実施される。具体的には、アルミニウムおよびホウ素の少なくともいずれかを含む雰囲気中において、ソース領域１４上におけるバッファ層１７の部分と、ソース領域１４の一部とを除去することにより、炭化珪素基板１０の第１の主面１０ａに連接する側部８ａと、側部と連接する底部８ｂとにより形成される凹部８が形成される。当該異方性エッチングにより、層間絶縁膜２１の上面上のバッファ層１７と、第１の主面１０ａ上のバッファ層１７が除去され、層間絶縁膜２１の側部のバッファ層１７が残される。たとえばＢＣｌ3およびＣｌ2を含むガスを用いて炭化珪素基板を処理することにより、ソース領域１４の一部がエッチングされて、炭化珪素基板１０の第１の主面１０ａに連接する側部８ａと、側部と連接する底部８ｂとにより形成される凹部８が形成される。
【００６２】
凹部形成工程においては、アルミニウムを含むアルミニウム系のガスまたはホウ素を含むホウ素系のガスを用いて炭化珪素基板１０が処理される。アルミニウムを含むアルミニウム系のガスは、たとえばＡｌＣｌ3、ＡｌＦ３、ＡｌＢｒ３およびＡｌＩ３などである。ホウ素を含むホウ素系のガスは、たとえばＢＣｌ3、ＢＦ３、ＢＢｒ３およびＢＩ３などである。炭化珪素基板１０の処理は、アルミニウムのラジカルまたはホウ素のラジカルが存在する雰囲気下において行われる。これにより、アルミニウムまたはホウ素などのアクセプタ不純物がソース領域１４内に導入される。結果として、ｐ型を有し、凹部８の底部８ｂとボディ領域１３とを繋ぎ、かつボディ領域１３よりも高い不純物濃度を有するコンタクト領域１８が形成される。好ましくは、コンタクト領域１８は、プラズマを用いて行われる。具体的には、ＢＣｌ3およびＣｌ2を含むガスを用いて炭化珪素基板１０のソース領域１４に対してプラズマエッチングが行われ、炭化珪素基板１０の第１の主面１０ａに凹部８が形成される。次に、Ｃｌ2ガスの供給が停止された後に、ＢＣｌ3を含むガスを用いて凹部８が形成された炭化珪素基板１０がプラズマ中で処理される。Ｃｌ2ガスを供給することなく、ＢＣｌ3を用いて炭化珪素基板１０のソース領域１４に対してプラズマ処理が行われることにより、高濃度のホウ素がソース領域１４内に導入され、凹部８の底部８ｂに接するコンタクト領域１８が形成される。つまり、ＢＣｌ3を含むガスを用いて炭化珪素基板１０を処理することにより、コンタクト領域１８が形成される。凹部８を形成する工程において、バッファ層１７およびソース領域１４をエッチングする工程の少なくとも一部において、プラズマエッチングによって凹部８を形成すると同時に、凹部８の底部８ｂに対して選択的にコンタクト領域１８を形成しながら、ソース領域１４を凹部８の側部８ａに対して露出させてもよい。
【００６３】
代替的には、層間絶縁膜２１上または層間絶縁膜２１上に形成されたレジスト層（図示せず）上にアルミニウムを形成した後に、アルミニウムが露出した状態でソース領域１４をプラズマエッチングすることにより、ソース領域１４に凹部８が形成されつつ、凹部８の底部８ｂに対してアルミニウムが導入されることにより、凹部８の底部８ｂとボディ領域１３とを繋ぐコンタクト領域１８が形成されてもよい。
【００６４】
好ましくは、コンタクト領域１８が含むホウ素などの不純物の濃度の最大値は、１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下である。図３を参照して、コンタクト領域１８を形成する工程後において、炭化珪素基板１０の第１の主面１０ａに対して垂直な方向における、コンタクト領域１８の不純物濃度の最大値ａ１を示す第１位置ｘ１と、不純物濃度の最大値ａ１の１０分の１の不純物濃度ａ２を有する第２位置ｘ２との距離は０．１μｍ未満である。好ましくは、凹部を形成する工程後において、炭化珪素基板１０の第１の主面１０ａに対して垂直な方向における凹部８の側部８ａの高さＨは、０．１μｍ以上０．３μｍ以下である。図４を参照して、好ましくは、凹部を形成する工程後において、炭化珪素基板１０の第１の主面１０ａと平行な方向における、凹部８の底部８ｂの幅をＷ１（μｍ）とし、コンタクト領域１８の幅をＷ２（μｍ）とした場合、Ｗ２（μｍ）は、Ｗ１−０．２（μｍ）以上Ｗ１＋０．２（μｍ）以下である。つまり、コンタクト領域１８の幅Ｗ２が凹部８の底部８ｂの幅Ｗ１よりも小さくなるようにコンタクト領域１８が形成されてもよいし、コンタクト領域１８の幅Ｗ２が凹部８の底部８ｂの幅Ｗ１よりも大きくなるようにコンタクト領域１８が形成されてもよい。
【００６５】
次に、ソース電極形成工程（Ｓ１１０：図５）が実施される。図１４を参照して、凹部８の側部８ａにおいてソース領域１４と接し、かつ第１の主面１０ａにおいてソース領域１４と接しないソース電極１６が形成される。凹部８の底部８ｂにおいてコンタクト領域１８と接するようにソース電極１６が形成される。ソース電極１６は、アルミニウムを含む材料からなり、好ましくは、ＴｉＡｌＳｉを含む材料からなる。ソース電極１６は、たとえばスパッタリング法により形成される。ソース電極１６は、凹部８の底部８ｂから、凹部８の側部８ａに沿って、凹部８の側部８ａと平行な方向に延在するように形成される。ソース電極１６は、凹部８の側部８ａに沿って延在する面において、バッファ層１７の側部と接し、バッファ層１７の上面と、層間絶縁膜２１の上面とに接するように形成される。
【００６６】
次に、層間絶縁膜２１の上面のソース電極１６が除去される。たとえばマスク（図示せず）を用いて炭化珪素基板１０の第１の主面１０ａ側からドライエッチングを行うことにより、層間絶縁膜２１の上面およびバッファ層１７の上面の一部からソース電極１６が除去される。ソース電極１６は、バッファ層１７の上面の一部に接し、かつ層間絶縁膜２１の上面には接しないように形成される。言い換えれば、第１の主面１０ａに平行な方向における、バッファ層１７の上面に接して設けられているソース電極１６の端部は、層間絶縁膜２１とバッファ層１７との境界面よりも凹部８側に位置するようにソース電極１６が形成される（図２参照）。
【００６７】
次に、合金化アニール工程（Ｓ１２０：図５）が実施される。具体的には、ソース電極１６が、凹部８の側部８ａにおいてソース領域１４と接し、かつ凹部８の底部８ｂにおいてコンタクト領域１８と接するように形成された炭化珪素基板１０がアニールされる。具体的には、炭化珪素基板１０に対して、たとえば９００℃以上１１００℃以下の熱処理が５分程度実施される。これにより、ソース電極１６の少なくとも一部が、炭化珪素基板が含む珪素と反応してシリサイド化して合金化層を形成する。これにより、ソース領域１４とオーミック接合する合金化層を含むソース電極１６が形成される。好ましくは、ソース電極１６は、凹部８の側部８ａにおいてソース領域１４とオーミック接合し、かつ凹部８の底部８ｂにおいてコンタクト領域１８とオーミック接合する。合金化アニール工程において、コンタクト領域１８が含む不純物が活性化される。
【００６８】
次に、ソース電極１６に接し、かつ層間絶縁膜２１を覆うように表面保護電極１９が形成される。表面保護電極１９は、好ましくはＡｌを含む材料からなり、たとえばＡｌＳｉＣｕである。表面保護電極１９形成後、ランプアニール工程が実施されてもよい。ランプアニール工程では、たとえば７００℃以上８００℃以下の温度下で、たとえば３０秒間程度、表面保護電極１９が設けられた炭化珪素基板１０が加熱される。
【００６９】
次に、炭化珪素基板１０の第２の主面１０ｂと接して、たとえばＮｉＳｉからなるドレイン電極２０が形成される。ドレイン電極２０は、たとえばＴｉＡｌＳｉであっても構わない。ドレイン電極２０の形成は、好ましくはスパッタリング法により実施されるが、蒸着により実施されても構わない。当該ドレイン電極２０が形成された後、当該ドレイン電極２０がたとえばレーザーアニールにより加熱される。これにより、当該ドレイン電極２０の少なくとも一部がシリサイド化し、炭化珪素単結晶基板１１とオーミック接合するドレイン電極２０が形成される。次に、ドレイン電極２０に接して裏面保護電極２３が形成される。裏面保護電極２３は、たとえばＡｌを含む材料からなる。以上のように、図１に示すＭＯＳＦＥＴ１が製造される。
【００７０】
次に、本実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１およびその製造方法の作用効果について説明する。
【００７１】
実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、凹部８の側部８ａにおいてソース領域１４と接し、かつ第１の主面１０ａにおいてソース領域１４と接しないソース電極１６が形成される。ソース電極１６とソース領域１４との接触抵抗を低減するためには、ソース電極１６とソース領域１４との接触面積をある程度大きくする必要がある。第１の主面１０ａにおいてソース電極１６がソース領域１４と接している場合、ソース電極１６とソース領域１４との接触面積を大きくすると、半導体素子の集積度が低くなる。そこで、凹部８の側部８ａにおいてソース領域１４と接し、かつ第１の主面１０ａにおいてソース領域１４と接しないようにソース電極１６を設けることにより、半導体素子の集積度を低減することなく、ソース電極１６とソース領域１４との接触面積を大きくすることができる。結果として、半導体素子の集積度を高めつつ、炭化珪素基板１０のソース領域１４とソース電極１６との間の接触抵抗を低減することができる。
【００７２】
また実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、アルミニウムおよびホウ素の少なくともいずれかを含む雰囲気中において、ソース領域１４上におけるバッファ層１７の部分と、ソース領域１４の一部とを除去することにより、第１の主面１０ａに連接する側部８ａと、側部８ａと連接する底部８ｂとにより形成される凹部８が形成される。凹部８を形成する工程は、ｐ型を有し、凹部８の底部８ｂとボディ領域１３とを繋ぎ、かつボディ領域１３よりも高い不純物濃度を有するコンタクト領域１８を形成する工程を含む。これにより、ソース電極１６が直接接するコンタクト領域１８の部分における不純物濃度を高くすることができる。それゆえ、コンタクト領域１８と、ソース電極１６との間の接触抵抗を効果的に低減することができる。
【００７３】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、コンタクト領域１８を形成する工程は、プラズマを用いて行われる。これにより、アルミニウムまたはホウ素を効果的に凹部８の底部８ｂに対して導入することができるので、不純物濃度の高いコンタクト領域１８を形成することができる。結果として、ソース電極１６とコンタクト領域１８との間の接触抵抗を低減することができる。
【００７４】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ソース電極１６を合金化するアニール工程をさらに備える。これにより、ソース電極１６の合金化と、コンタクト領域１８が含む不純物の活性化とを同時に行うことができる。
【００７５】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、凹部８を形成する工程は、ＢＣｌ3およびＣｌ2を含むガスを用いて炭化珪素基板１０を処理する工程を含む。これにより、炭化珪素基板１０の第１の主面１０ａを効果的にエッチングすることにより、凹部８を形成することができる。
【００７６】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、凹部８を形成する工程は、ＢＣｌ3およびＣｌ2を含むガスを用いて炭化珪素基板１０を処理する工程の後、ＢＣｌ3を含むガスを用いて炭化珪素基板１０を処理する工程を含む。ＢＣｌ3を含むガスを用いて炭化珪素基板１０を処理する工程において、第４不純物領域１８が形成される。ＢＣｌ3およびＣｌ2を含むガスを用いて炭化珪素基板１０を処理することにより凹部８を形成し、その後ＢＣｌ3を含むガスを用いて炭化珪素基板１０を処理することにより、凹部８の底部８ｂに対してホウ素を導入することができる。結果として、凹部８の底部８ｂに接するコンタクト領域１８の部分のホウ素濃度を高くすることができるので、コンタクト領域１８と電極１６との間の接触抵抗を効果的に低減することができる。
【００７７】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、コンタクト領域１８を形成する工程後において、コンタクト領域１８の不純物濃度の最大値は、１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下である。コンタクト領域１８の不純物濃度の最大値を１×１０19ｃｍ-3以上とすることにより、コンタクト領域１８と電極１６との間の接触抵抗を効果的に低減することができる。またＭＯＳＦＥＴ１のスイッチング速度を向上することができる。コンタクト領域１８の不純物濃度の最大値を４×１０20ｃｍ-3以下とすることにより、コンタクト領域１８の上面の結晶性が劣化することを抑制することができる。
【００７８】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、コンタクト領域１８を形成する工程後において、第１の主面１０ａに対して垂直な方向における、コンタクト領域１８の不純物濃度の最大値ａ１を示す位置ｘ１と、最大値ａ１の１０分の１の不純物濃度ａ２を有する位置ｘ２との距離は０．１μｍ未満である。これにより、ソース電極１６とボディ領域１３をつなぐまでコンタクト領域１８自体の直列抵抗を小さくすることができ、スイッチング速度を向上することができる。
【００７９】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ソース電極１６は、ＴｉＡｌＳｉを含む。これにより、第１導電型を有するソース領域１４とソース電極１６との間の接触抵抗と、第２導電型を有するコンタクト領域１８とソース電極１６との間の接触抵抗との双方を低減することができる。
【００８０】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、バッファ層１７は、ＴｉＮを含む。これにより、バッファ層１７と絶縁膜２２との密着性を向上することができる。
【００８１】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、凹部８を形成する工程後において、第１の主面１０ａに対して垂直な方向における凹部８の側部８ａの高さＨは、０．１μｍ以上０．３μｍ以下である。凹部８の側部８ａの高さＨを０．１μｍ以上とすることにより、電極１６とソース領域１４との接触面積を増大することができる。結果として、電極１６とソース領域１４との間の接触抵抗を低減することができる。凹部８の側部８ａの高さＨを０．３μｍ以下とすることにより、凹部８がソース領域１４を貫通することを抑制することができる。
【００８２】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、凹部８を形成する工程後において、第１の主面１０ａと平行な方向における、凹部８の底部８ｂの幅をＷ１（μｍ）とし、コンタクト領域１８の幅をＷ２（μｍ）とした場合、Ｗ２（μｍ）は、Ｗ１−０．２（μｍ）以上Ｗ１＋０．２（μｍ）以下である。Ｗ２（μｍ）をＷ１−０．２（μｍ）以上とすることにより、所望の接触抵抗を得るための必要最小幅を確保することができる。Ｗ２（μｍ）をＷ１＋０．２（μｍ）以下とすることにより、側壁へ過剰な不純物侵食を抑制し、ソース電極１６とソース領域１４の所望の接触抵抗に必要な接触高さＨを確保することができる。
【００８３】
実施の形態１に記載のＭＯＳＦＥＴ１によれば、ソース電極１６は、凹部８の側部８ａにおいてソース領域１４と接し、かつ第１の主面１０ａにおいてソース領域１４と接しない。ソース電極１６とソース領域１４との接触抵抗を低減するためには、ソース電極１６とソース領域１４との接触面積をある程度大きくする必要がある。第１の主面１０ａにおいてソース電極１６がソース領域１４と接している場合、ソース電極１６とソース領域１４との接触面積を大きくすると、半導体素子の集積度が低くなる。そこで、凹部８の側部８ａにおいてソース領域１４と接し、かつ第１の主面１０ａにおいてソース領域１４と接しないようにソース電極１６を設けることにより、半導体素子の集積度を低減することなく、電極１６とソース領域１４との接触面積を大きくすることができる。結果として、半導体素子の集積度を高めつつ、炭化珪素基板１０のソース領域１４とソース電極１６との間の接触抵抗を低減することができる。
【００８４】
また実施の形態１に記載のＭＯＳＦＥＴ１によれば、コンタクト領域１８の不純物濃度の最大値は、１×１０19ｃｍ-3以上４×１０20ｃｍ-3以下である。コンタクト領域１８の不純物濃度の最大値を１×１０19ｃｍ-3以上とすることにより、コンタクト領域１８とソース電極１６との間の接触抵抗を効果的に低減することができる。またＭＯＳＦＥＴ１のスイッチング速度を向上することができる。コンタクト領域１８の不純物濃度の最大値を４×１０20ｃｍ-3以下とすることにより、コンタクト領域１８の上面の結晶性が劣化することを抑制することができる。
【００８５】
さらに実施の形態１に記載のＭＯＳＦＥＴ１によれば、第１の主面１０ａに対して垂直な方向における、コンタクト領域１８の不純物濃度の最大値ａ１を示す位置ｘ１と、最大値の１０分の１の不純物濃度ａ２を有する位置ｘ２との距離は、０．１μｍ未満である。これにより、ソース電極１６とボディ領域１３をつなぐまでコンタクト領域１８自体の直列抵抗を小さくすることができ、スイッチング速度を向上することができる。
【００８６】
さらに実施の形態１に記載のＭＯＳＦＥＴ１によれば、ソース電極１６は、ＴｉＡｌＳｉを含む。これにより、第１導電型を有するソース領域１４とソース電極１６との間の接触抵抗と、第２導電型を有するコンタクト領域１８と電極１６との間の接触抵抗との双方を低減することができる。
【００８７】
さらに実施の形態１に記載のＭＯＳＦＥＴ１によれば、バッファ層１７は、ＴｉＮを含む。これにより、バッファ層１７と絶縁膜２２との密着性を向上することができる。
【００８８】
さらに実施の形態１に記載のＭＯＳＦＥＴ１によれば、第１の主面１０ａに対して垂直な方向における凹部８の側部８ａの高さＨは、０．１μｍ以上０．３μｍ以下である。凹部８の側部８ａの高さＨを０．１μｍ以上とすることにより、電極１６とソース領域１４との接触面積を増大することができる。結果として、電極１６とソース領域１４との間の接触抵抗を低減することができる。凹部８の側部８ａの高さＨを０．３μｍ以下とすることにより、凹部８がソース領域１４を貫通することを抑制することができる。
【００８９】
さらに実施の形態１に記載のＭＯＳＦＥＴ１によれば、第１の主面１０ａと平行な方向における、凹部８の底部８ｂの幅をＷ１（μｍ）とし、コンタクト領域１８の幅をＷ２（μｍ）とした場合、Ｗ２（μｍ）は、Ｗ１−０．２（μｍ）以上Ｗ１＋０．２（μｍ）以下である。Ｗ２（μｍ）をＷ１−０．２（μｍ）以上とすることにより、所望の接触抵抗を得るための必要最小幅を確保することができる。Ｗ２（μｍ）をＷ１＋０．２（μｍ）以下とすることにより、側壁へ過剰な不純物侵食を抑制し、ソース電極１６とソース領域１４の所望の接触抵抗に必要な接触高さＨを確保することができる。
【００９０】
（実施の形態２）
次に、本発明の実施の形態２に係る炭化珪素半導体装置の構造について説明する。実施の形態２に係るＭＯＳＦＥＴは、炭化珪素基板１０の第１の主面１０ａにトレンチが形成されている点において実施の形態１に係るＭＯＳＦＥＴと異なっており、他の構成は実施の形態１に係るＭＯＳＦＥＴとほぼ同様である。同一または相当する部分には同一の参照番号を付しその説明は繰返さない。以下、異なる点を中心に実施の形態２に係るＭＯＳＦＥＴの構造について説明する。
【００９１】
図１５を参照して、炭化珪素基板１０の第１の主面１０ａにはトレンチＴＲが設けられている。トレンチＴＲは、第１の主面１０ａに連接する側壁部ＳＷと、側壁部ＳＷに連接する底部ＢＴを有する。側壁部ＳＷはソース領域１４およびボディ領域１３を貫通してドリフト領域１２に至っている。側壁部ＳＷに対向するボディ領域１３の部分はチャネル領域ＣＨとなる。トレンチＴＲの側壁部ＳＷは炭化珪素基板１０の第１の主面１０ａに対して傾斜している。トレンチＴＲは、開口に向かって側壁部ＳＷがテーパー状に拡がるように設けられている。ゲート酸化膜１５は、トレンチＴＲの側壁部ＳＷにおいて、ソース領域１４、ボディ領域１３およびドリフト領域１２の各々に接しており、トレンチＴＲの底部ＢＴにおいてドリフト領域１２と接する。ゲート酸化膜１５の一部は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４と接している。ゲート電極２７は、ゲート酸化膜１５上に接して設けられている。ゲート電極２７は、ゲート酸化膜１５を介してトレンチＴＲの側壁部ＳＷおよび底部ＢＴの各々に接するように設けられている。層間絶縁膜２１は、ゲート電極２７により形成された溝を埋めるように、ゲート電極２７上に接するように形成されている。
【００９２】
炭化珪素基板１０の第１の主面１０ａは、たとえば（０００−１）面または（０００−１）面から８°以下程度オフした面であり、第２の主面１０ｂは、（０００１）面または（０００１）面から８°以下程度オフした面である。側壁部ＳＷを形成する面は、（０００−１）面に対して５０°以上７０°以下傾斜していることが好ましい。
【００９３】
図１５を参照して、炭化珪素基板１０には、第１の主面１０ａに連接する側部８ａと、側部８ａと連接する底部８ｂとにより形成される凹部８が設けられている。好ましくは、炭化珪素基板１０の第１の主面１０ａに対して垂直な方向における凹部８の側部８ａの高さＨは、０．１μｍ以上０．３μｍ以下である。第１の主面１０ａに平行な方向における凹部８の底部８ｂの幅Ｗ１は、たとえば２μｍ以上３μｍ以下である。ソース領域１４は、凹部８の側部８ａの少なくとも一部を構成し、かつトレンチＴＲの側壁部ＳＷの一部を構成する。凹部８の側部８ａは、トレンチＴＲの側壁部ＳＷに対向するように構成されている。凹部８の底部８ｂに沿って延在する平面は、トレンチＴＲの側壁部ＳＷと交差するように構成されている。つまり、第１の主面１０ａに対して垂直な方向における凹部８の側部８ａの高さＨは、トレンチＴＲの側壁部ＳＷの高さよりも小さい。
【００９４】
ソース電極１６は、凹部８の側部８ａにおいてソース領域１４と接し、かつ凹部８の底部８ｂにおいてコンタクト領域１８と接する。ソース電極１６は、炭化珪素基板１０の第１の主面１０ａにおいてソース領域１４と接しない。ソース領域１４は、トレンチＴＲの側壁部ＳＷと、凹部８の側部８ａとに挟まれるように設けられ、かつトレンチＴＲの側壁部ＳＷと、コンタクト領域１８とに挟まれるように設けられている。
【００９５】
上記各実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。上記においては、炭化珪素半導体装置の一例として、ＭＯＳＦＥＴについて説明したが、炭化珪素半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）などであっても構わない。炭化珪素半導体装置がＩＧＢＴの場合、電極１６はエミッタ電極となる。
【００９６】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００９７】
１  炭化珪素半導体装置（ＭＯＳＦＥＴ）
５  炭化珪素エピタキシャル層
８  凹部
８ａ  側部
８ｂ，ＢＴ  底部
１０  炭化珪素基板
１０ａ  主面（第１の主面）
１０ｂ  第２の主面
１１  炭化珪素単結晶基板
１２  ドリフト領域（第１不純物領域）
１３  ボディ領域（第２不純物領域）
１４  ソース領域（第３不純物領域）
１５  ゲート酸化膜
１６  電極（ソース電極）
１７  バッファ層
１８  コンタクト領域（第４不純物領域）
１９  表面保護電極
２０  ドレイン電極
２１  層間絶縁膜
２２  絶縁膜
２３  裏面保護電極
２７  ゲート電極
８０  開口部
ＣＨ  チャネル領域
ＳＷ  側壁部
ＴＲ  トレンチ
Ｗ１，Ｗ２  幅
Ｘ  方向
ａ１  最大値
ａ２  不純物濃度
ｘ１  第１位置
ｘ２  第２位置
【図１】
2015204409.tif 000003
【図２】
2015204409.tif 000004
【図３】
2015204409.tif 000005
【図４】
2015204409.tif 000006
【図５】
2015204409.tif 000007
【図６】
2015204409.tif 000008
【図７】
2015204409.tif 000009
【図８】
2015204409.tif 000010
【図９】
2015204409.tif 000011
【図１０】
2015204409.tif 000012
【図１１】
2015204409.tif 000013
【図１２】
2015204409.tif 000014
【図１３】
2015204409.tif 000015
【図１４】
2015204409.tif 000016
【図１５】
2015204409.tif 000017