(57)【要約】【課題】良好な電気特性を得つつ、シリコン基板に形成された保護膜などの機能が損なわれるのを抑制し、Ｓｉ−Ｔｉ面の剥離を抑制することもできる半導体装置および半導体装置の製造方法を提供する。【解決手段】Ｎ型シリコン基板２は、一方の面にＰ型シリコンからなりＮ型シリコン基板２とＰＮ接合を形成するアノード層１を有し、他方の面にＮ型シリコン層からなるカソード層３を有する。半導体装置１０は、さらに、カソード層３の上に形成されチタンからなりＳｉＴｉ接合を形成する第１電極膜４と、第１電極膜４の上に形成されＡｌ−ＳｉからなりＴｉ−ＡｌＳｉ接合を形成する第２電極膜７と、第２電極膜の上に形成されＮｉからなりＡｌＳｉ−Ｎｉ接合を形成する第３電極膜５と、第３電極膜５の上に形成されＡｕからなる第４電極膜６を備える。【選択図】図１
2015204301.tif 000002
【特許請求の範囲】
【請求項１】
一方の面にＮ型シリコン層を備え、他方の面側にＰＮ接合、電極膜、および保護膜の少なくとも１つを備えるシリコン基板を準備する工程と、
前記Ｎ型シリコン層の上に、チタンからなる第１電極膜を形成することでＳｉ−Ｔｉ接合を形成する工程と、
前記第１電極膜の上に、Ａｌ−Ｓｉからなる第２電極膜を形成する工程と、
前記第２電極膜の上に、Ｎｉからなる第３電極膜を形成する工程と、
前記第３電極膜を形成した後の前記シリコン基板を加熱する工程と、
を備え、
前記Ｎ型シリコン層と前記第１電極膜の間にチタンシリサイドが形成されていない半導体装置の製造方法。
【請求項２】
前記第３電極膜を形成する前に、前記第２電極膜の上にチタンを用いた第５電極膜を形成する工程を更に備える請求項１に記載の半導体装置の製造方法。
【請求項３】
前記シリコン基板は、一方の面にＰ型シリコンからなるアノード層を有し、他方の面に前記Ｎ型シリコン層からなるカソード層を有するＮ型シリコン基板である請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記シリコン基板は、Ｐ型シリコン基板であり、一方の面に前記Ｎ型シリコン層を有し、他方の面に他のＮ型シリコン層を有する請求項１または２に記載の半導体装置の製造方法。
【請求項５】
一方の面にＮ型シリコン層を備え、他方の面側にＰＮ接合、電極膜、および保護膜の少なくとも１つを備えるシリコン基板と、
チタンからなり、前記Ｎ型シリコン層の上に形成されてＳｉ−Ｔｉ接合を形成し、前記Ｎ型シリコン層との間にチタンシリサイドを有さない第１電極膜と、
Ａｌ−Ｓｉからなり、前記第１電極膜の上に形成された第２電極膜と、
前記第２電極膜の上に形成され、Ｎｉからなる第３電極膜と、
を備える半導体装置。
【請求項６】
前記第３電極膜と前記第２電極膜との間に設けられ、チタンで構成された第５電極膜を、更に備える請求項５に記載の半導体装置。
【請求項７】
前記シリコン基板は、一方の面にＰ型シリコンからなるアノード層を有し、他方の面に前記Ｎ型シリコン層からなるカソード層を有するＮ型シリコン基板である請求項５または６に記載の半導体装置。
【請求項８】
前記シリコン基板は、Ｐ型シリコン基板であり、一方の面に前記Ｎ型シリコン層を有し、他方の面に他のＮ型シリコン層を有する請求項５または６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、例えば、下記の特許文献１、２に開示されているように、シリコン基板に多層電極膜を設けた半導体装置が知られている。例えば特許文献１の図６を参照すると、シリコン基板の表面に、Ｔｉなどのバリアメタルと、ＡｌＳｉ合金などのＡｌ合金電極と、Ｎｉ電極と、Ａｕ電極とが積層された構造が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１９４２９１号公報
【特許文献２】特開２０１０−１２９５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
Ｎ型シリコン（Ｓｉ）にチタン（Ｔｉ）からなる電極を設けてＳｉ−Ｔｉ接合を形成すると、良好なオーミックコンタクト性が得られる。強固なＳｉ−Ｔｉ接合を得るために、理想的には、７００℃程度の高温プロセスを用いチタンシリサイドなどの反応層を得ることが好ましい。しかし、このような高温プロセスを行うと、半導体基板に既に形成された素子構造部、電極膜、および保護膜の機能が損なわれるという問題がある。これに対し、そのような高温プロセスを行わずにチタンシリサイドなどの反応層が形成されていないＳｉ−Ｔｉ接合を用いることも考えられる。しかしながら、その場合には、チタン電極に更に他の電極膜を重ねて多層電極膜を形成した後に、この多層電極膜に熱処理工程（２００度以上）を加えると、多層電極膜の応力によりＳｉ−Ｔｉ界面剥離が発生するという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、良好な電気特性を得つつ、シリコン基板に形成された保護膜などの機能が損なわれるのを抑制し、Ｓｉ−Ｔｉ面の剥離を抑制することもできる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明にかかる半導体装置の製造方法は、一方の面にＮ型シリコン層を備え、他方の面側にＰＮ接合、電極膜、および保護膜の少なくとも１つを備えるシリコン基板を準備する工程と、前記Ｎ型シリコン層の上に、チタンからなる第１電極膜を形成する工程と、前記第１電極膜の上に、Ａｌ−Ｓｉからなる第２電極膜を形成する工程と、前記第２電極膜の上に、Ｎｉからなる第３電極膜を形成する工程と、前記第３電極膜を形成した後の前記シリコン基板を加熱する工程と、を備え、前記Ｎ型シリコン層と前記第１電極膜の間にチタンシリサイドが形成されていない。
【０００７】
本発明にかかる半導体装置は、一方の面にＮ型シリコン層を備え、他方の面側にＰＮ接合、電極膜、および保護膜の少なくとも１つを備えるシリコン基板と、チタンからなり、前記Ｎ型シリコン層の上に形成され前記Ｎ型シリコン層との間にチタンシリサイドを有さない第１電極膜と、Ａｌ−Ｓｉからなり、前記第１電極膜の上に形成された第２電極膜と、前記第２電極膜の上に形成され、Ｎｉからなる第３電極膜と、を備える。
【発明の効果】
【０００８】
本発明によれば、Ｓｉ−Ｔｉ接合によるオーミックコンタクトを得つつ、高温プロセスが要求されるチタンシリサイドは形成しないことでシリコン基板上の保護膜などの機能が低下するのを回避し、かつ、Ｓｉ−Ｔｉ界面剥離抑制用にＡｌ−Ｓｉからなる第２電極膜を挿入している。これにより、良好な電気特性を得つつ、シリコン基板に形成された保護膜などの機能が損なわれるのを抑制し、Ｓｉ−Ｔｉ面の剥離を抑制することもできる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１にかかる半導体装置を示す図である。
【図２】本発明の実施の形態１にかかる半導体装置の作用効果の説明用の図である。
【図３】本発明の実施の形態１にかかる半導体装置の作用効果の説明用の図である。
【図４】実施の形態１にかかる半導体装置の製造方法を示すフローチャートである。
【図５】本発明の実施の形態２にかかる半導体装置を示す図である。
【図６】実施の形態２にかかる半導体装置の製造方法を示すフローチャートである。
【図７】本発明の実施の形態３にかかる半導体装置を示す図である。
【図８】実施の形態３にかかる半導体装置の製造方法を示すフローチャートである。
【図９】本発明の実施の形態４にかかる半導体装置を示す図である。
【図１０】実施の形態４にかかる半導体装置の製造方法を示すフローチャートである。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置１０を示す図である。半導体装置１０は、Ｎ型シリコン基板２を備えている。Ｎ型シリコン基板２は、一方の面にＰ型シリコンからなりＮ型シリコン基板２とＰＮ接合を形成するアノード層１を有し、他方の面にＮ型シリコン層からなるカソード層３を有する。半導体装置１０は、さらに、カソード層３の上に形成されチタンからなりＳｉＴｉ接合を形成する第１電極膜４と、第１電極膜４の上に形成されＡｌ−ＳｉからなりＴｉ−ＡｌＳｉ接合を形成する第２電極膜７と、第２電極膜の上に形成されＮｉからなりＡｌＳｉ−Ｎｉ接合を形成する第３電極膜５と、第３電極膜５の上に形成されＡｕからなる第４電極膜６を備える。これらの電極膜により「多層電極膜」が形成されている。半導体装置１０は、Ｎ型シリコン基板２の表面と裏面とにそれぞれ電極を有するダイオードである。図示しないが、アノード層１の上にさらに電極膜および保護膜が設けられていても良い。
【００１１】
図２および図３は、本発明の実施の形態１にかかる半導体装置１０の作用効果を説明するための図である。図２および図３に示す矢印は、Ａｌ−Ｓｉからなる第２電極膜７とＮｉからなる第３電極膜５との間で互いに及ぼしあう力を模式的に図示している。実施の形態１では、Ｓｉ−Ｔｉ接合（つまりカソード層３と第１電極膜４との間の接合）とＮｉ（つまり第３電極膜５）の間にＡｌ−Ｓｉからなる第２電極膜７を形成している。これにより、チタンシリサイドなどの反応層を形成させずに電極形成後の熱処理（例えば２００度以上）を実施しても、図２および図３に示すようにＳｉ−Ｔｉに加わる応力を緩和でき、熱処理後もＳｉ−Ｔｉ面剥離を抑制可能である。以上説明したように、本実施の形態によれば、アノード層１側の面に形成された構成（すなわちＰＮ接合、電極膜、および保護膜）の機能を損なうことがなく、良好な電気特性を有するＳｉ−Ｔｉ接合を維持しつつ、電極形成後の熱工程の際に多層電極膜に発生する応力によるＳｉ−Ｔｉ界面剥離を抑制することができる。
【００１２】
図４は、本発明の実施の形態１にかかる半導体装置１０の製造方法を示すフローチャートである。先ず、Ｎ型シリコン基板２を準備し、このＮ型シリコン基板２にアノード層１およびカソード層３をそれぞれ形成する工程を実施する（ステップＳ１００）。アノード層１には、他の電極膜および保護膜が設けられても良い。次に、カソード層３の上に、チタンからなる第１電極膜４を形成する工程を実施する（ステップＳ１０２）。次に、第１電極膜４の上に、Ａｌ−Ｓｉからなる第２電極膜７を形成する工程を実施する（ステップＳ１０４）。次に、第２電極膜７の上に、Ｎｉからなる第３電極膜５を形成する工程を実施する（ステップＳ１０６）。次に、第３電極膜５の上に、Ａｕからなる第４電極膜６を形成する工程を実施する（ステップＳ１０８）。その後、多層電極形成後の熱処理（例えば２００度以上）を実施する（ステップＳ１１０）。これらの工程により、図１を用いて説明した半導体装置１０が得られる。
【００１３】
強固なＳｉ−Ｔｉ間の結合を得るためにチタンシリサイドなどの反応層を形成する方法があるが、その形成は７００℃程度の高温プロセスが必要となる。アノード層１とアノード層１側に設けられた図示しない電極膜および保護膜とがＮ型シリコン基板２に形成された後でこのような高温プロセスを実施すると、それらの有すべき機能が損なわれてしまうという問題がある。そこで、本実施の形態では、そのような高温プロセスを実施しないようにしている。
【００１４】
仮にチタンシリサイドがない状態で多層電極形成後に熱処理を実施すると、Ｔｉからなる第１電極膜４に形成されているＮｉからなる第３電極膜５においてグレイン成長などによる不可逆な変化により応力が発生し、この応力が熱処理後も残存する。本実施の形態によれば、第２電極膜７が設けられているのでＳｉ−Ｔｉに加わる応力を緩和でき、上述したチタンシリサイドなどの反応層を形成させなくとも熱処理後におけるＳｉ−Ｔｉ面剥離を抑制可能である。
【００１５】
実施の形態２．
図５は、本発明の実施の形態２にかかる半導体装置２０を示す図である。半導体装置２０は、第３電極膜５と第２電極膜７との間に設けられ、チタンで構成された第５電極膜９を、更に備える。これ以外の構成は実施の形態１の半導体装置１０と同じである。Ａｌ−Ｓｉとはんだは合金層の形成が困難であり、はんだがＡｌ−Ｓｉに拡散するとオーミック不良および密着強度低下による剥離が発生する。その対策として、はんだとの合金層形成膜としてＮｉ電極膜を有しオーミック電極へのはんだ拡散防止のバリアメタル層としてＴｉ電極膜を有する多層電極が用いられている。実施の形態１の半導体装置１０に、Ａｌ−Ｓｉからなる第２電極膜７とＮｉからなる第３電極膜５の間に、Ａｌ−Ｓｉへのはんだ拡散防止のため、Ｔｉからなる第５電極膜９を設けている。これにより、良好な電気特性を有するＳｉ−Ｔｉ接合を維持しつつ、Ｓｉ−Ｔｉ接合とＮｉの間にＡｌ−Ｓｉを形成することができる。電極形成後の熱工程による多層電極膜から発生する応力によるＳｉ−Ｔｉ界面剥離抑制に加え、Ａｌ−Ｓｉへのはんだ拡散を防止することによりはんだ接合性悪化を抑制できる。
【００１６】
図６は、本発明の実施の形態２にかかる半導体装置２０の製造方法を示すフローチャートである。第３電極膜５を形成するステップＳ１０４の工程の前に、第２電極膜７の上にチタンからなる第５電極膜９を形成する工程（ステップＳ１２０）を更に備える。これ以外は図４のフローチャートに示す製造方法と同じである。
【００１７】
実施の形態３．
図７は、本発明の実施の形態３にかかる半導体装置３０を示す図である。半導体装置３０はＮＰＮトランジスタである。半導体装置３０は、一方の面にＮ型シリコンからなるエミッタ層１１を有し他方の面にＮ型シリコンからなるコレクタ層１３を有するＰ型シリコン基板１２を備える。Ｐ型シリコン基板１２がベース層となることで、エミッタ層１１およびコレクタ層１３を含むＮＰＮトランジスタが構成される。図８は、半導体装置３０の製造方法を示すフローチャートである。図４のステップＳ１００に代えて、Ｐ型シリコン基板１２の一方の面にＮ型シリコンからなるエミッタ層１１を設け、他方の面にＮ型シリコンからなるコレクタ層１３を設ける。これにより、実施の形態１と同様に、良好な電気特性を得つつ、Ｐ型シリコン基板１２に形成された保護膜などの機能が損なわれるのを抑制し、Ｓｉ−Ｔｉ面の剥離を抑制することができる。
【００１８】
実施の形態４．
図９は、本発明の実施の形態４にかかる半導体装置４０を示す図である。半導体装置４０は、半導体装置３０にＴｉからなる第５電極膜９を追加したものである。それ以外の構成は半導体装置３０と同じである。図１０は、半導体装置４０の製造方法を示すフローチャートである。図８のフローチャートに、実施の形態２にかかるステップＳ１２０を追加したものである。これにより、電極形成後の熱工程による多層電極膜から発生する応力によるＳｉ−Ｔｉ界面剥離抑制に加え、Ａｌ−Ｓｉへのはんだ拡散を防止することにより、はんだ接合性悪化を抑制できる。
【符号の説明】
【００１９】
１  アノード層、２  Ｎ型シリコン基板、３  カソード層、４、５、６、７、９  電極膜、１０、２０、３０、４０  半導体装置、１１  エミッタ層、１２  Ｐ型シリコン基板、１３  コレクタ層
【図１】
2015204301.tif 000003
【図２】
2015204301.tif 000004
【図３】
2015204301.tif 000005
【図４】
2015204301.tif 000006
【図５】
2015204301.tif 000007
【図６】
2015204301.tif 000008
【図７】
2015204301.tif 000009
【図８】
2015204301.tif 000010
【図９】
2015204301.tif 000011
【図１０】
2015204301.tif 000012