(57)【要約】【課題】空洞の形成に伴う絶縁膜の強度の低下を抑制することができる化合物半導体装置及びその製造方法を提供する。【解決手段】化合物半導体装置の一態様には、電子走行層１２０ｂと、電子走行層１０２ｂの上方の電子供給層１０２ｄと、電子供給層１０２ｄの上方のゲート電極１０５ｇ、ソース電極１０５ｓ及びドレイン電極１０５ｄと、ゲート電極１０５ｇ、ソース電極１０５ｓ及びドレイン電極１０５ｄを覆い、ゲート電極１０５ｇの周囲に空洞１１３が形成された有機成分を含む多孔質絶縁膜１０９と、が含まれる。多孔質絶縁膜１０９の空洞１１３側の面に架橋層１１２が形成されている。【選択図】図１
2015204365.tif 000002
【特許請求の範囲】
【請求項１】
電子走行層と、
前記電子走行層の上方の電子供給層と、
前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極、前記ソース電極及び前記ドレイン電極を覆い、前記ゲート電極の周囲に空洞が形成された有機成分を含む多孔質絶縁膜と、
を有し、
前記多孔質絶縁膜の前記空洞側の面に架橋層が形成されていることを特徴とする化合物半導体装置。
【請求項２】
酸素を活性化させる作用を有し、前記空洞の下面の触媒膜を有することを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記触媒膜は酸化チタンを含むことを特徴とする請求項２に記載の化合物半導体装置。
【請求項４】
前記多孔質絶縁膜の上面の第２の架橋層を有することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【請求項６】
請求項１乃至４のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【請求項７】
電子走行層の上方に電子供給層を形成する工程と、
前記電子供給層の上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極の周囲に有機膜を形成する工程と、
前記有機膜の上方に、前記ゲート電極、前記ソース電極及び前記ドレイン電極を覆い、酸素を含む官能基を有する有機成分を含む多孔質絶縁膜を形成する工程と、
前記多孔質絶縁膜を介して前記有機膜に紫外線を照射して前記有機膜を分解して前記多孔質絶縁膜に空洞を形成しながら、前記多孔質絶縁膜の前記空洞側の面に架橋層を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【請求項８】
前記有機膜を形成する工程の前に、酸素を活性化させる作用を有する触媒膜を形成する工程を有することを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記触媒膜は酸化チタンを含むことを特徴とする請求項８に記載の化合物半導体装置の製造方法。
【請求項１０】
酸素を含む雰囲気中で前記紫外線の照射を行うことにより前記多孔質絶縁膜の上面に第２の架橋層を形成することを特徴とする請求項７乃至９のいずれか１項に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法等に関する。
【背景技術】
【０００２】
高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）は、優れた高速特性を有するため、光通信システムの信号処理回路、その他の高速デジタル回路等に応用されている。特に、優れた低雑音特性を有するため、マイクロ波やミリ波帯での増幅器への応用も期待されている。ミリ波帯域で増幅器を動作させる際に十分な増幅利得を得るためには、電流利得遮断周波数（ｆT）を高めることが有効である。ゲートとソースとの間の容量の低減により電流利得遮断周波数（ｆT）を高めることができる。
【０００３】
また、配線間の層間絶縁膜に寄生する容量を低減するために、低誘電率膜が層間絶縁膜に用いられている。例えば、モノリシックマイクロ波集積回路（ＭＭＩＣ：monolithic microwave integrated circuit）の層間絶縁膜に、ベンゾシクロブテン（ＢＣＢ）及びポリシラザン等の低誘電率材料が用いられている。
【０００４】
更に、ＨＥＭＴの高周波特性の向上のために、層間絶縁膜のゲート電極の周囲に空洞を設けることも検討されている。
【０００５】
しかしながら、空洞を形成すると、層間絶縁膜の強度が低下し、外部からの水分の透過の影響を受けやすくなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−９５６３７号公報
【特許文献２】特開２００６−２１０４９９号公報
【特許文献３】特開平５−３３５３４３号公報
【特許文献４】特開２００９−２７２４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、空洞の形成に伴う絶縁膜の強度の低下を抑制することができる化合物半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
化合物半導体装置の一態様には、電子走行層と、前記電子走行層の上方の電子供給層と、前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、前記ゲート電極、前記ソース電極及び前記ドレイン電極を覆い、前記ゲート電極の周囲に空洞が形成された有機成分を含む多孔質絶縁膜と、が含まれる。前記多孔質絶縁膜の前記空洞側の面に架橋層が形成されている。
【０００９】
化合物半導体装置の製造方法の一態様では、電子走行層の上方に電子供給層を形成し、前記電子供給層の上方にゲート電極、ソース電極及びドレイン電極を形成し、前記ゲート電極の周囲に有機膜を形成し、前記有機膜の上方に、前記ゲート電極、前記ソース電極及び前記ドレイン電極を覆い、酸素を含む官能基を有する有機成分を含む多孔質絶縁膜を形成し、前記多孔質絶縁膜を介して前記有機膜に紫外線を照射して前記有機膜を分解して前記多孔質絶縁膜に空洞を形成しながら、前記多孔質絶縁膜の前記空洞側の面に架橋層を形成する。
【発明の効果】
【００１０】
上記の化合物半導体装置等によれば、適切な架橋層が形成されているため、空洞の形成に伴う絶縁膜の強度の低下を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図２】第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図３Ａ】第２の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。
【図３Ｂ】図３Ａに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図３Ｃ】図３Ｂに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図３Ｄ】図３Ｃに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。
【図４】第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図５】第４の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図６】第５の実施形態に係る化合物半導体装置の構造を示す断面図である。
【図７】弾性率及び抵抗変化率の測定結果を示すグラフである。
【図８】第６の実施形態に係るディスクリートパッケージを示す図である。
【図９】第７の実施形態に係るＰＦＣ回路を示す結線図である。
【図１０】第８の実施形態に係る電源装置を示す結線図である。
【図１１】第９の実施形態に係る増幅器を示す結線図である。
【発明を実施するための形態】
【００１２】
空洞は、例えば、次のようにして形成することができる。先ず、空洞を形成しようとする部分、つまり、ゲート電極の周囲に有機膜を形成する。有機膜としては、後述の紫外線により分解することが可能なものを形成する。次いで、全面を覆うように層間絶縁膜として多孔質絶縁膜を形成する。その後、多孔質絶縁膜を透過する波長の紫外線により有機膜を分解する。分解により気化した有機膜の成分は多孔質絶縁膜の開孔を介して多孔質絶縁膜の外部に排出される。
【００１３】
しかしながら、この方法では、有機膜の成分の気化により多孔質絶縁膜に応力が作用する。多孔質絶縁膜には多量の開孔が存在するため、その密度が低い。従って、多孔質絶縁膜に応力が作用すると、多孔質絶縁膜にクラックが発生しやすい。多孔質絶縁膜にクラックが生じると、大気中の水分がクラックを介して空洞の内側まで透過してくることがある。このような水分の透過は、配線金属の酸化、配線間のショート、コンタクト抵抗の上昇等を引き起こす。つまり、クラックの発生が電気的特性の低下の一因となっている。
【００１４】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１５】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態はＧａＮ系ＨＥＭＴの一例である。図１は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００１６】
第１の実施形態には、図１に示すように、電子走行層１０２ｂと、電子走行層１０２ｂの上方の電子供給層１０２ｄと、電子供給層１０２ｄの上方のゲート電極１０５ｇ、ソース電極１０５ｓ及びドレイン電極１０５ｄと、が含まれている。更に、ゲート電極１０５ｇ、ソース電極１０５ｓ及びドレイン電極１０５ｄを覆い、ゲート電極１０５ｇの周囲に空洞１１３が形成された有機成分を含む多孔質絶縁膜１０９が含まれている。多孔質絶縁膜１０９の空洞１１３側の面に架橋層１１２が形成されている。架橋層１１２は、例えば多孔質絶縁膜１０９に含まれる有機成分の架橋反応により形成されている。
【００１７】
このような第１の実施形態によれば、多孔質絶縁膜１０９の誘電率が低いため、高い電流利得遮断周波数（ｆT）を得ることができる。また、ゲート電極１０５ｇの周囲に空洞１１３が形成されているため、良好な高周波特性を得ることができる。更に、一般的な多孔質材料の機械的強度は他の低誘電率材料のそれと比較して低く、クラックが生じやすいが、本実施形態では、架橋層１１２により多孔質絶縁膜１０９の機械的強度が高められている。このため、多孔質絶縁膜１０９の架橋層１１２以外の部分にクラックが生じたとしても、そのクラックは架橋層１１２を貫通しにくい。従って、クラックを介した水分の透過を抑制し、水分の透過に伴う電気的特性の低下を抑制することができる。
【００１８】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態はＧａＮ系ＨＥＭＴの一例である。図２は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００１９】
第２の実施形態では、図２に示すように、例えば半絶縁性のＳｉＣ基板等の基板２０１上に、バッファ層２０２ａ、電子走行層２０２ｂ、スペーサ層２０２ｃ、電子供給層２０２ｄ及びキャップ層２０２ｅが形成されている。バッファ層２０２ａ、電子走行層２０２ｂ、スペーサ層２０２ｃ、電子供給層２０２ｄ及びキャップ層２０２ｅが化合物半導体積層構造２０２に含まれる。バッファ層２０２ａ及び電子走行層２０２ｂは、例えば意図的な不純物のドーピングが行われていないＧａＮ層（ｉ−ＧａＮ層）である。バッファ層２０２ａは、例えば基板２０１の表面に存在する格子欠陥の電子走行層２０２ｂへの伝播を防止する。スペーサ層２０２ｃは、例えば意図的な不純物のドーピングが行われていないＡｌＧａＮ層（ｉ−ＡｌＧａＮ層）である。電子供給層２０２ｄは、例えばｎ型のＡｌＧａＮ層（ｎ−ＩｎＡｌＡｓ層）である。キャップ層２０２ｅは、例えばｎ型のＧａＮ層（ｎ−ＧａＮ層）である。電子走行層２０２ｂの上面近傍に２次元電子ガス（２ＤＥＧ）が存在する。
【００２０】
活性領域を画定する素子分離領域２０３が化合物半導体積層構造２０２に形成されている。活性領域内でキャップ層２０２ｅに電子供給層２０２ｄを露出するリセス２０４ｓ及び２０４ｄが形成され、リセス２０４ｓ内で電子供給層２０２ｄ上にソース電極２０５ｓが形成され、リセス２０４ｄ内で電子供給層２０２ｄ上にドレイン電極２０５ｄが形成されている。例えば、ソース電極２０５ｓ及びドレイン電極２０５ｄは、それぞれＴｉ膜及びその上のＡｌ膜を含む。キャップ層２０２ｅ、ソース電極２０５ｓ及びドレイン電極２０５ｄを覆う保護膜２０６が形成されている。保護膜２０６は、例えば、窒化ケイ素、酸化ケイ素、酸窒化ケイ素、窒化アルミニウム、酸化アルミニウム若しくは酸窒化アルミニウム又はこれらの任意の組み合わせを含む。ソース電極２０５ｓ及びドレイン電極２０５ｄの間において、保護膜２０６にキャップ層２０２ｅを露出するリセス２０４ｇが形成されている。リセス２０４ｇ内でキャップ層２０２ｅ上にゲート電極２０５ｇが形成されている。ゲート電極２０５ｇの断面形状は、例えば略Ｔ字型となっている。例えば、ゲート電極２０５ｇはＮｉ膜及びその上のＡｕ膜を含む。
【００２１】
ゲート電極２０５ｇを覆う触媒膜２０７が保護膜２０６上に形成されている。触媒膜２０７は酸素を活性化させる作用を有しており、例えば、触媒膜２０７の材料は３ｅＶ以上４ｅＶ以下のバンドギャップを有している。触媒膜２０７は、例えば酸化チタン又は酸化タンタルを含む。触媒膜２０７の厚さは、例えば１０ｎｍ〜１００ｎｍである。触媒膜２０７上に有機成分を含む多孔質絶縁膜２０９が形成されている。多孔質絶縁膜２０９、触媒膜２０７及び保護膜２０６に、ソース電極２０５ｓの一部を露出するコンタクトホール２１０ｓ及びドレイン電極２０５ｄの一部を露出するコンタクトホール２１０ｄが形成されている。コンタクトホール２１０ｓを介してソース電極２０５ｓに繋がる配線２１６ｓ及びコンタクトホール２１０ｄを介してドレイン電極２０５ｄに繋がる配線２１６ｄが多孔質絶縁膜２０９上に形成されている。配線２１６ｓ及び配線２１６ｄはＡｕを含む。多孔質絶縁膜２０９の配線２１６ｓと配線２１６ｄとの間の部分に空洞２１３が形成されている。空洞２１３はゲート電極２０５ｇの周囲に形成されており、ゲート電極２０５ｇは空洞２１３内にあり、触媒膜２０７は空洞の下面にある。空洞２１３の一部は平面視でゲート電極２０５ｇとソース電極２０５ｓとの間にあり、空洞２１３の他の一部は平面視でゲート電極２０５ｇとドレイン電極２０５ｄとの間にある。また、空洞２１３の更に他の一部はゲート電極２０５ｇの上方にある。多孔質絶縁膜２０９の空洞２１３側の面には、例えば多孔質絶縁膜２０９に含まれる有機成分の架橋反応により架橋層２１２が形成されている。架橋層２１２は、例えば空洞２１３の上面にある。
【００２２】
このような第２の実施形態によれば、多孔質絶縁膜２０９の誘電率が低いため、高い電流利得遮断周波数（ｆT）を得ることができる。また、ゲート電極２０５ｇの周囲に空洞２１３が形成されているため、良好な高周波特性を得ることができる。更に、架橋層２１２により多孔質絶縁膜２０９の機械的強度が高められているため、クラックを介した水分の透過を抑制し、水分の透過に伴う電気的特性の低下を抑制することができる。
【００２３】
次に、第２の実施形態に係る化合物半導体装置の製造方法について説明する。図３Ａ乃至図３Ｄは、第２の実施形態に係る化合物半導体装置の製造方法を工程順に示す断面図である。
【００２４】
先ず、図３Ａ（ａ）に示すように、基板２０１上に、例えば有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により、バッファ層２０２ａ、電子走行層２０２ｂ、スペーサ層２０２ｃ、電子供給層２０２ｄ及びキャップ層２０２ｅをエピタキシャル成長させる。バッファ層２０２ａ、電子走行層２０２ｂ、スペーサ層２０２ｃ、電子供給層２０２ｄ及びキャップ層２０２ｅが化合物半導体積層構造２０２に含まれる。
【００２５】
次いで、図３Ａ（ｂ）に示すように、化合物半導体積層構造２０２に素子分離領域２０３を形成する。素子分離領域２０３は、例えば選択的なＡｒの注入により形成することができる。
【００２６】
その後、図３Ａ（ｃ）に示すように、キャップ層２０２ｅに、ソース電極用のリセス２０４ｓ及びドレイン電極用のリセス２０４ｄを形成する。続いて、リセス２０４ｓを介して電子供給層２０２ｄ上にソース電極２０５ｓを形成し、リセス２０４ｄを介して電子供給層２０２ｄ上にドレイン電極２０５ｄを形成する。リセス２０４ｓ及び２０４ｄの形成では、例えば、キャップ層２０２ｅ及び素子分離領域２０３上にフォトレジスト膜を形成し、フォトリソグラフィ技術により、このフォトレジスト膜のリセス２０４ｓを形成する予定の領域及びリセス２０４ｄを形成する予定の領域に開口部を形成する。そして、このフォトレジスト膜をエッチングマスクとしてキャップ層２０２ｅをドライエッチングする。このドライエッチングでは、例えば塩素系ガスを用いる。ソース電極２０５ｓ及びドレイン電極２０５ｄはリフトオフ法により形成することができる。例えば、リセス２０４ｓ及び２０４ｄの形成で用いたフォトレジスト膜を残したまま金属膜を全面に形成し、フォトレジスト膜をその上の金属膜と共に除去する。フォトレジスト膜及びその上の金属膜の除去後には、例えば窒素雰囲気中で４００℃〜１０００℃での熱処理を行うことにより、残存している金属膜と化合物半導体積層構造２０２の表面（電子供給層２０２ｄの表面）との間のオーミック特性を確立する。この結果、ソース電極２０５ｓ及びドレイン電極２０５ｄが得られる。
【００２７】
ソース電極２０５ｓ及びドレイン電極２０５ｄの形成後には、図３Ｂ（ｄ）に示すように、キャップ層２０２ｅ、ソース電極２０５ｓ及びドレイン電極２０５ｄを覆う保護膜２０６を形成する。保護膜２０６はプラズマＣＶＤ法で形成することができる。
【００２８】
次いで、図３Ｂ（ｅ）に示すように、保護膜２０６に、ゲート電極用のリセス２０４ｇを形成する。その後、リセス２０４ｇを介してキャップ層２０２ｅ上にゲート電極２０５ｇを形成する。リセス２０４ｇの形成では、例えば、保護膜２０６上にフォトレジスト膜を形成し、フォトリソグラフィ技術により、このフォトレジスト膜のリセス２０４ｇを形成する予定の領域に開口部を形成する。そして、このフォトレジスト膜をエッチングマスクとして保護膜２０６をドライエッチングする。このドライエッチングでは、例えばＳＦ6ガスを用いる。ゲート電極２０５ｇはリフトオフ法により形成することができる。例えば、リセス２０４ｇの形成で用いたフォトレジスト膜を除去し、新たにフォトレジスト膜を形成し、このフォトレジスト膜に開口部を形成し、金属膜を全面に形成し、フォトレジスト膜をその上の金属膜と共に除去する。この結果、フォトレジスト膜の開口部内に金属膜の一部がゲート電極２０５ｇとして残存する。
【００２９】
ゲート電極２０５ｇの形成後には、図３Ｂ（ｆ）に示すように、保護膜２０６上にゲート電極２０５ｇを覆う触媒膜２０７を形成する。
【００３０】
次いで、図３Ｃ（ｇ）に示すように、触媒膜２０７上に有機膜２０８を形成する。有機膜２０８としては、波長が３００ｎｍ〜４００ｎｍの紫外線で分解することができ、酸素を含む官能基を有する有機物を含むもの、例えばポリメチルグルタルイミド膜をスピンコート法により形成する。有機膜２０８は、例えばゲート電極２０５ｇを上方及び側方から覆うことができる厚さに形成する。酸素を含む官能基としては、例えば、カルボニル基（−ＣＯ）、カルボキシル基（−ＣＯＯＨ）、水酸基（−ＯＨ）等が挙げられる。これらの一種又は任意の組み合わせを用いることができる。酸素を含む官能基を有する有機物としては、例えば、ポリメタクリル酸メチル、ポリプロピレン、ポリカーボネート等が挙げられる。
【００３１】
その後、図３Ｃ（ｈ）に示すように、空洞を形成する予定の領域に残存するように、有機膜２０８の一部を除去する。有機膜２０８は、例えば平面視でソース電極２０５ｓ及びドレイン電極２０５ｄと重なり合い、ゲート電極２０５ｇを上方及び側方から覆うように残存させる。有機膜２０８の一部の除去は、有機膜２０８を残存させる領域を覆い、その他の領域を露出するフォトレジストパターンの形成、及びこのフォトレジストパターンを用いたエッチングにより行うことができる。
【００３２】
続いて、図３Ｃ（ｉ）に示すように、有機膜２０８及び保護膜２０６上に、有機成分、例えばメチル基（−ＣＨ3）若しくはエチル基（−Ｃ2Ｈ5）又はこれらの両方を含む多孔質絶縁膜２０９を形成する。多孔質絶縁膜２０９としては、例えば多孔質シリカ膜をスピンコート法により形成する。
【００３３】
次いで、図３Ｄ（ｊ）に示すように、多孔質絶縁膜２０９及び触媒膜２０７に、ソース電極２０５ｓまで到達するコンタクトホール２１０ｓ及びドレイン電極２０５ｄまで到達するコンタクトホール２１０ｄを形成する。図３Ｄ（ｊ）では省略しているが、必要に応じてゲート電極２０５ｇまで到達するコンタクトホールも形成する。
【００３４】
その後、図３Ｄ（ｋ）に示すように、コンタクトホール２１０ｓを介してソース電極２０５ｓと接する配線２１６ｓ及びコンタクトホール２１０ｄを介してドレイン電極２０５ｄと接する配線２１６ｄを形成する。配線２１６ｓ及び２１６ｄの形成では、スパッタリング法によりシード層を全面に形成し、このシード層上にフォトレジスト膜を形成し、このフォトレジスト膜の配線を形成する予定の領域に開口部を形成する。そして、開口部内に金属膜を形成し、フォトレジスト膜を除去し、シード層の金属膜から露出している部分を除去する。例えば、シード層としてはＴｉＷ膜とその上のＡｕ膜との積層体を形成し、金属膜としてはＡｕ膜をめっき法により形成する。図３Ｄ（ｋ）では省略しているが、必要に応じてコンタクトホール２１０ｇを介してゲート電極２０５ｇと接する配線も形成する。
【００３５】
続いて、図３Ｄ（ｌ）に示すように、多孔質絶縁膜２０９に上方から多孔質絶縁膜２０９を透過する波長の紫外線を真空中で照射する。紫外線の波長は、例えば３００ｎｍ〜４００ｎｍ程度である。紫外線は多孔質絶縁膜２０９を透過し、有機膜２０８に達する。有機膜２０８は紫外線により分解され、分解後の成分は多孔質絶縁膜２０９の開孔を通じて多孔質絶縁膜２０９の外部へと除去される。更に、酸素を含む官能基が有機膜２０８に含まれているため、紫外線の照射により触媒膜２０７上でオゾン（Ｏ3）等の活性酸素が生成する。そして、活性酸素により多孔質絶縁膜２０９の空洞２１３側の面で架橋反応が生じ、架橋層２１２が形成される。
【００３６】
架橋反応は、多孔質絶縁膜２０９にメチル基（−ＣＨ3）が含まれている場合、例えば次の反応式で表すことができる。
Ｓｉ−ＣＨ3  ＋  Ｏ3  →  Ｓｉ−ＯＨ  ＋  ＣＯ2  ＋  Ｈ2
Ｓｉ−ＯＨ  ＋  ＨＯ−Ｓｉ  →  Ｓｉ−Ｏ−Ｓｉ  ＋  Ｈ2Ｏ
【００３７】
このようにして第２の実施形態に係る化合物半導体装置を製造することができる。本実施形態では、有機膜２０８の分解により多孔質絶縁膜２０９に応力が作用するが、有機膜２０８の分解に伴って架橋層２１２が形成される。架橋層２１２の機械的強度が高いため、応力が作用してもクラックは生じにくい。また、多孔質絶縁膜２０９にクラックが生じたとしても、架橋層２１２の形成に伴ってクラックの端部が閉じられる。このため、クラックを介しての水分の透過が抑制される。
【００３８】
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態はＧａＮ系ＨＥＭＴの一例である。図４は、第３の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００３９】
第３の実施形態では、図４に示すように、平面視で、空洞２１３のソース電極２０５ｓ側の側面がゲート電極２０５ｇと配線２１６ｓとの間にあり、空洞２１３のドレイン電極２０５ｄ側の側面がゲート電極２０５ｇと配線２１６ｄとの間にある。多孔質絶縁膜２０９の空洞２１３側の側面にも架橋層２１２が形成されている。架橋層２１２は、例えば空洞２１３の上面及び側面にある。他の構成は第２の実施形態と同様である。
【００４０】
このような第３の実施形態によれば、例えば配線２１６ｓ又は２１６ｄと多孔質絶縁膜２０９との界面を介してゲート電極２０５ｇに向かってくる水分の透過も抑制することができる。
【００４１】
第３の実施形態に係る化合物半導体装置を製造する場合には、例えば、有機膜２０８の一部の除去の際に、残存させる部分を小さくすればよい。
【００４２】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態はＧａＮ系ＨＥＭＴの一例である。図５は、第４の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００４３】
第４の実施形態では、図５に示すように、多孔質絶縁膜２０９の上面に架橋層２１４が形成されている。架橋層２１４は、架橋層２１２と同様に、多孔質絶縁膜２０９に含まれる有機成分の架橋反応により形成されている。他の構成は第２の実施形態と同様である。
【００４４】
このような第４の実施形態によれば、架橋層２１４によっても多孔質絶縁膜２０９の機械的強度が高められているため、クラックを介した水分の透過をより一層抑制し、水分の透過に伴う電気的特性の低下をより一層抑制することができる。
【００４５】
第４の実施形態に係る化合物半導体装置を製造する場合には、例えば、酸素を含む雰囲気中で紫外線の照射を行う。雰囲気中の酸素が紫外線等により活性化されるため、多孔質絶縁膜２０９の上面でも架橋反応が生じる。このような紫外線の照射は、例えば、大気中で行ってもよく、真空にしたチャンバ内に窒素ガス及び酸素ガスを供給しながら行ってもよい。
【００４６】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態はＧａＮ系ＨＥＭＴの一例である。図６は、第５の実施形態に係る化合物半導体装置の構造を示す断面図である。
【００４７】
第５の実施形態では、図６に示すように、触媒膜２０７の下に保護膜２１５が形成されている。保護膜２１５は、例えば、窒化ケイ素、酸化ケイ素、酸窒化ケイ素、窒化アルミニウム、酸化アルミニウム若しくは酸窒化アルミニウム又はこれらの任意の組み合わせを含む。他の構成は第２の実施形態と同様である。
【００４８】
第５の実施形態に係る化合物半導体装置を製造する場合には、例えば、ゲート電極２０５ｇの形成後で触媒膜２０７の形成前に保護膜２１５を形成すればよい。
【００４９】
なお、第３の実施形態に第４の実施形態及び／又は第５の実施形態を組み合わせてもよく、第４の実施形態に第５の実施形態を組み合わせもよい。また、化合物半導体として、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等の窒化物半導体を用いてもよく、ＩｎＰ等を用いてもよい。
【００５０】
ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。
【００５１】
基板として、ＳｉＣ基板、サファイア基板、ＧａＮ基板、ＡｌＮ基板、Ｓｉ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。各層の厚さ及び材料等も上述の実施形態のものに限定されない。
【００５２】
次に、本願発明者らが行った実験について説明する。この実験では、第２の実施形態に倣った実施例を製造し、架橋層を含む多孔質絶縁膜の弾性率を測定した。また、大気中に６か月間放置し、その前後でのゲート電極２０５ｇの抵抗を測定し、放置の前後での抵抗変化率（上昇率）を測定した。更に、比較のために、触媒膜の形成及び架橋層の形成を省略した比較例についても弾性率及び抵抗変化率を測定した。これらの結果を図７に示す。
【００５３】
図７（ａ）に示すように、比較例の弾性率が６ＧＰａであったのに対し、実施例の弾性率は１３ＧＰａと２倍以上のものとなっていた。また、図７（ｂ）に示すように、比較例の抵抗変化率が１．２％であったのに対し、実施例の抵抗変化率は僅か０．１％であった。これらの結果から、架橋層が多孔質絶縁膜の強度の向上及び耐水性の向上に寄与していることが明らかである。
【００５４】
（第６の実施形態）
第６の実施形態は、ＧａＮ系ＨＥＭＴのディスクリートパッケージに関する。図８は、第６の実施形態に係るディスクリートパッケージを示す図である。
【００５５】
第６の実施形態では、図８に示すように、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴのＨＥＭＴチップ１２１０の裏面がはんだ等のダイアタッチ剤１２３４を用いてランド（ダイパッド）１２３３に固定されている。また、ドレイン電極２０５ｄが接続されたドレインパッド１２２６ｄに、Ａｌワイヤ等のワイヤ１２３５ｄが接続され、ワイヤ１２３５ｄの他端が、ランド１２３３と一体化しているドレインリード１２３２ｄに接続されている。ソース電極２０５ｓに接続されたソースパッド１２２６ｓにＡｌワイヤ等のワイヤ１２３５ｓが接続され、ワイヤ１２３５ｓの他端がランド１２３３から独立したソースリード１２３２ｓに接続されている。ゲート電極２０５ｇに接続されたゲートパッド１２２６ｇにＡｌワイヤ等のワイヤ１２３５ｇが接続され、ワイヤ１２３５ｇの他端がランド１２３３から独立したゲートリード１２３２ｇに接続されている。そして、ゲートリード１２３２ｇの一部、ドレインリード１２３２ｄの一部及びソースリード１２３２ｓの一部が突出するようにして、ランド１２３３及びＨＥＭＴチップ１２１０等がモールド樹脂１２３１によりパッケージングされている。
【００５６】
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ１２１０をはんだ等のダイアタッチ剤１２３４を用いてリードフレームのランド１２３３に固定する。次いで、ワイヤ１２３５ｇ、１２３５ｄ及び１２３５ｓを用いたボンディングにより、ゲートパッド１２２６ｇをリードフレームのゲートリード１２３２ｇに接続し、ドレインパッド１２２６ｄをリードフレームのドレインリード１２３２ｄに接続し、ソースパッド１２２６ｓをリードフレームのソースリード１２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂１２３１を用いた封止を行う。続いて、リードフレームを切り離す。
【００５７】
（第７の実施形態）
次に、第７の実施形態について説明する。第７の実施形態は、ＧａＮ系ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図９は、第７の実施形態に係るＰＦＣ回路を示す結線図である。
【００５８】
ＰＦＣ回路１２５０には、スイッチ素子（トランジスタ）１２５１、ダイオード１２５２、チョークコイル１２５３、コンデンサ１２５４及び１２５５、ダイオードブリッジ１２５６、並びに交流電源（ＡＣ）１２５７が設けられている。そして、スイッチ素子１２５１のドレイン電極と、ダイオード１２５２のアノード端子及びチョークコイル１２５３の一端子とが接続されている。スイッチ素子１２５１のソース電極と、コンデンサ１２５４の一端子及びコンデンサ１２５５の一端子とが接続されている。コンデンサ１２５４の他端子とチョークコイル１２５３の他端子とが接続されている。コンデンサ１２５５の他端子とダイオード１２５２のカソード端子とが接続されている。また、スイッチ素子１２５１のゲート電極にはゲートドライバが接続されている。コンデンサ１２５４の両端子間には、ダイオードブリッジ１２５６を介してＡＣ１２５７が接続される。コンデンサ１２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子１２５１に、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。
【００５９】
ＰＦＣ回路１２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子１２５１をダイオード１２５２及びチョークコイル１２５３等に接続する。
【００６０】
（第８の実施形態）
次に、第８の実施形態について説明する。第８の実施形態は、ＧａＮ系ＨＥＭＴを備えた電源装置に関する。図１０は、第８の実施形態に係る電源装置を示す結線図である。
【００６１】
電源装置には、高圧の一次側回路１２６１及び低圧の二次側回路１２６２、並びに一次側回路１２６１と二次側回路１２６２との間に配設されるトランス１２６３が設けられている。
【００６２】
一次側回路１２６１には、第７の実施形態に係るＰＦＣ回路１２５０、及びＰＦＣ回路１２５０のコンデンサ１２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路１２６０が設けられている。フルブリッジインバータ回路１２６０には、複数（ここでは４つ）のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄが設けられている。
【００６３】
二次側回路１２６２には、複数（ここでは３つ）のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃが設けられている。
【００６４】
本実施形態では、一次側回路１２６１を構成するＰＦＣ回路１２５０のスイッチ素子１２５１、並びにフルブリッジインバータ回路１２６０のスイッチ素子１２６４ａ、１２６４ｂ、１２６４ｃ及び１２６４ｄに、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。一方、二次側回路１２６２のスイッチ素子１２６５ａ、１２６５ｂ及び１２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
【００６５】
（第９の実施形態）
次に、第９の実施形態について説明する。第９の実施形態は、ＧａＮ系ＨＥＭＴを備えた増幅器に関する。図１１は、第９の実施形態に係る増幅器を示す結線図である。
【００６６】
増幅器には、ディジタル・プレディストーション回路１２７１、ミキサー１２７２ａ及び１２７２ｂ、並びにパワーアンプ１２７３が設けられている。
【００６７】
ディジタル・プレディストーション回路１２７１は、入力信号の非線形歪みを補償する。ミキサー１２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ１２７３は、第２〜第５の実施形態のいずれかのＧａＮ系ＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー１２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路１２７１に送出できる。この増幅器は、高周波増幅器、高出力増幅器として使用することができる。
【００６８】
以下、本発明の諸態様を付記としてまとめて記載する。
【００６９】
（付記１）
電子走行層と、
前記電子走行層の上方の電子供給層と、
前記電子供給層の上方のゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極、前記ソース電極及び前記ドレイン電極を覆い、前記ゲート電極の周囲に空洞が形成された有機成分を含む多孔質絶縁膜と、
を有し、
前記多孔質絶縁膜の前記空洞側の面に架橋層が形成されていることを特徴とする化合物半導体装置。
【００７０】
（付記２）
酸素を活性化させる作用を有し、前記空洞の下面の触媒膜を有することを特徴とする付記１に記載の化合物半導体装置。
【００７１】
（付記３）
前記触媒膜は酸化チタンを含むことを特徴とする付記２に記載の化合物半導体装置。
【００７２】
（付記４）
前記触媒膜の材料は３ｅＶ以上４ｅＶ以下のバンドギャップを有することを特徴とする
付記２に記載の化合物半導体装置。
【００７３】
（付記５）
前記多孔質絶縁膜の上面の第２の架橋層を有することを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
【００７４】
（付記６）
付記１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
【００７５】
（付記７）
付記１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする増幅器。
【００７６】
（付記８）
電子走行層の上方に電子供給層を形成する工程と、
前記電子供給層の上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極の周囲に有機膜を形成する工程と、
前記有機膜の上方に、前記ゲート電極、前記ソース電極及び前記ドレイン電極を覆い、酸素を含む官能基を有する有機成分を含む多孔質絶縁膜を形成する工程と、
前記多孔質絶縁膜を介して前記有機膜に紫外線を照射して前記有機膜を分解して前記多孔質絶縁膜に空洞を形成しながら、前記多孔質絶縁膜の前記空洞側の面に架橋層を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
【００７７】
（付記９）
前記有機膜を形成する工程の前に、酸素を活性化させる作用を有する触媒膜を形成する工程を有することを特徴とする付記８に記載の化合物半導体装置の製造方法。
【００７８】
（付記１０）
前記触媒膜は酸化チタンを含むことを特徴とする付記９に記載の化合物半導体装置の製造方法。
【００７９】
（付記１１）
前記触媒膜の材料は３ｅＶ以上４ｅＶ以下のバンドギャップを有することを特徴とする
付記９に記載の化合物半導体装置の製造方法。
【００８０】
（付記１２）
酸素を含む雰囲気中で前記紫外線の照射を行うことにより前記多孔質絶縁膜の上面に第２の架橋層を形成することを特徴とする付記８乃至１１のいずれか１項に記載の化合物半導体装置の製造方法。
【００８１】
（付記１３）
前記紫外線の波長は３００ｎｍ〜４００ｎｍであることを特徴とする付記８乃至１２のいずれか１項に記載の化合物半導体装置の製造方法。
【００８２】
（付記１４）
前記官能基は、少なくともカルボニル基、カルボキシル基又は水酸基を含むことを特徴とする付記８乃至１３のいずれか１項に記載の化合物半導体装置の製造方法。
【符号の説明】
【００８３】
１０２ｂ、２０２ｂ：電子走行層
１０２ｄ、２０２ｄ：電子供給層
１０５ｇ、２０５ｇ：ゲート電極
１０５ｓ、２０５ｓ：ソース電極
１０５ｄ、２０５ｄ：ドレイン電極
１０９、２０９：多孔質絶縁膜
１１２、２１２、２１４：架橋層
１１３、２１３：空洞
【図１】
2015204365.tif 000003
【図２】
2015204365.tif 000004
【図３Ａ】
2015204365.tif 000005
【図３Ｂ】
2015204365.tif 000006
【図３Ｃ】
2015204365.tif 000007
【図３Ｄ】
2015204365.tif 000008
【図４】
2015204365.tif 000009
【図５】
2015204365.tif 000010
【図６】
2015204365.tif 000011
【図７】
2015204365.tif 000012
【図８】
2015204365.tif 000013
【図９】
2015204365.tif 000014
【図１０】
2015204365.tif 000015
【図１１】
2015204365.tif 000016