(57)【要約】      （修正有）【課題】低温成膜において低い比抵抗を有する透明導電膜が得られる、透明導電膜の製造方法ならびに透明導電膜の製造装置を提供する。【解決手段】透明導電膜の製造方法は、成膜時間帯αと非成膜時間帯βとを交互に繰り返すことにより、透明導電膜を基体にスパッタ法を用いて形成する工程と、前記基体上に形成された透明導電膜に後加熱処理を施す工程とを含むことにより、比抵抗が大幅に低減された透明導電膜を製造することができる。【選択図】図２
2015127443.tif 000002
【特許請求の範囲】
【請求項１】
成膜時間帯αと非成膜時間帯βとを交互に繰り返すことにより、透明導電膜を基体にスパッタ法を用いて形成する工程Ａと、
前記基体上に形成された透明導電膜に後加熱処理を施す工程Ｂと、
を含むことを特徴とする透明導電膜の製造方法。
【請求項２】
前記工程Ａにおいて、成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数が、２以上であることを特徴とする請求項１に記載の透明導電膜の製造方法。
【請求項３】
前記工程Ａにおいて、前記透明導電膜を形成する前に、前記基体上に金属膜を形成する成膜時間帯αと、非成膜時間帯βとを備えることを特徴とする請求項１又は２に記載の透明導電膜の製造方法。
【請求項４】
前記成膜時間帯αにおける前記基体は時間と共に上昇する温度プロファイル、前記非成膜時間帯βにおける前記基体は時間と共に下降する温度プロファイル、となるように前記基体の温度を制御する、ことを特徴とする請求項１に記載の透明導電膜の製造方法。
【請求項５】
前記非成膜時間帯βにおける前記基体の温度プロファイルとするために、強制冷却手段を用いる、ことを特徴とする請求項４に記載の透明導電膜の製造方法。
【請求項６】
前記工程Ａは、ガラスからなる前記基体上に、ＩＴＯからなるターゲットを用いて前記透明導電膜を形成する、ことを特徴とする請求項１乃至５のいずれか一項に記載の透明導電膜の製造方法。
【請求項７】
前記成膜時間帯αにおける前記基体の最高温度Ｔｄ［℃］は６０℃未満とする、ことを特徴とする請求項５に記載の透明導電膜の製造方法。
【請求項８】
前記後加熱処理の温度をＴａ［℃］と定義した場合、
前記Ｔｄは、関係式Ｔｄ≦Ｔａ／２を満たす、ことを特徴とする請求項１に記載の透明導電膜の製造方法。
【請求項９】
前記成膜時間帯αごとに形成される前記極薄の透明導電膜の厚さ［Å］と前記基体の搬送速度［ｍ／ｍｉｎ］との積［Å・ｍ／ｍｉｎ］は、７２０以下であることを特徴とする請求項１に記載の透明導電膜の製造方法。
【請求項１０】
前記極薄の透明導電膜の厚さ［Å］は、１７５以上３５０以下であることを特徴とする請求項１に記載の透明導電膜の製造方法。
【請求項１１】
スパッタ法を用いて基体上に透明導電膜を形成する製造装置であって、
真空容器と、
前記真空容器内において、前記基体を加熱する手段と、
前記真空容器内において、前記基体が進行する方向に沿って成膜空間と非成膜空間とが交互に存在するように、前記成膜空間に配されるターゲットと、
前記ターゲットにスパッタ電圧を印加する電源と、を含み、
前記真空容器は、前記成膜空間に向けてプロセスガスを導入する手段を有する、ことを特徴とする透明導電膜の製造装置。
【請求項１２】
前記真空容器内において、前記非成膜空間に配される前記基体の強制冷却手段を備える、ことを特徴とする請求項１１に記載の透明導電膜の製造装置。
【請求項１３】
請求項１乃至１０のいずれか一項に記載の透明導電膜の製造方法を用いて形成されたことを特徴とする透明導電膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低温成膜において低い比抵抗を有する透明導電膜の製造方法、透明導電膜の製造装置、並びに透明導電膜に関する。
【背景技術】
【０００２】
近年、液晶表示装置（ＬＣＤ）等のフラットパネルディスプレイ（ＦＰＤ）の進歩と共に、このフラットパネルディスプレイ（ＦＰＤ）の表示面に設けられるタッチパネルにおいても新しい要求が高まっている。これらの要求を実現するために新たな技術が開発され提案されている。
【０００３】
このタッチパネルの一種として、抵抗膜方式タッチパネルが知られている。この抵抗膜方式タッチパネルにおいては、主面に透明導電膜が成膜された一対の透明基体が、これらの透明導電膜が互いに対向するように所定の間隔をおいて対向して配置されている。また、これらの透明導電膜の間には、複数個の絶縁性スペーサがマトリックス状に配置されている。このタッチパネルは、視認側の透明基体上の所望の位置が表示面に向けて押圧された際に、この所望の位置にて一対の透明導電膜を電気的に接続し、この所望の位置の情報を電気信号として外部へ出力する機能を有する。
【０００４】
従来、この抵抗膜方式タッチパネルにおいては、透明導電膜の材料として酸化インジウム（Ｉｎ２Ｏ３）に酸化スズ（ＳｎＯ２  ）を１〜４０質量％添加したスズ添加酸化インジウム（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）がタッチセンサーとして利用されている（例えば、特許文献１参照）。
【０００５】
近年、タッチパネルの需要拡大に伴いＯｎ−Ｃｅｌｌ型、Ｉｎ−Ｃｅｌｌ型、またはＯＧＳ（Ｏｎｅ  Ｇｌａｓｓ  Ｓｏｌｕｔｉｏｎ）型の高機能製品が求められている（例えば、非特許文献１）。これら高機能製品に求められるのは高い応答性であったり、デザイン性であったり、薄い・軽い等の形状上の性能などがある。
【０００６】
Ｏｎ−Ｃｅｌｌ型やＩｎ−Ｃｅｌｌ型のようなカラーフィルターに隣接してタッチセンサーが形成されるものでは、タッチセンサーとしてＩＴＯを利用する場合、カラーフィルターの耐熱性の問題があり、一般的にＩＴＯを低抵抗化することのできる高温成膜のプロセスを採用することが難しい。
【０００７】
一方、ＯＳＧ型は、カバーガラスの上にタッチセンサーを作りこむ方式であり、成膜対象がガラスであるため、高温成膜も対応が可能であるが、別の要求から成膜時の温度に制約が出てきている。
【０００８】
すなわち、最近ではデザインへの要求が高まり、パネル縁辺部に形成されるベゼル（額縁）の色のバリエーション増の需要も多くなってきている。従来、ベゼルはＢｌａｃｋＭａｔｒｉｘと呼ばれる黒い額縁が採用されてきたが、近年、ベゼルの色として白や青などの他の色の要求もあり、これらの色の塗料の耐熱性上の制約から、高温プロセスを採用することが難しくなってきている。つまり、高機能製品には低温で良品を作り出す新たなプロセス開発が必須であるが、従来の技術では低温成膜において十分に抵抗の低い透明導電膜を製造することが困難であった。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−０７１５３１号公報
【非特許文献】
【００１０】
【非特許文献１】服部励治、”筐体電圧印加法タッチセンサーパネル”、平成２５年１０月８日、新技術説明会（九州大学  産学連携センター）、［online］、［平成２５年１２月１６日検索］、インターネット＜URL：http://jstshingi.jp/abst/p/13/1329/kyudai_1.pdf＞
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、このような従来の実情に鑑みて考案されたものであり、低温成膜において低い比抵抗を有する透明導電膜が得られる、透明導電膜の製造方法を提供することを第一の目的とする。
また、本発明は、低温成膜において低い比抵抗を有する透明導電膜が得られる、透明導電膜の製造装置を提供することを第二の目的とする。
また、本発明は、比抵抗の低い透明導電膜を提供することを第三の目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１に記載の透明導電膜の製造方法は、成膜時間帯αと非成膜時間帯βとを交互に繰り返すことにより、透明導電膜を基体にスパッタ法を用いて形成する工程Ａと、前記基体上に形成された透明導電膜に後加熱処理を施す工程Ｂと、を含むことを特徴とする。
本発明の請求項２に記載の透明導電膜の製造方法は、請求項１において、前記工程Ａにおいて、成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数が、２以上であることを特徴とする。
本発明の請求項３に記載の透明導電膜の製造方法は、請求項１又は２において、前記工程Ａにおいて、前記透明導電膜を形成する前に、前記基体上に金属膜を形成する成膜時間帯αと、非成膜時間帯βとを備えることを特徴とする。
本発明の請求項４に記載の透明導電膜の製造方法は、請求項１において、前記成膜時間帯αにおける前記基体は時間と共に上昇する温度プロファイル、前記非成膜時間帯βにおける前記基体は時間と共に下降する温度プロファイル、となるように前記基体の温度を制御する、ことを特徴とする。
本発明の請求項５に記載の透明導電膜の製造方法は、請求項４において、前記非成膜時間帯βにおける前記基体の温度プロファイルとするために、強制冷却手段を用いる、ことを特徴とする。
本発明の請求項６に記載の透明導電膜の製造方法は、請求項１乃至５のいずれか一項において、前記工程Ａは、ガラスからなる前記基体上に、ＩＴＯからなるターゲットを用いて前記透明導電膜を形成する、ことを特徴とする。
本発明の請求項７に記載の透明導電膜の製造方法は、請求項３において、前記成膜時間帯αにおける前記基体の最高温度Ｔｄ［℃］は６０℃未満とする、ことを特徴とする。
本発明の請求項８に記載の透明導電膜の製造方法は、請求項１において、前記後加熱処理の温度をＴａ［℃］と定義した場合、前記Ｔｄは、関係式Ｔｄ≦Ｔａ／２を満たす、ことを特徴とする。
本発明の請求項９に記載の透明導電膜の製造方法は、請求項１において、前記成膜時間帯αごとに形成される前記極薄の透明導電膜の厚さ［Å］と前記基体の搬送速度［ｍ／ｍｉｎ］との積［Å・ｍ／ｍｉｎ］は、７２０以下であることを特徴とする。
本発明の請求項１０に記載の透明導電膜の製造方法は、請求項１において、前記極薄の透明導電膜の厚さ［Å］は、１７５以上３５０以下であることを特徴とする。
【００１３】
本発明の請求項１１に記載の透明導電膜の製造装置は、スパッタ法を用いて基体上に透明導電膜を形成する製造装置であって、真空容器と、前記真空容器内において、前記基体を加熱する手段と、前記真空容器内において、前記基体が進行する方向に沿って成膜空間と非成膜空間とが交互に存在するように、前記成膜空間に配されるターゲットと、前記ターゲットにスパッタ電圧を印加する電源と、を含み、前記真空容器は、前記成膜空間に向けてプロセスガスを導入する手段を有する、ことを特徴とする。
本発明の請求項１２に記載の透明導電膜の製造装置は、請求項９において、前記真空容器内において、前記非成膜空間に配される前記基体の強制冷却手段を備える、ことを特徴とする。
【００１４】
本発明の請求項１３に記載の透明導電膜は、請求項１乃至１０のいずれか一項に記載の透明導電膜の製造方法を用いて形成されたことを特徴とする。
【発明の効果】
【００１５】
本発明の透明導電膜の製造方法では、工程Ａにおいて、成膜時間帯αと非成膜時間帯βとを交互に繰り返してスパッタ法を用いて透明導電膜を形成することにより、成膜中における透明導電膜自体の最高温度を低温に保つことができる（つまり、低温成膜が可能となる）。これにより、堆積された透明導電膜は成膜中の微結晶化が抑制され、アモルファスとなる。その後、工程Ｂにおいて後加熱処理を施すことにより、前記透明導電膜の結晶化が図れる。これにより、比抵抗が大幅に低減された透明導電膜を製造することができる。
【００１６】
本発明の透明導電膜の製造装置では、スパッタ法を用いて（透明）基体上に透明導電膜を形成する製造装置であって、前記成膜空間において、基体が進行する方向に沿って成膜空間と非成膜空間とが交互に存在するように、ターゲットが配されている。これにより、基体は成膜空間と非成膜空間とを交互に繰り返して通過するので、基体が１つの成膜空間を通過する際に上昇する基板温度を抑えることにより、低温成膜が可能な透明導電膜の製造装置を提供することができる。
【００１７】
本発明の透明導電膜は、上述したような本発明の透明導電膜の製造方法を用いて形成されているので、抵抗が大幅に低減された透明導電膜を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の透明導電膜を有する、透明導電膜付き基板の一例を示す図。
【図２】成膜時間帯αと非成膜時間帯βにおける、基体温度の時間変化を示す図。
【図３】本発明の製造方法において、透明導電膜の特性メカニズムを示す図。
【図４】本発明の製造装置の一例を示す概略構成図。
【図５】図４の製造装置において、成膜室の主要部の一例を示す断面図。
【図６】本発明の製造装置の他の一例を示す概略構成図。
【図７】基体を冷却した際の温度プロファイルを示す図。
【図８】本発明の透明導電膜を有する、透明導電膜付き基板の他の一例を示す図。
【図９】成膜時の酸素流量と透明導電膜の比抵抗との関係を示す図。
【発明を実施するための形態】
【００１９】
以下では、本発明に係る透明導電膜の製造方法、透明導電膜の製造装置、並びに透明導電膜の一実施形態について、図面に基づいて説明する。
【００２０】
図１は、本発明の透明導電膜を有する、透明導電膜付き基板の一構成例を模式的に示す図である。
透明導電膜付き基板１Ａ（１）は、基体２上に、透明導電膜３が形成されてなる。
基体２としては、例えばガラス基板のような、透明な基体２が好適に用いられる。
図１（および後述する図９）では、透明導電膜３は、第一の透明導電膜３ａ〜第八の透明導電膜３ｈの、８層の極薄の透明導電膜が積層されてなる場合を例に挙げて示しているが、本発明の透明導電膜３は、特に限定されるものではなく、１層のみであっても、２層以上の極薄の透明導電膜が積層されてなるものであってもよい。
【００２１】
このような透明導電膜３は、後述する、本発明の透明導電膜の製造方法を用いて形成されることにより、低い比抵抗を有する。
本発明の透明導電膜の製造方法は、成膜時間帯と非成膜時間帯とを交互に繰り返すことにより、透明導電膜３を基体２にスパッタ法を用いて形成する工程Ａと、前記基体２上に形成された透明導電膜３に後加熱処理を施す工程Ｂと、を含むことを特徴とする。
【００２２】
図２に示すように、本発明の透明導電膜の製造方法では、前記成膜時間帯における前記基体２は時間と共に上昇する温度プロファイル、前記非成膜時間帯における前記基体２は時間と共に下降する温度プロファイル、となるように前記基体２の温度を制御する。
具体的には後述するが、本発明では、例えば基体２の最高温度Ｔｄ［℃］が、６０℃未満となるように、比較的低温で成膜する。
【００２３】
図３は、透明導電膜３の特性メカニズムを模式的に示す図である。
例えば透明導電膜３を、酸化インジウム（Ｉｎ２Ｏ３）に酸化スズ（ＳｎＯ２  ）を１〜１０質量％添加したスズ添加酸化インジウム（ＩＴＯ）をターゲットとして用いて、スパッタ法により成膜する場合を例として挙げる。
プラズマ入熱により例えば８０℃のように、中途半端に温度がかかったような条件で成膜すると、酸化インジウム（Ｉｎ２Ｏ３）が微結晶化してしまう。そのため、後工程で加熱処理した時に、不純物として添加されているＳｎと、Ｉｎとの置換がうまく行われないと考えられる。すなわち、キャリア密度が低下し、低抵抗化を妨げる要因になると考えられる。
【００２４】
これに対し、本発明のように、比較的低温（６０℃未満）とすることにより、成膜中の酸化インジウムの微結晶化が抑制され、アモルファス状態で存在する。
さらに、本発明では、成膜時間帯と非成膜時間帯とを交互に繰り返して透明導電膜３を成膜することにより、透明導電膜３は、極薄の透明導電膜３（第一の透明導電膜３ａ〜第八の透明導電膜３ｈ）の多層構成となり、各極薄膜における成膜中の結晶成長を抑制することができる。
したがって、後工程として加熱処理（アニール処理）を行った際に、不純物として添加されているＳｎとＩｎとの置換が好適に行われることにより、キャリア密度の低下が抑制されて、透明導電膜３の低抵抗化を実現することができる。
以下、具体的に説明する。
【００２５】
まず、本発明の透明導電膜の製造方法において、透明導電膜３を形成するのに好適な製造装置の一例を説明する。
【００２６】
（スパッタ装置）
図４は、本発明の透明導電膜の製造方法に用いられるスパッタ装置（製造装置）の一例を示す概略構成図である。また、図５は同スパッタ装置の成膜室の主要部を示す断面図である。
スパッタ装置１０は、インターバック式のスパッタ装置であり、例えば、無アルカリガラス基板からなる基体２および基体２を搭載したトレイ１８を搬入／搬出する仕込み／取出し室（Ｌ／ＵＬ）１１と、基体２を熱処理する加熱室（Ｈ）１２と、加熱室１２から搬出された熱処理後の基体２を成膜室１４へ移動させるための前室として機能するスパッタ搬入室（Ｓin）１３と、スパッタ搬入室（Ｓin）１３から供給された基体２に透明導電膜３をスパッタ法により形成する成膜室（Ｓ）１４と、を少なくとも備えている。
【００２７】
仕込み／取出し室１１には、板状の基体２を縦型（基体２の板厚をなす面が鉛直方向となるように基体２が支持され、後段の加熱・成膜処理などが基体２の主面に対して行われるタイプ）に保持・搬送するためのトレイ１８が、移動可能に配置されている。
加熱室１２には、基体２を加熱するヒータ１９が縦型に設けられている（図４は基体２の両面に対向して個別に設置した例であり、片面側のみ設けても構わない）。
仕込み／取出し室１１には、この室内を粗真空引きするロータリーポンプ等の粗引き排気手段１１Ｐが設けられている。
【００２８】
スパッタ搬入室１３は、加熱室１２から搬出された熱処理後の基体２を成膜室１４へ移動させる前に、基体２を冷却するとともに、後段の成膜室へ搬送するにあたり、スパッタ搬入室１３の内部を排気手段１３Ｐにより高真空とする。
そのために、スパッタ搬入室１３には、この室内を高真空引きするターボ分子ポンプ等の排気手段１３Ｐが設けられている。
また、基体２を積極的に冷却するために、電源２１Ｄｉに接続された強制冷却手段２１ｉを備える構成としてもよい。
【００２９】
成膜室１４の内部には、一方の側面１４ａに、必要に応じて基体２の温度を調整するための温度調整手段３１が縦型に設けられ、他方の側面１４ｂには、ＩＴＯ材料のターゲット３２を保持し所望のスパッタ電圧を印加するスパッタカソード機構３３が縦型に設けられており、成膜室１４の外部には、スパッタカソード機構３３にスパッタ電圧を供給する電源３４が配されている。
また、成膜室１４には、この室内を高真空引きするターボ分子ポンプ等の高真空排気手段１４Ｐ、及びこの室内にプロセスガスを導入するガス導入手段３５が設けられている。ガス導入手段３５は、各種ガスを導入可能なポート（不図示）に接続されている。
【００３０】
スパッタカソード機構３３は、板状の金属プレートからなるもので、ターゲット３２を口ウ材等でボンディングにより固定するためのものである。電源３４は、ターゲット３２に直流電圧をスパッタ電圧として印加するためのものであり、直流電源が好適に用いられる。
【００３１】
ガス導入手段３５は、プロセスガスを構成する各種ガスを導入可能なポートに接続されており、各種ガスとしては、例えば不活性ガス（代表的にはＡｒガス）、水素ガス、酸素ガス、水蒸気が挙げられる。
【００３２】
なお、このガス導入手段３５は、各種ガスの供給源に接続された各ポートを備えており、必要に応じて自由に選択して使用すればよい。例えば、水素ガスと酸素ガス、水素ガスと水蒸気、のように２つのポートに同時に接続する構成としてもよい。
【００３３】
図５は、本発明に係る透明導電膜の製造方法に用いられるスパッタ装置の他の一例を示す概略構成図であり、即ちインターバック式のマグネトロンスパッタ装置の成膜室の主要部を示す断面図である。
【００３４】
スパッタカソード機構３３は、ターゲット３２をロウ材等でボンディング（固定）した背面プレート（不図示）と、背面プレート（不図示）の裏面に沿って配置された磁気回路（不図示）とを備えている。この磁気回路（不図示）は、ターゲット３２の表面に水平磁界を発生させるものであり、ターゲット３２の表面に所望の水平磁界が発生するように、磁石の形状や配置などを適宜調整したものである。
【００３５】
このような図５に示す製造装置においては、成膜室１４の一方の側面１４ｂに所望の磁界を発生するスパッタカソード機構３３を縦型に設けたので、スパッタ電圧を２５０Ｖ以下とし、ターゲット３２の表面における水平磁界強度の最大値を１０００ガウス以上とすることにより、結晶格子の整った透明導電膜３を成膜することができる。
【００３６】
次に、本発明の透明導電膜の製造方法の一例として、図４、５に示すスパッタ装置１０を用いて、透明導電膜３を透明基体２に成膜する方法について例示する。
まず、成膜時間帯αと非成膜時間帯βとを交互に繰り返すことにより、透明導電膜３を基体２にスパッタ法を用いて形成する（工程Ａ）。
【００３７】
使用するターゲット材としては、酸化インジウムに酸化スズを１〜１０質量％添加したスズ添加酸化インジウム（ＩＴＯ）が挙げられ、中でも、比抵抗の低い薄膜を成膜することができる点で、酸化インジウムに酸化スズを１〜１０質量％添加したＩＴＯが好ましい。
【００３８】
次いで、例えばガラスからなる透明基体２（以下、基体２とも呼ぶ）を仕込み／取出し室１１のトレイ１８に搭載した状態で、仕込み／取出し室１１から加熱室１２に搬入する。この基体２を、所望の温度に保持された状態のヒータ１９の前に配置して、基体２をヒータ１９により所定の温度（例えば１２０℃）まで加熱する。
基体２が所定の温度まで加熱されたら、基体２を加熱室１２から、所定の真空度（例えば０．２７Ｐａ（２．０ｍＴｏｒｒ））とされたスパッタ搬入室１３に搬入する。
スパッタ搬入室１３内に基体２を滞留させ、自然放熱により基体２を所定の温度（例えば２０℃〜３０℃）まで冷却する。その際、必要に応じて強制冷却手段２１ｉおよび電源２１Ｄｉを用い、冷却時間を短縮したり、冷却プロファイルを変更してもよい。
【００３９】
次いで、スパッタ搬入室１３内において所定の温度まで冷却された基体２をトレイ１８に搭載した状態で、スパッタ搬入室１３から成膜室１４に搬入する。その際、成膜室１４は、スパッタ搬入室１３とほぼ同じレベルの真空度（例えば０．２７Ｐａ（２．０ｍＴｏｒｒ））とする。
【００４０】
次いで、成膜室１４を高真空排気手段１４で高真空引きし、成膜室１４が所定の高真空度、例えば２．７×１０−４Ｐａ（２．０×１０−３ｍＴｏｒｒ）となった後に、成膜室１４に、スパッタガス導入手段３５によりＡｒ等のスパッタガスを導入し、成膜室１４内を所定の圧力（スパッタ圧力）とする。
【００４１】
次いで、電源３４によりターゲット３２にスパッタ電圧、例えば、直流電圧をスパッタ電圧として印加する。スパッタ電圧印加により、発生したプラズマにより励起されたＡｒ等のスパッタガスのイオンがターゲット３２に衝突し、このターゲット３２からスズ添加酸化インジウム（ＩＴＯ）を構成する原子を飛び出させる。この状態とされたターゲット３２の前方空間内を通過するように、基体２が搭載されたトレイ１８を図４中に示された点線矢印の方向へ移動させる。この操作により、基体２にＩＴＯからなる極薄の第一の透明導電膜３ａを成膜する（成膜時間帯α）。
この成膜時間帯αにおける基体２の最高温度を、所定の温度未満（例えば６０℃未満）とするために、ターゲット３２と対向する位置に配置された温度調整手段３１を、必要に応じて利用してもよい。
【００４２】
図２に示すように、成膜時間帯αにおける基体２は、時間と共に上昇する温度プロファイルとなるように基体２の温度を制御する。
その際、成膜時間帯αにおける基体２の最高温度Ｔｄは、６０℃未満が好ましい。
成膜時間帯αにおける基体２の温度が、例えば１２０℃と比較的高温である場合、後工程において加熱処理した後でもそれほど抵抗が下がらないが、基体２の温度を６０℃未満と比較的低温に抑えることにより、後加熱処理した後の抵抗を低下させる効果が顕著になる。
【００４３】
成膜時間帯αごとに形成される「極薄の透明導電膜の厚さ［Å］」と「基体の搬送速度［ｍ／ｍｉｎ］」との積［Å・ｍ／ｍｉｎ］は、特に限定されるものではないが、例えば、７２０以下とすることが好ましい。基体がターゲットの前方を通過しながら成膜が行われる場合、この積は、「ダイナミックデポジションレート（通過成膜速度）」と呼ばれる数値である。
この積［Å・ｍ／ｍｉｎ］が、７２０を超えると、プラズマダメージが大きくなり、透明導電膜の膜質に影響を及ぼすことから芳しくない。ゆえに、この積［Å・ｍ／ｍｉｎ］としては、７２０以下の範囲が好適である。
【００４４】
極薄の透明導電膜（第一の透明導電膜３ａ〜第八の透明導電膜３ｈ）のそれぞれの厚さ［Å］は、特に限定されるものではないが、例えば、１７５以上３５０以下とすることが好ましい。
極薄の透明導電膜が１７５［Å］よりも薄いと、成膜中に残留ガスなどの不純物を膜中に取り込み易くなり、膜質が劣化する。また、所望の膜厚を得るために積層する回数が増えることになり、スパッタカソード台数が増えるため、生産装置としては好ましくない。一方、極薄の透明導電膜が３５０［Å］よりも厚いと、成膜時に結晶化が進みやすくなる。ゆえに、極薄の透明導電膜（第一の透明導電膜３ａ〜第八の透明導電膜３ｈ）のそれぞれの厚さ［Å］としては、１７５以上３５０以下の範囲が好適である。
また、トータルの透明導電膜３の厚さは、特に限定されるものではないが、例えば、３５０［Å］以上１６００［Å］以下とすることが好ましい。
【００４５】
以上のようにして基体２上にＩＴＯからなる極薄の第一透明導電膜３ａを成膜した後、基体２を、成膜室１４から、スパッタ搬入室１３へと移動する（図４に示す◆印の位置から◇印の位置へ戻す）。この時間帯は、成膜を行わない、すなわち非成膜時間帯となる。このとき、放熱することにより、基体２は温度が下がり、冷却される。すなわち、図２に示すように、非成膜時間帯において、基体２は時間と共に下降する温度プロファイル、となるように基体２の温度を制御する。
【００４６】
基体２が所定の温度（例えば２０℃〜３０℃）まで放熱により冷却されたら、基体２をスパッタ搬入室１３から成膜室１４に搬入する。
そして、上述した第一透明導電膜３ａを成膜した場合と同様にして、第一透明導電膜３ａの上に、第二透明導電膜３ｂを成膜する（成膜時間帯α）。この時、必要に応じて、成膜中の基体２を、温度調整手段３１を用いて冷却してもよい。
【００４７】
第二透明導電膜３ｂを成膜した後、基体２を、成膜室１４から、スパッタ搬入室１３へと戻し、放熱する（非成膜時間帯β）。
基体２が所定の温度まで冷却（放熱）されたら、基体２をスパッタ搬入室１３から成膜室１４に搬入し、第二透明導電膜３ｂの上に、第三透明導電膜３ｃを成膜する（成膜時間帯α）。この時、必要に応じて、成膜中の基体２を、温度調整手段３１を用いて冷却してもよい。
同様に、スパッタ搬入室１３での放熱（非成膜時間帯β）と、成膜室１４での成膜（成膜時間帯α）とを交互に繰り返すことにより、第四透明導電膜３ｄ〜第八透明導電膜３ｈを、順次、成膜する。
【００４８】
このように、工程Ａでは、成膜室１４における成膜（成膜時間帯α）と、スパッタ搬入室１３での放熱（非成膜時間帯β）とを交互に繰り返すことにより、基体２上に、第一透明導電膜３ａ〜第八透明導電膜３ｈを順次、成膜する。
【００４９】
成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数は、２以上である。２以上とすることにより、成膜時間帯αの前後に非成膜時間帯βを設けることができる。特に、４回以上がより好ましく、８回以上とすることがより好ましい。成膜時間帯αと非成膜時間帯βとを交互に８回以上繰り返し、断続的にスパッタリングすることにより、透明導電膜３の膜厚を一定とした場合に、１回の成膜時間帯αによって作製される透明導電層をより極薄とし、より多層構造とした透明導電膜３の形成が可能であり、次いで後述する後加熱処理を施すことにより、比抵抗の改善（低減）効果を顕著にすることができる。
【００５０】
以上のようにして、基体２に、極薄の第一の透明導電膜３ａ〜第八の透明導電膜３ｈが、順次、積層成膜されることにより、透明導電膜３が形成される。
最後に、基体２を成膜室１４からスパッタ搬入室１３、仕込み／取出し室１１へ搬送した後、この仕込み／取出し室１１の真空を破り、このＩＴＯから成る透明導電膜３（第一透明導電膜３ａ〜第８透明導電膜３）が形成された基体２を取り出す。
【００５１】
つぎに、基体２に形成された透明導電膜３に後加熱処理を施す（工程Ｂ）。形成された透明導電膜３に対する後加熱処理は、大気中にて行われるが、必要に応じて真空中（減圧下）で行ってもよい。この後加熱処理により、不純物として添加されているＳｎとＩｎとの置換が好適に行われるとともに、ＩＴＯが結晶化する。その結果、キャリア密度の低下が抑制されて、低抵抗を有する透明導電膜３が得られる。
このときの後加熱処理の温度をＴａ［℃］と定義した場合、成膜時間帯における基体２の最高温度Ｔｄは、関係式Ｔｄ≦Ｔａ／２を満たすことが好ましい。例えば、後加熱処理の温度Ｔａは１２０[℃]の場合は、基体２の最高温度Ｔｄが６０[℃]未満とすればよい。この関係が満たされることにより、透明導電膜３の安定した結晶化が得られる。
【００５２】
このようにして、基体２にＩＴＯからなる透明導電膜３が形成されてなる透明導電膜付き基板１Ａ（１）が得られる。
本発明では、例えば６０℃未満という低温成膜でも、低抵抗を有する透明導電膜３を成膜（製造）することができる。この製法は、ガラス基板（単体）からなる基体２の他に、ガラス基板に他の薄膜が既に形成されている基体２であっても、高温による割れや薄膜に悪影響を与えることなく、比抵抗の低い優れた透明導電膜３を成膜できる。
【００５３】
他の薄膜が既に形成されている基体２としては、透明導電膜３の導電特性に影響を及ぼさない金属膜が予め配置された基体２が好適である。本発明は、従来プロセス（低くても８０℃、通常は１００℃以上の成膜温度とされるプロセス）に比べて、より低温域（６０℃未満）において透明導電膜３を形成できるので、基体２に金属膜、透明導電膜を順に積層しても、高温による割れや薄膜（界面、膜中）への悪影響（密着性、内部応力）が著しく解消される。
【００５４】
上述した成膜装置及び成膜方法では、基体２を搭載したトレイ１８が、ターゲットの前を通過することにより成膜が行われるとして説明したが、基体２のみを移動させる手段が備わっている場合には、トレイ１８は不要となる。この場合、基体２は自重のみとなるので、高速搬送が可能となる利点がある。
一方、基体２を搭載したトレイ１８を用いる場合には、トレイ１８の材料や形状などを工夫することにより、基体２から温度を奪い取り、基体２の温度上昇を抑制できるという利点がある。
【００５５】
図６は、透明導電膜の製造装置の他の構成例を示す図である。
図４に示した製造装置１０では、基体２を搭載したトレイ１８が、成膜室１４とスパッタ搬入室１３とを繰り返し往復することにより、成膜時間帯と非成膜時間帯とを繰り返していた。
これに対し、図６に示す製造装置１００では、成膜室１４内に、複数のターゲット１３２ａ〜１３２ｄ（１３２）とこれに対応する複数のスパッタカソード機構１３３ａ〜１３３ｄ（１３３）からなるユニットが設けられている。
【００５６】
また、図７においては、各ユニットを構成するスパッタカソード機構１３３には各々電源１３４ａ〜１３４ｄ（１３４）を設けた場合を例示しているが、必ずしも個別に電源を配置せず、複数ユニットに１つの電源となるように配置してもよい。
【００５７】
そして、この製造装置１００では、基体２を搭載したトレイ１８が、成膜室１４内を移動することにより、成膜時間帯αと非成膜時間帯βとを繰りかえして成膜する。基体２がスパッタカソード機構１３３と対向しているとき（すなわち、各ターゲット１３２ａ〜１３２ｄ（１３２）の前を通過する位置にあるとき）には成膜が行われ（成膜時間帯α）、スパッタカソード機構１３３と次のスパッタカソード機構１３３との間（例えば、１３３ａと１３３ｂとの間）を移動するときに、基体２から放熱が行われる（非成膜時間帯β）。
【００５８】
このとき、非成膜空間である、隣に位置する各スパッタカソード機構１３３の間に、強制冷却手段１２１を設けることが好ましい。強制冷却手段１２１を設けて基体２を強制冷却することにより、非成膜時間帯βにおいて、基体２から熱を急速に奪い取り、ひいては基体２が時間と共に急峻に下降する温度プロファイル、となるように基体２の温度を効率よく制御することができる。
【００５９】
このような強制冷却手段２１としては、特に限定されるものではないが、例えばクライオパネルを利用した冷却パネルが好適に用いられる。
低温領域においてパネル温度調節が可能な冷却パネルを用いることにより、放射冷却により成膜後の基体温度を急速に低下させることができる。パネル温度を１５０Ｋ程度にて温度調節することにより、水蒸気の排気も可能である。
【００６０】
図７は、成膜後の基体２を冷却した際の温度プロファイルを示す概略説明図である。図７には、強制冷却手段１２１を用いず、自然放熱により基体２を冷却した場合の温度プロファイル（点線）と、強制冷却手段１２１を用いて強制的に基体２を冷却した場合の温度プロファイル（実線）と一緒に示している。
強制冷却手段１２１のない場合（点線）でも、自然放熱により基体２の温度は時間と共に下降する温度プロファイルを示す。しかしながら、強制冷却手段１２１を用いる（実線）ことにより、基体２が時間と共に下降する温度プロファイルを、より急峻で、かつより低温まで降下するものに変えることができる。ゆえに、強制冷却手段１２１のある場合（実線）には、より短時間で、より低温まで基体２の温度を低下させることができるので、強制冷却手段１２１は基体２の温度を効率よく制御するために有効である。
【００６１】
このような製造装置（スパッタ装置）１００を用いて、基体２に、ＩＴＯからなる極薄の第一の透明導電膜３ａ〜第八の透明導電膜３ｈを、順次、積層成膜することにより、透明導電膜３を形成する（工程Ａ）場合について説明する。
【００６２】
スパッタ装置１００は、インライン式のスパッタ装置であり、例えば、無アルカリガラス基板からなる基体２および基体２を搭載したトレイ１１８を搬入する仕込み室（Ｌ）１１１と、基体２を熱処理する加熱室（Ｈ）１１２と、加熱室１１２から搬出された熱処理後の基体２を成膜室１１４へ移動させるための前室として機能するスパッタ搬入室（Ｓin）１１３と、スパッタ搬入室（Ｓin）１１３から供給された基体２に透明導電膜３をスパッタ法により形成する成膜室（Ｓ）１１４と、成膜室１１４から成膜処理後の基体２を搬出するためのスパッタ搬出室（Ｓout ）１１５と、スパッタ搬出室（Ｓout ）１１５から移動した基体２を大気圧下に搬出する取出し室（ＵＬ）１１６と、を少なくとも備えている。
【００６３】
スパッタ装置１００において、仕込み室１１１から、加熱室１１２を通り、スパッタ搬入室１１３へ至る際の基体２の温度プロファイルは、上述したスパッタ装置１０にける温度プロファイルと同様にすればよい。
例えば、加熱室１１２において熱処理（例えば１２０℃）された基体２は、スパッタ搬入室１１３へ搬入され、スパッタ搬入室１１３内に基体２を滞留させることにより、自然放熱により基体２を所定の温度（例えば２０℃〜３０℃）まで冷却する。その際、必要に応じて強制冷却手段１２１ｉおよび電源１２１Ｄｉを用い、冷却時間を短縮したり、冷却プロファイルを変更してもよい。
【００６４】
次に、所定の温度（例えば２０℃〜３０℃）まで冷却された基体２は、スパッタ搬入室１１３から成膜室１１４へ搬入される。
次いで、成膜室１１４内にガス導入手段１３５によりプロセスガス（Ａｒ等のスパッタガス）を導入し所定の圧力に設定した後、電源１３４ａ（１３４）によりスパッタカソード機構１３３ａ（１３３）のターゲット１３２ａ（１３２）にスパッタ電圧、例えば、直流電圧をスパッタ電圧として印加する。スパッタ電圧の印加により、発生したプラズマにより励起されたＡｒ等のスパッタガスのイオンがターゲット１３２ａ（１３２）に衝突し、このターゲット１３２ａ（１３２）からスズ添加酸化インジウム（ＩＴＯ）を構成する原子を飛び出させる。この状態とされたターゲット１３２ａ（１３２）の前方空間内を通過するように、基体２が搭載されたトレイ１１８を図６に示した点線矢印の方向へ移動させる。この操作により、基体２にＩＴＯからなる極薄の第一の透明導電膜３ａを成膜する（成膜時間帯α）。
この成膜時間帯αにおける基体２の最高温度を、所定の温度未満（例えば６０℃未満）とするために、ターゲット１３２ａ（１３２）と対向する位置に配置された温度調整手段１３１（１３１ａ）を、必要に応じて利用してもよい。
【００６５】
なお、必要に応じて、各ターゲット１３２ａ〜１３２ｄ（１３２）の対面する位置に、温度制御手段１３１ａ〜１３１ｄ（１３１）を配置してもよい。なお、図６では４つの温度制御手段および４つのユニットを設けた場合を例示しているが、これに限定されず、極薄の透明導電膜の層数に対応する数だけ設ければよい。例えば第一の透明導電膜３ａ〜第八の透明導電膜３ｈを積層形成する場合、８つのユニットを設ければよい。
【００６６】
基体２上にＩＴＯからなる極薄の第一透明導電膜３ａを成膜した後、基体２を、スパッタカソード機構１３３ａ（１３３）と対向する位置から、スパッタカソード機構１３３ｂ（１３３）と対向する位置へと移動させる。この間の時間帯は、成膜を行わない、（１回目の）非成膜時間帯βとなり、基体２は自然放熱される。
この非成膜時間帯βに相当する位置に、すなわち、スパッタカソード機構１３３ａとスパッタカソード機構１３３ｂとの間の位置に、強制冷却手段１２１を配置することによって、積極的に基体２の温度を下げるように構成してもよい。
【００６７】
第一透明導電膜３ａを成膜（第一の成膜時間帯α）した後、非成膜時間帯βを過ごした基体２を、スパッタカソード機構１３３ｂ（１３３）の前を通過させることにより、第一透明導電膜３ａの上に第二の透明導電膜３ｂを成膜する（第二の成膜時間帯α）。
基体２に設けた第一透明導電膜３ａの上に第二透明導電膜３ｂを成膜した後、基体２を、スパッタカソード機構１３３ｂ（１３３）と対向する位置から、スパッタカソード機構１３３ｃ（１３３）と対向する位置へと移動させる。この間の時間帯は、成膜を行わない、（２回目の）非成膜時間帯βとなる。
この非成膜時間帯βに相当する位置に、すなわち、スパッタカソード機構１３３ａとスパッタカソード機構１３３ｂとの間の位置に、強制冷却手段１２１ｂ（１２１）を配置することによって、積極的に基体２の温度を下げるように構成してもよい。
【００６８】
同様に基体２を、スパッタカソード機構１３３ｃ（１３３）とスパッタカソード機構１３３ｄ（１３３）の前を順に移動させることにより、第三透明導電膜３ｃと第四透明導電膜３ｄを積層形成する。つまり、第三透明導電膜３ｃと第四透明導電膜３ｄについても、スパッタカソード機構３２での成膜（成膜時間帯α）と、基体２が自然冷却あるいは強制冷却手段２１による放熱（非成膜時間帯β）とを交互に繰り返すことになる。
さらに、基体２が同じ操作、すなわち、スパッタカソード機構１３３での成膜（成膜時間帯α）と、基体２が自然冷却あるいは強制冷却手段２１による放熱（非成膜時間帯β）とを交互に繰り返す操作を行うことにより、第四透明導電膜３ｄ〜第八透明導電膜３ｈを順次、形成する。
【００６９】
成膜時間帯αにおける基体２の移動速度（搬送速度）を変えることにより、１層分の膜厚あるいは「ダイナミックデポジションレート（通過成膜速度）［Å・ｍ／ｍｉｎ］」を制御することができる。
【００７０】
以上のようにして、基体２に、極薄の第一の透明導電膜３ａ〜第八の透明導電膜３ｈが、順次、積層形成されることにより、図１に示した透明導電膜３が形成される。
基体２を製造装置から取り出した後、形成された透明導電膜３に対して、大気中にて後加熱処理を施す（工程Ｂ）。これにより、透明導電膜３は、低抵抗を有するものとなる。
【００７１】
図８は、透明導電膜付き基板の他の一構成例を模式的に示す図である。
透明導電膜付き基板１Ｂ（１）は、基体２に前もって、金属膜４が形成されており、この金属膜４上に、複数の極薄の透明導電膜３（第一の透明導電膜３ａ〜第八の透明導電膜３ｈが積層された透明導電膜３）が形成されてなる構成例である。
金属膜４としては、特に限定されるものではないが、例えば、反射防止機能を有するインデックスマッチング層を形成する場合であれば、酸化ニオブや酸化シリコン等の金属酸化物等が挙げられる。
また、金属膜４は単層であってもよいし、多層であってもよく、限定されない。
【００７２】
なお、図８には、金属膜４上に、複数の極薄の透明導電膜３（第一の透明導電膜３ａ〜第八の透明導電膜３ｈが積層された透明導電膜３）が形成される例を示したが、透明導電膜３は単層（すなわち、金属膜４上に最初に形成する第一の透明導電膜３ａのみ）であってもよい。つまり、第一の透明導電膜３ａを形成する前に、金属膜４を予め設けた基体２に対して、自然冷却あるいは強制冷却手段２１による放熱（非成膜時間帯β）が行われ、次いで第一の透明導電膜３ａの形成（成膜時間帯α）が行われるならば、本発明の作用・効果を発揮させることが可能である。
【００７３】
特に、このような作用・効果を安定に得るために、例えば図４や図６に示した製造装置において、透明導電膜３用の成膜室の前段として、金属膜４用の成膜室を設けてなる装置構成としてもよい。つまり、透明導電膜付き基板１Ｂ（１）を形成する場合、工程Ａにおいて、透明導電膜３を形成する前に、基体２上に金属膜４を形成する成膜時間帯αと、非成膜時間帯βとを備えることになる。
【００７４】
（実験例）
以下、本発明の効果を確認するために行った、実験例について説明する。
図４に示したような製造装置１０を用いて、成膜室１４（◆印の位置）とスパッタ搬入室１３（◇印の位置）との間で基体２を往復させて、成膜（成膜時間帯α）と放熱（非成膜時間帯β）とを繰り返すことにより、基体に、複数の極薄の透明導電膜を積層形成した。
このときの成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数を変えて透明導電膜の特性を評価した。
【００７５】
（サンプル１）
まず、スパッタカソード機構３３に、ターゲット３２を取り付けた。ターゲット３２には、Ｉｎ２Ｏ３に不純物としてＳｎＯ２  を５質量％添加した材料（ＩＴＯ）を用いた。その後、仕込み／取出し室１１から加熱室１２に向けて無アルカリガラス基板（基体２）を移動させて、基体２をヒータ１９により熱処理した。
基体２を加熱室１２からスパッタ搬入室１３に搬入した。スパッタ搬入室１３内に基体２を滞留させ、自然放熱により基体２を所定の温度（例えば２０℃〜３０℃）まで冷却した。
そして、所定の温度（例えば２０℃〜３０℃）になった基体２を、成膜室１４に搬送した。このとき、成膜室１４内は高真空排気手段１４Ｐにより所定の真空度に保たれている。
【００７６】
スパッタガス導入手段３５から、Ａｒガスをプロセスガスとして導入し、コンダクタンスバルブ（不図示）により所望のスパッタ圧力に調圧した後、スパッタカソード機構３３にＤＣ電源３４により２．０［Ｗ／ｃｍ２  ］で電力を印加することにより、スパッタカソード機構３３に取り付けたＩＴＯターゲット３２がスパッタされる放電状態とした。そして、この放電状態とされたターゲット３２の前を通過するように、基体２を移動させることにより、第一の透明導電膜３ａを形成した（成膜時間帯α）。
このときの電圧値は２３０[Ｖ]であり、電流値は２７[Ａ]であった。また、基板の搬送速度は１９８０[ｍｍ／ｍｉｎ]であった。
【００７７】
なお、成膜時間帯αにおける基体温度の測定には、ヒートラベル（ミクロン（株）製、タイプ「６Ｒ−４０」：http://www.microncorp.co.jp/heat_6r.htmlの表１に示されるヒートラベル）を用いた。このヒートラベルの温度レンジは、「４０−４３−４６−４９−５４−６０［℃］」である。
このヒートラベルを用いて成膜実験を行ったところ、「４０−４３−４６−４９−５４」のラベルは変色する場合があったが、「６０」のラベルは変色しなかった。すなわち、基体２の最高温度Ｔｄは、「６０℃より低い（６０℃未満である）」ことが確認された。
【００７８】
このようにして、基体２に、極薄の第一の透明導電膜３ａを１７５[Å]の厚さに形成した（成膜時間帯α）。
その後、基体２を、成膜室１４から、スパッタ搬入室１３へと移動する（◆印の位置から◇印の位置へ戻す）とともに、スパッタ搬入室１３内に基体２を滞留させて基体２から放熱させることにより、基体２の温度を下げた（非成膜時間帯β）。
基体２が所定の温度（例えば２０℃〜３０℃）まで冷却（放熱）されたら、基体２をスパッタ搬入室１３から成膜室１４に搬入し、放電状態にあるターゲット３２の前を通過させることにより、第一の透明導電膜３ａの上に、第二透明導電膜３ｂを成膜した（成膜時間帯α）。
【００７９】
これらの作業を一連のフローとして、８パス繰り返す（すなわち、成膜時間帯αと非成膜時間帯βとを８回繰り返す）ことにより、極薄の第一の透明導電膜３ａ〜第八の透明導電膜３ｈを、順次、積層成膜して、合計膜厚が１４００[Å]となるように透明導電膜３を、基体２に形成した。その後、取り出し室から基体２を取り出した。
最後に、基体２に形成された透明導電膜３に対して、１２０[℃]にて１時間の、後加熱処理を施すことにより、サンプル１を得た。
なお、サンプル１の製造条件とした場合、「ダイナミックデポジションレート（通過成膜速度）」は、３５０[Å・ｍ／ｍｉｎ]であった。
【００８０】
（サンプル２）
サンプル２では、成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数を４回とした。
その際、基体２の搬送速度を１０６０[ｍｍ／ｍｉｎ]としたこと以外は、サンプル１と同様にして、極薄の第一の透明導電膜３ａ〜第四の透明導電膜３ｄを、順次、積層成膜して、合計膜厚が１４００[Å]となるように透明導電膜３を形成したところ、成膜膜時間帯αにおける基体２の温度は６０℃未満であった。成膜後、基体２に形成された透明導電膜３に対して、サンプル１と同様に、１２０[℃]にて１時間の、後加熱処理を施した。
なお、サンプル２の製造条件とした場合、「ダイナミックデポジションレート（通過成膜速度）」は、３７０[Å・ｍ／ｍｉｎ]であった。
【００８１】
（サンプル３）
サンプル３では、成膜時間帯αと非成膜時間帯βとを交互に繰り返す回数を１回（１パス）とした。
その際、所望の合計膜厚（１４００[Å]）を１回（１パス）で形成したところ、成膜膜時間帯αにおける基体２の温度は８２℃であった。基体２の搬送速度は２５５[ｍｍ／ｍｉｎ]とした。これら以外は、サンプル１と同様にして、膜厚が１４００[Å]となるように透明導電膜３を形成した。成膜後、基体２に形成された透明導電膜３に対して、サンプル１と同様に、１２０[℃]にて１時間の、後加熱処理を施した。
なお、サンプル３の製造条件とした場合、「ダイナミックデポジションレート（通過成膜速度）」は、３６０[Å・ｍ／ｍｉｎ]であった。
【００８２】
（サンプル４）
サンプル４では、成膜時間帯αにおいて、スパッタカソード機構３３に印加する電力を４．０［Ｗ／ｃｍ２  ］、基体２の搬送速度を２０６０[ｍｍ／ｍｉｎ]とし、所望の合計膜厚（１４００[Å]）を４回（４パス）で形成したところ、成膜膜時間帯αにおける基体２の温度は６０℃未満であった。これら以外は、サンプル２と同様にして、膜厚が１４００[Å]となるように透明導電膜３を形成した。成膜後、基体２に形成された透明導電膜３に対して、サンプル１と同様に、１２０[℃]にて１時間の、後加熱処理を施した。
なお、サンプル４の製造条件とした場合、「ダイナミックデポジションレート（通過成膜速度）」は、７２０[Å・ｍ／ｍｉｎ]であった。
【００８３】
（サンプル５）
サンプル５では、成膜時間帯αにおいて、スパッタカソード機構３３に印加する電力を４．０［Ｗ／ｃｍ２  ］、基体２の搬送速度を４７７[ｍｍ／ｍｉｎ]とし、所望の合計膜厚（１４００[Å]）を１回（１パス）で形成したところ、成膜膜時間帯αにおける基体２の温度は７７℃であった。これら以外は、サンプル３と同様にして、膜厚が１４００[Å]となるように透明導電膜３を形成した。成膜後、基体２に形成された透明導電膜３に対して、サンプル１と同様に、１２０[℃]にて１時間の、後加熱処理を施した。
なお、サンプル５の製造条件とした場合、「ダイナミックデポジションレート（通過成膜速度）」は、６７０[Å・ｍ／ｍｉｎ]であった。
【００８４】
以上のようにして形成された透明導電膜３について、比抵抗[μΩ・ｃｍ]を測定した。その結果を表１に示す。
【００８５】
【表１】
2015127443.tif 000003
【００８６】
以下の点が、表１から明らかとなった。
（１Ａ）成膜時間帯αと非成膜時間帯βとの繰り返し回数（パス数）が１回→４回→８回と増えるにつれて、アニール後の透明導電膜の比抵抗は何れも低下する（サンプル番号：３、２、１を比較）。その低下率を「比抵抗の相対値」で表すと、パス数が４回の場合は約９％低下（０．９１３）、パス数が８回の場合は約１６％低下（０．８３８）であることが分かった。
（１Ｂ）印加電力を２倍にした場合も、同様の傾向があることが分かった（サンプル番号：５、４を比較）。
上記（１Ａ）〜（１Ｂ）の結果より、比抵抗を低下させる因子として、パス数（成膜時間帯αと非成膜時間帯βを交互に設ける回数）が重要であることが判明した。
【００８７】
図９は、成膜時の酸素流量と透明導電膜の比抵抗との関係を示す図である。以下の点が、図９から明らかとなった。図９において、□印はサンプル１（８パス）の結果を、◇印はサンプル２（４パス）の結果を、○印はサンプル３（１パス）の結果を、それぞれ表している。
（２Ａ）パス数に依存せず、比抵抗が極小となる酸素流量が存在する。サンプル１（図中の□印）、サンプル２（図中の◇印）では、酸素流量が２［ｓｃｃｍ］のときに、より低い比抵抗が得られた。
（２Ｂ）パス数が増えるほど、比抵抗が極小となる酸素流量値は、増大する傾向を示す。同時に、比抵抗の極小が、低下する傾向を示す。
（２Ｃ）パス数が８回（サンプル１：図中の□印）の場合、酸素流量が２〜３［ｓｃｃｍ］の範囲において、３５０［μΩ／ｃｍ］以下の比抵抗が得られた。
上記（２Ａ）〜（２Ｃ）からも、比抵抗を低下させる因子として、パス数（成膜時間帯αと非成膜時間帯βを交互に設ける回数）が重要であることが分かる。
【００８８】
また、上述したサンプル１〜５の作製において、「成膜時間帯αごとに形成される前記極薄の透明導電膜の厚さ［Å］と前記基体の搬送速度［ｍ／ｍｉｎ］との積［Å・ｍ／ｍｉｎ］」、すなわち「ダイナミックデポジションレート（通過成膜速度）」は、７２０以下とすれば良いことが判明した。この積［Å・ｍ／ｍｉｎ］が、７２０を超えると、プラズマダメージが大きくなり、透明導電膜の膜質に影響を及ぼすことが分かった。ゆえに、この積［Å・ｍ／ｍｉｎ］としては、７２０以下の範囲が好適である。
【００８９】
以上、本発明の透明導電膜の製造方法、透明導電膜の製造装置、並びに透明導電膜について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
例えば、図４に示した製造装置では、非成膜時間帯βにおいて、スパッタ搬入室で自然放熱することにより基体温度を下げていたが、本発明はこれに限定されず、スパッタ搬入室内に、強制冷却手段を設けることにより、基体を冷却してもよい。
また、上述した実施形態では、ＩＴＯからなる透明導電膜を成膜した場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば酸化亜鉛系の透明導電膜を成膜する際にも適用可能である。
【産業上の利用可能性】
【００９０】
本発明は、透明導電膜の製造方法、透明導電膜の製造装置、並びに透明導電膜に広く適用可能である。このような透明導電膜は、例えばタッチパネル製品全体に好適に用いられる。
【符号の説明】
【００９１】
１Ａ，１Ｂ（１）  透明導電膜付き基板、２  基体、  ３  透明導電膜、３ａ〜３ｈ  第一の透明導電膜〜第八の透明導電膜、４  金属膜。
【図１】
2015127443.tif 000004
【図２】
2015127443.tif 000005
【図３】
2015127443.tif 000006
【図４】
2015127443.tif 000007
【図５】
2015127443.tif 000008
【図６】
2015127443.tif 000009
【図７】
2015127443.tif 000010
【図８】
2015127443.tif 000011
【図９】
2015127443.tif 000012