(57)【要約】【課題】入力電圧の変動に対して迅速に入力電圧に応じた電流を生成可能な電圧電流変換回路および電源回路を提供する。【解決手段】電圧電流変換回路は、入力電圧が下がるほど、より多くの電流を流す第１トランジスタと、第１トランジスタのゲートまたはベースにバイアス電圧を供給する第１バイアス回路と、入力電圧が上がるほど、より多くの電流を流す第２トランジスタと、第２トランジスタのゲートまたはベースにバイアス電圧を供給する第２バイアス回路と、第１トランジスタに流れる電流に応じた電流を流す第３トランジスタと、第２トランジスタに流れる電流に応じた電流を流す第４トランジスタと、第３トランジスタとともにカレントミラー回路を構成する第５トランジスタと、第４トランジスタとともにカレントミラー回路を構成する第６トランジスタと、第５トランジスタまたは第６トランジスタに流れる電流に応じた電流を流す出力ポートと、を備える。【選択図】図１
2015204491.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が入力される入力ポートと、
前記入力電圧が下がるほど、より多くの電流を流す第１トランジスタと、
前記第１トランジスタのゲートまたはベースにバイアス電圧を供給する第１バイアス回路と、
前記入力電圧が上がるほど、より多くの電流を流す第２トランジスタと、
前記第２トランジスタのゲートまたはベースにバイアス電圧を供給する第２バイアス回路と、
前記第１トランジスタに流れる電流に応じた電流を流す第３トランジスタと、
前記第２トランジスタに流れる電流に応じた電流を流す第４トランジスタと、
前記第３トランジスタとともにカレントミラー回路を構成する第５トランジスタと、
前記第４トランジスタとともにカレントミラー回路を構成する第６トランジスタと、
前記第５トランジスタまたは前記第６トランジスタに流れる電流に応じた電流を流す出力ポートと、を備える電圧電流変換回路。
【請求項２】
前記第１トランジスタのソースまたはエミッタと、前記第２トランジスタのソースまたはエミッタとは、いずれも前記入力ポートに接続される請求項１に記載の電圧電流変換回路。
【請求項３】
前記第５トランジスタまたは前記第６トランジスタに流れる電流に応じた電流を流す第７トランジスタと、
前記第７トランジスタに流れる電流に応じた電流を流す第８トランジスタと、
前記第５トランジスタまたは前記第６トランジスタと、前記第８トランジスタと、にバイアス電流を供給する第１電流源と、を備え、
前記出力ポートを流れる電流は、前記第５トランジスタまたは前記第６トランジスタと、前記第８トランジスタと、に流れる請求項１または２に記載の電圧電流変換回路。
【請求項４】
前記第１バイアス回路は、
前記第１トランジスタに流れる電流に応じた電流を流す第９トランジスタと、
前記第９トランジスタにバイアス電流を供給する第２電流源と、を有し、
前記第２バイアス回路は、
前記第２トランジスタに流れる電流に応じた電流を流す第１０トランジスタと、
前記第１０トランジスタにバイアス電流を供給する第３電流源と、を有する請求項１乃至３のいずれかに記載の電圧電流変換回路。
【請求項５】
出力電圧に応じた電圧が基準電圧に一致するように帰還制御を行う直流電圧生成回路と、
前記直流電圧生成回路の周波数特性を調整するための電流信号を生成する電圧電流変換回路と、を備え、
前記電圧電流変換回路は、
前記出力電圧が入力される入力ポートと、
前記出力電圧が下がるほど、より多くの電流を流す第１トランジスタと、
前記第１トランジスタのゲートまたはベースにバイアス電圧を供給する第１バイアス回路と、
前記出力電圧が上がるほど、より多くの電流を流す第２トランジスタと、
前記第２トランジスタのゲートまたはベースにバイアス電圧を供給する第２バイアス回路と、
前記第１トランジスタに流れる電流に応じた電流を流す第３トランジスタと、
前記第２トランジスタに流れる電流に応じた電流を流す第４トランジスタと、
前記第３トランジスタとともにカレントミラー回路を構成する第５トランジスタと、
前記第４トランジスタとともにカレントミラー回路を構成する第６トランジスタと、
前記第５トランジスタまたは前記第６トランジスタに流れる電流に応じた前記電流信号を流す出力ポートと、を有し、
前記直流電圧生成回路は、前記出力電圧に応じた電圧と前記基準電圧との差分電圧に応じた信号を生成するとともに、前記出力ポートを流れる前記電流信号に基づいて周波数特性が調整される差動増幅器を有する電源回路。
【請求項６】
出力電圧が入力される入力ポートと、前記出力電圧がゲートまたはベースに入力される第１トランジスタと、前記第１トランジスタのゲートまたはベースにバイアス電圧を供給する第１バイアス回路と、前記出力電圧がゲートまたはベースに入力される第２トランジスタと、前記第２トランジスタのゲートまたはベースにバイアス電圧を供給する第２バイアス回路と、第１基準電圧ノードと前記第１トランジスタのドレインまたはコレクタとの間に接続される第３トランジスタと、第２基準電圧ノードと前記第１トランジスタのドレインまたはコレクタとの間に接続される第４トランジスタと、前記第３トランジスタとともにカレントミラー回路を構成する第５トランジスタと、前記第４トランジスタとともにカレントミラー回路を構成する第６トランジスタと、前記第５トランジスタまたは前記第６トランジスタに流れる電流に応じた前記電流信号を流す出力ポートと、を有する電圧電流変換回路と、
前記出力ポートに接続される第１ポートを有する差動増幅器と、前記差動増幅器の出力信号が入力されて前記出力電圧を出力する帰還トランジスタと、を有する直流電圧生成回路と、備える電源回路。
【請求項７】
前記差動増幅器は、
一対のＮＭＯＳトランジスタと、
これらＮＭＯＳトランジスタのソースにバイアス電流を流す第４電流源と、を有し、
前記出力電圧の変動量に応じた前記電流信号が、前記一対のＮＭＯＳトランジスタのソースと前記第４電流源との接続ノードから前記出力ポートに引き込まれる請求項５または６に記載の電源回路。
【請求項８】
前記差動増幅器は、
一対のＰＭＯＳトランジスタと、
これらＰＭＯＳトランジスタのソースにバイアス電流を流す第５電流源と、を有し、
前記出力電圧の変動量に応じた前記電流信号が、前記出力ポートから前記一対のＰＭＯＳトランジスタのソースと前記第５電流源との接続ノードに出力される請求項５または６に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電圧電流変換回路および電源回路に関する。
【背景技術】
【０００２】
スマートフォンやタブレットなどは、電池で駆動しており、電池をできるだけ長持ちさせるために、ＬＤＯ回路（Low Drop Out）と呼ばれる電源回路が用いられることが多い。最近のスマートフォンやタブレット等の携帯電子機器は、性能が年々に向上しており、携帯電子機器内の各電子部品の消費電流は増える傾向にある。携帯電子機器の消費電流が増えるほど、ＬＤＯ回路の出力電圧の変動量が大きくなり、場合によっては、ＬＤＯ回路が正常に動作しなくなるおそれがある。
【０００３】
このような不具合を解決するために、ＬＤＯ回路にブースタ回路を接続して、ＬＤＯ回路の出力電圧の変動量を抑制することも考えられるが、ブースタ回路も電流を消費するため、電源回路全体としての消費電流が多くなり、電池の消耗が早まるおそれがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３１１５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一態様は、入力電圧に応じて生成される電流の応答性を向上できる電圧電流変換回路および電源回路を提供するものである。
【課題を解決するための手段】
【０００６】
本実施形態によれば、入力電圧が入力される入力ポートと、
入力電圧が下がるほど、より多くの電流を流す第１トランジスタと、
前記第１トランジスタのゲートまたはベースにバイアス電圧を供給する第１バイアス回路と、
前記入力電圧が上がるほど、より多くの電流を流す第２トランジスタと、
前記第２トランジスタのゲートまたはベースにバイアス電圧を供給する第２バイアス回路と、
前記第１トランジスタに流れる電流に応じた電流を流す第３トランジスタと、
前記第２トランジスタに流れる電流に応じた電流を流す第４トランジスタと、
前記第３トランジスタとともにカレントミラー回路を構成する第５トランジスタと、
前記第４トランジスタとともにカレントミラー回路を構成する第６トランジスタと、
前記第５トランジスタまたは前記第６トランジスタに流れる電流に応じた電流を流す出力ポートと、を備える電圧電流変換回路が提供される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態による電圧電流変換回路を備えた電源回路１の回路図。
【図２】第１の実施形態による差動増幅器の回路図。
【図３】第２の実施形態による電圧電流変換回路を備えた電源回路１の回路図。
【図４】第２の実施形態による差動増幅器の回路図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、電圧電流変換回路および電源回路内の特徴的な構成および動作を中心に説明するが、電圧電流変換回路および電源回路には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。
【０００９】
図１は本発明の一実施形態による電圧電流変換回路を備えた電源回路１の回路図である。図１の電源回路１は、ＬＤＯ回路２と低消費ブースタ回路３とを備えている。ＬＤＯ回路２は、出力電圧に応じた電圧が基準電圧に一致するように帰還制御を行う直流電圧生成回路である。ＬＤＯ回路２の出力電圧Ｖoは負荷２０に供給される。低消費ブースタ回路３は、ＬＤＯ回路２の周波数特性を調整するための電流信号を生成する電圧電流変換回路である。
【００１０】
ＬＤＯ回路２は、初段アンプ４と、電池５と、ＰＭＯＳトランジスタ（帰還トランジスタ）６と、分圧回路７とを有する。分圧回路７は、ＬＤＯ回路２の出力電圧に応じた電圧、すなわち出力電圧の分圧電圧を生成する。電池５は、基準電圧を出力する。初段アンプ４は、基準電圧と分圧電圧との差分電圧に応じた信号を生成する。この信号は、ＰＭＯＳトランジスタ６のゲートに入力される。ＰＭＯＳトランジスタ６は、初段アンプ４の出力信号に応じた電圧をドレイン端子から出力する。この電圧がＬＤＯ回路２の出力電圧となる。
【００１１】
初段アンプ４は差動増幅器であり、例えば、図２のような回路で構成される。図２の差動増幅器は、一対のＮＭＯＳトランジスタ２１，２２と、一方のＮＭＯＳトランジスタ２１のドレインと電源電圧ノードＶddとの間に介挿されるインピーダンス素子２３と、他方のＮＭＯＳトランジスタ２２のドレインと電源電圧ノードＶddとの間に介挿されるインピーダンス素子２４と、各ＭＯＳトランジスタ２１，２２のソースと接地ノードとの間に介挿される電流源２５と、電流調整ポート（第１ポート）２６とを有する。
【００１２】
電流調整ポート２６は、一対のＮＭＯＳトランジスタ２１，２２のソースと電流源２５とを接続する接続ノードに接続されている。電流調整ポート２６に流れる電流により、初段アンプ４内を流れる電流を可変させて初段アンプ４の動作速度を調整し、これにより初段アンプ４の周波数特性を調整することができる。すなわち、図２に示すように、初段アンプ４内には、差動増幅器が設けられており、初段アンプ４の電流調整ポート２６から低消費ブースタ回路３に流れる電流が増えると、初段アンプ４内の差動増幅器を流れる電流も増えて、この差動増幅器が初段アンプ４の出力ノードに接続されたＰＭＯＳトランジスタ６のゲート容量を充放電する能力（速度）が向上する。これはすなわち、初段アンプ４の周波数特性が向上することを意味し、初段アンプ４の応答性が向上する。
【００１３】
低消費ブースタ回路３は、入力ポートBstINと、出力ポートBstOUTと、第１〜第８トランジスタＱ１〜Ｑ８と、第１バイアス回路８と、第２バイアス回路９と、第１電流源１０とを有する。入力ポートBstINには、ＬＤＯ回路２の出力電圧Ｖoが入力される。出力ポートBstOUTに流れる電流は、ＬＤＯ回路２の電流調整ポート２６に流れる。以下では、トランジスタのドレイン−ソース間を流れる電流を、単にトランジスタを流れる電流と述べる。
【００１４】
ＮＭＯＳトランジスタからなる第１トランジスタＱ１のソースとＰＭＯＳトランジスタからなる第２トランジスタＱ２のソースとはともに、低消費ブースタ回路３の入力ポートBstINに接続されている。第１バイアス回路８は、第１トランジスタＱ１のゲートにバイアス電圧を供給する。第１バイアス回路８は、第１トランジスタＱ１とゲート同士が接続されたＮＭＯＳトランジスタからなる第９トランジスタＱ９と、第９トランジスタＱ９にバイアス電流を供給する第２電流源１１とを有する。第２バイアス回路９は、第２トランジスタＱ２のゲートにバイアス電圧を供給する。第２バイアス回路９は、第２トランジスタＱ２とゲート同士が接続されたＰＭＯＳトランジスタからなる第１０トランジスタＱ１０と、第１０トランジスタＱ１０にバイアス電流を供給する第３電流源１２とを有する。第９トランジスタＱ９と第１０トランジスタＱ１０の各ソースは、コンデンサ１４の一端に接続されている。このコンデンサ１４の他端は接地ノードに接続されており、コンデンサ１４の一端と低消費ブースタ回路３の入力ポートBstINとの間にはインピーダンス素子１３が接続されている。
【００１５】
なお、第１バイアス回路８と第２バイアス回路９の回路構成は、図１に示した回路に限定されない。すなわち、第１バイアス回路８は、固定のバイアス電圧を第１トランジスタＱ１のゲートに供給する回路であればよい。同様に、第２バイアス回路９は、固定のバイアス電圧を第２トランジスタＱ２のゲートに供給する回路であればよい。なお、第１トランジスタＱ１のゲートに供給されるバイアス電圧と、第２トランジスタＱ２のゲートに供給されるバイアス電圧とは互いに異なる電圧レベルを有する。
【００１６】
ＰＭＯＳトランジスタからなる第３トランジスタＱ３のドレインは第１トランジスタＱ１のドレインに接続されており、第３トランジスタＱ３は、第１トランジスタＱ１に流れる電流に応じた電流を流す。ＮＭＯＳトランジスタからなる第４トランジスタＱ４のドレインは第２トランジスタＱ２のドレインに接続されており、第４トランジスタＱ４は、第２トランジスタＱ２に流れる電流に応じた電流を流す。
【００１７】
ＰＭＯＳトランジスタからなる第５トランジスタＱ５は、第３トランジスタＱ３とカレントミラー回路を構成しており、第５トランジスタＱ５は、第３トランジスタＱ３に流れる電流に応じた電流を流す。
【００１８】
ＮＭＯＳトランジスタからなる第６トランジスタＱ６は、第４トランジスタＱ４とカレントミラー回路を構成しており、第６トランジスタＱ６は、第４トランジスタＱ４に流れる電流に応じた電流を流す。
【００１９】
第６トランジスタＱ６のドレインは、低消費ブースタ回路３の出力ポートBstOUTと、第１電流源１０とに接続されている。
【００２０】
第５トランジスタＱ５のドレインは、ＮＭＯＳトランジスタからなる第７トランジスタＱ７のドレインに接続されており、第７トランジスタＱ７は、第５トランジスタＱ５に流れる電流に応じた電流を流す。ＮＭＯＳトランジスタからなる第８トランジスタＱ８と第７トランジスタＱ７は、ゲート同士が接続されており、第８トランジスタＱ８は、第７トランジスタＱ７に流れる電流に応じた電流を流す。第８トランジスタＱ８のドレインは、低消費ブースタ回路３の出力ポートBstOUTに接続されている。
【００２１】
低消費ブースタ回路３内の第１〜第３電流源１０〜１２は、第１〜第１０トランジスタＱ１〜Ｑ１０を動作させるのに必要最小限の電流（例えば数ナノアンペア程度）を供給すればよく、負荷２０で消費する電流の変動（以下、負荷変動）によりＬＤＯ回路２の出力電圧Ｖoが急変した場合に出力ポートBstOUTを流れる電流は、以下の理由により、出力電圧Ｖoが変化した場合のみ、出力電圧Ｖoの変化量と、第１または第２トランジスタＱ１，Ｑ２の特性とで決まる値になる。すなわち、第１および第２トランジスタＱ１，Ｑ２の各ゲートは、定常状態では固定電圧であり、低消費ブースタ回路３は動作していない。低消費ブースタ回路３が動作していないときは、第１電流源１０の電流は、第６トランジスタＱ６を流れる電流ＩQ6と第８トランジスタＱ８を流れる電流ＩQ8の和（ＩQ6＋ＩQ8）に等しくなるように設定されている。よって、低消費ブースタ回路３が動作していないときは、低消費ブースタ回路３の出力ポートBstOUTからは電流の出し入れは生じない。一方、ＬＤＯ回路２の出力電圧Ｖoが変化すると、第１トランジスタＱ１または第２トランジスタＱ２のゲート−ソース間電圧が変化し、第１トランジスタＱ１または第２トランジスタＱ２を流れる電流が増加する。第１トランジスタＱ１または第２トランジスタＱ２を流れる電流の値は、これらトランジスタＱ１，Ｑ２のゲートに供給される出力電圧Ｖoの電圧レベルと、これらトランジスタＱ１，Ｑ２のゲート−ソース間抵抗とによって決まる値になる。第１トランジスタＱ１または第２トランジスタＱ２を流れる電流が増加すると、第６トランジスタＱ６または第８トランジスタＱ８を流れる電流が増加するが、その電流増加分は、第１電流源１０では供給できないため、ＬＤＯ回路２内の初段アンプ４の電流調整ポート２６を介して電流供給を受けることになる。
【００２２】
次に、図１の電源回路１の動作を説明する。図１のＬＤＯ回路２は、数十μアンペア以下の消費電流で定常的に動作する。ただし、ＬＤＯ回路２が駆動する負荷は、μ秒オーダーの非常に短い時間に数百ミリアンペアも急変することがありうる。この負荷変動に応じて、ＬＤＯ回路２の出力電圧Ｖoが短時間で大きく変動してしまう。例えば、ＬＤＯ回路２の出力電圧Ｖoが定常状態から急激に低下したとすると、低消費ブースタ回路３の入力ポートBstINの入力電圧が低下し、これにより、第１トランジスタＱ１のソース電圧が低下し、第１トランジスタＱ１はより多くの電流を流すようになる。これにより、第３トランジスタＱ３を流れる電流も増加し、第３トランジスタＱ３とカレントミラー回路を構成する第５トランジスタＱ５を流れる電流も増加する。第５トランジスタＱ５のドレインは第７トランジスタＱ７のドレインに接続され、第７トランジスタＱ７と第８トランジスタＱ８は互いのゲートが接続されているため、第５トランジスタＱ５を流れる電流が増加すると、第７トランジスタＱ７および第８トランジスタＱ８を流れる電流も増加する。この電流は、低消費ブースタ回路３の出力ポートBstOUTからより多くの電流を第８トランジスタＱ８に引き込む（流し込む）方向に流れる。この出力ポートBstOUTは、ＬＤＯ回路２内の初段アンプ４の電流調整ポート２６に接続されており、この電流調整ポート２６から出力ポートBstOUTを介して第７トランジスタＱ７により多くの電流が流れることになる。よって、初段アンプ４に流れる電流が増えて、初段アンプ４の動作速度が向上し、初段アンプ４の出力ノードに接続された第６トランジスタＱ６のゲート容量を充放電する能力（速度）も向上する。これはすなわち、初段アンプ４の周波数特性が向上することを意味し、初段アンプ４の応答性が向上する。したがって、ＬＤＯ回路２は、出力電圧Ｖoの低下を抑制するべく、出力電圧Ｖoを上昇させる動作を迅速に行うことになる。
【００２３】
逆に、ＬＤＯ回路２の出力電圧Ｖoが定常状態から急激に上昇したとすると、低消費ブースタ回路３の入力ポートBstINの入力電圧が上昇し、これにより、第２トランジスタＱ２のソース電圧が高くなり、第２トランジスタＱ２に流れる電流が増加する。これにより、第４トランジスタＱ４に流れる電流も増加し、第４トランジスタＱ４とカレントミラー回路を構成する第６トランジスタＱ６を流れる電流も増加する。第６トランジスタＱ６のドレインは低消費ブースタ回路３の出力ポートBstOUTに接続されており、この出力ポートBstOUTからより多くの電流が引き込まれて、第６トランジスタＱ６に流れる。よって、出力電圧Ｖoが低下した場合と同様に、ＬＤＯ回路２内の初段アンプ４の電流調整ポート２６から出力ポートBstOUTにより多くの電流が流れ、初段アンプ４の周波数特性が向上して、初段アンプ４の応答性が向上する。すなわち、ＬＤＯ回路２は、出力電圧Ｖoの上昇を抑制するべく、出力電圧Ｖoを低下させる動作を迅速に行うことになる。
【００２４】
このように、第１の実施形態では、ＬＤＯ回路２の出力電圧Ｖoが変動すると、その変動に応じて迅速に低消費ブースタ回路３内で出力電圧Ｖoに応じた電流を生成し、この電流をＬＤＯ回路２内の初段アンプ４の電流調整ポート２６から出力ポートBstOUTを介して低消費ブースタ回路３内の第７トランジスタＱ７または第８トランジスタＱ８に引き込む。これにより、初段アンプ４を流れる電流が増えて、初段アンプ４がＰＭＯＳトランジスタ６のゲート容量を充放電する能力（速度）が向上する。これはすなわち、初段アンプ４の周波数特性を向上することを意味する。これにより、初段アンプ４の応答性がよくなり、ＬＤＯ回路２の出力電圧Ｖoの変動を迅速に抑制することができる。低消費ブースタ回路３内の第１〜第３電流源１０〜１２は、第１〜第１０トランジスタＱ１〜Ｑ１０を動作させるのに必要最小限の電流を消費し、ＬＤＯ回路２の出力電圧Ｖoが変動した場合のみ、その変動量と第１または第２トランジスタＱ２の特性とで決まる電流が一時的に流れることになる。したがって、本実施形態による低消費ブースタ回路３は、極小のバイアス電流のみで動作が可能となり、低消費電力のＬＤＯ回路２ととともに、電源回路１全体での消費電流を増やすことなく、応答性よく出力電圧Ｖoの変動を抑制でき、ＬＤＯ回路２の安定動作が可能となる。
【００２５】
また、低消費ブースタ回路３の出力ポートBstOUTは、ＬＤＯ回路２内の初段アンプ４の電流調整ポート２６に接続され、この電流調整ポート２６は、図２に示すように、初段アンプ４を構成する差動増幅器の一対のＮＭＯＳトランジスタ２１，２２のソースに接続されているため、低消費ブースタ回路３のオフセット電流がＬＤＯ回路２の動作にほとんど悪影響を及ぼさないという効果が得られる。すなわち、低消費ブースタ回路３は、電源電圧Ｖddに接続されている第２電流源１１と、接地ノードに接続されている第３電流源１２とを有するが、製造バラツキなどで第２電流源１１を流れる電流と第３電流源１２を流れる電流とが一致しない場合がある。この場合、出力ポートBstOUTから電流が引き込まれたり、出力されたりし、これがオフセット電流となる。ところが、本実施形態では、このオフセット電流は、ＬＤＯ回路２内の初段アンプ４の電流調整ポート２６を介して、差動増幅器の一対のＮＭＯＳトランジスタ２１，２２のソースを流れる電流を若干増減させるだけとなり、ＬＤＯ回路２の動作にほとんど影響を及ぼさなくなる。
【００２６】
（第２の実施形態）
上述した第１の実施形態は、ＬＤＯ回路２内の初段アンプ４がＮＭＯＳトランジスタを用いた差動増幅器である例を示したが、最近は、ＬＤＯ回路２内の初段アンプ４がＰＭＯＳトランジスタを用いた差動増幅器である場合も増えている。これは、初段アンプ４に接続される電池５の電圧レベルを下げる要求が高くなっているためである。一般に、初段アンプ４に接続される電池５の電圧レベルが０．５Ｖ未満では、初段アンプ４をＮＭＯＳトランジスタで構成するのは難しくなり、ＰＭＯＳトランジスタで構成する必要がある。そこで、以下に説明する第２の実施形態は、ＬＤＯ回路２内の初段アンプ４がＰＭＯＳトランジスタを用いた差動増幅器である例を示している。
【００２７】
図３は第２の実施形態による電源回路１の回路図である。図３では、図１と共通する構成部品には同一符号を付しており、以下では相違点を中心に説明する。
【００２８】
図３のＬＤＯ回路２は、初段アンプ４の導電型がＮＭＯＳトランジスタからＰＭＯＳトランジスタに変わった点で図１のＬＤＯ回路２と異なっている。
【００２９】
図３の低消費ブースタ回路３は、第５トランジスタＱ５のドレインに出力ポートBstOUTと第１電流源１０が接続されることと、第６トランジスタＱ６のドレインに第７トランジスタＱ７のドレインが接続されることとが図１とは異なっている。
【００３０】
また、図３の低消費ブースタ回路３は、ＬＤＯ回路２の出力電圧Ｖoが変動したときに、出力ポートBstOUTからＬＤＯ回路２内の初段アンプ４の電流調整ポート２６に向かって電流を出力する。すなわち、出力ポートBstOUTを流れる電流の向きが図１とは異なっている。
【００３１】
図４は初段アンプ４を構成する差動増幅器の回路図である。図４の差動増幅器は、一対のＰＭＯＳトランジスタ３１，３２と、これらＰＭＯＳトランジスタ３１，３２のドレインと接地ノードとの間にそれぞれ介挿されるインピーダンス素子３３，３４と、これらＰＭＯＳトランジスタ３１，３２のソースと電源電圧ノードＶddとの間に介挿される電流源３５とを有する。電流源３５とＰＭＯＳトランジスタ３１，３２のソースとの接続ノードに、電流調整ポート２６が接続されている。
【００３２】
次に、図３の電源回路１の動作を説明する。ＬＤＯ回路２の出力電圧Ｖoが負荷変動により急激に低下すると、低消費ブースタ回路３内の第１トランジスタＱ１に流れる電流が増加し、第３トランジスタＱ３→第５トランジスタＱ５の順に電流が増加し、出力ポートBstOUTからＬＤＯ回路２内の初段アンプ４の電流調整ポート２６に流れ込む電流が増加する。これにより、初段アンプ４の周波数特性が向上し、ＬＤＯ回路２の応答性がよくなって、出力電圧Ｖoを迅速に引き上げる動作が行われる。
【００３３】
一方、ＬＤＯ回路２の出力電圧Ｖoが負荷変動により急激に上昇すると、低消費ブースタ回路３内の第２トランジスタＱ２に流れる電流が増加し、第４トランジスタＱ４→第６トランジスタＱ６→第７トランジスタＱ７→第８トランジスタＱ８の順に電流が増加し、出力ポートBstOUTからＬＤＯ回路２内の初段アンプ４の電流調整ポート２６に流れ込む電流が増加する。これにより、初段アンプ４の周波数特性が向上し、ＬＤＯ回路２の応答性がよくなって、出力電圧Ｖoを迅速に引き下げる動作が行われる。
【００３４】
このように、第２の実施形態では、ＬＤＯ回路２内の初段アンプ４をＰＭＯＳトランジスタで構成した場合であっても、ＬＤＯ回路２の出力電圧Ｖoが変動したときに、低消費ブースタ回路３での消費電流を増やさずに、出力ポートBstOUTから初段アンプ４の電流調整ポート２６に流れ込む電流を増やすことができ、初段アンプ４の周波数特性を向上させて、ＬＤＯ回路２を迅速に動作させて出力電圧Ｖoの変動を抑制することができる。
【００３５】
上述した第１および第２の実施形態では、低消費ブースタ回路３内の各トランジスタとＬＤＯ回路２内の初段アンプ４を構成する各トランジスタをＭＯＳトランジスタにする例を示したが、バイポーラトランジスタで構成してもよい。また、図１〜図３で示した低消費ブースタ回路３内の各トランジスタの導電型を逆にしてもよい。同様に、ＬＤＯ回路２内のＰＭＯＳトランジスタ６はＮＭＯＳトランジスタで構成することも可能である。さらに、図１〜図３で示したＬＤＯ回路２と低消費ブースタ回路３は、主要な回路部品のみを示したものであり、図示した以外の能動部品や受動部品を適宜追加してもよい。
【００３６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３７】
１  電源回路、２  ＬＤＯ回路、３  低消費ブースタ回路、４  初段アンプ、５  電池、６  ＰＭＯＳトランジスタ、７  分圧回路、８  第１バイアス回路、９  第２バイアス回路、１０  第１電流源、１１  第２電流源、１３  第３電流源、２６  電流調整ポート、Ｑ１〜Ｑ１０  第１〜第１０トランジスタ
【図１】
2015204491.tif 000003
【図２】
2015204491.tif 000004
【図３】
2015204491.tif 000005
【図４】
2015204491.tif 000006