(57)【要約】【課題】本発明は、積層セラミックキャパシタ及びその実装基板に関する。【解決手段】本発明は、複数の誘電体層が厚さ方向に積層されたセラミック本体と、前記セラミック本体内で前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極と、前記セラミック本体の両端面に形成され、前記第１及び第２の内部電極とそれぞれ接続された第１及び第２の外部電極と、前記セラミック本体の両端面に付着され、前記第１及び第２の外部電極とそれぞれ接続された第１及び第２の本体部、及び前記第１及び第２の本体部から前記セラミック本体の実装面よりも突出するように伸び且つ端部が曲面で形成された第１及び第２のリード部を含む第１及び第２の端子電極と、を含む積層セラミックキャパシタが提供される。【選択図】図１
2015204453.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が厚さ方向に積層されたセラミック本体と、
前記セラミック本体内で前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極と、
前記セラミック本体の両端面に形成され、前記第１及び第２の内部電極とそれぞれ接続された第１及び第２の外部電極と、
前記セラミック本体の両端面に付着され、前記第１及び第２の外部電極とそれぞれ接続された第１及び第２の本体部、及び前記第１及び第２の本体部から前記セラミック本体の実装面よりも突出するように伸び且つ端部が曲面で形成された第１及び第２のリード部を含む第１及び第２の端子電極と、
を含む、積層セラミックキャパシタ。
【請求項２】
前記第１及び第２の端子電極は、前記第１及び第２のリード部が円柱状に形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記第１及び第２の端子電極は、前記第１及び第２のリード部が実装面の方に凸の半円柱状に形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１及び第２の端子電極は、前記第１及び第２のリード部がそれぞれ前記セラミック本体の幅方向に沿って離隔して形成された複数の単位リード部からなる、請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記第１及び第２のリード部は、第１及び第２のニッケル（Ｎｉ）メッキ層と、前記第１及び第２のニッケルメッキ層上にそれぞれ形成された第１及び第２のスズ（Ｓｎ）メッキ層と、を含む、請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記第１及び第２の外部電極と前記第１及び第２の端子電極の前記第１及び第２の本体部の間にそれぞれ形成された第１及び第２の導電性接着層又は高温はんだ付け部をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項７】
前記第１及び第２の外部電極は、前記セラミック本体の両端面から前記セラミック本体の両側面及び両主面の一部まで伸びて形成される、請求項１に記載の積層セラミックキャパシタ。
【請求項８】
前記第１及び第２の外部電極は、第３及び第４のニッケル（Ｎｉ）メッキ層と、前記第３及び第４のニッケルメッキ層上にそれぞれ形成された第３及び第４のスズ（Ｓｎ）メッキ層と、を含む、請求項１に記載の積層セラミックキャパシタ。
【請求項９】
上部に第１及び第２の電極パッドを有する基板と、
前記基板上に設置された積層セラミックキャパシタと、
を含み、
前記積層セラミックキャパシタは、複数の誘電体層が厚さ方向に積層されたセラミック本体、前記セラミック本体内で前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極、前記セラミック本体の両端面に形成され、前記第１及び第２の内部電極とそれぞれ接続された第１及び第２の外部電極、及び前記セラミック本体の両端面に付着され、前記第１及び第２の外部電極とそれぞれ接続された第１及び第２の本体部及び前記第１及び第２の本体部から前記セラミック本体の実装面よりも突出するように伸び且つ端部が曲面で形成された第１及び第２のリード部を含む第１及び第２の端子電極を含む、積層セラミックキャパシタの実装基板。
【請求項１０】
前記第１及び第２の端子電極は、前記第１及び第２のリード部が円柱状に形成される、請求項９に記載の積層セラミックキャパシタの実装基板。
【請求項１１】
前記第１及び第２の端子電極は、前記第１及び第２のリード部が実装面の方に凸の半円柱状に形成される、請求項９に記載の積層セラミックキャパシタの実装基板。
【請求項１２】
前記第１及び第２の端子電極は、前記第１及び第２のリード部がそれぞれ前記セラミック本体の幅方向に沿って離隔して形成された複数の単位リード部からなる、請求項９に記載の積層セラミックキャパシタの実装基板。
【請求項１３】
前記第１及び第２のリード部は、第１及び第２のニッケル（Ｎｉ）メッキ層と、前記第１及び第２のニッケルメッキ層上にそれぞれ形成された第１及び第２のスズ（Ｓｎ）メッキ層と、を含む、請求項９に記載の積層セラミックキャパシタの実装基板。
【請求項１４】
前記第１及び第２の外部電極と前記第１及び第２の端子電極の前記第１及び第２の本体部の間にそれぞれ形成された第１及び第２の導電性接着層又は高温はんだ付け部をさらに含む、請求項９に記載の積層セラミックキャパシタの実装基板。
【請求項１５】
前記第１及び第２の外部電極は、前記セラミック本体の両端面から前記セラミック本体の両側面及び両主面の一部まで伸びて形成される、請求項９に記載の積層セラミックキャパシタの実装基板。
【請求項１６】
前記第１及び第２の外部電極は、第３及び第４のニッケル（Ｎｉ）メッキ層と、前記第３及び第４のニッケルメッキ層上にそれぞれ形成された第３及び第４のスズ（Ｓｎ）メッキ層と、を含む、請求項９に記載の積層セラミックキャパシタの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその実装基板に関する。
【背景技術】
【０００２】
積層チップ電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ‐Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ）は、小型であり且つ高容量が保障され実装が容易であるという長所によって、多様な電子装置に用いられることができる。
【０００３】
例えば、上記積層セラミックキャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）等の映像機器、コンピューター、個人携帯用端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）及び携帯電話などの多様な電子製品の基板に装着されて電気を充電又は放電させる役割をするチップ型のコンデンサーに用いられることができる。
【０００４】
上記積層セラミックキャパシタは、複数の誘電体層と上記誘電体層の間に相違する極性の内部電極が交互に積層された構造を有することができる。
【０００５】
この際、上記誘電体層は圧電性を有するため、上記積層セラミックキャパシタに直流又は交流電圧が印加されるときに内部電極間に圧電現象が発生して周波数によりセラミック本体の体積を膨張及び収縮させながら周期的な振動を発生させる可能性がある。
【０００６】
このような振動は、上記積層セラミックキャパシタの外部電極及び上記外部電極と基板を連結するハンダを介して上記基板に伝達され、上記基板全体が音響反射面となり、雑音となる振動音を発生させる可能性がある。
【０００７】
上記振動音は、人に不快感を与える２０〜２０，０００Ｈｚ領域の可聴周波数に該当する。このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ  ｎｏｉｓｅ）という。
【０００８】
上記外部電極と基板を連結するハンダは、セラミック本体の両側面又は両端面から上記外部電極の表面に沿って一定の高さに傾斜して形成される。
【０００９】
この際、上記ハンダの体積及び高さが大きくなるほど、上記積層セラミックキャパシタの振動が上記基板に容易に伝達されて発生するアコースティックノイズの大きさが深化するという問題があった。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国特開第２０１０‐００８７６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
最近、電子機器には、部品の低騒音化によって、上記積層セラミックキャパシタで発生するアコースティックノイズが大きく現れることがある。
【００１２】
よって、本発明は、積層セラミックキャパシタのアコースティックノイズを効果的に低減させることを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一実施形態によれば、複数の誘電体層が厚さ方向に積層されたセラミック本体と、上記セラミック本体内で上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように配置された複数の第１及び第２の内部電極と、上記セラミック本体の両端面に形成され、上記第１及び第２の内部電極とそれぞれ接続された第１及び第２の外部電極と、上記セラミック本体の両端面に付着され、上記第１及び第２の外部電極とそれぞれ接続された第１及び第２の本体部、及び上記第１及び第２の本体部から上記セラミック本体の実装面よりも突出するように伸び且つ端部が曲面で形成された第１及び第２のリード部を含む第１及び第２の端子電極と、を含む積層セラミックキャパシタが提供される。
【００１４】
本発明の他の実施形態によれば、上部に第１及び第２の電極パッドを有する基板と、上記基板上に設置された上記積層セラミックキャパシタと、を含む積層セラミックキャパシタの実装基板が提供される。
【００１５】
本発明の一実施例において、上記第１及び第２の端子電極の上記第１及び第２のリード部は、円柱状に形成されることができる。
【００１６】
本発明の一実施例において、上記第１及び第２の端子電極の上記第１及び第２のリード部は、実装面の方に凸の半円柱状に形成されることができる。
【００１７】
本発明の一実施例において、上記第１及び第２の端子電極は、上記第１及び第２のリード部がそれぞれ上記セラミック本体の幅方向に沿って離隔して形成された複数の単位リード部からなることができる。
【００１８】
本発明の一実施例において、上記第１及び第２のリード部は、第１及び第２のニッケル（Ｎｉ）メッキ層と、上記第１及び第２のニッケルメッキ層上にそれぞれ形成された第１及び第２のスズ（Ｓｎ）メッキ層と、を含むことができる。
【００１９】
本発明の一実施例において、上記第１及び第２の外部電極と上記第１及び第２の端子電極の上記第１及び第２の本体部の間には、第１及び第２の導電性接着層又は高温はんだ付け部がそれぞれ形成されることができる。
【００２０】
本発明の一実施例において、上記第１及び第２の外部電極は、上記セラミック本体の両端面から上記セラミック本体の両側面及び両主面の一部まで伸びて形成されることができる。
【００２１】
本発明の一実施例において、上記第１及び第２の外部電極は、第３及び第４のニッケル（Ｎｉ）メッキ層と、上記第３及び第４のニッケルメッキ層上にそれぞれ形成された第３及び第４のスズ（Ｓｎ）メッキ層と、を含むことができる。
【発明の効果】
【００２２】
本発明の一実施形態によれば、基板と接触する端子電極のリード部がセラミック本体の実装面よりも突出するように伸び且つその端部が曲面で形成されるため、積層セラミックキャパシタを基板に実装するときの基板との接触面積が小さくなって外部電極から上記基板に伝達される振動の量を減らすことによりアコースティックノイズを低減させることができる効果がある。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。
【図２】本発明の一実施形態による積層セラミックキャパシタから第１及び第２の端子電極と導電性接着層を分離して概略的に示す分解斜視図である。
【図３】図１のＡ‐Ａ’線に沿う断面図である。
【図４】本発明の他の実施形態による積層セラミックキャパシタの端子電極を示す斜視図である。
【図５】本発明のさらに他の実施形態による積層セラミックキャパシタから第１及び第２の端子電極と導電性接着層を分離して概略的に示す分解斜視図である。
【図６】本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示す側断面図である。
【発明を実施するための形態】
【００２４】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２５】
図１は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は本発明の一実施形態による積層セラミックキャパシタから第１及び第２の端子電極と導電性接着層を分離して概略的に示す分解斜視図であり、図３は図１のＡ‐Ａ’線に沿う断面図である。
【００２６】
図１〜図３を参照すると、本実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０、複数の第１及び第２の内部電極１２１、１２２、第１及び第２の外部電極１３１、１３２、及び第１及び第２の端子電極１４１、１４２を含む。
【００２７】
セラミック本体１１０は、複数の誘電体層１１１を厚さ方向に積層した後に焼成したものである。
【００２８】
この際、セラミック本体１１０において隣接するそれぞれの誘電体層１１１同士は、その境界が確認できない程度に一体化されることができる。
【００２９】
また、セラミック本体１１０は、六面体状であれば良いが、本発明はこれに限定されるものではない。
【００３０】
本実施形態では、説明の便宜のために、セラミック本体１１０において誘電体層１１１が積層される厚さ方向の対向する面を上下面、上記上下面を連結し且つ第１及び第２の外部電極１３１、１３２が形成される長さ方向の面を両端面、上記両端面と垂直に交差し且つ対向する幅方向の面を両側面と定義する。
【００３１】
また、セラミック本体１１０は、その寸法に特に制限はないが、例えば、２．０ｍｍ（Ｌ）×１．２ｍｍ（Ｗ）等のサイズで構成して高容量の積層セラミックキャパシタ１００を具現することができる。
【００３２】
また、セラミック本体１１０の最外郭面である上下面には、必要に応じて、所定厚さのカバー層１１２、１１３が形成されることができる。
【００３３】
誘電体層１１１は、一層の厚さが積層セラミックキャパシタ１００の容量設計に合わせて任意に変わっても良い。
【００３４】
また、誘電体層１１１は、高誘電率のセラミック材料、例えば、ＢａＴｉＯ３系セラミック粉末等を含むことができるが、本発明はこれに限定されるものではない。
【００３５】
上記ＢａＴｉＯ３系セラミック粉末としては、例えば、ＢａＴｉＯ３にＣａ、Ｚｒ等が一部固溶された（Ｂａ１−ｘＣａｘ）ＴｉＯ３、Ｂａ（Ｔｉ１−ｙＣａｙ）Ｏ３、（Ｂａ１−ｘＣａｘ）（Ｔｉ１−ｙＺｒｙ）Ｏ３又はＢａ（Ｔｉ１−ｙＺｒｙ）Ｏ３等があるが、本発明はこれに限定されるものではない。
【００３６】
一方、誘電体層１１１には、上記セラミック粉末と共に、セラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤等がさらに添加されることができる。
【００３７】
上記セラミック添加剤としては、例えば、遷移金属酸化物又は炭化物、希土類元素、マグネシウム（Ｍｇ）又はアルミニウム（Ａｌ）等を用いることができる。
【００３８】
第１及び第２の内部電極１２１、１２２は、誘電体層１１１を形成するセラミックシート上に形成されて積層された後、焼成によって一つの誘電体層１１１を介してセラミック本体１１０の内部に交互に配置される。
【００３９】
このような第１及び第２の内部電極１２１、１２２は、相違する極性を有する一対の電極であり、誘電体層１１１の積層方向に沿って対向して配置され、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。
【００４０】
第１及び第２の内部電極１２１、１２２は、その一端がセラミック本体１１０の両端面からそれぞれ露出する。
【００４１】
このようにセラミック本体１１０の両端面から交互に露出した第１及び第２の内部電極１２１、１２２の端部は、セラミック本体１１０の両端部で第１及び第２の外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。
【００４２】
この際、第１及び第２の内部電極１２１、１２２は、導電性金属で形成され、例えば、その材料としてニッケル（Ｎｉ）又はニッケル（Ｎｉ）合金等を用いることができるが、本発明はこれに限定されるものではない。
【００４３】
上記のような構成により、第１及び第２の外部電極１３１、１３２に所定の電圧を印加すると、対向する第１及び第２の内部電極１２１、１２２の間に電荷が蓄積される。
【００４４】
この際、積層セラミックキャパシタ１００の静電容量は、誘電体層１１１の積層方向に沿って重なる第１及び第２の内部電極１２１、１２２の重なり面積に比例する。
【００４５】
第１及び第２の外部電極１３１、１３２は、良好な電気特性を有し且つ優れた耐ヒートサイクル性と耐湿性等の高信頼性を提供するために、銅（Ｃｕ）を含む外部電極用導電性ペーストの焼成によって形成されることができるが、本発明はこれに限定されるものではない。
【００４６】
第１及び第２の外部電極１３１、１３２は、セラミック本体１１０の両端面にそれぞれ形成され、第１及び第２の内部電極１２１、１２２の露出した端部とそれぞれ接続されて電気的に連結されることができる。
【００４７】
また、第１及び第２の外部電極１３１、１３２は、必要に応じて、セラミック本体１１０の両端面からセラミック本体１１０の両側面及び両主面の一部まで伸びて形成されることができる。
【００４８】
また、第１及び第２の外部電極１３１、１３２には、必要に応じて、その表面をメッキ処理してメッキ層を形成することができる。
【００４９】
この際、上記メッキ層は、第１及び第２の外部電極１３１、１３２上にニッケル（Ｎｉ）をメッキして形成されたニッケルメッキ層と、上記ニッケルメッキ層上にスズ（Ｓｎ）をメッキして形成されたスズメッキ層と、を含むことができる。
【００５０】
第１及び第２の端子電極１４１、１４２は、第１及び第２の本体部１４１ａ、１４２ａと第１及び第２のリード部１４１ｂ、１４２ｂを含むことができる。
【００５１】
第１及び第２の本体部１４１ａ、１４２ａは、セラミック本体１１０の両端面上の第１及び第２の外部電極１３１、１３２上に付着されて第１及び第２の外部電極１３１、１３２とそれぞれ接続されて電気的に連結される部分である。
【００５２】
第１及び第２のリード部１４１ｂ、１４２ｂは、第１及び第２の本体部１４１ａ、１４２ａの下端からそれぞれセラミック本体１１０の実装面より下方に突出するように伸びた部分であって、基板への実装時に電極パッド又は回路パターン等と接触して電気的に連結される部分である。
【００５３】
この際、第１及び第２のリード部１４１ｂ、１４２ｂは、基板と接触する下端部が曲面で形成されることができる。
【００５４】
また、第１及び第２のリード部１４１ｂ、１４２ｂは、好ましくは、基板に対する接触面積を最小化するように断面が円形に形成されることができるが、本発明はこれに限定されるものではない。
【００５５】
例えば、図４に示されているように、本発明の端子電極１４１’は、外部電極上に付着される本体部１４１ａ’と本体部１４１ａ’の下端部から下方に半円形に突出して伸びたリード部１４１ｃ’で構成され、この際、リード部１４１ｃ’は、上端に平坦面１４１ｂ’を有し下方に凸の半円柱状に形成されることができる。
【００５６】
即ち、本発明の端子電極のリード部は、基板と接触する部分が曲面を有する範囲内で多様な形状に変わっても良い。
【００５７】
本実施形態によれば、第１及び第２の端子電極１４１、１４２の第１及び第２のリード部１４１ｂ、１４２ｂが曲面で形成されるため、第１及び第２のリード部１４１ｂ、１４２ｂと第１及び第２の電極パッド２２１、２２２が接触する面積が小さくなる。
【００５８】
したがって、積層セラミックキャパシタ１００の圧電性により発生して第１及び第２の外部電極１３１、１３２を介して基板に伝達される振動の量を減らすことによりアコースティックノイズを低減させることができる。
【００５９】
また、第１及び第２のリード部１４１ｂ、１４２ｂには、必要に応じて、その表面をメッキ処理してメッキ層を形成することができる。
【００６０】
上記メッキ層によって、第１及び第２のリード部１４１ｂ、１４２ｂを基板に実装するときにハンダ付けがより効率的に行われることができる。
【００６１】
この際、上記メッキ層は、第１及び第２のリード部１４１ｂ、１４２ｂ上にニッケル（Ｎｉ）をメッキして形成されたニッケルメッキ層と、上記ニッケルメッキ層上にスズ（Ｓｎ）をメッキして形成されたスズメッキ層と、を含むことができる。
【００６２】
一方、第１及び第２の端子電極１４１、１４２の本体部１４１ａ、１４２ａと第１及び第２の外部電極１３１、１３２の間には、導電性樹脂を含む導電性ペーストからなる導電性接着層１５１、１５２又は高温はんだ付け部（ｈｉｇｈ  ｔｅｍｐ  ｓｏｌｄｅｒ）が形成されることができる。
【００６３】
図５は、本発明のさらに他の実施形態による積層セラミックキャパシタから第１及び第２の端子電極と導電性接着層を分離して概略的に示す分解斜視図である。
【００６４】
以下、前述した本発明の一実施形態による積層セラミックキャパシタ１００’と類似する部分については重複を避けるためにその具体的な説明を省略し、相違する構造を有する第１及び第２の端子電極１６１、１６２について具体的に説明する。
【００６５】
図５を参照すると、本実施形態の第１及び第２の端子電極１６１、１６２は、第１及び第２の本体部１６１ａ、１６２ａと複数の単位リード部１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃを含むことができる。
【００６６】
第１及び第２の本体部１６１ａ、１６２ａは、セラミック本体１１０の両端面上の第１及び第２の外部電極１３１、１３２に付着されて第１及び第２の外部電極１３１、１３２とそれぞれ接続されて電気的に連結される部分である。
【００６７】
単位リード部１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃは、第１及び第２の本体部１６１ａ、１６２ａの下端からそれぞれセラミック本体１１０の実装面より下方に突出するように伸びて形成された部分であって、基板への実装時に電極パッド又は回路パターン等と接触して電気的に連結される部分である。
【００６８】
この際、単位リード部１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃは、セラミック本体１１０の幅方向に沿って所定の間隔１６３、１６４をおいて離隔して形成されることができる。
【００６９】
また、本発明の第１及び第２の端子電極１６１、１６２は、単位リード部１６１ｂ、１６１ｃ、１６２ｂ、１６２ｃの個数が図示に限定されるものではない。必要に応じて、上記単位リード部は、第１及び第２の端子電極１６１、１６２の第１及び第２の本体部１６１ａ、１６２ａにそれぞれ３個以上形成されることができる。
【００７０】
本実施形態によれば、第１及び第２の端子電極１６１、１６２のリード部が複数の単位リード部に分離されて構成されるため、前述した実施形態と比べ、リード部と第１及び第２の電極パッド２２１、２２２が接触する面積がより小さくなる。
【００７１】
したがって、積層セラミックキャパシタ１００’の圧電性により発生して第１及び第２の外部電極１３１、１３２を介して基板に伝達される振動の量をより減らすことによりアコースティックノイズをより低減させることができる。
【００７２】
図６は、本発明の一実施形態による積層セラミックキャパシタの実装基板を概略的に示す側断面図である。
【００７３】
図６を参照すると、本実施形態による積層セラミックキャパシタ１００の実装基板２００は、積層セラミックキャパシタ１００が実装される基板２１０と、上記基板２１０の上面に離隔して形成された第１及び第２の電極パッド２２１、２２２と、を含む。
【００７４】
積層セラミックキャパシタ１００は、セラミック本体１１０の実装面である下面に突出して形成された第１及び第２の端子電極１４１、１４２の第１及び第２のリード部１４１ｂ、１４２ｂがそれぞれ基板２１０の第１及び第２の電極パッド２２１、２２２上に接触するように位置した状態でハンダ２３１、２３２を用いて基板２１０と電気的に連結されることができる。
【００７５】
一方、上記のように積層セラミックキャパシタ１００が基板２１０に実装された状態で積層セラミックキャパシタ１００の両端部に形成された第１及び第２の外部電極１３１、１３２に極性の異なる電圧が印加されると、誘電体層１１１の逆圧電効果（Ｉｎｖｅｒｓｅ  ｐｉｅｚｏｅｌｅｃｔｒｉｃ  ｅｆｆｅｃｔ）によってセラミック本体１１０は厚さ方向に膨張及び収縮し、第１及び第２の外部電極１３１、１３２の両端部はポアソン効果（Ｐｏｉｓｓｏｎ  ｅｆｆｅｃｔ）によってセラミック本体１１０の厚さ方向の膨張及び収縮とは逆に収縮及び膨張する。
【００７６】
このような収縮及び膨張は、振動を発生させる。また、上記振動は、第１及び第２の外部電極１３１、１３２から基板２１０に伝達され、これにより、基板２１０から音響が放射されてアコースティックノイズとなる。
【００７７】
しかしながら、本実施形態によれば、第１及び第２の端子電極１４１、１４２のリード部１４１ｂ、１４２ｂの端部が曲面で形成されるため、第１及び第２のリード部１４１ｂ、１４２ｂと第１及び第２の電極パッド２２１、２２２が接触する面積が小さくなり、その結果、積層セラミックキャパシタ１００の圧電性により発生して第１及び第２の外部電極１３１、１３２を介して基板に伝達される振動の量を減らすことによりアコースティックノイズを低減させることができる。
【００７８】
また、本実施形態によれば、第１及び第２のリード部１４１ｂ、１４２ｂの円筒部の表面にハンダ２３１、２３２が固着されることにより、ハンダ２３１、２３２が固着される表面積が十分に確保されることができるため、ハンダ２３１、２３２の量を減らしても第１及び第２の外部電極１３１、１３２の固着強度が減少しない。
【００７９】
また、本実施形態による積層セラミックキャパシタ１００の実装基板２００において、ハンダ２３１、２３２は、第１及び第２の端子電極１４１、１４２の第１及び第２のリード部１４１ｂ、１４２ｂと第１及び第２の電極パッド２２１、２２２の間に設けられた溝部に入る。
【００８０】
したがって、ハンダ２３１、２３２が積層セラミックキャパシタ１００のセラミック本体１１０と第１及び第２の外部電極１３１、１３２に接触することなく、第１及び第２のリード部１４１ｂ、１４２ｂの下方の縁面のみに形成される最小限の高さに形成されることができる。
【００８１】
したがって、本実施形態による積層セラミックキャパシタ１００は、ハンダ２３１、２３２の高さが最小化されて第１及び第２の端子電極１４１、１４２の弾性力が効率的に作用するため、積層セラミックキャパシタ１００から発生する振動が基板２１０に伝達されることを減少させることによりアコースティックノイズを低減させることができる。
【００８２】
最近では、電子製品の小型化及び薄型化に伴い、基板の縮小化が行われ、電子部品の高密度実装が求められている。
【００８３】
特に、汎用受動部品の場合、搭載数量が多くなるほど実装面積が大きくなる。よって、高密度実装への対応が増加している。
【００８４】
本実施形態によれば、下端部が曲面で形成された第１及び第２の端子電極１４１、１４２の第１及び第２のリード部１４１ｂ、１４２ｂによってハンダ２３１、２３２の体積を最小限に減らし、基板２１０に形成された第１及び第２の電極パッド２２１、２２２の面積を減らすことにより、外部電極の固着強度等の機械的強度を損傷させることなく高密度実装が可能となる。
【００８５】
また、基板上に狭いピッチ（ｐｉｔｃｈ）で複数の積層セラミックキャパシタを実装しても、それぞれの積層セラミックキャパシタを連結するハンダブリッジ（ｓｏｌｄｅｒ  ｂｒｉｄｇｅ）が生じないため、部品の信頼性を向上させることができる効果がある。
【００８６】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００８７】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１１２、１１３  カバー層
１２１、１２２  第１及び第２の内部電極
１３１、１３２  第１及び第２の外部電極
１４１、１４２、１６１、１６２  第１及び第２の端子電極
１４１ａ、１４２ａ、１６１ａ、１６２ａ  第１及び第２の本体部
１４１ｂ、１４２ｂ、１６１ｂ、１６２ｂ  第１及び第２のリード部
１５１、１５２  第１及び第２の導電性接着層
２００  実装基板
２１０  基板
２２１、２２２  第１及び第２の電極パッド
２３１、２３２  ハンダ
【図１】
2015204453.tif 000003
【図２】
2015204453.tif 000004
【図３】
2015204453.tif 000005
【図４】
2015204453.tif 000006
【図５】
2015204453.tif 000007
【図６】
2015204453.tif 000008