(57)【要約】【課題】集積度の高い半導体装置を提供する。または占有面積に対して記憶容量の大きい半導体装置を提供する。または書き込み速度の速い半導体装置を提供する。または読み出し速度の速い半導体装置を提供する。または消費電力の小さい半導体装置を提供する。または、信頼性の高い半導体装置を提供する。【解決手段】第１の基板上に第１の酸化物半導体を形成し、第１の酸化物半導体上に第１の絶縁体を形成し、第１の絶縁体を通り、第１の酸化物半導体中の領域にイオンを注入し、最表面に第２の絶縁体を有する第２の基板を、第１の絶縁体を介して第１の基板と貼り合わせ、貼り合わせた状態で熱処理を行うことで、第１の基板を第１の酸化物半導体中の領域で分離させ、第２の基板上に第２の酸化物半導体を形成する。【選択図】図１
2015233130.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に第１の酸化物半導体を形成し、前記第１の酸化物半導体上に第１の絶縁体を形成し、前記第１の絶縁体を通して、前記第１の酸化物半導体中の領域にイオンを注入し、
第２の絶縁体を有する第２基板を準備し、前記第２の基板の前記第２の絶縁体を有する最表面と、前記第１の絶縁体を有する面とを貼り合わせ、貼り合わせた状態で熱処理を行うことで、前記第１の基板を前記第１の酸化物半導体中の前記領域で分離させ、前記第２の基板上に第２の酸化物半導体を形成する半導体基板の作製方法。
【請求項２】
請求項１において、
前記第１の酸化物半導体は、単結晶構造を有する半導体基板の作製方法。
【請求項３】
請求項１または請求項２において、
前記イオンは水素イオンである半導体基板の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記貼り合わせは、前記第１の絶縁体表面と、前記第２の絶縁体表面との間に結合を形成することで行う半導体基板の作製方法。
【請求項５】
第１の基板上に第１の酸化物半導体を形成し、前記第１の酸化物半導体上に第１の絶縁体を形成し、前記第１の絶縁体を通り、前記第１の酸化物半導体中の領域にイオンを注入し、
半導体素子と、前記半導体素子上の第２の絶縁体と、を有する第２の基板を、前記第１の絶縁体を介して前記第１の基板と貼り合わせ、貼り合わせた状態で熱処理を行うことで、前記第１の基板を前記第１の酸化物半導体中の前記領域で分離させ、前記第２の基板上に前記半導体素子と、第２の酸化物半導体と、を形成する半導体装置の作製方法。
【請求項６】
第１の基板上に第１の酸化物半導体を形成し、前記第１の酸化物半導体上に第１の絶縁体を形成し、前記第１の絶縁体を通り、前記第１の酸化物半導体中の領域にイオンを注入し、
最表面に第２の絶縁体を有する第２の基板を、前記第１の絶縁体を介して前記第１の基板と貼り合わせ、貼り合わせた状態で熱処理を行うことで、前記第１の基板を前記第１の酸化物半導体中の前記領域で分離させ、前記第２の基板上に第２の酸化物半導体を形成し、前記第２の酸化物半導体を含む半導体素子を形成する半導体装置の作製方法。
【請求項７】
第１の基板上に第１の酸化物半導体を形成し、前記第１の酸化物半導体上に第１の絶縁体を形成し、前記第１の絶縁体を通り、前記第１の酸化物半導体中の領域にイオンを注入し、
半導体素子と、前記半導体素子上の第２の絶縁体と、を有する第２の基板を、前記第１の絶縁体を介して前記第１の基板と貼り合わせ、貼り合わせた状態で熱処理を行うことで、前記第１の基板を前記第１の酸化物半導体中の前記領域で分離させ、前記第２の基板上に前記半導体素子と、第２の酸化物半導体と、を形成し、前記第２の酸化物半導体を含む半導体素子を形成する半導体装置の作製方法。
【請求項８】
請求項５乃至請求項７のいずれか一において、
前記第１の酸化物半導体は、単結晶構造を有する半導体装置の作製方法。
【請求項９】
請求項５乃至請求項８のいずれか一において、
前記イオンは水素イオンである半導体装置の作製方法。
【請求項１０】
請求項５乃至請求項９のいずれか一において、
前記貼り合わせは、前記第１の絶縁体表面と、前記第２の絶縁体表面との間に結合を形成することで行う半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置またはプロセッサに関する。または、半導体、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置またはプロセッサの製造方法に関する。または、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置またはプロセッサの駆動方法に関する。
【０００２】
なお、本明細書などにおいて半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
【背景技術】
【０００３】
近年、新しいトランジスタの半導体材料として酸化物半導体と呼ばれる、半導体特性を示す金属酸化物が注目されている。
【０００４】
例えば、酸化物半導体を用いたトランジスタは、シリコンを用いたトランジスタと比較して、オフ電流が非常に低いという優れた特徴を有する。その特徴を活かして、酸化物半導体を用いたトランジスタと、シリコンなど酸化物半導体以外の半導体を用いたトランジスタとを組み合わせた半導体装置が開発されている。
【０００５】
また、半導体層を作製するために使用した基板は、半導体装置の作製過程では必要であるが、半導体装置の性能や用途を制限することがある。そこで、トランジスタや半導体層を基板から分離する技術が開発されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−８８４９７号公報
【特許文献２】特開２０１３−２４３２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
単結晶酸化物半導体を有する基板を提供することを課題の一とする。または集積度の高い半導体装置を提供することを課題の一とする。または占有面積に対して記憶容量の大きい半導体装置を提供することを課題の一とする。または書き込み速度の速い半導体装置を提供することを課題の一とする。または読み出し速度の速い半導体装置を提供することを課題の一とする。または消費電力の小さい半導体装置を提供することを課題の一とする。または、信頼性の高い半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。
【０００８】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００９】
（１）本発明の一様態は、第１の基板上に第１の酸化物半導体を形成し、第１の酸化物半導体上に第１の絶縁体を形成し、第１の絶縁体を通り、第１の酸化物半導体中の領域にイオンを注入し、第２の絶縁体を有する第２の基板を準備し、第２の基板の第２の絶縁体を有する最表面と、第１の絶縁体を有する面とを貼り合わせ、貼り合わせた状態で熱処理を行うことで、第１の基板を第１の酸化物半導体中の領域で分離させ、第２の基板上に第２の酸化物半導体を形成する半導体基板の作製方法である。
【００１０】
（２）または、本発明の一様態は、第１の酸化物半導体は、単結晶構造を有する（１）に記載の半導体基板の作製方法である。
【００１１】
（３）または、本発明の一様態は、イオンは水素イオンである（１）または（２）に記載の半導体基板の作製方法である。
【００１２】
（４）または、本発明の一様態は、貼り合わせは、第１の絶縁体表面と、第２の絶縁体表面との間に結合を形成することで行う（１）乃至（３）のいずれか一に記載の半導体基板の作製方法である。
【００１３】
（５）または、本発明の一様態は、第１の基板上に第１の酸化物半導体を形成し、第１の酸化物半導体上に第１の絶縁体を形成し、第１の絶縁体を通り、第１の酸化物半導体中の領域にイオンを注入し、半導体素子と、半導体素子上の第２の絶縁体と、を有する第２の基板を、第１の絶縁体を介して第１の基板と貼り合わせ、貼り合わせた状態で熱処理を行うことで、第１の基板を第１の酸化物半導体中の領域で分離させ、第２の基板上に半導体素子と、第２の酸化物半導体と、を形成する半導体装置の作製方法である。
【００１４】
（６）または、本発明の一様態は、第１の基板上に第１の酸化物半導体を形成し、第１の酸化物半導体上に第１の絶縁体を形成し、第１の絶縁体を通り、第１の酸化物半導体中の領域にイオンを注入し、最表面に第２の絶縁体を有する第２の基板を、第１の絶縁体を介して第１の基板と貼り合わせ、貼り合わせた状態で熱処理を行うことで、第１の基板を第１の酸化物半導体中の領域で分離させ、第２の基板上に第２の酸化物半導体を形成し、第２の酸化物半導体を含む半導体素子を形成する半導体装置の作製方法である。
【００１５】
（７）または、本発明の一様態は、第１の基板上に第１の酸化物半導体を形成し、第１の酸化物半導体上に第１の絶縁体を形成し、第１の絶縁体を通り、第１の酸化物半導体中の領域にイオンを注入し、第１の半導体素子と、第１の半導体素子上の第２の絶縁体と、を有する第２の基板を、第１の絶縁体を介して第１の基板と貼り合わせ、貼り合わせた状態で熱処理を行うことで、第１の基板を第１の酸化物半導体中の領域で分離させ、第２の基板上に第１の半導体素子と、第２の酸化物半導体と、を形成し、第２の酸化物半導体を含む第２の半導体素子を形成する半導体装置の作製方法である。
【００１６】
（８）または、本発明の一様態は、第１の酸化物半導体は、単結晶構造を有する（５）乃至（７）のいずれか一に記載の半導体装置の作製方法である。
【００１７】
（９）または、本発明の一様態は、イオンは水素イオンである（５）乃至（８）のいずれか一に記載の半導体装置の作製方法である。
【００１８】
（１０）または、本発明の一様態は、貼り合わせは、第１の絶縁体表面と、第２の絶縁体表面との間に結合を形成することで行う（５）乃至（９）のいずれか一に記載の半導体装置の作製方法である。
【発明の効果】
【００１９】
単結晶酸化物半導体を有する基板を提供することができる。または集積度の高い半導体装置を提供することができる。または占有面積に対して記憶容量の大きい半導体装置を提供することができる。または書き込み速度の速い半導体装置を提供することができる。または読み出し速度の速い半導体装置を提供することができる。または消費電力の小さい半導体装置を提供することができる。または、信頼性の高い半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
【００２０】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明の一態様に係る半導体基板を示す断面図。
【図２】本発明の一様態に掛かる半導体基板の作製方法を示す断面図。
【図３】本発明の一様態に掛かる半導体基板の作製方法を示す断面図。
【図４】本発明の一様態に掛かる半導体基板の作製方法を示す断面図。
【図５】本発明の一様態に掛かる半導体装置の作製方法を示す断面図。
【図６】本発明の一様態に掛かる半導体装置の作製方法を示す断面図。
【図７】本発明の一様態に掛かる半導体装置の作製方法を示す断面図。
【図８】本発明の一態様に係る半導体装置の回路図。
【図９】本発明の一態様に係る記憶装置の回路図。
【図１０】本発明の一態様に係るＲＦタグのブロック図。
【図１１】本発明の一態様に係るＲＦタグの使用例を示す図。
【図１２】本発明の一態様に係るＣＰＵを示すブロック図。
【図１３】本発明の一態様に係る記憶素子の回路図。
【図１４】本発明の一態様に係る表示装置の回路図。
【図１５】本発明の一態様に係る表示モジュールを説明する図。
【図１６】本発明の一態様に係る電子機器を示す図。
【図１７】本発明の一態様に係る電子機器を示す図。
【発明を実施するための形態】
【００２２】
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００２３】
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
【００２４】
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
【００２５】
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
【００２６】
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
【００２７】
なお、以下に示す実施の形態では、特に断りがない場合、絶縁体として、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを一種以上含む絶縁体を、単層で、または積層で用いればよい。または、絶縁体として、樹脂を用いてもよい。例えば、ポリイミド、ポリアミド、アクリル、シリコーンなどを含む樹脂を用いればよい。樹脂を用いることで、絶縁体の上面を平坦化処理しなくてもよい場合がある。また、樹脂は短い時間で厚い膜を成膜することができるため、生産性を高めることができる。絶縁体としては、好ましくは酸化アルミニウム、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁体を、単層で、または積層で用いればよい。
【００２８】
また、以下に示す実施の形態では、特に断りがない場合、導電体として、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルまたはタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金膜や化合物膜であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
【００２９】
なお、本明細書において、Ａが濃度Ｂの領域を有する、と記載する場合、例えば、Ａのある領域における深さ方向全体が濃度Ｂである場合、Ａのある領域における深さ方向の平均値が濃度Ｂである場合、Ａのある領域における深さ方向の中央値が濃度Ｂである場合、Ａのある領域における深さ方向の最大値が濃度Ｂである場合、Ａのある領域における深さ方向の最小値が濃度Ｂである場合、Ａのある領域における深さ方向の収束値が濃度Ｂである場合、測定上Ａそのものの確からしい値の得られる領域が濃度Ｂである場合などを含む。
【００３０】
また、本明細書において、Ａが大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂの領域を有する、と記載する場合、例えば、Ａのある領域における全体が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における平均値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における中央値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における最大値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における最小値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、Ａのある領域における収束値が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合、測定上Ａそのものの確からしい値の得られる領域が大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂである場合などを含む。
【００３１】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【００３２】
＜実施の形態１＞
本実施の形態では、単結晶半導体を有する基板、または単結晶半導体基板を別の基板上に貼り合わせる半導体基板の作製方法を示す（図１参照）。
【００３３】
図２（Ａ）において、基板３００は、単結晶酸化物半導体基板を用いることができる。または、少なくとも後の加熱工程にかかる熱に対して耐熱性を有する材料を用いる。例えば、イットリア安定化ジルコニア（ＹＳＺ）基板、サファイヤ基板、石英基板、シリコン基板、炭化シリコン基板、窒化ガリウム基板、酸化ガリウム基板などを用いることができる。
【００３４】
また、基板３００として単結晶基板を用い、被形成面が特定の結晶面である基板を用いることが好ましい。基板３００として単結晶基板を用いると後に形成される酸化物半導体の結晶部のａ−ｂ面方向の配向性を高めることができるため、後の加熱処理における原子の再配列に要するエネルギーを低減し、より低温で単結晶酸化物半導体を形成することが可能となる。またはより良好な単結晶酸化物半導体を形成することが可能となる。
【００３５】
次に酸化物半導体を形成する。酸化物半導体はスパッタリング法により、例えばＩｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：５原子数比）を用いて、基板を１５０℃以上４００℃以下、好ましくは、３００℃以上４００℃以下にて加熱しながら形成すると、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）が形成される。酸化物半導体は、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜してもよい（図２（Ａ）参照）。
【００３６】
なお、酸化物半導体として、Ｉｎ−Ｇａ−Ｚｎ酸化物を有機金属気相成長（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）法によって形成する場合、原料ガスとしてトリメチルインジウム、トリメチルガリウムおよびジメチル亜鉛などを用いればよい。なお、上記原料ガスの組み合わせに限定されず、トリメチルインジウムに代えてトリエチルインジウムなどを用いてもよい。また、トリメチルガリウムに代えてトリエチルガリウムなどを用いてもよい。また、ジメチル亜鉛に代えてジエチル亜鉛などを用いてもよい。
【００３７】
次に酸化物半導体を結晶化する方法を示す。拡散炉によって結晶化を行う場合は、たとえば酸素雰囲気にて８００℃以上１４００℃以下、好ましくは８００℃以上１３００℃以下、より好ましくは８００℃以上１２００℃以下にて加熱し、処理時間は、１時間以上５時間以下行うとよい。
【００３８】
また、結晶化の方法としては、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を使ってもよい。ＲＴＡ装置によって熱処理を行う場合には、基板の歪み点近傍またはそれより若干高い温度に加熱することもできる。
【００３９】
また、結晶化の他の方法としては、レーザー光を照射する方法がある。レーザー光の照射には、例えば、連続発振のレーザー（ＣＷレーザー）や、パルス発振レーザー（１０Ｈｚ以上１００Ｈｚ以下の発振周波数であることが好ましい）を用いることができる。具体的には、連続発振のレーザーとして、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等を用いることができる。また、パルス発振レーザーとして、Ａｒレーザー、Ｋｒレーザー、エキシマ（ＡｒＦ、ＫｒＦ、ＸｅＣｌ）レーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザー等を用いることができる。
【００４０】
酸化物半導体を単結晶化した、単結晶酸化物半導体３０６上に絶縁体３０１を形成する。（図２（Ａ）参照）絶縁体３０１は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜すればよい。
【００４１】
次に、図２（Ｂ）のように、イオンを絶縁体３０１を通して単結晶化した単結晶酸化物半導体３０６中の領域３１０に注入し、領域３１０に空孔を形成する（図２（Ｃ）参照）。イオン注入工程のソースガスには、水素ガス、不活性ガス、ハロゲンガスを用いることができる。水素ガスはイオン種としては、Ｈ＋、Ｈ２＋、Ｈ３＋を生成することができる。水素ガスをソースガスとして用いる場合には、Ｈ３＋を多く注入することが好ましい。Ｈ３＋イオンを多く注入することで、Ｈ＋、Ｈ２＋を注入するよりもイオンの注入効率が向上する。つまり、注入時間を短縮することができる。
【００４２】
または水素ガスに不活性ガスを混合してもよい。不活性ガスとしてはヘリウムガスが挙げられる。または不活性ガスのみでもよい。または、ハロゲンガスを用いてもよい。ハロゲンガスとしてはフッ素ガスが挙げられる。イオン注入は、イオンドーピング装置、または、イオンインプランター装置を使用する。
【００４３】
次に別の基板４００を用意する。基板４００としては、ガラス基板、イットリア安定化ジルコニア（Ｙｔｔｒｉａ−Ｓｔａｂｉｌｉｚｅｄ  Ｚｉｒｃｏｎｉａ：ＹＳＺ）基板、サファイヤ基板、石英基板、シリコン基板、炭化シリコン基板、窒化ガリウム基板、酸化ガリウム基板などを用いることができる。
【００４４】
基板４００上に絶縁体４０１を形成する。絶縁体４０１はスパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
【００４５】
次に基板３００上の単結晶酸化物半導体を基板４００に転載する方法を説明する。
【００４６】
基板４００上の最表面に形成した絶縁体４０１と、基板３００上の最表面に形成した絶縁体３０１を貼り合わせると、絶縁体４０１の表面と絶縁体３０１の表面が弱く結合する（図３（Ａ）および（Ｂ）参照）。次に、４００℃以上７００℃以下、好ましくは、５００℃以上６００℃以下で熱処理を行うことにより、絶縁体４０１の表面と絶縁体３０１の表面がより強く結合し、さらに単結晶酸化物半導体３０６中の領域３１０の空孔の内圧が上昇し、領域３１０のところで、単結晶酸化物半導体３０６ａと３０６ｂに剥離分離され、基板４００の最表面に単結晶酸化物半導体３０６ｂが形成される（図４（Ａ）参照）。
【００４７】
基板３００として単結晶酸化物半導体基板を用いれば、単結晶化の為の熱処理やレーザー光処理を省略することができる。
【００４８】
次に基板４００に形成された単結晶酸化物半導体３０６ｂの表面を、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）を用いて平坦化処理を行う。ここでは平坦化処理として、ＣＭＰ処理を用いたが、他の処理を用いてもよい。または、ＣＭＰ処理と、エッチング（ドライエッチング、ウエットエッチング）処理やプラズマ処理などを組み合わせてもよい。これで、単結晶酸化物半導体３０６ｂを有する基板４００を作製することができる（図４（Ｂ）参照）。
【００４９】
また、他の方法として、基板３００上に形成した単結晶酸化物半導体３０６上に絶縁体３０１を形成し、基板４００上の最表面に形成した絶縁体４０１と、基板３００上の最表面に形成した絶縁体３０１を貼り合わせて、絶縁体４０１の表面と絶縁体３０１の表面を弱く結合させる。次に、４００℃以上７００℃以下、好ましくは、５００℃以上６００℃以下で熱処理を行うことにより、絶縁体４０１の表面と絶縁体３０１の表面をより強く結合させることができる。
【００５０】
次に最上面となった基板３００の裏面から、機械研磨（Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＭＰ）や化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）、または両方を用いて単結晶酸化物半導体３０６の表面まで研磨すれば、単結晶酸化物半導体３０６ｂを有する基板４００を作製することができる。
【００５１】
＜実施の形態２＞
本実施の形態では、単結晶半導体を有する基板、または単結晶半導体基板を、半導体素子を有する別の基板に貼り合わせる工程を有する半導体装置の作製方法を示す。
【００５２】
基板４００を用意する。基板４００は、イットリア安定化ジルコニア（ＹＳＺ）基板、サファイヤ基板、石英基板、シリコン基板、炭化シリコン基板、窒化ガリウム基板、酸化ガリウム基板などを用いることができる。
【００５３】
次に図５（Ａ）に基板４００に半導体素子領域４２５を作製する方法を示す。基板４００にトランジスタ５００を形成する。トランジスタ５００の構造は、図５（Ａ）に示した構造に限定されない。例えば、基板４００に凸部（突起、フィンなどとも呼ばれる。）を有する構造であっても構わない。
【００５４】
トランジスタ５００上に絶縁体４１１を形成する。絶縁体４１１は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。次に、ＣＭＰを用いて絶縁体４１１表面の平坦化処理を行う。平坦化処理は、ＣＭＰ処理によって行ったが、他の処理を行ってもよい。または、ＣＭＰ処理と、エッチング（ドライエッチング、ウエットエッチング）処理やプラズマ処理などを組み合わせてもよい。
【００５５】
絶縁体４１１上にさらに絶縁体４２２を形成してもよい。絶縁体４２２は半導体素子領域４２５に含まれる水素が上方の酸化物半導体へ拡散するのを防止する能力を持つ物が望ましい。例えば、酸化アルミニウム膜、または窒化シリコン膜を用いてもよい。絶縁体４２２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。
【００５６】
絶縁体４２２の上に配線層として導電体４５０を形成してもよい。導電体４５０は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。導電体４５０の上に絶縁体４０１を形成する。絶縁体４０１は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。
【００５７】
次に、ＣＭＰを用いて絶縁体４０１表面の平坦化処理を行う。平坦化処理は、ＣＭＰ処理を用いたが、他の処理を用いてもよい。または、ＣＭＰ処理と、エッチング（ドライエッチング、ウエットエッチング）処理やプラズマ処理などを組み合わせてもよい。
【００５８】
次に基板４００に基板３００上に形成した単結晶酸化物半導体を貼り合わせて、単結晶酸化物半導体を基板３００から剥離するが、その方法は実施の形態１と同様の方法を用いればよい（図２（Ａ）から図４（Ｂ）を参照）。
【００５９】
これで基板４００に半導体素子領域４２５と、単結晶酸化物半導体３０６ｂを有する半導体装置を作製することができる（図５（Ａ）参照）。
【００６０】
単結晶酸化物半導体を含むトランジスタは、欠陥密度が小さく特性に優れる。特に、記憶素子においては、トランジスタのオフ電流、及び容量素子のリーク電流が極めて小さいので、容量素子の面積を小さく形成することが可能となり、占有面積の小さい素子、言い換えると集積度の高い半導体装置を提供できる。または、単結晶酸化物半導体を含むトランジスタは、オン特性も優れている場合がある。すなわちオン電流が大きいので、記憶素子においては、書き込み速度、読み出し速度の速い半導体装置を提供できる。
【００６１】
＜実施の形態３＞
本実施の形態では、単結晶半導体を有する基板、または単結晶半導体基板を、半導体素子を形成した別の基板に貼り合わせる工程を有し、貼り合わされた単結晶酸化物半導体を含む半導体素子も形成する半導体装置の作製方法を示す。
【００６２】
本半導体装置の作製方法は、実施の形態２の作製方法において、基板４００上半導体素子領域４２５と、単結晶酸化物半導体３０６ｂを有する半導体装置を作製するまでは同様である（図５（Ａ）参照）。
【００６３】
次に単結晶酸化物半導体３０６ｂを含む半導体素子領域３２５の作製方法を示す。単結晶酸化物半導体３０６ｂを用いて、図５（Ｂ）に示すような、トランジスタ２００を形成する。同時に容量１００を形成してもよい。トランジスタ２００の上と、容量１００の上に絶縁体３１１を形成する。絶縁体３１１は単結晶酸化物半導体３０６ｂに含まれる酸素が上方へ拡散するのを防止する能力を持つ物が望ましい。例えば、酸化アルミニウム膜、または窒化シリコン膜を用いてもよい。絶縁体３１１は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。
【００６４】
絶縁体３１１上に絶縁体３２２を形成する。絶縁体３２２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。次に、ＣＭＰを用いて絶縁体３２２表面の平坦化処理を行う。平坦化処理は、ＣＭＰ処理を用いたが、他の処理を用いてもよい。または、ＣＭＰ処理と、エッチング（ドライエッチング、ウエットエッチング）処理やプラズマ処理などを組み合わせてもよい（図５（Ｂ）参照）。
【００６５】
半導体素子領域４２５と半導体素子領域３２５とは、コンタクトホールを介して電気的に接続する。図６（Ａ）では、半導体素子領域４２５のトランジスタ５００のゲート電極と半導体素子領域３２５のトランジスタ２００のドレイン電極または、ソース電極との接続の例を示したが、適宜コンタクトホールを形成して両素子間を電気的に接続すればよい。
【００６６】
コンタクトホール内には、導電体を埋め込むとよい。導電体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。次に、ＣＭＰを用いて導電体を絶縁体３２２の上面が現れるまで研磨と平坦化処理を行う。研磨と平坦化処理は、ＣＭＰ処理を用いたが、他の処理を用いてもよい。または、ＣＭＰ処理と、エッチング（ドライエッチング、ウエットエッチング）処理やプラズマ処理などを組み合わせてもよい。
【００６７】
絶縁体３２２上に配線層として導電体３５０を形成する。導電体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法など用いて形成すればよい（図６（Ａ）参照）。
【００６８】
このように、単結晶半導体を有する基板、または単結晶半導体基板を、半導体素子領域４２５を形成した別の基板４００に貼り合わせ、かつ、貼り合わされた単結晶酸化物半導体３０６ｂを含む半導体素子領域３２５を形成することで、単結晶酸化物半導体３０６ｂを用いた半導体装置を作製することができる。
【００６９】
実施の形態１にて、基板４００上に単結晶半導体、または単結晶半導体基板を、剥離して貼り合わせる作製方法を示したが、事前に半導体素子を形成していない基板４００上に単結晶半導体を貼り合わせた、単結晶酸化物半導体３０６ｂを含む半導体素子領域３２５を形成することで、半導体装置を作製することもできる（図６（Ｂ）参照）。
【００７０】
＜実施の形態４＞
本実施の形態では、実施の形態３にて作製した半導体装置上に、半導体素子領域５２５を形成する方法の一例を図７を用いて説明する。
【００７１】
導電体３５０上に絶縁体５０１を形成する。絶縁体５０１は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。次に絶縁体５０１表面の平坦化処理を行う。平坦化処理は、ＣＭＰ処理を用いたが、他の処理を用いてもよい。または、ＣＭＰ処理と、エッチング（ドライエッチング、ウエットエッチング）処理やプラズマ処理などを組み合わせてもよい。
【００７２】
絶縁体５０１上に酸化物半導体５０６を用いたトランジスタ６００を形成する。同時に容量素子１５０を形成してもよい。次に、トランジスタ６００上と、容量素子１５０上に、絶縁体５１１を形成する。絶縁体５１１は酸化物半導体５０６に含まれる酸素が上方へ拡散するのを防止する能力を持つ物が望ましい。例えば、酸化アルミニウム膜、または窒化シリコン膜を用いてもよい。絶縁体５１１は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。
【００７３】
絶縁体５１１上に絶縁体５２２を形成する。絶縁体５２２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて形成すればよい。次に、ＣＭＰを用いて絶縁体５２２表面の平坦化処理を行う。平坦化処理は、ＣＭＰ処理を用いたが、他の処理を用いてもよい。または、ＣＭＰ処理と、エッチング（ドライエッチング、ウエットエッチング）処理やプラズマ処理などを組み合わせてもよい。
【００７４】
絶縁体５２２上に配線層として導電体５５０を形成する。導電体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法など用いて形成すればよい。
【００７５】
本実施の形態では、実施の形態３で作製した半導体装置上に、酸化物半導体を含む半導体素子領域５２５を形成した例を示したが、さらに半導体素子領域５２５上に半導体素子領域を繰り返して形成してもよい。この作製方法によれば、さらに集積度の高い半導体装置を作製することができる。
【００７６】
＜実施の形態５＞
以下では、本発明の一様態に係るトランジスタを利用した回路の一例と、半導体装置の一例について説明する。
【００７７】
＜回路＞
【００７８】
〔ＣＭＯＳインバータ〕
図８（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳインバータ回路の構成を示している。
【００７９】
〔ＣＭＯＳアナログスイッチ〕
また図８（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるＣＭＯＳアナログスイッチとして機能させることができる。
【００８０】
〔記憶装置の例〕
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図９に示す。
【００８１】
図９（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述したトランジスタを用いることができる。
【００８２】
トランジスタ３３００は、酸化物半導体を用いたトランジスタである。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
【００８３】
図９（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
【００８４】
図９（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
【００８５】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位とすることで、ノードＦＧに電荷が保持される（保持）。
【００８６】
トランジスタ３３００のオフ電流は極めて小さいため、ノードＦＧの電荷は長期間にわたって保持される。
【００８７】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
【００８８】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えればよい。または、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えればよい。
【００８９】
図９（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図９（Ａ）に示した半導体装置と異なる。この場合も図９（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
【００９０】
図９（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
【００９１】
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【００９２】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
【００９３】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
【００９４】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【００９５】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
【００９６】
＜ＲＦタグ＞
以下では、上述したトランジスタ、または記憶装置を含むＲＦタグについて、図１０を用いて説明する。
【００９７】
本発明の一態様に係るＲＦタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼性が要求される。
【００９８】
ＲＦタグの構成について図１０を用いて説明する。図１０は、ＲＦタグの構成例を示すブロック図である。
【００９９】
図１０に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。ＲＦタグ８００は、そのいずれの方式に用いることも可能である。
【０１００】
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
【０１０１】
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
【０１０２】
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
【０１０３】
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
【０１０４】
なお、上述の各回路は、適宜、取捨することができる。
【０１０５】
ここで、上述した記憶装置を、記憶回路８１０に用いることができる。本発明の一態様に係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
【０１０６】
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
【０１０７】
＜ＲＦタグの使用例＞
以下では、本発明の一態様に係るＲＦタグの使用例について図１１を用いて説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票など、図１１（Ａ）参照。）、包装用容器類（包装紙やボトルなど、図１１（Ｃ）参照。）、記録媒体（ＤＶＤやビデオテープなど、図１１（Ｂ）参照。）、乗り物類（自転車など、図１１（Ｄ）参照。）、身の回り品（鞄や眼鏡など）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）などの物品、もしくは各物品に取り付ける荷札（図１１（Ｅ）および図１１（Ｆ）参照。）などに設けて使用することができる。
【０１０８】
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類などに本発明の一態様に係るＲＦタグ４０００により、認証機能を付与することができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器などに本発明の一態様に係るＲＦタグ４０００を取り付けることにより、検品システムなどのシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグ４０００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０１０９】
以上のように、本発明の一態様に係るＲＦタグは、上述したような各用途に用いることができる。
【０１１０】
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
【０１１１】
図１２は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
【０１１２】
図１２に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ  Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ  Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図１２に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図１２に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
【０１１３】
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
【０１１４】
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
【０１１５】
図１２に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
【０１１６】
図１２に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
【０１１７】
図１３は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
【０１１８】
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗などの負荷を介して接地される構成とする。
【０１１９】
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
【０１２０】
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤなど）または高電源電位（ＶＤＤなど）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤなど）または高電源電位（ＶＤＤなど）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
【０１２１】
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量などを積極的に利用することによって省略することも可能である。
【０１２２】
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
【０１２３】
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図１３では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
【０１２４】
なお、図１３では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
【０１２５】
また、図１３において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９としては、例えば、トランジスタ４９２などを用いればよい。またトランジスタ１２０９以外のトランジスタとしては、例えば、トランジスタ４９１などを用いればよい。
【０１２６】
図１３における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータなどを用いることができる。
【０１２７】
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
【０１２８】
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
【０１２９】
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
【０１３０】
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
【０１３１】
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
【０１３２】
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）などのＬＳＩ、ＲＦ−Ｔａｇ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｔａｇ）にも応用可能である。
【０１３３】
＜表示装置＞
以下では、本発明の一態様に係る表示装置の構成例について説明する。
【０１３４】
［構成例］
図１４（Ａ）には、本発明の一態様に係る表示装置の上面図を示す。また、図１４（Ｂ）には、本発明の一態様に係る表示装置の画素に液晶素子を用いた場合における画素回路を示す。また、図１４（Ｃ）には、本発明の一態様に係る表示装置の画素に有機ＥＬ素子を用いた場合における画素回路を示す。
【０１３５】
画素に用いるトランジスタは、上述したトランジスタ２００などを用いることができる。ここでは、ｎチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジスタと、同一工程を経て作製したトランジスタを駆動回路として用いても構わない。このように、画素や駆動回路に上述したトランジスタを用いることにより、表示品位が高い、または／および信頼性の高い表示装置となる。
【０１３６】
アクティブマトリクス型表示装置の上面図の一例を図１４（Ａ）に示す。表示装置の基板５０００上には、画素部５００１、第１の走査線駆動回路５００２、第２の走査線駆動回路５００３、信号線駆動回路５００４が配置される。画素部５００１は、複数の信号線によって信号線駆動回路５００４と電気的に接続され、複数の走査線によって第１の走査線駆動回路５００２、および第２の走査線駆動回路５００３と電気的に接続される。なお、走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置されている。また、表示装置の基板５０００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などの接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に電気的に接続されている。
【０１３７】
第１の走査線駆動回路５００２、第２の走査線駆動回路５００３および信号線駆動回路５００４は、画素部５００１と同じ基板５０００上に形成される。そのため、駆動回路を別途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板５０００上に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または／および歩留まりの向上を図ることができる。
【０１３８】
〔液晶表示装置〕
また、画素の回路構成の一例を図１４（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素などに適用することができる画素回路を示す。
【０１３９】
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
【０１４０】
トランジスタ５０１６のゲート配線５０１２と、トランジスタ５０１７のゲート配線５０１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極またはドレイン電極５０１４は、トランジスタ５０１６とトランジスタ５０１７で共通に用いられている。トランジスタ５０１６とトランジスタ５０１７は上述したトランジスタを適宜用いることができる。これにより、表示品位が高い、または／および信頼性の高い液晶表示装置を提供することができる。
【０１４１】
また、トランジスタ５０１６には、第１の画素電極が電気的に接続され、トランジスタ５０１７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは、それぞれ分離されている。なお、第１の画素電極及び第２の画素電極の形状としては、特に限定は無い。く、例えば、第１の画素電極は、Ｖ字状とすればよい。
【０１４２】
トランジスタ５０１６のゲート電極はゲート配線５０１２と電気的に接続され、トランジスタ５０１７のゲート電極はゲート配線５０１３と電気的に接続されている。ゲート配線５０１２とゲート配線５０１３に異なるゲート信号を与えてトランジスタ５０１６とトランジスタ５０１７の動作タイミングを異ならせ、液晶の配向を制御することができる。
【０１４３】
また、容量配線５０１０と、誘電体として機能するゲート絶縁体と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
【０１４４】
マルチドメイン構造は、一画素に第１の液晶素子５０１８と第２の液晶素子５０１９を備える。第１の液晶素子５０１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子５０１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
【０１４５】
なお、本発明の一態様に係る表示装置は、図１４（Ｂ）に示す画素回路に限定されない。例えば、図１４（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサー、または論理回路などを追加してもよい。
【０１４６】
〔有機ＥＬ表示装置〕
画素の回路構成の他の一例を図１４（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
【０１４７】
有機ＥＬ素子は、発光素子に電圧を印加することにより、有機ＥＬ素子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１４８】
図１４（Ｃ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを２つ用いる例を示す。なお、ｎチャネル型のトランジスタには、上述したトランジスタ２００などを用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
【０１４９】
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説明する。
【０１５０】
画素５０２０は、スイッチング用トランジスタ５０２１、駆動用トランジスタ５０２２、発光素子５０２４および容量素子５０２３を有する。スイッチング用トランジスタ５０２１は、ゲート電極が走査線５０２６に接続され、第１電極（ソース電極、ドレイン電極の一方）が信号線５０２５に接続され、第２電極（ソース電極、ドレイン電極の他方）が駆動用トランジスタ５０２２のゲート電極に接続されている。駆動用トランジスタ５０２２は、ゲート電極が容量素子５０２３を介して電源線５０２７に接続され、第１電極が電源線５０２７に接続され、第２電極が発光素子５０２４の第１電極（画素電極）に接続されている。発光素子５０２４の第２電極は共通電極５０２８に相当する。共通電極５０２８は、同一基板上に形成される共通電位線と電気的に接続される。
【０１５１】
スイッチング用トランジスタ５０２１および駆動用トランジスタ５０２２は上述したトランジスタ４９０などを用いることができる。これにより、表示品位の高い、または／および信頼性の高い有機ＥＬ表示装置となる。
【０１５２】
発光素子５０２４の第２電極（共通電極５０２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線５０２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５０２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５０２４に印加することにより、発光素子５０２４に電流を流して発光させる。なお、発光素子５０２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
【０１５３】
なお、容量素子５０２３は駆動用トランジスタ５０２２のゲート容量を代用することにより省略できる場合がある。駆動用トランジスタ５０２２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
【０１５４】
次に、駆動用トランジスタ５０２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ５０２２がオンまたはオフの二つの状態となるようなビデオ信号を、駆動用トランジスタ５０２２に入力する。なお、駆動用トランジスタ５０２２を線形領域で動作させるために、電源線５０２７の電圧よりも高い電圧を駆動用トランジスタ５０２２のゲート電極に与える。また、信号線５０２５には、電源線電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
【０１５５】
アナログ階調駆動を行う場合、駆動用トランジスタ５０２２のゲート電極に発光素子５０２４の順方向電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ５０２２が飽和領域で動作するようにビデオ信号を入力し、発光素子５０２４に電流を流す。また、駆動用トランジスタ５０２２を飽和領域で動作させるために、電源線５０２７の電位を、駆動用トランジスタ５０２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子５０２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０１５６】
なお、本発明の一態様に係る表示装置は、図１４（Ｃ）に示す画素構成に限定されない。例えば、図１４（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサー、トランジスタまたは論理回路などを追加してもよい。
【０１５７】
図１４で例示した回路に上述したトランジスタ２００などを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路などにより第１のゲート電極の電位を制御し、第２のゲート電極にはソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。
【０１５８】
例えば、本明細書などにおいて、表示素子、表示素子を有する装置である表示装置、発光素子、および発光素子を有する装置である発光装置は、様々な形態を用いること、または様々な素子を有することができる。表示素子、表示装置、発光素子または発光装置は、例えば、ＥＬ素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インクまたは電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
【０１５９】
なお、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルターともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
【０１６０】
＜モジュール＞
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図１５を用いて説明を行う。
【０１６１】
図１５に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続されたセル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などを有さない場合もある。
【０１６２】
本発明の一態様に係る半導体装置は、例えば、セル８００６に用いることができる。
【０１６３】
上部カバー８００１および下部カバー８００２は、タッチパネル８００４およびセル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０１６４】
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルをセル８００６に重畳して用いることができる。また、セル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、セル８００６の各画素内に光センサーを設け、光学式のタッチパネルとすることも可能である。または、セル８００６の各画素内にタッチセンサー用電極を設け、静電容量方式のタッチパネルとすることも可能である。または、セル８００６の各画素内にタッチセンサー用電極を設け、静電容量方式のタッチパネルとすることも可能である。
【０１６５】
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
【０１６６】
フレーム８００９は、セル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレーム８００９は、放熱板としての機能を有していてもよい。
【０１６７】
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる場合には、バッテリー８０１１を有さなくてもよい。
【０１６８】
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
【０１６９】
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃなどの記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤーなど）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１５に示す。
【０１７０】
図１６（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８などを有する。なお、図１６（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０１７１】
図１６（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６などを有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサーとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
【０１７２】
図１６（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４などを有する。
【０１７３】
図１６（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３などを有する。
【０１７４】
図１６（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６などを有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度にしたがって切り替える構成としてもよい。
【０１７５】
図１６（Ｆ）は自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４などを有する。
【０１７６】
＜表示領域または発光領域に曲面を有する電子機器＞
以下では、本発明の一態様に係る電子機器の一例である表示領域または発光領域に曲面を有する電子機器について、図１７を参照しながら説明する。なお、ここでは、電子機器の一例として、情報機器、特に携帯性を有する情報機器（携帯機器）について説明する。携帯性を有する情報機器としては、例えば、携帯電話機（ファブレット、スマートフォン（スマホ））、タブレット端末（スレートＰＣ）なども含まれる。
【０１７７】
図１７（Ａ−１）は、携帯機器１３００Ａの外形を説明する斜視図である。図１７（Ａ−２）は、携帯機器１３００Ａの上面図である。図１７（Ａ−３）は、携帯機器１３００Ａの使用状態を説明する図である。
【０１７８】
図１７（Ｂ−１）および図１７（Ｂ−２）は、携帯機器１３００Ｂの外形を説明する斜視図である。
【０１７９】
図１７（Ｃ−１）および図１７（Ｃ−２）は、携帯機器１３００Ｃの外形を説明する斜視図である。
【０１８０】
＜携帯機器＞
携帯機器１３００Ａは、例えば電話、電子メール作成閲覧、手帳または情報閲覧などの機能から選ばれた一つまたは複数の機能を有する。
【０１８１】
携帯機器１３００Ａは、筐体の複数の面に沿って表示部が設けられている。例えば、可とう性を有する表示装置を、筐体の内側に沿うように配置することで表示部を設ければよい。これにより、文字情報や画像情報などを第１の領域１３１１または／および第２の領域１３１２に表示することができる。
【０１８２】
例えば、３つの操作の用に供する画像を第１の領域１３１１に表示することができる（図１７（Ａ−１）参照。）。また、図中に破線の矩形で示すように文字情報などを第２の領域１３１２に表示することができる（図１７（Ａ−２）参照。）。
【０１８３】
携帯機器１３００Ａの上部に第２の領域１３１２を配置した場合、携帯機器１３００Ａを洋服の胸ポケットに収納したままの状態で、携帯機器１３００Ａの第２の領域１３１２に表示された文字や画像情報を、使用者は容易に確認することができる（図１７（Ａ−３）参照。）。例えば、着信した電話の発信者の電話番号または氏名などを、携帯機器１３００Ａの上方から観察できる。
【０１８４】
なお、携帯機器１３００Ａは、表示装置と筐体との間、表示装置内または筐体上に入力装置などを有してもよい。入力装置は、例えば、タッチセンサー、光センサー、超音波センサーなどを用いればよい。入力装置を表示装置と筐体との間または筐体上に配置する場合、マトリクススイッチ方式、抵抗膜方式、超音波表面弾性波方式、赤外線方式、電磁誘導方式、静電容量方式などのタッチパネルを用いればよい。また、入力装置を表示装置内に配置する場合、インセルタイプのセンサー、またはオンセルタイプのセンサーなどを用いればよい。
【０１８５】
なお、携帯機器１３００Ａは、振動センサーなどと、当該振動センサーなどに検知された振動に基づいて、着信を拒否するモードに移行するプログラムを記憶した記憶装置を備えることができる。これにより、使用者は携帯機器１３００Ａを洋服の上から軽く叩いて振動を与えることにより着信を拒否するモードに移行させることができる。
【０１８６】
携帯機器１３００Ｂは、第１の領域１３１１および第２の領域１３１２を有する表示部と、表示部を支持する筐体１３１０を有する。
【０１８７】
筐体１３１０は複数の屈曲部を備え、筐体１３１０が備える最も長い屈曲部が、第１の領域１３１１と第２の領域１３１２に挟まれる。
【０１８８】
携帯機器１３００Ｂは、最も長い屈曲部に沿って設けられた第２の領域１３１２を側面に向けて使用することができる。
【０１８９】
携帯機器１３００Ｃは、第１の領域１３１１および第２の領域１３１２を有する表示部と、表示部を支持する筐体１３１０を有する。
【０１９０】
筐体１３１０は複数の屈曲部を備え、筐体１３１０が備える二番目に長い屈曲部が、第１の領域１３１１と第２の領域１３１２に挟まれる。
【０１９１】
携帯機器１３００Ｃは、第２の領域１３１２を上部に向けて使用することができる。
【０１９２】
なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することができる。または、ある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、または、その範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
【０１９３】
別の具体例としては、ある物質の性質について、例えば、「ある膜は、絶縁膜である」と記載されているとする。その場合、例えば、その絶縁膜が、有機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その絶縁膜が、無機絶縁膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、導電膜である場合を除く、と発明の一態様を規定することが可能である。または、例えば、その膜が、半導体膜である場合を除く、と発明の一態様を規定することが可能である。
【０１９４】
別の具体例としては、ある積層構造について、例えば、「Ａ膜とＢ膜との間に、ある膜が設けられている」と記載されているとする。その場合、例えば、その膜が、４層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａ膜とその膜との間に、導電膜が設けられている場合を除く、と発明を規定することが可能である。
【０１９５】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であると言える。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケースの場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
【０１９６】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であると言える。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
【０１９７】
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であると言える。
【符号の説明】
【０１９８】
１００    容量
１５０    容量素子
２００    トランジスタ
３００    基板
３０１    絶縁体
３０６    単結晶酸化物半導体
３０６ａ    単結晶酸化物半導体
３０６ｂ    単結晶酸化物半導体
３１０    領域
３１１    絶縁体
３２２    絶縁体
３２５    半導体素子領域
３５０    導電体
４００    基板
４０１    絶縁体
４１１    絶縁体
４２２    絶縁体
４２５    半導体素子領域
４５０    導電体
４９０    トランジスタ
４９１    トランジスタ
４９２    トランジスタ
５００    トランジスタ
５０１    絶縁体
５０６    酸化物半導体
５１１    絶縁体
５２２    絶縁体
５２５    半導体素子領域
５５０    導電体
６００    トランジスタ
８００    ＲＦタグ
８０１    通信器
８０２    アンテナ
８０３    無線信号
８０４    アンテナ
８０５    整流回路
８０６    定電圧回路
８０７    復調回路
８０８    変調回路
８０９    論理回路
８１０    記憶回路
８１１    ＲＯＭ
９０１    筐体
９０２    筐体
９０３    表示部
９０４    表示部
９０５    マイクロフォン
９０６    スピーカー
９０７    操作キー
９０８    スタイラス
９１１    筐体
９１２    筐体
９１３    表示部
９１４    表示部
９１５    接続部
９１６    操作キー
９２１    筐体
９２２    表示部
９２３    キーボード
９２４    ポインティングデバイス
９３１    筐体
９３２    冷蔵室用扉
９３３    冷凍室用扉
９４１    筐体
９４２    筐体
９４３    表示部
９４４    操作キー
９４５    レンズ
９４６    接続部
９５１    車体
９５２    車輪
９５３    ダッシュボード
９５４    ライト
１１８９    ＲＯＭインターフェース
１１９０    基板
１１９１    ＡＬＵ
１１９２    ＡＬＵコントローラ
１１９３    インストラクションデコーダ
１１９４    インタラプトコントローラ
１１９５    タイミングコントローラ
１１９６    レジスタ
１１９７    レジスタコントローラ
１１９８    バスインターフェース
１１９９    ＲＯＭ
１２００    記憶素子
１２０１    回路
１２０２    回路
１２０３    スイッチ
１２０４    スイッチ
１２０６    論理素子
１２０７    容量素子
１２０８    容量素子
１２０９    トランジスタ
１２１０    トランジスタ
１２１３    トランジスタ
１２１４    トランジスタ
１２２０    回路
１３００Ａ    携帯機器
１３００Ｂ    携帯機器
１３００Ｃ    携帯機器
１３１０    筐体
１３１１    領域
１３１２    領域
２１００    トランジスタ
２２００    トランジスタ
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３２００    トランジスタ
３３００    トランジスタ
３４００    容量素子
４０００    ＲＦタグ
５０００    基板
５００１    画素部
５００２    走査線駆動回路
５００３    走査線駆動回路
５００４    信号線駆動回路
５０１０    容量配線
５０１２    ゲート配線
５０１３    ゲート配線
５０１４    ドレイン電極
５０１６    トランジスタ
５０１７    トランジスタ
５０１８    液晶素子
５０１９    液晶素子
５０２０    画素
５０２１    スイッチング用トランジスタ
５０２２    駆動用トランジスタ
５０２３    容量素子
５０２４    発光素子
５０２５    信号線
５０２６    走査線
５０２７    電源線
５０２８    共通電極
８０００    表示モジュール
８００１    上部カバー
８００２    下部カバー
８００３    ＦＰＣ
８００４    タッチパネル
８００５    ＦＰＣ
８００６    セル
８００７    バックライトユニット
８００８    光源
８００９    フレーム
８０１０    プリント基板
８０１１    バッテリー
【図１】
2015233130.tif 000003
【図２】
2015233130.tif 000004
【図３】
2015233130.tif 000005
【図４】
2015233130.tif 000006
【図５】
2015233130.tif 000007
【図６】
2015233130.tif 000008
【図７】
2015233130.tif 000009
【図８】
2015233130.tif 000010
【図９】
2015233130.tif 000011
【図１０】
2015233130.tif 000012
【図１１】
2015233130.tif 000013
【図１２】
2015233130.tif 000014
【図１３】
2015233130.tif 000015
【図１４】
2015233130.tif 000016
【図１５】
2015233130.tif 000017
【図１６】
2015233130.tif 000018
【図１７】
2015233130.tif 000019