(57)【要約】【課題】  小型化が可能な駆動回路および該駆動回路を用いた半導体装置を提供する。【解決手段】  駆動回路１は、複数個のトランス２と、外部の直流電源９から入力された直流電力を変換して得られた交流電力を各トランス２の一次巻線２１に対しトランス２１毎に異なる位相で出力する変換回路３とを備える。整流回路４は、複数個のトランス２の二次巻線２２の両端電圧の絶対値のうち最も高い電圧を出力する。この整流回路４の出力が出力コンデンサ１１によって平滑化される。【選択図】図１
2015204636.tif 000002
【特許請求の範囲】
【請求項１】
複数個のトランスと、
外部の直流電源から入力された直流電力を変換して得られた交流電力を各トランスの一次巻線に対し前記トランス毎に異なる位相で出力する変換回路と、
複数個の前記トランスのうち二次巻線の両端電圧の絶対値が最も高い前記トランスの二次巻線の両端電圧の絶対値を出力する整流回路と、
前記整流回路の出力を平滑化する出力コンデンサとを備える
ことを特徴とする駆動回路。
【請求項２】
前記変換回路は前記トランスの一次巻線とともにＬＣ回路を構成する複数個のコンデンサを有する
ことを特徴とする請求項１記載の駆動回路。
【請求項３】
前記変換回路は、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくとも前記トランスと同数有し、
前記複数の反転回路は、各反転回路の前記出力端が別の反転回路の前記入力端に電気的に接続されて閉回路を構成しており、
前記ＬＣ回路は、前記複数の反転回路のうちの前記トランスと同数の反転回路の各々の前記入力端と前記出力端との間に電気的に接続されている
ことを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記複数の反転回路の各々は、前記直流電源の両端間に電気的に直列に接続された第１スイッチング素子および第２スイッチング素子を有しており、
前記複数の反転回路のうち前記ＬＣ回路に接続された前記反転回路は、前記入力波形の位相を反転した波形に対して所定の位相差を持つ波形を前記出力端から出力するように構成されている
ことを特徴とする請求項３に記載の駆動回路。
【請求項５】
前記第１スイッチング素子は、ｎチャネル型の電界効果トランジスタからなり前記直流電源の低電位端にソースが電気的に接続されており、
前記第２スイッチング素子は、ｐチャネル型の電界効果トランジスタからなり前記第１スイッチング素子のドレインにドレインが電気的に接続され前記第１スイッチング素子のゲートにゲートが電気的に接続され前記直流電源の高電位端にソースが電気的に接続されており、
前記反転回路は、前記第１スイッチング素子のドレインが前記出力端となり、前記第１スイッチング素子のゲートが前記入力端となる
ことを特徴とする請求項４記載の駆動回路。
【請求項６】
前記トランスの個数は２以上の整数ｎを用いてｎ個で表され、
前記変換回路は、ｎ個の前記トランス間で前記一次巻線の両端電圧の位相が重複しないように、異なる前記トランス間における一次巻線の両端電圧の位相差を、１８０／ｎ度または１８０−（１８０／ｎ）度とする
ことを特徴とする請求項１〜５のいずれか１項に記載の駆動回路。
【請求項７】
前記トランスとして、第１トランスと第２トランスと第３トランスとの３個のトランスを備え、
前記変換回路は、第１巻線の一端に電気的に接続される第１出力端と、第２巻線の一端に電気的に接続される第２出力端と、第３巻線の一端に電気的に接続される第３出力端とを有し、前記第１巻線と前記第２巻線と前記第３巻線とは他端同士が電気的に接続されており、
前記第１トランスの一次巻線は、前記第１巻線と前記第２巻線との直列回路であって、
前記第２トランスの一次巻線は、前記第２巻線と前記第３巻線との直列回路であって、
前記第３トランスの一次巻線は、前記第３巻線と前記第１巻線との直列回路である
ことを特徴とする請求項１〜６のいずれか１項に記載の駆動回路。
【請求項８】
前記トランスとして、第１トランスと第２トランスと第３トランスとの３個のトランスを備え、
前記変換回路は、第１巻線の一端および第２巻線の一端に電気的に接続される第１出力端と、前記第２巻線の他端および第３巻線の一端に電気的に接続される第２出力端と、前記第３巻線の他端および前記第１巻線の他端に電気的に接続される第３出力端とを有し、
前記第１トランスの一次巻線は、前記第１巻線であって、
前記第２トランスの一次巻線は、前記第２巻線であって、
前記第３トランスの一次巻線は、前記第３巻線である
ことを特徴とする請求項１〜６のいずれか１項に記載の駆動回路。
【請求項９】
前記トランスの個数は２個であって、
２個の前記トランスは一次巻線の一端同士が互いに電気的に接続されている
ことを特徴とする請求項１〜６のいずれか１項に記載の駆動回路。
【請求項１０】
前記出力コンデンサに電気的に接続され、前記出力コンデンサの両端電圧に応じて制御信号を出力する制御回路をさらに備える
ことを特徴とする請求項１〜９のいずれか１項に記載の駆動回路。
【請求項１１】
請求項１０記載の駆動回路と、
前記制御回路に電気的に接続され、前記制御信号に応じてオン、オフが切り替わる半導体スイッチとを備える
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路および該駆動装置を用いた半導体装置に関する。
【背景技術】
【０００２】
従来、一次側から電気的に絶縁された二次側への信号の伝送に、トランスが用いられている（例えば、特許文献１参照）。
【０００３】
一次側から電気的に絶縁された二次側への信号の伝送に用いられる素子としては他にフォトカプラがあるが、上記のようにトランスを用いれば、フォトカプラよりも電力ロスが抑えられる。
【０００４】
トランスを用いて直流電圧を伝送する回路としては、例えば、入力された直流電圧を交流電圧に変換してトランスの一次巻線に入力する変換回路と、トランスの二次巻線からの出力を整流する整流回路とを備える回路が考えられる。さらに、整流回路の出力電圧は脈流電圧となるので、これを平滑化するコンデンサ（以下、「出力コンデンサ」と呼ぶ）が整流回路の出力端間に接続される。
【０００５】
上記のような回路は、半導体スイッチを駆動する駆動回路として用いられる。例えば、半導体スイッチとしてｎチャネル型の電界効果トランジスタが用いられる場合、上記出力コンデンサの両端電圧である駆動回路の出力電圧が、半導体スイッチのゲートソース間に印加される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２０１０／１１３３８３号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記の駆動回路では、出力電圧のリプルを十分に低く抑えるために、比較的にキャパシタンスが大きいコンデンサを、例えば出力コンデンサとして用いる必要があった。一般に、キャパシタンスの大きいコンデンサは寸法が大きく且つ集積化が困難であるので、上記のようにキャパシタンスが大きいコンデンサの使用は大型化を招く可能性がある。
【０００８】
本発明は、上記事由に鑑みて為されており、その目的は、小型化が可能な駆動回路および該駆動回路を用いた半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の駆動回路は、複数個のトランスと、外部の直流電源から入力された直流電力を変換して得られた交流電力を各トランスの一次巻線に対し前記トランス毎に異なる位相で出力する変換回路と、複数個の前記トランスのうち二次巻線の両端電圧の絶対値が最も高い前記トランスの二次巻線の両端電圧の絶対値を出力する整流回路と、前記整流回路の出力を平滑化する出力コンデンサとを備えることを特徴とする。
【００１０】
上記の駆動回路において、前記変換回路は前記トランスの一次巻線とともにＬＣ回路を構成する複数個のコンデンサを有することが望ましい。
【００１１】
上記の駆動回路において、前記変換回路は、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくとも前記トランスと同数有し、前記複数の反転回路は、各反転回路の前記出力端が別の反転回路の前記入力端に電気的に接続されて閉回路を構成しており、前記ＬＣ回路は、前記複数の反転回路のうちの前記トランスと同数の反転回路の各々の前記入力端と前記出力端との間に電気的に接続されていることが望ましい。
【００１２】
上記の駆動回路において、前記複数の反転回路の各々は、前記直流電源の両端間に電気的に直列に接続された第１スイッチング素子および第２スイッチング素子を有しており、前記複数の反転回路のうち前記ＬＣ回路に接続された前記反転回路は、前記入力波形の位相を反転した波形に対して所定の位相差を持つ波形を前記出力端から出力するように構成されていることが望ましい。
【００１３】
上記の駆動回路において、前記第１スイッチング素子は、ｎチャネル型の電界効果トランジスタからなり前記直流電源の低電位端にソースが電気的に接続されており、前記第２スイッチング素子は、ｐチャネル型の電界効果トランジスタからなり前記第１スイッチング素子のドレインにドレインが電気的に接続され前記第１スイッチング素子のゲートにゲートが電気的に接続され前記直流電源の高電位端にソースが電気的に接続されており、前記反転回路は、前記第１スイッチング素子のドレインが前記出力端となり、前記第１スイッチング素子のゲートが前記入力端となることが望ましい。
【００１４】
上記の駆動回路において、前記トランスの個数は２以上の整数ｎを用いてｎ個で表され、前記変換回路は、ｎ個の前記トランス間で前記一次巻線の両端電圧の位相が重複しないように、異なる前記トランス間における一次巻線の両端電圧の位相差を、１８０／ｎ度または１８０−（１８０／ｎ）度とすることが望ましい。
【００１５】
上記の駆動回路において、前記トランスとして、第１トランスと第２トランスと第３トランスとの３個のトランスを備え、前記変換回路は、第１巻線の一端に電気的に接続される第１出力端と、第２巻線の一端に電気的に接続される第２出力端と、第３巻線の一端に電気的に接続される第３出力端とを有し、前記第１巻線と前記第２巻線と前記第３巻線とは他端同士が電気的に接続されており、前記第１トランスの一次巻線は、前記第１巻線と前記第２巻線との直列回路であって、前記第２トランスの一次巻線は、前記第２巻線と前記第３巻線との直列回路であって、前記第３トランスの一次巻線は、前記第３巻線と前記第１巻線との直列回路であることが望ましい。
【００１６】
上記の駆動回路において、前記トランスとして、第１トランスと第２トランスと第３トランスとの３個のトランスを備え、前記変換回路は、第１巻線の一端および第２巻線の一端に電気的に接続される第１出力端と、前記第２巻線の他端および第３巻線の一端に電気的に接続される第２出力端と、前記第３巻線の他端および前記第１巻線の他端に電気的に接続される第３出力端とを有し、前記第１トランスの一次巻線は、前記第１巻線であって、前記第２トランスの一次巻線は、前記第２巻線であって、前記第３トランスの一次巻線は、前記第３巻線であることが望ましい。
【００１７】
上記の駆動回路において、前記トランスの個数は２個であって、２個の前記トランスは一次巻線の一端同士が互いに電気的に接続されていることが望ましい。
【００１８】
上記の駆動回路において、前記出力コンデンサに電気的に接続され、前記出力コンデンサの両端電圧に応じて制御信号を出力する制御回路をさらに備えることが望ましい。
【００１９】
本発明の半導体装置は、上記の駆動回路と、前記制御回路に電気的に接続され、前記制御信号に応じてオン、オフが切り替わる半導体スイッチとを備えることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、トランスが１個だけ用いられる場合に比べ、出力電圧のリプルが抑えられるから、出力コンデンサとして比較的にキャパシタンスが小さい小型のコンデンサを用いることができ、これにより、駆動回路および該駆動装置を用いた半導体装置は、小型化が可能となる。
【図面の簡単な説明】
【００２１】
【図１】実施形態１に係る駆動回路を示す回路ブロック図である。
【図２】実施形態１に係る駆動回路において各トランスの一次巻線への入力電圧Ｖ１１，Ｖ１２の時間変化を示す説明図である。
【図３】実施形態１に係る駆動回路において出力コンデンサが無い場合における整流回路の出力電圧Ｖｔの時間変化を示す説明図である。
【図４】実施形態１に係る駆動回路の別の例を示す回路ブロック図である。
【図５】実施形態１に係る変換回路の一例を示す回路ブロック図である。
【図６】実施形態２に係る駆動回路を示す回路ブロック図である。
【図７】実施形態２に係る変換回路の一例を示す回路図である。
【図８】実施形態２に係る変換回路の等価回路の説明図である。
【図９】実施形態２に係る変換回路の動作を示す説明図である。
【図１０】実施形態２に係る駆動回路の要部を示す回路図である。
【図１１】実施形態２に係る駆動回路の要部の変更例を示す回路図である。
【図１２】実施形態２に係る駆動回路の要部の別の変更例を示す回路図である。
【図１３】実施形態２に係る駆動回路の要部の更に別の変更例を示す回路図である。
【図１４】実施形態２に係る駆動回路の要部の別の変更例を示す回路図である。
【図１５】実施形態２に係る駆動回路の要部の更に別の変更例を示す回路図である。
【図１６】実施形態３に係る駆動回路の更に別の例を示す回路ブロック図である。
【図１７】実施形態３に係る駆動回路の要部の変更例を示す回路図である。
【図１８】実施形態３に係る変換回路の一例を示す回路図である。
【図１９】実施形態３に係る変換回路の等価回路の説明図である。
【図２０】実施形態３に係る変換回路の動作を示す説明図である。
【図２１】実施形態３に係る駆動回路の要部を示す回路図である。
【図２２】実施形態３に係る駆動回路の要部の変更例を示す回路図である。
【図２３】実施形態３に係る駆動回路の要部の別の変更例を示す回路図である。
【図２４】実施形態３に係る駆動回路の要部の更に別の変更例を示す回路図である。
【図２５】実施形態３に係る変換回路の変形例を示す回路図である。
【図２６】実施形態３の別の例における変換回路を示す回路ブロック図である。
【図２７】実施形態３の別の例における変換回路の等価回路の説明図である。
【図２８】実施形態３の別の例における変換回路の動作を示す説明図である。
【図２９】本発明に係る駆動回路の別の例を示す回路ブロック図である。
【図３０】本発明に係る駆動回路の別の例を示す回路ブロック図である。
【図３１】本発明に係る半導体装置を示す回路ブロック図である。
【発明を実施するための形態】
【００２２】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００２３】
（実施形態１）
図１に示すように、本実施形態の駆動回路１は、複数個のトランス２と、外部の直流電源９から入力された直流電力を変換して得られた交流電力を各トランス２の一次巻線２１に対しトランス２毎に異なる位相で出力する変換回路３とを備えている。図１の例では、トランス２の個数は２個である。ここでいう「トランス」は、一次巻線と二次巻線とを有し、一次巻線と二次巻線との間が電気的に絶縁され且つ磁気的に結合された構成を意味している。このトランスでは、一次巻線と二次巻線との間に相互インダクタンスを有することにより、一次巻線と二次巻線との間でエネルギーの授受が行われる。
【００２４】
また、駆動回路１は、複数個（ここでは２個）のトランス２のうち二次巻線２２の両端電圧の絶対値が最も高いトランス２の二次巻線２２の両端電圧の絶対値を出力する整流回路４と、整流回路４の出力を平滑化する出力コンデンサ１１とを備えている。整流回路４は、例えば、交流入力端間にトランス２の二次巻線２２が１個ずつ接続された２個のダイオードブリッジ４１からなる。これら２個のダイオードブリッジ４１は、高電位側の直流出力端同士が互いに電気的に接続され、低電位側の直流出力端同士が互いに電気的に接続されている。つまり、整流回路４の出力電圧の瞬時値は、各トランス２の二次巻線２２の両端電圧の絶対値の瞬時値のうち、より高い（大きい）一方の値となる。また、上記の出力コンデンサ１１の両端は駆動回路１の出力端子となり、出力コンデンサ１１の両端電圧が駆動回路１の出力電圧となる。
【００２５】
なお、図１の例では、駆動回路１は、直流電源９の高電位端（正極）９１と低電位端（負極）９２との間に電気的に接続されるコンデンサ（以下、「入力コンデンサ」と呼ぶ）１０を備えている。
【００２６】
本実施形態における変換回路３は、交流電力を各トランス２の一次巻線２１に対して出力する構成であって、発振回路あるいはインバータ回路とも呼ばれる回路構成である。さらに、トランス２の個数をｎ個とすると、変換回路３は、ｎ個のトランス２間で一次巻線２１の両端電圧の位相が重複しないように、異なるトランス２間における一次巻線２１の両端電圧の位相差を、１８０／ｎ度または１８０−（１８０／ｎ）度とする。ここで、トランス２は複数個あるので、「ｎ」は２以上の整数である（ｎ≧２）。つまり、トランス２の個数は２以上の整数ｎを用いて「ｎ個」で表される。
【００２７】
本実施形態ではトランス２の個数は２個であるから、２個のトランス２間での一次巻線２１の両端電圧の位相差は、１８０／２＝９０度である。つまり、変換回路３は、図２に示すように、一方のトランス２の一次巻線２１の両端電圧Ｖ１１の位相と、他方のトランス２の一次巻線２１の両端電圧Ｖ１２の位相とを、９０度だけずらしている。これにより、一次巻線２１の両端電圧の絶対値の位相は、２個のトランス２間で１８０／ｎ度（９０度）ずつずれることになる。したがって、図３に示すように、出力コンデンサ１１により平滑化される前の整流回路４の出力電圧Ｖｔは、ピークが１８０／ｎ度で表される等間隔（図３では９０度間隔）で生じることになる。その結果、整流回路４の出力電圧Ｖｔは、個々のダイオードブリッジ４１の出力電圧（つまり、個々のトランス２の二次巻線２２の両端電圧の絶対値）よりもリプルが抑えられる。
【００２８】
上記構成によれば、複数個のトランス２を用いて電力を伝達するので、トランス２が１個だけ用いられる場合に比べ、出力電圧のリプルが抑えられ、出力コンデンサ１１として比較的にキャパシタンスが小さい小型のコンデンサを用いることができる。さらに、トランス２の一次巻線２１に流れる入力電流についても、トランス２が１個だけ用いられる場合に比べリプルが抑えられるので、入力コンデンサ１０として比較的にキャパシタンスが小さい小型のコンデンサを用いることができる。これにより、駆動回路１は小型化が可能となる。
【００２９】
また上述したように、変換回路３は、ｎ個のトランス２間で一次巻線２１の両端電圧の位相が重複しないように、異なるトランス２間における一次巻線２１の両端電圧の位相差を、１８０／ｎ度または１８０−（１８０／ｎ）度とすることが好ましい。これにより、駆動回路１は、上記のようにリプルを抑える効果を最大限発揮することができ、出力電圧のリプル（電圧変動）を最小に抑えることができる。
【００３０】
ところで、図１の例ではトランス２は２個用いられているが、駆動回路１は複数個のトランス２を備えていればよいので、トランス２の個数は２個に限られず、例えば図４に示すように３個以上であってもよい。
【００３１】
トランス２の個数が３個以上の場合であっても、上記のようにリプルを抑える効果を最大限発揮するためには、整流回路４の出力電圧のピークが等間隔であることが望ましい。すなわち、トランス２が２個の場合と同様に、変換回路３は、一次巻線２１の両端電圧について、異なるトランス２間で１８０／ｎ度または１８０−（１８０／ｎ）度ずつの位相差を設定することが好ましい（「ｎ」はトランス２の個数である）。言い換えれば、トランス２が３個以上の場合、上記のようにリプルを抑える効果を最大限発揮するためには、これら３個以上のトランス２間において、一次巻線２１の両端電圧が全波整流された状態での位相の差が１８０／ｎ度ずつであればよい。
【００３２】
すなわち、複数個のトランス２のうち一次巻線２１の両端電圧の位相が互いに近いもの同士で、一次巻線２１の両端電圧の位相差が、１８０／ｎ度または１８０−１８０／ｎ度であればよい。例えば、トランス２の個数が３個の場合、各トランス２において一次巻線２１の両端電圧の位相が他の２個のトランス２における一次巻線２１の両端電圧の位相に対して１８０／３＝６０度または１８０−６０＝１２０度ずれていればよい。これにより、一次巻線２１の両端電圧の絶対値の位相は、３個のトランス２間で６０度ずつずれることになる。
【００３３】
同様に、トランス２の個数が４個の場合、各トランス２において一次巻線２１の両端電圧の位相が他のいずれか２個のトランス２における一次巻線２１の両端電圧の位相に対して１８０／４＝４５度または１８０−４５＝１３５度ずれていればよい。これにより、一次巻線２１の両端電圧の絶対値の位相は、４個のトランス２間で４５度ずつずれることになる。
【００３４】
次に、変換回路３の具体例について図５を参照して説明する。なお、図５では図４と同様にトランス２が３個以上の場合を例示しているが、同様の構成の変換回路３はトランス２が２個の場合にも適用可能である。
【００３５】
すなわち、変換回路３としては、具体的には例えば、図５に示すように、トランス２毎（一次巻線２１毎）に、１個ずつのコンデンサ３１と、２個ずつの反転回路５とを備える回路が考えられる。
【００３６】
図５での一番上の１個のトランス２（一次巻線２１）に関しては、一次巻線２１と、コンデンサ３１と、２個の反転回路５とは、全体として、周知のいわゆるクロスカップルＬＣ回路を構成している。また、図５での一番上以外の各トランス２（一次巻線２１）に関しては、一次巻線２１と、コンデンサ３１と、２個の反転回路５とは、全体として、上記のクロスカップルＬＣ回路に類似した回路を構成する。
【００３７】
すなわち、変換回路３はトランス２の一次巻線２１とともにＬＣ回路を構成する複数個のコンデンサを有している。各コンデンサ３１は、それぞれ、１個ずつのトランス２の一次巻線２１に並列に接続されており、トランス２の一次巻線２１とともにＬＣ回路を構成している。このようなＬＣ回路を含む変換回路３を用いれば、ＬＣ共振により、一次巻線２１に供給される電流は正弦波状になる。そのため、各トランス２からは正弦波状の出力が得られるから、単純にスイッチング素子を用いた交番により矩形波状の交流に変換する変換回路３が用いられる場合に比べ、リプルがより抑えられる。
【００３８】
反転回路５は、入力端に入力された入力波形の位相を反転させて出力端から出力するように構成されている。反転回路５は、直流電源９の両端間（高電位端９１と低電位端９２との間）に電気的に直列に接続された第１スイッチング素子５１および第２スイッチング素子５２を有している。図５の例では、第１スイッチング素子５１は、ｎチャネル型の金属酸化膜型電界効果トランジスタからなり、第２スイッチング素子５２は、ｐチャネル型の金属酸化膜型電界効果トランジスタからなる。金属酸化膜型電界効果トランジスタは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とも呼ばれる。以下、特に断らない限り、電界効果トランジスタとしてはエンハンスメント型のＭＯＳＦＥＴが用いられる。
【００３９】
第１スイッチング素子５１と第２スイッチング素子５２とは、ゲート同士が互いに電気的に接続され、且つ、ドレイン同士が互いに電気的に接続されている。以下、反転回路５の第１スイッチング素子５１のゲートおよび第２スイッチング素子５２のゲートを、反転回路５の入力端と呼ぶ。また、反転回路５の第１スイッチング素子５１のドレインおよび第２スイッチング素子５２のドレインを、反転回路５の出力端と呼ぶ。
【００４０】
さらに、第２スイッチング素子５２のソースは直流電源９の高電位端９１に電気的に接続され、第１スイッチング素子５１のソースは直流電源９の低電位端９２に電気的に接続される。これにより、反転回路５は、入力端（第１スイッチング素子５１のゲート）への入力がＨレベルのときに出力端（第１スイッチング素子５１のドレイン）がＬレベルとなり、反対に、入力端への入力がＬレベルのときには出力端がＨレベルとなる。よって、反転回路５は、入力端に入力された入力波形の位相を反転させて出力端から出力することになる。
【００４１】
さらに、各反転回路５は、それぞれ、出力端が、対応するトランス２の一次巻線２１に電気的に接続されている。言い換えれば、各トランス２の一次巻線２１は、それぞれ対応する２個の反転回路５の出力端間に電気的に接続されている。
【００４２】
すなわち、１個のトランス２に対応する２個の反転回路５のうち、一方の反転回路５の第１スイッチング素子５１と、他方の反転回路５の第２スイッチング素子５２とがオンされた状態では、直流電源９の電圧が一次巻線２１に入力される。また、一次巻線２１に入力される電圧の向きは、いずれの反転回路５の第１スイッチング素子５１がオンされているかに応じて異なる。
【００４３】
また、図５での一番上の１個のトランス２（一次巻線２１）に対応する２個の反転回路５においては、相互に一方の反転回路５の入力端がもう一方の反転回路５の出力端に電気的に接続されている。さらに、図５での一番上以外のトランス２（一次巻線２１）に対応する各２個の反転回路５においては、一方の反転回路５の入力端のみが、他方の反転回路５の出力端に電気的に接続されている。なお、以下では図５での一番上の１個のトランス２（一次巻線２１）に対応する２個の反転回路５を「対称回路」と呼び、図５での一番上以外のトランス２（一次巻線２１）に対応する各２個の反転回路５を「非対称回路」と呼ぶ。
【００４４】
また、図５の変換回路３は、各一次巻線２１の両端電圧の位相（以下、単に「一次巻線２１の位相」と呼ぶ）を調整する位相調整回路３２を備えている。位相調整回路３２は、一次巻線２１毎に１個ずつの反転回路５の入力端に電気的に接続されている。非対称回路を構成する２個の反転回路５においては、出力端を他の反転回路５の入力端に接続した一方の反転回路５の入力端にのみ位相調整回路３２が接続されている。
【００４５】
すなわち、位相調整回路３２は、適宜のタイミングで適宜の反転回路５のゲートにパルスを入力し、該反転回路５の第１スイッチング素子５１をオンさせることで、該反転回路５に対応する一次巻線２１の位相を調整する。
【００４６】
ここで、対称回路を構成する２個の反転回路５に関しては、上記のパルス入力は必要ない。要するに、対称回路は、直流電源９からの直流電圧が２個の反転回路５に印加されると、素子ばらつきなどにより一方の反転回路５の第１スイッチング素子５１がオンし、他方の反転回路５の第１スイッチング素子５１がオフする。その後、対称回路は、反転回路５の出力端のＨレベルとＬレベルとが２個の反転回路５間で交互に入れ替わるように継続的に発振する。このような対称回路の動作は、いわゆる自励発振である。
【００４７】
一方、非対称回路に関しては、上記のパルスは周期毎に入力される必要がある。位相調整回路３２は、対称回路を構成する一方の反転回路５の入力端の入力波形を検出し、この入力波形に対して所定の位相差を持つ入力波形を非対称回路の一方の反転回路５の入力端に入力するように、上記のパルスを出力する。つまり、位相調整回路３２は、対称回路と非対称回路との間で、反転回路５の入力端に入力される入力波形に所定の位相差を付与する。さらに、非対称回路が複数個ある場合には、位相調整回路３２は、異なる非対称回路間でも入力波形に所定の位相差を付与する。
【００４８】
非対称回路を構成する２個の反転回路５においては、上記のパルス入力により一方の反転回路５の第１スイッチング素子５１がオンし、他方の反転回路５の第１スイッチング素子５１がオフする。その後、非対称回路は、一方の反転回路５の第１スイッチング素子５１がオフし、他方の反転回路５の第１スイッチング素子５１がオンすることで、反転回路５の出力端のＨレベルとＬレベルとが２個の反転回路５間で入れ替わるように動作する。つまり、非対称回路は、位相調整回路３２からパルスが入力される度に１周期分の発振（振動）を行い、間欠的にパルスが入力されることによって反転回路５の出力端のＨレベルとＬレベルとが２個の反転回路５間で交互に入れ替わるように継続的に発振する。このような非対称回路の動作は、位相調整回路３２により制御された発振であって、いわゆる他励発振である。
【００４９】
上述した構成によれば、変換回路３は、交流電力を各トランス２の一次巻線２１に対しトランス２毎に異なる位相で出力することができる。言い換えれば、変換回路３は、一次巻線２１の両端電圧について、異なるトランス２間で所定の位相差を生じるように、複数個のトランス２の一次巻線２１に交流電力を出力できる。ここで、位相差は、位相調整回路３２によって調整される。
【００５０】
なお、いずれの反転回路５のゲートも他の反転回路５のドレインに接続されない構成としてもよいが、この場合には、位相調整回路３２が全ての反転回路５のゲートに接続された上で、上記のパルスは半周期毎に入力される必要がある。上記のような位相調整回路３２は例えばＡＳＩＣ（application specific integrated circuit）を用いて周知技術で実現可能であるので、詳細な図示並びに説明は省略する。
【００５１】
また、各反転回路５の第１スイッチング素子５１および第２スイッチング素子５２は、ＭＯＳＦＥＴに限らず、例えばバイポーラトランジスタであってもよい。
【００５２】
（実施形態２）
本実施形態の駆動回路１は、トランス２が２個のみ用いられており、図６に示すように、２個のトランス２の一次巻線２１の一端同士が互いに電気的に接続された、いわゆるＶ結線である点で、実施形態１の駆動回路１と相違する。以下、実施形態１と同様の構成については共通の符号を付して適宜説明を省略する。
【００５３】
図６の例では、２個のトランス２の二次巻線２２も一端同士が互いに電気的に接続されたＶ結線とされている。この場合、整流回路４として三相交流用のダイオードブリッジを用いることで、単相交流用のダイオードブリッジを複数個用いる場合に比べ、整流回路４に必要なダイオードの個数を少なくすることができる。
【００５４】
本実施形態の駆動回路１に用いられる変換回路３としては、例えば図７に示す回路が考えられる。
【００５５】
図７の変換回路３は、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくともトランス２と同数有している。複数の反転回路５ａ〜５ｃは、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成している。ＬＣ回路（一次巻線２１とコンデンサ３１との並列回路）は、複数（ここでは３つ）の反転回路５ａ〜５ｃのうちのトランス２と同数（ここでは２つ）の反転回路５ｂ，５ｃの各々の入力端と出力端との間に電気的に接続されている。
【００５６】
複数の反転回路５ａ〜５ｃの各々は、直流電源９の両端間に電気的に直列に接続された第１スイッチング素子５１ａ〜５１ｃおよび第２スイッチング素子５２ａ〜５２ｃを有している。複数の反転回路５ａ〜５ｃのうちＬＣ回路に接続された反転回路５ｂ，５ｃは、入力波形の位相を反転した波形に対して所定の位相差を持つ波形を出力端（第１スイッチング素子５１ｂ，５１ｃのドレイン）から出力するように構成されている。
【００５７】
以下、本実施形態に係る駆動回路１の変換回路３の構成について、図７を参照してさらに詳しく説明する。
【００５８】
変換回路３は、１個ずつの一次巻線２１に対して並列に接続された２個のコンデンサ３１と、３個の反転回路５ａ〜５ｃとを備える。各反転回路５ａ〜５ｃはそれぞれ図５の例での反転回路５と同様に、第１スイッチング素子５１ａ〜５１ｃと第２スイッチング素子５２ａ〜５２ｃとを備える。
【００５９】
第１スイッチング素子５１ａ〜５１ｃは、ｎチャネル型の電界効果トランジスタからなり直流電源９の低電位端９２にソースが電気的に接続されている。第２スイッチング素子５２ａ〜５２ｃは、ｐチャネル型の電界効果トランジスタからなり第１スイッチング素子５１ａ〜５１ｃのドレインにドレインが電気的に接続され第１スイッチング素子５１ａ〜５１ｃのゲートにゲートが電気的に接続されている。さらに第２スイッチング素子５２ａ〜５２ｃのソースは、直流電源９の高電位端９１に電気的に接続されている。各反転回路５ａ〜５ｃは、第１スイッチング素子５１ａ〜５１ｃのドレインが出力端となり、第１スイッチング素子５１ａ〜５１ｃのゲートが入力端となる。
【００６０】
１個の反転回路（以下、「第１反転回路」と呼ぶ）５ａの出力端は一次巻線２１の直列回路の一端と他の１個の反転回路（以下、「第２反転回路」と呼ぶ）５ｂの入力端とに電気的に接続されている。また、第２反転回路５ｂの出力端は、残り１個の反転回路（以下、「第３反転回路」と呼ぶ）５ｃの入力端と２個の一次巻線２１の接続点とに電気的に接続されている。さらに、第３反転回路５ｃの出力端は、一次巻線２１の直列回路の他端と第１反転回路５ａの入力端とに電気的に接続されている。
【００６１】
よって、図７の変換回路３の等価回路は図８に示すように表される。図８では、反転回路５ａ〜５ｃの各々をＮＯＴ回路（インバータ）の記号で表している。図８では、各反転回路５ａ〜５ｃの左端が入力端（第１スイッチング素子５１ａ〜５１ｃのゲート）に相当し、右端が出力端（第１スイッチング素子５１ａ〜５１ｃのドレイン）に相当する。
【００６２】
以下、説明の便宜のために、第１反転回路５ａの出力端と等電位の点を点Ａとし、第２反転回路５ｂの出力端と等電位の点を点Ｂとし、第３反転回路５ｃの出力端と等電位の点を点Ｃとして、それぞれ定義する。
【００６３】
ここで、複数の反転回路５ａ〜５ｃのうちＬＣ回路が並列接続されていない第１反転回路５ａは、入力端に入力される入力波形の位相を反転させて出力端から出力する。そのため、例えば第１反転回路５ａの入力端にｓｉｎθの入力波形が入力されると、第１反転回路５ａの出力端にはｓｉｎ（θ＋π）の波形が現れる。
【００６４】
一方、複数の反転回路５ａ〜５ｃのうちＬＣ回路が並列接続された第２反転回路５ｂは、入力端に入力される入力波形の位相を反転させ、さらにＬＣ回路のインピーダンスにより位相角φだけ位相遅れを生じた波形が出力端に現れる。そのため、例えば第２反転回路５ｂの入力端にｓｉｎθの入力波形が入力されると、第２反転回路５ｂの出力端にはｓｉｎ（θ＋φ＋π）の波形が現れることになる。第３反転回路５ｃにおいても、第２反転回路５ｂと同様に、入力波形の位相を反転させ、且つ位相角φだけ位相遅れを生じた波形が出力端に現れる。
【００６５】
そのため、図８のように複数の反転回路５ａ〜５ｃが、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成した回路においては、点Ａ、点Ｂ、点Ｃに現れる波形の関係は次のようになる。なお、図８において点Ａ´は、第１反転回路５ａの出力端と等電位の点であって、点Ａと等電位である。
【００６６】
すなわち、点Ａの波形をｓｉｎθとすると、点Ｂにはｓｉｎ（θ＋φ＋π）、点Ｃにはｓｉｎ（θ＋２φ）、点Ａ´にはｓｉｎ（θ＋２φ＋π）の波形がそれぞれ現れる。ここで、点Ａ＝点Ａ´であるから、ｓｉｎθ＝ｓｉｎ（θ＋２φ＋π）となり、これによりφ＝−π／２（つまり−９０度）となる。したがって、点Ｂには点Ａの波形の位相を反転し且つ９０度の位相遅れを持った波形が現れ、点Ｃには点Ｂの波形の位相を反転し且つ９０度の位相遅れを持った波形が現れることになる。
【００６７】
以下、図７の変換回路３の動作を、図９を用いて説明する。図９の最上段は、直流電源９の低電位端９２の電位を基準（０Ｖ）とした、点Ａの電位Ｖａと、点Ｂの電位Ｖｂと、点Ｃの電位Ｖｃとの時間変化を示している。また、図９の中段は、点Ｂに対する点Ａの電圧（つまり、図７での上側の一次巻線２１の両端電圧）Ｖａｂと、点Ｃに対する点Ｂの電圧（つまり、図７での下側の一次巻線２１の両端電圧）Ｖｂｃとのそれぞれの時間変化を示している。さらに、図９の下段は、各反転回路５ａ〜５ｃの第１スイッチング素子５１ａ〜５１ｃのオンオフ状態の時間変化を示している。
【００６８】
図９の動作では、第１反転回路５ａの第１スイッチング素子５１ａはゲート電圧Ｖｃにより遅延なくオンされている。これに対し、他の反転回路５ｂ，５ｃでは、第１スイッチング素子５１ｂ，５１ｃはゲート電圧Ｖａ，Ｖｂに対してそれぞれ９０度に相当する位相遅れをもってオンされている。この結果、図８の等価回路を用いて説明した上記の原理で、点Ａの電位Ｖａの位相が点Ｂの電位Ｖｂの位相よりも９０度遅れ、さらに、点Ｂの電位Ｖｂの位相が点Ｃの電位Ｖｃの位相よりも９０度遅れている。これにより、一方の一次巻線２１の両端電圧Ｖｂｃの位相と他方の一次巻線２１の両端電圧Ｖａｂの位相との差が９０度となり、整流回路４の出力のリプルが最小化されている。つまり、位相調整回路３２を用いることなく、リプル抑制の効果を最大限発揮するような位相差が自動的に実現されている。
【００６９】
要するに、本実施形態における変換回路３は、実施形態１で説明した対称回路を構成する２個の反転回路５と同様に、他回路（位相調整回路）によって制御されることなく発振しており、いわゆる自励発振を行う。しかも、この変換回路３は、単相ではなく所望の位相差を持つ複相の交流を出力する。
【００７０】
なお、図７の例における点Ａ、点Ｂ、点Ｃ間に形成される２個の一次巻線２１と２個のコンデンサ３１とからなる回路は、図１０のように表記することもできる。さらに、図１０に示す回路は、図１１〜図１５に示す各種の回路に置換可能である。図１４の例では一対の一次巻線２１の接続点と点Ｂ（第２反転回路５ｂの出力端）との間に位相調整用のコンデンサ３３が追加されており、図１５の例は図１４の例の等価回路である。
【００７１】
以上説明した本実施形態の構成によれば、変換回路３は、いわゆる自励発振方式を採用しているので、位相差を調整するための回路（位相調整回路）が不要になり、回路構成の簡略化を図ることができる。つまり、変換回路３は、閉回路を構成する複数の反転回路５ａ〜５ｃの少なくとも一部に、ＬＣ回路を並列接続することで位相遅れを生じさせているため、自動的に位相がずれることとなり、位相差を調整するための回路が不要である。
【００７２】
しかも、複数の反転回路５ａ〜５ｃの各々は、直流電源９の両端間に直列接続された第１スイッチング素子５１ａ〜５１ｃおよび第２スイッチング素子５２ａ〜５２ｃを有している。そのため、比較的簡単な回路構成で反転回路５ａ〜５ｃを実現できる。
【００７３】
また、本実施形態のように、第１スイッチング素子５１ａ〜５１ｃは、ｎチャネル型の電界効果トランジスタからなり、第２スイッチング素子５２ａ〜５２ｃは、ｐチャネル型の電界効果トランジスタからなることが好ましい。これにより、一般に広く普及している半導体スイッチを第１スイッチング素子５１ａ〜５１ｃおよび第２スイッチング素子５２ａ〜５２ｃとして用いることができ、低コスト化を図ることができる。
【００７４】
その他の構成および機能は実施形態１と同様である。
【００７５】
（実施形態３）
本実施形態の駆動回路１は、トランス２が３個以上用いられている点で、実施形態２の駆動回路１と相違する。以下、実施形態２と同様の構成については共通の符号を付して適宜説明を省略する。
【００７６】
図１６の例では、駆動回路１は、トランス２として、第１トランス２と第２トランス２と第３トランス２との３個のトランス２を備えている。変換回路３は、第１巻線（図１６の上段）２３の一端に電気的に接続される第１出力端と、第２巻線（図１６の中段）２３の一端に電気的に接続される第２出力端と、第３巻線（図１６の下段）２３の一端に電気的に接続される第３出力端とを有している。第１巻線２３と第２巻線２３と第３巻線２３とは他端同士が電気的に接続されている。
【００７７】
第１トランス２の一次巻線２１は、第１巻線２３と第２巻線２３との直列回路である。第２トランス２の一次巻線２１は、第２巻線２３と第３巻線２３との直列回路である。第３トランス２の一次巻線２１は、第３巻線２３と第１巻線２３との直列回路である。なお、以下では第１巻線２３と第２巻線２３と第３巻線２３とを区別しない場合には、それぞれを「単位巻線２３」と呼ぶ。
【００７８】
すなわち、トランス２が３個以上の場合、各トランス２の一次巻線２１を２個ずつの単位巻線２３の直列回路で構成し、各単位巻線２３がそれぞれ２個ずつのトランス２で共用されるようにしてもよい。具体的な単位巻線２３の接続形態としては、例えば図１６に示すように各単位巻線２３の一端が他の全ての単位巻線２３の一端に接続された、いわゆるスター結線が考えられる。図１６の例では、トランス２の二次巻線２２も、２個ずつの単位二次巻線２４の直列回路で構成されており、単位二次巻線２４間の接続も単位巻線２３と同様のスター結線とされている。この場合、図６の例と同様に、整流回路４として三相交流用のダイオードブリッジを用いることで、単相交流用のダイオードブリッジを２個用いる場合に比べ、整流回路４に必要なダイオードの個数を少なくすることができる。
【００７９】
また、スター結線は、図１７に示すような、いわゆるデルタ結線と等価であることが知られている。デルタ結線を採用する場合、全てのトランス２の一次巻線２１は、両端をそれぞれ異なるトランス２の一次巻線２１の一端に接続され、つまり一次巻線２１が環状に接続される。
【００８０】
すなわち、図１７の例では、駆動回路１は、トランス２として、第１トランス２と第２トランス２と第３トランス２との３個のトランス２を備えている。この場合、変換回路３は、図１６の例と同様に第１出力端、第２出力端、および第３出力端を有する。第１出力端（図１７の上段）は、第１巻線（図１７の下段）２３の一端および第２巻線（図１７の上段）２３の一端に電気的に接続される。第２出力端（図１７の中段）は、第２巻線２３の他端および第３巻線（図１７の中段）２３の一端に電気的に接続される。第３出力端（図１７の下段）は、第３巻線２３の他端および第１巻線２３の他端に電気的に接続される。第１トランス２の一次巻線２１は、第１巻線２３である。第２トランス２の一次巻線２１は、第２巻線２３である。第３トランス２の一次巻線２１は、第３巻線２３である。
【００８１】
スター結線が採用される場合における変換回路３としては、例えば図１８のような回路が考えられる。
【００８２】
図１８の変換回路３は、実施形態２で説明した変換回路３（図７参照）と同様の構成であって、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくともトランス２と同数有している。図１８の変換回路３は、図７との相違点として、各単位巻線２３にそれぞれ並列に接続されたコンデンサ３４を、コンデンサ３１（図７参照）に代えて備えている。ＬＣ回路（一対の単位巻線２３と一対のコンデンサ３４との並列回路）は、複数（ここでは３つ）の反転回路５ａ〜５ｃのうちのトランス２と同数（ここでは３つ）の反転回路５ａ〜５ｃの各々の入力端と出力端との間に電気的に接続されている。ここでは、図７の例と同様に各反転回路５ａ〜５ｃの出力端と等電位の点およびその電位をそれぞれ点Ａ〜Ｃおよび電位Ｖａ〜Ｖｃと定義する。図１８では、変換回路３の第１出力端は点Ａであり、第２出力端は点Ｂであり、第３出力端は点Ｃである。
【００８３】
よって、図１８の変換回路３の等価回路は図１９に示すように表される。図１９では、図８の例と同様に、反転回路５ａ〜５ｃの各々をＮＯＴ回路（インバータ）の記号で表している。ただし、図１９では、スター結線ではなくデルタ結線を採用した場合（図１７参照）を示している。
【００８４】
図１９の例では、複数の反転回路５ａ〜５ｃは、いずれもＬＣ回路が並列接続されているので、各反転回路５ａ〜５ｃは、入力波形の位相を反転させ、且つ位相角φだけ位相遅れを生じた波形が出力端に現れる。そのため、図１９のように複数の反転回路５ａ〜５ｃが、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成した回路においては、点Ａ、点Ｂ、点Ｃに現れる波形の関係は次のようになる。なお、図１９において点Ａ´は、第１反転回路５ａの出力端と等電位の点であって、点Ａと等電位である。
【００８５】
すなわち、点Ａの波形をｓｉｎθとすると、点Ｂにはｓｉｎ（θ＋φ＋π）、点Ｃにはｓｉｎ（θ＋２φ）、点Ａ´にはｓｉｎ（θ＋３φ＋π）の波形がそれぞれ現れる。ここで、点Ａ＝点Ａ´であるから、ｓｉｎθ＝ｓｉｎ（θ＋３φ＋π）となり、これによりφ＝−π／３（つまり−６０度）となる。したがって、点Ｂには点Ａの波形の位相を反転し且つ６０度の位相遅れを持った波形が現れ、点Ｃには点Ｂの波形の位相を反転し且つ６０度の位相遅れを持った波形が現れ、点Ａには点Ｃの波形の位相を反転し且つ６０度の位相遅れを持った波形が現れる。
【００８６】
以下、図１８の変換回路３の動作を、図２０を用いて説明する。図２０の最上段は、電位Ｖａと電位Ｖｂと電位Ｖｃとの時間変化を示している。また、図２０の中段は、点Ｂに対する点Ａの電圧Ｖａｂと、点Ｃに対する点Ｂの電圧Ｖｂｃと、点Ａに対する点Ｃの電圧Ｖｃａとのそれぞれの時間変化を示している。さらに、図２０の下段は、各反転回路５ａ〜５ｃの第１スイッチング素子５１ａ〜５１ｃのオンオフ状態の時間変化を示している。
【００８７】
図２０の例では、全ての反転回路５ａ〜５ｃで、それぞれ、第１スイッチング素子５１ａ〜５１ｃは、ゲート電圧Ｖａ〜Ｖｃに対して６０度に相当する位相遅れをもってオンされている。この結果、図１９の等価回路を用いて説明した上記の原理で、電位Ｖａの位相が電位Ｖｂの位相よりも１２０度遅れ、電位Ｖｂの位相が電位Ｖｃの位相よりも１２０度遅れ、電位Ｖｃの位相が電位Ｖａの位相よりも１２０度遅れている。つまり、一次巻線２１の両端電圧に相当する電圧Ｖａｂ，Ｖｂｃ，Ｖｃａの相互の位相差は、１８０度をトランス２の個数（３）で除した６０度と１８０度の差１８０−６０＝１２０度となっている。これにより、上記電圧の絶対値｜Ｖａｂ｜，｜Ｖｂｃ｜，｜Ｖｃａ｜のピークの間隔は１８０度をトランス２の個数（３）で除した６０度に相当する。すなわち、整流回路４の出力電圧のピークが等間隔となり、リプル抑制の効果が最大限発揮されている。つまり、位相調整回路３２を用いることなく、リプル抑制の効果を最大限発揮するような位相差が自動的に実現されている。
【００８８】
以上説明した本実施形態の構成によれば、変換回路３は、いわゆる自励発振方式を採用しているので、位相差を調整するための回路（位相調整回路）が不要になり、回路構成の簡略化を図ることができる。しかも、一次巻線２１を構成する単位巻線２３の結線方式として、スター結線、あるいはデルタ結線を採用することで、変換回路３は、トランス２が２個の場合と略同様の回路構成を適用することができる。したがって、駆動回路１は、トランス２を３個用いながらも、変換回路３の回路構成を簡略化することができる。
【００８９】
また、図１８における点Ａ、点Ｂ、点Ｃ間に形成される３個の単位巻線２３と３個のコンデンサ３４とからなる回路は、図２１のように表記することもできる。この回路の等価回路としては、図２２に示す回路が考えられる。さらに、図２３に示すようにデルタ結線された３個の単位巻線２３にそれぞれコンデンサ３４を並列に接続した回路や、図２４に示す回路も、図２１の回路と等価である。
【００９０】
さらにまた、図２５は、各反転回路５ａ〜５ｃの第１スイッチング素子５１ａ〜５１ｃおよび第２スイッチング素子５２ａ〜５２ｃに、ＭＯＳＦＥＴに代えてバイポーラトランジスタを用いた例を示す。
【００９１】
すなわち、図２５の例では、第１スイッチング素子５１ａ〜５１ｃは、ＮＰＮ型のバイポーラトランジスタからなり直流電源９の低電位端９２にエミッタが電気的に接続されている。第２スイッチング素子５２ａ〜５２ｃは、ＰＮＰ型のバイポーラトランジスタからなり第１スイッチング素子５１ａ〜５１ｃのコレクタにコレクタが電気的に接続され第１スイッチング素子５１ａ〜５１ｃのベースにベースが電気的に接続されている。さらに第２スイッチング素子５２ａ〜５２ｃのエミッタは、直流電源９の高電位端９１に電気的に接続されている。各反転回路５ａ〜５ｃは、第１スイッチング素子５１ａ〜５１ｃのコレクタが出力端となり、第１スイッチング素子５１ａ〜５１ｃのベースが入力端となる。
【００９２】
ところで、本発明は、トランス２が４個以上の場合にも適用可能である。トランス２が４個の場合の変換回路３を図２６に示す。
【００９３】
図２６の変換回路３は、４個の一次巻線２１に接続されており、１個ずつの一次巻線２１に並列に接続された４個のコンデンサ３１を備える。また、４個の一次巻線２１は互いに直列に接続されている。
【００９４】
さらに、図２６の変換回路３は、入力端に入力された入力波形の位相を反転させて出力端から出力する反転回路を、少なくともトランス２と同数有している。複数の反転回路５ａ〜５ｅは、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成している。ＬＣ回路（一次巻線２１とコンデンサ３１との並列回路）は、複数（ここでは５つ）の反転回路５ａ〜５ｅのうちのトランス２と同数（ここでは４つ）の反転回路５ｂ，５ｃ，５ｄ，５ｅの各々の入力端と出力端との間に電気的に接続されている。
【００９５】
言い換えれば、図２６の例では、変換回路３は５個の反転回路５ａ〜５ｅを備えている。２個の反転回路５ａ，５ｅは４個の一次巻線２１の直列回路の両端に出力端が接続されている。また、残り３個の反転回路５ｂ〜５ｄは、それぞれ一次巻線２１同士の接続点に出力端が接続されている。ここでは、各反転回路５ａ〜５ｅの出力端と等電位の点およびその電位をそれぞれ点Ａ〜Ｅおよび電位Ｖａ〜Ｖｅと定義する。
【００９６】
よって、図２６の変換回路３の等価回路は図２７に示すように表される。図２７では、図１９の例と同様に、反転回路５ａ〜５ｃの各々をＮＯＴ回路（インバータ）の記号で表している。
【００９７】
図２７の例では、複数の反転回路５ａ〜５ｅのうちＬＣ回路が並列接続されていない第１反転回路５ａは、入力端に入力される入力波形の位相を反転させて出力端から出力する。一方、複数の反転回路５ａ〜５ｅのうちＬＣ回路が並列接続された反転回路５ｂ〜５ｅは、入力端に入力される入力波形の位相を反転させ、さらにＬＣ回路のインピーダンスにより位相角φだけ位相遅れを生じた波形が出力端に現れる。
【００９８】
そのため、図２７のように複数の反転回路５ａ〜５ｅが、各反転回路の出力端が別の反転回路の入力端に電気的に接続されて閉回路を構成した回路においては、点Ａ、点Ｂ、点Ｃ、点Ｄ、点Ｅに現れる波形の関係は次のようになる。なお、図２７において点Ａ´は、第１反転回路５ａの出力端と等電位の点であって、点Ａと等電位である。
【００９９】
すなわち、点Ａの波形をｓｉｎθとすると、点Ｂにはｓｉｎ（θ＋φ＋π）、点Ｃにはｓｉｎ（θ＋２φ）、点Ｄにはｓｉｎ（θ＋３φ＋π）、点Ｅにはｓｉｎ（θ＋４φ）、点Ａ´にはｓｉｎ（θ＋４φ＋π）の波形がそれぞれ現れる。ここで、点Ａ＝点Ａ´であるから、ｓｉｎθ＝ｓｉｎ（θ＋４φ＋π）となり、これによりφ＝−π／４（つまり−４５度）となる。したがって、点Ｂには点Ａの波形の位相を反転し且つ４５度の位相遅れを持った波形が現れ、点Ｃには点Ｂの波形の位相を反転し且つ４５度の位相遅れを持った波形が現れ、点Ｄには点Ｃの波形の位相を反転し且つ４５度の位相遅れを持った波形が現れる。同様に、点Ｅには点Ｄの波形の位相を反転し且つ４５度の位相遅れを持った波形が現れ、点Ａには点Ｅの波形の位相を反転し且つ４５度の位相遅れを持った波形が現れる。
【０１００】
以下、図２６の変換回路３の動作を、図２８を用いて説明する。図２８の最上段は、電位Ｖａと電位Ｖｂと電位Ｖｃと電位Ｖｄと電位Ｖｅとの時間変化を示している。また、図２８の中段は、ＡＢ間電圧Ｖａｂ、ＢＣ間電圧Ｖｂｃ、ＣＤ間電圧Ｖｃｄ、並びに、ＤＥ間電圧Ｖｄｅのそれぞれの時間変化を示している。さらに、図２８の下段は、各反転回路５ａ〜５ｅの第１スイッチング素子５１ａ〜５１ｅのオンオフ状態の時間変化を示している。
【０１０１】
図２８の例において、第１反転回路５ａでは、第１スイッチング素子５１ａはゲート電圧Ｖｅにより遅延なくオンされている。これに対し、他の反転回路５ｂ〜５ｅでは、第１スイッチング素子５１ｂ〜５１ｅはゲート電圧Ｖａ〜Ｖｄに対して４５度に相当する位相遅れをもってオンされている。この結果、図２７の等価回路を用いて説明した上記の原理で、電位Ｖａの位相が電位Ｖｂの位相よりも１３５度遅れ、電位Ｖｂの位相が電位Ｖｃの位相よりも１３５度遅れる。同様に、電位Ｖｃの位相が電位Ｖｄの位相よりも１３５度遅れ、電位Ｖｄの位相が電位Ｖｅの位相よりも１３５度遅れている。つまり、一次巻線２１の両端電圧である電圧Ｖａｂ，Ｖｂｃ，Ｖｃｄ，Ｖｄｅのうち位相が互いに近いもの同士の位相差は、１８０度をトランス２の個数（４）で除した４５度またはそれと１８０度との差１８０−４５＝１３５度となっている。
【０１０２】
具体的には、図２６での一番上の一次巻線２１の両端電圧Ｖａｂについては、図２６での一番下の一次巻線２１の両端電圧Ｖｄｅとの位相差が４５度となり、図２６での上から２番目の一次巻線２１の両端電圧Ｖｂｃとの位相差が１３５度となっている。また、図２６での下から２番目の一次巻線２１の両端電圧Ｖｃｄについては、図２６での一番下の一次巻線２１の両端電圧Ｖｄｅとの位相差が１３５度となり、図２６での上から２番目の一次巻線２１の両端電圧Ｖｂｃとの位相差も１３５度となっている。これにより、上記電圧の絶対値｜Ｖａｂ｜，｜Ｖｂｃ｜，｜Ｖｃｄ｜，｜Ｖｄｅ｜のピークの間隔は１８０度をトランス２の個数（４）で除した４５度に相当する。すなわち、整流回路４の出力電圧のピークが等間隔となり、リプル抑制の効果が最大限発揮されている。つまり、位相調整回路３２を用いることなく、リプル抑制の効果を最大限発揮するような位相差が自動的に実現されている。
【０１０３】
以上説明したように、図７の例や図１８の例や図２６の例では、各反転回路５ａ〜５ｅの入力端がそれぞれトランス２の一次巻線２１の一端であって異なる箇所に接続されていることで、ＬＣ回路による振動電圧で各反転回路５ａ〜５ｅが駆動される。これにより、各反転回路５ａ〜５ｅを駆動する位相調整回路３２のような駆動回路を別途に設ける場合に比べ、変換回路３の部品点数の削減が可能となっている。
【０１０４】
その他の構成および機能は実施形態２と同様である。
【０１０５】
ところで、上記各実施形態における変換回路３に対し、図２９に示すように定電流回路１２を直流電源９との間に直列に接続してもよい。定電流回路１２は周知技術で実現可能であるから詳細な図示並びに説明は省略する。また、定電流回路１２に代えて、図３０に示すように抵抗１３を接続してもよい。定電流回路１２と抵抗１３とのいずれを接続した場合であっても、変換回路３における発振動作を安定させることができる。また、定電流回路１２を用いるよりも抵抗１３を用いたほうが、製造コストの低減が可能であるという利点がある。
【０１０６】
ところで、上記各実施形態に係る駆動回路１は、図３１に示すように、出力コンデンサ１１に電気的に接続され、出力コンデンサ１１の両端電圧に応じて制御信号を出力する制御回路１４をさらに備えていてもよい。これにより、駆動回路１は、半導体スイッチ６を駆動するためのドライバ（駆動装置）を構成する。そして、この駆動回路１は、駆動回路１の出力によって駆動される半導体スイッチ６とともに半導体装置を構成する。半導体スイッチ６は、制御回路１４の出力端間に電気的に接続され、制御信号に応じてオン、オフが切り替わるように構成されている。
【０１０７】
半導体装置は、たとえば半導体リレーとして用いられる。半導体リレーは、メカニカルリレーのような可動接点を持たない無接点リレーであり、たとえばセキュリティ機器、アミューズメント機器、医療機器や蓄電池システム、ヒータ、ＤＣモータの各種の制御など、種々の用途がある。半導体リレーでは、半導体スイッチ６が、メカニカルリレーにおける接点の機能を果たすことになる。
【０１０８】
図３１の例では、半導体スイッチ６はｎチャネル型の電界効果トランジスタ（ＭＯＳＦＥＴ）からなり、ゲートが駆動回路１の高電位側の出力端に接続され、ソースが駆動回路１の低電位側の出力端に接続されている。すなわち、駆動回路１の出力により、半導体スイッチ６のドレインソース間の通電がオンオフされる。
【０１０９】
また、図３１の駆動回路１において、制御回路１４は、ディプレッション型で且つｎチャネル型のＭＯＳＦＥＴからなる放電用スイッチング素子１４１と、放電用スイッチング素子１４１のゲートソース間に電気的に接続された抵抗１４２とを備える。放電用スイッチング素子１４１は、ドレインが半導体スイッチ６のゲートに電気的に接続され、ソースが半導体スイッチ６のゲートに電気的に接続されている。また、放電用スイッチング素子１４１のゲートは、出力コンデンサ１１の低電位側の端子に電気的に接続されている。
【０１１０】
すなわち、抵抗１４２に電流が流れている状態では、放電用スイッチング素子１４１においてゲートソース間電圧が十分に低くなることでドレインソース間がハイインピーダンスになる。すると、出力コンデンサ１１の両端電圧がほぼそのまま半導体スイッチ６のゲートソース間に入力され、これによって半導体スイッチ６がオン駆動される。また、駆動回路１の出力が停止し、抵抗１４２の電流が停止すると、放電用スイッチング素子１４１がオンされる。すると、放電用スイッチング素子１４１のドレインソース間がローインピーダンスになることで、半導体スイッチ６のゲート電荷が放電用スイッチング素子１４１を通じて放電される。すなわち、制御回路１４の放電用スイッチング素子１４１がゲート電荷の放電経路となることで、半導体スイッチ６の速やかなオフ駆動が達成される。
【０１１１】
このように構成される半導体装置は、変換回路３へ直流電力が供給されていないときには、半導体スイッチ６がオフである。一方、変換回路３に直流電力が供給されて変換回路３が発振すると、トランス２の二次巻線２２に発生する誘導起電力により、制御回路１４が半導体スイッチ６をオンする。すなわち、半導体装置は、駆動回路１の駆動に伴い半導体スイッチ６のオン、オフを切り替えて、半導体スイッチ６の両端間の導通、非導通を切り替える。
【０１１２】
なお、図３１の例に限らず、半導体装置を構成する半導体スイッチ６は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）など、ｎチャネル型の電界効果トランジスタ以外のスイッチング素子であってもよい。
【０１１３】
また、上記各実施形態においてトランス２の具体的な形態は特に限定されず、たとえば巻線トランス、空芯トランス、プリント基板上に導体パターンにて形成されたコイルを用いたいわゆる平面トランス、マイクロデバイスなどから適宜選択される。とくに、平面トランスをトランス２として用いれば、半導体装置は、小型化および低コスト化を図ることが可能である。
【０１１４】
なお、部品点数の削減や小型化のためには、入力コンデンサ１０と、変換回路３と、複数個のトランス２と、整流回路４と、出力コンデンサ１１とのうち、一部または全部は、１チップに集積化されることが望ましい。トランス２が集積化される場合、トランス２としてはマイクロデバイスなどの微小な構造が用いられることが好ましい。
【符号の説明】
【０１１５】
１  駆動回路
２  トランス
３  変換回路
４  整流回路
５，５ａ〜５ｅ  反転回路
６  半導体スイッチ
９  直流電源
１１  出力コンデンサ
１４  制御回路
２１  一次巻線
２２  二次巻線
２３  第１巻線、第２巻線、第３巻線
３１  コンデンサ
３４  コンデンサ
５１，５１ａ〜５１ｅ  第１スイッチング素子
５２，５２ａ〜５２ｅ  第２スイッチング素子
【図１】
2015204636.tif 000003
【図２】
2015204636.tif 000004
【図３】
2015204636.tif 000005
【図４】
2015204636.tif 000006
【図５】
2015204636.tif 000007
【図６】
2015204636.tif 000008
【図７】
2015204636.tif 000009
【図８】
2015204636.tif 000010
【図９】
2015204636.tif 000011
【図１０】
2015204636.tif 000012
【図１１】
2015204636.tif 000013
【図１２】
2015204636.tif 000014
【図１３】
2015204636.tif 000015
【図１４】
2015204636.tif 000016
【図１５】
2015204636.tif 000017
【図１６】
2015204636.tif 000018
【図１７】
2015204636.tif 000019
【図１８】
2015204636.tif 000020
【図１９】
2015204636.tif 000021
【図２０】
2015204636.tif 000022
【図２１】
2015204636.tif 000023
【図２２】
2015204636.tif 000024
【図２３】
2015204636.tif 000025
【図２４】
2015204636.tif 000026
【図２５】
2015204636.tif 000027
【図２６】
2015204636.tif 000028
【図２７】
2015204636.tif 000029
【図２８】
2015204636.tif 000030
【図２９】
2015204636.tif 000031
【図３０】
2015204636.tif 000032
【図３１】
2015204636.tif 000033