(57)【要約】【課題】被測定電流を２進数データとして取得しつつ、応答性能が向上された電流センサを提供する。【解決手段】電流センサ８は、複数の１ビットセンサ５ａ〜５ｈと、検出部（演算処理部９）とを備える。１ビットセンサ５ａ〜５ｈは、２値のいずれか一方の値を出力する。検出部（演算処理部９）は、複数の１ビットセンサ５ａ〜５ｈの出力に基づいて被測定電流Ｉを検出する。検出部（演算処理部９）は、複数の１ビットセンサの出力を２進数データとして受けて被測定電流Ｉを検出する。【選択図】図１
2015184120.tif 000002
【特許請求の範囲】
【請求項１】
被測定電流を測定するための電流センサであって、
２値のいずれか一方の値を出力する複数の１ビットセンサと、
前記複数の１ビットセンサの出力に基づいて前記被測定電流を検出する検出部とを備え、
前記１ビットセンサは、
前記被測定電流によって生じる磁界に応じて抵抗値が切替わる磁気抵抗素子と、
前記抵抗値を前記２値のいずれか一方の値に変換する変換部とを含み、
前記検出部は、前記複数の１ビットセンサの出力を２進数データとして受けて前記被測定電流を検出する、電流センサ。
【請求項２】
前記磁気抵抗素子は、
磁化方向が固定された固定層と、
磁化方向が磁場によって変化する自由層と、
前記固定層と前記自由層とを絶縁する絶縁膜とを含む、請求項１に記載の電流センサ。
【請求項３】
前記複数の１ビットセンサは、前記被測定電流から遠ざかる方向に沿って配置される、請求項１または請求項２に記載の電流センサ。
【請求項４】
前記磁気抵抗素子の前記抵抗値を初期化するための電流を供給する電流源をさらに備える、請求項１〜３のいずれか１項に記載の電流センサ。
【請求項５】
前記複数の１ビットセンサは、前記被測定電流から遠ざかる方向に沿って２列に配置され、
前記２列の一方の列に配置される１ビットセンサの磁気抵抗素子は、前記電流源が供給する前記電流に応じて、第１の抵抗値を有するように切替わり、
前記２列の他方の列に配置される１ビットセンサの磁気抵抗素子は、前記電流源が供給する前記電流に応じて、第２の抵抗値を有するように切替わる、請求項４に記載の電流センサ。
【請求項６】
前記検出部は、前記複数の１ビットセンサのうち、前記被測定電流に最も近く配置される１ビットセンサの出力を受けて前記被測定電流の方向を検出する、請求項１〜５のいずれか１項に記載の電流センサ。
【請求項７】
前記被測定電流が前記電流センサによって測定されるときに前記電流源が供給する電流の大きさを調節可能なように前記電流源が構成される、請求項４または５に記載の電流センサ。
【請求項８】
前記複数の１ビットセンサは、前記被測定電流から遠ざかる方向に沿って複数列に配置され、
前記複数列のうち隣り合う列において、一方の列の１ビットセンサと、他方の列の１ビットセンサとは、前記被測定電流から遠ざかる前記方向において互いにずれて配置される、請求項１〜４のいずれか１項に記載の電流センサ。
【請求項９】
被測定電流を測定するための電流センサであって、
２値のいずれか一方の値を出力する複数の１ビットセンサと、
前記複数の１ビットセンサの出力を２進数データとして前記電流センサの外部に出力するための出力コネクタとを備え、
前記１ビットセンサは、
前記被測定電流によって生じる磁界に応じて抵抗値が切替わる磁気抵抗素子と、
前記抵抗値を前記２値のいずれか一方の値に変換する変換部とを含む、電流センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流センサに関し、特に、磁気抵抗素子を利用する電流センサに関する。
【背景技術】
【０００２】
幾つかの電流センサでは、測定対象の電流（被測定電流）に応じた電圧が、アナログ信号として取得される。取得されたアナログ電圧を利用して、被測定電流の大きさなどが測定される。
【０００３】
たとえば、特開２００８−１６４４４９号公報は、取得されたアナログ信号と三角波とを比較して、アナログ信号を、ＰＷＭ（Pulse  Width  Modulation）信号に変換する電流センサを提案する。この電流センサによれば、アナログ信号は、パルス幅情報に変換されてディジタル的に伝送されるため、たとえばノイズの影響が抑制され得る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１６４４４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特開２００８−１６４４４９号公報が提案する技術によれば、三角波を発生させるための三角波発生器、および、アナログ信号と三角波とを比較するための比較器などが必要である。そのため、部品点数が多くなり、たとえばコストが掛かる。
【０００６】
また、三角波との比較によってアナログ信号をＰＷＭ信号に変換するため、その変換処理に、三角波の周期よりも長い時間が必要になる。その結果、電流センサの応答時間を短くすること、すなわち電流センサの応答性を向上させることが困難である。
【０００７】
また、電流センサにおいて演算処理を行ないたい場合、２進数データを扱う必要がある。そのため、アナログ信号またはＰＷＭ信号を、２進数データに変換するための回路などが別途必要になる。そのような変換処理に要する時間によっても、電流センサの応答性が損なわれる。
【０００８】
本発明の目的は、被測定電流を２進数データとして取得しつつ、応答性能が向上された電流センサを提供することである。
【課題を解決するための手段】
【０００９】
本発明は、ある局面において、複数の１ビットセンサと、検出部とを備える電流センサである。１ビットセンサは、２値のいずれか一方の値を出力する。検出部は、複数の１ビットセンサの出力に基づいて被測定電流を検出する。１ビットセンサは、磁気抵抗素子と、変換部とを含む。磁気抵抗素子は、被測定電流によって生じる磁界に応じて抵抗値が切替わる。変換部は、磁気抵抗素子の２通りの抵抗値を２値に変換する。検出部は、複数の１ビットセンサの出力を２進数データとして受けて被測定電流を検出する。
【００１０】
上記構成の電流センサでは、１ビットセンサの磁気抵抗素子の抵抗値が、被測定電流によって切替えられる。複数の１ビットセンサが被測定電流に対して適切に配置されることによって、被測定電流のたとえば大きさに応じて、幾つかの１ビットセンサの磁気抵抗素子がたとえば比較的大きな抵抗値を有するように切替わり、その他の１ビットセンサの磁気抵抗素子がたとえば比較的小さな抵抗値を有するように切替わる。たとえば、比較的大きな抵抗値は、変換部によって２値の一方の値に変換され、比較的小さな抵抗値は、変換部によって２値の他方の値に変換される。その結果、被測定電流に応じて、幾つかの１ビットセンサは一方の値を出力し、その他の１ビットセンサは他方の値を出力する。それらの１ビットセンサの出力が検出部によって２進数データとして扱われることにより、被測定電流が２進数として取得される。すなわち、上記構成の電流センサでは、１ビットセンサによって、被測定電流が直接（ダイレクトに）２進数データに変換されて出力される。
【００１１】
本発明は、他の局面において、検出部に代えて出力端子を備えていてもよい。出力端子は、複数の１ビットセンサの出力を２進数データとして電流センサの外部に出力するために用いられる。出力端子から出力された２進数データは、たとえば被測定電流の大きさを示すデータとして利用できる。
【発明の効果】
【００１２】
本発明によれば、被測定電流を２進数データとして取得しつつ、応答性能が向上された電流センサが提供される。
【図面の簡単な説明】
【００１３】
【図１】電流センサの概要を説明するための第１の図である。
【図２】電流センサの概要を説明するための第２の図である。
【図３】ＴＭＲ素子の概略構成を説明するための図である。
【図４】１ビットセンサの構成および動作を説明するための第１の図である。
【図５】１ビットセンサの構成および動作を説明するための第２の図である。
【図６】実施の形態１に係る電流センサの概略構成を説明するための図である。
【図７】図６における１ビットセンサ１ａ〜１ｈの配置を説明するための図である。
【図８】電流センサ８の測定レディ状態を説明するための図である。
【図９】電流センサ８の測定状態を説明するための図である。
【図１０】実施の形態２に係る電流センサの概略構成を説明するための図である。
【図１１】図１０における１ビットセンサ１ａ〜１ｐの配置を説明するための図である。
【図１２】電流センサ１６の測定レディ状態を説明するための図である。
【図１３】電流センサ１６の測定状態を説明するための第１の図である。
【図１４】電流センサ１６の測定状態を説明するための第２の図である。
【図１５】実施の形態３に係る電流センサの概略構成を説明するための図である。
【図１６】実施の形態４に係る電流センサの概略構成を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１５】
［電流センサの概要］
図１は、電流センサの概要を説明するための第１の図である。電流センサ８Ａは、導電線１０を流れる電流Ｉ（以後、「被測定電流Ｉ」という場合もある）を測定するために使用される。
【００１６】
図１を参照して、電流センサ８Ａは、１ビットセンサ５ａ〜５ｈと、電流源６と、演算処理部９とを含む。
【００１７】
電流センサ８Ａは、たとえばクランプ６０によって、導電線１０に固定される。これにより、被測定電流Ｉと電流センサ８Ａとの位置関係が固定される。位置関係の固定には、クランプ６０以外の手段が用いられてもよい。また、電流センサ８Ａは、たとえばケーブル７０によって、電流センサ８Ａの外部の機器、たとえばオシロスコープなどに接続される。
【００１８】
１ビットセンサ５ａ〜５ｈの各々は、２値（たとえば２通りの電圧値）のいずれか一方の値を出力する。１ビットセンサ５ａ〜５ｈの各々の出力は、出力端子４ａ〜４ｈにそれぞれ出力される。出力端子４ａ〜４ｈは、演算処理部９に接続される。１ビットセンサ５ａ〜５ｈの出力は、演算処理部９に入力される。
【００１９】
電流源６は、たとえば１ビットセンサ５ａ〜５ｈの出力の初期化（後述）などに用いられる。
【００２０】
演算処理部９は、１ビットセンサ５ａ〜５ｈの出力に基づいて被測定電流を検出する。演算処理部９は、１ビットセンサ５a〜５ｈの出力を全体として２進数データとして受ける。演算処理部９は、２進数データに基づいて被測定電流Ｉを検出する。これにより、電流センサ８Ａは、被測定電流Ｉを測定する。
【００２１】
図２は、電流センサの概要を説明するための第２の図である。電流センサ８Ｂも、図１に示す電流センサ８Ａと同様に、被測定電流Ｉを測定するために使用される。
【００２２】
図２に示す電流センサ８Ｂは、図１に示す電流センサ８Ａとは、特に、演算処理部９を含まず、出力コネクタ８０を含む点で異なる。
【００２３】
図２において、出力端子４ａ〜４ｈからの各々の出力は、ビットデータＳａ〜Ｓｈとしてそれぞれ示される。ビットデータＳａ〜Ｓｈの各々は、図示しない配線などを介して、出力コネクタ８０に送信される。出力コネクタ８０は、１ビットセンサ５ａ〜５ｈの出力を全体として２進数データとして、電流センサ８Ｂの外部に出力するために用いられる。出力コネクタ８０から出力される２進数データは、たとえば、外部の機器に送られて、被測定電流Ｉの大きさを示すデータとして利用される。外部の機器は、たとえば、図１に示す演算処理部９と同様の機能を含むように構成される。
【００２４】
１ビットセンサ（図１の１ビットセンサ５ａ〜５ｈなど）は、次に図３〜図５を参照して説明するように、磁気抵抗素子と、変換部とを含んで構成される。
【００２５】
［磁気抵抗素子の例］
一例として、磁気抵抗素子には、トンネル磁気抵抗（ＴＭＲ：Tunneling  Magneto  Resistance）素子が採用される。
【００２６】
図３は、ＴＭＲ素子の概略構成を説明するための図である。図３に示すように、ＴＭＲ素子１は、固定層ＰＬ（Pinned  Layer）と、自由層ＦＬ（Free  Layer)と、絶縁膜ＤＢ（Dielectric  Barrier）とを含む。
【００２７】
自由層ＦＬは、強磁性体によって構成されており、磁化されている。図３に示す矢印は、磁化の方向を概念的に示す。自由層ＦＬの磁化は、外部磁界、たとえば図１に示す被測定電流Ｉによって生じる磁界によって変化する（反転する）。固定層ＰＬは、強磁性体によって構成されており、磁化されている。固定層ＰＬの磁化は、外部磁界によって変化しない（固定される）。絶縁膜ＤＢは、固定層ＰＬと自由層ＦＬとを絶縁する。
【００２８】
ＴＭＲ素子１は、抵抗値を有する。自由層ＦＬの磁化方向が、固定層ＰＬの磁化方向と平行かつ同方向とされると、抵抗値は最小になる。自由層ＦＬの磁化方向が、固定層ＰＬの磁化方向と平行かつ逆方向とされると、抵抗値は最大になる。自由層ＦＬの磁化方向は、ＴＭＲ素子１が置かれる磁場に依存する。たとえば、図１に示す被測定電流Ｉによって生じる磁界に応じて、自由層ＦＬの磁化方向が決定され、ＴＭＲ素子１の抵抗値が切替わる。
【００２９】
以上は磁気抵抗素子にＴＭＲ素子を用いる場合について説明したが、ＴＭＲ素子でなくとも、ＴＭＲ素子と同様の特性を持つ素子であれば、磁気抵抗素子として用いることができる。
【００３０】
［１ビットセンサの構成例］
図４は、１ビットセンサの構成および動作を説明するための図である。１ビットセンサ５は、ＴＭＲ素子１と、抵抗２と、コンパレータ３と、出力端子４とを含む。抵抗２およびコンパレータ３は、ＴＭＲ素子１の抵抗値を２値のいずれか一方の値に変換する変換部を構成する。
【００３１】
ＴＭＲ素子１の一方端（たとえば固定層ＰＬ側）は、グランド（ＧＮＤ）に接続される。ＴＭＲ素子１の他方端（たとえば自由層ＦＬ側）は、ノード１５に接続される。
【００３２】
抵抗２の一方端は、ノード１５に接続される。抵抗２の他方端は、電源端子Ｔに接続される。
【００３３】
コンパレータ３の一方の入力端は、ノード１５に接続される。コンパレータ３の他方の入力端には、基準電位Ｖｒｅｆが与えられる。コンパレータ３の出力端は、出力端子４に接続される。コンパレータ３の出力端と、出力端子４との間には、他の回路（フィルタなど）が設けられてもよい。
【００３４】
電源端子Ｔには電源電圧が与えられる。ノード１５には、ＴＭＲ素子１および抵抗２によって分圧された電圧（ノード電圧）が発生する。ＴＭＲ素子１の抵抗値が小さいと、ノード電圧は小さくなる。ＴＭＲ素子１の抵抗が大きいと、ノード電圧は大きくなる。ノード電圧は、コンパレータ３によって、基準電位Ｖｒｅｆと比較される。たとえば、ノード電圧が基準電位Ｖｒｅf以上の場合、コンパレータ３はロー電圧を出力し、ノード電圧が基準電位Ｖｒｅｆ未満の場合、コンパレータ３はハイ電圧を出力する。あるいは、ノード電圧が基準電位Ｖｒｅf以上の場合、コンパレータ３はハイ電圧を出力し、ノード電圧が基準電位Ｖｒｅｆ未満の場合、コンパレータ３はロー電圧を出力してもよい。ロー電圧は、たとえばグランド（ＧＮＤ）電位あるいはそれに近い電位に設定される。ハイ電圧は、ロー電圧よりも高い電圧とされる。ハイ電圧とロー電圧は、たとえば図１に示す演算処理部９によって区別される程度に異なっていればよい。ハイ電圧とロー電圧は、「０」および「１」のビットデータに対応する。たとえば、ハイ電圧はビットデータ「１」に対応し、ロー電圧はビットデータ「０」に対応する。
【００３５】
図４に示す例では、自由層ＦＬの磁化方向が、固定層ＰＬの磁化方向と平行かつ同方向とされている。そのため、ＴＭＲ素子１の抵抗値は小さく、１ビットセンサは「１」を出力する。
【００３６】
これに対し、図５に示す例では、自由層ＦＬの磁化方向が、固定層ＰＬの磁化方向と平行かつ反対方向とされている。そのため、ＴＭＲ素子の抵抗値は大きく、１ビットセンサは「０」を出力する。
【００３７】
［実施の形態１］
図６は、実施の形態１に係る電流センサの概略構成を説明するための図である。
【００３８】
図６を参照して、電流センサ８は、１ビットセンサ５ａ〜５ｈと、電流源６と、電流線７とを含む。１ビットセンサ５ａ〜５ｈの各々は、ＴＭＲ素子１ａ〜１ｈおよび出力端子４ａ〜４ｈをそれぞれ含む。
【００３９】
導電線１０には、被測定電流Ｉが流れる。１ビットセンサ５ａ〜５ｈは、被測定電流Ｉ（すなわち、導電線１０）から遠ざかる方向に沿って配置される。
【００４０】
電流源６は、初期状態電流を電流線７に供給する。初期状態電流は、ＴＭＲ素子１ａ〜１ｈの抵抗値を初期状態とする（初期化する）。具体的には、初期状態電流によって発生する磁界によって、ＴＭＲ素子１ａ〜１ｈに含まれる自由層の磁化が一定の方向に揃えられる。電流線７は、初期状態電流によって発生する磁界によって、ＴＭＲ素子１ａ〜１ｈが適切に初期化されるように、適宜配置される。
【００４１】
出力端子４ａ〜４ｈは、全体として２進数データ１１を出力する。２進数データ１１は、演算処理部９に入力される。演算処理部９は、２進数データ１１に基づいて、被測定電流Ｉを検出するための種々の演算を行なう。演算処理部９は、ディジタル信号処理が可能な種々の論理回路を含んで構成される。たとえば、演算処理部９は、ＦＰＧＡ（Field  Programmable  Gate  Array）を用いて実現される論理回路を含んで構成されてもよいし、マイコンおよび特定用途向け集積回路（ＡＳＩＣ：Application  Specific  Integrated  Circuit）を含んで構成されてもよい。
【００４２】
なお、図６に示す例では、１ビットセンサの数は８個（５ａ〜５ｈ）であるが、１ビットセンサの数はこれに限定されない。
【００４３】
図７は、図６におけるＴＭＲ素子１ａ〜１ｈの配置（すなわち各１ビットセンサの配置）を説明するための図である。なお、図７では、導電線１０の断面が図面正面となるように図示される。図７に示すように、ＴＭＲ素子１ａ〜１ｈは、この順に、被測定電流Ｉから遠ざかる方向に沿って配置される。
【００４４】
電流センサ８は、被測定電流Ｉを測定するための準備として、「測定レディ状態」とされる。図８は、電流センサ８の測定レディ状態を説明するための図である。測定レディ状態では、被測定電流Ｉは流れていない（Ｉ＝０）。
【００４５】
図８に示すように、電流源６から初期状態電流ＩＩＮＩが電流線７に供給される。初期状態電流ＩＩＮＩの方向は、図中、電流源６内に矢印で示される。初期状態電流ＩＩＮＩが電流線７を流れると、初期状態電流ＩＩＮＩの周囲に磁場が生じる。たとえば、初期状態電流ＩＩＮＩが図中上側の電流線７を流れることによって磁場Ｈ１００が生じ、初期状態電流ＩＩＮＩが図中下側の電流線７を流れることによって、磁場Ｈ１０１が生じる。磁場Ｈ１００と磁場Ｈ１０１とは、大きさが同じで方向が異なる。これらは、たとえば、アンペールの法則によって説明される。
【００４６】
ＴＭＲ素子１ａ〜１ｈの各々は、たとえば電流線７から等しい距離に配置される。また、ＴＭＲ素子１ａ〜１ｈは、図中下側の電流線７よりも図中上側の電流線７の近くに配置される。これにより、各ＴＭＲ素子１ａ〜１ｈは、同じ大きさの磁場Ｈ１００に置かれる。磁場Ｈ１００によって、ＴＭＲ素子１ａ〜１ｈの自由層は、同じ方向に磁化される。
【００４７】
たとえば、ＴＭＲ素子１ａ〜１ｈの自由層は、いずれも固定層の磁化方向と平行かつ同方向に磁化される。その場合、ＴＭＲ素子１ａ〜１ｈは、いずれも同じ抵抗値（最小の抵抗値）を有するように切替わる。これにより、１ビットセンサ５ａ〜５ｈの出力は、いずれも「１」となる。その結果、２進数データ１１は「１１１１１１１１」となる。２進数データ「１１１１１１１１」は、演算処理部９によって、被測定電流Ｉ＝０（Ａ）として検出される。
【００４８】
すなわち、「測定レディ状態」は、初期状態電流ＩＩＮＩによって、各ＴＭＲ素子１ａ〜１ｈの抵抗値、および各１ビットセンサ５ａ〜５ｈの出力が初期化された状態とも言える。測定レディ状態とされた後、電流センサ８は、「測定状態」とされて、被測定電流Ｉを測定する。
【００４９】
図９は、電流センサ８の測定状態を説明するための図である。測定状態において、導電線１０には被測定電流Ｉが流れている（Ｉ≠０）。電流線７には、初期状態電流ＩＩＮＩが流れている。
【００５０】
図９に示すように、導電線１０に被測定電流Ｉが流れると、被測定電流Ｉの周囲に、磁場Ｈが生じる。説明の便宜上、各位置での磁場Ｈを、たとえば磁場Ｈ１１０〜磁場Ｈ１１４として図示する。磁場Ｈは、被測定電流Ｉから遠ざかるほど弱くなる。磁場Ｈ１１０〜Ｈ１１４の強さを比較すると、磁場Ｈ１１０が最も強く、磁場Ｈ１１４が最も弱い。
【００５１】
一方、初期状態電流ＩＩＮＩの周囲には磁場Ｈ１００および磁場Ｈ１０１が生じる。たとえば、磁場Ｈ１００は、各ＴＭＲ素子１ａ〜１ｈにおいて、磁場Ｈを打消すように生じる。適切な大きさや方向の初期状態電流ＩＩＮＩが電流線７に供給されることで、あるいは、電流線７が適切に配置されることで、磁場Ｈ１００は、磁場Ｈを打ち消すように生じ得る。
【００５２】
磁場Ｈ（磁場Ｈ１１０〜磁場Ｈ１１４など）と、磁場Ｈ１００との強弱関係によって、ＴＭＲ素子１ａ〜１ｈの抵抗値、すなわち１ビットセンサ５ａ〜５ｈの出力が変化し得る。たとえば、磁場Ｈが磁場Ｈ１００よりも大きい場合、１ビットセンサ５ａ〜５ｈの幾つか（あるいは全部）は、磁場Ｈの影響を強く受けて、自由層ＦＬの磁化方向が磁場Ｈに沿った方向に変化（反転）し、出力が「１」から、「０」に変化する。図９に示す例では、１ビットセンサ５ａ〜５ｅの自由層ＦＬの磁化方向が磁場Ｈに沿った方向に反転する。そのため、１ビットセンサ５ａ〜５ｅの出力が「０」とされ、出力端子４ａ〜４ｅから出力される。一方、１ビットセンサ５ｆ〜５ｈの自由層ＦＬの磁化方向は反転しない。そのため、１ビットセンサ５ｆ〜５ｈの出力は「１」のままであり、出力端子４ｆ〜４ｈから出力される。すなわち、２進数データ１１は、「０００００１１１」となる。
【００５３】
演算処理部９は、２進数データ１１を受けて、所定の演算処理を実行する。所定の演算処理は、２進数データ１１に基づいて被測定電流Ｉの大きさを算出するための処理などを含む。これにより、電流センサ８は、被測定電流Ｉを測定できる。
【００５４】
被測定電流Ｉの大きさによって、２進数データ１１は異なる値を示す。もし、被測定電流Ｉが小さくなると、たとえば、１ビットセンサ５ａ〜５ｄの出力が「０」とされ、１ビットセンサ５ｅ〜５ｈの出力が「１」とされ得る。その結果、２進数データ１１は「００００１１１１」となる。逆に、被測定電流Ｉが大きくなると、たとえば、１ビットセンサ５ａ〜５ｆの出力が「０」とされ、１ビットセンサ５ｇ〜５ｈの出力が「１」とされ得る。その結果、２進数データ１１は「００００００１１」となる。
【００５５】
実施の形態１によれば、電流センサでは、アナログ／ディジタル変換処理を行なうことなく、被測定電流の大きさが直接（ダイレクトに）２進数データとして取得される。そのため、電流センサの応答時間が短くなり、電流センサの応答性能が向上する。
【００５６】
［実施の形態２］
次に実施の形態２として、電流センサが、被測定電流Ｉの大きさに加えて、被測定電流Ｉの方向をさらに検出する構成について説明する。
【００５７】
図１０は、実施の形態２に係る電流センサの概略構成を説明するための図である。
図１０を参照して、電流センサ１６は、１ビットセンサ５ａ〜５ｐと、電流源６と、電流線７と、論理回路１２０ａ〜１２０ｈと、出力端子１２１ａ〜１２１ｈとを含む。１ビットセンサ５ａ〜５ｐの各々は、出力端子４ａ〜４ｐをそれぞれ含む。
【００５８】
１ビットセンサ５ａ〜５ｐは、被測定電流Ｉから遠ざかる方向に沿って２列に配置される。図１０に示す例では、２列の一方の列には、１ビットセンサ５ａ〜５ｈが配置される。２列の他方の列には、１ビットセンサ５ｉ〜５ｐが配置される。
【００５９】
１ビットセンサ５ａ〜５ｐの出力は、出力端子４ａ〜４ｐを介して、論理回路１２０ａ〜１２０ｈに入力される。具体的には、１ビットセンサ５ａおよび５ｉの出力は、論理回路１２０ａに入力される。１ビットセンサ５ｂおよび５ｊの出力は、論理回路１２０ｂに入力される。１ビットセンサ５ｃおよび５ｋの出力は、論理回路１２０ｃに入力される。１ビットセンサ５ｄおよび５ｌの出力は、論理回路１２０ｄに入力される。１ビットセンサ５ｅおよび５ｍの出力は、論理回路１２０ｅに入力される。１ビットセンサ５ｆおよび５ｎの出力は、論理回路１２０ｆに入力される。１ビットセンサ５ｇおよび５ｏの出力は、論理回路１２０ｇに入力される。１ビットセンサ５ｈおよび５ｐの出力は、論理回路１２０ｈに入力される。
【００６０】
論理回路１２０ａ〜１２０ｈは、入力された二つの信号の排他的論理和（ＸＯＲ：eXclusive  OR）を出力する。論理回路１２０ａ〜１２０ｈの出力は、出力端子１２１ａ〜１２１ｈに出力される。
【００６１】
出力端子１２１ａ〜１２１ｈは、全体として２進数データ１３を出力する。２進数データ１３は、演算処理部９Ａに入力される。演算処理部９Ａは、２進数データ１３に基づいて、被測定電流Ｉを検出するための種々の演算を行なう。先に図６を参照して説明した演算処理部９と同様に、演算処理部９Ａは、ディジタル信号回路が可能な種々の論理回路を含んで構成される。
【００６２】
１ビットセンサ５ｉの出力は、出力端子４ｉ´にも出力される。１ビットセンサ５ｉは、被測定電流Ｉに最も近く配置される１ビットセンサである。１ビットセンサ５ｉの出力は、ビットデータ１２として、演算処理部９Ａに入力される。
【００６３】
なお、１ビットセンサ５ｉでなく、１ビットセンサ５ａが、被測定電流Ｉに最も近く配置される場合は、１ビットセンサ５ｉの出力ではなく、１ビットセンサ５ａの出力が、ビットデータ１２として、演算処理部９Ａに入力されるようにするとよい。１ビットセンサ５ａおよび１ビットセンサ５ｉのいずれもが、被測定電流Ｉに最も近く配置される場合は、いずれか一方の１ビットセンサの出力が、ビットデータ１２として、演算処理部９Ａに入力されるようにするとよい。ビットデータ１２は、後に説明するように、被測定電流Ｉの方向を検出するために利用される。
【００６４】
なお、図１０に示す例では、１ビットセンサの数は１６個（５ａ〜５ｐ）であるが、１ビットセンサの数はこれに限定されない。
【００６５】
図１１は、図１０におけるＴＭＲ素子１ａ〜１ｐの配置（すなわち各１ビットセンサの配置）を説明するための図である。図１１では、導電線１０の断面が図面正面となるように図示される。
【００６６】
図１１に示すように、ＴＭＲ素子１ａ〜１ｐは、被測定電流Ｉから遠ざかる方向に沿って２列に配置される。また、２列の一方の列に、ＴＭＲ素子１ａ〜１ｈがこの順に配置され、２列の他方の列には、ＴＭＲ素子１ｉ〜１ｐがこの順に配置される。また、ＴＭＲ素子１ａおよび１ｉは、対向して配置されている。ＴＭＲ素子１ｂおよび１ｊ、１ｃおよび１ｋ、１ｄおよび１ｌ、１ｅおよび１ｍ、１ｆおよび１ｎ、１ｇおよび１ｏ、１ｈおよび１ｐについても同様である。
【００６７】
ＴＭＲ素子１ａおよび／またはＴＭＲ素子１ｉは、被測定電流Ｉに最も近く配置される。
【００６８】
図１２は、電流センサ１６の測定レディ状態を説明するための図である。図１２に示すように、初期状態電流ＩＩＮＩによって、磁場Ｈ１００および磁場Ｈ１０１が生じる。磁場Ｈ１００と磁場Ｈ１０１とはたとえば大きさが同じで方向が異なる。
【００６９】
電流線７が適切に配置されることで、たとえば、磁場Ｈ１００によって、ＴＭＲ素子１ａ〜１ｈは、いずれも第１の抵抗値（たとえば最小の抵抗値）を有するように切替わる。磁場Ｈ１０１によって、ＴＭＲ素子１ｉ〜１ｐは、いずれも第２の抵抗値（たとえば最大の抵抗値）を有するように切替わる。これにより、ビットセンサ５ａ〜５ｈの出力は「１」とされる。ビットセンサ５ｉ〜５ｐの出力は「０」とされる。そのため、論理回路１２０ａ〜１２０ｈの各々には、「１」および「０」が入力される。その結果、論理回路１２０ａ〜１２０ｈは、いずれも「１」を出力する。
【００７０】
すなわち、測定レディ状態では、２進数データ１３は「１１１１１１１１」となる。２進数データ「１１１１１１１１」は、演算処理部９Ａによって、被測定電流Ｉ＝０（Ａ）として検出される。また、測定レディ状態では、ビットデータ１２は、「０」である。演算処理部９Ａは、ビット「０」を受ける。
【００７１】
図１３は、電流センサ１６の測定状態を説明するための図である。図中「Ｄ１」および「Ｄ２」は、被測定電流Ｉの方向を示す。図１３に示す例では、被測定電流ＩはＤ２の方向に流れる。
【００７２】
図１３に示すように、被測定電流Ｉが流れると、被測定電流Ｉの周囲に磁場Ｈが生じる。説明の便宜上、各位置での磁場Ｈを、Ｈ１４０〜Ｈ１４４として図示する。磁場Ｈは、被測定電流Ｉから遠ざかるほど弱くなる。Ｈ１４０〜Ｈ１４４の強さを比較すると、Ｈ１４０が最も強く、Ｈ１４４が最も弱い。
【００７３】
一方、初期状態電流ＩＩＮＩを流すことにより、電流線７の周囲には磁場Ｈ１００および磁場Ｈ１０１が生じる。
【００７４】
磁場Ｈ（磁場Ｈ１４０など）と、磁場１００との強弱関係によって、たとえば、ＴＭＲ素子１ａ〜１ｈの抵抗値、すなわち１ビットセンサ５ａ〜５ｈの出力が変化し得る。たとえば、磁場Ｈが磁場Ｈ１００よりも大きい場合、１ビットセンサ５ａ〜５ｈの幾つか（あるいは全部）は、磁場Ｈの影響を強く受けて、出力が測定レディ状態の「１」から「０」に変化する。図１３に示す例では、１ビットセンサ５ａ〜５ｄの出力が「０」とされる。一方、１ビットセンサ５ｅ〜５ｈの出力は「１」とされる。１ビットセンサ５ｉ〜５ｐの出力は「０」とされる。その結果、２進数データ１３は、「００００１１１１」となる。演算処理部９Ａは、２進数データ１３を受けて、被測定電流Ｉの大きさを検出する。これにより、電流センサ１６は、被測定電流Ｉを測定する。
【００７５】
また、１ビットセンサ５ｉの出力「０」は、出力端子４ｉに出力される。その結果、ビットデータ１２は、「０」となる。
【００７６】
ビットデータ１２が「０」であるので、演算処理部９Ａは、被測定電流Ｉの方向がＤ２であると判定する。これにより、被測定電流Ｉの方向が検出される。なお、もし、ビットデータ１２が「１」であれば、演算処理部９Ａは、被測定電流の方向がＤ１であると判定する。
【００７７】
図１４は、電流センサ１６の測定状態を説明するための第２の図である。図１４に示す例では、被測定電流Ｉの方向はＤ１である。
【００７８】
図１４に示すように、被測定電流Ｉが流れると、被測定電流Ｉの周囲に、磁場Ｈが生じる。説明の便宜上、各位置での磁場Ｈを、たとえば磁場Ｈ１３０〜磁場Ｈ１３４として図示する。磁場Ｈは、被測定電流Ｉから遠ざかるほど小さくなる。磁場Ｈ１３０〜磁場Ｈ１３４の大きさを比較すると、磁場Ｈ１３０が最も大きく、磁場Ｈ１３４が最も小さい。
【００７９】
磁場Ｈ（磁場Ｈ１３０など）と、磁場Ｈ１０１との大小関係によって、ＴＭＲ素子１ｉ〜１ｐの抵抗値、すなわち１ビットセンサ５ｉ〜５ｐの出力が変化し得る。たとえば、磁場Ｈが磁場Ｈ１０１よりも大きい場合、１ビットセンサ５ｉ〜５ｐの幾つか（あるいは全部）は、磁場Ｈの影響を強く受けて、出力が測定レディ状態の「０」から、「１」に変化する。図１４に示す例では、１ビットセンサ５ｉ〜５ｍの出力が「１」とされる。一方、１ビットセンサ５ｎ〜５ｐの出力は「０」とされる。１ビットセンサ５ａ〜５ｈの出力は「１」とされる。その結果、２進数データ１３は、「０００００１１１」となる。演算処理部９Ａは、２進数データ１３を受けて、被測定電流Ｉの大きさを検出する。これにより、電流センサ１６は、被測定電流Ｉを測定する。
【００８０】
また、１ビットセンサ５ｉの出力「１」は、出力端子４ｉに出力される。その結果、ビットデータ１２は、「１」となる。ビットデータ１２が「１」であるので、演算処理部９Ａは、被測定電流Ｉの方向がＤ１であると判定する。これにより、被測定電流Ｉの方向が検出される。
【００８１】
このように、１ビットセンサを２列に配置する構成とすることで、電流センサは、被測定電流の大きさだけでなく、被測定電流の方向も測定することができる。
【００８２】
［実施の形態３］
以上説明した実施の形態１および実施の形態２においては、電流センサが測定可能な被測定電流の大きさの上限および下限（測定レンジ）は一定である。実施の形態３では、測定レンジを可変とすることのできる構成について説明する。
【００８３】
上述の図９で示されるように、電流センサ８の測定レンジは、以下のように制限される。すなわち、電流センサ８の場合、磁場Ｈと、磁場Ｈ１００とが合成された磁場（「合成磁場」と称する）によって、ＴＭＲ素子１ａ〜１ｈの磁化方向、すなわち１ビットセンサ５ａ〜５ｈの出力が決定される。磁場Ｈ１００が磁場Ｈを打消すように生じる場合、合成磁場の大きさは、単純にはたとえば合成磁場＝磁場Ｈ−磁場Ｈ１００として表される。磁場Ｈの大きさは被測定電流Ｉの大きさに比例するので、合成磁場の大きさも、被測定電流Ｉの大きさに比例する。
【００８４】
測定レディ状態において１ビットセンサ５ａ〜５ｈの出力はいずれも「１」とされるが、測定状態においては、合成磁場の影響によって１ビットセンサ５ａ〜５ｈの一部の出力が「０」となる。これにより、被測定電流Ｉの大きさが測定される。
【００８５】
被測定電流Ｉが大きくなり、合成磁場が大きくなると、１ビットセンサ５ａ〜５ｈの全ての出力が「０」となり飽和する。このときの被測定電流Ｉの大きさが、電流センサ８が測定可能な上限の電流値（上限値）となり、それより大きな電流については測定できない。
【００８６】
ここで、上限値は、合成磁場の大きさに依存する。合成磁場の大きさは、磁場Ｈ１００の大きさに依存する。そして、磁場Ｈ１００の大きさは、初期状態電流ＩＩＮＩに依存する。したがって、初期状態電流ＩＩＮＩの大きさを変えることによって上限値を調節することができる。たとえば、初期状態電流ＩＩＮＩを大きくすると、磁場Ｈ１００も大きくなる。そのため、合成磁場（磁場Ｈ−磁場Ｈ１００）は小さくなる。したがって、電流センサ８は、より大きな被測定電流Ｉの電流値を測定できる。
【００８７】
被測定電流Ｉが小さくなり、合成磁場が小さくなると、１ビットセンサ５ａ〜５ｈの全ての出力は「１」となる。このときの被測定電の大きさが、電流センサ８が測定可能な下限の電流値（下限値）となり、それより小さな電流については測定できない。
【００８８】
ここで、下限値も、上限値と同様に、合成磁場の大きさに依存する。すなわち、初期状態電流ＩＩＮＩの大きさを変えることによって下限値も調節することができる。たとえば、初期状態電流ＩＩＮＩを小さくすると、磁場Ｈ１００も小さくなる。そのため、合成磁場（磁場Ｈ−磁場Ｈ１００）は大きくなる。したがって、電流センサ８は、より小さな被測定電流Ｉの電流値を測定できる。
【００８９】
図１５は、実施の形態３に係る電流センサの概略構成を説明するための図である。図１５を参照して、電流センサ１７は、１ビットセンサ５ａ〜５ｈと、電流源６Ａと、電流線７と、端子２５，２６と、セレクタ２７，２８とを含む。ＴＭＲ素子１ａ〜１ｈおよび出力端子４ａ〜４ｈの各々は、１ビットセンサ５ａ〜５ｈにそれぞれ含まれる。
【００９０】
図１５では、導電線２０の断面が図面正面となるように示される。導電線２０には、被測定電流Ｉ（図示しない）が流れる。なお、被測定電流Ｉが流れる導電線の断面形状は限定されない。たとえば、この図１５に示す例では、導電線２０の断面は略四角形であり、上述の図７などに示す例では、導電線１０の断面は略円形である。
【００９１】
電流源６Ａは、ローレンジ用電流源（Ｌ電流源）２１と、ミドルレンジ用電流源（Ｍ電流源）２２と、ハイレンジ用電流源（Ｈ電流源）２３と、セレクタ２７と、セレクタ２８とを含む。
【００９２】
Ｌ電流源２１は、セレクタ２７，２８を介して、電流線７に測定レンジ調節電流ＩＬを供給する。Ｍ電流源２２は、セレクタ２７，２８を介して、電流線７に測定レンジ調節電流ＩＭを供給する。Ｈ電流源２３は、セレクタ２７，２８を介して、電流線７に測定レンジ調節電流ＩＨを供給する。
【００９３】
測定レンジ調節電流ＩＬ，ＩＭおよびＩＨは、実施の形態１および実施の形態２における、初期状態電流ＩＮＩと同様の役割を果たす。すなわち、測定レンジ調節電流ＩＬ，ＩＭおよびＩＨによって、ＴＭＲ素子１ａ〜１ｈの抵抗値が初期化される。また、測定レンジ調節電流ＩＬ，ＩＭおよびＩＨによって、被測定電流によって生じる磁場を打ち消すように磁場が生じる。
【００９４】
測定レンジ調節電流ＩＬ，ＩＭおよびＩＨの大きさを比較すると、ＩＬが最も小さく、ＩＨが最も大きい。
【００９５】
図１５に示す例では、セレクタ２７は、Ｌ電流源２１，Ｍ電流源２２およびＨ電流源２３の高電位側（＋側）の端子と、電流線７との接続を切替える。セレクタ２８は、Ｌ電流源２１，Ｍ電流源２２およびＨ電流源２３の低電位側（−側）の端子と、電流線７との接続を切替える。具体的に、Ｌ電流源２１の高電位側の端子がセレクタ２７によって電流線７に接続されるときには、Ｌ電流源２１の低電位側の端子はセレクタ２８によって電流線７に接続される。Ｍ電流源２２の高電位側の端子がセレクタ２７によって電流線７に接続されるときには、Ｍ電流源２２の低電位側の端子はセレクタ２８によって電流線７に接続される。Ｈ電流源２３の高電位側の端子がセレクタ２７によって電流線７に接続されるときには、Ｈ電流源２３の低電位側の端子はセレクタ２８によって電流線７に接続される。
【００９６】
セレクタ２７，２８によって、電流線７には、Ｌ電流源２１，Ｍ電流源２２およびＨ電流源２３から、測定レンジ調節電流ＩＬ，ＩＭ，ＩＨが選択的に供給される。これにより、被測定電流Ｉが電流センサ１７によって測定されるときに、電流源６Ａが電流線７に供給する電流の大きさを調節可能なように電流源６Ａが構成される。電流の大きさが調節されることで、電流センサ１７の測定レンジが調節される。
【００９７】
たとえば、電流センサ１７が測定状態のとき、電流線７に測定レンジ調節電流ＩＬが供給されて、被測定電流Ｉの大きさが測定されるとする。そのとき、１ビットセンサ５ａ〜５ｈの幾つかの出力が「０」とされ、残りの出力が「１」とされれば、被測定電流Ｉの大きさが適切に検出される。
【００９８】
一方、電流線７に測定レンジ調節電流ＩＬが供給されているときに、１ビットセンサ５ａ〜５ｈの出力がすべて「０」となって飽和する場合は、被測定電流Ｉの大きさは適切に検出されない。この場合、Ｍ電流源２２に切替えることにより、電流線７には、測定レンジ調節電流ＩＭが供給される。
【００９９】
電流線７に測定レンジ調節電流ＩＭが供給されて、被測定電流Ｉの大きさが測定されるとき、１ビットセンサ５ａ〜５ｈの幾つかの出力が「０」とされ、残りの出力が「１」とされれば、被測定電流Ｉの大きさが適切に検出される。
【０１００】
一方、電流線７に測定レンジ調節電流ＩＭが供給されているときに、１ビットセンサ５ａ〜５ｈの出力がすべて「０」となって飽和する場合は、被測定電流Ｉの大きさは適切に検出されない。そこで、次に、Ｈ電流源２３に切替えることにより、電流線７には、測定レンジ調節電流ＩＨが供給される。
【０１０１】
電流線７に測定レンジ調節電流ＩＨが供給されて、被測定電流Ｉの大きさが測定されるとき、１ビットセンサ５ａ〜５ｈの幾つかの出力が「０」とされ、残りの出力が「１」とされれば、被測定電流Ｉの大きさが適切に検出される。
【０１０２】
このように、電流センサ１７では、電流線７に供給線される電流の大きさを調節することによって、測定レンジを調節することができる。測定レンジの調節は、ユーザ操作によって行われてもよいし、電流センサ１７が自動で行ってもよい。
【０１０３】
電流センサ１７は、外部電流源２４とともに使用されてもよい。外部電流源２４は、端子２５，２６と接続されて使用される。外部電流源２４の高電位側（＋側）の端子は、端子２５およびセレクタ２７を介して、電流線７に接続される。外部電流源２４の低電位側（−側）の端子は、端子２６およびセレクタ２８を介して、電流線７に接続される。すなわち、外部電流源２４から電流線７に電流が供給されて、電流センサ１７の測定レンジが調節される。ユーザは、所望の大きさの電流を供給可能な電流源を、外部電流源２４に用いることができる。
【０１０４】
なお、セレクタ２７およびセレクタ２８に代えて、別のセレクタが採用されてもよい。たとえば、別のセレクタは、先に説明したセレクタ２７およびセレクタ２８の機能に加え、測定レンジ調節電流ＩＬ，ＩＭ，ＩＨおよび外部電流源２４から電流線７に供給される電流の方向が切替えられるように構成されてもよい。これにより、測定レンジの調節の自由度が増す。
【０１０５】
実施の形態３に係る電流センサは、実施の形態２に係る電流センサの構成と組み合わされて用いられてもよい。こうすることで、電流センサは、被測定電流の大きさおよび方向を測定するとともに、測定レンジを調節することができる。
【０１０６】
［実施の形態４］
磁場Ｈの強さは被測定電流からの距離に依存するため、電流センサの分解能は、１ビットセンサ（ＴＭＲ素子）が配置される間隔によって定まる（制限される）。分解能が制限されると、測定精度も制限される。測定精度を向上するためには、被測定電流Ｉから離れる方向に、１ビットセンサを密に配置することが必要となる。
【０１０７】
図９に示す構成の電流センサ８では、１列に配置される各１ビットセンサ５ａ〜５ｈの間隔によって、測定精度が制限される。具体的には、ＴＭＲ素子１ａ〜１ｈの配置間隔によって、測定精度が制限される。そして、各１ビットセンサの大きさによって、１列に配置可能な数が制限される。
【０１０８】
そこで、実施の形態４においては、複数列に配置された１ビットセンサが互いにずれて配置されることによって、ＴＭＲ素子の配置間隔による制限が解消され、電流センサの測定精度を向上する構成について説明する。
【０１０９】
図１６は、実施の形態４に係る電流センサの概略構成を説明するための図である。図１６を参照して、電流センサ１８は、１ビットセンサ５ａ〜５ｈ，５１ａ〜５１ｈ，５２ａ〜５２ｈと、電流源６と、電流線７Ａとを含む。ＴＭＲ素子１ａ〜１ｈ，１１ａ〜１１ｈ，１２ａ〜１２ｈおよび出力端子４ａ〜４ｈ，４１ａ〜４１ｈ，４２ａ〜４２ｈの各々は、１ビットセンサ５ａ〜５ｈ，５１ａ〜５１ｈ，５２ａ〜５２ｈにそれぞれ含まれる。
【０１１０】
電流センサ１８では、各１ビットセンサは、被測定電流Ｉから遠ざかる方向に沿って複数列に配置される。図１６に示す例では、複数の列は、１ビットセンサ５ａ〜５ｈが配置される第１の列と、１ビットセンサ５１ａ〜５１ｈが配置される第２の列と、１ビットセンサ５２ａ〜５２ｈが配置される第３の列とを含んで構成される。各列において、各１ビットセンサは、所定の配置間隔をあけて配置される。各１ビットセンサが磁場Ｈ１００に置かれるように、電流線７Ａが配置される。
【０１１１】
第２の列に配置される１ビットセンサ５１ａ〜５１ｈは、第１の列に配置される１ビットセンサ５ａ〜５ｈから、配置間隔の３分の１の間隔だけ被測定電流Ｉから遠ざかる方向にずれて配置される。
【０１１２】
第３の列に配置される１ビットセンサ５２ａ〜５２ｈは、第２の列に配置される１ビットセンサ５１ａ〜５１ｈから、配置間隔の３分の１の間隔だけ被測定電流Ｉから遠ざかる方向にずれて配置される。
【０１１３】
すなわち、電流センサ１８では、１ビットセンサが配置される複数の列のうち、隣り合う列において、一方の列の１ビットセンサと、他方の列の１ビットセンサとは、被測定電流Ｉから遠ざかる方向において互いにずれて配置される。
【０１１４】
このように１ビットセンサ５ａ〜５ｈ，５１ａ〜５１ｈ，５２ａ〜５２ｈが配置されることで、被測定電流Ｉから遠ざかる方向に沿って、配置間隔の３分の１の間隔で、各１ビットセンサ（すなわち各ＴＭＲ素子）が配置される。
【０１１５】
たとえば、測定状態において、１ビットセンサ５ｂの出力が「０」となり、１ビットセンサ５ｃの出力が「１」となった場合を考える。そのとき、一例として、各１ビットセンサの出力は、以下の表１のようになる。
【０１１６】
【表１】
2015184120.tif 000003
【０１１７】
各１ビットセンサの出力は、出力端子４ａ〜４ｈ，４１ａ〜４１ｈ，４２ａ〜４２ｈを介して、２進数データ１４として演算処理部９Ｂに入力される。演算処理部９Ｂは、２進数データ１４を受けて、、被測定電流Ｉを検出するための種々の演算を行なう。先に図６を参照して説明した演算処理部９と同様に、演算処理部９Ｂは、ディジタル信号回路が可能な種々の論理回路を含んで構成される。
【０１１８】
もし、１ビットセンサ５１ａ〜５１ｈおよび５２ａ〜５２ｈがなく、５ａ〜５ｈのみの場合、２進数データ１４は「００１１１１１１」となる。つまり、電流センサ１８の測定精度は、２進数で８桁となる。これに対し、１ビットセンサ５１ａ〜５１ｈおよび５２ａ〜５２ｈがあることで、２進数データ１４は「０００００１１１１１１１１１１１１１１１１１１１」とされる。つまり、電流センサ１８の測定精度は、２進数で２４桁となる。すなわち、５１ａ〜５１ｈおよび５２ａ〜５２ｈがあることで、５１ａ〜５１ｈおよび５２ａ〜５２ｈがないときよりも、分解能が３倍に向上する。
【０１１９】
このように、実施の形態４によれば、複数列に配置された１ビットセンサが互いにずれて配置されることによって、電流センサの測定精度（分解能）が向上する。なお、図１６において、各１ビットセンサがＮ列（Ｎは２以上の自然数）に配置される場合、配置間隔のＮ分の１の間隔で、各１ビットセンサが配置されるようにするとよい。
【０１２０】
実施の形態４に係る電流センサは、実施の形態２および実施の形態３に係る電流センサの構成と組み合わされて用いられてもよい。こうすることで、電流センサは、被測定電流の大きさおよび方向を測定するとともに、測定レンジを調節することができ、さらに高い測定精度を実現することができる。
【０１２１】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１２２】
１，１ａ〜１ｈ，１１ａ〜１１ｈ，１２ａ〜１２ｈ  ＴＭＲ素子、５，５ａ〜５ｈ，５１ａ〜５１ｈ，５２ａ〜５２ｈ  ビットセンサ、２  抵抗、３  コンパレータ、４，４ａ〜４ｐ，１２１ａ〜１２１ｈ  出力端子、６，６Ａ  電流源、２１  Ｌ電流源、２２  Ｍ電流源、２３  Ｌ電流源、７，７Ａ  電流線、８，８Ａ，８Ｂ，１６，１７，１８  電流センサ、９，９Ａ  演算処理部、１０，２０  導電線、１１，１３，１４  ２進数データ、１２  ビットデータ、１５  ノード、２４  外部電流源、２５，２６  端子、２７，２８  セレクタ、６０  クランプ、７０  ケーブル、８０  出力コネクタ、Ｈ１００，Ｈ１０１，Ｈ１１０〜Ｈ１１４，Ｈ１３０〜Ｈ１３４，Ｈ１４０〜Ｈ１４４  磁場、１２０ａ〜１２０ｈ  論理回路、ＤＢ  絶縁膜、ＦＬ  自由層、Ｉ  被測定電流、ＰＬ  固定層、Ｔ  電源端子。
【図１】
2015184120.tif 000004
【図２】
2015184120.tif 000005
【図３】
2015184120.tif 000006
【図４】
2015184120.tif 000007
【図５】
2015184120.tif 000008
【図６】
2015184120.tif 000009
【図７】
2015184120.tif 000010
【図８】
2015184120.tif 000011
【図９】
2015184120.tif 000012
【図１０】
2015184120.tif 000013
【図１１】
2015184120.tif 000014
【図１２】
2015184120.tif 000015
【図１３】
2015184120.tif 000016
【図１４】
2015184120.tif 000017
【図１５】
2015184120.tif 000018
【図１６】
2015184120.tif 000019