(57)【要約】【課題】センサの誤動作を抑制することが可能なセンサ付き表示装置を提供する。【解決手段】画像を表示する表示領域に配置された共通電極及び画素電極と、前記表示領域の端部に配置されたシールド電極と、前記共通電極と対向する検出電極と、前記表示領域の外側の非表示領域に配置されるとともに前記検出電極と電気的に接続され前記検出電極からのセンサ出力値を出力するリード線と、を備えた表示パネルと、前記共通電極に対して、画素電極を用いて画像を表示する表示駆動時にコモン駆動信号を供給し、検出信号によってセンシングを行うセンシング駆動時にセンサ駆動信号を供給する第１駆動回路と、前記シールド電極に対して、前記表示駆動時にコモン駆動信号を供給し、前記センシング駆動時にセンサ駆動信号とは異なる電位に維持する第２駆動回路と、を備えたセンサ付き表示装置。【選択図】      図５
2015184741.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する表示領域に配置された共通電極及び画素電極と、前記表示領域の端部に配置されたシールド電極と、前記共通電極と対向する検出電極と、前記表示領域の外側の非表示領域に配置されるとともに前記検出電極と電気的に接続され前記検出電極からのセンサ出力値を出力するリード線と、を備えた表示パネルと、
前記共通電極に対して、前記画素電極を用いて画像を表示する表示駆動時にコモン駆動信号を供給し、前記検出信号によってセンシングを行うセンシング駆動時にセンサ駆動信号を供給する第１駆動回路と、
前記シールド電極に対して、前記表示駆動時に前記コモン駆動信号を供給し、前記センシング駆動時に前記センサ駆動信号とは異なる電位に維持する第２駆動回路と、
を備えたセンサ付き表示装置。
【請求項２】
前記第２駆動回路は、前記センシング駆動時に前記シールド電極を接地電位に維持する、請求項１に記載のセンサ付き表示装置。
【請求項３】
前記第２駆動回路は、前記センシング駆動時に前記シールド電極を電気的にフローティング状態に切り替える、請求項１に記載のセンサ付き表示装置。
【請求項４】
前記表示パネルは、間隔をおいて対向配置された第１基板及び第２基板を備え、
前記共通電極、前記画素電極、及び、前記シールド電極は、前記第１基板の前記第２基板と対向する内面側に位置し、
前記検出電極及び前記リード線は、前記第２基板の前記第１基板と対向する側とは反対の外面側に位置する、請求項１に記載のセンサ付き表示装置。
【請求項５】
前記共通電極は、第１方向に間隔をおいて並び第１方向に交差する第２方向にそれぞれ延出した第１分割電極及び第２分割電極を含み、前記第２分割電極が前記第１分割電極よりも前記表示領域の端部側に位置し、
前記シールド電極は、第２方向に延出し、前記表示領域と前記非表示領域との境界と、前記第２分割電極との間に設けられている、請求項１に記載のセンサ付き表示装置。
【請求項６】
前記第１分割電極は第１方向に第１電極幅を有し、前記第２分割電極は第１方向に前記第１電極幅よりも小さい第２電極幅を有する、請求項５に記載のセンサ付き表示装置。
【請求項７】
前記シールド電極は第１方向に第３電極幅を有し、前記第２電極幅と前記第３電極幅の和が前記第１電極幅と同等であり、前記第３電極幅は前記第１電極幅の半分以下である、請求項６に記載のセンサ付き表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、センサ付き表示装置に関する。
【背景技術】
【０００２】
近年、物体の接触あるいは接近を検出するセンサ（あるいは、タッチパネルと称される場合もある）を備えたセンサ付き表示装置が実用化されている。センサの一例として、静電容量の変化に基づいて物体の接触あるいは接近を検出する静電容量型センサがある。このようなセンサを構成する検出電極及びセンサ駆動電極は、画像を表示する表示領域に配置され、誘電体を介して対向している。検出電極は、表示領域の外側に位置するリード線と電気的に接続されている。
【０００３】
表示領域が拡大する一方で表示装置の小型化への要求が高まっており、表示領域よりも外側の周辺は狭額縁化する傾向にある。このため、センサ駆動電極とリード線とが接近して配置されることがある。この場合、センサ駆動電極とリード線との間の容量結合によって、リード線がセンサの如く機能してしまう。例えば、表示領域の最外周付近に被検出物が接触あるいは接近した場合に、当該リード線での静電容量の変化が検出されてしまう。このため、本来被検出物を検出すべき位置の検出電極とは異なる位置で、当該リード線に接続された検出電極があたかも被検出物を検出したかの如く、誤動作してしまう。
【０００４】
そこで、センサ駆動電極と外周配線（リード線）との間の表示領域外に、接地された導電体素材を設け、センサ駆動電極と外周配線との容量結合を遮る技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２０８７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態の目的は、センサの誤動作を抑制することが可能なセンサ付き表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
画像を表示する表示領域に配置された共通電極及び画素電極と、前記表示領域の端部に配置されたシールド電極と、前記共通電極と対向する検出電極と、前記表示領域の外側の非表示領域に配置されるとともに前記検出電極と電気的に接続され前記検出電極からのセンサ出力値を出力するリード線と、を備えた表示パネルと、前記共通電極に対して、前記画素電極を用いて画像を表示する表示駆動時にコモン駆動信号を供給し、前記検出信号によってセンシングを行うセンシング駆動時にセンサ駆動信号を供給する第１駆動回路と、前記シールド電極に対して、前記表示駆動時に前記コモン駆動信号を供給し、前記センシング駆動時に前記センサ駆動信号とは異なる電位に維持する第２駆動回路と、を備えたセンサ付き表示装置が提供される。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態に係るセンサ付き表示装置の構成を概略的に示す斜視図である。
【図２】図２は、図１に示した液晶表示装置ＤＳＰの基本構成及び等価回路を概略的に示す図である。
【図３】図３は、図２に示した画素ＰＸを示す等価回路図である。
【図４】図４は、液晶表示装置ＤＳＰの一部の構造を概略的に示す断面図である。
【図５】図５は、本実施形態におけるセンサＳＥの構成を概略的に示す平面図である。
【図６】図６は、図５に示したセンサＳＥの一部を拡大して概略的に示す平面図である。
【図７】図７は、図６に示したセンサＳＥの一部を含む液晶表示パネルＰＮＬの構造を概略的に示す断面図である。
【図８】図８は、センシング方法の一例の原理を説明するための図である。
【図９】図９は、配線ノイズ量及びタッチシグナルを測定する実験の実験結果を示す図である。
【図１０】図１０は、本実施形態におけるセンサＳＥの他の構成を概略的に示す平面図である。
【発明を実施するための形態】
【０００９】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【００１０】
図１は、本実施形態に係るセンサ付き表示装置の構成を概略的に示す斜視図である。なお、本実施形態においては、表示装置が液晶表示装置である場合について説明するが、これに限らず、有機エレクトロルミネッセンス表示装置等の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパ型表示装置等、あらゆるフラットパネル型の表示装置であっても良い。
【００１１】
液晶表示装置ＤＳＰは、アクティブマトリクス型の液晶表示パネルＰＮＬ、液晶表示パネルＰＮＬを駆動する駆動ＩＣチップＩＣ１、静電容量型のセンサＳＥ、センサＳＥを駆動する駆動ＩＣチップＩＣ２、液晶表示パネルＰＮＬを照明するバックライトユニットＢＬ、制御モジュールＣＭ、フレキシブル配線基板ＦＰＣ１、ＦＰＣ２、ＦＰＣ３などを備えている。
【００１２】
液晶表示パネルＰＮＬは、平板状の第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向配置された平板状の第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に挟持された液晶層（後述する液晶層ＬＱ）と、を備えている。なお、本実施形態において、第１基板ＳＵＢ１をアレイ基板と、第２基板ＳＵＢ２を対向基板と、それぞれ言い換えることができる。液晶表示パネルＰＮＬは、画像を表示する表示領域（アクティブエリア）ＤＡを備えている。この液晶表示パネルＰＮＬは、バックライトユニットＢＬからのバックライト光を選択的に透過することで画像を表示する透過表示機能を備えた透過型である。なお、液晶表示パネルＰＮＬは、透過表示機能に加えて、外光を選択的に反射することで画像を表示する反射表示機能を備えた半透過型であってもよい。
【００１３】
バックライトユニットＢＬは、第１基板ＳＵＢ１の背面側に配置されている。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。なお、液晶表示パネルＰＮＬが反射表示機能のみを備えた反射型である場合には、バックライトユニットＢＬは省略される。
【００１４】
センサＳＥは、複数の検出電極Ｒｘを備えている。これらの検出電極Ｒｘは、例えば液晶表示パネルＰＮＬの表示面上に設けられている。図示した例では、各検出電極Ｒｘは、概ね第１方向Ｘに延出し、第２方向Ｙに並んでいる。なお、各検出電極Ｒｘは、第２方向Ｙに延出し第１方向Ｘに並んでいても良いし、島状に形成され第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されていてもよい。ここでは、第１方向Ｘ及び第２方向Ｙは、互いに直交している。第３方向Ｚは、第１方向Ｘ及び第２方向Ｙのそれぞれと互いに直交している。
【００１５】
駆動ＩＣチップＩＣ１は、液晶表示パネルＰＮＬの第１基板ＳＵＢ１上に搭載されている。フレキシブル配線基板ＦＰＣ１は、液晶表示パネルＰＮＬと制御モジュールＣＭとを接続している。フレキシブル配線基板ＦＰＣ２は、センサＳＥの検出電極Ｒｘと制御モジュールＣＭとを接続している。駆動ＩＣチップＩＣ２は、フレキシブル配線基板ＦＰＣ２上に搭載されている。フレキシブル配線基板ＦＰＣ３は、バックライトユニットＢＬと制御モジュールＣＭとを接続している。ここで、制御モジュールＣＭをアプリケーションプロセッサと言い換えることができる。
駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、フレキシブル配線基板ＦＰＣ２等を介して接続されている。例えば、フレキシブル配線基板ＦＰＣ２が第１基板ＳＵＢ１上に接続された分岐部ＦＰＣＢを有している場合、駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、上記分岐部ＦＰＣＢに含まれる配線及び第１基板ＳＵＢ１上の配線を介して接続されていてもよい。また、駆動ＩＣチップＩＣ１及び駆動ＩＣチップＩＣ２は、フレキシブル配線基板ＦＰＣ１及びフレキシブル配線基板ＦＰＣ２のそれぞれに含まれる配線を介して接続されていてもよい。駆動ＩＣチップＩＣ２は、センサＳＥの駆動時期を知らせるタイミング信号を駆動ＩＣチップＩＣ１に与えることができる。又は、駆動ＩＣチップＩＣ１は、後述する共通電極ＣＥの駆動時期を知らせるタイミング信号を駆動ＩＣチップＩＣ２に与えることができる。又は、制御モジュールＣＭは、駆動ＩＣチップＩＣ１及びＩＣ２にタイミング信号を与えることができる。上記タイミング信号により、駆動ＩＣチップＩＣ１の駆動と、駆動ＩＣチップＩＣ２の駆動との同期化を図ることができる。
【００１６】
図２は、図１に示した液晶表示装置ＤＳＰの基本構成及び等価回路を概略的に示す図である。
【００１７】
液晶表示装置ＤＳＰは、液晶表示パネルＰＮＬなどに加えて、表示領域ＤＡの外側の非表示領域ＮＤＡにおいて、ソース線駆動回路ＳＤ、ゲート線駆動回路ＧＤ、共通電極駆動回路ＣＤなどを備えている。一例では、ソース線駆動回路ＳＤ及び共通電極駆動回路ＣＤの少なくとも一部は、駆動ＩＣチップＩＣ１に内蔵されている。なお、非表示領域ＮＤＡは、表示領域ＤＡを囲む額縁状に形成されている。
【００１８】
液晶表示パネルＰＮＬは、表示領域ＤＡにおいて、複数の画素ＰＸを備えている。複数の画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に設けられ、ｍ×ｎ個配置されている（但し、ｍ及びｎは正の整数である）。また、液晶表示パネルＰＮＬは、表示領域ＤＡにおいて、ｎ本のゲート線Ｇ（Ｇ１〜Ｇｎ）、ｍ本のソース線Ｓ（Ｓ１〜Ｓｍ）、共通電極ＣＥなどを備えている。
【００１９】
ゲート線Ｇは、第１方向Ｘに略直線的に延出し、表示領域ＤＡの外側に引き出され、ゲート線駆動回路ＧＤに接続されている。また、ゲート線Ｇは、第２方向Ｙに間隔を置いて並べられている。ソース線Ｓは、第２方向Ｙに略直線的に延出し、表示領域ＤＡの外側に引き出され、ソース線駆動回路ＳＤに接続されている。また、ソース線Ｓは、第１方向Ｘに間隔を置いて並べられ、ゲート線Ｇと交差している。なお、ゲート線Ｇ及びソース線Ｓは、必ずしも直線的に延出していなくても良く、それらの一部が屈曲していてもよい。共通電極ＣＥは、表示領域ＤＡの外側に引き出され、共通電極駆動回路ＣＤに接続されている。この共通電極ＣＥは、複数の画素ＰＸで共用されている。共通電極ＣＥの詳細については後述する。
【００２０】
図３は、図２に示した画素ＰＸを示す等価回路図である。
【００２１】
各画素ＰＸは、画素スイッチング素子ＰＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＱ等を備えている。画素スイッチング素子ＰＳＷは、例えば薄膜トランジスタで形成されている。画素スイッチング素子ＰＳＷは、ゲート線Ｇ及びソース線Ｓと電気的に接続されている。画素スイッチング素子ＰＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。また、画素スイッチング素子ＰＳＷの半導体層は、例えば、ポリシリコンによって形成されているが、アモルファスシリコンや酸化物半導体などによって形成されていても良い。画素電極ＰＥは、画素スイッチング素子ＰＳＷに電気的に接続されている。画素電極ＰＥは、共通電極ＣＥと対向している。共通電極ＣＥ、絶縁膜及び画素電極ＰＥは、保持容量ＣＳを形成している。
【００２２】
図４は、液晶表示装置ＤＳＰの一部の構造を概略的に示す断面図である。
【００２３】
すなわち、液晶表示装置ＤＳＰは、上述した液晶表示パネルＰＮＬ及びバックライトユニットＢＬに加えて、第１光学素子ＯＤ１及び第２光学素子ＯＤ２等も備えている。なお、図示した液晶表示パネルＰＮＬは、表示モードとしてＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードに対応した構成を有しているが、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ）モード等の他の表示モードに対応した構成を有していても良い。ＦＦＳモードやＩＰＳモードは、主として基板主面に略平行な横電界を利用する表示モードである。横電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥ及び共通電極ＣＥの双方が備えられた構成が適用可能である。ＴＮモード、ＯＣＢモード、ＶＡモードは、主として基板主面に略垂直な縦電界を利用する表示モードである。縦電界を利用する表示モードでは、例えば第１基板ＳＵＢ１に画素電極ＰＥが備えられ、第２基板ＳＵＢ２に共通電極ＣＥが備えられた構成が適用可能である。なお、ここでの基板主面とは、互いに直交する第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面と平行な面である。
【００２４】
液晶表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、及び、液晶層ＬＱを備えている。第１基板ＳＵＢ１と第２基板ＳＵＢ２とは所定の間隙を形成した状態で貼り合わされている。液晶層ＬＱは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間の間隙に封入されている。
【００２５】
第１基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。第１基板ＳＵＢ１は、第１絶縁基板１０の第２基板ＳＵＢ２に対向する側に、ソース線Ｓ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。
【００２６】
第１絶縁膜１１は、第１絶縁基板１０の上に配置されている。なお、詳述しないが、本実施形態では、例えばトップゲート構造の画素スイッチング素子が適用されている。このような実施形態では、第１絶縁膜１１は、第３方向Ｚに積層された複数の絶縁層を含んでいる。例えば、第１絶縁膜１１は、第１絶縁基板１０と画素スイッチング素子の半導体層との間に介在するアンダーコート層、半導体層とゲート電極との間に介在するゲート絶縁層、ゲート電極とソース・ドレイン電極との間に介在する層間絶縁層などの各種絶縁層を含んでいる。ゲート配線は、ゲート電極と同様に、ゲート絶縁層と層間絶縁層との間に配置されている。ソース線Ｓは、第１絶縁膜１１の上に形成されている。また、画素スイッチング素子のソース・ドレイン電極なども第１絶縁膜１１の上に形成されている。図示した例では、ソース線Ｓは、第２方向Ｙに延出している。
【００２７】
第２絶縁膜１２は、ソース線Ｓ及び第１絶縁膜１１の上に配置されている。共通電極ＣＥは、第２絶縁膜１２の上に形成されている。このような共通電極ＣＥは、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。なお、図示した例では、共通電極ＣＥの上に金属層ＭＬが形成され、共通電極ＣＥを低抵抗化しているが、金属層ＭＬは省略してもよい。
【００２８】
第３絶縁膜１３は、共通電極ＣＥ及び第２絶縁膜１２の上に配置されている。画素電極ＰＥは、第３絶縁膜１３の上に形成されている。各画素電極ＰＥは、隣接するソース線Ｓの間にそれぞれ位置し、共通電極ＣＥと対向している。また、各画素電極ＰＥは、共通電極ＣＥと対向する位置にスリットＳＬを有している。このような画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ及び第３絶縁膜１３を覆っている。
【００２９】
一方、第２基板ＳＵＢ２は、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板２０を用いて形成されている。第２基板ＳＵＢ２は、第２絶縁基板２０の第１基板ＳＵＢ１に対向する側に、ブラックマトリクスＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。
【００３０】
ブラックマトリクスＢＭは、第２絶縁基板２０の内面に形成され、各画素を区画している。カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ第２絶縁基板２０の内面に形成され、それらの一部がブラックマトリクスＢＭに重なっている。カラーフィルタＣＦＲは、赤色画素に配置された赤色カラーフィルタであり、赤色の樹脂材料によって形成されている。カラーフィルタＣＦＧは、緑色画素に配置された緑色カラーフィルタであり、緑色の樹脂材料によって形成されている。カラーフィルタＣＦＢは、青色画素に配置された青色カラーフィルタであり、青色の樹脂材料によって形成されている。図示した例は、カラー画像を構成する最小単位である単位画素が赤色画素、緑色画素、及び、青色画素の３個の色画素によって構成された場合に相当する。但し、単位画素は、上記の３個の色画素の組み合わせによるものに限らない。例えば、単位画素は、赤色画素、緑色画素、青色画素に加えて、白色画素の４個の色画素によって構成されても良い。この場合、白色あるいは透明のカラーフィルタが白色画素に配置されても良いし、白色画素のカラーフィルタそのものを省略しても良い。オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。オーバーコート層ＯＣは、透明な樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。
【００３１】
検出電極Ｒｘは、第２絶縁基板２０の外面ＥＳ側に形成されている。図示した例では、検出電極Ｒｘは、第２絶縁基板２０の外面ＥＳに接しているが、外面ＥＳから離間していても良い。検出電極Ｒｘが外面ＥＳから離間している構成では、外面ＥＳと検出電極Ｒｘとの間に絶縁部材が介在している。この検出電極Ｒｘの詳細な構造については後述する。また、ここでは、簡略化して図示しており、後述するリード線Ｌの図示を省略している。このような検出電極Ｒｘは、例えば、後述するアルミニウムなどの金属材料によって形成されている。なお、検出電極Ｒｘは、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されていてもよく、さらには、金属材料（例えば、微細な金属線）と透明な導電材料（例えば、帯状の導電層）との組合せ（集合体）によって形成されていてもよい。各検出電極Ｒｘは、第３絶縁膜１３、第１配向膜ＡＬ１、液晶層ＬＱ、第２配向膜ＡＬ２、オーバーコート層ＯＣ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、第２絶縁基板２０といった誘電体を介して共通電極ＣＥと対向している。
【００３２】
第１光学素子ＯＤ１は、第１絶縁基板１０とバックライトユニットＢＬとの間に配置されている。第２光学素子ＯＤ２は、検出電極Ｒｘの上方に配置されている。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでいても良い。第１光学素子ＯＤ１に含まれる偏光板及び第２光学素子ＯＤ２に含まれる偏光板は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。
【００３３】
次に、本実施形態の液晶表示装置ＤＳＰに搭載される静電容量型のセンサＳＥについて説明する。
【００３４】
図５は、本実施形態におけるセンサＳＥの構成を概略的に示す平面図である。本実施形態では、センサＳＥは、第１基板ＳＵＢ１の共通電極ＣＥ及び第２基板ＳＵＢ２の検出電極Ｒｘを備えている。つまり、共通電極ＣＥは、表示用の電極として機能するとともに、センサ駆動電極として機能する。
【００３５】
すなわち、液晶表示パネルＰＮＬは、上記の共通電極ＣＥ及び検出電極Ｒｘに加えて、さらにシールド電極ＳＬＥ及びリード線Ｌを備えている。共通電極ＣＥ及び検出電極Ｒｘは、表示領域ＤＡに配置されている。図示した例では、共通電極ＣＥは、表示領域ＤＡにおいて、それぞれ第１方向Ｘに間隔を置いて並び、第２方向Ｙに略直線的に延出した複数の分割電極Ｃを備えている。検出電極Ｒｘは、表示領域ＤＡにおいて、それぞれ第２方向Ｙに間隔をおいて並び、第１方向Ｘに略直線的に延出している。つまり、ここでは、検出電極Ｒｘは、分割電極Ｃと交差する方向に延出している。これらの共通電極ＣＥ及び検出電極Ｒｘは、上記の通り、各種誘電体を挟んで対向している。
【００３６】
なお、分割電極Ｃの個数やサイズ、形状は特に限定されるものではなく種々変更可能である。また、共通電極ＣＥは、後述する例のように、第２方向Ｙに間隔を置いて並び、第１方向Ｘに略直線的に延出していても良い。さらには、共通電極ＣＥは、分割されることなく、表示領域ＤＡにおいて連続的に形成された単個の平板電極であっても良い。
【００３７】
シールド電極ＳＬＥは、表示領域ＤＡの端部に配置されている。図示した例では、シールド電極ＳＬＥは、表示領域ＤＡにおける第１方向Ｘに沿った両端部（図面の左側端部及び右側端部）にそれぞれ配置されている。シールド電極ＳＬＥは、それぞれ第２方向Ｙに略直線的に延出し、分割電極Ｃと間隔をおいて並んでいる。このようなシールド電極ＳＬＥは、例えば、共通電極ＣＥと同様に、第１基板ＳＵＢ１に配置されている。
【００３８】
リード線Ｌは、非表示領域ＮＤＡに配置され、検出電極Ｒｘと一対一で電気的に接続されている。リード線Ｌの各々は、検出電極Ｒｘからのセンサ出力値を出力する。図示した例では、リード線Ｌは、表示領域ＤＡを挟んで非表示領域ＮＤＡの両側にそれぞれ配置されている。例えば、第２方向Ｙに並んだ検出電極Ｒｘのうち、奇数番目の検出電極Ｒｘに接続されたリード線Ｌは図面の左側の非表示領域ＮＤＡに配置され、また、偶数番目の検出電極Ｒｘに接続されたリード線Ｌは図面の右側の非表示領域ＮＤＡに配置されている。このようなリード線Ｌのレイアウトは、非表示領域ＮＤＡの両側の幅の均一化、及び、狭額縁化に対応したものである。このようなリード線Ｌは、例えば、検出電極Ｒｘと同様に、第２基板ＳＵＢ２に配置されている。
なお、リード線Ｌは、表示領域上にＹ方向に並ぶ複数の検出電極Ｒｘに対し、上半分の複数の検出電極Ｒｘに対応するリード線Ｌを非表示領域ＮＤＡの一方の端部に配置し、下半分の複数の検出電極Ｒｘに対応するリード線Ｌを非表示領域ＮＤＡの他方の端部に配置する構成を採用することも可能である。
【００３９】
液晶表示装置ＤＳＰは、さらに、非表示領域ＮＤＡに配置された共通電極駆動回路（第１駆動回路）ＣＤ及びシールド電極駆動回路（第２駆動回路）ＳＬＤを備えている。一例では、共通電極駆動回路ＣＤ及びシールド電極駆動回路ＳＬＤの少なくとも一部は、駆動ＩＣチップＩＣ１に内蔵されているが、この例に限らず、共通電極駆動回路ＣＤまたはシールド電極駆動回路ＳＬＤのみが駆動ＩＣチップＩＣ１に内蔵されていても良いし、共通電極駆動回路ＣＤ及びシールド電極駆動回路ＳＬＤの双方が駆動ＩＣチップＩＣ１の外部に設けられても良い。分割電極Ｃのそれぞれは、共通電極駆動回路ＣＤに電気的に接続されている。シールド電極ＳＬＥのそれぞれは、シールド電極駆動回路ＳＬＤに電気的に接続されている。共通電極駆動回路ＣＤは、共通電極ＣＥに対して、画像を表示する表示駆動時にコモン駆動信号を供給し、センシングを行うセンシング駆動時にセンサ駆動信号を供給する。シールド電極駆動回路ＳＬＤは、シールド電極ＳＬＥに対して、表示駆動時にコモン駆動信号を供給し、センシング駆動時にセンサ駆動信号とは異なる電位に維持する。例えば、シールド電極駆動回路ＳＬＤは、センシング駆動時にシールド電極ＳＬＥを接地電位に維持する。あるいは、シールド電極駆動回路ＳＬＤは、センシング駆動時にシールド電極ＳＬＥを電気的にフローティング状態に切り替える。あるいは、シールド電極駆動回路ＳＬＤは、センシング駆動時にシールド電極ＳＬＥに対してコモン駆動信号を供給する。なお、シールド電極駆動回路ＳＬＤは、上記の例以外にも、センシング駆動時にシールド電極ＳＬＥが所望電位となるように駆動しても良い。
【００４０】
フレキシブル配線基板ＦＰＣ２は、第２基板ＳＵＢ２に接続され、リード線Ｌの各々と電気的に接続されている。検出回路ＲＣは、例えば、駆動ＩＣチップＩＣ２に内蔵されている。この検出回路ＲＣは、検出電極Ｒｘからのセンサ出力値に基づいて、液晶表示装置ＤＳＰへの被検出物の接触あるいは接近を検出する。さらに、検出回路ＲＣは、被検出物が接触あるいは接近した箇所の位置情報を検出することも可能である。なお、検出回路ＲＣは、制御モジュールＣＭに備えられていても良い。
【００４１】
図６は、図５に示したセンサＳＥの一部を拡大して概略的に示す平面図である。
【００４２】
非表示領域ＮＤＡには、周辺遮光層ＬＳが配置されている。この周辺遮光層ＬＳは、非表示領域ＮＤＡの略全域に亘って延在している。共通電極ＣＥに含まれる分割電極Ｃ１及びＣ２は、表示領域ＤＡにおいて、第１方向Ｘにこの順に並んでいる。分割電極Ｃ２は、分割電極Ｃ１よりも表示領域ＤＡの端部側に位置している。シールド電極ＳＬＥは、分割電極Ｃ２に並び、表示領域ＤＡの端部に配置されている。より具体的には、シールド電極ＳＬＥは、表示領域ＤＡと非表示領域ＮＤＡとの境界Ｂと、分割電極Ｃ２との間に設けられている。ここでは、表示領域ＤＡと非表示領域ＮＤＡとの境界Ｂは、周辺遮光層ＬＳの表示領域側のエッジの位置に相当する。表示領域ＤＡの端部とは、表示領域内の領域のうち、境界Ｂの近傍の領域である。
【００４３】
分割電極Ｃ１は第１方向Ｘに電極幅Ｗ１を有し、分割電極Ｃ２は第１方向Ｘに電極幅Ｗ２を有している。電極幅Ｗ２は、電極幅Ｗ１よりも小さい。なお、図示しない表示領域ＤＡの反対側についても同様に、表示領域ＤＡの端部（図５の左側端部）側に位置する分割電極は分割電極Ｃ２と同じ電極幅Ｗ２を有している。つまり、複数の分割電極Ｃのうち、両端部側に位置する分割電極は電極幅Ｗ２を有するのに対して、その間に位置する他の分割電極は電極幅Ｗ１を有している。
【００４４】
シールド電極ＳＬＥは、第１方向Ｘに電極幅Ｗ３を有している。例えば、電極幅Ｗ２と電極幅Ｗ３との和は、電極幅Ｗ１と同等である。電極幅Ｗ３は、電極幅Ｗ１を超えない範囲で種々設定可能である。後述する発明者による検討結果によれば、電極幅Ｗ３は、電極幅Ｗ１の半分以下であることが望ましい。但し、電極幅Ｗ１乃至Ｗ３は、いずれも画素ＰＸの第１方向Ｘに沿った画素ピッチＰｕの整数倍であることが望ましい。ここでの画素ピッチＰｕとは、図４に示した隣接するソース線Ｓの中心の第１方向Ｘのピッチである。
【００４５】
リード線Ｌは、非表示領域ＮＤＡに配置されている。つまり、リード線Ｌは、周辺遮光層ＬＳと重なる位置に配置されている。リード線Ｌの各々は、非表示領域ＮＤＡにおいて、概ね第２方向Ｙに延出し、第１方向Ｘに略等間隔に並んでいる。
【００４６】
本実施形態では、検出電極Ｒｘは、接続線ＬＣ、及び、複数の検出線ＬＢによって形成されている。接続線ＬＣは、非表示領域ＮＤＡに配置されている。この接続線ＬＣは、リード線Ｌに接続され、第２方向Ｙに延出している。検出線ＬＢは、非表示領域ＮＤＡから表示領域ＤＡに亘って配置されている。検出線ＬＢの各々は、非表示領域ＮＤＡにおいて接続線ＬＣに接続され、表示領域ＤＡにおいて概ね第１方向Ｘに延出している。図示した例では、検出線ＬＢの各々は、波形（より具体的には三角波形）に形成されている。これらの検出線ＬＢは、第２方向Ｙに略等間隔に並んでいる。
【００４７】
隣接する検出電極Ｒｘの間には、ダミー電極ＤＲが配置されている。ダミー電極ＤＲは、検出線ＬＢと平行に、且つ、略等間隔に配置されている。このようなダミー電極ＤＲは、リード線Ｌなどの配線には接続されず、電気的にフローティング状態にある。
【００４８】
図７は、図６に示したセンサＳＥの一部を含む液晶表示パネルＰＮＬの構造を概略的に示す断面図である。なお、ここでは説明に必要な主要部のみを図示している。
【００４９】
共通電極ＣＥ、画素電極ＰＥ、及び、シールド電極ＳＬＥは、第１基板ＳＵＢ１の第２基板ＳＵＢ２と対向する内面側に位置している。すなわち、共通電極ＣＥ及びシールド電極ＳＬＥは、いずれも第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。シールド電極ＳＬＥは、共通電極ＣＥと同様に、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。画素電極ＰＥは、第３絶縁膜１３の上に形成され、共通電極ＣＥまたはシールド電極ＳＬＥと対向している。図示した例では、共通電極ＣＥのうちの分割電極Ｃ２の直上には、５画素分の画素電極ＰＥが配置され、シールド電極ＳＬＥの直上には、３画素分の画素電極ＰＥが配置されているが、共通電極ＣＥ及びシールド電極ＳＬＥの直上に位置する画素電極の個数はこの例に限らない。なお、ソース線などの各種配線や第１配向膜の図示は省略している。
【００５０】
ブラックマトリクスＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、及び、周辺遮光層ＬＳは、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する内面側に位置している。すなわち、表示領域ＤＡにおいては、各画素電極ＰＥと対向する位置にカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢが形成されている。ブラックマトリクスＢＭは、これらのカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢの境界に位置している。非表示領域ＮＤＡにおいて、周辺遮光層ＬＳは、第２絶縁基板２０の内面に形成されている。この周辺遮光層ＬＳは、ブラックマトリクスＢＭと同様の材料によって形成されている。オーバーコート層ＯＣは、表示領域ＤＡ及び非表示領域ＮＤＡに亘って延在している。なお、第２配向膜の図示は省略している。
【００５１】
検出電極Ｒｘ及びリード線Ｌは、第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する側とは反対の外面側に位置している。検出電極Ｒｘ及びリード線Ｌは、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料によって形成されている。なお、表示領域ＤＡに位置する検出電極Ｒｘは、上記の不透明な金属材料によって形成されているが、例えば３〜５μｍ程度の幅の細線からなる検出線ＬＢによって形成されているため、各画素の透過率を著しく低下させることはない。また、各検出線ＬＢは、画素の配列方向（第１方向Ｘ及び第２方向Ｙ）とは異なる方向に延出した細線からなるため、画素レイアウトとのモアレが抑制され、表示品位の劣化が抑制されている。なお、検出電極Ｒｘは、金属材料からなる複数の検出線ＬＢに代えて、ＩＴＯなどの透明な導電材料からなる帯状電極によって構成されていても良い。
【００５２】
次に、上記したＦＦＳモードの液晶表示装置ＤＳＰにおいて画像を表示する表示駆動時の動作について説明する。
【００５３】
まず、液晶層ＬＱに電圧が印加されていないオフ状態について説明する。オフ状態は、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されていない状態に相当する。また、表示駆動時において、シールド電極ＳＬＥは共通電極ＣＥと同様に機能するため、画素電極ＰＥとシールド電極ＳＬＥとの間にも電位差は形成されない。
【００５４】
このようなオフ状態では、液晶層ＬＱに含まれる液晶分子は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向規制力によりＸ−Ｙ平面内において一方向に初期配向している。バックライトユニットＢＬからのバックライト光の一部は、第１光学素子ＯＤ１の偏光板を透過し、液晶表示パネルＰＮＬに入射する。液晶表示パネルＰＮＬに入射した光は、偏光板の吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、オフ状態の液晶表示パネルＰＮＬを通過した際にほとんど変化しない。このため、液晶表示パネルＰＮＬを透過した直線偏光のほとんどが、第２光学素子ＯＤ２の偏光板によって吸収される（黒表示）。このようにオフ状態で液晶表示パネルＰＮＬが黒表示となるモードをノーマリーブラックモードという。
【００５５】
続いて、液晶層ＬＱに電圧が印加されたオン状態について説明する。オン状態は、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された状態に相当する。また、表示駆動時において、シールド電極ＳＬＥは共通電極ＣＥと同様に機能するため、画素電極ＰＥとシールド電極ＳＬＥとの間にも電位差が形成される。つまり、共通電極ＣＥに対しては共通電極駆動回路ＣＤからコモン駆動信号が供給され、シールド電極ＳＬＥに対してはシールド電極駆動回路ＳＬＤからコモン駆動信号が供給される。本実施形態においては、シールド電極ＳＬＥの隣の分割電極Ｃ２と同じコモン駆動信号が当該シールド電極ＳＬＥに供給される。その一方で、画素電極ＰＥには、コモン電位に対して電位差を形成するような映像信号が供給される。これにより、オン状態では、画素電極ＰＥと共通電極ＣＥ及びシールド電極ＳＬＥとの間にフリンジ電界が形成される。
【００５６】
このようなオン状態では、液晶分子は、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。オン状態では、第１光学素子ＯＤ１の偏光板の吸収軸と直交する直線偏光は、液晶表示パネルＰＮＬに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子の配向状態に応じて変化する。このため、オン状態においては、液晶層ＬＱを通過した少なくとも一部の光は、第２光学素子ＯＤ２の偏光板を透過する（白表示）。
【００５７】
このような構成により、ノーマリーブラックモードが実現される。表示領域ＤＡにおいては、共通電極ＣＥと画素電極ＰＥとが対向する領域のみならず、シールド電極ＳＬＥと画素電極ＰＥとが対向する領域についても、表示に寄与する。
【００５８】
次に、上記した液晶表示装置ＤＳＰにおいて被検出物の接触あるいは接近を検出するためのセンシングを行うセンシング駆動時の動作について説明する。
【００５９】
すなわち、共通電極ＣＥに対しては、共通電極駆動回路ＣＤからセンサ駆動信号が供給される。このとき、シールド電極ＳＬＥは、センサ駆動信号とは異なる電位に維持される。例えば、シールド電極駆動回路ＳＬＤは、シールド電極ＳＬＥを接地電位に維持する、あるいは、シールド電極ＳＬＥを電気的にフローティング状態に切り替える。このような状態で、センシングが行われる。
【００６０】
ここで、センシング方法の一例の原理について図８を参照しながら説明する。
【００６１】
分割電極Ｃと検出電極Ｒｘとの間には、容量Ｃｃが存在する。分割電極Ｃの各々には、順次、所定の周期でパルス状の書込信号（センサ駆動信号）Ｖｗが供給される。この例では、被検出物となる利用者の指が特定の検出電極Ｒｘと分割電極Ｃとが交差する位置に近接して存在するものとする。検出電極Ｒｘに近接している利用者の指により、容量Ｃｘが生ずる。分割電極Ｃにパルス状の書込信号Ｖｗが供給されたときに、特定の検出電極Ｒｘからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号（センサ出力値）Ｖｒが得られる。
【００６２】
図５に示した検出回路ＲＣでは、書込信号Ｖｗが分割電極Ｃに供給されるタイミングと、各検出電極Ｒｘからの読取信号Ｖｒとに基づいて、センサＳＥのＸ−Ｙ平面内での指の２次元位置情報を検出することができる。また、上記の容量Ｃｘは、指が検出電極Ｒｘに近い場合と、遠い場合とで異なる。このため、読取信号Ｖｒのレベルも指が検出電極Ｒｘに近い場合と、遠い場合とで異なる。したがって、検出回路ＲＣでは、読取信号Ｖｒのレベルに基づいて、センサＳＥに対する指の近接度（センサＳＥの法線方向の距離）を検出することもできる。
【００６３】
また、表示領域ＤＡの最外周付近には、シールド電極ＳＬＥと検出電極Ｒｘとの交差部が含まれる。このような領域に被検出物が接触あるいは接近した場合であっても分割電極Ｃ２のシールド電極端縁側では、当該交差部に向けての容量が発生することとなり、これによって、当該交差部のタッチ検出も確実に検出されるものとなる。
すなわち、タッチ検出時には、シールド電極ＳＬＥにセンサ駆動信号以外の信号が供給されることにより、当該シールド電極ＳＬＥと検出電極Ｒｘとの間には容量が形成されることはなく、さらに、当該シールド電極ＳＬＥとリード線Ｌとの間にも容量が形成されるものとはならない。これにより、検出電極Ｒｘとの間で容量を形成する分割電極Ｃ２とリード線Ｌとの間には、シールド電極ＳＬＥの幅分の間隔が形成されることとなり、当該間隔により生じる物理的距離により、分割電極Ｃ２とリード線Ｌとの間の容量発生が抑制されることとなるのである。他方、当該シールド電極ＳＬＥ上の検出電極Ｒｘとの距離は斜め方向で比較的短いので、これらの間には容量が発生し、ひいては被検出物の接触あるいは近接を検出することが可能となるのである。
【００６４】
本実施形態によれば、このようなセンシング駆動時において、共通電極ＣＥとリード線Ｌとの間に位置するシールド電極ＳＬＥは、固定電位に維持されているあるいはフローティング状態に切り替えられている。このため、狭額縁化の要望によって共通電極ＣＥとリード線Ｌとが接近して配置された構成であっても、共通電極ＣＥとリード線Ｌとの寄生容量を低減することが可能となる。したがって、共通電極ＣＥとリード線Ｌとの間の容量結合に起因したセンサＳＥの誤動作を抑制することが可能となる。なお、センシング駆動時におけるシールド電極ＳＬＥの電位については、共通電極ＣＥとリード線Ｌとの寄生容量の低減が可能であれば、上記の例に限らない。
【００６５】
また、シールド電極ＳＬＥは、表示領域ＤＡに配置され、表示駆動時には共通電極ＣＥと同様に機能する。このため、本実施形態は、シールド電極ＳＬＥを非表示領域ＮＤＡに配置した場合と比較して、シールド電極ＳＬＥを配置するスペースを非表示領域ＮＤＡに確保する必要がなく、狭額縁化が可能となる。しかも、シールド電極ＳＬＥは、共通電極ＣＥとともに、第２絶縁膜１２の上に配置されるため、共通電極ＣＥと同一材料を用いて同一工程で形成することが可能であり、シールド電極ＳＬＥを形成するための別途の工程が不要である。
【００６６】
また、検出電極Ｒｘの検出線ＬＢ及びリード線Ｌは、第２絶縁基板２０の外面に配置されるため、これらは同一材料を用いて同一工程で形成することが可能である。しかも、検出線ＬＢ及びリード線Ｌは、透明導電材料よりも電気抵抗値の非常に低い金属材料で形成可能であるため、線幅を細くすることができ、しかも、細い線幅を維持しつつ長い距離を引き回すことが可能である。リード線Ｌの線幅が細いため、非表示領域ＮＤＡに接触あるいは接近した被検出物との間に不所望な容量の形成を抑制することができ、ノイズを低減することが可能となる。
【００６７】
本実施形態において、シールド電極ＳＬＥの電極幅Ｗ３は、分割電極Ｃ１の電極幅Ｗ１の半分以下であることが望ましい。すなわち、共通電極ＣＥの各分割電極Ｃは、等ピッチで配置され、しかも、シールド電極ＳＬＥに隣接する分割電極Ｃ２を除いて、均一な電極幅Ｗ１を有している。分割電極Ｃ２の電極幅Ｗ２は、シールド電極ＳＬＥを配置した分だけ細くなっている。シールド電極ＳＬＥの電極幅Ｗ３が大きいほど、共通電極ＣＥとリード線Ｌとの距離を確保することができ、共通電極ＣＥとリード線Ｌとの寄生容量に起因したノイズを低減することが可能である一方、シールド電極ＳＬＥはセンサ駆動電極としては機能しないため、表示領域ＤＡの最外周付近でのセンシング感度の低下を招く。
【００６８】
そこで、発明者は、電極幅Ｗ１を一定値とし、電極幅Ｗ３を種々変更して、リード線Ｌでの配線ノイズ量、及び、表示領域ＤＡの最外周付近で被検出物が接触した際のタッチシグナルを測定する実験を行った。図９に実験結果を示す。
なお、ここで言う電極幅Ｗ１，Ｗ３と分割電極Ｃ２の電極幅Ｗ２は、Ｗ１＝Ｗ２＋ｓ＋Ｗ３となり、電極幅Ｗ１は、分割電極Ｃ１の幅であって且つシールド電極と分割電極の幅の合計のことを言う。なお、ｓはこれらシールド電極と分割電極の隙間であって、数μｍ〜十数μｍで設定されており、Ｗ１の幅に対して無視できる程度の大きさである。
【００６９】
まず、電極幅Ｗ１を４２００μｍに設定した場合に、電極幅Ｗ３を０μｍ〜３０００μｍの範囲で変更し、配線ノイズ量及びタッチシグナルを測定した。この実験結果によれば、Ｗ３／Ｗ１の値が０．５以下の場合に配線ノイズ量が略ゼロとなり、且つ、タッチシグナルの劣化が抑えられることが確認できた。但し、Ｗ３／Ｗ１の値が０．１３以下の場合には、共通電極ＣＥとリード線Ｌとが接近するため、配線ノイズを生ずることが確認された。
【００７０】
また、電極幅Ｗ１を２３２５μｍに設定した場合に、電極幅Ｗ３を０μｍ〜１５００μｍの範囲で変更し、配線ノイズ量及びタッチシグナルを測定した。この実験結果によれば、Ｗ３／Ｗ１の値が０．５以下の場合に配線ノイズ量が略ゼロとなり、且つ、タッチシグナルの劣化が抑えられることが確認できた。但し、Ｗ３／Ｗ１の値が０．３２以下の場合には、共通電極ＣＥとリード線Ｌとが接近するため、配線ノイズを生ずることが確認された。
【００７１】
上記の実験結果によれば、配線ノイズ及びセンシング感度の観点から、電極幅Ｗ３は、電極幅Ｗ１の０．５倍以下であることが望ましく、さらには、０．３倍以上であることが望ましい。
【００７２】
次に、本実施形態の液晶表示装置ＤＳＰに搭載される静電容量型のセンサＳＥの変形例について説明する。
【００７３】
図１０は、本実施形態におけるセンサＳＥの他の構成を概略的に示す平面図である。
【００７４】
図１０に示した例は、図５などに示した例と比較して、共通電極ＣＥの各分割電極Ｃ及びシールド電極ＳＬＥが第１方向Ｘに延出し、検出電極Ｒｘが概ね第２方向Ｙに延出している点で相違している。
【００７５】
すなわち、共通電極ＣＥは、表示領域ＤＡにおいて、それぞれ第２方向Ｙに間隔を置いて並び、第１方向Ｘに略直線的に延出した複数の分割電極Ｃを備えている。検出電極Ｒｘは、表示領域ＤＡにおいて、それぞれ第１方向Ｘに間隔をおいて並び、第２方向Ｙに略直線的に延出している。これらの共通電極ＣＥ及び検出電極Ｒｘは、上記の通り、各種誘電体を挟んで対向している。分割電極Ｃのそれぞれは、共通電極駆動回路ＣＤに電気的に接続されている。
【００７６】
シールド電極ＳＬＥは、表示領域ＤＡの端部に配置されている。図示した例では、シールド電極ＳＬＥは、表示領域ＤＡにおける一端部（図面の下側端部）に配置されている。シールド電極ＳＬＥは、第１方向Ｘに略直線的に延出し、分割電極Ｃと間隔をおいて並んでいる。このようなシールド電極ＳＬＥは、例えば、共通電極ＣＥと同様に、第１基板ＳＵＢ１に配置されている。シールド電極ＳＬＥのそれぞれは、シールド電極駆動回路ＳＬＤに電気的に接続されている。
【００７７】
リード線Ｌは、非表示領域ＮＤＡに配置され、検出電極Ｒｘと一対一で電気的に接続されている。図示した例では、リード線Ｌは、表示領域ＤＡの一端部に沿った非表示領域ＮＤＡに配置されている。このようなリード線Ｌは、例えば、検出電極Ｒｘと同様に、第２基板ＳＵＢ２に配置されている。リード線Ｌのそれぞれは、フレキシブル配線基板ＦＰＣ２を介して、検出回路ＲＣに電気的に接続されている。
【００７８】
このような変形例においても、上記の例と同様の効果が得られる。加えて、図５に示した例と比較して、各検出電極Ｒｘとフレキシブル配線基板ＦＰＣ２との間を接続するリード線Ｌの長さを短縮することができ、リード線Ｌのノイズをさらに低減することが可能となる。
【００７９】
以上説明したように、本実施形態によれば、センサの誤動作を抑制することが可能なセンサ付き表示装置を提供することができる。
【００８０】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８１】
ＤＳＰ…液晶表示装置
ＳＥ…センサ  Ｒｘ…検出電極  ＬＣ…接続線  ＬＢ…検出線  Ｌ…リード線
ＰＮＬ…液晶表示パネル  ＤＡ…表示領域  ＮＤＡ…非表示領域
ＣＥ…共通電極  Ｃ…分割電極
ＳＬＥ…シールド電極
ＰＥ…画素電極
ＣＤ…共通電極駆動回路
ＳＬＤ…シールド電極駆動回路
ＲＣ…検出回路
【図１】
2015184741.tif 000003
【図２】
2015184741.tif 000004
【図３】
2015184741.tif 000005
【図４】
2015184741.tif 000006
【図５】
2015184741.tif 000007
【図６】
2015184741.tif 000008
【図７】
2015184741.tif 000009
【図８】
2015184741.tif 000010
【図９】
2015184741.tif 000011
【図１０】
2015184741.tif 000012