(57)【要約】【課題】ノーマリオン型（Ｄ型）である第１のスイッチング素子のオフ時の逆ゲートバイアス電圧が過大となることに起因する素子破壊を防止する。ノーマリオフ型（Ｅ型）である第２のスイッチング素子のドレイン・ソース間のサージ電力損失を低減する。【解決手段】第２のスイッチング素子Ｑ２に設けたスナバ回路７０の出力をコントロールＩＣ ４０へのＩＣ用電源の給電ラインＨＨに供給する昇圧コンバータ８０は、給電ラインＨＨの電圧とＩＣ基準電圧との誤差に応じて調整されるオンデューティに基づいて第３のスイッチング素子Ｑ３をスイッチングし給電ラインの電圧の安定化制御を行う。スナバ電圧判定回路９０はスナバ回路７０が出力するスナバ出力電圧が規定電圧を超えるか否かを判定し、規定電圧を超えたときに昇圧コンバータ８０は第３のスイッチング素子Ｑ３に対するオンデューティを増加させる。【選択図】図１
2015195677.tif 000002
【特許請求の範囲】
【請求項１】
一対の直流入力端子間にトランスの一次巻線を介して接続される主スイッチ手段がノーマリオン型である第１のスイッチング素子とノーマリオフ型である第２のスイッチング素子の縦続接続で構成され、
前記第２のスイッチング素子をスイッチング制御するコントロールＩＣは前記トランスの補助巻線で直流電圧を生成する補助電源部からＩＣ用電源を給電され、かつ、出力電圧の変動に応じて前記第２のスイッチング素子に対するスイッチング制御信号のオンデューティを可変して前記出力電圧を安定化させるように構成され、
前記第２のスイッチング素子の両端間にはこの素子のスイッチング動作による高周波ノイズを吸収し、生成される電圧を前記補助電源部から前記コントロールＩＣへの前記ＩＣ用電源の給電ラインに回生するスナバ回路が接続された構成をもつスイッチング電源装置において、
前記スナバ回路の出力電圧を昇圧した上で前記ＩＣ用電源の給電ラインに回生するもので、前記ＩＣ用電源の給電ラインの電圧を検出し、その検出したＩＣ用電源の給電ラインの電圧とＩＣ基準電圧との誤差に応じて調整されるオンデューティに基づいた第３のスイッチング素子のスイッチング動作により前記ＩＣ用電源の給電ラインの電圧の安定化制御を行う昇圧コンバータと、
前記スナバ回路が出力するスナバ出力電圧を監視し、規定電圧を超えるか否かを判定するスナバ電圧判定回路とを備え、
前記昇圧コンバータは前記スナバ電圧判定回路によって前記スナバ出力電圧が規定電圧を超えたと判定されたときに当該昇圧コンバータにおける前記第３のスイッチング素子に対するオンデューティを増加させるように構成されているスイッチング電源装置。
【請求項２】
前記スナバ電圧判定回路と前記昇圧コンバータとの間に、前記スナバ電圧判定回路によって前記スナバ出力電圧が規定電圧を超えたと判定されたときに前記昇圧コンバータが検出する前記ＩＣ用電源の給電ラインの電圧を跳躍的にアップシフトさせる検出電圧シフト回路を備えている請求項１に記載のスイッチング電源装置。
【請求項３】
前記スナバ回路は、前記第２のスイッチング素子の両端間に接続された整流ダイオードとスナバコンデンサの直列回路から構成され、
前記スナバ電圧判定回路によって前記スナバコンデンサの両端電圧が規定電圧を超えたと判定されたときに前記昇圧コンバータにおける前記第３のスイッチング素子に対するオンデューティを増加させることで、前記スナバコンデンサの両端電圧を低下させるように構成されている請求項１または請求項２に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主スイッチ手段がノーマリオン型（Ｄ型）とノーマリオフ型（Ｅ型）の２つのスイッチング素子の縦続接続（カスケード接続）で構成され、コントロールＩＣが出力電圧の増・減変化に応じてノーマリオフ型（Ｅ型）のスイッチング素子に対するオンデューティを減・増変化させるように構成されたスイッチング電源装置であって、ノーマリオフ型（Ｅ型）のスイッチング素子のスイッチング動作による高周波ノイズを吸収してコントロールＩＣの給電ラインに回生するスナバ回路が接続されたスイッチング電源装置に関する。本明細書では、「ノーマリオン型」と「ノーマリオフ型」の区別を容易化するため、ノーマリオン型がデプレッション型であり、ノーマリオフ型がエンハンスメント型であることから、それぞれ「ノーマリオン型（Ｄ型）」と「ノーマリオフ型（Ｅ型）」のように記載している。
【背景技術】
【０００２】
図２は従来技術におけるスイッチング電源装置の構成を示す回路図である。同図に示すように、一次側回路１０と二次側回路２０とがトランスＴ１を介してトランス結合されている。平滑コンデンサＣ１の正極端子に接続されたトランスＴ１の一次巻線Ｎ１にさらに縦続接続されたノーマリオン型（Ｄ型）である第１のスイッチング素子Ｑ１およびノーマリオフ型（Ｅ型）である第２のスイッチング素子Ｑ２の直列回路からなる主スイッチ回路３０が接続されている。スイッチング電源装置の電源投入によって図示しないダイオードブリッジ整流回路を介して平滑コンデンサＣ１に充電が行われ、直流電圧が発生する。この平滑コンデンサＣ１に現れる一次側整流後の電圧から起動用抵抗素子Ｒ１を介してコントロールＩＣ ４０の電源入力端子（Ｖｃｃ）にＩＣ用電源の給電ラインＨＨの電圧が供給され、コントロールＩＣ ４０が起動される。第１のスイッチング素子Ｑ１はデプレッション型（Ｄ型）のもので、電源投入前にゲート電圧をかけないときでも導通状態となるノーマリオン型のＦＥＴ（電界効果トランジスタ）である。このため、第２のスイッチング素子Ｑ２が導通すれば、トランスＴ１の一次巻線Ｎ１に電流が流れ、二次巻線Ｎ２、補助巻線Ｎ３にも電流が流れる。コントロールＩＣ ４０が起動されると、そのパルス信号出力端子（Ｏｕｔ）からＰＷＭ（パルス幅変調）制御のスイッチング制御信号を送出して第２のスイッチング素子Ｑ２を高周波でスイッチングし、トランスＴ１の一次巻線Ｎ１にスイッチング電流を流す。これによってトランスＴ１の二次巻線Ｎ２に逆位相の関係で電力が発生し、整流ダイオードＤ５と平滑コンデンサＣ６とによって整流平滑され生成された出力電圧Ｖｏが図示しない負荷へ供給される。同時に、二次巻線Ｎ２から同相の関係で補助巻線Ｎ３に誘起された電流を補助電源部６０において整流ダイオードＤ３で整流し、平滑コンデンサＣ４で平滑化してコントロールＩＣ ４０の電源入力端子（Ｖｃｃ）に給電する。この直後に起動用抵抗素子Ｒ１に代わって補助電源部６０によってコントロールＩＣ ４０の電源入力端子に電源電圧Ｖｃｃが供給される。
【０００３】
二次側回路２０の直流出力端子Ｔ２ｐ，Ｔ２ｎ間に接続した出力電圧検出回路５０が検出した出力電圧Ｖｏの検出信号はコントロールＩＣ ４０のフィードバック端子ＦＢに入力される。検出した出力電圧Ｖｏが基準電圧を上回るときは、コントロールＩＣ ４０は第２のスイッチング素子Ｑ２に対して出力するＰＷＭ制御のスイッチング制御信号のオンデューティを減少させ、一次側回路１０から二次側回路２０への伝達電力を下げることによって出力電圧Ｖｏを規定電圧に安定化させる。逆に、出力電圧Ｖｏが基準電圧を下回るときは、ＰＷＭ制御のスイッチング制御信号のオンデューティを増加させることによって出力電圧Ｖｏを規定電圧に安定化させる。
【０００４】
コントロールＩＣ ４０の制御によって第２のスイッチング素子Ｑ２がスイッチングするときに高周波ノイズが発生するが、この高周波ノイズは整流ダイオードＤ１とスナバコンデンサＣ２からなるスナバ回路７０によって吸収され、逆流防止ダイオードＤ２を介して回生され、補助電源部６０における平滑コンデンサＣ４の充電に利用される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−７６８４５号公報
【特許文献２】特開２００６−３５２８３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記で説明した従来例のスイッチング電源装置にあっては、ノーマリオン型（Ｄ型）である第１のスイッチング素子Ｑ１はデプレッション型で、例えばＧａＮ（窒化ガリウム）トランジスタで構成される。そして、その場合のオフ時のゲート・ソース間電圧は−５Ｖもあれば良いとされている。ちなみに、図３はノーマリオン型（Ｄ型）のＧａＮトランジスタについて、特許文献１（特開２００９−７６８４５号公報）の図面（図５）に記載されたゲート電圧・ドレイン電流特性の例を転載したものである（段落［００３８］参照）。これによれば、逆ゲートバイアス−５Ｖではドレイン電流をオフできることが分かる。（−３．４Ｖでドレイン・ソース電流Ｉdsが０になっているので、−５Ｖであれば確実にオフ状態に保たれる）。
【０００７】
これに対して、ノーマリオフ型（Ｅ型）である第２のスイッチング素子（電力ＭＯＳＦＥＴ）Ｑ２はエンハンスメント型で、印加するゲート電圧は１０Ｖ以上とするのが普通である。そしてこのことが原因で、第１のスイッチング素子（ＧａＮ）Ｑ１のオフ時のゲート・ソース間電圧を−１０Ｖ以下とする場合が多い。しかし、第１のスイッチング素子Ｑ１のオフ時のゲート・ソース間電圧（絶対値）をこれほど大きくするとなると、そのゲート電圧が過大となって第１のスイッチング素子Ｑ１が破壊されてしまうおそれがある。
【０００８】
特許文献２（特開２００６−３５２８３９号公報）のスイッチング波形（図３）を参照すると、第２のスイッチング素子Ｑ２のゲート電圧は１４Ｖにもなり、第１のスイッチング素子Ｑ１のオフ時の逆ゲートバイアス電圧は−１５Ｖ程度になる。その結果として、第２のスイッチング素子Ｑ２のドレイン・ソース間のサージ電力損失が大きなものになってしまうという問題がある。
【０００９】
本発明はこのような事情に鑑みて創作したものであり、ノーマリオン型（Ｄ型）である第１のスイッチング素子のオフ時の逆ゲートバイアス電圧が過大となることに起因する素子破壊を防止するとともに、ノーマリオフ型（Ｅ型）である第２のスイッチング素子のドレイン・ソース間のサージ電力損失を低減することを目的としている。
【課題を解決するための手段】
【００１０】
本発明は、次の手段を講じることにより上記の課題を解決する。
【００１１】
本発明によるスイッチング電源装置は、
一対の直流入力端子間にトランスの一次巻線を介して接続される主スイッチ手段がノーマリオン型（Ｄ型）である第１のスイッチング素子とノーマリオフ型（Ｅ型）である第２のスイッチング素子の縦続接続で構成され、
前記第２のスイッチング素子をスイッチング制御するコントロールＩＣは前記トランスの補助巻線で直流電圧を生成する補助電源部からＩＣ用電源を給電され、かつ、出力電圧の変動に応じて前記第２のスイッチング素子に対するスイッチング制御信号のオンデューティを可変して前記出力電圧を安定化させるように構成され、
前記第２のスイッチング素子の両端間にはこの素子のスイッチング動作による高周波ノイズを吸収し、生成される電圧を前記補助電源部から前記コントロールＩＣへの前記ＩＣ用電源の給電ラインに回生するスナバ回路が接続された構成をもつスイッチング電源装置において、
前記スナバ回路の出力電圧を昇圧した上で前記ＩＣ用電源の給電ラインに回生するもので、前記ＩＣ用電源の給電ラインの電圧を検出し、その検出したＩＣ用電源の給電ラインの電圧とＩＣ基準電圧との誤差に応じて調整されるオンデューティに基づいた第３のスイッチング素子のスイッチング動作により前記ＩＣ用電源の給電ラインの電圧の安定化制御を行う昇圧コンバータと、
前記スナバ回路が出力するスナバ出力電圧を監視し、規定電圧を超えるか否かを判定するスナバ電圧判定回路とを備え、
前記昇圧コンバータは前記スナバ電圧判定回路によって前記スナバ出力電圧が規定電圧を超えたと判定されたときに当該昇圧コンバータにおける前記第３のスイッチング素子に対するオンデューティを増加させるように構成されていることを特徴としている。
【００１２】
トランスを介して一次側回路から二次側回路への高力率の電圧変換を伴う電力伝達を行うために、トランスの一次巻線に直列に接続される主スイッチ手段としてノーマリオン型（Ｄ型）である第１のスイッチング素子とノーマリオフ型（Ｅ型）である第２のスイッチング素子との縦続接続を構成している。また、第２のスイッチング素子の両端間にスナバ回路を接続し、そのスナバ回路で生成される電圧をコントロールＩＣへのＩＣ用電源の給電ラインに回生することにより、第２のスイッチング素子の高周波スイッチング動作によって生じる高周波ノイズをコントロールＩＣのＩＣ用電源の給電ラインの電圧として利用し、効率の高いスイッチング電源装置を実現している。コントロールＩＣは出力電圧が高くなるほど第２のスイッチング素子に対するスイッチング制御信号のオンデューティを減少させるので、出力電圧を安定化できる。
【００１３】
このような構成・機能を有するスイッチング電源装置において、第１のスイッチング素子のオフ時の逆ゲートバイアス電圧過大や第２のスイッチング素子のサージ電力損失の課題を解決すべく、本発明ではスナバ回路とコントロールＩＣとの間にフィードバック制御系を構築している。そのフィードバック制御系は昇圧コンバータとスナバ電圧判定回路から構成されている。昇圧コンバータはスナバ回路とコントロールＩＣへのＩＣ用電源の給電ラインとの間に接続されて、ＩＣ用電源の給電ラインの電圧とＩＣ基準電圧との誤差に応じて調整されるオンデューティに基づいた第３のスイッチング素子のスイッチング動作によりＩＣ用電源の給電ラインの電圧の安定化制御を行う。そして、スナバ電圧判定回路ではスナバ回路が出力するスナバ出力電圧が規定電圧を超えるか否かを判定し、スナバ出力電圧が規定電圧を超えたと判定したときは、その判定結果を受けて昇圧コンバータは第３のスイッチング素子に対するオンデューティを増加させる。第３のスイッチング素子のオンデューティが増加すれば、スナバ回路の出力端子から第３のスイッチング素子の経路での放電量が増加するためスナバ出力電圧が低下し、規定電圧へと収束することになる。その結果として、第１および第２のスイッチング素子とスナバ回路との共通接続点の電圧もある一定の電圧レベルに安定化する。そして、この共通接続点の電圧レベルを低めのある一定電圧に設定すれば、ノーマリオン型（Ｄ型）である第１のスイッチング素子のオフ時の逆ゲートバイアス電圧を低く抑えることが可能となる。さらに、共通接続点の電圧レベルを低めのある一定電圧に制御することは、ノーマリオフ型（Ｅ型）である第２のスイッチング素子のドレイン・ソース間の電圧も低めに抑えることが可能となる。
【００１４】
ここで、ＩＣ用電源の給電ラインの電圧とＩＣ基準電圧との誤差には、ＩＣ用電源の給電ラインの電圧自体とＩＣ基準電圧との誤差に限らず、ＩＣ用電源の給電ラインの電圧に比例する電圧とＩＣ基準電圧との誤差も含まれる。この場合、ＩＣ基準電圧は、比較対象であるＩＣ用電源の給電ラインの電圧に比例する電圧に応じて適宜、設定される。
【００１５】
同様にして、スナバ出力電圧が規定電圧を超えたときとは、スナバ出力電圧自体が規定電圧を超えたときに限らず、スナバ出力電圧に比例する電圧が規定電圧を超えたときも含まれる。この場合、規定電圧は、比較対象であるスナバ出力電圧に比例する電圧に応じて適宜、設定される。
【発明の効果】
【００１６】
本発明によれば、ノーマリオン型（Ｄ型）である第１のスイッチング素子のオフ時の逆ゲートバイアス電圧過大に起因する素子破壊を防止することができるとともに、ノーマリオフ型（Ｅ型）である第２のスイッチング素子のドレイン・ソース間のサージ電力損失を低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例におけるスイッチング電源装置の構成を示す回路図
【図２】従来例のスイッチング電源装置の構成を示す回路図
【図３】特許文献１に記載されたノーマリオン型（Ｄ型）のＧａＮトランジスタのゲート電圧・ドレイン電流特性の例示図
【発明を実施するための形態】
【００１８】
上記構成の本発明のスイッチング電源装置には、次のような好ましい態様がある。
【００１９】
上記構成のスイッチング電源装置において、前記のスナバ電圧判定回路と昇圧コンバータとの間に検出電圧シフト回路を設ける構成がある。その検出電圧シフト回路はスナバ電圧判定回路によってスナバ出力電圧が規定電圧を超えたと判定されたときに昇圧コンバータが検出するＩＣ用電源の給電ラインの電圧を跳躍的にアップシフトさせるものとして構成されている。上記した本発明によるスイッチング電源装置の基本の構成においては、その昇圧コンバータはスナバ電圧判定回路によってスナバ出力電圧が規定電圧を超えたと判定されたときに当該の昇圧コンバータにおける第３のスイッチング素子に対するオンデューティを増加させるように構成されている。この基本の制御態様について、上記の検出電圧シフト回路を有する本実施形態はより高次に調整されたものを提供する。
【００２０】
すなわち、スナバ出力電圧が規定電圧を超えるときに検出電圧シフト回路は昇圧コンバータが検出するＩＣ用電源の給電ラインの電圧を跳躍的にアップシフトさせる。検出されたＩＣ用電源の給電ラインの電圧が一気にアップシフトすれば、昇圧コンバータは第３のスイッチング素子に対するオンデューティを跳躍的に増加させることになり、スナバ回路の出力端子から第３のスイッチング素子の経路での放電量を一気に増加させるため、スナバ出力電圧の規定電圧へ向けた降下収束も高速に応答することになる。
【００２１】
また、前記のスナバ回路については、第２のスイッチング素子の両端間に接続された整流ダイオードとスナバコンデンサの直列回路から構成されているものとし、前記のスナバ電圧判定回路によってスナバコンデンサの両端電圧が規定電圧を超えたと判定されたときに昇圧コンバータにおける第３のスイッチング素子に対するオンデューティを増加させることで、スナバコンデンサの両端電圧を低下させるように構成されている実施形態もある。これは、スナバ回路とスナバ電圧判定回路をより具体的レベルで記述したものであり、回路構成の可及的な簡素化を図っている。
【実施例】
【００２２】
以下、本発明にかかわるスイッチング電源装置の実施例を説明する。図１は本発明の実施例におけるスイッチング電源装置の構成を示す回路図である。図１において、１０は一次側回路、２０は二次側回路、Ｔ１ｐ，Ｔ１ｎは一次側回路１０における直流入力端子、Ｔ２ｐ，Ｔ２ｎは二次側回路２０における直流出力端子、Ｔ１は一次側回路１０と二次側回路２０の間に介在されたトランス、Ｃ１は平滑コンデンサ、Ｒ１は起動用抵抗素子、Ｑ１はノーマリオン型（Ｄ型）の第１のスイッチング素子、Ｑ２はノーマリオフ型（Ｅ型）の第２のスイッチング素子、３０は主スイッチ回路、４０はコントロールＩＣ、５０は出力電圧検出回路、６０は補助電源部、７０はスナバ回路、８０は昇圧コンバータ、９０はスナバ電圧判定回路、１００は検出電圧シフト回路である。
【００２３】
一次側回路１０において、一対の直流入力端子Ｔ１ｐ，Ｔ１ｎは図示しない全波整流回路（ダイオードブリッジ）の出力端子に接続されるが、平滑コンデンサＣ１の両端子も直流入力端子Ｔ１ｐ，Ｔ１ｎに接続されている。この一対の直流入力端子Ｔ１ｐ，Ｔ１ｎ間にトランスＴ１の一次巻線Ｎ１を介して接続された主スイッチ回路３０はノーマリオン型（Ｄ型）である第１のスイッチング素子Ｑ１とノーマリオフ型（Ｅ型）である第２のスイッチング素子Ｑ２の縦続接続で構成されている。トランスＴ１の二次巻線Ｎ２には整流ダイオードＤ５と平滑コンデンサＣ６の直列回路が接続されており、平滑コンデンサＣ６の両端に直流出力端子Ｔ２ｐ，Ｔ２ｎが接続されている。平滑コンデンサＣ６の両端間に接続された出力電圧検出回路５０は、その出力端子がコントロールＩＣ ４０のフィードバック端子ＦＢに接続されている。この場合、一次二次間を絶縁する回路が記載されていないが、フォトカプラ等を用いて一次二次間を絶縁した回路とするのが通常である。トランスＴ１の補助巻線Ｎ３の両端間に整流ダイオードＤ３と平滑コンデンサＣ４の直列回路からなる補助電源部６０が接続され、平滑コンデンサＣ４の正極端子がＩＣ用電源の給電ラインＨＨを介してコントロールＩＣ ４０の電源入力端子（Ｖｃｃ）に接続されている。トランスＴ１における二次巻線Ｎ２は一次巻線Ｎ１に対して逆極性の関係となっており、補助巻線Ｎ３は二次巻線Ｎ２に対して同極性の関係となっている。ノーマリオン型（Ｄ型）である第１のスイッチング素子Ｑ１は例えばＧａＮ（窒化ガリウム）トランジスタで構成される。ノーマリオフ型（Ｅ型）である第２のスイッチング素子Ｑ２は例えばシリコンのＭＯＳ‐ＦＥＴで構成される。
【００２４】
正極側の直流入力端子Ｔ１ｐはＩＣ用電源の給電ラインＨＨに対して起動用抵抗素子Ｒ１を介して接続されている。コントロールＩＣ ４０は、そのパルス信号出力端子（Ｏｕｔ）が第２のスイッチング素子Ｑ２のゲートに接続されている。この第２のスイッチング素子Ｑ２はＮチャンネル型ＭＯＳトランジスタで構成されている。コントロールＩＣ ４０によって第２のスイッチング素子Ｑ２を高周波でスイッチングすることにより、トランスＴ１において一次側回路１０から二次側回路２０へ交流電力を伝達し、さらに整流ダイオードＤ５と平滑コンデンサＣ６で整流平滑し、得られた直流の出力電圧Ｖｏを直流出力端子Ｔ２ｐ，Ｔ２ｎより図示しない負荷へ供給する。そして、二次巻線Ｎ２から補助巻線Ｎ３に誘起され、補助電源部６０における整流ダイオードＤ３と平滑コンデンサＣ４で整流平滑して得られた直流電圧をＩＣ用電源の給電ラインＨＨを介してコントロールＩＣ ４０の電源入力端子（Ｖｃｃ）に供給する。出力電圧検出回路５０は出力電圧Ｖｏを検出してコントロールＩＣ ４０のフィードバック端子ＦＢに出力するが、コントロールＩＣ ４０は得られた出力電圧Ｖｏの増・減変化に応じて第２のスイッチング素子Ｑ２に対するオンデューティを減・増変化させるように構成されている。
【００２５】
第２のスイッチング素子Ｑ２の両端間に整流ダイオードＤ１とスナバコンデンサＣ２の直列回路からなるスナバ回路７０が接続されている。スナバ回路７０の出力端子であるスナバコンデンサＣ２の正極端子が昇圧コンバータ８０を介してコントロールＩＣ ４０への給電ラインＨＨに接続されている。昇圧コンバータ８０はインダクタ（チョークコイル）Ｌ１、第３のスイッチング素子Ｑ３、逆流防止ダイオードＤ２、抵抗素子Ｒ５とツェナーダイオードＺＤ１からなる第１の基準電圧回路８１、抵抗素子Ｒ３，Ｒ４の抵抗分割回路からなるＩＣ用電源電圧検出回路８２、オペアンプからなる第１の誤差増幅器８３、コンデンサＣ３と抵抗素子Ｒ２からなる位相補償回路８４および制御回路８５から構成されている。第３のスイッチング素子Ｑ３はＮチャンネル型ＭＯＳトランジスタで構成されている。スナバ回路７０の両端間にインダクタＬ１と第３のスイッチング素子Ｑ３の直列回路が接続され、インダクタＬ１と第３のスイッチング素子Ｑ３の接続点が逆流防止ダイオードＤ２を介してＩＣ用電源の給電ラインＨＨに接続されている。ＩＣ用電源の給電ラインＨＨとグランドラインＬＬとの間に抵抗素子Ｒ５とツェナーダイオードＺＤ１の直列回路からなる第１の基準電圧回路８１が接続され、抵抗素子Ｒ５とツェナーダイオードＺＤ１の接続点が第１の誤差増幅器８３を構成するオペアンプの非反転入力端子（＋）に接続されている。また、ＩＣ用電源の給電ラインＨＨとグランドラインＬＬとの間に抵抗素子Ｒ３，Ｒ４の抵抗分割回路からなるＩＣ用電源電圧検出回路８２が接続され、抵抗素子Ｒ３，Ｒ４の接続点が第１の誤差増幅器８３を構成するオペアンプの反転入力端子（−）に接続されている。第１の誤差増幅器８３を構成するオペアンプの出力端子と反転入力端子（−）との間にはコンデンサＣ３と抵抗素子Ｒ２の直列回路からなる位相補償回路８４が接続されている。第１の誤差増幅器８３は基準電圧Ｖref1と検出したＩＣ用電源の給電ラインの電圧ＶHH（＝Ｖｃｃ）の分割値ｋ1 ・ＶHHとの誤差をとって誤差電圧ΔＶ1 （＝Ｖref1−ｋ1 ・ＶHH）とし、その信号を制御回路８５に出力するようになっている。ただし、抵抗分割比ｋ1 は、ｋ1 ＝Ｒ４／（Ｒ３＋Ｒ４）で与えられる。制御回路８５はその電源ラインがＩＣ用電源の給電ラインＨＨとグランドラインＬＬとの間に接続され、第１の誤差増幅器８３から入力した誤差電圧ΔＶ1 の振幅に応じたオンデューティにて第３のスイッチング素子Ｑ３をスイッチング制御するようになっている。すなわち、検出したＩＣ用電源の給電ラインＨＨの電圧ＶHH（＝Ｖｃｃ）の分割値ｋ1 ・ＶHHが基準電圧Ｖref1より低く、誤差電圧ΔＶ1 がマイナスとなるときは第３のスイッチング素子Ｑ３に対するオンデューティを増加させる制御信号を出力する。これで、インダクタＬ１への蓄積エネルギーを増やし、昇圧のレベルを上げてＩＣ用電源の給電ラインＨＨへの印加電圧を上昇させ、給電ラインＨＨの電圧ＶHHの分割値ｋ1 ・ＶHHが基準電圧に近づくように上昇させる。上記とは逆に、検出した給電ラインＨＨの電圧ＶHHの分割値ｋ1 ・ＶHHが基準電圧Ｖref1より高く、誤差電圧ΔＶ1 がプラスとなるときは第３のスイッチング素子Ｑ３に対するオンデューティを減少させる制御信号���出力する。これで、インダクタＬ１への蓄積エネルギーを減らし、昇圧のレベルを下げてＩＣ用電源の給電ラインＨＨへの印加電圧を降下させ、給電ラインＨＨの電圧ＶHHの分割値ｋ1 ・ＶHHが基準電圧に近づくように降下させる。
【００２６】
スナバコンデンサＣ２の両端電圧すなわちスナバ回路７０の出力電圧であるスナバ出力電圧Ｖｓはスナバ電圧判定回路９０に取り込まれる。スナバ電圧判定回路９０は抵抗素子Ｒ６，Ｒ７，Ｒ８，Ｒ９、コンデンサＣ５、ツェナーダイオードＺＤ２、オペアンプからなる第２の誤差増幅器９３から構成されている。スナバ回路７０の両端間に抵抗素子Ｒ６とツェナーダイオードＺＤ２の直列回路からなる第２の基準電圧回路９１が接続され、抵抗素子Ｒ６とツェナーダイオードＺＤ２の接続点が第２の誤差増幅器９３を構成するオペアンプの非反転入力端子（＋）に接続されている。また、スナバ回路７０の両端間に抵抗素子Ｒ７，Ｒ８の抵抗分割回路からなるスナバ出力電圧検出回路９２が接続され、抵抗素子Ｒ７，Ｒ８の接続点が第２の誤差増幅器９３を構成するオペアンプの反転入力端子（−）に接続されている。第２の誤差増幅器９３を構成するオペアンプの出力端子と反転入力端子（−）との間にはコンデンサＣ５と抵抗素子Ｒ９の直列回路からなる位相補償回路９４が接続されている。第２の誤差増幅器９３は基準電圧Ｖref2と検出したスナバ出力電圧Ｖｓの分割値ｋ2 ・Ｖｓとの誤差をとり、その誤差信号を“Ｈ”レベル、“Ｌ”レベルの２値信号として出力するようになっている。ただし、抵抗分割比ｋ2 は、ｋ2 ＝Ｒ８／（Ｒ７＋Ｒ８）で与えられる。
【００２７】
スナバ電圧判定回路９０の出力端子すなわち第２の誤差増幅器９３の出力端子は逆流防止ダイオードＤ４と抵抗素子Ｒ１０からなる検出電圧シフト回路１００を介して昇圧コンバータ８０におけるＩＣ用電源電圧検出回路８２の抵抗素子Ｒ３，Ｒ４の抵抗分割点に接続されている。スナバ電圧判定回路９０は検出したスナバ出力電圧Ｖｓの分割値ｋ2 ・Ｖｓが基準電圧Ｖref2より低いときは“Ｈ”レベルを出力して検出電圧シフト回路１００を不活性とする。逆に、検出したスナバ出力電圧Ｖｓの分割値ｋ2 ・Ｖｓが基準電圧Ｖref2より高いときは“Ｌ”レベルを出力して検出電圧シフト回路１００を活性化し、昇圧コンバータ８０における第１の誤差増幅器８３の反転入力端子（−）に接続された抵抗素子Ｒ４に対して抵抗素子Ｒ１０を並列に接続し、反転入力端子（−）に印加されるＩＣ用電源の給電ラインＨＨの電圧ＶHHを跳躍的にアップシフトさせる。
【００２８】
次に、上記のように構成されたスイッチング電源装置の動作を説明する。
【００２９】
（１）スイッチング電源装置の電源投入によって平滑コンデンサＣ１に充電が行われ、平滑コンデンサＣ１に現れる一次側整流後の入力電圧Ｖｉから起動用抵抗素子Ｒ１を介してコントロールＩＣ ４０の電源入力端子（Ｖｃｃ）にＩＣ用電源の給電ラインＨＨの電圧ＶHH（＝Ｖｃｃ）が供給され、コントロールＩＣ ４０が起動される。コントロールＩＣ ４０はそのパルス信号出力端子（Ｏｕｔ）からスイッチング制御信号（ＰＷＭ制御信号）を第２のスイッチング素子Ｑ２のゲートに対して出力し、第２のスイッチング素子Ｑ２を高周波でスイッチング制御し、トランスＴ１の一次巻線Ｎ１にスイッチング電流を流す。これによってトランスＴ１の二次巻線Ｎ２に逆位相の関係で電力が発生し、二次側回路２０における整流ダイオードＤ５と平滑コンデンサＣ６とによって整流平滑され生成された出力電圧Ｖｏが図示しない負荷へ供給される。同時に、二次巻線Ｎ２から同相の関係で補助巻線Ｎ３に誘起された電流を補助電源部６０において整流ダイオードＤ３で整流し、平滑コンデンサＣ４で平滑化し、ＩＣ用電源の給電ラインＨＨを介してコントロールＩＣ ４０の電源入力端子（Ｖｃｃ）に給電する。
【００３０】
（２）二次側回路２０において出力電圧検出回路５０が検出した出力電圧Ｖｏの検出信号はコントロールＩＣ ４０のフィードバック端子ＦＢに入力される。検出した出力電圧Ｖｏが基準電圧を上回るときは、コントロールＩＣ ４０は第２のスイッチング素子Ｑ２に対するパルス信号出力端子（Ｏｕｔ）から出力するスイッチング制御信号のオンデューティを減少させ、トランスＴ１の一次巻線Ｎ１に蓄積される磁気エネルギーを少なくして、一次側回路から二次側回路への伝達電力を下げることによって出力電圧Ｖｏを低下させる。逆に、出力電圧検出回路５０が検出した出力電圧Ｖｏが基準電圧を下回るときは、コントロールＩＣ ４０はスイッチング制御信号のオンデューティを増加させることによって出力電圧Ｖｏを上昇させる。いずれにしても、出力電圧検出回路５０からコントロールＩＣ ４０へのフィードバック制御により二次側回路２０の出力電圧Ｖｏを規定電圧に安定化させる。
【００３１】
（３）コントロールＩＣ ４０の制御によって第２のスイッチング素子Ｑ２がスイッチングするときに高周波ノイズが発生するが、この高周波ノイズは整流ダイオードＤ１とスナバコンデンサＣ２からなるスナバ回路７０によって吸収され、さらにスナバ回路７０から昇圧コンバータ８０に出力される。昇圧コンバータ８０において、第３のスイッチング素子Ｑ３は制御回路８５からのスイッチング制御信号により高周波でスイッチング制御される。第３のスイッチング素子Ｑ３のオン期間ではスナバ回路７０からの電流がインダクタＬ１と第３のスイッチング素子Ｑ３の経路を流れ、インダクタＬ１に磁気エネルギーが蓄積される。第３のスイッチング素子Ｑ３のオフ期間ではインダクタＬ１から放出される磁気エネルギーによる電流とスナバ回路７０からの電流が合流した上で逆流防止ダイオードＤ２を介してＩＣ用電源の給電ラインＨＨに給電が行われる。すなわち、スナバ出力電圧Ｖｓの昇圧が行われた上でＩＣ用電源の給電ラインＨＨに供給される。昇圧コンバータ８０における詳しい動作は次のとおりである。
【００３２】
昇圧コンバータ８０において、抵抗素子Ｒ３，Ｒ４の抵抗分割回路からなるＩＣ用電源電圧検出回路８２はＩＣ用電源の給電ラインＨＨの電圧ＶHH（＝Ｖｃｃ）を検出する。第１の誤差増幅器８３は抵抗素子Ｒ５とツェナーダイオードＺＤ１からなる第１の基準電圧回路８１による基準電圧Ｖref1と検出したＩＣ用電源の給電ラインの電圧ＶHHの分割値ｋ1 ・ＶHHとの誤差をとって誤差電圧ΔＶ1 （＝Ｖref1−ｋ1 ・ＶHH）とし、その信号を制御回路８５に出力する。制御回路８５は入力した誤差電圧ΔＶ1 の振幅に応じて第３のスイッチング素子Ｑ３に対するオンデューティを制御する。すなわち、検出したＩＣ用電源の給電ラインの電圧ＶHHの分割値ｋ1 ・ＶHHが基準電圧Ｖref1より低くて誤差電圧ΔＶ1 がプラスとなるときは制御回路８５は第３のスイッチング素子Ｑ３に対するオンデューティを増加させる制御信号を出力する。これで、インダクタＬ１への蓄積エネルギーを増やし、昇圧のレベルを上げてＩＣ用電源の給電ラインＨＨへの印加電圧を上昇させる。上記とは逆に、検出したＩＣ用電源の給電ラインの電圧ＶHHの分割値ｋ1 ・ＶHHが基準電圧Ｖref1よりも高くて誤差電圧ΔＶ1 がマイナスとなるときは制御回路８５はオンデューティを減少させる制御信号を出力する。これで、インダクタＬ１への蓄積エネルギーを減らし、昇圧のレベルを下げてＩＣ用電源の給電ラインＨＨへの印加電圧を降下させる。いずれにしても、昇圧コンバータ８０内のフィードバック制御により給電ラインＨＨの電圧ＶHHの分割値ｋ1 ・ＶHHは基準電圧Ｖref1に収束し、コントロールＩＣ ４０の電源電圧Ｖｃｃが安定化される。
【００３３】
（４）以上のようにして、スナバ回路７０の出力をＩＣ用電源の給電ラインＨＨに送ってスイッチングノイズ成分を有効に利用しながらも、コントロールＩＣ ４０の電源電圧Ｖｃｃを安定させ、二次側回路２０からの出力電圧Ｖｏも安定化させる制御を実行する。そして、このような制御動作において、スナバ回路７０の出力電圧であるスナバ出力電圧Ｖｓの変動に関して、スナバ電圧判定回路９０、検出電圧シフト回路１００、昇圧コンバータ８０およびコントロールＩＣ ４０によるフィードバック制御の動作について以下に説明する。
【００３４】
スナバ電圧判定回路９０において、抵抗素子Ｒ７，Ｒ８の抵抗分割回路からなるスナバ出力電圧検出回路９２はスナバ回路７０の出力電圧であるスナバ出力電圧Ｖｓを検出する。第２の誤差増幅器９３は抵抗素子Ｒ６とツェナーダイオードＺＤ２からなる第２の基準電圧回路９１による基準電圧Ｖref2と検出されたスナバ出力電圧Ｖｓの分割値ｋ2 ・Ｖｓとの誤差をとって誤差電圧ΔＶ2 （＝Ｖref2−ｋ2 ・Ｖｓ）として出力する。検出したスナバ出力電圧Ｖｓの分割値ｋ2 ・Ｖｓが基準電圧Ｖref2より低いときは第２の誤差増幅器９３の出力端子は“Ｈ”レベルとなるから、逆流防止ダイオードＤ４は導通せず、検出電圧シフト回路１００は非活性のままであり、昇圧コンバータ８０におけるＩＣ用電源電圧検出回路８２の構成は抵抗素子Ｒ３，Ｒ４のみの抵抗分割回路となる。このときの制御動作は上記したとおりである。
【００３５】
一方、検出したスナバ出力電圧Ｖｓの分割値ｋ2 ・Ｖｓが上昇して基準電圧Ｖref2より高くなったときは第２の誤差増幅器９３の出力端子は“Ｌ”レベルとなって逆流防止ダイオードＤ４が導通し、検出電圧シフト回路１００が活性化され、ＩＣ用電源電圧検出回路８２の構成は抵抗素子Ｒ３，Ｒ４の抵抗分割点に対して抵抗素子Ｒ１０が加わる。その結果、抵抗分割点である第１の誤差増幅器８３の反転入力端子（−）の電位が下がり、第１の誤差増幅器８３の出力電圧が上昇する。すると、制御回路８５は第３のスイッチング素子Ｑ３に対するオンデューティを増加させる。第３のスイッチング素子Ｑ３のオンデューティが増加するということは、スナバ回路７０におけるスナバコンデンサＣ２の正極端子からインダクタＬ１−第３のスイッチング素子Ｑ３の経路での放電量が増加することである。その結果として、スナバコンデンサＣ２の両端電圧つまりスナバ出力電圧Ｖｓを低下させ、分割値ｋ2 ・Ｖｓは基準電圧Ｖref2に収束することになる。
【００３６】
スナバ電圧判定回路９０における第２の基準電圧回路９１による基準電圧Ｖref2を例えば２．２５Ｖに設定し、Ｒ７＝Ｒ８としておくと、上記のスナバ電圧判定回路９０、検出電圧シフト回路１００、昇圧コンバータ８０およびコントロールＩＣ ４０によるフィードバック制御でスナバ回路７０の出力電圧であるスナバ出力電圧Ｖｓは４．５Ｖ以下に抑えられる。スナバ回路７０における整流ダイオードＤ１の順方向電圧Ｖｆを例えば０．５Ｖとすると、ノーマリオフ型（Ｅ型）である第２のスイッチング素子Ｑ２のドレイン・ソース間電圧は５Ｖとなり、ノーマリオン型（Ｄ型）である第１のスイッチング素子Ｑ１の逆ゲートバイアス電圧も−５Ｖに抑えることができる。以上の結果、第１のスイッチング素子Ｑ１のオフ時の逆ゲートバイアス電圧過大に起因する素子破壊を防止することができるとともに、第２のスイッチング素子Ｑ２のドレイン・ソース間のサージ電力損失を低減することができる。
【００３７】
なお、上記実施例では昇圧コンバータ８０はＩＣ用電源の給電ラインＨＨの電圧ＶHH（＝Ｖｃｃ）の分割値ｋ1 ・ＶHHとＩＣ基準電圧（基準電圧Ｖref1）との誤差に応じて第３のスイッチング素子Ｑ３のスイッチング動作のオンデューティを調整しているが、本発明はこれに限定されるものではなく、ＩＣ用電源の給電ラインＨＨの電圧ＶHH（＝Ｖｃｃ）に比例する電圧とＩＣ基準電圧との誤差に基づいて前記のオンデューティを調整すればよい。また、ＩＣ用電源の給電ラインＨＨの電圧ＶHH（＝Ｖｃｃ）自体とＩＣ基準電圧との誤差に基づいて前記のオンデューティを調整してもよい。上記の場合、ＩＣ基準電圧は目的達成のため適宜、設定変更される。
【００３８】
同様に、スナバ電圧判定回路９０はスナバ出力電圧（スナバコンデンサＣ２の両端電圧）Ｖｓの分割値ｋ2 ・Ｖｓが規定電圧（基準電圧Ｖref2）を超えるか否かを判定しているが、本発明はこれに限定されるものではなく、スナバ出力電圧Ｖｓに比例する電圧と規定電圧とを比較して判定すればよい。また、スナバ出力電圧Ｖｓ自体と規定電圧とを比較して判定してもよい。上記の場合、規定電圧は目的達成のため適宜、設定変更される。
【産業上の利用可能性】
【００３９】
本発明は、主スイッチ手段がノーマリオン型（Ｄ型）である第１のスイッチング素子とノーマリオフ型（Ｅ型）である第２のスイッチング素子の縦続接続で構成され、第２のスイッチング素子のスイッチング動作による高周波ノイズを吸収してコントロールＩＣの給電ラインに回生するスナバ回路を有するスイッチング電源装置において、ノーマリオン型（Ｄ型）である第１のスイッチング素子のオフ時の逆ゲートバイアス電圧過大に起因する素子破壊を防止するとともに、ノーマリオフ型（Ｅ型）である第２のスイッチング素子のドレイン・ソース間のサージ電力損失を低減する技術として有用である。
【符号の説明】
【００４０】
１０  一次側回路
２０  二次側回路
３０  主スイッチ回路
４０  コントロールＩＣ
５０  出力電圧検出回路
６０  補助電源部
７０  スナバ回路
８０  昇圧コンバータ
８１  第１の基準電圧回路
８２  ＩＣ用電源電圧検出回路
８３  第１の誤差増幅器
８５  制御回路
９０  スナバ電圧判定回路
９１  第２の基準電圧回路
９２  スナバ出力電圧検出回路
９３  第２の誤差増幅器
１００  検出電圧シフト回路
Ｃ２  スナバコンデンサ
Ｑ１  ノーマリオン型（Ｄ型）の第１のスイッチング素子
Ｑ２  ノーマリオフ型（Ｅ型）の第２のスイッチング素子
Ｑ３  第３のスイッチング素子
Ｔ１ｐ，Ｔ１ｎ  直流入力端子
Ｔ２ｐ，Ｔ２ｎ  直流出力端子
Ｔ１  トランス
ＺＤ１，ＺＤ２  ツェナーダイオード
【図１】
2015195677.tif 000003
【図２】
2015195677.tif 000004
【図３】
2015195677.tif 000005