(57)【要約】【課題】高精細化された場合であっても高い表示品質の有機ＥＬ表示装置を提供する。【解決手段】発光素子表示装置は、表示領域にマトリクス状に配置された複数の画素の各々において、電流が流れることにより発光する発光素子と、複数の画素の各々に配置され、発光素子に流す電流を制御する少なくとも２つのトランジスタと、を備え、少なくとも２つのトランジスタの半導体部（３２９，３３９）は、互いに異なる層に形成されている、ことを特徴とする。【選択図】図７
2015141255.tif 000002
【特許請求の範囲】
【請求項１】
表示領域にマトリクス状に配置された複数の画素の各々において、電流が流れることにより発光する発光素子と、
前記複数の画素の各々に配置され、前記発光素子に流す電流を制御する少なくとも２つのトランジスタと、を備え、
前記少なくとも２つのトランジスタの半導体部は、互いに異なる層に形成されている、ことを特徴とする発光素子表示装置。
【請求項２】
請求項１に記載の発光素子表示装置において、
前記少なくとも２つのトランジスタは、
階調値に応じた電圧の印加を制御する画素トランジスタと、
前記画素トランジスタを介して印加された電位に基づいて発光を制御する駆動トランジスタと、を有し、
前記駆動トランジスタの前記半導体部を有する第１層は、導電体からなる第１容量電極を更に有し、
前記画素トランジスタの前記半導体部を有する第２層は、前記画素トランジスタの前記半導体部と連続し、駆動トランジスタのゲートとなる導電体である第２容量電極を更に有し、
前記第１容量電極と前記第２容量電極とは、絶縁層を介して互いに重畳して形成される、ことを特徴とする発光素子表示装置。
【請求項３】
請求項２に記載の発光素子表示装置において、
前記画素トランジスタのゲートである走査信号線を有する第３層は、前記走査信号線とは電気的に独立し、前記第１容量電極にコンタクトホールを介して電気的に接続され、絶縁層を介して、前記第１容量電極と共に、前記第２容量電極を挟むように配置される第３容量電極を更に有する、ことを特徴とする発光素子表示装置。
【請求項４】
請求項２又は３に記載の発光素子表示装置において、
前記第１容量電極は、前記駆動トランジスタの前記半導体部とは電気的に独立し、基準電位に電気的に接続されている、ことを特徴とする発光素子表示装置。
【請求項５】
請求項２又は３に記載の発光素子表示装置において、
前記第１容量電極は、前記駆動トランジスタの前記半導体部と連続し、導電体からなる前記駆動トランジスタのソース・ドレインの一方と電気的に接続されている、ことを特徴とする発光素子表示装置。
【請求項６】
請求項２に記載の発光素子表示装置において、
前記第２容量電極及び前記第３容量電極は、平面視において、基準電位に接続された基準電位配線と重畳して形成される、ことを特徴とする発光素子表示装置。
【請求項７】
請求項２に記載の発光素子表示装置において、
前記第１層及び前記第２層は、ポリシリコンからなる、ことを特徴とする発光素子表示装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子表示装置に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）等の自発光体を用いた発光素子表示装置が実用化されている。このようなＯＬＥＤを用いた有機ＥＬ（Electro-luminescent）表示装置をはじめとする発光素子表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。
【０００３】
特許文献１は、発光素子を有する表示装置において、バンクの下に駆動素子を形成し、その下に導電性の下側遮光膜を形成することにより、リーク電流を防止すると共に、バンク層をセルフアラインで形成することについて開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−３５２９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
有機ＥＬ表示装置においても、近年、高精細化が進むことにより、各画素の大きさが小さくなってきている。有機ＥＬ表示装置は、各画素において階調値に応じた電位差を保持することにより電流を流すものであるが、画素が小さくなるとそれに伴って電極も小さくなるため、結果として電位差を保持するための容量が小さくなる。電位差を保持する容量が小さい場合には、ノイズの影響や微少なリークによる影響で電位差が変化し、各画素における輝度のばらつきとなることから、表示品質が低下することが考えられる。
【０００６】
本発明は、上述の事情に鑑みてされたものであり、高精細化された場合であっても高い表示品質の有機ＥＬ表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の発光素子表示装置は、表示領域にマトリクス状に配置された複数の画素の各々において、電流が流れることにより発光する発光素子と、前記複数の画素の各々に配置され、前記発光素子に流す電流を制御する少なくとも２つのトランジスタと、を備え、前記少なくとも２つのトランジスタの半導体部は、互いに異なる層に形成されている、ことを特徴とする発光素子表示装置である。ここで半導体部が「互いに異なる層」であるとは、同時に成膜されない層であることを意味する。また、「画素」は、発光素子を有する単位を意味し、画素が複数の発光素子で構成されることにより複数の副画素を有している場合には副画素を意味する。
【０００８】
また、本発明の発光素子表示装置において、前記少なくとも２つのトランジスタは、階調値に応じた電圧の印加を制御する画素トランジスタと、前記画素トランジスタを介して印加された電位に基づいて発光を制御する駆動トランジスタと、を有し、前記駆動トランジスタの前記半導体部を有する第１層は、導電体からなる第１容量電極を更に有し、前記画素トランジスタの前記半導体部を有する第２層は、前記画素トランジスタの前記半導体部と連続し、駆動トランジスタのゲートとなる導電体である第２容量電極を更に有し、前記第１容量電極と前記第２容量電極とは、絶縁層を介して互いに重畳して形成されていてもよい。
【０００９】
ここで、第１層及び第２層は、それぞれが同時に成膜される一つの層であってもよいし、それぞれが例えば半導体である層とソース／ドレインである層との組合せ等、同時に成膜される層を複数含む、複数の層の集合であってもよい。しかしながら、上述したように半導体部は、同時に成膜されない層であることを要する。
【００１０】
また、本発明の発光素子表示装置において、前記画素トランジスタのゲートである走査信号線を有する第３層は、前記走査信号線とは電気的に独立し、前記第１容量電極にコンタクトホールを介して電気的に接続され、絶縁層を介して、前記第１容量電極と共に、前記第２容量電極を挟むように配置される第３容量電極を更に有していてもよい。
【００１１】
また、本発明の発光素子表示装置において、前記第１容量電極は、前記駆動トランジスタの前記半導体部とは電気的に独立し、基準電位に電気的に接続されていてもよい。
【００１２】
また、本発明の発光素子表示装置において、前記第１容量電極は、前記駆動トランジスタの前記半導体部と連続し、導電体からなる前記駆動トランジスタのソース・ドレインの一方と電気的に接続されていてもよい。
【００１３】
また、本発明の発光素子表示装置において、前記第２容量電極及び前記第３容量電極は、平面視において、基準電位に接続された基準電位配線と重畳して形成されていてもよい。
【００１４】
また、本発明の発光素子表示装置において、前記第１層及び前記第２層は、ポリシリコンからなっていてもよい。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態に係る有機ＥＬ表示装置を概略的に示す図である。
【図２】図１のII−II線における断面を概略的に示す図である。
【図３】対向基板を有さない有機ＥＬ表示装置の例について示す図である。
【図４】図１の画素に含まれる副画素の構成例について示す図である。
【図５】図１の画素に含まれる副画素の構成例について示す図である。
【図６】副画素における回路の一例について示す回路図である。
【図７】図６の回路を構成する配線及び電極の配置を概略的に示す図である。
【図８】図７のVIII−VIII線の断面について概略的に示す図である。
【図９】図７のIX−IX線に断面について概略的に示す図である。
【図１０】実施形態の比較例について示す図である。
【図１１】本実施形態の第１の変形例について、図７と同様の視野により示す図である。
【図１２】本実施形態の第２の変形例について、図７と同様の視野により示す図である。
【発明を実施するための形態】
【００１６】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１７】
図１には、本発明の実施形態に係る発光素子表示装置である有機ＥＬ表示装置１００が概略的に示されている。この図に示されるように、有機ＥＬ表示装置１００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板１２０及び対向基板１５０の２枚の基板を有し、これらの基板の間には透明樹脂の充填剤２２１（図２参照）が封止されている。有機ＥＬ表示装置１００のＴＦＴ基板１２０及び対向基板１５０には、マトリクス状に配置された画素２１０からなる表示領域２０５が形成されている。ここで、各画素２１０は複数の副画素２１２（後述）から構成されている。
【００１８】
また、ＴＦＴ基板１２０は透明のガラス又は樹脂の絶縁材料からなる基板であり、ＴＦＴ基板１２０には、副画素２１２のそれぞれに配置された画素トランジスタ２２０（後述）の走査信号線３４２に対してソース・ドレイン間を導通させるための電位を印加すると共に、画像信号線３１２（後述）に対して副画素２１２の階調値に対応する電圧を印加する駆動回路である駆動ＩＣ（Integrated Circuit）１８２が載置され、外部から画像信号等を入力するためのＦＰＣ（Flexible Printed Circuits）１８１が取付けられている。また、本実施形態においては、図の矢印に示されるように、ＴＦＴ基板１２０の発光層が形成された側に光を出射するトップエミッション型の有機ＥＬ表示装置としている。
【００１９】
図２は、図１のII−II線における断面を概略的に示す図である。この断面図に示されるように、ＴＦＴ基板１２０には、ＴＦＴ回路が形成されたＴＦＴ回路層１６０と、ＴＦＴ回路層１６０上に形成された複数の発光素子である複数の有機ＥＬ素子１３０と、有機ＥＬ素子１３０を覆って水分を遮断する封止膜１２５と、を有している。有機ＥＬ素子１３０は、各画素２１０に含まれる副画素２１２の数だけ形成されるが、図２では説明を分かりやすくするため、省略して記載している。また、対向基板１５０には、例えば３色又は４色のそれぞれ異なる波長領域の光を透過するカラーフィルタ及び各副画素２１２の境界から出射される光を遮断する遮光膜であるブラックマトリクスが形成されている。ＴＦＴ基板１２０と対向基板１５０との間の充填剤２２１は、シール剤２２２により封止されている。
【００２０】
なお、本実施形態においては、図２に示されるような対向基板１５０を有する構成としているが、図３に示されるような対向基板１５０を有さない構成とすることもできる。また、図３に示されるように、駆動ＩＣ１８２をＦＰＣ１８１上に配置してもよく、特にＴＦＴ基板１２０を柔軟な樹脂材料とした場合には、ＴＦＴ基板１２０をＦＰＣ１８１と一体とした構成であってもよい。また、本実施形態においては、有機ＥＬ素子１３０において白色を発光し、カラーフィルタを用いて３色又は４色の波長領域の光を透過する構成とするが、有機ＥＬ素子１３０において、例えば３色又は４色のそれぞれ異なる波長領域の光を発光する構成としてもよい。
【００２１】
図４は、図１の画素２１０に含まれる副画素２１２の構成例について示す図である。この図に示されるように画素２１０は、Ｒ（赤）Ｇ（緑）Ｂ（青）Ｗ（白）の４種類の色に対応する波長領域の光を出射する略矩形の副画素２１２からなり、副画素２１２は同じ画素２１０内の他の副画素２１２と２辺が接するように田の字型に整列されている。なお、画素２１０における副画素２１２の構成は、図４の構成に限られず、図５に示されるようなＲＧＢの３色に対応する副画素２１２からなるストライプ構成であってもよく、また、ストライプ構成で更にＲＧＢＷの４種類の色を使用するものであってもよい。画素２１０を構成する副画素２１２の配置はこれらの限られず適宜定めることができる。
【００２２】
図６は、副画素２１２における回路の一例について示す回路図である。この図を用いて発光における回路の動作について説明する。画像信号線３１２に各副画素２１２の階調値に応じた画像信号が印加され、走査信号線３４２の信号に基づいて画素トランジスタ２２０が導通することにより、階調値に基づいた電圧が容量２４１及び／又は２４２に蓄えられる。有機ＥＬ素子１３０は、駆動トランジスタ２３０が容量２４１及び／又は２４２に蓄えられた電位に基づいた電流を流すことにより発光する。有機ＥＬ素子１３０のカソード側は低基準電位ＶＳＳに接続され、駆動トランジスタ２３０のソース側（有機ＥＬ素子１３０側とは反対側）は、高基準電位ＶＤＤに保持された高基準電位線３１１に接続されている。
【００２３】
ここで、各容量２４１及び２４２は、両方を形成されることとしてもよいし、いずれか１つの容量を形成するように構成することとしてもよい。なお、本回路図においてはｐ型の半導体を用いることとしていが、ｎ型の半導体を用いることとしてもよい。また、図６の回路は発光の制御を説明するための簡易的な回路であり、２つのトランジスタを有するものとしたが、３つ以上のトランジスタを有する構成としてもよいし、その他の制御配線や容量を含むものであってもよく、回路の構成は任意に定めることが可能である。
【００２４】
図７は、図６の回路を構成する配線及び電極の配置を概略的に示す図である。この図は４つの副画素２１２について示しており、各副画素２１２には、走査信号線３４２、画像信号線３１２及び高基準電位線３１１が延びている。なお、この図では、各副画素２１２の回路について説明するため、アノード電極３５０より下層の回路に係る層のみが示されており、アノード電極３５０より上層の発光に係る層構造については省略されている。また、アノード電極３５０はその配置位置のみを破線により示している。
【００２５】
この図に示されるように、駆動トランジスタ２３０の半導体部３３９を有する第１層（３３１，３３２）は、半導体部３３９と共に駆動トランジスタ２３０のソース・ドレインを有する駆動トランジスタチャネル電極３３１と、駆動トランジスタチャネル電極３３１とは電気的に独立し、導電体からなる第１容量電極３３２とを有している。駆動トランジスタチャネル電極３３１は、アノード電極３５０とコンタクトホール３９２を介して接続されると共に、高基準電位線３１１とコンタクトホール３９３を介して接続されている。第１容量電極３３２は、高基準電位線３１１とコンタクトホール３９４を介して接続されている。
【００２６】
画素トランジスタ２２０の半導体部３２９を有する第２層（３２１，３２２）は、走査信号線３４２と重畳する部分に形成された半導体部３２９と共に画素トランジスタ２２０のソース・ドレインを有する画素トランジスタチャネル電極３２１と、画素トランジスタチャネル電極３２１と連続して形成され、平面視で第１容量電極３３２と重畳する第２容量電極３２２とを有している。画素トランジスタチャネル電極３２１は、コンタクトホール３９１を介して画像信号線３１２に接続されている。
【００２７】
走査信号線３４２を有する第３層（３４１，３４２）は、走査信号線３４２とは電気的に独立し、第１容量電極３３２にコンタクトホール３９５を介して電気的に接続され、絶縁層１６３及び１６５（図８、９参照）を介して、第１容量電極３３２と共に、第２容量電極３２２を挟むように配置される第３容量電極３４１を有している。第３層（３４１，３４２）上には、絶縁層１６６介して高基準電位線３１１及び画像信号線３１２が形成されている。
【００２８】
なお、本実施形態においては、第１層（３３１，３３２）及び第２層（３２１，３２２）はポリシリコンにより形成され、半導体部３３９及び半導体部３２９と、他の部分とでイオン注入量を変えることにより、半導体部分と導体部分とを形成することとしている。したがって、本実施形態におけるこれらの「層」は、同一の工程で同時に形成される膜であることとなる。しかしながら、アモルファス半導体や酸化膜半導体等の他の半導体材料が用いられる等により、ソース・ドレイン及び半導体層が互いに異なる層に形成される場合であっても、第１層又は第２層の「層」を、ソース・ドレイン及び半導体層等の複数層が含まれる層とすることにより、本実施形態を適用することができる。したがって、第１層〜第３層の層は、それぞれ複数の層から構成される複合層であってもよく、特に第１層及び第２層は、それぞれ半導体層とソース／ドレインの導体層の複合層であってもよい。
【００２９】
また、第１層（３３１，３３２）及び第２層（３２１，３２２）の端部を半導体部分やコンタクトホール等の接続部分から離したところに形成し、端部のイオン注入量を少なくすることにより、結晶粒界で発生する電界を緩和する所謂ＬＤＤ（Low Doped Drain）構造を用いることとしてもよい。また、高基準電位線３１１、画像信号線３１２及び第３層等の導体部分としては、Ａｌ、Ｃｕ、Ａｕ、Ｔｉ、Ｍｏ、Ｗ等の金属や、ドープされたポリシリコン等導電性の有機材料を用いることができ、更に、高基準電位線３１１及び画像信号線３１２は、ＡｌをＴｉで挟んだＴｉ／Ａｌ／Ｔｉ構造の配線としてもよい。
【００３０】
図８は、図７のVIII−VIII線の断面について概略的に示す図である。なお、この図において、樹脂等によりアノード電極３５０の端部を覆って形成され、隣接する副画素２１２のアノード電極３５０との間を絶縁する画素分離膜１３５より上層の膜については省略して記載されている。この断面図に示されるように、ＳｉＮｘ等の絶縁材料からなる下地膜１６１上に形成される第１層（３３１，３３２）は、駆動トランジスタチャネル電極３３１及び第１容量電極３３２を有し、第１容量電極３３２は、絶縁層１６３及び１６５に開けられたコンタクトホール３９５を介して第３層（３４１，３４２）の第３容量電極３４１に接続されている。第２層（３２１，３２２）の第２容量電極３２２は、ＳｉＮｘ等の絶縁材料からなる絶縁層１６３及び１６５の間に形成され、第１容量電極３３２、第２容量電極３２２及び第３容量電極３４１により、図６の回路図における容量２４１が形成されている。
【００３１】
図９は、図７のIX−IX線に断面について概略的に示す図である。この断面図に示されるように、駆動トランジスタチャネル電極３３１は、絶縁層１６６上で画像信号線３１２と同一の層に形成された形成された高基準電位線３１１と、コンタクトホール３９３を介して接続されると共に、アクリルやポリイミド等の樹脂からなる平坦化膜１６８上に形成されたアノード電極３５０に、コンタクトホール３９２を介して接続されている。駆動トランジスタチャネル電極３３１における、画素トランジスタチャネル電極３２１との重畳部分は、半導体部３３９となっている。
【００３２】
以上説明したように、本実施形態によれば、駆動トランジスタ２３０の半導体部３３９及び画素トランジスタ２２０の半導体部３２９が、それぞれ第１層（３３１，３３２）及び第２層（３２１，３２２）に形成されているため、より大きな容量電極を形成することができ、より安定的に電位差を保持し、より高い品質で表示することができる。また、各副画素２１２において空間を効率的に利用できるため、高精細化された場合であっても、より大きな容量電極とすることができ、高い品質で表示することができる。
【００３３】
なお、上述の実施形態においては、第３容量電極３４１を有する構造としているが、第１容量電極３３２及び第２容量電極３２２により十分な容量が形成できる場合には、第３容量電極３４１を有さなくともよい。また、上述の実施形態においては、各副画素２１２にトランジスタが２つある場合で、半導体層を２層である場合について記載したが、トランジスタを３つ以上有するものであってもよいし、半導体層が３層以上であってもよい。
【００３４】
図１０は、上述の実施形態の比較例について示す図である。図１０の比較例においては、駆動トランジスタ２３０の半導体部３３９と画素トランジスタ２２０の半導体部３２９が同一の層に形成されている。このように半導体部３３９及び３２９が同一の層に形成されることとなると、画素トランジスタチャネル電極３２１と第３容量電極３４１を接続するための、ジャンパ配線４１７及びコンタクトホール４９１及び４９２を必要とすることとなる。これはコンタクトホールを開けるプロセスを同時に行って製造効率を上げるために必要となるものであるが、副画素２１２の構造を複雑化し、製品の歩留りを悪化させる原因となる。また、画素トランジスタチャネル電極３２１と駆動トランジスタチャネル電極３３１とが同一層に形成されるため、これらの層と同一の層に形成される容量電極は、１つのみとなるだけでなく、容量電極の大きさが小さくなるため、十分な容量が確保できない恐れがある。
【００３５】
しかしながら、図７に示されるような上述の実施形態の構成によれば、画素トランジスタチャネル電極３２１と駆動トランジスタチャネル電極３３１とが異なる層に形成されるため、それぞれの層に容量電極を設けることができると共に、それぞれの層における容量電極の大きさを大きくすることができる。また、画素トランジスタ２２０のソース又はドレインが別の駆動トランジスタのゲートとなっているため、図１０のジャンパ配線４１７等を備える必要がなく、効率のよい配線及び製造工程とすることができる。したがって、副画素２１２内の回路において、より安定的に電位差を保持させることができ、より高い品質で表示することができると共に、歩留りを向上させることができる。
【００３６】
図１１は、図７と同様の視野による、上述の実施形態の第１の変形例について示す図である。第１の変形例において、上述の実施形態と異なる点は、第２容量電極３２２及び第３容量電極３４１が高基準電位線３１１と重畳する領域にまで延びている点で異なる他は図７と同様である。このように定電位が印加される高基準電位線３１１と重畳された第２容量電極３２２及び第３容量電極３４１を有することにより、第２容量電極３２２及び第３容量電極３４１で保持される電位をより安定させることができるため、より高い品質で表示させることができる。また、この第１の変形例においても、第３容量電極３４１を有さない構成とすることができ、この場合には、第２容量電極３２２のみが高基準電位線３１１と重畳する構成とし、電位を安定させ、高い品質で表示させることができる。
【００３７】
図１２は、図７と同様の視野による、上述の実施形態の第２の変形例について示す図である。第２の変形例において、上述の実施形態と異なる点は、コンタクトホール３９４がなく、第１容量電極３３２は画像信号線３１２と接続されておらず、その代りに第１容量電極３３２は、駆動トランジスタチャネル電極３３１の有機ＥＬ素子１３０側（ｐ型の半導体を用いて形成される場合には駆動トランジスタ２３０のドレイン側）と接続されている点である。このような構成とすることにより、第１容量電極３３２、第２容量電極３２２及び第３容量電極３４１は、図６の回路図における容量２４２を形成する。容量２４２を、より大きな容量として形成することによっても、より安定的に電位差を保持し、より高い品質で表示することができる。したがって、上述の実施形態と同様の効果を得ることができる。なお、図１２の第２の変形例においても、図１１の第１の変形例と同様に、第２容量電極３２２及び第３容量電極３４１を高基準電位線３１１と重畳されるように形成してもよく、この場合にも第１の変形例と同様の効果を得ることができる。また、第２の変形例においても、第３容量電極３４１を有さない構成とすることができる。なお、駆動トランジスタ２３０が、ｎ型の半導体を用いて形成される場合には、第１容量電極３３２は駆動トランジスタ２３０のソース側と接続される。
【００３８】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【符号の説明】
【００３９】
１００  有機ＥＬ表示装置、１２０  ＴＦＴ基板、１２５  封止膜、１３０  有機ＥＬ素子、１３５  画素分離膜、１５０  対向基板、１６０  ＴＦＴ回路層、１６１  下地膜、１６３  絶縁層、１６５  絶縁層、１６６  絶縁層、１６８  平坦化膜、１８１  ＦＰＣ、１８２  駆動ＩＣ、２０５  表示領域、２１０  画素、２１２  副画素、２２０  画素トランジスタ、２２１  充填剤、２２２  シール剤、２３０  駆動トランジスタ、２４１  容量、２４２  容量、３１１  高基準電位線、３１２  画像信号線、３２１  画素トランジスタチャネル電極、３２２  第２容量電極、３２９  半導体部、３３１  駆動トランジスタチャネル電極、３３２  第１容量電極、３３９  半導体部、３４１  第３容量電極、３４２  走査信号線、３５０  アノード電極、３９１  コンタクトホール、３９２  コンタクトホール、３９３  コンタクトホール、３９４  コンタクトホール、３９５  コンタクトホール、４１７  ジャンパ配線、４９１  コンタクトホール、４９２  コンタクトホール。
【図１】
2015141255.tif 000003
【図２】
2015141255.tif 000004
【図３】
2015141255.tif 000005
【図４】
2015141255.tif 000006
【図５】
2015141255.tif 000007
【図６】
2015141255.tif 000008
【図７】
2015141255.tif 000009
【図８】
2015141255.tif 000010
【図９】
2015141255.tif 000011
【図１０】
2015141255.tif 000012
【図１１】
2015141255.tif 000013
【図１２】
2015141255.tif 000014