(57)【要約】【課題】リバースチルトドメインを抑制するために補正対象となる画素の数が増加した場合において、その補正に係る処理回路の複雑化を抑制する。【解決手段】映像処理回路３０の第１補正処理回路は、光変調素子としての液晶パネル１００の画素１１０毎に印加電圧を指定した映像信号に基づいて、リスク境界を検出する第１境界検出部と、検出されたリスク境界に接する画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための前記印加電圧の補正量を算出する第１補正量算出部と、算出された補正量に基づいて、補正対象とした前記画素の補正電圧を決定する第１補正電圧決定部とを有する。第２補正処理回路は、第１補正電圧決定部により補正電圧が決定された後の映像信号に基づいて、補正対象とした画素の補正電圧を決定する。出力部は、第２補正処理回路により補正電圧が決定された後の映像信号に応じて、データ信号Ｖｘを出力する。【選択図】図１
2015206968.tif 000002
【特許請求の範囲】
【請求項１】
第１補正処理回路と、第２補正処理回路と、出力部とを備え、
前記第１補正処理回路が、
複数画素を含む光変調素子の前記画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧が第１電圧である第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧である第２画素とに挟まれる境界を、リスク境界として検出する第１境界検出部と、
前記第１境界検出部により検出された前記リスク境界に接する画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための前記印加電圧の補正量を算出する第１補正量算出部と、
前記第１補正量算出部により算出された前記補正量に基づいて、補正対象とした前記画素の補正電圧を決定する第１補正電圧決定部と
を有し、
前記第２補正処理回路が、
前記第１補正電圧決定部により前記補正電圧が決定された後の前記映像信号に基づいて、前記印加電圧が第３電圧である第３画素と、前記印加電圧が前記第３電圧よりも大きい第４電圧である第４画素とに挟まれる境界を、リスク境界として検出する第２境界検出部と、
前記第２境界検出部により検出された前記リスク境界に接する画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための前記印加電圧の補正量を算出する第２補正量算出部と、
前記第２補正量算出部により算出された前記補正量に基づいて、補正対象とした前記画素の補正電圧を決定する第２補正電圧決定部と
を有し、
前記出力部が、
前記第２補正電圧決定部により前記補正電圧が決定された後の前記映像信号に応じて、前記光変調素子を駆動するための信号を出力する
映像処理回路。
【請求項２】
前記第１補正量算出部、及び、前記第２補正量算出部の各々は、
補正対象とした前記画素から見て少なくとも２方向の方向毎に、前記リスク境界を挟んで隣り合う前記画素に指定された前記印加電圧に基づいて、前記補正量を算出し、
前記第１補正電圧決定部、及び、前記第２補正電圧決定部の各々は、
前記方向毎に算出された前記補正量に基づいて、前記補正電圧を決定する
ことを特徴とする請求項１に記載の映像処理回路。
【請求項３】
前記画素が、第１方向及び第２方向に配列し、
前記第１補正量算出部、及び、前記第２補正量算出部の各々は、
補正対象とした前記画素から見て、前記第１方向及び前記第２方向に沿う４方向の方向毎に、前記補正量を算出する
ことを特徴とする請求項２に記載の映像処理回路。
【請求項４】
前記画素が、第１方向及び第２方向に配列し、
前記第１補正量算出部、及び、前記第２補正量算出部の各々は、
補正対象とした前記画素から見て、前記第１方向、前記第２方向、並びに、前記第１方向及び前記第２方向に交差する第３方向に沿う８方向の方向毎に、前記補正量を算出する
ことを特徴とする請求項２に記載の映像処理回路。
【請求項５】
前記第１補正電圧決定部は、
前記補正電圧を決定した前記画素に関連付けて、当該補正電圧を決定したことを示す信号を出力し、
前記第２補正電圧決定部は、
前記決定したことを示す信号が関連付けられた前記画素については、前記補正電圧を決定しない
ことを特徴とする請求項１から請求項４のいずれか１項に記載の映像処理回路。
【請求項６】
前記第１補正処理回路又は前記第２補正処理回路に対し、入力した映像信号を、前記補正電圧を決定することなくパスさせる制御を行う制御部を備える
ことを特徴とする請求項１から請求項５のいずれか１項に記載の映像処理回路。
【請求項７】
前記制御部は、
当該映像処理回路の動作のモードに基づいて、前記第１補正処理回路又は前記第２補正処理回路に対し、入力した映像信号を、前記補正電圧を決定することなくパスさせる制御を行う
ことを特徴とする請求項６に記載の映像処理回路。
【請求項８】
第１補正処理回路が、
複数画素を含む光変調素子の前記画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧が第１電圧である第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧である第２画素とに挟まれる境界を、リスク境界として検出するステップと、
検出した当該リスク境界に接する画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための前記印加電圧の補正量を算出するステップと、
算出した当該補正量に基づいて、補正対象とした前記画素の補正電圧を決定するステップと
を有し、
第２補正処理回路が、
前記第１補正処理回路により前記補正電圧が決定された後の前記映像信号に基づいて、前記印加電圧が第３電圧である第３画素と、前記印加電圧が前記第３電圧よりも大きい第４電圧である第４画素とに挟まれる境界を、リスク境界として検出するステップと、
検出した当該リスク境界に接する画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための前記印加電圧の補正量を算出するステップと、
算出した当該補正量に基づいて、補正対象とした前記画素の補正電圧を決定するステップと
を有し、
更に、
前記第２補正処理回路により前記補正電圧が決定された後の前記映像信号に応じて、前記光変調素子を駆動するための信号を出力するステップ
を有する映像処理方法。
【請求項９】
複数画素を含む光変調素子と、
第１補正処理回路と、
第２補正処理回路と、
前記光変調素子を駆動する駆動回路と
を備え、
前記第１補正処理回路が、
複数画素を含む光変調素子の前記画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧が第１電圧である第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧である第２画素とに挟まれる境界を、リスク境界として検出する第１境界検出部と、
前記第１境界検出部により検出された前記リスク境界に接する画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための前記印加電圧の補正量を算出する第１補正量算出部と、
前記第１補正量算出部により算出された前記補正量に基づいて、補正対象とした前記画素の補正電圧を決定する第１補正電圧決定部と
を有し、
前記第２補正処理回路が、
前記第１補正電圧決定部により前記補正電圧が決定された後の前記映像信号に基づいて、前記印加電圧が第３電圧である第３画素と、前記印加電圧が前記第３電圧よりも大きい第４電圧である第４画素とに挟まれる境界を、リスク境界として検出する第２境界検出部と、
前記第２境界検出部により検出された前記リスク境界に接する画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための前記印加電圧の補正量を算出する第２補正量算出部と、
前記第２補正量算出部により算出された前記補正量に基づいて、補正対象とした前記画素の補正電圧を決定する第２補正電圧決定部と
を有し、
前記駆動回路が、
前記第２補正電圧決定部により前記補正電圧が決定された後の前記映像信号に基づいて、前記光変調素子を駆動する
光変調装置。
【請求項１０】
請求項９に記載の光変調装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶の配向不良により生じる表示不具合の発生を抑える技術に関する。
【背景技術】
【０００２】
液晶パネルは、画素毎に設けられた画素電極と、複数画素で共通に設けられたコモン電極とで液晶を挟持した構成である。液晶パネルでは、隣り合う画素電極同士で生じる横電界に起因して、液晶の配向不良（リバースチルトドメイン）が発生し、これが表示不具合の発生の原因となることがある。特許文献１は、ディスクリネーションの発生を抑えるために、階調差が大きい隣り合う２つの画素間の境界を検出し、検出した境界に接する画素に対応する液晶素子への印加電圧を、横電界を弱くする方向へ補正することを開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２５２０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
液晶パネルの小型化及び高精細化により、画素電極同士の間隔が狭小化するとともに画素電極が小型化し、これに伴い、当該液晶パネルの各画素においてリバースチルトドメインが発生しやすくなっている。横電界を低減するための印加電圧の補正強度を高く（補正量を大きく）する方策を採ることが考えられるが、この場合、画素の階調の変化が大きくなったり、強い横電界の発生箇所が増加したりすることがある。このため、電圧差（階調差）が大きい隣り合う２つの画素のほかに、当該２つの画素間の境界の反対方向に配置された画素を補正対象に加えることにより、１画素当たりの補正強度を低く抑えることが効果的である。しかし、補正対象の画素の数が増加すると、その補正に係る処理回路が複雑化する。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、リバースチルトドメインを抑制するために補正対象となる画素の数が増加した場合において、その補正に係る処理回路の複雑化を抑制することである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る映像処理回路は、第１補正処理回路と、第２補正処理回路と、出力部とを備え、前記第１補正処理回路が、複数画素を含む光変調素子の前記画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧が第１電圧である第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧である第２画素とに挟まれる境界を、リスク境界として検出する第１境界検出部と、前記第１境界検出部により検出された前記リスク境界に接する画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための前記印加電圧の補正量を算出する第１補正量算出部と、前記第１補正量算出部により算出された前記補正量に基づいて、補正対象とした前記画素の補正電圧を決定する第１補正電圧決定部とを有し、前記第２補正処理回路が、前記第１補正電圧決定部により前記補正電圧が決定された後の前記映像信号に基づいて、前記印加電圧が第３電圧である第３画素と、前記印加電圧が前記第３電圧よりも大きい第４電圧である第４画素とに挟まれる境界を、リスク境界として検出する第２境界検出部と、前記第２境界検出部により検出された前記リスク境界に接する画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための前記印加電圧の補正量を算出する第２補正量算出部と、前記第２補正量算出部により算出された前記補正量に基づいて、補正対象とした前記画素の補正電圧を決定する第２補正電圧決定部とを有し、前記出力部が、前記第２補正電圧決定部により前記補正電圧が決定された後の前記映像信号に応じて、前記光変調素子を駆動するための信号を出力する。
この発明によれば、リバースチルトドメインを抑制するために補正対象となる画素の数が増加した場合において、その補正に係る処理回路の複雑化を抑制することができる。
【０００６】
本発明において、前記第１補正量算出部、及び、前記第２補正量算出部の各々は、補正対象とした前記画素から見て少なくとも２方向の方向毎に、前記リスク境界を挟んで隣り合う前記画素に指定された前記印加電圧に基づいて、前記補正量を算出し、前記第１補正電圧決定部、及び、前記第２補正電圧決定部の各々は、前記方向毎に算出された前記補正量に基づいて、前記補正電圧を決定してもよい。
この発明によれば、補正対象の画素から見て、リスク境界を挟んで隣り合う２方向以上の画素の印加電圧に基づいて補正電圧を決定する場合の、その補正に係る処理回路の複雑化を抑制することができる。
【０００７】
本発明において、前記画素が、第１方向及び第２方向に配列し、前記第１補正量算出部、及び、前記第２補正量算出部の各々は、補正対象とした前記画素から見て、前記第１方向及び前記第２方向に沿う４方向の方向毎に、前記補正量を算出してもよい。
この発明によれば、補正対象の画素から見て、画素が配列する方向に沿う４方向の画素の印加電圧に基づいて補正電圧を決定する場合の、その補正に係る処理回路の複雑化を抑制することができる。
【０００８】
本発明において、前記画素が、第１方向及び第２方向に配列し、前記第１補正量算出部、及び、前記第２補正量算出部の各々は、補正対象とした前記画素から見て、前記第１方向、前記第２方向、並びに、前記第１方向及び前記第２方向に交差する第３方向に沿う８方向の方向毎に、前記補正量を算出してもよい。
この発明によれば、補正対象の画素から見て、画素が配列する方向に沿う８方向の画素の印加電圧に基づいて補正電圧を決定する場合の、その補正に係る処理回路の複雑化を抑制することができる。
【０００９】
本発明において、前記第１補正電圧決定部は、前記補正電圧を決定した前記画素に関連付けて、当該補正電圧を決定したことを示す信号を出力し、前記第２補正電圧決定部は、前記決定したことを示す信号が関連付けられた前記画素については、前記補正電圧を決定しなくてもよい。
この発明によれば、補正電圧が複数回にわたって決定されないので、補正対象の画素の最終的な補正電圧を制御しやすくなる。
【００１０】
本発明において、前記第１補正処理回路又は前記第２補正処理回路に対し、入力した映像信号を、前記補正電圧を決定することなくパスさせる制御を行う制御部を備えてもよい。
この発明によれば、補正電圧を決定する画素の数を可変にすることができる。
【００１１】
この発明において、前記制御部は、当該映像処理回路の動作のモードに基づいて、前記第１補正処理回路又は前記第２補正処理回路に対し、入力した映像信号を、前記補正電圧を決定することなくパスさせる制御を行ってもよい。
この発明によれば、映像処理回路の動作のモードに基づいて、補正電圧を決定する画素の数を可変にすることができる。
【００１２】
本発明は、映像処理回路のほか、映像処理方法、光変調装置及び当該光変調装置を備えた電子機器としても観念することが可能である。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る電気光学装置の全体構成を示す図。
【図２】同実施形態に係る液晶パネルが備える画素の等価回路を示す図。
【図３】同実施形態に係る制御回路の表示動作の説明図。
【図４】同実施形態に係る液晶パネルのＶ−Ｔ特性を示す図。
【図５】同実施形態に係る液晶パネルで発生するリバースチルトドメインの説明図。
【図６】同実施形態に係る映像処理回路の構成を示すブロック図。
【図７】同実施形態に係る補正処理回路におけるリスク境界の検出例の説明図。
【図８】同実施形態に係る映像処理回路が実行する映像処理の流れを示すフローチャート。
【図９】同実施形態に係る映像処理回路が実行する映像処理の具体例の説明図。
【図１０】同実施形態に係る映像処理回路が実行する映像処理の具体例の説明図。
【図１１】同実施形態に係る映像処理回路が実行する映像処理の具体例の説明図。
【図１２】本発明の第２実施形態に係る映像処理回路の構成を示すブロック図。
【図１３】同実施形態に係る映像処理回路が実行する映像処理の具体例の説明図。
【図１４】本発明の変形例１に係る映像処理回路の構成を示すブロック図。
【図１５】同変形例に係る映像処理回路が実行する映像処理の具体例の説明図。
【図１６】本発明の変形例２に係る映像処理回路が実行する映像処理の具体例の説明図。
【図１７】本発明の変形例３に係る映像処理回路が実行する映像処理の具体例の説明図。
【図１８】本発明の電気光学装置を適用したプロジェクターの構成を示す平面図。
【図１９】従来構成に係る映像処理回路の構成を示すブロック図。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について図面を参照しつつ説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係る電気光学装置１の全体構成を示すブロック図である。図１に示すように、電気光学装置１（光変調装置）は、制御回路１０と、液晶パネル１００（光変調素子）と、走査線駆動回路１３０と、データ線駆動回路１４０とを備える。即ち、電気光学装置１は、入射する光を映像信号に応じて変調する光変調装置に相当する。
制御回路１０には、入力映像信号Ｖｉｄ−ｉｎが同期信号Ｓｙｎｃに同期して入力される。入力映像信号Ｖｉｄ−ｉｎは、液晶パネル１００が備える画素１１０毎に印加電圧を指定したデジタルデータである。入力映像信号Ｖｉｄ−ｉｎは、同期信号Ｓｙｎｃに含まれる垂直走査信号、水平走査信号及びドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。
【００１５】
入力映像信号Ｖｉｄ−ｉｎは、例えば、上位装置から電気光学装置１に供給された、各画素の階調値を示す階調信号を変換して得られる信号である。電気光学装置１では、例えば、当該階調信号に対してガンマ補正等の所定の処理を行った後に、図示せぬ変換回路において、階調値を電圧値に変換するテーブルを用いて入力映像信号Ｖｉｄ−ｉｎに変換される。
ただし、階調値に応じて、画素１１０に指定された印加電圧の電圧値が一意に定まる場合、入力映像信号Ｖｉｄ−ｉｎは、画素１１０毎に階調値を指定した映像信号といって差し支えない。
【００１６】
制御回路１０は、走査制御回路２０と、映像処理回路３０とを備える。走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓｙｎｃに同期して電気光学装置１の各部を制御する。映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｎに対して所定の映像処理を施して、データ信号Ｖｘを出力する。データ信号Ｖｘは、液晶パネル１００における画素１１０毎の印加電圧を指定したアナログデータである。
【００１７】
液晶パネル１００は、入射する光を映像信号に応じて変調する光変調素子に相当する。液晶パネル１００は、素子基板１００ａと対向基板１００ｂとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂとの対向面には、ｍ行の走査線１１２が図においてＸ（横）方向（第１方向）に沿って設けられる一方、ｎ列のデータ線１１４が、Ｙ（縦）方向（第２方向）に沿って、且つ各走査線１１２と互いに電気的に絶縁を保つように設けられている。
なお、本実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、…、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、４、５、６、…、ｎ−１、ｎ列目という呼び方をする場合がある。
【００１８】
素子基板１００ａでは、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎチャネル型のＴＦＴ１１６と、矩形形状で透明性を有する画素電極１１８との組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。
一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって電圧ＬＣｃｏｍが印加される。
なお、図２において、素子基板１００ａの対向面は紙面裏側であるので、その対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６及び画素電極１１８については、かくれ線（破線）で示すべきであるが、見難くなるのでそれぞれ実線で示す。
【００１９】
図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、画素１１０を有する。画素１１０は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０を備える。液晶素子１２０は、画素電極１１８と、コモン電極１０８とによって生じる電界に応じて、液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎（画素１１０毎）に透過率が変化する。
図１では図示を省略したが、実際には図２に示すように、画素１１０の各々において、並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
【００２０】
ここで、走査線１１２がＨレベルになると、その走査線１１２にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４にデータ信号Ｖｘに応じた電圧のデータ信号が供給されると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになるとＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量によって保持されるとともに、液晶素子１２０に並列接続された補助容量１２５において保持される。
なお、本実施形態においては、液晶１０５をＶＡ（Vertical Alignment）方式とし、液晶素子１２０の各々が、電圧無印加時において黒状態となるノーマリーブラックモードとする。
【００２１】
図１に戻って説明する。
走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃｔｒに従って、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、走査線１１２を１、２、３、・・・、ｍ行目という順番で選択するとともに、選択した走査線１１２への走査信号を選択電圧ＶH（Ｈレベル）とし、それ以外の走査線１１２への走査信号を非選択電圧ＶL（Ｌレベル）とする。
ここにおいて、１フレームは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間である。１フレームは、同期信号Ｓｙｎｃに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。
【００２２】
データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖｘを、走査制御回路２０による制御信号Ｘｃｔｒに従って、１、２、３、４、５、６、…、ｎ−１、ｎ列目のデータ線１１４に、データ信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６、…、Ｘｎ−１、Ｘｎとしてサンプリングする。
走査線駆動回路１３０及びデータ線駆動回路１４０は、線順次で液晶パネル１００を駆動する駆動回路を構成する。
なお、本実施形態において、電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り、図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣｃｏｍと画素電極１１８との電圧差であり、他の電圧と区別する。
【００２３】
図３は、制御回路１０の表示動作を説明する図である。
同期信号Ｓｙｎｃにより制御される液晶パネル１００の垂直走査信号の周波数は、本実施形態では２４０Ｈｚである。制御回路１０は、図３に示すように、１フレームをそれぞれ第１サブフレーム（フィールド）〜第４サブフレームの４つのサブフレームに分割し、分割した各サブフレームで１〜ｍ行目の走査線を走査する。即ち、上位装置から６０Ｈｚの供給速度で供給される入力映像信号Ｖｉｄ−ｉｎに基づいて、制御回路１０は、２４０Ｈｚの駆動速度で液晶パネル１００を駆動する（いわゆる４倍速駆動）。１サブフレームの期間は、１／４フレーム期間に相当し、ここではおよそ４．１６ミリ秒である。
書込極性について説明すると、制御回路１０は、第１サブフレーム及び第３サブフレームにおいて正極性書込（＋）を指定し、第２サブフレーム及び第４サブフレームにおいて負極性書込（−）を指定する。即ち、制御回路１０は、サブフレーム毎に書込極性を反転する。なお、制御回路１０は、１フレーム毎等の他の期間毎に書込極性を反転してもよい。
【００２４】
図４は、画素１１０に指定される印加電圧と、画素１１０が備える液晶素子１２０の透過率との関係（Ｖ−Ｔ特性）を示すグラフである。図４に示すグラフにおいて、横軸は画素１１０に指定される印加電圧を表し、縦軸は液晶素子１２０の透過率（具体的には、相対透過率）を表す。
液晶パネル１００において、入力映像信号Ｖｉｄ−ｉｎで指定された電圧が、そのまま画素１１０に印加された場合、隣り合う２つの画素１１０間の印加電圧の差に応じて、リバースチルトドメインが発生することがある。一般に、この印加電圧の差が大きいほど、隣り合う２つの画素１１０間の境界付近で、リバースチルトドメインは発生しやすくなる。ＶＡ方式の液晶１０５では、リバースチルトドメインの発生領域（以下「リバースチルト発生領域」という。）は、高電位側（明側）の画素１１０及び低電位側（暗側）の画素１１０のうち、高電位側の画素１１０において、黒状態又は黒状態に近い状態になって現れる。このため、低電位側の画素１１０が黒状態又は黒状態に近い場合には、ユーザーによって、低電位側の画素１１０とリバースチルト発生領域とが連続した領域として観察され、リバースチルト発生領域としては知覚されにくい。他方、低電位側の画素１１０が比較的明るい場合、図５に示すように、リバースチルト発生領域は局所的に暗い領域となる。この場合、ユーザーによって、リバースチルト発生領域が知覚されやすい。
【００２５】
本実施形態では、図４に示すように、画素１１０に対して指定された印加電圧が閾値電圧Ｖｔｈ以上の電圧（本発明の第１電圧又は第３電圧）である画素と、当該画素よりも大きい電圧である画素（本発明の第２電圧又は第４電圧）とに挟まれる境界を、リバースチルトドメインが発生するリスクがある「リスク境界」とする。閾値電圧Ｖｔｈは、リバースチルト発生領域の知覚されやすさに基づいて、例えば実験的に又は計算的に設定される。閾値電圧Ｖｔｈの設定例として、閾値電圧Ｖｔｈは、Ｖ−Ｔ特性の変曲点に相当する電圧とされる。
なお、リスク境界の検出条件として、隣り合う２つの画素１１０間の電圧差ΔＶが所定値以上という条件が加えられてもよい。
【００２６】
リバースチルトドメインを抑制するためには、リスク境界に生じる横電界を低減させるように、入力映像信号Ｖｉｄ−ｉｎで指定された印加電圧が補正されればよい。映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｎに基づいてリスク境界を検出し、当該リスク境界に生じる横電界を低減させるための映像処理を行う。
【００２７】
図６は、映像処理回路３０の構成を示すブロック図である。本実施形態の映像処理回路３０は、補正処理数を「３」とした映像処理回路である。補正処理数とは、入力映像信号Ｖｉｄ−ｉｎにおいて存在するリスク境界に接する画素から数えて、当該リスク境界の反対方向に連続する補正対象の画素の数のことをいう。補正処理数が「３」の場合、リスク境界に接する画素から数えて、当該リスク境界の反対方向に連続する３つの画素が補正対象となる。
【００２８】
図６に示すように、映像処理回路３０は、補正処理回路３１、３２、３３と、Ｄ／Ａ変換部３４とを備える。
補正処理回路３１において、境界検出部３１１ａ、３１１ｂ、３１１ｃ、３１１ｄは、入力映像信号Ｖｉｄ−ｉｎに基づいてリスク境界を検出する。境界検出部３１１ａ、３１１ｂ、３１１ｃ、３１１ｄは、処理対象の画素として、入力映像信号Ｖｉｄ−ｉｎにおける１画素ずつに着目し、その着目画素に接するリスク境界を検出する。
境界検出部３１１ａ、３１１ｂ、３１１ｃ、３１１ｄの各々では、着目画素から見た、リスク境界を検出する方向が異なる。図７に示すように、境界検出部３１１ａは、着目画素Ｐと、着目画素Ｐから見てＹ方向の反対方向（上方向）に隣り合う画素ａとに挟まれるリスク境界を検出する。境界検出部３１１ｂは、着目画素Ｐと、着目画素Ｐから見てＸ方向（右方向）に隣り合う画素ｂとに挟まれるリスク境界を検出する。境界検出部３１１ｃは、着目画素Ｐと、着目画素Ｐから見てＹ方向（下方向）に隣り合う画素ｃとに挟まれるリスク境界を検出する。境界検出部３１１ｄは、着目画素Ｐと、着目画素Ｐから見てＸ方向の反対方向（左方向）に隣り合う画素ｄとに挟まれるリスク境界を検出する。
なお、補正処理回路３１には、リスク境界を検出するために参照すべき映像信号が格納されるメモリー（例えば、ラインバッファー又はフレームメモリー）が設けられている。
【００２９】
補正処理回路３１において、補正量算出部３１２ａ、３１２ｂ、３１２ｃ、３１２ｄは、境界検出部３１１ａ、３１１ｂ、３１１ｃ、３１１ｄのうち、符号の末尾のアルファベットが同じ境界検出部により検出されたリスク境界に接する着目画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための印加電圧の補正量を算出する。補正量は、着目画素に指定された印加電圧を変化させる量であり、より詳細には、電圧変化の大きさ及び電圧変化の方向を表す。補正量算出部３１２ａ、３１２ｂ、３１２ｃ、３１２ｄは、着目画素に接するリスク境界が検出されなかった場合は、当該着目画素を補正対象としない。この場合、補正量算出部３１２ａ、３１２ｂ、３１２ｃ、３１２ｄは、補正量をゼロとして算出する。
なお、補正量算出部３１２ａ、３１２ｂ、３１２ｃ、３１２ｄは、前述したメモリーに格納された映像信号に基づいて補正量を算出してもよいし、境界検出部３１１ａ、３１１ｂ、３１１ｃ、３１１ｄのうちの前段にある処理ブロックから、補正量の算出に必要な映像信号を取得してもよい。
【００３０】
補正量の具体的な算出方法を説明すると、補正量は、例えば、着目画素と、当該着目画素にリスク境界を挟んで隣り合う画素との電圧差ΔＶに、係数αを乗算した値（＝ΔＶ×α）である。着目画素が低電位側であるとき、補正量は正の値となり、高電位側であるとき、補正量は、負の値となる。この場合において、閾値電圧Ｖｔｈに対応した階調付近で、階調変化の不連続性を抑制するための処理が行われてもよい。例えば、閾値電圧Ｖｔｈを下限値とし、閾値電圧Ｖｔｈから電圧βだけ高い電圧を上限値（Ｖｔｈ＋β）とした電圧範囲内では、電圧の増加に伴って係数が段階的に大きくなる（例えば線形増加する）ように、係数αが補正され、それ以上の電圧範囲では係数αが用いられる。
ここで説明した補正量の算出方法はあくまで一例であり、リスク境界に生じる横電界を低減させるための補正量が算出されればよい。
【００３１】
補正処理回路３１において、補正電圧決定部３１３は、補正量算出部３１２ａ、３１２ｂ、３１２ｃ、３１２ｄにより算出された、着目画素から見た方向毎の補正量に基づいて、当該着目画素の補正電圧を決定する。補正電圧は、着目画素に対して指定された補正後の印加電圧のことである。本実施形態では、補正電圧が決定されることにより、当該決定前とは異なる印加電圧が着目画素に指定される。
補正電圧決定部３１３は、補正量算出部３１２ａ、３１２ｂ、３１２ｃ、３１２ｄから供給された４つの補正量に基づいて、入力映像信号Ｖｉｄ−ｉｎで指定された印加電圧を補正することにより、着目画素に対する一の補正電圧を決定する。補正電圧決定部３１３は、入力映像信号Ｖｉｄ−ｉｎに基づいて、補正電圧を決定した後の映像信号Ｖｉｄ１を補正処理回路３２へ出力する。補正電圧決定部３１３は、着目画素が１つのリスク境界にも接しない場合には、入力映像信号Ｖｉｄ−ｉｎをそのまま、映像信号Ｖｉｄ１として出力する。
【００３２】
補正電圧の具体的な決定方法を説明すると、補正電圧決定部３１３は、例えば、４つの補正量の平均値を、入力映像信号Ｖｉｄ−ｉｎで指定された印加電圧に加算する。別の方法として、補正電圧決定部３１３は、４つの補正量を、入力映像信号Ｖｉｄ−ｉｎで指定された印加電圧に加算してもよい。別の方法として、補正電圧決定部３１３は、４つの補正量のうちの最大の補正量又は最小の補正量を、入力映像信号Ｖｉｄ−ｉｎで指定された印加電圧に加算してもよい。別の方法として、補正電圧決定部３１３は、着目画素から見たリスク境界の位置する方向に応じた優先順位又は重み付けを、各補正量に与えてもよい。この場合、補正電圧決定部３１３は、優先順位又は重み付けに応じて補正量を更新してから、入力映像信号Ｖｉｄ−ｉｎで指定された印加電圧に加算する等すればよい。
ここで説明した補正電圧の決定方法はあくまで一例である。例えば、補正電圧決定部３１３は、補正量を変数とした関数又は補正量と補正電圧との関係を指定したルックアップテーブルに基づいて、補正電圧を決定してもよい。
なお、入力映像信号Ｖｉｄ−ｉｎの補正電圧決定部３１３への供給タイミングを調整するための遅延回路が、補正処理回路３１に設けられてもよい。この場合、遅延回路における蓄積及び読出は、走査制御回路２０によって制御される。
【００３３】
補正処理回路３２は、大略、補正処理回路３１と同様の構成を備える。補正処理回路３２は、境界検出部３２１ａ、３２１ｂ、３２１ｃ、３２１ｄと、補正量算出部３２２ａ、３２２ｂ、３２２ｃ、３２２ｄと、補正電圧決定部３２３とを備える。
補正処理回路３２（第１補正処理回路）において、境界検出部３２１ａ、３２１ｂ、３２１ｃ、３２１ｄ（第１境界検出部）は、補正処理回路３１から入力された映像信号Ｖｉｄ１に基づいて、着目画素（第１画素）と、当該着目画素に１方向に隣り合う画素（第２画素）とに挟まれるリスク境界を検出する。境界検出部３２１ａ、３２１ｂ、３２１ｃ、３２１ｄの各々は、境界検出部３１１ａ、３１１ｂ、３１１ｃ、３１１ｄのうち、符号の末尾のアルファベットが同じ境界検出部と同じ方向のリスク境界を検出する。
【００３４】
補正処理回路３２において、補正量算出部３２２ａ、３２２ｂ、３２２ｃ、３２２ｄ（第１補正量算出部）は、境界検出部３２１ａ、３２１ｂ、３２１ｃ、３２１ｄのうち、符号の末尾のアルファベットが同じ境界検出部により検出されたリスク境界に接する着目画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための印加電圧の補正量を算出する。補正量算出部３２２ａ、３２２ｂ、３２２ｃ、３２２ｄの各々は、補正量算出部３１２ａ、３１２ｂ、３１２ｃ、３１２ｄと同じアルゴリズムで補正量を算出するが、補正量の算出に用いられるパラメーター（例えば係数α）を異ならせてもよい。
【００３５】
補正処理回路３２において、補正電圧決定部３２３（第１補正量決定部）は、補正量算出部３２２ａ、３２２ｂ、３２２ｃ、３２２ｄにより算出された着目画素から見た方向毎の補正量に基づいて、当該着目画素の補正電圧を決定する。補正電圧決定部３２３は、映像信号Ｖｉｄ１に基づいて、補正電圧を決定した後の映像信号Ｖｉｄ２を補正処理回路３３へ出力する。補正電圧決定部３２３は、着目画素が１つのリスク境界にも接しない場合には、映像信号Ｖｉｄ１をそのまま、映像信号Ｖｉｄ２として出力する。補正電圧決定部３２３は、補正電圧決定部３１３と同じアルゴリズムで補正電圧を決定してもよいし、別のアルゴリズムで補正電圧を決定してもよい。
【００３６】
補正処理回路３３は、大略、補正処理回路３１、３２と同様の構成を備える。補正処理回路３３は、境界検出部３３１ａ、３３１ｂ、３３１ｃ、３３１ｄと、補正量算出部３３２ａ、３３２ｂ、３３２ｃ、３３２ｄと、補正電圧決定部３３３とを備える。
補正処理回路３３（第２補正処理回路）において、境界検出部３３１ａ、３３１ｂ、３３１ｃ、３３１ｄ（第２境界検出部）は、補正処理回路３２から入力された映像信号Ｖｉｄ２に基づいて、着目画素（第３画素）と、当該着目画素に１方向に隣り合う画素（第４画素）とに挟まれるリスク境界を検出する。境界検出部３３１ａ、３３１ｂ、３３１ｃ、３３１ｄの各々は、境界検出部３１１ａ、３１１ｂ、３１１ｃ、３１１ｄのうち、符号の末尾のアルファベットが同じ境界検出部と同じ方向のリスク境界を検出する。
【００３７】
補正処理回路３３において、補正量算出部３３２ａ、３３２ｂ、３３２ｃ、３３２ｄ（第２補正量算出部）は、境界検出部３３１ａ、３３１ｂ、３３１ｃ、３３１ｄのうち、符号の末尾のアルファベットが同じ境界検出部により検出されたリスク境界に接する着目画素を補正対象とし、当該リスク境界に生じる横電界を低減させるための印加電圧の補正量を算出する。補正量算出部３３２ａ、３３２ｂ、３３２ｃ、３３２ｄの各々は、補正量算出部３１２ａ、３１２ｂ、３１２ｃ、３１２ｄと同じアルゴリズムで補正量を算出するが、補正量の算出に用いられるパラメーターを異ならせてもよい。
【００３８】
補正処理回路３３において、補正電圧決定部３３３（第２補正量決定部）は、補正量算出部３３２ａ、３３２ｂ、３３２ｃ、３３２ｄにより算出された着目画素から見た方向毎の補正量に基づいて、当該着目画素の補正電圧を決定する。補正電圧決定部３３３は、映像信号Ｖｉｄ２に基づいて、補正電圧を決定した後の映像信号Ｖｉｄ−ｏｕｔを補正処理回路３３へ出力する。補正電圧決定部３３３は、着目画素が１つのリスク境界にも接しない場合には、映像信号Ｖｉｄ２をそのまま、映像信号Ｖｉｄ−ｏｕｔとして出力する。補正電圧決定部３３３は、補正電圧決定部３１３と同じアルゴリズムで補正電圧を決定してもよいし、別のアルゴリズムで補正電圧を決定してもよい。
即ち、映像処理回路３０では、補正処理回路３１、３２、３３という３つの補正処理回路が直列に接続されている。
【００３９】
Ｄ／Ａ変換部３４は、補正電圧決定部３３３から入力されたデジタルデータである映像信号Ｖｉｄ−ｏｕｔを、アナログのデータ信号Ｖｘに変換して出力する出力部として機能する。即ち、Ｄ／Ａ変換部３４は、映像信号Ｖｉｄ−ｏｕｔに基づいて、液晶パネル１００を駆動するためのデータ信号Ｖｘを、データ線駆動回路１４０へ出力する。
なお、液晶１０５に直流成分が印加されるのを防止するため、データ信号Ｖｘの電圧は、ビデオ振幅中心である電圧Ｖｃｎｔに対して高電位側の正極性電圧と低電位側の負極性電圧とに、ここではサブフレーム毎に交互に切り替えられる。
なお、コモン電極１０８に印加される電圧ＬＣｃｏｍは、電圧Ｖｃｎｔとほぼ同電圧と考えてよいが、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、電圧Ｖｃｎｔよりも低位となるように調整されることがある。
【００４０】
図８は、映像処理回路３０が行う映像処理の流れを示すフローチャートである。図９、図１０及び図１１は、映像処理回路３０が実行する映像処理の具体例を説明する図である。
まず、映像処理回路３０において補正処理回路３１は、入力映像信号Ｖｉｄ−ｉｎにおける着目画素に接するリスク境界を検出する（ステップＳ１）。リスク境界の具体的な検出の例を、図９（ａ）に示す７行８列の画素からなる画像領域を用いて説明する。この画像領域では、第ｉ行（ｉは、１から７までの整数）の第１列から第（８−ｉ）列までが同一階調（電圧）の明側の画素、第（９−ｉ）列から第８列までが同一階調（電圧）の暗側の画素である。この場合、補正処理回路３１は、図９（ｂ）に示す位置でリスク境界を検出する。
【００４１】
次に、補正処理回路３１は、着目画素から見た４方向の方向毎に補正量を算出する（ステップＳ２）。ここで、図９（ｃ）に示す第４行第４列の画素を着目画素Ｐとした場合、補正処理回路３１は、着目画素Ｐを補正対象とし、第３行第４列の画素ａと、第４行第５列の画素ｂと、第５行第４列の画素ｃと、第４行第３列の画素ｄとの各々に指定された印加電圧に基づいて、補正量をそれぞれ算出する。
なお、着目画素Ｐと画素ｂとの間、及び、着目画素Ｐと画素ｃとの間にリスク境界が検出され、着目画素Ｐと画素ａとの間、及び、着目画素Ｐと画素ｄとの間にリスク境界が検出されていない。
【００４２】
次に、補正処理回路３１は、ステップＳ２の処理で方向毎に算出した補正量に基づいて、着目画素の補正電圧を決定する（ステップＳ３）。図１０，図１１を参照して、図９（ａ）で説明した画像領域の第４行の画素の補正電圧の決定例を説明する。図１０，図１１の各グラフにおいて、横軸が画素位置、縦軸が画素に指定された印加電圧を表す。
図１０（ａ）に示すように、入力映像信号Ｖｉｄ−ｉｎでは、第４行の第１列から第４列までが明側（高電位側）の画素であり、第４行の第５列から第８列までが暗側（低電位側）の画素である。この場合、補正処理回路３１は、ステップＳ１では、第４列の画素と第５列の画素とに挟まれるリスク境界を検出する。このためステップＳ３では、補正処理回路３１は、図１０（ｂ）に示すように、第４列の画素に指定された印加電圧を低くした補正電圧を決定し、第５列の画素に指定された印加電圧を高くした補正電圧を決定して、映像信号Ｖｉｄ１を補正処理回路３２へ出力する。他方、補正処理回路３１は、リスク境界に接しない第１列から第３列までの各画素、及び、第６列から第８列までの各画素については、入力映像信号Ｖｉｄ−ｉｎをそのまま映像信号Ｖｉｄ１として、補正処理回路３２へ出力する。
【００４３】
次に、補正処理回路３２は、映像信号Ｖｉｄ１において着目画素に接するリスク境界を検出する（ステップＳ４）。図１０（ａ）で説明した第４行の画素を例に挙げると、補正処理回路３２は、図１０（ｂ）に示すように、第４列の画素と第５列の画素とに挟まれるリスク境界のほかに、ステップＳ３の補正電圧の決定により新たに発生した、第３列の画素と第４列の画素とに挟まれるリスク境界、及び、第５列の画素と第６列の画素とに挟まれるリスク境界を検出する。
【００４４】
次に、補正処理回路３２は、着目画素から見た４方向の方向毎に補正量を算出する（ステップＳ５）。
次に、補正処理回路３２は、ステップＳ５の処理で方向毎に算出した補正量に基づいて、着目画素の補正電圧を決定する（ステップＳ６）。図１１（ａ）に示すように、補正処理回路３２は、第３列の画素の印加電圧を低くした補正電圧を決定し、また、第６列の画素の印加電圧を高くした補正電圧を決定して、映像信号Ｖｉｄ２を補正処理回路３３へ出力する。また、補正処理回路３２は、第４列の画素及び第５列の画素については、補正処理回路３１に続いて補正電圧を決定して、映像信号Ｖｉｄ２を補正処理回路３３へ出力する。補正処理回路３２は、リスク境界に接しない第１列及び第２列の各画素、並びに、第７列及び第８列の各画素については、映像信号Ｖｉｄ１をそのまま映像信号Ｖｉｄ２として、補正処理回路３３へ出力する。
【００４５】
次に、補正処理回路３３は、映像信号Ｖｉｄ２において着目画素に接するリスク境界を検出する（ステップＳ７）。図１０（ｂ）で説明した第４行の画素を例に挙げると、補正処理回路３３は、図１１（ａ）に示すように、第３列から第６列までの各画素間のリスク境界のほかに、ステップＳ６の補正電圧の決定により新たに発生した、第２列の画素と第３列の画素とに挟まれるリスク境界、及び、第７列の画素と第８列の画素とに挟まれるリスク境界を検出する。
【００４６】
次に、補正処理回路３３は、着目画素から見た４方向の方向毎に補正量を算出する（ステップＳ８）。
次に、補正処理回路３３は、ステップＳ８の処理で方向毎に算出した補正量に基づいて、着目画素の補正電圧を決定する（ステップＳ９）。図１１（ｂ）に示すように、補正処理回路３２は、第２列の画素の印加電圧を低くした補正電圧を決定し、また、第７列の画素の印加電圧を高くした補正電圧を決定して、映像信号Ｖｉｄ−ｏｕｔをＤ／Ａ変換部３４へ出力する。また、補正処理回路３３は、第３列から第６列までの各画素については、補正処理回路３１、３２の一方又は両方に続いて補正電圧を決定し、映像信号Ｖｉｄ−ｏｕｔをＤ／Ａ変換部３４へ出力する。補正処理回路３３は、リスク境界に接しない第１列及び第８列の各画素については、映像信号Ｖｉｄ２をそのまま映像信号Ｖｉｄ−ｏｕｔとして、Ｄ／Ａ変換部３４へ出力する。
Ｄ／Ａ変換部３４は、映像信号Ｖｉｄ−ｏｕｔをデータ信号Ｖｘに変換して、液晶パネル１００へ出力する（ステップＳ１０）。
以上の映像処理により、入力映像信号Ｖｉｄ−ｉｎにおいて存在するリスク境界の付近の領域で、画素が配列する方向に沿って階調値（電圧）が段階的に遷移する映像信号に補正される（図１１（ｂ）参照）。
【００４７】
図１９は、従来構成に係る映像処理回路の構成を示すブロック図である。この映像処理回路は、補正処理数を「２」とした映像処理回路である。
図１９（ａ）に示すように、着目画素Ｐから見た４方向の方向毎に２画素ずつを補正対象とする場合、従来は、図１９（ｂ）に示すとおりに映像処理回路を構成する必要があった。図１９（ｂ）において「（○，△）」と記載した処理ブロックは、画素○に指定された印加電圧と、画素△に指定された印加電圧とに基づいて、リスク境界の検出又は補正量の算出を行う処理ブロックである。例えば、境界検出部（Ｐ，ａ１）は、画素Ｐに指定された印加電圧と、画素ａ１に指定された印加電圧とに基づいてリスク境界を検出し、補正量算出部（Ｐ，ａ１）は、画素Ｐに指定された印加電圧と、画素ａ１に指定された印加電圧とに基づいて補正量を算出する。従来構成では、着目画素Ｐに指定された印加電圧と、着目画素Ｐに接する４つの画素ａ１、ｂ１、ｃ１、ｄ１に指定された印加電圧とに基づいて、リスク境界の検出又は補正量の算出を行う処理ブロックのほかに、着目画素Ｐに接する４つの画素ａ１、ｂ１、ｃ１、ｄ１と、当該画素に着目画素の反対側で隣り合う４つの画素ａ２、ｂ２、ｃ２、ｄ２とに基づいて、リスク境界の検出又は補正量の算出を行う処理ブロックを設ける必要があった。この場合、８個の境界検出部の並行動作と、８個の補正量算出部の並行動作とが必要であり、更に、補正電圧決定部が８個の補正量に基づいて着目画素Ｐの補正電圧を決定する必要がある。本実施形態のように、補正処理数を「３」とした場合、更に必要な処理ブロックが増大し、１２個の境界検出部の並行動作と、１２個の補正量算出部の並行動作が必要であり、更に、補正電圧決定部が１２個の補正量に基づいて着目画素Ｐの補正電圧を決定する必要がある。補正処理数が更に増えると、並列動作するべき処理ブロック、及び、補正電圧決定部が参照すべき補正量の数が更に増大し、映像処理回路の構成が更に複雑化する。
【００４８】
これに対し、本実施形態の映像処理回路３０において、補正処理回路３１、３２、３３の各境界検出部は、着目画素と、当該着目画素に１方向に隣り合う画素とに挟まれるリスク境界を検出すればよい。また、各補正量算出部は、着目画素と、当該着目画素に１方向に隣り合う画素とに基づいて補正量を算出すればよい。また、補正電圧決定部は、４つの補正量に基づいて、着目画素の補正電圧を決定すればよい。即ち、各処理ブロックは、リスク境界に接する画素の印加電圧に基づいて処理を行えばよく、例えば、着目画素に隣り合わない画素の印加電圧に基づいて補正量を算出したり、着目画素に隣り合わない画素に対する補正電圧を決定したりしなくてよい。
更に、映像処理回路３０では、補正処理数と同数の補正処理回路が直列に接続されればよく、補正処理回路毎に構成や動作を大きく異ならせる必要がない。
以上の理由により、映像処理回路３０によれば、補正処理数が増大した場合においても、従来構成に比べて構成が簡素化される。これに伴い、映像処理回路３０の回路規模の縮小化や、回路設計の難易度を低下させる効果も期待することができる。
【００４９】
［第２実施形態］
次に、本発明の第２実施形態を説明する。
上述した第１実施形態の映像処理回路３０は、１画素に対して複数回にわたって補正電圧を決定することがあった。これに対し、本実施形態の映像処理回路は、１画素に対して最大でも１回だけ補正電圧を決定するための構成を備える。
以下、上述した第１実施形態と同じ構成については、上述した第１実施形態と同じ符号を付して表し、説明を適宜省略する。
【００５０】
図１２は、本実施形態に係る映像処理回路３０Ａの構成を示すブロック図である。映像処理回路３０Ａにおいて、映像処理回路３０の構成と異なる点は、以下のとおりである。
補正電圧決定部３１３Ａは、補正電圧決定部３１３の機能に加え、補正判定信号Ｑ１（例えば１ビット）を出力する機能を有する。補正電圧決定部３１３Ａは、入力映像信号Ｖｉｄ−ｉｎで着目画素に指定された印加電圧を変化させず、入力映像信号Ｖｉｄ−ｉｎをそのまま映像信号Ｖｉｄ１として出力した場合は、当該着目画素に関連付けて補正判定信号Ｑ１を「０」として出力する。他方、補正電圧決定部３１３Ａは、入力映像信号Ｖｉｄ−ｉｎで着目画素に指定された印加電圧を変化させるように補正電圧を決定して、映像信号Ｖｉｄ１を出力した場合は、当該着目画素に関連付けて補正判定信号Ｑ１を「１」として出力する。即ち、補正判定信号Ｑ１は、着目画素について補正電圧を決定したか否かを示す信号で、その値が「１」の場合、補正電圧を決定済みであることを示す。
【００５１】
補正処理回路３２は、補正判定信号Ｑ１に基づいて補正電圧を決定する機能を有する。補正処理回路３２は、補正判定信号Ｑ１として「１」が関連付けられた着目画素については、映像信号Ｖｉｄ１で指定された着目画素を補正対象から除外する。具体的には、補正電圧決定部３２３は、補正判定信号Ｑ１として「１」が関連付けられた着目画素については、補正電圧を決定せずに、映像信号Ｖｉｄ１をそのまま映像信号Ｖｉｄ２として出力する。この際、補正量算出部３２２ａ、３２２ｂ、３２２ｃ、３２２ｄの各々は、補正判定信号Ｑ１として「１」が関連付けられた着目画素については、補正量を強制的にゼロにしてもよい。補正判定信号Ｑ１として「０」が関連付けられた着目画素については、補正処理回路３２は、上述した第１実施形態と同様にして補正電圧を決定する。
上述した第１実施形態では、図１１（ａ）に示すように、補正処理回路３２は第４列及び第５列の画素に対して２回目の補正電圧を決定していたが、本実施形態では、図１３（ａ）に示すように、補正処理回路３２は第４列及び第５列の各画素を補正対象から除外し、補正電圧を決定しない。
【００５２】
更に、補正電圧決定部３２３Ａは、補正電圧決定部３２３の機能に加え、補正判定信号Ｑ２を出力する機能を有する。補正電圧決定部３２３Ａは、補正判定信号Ｑ１が「０」である着目画素については、映像信号Ｖｉｄ１をそのまま映像信号Ｖｉｄ２として出力した場合は、当該着目画素に関連付けて補正判定信号Ｑ２を「０」として出力する。他方、補正電圧決定部３２３Ａは、補正判定信号Ｑ１が「１」である着目画素、及び、補正判定信号Ｑ１が「０」である着目画素のうち、映像信号Ｖｉｄ１で指定された印加電圧を変化させるように補正電圧を決定して、映像信号Ｖｉｄ２を出力した着目画素については、着目画素に関連付けて補正判定信号Ｑ２を「１」として出力する。
【００５３】
補正処理回路３３は、補正判定信号Ｑ２に基づいて補正電圧を決定する機能を有する。補正処理回路３３は、補正判定信号Ｑ２として「１」が関連付けられた着目画素を補正対象から除外し、映像信号Ｖｉｄ２をそのまま映像信号Ｖｉｄ−ｏｕｔとして出力する。補正判定信号Ｑ２として「０」が関連付けられた着目画素については、補正処理回路３３は、上述した第１実施形態と同様にして補正電圧を決定する。
上述した第１実施形態では、図１１（ｂ）に示すように、補正処理回路３３は第３列から第６列までの各画素に対して２回目又は３回目の補正電圧を決定していたが、本実施形態では、図１３（ｂ）に示すように、補正処理回路３３は第３列から第６列までの各画素を補正対象から除外し、補正電圧を決定しない。
【００５４】
なお、補正電圧決定部３２３Ａは、補正判定信号Ｑ１が関連付けられた着目画素に対し、補正判定信号Ｑ１とともに、補正判定信号Ｑ２を関連付けて出力してもよい。この場合、補正電圧決定部３２３Ａは、映像信号Ｖｉｄ１をそのまま映像信号Ｖｉｄ２として出力した着目画素に対し、補正判定信号Ｑ２を「０」として関連付け、映像信号Ｖｉｄ１で指定された印加電圧を変化させるように補正電圧を決定して、映像信号Ｖｉｄ２を出力した着目画素に対し、補正判定信号Ｑ２を「１」として関連付ける。補正電圧決定部３３３Ａは、補正判定信号Ｑ１及びＱ２の少なくとも一方が「１」である場合には、着目画素を補正対象から除外し、補正判定信号Ｑ１及びＱ２がともに「０」である場合には、着目画素を補正対象とすることを許可する。即ち、映像処理回路３０Ａでは、一の着目画素に対して複数回にわたって補正電圧が決定されないように、補正判定信号を出力する機能と、補正電圧を決定する機能とが実現されればよい。
【００５５】
本実施形態の映像処理回路３０Ａによれば、各画素に対して補正電圧を複数回にわたって決定することがないので、最終的な補正電圧（階調値）を制御しやすくなる。例えば、入力映像信号Ｖｉｄ−ｉｎが示す映像が、自然画のように様々な方向に境界が多数存在し得る場合、補正電圧が複数回決定されると階調の変化が大きくなる可能性がある。映像処理回路３０Ａによれば、補正電圧の決定は１回に限定されるので、意図しない大きな階調の変化が現れにくくなる。
【００５６】
［変形例］
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
（変形例１）
本発明の映像処理回路は、補正処理数を可変にする構成を備えていてもよい。
図１４は、変形例１に係る映像処理回路３０Ｂの構成を示すブロック図である。図１４に示すように、映像処理回路３０Ｂにおいては、補正処理回路３１、３２、３３に対し、順にＣｌｋ１、Ｃｌｋ２、Ｃｌｋ３という動作用のクロックを供給する信号線が接続されている。更に、映像処理回路３０Ｂにおいては、スイッチＳＷｊ（ｊ＝１、２、３）がオンのとき、クロックＣｌｋｊが対応する補正処理回路へ供給されて、当該補正処理回路が上述した各実施形態で説明したとおりに動作する。他方、スイッチＳＷｊがオフのとき、クロックＣｌｋｊが対応する補正処理回路へ供給されず、当該補正処理回路が動作を停止する。動作を停止した補正処理回路は、補正電圧決定部にて補正電圧を決定することなく、入力した映像信号をそのまま出力、即ちパス（通過）させる。
【００５７】
映像処理回路３０Ｂにおいてパス制御部３５は、スイッチＳＷ１、ＳＷ２、ＳＷ３の各々のオンオフを制御することにより、補正処理回路３１、３２、３３の各々へのクロックの供給を制御する。本変形例では、パス制御部３５は、補正処理数Ｎを指定する信号に応じて、クロックの供給を制御する。補正処理数Ｎの決定方法は特に問わないが、映像信号が示す映像の種類に応じて図示せぬ指定回路で指定されてもよいし、ユーザーにより又は製造段階で指定されてもよい。ユーザーが補正処理数Ｎを指定するための構成の一例として、映像処理回路３０Ｂが従う動作のモードをユーザーが指定する構成がある。映像処理回路３０Ｂが、例えば、処理速度（例えば映像表示に係る処理の処理速度）を優先させる第１モードと、処理速度及び液晶パネル１００の画質を両立させる第２モードと、液晶パネル１００の画質を優先させる第３モードとのいずれかに従って動作するものとする。パス制御部３５は、ユーザーにより第１モードが指定された場合は補正処理数Ｎ＝１、第２モードが指定された場合は補正処理数Ｎ＝２、第３モードが指定された場合は補正処理数Ｎ＝３として、クロックの供給を制御する。
【００５８】
補正処理数Ｎ＝３の場合、パス制御部３５は、スイッチＳＷ１、ＳＷ２、ＳＷ３の全てをオンにして、クロックＣｌｋ１、Ｃｌｋ２、Ｃｌｋ３を各々対応する補正処理回路へ供給する。補正処理数Ｎ＝２の場合、パス制御部３５は、図１５に示すように、スイッチＳＷ１、ＳＷ２をオンにして、クロックＣｌｋ１、Ｃｌｋ２をそれぞれ補正処理回路３１、３２へ供給する一方で、スイッチＳＷ３をオフにして、クロックＣｌｋ３を補正処理回路３３へ供給しない。この場合、補正処理回路３３が動作を停止するため、映像処理回路３０は、補正処理数を「２」として動作する。ここにおいて、パス制御部３５は、スイッチＳＷ３ではなく、クロックＣｌｋ１又はクロックＣｌｋ２を停止させるように、スイッチＳＷ１又はＳＷ２をオフしてもよい。補正処理数Ｎ＝１の場合、パス制御部３５は、スイッチＳＷ１、ＳＷ２、ＳＷ３のうちの１つをオンにし、残りの２つをオフにすればよい。
なお、パス制御部３５は、少なくとも一部の補正処理回路の動作を停止させて、映像信号をパスさせる制御を行えばよく、この制御はスイッチのオンオフ制御以外の制御であってもよい。
【００５９】
（変形例２）
映像処理回路３０又は映像処理回路３０Ａ（以下「映像処理回路３０」と総称する。）は、着目画素から見てＸ方向及びＹ方向に沿う４方向に、Ｘ方向及びＹ方向に交差する斜め方向（第３方向）に沿う４方向を加えた、８方向に隣り合う画素に指定された印加電圧に基づいて、補正電圧を決定してもよい。
具体的には、図１６に示すように、映像処理回路３０は、着目画素Ｐと、着目画素Ｐから見てＹ方向の反対方向から時計回りに４５度回転した右上方向の画素ｅとに挟まれるリスク境界を検出する。また、映像処理回路３０は、着目画素Ｐと、着目画素Ｐから見てＸ方向から時計回りに４５度回転した右下方向の画素ｆとに挟まれるリスク境界を検出する。映像処理回路３０は、着目画素Ｐと、着目画素Ｐから見てＹ方向から時計回りに４５度回転した左下方向の画素ｇとに挟まれるリスク境界を検出する。また、映像処理回路３０は、着目画素Ｐと、着目画素Ｐから見てＸ方向の反対方向から時計回りに４５度回転した左上方向の画素ｇとに挟まれるリスク境界を検出する。
【００６０】
着目画素と、斜め方向にある画素とに挟まれるリスク境界の検出条件として、映像処理回路３０は、着目画素の一角において縦横に連続するリスク境界が存在する場合に、当該着目画素と、当該一角の方向にある画素とに挟まれるリスク境界を検出する。図９（ｃ）で説明した着目画素Ｐを例に挙げると、映像処理回路３０は、着目画素Ｐと右下方向にある第５行第５列画素とに挟まれるリスク境界を検出する。
本変形例の補正処理回路３１、３２、３３の各々は、境界検出回路及び補正量算出部を８組備えていればよい。また、補正電圧決定部は、８方向の方向毎に算出された補正量に基づいて、補正電圧を決定すればよい。
【００６１】
（変形例３）
映像処理回路３０は、液晶パネル１００における液晶１０５のチルト方位に応じて、着目画素と、当該着目画素から見た一部の方向にある画素とに挟まれるリスク境界を検出してもよい。液晶１０５の液晶分子の初期配向状態を考慮すると、画素同士の位置関係によってリバースチルト発生領域が定まるからである。
【００６２】
図１７（ａ）に示すように、チルト方位は、画素電極１１８の側からコモン電極１０８に向かって平面視したときに、画素電極１１８側における液晶分子の長軸の一端から、液晶分子の他端に向かう方向（即ち、液晶分子の長軸方向）のことである。チルト方位角θは、ここでは、上方向（Ｙ方向の反対方向）から、液晶分子Ｒｖの長軸の一端を始点として他端に向かう方向（右上方向）までを、時計回りで規定した角度である。チルト方位角θが４５度の場合、図１７（ｂ）に示すように、高電位側（明側）の画素において、上辺又は右辺に沿った領域でリバースチルトドメインが発生することがあるが、それ以外の下辺及び左辺に沿った領域では、リバースチルトドメインが基本的には発生しない。よって、映像処理回路３０では、着目画素と、下側及び左側にある画素とに挟まれるリスク境界を検出する処理ブロック、及び、当該リスク境界の検出結果に基づいて補正量を算出する処理ブロックが省略されてもよい。図１７（ｂ）に示す例では、映像処理回路３０は、高電位側（明側）の画素と、画素ａ、ｂ（上述した変形例２の構成の下では、更に画素ｅ）の各々とに挟まれるリスク境界を検出し、補正量を算出する処理ブロックを備えていればよい。
【００６３】
チルト方位角θが４５度でない場合にも、液晶パネル１００における液晶１０５のチルト方位に応じて、リバースチルトドメインの発生を考慮しなくてもよい方向がある。例えば、チルト方位角θが９０度の場合、着目画素から見て、上辺、右辺及び下辺に沿った領域でリバースチルトドメインが発生することがあるが、左辺に沿った領域ではリバースチルトドメインが基本的には発生しない。チルト方位角θが２２５度の場合、左辺及び下辺に沿った領域でリバースチルトが発生することがあるが、右辺及び上辺に沿った領域ではリバースチルトドメインが基本的には発生しない。
本変形例によれば、各補正処理回路が備えるべき境界検出回路及び補正量算出部の数を減らすことができるので、映像処理回路３０の簡素化や回路規模の縮小化の効果を期待することができる。
なお、チルト方位を考慮すると、前述のように着目画素から見て少なくとも２方向にある画素の印加電圧に基づいて補正電圧が決定されるが、例えば、１方向のみの画素の印加電圧に基づいて補正電圧が決定されてもよい。
【００６４】
（変形例４）
映像処理回路３０は、補正処理数を「２」又は「４」以上とした構成であってもよい。映像処理回路３０は、補正処理数を「Ｎ」とした場合、上述した各実施形態で説明した補正処理回路をＮ個直列に接続した構成を備えていればよい。
【００６５】
（変形例５）
映像処理回路３０は、リスク境界を挟んで高電位側の画素及び低電位側の画素の両方を補正対象としていたが、どちらか一方のみを補正対象としてもよい。また、映像処理回路３０は、高電位側の画素の補正処理数と、低電位側の画素の補正処理数とを異ならせてもよい。この場合、映像処理回路３０は、高電位側と低電位側の両方の画素を補正対象とする補正処理回路と、高電位側又は低電位側の一方の画素を補正対象とする補正処理回路とを備えていればよい。
【００６６】
（変形例６）
映像処理回路３０の各境界検出部は、１フレーム前のフレームである前フレームから、現フレームにわたって移動した境界を、リスク境界として検出してもよいし、特に、前フレームから現フレームにわたって１画素分だけ移動したリスク境界を検出してもよい。動画においては、映像の動きに伴って低階調から高階調に変化すべき画素が、リバースチルトドメインの発生によって本来の階調にはならず、複数のリバースチルト発生領域が連結して、一種の尾引き現象として顕在化することがある。このため、本変形例のリスク境界の検出条件とすることにより、リバースチルト発生領域が特に目立ちやすい画素に絞って補正対象とすることができる。
【００６７】
（変形例７）
映像処理回路３０の各境界検出部におけるリスク境界の検出条件は、上述した実施形態で説明した条件以外の条件であってもよい。
例えば、境界検出部は、指定された印加電圧が第１閾値電圧を下回る画素と、第１閾値電圧よりも大きい第２閾値電圧を上回る画素とに挟まれる境界を、リスク境界として検出してもよい。第１閾値電圧を下回る画素は、例えば、黒レベル又は黒レベルに近い暗い階調の画素であり、第２閾値電圧を上回る画素は、例えば、白レベル又は白レベルに近い明るい階調の画素である。また、境界検出部は、隣り合う２つの画素の印加電圧の差（電圧差ΔＶ）が閾値以上である場合に、当該２つの画素に挟まれる境界をリスク境界として検出してもよい。
即ち、境界検出部は、隣り合う２つの画素であって、或る印加電圧が指定された画素と、これよりも大きい印加電圧が指定された画素とに挟まれる境界をリスク境界とすればよく、それ以外の条件についてはどのように規定されてもよい。
また、リスク境界の検出条件は、映像処理回路３０が有する複数の補正処理回路で同一であってもよいし、異なっていてもよい。
【００６８】
（変形例８）
上述した各実施形態では、液晶１０５にＶＡ方式を用いた例を説明したが、ＴＮ（Twisted Nematic）方式としてもよい。ノーマリーホワイトの液晶パネルの場合、画素１１０の液晶素子１２０に印加される電圧と透過率との関係が、ノーマリーブラックの液晶パネルの場合とは逆となり、透過率が低い場合ほど、液晶素子１２０に印加されるべき電圧が大きくなる。
液晶パネル１００は、透過型に限られず、例えば反射型であってもよい。
電気光学装置１は、４倍速駆動に限られず、例えば２倍速駆動や８倍速駆動等の他の倍速駆動を採用する装置であってもよいし、等倍速の駆動を採用する装置であってもよい。
る。
【００６９】
［電子機器］
上述した各実施形態に係る電気光学装置１を用いた電子機器の一例として、液晶パネル１００をライトバルブ（即ち光変調素子）として用いた投射型表示装置（プロジェクター）について説明する。図１８は、このプロジェクターの構成を示す平面図である。
図１８に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によってＲ色、Ｇ色、Ｂ色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００７０】
このプロジェクター２１００では、液晶パネル１００を含む電気光学装置１が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂがそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００７１】
なお、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００７２】
電子機器としては、図１８を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等が挙げられる。そして、これらの各種の電子機器に対して、電気光学装置１が適用可能である。
【符号の説明】
【００７３】
１…電気光学装置、１０…制御回路、２０…走査制御回路、３０、３０Ａ、３０Ｂ…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１０…画素、１１８…画素電極、１２０…液晶素子、３１、３２、３３…補正処理回路、３１１ａ、３１１ｂ、３１１ｃ、３１１ｄ、３２１ａ、３２１ｂ、３２１ｃ、３２１ｄ、３３１ａ、３３１ｂ、３３１ｃ、３３１ｄ…境界検出部、３１２ａ、３１２ｂ、３１２ｃ、３１２ｄ、３２２ａ、３２２ｂ、３２２ｃ、３２２ｄ、３３２ａ、３３２ｂ、３３２ｃ、３３２ｄ…補正量算出部、３１３、３１３Ａ、３２３、３２３Ａ、３３３、３３３Ａ…補正電圧決定部、３４…Ｄ／Ａ変換部、３５…パス制御部、２１００…プロジェクター
【図１】
2015206968.tif 000003
【図２】
2015206968.tif 000004
【図３】
2015206968.tif 000005
【図４】
2015206968.tif 000006
【図５】
2015206968.tif 000007
【図６】
2015206968.tif 000008
【図７】
2015206968.tif 000009
【図８】
2015206968.tif 000010
【図９】
2015206968.tif 000011
【図１０】
2015206968.tif 000012
【図１１】
2015206968.tif 000013
【図１２】
2015206968.tif 000014
【図１３】
2015206968.tif 000015
【図１４】
2015206968.tif 000016
【図１５】
2015206968.tif 000017
【図１６】
2015206968.tif 000018
【図１７】
2015206968.tif 000019
【図１８】
2015206968.tif 000020
【図１９】
2015206968.tif 000021