(57)【要約】【課題】装置の構成に基づく効果的な省電力を実現する。【解決手段】印刷装置２は、第１メモリー１４に展開されたプログラムを実行する第１プロセッサー部２１と、第１プロセッサー部２１とプロセッサー間通信可能な第２プロセッサー部２２と、を備える。第１プロセッサー部２１は、割込待ち状態に移行する場合、割込待ち状態を解除するまでに要する時間Ｔ１（経過時間）を算出し、算出した時間Ｔ１の経過後に割込信号を第１プロセッサー部２１に対して送信することを要求する要求信号を、第２プロセッサー部２２に送信する。第２プロセッサー部２２は、要求信号を受信した場合、第１メモリー１４をセルフリフレッシュモード（省電力モード）に移行し、時間Ｔ１の経過に対応して、第１メモリー１４をセルフリフレッシュモードから復帰し、割込信号を第１プロセッサー部２１に送信する。【選択図】図２
2015212038.tif 000002
【特許請求の範囲】
【請求項１】
第１メモリーに展開されたプログラムを実行する第１プロセッサーと、
前記第１プロセッサーとプロセッサー間通信可能な第２プロセッサーと、を備え、
前記第１プロセッサーは、
割込待ち状態に移行する場合、割込待ち状態を解除するまでに要する経過時間を算出し、算出した経過時間の経過後に割込信号を前記第１プロセッサーに対して送信することを要求する要求信号を、前記第２プロセッサーに送信し、
前記第２プロセッサーは、
前記要求信号を受信した場合、前記第１メモリーを省電力モードに移行し、前記経過時間の経過に対応して、前記第１メモリーを前記省電力モードから復帰し、割込信号を前記第１プロセッサーに送信することを特徴とする情報処理装置。
【請求項２】
前記第１プロセッサーは、
割込待ち状態に移行する場合、算出した前記経過時間に基づいて、前記第１メモリーを前記省電力モードに移行することを要求するか否かを判別し、移行することを要求すると判別した場合、その旨を示す移行要求情報を含む前記要求信号を、前記第２プロセッサーに送信し、
前記第２プロセッサーは、
前記要求信号を受信した場合で、前記要求信号に前記移行要求情報が含まれている場合に、前記第１メモリーを前記省電力モードに移行することを特徴とする請求項１に記載の情報処理装置。
【請求項３】
前記第２プロセッサーは、
前記要求信号を受信した場合、前記第１メモリーに展開されたプログラムであって、前記第２プロセッサーが、前記第１メモリーが前記省電力モードに移行している間に実行する処理に係るプログラムを、前記第１メモリーと異なる第２メモリーにコピーした後、前記第１メモリーを前記省電力モードに移行し、前記第１メモリーが前記省電力モードに移行している間、前記第２メモリーにコピーされたプログラムに基づいて処理を実行することを特徴とする請求項１又は２に記載の情報処理装置。
【請求項４】
前記第１プロセッサーは、
１のプロセスを終了した後、次のプロセスを開始するまでの間、割込待ち状態に移行することを特徴とする請求項１乃至３のいずれか１項に記載の情報処理装置。
【請求項５】
前記第１プロセッサーへの割込信号の出力は、前記第２プロセッサーを経由して行われ、
前記第２プロセッサーは、
前記第１プロセッサーへの割込信号の出力を行う場合であって、前記第１メモリーが前記省電力モードに移行している場合、前記第１メモリーを復帰して、割込信号を出力することを特徴とする請求項１乃至４のいずれか１項に記載の情報処理装置。
【請求項６】
制御装置と通信し、前記制御装置から制御データを受信する通信部と、印刷を行う印刷部と、を備え、
前記第１プロセッサーは、前記通信部を介した通信を制御し、
前記第２プロセッサーは、前記印刷部による印刷を制御することを特徴とする請求項１乃至５のいずれか１項に記載の情報処理装置。
【請求項７】
第１メモリーに展開されたプログラムを実行する第１プロセッサーと、
前記第１プロセッサーとプロセッサー間通信可能な第２プロセッサーと、を備える集積回路であって、
前記第１プロセッサーは、
割込待ち状態に移行する場合、割込待ち状態を解除するまでに要する経過時間を算出し、算出した経過時間の経過後に割込信号を前記第１プロセッサーに対して送信することを要求する要求信号を、前記第２プロセッサーに送信し、
前記第２プロセッサーは、
前記要求信号を受信した場合、前記第１メモリーを省電力モードに移行し、前記経過時間の経過に対応して、前記第１メモリーを前記省電力モードから復帰し、割込信号を前記第１プロセッサーに送信することを特徴とする集積回路。
【請求項８】
第１メモリーに展開されたプログラムを実行する第１プロセッサーと、
前記第１プロセッサーとプロセッサー間通信可能な第２プロセッサーと、を備える情報処理装置の制御方法であって、
前記第１プロセッサーは、
割込待ち状態に移行する場合、割込待ち状態を解除するまでに要する経過時間を算出し、算出した経過時間の経過後に割込信号を前記第１プロセッサーに対して送信することを要求する要求信号を、前記第２プロセッサーに送信し、
前記第２プロセッサーは、
前記要求信号を受信した場合、前記第１メモリーを省電力モードに移行し、前記経過時間の経過に対応して、前記第１メモリーを前記省電力モードから復帰し、割込信号を前記第１プロセッサーに送信することを特徴とする情報処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、集積回路、及び、情報処理装置の制御方法に関する。
【背景技術】
【０００２】
従来、メインコントローラー、及び、サブコントローラーを含み、省電力モードへの移行条件が満たされると、メインコントローラーからサブコントローラーへ省電力モードへの変更の要求を出力する情報処理装置が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２３２５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した情報処理装置のように、省電力に係る処理を行うものでは、装置の構成に基づいて効果的な省電力を実現したいとするニーズがある。
本発明は、上述した事情に鑑みてなされたものであり、情報処理装置、集積回路、及び、情報処理装置の制御方法について、装置の構成に基づく効果的な省電力を実現することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の情報処理装置は、第１メモリーに展開されたプログラムを実行する第１プロセッサーと、前記第１プロセッサーとプロセッサー間通信可能な第２プロセッサーと、を備え、前記第１プロセッサーは、割込待ち状態に移行する場合、割込待ち状態を解除するまでに要する経過時間を算出し、算出した経過時間の経過後に割込信号を前記第１プロセッサーに対して送信することを要求する要求信号を、前記第２プロセッサーに送信し、前記第２プロセッサーは、前記要求信号を受信した場合、前記第１メモリーを省電力モードに移行し、前記経過時間の経過に対応して、前記第１メモリーを前記省電力モードから復帰し、割込信号を前記第１プロセッサーに送信することを特徴とする。
本発明の構成によれば、第１プロセッサーが割込待ち状態に移行し、第１メモリーにアクセスしない間、第１メモリーを省電力モードにすることができ、情報処理装置の構成に基づく効果的な省電力を実現できる。
【０００６】
また、本発明の情報処理装置は、前記第１プロセッサーは、割込待ち状態に移行する場合、算出した前記経過時間に基づいて、前記第１メモリーを前記省電力モードに移行することを要求するか否かを判別し、移行することを要求すると判別した場合、その旨を示す移行要求情報を含む前記要求信号を、前記第２プロセッサーに送信し、前記第２プロセッサーは、前記要求信号を受信した場合で、前記要求信号に前記移行要求情報が含まれている場合に、前記第１メモリーを前記省電力モードに移行することを特徴とする。
本発明の構成によれば、経過時間が十分に長く、経過時間に対応する期間、第１メモリーを省電力モードに移行することにより効果的な省電力を実現できる場合に、第１メモリーを省電力モードに移行させることができる。
【０００７】
また、本発明の情報処理装置は、前記第２プロセッサーは、前記要求信号を受信した場合、前記第１メモリーに展開されたプログラムであって、前記第２プロセッサーが前記第１メモリーが前記省電力モードに移行している間に実行する処理に係るプログラムを、前記第１メモリーと異なる第２メモリーにコピーした後、前記第１メモリーを前記省電力モードに移行し、前記第１メモリーが前記省電力モードに移行している間、前記第２メモリーにコピーされたプログラムに基づいて処理を実行することを特徴とする。
本発明の構成によれば、第２プロセッサーによる処理を実行可能な状態を維持したまま、第１メモリーを省電力モードに移行できる。
【０００８】
また、本発明の情報処理装置は、前記第１プロセッサーは、１のプロセスを終了した後、次のプロセスを開始するまでの間、割込待ち状態に移行することを特徴とする。
本発明の構成によれば、第１プロセッサーについて、１のプロセスを終了した後、次のプロセスを開始するまでの期間、第１メモリーを省電力モードに移行して省電力を実現できる。
【０００９】
また、本発明の情報処理装置は、前記第１プロセッサーへの割込信号の出力は、前記第２プロセッサーを経由して行われ、前記第２プロセッサーは、前記第１プロセッサーへの割込信号の出力を行う場合であって、前記第１メモリーが前記省電力モードに移行している場合、前記第１メモリーを復帰して、割込信号を出力することを特徴とする。
本発明の構成によれば、第１メモリーが省電力モードに移行しているときに、第１プロセッサーに割込信号が出力されることを防止できる。
【００１０】
また、本発明の情報処理装置は、制御装置と通信し、前記制御装置から制御データを受信する通信部と、印刷を行う印刷部と、を備え、前記第１プロセッサーは、前記通信部を介した通信を制御し、前記第２プロセッサーは、前記印刷部による印刷を制御することを特徴とする。
本発明の構成によれば、情報処理装置の構成に基づく効果的な省電力を実現できる。
【００１１】
また、上記目的を達成するために、本発明は、第１メモリーに展開されたプログラムを実行する第１プロセッサーと、前記第１プロセッサーとプロセッサー間通信可能な第２プロセッサーと、を備える集積回路であって、前記第１プロセッサーは、割込待ち状態に移行する場合、割込待ち状態を解除するまでに要する経過時間を算出し、算出した経過時間の経過後に割込信号を前記第１プロセッサーに対して送信することを要求する要求信号を、前記第２プロセッサーに送信し、前記第２プロセッサーは、前記要求信号を受信した場合、前記第１メモリーを省電力モードに移行し、前記経過時間の経過に対応して、前記第１メモリーを前記省電力モードから復帰し、割込信号を前記第１プロセッサーに送信することを特徴とする。
本発明の構成によれば、１プロセッサーが割込待ち状態に移行し、第１メモリーにアクセスしない間、第１メモリーを省電力モードにすることができ、集積回路の構成に基づく効果的な省電力を実現できる。
【００１２】
また、上記目的を達成するために、本発明は、第１メモリーに展開されたプログラムを実行する第１プロセッサーと、前記第１プロセッサーとプロセッサー間通信可能な第２プロセッサーと、を備える情報処理装置の制御方法であって、前記第１プロセッサーは、割込待ち状態に移行する場合、割込待ち状態を解除するまでに要する経過時間を算出し、算出した経過時間の経過後に割込信号を前記第１プロセッサーに対して送信することを要求する要求信号を、前記第２プロセッサーに送信し、前記第２プロセッサーは、前記要求信号を受信した場合、前記第１メモリーを省電力モードに移行し、前記経過時間の経過に対応して、前記第１メモリーを前記省電力モードから復帰し、割込信号を前記第１プロセッサーに送信することを特徴とする。
本発明の構成によれば、第１プロセッサーが割込待ち状態に移行し、第１メモリーにアクセスしない間、第１メモリーを省電力モードにすることができ、情報処理装置の構成に基づく効果的な省電力を実現できる。
【発明の効果】
【００１３】
本発明によれば、装置の構成に基づく効果的な省電力を実現できる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態に係る印刷システムの構成を示す図。
【図２】ＳＯＣの構成を示す図。
【図３】第１プロセッサー部の動作を示すフローチャート。
【図４】第２プロセッサー部の動作を示すフローチャート。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施形態について説明する。
図１は、本実施形態に係る印刷システム１の機能的構成を示すブロック図である。
図１に示すように、印刷システム１は、印刷装置２（情報処理装置）と、印刷装置２と通信し、印刷装置２を制御するホストコンピューター３（制御装置）と、を備える。
図１に示すように、ホストコンピューター３は、インストールされたアプリケーションを読み出して実行することにより処理を行うアプリケーション実行部３ａと、インストールされたプリンタードライバーを読み出して実行することにより処理を行うプリンタードライバー実行部３ｂとを備える。アプリケーションは、文書作成ソフトウェアや、表計算ソフトウェア、ウェブブラウザー、ＰＯＳアプリケーション等、印刷装置２に印刷させる画像の情報を出力する機能を有するソフトウェアである。アプリケーション実行部３ａは、ユーザーの指示等をトリガーとして印刷装置２に印刷させる画像の情報を生成し、ＡＰＩ（Application Programming Interface）等を用いて、プリンタードライバー実行部３ｂに出力する。プリンタードライバー実行部３ｂは、入力された画像の情報に基づいて、印刷装置２が解釈可能なコマンド体系の制御データを生成する。ホストコンピューター３は、プリンタードライバー実行部３ｂが生成した制御データを、印刷装置２に送信する。
【００１６】
図１に示すように、印刷装置２は、制御部１０と、印刷部１１と、入出力部１２と、通信インターフェース１３（通信部）と、第１メモリー１４と、記憶部１５と、を備える。
制御部１０は、ＳＯＣ（System on a chip）２０（集積回路）を備え、ＳＯＣ２０に実装された第１プロセッサー部２１（第１プロセッサー）や、第２プロセッサー部２２（第２プロセッサー）等の機能により、印刷装置２を制御する。ＳＯＣ２０については後述する。
印刷部１１は、印刷ヘッドを有する印刷機構、記録媒体を搬送する搬送機構、その他の印刷に関する機構を備え、制御部１０の制御で、記録媒体への印刷を行う。制御部１０は、ホストコンピューター３から受信した制御データに基づいて、印刷部１１を制御する。
入出力部１２は、表示パネルや、ＬＥＤ等の表示部１２ａを備え、制御部１０の制御で、表示部１２ａを制御する。入出力部１２は、電源スイッチや、操作スイッチ、操作パネル等の入力部１２ｂを備え、制御部１０の制御で、入力部１２ｂを制御する。
通信インターフェース１３は、制御部１０の制御で、イーサネット（登録商標）に従って、ホストコンピューター３と通信する。
【００１７】
第１メモリー１４は、ＤＤＲ−ＳＤＲＡＭ等のＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）を備え、データを記憶する。第１メモリー１４は、主記憶装置として機能する。第１メモリー１４に記憶されるデータ、及び、第１メモリー１４の使用態様については後述する。周知の通り、ＳＤＲＡＭは、通常モード時、記憶を維持するために、リフレッシュ動作を継続して実行する必要があり、リフレッシュ動作の実行に起因して消費電力が大きい。
記憶部１５は、ＲＯＭ等の不揮発性メモリーを備え、データを記憶する。記憶部１５には、非リアルタイムＯＳであるＬｉｎｕｘ（登録商標）に係るプログラム、及び、Ｌｉｎｕｘ上で動作するプログラム（以下、これらプログラムをまとめて「非リアルタイムＯＳ関連プログラムＬＰＧ」と表現する。）が記憶される。また、記憶部１５には、所定のリアルタイムＯＳに係るプログラム、及び、所定のリアルタイムＯＳ上で動作するプログラム（以下、これらプログラムをまとめて「リアルタイムＯＳ関連プログラムＲＰＧ」と表現する。）が記憶される。
非リアルタイムＯＳ関連プログラムＬＰＧの少なくとも一部、及び、リアルタイムＯＳ関連プログラムＲＰＧの少なくとも一部は、印刷装置２の起動時のブート処理で、第１メモリー１４に展開される。非リアルタイムＯＳ関連プログラムＬＰＧは、データサイズが大きく、後述する第２メモリー３２（後述）や第３メモリー３４（後述）と比較して記憶容量が大きい第１メモリー１４に展開するのが適切である。
【００１８】
図２は、制御部１０が備えるＳＯＣ（System on a chip）２０（集積回路）の機能的構成を示す図である。
図２に示すように、ＳＯＣ２０は、第１プロセッサー部２１と、第２プロセッサー部２２と、外部装置通信部２３と、印刷部通信部２４と、入出力部通信部２５と、記憶部通信部２６と、第１メモリー通信部２７と、クロックコントローラー３０と、第２メモリー３２と、第２メモリー通信部３３と、第３メモリー３４と、第３メモリー通信部３５と、を備える。
第１プロセッサー部２１は、プロセッサーを有し、第１メモリー１４に展開された非リアルタイムＯＳ関連プログラムＬＰＧを読み出して実行する。第１プロセッサー部２１は、外部装置通信部２３（後述）を介して、非リアルタイムＯＳ関連プログラムＬＰＧの機能により、通信インターフェース１３を制御し、ホストコンピューター３と通信する処理を実行する。
第２プロセッサー部２２は、プロセッサーを有し、第１メモリー１４に展開されたリアルタイムＯＳ関連プログラムＲＰＧを読み出して実行する。第２プロセッサー部２２は、印刷部通信部２４（後述）を介して、リアルタイムＯＳ関連プログラムＲＰＧの機能により、印刷部１１を制御する。第２プロセッサー部２２は、入出力部通信部２５（後述）を介して、リアルタイムＯＳ関連プログラムＲＰＧの機能により、入出力部１２を制御する。第２プロセッサー部２２は、記憶部通信部２６（後述）を介して、リアルタイムＯＳ関連プログラムＲＰＧの機能により、記憶部１５を制御する。
第２プロセッサー部２２は、機能ブロックとして、タイマー設定部２２ａと、省電力処理部２２ｂと、割込処理部２２ｃと、を備える。各機能ブロックの処理については後述する。
以下、第１プロセッサー部２１と、第２プロセッサー部２２とを区別しない場合は、これらを総称して「プロセッサー部ＰＢ」と表現する。
【００１９】
外部装置通信部２３は、所定の処理を行って、プロセッサー部ＰＢと、通信インターフェース１３との通信を仲介する。
印刷部通信部２４は、所定の処理を行って、プロセッサー部ＰＢと、印刷部１１との通信を仲介する。
入出力部通信部２５は、所定の処理を行って、プロセッサー部ＰＢと、入出力部１２との通信を仲介する。
記憶部通信部２６は、所定の処理を行って、プロセッサー部ＰＢと、記憶部１５との通信を仲介する。
第１メモリー通信部２７は、所定の処理を行って、プロセッサー部ＰＢと、第１メモリー１４との通信を仲介する。
クロックコントローラー３０は、ＰＬＬ（phase locked loop）を有し、ＳＯＣ２０に実装された各回路（第１プロセッサー部２１、第２プロセッサー部２２を含む）に、各回路の動作周波数に対応するクロックを出力する。クロックコントローラー３０は、クロックギアーにより、出力するクロックの動作周波数を変更できる。
【００２０】
第２メモリー３２は、ｅＤＲＡＭ（Embedded Dynamic Random Access Memory）を備え、データを記憶する。第２メモリー３２は、プロセッサー部ＰＢのワークエリアが形成される。第２メモリー３２には、例えば、プロセッサー部ＰＢが処理に利用するデータが一時記憶される。
第２メモリー通信部３３は、プロセッサー部ＰＢと、第２メモリー３２との通信を仲介する。
第３メモリー３４は、ＳＲＡＭを備え、データを記憶する。第３メモリー３４は、プロセッサー部ＰＢのワークエリアが形成される。第３メモリー３４には、例えば、第１プロセッサー部２１と、第２プロセッサー部２２との間で送受信されるデータが一時記憶される。
第３メモリー通信部３５は、プロセッサー部ＰＢと、第３メモリー３４との通信を仲介する。
【００２１】
本実施形態に係る印刷装置２は、ＳＯＣ２０に２つのプロセッサーが実装されている構成、及び、第１メモリー１４がＳＤＲＡＭを備え、この第１メモリー１４に非リアルタイムＯＳ関連プログラムＬＰＧ、及び、リアルタイムＯＳ関連プログラムＲＰＧが展開されることを利用して、省電力を実現する。
以下、詳述する。
【００２２】
図３は、第１プロセッサー部２１の動作を示すフローチャートである。
図４（Ａ）は、第２プロセッサー部２２のタイマー設定部２２ａの動作を示し、（Ｂ）は省電力処理部２２ｂの動作を示し、（Ｃ）は割込処理部２２ｃの動作を示すフローチャートである。
以下、第１プロセッサー部２１が、プロセッサーに割り当て可能なプロセスのうち、１のプロセスを選択し、実行した後の処理を例として、省電力の実現方法について説明する。
図３に示すように、第１プロセッサー部２１は、実行するプロセスを選択する（ステップＳＡ１）。第１プロセッサー部２１は、実行可能なプロセスを管理し、各プロセスを実行するタイミングをスケジューリングするプロセス管理機能を有する。
次いで、第１プロセッサー部２１は、ステップＳＡ１で選択したプロセスのコンテキスト情報を復元する（ステップＳＡ２）。第１プロセッサー部２１は、プロセスの終了時にコンテキスト情報を所定の記憶領域に記憶し、プロセスの開始時にコンテキスト情報を復元するコンテキスト管理機能を有する。
次いで、第１プロセッサー部２１は、プロセスの実行を開始する（ステップＳＡ３）。
【００２３】
プロセスを実行中、第１プロセッサー部２１は、プロセスを終了する条件が成立したか否かを監視する（ステップＳＡ４）。
条件は、例えば、プロセスの終了のトリガーとなる割込（例えば、タイマー割込）があった場合であり、また例えば、Ｌｉｎｕｘのカーネルによるシステムコール（スーパーバイザーコール）があった場合である。
条件が成立した場合（ステップＳＡ４：ＹＥＳ）、第１プロセッサー部２１は、プロセスのコンテキスト情報を退避する（ステップＳＡ５）。
次いで、第１プロセッサー部２１は、プロセス管理機能によりスケジューリングされたプロセスのスケジュールに基づいて、間隔をあけずに実行すべきプロセスが存在するか否かを判別する（ステップＳＡ６）。
間隔をあけずに実行すべきプロセスが存在する場合（ステップＳＡ６：ＹＥＳ）、第１プロセッサー部２１は、処理手順をステップＳＡ１へ戻し、次のプロセスの選択、実行を行う。
間隔をあけずに実行すべきプロセスが存在しない場合（ステップＳＡ６：ＮＯ）、第１プロセッサー部２１は、プロセス管理機能によりスケジューリングされたプロセスのスケジュールに基づいて、次に実行するプロセスの開始までに要する時間（経過時間。以下、「時間Ｔ１」と表現する。）を算出する（ステップＳＡ７）。
次に実行するプロセスの開始までに要する時間（時間Ｔ１）とは、具体的には、現時点から、次のプロセスの開始のトリガーとなる割込信号を第１プロセッサー部２１に入力させるまでの経過時間のことである。
【００２４】
次いで、第１プロセッサー部２１は、第１メモリー１４をセルフリフレッシュモード（省電力モード）に移行することを要求するかを判別する（ステップＳＡ８）。
ステップＳＡ８で、第１プロセッサー部２１は、時間Ｔ１が所定の閾値を上回る場合、第１メモリー１４をセルフリフレッシュモードに移行することを要求すると判別する。一方、第１プロセッサー部２１は、時間Ｔ１が所定の閾値を下回る場合、第１メモリー１４をセルフリフレッシュモードに移行することを要求しないと判別する。
ここで、ステップＳＡ８の処理について説明する。後に明らかとなるとおり、第１プロセッサー部２１がステップＳＡ８で第１メモリー１４をセルフリフレッシュモードに移行することを要求すると判別した場合において、所定の条件が成立した場合、第１メモリー１４がセルフリフレッシュモードに移行する。第１メモリー１４は、セルフリフレッシュモードへの移行後、第１プロセッサー部２１に対する割込信号の出力に応じて、通常モードへ移行する。ここで、第１メモリー１４をセルフリフレッシュモードに移行すれば省電力を実現できる一方、セルフリフレッシュモードに関しては、以下の特性がある。すなわち、短期間の間に第１メモリー１４のセルフリフレッシュモードへの移行、通常モードへの復帰が繰り返された場合、省電力の実現につながらない、という特性がある。また、セルフリフレッシュモードへ移行中は、第１メモリー１４についてデータの読み書きができない、という特性がある。また、通常モードとセルフリフレッシュモードとの間でモードを移行する場合、モードの移行に所定の時間を要する、という特性がある。
以上のことを踏まえ、ステップＳＡ８で、第１プロセッサー部２１は、時間Ｔ１と、所定の閾値とを比較することにより、第１メモリー１４をセルフリフレッシュモードに移行させて効果的に省電力を実現できるほどに、時間Ｔ１が十分に長いか否かを判別している。閾値は、事前のシミュレーションやテストを踏まえ、上記判別を行うための適切な値が設定される。
【００２５】
次いで、第１プロセッサー部２１は、プロセッサー間通信を行って、要求信号を第２プロセッサー部２２に送信する（ステップＳＡ９）。
要求信号は、時間Ｔ１の経過後に割込信号を第１プロセッサー部２１に対して送信することを要求する情報（以下、「割込要求情報」という。）を含む。要求信号は、ステップＳＡ８で第１メモリー１４をセルフリフレッシュモードに移行することを要求すると判別した場合は、そのことを示す情報（以下、「移行要求情報」という。）を含む。
次いで、第１プロセッサー部２１は、第１省電力処理を実行し、第１省電力モードへ移行する（ステップＳＡ１０）。第１省電力モードとは、第１プロセッサー部２１に関連する回路のクロックの動作周波数を下げることによって、省電力を実現するモードである。第１省電力モードへの移行中、第１プロセッサー部２１は、予め定められた処理のみを実行可能となる。
次いで、第１プロセッサー部２１は、割込待ち状態へ移行する（ステップＳＡ１１）。割込待ち状態で、第１プロセッサー部２１は、割込信号の入力があるまでは、予め定められた処理以外の処理を実行しない。また、第１プロセッサー部２１は、割込信号の入力があった場合、第１省電力モードから復帰し、割込信号に対応する処理を実行する。
【００２６】
図４（Ａ）に示すように、タイマー設定部２２ａは、要求信号を受信したか否かを監視する（ステップＳＢ１）。図３のステップＳＡ９で第１プロセッサー部２１が要求信号を送信した場合、タイマー設定部２２ａは、要求信号を受信する。
要求信号を受信した場合（ステップＳＢ１：ＹＥＳ）、タイマー設定部２２ａは、要求信号に、移行要求情報が含まれているか否かを判別する（ステップＳＢ２）。
要求信号に移行要求情報が含まれている場合（ステップＳＢ２：ＹＥＳ）、タイマー設定部２２ａは、省電力処理部２２ｂに、第１メモリー１４のセルフリフレッシュモードへの移行を要求するモード移行要求信号を出力し（ステップＳＢ３）、処理手順をステップＳＢ４へ移行する。モード移行要求信号には、時間Ｔ１を示す情報が含まれる。
要求信号に移行要求情報が含まれていない場合（ステップＳＢ２：ＮＯ）、タイマー設定部２２ａは、処理手順をステップＳＢ４へ移行する。
【００２７】
ステップＳＢ４で、タイマー設定部２２ａは、要求信号に含まれる割込要求情報が示す時間Ｔ１の計時を開始する（ステップＳＢ４）。次いで、タイマー設定部２２ａは、ステップＳＢ４で計時を開始してから時間Ｔ１が経過したか否かを監視する（ステップＳＢ５）。ステップＳＢ４、ステップＳＢ５の処理は、例えば、所定の計時回路を用いて行われる。時間Ｔ１の経過の測定はどのような方法で行われてもよい。
時間Ｔ１が経過した場合（ステップＳＢ５：ＹＥＳ）、タイマー設定部２２ａは、割込処理部２２ｃに、第１プロセッサー部２１への割込信号の出力を要求する割込処理要求信号を出力する（ステップＳＢ６）。
【００２８】
図４（Ｂ）に示すように、省電力処理部２２ｂは、モード移行要求信号を受信したか否かを監視する（ステップＳＣ１）。
モード移行要求信号を受信した場合（ステップＳＣ１：ＹＥＳ）、省電力処理部２２ｂは、第１メモリー１４をセルフリフレッシュモードに移行することが可能な状態か否かを判別する（ステップＳＣ２）。
ステップＳＣ２で、第１メモリー１４をセルフリフレッシュモードに移行することが可能な状態か否かを以下のようにして判別する。すなわち、後に明らかとなるとおり、第１メモリー１４をセルフリフレッシュモードに移行する場合、第１メモリー１４から第２メモリー３２に、第２プロセッサー部２２が所定の処理を実行するために必要なプログラムがコピーされる。従って、第１メモリー１４がセルフリフレッシュモードに移行中は、第２プロセッサー部２２は、当該所定の処理以外の処理を実行できない。そして、省電力処理部２２ｂは、発生しているタスクの状況や、現時点を起点として時間Ｔ１内に、第２プロセッサー部２２により当該所定の処理以外の処理を実行する可能性に基づいて、ステップＳＣ２の判別を行う。
なお、所定の処理を実行するために必要なプログラムの全部、又は、一部を、起動時に、第２メモリー３２に配置する構成であってもよい。この構成によれば、第１メモリー１４をセルフリフレッシュモードに移行する場合に、第１メモリー１４から第２メモリー３２に所定のプログラムをコピーする必要がない。
つまり、ステップＳＣ２で、省電力処理部２２ｂは、省電力処理部２２ｂが第１メモリー１４にアクセスする可能性がある場合は、第１メモリー１４をセルフリフレッシュモードに移行可能な状態ではないと判別する。
【００２９】
第１メモリー１４をセルフリフレッシュモードに移行することができない場合（ステップＳＣ２：ＮＯ）、省電力処理部２２ｂは、対応する処理を実行する（ステップＳＣ３）。例えば、ステップＳＣ３で、省電力処理部２２ｂは、第１メモリー１４をセルフリフレッシュモードに移行することが可能な状態となったか否かを、所定の期間、監視し、当該状態となった場合、処理手順をステップＳＣ４へ移行する。なお、当該所定の期間中に第１プロセッサー部２１に対する割込が発生した旨の通知を受けた場合、第１メモリー１４をセルフリフレッシュモードに移行できない。また、ステップＳＣ３で、省電力処理部２２ｂは、タイマー設定部２２ａ、割込処理部２２ｃに必要な通知を行う。
ステップＳＣ２で、第１メモリー１４をセルフリフレッシュモードに移行することが可能な状態であると判別した場合（ステップＳＣ２：ＹＥＳ）、省電力処理部２２ｂは、割込処理部２２ｃに、第１プロセッサー部２１への割込信号の出力の禁止を通知する禁止通知信号を出力する（ステップＳＣ４）。
次いで、省電力処理部２２ｂは、第１メモリー１４に展開されたプログラムのうち、第１メモリー１４がセルフリフレッシュモードに移行中に、第２プロセッサー部２２が行う処理に係るプログラムを第２メモリー３２にコピーする。また、省電力処理部２２ｂは、所定のレジスターに、第２メモリー３２にコピーされたプログラムが展開された記憶領域の対応するアドレスを格納する等、第２メモリー３２にコピーされたプログラムを第２プロセッサー部２２が実行するために必要な処理を行う（ステップＳＣ５）。
以後、第１メモリー１４がセルフリフレッシュモードに移行している間、第２プロセッサー部２２は、第２メモリー３２にコピーされたプログラムを読み出して実行することにより各種処理を実行する。
次いで、省電力処理部２２ｂは、第１メモリー１４に所定の信号を出力して、第１メモリー１４をセルフリフレッシュモードに移行させる（ステップＳＣ６）。
次いで、省電力処理部２２ｂは、第２プロセッサー部２２の動作周波数を下げ、また、動作する必要がない周辺回路について、動作周波数を下げたり、停止させたりする（ステップＳＣ７）。
ステップＳＣ６、ステップＳＣ７の処理により、省電力が実現される。特に、第１メモリー１４がセルフリフレッシュモードに移行するため、消費電力の大幅な削減が行われる。また、セルフリフレッシュモードに移行中も、第２プロセッサー部２２によって必要な処理が実行可能な状態は維持される。
【００３０】
次いで、省電力処理部２２ｂは、第１メモリー１４のセルフリフレッシュモードへの移行を解除する条件が成立したか否かを判別する（ステップＳＣ８）。
条件の１つは、後述するように、割込処理部２２ｃから、セルフリフレッシュモードの移行中に第１プロセッサー部２１への割込が発生したことを通知する割込発生通知信号の入力があったことである。第１プロセッサー部２１への割込が発生した場合、第１プロセッサー部２１による第１メモリー１４へのアクセスが必要となるため、第１メモリー１４のセルフリフレッシュモードを解除する必要がある。その他、第１プロセッサー部２１、又は、第２プロセッサー部２２が第１メモリー１４にアクセスする必要が生じた場合に、ステップＳＣ８で、省電力処理部２２ｂは、条件が成立したと判別する。
条件が成立したと判別した場合（ステップＳＣ８：ＹＥＳ）、省電力処理部２２ｂは、第２プロセッサー部２２や、周辺回路の動作周波数を上げ、また、動作を停止させた周辺回路の駆動を開始させる（ステップＳＣ９）。
次いで、省電力処理部２２ｂは、第１メモリー１４をセルフリフレッシュモードから通常モードへ移行する（ステップＳＣ１０）。
次いで、省電力処理部２２ｂは、所定のレジスターに、第１メモリー１４においてプログラムが展開された記憶領域の対応するアドレスを格納する等、第１メモリー１４に展開されたプログラムを第１プロセッサー部２１が実行するために必要な処理を行う（ステップＳＣ１１）。
次いで、省電力処理部２２ｂは、第１プロセッサー部２１への割込処理の禁止の解除を通知する禁止解除通知信号を、割込処理部２２ｃに出力する（ステップＳＣ１２）。
次いで、省電力処理部２２ｂは、処理手順を、ステップＳＣ１に戻す。
【００３１】
図４（Ｃ）に示すように、第２プロセッサー部２２の割込処理部２２ｃは、第１プロセッサー部２１に割込信号を出力する条件が成立したか否かを判別する（ステップＳＤ１）。
本実施形態では、第２プロセッサー部２２が、第１プロセッサー部２１への割込信号を出力する条件が成立したか否かを判別し、条件が成立した場合は、割込信号の出力を行う。特に、本実施形態では、Ｌｉｎｕｘのカーネルによるシステムコール（スーパーバイザーコール）も含め、第１プロセッサー部２１への割込信号の出力は、全て、第２プロセッサー部２２を経由して行われる。例えば、操作スイッチが操作されたことに起因して、第１プロセッサー部２１に割込信号を出力する場合、第２プロセッサー部２２が、第１プロセッサー部２１に割込信号を出力する必要が生じたことを検出し、第２プロセッサー部２２が、第１プロセッサー部２１に対して、割込信号を出力する。ステップＳＤ１で、第２プロセッサー部２２は、第１プロセッサー部２１に対して割込信号を出力する条件が成立したか否かを判別することにより、第１プロセッサー部２１に対して割込が発生したか否かを監視している。これにより、後に明らかとなるとおり、第１メモリー１４がセルフリフレッシュモードに移行している間に、第１プロセッサー部２１に割込信号が出力されることが防止される。
なお、ステップＳＢ６でタイマー設定部２２ａが出力した割込処理要求信号の入力があった場合、割込処理部２２ｃは、割込信号を出力する条件が成立したと判別する。
次いで、割込処理部２２ｃは、省電力処理部２２ｂから禁止通知信号を受信した後、禁止解除通知信号を受信していない状態であるか否かを判別する（ステップＳＤ２）。
当該状態ではない場合（ステップＳＤ２：ＮＯ）、省電力処理部２２ｂは、処理手順をステップＳＤ５へ移行する。
当該状態の場合（ステップＳＤ２：ＹＥＳ）、割込処理部２２ｃは、セルフリフレッシュモードの移行中に第１プロセッサー部２１への割込が発生したことを通知する割込発生通知信号を、省電力処理部２２ｂに出力する（ステップＳＤ３）。
上述したように、割込発生通知信号の入力をトリガーとして、省電力処理部２２ｂは、第１メモリー１４の通常モードへの移行、その他の必要な処理を実行する。
次いで、割込処理部２２ｃは、禁止解除通知信号を受信したか否かを監視し（ステップＳＤ４）、処理手順をステップＳＤ５へ移行する。
【００３２】
ステップＳＤ５で、割込処理部２２ｃは、割込信号を第１プロセッサー部２１に出力する。
これにより、図３のステップＳＡ１１で、第１プロセッサー部２１が割込待ち状態に移行している場合、第１プロセッサー部２１は、入力された割込信号をトリガーとして、対応するプロセスの処理の実行を開始する。
【００３３】
以上説明したように、本実施形態によれば、印刷装置２（情報処理装置）は、第１メモリー１４に展開されたプログラムを実行する第１プロセッサー部２１（第１プロセッサー）と、第１プロセッサー部２１とプロセッサー間通信可能な第２プロセッサー部２２（第２プロセッサー）と、を備える。第１プロセッサー部２１は、割込待ち状態に移行する場合、割込待ち状態を解除するまでに要する時間Ｔ１（経過時間）を算出し、算出した時間Ｔ１の経過後に割込信号を第１プロセッサー部２１に対して送信することを要求する要求信号を、第２プロセッサー部２２に送信する。第２プロセッサー部２２は、要求信号を受信した場合、第１メモリー１４をセルフリフレッシュモード（省電力モード）に移行し、時間Ｔ１の経過に対応して、第１メモリー１４をセルフリフレッシュモードから復帰し、割込信号を第１プロセッサー部２１に送信する。
この構成によれば、第１プロセッサー部２１が割込待ち状態に移行し、第１メモリー１４にアクセスしない間、第１メモリー１４をセルフリフレッシュモードにすることができ、印刷装置２の構成に基づく効果的な省電力を実現できる。
【００３４】
また、本実施形態によれば、第１プロセッサー部２１は、割込待ち状態に移行する場合、算出した時間Ｔ１に基づいて、第１メモリー１４をセルフリフレッシュモードに移行することを要求するか否かを判別し、移行することを要求すると判別した場合、その旨を示す移行要求情報を含む要求信号を、第２プロセッサー部２２に送信する。第２プロセッサー部２２は、要求信号を受信した場合で、要求信号に移行要求情報が含まれている場合に、第１メモリー１４をセルフリフレッシュモードに移行する。
この構成によれば、時間Ｔ１が十分に長く、時間Ｔ１に対応する期間、第１メモリー１４をセルフリフレッシュモードに移行することにより効果的な省電力を実現できる場合に、第１メモリー１４を省電力モードに移行させることができる。
【００３５】
また、本実施形態によれば、第２プロセッサー部２２は、要求信号を受信した場合、第１メモリー１４に展開されたプログラムであって、第２プロセッサー部２２が第１メモリー１４がセルフリフレッシュモードに移行している間に実行する処理に係るプログラムを、第１メモリー１４と異なる第２メモリー３２にコピーした後、第１メモリー１４をセルフリフレッシュモードに移行し、第１メモリー１４がセルフリフレッシュモードに移行している間、第２メモリー３２にコピーされたプログラムに基づいて処理を実行する。
この構成によれば、第２プロセッサー部２２による処理を実行可能な状態を維持したまま、第１メモリー１４を省電力モードに移行できる。
【００３６】
また、本実施形態によれば、第１プロセッサー部２１は、１のプロセスを終了した後、次のプロセスを開始するまでの間、割込待ち状態に移行する。
この構成によれば、第１プロセッサー部２１について、１のプロセスを終了した後、次のプロセスを開始するまでの期間、第１メモリー１４を省電力モードに移行して省電力を実現できる。
【００３７】
また、本実施形態によれば、第２プロセッサー部２２が、第１プロセッサー部２１への割込信号の出力を行い、第２プロセッサー部２２は、第１プロセッサー部２１への割込信号の出力を行う場合であって、第１メモリー１４がセルフリフレッシュモードに移行している場合、第１メモリー１４を復帰して、割込信号を出力する。
特に、本実施形態では、Ｌｉｎｕｘのカーネルによるシステムコール（スーパーバイザーコール）も含め、第１プロセッサー部２１への割込信号の出力は、全て、第２プロセッサー部２２を経由して行われる。
この構成によれば、第１メモリー１４がセルフリフレッシュモードに移行しているときに、第１プロセッサー部２１に割込信号が出力されることを防止できる。
【００３８】
また、本実施形態によれば、印刷装置２は、ホストコンピューター３と通信し、ホストコンピューター３から制御データを受信する通信インターフェース１３と、印刷を行う印刷部１１と、を備える。第１プロセッサー部２１は、通信インターフェース１３を介した通信を制御し、第２プロセッサー部２２は、印刷部１１による印刷を制御する。
この構成によれば、印刷装置２の構成に基づく効果的な省電力を実現できる。
【００３９】
なお、上述した実施の形態は、あくまでも本発明の一態様を示すものであり、本発明の範囲内で任意に変形および応用が可能である。
例えば、上述した実施形態では、第１メモリー１４や、第２メモリー３２等のメモリーについて、具体的に例を挙げて説明したが、メモリーは例示したおのに限らない。
また例えば、図１、図２に示す各機能ブロックは、ハードウェアとソフトウェアとの協働により任意に実現可能であり、特定のハードウェア構成を示唆するものでは無い。
【符号の説明】
【００４０】
２…印刷装置（情報処理装置）、１１…印刷部、１３…通信インターフェース（通信部）、１４…第１メモリー、２１…第１プロセッサー部（第１プロセッサー）、２２…第２プロセッサー部（第２プロセッサー）、３２…第２メモリー。
【図１】
2015212038.tif 000003
【図２】
2015212038.tif 000004
【図３】
2015212038.tif 000005
【図４】
2015212038.tif 000006