(57)【要約】【課題】クロストーク干渉を低減させることができる。【解決手段】上チップにおいては、下層から、VSL、VSL、制御線の順に積層されている。すなわち、積層型固体撮像装置１０１においては、制御線７２が上チップ１１１の最上層にレイアウトされている。このようにすることで、２つのVSLに対しての下チップ６２からの影響を、制御線でシールドすることができる。本開示は、例えば、カメラ装置などの電子機器に用いられるCMOS固体撮像装置に適用することができる。【選択図】図３
2015138862.tif 000002
【特許請求の範囲】
【請求項１】
画素チップと、
前記画素チップの上に積層されるロジックチップと
を備え、
前記画素チップにおいて、垂直信号線より上層に前記垂直信号線以外の第１の配線がレイアウトされている
固体撮像装置。
【請求項２】
前記垂直信号線が２層以上にレイアウトされている
請求項１の記載の固体撮像装置。
【請求項３】
前記垂直信号線のうち最下層の垂直信号線の下層に、前記垂直信号線以外の第２の配線がレイアウトされている
請求項２に記載の固体撮像装置。
【請求項４】
２層以上にレイアウトされている前記垂直信号線は、配線幅および太さの少なくとも１つが異なっている
請求項２に記載の固体撮像装置。
【請求項５】
誘電率が異なる配線層間絶縁膜を有する
請求項２の記載の固体撮像装置。
【請求項６】
前記誘電率は、前記ロジックチップとの距離の大きさに応じて調整されている
請求項５の記載の固体撮像装置。
【請求項７】
前記誘電率は、前記ロジックチップとの距離が大きいほど大きく調整されている
請求項６の記載の固体撮像装置。
【請求項８】
裏面照射型で構成されている
請求項１に記載の固体撮像装置。
【請求項９】
前記第１の配線は、制御線、グランド配線、または電源配線である
請求項１に記載の固体撮像装置。
【請求項１０】
前記第２の配線は、グランド配線、または電源配線である
請求項３に記載の固体撮像装置。
【請求項１１】
画素チップと、前記画素チップの上に積層されるロジックチップとを備え、前記画素チップにおいて、垂直信号線より上層に前記垂直信号線以外の第１の配線がレイアウトされている固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
【請求項１２】
前記垂直信号線が２層以上にレイアウトされている
請求項１１の記載の電子機器。
【請求項１３】
前記垂直信号線のうち最下層の垂直信号線の下層に、前記垂直信号線以外の第２の配線がレイアウトされている
請求項１２に記載の電子機器。
【請求項１４】
２層以上にレイアウトされている前記垂直信号線は、配線幅および太さの少なくとも１つが異なっている
請求項１２に記載の電子機器。
【請求項１５】
誘電率が異なる配線層間絶縁膜を有する
請求項１２の記載の電子機器。
【請求項１６】
前記誘電率は、前記ロジックチップとの距離の大きさに応じて調整されている
請求項１５の記載の電子機器。
【請求項１７】
前記誘電率は、前記ロジックチップとの距離が大きいほど大きい値に調整されている
請求項１６の記載の電子機器。
【請求項１８】
前記固体撮像装置は、裏面照射型で構成されている
請求項１１に記載の電子機器。
【請求項１９】
前記第１の配線は、制御線、グランド配線、または電源配線である
請求項１１に記載の電子機器。
【請求項２０】
前記第２の配線は、グランド配線、または電源配線である
請求項１３に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置および電子機器に関し、特に、工程数を増加させることなく、クロストーク干渉を低減することができるようにした固体撮像装置および電子機器に関する。
【背景技術】
【０００２】
積層型固体撮像装置において、上下の素子間にクロストーク干渉が発生することが多かった。それに対して、特許文献１においては、積層されるぞれぞれの素子の最上層に金属層を形成して接合させることにより、シールド層として機能させ、上下間に発生するクロストークを低減させている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−９４７２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
すなわち、上述した方法では、上下の素子間に発生するクロストーク干渉に対しての対策として上下チップそれぞれに金属層を形成しているが、この方法の場合、工程数が増加してしまっていた。
【０００５】
本開示は、このような状況に鑑みてなされたものであり、工程数を増加させることなく、クロストーク干渉を低減することができるものである。
【課題を解決するための手段】
【０００６】
本技術の一側面の固体撮像装置は、画素チップと、前記画素チップの上に積層されるロジックチップとを備え、前記画素チップにおいて、垂直信号線より上層に前記垂直信号線以外の第１の配線がレイアウトされている。
【０００７】
前記垂直信号線が２層以上にレイアウトされている。
【０００８】
前記垂直信号線のうち最下層の垂直信号線の下層に、前記垂直信号線以外の第２の配線がレイアウトされている。
【０００９】
２層以上にレイアウトされている前記垂直信号線は、配線幅および太さの少なくとも１つが異なっている。
【００１０】
誘電率が異なる配線層間絶縁膜を有することができる。
【００１１】
前記誘電率は、前記ロジックチップとの距離の大きさに応じて調整されている。
【００１２】
前記誘電率は、前記ロジックチップとの距離が大きいほど大きく調整されている。
【００１３】
裏面照射型で構成されている。
【００１４】
前記第１の配線は、制御線、グランド配線、または電源配線である。
【００１５】
前記第２の配線は、グランド配線、または電源配線である。
【００１６】
本技術の一側面の電子機器は、画素チップと、前記画素チップの上に積層されるロジックチップとを備え、前記画素チップにおいて、垂直信号線より上層に前記垂直信号線以外の第１の配線がレイアウトされている固体撮像装置と、前記固体撮像装置から出力される出力信号を処理する信号処理回路と、入射光を前記固体撮像装置に入射する光学系とを有する。
【００１７】
前記垂直信号線が２層以上にレイアウトされている。
【００１８】
前記垂直信号線のうち最下層の垂直信号線の下層に、前記垂直信号線以外の第２の配線がレイアウトされている。
【００１９】
２層以上にレイアウトされている前記垂直信号線は、配線幅および太さの少なくとも１つが異なっている。
【００２０】
誘電率が異なる配線層間絶縁膜を有することができる。
【００２１】
前記誘電率は、前記ロジックチップとの距離の大きさに応じて調整されている。
【００２２】
前記誘電率は、前記ロジックチップとの距離が大きいほど大きく調整されている。
【００２３】
裏面照射型で構成されている。
【００２４】
前記第１の配線は、制御線、グランド配線、または電源配線である。
【００２５】
前記第２の配線は、グランド配線、または電源配線である。
【００２６】
本技術の一側面においては、画素チップと、前記画素チップの上に積層されるロジックチップとが備えられる。そして、前記画素チップにおいて、垂直信号線より上層に前記垂直信号線以外の第１の配線がレイアウトされている。
【発明の効果】
【００２７】
本技術によれば、クロストーク干渉を低減することができる。
【００２８】
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
【図面の簡単な説明】
【００２９】
【図１】本技術を適用した固体撮像装置の概略構成例を示すブロック図である。
【図２】固体撮像装置の構成例を示す断面図である。
【図３】本技術を適用した固体撮像装置の第１の構成例を示す断面図である。
【図４】本技術を適用した固体撮像装置の第２の構成例を示す断面図である。
【図５】VSL負荷容量差を比較するためのグラフである。
【図６】本技術を適用した固体撮像装置の第３の構成例を示す断面図である。
【図７】本技術を適用した固体撮像装置の第４の構成例を示す断面図である。
【図８】本技術を適用した固体撮像装置の第５の構成例を示す断面図である。
【図９】本技術を適用した固体撮像装置の第６の構成例を示す断面図である。
【図１０】本技術を適用した固体撮像装置の第７の構成例を示す断面図である。
【図１１】本技術を適用した電子機器の構成例を示すブロック図である。
【発明を実施するための形態】
【００３０】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
０．固体撮像装置の概略構成例
１．第１の実施の形態（固体撮像装置の例）
２．第２の実施の形態（電子機器の例）
【００３１】
＜０．固体撮像装置の概略構成例＞
＜固体撮像装置の概略構成例＞
図１は、本技術の各実施の形態に適用されるCMOS（Complementary Metal Oxide Semiconductor）固体撮像装置の一例の概略構成例を示している。
【００３２】
図１に示されるように、固体撮像装置（素子チップ）１は、半導体基板１１（例えばシリコン基板）に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路部とを有して構成される。
【００３３】
画素２は、光電変換素子（例えばフォトダイオード）と、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有してなる。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成することができ、さらに選択トランジスタを追加して４つのトランジスタで構成することもできる。各画素２（単位画素）の等価回路は一般的なものと同様であるので、ここでは詳細な説明は省略する。
【００３４】
また、画素２は、共有画素構造とすることもできる。画素共有構造は、複数のフォトダイオード、複数の転送トランジスタ、共有される１つのフローティングディフュージョン、および、共有される１つずつの他の画素トランジスタから構成される。
【００３５】
周辺回路部は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、および制御回路８から構成される。
【００３６】
制御回路８は、入力クロックや、動作モード等を指令するデータを受け取り、また、固体撮像装置１の内部情報等のデータを出力する。具体的には、制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、これらの信号を垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６に入力する。
【００３７】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。具体的には、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子において受光量に応じて生成した信号電荷に基づいた画素信号をカラム信号処理回路５に供給する。
【００３８】
カラム信号処理回路５は、画素２の例えば列毎に配置されており、１行分の画素２から出力される信号を画素列毎にノイズ除去等の信号処理を行う。具体的には、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのCDS（Correlated Double Sampling）や、信号増幅、A/D（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００３９】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００４０】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけを行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
【００４１】
入出力端子１２は、外部と信号のやりとりをするために設けられる。
【００４２】
次に、図２を参照して、クロストーク干渉での画素特性劣化について説明する。
【００４３】
固体撮像装置５１は、積層型で、画素チップである上チップ６１上に、ロジックチップである下チップ６２が積層されて構成されている。上チップ６１においては、下層から、VSL(垂直信号線)７１、VSL以外の配線、例えば、制御線や電源配線、グランド（GND）配線（以下、制御線と称する）７２、VSL７３の順に積層されている。2Cu、3Cu、4Cuは、それぞれ下から２番目の配線層、３番目の配線層、４番目の配線層であることを示している。すなわち、積層型固体撮像装置５１においては、VSL７３が上チップ６１の最上層にレイアウトされている。
【００４４】
この場合、下チップ６２からのクロストークの影響で、画面５２の左側に示されるように、黒縦帯が発生するなど画素チップの撮像特性を劣化させてしまうことがあった。これは、VSLがフローティング状態のときのAD期間中にクロストークの影響を受けて劣化するメカニズムである。
【００４５】
そこで、本技術は、画素チップにおいて、制御線や電源配線などのVSL以外の配線を垂直信号線(VSL)より上層にレイアウトすることで、クロストーク干渉を低減するようにするものである。
【００４６】
＜１．第１の実施の形態＞
＜固体撮像装置の構成例＞
図３は、本技術を適用した固体撮像装置の構成例を示す断面図である。
【００４７】
図３の固体撮像装置１０１は、下チップ６２を備える点が、図２の固体撮像装置５１と共通している。図３の固体撮像装置１０１は、上チップ６１が上チップ１１１に入れ替わった点が、図２の固体撮像装置５１と異なっている。
【００４８】
上チップ１１１においては、下層から、VSL７１、VSL７３、制御線７２の順に積層されている。すなわち、積層型固体撮像装置１０１においては、制御線７２が上チップ１１１の最上層にレイアウトされている。
【００４９】
このようにすることで、VSL７１およびVSL７３に対しての下チップ６２からの影響を、制御線７２でシールドすることができる。
【００５０】
なお、図３の例においては、２つのVSL７１およびVSL７３で構成されるが、VSLは、１つの層にレイアウトされている場合にも、本技術は適用することができる。
【００５１】
ただし、固体撮像装置１０１のように、VSL負荷容量低減のために２層以上にわけてVSLをレイアウトしている場合、点線に示されるように、制御線７２に対しての距離がVSL７１およびVSL７３で異なってしまうため、VSLの負荷容量差が発生してしまう。
【００５２】
そこで、図４の固体撮像装置１５１の上チップ１６１に示されるように、1Cuにおけるグランド配線または電源配線などの配線１６２を、VSL７１の真下にレイアウトする。これにより、図５に示されるように、VSL７１およびVSL７３の容量差を低減することが可能である。
【００５３】
図５の例においては、図２の固体撮像装置５１、図３の固体撮像装置１０１、図４の固体撮像装置１５１におけるVSL負荷容量差を比較するためのグラフが示されている。
【００５４】
グラフにおいて、縦軸が容量Total[F]を示している。例えば、グラフのVSL0,VSL2,VSL4,VSL6が、VSL７３に相当し、グラフのVSL1,VSL3,VSL5,VSL7が、VSL７１に相当する。
【００５５】
固体撮像装置５１においては、制御線７２が、VSL７１およびVSL７３の中央にレイアウトされていたので、VSL７１およびVSL７３には差が殆どない。これに対して、固体撮像装置１０１においては、VSL７１およびVSL７３に対して、20％の負荷容量差が発生している。そこで、固体撮像装置１５１の場合、VSL７１およびVSL７３に対して、10％の負荷容量差に改善していることがわかる。
【００５６】
次に、図６を参照して、VSL負荷容量差の低減の他の方法について説明する。
【００５７】
図６の固体撮像装置２０１は、下チップ６２を備える点が、図３の固体撮像装置１０１と共通している。図６の固体撮像装置２０１は、上チップ１６１が上チップ２１１に入れ替わった点が、図３の固体撮像装置１０１と異なっている。
【００５８】
上チップ２１１においては、下層から、VSL２２１、VSL７３、制御線７２の順に積層されている。すなわち、VSL２２１の大きさが、図３のVSL７３の大きさと異なっている。
【００５９】
このように、3CuにレイアウトされるVSL７３と、2CuにレイアウトされるVSL２２１のVSL負荷容量差を、配線の幅および太さの少なくとも１つを調整して低減することも可能である。
【００６０】
また、図７に示されるように、層間絶縁膜の誘電率を調整することで、VSL負荷容量差を低減することも可能である。
【００６１】
図７の固体撮像装置２５１は、下チップ６２を備える点が、図３の固体撮像装置１０１と共通している。図６の固体撮像装置２０１は、上チップ１６１が上チップ２６１に入れ替わった点と、誘電率の異なる層間絶縁膜２６２−１と２６２−２が追加された点が、図３の固体撮像装置１０１と異なっている。
【００６２】
すなわち、4Cuの制御線７２と3CuのVSL７３の層間に、誘電率Eaの層間絶縁膜２６２−１が追加されており、2CuのVSL７１と、3CuのVSL７３の層間に、誘電率Ebの層間絶縁膜２６２−２が追加されている。
【００６３】
例えば、制御線７２からの距離が大きい（遠い）方の層間絶縁膜２６２−２の誘電率Ebの方が、制御線７２からの距離が小さい（近い）方の層間絶縁膜２６２−１の誘電率Eaよりも大きく調整される。すなわち、Eb＞Eaとして調整される。
【００６４】
このように、3CuにレイアウトされるVSL７３と、2CuにレイアウトされるVSL７１のVSL負荷容量差を、層間絶縁膜の誘電率を調整して低減することも可能である。
【００６５】
なお、VSLが３層以上の場合も、上述した図４、図６、および図７のVSLが２層の場合と同様に、VSL負荷容量を低減することが可能である。
【００６６】
図８は、本技術を適用する固体撮像装置の構成例を示す断面図である。
【００６７】
図８の固体撮像装置３０１の上チップ３１１は、下層より、VSL７１、VSL７３、制御線７２の順に積層され、さらに、その真下に、配線１６２がレイアウトされている点が、図４の固体撮像装置１５１の上チップ１６１と共通している。図８の固体撮像装置３０１の上チップ３１１は、VSL７１と配線１６２の間に、さらに、VSL３２１が追加された点が図４の固体撮像装置１５１の上チップ１６１と異なっている。
【００６８】
すなわち、上チップ３１１においては、下層より、1Cu乃至5Cuとして、配線１６２、VSL３２１、VSL７１、VSL７３、制御線７２が積層されている。
【００６９】
これにより、図４の例と同様に、VSL負荷容量差を低減することができる。
【００７０】
図９は、本技術を適用する固体撮像装置の構成例を示す断面図である。
【００７１】
図９の固体撮像装置３５１の上チップ３６１は、下層より、VSL２２１、VSL７３、制御線７２の順に積層されている点が、図６の固体撮像装置２０１の上チップ２１１と共通している。図９の固体撮像装置３５１の上チップ３６１は、VSL２２１の下層に、さらに、VSL３７１が追加された点が、図６の固体撮像装置２０１の上チップ２１１と異なっている。
【００７２】
また、図９の上チップ３６１においては、VSL２２１の他に、VSL３７１の大きさも、図３のVSL７３の大きさと異なっている。
【００７３】
以上のように、4CuにレイアウトされるVSL７３と、3CuにレイアウトされるVSL２２１と、2CuにレイアウトされるVSL３７１のVSL負荷容量差を、配線の幅および太さの少なくとも１つを調整して低減することが可能である。
【００７４】
図１０は、本技術を適用する固体撮像装置の構成例を示す断面図である。
【００７５】
図１０の固体撮像装置４０１の上チップ４１１は、下層より、VSL７１、VSL７３、制御線７２の順に積層されている点が、図７の固体撮像装置２５１の上チップ２６１と共通している。また、図１０の固体撮像装置４０１の上チップ４１１は、VSL７１およびVSL７３の間に、誘電率Ebの層間絶縁膜２６２−２が形成され、VSL７３と制御線７２との間に、誘電率Eaの層間絶縁膜２６２−１が形成されている点が、図７の固体撮像装置２５１の上チップ２６１と共通している。
【００７６】
図１０の固体撮像装置４０１の上チップ４１１は、VSL７１の下層に、VSL４２１が追加され、さらに、VSL７１とVSL４２１との間に、誘電率Ecの層間絶縁膜２６２−３が形成されている点が、図７の固体撮像装置２５１の上チップ２６１と異なっている。
【００７７】
そして、制御線７２からの距離が小さい（近い）方の誘電率が小さく調整されるので、Ec＞Eb＞Eaとして調整される。
【００７８】
このように、2CuにレイアウトされるVSL４２１と、3CuにレイアウトされるVSL７１と、4CuにレイアウトされるVSL７３のVSL負荷容量差を、層間絶縁膜の誘電率を調整して低減することが可能である。
【００７９】
なお、上記説明においては、チップに含まれる撮像素子として、裏面照射型の撮像素子を例に説明したが、表面照射型の撮像素子としてもよい。ただし、裏面照射側の方がクロストークの影響が大きいので、より効果がある。
【００８０】
また、本技術は、例えば、イメージセンサのような固体撮像装置への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。
【００８１】
＜２．第２の実施の形態＞
＜電子機器の構成例＞
図１１は、本技術を適用した電子機器としての、カメラ装置の構成例を示すブロック図である。
【００８２】
図１１のカメラ装置６００は、レンズ群などからなる光学部６０１、上述した画素２の各構成が採用される固体撮像装置（撮像デバイス）６０２、およびカメラ信号処理回路であるＤＳＰ回路６０３を備える。また、カメラ装置６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。ＤＳＰ回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。
【００８３】
光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像装置６０２の撮像面上に結像する。固体撮像装置６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置６０２として、上述した実施の形態に係る固体撮像装置を用いることができる。これにより、クロストーク干渉が低減されるので、性能のよい電子機器を提供することができる。
【００８４】
表示部６０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像装置６０２で撮像された動画または静止画を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【００８５】
操作部６０７は、ユーザによる操作の下に、カメラ装置６００が有する様々な機能について操作指令を発する。電源部６０８は、ＤＳＰ回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【００８６】
また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【００８７】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【００８８】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するのであれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【００８９】
なお、本技術は以下のような構成も取ることができる。
（１）  画素チップと、
前記画素チップの上に積層されるロジックチップと
を備え、
前記画素チップにおいて、垂直信号線より上層に前記垂直信号線以外の第１の配線がレイアウトされている
固体撮像装置。
（２）  前記垂直信号線が２層以上にレイアウトされている
前記（１）に記載の固体撮像装置。
（３）  前記垂直信号線のうち最下層の垂直信号線の下層に、前記垂直信号線以外の第２の配線がレイアウトされている
前記（２）に記載の固体撮像装置。
（４）  ２層以上にレイアウトされている前記垂直信号線は、配線幅および太さの少なくとも１つが異なっている
前記（２）に記載の固体撮像装置。
（５）  誘電率が異なる配線層間絶縁膜を有する
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）  前記誘電率は、前記ロジックチップとの距離の大きさに応じて調整されている
前記（５）に記載の固体撮像装置。
（７）  前記誘電率は、前記ロジックチップとの距離が大きいほど大きく調整されている
前記（６）に記載の固体撮像装置。
（８）  裏面照射型で構成されている
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（９）  前記第１の配線は、制御線、グランド配線、または電源配線である
前記（１）乃至（８）のいずれかに記載の固体撮像装置。
（１０）  前記第２の配線は、グランド配線、または電源配線である
前記（３）乃至（８）のいずれかに記載の固体撮像装置。
（１１）  画素チップと、前記画素チップの上に積層されるロジックチップとを備え、前記画素チップにおいて、垂直信号線より上層に前記垂直信号線以外の第１の配線がレイアウトされている固体撮像装置と、
前記固体撮像装置から出力される出力信号を処理する信号処理回路と、
入射光を前記固体撮像装置に入射する光学系と
を有する電子機器。
（１２）  前記垂直信号線が２層以上にレイアウトされている
前記（１１）に記載の電子機器。
（１３）  前記垂直信号線のうち最下層の垂直信号線の下層に、前記垂直信号線以外の第２の配線がレイアウトされている
前記（１２）に電子機器。
（１４）  ２層以上にレイアウトされている前記垂直信号線は、配線幅および太さの少なくとも１つが異なっている
前記（１２）に記載の電子機器。
（１５）  誘電率が異なる配線層間絶縁膜を有する
前記（１１）乃至（１４）のいずれかに記載の電子機器
（１６）  前記誘電率は、前記ロジックチップとの距離の大きさに応じて調整されている
前記（１５）に記載の電子機器。
（１７）  前記誘電率は、前記ロジックチップとの距離が大きいほど大きい値に調整されている
前記（１６）に記載の電子機器。
（１８）  前記固体撮像装置は、裏面照射型で構成されている
前記（１１）乃至（１７）のいずれかに記載の電子機器。
（１９）  前記第１の配線は、制御線、グランド配線、または電源配線である
前記（１１）乃至（１８）のいずれかに記載の電子機器。
（２０）  前記第２の配線は、グランド配線、または電源配線である
前記（１３）乃至（１８）のいずれかに記載の電子機器。
【符号の説明】
【００９０】
１  固体撮像装置，  ６２  下チップ,  ７１  VSL，  ７２  制御線，  ７３  VSL，  １０１  固体撮像装置，  １１１  上チップ，  １５１  固体撮像装置，  １６１  上チップ，  １６２  配線，  ２０１  固体撮像装置，  ２１１  上チップ，  ２２１  VSL，  ２５１  固体撮像装置，  ２６１  上チップ，  ２６２−１乃至２６２−３  層間絶縁膜，  ３０１  固体撮像装置，  ３１１  上チップ，  ３２１  VSL，  ３５１  固体撮像装置，  ３６１  上チップ，  ３７１  VSL，  ４０１  固体撮像装置，  ４１１  上チップ，  ４２１  VSL，  ６００  カメラ装置，  ６０１  光学部，  ６０２  固体撮像装置，  ６０３  ＤＳＰ回路
【図１】
2015138862.tif 000003
【図２】
2015138862.tif 000004
【図３】
2015138862.tif 000005
【図４】
2015138862.tif 000006
【図５】
2015138862.tif 000007
【図６】
2015138862.tif 000008
【図７】
2015138862.tif 000009
【図８】
2015138862.tif 000010
【図９】
2015138862.tif 000011
【図１０】
2015138862.tif 000012
【図１１】
2015138862.tif 000013