(57)【要約】【課題】製造不良のフューズ素子を判別すること。【解決手段】フューズ素子１１２の一端に接続されるプログラム用トランジスタ１０２と、フューズ素子の一端にプログラム用トランジスタ１０２と並列に接続され、フューズ素子に電力を供給する読み出し用電流源１０４と、フューズ素子の一端に接続されるデータセンス回路１０６と、フューズ素子の他端に接続される選択用トランジスタ１０８と、選択用トランジスタ１０８によってフューズ素子が選択されるとともにプログラム用トランジスタ１０２がオフとなってから、フューズ素子の他端の電圧が、フューズ素子が切断されたことを判断するための電圧であるセンス電圧以下となるまでの所要時間に基づいて、フューズ素子の切断状態を判定する判定部１１０とを備えるフューズ素子のテスト回路。【選択図】図１
2015176902.tif 000002
【特許請求の範囲】
【請求項１】
フューズ素子の一端に接続されるプログラム用トランジスタと、
前記フューズ素子の一端に前記プログラム用トランジスタと並列に接続され、前記フューズ素子に電力を供給する読み出し用電流源と、
前記フューズ素子の一端に接続されるデータセンス回路と、
前記フューズ素子の他端に接続される選択用トランジスタと、
前記選択用トランジスタによって前記フューズ素子が選択されるとともに前記プログラム用トランジスタがオフとなってから、前記フューズ素子の他端の電圧が、前記フューズ素子が切断されたことを判断するための電圧であるセンス電圧以下となるまでの所要時間に基づいて、前記フューズ素子の切断状態を判定する判定部と、
を備えるフューズ素子のテスト回路。
【請求項２】
前記判定部は、
前記フューズ素子の他端に接続され、前記フューズ素子の他端の電圧と、前記センス電圧との比較結果を出力するコンパレータ回路をさらに備え、
前記コンパレータ回路からの前記比較結果を用いて、前記フューズ素子の切断状態を判定することを特徴とする請求項１に記載のフューズ素子のテスト回路。
【請求項３】
前記判定部は、前記所要時間が所定時間以下であれば、前記フューズ素子は切断された状態であると判定することを特徴とする請求項１または２に記載のフューズ素子のテスト回路。
【請求項４】
フューズ素子を選択する選択工程と、
前記フューズ素子に電流を供給するプログラム工程と、
前記フューズ素子の一端の電圧と、前記フューズ素子の他端の電圧が、前記フューズ素子が切断されたことを判断するための電圧であるセンス電圧とを比較する比較工程と、
前記プログラム工程が実行される前の状態である初期状態から、前記比較工程において前記フューズ素子の一端の電圧が前記センス電圧以下になったという判断がなされるまでの所要時間に基づいて、前記フューズ素子の切断状態を判定する判定工程と、
を備えるフューズ素子のテスト方法。
【請求項５】
前記判定工程は、前記所要時間が所定時間以下であれば、前記フューズ素子は切断された状態であると判定することを特徴とする請求項４に記載のテスト方法。
【請求項６】
前記判定工程は、前記所要時間が所定時間以上ならば、前記フューズ素子は切断されていない状態であると判定することを特徴とする請求項４または５に記載のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フューズ素子の品質テストに関する。
【背景技術】
【０００２】
従来、電気的に切断して回路を再構成しうるフューズ素子として、ポリシリコンを断線するポリフューズ（例えば、特許文献１）やコンタクト部を断線するコンタクトフューズ（例えば、特許文献２）が存在する。
【０００３】
図６は、従来のフューズ素子の回路構成例を示す図である。初期状態の読み出しにおいて、プログラム用ＭＯＳ９０２はＯＦＦ状態、選択用ＭＯＳ９０８はＯＮ状態であり、読み出し用電流源９０４は所望の電流を印加している。この読み出し用電流源９０４の内部抵抗Ｒｉは選択用ＭＯＳ９０８のＯＮ抵抗Ｒｎに比べてＲｉ＞＞Ｒｎである。初期状態ではフューズ９１２が接続状態であり、Ｒｉ＞＞Ｒｎであるので、ノードＡは“Ｌ”状態になり、データセンス回路９０６が、このノードＡの“Ｌ”状態を検知して、データ出力は“Ｌ”状態となる。
【０００４】
フューズ９１２を切断する際のプログラム動作は、以下の通りである。すなわち、選択用ＭＯＳ９０８をＯＮ状態にしつつ、プログラム用ＭＯＳ９０２をＯＮ状態にすることで、フューズ９１２に大電流を流してフューズ９１２を切断する。
【０００５】
プログラム後の読み出しでは、初期状態の読み出しと同様に、プログラム用ＭＯＳ９０２はＯＦＦ状態、選択用ＭＯＳ９０８はＯＮ状態であり、読み出し用電流源９０４は所望の電流を印加している。プログラム実行後においては、図７に示される通りフューズ９１２は切断状態になっているため、ノードＡは“Ｈ”状態になり、データセンス回路９０６がノードＡの“Ｈ”状態を検知して、データ出力は“Ｈ”状態になる。
【０００６】
なお、プログラム後のフューズ９１２は完全に断線されている必要はなく、切断後のフューズ９１２の内部抵抗ＲｈがＲｈ＞Ｒｉとなり、データセンス回路９０６が“Ｈ”と検知できればよい。そのため、フューズ切断後の電流マージンを確保するために、読み出し用電流源９０４の電流を実際の判定時より低い値にしてテストすることが一般的である。従来のフューズ回路のテストフローを図８に示す。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特表平１１−５１２８７９号公報
【特許文献２】特開２００７−７３５７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ここで、ポリフューズを例に考えると実際のフューズ周辺には図９に示すように様々な抵抗が存在する。フューズはレイアウトに工夫することにより、所望の場所が切断されるようになっているが、実際には製造不良によりフューズ周辺部分の抵抗値に異常が生じる場合がある。従来のテスト手法では、このようなフューズをプログラムすると本来切断したいフューズの抵抗値よりも高い抵抗値を持つ箇所が切断されてしまう。フューズ部分以外の場所で切断されると長期変動で切断された場所が高抵抗状態から低抵抗状態になることによりデータ化けを起こすことがある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様は、フューズ素子の一端に接続されるプログラム用トランジスタと、前記フューズ素子の一端に前記プログラム用トランジスタと並列に接続され、前記フューズ素子に電力を供給する読み出し用電流源と、前記フューズ素子の一端に接続されるデータセンス回路と、前記フューズ素子の他端に接続される選択用トランジスタと、前記選択用トランジスタによって前記フューズ素子が選択されるとともに前記プログラム用トランジスタがオフとなってから、前記フューズ素子の他端の電圧が、前記フューズ素子が切断されたことを判断するための電圧であるセンス電圧以下となるまでの所要時間に基づいて、前記フューズ素子の切断状態を判定する判定部と、を備えるフューズ素子のテスト回路である。
【００１０】
また、本発明の他の態様は、フューズ素子を選択する選択工程と、前記フューズ素子に電流を供給するプログラム工程と、前記フューズ素子の一端の電圧と、前記フューズ素子の他端の電圧が、前記フューズ素子が切断されたことを判断するための電圧であるセンス電圧とを比較する比較工程と、前記プログラム工程が実行される前の状態である初期状態から、前記比較工程において前記フューズ素子の一端の電圧が前記センス電圧以下になったという判断がなされるまでの所要時間に基づいて、前記フューズ素子の切断状態を判定する判定工程と、を備えるフューズ素子のテスト方法である。
【発明の効果】
【００１１】
本発明のフューズ素子のテスト方法によれば、製造不良のフューズ素子を判別することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るフューズ素子のテスト回路の一例を示す図である。
【図２】本発明の一実施形態に係るフューズ素子のテスト回路におけるプログラム時のタイミングチャートの一例である。
【図３】本発明の一実施形態に係るフューズ素子のテスト方法の一例を示すフロー図である。
【図４】本発明の一実施形態に係るフューズ素子のテスト回路における読み出し時のタイミングチャートの一例である。
【図５】プログラム時間の違いによるフューズＳＥＭ断面の概略図である。
【図６】従来のフューズ素子の回路構成を示す図である。
【図７】従来のフューズ素子の回路構成においてフューズ切断時の状態を示す図である。
【図８】従来のフューズ素子のテスト方法を示すフロー図である。
【図９】従来のフューズ素子の回路構成におけるフューズ素子周辺の詳細を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら、本発明の実施形態について説明する。なお、以下の説明において参照する各図では、原則として、他の図と同等の部分は同一符号によって示される。
【００１４】
（フューズ素子のテスト回路）
本実施形態に係るフューズ素子のテスト方法は、正常なフューズと不良フューズにおいてプログラム時間が違うことを利用する。出願人の実験によれば、不良フューズの方が、正常なフューズよりもプログラム時間が長いことが確認された。以下、詳細に説明する。（なお、本願明細書において、フューズ素子のプログラム（プログラミング）、とは、フューズを切断するよう回路が動作することを意味するものとする。）
【００１５】
図１は、本実施形態に係るフューズ素子のテスト回路の一例を示す図である。本実施形態に係るテスト回路は、ソースが電源に接続されドレインがフューズの一端に接続可能なプログラム用ＰＭＯＳ１０２と、プログラム用ＰＭＯＳ１０２に並列接続されフューズ１１２の一端に電流を供給可能な読み出し用電流源１０４と、フューズ１１２の一端に接続されるデータセンス回路１０６と、ソースが接地されドレインがフューズ１１２の他端に接続可能な選択用ＮＭＯＳ１０８と、フューズ１１２の他端に接続されるコンパレータ回路１１０と、を備える。
【００１６】
なお、多数のフューズをテストする場合は、プログラム用ＰＭＯＳ１０２、読み出し用電流源１０４、およびデータセンス回路１０６の共通接続点に、図示しないフューズ選択用レジスタを設け、同様に、選択用ＮＭＯＳ１０８およびコンパレータ回路１１０の共通接続点に、図示しないフューズ選択用レジスタを設けることで、各素子を共有化してもよい。
【００１７】
また、プログラム用ＰＭＯＳ１０２と、選択用ＮＭＯＳ１０８に代えて、プログラム用ＮＭＯＳと、選択用ＰＭＯＳを用いてもよい。その場合、テスト回路は、例えば、ソースが電源に接続されドレインがフューズの一端に接続可能な選択用ＰＭＯＳと、フューズの一端に接続されるコンパレータ回路と、ソースが接地されドレインがフューズの他端に接続可能なプログラム用ＮＭＯＳと、プログラム用ＮＭＯＳに並列接続されフューズの他端から電流を引くことが可能な読み出し用電流源と、フューズの他端に接続されるデータセンス回路と、を備えていてもよい。
【００１８】
図２は、本実施形態に係るフューズ素子のテスト回路におけるプログラム時のタイミングチャートの一例である。選択用ＮＭＯＳ１０８のゲート電圧をＳＥＬ、プログラム用ＰＭＯＳ１０２のゲート電圧をＰＲＧ＿Ｎ、フューズ１１２の上端（プログラム用ＰＭＯＳ１０２、読み出し用電流源１０４、およびデータセンス回路１０６の共通接続点）をノードＡ、フューズ１１２の下端（選択用ＮＭＯＳ１０８およびコンパレータ回路１１０の共通接続点）をノードＢとする。ここで、初期状態はＳＥＬ=“Ｌ”、ＰＲＧ＿Ｎ=“Ｈ”である。
【００１９】
次に、ＳＥＬを“Ｈ”にすることによりフューズ１１２が選択されて、ノードＡ，Ｂとも“Ｌ”になる。次に、ＰＲＧ＿Ｎが“Ｌ”になることにより、プログラムが開始され、ノードＡ，Ｂも“Ｌ”から“Ｈ”になる。プログラム開始後、フューズ１１２が切断されるとフューズ１１２の内部抵抗Ｒｈが大きくなるため、ノードＢは“Ｈ”から“Ｌ”に下がる。
【００２０】
コンパレータ回路１１０は、ノードＢの電圧値を所定値のセンス電圧と比較することでノードＢが“Ｌ”レベルになったことを判断し、プログラム時間モニター用出力ＰＯから“Ｌ”を出力する。プログラム開始からノードＢのレベルがセンス閾値電圧まで変化する時間（“プログラム時間”という。明細書を通じて同様。）を出力ＰＯでモニターすることによって、フューズ１１２の状態（正常か不良か）が判定できる。
【００２１】
例えば、プログラム時間が所定の時間以内（例えば１０ｕｓ以内）であればフューズ１１２は正常な状態であると判定し、プログラム時間が所定の時間以上（例えば１００ｕｓ以上）であればフューズ１１２は不良な状態であると判定する。この判定は、コンパレータ回路１１０の後段に設置される図示しない判定回路や、判定回路を含んだテスタ等で判定することができる。
【００２２】
次に、ＰＲＧ＿Ｎが“Ｈ”になり、最後に、ＳＥＬを“Ｌ”にすることにより、プログラムが終了される。
【００２３】
（テスト方法の処理フロー）
図３は、本実施形態に係るフューズ素子のテスト方法を示すフロー図である。まず、初期読み出しを行う（ステップＳ１０２）。上述したように、プログラム用ＭＯＳ１０２はＯＦＦ（ＰＲＧ＿Ｎ＝“Ｈ”）、選択用ＭＯＳ１０８はＯＮ（ＳＥＬ＝“Ｈ”）である。フューズ１１２が既に切断されていると、ノードＡが“Ｈ”となり、データ出力が“Ｈ”となるので、不良フューズと判断される（ＦＡＩＬ）。フューズ１１２が未だ切断されていないときは、ノードＡが“Ｌ”となり、データ出力が“Ｌ”となるので、良品フューズと判断され、次のステップに進む。
【００２４】
次に、上述したように、プログラムが開始される（ステップＳ１０４）。
【００２５】
その後、プログラム後読み出しを行う（ステップＳ１０６）。初期読み出し（ステップＳ１０２）と同様に、プログラム用ＭＯＳ１０２はＯＦＦ（ＰＲＧ＿Ｎ＝“Ｈ”）、選択用ＭＯＳ１０８はＯＮ（ＳＥＬ＝“Ｈ”）である。フューズ１１２が未だ切断されていないと、ノードＡが“Ｌ”となり、データ出力が“Ｌ”となるので、不良フューズと判断される（ＦＡＩＬ）。フューズ１１２が切断されているときは、ノードＡが“Ｈ”となり、データ出力が“Ｈ”となるので、良品フューズと判断され、次のステップに進む。
【００２６】
最後にマージン確認読み出しを行う（ステップＳ１０８）。フューズ切断後の電流マージンを確保するために、読み出し用電流源９０４の電流をプログラム後読み出し（ステップＳ１０６）時の電流時より低い値にしてテストする。プログラム後読み出し（ステップＳ１０６）と同様に、プログラム用ＭＯＳ１０２はＯＦＦ（ＰＲＧ＿Ｎ＝“Ｈ”）、選択用ＭＯＳ１０８はＯＮ（ＳＥＬ＝“Ｈ”）である。ノードＡが“Ｌ”となり、データ出力が“Ｌ”となると、不良フューズと判断される（ＦＡＩＬ）。ノードＡが“Ｈ”となり、データ出力が“Ｈ”となると、最終的に良品フューズと判断される。
【００２７】
図４（ａ）（ｂ）は、本実施形態に係るフューズ素子のテスト回路における読み出し時のタイミングチャートの一例である。選択用ＮＭＯＳ１０８のゲート電圧をＳＥＬ、プログラム用ＰＭＯＳ１０２のゲート電圧をＰＲＧ＿Ｎ、フューズ１１２の上端（プログラム用ＰＭＯＳ１０２、読み出し用電流源１０４、およびデータセンス回路１０６の共通接続点）をノードＡとする。ここで、初期状態はＳＥＬ=“Ｌ”、ＰＲＧ＿Ｎ=“Ｈ”である。
【００２８】
次に、ＳＥＬを“Ｈ”にすることによりフューズ１１２が選択される。図４（ａ）に示すように、フューズ１１２が切断されていないと、ノードＡは“Ｌ”になり、モニター用出力ＰＯから“Ｌ”を出力する。図４（ｂ）に示すように、フューズ１１２が切断されているとフューズ１１２の内部抵抗Ｒｈが大きくなるため、ノードＡは“Ｈ”になり、モニター用出力ＰＯから“Ｈ”を出力する。
【００２９】
最後に、ＳＥＬを“Ｌ”にすることにより、読み出しが終了される。
（フューズ素子の切断メカニズム）
図５は、プログラム時間の違いによるフューズＳＥＭ断面の概略図である。図５（ａ）は、正常なプログラム時間内（１０ｕｓ以内）でプログラムが終了した場合のフューズＳＥＭ断面の概略を示す。図５（ａ）の左側のフューズ２１２が断線しており、その上下に位置する配線２１０部分は形状を保ったまま残っている。
【００３０】
一方、プログラム時間が正常範囲内ではない（１００ｕｓ以上）場合、図５（ｂ）に示されるように、上下の配線２１０およびフューズ２１２が溶融して一体化した形状を呈している。ここでは、溶融によるフューズ２１２の抵抗値に変化はあるものの、フューズ２１２は完全に溶断していない。図５（ｂ）のような状態を引き起こす原因として、例えば、以下のような原因が考えられる。
（１）フューズ部分が高抵抗化している。
（２）フューズと配線とが接している界面が高抵抗化している。
（３）製造上の要因による配線部分の不完全な相転移（抵抗の安定化）でフューズ素子が所望の抵抗値になっていない。
【００３１】
上記のような製造不良により、フューズをプログラムするために十分な電流をフューズに流し込むことできず、図５（ｂ）のような状態が起こりうる。
【００３２】
フューズ素子の上記（１）〜（３）の不具合は、過渡的な動作を要するフューズ素子のプログラミングにおいて、発熱や電流を大きく変動させるという影響を及ぼす。
（フューズ素子の切断メカニズムの物理的な解説）
以下、フューズ素子の切断メカニズムについて、物理的理論を用いて説明する。
【００３３】
フューズ素子への印加電流によるパワー量Ｐｉｎと、放熱によるパワー量Ｐｏｕｔとの差が、フューズの温度上昇に寄与する。この差分は、次式で表すことができる。
【００３４】
W×C(T)×ΔT(t)＝∫Pin(t)dt−∫Pout(t)dt)  ・・・式（１）
ここで、Ｗ＝フューズ媒体の重量、Ｃ＝フューズ媒体の比熱（温度の関数）、Ｐｉｎ（ｔ）＝印加電流による入力パワー（時間tの関数）、Ｐｏｕｔ（ｔ）＝放熱によるパワー損失、である。
【００３５】
フューズを加熱するためには、
Pin(t)＝Ｉ2×R(T)              ・・・式（２）
ここで、Ｉ＝印加電流、Ｒ（Ｔ）＝媒体の抵抗（温度Ｔの関数）、である。
【００３６】
さらに、媒体の抵抗Ｒ（Ｔ）は、以下のように定義されうる。
【００３７】
R(T)＝ρ(T)×L÷A            ・・・式（３）
ここで、ρ（Ｔ）＝媒体の比抵抗（温度Ｔの関数）、Ｌ＝媒体の長さ、Ａ＝媒体断面積、である。
【００３８】
熱の放散Ｐｏｕｔは、周囲温度との差に比例する。
【００３９】
Pout(t)＝KT×ΔT(t)          ・・・式（４）
ここで、ＫＴ＝放熱係数、ΔＴ（ｔ）＝温度変化（時間tの関数）、である。
【００４０】
上記の式（１）および式（４）では、同じ基盤上における任意の放熱係数をＫＴとすると、時間ｔが長くなればなるほど、Ｐｏｕｔ、つまり放熱量が大きくなることを意味する。
【００４１】
フューズの溶断は、フューズでの発熱がフューズ媒体の融点を超えたときに発生する。ここで、具体例として、フューズにはタングステンＷ（融点：3422[℃、3695K]、比抵抗ρ：5.6e-6[Ωcm]、比熱容量C：0.134[J/g/K]、密度：19.25[g/cm3]）、フューズ周りの配線はアルミニウムＡｌ（融点660[℃、933K]、比抵抗ρ：2.82e-6[Ωcm]、比熱容量C：0.897[J/g/K]、密度：2.7[g/cm3]）を用いるとする。上記式（３）より、フューズへの印加時間（本実施形態の「プログラム時間」が該当）が長くなればなるほど、つまり電流を遅い立ち上がり時間（本実施形態では、１００ｕｓ以上）で印加していくと、上記式（２）に示される印加電流による発熱だけでなく、上記式（４）に示される熱伝導による熱の放散も増える。その結果、フューズの温度は、融点まで達することなく、溶融のよるマイグレーションや溶断が発生しない。フューズが溶断しない結果として、フューズへの印加電流は流れ続けるために、加熱と放熱が継続され、フューズに溜まった熱が周囲の媒体や配線にも伝わる。
【００４２】
また、フューズに接している配線の材質であるＡｌの融点は、タングステンＷ（フューズ媒体）の融点と比べて１／６程度低いため、印加電流が長く流れ続いた場合、フューズの熱がＡｌの配線に伝搬されて、Ａｌの配線はフューズと共に部分的に溶けて、形状変化や合金化による高抵抗化を起こす（物理的な変化）。
【００４３】
一方、フューズへ電流を瞬時に印加した場合（本実施形態では、１０ｕｓ以内）、高抵抗媒体のフューズの温度が一気に融点まで上昇する。そして、溶融したフューズは中心からブレークダウン（溶断）を起こし、フューズを形成していた材料が電位（ポテンシャル）の高い箇所に移動して密集化する。フューズが溶断するとフューズには電流が流れなくなるため、電流による加熱も止まる。
【００４４】
また、熱伝導特性の良いＡｌの温度は、短時間の加熱では溶融や溶断をせず、殆ど変化しないままの形状を保つ。なぜなら、タングステンＷとアルミニウムＡｌが同じ体積であれば、Ｗの抵抗はＡｌの抵抗よりも２倍程度ある。そのため、上記式（２）によって算出される発熱パワーＰｉｎ（ｔ）について、Ｗの発熱パワーは、Ａｌの２倍程になる。更に、Ｗの比熱容量はＡｌの１／７程度しかない。よって、同じ電流量を瞬時的に流す場合、熱伝導の影響が小さくなり、Ｗの温度のみが急激に上昇することになる。
【００４５】
（まとめ）
本実施形態に係るフューズ素子のテスト回路およびテスト方法によれば、製造不良によってフューズ周辺部分の抵抗値に異常があるようなフューズ素子を判別することができる。その効果、長期変動で切断された場所が高抵抗状態から低抵抗状態になることによるデータ化けを回避することができる。
【００４６】
ここまで、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
【００４７】
また、本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の範囲は、各請求項により画される発明の特徴の組み合わせに限定されるものではなく、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画されうる。
【符号の説明】
【００４８】
１０２  プログラム用ＭＯＳ
１０４  読み出し用電流源
１０６  データセンス回路
１０８  選択用ＭＯＳ
１１０  コンパレータ回路
１１２  フューズ
２１０  配線
２１２  フューズ
９０２  プログラム用ＭＯＳ
９０４  読み出し用電流源
９０６  データセンス回路
９０８  選択用ＭＯＳ
９１２  フューズ
【図１】
2015176902.tif 000003
【図２】
2015176902.tif 000004
【図３】
2015176902.tif 000005
【図４】
2015176902.tif 000006
【図５】
2015176902.tif 000007
【図６】
2015176902.tif 000008
【図７】
2015176902.tif 000009
【図８】
2015176902.tif 000010
【図９】
2015176902.tif 000011