(57)【要約】【課題】ソースフィールドプレートによる電界緩和効果を向上させることができる半導体装置を提供すること。【解決手段】実施形態に係る半導体装置は、半導体基板上に設けられたドレイン電極およびソース電極と、これらの電極から露出する前記半導体基板上に形成された第１の絶縁膜と、この第１の絶縁膜の表面の一部との間に空間が設けられるように、前記第１の絶縁膜の表面上に設けられた第２の絶縁膜と、前記第１、第２の絶縁膜を貫通するとともに、前記空間のソース電極側端部において前記空間と連通する開口部内に配置される脚部、および前記第２の絶縁膜の表面上に設けられた庇部、からなるゲート電極と、前記空間内において、前記ゲート電極の前記庇部の下方に設けられたソースフィールドプレートと、を具備し、前記ゲート電極の前記庇部は、一部に前記ゲート電極の前記脚部と同一幅の配線形成部を有し、前記ソース電極と前記ソースフィールドプレートとは、前記配線形成部の上方を通過するように設けられた配線により電気的に接続される。【選択図】図１
2015176982.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面上に、互いに離間するように設けられたドレイン電極およびソース電極と、
これらのドレイン電極およびソース電極から露出する前記半導体基板の表面上に形成された第１の絶縁膜と、
一部を前記第１の絶縁膜の表面から上方に離間させることによって前記第１の絶縁膜の表面との間に空間が設けられるように、前記第１の絶縁膜の表面上に設けられた第２の絶縁膜と、
前記第１の絶縁膜および前記第２の絶縁膜を貫通するとともに、前記空間のソース電極側端部において前記空間と連通するように設けられた開口部内に配置される脚部、および前記第２の絶縁膜の表面上に設けられた庇部、からなるゲート電極と、
前記空間内において、前記ゲート電極の前記庇部の下方に、前記ゲート電極と絶縁されるように設けられたソースフィールドプレートと、
を具備し、
前記ゲート電極の前記庇部は、一部に前記ゲート電極の前記脚部と同一幅の配線形成部を有し、
前記ソース電極と前記ソースフィールドプレートとは、前記配線形成部の上方を通過するように設けられた配線により電気的に接続される半導体装置。
【請求項２】
前記開口部の側壁には、前記ソースフィールドプレートを除く前記空間内を埋めるように第３の絶縁膜が設けられており、
前記ソースフィールドプレートは、前記ゲート電極の前記脚部と、前記第３の絶縁膜によって絶縁されている請求項１に記載の半導体装置。
【請求項３】
前記ゲート電極の前記配線形成部を覆うように前記第２の絶縁膜の表面上に設けられた第４の絶縁膜をさらに有し、
前記配線は、前記第４の絶縁膜を介して前記配線形成部の上方を通過するように設けられる請求項１または２に記載の半導体装置。
【請求項４】
半導体基板の表面上にドレイン電極およびソース電極を形成するとともに、これらの電極から露出する前記半導体基板の表面上に第１の絶縁膜を形成し、
前記ドレイン電極と前記ソース電極との間の前記第１の絶縁膜の表面上の一部に金属板を形成し、
前記金属板を覆うように、前記第１の絶縁膜の表面上に第２の絶縁膜を形成し、
前記第２の絶縁膜の一部領域、前記金属板の前記ソース電極側端部、および前記第１の絶縁膜の一部領域を除去することにより、前記第１、第２の絶縁膜にこれらの絶縁膜を貫通する開口部を形成するとともに、前記第１の絶縁膜と第２の絶縁膜との間に、前記ソース電極側端部が除去された前記金属板からなるソースフィールドプレートを形成し、
前記第１、第２の絶縁膜に形成された開口部内に、前記ソースフィールドプレートから絶縁されるゲート電極の脚部を形成するとともに、一部に前記脚部と同一幅の配線形成部を有し、この配線形成部以外が前記ソースフィールドプレートを前記第２の絶縁膜を介して覆う前記ゲート電極の庇部を形成し、
前記ソース電極と前記ソースフィールドプレートとを接続するとともに、前記ゲート電極の前記配線形成部の上方を通過するように配線を形成する半導体装置の製造方法。
【請求項５】
前記ゲート電極の前記脚部を形成する前に、前記第１、第２の絶縁膜の前記開口部の前記側壁に、第３の絶縁膜を形成し、
前記ゲート電極の前記脚部を、前記第３の絶縁膜が設けられた前記第１、第２の絶縁膜の前記開口部内に形成する請求項４に記載の半導体装置の製造方法。
【請求項６】
前記配線を形成する前に、前記ゲート電極の前記配線形成部を覆うように前記第２の絶縁膜の表面上に、第４の絶縁膜を形成し、
前記配線を、前記第４の絶縁膜を介して前記ゲート電極の前記配線形成部の上方を通過するように形成する請求項４または５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の一例である電界効果トランジスタにおける電界緩和技術として、ソースフィールドプレートが知られている。ソースフィールドプレートをゲート・ドレイン間に配置することにより、ゲート電極付近の電界集中を緩和することができるため、電界効果トランジスタの耐圧を向上することができる。
【０００３】
ソースフィールドプレートによる電界緩和効果をより向上させるためには、ソースフィールドプレートを、ゲート電極の根元になるべく近い位置に設けることが求められる。しかしながら、Ｙ字形状のゲート電極を有する電界効果トランジスタにおいては、ソースフィールドプレートをゲート電極の根元に近い位置、特にゲート電極の庇部の下方に設けることは困難である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１９１２２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、ソースフィールドプレートによる電界緩和効果を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、半導体基板の表面上に、互いに離間するように設けられたドレイン電極およびソース電極と、これらのドレイン電極およびソース電極から露出する前記半導体基板の表面上に形成された第１の絶縁膜と、一部を前記第１の絶縁膜の表面から上方に離間させることによって前記第１の絶縁膜の表面との間に空間が設けられるように、前記第１の絶縁膜の表面上に設けられた第２の絶縁膜と、前記第１の絶縁膜および前記第２の絶縁膜を貫通するとともに、前記空間のソース電極側端部において前記空間と連通するように設けられた開口部内に配置される脚部、および前記第２の絶縁膜の表面上に設けられた庇部、からなるゲート電極と、前記空間内において、前記ゲート電極の前記庇部の下方に、前記ゲート電極と絶縁されるように設けられたソースフィールドプレートと、を具備し、前記ゲート電極の前記庇部は、一部に前記ゲート電極の前記脚部と同一幅の配線形成部を有し、前記ソース電極と前記ソースフィールドプレートとは、前記配線形成部の上方を通過するように設けられた配線により電気的に接続される。
【０００７】
また、実施形態に係る半導体装置の製造方法は、半導体基板の表面上にドレイン電極およびソース電極を形成するとともに、これらの電極から露出する前記半導体基板の表面上に第１の絶縁膜を形成し、前記ドレイン電極と前記ソース電極との間の前記第１の絶縁膜の表面上の一部に金属板を形成し、前記金属板を覆うように、前記第１の絶縁膜の表面上に第２の絶縁膜を形成し、前記第２の絶縁膜の一部領域、前記金属板の前記ソース電極側端部、および前記第１の絶縁膜の一部領域を除去することにより、前記第１、第２の絶縁膜にこれらの絶縁膜を貫通する開口部を形成するとともに、前記第１の絶縁膜と第２の絶縁膜との間に、前記ソース電極側端部が除去された前記金属板からなるソースフィールドプレートを形成し、前記第１、第２の絶縁膜に形成された開口部内に、前記ソースフィールドプレートから絶縁されるゲート電極の脚部を形成するとともに、一部に前記脚部と同一幅の配線形成部を有し、この配線形成部以外が前記ソースフィールドプレートを前記第２の絶縁膜を介して覆う前記ゲート電極の庇部を形成し、前記ソース電極と前記ソースフィールドプレートとを接続するとともに、前記ゲート電極の前記配線形成部の上方を通過するように配線を形成する方法である。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る半導体装置を模式的に示す上面図である。
【図２】図１の一点鎖線Ｘ−Ｘ´に沿って示す、実施形態に係る半導体装置の模式的な断面図である。
【図３】図１の一点鎖線Ｙ−Ｙ´に沿って示す、実施形態に係る半導体装置の模式的な断面図である。
【図４】実施形態に係る半導体装置の製造方法を説明するための、図２に対応した模式的な断面図である。
【図５】実施形態に係る半導体装置の製造方法を説明するための、図２に対応した模式的な断面図である。
【図６】実施形態に係る半導体装置の製造方法を説明するための、図２に対応した模式的な断面図である。
【図７】実施形態に係る半導体装置の製造方法を説明するための、図２に対応した模式的な断面図である。
【図８】実施形態に係る半導体装置の製造方法を説明するための、図２に対応した模式的な断面図である。
【図９】実施形態に係る半導体装置の製造方法を説明するための、図２に対応した模式的な断面図である。
【図１０】実施形態に係る半導体装置の製造方法を説明するための、図２に対応した模式的な断面図である。
【図１１】実施形態に係る半導体装置の製造方法を説明するための、図２に対応した模式的な断面図である。
【図１２】実施形態に係る半導体装置の製造方法を説明するための、図３に対応した模式的な断面図である。
【図１３】実施形態に係る半導体装置の製造方法を説明するための、図３に対応した模式的な断面図である。
【図１４】実施形態に係る半導体装置の製造方法を説明するための、図３に対応した模式的な断面図である。
【発明を実施するための形態】
【０００９】
以下に、本実施形態に係る半導体装置および半導体装置の製造方法について説明する。
【００１０】
図１は、実施形態に係る半導体装置を模式的に示す上面図である。図１に示す半導体装置１０は、半導体基板の一例である窒化ガリウム（ＧａＮ）基板１１上に、ドレイン電極１２ｄ、ソース電極１２ｓ、およびゲート電極１８が設けられた電界効果トランジスタである。なお、図１において、各種絶縁膜は省略している。
【００１１】
この半導体装置１０のゲート電極１８は、幅Ｌａの脚部１８ａと、幅Ｌｂ（＞Ｌａ）の庇部１８ｂによって構成されるＹ字形状のゲート電極であるが、庇部１８ｂはその一部に、脚部１８ａと略同一幅Ｌａの配線形成部１８ｃを有している。
【００１２】
また、上述の半導体装置において、窒化ガリウム（ＧａＮ）基板１１上であって、ゲート電極１８の庇部１８ｂの下方には、ソースフィールドプレート１９が設けられている。そして、このソースフィールドプレート１９とソース電極１２ｓとは、一端においてソースフィールドプレート１９に接続されるとともに、他端においてソース電極１２に接続され、ゲート電極１８の配線形成部１８ｃの上方を通過するように設けられた配線２１によって、電気的に接続されている。
【００１３】
以下に、この半導体装置１０について、図２および図３を参照して詳細に説明する。
【００１４】
図２は、図１の一点鎖線Ｘ−Ｘ´に沿って示す、実施形態に係る半導体装置の模式的な断面図である。また、図３は、図１の一点鎖線Ｙ−Ｙ´に沿って示す、実施形態に係る半導体装置の模式的な断面図である。
【００１５】
図２および図３に示すように、ＧａＮ基板１１の表面上には、ドレイン電極１２ｄおよびソース電極１２ｓが、互いに離間するように形成されている。これらの電極１２ｄ、１２ｓは、ＧａＮ基板１１の表面に対してオーミック接触するように設けられている。
【００１６】
また、ドレイン電極１２ｄおよびソース電極１２ｓから露出するＧａＮ基板１１の表面上には、第１の絶縁膜１３が設けられている。第１の絶縁膜１３は、例えば窒化シリコン（ＳｉＮ）膜からなり、例えばドレイン電極１２ｄおよびソース電極１２ｓと同程度の膜厚を有している。
【００１７】
ドレイン電極１２ｄの表面上およびソース電極１２ｓの表面上を含む第１の絶縁膜１３の表面上には、第２の絶縁膜１４が設けられている。第２の絶縁膜１４は、例えば窒化シリコン（ＳｉＮ）膜からなり、その一部分が第１の絶縁膜１３の表面上のうちドレイン電極１２ｄとソース電極１２ｓとの間の一部領域から上方に離間し、他の部分が第１の絶縁膜１３の表面に接するように設けられている。このように第２の絶縁膜１４が設けられることにより、第１の絶縁膜１３と第２の絶縁膜１４との間に空間１５が形成される。
【００１８】
このように設けられた第１、第２の絶縁膜１３、１４には、ＧａＮ基板１１の開口部１７が設けられている。開口部１７は、ドレイン電極１２ｄとソース電極１２ｓとの間の領域において、第１、第２の絶縁膜１３、１４を貫通するとともに、空間１５のソース電極１２ｓ側端部を通るように設けられている。このように設けられた開口部１７は、その上端において第２の絶縁膜１４表面の段差部分から斜めに露出しており、その下端においてＧａＮ基板１１の表面を露出させるとともに、側壁において空間１５のソース電極１２ｓ側端部と連通している。
【００１９】
第１、第２の絶縁膜１３、１４に設けられた開口部１７内を含む第２の絶縁膜１４の表面上には、Ｙ字形状のゲート電極１８が設けられている。Ｙ字形状のゲート電極１８は、幅Ｌａが細い脚部１８ａ、およびこの脚部１８ａの上端に設けられ、脚部１８ａより幅Ｌｂが広い庇部１８ｂ、によって構成されるゲート電極１８である。このゲート電極１８の脚部１８ａは、開口部１７内に、この開口部１７の側壁に接することなく、かつ開口部１７の下端から露出するＧａＮ基板１１とショットキ接合するように設けられている。そして、ゲート電極１８の庇部１８ｂは、脚部１８ａ上端に接するとともに、脚部１８ａ上端から上方に突出するように、第２の絶縁膜１４の表面上に設けられている。
【００２０】
なお、ゲート電極１８の庇部１８ｂのうち、ドレイン電極１２ｄ側の下方には、後述するソースフィールドプレート１９を配置するための空間１５が設けられているのに対して、ソース電極１２ｓ側の下方には、そのような空間は設けられておらず、第１の絶縁膜１３と第２の絶縁膜１４とは接している。従って、ゲート電極１８の庇部１８ｂのうち、ソース電極１２ｓ側に張りだした領域は、ドレイン電極１２ｄ側に張りだした領域より低くなっている。
【００２１】
また、空間１５内には、ソースフィールドプレート１９が設けられている。このソースフィールドプレート１９は、ゲート電極１８と略同一の長さＬｃを有しており、空間１５内において、ゲート電極１８の庇部１８ｂの下方となる位置に、設けられている。すなわち、フィールドプレート１９は、第２の絶縁膜１４を介してゲート電極１８の庇部１８ｂに覆われるように設けられている。
【００２２】
なお、図１および図３に示すように、ゲート電極１８の庇部１８ｂは、その一部に、ゲート電極１８の脚部１８ａと同一幅Ｌａの配線形成部１８ｃを有する。従って、ゲート電極１８の庇部１８ｂに覆われるソースフィールドプレート１９は、その一部が、庇部１８ｂの配線形成部１８ｃから、ドレイン電極１２ｄ側において露出している。
【００２３】
このように設けられたソースフィールドプレート１９とソース電極１２ｓとは、図１に示すように、庇部１８ｂの一部に設けられた配線形成部１８ｃの上方を通るように設けられる配線２１によって電気的に接続され、これによってソースフィールドプレート１９は、ソース電極１２ｓと同電位となるが、配線２１についての詳細な説明は後述する。
【００２４】
図２および図３を参照する。ソースフィールドプレート１９が配置された領域を除く空間１５内、および第１、第２の絶縁膜１３、１４に設けられた開口部１７とゲート電極１８の脚部１８ａとの間には、これらを埋めるように第３の絶縁膜２２が設けられている。第３の絶縁膜２２は、例えば窒化シリコン（ＳｉＮ）膜からなる。この第３の絶縁膜２２によって、ゲート電極１８とソースフィールドプレート１９とは、電気的に絶縁される。
【００２５】
さらに、図３に示すように、第３の絶縁膜を含む第２の絶縁膜の表面上には、少なくともゲート電極１８の配線形成部１８ｃを覆うように、第４の絶縁膜２０が設けられている。第４の絶縁膜２０は、例えば窒化シリコン（ＳｉＮ）膜からなる。なお、本実施形態において、第４の絶縁膜２０は、ゲート電極１８の配線形成部１８ｃを除く庇部１８ｂを覆うようには設けられていない（図２）が、第４の絶縁膜２０は、ゲート電極１８の配線形成部１８ｃを含む庇部１８ｂの全体を覆うようには設けられてもよい。
【００２６】
このように設けられた第４の絶縁膜２０および第２の絶縁膜１４のうち、ゲート電極１８の配線形成部１８ｃのドレイン電極１２ｄ側の一部領域、および配線形成部１８ｃのソース電極１２ｓ側の一部領域、には、上記絶縁膜１４、２０を貫通する開口部２０ｄ、２０ｓがそれぞれ設けられている。配線形成部１８ｃのドレイン電極１２ｄ側に設けられた開口部２０ｄからは、ソースフィールドプレート１９の表面の一部が露出しており、配線形成部１８ｃのソース電極１２ｄ側に設けられた開口部２０ｓからは、ソース電極１２ｓの表面の一部が露出している。
【００２７】
このような開口部２０ｄ、２０ｓが設けられた第４の絶縁膜２０の表面上には、開口部２０ｄ、２０ｓを埋めることによりソースフィールドプレート１９およびソース電極１２ｓに接続される配線２１が設けられている。配線２１は、第４の絶縁膜２０を介してゲート電極１８の配線形成部１８ｃの上方を通過するように設けられており、これによって配線２１は、ゲート電極１８と電気的に絶縁されるとともに、ソースフィールドプレート１９とソース電極１２ｓとを、最短距離で接続する。
【００２８】
なお、単にソース電極１２ｓとソースフィールドプレート１９とを電気的に接続するのであれば、例えば第１の絶縁膜１３の表面上に、ＧａＮ基板１１の表面に対して平行な方向に伸びる配線を、ゲート電極１８の脚部１８ａを迂回するように設け、このような配線によってソース電極１２ｓとソースフィールドプレート１９とを電気的に接続してもよい。しかしながら、このように配線を設けると、自身のインダクタンスが無視できない程度の長い配線となってしまい、ソースフィールドプレート１９による電界集中の緩和効果を低下させる。
【００２９】
これに対して本実施形態のように、ゲート電極１８の庇部１８ｂの一部に配線形成部１８ｃを設けるとともに、この配線形成部１８ｃの上方を通過するように配線２１を設けることにより、配線２１の長さを、自身のインダクタンスを無視することができる程度に短くすることができる。従って、配線２１のインダクタンスによる、ソースフィールドプレート１９による電界集中の緩和効果の低下を、抑制することができる。
【００３０】
図４〜図１１はそれぞれ、以上に説明した半導体装置１０の製造方法を説明するための、図２に対応した模式的な断面図であり、図１２〜図１４はそれぞれ、以上に説明した半導体装置１０の製造方法を説明するための、図３に対応した模式的な断面図である。以下に、図４〜図１４を参照して、本実施形態に係る半導体装置１０の製造方法を説明する。
【００３１】
まず図４に示すように、半導体基板として例えばＧａＮ基板１１の表面上に所定金属を蒸着し、この蒸着された金属がＧａＮ基板１１に対してオーミック接触するようにして、ドレイン電極１２ｄおよびソース電極１２ｓを形成する。これとともに、ドレイン電極１２ｄおよびソース電極１２ｓから露出するＧａＮ基板１１の表面上に、例えばＳｉＮからなる第１の絶縁膜１３を、蒸着により形成する。
【００３２】
さらに、第１の絶縁膜１３の表面上のうち、ドレイン電極１２ｄとソース電極１２ｓとの間の所定領域に、後にソースフィールドプレート１９となる金属板２３を、例えば蒸着により形成する。
【００３３】
次に、図５に示すように、ドレイン電極１２ｄの表面上およびソース電極１２ｓの表面上を含む第１の絶縁膜１３の表面上に、金属板２３を覆うように、第２の絶縁膜１４を形成する。第２の絶縁膜１４は、例えばＳｉＮを蒸着することにより形成される。
【００３４】
このように第２の絶縁膜１４を形成することにより、一部分が第１の絶縁膜１３の表面上のうちドレイン電極１２ｄとソース電極１２ｓとの間の一部領域から上方に離間し、他の部分が第１の絶縁膜１３の表面に接する第２の絶縁膜１４が形成される。
【００３５】
次に、図６に示すように、第２の絶縁膜１４の表面上に、第１の開口部２４ａを有する第１のレジスト膜２４を形成する。第１の開口部２４ａは、金属板２３のソース電極１２ｓ側端部の表面上方に配置されるように設けられる。この第１のレジスト膜２４は、例えば第２の絶縁膜１４の表面上に一様にレジスト材料を塗布した後、このレジスト材料をパターニングして第１の開口部２４ａを形成することにより設けられる。
【００３６】
このように第１のレジスト膜２４を形成した後、第１の開口部２４ａから露出する第２の絶縁膜１４をエッチングして除去する。これにより、第１の開口部２４ａから、金属板２３のソース電極１２ｓ側端部が露出する。
【００３７】
次に、図７に示すように、第１のレジスト膜２４をマスクとして用いて、第１の開口部２４ａから露出する金属板２３を例えばウェットエッチングして除去する。これにより、金属板２３の不要部分は除去され、ソースフィールドプレート１９が形成されるとともに、第１の絶縁膜１３と第２の絶縁膜１４との間に、ソースフィールドプレート１９を含む空間１５が形成される。そして、第１の開口部２４ａから、第１の絶縁膜１３の表面の一部領域が露出する。
【００３８】
この工程においてウェットエッチングは等方性エッチングとなるため、形成されるソースフィールドプレート１９は、その断面において下辺が上辺より長い台形となる形状になる。
【００３９】
次に、図８に示すように、第１のレジスト膜２４をマスクとして用いて、第１の開口部２４ａから露出する第１の絶縁膜１３をエッチングして除去する。これにより、第１の開口部２４ａから、ＧａＮ基板１１の表面の一部領域が露出する。
【００４０】
以上の図６、図７、および図８に示す工程を経て、第１、第２の絶縁膜１３、１４には、これらの絶縁膜１３、１４を貫通し、空間１５に連通する開口部１７が形成される。
【００４１】
次に、第１のレジスト膜２４を例えばアッシングにより除去した後、図９に示すように、空間１５内を含む開口部１７の側壁、および開口部１７から露出するＧａＮ基板１１の表面、を含む第２の絶縁膜１４の表面上に、第３の絶縁膜２２を形成する。第３の絶縁膜２２は、例えばＳｉＮを蒸着することにより形成される。
【００４２】
次に、図１０に示すように、第３の絶縁膜２２を全面エッチングし、第２の絶縁膜１４の表面上の第３の絶縁膜２２のほぼ全てを除去するとともに、第１、第２の絶縁膜１３、１４の開口部１７から露出するＧａＮ基板１１の表面上に形成された第３の絶縁膜２２を除去する。この工程により、第３の絶縁膜２２は、空間１５内を含む、第１、第２の絶縁膜１３、１４の開口部１７の側壁のみに残る。
【００４３】
次に、図１１に示すように、第１、第２の絶縁膜１３、１４の開口部１７が露出するとともに、ソースフィールドプレート１９上の第２の絶縁膜１４を含む開口部１７の周囲の第２の絶縁膜１４が露出する、幅Ｌｂの第２の開口部２５ａを有する第２のレジスト膜２５を、第２の絶縁膜１４の表面上に形成する。なお、図１２に示すように、第２の開口部２５ａの一部は、第１、第２の絶縁膜１３、１４の開口部１７のみが露出する、他の部分の幅Ｌｂより狭い幅Ｌａの開口部となっている。
【００４４】
このように第２のレジスト膜２５を形成した後、このレジスト膜２５をマスクとして用いて所定金属２６を蒸着することにより、Ｙ字形状のゲート電極１８を形成する。ゲート電極１８は、その脚部１８ａが、第１、第２の絶縁膜１３、１４の開口部１７から露出するＧａＮ基板１１に対してショットキ接合するように形成され、脚部１８ａより幅が広い庇部１８ｂが、第２の絶縁膜１４を介してソースフィールドプレート１９を覆うように形成される（図１１）。そして、ゲート電極１８の庇部１８ｂの一部には、脚部１８ａと同一幅の配線形成部１８ｃが形成される（図１２）。
【００４５】
次に、第２のレジスト膜２５を例えばアッシングにより除去した後、図１３に示すように、少なくとも第２の絶縁膜１４の表面から上方に突出したゲート電極１８の配線形成部１８ｃを覆うように、第２の絶縁膜１４の表面上に、第４の絶縁膜２０を形成する。第４の絶縁膜２０は、例えばＳｉＮを蒸着することにより形成される。
【００４６】
なお、第４の絶縁膜２０は、第２の絶縁膜１４の表面から上方に突出した、配線形成部１８ｃを含む庇部１８ｂの全体を覆うように、第２の絶縁膜１４の表面上に形成されてもよい。
【００４７】
次に、ソース電極１２ｓの表面上方の一部、およびソースフィールドプレート１９の表面上方の一部、にそれぞれ第３の開口部２７ａを有する第３のレジスト膜２７を、第４の絶縁膜２０の表面上に形成する。この後、各第３の開口部２７ａから露出する第４の絶縁膜２０、およびこの直下の第２の絶縁膜１４をエッチングにより除去し、第４の絶縁膜２０および第２の絶縁膜１４に、これらを貫通する開口部２０ｄ、２０ｓを形成する。この結果、開口部２０ｓからはソース電極１２ｓの表面の一部が露出するとともに、開口部２０ｄからはソースフィールドプレート１９の表面の一部が露出する。
【００４８】
最後に、第３のレジスト膜２７を例えばアッシングにより除去した後、ソース電極１２ｓとソースフィールドプレート１９とを接続するとともに、ゲート電極１８の配線形成部１８ｃの上方と通る配線２１を形成する。これによって、図１〜図３に示す半導体装置１０が製造される。
【００４９】
以上に説明した実施形態に係る半導体装置１０および半導体装置１０の製造方法によれば、ソースフィールドプレート１９を、ゲート電極１８の根元に近い位置、すなわち、ゲート電極１８の庇部１８ｂの下方に設けることができる。従って、ソースフィールドプレート１９による電界緩和効果を向上させることができ、高耐圧の半導体装置１０が提供される。
【００５０】
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５１】
１０・・・半導体装置
１１・・・窒化ガリウム（ＧａＮ）基板
１２ｄ・・・ドレイン電極
１２ｓ・・・ソース電極
１３・・・第１の絶縁膜
１４・・・第２の絶縁膜
１５・・・空間
１７・・・開口部
１８・・・ゲート電極
１８ａ・・・脚部
１８ｂ・・・庇部
１８ｃ・・・配線形成部
１９・・・ソースフィールドプレート
２０・・・第４の絶縁膜
２０ｄ、２０ｓ・・・開口部
２１・・・配線
２２・・・第３の絶縁膜
２３・・・金属板
２４・・・第１のレジスト膜
２４ａ・・・第１の開口部
２５・・・第２のレジスト膜
２５ａ・・・第２の開口部
２６・・・金属
２７・・・第３のレジスト膜
２７ａ・・・第３の開口部
【図１】
2015176982.tif 000003
【図２】
2015176982.tif 000004
【図３】
2015176982.tif 000005
【図４】
2015176982.tif 000006
【図５】
2015176982.tif 000007
【図６】
2015176982.tif 000008
【図７】
2015176982.tif 000009
【図８】
2015176982.tif 000010
【図９】
2015176982.tif 000011
【図１０】
2015176982.tif 000012
【図１１】
2015176982.tif 000013
【図１２】
2015176982.tif 000014
【図１３】
2015176982.tif 000015
【図１４】
2015176982.tif 000016