(57)【要約】【課題】コイル電流のばらつきを抑えることができるコイル駆動回路を提供する。【解決手段】コイル駆動回路５は、磁気抵抗素子の近傍位置に配置されるコイル６と、コイル６の一端に接続される第１のＭＯＳトランジスタ９と、第１の抵抗１４に定電流を流すことにより、電源電圧ＶＤＤと所定電位差を有する基準電圧Ｖｒｅｆを生成する基準電圧生成回路１０と、基準電圧Ｖｒｅｆに応じて第１のＭＯＳトランジスタ９を駆動することにより、コイル６に対してコイル電流Ｉcoilを流す電流制御回路２０とを有する。電流制御回路２０は、コイル６にかかるコイル電圧又はコイル電流Ｉcoilを検出し、コイル電圧又はコイル電流Ｉcoilが所定値となるように第１のＭＯＳトランジスタ９を駆動し、コイル電流Ｉcoilを制御する。【選択図】図２
2015212643.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗素子の近傍位置に配置されるコイルと、
前記コイルの一端に接続される第１のＭＯＳトランジスタと、
第１の抵抗に定電流を流すことにより、電源電圧と所定電位差を有する基準電圧を生成する基準電圧生成回路と、
前記基準電圧に応じて前記第１のＭＯＳトランジスタを駆動することにより、前記コイルに対してコイル電流を流す電流制御回路と、
を有し、
前記電流制御回路は、前記コイルにかかるコイル電圧又は前記コイル電流を検出し、前記コイル電圧又は前記コイル電流が所定値となるように前記第１のＭＯＳトランジスタを駆動することを特徴とするコイル駆動回路。
【請求項２】
前記電流制御回路は、  前記コイル電流をミラーしたミラー電流を生成するカレントミラー回路を有し、前記ミラー電流を第２の抵抗に流すことによって前記第２の抵抗で生じる電圧に基づいて前記コイル電流を検出し、前記コイル電流が所定値となるように前記第１のＭＯＳトランジスタを駆動することを特徴とする請求項１に記載のコイル駆動回路。
【請求項３】
前記電流制御回路は、前記第２の抵抗で生じる電圧が前記基準電圧に一致するように前記第１のＭＯＳトランジスタを駆動することを特徴とする請求項２に記載のコイル駆動回路。
【請求項４】
前記カレントミラー回路は、前記ミラー電流を発生させる第２のＭＯＳトランジスタを有し、更に前記第１のＭＯＳトランジスタのドレイン電圧と前記第２のＭＯＳトランジスタのドレイン電圧とを一致させるドレイン電圧制御回路を有することを特徴とする請求項２又は３に記載のコイル駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コイル駆動回路に関し、特に磁気抵抗素子などをリセットするためのコイル駆動回路に関する。
【背景技術】
【０００２】
外部磁場により電気抵抗が変化する磁気抵抗素子の中でも、特に抵抗変化の度合いが大きい巨大磁気抵抗効果を利用するＧＭＲ（Giant Magneto Resistive effect：巨大磁気抵抗効果）素子が知られている。ＧＭＲ素子は、２つの強磁性薄膜層の間に非磁性薄膜層を配置した多層構造を有している。一方の強磁性薄膜層は、磁化方向が外部磁場によって変化しないように固定されたピンド層であり、他方の強磁性薄膜層は、磁化方向が外部磁場に応じて変化するフリー層である。このようなＧＭＲ素子は、ピンド層の固定された磁化方向に対し、外部磁場に応じてフリー層の磁化方向が相対的に回転することによって電気抵抗が変化する。
【０００３】
従来、上記のようなＧＭＲ素子は、磁気メモリや、磁気ディスク装置の読み出しヘッドなどに広く用いられていた（例えば特許文献１，２）。しかし、近年では、スマートフォンやタブレット端末、ノート型パソコン（ＰＣ）などのような携帯機器においてナビゲーションシステムを支援するための電子コンパスとして、ＧＭＲ素子が磁気センサーとしても利用される傾向にある。
【０００４】
ＧＭＲ素子によって構成された磁気センサーが携帯機器に組み込まれると、その携帯機器の使用環境によってＧＭＲ素子が強磁場に曝されてしまう可能性がある。その場合、ＧＭＲ素子が外部強磁場による影響を受け、フリー層の磁化方向が初期状態とは異なる方向に変化してしまい、それ以後、正常な磁気信号を出力することができなくなる。これを防止するため、磁気センサーは、ＧＭＲ素子の近傍にコイルを配置し、そのコイルに所定値以上の電流を流すことによってフリー層の磁化方向を元の初期状態に戻すためのリセット動作を行うように構成される。
【０００５】
図５は、コイルに電流を流すための従来のコイル駆動回路の一例を示す図である。まず図５（ａ）に示すコイル駆動回路は、コイル１０１と、スイッチ素子として設けられたＭＯＳトランジスタ１０２とを有し、コイル１０１の一端が携帯機器などに設けられる電源電圧ＶＤＤに接続され、他端がＭＯＳトランジスタ１０２を介して接地されている。このコイル駆動回路は、ＭＯＳトランジスタ１０２のゲートに制御信号Ｓｃを与えてＭＯＳトランジスタ１０２をオンにし、コイル１０１にコイル電流Ｉcoilを流す。このコイル駆動回路の電源電圧ＶＤＤとコイル電流Ｉcoilとの関係は、図５（ｂ）に示すように電源電圧ＶＤＤが大きくなるほどコイル電流Ｉcoilが大きくなる関係にある。ところで、ＧＭＲ素子のフリー層をリセットするためには、ＧＭＲ素子に所定値以上の磁場を印加する必要があり、コイル電流Ｉcoilを所定の最小電流Ｉmin以上とすることが必要である。一方、磁気センサーは多種多様な機器に実装され、各機器に応じて電源電圧ＶＤＤの仕様が異なる。そのため、ＭＯＳトランジスタ１０２は、電源電圧ＶＤＤが最も低いときでも最小電流Ｉmin以上のコイル電流Ｉcoilを流すことができるものが用いられる。しかし、電源電圧ＶＤＤが比較的高い機器に実装される場合、コイル電流Ｉcoilが必要以上に大きくなり過ぎるという問題がある。
【０００６】
そこで図６に示すようなコイル駆動回路を採用することが考えられる。図６（ａ）に示すコイル駆動回路は、コイル１０１の一端にサイズの異なる複数のＭＯＳトランジスタ１０３，１０４，１０５，１０６が並列に接続されており、電源電圧ＶＤＤに応じて４つの制御信号Ｓｃ１，Ｓｃ２，Ｓｃ３，Ｓｃ４を切り換えることにより、複数のＭＯＳトランジスタ１０３，１０４，１０５，１０６のうちからオンさせるＭＯＳトランジスタを選択してコイル電流Ｉcoilを流すことが可能である。このコイル駆動回路による電源電圧ＶＤＤとコイル電流Ｉcoilとの関係は、図６（ｂ）に示すようなものとなる。すなわち、電源電圧ＶＤＤが大きくなることにより、順次オンするＭＯＳトランジスタが切り換えられるため、コイル電流Ｉcoilは電源電圧ＶＤＤの増加に対して鋸波状に変化する。このようなコイル駆動回路を採用すれば、電源電圧ＶＤＤの増加に伴う過電流を抑制することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１４６６８８号公報
【特許文献２】特開２００４−１６５４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図６に示したコイル駆動回路の場合でも、電源電圧ＶＤＤが変動すると、コイル電流Ｉcoilが変動する。すなわち、電源電圧ＶＤＤが変動すると、コイル１０１にかかる電圧が変化すると共に、オン状態となるＭＯＳトランジスタのゲート電圧が変化してオン抵抗が変わるため、コイル電流Ｉcoilが大きく変化する。またコイルやその他配線の抵抗値、或いは、ＭＯＳトランジスタ１０３，１０４，１０５，１０６のオン抵抗が製造ばらつきや温度などによって変わると、それによってコイル電流Ｉcoilも大きく変化する。これは、図５に示したコイル駆動回路の場合も同様である。したがって、図５又は図６に示した従来のコイル駆動回路は、使用条件によってコイル１０１に流れるコイル電流Ｉcoilが大きく変動するという問題がある。
【０００９】
本発明は、上記問題点を解決するためになされたものであり、コイルに流れるコイル電流のばらつきを抑えることができるコイル駆動回路を提供することをその目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、コイル駆動回路において、磁気抵抗素子の近傍位置に配置されるコイルと、前記コイルの一端に接続される第１のＭＯＳトランジスタと、第１の抵抗に定電流を流すことにより、電源電圧と所定電位差を有する基準電圧を生成する基準電圧生成回路と、前記基準電圧に応じて前記第１のＭＯＳトランジスタを駆動することにより、前記コイルに対してコイル電流を流す電流制御回路と、を有し、前記電流制御回路は、前記コイルにかかるコイル電圧又は前記コイル電流を検出し、前記コイル電圧又は前記コイル電流が所定値となるように前記第１のＭＯＳトランジスタを駆動する構成を解決手段として採用する。
【００１１】
また上記構成において、前記電流制御回路は、前記コイル電流をミラーしたミラー電流を生成するカレントミラー回路を有し、前記ミラー電流を第２の抵抗に流すことによって前記第２の抵抗で生じる電圧に基づいて前記コイル電流を検出し、前記コイル電流が所定値となるように前記第１のＭＯＳトランジスタを駆動する構成としても良い。
【００１２】
また上記構成において、前記電流制御回路は、前記第２の抵抗で生じる電圧が前記基準電圧に一致するように前記第１のＭＯＳトランジスタを駆動する構成とすることがより好ましい。
【００１３】
さらに上記構成において、前記カレントミラー回路は、前記ミラー電流を発生させる第２のＭＯＳトランジスタを有し、更に前記第１のＭＯＳトランジスタのドレイン電圧と前記第２のＭＯＳトランジスタのドレイン電圧とを一致させるドレイン電圧制御回路を有する構成とすることがより好ましい。
【発明の効果】
【００１４】
本発明によれば、外部電源の電源電圧が変動した場合であっても、コイルに流れるコイル電流のばらつきを従来よりも抑制することができるようになる。また本発明によれば、コイル電流が過大になることを抑制することもできる。
【図面の簡単な説明】
【００１５】
【図１】コイル駆動回路が設けられる磁気センサーの概略構成図である。
【図２】第１実施形態におけるコイル駆動回路の一構成例を示す図である。
【図３】コイル駆動回路の動作特性を示す図である。
【図４】第２実施形態におけるコイル駆動回路の一構成例を示す図である。
【図５】従来のコイル駆動回路の一例を示す図である。
【図６】図５とは異なる従来のコイル駆動回路の一例を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明に関する幾つかの好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下において参照する各図面では、互いに共通する部材に同一符号を付しており、それらについての重複する説明は省略する。
【００１７】
（第１実施形態）
図１は、コイル駆動回路５が設けられる磁気センサー１の概略構成図である。この磁気センサー１は、半導体プロセスによって形成されるセンサーであり、複数のＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄで構成されるセンサー部２と、センサー部２から出力される信号を処理する信号処理回路４と、各ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄの近傍に設けられたコイル６ａ，６ｂ，６ｃ，６ｄと、それらコイル６ａ，６ｂ，６ｃ，６ｄを駆動するコイル駆動回路５ａ，５ｂ，５ｃ，５ｄとを備える。これら各々は、磁気センサー１が実装される機器の外部電源に接続され、その外部電源から供給される電源電圧ＶＤＤによって動作する。
【００１８】
センサー部２は、図１に示すように、４つのＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄがブリッジ回路を構成しており、これにより１軸の磁気センサーが形成されている。例えば磁気センサー１が地磁気を検知する地磁気センサーとして構成される場合、互いに直交する３軸方向について地磁気を検知することが好ましい。そのため、磁気センサー１には、一般に４つのＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄから成るブリッジ回路が３組実装されるが、図１では説明を簡単にするために１組だけを示している。
【００１９】
４つのＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄは、同一平面内においてそれぞれ所定方向の外部磁界に感度を有するように配置されており、図１のようなブリッジ回路を構成することにより、その平面内に作用する外部磁界に応じてブリッジ回路の２つの中点の電位バランスを変化させる。信号処理回路４は、その電位バランスの変化を検出して一軸方向の磁気信号Ｓｏｕｔを出力する。
【００２０】
磁気センサー１に設けられるコイル駆動回路５ａ，５ｂ，５ｃ，５ｄは、例えば外部からの強磁場によって各ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄのフリー層の磁化方向が初期方向から変化してしまった場合に、各コイル６ａ，６ｂ，６ｃ，６ｄに対して所定値以上の電流を流すことにより、各ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄに対して所定方向の強磁場を印加し、フリー層の磁化方向を初期方向に戻してリセットするための回路である。これらコイル駆動回路５ａ，５ｂ，５ｃ，５ｄは、例えば磁気センサー１への電源投入時、或いは、磁気センサー１が所定値以上の強磁場を検知した直後などの所定のタイミングで動作し、コイル６ａ，６ｂ，６ｃ，６ｄに電流を流してフリー層の磁化方向を初期方向にリセットする。各コイル駆動回路５ａ，５ｂ，５ｃ，５ｄは、いずれも同様の構成であるため、以下においては、各コイル駆動回路５ａ，５ｂ，５ｃ，５ｄを区別することなくコイル駆動回路５とし、その詳細について説明する。尚、コイル６ａ，６ｂ，６ｃ，６ｄはコイル６とする。
【００２１】
図２は、第１実施形態におけるコイル駆動回路５の一構成例を示す図である。コイル駆動回路５は、コイル６に電流を流すＮＭＯＳトランジスタ（第１のＭＯＳトランジスタ）９と、電源電圧ＶＤＤを基準とする基準電圧Ｖｒｅｆを生成する基準電圧生成回路１０と、基準電圧Ｖｒｅｆに応じてＮＭＯＳトランジスタ９を駆動することにより、コイル６に対してコイル電流Ｉcoilを流す電流制御回路２０とを備えており、ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄをリセットするために必要な最小電流Ｉmin以上となるコイル電流Ｉcoilをコイル６に流すと共に、コイル電流Ｉcoilのばらつきを抑え、しかもコイル電流Ｉcoilが過大にならないように制御する。
【００２２】
基準電圧生成回路１０は、電源電圧ＶＤＤに接続される電流源１１と、電源電圧ＶＤＤに接続される抵抗（第１の抵抗）１４と、カレントミラー回路を構成する一対のＮＭＯＳトランジスタ１２，１３とを備えて構成される。電流源１１は、電源電圧ＶＤＤの値に関係なく一定の基準電流Ｉｒを出力する。抵抗１４は、例えば半導体基板上にポリシリコンによって形成される抵抗であり、その抵抗値はＲ１である。ＮＭＯＳトランジスタ１３は、ＮＭＯＳトランジスタ１２に対してサイズ比が所定倍に形成されたトランジスタであり、電流源１１から出力される基準電流Ｉｒを所定倍にミラーした基準ミラー電流Ｉｋを抵抗１４に流す。例えばＮＭＯＳトランジスタ１３のサイズがＮＭＯＳトランジスタ１２のサイズの４倍であれば、基準ミラー電流Ｉｋ＝４・Ｉｒとなる。抵抗１４に基準ミラー電流Ｉｋが流れることにより、ＮＭＯＳトランジスタ１３のドレイン側のノードＮ１には、基準ミラー電流Ｉｋに応じた基準電圧Ｖｒｅｆが発生する。すなわち、抵抗１４に基準ミラー電流Ｉｋが流れることにより、抵抗１４において電圧降下が発生するため、ノードＮ１には電源電圧ＶＤＤと所定電位差（抵抗１４における電圧降下分の電位差）を有する基準電圧Ｖｒｅｆが現れる。つまり、基準電圧Ｖｒｅｆは、電源電圧ＶＤＤを基準に生成され、電源電圧ＶＤＤよりも抵抗１４にかかる電圧分だけ低い電圧となるため、電源電圧ＶＤＤが変動する場合であっても電源電圧ＶＤＤとの電位差は常に変わらない。このコイル駆動回路５では抵抗１４で生じる電位差（ＶＤＤ−Ｖｒｅｆ）をコイル６に流すコイル電流Ｉcoilの目標値として利用する。そのため、基準電圧生成回路１０は、基準電圧Ｖｒｅｆを電流制御回路２０へ出力する。
【００２３】
電流制御回路２０は、ＮＭＯＳトランジスタ９を駆動するオペアンプ２１を有している。すなわち、オペアンプ２１は、基準電圧Ｖｒｅｆに応じてＮＭＯＳトランジスタ９のゲート電圧を制御することにより、ＮＭＯＳトランジスタ９を駆動し、ＮＭＯＳトランジスタ９のドレイン−ソース間に駆動電流Ｉｄｒを流す。これにより、コイル６には駆動電流Ｉｄｒと略同一のコイル電流Ｉcoilが流れる。
【００２４】
電流制御回路２０は、コイル６に流れるコイル電流Ｉcoilと略同一の駆動電流Ｉｄｒをモニタしてオペアンプ２１にフィードバックする構成を有している。すなわち、電流制御回路２０は、ＮＭＯＳトランジスタ９に流れる駆動電流Ｉｄｒを所定倍率でミラーしたミラー電流Ｉｍを生成するカレントミラー回路２２と、そのミラー電流Ｉｍを流す抵抗（第２の抵抗）２３とを有している。カレントミラー回路２２は、ＮＭＯＳトランジスタ９のゲート端子と同じ電圧がゲート端子に印加されるＮＭＯＳトランジスタ（第２のＭＯＳトランジスタ）２４を有している。このＮＭＯＳトランジスタ２４は、ＮＭＯＳトランジスタ９よりもサイズが小さく、１／ｍ（ただし、ｍはｍ＞１を満たす値）のサイズに形成される。したがって、オペアンプ２１によってＮＭＯＳトランジスタ９が駆動されると、ＮＭＯＳトランジスタ２４は、駆動電流Ｉｄｒの１／ｍのミラー電流Ｉｍを抵抗２３に流す。例えば駆動電流Ｉｄｒが８０ｍＡであり、ｍ＝２００であれば、ミラー電流Ｉｍは４００μＡとなる。
【００２５】
またカレントミラー回路２２は、ＮＭＯＳトランジスタ２４がＮＭＯＳトランジスタ９に流れる駆動電流Ｉｄｒを正確に１／ｍ倍にミラーできるようにするために、ＮＭＯＳトランジスタ９のドレイン電圧と、ＮＭＯＳトランジスタ２４のドレイン電圧とを一致させるドレイン電圧制御回路２５を備えている。このドレイン電圧制御回路２５は、電流源１５からＮＭＯＳトランジスタ９のドレイン側に供給される微少な定電流ＩｙをＮＭＯＳトランジスタ２４のドレイン側にミラーする一対のＮＭＯＳトランジスタ２６，２７によって構成される。ここで電流源１５は、例えば電流源１１から出力される基準電流Ｉｒを所定倍にミラーした電流Ｉｘを生成するＮＭＯＳトランジスタ１６と、その電流Ｉｘを更に所定倍にミラーして定電流Ｉｙを生成する一対のＰＭＯＳトランジスタ１７，１８とによって構成される。電流源１５によって生成される定電流Ｉｙは、電流源１１によって生成される基準電流Ｉｒに対して所定倍の電流であり、しかもコイル電流Ｉcoilと比較して十分に小さな電流（例えば４０μＡ）である。ドレイン電圧制御回路２５を構成する一対のＮＭＯＳトランジスタ２６，２７は所定のサイズ比（ｎ倍）に構成される。したがって、ドレイン電圧制御回路２５によってＮＭＯＳトランジスタ２７のドレイン−ソース間に流れる電流は、ｎ・Ｉｙとなる。この電流ｎ・ＩｙがＮＭＯＳトランジスタ２４によって生成されるミラー電流Ｉｍと等しくなるように、ＮＭＯＳトランジスタ２６，２７のサイズ比と定電流Ｉｙとが予め設計される。例えば、定電流Ｉｙが４０μＡであり、ＮＭＯＳトランジスタ２４によって生成されるミラー電流Ｉｍが４００μＡである場合、ＮＭＯＳトランジスタ２６，２７のサイズ比は１：１０（１０倍）に設計される。このようなドレイン電圧制御回路２５により、２つのＮＭＯＳトランジスタ２６，２７のソース−ゲート間電圧が互いに等しくなるため、ＮＭＯＳトランジスタ９のドレイン電圧と、ＮＭＯＳトランジスタ２４のドレイン電圧とを互いに一致させることができる。したがって、カレントミラー回路２２は、ＮＭＯＳトランジスタ９に流れる駆動電流Ｉｄｒを正確にミラーしたミラー電流Ｉｍを生成することができるようになる。
【００２６】
抵抗２３は、抵抗１４と同様、例えば半導体基板上に抵抗１４と同じポリシリコンによって形成される抵抗であり、その抵抗値はＲ２である。本実施形態では、抵抗１４及び抵抗２３が同じ材料で形成され、比精度に起因する抵抗ばらつきは、抵抗１４，２３の絶対値のばらつきより小さいので、比精度が高いことが設計上有利となる。つまり、コイル電流Ｉcoilは抵抗１４と抵抗２３との比精度が影響するため、抵抗１４と抵抗２３との比精度の高いことがコイル電流Ｉcoilの安定化に寄与する。したがって、コイル６の抵抗の絶対値にばらつきが生じたとしても、コイル電流Ｉcoilを安定化させることができる。抵抗２３は、抵抗１４と同様に一端が電源電圧ＶＤＤに接続される。そしてコイル電流Ｉcoilが所定値（例えば８０ｍＡ）であるとき、抵抗２３に電流Ｉｍが流れることによって抵抗２３で生じる電圧降下Ｉｍ・Ｒ２は、基準電圧生成回路１０の抵抗１４で生じる電圧降下Ｉｋ・Ｒ１と等しくなるように予め設計される。この抵抗２３にミラー電流Ｉｍが流れることにより、抵抗２３の他端側のノードＮ２には、ミラー電流Ｉｍに応じた電圧Ｖｍが発生する。つまり、電圧Ｖｍは、電源電圧ＶＤＤを基準に生成され、電源電圧ＶＤＤよりも抵抗２３で生じる電圧降下分だけ低い電圧となる。この電圧Ｖｍが、コイル電流Ｉcoilの検出値としてオペアンプ２１にフィードバックされる。そしてオペアンプ２１は、ノードＮ２の電圧Ｖｍが基準電圧Ｖｒｅｆと等しくなるようにＮＭＯＳトランジスタ９のゲート電圧を調整し、コイル電流Ｉcoilが所定値となるように制御する。
【００２７】
このようなコイル駆動回路５によれば、コイル６に流れるコイル電流Ｉcoilが所定値となるように制御するため、電源電圧ＶＤＤの変動による影響が少なく、コイル電流Ｉcoilのばらつきを抑制することができるようになる。図３は、コイル駆動回路５の動作特性を示す図であり、図３（ａ）は電源電圧ＶＤＤとＮＭＯＳトランジスタ９のゲート電圧Ｖｇとの関係を示しており、図３（ｂ）は電源電圧ＶＤＤとコイル電流Ｉcoilとの関係を示している。まず、電源電圧ＶＤＤが所定電圧Ｖｔｈよりも低い領域では、では、ＮＭＯＳトランジスタ９のゲート電圧Ｖｇはほぼ電源電圧ＶＤＤと等しくなり、ＮＭＯＳトランジスタ９が完全にオンした状態となる。このようなＮＭＯＳトランジスタ９が完全にオンする領域では、電源電圧ＶＤＤが増加することに伴ってコイル電流Ｉcoilが増加する。そして電源電圧ＶＤＤが所定電圧Ｖｔｈを超えると、ＮＭＯＳトランジスタ９はゲート電圧Ｖｇがフィードバック制御される領域で動作するようになる。すなわち、コイル駆動回路５は、ＮＭＯＳトランジスタ９のオン抵抗を制御することにより、コイル電流Ｉcoilがほぼ所定値（例えば８０ｍＡ）で保持されるようになる。このとき、例えば環境温度の変化などによってコイル６やその他配線の抵抗値が変化した場合であっても、コイル電流Ｉcoilはほぼ一定の状態に保持される。そして電源電圧ＶＤＤが更に高くなったとしても、コイル６に必要以上の過電流が流れることを防止することができるようになる。
【００２８】
ここで図３（ｂ）に示すようにＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄのフリー層を初期状態に戻すために必要となるコイル電流Ｉcoilの最小電流をＩminとすると、コイル駆動回路５は、ＮＭＯＳトランジスタ９を完全にオンさせる領域で動作させる場合であっても、電源電圧ＶＤＤが所定電圧Ｖａ以上であれば、コイル６に対して最小電流Ｉmin以上のコイル電流Ｉcoilを流すことが可能である。したがって、本実施形態のコイル駆動回路５は、電源電圧ＶＤＤが所定電圧Ｖａ以上の機器に対して実装可能であり、電源電圧ＶＤＤが比較的高い機器であってもコイル電流Ｉcoilが所定値を超えて極端に大きな値とならないように制御することができる。
【００２９】
また２つのＮＭＯＳトランジスタ９，２４を完全にオンさせる領域で動作させるときには、各ＮＭＯＳトランジスタ９，２４のドレイン電圧が一致していないと、ＮＭＯＳトランジスタ２４が正確なミラー電流Ｉｍを生成することができないのに対し、本実施形態では、上述したドレイン電圧制御回路２５が２つのＮＭＯＳトランジスタ９，２４のドレイン電圧を一致させるので、２つのＮＭＯＳトランジスタ９，２４が完全にオンする領域で動作するときでも電源電圧ＶＤＤが所定電圧Ｖａ以上であれば、最小電流Ｉmin以上のコイル電流Ｉcoilをコイル６に流すことが可能である。
【００３０】
（第２実施形態）
次に第２実施形態について説明する。上記第１実施形態におけるコイル駆動回路５は、コイル電流Ｉcoilと略同一の駆動電流Ｉｄｒをモニタしてオペアンプ２１にフィードバックする構成例について説明した。これに対し、本実施形態ではコイル６にかかる電圧をモニタしてオペアンプ２１にフィードバックすることによりコイル電流Ｉcoilを制御するコイル駆動回路５について説明する。尚、本実施形態においても磁気センサー１の構成は第１実施形態と同様である。
【００３１】
図４は、第２実施形態におけるコイル駆動回路５の一構成例を示す図である。このコイル駆動回路５は、第１実施形態と同様に、コイル６に電流を流すＮＭＯＳトランジスタ（第１のＭＯＳトランジスタ）９と、電源電圧ＶＤＤを基準とする基準電圧Ｖｒｅｆを生成する基準電圧生成回路１０と、基準電圧Ｖｒｅｆに応じてＮＭＯＳトランジスタ９を駆動することにより、コイル６に対してコイル電流Ｉcoilを流す電流制御回路２０とを備えている。
【００３２】
基準電圧生成回路１０は、第１実施形態で説明したものと同様である。ただし、本実施形態では、抵抗値Ｒ１の抵抗１４に基準ミラー電流Ｉｋを流すことによって抵抗１４にかかる電圧Ｉｋ・Ｒ１は、コイル６に流すべきコイル電流Ｉcoilとコイル６の抵抗値Ｒｃとの積Ｉcoil・Ｒｃに一致するように予め設計される。
【００３３】
また電流制御回路２０は、ＮＭＯＳトランジスタ９を駆動するオペアンプ２１を有している。このオペアンプ２１は、基準電圧生成回路１０から出力される基準電圧Ｖｒｅｆに応じてＮＭＯＳトランジスタ９のゲート電圧を制御することにより、ＮＭＯＳトランジスタ９を駆動し、コイル６にコイル電流Ｉcoilを流す。この電流制御回路２０は、コイル６に流れるコイル電流Ｉcoilが所定値（例えば８０ｍＡ）となるようにコイル６の一端の電圧Ｖｍをモニタしてオペアンプ２１にフィードバックする構成を有している。すなわち、オペアンプ２１は、ノードＮ３の電圧Ｖｍが基準電圧Ｖｒｅｆと等しくなるようにＮＭＯＳトランジスタ９のゲート電圧を調整し、コイル電流Ｉcoilが所定値となるように制御する。
【００３４】
このように本実施形態のコイル駆動回路５は、コイル６にかかるコイル電圧を検知し、そのコイル電圧が一定となるようにコイル電流Ｉcoilを制御する。そのため、電源電圧ＶＤＤが変動してもコイル６にかかるコイル電圧が一定に保持されるようになり、コイル電流Ｉcoilは電源電圧ＶＤＤの変動による影響が少なく、コイル電流Ｉcoilのばらつきを抑制することが可能である。つまり、本実施形態のコイル駆動回路５は、第１実施形態で説明したコイル駆動回路５よりも簡単な構成でありながら、同様の作用効果を奏し、従来よりもコイル電流Ｉcoilのばらつきを抑えることができるという利点がある。ただし、本実施形態では、コイル６の抵抗値Ｒｃが製造ばらつきや環境温度などによって変動すると、それに応じてコイル電流Ｉcoilが変動する。そのため、コイル６の抵抗値Ｒｃのばらつきによる影響を受けないという点では、本実施形態のコイル駆動回路５よりも、第１実施形態で説明したコイル駆動回路５を採用することがより好ましい。
【００３５】
（変形例）
以上、本発明に関する幾つかの実施形態について説明したが、本発明は上述した内容のものに限定されるものではなく、種々の変形例が適用可能である。
【００３６】
例えば上記実施形態では、磁気センサー１として地磁気を検知するセンサーを例に挙げて説明したが、ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄの用途は必ずしも地磁気を検知するものに限られない。そのため、磁気センサー１は、地磁気以外の磁気を検知するセンサーとして構成されるものであっても構わない。
【００３７】
また上記実施形態では、ＧＭＲ素子３ａ，３ｂ，３ｃ，３ｄを用いて磁気センサー１を構成する場合を例示したが、ＧＭＲ素子以外の磁気抵抗素子を用いて磁気センサー１を構成するものであっても構わない。例えば、上述したコイル駆動回路５は、例えばＴＭＲ（Tunnel Magneto-Resistance effect：トンネル磁気抵抗効果）素子など、他の磁気抵抗素子におけるフリー層の磁化方向を初期状態に戻すための回路としても適用可能である。
【符号の説明】
【００３８】
１…磁気センサー、５（５ａ，５ｂ，５ｃ，５ｄ）…コイル駆動回路、６（６ａ，６ｂ，６ｃ，６ｄ）…コイル、９…ＮＭＯＳトランジスタ（第１のＭＯＳトランジスタ）、１０…基準電圧生成回路、１４…抵抗（第１の抵抗）、２０…電流制御回路、２２…カレントミラー回路、２３…抵抗（第２の抵抗）、２４…ＮＭＯＳトランジスタ（第２のＭＯＳトランジスタ）、２５…ドレイン電圧制御回路。
【図１】
2015212643.tif 000003
【図２】
2015212643.tif 000004
【図３】
2015212643.tif 000005
【図４】
2015212643.tif 000006
【図５】
2015212643.tif 000007
【図６】
2015212643.tif 000008