(57)【要約】  【課題】スピードの遅い汎用オペアンプを使用した電流検出装置において、検出した電流信号の遅延を低減するため、オペアンプの外部回路によってオペアンプ内部の位相補償量を調節することを目的とする。  【解決手段】電流検出装置５は、瞬時電流を電圧信号である検出電流信号に変換するシャント抵抗１１と、検出電流信号に重畳したサージノイズを低減させる第１フィルタ１２と、検出電流信号を増幅するオペアンプ１７と、オペアンプ１７で増幅された検出電流信号のサージノイズによるリンギング信号を低減させてＡ／Ｄコンバータ６ａへ出力する第３フィルタ１９と、第１フィルタ１２から入力された検出電流信号のリンギング状の波形となったサージノイズを低減させてオペアンプ１７へ出力する第２フィルタ１３とを備え、第２フィルタ１３の時定数は第３フィルタ１９の時定数より小さく、また、コンデンサ１３ｂの容量はコンデンサ１９ｂよりも大きくする。【選択図】図１
2015184142.tif 000002
【特許請求の範囲】
【請求項１】
モータを駆動するインバータに供給される直流電源の負荷電流変化における瞬時電流を検出し、検出した前記瞬時電流をデジタル化するＡ／Ｄコンバータへ出力する電流検出装置であって、
前記電流検出装置は、
前記瞬時電流を電圧信号である検出電流信号に変換するシャント抵抗と、
入力された前記検出電流信号に重畳したサージノイズを低減させてリンギング状の波形にする第１フィルタと、
前記第１フィルタから入力された前記検出電流信号のリンギング状の波形となった前記サージノイズをさらに低減させて出力する第２フィルタと、
前記第２フィルタから入力された前記検出電流信号を増幅するオペアンプと、
前記オペアンプで増幅された前記検出電流信号が入力され、リンギング信号を低減させて前記Ａ／Ｄコンバータへ出力する第３フィルタとを備えており、
前記オペアンプは、位相補償用のコンデンサが内部に設けられ、前記オペアンプの＋入力端と前記位相補償用コンデンサとは、前記オペアンプの＋入力端と前記位相補償用コンデンサとの間に存在する寄生容量のコンデンサで直列に接続され、
前記第２フィルタは、前記寄生容量のコンデンサに抵抗を介して接続されると共に前記第２フィルタの時定数を決定するコンデンサを備え
前記第３フィルタは、前記位相補償用のコンデンサに抵抗を介して接続されると共に前記第３フィルタの時定数を決定するコンデンサを備え、
前記第２フィルタの時定数を決定するコンデンサの容量は、前記第３フィルタの時定数を決定するコンデンサの容量よりも大きいことを特徴とする電流検出装置。
【請求項２】
前記第２フィルタの時定数は前記第３フィルタの時定数より小さいことを特徴とする請求項１記載の電流検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流検出装置に係わり、より詳細には、モータを駆動するインバータ装置に供給される直流電源に流れる電流を検出する電流検出回路に関する。
【背景技術】
【０００２】
従来、モータを駆動するインバータ装置に供給される直流電源に流れる電流を検出する電流検出装置としては、図４に示す電流検出回路が開示されている。（例えば、特許文献１参照。）。
図４において電流検出回路は、シャント抵抗Ｒ１の両端の電位差に基づいて演算部５０が電流値を計測する。この演算部５０は中央処理装置（ＣＰＵ）、メモリなどで構成されるマイクロコンピュータである。
【０００３】
シャント抵抗Ｒ１は図示しないインバータ回路へ供給する直流電源のマイナス側の電流Ｉｄｃを検出するものである。シャント抵抗Ｒ１の一端を点Ｐ１、他端を点Ｐ２とした時、点Ｐ１が抵抗Ｒ２を介してオペアンプ１２の＋入力端１３に、点Ｐ２が抵抗Ｒ４を介してオペアンプ１２の−入力端１４にそれぞれ接続されており、オペアンプ１２でシャント抵抗Ｒ１の両端電圧を増幅するようになっている。また、オペアンプ１２の出力と−入力端１４との間には帰還抵抗Ｒ５が接続されている。また、オペアンプ１２には、抵抗Ｒ３を介してオフセット電圧（５Ｖ）が印加されている。
【０００４】
オペアンプ１２は、シャント抵抗Ｒ１を流れる電流Ｉｄｃによるシャント抵抗Ｒ１の両端電圧を増幅する。オペアンプ１２で増幅されて出力される出力電圧は、抵抗Ｒ８およびコンデンサ１７からなるローパスフィルタ１８で高周波ノイズが除去され、平均電圧算出用の信号が出力される。この信号が演算部５０に入力される。演算部５０は入力された信号をＡ／Ｄ変換することで電流値を算出する。この電流値がシャント抵抗Ｒ１を流れる電流Ｉｄｃとなる。
【０００５】
また、電流検出回路は、オペアンプ１２と演算部５０との間においてローパスフィルタ１８と並列に接続された分圧部３３をさらに備えている。この分圧部３３は、抵抗Ｒ６、抵抗Ｒ７、抵抗Ｒ９およびコンデンサ３１を含む。抵抗Ｒ６および抵抗Ｒ７は、Ａ点とグランドとの間に直列に配設されている。抵抗Ｒ９は、抵抗Ｒ６と抵抗Ｒ７の接続点から直列に演算部５０に接続されている。この抵抗Ｒ９と演算部５０との接続点であるＣ点とグランドとの間にコンデンサ３１が設けられている。この分圧部３３は、オペアンプ１２からの出力電圧を分圧してこの出力電圧のピーク値を演算部５０の電源電圧（５Ｖ）よりも小さくする。このようにしてシャント抵抗Ｒ１を流れる瞬時電流の検出信号として演算部５０へ出力する。
【０００６】
シャント抵抗Ｒ１を流れる電流Ｉｄｃはインバータ回路に流れる電流であるため、インバータ回路内でスイッチングされた電流のノイズを多く含んでいる。このため、電流Ｉｄｃを正確な瞬時電流として検出するためには、オペアンプ１２で増幅したノイズが存在する高周波領域をカットするローパスフィルタが必要があり、この結果、電流信号波形が遅延して正確な電流制御ができないという問題があった。さらに、オペアンプ１２を安価でスピードの遅い汎用オペアンプ（補償型オペアンプ）を使用した場合、このオペアンプの信号遅延により、さらに、電流信号波形が遅れる問題もあった。
【０００７】
一方、オペアンプ１２で電流Ｉｄｃと対応するシャント抵抗Ｒ１の両端電圧を増幅する前にローパスフィルタでノイズを低減させる方法も考えられるが、このローパスフィルタによる信号遅延をさらに遅延させないために高速な非補償型オペアンプが必要となる問題があった。
また、このようにインバータ回路に流れる電流を検出する電流検出回路はモータの正弦波駆動方式で使用される場合が多く、信号遅延が少なくて正確な電流検出ができないとモータの正確な回転制御ができなくなり、モータの回転が不安定になってしまう問題もあった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−２４９７５１号公報（第５−６頁、図３）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は以上述べた問題点を解決し、スピードの遅い汎用オペアンプ（補償型オペアンプ）を使用した電流検出装置において、検出した電流信号の遅延を低減するため、オペアンプの外部回路によってオペアンプ内部の位相補償量を調節することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は上述の課題を解決するため、本発明の請求項１に記載の発明は、モータを駆動するインバータに供給される直流電源の負荷電流変化における瞬時電流を検出し、検出した前記瞬時電流をデジタル化するＡ／Ｄコンバータへ出力する電流検出装置であって、
前記電流検出装置は、
前記瞬時電流を電圧信号である検出電流信号に変換するシャント抵抗と、
入力された前記検出電流信号に重畳したサージノイズを低減させてリンギング状の波形にする第１フィルタと、
前記第１フィルタから入力された前記検出電流信号のリンギング状の波形となった前記サージノイズをさらに低減させて出力する第２フィルタと、
前記第２フィルタから入力された前記検出電流信号を増幅するオペアンプと、
前記オペアンプで増幅された前記検出電流信号が入力され、リンギング信号を低減させて前記Ａ／Ｄコンバータへ出力する第３フィルタとを備えており、
前記オペアンプは、位相補償用のコンデンサが内部に設けられ、前記オペアンプの＋入力端と前記位相補償用コンデンサとは、前記オペアンプの＋入力端と前記位相補償用コンデンサとの間に存在する寄生容量のコンデンサで直列に接続され、
前記第２フィルタは、前記寄生容量のコンデンサに抵抗を介して接続されると共に前記第２フィルタの時定数を決定するコンデンサを備え
前記第３フィルタは、前記位相補償用のコンデンサに抵抗を介して接続されると共に前記第３フィルタの時定数を決定するコンデンサを備え、
前記第２フィルタの時定数を決定するコンデンサの容量は、前記第３フィルタの時定数を決定するコンデンサの容量よりも大きいことを特徴とする。
【００１１】
また、本発明の請求項２に記載の発明は、前記第２フィルタの時定数は前記第３フィルタの時定数より小さいことを特徴とする。
【発明の効果】
【００１２】
以上の手段を用いることにより、本発明による電流検出装置によれば、インバータを駆動する電流を電圧に変換した検出電流信号を瞬時電流として検出する補償型オペアンプを用いた電流検出装置において、補償型オペアンプの前段に第２フィルタと、補償型オペアンプの後段に第３フィルタとを設け、第２フィルタの時定数を決定するコンデンサの容量を第３フィルタの時定数を決定するコンデンサの容量よりも大きくしたので、オペアンプの外部回路から内部の位相補償量を調節することが可能になり、補償型オペアンプを用いた構成で検出電流信号の遅延を低減させることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明による電流検出装置を搭載した空気調和機の実施例を示すブロック図である。
【図２】汎用オペアンプの内部構成を説明する概念図である。
【図３】本発明による電流検出装置の動作を説明する説明図である。
【図４】従来の電流検出回路を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態を、添付図面に基づいた実施例として詳細に説明する。
【実施例１】
【００１５】
図１は本発明による電流検出装置５を搭載した空気調和機４０の実施例を示すブロック図である。この空気調和機４０は交流電源１が接続された室外機１０と、この室外機１０と通信接続された室内機３０とを備えている。なお空気調和機４０はこのブロックに記載されている他に、熱交換器、冷媒回路、送風ファンなどを備えているが図示と説明とを省略する。
【００１６】
室外機１０は、入力端に接続された交流電源１を直流電源に変換して＋出力端と−出力端とから出力するコンバータ２と、このコンバータ２から出力される直流電源が接続されたインバータ３と、このインバータ３で駆動されるモータ４と、コンバータ２とインバータ３との間の電流を検出する電流検出装置５と、インバータ３に駆動信号を出力するインバータ制御手段６と、インバータ制御手段６にモータ４の指令回転数を指示し、また、室内機３０と通信すると共に、室外機１０全体を制御する室外機制御手段７とを備えている。
【００１７】
なお、コンバータ２の内部には、＋出力端と−出力端との間に接続された平滑コンデンサ２ａが備えられており、インバータ制御手段６の内部にはＡ／Ｄコンバータ６ａが備えられている。
【００１８】
電流検出装置５は、インバータ３に流れる電流Ｉｄｃを電圧として検出するシャント抵抗１１と、インバータ３内の図示しないスイッチング素子のオンオフによるサージノイズをこの検出電流信号から除去する第１フィルタ１２と第２フィルタ１３と、ノイズを除去した検出電流信号を増幅するオペアンプ１７と、増幅された検出電流信号のサージノイズによるリンギング信号を低減させる第３フィルタ１９と、オペアンプ１７に基準電圧Ｖｒｅｆを供給する基準電圧発生器２０とを備えている。なお、スイッチング素子のオンオフによるサージノイズについては後で詳細に説明する。
【００１９】
シャント抵抗１１は、コンバータ２の−出力端とインバータ３との間に直列に配置されており、コンバータ２の−出力端と接続されているシャント抵抗１１の一端はグランドＡに接続されており、インバータ３で発生するノイズがインバータ制御手段６や室外機制御手段７などの制御関連回路に影響を与えないように制御関連回路用のグランドＢと区別されている。
また、シャント抵抗１１に流れる電流は、シャント抵抗１１の両端電圧である検出電流信号として検出され、この検出電流信号は第１フィルタ１２へ出力される。
【００２０】
第１フィルタ１２はローパスフィルタを構成しており、検出電流信号が入力される入力端１２ｃ、接地端１２ｄと、出力端１２ｅとをそれぞれ備えている。入力端１２ｃと出力端１２ｅとの間には抵抗１２ａが直列に接続され、さらに、出力端１２ｅと接地端１２ｄとの間にはコンデンサ１２ｂが接続されている。そして接地端１２ｄはグランドＡに接続されている。また、出力端１２ｅから出力される検出電流信号は第２フィルタ１３へ出力される。
【００２１】
第２フィルタ１３はローパスフィルタを構成しており、検出電流信号が入力される入力端１３ｃ、接地端１３ｄと、出力端１３ｅとをそれぞれ備えている。入力端１３ｃと出力端１３ｅとの間には抵抗１３ａが直列に接続され、さらに、出力端１３ｅと接地端１３ｄとの間にはコンデンサ１３ｂが接続されている。また、出力端１３ｅから出力される検出電流信号は抵抗１４を介してオペアンプ１７の＋入力端へ出力される。そして、オペアンプ１７の出力から出力される検出電流信号は第３フィルタ１９へ出力される。また、接地端１３ｄはグランドＢへ接続されている。
【００２２】
第３フィルタ１９はローパスフィルタを構成しており、検出電流信号が入力される入力端１９ｃ、接地端１９ｄと、出力端１９ｅとをそれぞれ備えている。入力端１９ｃと出力端１９ｅとの間には抵抗１９ａが直列に接続され、さらに、出力端１９ｅと接地端１９ｄとの間にはコンデンサ１９ｂが接続されている。また、接地端１９ｄはグランドＢへ接続されている。
【００２３】
そして第３フィルタ１９から出力された検出電流信号は、インバータ制御手段６内のＡ／Ｄコンバータ６ａへ出力されている。インバータ制御手段６は、モータ４の回転数が室外機制御手段７から出力されるモータ４の指令回転数に近づくようにこの検出電流信号を用いてインバータ３を制御する。
【００２４】
基準電圧発生器２０は、入力された＋５ボルトの電源から０〜５ボルト間の基準電圧Ｖｒｅｆを発生させる。そして、この基準電圧Ｖｒｅｆは抵抗１６を介してオペアンプ１７の＋入力端へ印加される。基準電圧Ｖｒｅｆは検出電流信号をオフセットする電圧であり、この電圧を０〜５ボルト間の所定電圧にすることでインバータ３に流れる正方向と負方向との電流Ｉｄｃをインバータ制御手段６が検出できるようになっている。
【００２５】
オペアンプ１７は補償型の汎用オペアンプであり、オペアンプ１７の＋電源端子はインバータ制御手段６の＋電源端子と共に＋５ボルトへ接続されている。一方、オペアンプ１７の−電源端子は、インバータ制御手段６の−電源端子と共に、グランドＢに接続されている。なお、グランドＡとグランドＢとは直流的に接続されている。
【００２６】
また、オペアンプ１７の−入力端は抵抗１８を介してオペアンプ１７の出力端へ接続されている。また、オペアンプ１７の−入力端は抵抗１５を介して  第１フィルタ１２の接地端１２ｄと共にグランドＡに接続されている。
【００２７】
なお、第１フィルタ１２の入力端１２ｃをＡ点、第１フィルタ１２の出力端１２ｅをＢ点、第２フィルタ１３の出力端１３ｅをＣ点、第３フィルタ１９の入力端１９ｃをＤ点、第３フィルタ１９の出力端１９ｅをＥ点、とそれぞれ呼称する。
【００２８】
以上の構成により、シャント抵抗１１に流れるインバータ３の電流はシャント抵抗１１の両端電圧からなる検出電流信号として第１フィルタ１２へ出力される。第１フィルタ１２で比較的大きなサージノイズが低減されてリンギング状の波形となった検出電流信号は、第２フィルタ１３へ出力される。第２フィルタ１３ではリンギング状の波形となったサージノイズをさらに低減させた検出電流信号をオペアンプ１７の＋入力端へ出力する。
【００２９】
オペアンプ１７では帰還抵抗である抵抗１８がオペアンプ１７の出力端から−入力端に接続され、さらに抵抗１５によって基準電位（グランド）に接続されているため、オペアンプ１７は非反転アンプとして動作する。そして、増幅された検出電流信号は、第３フィルタ１９でリンギング状の波形が除去されてＡ／Ｄコンバータ６ａに出力される。インバータ制御手段６では検出電流信号をＡ／Ｄ変換して瞬時電流として周期的に取り込む。
【００３０】
次に図２に示す汎用オペアンプを説明する概念図を用いてオペアンプ１７の構成を説明する。このオペアンプ１７は、低いゲインで安定動作する補償型のオペアンプであり広く汎用的に用いられる。このため、スピードが早い非補償型のオペアンプよりも周波数特性が悪いがローコストである。
【００３１】
このオペアンプ１７は、差動回路１７１とカレントミラー回路１７２と出力増幅回路１７３とを備えている。また、オペアンプ１７は、正極の電源が接続される＋電源端子１７ｉと、負極の電源が接続される−電源端子１７ｊと、信号が入力される＋入力端１７ａと−入力端１７ｂと出力端１７ｃとが備えられている。
【００３２】
差動回路１７１は、ゲート端子にバイアス電圧が印加されソース端子が＋電源端子１７ｉに接続され定電流源として機能するＰチャネル型のＦＥＴ１７ｐと、このＦＥＴ１７ｐのドレイン端子にソース端子がそれぞれ接続されたＰチャネル型のＦＥＴ１７ｅとＦＥＴ１７ｄが備えられており、ＦＥＴ１７ｅのゲート端子は−入力端１７ｂに、ＦＥＴ１７ｄのゲート端子は＋入力端１７ａに、それぞれ接続されている。
【００３３】
カレントミラー回路１７２は、２つのＮチャネル型のＦＥＴであるＦＥＴ１７ｆとＦＥＴ１７ｇが備えられており、ＦＥＴ１７ｅのドレイン端子にはＦＥＴ１７ｆのドレイン端子が、ＦＥＴ１７ｄのドレイン端子にはＦＥＴ１７ｇのドレイン端子が、それぞれ接続されている。また、ＦＥＴ１７ｆとＦＥＴ１７ｇの各ソース端子は、−電源端子１７ｊにそれぞれ接続されている。また、ＦＥＴ１７ｆのドレイン端子は、ＦＥＴ１７ｆとＦＥＴ１７ｇの各ゲート端子にそれぞれ接続されている。
【００３４】
一方、出力増幅回路１７３は、ゲート端子にバイアス電圧が印加されソース端子が＋電源端子１７ｉに接続され定電流源として機能するＰチャネル型のＦＥＴ１７ｍと、このＦＥＴ１７ｍのドレイン端子にドレイン端子が接続されたＮチャネル型のＦＥＴであるＦＥＴ１７ｎが備えられている。そしてＦＥＴ１７ｎのドレイン端子は出力端１７ｃに、また、ＦＥＴ１７ｎのソース端子は−電源端子１７ｊに、それぞれ接続されている。
【００３５】
そしてＦＥＴ１７ｇのドレイン端子は、コンデンサ１７ｋを介してＦＥＴ１７ｎのドレイン端子に接続され、さらに、ＦＥＴ１７ｇのドレイン端子は、ＦＥＴ１７ｎのゲート端子に接続されている。なお、コンデンサ１７ｋは、オペアンプ１７に入力される信号に対してオペアンプ１７から出力される信号の遅れを低減させる位相補償容量である。また、ＦＥＴ１７ｄのゲート端子とドレイン端子間には寄生容量であるコンデンサ１７ｈが形成されている。
【００３６】
以上の構成に基づいてオペアンプ１７の動作を説明する。＋入力端１７ａと−入力端１７ｂとに入力された信号は差動回路１７１とカレントミラー回路１７２とで構成される差動増幅部で増幅され、増幅された信号は出力増幅回路１７３のＦＥＴ１７ｎのゲート端子へ出力され、さらにＦＥＴ１７ｎで増幅された信号は出力端１７ｃから出力される。
【００３７】
図１のオペアンプ１７において、オペアンプ１７の出力端の信号は抵抗１８を介してオペアンプ１７の−入力端へ帰還信号として入力されている。従ってこの帰還信号はオペアンプ１７の＋入力端に入力される信号よりも位相が遅れる。このため、コンデンサ１７ｋ（容量は０．４〜１．５ピコファラッド程度）によってこの位相遅れを補償する構成になっている。
【００３８】
通常、オペアンプは負帰還をかけて増幅しているが、帰還する信号の位相が１８０度遅れ、かつ、利得が１倍以上あると発振してしまう。このため、補償型オペアンプは、この位相遅れが１８０度未満になるように位相を進めて安定した動作を可能にしている。しかしながら、この安定動作と引き換えに周波数特性が悪化し、例えば信号の立ち上がりが遅くなってしまう。なお、この位相補償用のコンデンサ１７ｋの動作については周知であるため説明を省略する。
【００３９】
一方、ＦＥＴ１７ｄのゲート端子とドレイン端子との間には寄生容量からなるコンデンサ１７ｈ（容量は０．５ピコファラッド程度）が存在することが知られている。本発明はこの寄生容量からなるコンデンサ１７ｈが＋入力端１７ａから見た場合、位相補償容量であるコンデンサ１７ｋに直列に接続されていることを利用している。
【００４０】
位相補償の量は位相補償用のコンデンサ１７ｋを中点として、オペアンプ１７の出力側の負荷容量（第３フィルタ１９のコンデンサ１９ｂ）と、第２フィルタ１３のコンデンサ１３ｂの容量とのバランスで決定される。このため、オペアンプ１７の＋入力端１７ａ（オペアンプ１７の外部）からこのコンデンサ１７ｋへ流れる電流によって、オペアンプ１７の出力端１７ｃからコンデンサ１７ｋに流れる電流を制御することで位相補償用のコンデンサ１７ｋによる位相補償レベル（進角）を制御し、オペアンプ１７の＋入力端１７ａから入力される信号の位相（立ち上がり）を早めるようにしている。
【００４１】
具体的には第２フィルタ１３のコンデンサ１３ｂから供給される電流を寄生容量からなるコンデンサ１７ｈを介してコンデンサ１７ｋに供給し、第３フィルタ１９のコンデンサ１９ｂからコンデンサ１７ｋに流れ込む電流を調整することでオペアンプ１７の出力端から出力される信号の位相を調整する。
【００４２】
このため、本発明では一般的に用いられる入力信号用の第１フィルタ１２と出力信号用の第３フィルタ１９の他に、第１フィルタ１２とオペアンプ１７の入力端との間に第２フィルタ１３を新たに設けている。この第２フィルタ１３のコンデンサ１３ｂによって検出電流信号の位相を進めることにより、結果的にオペアンプ１７から出力される検出電流信号の立ち上がりを早める。
【００４３】
図３は本発明による電流検出装置の動作を説明する説明図である。
図３（１）はシャント抵抗１１に流れる電流Ｉｄｃを、図３（２）は第１フィルタ１２の入力電圧（Ａ点の電圧）を、図３（３）は第１フィルタ１２の出力電圧（Ｂ点の電圧）を、図３（４）は第２フィルタ１３の出力電圧（Ｃ点の電圧）を、図３（５）は第３フィルタ１９の入力電圧（Ｄ点の電圧）を、図３（６）は第３フィルタ１９の出力電圧（Ｅ点の電圧）を、それぞれ示している。なお、各図形において点線は第１フィルタ１２と第３フィルタ１９のみを備えた従来の回路による電圧波形である。
【００４４】
図３の説明の前にシャント抵抗１１に流れる電流Ｉｄｃのサージノイズの発生原理について説明する。モータ４の内部には図示しない三相の巻線（インダクタンス素子）を備えたステータが備えられており、モータ４内の図示しないロータを回転させるために、インバータ３からこの三相の巻線にＰＷＭ制御されたパルス電圧が印加される構成になっている。
【００４５】
インバータ３は内部に図示しない上アームのスイッチング素子と、下アームのスイッチング素子とがトーテムポール型に接続されており、この上下のアームを１組として３相分備えられている。そして各上下アームの接続点がステータの各相の巻線にそれぞれ接続されている。また、各スイッチング素子には還流ダイオードが備えられている。
【００４６】
そしてＰＷＭ制御されたインバータ３において、上下アームの各スイッチング素子が共にオフとなるデッドタイムのタイミングの時、下アームの還流ダイオードからモータ４の巻線に向かって電流が流れており、この時、次の駆動タイミングとなって上アームのスイッチング素子がオンとなる。この時、下アームの還流ダイオードの逆回復時間が間に合わずに、上アームから下アームの還流ダイオードを通して瞬間的な短絡電流が流れ、この電流がシャント抵抗１１に流れる急激なサージノイズとなる。なお、デッドタイムのタイミングとなった後、次の駆動タイミングとなって下アームのスイッチング素子がオンとなった場合も同様に瞬間的な短絡電流が流れる。このサージノイズを含む電流Ｉｄｃを図３（１）に示す。
【００４７】
図３（２）に示すようにシャント抵抗１１に流れる電流Ｉｄｃと、この電流Ｉｄｃが流れる電流経路の寄生インダクタンスの影響によってシャント抵抗１１の両端電圧（Ａ点）、つまり検出電流信号は激しいリンギングを伴う波形となる。特に電流が流れ始める時に瞬間的な短絡電流によって発生するサージノイズに続いて大きく上下にリンギングする波形となる。この瞬間的な短絡電流はモータ４の制御とは全く無関係であるため、従来はこの急激なサージノイズを除去するため、比較的大きい時定数（１マイクロセカンド程度）を備えたフィルタを用いていた。
【００４８】
図３（３）の点線で示すように、Ｂ点における検出電流信号の波形は従来のフィルタでは、ほぼサージノイズとリンギングとが無くなるように時定数を決定していた。本発明では図３（３）の実線で示すように第１フィルタ１２の時定数を従来の半分程度（０．５６マイクロセカンド）にしている。
【００４９】
そして本発明では時定数が０．０７マイクロセカンド程度である第２フィルタ１３を設けている。この第２フィルタ１３ではサージノイズを低減させる機能もあるが、フィルタの機能よりも第２フィルタ１３のコンデンサ１３ｂによって前述したオペアンプ１７内のコンデンサ１７ｋによる位相補償量を調整することが主な機能である。この第２フィルタ１３を通過した地点であるＣ点の検出電流信号の波形を図３（４）に示す。
【００５０】
そしてこの第２フィルタ１３を通過した検出電流信号をオペアンプ１７で増幅する。この増幅したＤ点での検出電流信号の波形を図３（５）に示す。Ｃ点での波形よりも少し遅延し、また、リンギングも残っているが、点線で示す従来の波形よりも信号の立ち上がりが早くなっている。
【００５１】
そして、この増幅した検出電流信号を第３フィルタ１９を通すことにより、ほぼリンギングを除去した波形となる。なお、第３フィルタ１９は小さなリンギング波形を除去するだけなので、時定数は０．１マイクロセカンド程度としている。
第３フィルタ１９を通したＥ点での信号を図３（６）に示す。実線で示す本発明による信号の立ち上がり時間は０．８マイクロセカンド程度であり、点線で示す従来の信号では４０マイクロセカンド程度であった。このため従来の信号よりも５０倍程度立ち上がり時間を短縮することができる。
【００５２】
次に本発明による各フィルタの時定数の決定方法を説明する。
各フィルタを通過した検出電流信号の波形を最終的にデジタル化するためにＡ／Ｄコンバータ６ａを用いる。一般的にマイコンに内蔵されているＡ／Ｄコンバータは、サンプル＆ホールド回路付きＲＣ型逐次比較変換方式であり、最小サンプリング時間が規定されている。この時間は各マイコンによって異なるが一般的には数マイクロセカンド程度のものが多い。本実施例ではサンプリング時間が２マイクロセカンドであるため、電流検出装置５全体の検出電流信号の遅延時間を２マイクロセカンド以内にしなければならない。これはサンプリング時間が経過して実際にＡ／Ｄコンバータ６ａ内で変換処理が開始される前に、検出電流信号がローレベルからハイレベルになって安定していなければ正確な変換処理ができないためである。
【００５３】
一般的にＡ／Ｄコンバータは入力端子に接続される外部インピーダンスＲｅｘｔが規定される。そしてこの実施例では第３フィルタ１９は小さなリンギング波形を除去するだけなので、カットオフ周波数を約１．６メガヘルツとするため、第３フィルタ１９の時定数Ｔｃｒ１９を０．１マイクロセカンドとしている。このため、外部インピーダンスＲｅｘｔ＝抵抗１９ａとなり、コンデンサ１９ｂの容量は時定数Ｔｃｒ１９／抵抗１９ａとなる。
【００５４】
出願人の実験結果では第３フィルタ１９の時定数よりも第２フィルタ１３の時定数が大きいと検出電流信号の波形が緩やかになりすぎて本発明によるコンデンサ１７ｋによる位相補償量の調整ができなくなるため、第２フィルタ１３の時定数を第３フィルタ１９の時定数の０．９倍を限度としている。このため、リンギング除去効果を考慮して第２フィルタ１３の時定数Ｔｃｒ１３を０．０７±０．０２マイクロセカンド程度とする。なお、前述したように、検出電流信号の位相はコンデンサ１３ｂとコンデンサ１９ｂとの容量の兼ね合いで決定されるため、おおよそこれらのコンデンサの容量を同じ程度に考える。
【００５５】
第３フィルタ１９のコンデンサ１９ｂと第２フィルタ１３のコンデンサ１３ｂとはオペアンプ１７の内部で位相補償用のコンデンサ１７ｋに直列に接続されているが、第２フィルタ１３のコンデンサ１３ｂからの経路はオペアンプ１７の内部のＦＥＴ１７ｄの寄生容量のコンデンサ１７ｈが直列接続されている。このため、コンデンサ１３ｂとコンデンサ１７ｈとの合成容量が第３フィルタ１９のコンデンサ１９ｂの容量より小さくなるため、これを補うように、コンデンサ１３ｂの容量は、コンデンサ１９ｂの容量もよりも大きくする。なお、コンデンサ１３ｂの容量は、抵抗１２ａ、抵抗１３ａ、抵抗１４との兼ね合いも含めて最終的に決定する。実験結果によりコンデンサ１３ｂはコンデンサ１９ｂの１．５倍程度とする。
【００５６】
本発明による第２フィルタ１３が設けられていない従来の場合、第１フィルタ１２の時定数Ｔｃｒ１２は、一般的に第３フィルタ１９の時定数Ｔｃｒ１９の１０倍程度（時定数が１マイクロセカンドでカットオフ周波数は１６０キロヘルツ）である。本発明では第２フィルタ１３が設けられているため、第１フィルタ１２の時定数Ｔｃｒ１２は、第３フィルタ１９の時定数Ｔｃｒ１９の５倍程度としている。
【００５７】
なお、第１フィルタ１２と第２フィルタ１３とに設けられている抵抗１２ａと抵抗１３ａとの値は、オペアンプ１７の＋入力端１７ａで意図した分圧電圧となるように抵抗１６との兼ね合いで決定する。また、抵抗１２ａと抵抗１３ａとの値が決定されれば、前述した各フィルタの時定数から各フィルタのコンデンサの値を求めることができる。ただし、前述したように、コンデンサ１３ｂはコンデンサ１９ｂの１．５倍程度であるため、先に抵抗１３ａの値を決定してから抵抗１２ａを決定する。
【００５８】
上記の内容から第３フィルタ１９と、第２フィルタ１３との関係を整理すると以下のようになる。
要求されるＡ／Ｄコンバータ６ａのサンプリング時間を考慮して第３フィルタ１９の時定数Ｔｃｒ１９を決定し、次にコンデンサ１９ｂの容量を決定する。なお、抵抗１９ａはＡ／Ｄコンバータ６ａで規定されている外部インピーダンスＲｅｘｔである。
コンデンサ１９ｂの容量＝時定数Ｔｃｒ１９／抵抗１９ａ・・・・式１
コンデンサ１３ｂの容量＝定数ａ×コンデンサ１９ｂ・・・・・・式２
ただし、定数ａ＝１．５である。
第２フィルタ１３の時定数Ｔｃｒ１３＝定数ｂ×時定数Ｔｃｒ１９・・式３
ただし、定数ｂ＝０．７±０．２である。
【００５９】
以上説明したように、インバータ３を駆動する電流を電圧に変換した検出電流信号を瞬時電流として検出する補償型オペアンプ１７を用いた電流検出装置５において、補償型のオペアンプ１７の前段に第２フィルタ１３と、オペアンプ１７の後段に第３フィルタ１９とを設け、第２フィルタ１９の時定数を決定するコンデンサ１３ｂの容量は、第３フィルタ１９の時定数を決定するコンデンサ１９ｂの容量よりも大きくしているため、オペアンプ１７の外部回路からオペアンプ１７内部の位相補償量を調節することが可能になり、補償型オペアンプを用いた構成で検出電流信号の遅延を低減させることができる。
【００６０】
また、第２フィルタ１９の時定数を第３フィルタ１３の時定数より小さくしたので、検出電流信号の遅延を確実に低減させることができる。
【符号の説明】
【００６１】
１  交流電源
２  コンバータ
２ａ  平滑コンデンサ
３  インバータ
４  モータ
５  電流検出装置
６  インバータ制御手段
６ａ  Ａ／Ｄコンバータ
７  室外機制御手段
１０  室外機
１１  シャント抵抗
１２  第１フィルタ
１２ａ  抵抗
１２ｂ  コンデンサ
１２ｃ  入力端
１２ｄ  接地端
１２ｅ  出力端
１３  第２フィルタ
１３ａ  抵抗
１３ｂ  コンデンサ
１３ｃ  入力端
１３ｄ  接地端
１３ｅ  出力端
１４、１５、１６  抵抗
１７  オペアンプ
１７ａ  ＋入力端
１７ｂ  −入力端
１７ｃ  出力端
１７ｄ、１７ｅ、１７ｆ、１７ｇ  ＦＥＴ
１７ｈ  コンデンサ
１７ｉ  ＋電源端子
１７ｊ  −電源端子
１７ｋ  コンデンサ
１７ｍ、１７ｎ、１７ｐ  ＦＥＴ
１８  抵抗
１９  第３フィルタ
１９ａ  抵抗
１９ｂ  コンデンサ
１９ｃ  入力端
１９ｄ  接地端
１９ｅ  出力端
２０  基準電圧発生器
３０  室内機
４０  空気調和機
１７１  差動回路
１７２  カレントミラー回路
１７３  出力増幅回路
【図１】
2015184142.tif 000003
【図２】
2015184142.tif 000004
【図３】
2015184142.tif 000005
【図４】
2015184142.tif 000006