(57)【要約】【課題】セレクタ回路部を構成する選択トランジスタの経時的な特性変化に起因するセレクタ回路部の動作不良を防止できるようにする。【解決手段】画素アレイ部、画素アレイ部の複数の画素行を１単位とし、１単位の画素行数に対応する複数の水平期間において、信号線に対して１単位の複数の画素行に対応する複数の映像信号を時系列で出力する信号出力部、１単位の複数の画素行に対応する複数の信号書込み用走査信号を時系列で出力する書込み走査部、及び、書込み走査部から時系列で出力される複数の信号書込み用走査信号を順に選択して１単位の複数の画素行の各走査線に対して振り分けるセレクタ回路部と、を備える表示装置において、セレクタ回路部を構成する選択トランジスタの１表示フレーム期間における選択受持期間を複数に分割し、選択受持期間以外の一定期間で選択トランジスタのゲート電極に対して所望の電圧を印加する。【選択図】  図１０
2015184633.tif 000002
【特許請求の範囲】
【請求項１】
発光部、映像信号を書き込む書込みトランジスタ、及び、書込みトランジスタによって書き込まれた映像信号に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、
画素アレイ部の複数の画素行を１単位とし、１単位の行数に対応する複数の水平期間において、画素アレイ部の画素列毎に配線される信号線に対して、１単位の複数の画素行に対応する複数の映像信号を時系列で出力する信号出力部と、
１単位の複数の画素行に対応する複数の信号書込み用走査信号を時系列で出力する書込み走査部と、
書込み走査部から時系列で出力される複数の信号書込み用走査信号を順に選択して１単位の複数の画素行の各走査線に対して振り分けるセレクタ回路部と、
を備え、
セレクタ回路部は、当該セレクタ回路部を構成する選択トランジスタの１表示フレーム期間における選択受持期間が複数に分割されており、選択受持期間以外の一定期間で選択トランジスタのゲート電極に所望の電圧が印加される、
表示装置。
【請求項２】
画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有し、
信号出力部は、１単位の複数の画素行に対応する複数の映像信号を出力するのに先立って、閾値補正処理の初期化電圧となる基準電圧を信号線に出力する、
請求項１に記載の表示装置。
【請求項３】
書込み走査部は、１単位の複数の画素行に対応する複数の信号書込み用走査信号を出力するのに先立って、１単位の複数の画素行に共通の閾値補正用走査信号を出力する、
請求項２に記載の表示装置。
【請求項４】
セレクタ回路部は、書込み走査部から出力される閾値補正用走査信号を、１単位の複数の画素行に対して同じタイミングで選択する、
請求項３に記載の表示装置。
【請求項５】
所望の電圧は、駆動中の選択トランジスタの特定方向への特性シフトを抑制する電圧である、
請求項１に記載の表示装置。
【請求項６】
選択トランジスタがＮチャネル型のトランジスタであるとき、所望の電圧として、選択トランジスタの特性がエンハンスメント方向にシフトしやすい場合は負の電圧を設定し、選択トランジスタの特性がデプレッション方向にシフトしやすい場合は正の電圧を設定する、
請求項５に記載の表示装置。
【請求項７】
所望の電圧は、定電圧又はパルス電圧である、
請求項５に記載の表示装置。
【請求項８】
発光部、映像信号を書き込む書込みトランジスタ、及び、書込みトランジスタによって書き込まれた映像信号に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、
画素アレイ部の複数の画素行を１単位とし、１単位の行数に対応する複数の水平期間において、画素アレイ部の画素列毎に配線される信号線に対して、１単位の複数の画素行に対応する複数の映像信号を時系列で出力する信号出力部と、
１単位の複数の画素行に対応する複数の信号書込み用走査信号を時系列で出力する書込み走査部と、
書込み走査部から時系列で出力される複数の信号書込み用走査信号を順に選択して１単位の複数の画素行の各走査線に対して振り分けるセレクタ回路部と、
を備える表示装置の駆動に当たって、
セレクタ回路部を構成する選択トランジスタの１表示フレーム期間における選択受持期間を複数に分割し、
選択受持期間以外の一定期間で選択トランジスタのゲート電極に対して所望の電圧を印加する、
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
表示装置の中には、画素アレイ部の各画素（画素回路）について、複数の画素行（水平ライン）を１単位とし、１単位の複数の画素行に対応して時系列で供給される複数の走査信号を順に選択して複数の画素行の各々に供給する構成の表示装置がある（例えば、特許文献１参照）。
【０００３】
この種の表示装置は、１単位の複数の画素行に対応する複数の走査信号を時系列で出力する走査部と、画素アレイ部に画素行毎に配線される走査線との間に、複数の走査信号を順に選択して１単位の複数の画素行の各々に振り分けるセレクタ回路部を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１２２３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のセレクタ回路部において、当該セレクタ回路部を構成するトランジスタ、即ち、複数の走査信号を選択する選択トランジスタには、１表示フレーム期間に亘って選択信号（選択パルス）が印加され続ける。このとき、例えば選択トランジスタの特性上、正負どちらかの印加電圧の影響を強く受けると、選択トランジスタの特性が経時的に変化する場合がある。そして、選択トランジスタの特性が変化すると、セレクタ回路部の動作不良を引き起こす可能性がある。
【０００６】
そこで、本開示は、セレクタ回路部を構成する選択トランジスタの経時的な特性変化に起因するセレクタ回路部の動作不良を防止することが可能な表示装置及び表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための本開示の表示装置は、
発光部、映像信号を書き込む書込みトランジスタ、及び、書込みトランジスタによって書き込まれた映像信号に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、
画素アレイ部の複数の画素行を１単位とし、１単位の行数に対応する複数の水平期間において、画素アレイ部の画素列毎に配線される信号線に対して、１単位の複数の画素行に対応する複数の映像信号を時系列で出力する信号出力部と、
１単位の複数の画素行に対応する複数の信号書込み用走査信号を時系列で出力する書込み走査部と、
書込み走査部から時系列で出力される複数の信号書込み用走査信号を順に選択して１単位の複数の画素行の各走査線に対して振り分けるセレクタ回路部と、
を備え、
セレクタ回路部は、当該セレクタ回路部を構成する選択トランジスタの１表示フレーム期間における選択受持期間が複数に分割されており、選択受持期間以外の一定期間で選択トランジスタのゲート電極に所望の電圧が印加される、
表示装置である。
【０００８】
上記の目的を達成するための本開示の表示装置の駆動方法は、
発光部、映像信号を書き込む書込みトランジスタ、及び、書込みトランジスタによって書き込まれた映像信号に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、
画素アレイ部の複数の画素行を１単位とし、１単位の行数に対応する複数の水平期間において、画素アレイ部の画素列毎に配線される信号線に対して、１単位の複数の画素行に対応する複数の映像信号を時系列で出力する信号出力部と、
１単位の複数の画素行に対応する複数の信号書込み用走査信号を時系列で出力する書込み走査部と、
書込み走査部から時系列で出力される複数の信号書込み用走査信号を順に選択して１単位の複数の画素行の各走査線に対して振り分けるセレクタ回路部と、
を備える表示装置の駆動に当たって、
セレクタ回路部を構成する選択トランジスタの１表示フレーム期間における選択受持期間を複数に分割し、
選択受持期間以外の一定期間で選択トランジスタのゲート電極に対して所望の電圧を印加する、
表示装置の駆動方法である。
【０００９】
上記の構成の表示装置、あるいは、表示装置の駆動方法において、選択トランジスタの１表示フレーム期間における選択受持期間を複数に分割することで、選択受持期間以外の期間では、選択トランジスタのゲート電極に印加する電圧として自由な電圧を設定可能となる。そこで、選択受持期間以外の一定期間で選択トランジスタのゲート電極に対して所望の電圧を印加することで、選択トランジスタが正負どちらかの印加電圧の影響を強く受けたとしても、選択トランジスタの経時的な特性変化を抑制することができる。
【発明の効果】
【００１０】
本開示によれば、セレクタ回路部を構成する選択トランジスタの経時的な特性変化を抑制することができるため、選択トランジスタの経時的な特性変化に起因するセレクタ回路部の動作不良を防止することができる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
【図面の簡単な説明】
【００１１】
【図１】図１は、本開示の実施形態に係るアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【図２】図２は、画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】図３は、本開示の実施形態に係るアクティブマトリクス型有機ＥＬ表示装置の基本的な回路動作を説明するためのタイミング波形図である。
【図４】図４は、参考例に係るセレクタ回路部の回路構成を示す回路図である。
【図５】図５は、参考例に係るセレクタ回路部における、入力信号ＷＳ_IN、選択信号ＳＥＬ_Odd，ＳＥＬ_Even、及び、出力信号ＷＳ_OUTのタイミング関係を示すタイミング波形図である。
【図６】図６Ａは、奇数行目の画素行についての入力信号ＷＳ_IN、選択信号ＳＥＬ_Odd、及び、出力信号ＷＳ_OUT(Odd)のタイミング関係を示すタイミング波形図であり、図６Ｂは、各動作モード(1)〜(11)における選択トランジスタの動作点についての説明図である。
【図７】図７Ａは、参考例の場合の１表示フレーム期間における正バイアス及び負バイアスの印加状態を示す図であり、図７Ｂは、実施例の場合の１表示フレーム期間における正バイアス及び負バイアスの印加状態を示す図である。
【図８】図８は、参考例に係るセレクタ回路部の場合の選択信号ＳＥＬ_Odd，ＳＥＬ_Even、及び、走査信号ＷＳ1,2〜ＷＳ1079,1080のタイミング関係を示すタイミング波形図である。
【図９】図９は、実施例に係るセレクタ回路部の回路構成を示す回路図である。
【図１０】図１０は、実施例に係るセレクタ回路部の場合の上側のグループ用の選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOP、下側のグループ用の選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTM、及び、走査信号ＷＳ1,2〜ＷＳ1079,1080のタイミング関係を示すタイミング波形図である。
【発明を実施するための形態】
【００１２】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置及び表示装置の駆動方法、全般に関する説明
２．実施形態に係るアクティブマトリクス型表示装置（有機ＥＬ表示装置の例）
２−１．システム構成
２−２．画素回路
２−３．基本的な回路動作
２−４．参考例に係るセレクタ回路部
２−５．実施例に係るセレクタ回路部
３．変形例
【００１３】
＜本開示の表示装置及び表示装置の駆動方法、全般に関する説明＞
本開示の表示装置及び表示装置の駆動方法にあっては、画素回路について、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有する構成とすることができる。このとき、信号出力部について、１単位の複数の画素行に対応する複数の映像信号を出力するのに先立って、閾値補正処理の初期化電圧となる基準電圧を信号線に出力する構成とすることができる。
【００１４】
上述した好ましい構成を含む本開示の表示装置及び表示装置の駆動方法にあっては、書込み走査部について、１単位の複数の画素行に対応する複数の信号書込み用走査信号を出力するのに先立って、１単位の複数の画素行に共通の閾値補正用走査信号を出力する構成とすることができる。このとき、セレクタ回路部について、書込み走査部から出力される閾値補正用走査信号を、１単位の複数の画素行に対して同じタイミングで選択する構成とすることができる。
【００１５】
上述した好ましい構成を含む本開示の表示装置及び表示装置の駆動方法にあっては、所望の電圧について、駆動中の選択トランジスタの特定方向への特性シフトを抑制する電圧である形態とすることができる。そして、選択トランジスタがＮチャネル型のトランジスタであるとき、所望の電圧として、選択トランジスタの特性がエンハンスメント方向にシフトしやすい場合は負の電圧を設定し、選択トランジスタの特性がデプレッション方向にシフトしやすい場合は正の電圧を設定する形態とすることができる。
【００１６】
上述した好ましい構成、形態を含む本開示の表示装置及び表示装置の駆動方法にあっては、所望の電圧について、定電圧又はパルス電圧である形態とすることができる。所望の電圧が定電圧であるときは、選択トランジスタの選択受持期間以外の全期間に亘って定電圧を印加する形態とすることができる。この場合、選択トランジスタの選択受持期間以外の一定期間は、選択受持期間以外の全期間ということになる。所望の電圧がパルス電圧であるときは、選択トランジスタの選択受持期間以外の所定期間でパルス電圧を印加する形態とすることができる。この場合、選択トランジスタの選択受持期間以外の一定期間は、選択受持期間以外の所定期間ということになる。
【００１７】
＜実施形態に係るアクティブマトリクス型表示装置＞
［システム構成］
図１は、本開示の実施形態に係るアクティブマトリクス型表示装置の基本的な構成の概略を示すシステム構成図である。
【００１８】
アクティブマトリクス型表示装置は、発光素子（発光部）に流れる電流を、当該発光素子と同じ画素回路内に設けた能動素子、例えば、絶縁ゲート型電界効果トランジスタによって制御する表示装置である。絶縁ゲート型電界効果トランジスタとしては、典型的には、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いることができる。
【００１９】
ここでは、画素回路の発光素子として、例えば、有機ＥＬ素子を用いるアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。有機ＥＬ素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である。以下では、「画素回路」を単に「画素」と記述する場合もある。
【００２０】
図１に示すように、本開示の実施形態に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素２０が行列状（マトリクス状）に２次元配置されて成る画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される周辺駆動部（駆動回路部）とを有する構成となっている。周辺駆動部は、例えば、画素アレイ部３０と同じ表示パネル８０上に搭載された書込み走査部４０、セレクタ回路部５０、駆動走査部６０、及び、信号出力部７０等から成り、画素アレイ部３０の各画素２０を駆動する。尚、書込み走査部４０、セレクタ回路部５０、駆動走査部６０、及び、信号出力部７０のいくつか、あるいは全部を表示パネル８０外に設ける構成を採ることも可能である。
【００２１】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は複数の副画素（サブピクセル）から構成される。このとき、副画素の各々が図１の画素２０に相当することになる。より具体的には、カラー表示対応の表示装置では、１つの画素は、例えば、赤色（Ｒｅｄ：Ｒ）光を発光する発光部を含む副画素、緑色（Ｇｒｅｅｎ：Ｇ）光を発光する発光部を含む副画素、青色（Ｂｌｕｅ：Ｂ）光を発光する発光部を含む副画素の３つの副画素から構成される。
【００２２】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する発光部を含む副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する発光部を含む少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００２３】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行に沿う方向／水平方向）に沿って走査線３１（３１1〜３１m）と電源供給線３２（３２1〜３２m）とが画素行毎に配線されている。更に、ｍ行ｎ列の画素２０の配列に対して、列方向（画素列に沿う方向／垂直方向）に沿って信号線３３（３３1〜３３n）が画素列毎に配線されている。
【００２４】
走査線３１1〜３１mは、セレクタ回路部５０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、駆動走査部６０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力部７０の対応する列の出力端にそれぞれ接続されている。
【００２５】
書込み走査部４０は、シフトレジスタ回路等によって構成されている。この書込み走査部４０は、画素アレイ部３０の各画素２０への映像信号の信号電圧の書込みに際し、画素アレイ部３０の複数の画素行を１単位とするとき、１単位の複数の画素行に対応する複数の書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を時系列で出力する。ここでは、一例として、２つの画素行を１単位とする。
【００２６】
書込み走査部４０から時系列で出力される書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）はセレクタ回路部５０に入力される。セレクタ回路部５０は、時系列で入力される信号書込み用走査信号ＷＳ（ＷＳ1〜ＷＳm）を順に選択して１単位の複数の画素行（本例では、２つの画素行）の各走査線３１（３１1〜３１m）に対して振り分ける。これにより、画素アレイ部３０の各画素２０を行単位で順番に走査する、所謂、線順次走査が行われる。
【００２７】
上述したように、書込み走査部４０から複数の信号書込み用走査信号ＷＳを時系列で出力し、セレクタ回路部５０で信号書込み用走査信号ＷＳを、対応する画素行の走査線３１に振り分ける構成を採ることで、書込み走査部４０の回路規模の縮小化（小規模化）を図ることができる。具体的には、例えば、２つの画素行を１単位とすると、書込み走査部４０はその出力段（単位回路）が、画素アレイ部３０の行数の半分でよいことになる。従って、１つの画素行を１単位とする場合、即ち、画素行の数だけ出力段が必要な場合に比べて、回路規模を半分に縮小できることになる。
【００２８】
そして、書込み走査部４０の回路規模を縮小できることにより、当該書込み走査部４０を表示パネル８０に搭載する構成を採る場合に、表示パネル８０の低コスト化を図ることができる。また、表示パネル８０の狭額縁化、即ち、書込み走査部４０等の周辺駆動部の形成領域の縮小化に寄与できる。従って、上記の技術、即ち、書込み走査部４０から複数の信号書込み用走査信号ＷＳを時系列で出力し、セレクタ回路部５０で信号書込み用走査信号ＷＳを、対応する画素行の走査線３１に振り分ける技術は、特に、表示パネル８０の高精細化に伴う多画素化よって書込み走査部４０の出力段（単位回路）が増加する場合に有用な技術となる。
【００２９】
駆動走査部６０は、書込み走査部４０と同様に、シフトレジスタ回路等によって構成されている。この駆動走査部６０は、書込み走査部４０による線順次走査に同期して、第１電源電圧Ｖcc_Hと当該第１電源電圧Ｖcc_Hよりも低い第２電源電圧Ｖcc_Lとで切り替わることが可能な電源電圧ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、駆動走査部６０による電源電圧ＤＳのＶcc_H／Ｖcc_Lの切替えによって、画素２０の発光／非発光（消光）の制御が行われる。
【００３０】
信号出力部７０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正処理の際に用いられる。
【００３１】
信号出力部７０は、信号電圧Ｖsigの出力に際しては、１単位の行数に対応する複数の水平期間において、信号線３３（３３1〜３３n）に対して、１単位の複数の画素行に対応する複数の映像信号の信号電圧Ｖsigを時系列で出力する。本例では、２つの画素行を１単位としていることから、信号出力部７０は、２つの画素行に対応する２つの映像信号の信号電圧Ｖsigを時系列で出力する。
【００３２】
信号出力部７０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査部４０及びセレクタ回路部５０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力部７０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００３３】
［画素回路］
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、有機ＥＬ素子２１から成る。有機ＥＬ素子２１は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子の一例である。
【００３４】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源線３４にカソード電極が接続されている。
【００３５】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成、即ち、２つのトランジスタ（Ｔｒ）と２つの容量部（Ｃ）から成る２Ｔｒ２Ｃの回路構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３として、Ｎチャネル型のＴＦＴを用いることができる。但し、ここで例示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。すなわち、駆動トランジスタ２２及び書込みトランジスタ２３として、Ｐチャネル型のＴＦＴを用いることができるし、Ｎチャネル型のＴＦＴとＰチャネル型のＴＦＴの組み合わせとすることもできる。
【００３６】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ソース／ドレイン電極）が電源供給線３２（３２1〜３２m）に接続されている。書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ソース／ドレイン電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００３７】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、一方のソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、他方のソース／ドレイン領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００３８】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源線３４にそれぞれ接続されている。ここでは、補助容量２５の他方の電極を共通電源線３４に接続するとしているが、他方の電極の接続先としては、共通電源線３４に限られるものではなく、固定電位のノードであればよい。
【００３９】
補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は画素２０の必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００４０】
上記構成の画素２０において、書込みトランジスタ２３は、セレクタ回路部５０から走査線３１を通してゲート電極に印加される、高電圧がアクティブ状態となる書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力部７０から異なるタイミングで供給される、輝度情報に応じた映像信号の信号電圧Ｖsig又は基準電圧Ｖofsをサンプリングして画素２０内に書き込む。書込みトランジスタ２３によって書き込まれた信号電圧Ｖsig又は基準電圧Ｖofsは保持容量２４に保持される。
【００４１】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電圧ＤＳが第１電源電圧Ｖcc_Hにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００４２】
駆動トランジスタ２２は更に、電源電圧ＤＳが第１電源電圧Ｖcc_Hから第２電源電圧Ｖcc_Lに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態（消光状態）にする。すなわち、駆動トランジスタ２２は、電源電圧ＤＳ（Ｖcc_H／Ｖcc_L）の切替えの下に、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００４３】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に、動画の画品位をより優れたものとすることができる。
【００４４】
駆動走査部６０から電源供給線３２を通して選択的に供給される第１，第２電源電圧Ｖcc_H，Ｖcc_Lのうち、第１電源電圧Ｖcc_Hは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電圧である。また、第２電源電圧Ｖcc_Lは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電圧である。この第２電源電圧Ｖcc_Lは、基準電圧Ｖofsよりも低い電圧、例えば、駆動トランジスタ２２の閾値電圧をＶthとするとき、Ｖofs−Ｖthよりも低い電圧、好ましくは、Ｖofs−Ｖthよりも十分に低い電圧に設定される。
【００４５】
［基本的な回路動作］
続いて、上記の構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図に基づいて説明する。
【００４６】
図３のタイミング波形図には、走査線３１の電圧（書込み走査信号）ＷＳ、電源供給線３２の電圧（電源電圧）ＤＳ、信号線３３の電圧（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsのそれぞれの変化を示している。ここで、信号線３３の電圧の切替え周期、即ち、映像信号の信号電圧Ｖsigと基準電圧Ｖofsとの切替え周期が１水平期間（１Ｈ）となっている。
【００４７】
尚、書込みトランジスタ２３がＮチャネル型であるため、書込み走査信号ＷＳの高電圧の状態がアクティブ状態となり、低電圧の状態が非アクティブ状態となる。そして、書込みトランジスタ２３は、書込み走査信号ＷＳのアクティブ状態で導通状態となり、非アクティブ状態で非導通状態となる。
【００４８】
・前表示フレームの発光期間
図３のタイミング波形図において、時刻ｔ1よりも前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電圧ＤＳが第１電源電圧（以下、「高電圧」と記述する）Ｖcc_Hにあり、また、書込みトランジスタ２３が非導通状態にある。
【００４９】
このとき、駆動トランジスタ２２は飽和領域で動作するように設定されている。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。従って、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００５０】
有機ＥＬ素子２１に供給される駆動電流（駆動トランジスタ２２のドレイン−ソース間電流）Ｉdsは、次式（１）で与えられる。
Ｉds＝（１／２）・ｕ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、ｕは駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度、Ｗは駆動トランジスタ２２のチャネル幅、Ｌは駆動トランジスタ２２のチャネル長、Ｃoxは駆動トランジスタ２２の単位面積当たりのゲート容量である。
【００５１】
・消光期間
時刻ｔ1になると、線順次走査の新しい表示フレーム（現表示フレーム）の非発光期間に入る。そして、時刻ｔ1で、電源供給線３２の電圧ＤＳが高電圧Ｖcc_Hから第２電源電圧（以下、「低電圧」と記述する）Ｖcc_Lに切り替わる。
【００５２】
ここで、有機ＥＬ素子２１の閾値電圧をＶth_EL、共通電源線３４の電圧（カソード電圧）をＶcathとする。このとき、低電圧Ｖcc_LをＶcc_L＜Ｖth_EL＋Ｖcathとすると、有機ＥＬ素子２１は逆バイアス状態となるために消光する。また、駆動トランジスタ２２の電源供給線３２側のソース／ドレイン領域がソース領域となり、有機ＥＬ素子２１側のソース／ドレイン領域がドレイン領域となる。このとき、有機ＥＬ素子２１のアノード電極は、低電圧Ｖcc_Lに充電される。
【００５３】
・閾値補正準備期間
次に、信号線３３に基準電圧Ｖofsが供給されている状態において、時刻ｔ2で走査線３１の電圧ＷＳが低電圧Ｖws_Lから高電圧Ｖws_Hに遷移すると、書込みトランジスタ２３が導通状態になって基準電圧Ｖofsをサンプリングする。これにより、駆動トランジスタ２２のゲート電圧Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電圧Ｖsは、基準電圧Ｖofsよりも十分に低い電圧、即ち、低電圧Ｖcc_Lにある。
【００５４】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖcc_Lとなる。ここで、Ｖofs−Ｖcc_Lが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理（閾値補正動作）を行うことができないために、Ｖofs−Ｖcc_L＞Ｖthなる電圧関係に設定する必要がある。
【００５５】
このように、駆動トランジスタ２２のゲート電圧Ｖgを基準電圧Ｖofsに設定し、かつ、ソース電圧Ｖsを低電圧Ｖcc_Lに設定して（確定させて）初期化する処理が、後述する閾値補正処理を行う前段階の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電圧Ｖcc_Lが、駆動トランジスタ２２のゲート電圧Ｖg及びソース電圧Ｖsの各初期化電圧となる。
【００５６】
このようにして、走査線３１の電圧ＷＳが高電圧Ｖws_Hとなる時刻ｔ2から時刻ｔ3までの期間において１回目の閾値補正準備の動作が行われる。そして、続く１水平期間における時刻ｔ4から時刻ｔ5までの期間において２回目の閾値補正準備の動作が、１回目の閾値補正準備の動作と同様にして行われる。
【００５７】
・閾値補正期間
続いて、信号線３３の電圧が基準電圧Ｖofsにあり、走査線３１の電圧ＷＳが高電圧Ｖws_Hとなる期間において、時刻ｔ6で電源供給線３２の電圧ＤＳが低電圧Ｖcc_Lから高電圧Ｖcc_Hに切り替わる。これにより、駆動トランジスタ２２の電源供給線３２側のソース／ドレイン領域がドレイン領域となり、有機ＥＬ素子２１側のソース／ドレイン領域がソース領域となり、駆動トランジスタ２２に電流が流れる。
【００５８】
有機ＥＬ素子２１の等価回路は、ダイオードと等価容量で表わされる。従って、駆動トランジスタ２２のソース電圧Ｖsが、Ｖs≦Ｖth_EL＋Ｖcath（有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりも十分小さい）である限り、駆動トランジスタ２２に流れる電流は、保持容量２４、補助容量２５、及び、有機ＥＬ素子２１の等価容量を充電するために使われる。このとき、駆動トランジスタ２２のソース電圧Ｖsは、時間の経過とともに上昇してゆく。
【００５９】
一定時間が経過した時刻ｔ7で走査線３１の電圧ＷＳが高電圧Ｖws_Hから低電圧Ｖcc_Lに遷移することで、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが閾値電圧Ｖthよりも大きいために駆動トランジスタ２２に電流が流れる。これにより、駆動トランジスタ２２のゲート電圧Ｖg、ソース電圧Ｖsが共に上昇してゆく。
【００６０】
このように、駆動トランジスタ２２のゲート電圧Ｖgの初期化電圧Ｖofsを基準とし、当該初期化電圧Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電圧に向けてソース電圧Ｖsを変化させる処理（動作）が閾値補正処理（動作）である。このとき、Ｖs≦Ｖth_EL＋Ｖcathである限り、有機ＥＬ素子２１には逆バイアスがかかるため発光することはない。
【００６１】
信号線３３の電圧が再び基準電圧Ｖofsとなる次の１水平期間において、時刻ｔ8で走査線３１の電圧ＷＳが再び高電圧Ｖws_Hに遷移し、書込みトランジスタ２３が導通状態になることで、２回目の閾値補正処理が開始される。２回目の閾値補正処理は、走査線３１の電圧ＷＳが低電圧Ｖws_Lに遷移する時刻ｔ9まで行われる。
【００６２】
以上の動作を繰り返すことにより、最終的に、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。このとき、Ｖs＝Ｖofs−Ｖth≦Ｖth_EL＋Ｖcathとなる。
【００６３】
（分割閾値補正）
本例では、閾値補正処理を分割して複数回実行する、所謂、分割閾値補正を行う駆動法を採っている。ここで、「分割閾値補正」とは、閾値補正処理を後述する信号書込み＆移動度補正処理と共に行う１水平期間に加えて、当該１水平期間に先行する複数の水平期間に亘って分割して閾値補正処理を複数回実行する駆動法である。
【００６４】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平期間として割り当てられる時間が短くなったとしても、即ち、高フレームレート化を行ったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、１水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正処理を確実に実行できることになる。
【００６５】
本例では、分割閾値補正の駆動法の下に、閾値補正処理を上記の１回目、２回目に加えて更に２回、計４回行うようにしている。すなわち、２回目の水平期間に続く２水平期間において、走査線３１の電圧ＷＳが低電圧Ｖcc_Lから高電圧Ｖws_Hに遷移するタイミングに同期して順次３回目、４回目の閾値補正処理を行う。具体的には、時刻ｔ10−時刻ｔ11の期間で３回目の閾値補正処理を、時刻ｔ12−時刻ｔ13の期間で４回目の閾値補正処理をそれぞれ行うようにしている。
【００６６】
ここでは、閾値補正処理を４回行う、分割閾値補正の駆動法を採用しているが、分割閾値補正の回数については４回に限られるものではなく、２回、３回、あるいは、５回以上であってもよい。また、閾値補正処理については、分割閾値補正の駆動法の採用に限られるものではなく、閾値補正期間として十分な時間を確保できる場合には、閾値補正処理を１回だけ実行する駆動法を採ってもよいことは勿論である。
【００６７】
・信号書込み＆移動度補正期間
４回目の閾値補正処理が終了すると、同じ水平期間において、信号線３３の電圧が基準電圧Ｖofsから映像信号の信号電圧Ｖsigに切り替わることで、信号書込み＆移動度補正の処理が行われる。すなわち、信号線３３に映像信号の信号電圧Ｖsigが供給されている期間において、時刻ｔ14で走査線３１の電圧ＷＳが低電圧Ｖcc_Lから高電圧Ｖws_Hに遷移することで、書込みトランジスタ２３が導通状態となって、信号電圧Ｖsigをサンプリングし、画素２０内に書き込む。
【００６８】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電圧Ｖgが信号電圧Ｖsigになる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺されることにより、最終的に、閾値補正処理が行われる。
【００６９】
また、図３のタイミング波形図に示すように、駆動トランジスタ２２のソース電圧Ｖsが時間の経過とともに上昇していく。このとき、駆動トランジスタ２２のソース電圧Ｖsが、有機ＥＬ素子２１の閾値電圧Ｖth_ELとカソード電圧Ｖcathの和を超えなければ、即ち、有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりも十分小さければ、駆動トランジスタ２２に流れる電流は、保持容量２４、補助容量２５、及び、有機ＥＬ素子２１の等価容量に流れ込む。これにより、保持容量２４、補助容量２５、及び、有機ＥＬ素子２１の等価容量の充電が開始される。
【００７０】
保持容量２４、補助容量２５、及び、有機ＥＬ素子２１の等価容量が充電されることにより、駆動トランジスタ２２のソース電圧Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの補正処理（補正動作）が完了しているため、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度ｕに依存したものとなる。
【００７１】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電圧ＶsがＶofs−Ｖth＋ΔＶsの電圧まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶsとなる。
【００７２】
すなわち、駆動トランジスタ２２のソース電圧Ｖsの上昇分ΔＶsは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、即ち、保持容量２４の充電電荷を放電するように作用する。換言すれば、ソース電圧Ｖsの上昇分ΔＶsは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電圧Ｖsの上昇分ΔＶsは負帰還の帰還量となる。
【００７３】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶsでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度ｕに対する依存性を打ち消すことができる。この依存性を打ち消す処理が、駆動トランジスタ２２の移動度ｕの画素毎のばらつきを補正する移動度補正処理（動作）である。
【００７４】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶsの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【００７５】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度ｕが大きいほど負帰還の帰還量ΔＶsの絶対値も大きくなるため、画素毎の移動度ｕのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶsは、移動度補正処理の補正量と言うこともできる。
【００７６】
具体的には、移動度ｕが大きい駆動トランジスタ２２はこのときの電流量が大きく、ソース電圧Ｖsの上昇も早い。逆に、移動度ｕが小さい駆動トランジスタ２２はこのときの電流量が小さく、ソース電圧Ｖsの上昇は遅くなる。これにより、書込みトランジスタ２３が導通状態になってから駆動トランジスタ２２のソース電圧Ｖsは上昇し、書込みトランジスタ２３が非導通状態になったときには移動度ｕを反映した電圧Ｖs0となる。駆動トランジスタ２２のドレイン−ソース間電圧Ｖdsは、Ｖsig−Ｖs0となり、移動度ｕを補正する電圧となる。
【００７７】
・発光期間
時刻ｔ15で走査線３１の電圧ＷＳが高電圧Ｖws_Hから低電圧Ｖcc_Lに遷移することにより、書込みトランジスタ２３が非導通状態となり、信号書込み＆移動度補正の処理が終了する。また、書込みトランジスタ２３が非導通状態となることにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００７８】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電圧Ｖsの変動に連動してゲート電圧Ｖgも変動する。従って、駆動トランジスタ２２のドレイン−ソース間電圧Ｖdsは一定に保たれたままである。
【００７９】
このように、駆動トランジスタ２２のゲート電圧Ｖgがソース電圧Ｖsの変動に連動して変動する動作がブートストラップ動作である。換言すれば、保持容量２４に保持されたゲート−ソース間電圧Ｖdsを一定に保ったまま、ゲート電圧Ｖg及びソース電圧Ｖsが上昇する動作がブートストラップ動作である。
【００８０】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電圧が上昇する。
【００８１】
そして、有機ＥＬ素子２１のアノード電圧がＶth_EL＋Ｖcathを超えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電圧の上昇は、即ち、駆動トランジスタ２２のソース電圧Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電圧Ｖsが上昇すると、保持容量２４に伴うブートストラップ動作により、駆動トランジスタ２２のゲート電圧Ｖgも連動して上昇する。
【００８２】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、駆動トランジスタ２２のゲート電圧Ｖgの上昇量はソース電圧Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖdsは、Ｖsig−Ｖofs＋Ｖth−ΔＶsで一定に保持される。
【００８３】
［参考例に係るセレクタ回路部］
ここで、本開示の技術が適用される前のセレクタ回路部５０について、参考例に係るセレクタ回路部５０Ａとして説明する。図４は、参考例に係るセレクタ回路部５０Ａの回路構成を示す回路図である。ここでは、一例として、画素アレイ部３０の画素行の行数（水平ライン数）が１０８０（Full ＨＤ(High Definition television)：画面解像度が１９２０×１０８０ピクセル）の場合を例示する。
【００８４】
図４に示すように、参考例に係るセレクタ回路部５０Ａは、水平ライン数の１／２の入力端子５１1,2〜５１1079,1080を有している。ここで、入力端子５１1,2は、画素アレイ部３０の１行目、２行目の画素行の走査線３１1，３１2に対応しており、以下順に、２つの画素行を単位として走査線３１に対応し、入力端子５１1079,1080は、１０７９行目、１０８０行目の画素行の走査線３１1079，３１1080に対応している。
【００８５】
セレクタ回路部５０Ａは、１つの入力端子５１（５１1,2〜５１1079,1080）につき、２つのトランジスタ（以下、「選択トランジスタ」と記述する）、例えば、透明酸化物半導体（Transparent Oxide Semiconductor：ＴＯＳ）のＮチャネル型のＴＦＴから成る構成となっている。具体的には、入力端子５１1,2と１行目、２行目の画素行の走査線３１1，３１2との間に２つの選択トランジスタ５２1，５２2が接続され、入力端子５１3,4と３行目、４行目の画素行の走査線３１3，３１4との間に２つの選択トランジスタ５２3，５２4が接続されている。以下同様にして、１つの入力端子５１につき、選択トランジスタ５２が２つずつ順に設けられ、入力端子５１1079,1080と１０７９行目、１０８０行目の画素行の走査線３１1079，３１1080との間に２つの選択トランジスタ５２1079，５２1080が接続されている。
【００８６】
また、選択トランジスタ５２1〜５２1080（以下、代表して「選択トランジスタ５２」と記述する場合もある）のうち、奇数行目の画素行に対応する選択トランジスタ５２1，５２3，・・・，５２1079に対して選択線５３Oが配線され、偶数行目の画素行に対応する選択トランジスタ５２2，５２4，・・・，５２1080に対して選択線５３Eが配線されている。選択線５３Oは、奇数行目の画素行に対応する選択トランジスタ５２1，５２3，・・・，５２1079の各ゲート電極に接続され、選択線５３Eは、偶数行目の画素行に対応する選択トランジスタ５２2，５２4，・・・，５２1080の各ゲート電極に接続されている。そして、選択線５３Oには、奇数行用の選択信号（選択パルス）ＳＥＬ_Oddが与えられ、選択線５３Eには、偶数行目の選択信号ＳＥＬ_Evenが与えられる。
【００８７】
図５に、参考例に係るセレクタ回路部５０Ａにおける、入力信号ＷＳ_IN、選択信号ＳＥＬ_Odd，ＳＥＬ_Even、及び、出力信号ＷＳ_OUTのタイミング関係を示す。ここで、入力信号ＷＳ_INは、書込み走査部４０からセレクタ回路部５０Ａに入力される書込み走査信号（以下、単に「走査信号」と記述する場合もある）ＷＳ1,2〜ＷＳ1079,1080であり、出力信号ＷＳ_OUTは、セレクタ回路部５０Ａから走査線３１1〜３１1080に対して出力される走査信号ＷＳ1〜ＷＳ1080である。
【００８８】
図５では、２Ｈの期間のタイミング関係を示している。また、入力信号ＷＳ_IN及び出力信号ＷＳ_OUTの高レベルをＶ1とし、低レベルをＶ2とし、選択信号ＳＥＬ_Odd，ＳＥＬ_Evenの高レベルをＶ3とし、低レベルをＶ4としている。ここでは、一例として、Ｖ1及びＶ3は正の電圧であり、Ｖ2及びＶ4は負の電圧である。
【００８９】
図５のタイミング波形図において、入力信号ＷＳ_INは、時刻ｔ22−時刻ｔ25の期間、時刻ｔ27−時刻ｔ28の期間、及び、時刻ｔ31−時刻ｔ32の期間でアクティブ状態（本例では、高レベルの状態）となる。この入力信号ＷＳ_INにおいて、時刻ｔ22−時刻ｔ25の期間でアクティブ状態となる信号は、隣り合う２つの画素行、即ち、奇数行及び偶数行の２つの画素行に共通の閾値補正用走査信号ＷＳ_Vthとなる。時刻ｔ27−時刻ｔ28の期間でアクティブ状態となる信号は、奇数行の画素行に対する信号書込み用走査信号ＷＳ_Vsig_Oddとなり、時刻ｔ31−時刻ｔ32の期間でアクティブ状態となる信号は、偶数行の画素行に対する信号書込み用走査信号ＷＳ_Vsig_Evenとなる。すなわち、セレクタ回路部５０Ａには書込み走査部４０から、閾値補正用走査信号ＷＳ_Vth、奇数行の信号書込み用走査信号ＷＳ_Vsig_Odd、及び、偶数行の信号書込み用走査信号ＷＳ_Vsig_Evenが時系列で入力される。
【００９０】
奇数行用の選択信号ＳＥＬ_Oddは、時刻ｔ21−時刻ｔ23の期間、及び、時刻ｔ24−時刻ｔ29の期間でアクティブ状態となる。奇数行目の画素行に対応する選択トランジスタ５２1，５２3，・・・，５２1079は、選択信号ＳＥＬ_Oddに応答して導通状態になることで、入力信号ＷＳ_INから閾値補正用走査信号ＷＳ_Vth及び信号書込み用走査信号ＷＳ_Vsig_Oddを抜き取り、奇数行目の画素行の走査信号ＷＳ_OUT_Oddとして出力する。偶数行目の選択信号ＳＥＬ_Evenは、時刻ｔ21−時刻ｔ26の期間、及び、時刻ｔ30−時刻ｔ33の期間でアクティブ状態となる。偶数行目の画素行に対応する選択トランジスタ５２2，５２4，・・・，５２1080は、選択信号ＳＥＬ_Evenに応答して導通状態になることで、入力信号ＷＳ_INから閾値補正用走査信号ＷＳ_Vth及び信号書込み用走査信号ＷＳ_Vsig_Evenを抜き取り、偶数行目の画素行の走査信号ＷＳ_OUT_Evenとして出力する。
【００９１】
上述したように、参考例に係るセレクタ回路部５０Ａは、複数の画素行（水平ライン）を１単位とし、１単位の複数の画素行に対応して時系列で供給される複数の走査信号を順に選択して複数の画素行の各々に供給する（振り分ける）機能を持っている。上記の例にあっては、時系列で入力される信号書込み用走査信号ＷＳ_Vsig_Oddと信号書込み用走査信号ＷＳ_Vsig_Evenとを、奇数行の走査線３１1，３１3，・・・と、偶数行の走査線３１2，３１4，・・・とに振り分けるようにしている。
【００９２】
（ＳＴＣ駆動）
上記の機能に加えて、参考例に係るセレクタ回路部５０Ａは、書込み走査部４０から出力される閾値補正用走査信号ＷＳ_Vthを、１単位の複数の画素行に対して同じタイミングで選択し、複数の画素行について同時に閾値補正動作を行うＳＴＣ（Simultaneous Threshold Cancel）駆動を行う機能を持っている。ＳＴＣ駆動法によれば、先述した分割閾値補正の駆動法と同様に、高フレームレート化に伴って１水平期間として割り当てられる時間が短くなっても、複数の画素行毎に異なるタイミングで閾値補正動作を行う場合に比べて、閾値補正期間として十分な時間を確保できる、という作用、効果を得ることができる。このＳＴＣ駆動法は、分割閾値補正の駆動法と併用することもできるし、単独で用いることもできる。
【００９３】
ＳＴＣ駆動法を採る場合、書込み走査部４０は、１単位の複数の画素行に対応する複数の信号書込み用走査信号を出力するのに先立って、１単位の複数の画素行に共通の閾値補正用走査信号を出力することになる。上記の例にあっては、図５のタイミング波形図に示すように、隣接する２つの画素行、即ち、奇数行及び偶数行の信号書込み用走査信号ＷＳ_Vsig_Odd，ＷＳ_Vsig_Evenを出力するのに先立って、これらの画素行に共通の閾値補正用走査信号ＷＳ_Vthを出力するようにしている。
【００９４】
ここで、奇数行目の画素行に対応する選択トランジスタ５２1，５２3，・・・，５２1079を例にとって、図６Ａ及び図６Ｂを用いて、各動作モードにおける選択トランジスタ５２の動作点について考える。図６Ａは、奇数行目の画素行についての入力信号ＷＳ_IN、選択信号ＳＥＬ_Odd、及び、出力信号ＷＳ_OUT_Oddのタイミング関係を示すタイミング波形図である。図６Ｂは、各動作モード(1)〜(11)における選択トランジスタ５２の動作点についての説明図である。
【００９５】
図６Ａに示す２Ｈ（水平期間）の期間において、時刻ｔ21以前が動作モード(1)となり、時刻ｔ21−時刻ｔ22の期間が動作モード(2)となり、時刻ｔ22−時刻ｔ23の期間が動作モード(3)となり、時刻ｔ23−時刻ｔ24の期間が動作モード(4)となり、時刻ｔ24−時刻ｔ25の期間が動作モード(5)となる。また、時刻ｔ25−時刻ｔ27の期間が動作モード(6)となり、時刻ｔ27−時刻ｔ28の期間が動作モード(7)となり、時刻ｔ28−時刻ｔ29の期間が動作モード(8)となり、時刻ｔ29−時刻ｔ31の期間が動作モード(9)となり、時刻ｔ31−時刻ｔ32の期間が動作モード(10)となり、時刻ｔ32以降が動作モード(11)となる。
【００９６】
図６Ａに示す駆動タイミングによると、正バイアス（ＰＢＴ：Positive Bias Temperature Stress）が２Ｈ中Ｔp［ｕｓｅｃ］を占め、負バイアス（ＮＢＴＳ：Negative Bias Temperature Stress）が２Ｈ中Ｔn［ｕｓｅｃ］を占める（Ｔp＜Ｔn）。ここで、図６Ａに示す正バイアス期間において、一例として、動作モード(2)及び動作モード(5)の時間をＴ1、動作モード(3)及び動作モード(8)の時間をＴ2、動作モード(6)の時間をＴ3、動作モード(7)の時間をＴ4とすると、Ｔp＝２Ｔ1＋２Ｔ2＋Ｔ3＋Ｔ4である。また、Ｔn＝２Ｈ−Ｔpである。これらの正バイアス及び負バイアスが、図７Ａに示すように、１表示フレーム期間（１Ｆ）に亘って継続的に選択トランジスタ５２に印加される。
【００９７】
図８に、参考例に係るセレクタ回路部５０Ａの場合の選択信号ＳＥＬ_Odd，ＳＥＬ_Even、及び、走査信号ＷＳ1,2〜ＷＳ1079,1080のタイミング関係を示す。セレクタ回路部５０Ａを構成する選択トランジスタ５２には、図６Ｂに示した電圧が１表示フレーム（１Ｆ）に亘って印加され続ける。このとき、例えば選択トランジスタ５２の特性上、正負どちらかの印加電圧の影響を強く受けると、選択トランジスタ５２の特性が経時的に変化する場合がある。例えば、スイッチング期間（選択受持期間）の動作で選択トランジスタ５２の特性がエンハンスメント方向にシフトしたり、あるいは、デプレッション方向にシフトしたりする場合がある。そして、選択トランジスタ５２の特性が変化すると、セレクタ回路部５０Ａの動作不良を引き起こす可能性がある。
【００９８】
［実施例に係るセレクタ回路部］
上述した選択トランジスタ５２の経時的な特性変動に起因するセレクタ回路部５０Ａの動作不良の問題を解決するために為されたのが、以下に説明する実施例に係るセレクタ回路部５０である。図９は、実施例に係るセレクタ回路部５０の回路構成を示す回路図である。ここでは、一例として、画素アレイ部３０の画素行の行数（水平ライン数）が１０８０（Full ＨＤ：画面解像度が１９２０×１０８０ピクセル）の場合を例示する。
【００９９】
図９に示すように、実施例に係るセレクタ回路部５０は、参考例に係るセレクタ回路部５０Ａと同様に、水平ライン数の１／２の入力端子５１1,2〜５１1079,1080を有し、１つの入力端子５１につき、２つずつ設けられた、例えば、透明酸化物半導体のＮチャネル型の選択トランジスタ５２1〜５２1080から成る構成となっている。但し、実施例に係るセレクタ回路部５０は、以下の点で参考例に係るセレクタ回路部５０Ａと構成が異なっている。
【０１００】
先ず、実施例に係るセレクタ回路部５０を用いる有機ＥＬ表示装置１０にあっては、画素アレイ部３０のｍ行の画素行を複数のグループに、例えば、上下２つのグループに分割している。Full ＨＤ（１９２０×１０８０ピクセル）の場合、１行目の画素行から５４０行目の画素行までが上側のグループに属し、５４１行目の画素行から１０８０行目の画素行までが下側のグループに属すことになる。
【０１０１】
上側のグループに属す奇数行目の画素行に対応する選択トランジスタ５２1，５２3，・・・，５２39に対して選択線５３O_TOPが配線され、偶数行目の画素行に対応する選択トランジスタ５２2，５２4，・・・，５２540に対して選択線５３E_TOPが配線されている。また、下側のグループに属す奇数行目の画素行に対応する選択トランジスタ５２541，・・・，５２1077，５２1079に対して選択線５３O_BTMが配線され、偶数行目の画素行に対応する選択トランジスタ５２542，・・・，５２1078，５２1080に対して選択線５３E_BTMが配線されている。
【０１０２】
そして、選択線５３O_TOPには、上側のグループに属す奇数行用の選択信号ＳＥＬ_Odd_TOPが与えられ、選択線５３E_TOPには、上側のグループに属す偶数行目の選択信号ＳＥＬ_Even_TOPが与えられる。また、選択線５３O_BTMには、下側のグループに属す奇数行用の選択信号ＳＥＬ_Odd_BTMが与えられ、選択線５３E_BTMには、下側のグループに属す偶数行目の選択信号ＳＥＬ_Even_BTMが与えられる。
【０１０３】
図１０に、実施例に係るセレクタ回路部５０の場合の上側のグループ用の選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOP、下側のグループ用の選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTM、及び、走査信号ＷＳ1,2〜ＷＳ1079,1080のタイミング関係を示す。図１０のタイミング波形図では、一例として、図５のタイミング波形図に対応させて、選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOP、及び、選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTMの高レベル（正の電圧）をＶ3とし、低レベル（負の電圧）をＶ4としている。また、選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOP、及び、選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTMは、電圧Ｖ4よりも低い電圧Ｖ5を３値目の電圧としている。
【０１０４】
画素アレイ部３０のｍ行の画素行を上下２つのグループに分割した場合、上側のグループの選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOPについては、１行目の画素行から５４０行目の画素行までの走査信号ＷＳを選択する必要がある。そのため、上側のグループ用の選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOPは、図１０に示すように、前半の１／２表示フレーム（Ｆ）期間において、図５に示すタイミングでアクティブ状態となる。下側のグループの選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTMについては、５４１行目の画素行から１０８０行目の画素行までの走査信号ＷＳを選択する必要がある。そのため、下側のグループ用の選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTMは、図１０に示すように、後半の１／２表示フレーム期間において、図５に示すタイミングでアクティブ状態となる。
【０１０５】
そして、上側のグループの選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOPについては、１表示フレーム期間のうち前半の１／２表示フレーム期間が、走査信号ＷＳの選択を受け持つ選択受持期間となる。また、下側のグループの選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTMについては、１表示フレーム期間のうち後半の１／２表示フレーム期間が、走査信号ＷＳの選択を受け持つ選択受持期間となる。すなわち、セレクタ回路部５０を構成する選択トランジスタ５２1〜５２1080の１表示フレーム期間における選択受持期間が２つに分割されたことになる。
【０１０６】
選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOP及び選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTMについて、選択受持期間以外の期間は、走査信号ＷＳの選択動作と関係の無い期間、即ち、走査信号ＷＳの選択に寄与しない期間である。従って、選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOP及び選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTMは、選択受持期間以外の期間では、その状態については任意である、即ち、アクティブ状態であってもよいし、非アクティブ状態であってもよい。
【０１０７】
すなわち、選択受持期間以外の期間では、選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOP及び選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTMとして自由な電圧を設定できる。そこで、選択信号ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOP及び選択信号ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTMについて、選択受持期間以外の一定期間では所望の電圧に設定するようにする。これにより、選択受持期間以外の一定期間では、選択トランジスタ５２1〜５２1080のゲート電極に所望の電圧が印加されることになる。
【０１０８】
選択受持期間以外の一定期間で選択トランジスタ５２1〜５２1080に印加する所望の電圧は、駆動中の選択トランジスタ５２1〜５２1080の特定方向への特性シフトを抑制する電圧である。具体的には、本実施例のように、選択トランジスタ５２1〜５２1080がＮチャネル型のトランジスタであるとき、所望の電圧として、スイッチング期間（選択受持期間）の動作で選択トランジスタ５２の特性がエンハンスメント方向にシフトしやすい場合は負の電圧を設定し、選択トランジスタ５２の特性がデプレッション方向にシフトしやすい場合は正の電圧を設定するようにする。ここで、選択受持期間以外の「一定期間」とは、選択受持期間以外の全ての期間であってもよいし、選択受持期間以外の所定期間（一部の期間）であってもよい。前者の場合は、所望の電圧は定電圧ということになる。後者の場合は、所望の電圧はパルス電圧ということになる。
【０１０９】
上述したように、セレクタ回路部５０を構成する選択トランジスタ５２1〜５２1080の１表示フレーム期間における選択受持期間を複数、本例では２つに分割する。そして、選択受持期間以外の一定期間で選択トランジスタ５２1〜５２1080のゲート電極に所望の電圧を印加するようにする。具体的には、スイッチング期間の動作で選択トランジスタ５２1〜５２1080の特性がエンハンスメント方向にシフトしやすい場合には負の電圧を印加するようにし、選択トランジスタ５２1〜５２1080の特性がデプレッション方向にシフトしやすい場合には正の電圧を印加するようにする。
【０１１０】
本実施例にあっては、図１０に示すように、負の電圧（電圧Ｖ4よりも低い電圧Ｖ5）を印加する場合を例示している。図７Ｂには、本実施例の場合の１表示フレーム期間における正バイアス及び負バイアスの印加状態を示す。このようにすることで、選択トランジスタ５２1〜５２1080が正負どちらかの印加電圧の影響を強く受けたとしても、選択トランジスタ５２1〜５２1080の経時的な特性変化を抑制することができるため、選択トランジスタ５２1〜５２1080の経時的な特性変化に起因するセレクタ回路部の動作不良を防止することができる。
【０１１１】
＜変形例＞
上記の実施形態では、セレクタ回路部５０を構成する選択トランジスタ５２1〜５２1080として、透明酸化物半導体のＮチャネル型のトランジスタを用いるとしたが、透明酸化物半導体に限られるものではなく、又、Ｐチャネル型のトランジスタを用いることも可能である。
【０１１２】
また、上記の実施形態では、有機ＥＬ素子２１を駆動する駆動回路として、２Ｔｒ２Ｃの回路構成のものを例示したが、これに限られるものではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は、補助容量２５を省略することも可能である。更には、必要に応じて、トランジスタの数を増やすことも可能である。一例として、基準電圧Ｖofsを書込みトランジスタ２３によって信号線３３から取り込む構成ではなく、専用のスイッチングトランジスタを設けて、当該スイッチングトランジスタによって基準電圧Ｖofsを取り込む構成とすることも可能である。また、駆動トランジスタ２２に対して直列にスイッチングトランジスタを接続し、当該スイッチングトランジスタによって有機ＥＬ素子２１の発光／非発光を制御する構成とすることも可能である。
【０１１３】
また、上記の実施形態では、２つの画素行（ライン）を１単位としたＳＴＣ駆動を例に挙げて説明したが、２ラインＳＴＣ駆動に限られるものではなく、３ライン以上のＳＴＣ駆動に対しても、本開示の技術を適用することが可能である。更には、ＳＴＣ駆動法を採るセレクタ回路部５０への適用に限られるものではなく、セレクタ回路部５０としては、時系列で入力される走査信号ＷＳを順に選択して１単位の複数の画素行の各走査線３１に対して振り分ける構成のものであればよい。
【０１１４】
尚、本開示は以下のような構成をとることもできる。
［１］発光部、映像信号を書き込む書込みトランジスタ、及び、書込みトランジスタによって書き込まれた映像信号に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、
画素アレイ部の複数の画素行を１単位とし、１単位の行数に対応する複数の水平期間において、画素アレイ部の画素列毎に配線される信号線に対して、１単位の複数の画素行に対応する複数の映像信号を時系列で出力する信号出力部と、
１単位の複数の画素行に対応する複数の信号書込み用走査信号を時系列で出力する書込み走査部と、
書込み走査部から時系列で出力される複数の信号書込み用走査信号を順に選択して１単位の複数の画素行の各走査線に対して振り分けるセレクタ回路部と、
を備え、
セレクタ回路部は、当該セレクタ回路部を構成する選択トランジスタの１表示フレーム期間における選択受持期間が複数に分割されており、選択受持期間以外の一定期間で選択トランジスタのゲート電極に所望の電圧が印加される、
表示装置。
［２］画素回路は、駆動トランジスタのゲート電圧の初期化電圧を基準として当該初期化電圧から駆動トランジスタの閾値電圧を減じた電圧に向けて、駆動トランジスタのソース電圧を変化させる閾値補正処理の機能を有し、
信号出力部は、１単位の複数の画素行に対応する複数の映像信号を出力するのに先立って、閾値補正処理の初期化電圧となる基準電圧を信号線に出力する、
上記［１］に記載の表示装置。
［３］書込み走査部は、１単位の複数の画素行に対応する複数の信号書込み用走査信号を出力するのに先立って、１単位の複数の画素行に共通の閾値補正用走査信号を出力する、
上記［２］に記載の表示装置。
［４］セレクタ回路部は、書込み走査部から出力される閾値補正用走査信号を、１単位の複数の画素行に対して同じタイミングで選択する、
上記［３］に記載の表示装置。
［５］所望の電圧は、駆動中の選択トランジスタの特定方向への特性シフトを抑制する電圧である、
上記［１］から上記［４］のいずれかに記載の表示装置。
［６］選択トランジスタがＮチャネル型のトランジスタであるとき、所望の電圧として、選択トランジスタの特性がエンハンスメント方向にシフトしやすい場合は負の電圧を設定し、選択トランジスタの特性がデプレッション方向にシフトしやすい場合は正の電圧を設定する、
上記［５］に記載の表示装置。
［７］所望の電圧は、定電圧又はパルス電圧である、
上記［５］又は上記［６］に記載の表示装置。
［８］発光部、映像信号を書き込む書込みトランジスタ、及び、書込みトランジスタによって書き込まれた映像信号に基づいて発光部を駆動する駆動トランジスタを含む画素回路が行列状に配置されて成る画素アレイ部と、
画素アレイ部の複数の画素行を１単位とし、１単位の行数に対応する複数の水平期間において、画素アレイ部の画素列毎に配線される信号線に対して、１単位の複数の画素行に対応する複数の映像信号を時系列で出力する信号出力部と、
１単位の複数の画素行に対応する複数の信号書込み用走査信号を時系列で出力する書込み走査部と、
書込み走査部から時系列で出力される複数の信号書込み用走査信号を順に選択して１単位の複数の画素行の各走査線に対して振り分けるセレクタ回路部と、
を備える表示装置の駆動に当たって、
セレクタ回路部を構成する選択トランジスタの１表示フレーム期間における選択受持期間を複数に分割し、
選択受持期間以外の一定期間で選択トランジスタのゲート電極に対して所望の電圧を印加する、
表示装置の駆動方法。
【符号の説明】
【０１１５】
１０・・・有機ＥＬ表示装置、２０・・・画素、２１・・・有機ＥＬ素子、２２・・・駆動トランジスタ、２３・・・書込みトランジスタ、２４・・・保持容量、２５・・・補助容量、３０・・・画素アレイ部、３１（３１1〜３１m）・・・走査線、３２（３２1〜３２m）・・・電源供給線、３３（３３1〜３３n）・・・信号線、３４・・・共通電源線、４０・・・書込み走査部、５０，５０Ａ・・・セレクタ回路部、６０・・・駆動走査部、７０・・・信号出力部、８０・・・表示パネル、ＷＳ（ＷＳ1〜ＷＳm）・・・書込み走査信号、ＷＳ_Vsig_Odd，ＷＳ_Vsig_Even・・・信号書込み用走査信号、ＷＳ_Vth・・・閾値補正用走査信号、ＤＳ（ＤＳ1〜ＤＳm）・・・電源供給線の電位（電源電位）、５２1〜５２1080・・・選択トランジスタ、５１（５１1,2〜５１1079,1080）・・・入力端子、ＳＥＬ_Odd_TOP，ＳＥＬ_Even_TOP・・・上側のグループの選択信号、ＳＥＬ_Odd_BTM，ＳＥＬ_Even_BTM・・・下側のグループの選択信号、５３O_TOP，５３E_TOP，５３O_BTM，５３E_BTM・・・選択線
【図１】
2015184633.tif 000003
【図２】
2015184633.tif 000004
【図３】
2015184633.tif 000005
【図４】
2015184633.tif 000006
【図５】
2015184633.tif 000007
【図６】
2015184633.tif 000008
【図７】
2015184633.tif 000009
【図８】
2015184633.tif 000010
【図９】
2015184633.tif 000011
【図１０】
2015184633.tif 000012