(57)【要約】【課題】  外周領域を十分に空乏化することが可能な絶縁ゲート型半導体装置を提供する。【解決手段】  表面電極に接続されている第１導電型の第１半導体領域と、第１半導体領域に接している第２導電型の第２半導体領域と、第２半導体領域の外側の半導体基板の表面に形成されている第１〜第４外周トレンチと、外周トレンチ内に配置されている絶縁層と、外周トレンチの底面に露出する範囲に形成されている第２導電型の第５半導体領域と、第２外周トレンチの底面に露出する第５半導体領域と第３外周トレンチの底面に露出する第５半導体領域とを接続する導体層または第２導電型領域の第６半導体領域を有し、第２外周トレンチと第３外周トレンチの間の間隔が、第１外周トレンチと第２外周トレンチの間の間隔、及び、第３外周トレンチと第４外周トレンチの間の間隔よりも広い絶縁ゲート型半導体装置。【選択図】図４
2015185751.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする絶縁ゲート型半導体装置であって、
前記表面電極に接続されている第１導電型の第１半導体領域と、
前記第１半導体領域に接している第２導電型の第２半導体領域と、
前記第２半導体領域によって前記第１半導体領域から分離されている第１導電型の第３半導体領域と、
前記半導体基板の前記表面に形成されており、前記第２半導体領域を貫通して前記第３半導体領域に達する複数のゲートトレンチと、
前記ゲートトレンチ内に配置されているゲート絶縁膜及びゲート電極と、
前記ゲートトレンチの底面に露出する範囲に形成されている第２導電型の第４半導体領域と、
前記第２半導体領域の外側の領域において前記半導体基板の前記表面に形成されており、第１外周トレンチと、前記第１外周トレンチに対して前記第２半導体領域側で隣接する第２外周トレンチと、前記第２外周トレンチよりも前記第２半導体領域側に位置する第３外周トレンチと、前記第３外周トレンチに対して前記第２半導体領域側で隣接する第４外周トレンチを有する複数の外周トレンチと、
前記外周トレンチ内に配置されている絶縁層と、
前記外周トレンチの底面に露出する範囲に形成されている第２導電型の第５半導体領域と、
前記第２外周トレンチの底面に露出する前記第５半導体領域と前記第３外周トレンチの底面に露出する前記第５半導体領域とを接続する導体層または第２導電型領域の第６半導体領域、
を有し、
前記第２外周トレンチと前記第３外周トレンチの間の間隔が、前記第１外周トレンチと前記第２外周トレンチの間の間隔、及び、前記第３外周トレンチと前記第４外周トレンチの間の間隔よりも広い、
絶縁ゲート型半導体装置。
【請求項２】
前記第２外周トレンチと前記第３外周トレンチの間に形成されており、前記第２外周トレンチ側から前記第３外周トレンチ側に向かって伸びる第１間隔部トレンチと、
前記第１間隔部トレンチ内に配置されている絶縁層と、
をさらに有し、
前記第６半導体領域が、前記第１間隔部トレンチの底面に露出する範囲に形成されており、前記第２外周トレンチの底面に露出する前記第５半導体領域と繋がっており、前記第３外周トレンチの底面に露出する前記第５半導体領域と繋がっている、
請求項１の絶縁ゲート型半導体装置。
【請求項３】
前記第１間隔部トレンチが、前記第２外周トレンチと繋がっており、前記第３外周トレンチと繋がっている請求項２の絶縁ゲート型半導体装置。
【請求項４】
前記複数の外周トレンチが、前記第４外周トレンチよりも前記第２半導体領域側に位置する第５外周トレンチをさらに有し、
前記第４外周トレンチと前記第５外周トレンチの間の間隔が、前記第１外周トレンチと前記第２外周トレンチの間の間隔、及び、前記第３外周トレンチと前記第４外周トレンチの間の間隔よりも広く、
前記絶縁ゲート型半導体装置が、
前記第４外周トレンチと前記第５外周トレンチの間に形成されており、前記第４外周トレンチ側から前記第５外周トレンチ側に向かって伸びており、前記第４外周トレンチと繋がっており、前記第５外周トレンチと繋がっている第２間隔部トレンチと、
前記第２間隔部トレンチ内に配置されている絶縁層と、
前記第２間隔部トレンチの底面に露出する範囲に形成されており、前記第４外周トレンチの底面に露出する前記第５半導体領域と繋がっており、前記第５外周トレンチの底面に露出する前記第５半導体領域と繋がっている第２導電型の第７半導体領域、
をさらに有し、
前記第２間隔部トレンチが、前記第１間隔部トレンチの延長線に沿って伸びている、
請求項３の絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、絶縁ゲート型半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、ＭＯＳ構造が形成された素子領域と、その領域の周囲の外周領域を有する絶縁ゲート型半導体装置が開示されている。素子領域には、複数のゲートトレンチが形成されており、ゲートトレンチ内にゲート絶縁膜及びゲート電極が形成されている。ゲートトレンチの底面に露出する範囲には、ｐ型の底面囲繞領域（以下、素子部底面囲繞領域という）が形成されている。外周領域には、素子領域を取り囲むように複数のトレンチが形成されており、各トレンチ内には絶縁層が充填されている。外周領域の各トレンチの底面に露出する範囲には、ｐ型の底面囲繞領域（以下、外周部底面囲繞領域という）が形成されている。ＭＯＳＦＥＴがターンオフすると、素子領域内では、素子部底面囲繞領域からドリフト領域内に空乏層が広がる。これによって、素子領域内のドリフト領域の空乏化が促進される。また、外周領域内では、外周部底面囲繞領域からドリフト領域内に空乏層が広がる。これによって、外周領域内のドリフト領域の空乏化が促進される。したがって、絶縁ゲート型半導体装置の耐圧が向上されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１３５５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の絶縁ゲート型半導体装置では、素子領域内では、各素子部底面囲繞領域から略同時に空乏層が広がる。２つの素子部底面囲繞領域に挟まれた部分のドリフト領域は、両側から空乏化が進展するため、容易に空乏化される。これに対し、外周領域内では、素子領域から広がる空乏層が、外周領域内の最初の外周部底面囲繞領域（素子領域に最も近い外周部底面囲繞領域）に到達すると、最初の外周部底面囲繞領域から２番目の外周部底面囲繞領域（素子領域から２番目の外周部底面囲繞領域）に向かって空乏層が伸びる。空乏層が２番目の外周部底面囲繞領域に到達すると、２番目の外周部底面囲繞領域から３番目の外周部底面囲繞領域に向かって空乏層が伸びる。このように、空乏層が各外周部底面囲繞領域を経由して順次広がって行く。このため、２つの外周部底面囲繞領域に挟まれた部分のドリフト領域では、片側からのみ空乏化が進展する。このため、外周領域を十分に空乏化するためには、外周領域のトレンチの間隔を狭くすることによって、外周部底面囲繞領域の間隔を狭くする必要がある。
【課題を解決するための手段】
【０００５】
外周領域のトレンチの間隔を狭くすると、各トレンチを隔てる隔壁が薄くなる。隔壁には、製造工程中に熱応力等の応力が加わる。隔壁が薄いと、応力によって隔壁が変形し、隔壁にクラック等の破損が生じ易い。したがって、本明細書が開示する絶縁ゲート型半導体装置は、隔壁の破損を抑制するために、以下の構成を備える。
【０００６】
本明細書が開示する絶縁ゲート型半導体装置は、半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする。この絶縁ゲート型半導体装置は、前記表面電極に接続されている第１導電型の第１半導体領域と、前記第１半導体領域に接している第２導電型の第２半導体領域と、前記第２半導体領域によって前記第１半導体領域から分離されている第１導電型の第３半導体領域と、前記半導体基板の前記表面に形成されており、前記第２半導体領域を貫通して前記第３半導体領域に達する複数のゲートトレンチと、前記ゲートトレンチ内に配置されているゲート絶縁膜及びゲート電極と、前記ゲートトレンチの底面に露出する範囲に形成されている第２導電型の第４半導体領域と、前記第２半導体領域の外側の領域において前記半導体基板の前記表面に形成されており、第１外周トレンチと、前記第１外周トレンチに対して前記第２半導体領域側で隣接する第２外周トレンチと、前記第２外周トレンチよりも前記第２半導体領域側に位置する第３外周トレンチと、前記第３外周トレンチに対して前記第２半導体領域側で隣接する第４外周トレンチを有する複数の外周トレンチと、前記外周トレンチ内に配置されている絶縁層と、前記外周トレンチの底面に露出する範囲に形成されている第２導電型の第５半導体領域と、前記第２外周トレンチの底面に露出する前記第５半導体領域と前記第３外周トレンチの底面に露出する前記第５半導体領域とを接続する導体層または第２導電型領域の第６半導体領域を有する。前記第２外周トレンチと前記第３外周トレンチの間の間隔が、前記第１外周トレンチと前記第２外周トレンチの間の間隔、及び、前記第３外周トレンチと前記第４外周トレンチの間の間隔よりも広い。
【０００７】
この絶縁ゲート型半導体装置では、第２外周トレンチと第３外周トレンチの間の隔壁（以下、第２隔壁という）の幅が広く、第１外周トレンチと第２外周トレンチの間の隔壁（以下、第１隔壁という）及び第３外周トレンチと第４外周トレンチの間の隔壁（以下、第３隔壁という）の幅が狭い。すなわち、幅が狭い第１隔壁と第３隔壁が、幅が広い第２隔壁の隣に配置されている。絶縁ゲート型半導体装置の製造工程において各隔壁に応力が加わる際には、幅が広い第２隔壁が変形し難いので、第２隔壁の隣に位置する第１隔壁及び第３隔壁でも変形が抑制される。これによって、第１隔壁と第３隔壁の破損が抑制される。また、第３隔壁の幅が狭いので、絶縁ゲート型半導体装置がオフする際には、空乏層は、第４外周トレンチの底面の第５半導体領域から第３外周トレンチの底面の第５半導体領域へ到達することができる。第３外周トレンチの底面の第５半導体領域と第２外周トレンチの底面の第５半導体領域は、導体層または第６半導体領域によって接続されている。このため、空乏層が第３外周トレンチの底面の第５半導体領域に到達すると、第２外周トレンチの底面の第５半導体領域から空乏層が伸びる。第１隔壁の幅が狭いので、第２外周トレンチの底面の第５半導体領域から伸びる空乏層は、第１外周トレンチの底面の第５半導体領域に到達する。このように、この絶縁ゲート型半導体装置では、第４外周トレンチから第１外周トレンチまで空乏層を伸展させることができる。したがって、この絶縁ゲート型半導体装置は、耐圧が高い。
【図面の簡単な説明】
【０００８】
【図１】半導体装置１０の平面図。
【図２】図１の範囲ＩＩの拡大図。
【図３】図２のＩＩＩ−ＩＩＩにおける縦断面図。
【図４】図２のＩＶ−ＩＶにおける縦断面図。
【図５】図２のＶ−Ｖにおける縦断面図。
【図６】実施例１の半導体装置１０の製造工程の説明図（図３に対応する縦断面図）。
【図７】実施例１の半導体装置１０の製造工程の説明図（図３に対応する縦断面図）。
【図８】実施例１の半導体装置１０の製造工程の説明図（図４に対応する縦断面図）。
【図９】実施例１の半導体装置１０の製造工程の説明図（図３に対応する縦断面図）。
【図１０】実施例１の半導体装置１０の製造工程の説明図（図４に対応する縦断面図）。
【図１１】比較例の半導体装置における隔壁の損傷の説明図。
【図１２】実施例２の半導体装置の図２に対応する拡大図。
【図１３】図１２のＸＩＩＩ−ＸＩＩＩ線における縦断面図。
【図１４】実施例３の半導体装置の図１に対応する平面図。
【図１５】実施例３の半導体装置の図３に対応する縦断面図。
【図１６】実施例４の半導体装置の図３に対応する縦断面図。
【図１７】実施例５の半導体装置の図３に対応する縦断面図。
【図１８】変形例の外周トレンチ５４の配置を示す縦断面図。
【図１９】変形例の外周トレンチ５４の配置を示す縦断面図。
【発明を実施するための形態】
【０００９】
最初に、以下に説明する実施例の特徴について列記する。なお、以下の特徴は、何れも独立して有用なものである。
（特徴１）絶縁ゲート型半導体装置は、第２外周トレンチと第３外周トレンチの間に形成されており、第２外周トレンチ側から第３外周トレンチ側に向かって伸びる第１間隔部トレンチと、第１間隔部トレンチ内に配置されている絶縁層と、第２導電型の第６半導体領域を有する。第６半導体領域が、第１間隔部トレンチの底面に露出する範囲に形成されており、第２外周トレンチの底面に露出する第５半導体領域と繋がっており、第３外周トレンチの底面に露出する第５半導体領域と繋がっている。
（特徴２）第１間隔部トレンチが、第２外周トレンチと繋がっており、第３外周トレンチと繋がっている。
（特徴３）複数の外周トレンチが、第４外周トレンチよりも第２半導体領域側に位置する第５外周トレンチをさらに有する。第４外周トレンチと第５外周トレンチの間の間隔が、第１外周トレンチと第２外周トレンチの間の間隔、及び、第３外周トレンチと第４外周トレンチの間の間隔よりも広い。絶縁ゲート型半導体装置が、第４外周トレンチと第５外周トレンチの間に形成されており、第４外周トレンチ側から第５外周トレンチ側に向かって伸びており、第４外周トレンチと繋がっており、第５外周トレンチと繋がっている第２間隔部トレンチと、第２間隔部トレンチ内に配置されている絶縁層と、第２間隔部トレンチの底面に露出する範囲に形成されており、第４外周トレンチの底面に露出する第５半導体領域と繋がっており、第５外周トレンチの底面に露出する第５半導体領域と繋がっている第２導電型の第７半導体領域を有する。第２間隔部トレンチが、第１間隔部トレンチの延長線に沿って伸びている。
【実施例１】
【００１０】
図１、２に示す半導体装置１０は、ＳｉＣからなる半導体基板１２を有している。なお、図１、２においては、半導体基板１２上の電極、絶縁膜等の図示を省略している。半導体基板１２は、セル領域２０と外周領域５０を有している。セル領域２０には、ＭＯＳＦＥＴが形成されている。外周領域５０は、セル領域２０と半導体基板１２の端面１２ａとの間の領域である。
【００１１】
図３に示すように、半導体基板１２の表面には、表面電極１４と絶縁層１６が形成されている。絶縁層１６は、外周領域５０内の半導体基板１２の表面を覆っている。表面電極１４は、セル領域２０内において半導体基板１２と接している。言い換えると、表面電極１４が半導体基板１２と接している領域がセル領域２０であり、コンタクト領域よりも外周側（端面１２ａ側）の領域が外周領域５０である。半導体基板１２の裏面には、裏面電極１８が形成されている。裏面電極１８は、半導体基板１２の裏面の略全体を覆っている。
【００１２】
セル領域２０内には、ソース領域２２、ボディコンタクト領域２４、ボディ領域２６、ドリフト領域２８、ドレイン領域３０及びｐ型フローティング領域３２が形成されている。
【００１３】
ソース領域２２は、高濃度にｎ型不純物を含むｎ型領域である。ソース領域２２は、半導体基板１２の上面に露出する範囲に形成されている。ソース領域２２は、表面電極１４に対してオーミック接続されている。
【００１４】
ボディコンタクト領域２４は、高濃度にｐ型不純物を含むｐ型領域である。ボディコンタクト領域２４は、ソース領域２２が形成されていない位置において半導体基板１２の上面に露出するように形成されている。ボディコンタクト領域２４は、表面電極１４に対してオーミック接続されている。
【００１５】
ボディ領域２６は、低濃度にｐ型不純物を含むｐ型領域である。ボディ領域２６のｐ型不純物濃度は、ボディコンタクト領域２４のｐ型不純物濃度よりも低い。ボディ領域２６は、ソース領域２２及びボディコンタクト領域２４の下側に形成されており、これらの領域に接している。
【００１６】
ドリフト領域２８は、低濃度にｎ型不純物を含むｎ型領域である。ドリフト領域２８のｎ型不純物濃度は、ソース領域２２のｎ型不純物濃度よりも低い。ドリフト領域２８は、ボディ領域２６の下側に形成されている。ドリフト領域２８は、ボディ領域２６に接しており、ボディ領域２６によってソース領域２２から分離されている。
【００１７】
ドレイン領域３０は、高濃度にｎ型不純物を含むｎ型領域である。ドレイン領域３０のｎ型不純物濃度は、ドリフト領域２８のｎ型不純物濃度よりも高い。ドレイン領域３０は、ドリフト領域２８の下側に形成されている。ドレイン領域３０は、ドリフト領域２８に接しており、ドリフト領域２８によってボディ領域２６から分離されている。ドレイン領域３０は、半導体基板１２の下面に露出する範囲に形成されている。ドレイン領域３０は、裏面電極１８に対してオーミック接続されている。
【００１８】
図１〜３に示すように、セル領域２０内の半導体基板１２の上面には、複数のゲートトレンチ３４が形成されている。図１に示すように、各ゲートトレンチ３４は、半導体基板１２の表面において、互いに平行に直線状に伸びている。図３に示すように、各ゲートトレンチ３４は、ソース領域２２とボディ領域２６を貫通し、ドリフト領域２８に達するように形成されている。各ゲートトレンチ３４内には、ボトム絶縁層３４ａと、ゲート絶縁膜３４ｂと、ゲート電極３４ｃが形成されている。ボトム絶縁層３４ａは、ゲートトレンチ３４の底部に形成された厚い絶縁層である。ボトム絶縁層３４ａの上側のゲートトレンチ３４の側面は、ゲート絶縁膜３４ｂによって覆われている。ボトム絶縁層３４ａの上側のゲートトレンチ３４内には、ゲート電極３４ｃが形成されている。ゲート電極３４ｃは、ゲート絶縁膜３４ｂを介して、ソース領域２２、ボディ領域２６及びドリフト領域２８と対向している。ゲート電極３４ｃは、ゲート絶縁膜３４ｂ及びボトム絶縁層３４ａによって、半導体基板１２から絶縁されている。ゲート電極３４ｃの上面は、絶縁層３４ｄによって覆われている。絶縁層３４ｄによって、ゲート電極３４ｃは表面電極１４から絶縁されている。
【００１９】
ｐ型フローティング領域３２は、半導体基板１２内であって、各ゲートトレンチ３４の底面に露出する範囲（すなわち、当該底面に接する範囲）に形成されている。各ｐ型フローティング領域３２の周囲は、ドリフト領域２８に囲まれている。各ｐ型フローティング領域３２は、ドリフト領域２８によって、互いに分離されている。また、各ｐ型フローティング領域３２は、ドリフト領域２８によってボディ領域２６から分離されている。
【００２０】
外周領域５０内の半導体基板１２の表面に露出する範囲には、ｐ型の表面領域５１が形成されている。表面領域５１は、ボディ領域２６と略同じ深さまで広がっている。上述したドリフト領域２８及びドレイン領域３０は、外周領域５０まで広がっている。ドリフト領域２８とドレイン領域３０は、半導体基板１２の端面１２ａまで広がっている。ドリフト領域２８は、表面領域５１に対して下側から接している。
【００２１】
外周領域５０内の半導体基板１２の上面には、複数の外周トレンチ５４（すなわち、５４ａ〜５４ｈ）が形成されている。各外周トレンチ５４は、表面領域５１を貫通して、ドリフト領域２８に達するように形成されている。各外周トレンチ５４内には、絶縁層５３が形成されている。図１に示すように、各外周トレンチ５４は、半導体基板１２を上側から見たときに、セル領域２０の周囲を一巡する環状に形成されている。各外周トレンチ５４は、互いに距離を隔てて形成されている。図３に示すように、表面領域５１は、最も内周側の外周トレンチ５４ｈによってボディ領域２６（すなわち、ソース領域２２と接しているｐ型領域）から分離されている。また、各表面領域５１は、各外周トレンチ５４によって互いに分離されている。言い換えると、最も内周側の外周トレンチ５４ｈの内側のｐ型領域がボディ領域２６であり、外周トレンチ５４ｈよりも外側のｐ型領域が表面領域５１である。したがって、外周トレンチ５４ａ〜５４ｈは、ボディ領域２６の外側に形成されている。
【００２２】
図２に示すように、外周トレンチ５４ａと外周トレンチ５４ｂの間、外周トレンチ５４ｃと外周トレンチ５４ｄの間、外周トレンチ５４ｅと外周トレンチ５４ｆの間、外周トレンチ５４ｇと外周トレンチ５４ｈの間には、間隔Ｗ１が設けられている。また、外周トレンチ５４ｂと外周トレンチ５４ｃの間、外周トレンチ５４ｄと外周トレンチ５４ｅの間、外周トレンチ５４ｆと外周トレンチ５４ｇの間には、間隔Ｗ２が設けられている。間隔Ｗ２は間隔Ｗ１よりも広い。なお、以下では、２つの外周トレンチ５４に挟まれた半導体層を、隔壁という場合がある。すなわち、上記間隔Ｗ１、Ｗ２は、隔壁の幅に相当する。
【００２３】
半導体基板１２内であって、各外周トレンチ５４の底面に露出する範囲（すなわち、当該底面に接する範囲）には、ｐ型の底面領域５６が形成されている。底面領域５６は、外周トレンチ５４の底面全体を覆うように、外周トレンチ５４に沿って形成されている。各底面領域５６の周囲は、ドリフト領域２８に囲まれている。各底面領域５６は、ドリフト領域２８によって、互いに分離されている。また、各底面領域５６は、ドリフト領域２８によって表面領域５１及びボディ領域２６から分離されている。以下では、外周トレンチ５４ａ〜５４ｇの下側の底面領域５６を、底面領域５６ａ〜５６ｇと呼ぶ。
【００２４】
図２、４、５に示すように、外周領域５０内の半導体基板１２の上面には、複数の間隔部トレンチ７４が形成されている。間隔部トレンチ７４は、外周トレンチ５４ｂと外周トレンチ５４ｃの間、外周トレンチ５４ｄと外周トレンチ５４ｅの間、及び、外周トレンチ５４ｆと外周トレンチ５４ｇの間に形成されている。すなわち、間隔部トレンチ７４は、幅Ｗ２を有する隔壁に形成されている。間隔部トレンチ７４は、外周トレンチ５４と直交する方向に沿って伸びている。間隔部トレンチ７４の両端は、外周トレンチ５４に接続されている。すなわち、間隔部トレンチ７４は、幅Ｗ２を有する隔壁の両側に配置されている外周トレンチ５４同士を接続している。図４、５に示すように、間隔部トレンチ７４は、表面領域５１を貫通して、ドリフト領域２８に達するように形成されている。間隔部トレンチ７４は、外周トレンチ５４と略同じ深さを有している。但し、外周トレンチ５４と間隔部トレンチ７４の交点７５では、他の位置よりもトレンチが僅かに深くなっている。
【００２５】
各間隔部トレンチ７４内には、絶縁層７３が形成されている。間隔部トレンチ７４内の絶縁層７３は、外周トレンチ５４内の絶縁層５３と繋がっている。
【００２６】
半導体基板１２内であって、各間隔部トレンチ７４の底面に露出する範囲（すなわち、当該底面に接する範囲）には、ｐ型の底面領域７６が形成されている。底面領域７６は、間隔部トレンチ７４の底面全体を覆うように、間隔部トレンチ７４に沿って形成されている。間隔部トレンチ７４の底面の底面領域７６は、外周トレンチ５４の底面の底面領域５６と繋がっている。すなわち、底面領域７６は、幅Ｗ２を有する隔壁の両側に配置されている底面領域５６同士を接続している。底面領域７６は、底面領域５６と略同じ深さに形成されている。但し、交点７５では、底面領域７６（すなわち、底面領域５６）が、他の位置の底面領域５６、７６よりも僅かに下側にシフトしている。
【００２７】
次に、半導体装置１０の動作について説明する。半導体装置１０を動作させる際には、裏面電極１８と表面電極１４の間に裏面電極１８がプラスとなる電圧が印加される。さらに、ゲート電極３４ｃに対してゲートオン電圧が印加されることで、セル領域２０内のＭＯＳＦＥＴがオンする。すなわち、ゲート電極３４ｃに対向している位置のボディ領域２６にチャネルが形成され、表面電極１４から、ソース領域２２、チャネル、ドリフト領域２８、ドレイン領域３０を経由して、裏面電極１８に向かって電子が流れる。
【００２８】
ゲート電極３４ｃへのゲートオン電圧の印加を停止すると、チャネルが消失し、ＭＯＳＦＥＴがオフする。ＭＯＳＦＥＴがオフすると、ボディ領域２６とドリフト領域２８の境界部のｐｎ接合からドリフト領域２８内に空乏層が広がる。空乏層がセル領域２０内のｐ型フローティング領域３２に到達すると、ｐ型フローティング領域３２からもドリフト領域２８内に空乏層が広がる。したがって、２つのｐ型フローティング領域３２の間に位置するドリフト領域２８は、両側のｐ型フローティング領域３２から広がる空乏層によって空乏化される。このように、セル領域２０内に空乏層が伸展することで、セル領域２０内における高い耐圧が実現される。
【００２９】
また、上述したｐｎ接合から伸びる空乏層は、最もセル領域２０側に位置する外周トレンチ５４ｈの下側の底面領域５６ｈに到達する。すると、底面領域５６ｈから、その周囲のドリフト領域２８内に空乏層が広がる。外周トレンチ５４ｈと外周トレンチ５４ｇの間の間隔Ｗ１が狭いので、底面領域５６ｈから伸びる空乏層は底面領域５６ｇに到達する。図４に示すように、底面領域５６ｇは、間隔部トレンチ７４の下側の底面領域７６によって底面領域５６ｆに接続されている。このため、空乏層が底面領域５６ｇに到達すると、底面領域５６ｇ及び５６ｆの全体からその周囲のドリフト領域２８に空乏層が広がる。外周トレンチ５４ｆと外周トレンチ５４ｅの間の間隔Ｗ１が狭いので、底面領域５６ｆから伸びる空乏層は底面領域５６ｅに到達する。図５に示すように、底面領域５６ｅは、底面領域７６によって底面領域５６ｄに接続されている。このため、空乏層が底面領域５６ｅに到達すると、底面領域５６ｅ及び５６ｄの全体からその周囲のドリフト領域２８に空乏層が広がる。外周トレンチ５４ｄと外周トレンチ５４ｃの間の間隔Ｗ１が狭いので、底面領域５６ｄから伸びる空乏層は底面領域５６ｃに到達する。図４に示すように、底面領域５６ｃは、底面領域７６によって底面領域５６ｂに接続されている。このため、空乏層が底面領域５６ｃに到達すると、底面領域５６ｃ及び５６ｂの全体からその周囲のドリフト領域２８に空乏層が広がる。外周トレンチ５４ｂと外周トレンチ５４ａの間の間隔Ｗ１が狭いので、底面領域５６ｂから伸びる空乏層は底面領域５６ａに到達する。したがって、底面領域５６ａからその周囲のドリフト領域２８に空乏層が広がる。このようにして、最も内周側の底面領域５６ｈから最も外周側の底面領域５６ａまで空乏層が伸びる。このように、外周領域５０内のドリフト領域２８内に空乏層が広く伸展する。また、幅Ｗ１を有する隔壁の両側の底面領域５６同士は、ドリフト領域２８によって互いに分離されている。したがって、これらの底面領域５６の間において電位差が生じる。したがって、外周領域５０内において、内周側から外周側に向かって徐々に電位が変化ように電位が分布する。このように、外周領域５０内に空乏層が伸展するとともに、外周領域内に緩やかに変化する電位分布が形成されることで、外周領域５０における電界集中が抑制される。したがって、半導体装置１０は耐圧が高い。
【００３０】
次に、半導体装置１０の製造方法について説明する。まず、図６に示すように、エピタキシャル成長、イオン注入等によって、半導体基板１２にソース領域２２、ボディコンタクト領域２４、ボディ領域２６及び表面領域５１を形成する。
【００３１】
次に、半導体基板１２の表面にマスクを形成し、その後、ＲＩＥ等の異方性エッチングによって半導体基板１２の上面を選択的にエッチングする。これによって、図７、８に示すように、ゲートトレンチ３４、外周トレンチ５４及び間隔部トレンチ７４を同時に形成する。このとき、外周トレンチ５４と間隔部トレンチ７４の交点７５では、その他の位置のトレンチに比べて実質的なトレンチの幅が広いため、交点７５へのエッチングガスの供給量が多くなる。このため、交点７５ではその他の箇所よりもエッチング速度が速くなる（いわゆる、マイクロローディング効果）。したがって、図８に示すように、交点７５では、トレンチの深さが他の位置よりも深くなる。
【００３２】
次に、半導体基板１２の上面にマスクを形成し、その後、ｐ型不純物を半導体基板１２にイオン注入する。ここでは、ゲートトレンチ３４、外周トレンチ５４及び間隔部トレンチ７４の底面にｐ型不純物を注入する。次に、半導体基板１２をアニールすることで、注入したｐ型不純物を活性化させる。これによって、図９、１０に示すように、ｐ型フローティング領域３２と底面領域５６及び７６を形成する。交点７５ではトレンチが僅かに深いので、交点７５では、底面領域５６（７６）が、その他の位置の底面領域５６及び７６よりも僅かに深い位置に形成される。
【００３３】
なお、上記のアニール工程において、半導体基板１２が熱膨張する。このとき、半導体基板１２はその中心から外周側に向かって膨張するため、半導体基板１２の中心側よりも半導体基板１２の外周側（すなわち、端面１２ａ側）で熱膨張による変位量が大きくなる。熱膨張による変位量が大き過ぎると、各外周トレンチ５４を隔てる隔壁にクラック等の損傷が生じる。しかしながら、この製造方法では、一部の隔壁の幅Ｗ２が広いため、隔壁の損傷が抑制される。以下、隔壁の損傷抑制についてより詳細に説明する。
【００３４】
本実施例に対する比較例として、図１１に示すように、外周トレンチ５４を隔てる全ての隔壁が狭い幅Ｗ１を有している場合を考える。このように各壁の幅が狭いと、アニール工程において、図１１に示すように外周領域５０の半導体基板が大きく変位する。半導体基板の変位量は、中心側から外周側に向かうほど累積されるため、外周側ほど隔壁の変位量が大きくなる。その結果、外周側の隔壁にクラック１００等の損傷が生じ易い。
【００３５】
これに対し、本実施例の半導体装置１０では、一部の隔壁の幅Ｗ２が広い。広い幅Ｗ２を有する隔壁は剛性が高いので、幅Ｗ２を有する隔壁では熱膨張による変位が抑制される。また、幅Ｗ２を有する隔壁が変位し難いことによって、幅Ｗ２の隔壁に隣接する幅Ｗ１の隔壁でも変位が抑制される。その結果、全ての隔壁において、熱膨張による変位が抑制される。このため、本実施例では、アニール工程において、各隔壁に損傷が生じることが抑制される。
【００３６】
次に、半導体基板１２の表面に酸化膜を成長させる。これによって、各トレンチ内に絶縁層３４ａ、５３、７３を形成する。酸化膜を成長させる際にも、半導体基板１２の熱膨張及び酸化膜の成長（体積増加）により、各隔壁に応力が生じる。この場合に、各隔壁の変位が大きいと、上述したアニール工程と同様に隔壁に損傷が生じる。また、酸化膜を成長させる工程では、各隔壁の変位が大きいと、酸化膜にもクラック等の損傷が生じる。本実施例では、酸化膜を成長させる工程でも、広い幅Ｗ２を有する隔壁によって、各隔壁の変位が抑制される。これによって、各隔壁の損傷及び酸化膜の損傷が抑制される。
【００３７】
絶縁層を形成したら、次に、ゲート電極３４ｃや表面電極１４等、上面側の構造を完成させる。次に、ドレイン領域３０や裏面電極１８等の下面側の構造を完成させる。これによって、半導体装置１０が完成する。
【００３８】
以上に説明したように、実施例１の半導体装置１０では、外周領域５０のうち、外周トレンチ５４の間の間隔が狭い領域では、空乏層が底面領域５６から隣接する底面領域５６に到達する。また、外周トレンチ５４の間の間隔が広い領域では、間隔部トレンチ７４の下側の底面領域７６によってその両側の底面領域５６同士が接続されており、これらの底面領域５６の周囲に略同時に空乏層が広がるようになっている。したがって、外周領域５０の略全体に空乏層が伸展することが可能とされている。これによって、半導体装置１０の高耐圧化が図られている。また、このように外周トレンチ５４の間隔の一部として広い間隔Ｗ２が採用されていることによって、半導体装置１０の製造工程において、隔壁の損傷が抑制される。このため、外周領域５０に、狭い幅Ｗ１を有する隔壁を形成することができる。したがって、外周領域５０に空乏層が広く伸展することが可能な半導体装置１０を、高い歩留まりで製造することができる。
【００３９】
なお、上述した実施例１では、ゲートトレンチ３４、外周トレンチ５４及び間隔部トレンチ７４を同時に形成したが、必ずしもこれらを同時に形成する必要はない。また、外周トレンチ５４のうちの一部を先に形成し、残りを後から形成するようにしてもよい。
【実施例２】
【００４０】
実施例２の半導体装置は、間隔部トレンチ７４の配置が実施例１とは異なり、その他の構成は実施例１と等しい。図２に示すように、実施例１では、隣接する間隔部トレンチ７４が互い違いに配置されていた。これに対し、実施例２の半導体装置では、図１２に示すように、隣接する間隔部トレンチ７４が一直線に配置されている。言い換えると、１つの間隔部トレンチ７４が、隣接する間隔部トレンチ７４の延長線に沿って伸びている。
【００４１】
実施例１のように間隔部トレンチ７４が互い違いに配置されていると、図４、５に示すように、交点７５の下側の底面領域５６が、隣接する外周トレンチ５４の下側の底面領域５６よりも僅かに下側に突出する。例えば、図４に示すように、外周トレンチ５４ｆの交点７５における下端は、外周トレンチ５４ｅの下端よりも下側に突出している。このため、交点７５の下側の底面領域５６ｆは、外周トレンチ５４ｅの下側の底面領域５６ｅよりも僅かに下側に突出している。したがって、ＭＯＳＦＥＴがオフしているときに、交点７５の下側の底面領域５６の周辺で電界が集中するおそれがある。
【００４２】
これに対し、実施例２では、図１２、１３に示すように、幅Ｗ１の隔壁の両側において２つの交点７５が隣接する。すなわち、交点７５の下側の底面領域５６同士が、幅Ｗ１の隔壁の両側で隣接する。例えば、外周トレンチ５４ｆの交点７５は外周トレンチ５４ｅの交点７５に対して幅Ｗ１の隔壁を隔てて隣接する。このため、下側に突出する底面領域５６ｆと底面領域５６ｅが幅Ｗ１の隔壁を隔てて隣接する。その結果、幅Ｗ１の隔壁の両側で底面領域５６の深さが略等しくなる。これによって、交点７５の下側の底面領域５６近傍における電界集中が抑制される。さらに、比較的電界集中し易い２つの交点７５が１つの箇所に集約されるため、電界集中し易い箇所の数を減らすことができる。これによっても、外周領域５０内における電界集中が抑制される。したがって、実施例２の半導体装置は、より耐圧が高い。
【実施例３】
【００４３】
実施例３の半導体装置は、図１４に示すように、間隔部トレンチ７４を有さない。また、実施例３の半導体装置では、図１５に示すように、表面領域５１の下側に、ｐ型領域５２ａが形成されている。ｐ型領域５２ａは、幅Ｗ２を有する隔壁に形成されている。ｐ型領域５２ａは、その両側に位置する２つの底面領域５６と繋がっている。すなわち、実施例３の半導体装置では、間隔部トレンチ７４の下側の底面領域７６に代えて、半導体基板１２の表面から深い位置まで広がるｐ型領域５２ａによって、幅Ｗ２の隔壁の両側の２つの底面領域５６が互いに接続されている。このようなｐ型領域５２ａによって底面領域５６同士が接続されている構成でも、実施例１と同様に、外周領域５０に空乏層を伸展させることができる。
【実施例４】
【００４４】
実施例４の半導体装置は、実施例３の半導体装置と同様に、間隔部トレンチ７４を有さない。実施例４の半導体装置では、図１６に示すように、底面領域５６と同じ深さに、ｐ型領域５２ｂが形成されている。ｐ型領域５２ｂは、幅Ｗ２を有する隔壁に形成されている。ｐ型領域５２ｂの上側にはドリフト領域２８が形成されている。ドリフト領域２８によってｐ型領域５２ｂは表面領域５１から分離されている。ｐ型領域５２ｂは、その両側に位置する２つの底面領域５６と繋がっている。すなわち、実施例４の半導体装置では、底面領域５６の深さに形成されているｐ型領域５２ｂによって、幅Ｗ２の隔壁の両側に位置する２つの底面領域５６が互いに接続されている。このようなｐ型領域５２ｂによって底面領域５６同士が接続されている構成でも、実施例１と同様に、外周領域５０に空乏層を伸展させることができる。
【００４５】
なお、上述した実施例３、４のｐ型領域５２ａ、５２ｂは、半導体基板１２の上面を平面視したときに、幅Ｗ２を有する隔壁の全体に形成されていてもよい。また、ｐ型領域５２ａ、５２ｂは、半導体基板１２の上面を平面視したときに、図２の間隔部トレンチ７４のように幅Ｗ２を有する隔壁の一部にのみ形成されていてもよい。
【実施例５】
【００４６】
実施例５の半導体装置は、実施例３の半導体装置と同様に、間隔部トレンチ７４を有さない。実施例５の半導体装置では、図１７に示すように、各外周トレンチ５４内に、配線８０が形成されている。配線８０は、金属またはその他の導体によって構成されている。配線８０と外周トレンチ５４の側面との間には、絶縁層５３が形成されている。配線８０は、外周トレンチ５４の下端まで伸びており、底面領域５６と接している。配線８０は、外周トレンチ５４の上端まで伸びており、半導体基板１２の表面に設けられた配線８２に接続されている。配線８２は、幅Ｗ２の隔壁の両側の２つの外周トレンチ５４内の配線８０同士を接続している。配線８０、８２によって、幅Ｗ２の隔壁の両側の２つの底面領域５６同士が接続されている。このように、幅Ｗ２の隔壁の両側の２つの底面領域５６同士が導体によって接続されている構成でも、実施例１と同様に、外周領域５０に空乏層を伸展させることができる。
【００４７】
以上に説明したように、実施例１〜５の半導体装置では、幅Ｗ２を有する隔壁の両側の底面領域同士がｐ型領域または導体層により接続されており、幅Ｗ１を有する隔壁の両側の底面領域同士がｎ型のドリフト領域２８によって互いから分離されている。したがって、これらの半導体装置は、高い耐圧を有すると共に、製造時に隔壁に損傷が生じ難い。
【００４８】
なお、上述した実施例１〜５では、幅Ｗ１を有する隔壁と幅Ｗ２を有する隔壁が交互に配置されていた。しかしながら、上述した実施例１〜５において、隔壁の配置を変更してもよい。例えば、図１８に示すように、幅Ｗ２を有する隔壁の間に、幅Ｗ１を有する隔壁を複数個連続して配置してもよい。このように、幅Ｗ２を有する隔壁の間に幅Ｗ１を有する隔壁が所定数連続していても、幅Ｗ２を有する隔壁によって製造工程における変位を抑制することができる。また、図１８のように幅Ｗ２を有する隔壁の数を減らすことで、半導体装置の小型化を図ることができる。また、図１９に示すように、幅Ｗ２を有する隔壁を複数個連続して配置してもよい。また、間隔Ｗ１、Ｗ２に加えて、これらとは異なる間隔で外周トレンチ５４が形成されている部分が存在してもよい。
【００４９】
なお、上述した実施例１〜５においては、外周トレンチ５４ａを請求項の第１外周トレンチとみなすことができる。この場合、外周トレンチ５４ｂ、５４ｃ及び５４ｄが、請求項の第２外周トレンチ、第３外周トレンチ及び第４外周トレンチに相当する。また、上述した実施例１〜５においては、外周トレンチ５４ｃを請求項の第１外周トレンチとみなすこともできる。この場合、外周トレンチ５４ｄ、５４ｅ及び５４ｆが、請求項の第２外周トレンチ、第３外周トレンチ及び第４外周トレンチに相当する。また、上述した実施例１〜５においては、外周トレンチ５４ｅを請求項の第１外周トレンチとみなすことができる。この場合、外周トレンチ５４ｆ、５４ｇ及び５４ｈが、請求項の第２外周トレンチ、第３外周トレンチ及び第４外周トレンチに相当する。また、図１９の例では、外周トレンチ５４ｉが請求項の第１外周トレンチに相当し、外周トレンチ５４ｊが請求項の第２外周トレンチに相当し、外周トレンチ５４ｌが請求項の第３外周トレンチに相当し、外周トレンチ５４ｍが請求項の第４外周トレンチに相当する。図１９の例では、外周トレンチ５４ｊの下の底面領域５６ｊと外周トレンチ５４ｋの下の底面領域５６ｋがｐ型領域または金属により互いに接続されており、底面領域５６ｋと外周トレンチ５４ｌの下の底面領域５６ｌがｐ型領域または金属により互いに接続されている。したがって、底面領域５６ｊと底面領域５６ｌは、ｐ型領域または金属により互いに接続されている。このため、外周トレンチ５４ｊを請求項の第２外周トレンチとみなし、外周トレンチ５４ｌを請求項の第３外周トレンチとみなすことができる。
【００５０】
なお、上述した実施例では、ＳｉＣ製の半導体基板を用いたが、その他の半導体基板を用いてもよい。但し、ＳｉＣ製の半導体基板は脆く割れやすいため、本明細書に開示の技術によって隔壁の損傷を抑制することが特に有効である。
【００５１】
また、上述した実施例では、ＭＯＳＦＥＴの製造方法について説明したが、ＩＧＢＴ等のその他の絶縁ゲート型半導体装置の製造工程に上述した技術を適用してもよい。
【００５２】
また、上述した実施例では、ゲートトレンチ３４の下端にｐ型フローティング領域３２が形成されていたが、ｐ型フローティング領域３２に代えて、所定の電位に接続されているｐ型領域が形成されていてもよい。
【００５３】
なお、上述した実施例では、外周トレンチ５４がセル領域２０の周囲を一巡する環状に形成されていたが、外周トレンチ５４は必ずしもこのような環状である必要はない。例えば、外周トレンチ５４が、耐圧が問題となる箇所の外周領域５０にのみ部分的に形成されていてもよい。
【００５４】
また、上述した実施例では、外周トレンチ５４がセル領域２０と半導体基板１２の端面１２ａの間に形成されていたが、外周トレンチ５４が他の場所に形成されていてもよい。例えば、２つのセル領域２０の間に外周トレンチ５４が形成されていてもよい。
【００５５】
また、上述した実施例では、各トレンチ内の絶縁層が酸化膜により形成されていたが、これらの絶縁層が窒化膜等の他の絶縁層により形成されていてもよい。
【００５６】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５７】
１０：半導体装置
１２：半導体基板
１４：表面電極
１８：裏面電極
２０：セル領域
２２：ソース領域
２６：ボディ領域
２８：ドリフト領域
３０：ドレイン領域
３２：ｐ型フローティング領域
３４：ゲートトレンチ
３４ｂ：ゲート絶縁膜
３４ｃ：ゲート電極
５０：外周領域
５３：絶縁層
５４：外周トレンチ
５６：底面領域
７３：絶縁層
７４：間隔部トレンチ
７６：底面領域
【図１】
2015185751.tif 000003
【図２】
2015185751.tif 000004
【図３】
2015185751.tif 000005
【図４】
2015185751.tif 000006
【図５】
2015185751.tif 000007
【図６】
2015185751.tif 000008
【図７】
2015185751.tif 000009
【図８】
2015185751.tif 000010
【図９】
2015185751.tif 000011
【図１０】
2015185751.tif 000012
【図１１】
2015185751.tif 000013
【図１２】
2015185751.tif 000014
【図１３】
2015185751.tif 000015
【図１４】
2015185751.tif 000016
【図１５】
2015185751.tif 000017
【図１６】
2015185751.tif 000018
【図１７】
2015185751.tif 000019
【図１８】
2015185751.tif 000020
【図１９】
2015185751.tif 000021