(57)【要約】      （修正有）【課題】サブマウントに接合した後の半導体チップに生じる変形を従来よりも更に抑制した半導体装置を提供する。【解決手段】サブマウント２は、半導体チップ３に最も近い位置に形成された第一層２１、第一層２１の面のうちの半導体チップ３と反対側の面に接合された第二層２、及び第二層２の面のうちの第一層１と反対側の面に接合された第三層３を少なくとも含む。第二層２は、半導体チップ３及び第一層２１よりも線膨張係数が小さい材料で構成される。半導体チップ３の主面は、主面に平行な第一方向に係る長さが、主面に平行で第一方向とは異なる第二方向に係る長さよりも短い形状を有し、第一層２１は、第一方向又は第二方向の少なくともいずれか一方に関し、半導体チップ３の搭載領域の下方の中央部における厚みと、搭載領域の外側の少なくともいずれか一の下方における厚みとが異なるような厚みの分布を有している。【選択図】図４
2015176925.tif 000002
【特許請求の範囲】
【請求項１】
光エミッタを搭載した半導体チップと、前記半導体チップを上面に搭載したサブマウントを有してなる半導体装置であって、
前記サブマウントは、前記半導体チップに最も近い位置に形成された第一層、前記第一層の面のうちの前記半導体チップと反対側の面に接合された第二層、及び前記第二層の面のうちの前記第一層と反対側の面に接合された第三層を少なくとも含み、
前記第二層は、前記半導体チップ及び前記第一層よりも線膨張係数が小さい材料で構成され、
前記サブマウントを構成する層のうち、前記第二層よりも前記半導体チップから離れた位置に形成された少なくとも一の層は、前記第二層よりも線膨張係数が大きい材料で構成され、
前記半導体チップの主面は、当該主面に平行な第一方向に係る長さが、前記主面に平行で前記第一方向とは異なる第二方向に係る長さよりも短い形状を有し、
前記第一層は、前記第一方向又は前記第二方向の少なくともいずれか一方に関し、前記半導体チップの搭載領域の下方の中央部における厚みと、前記搭載領域の外側の少なくともいずれか一の下方における厚みとが異なるような厚みの分布を有していることを特徴とする半導体装置。
【請求項２】
前記第一層は、前記第一方向に関し、前記半導体チップの搭載領域の下方の中央部における厚みが、前記搭載領域の外側の少なくともいずれか一の下方における厚みよりも薄くなるような厚みの分布を有していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第一層は、前記第二方向に関して厚みが一定であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記サブマウントを構成する層のうち、前記第二層よりも前記半導体チップから離れた位置に形成された少なくとも一の層は、前記第一方向に関して厚みが一定であることを特徴とする請求項２又は３に記載の半導体装置。
【請求項５】
前記第一層は、前記第二方向に関し、前記半導体チップの搭載領域の下方の中央部における厚みが、前記搭載領域の外側の少なくともいずれか一の下方における厚みよりも厚くなるような厚みの分布を有していることを特徴とする請求項１に半導体装置。
【請求項６】
前記半導体チップがＧａＡｓで構成され、
前記第二層がＡｌＮで構成され、
前記第一層及び、前記第二層よりも前記半導体チップから離れた位置に形成された少なくとも一の層がＣｕで構成されていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に半導体チップを搭載するサブマウントを備えた半導体装置に関する。
【背景技術】
【０００２】
半導体レーザ素子等の光半導体素子を含む半導体チップが搭載された半導体装置においては、駆動時に大きな熱が発生する。この発熱による温度変化によって、光半導体素子の発振波長や発光強度が変化する。半導体装置からの発熱量は出力に比例して増大するため、光半導体素子の駆動時に生じる熱をいかに効率的に排出するかが重要である。
【０００３】
このような観点から、従来、光半導体素子で発生する熱を効率的に排出するために、熱伝導性の高い材料を用いてサブマウントを形成し、このサブマウント上に半導体チップを搭載する技術が提案されている。サブマウント上に半導体チップを搭載するに際しては、サブマウント上の所定の箇所にハンダ等の接合材を介して半導体チップを載置した後、加熱をしてサブマウントと半導体チップを接合する。その後、接合された両者が常温程度にまで冷却される過程で一体化される。
【０００４】
サブマウントとして利用される熱伝導率の高い材料としては、Ｃｕ、Ｃｕ−Ｗ合金、Ｃｕ−Ｍｏ合金があり、これらはいずれも熱伝導率が２００Ｗ／ｍ・Ｋを超える値を示す。しかし、これらの材料の線膨張係数は、半導体チップの構成材料の線膨張係数と整合しないという問題点がある。例えば、光半導体素子を搭載する半導体チップとして一般的に用いられるＧａＡｓ基板の線膨張係数は５．６×１０−６／Ｋ〜６．０×１０−６／Ｋ程度である。これに対し、サブマウントの材料として前述したＣｕ、Ｃｕ−Ｗ合金（Ｃｕ２０％）の線膨張係数は、それぞれ１７×１０−６／Ｋ程度、８．３×１０−６／Ｋ程度であり、いずれもＧａＡｓの線膨張係数と比べてその値は大きい。
【０００５】
サブマウント上に、このサブマウントと線膨張係数の値が大きく異なる材料で構成された半導体チップを接合すると、加熱／冷却過程を経て半導体チップに対して応力が生じてしまい、半導体チップに反りなどの変形が生じて光半導体素子の特性を損なうおそれがある。なお、Ｃｕ−Ｗ合金は、Ｃｕに比べると線膨張係数がＧａＡｓに近い値を示し、例えばＣｕ１０％のＣｕ−Ｗ合金は線膨張係数が６．４×１０−６／Ｋである。しかし、Ｃｕ−Ｗ合金は比較的高価であるため、この材料でサブマウントを構成すると、半導体装置の製造コストが極めて高騰してしまう。
【０００６】
かかる課題を受け、特許文献１には、サブマウントの材料としてＣｕ−Ｗ合金を用いずに、それよりも安価なＡｌＮを用いながら、接合後における半導体チップの変形を抑制する技術が開示されている。より具体的には、サブマウントをＡｌＮで構成し、そのサブマウントの主面及び裏面にＣｕメッキからなる被覆層を所定の厚さで形成している。これにより、サブマウント全体の線膨張係数を半導体チップの線膨張係数にほぼ等しくすることができるので、半導体チップとサブマウントとの接合後における半導体チップの変形を低減できるとされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５０７５１６５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、本発明者の鋭意研究によれば、特許文献１に開示された方法で被覆層の厚みを調整してサブマウントを構成しても、半導体チップの反りを完全に抑制することができないことが分かった。
【０００９】
本発明は、サブマウントに接合した後の半導体チップに生じる変形を従来よりも更に抑制した半導体装置を実現することを目的とする。
【課題を解決するための手段】
【００１０】
本発明者は、特許文献１に開示された方法で被覆層の厚みを調整してサブマウントを構成しても半導体チップの反りを完全に抑制できないことにつき、以下のように考察した。
【００１１】
一般的な半導体チップは、厚み方向からみた形状、すなわち主面の形状が矩形状であり、主面に直交する２つの方向（縦方向と横方向）の長さが異なる。つまり、半導体チップの主面には長手方向と短手方向が存在するのが一般的である。本発明者は、この点に着目し、サブマウントと半導体チップを接合したときにおいて、半導体チップの長手方向に関する応力を緩和するために必要な被覆層の厚みと、半導体チップの短手方向に関する応力を緩和するために必要な被覆層の厚みには差があるのではないかと考察した。
【００１２】
すなわち、本発明者は、半導体チップの長手方向に係る変形を抑制するようにサブマウントの被覆層の厚みを決めると、半導体チップの短手方向に係る変形が十分に抑制できず、逆に、半導体チップの短手方向に係る変形を抑制するようにサブマウントの被覆層の厚みを決めると、半導体チップの長手方向に係る変形が十分に抑制できないのではないかと考察した。
【００１３】
かかる考察の下、本発明の半導体装置は、
本発明の半導体装置は、光エミッタを搭載した半導体チップと、前記半導体チップを上面に搭載したサブマウントを有してなる半導体装置であって、
前記サブマウントは、前記半導体チップに最も近い位置に形成された第一層、前記第一層の面のうちの前記半導体チップと反対側の面に接合された第二層、及び前記第二層の面のうちの前記第一層と反対側の面に接合された第三層を少なくとも含み、
前記第二層は、前記半導体チップ及び前記第一層よりも線膨張係数が小さい材料で構成され、
前記サブマウントを構成する層のうち、前記第二層よりも前記半導体チップから離れた位置に形成された少なくとも一の層は、前記第二層よりも線膨張係数が大きい材料で構成され、
前記半導体チップの主面は、当該主面に平行な第一方向に係る長さが、前記主面に平行で前記第一方向とは異なる第二方向に係る長さよりも短い形状を有し、
前記第一層は、前記第一方向又は前記第二方向の少なくともいずれか一方に関し、前記半導体チップの搭載領域の下方の中央部における厚みと、前記搭載領域の外側の少なくともいずれか一の下方における厚みとが異なるような厚みの分布を有していることを特徴とする。
【００１４】
第二層は、半導体チップよりも線膨張係数が小さい材料で構成される。例えば、半導体チップがＧａＡｓで構成される場合、第二層はＡｌＮ、ＳｉＣなどで構成される。例えば、半導体チップをＧａＡｓで構成し、サブマウントをＡｌＮのみで構成した場合、ＧａＡｓの線膨張係数が５．６×１０−６／Ｋ〜６．０×１０−６／Ｋ程度であるのに対し、ＡｌＮの線膨張係数が２．５×１０−６／Ｋ〜４．４×１０−６／Ｋ程度である。つまり、ＡｌＮのみで構成されたサブマウント上にＧａＡｓからなる半導体チップをハンダによって接合すると、接合工程における加熱／冷却を経て、半導体チップに対しては引張応力が発生する。
【００１５】
ここで、半導体チップは薄い基板で構成されているため、半導体チップの外縁に所定以上の力が加わると、この力を受けて半導体チップは反りなどの変形が生じる。上記の例でいえば、ＧａＡｓで構成された半導体チップと接合しているサブマウントがＡｌＮで構成されているため、半導体チップとサブマウントの界面において半導体チップに対して引張応力が発生する。この応力が特に半導体チップの外縁に生じることで半導体チップの変形を及ぼす。なお、半導体チップの中央部に応力が生じても半導体チップの変形にはあまり寄与しないことは、モーメントの観点から理解され得る。
【００１６】
特許文献１の技術では、サブマウントの主面及び裏面に被覆層を所定の厚みで設けることで、半導体チップに対して生じる応力を打ち消す効果を狙っている。本発明の構成においても、サブマウントの第二層と半導体チップとの間に設けられた第一層、及び第二層に対して第一層と反対側に設けられた第三層は、第二層と半導体チップの線膨張係数の相違に起因した応力を打ち消す機能を持たせる目的で設けられている。
【００１７】
上述したように、半導体チップの外縁に応力が生じると、当該半導体チップが変形するおそれが生じる。半導体チップの主面が矩形形状である場合、矩形を構成する２辺には長手と短手が存在する。半導体チップの長手方向の端部に力を加えた場合と、当該半導体チップの短手方向の端部に同一の力を加えた場合とでは、前者の方が半導体チップを変形させやすい。
【００１８】
この議論は、半導体チップの主面が矩形形状である場合に限らず、一般的に当該主面に平行な第一方向に係る長さが、この主面に平行で前記第一方向とは異なる第二方向に係る長さよりも短い場合にも成り立つ。このとき、半導体チップの第二方向の端部に力を加えた場合と、当該半導体チップの第一方向の端部に同一の力を加えた場合とでは、前者の方が半導体チップを変形させやすい。
【００１９】
つまり、半導体チップを厚み方向から見た場合において、完全な正方形や円形ではなく、異なる２方向について長さが異なる形状を有する場合には、この２方向に関して半導体チップに対する応力を緩和させるために最適な第一層の厚みがそれぞれ異なる。
【００２０】
半導体チップの第一方向に係る長さが、第二方向に係る長さよりも短い場合を考える。このとき、半導体チップの第一方向に係る端部に加えられる応力を緩和させることを重視して第一層の厚みを決定すると、半導体チップの第一方向に係る端部に加えられる応力については十分に抑制できる一方で、半導体チップの第二方向に係る端部に加えられる応力については十分には抑制されないということが起こり得る。逆に、半導体チップの第二方向に係る端部に加えられる応力を緩和させることを重視して第一層の厚みを決定すると、半導体チップの第二方向に係る端部に加えられる応力については十分に抑制できる反面、半導体チップの第一方向に係る端部に加えられる応力については十分には抑制されないということが起こり得る。
【００２１】
そこで、上記構成では、第一方向又は第二方向の少なくともいずれか一方に関し、第一層の厚みに分布を持たせている。より詳細には、第一層に関し、半導体チップの搭載領域の下方の中央部における厚みと、この搭載領域の外側の少なくともいずれか一の下方における厚みとが異なるような厚みの分布を持たせている。
【００２２】
より具体的には、前記第一層は、前記第一方向に関し、前記半導体チップの搭載領域の下方の中央部における厚みが、前記搭載領域の外側の少なくともいずれか一の下方における厚みよりも薄くなるような厚みの分布を有する構成とすることができる。
【００２３】
上述したように、半導体チップの変形に最も影響するのは、当該半導体チップの端部に加えられる力である。つまり、半導体チップの中央部の下方に生じる応力については、半導体チップに対する変形にはあまり大きな影響を及ぼさない。そこで、第一方向に係る第一層の厚みに関して、半導体チップの搭載領域の中央部の下方よりも、半導体チップの搭載領域の外側を厚くすることで、第一方向に関する半導体チップへの応力を緩和する効果を実現させている。第一方向に係る第一層の厚みに関して、半導体チップの搭載領域の外縁の下方を含んでその外側の領域を、半導体チップの搭載領域の中央部の下方よりも厚くするのがより好ましい。
【００２４】
このような構成としたとき、半導体チップに対して変形を生じさせる影響力の大小によって、第一方向と第二方向で第一層の厚みの調整を行うことができる。例えば、半導体チップの主面について、第一方向よりも第二方向の長さが長い場合、第二方向に係る第一層の厚みを、この第二方向に沿って半導体チップに対して生じる応力を十分緩和させるのに適した厚みとする。しかし、第一層の厚みを前記適した厚みに固定すると、第一方向に沿って半導体チップに対して生じる応力を完全には緩和させることができない場合には、上述したように、第一方向に関して第一層に厚みの分布を持たせる。これによって、第一方向と第二方向の双方に関して、半導体チップへの応力を緩和させることができる。
【００２５】
ただし、この場合において、第一方向に沿って厚みの分布を持たせることで、所定の第一方向の座標位置においては、第二方向の応力を緩和させるのに適した厚みから少しずれる場合がある。このような場合には、第二方向の応力を完全に緩和させるために、多少の厚みの分布を持たせる構成としても構わない。
【００２６】
上記構成において、前記第一層は、前記第二方向に関して厚みが一定であるものとしても構わない。
【００２７】
また、上記構成において、前記サブマウントを構成する層のうち、前記第二層よりも前記半導体チップから離れた位置に形成された少なくとも一の層は、前記第一方向に関して厚みが一定であるものとしても構わない。
【００２８】
第一方向に関して第一層に厚みの分布を持たせることで、第一層よりも半導体チップから離れる位置に形成されるサブマウントの層についても、少なくともいずれか一の層は第一方向に関して厚みの分布を持つことが余儀なくされる。このとき、第二層より半導体チップから離れる位置に形成された少なくとも一の層については、第一方向に関して厚みを一定として構成することで、サブマウントの製造が容易化される。例えばサブマウントが第一層、第二層及び第三層から構成されている場合には、第三層について第一方向に関して厚みを一定として構成するものとして構わない。
【００２９】
また、別の具体的な構成として、前記第二方向に関して、前記第一層は、前記半導体チップの搭載領域の下方の中央部における厚みが、前記搭載領域の外側の少なくともいずれか一の下方における厚みよりも厚くなるような厚みの分布を有する構成とすることができる。
【００３０】
上述したように、半導体チップの第一方向に係る長さが、第二方向に係る長さよりも短い場合、半導体チップの第二方向の端部に力を加えた場合と、当該半導体チップの第一方向の端部に同一の力を加えた場合とでは、前者の方が半導体チップを変形させやすい。このことは、逆に言えば、半導体チップの第一方向に係る端部にある程度大きな力が加えられなければ、この力に起因して半導体チップが変形することはないが、半導体チップが変形する程度の力が加わっている場合には、この力を打ち消すだけの大きな反対方向の力を及ぼさなければ半導体チップの変形を抑制できないことを意味する。
【００３１】
第一層の厚みに関して、第一方向については、この方向に沿って半導体チップに対して生じる応力を十分緩和させるのに適した厚みに設定した場合を考える。上述したように、第一方向に係る半導体チップへの応力を打ち消すには、反対方向の大きな力を半導体チップに与える必要があるため、このときに設定される厚みは、第二方向に沿って半導体チップに対して生じる応力を十分緩和させるのに適した厚みと比べて厚くなる。このとき、第二方向については、半導体チップに対して生じる応力と反対向きの応力がかかり過ぎるため、やはり半導体チップに対して変形が生じる可能性がある。
【００３２】
上述の構成によれば、第二方向については、第一層の厚みに関して、半導体チップの搭載領域の中央部の下方よりも、半導体チップの搭載領域の外側を薄くしている。これにより、第一方向に関して同方向に係る半導体チップへの応力を抑制するのに十分な厚みを有する第一層を設けた場合において、更に第二方向に係る半導体チップへの反対向きの応力を低減させることができるため、半導体チップの変形を抑制させることができる。
【００３３】
なお、上記構成において、前記半導体チップがＧａＡｓで構成され、
前記第二層がＡｌＮで構成され、
前記第一層及び、前記第二層よりも前記半導体チップから離れた位置に形成された少なくとも一の層がＣｕで構成されているものとしても構わない。
【発明の効果】
【００３４】
本発明の半導体装置によれば、サブマウントに接合した後の半導体チップに生じる変形を従来よりも更に抑制することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】本発明の半導体装置の一実施形態の構造を示す模式的な斜視図である。
【図２】上記半導体装置の要部を示す模式的な平面図である。
【図３】図２におけるＡ−Ａ線断面図である。
【図４】図２におけるＢ−Ｂ線断面図である。
【図５】図４におけるサブマウントの一部を拡大した模式的な図面である。
【図６】実施例２の半導体装置に係る図２のＢ−Ｂ線断面図である。
【図７】図６におけるサブマウントの一部を拡大した模式的な図面である。
【図８】実施例３の半導体装置に係る図２のＢ−Ｂ線断面図である。
【図９】図８におけるサブマウントの一部を拡大した模式的な図面である。
【図１０】実施例４の半導体装置に係る図２のＢ−Ｂ線断面図である。
【図１１】図１０におけるサブマウントの一部を拡大した模式的な図面である。
【図１２】比較例１の半導体装置に係る図２のＢ−Ｂ線断面図である。
【図１３】比較例２の半導体装置に係る図２のＢ−Ｂ線断面図である。
【図１４】図１３におけるサブマウントの一部を拡大した模式的な図面である。
【図１５】実施例１−４及び比較例１−２のそれぞれに係る半導体チップ３熱変形量を、半導体チップの短手方向（Ｘ方向）位置に対してプロットしたグラフである。
【発明を実施するための形態】
【００３６】
本発明の半導体装置につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
【００３７】
［構造］
図１は、半導体装置の模式的な斜視図である。半導体装置１は、ヒートシンク５上に、Ｓｎ−Ａｇ−Ｃｕハンダなどで構成された第一接合層４を介して固着されたサブマウント２と、このサブマウント２上に、第二接合層１２（図１では不図示）を介して固着された半導体チップ３を備える。ヒートシンク５は例えばＣｕ等の熱伝導率が高い材料で構成される。なお、ヒートシンク５の半導体チップ３の搭載面と反対側の面には、必要に応じて排熱のための冷却手段（不図示）が設けられる。
【００３８】
以下では、図１に示すように、半導体チップ３の主面の長手方向をＺ方向、同主面の短手方向をＸ方向と定義し、半導体チップ３の厚み方向をＹ方向と定義する。Ｘ方向が「第一方向」に対応し、Ｚ方向が「第二方向」に対応する。
【００３９】
図２は、図１からヒートシンク５の図示を省略し、半導体装置１をＹ方向から見たときの模式的な平面図である。また、図３は図２におけるＡ−Ａ線の断面図であり、図４は図２におけるＢ−Ｂ線の断面図である。Ａ−Ａ線は、光取り出し部１６を通るＺ方向に平行な線であり、Ｂ−Ｂ線は、光取り出し部１６が形成されている半導体チップ３上の位置を通るＸ方向に平行な線である。
【００４０】
本実施形態に係る半導体装置１は、半導体チップ３に８個の光取り出し部１６がアレイ状に配置されており、半導体チップ３の層内に形成された光エミッタ１３からの射出光が、光取り出し部１６を介して取り出される。ｎ側電極層１５と外部電源の負極、ｐ側給電層１１と外部電源の正極は、それぞれワイヤボンディングによって電気的に接続される。なお、ワイヤと外部電源の図示は省略している。
【００４１】
本実施形態では、半導体チップ３に対して給電するための層として、光取り出し部１６に近い側の電極層をｎ側電極層１５とし、サブマウント２に近い側の給電層をｐ側給電層１１としている。これは、半導体チップ３を構成する半導体層のうちのｎ型半導体層とｐ型半導体層の位置関係に起因するものであるが、ｎ型半導体層とｐ型半導体層の位置関係が反転した構成を採用することも可能である。
【００４２】
半導体チップ３は、例えばＡｕ−Ｓｎハンダからなる第二接合層１２によってサブマウント２と接合されている。
【００４３】
半導体チップ３は、半導体チップ基材１４、半導体チップ基材１４の層内に形成された光エミッタ１３、サブマウント２とは反対側の主面に形成されたｎ側電極層１５、及びサブマウント２側の面（裏面）に形成されたｐ側電極層（不図示）を有する。ｐ側電極層は、導電性材料である第二接合層１２を介して、サブマウント２の上面に形成されたｐ側給電層１１と電気的に接続されている。ｐ側給電層１１とｎ側電極層１５の間に電圧が印加されると、光エミッタ１３に電流が供給されて発光し、光エミッタ１３からの射出光が光取り出し部１６から取り出される。
【００４４】
本実施形態においては、半導体チップ基材１４はＧａＡｓ等で形成され、光エミッタ１３はＧａＡｓ系化合物等で形成され、ｎ側電極層１５およびｐ側電極層はＡｕ等で形成されている。半導体チップ３は、その大部分が半導体チップ基材１４で構成されているため、半導体チップ３の線膨張係数は、半導体チップ基材１４の線膨張係数とほぼ同じである。
【００４５】
本実施形態では、サブマウント２は三層構造を有している。より詳細には、サブマウント２は、半導体チップ３に最も近い位置に形成された第一層２１、第一層２１の面のうちの半導体チップ３と反対側の面に接合された第二層２２、及び第二層２２の面のうちの第一層２１と反対側の面に接合された第三層２３を備えて構成される。第一層２１の半導体チップ３側の面には、ｐ側給電層１１が形成されており、このｐ側給電層１１と半導体チップ３が第二接合層１２を介して接合されている。
【００４６】
第二層２２は半導体チップ３よりも線膨張係数が小さい材料で形成されている。第一層２１及び第三層２３は、いずれも第二層２２よりは線膨張係数の大きい材料で形成されている。本実施形態では、一例として、第二層２２がＡｌＮで形成され、第一層２１及び第三層２３がＣｕで形成されているものとして説明する。また、ｐ側給電層１１はＡｕ等で形成されている。
【００４７】
図３に示すように、サブマウント２は、第一層２１、第二層２２、及び第三層２３は、Ｚ方向（半導体チップ３の主面の長手方向）に関しては厚みが一定で構成されている。一方、本実施形態では、図４に示すように、サブマウント２は、第一層２１及び第二層２２は、Ｘ方向（半導体チップ３の主面の短手方向）に関しては、場所に応じて厚みが異なる箇所を有している。なお、第三層２３は、Ｘ方向に関しても厚みが一定である。
【００４８】
より詳細には、本実施形態では、第一層２１は、Ｘ方向に関して、半導体チップ３が搭載されている領域５１（以下、適宜「搭載領域５１」と呼ぶ。）の下方の中央部における厚みが、搭載領域５１の外側の領域５２の下方における厚みよりも薄くなるように構成されている。
【００４９】
図５は、図４において、サブマウント２の第一層２１及び第二層２２の箇所のみを拡大して示した模式的な図面である。図内に示された数値は寸法の一例である。
【００５０】
本実施形態のように、サブマウント２の第一層２１につき、Ｘ方向に厚みの分布を持たせることで、第二接合層１２を介して半導体チップ３とサブマウント２を接合した後における半導体チップ３に対する応力が緩和されることについては後述される。なお、本実施形態では、Ｘ方向に関して、半導体チップ３の搭載領域５１の両外側領域５２の下方における第一層２１の厚みが、半導体チップ３の搭載領域５１の下方の中央部における厚みよりも厚くなるように構成されている。しかし、半導体チップ３の搭載領域５１の外側領域５２のうちのいずれか一方の下方における第一層２１の厚みが、半導体チップ３の搭載領域５１の下方の中央部における厚みよりも厚くなるように構成される場合においても、半導体チップ３に対する応力を緩和する効果が得られる。この点についても実施例を参照して後述される。
【００５１】
［製造方法］
熱伝導率が高く、半導体チップ３よりも線膨張係数の小さい材料であるＡｌＮ等で構成された第二層２２を、所定の形状に加工する。例えば、図３−図５に示す構造であれば、第二層２２については所定の第一方向については厚みに分布を持たせ、第二方向については厚みが均一な形状に加工する。
【００５２】
その後、第二層２２の第一の表面に、メッキ等の手法を用いて、第一層２１を被覆し、第一の表面とは反対側の第二の表面に第三層２３を被覆する。ここでは、第一層２１及び第三層２３をともにＣｕで構成する。その後、各表面を研磨して所定の形状に整形する。これによってサブマウント２が形成される。なお、図３−図５に示す構造であれば、第一層２１については所定の第一方向について厚みの分布を有し、第二方向については厚みが均一な形状のものを利用する。第三層２３については、第一方向及び第二方向の双方について厚みが均一な形状のものを利用する。
【００５３】
次に、第一層２１の表面にＡｕ等で構成されたｐ側給電層１１を形成し、更にｐ側給電層１１の表面にＡｕ−Ｓｎハンダ等で構成された第二接合層１２を形成する。次に、第二接合層１２の上に半導体チップ３が載置された後、例えば、例えば約３２０℃程度にまで加熱される。この加熱過程において、第二接合層１２が溶融する。このとき、半導体チップ３とサブマウント２とは接合されていないため、お互いに自由に熱膨張する。
【００５４】
その後、加熱を停止し、例えば、それらが第二接合層１２の溶融温度である約２８０℃より低い温度に低下することにより、第二接合層１２が固化する。このとき、半導体チップ３とサブマウント２とが第二接合層１２で接合され、お互いに拘束し合って熱収縮する。そして、それらの温度が室温程度にまで低下することにより、半導体チップ３とサブマウント２とが完全に一体化される。
【００５５】
［考察］
一般に、線膨張係数が異なる複数の部材（特に板状の部材）が互いに拘束された状態で熱膨張、熱収縮する場合、反りや曲がりなどの変形（熱変形）が生ずる。これを積極的に利用した例がサーモスタット等に用いられるバイメタルである。どのような熱変形が生ずるかは、材料のそれぞれの線膨張係数、弾性係数および幾何形状に依存する。
【００５６】
本実施形態においては、実質的に、半導体チップ３とサブマウント２を構成する三つの層（第一層２１、第二層２２、及び第三層２３）を合わせた、四つの板状部材がお互いに拘束し合った状態で熱収縮する状況と考えられる。実際には上の四つの部材以外にも、第二接合層１２やｐ側給電層１１等が介在するが、これらは前記四つの部材と比べると厚みが極めて薄いので、熱変形に対する影響を考える際に考慮しなくても構わない。なお、図３や図４では、第二接合層１２やｐ側給電層１１が第一層２１や第二層２２とほぼ同程度の厚みであるかのように図示されているが、これらはあくまで模式的に示されたものであり、実際の厚みの比率とは大きく異なる。
【００５７】
ここで、仮にサブマウント２がＡｌＮだけで構成されている場合を考える。ここでは、このようなサブマウントを、本実施形態のサブマウント２と区別するために、「サブマウント２００」と呼ぶ（図面上には現れない）。このサブマウント２００は、Ｘ方向に関して厚みの分布を有しない第二層２２に対応する。
【００５８】
半導体チップ３の主構成材であるＧａＡｓの線膨張係数（およそ６．０×１０−６／Ｋ）は、ＡｌＮの線膨張係数（およそ２．５×１０−６／Ｋ）より大きい。第二接合材１２が溶融している段階においては、半導体チップ３とサブマウント２００はそれぞれの線膨張係数に依存して自由に熱膨張を行う。しかし、加熱過程から冷却過程へと移行し、ひとたび第二接合材１２が固化されて半導体チップ３とサブマウント２００が一体化されると、サブマウント２００は半導体チップ３よりも厚みが十分に大きく、構造体としての剛性が大きいため、この両者はサブマウント２００の線膨張係数に依存して熱収縮を行う。
【００５９】
ここで、半導体チップ３に着目すると、自由膨張を行っている期間については、サブマウント２００よりも線膨張係数が大きいため、サブマウント２００よりも大きく熱膨張する。一方、冷却による熱収縮時には、サブマウント２００の線膨張係数に依存して熱収縮するため、その収縮量は膨張量よりも少なくなる。この結果、半導体チップ３に対して引張応力が発生し、サブマウント２００に向かって凸になるような変形が生じ得る。
【００６０】
そこで、サブマウント２００の面のうち、半導体チップ３と反対側の面に、半導体チップ３よりも線膨張係数の大きいＣｕ（線膨張係数はおよそ１６．５×１０−６／Ｋ）等で構成された第三層２３を形成する。これにより、原理的には半導体チップ３に対して熱変形しようとする応力とは逆向きの応力を生じさせ、熱変形しようとする応力の向きが相殺され、熱変形が抑制される。
【００６１】
しかし、本発明者の鋭意研究によれば、サブマウントを第二層２２と第三層２３のみで構成した場合には、やはり半導体チップ３への応力を十分に緩和できないことが確認された。ここでは、このようなサブマウントを、本実施形態のサブマウント２と区別するために、「サブマウント２０１」と呼ぶ（図面上には現れない）。本発明者は、これは以下の二つの理由によるものと考えている。
【００６２】
第一の理由は、そもそもサブマウント２０１の上面を平坦に構成できないという点である。すなわち、第二層２２と第三層２３でサブマウント２０１を構成する場合、第二層２２の一方の面に第三層２３を形成することになる。しかし、第二層２２と第三層２３は線膨張係数が異なっているため、この両者を接合してサブマウント２を製作する際、線膨張係数の差に起因して、第二層２２と第三層２３の間に応力が生じ、表面に反り等の変形が生じてしまう。このように表面が変形したサブマウント２の上面に半導体チップ３を搭載して接合すると、変形箇所の上部に設置された半導体チップ３に対して局所的に大きな応力が生じて半導体チップ３が変形してしまう。
【００６３】
第二の理由は、サブマウント２０１の上面に半導体チップ３を搭載して接合しても、半導体チップ３の主面に平行な第一方向と第二方向の双方の応力を緩和させる効果が得られないという点である。例えば、サブマウント２０１によってＺ方向（長手方向）に係る半導体チップ３への応力を緩和させることを検討すると、ＡｌＮで構成された第二層２２の厚みを３００μｍとした場合、第三層２３の厚みを２０μｍ程度とすれば、Ｚ方向に係る半導体チップ３への応力を緩和することができる。
【００６４】
このような構成の下、Ｘ方向（短手方向）に係る半導体チップ３への応力を緩和させるために、第三層２３の厚みに分布を持たせることを検討したが、十分な効果が得られるような適切な条件が見いだせなかった。この理由は、第三層２３と半導体チップ３との間には第二層２２が介在しているため、第三層２３の厚みを変化させることによる半導体チップ３の熱変形抑制効果が低いためと考えられる。
【００６５】
上述した実施形態のように、第二層２２を第一層２１と第三層２３で挟持した構成のサブマウント２によれば、ある程度の厚みで構成された第三層２３によって、Ｚ方向に係る半導体チップ３への応力を緩和すると共に、第一層２１においてＸ方向に関して厚みの分布を持たせることで、Ｘ方向に係る半導体チップ３への応力を更に緩和させることができる。更に、この構成とすることで、サブマウント２を製作する際に、第二層２２の一方の面に第三層２３が形成され、その反対側の面には、第三層２３と線膨張係数が近い又は同じ材料で構成された第一層２１が形成されるため、線膨張係数の違いに起因した第二層２２に生じる応力が打ち消され、上面が平坦なサブマウント２を製作することが可能となる。
【００６６】
本実施形態においては、上述したように、Ｘ方向に関して、半導体チップ３の搭載領域５１の両外側領域５２の下方における第一層２１の厚みが、半導体チップ３が搭載されている領域５１の下方の中央部における厚みよりも厚くなるように構成されている。これは、第二接合層１２を介したサブマウント２と半導体チップ３の接合後の熱収縮過程において、半導体チップ３の搭載領域５１の外縁近傍の下方に位置する第一層２１に、半導体チップ３に生じる応力とは反対向きの応力を生じさせることで、半導体チップ３の曲げ応力を打ち消す力を更に生じさせるためである。
【００６７】
特に、半導体チップ３の端部近傍の下方に位置する領域における第一層２１の厚みを厚くすることで、半導体チップ３が変形する力を抑制する効果を発揮できる。これは、半導体チップ３の端部に応力が発生すると、半導体チップ３に対する変形が生じる影響が大きく及ぶのに対し、半導体チップ３の中央部に応力が生じても半導体チップ３への変形には大きく影響しないためである。つまり、半導体チップ３の端部に生じる応力を打ち消す方向の力を生じさせることで、当該方向に係る半導体チップ３への変形を抑制する効果が得られる。
【００６８】
［性能検証］
以下、本発明の半導体装置１によって、半導体チップ３への応力が緩和される点につき、実施例及び比較例を参照して説明する。
【００６９】
（実施例１）
実施例１として作製された半導体装置１の構成は以下の通りである。なお、実施例１の半導体装置１の構造は、図１−図５を参照して上述したものと同じである。
【００７０】
半導体チップ３の構成について説明する。半導体チップ基材１４をＧａＡｓで構成し、その外形寸法を、Ｚ方向×Ｘ方向×Ｙ方向に関して、２．６ｍｍ×０．５４ｍｍ×６０μｍとした。また、光エミッタ１３は、ＧａＡｓ系化合物で構成し、その大きさは直径２５０μｍ程度の円形状とした。また、光取り出し部１６の直径を２００μｍの円形状とした。
【００７１】
ｎ側電極層１５及びｐ側電極層は、いずれもＡｕで構成し、厚みを２μｍとした。また、ｐ側給電層１１はＡｕで構成し、厚みを３μｍとした。
【００７２】
次に、サブマウント２の構成について説明する。
【００７３】
第一層２１の寸法は、Ｚ方向×Ｘ方向に関して２．７５ｍｍ×０．８７３ｍｍである。また、第一層２１の厚みは図５に示す通りである。第一層２１はＣｕで構成した。
【００７４】
第二層２２の寸法は、Ｚ方向×Ｘ方向に関して２．７５ｍｍ×０．８７３ｍｍである。また、第二層２２の厚みは図５に示す通りである。第二層２２はＡｌＮで構成した。
【００７５】
第三層２３の寸法は、Ｚ方向×Ｘ方向×Ｙ方向に関して、２．７５ｍｍ×０．８７ｍｍ×６１μｍとした。第三層２３はＣｕで構成した。
【００７６】
サブマウント２と半導体チップ３を接合するための第二接合層１２は、ＡｕとＳｎとの質量比が８０：２０のＡｕ−Ｓｎハンダで構成し、その厚みを１０μｍとした。ヒートシンク５はＣｕで構成し、その外形の寸法をＺ方向×Ｘ方向×Ｙ方向に関して７．６ｍｍ×５．３ｍｍ×２．５ｍｍとした。ヒートシンク５とサブマウント２を接合するための第一接合層４は、ＳｎとＡｇとＣｕとの質量比が９６．５：３：０．５のＳｎＡｇＣｕ共晶ハンダで構成し、その厚みを２０μｍとした。
【００７７】
（実施例２）
実施例２として作製された半導体装置１の構成は以下の通りである。なお、実施例２の半導体装置１の構造については、斜視図は図１と同様であり、平面図は図２と同様であり、Ａ−Ａ線断面図は図３と同様である。
【００７８】
図６は、実施例２の半導体装置１における、図２のＢ−Ｂ線断面図に対応する。Ｘ方向に関して、第一層２１が、半導体チップ３の搭載領域５１の下方の中央部における厚みが、搭載領域５１の外側の領域５２の下方における厚みよりも薄くなるように構成されている点は、実施例１と同様である。ただし、第二層２２をＸ方向に関して厚みを一定とし、第三層２３をＸ方向に関して場所に応じて厚みを異ならせている点が実施例１とは異なる。
【００７９】
図７は、実施例２の半導体装置１に関して、サブマウント２の第一層２１、第二層２２、及び第三層２３のＸ方向に関する厚みを説明するために、図６のサブマウント２の箇所のみを拡大して示した模式的な図面である。図内に示された数値は寸法の一例である。図７に示すように、実施例２の半導体装置１では、第三層２３は、Ｘ方向に関し、半導体チップ３の搭載領域５１の下方の中央部における厚みが、搭載領域５１の外側の領域５２の下方における厚みよりも厚くなるように構成されている。また、第二層２２の厚みはＸ方向について均一である。
【００８０】
実施例２の半導体装置１は、図７に示すように、第三層２３の厚みを４３μｍ〜６４μｍの範囲でＸ方向に分布させ、第二層２２の厚みを３７０μｍで一定とした点を除いて、実施例１と共通とした。
【００８１】
（実施例３）
実施例３として作製された半導体装置１の構成は以下の通りである。なお、実施例３の半導体装置１の構造については、斜視図は図１と同様であり、平面図は図２と同様であり、Ａ−Ａ線断面図は図３と同様である。
【００８２】
図８は、実施例３の半導体装置１における、図２のＢ−Ｂ線断面図に対応する。Ｘ方向に関して、第一層２１が、半導体チップ３の搭載領域５１の下方の中央部における厚みが、搭載領域５１の外側の領域５２の下方における厚みよりも薄くなるように構成されている点は、実施例１と同様である。ただし、第二層２２及び第三層２３に関してＸ方向に関して場所に応じて厚みを異ならせている点が実施例１とは異なる。
【００８３】
図９は、実施例３の半導体装置１に関して、サブマウント２の第一層２１、第二層２２、及び第三層２３のＸ方向に関する厚みを説明するために、図８のサブマウント２の箇所のみを拡大して示した模式的な図面である。図内に示された数値は寸法の一例である。図９に示すように、実施例３の半導体装置１では、第三層２３は、Ｘ方向に関し、半導体チップ３の搭載領域５１の下方の中央部における厚みが、搭載領域５１の外側の領域５２の下方における厚みよりも薄くなるように構成されている。また、第二層２２の厚みは、Ｘ方向に関し、半導体チップ３の搭載領域５１の下方の中央部における厚みが、搭載領域５１の外側の領域５２の下方における厚みよりも厚くなるように構成されている。
【００８４】
実施例３の半導体装置１は、図９に示すように、第二層２２の厚みを３１５．５μｍ〜３６１．５μｍの範囲でＸ方向に分布させ、第三層２３の厚みを４０μｍ〜６３μｍの範囲でＸ方向に分布させた点を除いては、実施例１と共通とした。
【００８５】
（実施例４）
実施例４として作製された半導体装置１の構成は以下の通りである。なお、実施例４の半導体装置１の構造については、斜視図は図１と同様であり、平面図は図２と同様であり、Ａ−Ａ線断面図は図３と同様である。
【００８６】
図１０は、実施例４の半導体装置１における、図２のＢ−Ｂ線断面図に対応する。実施例１と比較して、半導体チップ３の搭載領域５１の外側の領域５２のうち、一方の領域５２のみについて、第一層２１の厚みを、半導体チップ３の搭載領域５１の下方の中央部における厚みよりも厚くしている点が異なる。第三層２３については、実施例１と同様に場所に応じて厚みは均一である。なお、第二層２２については、第一層２１の厚みの分布に応じて厚みを分布させている。実施例４は、第一層２１及び第二層２２の厚みの分布以外については、実施例１と同じである。
【００８７】
図１１は、実施例４の半導体装置１に関して、サブマウント２の第一層２１及び第二層２２のＸ方向に関する厚みを説明するために、図１０のサブマウント２の箇所のみを拡大して示した模式的な図面である。図内に示された数値は寸法の一例である。
【００８８】
（比較例１）
比較例１として作製された半導体装置６１の構成は以下の通りである。なお、比較例１の半導体装置６１の構造については、斜視図は図１と同様であり、平面図は図２と同様であり、Ａ−Ａ線断面図は図３と同様である。
【００８９】
図１２は、比較例１の半導体装置６１における、図２のＢ−Ｂ線断面図に対応する。比較例１の半導体装置６１は、Ｘ方向及びＺ方向に関して、第一層２１、第二層２２及び第三層２３の厚みがいずれも均一に構成されたサブマウント６０を備えている。比較例１の半導体装置６１は、第一層２１の厚みを４０μｍ、第二層２２の厚みを３７０μｍ、第三層２３の厚みを４０μｍとして形成されており、その他の箇所については実施例１と共通とした。
【００９０】
（比較例２）
比較例２として作製された半導体装置６２の構成は以下の通りである。なお、比較例２の半導体装置６２の構造については、斜視図は図１と同様であり、平面図は図２と同様であり、Ａ−Ａ線断面図は図３と同様である。
【００９１】
図１３は、比較例２の半導体装置６２における、図２のＢ−Ｂ線断面図に対応する。比較例２の半導体装置６２が備えるサブマウント６３は、実施例１の半導体装置１が備えるサブマウント２とは逆に、Ｘ方向に関して、第一層２１が、半導体チップ３の搭載領域５１の下方の中央部における厚みが、搭載領域５１の外側の領域５２の下方における厚みよりも厚くなるように構成されている。第三層２３については、実施例１と同様に場所に応じて厚みは均一である。なお、第二層２２については、第一層２１の厚みの分布に応じて厚みを分布させている。比較例２は、第一層２１及び第二層２２の厚みの分布以外については、実施例１と同じである。
【００９２】
図１４は、比較例２の半導体装置６２に関して、サブマウント６３の第一層２１及び第二層２２のＸ方向に関する厚みを説明するために、サブマウント６３の第一層２１及び第二層２２の箇所のみを拡大して示した模式的な図面である。
【００９３】
（検証方法）
上記の各実施例及び各比較例に対して、サブマウント（２，６０，６３）の表面側に形成された第二接合層１２上に半導体チップ３を載置した状態で温度２８０℃まで加熱し、半導体チップ３とサブマウント（２，６０，６３）とを固着させ、その状態から２２℃（室温）まで温度を低下させた。そして、半導体チップ３の熱変形量を、有限要素法による構造解析によって算出した。
【００９４】
なお、計算に用いた各材料の物性値は以下の通りである。
【００９５】
ＧａＡｓの０℃時における線膨張係数は５．６×１０−６／Ｋであり、１００℃時における線膨張係数が６．０×１０−６／Ｋである。ＧａＡｓの縦弾性係数は８５ＧＰａであり、ポアソン比は０．３１である。
【００９６】
Ｃｕの２０℃時における線膨張係数は１６．５×１０−６／Ｋであり、２２７℃時における線膨張係数が１８．３×１０−６／Ｋである。Ｃｕの縦弾性係数は１１９ＧＰａであり、ポアソン比は０．３２６である。
【００９７】
ＡｌＮの２０℃時における線膨張係数は２．５×１０−６／Ｋであり、２２７℃時における線膨張係数が４．４×１０−６／Ｋである。ＡｌＮの縦弾性係数は３３０ＧＰａであり、ポアソン比は０．２４である。
【００９８】
Ａｕの線膨張係数は１．４×１０−６／Ｋである。Ａｕの２５℃時における縦弾性係数は７８ＧＰａであり、５０℃時における縦弾性係数は７５ＧＰａであり、１００℃時における縦弾性係数は５９ＧＰａであり、ポアソン比は０．４２である。
【００９９】
Ａｕ−Ｓｎハンダ（Ｓｎ２０ｗｔ％）の線膨張係数は１６×１０−６／Ｋである。また、同ハンダの２５℃時における縦弾性係数は５９ＧＰａであり、５０℃時における縦弾性係数は５７ＧＰａであり、１００℃時における縦弾性係数は４５ＧＰａであり、ポアソン比は０．４である。
【０１００】
上記条件の下、各実施例及び各比較例について、それぞれ半導体チップ３の主面の長手方向（Ｚ方向）の中心位置における、半導体チップ３の厚み方向（Ｙ方向）の変位量を算出することで、半導体チップ３の熱変形量を比較した。
【０１０１】
（検証結果）
図１５は、上記実施例１−４及び比較例１−２のそれぞれに係る半導体チップ３の熱変形量を、半導体チップ３の短手方向（Ｘ方向）位置に対してプロットしたグラフである。図１５において、横軸は半導体チップ３の短手方向における位置を示し、縦軸は厚み方向（Ｙ方向）の変形量を示している。
【０１０２】
図１５によれば、実施例１−４のいずれもが、比較例１−２と比べて半導体チップ３の熱変形量が低減されていることがわかる。この結果からも、図２に示すような主面を有する半導体チップ３をサブマウント２に載置して接合する場合においては、半導体チップ３の主面の短手方向（Ｘ方向）に関して、半導体チップ３の搭載領域５１の外側領域５２の下方のうちの少なくとも一方における第一層２１の厚みが、半導体チップ３の搭載領域５１の下方の中央部における厚みよりも厚くなるように構成されたサブマウント２を用いることで、半導体チップ３への応力を緩和する効果が得られることが分かる。
【０１０３】
［別実施形態］
以下、別実施形態について説明する。
【０１０４】
〈１〉  上述の実施形態では、半導体チップ３の主面が矩形形状を有し、主面に平行なＸ方向とＺ方向に関して、半導体チップ３の主面の長さが異なる長方形状を示す場合を採り上げた。そして、この場合において、半導体チップ３の主面の短手方向に対応するＸ方向に関し、第一層２１の厚みに分布を持たせることで半導体チップ３に対する応力を緩和させる効果が得られることを説明した。
【０１０５】
しかし、上記構成において、長手方向（Ｚ方向）に関して、半導体チップ３の搭載領域の下方の厚みよりもその外側の厚みを厚くするように第一層２１に厚みの分布を持たせ、短手方向（Ｘ方向）については第一層２１の厚みを均一とする構成を採用することも可能である。
【０１０６】
「課題を解決するための手段」の項で上述したように、長尺の物に対して当該長手方向の両端に力を加えた場合と、短手方向の両端に同じ力を加えた場合とで比較すると、前者の方が当該物を変形させやすい。従って、長手方向に係る応力を緩和させるために必要な第一層２１の厚みを特定しておき、短手方向については、この厚みを基準とした上で半導体チップ３の搭載領域５１の下方とその外側とで厚みに分布を持たせることで、短手方向に関する応力緩和も図ることで、両方向への変形を抑制する効果が最大限実現する。
【０１０７】
これに対し、短手方向に係る応力を緩和させるために必要な第一層２１の厚みを特定した場合、短手方向への変形を抑制するために必要な第一層２１の厚みは、長手方向を基準として特定した厚みよりも厚くなることが考えられる。これは、短手方向については、変形させるのに要する力の大きさが長手方向に比べると大きいことと同様、変形を抑制させるのに要する反対向きの力の大きさも長手方向に比べると大きくなることに起因する。つまり、短手方向に関して半導体チップ３に対して応力を緩和させるのに必要な厚みを特定した場合、この厚みは、長手方向に関して半導体チップ３に対して応力を緩和させるのに必要な厚みより厚くなる。この場合、長手方向については、第一層２１の厚みは応力を緩和する以上の厚みとなっているため、半導体チップ３に対してむしろ逆向きの応力が長手方向にかかり、変形の原因になることが考えられる。
【０１０８】
そこで、このような場合には、上述した実施形態とは逆に、長手方向に関し、半導体チップ３の搭載領域５１の下方の厚みよりも、搭載領域５１の外側の領域５２の下方の厚みが薄くなるように第一層２１に厚みの分布を持たせる。これによって、半導体チップ３の長手方向と短手方向の両方向について変形を抑制する効果が実現される。
【０１０９】
〈２〉  上述の実施形態では、半導体チップ３の主面に平行な第一方向について第一層２１の厚みに分布を持たせ、半導体チップ３の主面に平行な、第一方向とは異なる第二方向については厚みを均一とした。しかし、第一方向に関する第一層２１の厚みに分布を持たせた結果、第二方向について半導体チップ３への変形を抑制する効果が少し減少する場合がある。このような場合には、第二方向に関する第一層２１の厚みについても、第一方向と同様に分布を持たせても構わない。
【０１１０】
〈３〉  上述の実施形態では、サブマウント２が第一層２１、第二層２２、及び第三層２３の３層を有する構成であるものとして説明したが、サブマウント２が４層以上で構成されていても構わない。この場合、第一層２１、第二層２２以外の層の少なくとも一の層が、第二層２２よりも線膨張係数が大きい材料で構成されているものとして構わない。ただし、上述したように、サブマウント２はあくまで駆動時における高い排熱性を確保することが主目的であるところ、サブマウント２の厚みはできるだけ薄くするのが好ましい。この観点からは、サブマウント２を第一層２１、第二層２２、及び第三層２３の３層で構成するのが好ましいといえる。
【０１１１】
〈４〉  上述の実施形態では、半導体チップ３の層内に複数の光エミッタ１３が搭載され、各光エミッタ１３からの射出光を取り出すための光取り出し部１６が、光エミッタ１３の数に応じて複数備えられている構成とした。しかし、これは一実施形態を説明したものであり、本発明が、半導体チップ３に単一の光エミッタ１３と単一の光取り出し部１６が備えられた半導体装置１を排除する趣旨ではない。
【０１１２】
〈５〉  図１に示す半導体装置１はヒートシンク５を備える構成であるが、半導体装置１はヒートシンク５を必ずしも備えなくても構わない。
【０１１３】
〈６〉  サブマウント２の上面に複数の半導体チップ３を搭載する構成を採用することも可能である。この場合においては、例えば、各半導体チップ３の搭載領域５１の下方において、半導体チップ３の長手方向（Ｙ方向）に関しては第一層２１の厚みを均一とし、短手方向（Ｘ方向）に関しては上述した各実施例のように第一層２１の厚みに分布を持たせるものとすることができる。また、別の方法として、各半導体チップ３の搭載領域５１の下方において、半導体チップ３の短手方向（Ｘ方向）に関しては第一層２１の厚みを均一とし、長手方向（Ｙ方向）に関しては上述した別実施形態〈１〉のように第一層２１の厚みに分布を持たせるものとすることができる。
【０１１４】
〈７〉  例えば実施例１の半導体装置１においては、図４に示すように、半導体チップ３の搭載領域５１の外縁部分の下方における厚みを、半導体チップ３の搭載領域５１の中央部の下方における厚みよりも厚くなるように構成している。このように、半導体チップ３の外縁部分の下方に位置する部分を含む、半導体チップ３の搭載領域５１の外側の下方に位置する第一層２１の厚みを、半導体チップ３の搭載領域５１の中央部の下方における厚みよりも厚くするのがより好ましい。
【０１１５】
ただし、実施例１においては、第一層２１のＸ方向の厚みに関し、少なくとも半導体チップ３の搭載領域５１の外側の下方における厚みよりも、半導体チップ３の搭載領域５１の中央部の下方における厚みが厚くなるように構成していれば、従来よりも半導体チップ３への応力を緩和する効果が得られる。実施例２−４においても同様である。
【０１１６】
〈８〉  上述の実施形態では、半導体チップ３の主面が矩形形状である場合を採り上げて説明したが、本発明はこの形態に限られるものではない。一般に、半導体チップ３の主面が、異なる２方向（第一方向、第二方向）について長さが異なる形状を有する場合において、少なくともいずれか一方向に関して第一層２１の厚みに分布を持たせてなるサブマウント２を備える半導体装置１は、本発明の範囲内である。
【符号の説明】
【０１１７】
１      ：    半導体装置
２      ：    サブマウント
３      ：    半導体チップ
４      ：    第一接合層
５      ：    ヒートシンク
１１      ：    ｐ側給電層
１２      ：    第二接合層
１３      ：    光エミッタ
１４      ：    半導体チップ基材
１５      ：    ｎ側電極層
１６      ：    光取り出し部
２１      ：    第一層
２２      ：    第二層
２３      ：    第三層
５１      ：    半導体チップの搭載領域
５２      ：    半導体チップの搭載領域の外側
６０      ：    比較例１の半導体装置が備えるサブマウント
６１      ：    比較例１の半導体装置
６２      ：    比較例２の半導体装置
６３      ：    比較例２の半導体装置が備えるサブマウント
【図２】
2015176925.tif 000003
【図３】
2015176925.tif 000004
【図４】
2015176925.tif 000005
【図５】
2015176925.tif 000006
【図６】
2015176925.tif 000007
【図７】
2015176925.tif 000008
【図８】
2015176925.tif 000009
【図９】
2015176925.tif 000010
【図１０】
2015176925.tif 000011
【図１１】
2015176925.tif 000012
【図１２】
2015176925.tif 000013
【図１３】
2015176925.tif 000014
【図１４】
2015176925.tif 000015
【図１５】
2015176925.tif 000016
【図１】
2015176925.tif 000017