(57)【要約】【課題】本発明は、電子線描画に要する時間を短くすることができる分布帰還型半導体レーザ素子、及び分布帰還型半導体レーザ素子の製造方法を提供することを目的とする。【解決手段】基板１２と、該基板１２の上方に形成された活性層１６と、第１パターン２０ａと、該第１パターン２０ａより短く、該第１パターン２０ａの中央部に対向する第２パターン２０ｂとを有し、該活性層１６で発生した光を回折する回折格子２０と、を備えたことを特徴とする。【選択図】図２
2015138905.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された活性層と、
第１パターンと、前記第１パターンより短く、前記第１パターンの中央部に対向する第２パターンとを有し、前記活性層で発生した光を回折する回折格子と、を備えたことを特徴とする分布帰還型半導体レーザ素子。
【請求項２】
前記第１パターンの長さと、前記第２パターンの長さは３〜１０μｍのいずれかであることを特徴とする請求項１に記載の分布帰還型半導体レーザ素子。
【請求項３】
基板と、
前記基板の上方に形成された活性層と、
複数のパターンを有し、前記活性層で発生した光を回折する回折格子と、を備え、
前記複数のパターンは、それぞれ、２．５μｍ以上の長さのドットが連なることで形成されたことを特徴とする分布帰還型半導体レーザ素子。
【請求項４】
基板の上方に回折格子層を形成する工程と、
前記回折格子層の上方に導電層を形成する工程と、
前記導電層の上にレジストを形成する工程と、
前記レジストに電子線をあてて回折格子パターンを電子線描画する工程と、
前記回折格子パターンの直下の前記回折格子層を残すように前記回折格子層をエッチングして、回折格子を形成する工程と、を備えたことを特徴とする分布帰還型半導体レーザ素子の製造方法。
【請求項５】
前記回折格子層を形成した後、前記導電層を形成する前に、前記回折格子層の上に絶縁層を形成する工程を備えたことを特徴とする請求項４に記載の分布帰還型半導体レーザ素子の製造方法。
【請求項６】
前記導電層はタングステンを材料とすることを特徴とする請求項４又は５に記載の分布帰還型半導体レーザ素子の製造方法。
【請求項７】
基板の上方に回折格子層を形成する工程と、
前記回折格子層の上に直線状にパターニングされた絶縁層を形成する工程と、
前記絶縁層と前記回折格子層の上に、前記回折格子層の上の部分よりも前記絶縁層の上の部分が薄くなるように、レジストを形成する工程と、
前記絶縁層の上の前記レジストに電子線をあてて回折格子パターンを電子線描画する工程と、
前記回折格子パターンの直下の前記回折格子層を残すように前記回折格子層をエッチングして、回折格子を形成する工程と、を備えたことを特徴とする分布帰還型半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子線描画により回折格子を形成する分布帰還型半導体レーザ素子、及びその分布帰還型半導体レーザ素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、ＩｎＧａＡｓＰ光ガイド層とｐ型ＩｎＰクラッド層との界面に、鋸刃状の凹凸を有する回折格子を備えた分布帰還型半導体レーザ素子が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３５３７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子線描画でレジストに回折格子パターンを描画し、その回折格子パターンを利用して回折格子を形成することがある。電子線描画によれば微細な回折格子パターンを描くことが可能であるが、回折格子パターンの面積に比例して処理時間が長くなる問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、電子線描画に要する時間を短くすることができる分布帰還型半導体レーザ素子、及び分布帰還型半導体レーザ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願の発明に係る分布帰還型半導体レーザ素子は、基板と、該基板の上方に形成された活性層と、第１パターンと、該第１パターンより短く、該第１パターンの中央部に対向する第２パターンとを有し、該活性層で発生した光を回折する回折格子と、を備えたことを特徴とする。
【０００７】
本願の発明に係る他の分布帰還型半導体レーザ素子は、基板と、該基板の上方に形成された活性層と、複数のパターンを有し、該活性層で発生した光を回折する回折格子と、を備え、該複数のパターンは、それぞれ、２．５μｍ以上の長さのドットが連なることで形成されたことを特徴とする。
【０００８】
本願の発明に係る分布帰還型半導体レーザ素子の製造方法は、基板の上方に回折格子層を形成する工程と、該回折格子層の上方に導電層を形成する工程と、該導電層の上にレジストを形成する工程と、該レジストに電子線をあてて回折格子パターンを電子線描画する工程と、該回折格子パターンの直下の該回折格子層を残すように該回折格子層をエッチングして、回折格子を形成する工程と、を備えたことを特徴とする。
【０００９】
本願の発明に係る他の分布帰還型半導体レーザ素子の製造方法は、基板の上方に回折格子層を形成する工程と、該回折格子層の上に直線状にパターニングされた絶縁層を形成する工程と、該絶縁層と該回折格子層の上に、該回折格子層の上の部分よりも該絶縁層の上の部分が薄くなるように、レジストを形成する工程と、該絶縁層の上の該レジストに電子線をあてて回折格子パターンを電子線描画する工程と、該回折格子パターンの直下の該回折格子層を残すように該回折格子層をエッチングして、回折格子を形成する工程と、を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、回折格子を構成するパターンの長さを短くしたり、当該パターンを大きなドットで形成したり、レジストの下に導電層又は絶縁層を形成したりすることで、電子線描画に要する時間を短くすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る分布帰還型半導体レーザ素子の断面図である。
【図２】図１の回折格子の平面図である。
【図３】変形例に係る回折格子の平面図である。
【図４】別の変形例に係る回折格子の平面図である。
【図５】本発明の実施の形態２に係る分布帰還型半導体レーザ素子の回折格子の平面図である。
【図６】本発明の実施の形態３に係る分布帰還型半導体レーザ素子の製造方法を説明するウエハの一部断面斜視図である。
【図７】本発明の実施の形態４に係る分布帰還型半導体レーザ素子の製造方法を説明するウエハの一部断面斜視図である。
【図８】レジスト等を示すウエハの一部断面斜視図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る分布帰還型半導体レーザ素子、及び分布帰還型半導体レーザ素子の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る分布帰還型半導体レーザ素子１０の断面図である。分布帰還型半導体レーザ素子１０は、例えばｐ型ＩｎＰで形成された基板１２を備えている。基板１２の上にはｐ型クラッド層１４が形成されている。ｐ型クラッド層１４の上には活性層１６が形成されている。活性層１６の上にはｎ型スペーサ層１８が形成されている。
【００１４】
ｎ型スペーサ層１８の上には、例えばＩｎＰで回折格子２０が形成されている。回折格子２０を構成する複数のパターン間には、例えばＩｎＧａＡｓＰで光ガイド層２２が形成されている。光ガイド層２２の上には、例えばＩｎＰでｎ型クラッド層２４が形成されている。従って、回折格子２０は、ｎ型クラッド層２４と光ガイド層２２により埋め込まれている。
【００１５】
ｎ型クラッド層２４の上には、コンタクト層２６を介してｎ側電極２８が形成されている。また、基板１２の裏面にはｐ側電極３０が形成されている。分布帰還型半導体レーザ素子１０は、端面３２、３４を有する共振器を構成している。
【００１６】
図２は、図１の回折格子２０の平面図である。回折格子２０は、第１パターン２０ａと、第１パターンより短い第２パターン２０ｂが交互に形成される構成となっている。第１パターン２０ａの長さ（ｘ１）は例えば１０μｍである。第２パターン２０ｂの長さ（ｘ２）は例えば３μｍである。第１パターン２０ａと第２パターン２０ｂの間隔は例えば２００ｎｍ程度である。
【００１７】
第２パターン２０ｂは、第１パターン２０ａの中央部に対向している。つまり、第１パターン２０ａの端部には第２パターン２０ｂが対向していない。その結果、回折格子２０は、端面３２から端面３４にかけて、幅３μｍで、複数のパターンが等間隔に設けられた回折格子として機能する。そして、回折格子２０が活性層１６で発生した光を回折することで発光波長の単一化を実現している。
【００１８】
続いて、回折格子２０の形成方法について説明する。まず、回折格子を形成するための回折格子層をウエハ全面に形成する。次いで、回折格子層の上にレジストを形成する。次いで、このレジストに電子線描画を施すことで、回折格子のパターンに対応する回折格子パターンを１つずつ形成する。次いで、当該回折格子パターンをマスクにして回折格子層の一部をエッチングして回折格子２０を形成する。
【００１９】
ところで、回折格子を構成するパターンの幅を１０μｍで形成しても、実際に使用するのは中央の３μｍの部分だけであり、他の７μｍの部分はプロセスばらつきに対応するために形成されている。そのため、ある程度プロセスばらつきを抑制できる場合は、回折格子を構成するパターンの幅を１０μｍより短くしてもよい。
【００２０】
本発明の実施の形態１に係る回折格子２０は、第２パターン２０ｂを第１パターン２０ａよりも短くしたので、その分だけ電子線描画に要する時間を短くすることができる。しかも、第１パターン２０ａと第２パターン２０ｂにより、端面３２から端面３４にかけて、幅３μｍで、複数のパターンが等間隔に設けられた回折格子が形成されているので、第１パターンだけで構成された回折格子と同等の機能を有する回折格子を提供することができる。
【００２１】
図３は、変形例に係る回折格子の平面図である。この分布帰還型半導体レーザ素子５０の回折格子は、分布帰還型半導体レーザ素子１０の回折格子と比べて、第２パターン２０ｂの密度が低い。図４は、別の変形例に係る回折格子の平面図である。この分布帰還型半導体レーザ素子１００の回折格子は、第２パターン２０ｂ、２０ｃを備えている。第２パターン２０ｂ、２０ｃはいずれも第１パターン２０ａより短いが、第２パターン２０ｃの方が第２パターン２０ｂより短い。図２、３を参照して説明したように、第２パターンの密度を変化させたり、複数の異なる長さの第２パターンを設けたりしてもよい。
【００２２】
第１パターン２０ａの長さと第２パターン２０ｂの長さは特に限定されないが、電子線描画に要する時間が長くならないように、３〜１０μｍのいずれかが好ましい。また、回折格子の位相を意図的にずらした位相シフト部を形成しても良い。なお、これらの変形は、以下の実施の形態に係る分布帰還型半導体レーザ素子と分布帰還型半導体レーザ素子の製造方法に応用することができる。
【００２３】
実施の形態２．
図５は、本発明の実施の形態２に係る分布帰還型半導体レーザ素子１５０の回折格子の平面図である。複数形成されたｘ方向に平行なパターン１５２が、回折格子１５４を構成している。複数のパターン１５２は、それぞれ、２．５μｍの長さのドット１５２ａ、１５２ｂ、１５２ｃ、１５２ｄが直線的に連なることで形成されている。なお、ドットの長さは２．５μｍ以上であれば特に限定されない。
【００２４】
電子線描画では、パルス状に電子線を発生させる電子線照射装置に対して、ウエハを走査させることで、レジストに回折格子パターンを形成することがある。その場合、複数のドットが連なることで回折格子パターンが形成される。例えば、このドット径を数１００ｎｍとすると長さが１０μｍの１つのパターンを形成するのに多くのドットが必要となり、電子線描画に長時間を要する。
【００２５】
しかしながら、本発明の実施の形態２に係る分布帰還型半導体レーザ素子の製造方法では、２．５μｍ以上の長さのドットを連ねて１つのパターンを形成するので、ごく少数のドットで１つのパターンを形成することができる。従って、電子線照射装置に対するウエハの走査速度を高くして、電子線描画に要する時間を短くすることができる。
【００２６】
実施の形態３．
図６は、本発明の実施の形態３に係る分布帰還型半導体レーザ素子の製造方法を説明するためのウエハの一部断面斜視図である。この製造方法では、まず、基板１２の上方に回折格子層２０Ａを形成する。次いで、回折格子層２０Ａの上に、例えばＳｉＯ２で絶縁層２００を形成する。次いで、絶縁層２００の上に、例えばＷ（タングステン）で導電層２０２を形成する。導電層２０２は回折格子層２０Ａの上方に形成されている。
【００２７】
次いで、導電層２０２の上にレジスト２０４を形成する。次いで、レジスト２０４に電子線をあてて回折格子パターンを電子線描画する。具体的には、電子線照射装置２１０から発せられた電子線２１２をレジスト２０４にあてて、回折格子を形成するための回折格子パターン２１４を形成する。図６には、回折格子パターンの形成途中の様子が示されている。
【００２８】
次いで、例えばドライエッチングで、回折格子パターン２１４の直下の回折格子層２０Ａを残すように導電層２０２、絶縁層２００、及び回折格子層２０Ａをエッチングして、回折格子を形成する。回折格子の形成後、絶縁層２００と導電層２０２を除去する。あるいは、回折格子パターン２１４に対応するパターンを絶縁層２００に形成した後に、絶縁層２００をマスクとして回折格子層２０Ａをエッチングしてもよい。
【００２９】
本発明の実施の形態３に係る分布帰還型半導体レーザ素子の製造方法では、導電層２０２を形成したので、レジスト２０４に電子線を照射することによる分布帰還型半導体レーザ素子のチャージアップ（帯電）を防止できる。従って、電子線照射装置２１０の加速電圧とビーム電流を上げて解像度を向上させ、電子線描画に要する時間を短くすることができる。
【００３０】
また、導電層２０２は電子線反射膜として機能するので、導電層２０２を形成しない場合と比べてレジスト感度を上昇させることができる。従って、電子線描画の速度を高め、電子線描画に要する時間を短くすることができる。
【００３１】
絶縁層２００は、回折格子層２０Ａを導電層２０２から保護するために設けられている。従って、回折格子層２０Ａにダメージがなければ、絶縁層２００を省略しても良い。また、導電層２０２の材料は、チャージアップ防止とレジスト感度の上昇が可能な材料であればよく、Ｗに限定されない。
【００３２】
実施の形態４．
図７は、本発明の実施の形態４に係る分布帰還型半導体レーザ素子の製造方法を説明するためのウエハの一部断面斜視図である。まず、基板１２の上方に回折格子層２０Ａを形成する。次いで、回折格子層２０Ａの上に直線状にパターニングされた絶縁層２５０を形成する。絶縁層２５０は例えばＳｉＯ２で形成する。絶縁層２５０の幅（ｘ４）は例えば１０μｍである。
【００３３】
次いで、絶縁層２５０と回折格子層２０Ａの上に、レジストを形成する。図８には、レジスト２５２が示されている。レジスト２５２は、回折格子層２０Ａ上の部分（第１部分２５２ａ）と絶縁層２５０上の部分（第２部分２５２ｂ）を有している。そして、絶縁層２５０表面は回折格子層２０Ａの１００表面よりもレジストが付きにくい性質を利用して、第１部分２５２ａの厚さ（Ｚ１）よりも第２部分２５２ｂの厚さ（Ｚ２）を薄くした。なお、他の方法で第１部分２５２ａよりも第２部分２５２ｂを薄くしても良い。
【００３４】
次いで、絶縁層２５０の上のレジスト（第２部分２５２ｂ）に電子線をあてて回折格子パターンを電子線描画する。具体的には、電子線照射装置２１０から発せられた電子線２１２で回折格子パターン２１４を形成する。図８には、回折格子パターンの形成途中の様子が示されている。次いで、例えばドライエッチングで、回折格子パターン２１４の直下の回折格子層２０Ａを残すように、絶縁層２５０と回折格子層２０Ａをエッチングして、回折格子を形成する。回折格子の形成後、残余の絶縁層２５０を除去する。
【００３５】
電子線描画の速度を速めるためには、レジストを薄くすることが好ましい。本発明の実施の形態４では、レジスト２５２の薄い部分（第２部分２５２ｂ）に対して電子線描画するので、電子線描画の速度を速め、電子線描画に要する時間を短くすることができる。なお、ここまでに説明した各実施の形態の特徴は、適宜に組み合わせることができる。
【符号の説明】
【００３６】
１０  分布帰還型半導体レーザ素子、  １２  基板、  １４  ｐ型クラッド層、  １６  活性層、  １８  スペーサ層、  ２０  回折格子、  ２０ａ  第１パターン、  ２０ｂ  第２パターン、  ２２  光ガイド層、  ２４  ｎ型クラッド層、  １５２  パターン、  １５２ａ,１５２ｂ,１５２ｃ,１５２ｄ  ドット、  １５４  回折格子、  ２００  絶縁層、  ２０２  導電層、  ２０４  レジスト、  ２１４  回折格子パターン、  ２５０  絶縁層、  ２５２  レジスト
【図１】
2015138905.tif 000003
【図２】
2015138905.tif 000004
【図３】
2015138905.tif 000005
【図４】
2015138905.tif 000006
【図５】
2015138905.tif 000007
【図６】
2015138905.tif 000008
【図７】
2015138905.tif 000009
【図８】
2015138905.tif 000010