(57)【要約】【課題】  信頼性が高い半導体発光装置を提供する。【解決手段】  当該半導体発光装置を構成する半導体発光素子は、ｎ型半導体層、活性層、および、ｐ型半導体層が積層する光半導体積層と、光半導体積層の一方の表面に形成されたｎ側電極およびｐ側電極と、ｎ側電極およびｐ側電極上に形成され、ｎコンタクトホールおよびｐコンタクトホールを備える絶縁膜と、絶縁膜上に形成され、ｎコンタクトホールを通ってｎ側電極と接触する第１導電部材、および、ｐコンタクトホールを通ってｐ側電極と接触する第２導電部材と、を含み、ｐコンタクトホールは、光半導体積層の角領域に対応する領域に配設されている。【選択図】  図５
2015176979.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層、発光性を有する活性層、および、該第１導電型とは異なる第２導電型の第２半導体層が順次積層する光半導体積層であって、前記第２半導体層および前記活性層を貫通するビアホールを備え、該ビアホールの底面に前記第１半導体層が表出する光半導体積層と、
前記ビアホール内に配置され、該ビアホールの底面に表出する前記第１半導体層と電気的に接続するビア電極と、
前記第２半導体層表面に前記ビアホールを避けるように配置され、該第２半導体層と電気的に接続する表面電極と、
前記表面電極上に配置され、前記ビア電極が露出する第１コンタクトホール、および、前記表面電極の一部が露出する第２コンタクトホールを備える絶縁膜と、
前記絶縁膜上に配置され、前記第１コンタクトホールにおいて前記ビア電極と接触する第１導電部材と、
前記絶縁膜上に前記第１導電部材と間隙を空けて配置され、前記第２コンタクトホールにおいて前記表面電極と接触する第２導電部材と、
を含み、
前記光半導体積層は、平面視において、第１の長さＬ１を有する第１の縁部、該第１の縁部と対向し、第２の長さＬ２を有する第２の縁部、該第１および第２の縁部の一方の終端に結合し、第３の長さＬ３を有する第３の縁部、および、該第１および第２の縁部の他方の終端に結合し、第４の長さＬ４を有する第４の縁部、を含む外縁を有し、
前記第２コンタクトホールは、前記光半導体積層面内に投影されたときに、前記第１の縁部から０．０６×Ｌ３離れた範囲までであって、前記第３の縁部から０．１５×Ｌ１離れた範囲までの角領域内、および、前記第１の縁部から０．０６×Ｌ４離れた範囲までであって、前記第４の縁部から０．１５×Ｌ１離れた範囲までの角領域内に、配設されている、
半導体発光装置。
【請求項２】
前記第２コンタクトホールは、前記光半導体積層面内に投影されたときに、前記第１の縁部から０．０３×Ｌ３離れた範囲までであって、前記第３の縁部か０．０６×Ｌ１離れた範囲までの角領域内、および、前記第１の縁部から０．０３×Ｌ４離れた範囲までであって、前記第４の縁部から０．０６×Ｌ１離れた範囲までの角領域内に配設されている請求項１記載の半導体発光装置。
【請求項３】
前記光半導体積層の平面形状は、前記第１および第２の縁部が短辺を構成し、前記第３および第４の縁部が長辺を構成する長方形状である請求項１または２記載の半導体発光装置。
【請求項４】
前記第１および第２の長さＬ１，Ｌ２は６５０μｍ〜７００μｍであり、前記第３および第４の長さＬ３，Ｌ４は１３００μｍ〜１３５０μｍである請求項３記載の半導体発光装置。
【請求項５】
さらに、前記第１導電部材および前記第２導電部材に電気的に接続し、前記光半導体積層に１Ａ以上の電流を供給することができる電源と、を含む請求項１〜４いずれか１項記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビアタイプの半導体発光素子を含む半導体発光装置に関する。
【背景技術】
【０００２】
ＧａＮ等の窒化物半導体を用いた半導体発光素子は、紫外光ないし青色光を発光することができ、さらに蛍光体を利用することにより白色光を発光することができる。このような半導体発光素子は、たとえば車両用灯具などの照明器具に用いられている。
【０００３】
半導体発光素子は、たとえば、ｎ型ＧａＮ層、発光性を有する活性層およびｐ型ＧａＮ層が積層する光半導体積層と、ｎ型およびｐ型ＧａＮ層に接触して、光半導体積層に電流を注入することができる電極と、から構成される。半導体発光素子は、電極の構造や配置位置に応じて、ビアタイプ（たとえば特許文献１〜３）や対向電極タイプ、フリップチップタイプ等に分類される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−０６６３０４号公報
【特許文献２】特開２０１１−２４９５０１号公報
【特許文献３】特開２０１１−１９９２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ビアタイプの半導体発光素子を含む半導体発光装置であって、信頼性が高い半導体発光装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の主な観点によれば、第１導電型の第１半導体層、発光性を有する活性層、および、該第１導電型とは異なる第２導電型の第２半導体層が順次積層する光半導体積層であって、前記第２半導体層および前記活性層を貫通するビアホールを備え、該ビアホールの底面に前記第１半導体層が表出する光半導体積層と、前記ビアホール内に配置され、該ビアホールの底面に表出する前記第１半導体層と電気的に接続するビア電極と、前記第２半導体層表面に前記ビアホールを避けるように配置され、該第２半導体層と電気的に接続する表面電極と、前記表面電極上に配置され、前記ビア電極が露出する第１コンタクトホール、および、前記表面電極の一部が露出する第２コンタクトホールを備える絶縁膜と、前記絶縁膜上に配置され、前記第１コンタクトホールにおいて前記ビア電極と接触する第１導電部材と、前記絶縁膜上に前記第１導電部材と間隙を空けて配置され、前記第２コンタクトホールにおいて前記表面電極と接触する第２導電部材と、を含み、前記光半導体積層は、平面視において、第１の長さＬ１を有する第１の縁部、該第１の縁部と対向し、第２の長さＬ２を有する第２の縁部、該第１および第２の縁部の一方の終端に結合し、第３の長さＬ３を有する第３の縁部、および、該第１および第２の縁部の他方の終端に結合し、第４の長さＬ４を有する第４の縁部、を含む外縁を有し、前記第２コンタクトホールは、前記光半導体積層面内に投影されたときに、前記第３の縁部から０．１５×Ｌ１離れた範囲までであって、前記第１の縁部から０．０６×Ｌ３離れた範囲までの角領域内、および、前記第４の縁部から０．１５×Ｌ１離れた範囲までであって、前記第１の縁部から０．０６×Ｌ４離れた範囲までの角領域内に、配設されている半導体発光装置、が提供される。
【発明の効果】
【０００７】
信頼性が高い半導体発光装置が得られる。
【図面の簡単な説明】
【０００８】
【図１−１】および、
【図１−２】図１Ａ〜図１Ｆは、実施例による半導体発光装置（半導体発光素子）を製造する様子を示す断面図である。
【図２】図２Ａ〜図２Ｃは、光半導体積層上におけるビア電極および表面電極の配置関係、絶縁膜表面における第１コンタクトホールおよび第２コンタクトホールの配置関係、ならびに、導電層のパターンを示す平面図である。
【図３−１】および、
【図３−２】図３Ａ〜図３Ｃは、実施例による半導体発光装置（半導体発光素子）を製造する様子を示す断面図であり、図３Ｄは、支持基板上に形成された接合層のパターンを示す平面図であり、図３Ｅは、実施例による半導体発光装置を全体的に示す平面図である。
【図４】図４Ａは、参考例による半導体発光素子の一部を示す平面図であり、図４Ｂは、その半導体発光素子の光半導体積層における電流密度分布を示すグラフである。
【図５】図５Ａは、実施例による半導体発光素子の一部を示す平面図であり、図５Ｂは、その半導体発光素子の光半導体積層における電流密度分布を示すグラフである。
【発明を実施するための形態】
【０００９】
最初に、本発明の実施例による半導体発光装置（ＬＥＤ装置）の製造方法について説明する。ＬＥＤ装置は、支持基板上に複数の半導体発光素子（ＬＥＤ素子）、たとえば４つのＬＥＤ素子が一方向に配列する構成を有する。４つのＬＥＤ素子は、すべて同様の構成を有するものとする。以下では、単一のＬＥＤ素子に着目して、その製造方法について主に説明する。
【００１０】
図１Ａ〜図１Ｆは、成長基板１０上にデバイス構造体１０２を形成する様子を示す断面図である。なお、図中に示す各構成要素の相対的なサイズや位置関係などは、実際のものとは異なっている。
【００１１】
最初に、成長基板１０として、Ｃ面サファイア基板を準備する。なお、成長基板１０には、サファイア基板のほかに、スピネル基板やＺｎＯ（酸化亜鉛）基板などを用いることができる。その後、成長基板１０をサーマルクリーニングする。具体的には、水素雰囲気中において、成長基板１０を、１０００℃で１０分間加熱する。
【００１２】
次に、図１Ａに示すように、ＭＯＣＶＤ（有機金属化学気相成長）法などにより、成長基板１０上に、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１）で表現される窒化物半導体層（光半導体積層２０）を形成する。
【００１３】
具体的には、まず、基板温度を５００℃にし、１０．４μｍｏｌ／ｍｉｎの流量でＴＭＧ（トリメチルガリウム）を、３．３ＳＬＭの流量でＮＨ３を、３分間供給する。これにより、成長基板１０上にＧａＮからなるバッファ層が成長する。続いて、基板温度を１０００℃にして、バッファ層を結晶化させる。
【００１４】
その後、基板温度を保持したまま、４５μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ３を、２０分間供給する。これにより、バッファ層上にＧａＮからなる下地層が成長する。バッファ層および下地層は、下地バッファ層２１を構成する。
【００１５】
その後、基板温度を保持したまま、４５μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ３を、２．７×１０−９μｍｏｌ／ｍｉｎの流量でＳｉＨ４を、１２０分間供給する。これにより、下地バッファ層２１上に、層厚が７μｍ程度であるＳｉドープＧａＮ層（ｎ型ＧａＮ層）が成長する。ｎ型ＧａＮ層は、ｎ型半導体層２２を構成する。
【００１６】
その後、基板温度を７００℃にし、３．６μｍｏｌ／ｍｉｎの流量でＴＭＧを、１０μｍｏｌ／ｍｉｎの流量でＴＭＩ（トリメチルインジウム）を、４．４ＳＬＭの流量でＮＨ３を、３３秒間供給し、ＩｎＧａＮからなる井戸層（層厚２．２ｎｍ程度）を成長させる。続いて、ＴＭＩの供給を停止して、ＴＭＧおよびＮＨ３を３２０秒間供給し、ＧａＮからなる障壁層（層厚１５ｎｍ程度）を成長させる。そして、井戸層および障壁層の成長を交互に（たとえば５周期分）繰り返して、ｎ型半導体層２２上に、多重量子井戸構造を有する活性層２３を形成する。
【００１７】
その後、基板温度を８７０℃にし、８．１μｍｏｌ／ｍｉｎの流量でＴＭＧを、４．４ＳＬＭの流量でＮＨ３を、２．９×１０−７μｍｏｌ／ｍｉｎの流量でＣＰ２Ｍｇ（ビスシクロペンタディエニルマグネシウム）を、５分間供給する。これにより、活性層２３上に、層厚が５００ｎｍ程度であるＭｇドープＧａＮ層（ｐ型ＧａＮ層）が成長する。ｐ型ＧａＮ層は、ｐ型半導体層２４を構成する。
【００１８】
以上により、成長基板１０上に、下地バッファ層２１を介して、ｎ型半導体層２２、活性層２３、および、ｐ型半導体層２４、が順次積層する光半導体積層２０が形成される。
【００１９】
次に、リフトオフ法により、光半導体積層２０（ｐ型半導体層２４）表面に、開口部３０ｈを含むｐ側電極（表面電極）３０を形成する。ｐ側電極３０は、たとえばＩＴＯ（インジウム錫酸化物）膜／Ａｇ膜／ＴｉＷ膜／Ｔｉ膜／Ｐｔ膜／Ａｕ膜／Ｔｉ膜の導電性多層膜からなる。ｐ側電極３０は、ｐ型半導体層２４表面において、ｐ型半導体層２４と電気的に接続している。なお、図中において、ｐ側電極３０は、単一の開口部３０ｈを含むものとして示されているが、実際には、多数の開口部３０ｈを含むものとする（図２参照）。
【００２０】
次に、図１Ｂに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、光半導体積層２０の、開口部３０ｈに対応する領域、および、ｐ側電極３０よりも外側の領域を除去する。これにより、光半導体積層３０にビア２０ｂおよび外側溝２０ｄが形成される。ビア２０ｂおよび外側溝２０ｄは、少なくともｐ型半導体層２４および活性層２３を貫通し、それらの底面にはｎ型半導体層２２が表出する。
【００２１】
次に、図１Ｃに示すように、ビア２０ｂの底面を除く領域にフロート層４０を形成する。まず、スパッタ法などにより、ｐ側電極３０を含む光半導体積層２０の上面全面に、膜厚３００ｎｍ程度のＳｉＯ２膜を成膜する。なお、ＳｉＯ２膜は、ＳｉＮ膜などに代替してもよい。続いて、レジストマスクを用いたＣＦ４／Ａｒ混合ガスによるドライエッチング法により、ビア２０ｂ底面に成膜されたＳｉＯ２膜をエッチングする。このとき、ビア２０ｂの底面に、ｎ型半導体層２２が露出する。これにより、少なくともｐ側電極３０およびビア２０ｂの側面を覆うＳｉＯ２膜、つまりフロート層４０が形成される。
【００２２】
次に、図１Ｄに示すように、リフトオフ法により、ビア２０ｂ内にｎ側電極（ビア電極）５０を形成する。ｎ側電極５０は、たとえばＴｉ膜／Ａｌ膜／Ｔｉ膜／Ｐｔ膜／Ａｕ膜の金属多層膜からなる。ｎ側電極５０は、ビア２０ｂの底面において、ｎ型半導体層２２と電気的に接続している。なお、ビア２０ｂの側面はフロート層４０により覆われているため、ｎ側電極５０は活性層２３およびｐ型半導体層２４とは電気的に接続しない。
【００２３】
次に、図１Ｅに示すように、レジストマスクを用いた塩素ガスによるドライエッチング法により、フロート層４０のうちｐ側電極３０の上方に位置する一部分を除去し、ｐ側電極３０の一部を露出させる。ここで、便宜的に、フロート層４０のうちｐ側電極３０よりも上方に位置する部分（フロート層４０の表面部分）を、絶縁膜４１と呼ぶこととする。また、絶縁膜４１表面において、ｐ側電極３０が露出している部分をｐコンタクトホール４１ｐと呼び、ｎ側電極５０が露出している部分をｎコンタクトホール４１ｎと呼ぶこととする。
【００２４】
次に、図１Ｆに示すように、リフトオフ法により、フロート層４０上、特に絶縁膜４１上に、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の金属多層膜からなる導電層６０を形成する。導電層６０は、ｎコンタクトホール４１ｎにおいてｎ側電極５０と接触する第１導電部材６１と、ｐコンタクトホール４１ｐにおいてｐ側電極３０と接触する第２導電部材６２と、を含む。第１導電部材６１および第２導電部材６２は、間隙６０ｇを空けて形成されており、相互に電気的に絶縁されている。
【００２５】
その後、レジストマスクを用いた塩素ガスによるドライエッチング法により、外側溝２０ｄ内において、フロート層４０および光半導体積層２０を貫通する分離溝２０ｉを形成する。分離溝２０ｉは、ＬＥＤ素子の外縁を画定する。
【００２６】
以上により、成長基板１０上に、光半導体積層２０から導電層６０までの構成要素を含むデバイス構造体１０２が形成される。
【００２７】
図２Ａ〜図２Ｃは、それぞれ、光半導体積層２０表面におけるｐ側電極３０およびｎ側電極５０の配置関係、絶縁膜４１表面におけるｐコンタクトホール４１ｐおよびｎコンタクトホール４１ｎの配置関係、ならびに、導電層６０のパターンを示す平面図である。分離溝２０ｉによって画定された光半導体積層２０は、たとえば、短辺が６５０〜７００μｍ程度であり、長辺が１３００〜１３５０μｍ程度である長方形状の平面形状を有する。ここで、光半導体積層２０の短辺を構成する縁部（外縁）をそれぞれ第１および第２の縁部Ｓ１，Ｓ２と呼び、長辺を構成する縁部（外縁）をそれぞれ第３および第４の縁部Ｓ３，Ｓ４と呼ぶこととする。
【００２８】
図２Ａに示すように、ｐ側電極３０（図中、相対的にピッチが広い斜線模様で示されている）およびｎ側電極５０（図中、相対的にピッチが狭い斜線模様で示されている）は、それぞれ光半導体積層２０表面に形成されている。ｐ側電極３０は、ｎ側電極５０を避けて、光半導体積層２０表面に全面的に設けられている。ｎ側電極５０（ないしビア２０ｂ）は、たとえば円形状の平面形状を有し、光半導体積層２０面内に一様に分布するように設けられている。なお、図中において、ｎ側電極５０は、３行５列の行列状に分布するように示されているが、実際には、たとえば６行１１列の行列状に分布するように設けられる。なお、ｎ側電極５０の平面形状は、円形状に限らず、楕円状や矩形状であってもかまわない。また、分布様態も、行列状に限らない。
【００２９】
図２Ｂに示すように、フロート層４０は、光半導体積層２０を全体的に覆うように形成されている。フロート層４０（ないしフロート層４０のうちｐ側電極３０よりも上方に位置する絶縁膜４１）には、ｐ側電極３０を覗くことができるｐコンタクトホール４１ｐ、および、ｎ側電極５０を覗くことができるｎコンタクトホール４１ｎが設けられている。ｐコンタクトホール４１ｐは、光半導体積層２０の第１および第３の縁部Ｓ１，Ｓ３に近い角領域、および、第１および第４の縁部Ｓ１，Ｓ４に近い角領域に設けられている。
【００３０】
図２Ｃに示すように、導電層６０は、フロート層４０表面、特に絶縁膜４１上に形成されている。導電層６０は、ｎ側電極５０（図中、破線によって示されている）と接触する第１導電部材６１、および、ｐ側電極３０（図中、破線によって示されている）と接触する第２導電部材６２を含んでパターニングされている。また、第１導電部材６１および第２導電部材６２は、間隙６０ｇを空けてパターニングされている。
【００３１】
図３Ａ〜図３Ｃは、デバイス構造体１０２から成長基板１０を分離し、ＬＥＤ素子１０１およびＬＥＤ装置１００を完成させる様子を示す断面図である。
【００３２】
まず、デバイス構造体１０２を支持するための支持基板７１を準備する（図３Ａ参照）。  支持基板７１には、たとえばＳｉ基板が用いられる。なお、支持基板７１には、熱膨張係数がサファイア（７．５×１０−６／Ｋ）やＧａＮ（５．６×１０−６／Ｋ）に近く、熱伝導率が高い部材を用いることが好ましい。例えば、Ｓｉのほかにも、Ｇｅ、Ｍｏ、ＣｕＷ、ＡｌＮ等を用いることができる。支持基板７１にＳｉ基板を用いた場合、たとえば、当該Ｓｉ基板の表面を熱酸化させることにより、ＳｉＯ２からなる絶縁層７１ａを形成する。
【００３３】
その後、支持基板７１（絶縁層７１ａ）表面に、リフトオフ法などにより、ＡｕＳｎ（Ｓｎ：２０ｗｔ％）からなる接合層７２を形成する。接合層７２は、第１接合部材７２ａ、および、第２接合部材７２ｂを含む。第１接合部材７２ａおよび第２接合部材７２ｂは、間隙７２ｇを空けて成形されており、相互に電気的に絶縁されている（図３Ｄ参照）。
【００３４】
次に、図３Ａに示すように、準備した支持基板７１と、すでに作製したデバイス構造体１０２とを、接合層７２と導電層６０とが対向するように配置する。このとき、接合層７２および導電層６０は、接合層７２の間隙７２ｇの位置と導電層６０の間隙６０ｇの位置とが一致するように、また、第１導電部材６１と第１接合部材７２ａとが相対し、第２導電部材６２と第２接合部材７２ｂとが相対するように配置される。
【００３５】
次に、図３Ｂに示すように、支持基板７１とデバイス構造体１０２とを貼り合せて、３ＭＰａで加圧しながら３００℃に加熱した状態で１０分間保持する。続いて、室温まで冷却して、接合層７２と導電層６０とを融着接合する。
【００３６】
その後、レーザリフトオフ法により、成長基板１０とデバイス構造体１０２（光半導体積層２０）とを分離する。具体的には、成長基板１０（サファイア基板）側からＫｒＦエキシマレーザ光（波長２４８ｎｍ，照射エネルギ密度８００〜９００ｍＪ／ｃｍ２）を照射する。そのレーザ光は、成長基板１０を透過して、下地バッファ層２１（ＧａＮ層）に吸収される。下地バッファ層２１は、光吸収に伴う発熱により分解される。これにより、成長基板１０と光半導体積層２０とが分離され、ｎ型半導体層２２が露出する。
【００３７】
以降、便宜的に、支持基板７１とデバイス構造体１０２の配置関係を上下反転して示す。
【００３８】
次に、図３Ｃに示すように、光半導体積層２０のｎ型半導体層２２表面に、いわゆるマイクロコーン構造層２２ａを形成する。具体的には、ｎ型半導体層２２表面を、たとえばＴＭＡＨ（水酸化フェニルトリメチルアンモニウム）水溶液（温度約７０℃，濃度約２５％）などによりウエットエッチングする。マイクロコーン構造層２２ａの形成は、ＬＥＤ素子の光取出し効率（ｎ型半導体層表面から出射される光量／活性層において放出される光量）の向上に寄与する。
【００３９】
次に、ｎ型半導体層２２（マイクロコーン構造層２２ａ）表面に、化学気相堆積（ＣＶＤ）法などにより、ＳｉＯ２などからなる表面保護膜８０を形成する。以上により、ＬＥＤ装置１００を構成する個々のＬＥＤ素子１０１が完成する。
【００４０】
図３Ｄは、支持基板７１上に形成された接合層７２のパターンを示す平面図である。接合層７２は、第１導電部材６１（図中、破線によって示されている）と接続する第１接合部材７２ａ、および、第２導電部材６２（図中、破線によって示されている）と接続する第２接合部材７２ｂを含んでパターニングされている。接合層７２は、その間隙７２ｇが導電層６０の間隙６０ｇと重なるようにパターニングされている。
【００４１】
なお、第１接合部材７２ａは、隣接するＬＥＤ素子のｐ側電極と電気的に接続されている。また、第２接合部材７２ｂは、隣接するＬＥＤ素子のｎ側電極と電気的に接続されている（図３Ｅ参照）。
【００４２】
ＬＥＤ素子１０１が完成した後、たとえば、ＬＥＤ素子１０１が４つ配列するサイズで、支持基板７１をレーザスクライブ又は、ダイシングにより分割する。以上により、ＬＥＤ装置１００が完成する。なお、その後、たとえば黄色蛍光体を含む樹脂を、支持基板７１全面に複数のＬＥＤ素子１０１を覆うように滴下し、硬化させて、蛍光層を形成してもよい。
【００４３】
図３Ｅは、ＬＥＤ装置１００を示す平面図である。ＬＥＤ装置１００は、たとえば４つのＬＥＤ素子１０１が支持基板７１上に一方向に配列する構成を有する。４つのＬＥＤ素子１０１は、接合層７２を介して、それぞれ電気的に直列に接続されている。
【００４４】
支持基板７１の両端に配置される接合層７２は、電源１０３と接続するパッド電極７２ａを構成する。電源１０３は、パッド電極７２ａ（接合層７２）を介して、ＬＥＤ素子１０１に電力を供給することができる。
【００４５】
再び、図３Ｃを参照する。電源１０３から供給される電子は、個々のＬＥＤ素子１０１において、接合層７２の第１接合部材７２ａから導電層６０の第１導電部材６１に移動し、さらに、ｎコンタクトホール４１ｎにおいて接続するｎ側電極５０へと移動する。また、電源１０３から供給される正孔は、個々のＬＥＤ素子１０１において、接合層７２の第２接合部材７２ｂから導電層６０の第２導電部材６２に移動し、さらに、ｐコンタクトホール４１ｐにおいて接続するｐ側電極３０へと移動する。ｐ側電極３０およびｎ側電極５０から光半導体積層２０に注入される正孔および電子は活性層２３において再結合し、この再結合にかかるエネルギが光（および熱）として放出される。なお、このとき、電流としては、第２接合部材７２ｂから第１接合部材７２ａに向かって流れる。
【００４６】
本発明者らは、実施例によるＬＥＤ装置に加え、さらに参考例によるＬＥＤ装置を作製し、それらＬＥＤ装置（ないしＬＥＤ素子）の電流密度測定および信頼性評価を行った。
【００４７】
図４Ａは、参考例によるＬＥＤ素子において、光半導体積層２０、ならびに、ｐコンタクトホール４１ｐおよびｎコンタクトホール４１ｎの配置関係を示す平面図である。参考例のＬＥＤ素子では、ｐコンタクトホール４１ｐが、第１の縁部Ｓ１の中央付近に３箇所設けられている。なお、ｎコンタクトホール４１ｎは、光半導体積層２０面内において、たとえば行列状に分布して設けられている。
【００４８】
ここで、ｐコンタクトホール４１ｐ各々は、第１の縁部Ｓ１に沿う方向の長さがＬｖであり、第３ないし第４の縁部Ｓ３，Ｓ４に沿う方向の長さ（幅）がＬｈであるとする。また、ｐコンタクトホール４１ｐ各々は第１の縁部Ｓ１から距離Ｄｈ離れており、第３および第４の縁部Ｓ３，Ｓ４に近い両側のｐコンタクトホール４１ｐは第３および第４の縁部Ｓ３，Ｓ４からそれぞれ距離Ｄｖ離れているものとする。なお、光半導体積層２０は、短辺の長さ（つまり第１および第２の縁部Ｓ１，Ｓ２の長さ）がＬｓであり、長辺の長さ（つまり第３および第４の縁部Ｓ３，Ｓ４の長さ）がＬｌであるとする。
【００４９】
また、第１の縁部Ｓ１に平行なＸ軸を定義する。Ｘ軸方向において、第１の縁部Ｓ１における第３の縁部Ｓ３側の終端を位置Ｐｓ１、第４の縁部Ｓ４側の終端を位置Ｐｓ２と定義する。さらに、Ｘ軸方向において、第３の縁部Ｓ３に最も近いｎコンタクトホール４１ｎの中心を位置Ｐｅ１、第４の縁部Ｓ４に最も近いｎコンタクトホール４１ｎの中心を位置Ｐｅ２と定義する。
【００５０】
本発明者らは、以下のような条件を有するＬＥＤ素子について、光半導体積層２０のＩＶＢ−ＩＶＢ断面における電流密度分布を測定した。なお、光半導体積層２０のＩＶＢ−ＩＶＢ断面は、第１の縁部Ｓ１（つまりＸ軸方向）に沿う断面であって、ｐコンタクトホール４１ｐの配置位置に対応する断面である。
【００５１】
測定にかかる参考例のＬＥＤ素子は、第１および第２の縁部Ｓ１，Ｓ２の長さ（短辺の長さ、Ｘ軸方向における位置Ｐ１から位置Ｐ２までの長さ）Ｌｓが約７００μｍであり、第３および第４の縁部Ｓ３，Ｓ４の長さ（長辺の長さ）Ｌｌが約１３５０μｍである。ｐコンタクトホール４１ｐ各々の長さＬｖは約５５μｍであり、幅Ｌｈは約４０μｍである。また、第１の縁部Ｓ１からｐコンタクトホール４１ｐ各々までの距離Ｄｈは約５０μｍであり、第３および第４の縁部Ｓ３，Ｓ４から両側のｐコンタクトホール４１ｐまでの距離Ｄｖは約１２０μｍである。ＬＥＤ装置（直接接続された４つのＬＥＤ素子）には、約１０Ｗ（電圧１０Ｖ，電流１Ａ）の電力が供給される。
【００５２】
図４Ｂは、光半導体積層２０のＩＶＢ−ＩＶＢ断面における電流密度分布を示すグラフである。横軸は光半導体積層のＸ軸方向に沿う位置を示し、縦軸はピーク値により規格化された電流密度を示す。このグラフから、光半導体積層２０のＩＶＢ−ＩＶＢ断面において、その中央部分に電流が相対的に多く流れることがわかる。ピーク値における電流密度と位置Ｐｅ１，Ｐｅ２の電流密度との差分を電流集中度Ｉｄとしたとき、光半導体積層２０のＩＶＢ−ＩＶＢ断面における電流集中度Ｉｄは、約１７％程度であった。
【００５３】
本発明者らは、さらに、上記条件を有するＬＥＤ素子を含むＬＥＤ装置について、信頼性評価を行った。具体的には、当該ＬＥＤ装置を高温多湿環境下で連続通電する試験を行った。その結果、１００時間程度連続通電すると、光半導体積層２０が破損してしまう、特に、光半導体積層２０の第１の縁部Ｓ１近傍が著しく破損してしまうことが確認された。これは、光半導体積層２０の、ｐコンタクトホール４１ｐの配置位置に対応する部分（ＩＶＢ−ＩＶＢ断面における中央部分）に、電流が集中して流れるためだと考えられる。
【００５４】
図５Ａは、実施例によるＬＥＤ素子において、光半導体積層２０、ならびに、ｐコンタクトホール４１ｐおよびｎコンタクトホール４１ｎの配置関係を詳細に示す平面図である。実施例のＬＥＤ素子では、ｐコンタクトホール４１ｐが、光半導体積層２０の第１および第３の縁部Ｓ１，Ｓ３に近い角領域、および、第１および第４の縁部Ｓ１，Ｓ４に近い角領域に２箇所設けられている。
【００５５】
本発明者らは、以下のような条件を有するＬＥＤ素子について、光半導体積層２０のＶＢ−ＶＢ断面における電流密度分布を測定した。なお、光半導体積層２０のＶＢ−ＶＢ断面は、第１の縁部Ｓ１（つまりＸ軸方向）に沿う断面であって、ｐコンタクトホール４１ｐの配置位置に対応する断面である。
【００５６】
測定にかかる実施例のＬＥＤ素子は、第１および第２の縁部Ｓ１，Ｓ２の長さＬｓが約７００μｍであり、第３および第４の縁部Ｓ３，Ｓ４の長さＬｌが約１３５０μｍである。ｐコンタクトホール４１ｐの長さＬｖは約２０μｍであり、幅Ｌｈは約２０μｍである。また、第１の縁部Ｓ１からｐコンタクトホール４１ｐまでの距離Ｄｈは約２０μｍであり、第３および第４の縁部Ｓ３，Ｓ４各々からｐコンタクトホール４１ｐまでの距離Ｄｖは約２０μｍである。ＬＥＤ装置（直接接続された４つのＬＥＤ素子）には、約１０Ｗ（電圧１０Ｖ，電流１Ａ）の電力が供給される。
【００５７】
図５Ｂは、光半導体積層２０のＶＢ−ＶＢ断面における電流密度分布を示すグラフである。このグラフから、光半導体積層２０のＶＢ−ＶＢ断面における電流密度分布は、比較的フラットであることがわかる。つまり、光半導体積層２０のＶＢ−ＶＢ断面において、電流が特定の部分に集中して流れるのではなく、広く分散して比較的均一に流れることがわかる。光半導体積層２０のＶＢ−ＶＢ断面における電流集中度Ｉｄは、約６％程度であった。
【００５８】
本発明者らは、さらに、上記条件を有するＬＥＤ素子を含むＬＥＤ装置について、信頼性評価を行った。その結果、１０００時間以上連続通電しても光半導体積層２０が破損しないことが確認された。これは、ｐコンタクトホール４１ｐの配置位置に対応する光半導体積層２０断面において、特定の部分に電流が集中して流れるのではなく、広く分散して電流が流れるためだと考えられる。
【００５９】
このような測定結果から、ｐコンタクトホール４１ｐが、平面視において、光半導体積層２０の角領域に設けられることにより、光半導体積層２０の電流密度分布が均一化され、ＬＥＤ素子（ないしＬＥＤ装置）の信頼性が改善することがわかった。なお、光半導体積層２０における電流密度分布の均一化は、ＬＥＤ素子の信頼性改善のほかに、ＬＥＤ素子における発光強度分布（輝度分布）の均一化にも寄与するであろう。
【００６０】
なお、ｐコンタクトホール４１ｐのサイズや形状、配置位置などは、上記条件のみに限られない。ｐコンタクトホール４１ｐが、少なくとも、第１の縁部Ｓ１から４０μｍ（＝Ｄｈ＋Ｌｈ）離れた範囲までであって、第３および第４の縁部Ｓ３，Ｓ４各々から４０μｍ（＝Ｄｖ＋Ｌｖ）離れた範囲までの角領域内に配設されることにより、ＬＥＤ素子の信頼性が改善すると考えられる。つまり、ｐコンタクトホール４１ｐが、少なくとも、第１の縁部Ｓ１からＬｌ×３％（≒（Ｄｈ＋Ｌｈ）／Ｌｌ）離れた範囲までであって、第３および第４の縁部Ｓ３，Ｓ４各々からＬｓ×６％（≒（Ｄｖ＋Ｌｖ）／Ｌｓ）離れた範囲までの角領域内に配設されることにより、ＬＥＤ素子の信頼性が改善すると考えられる。
【００６１】
さらに、本発明者らによる見積もりによれば、ｐコンタクトホール４１ｐが、第１の縁部Ｓ１から８０μｍ程度離れた範囲（図５Ａに示す範囲Ａｈ）までであって、第３および第４の縁部Ｓ３，Ｓ４各々から１００μｍ程度離れた範囲（図５Ａに示す範囲Ａｖ）までの領域（図５Ａに示す領域２０ｃ）内に配設されることにより、ＬＥＤ素子の信頼性が改善しうる。つまり、ｐコンタクトホール４１ｐが、第１の縁部Ｓ１からＬｌ×６％（≒８０μｍ／１３５０μｍ）離れた範囲までであって、第３および第４の縁部Ｓ３，Ｓ４各々からＬｓ×１５％（≒１００μｍ／７００μｍ）離れた範囲までの領域２０ｃ内に配設されることにより、ＬＥＤ素子の信頼性が改善しうる。なお、この領域２０ｃ内であれば、ｐコンタクトホール４１ｐの形状やサイズ、配設数などは、特に限定されないであろう。
【００６２】
以上、実施例および変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。たとえば、ＬＥＤ素子の平面形状は長方形状に限定されるものではなく、また、ＬＥＤ素子の配列数も４つに限定されるものではない。その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【符号の説明】
【００６３】
１０…成長基板、２０…光半導体積層、２１…下地バッファ層、２２…ｎ型半導体層、２３…活性層（発光層）、２４…ｐ型半導体層、３０…ｐ側電極（表面電極）、４０…フロート層、４１…絶縁膜、４１ｎ…ｎコンタクトホール、４１ｐ…ｐコンタクトホール、５０…ｎ側電極（ビア電極）、６０…導電層、７１…支持基板、７２…接合層、８０…表面保護膜、１００…ＬＥＤ装置、１０１…ＬＥＤ素子、１０２…デバイス構造体、１０３…電源。
【図１−１】
2015176979.tif 000003
【図１−２】
2015176979.tif 000004
【図２】
2015176979.tif 000005
【図３−１】
2015176979.tif 000006
【図３−２】
2015176979.tif 000007
【図４】
2015176979.tif 000008
【図５】
2015176979.tif 000009