(57)【要約】【課題】一態様における課題は、寄生容量を低減し、駆動能力の向上した薄膜トランジスタを有する表示装置を提供することにある。【解決手段】実施形態によれば、表示装置は、絶縁基板１０の上に設けられた薄膜トランジスタＴＲを備えている。薄膜トランジスタＴＲは、チャネル領域ＳＣＣ、このチャネル領域を挟んだ両側にそれぞれ設けられたソース領域ＳＣＳおよびドレイン領域ＳＣＤを有する酸化物半導体層ＳＣと、絶縁基板と反対側で、酸化物半導体層のチャネル領域に対向して設けられたゲート電極ＧＥと、チャネル領域とゲート電極との間に設けられたゲート絶縁膜１２であって、酸化物半導体層およびゲート電極の外側に露出する側面を有し、これらの側面は、ゲート電極の側縁から前記前記酸化物半導体層に向かって、前記ゲート電極から離れる方向に傾斜しているゲート絶縁膜と、ソース領域にコンタクトしたソース電極と、ドレイン領域にコンタクトしたドレイン電極と、を備えている。【選択図】図２
2015176938.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、前記絶縁基板の上に設けられた薄膜トランジスタと、を備え、
前記薄膜トランジスタは、
チャネル領域と、このチャネル領域を挟んだ両側にそれぞれ設けられたソース領域およびドレイン領域と、を有する酸化物半導体層と、
前記絶縁基板と反対側で、前記酸化物半導体層のチャネル領域に対向して設けられたゲート電極と、
前記チャネル領域と前記ゲート電極との間に設けられたゲート絶縁膜であって、前記酸化物半導体層およびゲート電極の外側に露出する両側面を有し、これらの両側面は、ゲート電極の側縁から前記前記酸化物半導体層に向かって、前記ゲート電極から離れる方向に傾斜しているゲート絶縁膜と、
前記ソース領域にコンタクトしたソース電極と、
前記ドレイン領域にコンタクトしたドレイン電極と、
を備えている表示装置。
【請求項２】
前記ゲート絶縁膜の側面の前記ゲート電極に接する第１端縁と、前記酸化物半導体層と接する第２端縁との間の、前記チャネル領域のチャネル長方向に沿った距離は、０．５μｍ以下に形成されている請求項１に記載の表示装置。
【請求項３】
前記ゲート絶縁膜の側面の前記ゲート電極に接する第１端縁と、前記酸化物半導体層と接する第２端縁との間の距離は、０．１ないし０．５μｍに形成されている請求項２に記載の表示装置。
【請求項４】
前記酸化物半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つを含む酸化物によって形成されている請求項１ないし３のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置を有する表示装置に関する。
【背景技術】
【０００２】
近年、半導体装置として薄膜トランジスタ（Thin Film Transistor: ＴＦＴ）を備えた表示装置が実用化されている。表示装置の一例として、液晶表示装置や有機エレクトロルミネッセンス表示装置等の各種の平面表示装置が挙げられる。
【０００３】
最近では、酸化インジウムガリウム亜鉛（ＩＧＺＯ）を代表例とする酸化物半導体層を備えたＴＦＴが盛んに検討されている。これらのＴＦＴとして、酸化物半導体層と、酸化物半導体層のチャネル領域上にゲート絶縁膜を挟んで対向配置されたゲート電極と、を備えるトップゲート型のＴＦＴが提案されている。
【０００４】
このようなトップゲート型のＴＦＴでは、ボトムゲート型のＴＦＴに比較して、ゲート容量、寄生容量を低減することができるが、駆動能力を上げるためには寄生容量の更なる低減が望ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１０４６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この発明の実施形態の課題は、寄生容量をより低減し、駆動能力の向上を図ることが可能な薄膜トランジスタを有する表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態に係る表示装置は、絶縁基板と、前記絶縁基板の上に設けられた薄膜トランジスタと、を備えている。薄膜トランジスタは、チャネル領域と、このチャネル領域を挟んだ両側にそれぞれ設けられたソース領域およびドレイン領域と、を有する酸化物半導体層と、前記絶縁基板と反対側で、前記酸化物半導体層のチャネル領域に対向して設けられたゲート電極と、前記チャネル領域と前記ゲート電極との間に設けられたゲート絶縁膜であって、前記酸化物半導体層およびゲート電極の外側に露出する両側面を有し、これらの両側面は、ゲート電極の側縁から前記前記酸化物半導体層に向かって、前記ゲート電極から離れる方向に傾斜しているゲート絶縁膜と、前記ソース領域にコンタクトしたソース電極と、前記ドレイン領域にコンタクトしたドレイン電極と、を備えている。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態に係る表示装置のアレイ基板の一構成例を概略的に示す断面図。
【図２】図２は、図１に示したアレイ基板における薄膜トランジスタを拡大して示す断面図。
【図３】図３は、本実施形態に係る薄膜トランジスタを有するアレイ基板の製造工程例を示す断面図。
【図４】図４は、本実施形態に係る薄膜トランジスタを有するアレイ基板の製造工程例を示す断面図。
【図５】図５は、本実施形態に係る薄膜トランジスタを有するアレイ基板の製造工程例を示す断面図。
【図６】図６は、変形例に係るアレイ基板の薄膜トランジスタを拡大して示す断面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、この発明の実施形態について詳細に説明する。  
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１０】
図１は、本実施形態の表示装置に適用可能なアレイ基板の一構成例を概略的に示す断面図である。表示装置は、例えばスマートフォン、タブレット端末、携帯電話機、ノートブックタイプＰＣ、携帯型ゲーム機、電子辞書、或いはテレビ装置などの各種の電子機器に組み込んで使用することができる。
【００１１】
図１に示すように、アレイ基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１０を用いて形成されている。アレイ基板ＳＵＢ１は、絶縁基板１０の上に形成された薄膜トランジスタＴＲを備えている。薄膜トランジスタＴＲは、アレイ基板ＳＵＢ１に設けられる表示画素の一部、あるいは、アレイ基板ＳＵＢ１上に設けられる駆動回路の一部を構成する。図示した例では、アレイ基板ＳＵＢ１は、液晶表示素子や有機エレクトロルミネッセンス素子を構成する画素電極を備えていてもよい。
【００１２】
図１に示す構成例によれば、絶縁基板１０の内面１０Ａ上には、アンダーコート層（第１絶縁層）１１が形成されている。アンダーコート層１１は、例えば、シリコン酸化物（ＳｉＯx）、シリコン酸窒化物（ＳｉＯxＮy）などによって形成されている。薄膜トランジスタＴＲは、アンダーコート層１１上に設けられた半導体層ＳＣ、ゲート絶縁膜（第２絶縁層）１２を挟んで半導体層ＳＣの上に設けられたゲート電極ＧＥ、ゲート電極ＧＥを覆う層間絶縁層（第３絶縁層）１３上に設けられたソース電極ＳＥおよびドレイン電極ＤＥを有し、トップゲート型の薄膜トランジスタを構成している。
【００１３】
すなわち、アンダーコート層１１の上には、薄膜トランジスタＴＲを構成する半導体層として、例えば、酸化物半導体層ＳＣが形成されている。また、図示しない画素電極は、酸化物半導体層ＳＣと同様に、アンダーコート層１１の上に形成されている。  
このような酸化物半導体層ＳＣ及び画素電極ＰＥは、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つを含む酸化物によって形成されている。酸化物半導体層ＳＣを形成する代表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛スズ（ＺｎＳｎＯ）、酸化亜鉛（ＺｎＯ）などが挙げられる。
【００１４】
酸化物半導体層ＳＣは、例えば、ほぼ矩形の島状にパターニングされ、比較的高抵抗なチャネル領域ＳＣＣと、このチャネル領域ＳＣＣよりも低抵抗であってチャネル領域ＳＣＣを挟んだ両側にそれぞれ位置するソース領域ＳＣＳ及びドレイン領域ＳＣＤと、を有している。チャネル領域ＳＣＣとソース領域ＳＣＳとの間に第１境界領域（空乏層）が形成され、チャネル領域ＳＣＣとドレイン領域ＳＣＤとの間に第２境界領域（空乏層）が形成されている。なお、本実施形態において、層とは、膜あるいはフィルムを含む概念として用いている。
【００１５】
図２は、薄膜トランジスタＴＲの一部を拡大して示す断面図である。図１および図２に示すように、酸化物半導体層ＳＣのチャネル領域ＳＣＣの上に、ゲート絶縁膜１２が形成されている。このゲート絶縁膜１２は、酸化物半導体層ＳＣのソース領域ＳＣＳ及びドレイン領域ＳＣＤの上には形成されず、これらを露出している。また、ゲート絶縁膜１２は、アンダーコート層１１及び画素電極ＰＥの上にも形成されていない。このようなゲート絶縁膜１２は、酸化シリコン（ＳｉＯx）を主成分とする酸化シリコン層を含んでいる。本実施形態において、ゲート絶縁膜１２は、その全体が、酸化シリコン層により形成されている。なお、ゲート絶縁膜１２は、酸化シリコン（ＳｉＯx）を主成分とする酸化シリコン層と、他の絶縁層との積層膜で構成してもよい。積層膜で形成する場合においても、ゲート絶縁膜は、酸化シリコン層が酸化物半導体層ＳＣのチャネル領域ＳＣＣと接するように形成することが望ましい。ゲート絶縁膜１２の膜厚は、薄膜トランジスタＴＲの駆動電圧に応じて適宜設定する。
【００１６】
ゲート絶縁膜１２の両側面１２ａは、酸化物半導体層ＳＣおよびゲート電極ＧＥに対して露出している。両側面１２ａは、それぞれゲート電極ＧＥの側縁から酸化物半導体層ＳＣに向かって、ゲート電極ＧＥから離れる方向に傾斜している。すなわち、両側面１２ａは、酸化物半導体層ＳＣに向かって広がるテーパ状に形成されている。
【００１７】
ゲート絶縁膜１２の各側面１２ａは、ゲート電極ＧＥに接する第１端縁１４ａと、酸化物半導体層ＳＣに接する第２端縁１４ｂとを有し、これら第１端縁１４ａと第２端縁１４ｂとの間の、チャネル領域ＳＣＣのチャネル長Ｌ方向に沿った距離ｄは、０．５μｍ以下に形成され、好ましくは、０．１〜０．５μｍに形成される。酸化物半導体層ＳＣのチャネル領域ＳＣＣは、両側面１２ａの第２端縁１４ｂの位置により規定される。すなわち、ソース領域ＳＣＳのチャネル側端は、一方の側面１２ａの第２端縁１４ｂの位置にほぼ一致し、ドレイン領域ＳＣＤのチャネル側端は、他方の側面１２ａの第２端縁１４ｂの位置にほぼ一致している。
【００１８】
チャネル領域ＳＣＣのチャネル長Ｌは、両側面１２ａの第２端縁１４ｂ間の距離に相当している。このチャネル長Ｌが長く成りすぎないように、上記距離ｄは、０．５μｍ以下に設定されていることが望ましい。また、距離ｄを０．１μｍ以上とすることにより、ソース領域ＳＣＳとゲート電極ＧＥとの間隔、および、ドレイン領域ＳＣＤとゲート電極ＧＥとの間隔が広くなり、これらの領域間に生じる寄生容量を低減することができる。
【００１９】
薄膜トランジスタＴＲを構成するゲート電極ＧＥは、ゲート絶縁膜１２の上に形成され、酸化物半導体層ＳＣのチャネル領域ＳＣＣの上方に位置している。このゲート電極ＧＥは、ゲート絶縁膜１２との接触抵抗が充分に低い材料、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）のなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。ゲート電極ＧＥは、例えばゲート電極ＧＥと同一層に設けられた図示しないゲート配線あるいは駆動回路の制御配線と電気的に接続されている。
【００２０】
酸化物半導体層ＳＣのソース領域ＳＣＳおよびドレイン領域ＳＣＤ、およびゲート電極ＧＥは、層間絶縁層１３によって覆われている。また、層間絶縁層１３は、ゲート絶縁膜１２の側面１２ａや、アンダーコート層１１の表面も覆っている。層間絶縁層１３を形成する材料としては、シリコン酸化物（ＳｉＯx）、シリコン酸窒化物（ＳｉＯxＮy）、シリコン窒化物（ＳｉＮx）等が利用可能である。
【００２１】
薄膜トランジスタＴＲを構成するソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁層１３の上に形成されている。ソース電極ＳＥは、層間絶縁層１３を貫通するコンタクトホールＣＨ１を介して酸化物半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。ドレイン電極ＤＥは、層間絶縁層１３を貫通するコンタクトホールＣＨ２を介して酸化物半導体層ＳＣのドレイン領域ＳＣＤにコンタクトしている。これらのソース電極ＳＥ及びドレイン電極ＤＥは、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）のいずれかの金属材料またはこれらのうちの少なくとも１つを含む合金によって形成されている。
【００２２】
表示画素を構成する薄膜トランジスタＴＲのソース電極ＳＥおよびドレイン電極ＤＥは、それぞれ図示しないソース配線および画素電極ＰＥに接続される。駆動回路を構成する薄膜トランジスタＴＲのソース電極ＳＥおよびドレイン電極ＤＥは、それぞれ図示しない駆動回路の制御配線に接続される。
【００２３】
このような構造のアレイ基板ＳＵＢ１は、その表面、つまり、ソース電極ＳＥおよびドレイン電極ＤＥや、層間絶縁層１３が図示しない保護膜によって覆われていても良い。
次に、本実施形態の表示装置に適用するアレイ基板ＳＵＢ１の製造方法についてその一例を説明する。
【００２４】
まず、図３（Ａ）に示すように、絶縁基板１０の内面１０Ａ上に、アンダーコート層１１を成膜する。その後、アンダーコート層１１の上に酸化物半導体材料を成膜した後に、島状にパターニングして複数の酸化物半導体層ＳＣを形成する。ここでは、絶縁基板１０として、透明なガラス基板を用いた。また、アンダーコート層１１は、例えば、プラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、酸化シリコン（ＳｉＯ）により形成した。酸化物半導体層ＳＣは、例えば、アンダーコート層１１の上に、スパッタ法などを用いて酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる半導体層を形成した後に、この半導体層を島状にパターニングすることによって形成した。
【００２５】
続いて、図３（Ｂ）に示すように、酸化物半導体層ＳＣの上にゲート絶縁膜１２を形成するためのゲート絶縁層１２Ｂを形成する。図示した例では、ゲート絶縁層１２Ｂは、酸化物半導体層ＳＣが形成されていないアンダーコート層１１の上にも形成した。このゲート絶縁層１２Ｂは、例えば、プラズマＣＶＤ法などを用いて、酸化シリコン（ＳｉＯx）により形成した。  
次いで、図３（Ｃ）に示すように、少なくとも酸素（Ｏ2）を含む雰囲気で、３００℃の温度で、１時間の熱アニールを行う。この熱アニール処理は、主に酸化物半導体層ＳＣ膜中への酸素供給を目的として行うものであり、ここではゲート絶縁層１２Ｂ形成後に行ったが、他の工程で行っても良い。  
次いで、図４（Ａ）に示すように、ゲート絶縁層１２Ｂの上にゲート電極ＧＥを形成するためのゲート層ＧＡを形成する。ゲート層ＧＡは、スパッタ法などを用いて形成した。
【００２６】
続いて、図４（Ｂ）に示すように、ゲート層ＧＡの上にレジストパターン２０を形成する。レジストパターン２０は、例えば、感光性樹脂などによって形成する。このようなレジストパターン２０は、酸化物半導体層ＳＣにおいて高抵抗状態を維持すべき領域、つまり、チャネル領域ＳＣＣが形成される領域の直上に位置し、酸化物半導体層ＳＣにおいて低抵抗化される領域、つまり、ソース領域ＳＣＳ及びドレイン領域ＳＣＤが形成される領域の直上には配置されていない。
【００２７】
次に、図４（Ｃ）、（Ｄ）に示すように、レジストパターン２０をマスクとして、ゲート層ＧＡおよびゲート絶縁層１２Ｂを一括してパターニングして、ゲート絶縁膜１２およびゲート電極ＧＥを形成するとともに、酸化物半導体層ＳＣのソース領域ＳＣＳおよびドレイン領域ＳＣＤとなる領域を露出させる。
【００２８】
これらのゲート絶縁層１２Ｂおよびゲート層ＧＡのパターニングには、プラズマドライエッチング法の一種である反応性イオンエッチング法（ＲＩＥ）を用いた。このとき、エッチングガスとしては、還元性のフッ素を少なくとも含むガス、あるいは、還元性のフッ素及び水素を少なくとも含むガスなどが適用可能である。具体的には、少なくともフッ素を含むガスの例としては、六フッ化硫黄（ＳＦ6）及び酸素（Ｏ2）の混合ガスが挙げられる。
【００２９】
このようなゲート層ＧＡおよびゲート絶縁層１２Ｂをパターニングするに際して、図４（Ｃ）に示すように、初期段階では、エッチングガスの流量比ＳＦ6／Ｏ2を所定の値に設定し、また、印加バイアスを所定の値に設定した状態で、ゲート層ＧＡをエッチングする。ゲート層ＧＡのエッチングが終了した時点で、エッチングガスの流量比ＳＦ6／Ｏ2および／あるいは印加バイアスを変更した後、図４（Ｄ）に示すように、ゲート絶縁層１２Ｂをエッチングする。一例としては、第１条件：ＳＦ6／Ｏ2＝７００／３００ｓｃｃｍ、第２条件：ＳＦ6／Ｏ2＝３００／７００ｓｃｃｍ等とする。もしくは、第１条件：ＳＦ6／Ｏ2、第２条件：ＣＦ4単ガス等のように、エッチングガス種を変更しても良い。これにより、ゲート絶縁膜１２の傾斜した側面１２ａを形成するとともに、ソース領域及びドレイン領域となる酸化物半導体層ＳＣを露出させることができる。  
その後、レジストパターン２０を除去する。
【００３０】
その後、図５（Ａ）に示すように、露出させた酸化物半導体層ＳＣを、例えば、シラン（ＳｉＨ4）、アンモニア（ＮＨ3）、水素（Ｈ2）等を含む還元ガスに晒す。例えば、シラン（ＳｉＨ4）ガスを含むプラズマを、露出させた酸化物半導体層ＳＣに印加する。これにより、酸化物半導体層ＳＣは還元ガス中の水素（Ｈ2）によって還元され、低抵抗化される。つまり、比較的高抵抗な状態に維持された領域を挟んだ両側に低抵抗な領域が形成される。低抵抗な領域はそれぞれソース領域ＳＣＳ及びドレイン領域ＳＣＤに相当し、これらの間の高抵抗な領域はチャネル領域ＳＣＣに相当する。ソース領域ＳＣＳの端およびドレイン領域ＳＣＤの端は、それぞれゲート絶縁膜１２の側面１２ａの第２端縁１４ｂの位置にほぼ一致する。ここでは、低抵抗化処理により、酸化物半導体層ＳＣにおけるソース領域ＳＣＳ及びドレイン領域ＳＣＤの抵抗値は、例えば、４ｋΩ／□になった。
【００３１】
続いて、図５（Ｂ）に示すように、ゲート電極ＧＥ、ゲート絶縁膜１２、ゲート絶縁膜１２から露出した酸化物半導体層ＳＣ、さらには酸化物半導体層ＳＣが形成されていないアンダーコート層１１の上に、層間絶縁層１３を成膜した。この層間絶縁層１３は、例えば、プラズマＣＶＤ法などを用いて、酸化シリコン（ＳｉＯx）により形成した。
【００３２】
層間絶縁層１３として、水素含有量が比較的多い材料を用いると、後工程にて酸化物半導体層ＳＣのチャネル領域ＳＣＣまで水素が拡散してしまいＴＦＴ特性が大きく変動してしまう。そのため、水素含有量が少ない酸化シリコン（ＳｉＯx）を用いて層間絶縁層１３を形成することが望ましい。
【００３３】
次いで、図５（Ｃ）に示すように、層間絶縁膜１３に、酸化物半導体層ＳＣのソース領域ＳＣＳに到達する第１コンタクトホールＣＨ１、およびドレイン領域ＳＣＤに到達する第２コンタクトホールＣＨ２をそれぞれ形成する。第１コンタクトホールＣＨ１及び第２コンタクトホールＣＨ２は、詳述しないレジストパターンをマスクとして、反応性イオンエッチング法（ＲＩＥ）を用いて形成した。このとき、エッチングガスとしては、少なくともフッ素を含むガスを用いた。このため、第１コンタクトホールＣＨ１から露出したソース領域ＳＣＳの一部、及び、第２コンタクトホールＣＨ２から露出したドレイン領域ＳＣＤの一部のエッチングガスによる高抵抗化を抑制することが可能となる。
【００３４】
続いて、図５（Ｄ）に示すように、第１コンタクトホールＣＨ１からソース領域ＳＣＳにコンタクトしたソース電極ＳＥ、および、第２コンタクトホールＣＨ２からドレイン領域ＳＣＤにコンタクトしたドレイン電極ＤＥを形成する。これらのソース電極ＳＥおよびドレイン電極ＤＥは、スパッタ法などを用いて層間絶縁層１３上に金属膜を成膜した後、この金属膜をパターニングすることによって形成した。金属膜は、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）などの積層膜を用いることができる。  
以上の工程により、薄膜トランジスタＴＲを備えたアレイ基板ＳＵＢ１が製造される。
【００３５】
以上のように構成された表示装置によれば、半導体層として酸化物半導体層ＳＣを適用し、かつトップゲート構造を採用した薄膜トランジスタＴＲを形成することが可能となる。酸化物半導体層ＳＣおよびゲート電極ＧＥに対して露出するゲート絶縁膜１２の両側面１２ａは、テーパ状に傾斜して延びている。すなわち、ゲート絶縁膜１２の各側面１２ａにおいて、ゲート電極ＧＥに接する第１端縁１４ａと、酸化物半導体層ＳＣと接する第２端縁１４ｂとの間の、チャネル長Ｌ方向に沿った距離ｄは、０．５μｍ以下に形成され、好ましくは、０．１〜０．５μｍに形成される。そして、酸化物半導体層ＳＣのソース領域ＳＣＳのチャネル側端、およびドレイン領域ＳＣＤのチャネル側端は、それぞれ両側面１２ａの第２端縁１４ｂの位置により規定される。そのため、側面１２ａを傾斜面として距離ｄを設けることにより、ソース領域ＳＣＳとゲート電極ＧＥとの間隔、および、ドレイン領域ＳＣＤとゲート電極ＧＥとの間隔が広くなり、これらの領域間に生じる寄生容量を低減することができる。  
以上のことから、寄生容量をより低減し、駆動能力の向上を図ることが可能な薄膜トランジスタを有する表示装置が得られる。
【００３６】
なお、図示した例においては、ゲート絶縁膜１２の各側面１２ａは平坦な傾斜面としているが、これに限らず、図６に示すように、各側面１２ａは、湾曲した傾斜面としてもよい。  
上述した薄膜トランジスタを含む表示装置は、液晶表示装置、有機ＥＬ表示装置、その他の自発光型表示装置、或いは電気泳動素子等を有する電子ペーパー型表示装置等、種々のフラットパネル型の表示装置に適用することができる。また、中小型の表示装置から大型の表示装置まで、特に限定することなく上記実施形態と同様の構成或いは製造工程を適用可能であることは言うまでもない。
【００３７】
本発明の実施形態について説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００３８】
本発明の実施形態として上述した各構成及び製造工程を基にして、当業者が適宜設計変更して実施し得る全ての構成及び製造工程も、本発明の要旨を包含する限り、本発明の範囲に属する。また、上述した実施形態によりもたらされる他の作用効果について本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００３９】
１０…絶縁基板、１１…アンダーコート層（第１絶縁層）、  
１２…ゲート絶縁膜（第２絶縁層）、１２ａ…側面、  
１３…層間絶縁膜（第３絶縁層）、１４ａ…第１端縁、１４ｂ…第２端縁、  
ＳＵＢ１…アレイ基板、ＴＲ…薄膜トランジスタ、ＧＥ…ゲート電極、  
ＳＣ…酸化物半導体層、ＳＣＣ…チャネル領域、ＳＣＳ…ソース領域、  
ＳＣＤ…ドレイン領域、ＳＥ…ソース電極、ＤＥ…ドレイン電極、  
ＣＨ１、ＣＨ２…コンタクトホール
【図１】
2015176938.tif 000003
【図２】
2015176938.tif 000004
【図３】
2015176938.tif 000005
【図４】
2015176938.tif 000006
【図５】
2015176938.tif 000007
【図６】
2015176938.tif 000008