(57)【要約】【課題】発光素子とサブマウントとをはんだ層を介して接合する際、はんだ層のはみ出しを抑制すること。【解決手段】ｐ電極１２上とｎ電極１３上にそれぞれ分離して第１はんだ層２ａを形成する。第１はんだ層２ａは、Ａｕ層２０、Ａｕ−Ｓｎ層２１の順に繰り返し積層して形成する。また、Ａｕ層２０とＡｕ−Ｓｎ層２１の積層を１ペアとして２〜４ペア繰り返し積層する。Ａｕ−Ｓｎ層２１のＡｕ質量比は７８〜８２ｗｔ％とする。また一方でサブマウント３上には、Ａｕ層である第２はんだ層２ｂを形成する。次に、第１はんだ層２ａと第２はんだ層２ｂを２８０〜４５０℃で熱圧着させてはんだ層２として一体化させ接合する。はんだ層２全体としてのＡｕ質量比は８２〜９０ｗｔ％となるようにする。【選択図】図２
2015138870.tif 000002
【特許請求の範囲】
【請求項１】
ｐ電極およびｎ電極が同一面側に位置した発光素子と、サブマウントとを、はんだ層を介して接合する発光装置の製造方法において、
前記ｐ電極および前記ｎ電極上にそれぞれ第１はんだ層を形成し、
前記サブマウント上に第２はんだ層を形成し、
前記第１はんだ層と前記第２はんだ層とを接触させて加熱することにより、前記第１はんだ層と前記第２はんだ層とを一体化させて前記はんだ層とすることで前記発光素子と前記サブマウントとを接合し、
前記第１はんだ層は、Ａｕ層とＡｕ−Ｓｎ層との積層を単位ペアとして、少なくとも２ペア以上積層された構造であって、前記Ａｕ−Ｓｎ層は、Ａｕの質量比が７８〜８２ｗｔ％であり、
前記第２はんだ層はＡｕ層であり、
接合後の前記はんだ層は、その全体でのＡｕ質量比の平均が８２〜９０ｗｔ％であり、
接合させるときの加熱温度は、前記Ａｕ−Ｓｎ層の融点よりも高く、前記はんだ層の融点よりも低い、
ことを特徴とする発光装置の製造方法。
【請求項２】
前記第１はんだ層の前記Ａｕ−Ｓｎ層の総膜厚に対する、前記第１はんだ層および前記第２はんだ層の前記Ａｕ層の総膜厚の比は、０．１５〜０．６５であることを特徴とする請求項１に記載の発光装置の製造方法。
【請求項３】
前記第１はんだ層と前記第２はんだ層の膜厚の合計は、２〜６μｍであることを特徴とする請求項１または請求項２に記載の発光装置の製造方法。
【請求項４】
各前記Ａｕ−Ｓｎ層の厚さは１μｍ以下であることを特徴とする請求項１ないし請求項３のいずれか１項に記載の発光装置の製造方法。
【請求項５】
前記第１はんだ層は、前記単位ペアが４ペア以下積層された構造であることを特徴とする請求項１ないし請求項４のいずれか１項に記載の発光装置の製造方法。
【請求項６】
前記第１はんだ層は、最表層がＡｕ層であることを特徴とする請求項１ないし請求項５のいずれか１項に記載の発光装置の製造方法。
【請求項７】
前記ｐ電極と前記ｎ電極の離間距離に対する、前記第１はんだ層と前記第２はんだ層の膜厚の合計の比は、０．０１５〜０．１であることを特徴とする請求項１ないし請求項６のいずれか１項に記載の発光装置の製造方法。
【請求項８】
前記加熱温度は、２８０〜４５０℃であることを特徴とする請求項１ないし請求項７のいずれか１項に記載の発光装置の製造方法。
【請求項９】
ｐ電極およびｎ電極が同一面側に位置し、前記ｐ電極と前記ｎ電極上にそれぞれ分離して第１はんだ層を有したIII 族窒化物半導体からなる発光素子において、
前記第１はんだ層は、Ａｕ層とＡｕ−Ｓｎ層との積層を単位ペアとして、少なくとも２ペア以上積層された構造であり、
前記Ａｕ−Ｓｎ層は、Ａｕの質量比が７８〜８２ｗｔ％である、
ことを特徴とする発光素子。
【請求項１０】
前記Ａｕ−Ｓｎ層の厚さは１μｍ以下であることを特徴とする請求項９に記載の発光素子。
【請求項１１】
前記第１はんだ層は、最表層がＡｕ層であることを特徴とする請求項９または請求項１０に記載の発光素子。
【請求項１２】
前記第１はんだ層は、前記単位ペアが４ペア以下積層された構造であることを特徴とする請求項９ないし請求項１１のいずれか１項に記載の発光素子。
【請求項１３】
ｐ電極およびｎ電極が同一面側に位置したIII 族窒化物半導体からなる発光素子と、サブマウントと、前記ｐ電極および前記ｎ電極と前記サブマウントとを接続するはんだ層と、を有した発光装置において、
前記はんだ層は、主としてζ相と、ζ’相とＡｕＳｎとの混晶によって構成されたＡｕ−Ｓｎからなり、Ａｕ質量比が厚さ方向に増減を繰り返し、前記はんだ層全体におけるＡｕ質量比は８２〜９０ｗｔ％である、
ことを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ｐ電極とｎ電極とを同一面側に有したIII 族窒化物半導体からなる発光素子に関し、特にｐ電極およびｎ電極上にはんだ層を有した発光素子に関する。また、その発光素子とサブマウントとがはんだ層を介して接合された発光装置に関する。また、その発光装置の製造方法に関する。
【背景技術】
【０００２】
ｐ電極とｎ電極を同一面側に形成したＦＣ型（フリップチップ型）のIII 族窒化物半導体からなる発光素子を、Ａｕ−Ｓｎからなるはんだ層を介してサブマウントと接合した発光装置が従来知られている（たとえば特許文献１）。
【０００３】
特許文献２には、２つの部材を以下のようにして接合する方法が記載されている。まず、一方の部材にＡｕ−Ｓｎ層、他方の部材にＡｕ層を形成する。そして、加熱・押圧してＡｕ−Ｓｎ層とＡｕ層を接合する。接合後においてＡｕ層のＡｕをＡｕ−Ｓｎ層へ拡散させ、Ａｕ−Ｓｎ層のＳｎの質量比を１３ｗｔ％以下とする。Ａｕ−ＳｎはＳｎの質量比が１３％以下では融点が高いζ相が大半を占める。そのため、接合後、Ａｕ−Ｓｎ層の融点は上昇し、加熱により融解したＡｕ−Ｓｎ層は固化する。Ａｕ−Ｓｎ層の融点が上昇するため、同様の接合工程を繰り返す場合、以前の接合に用いたＡｕ−Ｓｎ層が再融解することがなく、部材間の位置ずれを防止することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−３０００６３号公報
【特許文献２】特許第４５１４４００号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、ｐ電極とｎ電極を同一面側とした発光素子では、はんだ層を介してサブマウントと接続する際、次のような問題があった。はんだ層を介してサブマウントと接合する際、加熱と加圧によってはんだ層は液体となるため、形状を維持できずはみ出して横方向に広がる。そのはみ出したはんだ層によってｐ電極とｎ電極とが接続されてショートしてしまう場合があった。
【０００６】
そこで本発明の目的は、はんだ層のはみ出しが抑制された発光装置の製造方法を実現することである。また、はんだ層のはみ出しが抑制された発光素子および発光装置を実現することである。
【課題を解決するための手段】
【０００７】
本発明は、ｐ電極およびｎ電極が同一面側に位置した発光素子と、サブマウントとを、はんだ層を介して接合する発光装置の製造方法において、ｐ電極およびｎ電極上にそれぞれ第１はんだ層を形成し、サブマウント上に第２はんだ層を形成し、第１はんだ層と第２はんだ層とを接触させて加熱することにより、第１はんだ層と第２はんだ層とを一体化させてはんだ層とすることで発光素子とサブマウントとを接合し、第１はんだ層は、Ａｕ層とＡｕ−Ｓｎ層との積層を単位ペアとして、少なくとも２ペア以上積層された構造であって、Ａｕ−Ｓｎ層は、Ａｕの質量比が７８〜８２ｗｔ％であり、第２はんだ層はＡｕ層であり、接合後のはんだ層は、その全体でのＡｕ質量比の平均が８２〜９０ｗｔ％であり、接合させるときの加熱温度は、Ａｕ−Ｓｎ層の融点よりも高く、はんだ層の融点よりも低い、ことを特徴とする発光装置の製造方法である。
【０００８】
発光素子は、ｐ電極とｎ電極が同一面側に位置する構造であれば任意の構造であってよく、ＬＥＤでもＬＤでもよい。本発明は、特にIII 族窒化物半導体からなる発光素子を用いる場合に有効である。III 族窒化物半導体からなる発光素子は、成長基板としてサファイア基板を用いることが多く、その結果としてｐ電極とｎ電極とを同一面側とした構造が多く採用されているためである。
【０００９】
サブマウントは、発光素子と熱膨張係数が近く、放熱性の高い材料であることが望ましい。発光素子とサブマウントとの間の剥離を抑制し、発光素子の熱を効率的に逃がすためである。たとえば、ＡｌＮ、ＳｉＣなどからなるセラミック基板を用いることができる。
【００１０】
本発明では、第１はんだ層のＡｕ−Ｓｎ層のＡｕ質量比を７８〜８２ｗｔ％として共晶点付近とすることで、第１はんだ層の融解を容易としている。より望ましく７８〜８０ｗｔ％である。
【００１１】
また、本発明では、接合後のはんだ層全体でのＡｕ質量比の平均を８２〜９０ｗｔ％とすることで、接合時のＳｎの拡散でζ相が析出しないようにし、液相中にζ相が析出する範囲とすることで、はんだ層がもろくならないようにしている。より望ましくは８２〜８６ｗｔ％である。
【００１２】
また、第１はんだ層のＡｕ層とＡｕ−Ｓｎ層の積層数は、２ペア以上であれば任意の積層数でよいが、４ペア以下であることが望ましい。４ペアよりも多いと第１はんだ層全体の厚さが増大し、またＡｕ−Ｓｎ層の合計の厚さも増大してしまい、はんだ層のはみ出しを抑制する効果が損なわれる場合があるためである。
【００１３】
第１はんだ層の最表層（第１はんだ層の積層構造において最も表面側の層）は、Ａｕ層とすることが望ましい。最表層をＡｕ層とすることで、第１はんだ層のＡｕ−Ｓｎ層の酸化を防止することができる。最表層のＡｕ層の厚さは、５〜１００ｎｍとすることが望ましい。この範囲であれば、第１はんだ層と第２はんだ層との接合に影響を与えずに、Ａｕ−Ｓｎ層の酸化を防止することができる。より望ましくは３０〜８０ｎｍである。
【００１４】
第１はんだ層のＡｕ−Ｓｎ層の総膜厚に対する、第１はんだ層および第２はんだ層のＡｕ層の総膜厚の比は、０．１５〜０．６５であることが望ましい。このような範囲であれば、はんだ層のはみ出しをより抑制することができる。さらに望ましくは０．２〜０．６である。
【００１５】
第１はんだ層と第２はんだ層の膜厚の合計は２〜６μｍであることが望ましい。この範囲であれば、発光素子のｐ電極とｎ電極の高さの違い、およびサブマウントの表面粗さを吸収して接合することができ、接合後のはんだ層の厚さを抑えることができる。より望ましくは３〜５μｍである。
【００１６】
第１はんだ層中の各Ａｕ−Ｓｎ層の厚さは１μｍ以下であることが望ましい。１μｍ以下であれば、はんだ層のはみ出しをより抑制することができる。より望ましくは０．４〜０．７μｍとすることである。
【００１７】
ｐ電極とｎ電極の離間距離に対する、第１はんだ層と第２はんだ層の膜厚の合計の比は、０．０１５〜０．１であることが望ましい。この範囲であれば、ｐ電極とｎ電極とがはんだ層のはみ出しによってショートしてしまうことが効果的に抑制される。さらに望ましくは０．０２５〜０．０５である。
【００１８】
また、接合時の加熱温度は、Ａｕ−Ｓｎ層の融点よりも高く、はんだ層の融点よりも低い範囲であれば任意であるが、発光素子に対する熱ダメージを抑えるために２８０〜４５０℃とすることが望ましい。より望ましくは２８０〜４００℃である。
【００１９】
また本発明は、ｐ電極およびｎ電極が同一面側に位置し、ｐ電極とｎ電極上にそれぞれ分離して第１はんだ層を有したIII 族窒化物半導体からなる発光素子において、第１はんだ層は、Ａｕ層とＡｕ−Ｓｎ層との積層を単位ペアとして、少なくとも２ペア以上積層された構造であり、Ａｕ−Ｓｎ層は、Ａｕの質量比が７８〜８２ｗｔ％である、ことを特徴とする発光素子である。
【００２０】
また本発明は、ｐ電極およびｎ電極が同一面側に位置したIII 族窒化物半導体からなる発光素子と、サブマウントと、ｐ電極およびｎ電極とサブマウントとを接続するはんだ層と、を有した発光装置において、はんだ層は、主としてζ相と、ζ’相とＡｕＳｎとの混晶によって構成されたＡｕ−Ｓｎからなり、Ａｕ質量比が厚さ方向に増減を繰り返し、はんだ層全体におけるＡｕ質量比は８２〜９０ｗｔ％である、ことを特徴とする発光装置である。
【発明の効果】
【００２１】
本発明によれば、Ａｕ−Ｓｎ層のＳｎがＡｕ層に容易に拡散して融点が上昇し、固体になりやすくなる。そのため、はんだ層がはみ出してｐ電極とｎ電極とを短絡させてしまうことを防止することができる。また、はみ出しが抑制される結果、発光素子のｐ電極とｎ電極の距離をより短縮させることができ、発光素子の発熱を低減させることができる。これは、発光素子をＬＤ（半導体レーザー）とする場合に特に有効である。
【図面の簡単な説明】
【００２２】
【図１】実施例１の発光装置の構成について示した図。
【図２】第１はんだ層２ａと第２はんだ層２ｂの構成を示した図。
【図３】発光素子１の製造工程について示した図。
【図４】サブマウント３の構成について示した図。
【図５】実施例１の発光装置の製造工程について示した図。
【図６】共晶点付近のＡｕ−Ｓｎ合金状態図。
【図７】Ａｕ−Ｓｎ層２１の結晶構造を模式的に示した図。
【図８】発光素子１の他の構成を示した図。
【図９】図８の発光素子の製造工程について示した図。
【発明を実施するための形態】
【００２３】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではない。
【実施例１】
【００２４】
図１は、実施例１の発光装置の構成について示した図である。図１のように、実施例１の発光装置は、III 族窒化物半導体からなる発光素子１と、はんだ層２と、サブマウント３によって構成されていて、発光素子１とサブマウント３とがはんだ層２を介して接合されている。
【００２５】
発光素子１は、III 族窒化物半導体からなるＦＣ型（フリップチップ型）の発光素子である。発光素子１はサファイア基板１０を有し、サファイア基板１０上にIII 族窒化物半導体からなる半導体層１１が形成された構造である。半導体層１１は、サファイア基板１０側から順にｎ層、発光層、ｐ層が積層された構造である。半導体層１１の一部領域にはｐ層側からｎ層に達する溝が設けられていて、溝の底面にはｎ層が露出している。半導体層１１のｐ層上には、ｐ電極１２が設けられ、溝の底面に露出するｎ層上にはｎ電極１３が設けられている。ｐ電極１２とｎ電極１３は同一面側に形成され、光取り出しはサファイア基板１０裏面（半導体層１１側とは反対側の面）から行うＦＣ型の構造となっている。
【００２６】
ｐ電極１２は、たとえば、ｐ層側から順にＡｇなどからなる反射金属層、Ｔｉ／Ｎｉ／Ａｕ（ここで「Ａ／Ｂ」はＡ、Ｂの順に積層させた構造を意味する。以下材料の説明において同様）などからなる拡散防止層が積層された構成である。また、ｎ電極１３は、ｎ層側から順に、Ｖ／Ｎｉ、Ｔｉ／Ａｌ、Ｖ／Ａｕなどからなるコンタクト層と、Ｔｉ／Ｎｉ／Ａｕなどからなる拡散防止層が積層された構造である。拡散防止層は、はんだ層２の金属がｐ電極１２、ｎ電極１３側に拡散するのを防止する層である。ｐ電極１２とｎ電極１３は、１００μｍ離れて位置している。
【００２７】
サブマウント３は、ＡｌＮからなる基板である。ＡｌＮ以外にもＳｉＣなどを用いることができる。サブマウント３上には図示しない電極パターンが形成されており、その電極パターンと発光素子１のｐ電極１２、ｎ電極１３とがはんだ層２を介して接合されている。また、サブマウント３は、すでに各素子ごとに分割されているものを用いる。
【００２８】
はんだ層２は、ｐ電極１２上およびｎ電極１３上にそれぞれ離間して形成された第１はんだ層２ａ（図２（ａ）参照）と、サブマウント３上に形成された第２はんだ層２ｂ（図２（ｂ）参照）とを熱圧着して一体化することにより形成された層である。第１はんだ層２ａは、Ａｕ層２０とＡｕ−Ｓｎ層２１の積層を１ペアとして、２〜４ペア繰り返し積層させ、さらに最表層としてＡｕ層２２が形成された構造である。最表層のＡｕ層２２は、Ａｕ−Ｓｎ層が酸化されて酸化スズを形成してしまうことを防止する目的で形成されている。また、第２はんだ層２ｂは、Ａｕ層である。
【００２９】
Ａｕ−Ｓｎ層２１のＡｕ質量比は７８〜８２ｗｔ％である。ＡｕとＳｎの系はＡｕ質量比８０％で２７８℃に共晶点がある。そこでＡｕ−Ｓｎ層２１のＡｕ質量比を共晶点付近である７８〜８２ｗｔ％とすることで、Ａｕ−Ｓｎ層２１の融解を容易にしている。より望ましくは７８〜８０ｗｔ％である。また、各Ａｕ−Ｓｎ層２１の厚さは１μｍ以下としている。これにより、発光素子１とサブマウント３との接合時に、融解したＡｕ−Ｓｎ層２１が素子主面に平行な方向（水平方向）に広がってはみ出すのを抑制している。より望ましくは０．４〜０．７μｍである。
【００３０】
第１はんだ層２ａ中のＡｕ−Ｓｎ層２１の総膜厚に対する、第１はんだ層２ａ中のＡｕ層２０、２２および第２はんだ層２ｂの総膜厚（つまりＡｕからなる層の総計）の比は、０．１５〜０．６５である。このような範囲とすることで、発光素子１とサブマウント３との接合時のＡｕ−Ｓｎ層２１のはみ出しを抑制している。より望ましくは０．２〜０．６とすることである。
【００３１】
接合前の第１はんだ層２ａと第２はんだ層２ｂの膜厚の合計は、２〜６μｍである。この範囲とすることで、発光素子１のｐ電極１２とｎ電極１３の高さの違い、およびサブマウント３の表面粗さを吸収して発光素子１主面とサブマウント３主面が平行となるよう接合することができる。なお、発光素子１のｐ電極１２、ｎ電極１３の高さの違いは、ｐ電極１２とｎ電極１３を同一面側とするために、半導体層１１にｎ層を露出させる溝を形成するため、その溝の深さ分の高さの違いが生ずるためである。より望ましい第１はんだ層２ａと第２はんだ層２ｂの膜厚の合計は３〜５μｍである。
【００３２】
第１はんだ層２ａの最表層であるＡｕ層２２は５〜１００ｎｍである。この範囲であれば、第１はんだ層２ａと第２はんだ層２ｂとの接合に影響を与えずに、Ａｕ−Ｓｎ層２１の酸化を防止することができる。より望ましくは３０〜８０ｎｍである。
【００３３】
ｐ電極１２とｎ電極１３の離間距離（実施例１では１００μｍ）に対する、第１はんだ層２ａと第２はんだ層２ｂの厚さの合計の比は、０．０１５〜０．１である。このような範囲とすることで、ｐ電極１２とｎ電極１３とがはんだ層２のはみ出しによってショートしてしまうことが効果的に抑制される。さらに望ましくは０．０２５〜０．０５である。
【００３４】
このような構造の第１はんだ層２ａと第２はんだ層２ｂを熱圧着して一体化したはんだ層２は、Ａｕ−Ｓｎ層２１のＳｎがＡｕ層２０、２２、第２はんだ層２ｂに拡散して全体としてＡｕ質量比の平均が８２〜９０ｗｔ％となっている。また、第１はんだ層１ａの構造に起因して、厚さ方向にＡｕ質量比が増減を繰り返している。第１はんだ層２ａ中のＡｕ層２０、２２、第２はんだ層２ｂであった領域はＡｕ質量比が高く、第１はんだ層２ａ中のＡｕ−Ｓｎ層２１であった領域はＡｕ質量比が低くなっている。また、はんだ層２は、主として、ζ相と、ζ’相とＡｕＳｎとの混晶とによって構成されている。また、ζ相は、ζ’相とＡｕＳｎとの混晶中に多数の粒状に存在し、そのζ相の結晶と、ζ’相とＡｕＳｎとの混晶との界面には、ζ’相が析出している。
【００３５】
はんだ層２全体のＡｕ質量比の平均が８２〜９０ｗｔ％となるようにするのは、以下の理由による。はんだ層２全体のＡｕ質量比の平均が９０ｗｔ％より大きいと、発光素子１とサブマウント３との接合時に、はんだ層２がζ相となってしまい、はんだ層２がもろくなってしまう。また、はんだ層２全体のＡｕ質量比の平均が８２ｗｔ％より小さいと、Ａｕ−Ｓｎ層２１のＳｎ質量比が共晶点でのＳｎ質量比よりも大きくなってしまう。そのため８２〜９０ｗｔ％としている。なお、より望ましくは８２〜８６ｗｔ％とすることである。
【００３６】
次に、実施例１の発光装置の製造工程について、図３〜５を参照に説明する。
【００３７】
まず、発光素子１の製造工程について、図３を参照に説明する。
【００３８】
サファイア基板１０上に、ＭＯＣＶＤ法によりｎ層、発光層、ｐ層を順に積層して半導体層１１を形成する（図３（ａ）参照）。原料ガスには、Ｇａ源としてＴＭＧ（トリメチルガリウム）、Ａｌ源としてＴＭＡ（トリメチルアルミニウム）、Ｉｎ源としてＴＭＩ（トリメチルインジウム）、Ｎ源としてアンモニア、ｐ型ドーパントガスとしてビスシクロペンタジエニルマグネシウム、ｎ型ドーパントガスとしてシランを用いる。キャリアガスには水素と窒素を用いる。
【００３９】
次に、半導体層の一部をエッチングしてｎ層を露出させる。そして、半導体層１１上にｐ電極１２、エッチングにより露出したｎ層上にｎ電極１３を形成する。これにより同一面側にｐ電極１２とｎ電極１３が形成される（図３（ｂ）参照）。
【００４０】
次に、ｐ電極１２上とｎ電極１３上にそれぞれ分離して第１はんだ層２ａを形成する。第１はんだ層２ａは、２源蒸着法によって形成する。他にもスパッタ法などによって形成してもよい。第１はんだ層２ａは、Ａｕ層２０、Ａｕ−Ｓｎ層２１の順に繰り返し積層して形成する。また、Ａｕ層２０とＡｕ−Ｓｎ層２１の積層を１ペアとして２〜４ペア繰り返し積層する。また、最表面にはＡｕ層２２を形成する。このＡｕ層２２は、Ａｕ−Ｓｎ層２１の酸化を防止するための層である。Ａｕ層２２の厚さは５〜１００ｎｍとする。また、Ａｕ−Ｓｎ層２１のＡｕ質量比は７８〜８２ｗｔ％とし、厚さは１μｍ以下とする。以上の製造工程により、図３（ｃ）に示す発光素子１を製造する。
【００４１】
また一方で、図４のように、サブマウント３の電極パターン（図示しない）上には、Ａｕ層である第２はんだ層２ｂを蒸着法やスパッタ法などの方法によって形成する。
【００４２】
ここで、第１はんだ層２ａと第２はんだ層２ｂの厚さは、次のように設計する。Ａｕ−Ｓｎ層２１の総膜厚に対する、Ａｕ層２０、２２および第２はんだ層２ｂの総膜厚の比が０．１５〜０．６５となるようにする。また、第１はんだ層２ａと第２はんだ層２ｂの膜厚の合計は、２〜６μｍとする。また、ｐ電極１２とｎ電極１３の離間距離に対する、第１はんだ層２ａと第２はんだ層２ｂの厚さの合計の比は、０．０１５〜０．１とする。
【００４３】
次に、図３の工程により作製した発光素子１と、図４に示す構成のサブマウント３との接合工程を、図５を参照にして説明する。
【００４４】
まず、図５（ａ）のように、ｐ電極１２、ｎ電極１３側の面をサブマウント３側に向けて発光素子１をボンディング装置４にセットし、発光素子１の第１はんだ層２ａと、サブマウント３の第２はんだ層２ｂとの位置を合わせる。
【００４５】
次に、発光素子１の第１はんだ層２ａとサブマウント３の第２はんだ層２ｂを接触させ、ボンディング装置４によって発光素子１をサブマウント３側に押圧する。また、サブマウント３を加熱する（図５（ｂ）参照）。加熱温度は２８０〜４５０℃とする。
【００４６】
そして、この加熱によって、第１はんだ層２ａ中のＡｕ−Ｓｎ層２１を融解させるとともに、Ａｕ層２０、２２、第２はんだ層２ｂにＡｕ−Ｓｎ層２１中のＳｎを拡散させる。第１はんだ層２ａはＡｕ層２０とＡｕ−Ｓｎ層２１の積層であるため、Ａｕ−Ｓｎ層２１がＡｕ層２０に接する面積が広く、効率的にＳｎは拡散する。これにより、第１はんだ層２ａと第２はんだ層２ｂとを一体化させてはんだ層２を形成し接合する（図５（ｃ）参照）。第１はんだ層２ａの積層構造に由来して、はんだ層２中のＡｕ質量比は、厚さ方向に増減を繰り返す分布となっている。また、はんだ層２全体としてのＡｕ質量比は８２〜９０ｗｔ％である。
【００４７】
Ｓｎの拡散により、はんだ層２中のＡｕ層２０、２２、第２はんだ層２ｂであった領域は、主としてＡｕにＳｎが固溶した状態となる。一方、Ａｕ−Ｓｎ層２１は相対的にＡｕ質量比が増加する。そのため、Ａｕ−Ｓｎ層２１は液相からζ相と液相が混在した状態へと移行し、液相中に固体のζ相が析出する。その結果、はんだ層２におけるＡｕ−Ｓｎ層２１であった領域は液相の割合が低くなり、接合時のはんだ層２のはみ出しは低減される。
【００４８】
なお、接合時の加熱温度は、Ａｕ−Ｓｎ層２１の融点よりも高く、接合後のはんだ層２の融点（はんだ層２全体のＡｕ質量比の平均でのＡｕ−Ｓｎが完全に融解する温度）よりも低い範囲であれば任意であるが、発光素子１に対する熱ダメージを抑えるために２８０〜４５０℃とすることが望ましい。より望ましくは２８０〜４００℃である。
【００４９】
接合時のＡｕ−Ｓｎ層２１の状態を図６、７を参照により詳細に説明する。図６は、共晶点付近でのＡｕ−Ｓｎの合金状態図、図７はＡｕ−Ｓｎ層２１の結晶構造の遷移を模式的に示した図である。共晶点はＳｎ質量比２０％（Ａｕ質量比８０％）で２７８℃である。
【００５０】
Ａｕ−Ｓｎ層２１はＡｕ質量比が７８〜８２ｗｔ％であり、共晶点付近である。そのため、図６の状態Ａ、および図７（ａ）のように、接合時の２８０〜４５０℃の加熱により、Ａｕ−Ｓｎ層２１は完全に液体となる。
【００５１】
その後、液体のＡｕ−Ｓｎから、Ａｕ層２０、２２、第２はんだ層２ｂへとＳｎが拡散する。そのため、相対的にＡｕ−ＳｎのＡｕ質量比は増加する。図６の状態Ａから液相線を越えて状態Ｂへ移行する。状態Ｂは、固体のζ相と液相が混在した相である。ただし、はんだ層２全体としてのＡｕ質量比は８２〜９０ｗｔ％となるようにしているため、Ａｕ質量比が増加しすぎて状態Ｄまで移行し、完全に固体のζ相の状態までは移行しないようにしている。状態Ｄまで移行すると、液相のすべてが固体のζ相に転移していまい、ζ相はもろいためにはんだ層２ももろくなってしまうからである。
【００５２】
状態Ａから状態Ｂへと移行することで、図７（ｂ）のように、Ａｕ−Ｓｎの液相中に多数の粒状のζ相が析出する。したがって、状態Ａに比べて液相の割合が低下し、流動的な部分が減少する。その結果、発光素子１とサブマウント３との接合時においてはんだ層２の流動的な部分が少なく、はんだ層２のはみ出しが低減される。
【００５３】
その後、自然冷却により図６の状態Ｂから状態Ｃに移行する。この移行はＡｕ質量比が保たれており、固相線を越えて状態が移行する。状態Ｃは、ζ’相（Ａｕ5 Ｓｎ）とδ相（ＡｕＳｎ）の２種類の結晶が混合した共晶である。したがって、はんだ層２中のＡｕ−Ｓｎ層２１であった領域には、ζ’相とδ相の共晶中に、多数の粒状のζ相が点在した結晶構造が見られる。また、その共晶とζ相との境界にはζ’相が析出している（図７（ｃ）参照）。
【００５４】
以上、実施例１の発光装置の製造方法によれば、発光素子１とサブマウント３とをはんだ層２を介して接合する際に、はんだ層２が発光素子１の主面方向に広がってはみ出してしまうことが抑制されている。そのため、はみ出したはんだ層２がｐ電極１２とｎ電極１３とを接続してショートしてしまうことが抑制されている。またこの結果、ｐ電極１２とｎ電極１３との離間距離を従来よりも短くすることができ、発光素子１の発熱を低減することができる。このような発熱の低減は、発光素子１がＬＤ（レーザーダイオード）である場合に特に有効である。
【００５５】
［第１実験例］
第１はんだ層２ａのペア数を２とし、Ａｕ層２０、Ａｕ−Ｓｎ層２１の厚さを下記表１のように設計した実験例１〜８の発光装置を作製した。Ａｕ層２２の厚さは０．０５μｍ、第２はんだ層２ｂの厚さは０．５μｍとした。また、各実験例についてＡｕ−Ｓｎ層２１のＡｕ質量比は７８ｗｔ％と８２ｗｔの２通りで作製した。
【００５６】
【表１】
2015138870.tif 000003
【００５７】
表１のように、Ａｕ−Ｓｎ層２１の質量比が７８ｗｔ％、８２ｗｔ％のいずれの場合でも、接合後のはんだ層２全体のＡｕ質量比の平均は８２〜９０ｗｔ％の範囲であった。また、膜厚比（Ａｕ−Ｓｎ層２１の総膜厚に対するＡｕ層２０、２２、第２はんだ層２ｂの総膜厚の比）は０．１５〜０．６５の範囲であった。いずれの実験例でもはんだ層２のはみ出しが抑制されており、はみ出したはんだ層２がｐ電極１２とｎ電極１３間をショートさせることはなかった。
【００５８】
［第２実験例］
第１はんだ層２ａのペア数を４とし、Ａｕ層２０、Ａｕ−Ｓｎ層２１の厚さを下記表２のように設計した実験例９〜１６の発光装置を作製した。Ａｕ層２２の厚さは０．０５μｍ、第２はんだ層２ｂの厚さは０．５μｍとした。また、各実験例についてＡｕ−Ｓｎ層２１のＡｕ質量比は７８ｗｔ％と８２ｗｔの２通りで作製した。
【００５９】
【表２】
2015138870.tif 000004
【００６０】
表２のように、Ａｕ−Ｓｎ層２１の質量比が７８ｗｔ％、８２ｗｔ％のいずれの場合でも、接合後のはんだ層２全体のＡｕ質量比の平均は８２〜９０ｗｔ％の範囲であった。また、膜厚比（Ａｕ−Ｓｎ層２１の総膜厚に対するＡｕ層２０、２２、第２はんだ層２ｂの総膜厚の比）は０．１５〜０．６５の範囲であった。いずれの場合もはんだ層２のはみ出しが抑制されており、はみ出したはんだ層２がｐ電極１２とｎ電極１３間をショートさせることはなかった。
【００６１】
また、Ａｕ−Ｓｎ層２１の厚さを１μｍ以下とした実験例７〜９、１１〜１６については、はんだ層２のはみ出しがより抑制されていることが確認できた。
【００６２】
なお、実施例１における発光素子１の構造は、ｐ電極とｎ電極が同一面側に位置する構造であれば任意の構造の発光素子であってよい。
【００６３】
たとえば、図８の構成の発光素子２００であってもよい。発光素子２００は、以下の点で発光素子１と構成が異なっている。まず、発光素子１ではｎ層を露出させるために溝を設けているが、発光素子２００では設けていない。溝に替えてドット状の複数の孔２０１を形成している。孔２０１は、半導体層１１のｎ層に達する深さであり、孔２０１の底面にはｎ層が露出する。また、半導体層１１上であってｎ電極１３を形成する領域は、絶縁膜２０２が形成されている。その絶縁膜２０２は、孔２０１側面も覆っている。ただし、孔２０１底面は絶縁膜２０２に覆われていない。そして、絶縁膜２０２上にｎ電極１３が形成されていて、孔２０１底面に露出するｎ層に接触している。ｎ電極１３上には第１はんだ層２ａが形成されている。
【００６４】
孔２０１が形成されているため、ｎ電極１３も孔２０１の領域に沿って凹んでおり、ｎ電極１３表面に段差が生じている。また、ｎ電極１３上に形成される第１はんだ層２ａにも、同じく凹みがあり、表面に段差が生じている。この凹みによる段差部分を除いたｎ電極１３表面と、ｐ電極１２表面はおよそ同一面内となっている。その結果、ｎ電極１３側の第１はんだ層２ａ表面のうち段差部分を除いた部分と、ｐ電極１２側の第１はんだ層２ａ表面もおよそ同一面内となっている。そのため、発光素子２００とサブマウント３との接合時に、第１はんだ層２ａの高さの違いに起因するはんだ層２のはみ出しが抑制されている。
【００６５】
発光素子２００は、以下のようにして作製することができる。発光素子１の製造工程の図３（ａ）までは同一の工程である。その図３（ａ）の工程の後、半導体層１１の一部をエッチングして複数のドット状の孔２０１を形成する（図９（ａ）参照）。孔２０１の深さはｎ層が露出する深さである。
【００６６】
次に、半導体層１１上のうちｎ電極１３を形成する領域に、ＳｉＯ2 などからなる絶縁膜２０２を形成する。この絶縁膜２０２は、孔２０１側面を覆い、底面は覆わないようにパターニングする（図９（ｂ）参照）。
【００６７】
次に、半導体層１１上の所定領域にｐ電極１２、絶縁膜２０２上にｎ電極１３を形成する。（図９（ｃ）参照）。ｐ電極１２とｎ電極１３の厚さは等しくする。ｎ電極１３は孔２０１に沿って形成されるため、その孔２０１の領域は凹みが生じ、ｎ電極１３表面に段差が生じる。その段差部分を除いたｎ電極１３表面とｐ電極１２表面は、ｎ電極１３の厚さとｐ電極１２の厚さが等しいため、およそ同一面内となる。
【００６８】
次に、ｐ電極１２上とｎ電極１３上にそれぞれ分離して第１はんだ層２ａを形成する。第１はんだ層２ａは、実施例１の発光素子１における構成と同様の構成である。ただし、ｎ電極１３側の第１はんだ層２ａは、凹みを有したｎ電極１３に沿って形成されるため、第１はんだ層２ａにも孔２０１の形成領域に凹みが生じ、表面に段差が生じている。ここで、段差部分を除いたｎ電極１３表面とｐ電極１２表面とは同一面内となっているため、段差部分を除いたｎ電極１３側の第１はんだ層２ａ表面と、ｐ電極１２側の第１はんだ層２ａ表面も、およそ同一面内となる。以上の製造工程により、図８に示す発光素子２００が製造される。
【００６９】
また、実施例１ではサブマウント３は各素子ごとに分割されたものを用いたが、分割前のウェハ状のものを用い、接合後にサブマウント３を各素子ごとに分割するようにしてもよい。
【００７０】
また、実施例１では第１はんだ層２ａにおけるＡｕ層２０とＡｕ−Ｓｎ層２１の積層数を２〜４ペアとしているが、本発明は２ペア以上であれば任意のペア数でよい。ただし、ペア数が多くなると第１はんだ層２ａが厚くなってしまうため４ペア以下とするのが望ましい。
【産業上の利用可能性】
【００７１】
本発明の発光素子は、照明装置、表示装置などの光源として利用することができる。特に、ＬＤをサブマウント上に実装する際に本発明は有効である。
【符号の説明】
【００７２】
１、２００：発光素子
２：はんだ層
２ａ：第１はんだ層
２ｂ：第２はんだ層
３：サブマウント
１０：サファイア基板
１１：半導体層
１２：ｐ電極
１３：ｎ電極
２０、２２：Ａｕ層
２１：Ａｕ−Ｓｎ層
２０１：孔
２０２：絶縁膜
【図１】
2015138870.tif 000005
【図２】
2015138870.tif 000006
【図３】
2015138870.tif 000007
【図４】
2015138870.tif 000008
【図５】
2015138870.tif 000009
【図６】
2015138870.tif 000010
【図７】
2015138870.tif 000011
【図８】
2015138870.tif 000012
【図９】
2015138870.tif 000013