(57)【要約】      （修正有）【課題】縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を製造する方法を提供する。【解決手段】上部クラッド層２９ｄ及び第１コア層２９ｃを含む導波路メサの形成の後に、導波路メサを埋め込むダミー埋込領域を形成し、ダミー埋込領域上に第２マスクを形成する。第２マスクは、導波路メサの第１部分上に開口及びパターンを有すると共に導波路メサの第２部分上にパターンを有する。第２マスクは、ダミー埋込領域の実質的に平坦な表面上に形成でき、所望の微細さでパターンを有することができる。第２マスクを用いてダミー埋込領域をエッチングして、ダミー埋込マスク４１ａを含む第３マスク５１を形成できる。第３マスク５１は、第２マスクのパターンが転写された導波路メサの第１部分の導波路上面に到達する開口を有する。【選択図】図１１
2015175973.tif 000002
【特許請求の範囲】
【請求項１】
半導体光導波路素子を作製する方法であって、
上部クラッド層、第１コア層、中間クラッド層、及び第２コア層を含みスポットサイズ変換器のための半導体積層と該半導体積層を搭載する主面を有する基板とを含むエピタキシャル基板を準備する工程と、
メサ形状を規定するパターンを有する第１マスクを用いて前記半導体積層をエッチングして、前記基板の前記主面の第１エリア及び第２エリア上にそれぞれ設けられた第１部分及び第２部分を有する導波路メサを形成する工程と、
前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、
前記導波路メサの前記第１部分上に開口を有すると共に前記導波路メサの前記第２部分上にパターンを有する第２マスクを前記ダミー埋込領域上に形成する工程と、
前記第２マスクを用いて前記ダミー埋込領域をエッチングすることによって形成されるダミー埋込マスクを含み、前記導波路メサの前記第１部分の上面に到達する開口を有する第３マスクを形成する工程と、
前記第３マスクを用いて前記導波路メサをエッチングして、前記基板の前記主面の前記第１エリア及び前記第２エリア上にそれぞれ設けられた第１上部メサ部及び第２上部メサ部を有する上部メサを形成する工程と、
前記上部メサを形成した後に、前記第３マスクを除去する工程と、
前記第３マスクを除去した後に前記半導体積層のエッチングにより、前記上部メサの幅より大きな幅を有しており前記第２コア層を含む下部メサを形成する工程と、
を備え、
前記半導体積層の前記第２コア層、前記中間クラッド層、前記第１コア層及び前記上部クラッド層は、前記基板の前記主面上に順に配列され、
前記導波路メサの前記第１部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、
前記導波路メサの前記第１部分及び前記第２部分は、前記上部クラッド層及び前記第１コア層を含む、半導体光導波路素子を作製する方法。
【請求項２】
前記導波路メサを形成した後に、前記導波路メサの上面及び側面を覆うように前記基板上に無機絶縁膜を成長する工程を更に備え、
前記ダミー埋込領域は、前記無機絶縁膜上に塗布により形成され、
前記ダミー埋込領域に前記開口を形成する際に、前記第２マスクを用いて前記導波路メサの前記第１部分及び前記第２部分の上面上の前記無機絶縁膜のエッチングを行って、前記無機絶縁膜から絶縁膜マスクを作製し、
前記絶縁膜マスクは前記導波路メサの側面を覆っており、
前記ダミー埋込領域の材料は前記無機絶縁膜の材料と異なる、請求項１に記載された半導体光導波路素子を作製する方法。
【請求項３】
前記無機絶縁膜は、シリコン系無機絶縁膜を備える、請求項２に記載された半導体光導波路素子を作製する方法。
【請求項４】
前記第２マスクは、前記導波路メサの前記第２部分上における導波路メサ幅より小さいパターン幅を有する第２１マスク部分と、前記導波路メサの前記第２部分上における導波路メサ幅より大きいパターン幅を有する第２２マスク部分とを備え、
前記第３マスクを用いたエッチングの後において、前記上部メサの前記第２上部メサ部は、前記導波路軸の方向に単調に変化する幅を有すると共に前記導波路メサの前記第２部分の加工から形成されたテーパ構造を有する、請求項１〜請求項３のいずれか一項に記載された半導体光導波路素子を作製する方法。
【請求項５】
前記ダミー埋込領域はベンゾシクロブテン、低誘電率フッ素系樹脂、ＳＯＧ又はＩＴＯを備え、
前記第２マスクはレジストマスクを含み、
前記第３マスクの前記開口の幅は、前記第１エリアにおいて前記導波路メサの前記第２部分の幅より大きい、請求項１〜請求項４のいずれか一項に記載された半導体光導波路素子を作製する方法。
【請求項６】
前記ダミー埋込領域を形成する工程は、樹脂を塗布する工程と、該樹脂をベークして樹脂体を形成する工程とを含み、
前記ダミー埋込領域は、硬化されたレジストを備え、
前記第２マスクはレジストマスクを含み、
前記第１エリアにおいて前記第３マスクの前記開口の幅は前記導波路メサの前記第２部分の幅より大きい、請求項１〜請求項４のいずれか一項に記載された半導体光導波路素子を作製する方法。
【請求項７】
半導体光導波路素子を作製する方法であって、
上部クラッド層、第１コア層、中間クラッド層、及び第２コア層を含む半導体積層を基板の主面上に形成する工程と、
メサ形状を規定するパターンを有する第１マスクを用いて前記半導体積層をエッチングして、前記基板の前記主面の第１エリア及び第２エリア上にそれぞれ設けられた第１部分及び第２部分を有しており前記上部クラッド層及び前記第１コア層を含む導波路メサを形成する工程と、
前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、
前記導波路メサの前記第１部分上に開口を有すると共に前記導波路メサの前記第２部分上にパターンを有する第２マスクを前記ダミー埋込領域上に形成する工程と、
前記第２マスクを用いて前記ダミー埋込領域をエッチングすることによって、前記導波路メサの前記第１部分の上面に到達する開口を有するダミー埋込マスクを第３マスクとして形成する工程と、
前記ダミー埋込マスクを用いて前記導波路メサのエッチングを行って、前記基板の前記主面の第１エリア及び第２エリア上にそれぞれ設けられた第１上部メサ部及び第２上部メサ部を有する上部メサを形成する工程と、
前記上部メサを形成した後に、前記ダミー埋込マスクを除去する工程と、
前記ダミー埋込マスクを除去した後に前記半導体積層のエッチングにより、前記上部メサの幅より大きな幅を有しており前記第２コア層を含む下部メサを形成する工程と、
を備え、
前記上部メサの前記第１上部メサ部及び前記第２上部メサ部は、導波路軸の方向に沿って順に配列されており、
前記半導体積層の前記第２コア層、前記中間クラッド層、前記第１コア層及び前記上部クラッド層は、前記基板の前記主面の前記第２エリア上において順に配列される、半導体光導波路素子を作製する方法。
【請求項８】
前記ダミー埋込領域はＴＥＯＳ酸化物を備え、
前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程は、前記導波路メサの上面及び側面上を埋め込むＴＥＯＳ酸化物層を成長する工程と、該ＴＥＯＳ酸化物を平坦化して前記ダミー埋込領域を形成する工程とを備える、請求項７に記載された半導体光導波路素子を作製する方法。
【請求項９】
前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程は、
前記導波路メサを形成した後に、前記導波路メサの上面及び側面を覆うように前記基板上に無機絶縁膜を成長する工程と、
前記導波路メサの上面及び側面上を埋め込む材料を塗布して前記ダミー埋込領域を形成する工程と、を備える、請求項７に記載された半導体光導波路素子を作製する方法。
【請求項１０】
半導体光導波路素子であって、
第１エリア、第２エリア、及び第３エリアを含む主面を基板と、
前記基板の前記主面上に設けられた上部メサと、
前記基板の前記主面上に設けられ前記上部メサの幅より大きい幅を有しており、外部光導波路に光学的に結合可能なように設けられた端面を備える下部メサと、
を備え、
前記下部メサは前記第１エリア及び前記第２エリア上に設けられ、
前記上部メサは、前記第１エリア、前記第２エリア、及び前記第３エリア上にそれぞれ設けられた第１上部メサ部、第２上部メサ部、及び第３上部メサ部を含み、
前記第１上部メサ部及び前記第２上部メサ部は導波路軸の方向に配列されると共に、前記第２上部メサ部は前記第３上部メサ部に光学的に結合され、
前記基板の前記主面は、前記上部メサ及び前記下部メサを含むメサ積層のための半導体積層を搭載し、前記半導体積層は、前記第２エリア上において上部クラッド層、第１コア層、中間クラッド層、及び第２コア層を含み、
前記上部メサは前記第１コア層を含むと共に前記下部メサは前記第２コア層を含み、前記下部メサは前記基板と前記上部メサとの間に設けられ、前記上部メサの前記第１コア層及び前記下部メサの前記第２コア層は、前記中間クラッド層を介してスポットサイズ変換器のための光学的な相互結合を成し、
前記上部メサは、前記第２エリアにおいて前記上部クラッド層を含むと共に前記第１エリアにおいて前記上部クラッド層を含まず、前記上部メサは、前記第１エリアにおける前記第１コア層が前記第２エリアにおける前記第１コア層の幅より小さい幅の部分と前記第２エリアにおける前記第１コア層の幅と同じ幅の部分とを含むように構成され、
前記第３エリア上において、前記第３上部メサは、当該スポットサイズ変換器に光学的に結合される半導体素子のための半導体積層構造を有する、半導体光導波路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光導波路素子を作製する方法、及び半導体光導波路素子に関する。
【背景技術】
【０００２】
特許文献１は、スポットサイズコンバータを開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許６３１０９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
スポットサイズコンバータには様々な構造がある。その一つのスポットサイズコンバータは、半導体積層の積層方向に構成された複数の光導波路構造を備えており、また複数の光導波路構造のうちの一方から他方への光の遷移を利用する。
【０００５】
特許文献１では、積層方向の光導波路構造のための半導体積層を１回のエピタキシャル層成長により作製可能である。この半導体積層から、複数の導波路メサを作製することになる。なぜなら、単一モードの外部光導波路に光学的に結合可能な半導体光導波路だけでなく、また単一モードの半導体光導波路を形成するからである。特許文献１の形態を例示として、具体的に半導体素子を説明すると、この導波路構造は、上部半導体メサ、中部半導体メサ、及び下部半導体メサを有する。下部半導体メサは、単一モードの外部光導波路に光学的に結合される。一方で、上部半導体メサ及び中部半導体メサは、半導体素子内の光導波路を構成する。しかし、半導体素子内の光導波路では、上部半導体メサの横幅は中部半導体メサの横幅と異なってしまい、この光導波路では、中部半導体メサのコア層の横幅は上部半導体メサのクラッド層の横幅と異なる。この中部半導体メサのコア層の横幅が上部半導体メサのクラッド層の横幅と大幅に異ならないことが好ましい。上部半導体メサ幅が細い形態では、コンタクト抵抗が大きくなって駆動電圧が増加する。一方、中部半導体メサ幅が太い形態では、容量が増加して高周波特性が悪化する。
【０００６】
縦方向に光導波路を積み重ねる構造においては、光遷移に係る２つの光導波路構造間において安定な光学的遷移を可能にする縦方向のメサ構造と、横モードの制御のための半導体メサの横幅とを共に実現することが求められる。
【０００７】
本発明は、上記のような事情を鑑みて為されたものであり、縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を提供することを目的とし、また縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一側面は、半導体光導波路素子を作製する方法に関する。この製造方法は、上部クラッド層、第１コア層、中間クラッド層、及び第２コア層を含みスポットサイズ変換器のための半導体積層と該半導体積層を搭載する主面を有する基板とを含むエピタキシャル基板を準備する工程と、メサ形状を規定するパターンを有する第１マスクを用いて前記半導体積層をエッチングして、前記基板の前記主面の第１エリア及び第２エリア上にそれぞれ設けられた第１部分及び第２部分を有する導波路メサを形成する工程と、前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、前記導波路メサの前記第１部分上に開口を有すると共に前記導波路メサの前記第２部分上にパターンを有する第２マスクを前記ダミー埋込領域上に形成する工程と、前記第２マスクを用いて前記ダミー埋込領域をエッチングすることによって形成されるダミー埋込マスクを含み、前記導波路メサの前記第１部分の上面に到達する開口を有する第３マスクを形成する工程と、前記第３マスクを用いて前記導波路メサをエッチングして、前記基板の前記主面の前記第１エリア及び前記第２エリア上にそれぞれ設けられた第１上部メサ部及び第２上部メサ部を有する上部メサを形成する工程と、前記上部メサを形成した後に、前記第３マスクを除去する工程と、前記第３マスクを除去した後に前記半導体積層のエッチングにより、前記上部メサの幅より大きな幅を有しており前記第２コア層を含む下部メサを形成する工程と、を備え、前記半導体積層の前記第２コア層、前記中間クラッド層、前記第１コア層及び前記上部クラッド層は、前記基板の前記主面上に順に配列され、前記導波路メサの前記第１部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、前記導波路メサの前記第１部分及び前記第２部分は、前記上部クラッド層及び前記第１コア層を含む。
【０００９】
本発明の別の側面は、半導体光導波路素子を作製する方法に関する。この製造方法は、上部クラッド層、第１コア層、中間クラッド層、及び第２コア層を含む半導体積層を基板の主面上に形成する工程と、メサ形状を規定するパターンを有する第１マスクを用いて前記半導体積層をエッチングして、前記基板の前記主面の第１エリア及び第２エリア上にそれぞれ設けられた第１部分及び第２部分を有しており前記上部クラッド層及び前記第１コア層を含む導波路メサを形成する工程と、前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、前記導波路メサの前記第１部分上に開口を有すると共に前記導波路メサの前記第２部分上にパターンを有する第２マスクを前記ダミー埋込領域上に形成する工程と、前記第２マスクを用いて前記ダミー埋込領域をエッチングすることによって、前記導波路メサの前記第１部分の上面に到達する開口を有するダミー埋込マスクを第３マスクとして形成する工程と、前記ダミー埋込マスクを用いて前記導波路メサのエッチングを行って、前記基板の前記主面の第１エリア及び第２エリア上にそれぞれ設けられた第１上部メサ部及び第２上部メサ部を有する上部メサを形成する工程と、前記上部メサを形成した後に、前記ダミー埋込マスクを除去する工程と、前記ダミー埋込マスクを除去した後に前記半導体積層のエッチングにより、前記上部メサの幅より大きな幅を有しており前記第２コア層を含む下部メサを形成する工程と、を備え、前記上部メサの前記第１上部メサ部及び前記第２上部メサ部は、導波路軸の方向に沿って順に配列されており、前記半導体積層の前記第２コア層、前記中間クラッド層、前記第１コア層及び前記上部クラッド層は、前記基板の前記主面の前記第２エリア上において順に配列される。
【００１０】
本発明の更なる別の側面に係る半導体光導波路素子は、第１エリア、第２エリア、及び第３エリアを含む主面を基板と、前記基板の前記主面上に設けられた上部メサと、前記基板の前記主面上に設けられ前記上部メサの幅より大きい幅を有しており、外部光導波路に光学的に結合可能なように設けられた端面を備える下部メサと、を備え、前記下部メサは前記第１エリア及び前記第２エリア上に設けられ、前記上部メサは、前記第１エリア、前記第２エリア、及び前記第３エリア上にそれぞれ設けられた第１上部メサ部、第２上部メサ部、及び第３上部メサ部を含み、前記第１上部メサ部及び前記第２上部メサ部は導波路軸の方向に配列されると共に、前記第２上部メサ部は前記第３上部メサ部に光学的に結合され、前記基板の前記主面は、前記上部メサ及び前記下部メサを含むメサ積層のための半導体積層を搭載し、前記半導体積層は、前記第２エリア上において上部クラッド層、第１コア層、中間クラッド層、及び第２コア層を含み、前記上部メサは前記第１コア層を含むと共に前記下部メサは前記第２コア層を含み、前記下部メサは前記基板と前記上部メサとの間に設けられ、前記上部メサの前記第１コア層及び前記下部メサの前記第２コア層は、前記中間クラッド層を介してスポットサイズ変換器のための光学的な相互結合を成し、前記第１上部メサ部の前記上部クラッド層の幅は前記第２上部メサ部の前記上部クラッド層の幅より小さく、前記第１上部メサ部の前記上部クラッド層の幅は前記第１上部メサ部の前記第１コア層の幅より小さく、前記第１エリア上において、前記メサ積層は、前記基板上に順に配列された前記第２コア層、前記中間クラッド層及び前記第１コア層を含み、前記第２エリア上において、前記メサ積層は、前記基板上に順に配列された前記第２コア層、前記中間クラッド層、前記第１コア層及び前記上部クラッド層を含み、前記第３エリア上において、前記第３上部メサは、当該スポットサイズ変換器に光学的に結合される半導体素子のための半導体積層構造を有する。
【発明の効果】
【００１１】
以上説明したように、本発明によれば、縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を提供でき、また縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を作製する方法を提供できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本実施の形態に係る半導体光導波路素子を示す図面である。
【図２】図２は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図３】図３は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図４】図４は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図５】図５は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図６】図６は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図７】図７は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図８】図８は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図９】図９は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１０】図１０は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１１】図１１は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１２】図１２は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１３】図１３は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１４】図１４は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１５】図１５は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１６】図１６は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１７】図１７は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１８】図１８は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図１９】図１９は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２０】図２０は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２１】図２１は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２２】図２２は、第２実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２３】図２３は、第２実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２４】図２４は、第２実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２５】図２５は、第２実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２６】図２６は、第２実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２７】図２７は、第２実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２８】図２８は、第３実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図２９】図２９は、第３実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図３０】図３０は、第３実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図３１】図３１は、第３実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図３２】図３２は、第３実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図３３】図３３は、第３実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【図３４】図３４は、第３実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。
【発明を実施するための形態】
【００１３】
本発明のいくつかの側面が以下のように記載される。
【００１４】
本発明の一側面は、半導体光導波路素子を作製する方法に関する。この製造方法は、（ａ）上部クラッド層、第１コア層、中間クラッド層、及び第２コア層を含みスポットサイズ変換器のための半導体積層と該半導体積層を搭載する主面を有する基板とを含むエピタキシャル基板を準備する工程と、（ｂ）メサ形状を規定するパターンを有する第１マスクを用いて前記半導体積層をエッチングして、前記基板の前記主面の第１エリア及び第２エリア上にそれぞれ設けられた第１部分及び第２部分を有する導波路メサを形成する工程と、（ｃ）前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、（ｄ）前記導波路メサの前記第１部分上に開口を有すると共に前記導波路メサの前記第２部分上にパターンを有する第２マスクを前記ダミー埋込領域上に形成する工程と、（ｅ）前記第２マスクを用いて前記ダミー埋込領域をエッチングすることによって形成されるダミー埋込マスクを含み、前記導波路メサの前記第１部分の上面に到達する開口を有する第３マスクを形成する工程と、（ｆ）前記第３マスクを用いて前記導波路メサをエッチングして、前記基板の前記主面の前記第１エリア及び前記第２エリア上にそれぞれ設けられた第１上部メサ部及び第２上部メサ部を有する上部メサを形成する工程と、（ｇ）前記上部メサを形成した後に、前記第３マスクを除去する工程と、（ｈ）前記第３マスクを除去した後に前記半導体積層のエッチングにより、前記上部メサの幅より大きな幅を有しており前記第２コア層を含む下部メサを形成する工程と、を備え、前記半導体積層の前記第２コア層、前記中間クラッド層、前記第１コア層及び前記上部クラッド層は、前記基板の前記主面上に順に配列され、前記導波路メサの前記第１部分及び前記第２部分は、導波路軸の方向に沿って順に配列されており、前記導波路メサの前記第１部分及び前記第２部分は、前記上部クラッド層及び前記第１コア層を含む。
【００１５】
この半導体光導波路素子を作製する方法（製造方法）によれば、上部クラッド層及び第１コア層を含む導波路メサを形成した後に、この導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する。このダミー埋込領域上に第２マスクを形成する。この第２マスクは、導波路メサの第１部分上に開口を有すると共に導波路メサの第２部分上に開口及びパターンを有する。第２マスクは、ダミー埋込領域の実質的に平坦な表面上に形成できるので、所望の微細さでパターンを有することができる。
【００１６】
また、第２マスクを用いてダミー埋込領域をエッチングすることによって、第２マスクのパターンが転写されたダミー埋込マスクを含む第３マスクを形成できる。この第３マスクは、第２マスクのパターンが転写されたものであって導波路メサの第１部分の上面に到達する開口を有する。
【００１７】
例えば導波路メサの上面から上部クラッド層の途中又は最後までの半導体領域を第３マスクを用いてエッチングして、第１部分及び第２部分上のマスクパターンにより規定される形状の上部メサを形成できる。上部メサは、上部クラッド層及び第１コア層を含む。
【００１８】
この上部メサを形成した後に、残りの下側の半導体積層をエッチングして、第２コア層を含む下部メサを形成する。下部メサは、上部メサの幅より大きな幅を有するので、下部メサに係る光導波路に、上部メサに係る光導波路のモードフィールド径に比べて大きなモードフィールド径を付与できる。
【００１９】
上記の作製方法によれば、上部メサ及び下部メサは縦方向に配列される。半導体積層の第２コア層、中間クラッド層、第１コア層及び上部クラッド層が基板の主面上に順に配列されるので、上部メサの第１コア層は中間クラッド層を介して下部メサの第２コア層に光学的に結合される。これ故に、縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を提供できる。
【００２０】
本発明の一側面に係る製造方法は、前記導波路メサを形成した後に、前記導波路メサの上面及び側面を覆うように前記基板上に無機絶縁膜を成長する工程を更に備えることができる。前記ダミー埋込領域は、前記無機絶縁膜上に塗布により形成され、前記ダミー埋込領域に前記開口を形成する際に、前記第２マスクを用いて前記導波路メサの上面上の前記無機絶縁膜もエッチングを行って、前記無機絶縁膜から絶縁膜マスクを作製し、前記絶縁膜マスクは前記導波路メサの側面を覆っており、前記ダミー埋込領域の材料は前記無機絶縁膜の材料と異なるようにしても良い。
【００２１】
この作製方法によれば、ダミー埋込領域の塗布に先立って無機絶縁膜を形成するので、ダミー埋込領域の材料に対して、導波路メサの表面を保護できる。
【００２２】
本発明の一側面に係る製造方法では、前記無機絶縁膜は、シリコン系無機絶縁膜を備えることができる。例示すれば、シリコン系無機絶縁膜は、シリコン窒化物（例えばＳｉＮ）、シリコン酸化物（例えばＳｉＯ２）、シリコン酸窒化物（例えばＳｉＯＮ）を備える。
【００２３】
この作製方法によれば、無機絶縁膜としてシリコン系無機絶縁膜を用いてダミー埋込領域の形成に先立って、導波路メサを上面及び側面を覆うことができる。無機絶縁膜の加工の際に導波路メサの側面上の無機絶縁膜はダミー埋込マスクにより覆われているので、ダミー埋込マスクのパターンを無機絶縁膜に転写して絶縁膜マスクを形成できる。第３マスクは絶縁膜マスクを含み、第３マスクを除去する際に絶縁膜マスクも除去される。
【００２４】
本発明の一側面に係る製造方法では、前記第２マスクは、前記導波路メサの前記第２部分上における導波路メサ幅より小さいパターン幅を有する第２１マスク部分と、前記導波路メサの前記第２部分上における導波路メサ幅より大きいパターン幅を有する第２２マスク部分とを備えることができる。前記第３マスクを用いたエッチングの後において、前記上部メサの前記第２上部メサ部は、前記導波路軸の方向に単調に変化する幅を有すると共に前記導波路メサの前記第１部分の加工から形成されたテーパ構造を有するようにしてもよい。
【００２５】
この作製方法によれば、第２マスクのパターン幅と、導波路メサの導波路メサ幅との大小の組み合わせにより、導波路メサと実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とをマスクパターンに応じて作り分けることができる。
【００２６】
本発明の一側面に係る製造方法では、前記ダミー埋込領域はベンゾシクロブテン、低誘電率フッ素系樹脂、スピン・オン・グラス（Spin-On-Glass：ＳＯＧ）又は酸化インジウムスズ（tin-doped indium oxide：ＩＴＯ）を備え、前記第２マスクはレジストマスクを含み、前記第３マスクの前記開口の幅は、前記第１エリアにおいて前記導波路メサの前記第２部分の幅より大きいようにできる。この作製方法によれば、ダミー埋込領域をベンゾシクロブテン膜、低誘電率フッ素系樹脂膜、スピン・オン・グラス膜及び／又は酸化インジウムスズ膜で形成するとき、ダミー埋込領域を塗布により作製できる。
【００２７】
本発明の一側面に係る製造方法では、前記ダミー埋込領域を形成する工程は、樹脂を塗布する工程と、該樹脂をベーク（熱処理）して樹脂体を形成する工程とを含み、前記ダミー埋込領域は、レジストといった硬化された樹脂体を備え、前記第２マスクはレジストマスクを含み、第１エリアにおいて前記第３マスクの前記開口の幅は前記導波路メサの前記第２部分の幅より大きいようにできる。この作製方法によれば、ダミー埋込領域をこれらの材料で形成するとき、ダミー埋込領域を塗布により作製できる。塗布による形成は、下地の導波路メサによる段差の大きさを小さくしたダミー埋込領域を提供できる。
【００２８】
本発明の別の側面は、半導体光導波路素子を作製する方法に関する。この製造方法は、（ａ）上部クラッド層、第１コア層、中間クラッド層、及び第２コア層を含む半導体積層を基板の主面上に形成する工程と、（ｂ）メサ形状を規定するパターンを有する第１マスクを用いて前記半導体積層をエッチングして、前記基板の前記主面の第１エリア及び第２エリア上にそれぞれ設けられた第１部分及び第２部分を有しており前記上部クラッド層及び前記第１コア層を含む導波路メサを形成する工程と、（ｃ）前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程と、（ｄ）前記導波路メサの前記第１部分上に開口を有すると共に前記導波路メサの前記第２部分上にパターンを有する第２マスクを前記ダミー埋込領域上に形成する工程と、（ｅ）前記第２マスクを用いて前記ダミー埋込領域をエッチングすることによって、前記導波路メサの前記第１部分の上面に到達する開口を有するダミー埋込マスクを第３マスクとして形成する工程と、（ｆ）前記ダミー埋込マスクを用いて前記導波路メサのエッチングを行って、前記基板の前記主面の第１エリア及び第２エリア上にそれぞれ設けられた第１上部メサ部及び第２上部メサ部を有する上部メサを形成する工程と、（ｇ）前記上部メサを形成した後に、前記ダミー埋込マスクを除去する工程と、（ｈ）前記ダミー埋込マスクを除去した後に前記半導体積層のエッチングにより、前記上部メサの幅より大きな幅を有しており前記第２コア層を含む下部メサを形成する工程と、を備え、前記上部メサの前記第１上部メサ部及び前記第２上部メサ部は、導波路軸の方向に沿って順に配列されており、前記半導体積層の前記第２コア層、前記中間クラッド層、前記第１コア層及び前記上部クラッド層は、前記基板の前記主面の前記第２エリア上において順に配列される。
【００２９】
この半導体光導波路素子を作製する方法によれば、第１コア層を含む導波路メサを形成した後に、導波路メサの上面及び側面上を埋め込むようにダミー埋込領域を形成する。そして、このダミー埋込領域上に第２マスクを形成する。この第２マスクは、導波路メサの第１部分の上面上に開口を有すると共に導波路メサの第２部分の上面上に開口及びパターンを有する。ダミー埋込領域の実質的に平坦な表面上に形成できる第２マスクに、微細なパターンを付与できる。
【００３０】
また、第２マスクを用いてダミー埋込領域をエッチングすることによって、第２マスクのパターンが転写されたダミー埋込マスクを第３マスクとして形成できる。この第３マスクは、導波路メサの第１部分の上面に到達する開口を有すると共に、導波路メサの第２部分の上面上に開口及びパターンを有する。第３マスクを用いて導波路メサをエッチングして、第２部分上のマスクパターンと導波路メサの形状とにより規定される形状の上部メサを形成する。上部メサの第２上部メサ部は、上部クラッド層及び第１コア層を含み、第１上部メサ部は、第１コア層を含む。この上部メサを形成した後に、残りの半導体積層を加工して、第２コア層を含む下部メサを形成する。下部メサは、上部メサの幅より大きな幅を有するので、下部メサに係る光導波路に、上部メサに係る光導波路のモードフィールド径に比べて大きなモードフィールド径を付与できる。
【００３１】
上記の作製方法によれば、上部メサ及び下部メサは縦方向に配列される。半導体積層の第２コア層、中間クラッド層、第１コア層及び上部クラッド層が基板主面の法線方向に順に配列されるので、上部メサの第１コア層は中間クラッド層を介して下部メサの第２コア層に光学的に結合される。これ故に、縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を提供できる。
【００３２】
本発明の別の側面に係る製造方法では、前記ダミー埋込領域はＴＥＯＳ酸化物を備えることができる。前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程は、前記導波路メサの上面及び側面上を埋め込むＴＥＯＳ酸化物層を成長する工程と、該ＴＥＯＳ酸化物を平坦化して前記ダミー埋込領域を形成する工程とを備えることができる。
【００３３】
この製造方法によれば、ＴＥＯＳ酸化物層を含むダミー埋込領域を形成する際に、下地の導波路メサの形状に合わせた表面形状のＴＥＯＳ酸化物層が成長される。必要な場合には、この成長に引き続く工程で、該ＴＥＯＳ酸化物を平坦化してダミー埋込領域を形成するとき、実質的に平坦な表面にマスクを形成できる。
【００３４】
本発明の別の側面に係る製造方法では、前記導波路メサの上面及び側面上を埋め込むダミー埋込領域を形成する工程は、前記導波路メサを形成した後に、前記導波路メサの上面及び側面を覆うように前記基板上に無機絶縁膜を成長する工程と、前記導波路メサの上面及び側面上を埋め込む材料を塗布して前記ダミー埋込領域を形成する工程と、を備えることができる。
【００３５】
この製造方法によれば、導波路メサの上面及び側面上を埋め込む材料を塗布することにより、実質的に平坦な表面を有するダミー埋込領域を形成できる。
【００３６】
本発明の別の側面に係る製造方法では、前記第２マスクは、前記導波路メサの前記第２部分上における導波路メサ幅より小さいパターン幅を有する第２１マスク部分と、前記導波路メサの前記第２部分上における導波路メサ幅より大きいパターン幅を有する第２２マスク部分とを備え、前記第３マスクを用いたエッチングの後において、前記上部メサの前記第２上部メサ部は、前記導波路軸の方向に単調に変化する幅を有すると共に前記導波路メサの前記第２部分の加工から形成されたテーパ構造を有するようにできる。
【００３７】
この作製方法によれば、第２マスクのパターン幅と、導波路メサのメサ幅との大きさに係る組み合わせにより、導波路メサと実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とを作り分けることができる。
【００３８】
本発明の更なる別の側面に係る半導体光導波路素子は、（ａ）第１エリア、第２エリア、及び第３エリアを含む主面を基板と、（ｂ）前記基板の前記主面上に設けられた上部メサと、（ｃ）前記基板の前記主面上に設けられ前記上部メサの幅より大きい幅を有しており、外部光導波路に光学的に結合可能なように設けられた端面を備える下部メサと、を備え、前記下部メサは前記第１エリア及び前記第２エリア上に設けられ、前記上部メサは、前記第１エリア、前記第２エリア、及び前記第３エリア上にそれぞれ設けられた第１上部メサ部、第２上部メサ部、及び第３上部メサ部を含み、前記第１上部メサ部及び前記第２上部メサ部は導波路軸の方向に配列されると共に、前記第２上部メサ部は前記第３上部メサ部に光学的に結合され、前記基板の前記主面は、前記上部メサ及び前記下部メサを含むメサ積層のための半導体積層を搭載し、前記半導体積層は、前記第２エリア上において上部クラッド層、第１コア層、中間クラッド層、及び第２コア層を含み、前記上部メサは前記第１コア層を含むと共に前記下部メサは前記第２コア層を含むと共に、前記下部メサは前記基板と前記上部メサとの間に設けられて、前記上部メサの前記第１コア層及び前記下部メサの前記第２コア層は、前記中間クラッド層を介してスポットサイズ変換器のための光学的な相互結合を成し、前記上部メサは、前記第２エリアにおいて前記上部クラッド層を含むと共に前記第１エリアにおいて前記上部クラッド層を含まず、前記上部メサは、前記第１エリアにおける前記第１コア層が前記第２エリアにおける前記第１コア層の幅より小さい幅の部分と前記第２エリアにおける前記第１コア層の幅と同じ幅の部分とを含むように構成され、前記第３エリア上において、前記第３上部メサは、当該スポットサイズ変換器に光学的に結合される半導体素子のための半導体積層構造を有する。
【００３９】
この半導体光導波路素子によれば、第１上部メサ部の第１コア層の幅が第２上部メサ部の第１コア層の幅と異なる。これらの構造により、上部メサと下部メサとの間における縦方向の光学的遷移に際して、上部メサは第１上部メサ部における光伝搬を案内できる。具体的には、上部メサから下部メサへの遷移に際しては、第１エリアにおいては、狭い幅の第１コア層は、第２コア層の上面上の領域に第２上部メサ部の第１コア層の上面上の領域に比べて平均的には低い屈折率を付与して、上部メサの第１コア層から下部メサの第２コア層への方向に光遷移を促進する。また、下部メサから上部メサへの遷移に際しては、第１エリアにおいては、狭い幅の第１コア層は、第１エリアの全体にわたって単独の第２コア層を有する導波路構造に比べて平均的には大きな屈折率を第２コア層の上面上の領域に付与して、下部メサの第２コア層から上部メサの第１コア層への方向に光の遷移を促進する。
【００４０】
第１エリアにおいて第１上部メサ部が上部クラッド層を含まず、第２エリアにおいて第２上部メサ部が上部クラッド層を含む。導波路軸方向の光伝搬に関して、上部クラッド層は、上部メサと下部メサとの間における光学的結合をガイドできる。具体的には、下部メサから上部メサへの光遷移に際しては、この光遷移における光の伝搬方向（つまり、第１エリアから第２エリアへの方向）に関して、第１エリア上に上部クラッド層が設けられず第２エリア上に上部クラッド層が設けられる上部メサの配列は、第１エリア上の第１コア層上の領域に比べて平均的には高い屈折率を第２エリア上の第１コア層の上面上の領域に付与して、導波路軸方向の光伝搬に伴った光遷移を下部メサから上部メサの方向に促進する。また、上部メサから下部メサへの遷移に際しては、この光遷移における光の伝搬方向（つまり、第２エリアから第１エリアへの方向）に関して、第２エリア上に上部クラッド層が設けられ第１エリア上に上部クラッド層が設けられない上部メサの配列は、第２エリア上の第１コア層上の領域に比べて平均的には低い屈折率を第１エリア上の第１コア層の上面上の領域に付与して、光の遷移を上部メサから下部メサの方向に促進する。
【００４１】
この構造によれば、縦方向に配列された複数のコア層を含む半導体積層を有するスポットサイズ変換器を提供することができ、このスポットサイズ変換器は、良好な変換特性を有する。
【００４２】
第１エリア及び第２エリアの一方から他方への方向に上部クラッド層の幅が第２エリアにおいて変化するとき、上部クラッド層は、上部メサと下部メサとの間における光学的結合をガイドできる。下部メサから上部メサへの光遷移に際しては、この光遷移における光の伝搬方向（つまり、第１エリアから第２エリアへの方向）に関して広くなるように変化する幅を有する上部クラッド層は、第１エリア上の第１コア層上の領域に比べて平均的には高く光の伝搬方向に変化する屈折率を第２エリア上の第１コア層の上面上の領域に付与して、導波路軸方向の光伝搬に伴った光遷移を下部メサから上部メサの方向に促進する。また、上部メサから下部メサへの遷移に際しては、この光遷移における光の伝搬方向（つまり、第２エリアから第１エリアへの方向）に関して小さくなる幅を有する上部クラッド層は、第２エリア上の第１コア層上の領域に比べて平均的には低く光の伝搬方向に変化する屈折率を第１エリア上の第１コア層の上面上の領域に付与して、光の遷移を上部メサから下部メサの方向に促進する。
【００４３】
引き続いて、添付図面を参照しながら、本発明に係る実施の形態の半導体光導波路素子を作製する方法、及び半導体光導波路素子を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００４４】
（第１の実施形態）
図１は、本実施の形態に係る半導体光導波路素子を示す図面である。半導体光導波路素子１１は、スポットサイズ変換器１１ａ、光導波路デバイス１１ｂ、及びスポットサイズ変換器１１ｃを備え、スポットサイズ変換器１１ａ、光導波路デバイス１１ｂ、及びスポットサイズ変換器１１ｃは単一の半導体基板上に形成される。スポットサイズ変換器１１ａは光導波路デバイス１１ｂの一端に光学的に結合されており、スポットサイズ変換器１１ｃは光導波路デバイス１１ｂの一端に光学的に結合されている。光導波路デバイス１１ｂは、例えばマッハツェンダ変調器、90度ハイブリッド型集積PD等を備える。スポットサイズ変換器１１ａの一端面は、例えば光ファイバといった外部の光導波路デバイス（以下、外部光導波路デバイス１３と記す）に光学的に結合されており、必要な場合には、光結合にレンズ１５を適用することができる。引き続く説明では、スポットサイズ変換器１１ａを説明する。スポットサイズ変換器１１ｃもスポットサイズ変換器１１ａと同様に構造を有することができる。
【００４５】
スポットサイズ変換器１１ａは、基板２１と、上部メサ２３と、下部メサ２５とを備える。また、光導波路デバイス１１ｂは、基板２１と、上部メサ２３とを備えることができる。基板２１は主面２１ａを有しており、主面２１ａは第１エリア２１ｂ、第２エリア２１ｃ、及び第３エリア２１ｄを含む。上部メサ２３は基板２１の主面２１ａ上に設けられる。下部メサ２５は基板２１の主面２１ａ上に設けられる。下部メサ２５の幅は上部メサ２３の幅より大きい幅を有する。下部メサ２５は、外部光導波路に光学的に結合可能なように設けられた端面２５ａを備える。下部メサ２５は第１エリア２１ｂ及び第２エリア２１ｃ上に設けられる。上部メサ２３は第１上部メサ部２３ａ、第２上部メサ部２３ｂ及び第３上部メサ部２３ｃを含み、第１上部メサ部２３ａ、第２上部メサ部２３ｂ及び第３上部メサ部２３ｃは、それぞれ、第１エリア２１ｂ、第２エリア２１ｃ及び第３エリア２１ｄ上に設けられる。
【００４６】
基板２１の主面２１ａはメサ積層２７のための半導体積層２８を搭載し、メサ積層２７は上部メサ２３及び下部メサ２５を含む。半導体積層２８は、第２エリア２１ｃ上において第２コア層２９ａ、中間クラッド層２９ｂ、第１コア層２９ｃ、及び上部クラッド層２９ｄを含み、必要な場合には、コンタクト層２９ｅ及びバッファ層２９ｆを含む。第１上部メサ部２３ａ及び第２上部メサ部２３ｂは導波路軸Ａｘの方向に配列される。第１上部メサ部２３ａは第２上部メサ部２３ｂの一端に接続されると共に、第３上部メサ部２３ｃは第２上部メサ部２３ｂの他端に光学的に結合される。第３エリア２１ｄ上において、第３上部メサ部２３ｃは、当該スポットサイズ変換器１１ａ（１１ｃ）に光学的に結合される光導波路デバイス（半導体素子）１１ｂのための半導体積層構造を有する。本実施例では、半導体積層構造は半導体積層２８と同一である。
【００４７】
上部メサ２３は、半導体を備える第１コア層２９ｃを含むと共に、下部メサ２５は、半導体を備える第２コア層２９ａを含む。下部メサ２５は基板２１と上部メサ２３との間に設けられ、上部メサ２３の第１コア層２９ｃ及び下部メサ２５の第２コア層２９ａは、互いに、中間クラッド層２９ｂを介してスポットサイズ変換器１１ａ（１１ｃ）の光遷移のために光学的に結合される。
【００４８】
第２上部メサ部２３ｂは、中間クラッド層２９ｂ、第１コア層２９ｃ、及び上部クラッド層２９ｄを含むと共に、第１上部メサ部２３ａは、中間クラッド層２９ｂ、及び第１コア層２９ｃを含む。第１エリア２１ｂ上において、メサ積層２７は、第２コア層２９ａ、中間クラッド層２９ｂ、第１コア層２９ｃ、及び上部クラッド層２９ｄを含み、これらの半導体層（２９ａ、２９ｂ、２９ｃ、２９ｄ）は基板２１上に順に配列される。第２エリア２１ｃ上において、メサ積層２７は、第２コア層２９ａ、中間クラッド層２９ｂ、第１コア層２９ｃ、及び上部クラッド層２９ｄを含み、またこれらの半導体層（２９ａ、２９ｂ、２９ｃ、２９ｄ）は基板２１上に順に配列される。本実施例では、第２上部メサ部２３ｂは、第１コア層２９ｃの幅が上部クラッド層２９ｄの幅と実質的に同じである直線的な導波路部分を含む。また、上部メサ２３は、第１エリア２１ｂ上の第１コア層２９ｃが第２エリア２１ｃ上の第１コア層２９ｃの幅から徐々に縮小するテーパ構造を含み、このテーパ構造は第２エリア２１ｃ上の第１コア層２９ｃの幅より細いストライプ構造に接続される。このストライプ構造は、第１エリア２１ｂ上において当該スポットサイズ変換器１１ａ（１１ｃ）の端部まで延在することができる。必要な場合には、この端部とテーパ構造との間のいずれかの位置において終端していてもよい。
【００４９】
また、好適な実施例では、第１上部メサ部２３ａに接続される第２上部メサ部２３ｂの部位においては、上部クラッド層２９ｄの幅はその直下の第１コア層２９ｃの幅より小さいことが良く、上部クラッド層２９ｄの幅は第１エリア２１ｂから第２エリア２１ｃに向かう軸上において徐々に第１コア層２９ｃの幅まで大きくなることが良い。そして、第１上部メサ部２３ａに接続される第２上部メサ部２３ｂの部位に繋がる第２上部メサ部２３ｂの部位においては、第１コア層２９ｃの幅が上部クラッド層２９ｄの幅と同じであることが良い。第２エリア２１ｃにおいて、上部クラッド層２９ｄのメサ幅が第１コア層２９ｃのメサ幅と同じとき、第１コア層２９ｃに安定的に光閉じ込めでき、安定して上部メサ２３に光が伝搬する。また、上部クラッド層２９ｄのメサ幅が第１コア層２９ｃのメサ幅と同じ場合、変調器部分の容量が少なくなり広帯域化が可能である。
【００５０】
この半導体光導波路素子１１では、第２上部メサ部２３ｂが上部クラッド層２９ｄを含み、第１上部メサ部２３ａが上部クラッド層２９ｄを含まない。この第１上部メサ部２３ａの第１コア層２９ｃは、第２上部メサ部２３ｂの第１コア層２９ｃの幅より小さい部分を有し、また第２上部メサ部２３ｂの第１コア層２９ｃの幅と同じ幅の部分を有する。第１エリア２１ｂにおける第１コア層２９ｃは、上部メサ２３と下部メサ２５との間における縦方向の光学的遷移に際して、第１上部メサ部２３ａにおける光伝搬を案内できる。
具体的には、上部メサ２３から下部メサ２５への遷移に際しては、第２エリア２１ｃに設けられる上部クラッド層２９ｄは、上部クラッド層２９ｄが第１コア層２９ｃの上面を覆うように設けられる第２上部メサ部２３ｂの第１コア層２９ｃの上面上の領域に比べて平均的には低い屈折率を有する領域を第１コア層２９ｃの上面上に構成すると共に、第１エリア２１ｂにおいて狭い幅の第１コア層２９ｃは、第２上部メサ部２３ｂの第２コア層２９ａの上面上の領域に比べて平均的には低い屈折率を有する領域を第２コア層２９ａの上面上に構成する。これらの縦方向の屈折率プロファイルが光伝搬方向に変化するので、上部メサ２３から下部メサ２５への方向に光の遷移が可能になる。また、下部メサ２５から上部メサ２３への遷移に際しては、第１エリア２１ｂにおいて小さい幅の第１コア層２９ｃは、第１エリア２１ｂの全体にわたって第１コア層２９ｃ無しに単独に設けられる第２コア層に比べて平均的には大きな屈折率の部分を第２コア層２９ａの上面上に構成すると共に、第２エリア２１ｃにおいて狭い幅の上部クラッド層２９ｄは、第１上部メサ部２３ａの第１コア層２９ｃの上面上の領域に比べて平均的には高い屈折率を有する領域を第２エリア２１ｃの第１コア層２９ｃの上面上に構成する。これらの縦方向の屈折率プロファイルが光伝搬方向に変化するので、下部メサ２５から上部メサ２３の方向に光の遷移が可能になる。
【００５１】
上部クラッド層２９ｄは、第１エリア２１ｂから第２エリア２１ｃの方向に変化する幅の部分と、第２上部メサ部２３ｂにおいて第１コア層２９ｃの幅が上部クラッド層２９ｄの幅と実質的に同じ部分とを有する。第２エリア２１ｃにおける上部クラッド層２９ｄは、上部メサ２３と下部メサ２５との間における光学的結合を導波路軸方向に関してガイドできる。具体的には、下部メサ２５から上部メサ２３への遷移に際しては、第１コア層２９ｃの幅に対して大きくなるように第１コア層２９ｃの幅まで光の伝搬方向に変化する幅を有する上部クラッド層２９ｄは、第１上部メサ部２３ａの第１コア層２９ｃの上面上の領域に比べて平均的には高く伝搬方向に関して大きくなるように変化する屈折率プロファイルを第２エリア２１ｃ上の第１コア層２９ｃの上面上の領域に構成して、下部メサ２５から上部メサ２３の方向への光遷移を安定化させる。また、上部メサ２３から下部メサ２５への遷移に際しては、第１コア層２９ｃの幅から小さくなるように幅を光の伝搬方向に変化させて第２上部メサ部２３ｂで終端する上部クラッド層２９ｄは、第２上部メサ部２３ｂの第１コア層２９ｃの上面上の領域に比べて平均的には低く伝搬方向に関して小さくなるように変化する屈折率プロファイルを第１エリア２１ｂにおいて第１コア層２９ｃの上面の領域に構成して、上部メサ２３から下部メサ２５の方向への光遷移を安定させる。第２エリア２１ｃにおいては、上部メサ２３は、上部クラッド層２９ｄ及び第１コア層２９ｃが同じメサ幅を有する導波路部分と、上部クラッド層２９ｄ及び第１コア層２９ｃが互いに異なるメサ幅を有する導波路部分とを備える。この構造は、上部クラッド層２９ｄのメサ幅が第１コア層２９ｃのメサ幅と同じ場合、変調器部分の容量が少なくなり広帯域化が可能である点で優れた特性を半導体光導波路素子１１に提供できる。
【００５２】
この半導体光導波路素子１１によれば、縦方向に配列された複数のコア層を含む半導体積層を有するスポットサイズ変換器１１ａ（１１ｃ）を提供することができ、このスポットサイズ変換器１１ａ（１１ｃ）は、良好な変換特性を有する。
【００５３】
図２〜図２１は、第１実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。これらの図面には、理解を容易にするために、半導体光導波路素子１１の一素子サイズのエリアを示す。実際の作製では、複数の一素子サイズのエリアがウエハ上にアレイ状に配列される。図２の（ａ）部を参照すると、基板２１上に半導体積層２８を成長する。この成長は、例えば有機金属気相成長法を用いて行われることができる。スポットサイズ変換器１１ａ（１１ｃ）のための半導体積層２８を基板２１の第１エリア２１ｂ、第２エリア２１ｃ、第３エリア２１ｄ上に形成する。まず、エピタキシャル基板を準備する。図２の（ｂ）部を参照すると、半導体積層２８の形成のために、本実施例では、例えばバッファ層２９ｆ、第２コア層２９ａ、中間クラッド層２９ｂ、第１コア層２９ｃ、上部クラッド層２９ｄ及びコンタクト層２９ｅを基板２１の主面２１ａ上に順に成長する。
半導体積層２８の一例。
基板２１：半絶縁性ＩｎＰウエハ。
バッファ層２９ｆ：ｎ型ＩｎＰ層（厚さ０．１μｍ）。
第２コア層２９ａ：ＭＱＷ構造（厚さ５μｍ）であってｎ−ＩｎＰ層（厚さ５０ｎｍ）及びｎ−ＩｎＧａＡｓＰ層（厚さ５０ｎｍ、ＰＬ発光波長１．１μｍ）の交互配列、最上層にInGaAsPを設ける。
中間クラッド層２９ｂ：ｎ−ＩｎＰ中間層（厚さ２００ｎｍ）。
第１コア層２９ｃ：ＭＱＷ構造（厚さ５００ｎｍ）であってＡｌＧａＩｎＡｓ層（６ｎｍ）とＡｌＧａＩｎＡｓ層（８ｎｍ）の交互積層、最上層にＡｌＩｎＡｓ層を設ける。
上部クラッド層２９ｄ：ｐ−ＩｎＰクラッド層（厚さ１．２５μｍ）。
コンタクト層２９ｅ：ｐ−ＩｎＧａＡｓコンタクト層（厚さ１５０ｎｍ）。
【００５４】
図３の（ａ）部に示されるように、半導体積層２８上に絶縁膜３１を成長する。絶縁膜３１は例えばシリコン系無機絶縁膜を含むことができ、引き続く説明においても同様に、シリコン系無機絶縁膜は、シリコン窒化物（例えばＳｉＮ）、シリコン酸化物（例えばＳｉＯ２）、シリコン酸窒化物（例えばＳｉＯＮ）を備える。
【００５５】
図３の（ｂ）部及び（ｃ）部に示されるように、メサの形状を規定するパターンを有するレジストマスク３３を絶縁膜３１上に形成する。レジストマスク３３は、第２エリア２１ｃ及び第３エリア２１ｄ上においてそれぞれ半導体導波路においてシングルモードの光伝搬を可能にするメサ幅を有する第２パターン３３ｂ及び第３パターン３３ｃを有し、本実施例では、第２パターン３３ｂは第２エリア２１ｃと第１エリア２１ｂとの境界を越えて第１エリア２１ｂに延在する。また、レジストマスク３３は、第１エリア２１ｂ上においてテーパ構造を規定する第１パターン３３ａを有し、第１パターン３３ａはテーパパターン３３ｄ、及びこのテーパパターンの最小幅以下の幅を有する光遷移ガイドパターン３３ｅを含む。
【００５６】
図４の（ａ）部に示されるように、レジストマスク３３を用いて絶縁膜３１をエッチングにより加工して、レジストマスク３３のパターンが転写された絶縁膜マスク（第１マスク３５）を形成する。この加工のためのドライエッチングを用いることができる。図４の（ｂ）部及び（ｃ）部に示されるように、エッチングの後にレジストマスク３３を除去して、絶縁膜からなる第１マスク３５を得る。第１マスク３５は導波路メサの形状を規定するパターンを有する。
【００５７】
図５の（ａ）部に示されるように、第１マスク３５を用いて半導体積層２８をエッチングして、基板２１の主面２１ａ上に導波路メサ３７を形成する。本実施例では、ドライエッチングでは、中間クラッド層２９ｂの途中までエッチングされる。エッチングされた半導体積層２８の表面２８ａには中間クラッド層２９ｂが現れる。図５の（ｂ）部に示されるように、第１マスク３５を除去する。この除去は、がＳｉＮを備えるとき、例えばバッファードフッ酸溶液を用いることができる。図５の（ｃ）部に示されるように、導波路メサ３７は第１部分３７ａ、第２部分３７ｂ及び第３部分３７ｃを有しており、第１部分３７ａ、第２部分３７ｂ及び第３部分３７ｃは、それぞれ、第１エリア２１ｂ、第２エリア２１ｃ及び第３エリア２１ｄ上に設けられ、また導波路軸Ａｘの延在方向に配置される。第１マスク３５を除去した後に、導波路メサ３７の上面（以下、導波路上面３７ｄと記す）が露出され、導波路メサ３７の側面（以下、導波路メサ側面３７ｅと記す）には、中間クラッド層２９ｂ、第１コア層２９ｃ、上部クラッド層２９ｄ（例えばｐ型上部クラッド層）及びコンタクト層２９ｅ（例えばｐ型コンタクト層）が露出され、エッチングされた表面２８ａ（半導体積層２８の表面）には中間クラッド層２９ｂが露出される。単一のエッチング及び単一のマスク（本実施例では第１マスク３５）により半導体積層２８を加工するので、導波路メサ３７が延在する軸上の任意の位置において、導波路メサ３７の第１部分３７ａ及び第２部分３７ｂ内の中間クラッド層２９ｂ、第１コア層２９ｃ、上部クラッド層２９ｄ及びｐ−ＩｎＧａＡｓコンタクト層の幅は、エッチングばらつきの範囲で互いに同じであり、これ故に、導波路メサ３７内の半導体層は、縦方向に関して互いに実質的に同一幅を有する。このため、中間クラッド層２９ｂ、第１コア層２９ｃ、上部クラッド層２９ｄ及びコンタクト層２９ｅの幅は、導波路メサ３７の導波路幅として参照することができる。
【００５８】
図６の（ａ）部及び（ｂ）部に示されるように、必要な場合には、導波路メサ３７を形成した後に、基板２１上に無機絶縁膜３９を成長する。無機絶縁膜３９は、導波路メサ３７の導波路上面３７ｄ及び導波路メサ側面３７ｅ並びにエッチングされた半導体積層２８の表面２８ａを覆う。無機絶縁膜３９は例えばシリコン系無機絶縁膜を含むことができる。この作製方法によれば、無機絶縁膜３９としてシリコン系無機絶縁膜を用いてダミー埋込領域の形成に先立って、導波路メサ３７の導波路上面３７ｄ及び導波路メサ側面３７ｅを覆うことができる。本実施例には、導波路メサ３７上に無機絶縁膜３９が適用される。
【００５９】
図７の（ａ）部に示されるように、無機絶縁膜３９を成長した後に、ダミー埋込領域４１を形成する。ダミー埋込領域４１は導波路メサ３７の導波路上面３７ｄ及び導波路メサ側面３７ｅを埋め込む。ダミー埋込領域４１の材料は、例えば塗布により形成することができるものが好ましい。塗布による形成により、ダミー埋込領域４１の表面において、下地となる導波路メサ３７の凹凸の大きさを低減でき、引き続き成膜及びマスク形成に好適な平坦性を提供できる。これ故に、ダミー埋込領域４１は実質的に平坦な表面を有することができる。
【００６０】
本実施例では、ダミー埋込領域４１は例えばＳＯＧ、ＩＴＯ、ベンゾシクロブテン（ＢＣＢ）、低誘電率フッ素系樹脂（例えばＡＬポリマー（旭硝子製））等を備えることができる。この作製方法によれば、ダミー埋込領域４１を、ベンゾシクロブテン膜、低誘電率フッ素系樹脂膜、ＳＯＧ膜及び／又はＩＴＯ膜で形成するとき、ダミー埋込領域を塗布により作製できる。ダミー埋込領域４１の表面がＳＯＧ、ＩＴＯ、ＢＣＢ、及び低誘電率フッ素系樹脂の少なくともいずれかを備えるときは、引き続く工程において絶縁膜でダミー埋込領域４１の表面を覆うことが好ましい。
【００６１】
図７の（ｂ）部に示されるように、必要な場合には、第３マスクのために絶縁膜４３をダミー埋込領域４１の表面（以下、ダミー埋込領域表面４１ｂと記す）上に成長することができる。絶縁膜４３は、ダミー埋込領域４１のダミー埋込領域表面４１ｂを覆う。絶縁膜４３は例えばシリコン系無機絶縁膜を備えることができる。
【００６２】
図７の（ｃ）部に示されるように、絶縁膜４３（及びダミー埋込領域４１）上に第２マスク４５を形成する。第２マスク４５は例えばレジストマスク４７を備える。レジストマスク４７は、パターン４７ａ及び開口４７ｂを有する。第１エリア２１ｂにおいて、レジストマスク４７の開口４７ｂの幅は導波路メサ３７の幅より大きく、レジストマスク４７は第２エリア２１ｃ上にテーパ構造を規定するパターンを有する。レジストマスク４７は第３エリア２１ｄ上の導波路メサ３７を覆う。レジストマスク４７は、導波路メサ３７の第１部分３７ａ上に開口４７ｂを有し、また導波路メサ３７の第２部分３７ｂ及び第３部分３７ｃ上にパターン４７ａを有する。レジストマスク４７のパターン４７ａは、第３エリア２１ｄ上のダミー埋込領域４１を覆うことが良い。これらの工程により、導波路メサ３７、半導体積層２８及び基板主面（主面２１ａ）上に第２マスク４５が形成される。
【００６３】
図８の（ａ）部及び（ｂ）部に示されるように、第２マスク４５のレジストマスク４７を用いて絶縁膜４３のドライエッチングを行って、絶縁膜マスク４３ａを形成する。図８の（ｂ）部は、図８の（ａ）部におけるＩ−Ｉ線に沿ってとられた断面を示す。
【００６４】
第２マスク４５は、第２１マスク部分４５ｃ及び第２２マスク部分４５ｄを備える。第２１マスク部分４５ｃは、導波路メサ幅より小さいパターン幅を導波路メサ３７の第２部分３７ｂ上に有する。第２２マスク部分４５ｄは、導波路メサ幅より大きいパターン幅を導波路メサ３７の第２部分３７ｂ及び第３部分３７ｃ上に有する。この作製方法によれば、第２マスク４５のパターン幅と、導波路メサ３７上における導波路メサ幅との大小の組み合わせにより、導波路メサ３７と実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とを含む上部メサを導波路メサ３７から作り分けることができる。
【００６５】
図９の（ａ）部及び（ｂ）部に示されるように、第３マスク５１を形成する。図９の（ｂ）部は、図９の（ａ）部におけるＩＩ−ＩＩ線（Ｉ−Ｉ線に対応する）に沿ってとられた断面を示す。第３マスク５１は、導波路メサ３７の第１部分３７ａ及び第２部分３７ｂの導波路上面３７ｄに到達する開口を有する。第３マスク５１を形成するために、第２マスク４５を用いてダミー埋込領域４１をエッチングして、ダミー埋込マスク４１ａを形成する。存在する場合には、無機絶縁膜３９のエッチングを行う。ダミー埋込領域４１に開口を形成する際に、第２マスク４５を用いて導波路メサ３７の第１部分３７ａ及び第２部分３７ｂの導波路上面３７ｄ上の無機絶縁膜３９に開口を形成して、絶縁膜マスクを無機絶縁膜３９から作製する。無機絶縁膜３９の加工の際に導波路メサ３７の導波路メサ側面３７ｅ上の無機絶縁膜３９はダミー埋込マスク４１ａにより覆われているので、ダミー埋込マスク４１ａのパターンを無機絶縁膜に転写して絶縁膜マスクを形成できる。この形態では、ダミー埋込領域４１は、無機絶縁膜３９上に塗布により形成される。上部メサ２３のエッチングは、第２マスク４５を除去した後にダミー埋込マスク４１ａ及び絶縁膜マスクを用いて行われる。絶縁膜マスクは導波路メサ３７の側面を覆っている。この作製方法によれば、ダミー埋込領域４１の塗布に先立って無機絶縁膜３９を形成するとき、導波路メサ３７の表面をダミー埋込領域４１の材料に対して保護できる。
【００６６】
この後に、図１０の（ａ）部及び（ｂ）部に示されるように、第２マスク４５を除去する。本実施例では、これは、レジストマスク４７の除去に対応する。図１０の（ｂ）部は、図１０の（ａ）部におけるＩＩＩ−ＩＩＩ線（これはＩ−Ｉ線に対応する）に沿ってとられた断面を示す。第３マスク５１は、導波路メサ３７の第１部分３７ａ及び第２部分３７ｂ上に開口５１ａを有すると共に導波路メサ３７の第２部分３７ｂ及び第３部分３７ｃ上にパターン５１ｂを有する。
【００６７】
図１１の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、第３マスク５１を用いて導波路メサ３７の半導体エッチングを行って、上部メサ５３を形成する。上部メサ５３は、基板２１の主面２１ａの第１エリア２１ｂ及び第２エリア２１ｃ（第３エリア）上にそれぞれ設けられた第１上部メサ部５３ａ及び第２上部メサ部５３ｂ（第３上部メサ部）を有する。半導体エッチングのためのエッチャントの適用により、無機絶縁膜３９はエッチングされずに残される。図１１の（ｂ）部は、図１１の（ａ）部におけるＩＶｂ−ＩＶｂ線（これはＩ−Ｉ線に対応する）に沿って取られた断面を示す。図１１の（ｃ）部は、図１１の（ａ）部におけるＩＶｃ−ＩＶｃ線に沿って取られた断面を示す。エッチングする深さは、上部InPクラッド層が若干残る程度までエッチングする。
【００６８】
第３マスク５１を用いたエッチングの後において、上部メサ５３の第２上部メサ部５３ｂは、テーパ構造ＴＡＰＥＲを有する。テーパ構造ＴＡＰＥＲは、導波路軸Ａｘの方向に単調に変化する幅を有すると共に導波路メサ３７の第２部分３７ｂの加工から形成される。第１エリア２１ｂにおいて第３マスク５１の開口の幅は導波路メサ３７の第２部分３７ｂの幅より大きく、第２エリア２１ｃにおいて第３マスク５１で覆われていない導波路メサ３７がエッチングされる。
【００６９】
図１２の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、第３マスク５１を残した状態で、上部メサ５３の上面５３ｄの第３マスク５１及び上部メサ５３の側面５３ｅを覆うレジストマスク５５を形成する。図１２の（ａ）部は、図１２の（ｂ）部におけるＶｂ−Ｖｂ線に沿って取られた断面を示す。図１２の（ｃ）部は、図１２の（ｂ）部におけるＶｃ−Ｖｃ線に沿って取られた断面を示す。第２エリア２１ｃ上において上部メサ５３の側面５３ｅには、上部クラッド層２９ｄ及びコンタクト層２９ｅが現れている。第１エリア２１ｂにおいて、上部クラッド層２９ｄが残されており、また第２エリア２１ｃにおいて、上部メサ５３の上面５３ｄに上部クラッド層２９ｄが残されている。ダミー埋込マスク４１ａが、基板２１の主面２１ａ上のバッファ層２９ｆ及び第２コア層２９ａを含む残りの半導体積層２８の表面２８ａを覆っている。これ故に、絶縁膜マスク４３ａ、ダミー埋込マスク４１ａ及びレジストマスク５５を用いて、導波路メサ３７内に含まれていた上部クラッド層２９ｄをエッチングにより除去することになる。このエッチングには、ウエットエッチングが適用されることができる。上部メサ５３の第１上部メサ部５３ａは主面２１ａの第１エリア２１ｂ上に設けられ、第１上部メサ部５３ａは、中間クラッド層２９ｂ及び第１コア層２９ｃを含む。上部メサ５３の第２上部メサ部５３ｂは主面２１ａの第２エリア２１ｃ上に設けられ、第２上部メサ部５３ｂは、中間クラッド層２９ｂ、第１コア層２９ｃ、上部クラッド層２９ｄ及びコンタクト層２９ｅを含む。
【００７０】
図１３の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、第３マスク５１を残した状態で、レジストマスク５５で覆われていない導波路メサ３７がエッチングされる。図１３の（ｂ）部は、図１３の（ａ）部におけるＶＩｂ−ＶＩｂ線に沿って取られた断面を示す。図１３の（ｃ）部は、図１３の（ａ）部におけるＶＩｃ−ＶＩｃ線に沿って取られた断面を示す。このエッチングにより、上部メサ５３の第１上部メサ部５３ａ及び第２上部メサ部５３ｂの上面の第１コア層２９ｃ上に残された残余の上部クラッド層２９ｄが除去されて、上部メサ５３の第１上部メサ部５３ａの上面が露出される。
【００７１】
図１４の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、第３マスク５１を残した状態で、レジストマスク５５を除去する。図１４の（ｂ）部は、図１４の（ａ）部におけるＶＩＩｂ−ＶＩＩｂ線に沿って取られた断面を示す。図１４の（ｃ）部は、図１４の（ａ）部におけるＶＩＩｃ−ＶＩＩｃ線に沿って取られた断面を示す。
【００７２】
次いで、図１５の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、上部メサ５３を形成した後に、第３マスク５１を除去する。この除去により、絶縁膜マスク４３ａ及びダミー埋込マスク４１ａが除去される。この除去のエッチャントとして、例えばバッファードフッ酸溶液を使用できる。第３マスク５１は絶縁膜マスクを含み、無機絶縁膜３９からの絶縁膜マスクが第３マスク５１を除去する際に除去される。図１５の（ｂ）部は、図１５の（ａ）部におけるＶＩＩＩｂ−ＶＩＩＩｂ線に沿って取られた断面を示す。図１５の（ｃ）部は、図１５の（ａ）部におけるＶＩＩＩｃ−ＶＩＩＩｃ線に沿って取られた断面を示す。残された半導体積層２８上に、上部メサ５３が形成される。上部メサ５３の第１上部メサ部５３ａ及び第２上部メサ部５３ｂの表面が露出される。また、上部メサ５３の両側のエリアには第２コア層２９ａが現れる。ダミー埋込マスク４１ａがＩＴＯ膜を備えるときはバッファードフッ酸溶液等により除去される。また、ダミー埋込マスク４１ａがＢＣＢ又はＡＬポリマを備えるときは例えばＣＦ４によるエッチング、Ｏ２プラズマ処理等により除去される。
【００７３】
好適な実施例では、第３上部メサ部５３ｃは、第１コア層２９ｃの幅が上部クラッド層２９ｄの幅と実質的に同じである直線的なストライプ導波路部分ＳＴ２を含む。第２エリア２１ｃは、第３エリア２１ｄに接するエリア部と、第１エリア２１ｂに接する残りのエリア部とを含む。第２上部メサ部５３ｂは、第２エリア２１ｃ内にあり第１エリア２１ｂに隣接するエリア部上に、第１コア層２９ｃの幅が上部クラッド層２９ｄの幅と実質的に同じであり第３上部メサ部５３ｃ上のストライプ導波路部分ＳＴ２に繋がった直線的なストライプ導波路部分ＳＴ２を備える。第２上部メサ部５３ｂは、第２エリア２１ｃ内にあり第１エリア２１ｂに隣接するエリア部上において、上部クラッド層２９ｄが第２エリア２１ｃの残りのエリア部上の第２上部メサ部５３ｂのストライプ導波路部分ＳＴ２内の上部クラッド層２９ｄの幅から徐々に縮小するテーパ構造ＴＰ２を含む一方で、テーパ構造ＴＰ２において、第２エリア２１ｃ内にあり第１エリア２１ｂに隣接するエリア部上において、第２上部メサ部５３ｂ内の第１コア層２９ｃの幅はストライプ導波路部分ＳＴ２の幅に実質的に等しい。第１上部メサ部５３ａは、第１コア層２９ｃの幅が第２上部メサ部５３ｂ内の第１コア層２９ｃの幅と実質的に同じであり第２上部メサ部５３ｂ内の第１コア層２９ｃに繋がった直線的なストライプ導波路部分ＳＴ１を含む。第１上部メサ部５３ａは、第１コア層２９ｃの幅がストライプ導波路部分ＳＴ１内の第１コア層２９ｃの幅から徐々に縮小するテーパ構造ＴＰ１を含む。また、第１上部メサ部５３ａは、ストライプ導波路部分ＳＴ１内の第１コア層２９ｃの幅より細いストライプ構造ＳＴ０を有する。このストライプ構造ＳＴ０は、第１エリア２１ｂ上において当該スポットサイズ変換器（１１ａ、１１ｃ）の端部ＥＮＤになるべき位置まで延在することができるが、必要な場合には、この端部ＥＮＤとテーパ構造ＴＰ１との間のいずれかの位置において終端することができる。上記の説明から理解されるように、上部メサ５３は、上部クラッド層２９ｄ及び第１コア層２９ｃからなるストライプ導波路部分ＳＴ２、上部クラッド層２９ｄ及び第１コア層２９ｃを含む部分と第１コア層２９ｃを含む部分とからなるテーパ構造ＴＰ２、第１コア層２９ｃとからなるストライプ導波路部分ＳＴ１、第１コア層２９ｃからなるテーパ構造ＴＰ１、及び第１コア層２９ｃからなるストライプ構造ＳＴ０を有する。
【００７４】
図１６の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、第３マスク５１を除去した後に、上部メサ５３の第１上部メサ部５３ａ及び第２上部メサ部５３ｂの表面上に、無機絶縁膜５９を成長する。無機絶縁膜５９は、上部メサ５３の第１上部メサ部５３ａ及び第２上部メサ部５３ｂの上面及び側面を覆う。無機絶縁膜５９は例えばシリコン系無機絶縁膜を含むことができる。図１６の（ｂ）部は、図１６の（ａ）部におけるＩＸｂ−ＩＸｂ線に沿って取られた断面を示す。図１６の（ｃ）部は、図１６の（ａ）部におけるＩＸｃ−ＩＸｃ線に沿って取られた断面を示す。
【００７５】
図１７の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、下部メサのパターンを規定するためのレジストマスク６１を無機絶縁膜５９上に形成する。図１７の（ｂ）部は、図１７の（ａ）部におけるＸｂ−Ｘｂ線に沿って取られた断面を示す。図１７の（ｃ）部は、図１７の（ａ）部におけるＸｃ−Ｘｃ線に沿って取られた断面を示す。このレジストマスク６１のレジストは、上部メサ５３を覆う程度に厚く塗布される。
【００７６】
図１８の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、レジストマスク６１を用いて無機絶縁膜５９のエッチングを行って、絶縁膜マスク５９ａを形成する。図１８の（ｂ）部は、図１８の（ａ）部におけるＸＩｂ−ＸＩｂ線に沿って取られた断面を示す。図１８の（ｃ）部は、図１８の（ａ）部におけるＸＩｃ−ＸＩｃ線に沿って取られた断面を示す。第１エリア２１ｂにおいて、絶縁膜マスク５９ａは、上部メサ５３の幅より大きな幅を提供するようなパターン及び開口を有する。エッチングの後に、レジストマスク６１を除去する。
【００７７】
図１９の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、絶縁膜マスク５９ａを用いて残された半導体積層２８（中間クラッド層２９ｂ及び第２コア層２９ａ）のエッチングを行って、下部メサ６３を形成する。下部メサ６３は第２コア層２９ａを含む。図１９の（ｂ）部は、図１９の（ａ）部におけるＸＩＩｂ−ＸＩＩｂ線に沿って取られた断面を示す。図１９の（ｃ）部は、図１９の（ａ）部におけるＸＩＩｃ−ＸＩＩｃ線に沿って取られた断面を示す。下部メサ６３は、第１エリア２１ｂにおいて上部メサ５３の幅より大きな幅を有する。半導体積層２８の第２コア層２９ａ、中間クラッド層２９ｂ、第１コア層２９ｃ、上部クラッド層２９ｄ、及びコンタクト層２９ｅは、基板２１の主面２１ａ上に順に配列されており、上部メサ５３は上部クラッド層２９ｄ及び第１コア層２９ｃを含む。第１コア層２９ｃは半導体を備え、第２コア層２９ａは半導体を備える。
【００７８】
図２０の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、下部メサ６３の形成のためのドライエッチングの後に、絶縁膜マスク５９ａを除去する。この作製方法によれば、上部メサ５３及び下部メサ６３は縦方向に配列される。図２０の（ｂ）部は、図２０の（ａ）部におけるＸＩＩＩｂ−ＸＩＩＩｂ線に沿って取られた断面を示す。図２０の（ｃ）部は、図２０の（ａ）部におけるＸＩＩＩｃ−ＸＩＩＩｃ線に沿って取られた断面を示す。半導体積層２８の第２コア層２９ａ、中間クラッド層２９ｂ、第１コア層２９ｃ、上部クラッド層２９ｄ及びコンタクト層２９ｅが基板２１の主面２１ａ上に順に配列されるので、上部メサ５３の第１コア層２９ｃは中間クラッド層２９ｂを介して下部メサ６３の第２コア層２９ａに光学的に結合される。これ故に、縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子１１を提供できる。
【００７９】
この製造方法によれば、上部クラッド層２９ｄ及び第１コア層２９ｃを含む導波路メサ３７を形成した後に、この導波路メサ３７の導波路上面３７ｄ及び導波路メサ側面３７ｅ上を埋め込むダミー埋込領域４１を形成する。このダミー埋込領域４１上に第２マスク４５を形成する。この第２マスク４５は、導波路メサ３７の第１部分３７ａ上に開口を有し、導波路メサ３７の第２部分３７ｂ上に開口及びパターンを有すると共に導波路メサ３７の第３部分３７ｃ上にパターンを有する。ダミー埋込領域４１の実質的に平坦な表面上に第２マスク４５を形成できるので、第２マスク４５に微細なパターンを付与できる。
【００８０】
また、第２マスク４５を用いてダミー埋込領域４１をエッチングすることによって、第２マスク４５のパターンが転写されたダミー埋込マスク４１ａを含む第３マスク５１を形成できる。この第３マスク５１は、第２マスク４５のパターンが転写されたものであって導波路メサ３７の第１部分３７ａの導波路上面３７ｄに到達する開口を有する。第３マスク５１を用いて導波路メサ３７の第１部分３７ａをエッチングして、第２部分３７ｂ及び第３部分３７ｃ上のマスクパターンにより規定される形状の上部メサ５３を形成する。上部メサ５３は、上部クラッド層２９ｄ及び第１コア層２９ｃを含む。
【００８１】
この上部メサ５３を形成した後に、残りの半導体積層２８をエッチングして、第２コア層２９ａを含む下部メサ６３を形成する。下部メサ６３は、上部メサ５３の幅より大きな幅を有するので、下部メサ６３に係る光導波路に、上部メサ５３に係る光導波路のモードフィールド径に比べて大きなモードフィールド径を付与できる。
【００８２】
図２１の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、絶縁膜マスク５９ａを除去した後に、基板２１の主面２１ａ上に絶縁膜６５を成長する。図２１の（ｂ）部は、図２１の（ａ）部におけるＸＩＶｂ−ＸＩＶｂ線に沿って取られた断面を示す。図２１の（ｃ）部は、図２１の（ａ）部におけるＸＩＶｃ−ＸＩＶｃ線に沿って取られた断面を示す。絶縁膜６５はシリコン系無機絶縁膜を備え、また上部メサ５３及び下部メサ６３の全体を覆う。絶縁膜６５を成長した後に、埋込樹脂６７を塗布する。埋込樹脂６７は、上部メサ５３及び下部メサ６３上に絶縁膜６５を覆う。埋込樹脂６７の表面は、実質的に平坦である。埋込樹脂６７は例えばＢＣＢ樹脂であることができる。
【００８３】
（実施例１）
有機金属気相成長法によって、半導体基板上にＩｎＰウエハ上に、厚さ０．１μｍのＩｎＰバッファ層を成長した後、厚さ５０ｎｍのｎ−ＩｎＰと厚さ５０nmのｎ−ＩｎＧａＡｓＰ（ＰＬ発光波長１．１μｍ）とを交互に積層したＭＱＷ（厚さ５μｍ）からなる第２コア層（最上層はｎ−ＩｎＧａＡｓＰ層）、厚さ２００ｎｍのｎ−ＩｎＰ中間クラッド層、厚さ６ｎｍのＡｌＩｎＡｓ層と厚さ８ｎｍのＡｌＧａＩｎＡｓ層を交互に積層したＭＱＷ（厚さ５００ｎｍ）からなる第１コア層（最上層はＡｌＩｎＡｓ）、厚さ１．２５μｍのｐ−ＩｎＰ上部クラッド層、および厚さ１５０ｎｍのｐ−ＩｎＧａＡｓコンタクト層を成長する。これらのエピタキシャル積層（エピタキシャル基板）はスポットサイズコンバータ構造のために設けられる。
【００８４】
導波路を形成するために、エピタキシャル成長後に、エピタキシャル基板上にＳｉＮからなる絶縁層を成膜した後、ＳｉＮ膜上にレジストを塗布する。ＳｉＮ層は、例えば化学気相成長法によって形成できる。レジスト層は、例えばスピン塗布法によってＳｉＮ層上の全面に形成される。この後に、フォトリソグラフィによりレジストに露光・現像を行って、導波路メサのためのパターンを有するレジストマスクを形成する。
【００８５】
続いて、例えばＣＦ４ガスをエッチングガスとして用いた反応性イオンエッチング法により、レジストマスクを用いてＳｉＮ層をエッチングし、レジストパターンをＳｉＮ層に転写してＳｉＮマスクを形成する。その後、Ｏ２ガスを用いたアッシング処理及び／又は有機溶剤による溶解処理等によって、レジストマスクを除去する。
【００８６】
次いで、ＳｉＮマスクを用いて、例えば反応性イオンエッチング法等のドライエッチング法によってｐ−ＩｎＧａＡｓコンタクト層、ｐ−ＩｎＰ上部クラッド層、及び第１コア層、並びにｎ−ＩｎＰ中間クラッド層の一部をエッチングして、導波路メサを形成する。続いて、ＳｉＮマスクをバッファードフッ酸で除去する。このようにして導波路メサを形成できる。
【００８７】
次に、導波路メサを形成した基板生産物上に例えばＳｉＮからなる絶縁膜を形成する。その後、ＳＯＧを塗布して、導波路を埋め込んで導波路メサの平坦化を行う。そして、摂氏１００度及び１分間、摂氏２００度及び１分間のベークをＳＯＧに行って、さらに摂氏３００度及び６０分間のキュアを行う。本実施例ではＳｉＮ層上にＳＯＧを塗布したが、半導体上に直接ＳＯＧを塗布してもよい。
【００８８】
次にＳＯＧ上に例えば厚さ１００ｎｍのＳｉＮ膜を形成する。これは、その後の工程でＳＯＧがＯ２アッシングにより割れることを防止することを可能にする。
【００８９】
続いて、導波路メサの上面の頭出しをするために、レジストマスクを形成する。このために、レジストの塗布、露光、現像を行って、所望のパターンのレジストマスクを作製する。この際、導波路メサはＳＯＧで埋まって実質的に平坦なＳＯＧ表面が得られるので、高精度パターニングが可能な膜厚の薄いレジストを上部メサの形成のために適用できる。
【００９０】
最終的な半導体素子に分離されたときに導波路の端面になる部分は、テーパー形状を成すようにエッチングにより加工され、その先端は、０．５μｍ程度の寸法であり、非常に細い。これは、薄いレジストのパターン形成によって可能になった。その後、レジストマスクを用いてＣＦ４ガスをエッチャントとして用いて、ＳｉＮ及びＳＯＧとその下のＳｉＮ層を順にエッチングをして、導波路メサの頂部を露出させる。その後、レジストマスクを有機洗浄及びアッシングで除去して、第３マスクが形成される。
【００９１】
続いて、上記のようにパターン形成されたＳＯＧ及びＳｉＮをマスクとして用いて、ＩｎＧａＡｓコンタクト層、ＩｎＰ上部クラッド層のエッチングを行う。このとき、マスクとして用いたＳＯＧ及びＳｉＮは導波路メサの上面に開口を有するので、ＳＯＧ又はＳｉＮで覆われる導波路メサの側面や底面がエッチングされることはない。
【００９２】
ＩｎＧａＡｓコンタクト層とＩｎＰ上部クラッド層をエッチングする際に、コア層の直上でエッチングを停止することが望ましい。しかしながら、導波路メサの幅が一定ではなく、また、エッチングレート自体に面内分布がある。これ故に、ウエハ面内にわたって均一にエッチングをコア層直上で停止することができない。コア層の上にＩｎＰ層が残ると、第１コア層から第２コア層または、第２コア層から第１コア層へ光が遷移する際の光学ロスが大きくなる。これを回避するために、まずプラズマモニタを用いてＩｎＧａＡｓコンタクト層と上部ＩｎＰクラッド層のエッチングを実施する。このモニタによる終点検出を利用して、コア層で用いられているＧａの信号を検出した後に速やかにエッチングを停止する。これにより最もエッチングレートが大きい部分においてＭＱＷの直上でエッチングが停止される。そして、その他の部分ではＩｎＰ層が残される。導波路メサの開口部が狭い部分では、マイクロローディング効果によってエッチングレートが小さくなって開口部の広い部分と比較して多くのＩｎＰ層が残る。その後、残ったＩｎＰ層を除去するために希釈塩酸を用いるウエットエッチングを行う。テーパ部側面はむきだしになることを防ぐために、レジストマスクでテーパ部を覆った後に、希釈塩酸で残余のＩｎＰのエッチングを行う。その後、有機洗浄及びアッシングでレジストマスクを除去する。
【００９３】
レジストマスクを除去した後、基板生産物をバッファードフッ酸に浸漬して、最上のＳｉＮ、ＳＯＧ、及び半導体と接している最下のＳｉＮを除去する。次に、露出したｎ−ＩｎＰ層と第２コア層及びバッファ層とを基板までエッチングするために、導波路のための上部メサを形成した基板生産物上に、ＳｉＮ層とパターニングされたレジストマスクとを順に形成する。続いて、例えばＣＦ４ガスをエッチングガスとして用いた反応性イオンエッチング法により、レジストマスクを用いてＳｉＮ層をエッチングして、レジストパターンをＳｉＮ層に転写する。その後、Ｏ２ガスを用いたアッシング処理や有機溶剤による溶解処理等によってレジストマスクを除去する。
【００９４】
続いて、ＳｉＮマスクとして用いて、例えば反応性イオンエッチング法等のドライエッチング法によって、第２コア層及びＩｎＰバッファ層並びに基板の一部をエッチングする。次いで、ＳｉＮマスクをバッファードフッ酸で除去する。
【００９５】
次にメサ全体をＳｉＯ２で覆った後に、ＢＣＢの塗布及びキュアを行い、素子全体をＢＣＢ樹脂で埋め込む。これらの工程によりスポットサイズコンバータの作製が完成される。その後  例えばマッハツェンダ変調器等のための電極を作製する。
【００９６】
（第２の実施形態）
図２２〜図２７は、第２実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。第１実施の形態における図６の（ａ）部及び（ｂ）部に示されるように、導波路メサ３７を形成する。図２２及び図２３を参照する引き続く説明は、図６の（ａ）部に示される断面に対応する断面を参照しながら行われる。導波路メサ３７を形成した後に、図２２の（ａ）部に示されるように、導波路メサ３７の側面及び上面を覆うように、ダミー埋込領域４１のための樹脂を塗布して、樹脂体６９を形成する。樹脂体６９は、レジスト等を備えることができる。実施の形態では、レジストを用いる実施例を説明する。図２２の（ｂ）部に示されるように、導波路メサ３７の上面が露出するまで樹脂体６９の厚みを薄くしていき、下部樹脂体６９ａを形成する。このために、導波路メサ３７の上面が現れるまで樹脂体６９の表面をドライエッチングする。下部樹脂体６９ａと導波路メサ３７の上面との間には僅かな段差が形成されるかもしれないが、この段差は導波路メサ３７自体の段差に比べれば非常に小さい。また、下部樹脂体６９ａは導波路メサ３７の側面及び半導体積層２８の表面２８ａを覆う。エッチングが完了した後に、塗布したレジストをベークして、下部樹脂体６９ａを硬化させる。次いで、図２２の（ｃ）部に示されるように、硬化した樹脂体（以下、樹脂体６９ｂと記す）の表面（実質的に平坦な表面）及び導波路メサ３７の上面上にレジスト７１を塗布する。
【００９７】
図２３の（ａ）部に示されるように、レジスト７１を露光してレジストマスク７３を形成する。本実施例では、レジストマスク７３は第１実施の形態におけるレジストマスク４７と実質的に同一のパターン及び開口を有することができる。レジストマスク７３は、パターン７３ａ及び開口７３ｂを有する。レジストマスク７３は第２エリア２１ｃ上にテーパ構造を規定するパターンを有する。レジストマスク７３は、導波路メサ３７の第１部分３７ａ上に開口７３ｂを有すると共に導波路メサ３７の第２部分３７ｂ上にパターン７３ａを有する。レジストマスク７３のパターン７３ａは、第２エリア２１ｃ上の導波路メサ３７の一部及びダミー埋込領域４１の一部、並びに第３エリア２１ｄ上のダミー埋込領域４１を覆う。これらの工程により、導波路メサ３７、レジストマスク７３により規定される第２マスク４５が半導体積層２８及び主面２１ａ上に形成される。
【００９８】
ダミー埋込領域４１をレジストで形成するとき、ダミー埋込領域を塗布により作製できる。これ故に、第２マスク４５としてレジストマスク７３は、実質的に平坦な下地上に形成できる。このときにも、第２マスク４５は、第２１マスク部分４５ｃ及び第２２マスク部分４５ｄを備える。第２１マスク部分４５ｃは導波路メサ幅より小さいパターン幅を有する。第２２マスク部分４５ｄは導波路メサ幅より大きいパターン幅を有する。したがって、第２マスク４５のパターン幅と、導波路メサ３７の第１部分３７ａ上における導波路メサ幅との大小の組み合わせにより、導波路メサ３７と実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とを作り分けることができる。
【００９９】
図２３の（ｂ）部に示されるように、第２マスク４５としてレジストマスク７３を用いて無機絶縁膜３９をエッチングして、絶縁膜マスクを形成する。この後に、図２３の（ｃ）部に示されるように、レジストマスク７３及び樹脂体６９ｂを除去する。導波路メサ３７の側面を覆っていた無機絶縁膜３９、及び導波路頂部の一部を覆っていた無機絶縁膜３９は残される。
【０１００】
レジストマスク７３及び樹脂体６９ｂを除去した後に、図２４の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、導波路メサ３７のエッチングを行って、第１実施の形態と同様な上部メサ５３を形成する。図２４の（ａ）部は、図２４の（ｂ）部におけるＸＶａ−ＸＶａ線に沿って取られた断面を示す。図２４の（ｃ）部は、図２４の（ｂ）部におけるＸＶｃ−ＸＶｃ線に沿って取られた断面を示す。上部メサ５３を形成した後に、図２５の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、第１コア層２９ｃ上に僅かに残っている上部クラッド層２９ｄを除去するために、第２エリア２１ｃ上の上部メサ５３の上面及び側面を覆うレジストマスク７５（第１実施の形態におけるレジストマスク５５、図１２参照）を形成する。図２５の（ａ）部は、図２５の（ｂ）部におけるＸＶＩａ−ＸＶＩａ線に沿って取られた断面を示す。図２５の（ｃ）部は、図２５の（ｂ）部におけるＸＶＩｃ−ＸＶＩｃ線に沿って取られた断面を示す。また、図２６の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、レジストマスク７５を用いて、第１コア層２９ｃ上に僅かに残っている上部クラッド層２９ｄを除去する（第１実施の形態における図１３に示された工程）。図２６の（ａ）部は、図２６の（ｂ）部におけるＸＶＩＩａ−ＸＶＩＩａ線に沿って取られた断面を示す。図２６の（ｃ）部は、図２６の（ｂ）部におけるＸＶＩＩｃ−ＸＶＩＩｃ線に沿って取られた断面を示す。次いで、第１コア層２９ｃ上の上部クラッド層２９ｄを除去して第１コア層２９ｃを露出させた後に、図２７の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、レジストマスク７５を除去する（第１実施の形態における図１４に示された工程）。図２７の（ｂ）部は、図２７の（ａ）部におけるＸＶＩＩＩｂ−ＸＶＩＩＩｂ線に沿って取られた断面を示す。図２７の（ｃ）部は、図２７の（ａ）部におけるＸＶＩＩＩｃ−ＸＶＩＩＩｃ線に沿って取られた断面を示す。レジストマスク７５を除去した後に、無機絶縁膜３９を除去する。これらの工程の後に、第１実施の形態における図１５に示される工程に戻り、第１実施の形態における工程に従って、スポットサイズコンバータ構造の作製を進める。
【０１０１】
（実施例２）
実施例２ではスポットサイズコンバータ構造を作製する。まず、実施例１と同様にエピタキシャル基板を作製する。次いで、実施例１と同様に、エピタキシャル積層をエッチングにより加工して、導波路メサを作製する。
【０１０２】
導波路メサを形成した後に、ＳｉＮ層を形成する。その後、レジストを塗布し、導波路メサをレジストで埋める。アッシング又は等方性エッチングにより導波路の一部の頂部を露出させ、その後に摂氏１６０度、３０分のベークを行う。このベークの後に、硬化したレジスト上にレジストを塗布する。このレジストにパターン形成のための露光及び現像を行う。この時に、下地のレジストはハードベークしているため現像中にほとんどエッチングされない。その後、レジストマスクを用いて絶縁膜をエッチングする。このとき、導波路メサの頂部の一部が露出している。次いで、ハードベークにより硬化したレジスト及びレジストマスクを有機洗浄、及びアッシングにて除去する。そして、残ったＳｉＮマスクを用いて半導体（ＩｎＧａＡｓコンタクト層、上部ＩｎＰクラッド層）をエッチングする。このとき、ＳｉＮマスクは導波路頂部に開口を有する一方で、硬化レジストが導波路メサの側面、及び導波路メサを作製したときにできたエッチング面を覆うので、これらがエッチングされることはない。
【０１０３】
ＩｎＧａＡｓコンタクト層と上部ＩｎＰクラッド層をエッチングする際、コア層の直上でエッチングを停止することが望ましいが、導波路メサの幅は場所によって異なることがあり、また、エッチングレート自体に面内分布がある。これ故に、ウエハ面内にわたって均一にコア層直上でエッチングを停止することができない。コア層上にＩｎＰ層が残ると、第１コア層から第２コア層または、第２コア層から第１コア層へ光が遷移する際における光学ロスが大きくなる。これを回避するために、実施例１と同様に、ＩｎＧａＡｓコンタクト層と上部ＩｎＰクラッド層のエッチングのモニタにプラズマモニタを用いて実施し、コア層で用いられているＧａ信号の検出に応じて直ちにエッチングを停止する。これにより、最もエッチングレートが速い部分でＭＱＷの直上でエッチングが停止し、その他の部分はＩｎＰ層が残ることになる。その後、残ったＩｎＰ層を除去するために、実施例１と同様に希釈塩酸でエッチングする。引き続く工程は、実施例１同様に実施できる。
【０１０４】
（第３の実施形態）
図２８〜図３４は、第３実施の形態に係る半導体光導波路素子を作製する方法における主要な工程を模試的に示す図面である。第１実施の形態における図６の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、導波路メサ３７を形成する。この後に、図２８の（ａ）部に示されるように、導波路メサ３７の側面及び上面を覆うように、ダミー埋込領域４１のための絶縁膜を成長する。絶縁膜は、ＴＥＯＳ（Tetraethyl orthosilicate）酸化物を備えることができる。本実施の形態では、ＴＥＯＳ酸化物を用いる実施例を説明する。絶縁膜は、ダミー埋込領域４１としてＴＥＯＳ酸化物を備える。導波路メサ３７を埋め込むダミー埋込領域４１を形成する工程において、このＴＥＯＳ酸化物は、導波路メサ３７の上面及び側面上を埋め込むようにＴＥＯＳ酸化物層７７として成長される。ＴＥＯＳ酸化物層７７の表面（以下、ＴＥＯＳ酸化物層表面７７ａと記す）は、その成長の下地が導波路メサ３７に起因する突部を含むので、その形状に合わせて導波路メサ３７の位置では盛り上がっている。
【０１０５】
図２８の（ｂ）部に示されるように、ＴＥＯＳ酸化物層７７のＴＥＯＳ酸化物層表面７７ａは、平坦化処理、例えば化学的機械的研磨（Chemical Mechanical Polishing：ＣＭＰ）法による研磨処理される。研磨後に、ＴＥＯＳ酸化物層７７からダミー埋込領域４１として、研磨されたＴＥＯＳ酸化膜７９が得られる。ＴＥＯＳ酸化物層７７のＴＥＯＳ酸化物層表面７７ａを平坦化して、研磨により平坦化された表面７９ａを有するＴＥＯＳ酸化膜７９が得られる。この製造方法によれば、ＴＥＯＳ酸化物を備えるダミー埋込領域４１を形成する際に、下地の導波路メサ３７の形状に合わせた表面形状のＴＥＯＳ酸化物層７７が成長される。これに引き続く工程で、該ＴＥＯＳ酸化物層７７を平坦化してダミー埋込領域４１を形成するので、この実施の形態においても、実質的に平坦な表面にマスクを形成できる。図２８の（ｃ）部に示されるように、このＴＥＯＳ酸化膜７９上にレジストを塗布する。
【０１０６】
図２９の（ａ）部及び（ｂ）部に示されるように、塗布されたレジストを露光してレジストマスク８３を形成する。図２９の（ａ）部は、図２９の（ｂ）部におけるＸＩＸａ−ＸＩＸａ線に沿って取られた断面を示す。本実施例では、レジストマスク８３は第１実施の形態におけるレジストマスク４７と実質的に同一のパターン及び開口を有することができる。レジストマスク８３は、パターン８３ａ及び開口８３ｂを有する。レジストマスク８３は、第１エリア２１ｂにおいて、開口８３ｂの幅は導波路メサ３７の幅より大きく、レジストマスク８３は第２エリア２１ｃ上にテーパ構造を規定するパターンを有する。レジストマスク８３は、導波路メサ３７の第１部分３７ａ上に開口８３ｂを有すると共に導波路メサ３７の第２部分３７ｂ上にパターン８３ａを導波路メサ３７上に有する。レジストマスク８３のパターン８３ａは、第３エリア２１ｄ上のダミー埋込領域４１を覆う。これらの工程により、レジストマスク８３が、第２マスク４５として、導波路メサ３７、半導体積層２８及び主面２１ａ上に形成される。
【０１０７】
この第２マスク４５は、第２１マスク部分４５ｃ及び第２２マスク部分４５ｄを備える。第２１マスク部分４５ｃは、導波路メサ３７の第２部分３７ｂ上における導波路メサ幅より小さいパターン幅を有する。第２２マスク部分４５ｄは、第２部分３７ｂにおいて、導波路メサ３７の第２部分３７ｂ上における導波路メサ幅より大きいパターン幅を有する。この実施の形態によれば、第２マスク４５のパターン幅と、導波路メサ３７の第１部分３７ａ上における導波路メサ幅との大小の組み合わせにより、導波路メサ３７と実質的に同じ幅のメサ構造と、導波路メサの幅より小さい幅のメサ構造とを作り分けることができる。
【０１０８】
図２９の（ａ）部及び（ｂ）部に示されるように、レジストマスク８３（第２マスク４５）を用いてＴＥＯＳ酸化膜７９をエッチングして、第３マスク５１としてＴＥＯＳ酸化膜マスク８１を形成する。レジストマスク８３は、第２部分３７ｂ上においてテーパ形状のマスク部分を有し、第３部分３７ｃにおいて導波路メサ３７とダミー埋込領域４１との境界を覆う。図３０の（ａ）部及び（ｂ）部に示されるように、レジストマスク８３を除去すると、ＴＥＯＳ酸化膜マスク８１の上面が現れる。図３０の（ａ）部は、図３０の（ｂ）部におけるＸＸａ−ＸＸａ線に沿って取られた断面を示す。これにより、半導体と酸化膜との選択比に寄与を利用して、導波路メサ３７をエッチングすることができる。つまり、ＴＥＯＳ酸化膜マスク８１を用いて、ＴＥＯＳ酸化膜マスク８１から露出した半導体の選択的なエッチングが可能になる。
【０１０９】
この後に、図３１の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、導波路メサ３７のドライエッチングを行って、第１実施の形態と同様な上部メサ５３を形成できる。図３１の（ｂ）部は、図３１の（ａ）部におけるＸＸＩｂ−ＸＸＩｂ線に沿って取られた断面を示す。図３１の（ｃ）部は、図３１の（ａ）部におけるＸＸＩｃ−ＸＸＩｃ線に沿って取られた断面を示す。上部メサ５３を形成した後に、図３２の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、第１コア層２９ｃ上に僅かに残っている上部クラッド層２９ｄを除去するために、第２エリア２１ｃ上の上部メサ５３の上面及び側面を覆うレジストマスク８５（第１実施の形態におけるレジストマスク５５、図１２参照）を形成する。図３２の（ａ）部は、図３２の（ｂ）部におけるＸＸＩＩａ−ＸＸＩＩａ線に沿って取られた断面を示す。図３２の（ｃ）部は、図３２の（ｂ）部におけるＸＸＩＩｃ−ＸＸＩＩｃ線に沿って取られた断面を示す。また、図３３の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、レジストマスク８５を用いて、第１コア層２９ｃ上の残余の上部クラッド層２９ｄを除去する（第１実施の形態における図１３に示された工程）。図３３の（ａ）部は、図３３の（ｂ）部におけるＸＸＩＩＩａ−ＸＸＩＩＩａ線に沿って取られた断面を示す。図３３の（ｃ）部は、図３３の（ｂ）部におけるＸＸＩＩＩｃ−ＸＸＩＩＩｃ線に沿って取られた断面を示す。次いで、第１コア層２９ｃ上の上部クラッド層２９ｄを除去した後に、図３４の（ａ）部、（ｂ）部及び（ｃ）部に示されるように、レジストマスク８５を除去する（第１実施の形態における図１４に示された工程）。図３４の（ａ）部は、図３４の（ｂ）部におけるＸＸＩＶａ−ＸＸＩＶａ線に沿って取られた断面を示す。図３４の（ｃ）部は、図３４の（ｂ）部におけるＸＸＩＶｃ−ＸＸＩＶｃ線に沿って取られた断面を示す。レジストマスク８５を除去した後に、ＴＥＯＳ酸化膜マスク８１を除去する。これらの工程の後に、第１実施の形態における図１５に示される工程に戻り、第１実施の形態における工程に従って、作製を進める。
【０１１０】
（実施例３）
実施例１と同様にスポットサイズコンバータ構造を作製する。実施例１と同様にエピタキシャル基板を作製する。実施例１と同様に、エピタキシャル積層をエッチングにより加工して、導波路メサを作製する。
【０１１１】
次に、テトラエトキシシラン（Tetra Ethyl Ortho Silicate：ＴＥＯＳ）のシリコン酸化物を成長する。この成膜は、導波路を埋め込まれる程度に行われる。その後に、このシリコン酸化物にＣＭＰを行って導波路メサが露出する手前でＣＭＰ研磨を停止する。これにより、シリコン酸化膜を平坦化する。
【０１１２】
続いて、導波路メサの上面の一部の頭出しを行うために、レジストマスクを用いて平坦化されたシリコン酸化膜にパターン形成を行う。レジストを塗布し、所望のパターン形成のための露光・現像を行う。導波路メサがＴＥＯＳ酸化膜で埋まっているので、高精度パターニングが可能な膜厚の薄いレジストを用いることができ、これ故に、テーパ部の先端幅は０．５μｍ程度の細いパターニングが可能になる。その後、レジストマスクを用いてＣＦ４ガスのエッチングによりＴＥＯＳ酸化膜層を加工して、導波路メサの頂部を露出させる。その後、レジストマスクを有機洗浄及びアッシングで除去する。
【０１１３】
続いて酸化物マスクを用いて導波路メサをコア層の上部が露出する程度までエッチングを行う。このとき、マスクの絶縁膜は導波路頂部にのみ開口を有するので、導波路メサの側面及びエッチング底面は、酸化物マスクによって、このエッチングから保護される。
【０１１４】
ＩｎＧａＡｓコンタクト層とＩｎＰ上部クラッド層をエッチングする際、コア層の直上でエッチングを停止することが望ましいが、導波路の幅は場所によって異なり、また、エッチングレート自体に面内分布がある。これ故に、ウエハ面内で均一にコア層直上でエッチングを停止することができない。スポットサイズ変換器においてコア層上にＩｎＰ層が残ると、第１コア層から第２コア層または、第２コア層から第１コア層へ光が遷移する際における光学ロスが大きくなる。これを回避するために、実施例１と同様に、ＩｎＧａＡｓコンタクト層とＩｎＰ上部クラッド層のエッチングにプラズマモニタを用いて実施し、コア層で用いられているＧａ信号の検出の後に直ちにエッチングを停止する。これにより、最もエッチングレートが速い部分でＭＱＷの直上でエッチングが停止し、その他の部分はＩｎＰ層が残ることになる。その後、残したＩｎＰ層を除去するために、実施例１と同様に希釈塩酸でエッチングする。引き続く工程は、実施例１と同様に実施できる。
【０１１５】
本発明は、本実施の形態に開示された特定の構成に限定されるものではない。
【産業上の利用可能性】
【０１１６】
以上説明したように、本発明の実施の形態によれば、縦方向に配列された複数のコア層を含む半導体積層を有する半導体光導波路素子を提供でき、また縦方向に配列された複数のコア層を含む半導体積層を形成できる製造方法（半導体光導波路素子を作製する方法）を提供できる。
【符号の説明】
【０１１７】
１１…半導体光導波路素子、１１ａ…スポットサイズ変換器、１１ｂ…光導波路デバイス、１１ｃ…スポットサイズ変換器、１３…外部光導波路デバイス、２１…基板、２３…上部メサ、２３ａ…第１上部メサ部、２３ｂ…第２上部メサ部、２３ｃ…第３上部メサ部、２５…下部メサ、２７…メサ積層、２８…半導体積層、１５…レンズ、２９ａ…第２コア層、２９ｂ…中間クラッド層、２９ｃ…第１コア層、２９ｄ…上部クラッド層、２９ｅ…コンタクト層、２９ｆ…バッファ層、３１…絶縁膜、３３…レジストマスク、３５…第１マスク、３７…導波路メサ、３７ａ…第１部分、３７ｂ…第２部分、３７ｃ…第３部分、３７ｄ…導波路上面、３７ｅ…導波路メサ側面、３９…無機絶縁膜、４１…ダミー埋込領域、４１ａ…ダミー埋込マスク、４１ｂ…ダミー埋込領域表面、４３…絶縁膜、４３ａ…絶縁膜マスク、４５…第２マスク、４７…レジストマスク、５１…第３マスク、５３…上部メサ、５３ａ…第１上部メサ部、５３ｂ…第２上部メサ部、５５…レジストマスク、５９…無機絶縁膜、５９ａ…絶縁膜マスク、６１…レジストマスク、６３…下部メサ、６５…絶縁膜、６７…埋込樹脂、６９…樹脂体、６９ａ…下部樹脂体、６９ｂ…樹脂体、７１…レジスト、７３…レジストマスク、７７…ＴＥＯＳ酸化物層、７７ａ…ＴＥＯＳ酸化物層表面、７９…ＴＥＯＳ酸化膜、８１…ＴＥＯＳ酸化膜マスク、８３…レジストマスク、８５…レジストマスク。
【図１】
2015175973.tif 000003
【図２】
2015175973.tif 000004
【図３】
2015175973.tif 000005
【図４】
2015175973.tif 000006
【図５】
2015175973.tif 000007
【図６】
2015175973.tif 000008
【図７】
2015175973.tif 000009
【図８】
2015175973.tif 000010
【図９】
2015175973.tif 000011
【図１０】
2015175973.tif 000012
【図１１】
2015175973.tif 000013
【図１２】
2015175973.tif 000014
【図１３】
2015175973.tif 000015
【図１４】
2015175973.tif 000016
【図１５】
2015175973.tif 000017
【図１６】
2015175973.tif 000018
【図１７】
2015175973.tif 000019
【図１８】
2015175973.tif 000020
【図１９】
2015175973.tif 000021
【図２０】
2015175973.tif 000022
【図２１】
2015175973.tif 000023
【図２２】
2015175973.tif 000024
【図２３】
2015175973.tif 000025
【図２４】
2015175973.tif 000026
【図２５】
2015175973.tif 000027
【図２６】
2015175973.tif 000028
【図２７】
2015175973.tif 000029
【図２８】
2015175973.tif 000030
【図２９】
2015175973.tif 000031
【図３０】
2015175973.tif 000032
【図３１】
2015175973.tif 000033
【図３２】
2015175973.tif 000034
【図３３】
2015175973.tif 000035
【図３４】
2015175973.tif 000036