(57)【要約】【課題】低オン電圧化を図りつつ、オフ状態の絶縁破壊を防止した絶縁ゲート型半導体装置を提供する。【解決手段】第１導電型のコレクタ層と、コレクタ層の上に設けられた第２導電型のドリフト層と、ドリフト層の上に形成された第２導電型のキャリア蓄積層と、キャリア蓄積層の上に設けられた第１導電型のベース層と、ベース層の上に形成された第２導電型のエミッタ層と、エミッタ層の表面側から、エミッタ層とベース層とを通って延びたトレンチと、トレンチの内壁を覆うゲート酸化膜と、ゲート酸化膜の上に設けられたゲート電極とを含む絶縁ゲート型半導体装置が、ドリフト層はＳｉからなり、キャリア蓄積層は、ドリフト層からベース層に向かって、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）中のＧｅ含有率ｘが０から漸次増加するＳｉＧｅ傾斜領域を含む。【選択図】図１
2015153980.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のコレクタ層と、
該コレクタ層の上に設けられた第２導電型のドリフト層と、
該ドリフト層の上に形成された第２導電型のキャリア蓄積層と、
該キャリア蓄積層の上に設けられた第１導電型のベース層と、
該ベース層の上に形成された第２導電型のエミッタ層と、
該エミッタ層の表面側から、該エミッタ層と該ベース層とを通って延びたトレンチと、
該トレンチの内壁を覆うゲート酸化膜と、
該ゲート酸化膜の上に設けられたゲート電極と、を含み、
該ドリフト層はＳｉからなり、
該キャリア蓄積層は、該ドリフト層から該ベース層に向かって、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）中のＧｅ含有率ｘが０から漸次増加するＳｉＧｅ傾斜領域を含むことを特徴とする絶縁ゲート型半導体装置。
【請求項２】
第１導電型のコレクタ層と、
該コレクタ層の上に設けられた第２導電型のドリフト層と、
該ドリフト層の上に形成された第２導電型のキャリア蓄積層と、
該キャリア蓄積層の上に設けられた第１導電型のベース層と、
該ベース層の上に形成された第２導電型のエミッタ層と、
該エミッタ層の表面側から、該エミッタ層と該ベース層とを通って延びたトレンチと、
該トレンチの内壁を覆うゲート酸化膜と、
該ゲート酸化膜の上に設けられたゲート電極と、を含み、
該ドリフト層はＳｉからなり、
該キャリア蓄積層は、該ゲート酸化膜の側面から該側面に垂直な方向に向かって、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）中のＧｅ含有率ｘが０まで漸次減少するＳｉＧｅ傾斜領域を含むことを特徴とする絶縁ゲート型半導体装置。
【請求項３】
上記キャリア蓄積層において、ＳｉＧｅ傾斜領域のＧｅ含有率は０からｙ（ｙは一定）まで増加し、上記ベース層および上記エミッタ層は、Ｓｉ１−ｙＧｅｙからなることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
【請求項４】
上記キャリア蓄積層において、ＳｉＧｅ傾斜領域のＧｅ含有率は０からｙ（ｙは一定）まで増加し、上記ベース層および上記エミッタ層は、Ｓｉからなることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
【請求項５】
上記コレクタ層は、上記ドリフト層から離れる方向に向かって、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）中のＧｅ含有率ｘが０から漸次増加するＳｉＧｅ傾斜領域を含むことを特徴とする請求項１〜４のいずれかに記載の絶縁ゲート型半導体装置。
【請求項６】
上記ドリフト層は、プロトン照射またはヘリウム照射により形成されたキャリアトラップを含むことを特徴とする請求項１〜４のいずれかに記載の絶縁ゲート型半導体装置。
【請求項７】
電子線照射により形成されたキャリアトラップを含むことを特徴とする請求項１〜６のいずれかに記載の絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型半導体装置に関し、特に、数百ボルト以上の耐圧、数アンペア以上の電流を有するパワーエレクトロニクス用の絶縁ゲート型半導体装置に関する。
【背景技術】
【０００２】
パワーエレクトロニクスに用いられるバイポーラ型スイッチング半導体装置（パワー半導体デバイス）の代表的なものとして、絶縁ゲート型半導体装置（ＩＧＢＴ：Insulated Gate Bipolar Transistor）ある。ＩＧＢＴでは、半導体表面に対して垂直に高電圧を保持、または大電流を流すことができ、具体的には、ゲート電極に周期的に１５Ｖ程度の電圧を印加することで、高電圧を保持する状態（オフ状態）と大電流を流す状態（オン状態）とを交互に実現（スイッチング動作）できる。
【０００３】
一般に、ＩＧＢＴでは、オフ状態とオン状態の定常状態における定常損失（電力ロス）と、オフ状態からオン状態またはオン状態からオフ状態に切り替える場合に発生するスイッチング損失とを出来るだけ低減することが望まれる。例えば、特許文献１では、トレンチゲート型ＩＧＢＴにおいて、オン状態で反転層が形成されるチャネルドープ層の下にｎ型半導体層を一様に形成している。このような構成では、ホール（正孔）がｎ型半導体層の下に蓄積されるため、伝導度変調効果によりオン電圧を低くできる。即ち、オン状態の定常損失が低減される。一方、特許文献２では、同じくトレンチゲート型ＩＧＢＴにおいて、ｐｎ接合界面付近のチャネルドープ層を、ＳｉからＳｉＧｅに材料変更することで、バンド構造的にキャリア蓄積の効果を得て、オン電圧を低くしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３２８８２１８号公報
【特許文献２】特開２０１２−１２９３７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、バイポーラデバイスであるＩＧＢＴの特徴として、低オン電圧化とオフ状態での電力損失の低減とはトレードオフの関係にある。即ち、オフ状態の電力損失を低減する方法として、デバイス全体あるいは部分的に、キャリア（電子、ホール）を再結合させるためのトラップを形成することが従来から提案されているが、この方法では、キャリアの再結合により、デバイス内のキャリア数が相対的に減少し、伝導度変調効果が弱まり、オン電圧が増加した。
【０００６】
例えば特許文献１のトレンチゲート型ＩＧＢＴでは、ホール（正孔）の蓄積効果で低オン電圧化を実現しているが、オフ状態の電力損失を低減するためにキャリアのトラップを形成すると、オン電圧が大きく上昇するという問題があった。また、特許文献２のトレンチゲート型ＩＧＢＴでは、Ｓｉよりバンドギャップの小さいＳｉＧｅを用いてバンド構造を変えることで低オン電圧化、即ちキャリアのトラップ層形成時のオン電圧の増加を抑制することが提案されているが、オフ状態においてＩＧＢＴに高電界が印加された場合、ＩＧＢＴの絶縁破壊強度はバンドギャップの小さなＳｉＧｅがボトルネックとなるため、絶縁破壊が起こりやすくなるという問題があった。
【０００７】
そこで、本発明は、上述のような課題を解決するためになされたもので、低オン電圧化を図りつつ、オフ状態でデバイスに高電界が印加された場合の絶縁破壊を防止した絶縁ゲート型半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００８】
本発明は、
第１導電型のコレクタ層と、
該コレクタ層の上に設けられた第２導電型のドリフト層と、
該ドリフト層の上に形成された第２導電型のキャリア蓄積層と、
該キャリア蓄積層の上に設けられた第１導電型のベース層と、
該ベース層の上に形成された第２導電型のエミッタ層と、
該エミッタ層の表面側から、該エミッタ層と該ベース層とを通って延びたトレンチと、
該トレンチの内壁を覆うゲート酸化膜と、
該ゲート酸化膜の上に設けられたゲート電極と、を含み、
該ドリフト層はＳｉからなり、
該キャリア蓄積層は、該ドリフト層から該ベース層に向かって、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）中のＧｅ含有率ｘが０から漸次増加するＳｉＧｅ傾斜領域を含むことを特徴とする絶縁ゲート型半導体装置に関する。
【発明の効果】
【０００９】
本発明にかかる絶縁ゲート型半導体装置では、ドリフト層の上にキャリア蓄積層を設けることにより、伝導度変調効果を高めることができ、オン電圧を低減できる。また、キャリア蓄積層を格子定数が漸次変化する傾斜材料から形成することにより、オフ状態での絶縁破壊を防止できる。特に、キャリア蓄積層に傾斜材料を用いることで、キャリアトラップの形成によるオン電圧の低減を同時に行うことができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１にかかるＩＧＢＴの断面図である。
【図２】本発明の実施の形態１にかかるＩＧＢＴの、半導体装置表面からの深さとＧｅ含有率との関係を示すグラフである。
【図３】本発明の実施の形態２にかかるＩＧＢＴの断面図である。
【図４】本発明の実施の形態２にかかるＩＧＢＴの、ゲート酸化膜側面からの距離とＧｅ含有率との関係を示すグラフである。
【図５】本発明の実施の形態３にかかるＩＧＢＴの断面図である。
【図６】本発明の実施の形態４にかかるＩＧＢＴの断面図である。
【図７】本発明の実施の形態５にかかるＩＧＢＴの断面図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、全体が１００で表される、本発明の実施の形態１にかかる絶縁ゲート型半導体装置（ＩＧＢＴ：Insulated Gate Bipolar Transistor）の断面図である。ＩＧＢＴ１００は、下から順に、ｐコレクタ層８、ｎバッファ層７（ｎバッファ層７はｎドリフト層６の一部でも良い）、ｎドリフト層６、キャリア蓄積層（ｎ層）５、ｐベース層４が積層された構造となっている。ｐベース層４の上には、高濃度ｐ型半導体層３とｎエミッタ層（ソース層）１０が設けられている。
【００１２】
エミッタ層１０からｐベース層４、キャリア蓄積層５を貫通してｎドリフト層６に至るように、酸化シリコン等のゲート酸化膜１２で周囲が覆われたトレンチゲート１１が設けられている。トレンチゲート１１は、例えばポリシリコンからなる。トレンチゲート１１の上面は、酸化シリコン等の層間絶縁膜２で覆われている。
【００１３】
層間絶縁膜２の上にはエミッタ電極１が設けられ、一方、ｐコレクタ層８の下にはコレクタ電極９が設けられている。
【００１４】
ｐコレクタ層８、ｎバッファ層７およびｎドリフト層６はＳｉから形成される。キャリア蓄積層５は、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１）の傾斜材料からなり、ｎドリフト層６側からエミッタ電極１側に向かって、Ｇｅ含有率ｘが大きくなる。ｐベース層４、高濃度ｐ型半導体層３、およびエミッタ層１０は、キャリア蓄積層５の上端のＳｉＧｅと同じＧｅ含有率のＳｉ１−ｙＧｅｙ層（ｙはｘの最大値で一定）からなる。このような構造では、結晶の格子定数は、Ｓｉ１００％からＧｅ１００％までの間で、Ｇｅの含有率に応じて直線的に大きくなっていくため、キャリア（電子、ホール）の移動度も、それに応じて大きくなる。
【００１５】
図２は、ＩＧＢＴ１００の、半導体装置表面からの深さとＧｅ含有率との関係を示す。図２では、表面側から順に、高濃度ｐ型半導体層３およびエミッタ層１０の領域１８、ｐベース層４の領域１９、およびキャリア蓄積層５の領域２０となっている。図２では、領域２０において、キャリア蓄積層５の途中から、Ｇｅ含有率が０％（Ｓｉ）から１００％（Ｇｅ）まで直線的に増加し、Ｇｅ１００％で一定となる。高濃度ｐ型半導体層３およびエミッタ層１０の領域１８、ｐベース層４の領域１９はキャリア蓄積層５の上端の材料、すなわちＧｅから形成される。
【００１６】
図２では、最終的なＧｅ含有量は１００％であるが、例えば、歪Ｓｉが形成できるような含有率２０％（Ｓｉ０．８Ｇｅ０．２）以上であればキャリア蓄積層５中のキャリア（電子、ホール）の移動度は十分高くできる。また、図２では、Ｇｅ含有率は直線的に増加するが、単調な増加であれば直線的に増加する場合には限られない。さらに、Ｇｅ含有率が０％から増加を開始する位置（深さ）は任意に定められるが、キャリア蓄積層５とｎドリフト層６との界面から１００ｎｍ程度とするのが好ましい。
【００１７】
また、ＩＧＢＴ１００では、デバイス全体を貫くように電子線照射１３が行われ、キャリアのトラップがデバイス全体に形成されている。かかるトラップを設けることにより、オフ状態でキャリアを再結合させて、オフ状態における定常損失を低減できる。
【００１８】
さらに、ＩＧＢＴ１００では、ｎドリフト層６中に多量のキャリア（電子、ホール）が存在することで伝導度変調効果が高まるが、特にｎ型のキャリア蓄積層５はホールを蓄積するため、ｎドリフト層６の上にキャリア蓄積層５を設けることにより、伝導度変調効果をさらに高めることができる。
【００１９】
加えて、ＩＧＢＴ１００では、エミッタ層１０から電子が供給されるが、電子の経路となるｐベース層４、キャリア蓄積層５中の電子の移動度は、Ｓｉ中のＧｅ含有量が増加するほど高くなる。この結果、ｎドリフト層６中に入る電子の数が確率的に増加し、伝導度変調効果がさらに高まり、オン電圧をより低減することができる。
【００２０】
このように、ＩＧＢＴ１００では、傾斜材料を用いてキャリア蓄積層５を形成することによりオン状態におけるオン電圧を低減し、定常損失を低減することが可能となり、例え、キャリアトラップの形成に起因するオン電圧の上昇があっても、全体としてオン電圧の低減が可能となる。
【００２１】
ＩＧＢＴ１００では上述のようにオン電圧の低減が可能となるが、オフ状態においても、以下で述べるように、絶縁破壊を防止することが可能となる。
【００２２】
即ち、ＩＧＢＴ１００がオフ状態の場合、ＩＧＢＴ１００全体に高電界が印加される。この高電界は、主にｎドリフト層６で分担され、電界集中によるＩＧＢＴ１００の絶縁破壊を防止している。本発明の実施の形態１にかかるＩＧＢＴ１００のようなキャリア蓄積層５を有するＩＧＢＴ１００においても同様に、主にｎドリフト層６で電界が分担される。ここで、ｎドリフト層６と同じｎ型の半導体層であるキャリア蓄積層５の、ｎドリフト層６近傍のキャリア濃度は、ｎドリフト層６のキャリア濃度（一定）に近い。このため、キャリア蓄積層５の、ｎドリフト層６との界面から数１０ｎｍ離れた領域内では、キャリア蓄積層５で必要とされる濃度までキャリア濃度が急激に高まるが、電界はそのキャリア濃度に反比例してこの領域内にも分担される。
【００２３】
ここで、キャリア蓄積層５の材料のみを、Ｓｉに代えてＳｉ１−ｙＧｅｙ（ｙは一定）とした場合、キャリア（電子、ホール）の移動度が高まる反面、Ｓｉに比較してバンドギャップは小さくなるため、絶縁破壊が起こりやすくなる。このため、Ｓｉ１−ｙＧｅｙからなるキャリア蓄積層５に電界が分担されると、この部分で絶縁破壊が発生する可能性が高くなる。
【００２４】
そこで、本発明の実施の形態１にかかるＩＧＢＴ１００では、例えば図２に示すように、キャリア蓄積層５中において、Ｓｉからなるｎドリフト層６との界面より１００ｎｍ離れた領域からＳｉ１−ｘＧｅｘ傾斜層となるように、即ちＧｅ含有率が漸次増加するような構造としている。このような構造を用いることにより、例えキャリア蓄積層５の、ｎドリフト層６に近い領域において電界が分担されたとしても、この領域はＧｅ含有率の低いＳｉ１−ｘＧｅｘ傾斜層の一部から形成されるため、バンドギャップはＳｉに近く、絶縁破壊を防ぐことができる。
【００２５】
一方、キャリア蓄積層５に、Ｓｉ１−ｙＧｅｙ層（ｙは一定）のようなＳｉ１００％ではない層を用いた場合、Ｓｉからなるｎドリフト層６との界面において、格子不整合による欠陥が形成され、オフ状態においてリーク電流が大きくなる。このため、本発明の実施の形態１にかかるＩＧＢＴ１００では、Ｓｉからなるｎドリフト層６との界面（または界面近傍）からＧｅ含有率を漸次増加させたＳｉ１−ｘＧｅｘ傾斜層を緩衝層として用いることで、Ｓｉ結晶層との界面における格子欠陥の発生を抑制している。
【００２６】
さらに、Ｓｉ１−ｘＧｅｘ傾斜層は、ＩＧＢＴ１００の表面から深さ方向に２〜３μｍの領域に形成することが好ましい。このとき、キャリア蓄積層５は、このＳｉ１−ｘＧｅｘ傾斜層を含むように、１．５〜４μｍの深さで形成することが好ましい。
【００２７】
Ｓｉ１−ｘＧｅｘ傾斜層（ｘは増加）およびＳｉ１−ｙＧｅｙ層（ｙは一定）は、Ｓｉ結晶層上に、Ｇｅの含有率が徐々に増加し最終的に一定となるようなＳｉＧｅをエピタキシャル成長させることにより作製できる。または、加熱したＳｉ結晶層に対して、加速電圧および注入量を変えながらＧｅイオンを注入するイオン注入法で作製しても良い。
【００２８】
ゲート酸化膜１２、層間絶縁膜２などの、酸化シリコン等からなる酸化膜は、ＣＶＤ法で成膜する。また、高濃度ｐ型半導体層３、ｐベース層４、キャリア蓄積層５、エミッタ層１０のキャリアドーピングは、イオン注入法および拡散法を用いて行う。また、ｎバッファ層７とｐコレクタ層８とは、エピ基板（ｐコレクタ層８）と、その上に形成したエピ層（ｎバッファ層７）からなるエピ基板として準備しても良い。
【００２９】
なお、本発明の実施の形態１にかかるＩＧＢＴ１００では、オフ状態の電力損失低減のために、電子線照射１３を施してキャリアトラップを形成しているが、ＳｉＧｅ結晶層中の欠陥もキャリアトラップ層としての効果があるため、より電力損失の低減を図ることができる。
【００３０】
実施の形態２．
図３は、全体が２００で表される、本発明の実施の形態２にかかる絶縁ゲート型半導体装置（ＩＧＢＴ）の断面図である。図３中、図１と同一符号は、同一又は相当箇所を示す。
【００３１】
本発明の実施の形態にかかるＩＧＢＴ２００では、ＳｉＧｅ結晶層を図１のように一様でなく、エミッタ層１０およびその直下に局所的に形成する（局所ＳｉＧｅ結晶層１４）。その他の構造は、図１に示したＩＧＢＴ１００と同じであり、各層はＳｉから形成される。この局所ＳｉＧｅ結晶層１４は、注入マスクを用いて、加熱したＳｉ結晶層に対して、加速電圧および注入量を変えながらＧｅイオンを注入するイオン注入法で形成することができる。また、周囲のＳｉ結晶との格子不整合を出来るだけ少なくするために、Ｓｉ１−ｘＧｅｘ傾斜層（０≦ｘ≦１、ｘは変数）は、最終的にＧｅ含有率が一定となるＳｉ１−ｙＧｅｙ層（ｙはｘの最大値で定数）を囲むように形成することが望ましい。
【００３２】
図４は、本発明の実施の形態２にかかるＩＧＢＴ２００の、トレンチゲートのゲート酸化膜１２の側面から、この側面に垂直な方向（基板表面に平行な方向）への距離と、Ｓｉ１−ｘＧｅｘ傾斜層中のＧｅ含有率との関係を示すグラフである。図４に示すように、局所ＳｉＧｅ結晶層１４中のＧｅ含有率は、ゲート酸化膜１２近傍では１００％（Ｇｅ結晶）であり、距離が大きくなるに従って直線的に減少し、最後は０％（Ｓｉ結晶）となる。
【００３３】
なお、図４では、ゲート酸化膜１２近傍では１００％（Ｇｅ結晶）となっているが、実施の形態１の場合と同様に、Ｇｅ含有率２０％以上であれば任意の含有率としてもよい。図２では、Ｇｅ含有率は直線的に増加するが、単調な増加であれば直線的に増加する場合には限られない。また、ゲート酸化膜１２近傍をＳｉＧｅ化する主な目的は電子の移動度向上であるため、チャネルが形成されるゲート酸化膜１２近傍のみＧｅ濃度が高い状態としても良い。
【００３４】
本発明の実施の形態２にかかるＩＧＢＴ２００では、図４に示すように、エミッタ層１０およびその直下に局所的に局所ＳｉＧｅ結晶層１４を形成することにより、電子の移動度は図１と同様に高く保つことができ、図１の構造と同程度の伝導度変調効果が得られ、オン電圧を低減することができる。その一方で、デバイス全体ではＳｉ結晶層の占める割合が大きく、格子不整合に起因したリーク電流の抑制を図ることができる。
【００３５】
また、オフ状態においては、上述のように、電子線照射１３により形成したトラップでキャリア（電子、ホール）を再結合させて電力損失を低減できる。
【００３６】
実施の形態３．
図５は、全体が３００で表される、本発明の実施の形態３にかかる絶縁ゲート型半導体装置（ＩＧＢＴ）の断面図である。図５中、図１と同一符号は、同一又は相当箇所を示す。
【００３７】
本発明の実施の形態３にかかるＩＧＢＴ３００では、ｐコレクタ層８を、Ｓｉ１−ｘＧｅｘ（０＜ｘ≦１、ｘは変数）傾斜層とＳｉ１−ｙＧｅｙ（ｙはｘの最大値で定数）層から形成する。他の構成は図１のＩＧＢＴ１００と同じである。
【００３８】
ここで、Ｓｉ１−ｘＧｅｘ傾斜層は、Ｓｉからなるｎドリフト層６から、コレクタ電極９方向に向かって漸次Ｇｅ含有量が増加するように形成される。図１のように、Ｇｅ含有量の増加は、コレクタ層８の途中からではなく、ｎバッファ層７との界面から始まってもよい。これは、ＩＧＢＴ３００では、オフ状態でデバイス全体に印加される高電界は、ｎドリフト層６とｎバッファ層７とで分担されるためである。
【００３９】
ＩＧＢＴ３００は、まず、Ｓｉ１−ｙＧｅｙ基板を準備し、その上にＧｅ含有量を徐々に減少させながらエピタキシャル成長を行い（コレクタ層８）、続けてＳｉをエピタキシャル成長させ（ｎバッファ層７、ｎドリフト層６）、最後に、またＧｅ含有量をまた徐々に増加させ（キャリア蓄積層５）、最終的にＧｅ含有量が一定となるようにエピタキシャル成長させる（ｐベース層４、高濃度ｐ型半導体層３、エミッタ層１０）ことで作製できる。
【００４０】
ホールキャリアの供給源となるｐコレクタ層８をＳｉ１−ｘＧｅｘ傾斜層を含むｐコレクタ層１５とすることで、ホールの移動度が向上し、ｎドリフト層６中に移動するホールの数が確率的に増えるため、伝導度変調効果がさらに高まり、オン電圧をより低減することができる。また、オフ状態で、ｎドリフト層６中の電子がｐコレクタ層８を通って、コレクタ電極９から抜けることでも電力損失の低減につながるが、Ｓｉ１−ｘＧｅｘ傾斜層に含まれる欠陥がトラップとなり、さらに電力損失の低減が可能となる。
【００４１】
なお、実施の形態２にかかるＩＧＢＴ２００において、ｐコレクタ層８を、Ｓｉ１−ｘＧｅｘ（０＜ｘ≦１、ｘは変数）傾斜層とＳｉ１−ｙＧｅｙ（ｙはｘの最大値で定数）層から形成することも可能である。
【００４２】
実施の形態４．
図６は、全体が４００で表される、本発明の実施の形態４にかかる絶縁ゲート型半導体装置（ＩＧＢＴ）の断面図である。図６中、図１と同一符号は、同一又は相当箇所を示す。
【００４３】
本発明の実施の形態４にかかるＩＧＢＴ４００では、実施の形態１に示したＩＧＢＴ１００に対して、さらに、デバイス裏面からプロトン照射またはヘリウム照射１７を行い、ｎバッファ層に意図的にダメージを与えてトラップを形成している。この結果、実施の形態３で説明したＩＧＢＴ３００とは対照的に、ｐコレクタ層８からのホールキャリアの供給は抑制されるが、トラップによるキャリア再結合が促進されて、オフ状態の電力損失を低減することができる。また、局所的なイオン照射により、照射ダメージ量が抑えられるため、リーク電流の増加が抑制される効果がある。
【００４４】
なお、電子線照射１３、プロトン照射またはヘリウム照射１７を実施する順番は、どちらが先であっても構わない。また、ｎバッファ層７がｎドリフト層６の一部の場合は、ｎドリフト層６にプロトン照射またはヘリウム照射を行えば良い。
【００４５】
なお、実施の形態２にかかるＩＧＢＴ２００において、デバイス裏面からプロトン照射またはヘリウム照射１７を行い、ｎバッファ層に意図的にダメージを与えてトラップを形成することも可能である。
【００４６】
実施の形態５．
図７は、全体が５００で表される、本発明の実施の形態５にかかる絶縁ゲート型半導体装置（ＩＧＢＴ）の断面図である。図７中、図１と同一符号は、同一又は相当箇所を示す。
【００４７】
本発明の実施の形態５にかかるＩＧＢＴ５００では、ｐベース層４、高濃度ｐ型半導体層３、エミッタ層１０が、歪みＳｉ層で形成されている点で、これらの層がＧｅから形成されている実施の形態１のＩＧＢＴ１００と異なっている。他の構成はＩＧＢＴ１００と同様であり、例えばキャリア蓄積層５は、Ｇｅ含有率が漸次増加して最終的に一定となるようなＳｉ１−ｘＧｅｘ（０≦ｘ≦１、ｘは変数）で形成されている。
【００４８】
ＩＧＢＴ５００では、Ｓｉ１−ｘＧｅｘ（０≦ｘ≦１、ｘは変数）からなるキャリア蓄積層５の上に、ＧｅではなくＳｉをエピタキシャル成長させることで、Ｓｉ１−ｙＧｅｙ層の格子定数をＳｉ層に引継ぎ、Ｓｉ層を歪ませて歪Ｓｉを形成する。
【００４９】
ｐベース層４、高濃度ｐ型半導体層３、エミッタ層１０をＳｉ層とすることで、結晶性を向上させることができ、リーク電流を抑えることができる。また、ｐベース層４、高濃度ｐ型半導体層３、エミッタ層１０などの作製工程でシリコン半導体プロセスが活用できるため、デバイス製造上の課題が少なくなり、生産性を高めることができる。
【００５０】
実施の形態１〜５では、ベース領域がｐ型のＩＧＢＴについて説明したが、本発明は、これとは導電型が反対の、ベース領域がｎ型であるＩＧＢＴについても同様に適用できる。
【符号の説明】
【００５１】
１  エミッタ電極、２  層間絶縁膜、３  高濃度ｐ型半導体層、４  ｐベース層、５  キャリア蓄積層、６  ｎドリフト層、７  ｎバッファ層、８  ｐコレクタ層、９  コレクタ電極、１０  エミッタ層、１１  トレンチゲート、１２  ゲート酸化膜、１３  電子線照射、１４  局所ＳｉＧｅ領域、１５  ＳｉＧｅ傾斜領域を含むｐコレクタ層、１６  ダメージありｎバッファ層、１７  プロトン照射またはヘリウム照射、１８  高濃度ｐ型半導体層またはエミッタ層の領域、１９  ｐベース層の領域、２０  キャリア蓄積層の領域、２１  トレンチゲート側面からエミッタ層幅までの範囲、１００  ＩＧＢＴ。
【図１】
2015153980.tif 000003
【図２】
2015153980.tif 000004
【図３】
2015153980.tif 000005
【図４】
2015153980.tif 000006
【図５】
2015153980.tif 000007
【図６】
2015153980.tif 000008
【図７】
2015153980.tif 000009