(57)【要約】【課題】３０ＭＨｚから１ＧＨｚの周波数範囲において、ＣＩＳＰＲ１１の要求に適合するレベルに放射ノイズを低減することができる多層回路基板を提供する。【解決手段】多層回路基板の上部層（２２）は、複数の回路トレースラインと、複数のビアと、複数のグランド切断線とを有する。複数のグランド切断線は、グランド部分を回路部品の実装のための複数の区域に分離している。下部層（７０）は、複数の回路トレースライン（１０２，１０４）と、上部層（２２）の複数のビアと一致する複数のビアと、複数のグランド切断線（６２，６６）とを有する。これらの複数のグランド切断線は、グランド部分を複数の区域に分離している。【選択図】図７
2015185848.tif 000002
【特許請求の範囲】
【請求項１】
複数の回路部品を実装するための多層回路基板であって、
コア上に設けられ、エッチングされた銅箔により構成される上部層であって、複数の回路トレースラインと、複数のビアと、前記銅箔を貫通するエッチングによって形成された複数のグランド切断線とを有し、前記複数のグランド切断線が前記銅箔のグランド部分を前記回路部品の実装のための複数の区域に分離している上部層と、
前記上部層の複数のビアと一致する複数のビアを有し、コア上に設けられた少なくとも一つの中間層と、
コア上に設けられ、エッチングされた銅箔により構成される下部層であって、複数の回路トレースラインと、前記上部層の複数のビアと一致する複数のビアと、前記銅箔を貫通するエッチングによって形成された複数のグランド切断線とを有し、これらの複数のグランド切断線が前記銅箔のグランド部分を複数の区域に分離している下部層と、を備える誘導加熱アセンブリ用の多層回路基板。
【請求項２】
前記上部層及び前記下部層のうちの少なくとも一方において、前記複数の回路トレースラインは、前記グランド切断線に沿って配置された少なくとも一つの回路トレースラインを含み、この少なくとも一つの回路トレースラインは、その長さ方向における実質的部分が前記グランド切断線に沿っている請求項１に記載の多層回路基板。
【請求項３】
前記上部層及び前記下部層のうちの少なくとも一方において、前記複数の回路トレースラインは、少なくとも２つの前記グランド切断線の間に配置された少なくとも一つの回路トレースラインを含み、この少なくとも一つの回路トレースラインは、その長さ方向における実質的部分が前記少なくとも２つの前記グランド切断線に沿っている請求項１又は２に記載の多層回路基板。
【請求項４】
前記少なくとも一つの回路トレースラインは、前記複数の区域のうちの誘導加熱アッセンブリの発振回路が実装される区域と、前記複数の区域のうちのドライバー回路が実装される区域との間において信号を伝えるラインである請求項２又は３に記載の多層回路基板。
【請求項５】
前記上部層における少なくとも一つのグランド切断線は、前記下部層における少なくとも一つのグランド切断線と対応する位置に設けられている請求項１〜４の何れか１項に記載の多層回路基板。
【請求項６】
前記上部層及び前記下部層の前記グランド切断線は、誘導加熱アセンブリの種々の機能を提供する回路部品の群を実装するための複数の主要区域に前記上部層を分離している請求項１〜５の何れか１項に記載の多層回路基板。
【請求項７】
前記複数の主要区域は、電源供給部品を実装するための第１の主要区域と、発振回路を実装するための第２の主要区域と、少なくとも一つのドライバー回路又は増幅回路のトランジスタを実装するための第３の主要区域と、コイル−コンデンサ部品を含むフィルター回路を実装するための第４の主要区域とを含む請求項６に記載の多層回路基板。
【請求項８】
前記上部層及び前記下部層の前記グランド切断線は、前記複数の主要区域の少なくとも一つを、複数のサブ区域に分離しており、
前記複数のサブ区域は、誘導加熱アセンブリにおける個別の回路部品をそれぞれ実装するように構成されている請求項６又は７に記載の多層回路基板。
【請求項９】
前記少なくとも一つの中間層は、コア上のエッチングされた銅箔により構成されており、前記銅箔を貫通するエッチングによって形成されたグランド切断線を有し、前記グランド切断線が前記銅箔のグランド部分を複数の区域に分離している請求項１〜８の何れか１項に記載の多層回路基板。
【請求項１０】
トランジスタのリードを取り付けるためのビアと、前記トランジスタ用のヒートシンクとを備え、前記ヒートシンクは、前記トランジスタと前記ヒートシンクとの間の容量結合を低減するのに十分な厚みを有する熱インターフェースによって前記トランジスタから離されている請求項１〜９の何れか１項に記載の多層回路基板。
【請求項１１】
前記熱インターフェースは、０．７ｍｍ〜１．０ｍｍの範囲の厚みを有している請求項１０に記載の多層回路基板。
【請求項１２】
前記熱インターフェースは、熱インターフェースとして機能するのに適した高硬度のシリコーンゴム材料によって作製されている請求項１１に記載の多層回路基板。
【請求項１３】
前記上部層及び前記下部層の前記グランド切断線は、前記上部層において少なくとも二つのコイル−コンデンサ回路を実装するために、前記複数の主要区域の少なくとも一つを複数のサブ区分に分離しており、
前記グランド切断線は、少なくとも二つのコイル−コンデンサに対応するグランドパターンを互いに分けるように構成されている請求項６〜８の何れか１項に記載の多層回路基板。
【請求項１４】
誘導加熱アセンブリ用の多層回路基板であって、
複数の回路実装区域を区画する複数のグランド切断線によって分離されたグランド箔パターンを有する上部層と、
少なくとも１つの中間層を有する中間コアと、
複数の区域を区画する複数のグランド切断線によって分離されたグランド箔パターンを有し、前記上部層における前記複数の回路実装区域の間の導電パスを設ける下部層と、
前記複数の回路実装区域のうちの誘導加熱アセンブリの発振回路が実装される回路実装区域と、前記複数の回路実装区域のうちの誘導加熱アセンブリのドライバー回路が実装される区域との間において信号を伝えるように構成された少なくとも一つの回路トレースラインと、を備えている多層回路基板。
【請求項１５】
加熱部と、
前記加熱部の温度を制御する請求項１〜１４の何れか１項に記載の多層回路基板と、を備えた誘導加熱アセンブリ。
【請求項１６】
前記多層回路基板は、無線周波数干渉（ＲＦＩ）の放射量が３０ＭＨｚから２３０ＭＨｚの周波数範囲において３０ｄＢμＶ／ｍ未満となり、２３０ＭＨｚから１ＧＨｚの周波数範囲において３７ｄＢμＶ／ｍ未満となるように構成されている請求項１５に記載の誘導加熱アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導加熱アセンブリのためのノイズ抑制回路基板に関する。
【背景技術】
【０００２】
電気機器では、無線周波数干渉（ＲＦＩ）の無線周波数放射を含む電磁放射が生成されることが知られている。ＲＦＩは、電気装置によって生成され、他の機器により受信されかつ影響を与えることがある電磁波による障害である。電源装置において、ＲＦＩは、最も一般的には、スイッチングデバイスによって生成される。急峻な電圧ステップおよび高いスイッチング周波数は、ＲＦＩ妨害の高周波成分を増加させる。ＲＦＩ妨害の高周波成分は電力供給中の他の部品と連結し、広い周波数スペクトルにわたってノイズ放射を生成しうる。
【０００３】
国際基本エミッション基準は、「Comite international special des perturbations radioelectriques-無線妨害の国際特別委員会」あるいは「ＣＩＳＰＲ」により作成され、国内あるいは国際当局によって採用されている。ＣＩＳＰＲ１１は、周波数範囲０Ｈｚから４００ＧＨｚまでにおいて動作する工業、科学、医療用電子機器と家電製品や同様の機器において、無線周波エネルギーを生成または使用するように設計された機器に適用される（非特許文献１参照）。ＣＩＳＰＲ１１はさらに、９ｋＨｚから４００ＧＨｚまでの周波数範囲の無線周波数（ＲＦ）妨害に関連する放射要求をカバーする。図１０のグラフはＣＩＳＰＲ１１の妨害電界強度の一般的限度値を示している。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】総務省、「工業・科学及び医療用装置からの妨害波の許容値及び測定法」、[online]、平成２６年３月答申、[平成２７年２月２５日検索]、インターネット<URL:http://www.tele.soumu.go.jp/j/adm/inter/cispr/cisprkikaku.htm>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＣＩＳＰＲ１１の限度値は、そのような産業機器のカテゴリーに該当し、誘導加熱されたはんだこてステーションなどの誘導加熱装置にも適用可能である。同様の基準は、誘導調理システムに適用することができる。誘導加熱システムは、ヒーターコイルアセンブリに高周波交流（ＡＣ）電流を供給する電源を含むので、これらのタイプの誘導加熱システムからのＲＦＩ放射が懸念される。また、温度を制御するために、高周波交流電流は、パルス状にオンオフされることもあり、非常に急峻な電圧ステップを提供する。したがって誘導加熱装置の回路設計では、ＲＦＩ（無線周波妨害）の妨害を最小限にとどめるように、ＲＦＩ（無線周波妨害）の放射の原因を隔離することが期待される。
【０００６】
本発明の目的は、３０ＭＨｚから１ＧＨｚの周波数範囲において、ＣＩＳＰＲ１１の要求に適合するレベルに放射ノイズを低減することができる多層回路基板を提供することである。
【課題を解決するための手段】
【０００７】
本発明における回路設計の特徴は、回路基板の各セクションに回路部品を配置し、回路基板上の銅箔のグランドパターンを、銅箔を貫通するエッチングにより形成されるカットライン（グランド切断線）によって分離し、基板上の個別の回路部品を実装するためのそれぞれのセクション又は区域を区画することを含む。また、回路設計の特徴は、トランジスタ部品とヒートシンクとの間に、絶縁材料の比較的厚い放熱シートを組み込むことが挙げられる。具体的には以下の通りである。
【０００８】
本発明は、複数の回路部品を実装するための多層回路基板に関するものである。本発明の多層回路基板は、上部層と、少なくとも一つの中間層と、下部層とを備えている。前記上部層は、コア上に設けられ、エッチングされた銅箔により構成されている。前記上部層は、複数の回路トレースラインと、複数のビアと、前記銅箔を貫通するエッチングによって形成された複数のグランド切断線とを有する。前記複数のグランド切断線は、前記銅箔のグランド部分を前記回路部品の実装のための複数の区域に分離している。前記少なくとも一つの中間層は、前記上部層の複数のビアと一致する複数のビアを有し、コア上に設けられている。前記下部層は、コア上に設けられ、エッチングされた銅箔により構成されている。前記下部層は、複数の回路トレースラインと、前記上部層の複数のビアと一致する複数のビアと、前記銅箔を貫通するエッチングによって形成された複数のグランド切断線とを有する。これらの複数のグランド切断線は、前記銅箔のグランド部分を複数の区域に分離している。
【０００９】
この構成では、複数のグランド切断線が、銅箔のグランド部分を複数の区域に分離している。したがって、複数の区域には、例えば、電源回路、発振回路、ドライバー回路、制御回路などの種々の回路を機能毎に分けて配置することが可能になる。これにより、例えば発信回路において生成される信号に起因するノイズが他の回路に伝わるといった放射ノイズによる不具合を低減することができる。
【００１０】
前記多層回路基板では、前記上部層及び前記下部層のうちの少なくとも一方において、前記複数の回路トレースラインは、前記グランド切断線に沿って配置された少なくとも一つの回路トレースラインを含み、この少なくとも一つの回路トレースラインは、その長さ方向における実質的部分が前記グランド切断線に沿っているのが好ましい。
【００１１】
この構成では、信号を伝達する回路トレースラインにおける実質的部分がグランド切断線に沿っているので、その回路トレースラインにおいて生じるノイズが他の領域に伝わるという不具合、又は他の領域からその回路トレースラインにノイズが伝わるという不具合が生じるのを抑制することができる。
【００１２】
前記多層回路基板では、前記上部層及び前記下部層のうちの少なくとも一方において、前記複数の回路トレースラインは、少なくとも２つの前記グランド切断線の間に配置された少なくとも一つの回路トレースラインを含み、この少なくとも一つの回路トレースラインは、その長さ方向における実質的部分が前記少なくとも２つの前記グランド切断線に沿っているのが好ましい。
【００１３】
この構成では、信号を伝達する回路トレースラインにおける実質的部分が少なくとも２つのグランド切断線の間に配置され、これらのグランド切断線に沿っているので、その回路トレースラインにおいて生じるノイズが他の領域に伝わるという不具合、又は他の領域からその回路トレースラインにノイズが伝わるという不具合が生じるのを抑制することができる。
【００１４】
前記多層回路基板において、前記少なくとも一つの回路トレースラインは、前記複数の区域のうちの誘導加熱アッセンブリの発振回路が実装される区域と、前記複数の区域のうちのドライバー回路が実装される区域との間において信号を伝えるラインであってもよい。
【００１５】
この構成では、発振回路において生成される信号が回路トレースラインを伝わるときにその回路トレースラインにおいて生じるノイズが他の領域に伝わるという不具合が生じるのを抑制することができる。
【００１６】
前記多層回路基板において、前記上部層における少なくとも一つのグランド切断線は、前記下部層における少なくとも一つのグランド切断線と対応する位置に設けられているのが好ましい。
【００１７】
この構成では、上部層のグランド切断線が下部層のグランド切断線に対応する位置に設けられているので、上部層においてグランド切断線によって分けられたグランド部分と、下部層においてグランド切断線によって分けられたグランド部分とを例えばビアを介して接続したとしても、上部層と下部層の両方において、グランド切断線による放射ノイズによる不具合を低減するという機能を付与することができる。これにより、上部層と下部層の両方において、ある区域から他の区域にノイズが漏れるのを抑制することができる。
【００１８】
前記多層回路基板において、前記上部層及び前記下部層の前記グランド切断線は、誘導加熱アセンブリの種々の機能を提供する回路部品の群を実装するための複数の主要区域に前記上部層を分離しているのが好ましい。
【００１９】
この構成では、複数の主要区域のそれぞれに、機能毎にまとめられた回路部品群を配置することができる。そして、複数の主要区域はグランド切断線によって分離されているので、何れかの主要区域から別の主要区域にノイズが伝達するのを効果的に抑制できる。
【００２０】
具体例を挙げると、例えば、前記複数の主要区域は、電源供給部品を実装するための第１の主要区域と、発振回路を実装するための第２の主要区域と、少なくとも一つのドライバー回路又は増幅回路のトランジスタを実装するための第３の主要区域と、コイル−コンデンサ部品を含むフィルター回路を実装するための第４の主要区域とを含んでいてもよい。
【００２１】
前記多層回路基板において、前記上部層及び前記下部層の前記グランド切断線は、前記複数の主要区域の少なくとも一つを、複数のサブ区域に分離しており、前記複数のサブ区域は、誘導加熱アセンブリにおける個別の回路部品をそれぞれ実装するように構成されていてもよい。
【００２２】
この構成では、主要区域がさらに複数のサブ区域に分けられているので、それらのサブ区域間においてもノイズの伝達を抑制できる。
【００２３】
前記多層回路基板において、前記少なくとも一つの中間層は、コア上のエッチングされた銅箔により構成されており、前記銅箔を貫通するエッチングによって形成されたグランド切断線を有し、前記グランド切断線が前記銅箔のグランド部分を複数の区域に分離していてもよい。
【００２４】
この構成では、中間層においてもグランド切断線によって複数の区域に分離されているので、上部層と中間層を例えばビアによって接続したり、下部層と中間層を例えばビアによって接続したりする場合に、区域毎の分離状態が維持される。
【００２５】
前記多層回路基板は、トランジスタのリードを取り付けるためのビアと、前記トランジスタ用のヒートシンクとを備え、前記ヒートシンクは、前記トランジスタと前記ヒートシンクとの間の容量結合を低減するのに十分な厚みを有する熱インターフェースによって前記トランジスタから離されているのが好ましい。
【００２６】
この構成では、熱インターフェースによってトランジスタとヒートシンクとの間の容量結合が低減される。
【００２７】
前記多層回路基板において、前記熱インターフェースは、０．７ｍｍ〜１．０ｍｍの範囲の厚みを有しているのが好ましい。
【００２８】
この構成では、熱インターフェースによってトランジスタとヒートシンクとの間の容量結合がより効果的に低減される。
【００２９】
具体例を挙げると、例えば、前記熱インターフェースは、熱インターフェースとして機能するのに適した高硬度のシリコーンゴム材料によって作製されているのが好ましい。
【００３０】
前記多層回路基板において、前記上部層及び前記下部層の前記グランド切断線は、前記上部層において少なくとも二つのコイル−コンデンサ回路を実装するために、前記複数の主要区域の少なくとも一つを複数のサブ区分に分離しており、前記グランド切断線は、少なくとも二つのコイル−コンデンサに対応するグランドパターンを互いに分けるように構成されていてもよい。
【００３１】
この構成では、二つのコイル−コンデンサに対応するグランドパターンをグランド切断線によって互いに分けることができる。
【００３２】
本発明の誘導加熱アセンブリ用の多層回路基板は、複数の回路実装区域を区画する複数のグランド切断線によって分離されたグランド箔パターンを有する上部層と、少なくとも１つの中間層を有する中間コアと、複数の区域を区画する複数のグランド切断線によって分離されたグランド箔パターンを有し、前記上部層における前記複数の回路実装区域の間の導電パスを設ける下部層と、前記複数の回路実装区域のうちの誘導加熱アセンブリの発振回路が実装される回路実装区域と、前記複数の回路実装区域のうちの誘導加熱アセンブリのドライバー回路が実装される区域との間において信号を伝えるように構成された少なくとも一つの回路トレースラインと、を備えている。
【００３３】
この構成では、発振回路が実装される回路実装区域とドライバー回路が実装される区域との間において信号が伝えられるときに、その信号に起因するノイズが、グランド切断線によって分離された他の区域に伝わるのが抑制される。
【００３４】
本発明の誘導加熱アセンブリは、加熱部と、前記加熱部の温度を制御する上記の何れかの多層回路基板と、を備えている。
【００３５】
前記誘導加熱アセンブリにおいて、前記多層回路基板は、無線周波数干渉（ＲＦＩ）の放射量が３０ＭＨｚから２３０ＭＨｚの周波数範囲において３０ｄＢμＶ／ｍ未満となり、２３０ＭＨｚから１ＧＨｚの周波数範囲において３７ｄＢμＶ／ｍ未満となるように構成されているのが好ましい。
【発明の効果】
【００３６】
本発明によれば、３０ＭＨｚから１ＧＨｚの周波数範囲において、ＣＩＳＰＲ１１の要求に適合するレベルに放射ノイズを低減することができる多層回路基板を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】図１は、誘導加熱はんだこてステーション、ハンドル、及び誘導加熱カートリッジアセンブリを示す斜視図である。
【図２】図２は、図１の誘導加熱はんだこてステーション用の電力を供給するのに適した多層回路基板の上部層を示す平面図である。
【図３】図３は、図１の誘導加熱はんだこてステーション用の電力を供給するのに適した多層回路基板の第１の中間層を示す平面図である。
【図４】図４は、図１の誘導加熱はんだこてステーション用の電力を供給するのに適した多層回路基板の第２の中間層を示す平面図である。
【図５】図５は、図１の誘導加熱はんだこてステーション用の電力を供給するのに適した多層回路基板の下部層を示す平面図である。
【図６】図６は、図２の多層回路基板の上部層を示す平面図であり、それぞれのグランド切断線によって定義された回路実装区域の概略を示している。
【図７】図７は、図５の多層回路基板の下部層を示す平面図であり、それぞれのグランド切断線によって定義された回路実装区域の概略を示している。
【図８】図８は、回路基板に取り付けられたトランジスタ、熱インターフェース及びヒートシンクのアセンブリを示す概略側面図である。
【図９】図９は、実施形態に係る多層回路基板を用いた誘導加熱はんだこてステーションにおける周波数と放射電界強度とを示すチャートである。
【図１０】図１０のグラフはＣＩＳＰＲ１１における妨害電界強度の一般的限度値を示している。
【発明を実施するための形態】
【００３８】
上記の図面において縮尺は重要ではなくむしろ本発明の原理を一般的に説明するために書かれている。本発明の利点は、添付の図面と共に読むと、好ましい例示的な実施形態に関する以下の説明から理解されるであろう。なお、以下の説明では、誘導加熱アセンブリがはんだ付けの用途に用いられる場合を例示するが、誘導加熱アセンブリの用途は、これに限られず、他の用途に用いることもできる。
【００３９】
図１は、本発明の実施形態に係る誘導加熱アセンブリ１の一例を示す斜視図である。図１に示すように、誘導加熱アセンブリ１は、誘導加熱はんだこてステーション１０と、ステーション１０に対してケーブルによって接続された取り外し可能なハンドル１２と、加熱部１４としての誘導加熱カートリッジアセンブリ１４とを備えている。ステーション１０は、本発明の実施形態に係る多層回路基板２０をケース内に備えている。ステーション１０は、カートリッジアセンブリ１４の先端部を加熱して温度制御するために、カートリッジアセンブリ１４へ高周波ＡＣ電流を供給する。ステーション１０は、電源と、基板に実装された制御回路を含む回路レイアウト構造を有する多層回路基板２０とを備えている。
【００４０】
図２は、多層回路基板２０における上部層２２を上から見た平面図であり、図３は、多層回路基板２０における第１の中間層４２を上から見た平面図であり、図４は、多層回路基板２０における第２の中間層５２を上から見た平面図であり、図５は、多層回路基板２０における下部層７０を上から見た平面図である。
【００４１】
図２〜図５に示すように、本実施形態の多層回路基板２０は、４層の回路基板であり、３つのコア２４，５４，７４と、これらの表面に形成された４つの層２２，４２，５２，７０とを備えている。３つのコアは、第１のコア２４と、第２のコア５４と、第３のコア７４とによって構成されている。４つの層は、上部層２２と、第１の中間層４２と、第２の中間層５２と、下部層７０とによって構成されている。上部層２２、第１のコア２４、第１の中間層４２、第２のコア５４、第２の中間層５２、第３のコア７４、及び下部層７０は、上から下にこの順に並んでいる。
【００４２】
図２に示すように、上部層２２は、第１のコア２４の上面に形成されている。図３に示すように、第１の中間層４２は、第２のコア５４の上面に形成されている。第１の中間層４２は、第１のコア２４の下面と第２のコア５４の上面との間に設けられている。図４に示すように、第２の中間層５２は、第３のコア７４の上面に形成されている。第２の中間層５２は、第２のコア５４の下面と第３のコア７４の上面との間に設けられている。図５に示すように、下部層７０は、第３のコア７４の下面に形成されている。図５の平面図では、下部層７０と第３のコア７４との位置関係を示すために、下部層７０の上にある第３のコア７４を二点鎖線で示している。
【００４３】
第１のコア２４、第２のコア５４及び第３のコア７４のそれぞれは、ガラスエポキシ（積層されたガラスエポキシ）によって構成されている。これらのコアは、絶縁層で被覆されていてもよい。上部層２２、第１の中間層４２、第２の中間層５２及び下部層７０のそれぞれは、銅箔によって構成されている。上部層２２、第１の中間層４２、第２の中間層５２及び下部層７０のそれぞれは、いわゆるベタアースであり、信号パターンや電源パターン以外の部分を接地（アース）として構成することができる。
【００４４】
図２に示すように、上部層２２は、複数の穴またはこの分野でよく知られている複数のビア２６と、回路部品の装着と適切な相互接続を可能にするために銅箔をエッチングして形成された回路トレースライン２８とを有する。また、図２に示すように、上部層２２は、エッチングにより形成された複数（図２では４つ）のグランド切断線３０，３２，３４，３６を有する。グランド切断線３０、３２、３４，３６は、上部層２２（銅箔２２）をその下にある第１のコア２４まで貫通しており、第１のコア２４が露出している。
【００４５】
後述するように、これらのグランド切断線３０，３２，３４，３６は、多層回路基板２０のグランドパターンを分離、区分けして様々な回路サブシステムの位置を異なる部分あるいは区域にレイアウトする。
【００４６】
図３に示すように、第１の中間層４２は、上部層２２のビア２６と一致するように配置された複数のビア２６を有する。また、図３に示すように、第１の中間層４２は、エッチングにより形成された複数（図３では４つ）のグランド切断線３０，３２，３４，３６を有する。グランド切断線３０、３２、３４，３６は、第１の中間層４２（銅箔４２）をその上にある第１のコア２４から下にある第２のコア５４まで貫通している。
【００４７】
第１の中間層４２における複数のグランド切断線３０，３２，３４，３６は、上部層２２における複数のグランド切断線３０，３２，３４，３６と平面視で同じ位置に設けられている。上部層２２におけるグランド切断線３０，３２，３４，３６と、第１の中間層４２におけるグランド切断線３０，３２，３４，３６とは、グランド切断線の第１のセットを構成している。なお、図３に示されている第１の中間層４２は、回路トレースラインを有していないが、回路設計のために必要な場合には、回路トレースラインが形成されていてもよい。
【００４８】
第１の中間層４２は、上部層２２とともにアースを形成している。第１の中間層４２が設けられていない場合と比較して、第１の中間層４２は、上部層２２とともに形成するアースを強化することができる。本実施形態では、第１の中間層４２のグランド部分の面積（アース領域の面積）は、上部層２２のグランド部分の面積よりも大きい。
【００４９】
図４に示すように、第２の中間層５２は、回路素子を取り付けるための上部層２２及び第１の中間層４２のビア２６と一致するように配置された複数のビア２６を有する。第２の中間層５２には、回路トレースライン５８が含まれている。図４に示すように、第２の中間層５２は、エッチングにより形成された複数（図４では５つ）のグランド切断線６０，６２，６４，６６，６８を有する。グランド切断線６０，６２，６４，６６，６８は、第２の中間層５２（銅箔５２）をその上にある第２のコア５４から下にある第３のコア７４まで貫通している。
【００５０】
第２の中間層５２は、下部層７０とともにアースを形成している。第２の中間層５２が設けられていない場合と比較して、第２の中間層５２は、下部層７０とともに形成するアースを強化することができる。本実施形態では、第２の中間層５２のグランド部分の面積（アース領域の面積）は、下部層７０のグランド部分の面積よりも大きい。
【００５１】
図５に示すように、下部層７０は、回路の実装を可能にするために、上部層２２、第１の中間層４２及び第２の中間層５２のビア２６と一致するように配置された複数のビア２６を有する。下部層７０には、ビア２６により相互接続する回路トレースライン７８が含まれている。図５に示すように、下部層７０は、エッチングにより形成された複数（図５では５つ）のグランド切断線６０，６２，６４，６６，６８を有する。グランド切断線６０，６２，６４，６６，６８は、下部層７０（銅箔７０）をその上にある第３のコア２４まで貫通しており、第３のコア２４が露出している。
【００５２】
下部層７０におけるグランド切断線６０，６２，６４，６６，６８は、第２の中間層５２におけるグランド切断線６０，６２，６４，６６，６８と平面視で同じ位置に設けられている。第２の中間層５２におけるグランド切断線６０，６２，６４，６６，６８と、下部層７０におけるグランド切断線６０，６２，６４，６６，６８とは、グランド切断線の第２のセットを構成している。
【００５３】
多層回路基板製造の分野で公知のように、第１の中間層４２と第２の中間層５２は、それぞれの中間層を単離するために、コア（上述の第２のコア５４）又は積層体材料（図示せず）によって分離される。コア２４，５４，７４のそれぞれは、回路部品の実装を可能にするために、上述したビア２６と一致するように配置されたビア２６を有する。
【００５４】
図２及び図３に示すグランド切断線３０，３２，３４，３６（第１のセット）と、図４及び図５に示すグランド切断線６０，６２，６４，６６，６８（第２のセット）との位置は、必ずしも同一に配置されていなくてもよい。図示のように、それぞれのグランド切断線は、上部層２２と下部層７０に設けられる様々な回路部品を相互接続する回路トレースラインを囲むために、同一形状で同じ位置にあってもよく、異なる形状で異なる位置にあってもよい。
【００５５】
図２〜図５に示す実施形態では、第１のセットのグランド切断線と第２のセットのグランド切断線は、それらの一部が平面視で同じ位置に設けられており、残りが平面視で異なる位置に設けられている。具体的に、本実施形態では、上部層２２におけるグランド切断線３４と下部層７０におけるグランド切断線６４だけが、同一形状で同じ位置に設けられているが、このような構成に限られない。
【００５６】
図６は、図２の多層回路基板２０の上部層を示す平面図であり、それぞれのグランド切断線によって定義された回路実装区域の概略を示している。グランド切断線３０，３２，３４，３６は、誘導加熱アセンブリ１の種々の機能を提供する回路部品の群を実装するための複数（図６では４つ）の主要区域８０，８２，８４，８６に上部層２２を分離している。このようにグランド切断線３０，３２，３４，３６で区切られた４つの主要区域８０，８２，８４，８６に上部層２２のグランドを分離して、誘導加熱アセンブリ１において必要とされる各種機能を提供する回路部品を戦略的に配置することは、ＲＦＩの放射量を減少させる。
【００５７】
第１の主要区域８０は、図６において見えているように、多層回路基板２０の上部層２２における左側の大部分を含む。第１の主要区域８０の右側は、グランド切断線３０，３２，３６における一番左側の縦のラインと、グランド切断線３６における上部の水平部分とによっておおよそ区画されている。大まかに言うと、第１の主要区域８０に実装される回路構成部品は、誘導加熱アセンブリ１用の電力供給部品を含む。第１の主要区域８０における上部には、ＤＣ電源回路（ＤＣ電源整流回路）が含まれていてもよい。第１の主要区域８０の中央部には、モード切替回路が含まれていてもよい。モード切替回路は、ＤＣ電源の出力と電圧を切替るための回路（例えばノーマルとブーストのモードを切り替えるための回路）である。第１の主要区域８０の左下部には、ドライバー回路用の電源が含まれていてもよい。
【００５８】
第２の主要区域８２は、図６において見えているように、上部層２２の下側中央部付近に設けられており、グランド切断線３６における略箱形状の部分の内部の区域であり、上部層２２の一部分を構成している。本実施形態では、第２の主要区域８２に実装された回路構成部品は、好ましくは１３．５６ＭＨｚの出力を提供することができる水晶発振器（水晶振動子）を含む発振回路に限られている。
【００５９】
第３の主要区域８４は、図６において見えているように、上部層２２において、グランド切断線３０における箱形状の部分の内部の区域を含む右上付近の第１サブ区域と、右コーナーからグランド切断線３０の右側部分までの第２サブ区域と、その下方の第３サブ区域９０とを含む。第３サブ区域９０は、グランド切断線３２における箱形状の部分の内部の区域である。
【００６０】
第３の主要区域８４に実装される回路構成部品は、発振回路からの信号を増幅して増幅回路へ送るための誘導加熱ドライバー回路のトランジスタと、ドライバー回路からの信号を増幅するためのトランジスタ増幅回路と、ドライバー回路のコイル−コンデンサ回路とを含む。すなわち、第３の主要区域８４は、ドライバー回路に関する部品が実装されている。本実施形態では、第３の主要区域８４において、第１サブ区域には、ドライバー回路のトランジスタが実装され、第２のサブ区域には、トランジスタ増幅回路が実装され、第３のサブ区域９０には、ドライバー回路のコイル−コンデンサ回路が実装されている。
【００６１】
第４の主要区域８６は、上部層２２の残りの部分を含み、おおよそ第２の主要区域８２よりも右側の区域と第３の主要区域８４よりも下側の区域とから構成されている。第４の主要区域８６は、グランド切断線３２の右側に位置する第１サブ区域９２と、グランド切断線３２の下側及びグランド切断線３４の上側に位置する第２サブ区域９４と、グランド切断線３４の下側に位置する上部層２２の右下部分である第３サブ区域９６とを含む。
【００６２】
第４の主要区域８６に実装される回路構成部品は、クリーンな１３．５６ＭＨｚの信号を選択的に通すフィルター回路と、誘導加熱アセンブリ１の制御回路とを含む。本実施形態では、第４主要区域８６において、第１サブ区域９２には、フィルター回路が実装され、第２サブ区域９４には、フィルター回路とＤＣフィードバック回路とが実装され、第３サブ区域９６には、フィルター回路と制御回路とが実装されている。ＤＣフィードバック回路は安定したＤＣ電力を確保するため、ＤＣ出力を制御するものである。これらのサブシステムの各々は、それぞれの対のビア上に取り付けられた誘導コイルとコンデンサの回路部品を含んでもよい。サブ区域を規定するそれぞれのグランド切断線は、互いに誘導コイルキャパシタの回路部品のサブエリアを定義しそれぞれのグランドを隔離する。
【００６３】
高周波信号は、発振回路、ドライバー回路、増幅回路、フィルター回路の順に流れる。多層回路基板２０には、上記の回路の他、例えば、出力検出回路、こて先検知回路、ＳＷＲ（ｓｔａｎｄｉｎｇ  ｗａｖｅ  ｒａｔｉｏ定在波比）検知回路などが設けられていてもよい。出力検出回路は、出力電圧を検知し信号をブースト機能のために制御回路へ送るための回路である。具体的に、出力検出回路は、例えばトランスの様なものであり、２次側の電圧を検知し直流に整流し、制御回路へ送る。こて先検知回路は、こて先が正しく挿入されたかを検知するための回路である。ＳＷＲ検知回路は、ヒーターのショートを検知するための回路である。
【００６４】
図７は、図５の多層回路基板２０の下部層７０を示す平面図であり、それぞれのグランド切断線６０，６２，６４，６６，６８によって定義された回路実装区域の概略を示している。図７に示すように、グランド切断線６０，６２，６４，６６，６８は、複数（図７では４つ）の主要区域８０，８２，８４，８６に下部層７０を分離している。下部層７０における４つの主要区域８０，８２，８４，８６は、平面視で上部層２２における４つの主要区域８０，８２，８４，８６とほぼ同じ位置に設けられている。
【００６５】
下部層７０における第１の主要区域８０と第２の主要区域８２は、下部層７０の左側ほぼ全体を占めており、これらの区域８０，８２は、中央付近に位置するグランド切断線６０及びグランド切断線６２と、グランド切断線６６の下部とによっておおよそ形成される境界よりも左側の区域である。
【００６６】
下部層７０における第３の主要区域８４は、グランド切断線６０とグランド切断線６８との間に位置する第１サブ区域と、グランド切断線６８よりも右側に位置する第２サブ区域と、これらのサブ区域の下方に位置する第３サブ区域９０とを含む。第３サブ区域９０は、おおよそグランド切断線６２における中央部付近から上方に延びる部分と、グランド切断線６６における略Ｌ字型の部分とにより区画されている。
【００６７】
下部層７０における第４の主要区域８６は、下部層７０の残りの部分を含み、おおよそ第２の主要区域８２よりも右側の区域と第３の主要区域８４よりも下側の区域とから構成されている。第４の主要区域８６は、第３主要区域８４の第３サブ区域９０よりも右側に位置する第１サブ区域９２と、第３主要区域８４の第３サブ区域９０よりも下側に位置する第２サブ区域９４と、下部層７０の右下部分である第３サブ区域９６とを含む。第１サブ区域９２は、おおよそ第３主要区域８４の第３サブ区域９０の右側を区画するグランド切断線６６と下部層７０の右縁とによって区画されている。第２サブ区域９４は、おおよそグランド切断線６４とグランド切断線６６とによって区画されている。第３サブ区域９６は、おおよそグランド切断線６６の下部と下部層７０の右下のコーナーとによって区画されている。
【００６８】
主要区域８０，８２，８４，８６の位置を比較するとともに、サブ区域９０，９２，９４，９６の位置を比較することで理解されるように、下部層７０におけるグランド切断線６０，６２，６４，６６，６８は、上部層２２に実装された誘導コイル−コンデンサのグランドパターンを分離している。
【００６９】
図７に示すように、下部層７０は、複数の回路トレースラインを有している。下部層７０における複数の回路トレースラインは、少なくとも一つの並行トレースラインを含む。並行トレースラインは、その長さ方向における実質的部分が１つ又は複数のグランド切断線に沿って配置された回路トレースラインである。すなわち、並行トレースラインは、その実質的部分が１つ又は複数のグランド切断線に並行するように延びている。並行トレースラインは、複数のグランド切断線に並行するように延びる場合には、少なくとも２つのグランド切断線の間に配置されていてもよい。並行トレースラインは、その実質的部分が１つのグランド切断線に並行するように延びる片側並行トレースラインと、その実質的部分が少なくとも２つのグランド切断線の間に配置されて少なくとも２つのグランド切断線に並行するように延びる両側並行トレースラインとを含む。
【００７０】
並行トレースラインにおける実質的部分は、その回路トレースラインの長さの半分以上を占める部分であるのが好ましく、その回路トレースラインの長さの大半（例えば３／４以上）を占める部分であるのがより好ましく、その回路トレースラインの全体であるのがさらに好ましい。
【００７１】
図７に示すように、下部層７０における複数の回路トレースラインは、回路トレースライン１０２と回路トレースライン１０４とを含む。これらの回路トレースライン１０２，１０４は、並行トレースラインである。回路トレースライン１０２は、片側並行トレースラインであり、回路トレースライン１０４は、両側並行トレースラインである。
【００７２】
回路トレースライン１０２は、その実質的部分が１つのグランド切断線６２に沿って配置されている。具体的には、回路トレースライン１０２は、その全体がグランド切断線６２に沿って配置されており、その全体がグランド切断線６２の近傍においてグランド切断線６２に並行するように延びている。回路トレースライン１０２の一部（図７では、回路トレースライン１０２の上部）は、グランド切断線６０とグランド切断線６２との間に配置され、これらのグランド切断線６０，６２に並行するように延びている。
【００７３】
回路トレースライン１０４は、その実質的部分が２つのグランド切断線６２，６６の間に配置され、その実質的部分が２つのグランド切断線６２，６６に並行するように延びている。具体的に、回路トレースライン１０４は、その長さの半分以上を占める部分がグランド切断線６２，６６に沿って配置されており、その長さの半分以上を占める部分がグランド切断線６２，６６の近傍においてグランド切断線６２，６６に並行するように延びている。
【００７４】
回路トレースライン１０２及び回路トレースライン１０４は、複数の主要区域の何れかの区域から他の区域に信号を伝える信号ラインである。具体的に、回路トレースライン１０２は、ＡＣ信号（交流信号）を伝える信号ラインであり、回路トレースライン１０４は、ＤＣ信号（直流信号）を伝える信号ラインである。より具体的に、回路トレースライン１０２は、高周波のＡＣ信号を伝える信号ラインであり、回路トレースライン１０４は、電力を供給する信号ライン（電源ライン）である。
【００７５】
本実施形態では、回路トレースライン１０２は、誘導加熱アッセンブリの発振回路が実装される区域（第２の主要区域８２）と、ドライバー回路が実装される区域（第３の主要区域８４）との間において信号を伝えるラインである。すなわち、回路トレースライン１０２は、第２の主要区域８２と第３の主要区域８４とをつなぐラインである。
【００７６】
回路トレースライン１０４は、電源回路が実装される区域（第１の主要区域８０）と、誘導加熱アッセンブリの発振回路が実装される区域（第２の主要区域８２）との間において信号を伝えるラインである。また、回路トレースライン１０４は、電源回路が実装される区域（第１の主要区域８０）と、ドライバー回路が実装される区域（第３の主要区域８４）との間において信号を伝えるラインである。したがって、回路トレースライン１０４は、第１の主要区域８０、第２の主要区域８２及び第３の主要区域８４をつなぐラインである。すなわち、回路トレースライン１０４は、第１の主要区域８０を介して第２の主要区域８２と第３の主要区域８４とをつなぐラインということもできる。
【００７７】
具体的には、回路トレースライン１０２は、第２の主要区域８２に設けられた発振回路と、第３の主要区域８４における第１サブ区域、第２サブ区域及び第３サブ区域９０の少なくとも一つのサブ区域に設けられたドライバー回路とを接続しており、高周波ＡＣ信号を発振回路からドライバー回路に伝える。
【００７８】
回路トレースライン１０４は、第１の主要区域８０に設けられた電源回路と、第２の主要区域８２に設けられた発振回路とを接続するとともに、第１の主要区域８０に設けられた電源回路と、第３の主要区域８４に設けられたドライバー回路（例えば、第３の主要区域８４におけるサブ区域９０にあるドライバー回路のコイル−コンデンサ回路）とを接続している。そして、回路トレースライン１０４は、発振回路とドライバー回路とに電力を供給する。
【００７９】
回路トレースライン１０２は、高周波ＡＣ信号を伝えるので、ＲＦＩ放射（ノイズ）の発生源となり得る。この回路トレースライン１０２において生じるノイズは、その近傍に設けられた回路トレースライン１０４にも漏れることがある。本実施形態では、回路トレースライン１０４は、回路トレースライン１０２の近傍に配置されており、回路トレースライン１０４の一部と回路トレースライン１０２の一部とは並行して延びている。したがって、回路トレースライン１０２において生じるノイズが回路トレースライン１０４にも漏れやすい配置である。
【００８０】
そこで、本実施形態では、回路トレースライン１０２及び回路トレースライン１０４を上述のような並行トレースラインとすることにより、回路トレースライン１０２において生じるノイズが回路トレースライン１０４に漏れる（ノイズが回路トレースライン１０４に乗る）のを抑制することができる。回路トレースライン１０２と回路トレースライン１０４との間にグランド切断線６２が介在しているので、回路トレースライン１０２において生じるノイズが回路トレースライン１０４側に伝わりにくくすることができる。また、回路トレースライン１０４に対して、グランド切断線６２とは反対側にもグランド切断線６６が設けられているので、グランド切断線６６よりも外側（図７ではグランド切断線６６よりも右側）において生じるノイズが回路トレースライン１０４側に伝わりにくくすることができる。このように回路トレースライン１０４を少なくとも２つのグランド切断線６２，６６によって挟む（囲む）ことによってＲＦＩ放射に起因する不具合が生じるのを低減することができる。また、回路トレースライン１０２と回路トレースライン１０４との間にグランド切断線６２を介在させることによって回路トレースライン１０２において生じるＲＦＩ放射による影響を回路トレースライン１０４側に与えにくくすることができる。
【００８１】
なお、本実施形態では、下部層７０における複数の回路トレースラインが並行トレースラインを含む場合を例示しているが、上部層２２における複数の回路トレースラインが少なくとも一つの並行トレースラインを含んでいてもよい。
【００８２】
誘導加熱アセンブリ１において電源及び制御回路を提供する電気部品（電子部品）は、多層回路基板２０の上部層２２上におけるいくつかの場所に取り付けられた複数のトランジスタを含む。トランジスタの位置は、誘導加熱アセンブリ１によって生成することができる特定の周波数におけるＲＦＩの放射に貢献することが見出されている。図８は、多層回路基板２０に取り付けられたトランジスタ１１０、熱インターフェース１１２及びヒートシンク１１４のアセンブリを示す概略側面図である。図８に示す構造は、ＲＦＩ放射を低減又は除去することができる。
【００８３】
トランジスタ１１０は、多層回路基板２０に対して電気的に接続して取り付けを可能にするリード１１６（支柱１１６）を含む。同様に、ヒートシンク１１４は、多層回路基板２０への取り付けを可能にする支柱（図示せず）を有する。図８に示すように、トランジスタ１１０は、熱インターフェース１１２によってヒートシンク１１４から分離されている。熱インターフェース１１２は、熱インターフェースとして作用するのに適した高硬度シリコーンゴム材料から作られているが、これに限られない。図８に示すように厚みの大きな熱インターフェースは、電界効果トランジスタ（ＦＥＴ）１１０とヒートシンク１１４との間の容量結合を低減することができ、ＲＦＩ放射量を低減することができる。
【００８４】
好ましい熱インターフェースの厚みは、制限すべきＲＦＩ放射のレベルによる。熱インターフェースの厚みを厚くすると容量結合は減らすことができるが、厚みを上げるとヒートシンクからの放熱量が少なくなる。個々の事例にもっとも適切な厚みは望まれる放射量抑制と要求される放熱量による。具体的な実施形態において、熱インターフェース１１２は、約０．８ミリメートルの厚みを有する。多くの実施形態に適用するためには、熱インターフェース１１２の厚みの下限は、０．７ミリメートルであるのが好ましい。また、熱インターフェース１１２の厚みの上限は、１．０ミリメートルであるのが好ましい。
【００８５】
図９は、上述の４層の多層回路基板２０および回路の特徴を組み込んだ誘導加熱はんだこてステーションのためのＹ軸上のＸ軸およびＲＦＩの電界強度に対する周波数のグラフである。図９のグラフには３０ＭＨｚの〜１ＧＨｚの周波数範囲が含まれている。電界強度は、ＣＩＳＰＲ１１規格によれば、０〜６０ｄＢμＶ／ｍで測定される。本実施形態における誘導加熱はんだこてステーションのＲＦＩ放射量は３０ＭＨｚの〜１ＧＨｚの周波数範囲全体の最大電界強度レベル未満である。 
【００８６】
当業者は、本開示は、本明細書は典型例を意味し、実際のパラメータは本発明の方法および材料が使用されるために個々の応用によることを理解するであろう。例えば本実施例は４層の多層回路基板の例をあげているが、これらの開示の概念は他の多層基板にも適用でき、特に２つ以上の銅箔グランドパターンがある構成に適用できる。さらに、多層基板の１枚あるいはそれ以上の中間層の銅箔のグランド部分をいくつかの区域への分離するための銅箔をエッチングしたグランド切断線は上部層や上部層と一致してもしなくても良い。したがって、前述の実施形態は、添付の特許請求の範囲およびその均等物の範囲内で、ほんの一例として、提示されており、この発明は具体的に書かれた事以外で実行できることを理解されたい。
【符号の説明】
【００８７】
１  誘導加熱アセンブリ
１０  ステーション
１２  ハンドル
１４  誘導加熱カートリッジアセンブリ（加熱部）
２０  多層回路基板
２２  上部層
２４，５４，７４  コア
２６  ビア
３０，３２，３４，３６  グランド切断線
４２，５２  中間層
６０，６２，６４，６６，６８  グランド切断線
７０  下部層
８０，８２，８４，８６  主要区域
９０，９２，９４，９６  サブ区域
１０２，１０４  回路トレースライン
１１０  トランジスタ
１１２  熱インターフェース
１１４  ヒートシンク
１１６  リード
【図１】
2015185848.tif 000003
【図２】
2015185848.tif 000004
【図３】
2015185848.tif 000005
【図４】
2015185848.tif 000006
【図５】
2015185848.tif 000007
【図６】
2015185848.tif 000008
【図７】
2015185848.tif 000009
【図８】
2015185848.tif 000010
【図９】
2015185848.tif 000011
【図１０】
2015185848.tif 000012