(57)【要約】【課題】ＣＭＰプロセスの各処理の前後で半導体ウェーハの欠陥検査を行い、その結果に基づいて処理レシピを変更したり、半導体ウェーハのリワークを実行することで、ＣＭＰ装置での歩留まりを向上させ、処理工程数を削減すること。【解決手段】半導体ウェーハを化学的機械的に研磨処理する研磨部と、研磨された半導体ウェーハを洗浄処理する洗浄部と、洗浄された半導体ウェーハを乾燥処理する乾燥部と、半導体ウェーハを外部から取り込み又は外部へ排出するロード／アンロード部と、各処理動作を制御する制御部と、を備えた基板処理装置であって、半導体ウェーハの表面の欠陥検査をする欠陥検査部を更に備え、この欠陥検査部は、各処理の前後で半導体ウェーハ毎に欠陥検査を行う。【選択図】図２
2015185571.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェーハを化学的機械的に研磨処理する研磨部と、研磨された前記半導体ウェーハを洗浄処理する洗浄部と、洗浄された前記半導体ウェーハを乾燥処理する乾燥部と、前記半導体ウェーハを外部から取り込み又は外部へ排出するロード／アンロード部と、各処理動作を制御する制御部と、を備えた基板処理装置であって、
前記半導体ウェーハの表面の欠陥検査をする欠陥検査部を更に備え、この欠陥検査部は、前記各処理の前後で半導体ウェーハ毎に前記欠陥検査を行う、装置。
【請求項２】
前記欠陥検査部は、前記欠陥検査の結果に基づいて、必要に応じて処理レシピを変更するための改善条件を決定する、請求項１に記載の装置。
【請求項３】
前記半導体ウェーハを搬送する搬送ロボットを更に備え、この搬送ロボットは前記半導体ウェーハを裏返しにする機能を有している、請求項１又は２に記載の装置。
【請求項４】
校正用半導体ウェーハを更に備え、前記基板処理装置は前記校正用半導体ウェーハを用いて校正される、請求項１から３の何れか一項に記載の装置。
【請求項５】
クォリティチェック用半導体ウェーハを更に備え、このクォリティチェック用半導体ウェーハを用いて前記基板処理装置の状態が確認される、請求項１から４の何れか一項に記載の装置
【請求項６】
前記欠陥検査部は、前記クォリティチェック用半導体ウェーハの欠陥検査を行い、前記制御部は、検査結果に基づいてクォリティチェック用半導体ウェーハの交換指令を出力する、請求項５に記載の装置。
【請求項７】
前記欠陥検査部は、前記欠陥の解析、前記欠陥の良否判定、リワークの可否判定、リワーク条件を算出するリワーク演算、エラー発報、の少なくとも何れか１つを実行する、請求項１から６の何れか一項に記載の装置。
【請求項８】
前記欠陥検査部は、前記半導体ウェーハの表面の欠陥数に基づいて欠陥の解析を行うものであり、欠陥の良否の判断基準となる規定値として、処理前欠陥検査での欠陥数と処理後欠陥検査での欠陥数との差、または処理後欠陥検査での欠陥数を用いる、請求項７に記載の装置。
【請求項９】
前記欠陥検査部は、前記半導体ウェーハの表面を複数のセグメントに分割し、それぞれのセグメントにおける欠陥数と欠陥のサイズに基づいて欠陥レベルを算出し、当該欠陥レベルを各セグメントに割り当てて欠陥分布パターンを生成し、この欠陥分布パターンに基づいて欠陥の解析を行う、請求項７又は８に記載の装置。
【請求項１０】
前記欠陥レベルを算出する際に、前記欠陥のサイズに応じて重みづけを変更する、請求項９に記載の装置。
【請求項１１】
前記欠陥検査部は、前記欠陥分布パターンに応じてリワーク条件を算出する、請求項９又は１０に記載の装置。
【請求項１２】
請求項１から１１の何れか一項に記載の基板処理装置を用いて、前記半導体ウェーハを処理する基板処理方法。
【請求項１３】
半導体ウェーハを化学的機械的に研磨処理する基板処理方法であって、当該方法は、研
磨処理、洗浄処理、乾燥処理とを含み、
前記各処理の前後で前記半導体ウェーハ毎に表面の欠陥検査を行う、方法
【請求項１４】
前記欠陥検査の結果に基づいて、必要に応じて処理レシピの変更のための改善条件を決定する、請求項１３に記載の方法。
【請求項１５】
前記欠陥検査の結果に基づいて、前記欠陥の解析、前記欠陥の良否判定、リワークの可否判定、リワーク条件を算出するリワーク演算、エラー発報、の少なくとも何れか１つを実行する、請求項１３又は１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェーハ用の基板処理装置に係り、特に、欠陥検査部を内蔵している基板処理装置及びこれを用いた基板処理方法に関する。
【背景技術】
【０００２】
半導体ウェーハなどの基板に対して各種処理を行うために、基板処理装置が用いられる。基板処理装置の一例としては、半導体ウェーハの研磨処理を行うためのＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）装置が挙げられる。
【０００３】
ＣＭＰ装置は、半導体ウェーハの研磨処理を行うための研磨部、半導体ウェーハの洗浄処理を行う洗浄部、洗浄した半導体ウェーハを乾燥処理する乾燥部、研磨部へ半導体ウェーハを受け渡すと共に乾燥部によって乾燥処理された半導体ウェーハを受け取るロード／アンロード部などを備えている。また、ＣＭＰ装置は、研磨部、洗浄部及びロード／アンロード部間で半導体ウェーハの搬送を行う搬送部を備えている。ＣＭＰ装置は、搬送部によって半導体ウェーハを搬送しながら、研磨、洗浄及び乾燥の各種処理を順次行うようになっている。
【０００４】
ところで、近年のデバイスの微細化に伴い、半導体ウェーハの表面に求められる要求は年々高まりつつある。特に、半導体ウェーハ表面の欠陥は、歩留まりに大きく影響するため、欠陥の発生を可能な限り抑える必要がある。このような要求を背景として、ＣＭＰ装置での各種工程の前後で半導体ウェーハの表面欠陥を検出するために、欠陥検査装置の使用頻度も高まっている。この結果、欠陥検査のための工数も多大となっている。
【０００５】
半導体ウェーハの表面欠陥検査に関して、従来の手法では、複数の半導体ウェーハをＣＭＰ装置で処理し、その後欠陥検査装置で半導体ウェーハの欠陥をロットとしてまとめて検査していた。このような研磨処理後の欠陥検査では、ロット内のすべての半導体ウェーハが同じレシピで研磨処理されてしまう。このため、研磨プロセスのレシピが不適当な場合は、ロット内のすべての半導体ウェーハが不良品になってしまう。また、欠陥検査の結果は人手によって解析されていた。このため、解析欠陥の個人差が生じていた。
【０００６】
上記問題点を解消するために、様々な発明が提案されている。例えば、第１の先行技術は、ＣＭＰ装置に検査装置を内蔵させた半導体製造装置である（特許文献１）。当該先行技術は、試料ロード手段および試料アンロード手段の共有化により、半導体製造装置内の各装置間の試料輸送手段を省き、設置面積を減少させる等の目的でなされたものである。また、第２の先行技術は、多室型半導体ウェーハ処理装置の発明であって、ハンドラ室を中心として、その周囲に薄膜形成チャンバに加えて測定チャンバを設けたものである（特許文献２）。この発明は、ハンドラ室にパージガスを供給して、ハンドラ室内を常にクリーンに保つことを目的としたものである。
【０００７】
また、第３の先行技術は、化学的機械的研磨方法の発明であり、化学的機械的研磨装置内のフロントエンドモジュールに研磨欠陥検査手段を備えている（特許文献３）。当該発明では、研磨欠陥検査手段によって、スクラッチ等の研磨欠陥の有無を、次工程の搬送を行う前に検査するものである。すなわち、化学的機械的研磨処理終了後に、研磨欠陥の全数検査を行い、次工程への欠陥半導体ウェーハの搬送を防止している。更に、第４の先行技術は、半導体製造装置の発明であり、検査装置と製造装置等が一体となり、目的にあったプロセスが完了するまで自動的に一連の操作を行うものである（特許文献４）。この発明では、複数枚の半導体ウェーハにより構成された１組の半導体ウェーハ群を、半導体プ
ロセス装置によって処理する。その際、他の半導体プロセス装置による処理結果から得られるデータを参考にしてレシピを作成している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００３−２０９１４９号公報
【特許文献２】特開平５−２７５５１９号公報
【特許文献３】特開２００６−１８６１２４号公報
【特許文献４】特開２００１−１９６２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
いずれの引用文献に係る発明も、半導体製造装置あるいは半導体ウェーハ処理装置に、所定の測定機構や欠陥検査機能を具備している。しかしながら、研磨、洗浄、ＣＭＰ処理とインラインで行われる欠陥検査の結果に基づいて、処理レシピの変更やリワークの可否などを判断するものではない。このため、ロット単位で多数の不良半導体ウェーハを生み出してしまう場合があった。
【００１０】
本発明は、前述のような問題点を解消すべくなされたもので、その目的は、ＣＭＰプロセスの各処理の前後で半導体ウェーハの欠陥検査を行い、その結果に基づいて処理レシピを変更したり、半導体ウェーハのリワークを実行することで、基板処理装置での歩留まりを向上させ、無駄な処理工程数を削減することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、第１手段では、半導体ウェーハを化学的機械的に研磨処理する研磨部と、研磨された半導体ウェーハを洗浄処理する洗浄部と、洗浄された半導体ウェーハを乾燥処理する乾燥部と、半導体ウェーハを外部から取り込み又は外部へ排出するロード／アンロード部と、各処理動作を制御する制御部と、を備えた基板処理装置であって、半導体ウェーハの表面の欠陥検査をする欠陥検査部を更に備え、この欠陥検査部は、各処理の前後で半導体ウェーハ毎に欠陥検査を行う、という構成を採っている。
【００１２】
上記のような構成を採ることで、本発明の基板処理装置は、処理前欠陥検査と処理後欠陥検査の結果を半導体ウェーハ毎に利用することが可能である。このため、欠陥検査の結果に基づいて処理レシピを変更したり、リワーク可否の判断や実際のリワークを実施することができる。このように、半導体ウェーハ毎の欠陥検査に基づいて、リアルタイムで処理レシピの変更やリワークを実施できるため、従来のロット単位の処理の場合と比較して、基板処理装置での歩留まりが向上し、無駄な処理工程数が削減される。
【００１３】
第２手段では、第１手段の構成に加え、欠陥検査部は、欠陥検査の結果に基づいて、必要に応じて処理レシピを変更するための改善条件を決定する、という構成を採っている。
【００１４】
第３手段は、第１手段又は第２手段の構成に加え、半導体ウェーハを搬送する搬送ロボットを更に備え、この搬送ロボットは半導体ウェーハを裏返しにする機能を有している、という構成を採っている。
【００１５】
第４手段は、第１手段から３手段の何れかの構成に加え、校正用半導体ウェーハを更に備え、基板処理装置は校正用半導体ウェーハを用いて校正される、という構成を採っている。
【００１６】
第５手段は、第１手段から第４手段の何れかの構成に加え、クォリティチェック用半導
体ウェーハを更に備え、このクォリティチェック用半導体ウェーハを用いて基板処理装置の状態が確認される、という構成を採っている。
【００１７】
第６手段は、第５手段の構成に加え、欠陥検査部は、クォリティチェック用半導体ウェーハの欠陥検査を行い、制御部は、検査結果に基づいてクォリティチェック用半導体ウェーハの交換指令を出力する、という構成を採っている。
【００１８】
第７手段は、第１手段から第６手段の何れかの構成に加え、欠陥検査部は、欠陥の解析、欠陥の良否判定、リワークの可否判定、リワーク条件を算出するリワーク演算、エラー発報、の少なくとも何れか１つを実行する、という構成を採っている。
【００１９】
第８手段は、第７手段の構成に加え、欠陥検査部は、半導体ウェーハの表面の欠陥数に基づいて欠陥の解析を行うものであり、欠陥の良否の判断基準となる規定値として、処理前欠陥検査での欠陥数と処理後欠陥検査での欠陥数との差、または処理後欠陥検査での欠陥数を用いる、という構成を採っている。
【００２０】
第９手段は、第７手段又は第８手段の構成に加え、欠陥検査部は、半導体ウェーハの表面を複数のセグメントに分割し、それぞれのセグメントにおける欠陥数と欠陥のサイズに基づいて欠陥レベルを算出し、当該欠陥レベルを各セグメントに割り当てて欠陥分布パターンを生成し、この欠陥分布パターンに基づいて欠陥の解析を行う、という構成を採っている。
【００２１】
第１０手段は、第９手段の構成に加え、欠陥レベルを算出する際に、欠陥のサイズに応じて重みづけを変更する、という構成を採っている。
【００２２】
第１１手段は、第９手段又は第１０手段の構成に加え、欠陥検査部は、欠陥分布パターンに応じてリワーク条件を算出する、という構成を採っている。
【００２３】
第１２手段は、第１手段から第１１手段の何れかの構成に加え、基板処理装置を用いて、半導体ウェーハを処理する、という構成を採っている。
【００２４】
第１３手段は、半導体ウェーハを化学的機械的に研磨処理する基板処理方法であって、当該方法は、研磨処理、洗浄処理、乾燥処理とを含み、各処理の前後で半導体ウェーハ毎に表面の欠陥検査を行う、という構成を採っている。
【００２５】
第１４手段は、第１３手段の構成に加え、欠陥検査の結果に基づいて、必要に応じて処理レシピの変更のための改善条件を決定する、という構成を採っている。
【００２６】
第１５手段は、第１３手段又は第１４手段の構成に加え、欠陥検査の結果に基づいて、欠陥の解析、欠陥の良否判定、リワークの可否判定、リワーク条件を算出するリワーク演算、エラー発報、の少なくとも何れか１つを実行する、という構成を採っている。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に係る基板処理装置のレイアウト図である。
【図２】本実施形態に係る基板処理方法の処理手順を示す図である。
【図３】半導体ウェーハの欠陥の解析方法を説明するための図であり、図３（Ａ−１）は蝶々パターンの欠陥の測定結果であり、図３（Ａ−２）は図３（Ａ−1)の欠陥分布パターンであり、図３（Ａ−３）は図３（Ａ−２）の欠陥分布パターンの円周方向分布を示すグラフであり、図３（Ｂ−１）はエッジ密集パターンの欠陥の測定結果であり、図３（Ｂ−２）は図３（Ｂ−１)の欠陥分布パターンであり、図３（Ｂ−３）は図３（Ｂ−２）の欠陥分布パターンの径方向分布を示すグラフであり、図３（Ｃ−１）はセンター密集パターンの欠陥の測定結果であり、図３（Ｃ−２）は図３（Ｃ−１)の欠陥分布パターンであり、図３（Ｃ−３）は図３（Ｃ−２）の欠陥分布パターンの径方向分布を示すグラフである。
【図４】本実施形態の基板処理方法による処理フローを示すフローチャートである。
【図５】本実施形態との比較のための、基板処理装置と欠陥検査装置が別体の場合の処理フローチャートである。
【発明を実施するための形態】
【００２８】
以下、本発明の一実施形態に係る基板処理装置を図面に基づいて説明する。具体的には、基板処理装置の一例として、ＣＭＰ装置について説明する。なお、以下に説明する個別の構成要素を任意に組み合わせた発明についても、本発明が対象とする技術思想に含まれるものである。
【００２９】
［全体概要］
図１は、本実施形態のＣＭＰ装置の全体概要を示している。この図に示すように、ＣＭＰ装置は、ロード／アンロード部２と、研磨部３と、洗浄部４と、を備えている。また、当該ＣＭＰ装置には、半導体ウェーハの表面欠陥を検査する欠陥検査部１３も装備されている。更に、ロード／アンロード部２は、研磨部３、洗浄部４及び欠陥検査部１３の間で半導体ウェーハを搬送する搬送ロボット２２を備えている。但し、当該ＣＭＰ装置は一例であって、その他のユニットあるいはコンポーネントを備えたＣＭＰ装置も本願が想定するものである。
【００３０】
このＣＭＰ装置は、略矩形状のハウジング１を備えており、ハウジング１の内部は隔壁１ａ，１ｂによってロード／アンロード部２と研磨部３と洗浄部４とに区画されている。ロード／アンロード部２、研磨部３、及び洗浄部４は、それぞれ独立に組み立てられ、独立に排気される。また、洗浄部４は、基板処理動作を制御する制御部５を有している。欠陥検査部１３は、搬送ロボット２２の移動経路の一端部近傍に設けられており、それぞれのユニットにおける処理の前後において、半導体ウェーハの検査ができるようになっている。
【００３１】
［ロード／アンロード部］
ロード／アンロード部２は、多数の半導体ウェーハをストックする半導体ウェーハカセットが載置される２つ以上（本実施形態では４つ）のフロントロード部２０を備えている。これらのフロントロード部２０はハウジング１に隣接して配置され、ＣＭＰ装置の幅方向（長手方向と垂直な方向）に沿って配列されている。フロントロード部２０には、オープンカセット、ＳＭＩＦ（Standard Manufacturing Interface）ポッド、またはＦＯＵＰ（Front Opening Unified Pod）などの、半導体ウェーハを格納するためのキャリアを搭載することができるようになっている。ここで、ＳＭＩＦ、ＦＯＵＰは、内部に半導体ウェーハカセットを収納し、隔壁で覆うことにより、外部空間とは独立した環境を保つことができる密閉容器である。
【００３２】
また、ロード／アンロード部２には、フロントロード部２０の並びに沿って走行機構２１が敷設されており、この走行機構２１上に半導体ウェーハカセットの配列方向に沿って移動可能な搬送ロボット（ローダー、搬送ロボット）２２が設置されている。搬送ロボット２２は走行機構２１上を移動することによってフロントロード部２０に搭載された半導体ウェーハカセットにアクセスできるようになっている。各搬送ロボット２２は上下に２つのハンドを備えている。上側のハンドは、処理された半導体ウェーハを半導体ウェーハカセットに戻すときに使用される。下側のハンドは、処理前の半導体ウェーハを半導体ウェーハカセットから取り出すときに使用される。このように、上下のハンドを使い分ける
ことができるようになっている。さらに、搬送ロボット２２の下側のハンドは、その軸心周りに回転することで、半導体ウェーハを反転させることができるように構成されている。これは、半導体ウェーハの裏面も検査できるようにするためである。
【００３３】
ロード／アンロード部２は最もクリーンな状態を保つ必要がある領域であるため、ロード／アンロード部２の内部は、ＣＭＰ装置の外部、研磨部３、及び洗浄部４のいずれよりも高い圧力に常時維持されている。研磨部３は研磨液としてスラリーを用いるため最も汚れた領域である。したがって、研磨部３の内部には負圧が形成され、その圧力は洗浄部４の内部圧力よりも低く維持されている。ロード／アンロード部２には、ＨＥＰＡフィルタ、ＵＬＰＡフィルタ、またはケミカルフィルタなどのクリーンエアフィルタを有するフィルタファン部（図示せず）が設けられており、このフィルタファン部からはパーティクルや有毒蒸気、有毒ガスが除去されたクリーンエアが常時吹き出している。
【００３４】
［研磨部］
研磨部３は、半導体ウェーハの研磨（平坦化）が行われる領域であり、第１研磨部３Ａ、第２研磨部３Ｂ、第３研磨部３Ｃ、第４研磨部３Ｄを備えている。これらの第１研磨部３Ａ、第２研磨部３Ｂ、第３研磨部３Ｃ、及び第４研磨部３Ｄは、図１に示すように、半導体ウェーハ処理装置の長手方向に沿って配列されている。
【００３５】
図１に示すように、第１研磨部３Ａは、研磨面を有する研磨パッド１０が取り付けられた研磨テーブル３０Ａと、半導体ウェーハを保持しかつ半導体ウェーハを研磨テーブル３０Ａ上の研磨パッド１０に押圧しながら研磨するためのトップリング３１Ａと、研磨パッド１０に研磨液やドレッシング液（例えば、純水）を供給するための研磨液供給ノズル３２Ａと、研磨パッド１０の研磨面のドレッシングを行うためのドレッサ３３Ａと、液体（例えば純水）と気体（例えば窒素ガス）の混合流体または液体（例えば純水）を霧状にして研磨面に噴射するアトマイザ３４Ａとを備えている。
【００３６】
同様に、第２研磨部３Ｂは、研磨パッド１０が取り付けられた研磨テーブル３０Ｂと、トップリング３１Ｂと、研磨液供給ノズル３２Ｂと、ドレッサ３３Ｂと、アトマイザ３４Ｂとを備えている。第３研磨部３Ｃは、研磨パッド１０が取り付けられた研磨テーブル３０Ｃと、トップリング３１Ｃと、研磨液供給ノズル３２Ｃと、ドレッサ３３Ｃと、アトマイザ３４Ｃとを備えている。第４研磨部３Ｄは、研磨パッド１０が取り付けられた研磨テーブル３０Ｄと、トップリング３１Ｄと、研磨液供給ノズル３２Ｄと、ドレッサ３３Ｄと、アトマイザ３４Ｄとを備えている。
【００３７】
［洗浄部］
洗浄部４は、第１洗浄室１９０と、第１搬送室１９１と、第２洗浄室１９２と、第２搬送室１９３と、乾燥室１９４とに区画されている。 第１洗浄室１９０内には、縦方向に沿って配列された複数の一次洗浄モジュールが配置されている。同様に、第２洗浄室１９２内には、縦方向に沿って配列された複数の二次洗浄モジュールが配置されている。一次及び二次洗浄モジュールは、洗浄液を用いて半導体ウェーハを洗浄する洗浄機である。
【００３８】
乾燥室１９４内には、縦方向に沿って配列された複数の乾燥モジュールが配置されている。これら複数の乾燥モジュールは互いに隔離されている。乾燥モジュールの上部には、清浄な空気を乾燥モジュールに供給するフィルタファン部が設けられている。各洗浄モジュールおよび乾燥モジュールは、図示しないフレームにボルトなどを介して固定されている。
【００３９】
［欠陥検査部］
次に、欠陥検査部１３について説明する。欠陥検査部１３は、図１に示すように、搬送
ロボット２２の可動経路の一端部近傍に配置されている。欠陥検査部１３にはチャックステージ１４が設けられており、このチャックステージ１４に半導体ウェーハが把持されて欠陥検査が行われるようになっている。欠陥検査部１３への半導体ウェーハの移動は搬送ロボット２２によって行われるが、洗浄部４やロード/アンロード部２との移動をインラインとすることで、従来のＦＯＵＰによる移載が不要となる。
【００４０】
この欠陥検査部１３は、ブランケットウェーハやパターンウェーハに対応したものである。また、直径３００ｍｍまでの半導体ウェーハの検査が可能である。検出できる欠陥の最小サイズは、約０．０５μｍである。検査のための光源としてはレーザ光が用いられ、散乱光、反射光の強度により欠陥を測定することができる。また、測定環境の相違に柔軟に対応するために、暗視野及び明視野の両方での欠陥検査が可能なように構成されている。なお、上記仕様はあくまでも一例であり、本発明はこれに限定されるものではない。
【００４１】
［処理プロセス］
［ＣＭＰ装置立上げ］
次に、図２に基づいて本実施形態に係るＣＭＰ装置を用いた処理プロセスについて説明する。処理プロセスは大別すると、ＣＭＰ装置立上げ（洗浄部材交換、研磨部材交換）と、ＣＭＰ工程（クォリティチェック、ロット処理）及びＣＭＰ評価試験（評価モニター測定）である。ここで、図中点線で示した部分が本実施形態の特徴部分である。
【００４２】
［洗浄部材交換］
ＣＭＰ装置の立上げに際して、洗浄部材（ロール・ペンスポンジ等）が交換された場合（Ｓ１）、先ず半導体ウェーハに対して処理前欠陥検査が行われる（Ｓ２）。その後、洗浄部材のブレークインが行われる（Ｓ３）。洗浄部材は初期状態では乾燥しており、このまま洗浄処理に使用した場合には、半導体ウェーハを損傷させることがある。また、スポンジ自体に汚染の原因となる粉じんが付着している場合がある、このため、水を浸みこませて揉み解したり、粉じんを除去するようにブレークインが行われる。このブレークインが行われた洗浄部材を用いて洗浄処理が実行される。そして、半導体ウェーハに対して洗浄後の逆汚染チェックが行われる（Ｓ４）。この逆汚染とは、清浄な半導体ウェーハが洗浄部材によって汚染されてしまうことである。逆汚染が生じる場合、以後の処理プロセスに重大な悪影響を与えるので、この逆汚染チェックは重要である。
【００４３】
逆汚染チェックがなされた後は、半導体ウェーハに対して処理後欠陥検査が行われる（Ｓ５）。この処理後欠陥検査は、処理前欠陥検査と同様の内容である。そして、半導体ウェーハに対して解析（１）の処理が行われる（Ｓ６）。解析（１）に先だって、検査結果の良否の判断基準となる欠陥数の規定値や欠陥分布パターンが予め設定されている。欠陥数の規定値として用いる値としては様々なものが考えられるが、例えば、処理前欠陥検査と処理後欠陥検査における欠陥数の差や、処理後欠陥検査における欠陥の絶対数などがある。
【００４４】
また、欠陥分布パターンの判断基準も種々のものが考えられる。ここで、欠陥分布パターンとは、半導体ウェーハの表面上に欠陥の密度のムラができ、所定のパターンを形成するようなものである。この欠陥分布パターンを認識するためには、例えば半導体ウェーハの表面を多数のセグメントに分割し、各セグメントの欠陥レベルによりパターンを形成することが考えられる。複数のセグメントへの分割方法としては、例えば、円周方向に沿って９０分割（１セグメントは４°相当）して扇形セグメントにする場合や、径方向に１５０分割（半径１５０ｍｍの半導体ウェーハであれば、１セグメントの径方向の幅は１ｍｍ）して多数のリング状セグメントに分割するような場合が考えられる。但し、上記セグメント定義は一例であって、本発明は上記定義に限定されるものではない。
【００４５】
各セグメントは、それぞれ欠陥数とその欠陥サイズによってレベル分けされる。例えば、ある特定のセグメントに、サイズ０．１０μｍの欠陥が１０個、０．１２μｍの欠陥が５個、０．１５μｍの欠陥が２個検出された場合を仮定する。この場合、各欠陥のサイズに対して重み付けをする。それぞれのサイズに対する重み付けの例としては、０．１μｍは「１」、０．１２μｍは「２」、０．１５μｍは「４」とする。そして、そのセグメントの面積をＳとすると、単位面積あたりの欠陥レベルＬとして、以下の数式で算出される。
Ｌ＝（（１０×１）＋（５×２）＋（２×４））／Ｓ＝２８／Ｓ
なお、上記重み付けは一例であって、特に限定されるものではない。
【００４６】
図３は、半導体ウェーハの表面の欠陥を説明するための図である。この図に示すように、半導体ウェーハの中心に関して点対称に現れる喋々パターン（図３（Ａ−１））や、最外周部に欠陥が密集するエッジ密集パターン（図３（Ｂ−１））や、逆に中心部付近に欠陥が密集するセンター密集パターン（図３（Ｃ−１））などがある。図３（Ａ−２）から（Ｃ−２）は、それぞれのパターンを、上述したセグメント毎の単位面積あたりの欠陥レベルＬに基づいて表した結果を示す欠陥分布パターンである。これらの図の中で、色が濃い部分が欠陥レベルＬが高い部位（欠陥数多、欠陥サイズ大）である。さらに、図３（Ａ−３）は、喋々パターンに関し、ある半径部分について欠陥レベルＬの円周方向分布を示したグラフである。この図に示すように、欠陥レベルＬの曲線には２つの山が現れている。これは、喋々パターンでは、中心に関して点対称に欠陥の密集している部分があるからである。また、図３（Ｂ−３），（Ｃ−３）は、それぞれエッジ密集パターンとセンター密集パターンの欠陥レベルＬを、径方向分布として示したグラフである。このグラフでは、横軸の「０」は半導体ウェーハの中心点であり、１５０ｍｍが半導体ウェーハの最外周部に対応している（直径３００ｍｍの半導体ウェーハを想定）。図３（Ｂ−３）では、最外周部の欠陥レベルＬが高く、逆に図３（Ｃ−３）では中心部の欠陥レベルＬが高いことが分かる。
【００４７】
以上の解析（１）の結果は、図４に示されるように、処理レシピを変更するための改善条件の決定に利用され（Ｓ５７→Ｓ５８）、その改善条件がＣＭＰ処理（Ｓ５４）にフィードバックされる。このため、次に処理される半導体ウェーハは改善されたレシピによって処理されることとなる。
【００４８】
［解析後の処理プロセス］
次に、図４に基づいて、欠陥解析後のプロセスについて説明する。図４において、点線で示されている部分が本実施形態の特徴部分である。図４のフローチャートの前半は図２の工程と共通しているので、重複した説明は省略する。図４において、解析（Ｓ５７）がなされた後は、その解析結果に基づいて半導体ウェーハの欠陥の良否が判定される（Ｓ５９）。欠陥の良否は、上述した欠陥数の規定値や欠陥分布パターン認識に基づいて行われる。欠陥数が規定値を超えていない、或いは欠陥分布パターンが出現していない場合には（Ｓ５９の良）、正常な処理が行われたと判定して、半導体ウェーハはＦＯＵＰに搬送されて（Ｓ６０）、正常終了として一連の処理が完了する。
【００４９】
一方、欠陥数が規定値を超えた場合や、欠陥分布パターンが出現した場合には（Ｓ５９の不良）、半導体ウェーハのリワークの可否が判定される（Ｓ６１）。ここで、リワークとは半導体ウェーハに対して再度同じ処理を施すことである。また、リワークの可否とは、再処理によって欠陥を規定値以下に低減できるか否かの判定である。リワークが可能と判定された場合には（Ｓ６１の可）、リワーク条件を決定するためのリワーク演算が行われる（Ｓ６２）。そして、半導体ウェーハはＣＭＰ装置の各ユニットに戻され（Ｓ５３）、ＣＭＰ処理（例えば、洗浄処理）が行われる（Ｓ５４）。すなわち、洗浄部材交換の場合は、再度ロール・ペンスポンジブレークイン（図２のＳ３）、洗浄逆汚染チェック（図
２のＳ４）、及び処理後欠陥検査（図２のＳ５）が行われる。リワークの後に再度欠陥の良否判定で欠陥が規定値以下となれば（Ｓ５９の良）、半導体ウェーハはＦＯＵＰに搬送されて（Ｓ６０）正常終了となる。逆に、リワークが不可能と判断された場合には（Ｓ６１の不可）、エラーを発報し（Ｓ６４）、処理を中断すべきか継続するべきかの判断も行われる。そして、その上で、半導体ウェーハはＦＯＵＰに搬送されて（Ｓ６５）、異常終了となる。なお、リワークの可否は、基板処理装置のユーザが何回のリワークを許容するかによって異なる。このため、基板処理装置では、ユーザ毎に規定リワーク回数の指定ができることが望ましい。
【００５０】
また、欠陥分布パターン認識によってリワークの可否を判断する場合は、上述のような喋々パターン、エッジ密集パターン或いはセンター密集パターンの有無が判断される。これらの欠陥分布パターンが出現していない場合には、半導体ウェーハはＦＯＵＰに搬送されて（Ｓ６０）、正常終了となる。一方、欠陥分布パターンが出現した場合には、欠陥数で判断する場合と同様に、半導体ウェーハはＣＭＰユニットに戻され（Ｓ５３）、ＣＭＰ処理（洗浄処理）が行われる（Ｓ５４）。すなわち、再度ロール・ペンスポンジブレークイン（図２のＳ３）、洗浄逆汚染チェック（同Ｓ４）及び処理後欠陥検査（同Ｓ５）が行われる。その結果、欠陥が規定値以下となれば（Ｓ５９の良）、リワーク後の半導体ウェーハはＦＯＵＰに搬送されて（Ｓ６０）、正常終了となる。
【００５１】
リワークの内容としては、ロール・ペンスポンジブレークイン（図２のＳ３）の他、処理パラメータを変更した上での再処理もなされる。例えば、喋々パターンやエッジ密集パターンが出現した場合には、ロールスポンジによる洗浄時間の延長や、洗浄時のスポンジの押圧力の変更などである。また、センター密集パターンが出現した場合には、ペンスポンジブレークインの他、研磨薬液の供給時間延長や、ペンスポンジによる洗浄回数の増加などである。リワークを行っても欠陥が改善されない場合にはエラーとなり、制御部からロール・ペンスポンジの交換指令が出される。なお、上記のリワークの内容は一例であって、本発明はこれに限定されるものではない。
【００５２】
［研磨部材交換］
次に、図２に戻って、研磨部材交換の処理プロセス（Ｓ８）について説明する。研磨部材交換の処理プロセスは、基本的に洗浄部材交換の処理プロセスと共通しているので、異なる部分についてのみ説明する。すなわち、半導体ウェーハに対して処理前欠陥検査が行われた後（Ｓ９）、パッド・ドレッサーブレークインが行われる（Ｓ１０）。ここで、パッド・ドレッサーブレークインとは、研磨パッドやドレッサの表面の「目立て」を行う作業である。具体的には、研磨パッドやドレッサの表面あらさを所望の条件に整えることである。
【００５３】
その後、研磨ダストチェックが行われる（Ｓ１１）。研磨ダストチェックとは、交換された新しい研磨部材によって、半導体ウェーハにダストが付着していないかどうかのチェックである。その後、処理後欠陥検査（Ｓ１２）が行われる。そして、処理前欠陥検査と処理後欠陥検査の結果に基づいて、解析（２）が行われる（Ｓ１３）。解析（２）においても、欠陥数に規定値を設定し、また欠陥分布パターンの認識を行う。欠陥数が規定値以下、あるいは欠陥分布パターンが出現しなければ、欠陥は許容できるものであるので、処理は正常終了となる。このとき、制御部によってロット処理可能フラグが立てられる。一方、欠陥数が規定値を超えたり、欠陥分布パターンが出現した場合には、リワークの可否が判定される（Ｓ６１）。
【００５４】
リワークが可能であると判定された場合には（Ｓ６１の可）、リワークが実施される。リワークの内容としては、研磨パッド及びドレッサーのブレークインが行われ（図２のＳ１０）、ブランケットウェーハに対して研磨処理が施される。その上で、研磨ダストチェ
ックが行われる（Ｓ１１）。研磨ダストチェックが行われた後に、再度、処理後欠陥検査が行われる（Ｓ１２）。リワークによって欠陥数が規定値以下となり、または欠陥分布パターンが出現しなければ（図４のＳ５９の良）、リワークされた半導体ウェーハは正常処理されたものとして、ＦＯＵＰに搬送されて（図４のＳ６０）、正常終了となる。逆に、リワークが不可能であると判定された場合には（図４のＳ６１の不可）、エラーが発報されて（Ｓ６４）、処理を中断するべきか継続するべきかの判断がなされる。なお、上記のリワークの内容は一例であって、本発明はこれに限定されるものではない。
【００５５】
［ＣＭＰ工程］
［クォリティチェック］
次に、図２に戻って、ＣＭＰ工程のクォリティチェック（ＱＣ）処理（Ｓ１５）について説明する。クォリティチェックとは、ＣＭＰ装置の状態を把握するために、クォリティチェック用半導体ウェーハを用いて研磨処理を行うことをいう。クォリティチェックに際して、先ず、処理前欠陥検査が行われる（Ｓ１６）。この点は、上述の洗浄部材交換及び研磨部材交換プロセスと同様である。その後、ダミーランが行われる（Ｓ１７）。ダミーランは、ＣＭＰ装置をウェーハ連続処理の状態に近づけるために行われるものである。ダミーランの効果の一例として、半導体ウェーハの研磨時に発生する摩擦熱によって、研磨パッドの温度が研磨最適温度まで上昇することが挙げられる。それ以外の処理は、研磨部材交換プロセスと同様であり、欠陥の解析は研磨部材交換のプロセスと同様の解析（２）の手法によって行われる（Ｓ２０）。
【００５６】
［ロット処理］
次に、実際のロット処理（Ｓ２２）について説明する。ロット処理においては、すでに前工程の処理が施された半導体ウェーハを用いて、処理前欠陥検査が行われる（Ｓ２３）。この時点で、欠陥数が規定値を超えているなどの以上がある場合は、エラー信号が発報される。その後、ダミーランが行われる（Ｓ２４）。ダミーランの後、半導体ウェーハに対してＣＭＰ処理（研磨処理）が行われる（Ｓ２５）。ＣＭＰ処理が行われた半導体ウェーハについて、処理後欠陥検査が行われる（Ｓ２６）。なお、処理前欠陥検査（Ｓ２３）とダミーラン（Ｓ２４）の順序は一例であって、ダミーラン（Ｓ２４）の後に処理前欠陥検査（Ｓ２３）を行うような順序であってもよい。
【００５７】
欠陥検査の結果に基づいて解析（３）が行われ（Ｓ２７）、欠陥数が規定値以下、又は欠陥分布パターンが出現しなければ、正常な処理がなされたものとして（図４のＳ５９の良）、半導体ウェーハはＦＯＵＰに搬送されて（図４のＳ６０）、正常終了となる。一方、欠陥が許容できないものである場合は（図４のＳ５９の不良）、リワークが実施される（Ｓ６２，Ｓ５４）。リワークの内容としては、再度行うダミーランであったり（Ｓ２４）、洗浄処理レシピの変更とダミーランを組み合わせた処理、またはロール・ペンスポンジブレークインなど、予め登録されたリアクション（カスタマイズされた定義）の実施が可能である。リワークによって、欠陥が規定値以下となった場合には（図４のＳ５９の良）、半導体ウェーハはＦＯＵＰへ搬送されて（図４のＳ６０）、正常終了となる。なお、上記のリワークの内容は一例であって、本発明はこれに限定されるものではない。
【００５８】
一方、リワークが不可能と判断された場合には（図４のＳ６１の不可）、制御部はエラーを発報する（図４のＳ６４）。エラーの内容としては、ＣＭＰ工程でのウェーハ欠陥異常であり、上述した喋々パターン、エッジ密集パターン、センター密集パターンなどの出現や、マクロスクラッチの検出などを出力する。ここで、マクロスクラッチとは、サイズの大きな欠陥が連続したものであり、このようなマクロスクラッチが生じた場合も、パッド・ドレッサーブレークインからクォリティチェックなどのリワークが行われる。当該研磨処理は複数の半導体ウェーハをロットとして行われる。よって、欠陥検査を行った後に処理レシピを変更することができる。その結果、多数の半導体ウェーハをロットとして同
一のレシピで処理する従来の手法と比較して、リアルタイムで半導体ウェーハの救済が可能であり、歩留まりの改善に大きく寄与することができる。なお、リワークで欠陥を解消できないと判定された場合には（Ｓ６１の不可）、まだ処理が終わっていない未処理ウェーハを、正常なウェーハを収容しているＦＯＵＰに搬送することで（Ｓ６３）、被害を最小限に留めることができる。
【００５９】
［ＣＭＰ評価試験］
［評価モニター測定］
次に、ＣＭＰ評価試験の評価モニター測定（Ｓ２９）が行われる。評価モニター測定においても、処理前欠陥検査が行われ（Ｓ３０）、その後ダミーランが行われる（Ｓ３１）。ダミーランが行われた後に、研磨・洗浄評価モニター処理が行われる（Ｓ３２）。その後、処理後欠陥検査が行われて（Ｓ３３）、処理前欠陥検査と処理後欠陥検査の結果に基づいて解析（４）が行われる（Ｓ３４）。解析（４）は複数モニター処理による解析であり、欠陥数や欠陥分布パターンの認識によって評価が行われる。そして、評価によって得られた欠陥レベルの情報に基づいて、レシピ条件の最適化が行われる。
【００６０】
次に、比較のために、図５に基づいて欠陥検査装置が基板処理装置と別体の場合の処理フローについて説明する。当該処理フローでは、ロット単位で処理前欠陥検査、ＣＭＰ工程、処理後欠陥検査が行われる。すなわち、処理前欠陥検査では、ロット単位でＦＯＵＰにて欠陥検査装置へ半導体ウェーハが搬送される。そして、半導体ウェーハは検査ステージへ載せられる。検査ステージで欠陥検査が行われた半導体ウェーハは、ＦＯＵＰへ搬送されて処理前欠陥検査が終了する。
【００６１】
次に、ＣＭＰ工程が行われる。半導体ウェーハはロット単位でＦＯＵＰからＣＭＰ装置に搬送される。搬送された半導体ウェーハは、ＣＭＰ処理がなされる。ＣＭＰ処理がなされた半導体ウェーハはＦＯＵＰに搬送されて、ＣＭＰ処理が終了する。この時点で、ＣＭＰ処理が適切であったか否かは不明である。
【００６２】
次に、処理後欠陥検査が行われる。処理後欠陥検査もロット単位で半導体ウェーハをＦＯＵＰから欠陥検査装置へ搬送し、処理前欠陥検査と同様の処理で行われる。ここで、仮に処理レシピが不適当であった場合、ロット内の全ての半導体ウェーハに対して不適当な処理レシピでＣＭＰ処理がなされてしまう場合がある。これは処理後欠陥検査するまで処理レシピの適否が不明だからである。これを確認するために、ロット単位で解析が行われる。解析の結果、半導体ウェーハの欠陥が規定値以下であれば、正常終了となる。一方、欠陥が許容できないものである場合には、リワークの可否が判定される。ここで、リワークが不可能と判断された場合は、異常終了としてロット単位で救済不可能な多数の半導体ウェーハが発生してしまう。この点で、半導体ウェーハ毎に欠陥検査を行うことで、リアルタイムで不良品の発生を抑制できる本願発明と大きく異なっている。
【産業上の利用可能性】
【００６３】
本発明は、半導体ウェーハ等の基板を処理するための基板処理装置に利用することが可能である。
【符号の説明】
【００６４】
１  ハウジング
１ａ，１ｂ  隔壁
２  ロード／アンロード部
３  研磨部
４  洗浄部
１０  研磨パッド
１３  欠陥検査部
１４  チャックステージ
２０  フロントロード部
２１  走行機構
２２  搬送ロボット
３Ａ  第１研磨部
３Ｂ  第２研磨部
３Ｃ  第３研磨部
３Ｄ  第４研磨部
３１Ａ  トップリング
３２Ａ  研磨液供給ノズル
３３Ａ  ドレッサ
３４Ａ  アトマイザ
１９０  第１洗浄室
１９１  第１搬送室１９１
１９２  第２洗浄室
１９３  第２搬送室
１９４  乾燥室
【図１】
2015185571.tif 000003
【図２】
2015185571.tif 000004
【図４】
2015185571.tif 000005
【図５】
2015185571.tif 000006
【図３】
2015185571.tif 000007