(57)【要約】【課題】冷却器に並べられた半導体モジュールに形成される半導体素子間の温度差を小さくする。【解決手段】半導体装置は、半導体素子を冷却するための流体を通す複数の通路が形成された冷却器と、冷却器に設けられ、半導体素子が形成される複数の半導体モジュールとを含む。複数の半導体モジュールは、冷却器に形成された通路の延在方向に向かって並べて配置される。そして半導体モジュールの各々に形成される半導体素子のうち、少なくともひとつの半導体素子は、他の半導体素子が配置される通路とは異なる通路に配置される。【選択図】図１
2015153766.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を冷却するための流体を通す複数の通路が形成された冷却器と、
前記冷却器に設けられ、前記半導体素子が形成される複数の半導体モジュールと、を含み、
前記複数の半導体モジュールは、前記冷却器に形成された通路の延在方向に向かって並べて配置され、
前記半導体モジュールの各々に形成される半導体素子のうち、少なくともひとつの半導体素子は、他の半導体素子が配置される通路とは異なる通路に配置される、
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体モジュールに形成される半導体素子は、インバータを構成する第１半導体素子と第２半導体素子とを含み、
前記少なくともひとつの第１半導体素子は、他の第１半導体素子が配置される通路とは異なる通路に配置され、
前記少なくともひとつの第２半導体素子は、他の第２半導体素子が配置される通路とは異なる通路に配置される、
半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記少なくともひとつの第１半導体素子は、前記他の第１半導体素子、及び、前記第２半導体素子の各々が配置される通路とは異なる通路に配置される、
半導体装置。
【請求項４】
請求項１から請求項３までのいずれか１項に記載の半導体装置において、
前記半導体モジュールは、インバータを構成する上アーム及び下アームのうち一方のアームであり、
前記上アーム及び下アームは、互いに前記延在方向に向かって並べて配置される、
半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記複数の半導体モジュールは、直流電力を多相の交流電力に変換する多相インバータを構成し、
前記半導体モジュールの全てが、一列に前記延在方向に向かって配置される、
半導体装置。
【請求項６】
請求項２から請求項５までのいずれか１項に記載の半導体装置において、
前記第１半導体素子と前記第２半導体素子とは、前記半導体モジュールにおいて、前記延在方向に対して直交するように並べて配置される、
半導体装置。
【請求項７】
請求項２から請求項６に記載の半導体装置において、
前記第１半導体素子と前記第２半導体素子とは、前記半導体モジュールの中心位置から、当該第１半導体素子と当該第２半導体素子との配列方向に対して直交する方向に折り返したときに、非対称となるように配置される、
半導体装置。
【請求項８】
請求項１から請求項７までのいずれか１項に記載の半導体装置において、
前記半導体モジュールの各々は、所定の位置にドレイン端子及びソース端子が設けられ、
前記半導体モジュールの各々は、前記ドレイン端子及びソース端子の位置が交互に入れ替わるように、前記延在方向に向かって並べて配置される、
半導体装置。
【請求項９】
請求項１から請求項７までのいずれか１項に記載の半導体装置において、
前記複数の通路の各々は、互いに平行に形成される、
半導体装置。
【請求項１０】
請求項８に記載の半導体装置において、
前記冷却器に形成される前記複数の通路は、多穴管である、
半導体装置。
【請求項１１】
請求項８又は請求項９に記載の半導体装置において、
前記冷却器に形成される前記複数の通路の数は、前記半導体素子の数と同数以上である、
半導体装置。
【請求項１２】
請求項８から請求項１０に記載の半導体装置において、
前記半導体素子のそれぞれは、当該半導体素子の中心が、前記複数の通路のうち少なくともひとつの通路の真上に位置するように配置される、
半導体装置。
【請求項１３】
請求項２から請求項１２までのいずれか１項に記載の半導体装置において、
前記第１半導体素子及び第２半導体素子の一方は、電界効果トランジスタであり、
前記第２半導体素子及び第２半導体素子の他方は、整流ダイオードである、
半導体装置。
【請求項１４】
請求項１３に記載の半導体装置において、
前記第１半導体素子及び第２半導体素子は、ＳｉＣによって形成されるパワーデバイスである、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、冷却器を備える半導体装置に関する。
【背景技術】
【０００２】
半導体装置として、インバータに形成される上下アームを別々に封止した半導体モジュールを一列に並べて配置した半導体装置が開示されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１７９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述した半導体装置では、複数の半導体モジュールを、冷却器内に形成された通路の流通方向に向かって並べて配置した場合には、半導体モジュールの各々に形成された半導体素子が、冷却器内の通路上に一列に配置されることになる。
【０００５】
このような場合には、冷却器内の通路を流れる冷却水の温度は、通路の上流側から下流側にかけて上昇していくので、冷却器の上流側に位置する半導体素子と、下流側に位置する半導体素子との間の温度差が大きくなってしまうという問題がある。
【０００６】
本発明は、このような問題点に着目してなされた。本発明の目的は、冷却器に並べられた半導体モジュールに形成される半導体素子間の温度差を小さくすることにある。
【課題を解決するための手段】
【０００７】
本発明は以下のような解決手段によって前記課題を解決する。
【０００８】
本発明による半導体装置のひとつの態様は、半導体素子を冷却するための流体を通す複数の通路又は複数の凸部が形成された冷却器と、冷却器に設けられ、半導体素子が形成される複数の半導体モジュールとを含む。複数の半導体モジュールは、冷却器に形成された通路又は凸部の延在方向に向かって並べて配置される。そして半導体モジュールの各々に形成される半導体素子のうち、少なくともひとつの半導体素子は、他の半導体素子が配置される通路とは異なる通路、又は、他の半導体素子が配置される凸部とは異なる凸部に配置されることを特徴とする。
【発明の効果】
【０００９】
この態様によれば、少なくともひとつの半導体素子が、他の半導体素子とは異なる冷却器の通路に配置されるので、同一の通路に対して半導体素子の各々を配列した場合に比べて、冷却器を流れる流体の温度が上昇するのを抑制できる。したがって、冷却器の上流側に位置する半導体素子と、冷却器の下流側に位置する半導体素子との間の温度差を小さくすることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の第１実施形態における半導体装置のレイアウトを示す図である。
【図２】図２は、図１に示された点線II−IIにおける半導体モジュールの断面を示す図である。
【図３】図３は、図１に示された点線III−IIIにおける半導体モジュールの断面を示す図である。
【図４】図４は、ドレイン端子及びソース端子の配置例を示す図である。
【図５】図５は、ドレイン端子及びソース端子の配置例を示す図である。
【図６】図６は、本発明の第２実施形態における半導体装置の構造を示す図である。
【図７】図７は、本発明の第３実施形態における半導体装置のレイアウトを示す図である。
【図８】図８は、本発明の第４実施形態における半導体装置のレイアウトを示す図である。
【発明を実施するための形態】
【００１１】
以下、添付された図面を参照しながら本発明の実施形態について説明する。
【００１２】
（第１実施形態）
図１は、本発明の第１実施形態における半導体装置１００のレイアウトを示す図である。図２は、図１に示された点線II−IIにおける半導体装置１００の断面を示す図である。図３は、図１に示された点線III−IIIにおける半導体装置１００の断面を示す図である。
【００１３】
半導体装置１００は、本実施形態では、直流電源から供給される直流電流を、電動モータへ出力される交流電流に変換するインバータ装置である。このインバータ装置は、３相の交流電力によって駆動する電動モータに用いられる３相インバータである。図１では、インバータ装置を構成する３相の上下アームのうち、１相分の上下アームが示されている。
【００１４】
半導体装置１００は、冷却器１０と、半導体モジュール１１０と、半導体モジュール１２０と、を含む。
【００１５】
図１に示すように、半導体モジュール１１０と半導体モジュール１２０とが冷却器１０に一列に並べて設けられる。
【００１６】
本実施形態では、半導体モジュール１１０及び１２０は、インバータ回路を構成する上アーム及び下アームのうち一方のアームとして基板上に形成される。半導体モジュール１１０が上アームとして用いられ、半導体モジュール１２０は、下アームとして用いられる。半導体モジュール１１０及び１２０は、いわゆる１ｉｎ１（ワンインワン）モジュールである。
【００１７】
半導体モジュール１１０及び１２０は、半導体素子１と、電極２と、ドレイン端子３と、ソース端子４と、絶縁基板５と、電極６と、樹脂７とを有する。
【００１８】
図２に示すように、半導体モジュール１１０では、電極６Ａの表面に絶縁基板５Ａが形成される。絶縁基板５Ａの表面に電極２Ａが形成される。そして電極２Ａの表面には、半導体素子１として、第１半導体素子１１１及び第２半導体素子１１２が形成される。
【００１９】
第１半導体素子１１１及び第２半導体素子１１２は、インバータ回路を構成するパワーデバイスである。
【００２０】
第１半導体素子１１１は、半導体モジュール１１０内の上側に位置する半導体素子である。第１半導体素子１１１としては、炭化ケイ素（ＳｉＣ）からなる電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field-Effect Transistor）が形成される。第１半導体素子１１１は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）により実現される。
【００２１】
第１半導体素子１１１では、裏面に形成されたドレイン部が、電極２Ａを介してドレイン端子３Ａと電気的に接続されるとともに、表面に形成されたソース部が、不図示のはんだ接合によってソース端子４Ａと電気的に接続される。はんだ接合には、ワイヤボンディングやクリップなどの手法が用いられる。
【００２２】
第２半導体素子１１２は、半導体モジュール１００内の下側に位置する半導体素子である。第２半導体素子１１２としては、環流動作を実現するための整流ダイオードが形成される。第２半導体素子１１２は、ＭＯＳＦＥＴのドレイン部からソース部へ電流が流れる方向に対して整流ダイオードの順方向が逆向きとなるように第１半導体素子１１１に接続される。第２半導体素子１１２は、例えば、ＰＮダイオードや、ＦＷＤ（Free Wheeling Diode）ダイオードなどにより実現される。
【００２３】
第２半導体素子１１２では、裏面に形成されたカソード部が、電極２Ａを介してドレイン端子３Ａと電気的に接続されるとともに、表面に形成されたアノード部が、はんだ接合によってソース端子４Ａと電気的に接続される。はんだ接合としては、ワイヤボンディングやクリップなどの手法が用いられる。
【００２４】
電極２Ａには、第１半導体素子１１１のドレイン部、及び、第２半導体素子１１２のカソード部がそれぞれ接続される。電極２Ａは、例えばアルミニウムによって形成される。
【００２５】
ドレイン端子３Ａには、電極２Ａが接続されるとともに、不図示の直流電源が接続される。直流電源は、例えば、リチウムイオンバッテリにより実現される。
【００２６】
ソース端子４Ａには、第１半導体素子１１１のソース部、及び第２半導体素子１１２のアノード部がそれぞれ接続される。またソース端子４Ａは、電極２Ａから絶縁された状態である。
【００２７】
絶縁基板５Ａは、第１半導体素子１１１及び第２半導体素子１１２を冷却器１０と絶縁するために設けられる。絶縁基板５Ａは、例えば、窒化アルミニウムや、窒化珪素、アルミナなどによって形成される。なお、絶縁基板５Ａの代わりに樹脂などで形成された絶縁シートを用いてもよい。絶縁シートと電極２Ａとは、蝋付けや圧着などによって接合される。
【００２８】
電極６Ａは、絶縁基板や絶縁シートなどを用いて冷却器１０から絶縁される。電極６Ａを冷却器１０に接続する手法としては、はんだや蝋材などを用いて直接的に接合する手法や、グリースなどを用いて間接的に接合する手法が用いられる。電極６Ａは、例えばアルミニウムなどによって形成される。
【００２９】
樹脂７Ａは、第１半導体素子１１１、第２半導体素子１１２、電極２Ａ、ドレイン端子３Ａ、ソース端子４Ａ、絶縁基板５Ａ、及び電極６Ａを封止するために形成される。
【００３０】
このように、上アームとして用いられる半導体モジュール１１０には、第１半導体素子１１１及び第２半導体素子１１２が形成される。そして半導体モジュール１１０は樹脂７Ａによって封止される。これにより、炭化ケイ素で形成された第１半導体素子１１１及び第２半導体素子１１２や、実装に使用されるはんだ部材などにおいて生じる熱歪みを緩和することができる。
【００３１】
また、図１に示すように、半導体モジュール１２０は、半導体モジュール１１０と同一構造であり、半導体素子１の配列方向において半導体モジュール１１０に対して上下を反転させて配置される。
【００３２】
図３に示すように、半導体モジュール１２０では、電極６Ｂの表面に絶縁基板５Ｂが形成される。絶縁基板５Ｂの表面に電極２Ｂが形成される。そして電極２Ｂの表面には、半導体素子１として、第１半導体素子１２１及び第２半導体素子１２２が形成される。
【００３３】
第１半導体素子１２１は、半導体モジュール１２０内の上側に形成される半導体素子である。第１半導体素子１２１としては、図１に示した第２半導体素子１１２と同じ整流ダイオードが形成される。
【００３４】
第１半導体素子１２１では、裏面に形成されたドレイン部が、電極２Ｂを介してドレイン端子３Ｂと電気的に接続されるとともに、表面に形成されたソース部が、はんだ接合によってソース端子４Ｂと電気的に接続される。
【００３５】
第２半導体素子１２２は、半導体モジュール１２０内の下側に形成される半導体素子である。第２半導体素子１２２としては、図２に示した第１半導体素子１１１と同じ電界効果トランジスタが形成される。
【００３６】
第２半導体素子１２２では、裏面に形成せれたカソード部が、電極２Ｂを介してドレイン端子３Ｂと電気的に接続されるとともに、表面に形成されたアノード部が、はんだ接合によってソース端子４Ａと電気的に接続される。
【００３７】
電極２Ｂには、第１半導体素子１２１のドレイン部、及び、第２半導体素子１２２のカソード部がそれぞれ接続される。電極２Ｂは、例えばアルミニウムにより形成される。
【００３８】
ドレイン端子３Ｂには、電極２Ｂが接続されるとともに、半導体モジュール１１０のソース端子４Ａが接続される。
【００３９】
ソース端子４Ｂには、第１半導体素子１２１のソース部、及び第２半導体素子１２２のアノード部がそれぞれ接続される。またソース端子４Ｂは、電極２Ｂから絶縁された状態であり、接地される。
【００４０】
絶縁基板５Ｂは、第１半導体素子１２１及び第２半導体素子１２２を冷却器１０と絶縁するために設けられる。絶縁基板５Ｂは、例えば窒化アルミニウムや、窒化珪素、アルミナなどによって形成される。
【００４１】
電極６Ｂは、絶縁基板や絶縁シートなどを用いて冷却器１０から絶縁される。電極６Ｂを冷却器１０と接続する手法としては、はんだや蝋材などを用いて直接的に接合する手法や、グリースなどを用いて間接的に接合する手法が用いられる。
【００４２】
樹脂７Ｂは、第１半導体素子１２１、第２半導体素子１２２、電極２Ｂ、ドレイン端子３Ｂ、ソース端子４Ｂ、絶縁基板５Ｂ、及び電極６Ｂを封止するために形成される。
【００４３】
このように、下アームとして用いられる半導体モジュール１２０には、第１半導体素子１２１及び第２半導体素子１２２が形成される。そして半導体モジュール１２０は樹脂７Ｂによって封止される。
【００４４】
また、１ｉｎ１の半導体モジュール１１０及び１２０を用いることにより、半導体装置１００の構造がシンプルになると共に、半導体モジュール１１０と半導体モジュール１２０との距離を容易に変更できるので半導体装置１００についての設計の自由度が向上する。
【００４５】
半導体装置１００では、半導体モジュール１１０のソース端子４Ａと半導体モジュール１２０のドレイン端子３Ａとを接続した上下アームを３つ並べて一列に配置することに、３相インバータが構成される。
【００４６】
図２及び図３に示すように、半導体モジュール１１０及び１２０の下には冷却器１０が配置される。この冷却器１０によって、第１半導体素子１１１及び１２１に発生する熱と、第２半導体素子１１２及び１２２に発生する熱とを冷やすことができる。
【００４７】
冷却器１０の内部には、第１半導体素子１１１及び１２１と、第２半導体素子１１２及び１２２とを冷却するための流体を通す複数の通路（流路）が形成される。流体としては、例えば、水やＬＬＣ（Long Life Coolant）などの冷却水が用いられる。なお、空気を用いてもよい。
【００４８】
冷却器１０に形成される内部通路は、多穴管であり、例えばアルミニウムなどの金属部材を押し出して製造される。金属部材が押し出されて開いた穴の部分が通路となる。
【００４９】
本実施形態では、半導体素子１の配列方向において上から、第１の内部通路１１、第２の内部通路１２、第３の内部通路１３及び第４の内部通路１４が、半導体モジュール１１０及び１２０の面方向に並べて冷却器１０に形成される。
【００５０】
冷却器１０に形成される内部通路１１〜１４の入口には、不図示の接続通路を介して冷却水を送る冷却ポンプが接続される。
【００５１】
冷却器１０に関して、部通路１１〜１４の幅を狭くするほど、冷却水の圧力損失が大きくなり、内部通路１１〜１４を流れる冷却水の流速を大きくすることができる。このため、内部通路１１〜１４の幅を狭くすることが望ましい。内部通路１１〜１４の幅を狭くすることにより、冷却性能の高い冷却ポンプを用いることなく、半導体モジュール１１０及び１２０に対する冷却性能を高めることができる。
【００５２】
また、冷却器１０の厚みを薄くすることによっても、冷却水の圧力損失が大きくなり、内部通路１１〜１４を流れる冷却水の流速を大きくすることができる。
【００５３】
このように、内部通路１１〜１４は、ピンフィンや、四角フィンなどの冷却フィンに比べて、冷却器１０の厚みや幅などの微細な加工をしやすいので、加工やシーリングに要するコストを抑えることができる。
【００５４】
図１に点線で示したように、内部通路１１、内部通路１２、内部通路１３及び内部通路１４は、それぞれ同一平面上において交わらず真っ直ぐに形成される。すなわち互いに平行に形成される。なお、平面方向において通路が波打つように、内部通路１１、内部通路１２、内部通路１３及び内部通路１４を形成してもよい。
【００５５】
そして、内部通路１１、内部通路１２、内部通路１３及び内部通路１４には、半導体モジュール１１０（右）から半導体モジュール１２０（左）に向かって冷却水が流れる。
【００５６】
なお、冷却水を半導体モジュール１２０から半導体モジュール１１０に向かって流すようにしてもよい。また、内部通路１１及び内部通路１３を流れる冷却水の流通方向と、内部通路１２及び内部通路１４を流れる冷却水の流通方向とが逆向きとなるようにしてもよい。あるいは、内部通路１１から冷却水を内部通路１２に折り返し、内部通路１３から冷却水を内部通路１４に折り返すようにしてもよい。
【００５７】
また、内部通路１１、内部通路１２、内部通路１３及び内部通路１４の流通方向、すなわち延在方向に対して直交するように、半導体モジュール１１０が配置される。すなわち、半導体モジュール１１０は、第１半導体素子１１１と第２半導体素子１１２との配列方向に対して、内部通路１１、内部通路１２、内部通路１３及び内部通路１４の延在方向が直交するように配置される。
【００５８】
同様に半導体モジュール１２０は、第１半導体素子１２１と第２半導体素子１２２との配列方向に対して、内部通路１１、内部通路１２、内部通路１３及び内部通路１４の流通方向が直交するように配置される。
【００５９】
また、半導体モジュール１１０に形成される第１半導体素子１１１は、他の第１半導体素子１２１が配置される内部通路１２とは異なる内部通路１１に配置される。そして、第２半導体素子１１２は、他の第２半導体素子１２２が配置される内部通路１４とは異なり、かつ、第１半導体素子１１１及び第１半導体素子１２１が配置される内部通路１１及び１２とも異なる内部通路１３に配置される。
【００６０】
すなわち、半導体モジュール１１０に形成される第１半導体素子１１１及び第２半導体素子１１２と、半導体モジュール１２０に形成される第１半導体素子１２１及び第２半導体素子１２２とは、内部通路１１〜１４のうち、互いに異なる内部通路に配置される。
【００６１】
これにより、同一通路に複数の半導体素子が配置される場合に比べて、内部通路１１〜１４の各々に流れる冷却水の温度上昇が抑制されるので、半導体モジュール１１０及び１２０に形成された半導体素子間の温度差を小さくすることができる。例えば、第１半導体素子１１１と第１半導体素子１２１との温度差や、第２半導体素子１１２と第２半導体素子１２２との温度差などを小さくすることができる。
【００６２】
また、半導体モジュール１１０に形成される第１半導体素子１１１及び第２半導体素子１１２と、半導体モジュール１２０に形成される第１半導体素子１２１及び第２半導体素子１２２は、内部通路１１〜１４の流通方向に対して直交するように形成される。
【００６３】
これにより、半導体モジュール１１０及び１２０の幅を狭めることができるので、半導体装置１００の集積密度を高めることができる。したがって、半導体装置１００の集積密度を高くしつつ、半導体素子１の温度上昇を抑制することができる。
【００６４】
さらに、半導体モジュール１１０及び１２０の各々について、第１半導体素子及び第２半導体素子が、半導体モジュールの中心から非対称となるように配置される。そして半導体モジュール１２０が、半導体モジュール１１０に対して半導体モジュール１２０の中心位置から１８０度回転させて配置される。
【００６５】
これにより、半導体モジュール１１０及び１２０を互いに異なる構造に変えずに、第１半導体素子１１１及び１２１と、第２半導体素子１１２及び１２２とを同一の内部通路ではなく互いに異なる内部通路に配置することができる。したがって、半導体モジュール１１０及び１２０の冷却性能と汎用性の両立を図ることができる。
【００６６】
なお、本実施形態では、半導体モジュールに２個の半導体素子が形成される例について説明したが、１個のみ又は３個以上の半導体素子を形成した複数の半導体モジュールを一列に並べた半導体装置についても、本実施形態と同様の作用効果が得られる。
【００６７】
例えば、半導体モジュール１１０に形成される１個の半導体素子は、冷却器１０の内部通路１１に配置され、他の半導体モジュール１２０に形成される１個の半導体素子は、内部通路１１とは異なる内部通路１２に配置される。このような場合にも、１本の内部通路に配置される半導体素子の数が減るので、内部通路に流れる冷却水の温度の上昇が抑制され、冷却器１０の上流側に位置する第１半導体素子と、冷却器１０の下流側に位置する半導体素子との温度差を小さくできる。
【００６８】
また、本実施形態では半導体モジュール１１０及び半導体モジュール１２０を並べて配置した半導体装置について説明したが、３つ以上の半導体モジュールを一列に並べるようにしてもよい。例えば、３相インバータのように、６つの半導体モジュールが一列に並べて配置される半導体装置についても、本実施形態と同様の作用効果が得られる。
【００６９】
例えば、少なくともひとつの第１半導体素子が内部通路１１に配置され、他の第１半導体素子の各々が内部通路１２とは異なる内部通路１１に配置される。また、少なくともひとつの第２半導体素子が、他の第２半導体素子の各々が配置される内部通路１４とは異なる内部通路１３に配置される。
【００７０】
これにより、全ての半導体素子を同一通路上に配置した場合に比べて、冷却器１０の内部通路１１及び内部通路１２を流れる冷却水の温度上昇を抑制すると共に、内部通路１３及び内部通路１４を流れる冷却水の温度上昇についても抑制できる。このため、冷却器１０に配列された各半導体モジュールに形成された半導体素子間の温度差を小さくすることができる。
【００７１】
また、冷却器１０の流通方向に向かって複数の半導体モジュールを複数列、例えば３列に並べる場合には、冷却器１０において冷却水を各内部通路に分散させる入口部分が広がってしまい、圧力損失を稼ぐことができなくなる。また、各内部通路の流れが不均一になりやすいため、この対策に伴って入口部分のバジル構造が複雑になる場合や、構造が大きくなる場合がある。
【００７２】
これに対して、６つの半導体モジュールを一列に並べることにより、各内部通路に共通する入口部分を広げずに済むので、冷却水の流速を制御しやすくなり、冷却器１０に形成される内部通路の出入り口を簡素なバジル構造にすることができる。このため、冷却器１０を小型にすることができる。したがって、多数の半導体モジュールを冷却器１０の流通方向に向かって一列に並べることにより、半導体素子間の温度差を低減しつつ、半導体モジュールを小さくすることができる。
【００７３】
本発明の第１実施形態によれば、半導体装置１００は、半導体素子１を冷却するための流体を通す複数の内部通路１１〜１４が形成された冷却器１０と、冷却器１０に設けられ、半導体素子１が形成される複数の半導体モジュール１１０及び１２０とを含む。
【００７４】
そして、複数の半導体モジュール１１０及び１２０は、冷却器１０に形成された内部通路１１〜１４の延在方向に向かって並べて配置される。これと共に、半導体モジュールの各々に形成される半導体素子のうち、少なくともひとつの半導体素子は、他の半導体素子が配置される通路とは異なる通路に配置される。
【００７５】
これにより、少なくともひとつの半導体素子が、他の半導体素子が配置される冷却器１０の内部通路とは異なる内部通路に配置されるので、同一通路に対し全ての半導体素子を配列した場合に比べて、冷却器１０を流れる流体の温度上昇を抑制できる。したがって、冷却器１０の上流側に位置する半導体素子と、冷却器１０の下流側に位置する半導体素子との間の温度差を小さくすることができる。
【００７６】
また、本実施形態では、インバータ回路を構成する上アームに用いられる半導体素子１として、第１半導体素子１１１と第２半導体素子１１２とが半導体モジュール１１０に形成される。さらにインバータ回路を構成する下アームに用いられる半導体素子１として、第１半導体素子１２１と第２半導体素子１２２とが半導体モジュール１２０に形成される。すなわち、半導体モジュール１１０及び１２０は、１ｉｎ１モジュールである。
【００７７】
そして、半導体モジュール１１０に形成される第１半導体素子１１１が冷却器１０の内部通路１１の上に配置され、他の半導体モジュール１２０に形成される第１半導体素子１２１が冷却器１０の内部通路１１とは異なる内部通路１２の上に配置される。すなわち、第１半導体素子１１１は、他の第１半導体素子１２１が配置される内部通路１２とは異なる内部通路１１に配置される。
【００７８】
これと共に、半導体モジュール１１０に形成される第２半導体素子１１２が、内部通路１３の上に配置され、他の半導体モジュール１２０に形成される第２半導体素子１２２が、内部通路１３とは異なる内部通路１４の上に配置される。すなわち、第２半導体素子１１２は、他の第２半導体素子１２２が配置される内部通路１４とは異なり、かつ、第１半導体素子１１１及び１２１が配置される内部通路１１及び１２とも異なる内部通路１３に配置される。
【００７９】
これにより、内部通路１１から内部通路１４までの各通路上には、１個の半導体素子だけが配置されることになるので、同一通路に複数の半導体素子を配置した場合に比べて、各通路を流れる冷却水の温度のバラツキを抑制することができる。したがって、半導体素子間の温度差を小さくすることができる。
【００８０】
また、半導体モジュール１１０及び１２０を１ｉｎ１モジュールで形成することにより、上下アームを１つにパッケージした２ｉｎ１（ツーインワン）や、３組の上下アームを１つにパッケージした６ｉｎ１（シックスインワン）などに比べて部品点数が少なくなるので、歩留まりを向上させることができる。さらに半導体モジュール内の構造や配置の自由度が向上し、ひいては汎用性を上げることができる。
【００８１】
また、本実施形態では、半導体モジュール１１０において、第１半導体素子１１１と第２半導体素子１１２とが、内部通路１１の延在方向に対して直交するように並べて配置される。同様に半導体モジュール１２０において、第１半導体素子１２１と第２半導体素子１２２とが、内部通路１１の延在方向に対して直交するように並べて配置される。そして半導体モジュール１１０及び１２０の各々について、第１半導体素子と第２半導体素子とが直列に並べられる。
【００８２】
これにより、各半導体モジュール内の構造や配置の自由度が増すと共に、樹脂成型しやすくなるので汎用性を高めることができる。さらに、冷却器１０に対して半導体モジュール１１０及び１２０を接続する際に精度良く配置することができる。
【００８３】
また、内部通路１１の延在方向に直交するように半導体素子を配置することにより、電極２及び６の幅と、半導体モジュール１１０及び１２０の幅とを狭めることができるので、半導体装置１００を小型にすることができる。
【００８４】
また、本実施形態では、半導体モジュール１１０の中心位置から、第１半導体素子１１１と第２半導体素子１１２との配列方向に対して直交する方向に折り返したときに、第１半導体素子１１１と第２半導体素子１１２とが非対称となるように配置される。同様に、半導体モジュール１２０の中心位置から、第１半導体素子１２１と第２半導体素子１２２との配列方向に対して直交する方向に折り返したときに、第１半導体素子１２１と第２半導体素子１２２とが非対称となるように配置される。
【００８５】
一般に、半導体モジュール１１０及び１２０との接続に用いられるクリップやワイヤボンディングの形状や、半導体素子１を配置する面の形状、ドレイン端子３及びソース端子４の形状などによって熱抵抗は変化する。
【００８６】
このため、半導体モジュール内の第１半導体素子と第２半導体素子とを非対称に配置することにより、半導体モジュールにおいて半導体素子を自由に配置することが可能となるので、半導体モジュールの熱抵抗に合わせて半導体素子を配置することができる。これにより、半導体装置１００の熱性能を向上させることができる。
【００８７】
また、本実施形態では、冷却器１０に形成される内部通路１１から１４までの各通路は、互いに平行に形成される。これにより、各通路を流れる冷却水が直線上に一様に流れるようになるので、冷却器１０の構造を簡素にすることができる。
【００８８】
また、本実施形態では、冷却器１０内の内部通路１１〜１４として多穴管が形成される。多穴管は、金属部材を押し出して作り上げられるので、冷却器１０を簡素な構造にすることができる。したがって、製造コストが低く量産性の高い冷却器１０を実現することができる。
【００８９】
また、本実施形態では、冷却器１０に形成される内部通路の数は、上下アームを構成する半導体モジュール１１０及び１２０の各々に形成された全ての半導体素子の数と同数である。このため、１個の半導体素子に対して１つの内部通路を割り当てることができるので、第１半導体素子１１１及び１２１、並びに第２半導体素子１１２及び１２２の各半導体素子を効率良く冷却することができる。
【００９０】
なお、冷却器１０には、半導体モジュール１１０及び１２０に形成される半導体素子の数よりも多くの数の内部通路を形成してもよい。この場合には、内部通路の圧損や流速を調整することができる。したがって、内部通路に冷却水を送る冷却ポンプの性能に合わせて冷却器を設計することができる。
【００９１】
また、本実施形態では、半導体モジュール１１０及び１２０に形成される各半導体素子１は、半導体素子の中心が、冷却器１０に形成された複数の内部通路のうち、少なくともひとつの内部通路の真上に位置するように配置される。このように、各半導体素子１の中心位置の直下に１つ以上の内部通路を設けることにより、半導体素子１の発熱を最も近い距離で冷却水に伝えることができるので、半導体素子１をより効率良く冷却することができる。
【００９２】
また、第１半導体素子１１１及び第２半導体素子１２２としては、電界効果トランジスタであるＭＯＳＦＥＴが形成され、第２半導体素子１１２及び第１半導体素子１２１としては、ＰＮダイオードが形成される。
【００９３】
この場合には、ＭＯＳＦＥＴに流れる電流の方向がＰＮダイオードの順方向に対して反対方向となるように、ＭＯＳＦＥＴとＰＮダイオードとが接続される。これにより、半導体モジュール１１０及び１２０において、ＭＯＳＦＥＴによるスイッチング動作と、ＰＮダイオードによる環流動作とを実現できる。またＭＯＳＦＥＴを用いることにより、単体のダイオードを半導体モジュールに設ける必要がなく、半導体モジュール内にダイオードを内蔵させることができる。
【００９４】
また、ＰＮダイオードの代わりにＦＷＤダイオードを用いることにより、ＰＮダイオードを用いる場合に比べて、電力損失が小さいインバータ回路を実現することができる。
【００９５】
また、第１半導体素子１１１及び１２１と第２半導体素子１１２及び１２２とは、インバータ装置のパワーデバイスとして、炭化ケイ素ＳｉＣによって形成される。このため、ケイ素Ｓｉによって形成されるデバイスに比べて、半導体モジュール１１０及び１２０の電力損失を小さくでき、かつ小型化できるので、インバータ回路を小さくすることができる。
【００９６】
なお、本実施形態では半導体モジュール１１０に設けられるドレイン端子３Ａ及び３Ｂとソース端子４Ａ及び４Ｂとを、半導体モジュール１１０の上端と下端とにそれぞれ配置する例について説明したが、これに限られるものではない。
【００９７】
図４は、半導体モジュール１１０に設けられたドレイン端子３Ａ及びソース端子４Ａと、半導体モジュール１２０に設けられたドレイン端子３Ｂ及びソース端子４Ｂとの配置例を示す図である。
【００９８】
図４に示すように、ドレイン端子３Ａ及びソース端子４Ａは、共に半導体モジュール１１０における長手方向（配列方向）の下端側に設けられている。一方、ドレイン端子３Ｂ及びソース端子４Ｂは、共に半導体モジュール１２０における長手方向の上端側に設けられている。
【００９９】
図５は、ドレイン端子３Ａ及びソース端子４Ａと、ドレイン端子３Ｂ及びソース端子４Ｂとの他の配置例を示す図である。
【０１００】
図５に示すように、ドレイン端子３Ａ及びソース端子４Ａは、共に半導体モジュール１１０の短手方向（流通方向）の左端側に設けられている。一方、ドレイン端子３Ｂ及びソース端子４Ｂは、共に半導体モジュール１２０の短手方向の右端側に設けられている。
【０１０１】
このように、半導体モジュール１１０及び１２０の各々について、第１半導体素子及び第２半導体素子が非対称に配置されているので、ドレイン端子及びソース端子のレイアウトをインバータ回路の要求に合わせて変えることができる。
【０１０２】
また、半導体モジュール１１０及び半導体モジュール１２０の上下を互い違いに入れ替えるように配置することで、同一通路に対して複数の半導体素子１が重複しないように配置することができる。例えば、第１半導体素子１１１と第１半導体素子１２１とは、一列に配置されずに、互いに異なる内部通路に配置される。
【０１０３】
なお、本実施形態では冷却器１０に複数の内部通路１１〜１４を形成する例について説明したが、これに限られるものではない。例えば、冷却器１０の内部通路に冷却フィンを形成するようにしてもよい。冷却フィンの構造としては、コルゲートフィン構造が挙げられる。また他の例について図６を参照して簡単に説明する。
【０１０４】
（第２実施形態）
図６は、本発明の第２実施形態における内部通路２１の形状を示す図である。他の構成は、第１実施形態と同じ構成である。
【０１０５】
図６に示すように、内部通路２１には、第１の溝通路２１１、第２の溝通路２１２、第３の溝通路２１３及び第４の溝通路２１４が形成され、溝通路２１１〜２１４の底部が互いに連通している。内部通路２１に設けられたひとつの凸部によって溝通路２１１及び溝通路２１２が形成され、もうひとつの凸部によって溝通路２１３及び溝通路２１４が形成されている。
【０１０６】
なお、本実施形態では、１本の内部通路２１に設けられた２つの凸部によって、４本の溝通路２１１〜２１４が形成されているが、２本の内部通路に１つの凸部を設けて４本の溝通路を形成してもよい。このように少なくとも１つの凸部によって複数の溝通路が形成される。
【０１０７】
内部通路２１の形状は、いわゆるクシ歯形状である。溝通路２１１、溝通路２１２、溝通路２１３及び溝通路２１４は、それぞれ第１実施形態における内部通路１１、内部通路１２、内部通路１３及び内部通路１４に対応している。
【０１０８】
このように、内部通路２１の形状をクシ歯形状にすることにより、第１実施形態と同様の効果が得られる。また、クシ歯形状の通路や、ピンフィン、四角フィンなどの構造を採用することにより、各溝通路の底部に形成された連通部を介して、各溝通路を流れる冷却水が互いに行き来しやすくなる。このため、各溝通路を流れる冷却水の温度差が小さくなりやすくなるので、冷却器１０に内部通路１１〜１４を形成する場合に比べて、半導体素子１の冷却性能を高めることができる。
【０１０９】
例えば、半導体モジュール１１０に形成される第１半導体素子１１１が、溝通路２１１の上に配置され、他の半導体モジュール１２０に形成される第１半導体素子１２１が、溝通路２１１とは異なる溝通路２１２の上に配置される。すなわち、第１半導体素子１１１は、他の第１半導体素子１２１が配置される溝通路２１２とは異なる溝通路２１１に配置される。
【０１１０】
これと共に、半導体モジュール１１０に形成される第２半導体素子１１２が、溝通路２１３の上に配置され、他の半導体モジュール１２０に形成される第２半導体素子１２２が、溝通路２１３とは異なる溝通路２１４の上に配置される。すなわち、第２半導体素子１１２は、他の第２半導体素子１２２が配置される溝通路２１４とは異なり、かつ、第１半導体素子１１１及び１２１が配置される溝通路２１１及び２１２とも異なる溝通路２１３に配置される。
【０１１１】
これにより、溝通路２１１から溝通路２１４までの各溝通路の上には、１個の半導体素子だけが配置されることになるので、同一通路に複数の半導体素子を配置する場合に比べて、各通路を流れる冷却水の温度のバラツキを抑制することができる。したがって、半導体素子間の温度差を小さくすることができる。
【０１１２】
なお、上記実施形態では１つのアームを樹脂で封止した１ｉｎ１モジュールを形成してインバータ回路を構成する例について説明したが、本発明は、上下アームの両方を樹脂で封止した２ｉｎ１モジュールについても適用することができる。以下に本発明を第３実施形態として２ｉｎ１モジュールに適用した例について説明する。
【０１１３】
（第３実施形態）
図７は、本発明の第３実施形態における半導体装置２００のレイアウトを示す図である。
【０１１４】
半導体装置２００は、図１に示した半導体装置１００と基本構造は同じであり、上アームを構成する半導体モジュール１１０と下アームを構成する半導体モジュール１２０とが、内部通路１１〜１４の流通方向に向かって並べて配置されている。
【０１１５】
半導体装置２００は、半導体装置１００と異なり、半導体モジュール１１０と半導体モジュール１２０との両者が樹脂５Ｃによって１つにパッケージされている。さらに両者は共通するソース端子４Ｃを有している。半導体装置２００は、いわゆる２ｉｎ１モジュールにより構成されている。
【０１１６】
図７に示すように、第１半導体素子１１１は、他の第１半導体素子１２１が配置される内部通路１２とは異なる内部通路１１に配置され、第２半導体素子１１２は、他の第２半導体素子１２２が配置される内部通路１４とは異なる内部通路１３に配置されている。
【０１１７】
これにより、半導体装置２００では、同一通路に複数の半導体素子が配置される場合に比べて、内部通路１１〜１４の各々に流れる冷却水の温度上昇を抑えられるので、半導体素子間の温度差を小さくすることができる。
【０１１８】
また、図１に示した半導体モジュール１１０と半導体モジュール１２０との間は、所定の絶縁距離だけ離す必要があるが、本実施形態では、半導体モジュール１１０及び１２０を樹脂７Ｃでパッケージするので、電極２Ａと電極２Ｂとの距離を縮めることができる。
【０１１９】
（第４実施形態）
図８は、本発明の第４実施形態における半導体装置３００のレイアウトを示す図である。
【０１２０】
半導体装置３００は、３相インバータであり、図１に示した半導体モジュール１１０及び１２０の組合せが３つ並べて配置されている。また、冷却器１０には内部通路３１、内部通路３２及び内部通路３３が形成されている。
【０１２１】
半導体装置３００では、第１半導体素子１１１が内部通路３１に配置され、第２半導体素子１１２が内部通路３２に配置される。また、第１半導体素子１２１が内部通路３１に配置され、第２半導体素子１２２が内部通路３３に配置される。
【０１２２】
そして、第１半導体素子１３１が内部通路３２に配置され、第２半導体素子１３２が内部通路３３に配置される。また、第１半導体素子１４１が内部通路３１に配置され、第２半導体素子１４２が内部通路３３に配置される。
【０１２３】
さらに、第１半導体素子１５１が内部通路３１に配置され、第２半導体素子１５２が内部通路３２に配置される。また、第１半導体素子１６１が内部通路３１に配置され、第２半導体素子１６２が内部通路３３に配置される。
【０１２４】
これにより、上内部通路１１から内部通路１４までの各通路上には、同一通路に配置される半導体素子が減るので、半導体素子間の温度差をすることができる。また、上記実施形態に比べて冷却器３０の入口部分のバジル構造を簡素化できる。
【０１２５】
以上、本発明の実施形態について説明したが、上記実施形態は本発明の適用例の一部を示したに過ぎず、本発明の技術的範囲を上記実施形態の具体的構成に限定する趣旨ではない。
【０１２６】
例えば、本実施形態では第１半導体素子１２１として整流ダイオードが形成され、第２半導体素子１２２としてＭＯＳＦＥＴが形成される例について説明したが、第１半導体素子１２１としてＭＯＳＦＥＴを形成し、第２半導体素子１２２として整流ダイオードを形成するようにしてもよい。
【０１２７】
また、本実施形態では半導体装置の一例としてインバータを例にして説明したが、これに限られるものではなく、冷却器の上に半導体モジュールが一列に並べられる半導体装置であればよく、例えば、ＤＣ／ＤＣコンバータ等にも適用することができる。
【０１２８】
なお、上記実施形態は、適宜組み合わせ可能である。
【符号の説明】
【０１２９】
１００、２００、３００  半導体装置
１１０〜１６０  半導体モジュール
１１１、１２１  第１半導体素子
１１２、１２２  第２半導体素子
１０〜３０  冷却器
１１〜１４、３１〜３３  内部通路（複数の通路）
２１１〜２１４  溝通路（複数の通路）
【図１】
2015153766.tif 000003
【図２】
2015153766.tif 000004
【図３】
2015153766.tif 000005
【図４】
2015153766.tif 000006
【図５】
2015153766.tif 000007
【図６】
2015153766.tif 000008
【図７】
2015153766.tif 000009
【図８】
2015153766.tif 000010