(57)【要約】【課題】受光径の小さい素子で高速応答性を改善した半導体受光素子を提供する。【解決手段】半導体受光素子２０は、表面６ａおよび裏面６ｂを有しｎ型ＩｎＰからなる半導体基板６を備えている。半導体基板６の表面６ａ上に、ＩｎＧａＡｓからなる光吸収層５、およびＩｎＰからなる窓層４が積層される。光吸収層５は、入射光より小さいバンドギャップを持つ。窓層４の一部には、Ｚｎ選択拡散等により受光部３が形成されており、この部分が光を受光可能な部分となる。受光部３の少なくとも一部に接するようにｐ型ＩｎＧａＡｓコンタクト層２が積層されており、コンタクト層２に接するようにｐ型の電極１が積層されている。半導体基板６の裏面６ｂは、光が入射する領域をエピタキシャル成長面よりも荒れさせておく。裏面６ｂには反射防止膜８が形成される。受光部３の周囲には、遮光用およびコンタクト用の電極７を形成する。【選択図】図１
2015176904.tif 000002
【特許請求の範囲】
【請求項１】
表面と裏面を備えた半導体基板と、
前記表面に積層された光吸収層と、
前記光吸収層に積層され、不純物注入された受光部を備える窓層と、
を備え、
前記裏面は前記表面よりも荒れており、かつ前記受光部の直径が５０ｕｍ以下である半導体受光素子。
【請求項２】
前記裏面の二乗平均粗さが１〜２０ｎｍである請求項１に記載の半導体受光素子。
【請求項３】
前記裏面の二乗平均粗さが１〜１０ｎｍである請求項１に記載の半導体受光素子。
【請求項４】
１０Ｇｂ／ｓ以上の高速通信に用いられる請求項１〜３のいずれか１項に記載の半導体受光素子。
【請求項５】
前記半導体基板と前記光吸収層との間に増倍層および電解緩和層を備えるアバランシェフォトダイオードである請求項１〜４のいずれか１項に記載の半導体受光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体受光素子に関する。
【背景技術】
【０００２】
半導体受光素子の構造は、半導体基板上のエピタキシャル成長層の表面側から光を入射する表面入射型、エピタキシャル成長層の側面から光を入射する端面入射型、半導体基板側から入射する裏面入射型に大別される。
【０００３】
一般的に、半導体受光素子は構造内に作りこんだｐｎ接合の領域で受光することが可能であり、そのサイズが大きい方が光を調芯しやすく、実装性に優れている。一方、ｐｎ接合が大きくなると素子容量が増加し時定数が大きくなるため、高速応答性の面では不利である。先述の半導体受光素子の構造のうち、裏面入射型構造は、実装時の容易性と素子容量低減による高速動作対応を両立しやすいため、特に高速通信用では一般的な構造となっている。裏面入射型構造は基板側に光を入射するので裏面の形状によって光路を変えることができる。このため、基板裏面に凸レンズを形成した構造も多く知られている。その目的は、ｐｎ接合のサイズを小さく保ったまま実装トレランスを拡大することである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２４３６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の理由により、従来の裏面入射型半導体受光素子の一般的な構造としては、実装の容易性と素子容量低減をさらに追求し、入射面である半導体基板裏面に集光用の凸レンズを形成している場合が多い。この場合、光が過度に集光され受光部の一部に集中してしまう。
【０００６】
半導体受光素子は、光吸収層に入射した光によって発生した電子・正孔が、印加したバイアス電圧によって素子外に引き出されることによって光電変換を行うものである。発生した電子・正孔に対してそれらを引き出すのに充分な電界が光吸収層内に印加されている必要がある。しかし、光が集中しその部分で電子・正孔が過度に発生した場合、それらの電子・正孔を充分に層外に引き出すことができず電子・正孔が受光領域内に留まる。結果として光吸収層内の電界がさらに弱くなり、キャリアの移動が悪くなる、というフィードバックがかかる。これは「空間電荷効果」と呼ばれており、これに起因してキャリアの高速応答性が悪化することになる。光が集光するほど、また１０Ｇｂ／ｓ以上など通信のビットレートが増加するほど空間電荷効果が見られやすくなり、低容量化を目的とした受光径の小さい素子で顕著である。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、高速応答性を改善した半導体受光素子を提供することを目的とする。
【０００８】
なお、特開平５−２４３６００号公報には裏面の受光領域に凹凸を設けた半導体受光素子が記載されている。しかし、この公報には空間電荷効果の影響についての知見がなく、この公報にかかる半導体受光素子は空間電荷効果が顕著となる受光径の小さなものではなかった。
【課題を解決するための手段】
【０００９】
本発明にかかる半導体受光素子は、表面と裏面を備えた半導体基板と、前記表面に積層された光吸収層と、前記光吸収層に積層され、不純物注入された受光部を備える窓層と、を備え、前記裏面は前記表面よりも荒れており、かつ前記受光部の直径が５０ｕｍ以下である。
【発明の効果】
【００１０】
本発明によれば、空間電荷効果が顕著となる小受光径の半導体受光素子において光が入射する裏面の粗さを大きくしたので、高速応答性を改善できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１にかかる半導体受光素子を示す断面図である。
【図２】実施の形態１にかかる半導体受光素子の特性を示すグラフである。
【図３】実施の形態１にかかる半導体受光素子の特性を示すグラフである。
【図４】本発明の実施の形態２にかかる半導体受光素子を示す断面図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体受光素子２０を示す断面図である。半導体受光素子２０は、表面６ａおよび裏面６ｂを有しｎ型ＩｎＰからなる半導体基板６を備えている。半導体基板６の表面６ａ上に、ＩｎＧａＡｓからなる光吸収層５、およびＩｎＰからなる窓層４が積層される。光吸収層５は、入射光より小さいバンドギャップを持つ。窓層４の一部には、Ｚｎ選択拡散等により受光部３が形成されており、この部分が光を受光可能な部分となる。
【００１３】
受光部３の少なくとも一部に接するようにｐ型ＩｎＧａＡｓからなるコンタクト層２が積層されており、コンタクト層２に接するようにｐ型の電極１が積層されている。半導体基板６の裏面６ｂは、光が入射する領域をエピタキシャル成長面よりも荒れさせておく。裏面６ｂには反射防止膜８が形成される。受光部３の周囲には、遮光用およびコンタクト用の電極７を形成する。なお、光吸収層５はＩｎＧａＡｓに限らず、ＩｎＧａＡｓＰなども用いてもよい。また、窓層４にはＡｌＩｎＡｓ，ＡｌＧａＩｎＡｓ，ＩｎＧａＡｓＰなどを用いてもよい。これらの材料に限らず、各層に必要な特性が得られるように材料は適宜選択すればよい。
【００１４】
実施の形態１にかかる半導体受光素子２０によれば、光が入射する裏面６ｂの粗さを大きくすることにより、入射した光が界面で散乱されるようになる。仮に光が集光されてｐ型領域に到達すると、発生した電子・正孔が光吸収層内の電界を弱める働きをするため、より電子・正孔が引き出せないという状態になり、特に高速応答性が悪化する。この点、本実施の形態の場合、過度に光が集光されることがないので、高速応答性が悪化することを抑制することができる。この効果が顕著に見える１０Ｇｂ／ｓ以上の高速通信用半導体受光素子、すなわち低容量化のため受光径サイズを縮小した素子において裏面を荒らすことが空間電荷効果の抑制のためには特に効果があるので、本実施の形態では受光部３の直径Ｄを５０ｕｍ以下としている。
【００１５】
図２および図３は、実施の形態１にかかる半導体受光素子２０の特性を示すグラフである。図３は、本発明の実施の形態１にかかる受光部３の受光径サイズ（ここでは具体的には受光部３の直径）と３ｄＢ帯域の関係の計算結果を表す図である。受光部３の直径が５０ｕｍ以下であることが好ましく、この場合に元々の３ｄＢ帯域が広く、空間電荷効果を抑制することによる広帯域化が顕著になる。一方、表面の荒れが大きすぎると光のロスが生ずる。図４は裏面６ｂの二乗平均粗さ（ＲＭＳ）と光のロスの計算値である。図４からは、裏面６ｂの二乗平均粗さ（ＲＭＳ）を１ｎｍ〜２０ｎｍとすることが好ましい。
【００１６】
実施の形態２．
図４は、本発明の実施の形態２にかかる半導体受光素子１２０を示す断面図である半導体受光素子１２０は、アバランシェフォトダイオードである。図４に示すように、半導体受光素子１２０は、ｎ型ＩｎＰからなる半導体基板１０８の表面１０８ａに、増倍層１０７、電界緩和層１０６を備えている。電界緩和層１０６には光吸収層５およびＩｎＰ窓層４がこの順に積層されている。半導体基板１０８の裏面１０８ｂに反射防止膜８が設けられている。その他は受光部３の受光径サイズを５０μｍ以下とするなど実施の形態１と同様の構造を備えており、図１と図４において実施の形態１、２で同様の構造には同じ符号を付し、説明を省略する。半導体受光素子１２０はアバランシェフォトダイオードなので一般的に印加する電圧が高いものの、実施の形態１と同様に高速応答性の改善が可能である。
【符号の説明】
【００１７】
１、７  電極、２  コンタクト層、３  受光部、４  窓層、５  光吸収層、６  半導体基板、６ａ  表面、６ｂ  裏面、８  反射防止膜、２０、１２０  半導体受光素子、１０６  電界緩和層、１０７  増倍層、１０８  半導体基板、１０８ａ  表面、１０８ｂ  裏面
【図１】
2015176904.tif 000003
【図２】
2015176904.tif 000004
【図３】
2015176904.tif 000005
【図４】
2015176904.tif 000006