(57)【要約】      （修正有）【課題】オン抵抗を低減させた半導体装置を提供する。【解決手段】第１電極１０と、第２電極１１と、前記第１電極１０と前記第２電極１１との間に設けられ、前記第１電極１０から前記第２電極１１に向かう第１方向において炭素空孔密度が低くなる領域を有する第１導電形の第１半導体層２０と、前記第１電極１０と前記第１半導体層２０との間に設けられ、前記第１半導体層２０よりも不純物元素濃度が高い第１導電形の第２半導体層２１と、前記第２電極１１と前記第１半導体層２０との間に設けられた第２導電形の複数の第３半導体層３０と、を備える。【選択図】図１
2015176995.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられ、前記第１電極から前記第２電極に向かう第１方向において炭素空孔密度が低くなる領域を有する第１導電形の第１半導体層と、
前記第１電極と前記第１半導体層との間に設けられ、前記第１半導体層よりも不純物元素濃度が高い第１導電形の第２半導体層と、
前記第２電極と前記第１半導体層との間に設けられた第２導電形の複数の第３半導体層と、
を備えた半導体装置。
【請求項２】
隣り合う前記第３半導体層は、前記第１半導体層を挟み、隣り合う前記第３半導体層に挟まれた前記第１半導体層と前記第２電極との間に絶縁層が設けられている請求項１に記載の半導体装置。
【請求項３】
前記複数の第３半導体層は、前記第１方向に交差する方向に延在している請求項１または２に記載の半導体装置。
【請求項４】
第１導電形の第１半導体層と、前記第１半導体層に接し、前記第１半導体層よりも不純物元素濃度が高い第１導電形の第２半導体層と、を準備する工程と、
前記半導体層とは反対側の前記第１半導体層の表面に、第２導電形不純物元素を選択的に導入し、前記第１半導体層に接する第２導電形の複数の第３半導体層を形成する工程と、
酸化雰囲気において、前記半導体層の前記表面および前記複数の第３半導体層の表面を加熱することにより、前記半導体層および前記複数の第３半導体層に接する酸化物層を形成するとともに、前記半導体層の前記表面から前記第２半導体層に向かって炭素を拡散させる工程と、
を備えた半導体装置の製造方法。
【請求項５】
前記炭素を拡散させる工程後に、前記複数の第３半導体層を前記酸化物層から表出させる工程をさらに備えた請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ）を用いた半導体装置では、その製造プロセスにおいて高温アニールを必要とする。しかし、高温アニールを施すと、炭化ケイ素中、炭素が欠損した炭素空孔が必然的に増えることが分かっている。この炭素空孔は、小数キャリアを捕獲する性質があり、素子中に流れる少数キャリアのライフタイムを低下させてしまう。これによりオン抵抗が上昇する場合がある。従って、炭化ケイ素を用いた半導体装置では、炭素空孔をなるべく低減させることが望ましい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−４８２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、オン抵抗の低減を可能とした半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられ、前記第１電極から前記第２電極に向かう第１方向において炭素空孔密度が低くなる領域を有する第１導電形の第１半導体層と、前記第１電極と前記第１半導体層との間に設けられ、前記第１半導体層よりも不純物元素濃度が高い第１導電形の第２半導体層と、前記第２電極と前記第１半導体層との間に設けられた第２導電形の複数の第３半導体層と、を備える。
【図面の簡単な説明】
【０００６】
【図１】図１（ａ）および図１（ｂ）は、本実施形態に係る半導体装置を表す模式的断面図である。
【図２】図２（ａ）〜図２（ｃ）は、参考例に係る半導体装置の製造過程を表す模式的断面図である。
【図３】図３（ａ）〜図３（ｄ）は、本実施形態に係る半導体装置の製造過程を表す模式的断面図である。
【図４】図４は、第１導電形の炭化ケイ素領域中の炭素空孔密度を表す模式図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。
【０００８】
図１（ａ）および図１（ｂ）は、本実施形態に係る半導体装置を表す模式的断面図である。  
ここで、図１（ａ）には、図１（ｂ）のＡ−Ａ’線における断面が表されている。
【０００９】
半導体装置１は、上下電極構造のｐｉｎダイオードである。図１（ａ）の矢印の範囲１ｕは、半導体装置１の最小ユニットであり、実際には、このユニット１ｕがＹ方向に並んでいる。
【００１０】
半導体装置１は、カソード電極１０（第１電極）と、アノード電極１１（第２電極）と、を備える。カソード電極１０とアノード電極１１との間には、ｎ−形の半導体層２０（第１半導体層）が設けられている。半導体層２０は、ｐｉｎダイオードのｉ領域に相当する。
【００１１】
半導体装置１は、カソード電極１０からアノード電極１１に向かうＺ方向（第１方向）において、半導体層２０中の炭素空孔密度が低くなる領域を有する（後述）。
【００１２】
カソード電極１０と半導体層２０との間には、ｎ＋形の半導体層２１（第２半導体層）が設けられている。半導体層２１の不純物濃度は、半導体層２０の不純物濃度よりも高い。半導体層２１は、カソード電極１０に接している。
【００１３】
半導体層２０とアノード電極１１との間には、ｐ＋形の半導体層３０（第３半導体層）が設けられている。半導体層３０は複数の領域からなり、複数の領域のそれぞれがＺ方向に交差するＹ方向（第２方向）において配列されている。複数の半導体層３０は、Ｚ方向とＹ方向とに交差するＸ方向（第３方向）に延在している（図１（ｂ））。
【００１４】
また、隣り合う半導体層３０は、Ｙ方向において、半導体層２０を挟んでいる。隣り合う半導体層３０に挟まれた半導体層２０とアノード電極１１との間には、酸化物層６０が設けられている。
【００１５】
なお、実施形態において、ｎ＋形およびｎ形については、第１導電形、ｐ＋形については、第２導電形と、称してもよい。ここで、ｎ＋形、ｎ形の順に、不純物濃度が低くなることを意味している。
【００１６】
上述した「不純物濃度」とは、半導体材料の導電性に寄与する不純物元素の実効的な濃度をいう。例えば、半導体材料にドナーとなる不純物元素とアクセプタとなる不純物元素とが含有されている場合には、活性化した不純物元素のうち、ドナーとアクセプタとの相殺分を除いた濃度を不純物濃度とする。
【００１７】
半導体層２０、半導体層２１、および半導体層３０のそれぞれの主成分は、例えば、炭化ケイ素（ＳｉＣ）である。第１導電形の不純物元素としては、例えば、窒素（Ｎ）等が適用される。第２導電形の不純物元素としては、例えば、アルミニウム（Ａｌ）等が適用される。
【００１８】
カソード電極１０およびアノード電極１１の材料は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）等の群から選ばれる少なくとも１つを含む金属である。これらの金属については、積層構造であってもよい。酸化物層６０の材料は、シリコン酸化物、または炭素が含有されたシリコン酸化物、シリコン窒化物である。
【００１９】
本実施形態に係る半導体装置の製造過程を説明する前に、参考例に係る半導体装置の製造過程を説明する。
【００２０】
図２（ａ）〜図２（ｃ）は、参考例に係る半導体装置の製造過程を表す模式的断面図である。
【００２１】
まず、参考例では、図２（ａ）に表すように、半導体層２０の表層に、アルミニウムイオンを注入し、活性化のためのアニール処理を施して、半導体層２０の上にｐ＋形の半導体層３００を形成する。
【００２２】
ここで、半導体層２０に含まれる４Ｈ−ＳｉＣ結晶は、ケイ素（Ｓｉ）と炭素（Ｃ）とが完全に１対１となって結合されたものではなく、炭素空孔２５があると言われている。例えば、炭素空孔２５は、Ｚ１／２と呼ばれる点欠陥である。炭素空孔２５が発生する要因の１つに、製造プロセス中に必然的に起きる高温アニールがある。また、上述したアルミニウムイオンの注入によっても、半導体層３００には炭素空孔２５を含む種々の欠陥（例えば、イオン注入によって生じた欠陥等）が増える場合もある。
【００２３】
この炭素空孔２５は、小数キャリアを捕獲する性質があり、素子中に流れる少数キャリア（例えば、正孔）のライフタイムが低下してしまう。これによりオン抵抗が高くなる場合がある。
【００２４】
これを防止するために、図２（ｂ）に表すように、半導体層３００の表面を酸化雰囲気で加熱することにより、半導体層３００の上に酸化物層６０を形成する方法がある。酸化物層６０は、例えば、熱酸化法（温度：１３００℃、数時間）によって形成される。
【００２５】
半導体層３００の表面酸化によって、酸化物層６０が成長するとともに、ＣＯｘが気体として半導体層３００の外方に拡散するとともに、一部の炭素原子２６が半導体層３００中および半導体層２０中に拡散していく。
【００２６】
この炭素原子２６の拡散により、炭素原子２６が炭素空孔２５に入り、炭素空孔２５が消滅する。これにより、上述したライフタイム低下が抑制できると考えられている。
【００２７】
しかし、実際には、図２（ｃ）に表すように、炭素原子２６は、半導体層３００中に生成した炭素空孔２５を含む種々の欠陥に阻まれてしまい、半導体層２０にまで充分に拡散しない場合がある。すなわち、参考例の方法では、ライフタイム低下の問題が解決されない可能性が高い。
【００２８】
これに対し、図３（ａ）〜図３（ｄ）は、本実施形態に係る半導体装置の製造過程を表す模式的断面図である。
【００２９】
本実施形態では、まず、図３（ａ）に表すように、半導体層２０と、半導体層２０に接する半導体層２１と、を準備する。続いて、半導体層２１とは反対側の半導体層２０の表面２０ｓに、ｐ形不純物元素（アルミニウムイオン）をイオン注入法により選択的に導入する。これにより、図３（ａ）に表すように、半導体層２０に接する複数の半導体層３０が形成される。ここで、複数の半導体層３０の導電形は、ｐ＋形である。また、ｐ形不純物元素の注入によって半導体層３０には炭素空孔２５がさらに増える。
【００３０】
但し、本実施形態では、Ｙ方向に複数の半導体層３０が配列されたことから、隣り合う半導体層３０に挟まれた半導体層２０の表面が露出している（例えば、図３（ａ）の領域２７）。
【００３１】
次に、図３（ｂ）に表すように、半導体層２０の表面および複数の半導体層３０の表面を酸化雰囲気で加熱する。これにより、半導体層２０および複数の半導体層３０に接する酸化物層６０が形成されるとともに、半導体層２０の表面から半導体層２１の方向に向かって炭素原子２６が拡散する。
【００３２】
ここで、本実施形態では、領域２７には、半導体層３０が設けられていない。このため、領域２７においては、半導体層３０中に残存する炭素空孔２５によって、炭素原子２６が阻まれることがない。すなわち、炭素原子２６は、半導体層２０の深くまで効率よく拡散していく。拡散後の状態を、図３（ｃ）に表す。
【００３３】
この後は、図３（ｄ）に表すように、エッチング処理によってＹ方向における酸化物層６０の幅を調整し、複数の半導体層３０を酸化物層６０から表出させる。
【００３４】
図４は、第１導電形の炭化ケイ素領域中の炭素空孔密度を表す模式図である。  
図４には、一例として、点Ｂ−Ｂ’間の炭素空孔密度（／ｃｍ３）の任意値（a.u.）が表されている。
【００３５】
半導体装置１では、上述した参考例に比べて、炭素空孔密度が低減する。これにより、炭素空孔２５による小数キャリア捕獲が抑えられ、少数キャリアのライフタイム低下が防止される。つまり、半導体装置１に順バイアスを印加した時には、ｐ極側から正孔が注入され、ｎ極側から電子が注入されるが、正孔は、半導体層２０中で消滅し難く、ｎ極側にまで流れていく。これにより、半導体装置１内のオン抵抗が低減して、半導体装置１に流れる電流がより増加する。
【００３６】
なお、炭素空孔２５を計測する手段として、ＤＬＴＳ法やマイクロＰＣＤ法がある。ＤＬＴＳ法によれば、ｐｎ接合部に逆バイアスを印加し、空乏領域より沸き出るキャリアを測定することによって欠陥量を見積もることができる。この時、測定温度を変える事で、特有な欠陥準位と相関をもつキャリアが沸くことから、測定温度により欠陥の種類が、印加するバイアスにより接合部の空乏層幅を変えることができる為、印加バイアスにより深さ方向の情報を得ることができる。Z1/2欠陥を測定するには室温付近の測定温度が好ましい。
また、マイクロＰＣＤ法によれば、ＳｉＣ半導体層の少数キャリアライフタイムが測定でき、間接的にライフタイムキラーであるZ1/2量を見積もることができる。この際、照射するレーザー波長により侵入深さを調整できるため、深さ方向のライフタイム情報（Z1/2密度情報）を得ることができる。
【００３７】
上記の実施形態では、「部位Ａは部位Ｂの上に設けられている」と表現された場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合の他に、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられる場合がある。また、「部位Ａは部位Ｂの上に設けられている」は、部位Ａと部位Ｂとを反転させて部位Ａが部位Ｂの下に位置した場合や、部位Ａと部位Ｂとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
【００３８】
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
【００３９】
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
【００４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１  半導体装置、  １ｕ  ユニット、  １０  カソード電極、  １１  アノード電極、  ２０  半導体層（第１半導体層）、  ２０ｓ  表面、  ２１  半導体層（第２半導体層）、  ２５  炭素空孔、  ２６  炭素原子、  ２７  領域、  ３０  半導体層（第３半導体層）、  ６０  酸化物層、  ３００  半導体層
【図１】
2015176995.tif 000003
【図２】
2015176995.tif 000004
【図３】
2015176995.tif 000005
【図４】
2015176995.tif 000006