(57)【要約】【課題】本発明は、加熱後においても優れた電気特性を維持できる薄膜トランジスタおよび該薄膜トランジスタを備えた有機ＥＬディスプレイ装置の提供を目的とする。【解決手段】本発明は、基板上に、ゲート絶縁膜を介しゲート電極と半導体層を互いに重畳する領域に設け、前記半導体層に接続するソース電極及びドレイン電極を設けた薄膜トランジスタであって、前記ソース電極及びドレイン電極が、前記半導体層に被着されるコンタクト層と、該コンタクト層上に積層形成された導電材料からなり、前記コンタクト層より厚い電極本体層とを積層して構成され、前記コンタクト層がアルミニウムまたはアルミニウム合金からなり、前記電極本体層がアルミニウムまたはアルミニウム合金以外の導電材料からなることを特徴とする。【選択図】図１
2015176872.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ゲート絶縁膜を介しゲート電極と半導体層を互いに重畳する領域に設け、前記半導体層に接続するソース電極及びドレイン電極を設けた薄膜トランジスタであって、
前記ソース電極及びドレイン電極が、前記半導体層に被着されるコンタクト層と、該コンタクト層上に積層形成された導電材料からなり、前記コンタクト層より厚い電極本体層とを積層して構成され、
前記コンタクト層がアルミニウムまたはアルミニウム合金からなり、前記電極本体層がアルミニウムまたはアルミニウム合金以外の導電材料からなることを特徴とする薄膜トランジスタ。
【請求項２】
前記コンタクト層の膜厚が１ｎｍ以上、１０ｎｍ未満であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記基板が樹脂製フィルム基板であることを特徴とする請求項１または請求項２に記載の薄膜トランジスタ。
【請求項４】
前記半導体層が酸化物半導体からなることを特徴とする請求項１〜請求項３のいずれか一項に記載の薄膜トランジスタ。
【請求項５】
樹脂フィルム基板上に、請求項１〜請求項４のいずれか一項に記載の薄膜トランジスタからなるスイッチ素子と、有機ＥＬ素子とを備えた画素セルがマトリクス状に配置されたことを特徴とする有機ＥＬディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタおよび該薄膜トランジスタを備えた有機ＥＬディスプレイ装置に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬ（Electro-Luminescence、またはOLED：Organic Light Emitting Diodeと呼ぶ）を用いた高輝度・高コントラストを有する表示装置（ディスプレイ）を実現するには、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を用いたアクティブマトリクス駆動が必要になる。
特に超薄型・軽量で携帯性・収納性に優れたフレキシブル有機ＥＬディスプレイを実現するには、駆動素子として薄いプラスチック基板上に形成可能な有機ＴＦＴや酸化物ＴＦＴが有望である（非特許文献１、２参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Japanese Journal of Applied Physics, 46, p.4300 (2007)
【非特許文献２】Nature, 432, p.488 (2004)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＴＦＴは基板側から、ゲート電極、ゲート絶縁膜、半導体層、ソース・ドレイン電極などの各種薄膜が積層された構造となっている。しかし、この種のフレキシブル有機ＥＬディスプレイにおいては、半導体素子の動作安定化や表示素子のための構造作製、更には水分除去等のため、ＴＦＴの作製後に加熱処理が必要となる。
本発明者らの研究の結果、加熱処理を行う場合、ソース・ドレイン電極の材料選択を適切に行わないと、ソース・ドレイン電極と半導体層との接触抵抗が増加し、ＴＦＴとしての電気特性が低下することを知見している。従って、仮に、加熱処理後も高いトランジスタ性能を維持できれば、高画質の表示装置を作製できると思われる。
【０００５】
しかしながら、現状この種の有機ＥＬディスプレイに適用される薄膜トランジスタをフレキシブル基板上に作製後、フレキシブル基板の融点以下の適切な温度で加熱処理を行うと、ソース・ドレイン電極と半導体層との接触抵抗が大きくなる問題がある。このため、例えば、加熱処理後の有機ＥＬディスプレイにおいて、最大ドレイン電流（ＯＮ電流）などの電気特性の低下を招く場合があった。
この原因は、半導体層とソース・ドレイン電極との密着状態の変化やソース・ドレインの電極材料の酸化によるものなど、種々の原因が考えられる。
【０００６】
本発明は上述の事情に鑑みなされたもので、加熱処理後においても優れた電気特性を維持することができる薄膜トランジスタおよび該薄膜トランジスタを備えた有機ＥＬディスプレイ装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明は以下の構成を採用した。
本発明は、基板上に、ゲート絶縁膜を介しゲート電極と半導体層を互いに重畳する領域に設け、前記半導体層に接続するソース電極及びドレイン電極を設けた薄膜トランジスタであって、前記ソース電極及びドレイン電極が、前記半導体層に被着されるコンタクト層と、該コンタクト層上に積層形成された導電材料からなり、前記コンタクト層より厚い電極本体層とを積層して構成され、前記コンタクト層がアルミニウムまたはアルミニウム合金からなり、前記電極本体層がアルミニウムまたはアルミニウム合金以外の導電材料からなることを特徴とする。
【０００８】
本発明の薄膜トランジスタにおいて、前記コンタクト層の膜厚が１ｎｍ以上、１０ｎｍ未満であることが好ましい。
本発明の薄膜トランジスタにおいて、前記基板が樹脂製フィルム基板であることが好ましい。
【０００９】
本発明の薄膜トランジスタにおいて、前記半導体層が酸化物半導体からなることを特徴とすることが好ましい。
本発明の有機ＥＬディスプレイ装置は、樹脂フィルム基板上に、先のいずれか一項に記載の薄膜トランジスタからなるスイッチ素子と、有機ＥＬ素子とを備えた画素セルが複数マトリクス状に配置されたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、ソース・ドレイン電極が半導体層に接触する部分をアルミニウムまたはアルミニウム合金の薄いコンタクト層から構成し、その上に導電材料製の厚い電極本体層を設けたので、製造後に加熱処理を経る構造であっても半導体層とソース・ドレイン電極との良好な接続状態を確保することができ、ＯＮ電流の低下を抑制でき、トランジスタとしての良好な電気特性を有する薄膜トランジスタを提供できる。
アルミニウムまたはアルミニウム合金からなるコンタクト層は、１ｎｍ以上、１０ｎｍ未満の厚さであることが好ましく、この範囲の膜厚であるならば、ＯＮ電流の低下を抑制でき、トランジスタとしての良好な電気特性を有する薄膜トランジスタを提供できる。
【００１１】
基板として樹脂フィルム基板を用いるならば、薄くて軽いシート状であって、湾曲させて使用できるフレキシブルディスプレイを提供することができる。
半導体層として酸化物半導体層を用いるならば、スイッチング特性に優れた薄膜トランジスタを提供できる。
以上の特徴を有する薄膜トランジスタと有機ＥＬ素子を備えた画素セルをマトリクス状に備えた有機ＥＬディプレイ装置であるならば、トランジスタ特性に優れ駆動のし易い、大画面に対応可能な表示画質の優れた有機ＥＬディスプレイ装置を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る第１実施形態の薄膜トランジスタを示す断面図。
【図２】同薄膜トランジスタの製造方法の一例を示すもので、図２（Ａ）は基板の断面図、図２（Ｂ）は基板上にゲート電極を形成した状態を示す断面図、図２（Ｃ）は基板上およびゲート電極上にゲート絶縁膜を形成した状態を示す断面図、図２（Ｄ）はゲート絶縁膜上に半導体層を形成した状態を示す断面図、図２（Ｅ）は半導体層に接続するソース電極およびドレイン電極を形成した状態を示す断面図。
【図３】同薄膜トランジスタを備えた有機ＥＬディスプレイ装置の画素回路の一例を示す回路図。
【図４】同薄膜トランジスタを備えた有機ＥＬディスプレイ装置の駆動システムの一例を示す回路図。
【図５】同薄膜トランジスタを備えた有機ＥＬディスプレイ装置の部分断面図。
【図６】実施例において製造した薄膜トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性の一例を示すグラフ。
【発明を実施するための形態】
【００１３】
以下、本発明に係る第１実施形態の薄膜トランジスタについて図面を参照しながら説明する。なお、本発明は種々の態様で実施することが可能であり、本発明の主旨及びその範囲から逸脱することなくその詳細を種々変更し得る。例えば、本実施形態および後述する実施例の各々を適宜組み合わせて本発明を実施できる。このため、本発明は以下の実施形態の記載内容に限定して解釈されるものではない。なお、以下実施形態の説明で用いる図面は、本実施形態の特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００１４】
図１は本発明をボトムゲート型薄膜トランジスタに適用した一実施形態を示すもので、本実施形態の薄膜トランジスタ１において、基板２の上にゲート電極３が形成され、基板２とゲート電極３を覆うようにゲ−ト絶縁膜５が形成され、ゲート絶縁膜５上にゲート電極３の形成領域と一部重畳するように半導体層６が形成されている。また、ゲート絶縁膜５の上に、半導体層６の一部に接続する複層構造のソース電極７と、半導体層６の他の一部に接続する複層構造のドレイン電極８がそれぞれ形成されている。
【００１５】
前記基板２は、好ましくは、プラスチック、ガラス、石英、シリコンまたはセラミックのいずれかの材料で形成されたものを用いることができるが、薄膜トランジスタを後述するフレキシブル有機ＥＬディスプレイなどに適用する場合、プラスチック基板を用いることが好ましい。
プラスチック基板を用いる場合、適用する樹脂は、ポリカーボネイト樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂または冠状ポリオレフィン樹脂などを適宜選択することができる。
【００１６】
ゲート電極３は導電性の金属膜からなり、タンタル、アルミニウム、チタン、ジルコニウム、タングステン、モリブデン、クロム、ニオブまたはハフニウムなどの電極材料を単層膜あるいは複層膜として用いることができる。
ゲート絶縁膜５は高い絶縁性を有する無機系または有機系の絶縁膜（シリコン酸化膜または高分子絶縁膜）を適用できる。ゲート絶縁膜５として具体的には、ＳｉＯ２、Ｓｉ３Ｎ４、ＳｉＯＮ、Ａｌ２Ｏ３、アモルファスシリコン、ポリイミド樹脂、ポリビニルフェノール樹脂、ポリパラキシシリレン樹脂、あるいはポリメチルメタクリレート樹脂を構成材料として単層膜あるいは複層膜として適用できる。
【００１７】
半導体層６は、半導体デバイスのチャネル材料となり得る材料であれば、用途に応じて種々の半導体材料からなる膜を利用できる。例えば、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか１つの元素を含む酸化物半導体膜を適用できる。また、ＩｎＧａＯ３（ＺｎＯ）５、酸化マグネシウム亜鉛（ＭｇxＺｎ１−ｘＯ）、酸化カドミウム（ＣｄＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のアモルファス酸化物半導体（ａ−ＩＧＺＯ）などを適宜用いることができる。また、基板２としてフレキシブル性の良好な樹脂フィルム基板を用いる場合、半導体層６はＩｎＧａＺｎＯ（ＩｎＧａＺｎＯ４）などの酸化物半導体、ペンタセンなどの有機半導体を用いることが好ましい。
【００１８】
ソース電極７は、半導体層６に直接接触する薄い下層側のコンタクト層７ａと該コンタクト層７ａを覆うように形成された厚い電極本体層７ｂからなる複層構造とされている。また、ドレイン電極８もソース電極７と同様に下層側のコンタクト層８ａと上層側の電極本体層８ｂからなる複層構造とされている。
コンタクト層７ａ、８ａは、アルミニウムまたはアルミニウム合金からなり、それらの膜厚は１ｎｍ以上、１０ｎｍ未満に形成されている。コンタクト層７ａの膜厚は、２ｎｍ以上、１０ｎｍ未満の範囲であることが好ましい。
【００１９】
コンタクト層７ａの膜厚を１ｎｍ以上、１０ｎｍ未満に規定する理由は、この範囲の膜厚のアルミニウムまたはアルミニウム合金から形成される層であるならば、半導体層６に対する接触が良好となり半導体層６と良好なコンタクト性を図ることができる。その上、後述する加熱処理を経た後であっても、界面での接触抵抗の上昇が生じ難く、界面剥離等も生じ難いので加熱後の薄膜トランジスタ１として最大ドレイン電流（ＯＮ電流）の低下を招くことがない特徴を有する。コンタクト層７ａ、８ａに用いるアルミニウム合金として、Ａｌに、Ｃｕ、Ｔｉ、Ｓｉ、Ｐｄ、Ｎｉ、Ｍｇ、Ｎｄなどの元素を１種または２種以上添加したアルミニウム合金を用いても良い。
【００２０】
電極本体層７ｂは、タンタル、モリブデン、タングステン、チタン、ニオブ、クロム、金等の電極材料からなり、その膜厚は、１０ｎｍ以上、２００ｎｍ以下に形成できる。電極本体層７ｂの膜厚は特に制限するものではないが、３０ｎｍ以上、７０ｎｍ以下の範囲とすることができる。電極本体層７ｂは、単層膜であっても複層膜であっても良い。
【００２１】
図１に示す構造の薄膜トランジスタ１は、有機ＥＬディスプレイに適用するなど、応用用途に応じて加熱処理がなされる。例えば、有機ＥＬディスプレイ用途の場合、素子としての動作安定化のための加熱処理、あるいは、水分除去のための加熱処理などにより１５０〜１９０℃程度の温度（基板２を構成する樹脂の融点以下であって、基板２が損傷しない程度の温度）に加熱処理される。この範囲の温度に加熱処理された場合、ソース電極７とドレイン電極８の電極材料に好適な材料を選択しないと、半導体層６との接続部分において接触抵抗が増加するか、界面剥離などの要因によって、薄膜トランジスタとしての特性が劣化することを本発明者らは研究により知見している。
【００２２】
図１に示す構造の薄膜トランジスタ１において、ソース電極７とドレイン電極８は、膜厚１ｎｍ以上、１０ｎｍ未満のアルミニウムまたはアルミニウム合金からなるコンタクト層７ａ、８ａを備え、それらの上に電極本体層７ｂ、８ｂを備えているので、コンタクト層７ａ、８ａにより半導体層６との良好な接続性を得ることができる。
アルミニウムはモリブデン等の他の電極形成用金属材料よりも低抵抗であり、上述の膜厚とすることで上述の加熱処理を経たとしても良好なトランジスタ特性を得ることができる。これに対し、ソース電極７とドレイン電極８の全体をモリブデンにて形成すると、半導体層６との接触部分において抵抗が上昇し、トランジスタ特性としてＯＮ電流が低下する。
【００２３】
なお、ソース電極７とドレイン電極８の全体をアルミニウムで形成すると、アルミニウムはアルカリ溶液に弱く、これら電極以外の層を加工する際のプロセスで使用するアルカリ溶液でダメージを受けやすい。また、有機ＥＬを形成する透明導電膜との接触抵抗が高く、成膜した際に突起などが生じ易いなどの問題がある。また、アルミニウムの層を形成してエッチング等により回路を形成する場合、アルミニウムをエッチングできる薬液を用いると他の配線や膜を損傷させるか他の膜に影響を及ぼすおそれが高い。これらの理由から、コンタクト層７ａ、８ａのみをアルミニウムの薄い層で形成し、その上に加工が容易なモリブデンなどの電極材料で厚い電極本体層７ｂ、８ｂを形成する事が有利である。
コンタクト層７ａ、８ａの膜厚は、トランジスタとしてのＯＮ電流低下を防止するために、１ｎｍ以上、１０ｎｍ未満の範囲の膜厚とすることが望ましい。この膜厚範囲であるならば、加熱処理を経ても確実的にＯＮ電流低下を抑制でき、トランジスタ特性の劣化していない薄膜トランジスタ１を提供できる。
【００２４】
また、コンタクト層７ａ、８ａは好ましくは膜厚１〜１０ｎｍ程度であり、電極本体層７ｂ、８ｂよりも遙かに薄いが、電極全体をアルミニウムまたはアルミニウム合金で形成する場合に上述の問題を生じやすいので、コンタクト層７ａ、８ａは電極本体層７ｂ、８ｂに比べ上述の範囲で薄い方が望ましい。なお、コンタクト層７ａ、８ａのみでは薄すぎて電極としての導通などに問題を生じないように、厚い電極本体層７ｂ、８ｂで上層を形成し、電極としての通電に支障のない膜厚、例えば、３０ｎｍ以上の膜厚とすることが好ましい。薄いコンタクト層７ａ、８ａを厚い電極本体層７ｂ、８ｂで覆う構造とすることで上述の電極全体をアルミニウムで形成する場合の問題点を回避することができる。
【００２５】
図２は図１に示す薄膜トランジスタ１を製造する方法の一例について、工程順に示す説明図である。
図２（Ａ）に示す基板２を用意したならば、この基板２の上にスパッタ法などの成膜法によりゲート電極形成用の導電膜を必要厚さ積層し、この導電膜をフォトリソグラフィ工程とエッチング工程により加工して図２（Ｂ）に示す目的の形状のゲート電極３を形成する。
【００２６】
次に、スパッタ法などの成膜法あるいは塗布法またはＣＶＤ法などの成膜法によりゲート酸化膜形成用の膜を図２（Ｃ）に示すように基板２とゲート電極３の上に形成してゲート絶縁膜５を形成する。
次に、スパッタ法などの成膜法によりゲート絶縁膜上に半導体層を形成し、フォトリソグラフィ工程とエッチング工程により、図２（Ｄ）に示すようにゲート電極３に一部重畳するように半導体層６を形成する。
【００２７】
次に、ゲート絶縁膜５と半導体層６の上に厚さ２〜１０ｎｍのアルミニウム層とモリブデンからなる導電層をスパッタ法などの成膜法により成膜し、フォトリソグラフィ工程とエッチング工程により図２（Ｅ）に示すように半導体層６の一部に直に被着するコンタクト層７ａ、８ａと電極本体層７ｂ、８ｂを形成する。
以上の工程により、図１に示す構造と同等構造の薄膜トランジスタ１を図２（Ｅ）に示すように製造することができる。
【００２８】
以上説明したように図１、図２（Ｅ）に示す薄膜トランジスタ１を得ることができるが、本発明は、図１、図２（Ｅ）に示すボトムゲート型の薄膜トランジスタのみに適用されるものではない。薄膜トランジスタには、トップゲート型の薄膜トランジスタもあるので、本発明をトップゲート型の薄膜トランジスタに適用できるのは勿論である。
その場合、基板上にソース電極およびドレイン電極が形成され、それらの上に半導体層が形成され、半導体層の上にゲート絶縁膜とゲート電極が構成される。
よって、トップゲート型の薄膜トランジスタに本発明を適用する場合は、電極本体層を基板に近い側に形成し、基板から離れる側であって半導体層に接触する側にコンタクト層を形成するので、コンタクト層と電極本体層の上下関係は、図１、図２（Ｅ）に示す構造とは逆転した積層順となる。
【００２９】
本発明に係るコンタクト層と電極本体層からなるソース・ドレイン電極をトップゲート型の薄膜トランジスタに適用した場合においても第１実施形態の薄膜トランジスタと同等の作用効果を得ることができる。
【００３０】
図３は、図１に示す構造の薄膜トランジスタ１を有機ＥＬディスプレイに適用した場合の一例を示す画素回路図である。
図３に示す画素回路１０は、有機ＥＬ素子１１と駆動用ＴＦＴ１２とデータ保持用コンデンサ１３と選択用ＴＦＴ１４とを備え、これらを電源ラインＰとデータラインＤと走査ラインＳの交差部分に備えている。
【００３１】
有機ＥＬ素子１１は、駆動電流値に応じた輝度で発光する有機発光素子である。
駆動用ＴＦＴ１２は、入力される画像データに応じた画像データ電圧を電流値に変換し有機ＥＬ素子１１に駆動電流として流す駆動用ＴＦＴとして動作すると共に、この画像データ電圧をデータ保持用コンデンサ１３に印加するものである。
選択用ＴＦＴ１４は、表示パネル内にマトリクス配置された複数の画素回路１０から所定の画素回路を選択するための選択信号（スキャン信号）を受け、駆動用ＴＦＴ１２を動作させる画素選択用ＴＦＴとして動作するものである。
これらの中で、駆動用ＴＦＴ１２と選択用ＴＦＴ１４として、上述の実施形態の薄膜トランジスタ１を適用することができる。
【００３２】
図３に示す画素回路１０内の各素子間の接続は次の通りである。すなわち、有機ＥＬ素子１のカソードは共通電極（図３中ではＶｃａｔｈと表記した）に接続されている。また、駆動用ＴＦＴ１２のソースは有機ＥＬ素子１１のアノードに接続し、駆動用ＴＦＴ１２のドレインは正（＋）の電源ラインＰに接続されている。なお、図３に示す回路の場合、上述の説明は一般的な酸化物半導体のｎ型ＴＦＴを念頭に説明したが、ｐ型ＴＦＴの場合はソースとドレインの接続を逆にすればよい。
なお、ＴＦＴは、ソースとドレインとを構造上は区別する必要がなく、互いに逆にしても動作するため、以下の説明では必要ない限りこれらを区別しない。駆動用ＴＦＴ１２のようにソース−ドレイン間を流れる電流の向きが常に一定であって、かつｐ型ＴＦＴである場合には、＋側がソース、−側がドレインとなる。
駆動用ＴＦＴ１２のゲートとソースの間には、データ保持用コンデンサ１３が接続されている。駆動用ＴＦＴ１２のゲートとデータラインＤとの間には、選択用ＴＦＴ１４のドレインおよびソースが接続されている。選択用ＴＦＴ１４のゲートは、走査ラインＳに接続されている。なお、データラインＤは、画素の画像データを供給するためのラインを示し、走査ラインＳは画素回路１０の画素を選択するためのラインを示す。
【００３３】
この例の画素回路１０において、走査ラインＳにより選択用ＴＦＴ１４がオン（ＯＮ）にされると、その画素の画像データに応じたデータ電圧（以下、Ｖｄａｔａと表記する）が選択用ＴＦＴ１４を通ってデータ保持用コンデンサ１３に印加される。これにより、データ保持用コンデンサ１３に電荷が蓄積されると共に、駆動用ＴＦＴ１２がオンにされるので、データ電圧Ｖｄａｔａに応じた電流が電源ラインＰから駆動用ＴＦＴ１２を通って有機ＥＬ素子１１に流れ、有機ＥＬ素子１１が発光する。
ここで、画像データ電圧をデータ保持用コンデンサ１３に蓄積する動作は書き込みと呼ばれ、その期間が書込期間である。書込期間以外では選択用ＴＦＴ１４はオフ状態であるため、データ保持用コンデンサ１３に蓄えられた電荷による電圧Ｖｄａｔａで駆動用ＴＦＴ１２の動作状態が保持され、画像データに応じた電流が流れ続け、次の書込期間まで有機ＥＬ素子１１が発光し続ける。
【００３４】
図３に示す画素回路１０に設けられる駆動用ＴＦＴ１２と選択用ＴＦＴ１４を図１に示す薄膜トランジスタ１と同等構造とするならば、先に説明した薄膜トランジスタ１と同等の作用効果を得ることができる。
即ち、加熱処理後においてもＯＮ電流劣化の生じていない、トランジスタ特性の良好な効果を得ることができるので、有機ＥＬ素子１１を駆動する際に選択動作、駆動動作の良好なスイッチングと駆動ができ、有機ＥＬ素子１１を良好に駆動できる表示品質の良好な画素回路１０とすることができる。
【００３５】
図４は、上述の画素回路１０をマトリクス状に配置した有機ＥＬディスプレイ装置の一例を示す回路図である。
この例の有機ＥＬディスプレイ装置２０は、表示パネル２１と信号処理回路２２と列ドライバ２３と行ドライバ２４とを備えている。
【００３６】
＜表示パネル＞
表示パネル２１は、水平方向にｍ個、垂直方向にｎ個のマトリクス状に配置されたｍ×ｎ画素を備えている。すなわち、表示パネル２１には、画素の１セル分の回路として、画素回路１０が水平方向にｍ個、垂直方向にｎ個のマトリクス状に配置されている。なお、図４では、各画素回路１０を（ｉ，ｊ）（１≦ｉ≦ｍ、１≦ｊ≦ｎ）で区別している。
【００３７】
この画素回路１０の一般的な構成例は図３に示した通りである。なお、図３に示す走査ラインＳとデータラインＤとは、例えば、図４に示す走査ラインＳ１〜Ｓｎのいずれかと、データラインＤ１〜Ｄｍのいずれかをそれぞれ示している。電源ラインＰについて図４では略記しているが、表示パネル２１の内部において走査ラインＳに沿って各画素の近傍なるように配線されている。
なお、図４に示す例においては、１つの画素に対応させて１つの画素回路１０を設けた例について説明したが、カラー表示装置とする場合、１つの画素をＲＧＢの３元色の画素あるいはそれ以上の数の色の画素で構成するので、カラー表示装置とする場合は１つの画素を構成するために、３つ以上の画素回路１０を設けてそれぞれの画素回路に対応した色の有機ＥＬ素子を駆動する方式にできるのは勿論である。
【００３８】
＜ディスプレイ装置の動作＞
本実施形態の有機ＥＬディスプレイ装置２０の動作について、図３および図４を参照して説明する。
有機ＥＬディスプレイ装置２０において、列ドライバ２３は信号処理回路２２の行ドライバ２４に送る同期信号に併せて、画像データを各データラインＤ１〜Ｄｍに同時に送り込む。信号処理回路２２から全データライン分の画像データが列ドライバ２３に送られ、前記同期信号に併せてデータが画素に書き込まれる。
【００３９】
また、信号処理回路２２は、行ドライバ２４に対して、図４に示すように、選択すべき画素が配置された走査ラインＳ１〜Ｓｎが何行目であるのかを示す情報を出力し、かつ、選択画素の画像データの同期情報を示す同期信号を出力する。
有機ＥＬディスプレイ装置２０は、信号処理回路２２、列ドライバ２３および行ドライバ２４が協働することによって、表示パネル２１のデータラインＤ、走査ラインＳおよび電源ラインＰを経由した表示パネル２１の各画素回路１０に対する電圧制御を行い、対応する画素の有機ＥＬ素子１１を発光させることで目的の画像表示を行う。
図４に示す構造の有機ＥＬディスプレイ装置２０であるならば、前述した画素回路１０の集合体であるため、各画素回路１０の有機ＥＬ素子１１を良好に駆動することができ、品質の良好な表示ができる。
【００４０】
＜フレキシブル有機ＥＬディスプレイ装置＞
図５は、図４に示す有機ＥＬディスプレイ装置２０をフレキシブル有機ＥＬディスプレイに適用した場合の１画素分の概略構造を示す部分断面図である。
図５に示すフレキシブル有機ＥＬディスプレイ装置Ｈは、可撓性のプラスチックフィルムからなる基板３２と、この基板３２上に形成されたバリアー層３３と、該バリアー層３３の上に形成された有機ＥＬ素子１１、駆動用ＴＦＴ１２および選択用ＴＦＴ１４と、これらを覆う保護膜３５と、保護膜３５上に設けられた対向電極層（陰極層）３７と封止層３８と対向基板３９を主体として構成されている。
【００４１】
本実施形態において基板３２、３９は、先の実施形態において基板２の形成材料の説明において記載したプラスチック基板の構成材料から選択することができ、有機ＥＬ素子１１、駆動用ＴＦＴ１２および選択用ＴＦＴ１４についても先の実施形態の説明で用いた材料と同等材料で形成できる。
バリアー層３３は、ＳｉＯｘなどのガスバリア性の良好な層を選択でき、保護層３５は、オレフィン系高分子材料などをスピンコート法にて塗布するなどの方法により形成できる。保護層３５は、その他、ＣＶＤ法やスパッタリング法により形成する酸化シリコン膜、熱ＣＶＤ法によるポリパラキシレン膜、コーティングによるポリイミド膜、紫外線硬化エポキシ樹脂膜、アクリル系樹脂膜などから構成しても良い。
【００４２】
以下、説明の便宜のために、有機ＥＬ素子１１が形成されている領域を有機ＥＬ素子の形成領域と称し、駆動用ＴＦＴ１２が形成されている領域を駆動用ＴＦＴの形成領域と称し、選択用ＴＦＴ１４が形成されている領域を選択用ＴＦＴの形成領域と称する。
【００４３】
前記バリアー層３３の上であって、有機ＥＬ素子の形成領域に画素電極４０が形成され、駆動用ＴＦＴ形成領域に駆動用ゲート電極４１が形成され、選択用ＴＦＴ形成領域に選択用ゲート電極４２が形成されている。
画素電極４０を形成した領域を除く領域であって、駆動用ＴＦＴ形成領域と選択用ＴＦＴ形成領域には駆動用ゲート電極４１と選択用ゲート電極４２を覆うゲート絶縁膜４３が形成されている。ゲート絶縁膜４３において画素電極４０を形成した領域にはゲート絶縁膜４３を除去したコンタクト凹部４５が形成されている。
【００４４】
ゲート絶縁膜４３の上であって、駆動用ゲート電極４１の上方領域には駆動用ゲート電極４１と一部重畳するように半導体層４６が形成されている。この半導体層４６に接続するようにコンタクト層４７ａと電極本体層４７ｂからなるソース電極４７と、コンタクト層４８ａと電極本体層４８ｂとからなるドレイン電極４８が形成されている。
この実施形態では、ゲート電極４１、ゲート絶縁膜４３、半導体層４６、ソース電極４７、ドレイン電極４８を備えて駆動用ＴＦＴ１２が構成されている。
【００４５】
ゲート絶縁膜４３の上であって、選択用ゲート電極４２の上方には選択用ゲート電極４２と一部重畳するように半導体層５６が形成されている。この半導体層５６に接続するようにコンタクト層５７ａと電極本体層５７ｂからなるソース電極５７と、コンタクト層５８ａと電極本体層５８ｂとからなるドレイン電極５８が形成されている。
この実施形態では、ゲート電極４２、ゲート絶縁膜４３、半導体層５６、ソース電極５７、ドレイン電極５８を備えて選択用ＴＦＴ１４が構成されている。この選択用ＴＦＴ１４のドレイン電極５８はゲート絶縁膜４３の一部に形成されたコンタクトホール４３ａに埋め込まれた導通部６０を介し、駆動用ＴＦＴ１２のゲート電極４１に接続されている。
【００４６】
図５に示す駆動用ＴＦＴ１２のドレイン電極４８は、ゲート絶縁膜４３上において延出され、有機ＥＬ素子の形成領域において延出部６１を介し画素電極４０に接続されている。
画素電極４０の上方の保護膜３５に凹部３５ａが形成され、この凹部内に、画素電極４０および延出部６１に電気的に導通するように正孔注入層６２と正孔輸送層６３と発光層６４と電子輸送層６５が積層され、電子輸送層６５に接続するように対向電極層（陰極層）が形成されている。
【００４７】
図５に示す実施形態では、画素電極４０と正孔注入層６２と正孔輸送層６３と発光層６４と電子輸送層６５と対向電極層３７により有機ＥＬ素子１１が構成されている。なお、有機ＥＬ素子は、この形態の積層構造に限らず、上下の電極間に、発光層のみを挟持した単層型、正孔輸送層と発光層を積層した２層型、正孔輸送層と発光層と電子輸送層を積層した３層型、正孔注入層と正孔輸送層と発光層と電子輸送層と電子注入層を積層した５層型などのいずれの積層構造であっても採用することができる。
【００４８】
図５に示す構造を採用したフレキシブル有機ＥＬディスプレイ装置Ｈは、紙のように曲げることができる表示装置として使用することができる。
各ＴＦＴ１２、１４により有機ＥＬ素子１１を発光させる際の駆動については、先に図４に示す表示パネル２１を駆動した場合の動作と同等であり、表示パネル２１の必要位置の有機ＥＬ素子１１を発光させることにより表示を行うことができる。
【００４９】
図５に示すフレキシブル有機ＥＬディスプレイ装置Ｈであるならば、先に説明した駆動用ＴＦＴ１２、選択用ＴＦＴ１４を備えているので、先に説明した薄膜トランジスタ１と同等の作用効果を得ることができる。
即ち、加熱処理後においてもＯＮ電流劣化の生じていない、トランジスタ特性の良好な効果を得ることができるので、有機ＥＬ素子１１を駆動する際に選択動作、駆動動作の良好なスイッチングと駆動ができ、有機ＥＬ素子１１を良好に駆動できる表示品質の良好なフレキシブル有機ＥＬディスプレイ装置Ｈとすることができる。
【実施例】
【００５０】
以下、実施例を示して、本発明に係る薄膜トランジスタについて更に詳しく説明するが、本発明は以下の実施例に限定されるものでは無い。
ガラス基板上に厚さ２０〜４０ｎｍのモリブデン層と厚さ３０ｎｍのアルミニウム層を用いた多層膜を積層し、フォトリソグラフィ工程とエッチング工程によりゲート電極を形成した。ガラス基板上およびゲート電極上に厚さ４００ｎｍのシリコン酸化膜を積層し、ゲート絶縁膜とした。このゲート絶縁膜上に厚さ１５〜３０ｎｍの酸化物半導体（ＩＧＺＯ）膜を形成し、フォトリソグラフィ工程とエッチング工程によりゲート電極形成領域に重畳するようにアイランド状の酸化物半導体層を形成した。
【００５１】
次いで、スパッタ法により後述する種々の膜厚のアルミニウム層からなるコンタクト層とモリブデンからなる電極本体層を形成し、各層ともフォトリソグラフィ工程とエッチング工程により電極形状に加工し、薄膜トランジスタ素子を作製した。
薄膜トランジスタ素子製造後、全体を１９０℃に１時間加熱し、加熱後にトランジスタ特性を評価した。
【００５２】
評価試料として、モリブデン層の膜厚を３０〜５０ｎｍ、アルミニウム層の膜厚を０、２ｎｍ、１０ｎｍにそれぞれ変更して作製した複数の試料を用意し、各試料について、ドレイン電圧とゲート電圧を１０Ｖに設定し、ドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性を測定し、ＯＮ電流を求めた。アルミニウム層の膜厚が０の試料は、アルミニウム層を形成せずに、モリブデン層の単層構造のソース電極およびドレイン電極を用いたことを意味する。また、１９０℃の加熱処理は、有機ＥＬ素子を作製する場合に一般的に付加される加熱処理であり、この加熱処理後であっても良好なトランジスタ特性を有することが望まれる。
各試料から得られたＯＮ電流の値を以下の表１に併記する。
【００５３】
【表１】
2015176872.tif 000003
【００５４】
図６に上述の例においてＭｏ膜厚３０ｎｍ、Ａｌ膜厚２ｎｍのソース・ドレイン電極を備えた薄膜トランジスタ試料のドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性（１９０℃１時間加熱処理）と、Ｍｏ膜厚３０ｎｍの単層型ソース・ドレイン電極を備えた薄膜トランジスタ試料のドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性と、Ｍｏ膜厚３０ｎｍ、Ａｌ膜厚１０ｎｍのソース・ドレイン電極を備えた薄膜トランジスタ試料のドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性（１９０℃１時間加熱処理）を対比して示す。
【００５５】
表１に示す結果から、アルミニウムからなるコンタクト層の膜厚を２ｎｍ以上１０ｎｍ未満とした試料のＯＮ電流の値が優れていることが判る。この結果は、アルミニウムからなるコンタクト層の膜厚を２ｎｍ以上１０ｎｍ未満とするならば、酸化物半導体層とのコンタクト性に優れたソース電極とドレイン電極を作製することができ、加熱処理後もトランジスタ特性の低下していない薄膜トランジスタを確実に提供できることがわかる。
【００５６】
次に、モリブデンからなる電極本体層の厚さを３０ｎｍ、５０ｎｍに調整した試料においてトランジスタ特性の有意差は見られなかった。
このため、薄膜トランジスタの加熱処理後の半導体特性について、アルミニウムからなる膜厚２ｎｍ以上１０ｎｍ未満のコンタクト層を設け、その上に導電材料製の電極に必要な膜厚の電極本体層を設けることが、有効であると判定できる。また、電極本体層は電極に必要な膜厚、例えば、１０ｎｍ〜２００ｎｍの範囲で電極として必要な任意の膜厚に形成することができる。
なお、Ａｌ膜厚を０ｎｍとしてモリブデンのみからなる単層構造のソース・ドレイン電極を形成した場合、同一条件で複数の試料を作製し、試験してみたが、試料に応じてＯＮ電流値に大きなばらつきを生じた。
【００５７】
ＯＮ電流が低下したことは、成膜状態や加熱処理の状態に応じてソース・ドレイン電極と半導体層の接触界面に抵抗を生じるか、界面に部分的剥離などを生じていると思われ、不安定な状態であることを示唆している。従って、アルミニウムからなる薄いコンタクト層の上にモリブデンからなる厚い電極本体層を設ける構造の優位性を把握できる。
【符号の説明】
【００５８】
１…薄膜トランジスタ、２…基板、３…ゲート電極、５…ゲート絶縁膜、６…半導体層、７…ソース電極、７ａ…コンタクト層、７ｂ…電極本体層、８…ドレイン電極、８ａ…コンタクト層、８ｂ…電極本体層、１０…画素回路、１１…有機ＥＬ素子、１２…駆動用ＴＦＴ、１４…選択用ＴＦＴ、Ｐ…電源ライン、Ｓ…走査ライン、Ｄ…データライン、２１…表示パネル、２２…信号処理回路、２３…列ドライバ、２４…行ドライバ、Ｈ…フレキシブル有機ＥＬディスプレイ装置、３２…基板、３３…バリアー層、３５…保護層、３７…電極層、３８…封止層、４０…画素電極、４１、４２…ゲート電極、４３…ゲート絶縁膜、４６、５６…半導体層、４７、５７…ソース電極、４７ａ、４８ａ…コンタクト層、４７ｂ、５７ｂ…電極本体層、４８、５８…ドレイン電極。
【図１】
2015176872.tif 000004
【図２】
2015176872.tif 000005
【図３】
2015176872.tif 000006
【図４】
2015176872.tif 000007
【図５】
2015176872.tif 000008
【図６】
2015176872.tif 000009