(57)【要約】【課題】高電圧下においても電極間の絶縁距離を確保可能で動作可能な半導体装置を提供する。【解決手段】プリント配線基板１０に形成した電極パッド１及び放熱パッド２に対してはんだを介してＩＣパッケージ５０を実装した半導体装置１０１であって、プリント配線基板には、電極パッドと放熱パッドとの間に位置し当該プリント配線基板を貫通する切欠３を備える。【選択図】図４
2015138788.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線基板に形成した電極パッド及び放熱パッドに対してはんだを介してＩＣパッケージを実装した半導体装置であって、
上記プリント配線基板には、上記電極パッドと上記放熱パッドとの間に位置し当該プリント配線基板を貫通する切欠を備えたことを特徴とする半導体装置。
【請求項２】
上記切欠内、及び上記ＩＣパッケージと上記プリント配線基板との隙間に充填された封止材をさらに有する、請求項１に記載の半導体装置。
【請求項３】
上記封止材はエポキシ樹脂である、請求項２に記載の半導体装置。
【請求項４】
上記はんだは、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ｂｉ系はんだ、Ｓｎ−Ｉｎ系はんだ、Ｓｎ−Ｓｂ系はんだ、又はＳｎ−Ｐｂ系はんだのいずれかである、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
上記切欠は円筒形状である、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
上記切欠は千鳥状に配置されている、請求項５に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント配線基板への実装技術が用いられる半導体装置に関する。
【背景技術】
【０００２】
エレベーター及びＦＡ機器を駆動するモータ制御用の産業用パワーモジュールの駆動には、高耐電圧ＩＣが用いられる。また高耐電圧ＩＣでは、電極間に一定の間隔を設けることで絶縁距離を確保している。このような高耐電圧ＩＣの実装には、一般的に、はんだ付けが用いられており、プリント配線板上ではんだボールあるいははんだブリッジが発生する可能性がある。その結果、電極間がショートし、高耐電圧ＩＣが正常に動作しない可能性がある。
【０００３】
ＱＦＮなどの背面側に電極が存在するパッケージ部品では、外観から、それらの不具合を発見することができず、はんだ付け後にＸ線検査を実施している。一般的なチップ部品の場合では、プリント配線板の電極パッド間に別のパッドを配置し、このパッドにて、発生したはんだボール等の余分なはんだを捕集して、電極間のショートを抑制している（例えば特許文献１）。また、パッド間のパターンにソルダレジストを塗布することにより、はんだボールを食い止める壁を作り、電極間のショートを抑制している（例えば特許文献２）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−２６８０８７号公報
【特許文献２】特開２００４−２０７２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１及び特許文献２では、はんだボール等を捕集するための別のパッドパターンが電極パッド間に存在する。よって、別のパッドパターンにはんだボール等が捕集された場合、高電圧下では、電極パッド間の絶縁距離が短くなってしまうという問題が生じる。
【０００６】
本発明は、このような問題点を解決するためになされたもので、高電圧下においても電極間の絶縁距離を確保することができ動作可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置は、プリント配線基板に形成した電極パッド及び放熱パッドに対してはんだを介してＩＣパッケージを実装した半導体装置であって、上記プリント配線基板には、上記電極パッドと上記放熱パッドとの間に位置し当該プリント配線基板を貫通する切欠を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明の一態様における半導体装置によれば、プリント配線基板において電極パッドと放熱パッドとの間に切欠を設けたことにより、はんだによる接合時に、はんだボールが生じた場合でも、はんだボールは切欠を通してプリント配線基板外へ排出される。よって、電極パッド間の絶縁距離がはんだボールによって短くなってしまうことはない。したがって、高電圧下でも動作可能な半導体装置を提供することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１における半導体装置に備わるプリント配線基板の平面図である。
【図２】図１に示すＡ−Ａ部における断面図である。
【図３】図１に示すプリント配線基板にＩＣパッケージを実装した半導体装置の平面図である。
【図４】図３に示すＢ−Ｂ部における断面図である。
【図５】従来の一般的なプリント配線基板を用いた場合で、絶縁領域にはんだボールが発生した状態を示す半導体装置の断面図である。
【図６】本発明の実施の形態１における半導体装置において、ＳＯＮ、ＳＯＰを想定した場合のプリント配線基板におけるパッド配置及び切欠配置を示す図である。
【図７】本発明の実施の形態２における半導体装置の断面図である。
【図８】本発明の実施の形態３における半導体装置に備わるプリント配線基板の平面図である。
【図９】図８に示すＣ−Ｃ部における断面図である。
【図１０】図８に示すプリント配線基板の変形例であって、切欠を縦横均等配置した場合の図である。
【発明を実施するための形態】
【００１０】
本発明の実施形態である半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下の説明が不必要に冗長になるのを避け当業者の理解を容易にするため、既によく知られた事項の詳細説明及び実質的に同一の構成に対する重複説明を省略する場合がある。また、以下の説明及び添付図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。
【００１１】
実施の形態１．
本実施の形態における半導体装置について、図１から図５を用いて説明する。
図３及び図４に示すように、本実施の形態１における半導体装置１０１は、プリント配線基板１０と、このプリント配線基板１０に実装されるＩＣパッケージ５０とを備える。
プリント配線基板１０は、図１及び図２に示すように、その基材５には、電極パッド１と、放熱パッド２と、切欠３と、ソルダレジスト４とが形成されている。ここでは、ＩＣパッケージ５０は、ＱＦＮのような４辺にリードフレーム５１（図４）を配置した部品で、高耐電圧ＩＣ部品を例に採る。よって以下に説明する電極パッド１、放熱パッド２、及び切欠３は、このＩＣパッケージ５０におけるリードフレーム５１及び金属製の放熱板５２に対応した位置に配置されている。
【００１２】
電極パッド１は、ＩＣパッケージ５０の各リードフレーム５１とはんだ接合されて電気信号の伝達を行う部分であり、プリント配線基板１０の基材５の表面に形成されている。放熱パッド２は、実装されるＩＣパッケージ５０にて覆われる基材５の表面領域に設けられ、ＩＣパッケージ５０における放熱板５２とはんだ接合されてＩＣパッケージ５０から発生する熱を基板へ伝達する経路となる。切欠３は、電極パッド１と放熱パッド２との間に位置してプリント配線基板１０をその厚み方向に貫通する開口部である。また、ソルダレジスト４は、基材５の表面において、電極パッド１、放熱パッド２、及び切欠３を除いた領域に塗布されている。
図１に示すＡ−Ａ部における断面を図２に示す。また図３に示すＢ−Ｂ部における断面が図４に示されている。
【００１３】
次に、切欠３による効果を説明するため、まず図５を参照して、切欠３の無い従来のプリント配線基板２０を使用して、ソルダペースト印刷による一般的なリフロー工法を行った場合における半導体装置の製造方法について説明する。ここで、本実施形態における構成との相違点は切欠３が存在しないことのみである。即ち、プリント配線基板２０においても、切欠３以外の、電極パッド１、放熱パッド２、及びソルダレジスト４は、プリント配線基板１０と同様に基材５に形成されている。また、ＩＣパッケージ５０は、その表面に露出した状態にて、電極パッド１と接合するリードフレーム５１、及び放熱パッド２と接合する金属製放熱板５２を有する。
【００１４】
最初に、スクリーン印刷機などを用いて、ソルダペースト６１をプリント配線基板２０へ印刷する。ソルダペースト６１は、はんだ合金粒とフラックス等とを混合したペーストである。このはんだとしては、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ｃｕ系はんだ、Ｓｎ−Ｂｉ系はんだ、Ｓｎ−Ｉｎ系はんだ、Ｓｎ−Ｓｂ系はんだ、またはＳｎ−Ｐｂ系はんだのいずれが用いられてもよい。
次に、プリント配線基板２０上の印刷したソルダペースト６１へ、ＩＣパッケージ５０を含む各種電子部品をチップマウンターなどで搭載する。
次に、このように電子部品を搭載したプリント配線基板２０を、リフロー炉などの加熱装置へ搬入して、ソルダペースト６１を溶融し、ＩＣパッケージ５０等の電子部品におけるリードフレーム５１及び放熱板５２と、プリント配線基板２０のパターンとを金属接合する。このように接合に、はんだを用いることで、銀ペーストなどの導電性接着剤を用いるよりも、熱抵抗を低くできるという効果がある。
【００１５】
一方、ソルダペースト６１内のフラックス中には、リフロー温度で蒸発する成分が含まれており、放熱パッド２に位置するソルダペースト６１では、リフロー中にボイドが発生する。リフロー時間の増大に伴って蒸発量が増大し、ボイドが拡大する。拡大したボイドは、溶融しているはんだ外へ最終的に噴出する。この噴出の際に、溶融しているはんだの一部が、図５に示すように、はんだボール６２となって放熱パッド２の領域外へ押し出される。
尚、パッド１に位置するソルダペースト６１においても同様にボイドが発生する。しかしながら、パッド１におけるソルダペースト６１量は、放熱パッド２に比して１／１００程度であるため、パッド１でのボイド発生量は少なく、はんだボール６２の発生確率は製造上問題とならない。
【００１６】
ここでＩＣパッケージ５０は高耐電圧ＩＣであることから、パッド１と放熱パッド２との間に高電圧が印加される。よって、上述のように形成されたはんだボール６２が、図５に示すように、ＩＣパッケージ５０における絶縁領域５３に留まった場合には、はんだボール６２が導体の役割を果たし、パッド１と放熱パッド２との絶縁距離が短くなってしまう。その結果、ＩＣパッケージ５０に高電圧を印加した際に、空間放電及び沿面放電が発生する可能性が高まるという問題が生じる。
【００１７】
また上述のボイドは、ソルダペースト６１を用いる場合に限らず、予め例えば板状等に成形したプリフォームソルダを用いる場合でも発生する。このときのはんだボール発生メカニズムについて説明する。
プリフォームソルダを用いる場合には、リフロー炉内は、水素などの還元性雰囲気で満たされる。この還元性雰囲気の還元力により、パッド１及びリードフレーム５１等の被接合部材の表面における酸化膜が除去され、金属結合が行われる。この酸化膜を除去する際の化学反応等により、水蒸気などの微量なガスが発生する。このガスの噴出とともに、上述の場合と同様にはんだボール６２が形成される。よって、プリフォームソルダを用いる場合においても、空間放電及び沿面放電の問題が発生する。
【００１８】
このような問題点を解決するために、本実施の形態における半導体装置１０１は、プリント配線基板１０において、ＩＣパッケージ５０の絶縁領域５３に対応して切欠３を設けている。ここでプリント配線基板１０における切欠３の形成は、ルーター加工等で行う。
即ち、本実施の形態における半導体装置１０１の製造方法においても、上述した場合と同様に、ソルダペースト６１又はプリフォームソルダを用いてリフロー工法が採られる。このとき、上述した従来のプリント配線基板２０に代えて、切欠３を有するプリント配線基板１０を用い、ＩＣパッケージ５０が実装される。
【００１９】
半導体装置１０１においてもリフロー中には、特に放熱パッド２に位置するはんだ、例えばソルダペースト６１にはボイドが発生し、それに伴いはんだボール６２が形成され、ＩＣパッケージ５０の絶縁領域５３に位置する場合も生じる。
しかしながら、プリント配線基板１０では、ＩＣパッケージ５０の絶縁領域５３に対応して切欠３が存在することから、絶縁領域５３に存在するはんだボール６２は、切欠３を通してプリント配線基板１０の外部へ排出可能である。よって、絶縁領域５３に、はんだボール６２が留まることを回避可能である。したがって、ＩＣパッケージ５０に高電圧を印加したときでも、電極間の絶縁距離を確保することができ空間放電及び沿面放電の発生を従来に比べて非常に低減することができる。その結果、高電圧下においても安定した動作が可能な半導体装置を提供することができる。
【００２０】
本実施形態では、切欠３はＩＣパッケージ５０の絶縁領域５３に対応して配置しているが、パッド１と放熱パッド２との間であれば、どの部分に配置してもよい。例えば、絶縁距離が必要なパッド間にのみ配置するのが望ましい。また、パッド１に対して、はんだの供給量が多くはんだボール６２の発生確率が高い放熱パッド２に寄せて切欠３を配置するのが望ましい。尚、切欠３の形成は、プリント配線基板１０への加工工数の増加、及びプリント配線基板１０の強度低下を招く可能性があることから、切欠３は適切な箇所に必要な数で設置する。
【００２１】
また、はんだボール６２は、放熱パッド２から放射状にいずれの方向にも排出されるが、近傍にパッドがあれば、表面張力により他のパッドにおける溶融はんだに吸収され、はんだボール６２として単独で存在することはなくなる。尚、仮に、はんだボール６２がパッド間に存在した場合でも、後工程において、絶縁試験及びブリッジ検査で排除することが可能である。
【００２２】
また、切欠３とパッド１との間隔、切欠３と放熱パッド２との間隔は、狭いほど良いが、プリント配線基板１０におけるパッド厚さ以上にすることが望ましい。例えば、パッド１及び放熱パッド２の厚さが０．０３５ｍｍの場合、上記間隔は、０．０３５ｍｍ以上であることが望ましい。これは、一般的にプリント配線基板のパターニング方法がエッチングに由来するもので、エッチングファクターが１の場合である。但し、異方性エッチングが可能な方法でパターニングする場合にはこの限りではない。
【００２３】
パッド１と放熱パッド２との間隔は、絶縁設計上、耐圧６００Ｖの製品で０．９ｍｍ以上、耐圧１２００Ｖの製品で２．７ｍｍ以上が望ましい。
【００２４】
また、はんだをソルダペースト６１の形態で供給する場合、ソルダペースト６１がはんだ合金粒とフラックスとの混合物であることから、ソルダペーストの体積は、はんだ合金粒体積の約２倍となるのが一般的である。そのため、リフロー前において、絶縁領域５３でのプリント配線基板１０とＩＣパッケージ５０との隙間は、リフロー後のはんだ厚さの約２倍となる。よって、噴出するはんだボール６２の直径も最大ではんだ厚さの２倍程度であることが予想される。したがって、切欠３の幅は、はんだボールが排出可能なように、はんだの厚さの２倍以上であることが望ましい。例えば、ソルダペースト厚さが０．１５ｍｍの場合、フラックス成分が蒸発したリフロー後のはんだ厚さは０．０７５ｍｍとなる。よって、切欠３の幅は、０．１５ｍｍ以上とするのが好ましい。
【００２５】
また、はんだの形態としてプリフォームソルダを用いる場合には、切欠３の幅は、プリフォームソルダの厚さ以上であることが望ましい。例えば、プリフォームソルダの厚さが０．０７５ｍｍの場合、切欠３の幅は０．０７５ｍｍ以上とすることができる。
また、球形以外の、はんだの厚さの２倍以上のはんだボールが発生する場合には、上述の限りではなく、切欠３の寸法を見直してもよい。
【００２６】
また、本実施の形態では、図１に示すパターン配置は、上述のようにＩＣパッケージとしてＱＦＮを想定しているが、ＱＦＮに限らない。例えば、ＱＦＰあるいは図６に示すプリント配線基板１５におけるパターン配置に対応するＳＯＮ、ＳＯＰ等に対応させてもよい。つまり、実装するＩＣパッケージに対応してプリント配線基板のパターン配置を決定すればよい。
【００２７】
実施の形態２．
上述の実施の形態１における半導体装置１０１では、プリント配線基板１０における切欠３及びＩＣパッケージ５０における絶縁領域５３は空胴のままである。これに対し本実施の形態２における半導体装置では、切欠３及び絶縁領域５３を封止材で充填した形態を開示する。以下に詳しく説明する。
【００２８】
高耐電圧ＩＣを実装したプリント配線基板は、それが単独で使用される場合、及びインテリジェントパワーモジュール（ＩＰＭ）の制御基板として使用される場合等がある。ＩＰＭの制御基板として使用される場合について、以下に説明する。
ＩＰＭは、制御回路とパワー回路とに大きく分けることができる。パワー回路には、主にＩＧＢＴ及びパワーＭＯＳＦＥＴ等の電流スイッチング用半導体チップが実装されている。基板としては、両面銅箔貼りセラミック（ＤＢＣ）基板等のセラミック基板、樹脂絶縁を施した金属ベース基板等を用いる。制御回路は、パワー回路のスイッチング用半導体チップのＯＮ／ＯＦＦを制御する。ここでプリント実装基板は、主にこの制御回路に用いられており、ケースに配置した端子を介して、パワー回路と電気的に接続される。
【００２９】
パワー回路の絶縁性能を向上させるために、封止材を用いることが一般的であり、制御回路もこの封止材に埋まることがある。
図７には、図１に示すプリント配線基板１０へＩＣパッケージ５０をはんだ付けしたものを、さらに封止材６５で封止した、本実施の形態２における半導体装置１０２の断面図が示されている。
【００３０】
例えばシリコーン系の封止材６５で封止することで、切欠３、及び厚み方向におけるＩＣパッケージ５０とプリント配線基板１０との絶縁領域５３における隙間の空気が封止材６５に置き換わる。その結果、パッド１と放熱パッド２との間の有効的な空間絶縁距離が長くなる。よって、実施の形態１の場合に比べてさらに耐電圧が向上するという効果が得られる。シリコーン系の封止材６５の封止方法として、ダイレクトポッティング工法等がある。
【００３１】
また、エポキシ樹脂系の封止材６５で封止することで、はんだ接合部の機械的な補強ができ、ＩＣパッケージ５０の接続信頼性が向上するという効果がある。エポキシ樹脂系の封止材６５の封止方法は、ダイレクトポッティング工法、トランスファーモールド工法等がある。
【００３２】
また、実施の形態１で説明した各種の変形例に関する内容は、本実施の形態２における半導体装置１０２に適用することができる。
【００３３】
実施の形態３．
上述の実施の形態１における半導体装置１０１では、プリント配線基板１０における切欠３は、Ｌ字形あるいは矩形状である。これに対し本実施の形態３では円形の切欠を開示する。本形態の形態３について、図８から図１０を用いて説明する。
【００３４】
図８には、実施の形態１にて説明したプリント配線基板１０における切欠３を、円筒形状の切欠１３としたプリント配線基板１７が示されている。このような切欠１３は、ドリル穴あけ、ルーター加工等で形成する。切欠３と同様に丸穴形状の切欠１３もはんだボール６２を通過させるものである。よって、はんだボール６２の排出を可能にするためには、実施の形態１で説明したように接合に使用するはんだの形態に対応して切欠１３の直径を決定することが望ましい。
また、はんだボール６２を効率良く、切欠１３を通りプリント配線基板１７の外部へ排出するためには、隣接する切欠１３同士の間隔Ｗは、狭いほどよい。
また、ＩＣパッケージ５０の絶縁領域５３に対応して、切欠１３は、絶縁が必要な距離に対応した数にて配置することが望ましい。実施の形態１でも説明したように、不必要に切欠を設けることでプリント配線基板１７の加工工数を増加させたり、プリント配線基板１７の強度低下を招くからである。
また実施の形態１でも既に述べたように、切欠１３は、パッド１に比して、はんだ供給量が多くはんだボール６２の発生確率が高い、放熱パッド２に近接して配置するのが好ましい。
【００３５】
このように切欠１３を丸穴で構成することで、図９に示す半導体装置１０３のように、ＩＣパッケージ５０における絶縁領域５３に対応するプリント配線基板１７上の領域において、隣接する切欠１３間には基材５が残存する。よって、実施の形態１の場合に比べてプリント配線基板の剛性を高めることができるという効果がある。
また、図８では、丸穴形状の切欠１３を千鳥状に配置した場合を図示しているが、図１０に示すプリント配線基板１７−２のように、切欠１３を縦横均等に配置してもよい。但し、千鳥状に切欠１３を配置した方が、丸穴形状の切欠１３をより高密度に配置することができる。その結果、はんだボール６２がＩＣパッケージ５０の絶縁領域５３に残留可能となる領域を低減でき、はんだボール６２の排出効率を向上させることができるという利点がある。
【００３６】
また、実施の形態１で説明した各種の変形例に関する内容は、本実施の形態３における半導体装置１０３にも適用することができる。
また、以上説明した各実施の形態を適宜組み合わせた構成を採ることも可能である。
【符号の説明】
【００３７】
１  電極パッド、２  放熱パッド、３  切欠、５  基材、
１０  プリント配線基板、１３  切欠、１７  プリント配線基板、
５０  ＩＣパッケージ、５３  絶縁領域、
６１  ソルダペースト、６２  はんだボール、６５  封止材、
１０１〜１０３  半導体装置。
【図１】
2015138788.tif 000003
【図２】
2015138788.tif 000004
【図３】
2015138788.tif 000005
【図４】
2015138788.tif 000006
【図５】
2015138788.tif 000007
【図６】
2015138788.tif 000008
【図７】
2015138788.tif 000009
【図８】
2015138788.tif 000010
【図９】
2015138788.tif 000011
【図１０】
2015138788.tif 000012