(57)【要約】【課題】外部のＣＰＵによるデジタル補正処理を使用せずにモータの速度検出のためのキャリブレーション動作を可能とする。【解決手段】キャリブレーション動作によってアーム３４の固定状態でゼロ電流がモータ３５に流れる状態での逆起電圧検出回路２５の逆起検出信号に対応する比較基準値ＶＣＭＰ＿ＲＥＦを算出する。そのために、モータ３５に流れる非ゼロ電流に応答して逆起電圧検出回路２５の逆起検出信号が第１と第２の値ＶＤＥＴ＿ＣＡＬ１、２に設定されて、半導体集積回路２は第１と第２の値から比較基準値ＶＣＭＰ＿ＲＥＦを算出する。調整部２１２５の逆起電圧検出回路２５の内部増幅器２５１のゲイン調整により、逆起電圧検出回路２５の逆起検出信号である比較入力値ＶＣＭＰ＿ＩＮと比較基準値ＶＣＭＰ＿ＲＥＦとの差が縮小する。【選択図】図１
2015176618.tif 000002
【特許請求の範囲】
【請求項１】
ハードディスク装置の磁気ヘッドを移動するモータを駆動するためのモータ駆動制御装置に搭載可能な半導体集積回路であって、
前記磁気ヘッドをランプ機構からディスク媒体の表面に移動するロード動作もしくは前記磁気ヘッドを前記ディスク媒体の表面から前記ランプ機構に移動するアンロード動作のためのキャリブレーション動作に際して、実質的にゼロ電流でない非ゼロ電流を前記半導体集積回路は前記モータに流すことが可能とされ、
前記非ゼロ電流は、前記ロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載したアームを外周ストッパに押し当てるか、もしくは前記アンロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載した前記アームを内周ストッパに押し当てることによって、前記アームの固定状態を可能とするものであり、
前記半導体集積回路は、前記モータを駆動するモータ駆動回路と、前記モータに発生する逆起電圧を検出する逆起電圧検出回路と、前記逆起電圧検出回路の内部増幅器のゲインを調整する調整部とを具備して、
前記キャリブレーション動作に際して、前記モータ駆動回路が前記非ゼロ電流を前記モータに流すことに応答して、前記逆起電圧検出回路から逆起検出信号が生成され、
前記半導体集積回路は、前記キャリブレーション動作によって前記アームの前記固定状態でかつ電流値が実質的にゼロであるゼロ電流が前記モータに流れる状態で前記逆起電圧検出回路から生成される前記逆起検出信号に対応する比較基準値を生成して、
前記半導体集積回路は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路から生成される前記逆起検出信号を第１の値と第２の値に設定して、
前記半導体集積回路は、前記キャリブレーション動作に際して、前記第１の値の前記逆起検出信号と前記第２の値の前記逆起検出信号とから、前記比較基準値を算出して、
前記半導体集積回路の前記調整部が前記キャリブレーション動作により前記逆起電圧検出回路の前記内部増幅器の前記ゲインを調整することで、前記ゲインに応答した前記逆起電圧検出回路から前記逆起検出信号である比較入力値が生成され、
前記半導体集積回路の前記調整部は、前記キャリブレーション動作によって前記比較入力値と前記比較基準値との差を縮小するように前記逆起電圧検出回路の前記内部増幅器の前記ゲインを調整する
半導体集積回路。
【請求項２】
請求項１において、
前記半導体集積回路は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流を第１電流値と第２電流値とにそれぞれ設定することによって、前記逆起電圧検出回路から生成される前記逆起検出信号を前記第１の値と前記第２の値とにそれぞれ設定する
半導体集積回路。
【請求項３】
請求項１において、
前記逆起電圧検出回路は、前記内部増幅器である前段の反転増幅器と、後段の減算増幅器とにより構成され、
前記逆起電圧検出回路の前記前段の前記反転増幅器と前記後段の前記減算増幅器が前記モータの両端子間電圧と前記モータと直列接続された電流検出抵抗の両端子間電圧を増幅することにより、前記逆起電圧検出回路から前記逆起検出信号が生成され、
前記半導体集積回路は、前記キャリブレーション動作に際して前記後段の前記減算増幅器の減算ゲイン値を第１の減算ゲイン値と第２の減算ゲイン値にそれぞれ設定して、前記逆起電圧検出回路から生成される前記逆起検出信号を前記第１の値と前記第２の値にそれぞれ設定する
半導体集積回路。
【請求項４】
請求項１において、
前記逆起電圧検出回路から、アナログ逆起検出信号である前記逆起検出信号が生成され、
前記アナログ逆起検出信号の最大値は前記半導体集積回路の動作電源電圧よりも低い許容最大電圧に制御され、前記アナログ逆起検出信号の最小値は前記半導体集積回路の接地電圧よりも高い許容最小電圧に制御される
半導体集積回路。
【請求項５】
請求項１において、
前記半導体集積回路は、デジタル・アナログ変換器と、アナログ・デジタル変換器とを更に具備して、
前記デジタル・アナログ変換器の出力端子は、前記モータ駆動回路の入力端子に接続され、
前記アナログ・デジタル変換器の入力端子に前記逆起電圧検出回路から生成される前記逆起検出信号であるアナログ逆起検出信号が供給され、前記アナログ・デジタル変換器の出力端子からデジタル逆起検出信号が生成される
半導体集積回路。
【請求項６】
請求項５において、
前記半導体集積回路は、第１検出レジスタと第２検出レジスタと第３検出レジスタと第４検出レジスタと計算ユニットと比較器とを更に具備して、
前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路から生成される前記逆起検出信号の前記第１の値に対応する前記アナログ・デジタル変換器の前記デジタル逆起検出信号は、前記第３検出レジスタに格納可能とされ、
前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路から生成される前記逆起検出信号の前記第２の値に対応する前記アナログ・デジタル変換器の前記デジタル逆起検出信号は、第４検出レジスタに格納可能とされ、
前記計算ユニットは前記第３検出レジスタに格納された第１の情報と前記第４検出レジスタに格納された第２の情報から前記比較基準値を算出して前記第１検出レジスタに格納可能とされ、
前記キャリブレーション動作によって調整された前記ゲインに応答して生成された前記比較入力値に対応する前記アナログ・デジタル変換器の前記デジタル逆起検出信号は、前記第２検出レジスタに格納可能とされ、
前記第１検出レジスタに格納された前記比較基準値と、前記比較入力値に対応して前記第２検出レジスタに格納された前記アナログ・デジタル変換器の前記デジタル逆起検出信号との比較を、前記比較器が実行するものであり、
前記調整部は、前記比較器での比較結果に応答して、前記キャリブレーション動作により前記逆起電圧検出回路の前記内部増幅器の前記ゲインを調整する
半導体集積回路。
【請求項７】
請求項６において、
前記計算ユニットは、減算器と除算器と加算器とによって構成され、
前記減算器の一方の入力端子に前記第３検出レジスタに格納された前記第１の情報が供給され、前記減算器の他方の入力端子に前記第４検出レジスタに格納された前記第２の情報が供給され、前記減算器の出力端子から減算結果が生成可能とされ、
前記除算器の一方の入力端子に前記減算器の前記減算結果が供給され、前記除算器の他方の入力端子に除算指示値が供給され、前記除算器の出力端子から除算結果が生成可能とされ、
前記加算器の一方の入力端子に前記第３検出レジスタに格納された前記第１の情報が供給され、前記加算器の他方の入力端子に前記除算器の前記除算結果が供給され、前記加算器の出力端子からは加算結果である前記比較基準値が生成可能とされる
半導体集積回路。
【請求項８】
請求項７において、
前記半導体集積回路は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路から生成される前記逆起検出信号を前記第１の値と前記第２の値に設定するための状態制御ユニットを更に具備して、
前記状態制御ユニットは、乗算器とセレクタとを少なくとも含むものであり、
前記乗算器の一方の入力端子には比率指示値が供給され、前記乗算器の他方の入力端子にモータ入力電流指示値が供給されて、前記乗算器の出力端子から乗算結果が生成可能とされ、
前記セレクタの一方の入力端子に前記乗算器の前記乗算結果が供給され、前記セレクタの他方の入力端子に前記モータ入力電流指示値が供給され、前記セレクタの選択制御端子に選択指示信号が供給され、
前記セレクタの前記選択制御端子に供給される前記選択指示信号が第１状態である場合には、前記セレクタの前記他方の入力端子に供給される前記モータ入力電流指示値がモータ電流指示値として前記セレクタの出力端子から生成可能とされ、
前記セレクタの前記選択制御端子に供給される前記選択指示信号が第２状態である場合には、前記セレクタの前記一方の入力端子に供給される前記乗算器の前記乗算結果がモータ電流指示値として前記セレクタの出力端子から生成可能とされ、
前記第１状態である前記選択指示信号に応答して前記セレクタの前記出力端子から生成される前記モータ電流指示値は、前記逆起検出信号を前記第１の値に設定するものであり、
前記第２状態である前記選択指示信号に応答して前記セレクタの前記出力端子から生成される前記モータ電流指示値は、前記逆起検出信号を前記第２の値に設定するものであり、
前記状態制御ユニットは、前記乗算器の前記一方の入力端子に供給される前記比率指示値に依存する前記除算指示値を生成可能とされ、
前記状態制御ユニットから生成される前記除算指示値は、前記計算ユニットの前記除算器の前記他方の入力端子に供給可能とされる
半導体集積回路。
【請求項９】
請求項８において、
前記状態制御ユニットは、更に減算器を含むものであり、
前記減算器の一方の入力端子には前記比率指示値が供給され、前記減算器の他方の入力端子には“１”が供給され、前記減算器の出力端子から減算結果である前記除算指示値が生成可能とされ、
前記状態制御ユニットの前記減算器の前記出力端子から生成される前記除算指示値は、前記比率指示値から前記“１”を減算した減算結果であり、
前記比率指示値ＡＤＪ＿ＲＡＴＩＯに関してＡＤＪ＿ＲＡＴＩＯ＝２ｎ＋１の条件(ｎは整数)が満足され、前記計算ユニットの前記除算器は前記比率指示値のビットデータを前記除算指示値に応答して右方向にシフトするシフトレジスタによって構成された
半導体集積回路。
【請求項１０】
請求項３において、
前記半導体集積回路は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路から生成される前記逆起検出信号を前記第１の値と前記第２の値に設定するための状態制御ユニットを更に具備して、
前記状態制御ユニットは、乗算器とセレクタとを少なくとも含むものであり、
前記乗算器の一方の入力端子には比率指示値が供給され、前記乗算器の他方の入力端子にゲイン指示値が供給されて、前記乗算器の出力端子から乗算結果が生成可能とされ、
前記セレクタの一方の入力端子に前記乗算器の前記乗算結果が供給され、前記セレクタの他方の入力端子には前記ゲイン指示値が供給され、前記セレクタの選択制御端子に選択指示信号が供給され、
前記セレクタの前記選択制御端子に供給される前記選択指示信号が第１状態である場合には、前記セレクタの前記他方の入力端子に供給される前記ゲイン指示値が前記減算増幅器の前記減算ゲイン値として前記セレクタの出力端子から生成可能とされ、
前記セレクタの前記選択制御端子に供給される前記選択指示信号が第２状態である場合には、前記セレクタの前記一方の入力端子に供給される前記乗算器の前記乗算結果が前記減算増幅器の前記減算ゲイン値として前記セレクタの出力端子から生成可能とされ、
前記第１状態である前記選択指示信号に応答して前記セレクタの前記出力端子から生成される前記減算増幅器の前記減算ゲイン値は、前記逆起検出信号を前記第１の値に設定するものであり、
前記第２状態である前記選択指示信号に応答して前記セレクタの前記出力端子から生成される前記減算増幅器の前記減算ゲイン値は、前記逆起検出信号を前記第２の値に設定するものであり、
前記状態制御ユニットは、前記乗算器の前記一方の入力端子に供給される前記比率指示値に依存する前記除算指示値を生成可能とされ、
前記状態制御ユニットから生成される前記除算指示値は、前記計算ユニットの前記除算器の前記他方の入力端子に供給可能とされる
半導体集積回路。
【請求項１１】
請求項１０において、
前記状態制御ユニットは、更に減算器を含むものであり、
前記減算器の一方の入力端子には前記比率指示値が供給され、前記減算器の他方の入力端子には“１”が供給され、前記減算器の出力端子から減算結果である前記除算指示値が生成可能とされ、
前記状態制御ユニットの前記減算器の前記出力端子から生成される前記除算指示値は、前記比率指示値から前記“１”を減算した減算結果であり、
前記比率指示値に関してＡＤＪ＿ＲＡＴＩＯ＝２ｎ＋１の条件(ｎは整数)が満足され、前記計算ユニットの前記除算器は前記計算ユニットの前記除算器は前記比率指示値のビットデータを前記除算指示値に応答して右方向にシフトするシフトレジスタによって構成された
半導体集積回路。
【請求項１２】
請求項４において、
前記状態制御ユニットは、前記アナログ逆起検出信号の前記最大値と前記最小値とを、前記許容最大電圧と前記許容最小電圧とにそれぞれ制御するものであり、
前記状態制御ユニットは、第１比較器と第２比較器とＯＲ回路とリミッタ部とを更に含み、
前記第１比較器の一方の入力端子と前記第２比較器の一方の入力端子とに、前記アナログ・デジタル変換器の前記デジタル逆起検出信号が共通に供給可能とされ、
前記第１比較器の他方の入力端子に前記許容最大電圧が供給可能とされ、前記第２比較器の他方の入力端子に前記許容最小電圧が供給可能とされ、
前記ＯＲ回路の一方の入力端子と他方の入力端子に、前記第１比較器の比較出力信号と前記第２比較器の比較出力信号とがそれぞれ供給可能とされ、
前記リミッタ部には、前記比率指示値と前記ＯＲ回路から生成される出力信号が供給可能とされ、
前記第１比較器の前記一方の入力端子と前記第２比較器の前記一方の入力端子とに共通に供給される前記デジタル逆起検出信号が前記許容最大電圧よりも高いもしくは前記許容最小電圧よりも低い場合には、前記リミッタ部は制限比率指示値を生成して、
前記リミッタ部により生成される前記制限比率指示値は、前記比率指示値よりも小さな値に設定され、前記状態制御ユニットの前記減算器の前記一方の入力端子に供給可能とされる
半導体集積回路。
【請求項１３】
請求項１において、
前記モータ駆動回路は、前記ハードディスク装置の前記磁気ヘッドを移動する前記モータとしてのボイスコイルモータを駆動する
半導体集積回路。
【請求項１４】
請求項１３において、
前記半導体集積回路は、前記のボイスコイルモータを駆動するためのボイスコイルモータドライバと前記ディスク媒体を回転するスピンドルモータを駆動するためのスピンドルモータドライバとを集積化した
半導体集積回路。
【請求項１５】
ハードディスク装置の磁気ヘッドを移動するモータを駆動するためのモータ駆動制御装置に搭載可能な半導体集積回路の動作方法であって、
前記磁気ヘッドをランプ機構からディスク媒体の表面に移動するロード動作もしくは前記磁気ヘッドを前記ディスク媒体の表面から前記ランプ機構に移動するアンロード動作のためのキャリブレーション動作に際して、実質的にゼロ電流でない非ゼロ電流を前記半導体集積回路は前記モータに流すことが可能とされ、
前記非ゼロ電流は、前記ロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載したアームを外周ストッパに押し当てるか、もしくは前記アンロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載した前記アームを内周ストッパに押し当てることによって、前記アームの固定状態を可能とするものであり、
前記半導体集積回路は、前記モータを駆動するモータ駆動回路と、前記モータに発生する逆起電圧を検出する逆起電圧検出回路と、前記逆起電圧検出回路の内部増幅器のゲインを調整する調整部とを具備して、
前記キャリブレーション動作に際して、前記モータ駆動回路が前記非ゼロ電流を前記モータに流すことに応答して、前記逆起電圧検出回路から逆起検出信号が生成され、
前記半導体集積回路は、前記キャリブレーション動作によって前記アームの前記固定状態でかつ電流値が実質的にゼロであるゼロ電流が前記モータに流れる状態で前記逆起電圧検出回路から生成される前記逆起検出信号に対応する比較基準値を生成して、
前記半導体集積回路は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路から生成される前記逆起検出信号を第１の値と第２の値に設定して、
前記半導体集積回路は、前記キャリブレーション動作に際して、前記第１の値の前記逆起検出信号と前記第２の値の前記逆起検出信号とから、前記比較基準値を算出して、
前記半導体集積回路の前記調整部が前記キャリブレーション動作により前記逆起電圧検出回路の前記内部増幅器の前記ゲインを調整することで、前記ゲインに応答した前記逆起電圧検出回路から前記逆起検出信号である比較入力値が生成され、
前記半導体集積回路の前記調整部は、前記キャリブレーション動作によって前記比較入力値と前記比較基準値との差を縮小するように前記逆起電圧検出回路の前記内部増幅器の前記ゲインを調整する
半導体集積回路の動作方法。
【請求項１６】
請求項１５において、
前記半導体集積回路は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流を第１電流値と第２電流値とにそれぞれ設定することによって、前記逆起電圧検出回路から生成される前記逆起検出信号を前記第１の値と前記第２の値とにそれぞれ設定する
半導体集積回路の動作方法。
【請求項１７】
請求項１５において、
前記逆起電圧検出回路は、前記内部増幅器である前段の反転増幅器と、後段の減算増幅器とにより構成され、
前記逆起電圧検出回路の前記前段の前記反転増幅器と前記後段の前記減算増幅器が前記モータの両端子間電圧と前記モータと直列接続された電流検出抵抗の両端子間電圧を増幅することにより、前記逆起電圧検出回路から前記逆起検出信号が生成され、
前記半導体集積回路は、前記キャリブレーション動作に際して前記後段の前記減算増幅器の減算ゲイン値を第１の減算ゲイン値と第２の減算ゲイン値にそれぞれ設定して、前記逆起電圧検出回路から生成される前記逆起検出信号を前記第１の値と前記第２の値にそれぞれ設定する
半導体集積回路の動作方法。
【請求項１８】
請求項１５において、
前記逆起電圧検出回路から、アナログ逆起検出信号である前記逆起検出信号が生成され、
前記アナログ逆起検出信号の最大値は前記半導体集積回路の動作電源電圧よりも低い許容最大電圧に制御され、前記アナログ逆起検出信号の最小値は前記半導体集積回路の接地電圧よりも高い許容最小電圧に制御される
半導体集積回路の動作方法。
【請求項１９】
請求項１５において、
前記半導体集積回路は、デジタル・アナログ変換器と、アナログ・デジタル変換器とを更に具備して、
前記デジタル・アナログ変換器の出力端子は、前記モータ駆動回路の入力端子に接続され、
前記アナログ・デジタル変換器の入力端子に前記逆起電圧検出回路から生成される前記逆起検出信号であるアナログ逆起検出信号が供給され、前記アナログ・デジタル変換器の出力端子からデジタル逆起検出信号が生成される
半導体集積回路の動作方法。
【請求項２０】
請求項１９において、
前記半導体集積回路は、第１検出レジスタと第２検出レジスタと第３検出レジスタと第４検出レジスタと計算ユニットと比較器とを更に具備して、
前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路から生成される前記逆起検出信号の前記第１の値に対応する前記アナログ・デジタル変換器の前記デジタル逆起検出信号は、前記第３検出レジスタに格納可能とされ、
前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路から生成される前記逆起検出信号の前記第２の値に対応する前記アナログ・デジタル変換器の前記デジタル逆起検出信号は、第４検出レジスタに格納可能とされ、
前記計算ユニットは前記第３検出レジスタに格納された第１の情報と前記第４検出レジスタに格納された第２の情報から前記比較基準値を算出して前記第１検出レジスタに格納可能とされ、
前記キャリブレーション動作によって調整された前記ゲインに応答して生成された前記比較入力値に対応する前記アナログ・デジタル変換器の前記デジタル逆起検出信号は、前記第２検出レジスタに格納可能とされ、
前記第１検出レジスタに格納された前記比較基準値と、前記比較入力値に対応して前記第２検出レジスタに格納された前記アナログ・デジタル変換器の前記デジタル逆起検出信号との比較を、前記比較器が実行するものであり、
前記調整部は、前記比較器での比較結果に応答して、前記キャリブレーション動作により前記逆起電圧検出回路の前記内部増幅器の前記ゲインを調整する
半導体集積回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はハードディスク装置の磁気ヘッドを移動するモータを駆動するためのモータ駆動制御装置に搭載可能な半導体集積回路およびその動作方法に関し、特に半導体集積回路の外部のＣＰＵによるデジタル補正処理を使用することなくモータの速度検出のためのキャリブレーション動作を可能とするのに有効な技術に関するものである。
【背景技術】
【０００２】
ハードディスク装置(ＨＤＤ)では、スピンドルモータによって磁気ディスクを高速回転させて、回転中の磁気ディスクの媒体表面にリード／ライト用の磁気ヘッドを近接させ磁気ディスクの径方向に磁気ヘッドをボイスコイルモータによって移動して磁気ディスクの情報の書き込みと読み出しとが実行される。
【０００３】
更にハードディスク装置(ＨＤＤ)では、データの読み書きを行わない場合に、磁気ヘッドを磁気ディスクの外周よりも外側のランプ機構へ退避・停止するロード／アンロード方式が採用されている。ホストからの命令に従ってロード動作によって磁気ヘッドをランプ機構の退避位置からディスク媒体表面に移動することでリード／ライト動作を実行して、リード／ライト動作の終了後にはホストからの命令に従ってアンロード動作によって磁気ヘッドを反対にディスク媒体表面からランプ機構の退避位置に移動するものである。
【０００４】
一方、ハードディスク装置(ＨＤＤ)の高記録密度化に伴い媒体表面ディスク上における磁気ヘッドの浮上量が小さくなり、磁気ヘッドのロード時の速度制御の精度の向上が要求されている。磁気ヘッドのロード時の速度はランプ機構の退避位置からディスク媒体表面への磁気ヘッドの移動速度であるが、従来より移動時のボイスコイルモータに発生する逆起電圧が検出され、検出された逆起電圧に基づき磁気ヘッドのロード時の速度を制御するものである。
【０００５】
下記特許文献１には、ボイスコイルモータの両端子間電圧とボイスコイルモータと直列接続されたセンス抵抗の両端子間電圧とを２段の負帰還型差動増幅器によって増幅して、ボイスコイルモータ(ＶＣＭ)の逆起電圧を検出することが記載されている。更に、下記特許文献１には、温度変化に起因するボイスコイルモータの寄生抵抗(ボイスコイルモータ抵抗)の変化による逆起電圧の検出値の誤差を補正するために、キャリブレーション動作を実行することが記載されている。すなわち、ロード制御開始に際して、キャリッジを外周ストッパに押し当てた状態のＶＣＭの実際の速度がゼロの状態で、２段階の電流値のＶＣＭ電流をＶＣＭに流してＶＣＭ検出回路より検出されるＶＣＭ速度検出値を読み込み、ＶＣＭ電流値とＶＣＭ速度検出値との関係をＣＰＵのソフトウェア処理によって補正するものである。更に、アンロードに際しては、タイマ値が規定時間以上経過している場合には、磁気ヘッドを磁気ディスクの内周方向にリトラクトするリトラクト動作を行い、キャリッジを内周ストッパに押し当てる。この状態で、キャリッジへの駆動力が内周側に働く向きで２段階の電流値のＶＣＭ電流を流して、同様にＶＣＭ電流値とＶＣＭ速度検出値との関係をＣＰＵのソフトウェア処理によって補正するものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１６３９０１号  公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者等は本発明に先立ち、ハードディスク装置(ＨＤＤ)において磁気ヘッドを移動するボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバＩＣと呼ばれる半導体集積回路の開発に従事した。具体的には、このドライバＩＣは、磁気ディスクを高速回転するスピンドルモータを駆動するためのスピンドルモータドライバとボイスコイルモータを駆動するためのボイスコイルモータドライバとを集積化したコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路である。
【０００８】
一方、このコンボドライバと呼ばれる高集積密度の半導体集積回路には、ボイスコイルモータ(ＶＣＭ)の逆起電圧を検出するために、上記特許文献１に記載のように磁気ヘッドのロード制御開始に際して、ＶＣＭ電流値とＶＣＭ速度検出値との関係を補正することが必要となった。
【０００９】
図１８は、コンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が搭載されるハードディスク装置(ＨＤＤ)の構成を示す図である。
【００１０】
図１８に示すように、ハードディスク装置(ＨＤＤ)は、システムオンチップ(ＳｏＣ)によって構成されたコントローラ１と、コンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２と、磁気ディスク装置３とによって構成される。
【００１１】
磁気ディスク装置３は、磁気ディスク装置３１とスピンドルモータ３２と磁気ヘッド３３とアーム(キャリッジ)３４とボイスコイルモータ(ＶＣＭ)３５とランプ機構３６とによって構成されている。情報の書き込みと読み出しとが行われる磁気ディスク装置３１はスピンドルモータ３２により回転駆動され、情報の書き込みと読み出しのための磁気ヘッド３３が搭載されたアーム３４はボイスコイルモータ(ＶＣＭ)３５により駆動される。情報の書き込みと読み出しとが実行されない場合には、磁気ヘッド３３はランプ機構３６に退避される。ホスト装置からの命令に従ってロード動作ＬＯＡＤによって磁気ヘッド３３をランプ機構３６から磁気ディスク装置３１の内周の方向に移動することによって情報の書き込みと読み出しとが実行される。情報の書き込みと読み出しの終了後はホスト装置からの命令に従ってアンロード動作ＵＮＬＯＡＤによって、磁気ヘッド３３を反対に磁気ディスク装置３１の内周の方向からランプ機構３６の退避位置に移動するものである。
【００１２】
コンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２は、論理回路２１と、デジタル・アナログ変換器２２と、アナログ・デジタル変換器２３と、ボイスコイルモータ駆動回路２４と、逆起電圧検出回路２５とによって構成される。尚、図１８には図示されていないが、コンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２は、図１８に示したハードディスク装置(ＨＤＤ)のスピンドルモータ３２を駆動するスピンドルモータ駆動回路を内蔵するものである。
【００１３】
システムオンチップ(ＳｏＣ)によって構成されたコントローラ１は、従来のハードディスクコントローラ(ＨＤＣ：Hard Disc Controller)と従来のリード・ライト・チャネルＬＳＩとを、ワンチップの高集積密度の半導体集積回路に集積化したものである。すなわち、ハードディスクコントローラは、ホストインターフェースと、クロック生成器と、サーボ回路と、キャッシュメモリと、エラー訂正回路(ＥＣＣ)と、ディスクインターフェースとによって構成される。更にリード・ライト・チャネルＬＳＩは、磁気ディスクに書き込むデータをコード変調する一方、逆に磁気ディスクからの読み出した再生信号のＰＲＭＬ(Partial Response Maximum Likelihood)信号処理回路や磁気ヘッド位置情報生成回路等によって構成される。
【００１４】
コントローラ１から生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴは、コンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２のデジタル・アナログ変換器２２によってアナログ出力信号に変換され、アナログ出力信号はボイスコイルモータ駆動回路２４の入力端子に供給される。更に、ボイスコイルモータ駆動回路２４の駆動出力信号はボイスコイルモータ(ＶＣＭ)３５の両端に印加されるので、磁気ヘッド３３が搭載されたアーム３４を駆動するボイスコイルモータ(ＶＣＭ)３５はボイスコイルモータ駆動回路２４の駆動出力信号により駆動される。
【００１５】
ホスト装置からの命令に従ってロード動作ＬＯＡＤにより磁気ヘッド３３がランプ機構３６から磁気ディスク装置３１の内周方向に移動する際の移動速度に対応するボイスコイルモータ(ＶＣＭ)３５に発生する逆起電圧が、ボイスコイルモータ(ＶＣＭ)３５の両端から逆起電圧検出回路２５の差動入力端子に供給される。逆起電圧検出回路２５のアナログ逆起検出信号はアナログ・デジタル変換器２３によりデジタル逆起検出信号に変換され、デジタル逆起検出信号ＶＤＥＴ＿Ｄは論理回路２１を介してコントローラ１に供給される。コントローラ１はデジタル逆起検出信号ＶＤＥＴ＿Ｄが一定となるようにデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの値をフィードバック制御するので、ロード動作ＬＯＡＤの場合の磁気ヘッド３３の移動速度が一定に制御されることが可能となる。
【００１６】
図１９は、本発明に先立ち本発明者等により検討されたコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が図１８に示したハードディスク装置(ＨＤＤ)に搭載される様子を示した図である。図１９に示した半導体集積回路２も、ロード動作ＬＯＡＤの場合の磁気ヘッド３３の移動速度が一定に制御されるようにコントローラ１によるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴのフィードバック制御によってデジタル逆起検出信号ＶＤＥＴ＿Ｄが一定となるように制御するものである。
【００１７】
図１９に示したように、コンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２は、論理回路２１と、デジタル・アナログ変換器２２と、アナログ・デジタル変換器２３と、ボイスコイルモータ駆動回路２４と、逆起電圧検出回路２５とによって構成される。
【００１８】
論理回路２１は、シリアルインターフェース２１１と調整論理回路２１２によって構成される。
【００１９】
シリアルインターフェース２１１には、システムオンチップ(ＳｏＣ)によって構成されたコントローラ１から外部制御信号Ａ１＿ＯＦＦ＿ＡＤＪ、Ａ１＿ＧＡＩＮ＿ＡＤＪ、Ａ２＿ＯＦＦ＿ＡＤＪ、Ａ２＿ＧＡＩＮが供給される。またシリアルインターフェース２１１はコントローラ１から供給されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴをデジタル・アナログ変換器２２の入力端子に供給する一方、シリアルインターフェース２１１はアナログ・デジタル変換器２３により生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄをコントローラ１に供給する。
【００２０】
調整論理回路２１２は、４個の調整レジスタ２１２１、２１２２、２１２３、２１２４と調整シーケンサ２１２５と２個の逆起検出信号レジスタ２１２６、２１２７と比較器２１２８とによって構成される。
【００２１】
デジタル・アナログ変換器２２の入力端子にはシリアルインターフェース２１１を介してコントローラ１からデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴが供給されることにより、デジタル・アナログ変換器２２の出力端子のアナログボイスコイルモータ電流指示値がボイスコイルモータ駆動回路２４の入力端子に供給される。
【００２２】
ボイスコイルモータ駆動回路２４は正極性ボイスコイルモータ駆動電圧Ｖｖｃｍｐと負極性ボイスコイルモータ駆動電圧Ｖｖｃｍｎとを生成するために、非反転増幅器２４１と反転増幅器２４２とによって構成される。非反転増幅器２４１の入力端子と反転増幅器２４２の入力端子とにデジタル・アナログ変換器２２の出力端子のアナログボイスコイルモータ電流指示値が供給され、非反転増幅器２４１の出力端子にはボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍを検出するための検出抵抗Ｒｓの一端が接続される。検出抵抗Ｒｓの他端はボイスコイルモータ(ＶＣＭ)３５の一端が接続されて、ボイスコイルモータ(ＶＣＭ)３５の他端は反転増幅器２４２の出力端子に接続される。ボイスコイルモータ(ＶＣＭ)３５の一端と他端との間には、ボイスコイルモータ(ＶＣＭ)３５のコイルＬと寄生抵抗ＲＬと逆起電圧Ｖｂｅｍｆとが直列に接続されている。
【００２３】
逆起電圧検出回路２５は、反転増幅器２５１と減算増幅器２５２とローパスフィルタ２５３とにより構成される。反転増幅器２５１は抵抗値Ｒ１の第１抵抗と抵抗値Ｒ２の第２抵抗と第１差動増幅器Ａ１により構成され、減算増幅器２５２は抵抗値Ｒ３の第３抵抗と抵抗値Ｒ４の第４抵抗と抵抗値Ｒ３の第５抵抗と抵抗値Ｒ４の第６抵抗と第２差動増幅器Ａ２によって構成される。ローパスフィルタ２５３は抵抗Ｒと容量Ｃとによって構成され、ローパスフィルタ２５３はボイスコイルモータ３５のコイルＬの両端間に生じる高周波電圧成分を除去するように機能する。反転増幅器２５１の抵抗値Ｒ１の第１抵抗の一端にはボイスコイルモータ電流Ｉｖｃｍを検出するための検出抵抗Ｒｓの一端が接続されて、抵抗値Ｒ１の第１抵抗の他端は第１差動増幅器Ａ１の反転入力端子−と抵抗値Ｒ２の第２抵抗の一端とに接続され、抵抗値Ｒ２の第２抵抗の他端は第１差動増幅器Ａ１の出力端子に接続される。検出抵抗Ｒｓの他端とボイスコイルモータ(ＶＣＭ)３５の一端との接続ノードの共通電圧Ｖｃｏｍは、第１差動増幅器Ａ１の非反転入力端子＋に供給される。減算増幅器２５２の抵抗値Ｒ３の第３抵抗の一端に反転増幅器２５１の出力信号が供給され、抵抗値Ｒ３の第３抵抗の他端は第２差動増幅器Ａ２の反転入力端子−と抵抗値Ｒ４の第４抵抗の一端に接続され、抵抗値Ｒ４の第４抵抗の他端は第２差動増幅器Ａ２の出力端子に接続される。抵抗値Ｒ３の第５抵抗の一端にボイスコイルモータ(ＶＣＭ)３５の他端が接続され、抵抗値Ｒ３の第５抵抗の他端は第２差動増幅器Ａ２の非反転入力端子＋と抵抗値Ｒ４の第６抵抗の一端に接続され、抵抗値Ｒ４の第６抵抗の他端には基準電圧Ｖｒｅｆが供給される。減算増幅器２５２の出力信号はローパスフィルタ２５３の抵抗Ｒの一端に供給され、抵抗Ｒの他端はローパスフィルタ２５３の容量Ｃの一端に接続され、容量Ｃの他端は接地電位に接続される。逆起電圧検出回路２５のローパスフィルタ２５３の出力端子からアナログ逆起検出信号Ｖｄｅｔ＿Ａが生成される。このアナログ逆起検出信号Ｖｄｅｔ＿Ａはアナログ・デジタル変換器２３によりデジタル逆起検出信号に変換され、デジタル逆起検出信号ＶＤＥＴ＿Ｄは論理回路２１を介してコントローラ１に供給される。
【００２４】
一方、ボイスコイルモータ(ＶＣＭ)３５のコイルＬに流れる電流をＩvcmとし、逆起電圧をＶbemfとし、基準電圧をＶｒｅｆすると、逆起電圧検出回路２５の出力端子からのアナログ逆起検出信号Ｖｄｅｔ＿Ａは、下記(１式)で与えられる。
【００２５】
【数１】
2015176618.tif 000003
【００２６】
尚、上記(１式)の右辺の第２行目の第２項中の(＋Ｉvcm)は、ボイスコイルモータ電流Ｉｖｃｍが正の電流値であり、ロード動作ＬＯＡＤに際して、磁気ヘッド３３がランプ機構３６から磁気ディスク装置３１の内周の方向に移動することを示すものである。
【００２７】
論理回路２１の調整論理回路２１２は、第１ゲイン調整レジスタ２１２１と第１オフセット調整レジスタ２１２２と第２ゲイン調整レジスタ２１２３と第２オフセット調整レジスタ２１２４と調整シーケンサ２１２５と第１検出レジスタ２１２６と第２検出レジスタ２１２７と比較器２１２８とによって構成される。
【００２８】
論理回路２１のシリアルインターフェース２１１には、コントローラ１から反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪと第１オフセット調整指示信号Ａ１＿ＯＦＦ＿ＡＤＪと減算ゲイン値Ａ２＿ＧＡＩＮと第２オフセット調整指示信号Ａ２＿ＯＦＦ＿ＡＤＪとデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとが供給される。
【００２９】
後に詳述するキャリブレーション動作の期間中に、反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪが、コントローラ１からシリアルインターフェース２１１を介して調整シーケンサ２１２５に供給される。その結果、調整シーケンサ２１２５は、キャリブレーション動作の期間中に、比較器２１２８の出力信号に応答して第１ゲイン調整レジスタ２１２１の反転ゲイン値Ａ１＿ＧＡＩＮを適切な値に校正する。第１ゲイン調整レジスタ２１２１に格納される反転ゲイン値Ａ１＿ＧＡＩＮは、逆起電圧検出回路２５の反転増幅器２５１は第１抵抗の抵抗値Ｒ１の値を設定する。従って、第１ゲイン調整レジスタ２１２１に格納された反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪによって調整された抵抗値Ｒ１の第１抵抗によって、逆起電圧検出回路２５の反転増幅器２５１の増幅ゲインが設定されるものである。キャリブレーション動作に先行した準備期間中に、第１オフセット調整指示信号Ａ１＿ＯＦＦ＿ＡＤＪがコントローラ１からシリアルインターフェース２１１を介して調整シーケンサ２１２５に供給される。従って、準備期間中に調整シーケンサ２１２５は、比較器２１２８の出力信号に応答して、第１オフセット調整レジスタ２１２２の第１オフセット値Ａ１＿ＯＦＦを適切な値に調整する。その結果、第１オフセット調整レジスタ２１２２に格納された第１オフセット値Ａ１＿ＯＦＦは、逆起電圧検出回路２５の反転増幅器２５１の内部の第１差動増幅器Ａ１の第１差動入力オフセットを補償する。同様に、準備期間中に第２オフセット調整指示信号Ａ２＿ＯＦＦ＿ＡＤＪが、コントローラ１からシリアルインターフェース２１１を介して調整シーケンサ２１２５に供給される。従って、準備期間中に調整シーケンサ２１２５は、比較器２１２８の出力信号に応答して第２オフセット調整レジスタ２１２４の第２オフセット値Ａ２＿ＯＦＦを適切な値に調整する。その結果、第２オフセット調整レジスタ２１２４に格納された第２オフセット値Ａ２＿ＯＦＦは、逆起電圧検出回路２５の減算増幅器２５２の内部の第２差動増幅器Ａ２の第２差動入力オフセットを補償する。更にキャリブレーション動作に先行した準備期間中において、減算ゲイン値Ａ２＿ＧＡＩＮが、コントローラ１からシリアルインターフェース２１１を介して、第２ゲイン設定レジスタ２１２３に供給される。その結果、第２ゲイン設定レジスタ２１２３に格納された減算ゲイン値Ａ２＿ＧＡＩＮは、逆起電圧検出回路２５の減算増幅器２５２の抵抗値Ｒ３の第３抵抗と抵抗値Ｒ４の第４抵抗の比率および抵抗値Ｒ３の第５抵抗と抵抗値Ｒ４の第６抵抗の比率を設定する。すなわち、第２ゲイン設定レジスタ２１２３に格納された減算ゲイン値Ａ２＿ＧＡＩＮにより、逆起電圧検出回路２５の減算増幅器２５２の減算増幅ゲインが設定されるものである。
【００３０】
第１検出レジスタ２１２６の信号入力端子と第２検出レジスタ２１２７の信号入力端子には、アナログ・デジタル変換器２３から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄが供給される。第１検出レジスタ２１２６のラッチ制御端子には調整シーケンサ２１２５から基準値ラッチ制御信号ＬＡＴ＿ＲＥＦが供給され、第２検出レジスタ２１２７のラッチ制御端子には調整シーケンサ２１２５から検出値ラッチ制御信号ＬＡＴ＿ＤＥＴが供給される。第１検出レジスタ２１２６の信号出力端子からの出力信号は比較基準値ＶＣＭＰ＿ＲＥＦとして比較器２１２８の一方の入力端子に供給され、第２検出レジスタ２１２７の信号出力端子からの出力信号は比較入力値ＶＣＭＰ＿ＩＮとして比較器２１２８の他方の入力端子に供給され、比較器２１２８の比較出力信号ＶＣＭＰ＿ＯＵＴは調整シーケンサ２１２５に供給される。
【００３１】
図２０は、図１９に示した本発明に先立ち本発明者等により検討された半導体集積回路２のロード動作ＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。尚、ロード動作ＬＯＡＤによって、磁気ヘッド３３は、ランプ機構３６から磁気ディスク装置３１の内周の方向に移動するものである。
【００３２】
キャリブレーション動作では、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬの抵抗値とボイスコイルモータ電流検出抵抗Ｒｓの抵抗値との比率が変動しても、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)を変化させることによって、上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件を維持する。このように、温度変動によってもゲイン補償条件が維持されるので、上記(１式)の右辺の第２行目の第２項が実質的にゼロとなり、逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａは、ボイスコイルモータ電流Ｉｖｃｍの電流値に依存しなくなり逆起電圧Ｖｂｅｍｆと基準電圧Ｖｒｅｆとに依存するものとなる。尚、逆起電圧検出回路２５の減算増幅器２５２のゲイン(＝Ｒ４／Ｒ３)は、温度変動によって実質的に一定に維持されるものである。その理由は、減算増幅器２５２においては、抵抗値Ｒ３の第３抵抗と抵抗値Ｒ４の第４抵抗と抵抗値Ｒ３の第５抵抗と抵抗値Ｒ４の第６抵抗は半導体集積回路２の製造プロセスによって同一条件で同時に形成されるために、これらの抵抗の抵抗温度依存性は実質的に同一となるためである。それに対して、ボイスコイルモータ(ＶＣＭ)３５のコイルＬの寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓは異なる抵抗材料であるので、この二つの抵抗の抵抗温度依存性は大きく異なるものとなる。
【００３３】
図２０の第１ステップＳ１において、コントローラ１から供給される反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪがローレベルＬｏからハイレベルＨｉに変化することによって、キャリブレーション動作が開始される。
【００３４】
第２ステップＳ２において、論理回路２１の調整論理回路２１２内部の第１ゲイン調整レジスタ２１２１の格納データの全ビットがオールゼロ“０”に設定されることによって、第１ゲイン調整レジスタ２１２１が初期化される。
【００３５】
第３ステップＳ３において、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値をゼロ(≒０ｍＡ)とするために、コントローラ１から生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値の設定が実行される。この第３ステップＳ３における電流値のゼロ(≒０ｍＡ)の設定は、上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるキャリブレーション動作によるゲイン補償条件を満足した場合と同一のアナログ逆起検出信号Ｖｄｅｔ＿Ａを生成するためのものである。
【００３６】
また、磁気ヘッド３３をランプ機構３６から磁気ディスク３１の内周の方向に移動するロード動作ＬＯＡＤに先行して行うキャリブレーション動作では、磁気ヘッド３３がランプ機構３６に退避しているため、ボイスコイルモータ電流Ｉｖｃｍの電流値をゼロ(≒０ｍＡ)としても、磁気ヘッド３３は移動しない。従ってキャリブレーション動作中の外乱となりうる逆起電圧Ｖｂｅｍｆは生じずに、逆起電圧Ｖｂｅｍｆはゼロである。従って、第３ステップＳ３において得られるアナログ逆起検出信号Ｖｄｅｔ＿Ａは上記(１式)の右辺の第２行目の第３項のＶｒｅｆと等しくなる。
【００３７】
第４ステップＳ４では、第３ステップＳ３により数値が設定されたデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴに応答して、逆起電圧検出回路２５のローパスフィルタ２５３の出力端子から生成されるアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定されるのをウェイトする。
【００３８】
第５ステップＳ５では、第４ステップＳ４で整定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａをアナログ・デジタル変換器２３によってデジタル逆起検出信号ＶＤＥＴ＿Ｄに変換するとともにこのデジタル逆起検出信号ＶＤＥＴ＿Ｄを、ゲイン補償条件を満足するための基準値として第１検出レジスタ２１２６に格納する。その結果、第１検出レジスタ２１２６の出力信号である比較基準値ＶＣＭＰ＿ＲＥＦは、比較器２１２８の一方の入力端子に供給される。
【００３９】
第６ステップＳ６では、ボイスコイルモータ電流Ｉｖｃｍの電流値が−Ｉｖｃｍに設定される。このようにボイスコイルモータ電流Ｉｖｃｍの電流値がマイナスに設定されるのは、上記(１式)の右辺の第２行目の第１項の逆起電圧Ｖｂｅｍｆを実質的にゼロとするためである。すなわち、ロード動作ＬＯＡＤに先行して実行されるキャリブレーション動作中にボイスコイルモータ電流Ｉｖｃｍの電流値がマイナスに設定されることにより、磁気ヘッド３３が磁気ディスク装置３１の内周方向から外周方向に移動しようとする。しかし、ロード動作ＬＯＡＤに先行するキャリブレーション動作において、磁気ヘッド３３が搭載されたアーム３４がランプ機構３６または外周ストッパに固定されているので、磁気ヘッド３３とアーム３４とボイスコイルモータ(ＶＣＭ)３５とが移動または回転できずに、逆起電圧Ｖｂｅｍｆが実質的にゼロとなるものである。
【００４０】
ボイスコイルモータ電流Ｉｖｃｍの電流値がマイナスに設定されるので、上記(１式)は下記(２式)のように変形される。
【００４１】
【数２】
2015176618.tif 000004
【００４２】
第７ステップＳ７では、第６ステップＳ６において逆起電圧検出回路２５の出力端子から生成されるアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定されるのをウェイトする。
【００４３】
第８ステップＳ８では、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)を校正するために、論理回路２１の調整論理回路２１２の内部の第１ゲイン調整レジスタ２１２１のＮビットにハイレベルの“１”を設定する。最初の第８ステップＳ８でのＮビットは最上位ビット(ＭＳＢ)となり、２回目の第８ステップＳ８でのＮビットは上位２ビット目となり、最後の第８ステップＳ８でのＮビットは最下位ビット(ＬＳＢ)となる。
【００４４】
第９ステップＳ９では、第６ステップＳ６により数値が設定されたデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴと第８ステップＳ８により設定された反転増幅器２５１のゲインとに応答して、逆起電圧検出回路２５の出力端子から生成されるアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定されるのをウェイトする。
【００４５】
第１０ステップＳ１０では、第９ステップＳ９にて整定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａをアナログ・デジタル変換器２３によりデジタル逆起検出信号ＶＤＥＴ＿Ｄに変換するとともにこのデジタル逆起検出信号ＶＤＥＴ＿Ｄを温度変動に対応する比較入力値として第２検出レジスタ２１２７に格納する。その結果、第２検出レジスタ２１２７の出力信号である比較入力値ＶＣＭＰ＿ＩＮは、比較器２１２８の他方の入力端子に供給される。
【００４６】
第１１ステップＳ１１では、第１０ステップＳ１０において第２検出レジスタ２１２７に格納された比較入力値ＶＣＭＰ＿ＩＮが第５ステップＳ５において第１検出レジスタ２１２６に格納された比較基準値ＶＣＭＰ＿ＲＥＦ以下であるかが比較器２１２８によって判定される。第１１ステップＳ１１の比較器２１２８の判定結果が“ＹＥＳ”の場合は、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が上述のゲイン補償条件の理想的なゲインよりも過大であることを示している。従って、この場合には、その次の第１２ステップＳ１２において、第８ステップＳ８で設定した第１ゲイン調整レジスタ２１２１のＮビットをハイレベル“１”からローレベル“０”に設定を変更する。
【００４７】
第１１ステップＳ１１での比較器２１２８の判定結果が“ＮＯ”の場合は、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が上述のゲイン補償条件の理想的なゲインよりも過小であることを示している。従って、この場合には、処理動作は、第１３ステップＳ１３に移行する。
【００４８】
第１３ステップＳ１３では、論理回路２１の調整論理回路２１２の内部の第１ゲイン調整レジスタ２１２１のＮ番目の調整ビット位置を１ビット分下位方向に移動するために、ビットカウントＮ＝Ｎ−１の演算を比較器２１２８の比較出力信号ＶＣＭＰ＿ＯＵＴに応答する調整シーケンサ２１２５が実行する。
【００４９】
第１４ステップＳ１４では、第１３ステップＳ１３によって移動された第１ゲイン調整レジスタ２１２１のＮ番目の調整ビット位置がＮビットの最下位ビット(ＬＳＢ)であるかを判定するために、ビットカウントＮ＝“０”であるか否かの判定が調整シーケンサ２１２５によって実行される。第１４ステップＳ１４での判定結果が“ＮＯ”の場合には、第８ステップＳ８に復帰されて、第１ゲイン調整レジスタ２１２１にて１ビット分下位方向に移動されたＮビットにハイレベルの“１”を設定する。
【００５０】
第１４ステップＳ１４での判定結果が“ＹＥＳ”の場合には、処理動作は、第１５ステップＳ１５に移行する。
【００５１】
第１５ステップＳ１５では、コントローラ１から供給される反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪがハイレベルＨｉからローレベルＬｏに変化することによって、キャリブレーション動作が終了される。
【００５２】
このキャリブレーション動作の終了によって、ロード動作ＬＯＡＤに先行して、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件を満足する理想的なゲインに校正されるものである。
【００５３】
図２１は、図２０に示した本発明に先立ち本発明者等により検討されたキャリブレーション動作の動作フローによる半導体集積回路２の各部の信号の波形を示す図である。
【００５４】
図２１に示すように、第１ステップＳ１のタイミングにおいて、コントローラ１から供給される反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪがローレベルＬｏからハイレベルＨｉに変化することによって、キャリブレーション動作が開始される。
【００５５】
第１ステップＳ１から第５ステップＳ５までの期間において、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値が略ゼロ(≒０ｍＡ)に設定され、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄはゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦとなる。
【００５６】
第１ステップＳ１から第６ステップＳ６までの期間において、論理回路２１の調整論理回路２１２内部の第１ゲイン調整レジスタ２１２１の格納データの全ビットがオールゼロ“０”に設定され、第１ゲイン調整レジスタ２１２１が初期化される。またこの期間において、論理回路２１の調整論理回路２１２の内部の第１ゲイン調整レジスタ２１２１のビットカウントＮは、最上位の９ビット目となっている。尚、１０進数の０(ゼロ)に対応する１６進数の０００ｈが、第１ゲイン調整レジスタ２１２１に格納される。
【００５７】
第６ステップＳ６のタイミングでは、ボイスコイルモータ電流Ｉｖｃｍの電流値が、−Ｉｖｃｍに設定される。
【００５８】
第７ステップＳ７の期間において、ボイスコイルモータ電流Ｉｖｃｍの電流値−Ｉｖｃｍに応答したアナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄは、温度変動に対応する比較入力値ＶＣＭＰ＿ＩＮとなる。
【００５９】
第１回目の第８ステップＳ８のタイミングで、論理回路２１の調整論理回路２１２内部の第１ゲイン調整レジスタ２１２１のビットカウントＮによって指定される最上位の９ビット目にのみハイレベルの“１”が設定されるので、１０進数の５１２(＝２９)に対応する１６進数の２００ｈが第１ゲイン調整レジスタ２１２１に格納される。その結果、第１ゲイン調整レジスタ２１２１のゲイン調整値である１６進数の２００ｈに応答して、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は１０進数の５１２の大きな値に設定される。
【００６０】
第１回目の第９ステップＳ９のタイミングで、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄは、ボイスコイルモータ電流Ｉｖｃｍの電流値−Ｉｖｃｍと逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)とに応答した比較入力値ＶＣＭＰ＿ＩＮとなる。図２１に示した例では、このゲイン(＝Ｒ２／Ｒ１)が過大なので、下記(２式)により算出される逆起電圧検出回路２５の出力端子からのアナログ逆起検出信号Ｖｄｅｔ＿Ａは、低レベルとなる。従って、第１回目の第９ステップＳ９のタイミングではアナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄである比較入力値ＶＣＭＰ＿ＩＮは、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦよりも低レベルとなる。その結果、第１回目の第１０ステップ１０乃至第１回目の第１４ステップ１４の処理によって、第１ゲイン調整レジスタ２１２１の最上位の９ビット目がハイレベル“１”からローレベル“０”に変更され、第２回目の第８ステップＳ８のタイミングで新しいビットカウントＮによって指定される８ビット目にハイレベルの“１”が設定される。従って、１０進数の２５６(＝２８)に対応する１６進数の１００ｈが第１ゲイン調整レジスタ２１２１に格納される。その結果、第１ゲイン調整レジスタ２１２１のゲイン調整値である１６進数の１００ｈに応答して、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は、１０進数の２５６の比較的小さな値に設定される。
【００６１】
第２回目の第９ステップＳ９のタイミングで、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄは、ボイスコイルモータ電流Ｉｖｃｍの電流値−Ｉｖｃｍと逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)とに応答した比較入力値ＶＣＭＰ＿ＩＮとなる。図２１に示した例では、このゲイン(＝Ｒ２／Ｒ１)が過小なので、下記(２式)により算出される逆起電圧検出回路２５の出力端子からのアナログ逆起検出信号Ｖｄｅｔ＿Ａは、高レベルとなる。従って、第２回目の第９ステップＳ９のタイミングではアナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄである比較入力値ＶＣＭＰ＿ＩＮは、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦよりも高レベルとなる。その結果、第２回目の第１０ステップ１０乃至第２回目の第１４ステップ１４の処理によって、第１ゲイン調整レジスタ２１２１の８ビット目がハイレベル“１”に維持されて、第３回目の第８ステップＳ８のタイミングで新しいビットカウントＮによって指定される７ビット目にハイレベルの“１”が設定される。従って、１０進数の３８４(＝２８＋２７)に対応する１６進数の１８０ｈが、第１ゲイン調整レジスタ２１２１に格納される。その結果、第１ゲイン調整レジスタ２１２１のゲイン調整値である１６進数の１８０ｈに応答して、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は、１０進数の３８４の比較的大きな値に設定される。
【００６２】
以下同様にして、第１０回目までの第８ステップ８乃至第１０回目の第１４ステップ１４の処理が実行されることによって、バイナリーサーチアルゴリズムに従って、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は、１６進数の１５１ｈに応答する１０進数の３３７の値に収束するものである。その結果、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動しても、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が変化されるので、上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件の達成が可能となる。従って、上記(１式)の右辺の第２行目の第２項が実質的にゼロに維持されるので、逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａは、ボイスコイルモータ電流Ｉｖｃｍの電流値に依存しなくなり、逆起電圧Ｖｂｅｍｆと基準電圧Ｖｒｅｆに依存するものである。
【００６３】
しかし、図１９と図２０と図２１とに示した本発明に先立ち本発明者等により検討されたロード動作ＬＯＡＤのための逆起電圧の検出値の誤差を補正するためのキャリブレーション動作は、アンロード動作ＵＮＬＯＡＤためのキャリブレーション動作に適応できないことが本発明者等による検討により明らかとされた。すなわち、アンロード動作ＵＮＬＯＡＤためのキャリブレーション動作においては、磁気ヘッド３３が搭載されたアーム３４がランプ機構３６または他のストッパに退避または固定されないものである。このように適応できない理由は、次の通りである。すなわち、図２０に示したキャリブレーション動作の第３ステップＳ３において、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値をゼロ(≒０ｍＡ)に設定される際にアーム３４がランプ機構３６または他のストッパに退避または固定されない。従って、回転駆動される磁気ディスク装置３１の回転風や磁気ヘッド３３との情報伝送を行うフレキシブルケーブルが持つテンションの影響等によって、磁気ヘッド３３とアーム３４が磁気ディスク装置３１の外周または内周の方向に移動する。この移動により上記(１式)の右辺の第２行目の第１項の逆起電圧Ｖｂｅｍｆが実質的にゼロとならないので、キャリブレーション動作中の外乱もしくは誤差が生じるものである。
【００６４】
一方、上記特許文献１の記載によれば、ＶＣＭ電流値とＶＣＭ速度検出値との関係を補正するキャリブレーション動作は、ＶＣＭ速度検出回路を含むドライバＩＣとハードディスクコントローラ(ＨＤＣ)との間に接続されたＣＰＵ(中央処理ユニット)によるソフトウェア処理によって実行されるものである。
【００６５】
図２２は、上記特許文献１の記載を基にして本発明に先立って本発明者等により検討された半導体集積回路の外部のＣＰＵのソフトウェア処理によるＶＣＭ電流値とＶＣＭ速度検出値との関係を補正するキャリブレーション動作を説明する図である。
【００６６】
図２２は、所定の温度において上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件が満足され、アナログ逆起検出信号Ｖｄｅｔ＿Ａおよびデジタル逆起検出信号ＶＤＥＴ＿Ｄは、ボイスコイルモータ電流Ｉｖｃｍの電流値に依存しなくなることを示す図である。
【００６７】
図２３も、図２２と同様に、上記特許文献１の記載を基にして本発明に先立って本発明者等により検討された外部のＣＰＵのソフトウェア処理によるＶＣＭ電流値とＶＣＭ速度検出値との関係を補正するキャリブレーション動作を説明する図である。
【００６８】
図２３は、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓとの抵抗値の比率が変動してゲイン補償条件が満足されなくなり、アナログ逆起検出信号Ｖｄｅｔ＿Ａがボイスコイルモータ電流Ｉｖｃｍの変化に応答して変動することを示す図である。図２３に示すように、アナログ逆起検出信号Ｖｄｅｔ＿Ａは、ボイスコイルモータ電流Ｉｖｃｍの変化に応答する依存性Ｋｄｅｔを有するとともに、ボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である際のオフセット電圧Ｖｄｅｔ＿ｏｆｆも有している。更に図２３に示すように、アナログ逆起検出信号Ｖｄｅｔ＿Ａの最大値と最小値とはそれぞれ図１９に示したコンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２の動作電源電圧ＶＤＤと接地電圧ＧＮＤとなり、アナログ逆起検出信号Ｖｄｅｔ＿Ａの増加と減少とはこの最大値とこの最小値とでそれぞれ飽和するものとなる。その結果、この飽和によって、アナログ逆起検出信号Ｖｄｅｔ＿Ａの線形性が維持されなくなるものである。尚、図２３において、アナログ逆起検出信号Ｖｄｅｔ＿Ａの線形性が維持される範囲は、出力レンジＯＵＴ＿ＲＡＮＧＥと呼ぶ。また、アナログ逆起検出信号Ｖｄｅｔ＿Ａの線形性が維持される範囲における、ボイスコイルモータ電流Ｉｖｃｍの範囲を入力レンジＩＮ＿ＲＡＮＧＥと呼ぶ。
【００６９】
図２４は、図２３に示した本発明に先立って本発明者等によって検討されたキャリブレーション動作における依存性Ｋｄｅｔとオフセット電圧Ｖｄｅｔ＿ｏｆｆを外部ＣＰＵのソフトウェア処理によってデジタル補正処理する様子を示す図である。
【００７０】
図２４の入力レンジＩＮ＿ＲＡＮＧＥに示すように、アナログ逆起検出信号Ｖｄｅｔ＿Ａが最大値の動作電源電圧ＶＤＤと最小値の接地電圧ＧＮＤの間のレベルであることによって、出力レンジＯＵＴ＿ＲＡＮＧＥの条件が満足されている場合を想定する。この場合には、アナログ・デジタル変換器２３からのデジタル逆起検出信号ＶＤＥＴ＿Ｄは外部ＣＰＵのソフトウェア処理によってデジタル補正処理されるので、図２２で説明したゲイン補償条件が満足された場合と同様にデジタル逆起検出信号ＶＤＥＴ＿Ｄがボイスコイルモータ電流Ｉｖｃｍの電流値に依存しない特性となる。しかしながら、アナログ逆起検出信号Ｖｄｅｔ＿Ａが入力レンジＩＮ＿ＲＡＮＧＥあるいは出力レンジＯＵＴ＿ＲＡＮＧＥの範囲外となる場合には、外部ＣＰＵによるデジタル補正処理を実行してたとしても、デジタル逆起検出信号ＶＤＥＴ＿Ｄがボイスコイルモータ電流Ｉｖｃｍの電流値に依存する特性となる。
【００７１】
更に、アナログ逆起検出信号Ｖｄｅｔ＿ＡのＳ／Ｎ比を改善するために、第２ゲイン設定レジスタ２１２３に格納された減算ゲイン値Ａ２＿ＧＡＩＮによって逆起電圧検出回路２５の減算増幅器２５２の減算増幅ゲインを大きく設定する必要が有る。しかしながら、逆起電圧検出回路２５の減算増幅器２５２の減算増幅ゲインを大きく設定した場合には、入力レンジＩＮ＿ＲＡＮＧＥあるいは出力レンジＯＵＴ＿ＲＡＮＧＥの範囲が狭くなると言う問題が生じることが、本発明に先立った本発明者等による検討によって明らかとされたものである。
【００７２】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００７３】
本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。
【００７４】
すなわち、代表的な実施の形態は、ハードディスク装置の磁気ヘッド(３３)を移動するモータ(３５)を駆動するためのモータ駆動制御装置に搭載可能な半導体集積回路(２)である。
【００７５】
半導体集積回路(２)は、モータ駆動回路(２４)と、逆起電圧検出回路(２５)と、逆起電圧検出回路(２５)の内部増幅器(２５１)のゲインを調整する調整部(２１２５)とを具備する。
【００７６】
半導体集積回路(２)は、キャリブレーション動作によってアーム(３４)の固定状態でかつ電流値が実質的にゼロであるゼロ電流がモータ(３５)に流れる状態で逆起電圧検出回路(２５)から生成される逆起検出信号に対応する比較基準値(ＶＣＭＰ＿ＲＥＦ)を生成する。
【００７７】
半導体集積回路(２)は、キャリブレーション動作に際して、モータ(３５)に流れる非ゼロ電流に応答して、逆起電圧検出回路(２５)から生成される逆起検出信号を第１の値(ＶＤＥＴ＿ＣＡＬ１)と第２の値(ＶＤＥＴ＿ＣＡＬ２)に設定する。
【００７８】
半導体集積回路(２)は、キャリブレーション動作に際して、第１の値(ＶＤＥＴ＿ＣＡＬ１)と第２の値(ＶＤＥＴ＿ＣＡＬ２)とから、比較基準値(ＶＣＭＰ＿ＲＥＦ)を算出する。
【００７９】
半導体集積回路(２)の調整部(２１２５)がキャリブレーション動作により逆起電圧検出回路(２５)の内部増幅器(２５１)のゲインを調整することで、ゲインに応答した逆起電圧検出回路(２５)から逆起検出信号である比較入力値(ＶＣＭＰ＿ＩＮ)が生成される。
【００８０】
半導体集積回路(２)の調整部(２１２５)は、キャリブレーション動作によって比較入力値(ＶＣＭＰ＿ＩＮ)と比較基準値(ＶＣＭＰ＿ＲＥＦ)との差を縮小するように逆起電圧検出回路(２５)の内部増幅器(２５１)のゲインを調整することを特徴とするものである(図１参照)。
【発明の効果】
【００８１】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００８２】
すなわち、本半導体集積回路(２)によれば、半導体集積回路の外部ＣＰＵによる補正処理を使用することなくモータの速度検出のためのキャリブレーション動作を可能とすることができる。
【図面の簡単な説明】
【００８３】
【図１】図１は、実施の形態１によるコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が図１８に示したハードディスク装置(ＨＤＤ)に搭載される場合の構成を示した図である。
【図２】図２は、図１に示した実施の形態１による半導体集積回路２においてボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である場合のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２と除算指示値ＤＩＶ＿ＮＵＭとから算出する計算ユニット２１２１２の構成を示す図である。
【図３】図３は、図１に示した実施の形態１による半導体集積回路２において、除算指示値ＤＩＶ＿ＮＵＭとデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとを生成する状態制御ユニット２１２０の構成を示す図である。
【図４】図４は、図１に示した実施の形態１による半導体集積回路２において、温度が種々に変化することでボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動した場合のデジタル逆起検出信号ＶＤＥＴ＿Ｄとボイスコイルモータ電流Ｉｖｃｍとの依存性を示す図である。
【図５】図５は、図４で説明した温度変化により図１に示した実施の形態１による半導体集積回路２がゲイン補償条件の再度満足のためキャリブレーション動作を実行する際に第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、２からボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する様子を示す図である。
【図６】図６は、図１に示した実施の形態１による半導体集積回路２のアンロード動作ＵＮＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
【図７】図７は、図６に示した実施の形態１による半導体集積回路２のアンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作の動作フローによる半導体集積回路２の各部の信号の波形を示す図である。
【図８】図８は、図１に示した実施の形態１による半導体集積回路２のロード動作ＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
【図９】図９は、図８に示した実施の形態１による半導体集積回路２のロード動作ＬＯＡＤのためのキャリブレーション動作の動作フローによる半導体集積回路２の各部の信号の波形を示す図である。
【図１０】図１０は、実施の形態２によるコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が図１８に示したハードディスク装置(ＨＤＤ)に搭載される場合の構成を示した図である。
【図１１】図１１は、図１０に示した実施の形態２による半導体集積回路２において、除算指示値ＤＩＶ＿ＮＵＭと減算ゲイン値Ａ２＿ＧＡＩＮとを生成する状態制御ユニット２１２０の構成を示す図である。
【図１２】図１２は、温度変化により図１０に示した実施の形態２による半導体集積回路２がゲイン補償条件の再度満足のためのキャリブレーション動作を実行する際に、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、２からボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)でのゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する様子を示す図である。
【図１３】図１３は、図１０に示した実施の形態２による半導体集積回路２のアンロード動作ＵＮＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
【図１４】図１４は、図１０に示した実施の形態２による半導体集積回路２のロード動作ＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
【図１５】図１５は、実施の形態３によるコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が図１８に示したハードディスク装置(ＨＤＤ)に搭載される場合の構成を示した図である。
【図１６】図１６は、図１５に示した実施の形態３による半導体集積回路２において、除算指示値ＤＩＶ＿ＮＵＭとデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとを生成する状態制御ユニット２１２０の構成を示す図である。
【図１７】図１７は、図１６のデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴを生成する状態制御ユニット２１２０を具備する図１５に示した実施の形態３による半導体集積回路２のアナログ・デジタル変換器２３から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄの特性を示す図である。
【図１８】図１８は、コンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が搭載されるハードディスク装置(ＨＤＤ)の構成を示す図である。
【図１９】図１９は、本発明に先立ち本発明者等により検討されたコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が図１８に示したハードディスク装置(ＨＤＤ)に搭載される様子を示した図である。
【図２０】図２０は、図１９に示した本発明に先立ち本発明者等により検討された半導体集積回路２のロード動作ＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
【図２１】図２１は、図２０に示した本発明に先立ち本発明者等により検討されたキャリブレーション動作の動作フローによる半導体集積回路２の各部の信号の波形を示す図である。
【図２２】図２２は、上記特許文献１の記載を基にして本発明に先立って本発明者等により検討された半導体集積回路の外部のＣＰＵのソフトウェア処理によるＶＣＭ電流値とＶＣＭ速度検出値との関係を補正するキャリブレーション動作を説明する図である。
【図２３】図２３は、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓとの抵抗値の比率が変動してゲイン補償条件が満足されなくなり、アナログ逆起検出信号Ｖｄｅｔ＿Ａがボイスコイルモータ電流Ｉｖｃｍの変化に応答して変動することを示す図である。
【図２４】図２４は、図２３に示した本発明に先立って本発明者等によって検討されたキャリブレーション動作における依存性Ｋｄｅｔとオフセット電圧Ｖｄｅｔ＿ｏｆｆを外部ＣＰＵのソフトウェア処理によってデジタル補正処理する様子を示す図である。
【発明を実施するための形態】
【００８４】
１．実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００８５】
〔１〕代表的な実施の形態は、ハードディスク装置の磁気ヘッド(３３)を移動するモータ(３５)を駆動するためのモータ駆動制御装置に搭載可能な半導体集積回路(２)である。
【００８６】
前記磁気ヘッド(３３)をランプ機構(３６)からディスク媒体(３１)の表面に移動するロード動作もしくは前記磁気ヘッドを前記ディスク媒体の表面から前記ランプ機構に移動するアンロード動作のためのキャリブレーション動作に際して、実質的にゼロ電流でない非ゼロ電流(Ｉｖｃｍ)を前記半導体集積回路(２)は前記モータ(３５)に流すことが可能とされる。
【００８７】
前記非ゼロ電流は、前記ロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載したアーム(３４)を外周ストッパに押し当てるか、もしくは前記アンロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載した前記アームを内周ストッパに押し当てることによって、前記アーム(３４)の固定状態を可能とするものである。
【００８８】
前記半導体集積回路(２)は、前記モータ(３５)を駆動するモータ駆動回路(２４)と、前記モータに発生する逆起電圧を検出する逆起電圧検出回路(２５)と、前記逆起電圧検出回路(２５)の内部増幅器(２５１)のゲインを調整する調整部(２１２５)とを具備する。
【００８９】
前記キャリブレーション動作に際して、前記モータ駆動回路(２４)が前記非ゼロ電流を前記モータ(３５)に流すことに応答して、前記逆起電圧検出回路(２５)から逆起検出信号が生成される。
【００９０】
前記半導体集積回路(２)は、前記キャリブレーション動作によって前記アーム(３４)の前記固定状態でかつ電流値が実質的にゼロであるゼロ電流が前記モータ(３５)に流れる状態で前記逆起電圧検出回路(２５)から生成される前記逆起検出信号に対応する比較基準値(ＶＣＭＰ＿ＲＥＦ)を生成する。
【００９１】
前記半導体集積回路(２)は、前記キャリブレーション動作に際して、前記モータ(３５)に流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(２５)から生成される前記逆起検出信号を第１の値(ＶＤＥＴ＿ＣＡＬ１)と第２の値(ＶＤＥＴ＿ＣＡＬ２)に設定する。
【００９２】
前記半導体集積回路(２)は、前記キャリブレーション動作に際して、前記第１の値(ＶＤＥＴ＿ＣＡＬ１)の前記逆起検出信号と前記第２の値(ＶＤＥＴ＿ＣＡＬ２)の前記逆起検出信号とから、前記比較基準値(ＶＣＭＰ＿ＲＥＦ)を算出する。
【００９３】
前記半導体集積回路(２)の前記調整部(２１２５)が前記キャリブレーション動作により前記逆起電圧検出回路(２５)の前記内部増幅器(２５１)の前記ゲインを調整することで、前記ゲインに応答した前記逆起電圧検出回路(２５)から前記逆起検出信号である比較入力値(ＶＣＭＰ＿ＩＮ)が生成される。
【００９４】
前記半導体集積回路(２)の前記調整部(２１２５)は、前記キャリブレーション動作によって前記比較入力値(ＶＣＭＰ＿ＩＮ)と前記比較基準値(ＶＣＭＰ＿ＲＥＦ)との差を縮小するように前記逆起電圧検出回路(２５)の前記内部増幅器(２５１)の前記ゲインを調整することを特徴とするものである(図１参照)。
【００９５】
前記実施の形態によれば、半導体集積回路の外部のＣＰＵによるデジタル補正処理を使用することなく、モータの速度検出のためのキャリブレーション動作を可能とすることができる。
【００９６】
好適な実施の形態では、前記半導体集積回路(２)は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流を第１電流値(Ｉｖｃｍ１)と第２電流値(Ｉｖｃｍ２)とにそれぞれ設定することによって、前記逆起電圧検出回路(２５)から生成される前記逆起検出信号を前記第１の値と前記第２の値とにそれぞれ設定することを特徴とする(図１参照)。
【００９７】
他の好適な実施の形態では、前記逆起電圧検出回路(２５)は、前記内部増幅器である前段の反転増幅器(２５１)と、後段の減算増幅器(２５１)とにより構成される。
【００９８】
前記逆起電圧検出回路(２５)の前記前段の前記反転増幅器(２５１)と前記後段の前記減算増幅器(２５１)が前記モータ(３５)の両端子間電圧と前記モータ(３５)と直列接続された電流検出抵抗(Ｒｓ)の両端子間電圧を増幅することにより、前記逆起電圧検出回路(２５)から前記逆起検出信号が生成される。
【００９９】
前記半導体集積回路は、前記キャリブレーション動作に際して前記後段の前記減算増幅器(２５１)の減算ゲイン値(Ａ２＿ＧＡＩＮ)を第１の減算ゲイン値(Ａ２＿ＧＡＩＮ１)と第２の減算ゲイン値(Ａ２＿ＧＡＩＮ２)にそれぞれ設定して、前記逆起電圧検出回路(２５)から生成される前記逆起検出信号を前記第１の値と前記第２の値にそれぞれ設定することを特徴とする(図１０参照)。
【０１００】
更に他の好適な実施の形態では、前記逆起電圧検出回路(２５)から、アナログ逆起検出信号(Ｖｄｅｔ＿Ａ)である前記逆起検出信号が生成される。
【０１０１】
前記アナログ逆起検出信号(Ｖｄｅｔ＿Ａ)の最大値は前記半導体集積回路(２)の動作電源電圧(ＶＤＤ)より低い許容最大電圧(ＶＴＨ＿Ｈ)に制御され、前記アナログ逆起検出信号(Ｖｄｅｔ＿Ａ)の最小値は前記半導体集積回路(２)の接地電圧(ＧＮＤ)より高い許容最小電圧(ＶＴＨ＿Ｈ)に制御されることを特徴とする(図１５乃至図１７参照)。
【０１０２】
より好適な実施の形態では、前記半導体集積回路(２)は、デジタル・アナログ変換器(２２)と、アナログ・デジタル変換器(２３)とを更に具備する。
【０１０３】
前記デジタル・アナログ変換器(２２)の出力端子は、前記モータ駆動回路(２４)の入力端子に接続される。
【０１０４】
前記アナログ・デジタル変換器(２３)の入力端子に前記逆起電圧検出回路(２５)から生成される前記逆起検出信号であるアナログ逆起検出信号(Ｖｄｅｔ＿Ａ)が供給され、前記アナログ・デジタル変換器(２３)の出力端子からデジタル逆起検出信号(ＶＤＥＴ＿Ｄ)が生成されることを特徴とする(図１参照)。
【０１０５】
他のより好適な実施の形態では、前記半導体集積回路(２)は、第１検出レジスタ(２１２６)と第２検出レジスタ(２１２７)と第３検出レジスタ(２１２１０)と第４検出レジスタ(２１２１１)と計算ユニット(２１２１２)と比較器(２１２８)とを更に具備する。
【０１０６】
前記キャリブレーション動作に際して、前記モータ(３５)に流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(２５)から生成される前記逆起検出信号の前記第１の値(ＶＤＥＴ＿ＣＡＬ１)に対応する前記アナログ・デジタル変換器(２３)の前記デジタル逆起検出信号(ＶＤＥＴ＿Ｄ)は、前記第３検出レジスタ(２１２１０)に格納可能とされる。
【０１０７】
前記キャリブレーション動作に際して、前記モータ(３５)に流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(２５)から生成される前記逆起検出信号の前記第２の値(ＶＤＥＴ＿ＣＡＬ２)に対応する前記アナログ・デジタル変換器(２３)の前記デジタル逆起検出信号(ＶＤＥＴ＿Ｄ)は、第４検出レジスタ(２１２１１)に格納可能とされる。
【０１０８】
前記計算ユニット(２１２１２)は前記第３検出レジスタ(２１２１０)に格納された第１の情報(ＶＤＥＴ＿ＣＡＬ１)と前記第４検出レジスタ(２１２１１)に格納された第２の情報(ＶＤＥＴ＿ＣＡＬ２)から前記比較基準値(ＶＣＭＰ＿ＲＥＦ)を算出して前記第１検出レジスタ(２１２６)に格納可能とされる。
【０１０９】
前記キャリブレーション動作によって調整された前記ゲインに応答して生成された前記比較入力値(ＶＣＭＰ＿ＩＮ)に対応する前記アナログ・デジタル変換器(２３)の前記デジタル逆起検出信号(ＶＤＥＴ＿Ｄ)は、前記第２検出レジスタ(２１２７)に格納可能とされる。
【０１１０】
前記第１検出レジスタ(２１２６)に格納された前記比較基準値(ＶＣＭＰ＿ＲＥＦ)と、前記比較入力値(ＶＣＭＰ＿ＩＮ)に対応して前記第２検出レジスタ(２１２７)に格納された前記アナログ・デジタル変換器(２３)の前記デジタル逆起検出信号(ＶＤＥＴ＿Ｄ)との比較を、前記比較器(２１２８)が実行するものである。
【０１１１】
前記調整部(２１２５)は、前記比較器(２１２８)での比較結果に応答して、前記キャリブレーション動作により前記逆起電圧検出回路(２５)の前記内部増幅器(２５１)の前記ゲインを調整することを特徴とするものである(図１参照)。
【０１１２】
更に他のより好適な実施の形態では、前記計算ユニット(２１２１２)は、減算器(２１２１２０)と除算器(２１２１２１)と加算器(２１２１２２)とによって構成される。
【０１１３】
前記減算器(２１２１２０)の一方の入力端子に前記第３検出レジスタ(２１２１０)に格納された前記第１の情報(ＶＤＥＴ＿ＣＡＬ１)が供給され、前記減算器の他方の入力端子に前記第４検出レジスタ(２１２１１)に格納された前記第２の情報(ＶＤＥＴ＿ＣＡＬ２)が供給され、前記減算器の出力端子から減算結果が生成可能とされる。
【０１１４】
前記除算器(２１２１２１)の一方の入力端子に前記減算器(２１２１２０)の前記減算結果(ＶＤＥＴ＿ＣＡＬ１−ＶＤＥＴ＿ＣＡＬ２)が供給され、前記除算器の他方の入力端子に除算指示値(ＤＩＶ＿ＮＵＭ)が供給され、前記除算器の出力端子から除算結果((ＶＤＥＴ＿ＣＡＬ１−ＶＤＥＴ＿ＣＡＬ２)／(ＤＩＶ＿ＮＵＭ))が生成可能とされる。
【０１１５】
前記加算器(２１２１２２)の一方の入力端子に前記第３検出レジスタ(２１２１０)に格納された前記第１の情報(ＶＤＥＴ＿ＣＡＬ１)が供給され、前記加算器の他方の入力端子に前記除算器の前記除算結果が供給され、前記加算器の出力端子からは加算結果である前記比較基準値(ＶＣＭＰ＿ＲＥＦ)が生成可能とされることを特徴とするものである(図２参照)。
【０１１６】
別のより好適な実施の形態において、前記半導体集積回路(２)は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(２５)から生成される前記逆起検出信号を前記第１の値(ＶＤＥＴ＿ＣＡＬ１)と前記第２の値(ＶＤＥＴ＿ＣＡＬ２)に設定するための状態制御ユニット(２１２０)を更に具備する。
【０１１７】
前記状態制御ユニット(２１２０)は、乗算器(２１２００)とセレクタ(２１２０２)とを少なくとも含むものである。
【０１１８】
前記乗算器(２１２００)の一方の入力端子には比率指示値(ＡＤＪ＿ＲＡＴＩＯ)が供給され、前記乗算器の他方の入力端子にモータ入力電流指示値(ＶＣＭＣＲＮＴ＿ＩＮ)が供給されて、前記乗算器の出力端子から乗算結果(ＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮ)が生成可能とされる。
【０１１９】
前記セレクタ(２１２０２)の一方の入力端子に前記乗算器の前記乗算結果(ＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮ)が供給され、前記セレクタの他方の入力端子に前記モータ入力電流指示値(ＶＣＭＣＲＮＴ＿ＩＮ)が供給され、前記セレクタの選択制御端子に選択指示信号(ＳＴ＿ＳＥＬ)が供給される。
【０１２０】
前記セレクタ(２１２０２)の前記選択制御端子に供給される前記選択指示信号が第１状態(ローレベル)である場合には、前記セレクタの前記他方の入力端子に供給される前記モータ入力電流指示値(ＶＣＭＣＲＮＴ＿ＩＮ)がモータ電流指示値(ＶＣＭＣＲＮＴ)として前記セレクタの出力端子から生成可能とされる。
【０１２１】
前記セレクタ(２１２０２)の前記選択制御端子に供給される前記選択指示信号が第２状態(ハイレベル)である場合には、前記セレクタの前記一方の入力端子に供給される前記乗算器の前記乗算結果(ＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮ)がモータ電流指示値(ＶＣＭＣＲＮＴ)として前記セレクタの出力端子から生成可能とされる。
【０１２２】
前記第１状態である前記選択指示信号に応答して前記セレクタ(２１２０２)の前記出力端子から生成される前記モータ電流指示値(ＶＣＭＣＲＮＴ)は、前記逆起検出信号を前記第１の値(ＶＤＥＴ＿ＣＡＬ１)に設定するものである。
【０１２３】
前記第２状態である前記選択指示信号に応答して前記セレクタ(２１２０２)の前記出力端子から生成される前記モータ電流指示値(ＶＣＭＣＲＮＴ)は、前記逆起検出信号を前記第２の値(ＶＤＥＴ＿ＣＡＬ２)に設定するものである。
【０１２４】
前記状態制御ユニット(２１２０)は、前記乗算器(２１２００)の前記一方の入力端子に供給される前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)に依存する前記除算指示値(ＤＩＶ＿ＮＵＭ)を生成可能とされる。
【０１２５】
前記状態制御ユニット(２１２０)から生成される前記除算指示値(ＤＩＶ＿ＮＵＭ)は、前記計算ユニット(２１２１２)の前記除算器(２１２１２１)の前記他方の入力端子に供給可能とされることを特徴とするものである(図１乃至図３参照)。
【０１２６】
更に別のより好適な実施の形態では、前記状態制御ユニット(２１２０)は、更に減算器(２１２０１)を含むものである。
【０１２７】
前記減算器(２１２０１)の一方の入力端子には前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)が供給され、前記減算器の他方の入力端子には“１”が供給され、前記減算器の出力端子から減算結果である前記除算指示値(ＤＩＶ＿ＮＵＭ)が生成可能とされる。
【０１２８】
前記状態制御ユニット(２１２０)の前記減算器(２１２０１)の前記出力端子から生成される前記除算指示値(ＤＩＶ＿ＮＵＭ)は、前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)から前記“１”を減算した減算結果(ＡＤＪ＿ＲＡＴＩＯ−１)である。
【０１２９】
前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)に関してＡＤＪ＿ＲＡＴＩＯ＝２ｎ＋１の条件(ｎは整数)が満足され、前記計算ユニット(２１２１２)の前記除算器(２１２１２１)は前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)のビットデータを前記除算指示値(ＤＩＶ＿ＮＵＭ)に応答して右方向にシフトするシフトレジスタによって構成されたことを特徴とするものである(図２、図３参照)。
【０１３０】
具体的な実施の形態において、前記半導体集積回路(２)は、前記キャリブレーション動作に際して、前記モータに流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(２５)から生成される前記逆起検出信号を前記第１の値(ＶＤＥＴ＿ＣＡＬ１)と前記第２の値(ＶＤＥＴ＿ＣＡＬ２)に設定するための状態制御ユニット(２１２０)を更に具備する。
【０１３１】
前記状態制御ユニット(２１２０)は、乗算器(２１２００)とセレクタ(２１２０２)とを少なくとも含むものである。
【０１３２】
前記乗算器(２１２００)の一方の入力端子には比率指示値(ＡＤＪ＿ＲＡＴＩＯ)が供給され、前記乗算器の他方の入力端子にゲイン指示値(Ａ２＿ＧＡＩＮ＿ＩＮ)が供給されて、前記乗算器の出力端子から乗算結果(ＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮ)が生成可能とされる。
【０１３３】
前記セレクタ(２１２０２)の一方の入力端子に前記乗算器の前記乗算結果(ＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮ)が供給され、前記セレクタの他方の入力端子には前記ゲイン指示値(Ａ２＿ＧＡＩＮ＿ＩＮ)が供給され、前記セレクタの選択制御端子に選択指示信号(ＳＴ＿ＳＥＬ)が供給される。
【０１３４】
前記セレクタ(２１２０２)の前記選択制御端子に供給される前記選択指示信号が第１状態(ローレベル)である場合には、前記セレクタの前記他方の入力端子に供給される前記ゲイン指示値(Ａ２＿ＧＡＩＮ＿ＩＮ)が前記減算増幅器(２５１)の前記減算ゲイン値(Ａ２＿ＧＡＩＮ)として前記セレクタの出力端子から生成可能とされる。
【０１３５】
前記セレクタ(２１２０２)の前記選択制御端子に供給される前記選択指示信号が第２状態(ハイレベル)である場合には、前記セレクタの前記一方の入力端子に供給される前記乗算器の前記乗算結果(ＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮ)が前記減算増幅器(２５１)の前記減算ゲイン値(Ａ２＿ＧＡＩＮ)として前記セレクタの出力端子から生成可能とされる。
【０１３６】
前記第１状態である前記選択指示信号に応答して前記セレクタ(２１２０２)の前記出力端子から生成される前記減算増幅器(２５１)の前記減算ゲイン値(Ａ２＿ＧＡＩＮ)は、前記逆起検出信号を前記第１の値(ＶＤＥＴ＿ＣＡＬ１)に設定するものである。
【０１３７】
前記第２状態である前記選択指示信号に応答して前記セレクタ(２１２０２)の前記出力端子から生成される前記減算増幅器(２５１)の前記減算ゲイン値(Ａ２＿ＧＡＩＮ)は、前記逆起検出信号を前記第２の値(ＶＤＥＴ＿ＣＡＬ２)に設定するものである。
【０１３８】
前記状態制御ユニット(２１２０)は、前記乗算器(２１２００)の前記一方の入力端子に供給される前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)に依存する前記除算指示値(ＤＩＶ＿ＮＵＭ)を生成可能とされる。
【０１３９】
前記状態制御ユニット(２１２０)から生成される前記除算指示値(ＤＩＶ＿ＮＵＭ)は、前記計算ユニット(２１２１２)の前記除算器(２１２１２１)の前記他方の入力端子に供給可能とされることを特徴とするものである(図２、図１０、図１１参照)。
【０１４０】
他の具体的な実施の形態では、前記状態制御ユニット(２１２０)は、更に減算器(２１２０１)を含むものである。
【０１４１】
前記減算器(２１２０１)の一方の入力端子には前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)が供給され、前記減算器の他方の入力端子には“１”が供給され、前記減算器の出力端子から減算結果である前記除算指示値(ＤＩＶ＿ＮＵＭ)が生成可能とされる。
【０１４２】
前記状態制御ユニット(２１２０)の前記減算器(２１２０１)の前記出力端子から生成される前記除算指示値(ＤＩＶ＿ＮＵＭ)は、前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)から前記“１”を減算した減算結果(ＡＤＪ＿ＲＡＴＩＯ−１)である。
【０１４３】
前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)に関してＡＤＪ＿ＲＡＴＩＯ＝２ｎ＋１の条件(ｎは整数)が満足され、前記計算ユニット(２１２１２)の前記除算器(２１２１２１)は前記比率指示値のビットデータを前記除算指示値に応答して右方向にシフトするシフトレジスタによって構成されたことを特徴とするものである(図２、図１１参照)。
【０１４４】
より具体的な実施の形態では、前記状態制御ユニット(２１２０)は、前記アナログ逆起検出信号(Ｖｄｅｔ＿Ａ)の前記最大値と前記最小値とを、前記許容最大電圧(ＶＴＨ＿Ｈ)と前記許容最小電圧(ＶＴＨ＿Ｈ)とにそれぞれ制御するものである。
【０１４５】
前記状態制御ユニット(２１２０)は、第１比較器(２１２０３)と第２比較器(２１２０４)とＯＲ回路(２１２０５)とリミッタ部(２１２０６)とを更に含む。
【０１４６】
前記第１比較器(２１２０３)の一方の入力端子と前記第２比較器(２１２０４)の一方の入力端子とに、前記アナログ・デジタル変換器(２３)の前記デジタル逆起検出信号(ＶＤＥＴ＿Ｄ)が共通に供給可能とされる。
【０１４７】
前記第１比較器(２１２０３)の他方の入力端子に前記許容最大電圧(ＶＴＨ＿Ｈ)が供給可能とされ、前記第２比較器(２１２０４)の他方の入力端子に前記許容最小電圧(ＶＴＨ＿Ｈ)が供給可能とされる。
【０１４８】
前記ＯＲ回路(２１２０５)の一方の入力端子と他方の入力端子に、前記第１比較器(２１２０３)の比較出力信号と前記第２比較器(２１２０４)の比較出力信号とがそれぞれ供給可能とされる。
【０１４９】
前記リミッタ部(２１２０６)には、前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)と前記ＯＲ回路(２１２０５)から生成される出力信号(ＶＣＭＰ＿ＬＭＴ)が供給可能とされる。
【０１５０】
前記第１比較器の前記一方の入力端子と前記第２比較器の前記一方の入力端子とに共通に供給される前記デジタル逆起検出信号(ＶＤＥＴ＿Ｄ)が前記許容最大電圧よりも高いもしくは前記許容最小電圧よりも低い場合には、前記リミッタ部(２１２０６)は制限比率指示値(ＲＡＴＩＯ＿ＬＭＴ)を生成する。
【０１５１】
前記リミッタ部(２１２０６)により生成される前記制限比率指示値(ＲＡＴＩＯ＿ＬＭＴ)は、前記比率指示値(ＡＤＪ＿ＲＡＴＩＯ)よりも小さな値に設定され、前記状態制御ユニット(２１２０)の前記減算器(２１２０１)の前記一方の入力端子に供給可能とされることを特徴とするものである(図１６参照)。
【０１５２】
他のより具体的な実施の形態においては、前記モータ駆動回路(２４)は、前記ハードディスク装置の前記磁気ヘッド(３３)を移動する前記モータ(３５)としてのボイスコイルモータ(ＶＣＭ)を駆動することを特徴とするものである。
【０１５３】
最も具体的な実施の形態では、前記半導体集積回路(２)は、前記のボイスコイルモータ(ＶＣＭ)を駆動するためのボイスコイルモータドライバと前記ディスク媒体(３１)を回転するスピンドルモータを駆動するためのスピンドルモータドライバとを集積化したことを特徴とするものである。
【０１５４】
〔２〕別の観点の代表的な実施の形態は、ハードディスク装置の磁気ヘッド(３３)を移動するモータ(３５)を駆動するためのモータ駆動制御装置に搭載可能な半導体集積回路(２)の動作方法である。
【０１５５】
前記磁気ヘッド(３３)をランプ機構(３６)からディスク媒体(３１)の表面に移動するロード動作もしくは前記磁気ヘッドを前記ディスク媒体の表面から前記ランプ機構に移動するアンロード動作のためのキャリブレーション動作に際して、実質的にゼロ電流でない非ゼロ電流(Ｉｖｃｍ)を前記半導体集積回路(２)は前記モータ(３５)に流すことが可能とされる。
【０１５６】
前記非ゼロ電流は、前記ロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載したアーム(３４)を外周ストッパに押し当てるか、もしくは前記アンロード動作のための前記キャリブレーション動作に際して前記磁気ヘッドを搭載した前記アームを内周ストッパに押し当てることによって、前記アーム(３４)の固定状態を可能とするものである。
【０１５７】
前記半導体集積回路(２)は、前記モータ(３５)を駆動するモータ駆動回路(２４)と、前記モータに発生する逆起電圧を検出する逆起電圧検出回路(２５)と、前記逆起電圧検出回路(２５)の内部増幅器(２５１)のゲインを調整する調整部(２１２５)とを具備する。
【０１５８】
前記キャリブレーション動作に際して、前記モータ駆動回路(２４)が前記非ゼロ電流を前記モータ(３５)に流すことに応答して、前記逆起電圧検出回路(２５)から逆起検出信号が生成される。
【０１５９】
前記半導体集積回路(２)は、前記キャリブレーション動作によって前記アーム(３４)の前記固定状態でかつ電流値が実質的にゼロであるゼロ電流が前記モータ(３５)に流れる状態で前記逆起電圧検出回路(２５)から生成される前記逆起検出信号に対応する比較基準値(ＶＣＭＰ＿ＲＥＦ)を生成する。
【０１６０】
前記半導体集積回路(２)は、前記キャリブレーション動作に際して、前記モータ(３５)に流れる前記非ゼロ電流に応答して、前記逆起電圧検出回路(２５)から生成される前記逆起検出信号を第１の値(ＶＤＥＴ＿ＣＡＬ１)と第２の値(ＶＤＥＴ＿ＣＡＬ２)に設定する。
【０１６１】
前記半導体集積回路(２)は、前記キャリブレーション動作に際して、前記第１の値(ＶＤＥＴ＿ＣＡＬ１)の前記逆起検出信号と前記第２の値(ＶＤＥＴ＿ＣＡＬ２)の前記逆起検出信号とから、前記比較基準値(ＶＣＭＰ＿ＲＥＦ)を算出する。
【０１６２】
前記半導体集積回路(２)の前記調整部(２１２５)が前記キャリブレーション動作により前記逆起電圧検出回路(２５)の前記内部増幅器(２５１)の前記ゲインを調整することで、前記ゲインに応答した前記逆起電圧検出回路(２５)から前記逆起検出信号である比較入力値(ＶＣＭＰ＿ＩＮ)が生成される。
【０１６３】
前記半導体集積回路(２)の前記調整部(２１２５)は、前記キャリブレーション動作によって前記比較入力値(ＶＣＭＰ＿ＩＮ)と前記比較基準値(ＶＣＭＰ＿ＲＥＦ)との差を縮小するように前記逆起電圧検出回路(２５)の前記内部増幅器(２５１)の前記ゲインを調整することを特徴とするものである(図１参照)。
【０１６４】
前記実施の形態によれば、半導体集積回路の外部のＣＰＵによるデジタル補正処理を使用することなく、モータの速度検出のためのキャリブレーション動作を可能とすることができる。
【０１６５】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【０１６６】
［実施の形態１］
《実施の形態１による半導体集積回路の構成》
図１は、実施の形態１によるコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が図１８に示したハードディスク装置(ＨＤＤ)に搭載される場合の構成を示した図である。尚、図１に示す実施の形態１による半導体集積回路２は、例えばアンロード動作ＵＮＬＯＡＤの場合とロード動作ＬＯＡＤの場合に磁気ヘッド３３の移動速度が一定に制御されるようにコントローラ１によるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴのフィードバック制御によってデジタル逆起検出信号ＶＤＥＴ＿Ｄが一定となるように制御するものである。
【０１６７】
《実施の形態１による半導体集積回路の概要》
図１に示したように、実施の形態１によるコンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２は、図１９に示した半導体集積回路２と同様に、論理回路２１と、デジタル・アナログ変換器２２と、アナログ・デジタル変換器２３と、ボイスコイルモータ駆動回路２４と、逆起電圧検出回路２５とによって構成される。図１に示した実施の形態１による半導体集積回路２が図１９に示した本発明に先立ち本発明者等によって検討された半導体集積回路２と相違するのは、下記の点である。
【０１６８】
すなわち、図１に示した実施の形態１による半導体集積回路２の論理回路２１の調整論理回路２１の内部には、図１９の半導体集積回路２に存在しない状態制御ユニット２１２０と第３検出レジスタ２１２１０と第４検出レジスタ２１２１１と計算ユニット２１２１２とが追加された点が、図１９に示した本発明に先立って本発明者等によって検討された半導体集積回路２との相違点である。
【０１６９】
すなわち、図１に示した実施の形態１による半導体集積回路２の状態制御ユニット２１２０は、特にアンロード動作ＵＮＬＯＡＤまたはロード動作ＬＯＡＤのためのボイスコイルモータ３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するキャリブレーション動作期間中に逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａを第１の値と第２の値とに設定するものである。このように逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａが第１の値と第２の値に設定される期間において、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値が非ゼロ電流(≠０ｍＡ)に設定されることにより、磁気ヘッド３３とアーム３４とは内周ストッパまたは外周ストッパに押し当てられる。その結果、磁気ヘッド３３とアーム３４とが磁気ディスク装置３１の内周方向または外周方向に移動せずに固定状態となるので、上記(１式)の右辺の第２行目の第１項の逆起電圧Ｖｂｅｍｆが実質的にゼロとなりキャリブレーション動作中の外乱もしくは誤差の発生を防止することが可能となる。
【０１７０】
内周ストッパは、アンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作において、磁気ヘッド３３とアーム３４とが、正の電流値であるボイスコイルモータ電流Ｉｖｃｍによって磁気ディスク３１の記憶セクター領域の最内周よりも更に内側に移動することを禁止する機械的部材である。
【０１７１】
外周ストッパは、ロード動作ＬＯＡＤのためのキャリブレーション動作において、磁気ヘッド３３とアーム３４とが、負の電流値であるボイスコイルモータ電流Ｉｖｃｍによって磁気ディスク３１の記憶セクター領域の最外周よりも更に外側に移動することを禁止する機械的部材である。
【０１７２】
第１の値に設定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答するアナログ・デジタル変換器２３からのデジタル逆起検出信号ＶＤＥＴ＿Ｄは、第１検出校正信号ＶＤＥＴ＿ＣＡＬ１として第３検出レジスタ２１２１０に格納される。同様にして、第２の値に設定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答するアナログ・デジタル変換器２３からのデジタル逆起検出信号ＶＤＥＴ＿Ｄは、第２検出校正信号ＶＤＥＴ＿ＣＡＬ２として第４検出レジスタ２１２１１に格納される。
【０１７３】
計算ユニット２１２１２は第３検出レジスタ２１２１０中の第１検出校正信号ＶＤＥＴ＿ＣＡＬ１と第４検出レジスタ２１２１１中の第２検出校正信号ＶＤＥＴ＿ＣＡＬ２から、ボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である場合のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する。計算ユニット２１２１２によって算出されたゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦは、第１検出レジスタ２１２６に格納される。キャリブレーション動作期間中に、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦが第１検出レジスタ２１２６から比較器２１２８の一方の入力端子に供給され、デジタル逆起検出信号ＶＤＥＴ＿Ｄに応答する比較入力値ＶＣＭＰ＿ＩＮが第２検出レジスタ２１２７から比較器２１２８の他方の入力端子に供給される。その結果、比較器２１２８の比較出力信号ＶＣＭＰ＿ＯＵＴに応答する調整シーケンサ２１２５は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)を所定値に収束するものである。すなわち、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動しても、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が変化されるので、上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件の達成が可能となる。
【０１７４】
上述したゲイン補償条件を達成するためのキャリブレーション動作を実行する調整シーケンサ２１２５は、例えば半導体集積回路２の単一の半導体チップに集積化された内部ＣＰＵによって構成されることが可能である。このキャリブレーション動作を実行する調整シーケンサ２１２５を構成する内部ＣＰＵのための動作プログラムは不揮発性メモリに格納され、この不揮発性メモリは図１８に示したハードディスク装置(ＨＤＤ)の内部に構成されることが可能である。また他の例では、この不揮発性メモリは、半導体集積回路２の単一の半導体チップに集積化されることも可能である。
【０１７５】
このように、図１に示した実施の形態１による半導体集積回路２によれば、外部のＣＰＵによるデジタル補正処理を使用せずにモータの速度検出のためのキャリブレーション動作を可能とすることができる。更に図１に示した実施の形態１による半導体集積回路２によれば、特にアンロード動作ＵＮＬＯＡＤまたはロード動作ＬＯＡＤのためのキャリブレーション動作により逆起電圧検出回路２５の反転増幅器２５１のゲイン補償条件を満足できるので、逆起電圧検出回路２５のから生成されるアナログ逆起検出信号Ｖｄｅｔ＿Ａの線形性を維持することが可能となる。また更に図１に示した実施の形態１による半導体集積回路２によれば、キャリブレーション動作でアナログ逆起検出信号Ｖｄｅｔ＿Ａが第１と第２の値に設定される期間にボイスコイルモータ電流Ｉｖｃｍが非ゼロ電流(≠０ｍＡ)に設定されるので、磁気ヘッド３３とアーム３４は内周ストッパまたは外周ストッパに押し当てられる。その結果、磁気ヘッド３３とアーム３４とが磁気ディスク装置３１の内周方向または外周方向に移動せずに固定状態となるので、上記(１式)の右辺の第２行目の第１項の逆起電圧Ｖｂｅｍｆが実質的にゼロとなりキャリブレーション動作中の外乱または誤差の発生を防止することが可能となる。
【０１７６】
更に図１に示した実施の形態１による半導体集積回路２によれば、第１の値と第２の値に設定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答する第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２から、ボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である場合のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出することが可能となる。
【０１７７】
《実施の形態１による半導体集積回路の詳細な構成》
以下に、図１に示した実施の形態１によるコンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２の詳細な構成を説明する。すなわち、図１に示した実施の形態１によるコンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２は、図１８のボイスコイルモータ(ＶＣＭ)３５を駆動するためのボイスコイルモータドライバと図１８の磁気ディスク装置３１を高速回転するスピンドルモータを駆動するためのスピンドルモータドライバとを集積化したものである。しかし、図１の実施の形態１によるコンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２に集積化されたスピンドルモータドライバは、本発明の本質的特徴とは無関係であるので、詳細な説明を省略する。
【０１７８】
図１に示した実施の形態１による半導体集積回路２も、ロード動作ＬＯＡＤもしくはアンロード動作ＵＮＬＯＡＤの場合の磁気ヘッド３３の移動速度が略一定に制御されるように、コントローラ１によるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴのフィードバック制御によりデジタル逆起検出信号ＶＤＥＴ＿Ｄが一定となるように制御するものである。
【０１７９】
図１に示した実施の形態１によるコンボ(ＣＯＭＢＯ)ドライバの半導体集積回路２は、論理回路２１と、デジタル・アナログ変換器２２と、アナログ・デジタル変換器２３と、ボイスコイルモータ駆動回路２４と、逆起電圧検出回路２５とによって構成される。これらの回路２１、２２、２３、２４、２５は、半導体集積回路２の内部回路として半導体集積回路２の単一の半導体チップ内部に半導体製造プロセスによって集積化されたものである。尚、ボイスコイルモータ(ＶＣＭ)３５と検出抵抗Ｒｓは、半導体集積回路２の外部部品として半導体集積回路２に電気的に接続されたものである。
【０１８０】
論理回路２１は、シリアルインターフェース２１１と調整論理回路２１２によって構成される。
【０１８１】
シリアルインターフェース２１１には、図１８のシステムオンチップ(ＳｏＣ)によって構成されたコントローラ１から外部制御信号Ａ１＿ＯＦＦ＿ＡＤＪ、Ａ１＿ＧＡＩＮ＿ＡＤＪ、Ａ２＿ＯＦＦ＿ＡＤＪ、Ａ２＿ＧＡＩＮ、ＡＤＪ＿ＲＡＴＩＯが供給される。調整論理回路２１２は、コントローラ１とシリアルインターフェース２１１から供給されるデジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮに応答してデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴをデジタル・アナログ変換器２２の入力端子に供給する。シリアルインターフェース２１１は、アナログ・デジタル変換器２３によって生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄをコントローラ１に供給する。
【０１８２】
調整論理回路２１２は、状態制御ユニット２１２０と４個の調整レジスタ２１２１、２１２２、２１２３、２１２４と調整シーケンサ２１２５と４個の逆起検出信号レジスタ２１２６、２１２７、２１２１０、２１２１１と比較器２１２８とによって構成される。
【０１８３】
デジタル・アナログ変換器２２の入力端子には論理回路２１の調整論理回路２１２からデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴが供給されることにより、デジタル・アナログ変換器２２の出力端子のアナログボイスコイルモータ電流指示値がボイスコイルモータ駆動回路２４の入力端子に供給される。
【０１８４】
ボイスコイルモータ駆動回路２４は正極性ボイスコイルモータ駆動電圧Ｖｖｃｍｐと負極性ボイスコイルモータ駆動電圧Ｖｖｃｍｎとを生成するために、非反転増幅器２４１と反転増幅器２４２とによって構成される。非反転増幅器２４１の入力端子と反転増幅器２４２の入力端子とにデジタル・アナログ変換器２２の出力端子のアナログボイスコイルモータ電流指示値が供給され、非反転増幅器２４１の出力端子にはボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍを検出するための検出抵抗Ｒｓの一端が接続される。検出抵抗Ｒｓの他端はボイスコイルモータ(ＶＣＭ)３５の一端が接続されて、ボイスコイルモータ(ＶＣＭ)３５の他端は反転増幅器２４２の出力端子に接続される。ボイスコイルモータ(ＶＣＭ)３５の一端と他端との間には、ボイスコイルモータ(ＶＣＭ)３５のコイルＬと寄生抵抗ＲＬと逆起電圧Ｖｂｅｍｆとが直列に接続されている。
【０１８５】
逆起電圧検出回路２５は、反転増幅器２５１と減算増幅器２５２とローパスフィルタ２５３とにより構成される。反転増幅器２５１は抵抗値Ｒ１の第１抵抗と抵抗値Ｒ２の第２抵抗と第１差動増幅器Ａ１により構成され、減算増幅器２５２は抵抗値Ｒ３の第３抵抗と抵抗値Ｒ４の第４抵抗と抵抗値Ｒ３の第５抵抗と抵抗値Ｒ４の第６抵抗と第２差動増幅器Ａ２によって構成される。ローパスフィルタ２５３は抵抗Ｒと容量Ｃとによって構成され、ローパスフィルタ２５３はボイスコイルモータ３５のコイルＬの両端間に生じる高周波電圧成分を除去するように機能する。反転増幅器２５１の抵抗値Ｒ１の第１抵抗の一端にはボイスコイルモータ電流Ｉｖｃｍを検出するための検出抵抗Ｒｓの一端が接続されて、抵抗値Ｒ１の第１抵抗の他端は第１差動増幅器Ａ１の反転入力端子−と抵抗値Ｒ２の第２抵抗の一端とに接続され、抵抗値Ｒ２の第２抵抗の他端は第１差動増幅器Ａ１の出力端子に接続される。検出抵抗Ｒｓの他端とボイスコイルモータ(ＶＣＭ)３５の一端との接続ノードの共通電圧Ｖｃｏｍは、第１差動増幅器Ａ１の非反転入力端子＋に供給される。減算増幅器２５２の抵抗値Ｒ３の第３抵抗の一端に反転増幅器２５１の出力信号が供給され、抵抗値Ｒ３の第３抵抗の他端は第２差動増幅器Ａ２の反転入力端子−と抵抗値Ｒ４の第４抵抗の一端に接続され、抵抗値Ｒ４の第４抵抗の他端は第２差動増幅器Ａ２の出力端子に接続される。抵抗値Ｒ３の第５抵抗の一端にボイスコイルモータ(ＶＣＭ)３５の他端が接続され、抵抗値Ｒ３の第５抵抗の他端は第２差動増幅器Ａ２の非反転入力端子＋と抵抗値Ｒ４の第６抵抗の一端に接続され、抵抗値Ｒ４の第６抵抗の他端には基準電圧Ｖｒｅｆが供給される。減算増幅器２５２の出力信号はローパスフィルタ２５３の抵抗Ｒの一端に供給され、抵抗Ｒの他端はローパスフィルタ２５３の容量Ｃの一端に接続され、容量Ｃの他端は接地電位に接続される。逆起電圧検出回路２５のローパスフィルタ２５３の出力端子からアナログ逆起検出信号Ｖｄｅｔ＿Ａが生成される。このアナログ逆起検出信号Ｖｄｅｔ＿Ａはアナログ・デジタル変換器２３によりデジタル逆起検出信号に変換され、デジタル逆起検出信号ＶＤＥＴ＿Ｄは論理回路２１を介してコントローラ１に供給される。
【０１８６】
一方、ボイスコイルモータ(ＶＣＭ)３５のコイルＬに流れる電流をＩvcmとし、逆起電圧をＶbemfとし、基準電圧をＶｒｅｆすると、逆起電圧検出回路２５の出力端子からのアナログ逆起検出信号Ｖｄｅｔ＿Ａは、上記(１式)および上記(２式)で与えられる。
【０１８７】
尚、上記(１式)の右辺の第２行目の第２項の(＋Ｉvcm)はボイスコイルモータ電流Ｉｖｃｍが正の電流値であり、ロード動作ＬＯＡＤに際して磁気ヘッド３３がランプ機構３６から磁気ディスク装置３１の内周方向に移動することを示す。また、上記(１式)の右辺の第２行目の第２項の(＋Ｉvcm)はボイスコイルモータ電流Ｉｖｃｍが正の電流値であり、アンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作に際して磁気ヘッド３３が内周ストッパに押し当てられることを示すものである。更に上記(２式)の右辺の第２行目の第２項の(−Ｉvcm)はボイスコイルモータ電流Ｉｖｃｍが負の電流値であり、アンロード動作ＵＮＬＯＡＤに際して磁気ヘッド３３が磁気ディスク装置３１の内周からランプ機構３６の方向に移動することを示す。また、上記(２式)の右辺の第２行目の第２項の(−Ｉvcm)はボイスコイルモータ電流Ｉｖｃｍが負の電流値であり、ロード動作ＬＯＡＤのためのキャリブレーション動作に際して磁気ヘッド３３が外周ストッパに押し当てられることを示すものである。
【０１８８】
論理回路２１の調整論理回路２１２は、第１ゲイン調整レジスタ２１２１と第１オフセット調整レジスタ２１２２と第２ゲイン調整レジスタ２１２３と第２オフセット調整レジスタ２１２４と調整シーケンサ２１２５とによって構成される。更に、論理回路２１の調整論理回路２１２は、第１検出レジスタ２１２６と第２検出レジスタ２１２７と比較器２１２８と第３検出レジスタ２１２１０と第４検出レジスタ２１２１１と計算ユニット２１２１２と状態制御ユニット２１２０とによって構成される。
【０１８９】
論理回路２１のシリアルインターフェース２１１には、コントローラ１から反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪと第１オフセット調整指示信号Ａ１＿ＯＦＦ＿ＡＤＪと減算ゲイン値Ａ２＿ＧＡＩＮと第２オフセット調整指示信号Ａ２＿ＯＦＦ＿ＡＤＪとデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴと比率指示値ＡＤＪ＿ＲＡＴＩＯとが供給される。
【０１９０】
ロード動作ＬＯＡＤまたはアンロード動作ＵＮＬＯＡＤでのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作の期間中に、反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪが、コントローラ１からシリアルインターフェース２１１を介して調整シーケンサ２１２５に供給される。その結果、調整シーケンサ２１２５は、キャリブレーション動作の期間中に比較器２１２８の出力信号に応答して第１ゲイン調整レジスタ２１２１の反転ゲイン値Ａ１＿ＧＡＩＮを適切な値に校正する。第１ゲイン調整レジスタ２１２１に格納される反転ゲイン値Ａ１＿ＧＡＩＮは、逆起電圧検出回路２５の反転増幅器２５１は第１抵抗の抵抗値Ｒ１の値を設定する。従って、第１ゲイン調整レジスタ２１２１に格納された反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪによって調整された抵抗値Ｒ１の第１抵抗によって、逆起電圧検出回路２５の反転増幅器２５１の増幅ゲインが設定されるものである。キャリブレーション動作に先行した準備期間中に、第１オフセット調整指示信号Ａ１＿ＯＦＦ＿ＡＤＪが、コントローラ１からシリアルインターフェース２１１を介して調整シーケンサ２１２５に供給される。従って、準備期間中に調整シーケンサ２１２５は、比較器２１２８の出力信号に応答して、第１オフセット調整レジスタ２１２２の第１オフセット値Ａ１＿ＯＦＦを適切な値に調整する。その結果、第１オフセット調整レジスタ２１２２に格納された第１オフセット値Ａ１＿ＯＦＦは、逆起電圧検出回路２５の反転増幅器２５１の内部の第１差動増幅器Ａ１の第１差動入力オフセットを補償する。同様に、準備期間中に第２オフセット調整指示信号Ａ２＿ＯＦＦ＿ＡＤＪが、コントローラ１からシリアルインターフェース２１１を介して調整シーケンサ２１２５に供給される。従って、準備期間中に調整シーケンサ２１２５は、比較器２１２８の出力信号に応答して、第２オフセット調整レジスタ２１２４の第２オフセット値Ａ２＿ＯＦＦを適切な値に調整する。その結果、第２オフセット調整レジスタ２１２４に格納された第２オフセット値Ａ２＿ＯＦＦは、逆起電圧検出回路２５の減算増幅器２５２の内部の第２差動増幅器Ａ２の第２差動入力オフセットを補償する。更にキャリブレーション動作に先行した準備期間中において、減算ゲイン値Ａ２＿ＧＡＩＮが、コントローラ１からシリアルインターフェース２１１を介して、第２ゲイン設定レジスタ２１２３に供給される。その結果、第２ゲイン設定レジスタ２１２３に格納された減算ゲイン値Ａ２＿ＧＡＩＮは、逆起電圧検出回路２５の減算増幅器２５２の抵抗値Ｒ３の第３抵抗と抵抗値Ｒ４の第４抵抗の比率および抵抗値Ｒ３の第５抵抗と抵抗値Ｒ４の第６抵抗の比率を設定する。すなわち、第２ゲイン設定レジスタ２１２３に格納された減算ゲイン値Ａ２＿ＧＡＩＮによって、逆起電圧検出回路２５の減算増幅器２５２の減算増幅ゲインが設定されるものである。
【０１９１】
第２検出レジスタ２１２７の信号入力端子と第３検出レジスタ２１２１０の信号入力端子と第４検出レジスタ２１２１１の信号入力端子には、アナログ・デジタル変換器２３から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄが供給される。第２検出レジスタ２１２７のラッチ制御端子には調整シーケンサ２１２５から検出値ラッチ制御信号ＬＡＴ＿ＤＥＴが供給され、第３検出レジスタ２１２１０のラッチ制御端子には調整シーケンサ２１２５から検出値ラッチ制御信号ＬＡＴ＿ＣＡＬ１が供給され、第４検出レジスタ２１２１１のラッチ制御端子には調整シーケンサ２１２５から検出値ラッチ制御信号ＬＡＴ＿ＣＡＬ２が供給される。第１の値に設定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答するアナログ・デジタル変換器２３からのデジタル逆起検出信号ＶＤＥＴ＿Ｄは、第１検出校正信号ＶＤＥＴ＿ＣＡＬ１として第３検出レジスタ２１２１０に格納される。第２の値に設定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答するアナログ・デジタル変換器２３からのデジタル逆起検出信号ＶＤＥＴ＿Ｄは、第２検出校正信号ＶＤＥＴ＿ＣＡＬ２として第４検出レジスタ２１２１１に格納される。
【０１９２】
計算ユニット２１２１２には、状態制御ユニット２１２０から後に詳述する除算指示値ＤＩＶ＿ＮＵＭが供給される。その結果、計算ユニット２１２１２は、状態制御ユニット２１２０から供給される除算指示値ＤＩＶ＿ＮＵＭと第３検出レジスタ２１２１０の第１検出校正信号ＶＤＥＴ＿ＣＡＬ１と第４検出レジスタ２１２１１の第２検出校正信号ＶＤＥＴ＿ＣＡＬ２から、ボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である場合のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する。計算ユニット２１２１２によって算出されたゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦは、第１検出レジスタ２１２６に格納される。キャリブレーション動作期間中に、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦが第１検出レジスタ２１２６から比較器２１２８の一方の入力端子に供給され、デジタル逆起検出信号ＶＤＥＴ＿Ｄに応答する比較入力値ＶＣＭＰ＿ＩＮが第２検出レジスタ２１２７から比較器２１２８の他方の入力端子に供給される。その結果、比較器２１２８の比較出力信号ＶＣＭＰ＿ＯＵＴに応答する調整シーケンサ２１２５は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)を所定値に収束するものである。すなわち、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動しても、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が変化されるので、上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件の達成が可能となる。
【０１９３】
《比較基準値を算出する計算ユニットの構成》
図２は、図１に示した実施の形態１による半導体集積回路２においてボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である場合のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２と除算指示値ＤＩＶ＿ＮＵＭとから算出する計算ユニット２１２１２の構成を示す図である。
【０１９４】
図２に示すように、計算ユニット２１２１２は、減算器２１２１２０と除算器２１２１２１と加算器２１２１２２とによって構成される。
【０１９５】
減算器２１２１２０の一方の入力端子には第３検出レジスタ２１２１０から第１検出校正信号ＶＤＥＴ＿ＣＡＬ１が供給され、減算器２１２１２０の他方の入力端子には第４検出レジスタ２１２１１から第２検出校正信号ＶＤＥＴ＿ＣＡＬ２が供給されるので、減算器２１２１２０の出力端子からは減算結果ＶＤＥＴ＿ＣＡＬ１−ＶＤＥＴ＿ＣＡＬ２が生成される。
【０１９６】
除算器２１２１２１の一方の入力端子には減算器２１２１２０の出力端子から減算結果ＶＤＥＴ＿ＣＡＬ１−ＶＤＥＴ＿ＣＡＬ２が供給され、除算器２１２１２１の他方の入力端子には状態制御ユニット２１２０から除算指示値ＤＩＶ＿ＮＵＭが供給される。図３で詳述するように、除算指示値ＤＩＶ＿ＮＵＭは、比率指示値ＡＤＪ＿ＲＡＴＩＯから“１”を減算したＡＤＪ＿ＲＡＴＩＯ−１であるので、除算器２１２１２１の出力端子からは除算結果(ＶＤＥＴ＿ＣＡＬ１−ＶＤＥＴ＿ＣＡＬ２)／(ＡＤＪ＿ＲＡＴＩＯ−１)が生成される。
【０１９７】
加算器２１２１２２の一方の入力端子には第３検出レジスタ２１２１０から第１検出校正信号ＶＤＥＴ＿ＣＡＬ１が供給され、加算器２１２１２２の他方の入力端子には除算器２１２１２１の出力端子の除算結果が供給される。その結果、計算ユニット２１２１２の出力端子である加算器２１２１２２の出力端子からは、加算結果としての比較基準値ＶＣＭＰ＿ＲＥＦが生成される。すなわち、計算ユニット２１２１２から生成される比較基準値ＶＣＭＰ＿ＲＥＦは、下記(３式)で与えられる。
【０１９８】
【数３】
2015176618.tif 000005
【０１９９】
尚、好適な実施の形態によれば、比率指示値ＡＤＪ＿ＲＡＴＩＯ＝２ｎ＋１と言う条件(ｎは整数)において、図２に示した計算ユニット２１２１２の除算器２１２１２１は、ビットデータを右方向にシフトするシフトレジスタによって構成可能であり、回路規模の極めて大きなデジタル除算器の使用を回避することが可能である。すなわち、除算器２１２１２１の一方の入力端子に供給される被除数である減算器２１２１２０からの減算結果ＶＤＥＴ＿ＣＡＬ１−ＶＤＥＴ＿ＣＡＬ２が例えば１０進数の２５６である場合には、その２進数は、１０ビットの“０１００００００００”となる。また、除算器２１２１２１の他方の入力端子に供給される除数である制御ユニット２１２０から供給される除算指示値ＤＩＶ＿ＮＵＭが例えば、１０進数の４である場合には、その２進数は、１０ビットの“０００００００１００”となる。従って、除数の１０ビットの２進数である“０００００００１００”により示された２ビット分だけ、被除数の１０ビットの２進数である“０１００００００００”を除算器２１２１２１として構成されたシフトレジスタにより右方向にシフトする。この２ビット分の右方向のシフトによって、シフト出力信号“０００１００００００”が除算器２１２１２１として構成されたシフトレジスタから生成される。１０ビットの２進数のシフト出力信号“０００１００００００”は１０進数の６４であり、除算器２１２１２１として構成されたシフトレジスタから１０進数の２５６を１０進数の４で除算した１０進数の除算結果である６４が生成されることが理解される。
【０２００】
しかし、回路規模の極めて大きなデジタル除算器の使用を問題としない場合においては、計算ユニット２１２１２の除算器２１２１２１として右方向のシフトを実行するシフトレジスタを使用するのではなく回路規模の大きなデジタル除算器を使用することも可能である。
【０２０１】
《除算指示値と電流指示値を生成する状態制御ユニットの構成》
図３は、図１に示した実施の形態１による半導体集積回路２において、除算指示値ＤＩＶ＿ＮＵＭとデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとを生成する状態制御ユニット２１２０の構成を示す図である。
【０２０２】
図３に示すように、状態制御ユニット２１２０は、乗算器２１２００と減算器２１２０１とセレクタ２１２０２とによって構成される。
【０２０３】
乗算器２１２００の一方の入力端子には論理回路２１のシリアルインターフェース２１１から比率指示値ＡＤＪ＿ＲＡＴＩＯが供給され、乗算器２１２００の他方の入力端子には論理回路２１のシリアルインターフェース２１１からデジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮが供給される。その結果、乗算器２１２００の出力端子からは、乗算結果であるＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮが生成される。
【０２０４】
減算器２１２０１の一方の入力端子には論理回路２１のシリアルインターフェース２１１から比率指示値ＡＤＪ＿ＲＡＴＩＯが供給され、減算器２１２０１の他方の入力端子には“１”が供給される。その結果、減算器２１２０１の出力端子から、減算結果である除算指示値ＤＩＶ＿ＮＵＭが生成される。この除算指示値ＤＩＶ＿ＮＵＭは、比率指示値ＡＤＪ＿ＲＡＴＩＯから“１”を減算したＡＤＪ＿ＲＡＴＩＯ−１である。
【０２０５】
セレクタ２１２０２の一方の入力端子に乗算器２１２００からのＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮが供給され、セレクタ２１２０２の他方の入力端子に論理回路２１のシリアルインターフェース２１１からデジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮが供給される。更にセレクタ２１２０２の選択制御端子には、調整シーケンサ２１２５から選択指示信号ＳＴ＿ＳＥＬが供給される。選択指示信号ＳＴ＿ＳＥＬがハイレベル“１”である場合には、セレクタ２１２０２の一方の入力端子に供給される乗算器２１２００からのＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮが、デジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子から生成される。選択指示信号ＳＴ＿ＳＥＬがローレベル“０”である場合には、セレクタ２１２０２の他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮが、デジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子から生成される。
【０２０６】
図４は、図１に示した実施の形態１による半導体集積回路２において、温度が種々に変化することでボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動した場合のデジタル逆起検出信号ＶＤＥＴ＿Ｄとボイスコイルモータ電流Ｉｖｃｍとの依存性を示す図である。
【０２０７】
図４において、＠Ｒ２・Ｒｓ／Ｒ１＝ＲＬは、温度が上述した所定の温度に設定され、上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件が満足される状態に対応するものである。所定の温度に対応するこの状態においては、上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件が満足され、図４の特性Ｌ１に示したように、アナログ逆起検出信号Ｖｄｅｔ＿Ａおよびデジタル逆起検出信号ＶＤＥＴ＿Ｄはボイスコイルモータ電流Ｉｖｃｍの電流値に依存しなくなるものである。従って、ゲイン補償条件が満足される図４の特性Ｌ１によれば、逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａは、ボイスコイルモータ電流Ｉｖｃｍの電流値に依存しなくなり、逆起電圧Ｖｂｅｍｆと基準電圧Ｖｒｅｆに依存するようになるものである。尚、図４の特性Ｌ１は、図２０に示した本発明に先立ち本発明者等により検討されたキャリブレーション動作の第３ステップＳ３でのボイスコイルモータ電流Ｉｖｃｍの電流値のゼロ(≒０ｍＡ)への設定後に第５ステップＳ５で第１検出レジスタ２１２６に格納される比較基準値ＶＣＭＰ＿ＲＥＦに対応するものである。
【０２０８】
図４において、＠Ｒ２・Ｒｓ／Ｒ１＜ＲＬは、温度が上述した所定の温度から変化することで上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件が満足されない状態に対応するものである。このゲイン補償条件が不満足の状態においては、図４の特性Ｌ２に示したようにアナログ逆起検出信号Ｖｄｅｔ＿Ａおよびデジタル逆起検出信号ＶＤＥＴ＿Ｄはボイスコイルモータ電流Ｉｖｃｍの電流値に依存して変動するものである。
【０２０９】
図４において、＠Ｒ２・Ｒｓ／Ｒ１＞ＲＬは、温度が上述した所定の温度から変化することで上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件が満足されない状態に対応するものである。このゲイン補償条件が不満足の状態においては、図４の特性Ｌ３に示したようにアナログ逆起検出信号Ｖｄｅｔ＿Ａおよびデジタル逆起検出信号ＶＤＥＴ＿Ｄはボイスコイルモータ電流Ｉｖｃｍの電流値に依存して変動するものである。
【０２１０】
すなわち、ゲイン補償条件が満足されない図４の特性Ｌ２、Ｌ３によれば、逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａは、逆起電圧Ｖｂｅｍｆと基準電圧Ｖｒｅｆに依存するだけではなくボイスコイルモータ電流Ｉｖｃｍの電流値にも依存して変化するものである。従って、図４の特性Ｌ２、Ｌ３に示すように、ゲイン補償条件が満足された所定の温度から温度が変化した場合には、図１に示した実施の形態１による半導体集積回路２は逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)を変化することによってゲイン補償条件が再度満足するようにキャリブレーション動作を実行する。
【０２１１】
図５は、図４で説明した温度変化により図１に示した実施の形態１による半導体集積回路２がゲイン補償条件の再度満足のためキャリブレーション動作を実行する際に第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２からボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する様子を示す図である。この比較基準値ＶＣＭＰ＿ＲＥＦは、ボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)の状態であり、また磁気ヘッド３３とアーム３４とは内周ストッパまたは外周ストッパに押し当てられるか、ランプ機構３６に退避している状態である。
【０２１２】
従って、この比較基準値ＶＣＭＰ＿ＲＥＦは、上記(１式)および上記(２式)において、逆起電圧Ｖｂｅｍｆが実質的にゼロであってボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である状態のアナログ逆起検出信号Ｖｄｅｔ＿Ａに対応するものである。従って、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦは、上記(１式)および上記(２式)から次式のように算出される。
【０２１３】
【数４】
2015176618.tif 000006
【０２１４】
図３で説明したように、ローレベル“０”の選択指示信号ＳＴ＿ＳＥＬに応答して状態制御ユニット２１２０の他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮが、デジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子に生成される。
【０２１５】
図１で説明したように図１に示した実施の形態１による半導体集積回路２の状態制御ユニット２１２０は、アンロード動作ＵＮＬＯＡＤまたはロード動作ＬＯＡＤのためのボイスコイルモータ３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するキャリブレーション動作期間中に逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａを第１の値に設定する。従って、アナログ逆起検出信号Ｖｄｅｔ＿Ａの第１の値への設定のために、ローレベル“０”の選択指示信号ＳＴ＿ＳＥＬに応答してセレクタ２１２０２の出力端子に生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴに応答して、ボイスコイルモータ電流Ｉｖｃｍの電流値が第１電流値＋Ｉｖｃｍ１に設定される。すなわち、図５に示すように、デジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮであるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴに応答して、アナログ・デジタル変換器２３とボイスコイルモータ駆動回路２４は第１電流値＋Ｉｖｃｍ１を有するボイスコイルモータ電流Ｉｖｃｍをボイスコイルモータ３５に流すものである。従って、第１電流値＋Ｉｖｃｍ１を有するボイスコイルモータ電流Ｉｖｃｍに応答して、逆起電圧検出回路２５とアナログ・デジタル変換器２３とは、デジタル逆起検出信号ＶＤＥＴ＿Ｄである第１検出校正信号ＶＤＥＴ＿ＣＡＬ１を生成する。
【０２１６】
更に図１に示した実施の形態１による半導体集積回路２の状態制御ユニット２１２０は、アンロード動作ＵＮＬＯＡＤまたはロード動作ＬＯＡＤのためのボイスコイルモータ３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するキャリブレーション動作期間中に逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａを第２の値に設定する。図３で説明したようにハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬに応答して状態制御ユニット２１２０の一方の入力端子に供給される乗算器２１２００からの乗算結果ＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮが、デジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子に生成される。従って、アナログ逆起検出信号Ｖｄｅｔ＿Ａの第２の値への設定のために、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬに応答してセレクタ２１２０２の出力端子に生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴに応答して、ボイスコイルモータ電流Ｉｖｃｍの電流値が第２電流値＋Ｉｖｃｍ２に設定される。すなわち、図５に示すように乗算器２１２００の乗算結果ＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮであるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴに応答して、アナログ・デジタル変換器２３とボイスコイルモータ駆動回路２４は第２電流値＋Ｉｖｃｍ２を有するボイスコイルモータ電流Ｉｖｃｍをボイスコイルモータ３５に流すものである。従って、第２電流値＋Ｉｖｃｍ２を有するボイスコイルモータ電流Ｉｖｃｍに応答して、逆起電圧検出回路２５とアナログ・デジタル変換器２３とは、デジタル逆起検出信号ＶＤＥＴ＿Ｄである第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を生成する。従って、第２電流値＋Ｉｖｃｍ２と第１電流値＋Ｉｖｃｍ１との間には、次の関係が成立する。
【０２１７】
【数５】
2015176618.tif 000007
【０２１８】
上述した第１検出校正信号ＶＤＥＴ＿ＣＡＬ１は第３検出レジスタ２１２１０に格納され、第２検出校正信号ＶＤＥＴ＿ＣＡＬ２は第４検出レジスタ２１２１１に格納される。更に計算ユニット２１２１２は第３検出レジスタ２１２１０の第１検出校正信号ＶＤＥＴ＿ＣＡＬ１と第４検出レジスタ２１２１１の第２検出校正信号ＶＤＥＴ＿ＣＡＬ２から、ボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である場合のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する。計算ユニット２１２１２によって算出されたゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦは、第１検出レジスタ２１２６に格納される。キャリブレーション動作の期間中に、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦが第１検出レジスタ２１２６から比較器２１２８の一方の入力端子に供給され、デジタル逆起検出信号ＶＤＥＴ＿Ｄに応答する比較入力値ＶＣＭＰ＿ＩＮが第２検出レジスタ２１２７から比較器２１２８の他方の入力端子に供給される。
【０２１９】
その結果、比較器２１２８の比較出力信号ＶＣＭＰ＿ＯＵＴに応答する調整シーケンサ２１２５は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)を所定値に収束する。すなわち、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動しても逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が変化されるので、上記(１式)の右辺の第２行目の第２項の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件の達成が可能となる。
【０２２０】
ここで実行されるキャリブレーション動作はアンロード動作ＵＮＬＯＡＤのためのものであり、第１電流値＋Ｉｖｃｍ１もしくは第２電流値＋Ｉｖｃｍ２を有するボイスコイルモータ電流Ｉｖｃｍの正極性により、磁気ヘッド３３が内周ストッパに押し当てられるものである。従って、磁気ヘッド３３が内周ストッパに押し当てられる状態では、上記(１式)の右辺の第２行目の第１項の逆起電圧Ｖｂｅｍｆは実質的にゼロとなる。
【０２２１】
従って、第１電流値＋Ｉｖｃｍ１を有するボイスコイルモータ電流Ｉｖｃｍに応答するデジタル逆起検出信号ＶＤＥＴ＿Ｄである第１検出校正信号ＶＤＥＴ＿ＣＡＬ１は、上記(１式)および上記(２式)および上記(４式)から次式のように算出される。
【０２２２】
【数６】
2015176618.tif 000008
【０２２３】
同様に、第２電流値＋Ｉｖｃｍ２を有するボイスコイルモータ電流Ｉｖｃｍに応答するデジタル逆起検出信号ＶＤＥＴ＿Ｄである第２検出校正信号ＶＤＥＴ＿ＣＡＬ２は、上記(１式)および上記(２式)および上記(４式)から次式のように算出される。
【０２２４】
【数７】
2015176618.tif 000009
【０２２５】
更に、上記(５式)と上記(６式)と上記(７式)とから、次の関係が得られる。
【０２２６】
【数８】
2015176618.tif 000010
【０２２７】
上記(８式)から上述したゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦに関して、下記(９式)の関係が得られる。
【０２２８】
【数９】
2015176618.tif 000011
【０２２９】
上記(９式)の関係は、上述した(３式)の関係と同一であることが理解される。
【０２３０】
好適な実施の形態においては、上記(９式)の関係によって算出されるゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦの精度を向上するために、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２は、図２３と図２４とで説明した出力レンジＯＵＴ＿ＲＡＮＧＥの範囲内に設定されるものである。すなわち、図５に示したように、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２は、デジタル逆起検出信号ＶＤＥＴ＿Ｄの線形性が維持された出力レンジＯＵＴ＿ＲＡＮＧＥの範囲に設定されている。更に図５に示したように第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２を使用して、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを、計算ユニット２１２１２が算出するものである。
【０２３１】
《アンロード動作のためのキャリブレーション動作》
図６は、図１に示した実施の形態１による半導体集積回路２のアンロード動作ＵＮＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
【０２３２】
図６の第１ステップＳ１において、コントローラ１から供給される反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪがローレベルＬｏからハイレベルＨｉに変化することによって、キャリブレーション動作が開始される。
【０２３３】
第２ステップＳ２において、論理回路２１の調整論理回路２１２内部の第１ゲイン調整レジスタ２１２１の格納データの全ビットがオールゼロ“０”に設定されることによって、第１ゲイン調整レジスタ２１２１が初期化される。
【０２３４】
第３ステップＳ３において、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値を上述した第１電流値＋Ｉｖｃｍ１に設定するために、状態制御ユニット２１２０により生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値設定が実行される。すなわち、ローレベル“０”の選択指示信号ＳＴ＿ＳＥＬに応答して、図３に示した状態制御ユニット２１２０のセレクタ２１２０２は、他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮをデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子から生成する。
【０２３５】
第４ステップＳ４では、第３ステップＳ３により数値が設定されたデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴに応答して、逆起電圧検出回路２５のローパスフィルタ２５３の出力端子から生成される第１の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定されるのをウェイトする。
【０２３６】
第５ステップＳ５では、第４ステップＳ４で整定された第１の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａをアナログ・デジタル変換器２３によってデジタル逆起検出信号ＶＤＥＴ＿Ｄに変換して、このデジタル逆起検出信号ＶＤＥＴ＿Ｄを第１検出校正信号ＶＤＥＴ＿ＣＡＬ１として第３検出レジスタ２１２１０中に格納する。
【０２３７】
第６ステップＳ６において、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値を上述した第２電流値＋Ｉｖｃｍ２に設定するために、状態制御ユニット２１２０により生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値設定が実行される。すなわち、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬに応答して、図３に示した状態制御ユニット２１２０のセレクタ２１２０２は、一方の入力端子に供給される乗算結果ＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮをデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子から生成する。
【０２３８】
上述したように、第３ステップＳ３でボイスコイルモータ電流Ｉｖｃｍが第１電流値＋Ｉｖｃｍ１に設定され、第６ステップＳ６でボイスコイルモータ電流Ｉｖｃｍが第２電流値＋Ｉｖｃｍ２に設定されている。このようにボイスコイルモータ電流Ｉｖｃｍが正の電流値であるので、アンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作に際して磁気ヘッド３３が内周ストッパに押し当てられる。従って、磁気ヘッド３３とアーム３４が磁気ディスク装置３１の内周方向に移動せずに固定状態となるので、上記(１式)の右辺の第２行目の第１項の逆起電圧Ｖｂｅｍｆが実質的にゼロとなりキャリブレーション動作中の外乱もしくは誤差の発生を防止することが可能となる。
【０２３９】
内周ストッパは、アンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作において、磁気ヘッド３３とアーム３４とが、正の電流値である第１電流値＋Ｉｖｃｍ１または第２電流値＋Ｉｖｃｍ２のボイスコイルモータ電流Ｉｖｃｍによって、磁気ディスク３１の記憶セクター領域の最内周よりも更に内側に移動することを禁止する機械的部材である。
【０２４０】
第７ステップＳ７では、第６ステップＳ６により数値が設定されたデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴに応答して、逆起電圧検出回路２５のローパスフィルタ２５３の出力端子から生成される第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定されるのをウェイトする。
【０２４１】
第８ステップＳ８では、第７ステップＳ７で整定された第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａをアナログ・デジタル変換器２３によってデジタル逆起検出信号ＶＤＥＴ＿Ｄに変換して、このデジタル逆起検出信号ＶＤＥＴ＿Ｄを第２検出校正信号ＶＤＥＴ＿ＣＡＬ２として第４検出レジスタ２１２１１中に格納する。
【０２４２】
第9ステップＳ９では、第５ステップＳ５で第３検出レジスタ２１２１０に格納された第１検出校正信号ＶＤＥＴ＿ＣＡＬ１および第８ステップＳ８で第４検出レジスタ２１２１１に格納された第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を使用して、計算ユニット２１２１２はゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する。算出されたゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦは、第１検出レジスタ２１２６に格納される。
【０２４３】
第１０ステップＳ１０では、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)を校正するために、論理回路２１の調整論理回路２１２の内部の第１ゲイン調整レジスタ２１２１のＮビットにハイレベルの“１”を設定する。最初の第１０ステップＳ１０でのＮビットは最上位ビット(ＭＳＢ)となり、２回目の第８ステップＳ８でのＮビットは上位２ビット目となり、最後の第１０ステップＳ１０でのＮビットは最下位ビット(ＬＳＢ)となる。
【０２４４】
第１１ステップＳ１１では、第６ステップＳ６により数値が設定されたデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴと第１０ステップＳ１０により設定された反転増幅器２５１のゲインとに応答して、逆起電圧検出回路２５の出力端子から生成されるアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定されるのをウェイトする。
【０２４５】
第１２ステップＳ１２では、第１１ステップＳ１１にて整定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａをアナログ・デジタル変換器２３によりデジタル逆起検出信号ＶＤＥＴ＿Ｄに変換するとともにこのデジタル逆起検出信号ＶＤＥＴ＿Ｄを温度変動に対応する比較入力値として第２検出レジスタ２１２７に格納する。従って、第２検出レジスタ２１２７の出力信号である比較入力値ＶＣＭＰ＿ＩＮは、比較器２１２８の他方の入力端子に供給される。
【０２４６】
第１３ステップＳ１３では、第１２ステップＳ１２において第２検出レジスタ２１２７に格納された比較入力値ＶＣＭＰ＿ＩＮが第9ステップＳ９において第１検出レジスタ２１２６に格納された比較基準値ＶＣＭＰ＿ＲＥＦ以上であるかが比較器２１２８によって判定される。第１３ステップＳ１３の比較器２１２８の判定結果が“ＹＥＳ”の場合は、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が上述のゲイン補償条件の理想的なゲインよりも過大であることを示している。従って、この場合には、その次の第１４ステップＳ１４において、第１０ステップＳ１０にて設定した第１ゲイン調整レジスタ２１２１のＮビットをハイレベル“１”からローレベル“０”に設定を変更する。
【０２４７】
第１３ステップＳ１３での比較器２１２８の判定結果が“ＮＯ”の場合は、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が上述のゲイン補償条件の理想的なゲインよりも過小であることを示している。従って、この場合には、処理動作は、第１５ステップＳ１５に移行する。
【０２４８】
第１５ステップＳ１５では、論理回路２１の調整論理回路２１２の内部の第１ゲイン調整レジスタ２１２１のＮ番目の調整ビット位置を１ビット分下位方向に移動するために、ビットカウントＮ＝Ｎ−１の演算を比較器２１２８の比較出力信号ＶＣＭＰ＿ＯＵＴに応答する調整シーケンサ２１２５が実行する。
【０２４９】
第１６ステップＳ１６では、第１３ステップＳ１３によって移動された第１ゲイン調整レジスタ２１２１のＮ番目の調整ビット位置がＮビットの最下位ビット(ＬＳＢ)であるかを判定するために、ビットカウントＮ＝“０”であるか否かの判定が調整シーケンサ２１２５によって実行される。第１４ステップＳ１４での判定結果が“ＮＯ”の場合には、第１０ステップＳ１０に復帰されて、第１ゲイン調整レジスタ２１２１にて１ビット分下位方向に移動されたＮビットにハイレベルの“１”を設定する。
【０２５０】
第１６ステップＳ１６での判定結果が“ＹＥＳ”の場合には、処理動作は、第１７ステップＳ１７に移行する。
【０２５１】
第１７ステップＳ１７では、コントローラ１から供給される反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪがハイレベルＨｉからローレベルＬｏに変化することによって、キャリブレーション動作が終了される。
【０２５２】
このキャリブレーション動作の終了によって、アンロード動作ＵＮＬＯＡＤに先行して逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が、上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件を満足する理想的なゲインに校正されるものである。
【０２５３】
このキャリブレーション動作の終了後、ボイスコイルモータ電流Ｉｖｃｍを負の電流値(−Ｉｖｃｍ)とするために、コントローラ１から生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値の設定が実行され、アンロード動作ＵＮＬＯＡＤに際して磁気ヘッド３３を磁気ディスク３１の内周からランプ機構３６の方向に移動することが可能となる。
【０２５４】
図７は、図６に示した実施の形態１による半導体集積回路２のアンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作の動作フローによる半導体集積回路２の各部の信号の波形を示す図である。
【０２５５】
図７に示すように、第１ステップＳ１のタイミングにおいて、コントローラ１から供給される反転ゲイン調整指示信号Ａ１＿ＧＡＩＮ＿ＡＤＪがローレベルＬｏからハイレベルＨｉに変化することによって、キャリブレーション動作が開始される。
【０２５６】
第３ステップＳ３から第５ステップＳ５までの期間において、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値が第１電流値＋Ｉｖｃｍ１に設定され、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄは第１検出校正信号ＶＤＥＴ＿ＣＡＬ１となる。特に、第５ステップＳ５では、第４ステップＳ４で整定された第１の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａをアナログ・デジタル変換器２３によりデジタル逆起検出信号ＶＤＥＴ＿Ｄに変換して、このデジタル逆起検出信号ＶＤＥＴ＿Ｄを第１検出校正信号ＶＤＥＴ＿ＣＡＬ１として第３検出レジスタ２１２１０に格納する。
【０２５７】
第１ステップＳ１から第６ステップＳ６までの期間において、論理回路２１の調整論理回路２１２内部の第１ゲイン調整レジスタ２１２１の格納データの全ビットがオールゼロ“０”に設定され、第１ゲイン調整レジスタ２１２１が初期化される。またこの期間において、論理回路２１の調整論理回路２１２の内部の第１ゲイン調整レジスタ２１２１のビットカウントＮは、最上位の９ビット目となっている。尚、１０進数の０(ゼロ)に対応する１６進数の０００ｈが、第１ゲイン調整レジスタ２１２１に格納される。
【０２５８】
第６ステップＳ６のタイミングでは、ボイスコイルモータ電流Ｉｖｃｍの電流値が第２電流値＋Ｉｖｃｍ２に設定される。
【０２５９】
第７ステップＳ７では、第６ステップＳ６により数値が設定されたデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴに応答して、逆起電圧検出回路２５のローパスフィルタ２５３の出力端子から生成される第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定されるのをウェイトする。
【０２６０】
第８ステップＳ８の期間では、ボイスコイルモータ電流Ｉｖｃｍの第２電流値＋Ｉｖｃｍ２に応答したアナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄは第２検出校正信号ＶＤＥＴ＿ＣＡＬ２となって、このデジタル逆起検出信号ＶＤＥＴ＿Ｄは第２検出校正信号ＶＤＥＴ＿ＣＡＬ２として第４検出レジスタ２１２１１に格納される。
【０２６１】
第9ステップＳ９では、第５ステップＳ５で第３検出レジスタ２１２１０に格納された第１検出校正信号ＶＤＥＴ＿ＣＡＬ１および第８ステップＳ８で第４検出レジスタ２１２１１に格納された第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を使用して、計算ユニット２１２１２はゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する。算出されたゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦは、第１検出レジスタ２１２６に格納される。
【０２６２】
第１回目の第１０ステップＳ１０のタイミングで、論理回路２１の調整論理回路２１２内部の第１ゲイン調整レジスタ２１２１のビットカウントＮによって指定される最上位の９ビット目にのみハイレベルの“１”が設定されるので、１０進数の５１２(＝２９)に対応する１６進数の２００ｈが第１ゲイン調整レジスタ２１２１に格納される。その結果、第１ゲイン調整レジスタ２１２１のゲイン調整値である１６進数の２００ｈに応答して、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は１０進数の５１２の大きな値に設定される。
【０２６３】
第１１ステップＳ１１では、第６ステップＳ６により数値が設定されたデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴと第１０ステップＳ１０により設定された反転増幅器２５１のゲインとに応答して、逆起電圧検出回路２５の出力端子から生成されるアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定されるのをウェイトする。
【０２６４】
第１２ステップＳ１２では、第１１ステップＳ１１にて整定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａをアナログ・デジタル変換器２３によりデジタル逆起検出信号ＶＤＥＴ＿Ｄに変換するとともにこのデジタル逆起検出信号ＶＤＥＴ＿Ｄを温度変動に対応する比較入力値として第２検出レジスタ２１２７に格納する。従って、第２検出レジスタ２１２７の出力信号である比較入力値ＶＣＭＰ＿ＩＮは、比較器２１２８の他方の入力端子に供給される。
【０２６５】
第１回目の第１３ステップＳ１３のタイミングでは、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄは、ボイスコイルモータ電流Ｉｖｃｍの第２電流値＋Ｉｖｃｍ２と逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)とに応答した比較入力値ＶＣＭＰ＿ＩＮとなる。図７に示した例では、このゲイン(＝Ｒ２／Ｒ１)が過大なので、上記(１式)によって算出される逆起電圧検出回路２５の出力端子からのアナログ逆起検出信号Ｖｄｅｔ＿Ａは、高レベルとなる。従って、第１回目の第１３ステップＳ１３のタイミングでは、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄである比較入力値ＶＣＭＰ＿ＩＮは、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦより高レベルとなる。その結果、第１回目の第１４ステップ１４乃至第１回目の第１５ステップ１５の処理によって、第１ゲイン調整レジスタ２１２１の最上位の９ビット目がハイレベル“１”からローレベル“０”に変更され、第２回目の第１０ステップＳ１０にて新しいビットカウントＮによって指定される８ビット目にハイレベルの“１”が設定される。従って、１０進数の２５６(＝２８)に対応する１６進数の１００ｈが第１ゲイン調整レジスタ２１２１に格納される。その結果、第１ゲイン調整レジスタ２１２１のゲイン調整値である１６進数の１００ｈに応答して、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は、１０進数の２５６の比較的小さな値に設定される。
【０２６６】
第２回目の第１２ステップＳ１２のタイミングで、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄは、ボイスコイルモータ電流Ｉｖｃｍの第２電流値＋Ｉｖｃｍ２と減少された逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)とに応答した比較入力値ＶＣＭＰ＿ＩＮとなる。尚、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は、第１回目の第１４ステップ１４から第２回目の第１０ステップＳ１０までの処理によって減少されているものである。
【０２６７】
図７に示した例では、この減少されたゲイン(＝Ｒ２／Ｒ１)が過小なので、上記(１式)により算出される逆起電圧検出回路２５の出力端子からのアナログ逆起検出信号Ｖｄｅｔ＿Ａは低レベルとなる。従って、第２回目の第１３ステップＳ１３のタイミングではアナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄである比較入力値ＶＣＭＰ＿ＩＮは、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦよりも低レベルとなる。その結果、第２回目の第１０ステップ１０乃至第２回目の第１６ステップ１６の処理によって、第１ゲイン調整レジスタ２１２１の８ビット目がハイレベル“１”に維持されて、新しいビットカウントＮによって指定される７ビット目にハイレベルの“１”が設定される。従って、１０進数の３８４(＝２８＋２７)に対応する１６進数の１８０ｈが、第１ゲイン調整レジスタ２１２１に格納される。その結果、第１ゲイン調整レジスタ２１２１のゲイン調整値である１６進数の１８０ｈに応答して、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は、１０進数の３８４の比較的大きな値に設定される。
【０２６８】
以下同様にして第１０回目までの第１０ステップ１０乃至第１０回目の第１６ステップ１６の処理が実行されることによって、バイナリーサーチアルゴリズムに従って、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は１６進数の１５１ｈに応答する１０進数の３３７の値に収束するものである。その結果、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動しても、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が変化されるので、上記(１式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件の達成が可能となる。従って、上記(１式)の右辺の第２行目の第２項が実質的にゼロに維持されるので、逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａは、ボイスコイルモータ電流Ｉｖｃｍの電流値に依存しなくなり、逆起電圧Ｖｂｅｍｆと基準電圧Ｖｒｅｆに依存するものである。更に図７に示した実施の形態１のアンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作により逆起電圧検出回路２５の反転増幅器２５１のゲインの所定値への収束するのに従って、比較入力値ＶＣＭＰ＿ＩＮと比較基準値ＶＣＭＰ＿ＲＥＦとの差が縮小され、比較入力値ＶＣＭＰ＿ＩＮが比較基準値ＶＣＭＰ＿ＲＥＦと略等しくなるものである。
【０２６９】
《ロード動作のためのキャリブレーション動作》
図８は、図１に示した実施の形態１による半導体集積回路２のロード動作ＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
【０２７０】
図８に示した実施の形態１によるロード動作ＬＯＡＤのためのキャリブレーション動作は、図６に示した実施の形態１によるアンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作と極めて類似しているので、図８のキャリブレーション動作が図６のキャリブレーション動作と相違する点を下記に説明する。
【０２７１】
図８の第３ステップＳ３において、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値を上述した第１電流値−Ｉｖｃｍ１に設定するために、状態制御ユニット２１２０によって生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値設定が実行される。
【０２７２】
図８の第６ステップＳ６において、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値を上述した第２電流値−Ｉｖｃｍ２に設定するために、状態制御ユニット２１２０によって生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値設定が実行される。
【０２７３】
図８のキャリブレーション動作では、第３ステップＳ３でボイスコイルモータ電流Ｉｖｃｍが第１電流値−Ｉｖｃｍ１に設定され、第６ステップＳ６でボイスコイルモータ電流Ｉｖｃｍが第２電流値−Ｉｖｃｍ２に設定される。このようにボイスコイルモータ電流Ｉｖｃｍが負の電流値であるので、ロード動作ＬＯＡＤのためのキャリブレーション動作に際して磁気ヘッド３３が外周ストッパに押し当てられる。従って、磁気ヘッド３３とアーム３４とが磁気ディスク装置３１の外周方向に移動せずに固定状態となるので、上記(２式)の右辺の第２行目の第１項の逆起電圧Ｖｂｅｍｆが実質的にゼロとなりキャリブレーション動作中の外乱もしくは誤差の発生を防止することが可能となる。
【０２７４】
外周ストッパは、ロード動作ＬＯＡＤのためのキャリブレーション動作において、磁気ヘッド３３とアーム３４とが、負の電流値である第１電流値−Ｉｖｃｍ１または第２電流値−Ｉｖｃｍ２のボイスコイルモータ電流Ｉｖｃｍによって、磁気ディスク３１の記憶セクター領域の最外周よりも更に外側に移動することを禁止する機械的部材である。
【０２７５】
図８の第１３ステップＳ１３では、第１２ステップＳ１２において第２検出レジスタ２１２７に格納された比較入力値ＶＣＭＰ＿ＩＮが第9ステップＳ９において第１検出レジスタ２１２６に格納された比較基準値ＶＣＭＰ＿ＲＥＦ以下であるかが比較器２１２８によって判定される。第１３ステップＳ１３の比較器２１２８の判定結果が“ＹＥＳ”の場合は、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が上述のゲイン補償条件の理想的なゲインよりも過大であることを示している。従って、この場合には、その次の第１４ステップＳ１４において、第１０ステップＳ１０にて設定した第１ゲイン調整レジスタ２１２１のＮビットをハイレベル“１”からローレベル“０”に設定を変更する。
【０２７６】
図８のキャリブレーション動作の終了によって、ロード動作ＬＯＡＤに先行して逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が、上記(２式)の右辺の第２行目の第２項の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件を満足する理想的なゲインに校正されるものである。
【０２７７】
このキャリブレーション動作の終了後、ボイスコイルモータ３５に流れるボイスコイルモータ電流Ｉｖｃｍを正の電流値(＋Ｉｖｃｍ)とするために、コントローラ１から生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値の設定が実行され、ロード動作ＬＯＡＤに際して磁気ヘッド３３をランプ機構３６から磁気ディスク３１の内周の方向に移動することが可能となる。
【０２７８】
図９は、図８に示した実施の形態１による半導体集積回路２のロード動作ＬＯＡＤのためのキャリブレーション動作の動作フローによる半導体集積回路２の各部の信号の波形を示す図である。
【０２７９】
図９に示した実施の形態１によるロード動作ＬＯＡＤのためのキャリブレーション動作は、図７に示した実施の形態１によるアンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作と極めて類似しているので、図９のキャリブレーション動作が図７のキャリブレーション動作と相違する点を下記に説明する。
【０２８０】
図９の第３ステップＳ３から第５ステップＳ５までの期間においては、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値が第１電流値−Ｉｖｃｍ１に設定される。
【０２８１】
図９の第６ステップＳ６のタイミングでは、ボイスコイルモータ電流Ｉｖｃｍの電流値が第２電流値−Ｉｖｃｍ２に設定される。
【０２８２】
図９に示した第１回目の第１３ステップＳ１３のタイミングでは、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄは、ボイスコイルモータ電流Ｉｖｃｍの第２電流値−Ｉｖｃｍ２と逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)とに応答した比較入力値ＶＣＭＰ＿ＩＮとなる。図９に示した例では、このゲイン(＝Ｒ２／Ｒ１)が過大なので、上記(２式)によって算出される逆起電圧検出回路２５の出力端子からのアナログ逆起検出信号Ｖｄｅｔ＿Ａは、低レベルとなる。従って、図９の第１回目の第１３ステップＳ１３のタイミングでは、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄである比較入力値ＶＣＭＰ＿ＩＮは、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦよりも低レベルとなる。その結果、図９に示した第１回目の第１４ステップ１４乃至第１回目の第１５ステップ１５の処理によって、第１ゲイン調整レジスタ２１２１の最上位の９ビット目がハイレベル“１”からローレベル“０”に変更される。更に、第１回目の第１５ステップＳ１５で新しいビットカウントＮにより指定される８ビット目には、第２回目の第１０ステップＳ１０でハイレベルの“１”が設定される。従って、１０進数の２５６(＝２８)に対応する１６進数の１００ｈが、第１ゲイン調整レジスタ２１２１に格納される。その結果、第１ゲイン調整レジスタ２１２１のゲイン調整値である１６進数の１００ｈに応答して、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は、１０進数の２５６の比較的小さな値に設定される。
【０２８３】
図９の第２回目の第１２ステップＳ１２のタイミングで、アナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄは、ボイスコイルモータ電流Ｉｖｃｍの第２電流値−Ｉｖｃｍ２と減少された逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)とに応答した比較入力値ＶＣＭＰ＿ＩＮとなる。尚、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は、第１回目の第１４ステップ１４から第２回目の第１０ステップＳ１０までの処理によって減少されているものである。図９に示した例では、この減少されたゲイン(＝Ｒ２／Ｒ１)が過小なので、上記(２式)により算出される逆起電圧検出回路２５の出力端子からのアナログ逆起検出信号Ｖｄｅｔ＿Ａは高レベルとなる。従って、図９の第２回目の第１３ステップＳ１３のタイミングではアナログ・デジタル変換器２３の出力端子から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄである比較入力値ＶＣＭＰ＿ＩＮは、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦより高レベルとなる。その結果、図９の第２回目の第１０ステップ１０乃至第３回目の第１０ステップ１０の処理により、第１ゲイン調整レジスタ２１２１の８ビット目がハイレベル“１”に維持され、新しいビットカウントＮによって指定される７ビット目にハイレベルの“１”が設定される。従って、１０進数の３８４(＝２８＋２７)に対応する１６進数の１８０ｈが、第１ゲイン調整レジスタ２１２１に格納される。その結果、第１ゲイン調整レジスタ２１２１のゲイン調整値である１６進数の１８０ｈに応答して、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は、１０進数の３８４の比較的大きな値に設定される。
【０２８４】
以下同様にして図９の第１０回目までの第１０ステップ１０乃至第１０回目の第１６ステップ１６の処理が実行されることによって、バイナリーサーチアルゴリズムに従って、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)は１６進数の１５１ｈに応答する１０進数の３３７の値に収束するものである。その結果、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動しても、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が変化されるので、上記(２式)の右辺の第２行目の第２項中の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件の達成が可能となる。従って、上記(２式)の右辺の第２行目の第２項が実質的にゼロに維持されるので、逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａは、ボイスコイルモータ電流Ｉｖｃｍの電流値に依存しなくなり、逆起電圧Ｖｂｅｍｆと基準電圧Ｖｒｅｆに依存するものである。
【０２８５】
［実施の形態２］
《実施の形態２による半導体集積回路の構成》
図１０は、実施の形態２によるコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が図１８に示したハードディスク装置(ＨＤＤ)に搭載される場合の構成を示した図である。
【０２８６】
図１に示した実施の形態１による半導体集積回路２と全く同様に、図１０に示した実施の形態２の半導体集積回路２は、アンロード動作ＵＮＬＯＡＤもしくはロード動作ＬＯＡＤのためのボイスコイルモータ３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するキャリブレーション動作期間中に逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａを第１の値と第２の値とに設定する。更に上述した実施の形態１による半導体集積回路の概要の欄にて説明した点に関しても、図１０に示した実施の形態２の半導体集積回路２は図１に示した実施の形態１の半導体集積回路２とは同一である。しかし、下記の点に関しては、図１０に示した実施の形態２の半導体集積回路２は、図１に示した実施の形態１の半導体集積回路２と相違するものである。
【０２８７】
《実施の形態２の半導体集積回路の相違点》
すなわち、図１に示した実施の形態１による半導体集積回路２では、キャリブレーション動作期間に逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａを第１の値と第２の値とに設定するために、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値を第１電流値＋Ｉｖｃｍ１と第２電流値＋Ｉｖｃｍ２とに設定される。この電流設定のために、図１に示した実施の形態１による半導体集積回路２中の状態制御ユニット２１２０は、デジタル・アナログ変換器２２の入力端子に供給されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値設定を実行するものであった。すなわち、図３で説明したように、実施の形態１による状態制御ユニット２１２０は、ローレベル“０”の選択指示信号ＳＴ＿ＳＥＬに応答して、他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮをデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子に生成するものである。更に図３で説明したように実施の形態１による状態制御ユニット２１２０は、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬに応答して、一方の入力端子に供給される乗算結果ＡＤＪ＿ＲＡＴＩＯ・ＶＣＭＣＲＮＴ＿ＩＮをデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子に生成するものである。
【０２８８】
それに対して、図１０に示した実施の形態２による半導体集積回路２では、キャリブレーション動作期間に逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａを第１の値と第２の値とに設定するために、逆起電圧検出回路２５の減算増幅器２５２の減算ゲイン値(＝Ｒ４／Ｒ３)は第１の減算ゲイン値Ａ２＿ＧＡＩＮ１と第２の減算ゲイン値Ａ２＿ＧＡＩＮ２とに設定される。尚、このように減算増幅器２５２の減算ゲイン値が第１の減算ゲイン値Ａ２＿ＧＡＩＮ１と第２の減算ゲイン値Ａ２＿ＧＡＩＮ２とに設定される期間には、図１０に示した実施の形態２による半導体集積回路２では、デジタル・アナログ変換器２２の入力端子に供給されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値は一定に維持される。
【０２８９】
従って、図１０に示した実施の形態２による半導体集積回路２では、調整論理回路２１２の状態制御ユニット２１２０には、シリアルインターフェース２１１から比率指示値ＡＤＪ＿ＲＡＴＩＯと減算ゲイン入力値Ａ２＿ＧＡＩＮ＿ＩＮとが供給される。更に、状態制御ユニット２１２０には、調整シーケンサ２１２５から選択指示信号ＳＴ＿ＳＥＬが供給される。選択指示信号ＳＴ＿ＳＥＬがローレベル“０”である場合には、シリアルインターフェース２１１から供給される減算ゲイン入力値Ａ２＿ＧＡＩＮ＿ＩＮが、第１の減算ゲイン値Ａ２＿ＧＡＩＮ１として状態制御ユニット２１２０から第２ゲイン調整レジスタ２１２３中に格納される。その結果、第２ゲイン設定レジスタ２１２３中に格納された第１の減算ゲイン値Ａ２＿ＧＡＩＮ１に応答して、逆起電圧検出回路２５の減算増幅器２５２の抵抗値Ｒ３の第３抵抗と抵抗値Ｒ４の第４抵抗の比率および抵抗値Ｒ３の第５抵抗と抵抗値Ｒ４の第６抵抗の比率が設定される。すなわち、第２ゲイン設定レジスタ２１２３に格納された第１の減算ゲイン値Ａ２＿ＧＡＩＮ１によって、逆起電圧検出回路２５の減算増幅器２５２の減算増幅ゲインが第１の減算ゲイン値Ａ２＿ＧＡＩＮ１に設定されるものである。選択指示信号ＳＴ＿ＳＥＬがハイレベル“１”である場合には、状態制御ユニット２１２０からは比率指示値ＡＤＪ＿ＲＡＴＩＯと減算ゲイン入力値Ａ２＿ＧＡＩＮ＿ＩＮとの乗算結果ＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮが第２の減算ゲイン値Ａ２＿ＧＡＩＮ２として第２ゲイン調整レジスタ２１２３に格納される。その結果、第２ゲイン設定レジスタ２１２３中に格納された第２の減算ゲイン値Ａ２＿ＧＡＩＮ２に応答して、逆起電圧検出回路２５の減算増幅器２５２の抵抗値Ｒ３の第３抵抗と抵抗値Ｒ４の第４抵抗の比率および抵抗値Ｒ３の第５抵抗と抵抗値Ｒ４の第６抵抗の比率が設定される。すなわち、第２ゲイン設定レジスタ２１２３に格納された第２の減算ゲイン値Ａ２＿ＧＡＩＮ２によって、逆起電圧検出回路２５の減算増幅器２５２の減算増幅ゲインが第２の減算ゲイン値Ａ２＿ＧＡＩＮ２に設定されるものである。
【０２９０】
従って、図１０に示した実施の形態２による半導体集積回路２では、逆起電圧検出回路２５の減算増幅器２５２の第１の減算ゲイン値Ａ２＿ＧＡＩＮ１により決定される逆起電圧検出回路２５の第１の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答して、アナログ・デジタル変換器２３はデジタル逆起検出信号ＶＤＥＴ＿Ｄである第１検出校正信号ＶＤＥＴ＿ＣＡＬ１を生成するものである。更に、図１０に示した実施の形態２による半導体集積回路２では、逆起電圧検出回路２５の減算増幅器２５２の第２の減算ゲイン値Ａ２＿ＧＡＩＮ２により決定される逆起電圧検出回路２５の第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答して、アナログ・デジタル変換器２３はデジタル逆起検出信号ＶＤＥＴ＿Ｄである第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を生成する。
【０２９１】
また、図１０に示した実施の形態２による半導体集積回路２においても、第１の値に設定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答するアナログ・デジタル変換器２３からのデジタル逆起検出信号ＶＤＥＴ＿Ｄは、第１検出校正信号ＶＤＥＴ＿ＣＡＬ１として第３検出レジスタ２１２１０に格納される。同様に、第２の値に設定されたアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答するアナログ・デジタル変換器２３からのデジタル逆起検出信号ＶＤＥＴ＿Ｄは、第２検出校正信号ＶＤＥＴ＿ＣＡＬ２として第４検出レジスタ２１２１１に格納される。
【０２９２】
また、図１０に示した実施の形態２による半導体集積回路２においても、計算ユニット２１２１２は第３検出レジスタ２１２１０の第１検出校正信号ＶＤＥＴ＿ＣＡＬ１と第４検出レジスタ２１２１１の第２検出校正信号ＶＤＥＴ＿ＣＡＬ２から、ボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である場合のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する。計算ユニット２１２１２によって算出されたゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦは、第１検出レジスタ２１２６に格納される。キャリブレーション動作期間中にゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦが第１検出レジスタ２１２６から比較器２１２８の一方の入力端子に供給され、デジタル逆起検出信号ＶＤＥＴ＿Ｄに応答する比較入力値ＶＣＭＰ＿ＩＮが第２検出レジスタ２１２７から比較器２１２８の他方の入力端子に供給される。
【０２９３】
その結果、比較器２１２８の比較出力信号ＶＣＭＰ＿ＯＵＴに応答する調整シーケンサ２１２５は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路２５の反転増幅器２５１の反転ゲイン(＝Ｒ２／Ｒ１)を所定値に収束する。すなわち、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動しても、逆起電圧検出回路２５の反転増幅器２５１の反転ゲイン(＝Ｒ２／Ｒ１)が変化されるので、上記(１式)および上記(２式)の右辺の第２行目の第２項の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件の達成が可能となる。
【０２９４】
《除算指示値と減算ゲイン値を生成する状態制御ユニットの構成》
図１１は、図１０に示した実施の形態２による半導体集積回路２において、除算指示値ＤＩＶ＿ＮＵＭと減算ゲイン値Ａ２＿ＧＡＩＮとを生成する状態制御ユニット２１２０の構成を示す図である。
【０２９５】
図１１に示すように、状態制御ユニット２１２０は、乗算器２１２００と減算器２１２０１とセレクタ２１２０２とによって構成される。
【０２９６】
乗算器２１２００の一方の入力端子には論理回路２１のシリアルインターフェース２１１から比率指示値ＡＤＪ＿ＲＡＴＩＯが供給され、乗算器２１２００の他方の入力端子には論理回路２１のシリアルインターフェース２１１から減算ゲイン入力値Ａ２＿ＧＡＩＮ＿ＩＮが供給される。その結果、乗算器２１２００の出力端子からは、乗算結果であるＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮが生成される。
【０２９７】
減算器２１２０１の一方の入力端子には論理回路２１のシリアルインターフェース２１１から比率指示値ＡＤＪ＿ＲＡＴＩＯが供給され、減算器２１２０１の他方の入力端子には“１”が供給される。その結果、減算器２１２０１の出力端子から、減算結果である除算指示値ＤＩＶ＿ＮＵＭが生成される。この除算指示値ＤＩＶ＿ＮＵＭは、比率指示値ＡＤＪ＿ＲＡＴＩＯから“１”を減算したＡＤＪ＿ＲＡＴＩＯ−１である。
【０２９８】
セレクタ２１２０２の一方の入力端子に乗算器２１２００からのＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮが供給され、セレクタ２１２０２の他方の入力端子に論理回路２１のシリアルインターフェース２１１から減算ゲイン入力値Ａ２＿ＧＡＩＮ＿ＩＮが供給される。更に、セレクタ２１２０２の選択制御端子に、調整シーケンサ２１２５から選択指示信号ＳＴ＿ＳＥＬが供給される。選択指示信号ＳＴ＿ＳＥＬがハイレベル“１”である場合には、セレクタ２１２０２の一方の入力端子に供給される乗算器２１２００からのＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮが、減算ゲイン値Ａ２＿ＧＡＩＮとしてセレクタ２１２０２の出力端子から生成される。更に、選択指示信号ＳＴ＿ＳＥＬがローレベル“０”である場合には、セレクタ２１２０２の他方の入力端子に供給される減算ゲイン入力値Ａ２＿ＧＡＩＮ＿ＩＮが、減算ゲイン値Ａ２＿ＧＡＩＮとしてセレクタ２１２０２の出力端子から生成される。
【０２９９】
図１２は、上述した温度変化によって図１０に示した実施の形態２による半導体集積回路２がゲイン補償条件の再度満足のためのキャリブレーション動作を実行する際に、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２からボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)でのゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する様子を示す図である。この比較基準値ＶＣＭＰ＿ＲＥＦは、ボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)の状態であり、また磁気ヘッド３３とアーム３４とは内周ストッパまたは外周ストッパに押し当てられるか、ランプ機構３６に退避している状態である。
【０３００】
従って、この比較基準値ＶＣＭＰ＿ＲＥＦは、上記(１式)および上記(２式)において、逆起電圧Ｖｂｅｍｆが実質的にゼロであってボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である状態のアナログ逆起検出信号Ｖｄｅｔ＿Ａに対応するものである。従って、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦは、上記(１式)および上記(２式)から上記(４式)のように算出される。
【０３０１】
図１１で説明したように、ローレベル“０”の選択指示信号ＳＴ＿ＳＥＬに応答して図１１に示した状態制御ユニット２１２０の他方の入力端子に供給される減算ゲイン入力値Ａ２＿ＧＡＩＮ＿ＩＮが、減算ゲイン値Ａ２＿ＧＡＩＮとしてセレクタ２１２０２の出力端子から生成される。更に、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬに応答して図１１に示した状態制御ユニット２１２０の乗算器２１２００からの乗算結果ＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮが、減算ゲイン値Ａ２＿ＧＡＩＮとしてセレクタ２１２０２の出力端子から生成される。このようにして図１０に示した実施の形態２による半導体集積回路２では、キャリブレーション動作期間に逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａを第１の値と第２の値とに設定するために、逆起電圧検出回路２５の減算増幅器２５２の減算ゲイン値(＝Ｒ４／Ｒ３)は第１の減算ゲイン値Ａ２＿ＧＡＩＮ１と第２の減算ゲイン値Ａ２＿ＧＡＩＮ２とに設定される。尚、第１の減算ゲイン値Ａ２＿ＧＡＩＮ１はＡ２＿ＧＡＩＮであり、第２の減算ゲイン値Ａ２＿ＧＡＩＮ２はＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮである。
【０３０２】
図１２の特性Ｌ１は、ローレベル“０”の選択指示信号ＳＴ＿ＳＥＬによって減算増幅器２５２が第１の減算ゲイン値Ａ２＿ＧＡＩＮ１(Ａ２＿ＧＡＩＮ＿ＩＮ)に設定されてアナログ逆起検出信号Ｖｄｅｔ＿Ａが第１の値に設定された場合におけるアナログ・デジタル変換器２３のデジタル逆起検出信号ＶＤＥＴ＿Ｄとボイスコイルモータ電流Ｉｖｃｍとの関係を示したものである。図１２の特性Ｌ２は、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬによって減算増幅器２５２が第２の減算ゲイン値Ａ２＿ＧＡＩＮ２に設定されてアナログ逆起検出信号Ｖｄｅｔ＿Ａが第２の値に設定された場合におけるアナログ・デジタル変換器２３のデジタル逆起検出信号ＶＤＥＴ＿Ｄとボイスコイルモータ電流Ｉｖｃｍとの関係を示すものである。尚、この場合の減算増幅器２５２の第２の減算ゲイン値Ａ２＿ＧＡＩＮ２は、ＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮである。
【０３０３】
更に図１０に示した実施の形態２による半導体集積回路２におけるアンロード動作またはロード動作のためのボイスコイルモータ３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するキャリブレーション動作期間において、デジタル・アナログ変換器２２の入力端子に供給されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値は一定に維持されるものである。従って、デジタル・アナログ変換器２２とボイスコイルモータ駆動回路２４によって生成されるボイスコイルモータ電流Ｉｖｃｍは、第３電流値＋Ｉｖｃｍ３に維持される。
【０３０４】
従って、図１２の特性Ｌ１に示したようにローレベル“０”の選択指示信号ＳＴ＿ＳＥＬでアナログ逆起検出信号Ｖｄｅｔ＿Ａが第１の値に設定された場合には、一定値の第３電流値＋Ｉｖｃｍ３を有するボイスコイルモータ電流に応答して逆起電圧検出回路２５とアナログ・デジタル変換器２３とはデジタル逆起検出信号ＶＤＥＴ＿Ｄである第１検出校正信号ＶＤＥＴ＿ＣＡＬ１を生成する。更に図１２の特性Ｌ２に示すようにハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬでアナログ逆起検出信号Ｖｄｅｔ＿Ａが第２の値に設定された場合には、一定値の第３電流値＋Ｉｖｃｍ３を有するボイスコイルモータ電流に応答して逆起電圧検出回路２５とアナログ・デジタル変換器２３とはデジタル逆起検出信号ＶＤＥＴ＿Ｄである第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を生成する。
【０３０５】
更に図１０に示した実施の形態２による半導体集積回路２では、逆起電圧検出回路２５の減算増幅器２５２の減算ゲイン値(＝Ｒ４／Ｒ３)である第１の減算ゲイン値Ａ２＿ＧＡＩＮ１(Ａ２＿ＧＡＩＮ＿ＩＮ)と第２の減算ゲイン値Ａ２＿ＧＡＩＮ２(ＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮ)との間には、次の関係が成立する。
【０３０６】
【数１０】
2015176618.tif 000012
【０３０７】
上述した第１検出校正信号ＶＤＥＴ＿ＣＡＬ１は第３検出レジスタ２１２１０に格納され、第２検出校正信号ＶＤＥＴ＿ＣＡＬ２は第４検出レジスタ２１２１１に格納される。更に計算ユニット２１２１２は第３検出レジスタ２１２１０の第１検出校正信号ＶＤＥＴ＿ＣＡＬ１と第４検出レジスタ２１２１１の第２検出校正信号ＶＤＥＴ＿ＣＡＬ２から、ボイスコイルモータ電流Ｉｖｃｍの電流値がゼロ(≒０ｍＡ)である場合のゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを算出する。計算ユニット２１２１２によって算出されたゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦは、第１検出レジスタ２１２６に格納される。キャリブレーション動作の期間中に、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦが第１検出レジスタ２１２６から比較器２１２８の一方の入力端子に供給され、デジタル逆起検出信号ＶＤＥＴ＿Ｄに応答する比較入力値ＶＣＭＰ＿ＩＮが第２検出レジスタ２１２７から比較器２１２８の他方の入力端子に供給される。
【０３０８】
その結果、比較器２１２８の比較出力信号ＶＣＭＰ＿ＯＵＴに応答する調整シーケンサ２１２５は、例えばバイナリーサーチアルゴリズムに従って逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)を所定値に収束する。すなわち、温度変動に起因してボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動しても逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)が変化されるので、上記(１式)の右辺の第２行目の第２項の(ＲＬ−Ｒ２・Ｒｓ／Ｒ１)≒０となるゲイン補償条件の達成が可能となる。
【０３０９】
ここで実行されるキャリブレーション動作はアンロード動作ＵＮＬＯＡＤのためのものであり、第３電流値＋Ｉｖｃｍ３を有するボイスコイルモータ電流Ｉｖｃｍの正極性によって、磁気ヘッド３３が内周ストッパ３６に押し当てられるものである。従って、磁気ヘッド３３が内周ストッパ３６に押し当てられる状態では、上記(１式)の右辺の第２行目の第１項の逆起電圧Ｖｂｅｍｆは実質的にゼロとなる。
【０３１０】
従って、第３電流値＋Ｉｖｃｍ３を有するボイスコイルモータ電流Ｉｖｃｍと逆起電圧検出回路２５の減算増幅器２５２の減算ゲイン値(＝Ｒ４／Ｒ３)である第１の減算ゲイン値Ａ２＿ＧＡＩＮ１とに応答するデジタル逆起検出信号ＶＤＥＴ＿Ｄである第１検出校正信号ＶＤＥＴ＿ＣＡＬ１は、上記(１式)および上記(２式)および上記(４式)から次式のように算出される。
【０３１１】
【数１１】
2015176618.tif 000013
【０３１２】
同様に、第３電流値＋Ｉｖｃｍ３を有するボイスコイルモータ電流Ｉｖｃｍと逆起電圧検出回路２５の減算増幅器２５２の減算ゲイン値(＝Ｒ４／Ｒ３)である第２の減算ゲイン値Ａ２＿ＧＡＩＮ２に応答するデジタル逆起検出信号ＶＤＥＴ＿Ｄである第２検出校正信号ＶＤＥＴ＿ＣＡＬ２は、上記(１式)および上記(２式)および上記(４式)から次式のように算出される。
【０３１３】
【数１２】
2015176618.tif 000014
【０３１４】
更に、上記(１０式)と上記(１２式)とから、次の関係が得られる。
【０３１５】
【数１３】
2015176618.tif 000015
【０３１６】
上記(１３式)から上述したゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦに関して、下記(１４式)の関係が得られる。
【０３１７】
【数１４】
2015176618.tif 000016
【０３１８】
上記(１４式)の関係は、上述した(３式)の関係および上記(９式)の関係と同一であることが理解される。
【０３１９】
好適な実施の形態では、上記(１４式)の関係によって算出されるゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦの精度を向上するために、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２は図２３と図２４で説明した出力レンジＯＵＴ＿ＲＡＮＧＥの範囲内に設定されるものである。すなわち、図１２に示したように、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２は、デジタル逆起検出信号ＶＤＥＴ＿Ｄの線形性が維持された出力レンジＯＵＴ＿ＲＡＮＧＥの範囲に設定されている。更に図１２に示したように第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２を使用して、ゲイン補償条件のための比較基準値ＶＣＭＰ＿ＲＥＦを、計算ユニット２１２１２が算出するものである。
【０３２０】
《アンロード動作のためのキャリブレーション動作》
図１３は、図１０に示した実施の形態２による半導体集積回路２のアンロード動作ＵＮＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
【０３２１】
図１３に示した実施の形態２によるアンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作が図６に示した実施の形態１によるアンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作と相違するのは、下記の点である。
【０３２２】
すなわち、図１３に示した実施の形態２によるキャリブレーション動作の第３ステップＳ３では、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値を第３電流値＋Ｉｖｃｍ３に設定するために、状態制御ユニット２１２０により生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値設定が実行される。更に、図１３の第３ステップＳ３では、ローレベル“０”の選択指示信号ＳＴ＿ＳＥＬによって減算増幅器２５２が第１の減算ゲイン値Ａ２＿ＧＡＩＮ１(Ａ２＿ＧＡＩＮ＿ＩＮ)に設定される。
【０３２３】
また図１３に示した実施の形態２によるキャリブレーション動作の第６ステップＳ６では、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬによって減算増幅器２５２が第２の減算ゲイン値Ａ２＿ＧＡＩＮ２(ＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮ)に設定される。その他の処理に関しては、図１３に示した実施の形態２によるアンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作は、図８に示した実施の形態１によるアンロード動作ＵＮＬＯＡＤのためのキャリブレーション動作と全く同一であるので、説明を省略する。
【０３２４】
《ロード動作のためのキャリブレーション動作》
図１４は、図１０に示した実施の形態２による半導体集積回路２のロード動作ＬＯＡＤのためのボイスコイルモータ(ＶＣＭ)３５の逆起電圧Ｖｂｅｍｆの検出値の誤差を補正するためのキャリブレーション動作を説明する図である。
【０３２５】
すなわち、図１４に示した実施の形態２によるキャリブレーション動作の第３ステップＳ３では、ボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値を第３電流値−Ｉｖｃｍ３に設定するために、状態制御ユニット２１２０により生成されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴの数値設定が実行される。更に、図１４の第３ステップＳ３では、ローレベル“０”の選択指示信号ＳＴ＿ＳＥＬによって減算増幅器２５２が第１の減算ゲイン値Ａ２＿ＧＡＩＮ１(Ａ２＿ＧＡＩＮ＿ＩＮ)に設定される。
【０３２６】
また図１４に示した実施の形態２によるキャリブレーション動作の第６ステップＳ６では、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬによって減算増幅器２５２が第２の減算ゲイン値Ａ２＿ＧＡＩＮ２(ＡＤＪ＿ＲＡＴＩＯ・Ａ２＿ＧＡＩＮ＿ＩＮ)に設定される。その他の処理に関しては図１４に示した実施の形態２によるロード動作ＬＯＡＤのためのキャリブレーション動作は、図８に示した実施の形態１によるロード動作ＬＯＡＤのためのキャリブレーション動作と全く同一であるので、説明を省略する。
【０３２７】
図１乃至図９で説明した実施の形態１では、アナログ逆起検出信号Ｖｄｅｔ＿Ａを第１の値と第２の値に設定するために、ボイスコイルモータ電流Ｉｖｃｍの電流値が第１電流値(＋Ｉｖｃｍ１、−Ｉｖｃｍ１)と第２電流値(＋Ｉｖｃｍ２、−Ｉｖｃｍ２)とに設定されていた。従って、実施の形態１では、ボイスコイルモータ電流Ｉｖｃｍの電流値の相違によってボイスコイルモータ(ＶＣＭ)３５の発熱に相違が生じて、この温度変動によってボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が若干変動すると言う問題を生じる可能性がある。その結果、実施の形態１では、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２から算出される比較基準値ＶＣＭＰ＿ＲＥＦに、誤差が生じる可能性がある。
【０３２８】
それに対して図１０乃至図１４で説明した実施の形態２では、アナログ逆起検出信号Ｖｄｅｔ＿Ａを第１の値と第２の値に設定するために、逆起電圧検出回路２５の減算増幅器２５２の減算ゲイン値(＝Ｒ４／Ｒ３)は第１と第２のゲインＡ２＿ＧＡＩＮ１、Ａ２＿ＧＡＩＮ２に設定され、ボイスコイルモータ電流Ｉｖｃｍは一定値の第３電流値＋Ｉｖｃｍ３に維持されるものである。従って、実施の形態２では、温度変動によりボイスコイルモータ３５の寄生抵抗ＲＬとボイスコイルモータ電流検出抵抗Ｒｓの抵抗値の比率が変動する可能性が低減される。その結果、実施の形態２では、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２から算出される比較基準値ＶＣＭＰ＿ＲＥＦに、誤差が生じる可能性が低減される。
【０３２９】
更に図１乃至図９で説明した実施の形態１では、比較基準値ＶＣＭＰ＿ＲＥＦの生成の際にボイスコイルモータ電流Ｉｖｃｍを第１と第２の電流値に設定するためにボイスコイルモータ電流が変動する。従って、ボイスコイルモータ電流の変動に際して、ボイスコイルモータ(ＶＣＭ)３５のコイルＬ等の時定数の影響により逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定される多少のウェイト時間を確保する必要があった。
【０３３０】
それに対して図１０乃至図１４で説明した実施の形態２では、比較基準値ＶＣＭＰ＿ＲＥＦの生成のために、ボイスコイルモータ電流Ｉｖｃｍは一定値に維持されるもので、逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａの電圧レベルが整定されるウェイト時間を短縮することが可能となる。
【０３３１】
［実施の形態３］
《実施の形態３による半導体集積回路の構成》
図１５は、実施の形態３によるコンボ(ＣＯＭＢＯ)ドライバと呼ばれる高集積密度の半導体集積回路２が図１８に示したハードディスク装置(ＨＤＤ)に搭載される場合の構成を示した図である。
【０３３２】
図１５に示した実施の形態３による半導体集積回路２は、上述した実施の形態１もしくは実施の形態２による半導体集積回路２において逆起電圧検出回路２５から生成されるアナログ逆起検出信号Ｖｄｅｔ＿Ａの最大値が動作電源電圧ＶＤＤに到達また最小値が接地電圧ＧＮＤに到達してアナログ逆起検出信号Ｖｄｅｔ＿Ａが非線形性となることを防止することを特徴とするものである。もしも、アナログ逆起検出信号Ｖｄｅｔ＿Ａが非線形性となる場合には、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２に誤差が生じるので、上記(３式)に従って算出される比較基準値ＶＣＭＰ＿ＲＥＦにも誤差が生じるものとなる。従って、図１５に示した実施の形態３による半導体集積回路２は、アナログ逆起検出信号Ｖｄｅｔ＿Ａが非線形性となることを防止して、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２と比較基準値ＶＣＭＰ＿ＲＥＦとに生じる誤差を低減するものである。
【０３３３】
上記の点が、図１５に示した実施の形態３による半導体集積回路２が上述した実施の形態１もしくは実施の形態２による半導体集積回路２と相違するものである。
【０３３４】
《実施の形態３の半導体集積回路の詳細な構成》
すなわち、図１５に示した実施の形態３による半導体集積回路２は、例として、図１に示した実施の形態１による半導体集積回路２において第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２と比較基準値ＶＣＭＰ＿ＲＥＦの生成の基礎となるアナログ逆起検出信号Ｖｄｅｔ＿Ａが非線形性となることを防止したものである。
【０３３５】
従って、図１５に示した実施の形態３による半導体集積回路２では、アナログ逆起検出信号Ｖｄｅｔ＿Ａの線形性の維持のためにアナログ・デジタル変換器２３から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄが状態制御ユニット２１２０に供給される。状態制御ユニット２１２０はデジタル逆起検出信号ＶＤＥＴ＿Ｄの値を監視することによって、逆起電圧検出回路２５から生成されるアナログ逆起検出信号Ｖｄｅｔ＿Ａが動作電源電圧ＶＤＤより若干低い許容最大電圧に到達したかまたは接地電圧ＧＮＤより若干高い許容最小電圧に到達したことを検出する。アナログ逆起検出信号Ｖｄｅｔ＿Ａの許容最大電圧また許容最小電圧への到達の検出結果に応答して、状態制御ユニット２１２０はデジタル・アナログ変換器２２の入力端子に供給されるデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴを調整してボイスコイルモータ(ＶＣＭ)３５に流れるボイスコイルモータ電流Ｉｖｃｍの電流値を減少させる。このボイスコイルモータ電流Ｉｖｃｍの電流値の減少は、アナログ逆起検出信号Ｖｄｅｔ＿Ａの許容最大電圧また許容最小電圧への到達が検出されなくなるまで続行されるものである。従って、図１５に示した実施の形態３の半導体集積回路２によれば、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２はデジタル逆起検出信号ＶＤＥＴ＿Ｄの線形性が維持された出力レンジＯＵＴ＿ＲＡＮＧＥの範囲に設定されることが可能である。
【０３３６】
《除算指示値とデジタルボイスコイルモータ電流指示値を生成する状態制御ユニットの構成》
図１６は、図１５に示した実施の形態３による半導体集積回路２において、除算指示値ＤＩＶ＿ＮＵＭとデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとを生成する状態制御ユニット２１２０の構成を示す図である。
【０３３７】
図１６に示したように、状態制御ユニット２１２０は、乗算器２１２００と減算器２１２０１とセレクタ２１２０２と第１比較器２１２０３と第２比較器２１２０４とＯＲ回路２１２０５とリミッタ部２１２０６とによって構成される。
【０３３８】
リミッタ部２１２０６の一方の入力端子には論理回路２１のシリアルインターフェース２１１から比率指示値ＡＤＪ＿ＲＡＴＩＯが供給され、リミッタ部２１２０６の他方の入力端子にはＯＲ回路２１２０５から生成される出力信号ＶＣＭＰ＿ＬＭＴが供給される。第１比較器２１２０３の一方の入力端子と第２比較器２１２０４の一方の入力端子とに、アナログ・デジタル変換器２３からデジタル逆起検出信号ＶＤＥＴ＿Ｄが共通に供給される。第１比較器２１２０３の他方の入力端子には動作電源電圧ＶＤＤより若干低い許容最大電圧ＶＴＨ＿Ｈが供給されて、第２比較器２１２０４の他方の入力端子には接地電圧ＧＮＤよりも若干高い許容最小電圧ＶＴＨ＿Ｌが供給される。
【０３３９】
第１比較器２１２０３で一方の入力端子に供給されるデジタル逆起検出信号ＶＤＥＴ＿Ｄが他方の入力端子に供給される許容最大電圧ＶＴＨ＿Ｈ以上である場合、または第２比較器２１２０４で一方の入力端子に供給されるデジタル逆起検出信号ＶＤＥＴ＿Ｄが他方の入力端子に供給される許容最小電圧ＶＴＨ＿Ｌ以下である場合を想定する。この場合には、ハイレベル“１”の出力信号ＶＣＭＰ＿ＬＭＴがＯＲ回路２１２０５から生成される。反対に、第１比較器２１２０３で一方の入力端子に供給されるデジタル逆起検出信号ＶＤＥＴ＿Ｄが他方の入力端子に供給される許容最大電圧ＶＴＨ＿Ｈよりも低い場合、または第２比較器２１２０４で一方の入力端子に供給されるデジタル逆起検出信号ＶＤＥＴ＿Ｄが他方の入力端子に供給される許容最小電圧ＶＴＨ＿Ｌよりも高い場合を想定する。この場合には、ローレベル“０”の出力信号ＶＣＭＰ＿ＬＭＴがＯＲ回路２１２０５から生成される。
【０３４０】
図１６に示した状態制御ユニット２１２０の減算器２１２０１の一方の入力端子にリミッタ部２１２０６から制限比率指示値ＲＡＴＩＯ＿ＬＭＴが供給され、減算器２１２０１の他方の入力端子には“１”が供給される。その結果、減算器２１２０１の出力端子からは、減算結果である除算指示値ＤＩＶ＿ＮＵＭが生成される。この除算指示値ＤＩＶ＿ＮＵＭは、制限比率指示値ＲＡＴＩＯ＿ＬＭＴから“１”を減算したＲＡＴＩＯ＿ＬＭＴ−１である。
【０３４１】
セレクタ２１２０２の一方の入力端子に乗算器２１２００からの乗算結果ＲＡＴＩＯ＿ＬＭＴ・ＶＣＭＣＲＮＴ＿ＩＮが供給され、セレクタ２１２０２の他方の入力端子に論理回路２１のシリアルインターフェース２１１からデジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮが供給される。更にセレクタ２１２０２の選択制御端子には、調整シーケンサ２１２５から選択指示信号ＳＴ＿ＳＥＬが供給される。選択指示信号ＳＴ＿ＳＥＬがハイレベル“１”の場合には、セレクタ２１２０２の一方の入力端子に供給される乗算器２１２００からの乗算結果ＲＡＴＩＯ＿ＬＭＴ・ＶＣＭＣＲＮＴ＿ＩＮがデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子から生成される。選択指示信号ＳＴ＿ＳＥＬがローレベル“０”である場合には、セレクタ２１２０２の他方の入力端子に供給されるデジタルボイスコイルモータ入力電流指示値ＶＣＭＣＲＮＴ＿ＩＮがデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴとしてセレクタ２１２０２の出力端子から生成される。
【０３４２】
逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａを第２の値に設定するために調整シーケンサ２１２５からセレクタ２１２０２の選択制御端子に供給されるハイレベル“１”である選択指示信号ＳＴ＿ＳＥＬが、リミッタ部２１２０６の制御入力端子にも供給される。リミッタ部２１２０６は、論理回路２１のシリアルインターフェース２１１から供給される比率指示値ＡＤＪ＿ＲＡＴＩＯと、ＯＲ回路２１２０５から供給される出力信号ＶＣＭＰ＿ＬＭＴと、調整シーケンサ２１２５から供給される選択指示信号ＳＴ＿ＳＥＬとに応答して、動作する。
【０３４３】
アナログ逆起検出信号Ｖｄｅｔ＿Ａを第２の値に設定するために選択指示信号ＳＴ＿ＳＥＬがハイレベル“１”でありまたＯＲ回路２１２０５から供給される出力信号ＶＣＭＰ＿ＬＭＴがローレベル“０”である場合には、リミッタ部２１２０６はその一方の入力端子に供給される比率指示値ＡＤＪ＿ＲＡＴＩＯの値を有する制限比率指示値ＲＡＴＩＯ＿ＬＭＴを生成する。この場合には、リミッタ部２１２０６は、アナログ逆起検出信号Ｖｄｅｔ＿Ａが線形性であることを示したハイレベル“１”の状態出力信号ＳＴ＿ＯＫを調整シーケンサ２１２５に供給する。
【０３４４】
アナログ逆起検出信号Ｖｄｅｔ＿Ａを第２の値に設定するために選択指示信号ＳＴ＿ＳＥＬがハイレベル“１”でありまたＯＲ回路２１２０５から供給される出力信号ＶＣＭＰ＿ＬＭＴがハイレベル“１”である場合には、リミッタ部２１２０６は一方の入力端子に供給される比率指示値ＡＤＪ＿ＲＡＴＩＯよりも所定の値小さな値を有する制限比率指示値ＲＡＴＩＯ＿ＬＭＴを生成する。この場合には、リミッタ部２１２０６は、アナログ逆起検出信号Ｖｄｅｔ＿Ａが非線形性であることを示したローレベル“０”の状態出力信号ＳＴ＿ＯＫを調整シーケンサ２１２５に供給する。すると、リミッタ部２１２０６からのローレベル“０”の状態出力信号ＳＴ＿ＯＫに応答して、調整シーケンサ２１２５はハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬを生成してリミッタ部２１２０６の制御入力端子に再度供給する。この状態にてＯＲ回路２１２０５から供給される出力信号ＶＣＭＰ＿ＬＭＴが再度ハイレベル“１”である場合には、リミッタ部２１２０６は一方の入力端子に供給される比率指示値ＡＤＪ＿ＲＡＴＩＯより再度所定の値小さな値を有する制限比率指示値ＲＡＴＩＯ＿ＬＭＴを生成するものである。このような動作を反復することによって、デジタル逆起検出信号ＶＤＥＴ＿Ｄが許容最大電圧ＶＴＨ＿Ｈよりも低くなるかもしくは許容最小電圧ＶＴＨ＿Ｌよりも高くなるものとなる。その結果、リミッタ部２１２０６は、アナログ逆起検出信号Ｖｄｅｔ＿Ａが線形性であることを示したハイレベル“１”の状態出力信号ＳＴ＿ＯＫを調整シーケンサ２１２５に供給するものとなる。
【０３４５】
図１７は、図１６のデジタルボイスコイルモータ電流指示値ＶＣＭＣＲＮＴを生成する状態制御ユニット２１２０を具備する図１５に示した実施の形態３による半導体集積回路２のアナログ・デジタル変換器２３から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄの特性を示す図である。
【０３４６】
図１７の例では、他方の入力端子にＯＲ回路２１２０５から供給される出力信号ＶＣＭＰ＿ＬＭＴがハイレベル“１”である場合には、リミッタ部２１２０６は一方の入力端子に供給される比率指示値ＡＤＪ＿ＲＡＴＩＯよりも所定の値としての１を減算した制限比率指示値ＲＡＴＩＯ＿ＬＭＴを生成するものである。
【０３４７】
図１７の最初の状態ＳＴ１では、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬにより生成される第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答した第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を生成するためのデジタル逆起検出信号ＶＤＥＴ＿Ｄが許容最大電圧ＶＴＨ＿Ｈよりも高いレベルとなっている。この最初の状態ＳＴ１では、リミッタ部２１２０６の一方の入力端子に論理回路２１のシリアルインターフェース２１１から供給される比率指示値ＡＤＪ＿ＲＡＴＩＯが、制限比率指示値ＲＡＴＩＯ＿ＬＭＴとしてリミッタ部２１２０６から生成される。
【０３４８】
上述した最初の状態ＳＴ１においては、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬにより生成される第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答した第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を生成するためのデジタル逆起検出信号ＶＤＥＴ＿Ｄが許容最大電圧ＶＴＨ＿Ｈよりも高いレベルとなっている。その結果、ＯＲ回路２１２０５からハイレベル“１”の出力信号ＶＣＭＰ＿ＬＭＴが生成されてリミッタ部２１２０６に供給される。従って、ＯＲ回路２１２０５のハイレベル“１”の出力信号ＶＣＭＰ＿ＬＭＴに応答して、リミッタ部２１２０６は、図１７の第２の状態ＳＴ２において、比率指示値ＡＤＪ＿ＲＡＴＩＯよりも所定の値としての１を減算した制限比率指示値ＲＡＴＩＯ＿ＬＭＴ(＝ＡＤＪ＿ＲＡＴＩＯ−１)を生成するものである。
【０３４９】
図１７の第２の状態ＳＴ２でも、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬにより生成される第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答した第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を生成するためのデジタル逆起検出信号ＶＤＥＴ＿Ｄが許容最大電圧ＶＴＨ＿Ｈよりも高いレベルとなっている。その結果、ＯＲ回路２１２０５からハイレベル“１”の出力信号ＶＣＭＰ＿ＬＭＴが生成されてリミッタ部２１２０６に供給される。従って、ＯＲ回路２１２０５のハイレベル“１”の出力信号ＶＣＭＰ＿ＬＭＴに応答して、リミッタ部２１２０６は、図１７の第３の状態ＳＴ３において、第２の状態ＳＴ２で生成した制限比率指示値ＲＡＴＩＯ＿ＬＭＴ(＝ＡＤＪ＿ＲＡＴＩＯ−１)よりも所定の値としての１を更に減算した制限比率指示値ＲＡＴＩＯ＿ＬＭＴ(＝ＡＤＪ＿ＲＡＴＩＯ−２)を生成するものである。
【０３５０】
図１７の第３の状態ＳＴ３でも、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬにより生成される第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答した第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を生成するためのデジタル逆起検出信号ＶＤＥＴ＿Ｄが許容最大電圧ＶＴＨ＿Ｈよりも高いレベルとなっている。その結果、ＯＲ回路２１２０５からハイレベル“１”の出力信号ＶＣＭＰ＿ＬＭＴが生成されてリミッタ部２１２０６に供給される。従って、ＯＲ回路２１２０５のハイレベル“１”の出力信号ＶＣＭＰ＿ＬＭＴに応答して、リミッタ部２１２０６は、図１７の第４の状態ＳＴ４において、第３の状態ＳＴ３で生成した制限比率指示値ＲＡＴＩＯ＿ＬＭＴ(＝ＡＤＪ＿ＲＡＴＩＯ−２)よりも所定の値としての１を更に減算した制限比率指示値ＲＡＴＩＯ＿ＬＭＴ(＝ＡＤＪ＿ＲＡＴＩＯ−３)を生成するものである。
【０３５１】
図１７の第４の状態ＳＴ４でも、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬにより生成される第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答した第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を生成するためのデジタル逆起検出信号ＶＤＥＴ＿Ｄが許容最大電圧ＶＴＨ＿Ｈよりも高いレベルとなっている。その結果、ＯＲ回路２１２０５からハイレベル“１”の出力信号ＶＣＭＰ＿ＬＭＴが生成されてリミッタ部２１２０６に供給される。従って、ＯＲ回路２１２０５のハイレベル“１”の出力信号ＶＣＭＰ＿ＬＭＴに応答して、リミッタ部２１２０６は、図１７の第５の状態ＳＴ５において、第４の状態ＳＴ４で生成した制限比率指示値ＲＡＴＩＯ＿ＬＭＴ(＝ＡＤＪ＿ＲＡＴＩＯ−３)よりも所定の値としての１を更に減算した制限比率指示値ＲＡＴＩＯ＿ＬＭＴ(＝ＡＤＪ＿ＲＡＴＩＯ−４)を生成するものである。
【０３５２】
図１７の第５の状態ＳＴ５では、ハイレベル“１”の選択指示信号ＳＴ＿ＳＥＬにより生成される第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａに応答した第２検出校正信号ＶＤＥＴ＿ＣＡＬ２を生成するためのデジタル逆起検出信号ＶＤＥＴ＿Ｄが許容最大電圧ＶＴＨ＿Ｈよりも低いレベルとなる。
【０３５３】
その結果、図１５乃至図１７に示した実施の形態３の半導体集積回路２によれば、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２はデジタル逆起検出信号ＶＤＥＴ＿Ｄの線形性が維持された出力レンジＯＵＴ＿ＲＡＮＧＥの範囲に設定されることが可能となる。
【０３５４】
尚、実施の形態３のその他の例での半導体集積回路２は、図１０に示した実施の形態２による半導体集積回路２がベースとなる。更にその他の例では、図１１に示した乗算器２１２００と減算器２１２０１とセレクタ２１２０２には、図１６に示した第１比較器２１２０３と第２比較器２１２０４とＯＲ回路２１２０５とリミッタ部２１２０６とが追加されて状態制御ユニット２１２０が構成される。
【０３５５】
従って、この他の例の実施の形態３による半導体集積回路２では、アナログ逆起検出信号Ｖｄｅｔ＿Ａの線形性の維持のためにアナログ・デジタル変換器２３から生成されるデジタル逆起検出信号ＶＤＥＴ＿Ｄが状態制御ユニット２１２０に供給される。状態制御ユニット２１２０はデジタル逆起検出信号ＶＤＥＴ＿Ｄの値を監視することによって、逆起電圧検出回路２５から生成されるアナログ逆起検出信号Ｖｄｅｔ＿Ａが動作電源電圧ＶＤＤよりも若干低い許容最大電圧に到達したかまたは接地電圧ＧＮＤより若干高い許容最小電圧に到達したことを検出する。アナログ逆起検出信号Ｖｄｅｔ＿Ａの許容最大電圧もしくは許容最小電圧への到達の検出結果に応答して、状態制御ユニット２１２０は逆起電圧検出回路２５の減算増幅器２５２の減算ゲイン値(＝Ｒ４／Ｒ３)である第２の減算ゲイン値Ａ２＿ＧＡＩＮ２を減少させる。すなわち、この他の例でも、キャリブレーション動作期間に逆起電圧検出回路２５のアナログ逆起検出信号Ｖｄｅｔ＿Ａを第１の値と第２の値とに設定するために、逆起電圧検出回路２５の減算増幅器２５２の減算ゲイン値(＝Ｒ４／Ｒ３)は第１の減算ゲイン値Ａ２＿ＧＡＩＮ１と第２の減算ゲイン値Ａ２＿ＧＡＩＮ２に設定される。アナログ逆起検出信号Ｖｄｅｔ＿Ａの許容最大電圧もしくは許容最小電圧への到達の検出結果に応答して、状態制御ユニット２１２０は第２の減算ゲイン値Ａ２＿ＧＡＩＮ２を減少することによって、第２の値のアナログ逆起検出信号Ｖｄｅｔ＿Ａを減少させる。逆起電圧検出回路２５の減算増幅器２５２での第２の減算ゲイン値Ａ２＿ＧＡＩＮ２の減少は、アナログ逆起検出信号Ｖｄｅｔ＿Ａの許容最大電圧また許容最小電圧への到達が検出されなくなるまで続行されるものである。従って、この他の例の実施の形態３による半導体集積回路２によれば、第１と第２の検出校正信号ＶＤＥＴ＿ＣＡＬ１、ＶＤＥＴ＿ＣＡＬ２はデジタル逆起検出信号ＶＤＥＴ＿Ｄの線形性が維持された出力レンジＯＵＴ＿ＲＡＮＧＥの範囲に設定されることが可能である。
【０３５６】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなくその要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０３５７】
例えば、実施の形態１乃至実施の形態３のいずれかによる半導体集積回路２は、図１８に示したシステムオンチップ(ＳｏＣ)により構成されたコントローラ１の半導体チップが内蔵された樹脂封止パッケージの内部に集積化されることが可能である。この集積化技術としては、実施の形態１乃至実施の形態３のいずれかによる半導体集積回路２がモノリシック半導体集積回路の形態で、図１８に示したシステムオンチップ(ＳｏＣ)により構成されたコントローラ１の半導体チップの内部に集積化されることができる。その他の集積化技術としては、実施の形態１乃至実施の形態３のいずれかによる半導体集積回路２がマルチチップの半導体集積回路の形態で、コントローラ１の半導体チップが内蔵された樹脂封止パッケージの内部に集積化されることが可能である。すなわち、半導体集積回路２の半導体チップとコントローラ１の半導体チップとは、マルチチップモジュール(ＭＣＰ)もしくはシステムインパッケージ(ＳｉＰ)の形態で１個の樹脂封止パッケージの内部に集積化されるものである。
【０３５８】
更に、実施の形態１乃至実施の形態３のいずれかによる半導体集積回路２では、逆起電圧検出回路２５の反転増幅器２５１のゲイン(＝Ｒ２／Ｒ１)を所定値に収束するためのサーチアルゴリズムは、上述したバイナリーサーチアルゴリズムにのみに限定されるものではない。例えば、リニアサーチアルゴリズム等のその他のサーチアルゴリズムを使用することも可能である。
【０３５９】
また更に、実施の形態１乃至実施の形態３のいずれかにおいて、ロード動作ＬＯＡＤのためのキャリブレーション動作時に負の電流値のボイスコイルモータ電流Ｉｖｃｍによって、磁気ディスク３１の記憶セクター領域の最外周よりも更に外側に移動することを禁止する機械的部材である外周ストッパは、磁気ディスク３１の外周に配置されているランプ機構３６と兼用されることも可能である。
【符号の説明】
【０３６０】
１…コントローラ
２…半導体集積回路
２１…論理回路
２１１…シリアルインターフェース
２１２…調整論理回路
２１２０…状態制御ユニット
２１２１…第１ゲイン調整レジスタ
２１２２…第１オフセット調整レジスタ
２１２３…第２ゲイン調整レジスタ
２１２４…第２オフセット調整レジスタ２１２４
２１２５…調整シーケンサ２１２５
２１２６…第１検出レジスタ
２１２７…第２検出レジスタ
２１２８…比較器
２１２１０…第３検出レジスタ
２１２１１…第４検出レジスタ
２１２１２…計算ユニット
２２…デジタル・アナログ変換器
２３…アナログ・デジタル変換器
２４…ボイスコイルモータ駆動回路
２４１…非反転増幅器
２４１…反転増幅器
２５…逆起電圧検出回路
２５１…反転増幅器
２５２…減算増幅器
２５３…ローパスフィルタ
３…磁気ディスク装置
３１…磁気ディスク
３２…スピンドルモータ
３３…磁気ヘッド
３４…アーム(キャリッジ)
３５…ボイスコイルモータ(ＶＣＭ)
３６…ランプ機構
Ｉｖｃｍ…ボイスコイルモータ電流
Ｒｓ…検出抵抗
Ｌ…ボイスコイルモータ(ＶＣＭ)３５のコイル
ＲＬ…ボイスコイルモータ(ＶＣＭ)３５の寄生抵抗
Ｖｂｅｍｆ…ボイスコイルモータ(ＶＣＭ)３５の逆起電圧
【図１】
2015176618.tif 000017
【図２】
2015176618.tif 000018
【図３】
2015176618.tif 000019
【図４】
2015176618.tif 000020
【図５】
2015176618.tif 000021
【図６】
2015176618.tif 000022
【図７】
2015176618.tif 000023
【図８】
2015176618.tif 000024
【図９】
2015176618.tif 000025
【図１０】
2015176618.tif 000026
【図１１】
2015176618.tif 000027
【図１２】
2015176618.tif 000028
【図１３】
2015176618.tif 000029
【図１４】
2015176618.tif 000030
【図１５】
2015176618.tif 000031
【図１６】
2015176618.tif 000032
【図１７】
2015176618.tif 000033
【図１８】
2015176618.tif 000034
【図１９】
2015176618.tif 000035
【図２０】
2015176618.tif 000036
【図２１】
2015176618.tif 000037
【図２２】
2015176618.tif 000038
【図２３】
2015176618.tif 000039
【図２４】
2015176618.tif 000040