(57)【要約】【課題】高い耐電圧の強誘電体膜を効率的に製造する。【解決手段】強誘電体膜の材料の蒸気を、プラズマの中に通過させてから、基板Ａに付着させて、基板Ａに積層構造の強誘電体膜を成膜する。プラズマを所定値以上の高密度状態にして第１膜層（高誘電率層３５ａ）を形成し、次に、プラズマを所定値未満の低密度状態にして第１膜層の上に第２膜層（低誘電率層３５ｂ）を形成し、次に、プラズマを高密度状態にして第２膜層の上に第３膜層（高誘電率層３５ａ）を形成する。【選択図】図５
2015137405.tif 000002
【特許請求の範囲】
【請求項１】
強誘電体膜の材料の蒸気を、プラズマの中に通過させてから、基板に付着させて、該基板に積層構造の強誘電体膜を成膜する成膜方法であって、
前記プラズマを所定値以上の高密度状態にして前記基板に第１膜層を形成し、
次に、前記プラズマを前記所定値未満の低密度状態にして前記第１膜層の上に第２膜層を形成し、
次に、前記プラズマを前記高密度状態にして前記第２膜層の上に第３膜層を形成することを特徴とする成膜方法。
【請求項２】
請求項１に記載の成膜方法において、
さらに、前記プラズマを前記低密度状態にして前記第３膜層の上に第４膜層を形成し、
次に、前記プラズマを前記高密度状態にして前記第４膜層の上に第５膜層を形成することを特徴とする成膜方法。
【請求項３】
請求項１又は２に記載の成膜方法において、
前記プラズマの密度状態を、プラズマガンの放電電流により制御することを特徴とする成膜方法。
【請求項４】
請求項１〜３のいずれか１項に記載の成膜方法において、
前記プラズマを前記高密度状態にする期間を、前記プラズマを前記低密度状態にする期間より長くすることを特徴とする成膜方法。
【請求項５】
積層順に第１膜層、第２膜層及び第３膜層の少なくとも３層の積層構造を有する強誘電体膜であって、
前記積層構造の各膜層の組成材料及び組成比は同一であり、
前記第１膜層及び前記第３膜層の比誘電率は、前記強誘電体膜が圧電デバイスの圧電膜として使用されるときに必要な比誘電率以上であり、
前記第２膜層の比誘電率は、前記必要な比誘電率未満であることを特徴とする強誘電体膜。
【請求項６】
請求項５記載の強誘電体膜において、
比誘電率を前記必要な比誘電率以上にする膜層の厚みは、比誘電率を前記必要な比誘電率未満にする膜層の厚みより大きいことを特徴とする強誘電体膜。
【請求項７】
請求項６に記載の強誘電体膜において、
前記積層構造の積層方向の両側の最外層は、比誘電率を前記必要な比誘電率以上にする膜層であることを特徴とする強誘電体膜。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体膜の成膜方法及び強誘電体膜に関する。
【背景技術】
【０００２】
例えばＭＥＭＳ（Micro Electro-Mechanical Systems）技術で作成される光偏向器は、強誘電体膜を利用した圧電アクチュエータを装備する。圧電アクチュエータの強誘電体膜の成膜は、例えばプラズマアシストのイオンプレーティングが使用される。その場合、強誘電体膜の材料の蒸気は、プラズマに通されることにより、イオン化又は高エネルギー化してから、基板に付着することになるので、膜の密着性及び結晶性が向上する（例：特許文献１）。
【０００３】
プラズマアシストのイオンプレーティングによる強誘電体膜の成膜の際、強誘電体膜の結晶が柱状に膜厚方向に成長するのに伴い、結晶粒界も膜厚方向に成長する。結晶粒界は、膜厚方向に連続すると、強誘電体膜に膜厚方向に電圧を印加したときのリークパスになるので、強誘電体膜の耐電圧低下の原因になる。
【０００４】
これに対処するために、特許文献２の強誘電体膜は、結晶の粒径の異なる３層に積層構造化して、膜厚方向の結晶粒界が層間の境界で不連続になるようにしている。この成膜方法では、異なる粒径の結晶を生成するために、各層の熱処理温度を異ならせている。
【０００５】
また、特許文献３の強誘電体膜は、化学量論組成と比較してＰｂ（鉛）量の多い層と、少ない層とを交互にした積層構造とされる。化学量論組成と比較してＰｂ量の少ない層では、リークパスが発生しないので、強誘電体膜の耐電圧性が向上する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−３０２２９７号公報
【特許文献２】特許第３７４８０９７号公報
【特許文献３】特開２００７−３３５７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献２の成膜方法は、耐電圧の高い積層構造とするために、層ごとに加熱処理温度を変更して製造しなければならず、製造が煩雑になるとともに、製造時間が長時間化する。
【０００８】
特許文献３の成膜方法は、耐電圧の高い積層構造とするために、層ごとにＰｂ量を変更して製造しなければならず、製造が煩雑になる。
【０００９】
本発明の目的は、高い耐電圧の強誘電体膜を効率的に製造することができる成膜方法、及びそれにより製造された構造を備えた強誘電体膜を提供することである。
【課題を解決するための手段】
【００１０】
本発明の成膜方法は、強誘電体膜の材料の蒸気を、プラズマの中に通過させてから、基板に付着させて、該基板に積層構造の強誘電体膜を成膜する成膜方法であって、前記プラズマを所定値以上の高密度状態にして前記基板に第１膜層を形成し、次に、前記プラズマを前記所定値未満の低密度状態にして前記第１膜層の上に第２膜層を形成し、次に、前記プラズマを前記高密度状態にして前記第２膜層の上に第３膜層を形成することを特徴とする。
【００１１】
本発明によれば、プラズマを高密度状態にして形成した第１膜層及び第３膜層の間に、プラズマを低密度状態にして形成した第２膜層を設けた積層構造を形成する。これにより、強誘電体膜の結晶粒界の膜厚方向連続性が第２膜層により断ち切られるので、高い耐電圧の強誘電体膜を製造することができる。
【００１２】
本発明によれば、また、プラズマの密度状態を制御することにより第１膜層〜第３膜層を形成して、積層構造の強誘電体膜の成膜を行う。これにより、高い耐電圧の強誘電体膜を効率的に製造することができる。
【００１３】
本発明の成膜方法において、さらに、前記プラズマを前記低密度状態にして前記第３膜層の上に第４膜層を形成し、次に、前記プラズマを前記高密度状態にして前記第４膜層の上に第５膜層を形成することができる。
【００１４】
この構成によれば、プラズマを低密度状態にして形成した第４膜層を追加して、強誘電体膜の耐電圧を高めることができる。
【００１５】
本発明の成膜方法において、前記プラズマの密度状態を、プラズマガンの放電電流により制御することができる。
【００１６】
この構成によれば、プラズマの密度状態を円滑かつ迅速に制御することができる。
【００１７】
本発明の成膜方法において、前記プラズマを前記高密度状態にする期間を、前記プラズマを前記低密度状態にする期間より長くすることが好ましい。
【００１８】
この構成によれば、積層構造において、プラズマを高密度状態にして形成した膜層が、プラズマを低密度状態にして形成した膜層より厚くなるので、強誘電体膜全体の厚みを抑制しつつ、強誘電体膜全体の比誘電率を増大することができる。
【００１９】
本発明の強誘電体膜は、積層順に第１膜層、第２膜層及び第３膜層の少なくとも３層の積層構造を有する強誘電体膜であって、前記積層構造の各膜層の組成材料及び組成比は同一であり、前記第１膜層及び前記第３膜層の比誘電率は、前記強誘電体膜が圧電デバイスの圧電膜として使用されるときに必要な比誘電率以上であり、前記第２膜層の比誘電率は、前記必要な比誘電率未満であることを特徴とする。
【００２０】
本発明によれば、強誘電体膜の積層構造を、比誘電率が、圧電デバイスの圧電膜として使用されるときに必要な比誘電率以上の第１膜層及び第３膜層の間に、比誘電率が必要な比誘電率未満の第２膜層を挿入にした積層構造とすることにより、高い耐電圧の強誘電体膜を提供することができる。
【００２１】
本発明の強誘電体膜において、比誘電率を前記必要な比誘電率以上にする膜層の厚みは、比誘電率を前記必要な比誘電率未満にする膜層の厚みより大きくすることができる。
【００２２】
この構成によれば、強誘電体膜全体の厚みを抑制しつつ、強誘電体膜全体の比誘電率を増大することができる。
【００２３】
本発明の強誘電体膜において、前記積層構造の積層方向の両側の最外層は、比誘電率を前記必要な比誘電率以上にする膜層であることが好ましい。
【００２４】
この構成によれば、比誘電率を必要な比誘電率以上にする膜層の個数を、必要な比誘電率未満の膜層の個数より増やして、強誘電体膜全体の比誘電率を増大することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態の成膜装置の全体構成を示す図。
【図２】成膜装置により成膜されたＰＺＴ膜を備える圧電デバイスの構造図。
【図３】プラズマガンの放電電流とＰＺＴ膜の比誘電率との関係を調べた実験グラフ。
【図４】アシスト用プラズマの密度とプラズマガンの放電電流との関係を調べた実験グラフ。
【図５】（ａ）及び（ｂ）はそれぞれ３層及び５層のＰＺＴ膜の構造図。
【図６】３層構造のＰＺＴ膜を備える圧電デバイスの断面の電子顕微鏡写真図。
【図７】（ａ）はプラズマガンの放電電流を高低に切替えて製造した３層構造のＰＺＴ膜の構造図、（ｂ）はプラズマガンの放電電流を切替えることなく一定の高放電電流で製造した３層構造のＰＺＴ膜の構造図。
【図８】実施例のＰＺＴ膜と比較例のＰＺＴ膜とについて膜厚方向の印加電界とリーク電流との関係を調べたグラフ。
【発明を実施するための形態】
【００２６】
本発明の一実施形態を図１〜図８を参照して以下に説明する。
【００２７】
図１の構成図において、成膜装置１は、アーク放電反応性イオンプレーティング法(ＡＤＲＩＰ(Arc Discharged Reactive Ion Plating))により、強誘電体膜を成膜する装置である。成膜する薄膜は、例えばペロブスカイト型構造の酸化物の薄膜である。より具体的な一例として、成膜する強誘電体膜は、例えば圧電体薄膜としてのＰＺＴ膜（チタン酸ジルコン酸鉛の薄膜）である。
【００２８】
この成膜装置１は、成膜材料から構成される蒸気１９を膜状に堆積させるための基板Ａが内部に配置される真空容器２と、真空容器２内にアシスト用プラズマ２０を放出するプラズマガン３とを備える。
【００２９】
真空容器２内には、成膜の材料を蒸発させる蒸発源４（４ａ，４ｂ，４ｃ）と、真空容器２内に反応ガスとしての酸素（Ｏ2）を供給する反応ガス供給管５と、蒸発源４から蒸発した成膜材料に酸素を反応させた蒸気１９を膜状に堆積させる成膜面を有する基板Ａを保持する基板ホルダー６と、基板ホルダー６に保持された基板Ａを加熱するヒータ７とが配置されている。
【００３０】
蒸発源４は、真空容器２の下部に配置されている。ＰＺＴ膜を成膜する場合、蒸発源４は、Ｐｂ（鉛）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）の３種類の金属の成膜材料を各別に加熱して蒸気１９として蒸発させるために、Ｐｂ用の蒸発源４ａと、Ｚｒ用の蒸発源４ｂと、Ｔｉ用の蒸発源４ｃとから構成される。
【００３１】
各交流電源８（８ａ，８ｂ，８ｃ）は、各蒸発源４（４ａ，４ｂ，４ｃ）に対応付けて、設けられ、各蒸発源４の金属の成膜材料（Ｐｂ、Ｚｒ及びＴｉ）に電子ビームを照射して加熱する電子ビーム加熱源（図示せず）の電源として使用される。各蒸発源４（４ａ，４ｂ，４ｃ）の成膜材料としての各金属の蒸発量は、水晶振動式膜厚センサ等によってモニタし、電子ビーム加熱源の出力をフィードバック制御することにより、所定の蒸発量になるように制御される。
【００３２】
基板ホルダー６は、真空容器２の上部に配置され、基板Ａの成膜面（図１では基板Ａの下面）を蒸発源４に臨ませるようにして、該基板Ａを保持する。基板ホルダー６は、基板Ａ上の成膜の組成むらを防止するために、回転軸９により回転されるようになっている。
【００３３】
真空容器２内のヒータ７は、基板ホルダー６の上側に配置され、該基板ホルダー６に保持される基板Ａを、基板ホルダー６を介して所定の温度（例えば６００℃前後の温度）に加熱するように構成されている。
【００３４】
反応ガス供給管５は、真空容器２の外部から真空容器２内に導入され、蒸発源４と基板ホルダー６との間の空間に反応ガス（酸素）を供給するように配管されている。
【００３５】
プラズマガン３は、圧力勾配型のプラズマガンである。プラズマガン３は、ガイシ等の絶縁部材により保持されたカソード電極１１及びアノード電極１２と、直流電源１３と、プラズマの出射方向を制御する磁場を生成するコイル１４とを備える。
【００３６】
プラズマガン制御装置１６は、アノード電極１２への印加電圧の制御によりカソード電極１１とアノード電極１２との間の放電電流を制御すると共に、コイル１４への供給電圧の制御を介してコイル１４が生成する磁場を制御する。このプラズマガン３は、カソード電極１１及びアノード電極１２の間に、正電圧が印加される中間電極を適宜装備することもできる。その場合、プラズマガン制御装置１６は、カソード電極１１とアノード電極１２との間の放電電流の他に、カソード電極１１と中間電極との間の放電電流も制御する。
【００３７】
カソード電極１１及びアノード電極１２の間に電圧が印加されると、カソード電極１１及びアノード電極１２の間に、アーク放電が生成されて、放電電流が流れると共に、アーク放電によりプラズマが生成される。放電電流が大きいほど、アーク放電は、強くなって、生成されるプラズマの密度は高くなる。
【００３８】
プラズマガン３の筒状ケーシングは、その一端が真空容器２内（詳しくは、蒸発源４と基板ホルダー６との間の空間）に横向きに開口するようにして、真空容器２の側壁に組み付けられている。
【００３９】
カソード電極１１は、プラズマガン３の中心軸（アノード電極１２の軸心）上で該アノード電極１２に対向するようにして真空容器２の外側に配置されている。そして、プラズマガン３は、カソード電極１１の軸心部からプラズマガン３の内部にプラズマ生成用のキャリアガスが供給されるように構成されており、該キャリアガスがカソード電極１１側からアノード電極１２の内部を通って真空容器２内に流通するようになっている。該キャリアガスとしては、例えばＨｅ（ヘリウム）、又はＨｅとＡｒ（アルゴン）との混合ガス等が用いられる。
【００４０】
また、プラズマガン３は、真空容器２の外側でプラズマガン３の中心軸の周囲に配設されたコイル１４を備えている。このコイル１４にあらかじめ設定された大きさの電流を通電することにより、プラズマガン３の中心軸上に該中心軸と同方向の磁場が発生するようになっている。この磁場は、プラズマガン３により生成されるプラズマの荷電粒子を、真空容器２内に向わせるための磁場である。
【００４１】
図２を参照して、成膜装置１により基板Ａ上に成膜されたＰＺＴ膜３５を備える圧電デバイス３０について説明する。ＰＺＴ膜３５は、例えば光偏向器等のＭＥＭＳデバイスに備えられる圧電アクチュエータ又は圧電センサ（以降、これらを総称して圧電デバイスということがある）の構成要素として用いることができる。
【００４２】
この圧電デバイス３０は、シリコン基板３１上に、ＳｉＯ2（酸化シリコン）により構成される絶縁層３２と、チタン若しくはクロム等により構成される密着層３３と、白金若しくはチタン若しくはイリジウム等の導電材料により構成される下部電極層３４と、ＰＺＴ膜３５と、白金若しくはチタン若しくはイリジウム等の導電材料により構成される上部電極層３６とを順に形成した構造のものである。
【００４３】
このような構造の圧電デバイス３０を製造する場合、シリコン基板３１上に、絶縁層３２、密着層３３及び下部電極層３４を事前に形成した構造のものが、上記基板Ａとして用いられる。
【００４４】
なお、密着層３３は、下部電極層３４と絶縁層３２との密着性を高めるための層であり、省略される場合もある。
【００４５】
次に、本実施形態の成膜装置１による薄膜の成膜処理を説明する。なお、ここでは、ＰＺＴ膜の成膜処理を代表例として説明する。
【００４６】
まず、真空容器２内の基板ホルダー６に、薄膜を成膜する（反応ガス供給管５からの酸素と反応後の蒸気１９を堆積させる）基板Ａを、その成膜面を蒸発源４に臨ませた状態（該成膜面を下方に向けた状態）で保持する。
【００４７】
一例として、前記圧電デバイス３０の構成要素としてのＰＺＴ膜を成膜する場合、基板ホルダー６に保持する基板Ａは、前述したように、シリコン基板３１上に絶縁層３２、密着層３３及び下部電極層３４を形成した構造（又はシリコン基板３１上に絶縁層３２及び下部電極層３４を形成した構造）のものである。この場合、基板Ａの成膜面は、下部電極層３４の表面である。従って、下部電極層３４の表面を下方に向けた状態で、基板Ａが基板ホルダー６に保持される。
【００４８】
次いで、真空容器２の真空引きが所定の真空度まで行なわれる。さらに、基板ホルダー６の背面側のヒータ７を作動させることで、基板Ａを基板ホルダー６を介して加熱し、基板Ａの温度を、成膜に適した所定の一定温度に保つ。
【００４９】
一例として、ＰＺＴ膜を成膜する場合、基板Ａは、６００℃前後の一定の温度に加熱される。
【００５０】
次に、基板Ａが所定の一定温度に保たれた状態で、プラズマガン３が起動される。具体的には、カソード電極１１の軸心部からＨｅ、又はＨｅとＡｒとの混合ガス等のキャリアガスがプラズマガン３の内部に供給される。この状態で、カソード電極１１とアノード電極１２との間に、プラズマガン制御装置１６が所定の直流電圧を印加することによりアーク放電を発生させる。このアーク放電により、プラズマガン３の内部で高密度のプラズマ（キャリアガスのプラズマ）が生成される。
【００５１】
併せて、プラズマガン３のコイル１４にあらかじめ定められた所定の大きさの電流が通電される。これにより、プラズマガン３の内部でアーク放電により生成されたプラズマを真空容器２内に導くための磁場がプラズマガン３の中心軸上に生成される。
【００５２】
この場合、プラズマガン３の内部で生成されたプラズマの荷電粒子は、磁場によってサイクロトロン運動を行いつつ、真空容器２側に移動する。これにより、プラズマガン３の内部で生成された高密度のプラズマは、アノード電極１２の内側を通過し、該アノード電極１２の内部から真空容器２内に放出される。真空容器２内に放出されたプラズマは、蒸気１９の流れが上昇時に通過するアシスト用プラズマ２０（以下、単に「プラズマ２０」という。）となる。
【００５３】
プラズマ２０は、プラズマ２０内を通過中の蒸気１９に対し、イオン化及び高エネルギー化の作用を行う。なお、反応ガス供給管５からの反応ガスもプラズマ２０により反能力を高められる。蒸気１９は、また、プラズマ２０の通過中、反応ガス供給管５から供給された反応Ｏ2（ラジカル酸素）により酸化される。蒸気１９は、プラズマ２０を通過してから、基板Ａに付着することにより、ＰＺＴ膜３５の密着性及び結晶性が向上する。
【００５４】
各蒸発源４ａ，４ｂ，４ｃからの成膜材料の蒸発量は、各蒸発源４ａ，４ｂ，４ｃ毎にあらかじめ定められた量に制御される。
【００５５】
プラズマガン３によるプラズマ２０の生成について詳説する。以降、「放電電流」とは、カソード電極１１及びアノード電極１２の間のアーク放電時に両電極間を流れる電流を指す。
【００５６】
放電電流が高くなるほど、カソード電極１１及びアノード電極１２の間には強いアーク放電が生成される。この結果、プラズマ２０の密度は増大する。
【００５７】
プラズマ２０の密度が大きいほど、蒸気１９は、プラズマ２０内を通過する時のイオン化及び高エネルギー化を促進される。この結果、基板ＡにおけるＰＺＴ膜３５の粒子の密着性及び結晶性は、プラズマ２０の密度が大きいほど、向上する。
【００５８】
図３は、プラズマガン３のカソード電極１１及びアノード電極１２の間の放電電流Ｉと、ＰＺＴ膜３５の比誘電率εとの関係を調べた実験グラフである。図３によれば、アーク放電の放電電流Ｉが大きくなるほど、比誘電率εが増大する。なお、図３の放電電流Ｉには、プラズマガン３が中間電極を装備する場合の中間電極を介する放電電流分は除外している。
【００５９】
光偏向器等の圧電デバイス３０のＰＺＴ膜３５として必要なＰＺＴ膜３５の比誘電率εはεk（以下、このεkを適宜「必要比誘電率という」という。）以上とされている。ＰＺＴ膜３５の比誘電率εをεkにするために、アーク放電の放電電流ＩはＩ1以上にする必要がある。例えば、εk＝８００、Ｉ1＝４５Ａである。なお、Ｉ1＝４５Ａは、実施例でＰＺＴの膜質を比誘電率εkとして８００以上を設定した場合、該比誘電率８００が得られたときの放電電流Ｉは４５Ａであったことに基づく。状況によりＩ1は４５Ａ以外の値になり得る。
【００６０】
図３のグラフからは、また、放電電流ＩがＩ1から８０Ａの方へ増大するに連れて、比誘電率εが飽和状態になることが分かる。アーク放電の放電電流Ｉが、Ｉ1から、比誘電率εが飽和状態になる電流値までの範囲は、比誘電率εがεk以上となるＰＺＴ膜３５を基板Ａに成膜するために、成膜に適した放電電流範囲となる。この放電電流範囲は、プラズマ２０のプラズマ密度が２×１０10／ｃｍ3〜２×１０12／ｃｍ3の範囲に対応する。
【００６１】
ＰＺＴ膜３５の比誘電率εをεkにするプラズマガン３の放電電流Ｉは、成膜装置１によって異なる。これに対し、ＰＺＴ膜３５の比誘電率εをεkにするプラズマ２０の密度は、成膜装置１に関係なく一定である。
【００６２】
図４は、プラズマガン３の放電電流Ｉと電子密度Ｎe（＝プラズマ密度）との関係を調べたグラフである。プラズマ中にはイオン、電子及び中性粒子が存在する。これらは、励起、電離、再結合 を繰り返して、プラズマ中のイオン密度、電子密度はそれぞれ平衡状態になっている。イオン密度、 電子密度のことをプラズマ密度という。プラズマ密度はプラズマ測定用ラングミュアプローブで測定をおこなった。
【００６３】
図４からは、電子密度Ｎｅを２．０×１０10／ｃｍ3（＝Ｑk）以上にするためには、プラズマガン３の放電電流ＩをＩ2（＝４０Ａ）以上にする必要があることが分かる。なお、電子密度Ｎｅを２．０×１０10／ｃｍ3（＝Ｑk）以上にするためのプラズマガン３の放電電流Ｉは、図３ではＩ1（＝４５Ａ）であったの対し、図４ではＩ2（＝４０Ａ）となっている。差が出た理由は、膜質の設定（比誘電率800以上）及びラングミュアプローブでのプラズマ密度の測定には、プローブ位置及びプラズマ発生状態等測定日のチャンバー環境によって多少値が変わることがあるためである。
【００６４】
プラズマガン制御装置１６は、基板ＡへのＰＺＴ膜３５の成膜中、大放電電流としてのＩaと、小放電電流としてのＩbとを交互に切替える。Ｉa，Ｉb，Ｉ1（図３）の関係は、Ｉa＞Ｉ1＞Ｉbとなっている。Ｉaは、ＰＺＴ膜３５の比誘電率εを、図３の成膜に適した範囲から設定される。Ｉbは、ＰＺＴ膜３５の比誘電率εを、εkより下で１より大きい値にする放電電流Ｉとして設定されている。
【００６５】
換言すると、Ｉaは、成膜装置１が基板Ａに成膜したＰＺＴ膜３５をεk以上にするための放電電流Ｉとして設定される。これに対し、Ｉｂは、必要比誘電率未満にするための放電電流Ｉとして設定されている。例えば、Ｉａ＝７０Ａ、Ｉｂ＝３０Ａである。
【００６６】
プラズマガン制御装置１６は、放電電流ＩをＩaとＩbとに切替えて、プラズマ２０の密度状態を高密度状態と低密度状態とに切替える。これにより、ＰＺＴ膜３５は、放電電流Ｉ＝Ｉaであるときに形成される層と、放電電流Ｉ＝Ｉbであるときに形成される層とを含む積層構造になる。図５はこの積層構造を示している。
【００６７】
図５は、ＰＺＴ膜３５の積層構造を詳しく示した圧電デバイスの構造図である。図２で説明済みの要素については、図５において、図２で付けた符号と同一の符号を付けて、説明は省略する。図５において、ＰＺＴ膜３５の積層構造は、膜厚方向に高誘電率層３５ａと低誘電率層３５ｂとを交互に繰り返す積層構造になっている。
【００６８】
（ａ）の積層構造は３層であり、（ｂ）の積層構造は５層である。３層構造及び５層構造共に、ＰＺＴ膜３５の積層方向の両側の最外層は高誘電率層３５ａとなっている。
【００６９】
ＰＺＴ膜３５は、基板Ａへの成膜時では、下部電極層３４側の膜層から順番に、先に形成された膜層の上に形成されていく。従って、図５（ａ）の３層構造では、各膜層は、下部電極層３４及び上部電極層３６に隣接する膜層をそれぞれ第１膜層及び第３膜層として、下部電極層３４から上部電極層３６の方へ順番に第１膜層、第２膜層及び第３膜層に相当したものとなる。第１膜層及び第３膜層は高誘電率層３５ａであり、第２膜層は低誘電率層３５ｂとなる。
【００７０】
図５（ｂ）の５層構造では、各膜層は、下部電極層３４及び上部電極層３６に隣接する膜層をそれぞれ第１膜層及び第５膜層として、下部電極層３４から上部電極層３６の方へ順番に第１膜層、第２膜層、第３膜層、第４膜層及び第５膜層に相当したものとなる。第１膜層、第３膜層及び第５膜層は高誘電率層３５ａであり、第２膜層及び第４膜層は低誘電率層３５ｂとなる。
【００７１】
高誘電率層３５ａは、放電電流Ｉ＝Ｉaである期間Ｄa（第１期間）に形成された層である。これに対し、低誘電率層３５ｂは、放電電流Ｉ＝Ｉbである期間Ｄb（第２期間）に形成された層である。期間Ｄaの長さ＞期間Ｄbの長さであるため、高誘電率層３５ａの厚み＞低誘電率層３５ｂの厚みとなる。
【００７２】
ＰＺＴ膜３５の積層方向両端の層が高誘電率層３５ａとなっていること、及び高誘電率層３５ａの厚み＞低誘電率層３５ｂの厚みとなっていることは、ＰＺＴ膜３５における全部の高誘電率層３５ａの占有率を増大させることを意味する。このことは、ＰＺＴ膜３５の膜厚が制限されている場合に、低誘電率層３５ｂの存在にもかかわらず、ＰＺＴ膜３５全体の誘電率を高くすることに寄与する。
【００７３】
Ｉa＞Ｉbであるので、期間Ｄaにおけるプラズマ２０の密度は、期間Ｄbにおけるプラズマ２０の密度より高い。この結果、蒸気１９は、期間Ｄaでは期間Ｄbよりイオン化及び高エネルギー化を促進されて、基板Ａに付着することになる。
【００７４】
図６は、ＰＺＴ膜３５が図５（ａ）の３層構造であるときの圧電デバイス３０の断面の電子顕微鏡写真である。４５は、高誘電率層３５ａと低誘電率層３５ｂとの境界面を示し、３層構造の場合には、２つ存在する。この電子顕微鏡写真から、放電電流ＩのＩaとＩbとの切替時に生成される境界面４５近辺において欠陥（空洞）は生じていないことが分かる。
【００７５】
高誘電率層３５ａは、プラズマ２０が十分に高密度状態である期間Ｄaに生成されたものである。低誘電率層３５ｂは、プラズマ２０が低密度状態である期間Ｄbに生成されている。この結果、高誘電率層３５ａ及び低誘電率層３５ｂの構造には、差異が生じる。高誘電率層３５ａ及び低誘電率層３５ｂの詳細な構造について図７を参照して説明する。
【００７６】
図７（ａ）は、プラズマガン制御装置１６が、ＰＺＴ膜３５の成膜中、放電電流ＩをＩaとＩbとに切替えて、ＰＺＴ膜３５を２つの高誘電率層３５ａと１つの低誘電率層３５ｂとから成る３層構造で製造したときのＰＺＴ膜３５内の構造（以下、該構造を図７及び図８の説明において「実施例」と呼ぶ。）を示している。これに対し、図７（ｂ）は、プラズマガン制御装置１６が、ＰＺＴ膜３５の成膜中、放電電流Ｉを切替えることなくＩaに保持したとしたときの構造（以下、該構造を図７及び図８の説明において「比較例」と呼ぶ。）を示している。図７（ｂ）の比較例のＰＺＴ膜３５は、積層構造になることなく、単層構造になる。
【００７７】
実施例（図７（ａ））の各高誘電率層３５ａ及び比較例（図７（ｂ））のＰＺＴ膜６０には、膜厚方向に柱状の結晶としての複数の柱状結晶５１が林立している。林立している柱状結晶５１の間は、膜厚方向に柱状の結晶粒界としての柱状結晶粒界５２が埋めている。
【００７８】
これに対し、図７（ａ）の低誘電率層３５ｂは、ＰＺＴ膜３５が必要比誘電率未満の誘電率となるように、Ｉaより低いＩbの放電電流によるプラズマ２０で生成されたものとなっている。従って、低誘電率層３５ｂには、低誘電率層３５ｂの層厚に達する柱状結晶５１は存在しない。低誘電率層３５ｂでは、結晶及び結晶粒界は、柱状方向が膜厚方向に揃う柱状に形成されることはなく、共に低誘電率層３５ｂ内で細かく分散する分布となる。
【００７９】
図７（ｂ）の比較例のＰＺＴ膜６０では、低誘電率層３５ｂが存在しない結果、柱状結晶５１間の柱状結晶粒界５２が、ＰＺＴ膜３５の膜厚方向全体にわたって連続的に延びる。下部電極層３４及び上部電極層３６の間に電圧が印加されると、リークパス６１が、柱状結晶粒界５２を通って、下部電極層３４及び上部電極層３６の間に形成される。リークパス６１があると、ＰＺＴ膜３５の破壊がリークパス６１を介して起こり易く、ＰＺＴ膜３５の耐電圧が低くなる。
【００８０】
実施例のＰＺＴ膜３５では、低誘電率層３５ｂに対して膜厚方向の両側に存在する高誘電率層３５ａの柱状結晶５１は、低誘電率層３５ｂの存在ために、連続性を断たれる。これにより、実施例（図７（ａ））のＰＺＴ膜３５の耐電圧が高まる。
【００８１】
プラズマガン制御装置１６は、放電電流ＩをＩaとＩbとに切替えて、図５に説明した３層又は５層の積層構造でＰＺＴ膜３５を形成する。これにより、良好な誘電率を確保しつつ、耐電圧性の高いＰＺＴ膜３５を製造することができる。
【００８２】
なお、成膜装置１は、積層構造のＰＺＴ膜３５の成膜期間では、放電電流Ｉ以外の制御因子は変更していない。従って、高誘電率層３５ａ及び低誘電率層３５ｂの組成成分及び組成比は同一となる。また、低誘電率層３５ｂは、前述の必要比誘電率未満になるように、製造されるので、膜厚方向に柱状の結晶が生成されることはない。そして、低誘電率層３５ｂの比誘電率εは、高誘電率層３５ａの比誘電率εより低くなる。
【００８３】
図８は実施例のＰＺＴ膜３５（図７（ａ））と比較例（図７（ｂ））のＰＺＴ膜３５とについて膜厚方向の印加電界（所定長さ当たりの電圧）とリーク電流との関係を調べたグラフである。ＰＺＴ膜３５の機能を維持するためには、リーク電流は０．１μＡ以下とする必要がある。なお、ＰＺＴ膜３５の耐電圧は、印加電界÷ＰＺＴ膜３５の膜厚となる。
【００８４】
比較例のＰＺＴ膜３５では、印加電界が約１８Ｖ／μｍ以上になると、リーク電流が０．１μＡを上回る。従って、比較例のＰＺＴ膜３５の耐印加電界は、約１８Ｖ／μｍである。これに対し、実施例では、リーク電流が０．１μＡを上回るのは、印加電界が約４０Ｖ／μｍ以上になってからである。従って、実施例の耐印加電界は、約４０Ｖ／μｍであり、比較例に比して大幅に高くなる。
【００８５】
実施形態では、強誘電体膜としてＰＺＴ膜３５を形成する方法について説明したが、本発明の成膜方法は、プラズマを利用して強誘電体膜の成膜を行うものであれば、ＰＺＴ膜３５以外の強誘電体膜の成膜にも適用できる。
【００８６】
実施形態は、強誘電体膜の材料の蒸気１９を利用するイオンプレーティング法による成膜であるが、本発明の成膜方法は、プラズマを利用する成膜であれば、イオンプレーティング法に限定されず、例えば、蒸気１９の代わりに誘電体膜の材料の粒子を利用するスパッタリング法による成膜にも適用可能である。
【００８７】
実施形態では、ＰＺＴ膜３５の層数は、３又は５となっているが、本発明の強誘電体膜の層数は、４若しくは６、又は７以上とすることもできる。ただし、ＰＺＴ膜３５の膜厚が所定値に設定されている場合は、低誘電率層３５ｂの層数の増大に連れて、ＰＺＴ膜３５の耐電圧は高まっていくものの、ＰＺＴ膜３５における高誘電率層３５ａの合計の層厚が減少し、ＰＺＴ膜３５の全体の誘電率は低下する。また、強誘電体膜の層数は、強誘電体膜の積層方向両側の最外層の膜層を高誘電率層とする場合には、奇数となる。
【符号の説明】
【００８８】
１・・・成膜装置、２・・・真空容器、３・・・プラズマガン、１６・・・プラズマガン制御装置、１９・・・蒸気、２０・・・アシスト用プラズマ、３０・・・圧電デバイス、３５・・・ＰＺＴ膜、３５ａ・・・高誘電率層、３５ｂ・・・低誘電率層。
【図１】
2015137405.tif 000003
【図２】
2015137405.tif 000004
【図３】
2015137405.tif 000005
【図４】
2015137405.tif 000006
【図５】
2015137405.tif 000007
【図６】
2015137405.tif 000008
【図７】
2015137405.tif 000009
【図８】
2015137405.tif 000010