(57)【要約】【課題】画素の信号の読出精度の向上に有利な技術を提供する。【解決手段】固体撮像装置は、複数の画素ブロックを有する撮像部と、前記撮像部から信号を読み出す読出部とを備える。前記画素ブロックは、光電変換素子と、第１トランジスタと、第２トランジスタと、電流源とを含み、前記第１トランジスタの第１主電極と前記第２トランジスタの第１主電極とが共通ノードに接続され、前記共通ノードと所定電位との間の経路に前記電流源が配置され、前記撮像部からの信号の読出動作は、前記光電変換素子で発生した電荷に応じた電圧が前記第１トランジスタの制御電極に供給され、かつ、時間的に変化する参照電圧が前記第２トランジスタの制御電極に供給される動作を含み、前記読出部は、前記第１トランジスタの第２主電極を通して前記撮像部から信号を読み出す。【選択図】図３
2015195570.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素ブロックを有する撮像部と、前記撮像部から信号を読み出す読出部とを備える固体撮像装置であって、
前記画素ブロックは、光電変換素子と、第１トランジスタと、第２トランジスタと、電流源とを含み、
前記第１トランジスタの第１主電極と前記第２トランジスタの第１主電極とが共通ノードに接続され、前記共通ノードと所定電位との間の経路に前記電流源が配置され、
前記撮像部からの信号の読出動作は、前記光電変換素子で発生した電荷に応じた電圧が前記第１トランジスタの制御電極に供給され、かつ、時間的に変化する参照電圧が前記第２トランジスタの制御電極に供給される動作を含み、
前記読出部は、前記第１トランジスタの第２主電極を通して前記撮像部から信号を読み出す、
ことを特徴とする固体撮像装置。
【請求項２】
前記読出部は、垂直伝送路を介して前記撮像部から信号を読み出すように構成されている、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記読出部は、複数の垂直伝送路を介して前記撮像部から複数の信号を読み出すように構成された複数の信号処理部を含む、
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記垂直伝送路は、差動信号線対を構成する第１垂直信号線および第２垂直信号線を含み、
前記第１トランジスタの前記第２主電極は、前記第１垂直信号線を介して前記読出部に接続され、
前記第２トランジスタの第２主電極は、前記第２垂直信号線を介して前記読出部に接続される、
ことを特徴とする請求項２又は３に記載の固体撮像装置。
【請求項５】
前記読出部は、前記第１トランジスタの前記第２主電極を通して供給される電流の値と前記第２トランジスタの前記第２主電極を通して供給される電流の値とを比較する信号処理部を含む、
ことを特徴とする請求項４に記載の固体撮像装置。
【請求項６】
カウンタを更に備え、
前記読出部は、前記信号処理部の出力の反転に応じて、前記カウンタによるカウント値を前記撮像部から読み出された信号の値として決定する、
ことを特徴とする請求項５に記載の固体撮像装置。
【請求項７】
前記画素ブロックは、複数の画素が構成されるように、前記光電変換素子を含む複数の光電変換素子と、前記第１トランジスタを含む複数の第１トランジスタと、前記第２トランジスタを含む複数の第２トランジスタと、前記電流源を含む複数の電流源とを含み、
前記複数の画素の各々は、前記複数の光電変換素子のうちの１つと、前記複数の第１トランジスタのうちの１つと、前記複数の第２トランジスタのうちの１つと、前記複数の電流源のうちの１つとを含む、
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記複数の画素の各々は、当該画素の前記電流源の活性化によって選択される、
ことを特徴とする請求項７に記載の固体撮像装置。
【請求項９】
前記画素ブロックは、複数の画素が構成されるように、前記光電変換素子を含む複数の光電変換素子と、前記第１トランジスタを含む複数の第１トランジスタと、前記第２トランジスタを含む複数の第２トランジスタとを含み、
前記複数の画素の各々は、前記複数の光電変換素子のうちの１つと、前記複数の第１トランジスタのうちの１つと、前記複数の第２トランジスタのうちの１つとを含み、
前記電流源は、前記複数の画素によって共有される、
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記複数の画素の各々は、前記第２トランジスタと前記電流源との間に選択トランジスタを含む、
ことを特徴とする請求項９に記載の固体撮像装置。
【請求項１１】
前記第２トランジスタの前記第２主電極に所定電位が印加される、
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項１２】
前記読出部は、前記第１トランジスタの前記第２主電極を通して供給される電流の値と、参照電流の値とを比較する信号処理部を含む、
ことを特徴とする請求項１１に記載の固体撮像装置。
【請求項１３】
カウンタを更に備え、
前記読出部は、前記信号処理部の出力の反転に応じて、前記カウンタによるカウント値を前記撮像部から読み出された信号の値として決定する、
ことを特徴とする請求項１２に記載の固体撮像装置。
【請求項１４】
前記画素ブロックは、前記第１トランジスタの前記制御電極に接続された第１電荷電圧変換部と、第２光電変換素子と、前記第２トランジスタの前記制御電極に接続された第２電荷電圧変換部とを更に含み、
前記光電変換素子からの信号の読出動作は、前記光電変換素子で発生した電荷が前記第１電荷電圧変換部に転送され、かつ、前記参照電圧が前記第２トランジスタの前記制御電極に供給される動作を含む、
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項１５】
前記画素ブロックは、前記光電変換素子を含む複数の光電変換素子を含み、前記複数の光電変換素子のそれぞれからの信号の読み出しのために前記第１トランジスタが使われるように構成されている、
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項１６】
前記画素ブロックは、前記第１トランジスタの前記制御電極に接続された第１電荷電圧変換部と、第２光電変換素子と、前記第２トランジスタの前記制御電極に接続された第２電荷電圧変換部と、信号線と前記第１電荷電圧変換部との間の経路に配置された第１スイッチと、前記信号線と前記第２電荷電圧変換部との間の経路に配置された第２スイッチとを更に含み、
前記光電変換素子からの信号の読出動作は、前記信号線および前記第１スイッチを介して前記第１電荷電圧変換部の電圧がリセットされた後に、前記信号線および前記第２スイッチを介して前記第２電荷電圧変換部に対して前記参照電圧が供給される動作を含む、
ことを特徴とする請求項１乃至１３のいずれか１項に記載の固体撮像装置。
【請求項１７】
前記第２光電変換素子からの信号の読出動作は、前記信号線および前記第２スイッチを介して前記第２電荷電圧変換部の電圧がリセットされた後に、前記信号線および前記第１スイッチを介して前記第１電荷電圧変換部に対して前記参照電圧が供給される動作を含む、
ことを特徴とする請求項１６に記載の固体撮像装置。
【請求項１８】
前記画素ブロックは、前記第１トランジスタの前記制御電極に接続された第１電荷電圧変換部と、第２光電変換素子と、前記第２トランジスタの前記制御電極に接続された第２電荷電圧変換部とを更に含み、
前記垂直伝送路は、差動信号線対を構成する第１垂直信号線および第２垂直信号線を含み、
前記光電変換素子からの信号の読み出しでは、前記光電変換素子で発生した電荷が前記第１電荷電圧変換部に転送され、前記参照電圧が前記第２トランジスタの前記制御電極に供給され、前記第１トランジスタの前記第２主電極は、前記第１垂直信号線を介して前記読出部に接続され、前記第２トランジスタの第２主電極は、前記第２垂直信号線を介して前記読出部に接続され、
前記第２光電変換素子からの信号の読み出しでは、前記第２光電変換素子で発生した電荷が前記第２電荷電圧変換部に転送され、時間的に変化する参照電圧が前記第１トランジスタの制御電極に供給され、前記第１トランジスタの前記第２主電極は、前記第２垂直信号線を介して前記読出部に接続され、前記第２トランジスタの前記第２主電極は、前記第１垂直信号線を介して前記読出部に接続される、
ことを特徴とする請求項２又は３に記載の固体撮像装置。
【請求項１９】
前記読出部は、少なくとも２つの前記画素ブロックのそれぞれの信号を代表する信号を生成する、
ことを特徴とする請求項１乃至１８のいずれか１項に記載の固体撮像装置。
【請求項２０】
前記少なくとも２つの前記画素ブロックのそれぞれの信号を代表する前記信号は、前記少なくとも２つの前記画素ブロックのそれぞれの信号の平均値またはメジアン値を示す信号である、
ことを特徴とする請求項１９に記載の固体撮像装置。
【請求項２１】
請求項１乃至２０のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置からの信号を処理する処理部と、
を備えることを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および撮像システムに関する。
【背景技術】
【０００２】
特許文献１の図２には、画素（２０１、２０２、２０３）と、電流路形成ブロック（２１０）と、電流経路（２１１）と、比較部（２１５）とを有する比較器が記載されている。電流路形成ブロック（２１０）は、画素（２０１、２０２、２０３）のそれぞれの電荷電圧変換部がゲートに接続されたＭＯＳトランジスタ（２０４、２０５、２０６）を有する。電流経路（２１１）は、参照電圧２１２がゲートに供給されるＭＯＳトランジスタを有する。比較部（２１５）は、電流経路ブロック（２１０）および電流経路（２１１）を差動対とする演算増幅器を有し、比較部（２１５）の出力に基づいて画素の信号に対応するデジタル信号を得ることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２２３５６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の図２に記載された構成では、画素（２０１、２０２、２０３）の増幅トランジスタ（２０４、２０５、２０６）とともに差動対を構成するトランジスタ（２１３）は、画素（２０１、２０２、２０３）の外に配置されている。このような構成では、差動対を構成する一方の電流経路と他方の電流経路とのバランスを良くすることが難しく、このために画素の信号の読出精度を十分に高くすることが難しい場合がありうる。
【０００５】
本発明は、画素の信号の読出精度の向上に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、複数の画素ブロックを有する撮像部と、前記撮像部から信号を読み出す読出部とを備える固体撮像装置に係り、前記画素ブロックは、光電変換素子と、第１トランジスタと、第２トランジスタと、電流源とを含み、前記第１トランジスタの第１主電極と前記第２トランジスタの第１主電極とが共通ノードに接続され、前記共通ノードと所定電位との間の経路に前記電流源が配置され、前記撮像部からの信号の読出動作は、前記光電変換素子で発生した電荷に応じた電圧が前記第１トランジスタの制御電極に供給され、かつ、時間的に変化する参照電圧が前記第２トランジスタの制御電極に供給される動作を含み、前記読出部は、前記第１トランジスタの第２主電極を通して前記撮像部から信号を読み出す。
【発明の効果】
【０００７】
本発明によれば、画素の信号の読出精度の向上に有利な技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の１つの実施形態の固体撮像装置の構成を示す図。
【図２】本発明の他の実施形態の固体撮像装置の構成を示す図。
【図３】本発明の原理を例示的に説明する図。
【図４】本発明の第１実施形態の固体撮像装置の撮像部の構成を示す図。
【図５】本発明の第１実施形態の固体撮像装置の動作を示す図。
【図６】本発明の第２実施形態の固体撮像装置の撮像部の構成を示す図。
【図７】本発明の第２実施形態の固体撮像装置の動作を示す図。
【図８】第１、２実施形態などに適用されうる信号処理部の構成例を示す図。
【図９】本発明の第３実施形態の固体撮像装置の撮像部の構成を示す図。
【図１０】第３実施形態などに適用されうる信号処理部の構成例を示す図。
【図１１】本発明の第４実施形態の固体撮像装置の撮像部の構成を示す図。
【図１２】本発明の第４実施形態の固体撮像装置の動作を示す図。
【図１３】本発明の第５実施形態の固体撮像装置の撮像部の構成を示す図。
【図１４】本発明の第５実施形態の固体撮像装置の動作を示す図。
【図１５】本発明の第６実施形態の固体撮像装置の撮像部の構成を示す図。
【図１６】図４に示された第１実施形態の応用例である第１応用例を示す図。
【図１７】第１応用例の動作を示す図。
【図１８】第１応用例における信号処理部の構成例を示す図。
【図１９】第１応用例の他の動作を示す図。
【図２０】第１応用例における更に他の動作を説明する図。
【図２１】図１１に示された第４実施形態の応用例である第２応用例を示す図。
【図２２】第２応用例の動作を示す図。
【図２３】図１１に示された第４実施形態の他の応用例である第３応用例を示す図。
【図２４】本発明の１つの実施形態の撮像システムの構成を示す図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本発明のその例示的な実施形態を通して説明する。
【００１０】
図１には、本発明の１つの実施形態の固体撮像装置１の構成が示されている。固体撮像装置１は、撮像部１１０と、撮像部１１０からの信号を読み出す読出部１４０とを備える。撮像部１１０は、複数行および複数列を構成するように配列された複数の画素１１２を含み、各画素１１２は、フォトダイオードなどの光電変換素子を含む。他の観点において、撮像部１１０は複数の画素ブロックを有し、各画素ブロックは少なくとも１つの画素１１２を含み、各画素は光電変換素子を含む。
【００１１】
固体撮像装置１は、信号の読出対象の画素１１２を選択するための垂直走査部（垂直選択部）１２０および水平走査部（水平選択部）１５０を含む。垂直走査部１２０は、撮像部１１０における複数の行のうち読出対象の行を選択し、選択された行の画素１１２の信号が垂直伝送路１１４を通して読出部１４０によって読み出される。水平走査部１５０は、読出部１４０によって読み出された複数の列の画素１１２の信号のうち読出対象の列の画素１１２を選択し、当該画素１１２の信号を出力信号線１６０に出力させる。つまり、水平走査部１５０は、撮像部１１０における複数の列のうち読出対象の列を選択する。
【００１２】
固体撮像装置１は、更に参照電圧発生部１３０を備えている。参照電圧発生部１３０は、時間的に変化する参照電圧を発生する。時間的に変化する参照電圧は、典型的には、ランプ信号である。参照電圧発生部１３０が発生した参照電圧は、垂直走査部１２０を介して、撮像部１１０の読出対象の行の画素１１２を含む画素ブロック１１３に供給されうる。あるいは、参照電圧は、垂直走査部１２０を介さずに、画素ブロック１１３に供給されてもよい。各画素ブロック１１３は、図３に例示されるように、少なくとも１つの光電変換素子（例えば、フォトダイオード）ＰＤの他、第１トランジスタＭ１、第２トランジスタＭ２および電流源Ｍ３を有する。第１トランジスタＭ１の第１主電極（この例ではソース電極）と第２トランジスタＭ２の第１主電極（この例ではソース電極）とが共有ノードＣＮに接続され、共通ノードＣＮと所定電位（この例では接地電位）との間の経路に第３トランジスタＭ３が配置される。第３トランジスタＭ３は制御電極（ゲート）に所定のバイアス電圧が印加されることにより電流源として機能する。第１トランジスタＭ１、第２トランジスタＭ２および電流源Ｍ３によって差動増幅回路が形成される。この差動増幅回路の出力は、垂直伝送路１１４を通して読出部１４０に伝送される。図３の例では、１つの垂直伝送路１１４は、差動信号線対を構成する第１垂直信号線１１４ａおよび第２垂直信号線１１４ｂを含む。他の例では、１つの垂直伝送路１１４は、１つの垂直信号線１１４ａで構成されうる。
【００１３】
撮像部１１０からの信号の読出動作は、読出対象の画素１１２の光電変換素子ＰＤで発生した電荷に応じた電圧が第１トランジスタＭ１の制御電極に供給され、かつ、時間的に変化する参照電圧ＶＲＭＰが第２トランジスタＭ２の制御電極に供給される動作を含む。なお、制御電極はゲート電極である。読出部１４０は、第１トランジスタＭ１の第２主電極（この例ではドレイン電極）および垂直伝送路１１４を通して撮像部１１０から信号を読み出す。図３に示す例では、読出部１４０は、第１トランジスタＭ１の第２主電極に接続された第１垂直信号線１１４ａに伝送される信号および第２トランジスタＭ２の主電極に接続された第２垂直信号線１１４ｂに伝送される信号に基づいて撮像部１１０の信号を読み出す。光電変換素子ＰＤで発生した電荷は、第１トランジスタＭ１の制御電極（ゲート）に接続された電荷電圧変換部（フローティングディフュージョン）ｆｄに対して、転送トランジスタＭＴを通して転送され、電荷電圧変換部ｆｄにおいて電圧に変換される。電荷電圧変換部ｆｄの電圧は、電圧制御トランジスタＭＲによってリセットされる。
【００１４】
転送トランジスタＭＴのゲートには、垂直走査部１２０によって駆動される転送信号φＴが印加される。電圧制御トランジスタＭＲのゲートには、垂直走査部１２０によって駆動される電圧制御信号φＲが印加される。以下では、１つの転送信号と他の転送信号とを区別する場合には、φＴ１、φＴ２などのようにφＴの後ろに数字を付加することによって区別する。同様に、１つの電圧制御信号と他の電圧制御信号とを区別する場合には、φＲ１、φＲ２などのようにφＲの後ろに数字を付加することによって区別する。他の信号についても同様である。
【００１５】
読出部１４０は、撮像部１１０の画素１１２から垂直伝送路１１４を通して伝送される信号をデジタル信号に変換して出力信号線１６０に出力する。ここで、画素の信号をデジタル信号として出力する固体撮像装置は、一般的には、画素からの信号を撮像部の各列に設けられた列アンプによってアナログ電圧信号の形態で読み出し、このアナログ電圧信号をＡＤ変換器によってデジタル信号に変換する。これに対して、この実施形態の固体撮像装置１では、画素から垂直伝送路１１４に伝送される信号は、電流信号の形態であり、この電流信号がデジタル信号に変換される。
【００１６】
読出部１４０は、信号処理部１４２、カウンタ１４４およびメモリ１４６を含みうる。信号処理部１４２、カウンタ１４４、メモリ１４６の組は、撮像部１１０の各列に対して設けられうる。信号処理部１４２は、第１トランジスタＭ１の第２主電極から垂直伝送路１１４を通して供給される電流を受ける。そして、信号処理部１４２は、当該電流の値に基づいて、第１トランジスタＭ１の制御電極の電圧（これは、電荷電圧変換部ｆｄの電圧でもある。）と第２トランジスタＭ２の制御電極の電圧（参照電圧ＶＲＭＰ）との大小関係が反転するタイミングを検出する。信号処理部１４２は、例えば、第１トランジスタＭ１の第２主電極から第１垂直信号線１１４ａを通して供給される第１電流の値と第２トランジスタＭ２の第２主電極から第２垂直信号線１１４ｂを通して供給される第２電流の値とを比較する。そして、信号処理部１４２は、第１電流の値と第２電流の値との大小関係を示す比較結果信号を出力する。比較結果信号が反転することは、第１電流の値と第２電流の値との大小関係が反転したことを意味する。また、第１電流の値と第２電流の値との大小関係が反転することは、第１トランジスタＭ１の制御電極の電圧と第２トランジスタＭ２の制御電極の電圧との大小関係が反転することと等価である。
【００１７】
カウンタ１４４は、所定のタイミングでカウント動作を開始し、比較結果信号の反転に応じてカウント動作を停止する。メモリ１４６は、カウンタ１４４によってカウントされたカウント値（即ち、画素値）を保持し、水平走査部１５０によって選択されたときに出力信号線１６０にカウント値を出力する。つまり、読出部１４０は、信号処理部１４２の出力の反転に応じて、カウンタ１４４によるカウント値を撮像部１１０から読み出された信号の値として決定する。
【００１８】
図２には、本発明の他の実施形態の固体撮像装置１’の構成が示されている。固体撮像装置１’は、固体撮像装置１の複数のカウンタ１４４（即ち、各列について設けられたカウンタ１４４）が１つの共通のカウンタ１４８によって置き換えられている点で固体撮像装置１と異なる。固体撮像装置１’では、信号処理部１４２からの比較結果信号の反転に応答して、メモリ１４６がカウンタ１４８のカウント値を保持する。図２に示された例では、読出部１４０は、各列について、信号処理部１４２の出力の反転に応じて、共通のカウンタ１４８によるカウント値を撮像部１１０から読み出された信号の値として決定する。
【００１９】
以上のようなアーキテクチャによれば、第１トランジスタＭ１、第２トランジスタＭ２および電流源Ｍ３が近接して配置されるので、第１トランジスタＭ１のソース側の寄生抵抗および第２トランジスタＭ２のソース側の寄生抵抗をともに小さくすることができる。これによって、第１トランジスタＭ１を含む電流経路と第２トランジスタを含む電流経路とのバランスをよくすることができ、差動入力特性バランスを向上させることができる。したがって、画素の信号の読出精度が向上する。
【００２０】
以下では、より具体的な実施形態を説明する。図４には、第１実施形態の固体撮像装置の撮像部１１０の構成が示されている。ここでは、簡略化のために、撮像部１１０を構成する複数の画素１１２は、２行×２列の画素１１２で代表されている。第１実施形態の固体撮像装置では、１つの画素ブロックが１つの画素１１２で構成されている。各画素１１２（画素ブロック）は、フォトダイオードなどの光電変換素子ＰＤと、第１トランジスタＭ１と、第２トランジスタＭ２と、トランジスタなどで構成される電流源Ｍ３とを含む。また、各画素１１２は、転送トランジスタＭＴと、電圧制御トランジスタＭＲとを含みうる。
【００２１】
第１トランジスタＭ１の第１主電極（ソース電極）と第２トランジスタＭ２の第１主電極（ソース電極）とが共有ノードＣＮに接続され、共通ノードＣＮと所定電位（この例では接地電位）との間の経路に第３トランジスタＭ３が配置される。第３トランジスタＭ３は、制御電極（ゲート）に所定のバイアス電圧Ｖｂｉａｓが印加されることによりテール電流源として機能する。第１トランジスタＭ１、第２トランジスタＭ２および電流源Ｍ３によって差動増幅回路が形成される。第１トランジスタＭ１、第２トランジスタＭ２および電流源Ｍ３で構成される回路は、第１トランジスタＭ１の制御電極の電圧（これは、電荷電圧変換部ｆｄの電圧でもある。）と第２トランジスタＭ２の制御電極の電圧（参照電圧ＶＲＭＰ）とを比較する電圧比較器として理解することもできる。
【００２２】
撮像部１１０からの信号の読出動作は、読出対象の画素１１２の光電変換素子ＰＤで発生した電荷に応じた電圧が第１トランジスタＭ１の制御電極に供給され、かつ、時間的に変化する参照電圧ＶＲＭＰが第２トランジスタＭ２の制御電極に供給される動作を含む。読出部１４０は、第１トランジスタＭ１の第２主電極および垂直伝送路１１４を通して撮像部１１０から信号を読み出す。
【００２３】
図５には、第１実施形態の固体撮像装置の動作、より具体的には、２行分の信号の読出動作が示されている。１行分の読出期間が「１Ｈ」（１水平走査期間）として示されている。第１行の読出期間は、第１行のバイアス信号φＢ１がハイ（バイアス電圧）となり、第２行のバイアス信号φＢ２がローとなっている期間である。バイアス信号φＢ１によって第１行の画素１１２の電流源Ｍ３が活性化されると第１行の画素１１２が選択状態になり、バイアス信号φＢ１によって第１行の画素１１２の電流源Ｍ３が非活性化されると第１行の画素１１２が非選択状態になる。バイアス信号φＢ２によって第２行の画素１１２の電流源Ｍ３が活性化されると第２行の画素１１２が選択状態になり、バイアス信号φＢ２によって第２行の画素１１２の電流源Ｍ３を非活性化されると第２行の画素１１２が非選択状態になる。
【００２４】
第１行の読出期間では、第１行の電流源Ｍ３を構成するトランジスタのゲートには所定のバイアス電圧Ｖｂｉａｓが印加され、テール定電流源として動作する。まず、電圧制御信号φＲ１がハイレベルに活性化される。これによって、電圧制御トランジスタＭＲがオンし、電荷電圧変換部ｆｄがリセット電圧ＶＲＥＳに応じた電圧（リセット電圧）にリセットされる。
【００２５】
ついで、電圧制御信号φＲ１がローレベルに非活性化され、電荷電圧変換部ｆｄがフローティング状態にされる。参照電圧ＶＲＭＰの初期電圧は、電流源Ｍ３が流す電流（電流源Ｍ３によって規定される電流）のほぼ全てが第２トランジスタＭ２を流れ、第１トランジスタＭ１を流れる電流がほぼゼロとなるように、電荷電圧変換部ｆｄのリセット電圧より十分に高く設定される。参照電圧ＶＲＭＰは、線形的に降下され、リセット電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される。カウンタ１４４（１４８）によってカウントされメモリ１４６によって保持されるカウント値は、画素１１２のリセット電圧（ノイズレベル）に対応するデジタル値（以下、ノイズ値）である。以上のようなリセット電圧に対応するデジタル値をメモリ１４６によって保持する動作は、Ｎ＿ＡＤとして示されている。
【００２６】
ついで、参照電圧ＶＲＭＰが初期電圧に戻され、転送信号φＴ１がハイレベルに活性化されることによって、光電変換部ＰＤで光電変換され蓄積された電荷が電荷電圧変換部ｆｄに転送される。転送信号φＴ１がローレベルに非活性化された後に、参照電圧ＶＲＭＰが線形的に下降される。そして、電荷電圧変換部ｆｄの電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される。カウンタ１４４（１４８）によってカウントされメモリ１４６によって保持されるカウント値は、画素１１２の光電変換素子ＰＤにおいて光電変換によって発生した電荷の量に対応するデジタル値（以下、光信号値）である。以上のような光電変換によって発生した電荷の量に対応するデジタル値をメモリ１４６によって保持する動作は、Ｓ＿ＡＤとして示されている。メモリ１４６によって保持されたノイズ値および光信号値は、別個に出力されてもよいし、光信号値からノイズ値を減じた値（即ち、ＣＤＳ処理した値）が出力されてもよい。
【００２７】
第２の読出期間は、第２行のバイアス信号φＢ２がハイ（バイアス電圧）となり、第１行のバイアス信号φＢ１がローとなっている期間であり、第１行と同様の方法で第２行の読出動作が実行される。
【００２８】
図６には、第２実施形態の固体撮像装置の撮像部１１０の構成が示されている。図７には、第２実施形態の固体撮像装置の動作、より具体的には、２行分の信号の読出動作が示されている。１行分の読出期間が「１Ｈ」（１水平走査期間）として示されている。ここでは、簡略化のために、撮像部１１０を構成する複数の画素１１２は、２行×２列の画素１１２で代表されている。第２実施形態では、テール電流源として動作する第３トランジスタＭ３が２つの画素１１２で共有されている。第１実施形態では、バイアス信号φＢ１、φＢ２の制御によって行の選択および非選択が制御されるのに対して、第２実施形態では、選択信号φＳＥＬ１、φＳＥＬ２の制御によって行の選択および非選択が制御される。さらに、第２実施形態では、第２トランジスタＭ２と電流源Ｍ３との間に、選択信号φＳＥＬ（φＳＥＬ１、φＳＥＬ２）によって選択トランジスタＭＳが配置される。以上の相違点以外は、第２実施形態は、第１実施形態と同様である。
【００２９】
第２実施形態では、２つの画素１１２によって第３トランジスタＭ３が共有されるが、より多くの画素１１２によって第３トランジスタＭ３が共有されてもよく、例えば、１列分の画素１１２によって第３トランジスタＭ３が共有されてもよい。
【００３０】
図８（ａ）には、第１、２実施形態に適用されうる信号処理部１４２の第１例が示されている。第１垂直信号線１１４ａは、ＰＭＯＳトランジスタ等のトランジスタで構成されたカレントミラーＣＭ１に接続されている。第２垂直信号線１１４ｂは、ＰＭＯＳトランジスタ等のトランジスタで構成されたカレントミラーＣＭ２に接続されている。カレントミラーＣＭ１と基準電位との間にトランジスタＭ７１が配置され、カレントミラーＣＭ２と基準電位との間にトランジスタＭ７２が配置され、トランジスタＭ７１、Ｍ７２によってカレントミラーが形成されている。この結果、カレントミラーＣＭ１とトランジスタＭ７１との間の出力ノードの電圧は、第１垂直信号線１１４ａの電流と第２垂直信号線１１４ｂの電流の大小によって決まる。この出力ノードに現れる信号は、インバータなどのバッファ回路ＢＦを介して比較結果信号ｃｏｍｐ  ｏｕｔとして出力される。第１垂直信号線１１４ａ、第２垂直信号線１１４ｂには、それぞれ電流源ＣＳ１、ＣＳ２が接続されてもよい。電流源ＣＳ１、ＣＳ２は、カレントミラーＣＭ１、ＣＭ２を流れる電流がゼロになることを防ぐことによって信号処理部１４２の応答特性を改善することに寄与する。電流源ＣＳ１、ＣＳ２が流す電流は、電流源Ｍ３が流す電流より小さいことが好ましい。
【００３１】
図８（ｂ）には、第１、２実施形態などに適用されうる信号処理部１４２の第２例が示されている。第１垂直信号線１１４ａは、プルアップ抵抗Ｒ１によって所定の電源電圧ＶＤＤにプルアップされ、同様に、第２垂直信号線１１４ｂは、プルアップ抵抗Ｒ１によって電源電圧ＶＤＤにプルアップされる。これによって、第１垂直信号線１１４ａ、第２垂直信号線１１４ｂをそれぞれ流れる電流がノードＮ１、Ｎ２において電圧に変換される。ノードＮ１、Ｎ２は、オープンループ状態の差動増幅器ＤＡの入力端子に接続されている。差動増幅器ＤＡは、比較結果信号ｃｏｍｐ  ｏｕｔを出力する。
【００３２】
図９には、第３実施形態の固体撮像装置の撮像部１１０の構成が示されている。ここでは、簡略化のために、撮像部１１０を構成する複数の画素１１２は、２行×２列の画素１１２で代表されている。第３実施形態は、各垂直伝送路１１４が１つの垂直信号線１１４ａで構成されている点で、第１および第２実施形態と異なる。第３実施形態では、第２トランジスタＭ２の第２主電極に所定電位（例えば、電源電圧ＶＤＤ）が供給される。図１０には、第３実施形態に適用されうる信号処理部１４２の第１例が示されている。カレントミラーＣＭ３に、垂直信号線１１４ａおよび電流源ＣＳが接続されていて、垂直信号線１１４ａを流れる電流の値と電流源ＣＳ３を流れる参照電流の値とが比較され、比較結果信号ｃｏｍｐ  ｏｕｔが出力される。第３実施形態においても、電荷電圧変換部ｆｄの電圧と参照電圧ＶＲＭＰとの大小関係を示す比較結果信号ｃｏｍｐ  ｏｕｔが信号処理部１４２によって生成される。
【００３３】
図１１には、第４実施形態の固体撮像装置の撮像部１１０の構成が示されている。図１２には、第４実施形態の固体撮像装置の動作、より具体的には、２行分の信号の読出動作が示されている。１行分の読出期間が「１Ｈ」（１水平走査期間）として示されている。ここでは、簡略化のために、撮像部１１０を構成する複数の画素１１２は、２行×２列の画素１１２で代表されている。
【００３４】
第４実施形態では、画素１１２ａが読出対象の画素である場合、画素１１２ａとは異なる画素１１２ｂのトランジスタＭ２を第２トランジスタとして使って画素１１２ａの信号が読み出される。また、画素１１２ｂが読出対象の画素である場合、画素１１２ｂとは異なる画素１１２ａのトランジスタＭ１を第２トランジスタとして使って画素１１２ａの信号が読み出される。また、別の観点で説明すると、画素１１２ａおよび画素１１２ｂによって１つの画素ブロック１１３が構成され、画素ブロック１１３が第１トランジスタＭ１、第２トランジスタＭ２および電流源Ｍ３を含んでいると考えることができる。撮像部１１０からの信号の読出動作は、画素ブロック１１３の光電変換素子ＰＤで発生した電荷に応じた電圧が第１トランジスタＭ１の制御電極に供給され、かつ、時間的に変化する参照電圧ＶＲＭＰが第２トランジスタＭ２の制御電極に供給される動作を含む。
【００３５】
電圧制御トランジスタＴＲのドレインには、スイッチＳ（Ｓ２、Ｓ２）を介してリセット電圧ＶＲＥＳまたは参照電圧ＶＲＭＰが供給される。より具体的には、画素ブロック１１３における読出対象の画素１１２（１１２ａ、１１２ｂ）の電荷電圧変換部ｆｄ（ｆｄ１、ｆｄ２）にはリセット電圧ＶＲＥＳが供給される。一方、読出対象ではない画素１１２（１１２ａ、１１２ｂ）の電荷電圧変換部ｆｄには参照電圧ＶＲＭＰが供給される。
【００３６】
第１行の読出期間では、φＳ１、φＲ２がハイレベルにされ、φＳ２がローレベルにされる。まず、第１行の電圧制御信号φＲ１がハイレベルに活性化される。これによって、第１行の画素１１２ａの電圧制御トランジスタＭＲがオンし、第１行の画素１１２ａの電荷電圧変換部ｆｄ１がリセット電圧ＶＲＥＳに応じた電圧（リセット電圧）にリセットされる。第２行の画素１１２ｂの電荷電圧変換部ｆｄ２には参照電圧ＶＲＭＰが供給される。これにより、第１実施形態と同様に、リセット電圧に対応するデジタル値をメモリ１４６によって保持する動作（Ｎ＿ＡＤ）、および、光電変換によって発生した電荷の量に対応するデジタル値をメモリ１４６によって保持する動作（Ｓ＿ＡＤ）がなされる。
【００３７】
第２行の読出期間では、φＳ２、φＲ１がハイレベルにされ、φＳ１がローレベルにされる。まず、第２行の電圧制御信号φＲ２がハイレベルに活性化される。これによって、第２行の画素１１２ｂの電圧制御トランジスタＭＲがオンし、第２行の画素１１２ｂの電荷電圧変換部ｆｄ２がリセット電圧ＶＲＥＳに応じた電圧（リセット電圧）にリセットされる。第１行の画素１１２ａの電荷電圧変換部ｆｄ１には参照電圧ＶＲＭＰが供給される。これにより、第２行の画素に関して、リセット電圧に対応するデジタル値をメモリ１４６によって保持する動作（Ｎ＿ＡＤ）、および、光電変換によって発生した電荷の量に対応するデジタル値をメモリ１４６によって保持する動作（Ｓ＿ＡＤ）がなされる。
【００３８】
図１３には、第５実施形態の固体撮像装置の撮像部１１０の構成が示されている。図１４には、第５実施形態の固体撮像装置の動作、より具体的には、４行分の信号の読出動作が示されている。ここでは、簡略化のために、撮像部１１０を構成する複数の画素１１２は、４行×２列の画素１１２で代表されている。第５実施形態では、参照電圧ＶＲＭＰを供給する信号線とリセット電圧ＶＲＥＳを供給する信号線とが信号線ＶＲＥＳ／ＶＲＭＰとして共通化されている。第１電荷電圧変換部ｆｄ１と信号線ＶＲＥＳ／ＶＲＭＰとの間の経路には、第１電圧制御信号φＲ１によって制御される第１スイッチＭＲ１が配置される。また、第２電荷電圧変換部ｆｄ２と信号線ＶＲＥＳ／ＶＲＭＰとの間の経路には、第２電圧制御信号φＲ２によって制御される第２スイッチＭＲ２が配置される。更に、第５実施形態では、隣接する行の２つの光電変換素子が１つの電荷電圧変換部を共有する。具体的には、光電変換部ＰＤ１、ＰＤ２によって第１電荷電圧変換部ｆｄ１が共有され、光電変換部ＰＤ３、ＰＤ４によって第２電荷電圧変換部ｆｄ２が共有されている。
【００３９】
第１行〜第４行の読出期間では、第３トランジスタＭ３の制御電極（ゲート）にバイアス電圧Ｖｂｉａｓが供給される。第１行の読出期間では、第１行、第２行用の第１電圧制御信号φＲ１がハイレベルに活性化されとともに、信号線ＶＲＥＳ／ＶＲＭＰからリセット電圧（参照電圧の初期電圧より低い電圧）が供給され、その後、第１電圧制御信号φＲ１がローレベルに非活性化される。第１電圧制御信号φＲ１がハイレベルに活性化されている期間において、第１行、第２行用の第１電荷電圧変換部ｆｄ１のリセットが完了する。
【００４０】
ついで、信号線ＶＲＥＳ／ＶＲＭＰに参照電圧ＶＲＭＰが供給され、更に、第３行および第４行用の第２電圧制御信号φＲ２がハイレベルに活性化される。これにより、第３行および第４行用の第２電荷電圧変換部ｆｄ２に参照電圧ＶＲＭＰが供給される。参照電圧ＶＲＭＰは、線形的に降下され、リセット電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される（Ｎ＿ＡＤ）。ついで、参照電圧ＶＲＭＰが初期電圧に戻され、転送信号φＴ１がハイレベルに活性化されることによって、第１行の光電変換部ＰＤ１で光電変換され蓄積された電荷が第１電荷電圧変換部ｆｄ１に転送される。転送信号φＴ１がローレベルに非活性化された後に、参照電圧ＶＲＭＰが線形的に下降される。そして、第１電荷電圧変換部ｆｄ１の電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される（Ｓ＿ＡＤ）。
【００４１】
第２行の読出期間では、まず、第１行および第２行用の第１電圧制御信号φＲ１がハイレベルに活性化されとともに、信号線ＶＲＥＳ／ＶＲＭＰからリセット電圧（参照電圧の初期電圧より低い電圧）が供給される。その後、第１電圧制御信号φＲ１がローレベルに非活性化される。第１電圧制御信号φＲ１がハイレベルに活性化されている期間において、第１行および第２行用の第１電荷電圧変換部ｆｄ１のリセットが完了する。
【００４２】
ついで、信号線ＶＲＥＳ／ＶＲＭＰに参照電圧ＶＲＭＰが供給され、更に、第３行および第４行用の第２電圧制御信号φＲ２がハイレベルに活性化される。これにより、第３行および第４行用の第２電荷電圧変換部ｆｄ２に参照電圧ＶＲＭＰが供給される。参照電圧ＶＲＭＰは、線形的に降下され、リセット電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される（Ｎ＿ＡＤ）。ついで、参照電圧ＶＲＭＰが初期電圧に戻され、転送信号φＴ２がハイレベルに活性化されることによって、第２行の光電変換部ＰＤ２で光電変換され蓄積された電荷が第１電荷電圧変換部ｆｄ１に転送される。転送信号φＴ２がローレベルに非活性化された後に、参照電圧ＶＲＭＰが線形的に下降される。そして、電荷電圧変換部ｆｄの電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される（Ｓ＿ＡＤ）。
【００４３】
第３行の読出期間では、まず、第３行および第４行用の第２電圧制御信号φＲ２がハイレベルに活性化されとともに、信号線ＶＲＥＳ／ＶＲＭＰからリセット電圧（参照電圧の初期電圧より低い電圧）が供給される。その後、第２電圧制御信号φＲ２がローレベルに非活性化される。第２電圧制御信号φＲ２がハイレベルに活性化されている期間において、第３行および第４行用の第１電荷電圧変換部ｆｄ１のリセットが完了する。
【００４４】
ついで、信号線ＶＲＥＳ／ＶＲＭＰに参照電圧ＶＲＭＰが供給され、更に、第１行および第２行用の第１電圧制御信号φＲ１がハイレベルに活性化される。これにより、第１行および第２行用の第１電荷電圧変換部ｆｄ１に参照電圧ＶＲＭＰが供給される。参照電圧ＶＲＭＰは、線形的に降下され、リセット電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される（Ｎ＿ＡＤ）。ついで、参照電圧ＶＲＭＰが初期電圧に戻され、転送信号φＴ３がハイレベルに活性化されることによって、第３行の光電変換部ＰＤ３で光電変換され蓄積された電荷が第２電荷電圧変換部ｆｄ２に転送される。転送信号φＴ３がローレベルに非活性化された後に、参照電圧ＶＲＭＰが線形的に下降される。そして、第２電荷電圧変換部ｆｄ２の電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される（Ｓ＿ＡＤ）。
【００４５】
第４行の読出期間では、まず、第３行および第４行用の第２電圧制御信号φＲ２がハイレベルに活性化されとともに、信号線ＶＲＥＳ／ＶＲＭＰからリセット電圧（参照電圧の初期電圧より低い電圧）が供給される。その後、第２電圧制御信号φＲ２がローレベルに非活性化される。第２電圧制御信号φＲ２がハイレベルに活性化されている期間において、第３行および第４行用の第２電荷電圧変換部ｆｄ２のリセットが完了する。
【００４６】
ついで、信号線ＶＲＥＳ／ＶＲＭＰに参照電圧ＶＲＭＰが供給され、更に、第１行および第２行用の第１電圧制御信号φＲ１がハイレベルに活性化される。これにより、第１行および第２行用の第１電荷電圧変換部ｆｄ１に参照電圧ＶＲＭＰが供給される。参照電圧ＶＲＭＰは、線形的に降下され、リセット電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される（Ｎ＿ＡＤ）。ついで、参照電圧ＶＲＭＰが初期電圧に戻され、転送信号φＴ４がハイレベルに活性化されることによって、第４行の光電変換部ＰＤ４で光電変換され蓄積された電荷が第２電荷電圧変換部ｆｄ２に転送される。転送信号φＴ４がローレベルに非活性化された後に、参照電圧ＶＲＭＰが線形的に下降される。そして、第２電荷電圧変換部ｆｄ２の電圧と参照電圧ＶＲＭＰとの大小関係の反転により信号処理部１４２が出力する比較結果信号が反転するまでの時間がカウンタ１４４（１４８）を使って計測される（Ｓ＿ＡＤ）。
【００４７】
第５実施形態では、１つの電荷電圧変換部が２つの光電変換素子で共有しているが、より多くの光電変換素子によって１つの電荷電圧変換部が共有されてもよい。信号線ＶＲＥＳ／ＶＲＭＰは、リセットスイッチＭＲを介して同一列の電荷電圧変換部に対して接続されてもよく、また、リセットスイッチＭＲを介して全ての電荷電圧変換部に対して接続されてもよい。したがって、信号線ＶＲＥＳ／ＶＲＭＰは、列方向に沿って配置されてもよいし、行および列方向に沿って格子状に配置されてもよい。
【００４８】
図１５には、第６実施形態の固体撮像装置の撮像部１１０の構成が示されている。第６実施形態は、第１トランジスタＭ１と第１垂直信号線１１４ａとの間にφＳ１、φＳ２によってそれぞれ開閉が制御されるスイッチＭ４、Ｍ５が追加されている。また、第２トランジスタＭ２と第２垂直信号線１１４ｂとの間にφＳ２、φＳ１によってそれぞれ開閉が制御されるスイッチＭ６、Ｍ７が追加されている。第６実施形態では、読出対象の行にかかわらず、第１垂直信号線１１４ａを介してノイズレベルおよび光信号に対応する信号を伝送し、第２垂直信号線１１４ｂを介して参照電圧ＶＲＭＰに対応する信号を伝送することができる。よって、読出対象の行に応じて信号処理部１４２の動作を切り替える必要がない。
【００４９】
図１６には、図４に示された第１実施形態の応用例である第１応用例が示されている。第１応用例では、信号処理部１０４は、互いに異なる行に属する少なくとも２つの画素１１２ａ、１１２ｂ（少なくとも２つの画素ブロック１１３）のそれぞれの信号を代表する信号（例えば、複数の画素の信号を平均化した信号）を生成し出力する。複数の画素の信号を平均化するなどして出力することは、実効的な画素数が減少し空間的な解像度は低下するが、より高速に高ＳＮの画像を出力することが可能であり、システム上のメリットとなりうる。第１応用例は、バイアス信号φＢ１、Ｂ２で制御されるスイッチが同時にＶｂｉａｓ側に接続される点で図４に示された第１実施形態と異なる。
【００５０】
以下、図１７を参照しながら第１応用例の動作を説明する。電圧制御信号φＲ１、φＲ２が同時にハイレベルになることにより、ｆｄ１、ｆｄ２は同時にリセット電圧ＶＲＥＳにリセットされる。トランジスタＭ２には参照電圧ＶＲＭＰが供給される。そして、参照信号ＶＲＭＰを変化させながらＮ＿ＡＤが実施される。続いて、転送信号φＴ１、φＴ２が同時にハイレベルとなることにより、光電変換された電荷が電荷電圧変換部ｆｄ１、ｆｄ２に転送される。そして、参照信号ＶＲＭＰを変化させながらＳ＿ＡＤが実施される。画素１１２ａ、１１２ｂの各々において、第１トランジスタＭ１と第２トランジスタＭ２とが差動信号線対を構成している。第１トランジスタＭ１の第２主電極は、第１垂直信号線１１４ａに接続され、第２トランジスタＭ２の第２主電極は、第２垂直信号線１１４ｂに接続されている。画素１１２ａ、１１２ｂのそれぞれの電流源Ｍ３は、同時に活性化される。画素１１２ａ、１１２ｂのそれぞれの電流源Ｍ３は、互いに同一の構造を有するものとする。垂直信号線１１４ａ、１１４ｂをそれぞれ流れる電流の値Ｉ＿ＶＬ１、Ｉ＿ＶＬ２は、例えば図１７に示されたように変化しうる。
【００５１】
以下において詳細を説明する。Ｎ＿ＡＤ、Ｓ＿ＡＤにおいて、参照電圧ＶＲＭＰの初期電圧は、電荷電圧変換部ｆｄ１、ｆｄ２の電圧Ｖｆｄ１、Ｖｆｄ２よりも高い状態、すなわち、ＶＲＭＰ＞Ｖｆｄ１かつＶＲＭＰ＞Ｖｆｄ２に制御される。その結果、画素１１２ａ、１１２ｂにおいて、第２トランジスタＭ２が導通状態になり、第１トランジスタＭ１が非導通状態となる。よって、垂直信号線１１４ａを流れる電流Ｉ＿ＶＬ１は、２つの画素１１２ａ、１１２の電流源Ｍ３をそれぞれ流れる電流の和となる。また、垂直信号線１１４ｂを流れる電流Ｉ＿ＶＬ２は０となっている。
【００５２】
続いて、参照電圧ＶＲＭＰのランプダウンを開始し、Ｎ＿ＡＤでは時刻ｔ１で、Ｓ＿ＡＤでは時刻ｔ３で、ＶＲＭＰ＜Ｖｆｄ１になったとすると、画素１１２ａにおいてＭ１が導通、Ｍ２が非導通となり、Ｉ＿ＶＬ１が減少し、Ｉ＿ＶＬ２が増加する。さらに、Ｎ＿ＡＤでは時刻ｔ２で、Ｓ＿ＡＤでは時刻ｔ４で、ＶＲＭＰ＜Ｖｆｄ２になったとすると、画素１１２ｂにおいてＭ１が導通、Ｍ２が非導通となり、Ｉ＿ＶＬ１は更に減少して０となる。これにより、Ｉ＿ＶＬ２は更に増加し、２つの画素１１２ａ、１１２の電流源Ｍ３をそれぞれ流れる電流の和となる。
【００５３】
信号処理部１０４は、Ｉ＿ＶＬ１および／またはＩ＿ＶＬ２の電流変化を検出することにより、Ｎ＿ＡＤ期間における時刻ｔ１、ｔ２と、Ｓ＿ＡＤ期間における時刻ｔ３、ｔ４を検出する。ここで、カウンタ１４４（１４８）によるカウントの開始からｔ１、ｔ３までの期間のカウントクロックの周波数をｆｃｌｋとし、ｔ１、ｔ３からカウントを終了するｔ２、ｔ４までのカウントクロックの周波数をｆｃｌｋ／２に制御することができる。これにより画素１１２ａの信号と画素１１２ｂの信号との平均値を得ることができる。ここではカウントクロックの周波数を変化させる例を示したが、第１応用例の本質は時刻ｔ１、ｔ２とｔ３、ｔ４を検出することであり、カウントクロックの周波数を変化させることは一例に過ぎない。例えば、２つのカウンタを有し、それぞれが同じ周波数のカウントクロックで動作し、カウント開始からｔ１、ｔ３、カウント開始からｔ２、ｔ４までをそれぞれデジタルコードとして出力し、デジタル加算する構成も可能である。
【００５４】
図１８には、第１応用例における信号処理部１４２の１つの構成例が示されている。図１８に例示されたようにカレントミラーの比を設定することにより、電流変化を異なる２つのしきい値で検出することができる。検出結果は、図１８の２つのインバータから出力される。
【００５５】
図１９には、複数の画素の信号を代表する信号として該複数の信号からメジアン値を示す信号を生成する例が示されている。ここでは、３つの画素（これを１１２ａ、１１２ｂ、１１２ｃとする）の信号のメジアン値を示す信号を出力する例が提供される。画素１１２ａ、１１２ｂ、１１２ｃの電流源Ｍ３は、同一の構造を有するものとする。図１９では、参照電圧ＶＲＭＰを線形的に降下させる期間のみが示されている。図１９に例示されたように、Ｉ＿ＶＬ１およびＩ＿ＶＬ２には、ｔ１、ｔ２、ｔ３の３つの変化点が現れる。３つの画素の信号のメジアン値を示す信号を得るにはｔ２でカウントを終了すればよいので、ｔ２を検出することができるように中間にしきい値を設定すればよい。ここでは、３つの画素の信号のメジアン値を示す信号を生成する例を説明したが、より多くの画素数に対してもメジアン値を容易に得ることができる。
【００５６】
図２０には、２つの画素の信号を同時に読み出し、かつ、それぞれのＡＤ変換を行う例が示されている。ここでは、図１６における２つの画素１１２ａ、１１２ｂのそれぞれの電流源Ｍ３の大きさ（電流値）が互いに異なり、画素１１２ａのＭ３＞画素１１２ｂのＭ３であるものとする。図２０には、参照電圧ＶＲＭＰを線形的に降下させる期間のみが示されている。画素１１２ａの信号と画素１１２ｂの信号の大小関係（即ち、Ｖｆｄ１、Ｖｆｄ２の電圧の大小関係）によりＩ＿ＶＬ１の変化は、図２０における（ｃａｓｅ１）、（ｃａｓｅ２）のいずれかになる。
【００５７】
（ｃａｓｅ１）は、Ｖｆｄ１＜Ｖｆｄ２である場合を示している。参照電圧ＶＲＭＰが線形的な降下を開始し、まずＶＲＭＰ＜Ｖｆｄ２になった時点（ｔ１）で図１６における画素１１２ｂにおいて、Ｍ１が導通、Ｍ２が非導通となり、Ｉ＿ＶＬ１は画素１１２ｂの電流源Ｍ３の大きさ分だけ減少する。画素１１２ａのＭ３＞画素１１２ｂのＭ３であることから、電流の減少量は相対的に小さい。続いて、ＶＲＭＰ＜Ｖｆｄ１になった時点（ｔ２）で図１６における画素１１２ａにおいて、Ｍ１が導通、Ｍ２が非導通となり、Ｉ＿ＶＬ１は画素１１２ａの電流源Ｍ３の大きさ分だけ減少する。画素Ｍ１１２ａのＭ３＞画素１１２ｂのＭ３であることから、電流の減少量は相対的に大きい。
【００５８】
（ｃａｓｅ２）は、Ｖｆｄ１＞Ｖｆｄ２である場合を示している。参照電圧ＶＲＭＰが線形的な降下を開始し、まずＶＲＭＰ＜Ｖｆｄ１になった時点（ｔ３）で図１６における画素１１２ａにおいて、Ｍ１が導通、Ｍ２が非導通となり、Ｉ＿ＶＬ１は画素１１２ａのＭ３の大きさ分だけ減少する。画素１１２ａのＭ３＞画素１１２ｂのＭ３であることから、電流の減少量は相対的に大きい。続いて、ＶＲＭＰ＜Ｖｆｄ２になった時点（ｔ４）で図１６における画素１１２ｂにおいて、Ｍ１が導通、Ｍ２が非導通となり、Ｉ＿ＶＬ１は画素１１２ｂのＭ３の大きさ分だけ減少する。画素１１２ａのＭ３＞画素１１２ｂのＭ３であることから、電流の減少量は相対的に小さい。
【００５９】
図２０に例示された３つのしきい値（ｔｈｒｅｓｈｏｌｄ  １，２，３）で電流変化を検出することにより、ｆｄ１、ｆｄ２のうちどちらが判定されたかを検出することができる。すなわち、（ｃａｓｅ１）においては、時刻ｔ１（ｃｏｕｎｔ１）が画素１１２ｂのｆｄ２、時刻ｔ２（ｃｏｕｎｔ２）が画素１１２ａのｆｄ１にそれぞれ対応することを判別可能である。また、（ｃａｓｅ２）においては、時刻ｔ３（ｃｏｕｎｔ３）が画素１１２ａのｆｄ１、時刻ｔ４（ｃｏｕｎｔ４）が画素１１２ｂのｆｄ２にそれぞれ対応していることを判別可能である。よって、一度のＡＤ期間で２画素のＡＤ変換値を個別に得ることが可能である。
【００６０】
図２１は、図１１に示された第４実施形態の応用例である第２応用例が示されている。第２応用例では、互いに異なる行に属する複数の画素１１２ａ、１１２ｂ、１１２ｃ、１１２ｄの信号から得られる１つの信号（例えば、複数の画素の信号を平均化した信号）が読み出される。図２１において、Ｍ１とＭ２が１つの差動信号対を構成し、Ｍ４とＭ５が１つの差動信号対を構成する。Ｍ１、Ｍ４のドレインが垂直信号線１１４ｂに接続され、Ｍ２、Ｍ５４の各ドレインが垂直信号線１１４ａに接続されている。電流源Ｍ３、Ｍ６が同時に活性化される。
【００６１】
図２２を参照しながら第２応用例の動作を説明する。第１の期間（１Ｈ）では、φＳ１、φＲ２がハイ、φＳ２がローに制御される。このことにより、Ｍ２、Ｍ５に参照電圧ＶＲＭＰが供給され、ｆｄ１、ｆｄ３の信号が同時に読み出される。続いて、第２の期間（１Ｈ）では、φＳ２、φＲ１がハイ、φＳ１がローに制御される。このことにより、Ｍ１、Ｍ４に参照電圧ＶＲＭＰが供給され、ｆｄ２、ｆｄ４の信号が同時に読み出される。
【００６２】
図２３には、図１１に示された第４実施形態の他の応用例である第３応用例が示されている。図１６、図２１に示された構成では垂直方向に隣接する画素の信号が同時に処理される。第３応用例では、複数の垂直信号線をスイッチＨＡＳＷを介して接続することにより、水平方向に隣接する画素の信号が同時に処理される。
【００６３】
図２４には、本発明の１つの実施形態の撮像システムの構成が示されている。撮像システム８００は、例えば、光学部８１０、撮像素子１００、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、撮像素子１００及び映像信号処理部８３０を有する。撮像素子１００は、上記の実施形態で説明された固体撮像装置１、１’によって代表される固体撮像装置である。
【００６４】
レンズ等の光学系である光学部８１０は、被写体からの光を撮像素子１００の、複数の画素が２次元状に配列された撮像部１１０に結像させ、被写体の像を形成する。撮像素子１００は、タイミング制御部８５０からの信号に基づくタイミングで、撮像部１１０に結像された光に応じた信号を出力する。撮像素子１００から出力された信号は、映像信号処理部である映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。
【００６５】
システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて撮像素子１００及び映像信号処理部８３０の駆動タイミングを制御する。
【符号の説明】
【００６６】
１１０：撮像部、１１３：画素ブロック、１４０：読出部、Ｍ１：第１トランジスタ、Ｍ２：第２トランジスタ、Ｍ３：電流源、１１４：垂直伝送路、１１４ａ：第１垂直信号線、１１４ｂ：第２垂直信号線、ＣＮ：共通ノード
【図１】
2015195570.tif 000003
【図２】
2015195570.tif 000004
【図３】
2015195570.tif 000005
【図４】
2015195570.tif 000006
【図５】
2015195570.tif 000007
【図６】
2015195570.tif 000008
【図７】
2015195570.tif 000009
【図８】
2015195570.tif 000010
【図９】
2015195570.tif 000011
【図１０】
2015195570.tif 000012
【図１１】
2015195570.tif 000013
【図１２】
2015195570.tif 000014
【図１３】
2015195570.tif 000015
【図１４】
2015195570.tif 000016
【図１５】
2015195570.tif 000017
【図１６】
2015195570.tif 000018
【図１７】
2015195570.tif 000019
【図１８】
2015195570.tif 000020
【図１９】
2015195570.tif 000021
【図２０】
2015195570.tif 000022
【図２１】
2015195570.tif 000023
【図２２】
2015195570.tif 000024
【図２３】
2015195570.tif 000025
【図２４】
2015195570.tif 000026