(57)【要約】【課題】より高い温度かつ無磁場環境下で動作し、より高い精度で電荷転送ができ、高速に動作する単一電荷転送素子が実現できるようにする。【解決手段】同じ導電型のソース領域１３１とドレイン領域１３２とに挾まれて配置されて所定の方向に延在するチャネル１３３において、第１ゲート１０５の延在方向の中央部と、第１ゲート１０５および第２ゲート１０６の中間との間の電荷捕捉領域１３４に、トラップ準位１３５が導入されている。【選択図】  図１
2015153926.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型ないしはｎ型の不純物が導入された半導体からなるソース領域と、
前記ソース領域と同じ導電型の不純物が導入された半導体からなるドレイン領域と、
前記ソース領域と前記ドレイン領域とに挾まれて配置されて所定の方向に延在し、アンドープの半導体から構成されたチャネルと、
前記チャネルにキャリアを生成させるキャリア生成手段と、
前記チャネルと交差して互いに離間して配置された第１ゲートおよび第２ゲートと、
前記チャネルの、前記第１ゲートの延在方向の中央部と、前記第１ゲートおよび前記第２ゲートの中間との間の電荷捕捉領域に導入されたトラップ準位または不純物準位と
を備えることを特徴とする単一電荷転送素子。
【請求項２】
請求項１記載の単一電荷転送素子において、
前記第１ゲートおよび前記第２ゲートが形成されている領域内の前記電荷捕捉領域以外には、トラップ準位または不純物準位が導入されていないことを特徴とする単一電荷転送素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素電荷を高精度・高速に転送する単一電荷転送素子に関する。
【背景技術】
【０００２】
単一電荷転送素子は、クロック信号により正確かつ高速に単一電荷を転送する素子であり、単一電荷を利用した回路や電流標準などへの応用が期待される。応用に向けては、転送エラーが１０-8以下、転送電流が１０-10アンペア以上（クロック周波数としてはギガヘルツ程度）という値を達成する必要がある。１９９０年代には、金属を利用した単一電荷転送素子において、転送エラーが１０-8程度の高精度な動作が報告された。しかしながら、この素子では、電荷がトンネリングするバリアとして、抵抗の高い金属酸化膜を利用しなくてはならないため、速度は１０メガヘルツ程度に留まっていた。
【０００３】
近年、半導体を利用することで、電荷がトンネリングするバリアを電気的に制御可能とし、低い抵抗が実現できる単一電荷転送素子が報告され、数ギガヘルツの高速動作が達成されている。しかしながら、この素子では、精度は最高でも１０-6程度であり、更なる転送エラーの低減高精度化が必要である。また、この最高の精度を示す半導体を利用した単一電荷転送素子は、１Ｋ以下の極低温、および１０テスラ以上の強磁場環境下において動作が可能とされている。現実的な利用としては、より高い温度かつ無磁場環境下で動作することが重要となる。
【０００４】
また、半導体中に不純物をドーピングし、この不純物準位を利用した単一電荷転送も報告されている（非特許文献１，非特許文献２参照）。しかしながら、不純物の位置が、ランダムもしくは高速に単一電荷を転送できる場所に配置されていないこと、および高速動作に適切な電圧条件が利用されていないことなどから、低速な転送速度（５メガヘルツ以下）となっており高速化が望まれる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】D. Moraru et al. , "Quantized electron transfer through random multiple tunnel junctions in phosphorus-doped silicon nanowires", Phys. Rev. B ,vol.76, 075332 ,2007.
【非特許文献２】G. P. Lansbergen et al. , "Donor-Based Single Electron Pumps with Tunable Donor Binding Energy", Nano Lett. ,vol.12, no.2, pp.763-768, 2012.
【非特許文献３】E. Rosencher et al. , "Transient-current study of field-assisted emission from shallow levels in silicon", Phys. Rev. B ,vol.29, no.3, pp.1135-1147, 1984.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以上に説明したように、現状では、より高い温度かつ無磁場環境下で動作し、より高い精度で電荷転送ができ、高速に動作する単一電荷転送素子が得られていないという問題がある。
【０００７】
本発明は、以上のような問題点を解消するためになされたものであり、より高い温度かつ無磁場環境下で動作し、より高い精度で電荷転送ができ、高速に動作する単一電荷転送素子が実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る単一電荷転送素子は、ｐ型ないしはｎ型の不純物が導入された半導体からなるソース領域と、ソース領域と同じ導電型の不純物が導入された半導体からなるドレイン領域と、ソース領域とドレイン領域とに挾まれて配置されて所定の方向に延在し、アンドープの半導体から構成されたチャネルと、チャネルにキャリアを生成させるキャリア生成手段と、チャネルと交差して互いに離間して配置された第１ゲートおよび第２ゲートと、チャネルの、第１ゲートの延在方向の中央部と、第１ゲートおよび第２ゲートの中間との間の電荷捕捉領域に導入されたトラップ準位または不純物準位とを備える。なお、第１ゲートおよび第２ゲートが形成されている領域内の電荷捕捉領域以外には、トラップ準位または不純物準位が導入されていないとよい。
【０００９】
以上説明したことにより、本発明によれば、より高い温度かつ無磁場環境下で動作し、より高い精度で電荷転送ができ、高速に動作する単一電荷転送素子が実現できるという優れた効果が得られる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の実施の形態における単一電荷転送素子の構成を示す断面図である。
【図２】図２は、本発明の実施の形態における単一電荷転送素子の一部構成を示す平面図である。
【図３】図３は、実際に作製した単一電荷転送素子の電子顕微鏡写真である。
【図４】図４は、単一電荷転送素子を動作させるときに第１ゲート１０５に印加するパルス電圧の状態を示す説明図である。
【図５】図５は、動作状態における、ゲート長方向のチャネル１３３中のポテンシャルを示す説明図である。
【図６】図６は、キャリア生成電極１０８の電圧（ＶUG）の変化に対して生じるトラップ準位１３５を介した転送電流の変化を示す特性図である。
【図７】図７は、本発明の実施の形態における他の単一電荷転送素子の一部構成を示す平面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態について図１，図２を参照して説明する。図１は、本発明の実施の形態における単一電荷転送素子の構成を示す断面図である。また、図２は、本発明の実施の形態における単一電荷転送素子の一部構成を示す平面図である。
【００１２】
この単一電荷転送素子は、基板１０１の上に形成された絶縁層１０２と、絶縁層１０２の上に形成された半導体層１０３と、半導体層１０３の上に形成された絶縁層１０４と、絶縁層１０４の上に形成された第１ゲート１０５および第２ゲート１０６とを備える。また、第１ゲート１０５および第２ゲート１０６の上には、絶縁層１０７を介してキャリア生成電極（キャリア生成手段）１０８が形成されている。実施の形態では、キャリア生成電極１０８を用いた電界印加により、チャネル１３３（の全域）にキャリアを生成させる。
【００１３】
また、この単一電荷転送素子は、半導体層１０３に形成されたｐ型あるいはｎ型のソース領域１３１，ソース領域１３１と同じ導電型のドレイン領域１３２，チャネル１３３を備える。ソース領域１３１およびドレイン領域１３２は、半導体層１０３にｐ型あるいはｎ型の不純物を導入することで形成された領域である。また、チャネル１３３は、ソース領域１３１とドレイン領域１３２とに挾まれて配置されて所定の方向に延在し、基本的にはアンドープとされている。例えば、よく知られたＳＯＩ（Silicon on insulator）基板を用い、この基板部を基板１０１とし、埋め込み絶縁層を絶縁層１０２とし、表面シリコン層を半導体層１０３とすればよい。また、半導体層１０３を、公知のリソグラフィー技術およびエッチング技術などにより微細加工することで、ソース領域１３１，ドレイン領域１３２，チャネル１３３を形成すればよい。
【００１４】
このように構成されたチャネル１３３に対し、第１ゲート１０５および第２ゲート１０６は、交差して配置されている。また、第１ゲート１０５および第２ゲート１０６は、互いに離間して配置されている。実施の形態では、ソース領域１３１およびドレイン領域１３２の配置方向に延在してチャネル１３３が形成されている。また、チャネル１３３の延在方向に対し、第１ゲート１０５および第２ゲート１０６は、直交している。このように、チャネル１３３に対して形成された第１ゲート１０５および第２ゲート１０６により、各々電界効果トランジスタが構成される。
【００１５】
上述の構成としたチャネル１３３において、第１ゲート１０５の延在方向の中央部と、第１ゲート１０５および第２ゲート１０６の中間との間の電荷捕捉領域１３４に、トラップ準位１３５が導入されている。図１，図２において、電荷捕捉領域１３４は、グレーで示している。なお、トラップ準位１３５に代わって不純物準位が導入されていてもよい。ここで、よりよくは、第１ゲート１０５および第２ゲート１０６が形成されている領域内の電荷捕捉領域１３４以外には、トラップ準位１３５または不純物準位が導入されていない状態とすることがよい。
【００１６】
例えば、半導体層１０３は、シリコンから構成されている。絶縁層１０２，絶縁層１０４，絶縁層１０７は、酸化シリコンから構成されている。また、第１ゲート１０５，第２ゲート１０６，キャリア生成電極１０８は、金属から構成すればよい。また、第１ゲート１０５，第２ゲート１０６，キャリア生成電極１０８は、高濃度に不純物を導入したポリシリコンから構成してもよい。
【００１７】
次に、トラップ準位１３５について説明する。トラップ準位１３５は、電荷捕捉領域１３４において、チャネル１３３の内部または、チャネル１３３の絶縁層１０４との界面から数ｎｍ程度の界面領域、または、チャネル１３３の絶縁層１０２との界面から数ｎｍ程度の界面領域に導入すればよい。このように導入したトラップ準位１３５を利用し、単一電荷転送を行う。
【００１８】
トラップ準位１３５は、次に示すようにすることで導入できる。まず、半導体層１０３にチャネル１３３などを形成し、この上に絶縁層１０４を形成した後、電荷捕捉領域１３４の部分に開口部を備えるレジストパターンを絶縁層１０４の上に形成する。レジストパターンは、公知のフォトリソグラフィー技術により形成すればよい。
【００１９】
次に、上記レジストパターンをマスクとし、イオン注入法などにより、中性イオン（例えばアルゴン）を、レジストパターンの開口部を通して電荷捕捉領域１３４に注入する。この中性イオンの注入により、電荷捕捉領域１３４におけるチャネル１３３の内部または、チャネル１３３と、絶縁層１０４（絶縁層１０２）との界面近傍に、複数のトラップを生成させることができる。実施の形態では、電荷捕捉領域１３４に、単一のトラップ準位１３５が導入された場合を例示している。
【００２０】
なお、チャネル１３３は、断面の寸法が、縦横数十ｎｍであればよい。また、チャネル１３３は、ソース領域１３１とドレイン領域１３２との配置方向の長さが、百〜数百ｎｍであればよい。なお、チャネル１３３の平面視の幅（断面の横寸法）は、数十ｎｍより大きくても問題はない。また、第１ゲート１０５，第２ゲート１０６のゲート長は、数十〜百数十ｎｍであればよい。また、第１ゲート１０５と第２ゲート１０６との間隔は、数十ｎｍ〜百数十ｎｍであればよい。また、絶縁層１０２は、層厚百ｎｍ以上が望ましく、絶縁層１０４は、層厚十〜数十ｎｍが望ましい。なお、キャリア生成電極１０８は、第１ゲート１０５，第２ゲート１０６，およびチャネル１３３を覆っていることが重要となる。
【００２１】
なお、シリコンにおける典型的なトラップ密度は、１０10ｃｍ-2であることが知られている。このため、シリコンから構成されて上記寸法としたチャネル１３３においては、この形状を形成すれば、イオン注入などの意図的なトラップ準位１３５の導入をしなくても、電荷捕捉領域１３４に平均１個程度のトラップ準位１３５が、存在している場合もある。
【００２２】
実際に作製した素子について図３を用いて説明する。図３は、実際に作製した単一電荷転送素子の電子顕微鏡写真である。ただし、第１ゲート１０５、第２ゲート１０６、およびチャネル１３３の構成が目視しやすいよう、絶縁層１０７およびキャリア生成電極１０８を形成していない状態の単一電荷転送素子を示している。図３において、「Ｇ１」が、第１ゲート１０５であり、「Ｇ２」が、第２ゲート１０６であり、これらは、ポリシリコンから構成している。また、「ＳｉＯ2」は、絶縁層１０４である。また、「Ｓｉ」が、チャネル１３３である。第１ゲート１０５および第２ゲート１０６の断面が、幅３０ｎｍ，厚さ（高さ）１７０ｎｍである。また、第１ゲート１０５と第２ゲート１０６間の距離は図３（素子作製途中）においては７０ｎｍ程度、素子完成後は１００ｎｍとなるよう設計・製造した。また、チャネル１３３のゲート長方向に対する断面が、幅３０ｎｍ，厚さ（高さ）２０ｎｍである。また、絶縁層１０４の厚さは３０ｎｍとした。
【００２３】
次に、実施の形態における単一電荷転送素子の動作方法を説明する。動作環境は、無磁場の環境下とする。
【００２４】
まず、キャリア生成電極１０８にチャネル１３３に電荷が誘起されるよう正の電圧を印加する。第１ゲート１０５に図４に示すようなパルス電圧（オン電圧ＶON、オフ電圧ＶOFF、オン時間τON、オフ時間τOFF）を印加し、第２ゲート１０６に負のＤＣ電圧を印加する。なお、パルス電圧の代わりに正弦波電圧を利用しても構わない。
【００２５】
上述した動作状態における、ゲート長方向のチャネル１３３中のポテンシャルを図５に示す。第１ゲート１０５に印加されたパルス電圧がオン状態（ＶON）となったとき、ソース電極となるソース領域１３１からの電荷が、トラップ準位１３５に捕獲される。ここで、捕獲レートをΓCとする。また、パルス電圧の立ち下がり時には、電荷はトラップ準位１３５に捕獲されたまま、パルス電圧がオフ状態（ＶOFF）となったときドレイン側へ放出される。ここで、放出レートをΓEとする。
【００２６】
上述した１周期で、１つの電荷が転送される。繰り返し周波数がｆ＝１／（τON＋τOFF）であるので、ソース・ドレイン間に流れる電流値が１ｅｆとなる（ｅは電荷素量）。キャリア生成電極１０８の電圧（ＶUG）を変化させると、パルス電圧オン，オフ時のポテンシャルが変化するので、ある一定のＶUG区間でトラップ準位１３５を介した転送電流が生じる。この典型的なデータを、図６に示す（周波数１０ＭＨｚ、動作温度１７Ｋで動作させた転送電流をｅｆで規格化したデータ）。図６において、規格化電流値が１ｅｆとなっている領域が、トラップ準位１３５を介した転送電流が生じている領域である。
【００２７】
ここで、実施の形態の構成とは異なり、トラップ準位１３５が第１ゲート１０５の延在方向の中央部よりもソース領域１３１の側に存在する場合、オン電圧ＶONの印加によりトラップ準位１３５に捕獲された電荷は、オフ電圧ＶOFFの印加により放出され、ソース領域１３１の側へ転送されてしまう。また、トラップ準位１３５が第１ゲート１０５と第２ゲート１０６との中間位置より第２ゲート１０６の側に存在する場合、トラップ準位１３５に捕獲された電荷は、第２ゲート１０６によって形成されたポテンシャルバリアを越えることが出来ず、トラップ準位１３５に電荷が捕獲されたままになる確率が非常に高くなるため、電荷が転送されなくなる。
【００２８】
上述した構成に対し、実施の形態の電荷捕捉領域１３４にトラップ準位１３５が存在する場合、トラップ準位１３５に捕獲された電荷は、オフ電圧ＶOFFの印加により放出されると、ドレインドレイン領域１３２へ転送され、ソース・ドレイン間で電流が流れる（単一電荷５０１が転送される）状態となる。このように、トラップ準位１３５は、第１ゲート１０５の中央位置と、第１ゲート１０５および第２ゲート１０６の中間位置との間の領域である電荷捕捉領域１３４のチャネル１３３に導入することで、単一電荷５０１を効率的に転送することが可能になり、加えて、高速かつ低い転送エラーで単一電荷５０１を転送することができるようになる。
【００２９】
次に、動作電圧条件について説明する。放出レートΓEは、チャネル１３３の電荷捕捉領域１３４にＶ／μｍオーダーの電界を印加することで、ギガヘルツオーダーの速度を達成可能である（非特許文献３参照）。この速度は、実施の形態における素子構造およびトラップ準位１３５の位置において、例えば１Ｖ程度のＶUG、マイナス数Ｖ程度のＶOFFを印加すれば達成可能である。ＶONとしては、数Ｖ程度の電圧を印加して電荷補足領域１３４を強反転させる。また、捕獲レートΓCは、トラップ準位１３５の捕獲断面積σ、チャネル１３３中の電荷密度ｎ、電荷の平均速度ｖによって決まり、典型的な値（σ〜１０-15ｃｍ2、ｎ〜１０18ｃｍ-3、ｖ〜１０7ｃｍ／ｓ）より、１０ＧＨオーダーの高速が達成可能である。
【００３０】
次に、動作温度について説明する。図６で示した例では、温度Ｔ＝１７Ｋで熱活性化エネルギーＥａが０．０３４電子ボルト程度であることがわかっており、高速転送が確認されている。動作条件は、上記２つの値の比で決まるため、Ｔ〜５００Ｅａとなる。例えば、０．６電子ボルトの熱活性化エネルギーを持っているトラップ準位１３５により、３００Ｋ（室温）で動作が可能である。このエネルギーは、シリコンのエネルギーバンドギャップ中に対応するため実現可能である。
【００３１】
ここで、前述したように、トラップ準位の代わりに不純物準位を導入する場合、不純物ドーピングを利用して導入したドーパントを利用すればよい。例えば、ｎ型の場合、リチウム，アンチモン，リン，ヒ素，ビスマス等がある。また、ｐ型の場合、ホウ素，アルミ，ガリウム，インジウム等がある。不純物準位を用いる場合、例えばリンについては、捕獲断面積が１０-13ｃｍ2と、上述したトラップ準位１３５に比べて大きいため、より高速な動作が期待できる。不純物準位の導入でも、電荷捕捉領域の部分に開口部を備えるレジストパターンを用い、これをマスクとし、イオン注入法などにより不純物ドーピングを実施すればよい。これにより、目的とする適切な位置に不純物準位を導入することができる。
【００３２】
また、図７に示すように、１組の第１ゲート２０５および第２ゲート２０６に対し、複数のチャネル２３３を配置してもよい。各チャネル２３３は、ソース領域２３１およびドレイン領域２３２に挟まれている。また、各チャネル２３３と、第１ゲート２０５および第２ゲート２０６との配置関係は、前述同様である。図７において、符号２０７は、第１ゲート２０５および第２ゲート２０６の上に形成されている絶縁層であり、符号２０８は、キャリア生成電極である。また、各チャネル２３３の電荷捕捉領域２３４に、トラップ準位２３５が導入されている。なお、図７に示すように、１つの電荷捕捉領域２３４に、２つ以上のトラップ準位２３５が導入されていてもよい。この場合においても、トラップ準位２３５の代わりに不純物準位を導入してもよい。このように構成することで、利用できるトラップ準位２３５の数が増えるため、大きな電流値を得ることが可能となる。
【００３３】
以上に説明したように、本発明によれば、半導体より構成したチャネルの、第１ゲートの延在方向の中央部と、第１ゲートおよび第２ゲートの中間との間の電荷捕捉領域に、トラップ準位または不純物準位を導入するようにしたので、より高い温度かつ無磁場環境下で動作し、より高い精度で電荷転送ができ、高速に動作する単一電荷転送素子が実現できる。実際に、本発明の単一電荷転送素子によれば、無磁場環境において、１７Ｋ程度という従来に比較して高い温度条件で、高速かつ高精度に単一電荷を転送することが可能であることを立証できた。原理的には、室温（例えば３００Ｋ）程度の温度であっても動作が可能である。また、本発明の単一電荷転送素子は、よく知られたトランジスタなどと同様に、半導体装置の製造技術により作製可能であり、また、材料も同様であり、作製が容易であるだけでなく、素子の縮小化が容易である。
【００３４】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、チャネルを層厚方向上下に挟む絶縁層が、酸化シリコンから構成されている場合を示したが、これに限るものではなく、ＳｉＮから構成してもよい。また、上記絶縁層は、原子層堆積法により形成（堆積）したＡｌ2Ｏ3、ＨｆＯ2、ＨｆＳｉＯＮから構成してもよい。なお、これら材料から絶縁層を構成する場合、第１ゲート、第２ゲートおよびキャリア生成電極は、金属から構成することが望ましい。
【００３５】
また、上述では、チャネルをシリコンから構成した場合について説明したが、本発明はこれに限定されるものではない。チャネルは、例えば、Ｇｅ，ＧａＡｓ，ＩｎＡｓ，ＩｎＳｂなどの化合物半導体から構成してもよく、また、カーボンナノチューブから構成してもよい。
【００３６】
また、キャリア生成手段となるキャリア生成電極は、チャネルから見て、第１ゲート，第２ゲートが形成されている側とは反対側（基板側）に形成されているようにしてもよい。また、キャリア生成手段は、電極を用いた電界印加に限るものではない。例えば、チャネルを化合物半導体から構成し、このチャネルに接して不純物を導入した化合物半導体層を配置したヘテロ構造とすることで、チャネルに対して２次元電子ガスなどのキャリアを生成させるようにしてもよい。
【符号の説明】
【００３７】
１０１…基板、１０２，１０４，１０７…絶縁層、１０３…半導体層、１０５…第１ゲート、１０６…第２ゲート、１０８…キャリア生成電極（キャリア生成手段）、１３１…ソース領域、１３２…ドレイン領域、１３３…チャネル、１３４…電荷捕捉領域、１３５…トラップ準位。
【図４】
2015153926.tif 000003
【図６】
2015153926.tif 000004
【図１】
2015153926.tif 000005
【図２】
2015153926.tif 000006
【図３】
2015153926.tif 000007
【図５】
2015153926.tif 000008
【図７】
2015153926.tif 000009