(57)【要約】【課題】裏面接合型の太陽電池の製造における歩留り及び経済性を高めることができる太陽電池の製造方法を提供する。【解決手段】分離溝６０で互いに分離されたｐ側電極５０及びｎ側電極４０が半導体基板２１の一方面上に形成された太陽電池１０を製造する方法であって、前記半導体基板２１の前記一方面上にｐ型領域及びｎ型領域を形成する工程と、前記ｐ型領域及び前記ｎ型領域の上に、下地層１３及び第１主導電層１４を形成する工程と、前記第１主導電層１４の前記分離溝６０に対応する領域の上に、レジスト膜１００を形成する工程と、前記レジスト膜１００が形成された前記第１主導電層１４をシード層として、電解めっきにより、第２主導電層４４ｂ，５４ｂと、Ｓｎ層４５，５５とをこの順序で形成する工程と、前記Ｓｎ層４５，５５の表面を酸化して、表面酸化膜を形成する工程と、前記レジスト膜１００を除去して、前記第１主導電層１４及び前記下地層１３をそれぞれエッチングする工程とを備える。【選択図】図２
2015185658.tif 000002
【特許請求の範囲】
【請求項１】
分離溝で互いに分離されたｐ側電極及びｎ側電極が半導体基板の一方面上に形成された太陽電池を製造する方法であって、
前記半導体基板の前記一方面上にｐ型領域及びｎ型領域を形成する工程と、
前記ｐ型領域及び前記ｎ型領域の上に、下地層及び第１主導電層を形成する工程と、
前記第１主導電層の前記分離溝に対応する領域の上に、レジスト膜を形成する工程と、
前記レジスト膜が形成された前記第１主導電層をシード層として、電解めっきにより、第２主導電層と、Ｓｎ層とをこの順序で形成する工程と、
前記Ｓｎ層の表面を酸化して、表面酸化膜を形成する工程と、
前記レジスト膜を除去して、前記第１主導電層及び前記下地層をそれぞれエッチングする工程とを備える、太陽電池の製造方法。
【請求項２】
前記第１主導電層が、Ｃｕ層から構成される、請求項１に記載の太陽電池の製造方法。
【請求項３】
前記第２主導電層が、Ｃｕ層から構成される、請求項１または２に記載の太陽電池の製造方法。
【請求項４】
前記Ｓｎ層の表面酸化工程が、前記レジスト膜を除去する工程において行われる、請求項１〜３のいずれか一項に記載の太陽電池の製造方法。
【請求項５】
前記Ｓｎ層の表面酸化工程が、前記レジスト膜を除去する工程の後に行われる、請求項１〜３のいずれか一項に記載の太陽電池の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、太陽電池の製造方法に関する。
【背景技術】
【０００２】
ｎ型半導体層及びｐ型半導体層が半導体基板の裏面上に形成された、いわゆる裏面接合型の太陽電池が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１２／１３２８５４号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された製造方法では、Ｃｕめっき膜からなる第２主導電層をマスクとして、Ｃｕ層からなる第１主導電層をエッチングしている。このため、第１主導電層とともに、第２主導電層もエッチングされてしまうため、エッチング精度が低下し、歩留りが低下する。また、Ｃｕめっき膜からなる第２主導電層がエッチングされるため、経済性の観点から好ましくない。
【０００５】
本発明の目的は、裏面接合型の太陽電池の製造における歩留り及び経済性を高めることができる太陽電池の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の太陽電池の製造方法は、分離溝で互いに分離されたｐ側電極及びｎ側電極が半導体基板の一方面上に形成された太陽電池を製造する方法であって、前記半導体基板の前記一方面上にｐ型領域及びｎ型領域を形成する工程と、前記ｐ型領域及び前記ｎ型領域の上に、下地層及び第１主導電層を形成する工程と、前記第１主導電層の前記分離溝に対応する領域の上に、レジスト膜を形成する工程と、前記レジスト膜が形成された前記第１主導電層をシード層として、電解めっきにより、第２主導電層と、Ｓｎ層とをこの順序で形成する工程と、前記Ｓｎ層の表面を酸化して、表面酸化膜を形成する工程と、前記レジスト膜を除去して、前記第１主導電層及び前記下地層をそれぞれエッチングする工程とを備える。
【発明の効果】
【０００７】
本発明によれば、裏面接合型の太陽電池の製造における歩留り及び経済性を高めることができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態の太陽電池を裏面側から見た平面図である。
【図２】図１に示すＡ−Ａ線に沿う断面図である。
【図３】実施形態の太陽電池の製造工程を示す断面図である。
【図４】実施形態の太陽電池の製造工程を示す断面図である。
【図５】実施形態の太陽電池の製造工程を示す断面図である。
【図６】実施形態の太陽電池の製造工程を示す断面図である。
【図７】実施形態の太陽電池の製造工程を示す断面図である。
【図８】実施形態の太陽電池の製造工程を示す断面図である。
【図９】実施形態の太陽電池の製造工程を示す断面図である。
【図１０】実施形態の太陽電池の製造工程を示す断面図である。
【図１１】実施形態の太陽電池の製造工程を示す断面図である。
【図１２】図２のＢ部を拡大して示す断面図である。
【発明を実施するための形態】
【０００９】
以下、好ましい実施形態について説明する。但し、以下の実施形態は単なる例示であり、本発明は以下の実施形態に限定されるものではない。また、各図面において、実質的に同一の機能を有する部材は同一の符号で参照する場合がある。
【００１０】
図１は、実施形態の太陽電池を裏面側から見た平面図である。図１に示すように、太陽電池１０は、太陽光等の光を受光することでキャリア(電子及び正孔)を生成する光電変換部２０と、光電変換部２０の裏面側に形成されたｎ側電極４０及びｐ側電極５０とを備える。太陽電池１０では、光電変換部２０で生成されたキャリアがｎ側電極４０及びｐ側電極５０によりそれぞれ収集される。ここで、「裏面」とは、装置の外部から光が入射する面である「受光面」と反対側の面を意昧する。すなわち、ｎ側電極４０及びｐ側電極５０が形成される面が裏面である。
【００１１】
本実施形態において、ｎ側電極４０及びｐ側電極５０は、複数のフィンガー電極部４１及び５１と、各フィンガー電極部を繋ぐバスバー電極部４２及び５２とを有している。バスバー電極部４２及び５２に、図示されない配線材が電気的に接続されて、太陽電池１０をモジュール化することができる。
【００１２】
本実施形態において、光電変換部２０は、結晶系半導体基板であるｎ型単結晶シリコン基板２１を有する。結晶系半導体基板は、ｎ型多結晶シリコン基板やｐ型の単結晶または多結晶シリコン基板であってもよい。
【００１３】
ｎ型単結晶シリコン基板２１は、発電層として機能する。その厚みは、例えば、１００〜３００μｍである。ｎ型単結晶シリコン基板２１の受光面には、テクスチャ構造(図示せず)を形成することが好ましい。ここで、「テクスチャ構造」とは、表面反射を抑制し、光電変換部２０の光吸収量を増大させた凹凸構造である。テクスチャ構造の具体例として（１００）面を有する受光面に異方性エッチングを施すことによって得られるピラミッド状(四角錐状や四角錐台状)の凹凸構造が例示できる。
【００１４】
図２は、図１に示すＡ−Ａ線に沿う断面図である。図２に示すように、ｎ型単結晶シリコン基板２１の受光面側には、ｉ型非晶質シリコン層２２と、ｎ型非晶質シリコン層２３と、保護層２４とがこの順序で形成される。ｉ型非晶質シリコン層２２及びｎ型非晶質シリコン層２３は、パッシベーション層として機能する。保護層２４は、パッシベーション層を保護するとともに、反射防止機能を有する。
【００１５】
ｉ型非晶質シリコン層２２は、真性の非晶質シリコンの薄膜層であって、例えば、０．１ｎｍ〜２５ｎｍ程度の厚みを有する。一方、ｎ型非晶質シリコン層２３は、例えば、リン（Ｐ）等がドープされた非晶質シリコンの薄膜層であって、２ｎｍ〜５０ｎｍ程度の厚みを有する。
【００１６】
保護層２４は、光透過性が高い材料から構成されることが好ましい。このような材料としては、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、または酸窒化ケイ素（ＳｉＯＮ）等が挙げられる。本実施形態では、保護層２４として、ＳｉＮ層を形成している。保護層２４の厚みは、反射防止特性等を考慮して適宜変更できるが、例えば、８０ｎｍ〜１μｍ程度であることが好ましい。
【００１７】
光電変換部２０において、ｎ型単結晶シリコン基板２１の裏面側には、ｎ型領域を形成するＩＮ非晶質シリコン層２５(以下、ＩＮ層２５とする)と、ｐ型領域を形成するＩＰ非晶質シリコン層２６(以下、ＩＰ層２６とする)とがそれぞれ積層される。ＩＮ層２５の表面とＩＰ層２６とは、絶縁層３１によって絶縁される。ＩＮ層２５及びＩＰ層２６は、ｎ型単結晶シリコン基板２１の裏面上に直接積層される。一方、絶縁層３１は、ＩＮ層２５上の一部に積層される。
【００１８】
ＩＮ層２５は、ｎ型単結晶シリコン基板２１の裏面上に積層されるi型非晶質シリコン層２７と、i型非晶質シリコン層２７上に積層されるｎ型非晶質シリコン層２８とを含む。ｉ型非晶質シリコン層２７及びｎ型非晶質シリコン層２８は、それぞれ、i型非晶質シリコン層２２及びｎ型非晶質シリコン層２３と同様の組成、同様の厚みで形成することができる。
【００１９】
ＩＰ層２６は、主にｎ型単結晶シリコン基板２１の裏面上に積層されるi型非晶質シリコン層２９と、i型非晶質シリコン層２９上に積層されるｐ型非晶質シリコン層３０とを含む。ｉ型非晶質シリコン層２９は、例えば、i型非晶質シリコン層２２、i型非晶質シリコン層２７と同様の組成、同様の厚みで形成できる。ｐ型非晶質シリコン層３０は、ボ口ン(Ｂ)等がドープされた非晶質シリコンの薄膜層である。ｐ型非晶質シリコン層３０の厚みは、例えば、２ｎｍ〜５０ｎｍ程度が好ましい。
【００２０】
ＩＮ層２５及びＩＰ層２６は、光電変換効率等の観点から、裏面に平行な一方向に沿って交互に形成されることが好ましい。また、ＩＮ層２５及びＩＰ層２６は、ｎ型単結晶シリコン基板２１の裏面上の広範囲を覆うように形成されることが好ましい。このため、ＩＮ層２５の一部とＩＰ層２６の一部とが互いに重なり合うように、例えば、一方の層が他方の層にオーバーラップして隙間なく積層されることが好ましい。
【００２１】
以下では、ＩＰ層２６がＩＮ層２５上に重なって積層される形態を例示する。そして、ＩＮ層２５とＩＰ層２６とが重なり合う部分を「重なり部２６ａ」と称して説明する。
【００２２】
絶縁層３１は、重なり部２６ａにおいて、ＩＮ層２５の表面とＩＰ層２６との間の少なくとも一部に設けられることが好ましい。絶縁層３１は、ＩＮ層２５とＩＰ層２６との間の絶縁性を高める機能を有する。絶縁層３１としては、例えば、保護層２４と同様の組成、同様の厚みで形成できる。特に、ＳｉＮ層とすることが好ましい。
【００２３】
絶縁層３１は、ＩＮ層２５上において、ＩＰ層２６が積層される領域の全域、即ち重なり部２６ａに沿って形成される。ＩＮ層２５において、ＩＰ層２６が積層されない領域上には、絶縁層３１を積層しない。
【００２４】
ｎ側電極４０は、光電変換部２０のＩＮ非晶質シリコン層２５からキャリア(電子)を収集する電極である。ｎ側電極４０は、ＩＮ層２５上に直接形成される。ｐ側電極５０は、光電変換部２０のＩＰ非晶質シリコン層２６からキャリア(正孔)を収集する電極である。ｐ側電極５０は、ＩＰ層２６上に直接形成される。本実施形態では、ＩＰ層２６の積層面積の方が、ＩＮ層２５の積層面積よりも広く、これに対応して、ｐ側電極５０の積層面積の方が、ｎ側電極４０の積層面積よりも広くなる。
【００２５】
ｎ側電極４０とｐ側電極５０との間には、両電極を分離する分離溝６０が形成されている。分離溝６０は、ＩＰ層２６上に形成されることが好ましい。分離溝６０は、重なり部２６ａ上に形成することが好ましい。
【００２６】
ｎ側電極４０は、ＩＮ層２５上に形成されたｎ側下地層４３と、ｎ側下地層４３上に形成されたｎ側主導電層４４と、ｎ側主導電層４４上に形成されたｎ側Ｓｎ層４５とを含む積層構造とする。ｐ側電極５０は、ＩＰ層２６上に形成されたｐ側下地層５３と、ｐ側下地層５３上に形成されたｐ側主導電層５４と、ｐ側主導電層５４上に形成されたｐ側Ｓｎ層５５とを含む積層構造とする。
【００２７】
主導電層４４，５４は、金属層とし、下地層４３，５３は、透明導電層(ＴＣＯ膜)とすることが好ましい。透明導電層は、光電変換部２０と金属層との接触を防止し、金属層と半導体との合金化を防いで入射光の反射率を高める機能を有する。
【００２８】
透明導電層(ＴＣＯ膜)は、例えば、多結晶構造を有する酸化インジウム(Ｉｎ２Ｏ３)、酸化亜鉛(ＺｎＯ)、酸化錫(ＳｎＯ２)、及び酸化チタン（ＴｉＯ２）等の金属酸化物のうち少なくとも１種を含んで構成されることが好ましい。これらの金属酸化物に、錫(Ｓｎ)、亜鉛(Ｚｎ)、タングステン(Ｗ)、アンチモン(Ｓｂ)、チタン（Ｔｉ）、アルミニウム（Ａｌ）、セリウム(Ｃｅ)、ガリウム(Ｇａ)などのドーパン卜がドープされていてもよく、例えば、Ｉｎ２Ｏ３にＳｎがドープされたＩＴＯが特に好ましい。ドーパン卜の濃度は、０〜２０質量％とすることができる。透明導電層の厚みは、例えば、５０ｎｍ〜１００ｎｍ程度が好ましい。
【００２９】
金属層は、高い導電性を有し、かつ光の反射率が高い金属から構成されることが好ましい。また、電解めっきにより形成可能な金属層とすることが特に好ましい。具体的には、銅(Ｃｕ)、錫(Ｓｎ)、チタン(Ｔｉ)、アルミニウム(Ａｌ)、ニッケル(Ｎｉ)、銀(Ａｇ)、金(Ａｕ)などの金属またはそれらの１種以上を含む合金が例示できる。
【００３０】
主導電層４４，５４は、例えば、導電性や反射率、材料コスト等の観点から、Ｃｕ層とすることが特に好ましい。Ｃｕ層の厚みは、例えば、１０μｍ〜２０μｍ程度が好ましい。また、ｎ側主導電層４４は、ｎ側下地層４３上に形成されるｎ側第１主導電層４４ａと、ｎ側第１主導電層４４ａをシード層として電解めっきにより形成されるｎ側第２主導電層４４ｂとで構成されることが好ましい。同様に、ｐ側主導電層５４は、ｐ側第１主導電層５４ａと、ｐ側第２主導電層５４ｂとで構成されることが好ましい。ここで、「シード層」とは、めっき成長の際に電流を流す層を意昧し、各シード層上にそれぞれ第２主導電層４４ｂ，５４ｂが形成される。
【００３１】
Ｓｎ層４５及び５５は、ｎ側第２主導電層４４ｂ及びｐ側第２主導電層５４ｂの上にそれぞれ形成される。Ｓｎ層４５及び５５は、例えば、Ｃｕ層であるｎ側第２主導電層４４ｂ及びｐ側第２主導電層５４ｂの酸化を防止して導電性の低下を防止する機能を有する。Ｓｎ層４５及び５５の厚みは、例えば、１μｍ〜５μｍ程度が好ましい。
【００３２】
次に、図３〜図１１を参照して、本実施形態の太陽電池１０の製造方法を説明する。
【００３３】
まず、図３〜図６を参照し、光電変換部２０の製造工程について説明する。
【００３４】
図３に示すように、ｎ型単結晶シリコン基板２１を真空チャンバ内に設置して、プラズマ化学気相成長(ＰＥＣＶＤ)やスパッタリングにより、i型非晶質シリコン層、ｎ型非晶質シリコン層、及び絶縁層(保護層)を順に積層する。本実施形態では、ｎ型単結晶シリコン基板２１の受光面１１上に、i型非晶質シリコン層２２、ｎ型非晶質シリコン層２３、及び保護層２４を順に積層し、裏面１２上に、i型非晶質シリコン層２７、ｎ型非晶質シリコン層２８、及び絶縁層３１を順に積層する。
【００３５】
ＰＥＣＶＤによるi型非晶質シリコン層２２，２７の積層工程では、例えば、シランガス(ＳｉＨ４)を水素(Ｈ２)で希釈したものを原料ガスとして使用する。また、ｎ型非晶質シリコン層２３，２８の積層工程では、例えば、シラン(ＳｉＨ４)にホスフィン(ＰＨ３)を添加し、水素(Ｈ２)で希釈したものを原料ガスとして使用する。
【００３６】
i型非晶質シリコン層２２等を積層する前において、ｎ型単結晶シリコン基板２１の受光面１１にテクスチャ構造を形成することが好ましい。テクスチャ構造は、例えば、水酸化カリウム(ＫＯＨ)水溶液を用いて、(１００)面を異方性エッチングすることで形成できる。
【００３７】
続いて、図４に示すように、裏面１２上に積層された各層をパターニングする。まず、絶縁層３１を部分的にエッチングして除去する。絶縁層３１のエッチング工程では、例えば、スクリーン印刷やインクジェッ卜による塗工プロセス、またはフォトリソプロセス等により形成されたレジス卜膜をマスクとして使用する。絶縁層３１が、酸化ケイ素(ＳｉＯ２)、窒化ケイ素(ＳｉＮ)、または酸窒化ケイ素(ＳｉＯＮ)である場合は、例えば、フッ化水素(ＨＦ)水溶液を用いてエッチングできる。
【００３８】
絶縁層３１のエッチング終了後、例えば、レジス卜膜を除去し、パターニングされた絶縁層３１をマスクとして、露出しているＩＮ層２５をエッチングする。ＩＮ層２５のエッチングは、例えば、水酸化ナトリウム(ＮａＯＨ)水溶液(例えば、１質量％ＮａＯＨ水溶液)等のアルカリ性エッチング液を用いて行う。この工程により、裏面１２上にパターニングされたＩＮ層２５、絶縁層３１が形成される。
【００３９】
ＩＮ層２５、ＩＰ層２６、及び絶縁層３１のエッチングには、例えば、エッチングペース卜や粘度が調整されたエッチングインクを用いることもできる。この場合には、スクリーン印刷やインクジェッ卜等により、ＩＮ層２５等の除去した領域上にエッチングペース卜を塗工する。
【００４０】
続いて、図５に示すように、裏面１２上の端縁領域を除く全域にＩＰ層２６を積層する。つまり、パターニングしたＩＮ層２５上にも絶縁層３１を介してＩＰ層２６が積層される。ＩＰ層２６は、ＩＮ層２５と同様に、ＰＥＣＶＤによってi型非晶質シリコン層２９及びｐ型非晶質シリコン層３０を順に成膜することで形成できる。ただし、ｐ型非晶質シリコン層３０の積層工程では、例えば、ＰＨ３の代わりに、ジボラン(Ｂ２Ｈ６)を原料ガスとして使用する。
【００４１】
続いて、図６に示すように、ＩＮ層２５上に積層されたＩＰ層２６をパターニングし、絶縁層３１を部分的に除去して光電変換部２０を得る。この工程では、まず、ＩＮ層２５上に積層されたＩＰ層２６を部分的にエッチングして除去する。除去するＩＰ層２６の領域は、後工程でｎ側電極４０を形成するＩＮ層２５上の領域である。ＩＰ層２６のエッチング工程では、例えば、スクリーン印刷等によって形成されるレジス卜膜をマスクとして使用し、ＮａＯＨ水溶液等のアルカリ性エッチング液を用いて行う。この工程では、レジス卜膜が形成されて保護された領域が、ＩＰ層２６の重なり部２６ａと、ＩＮ層２５が除去された領域となる。
【００４２】
ＩＰ層２６は、通常、ＩＮ層２５よりもエッチングされ難いため、ＩＮ層２５のＮａＯＨ水溶液よりも高濃度のもの(例えば、１０質量％  ＮａＯＨ水溶液)、またはフッ硝酸(ＨＦとＨＮＯ３の混合水溶液(例えば、各々３０質量％))を用いることが好ましい。或いは、ＮａＯＨ水溶液を７０〜９０℃程度に加熱して用いること(熱アルカリ処理)も好ましい。
【００４３】
次に、ＩＰ層２６のエッチング終了後、レジス卜膜を除去し、パターニングされたＩＰ層２６をマスクとして使用し、ＨＦ水溶液を用いて、露出している絶縁層３１をエッチングして除去する。そして、絶縁層３１の一部が除去されることで、ＩＮ層２５の一部が露出する。
【００４４】
次に、図７〜図１１を参照し、電極形成工程について説明する。
【００４５】
図７に示すように、ＩＮ層２５上及びＩＰ層２６上に、下地層１３及び第１主導電層１４を順に形成する。下地層１３及び第１主導電層１４は、ＩＮ層２５上及びＩＰ層２６上の全域に積層される。
【００４６】
続いて、図８に示すように、第１主導電層１４上において、分離溝６０に対応する領域上にレジス卜膜１００を形成する。レジス卜膜１００は、重なり部２６ａに対応する第１主導電層１４の領域上に沿って形成される。
【００４７】
レジス卜膜１００の厚みは、後工程で形成されるｎ側第２主導電層４４ｂ及びｎ側Ｓｎ層４５の合計の厚み並びにｐ側第２主導電層５４ｂ及びｐ側Ｓｎ層５５の合計の厚みに応じて調整される。例えば、ｎ側第２主導電層４４ｂ及びｎ側Ｓｎ層４５の合計の厚み並びにｐ側第２主導電層５４ｂ及びｐ側Ｓｎ層５５の合計の厚みより厚くレジス卜膜１００を形成することが好ましい。具体的には、１μｍ〜２０μｍ程度が好ましい。レジス卜膜１００の幅は、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５同士が接触しない範囲で小さい方が好ましく、例えば、１０〜２００μｍ程度が好ましい。
【００４８】
続いて、図９に示すように、レジス卜膜１００が形成された第１主導電層１４をシード層として電解めっきにより、ｎ側第２主導電層４４ｂ及びｐ側第２主導電層５４ｂ並びにｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５を形成する。ここで、めっき層が、レジス卜膜１００により区分けされて形成されるため、めっき層が分離されて第２主導電層４４ｂ，５４ｂ及びＳｎ層４５，５５が得られる。また、この工程では、第１主導電層１４がパターニングされていないため、めっき処理時に流れる電流の面密度が等しくなり、第２主導電層４４ｂ及びＳｎ層４５の厚みと第２主導電層５４ｂ及びＳｎ層５５の厚みは同程度となる。
【００４９】
具体的には、ｎ側第２主導電層４４ｂ及びｐ側第２主導電層５４ｂが、Ｃｕ層から構成される場合、まずＣｕめっきを行い、ｎ側第２主導電層４４ｂ及びｐ側第２主導電層５４ｂを形成する。その後、Ｓｎめっきを行い、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５を形成する。
【００５０】
次に、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５の表面を酸化して、表面酸化膜を形成する。したがって、Ｓｎの酸化膜を形成する。表面酸化は、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５を空気中に曝しておくだけでもよいが、オゾンや過水などの雰囲気中で積極的に酸化させてもよい。ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５の表面酸化工程は、レジスト膜の除去工程の前に行ってもよいし、後に行ってもよい。さらには、レジスト膜の除去工程において、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５の表面酸化工程を行ってもよい。表面酸化膜の厚みは、例えば、１ｎｍ〜１００ｎｍ程度である。
【００５１】
続いて、図１０に示すように、レジス卜膜１００を除去する。具体的には、ＮａＯＨ、ＫＯＨ等のアルカリ溶液によってレジスト膜１００を除去する。レジスト膜の除去工程において、Ｓｎ層４５，５５の表面を酸化する場合には、このアルカリ溶液によってＳｎ層４５，５５が表面酸化される。また、レジスト膜の除去工程の後に、Ｓｎ層４５，５５の表面を酸化する場合には、オゾン水などによってＳｎ層４５，５５を表面酸化することができる。
【００５２】
レジス卜膜１００を除去することで、分離溝１６が得られる。ここで、分離溝１６とは、第２主導電層４４ｂと第２主導電層５４ｂ、及びＳｎ層４５とＳｎ層５５をそれぞれ分離する溝である。
【００５３】
続いて、図１１に示すように、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５をマスクとして第１主導電層１４を部分的にエッチングする。これにより、分離溝１６の底において第１主導電層１４が分断され、互いに分離されたｎ側第１主導電層４４ａ及びｐ側第１主導電層５４ａが形成される。
【００５４】
上述のように、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５の表面には、Ｓｎの酸化膜が形成されている。Ｓｎの酸化膜は、Ｃｕ層などからなる第１主導電層１４をエッチングするためのエッチング液にはエッチングされにくい。このため、第１主導電層１４をエッチングする際、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５がエッチングされるのを抑制することができる。第１主導電層１４は、例えば、塩化第二鉄(ＦｅＣｌ３）水溶液、塩酸過水、硫酸過水を用いてエッチングすることができる。
【００５５】
また、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５をマスクとして第１主導電層１４をエッチングしているので、従来マスクとして用いられている、Ｃｕ層などからなるｎ側第２主導電層４４ｂ及びｐ側第２主導電層５４ｂがエッチングされるのを防止することができる。
【００５６】
上記工程により、ｎ側第１主導電層４４ａ及びｎ側第２主導電層４４ｂを含むｎ側主導電層４４と、ｐ側第１主導電層５４ａ及びｐ側第２主導電層５４ｂを含むｐ側主導電層５４が得られる。また、この工程により、透明導電層である下地層１３の一部が露出する。
【００５７】
続いて、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５をマスクとして、露出した下地層１３をエッチングする。これにより、分離溝１６の底において下地層１３が分断され、図２に示すように、互いに分離されたｎ側下地層４３及びｐ側下地層５３が形成される。下地層１３は、例えば、塩化水素(ＨＣｌ)水溶液やシュウ酸水溶液を用いてエッチングできる。この工程により、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５の表面酸化膜を除去することもできる。なお、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５の表面酸化膜は、ＳｎＯ２等の導電性を有する場合には、除去せずに残すこともできる。
【００５８】
以上のようにして、図２に示す太陽電池１０が得られる。
【００５９】
図１２は、図２のＢ部を拡大して示す断面図である。本実施形態では、図１２に示すように、第１主導電層１４をエッチングする際、第１主導電層１４がオーバーエッチングされている。このため、ｎ側第１主導電層４４ａ及びｐ側第１主導電層５４ａの端面が、ｎ側Ｓｎ層４５及びｐ側Ｓｎ層５５の表面より外側に位置している。また、本実施形態では、ｎ側下地層４３及びｐ側下地層５３の端面４３ａ及び５３ａが、内側に近づくにつれて厚みを薄くなるテーパー形状を有している。このため、ｎ側下地層４３及びｐ側下地層５３で覆う面積を広くすることができ、太陽電池１０の発電効率及び信頼性を高めることができる。
【００６０】
本実施形態は、本発明の目的を損なわない範囲で設計変更することができる。
【００６１】
例えば、本実施形態では、ＩＮ層２５を積層してからＩＰ層２６を積層するものとして説明したが、ＩＰ層２６を先に積層してもよい。この場合、ＩＰ層２６上の一部に、ＩＮ層２５の一部が重なって積層された構成とすることが好ましい。
【００６２】
また、本実施形態では、ｎ型単結晶シリコン基板２１の裏面１２上に、ＩＮ層２５とＩＰ層２６とを、例えば、互いに噛み合う櫛歯状パターンで積層して、ｎ型領域及びｐ型領域を形成したが、ドーパン卜を熱拡散させて各領域を形成してもよい。例えば、裏面１２上のーの領域にｎ型ドーパン卜を熱拡散させて高ドープのｎ型領域を形成し、他の領域にｐ型ドーパン卜を熱拡散させてｐ型領域を形成してもよい。
【符号の説明】
【００６３】
１０…太陽電池
１１…受光面
１２…裏面
１３…下地層
１４…第１主導電層
１６…分離溝
２０…光電変換部
２１…ｎ型単結晶シリコン基板
２２…ｉ型非晶質シリコン層
２３…ｎ型非晶質シリコン層
２４…保護層
２５…ＩＮ非晶質シリコン層
２６…ＩＰ非晶質シリコン層
２６ａ…重なり部
２７…ｉ型非晶質シリコン層
２８…ｎ型非晶質シリコン層
２９…ｉ型非晶質シリコン層
３０…ｐ型非晶質シリコン層
３１…絶縁層
４０…ｎ側電極
４１…フィンガー電極部
４２…バスバー電極部
４３…ｎ側下地層
４３ａ…端面
４４…ｎ側主導電層
４４ａ…ｎ側第１主導電層
４４ｂ…ｎ側第２主導電層
４５…ｎ側Ｓｎ層
５０…ｐ側電極
５１…フィンガー電極部
５２…バスバー電極部
５３…ｐ側下地層
５３ａ…端面
５４…ｐ側主導電層
５４ａ…ｐ側第１主導電層
５４ｂ…ｐ側第２主導電層
５５…ｐ側Ｓｎ層
６０…分離溝
１００…レジスト膜
【図１】
2015185658.tif 000003
【図２】
2015185658.tif 000004
【図３】
2015185658.tif 000005
【図４】
2015185658.tif 000006
【図５】
2015185658.tif 000007
【図６】
2015185658.tif 000008
【図７】
2015185658.tif 000009
【図８】
2015185658.tif 000010
【図９】
2015185658.tif 000011
【図１０】
2015185658.tif 000012
【図１１】
2015185658.tif 000013
【図１２】
2015185658.tif 000014