(57)【要約】 【課題】電磁干渉を抑制することが可能な電子機器を提供する。【解決手段】第１の基板（１２）の第１の面には、電子部品（１３，１４）が実装され、第１の基板の第２の面には、電子部品と電気的に接続され、第１の間隔で配置された複数の第１のランド（１２ｂ）が配置されている。複数の第１のランドの周囲に配置された複数の第２のランド（１２ｃ）は、第１の間隔より狭い第２の間隔で配置されている。【選択図】図２
2015176966.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板の第１の面に電子部品が実装され、前記第１の基板の第２の面に前記電子部品と電気的に接続され、第１の間隔で配置された複数の第１のランドと、前記複数の第１のランドの周囲に配置され、前記第１の間隔より狭い第２の間隔で配置された複数の第２のランドと、
を具備することを特徴とする電子機器。
【請求項２】
前記複数の第１のランドに設けられた複数の第１の半田ボールと、
前記複数の第２のランドに設けられ、前記第１の半田ボールと同一の径を有する複数の第２の半田ボールと
をさらに具備し、
前記複数の第２の半田ボールは、少なくとも一部が互いに接触されていることを特徴とする請求項１記載の電子機器。
【請求項３】
前記第１の間隔で配置された複数の第３のランドと、
前記第２の間隔で配置された複数の第４のランドと
を有する第２の基板と
をさらに具備し、
前記複数の第１の半田ボールは、前記複数の第３のランドに接続され、
前記複数の第２の半田ボールは、前記複数の第４のランドに接続された状態において、少なくとも一部が互いに接触されることを特徴とする請求項２記載の電子機器。
【請求項４】
前記複数の第２のランドは互いに接触して連続し、前記連続された第２のランド上に連続した半田層を有することを特徴とする請求項１記載の電子機器。
【請求項５】
前記電子部品を覆う部材と、
前記部材に設けられたシールド部材と、
をさらに具備し、前記シールド部材は、前記第１の基板の裏面側に延出された延出部を有し、前記延出部は、第２のランドと共に接地されていることを特徴とする請求項３又は４記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、例えばＥＭＩ（electromagnetic interference）を防止する電子機器に関する。
【背景技術】
【０００２】
例えば通信系の部品が実装された半導体パッケージや半導体モジュールは、ＥＭＩを防止するため、シールド構造とすることが要求されている。このため、半導体基板、又は印刷基板の表面に実装された半導体モジュールや電子部品は、シールド用の金属により覆われている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２８８５２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、電磁干渉を抑制することが可能な電子機器を提供しようとするものである。
【課題を解決するための手段】
【０００５】
本実施形態の電子機器によれば、第１の基板の第１の面に電子部品が実装され、前記第１の基板の第２の面に前記電子部品と電気的に接続され、第１の間隔で配置された複数の第１のランドと、前記複数の第１のランドの周囲に配置され、前記第１の間隔より狭い第２の間隔で配置された複数の第２のランドと、を具備することを特徴とする。
【図面の簡単な説明】
【０００６】
【図１】本実施形態に係る電子機器を概略的に示す断面図。
【図２】図１のＩＩ−ＩＩ線に沿った断面図。
【図３】本実施形態に係る電子機器を基板に実装した状態を概略的に示す断面図。
【図４】図３のＩＶ−ＩＶ線に沿った断面図。
【図５】本実施形態の第１の変形例を示すものであり、要部のみを示す断面図。
【図６】本実施形態の第２の変形例を示すものであり、要部のみを示す断面図。
【図７】本実施形態の第３の変形例を示す断面図。
【図８】本実施形態の第４の変形例を示すものであり、ランドの配置の他の例を示す断面図。
【図９】本実施形態の第５の変形例を示すものであり、ランドの配置の他の例を示す断面図。
【発明を実施するための形態】
【０００７】
高周波信号を扱う例えばＬＧＡ(land grid array)パッケージやＢＧＡ(ball grid array)パッケージは、基板の表面に電子部品が配置され、この電子部品が樹脂により覆われている。さらに、樹脂の表面や側面は、金属、又は、銀ペースト、メッキ、スパッタなどのシールド部材によって覆われ、ＥＭＩが抑制されている。しかし、パッケージの裏側はシールド部材によって覆われておらず、さらに、パッケージとマザーボードとの間には隙間があり、この部分からＥＭＩが発生する。近時、電子機器に使用される周波数は、高くなる傾向があり、僅かな隙間から高周波信号が漏洩する可能性を有している。このため、確実にＥＭＩを抑制することが望まれている。
【０００８】
以下、実施の形態について、図面を参照して説明する。図面において、同一部分には、同一符号を付している。
【０００９】
図１は、本実施形態に係る電子機器を示すものであり、本実施形態を例えばＢＧＡパッケージに適用した場合を示している。
【００１０】
図１において、ＢＧＡパッケージとしての半導体モジュール１１は、基板１２の表面（第１の面）に複数の電子部品１３、１４が実装されている。すなわち、これら電子部品１３、１４は、基板１２の表面に設けられた複数のランド１２ａの上に半田により電気的、機械的に接続されている。これら電子部品１３、１４は、基板１２の表面にモールド成型された例えば樹脂１５により覆われ、この樹脂１５の表面と側面、及び基板１２の側面は、シールド部材１６により一体的に覆われている。シールド部材１６は、例えば金属板、又は銀ペースト、或いはメッキ、又はスパッタによって形成された金属により構成されている。
【００１１】
一方、図１及び図２に示すように、基板１２の裏面（第２の面）、且つ中央部には、複数の第１のランド１２ｂが配置されている。これら第１のランド１２ｂは、基板１２の表面に形成された複数のランド１２ａに電気的に、例えば図示せぬスルーホール、又はスルーホールビアを介して接続されている。これら第１のランド１２ｂの相互間隔（例えば第１の間隔）は、Ｌ１に設定されている。
【００１２】
基板１２の裏面、且つ複数の第１のランド１２ｂの周囲には、複数の第２のランド１２ｃが配置されている。これら第２のランド１２ｃは、第１のランド１２ｂを囲っている。これら第２のランド１２ｃの相互間隔（例えば第２の間隔）Ｌ２は、第１のランド１２ｂの相互間隔Ｌ１より狭く設定されている（Ｌ１＞Ｌ２）。
【００１３】
具体的には、例えば第１のランド１２ｂと第２のランド１２ｃの直径Ｄ１は、共に等しく、第１、第２のランド１２ｂ、１２ｃに形成される第１、第２の半田ボール１７ａ、１７ｂの直径Ｄ２は、共に等しく、且つ、第１、第２のランド１２ｂ、１２ｃの直径Ｄ１より大きく設定されている（Ｄ２＞Ｄ１）。この状態において、第１のランド１２ｂの相互間隔Ｌ１は、隣接する第１のランド１２ｂ上に形成された隣接する第１の半田ボール１７ａが接触しない距離に設定されている。
【００１４】
また、第２のランド１２ｃの相互間隔Ｌ２は、隣接する第２のランド１２ｃ上に形成された隣接する第２の半田ボール１７ｂが互いに接触するか、接触可能な距離に設定されている。図１、図２は、隣接する第２の半田ボール１７ｂが互いに接触され、電気的にショートされた状態を示している。
【００１５】
上記構成の半導体モジュール１１は、図３、図４に示すように、マザーボード２１に実装される。すなわち、マザーボード２１の表面には、半導体モジュール１１を実装するため、例えば半導体モジュール１１の第１のランド１２ｂと同一の直径、同一の間隔を有する図示せぬ第３のランドと、半導体モジュール１１の第２のランド１２ｃと同一の直径、同一の間隔を有する第４のランド２１ａが形成されている。
【００１６】
マザーボード２１の第３、第４のランド２１ａに半導体モジュール１１の第１、第２の半田ボール１７ａ、１７ｂがそれぞれ載置される。その後、第１、第２の半田ボール１７ａ、１７ｂがリフローされ、第１の半田ボール１７ａにより第１のランド１２ｂと第３のランドが電気的、機械的に接続され、第２の半田ボール１７ｂにより第２のランド１２ｃと第４のランド２１ａが電気的、機械的に接続される。この時、複数の第２のランド１２ｃに設けられた複数の第２の半田ボール１７ｂは変形され、図３、図４に示すように、基板１２の裏面とマザーボード２１の表面との間の隙間が第２の半田ボール１７ｂにより閉塞される。
【００１７】
さらに、複数の第２のランド１２ｃの一部、又は第４のランド２１ａの一部は接地され、複数の第２の半田ボール１７ｂは、接地電位に保持される。このため、基板１２の裏面は、第２の半田ボール１７ｂによりＥＭＩに対してシールドされる。
【００１８】
上記実施形態によれば、半導体モジュール１１は、基板１２の裏面に第１の間隔Ｌ１を有する第１のランド１２ｂと、第１の間隔Ｌ１より広い第２の間隔Ｌ２を有する第２のランド１２ｃを有し、隣接する第２のランド１２ｃに設けられた隣接する第２の半田ボール１７ｂは、互いに接触するか、接触可能な距離に設定されている。このため、半導体モジュール１１がマザーボード２１に実装された際、第２のランド１２ｃに設けられた第２の半田ボール１７ｂが互いに接触して第１のランド１２ｂ及び第１の半田ボール１７ａを囲むことができる。したがって、マザーボード２１と半導体モジュール１１との間の隙間を第２の半田ボール１７ｂにより閉塞することが可能であるため、十分なシールド効果を得ることができ、ＥＭＩを抑制することが可能である。
【００１９】
また、上記実施形態による第２の半田ボール１７ｂを用いたシールド構造は、第２のランド１１２ｃの相互間隔Ｌ２を第１のランド１２ｂの相互間隔Ｌ１より狭く設定するだけでよいため、特殊な構造やプロセスを必要としない。したがって、製造コストの高騰を抑制することが可能である。
【００２０】
尚、上記実施形態は、ＢＧＡを有する半導体モジュール１１について説明したが、これに限定されるものではなく、本実施形態を例えば製品の出荷時に半田ボールを持たないＬＧＡに適用することも可能である。ＬＧＡを有する半導体モジュールの場合においても、第１、第２のランド１２ｂ、１２ｃを上記実施形態と同様の関係に設定することにより、半導体モジュール１１をマザーボードに実装した状態において、第２の半田ボール１７ｂにより第１の半田ボール１７ａを囲むことができ、上記実施形態と同様の効果を得ることができる。
【００２１】
（変形例）
図５は、本実施形態の第１の変形例を示している。
【００２２】
上記実施形態において、シールド部材１６は、樹脂１５及び基板１２の側面を覆っている。これに対して、第１の変形例において、シールド部材１６の端部の少なくとも一部は、基板１２の裏面を覆う延出部１６ａを有している。この延出部１６ａは、基板１２の裏面において、第３のランド１２ｃに電気的、機械的に接続されている。このため、シールド部材１６は、第２の半田ボール１７ｂと共に接地電位に設定される。したがって、シールド部材１６と第２の半田ボール１７ｂとにより、半導体モジュール１１全体を覆うことができるため、シールド効果を向上でき、ＥＭＩを抑制することが可能である。
【００２３】
図６は、本実施形態の第２の変形例を示している。
【００２４】
第２の変形例において、マザーボード２１に設けられた複数の第４のランド２１ａの少なくとも一部は、延出された延出部２１ｂを有している。また、シールド部材１６の端部の少なくとも一部は、マザーボード２１方向に延出された延出部１６ｂを有し、この延出部１６ｂは、第４のランド２１ａの延出部２１ｂに電気的、機械的に接続されている。このため、シールド部材１６は、第２の半田ボール１７ｂと共に接地電位に設定される。しかも、シールド部材１６により、基板１２とマザーボード２１との間の間隙を一層確実に覆うことが可能である。したがって、シールド効果を向上でき、ＥＭＩを抑制することが可能である。
【００２５】
図７は、本実施形態の第３の変形例を示している。
【００２６】
上記実施形態、及び第１、第２の変形例において、複数の第２のランド１２ｃに、第２の半田ボール１７ｂをそれぞれ設けた。これに対して、第３の変形例は、例えば複数の第２のランド１２ｃに代えて、複数の第１のランド１２ｂの周囲に、複数の第１のランド１２ｂ一体的に囲む連続したパターン１２ｄを形成し、このパターン１２ｄ上に半田層、例えば半田ペースト１７ｃを連続的に設ける構成としてもよい。
【００２７】
第３の変形例によっても連続的な半田ペースト１７ｃにより、基板１２とマザーボード２１との間の間隙を確実に覆うことが可能である。したがって、シールド効果を向上でき、ＥＭＩを抑制することが可能である。
【００２８】
尚、上記実施形態、及び第１乃至第２の変形例において、第２の半田ボール１７ｂの相互間は、隙間無く接触され、第３の変形例は、連続的な半田ペースト１７ｃを使用していた。しかし、これに限定されるものではなく、例えば半導体モジュール１１が扱う周波数に応じて、第２の半田ボール１７ｂの相互間や、半田ペースト１７ｃに間隙を設定することも可能である。この場合においても、ＥＭＩを抑制することが可能である。
【００２９】
図８は、本実施形態の第４の変形例を示している。
【００３０】
図８に示すように、第４の変形例において、第２のランド１２ｃは、第２の半田ボール１７ｂの一部が接触しないように配置されている。第２のランド１２ｃの一部の相互間距離Ｌ３は、第１の相互間距離Ｌ１より狭い範囲において、図１、図２に示す距離Ｌ２より広く設定されている（Ｌ１＞Ｌ３＞Ｌ２）。
【００３１】
図８に示す構成の半導体モジュールは、マザーボードに実装された状態において、第２の半田ボール１７ｂが変形する。このため、第２の半田ボール１７ｂの一部が接触する。
【００３２】
上記第４の変形例によっても、ＥＭＩを抑制することが可能である。
【００３３】
図９は、本実施形態の第５の変形例を示している。
【００３４】
図９に示すように、第５の変形例において、第２のランド１２ｃは、第２の半田ボール１７ｂの全部が互いに接触しないように配置されている。第２のランド１２ｃの全部の相互間距離Ｌ４は、第１の相互間距離Ｌ１より狭い範囲において、図１、図２に示す距離Ｌ２、及び図８に示すＬ３より広く設定されている（Ｌ１＞Ｌ４＞Ｌ３＞Ｌ２）。
【００３５】
図９に示す構成の半導体モジュールは、マザーボードに実装された状態において、第２の半田ボール１７ｂが変形される。このため、第２の半田ボール１７ｂの一部が接触するか、全く接触しない。
【００３６】
上記第５の変形例によっても、ＥＭＩを抑制することが可能である。
【００３７】
その他、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００３８】
１１…半導体モジュール、１２…基板、１３、１４…電子部品、１５…樹脂、１６…シールド部材、１６ａ、１６ｂ…延出部、１２ｂ…第１のランド、１２ｃ…第２のランド、１７ａ…第１の半田ボール、１７ｂ…第２の半田ボール、２１…マザーボード、２１ａ…第４のランド、２１ｂ…延出部
【図１】
2015176966.tif 000003
【図２】
2015176966.tif 000004
【図３】
2015176966.tif 000005
【図４】
2015176966.tif 000006
【図５】
2015176966.tif 000007
【図６】
2015176966.tif 000008
【図７】
2015176966.tif 000009
【図８】
2015176966.tif 000010
【図９】
2015176966.tif 000011