(57)【要約】【課題】ラッチアップを保護する回路までの、寄生配線抵抗を小さくする必要がありパターンレイアウトの制約があった。【解決手段】電源印加時の電圧変化のうち、任意の閾値より短時間で変化する電圧変化のみを通過させる手段と、前記任意の閾値より短時間で変化する電圧変化のみを通過させる手段によって通過した電圧変化に基づき、半導体集積回路の電源端子とＧＮＤ端子とを短絡させる為の短絡手段を有する構成とした。【選択図】  図１
2015185696.tif 000002
【特許請求の範囲】
【請求項１】
電源が印加された場合の電圧変化のうち、任意の値より短時間で変化する電圧変化のみを通過させる手段と、
前記任意の値より短時間で変化する電圧変化のみを通過させる手段によって通過した電圧変化に基づき回路の電源端子とＧＮＤ端子とを短絡させる為の短絡手段を有することを特徴とする保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源印加時の過電圧等によって発生するラッチアップから、半導体集積回路装置などを保護する為に有効な保護回路技術に関する。
【背景技術】
【０００２】
近年、デジタルカメラなどの撮像装置や、モバイル機器においては、小型化や高機能化に伴い半導体集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ，以下ＩＣと略す）のプロセス微細化が進んでいる。また、高速・低消費電力化に対応した低電圧から、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）などに代表される表示部の高輝度化に対応した、バックライト駆動電圧の高電圧化などにより、異種多電源に対応したＩＣが必要になってきている。その結果ＩＣにとって、よりラッチアップに対して厳しい環境となり、いままで以上にその対策を考慮する必要があった。
【０００３】
特許文献１には、ラッチアップ発生時に負荷を駆動するための電圧を制御する電圧制御回路を設けたラッチアップ保護回路が開示されている。
【０００４】
上記対策を行う為の従来構成を図５に示す。図５において、１０１は電源を示しており、ここでは、リチュウムイオン電池などのバッテリーや、ＡＣアダプターなども含む。１０２はスイッチを示しており、ここではＬｉイオン電池や、ＡＣアダプターなどを、モバイル機器に抜き差しする行為なども含め、電源のＯＮ／ＯＦＦを行っている。１１０はＩＣであり、例えば、電源コントロール用のＩＣ等である。１０３はＩＣの出力に接続されたコンデンサ、１０４はラッチアップを防止する為の電流バイパス用ダイオードで、例えばショットキーバリアダイオード、１０５は配線パターンの寄生抵抗である。
【０００５】
また、次にＩＣ１１０の内部を説明する。１１１はＧＮＤ端子であり、１１２は電源などの、外部電源入力用のＶＤＤ端子である。１１３は出力用のＶＯＵＴ端子であり、１１４はＶＤＤ端子１１２とＶＯＵＴ端子１１３との間にあるＢｏｄｙ  Ｄｉｏｄｅである。ＧＮＤ端子１１１との接続も考慮すると、ＰＮＰトランジスタを構成している。１１５はＩＣ１１０の内部に形成される寄生素子であり、１１６は、ＧＮＤ１１１とＰＮＰトランジスタ１１４のコレクタとの間に存在する寄生抵抗である。１１７は内部寄生ＮＰＮトランジスタ、１１８は内部寄生ＮＰＮトランジスタ１１７のコレクタと、ＶＤＤ端子１１２の間に存在する寄生抵抗、１１９は内部寄生ＰＮＰトランジスタ、である。
【０００６】
ここで従来回路の動作説明を行う。今仮に、電流バイパス用ダイオード１０４が無くオープンになっていたとする。スイッチ１０２がＯＮされた場合、電源１０１から、ＶＤＤ端子１１２と、ＰＮＰトランジスタ１１４のエミッターベースと、ＶＯＵＴ端子１１３を介して１０３のコンデンサにチャージする為の電流が流れる。ＰＮＰトランジスタ１１４のエミッタ―ベース間に電流Ｉｂｅが流れると、ＰＮＰトランジスタの電流増幅率倍の電流ＩｃｅがＰＮＰトランジスタのエミッタ―コレクタ間に流れる。この電流が大きく、寄生抵抗１１６の両端電圧が寄生ＮＰＮトランジスタ１１７をＯＮさせる程度になった場合、寄生ＮＰＮトランジスタ１１７が動作する。さらに、ＶＤＤ端子１１２から電流を引き、寄生配線抵抗１１８の両端電圧が寄生ＰＮＰトランジスタ１１９をＯＮさせる程度になった場合、寄生ＰＮＰ１１９が動作し抵抗１１６に電流が流れ、ラッチアップ状態になり、ＩＣ１１０が劣化してしまう場合がある。
【０００７】
次に、電流バイパス用ダイオード１０４が接続されていた場合を説明する。特にこの電流バイパス用ダイオードは、ＰＮＰトランジスタ１１４のベース―エミッタ間で形成されるダイオードの順方向電圧（以降、ＶＦ）よりも電圧の低いＶＦのダイオード（例えばショットキーバリアダイオード）等を用いる。スイッチ１０２がＯＮされた場合、電源１０１から、電流バイパス用ダイオード１０４を介して、１０３のコンデンサにチャージする為、ＰＮＰトランジスタ１１４のエミッタ―ベース間にはＩＣ１１０がラッチアップを起こすほどの大電流が流れる事がない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平７−２３４７９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、電流バイパス用ダイオード１０４までの寄生配線抵抗１０５が大きい場合に、バイパス電流が流れた際に、寄生配線抵抗１０５と、電流バイパス用ダイオード１０４を合わせた両端電圧が高くなってしまう。この場合に、下記（１）式を満たさない条件となると、ＰＮＰトランジスタ１１４に電流が流れるようになり、最終的に、ＰＮＰトランジスタ１１４にラッチアップを引き起こすほどの大電流が流れて、ラッチアップを起こす可能性がある。
【００１０】
Ｒ１０５＜（ＶＦ１１４―ＶＦ１０４）÷Ｉ１０５・・・（１）
（但し、Ｒ１０５：寄生配線抵抗１０５の抵抗値、ＶＦ１１４：ＰＮＰトランジスタ１１４のエミッタ―ベース間電圧、ＶＦ１０４：電流バイパス用ダイオード１０４の順方向電圧、
Ｉ１０５：Ｒ１０５に流れる電流）
そのために、電流バイパス用ダイオード１０４をＩＣ１１０のＶＤＤ端子１１２とＶＯＵＴ端子１１３の側に配置し、配線を短くするといったパターンレイアウトの制約があった。
【課題を解決するための手段】
【００１１】
本発明に係る保護回路は、電源が印加された場合の電圧変化のうち、任意の値より短時間で変化する電圧変化のみを通過させる手段と、前記任意の値より短時間で変化する電圧変化のみを通過させる手段によって通過した電圧変化に基づき回路の電源端子とＧＮＤ端子とを短絡させる為の短絡手段を有することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、配線を短くするといったパターンレイアウトの制約を少なくして、ＩＣのラッチアップを防ぐ事ができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態を説明する回路図
【図２】本発明の第１の実施形態を説明するグラフ
【図３】本発明の第２の実施形態を説明する回路図
【図４】本発明の第３の実施形態を説明する回路図
【図５】従来の実施形態を説明する回路図
【発明を実施するための形態】
【００１４】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。図１は、本発明の実施形態にかかわる保護回路である。
【実施例１】
【００１５】
以下、図１を参照して、本発明の第１の実施例による、保護回路について説明する。図１において、図５と同様な箇所は同じ符号をつけて、ここでの説明は省略する。図１において、１２０はＶＤＤ端子１１２（電源端子）とＧＮＤ端子１１１を短絡させる為のトランジスタである。また、１２１はＶＤＤ端子１１２の電圧変化のうち、短い時間での電圧変化のみを通過させる為のハイパスフィルタである。また、１２２はハイパスフィルタを構成するコンデンサであり、１２３はハイパスフィルタを構成する抵抗である。
【００１６】
また、１２４はＶＤＤ端子１１２からトランジスタ１２０を経て、ＧＮＤ端子１１１までの経路に存在する寄生配線抵抗であり、本実施形の構成とは直接は関係ないが説明に必要な為記載してある。
【００１７】
スイッチ１０２がＯＮされて、電源がＶＤＤ端子１１２に印加されると、ＶＤＤ端子１１２と、ＰＮＰトランジスタ１１４のエミッタ―ベースと、ＶＯＵＴ端子１１３を経由して、１０３に電流が流れる。この際、ＶＤＤ端子１１２の電圧立ち上が急峻であればあるほど、下記（２）の関係式より、１０３に流れる電流量は多くなってしまう。
【００１８】
ｉ＝Ｃ×ΔＶ÷Δｔ・・・（２）
（ｉ：電流、Ｃ：コンデンサ容量、ΔＶ：電圧の変化量、Δｔ：時間変化量）
また、この時の電圧波形と電流波形のグラフを図２に示す。図２の（ａ）はＶＤＤ端子１１２の電圧波形で、縦軸は電圧、横軸は時間を示している。図２（ｂ）はＰＮＰトランジスタ１１４のエミッタ―ベースに流れる電流波形で、縦軸は電流値、横軸は時間軸を示しており、横軸の時間は（ａ）と同じである。今、図２（ｂ）の破線で示した電流値ＩＬＵ以上の電流が、トランジスタ１１４に流れた場合にＩＣ１１０がラッチアップするとする。このラッチアップを引き起こす電流値ＩＬＵは、ＩＣのパターンレイアウト、及び製造プロセスなど、様々な要因で、異なる為、各ＩＣによって異なり、実験的に測定を行う事で得られるのである。
【００１９】
ここで、電流値ＩＬＵが流れるには、上記（２）式より、
ΔｔＬＵ  ＝Ｃ×ΔＶ÷ＩＬＵ・・・（３）
（ΔｔＬＵ：ラッチアップが発生する立ち上り時間）
となり、このΔｔＬＵより短時間に電圧が立ち上った場合である。
【００２０】
このように、ＶＤＤ端子１１２の電圧立ち上がりが、ΔｔＬＵ  ＝Ｃ×ΔＶ÷ＩＬＵよりも短い時間であった場合に、ＰＮＰトランジスタ１１４に流れる電流量が、ＩＣ１１０がラッチアップ引き起こす電流量を超えてしまい、ラッチアップが発生してしまう。
【００２１】
そこで本実施形では、このＶＤＤ端子１１２の電圧立ち上り時の電圧変化が、ΔｔＬＵ  よりも短い時間で、ラッチアップが発生してしまう場合に、トランジスタ１２０を用いて、ＶＤＤ端子１１２とＧＮＤ端子１１１を短絡させている。トランジスタ１２０は、ＶＤＤ端子１１２とＧＮＤ端子１１１を短絡させる為に用いられる。
【００２２】
具体的には、コンデンサ１２２と抵抗１２３の定数によって、ハイパスフィルタ１２２のカットオフ周波数を、ΔｔＬＵ  よりも短い時間で変化する電圧変化を通過させるように任意に設定する。これにより、ＶＤＤ端子１１２の電圧が、任意に設定した時間より短時間で立ち上がった場合に、コンデンサ１１２を介してトランジスタ１２０のベース電圧もＶＤＤ端子１１２の電圧に追従して変化する。この場合に、トランジスタ１２０がＯＮする電圧となると、トランジスタ１２０が動作し、ＶＤＤ端子１１２と、ＧＮＤ端子１１１を短絡する。これにより、ＶＤＤ電圧は低下し、ＩＣ１１０がラッチアップを起こすことはない。また、ＶＤＤ端子１１２の電圧の立ち上がりが、任意に設定した時間より長い時間で立ち上った場合は、ＶＤＤ端子１１２の電圧の立ち上がりは、トランジスタ１２０のベースに伝わらない。このため、トランジスタ１２０のベース電圧は、抵抗１２３によりトランジスタ１２０のエミッタ電圧にプルダウンされて、トランジスタ１２０が動作することはない。
【００２３】
また、寄生配線抵抗１２４に関しても、下記（３）式を満たせばよく、従来例に比べ、抵抗値が高くてもよい為、パターンレイアウトの制約が少ない。
【００２４】
Ｒ１２４＜ＶＦ１１９÷Ｉ１２４・・・（３）
（但し、Ｒ１２４：寄生配線抵抗１２４の抵抗値、ＶＦ１１９：部寄生ＰＮＰトランジスタのエミッタ―ベース間電圧、Ｉ１２４：Ｒ１２４に流れる電流）
【実施例２】
【００２５】
実施例１において、ＶＤＤ端子１１２がハイパスフィルタ１２１のカットオフ周波数より高い周波数成分の電圧変動が発生した場合、ラッチアップを引き起こさない電圧変動であったとしても、トランジスタ１２０が動作する。このため、ＶＤＤ端子１１２とＧＮＤ端子１１１を短絡し、無駄な電流を流したり、または、過剰な電圧低下を招いたりする恐れがある。そのために、ハイパスフィルタのカットオフ周波数は、ラッチアップを引き起こすスイッチ１０２がＯＮした時のノイズ周波数よりも低い周波数に設定しながらも、できるだけ高い周波数に設定する必要があった。
【００２６】
一般的に、ＩＣのラッチアップ耐量は、高温になればなるほど弱くなる。それは、ＩＣ内部の寄生トランジスタ１１８及び１１７のＶＦが高温になると小さくなる事と、寄生抵抗１１６及び１１８の抵抗値が高温になると高く事が要因である。この為、実施例１の場合は、ハイパスフィルタ１２１のカットオフ周波数を、ワーストケースである高温時に合わせる必要がある。また、低温時においても、ローパスフィルタ１２１のカットオフ周波数は不必要に低い周波数で設定され、低温時にラッチアップを引き起こさない電圧変動があったとしても、トランジスタ１２０が動作する。このため、ＶＤＤ端子１１２とＧＮＤ端子１１１を短絡し、無駄な電流を流したり、または、過剰な電圧低下を招いたりしていていた。
【００２７】
本発明の第２の実施例では、この点を鑑みている。以下、図３を参照して、本発明の第２の実施例による、保護回路について説明する。
【００２８】
図３において、図１と同様な個所は同じ符号をつけて、ここでの説明は省略する。図３において、１３１はＩＣ１１０の温度を検出する温度検出部、１３２は温度検出部の検出結果に応じて容量値を可変にすることが可能な、ハイパスフィルタを構成する可変コンデンサである。また、１２３は温度検出部の検出結果に応じて抵抗値を可変にする事が可能な、ハイパスフィルタを構成する可変抵抗である。
【００２９】
図３において、ＩＣ１１０の温度を、温度検出部１３１で検出し、高温であった場合、ハイパスフィルタ１２１を構成する可変コンデンサ１３２と可変抵抗１３３の定数を変更し、カットオフ周波数を低くする。また、ＩＣ１１０の温度を、温度検出部１３１で検出し、低温であった場合、ハイパスフィルタ１２１を構成する可変コンデンサ１３２と可変抵抗１３３の定数を変更し、カットオフ周波数を高温時よりも高くする。これにより、どのような温度状態においても、ラッチアップを防止することができ、かつ、ラッチアップ耐量が強い、低温時においては、ローパスフィルタのカットオフ周波数を高くし、無駄な電流や、過剰な電圧低下を招く事を低減できる。
【００３０】
本実施形では、温度検出部１３１とハイパスフィルタ１２１を構成する可変抵抗１３３を別々に記載した。例えば、可変抵抗１３３に温度検出用の抵抗サーミスタなどの温度による抵抗値変化特性を利用し、温度が高い時には可変抵抗１３３の抵抗値が高くなり、カットオフ周波数を低高くする。また、温度が低い時には抵抗値が低くなり、カットオフ周波数を高くする。これにより、温度検出部１３１とハイパスフィルタ１２１を構成する可変抵抗１３３を共通化することも可能である。
【実施例３】
【００３１】
実施例１及び実施例２において、電源１０１は、その種類などにより、流せる事が可能な電流量は異なる。例えば、ＡＣアダプターに比べ、Ｌｉイオンバッテリーなどは、電池容量や、内部インピーダンス等の要因で、最大で流せる事が出来る電流量は小さい。そのため、Ｌｉイオンバッテリーの場合では、ラッチアップを引き起こす電流が流れない事がある。しかしながら、複数種の電源に対応したモバイル機器などでは、ラッチアップを引き起こす可能性のある最大で流せる電流値が多い電源を考慮する必要がある。また、最大で流せる事が出来る電流量は小さい電源が接続された場合においても、カットオフ周波数を超える電圧変動があった場合に、トランジスタ１２０が動作して無駄な電流を流したり、または、過剰な電圧低下を招いたりしていた。
【００３２】
本発明の第３の実施例では、この点を鑑みている。以下、図４を参照して、本発明の第２の実施例による、保護回路について説明する。
【００３３】
以下、図４を参照して、本発明の第３の実施例による、保護回路について説明する。図４において、図３と同様な個所は同じ符号をつけて、ここでの説明は省略する。図４において、１４１は電源を示しており、例えばＬｉイオンバッテリーなどの、最大で流せる電流値の少ない電源である。また、１４２は電源を示しており、例えば、ＡＣアダプターなどの最大で流せる電流値が多い電源である。また、１４３はスイッチを示しており、ここではＬｉイオン電池や、ＡＣアダプターなどを、モバイル機器に抜き差しする行為なども含め、電源のＯＮ／ＯＦＦを行っている。１４４はスイッチ１４３の情報を元に、電源の種類を検出する電源種類検出部である。
【００３４】
図４において、スイッチ１４３の情報より、電源種類検出部１４４で電源種類を検出し、最大電流量の大きな電源であった場合は、ハイパスフィルタ１２１を構成する可変コンデンサ１３２と可変抵抗１３３の定数を変更し、カットオフ周波数を低くする。また、スイッチ１４３の情報より、電源種類検出部１４４で電源種類を検出し、最大電流量の小さい電源であった場合は、ハイパスフィルタ１２１を構成する可変コンデンサ１３２と可変抵抗１３３の定数を変更し、カットオフ周波数を高くする。これにより、ラッチアップを引き起こす電流を流す可能性がある電源の場合は、ハイパスフィルタ１２１のカットオフ周波数を低く設定して、ラッチアップを防止する。また、ラッチアップを引き起こす可能性が低い、電流を多く流すことができない電源の場合は、ローパスフィルタのカットオフ周波数を高くし、無駄な電流や、過剰な電圧低下を招く事を低減できる。
【００３５】
本実施例では、電源種類の検出にスイッチ１４３の情報を元にすると記載しているが、例えば、モバイル機器の電池蓋の開閉などで、電源種類の検出をおこなってもよい。
【００３６】
以上、本発明の好ましい実施形態について、説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００３７】
１０１・・・電源、１０２・・・スイッチ、１０３・・・コンデンサ、１１０・・・ＩＣ、１１１・・・ＧＮＤ端子、１１２・・・電源端子、１１３・・・出力端子、１１４・・・ＰＮＰトランジスタ、１１５・・・ＩＣ内部の寄生素子、１１６・・・寄生抵抗、１１７・・・寄生ＮＰＮトランジスタ、１１８・・・寄生抵抗、１１９・・・寄生ＰＮＰトランジスタ、１２０・・・短絡用トランジスタ、１２１・・・ハイパスフィルタ、１２２・・・コンデンサ、１２３・・・抵抗
【図２】
2015185696.tif 000003
【図１】
2015185696.tif 000004
【図３】
2015185696.tif 000005
【図４】
2015185696.tif 000006
【図５】
2015185696.tif 000007