(57)【要約】【課題】低電圧動作を確保しながら電流駆動能力の向上が図られる半導体装置と電力増幅器とを提供する。【解決手段】バイポーラトランジスタＢＴを備えた半導体装置では、ｎ型コレクタ層４は、ガリウムヒ素（ＧａＡｓ）を含むｎ型ＧａＡｓ第１コレクタ層４ａと、窒化ガリウムヒ素（ＧａＡｓＮ）を含むｎ型ＧａＡｓＮ第２コレクタ層４ｂ（ＧａＮモル比：０．０１８）との二層構造とされる。ｎ型ＧａＡｓＮ第２コレクタ層４ｂに接するように、ゲルマニウム（Ｇｅ）を含むｐ型Ｇｅベース層５が形成されている。【選択図】図２
2015185649.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロ接合型のバイポーラトランジスタを備えた半導体装置であって、
前記バイポーラトランジスタは、
コレクタ層と、
前記コレクタ層上に形成された、ゲルマニウム（Ｇｅ）を含むベース層と、
前記ベース層上に形成されたエミッタ層と
を有し、
前記コレクタ層は、
ガリウムヒ素（ＧａＡｓ）を含む第１コレクタ層と、
窒化ガリウム（ＧａＮ）を含有する窒化ガリウムヒ素（ＧａＡｓＮ）を含む第２コレクタ層と
を備え、
前記第２コレクタ層と前記ベース層とが互いに接するように形成された、半導体装置。
【請求項２】
前記第２コレクタ層における前記窒化ガリウム（ＧａＮ）のモル比は、少なくとも前記ベース層に接する部分では０．０１８以上に設定された、請求項１記載の半導体装置。
【請求項３】
前記第２コレクタ層における前記窒化ガリウム（ＧａＮ）のモル比は、前記ベース層に接する第１部分におけるモル比が、前記第１コレクタ層に接する第２部分におけるモル比よりも高く設定された、請求項１または２に記載の半導体装置。
【請求項４】
前記第２部分における前記モル比は０に設定され、
前記第２コレクタ層は、前記第１部分から前記第２部分にかけて、前記モル比が徐々に減少するプロファイルをもって形成された、請求項３記載の半導体装置。
【請求項５】
前記第２コレクタ層における前記窒化ガリウム（ＧａＮ）のモル比をＸとすると、
前記第２コレクタ層の厚さは、次の式、
ｄ（ｎｍ）＝１．７９２・Ｘ-1.141
によって算出される厚さｄ以下の厚さに設定された、請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記バイポーラトランジスタは基板の表面に形成され、
前記基板の前記表面は、前記基板の結晶面｛１００｝に対して、＜０１１＞方向に少なくとも２度傾いたオフ角度を有する、請求項１〜５のいずれかに記載の半導体装置。
【請求項７】
前記エミッタ層は、インジウムガリウムリン（ＩｎＧａＰ）およびアルミニウムガリウムヒ素（ＡｌＧａＡｓ）のいずれかによって形成された、請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記バイポーラトランジスタを複数備え、
複数の前記バイポーラトランジスタは電気的に並列に接続された、請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
請求項１〜８のいずれかに記載の半導体装置を実装した電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および電力増幅器に関し、特に、ヘテロ接合型のバイポーラトランジスタを備えた半導体装置と、そのような半導体装置を適用した電力増幅器とに関するものである。
【背景技術】
【０００２】
近年、携帯端末機等のパワーアンプモジュールを構成するトランジスタとして、ヘテロ接合型のバイポーラトランジスタが用いられている。この種のバイポーラトランジスタは、ＨＢＴ（Hetero junction Bipolar Transistor）と称されている。このバイポーラトランジスタに要求される特性の一つに低電圧動作が挙げられる。低電圧動作をさせるためには、ベース層のエネルギーバンドギャップを小さくすることが求められる。エネルギーバンドギャップを小さくする半導体材料としてゲルマニウム（Ｇｅ）がある。
【０００３】
そこで、ベース層にゲルマニウム（Ｇｅ）を適用した半導体装置の一例として、特許文献１に挙げられている半導体装置について説明する。図２７に示すように、バイポーラトランジスタＢＴでは、半絶縁性ＧａＡｓ基板１０１に接するようにｎ型ＧａＡｓサブコレクタ層１０２が形成されている。
【０００４】
ｎ型ＧａＡｓサブコレクタ層１０２に接するように、ｎ型ＧａＡｓコレクタ層１０３が形成されている。ｎ型ＧａＡｓコレクタ層１０３に接するように、ｐ型Ｇｅベース層１０４が形成されている。ｐ型Ｇｅベース層１０４に接するように、ｎ型ＩｎＧａＰエミッタ層１０５が形成されている。
【０００５】
ｎ型ＩｎＧａＰエミッタ層１０５に接するように、ｎ型ＩｎＧａＰコンタクト層１０６が形成され、そのｎ型ＩｎＧａＰコンタクト層１０６に接するように、ｎ型ＧａＡｓエミッタコンタクト層１０７が形成されている。ｎ型ＧａＡｓエミッタコンタクト層１０７に接するように、ｎ型ＩｎＧａＡｓエミッタコンタクト層１０８が形成されている。
【０００６】
ｎ型ＩｎＧａＡｓエミッタコンタクト層１０８に接するように、エミッタ電極１１３が形成されている。ｐ型Ｇｅベース層１０４に接するように、ベース電極１１２が形成されている。ｎ型ＧａＡｓサブコレクタ層１０２に接するように、コレクタ電極１１１が形成されている。背景技術に係る半導体装置は、上記のように構成される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２４３４０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の半導体装置では以下のような問題点があった。
ｐ型Ｇｅベース層１０４はｎ型ＧａＡｓコレクタ層１０３に接するように形成される。ここで、ｐ型Ｇｅベース層１０４を構成するゲルマニウム（Ｇｅ）のエネルギ−バンドギャップは約０．７ｅＶであるのに対して、ｎ型ＧａＡｓコレクタ層１０３を構成するガリウムヒ素（ＧａＡｓ）のエネルギーバンドギャップは約１．４ｅＶである。
【０００９】
このため、ｐ型Ｇｅベース層１０４とｎ型ＧａＡｓコレクタ層１０３との接合部分には、ガリウムヒ素（ＧａＡｓ）のエネルギーバンドギャップ（約１．４ｅＶ）とゲルマニウム（Ｇｅ）のエネルギ−バンドギャップ（約０．７ｅＶ）との差に起因して、エネルギー障壁が出現することになる。
【００１０】
バイポーラトランジスタでは、ｎ型ＩｎＧａＰエミッタ層１０５からｐ型Ｇｅベース層１０４に注入された電子は、ｐ型Ｇｅベース層１０４中をｎ型ＧａＡｓコレクタ層１０３へ向かって拡散によって移動する。
【００１１】
しかしながら、電子が、ｐ型Ｇｅベース層１０４とｎ型ＧａＡｓコレクタ層１０３との接合部分に到達すると、前述したエネルギー障壁によってｎ型ＧａＡｓコレクタ層１０３への電子の注入が抑制されることになる。このため、十分なコレクタ電流を得ることができず、バイポーラトランジスタとしての電流駆動能力を向上させるのが阻害されるおそれがあった。
【００１２】
本発明は上記問題点を解決するためになされたものであり、一つの目的は、低電圧動作を確保しながら電流駆動能力の向上が図られる半導体装置を提供することであり、他の目的は、そのような半導体装置を適用した電力増幅器を提供することである。
【課題を解決するための手段】
【００１３】
本発明に係る半導体装置は、ヘテロ接合型のバイポーラトランジスタを備えた半導体装置である。バイポーラトランジスタは、コレクタ層とベース層とエミッタ層とを有している。ベース層はコレクタ層上に形成されて、ゲルマニウム（Ｇｅ）を含んでいる。エミッタ層はベース層上に形成されている。コレクタ層は、ガリウムヒ素（ＧａＡｓ）を含む第１コレクタ層と、窒化ガリウム（ＧａＮ）を含有する窒化ガリウムヒ素（ＧａＡｓＮ）を含む第２コレクタ層とを備えている。第２コレクタ層とベース層とが互いに接するように形成されている。
【００１４】
本発明に係る半導体装置によれば、窒化ガリウム（ＧａＮ）を含有する窒化ガリウムヒ素（ＧａＡｓＮ）を含む第２コレクタ層と、ゲルマニウム（Ｇｅ）を含むベース層とが互いに接するように形成されている。これにより、低電圧動作を確保しながら十分なコレクタ電流を得ることができ、電流駆動能力を向上させることができる。
【００１５】
第２コレクタ層における窒化ガリウム（ＧａＮ）のモル比は、少なくともベース層に接する部分では０．０１８以上に設定されていることが好ましい。
【００１６】
これにより、ベース層とコレクタ層との接合部分のエネルギー障壁を確実になくすことができる。
【００１７】
第２コレクタ層における窒化ガリウム（ＧａＮ）のモル比は、ベース層に接する第１部分におけるモル比が、第１コレクタ層に接する第２部分におけるモル比よりも高く設定されていることが好ましい。
【００１８】
さらに、第２部分におけるモル比は０に設定され、第２コレクタ層は、第１部分から第２部分にかけて、モル比が徐々に減少するプロファイルをもって形成されていることがより好ましい。
【００１９】
これにより、ベース・コレクタ間の帰還容量を抑えることができ、高周波特性を向上させることができる。
【００２０】
また、第２コレクタ層における窒化ガリウム（ＧａＮ）のモル比をＸとすると、第２コレクタ層の厚さは、次の式、ｄ（ｎｍ）＝１．７９２・Ｘ-1.141によって算出される許容膜厚ｄ以下の厚さに設定されていることが好ましい。
【００２１】
これにより、第２コレクタ層にミスフィット転位を発生させないようにすることができる。
【００２２】
また、バイポーラトランジスタは基板の表面に形成され、その基板の表面は、基板の結晶面｛１００｝に対して、＜０１１＞方向に少なくとも２度傾いたオフ角度を有していることが好ましい。
【００２３】
これにより、アンチフェーズドメインと称される結晶欠陥領域の発生を抑えることができ、バイポーラトランジスタの通電信頼性を確保することができる。
【００２４】
また、エミッタ層は、具体的には、インジウムガリウムリン（ＩｎＧａＰ）およびアルミニウムガリウムヒ素（ＡｌＧａＡｓ）のいずれかによって形成されていることが好ましい。
【００２５】
バイポーラトランジスタを複数備え、複数のバイポーラトランジスタは電気的に並列に接続されていることが好ましい。
【００２６】
これにより、半導体装置として大電力を扱うことができる。
本発明に係る電力増幅器は、上述した半導体装置を実装した電力増幅器である。
【００２７】
本発明に係る電力増幅器によれば、大電力に対応することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１に係る、バイポーラトランジスタを備えた半導体装置の平面図である。
【図２】同実施の形態において、図１に示される断面線ＩＩ−ＩＩにおける断面図である。
【図３】比較例に係る半導体装置のバイポーラトランジスタのエネルギーバンドを模式的に示す図である。
【図４】同実施の形態において、図１および図２に示すバイポーラトランジスタのｎ型ＧａＡｓＮ第２コレクタ層におけるＧａＮのモル比のプロファイルと、バイポーラトランジスタのエネルギーバンドとを模式的に示す図である。
【図５】同実施の形態において、ＧａＮのモル比と許容最大膜厚との関係を示すグラフである。
【図６】同実施の形態において、傾斜基板としての半絶縁性ＧａＡｓ基板の構造を模式的に示す部分断面図である。
【図７】本発明の実施の形態２に係る、バイポーラトランジスタを備えた半導体装置の平面図である。
【図８】同実施の形態において、図７に示される断面線ＶＩＩＩ−ＶＩＩＩにおける断面図である。
【図９】同実施の形態において、図７および図８に示すバイポーラトランジスタのｎ型ＧａＡｓＮ第２コレクタ層におけるＧａＮのモル比のプロファイルを模式的に示す図である。
【図１０】同実施の形態において、図７および図８に示すバイポーラトランジスタのｎ型ＧａＡｓＮ第２コレクタ層におけるＧａＮのモル比のプロファイルと、バイポーラトランジスタのエネルギーバンドとを模式的に示す図である。
【図１１】同実施の形態において、バイポーラトランジスタのｎ型ＧａＡｓＮ第２コレクタ層におけるＧａＮのモル比のプロファイルの一変形例を模式的に示す図である。
【図１２】同実施の形態において、バイポーラトランジスタのｎ型ＧａＡｓＮ第２コレクタ層におけるＧａＮのモル比のプロファイルの他の変形例を模式的に示す図である。
【図１３】本発明の実施の形態３に係る、複数のバイポーラトランジスタを備えた半導体装置におけるバイポーラトランジスタの接続態様を示す回路図である。
【図１４】同実施の形態において、複数のバイポーラトランジスタを備えた半導体装置の平面図である。
【図１５】同実施の形態において、図１４に示される断面線ＸＶ−ＸＶにおける断面図である。
【図１６】本発明の実施の形態４に係る、複数のバイポーラトランジスタを備えた半導体装置の製造方法の一工程を示す断面図である。
【図１７】同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。
【図１８】同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】本発明の実施の形態５に係る、複数のバイポーラトランジスタを備えた半導体装置が適用された電力増幅器の構成を示すブロック図である。
【図２６】同実施の形態において、電力増幅器に搭載された半導体装置とその周辺部分とを模式的に示す部分断面図である。
【図２７】背景技術に係る、バイポーラトランジスタを備えた半導体装置を示す断面図である。
【発明を実施するための形態】
【００２９】
実施の形態１
ここでは、バイポーラトランジスタのコレクタ層として、二層構造のコレクタ層を備えた半導体装置の第１例について説明する。
【００３０】
図１および図２に示すように、半絶縁性ＧａＡｓ基板１の表面に接するように、アンドープＧａＡｓバッファー層２（膜厚：０．１μｍ）が形成されている。なお、半絶縁性ＧａＡｓ基板１として、後述するように、基板表面を結晶面から所定の角度をもって傾斜させた傾斜基板が用いられる。アンドープＧａＡｓバッファー層２に接するように、ｎ型ＧａＡｓサブコレクタ層３（Ｓｉドーピング濃度：５×１０18ｃｍ-3、膜厚：０．６μｍ）が形成されている。
【００３１】
ｎ型ＧａＡｓサブコレクタ層３に接するように、ｎ型コレクタ層４が形成されている。ｎ型コレクタ層４は、ガリウムヒ素（ＧａＡｓ）を含むｎ型ＧａＡｓ第１コレクタ層４ａ（Ｓｉドーピング濃度：１×１０16ｃｍ-3、膜厚：１．０μｍ）と、窒化ガリウムヒ素（ＧａＡｓＮ）を含むｎ型ＧａＡｓＮ第２コレクタ層４ｂ（ＧａＮモル比：０．０１８、Ｓｉドーピング濃度：１×１０16ｃｍ-3、膜厚：１００ｎｍ）との二層構造とされる。ｎ型ＧａＡｓ第１コレクタ層４ａは、ｎ型ＧａＡｓサブコレクタ層３に接するように形成され、ｎ型ＧａＡｓＮ第２コレクタ層４ｂは、ｎ型ＧａＡｓ第１コレクタ層４ａに接するように形成されている。
【００３２】
ｎ型ＧａＡｓＮ第２コレクタ層４ｂに接するように、ゲルマニウム（Ｇｅ）を含むｐ型Ｇｅベース層５（Ｇａドーピング濃度：４×１０19ｃｍ-3、膜厚：１５０ｎｍ）が形成されている。ｐ型Ｇｅベース層５に接するように、インジウムガリウムリン（ＩｎＧａＰ）を含むｎ型ＩｎＧａＰエミッタ層６（ＩｎＰモル比：０．４８、Ｓｉドーピング濃度：３×１０17ｃｍ-3、膜厚：３０ｎｍ）が形成されている。
【００３３】
ｎ型ＩｎＧａＰエミッタ層６に接するように、ｎ型ＧａＡｓコンタクト層８（Ｓｉドーピング濃度：５×１０18ｃｍ-3、膜厚：５０ｎｍ）が形成されている。ｎ型ＧａＡｓコンタクト層８に接するように、ｎ型ＩｎＧａＡｓコンタクト層９（ＩｎＡｓモル比：０．５、Ｓｉドーピング濃度：１×１０19ｃｍ-3、膜厚：５０ｎｍ）が形成されている。エミッタ寸法は、３μｍ×２０μｍであり、矩形のエミッタとされている。
【００３４】
ｎ型ＩｎＧａＡｓコンタクト層９に接するようにエミッタ電極１３が配置されている。ｎ型ＧａＡｓサブコレクタ層３に接するように、コレクタ電極１１が配置されている。エミッタ層６を介してｐ型Ｇｅベース層５に接するようにベース電極１２が配置される。コレクタ電極１１は、ＡｕＧｅ（膜厚：６０ｎｍ）／Ｎｉ（膜厚：１０ｎｍ）／Ａｕ（膜厚：２００ｎｍ）を積層することによって形成されている。ベース電極１２は、Ｔｉ（膜厚：５０ｎｍ）／Ｐｔ（膜厚：５０ｎｍ）／Ａｕ（膜厚：２００ｎｍ）を積層することによって形成されている。エミッタ電極１３は、ＷＳｉ（Ｓｉモル比：０．３、膜厚：０．３μｍ）によって形成されている。
【００３５】
半絶縁性ＧａＡｓ基板１の周辺部には、バイポーラトランジスタＢＴの外部との電気的な接続を行うための金属パッド１７、１８、１９が形成されている。コレクタ電極１１と金属パッド１９とが、コレクタ配線１４によって電気的に接続されている。ベース電極１２と金属パッド１８とが、ベース配線１５によって電気的に接続されている。エミッタ電極１３と金属パッド１７とが、エミッタ配線１６によって電気的に接続されている。
【００３６】
なお、バイポーラトランジスタＢＴを構成する各層について、たとえば、ｎ型ＧａＡｓＮ第２コレクタ層４ｂについては、窒化ガリウムヒ素（ＧａＡｓＮ）を含むｎ型ＧａＡｓＮ第２コレクタ層４ｂと表現している。これは、第２コレクタ層が、窒化ガリウムヒ素（ＧａＡｓＮ）だけから形成されることを意味するものではなく、第２コレクタ層が、実質的に窒化ガリウムヒ素（ＧａＡｓＮ）によって形成され、これに、所定の導電型に設定するための不純物や製造工程上の不純物等が含まれることを意味するものである。他の、ｎ型ＧａＡｓ第１コレクタ層４ａ、ｐ型Ｇｅベース層５およびｎ型ＩｎＧａＰエミッタ層６等についても同様である。
【００３７】
上述したバイポーラトランジスタＢＴを備えた半導体装置では、ｎ型コレクタ層４がｎ型ＧａＡｓＮ第２コレクタ層４ｂを備えていることで、低電圧動作を確保しながら電流駆動能力を向上させることができる。このことについて、比較例として、図２７に示す半導体装置を挙げ、その比較例に係る半導体装置との関係で説明する。
【００３８】
比較例に係る半導体装置では、ベース層とコレクタ層との接合部分には、エネルギー障壁が出現することを述べた。そのエネルギーバンド（ポテンシャルエネルギー）を模式的に図３に示す。図３に示すように、ｐ型Ｇｅベース層１０４とｎ型ＧａＡｓコレクタ層１０３との接合部分（接合部分ＣＪ）では、ガリウムヒ素（ＧａＡｓ）のエネルギーバンドギャップ（１．４ｅＶ）とゲルマニウム（Ｇｅ）のエネルギ−バンドギャップ（０．７ｅＶ）との差に起因して、エネルギー障壁２００が出現している。
【００３９】
このため、前述のエネルギー障壁２００によって、ｎ型ＩｎＧａＰエミッタ層１０５からｐ型Ｇｅベース層１０４に注入されて接合部分ＣＪに到達した電子（ｅ−）が、ｎ型ＧａＡｓコレクタ層１０３へ注入されるのが阻害されることになる。その結果、比較例に係る半導体装置では、十分なコレクタ電流を得ることができなくなってしまう。
【００４０】
比較例に係る半導体装置に対して、本実施の形態に係るバイポーラトランジスタを備えた半導体装置では、ｎ型コレクタ層４は、ｎ型ＧａＡｓ第１コレクタ層４ａと、ｎ型ＧａＡｓＮ第２コレクタ層４ｂとの二層構造とされて、ｎ型ＧａＡｓＮ第２コレクタ層４ｂがｎ型ＧａＡｓ第１コレクタ層４ａに接するように形成されている。そのｎ型ＧａＡｓＮ第２コレクタ層４ｂにおけるＧａＮ（窒化ガリウム）のモル比は、０．０１８に設定されている。
【００４１】
ここで、図４に、ＧａＮのモル比のプロファイル（上側）と、バイポーラトランジスタのエネルギーバンド（ポテンシャルエネルギー）（下側）とを模式的に示す。図４に示すように、ｎ型ＧａＡｓＮ第２コレクタ層４ｂにおけるＧａＮのモル比は、ｎ型ＧａＡｓＮ第２コレクタ層４ｂの厚さ方向に一定の値に設定されており、この場合、０．０１８に設定されている（ＧａＡｓ1-xＮx：ｘ＝０．０１８）。
【００４２】
このように、コレクタ層として、ｎ型ＧａＡｓ層に窒素（Ｎ）を添加した層を用いることで、伝導帯端Ｅｃのポテンシャルエネルギーが、窒素（Ｎ）を添加させないｎ型ＧａＡｓ層の伝導帯端Ｅｃのポテンシャルエネルギーよりも下げられることになる。
【００４３】
これにより、ｐ型Ｇｅベース層５とｎ型コレクタ層４との接合部分（接合部分Ｊ１）においてエネルギー障壁がなくなり、ｎ型ＩｎＧａＰエミッタ層６からｐ型Ｇｅベース層５に注入されて接合部分Ｊ１に到達した電子が、ｎ型コレクタ層４へ効率的に注入される。しかも、ベース層として、エネルギーバンドギャップが比較的小さいｐ型Ｇｅベース層５が形成されている。その結果、低電圧動作を確保しながら十分なコレクタ電流を得ることができ、電流駆動能力を向上させることができる。
【００４４】
なお、比較例とした半導体装置を開示した特許文献１では、図２７に示す半導体装置の他に、ｐ型Ｇｅベース層とｎ型ＧａＡｓコレクタ層との間に、コレクタ層の一部となるｎ型Ｇｅ層を介在させた半導体装置（半導体装置Ｃ）が提案されている。このような半導体装置Ｃのバイポーラトランジスタでは、エミッタ層とベース層との接合はヘテロ接合となり、コレクタ層とベース層との接合は、ｎ型Ｇｅ層とｐ型Ｇｅ層とのホモ接合となる、シングルヘテロ接合のバイポーラトランジスタとなる。
【００４５】
一方、本実施の形態に係る半導体装置のバイポーラトランジスタでは、エミッタ層とベース層との接合は、ｎ型ＩｎＧａＰエミッタ層６とｐ型Ｇｅベース層５とのヘテロ接合となり、コレクタ層とベース層との接合は、ｎ型ＧａＡｓＮ第２コレクタ層４ｂとｐ型Ｇｅベース層５とのヘテロ接合となる、ダブルヘテロ接合のバイポーラトランジスタとなる。
【００４６】
ダブルヘテロ接合のバイポーラトランジスタと、シングルヘテロ接合のバイポーラトランジスタとでは、ダブルヘテロ接合のバイポーラトランジスタのオフセット電圧が、シングルヘテロ接合のバイポーラトランジスタのオフセット電圧よりも低くなる。
【００４７】
すなわち、コレクタ・エミッタ間電圧とコレクタ電流との関係を示すグラフにおいて、ダブルヘテロ接合のバイポーラトランジスタに対応するグラフは、シングルヘテロ接合のバイポーラトランジスタに対応するグラフよりも、コレクタ・エミッタ間電圧がより低い電圧から立ち上がることになる。
【００４８】
このため、同じコレクタ・エミッタ間電圧に対して、ダブルヘテロ接合のバイポーラトランジスタでは、シングルヘテロ接合のバイポーラトランジスタに比べて、低電圧領域において、コレクタ電流が高くなる。一方、同じコレクタ電流に対して、ダブルヘテロ接合のバイポーラトランジスタでは、シングルヘテロ接合のバイポーラトランジスタに比べて、コレクタ・エミッタ間電圧が低くなる。
【００４９】
したがって、上述したダブルヘテロ接合のバイポーラトランジスタでは、特許文献１に挙げられたシングルヘテロ接合のバイポーラトランジスタと比べて、電流駆動能力（コレクタ電流）を向上させることができるとともに、オン電圧（コレクタ・エミッタ間電圧）を下げることができる。
【００５０】
また、上述した半導体装置は、耐圧の観点から、特許文献１に提案されている半導体装置Ｃよりも高い耐圧を確保することができる。
【００５１】
パワーアンプに使用されるヘテロ接合型のバイポーラトランジスタでは、ベース・コレクタ間の耐圧が、バイポーラトランジスタとしての耐圧になり、この耐圧はコレクタ側のエネルギーバンドギャップによって決まる。
【００５２】
本実施の形態に係る半導体装置では、ｐ型Ｇｅベース層にはｎ型ＧａＡｓＮ第２コレクタ層４ｂが接している。一方、先行文献１に提案されている半導体装置Ｃでは、ｐ型ベース層には、ｎ型のＧｅ層がコレクタ層の一部として接している。窒化ガリウムヒ素（ＧａＡｓＮ）とゲルマニウム（Ｇｅ）とでは、窒化ガリウムヒ素（ＧａＡｓＮ）の方が、ゲルマニウム（Ｇｅ）よりもエネルギーバンドギャップが大きい。したがって、上述したバイポーラトランジスタでは、特許文献１に提案されているバイポーラトランジスタよりも、より高い耐圧を得ることができる。
【００５３】
なお、上述した半導体装置では、ｎ型ＧａＡｓＮ第２コレクタ層４ｂにおけるＧａＮのモル比を０．０１８に設定した場合を例に挙げて説明した。このモル比の値は、ｐ型Ｇｅベース層５のエネルギーバンドギャップ（約０．７ｅＶ）と、ｎ型ＧａＡｓ第１コレクタ層４ａのエネルギーバンドギャップ（約１．４ｅＶ）とに基づいて、ｐ型Ｇｅベース層５に接するｎ型コレクタ層４の部分における伝導帯端Ｅｃのポテンシャルエネルギー（ポテンシャルエネルギーＥＦＣ）が、ｐ型Ｇｅベース層５における伝導帯端Ｅｃのポテンシャルエネルギー（ポテンシャルエネルギーＥＢ）と同じになるように設定された値である。
【００５４】
バイポーラトランジスタＢＴとしては、ポテンシャルエネルギーＥＦＣが、ポテンシャルエネルギーＥＢと同じか、それよりも低ければ、接合部分Ｊ１に到達した電子をｎ型コレクタ層４へ効率的に注入することができる。このことから、ＧａＮのモル比としては、ｎ型コレクタ層４のうち、少なくともｐ型Ｇｅベース層５との接合部分Ｊ１におけるＧａＮのモル比が、０．０１８以上に設定されていればよい。
【００５５】
ところで、窒化ガリウム（ＧａＮ）を含有したｎ型ＧａＡｓＮ第２コレクタ層４ｂの格子定数は、下地のｎ型ＧａＡｓ第１コレクタ層４ａの格子定数と異なるため、ｎ型ＧａＡｓＮ第２コレクタ層４ｂの膜厚が所定の膜厚よりも厚くなると、ミスフィット転位が発生してしまうことがある。ｎ型ＧａＡｓＮ第２コレクタ層４ｂの膜厚として、このようなミスフィット転位を発生させない膜厚（許容膜厚）は、ＧａＮのモル比に依存して決定する必要がある。
【００５６】
その許容膜厚ｄは、ＧａＮのモル比をＸとすると、次の関係式
ｄ（ｎｍ）＜１．７９２・Ｘ-1.141
を満たすことが、発明者らの評価によって求められている。その許容膜厚ｄとＧａＮのモル比Ｘとの関係（グラフ）を図５に示す。ｎ型ＧａＡｓＮ第２コレクタ層４ｂにミスフィット転位を発生させないようにするには、ｎ型ＧａＡｓＮ第２コレクタ層４ｂの膜厚として、ＧａＮのモル比に対してグラフよりも下方の領域の膜厚に設定する必要がある。
【００５７】
また、上述した半導体装置では、半絶縁性ＧａＡｓ基板１として、基板表面を結晶面から傾斜させた傾斜基板が用いられる。次に、この傾斜基板について説明する。
【００５８】
バイポーラトランジスタＢＴでは、サブコレクタ層、コレクタ層、ベース層、エミッタ層およびコンタクト層等となる所定の層は、エピタキシャル成長法によって形成される。特に、ｎ型ＩｎＧａＰエミッタ層６となるｎ型ＩｎＧａＰ層は、ｐ型Ｇｅベース層となるｐ型Ｇｅ層に接するように形成される。ここで、ｐ型Ｇｅ層は、ＩＶ族原子のみからなる無極性結晶である。一方、ｎ型ＩｎＧａＰ層は、ＩＩＩ族原子とＶ族原子とからなる極性結晶である。
【００５９】
このため、エピタキシャル成長の最初の段階において、ｐ型Ｇｅ層の表面には、ガリウム（Ｇａ）が結合する領域と、リン（Ｐ）が結合する領域との二種類の領域が生じることになり、これが、いわゆるアンチフェーズドメインと称される結晶欠陥領域の原因になる。このような結晶欠陥は、バイポーラトランジスタの通電信頼性を低下させる要因になる。
【００６０】
上述した半導体装置では、図６に示すように、半絶縁性ＧａＡｓ基板１として、基板表面１ａを、結晶面｛１００｝から＜０１１＞方向に対して２度（θ）以上、好ましくは４度以上傾斜させたＧａＡｓ基板が用いられる。これにより、アンチフェーズドメインと称される結晶欠陥領域の発生を抑えることができ、バイポーラトランジスタの通電信頼性を確保することができる。
【００６１】
実施の形態２
ここでは、バイポーラトランジスタのコレクタ層として、二層構造のコレクタ層を備えた半導体装置の第２例について説明する。
【００６２】
図７および図８に示すように、本実施の形態に係る半導体装置のバイポーラトランジスタＢＴでは、ｎ型コレクタ層４は、ｎ型ＧａＡｓ第１コレクタ層４ａ（Ｓｉドーピング濃度：１×１０16ｃｍ-3、膜厚：１．０μｍ）と、ｎ型ＧａＡｓＮ第２コレクタ層４ｂ（Ｓｉドーピング濃度：１×１０16ｃｍ-3、膜厚：１００ｎｍ）との二層構造とされる。本実施の形態２では、ｎ型ＧａＡｓＮ第２コレクタ層４ｂは、ＧａＮのモル比が厚さ方向に対して変化するプロファイルを有する。なお、これ以外の構成については、図１および図２に示す半導体装置と同様なので、同一部材には同一符号を付し、必要である場合を除き、その説明を繰り返さないこととする。
【００６３】
本実施の形態に係る半導体装置では、ｎ型ＧａＡｓＮ第２コレクタ層４ｂにおけるＧａＮのモル比を厚さ方向に対して変化させることで、ベース・コレクタ間の帰還容量を低減させることができる。このことについて説明する。
【００６４】
実施の形態１に係る半導体装置のｎ型ＧａＡｓＮ第２コレクタ層４ｂでは、ＧａＮのモル比は厚さ方向に一定の値に設定されている。このため、図４に示すように、伝導帯端Ｅｃのポテンシャルエネルギーは一様に下がることになり、ｎ型ＧａＡｓＮ第２コレクタ層４ｂでは、ｐ型Ｇｅベース層５との接合部分Ｊ１のエネルギー障壁がなくなる一方で、ｎ型ＧａＡｓ第１コレクタ層４ａとの接合部分（接合部分Ｊ２）に、ポテンシャルエネルギーの井戸が生じることになる。
【００６５】
ポテンシャルエネルギーの井戸が生じると、ｐ型Ｇｅベース層５に注入された電子がｎ型コレクタ層４へ注入される際に、ポテンシャルエネルギーの井戸にトラップされることが想定される。電子がトラップされると、ベース・エミッタ間の帰還容量が増えてしまい、高周波特性を向上させることが十分にできないことが想定される。
【００６６】
本実施の形態に係る半導体装置のｎ型ＧａＡｓＮ第２コレクタ層４ｂでは、図９に示すように、ＧａＮのモル比は厚さ方向に対して変化しており、ｐ型Ｇｅベース層５との接合部分Ｊ１では０．０１８に設定され、ｎ型ＧａＡｓ第１コレクタ層４ａとの接合部分Ｊ２では０に設定されている。その接合部分Ｊ１と接合部分Ｊ２との間では、ＧａＮのモル比を直線的に変化させている。
【００６７】
これにより、ｎ型ＧａＡｓＮ第２コレクタ層４ｂでは、厚さ方向に対して、伝導帯端Ｅｃのポテンシャルエネルギーの下げ幅が変えられることになる。その結果、図１０に示すように、接合部分Ｊ１では、エネルギー障壁をなくすことができるとともに、接合部分Ｊ２では、ポテンシャルエネルギーの井戸をなくすことができる。
【００６８】
このように、本実施の形態に係る半導体装置では、接合部分Ｊ１におけるエネルギー障壁がなくなることで、実施の形態１に係る半導体装置の場合と同様に、低電圧動作を確保しながら十分なコレクタ電流を得ることができ、電流駆動能力を向上させることができる。そして、さらに、接合部分Ｊ２におけるポテンシャルエネルギーの井戸をなくすことができることで、ベース・コレクタ間の帰還容量を抑えることができ、高周波特性を向上させて、電力利得（ゲイン）を十分に上げることができる。
【００６９】
なお、上述したバイポーラトランジスタにおけるｎ型ＧａＡｓＮ第２コレクタ層４ｂでは、ｐ型Ｇｅベース層５との接合部分Ｊ１と、ｎ型ＧａＡｓ第１コレクタ層４ａとの接合部分Ｊ２との間において、ＧａＮのモル比を直線的に変化させた場合について説明した。モル比のプロファイルとしては、このような直線的に変化するプロファイルに限られるものではなく、接合部分Ｊ１から接合部分Ｊ２にかけて、モル比が徐々に減少するプロファイルであればよい。たとえば、図１１に示すように、上に凸となる曲線のようなプロファイルであってもよい。また、図１２に示すように、下に凸となる曲線のようなプロファイルであってもよい。
【００７０】
また、上述したバイポーラトランジスタでは、前述したバイポーラトランジスタと同様に、結晶格子不整合によるミスフィット転位を発生させないようにするために、ｎ型ＧａＡｓＮ第２コレクタ層４ｂの膜厚として、ＧａＮのモル比に対して図５に示されるグラフよりも下方の領域の膜厚に設定する必要がある。さらに、半絶縁性ＧａＡｓ基板１としては、前述したバイポーラトランジスタと同様に、基板表面１ａを、結晶面｛１００｝から＜０１１＞方向に対して２度（θ）以上、好ましくは４度以上傾斜させたＧａＡｓ基板が用いられる（図６参照）。
【００７１】
実施の形態３
ここでは、バイポーラトランジスタを備えた半導体装置の第３例として、第１例に係る半導体装置を複数備えた半導体装置について説明する。
【００７２】
比較的大きな電力が扱われる、携帯端末のパワーアンプモジュールでは、並列接続された複数のＨＢＴによってパワーアンプモジュールが構成される。この場合、図１３に示すように、複数のバイポーラトランジスタＢＴは、それぞれのエミッタ、ベースおよびコレクタが互いに電気的に接続される態様で並列接続される。
【００７３】
次に、第１例に係る半導体装置のバイポーラトランジスタを単位バイポーラトランジスタとして、このバイポーラトランジスタを複数備えた半導体装置について具体的に説明する。
【００７４】
図１４および図１５に示すように、複数のバイポーラトランジスタＢＴのそれぞれでは、ｎ型ＧａＡｓサブコレクタ層３に接するように、ｎ型コレクタ層４が形成されている。ｎ型コレクタ層４は、ｎ型ＧａＡｓ第１コレクタ層４ａ（Ｓｉドーピング濃度：１×１０16ｃｍ-3、膜厚：１．０μｍ）と、ｎ型ＧａＡｓＮ第２コレクタ層４ｂ（ＧａＮモル比：０．０１８、Ｓｉドーピング濃度：１×１０16ｃｍ-3、膜厚：１００ｎｍ）との二層構造とされる。
【００７５】
ｎ型ＧａＡｓ第１コレクタ層４ａは、ｎ型ＧａＡｓサブコレクタ層３に接するように形成され、ｎ型ＧａＡｓＮ第２コレクタ層４ｂは、ｎ型ＧａＡｓ第１コレクタ層４ａに接するように形成されている。そのｎ型ＧａＡｓＮ第２コレクタ層４ｂに接するように、ｐ型Ｇｅベース層５（Ｇａドーピング濃度：４×１０19ｃｍ-3、膜厚：１５０ｎｍ）が形成されている。
【００７６】
半絶縁性ＧａＡｓ基板１の周辺部には、バイポーラトランジスタＢＴの外部との電気的な接続を行うための金属パッド１７、１８、１９が形成されている。複数のバイポーラトランジスタＢＴのそれぞれのコレクタ電極１１が、コレクタ配線１４によって金属パッド１９に電気的に接続されている。複数のバイポーラトランジスタＢＴのそれぞれのベース電極１２が、ベース配線１５によって金属パッド１８に電気的に接続されている。
【００７７】
複数のバイポーラトランジスタＢＴのそれぞれのエミッタ電極１３が、エミッタ配線１６によって金属パッド１７に電気的に接続されている。なお、これ以外の構成については、図１および図２に示す半導体装置と同様なので、同一部材には同一符号を付し、必要である場合を除き、その説明を繰り返さないこととする。
【００７８】
上述した、複数のバイポーラトランジスタを備えた半導体装置では、複数のバイポーラトランジスタがＢＴが並列に接続されていることで、半導体装置として大電力を扱うことができる。
【００７９】
そのバイポーラトランジスタＢＴのそれぞれでは、ｎ型コレクタ層４は、ｎ型ＧａＡｓ第１コレクタ層４ａと、ｎ型ＧａＡｓＮ第２コレクタ層４ｂとの二層構造とされて、ｎ型ＧａＡｓＮ第２コレクタ層４ｂがｎ型ＧａＡｓ第１コレクタ層４ａに接するように形成されている。そのｎ型ＧａＡｓＮ第２コレクタ層４ｂにおけるＧａＮのモル比は、０．０１８に設定されている。
【００８０】
これにより、実施の形態１において説明したように、ｐ型Ｇｅベース層５とｎ型コレクタ層４との接合部分Ｊ１においてエネルギー障壁がなくなり、ｎ型ＩｎＧａＰエミッタ層６からｐ型Ｇｅベース層５に注入されて接合部分Ｊ１に到達した電子が、ｎ型コレクタ層４へ効率的に注入される。しかも、ベース層として、エネルギーバンドギャップが比較的小さいｐ型Ｇｅベース層５が形成されている。その結果、低電圧動作を確保しながら十分なコレクタ電流を得ることができ、電流駆動能力を向上させることができる。
【００８１】
なお、上述した半導体装置における複数のバイポーラトランジスタＢＴのそれぞれとして、実施の形態１において説明した半導体装置のバイポーラトランジスタＢＴを例に挙げて説明したが、実施の形態２において説明した半導体装置のバイポーラトランジスタＢＴを適用してもよい。この場合には、さらに、ベース・コレクタ間の帰還容量を抑えることができ、高周波特性を向上させて、電力利得（ゲイン）を十分に上げることができる。
【００８２】
実施の形態４
ここでは、実施の形態３において説明した半導体装置の製造方法の一例について説明する。
【００８３】
まず、半絶縁性ＧａＡｓ基板として、基板表面を、結晶面｛１００｝から＜０１１＞方向に対して、たとえば、約４度傾斜させたＧａＡｓ基板が用意される。次に、その半絶縁性ＧａＡｓ基板の表面上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層およびコンタクト層等となる所定の層が、それぞれ有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）等のエピタキシャル成長法によって形成される。
【００８４】
図１６に示すように、半絶縁性ＧａＡｓ基板１の表面に接するように、アンドープＧａＡｓバッファー層となるアンドープＧａＡｓ層２ａ（膜厚：０．１μｍ）が形成される。アンドープＧａＡｓ層２ａに接するように、ｎ型ＧａＡｓサブコレクタ層となるｎ型ＧａＡｓ層３ａ（Ｓｉドーピング濃度：５×１０18ｃｍ-3、膜厚：０．６μｍ）が形成される。ｎ型ＧａＡｓ層３ａに接するように、ｎ型ＧａＡｓ第１コレクタ層となるｎ型ＧａＡｓ層４ａａ（Ｓｉドーピング濃度：１×１０16ｃｍ-3、膜厚：１．０μｍ）が形成される。
【００８５】
ｎ型ＧａＡｓ層４ａａに接するように、ｎ型ＧａＡｓＮ第２コレクタ層となるｎ型ＧａＡｓＮ層４ｂｂ（ＧａＮモル比：０．０１８、Ｓｉドーピング濃度：１×１０16ｃｍ-3、膜厚：１００ｎｍ）が形成される。ここで、有機金属ガスに含まれる窒素（Ｎ）の量を一定量に設定することで、ｎ型ＧａＡｓＮ層４ｂｂの厚さ方向のＧａＮモル比が一定の値（０．０１８）に設定される。
【００８６】
そのｎ型ＧａＡｓＮ層４ｂｂに接するように、ｐ型Ｇｅベース層となるｐ型Ｇｅ層５ａ（Ｇａドーピング濃度：４×１０19ｃｍ-3、膜厚：１５０ｎｍ）が形成される。ｐ型Ｇｅ層５ａに接するように、ｎ型ＩｎＧａＰエミッタ層となるｎ型ＩｎＧａＰ層６ａ（ＩｎＰモル比：０．４８、Ｓｉドーピング濃度：３×１０17ｃｍ-3、膜厚：３０ｎｍ）が形成される。
【００８７】
ｎ型ＩｎＧａＰ層６ａに接するように、ｎ型ＧａＡｓコンタクト層となるｎ型ＧａＡｓ層８ａ（Ｓｉドーピング濃度：５×１０18ｃｍ-3、膜厚：５０ｎｍ）が形成される。ｎ型ＧａＡｓ層８ａに接するように、ｎ型ＩｎＧａＡｓコンタクト層となるｎ型ＩｎＧａＡｓ層９ａ（ＩｎＡｓモル比：０．５、Ｓｉドーピング濃度：１×１０19ｃｍ-3、膜厚：５０ｎｍ）が形成される。
【００８８】
次に、図１７に示すように、高周波スパッタ法を用いてタングステンシリサイド（ＷＳｉ）膜（Ｓｉモル比：０．３、膜厚：０．３μｍ）１３ａが、ｎ型ＩｎＧａＡｓ層９ａ上の全面に堆積される。次に、所定のフォトリソグラフィー処理と、ＣＦ4を含むガスを用いたドライエッチング処理を施すことにより、図１８に示すように、複数のバイポーラトランジスタのそれぞれのエミッタ電極１３が形成される。
【００８９】
次に、ｎ型ＩｎＧａＡｓ層９ａおよびｎ型ＧａＡｓ層８ａに、所定のフォトリソグラフィー処理と、ウェットエッチング処理を施すことにより、図１９に示すように、エミッタ領域となる、ｎ型ＩｎＧａＡｓコンタクト層９およびｎ型ＧａＡｓコンタクト層８が形成される。ここで、ウェットエッチング液として、たとえば、リン酸、過酸化水素水および水を混合させた薬液が用いられ、その組成比は、たとえば、リン酸：過酸化水素水：水＝１：２：４０に設定される。
【００９０】
次に、図２０に示すように、蒸着法およびリフトオフ法により、ｐ型Ｇｅ層５ａに接してｎ型ＩｎＧａＰ層６ａを貫通するように、ベース電極１２が形成される。ベース電極１２は、Ｔｉ（膜厚：５０ｎｍ）／Ｐｔ（膜厚：５０ｎｍ）／Ａｕ（膜厚：２００ｎｍ）の積層構造からなる。
【００９１】
次に、所定のホトリソグラフィー処理と、ウェットエッチング処理を施すことにより、図２１に示すように、複数のバイポーラトランジスタのそれぞれの、ｎ型ＩｎＧａＰエミッタ層６、ｐ型Ｇｅベース層５、ｎ型ＧａＡｓＮ第２コレクタ層４ｂおよびｎ型ＧａＡｓ第１コレクタ層４ａが形成される。
【００９２】
ここで、ｎ型ＩｎＧａＰ層６ａをエッチングする際のエッチング液として塩酸が用いられる。ｐ型Ｇｅ層５、ｎ型ＧａＡｓＮ層４ｂｂおよびｎ型ＧａＡｓ層４ａａをエッチングする際のエッチング液として、リン酸、過酸化水素水および水を混合させた薬液が用いられ、その組成比は、たとえば、リン酸：過酸化水素水：水＝１：２：４０に設定される。
【００９３】
次に、図２２に示すように、蒸着法およびリフトオフ法によって、複数のバイポーラトランジスタのそれぞれのコレクタ電極１１が形成される。その後、温度３５０℃のもとで３０分間のアロイが施される。コレクタ電極１１は、ＡｕＧｅ（膜厚：６０ｎｍ）／Ｎｉ（膜厚：１０ｎｍ）／Ａｕ（膜厚：２００ｎｍ）の積層体からなる。これにより、複数のバイポーラトランジスタＢＴのそれぞれが形成されることになる。
【００９４】
次に、所定のウェットエッチング処理を施すことにより、図２３に示すように、アイソレーション溝１０が形成される。ここで、ウェットエッチング液として、リン酸、過酸化水素水および水を混合させた薬液が用いられ、その組成比は、たとえば、リン酸：過酸化水素水：水＝１：２：４０に設定される。次に、半絶縁性ＧａＡｓ基板１における所定の領域に、金属パッド１７、１８、１９（図１４参照）が形成される。
【００９５】
次に、図２４に示すように、バイポーラトランジスタＢＴのそれぞれのエミッタ電極１３と金属パッド１７とを電気的に接続するエミッタ配線１６が形成される。ベース電極１２と金属パッド１８とを電気的に接続するベース配線１５が形成される。コレクタ電極１１と金属パッド１９とを電気的に接続するコレクタ配線１４が形成される。これにより、複数のバイポーラトランジスタを備えた半導体装置の主要部分が形成されることになる。
【００９６】
上述した半導体装置の製造方法では、複数のバイポーラトランジスタＢＴを並列に接続させることで、大電力を扱うことができる半導体装置を製造することができる。
【００９７】
また、バイポーラトランジスタＢＴのそれぞれでは、ｎ型コレクタ層４は、ｎ型ＧａＡｓ第１コレクタ層４ａと、ｎ型ＧａＡｓＮ第２コレクタ層４ｂとの二層構造とされて、ｎ型ＧａＡｓＮ第２コレクタ層４ｂがｎ型ＧａＡｓ第１コレクタ層４ａに接するように形成されている。そのｎ型ＧａＡｓＮ第２コレクタ層４ｂにおけるＧａＮのモル比は、０．０１８に設定されている。
【００９８】
これにより、実施の形態１において説明したように、ｐ型Ｇｅベース層５とｎ型コレクタ層４との接合部分Ｊ１においてエネルギー障壁がなくなり、ｎ型ＩｎＧａＰエミッタ層６からｐ型Ｇｅベース層５に注入されて接合部分Ｊ１に到達した電子が、ｎ型コレクタ層４へ効率的に注入される。しかも、ベース層として、エネルギーバンドギャップが比較的小さいｐ型Ｇｅベース層５が形成されている。その結果、低電圧動作を確保しながら十分なコレクタ電流を得ることができ、電流駆動能力を向上させることができる。
【００９９】
なお、上述した半導体装置の製造方法では、第１例に係る半導体装置のバイポーラトランジスタを複数備えた半導体装置の製造方法について説明したが、第２例に係る半導体装置のバイポーラトランジスタを複数備えた半導体装置についても同様に形成することができる。特に、この場合には、ｎ型ＧａＡｓＮ第２コレクタ層となるｎ型ＧａＡｓＮ層４ｂｂを形成する際に、有機金属ガスに含まれる窒素（Ｎ）の量を時間とともに変えることで、ｎ型ＧａＡｓＮ層４ｂｂの厚さ方向におけるＧａＮモル比を調整することができる。これにより、実施の形態２において説明したように、ベース・コレクタ間の帰還容量を抑えることができ、高周波特性を向上させて、電力利得（ゲイン）を十分に上げることができる。
【０１００】
実施の形態５
ここでは、実施の形態３において説明した半導体装置を実装した電力増幅器について説明する。
【０１０１】
図２５に、電力増幅器（モジュール）３０の回路のブロック図を示す。図２５に示すように、電力増幅器３０では、第１増幅回路３４と第２増幅回路３５との２段の増幅回路を備えている。第１増幅回路３４と第２増幅回路３５のそれぞれに、複数のバイポーラトランジスタが並列接続された半導体装置が適用されている。
【０１０２】
電力増幅器３０では、高周波入力端子３２から入力された高周波信号が、第１増幅回路３４と第２増幅回路３５とを経て増幅され、増幅された高周波信号は、高周波出力端子３３から出力される。
【０１０３】
また、インピーダンス整合を図るため、高周波入力端子３２と第１増幅回路３４との間には入力整合回路３６が設けられ、第１増幅回路３４と第２増幅回路３５との間には段間整合回路３７が設けられ、第２増幅回路３５と高周波出力端子３３との間には出力整合回路３８が設けられている。
【０１０４】
次に、第１増幅回路３４および第２増幅回路３５に適用されている半導体装置のバイポーラトランジスタの周辺の構造について簡単に説明する。図２６に示すように、電力増幅器３０では、複数の実装基板４１、４２、４３が積層されている。実装基板４２上にバイポーラトランジスタＢＴが形成されている。
【０１０５】
また、実装基板４３上には、インピーダンスの整合を図る、たとえば、コンデンサやインダクタ等の受動素子４８、４９が形成されている。さらに、実装基板４１、４２、４３には、バイポーラトランジスタＢＴや受動素子４８、４９を電気的に接続するための所定の導体層４４、４５、４６、４７が形成されている。なお、図２６では、複数のバイポーラトランジスタを、一つのバイポーラトランジスタＢＴで代表させている。
【０１０６】
上述した電力増幅器３０では、第１増幅回路３４と第２増幅回路３５のそれぞれに、複数のバイポーラトランジスタが並列接続された半導体装置が適用されている。これにより、実施の形態３において説明したように、半導体装置として大電力を扱うことができる。
【０１０７】
また、バイポーラトランジスタＢＴのそれぞれでは、ｎ型コレクタ層４は、ｎ型ＧａＡｓ第１コレクタ層４ａと、ｎ型ＧａＡｓＮ第２コレクタ層４ｂとの二層構造とされ、また、ベース層としてｐ型Ｇｅベース層５が形成されている（図１５参照）。これにより、すでに説明したように、低電圧動作を確保しながら十分なコレクタ電流を得ることができ、電流駆動能力を向上させることができる。
【０１０８】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１０９】
本発明は、ヘテロ接合型のバイポーラトランジスタを備えた半導体装置に有効に利用される。
【符号の説明】
【０１１０】
ＢＴ  ヘテロ接合のバイポーラ・トランジスタ、１  半絶縁性ＧａＡｓ基板、１ａ  基板表面、２  アンドープＧａＡｓバッファ層、３  ｎ型ＧａＡｓサブコレクタ層、４  ｎ型コレクタ層、４ａ  ｎ型ＧａＡｓ第１コレクタ層、４ｂ  ｎ型ＧａＡｓＮ第２コレクタ層、５  ｐ型Ｇｅベース層、６  ｎ型ＩｎＧａＰエミッタ層、８  ｎ型ＧａＡｓコンタクト層、９  ｎ型ＩｎＧａＡｓコンタクト層、１０  アイソレーション溝、１１  コレクタ電極、１２  ベース電極、１３  エミッタ電極、１４  コレクタ配線、１５  ベース配線、１６  エミッタ配線、１７、１８、１９  金属パッド、２ａ  アンドープＧａＡｓ層、３ａ  ｎ型ＧａＡｓ層、４ａａ  ｎ型ＧａＡｓ層、４ｂｂ  ｎ型ＧａＡｓＮ層、５ａ  ｐ型Ｇｅ層、６ａ  ｎ型ＩｎＧａＰ層、８ａ  ｎ型ＧａＡｓ層、９ａ  ｎ型ＩｎＧａＡｓ層、１３ａ  タングステンシリサイド膜、３０  電力増幅器、３１  電力増幅回路ブロック、３２  高周波入力端子、３３  高周波出力端子、３４  第１増幅回路、３５  第２増幅回路、３６  入力整合回路、３７  段間整合回路、３８  出力整合回路、４１、４２、４３  実装基板、４４、４５、４６、４７  導体層、４８、４９  受動素子、２００  エネルギー障壁。
【図１】
2015185649.tif 000003
【図２】
2015185649.tif 000004
【図３】
2015185649.tif 000005
【図４】
2015185649.tif 000006
【図５】
2015185649.tif 000007
【図６】
2015185649.tif 000008
【図７】
2015185649.tif 000009
【図８】
2015185649.tif 000010
【図９】
2015185649.tif 000011
【図１０】
2015185649.tif 000012
【図１１】
2015185649.tif 000013
【図１２】
2015185649.tif 000014
【図１３】
2015185649.tif 000015
【図１４】
2015185649.tif 000016
【図１５】
2015185649.tif 000017
【図１６】
2015185649.tif 000018
【図１７】
2015185649.tif 000019
【図１８】
2015185649.tif 000020
【図１９】
2015185649.tif 000021
【図２０】
2015185649.tif 000022
【図２１】
2015185649.tif 000023
【図２２】
2015185649.tif 000024
【図２３】
2015185649.tif 000025
【図２４】
2015185649.tif 000026
【図２５】
2015185649.tif 000027
【図２６】
2015185649.tif 000028
【図２７】
2015185649.tif 000029