(57)【要約】【課題】比精度が必要な素子について、素子の温度に関しても高い比精度が得られているかどうかについて検証する。【解決手段】レイアウト検証装置（１）は、半導体装置全体の温度分布マップを作成する手段（２）と、温度分布マップに基づいて比精度が必要な素子の温度を取得する手段（２）と、比精度が必要な素子同士の温度差が判定基準値以下であるか否かを判断する手段（２）とを備えたところに特徴を有するものである。【選択図】図２
2015141680.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置に配置される素子のレイアウトを検証するレイアウト検証装置（１）であって、
前記半導体装置全体の温度分布マップを作成する手段（２）と、
前記温度分布マップに基づいて比精度が必要な素子の温度を取得する手段（２）と、
前記比精度が必要な素子同士の温度差が判定基準値以下であるか否かを判断する手段（２）と
を備えたことを特徴とするレイアウト検証装置。
【請求項２】
前記比精度が必要な素子同士の温度差が判定基準値以下でないときには、前記比精度が必要な素子同士の温度差が判定基準値以下になるように前記比精度が必要な素子の配置位置を変更する手段（２）を備えたことを特徴とする請求項１記載のレイアウト検証装置。
【請求項３】
前記温度分布マップを作成する手段（２）は、複数の前記素子によって組まれた回路の回路シミュレーション結果に基づいて素子の消費電力値を取得し、取得した消費電力値から発熱素子を特定し、特定した発熱素子及び消費電力値と、パターンレイアウトの各レイアウト図形に対応する物質の熱伝導率とに基づいて温度分布を算出するように構成されていることを特徴とする請求項１または２記載のレイアウト検証装置。
【請求項４】
前記比精度が必要な素子同士の温度差が判定基準値以下でないときには、前記比精度が必要な素子同士の温度差が判定基準値以下になるように前記発熱素子の配置位置を変更する手段を備えたことを特徴とする請求項３記載のレイアウト検証装置。
【請求項５】
前記比精度が必要な素子同士の形状、向き及び周囲形状が一致するか否かを判断する手段（２）を備えたことを特徴とする請求項１から４のいずれか一項記載のレイアウト検証装置。
【請求項６】
半導体装置に配置される素子のレイアウトを検証するレイアウト検証方法であって、
前記半導体装置全体の温度分布マップを作成するステップと、
前記温度分布マップに基づいて前記比精度が必要な素子の温度を取得するステップと、
前記比精度が必要な素子同士の温度差が判定基準値以下であるか否かを判断するステップとを備えたことを特徴とするレイアウト検証方法。
【請求項７】
前記比精度が必要な素子同士の温度差が判定基準値以下でないときには、前記比精度が必要な素子同士の温度差が判定基準値以下になるように前記比精度が必要な素子の配置位置を変更するステップを備えたことを特徴とする請求項６記載のレイアウト検証方法。
【請求項８】
前記温度分布マップを作成するステップにおいて、複数の前記素子によって組まれた回路の回路シミュレーション結果に基づいて素子の消費電力値を取得し、取得した消費電力値から発熱素子を特定し、特定した発熱素子及び消費電力値と、パターンレイアウトの各レイアウト図形に対応する物質の熱伝導率とに基づいて温度分布を算出することを特徴とする請求項６または７記載のレイアウト検証方法。
【請求項９】
前記比精度が必要な素子同士の温度差が判定基準値以下でないときには、前記比精度が必要な素子同士の温度差が判定基準値以下になるように前記発熱素子の配置位置を変更するステップを備えたことを特徴とする請求項８記載のレイアウト検証方法。
【請求項１０】
前記比精度が必要な素子同士の形状、向き及び周囲形状が一致するか否かを判断するステップを備えたことを特徴とする請求項６から９のいずれか一項記載のレイアウト検証方法。
【請求項１１】
半導体装置に配置される素子のレイアウトを検証するレイアウト検証装置（１）であって、
前記半導体装置が第１駆動状態のときの第１温度分布マップと、前記半導体装置が第２駆動状態のときの第２温度分布マップとを作成する手段と、
前記第１温度分布マップ及び前記第２温度分布マップに基づいて比精度が必要な素子の温度を取得する手段（２）と、
前記比精度が必要な素子同士の温度差が、前記第１温度分布マップ及び前記第２温度分布マップそれぞれにおいて判定基準値以下であるか否かを判断する手段（２）と
を備えたことを特徴とするレイアウト検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に配置される素子のレイアウトを検証するレイアウト検証装置及びレイアウト検証方法に関する。
【背景技術】
【０００２】
半導体装置において、素子をレイアウトする場合、比精度が必要な素子（以下、ペア素子と称す）は、近接配置して、周辺素子やパターンによる影響を均等に作用させるように配置する必要がある。そして、ペア素子が正しくペア配置されているか否かを自動的に検証する装置の一例が特許文献１に記載されている。この装置では、ペア素子のレイアウト形状、方向、配置距離を自動で検証してペア配置されているか否かを判断している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−８６８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記従来構成の場合、素子の温度については検証していないので、素子の温度差により比精度ずれが発生するという問題点がった。そして、近年、ペア素子においては、各素子の温度に関しても高い比精度が得られることが要望されている。
【０００５】
そこで、本発明の目的は、比精度が必要な素子について、素子の温度に関しても高い比精度が得られているかどうかについて検証することができるレイアウト検証装置及びレイアウト検証方法を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１の発明は、半導体装置に配置される素子のレイアウトを検証するレイアウト検証装置であって、前記半導体装置全体の温度分布マップを作成する手段と、前記温度分布マップに基づいて比精度が必要な素子の温度を取得する手段と、前記比精度が必要な素子同士の温度差が判定基準値以下であるか否かを判断する手段とを備えたところに特徴を有する。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態を示すレイアウト検証装置のブロック図
【図２】レイアウト検証制御のフローチャート
【図３】温度分布マップの一例を示す図
【図４】本発明の第２実施形態を示す図２相当図
【図５】素子の配置位置を変える一例を示す図
【図６】本発明の第３実施形態の温度分布マップを示す図
【発明を実施するための形態】
【０００８】
以下、本発明の第１実施形態について、図１ないし図３を参照して説明する。本実施形態のレイアウト検証装置は、一般的なＣＡＤ（Computer Aided Design）装置から構成される。図１は、本実施形態のレイアウト検証装置１の構成を概略的に示すブロック図である。レイアウト検証装置１は、図１に示すように、制御装置２と、入力装置３と、表示装置４と、通信装置５と、記憶装置６とを備えている。
【０００９】
制御装置２は、ＣＰＵ７と、ＲＡＭ８と、ＲＯＭ９とを備え、半導体装置（半導体チップ）に配置される素子のレイアウトを検証する処理や他の種々の処理を実行する機能を有する。入力装置３は、キーボードやマウス等で構成される。表示装置４は、ＬＣＤやＣＲＴ等で構成される。通信装置５は、無線ＬＡＮや有線ＬＡＮで構成され、他のパソコンやインターネット等に接続されて通信可能となる。記憶装置６は、ハードディスク等で構成され、半導体装置の全体の回路図をデータ化したパターンレイアウトのデータや他の種々のデータが記憶されている。尚、上記パターンレイアウトのデータは、ＣＡＤ装置により予め作成されることにより、記憶装置６内に保存されている。
【００１０】
次に、本実施形態のレイアウト検証処理の制御について、図２、図３を参照して説明する。図２のフローチャートは、制御装置２の制御のうちのレイアウト検証処理の制御の内容を示す。まず、図２のステップＳ１０においては、パターンレイアウトのデータに基づいて半導体装置全体のネットリストのデータを作成し、記憶装置６内に記憶する。
【００１１】
続いて、ステップＳ２０へ進み、上記ネットリストのデータの中の回路トポロジー（回路の接続情報）またはプロパティ情報に基づいて、比精度が必要な素子（いわゆるペア素子）を特定する。この場合、比精度が必要な素子としては、例えばカレントミラーや差動対等の回路構成になっている素子がある。このような各回路構成には、比精度が必要な素子が２個または３個以上含まれている。上記各回路構成及び各回路構成に含まれる比精度が必要な素子は、上記回路トポロジーに基づいて特定することが可能である。尚、上記プロパティ情報の中には、比精度が必要な素子であることを示す情報が含まれていることから、プロパティ情報に基づいて比精度が必要な素子を特定することも可能である。
【００１２】
次いで、ステップＳ３０へ進み、比精度が必要な素子のレイアウト図形を特定して、比精度が必要な素子同士の（即ち、２個または３個以上の比精度が必要な素子の互いの）形状、向き及び周囲形状が一致するか否かを判断（検証）する。この判断処理は、周知の技術（例えば特許文献１、２に記載された構成）を用いて実施することが好ましい。ここで、比精度が必要な素子同士の形状等が一致しないと判断されると、「ＮＯ」へ進み、ステップＳ８０へ進み、エラー処理を実行する。このエラー処理では、比精度が必要な素子同士の形状等が一致しないことをユーザに報知する。
【００１３】
また、上記ステップＳ４０において、比精度が必要な素子同士の形状等が一致したと判断されると、「ＹＥＳ」へ進み、ステップＳ５０へ進む。このステップＳ５０では、パターンレイアウトのデータに基づいて温度分布マップを作成する。上記ステップＳ５０が、半導体装置全体の温度分布マップを作成する手段としての機能に相当する。この場合、発熱源（発熱素子、熱源素子、パワー素子）を特定し、複数の前記素子によって組まれた回路の回路シミュレーションを実施して発熱源の消費電力値を求める。そして、上記求めた消費電力値に基づいて発熱源を特定し、特定した発熱源を高温に設定すると共に、特定した発熱源（発熱素子）及び消費電力値と、パターンレイアウトの各レイアウト図形に対応する物質の熱伝導率とに基づいて熱伝導シミュレーションを実施することにより、温度分布、即ち、図３に示すような温度分布マップを作成し、記憶装置６に記憶する。温度分布マップにおいては、図３に示すように、発熱素子やパワー素子等からなる発熱源１０を高温領域として、等温線（等温線には、温度値（図示しない）が対応付けられている）が描かれている。尚、図３は、半導体装置（半導体チップ）の一部分を示している。
【００１４】
続いて、ステップＳ６０へ進み、上記温度分布マップに基づいて２個または３個以上の比精度が必要な素子（ペア素子）が配置されている位置（座標）の温度を取得する。上記ステップＳ６０が、温度分布マップに基づいて比精度が必要な素子の温度を取得する手段としての機能に相当する。そして、ステップＳ７０へ進み、比精度が必要な素子同士の温度差が予め決められた基準値以下であるか否かを判断する。上記ステップＳ７０が、比精度が必要な素子同士の温度差が判定基準値以下であるか否かを判断する手段としての機能に相当する。ステップＳ７０において、上記温度差が基準値以下でないと判断されると、「ＮＯ」へ進み、ステップＳ８０へ進み、エラー処理を実行する。このエラー処理では、比精度が必要な素子同士の温度差が基準値以下でないことをユーザに報知する。また、上記ステップＳ７０において、比精度が必要な素子同士の温度差が基準値以下であると判断されると、「ＹＥＳ」へ進み、比精度が必要な素子のレイアウトが正常であることが確認（検証）されたため、レイアウト検証処理を終了する。
【００１５】
このような構成の本実施形態によれば、半導体装置全体の温度分布マップを作成し、温度分布マップに基づいて比精度が必要な素子の温度を取得し、比精度が必要な素子同士の温度差が判定基準値以下であるか否かを判断するように構成したので、比精度が必要な素子について、素子の温度に関しても高い比精度が得られているかどうかについて確実に検証することができる。
【００１６】
また、本実施形態では、複数の前記素子によって組まれた回路の回路シミュレーション結果に基づいて素子の消費電力値を取得し、取得した消費電力値から発熱素子を特定し、特定した発熱素子及び消費電力値と、パターンレイアウトの各レイアウト図形に対応する物質の熱伝導率とに基づいて温度分布を算出することにより、温度分布マップを作成するように構成したので、正確な温度分布マップを容易に作成することができる。
【００１７】
また、本実施形態では、比精度が必要な素子同士の形状、向き及び周囲形状が一致するか否かを判断するように構成したので、比精度が必要な素子同士の形状、向き及び周囲形状が一致しないことを確実に判別することができる。
【００１８】
図４及び図５は、本発明の第２実施形態を示すものである。尚、第１実施形態と同一構成には、同一符号を付している。この第２実施形態では、制御装置２は、比精度が必要な素子同士の温度差が判定基準値以下でないときには、比精度が必要な素子同士の温度差が判定基準値以下になるように比精度が必要な素子の配置位置を変更する機能を備えるように構成した。
【００１９】
具体的には、図４のステップＳ１０からステップＳ８０までは、第１実施形態の図３のフローチャートと同じである。図４のステップＳ７０において、比精度が必要な素子同士（一対のペア素子）の温度差が基準値以下であるか否かを判断し、ここで、上記温度差が基準値以下でないと判断されると、「ＮＯ」へ進み、ステップＳ９０へ進む。このステップＳ９０では、比精度が必要な素子同士の温度差が判定基準値以下になるように比精度が必要な素子の配置位置を変更する処理を行なう。
【００２０】
この場合、例えば、図５にて実線で示すように、２個の比精度が必要な素子１１、１２が異なる温度の等温線１３、１４上に位置するように配置されていたとする。これに対して、例えば、図５にて一点鎖線で示すように、等温線１４上の素子１２を、もう一方の素子１１が位置する等温線１３上に位置するように配置位置を変更する。尚、素子１２の配置位置を変更する先の位置は、素子１１が位置する等温線１３上であれば、どこでも良い。また、素子１２の配置位置を変更する代わりに、他方の素子１１の配置位置を変更しても良い。また、両方の素子１１、１２が同じ等温線１３上に位置するように、両方の素子１１、１２の配置位置をそれぞれ変更するように構成しても良い。上記ステップＳ９０を実行したあとは、ステップＳ５０へ戻り、以下前述した処理を繰り返し実行する。
【００２１】
上述した以外の第２実施形態の構成は、第１実施形態の構成と同じ構成となっている。従って、第２実施形態においても、第１実施形態とほぼ同じ作用効果を得ることができる。特に、第２実施形態によれば、比精度が必要な素子同士の温度差が判定基準値以下でないときには、比精度が必要な素子同士の温度差が判定基準値以下になるように比精度が必要な素子の配置位置を変更するように構成したので、比精度が必要な素子の配置位置を変更する作業を別途実行する必要がなくなり、作業性を向上させることができる。
【００２２】
尚、上記第２実施形態では、比精度が必要な素子同士の温度差が判定基準値以下でないときには、比精度が必要な素子の配置位置を変更するように構成したが、これに限られるものではなく、例えば、比精度が必要な素子同士の温度差が判定基準値以下でないときには、比精度が必要な素子同士の温度差が判定基準値以下になるように発熱素子（発熱源、熱源素子）の配置位置を変更する手段（ステップ）を備えるように構成してもよい。この構成の場合、発熱素子の配置位置を変更する処理と、変更した発熱素子に基づいて温度分布を算出する処理とを、比精度が必要な素子同士の温度差が判定基準値以下になるまで繰り返し実行するように構成することが好ましい。
【００２３】
図６は、本発明の第３実施形態を示すものである。尚、第１実施形態と同一構成には、同一符号を付している。この第３実施形態では、制御装置２は、半導体装置が第１駆動状態のときの第１温度分布マップと、半導体装置が第２駆動状態のときの第２温度分布マップとを作成する機能を有する。そして、上記制御装置２は、比精度が必要な素子同士（一対のペア素子）の温度差が、前記第１温度分布マップ及び前記第２温度分布マップそれぞれにおいて判定基準値以下であるか否かを判断する機能を備えた。
【００２４】
具体的には、図６に示すように、第１温度分布マップにおいて２つの等温線２１、２２に囲まれた領域をＡ１とし、第２温度分布マップにおいて２つの等温線２１、２２に囲まれた領域をＡ２とし、領域Ａ１と領域Ａ２が重なる領域Ａ３とする。このように設定したときに、一対の比精度が必要な素子２３、２４が上記重なる領域Ａ３内に配置されているか否かを判断すれば、比精度が必要な素子同士の温度差が、第１温度分布マップ及び第２温度分布マップそれぞれにおいて判定基準値以下であるか否かを判断することができる。
【００２５】
そして、比精度が必要な素子２３、２４同士の温度差が、第１温度分布マップ及び第２温度分布マップそれぞれにおいて判定基準値以下でないと判断されたときには、第１実施形態と同様にしてその旨をエラー報知しても良いし、第２実施形態と同様にして比精度が必要な素子２３、２４同士の温度差が、第１温度分布マップ及び第２温度分布マップそれぞれにおいて判定基準値以下となるように各素子の配置位置を変更するように構成しても良い。尚、比精度が必要な素子２３、２４同士の温度差が、第１温度分布マップ及び第２温度分布マップそれぞれにおいて判定基準値以下であると判断されたときは、比精度が必要な素子のレイアウトが正常であることが確認（検証）されたのであり、レイアウト検証処理を終了する。
【符号の説明】
【００２６】
図面中、１はレイアウト検証装置、２は制御装置、３は入力装置、４は表示装置、５は通信装置、６は記憶装置を示す。
【図１】
2015141680.tif 000003
【図２】
2015141680.tif 000004
【図３】
2015141680.tif 000005
【図４】
2015141680.tif 000006
【図５】
2015141680.tif 000007
【図６】
2015141680.tif 000008