(57)【要約】【課題】パワースイッチング素子のオンオフ動作を行う駆動装置において、温度によるスイッチング損失の悪化を低減する。【解決手段】この駆動装置は、パワースイッチング素子のオン動作を行うオン側回路と、パワースイッチング素子のオフ動作を行うオフ側回路と、パワースイッチング素子の温度を検出する温度検出部と、を備えている。オン側回路およびオフ側回路の少なくとも一方の回路は、ゲート電流を供給あるいは引く抜くための、少なくとも２つの電流経路と、電流経路を切り替えることによりゲート電流を切り替えるスイッチ回路と、を有し、該スイッチ回路は、ゲート電流の切り替え時において、温度検出部により検出されたパワースイッチング素子の温度に基づいて、ゲート電流を過渡的に変化させる。【選択図】図４
2015195699.tif 000002
【特許請求の範囲】
【請求項１】
パワースイッチング素子（２００）のオンオフを制御する駆動装置であって、
前記パワースイッチング素子のオン動作を行うオン側回路（１１０）と、前記パワースイッチング素子のオフ動作を行うオフ側回路（１２０）と、前記パワースイッチング素子の温度を検出する温度検出部（Ｄ）と、を備え、
前記オン側回路および前記オフ側回路の少なくとも一方の回路は、前記パワースイッチング素子のゲート電流を供給あるいは引き抜くための電流経路と、
前記ゲート電流を切り替えるスイッチ回路（ＳＷ１〜ＳＷ５，ＳＷ６〜ＳＷ１０）と、を有し、
該スイッチ回路は、前記ゲート電流の切り替え時において、前記温度検出部により検出された前記パワースイッチング素子の温度に基づいて、前記ゲート電流を過渡的に変化させることを特徴とする駆動装置。
【請求項２】
前記電流経路は、少なくとも２つ存在し、
前記ゲート電流は、前記スイッチ回路によって前記電流経路が切り替わることによって変化することを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記オフ側回路は、
出力トランジスタとして前記電流経路を形成する複数のメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）と、
前記メインＭＯＳトランジスタとゲートが共通で、前記メインＭＯＳトランジスタに対してカレントミラーを構成することによって、前記メインＭＯＳトランジスタのドレイン電流を規定するセンスＭＯＳトランジスタ（Ｔｒ２０）と、
前記センスＭＯＳトランジスタのドレイン電流を一定に制御するセンス電流制御回路（ＳＣ）と、を有し、
さらに、前記スイッチ回路は、前記メインＭＯＳトランジスタのゲートに接続され、前記メインＭＯＳトランジスタのオンオフを制御することにより前記パワースイッチング素子における前記ゲート電流を切り替えるように構成され、
該スイッチ回路は、前記ゲート電流の切り替え時において、前記パワースイッチング素子の温度に基づいて前記メインＭＯＳトランジスタのオン抵抗を制御し、前記ゲート電流を過渡的に変化させることを特徴とする請求項１または請求項２に記載の駆動装置。
【請求項４】
前記センス電流制御回路は、
参照電位（Ｖｒｅｆ）を発生させる参照電源（１２３）と、
前記センスＭＯＳトランジスタに直列接続された基準抵抗（１２２）と、
前記基準抵抗と前記センスＭＯＳトランジスタとの間の電位が前記参照電位に近づくように前記センスＭＯＳトランジスタのゲートに出力を発生させるオペアンプ（１２１）と、を有して、
前記センスＭＯＳトランジスタのドレイン電流として前記基準抵抗の抵抗値と前記参照電位とによって決まる電流を流すように構成されることを特徴とする請求項３に記載の駆動装置。
【請求項５】
前記センス電流制御回路は、
前記センスＭＯＳトランジスタのゲートに出力を発生させるオペアンプ（１６１）と、
所定の電流を前記オペアンプの一方の入力端子に供給する電流源（Ｐ２）と、
前記オペアンプに対して前記電流源と並列接続された感温素子（１６４）と、を有して、
温度に依存する前記感温素子の電圧降下に基づいて、前記センスＭＯＳトランジスタのドレイン電流を変化させるように構成されることを特徴とする請求項３に記載の駆動装置。
【請求項６】
前記メインＭＯＳトランジスタは少なくとも３つ以上接続されて、前記ゲート電流が段階的に低下するとともに、
前記ゲート電流の切り替え時において、前記ゲート電流を過渡的に変化させることを特徴とする請求項３〜５のいずれか１項に記載の駆動装置。
【請求項７】
前記オン側回路は、
出力トランジスタとして前記電流経路を形成する複数のメインＭＯＳトランジスタ（Ｔｒ５０〜Ｔｒ５５）と、
前記メインＭＯＳトランジスタとゲートが共通で、前記メインＭＯＳトランジスタに対してカレントミラーを構成することによって、前記メインＭＯＳトランジスタのドレイン電流を規定するセンスＭＯＳトランジスタ（Ｔｒ６０）と、
前記センスＭＯＳトランジスタのドレイン電流を一定に制御するセンス電流制御回路（ＳＣ）と、を有し、
さらに、前記スイッチ回路は、前記メインＭＯＳトランジスタのゲートに接続され、前記メインＭＯＳトランジスタのオンオフを制御することにより前記パワースイッチング素子における前記ゲート電流を切り替えるように構成され、
該スイッチ回路は、前記ゲート電流の切り替え時において、前記パワースイッチング素子の温度に基づいて前記メインＭＯＳトランジスタのオン抵抗を制御し、前記ゲート電流を過渡的に変化させることを特徴とする請求項１または請求項２に記載の駆動装置。
【請求項８】
前記センス電流制御回路は、
参照電位（Ｖｒｅｆ）を発生させる参照電源（１１３）と、
前記センスＭＯＳトランジスタに直列接続された基準抵抗（１１２）と、
前記基準抵抗と前記センスＭＯＳトランジスタとの間の電位が前記参照電位に近づくように前記センスＭＯＳトランジスタのゲートに出力を発生させるオペアンプ（１１１）と、を有して、
前記センスＭＯＳトランジスタのドレイン電流として前記基準抵抗の抵抗値と前記参照電位とによって決まる電流を流すように構成されることを特徴とする請求項７に記載の駆動装置。
【請求項９】
前記センス電流制御回路は、
前記センスＭＯＳトランジスタのゲートに出力を発生させるオペアンプ（１６１）と、
所定の電流を前記オペアンプの一方の入力端子に供給する電流源（Ｐ３）と、
前記オペアンプに対して前記電流源と並列接続された感温素子（１６４）と、を有して、
温度に依存する前記感温素子の電圧降下に基づいて、前記センスＭＯＳトランジスタのドレイン電流を変化させるように構成されることを特徴とする請求項７に記載の駆動装置。
【請求項１０】
前記メインＭＯＳトランジスタは少なくとも３つ以上接続されて、前記ゲート電流が段階的に低下するとともに、
前記ゲート電流の切り替え時において、前記ゲート電流を過渡的に変化させることを特徴とする請求項６〜９のいずれか１項に記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度特性を考慮に入れたパワースイッチング素子のオンオフ動作を行う駆動装置に関する。
【背景技術】
【０００２】
インバータやコンバータ等の半導体電力変換装置を構成するパワースイッチング素子について、スイッチング動作時のサージ電圧とスイッチング損失とのトレードオフを解消する技術として、ゲート電圧あるいはゲート電流を動的に制御するアクティブゲートコントロール（ＡＧＣ）が用いられている。
【０００３】
例えば、パワースイッチング素子として絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いる場合、ターンオフ時のコレクタ−エミッタ間電圧（以降、コレクタ電圧Ｖｃｅという）の時間変化ｄＶ／ｄｔをフィードバックして、ＩＧＢＴのゲート電荷の放電速度を制御する。具体的には、特許文献１において、ＩＧＢＴのゲート電荷の放電速度を、放電の途中で切り替える技術が提案されている。
【０００４】
切り替えるタイミングは、例えば、コレクタ電圧Ｖｃｅが、電源電圧ＶＢに達したタイミングで切り替えれば、サージを抑制しながらスイッチング損失を低減することが可能である。
【０００５】
しかしながら、一般に、ＩＧＢＴなどのパワースイッチング素子におけるｄＶ／ｄｔには温度依存性がある。これに伴い、パワースイッチング素子の温度によって、パワースイッチング素子におけるゲート電荷の放電速度の切り替えタイミングが変化してしまう。
【０００６】
パワースイッチング素子の温度特性を考慮した駆動回路として、例えば、特許文献２には、ｄＶ／ｄｔのフィードバック量を、パワースイッチング素子の温度に応じて調整する技術が提案されている。具体的には、ターンオフ用のトランジスタのフィードバック抵抗（ベース−ＧＮＤ間抵抗）を温度に応じて可変とする。これにより、ゲート電荷の放電速度を、温度に応じて制御することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３８８５５６３号公報
【特許文献２】特許第４９０４９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２の技術は、パワースイッチング素子の温度に応じてゲート電荷の放電速度、すなわちドライブ能力を規定するものであり、サージ電圧とスイッチング損失とのトレードオフを解消することはできない。また、特許文献２に記載の技術を特許文献１に記載の技術と組み合わせても、放電速度の切り替えタイミングの最適化を行うことは困難である。このため、スイッチング損失の低減の効果は十分ではない。
【０００９】
本発明は、上記問題点を鑑みてなされたものであり、温度によるスイッチング損失を低減することを目的とする。
【課題を解決するための手段】
【００１０】
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
【００１１】
上記目的を達成するために、本発明は、パワースイッチング素子（２００）のオンオフを制御する駆動装置であって、パワースイッチング素子のオン動作を行うオン側回路（１１０）と、パワースイッチング素子のオフ動作を行うオフ側回路（１２０）と、パワースイッチング素子の温度を検出する温度検出部（Ｄ）と、を備え、オン側回路およびオフ側回路の少なくとも一方の回路は、ゲート電流を供給あるいは引き抜くための電流経路と、ゲート電流を切り替えるスイッチ回路（ＳＷ１〜ＳＷ５，ＳＷ６〜ＳＷ１０）と、を有し、該スイッチ回路は、ゲート電流の切り替え時において、温度検出部により検出されたパワースイッチング素子の温度に基づいて、ゲート電流を過渡的に変化させることを特徴としている。
【００１２】
例えば、パワースイッチング素子が常温時よりも高い温度になっている場合、コレクタ電圧Ｖｃｅの時間変化（傾き）が鈍くなる。すなわち、ｄＶ／ｄｔの値が小さくなる。このため、例えばターンオフ動作においては、ターンオフ動作を開始後、コレクタ電圧Ｖｃｅが上昇し、オーバーシュートした後に定常値に戻るまでに要する時間が、常温時よりも長くなる。よって、スイッチング損失、すなわちコレクタ電圧Ｖｃｅとコレクタ電流Ｉｃの積が大きくなってしまう。
【００１３】
本発明では、パワースイッチング素子の温度に基づいてゲート電流を過渡的に変化させる。このため、ゲート電流の切り替え時において、ゲート電荷の量を過渡的に変化させることができる。よって、ゲート電流の切り替え時にコレクタ電圧の傾きｄＶ／ｄｔが急激に小さくなることを抑制することができる。換言すれば、パワースイッチング素子の温度に起因するｄＶ／ｄｔの鈍化を補正することができる。したがって、パワースイッチング素子の温度に起因するスイッチング損失を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に係る駆動装置の概略構成を示す回路図である。
【図２】駆動装置による駆動を示すタイミングチャートである。
【図３】スイッチ回路の詳細な構成を示す回路図である。
【図４】駆動装置による駆動を示すタイミングチャートである。
【図５】変形例１における駆動装置による駆動を示すタイミングチャートである。
【図６】第２実施形態に係る駆動装置の概略構成を示す回路図である。
【図７】第３実施形態に係る駆動装置の概略構成を示す回路図である。
【図８】駆動装置による駆動を示すタイミングチャートである。
【図９】第４実施形態に係る駆動装置の概略構成を示す回路図である。
【図１０】変形例２に係る駆動装置の概略構成を示す回路図である。
【図１１】変形例３に係る駆動装置の概略構成を示す回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
【００１６】
（第１実施形態）
最初に、図１を参照して、本実施形態に係る駆動装置について説明する。
【００１７】
図１に示すように、この駆動装置１００は、負荷３００を駆動するパワースイッチング素子としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）２００の駆動を制御するものである。
【００１８】
この駆動装置１００は、オン側回路１１０と、オフ側回路１２０と、ｄＶ／ｄｔ検出回路と、遅延回路１４０と、を備えている。
【００１９】
オン側回路１１０およびオフ側回路１２０は電源とＧＮＤとの間で直列に接続され、その中間点にＩＧＢＴ２００のゲートが接続されている。オン側回路１１０は、ＰＭＯＳトランジスタにより構成され、このＰＭＯＳトランジスタがオン状態のときにはＩＧＢＴ２００のゲートに電源電圧Ｖｃｃが印加される。これによりＩＧＢＴ２００がオン状態になり、ＩＧＢＴ２００のコレクタ−エミッタ間に電流が流れ、負荷に電力が供給される。
【００２０】
オフ側回路１２０は、複数のＮＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５，Ｔｒ２０）を有している。これらＮＭＯＳトランジスタは、出力トランジスタとしてのメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）と、メインＭＯＳトランジスタのドレイン電流を規定するセンスＭＯＳトランジスタＴｒ２０とから構成されている。本実施形態では、６つのメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）が、センスＭＯＳトランジスタＴｒ２０に対してカレントミラーを構成するようになっている。具体的には、各メインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）のゲートはセンスＭＯＳトランジスタＴｒ２０のゲートと共通であり、ソースが共通してＧＮＤに接続されている。各メインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）のドレインはＩＧＢＴ２００のゲート接続されている。
【００２１】
このような構成では、各メインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）には、それぞれ、センスＭＯＳトランジスタＴｒ２０のサイズ比と同一の電流比でドレイン電流が流れる。つまり、本実施形態では、ＩＧＢＴ２００のゲートから引き抜く電流の電流経路が６つ存在している。なお、サイズとはＭＯＳトランジスタにおけるチャネル幅Ｗとチャネル長Ｌのアスペクト比（Ｗ／Ｌ）である。
【００２２】
また、オフ側回路１２０は、センスＭＯＳトランジスタＴｒ２０のドレイン電流を制御するためのオペアンプ１２１と、該オペアンプ１２１の出力を規定するための基準抵抗１２２と、該オペアンプ１２１の一つの入力端子に参照電位Ｖｒｅｆを与える参照電源１２３と、を有している。オペアンプ１２１は、図示しないマイコンなどからＩＧＢＴ２００をオフさせることを示す制御信号が入力されると、センスＭＯＳトランジスタＴｒ２０のゲートに電圧を印加することで、ＩＧＢＴ２００のゲートから定電流が引き抜かれるようにする。
【００２３】
基準抵抗１２２は、シャント抵抗であり、センスＭＯＳトランジスタＴｒ２０のドレイン電流の電流値を規定する。ひいては、ＩＧＢＴ２００のゲートから引き抜かれる電流の電流値を規定する。ＩＧＢＴ２００のゲートから引き抜かれる電流は、メインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）に流れるドレイン電流の合計である。そして、メインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）はセンスＭＯＳトランジスタＴｒ２０とともにカレントミラーを構成しているので、ＩＧＢＴ２００のゲートから引き抜かれる電流はセンスＭＯＳトランジスタＴｒ２０のドレイン電流に依存する。
【００２４】
このような構成では、ＩＧＢＴ２００をオフさせることを示す制御信号が入力されると、オペアンプ１２１が駆動されてセンスＭＯＳトランジスタＴｒ２０にゲート電圧が印加される。このときのドレイン電流は基準抵抗１２２の抵抗値Ｒにより規定される。そして、その電流値は、基準抵抗１２２とセンスＭＯＳトランジスタＴｒ２０との間の中間電位が、参照電位Ｖｒｅｆに近づくように、オペアンプ１２１の出力が調整されることによりフィードバック制御される。これにより、センスＭＯＳトランジスタＴｒ２０のドレイン電流が高精度に一定の値（＝Ｖｒｅｆ／Ｒ）に制御される。よって、ＩＧＢＴ２００のゲートから引き抜かれる電流も、高精度に一定電流とされる。なお、本実施形態において、特許請求の範囲に記載のセンス電流制御回路ＳＣは、オペアンプ１２１と基準抵抗１２２および参照電源１２３とにより構成される回路に相当する。
【００２５】
さらに、オフ側回路１２０は、ＩＧＢＴ２００のゲートから引き抜かれる電流の電流値、すなわちドライブ能力を切り替えるためのスイッチ回路（ＳＷ１〜ＳＷ５）を有している。このスイッチ回路（ＳＷ１〜ＳＷ５）は、６つのメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）のうち５つのメインＭＯＳトランジスタ（Ｔｒ１１〜Ｔｒ１５）のゲートにそれぞれ接続されている。例えば、スイッチ回路ＳＷ１が有効とされ、その他のスイッチ回路（ＳＷ２〜ＳＷ５）が無効の状態であれば、ＩＧＢＴ２００のゲート電荷は、メインＭＯＳトランジスタＴｒ１０およびＴｒ１１により規定される電流により引き抜かれる。つまり、スイッチ回路（ＳＷ１〜ＳＷ５）のうち、どのスイッチ回路が有効となっているかによってオフ側回路１２０のドライブ能力を制御することができる。なお、５つのスイッチ回路（ＳＷ１〜ＳＷ５）は互いに等価であり、以降、個々のスイッチ回路について述べる場合を除き、符号ＳＷと総称する。本実施形態におけるスイッチ回路ＳＷの詳しい回路構成は追って説明する。
【００２６】
駆動装置１００におけるｄＶ／ｄｔ検出回路１３０は、ＩＧＢＴ２００のコレクタ電圧Ｖｃｅの時間変化ｄＶ／ｄｔを検出する回路である。具体的には、ｄＶ／ｄｔ検出回路１３０は、ＩＧＢＴ２００のコレクタとＧＮＤとの間に直列接続されて微分器を構成するコンデンサＣ１と抵抗器Ｒ１の中間点に接続されている。オペアンプ１２１にＩＧＢＴ２００をオフさせることを示す制御信号が入力されると、ＩＧＢＴ２００のゲート電荷が引き抜かれてコレクタ電圧Ｖｃｅが上昇するため、ｄＶ／ｄｔがゼロでない値をとる。ｄＶ／ｄｔ検出回路１３０はこれを検出し、その旨を遅延回路１４０に出力する。
【００２７】
遅延回路１４０は、ｄＶ／ｄｔが上昇を開始した時点から所定の遅延時間だけ遅れてスイッチ回路ＳＷを動作させる回路である。５つのスイッチ回路（ＳＷ１〜ＳＷ５）のうち、どのスイッチ回路ＳＷを動作させるかについては、予め決めておくこともできるし、ｄＶ／ｄｔの値等に応じて決定されてもよい。
【００２８】
次に、本実施形態の駆動装置１００のように、ＩＧＢＴ２００のゲート電荷の放電期間中の電荷の放電速度を切り替える駆動について、図２を参照して説明する。
【００２９】
時刻ｔ１において、オペアンプ１２１にＩＧＢＴ２００をオフさせることを示す制御信号が入力される。これにより、図２に示すように、オペアンプ１２１が駆動してＩＧＢＴ２００のゲートから電流が引き抜かれる。この説明において、時刻ｔ１におけるスイッチ回路ＳＷは、ＳＷ１が有効（オン）とされ、ＳＷ２〜ＳＷ５は無効（オフ）であるとする。つまり、ゲートから引き抜かれる電流は、メインＭＯＳトランジスタＴｒ１０のドレイン電流Ｉ１と、メインＭＯＳトランジスタＴｒ１１のドレイン電流Ｉ２との合計値Ｉ１＋Ｉ２である。
【００３０】
ＩＧＢＴ２００のゲートから電荷の引き抜きが行われ始めると、ゲート電圧は低下していく。そして、時刻ｔ２において、ゲート電圧が所定の電位まで低下すると、ＩＧＢＴ２００のコレクタ電流Ｉｃが減少を開始し、コレクタ電圧Ｖｃｅが上昇を始める。すなわち、時刻ｔ２の時点で、ｄＶ／ｄｔがほぼゼロの状態から、ｄＶ／ｄｔが正の値をとる。ｄＶ／ｄｔ検出回路１３０はこれを検出して、その旨を遅延回路１４０に対して出力する。
【００３１】
そして、遅延回路１４０により予め規定された遅延時間後の時刻ｔ３において、スイッチ回路ＳＷ１がオフされ無効化される。これにより、ＩＧＢＴ２００のゲート電流は、Ｉ１＋Ｉ２からＩ１に切り替わる。すなわち、オフ側回路１２０のドライブ能力が低減されてゲート電荷の放電速度が低下する。このため、時刻ｔ３直前のｄＶ／ｄｔに比べて、時刻ｔ３直後のｄＶ／ｄｔは小さくなる。その結果、コレクタ電圧Ｖｃｅのオーバーシュートが抑制され、サージ電圧を低減する効果を発揮することができる。その後、時刻ｔ４において、コレクタ電圧Ｖｃｅが定常値に収束してＩＧＢＴ２００のオフ動作は終了する。
【００３２】
ここで、ＩＧＢＴ２００が高温の状態にある場合について説明する。ＩＧＢＴ２００のコレクタ電圧の変化ｄＶ／ｄｔは温度に依存し、高温になるほどｄＶ／ｄｔが小さくなる。このため、図２の一点鎖線に示すように、時刻ｔ２以降におけるコレクタ電圧Ｖｃｅの上昇率が低下する。さらに、時刻ｔ３以降、オフ側回路１２０のドライブ能力が低下した後は、さらにコレクタ電圧Ｖｃｅの上昇率が低下する。よって、Ｖｃｅが定常値に至るまでに要する時間が長くなり、スイッチング損失が増加してしまう。
【００３３】
これを解消するため、この駆動装置１００におけるスイッチ回路ＳＷは、温度に起因するｄＶ／ｄｔの低下を抑制するように構成されている。
【００３４】
図３および図４を参照して、本実施形態におけるスイッチ回路ＳＷの具体的な構成とその作用効果について説明する。なお、図３に示す回路は、各スイッチ回路（ＳＷ１〜ＳＷ５）いずれも同一の構成である。
【００３５】
スイッチ回路ＳＷは、主回路１２５と、定電流回路１２６と、温特調整回路１２７とを有している。
【００３６】
主回路１２５は、遅延回路１４０からの信号に基づいて入力端子ＩＮと出力端子ＯＵＴの間における電流の通電および遮断を担っている。主回路１２５は、図３に示すように、遅延回路１４０からの信号によりオンオフ動作するＭＯＳトランジスタＴｒ３０を有している。また、定電流回路１２６に対して、ＭＯＳトランジスタＴｒ３０と並列に接続され、定電流回路１２６から入力される電流Ｉ３をミラーするようにカレントミラーを構成する２つのＮＰＮトランジスタＱ１，Ｑ２を有している。また、ゲートに注入される電流に基づいて入力端子ＩＮと出力端子ＯＵＴの間における電流の通電および遮断を行うＭＯＳトランジスタＴｒ４０を有している。さらに、スイッチ回路ＳＷをオン状態とする場合にＭＯＳトランジスタＴｒ４０のゲートに電流を注入する電流源Ｐ１を有している。なお、本実施形態では、図３に示す入力端子ＩＮがオペアンプ１２１の出力端子に接続されており、出力端子ＯＵＴがメインＭＯＳトランジスタ（Ｔｒ１１〜Ｔｒ１５）のゲートに接続されている。
【００３７】
主回路１２５の動作について説明する。スイッチ回路ＳＷをオン状態とする場合、遅延回路からＭＯＳトランジスタＴｒ３０をオン状態とする旨の信号が入力される。この状態では、定電流回路１２６からの電流Ｉ３は、ＭＯＳトランジスタＴｒ３０のドレイン電流として流れ、カレントミラーを成すＮＰＮトランジスタＱ１，Ｑ２に電流が流れない。すなわち、図３に示す電流Ｉ４は流れない。このため、電流源Ｐ１からの電流Ｉ５がＭＯＳトランジスタＴｒ４０のゲートに注入されてオンとなり、入力端子ＩＮと出力端子ＯＵＴの間が通電される。すなわち、スイッチ回路ＳＷがオン状態となる。なお、電流源Ｐ１とＧＮＤとの間に挿入された抵抗器Ｒ１は、ＭＯＳトランジスタＴｒ４０の定常状態におけるゲート電圧を規定するための抵抗である。
【００３８】
一方、スイッチ回路ＳＷをオフ状態とする場合、遅延回路からＭＯＳトランジスタＴｒ３０をオフ状態とする旨の信号が入力される。この状態では、ＭＯＳトランジスタＴｒ３０のドレイン電流は流れず、定電流回路１２６から主回路１２５に入力される電流Ｉ３は、ＮＰＮトランジスタＱ１，Ｑ２によりミラーされて図３に示す電流Ｉ４が流れる。この電流Ｉ４は、電流源Ｐ１による電流Ｉ５およびＭＯＳトランジスタＴｒ４０のゲート電荷を引き抜くように流れるため、ＭＯＳトランジスタＴｒ４０がオフする。よって、入力端子ＩＮと出力端子ＯＵＴの間の電流が遮断されてスイッチ回路ＳＷがオフ状態となる。なお、スイッチ回路ＳＷがオフすると、対応するメインＭＯＳトランジスタのゲートがハイインピーダンスとなる。本実施形態におけるスイッチ回路ＳＷは、スイッチ回路ＳＷのオフ動作を確実にするため、出力端子ＯＵＴとＧＮＤとの間にプルダウン抵抗器Ｒ２が挿入されている。
【００３９】
前述の定電流回路１２６は、主回路１２５に一定の電流Ｉ３を供給するための回路である。この定電流回路１２６は、図３に示すように、一定の電流を与えるための一般的に知られた回路構成を成す。具体的には、定電流回路１２６は、ＮＰＮトランジスタＱ３と、ＮＰＮトランジスタＱ３のベースに対して並列に接続されて抵抗として作用するＮＰＮトランジスタＱ４およびＰＮＰトランジスタＱ５と、を有している。さらに、ＮＰＮトランジスタＱ３のエミッタとＧＮＤとの間に抵抗器Ｒ３が接続されている。この構成により、ＮＰＮトランジスタＱ３には、ＮＰＮトランジスタＱ４、ＰＮＰトランジスタＱ５、および抵抗器Ｒ３の抵抗値により規定される一定のコレクタ電流が流れる。この電流がカレントミラーを構成するＮＰＮトランジスタＱ８，Ｑ９によりミラーされて、主回路１２５に電流Ｉ３を供給する。なお、ＮＰＮトランジスタＱ６およびＰＮＰトランジスタＱ７は、それぞれ、抵抗器Ｒ３およびＰＮＰトランジスタＱ５の抵抗値の温度特性を抑制するために挿入されている。
【００４０】
このように、電流Ｉ３は、ＮＰＮトランジスタＱ４、ＰＮＰトランジスタＱ５、および抵抗器Ｒ３の抵抗値により規定される。本実施形態における定電流回路１２６では、ＮＰＮトランジスタＱ４および抵抗器Ｒ３の抵抗値は一定であるから、電流Ｉ３はＰＮＰトランジスタＱ５のオン抵抗に依存するようになっている。
【００４１】
前述の温特調整回路１２７は、定電流回路１２６における前述のＰＮＰトランジスタＱ５のベースに対して、ＩＧＢＴ２００の温度に対応した電圧を印加するための回路である。この温特調整回路１２７は、電流源Ｐ２に対して抵抗器Ｒ４と直列に接続されＩＧＢＴ２００の近傍に配置された感温ダイオードＤと、バッファ回路を構成するオペアンプＡとを有している。具体的には、温特調整回路１２７は、オペアンプＡの一方の入力端子に出力が負帰還し、他方の入力端子には感温ダイオードＤによる電圧降下に依存する電圧が印加されるように構成されている。よって、オペアンプＡの出力は感温ダイオードＤによる電圧降下に依存する。一般に、感温ダイオードＤは温度が高いほど低抵抗となり、電圧降下量が減少する。このため、ＩＧＢＴ２００の温度が高いほど、定電流回路１２６におけるＰＮＰトランジスタＱ５のベースに印加される電圧が低下する。電流Ｉ３は、ＰＮＰトランジスタＱ５のベース電圧を抵抗器Ｒ３の抵抗値で割った値で決まる。このため、ＩＧＢＴ２００の温度が高いほど電流Ｉ３は小さくなる。
【００４２】
このように、本実施形態におけるスイッチ回路ＳＷでは、ＩＧＢＴ２００の温度が高いほど、ＭＯＳトランジスタＴｒ４０のゲートからゲート電荷を引き抜くための電流Ｉ４の値が小さくなり、電荷の放電速度が遅くなる。すなわち、スイッチ回路ＳＷのオフ速度が温度依存性を有している。このため、ＩＧＢＴ２００のゲート電流がＩ１＋Ｉ２からＩ１へ切り替わる際において、図４に実線で示すように、ゲート電流が過渡的に遷移する。つまり、感温ダイオードＤは、特許請求の範囲に記載の温度検出部に相当する。これにより、コレクタ電圧Ｖｃｅは、スイッチ回路ＳＷのオフ速度が温度依存性を有さない場合に較べて、時刻ｔ３以降のｄＶ／ｄｔを大きくすることができる。したがって、Ｖｃｅがオーバーシュートしてから定常値に至るまでに要する時間を短くすることができ、スイッチング損失を低減することができる。なお、図４における一点鎖線は、スイッチ回路ＳＷのオフ速度が温度依存性を有さない場合のＩＧＢＴ２００における各電気的特性値の変化を示している。
【００４３】
（変形例１）
上記例では、スイッチ回路ＳＷ１のみがオンの状態から、スイッチ回路ＳＷ１をオフすることによりＩＧＢＴ２００のゲート電流を切り替える例について示した。換言すれば、ゲート電流の切り替え段数が２段である例について示した。しかしながら、この例に限定されない。すなわち、ゲート電流の切り替え段数は３段以上でもよい。
【００４４】
例えば、図５に示すように、時刻ｔ１の時点でスイッチ回路ＳＷ１〜ＳＷ３をオン状態とし、時刻ｔ３にてスイッチ回路ＳＷ３をオフし、時刻ｔ５にてスイッチ回路ＳＷ２をオフし、時刻ｔ６にてスイッチ回路ＳＷ１をオフするように制御してもよい。
【００４５】
これによれば、ゲート電流の切り替え段数が２段の場合に較べて、より滑らかにゲート電流を遷移させることができるから、ＩＧＢＴ２００の温度特性に起因するスイッチング損失の増加をより抑制することができる。
【００４６】
（第２実施形態）
上記した実施形態では、オフ側回路１２０において、ＩＧＢＴ２００の温度に基づく制御を可能にした例について示したが、これはオン側回路１１０についても適用することができる。
【００４７】
具体的には、図６に示すように、オン側回路１１０は、複数のＰＭＯＳトランジスタ（Ｔｒ５０〜Ｔｒ５５，Ｔｒ６０）を有している。これらＰＭＯＳトランジスタは、出力トランジスタとしてのメインＭＯＳトランジスタ（Ｔｒ５０〜Ｔｒ５５）と、メインＭＯＳトランジスタのドレイン電流を規定するセンスＭＯＳトランジスタＴｒ６０とから構成されている。本実施形態では、６つのメインＭＯＳトランジスタ（Ｔｒ５０〜Ｔｒ５５）が、センスＭＯＳトランジスタＴｒ６０に対してカレントミラーを構成するようになっている。具体的には、各メインＭＯＳトランジスタ（Ｔｒ５０〜Ｔｒ５５）のゲートはセンスＭＯＳトランジスタＴｒ６０のゲートと共通であり、ドレインが共通して電源Ｖｃｃに接続されている。各メインＭＯＳトランジスタ（Ｔｒ５０〜Ｔｒ５５）のソースはＩＧＢＴ２００のゲート接続されている。
【００４８】
また、オン側回路１１０は、センスＭＯＳトランジスタＴｒ６０のドレイン電流を制御するためのオペアンプ１１１と、該オペアンプ１１１の出力を規定するための基準抵抗１１２と、該オペアンプ１１１の一つの入力端子に参照電位Ｖｒｅｆを与える参照電源１１３と、を有している。オペアンプ１１１は、図示しないマイコンなどからＩＧＢＴ２００をオンさせることを示す制御信号が入力されると、センスＭＯＳトランジスタＴｒ６０のゲートに電圧を印加することで、ＩＧＢＴ２００のゲートへ定電流が供給されるようにする。
【００４９】
さらに、オン側回路１１０は、ＩＧＢＴ２００のゲートへ供給される電流の電流値、すなわちドライブ能力を切り替えるためのスイッチ回路（ＳＷ６〜ＳＷ１０）を有している。このスイッチ回路（ＳＷ６〜ＳＷ１０）は、６つのメインＭＯＳトランジスタ（Ｔｒ５０〜Ｔｒ５５）のうち５つのメインＭＯＳトランジスタ（Ｔｒ５１〜Ｔｒ５５）のゲートにそれぞれ接続されている。これらスイッチ回路（ＳＷ６〜ＳＷ１０）は、第１実施形態に記載のスイッチ回路ＳＷと等価であり、その回路構成は、図３に示す回路構成を採用することができる。
【００５０】
本実施形態における構成要素である、メインＭＯＳトランジスタ（Ｔｒ５０〜Ｔｒ５５）、センスＭＯＳトランジスタＴｒ６０、オペアンプ１１１、基準抵抗１１２、参照電源１１３、およびスイッチ回路（ＳＷ６〜ＳＷ１０）は、それぞれ、第１実施形態におけるメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）、センスＭＯＳトランジスタＴｒ２０、オペアンプ１２１、基準抵抗１２２、参照電源１２３、およびスイッチ回路（ＳＷ１〜ＳＷ５）に相当する要素である。よって、各構成要素の動作および作用効果は、第１実施形態およびその変形例に準じるものである。すなわち、ＩＧＢＴ２００のターンオン時において、コレクタ電圧Ｖｃｅの低下によってアンダーシュートしてから定常値に至るまでに要する時間を、スイッチ回路ＳＷのオフ速度が温度依存性を有さない場合に較べて短くすることができ、スイッチング損失を低減することができる。
【００５１】
なお、本実施形態における参照電位Ｖｒｅｆは、第１実施形態における参照電位Ｖｒｅｆと必ずしも一致している必要はない。
【００５２】
（第３実施形態）
第１実施形態では、メインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）が６つ形成されており、ゲート電荷を引き抜く電流経路が６つの場合であって、ゲート電流の切り替え段数が２段（変形例では３段以上）の例に示した。
【００５３】
これに対して、本実施形態では、オフ側回路１５０における電流経路が１つの場合について説明する。具体的には、図７に示すように、第１実施形態のオフ側回路１２０に対して、メインＭＯＳトランジスタ（Ｔｒ１０，Ｔｒ１２〜Ｔｒ１５）が除去され、メインＭＯＳトランジスタＴｒ１１のみが存在する構成となっている。なお、これに対応して、スイッチ回路ＳＷ２〜ＳＷ５も形成されておらず、スイッチ回路ＳＷ１がオペアンプ１２１とメインＭＯＳトランジスタＴｒ１１とを接続している。センス電流制御回路ＳＣほかの回路構成は第１実施形態と同様である。
【００５４】
図８は、本実施形態におけるＩＧＢＴ２００のターンオフ時のタイミングチャートを示している。ＩＧＢＴ２００をオフする制御信号や遅延回路１４０により規定される遅延時間は第１実施形態と同様であるとし、時刻の記載は第１実施形態の説明（図２および図４）に準じている。
【００５５】
本実施形態では、ＩＧＢＴ２００のターンオフに際して、ゲート電流を１段で切り替える。具体的には、図８に示すように、時刻ｔ１の時点でスイッチ回路ＳＷ１をオン状態とし、時刻ｔ３にてスイッチ回路ＳＷ１をオフするように制御する。これにより、ゲート電流はＩ１からゼロに変化する。ここで、スイッチ回路ＳＷ１のオフ速度は温度依存性を有しているから、ＩＧＢＴ２００のゲート電流がＩ１からゼロへ切り替わる際において、図８に示すように、ゲート電流を過渡的に遷移させることができる。
【００５６】
（第４実施形態）
センス電流制御回路ＳＣは、オペアンプ１１１，１２１と基準抵抗１１２，１２２および参照電源１１３，１２３とにより構成される回路に限定されない。
【００５７】
上記した各実施形態におけるセンス電流制御回路ＳＣでは、基準抵抗１１２，１２２の抵抗値Ｒと参照電源１１３，１２３の参照電位Ｖｒｅｆとによって規定される電流値になるようにフィードバック制御されるよう構成されていた。これに対して、本実施形態におけるセンス電流制御回路ＳＣは、フィードバック制御を行わない構成となっている。
【００５８】
本実施形態におけるオフ側回路１６０のセンス電流制御回路ＳＣは、図９に示すように、センスＭＯＳトランジスタＴｒ２０のゲートに出力端子が接続されたオペアンプ１６１と、オペアンプ１６１の一方の入力端子に所定の電圧を印加する参照電源１６２と、を有している。他方の入力端子には、オペアンプ１６１の出力が負帰還されており、参照電源１６２により規定される電圧がセンスＭＯＳトランジスタＴｒ２０に印加されるようになっている。このような構成であっても、有効とされるメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）の数を切り替えることによって、出力電流を切り替えることができる。なお、本実施形態に較べて第１および第２実施形態のようなセンス電流制御回路ＳＣを採用したほうが、センスＭＯＳトランジスタＴｒ２０のドレイン電流を高精度に維持できるが、高精度を要しない負荷３００を駆動する場合には本実施形態に係るセンス電流制御回路ＳＣを採用することによって部品点数や製造コストを低減することができる。
【００５９】
（変形例２）
第４実施形態におけるセンス電流制御回路ＳＣの、センスＭＯＳトランジスタＴｒ２０およびメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）へ供給するゲート電流を高精度に制御するために、図１０に示すように、Ｖｄｓ調整回路１６３を採用することができる。
【００６０】
本変形例におけるＶｄｓ調整回路１６３は、例えばウィルソン型のカレントミラー回路であり、２つの電流経路がセンスＭＯＳトランジスタＴｒ２０およびメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）のドレインにそれぞれ接続されている。これにより、各ＮＭＯＳトランジスタのドレイン−ソース間電圧Ｖｄｓが一定に調整されるため、より精度良く各ＮＭＯＳトランジスタのドレイン電流を制御することができる。
【００６１】
（変形例３）
センスＭＯＳトランジスタＴｒ２０およびメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）の閾値電圧や電荷の移動度は一般に温度特性を有しているので、温度の変化とともにＩＧＢＴ２００のゲート電圧が変化する虞がある。本変形例では、これを抑制するため、センス電流制御回路ＳＣとして、第４実施形態および変形例２に示した参照電源１６２に適切な温度特性を持たせた構成を採用している。
【００６２】
具体的には、本実施形態におけるオフ側回路１６０のセンス電流制御回路ＳＣは、図１１に示すように、オペアンプ１６１と、所定の電流をオペアンプ１６１の一方の入力端子に供給する電流源Ｐ３と、オペアンプ１６１に対して電流源Ｐ３と並列接続された感温素子１６４と、を有している。本変形例における感温素子１６４は、例えば感温ダイオードである。各ＮＭＯＳトランジスタの閾値電圧や電荷の移動度は一般に負の温度特性を有し、また、感温ダイオードの電圧降下量（Ｖｆ）も負の温度特性を有する。このため、図１１に示すように、オペアンプ１６１の非反転入力端子に電流源Ｐ３および感温ダイオードを接続し、反転入力端子にオペアンプ１６１の出力を負帰還させる。これによって、駆動装置１００の温度上昇に合わせて、センスＭＯＳトランジスタＴｒ２０およびメインＭＯＳトランジスタ（Ｔｒ１０〜Ｔｒ１５）のゲート電圧を低下させることができる。すなわち、温度によるＩＧＢＴ２００のゲート電圧の変化を抑制することができる。なお、感温素子１６４としては、感温ダイオードに限定されるものではない。
【００６３】
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００６４】
上記した実施形態では、ＩＧＢＴ２００のゲート電流を規定する複数の電流経路をカレントミラーにより構成する例について示したが、これに限定されるものではない。ＩＧＢＴ２００のゲート電荷の放電期間中に、ゲート電流を切り替えるために電流の経路をスイッチするような形態において、本発明を適用することができる。
【００６５】
また、上記した実施形態では、ＩＧＢＴ２００の温度を検出するための温度検出部として、感温ダイオードＤを用いる例を示したが、この例に限定されず、例えば、サーミスタ等、温度に対応して出力電圧が変化するような素子であればよい。
【００６６】
また、スイッチ回路ＳＷにおいて、主回路１２５に定電流を供給する回路として、図３に示すような定電流回路１２６を例に示したが、温特調整回路１２７からの入力に対して、出力する電流値が変化するように構成してあれば上記例に限定されるものではない。
【００６７】
また、上記した第１実施形態では、オン側回路１１０をＰＭＯＳトランジスタで構成し、オフ側回路１２０をＮＭＯＳトランジスタで構成する例を示したが、この関係は逆でもよい。この場合、オペアンプ１１１，１２１の出力は上記実施形態に対してそれぞれ反転するように構成される。
【００６８】
上記した第４実施形態、変形例２および変形例３の説明は、オフ側回路に対してセンス電流制御回路ＳＣのバリエーションを記載したものであるが、オン側回路１１０に適用することもできる。
【符号の説明】
【００６９】
１００・・・駆動装置
１１０・・・オン側回路
１２０・・・オフ側回路
１３０・・・ｄＶ／ｄｔ検出回路
１４０・・・遅延回路
２００・・・パワースイッチング素子（ＩＧＢＴ）
Ｔｒ１０〜Ｔｒ１５，Ｔｒ５０〜Ｔｒ５５・・・メインＭＯＳトランジスタ
Ｔｒ２０，Ｔｒ６０・・・センスＭＯＳトランジスタ
ＳＷ１〜ＳＷ１０（ＳＷ）・・・スイッチ回路
【図１】
2015195699.tif 000003
【図２】
2015195699.tif 000004
【図３】
2015195699.tif 000005
【図４】
2015195699.tif 000006
【図５】
2015195699.tif 000007
【図６】
2015195699.tif 000008
【図７】
2015195699.tif 000009
【図８】
2015195699.tif 000010
【図９】
2015195699.tif 000011
【図１０】
2015195699.tif 000012
【図１１】
2015195699.tif 000013