(57)【要約】【課題】光照射によるトランジスタの特性変動を抑制することで信頼性を向上させることを目的とする。【解決手段】本発明の発光表示装置は、ゲート絶縁層を挟んで半導体層とゲート電極が設けられたトランジスタと、半導体層と電気的に接続されるソース・ドレイン電極と、ソース・ドレイン電極上から半導体層を覆うように配置された遮光層と、透光性の第１電極と、非透光性の第２電極との間に発光層が設けられた発光素子と、ソース・ドレイン電極と第１電極との間の層間絶縁層と、を有し、発光素子は第１電極がトランジスタ側に面して配置され、第１電極とソース・ドレイン電極とは、層間絶縁層及び遮光層を貫通する開口部において電気的に接続されている。【選択図】図４
2015176800.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁層を挟んで半導体層とゲート電極が設けられたトランジスタと、
前記半導体層と電気的に接続されるソース・ドレイン電極と、
前記ソース・ドレイン電極上に前記半導体層を覆うように配置された遮光層と、
透光性の第１電極と、非透光性の第２電極との間に発光層が設けられた発光素子と、
前記ソース・ドレイン電極と前記第１電極との間の層間絶縁層と、を有し、
前記発光素子は前記第１電極が前記トランジスタ側に面して配置され、
前記第１電極と前記ソース・ドレイン電極とは、前記層間絶縁層及び前記遮光層を貫通する開口部において電気的に接続されていることを特徴とする発光表示装置。
【請求項２】
前記第１電極上に、前記開口部を覆うように配置された第２層間絶縁層を有し、
前記発光素子は前記第２層間絶縁層に設けられた第２開口部に配置されることを特徴とする請求項１に記載の発光表示装置。
【請求項３】
前記開口部は、
前記遮光層に設けられた第３開口部と、
前記層間絶縁層に設けられた第４開口部と、を有し、
前記第３開口部の上部の面積よりも前記第４開口部の底部の面積の方が大きいことを特徴とする請求項２に記載の発光表示装置。
【請求項４】
前記トランジスタが設けられた基板と前記半導体層との間に配置され、前記半導体層を覆うように重なる第２遮光層を有することを特徴とする請求項３に記載の発光表示装置。
【請求項５】
前記ソース・ドレイン電極と前記発光素子との間の層に配置され、
前記層間絶縁層上に配置された透光性の第３電極と、
前記第３電極上に、前記第３電極を覆うように配置された絶縁膜と、
前記絶縁膜上に、前記第３電極よりも狭い領域に配置された透光性の第４電極と、で構成された容量素子を有することを特徴とする請求項３に記載の発光表示装置。
【請求項６】
前記ソース・ドレイン電極と前記発光素子との間に配置され、
透光性の第３電極と、
前記第３電極上に、前記第３電極を覆うように配置された絶縁膜と、
前記絶縁膜上に配置された前記第１電極と、で構成された容量素子を有することを特徴とする請求項３に記載の発光表示装置。
【請求項７】
前記第２層間絶縁層は前記第１電極の端部を覆うように重なることを特徴とする請求項６に記載の発光表示装置。
【請求項８】
前記絶縁膜は前記遮光層を覆うように重なることを特徴とする請求項６に記載の発光表示装置。
【請求項９】
前記ソース・ドレイン電極と前記発光素子との間の層に配置され、前記発光素子を覆うように重なるＲ、Ｇ、Ｂのいずれか一のカラーフィルタを有し、
前記発光素子は白色光を発光することを特徴とする請求項７又は８に記載の発光表示装置。
【請求項１０】
前記トランジスタが設けられた基板と前記半導体層との間の層に配置され、前記発光層を覆うように重なるＲ、Ｇ、Ｂのいずれか一のカラーフィルタを有し、
前記発光素子は白色光を発光することを特徴とする請求項７又は８に記載の発光表示装置。
【請求項１１】
前記半導体層が酸化物半導体であることを特徴とする請求項１０に記載の発光表示装置。
【請求項１２】
前記酸化物半導体はＩｎ，Ｇａ，Ｚｎのいずれか一を含む酸化物であることを特徴とする請求項１１に記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光表示装置に関し、例えば発光表示装置の画素における遮光膜の構成に関する。
【背景技術】
【０００２】
近年、モバイル用途の発光表示装置において、高精細化や低消費電力化に対する要求が強くなってきている。モバイル用途のディスプレイとしては、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ：ＬＣＤ）や、有機ＥＬディスプレイ等の自発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を利用したディスプレイや、電子ペーパー等が採用されている。
【０００３】
その中でも、特に有機ＥＬディスプレイはバックライトが不要であり、さらに発光素子の駆動電圧の低いため、低消費電力かつ薄型発光表示装置として非常に注目を集めている。
【０００４】
有機ＥＬディスプレイでは、各画素回路の駆動トランジスタを制御することで、自発光素子に流れる電流量を制御し、表示階調が決定される。駆動トランジスタの特性にばらつきがあると、そのばらつきに起因して表示階調が変動し、表示品質の低下を引き起こす。
【０００５】
そこで、駆動トランジスタの特性ばらつきの表示への影響を抑制するために、有機ＥＬディスプレイにおいてはＶｔｈ補償回路が一般的に使用されている。Ｖｔｈ補償回路を含む画素にはさまざまな構成が挙げられるが、よく知られている画素回路は一つの画素において６個のトランジスタと１個の容量で構成されており、回路を構成する各素子が占有する面積が大きい。ボトムエミッション型の有機ＥＬディスプレイにおいて、このような画素回路を用いると、回路部によってＯＬＥＤからの光が遮蔽され、開口率が低下する問題が生じる。この対策として、例えば特許文献１では、半導体層及び配線層を透明な材料で構成する方式が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１４９８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、例えば特許文献１のようなボトムエミッション型の有機ＥＬ表示装置では、発光素子から出射された光がトランジスタに照射される。特に、トランジスタのチャネル領域やチャネル領域近傍に配置された低濃度の不純物領域（ＬＤＤ領域）に光が照射された状態でトランジスタを駆動した場合に、トランジスタの閾値が変動するなどの問題が生じる。また、特許文献１のように、透明な半導体で構成されたトランジスタは、低温ポリシリコンで構成されたトランジスタに比べて移動度が低い。さらに、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などで代表される透明な配線はＡｌなどの金属配線に比べて抵抗が高く、大面積で画素数が多いパネルの駆動が困難になるという問題が生じる。
【０００８】
そこで、本発明の一形態は、光照射によるトランジスタの特性変動を抑制することで信頼性を向上させることを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一実施形態は、トランジスタのソース・ドレイン電極と発光素子との間に遮光層を配置することで、発光素子から出射された光の影響を抑制する。
【００１０】
本発明の一実施形態による発光表示装置は、ゲート絶縁層を挟んで半導体層とゲート電極が設けられたトランジスタと、半導体層と電気的に接続されるソース・ドレイン電極と、ソース・ドレイン電極上に半導体層を覆うように配置された遮光層と、透光性の第１電極と、非透光性の第２電極との間に発光層が設けられた発光素子と、ソース・ドレイン電極と第１電極との間の層間絶縁層と、を有し、発光素子は第１電極がトランジスタ側に面して配置され、第１電極とソース・ドレイン電極とは、層間絶縁層及び遮光層を貫通する開口部において電気的に接続されている。
【００１１】
また、別の態様において、第１電極と発光層との間に、開口部を覆うように配置された第２層間絶縁層を有し、発光素子は第２層間絶縁層に設けられた第２開口部に配置されてもよい。
【００１２】
また、別の態様において、開口部は、遮光層に設けられた第３開口部と、層間絶縁層に設けられた第４開口部と、を有し、第３開口部の上部の面積よりも第４開口部の下部の面積の方が大きくてもよい。
【００１３】
また、別の態様において、トランジスタが設けられた基板と半導体層との間に配置され、半導体層を覆うように重なる第２遮光層を有してもよい。
【００１４】
また、別の態様において、ソース・ドレイン電極と発光素子との間の層に配置され、層間絶縁層状に配置された透光性の第３電極と、第３電極上に、第３電極を覆うように配置された絶縁膜と、絶縁膜上に、第３電極よりも狭い領域に配置された透光性の第４電極と、で構成された容量素子を有してもよい。
【００１５】
また、別の態様において、第２層間絶縁層は第１電極の端部を覆うように重なってもよい。
【００１６】
また、別の態様において、絶縁膜は遮光層を覆うように重なってもよい。
【００１７】
また、別の態様において、ソース・ドレイン電極と発光素子との間の層に配置され、発光素子を覆うように重なるＲ、Ｇ、Ｂのいずれか一のカラーフィルタを有し、発光素子は白色光を発光してもよい。
【００１８】
また、別の態様において、トランジスタが設けられた基板とソース・ドレイン電極との間の層に配置され、発光層を覆うように重なるＲ、Ｇ、Ｂのいずれか一のカラーフィルタを有し、発光素子は白色光を発光してもよい。
【００１９】
また、別の態様において、半導体層が酸化物半導体であってもよい。
【００２０】
また、別の態様において、酸化物半導体はＩｎ，Ｇａ，Ｚｎのいずれか一を含む酸化物であってもよい。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態１における発光表示装置の構成の一例を示す概略図。
【図２】本発明の実施形態１における発光表示装置の画素部の構成の一例を示す概略図。
【図３】本発明の実施形態１における発光表示装置の画素内の回路図。
【図４】本発明の実施形態１における発光表示装置の画素回路部における断面図。
【図５】本発明の実施形態２における発光表示装置の画素回路部における断面図。
【図６】本発明の実施形態３における発光表示装置の画素回路部における断面図。
【図７】本発明の実施形態４における発光表示装置の画素回路部における断面図。
【図８】本発明の実施形態５における発光表示装置の画素回路部における断面図。
【図９】本発明の実施形態６における発光表示装置の画素回路部における断面図。
【図１０】本発明の実施形態６における発光表示装置の画素回路部における断面図。
【図１１】本発明の実施形態７における発光表示装置の画素回路部における断面図。
【発明を実施するための形態】
【００２２】
以下、図面を参照して本発明に係る発光表示装置における発光素子を駆動する画素回路及びその製造方法について説明する。但し、本発明の発光表示装置及びその製造方法は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
（実施形態１）
図１乃至４を用いて、本発明の実施形態１に係るボトムエミッション型の発光表示装置の構成を説明する。図１は本発明の実施形態１における発光表示装置の構成の一例を示す概略図である。
【００２４】
表示部２には、マトリクス状に画素４０が配置され、画像信号に基づいて画像を表示する。データドライバ１０は、表示部にマトリクス状に配置された画素４０に対して、画像信号に基づいて階調を決定し、各列の画素に対応して設けられたデータ線１２，１４，１６にその階調に対応したデータ電圧を供給する。ゲートドライバ２０は、データの書き込みを実行する行を選択し、各行の画素に対応して設けられたゲート線２２，２４の各々に所定の順番で順次排他的にゲート制御信号を供給する。ＬＳＩチップ及びＦＰＣなどの外部端子３０は、データドライバとゲートドライバとを制御するためにガラス基板上に実装されている。
【００２５】
図２は本発明の実施形態１における発光表示装置の画素回路のレイアウトを示す図である。画素１１５は、選択トランジスタ１３０、駆動トランジスタ１３６、容量素子１４２を有している。選択トランジスタ１３０は、半導体層１３１と重なるゲート電極１３２を有し、ゲート電極１３２はゲート信号線１２１と接続されている。また、一方のソース・ドレイン電極１３３はデータ信号線１２３と接続され、他方のソース・ドレイン電極１３４は駆動トランジスタ１３６のゲート電極１３８と接続されている。駆動トランジスタ１３６は、ゲート電極１３８と重なる半導体層１３７を有し、一方のソース・ドレイン電極１３９は電源線１２４と接続され、他方のソース・ドレイン電極１４０は画素電極１０６と接続されている。容量素子１４２は、ゲート電極１３８と同じ層で形成される容量電極１４３と、絶縁層を挟んで容量電極１４３と重なる電源線１２４とによって形成され、電源線１２４に沿って延びるように設けられている。
【００２６】
また、図２において、選択トランジスタ１３０と駆動トランジスタ１３６を覆うように遮光層１５１，１５２が配置されている。遮光層１５１，１５２は、選択トランジスタ１３０と駆動トランジスタ１３６との半導体層のパターン及びソース・ドレイン電極のコンタクト部を覆うように配置されている。図２においては、トランジスタを覆う遮光層のみを図示したが、もちろんゲート信号線１２１、データ信号線１２３、電源線１２４などの配線上に配置されていてもよい。
【００２７】
遮光層１５１，１５２は、発光素子１１４で発光した光がトランジスタ１３０,１３６に照射されることを抑制するため、光照射駆動によるトランジスタのＶｔｈ閾値の変動などの電気特性劣化を抑制する。
【００２８】
図３は、図２で示す画素の等価回路を示す。選択トランジスタ１３０は、ゲート信号線１２１に選択信号が供給されたとき、この選択信号と同期してデータ信号線１２３から与えられるデータ信号を駆動トランジスタ１３６のゲート電位として与え、容量素子１４２はそのゲート電位を保持する。電源線１２４に接続される駆動トランジスタ１３６は、当該ゲート電位に基づくドレイン電流を発光素子１１４に供給する。発光素子１１４はこのドレイン電流に基づく輝度で発光をする。
【００２９】
なお、図２で示す画素のレイアウトおよび図３で示す画素の等価回路は一例であり、本発明のエレクトロルミネセンス装置はこのような画素および回路構成に限定されない。例えば、駆動トランジスタ１３６の閾値電圧を補償する回路や、発光素子の発光を強制的に終了させるスイッチングトランジスタをさらに付加してもよい。
【００３０】
図２のＡ−Ｂ線に対応した断面構造を図４に示す。図４に示す駆動トランジスタ１３６はトップゲート型トランジスタの構造を示す。基板２０１上に下地膜２０３が形成されており、その上に半導体層２１０が配置される。半導体層２１０を形成する材料に特に限定はないが、例えば多結晶シリコン膜や酸化物半導体膜を使用することができる。パターニングされた半導体層２１０を覆うようにゲート絶縁層２１２が配置され、その上にゲート電極２１４が配置される。半導体層２１０が多結晶シリコン膜であれば、ゲート電極２１４をマスクとしてセルフアラインで不純物を半導体層２１０に導入してソース・ドレイン領域を形成することができる。また、マスク等を使用することで、チャネル領域近傍に低濃度の不純物領域（ＬＤＤ領域）を形成してもよい。
【００３１】
半導体層２１０、ゲート絶縁層２１２、ゲート電極２１４を含むトランジスタ上に、ソース・ドレイン領域を露出するコンタクトを有する層間絶縁層２１８が配置され、そのコンタクト内部において、ソース・ドレイン領域に電気的に接続されたソース・ドレイン電極２１６が配置される。
【００３２】
ソース・ドレイン電極２１６上に遮光層２２０が配置される。遮光層２２０は、例えば黒色顔料を有する有機樹脂材料が使用され、少なくともトランジスタのチャネル領域を覆うように配置されることが好ましい。より好ましくは、トランジスタのチャネル領域近傍に配置されたＬＤＤ領域まで覆うように配置されると良い。より好ましくは、コンタクト内部のソース・ドレイン電極上を覆うように配置されると良い。より好ましくは、半導体層２１０を覆うように配置されると良い。
【００３３】
遮光層２２０上に層間絶縁層２３０が配置され、その上に透光性の画素電極２３２が配置される。画素電極２３２は遮光層２２０に設けられたコンタクトと層間絶縁層２３０に設けられたコンタクトとを介してソース・ドレイン電極２１６に電気的に接続される。ここで、図４に示すように、遮光層２２０のコンタクトの上部の面積に比べて層間絶縁層２３０のコンタクトの底部の面積の方が大きい。
【００３４】
画素電極２３２上には、発光素子の発光領域に対応した開口部を有するバンク層２４０が配置される。バンク層２４０は層間絶縁層２３０の開口部を覆うように配置され、層間絶縁層２３０によって形成される段差を埋めるように配置される。
【００３５】
バンク層２４０及びバンク層２４０の開口部で露出された画素電極２３２上に発光層２４２と反射電極２４４が配置される。反射電極２４４は反射率が高い材料を用いることが好ましい。反射電極２４４上には接着層２５０が形成されており、対向基板２６０が固定されている。
【００３６】
非結晶、多結晶シリコンや酸化物半導体をチャネルに用いたトランジスタは、光を照射した状態で駆動させると、トランジスタの閾値電圧が変動する、という問題が知られている。特に酸化物半導体をチャネルに用いたトランジスタで顕著である。図４に示す発光表示装置において、ソース・ドレイン電極２１６上に配置された遮光層２２０は、発光素子から出射され、トランジスタ方向に進行する光がトランジスタのチャネル領域に照射されることを抑制する。したがって、実施形態１に係る発光表示装置は、トランジスタの特性変動を抑制することができ、発光表示装置の信頼性を向上させることができる。
【００３７】
また、図４に示すようなトップコンタクト型のトランジスタにおいて、特に高精細化に伴うデザインルールの縮小化が進むと、ソース・ドレイン領域を露出させるコンタクト内部におけるソース・ドレイン電極のカバレッジ（被覆性）が悪くなる問題が生じる場合がある。ソース・ドレイン電極のカバレッジは、特にコンタクト底部におけるコンタクト外周部（以降、「コンタクト底部・外周部」という）で悪くなる。つまり、「コンタクト底部・外周部」ではソース・ドレイン電極が非常に薄くなる場合が多く、また、ソース・ドレイン電極が存在しない個所が発生する場合もある。このような場合、発光素子から出射された光がコンタクト底部・外周部のソース・ドレイン電極を透過し、チャネル領域に光が照射される場合がある。
【００３８】
しかし、実施形態１に係る発光表示装置は、コンタクト内部のソース・ドレイン電極２１６を覆うように遮光層２２０が配置されているため、上記のような問題を抑制することができ、トランジスタの特性変動を抑制することができる。
【００３９】
実施形態１に係る発光表示装置は、遮光層２２０と層間絶縁層２３０が積層されているため、層間膜厚が厚くなり、コンタクトのアスペクト比が高くなる。それに伴い、画素電極２３２のコンタクト内部におけるカバレッジが悪くなり、段差部において画素電極２３２から延びた配線が切断され、導通不良が起きる場合がある。しかし、図４に示すように、遮光層２２０と層間絶縁層２３０とに設けられたコンタクトサイズがそれぞれ異なるため、図４のように２段階のコンタクト構造となり、上記のような段差部における配線の切断を抑制することができる。
【００４０】
また、有機ＥＬディスプレイにおける発光層は非常に薄いため、発光層の下地に段差が形成されているとカバレッジ不良が発生し、画素電極２３２と反射電極２４４とがショートしてしまう場合がある。しかし、バンク層２４０が層間絶縁層２３０の開口部を覆うように配置されることで、平坦なバンク層２４０の開口部を得ることができるため、発光層のカバレッジ不良を抑制することができる。
【００４１】
（実施形態２）
図５に、本発明の実施形態２における発光表示装置の画素回路部における断面図を示す。実施形態２において、実施形態１と異なる点は、基板２０１とトランジスタの半導体層２１０との間に半導体層２１０よりも広い領域に遮光層３１０が配置されている、つまり、基板２０１側から見た場合に遮光層３１０が半導体層２１０を覆うように配置されている点である。図５では、基板２０１と下地膜２０３との間に遮光層３１０が配置されているが、トランジスタの電気特性に問題が発生しなければ、下地膜２０３と半導体層２１０との間に遮光層３１０を設けてもよい。
【００４２】
実施形態２に係る発光表示装置は、トランジスタが配置された基板側からの光を遮蔽することができるため、さらにトランジスタの特性変動を抑制することができ、発光表示装置の信頼性を向上させることができる。
【００４３】
（実施形態３）
図６に、本発明の実施形態３における発光表示装置の画素回路部における断面図を示す。実施形態３において、実施形態１と異なる点は、トランジスタと発光素子との間に容量素子が配置されている点である。以下に、実施形態３の容量素子の構造をより具体的に説明する。
【００４４】
まず、トランジスタ及びソース・ドレイン電極２１６上に遮光層２２０が配置される点は実施形態１と同様である。遮光層２２０上に層間絶縁層４３０が配置され、その上に透光性の下部電極４３２が配置される。下部電極４３２上に下部電極４３２を覆うように絶縁膜４３４が配置され、その上に透光性の上部電極４３６が下部電極４３２よりも狭い領域に配置される。そして、層間絶縁層４３０、下部電極４３２、絶縁膜４３４、上部電極４３６を覆うように層間絶縁層２３０が配置される。図６では、上部電極４３６が下部電極４３２よりも狭い領域に配置されるが、これに限定されず、上部電極４３６が下部電極４３２よりも広い領域に配置されてもよい。
【００４５】
実施形態３に係る発光表示装置は、容量素子を透光性の電極材料で形成することで、開口率を向上させることができる。透光性の電極材料は配線に使用される金属材料に比べて抵抗が高い。配線の抵抗が高くなるとＲＣ遅延により、回路動作が遅くなる問題が生じる場合がある。しかし、容量素子は書き込まれたデータ電圧を１フレーム期間保持すればよいため、高速の動作が要求されない。したがって、容量素子のみを透光性の電極材料で形成することで、回路動作の遅延による表示性能の低下を招くことなく、開口率を向上させることが可能である。
【００４６】
また、下部電極４３２を覆うように絶縁膜４３４を配置することで、上部電極４３６の加工時に下部電極４３２を保護することができる。
【００４７】
下部電極４３２のパターン端部に形成される絶縁膜４３４は下部電極４３２の上面部に形成された絶縁膜４３４に比べて薄くなる又は膜密度が極めて低くなることがある。つまり、下部電極４３２と上部電極４３６との間に電圧を印加してデータを書き込んだときに、下部電極４３２のパターン端部において、耐圧不良やリーク電流が発生する場合がある。しかし、上部電極４３６が下部電極４３２よりも狭い領域に配置されることで、下部電極４３２の上面部に配置された絶縁膜だけを容量素子の誘電体として使用することができ、耐圧不良やリーク電流のない安定した容量特性を得ることができる。ただし、この構造に限定されず、下部電極４３２のパターン端部と上面部とにおける絶縁膜４３４の膜厚、膜密度に差がなければ、上部電極４３６が下部電極４３２よりも広い領域に配置されてもよい。
【００４８】
（実施形態４）
図７に、本発明の実施形態４における発光表示装置の画素回路部における断面図を示す。実施形態４において、実施形態３と異なる点は、容量素子の上部電極が発光素子の画素電極（下部電極）を兼ねている点である。以下に、実施形態４の容量素子の構造をより具体的に説明する。
【００４９】
遮光層２２０上に層間絶縁層５３０が配置され、その上に透光性の下部電極５３２が配置される。下部電極５３２上に下部電極５３２を覆うように絶縁膜５３４が配置される。図７では絶縁膜５３４は層間絶縁層５３０のコンタクト部まで配置されている。また、絶縁膜５３４上に容量素子の上部電極と発光素子の画素電極とを兼ねる透光性の電極５３６を配置する。電極５３６は遮光層２２０と層間絶縁層５３０とに設けられたそれぞれのコンタクトを介して、ソース・ドレイン電極２１６に電気的に接続される。電極５３６上に、電極５３２の端部を覆うようにバンク層５４０が配置される。
【００５０】
実施形態４に係る発光表示装置は、容量素子の上部電極が発光素子の画素電極を兼ねることで、工程を短縮化することができる。実施形態４において、容量素子の誘電体として機能する絶縁膜５３４には、一般的に無機膜が使用される。しかし、無機膜を使用すると、下地の段差を平坦化することが困難であるため、容量素子の下部電極５３２のパターン端部の段差を反映してし、上部電極５３６にも段差が形成されてしまう。ここで、実施形態４において、電極５３６上に、下部電極５３２の端部を覆うようにバンク層５４０が配置されることで、下部電極５３２の段差の影響がない平坦部に発光素子を形成することができる。したがって、バンク層５４０の開口部には段差は形成されず、発光層のカバレッジ不良を抑制することができる。
【００５１】
（実施形態５）
図８に、本発明の実施形態５における発光表示装置の画素回路部における断面図を示す。実施形態５において、実施形態４と異なる点は、電極５３６上に、遮光層２２０を覆うようにバンク層６４０が配置される点である。このような構造にすることで、発光素子から出射された光は、基本的には遮光層２２０やトランジスタが存在しない領域を通過してパネル外部に出射させることができる。つまり、発光素子から出射された光が半導体層２１０へ回り込む影響を極力小さくすることができるため、トランジスタの特性変動をさらに抑制することができ、発光表示装置の信頼性を向上させることができる。
【００５２】
（実施形態６）
図９、図１０に、本発明の実施形態６における発光表示装置の画素回路部における断面図を示す。実施形態６において、実施形態４、５と異なる点は、遮光層と発光素子との間に発光素子よりも広い領域にＲ、Ｇ、Ｂのいずれか一つのカラーフィルタが配置されており、さらに発光素子は白色光を出射する点である。言い換えると、基板２０１側から見た場合に、カラーフィルタがバンク層の開口部を覆うように配置されている。図９、図１０では、カラーフィルタ７３０，８３０は遮光層２２０と層間絶縁層５３０との間に配置される。ただし、この構造に限定されず、例えば図９、図１０において、層間絶縁層５３０を省略して、カラーフィルタ７３０，８３０上に下部電極５３２を配置してもよい。
【００５３】
実施形態６に係る発光表示装置は、カラーフィルタ７３０，８３０が遮光層２２０と層間絶縁層５３０との間に配置されることで、発光素子とカラーフィルタの距離を近づけることができる。したがって、隣接する画素間で発生する混色を抑制することができ、その結果、高い視野角を得ることができる。
【００５４】
（実施形態７）
図１１に、本発明の実施形態７における発光表示装置の画素回路部における断面図を示す。実施形態７において、実施形態６と異なる点は、カラーフィルタ９０２が基板９０１とトランジスタとの間に配置されている点、トランジスタの半導体層が酸化物半導体である点、ボトムゲート型トランジスタ構造である点、である。
【００５５】
図１１では、カラーフィルタ形成後にトランジスタを形成するため、カラーフィルタの色が変化しないように低温でトランジスタを形成することが好ましく、例えばＩＧＺＯ（Ｉｎ，Ｇａ，Ｚｎを含む酸化物）を半導体層に使用したトランジスタを使用することができる。ここでは、ボトムゲート型トランジスタの例を示す。
【００５６】
ボトムゲート型トランジスタは、下地膜９０３上にゲート電極９１４、ゲート絶縁層９１２、酸化物半導体層９１０が順次配置される。ここで、ゲート絶縁層に窒化シリコンのように、ガラス基板９０１やカラーフィルタ９０２からの不純物に対するブロッキング能力がある絶縁膜を使用することで、下地膜９０３は省略することができる。また、図１１では酸化物半導体層９１０上に層間絶縁層９１８を配置し、その上にソース・ドレイン電極９１６が配置されているが、これに限定されず、チャネルエッチ型やチャネルストップ型のボトムゲート型トランジスタであってもよい。
【００５７】
実施形態７に係る発光表示装置は、カラーフィルタ９０２が基板９０１と半導体層９１０との間に配置されていることで、発光素子とカラーフィルタの距離を近づけることができる。したがって、隣接する画素間で発生する混色を抑制することができ、その結果、高い視野角を得ることができる。
【００５８】
上記のように、トランジスタと発光素子との間に遮光層と透光性の電極で形成された容量素子を配置し、トランジスタが配置された基板と発光素子との間にカラーフィルタを配置することで、トランジスタの特性変動の抑制、開口率を向上、隣接する画素間で発生する混色の抑制などの効果が得られる。
【００５９】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【００６０】
２：表示部
１０：データドライバ
１２、１４、１６：データ線
２０：ゲートドライバ
２２、２４：ゲート線
３０：外部端子
４０：画素
１０６：画素電極
１１４：発光素子
１１５：画素
１２１：ゲート信号線
１２３：データ信号線
１２４：電源線
１３０：選択トランジスタ
１３１、１３７：半導体層
１３２、１３８：ゲート電極
１３３、１３４、１３９、１４０：ソース・ドレイン電極
１３６：駆動トランジスタ
１４２：容量素子
１４３：容量電極
１５１、１５２：遮光層
２０１、９０１：基板
２０３、９０３：下地膜
２１０、９１０：半導体層
２１２、９１２：ゲート絶縁層
２１４、９１４：ゲート電極
２１６、９１６：ソース・ドレイン電極
２１８、２３０、４３０、５３０、９１８：層間絶縁層
２２０、３２０、９２０：遮光層
２３２：画素電極
２４０、５４０、６４０：バンク層
２４２、５４２、６４２：発光層
２４４、５４４、６４４：反射電極
２５０：接着層
２６０：対向基板
４３２、５３２：容量素子の下部電極
４３４、５３４：絶縁膜
４３６：容量素子の上部電極
５３６：容量素子の上部電極と画素電極を兼ねた電極
７３０、８３０、９０２：カラーフィルタ
【図１】
2015176800.tif 000003
【図２】
2015176800.tif 000004
【図３】
2015176800.tif 000005
【図４】
2015176800.tif 000006
【図５】
2015176800.tif 000007
【図６】
2015176800.tif 000008
【図７】
2015176800.tif 000009
【図８】
2015176800.tif 000010
【図９】
2015176800.tif 000011
【図１０】
2015176800.tif 000012
【図１１】
2015176800.tif 000013