(57)【要約】【課題】酸化物半導体の特性変化を防止し、且つ寄生容量の小さい半導体デバイス及びその製造方法を提供する。【解決手段】下方からゲート電極１２、ＩＧＺＯ膜４０及びチャネル保護膜１７が積層された積層構造を備えるＴＦＴ１０では、ゲート電極１２の幅が反映された幅を有するフォトレジストマスク４１ａをマスクとして利用してチャネル保護膜１７を部分的に除去することにより、ＩＧＺＯ膜４０を部分的に露出させ（図３（Ｈ））、露出したＩＧＺＯ膜４０及び残存するチャネル保護膜１７を、フッ化珪素ガス及び窒素ガスが混合され、且つ水素を含まない処理ガスから生じたプラズマに晒してフッ素含有窒化珪素膜からなるパシベーション膜１８で覆い（図４（Ｂ））、パシベーション膜１８を形成する際、露出した  ＩＧＺＯ膜４０へパシベーション膜１８からフッ素原子を拡散させてソース領域１５やドレイン領域１６を形成する。【選択図】図１
2015176885.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、酸化物半導体からなる半導体膜及び該半導体膜の上に絶縁膜が積層された積層構造を備える半導体デバイスの製造方法であって、
前記ゲート電極をマスクとして利用して前記絶縁膜を部分的に除去することにより、前記半導体膜を部分的に露出させる半導体膜露出ステップと、
ハロゲン化珪素ガス及び窒素含有ガスが混合され、且つ水素を含まない処理ガスからプラズマを生じさせ、少なくとも前記露出した半導体膜を前記プラズマに晒し、且つ前記露出した半導体膜及び残存する前記絶縁膜をハロゲン含有窒化珪素膜からなる保護膜で覆う保護膜形成ステップとを有することを特徴とする半導体デバイスの製造方法。
【請求項２】
前記保護膜形成ステップでは、前記残存する絶縁膜で覆われる半導体膜へ前記保護膜からハロゲン原子を拡散させることを特徴とする請求項１記載の半導体デバイスの製造方法。
【請求項３】
前記保護膜形成ステップにおいて、前記露出した半導体膜における前記プラズマに晒される部分の抵抗率を前記半導体膜における前記絶縁膜で覆われた部分の抵抗率よりも低下させることを特徴とする請求項１又は２記載の半導体デバイスの製造方法。
【請求項４】
前記露出した半導体膜はソース領域及びドレイン領域を構成し、前記残存する絶縁膜で覆われる半導体膜はチャネルを構成し、前記半導体デバイスは薄型トランジスタを構成することを特徴とする請求項１乃至３のいずれか１項に記載の半導体デバイスの製造方法。
【請求項５】
前記積層構造では、下方から前記ゲート電極、前記半導体膜及び前記絶縁膜の順で積層され、
前記半導体膜露出ステップに先だって、前記絶縁膜をフォトレジストで覆い、前記積層構造の下方から露光用の光を照射して前記フォトレジストを露光して現像し、
前記半導体膜露出ステップでは、前記現像されたフォトレジストを用いたエッチングによって前記絶縁膜を部分的に除去し、
前記積層構造の下方から露光用の光を照射する際、前記ゲート電極をマスクとして利用して前記現像されたフォトレジストの幅に前記ゲート電極の幅を反映させることを特徴とする請求項１乃至４のいずれか1項に記載の半導体デバイスの製造方法。
【請求項６】
前記積層構造では、下方から前記半導体膜、前記絶縁膜及び前記ゲート電極の順で積層され、
前記半導体膜露出ステップに先だって、前記絶縁膜を導電膜で覆い、前記導電膜をフォトレジストで覆い、前記積層構造の上方から露光用の光を照射して前記フォトレジストを露光して現像し、前記現像されたフォトレジストをマスクとして利用して前記導電膜をエッチングすることにより、前記フォトレジストの幅が反映された幅を有する前記ゲート電極を形成し、さらに、前記現像されたフォトレジスト及び前記形成されたゲート電極をマスクとして利用して前記絶縁膜をエッチングすることにより、前記ゲート電極の幅が反映された幅を有する前記絶縁膜を形成することを特徴とする請求項１乃至４のいずれか１項に記載の半導体デバイスの製造方法。
【請求項７】
前記酸化物半導体は少なくとも酸化亜鉛を構成元素として含有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体デバイスの製造方法。
【請求項８】
ゲート電極、酸化物半導体からなる半導体膜及び該半導体膜の上に絶縁膜が積層された積層構造を備える半導体デバイスの製造装置であって、
前記ゲート電極をマスクとして利用して前記絶縁膜を部分的に除去することにより、部分的に露出させられた前記半導体膜及び残存する前記絶縁膜を、ハロゲン化珪素ガス及び窒素含有ガスが混合され、且つ水素を含まない処理ガスから生じたプラズマによって形成されるハロゲン含有窒化珪素膜からなる保護膜で覆うことを特徴とする半導体デバイスの製造装置。
【請求項９】
ゲート電極、酸化物半導体からなる半導体膜及び該半導体膜の上に絶縁膜が積層された積層構造を備える半導体デバイスであって、
前記絶縁膜が部分的に除去されて前記半導体膜が部分的に露出し、
少なくとも前記露出した半導体膜が保護膜で覆われ、
前記露出した半導体膜を覆う保護膜中のフッ素原子の濃度が、前記絶縁膜中のフッ素原子の濃度よりも高いことを特徴とする半導体デバイス。
【請求項１０】
残存する前記絶縁膜で覆われる半導体膜はチャネルを構成し、露出した後に前記保護膜で覆われる半導体膜はソース領域及びドレイン領域を構成し、前記半導体デバイスは薄型トランジスタを構成することを特徴とする請求項９記載の半導体デバイス。
【請求項１１】
前記酸化物半導体は少なくとも酸化亜鉛を構成元素として含有することを特徴とする請求項９又は１０記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体をチャネルに用いる半導体デバイス、その製造方法、及びその製造装置に関する。
【背景技術】
【０００２】
従来からフラットパネルディスプレイの分野ではＬＣＤ素子が多く利用されてきたが、近年、ＬＣＤ素子の利用だけでなくシートディスプレイや次世代薄型テレビションを実現するために有機ＥＬ（Electrouminescence）素子の利用が進んでいる。有機ＥＬ素子は自発光型の発光素子であって、液晶素子と異なり、バックライトを必要としないため、より薄型のディスプレイを実現することができる。
【０００３】
有機ＥＬ素子は電流駆動型の素子であり、有機ＥＬ素子に適用される薄型トランジスタ（ＴＦＴ：Thin Film Transistor）において高速のスイッチング動作を実現する必要があるが、現在、チャネルの構成材料として主に用いられるアモルファスシリコンの電子移動度はさほど高くないため、アモルファスシリコンは有機ＥＬのためのチャネルの構成材料には適していない。
【０００４】
そこで、高い電子移動度が得られる酸化物半導体をチャネルに用いるＴＦＴが提案されている。このようなＴＦＴに用いられる酸化物半導体としては、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の酸化物からなるＩＧＺＯが知られており（例えば、非特許文献１参照。）、ＩＧＺＯはアモルファス状態であっても比較的高い電子移動度（例えば、１０ｃｍ２／（Ｖ・ｓ）以上）を有するため、ＩＧＺＯ等の酸化物半導体をＴＦＴのチャネルに用いると高速のスイッチング動作を実現することができる。ＩＧＺＯ等の酸化物半導体のＴＦＴのチャネルへの適用は、有機ＥＬ素子のみならず、ＬＣＤ素子に対しても効果が大きい技術である。
【０００５】
また、ＴＦＴではチャネルを外界のイオンや水分から確実に保護するため、例えば、窒化珪素（ＳｉＮ）膜等からなるチャネルの保護膜を備える（例えば、特許文献１参照。）。ところで、窒化珪素膜をプラズマＣＶＤ（Chemical Vapor Deposition）で成膜する場合、珪素源としてシラン（ＳｉＨ４）を用い、窒素源としてアンモニア（ＮＨ３）を用いることが多いが、プラズマを用いてシラン及びアンモニアから窒化珪素膜を成膜する際、水素ラジカルや水素イオンが水素原子として窒化珪素膜に入り込み、一般的に保護膜が多量の水素原子を含む。
【０００６】
保護膜に含まれた水素原子はチャネルへ拡散し、ＩＧＺＯ中の酸素原子を脱離させてＩＧＺＯの特性、例えば、閾値電圧（Ｖｔｈ）を変化させるため、チャネルの上下を酸化珪素（ＳｉＯ２）膜で覆った後、窒化珪素膜からなるチャネルの保護膜を成膜し、さらに熱処理を加えてＩＧＺＯの信頼性を改善することが検討されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許３１４８１８３号
【非特許文献】
【０００８】
【非特許文献１】「軽くて薄いシートディスプレイを実現する酸化物半導体ＴＦＴ」,   三浦  健太郎他,  東芝レビューVol. 67 No. 1 (2012)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、水素原子の残留、侵入又はその他の理由によって窒化珪素膜中に水素原子が存在する半導体デバイスにおいてＩＧＺＯをＬＣＤ素子や有機ＥＬ素子に適用する際、窒化珪素膜中の水素原子によるＩＧＺＯの特性変化を防止することは困難である。
【００１０】
本発明の目的は、酸化物半導体の特性変化を防止することができる半導体デバイス、その製造方法、及びその製造装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の半導体デバイスの製造方法は、ゲート電極、酸化物半導体からなる半導体膜及び該半導体膜の上に絶縁膜が積層された積層構造を備える半導体デバイスの製造方法であって、前記ゲート電極をマスクとして利用して前記絶縁膜を部分的に除去することにより、前記半導体膜を部分的に露出させる半導体膜露出ステップと、ハロゲン化珪素ガス及び窒素含有ガスが混合され、且つ水素を含まない処理ガスからプラズマを生じさせ、少なくとも前記露出した半導体膜を前記プラズマに晒し、且つ前記露出した半導体膜及び残存する前記絶縁膜をハロゲン含有窒化珪素膜からなる保護膜で覆う保護膜形成ステップとを有することを特徴とする。
【００１２】
上記目的を達成するために、本発明の半導体デバイスの製造装置は、ゲート電極、酸化物半導体からなる半導体膜及び該半導体膜の上に絶縁膜が積層された積層構造を備える半導体デバイスの製造装置であって、前記ゲート電極をマスクとして利用して前記絶縁膜を部分的に除去することにより、部分的に露出させられた前記半導体膜及び残存する前記絶縁膜を、ハロゲン化珪素ガス及び窒素含有ガスが混合され、且つ水素を含まない処理ガスから生じたプラズマによって形成されるハロゲン含有窒化珪素膜からなる保護膜で覆うことを特徴とする。
【００１３】
上記目的を達成するために、本発明の半導体デバイスは、ゲート電極、酸化物半導体からなる半導体膜及び該半導体膜の上に絶縁膜が積層された積層構造を備える半導体デバイスであって、前記絶縁膜が部分的に除去されて前記半導体膜が部分的に露出し、少なくとも前記露出した半導体膜が保護膜で覆われ、前記露出した半導体膜を覆う保護膜中のフッ素原子の濃度が、前記絶縁膜中のフッ素原子の濃度よりも高いことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、半導体膜を覆う保護膜は、ハロゲン化珪素ガス及び窒素含有ガスが混合され、且つ水素を含まない処理ガスから生じたプラズマを用いて形成されるハロゲン含有窒化珪素膜からなるので、保護膜における水素原子の含有を抑制し、さらに、ハロゲン化珪素ガスに起因して半導体膜中に拡散するハロゲン原子により、半導体膜中の欠陥を修復して半導体膜の酸化物半導体の特性を安定化することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施の形態に係る半導体デバイスとしてのＴＦＴの構成を概略的に示す断面図である。
【図２】本実施の形態に係る半導体デバイスの製造装置としてのプラズマＣＶＤ成膜装置の構成を概略的に示す断面図である。
【図３】本実施の形態に係る半導体デバイスの製造方法としてのＴＦＴの製造方法の工程図である。
【図４】本実施の形態に係る半導体デバイスの製造方法としてのＴＦＴの製造方法の工程図である。
【図５】本実施の形態に係る半導体デバイスとしてのＴＦＴの変形例の構成を概略的に示す断面図である。
【図６】本発明の第２の実施の形態に係る半導体デバイスとしてのＴＦＴの構成を概略的に示す断面図である。
【図７】本実施の形態に係る半導体デバイスの製造方法としてのＴＦＴの製造方法の工程図である。
【図８】本実施の形態に係る半導体デバイスの製造方法としてのＴＦＴの製造方法の工程図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１７】
まず、本発明の第１の実施の形態に係る半導体デバイスとしてのボトムゲート型の薄型トランジスタ（ＴＦＴ）について説明する。
【００１８】
図１は、本実施の形態に係る半導体デバイスとしてのＴＦＴの構成を概略的に示す断面図である。なお、図１では、便宜的にＴＦＴの構成だけでなく、ＴＦＴと同時に製造される端子部の構成も示す（図中右側参照）。
【００１９】
図１において、基板１１上に多数形成されるＴＦＴ１０は、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うゲート絶縁膜１３と、ゲート絶縁膜１３上に形成され且つＩＧＺＯからなるチャネル１４（半導体膜）と、チャネル１４の両脇にそれぞれ形成されるソース領域１５及びドレイン領域１６と、チャネル１４を覆うチャネル保護膜１７（絶縁膜）と、チャネル保護膜１７の全てやソース領域１５、ドレイン領域１６を部分的に覆うパシベーション膜１８（保護膜）と、ソース領域１５の上に形成され、パシベーション膜１８を貫通してソース領域１５と接触するソース配線１９と、ドレイン領域１６の上に形成され、パシベーション膜１８を貫通してドレイン領域１６と接触するドレイン配線２０と、ソース配線１９やドレイン配線２０を覆う有機平坦化膜２１と、有機平坦化膜２１を覆うピクセル電極２２とを備える。すなわち、ＴＦＴ１０は下方からゲート電極１２、チャネル１４及びチャネル保護膜１７の順で積層された積層構造を有する。
【００２０】
パシベーション膜１８はフッ素含有窒化珪素膜からなり、プラズマを用いたＣＶＤによって成膜され、ソース領域１５及びドレイン領域１６は導電性が上がった（メタライズ）ＩＧＺＯによって構成され、チャネル１４やチャネル保護膜１７の幅にはゲート電極１２の幅が反映される（具体的には、チャネル１４やチャネル保護膜１７の幅はフォトリソグラフィにおける誤差範囲内でゲート電極１２の幅と同じである）。
【００２１】
次に、本実施の形態に係る半導体デバイスの製造装置としてのプラズマＣＶＤ成膜装置について説明する。本プラズマＣＶＤ成膜装置は、特にパシベーション膜１８を成膜する際に好適に用いられる。
【００２２】
図２は、本実施の形態に係る半導体デバイスの製造装置としてのプラズマＣＶＤ成膜装置の構成を概略的に示す断面図である。
【００２３】
図２において、プラズマＣＶＤ成膜装置２３は、例えば、ＴＦＴ１０が形成される基板１１を収容する略筐体形状のチャンバ２４と、該チャンバ２４の底部に配置されて基板１１を上面に載置する載置台２５と、チャンバ２４の外部においてチャンバ２４の内部の載置台２５と対向するように配置されるＩＣＰアンテナ２６と、チャンバ２４の天井部を構成し、載置台２５及びＩＣＰアンテナ２６の間に介在する窓部材２７とを備える。
【００２４】
チャンバ２４は排気装置（図示しない）を有し、該排気装置はチャンバ２４を真空引きしてチャンバ２４の内部を減圧する。チャンバ２４の窓部材２７は誘電体からなり、チャンバ２４の内部と外部とを仕切る。
【００２５】
窓部材２７は絶縁部材（図示しない）を介してチャンバ２４の側壁に支持され、窓部材２７とチャンバ２４は直接的に接触せず、電気的に導通しない。また、窓部材２７は少なくとも載置台２５に載置された基板１１の全面を覆うことが可能な大きさを有する。なお、窓部材２７は複数の分割片から構成されてもよい。
【００２６】
チャンバ２４の側壁には３つのガス導入口２８，２９，３０が設けられ、ガス導入口２８はガス導入管３１を介してチャンバ２４の外部に配置されたハロゲン化珪素ガス供給部３２に接続され、ガス導入口２９はガス導入管３３を介してチャンバ２４の外部に配置された窒素含有ガス供給部３４に接続され、ガス導入口３０はガス導入管３５を介してチャンバ２４の外部に配置された希ガス供給部３６に接続される。
【００２７】
ハロゲン化珪素ガス供給部３２はガス導入口２８を介してチャンバ２４の内部へ、水素原子を含まないハロゲン化珪素ガス、例えば、フッ化珪素（ＳｉＦ４）ガスを供給し、窒素含有ガス供給部３４はガス導入口２９を介してチャンバ２４の内部へ、水素原子を含まない窒素含有ガス、例えば、窒素（Ｎ２）ガスを供給し、希ガス供給部３６はガス導入口３０を介してチャンバ２４の内部へ、希ガス、例えば、アルゴンガスを供給する。すなわち、チャンバ２４の内部へは、フッ化珪素ガス及び窒素ガスが混合され、且つ水素を含まない処理ガスが供給される。なお、処理ガスは、フッ化珪素ガスや窒素ガスの他に水素を含まないガス、例えば、アルゴンガス等の希ガスを含んでいてもよい。
【００２８】
各ガス導入管３１，３３，３５はマスフローコントローラやバルブ（いずれも図示しない）を有し、ガス導入口２８，２９，３０から供給される各ガスの流量を調整する。
【００２９】
ＩＣＰアンテナ２６は窓部材２７の上面に沿って配置される環状の導線からなり、整合器３７を介して高周波電源３８に接続される。高周波電源３８からの高周波電流はＩＣＰアンテナ２６を流れ、該高周波電流はＩＣＰアンテナ２６に窓部材２７を介してチャンバ２４の内部に磁界を発生させる。該磁界は高周波電流に起因して発生しているために時間的に変化するが、時間的に変化する磁界は誘導電界を生成し、該誘導電界によって加速された電子がチャンバ２４内に導入されたガスの分子や原子と衝突して誘導結合プラズマが生じる。
【００３０】
プラズマＣＶＤ成膜装置２３では、誘導結合プラズマによってチャンバ２４の内部へ供給されたフッ化珪素ガスや窒素ガスからプラズマを生成し、ＣＶＤによってフッ素含有窒化珪素膜を成膜することにより、チャネル保護膜１７の全てやソース領域１５、ドレイン領域１６を部分的に覆うパシベーション膜１８を形成する。このとき、フッ化珪素ガスや窒素ガスのいずれにも水素原子が含まれないため、パシベーション膜１８を形成するフッ素含有窒化珪素膜は処理ガスに起因する水素原子を含まない。
【００３１】
一方、基板１１の搬送時に当該基板１１に吸着していた微量の水分や、排気装置で十分に除去し切れなかった水分等の処理ガス以外の環境要因による水分がチャンバ２４内に存在するため、当該水分に起因する水素原子がパシベーション膜１８を形成するフッ素含有窒化珪素膜に極めて少ない量で含まれることがある。すなわち、水素原子を含まない処理ガスを用いることによってパシベーション膜１８中に含まれる水素原子の量を極力抑える（水素原子の存在を抑制する）ことはできるものの、パシベーション膜１８には依然として極めて少ない量の水素原子が含まれる。なお、成膜されるフッ素含有窒化珪素膜の主成分は窒化珪素であり、窒化珪素中にフッ化珪素ガスが分解して生じたフッ素原子が分散して存在する。
【００３２】
フッ化珪素ガスにおけるＳｉ−Ｆ結合や窒素ガスにおけるＮ−Ｎ結合は結合エネルギーが高い（前者は５９５ｋＪ／ｍｏｌ、後者は９４５ｋＪ／ｍｏｌ）が、ＩＣＰアンテナ２６を用いて生じる誘導結合プラズマは密度が非常に高いため、Ｓｉ−Ｆ結合やＮ−Ｎ結合を有するフッ化珪素ガスや窒素ガスからプラズマを生成することができる。
【００３３】
希ガス供給部３６が供給するアルゴンガスは、窒化珪素膜を直接構成する材料ガスではないが、窒化珪素膜を直接構成する材料ガスであるフッ化珪素ガス及び窒素ガスを適度な濃度に調整し、さらに、誘導結合プラズマを生成するための放電を容易に行えるようにする等、成膜処理において補助的な役割を果たす。
【００３４】
また、プラズマＣＶＤ成膜装置２３は、さらにコントローラ３９を備え、該コントローラ３９はプラズマＣＶＤ成膜装置２３の各構成要素の動作を制御する。
【００３５】
なお、ハロゲン化珪素ガス供給部３２が供給する水素原子を含まないハロゲン化珪素ガスは、フッ化珪素ガスに限られず、他のハロゲン化珪素ガス、例えば、塩化珪素（ＳｉＣｌ４）であってもよく、窒素含有ガス供給部３４が供給する窒素含有ガスは、窒素ガスに限られず、他の窒素含有ガスでもよい。
【００３６】
次に、本実施の形態に係る半導体デバイスの製造方法について説明する。
【００３７】
図３及び図４は、本実施の形態に係る半導体デバイスの製造方法としてのＴＦＴの製造方法の工程図である。
【００３８】
まず、金属（例えば、銅（Ｃｕ）／モリブデン（Ｍｏ）、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタンやモリブデン（Ｍｏ）／アルミニウム／モリブデン）のＰＶＤ（Physical Vapor Deposition）による成膜、フォトレジストを所定のパターンに現像するフォトリソグラフィ、現像されたフォトレジストを用いたエッチング及びフォトレジストの剥離を通じ、基板１１上において所定の幅を有するゲート電極１２を形成する（図３（Ａ））。
【００３９】
次いで、ＣＶＤによってゲート電極１２を覆うように酸化珪素からなるゲート絶縁膜１３を成膜し（図３（Ｂ））、さらに、ＩＧＺＯ膜４０（半導体膜）を形成するが、このとき、ＩＧＺＯのＰＶＤによる成膜、フォトレジストを所定のパターンに現像するフォトリソグラフィ、現像されたフォトレジストを用いたエッチング及びフォトレジストの剥離を通じ、ゲート絶縁膜１３上においてゲート電極１２を覆うように、幅がゲート電極１２よりも広いＩＧＺＯ膜４０を部分的に形成する（図３（Ｃ））。
【００４０】
次いで、ＣＶＤによってＩＧＺＯ膜４０を覆うように酸化珪素単独や酸化珪素及び窒化珪素の組み合わせからなるチャネル保護膜用絶縁膜５２を成膜し（図３（Ｄ））、さらに、チャネル保護膜用絶縁膜５２の全面を覆うようにフォトレジスト４１を塗布する（図３（Ｅ））。
【００４１】
次いで、図中下方（積層構造の下方）から露光用の光４２を照射してフォトレジスト４１を露光して現像する（図３（Ｆ））。このとき、ゲート電極１２は露光用の光４２を遮断するため、マスクとして機能し、ゲート電極１２によって露光用の光４２から遮蔽されるフォトレジスト４１の一部（図中においてハッチングで示されない部分）は露光されない。
【００４２】
その後、露光されたフォトレジスト４１を現像液によって溶解させて除去し、チャネル保護膜用絶縁膜５２を露出させるが、ゲート電極１２によって紫外線光４２から遮蔽されるフォトレジスト４１の一部は現像液によって溶解することがないため、ゲート電極１２の幅が反映された幅（具体的には、ゲート電極１２の幅と同じ幅であるが、フォトリソグラフィでは、露光に用いる光の干渉や屈折等によって幅の転写の際、多少の誤差が転写された幅に生じる場合があるため、本実施の形態及び後述する第２の実施の形態において「同じ幅」とはフォトレジストにおいて生じる誤差の範囲内で同じ幅であることを意味する。）を有するフォトレジストマスク４１ａがチャネル保護膜用絶縁膜５２上に形成される（図３（Ｇ））。
【００４３】
次いで、フォトレジストマスク４１ａをマスクとするドライエッチング又はウェットエッチングによってチャネル保護膜用絶縁膜５２のフォトレジストマスク４１ａに覆われていない部分を除去してＩＧＺＯ膜４０をフォトレジストマスク４１ａに対応する箇所以外で部分的に露出させる（半導体膜露出ステップ）。このとき、フォトレジストマスク４１ａに覆われた箇所のチャネル保護膜用絶縁膜５２のみが残存してチャネル保護膜１７を形成し、チャネル保護膜１７の幅にはフォトレジストマスク４１ａの幅が反映される（具体的には、チャネル保護膜１７の幅はフォトレジストマスク４１ａの幅と同じとなる）（図３（Ｈ））。
【００４４】
次いで、フォトレジストマスク４１ａをウェット剥離又はアッシングによって除去してチャネル保護膜１７を露出させ（図４（Ａ））、さらに、プラズマＣＶＤ成膜装置２３において、フッ化珪素ガス及び窒素ガスが混合され、且つ水素を含まない処理ガスからフッ素を含有するプラズマを生成し、ＣＶＤによって水素原子の存在が抑制されたフッ素含有窒化珪素膜からなるパシベーション膜１８で部分的に露出するＩＧＺＯ膜４０及びチャネル保護膜１７を覆う（図４（Ｂ））（保護膜形成ステップ）。
【００４５】
パシベーション膜１８を成膜する際、露出するＩＧＺＯ膜４０はフッ素を含有するプラズマに晒されるため、当該ＩＧＺＯ膜４０の導電性が上がり、電流が流れやすくなる。一方、チャネル保護膜１７で覆われるＩＧＺＯ膜４０はフッ素を含有するプラズマに晒されないため、露出するＩＧＺＯ膜４０に比べ導電性が上がらない。すなわち、図４（Ｂ）に示すように、導電性が上がらないＩＧＺＯ膜４０が、導電性が上がったＩＧＺＯ膜４０に挟まれるため、導電性が上がらないＩＧＺＯ膜４０はチャネル１４を構成し、導電性が上がったＩＧＺＯ膜４０はソース領域１５及びドレイン領域１６を構成する。また、チャネル保護膜１７に覆われたＩＧＺＯ膜４０がチャネル１４となるため、チャネル１４の幅にはチャネル保護膜１７の幅が反映される（具体的には、チャネル１４の幅はチャネル保護膜１７の幅と同じとなる）。
【００４６】
なお、ＩＧＺＯ膜４０は膜厚方向に沿って全ての部分の導電性が上がる必要は無く、少なくとも表面の抵抗率がＩＧＺＯ膜４０の他の部分の抵抗率よりも低下すればよい。
【００４７】
露出するＩＧＺＯ膜４０の導電性が上がるのは、プラズマ中に存在するフッ素ラジカル等がＩＧＺＯ膜４０中のソース領域１５やドレイン領域１６にのみ選択的に導入され、ＩＧＺＯ膜４０中に導入されたフッ素がドナーとして働き、フッ素が導入されたソース領域１５やドレイン領域１６の抵抗率が選択的に減少するためである。また、ＴＦＴ１０では、パシベーション膜１８を構成するフッ素含有窒化珪素膜からフッ素原子がＩＧＺＯ膜４０中のチャネル１４に拡散し、チャネル１４に欠陥として存在する未結合手を終端する。これにより、ＴＦＴ１０の電気的特性を不安定化させるチャネル１４の欠陥を修復し、ＴＦＴ１０の電気的特性も改善される。
【００４８】
ところで、通常、ＴＦＴではゲート電極がソース電極やドレイン電極と重畳（オーバーラップ）すると、寄生容量が発生する。寄生容量が大きいとＴＦＴにおける駆動時から電圧保持時にかけての電圧降下（ΔＶｐ）が大きくなるため、ゲート電極がソース電極やドレイン電極と重畳するのを抑制して寄生容量を削減するのが好ましい。
【００４９】
これに対して、ＴＦＴ１０では、パシベーション膜１８を成膜する際、チャネル保護膜１７によって覆われていないＩＧＺＯ膜４０をプラズマに晒してソース領域１５やドレイン領域１６を形成する。ソース領域１５及びドレイン領域１６の間に存在するチャネル１４の幅がチャネル保護膜１７の幅と同じであり、チャネル保護膜１７の幅がフォトレジストマスク４１ａの幅と同じであり、さらに、フォトレジストマスク４１ａの幅がゲート電極１２の幅と同じである。すなわち、チャネル１４の幅がゲート電極１２の幅と同じであるため、ソース領域１５及びドレイン領域１６の間の距離はゲート電極１２の幅と同じである。したがって、ＴＦＴ１０では、ゲート電極１２がソース領域１５やドレイン領域１６と重畳することがなく、ゲート電極１２とソース領域１５やドレイン領域１６との重畳に起因する寄生容量が生じるのを防止することができる。
【００５０】
次いで、パシベーション膜１８上にフォトレジスト４３を塗布し、さらに露光して現像し（図４（Ｃ））、該フォトレジスト４３をマスクとするドライエッチング又はウェットエッチングによってパシベーション膜１８の一部を除去してソース領域１５やドレイン領域１６を部分的に露出させる（図４（Ｄ））。
【００５１】
次いで、フォトレジスト４３をウェットエッチングによって除去し（図４（Ｅ））、導体、例えば、金属のＰＶＤによる成膜、フォトレジストを所定のパターンに現像するフォトリソグラフィ、現像されたフォトレジストを用いたエッチング及びフォトレジストの剥離を通じて部分的に露出したソース領域１５やドレイン領域１６と接触するソース配線１９やドレイン配線２０を形成する（図４（Ｆ））。なお、ソース配線１９やドレイン配線２０の構造としては、銅／モリブデンの積層構造、チタン／アルミニウム／チタンの積層構造やモリブデン／アルミニウム／モリブデンの積層構造等を適用することができる。
【００５２】
次いで、感光性有機材料の塗布、フォトリソグラフィ、現像、焼成を通じてソース配線１９やドレイン配線２０を覆う有機平坦化膜２１を形成し（図４（Ｇ））、さらに、導体、例えば、金属のＰＶＤによる成膜、フォトレジストを所定のパターンに現像するフォトリソグラフィ、現像されたフォトレジストを用いたエッチング及びフォトレジストの剥離を通じて有機平坦化膜２１上にピクセル電極２２を形成し（図４（Ｈ））、本処理を終了する。
【００５３】
図３及び図４のＴＦＴの製造方法によれば、チャネル保護膜１７から部分的に露出するＩＧＺＯ膜４０を覆うパシベーション膜１８は、フッ化珪素ガス及び窒素ガスが混合され、且つ水素を含まない処理ガスから生じたフッ素を含有するプラズマを用いて形成されるフッ素含有窒化珪素膜からなるので、パシベーション膜１８中のフッ素原子の濃度はチャネル保護膜１７中のフッ素原子の濃度より大きくなる。その結果、チャネル１４と比較してソース領域１５やドレイン領域１６を構成するＩＧＺＯ膜４０のフッ素原子の濃度を高くすることができ、もって、ＴＦＴ１０において、ゲート電極１２とソース電極１５やドレイン電極１６との重畳に起因する寄生容量が生じるのを防止しつつ、良好なＴＦＴ特性を得ることができる。
【００５４】
また、フッ化珪素ガスに起因するフッ素原子がチャネル１４に拡散し、チャネル１４に欠陥として存在する未結合手を終端するので、チャネル１４を構成するＩＧＺＯの特性や信頼性を向上させることもできる。図３及び図４のＴＦＴの製造方法におけるフッ素原子の拡散による効果は、ＩＧＺＯ膜４０に微量に水素原子が存在していたとしてもその影響を上回り、除去しきれない水素原子の存在によるデバイスの不安定化という問題を解決する。
【００５５】
上述した図３及び図４のＴＦＴの製造方法では、パシベーション膜１８をプラズマＣＶＤ成膜装置２３において成膜したが、ドライエッチング又はウェットエッチングによるチャネル保護膜１７の形成（図３（Ｈ））やウェット剥離又はアッシングによるフォトレジストマスク４１ａの除去（図４（Ａ））もプラズマＣＶＤ成膜装置２３において実行してもよい。特に、チャネル保護膜１７の形成をドライエッチングによって実施し、且つ、フォトレジストマスク４１ａの除去をアッシングによって実施する場合、ドライエッチングやアッシングはプラズマＣＶＤ成膜と同様に真空処理環境において実施されるため、ドライエッチング、アッシング及びプラズマＣＶＤ成膜を、同一のチャンバ、若しくは同一の真空環境下にあるマルチチャンバシステム等の同一の真空処理装置で実施することができ、チャンバや真空処理装置の構成を簡潔なものにすることができる。
【００５６】
また、上述した図３及び図４のＴＦＴの製造方法では、チャネル保護膜１７の除去によって露出したＩＧＺＯ膜４０がパシベーション膜１８によって覆われるまで、ＴＦＴ１０が真空環境下に留まり続けるため、露出したＩＧＺＯ膜４０が外気（特に、水分を含む大気）と接することが無く、その結果、水分の付着によるＩＧＺＯ膜４０の欠陥の発生を防止することができる。
【００５７】
上述した図３及び図４のＴＦＴの製造方法では、パシベーション膜１８を成膜し、パシベーション膜１８の一部を除去してソース領域１５やドレイン領域１６を部分的に露出させた後に、ソース配線１９やドレイン配線２０を形成し、さらに、有機平坦化膜２１を形成したが、パシベーション膜１８の成膜した後に、ベーション膜１８の一部を除去することなく、且つソース配線１９やドレイン配線２０を形成することなく、所定のパターンの有機平坦化膜２１を形成し、該有機平坦化膜２１をマスクとするドライエッチング又はウェットエッチングによってパシベーション膜１８の一部を除去してソース領域１５やドレイン領域１６を部分的に露出させてもよい。
【００５８】
この場合、図５に示すように、有機平坦化膜２１上において、ソース領域１５やドレイン領域１６と接触するソース配線１９やドレイン配線２０が形成され、さらに、有機平坦化膜２１、ソース配線１９やドレイン配線２０はバンク材４４に覆われ、バンク材４４上にピクセル電極２２が形成される。部分的に露出するドレイン配線２０及びピクセル電極２２の間には有機ＥＬ部４５が配置され、ドレイン配線２０は有機ＥＬ部４５のカソード電極として機能し、ピクセル電極２２は有機ＥＬ部４５のアノード電極として機能する。
【００５９】
次に、本発明の第２の実施の形態に係る半導体デバイスとしてのトップゲート型のＴＦＴについて説明する。
【００６０】
図６は、本実施の形態に係る半導体デバイスとしてのＴＦＴの構成を概略的に示す断面図である。
【００６１】
図６において、基板１１上に多数形成されるＴＦＴ４６は、基板１１上に形成された酸化珪素単独や酸化珪素及び窒化珪素の組み合わせからなるアンダーコート層４７と、アンダーコート層４７上に形成され且つＩＧＺＯからなるチャネル１４と、チャネル１４の両脇にそれぞれ形成されるソース領域１５及びドレイン領域１６と、チャネル１４を覆うゲート絶縁膜４８（絶縁膜）と、ゲート絶縁膜４８上に形成されたゲート電極４９と、ゲート電極４９の全てやソース領域１５、ドレイン領域１６を部分的に覆うパシベーション膜１８（保護膜）と、ソース領域１５の上に形成され、パシベーション膜１８を貫通してソース領域１５と接触するソース配線１９と、ドレイン領域１６の上に形成され、パシベーション膜１８を貫通してドレイン領域１６と接触するドレイン配線２０と、ソース配線１９やドレイン配線２０を覆う有機平坦化膜２１と、有機平坦化膜２１を覆うピクセル電極２２とを備える。すなわち、ＴＦＴ４６は下方からチャネル１４、ゲート絶縁膜４８及びゲート電極４９の順で積層された積層構造を有する。
【００６２】
ＴＦＴ４６では、チャネル１４やゲート絶縁膜４８の幅にはゲート電極４９の幅が反映される（具体的には、チャネル１４やゲート絶縁膜４８の幅はゲート電極４９の幅と同じである）。また、パシベーション膜１８の成膜には、第１の実施の形態と同様に、プラズマＣＶＤ成膜装置２３が好適に用いられる。
【００６３】
次に、本実施の形態に係る半導体デバイスの製造方法について説明する。
【００６４】
図７及び図８は、本実施の形態に係る半導体デバイスの製造方法としてのＴＦＴの製造方法の工程図である。
【００６５】
まず、基板１１上にアンダーコート層４７を形成し、さらに、ＩＧＺＯ膜４０（半導体膜）を形成するが、このとき、ＩＧＺＯのＰＶＤによる成膜、フォトレジストを所定のパターンに現像するフォトリソグラフィ、現像されたフォトレジストを用いたエッチング及びフォトレジストの剥離を通じてアンダーコート層４７上にＩＧＺＯ膜４０を部分的に形成する（図７（Ａ））。
【００６６】
次いで、ＣＶＤによってＩＧＺＯ膜４０を覆うように酸化珪素からなるゲート絶縁膜用絶縁膜５３を成膜し、さらに、金属（例えば、銅／モリブデン、チタン／アルミニウム／チタンやモリブデン／アルミニウム／モリブデン）のＰＶＤによる成膜を通じて基板１１上においてゲート絶縁膜用絶縁膜５３を覆うゲート金属膜５０を形成する（図７（Ｂ））。
【００６７】
次いで、ゲート金属膜５０の全面を覆うようにフォトレジスト（図示しない）を塗布し、図中上方（積層構造の上方）から露光用の光（図示しない）を照射してフォトレジストを露光し、所定のパターンのフォトレジストマスク５１ａをＩＧＺＯ膜４０の上方で現像する（図７（Ｃ））。
【００６８】
次いで、フォトレジストマスク５１ａをマスクとするドライエッチング又はウェットエッチングによってゲート金属膜５０を選択的に除去してゲート絶縁膜用絶縁膜５３をフォトレジストマスク５１ａに対応する箇所以外で部分的に露出させる。このとき、フォトレジストマスク５１ａに覆われた箇所のゲート金属膜５０のみが残存し、残存するゲート金属膜５０はゲート電極４９を構成するが、ゲート電極４９の幅にはフォトレジストマスク５１ａの幅が反映される（具体的には、ゲート電極４９の幅はマスクによる加工の加工精度の範囲内でフォトレジストマスク５１ａの幅と同じとなる）（図７（Ｄ））。
【００６９】
さらに、ゲート絶縁膜４８が露出した後も、フォトレジストマスク５１ａやゲート電極４９をマスクとするドライエッチング又はウェットエッチングを継続し、ゲート絶縁膜用絶縁膜５３のマスクに覆われていない部分を除去してＩＧＺＯ膜４０をゲート電極４９に対応する箇所以外で部分的に露出させる（半導体膜露出ステップ）。このとき、ゲート電極４９に覆われた箇所のゲート絶縁膜用絶縁膜５３のみが残存してゲート絶縁膜４８を形成し、ゲート絶縁膜４８の幅にはゲート電極４９の幅が反映される（具体的には、ゲート絶縁膜４８の幅はマスクによる加工精度の範囲内でゲート電極４９の幅と同じとなる）（図７（Ｅ））。
【００７０】
次いで、フォトレジストマスク５１ａをウェット剥離又はアッシングによって除去してゲート電極４９を露出させ（図７（Ｆ））、さらに、プラズマＣＶＤ成膜装置２３において、フッ化珪素ガス及び窒素ガスが混合され、且つ水素を含まない処理ガスからプラズマを生成し、ＣＶＤによって水素原子の存在が抑制されたフッ素含有窒化珪素膜からなるパシベーション膜１８で部分的に露出するＩＧＺＯ膜４０及びゲート電極４９を覆う（図７（Ｇ））（保護膜形成ステップ）。
【００７１】
本実施の形態でも、第１の実施の形態と同様に、パシベーション膜１８を成膜する際、露出するＩＧＺＯ膜４０はフッ素ガスを含有するプラズマに晒されるため、導電性が上がってソース領域１５及びドレイン領域１６を構成し、マスクとして機能するゲート電極４９及びゲート絶縁膜４８で覆われるＩＧＺＯ膜４０はフッ素ガスを含有するプラズマに晒されないため、露出するＩＧＺＯ膜４０に比べて導電性が上がらず、チャネル１４を構成する。また、ゲート電極４９で覆われたＩＧＺＯ膜４０がチャネル１４となるため、チャネル１４の幅にはゲート電極４９の幅が反映される（具体的には、チャネル１４の幅はマスクによる加工精度の範囲内でゲート電極４９の幅と同じとなる）。なお、本実施の形態でも、第１の実施の形態と同様に、パシベーション膜１８からＩＧＺＯ膜４０へ拡散したフッ素原子がチャネル１４にも進入し、チャネル１４の欠陥を修復する。
【００７２】
また、ＴＦＴ４６では、ソース領域１５及びドレイン領域１６の間に存在するチャネル１４の幅がゲート電極４９の幅と同じであるため、ソース領域１５及びドレイン領域１６の間の距離はゲート電極４９の幅と同じである。したがって、ＴＦＴ４６では、ゲート電極４９がソース領域１５やドレイン領域１６と重畳することがなく、ゲート電極４９とソース領域１５やドレイン領域１６との重畳に起因する寄生容量が生じるのを防止することができる。
【００７３】
次いで、パシベーション膜１８上にフォトレジスト４３を塗布し、さらに露光して現像し（図７（Ｈ））、該フォトレジスト４３をマスクとするドライエッチング又はウェットエッチングによってパシベーション膜１８の一部を除去してソース領域１５やドレイン領域１６を部分的に露出させる（図８（Ａ））。
【００７４】
次いで、フォトレジスト４３をウェット剥離によって除去し（図８（Ｂ））、導体、例えば、金属のＰＶＤによる成膜、フォトレジストを所定のパターンに現像するフォトリソグラフィ、現像されたフォトレジストを用いたエッチング及びフォトレジストの剥離を通じて部分的に露出したソース領域１５やドレイン領域１６と接触するソース配線１９やドレイン配線２０を形成する（図８（Ｃ））。
【００７５】
次いで、感光性有機材料の塗布、フォトリソグラフィ、現像、焼成を通じてソース配線１９やドレイン配線２０を覆う有機平坦化膜２１を形成し（図８（Ｄ））、さらに、導体、例えば、金属のＰＶＤによる成膜、フォトレジストを所定のパターンに現像するフォトリソグラフィ、現像されたフォトレジストを用いたエッチング及びフォトレジストの剥離を通じて有機平坦化膜２１上にピクセル電極２２を形成し（図８（Ｅ））、本処理を終了する。
【００７６】
図７及び図８のＴＦＴの製造方法によれば、ゲート絶縁膜４８から部分的に露出するＩＧＺＯ膜４０を覆うパシベーション膜１８は、フッ化珪素ガス及び窒素ガスが混合され、且つ水素を含まない処理ガスから生じたプラズマを用いて形成されるフッ素含有窒化珪素膜からなるので、パシベーション膜１８中のフッ素原子の濃度はゲート絶縁膜４８中のフッ素原子の濃度よりも高くなる。その結果、チャネル１４と比較してソース領域１５やドレイン領域１６を構成するＩＧＺＯ膜４０のフッ素原子の濃度を高くすることができ、もって、ＴＦＴ１０において、ゲート電極１２とソース電極１５やドレイン電極１６との重畳に起因する寄生容量が生じるのを防止しつつ、良好なＴＦＴ特性を得ることができる。また、フッ化珪素ガスに起因するフッ素原子がチャネル１４に拡散し、チャネル１４に欠陥として存在する未結合手を終端するので、チャネル１４を構成するＩＧＺＯの特性や信頼性を向上させることもできる。
【００７７】
上述した図７及び図８のＴＦＴの製造方法では、パシベーション膜１８をプラズマＣＶＤ成膜装置２３において成膜したが、ドライエッチング又はウェットエッチングによるゲート絶縁膜４８の形成（図７（Ｅ））やウェット剥離又はアッシングによるフォトレジストマスク５１ａの除去（図７（Ｆ））もプラズマＣＶＤ成膜装置２３において実行してもよい。また、ゲート絶縁膜４８の形成をドライエッチングによって実施し、且つ、フォトレジストマスク５１ａの除去をアッシングによって実施する場合、ドライエッチングやアッシングはプラズマＣＶＤ成膜と同様に真空処理環境において実施されるため、ドライエッチング、アッシング及びプラズマＣＶＤ成膜を、同一のチャンバ、若しくは同一の真空環境下にあるマルチチャンバシステム等の同一の真空処理装置で実施することができ、チャンバや真空処理装置の構成を簡潔なものにすることができるとともに、水分の付着によるＩＧＺＯ膜４０の欠陥の発生を防止することができる。
【００７８】
以上、本発明について、各実施の形態を用いて説明したが、本発明は上述した各実施の形態に限定されるものではない。
【００７９】
例えば、上述した各実施の形態では、半導体膜としてＩＧＺＯ膜４０を用いたが、半導体膜はこれに限れず、ＩＧＺＯ以外の酸化物半導体膜  、例えば、ＩＴＺＯ、ＩＧＯ、ＺｎＯ、ＡＺＯ等の少なくとも酸化亜鉛を構成元素として含有する酸化物半導体で構成される膜を用いてもよい。また、上述した各実施の形態では、プラズマＣＶＤ成膜装置として、誘電体から成る窓部材２７と、チャンバ２４の外のＩＣＰアンテナ２６とを備えた誘導結合プラズマ装置を用いる場合について説明したが、本発明を適用可能なプラズマＣＶＤ成膜装置は、高密度プラズマを生成する誘導結合プラズマ装置であれば、これに限られるものではなく、例えば、誘導結合プラズマ装置において、窓部材が誘電体以外の他の材料から構成されてもよく、若しくは、ＩＣＰアンテナがチャンバ内に備えられていてもよい。
【００８０】
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、コンピュータ、例えば、コントローラ３９に供給し、コントローラ３９のＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
【００８１】
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００８２】
また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによりコントローラ３９に供給されてもよい。
【００８３】
また、コントローラ３９が読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
【００８４】
更に、記憶媒体から読み出されたプログラムコードが、コントローラ３９に挿入された機能拡張ボードやコントローラ３９に接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
【００８５】
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
【符号の説明】
【００８６】
１０，４６  ＴＦＴ
１２，４９  ゲート電極
１４  チャネル
１５  ソース領域
１６  ドレイン領域
１７  チャネル保護膜
１８  パシベーション膜
２３  プラズマＣＶＤ成膜装置
４０  ＩＧＺＯ膜
４８  ゲート絶縁膜
【図１】
2015176885.tif 000003
【図２】
2015176885.tif 000004
【図３】
2015176885.tif 000005
【図４】
2015176885.tif 000006
【図５】
2015176885.tif 000007
【図６】
2015176885.tif 000008
【図７】
2015176885.tif 000009
【図８】
2015176885.tif 000010