(57)【要約】【課題】  高周波フィルタを構成する場合、回路パターンの実装及びフィルタ部品の実装に必要な実装面積を要して、多層誘電体基板が大型化するという問題があった。【解決手段】  マイクロストリップ線路と導体ランドの間を接続する中心導体ビアと、中心導体ビアの周囲を取り囲んで配列された複数のシールド用導体ビアと、中心導体ビアの周囲を囲んで内層に配置され、中心導体ビアに接続されたシールド用導体パターンと、中心導体ビアとシールド用導体パターンの間に配置され、中心導体ビアに接続されたフィルタパターンを有した上側多層誘電体基板と、表面に形成された導体ランドを有した下側多層誘電体基板を備え、上側多層誘電体基板の導体ランドと下側多層誘電体基板の導体ランドの間を接続する信号ボールを有する。【選択図】      図１
2015185862.tif 000002
【特許請求の範囲】
【請求項１】
表面に形成されたマイクロストリップ線路と、
裏面に形成された導体ランドと、
上記マイクロストリップ線路と導体ランドの間を接続する中心導体ビアと、
上記中心導体ビアの周囲を取り囲んで配列された複数のシールド用導体ビアと、
上記中心導体ビアの周囲を囲んで内層に配置され、上記中心導体ビアに接続されたシールド用導体パターンと、
上記中心導体ビアとシールド用導体パターンの間に配置され、上記中心導体ビアに接続された容量性スタブ、上記容量性スタブに接続された誘導性線路、及び上記誘導性線路に接続された容量性スタブから形成されるフィルタパターンと、
を有した上側多層誘電体基板と、
表面に形成された導体ランドを有した下側多層誘電体基板と、
を備え、
上記上側多層誘電体基板の導体ランドと上記下側多層誘電体基板の導体ランドの間を接続する信号ボールを有した高周波フィルタ。
【請求項２】
下側多層誘電体基板は、トリプレート線路と、トリプレート線路と導体ランドとの間を接続する導体ビアを備えたことを特徴とする請求項１記載の高周波フィルタ。
【請求項３】
上記フィルタパターンは、上記誘導性線路が中心導体ビアに対し同心円状に配置されるとともに、上記容量性スタブが中心導体ビアに対し放射状に配置されたことを特徴とする請求項１または請求項２に記載の高周波フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を抑圧する高周波フィルタに関する。
【背景技術】
【０００２】
従来、多層誘電体基板内に高周波フィルタを構成し、各々の誘電体基板上にパターンを配置し、積層したフィルタ構造が知られている（例えば特許文献１参照）。
【０００３】
また、導体ビアにより基板平面に対して垂直に同軸線路を配線し、多層伝送線路を形成した多層誘電体基板を用いて、基板平面の水平方向に線路パターンを引き出して高周波回路を構成したものがある（例えば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２０８３２４号公報
【特許文献２】特開２０００−３１７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示す従来の高周波フィルタは、多層誘電体基板内の各層に回路パターンを配置して構成する、または多層誘電体基板の表面にフィルタ部品を実装する。このため高周波フィルタを構成する場合、回路パターンの実装及びフィルタ部品の実装に必要な実装面積を要して、多層誘電体基板が大型化するという問題があった。
【０００６】
また、特許文献２に示す同軸線路は、基板平面の水平方向へスタブを引き出すことにより、容量性回路は得られるが、より広範な特性のフィルタを構成するのに必要な誘導性回路を形成することが難しい構造であった。
【０００７】
この発明は係る課題を解決するためになされたものであり、小型で、かつ任意の特性の高周波フィルタを得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明による高周波フィルタは、表面に形成されたマイクロストリップ線路と、裏面に形成された導体ランドと、上記マイクロストリップ線路と導体ランドの間を接続する中心導体ビアと、上記中心導体ビアの周囲を取り囲んで配列された複数のシールド用導体ビアと、上記中心導体ビアの周囲を囲んで内層に配置され、上記中心導体ビアに接続されたシールド用導体パターンと、上記中心導体ビアとシールド用導体パターンの間に配置され、上記中心導体ビアに接続された容量性スタブ、上記容量性スタブに接続された誘導性線路、及び上記誘導性線路に接続された容量性スタブから形成されるフィルタパターンと、を有した上側多層誘電体基板と、表面に形成された導体ランドを有した下側多層誘電体基板と、を備え、上記上側多層誘電体基板の導体ランドと上記下側多層誘電体基板の導体ランドの間を接続する信号ボールを有したものである。
【発明の効果】
【０００９】
この発明によれば、上側多層誘電体基板と下側多層誘電体基板以外の回路部品として、フィルタ回路を追加実装しないでも、容易に高周波フィルタを構成することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１による高周波フィルタの構成を示す図である。
【図２】（ａ）は図１の上面図、（ｂ）は図１のＢＢ断面を上面から見た図である。
【図３】（ａ）は図１のＣＣ断面を上面から見た図、（ｂ）は図１のＤＤ断面を上面から見た図である。
【図４】実施の形態１による高周波フィルタにおける図１の等価回路を示す図である。
【図５】実施の形態１による高周波フィルタの周波数特性を示す図である。
【発明を実施するための形態】
【００１１】
実施の形態１．
図１は、この発明に係る実施の形態１による高周波フィルタの構成を示す断面図である。図２（ａ）は図１のＡＡ面を上から見た図である。図２（ｂ）は図１のＢＢ断面を上面から見た図である。図３（ａ）は図１のＣＣ断面を上面から見た図である。図３（ｂ）は図１のＤＤ断面を上面から見た図である。
【００１２】
図１において、実施の形態１に係る高周波フィルタ５００は、上側多層誘電体基板２と、下側多層誘電体基板３から構成された同軸線路型高周波フィルタである。上側多層誘電体基板２は、信号ボール８を含む複数のバンプを介して、下側多層誘電体基板３の上にＢＧＡ（Ball Grid Array）で実装されることで、上側多層誘電体基板２と下側多層誘電体基板３の間で、同軸線路を維持している。なお、信号ボール８は、図示しないグランドに接続された複数のグランド用ボールにより周囲を囲まれている。また、下側多層誘電体基板３はマザーボードとして利用し、下側多層誘電体基板３の上面に、他の高周波回路を形成する多層誘電体基板を設けても良い。
【００１３】
上側多層誘電体基板２は、上面にマイクロストリップ線路１が形成され、下側多層誘電体基板３と対向する下面に導体ランド８ａが形成される。上側多層誘電体基板２は、内層にフィルタパターン６、同軸外形パターン７０及びシールド用導体パターン５が形成されている。シールド用導体パターン５は接地された導体層である。上側多層誘電体基板２は、導体ビア４により導体ランド８ａとフィルタパターン６を接続している。上側多層誘電体基板２は、シールド用導体ビア７がシールド用導体パターン５及び同軸外形パターン７０に接続されている。マイクロストリップ線路１は接続部５０で導体ビア４に接続されている。
【００１４】
下側多層誘電体基板３は、内層及び下層に、それぞれ導体層により内層グランド導体９ａ及び下層グランド導体９ｂが形成され、接地されている。内層グランド導体９ａと下層グランド導体９ｂの間に導体線路パターン９ｃが形成されて、トリプレート線路９を構成している。下側多層誘電体基板３の上側多層誘電体基板２と対向する上面に導体ランド８ｂが形成される。下側多層誘電体基板３は、導体ビア４０により導体ランド８ｂと導体線路パターン９ｃを接続している。
【００１５】
下側多層誘電体基板３にあるトリプレート線路９は、導体ビア４０、導体ランド８ｂ、信号ボール８、導体ランド８ａ、導体ビア４により、フィルタパターン６に接続される。図１の例では、上側多層誘電体基板２の２つの層にフィルタパターン６を設け、各フィルタパターン６を導体ビア４により接続して、高周波フィルタとして機能させている。
【００１６】
図２（ａ）、（ｂ）において、上側多層誘電体基板２は、マイクロストリップ線路１が上層に配置され、シールド用導体パターン５がマイクロストリップ線路１の下層に配置される。マイクロストリップ線路１は導体ビア４に接続され、シールド用導体パターン５に設けられた導体抜き穴の内側に導体ビア４が配置される。
【００１７】
図３（ａ）において、シールド用導体パターン５の下層に設けられたＣＣ断面のフィルタパターン６は、容量性スタブ１０、誘導性線路１１、容量性スタブ１２により構成され、同軸外形パターン７０の内側の導体抜き穴内に設けられる。容量性スタブ１０は同軸線路の中心導体を構成する導体ビア４に接続されてマイクロストリップ線路１に接続される。誘導性線路１１は容量性スタブ１０に接続され、容量性スタブ１２は誘導性線路１１に接続される。容量性スタブ１２は、中心導体を構成する導体ビア４と平行に配列された導体ビア４に接続される。図３（ｂ）において、ＣＣ断面下層のＤＤ断面におけるフィルタパターン６は、誘導性線路１３、容量性スタブ１４により構成され、同軸外形パターン７０の内側の導体抜き穴内に設けられる。容量性スタブ１４は同軸線路の中心導体を構成する導体ビア４に接続され、誘導性線路１３は容量性スタブ１４に接続される。誘導性線路１３は、中心導体を構成する導体ビア４と平行に配列された導体ビア４に接続される。
【００１８】
また、図３（ａ）、（ｂ）において、複数個のシールド用導体ビア７は、同軸外形パターン７０に垂直に、基板内伝搬波長λ／２以下の所定の間隔で任意に配置され、フィルタパターン６の外周を取り囲むように設けられる。シールド用導体ビア７及び同軸外形パターン７０は、上側多層誘電体基板２のフィルタパターン６から高周波信号が放射して、下側多層誘電体基板３へ入力するのを抑圧している。
【００１９】
フィルタパターン６は、マイクロストリップ線路１から導体ビア４を介して信号ボール８に接続される。このとき、フィルタパターン６は、導体ビア４を中心導体とし、同軸外形パターン７０及びシールド用導体ビア７を外導体とする同軸線路の内部に構成されている。信号ボール８は、上側多層誘電体基板２と下側多層誘電体基板３の間を同軸で接続する。これによって、上側多層誘電体基板２と下側多層誘電体基板３の間を接続する同軸線路に、高周波フィルタの構成回路を内蔵することができ、同軸線路の実装領域と高周波フィルタの実装領域を兼用することができるので、高周波フィルタの実装に要する面積をより小さくすることができる。
【００２０】
図４は、実施の形態１による高周波フィルタにおける図１のフィルタ部の等価回路を示す図である。図４の等価回路は、低域通過フィルタ（ローパスフィルタ）と同様の構成となっている。図４の等価回路において、インダクタ１６は導体ビア４に等価である。マイクロストリップ線路１と導体ビア４の接続部５０はインダクタ１６に接続される。インダクタ１６は誘導性線路１１に接続され、誘導性線路１１の一端は容量性スタブ１０に接続され、誘導性線路１１の他端は容量性スタブ１２に接続される。また、誘導性線路１１の他端はインダクタ１６に接続される。インダクタ１６は誘導性線路１３の一端に接続される。誘導性線路１３の他端は導体ビア４と導体ランド８ｂの接続点に接続される。また、フィルタパターン６は誘電体を挟んで異なる層に配置され、パターン間容量１５が形成される。図４の等価回路において、容量性スタブ１０、誘導性線路１１、容量性スタブ１２、誘導性線路１３、容量性スタブ１４、パターン間容量１５、及びインダクタ１６のパラメータを調整することで、任意の高周波フィルタを構成することができる。
【００２１】
図３（ａ）（ｂ）に示すように、容量性スタブ１０、１２、１４は、線路の長手方向が同軸放射方向となるように放射状に配置されており、当該同軸放射方向へ任意の長さに延ばすことができる。誘導性線路１１、１３は、中心導体となる導体ビア４と同心円状に配置されるとともに、層間を接続する導体ビア４によりらせん状に接続されるように構成している。このため、誘導性線路１１、１３の線路の半径サイズを変えることにより、容易に線路の長さを変更することができる。さらに、容量性スタブ１０、１２、１４は、誘導性線路１１、１３の任意の位置から放射状に突出するように配置することができる。また、図１の例ではフィルタパターン６は２層であるが、３層、４層またはそれ以上であってもよい。
【００２２】
図５は、実施の形態１に係る高周波フィルタの周波数特性を示す図である。図５の周波数特性は、図１から図３に示す高周波フィルタについて、有限要素法電磁界シミュレーションを行って求めた。図５の縦軸は、上側多層誘電体基板２の上面にあるマイクロストリップ線路１から下側多層誘電体基板３のトリプレート線路９までの通過損失をデシベルで示しており、値が小さいほど高周波フィルタの抑圧が大きいことを示している。また、横軸には周波数を示しており、図５に示すように周波数１８．３ＧＨｚから２１．７ＧＨｚにおいて抑圧量−２０ｄＢ以下が得られていることがわかる。
【００２３】
なお、図１の構成では、上側多層誘電体基板２にマイクロストリップ線路１、下側多層誘電体基板３にトリプレート線路を構成した例を示したが、上側多層誘電体基板にトリプレート線路、下側多層誘電体基板にマイクロストリップ線路を構成してもよい。また、上側多層誘電体基板２、下側多層誘電体基板３をともにマイクロストリップ線路、トリプレート線路で構成してもよい。
【００２４】
また、上側多層誘電体基板２、下側多層誘電体基板３の接続にバンプを用いたＢＧＡ構造を用いたが、バンプ（信号ボール８）以外の電気的接続である、ＬＧＡ（Land Grid Array）、ＡＣＦ（Anisotropic Conductive Film）等、高周波的に２つの基板を接続可能な構造であれば他の構成を用いてもよい。
【００２５】
以上説明した通り、実施の形態１による高周波フィルタは、表面に形成されたマイクロストリップ線路１と、裏面に形成された導体ランド８ａと、上記マイクロストリップ線路１と導体ランド８ａの間を接続する中心導体ビア４と、上記中心導体ビア４の周囲を取り囲んで配列された複数のシールド用導体ビア７と、上記中心導体ビア４の周囲を囲んで内層に配置され、上記中心導体ビア４に接続されたシールド用導体パターン７０と、上記中心導体ビア４とシールド用導体パターン７０の間に配置され、上記中心導体ビア４に接続された容量性スタブ１０、上記容量性スタブ１０に接続された誘導性線路１１、及び上記誘導性線路１１に接続された容量性スタブ１２から形成されるフィルタパターン６と、有した上側多層誘電体基板１と、表面に形成された導体ランド８ｂを有した下側多層誘電体基板２と、を備え、上記上側多層誘電体基板１の導体ランド８ａと上記下側多層誘電体基板２の導体ランド８ｂの間を接続する信号ボール８を有する。
【００２６】
このように上側多層誘電体基板２と下側多層誘電体基板３を高周波的に接続する同軸線路において、低周波通過フィルタとなるように接続した導体パターンを、同軸線路の中心導体と同軸外形パターンの間に配置したことを特徴とする。これによって、上側多層誘電体基板２と下側多層誘電体基板３以外の回路部品として、フィルタ回路を追加実装しないでも、容易に高周波フィルタを構成することができる。
【符号の説明】
【００２７】
１  マイクロストリップ線路、２  上側多層誘電体基板、３  下側多層誘電体基板、４  導体ビア、５  シールド用導体パターン、６  フィルタパターン、７  シールド用導体ビア、８  信号ボール、８ａ  導体ランド、８ｂ  導体ランド、９  トリプレート線路、９ａ  内層グランド導体、９ｂ  下層グランド導体、９ｃ  導体線路パターン、１０  容量性スタブ、１１  誘導性線路、１２  容量性スタブ、１３  誘導性線路、１４  容量性スタブ、１５  パターン間容量、１６  インダクタ、４０  導体ビア、５０  接続部、７０  同軸外形パターン、５００  高周波フィルタ。
【図１】
2015185862.tif 000003
【図２】
2015185862.tif 000004
【図３】
2015185862.tif 000005
【図４】
2015185862.tif 000006
【図５】
2015185862.tif 000007