(57)【要約】【課題】窒化物半導体装置における耐圧の低下を抑制し、製造歩留の向上を図ることができること。【解決手段】基体と、基体上の第１半導体層、第１半導体層よりも平均的にバンドギャップが広い第２半導体層、および第２半導体層の上層に選択的に設け第２半導体層よりも平均的にバンドギャップが狭い第３半導体層を含む半導体積層体と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に第１電極と離間して設けられる第２電極と、を備える窒化物半導体装置の製造方法において、第３半導体層をエッチング法により所定形状に形成する際のエッチング条件を、第３半導体層の設計膜厚に対して５０ｎｍ以上３００ｎｍ以下の値を加算した膜厚の第３半導体層をエッチングできる条件とする。【選択図】図１
2015153884.tif 000002
【特許請求の範囲】
【請求項１】
基体と、
前記基体上に設けられた窒化物半導体からなる第１半導体層、前記第１半導体層の上層に設けられるとともに前記第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、および前記第２半導体層の上層に選択的に所定形状に設けられるとともに前記第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層を含む半導体積層体と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に前記第１電極と離間して設けられる第２電極と、
を備える窒化物半導体装置の製造方法において、
前記第３半導体層をエッチング法により所定形状に形成する際のエッチング条件を、前記第３半導体層の設計膜厚に対して５０ｎｍ以上の値を加算した膜厚の第３半導体層をエッチングできるエッチング条件とする
ことを特徴とする窒化物半導体装置の製造方法。
【請求項２】
前記第３半導体層をエッチング法により所定形状に形成する際に、前記第３半導体層の設計膜厚に対して５０ｎｍ以上３００ｎｍ以下の値を加算した膜厚の第３半導体層をエッチングするエッチング条件とすることを特徴とする請求項１に記載の窒化物半導体装置の製造方法。
【請求項３】
前記第３半導体層をエッチング法により所定形状に形成する際に、前記第２半導体層の上層に選択的に設けられる前記第３半導体層の形成領域以外の領域において、前記第２半導体層の表面が全面に露出するまでエッチングすることを特徴とする請求項１または２に記載の窒化物半導体装置の製造方法。
【請求項４】
前記半導体積層体が、前記第２半導体層と前記第３半導体層との間に、前記第２半導体層の平均Ａｌ組成比よりも高いＡｌ組成比を有する窒化物半導体からなる第４半導体層を有することを特徴とする請求項１または２に記載の窒化物半導体装置の製造方法。
【請求項５】
前記第３半導体層をエッチング法により所定形状に形成する際に、前記第２半導体層の上層に選択的に設けられる第３半導体層の形成領域以外の領域において、前記第４半導体層の表面が全面に露出するまでエッチングすることを特徴とする請求項４に記載の窒化物半導体装置の製造方法。
【請求項６】
前記第２半導体層が、少なくとも２つの異なるＡｌ組成比からなる窒化物半導体層を複数回積層した複数層の窒化物半導体層からなる超格子構造を有することを特徴とする請求項１〜５のいずれか１項に記載の窒化物半導体装置の製造方法。
【請求項７】
前記第２半導体層のうちの少なくとも表面側の領域におけるＡｌ組成比が４０％以上であることを特徴とする請求項１〜６のいずれか１項に記載の窒化物半導体装置の製造方法。
【請求項８】
前記エッチング条件が、前記第３半導体層における前記第３半導体層の下層の半導体層に対するエッチング選択比が２５倍以上になるエッチング条件を含むことを特徴とする請求項１〜７のいずれか１項に記載の窒化物半導体装置の製造方法。
【請求項９】
基体と、
前記基体上に設けられた窒化物半導体からなる第１半導体層、前記第１半導体層の上層に設けられるとともに前記第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、および前記第２半導体層の上層に選択的に所定形状に設けられるとともに前記第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層を含む半導体積層体と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に前記第１電極と離間して設けられる第２電極と、
を備える窒化物半導体装置の製造方法において、
前記第３半導体層をエッチング法により所定形状に形成する前に、前記第３半導体層の表面を平坦化するエッチバック工程を含む
ことを特徴とする窒化物半導体装置の製造方法。
【請求項１０】
基体と、
前記基体上に設けられた窒化物半導体からなる第１半導体層、前記第１半導体層の上層に設けられるとともに前記第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、および前記第２半導体層の上層に選択的に所定形状に設けられるとともに前記第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層を含む半導体積層体と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に前記第１電極と離間して設けられる第２電極と、
を備える窒化物半導体装置の製造方法において、
前記第２半導体層の上層に前記所定形状の開口を有する選択成長マスク層を形成し、
前記開口の内部に前記第３半導体層を成長させた後、前記選択成長マスク層を除去することにより、前記第３半導体層を前記所定形状に形成する
ことを特徴とする窒化物半導体装置の製造方法。
【請求項１１】
基体と、
前記基体上に設けられた窒化物半導体からなる第１半導体層、前記第１半導体層の上層に設けられるとともに前記第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、および前記第２半導体層の上層に選択的に設けられるとともに前記第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層を含む半導体積層体と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に前記第１電極と離間して設けられる第２電極と、
を備える窒化物半導体装置において、
前記第３半導体層の表面に１２ｎｍ以上の突状部が存在するとともに、前記第２半導体層の表面に１２ｎｍ未満の突状部が存在する
ことを特徴とする窒化物半導体装置。
【請求項１２】
基体と、
前記基体上に設けられた窒化物半導体からなる第１半導体層、前記第１半導体層の上層に設けられるとともに前記第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、前記第２半導体層の上層に選択的に設けられるとともに前記第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層、および前記第２半導体層と前記第３半導体層との間に設けられるとともに前記第２半導体層の平均Ａｌ組成比よりも高いＡｌ組成比を有する窒化物半導体からなる第４半導体層を含む半導体積層体と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に前記第１電極と離間して設けられる第２電極と、
を備える窒化物半導体装置において、
前記第３半導体層の表面に１２ｎｍ以上の突状部が存在するとともに、前記第４半導体層の表面に１２ｎｍ未満の突状部が存在する
ことを特徴とする窒化物半導体装置。
【請求項１３】
前記半導体積層体を構成する層のうちの少なくとも一部の層の上に、前記第１電極および前記第２電極と離間して設けられた第３電極をさらに備えることを特徴とする請求項１１または１２に記載の窒化物半導体装置。
【請求項１４】
請求項１３に記載の窒化物半導体装置の構成を有し、
前記第１電極がゲート電極、前記第２電極がドレイン電極、および前記第３電極がソース電極である
ことを特徴とする電界効果トランジスタ。
【請求項１５】
請求項１１または１２に記載の窒化物半導体装置の構成を有し、
前記第１電極がアノード電極、および前記第２電極がカソード電極である
ことを特徴とするダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置の製造方法および窒化物半導体装置ならびにダイオードおよび電界効果トランジスタに関する。
【背景技術】
【０００２】
窒化物系半導体に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温、大パワー、あるいは高周波用半導体デバイスの材料として非常に魅力的である。また、たとえばＡｌＧａＮ／ＧａＮヘテロ接合構造を有する電界効果トランジスタ（Field  Effect  Transistor：ＦＥＴ）は、ピエゾ分極および自発分極によって、ヘテロ接合界面に２次元電子ガス（2  Dimensional  Electron  Gas：２ＤＥＧ）が発生している。この２ＤＥＧは、高い電子移動度とキャリア密度を有しており、多くの注目を集めている。そのため、このようなＡｌＧａＮ／ＧａＮヘテロ接合構造を用いたショットキーバリアダイオード（Schottky  Barrier  Diode：ＳＢＤ）やヘテロ接合電界効果トランジスタ（Heterojunction  Field  Effect  Transistor：ＨＦＥＴ）は、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。
【０００３】
また、特許文献１には、電子供給層上に選択的に窒化ガリウムからなるフィールドプレート層（ＧａＮＦＰ層）を設けることによって、電流コラプスを抑制するとともに、リークを低減した構成が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−５４８４５号公報
【０００５】
【非特許文献１】T.  Sasaki  et  al.,  "Analysis  of  two-step-growth  conditions  for  GaN  on  an  AlN  buffer  layer,”  J.  Appl.  Phys.  77,  193  (1995)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、本発明者が、たとえば特許文献１に記載されたような窒化物半導体装置を試作したところ、設計から予想される値よりも耐圧が低くなる場合があるという問題を見出した。
【０００７】
本発明は、上記に鑑みてなされたものであって、その目的は、窒化物半導体装置における耐圧の低下を抑制することができる窒化物半導体装置の製造方法および窒化物半導体装置、ならびにダイオードおよび電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、上記目的を達成するために、本発明に係る窒化物半導体装置の製造方法は、基体と、基体上に設けられた窒化物半導体からなる第１半導体層、第１半導体層の上層に設けられるとともに第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、および第２半導体層の上層に選択的に所定形状に設けられるとともに第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層を含む半導体積層体と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に第１電極と離間して設けられる第２電極と、を備える窒化物半導体装置の製造方法において、第３半導体層をエッチング法により所定形状に形成する際のエッチング条件を、第３半導体層の設計膜厚に対して５０ｎｍ以上の値を加算した膜厚の第３半導体層をエッチングできるエッチング条件とすることを特徴とする。
【０００９】
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、第３半導体層をエッチング法により所定形状に形成する際に、第３半導体層の設計膜厚に対して５０ｎｍ以上３００ｎｍ以下の値を加算した膜厚の第３半導体層をエッチングするエッチング条件とすることを特徴とする。
【００１０】
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、第３半導体層をエッチング法により所定形状に形成する際に、第２半導体層の上層に選択的に設けられる第３半導体層の形成領域以外の領域において、第２半導体層の表面が全面に露出するまでエッチングすることを特徴とする。
【００１１】
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、半導体積層体が、第２半導体層と第３半導体層との間に、第２半導体層の平均Ａｌ組成比よりも高いＡｌ組成比を有する窒化物半導体からなる第４半導体層を有することを特徴とする。
【００１２】
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、第３半導体層をエッチング法により所定形状に形成する際に、第２半導体層の上層に選択的に設けられる第３半導体層の形成領域以外の領域において、第４半導体層の表面が全面に露出するまでエッチングすることを特徴とする。
【００１３】
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、第２半導体層が、少なくとも２つの異なるＡｌ組成比からなる窒化物半導体層を複数回積層した複数層の窒化物半導体層からなる超格子構造を有することを特徴とする。
【００１４】
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、第２半導体層のうちの少なくとも表面側の領域におけるＡｌ組成比が４０％以上であることを特徴とする。
【００１５】
本発明に係る窒化物半導体装置の製造方法は、上記の発明において、エッチング条件が、第３半導体層における第３半導体層の下層の半導体層に対するエッチング選択比が２５倍以上になるエッチング条件を含むことを特徴とする。
【００１６】
本発明に係る窒化物半導体装置の製造方法は、基体と、基体上に設けられた窒化物半導体からなる第１半導体層、第１半導体層の上層に設けられるとともに第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、および第２半導体層の上層に選択的に所定形状に設けられるとともに第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層を含む半導体積層体と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に第１電極と離間して設けられる第２電極と、を備える窒化物半導体装置の製造方法において、第３半導体層をエッチング法により所定形状に形成する前に、第３半導体層の表面を平坦化するエッチバック工程を含むことを特徴とする。
【００１７】
本発明に係る窒化物半導体装置の製造方法は、基体と、基体上に設けられた窒化物半導体からなる第１半導体層、第１半導体層の上層に設けられるとともに第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、および第２半導体層の上層に選択的に所定形状に設けられるとともに第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層を含む半導体積層体と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に第１電極と離間して設けられる第２電極と、を備える窒化物半導体装置の製造方法において、第２半導体層の上層に所定形状の開口を有する選択成長マスク層を形成し、開口の内部に第３半導体層を成長させた後、選択成長マスク層を除去することにより、第３半導体層を所定形状に形成することを特徴とする。
【００１８】
本発明に係る窒化物半導体装置は、基体と、基体上に設けられた窒化物半導体からなる第１半導体層、第１半導体層の上層に設けられるとともに第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、および第２半導体層の上層に選択的に設けられるとともに第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層を含む半導体積層体と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に第１電極と離間して設けられる第２電極と、を備える窒化物半導体装置において、第３半導体層の表面に１２ｎｍ以上の突状部が存在するとともに、第２半導体層の表面に１２ｎｍ未満の突状部が存在することを特徴とする。
【００１９】
本発明に係る窒化物半導体装置は、基体と、基体上に設けられた窒化物半導体からなる第１半導体層、第１半導体層の上層に設けられるとともに第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層、第２半導体層の上層に選択的に設けられるとともに第２半導体層よりも平均的にバンドギャップが狭い窒化物半導体からなる第３半導体層、および第２半導体層と第３半導体層との間に設けられるとともに第２半導体層の平均Ａｌ組成比よりも高いＡｌ組成比を有する窒化物半導体からなる第４半導体層を含む半導体積層体と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられる第１電極と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に第１電極と離間して設けられる第２電極と、を備える窒化物半導体装置において、第３半導体層の表面に１２ｎｍ以上の突状部が存在するとともに、第４半導体層の表面に１２ｎｍ未満の突状部が存在することを特徴とする。
【００２０】
本発明に係る窒化物半導体装置は、上記の発明において、半導体積層体を構成する層のうちの少なくとも一部の層の上に、第１電極および第２電極と離間して設けられた第３電極をさらに備えることを特徴とする。
【００２１】
本発明に係る電界効果トランジスタは、上記の発明による窒化物半導体装置の構成を有し、第１電極がゲート電極、第２電極がドレイン電極、および第３電極がソース電極であることを特徴とする。
【００２２】
本発明に係るダイオードは、上記の発明による窒化物半導体装置の構成を有し、第１電極がアノード電極、および第２電極がカソード電極であることを特徴とする。
【発明の効果】
【００２３】
本発明に係る窒化物半導体装置の製造方法および窒化物半導体装置ならびにダイオードおよび電界効果トランジスタによれば、窒化物半導体装置における耐圧の低下を抑制することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の実施の形態１による窒化物半導体装置としてのＳＢＤの構造を示す模式的な断面図である。
【図２】図２は、本発明の実施の形態１による窒化物半導体装置の製造方法を説明するための模式的な断面図である。
【図３】図３は、本発明の実施の形態１による窒化物半導体装置の製造方法を説明するための模式的な断面図である。
【図４】図４は、本発明の実施の形態１による窒化物半導体装置の製造方法を説明するための模式的な断面図である。
【図５】図５は、本発明の実施の形態１による窒化物半導体装置の製造方法を説明するための模式的な断面図である。
【図６】図６は、比較例としての従来技術による窒化物半導体装置の製造方法を説明するための模式的な断面図である。
【図７】図７は、本発明の実施の形態１による窒化物半導体装置の歩留のオーバーエッチングする膜厚の大きさの依存性を示すグラフである。
【図８】図８は、本発明の実施の形態２による窒化物半導体装置としてのＨＥＭＴの構造を示す模式的な断面図である。
【図９】図９は、本発明の実施の形態３による窒化物半導体装置の製造方法を説明するための模式的な断面図である。
【図１０】図１０は、本発明の実施の形態３による窒化物半導体装置の製造方法を説明するための模式的な断面図である。
【図１１】図１１は、本発明の実施の形態４による窒化物半導体装置の製造方法を説明するための模式的な断面図である。
【図１２】図１２は、本発明の実施の形態４による窒化物半導体装置の製造方法を説明するための模式的な断面図である。
【図１３】図１３は、窒化物半導体装置の低歩留の原因を説明するためのＳＢＤの構造を示す模式的な断面図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付し、重複した説明を適宜省略する。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、以下の実施の形態の説明に用いる「上」、「上方」または「上部」、ならびに「下」、「下方」または「下部」はそれぞれ、半導体装置の基板の主面に対して直角に遠ざかる向き、ならびに基板の主面に近づく向きを示し、半導体装置の実装状態における上下方向とは必ずしも一致しない点にも留意する必要がある。
【００２６】
まず、本発明の実施の形態について説明するにあたり、本発明の理解を容易にするために、上述した課題を解決すべく本発明者が行った鋭意検討について説明する。まず、本発明者が鋭意検討を行う対象となった従来の窒化物半導体装置について説明する。
【００２７】
まず、本発明者は、従来の耐圧歩留が低い原因について種々検討を行い、ＳＢＤやＨＥＭＴなどの、６００Ｖ以上の電圧に対して耐圧を有する窒化物半導体装置において、電子供給層の上層にフィールドプレート層（ＦＰ層）が設けられる点に着目した。すなわち、高耐圧の窒化物半導体装置においては、窒化ガリウムアルミニウム（ＡｌＧａＮ）からなる電子供給層の上層に、電界緩和のために選択的に窒化ガリウム（ＧａＮ）からなるフィールドプレート層が設けられる。また、ＧａＮ層を結晶成長させる際、たとえば基板温度などの特定の成長条件を変化させると、成長条件によってはＧａＮ層の表面にＧａＮからなる突状欠陥が生じることが知られている（非特許文献１）。そして、本発明者は、ＧａＮ層以外のＩｎuＡｌvＧａ1-u-vＮ層（０≦ｕ≦１、０≦ｖ≦１、０＜ｕ＋ｖ＜１）などの窒化物系半導体層においても同様に突状欠陥が生じることを確認した。
【００２８】
そこで、本発明者は、成長条件によって生じる可能性があるＧａＮ層の表面の突状欠陥が耐圧低下の原因であることを想起した。具体的には、電子供給層の上層にＧａＮ層をエピタキシャル成長させた時に生じた突状欠陥が、選択エッチングによりＧａＮ層を所定形状に形成してフィールドプレート層を形成した時にエッチングにより除去しきれず、フィールドプレート層以外の領域における電子供給層の表面に突状欠陥が残存することが耐圧低下に影響していると推測した。なお、後述するエッチング条件（オーバーエッチング量）と歩留との関係から、フィールドプレート層のエピタキシャル成長時に生じる突状欠陥の高さは５０〜２００ｎｍ程度と見積もられた。
【００２９】
そこで、本発明者は、このような突状欠陥について、種々検討を行った。図１３は、このような突状欠陥が存在していた窒化物半導体装置としてのショットキーバリアダイオード（ＳＢＤ）を示す模式的な断面図である。
【００３０】
図１３に示すように、突状部を有するＳＢＤ１００は、基板およびバッファ層を有してなる基体１０１、アンドープＧａＮ（ｕ−ＧａＮ）からなる電子走行層１０２、およびＡｌＧａＮからなる電子供給層１０３上に選択的に、ＧａＮからなるフィールドプレート層１０５ａ、アノード電極１０６Ａおよびカソード電極１０６Ｃ、ならびに絶縁膜１０７を備える。そして、電子走行層１０２の電子供給層１０３との界面には、２ＤＥＧ層Ａ，ａが生じている。なお、フィールドプレート層１０５ａが設けられていることにより、その下層の２ＤＥＧ層ａは２ＤＥＧ層Ａに比してキャリア濃度（２ＤＥＧ濃度）が低減されている。そして、図１３に示すＳＢＤ１００においては、アノード電極１０６Ａとカソード電極１０６Ｃとの間に突状部１０５Ａが存在している。
【００３１】
そして、本発明者は、このＳＢＤ１００において、電界集中に関するシミュレーションを行った。すなわち、突状部１０５Ａが存在している領域の下層の電子走行層１０２の２ＤＥＧ層ｂにおいて、２ＤＥＧ濃度が局所的に減少される。これにより、ＳＢＤ１００の動作時に、突状部１０５Ａのカソード電極１０６Ｃ側端部（図１３中、Ｐ囲み部分）において電界集中が生じて、耐圧の低下の原因になる可能性があることが分かった。この耐圧の低下は、ＳＢＤ１００に限らず、ＨＥＭＴなどの、チャネルに２ＤＥＧを用いるとともに、電界緩和のためにフィールドプレート層を設けた種々の窒化物半導体装置に共通の現象である。
【００３２】
そこで、本発明者は、このような電子供給層１０３の上層に突状部１０５Ａが生じる点について検討を行った。そして、本発明者は、有機金属化学気相成長（Metal  Organic  Chemical  Vapor  Deposition：ＭＯＣＶＤ）法によってエピタキシャル成長されたＧａＮ層の表面に突状欠陥が生じると、フィールドプレート層１０５ａを形成する際に電子供給層１０３の上層にＧａＮ層が残存して突状部１０５Ａが生じると推測した。
【００３３】
そして、本発明者は、以上の突状欠陥に関する検討に基づき、窒化物半導体装置において、電界集中の発生原因になる突状欠陥が残存しない製造方法について検討を行った。そして、本発明者は、フィールドプレート層を所定形状に形成する際に行うエッチングにおいて、そのエッチング条件を、フィールドプレート層となる半導体層の膜厚に対して従来のエッチング条件よりもより深くエッチングする、いわゆるオーバーエッチング条件にすることを想起した。以上により、窒化物半導体装置において、電子供給層の上層に突状部を残存させないようにでき、突状欠陥に起因する電界集中を抑制できるので、その耐圧の低下を抑制することができ、最終製品としての窒化物半導体装置の製造歩留の向上を図ることができる。以下に説明する実施の形態は、以上の鋭意検討に基づいて案出されたものである。
【００３４】
（実施の形態１）
図１は、本発明の実施の形態１による窒化物半導体装置としてのＳＢＤの構成を示す断面図である。すなわち、この実施の形態１における半導体装置としてのＳＢＤ１においては、基体１１上に、電子走行層１２、電子供給層１３、およびエッチング犠牲層１４が順次積層されている。また、エッチング犠牲層１４上に選択的に、ショットキー電極としてのアノード電極１６Ａと、このアノード電極１６Ａと離間したオーミック電極としてのカソード電極１６Ｃとが設けられている。さらに、エッチング犠牲層１４上には、カソード電極１６Ｃと離間して、フィールドプレート層１５ａがアノード電極１６Ａ側に設けられている。なお、このフィールドプレート層１５ａは、後述する半導体層１５の一部から構成される。そして、これらのエッチング犠牲層１４およびフィールドプレート層１５ａと、アノード電極１６Ａおよびカソード電極１６Ｃの少なくとも一部を覆うように、絶縁膜１７が設けられている。
【００３５】
基体１１は、たとえば、基板およびバッファ層などから構成される。基板は、たとえばシリコン（Ｓｉ）基板、ガリウム砒素（ＧａＡｓ）基板、ガリウムリン（ＧａＰ）基板、ＧａＮ基板、ＡｌＮ基板、炭化ケイ素（ＳｉＣ）基板、炭素（Ｃ）基板、またはサファイア（Ａｌ2Ｏ3）基板などからなる。バッファ層は、たとえばＧａＮ層やＡｌＮ層などからなる。なお、バッファ層にＣ、Ｆｅ、Ｍｇなどの不純物を添加することによって、バッファ層を半絶縁化させても良い。また、必要に応じて、窒化物半導体装置の構成に必要な種々の層を設けても良い。そして、これらの基板、バッファ層、および必要に応じたその他の層により基体１１が構成されている。
【００３６】
第１半導体層としての電子走行層１２は、たとえば膜厚が７００ｎｍ（０．７μｍ）のアンドープの窒化ガリウム（ｕ−ＧａＮ）から構成される。なお、電子走行層１２を構成する材料としてはＧａＮ以外の窒化物半導体材料を用いても良く、ＡｌＧａＮを用いる場合、そのＡｌ組成比は５％以下とするのが好ましい。
【００３７】
第２半導体層としての電子供給層１３は、Ａｌ組成比が異なりバンドギャップが異なる少なくとも２種類のＩＩＩ族窒化物半導体を複数層積層した超格子層から構成された超格子構造を有する。また、この実施の形態１において電子供給層１３は、たとえば平均Ａｌ組成比ＸのＡｌXＧａ1-XＮの擬似混晶構造を有し、少なくとも２種類の互いに異なる極大Ａｌ組成比ｘ１または極小Ａｌ組成比ｘ２の種々の値をとるＡｌ組成比ｘのＡｌxＧａ1-xＮ層が複数積層されたＡｌＧａＮ超格子層から構成される。なお、Ａｌ組成比ｘについて、ｘ２＜Ｘ＜ｘ１である。また、この実施の形態１において電子供給層１３の平均Ａｌ組成比Ｘは、０＜Ｘ＜１を前提として、電子走行層１２との界面での２ＤＥＧ濃度が高い２ＤＥＧ層Ａにおいて所望の２ＤＥＧ濃度を得ることを考慮すると、１０％以上４０％以下（０．１≦Ｘ≦０．４）が好ましく、１５％以上３５％以下（０．１５≦Ｘ≦０．３５）がより好ましく、２０％以上３０％以下（０．２≦Ｘ≦０．３）がさらに好ましい。また、ＡｌxＧａ1-xＮ超格子層におけるシート抵抗の観点、さらにひずみに対して自由に積層できる格子緩和の観点からも、電子供給層１３の平均Ａｌ組成比Ｘは上述の範囲が好ましい。ここで、電子供給層１３のバンドギャップは、平均のバンドギャップであり、具体的には積層構造を構成する各半導体層の層厚比によって重み付け（積分）をしたバンドギャップの値である。そして、電子供給層１３は、その平均のバンドギャップが、電子走行層１２のバンドギャップよりも広くなるように構成されている。
【００３８】
また、電子供給層１３を構成するＡｌＧａＮ層のうち、極大Ａｌ組成比ｘ１のＡｌx1Ｇａ1-x1Ｎ層および極小Ａｌ組成比ｘ２のＡｌx2Ｇａ1-x2Ｎ層の膜厚としては、層状になる最低膜厚である２原子層以上、さらには、所望の平均Ａｌ組成比Ｘによって２ＤＥＧ層Ａの電子の波動関数をしみ出させる必要がある観点から、具体的にはたとえば０．５ｎｍ以上４．０ｎｍ以下、好適には０．５ｎｍ以上３．５ｎｍ以下、より好適には０．５ｎｍ以上３．０ｎｍ以下とし、この実施の形態１においては、たとえばそれぞれ１．５ｎｍ程度にする。また、各ＡｌxＧａ1-xＮ層の膜厚は、ミスフィット転位を生じさせないために臨界膜厚以下にするのが好ましい。ＡｌxＧａ1-xＮ層の臨界膜厚は、具体的には、ＧａＮ層の格子定数に対してＡｌ組成比ｘが０．６の場合に５ｎｍ程度、Ａｌ組成比ｘが０．１の場合に１００ｎｍ程度である。なお、臨界膜厚は、積層構造において隣接する層に応じて異なる膜厚になることから、必ずしもこれらの膜厚に限定されない。そして、上述の条件に基づいて、各ＡｌxＧａ1-xＮ層の膜厚、ならびに層数または組数は、２ＤＥＧ層Ａの２ＤＥＧ濃度の設定濃度や窒化物半導体装置の設計に応じて適宜最適な値が選択される。この実施の形態１においては、２ＤＥＧ濃度がたとえば３×１０13ｃｍ-2未満になるように調整される。
【００３９】
また、電子供給層１３の膜厚の下限としては、電子供給層１３を極大Ａｌ組成比ｘ１のＡｌx1Ｇａ1-x1Ｎ層と極小Ａｌ組成比ｘ２のＡｌx2Ｇａ1-x2Ｎ層とが１組積層されたＡｌx1Ｇａ1-x1Ｎ／Ａｌx2Ｇａ1-x2Ｎ超格子層から構成することを考慮すると、２ｎｍ以上にするのが好ましく、２ＤＥＧ層Ａの２ＤＥＧ濃度を増加させることを考慮すると、好適には５ｎｍ以上、より好適には１０ｎｍ以上が好ましい。また、電子供給層１３の膜厚の上限としては、ミスフィット転位が生じない臨界膜厚以下が好ましく、オーミック接触の限界を考慮すると、１００ｎｍ以下、好適には５０ｎｍ以下、より好適には３０ｎｍ以下が好ましい。そして、この実施の形態１においては、たとえば２０ｎｍである。
【００４０】
また、図１に示す第４半導体層としてのエッチング犠牲層１４は、たとえば平均のＡｌ組成比Ｙが電子供給層１３の平均Ａｌ組成比Ｘより大きいＡｌYＧａ1-YＮ層（０＜Ｙ＜１、Ｘ＜Ｙ）からなる。これは、ＡｌYＧａ1-YＮ層上に形成される後述する半導体層１５が、たとえばＧａＮ層などの、Ａｌ組成比が０または極めて小さい材料からなる場合、この半導体層１５のエッチングレートがＡｌＧａＮ層の約２５倍以上と極めて大きく、ＡｌＧａＮ層がＧａＮ層に対するエッチングストップとして極めて有効に作用するためである。そして、このように半導体層１５の下層の半導体層に対するエッチング選択比をたとえば２５倍以上、好適には５０倍以上と大きくするためには、下層の半導体層であるエッチング犠牲層１４のＡｌ組成比Ｙを４０％以上にするのが好ましい。
【００４１】
また、エッチング犠牲層１４は、所定形状のフィールドプレート層１５ａを形成するためのエッチングにおいて、エッチング犠牲層１４へのオーバーエッチング時にエッチング速度を制御できるように構成されている。そのため、エッチングが電子供給層１３にまで到達することなく、エッチング犠牲層１４においてエッチングを制御性良く停止させることができる。
【００４２】
ここで、エッチング犠牲層１４の膜厚は、フィールドプレート層１５ａを形成するためのエッチングを、オーバーエッチング時におけるエッチング速度の制御によって精密に制御できる膜厚以上にするのが好ましく、具体的には、たとえば１ｎｍ以上、より好適には、２ｎｍ以上が好ましい。また、エッチング犠牲層１４の膜厚は、結晶性の悪化を抑制するために、１２ｎｍ以下にするのが好ましい。したがって、エッチング犠牲層１４の膜厚は、１ｎｍ以上１２ｎｍ以下、この実施の形態１においては、たとえば４ｎｍ程度とする。ここで、エッチング犠牲層１４の膜厚は、フィールドプレート層１５ａの下層における、最終的にエッチングされない領域におけるエッチング犠牲層１４の膜厚とする。
【００４３】
また、エッチング犠牲層１４の上層に形成される半導体層１５の表面に、上述した突状欠陥が存在した場合、エッチング犠牲層１４の表面には半導体層１５の表面に生じた突状欠陥の形状に対応した突状部１４Ａが形成されている場合がある。この場合、その突状部１４Ａにおけるエッチング犠牲層１４の突状部１４Ａ以外の領域からの高さｈは、半導体層１５とエッチング犠牲層１４とのエッチング選択比に応じて種々の値を採り得る。この実施の形態１においては、半導体層１５とエッチング犠牲層１４とのエッチング選択比が２５倍以上である場合、エッチング犠牲層１４の表面における突状部１４Ａの高さｈは０ｎｍより大きく１２ｎｍ未満の４ｎｍ程度になる。このようなオーバーエッチングによって、エッチング犠牲層１４上に半導体層１５の一部からなる突状部が存在しないようにできるとともに、エッチング犠牲層１４の表面における突状部１４Ａの高さｈを１２ｎｍ未満にできるので、局所的な電界集中による耐圧低下を抑制することができる。
【００４４】
また、窒化物半導体装置の構造に応じてエッチング犠牲層１４または電子供給層１３の上層に選択的に、第３半導体層としての後述する半導体層１５の一部からなるフィールドプレート層１５ａが設けられる。フィールドプレート層１５ａは、電子走行層１２に生じる２ＤＥＧの２ＤＥＧ濃度を少なくとも２水準に変化させるため、具体的には低減させるために、電子供給層１３の平均バンドギャップより狭い窒化物半導体、具体的にはＩｎuＡｌvＧａ1-u-vＮ層（０≦ｕ≦１、０≦ｖ≦１、０≦ｕ＋ｖ＜１）からなる。また、電子走行層１２に生じる２ＤＥＧの２ＤＥＧ濃度は、フィールドプレート層１５ａの膜厚が大きいほど低下する。そして、このフィールドプレート層１５ａの膜厚は、２０ｎｍ以上２００ｎｍ以下、好適には、成長とエッチングを用いた膜厚制御により２ＤＥＧ濃度の制御が容易になる２０ｎｍ以上１００ｎｍ以下、より好適には、膜厚のばらつきによる２ＤＥＧ濃度のばらつきを受けにくくなる２０ｎｍ以上８０ｎｍ以下である。この実施の形態１においてフィールドプレート層１５ａは、たとえば膜厚が３０ｎｍのＧａＮ層からなる。すなわち、このＳＢＤ１においては、フィールドプレート層１５ａが設けられていることにより、２ＤＥＧ層ａの２ＤＥＧ濃度がたとえば７×１０12ｃｍ-2以下となり、２ＤＥＧ濃度が７×１０12ｃｍ-2よりも高い２ＤＥＧ層Ａに比して低濃度に低減される。これにより、フィールドプレート層１５ａが設けられた部分における電界強度を抑制できる。
【００４５】
ここで、フィールドプレート層１５ａの表面において部分的に、上述した突状欠陥の少なくとも一部からなる突状部１５Ａが形成されている場合がある。なお、図１においては、突状欠陥のすべてが突状部１５Ａとしてフィールドプレート層１５ａ上に残存している状態を示しているが、突状欠陥が、フィールドプレート層１５ａを所定形状に形成する際に、所定形状の外周部分にまたがって存在する場合などにおいては、突状欠陥の一部から突状部１５Ａが構成される場合もある。そして、フィールドプレート層１５ａ上に突状部１５Ａが存在する場合、この突状部１５Ａにおけるフィールドプレート層１５ａの突状部１５Ａ以外の平坦面からの高さＨは、１２ｎｍ以上で突状欠陥の最大高さ以下、具体的にはたとえば３００ｎｍ以下になっている。なお、本発明者が、フィールドプレート層１５ａの表面に突状部１５Ａが形成されているＳＢＤ１に対して耐圧を測定したところ、フィールドプレート層１５ａの表面に突状部１５Ａが存在していても、そのＳＢＤ１の耐圧は低下しないことが確認された。すなわち、フィールドプレート層１５ａの表面における突状部１５ＡはＳＢＤ１の耐圧の低下要因にはならないことが確認された。また、突状部１５Ａの下層の２ＤＥＧ層ａの部分は、突状部１５Ａの存在によるフィールドプレート層１５ａの部分的な厚膜化によってさらに２ＤＥＧ濃度が低減されるので、電界集中をより低減できるという効果も奏する。
【００４６】
そして、上述した電子走行層１２、電子供給層１３、エッチング犠牲層１４、およびフィールドプレート層１５ａ（半導体層１５）により、この実施の形態１における半導体積層体が構成される。なお、窒化物半導体装置の構成によって、半導体積層体を、電子走行層１２および電子供給層１３、およびフィールドプレート層１５ａ（半導体層１５）から構成しても良い。また、エッチング犠牲層１４を設けずに電子供給層１３の最上層をエッチング犠牲層の代用とする場合には、電子走行層１２、電子供給層１３、およびフィールドプレート層１５ａ（半導体層１５）により半導体積層体が構成される。
【００４７】
また、第１電極としてのアノード電極１６Ａは、たとえば、下部電極層がＮｉ層で上部電極層がＡｕ層のＮｉ／Ａｕの積層構造を有する。これにより、アノード電極１６Ａは、エッチング犠牲層１４および電子供給層１３を介して電子走行層１２に発生した２ＤＥＧ層Ａとショットキー接触する。なお、アノード電極１６Ａは、エッチング犠牲層１４および電子供給層１３におけるアノード電極１６Ａの形成領域をリセスエッチングによって除去し、フィールドプレート層１５ａの下層に存在する２ＤＥＧに対して側面からショットキー接触させても良い。
【００４８】
アノード電極１６Ａは、フィールドプレート層１５ａ上に乗り上げて少なくとも１段の段差を形成しているとともに、カソード電極１６Ｃ側に向かってせり出すように延伸している。この実施の形態１においてアノード電極１６Ａは、フィールドプレート層１５ａの側面および上面の一部に接触して設けられている。なお、アノード電極１６Ａとフィールドプレート層１５ａとの間に他の半導体膜や誘電体膜を介在させて互いに非接触としても良い。さらに、この実施の形態１においては、アノード電極１６Ａに多段の段差を有する形状、たとえば２段の段差状にフィールドプレート部を設ける。
【００４９】
また、第２電極としてのカソード電極１６Ｃは、たとえば、下部電極層がＴｉ層で上部電極層がＡｌ層のＴｉ／Ａｌの積層構造を有する。これにより、カソード電極１６Ｃは、エッチング犠牲層１４および電子供給層１３を介して電子走行層１２に発生した２ＤＥＧ層Ａとオーミック接触する。
【００５０】
また、絶縁膜１７は、主に、フィールドプレート層１５ａ、アノード電極１６Ａ、カソード電極１６Ｃ、およびエッチング犠牲層１４の表面を保護する。絶縁膜１７は、たとえば酸化シリコン（ＳｉＯ2）から構成されるが、その他の材料、具体的にはたとえば窒化シリコン（ＳｉＮx）や酸化アルミニウム（Ａｌ2Ｏ3：アルミナ）などから構成しても良く、複数種類の材料を適宜組み合せたり、順次積層させたりして構成しても良い。以上により、実施の形態１によるＳＢＤ１が構成されている。
【００５１】
（窒化物半導体装置の製造方法）
次に、この実施の形態１における窒化物半導体装置としてのＳＢＤ１の製造方法について説明する。図２、図３、図４、および図５は、この実施の形態１による窒化物半導体装置の製造方法を示す模式的な断面図である。
【００５２】
この実施の形態１における窒化物半導体装置としてのＳＢＤ１の製造方法においては、まず、図２に示すように、基体１１が載置されているＭＯＣＶＤ反応炉（図示せず）内に、たとえばＩＩＩ族ガスとしてのトリメチルガリウム（ＴＭＧａ）と、Ｖ族ガスとしてのアンモニア（ＮＨ3）と、キャリアガスとしての水素（Ｈ2）および窒素（Ｎ2）とをそれぞれ供給する。これにより、基体１１上にＧａＮを成長させてｕ−ＧａＮ層からなる電子走行層１２を形成する。
【００５３】
その後、ＴＭＧａのＭＯＣＶＤ反応炉への供給を停止し、その状態で、ＭＯＣＶＤ反応炉に、たとえばＩＩＩ族ガスとしてのトリメチルアルミニウム（ＴＭＡｌ）を供給する。これにより、電子走行層１２上にＡｌ組成比ｘが比較的高いＡｌＧａＮ変成層からなるＡｌxＧａ1-xＮ層が成長される。続けて、ＭＯＣＶＤ反応炉へのＴＭＡｌの供給を停止し、その状態でＴＭＧａを供給する。これによって、Ａｌ組成比ｘが比較的低いＡｌＧａＮ変成層からなるＡｌxＧａ1-xＮ層が成長される。そして、これらの結晶成長を交互に繰り返すことによって、電子走行層１２上に擬似混晶構造のＡｌＧａＮ超格子層からなる電子供給層１３が形成される。その後、ＭＯＣＶＤ反応炉内にＴＭＧａおよびＴＭＡｌを供給することによって、電子供給層１３上にエッチング犠牲層１４を形成する。
【００５４】
次に、エッチング犠牲層１４上にたとえばＧａＮを成長させることにより半導体層１５を形成する。なお、この半導体層１５の成長時にたとえばＣやＭｇなどの不純物や、ｐ型不純物をドーピングしても良い。ここで、この半導体層１５の成長においては、たとえばＭＯＣＶＤ法によりＴＭＧａとＮＨ3とを、それぞれ所定の流量（それぞれたとえば５８μｍｏｌ／ｍｉｎ、１２Ｌ／ｍｉｎ）で導入する。これと同時に、ＴＭＡｌを、ＮＨ3の流量の０．１％以下の一定の流量で流すとともに成長温度をたとえば１０５０℃として、半導体層をエピタキシャル成長させる。なお、半導体層１５の一部からフィールドプレート層１５ａが構成されるため、半導体層１５の膜厚に関しては、上述したフィールドプレート層１５ａの膜厚と同様であり、この実施の形態１においてはたとえば３０ｎｍである。また、上述したように、半導体層１５の成長時に表面に突状欠陥である突状部１５Ａが発生する場合がある。
【００５５】
続いて、図３に示すように、半導体層１５上に選択的に、フィールドプレート層１５ａの所定形状に対応したレジストパターン１８を形成する。その後、レジストパターン１８をエッチングマスクとし、たとえば塩素（Ｃｌ）および酸素（Ｏ）を含むエッチングガスを用いて、半導体層１５をエッチング犠牲層１４までエッチングする。これによって、図４に示すように、所望の領域以外の半導体層１５がエッチング除去されてフィールドプレート層１５ａが形成される。
【００５６】
ここで、半導体層１５のエッチング条件としては、半導体層１５の設計膜厚に対してさらに５０ｎｍ以上、好適には５０ｎｍ以上３００ｎｍ以下、より好適には１００ｎｍ以上、さらに好適には２００ｎｍ以下の膜厚を加算した膜厚の半導体層１５を選択エッチングできる条件とする。すなわち、この実施の形態１において半導体層１５の設計膜厚ｄ（ｎｍ）に対して、（ｄ＋５０）ｎｍ以上、好適には、（ｄ＋５０）ｎｍ以上（ｄ＋３００）ｎｍ以下の膜厚の半導体層１５をエッチングすることを想定したエッチング条件とする。具体的には、半導体層１５の設計膜厚ｄがたとえば３０ｎｍである場合、エッチング条件としては、たとえば８０ｎｍ以上３３０ｎｍ以下の膜厚の半導体層１５をエッチングすることを想定した条件とする。これにより、レジストパターン１８が形成されていない領域における半導体層１５を、その表面の突状部１５Ａとともにほとんどエッチング除去することができ、フィールドプレート層１５ａの形成領域以外のほとんどの領域、好適にはフィールドプレート層１５ａの形成領域以外の全面の領域においてエッチング犠牲層１４が露出する。なお、エッチング犠牲層１４を設けない場合には、フィールドプレート層１５ａの形成領域以外のほとんどの領域、好適にはフィールドプレート層１５ａの形成領域以外の全面の領域において電子供給層１３が露出する。
【００５７】
また、エッチング除去される領域において、突状部１５Ａが発生している領域（発生領域）はその他の領域に比してより厚い膜厚をエッチングする必要があるため、エッチング除去に時間を要する。そのため、突状部１５Ａが発生していない領域（非発生領域）においては、その下層のエッチング犠牲層１４がエッチング選択比に応じてオーバーエッチングされる。具体的に半導体層１５のエッチング犠牲層１４に対するエッチング選択比をたとえば２５倍程度とする。この場合、突状部１５Ａの発生領域における半導体層１５がエッチング除去されてエッチング犠牲層１４が露出した時点で、突状部１５Ａの非発生領域におけるエッチング犠牲層１４は、エッチング条件の設定において加算した５０〜３００ｎｍの１／２５程度である２〜１２ｎｍ程度オーバーエッチングされている。これにより、突状部１５Ａの発生領域におけるエッチング犠牲層１４の表面には、突状部１５Ａの形状が反映された突状部１４Ａが形成される。なお、エッチング犠牲層１４における突状部１４Ａが形成された領域以外の面から突状部１４Ａの頂点までの高さｈは、エッチング犠牲層１４と半導体層１５とのエッチング選択比によって種々の高さになるが、好適には１２ｎｍ未満、より好適には４ｎｍ以下が好ましい。なお、エッチング犠牲層１４が設けられていない場合には、電子供給層１３の最表面が上述と同様にオーバーエッチングされる。
【００５８】
その後、図５に示すように、レジストパターン１８を除去する。このとき、フィールドプレート層１５ａの表面には、所定の密度（存在確率）で突状部１５Ａが残存する。
【００５９】
他方、従来技術による半導体層１５のエッチング条件は、半導体層１５の設計膜厚ｄに対してたとえば１２０％程度の膜厚で、半導体層１５を選択エッチングする条件であった。図６は、このエッチング条件の場合における、図４に対応する選択エッチング後の状態を示す模式的な断面図である。すなわち、従来技術においては、半導体層１５の設計膜厚ｄ（ｎｍ）に対して、１．２×ｄ（ｎｍ）程度の膜厚の半導体層１５をエッチングすることを想定したエッチング条件であった。具体的には、半導体層１５の膜厚が３０ｎｍである場合、従来技術によるエッチング条件は３６ｎｍ程度の膜厚の半導体層１５をエッチングすることを想定した条件であった。この場合、図６に示すように、エッチング犠牲層１４の表面に突状欠陥の形状が略反映された半導体層１５の一部が残存してしまう。なお、エッチング犠牲層１４を設けない場合には、電子供給層１３上に半導体層１５の一部が残存する。そのため、この残存した半導体層１５の下層における２ＤＥＧ濃度が、エッチング除去されてエッチング犠牲層１４が露出した領域における２ＤＥＧ濃度に比して低くなるように低減される。この場合、上述したように、残存した半導体層１５の裾端部において電界集中が生じてしまうので、最終製品としての窒化物半導体装置において耐圧が低下して、製造歩留が低下する。
【００６０】
さて、この実施の形態１による製造方法においては、図５に示す半導体層１５の選択エッチング後、たとえば順次、電子線蒸着法またはスパッタリング法とリフトオフ法とを適宜行うことによって、図１に示すように、エッチング犠牲層１４上に選択的に、カソード電極１６Ｃを形成する。次に、たとえばプラズマエンハンスト化学気相成長（ＰＥＣＶＤ：Plasma  Enhanced  ＣＶＤ）法とフォトリソグラフィ技術とエッチングとを用いて絶縁膜１７を形成する。次に、たとえば、電子線蒸着法またはスパッタリング法と、リフトオフ法とを行うことによって、エッチング犠牲層１４上、フィールドプレート層１５ａ上、および絶縁膜１７上に選択的に、フィールドプレート構造のアノード電極１６Ａを形成する。以上の工程により、この実施の形態１によるＳＢＤ１が製造される。
【００６１】
本発明者は、以上のように製造されたＳＢＤ１などの窒化物半導体装置に対して、逆印加電圧を６００Ｖとして耐圧試験を行い、試験に合格した窒化物半導体装置の製造歩留を算出した。図７は、その歩留の結果を示すグラフである。詳細には、図７は、半導体層１５のエッチング条件を、半導体層１５の設計膜厚ｄよりも０〜３００ｎｍ大きい膜厚の半導体層１５をエッチングする条件（オーバーエッチング量）とした場合における、最終製品としての窒化物半導体装置の製造歩留を示すグラフである。
【００６２】
図７から、オーバーエッチング量を０ｎｍ、すなわちエッチング条件を設計膜厚通りの半導体層１５をエッチングする条件とした従来技術による条件の場合に、歩留が３０％程度であるのに対し、オーバーエッチング量を２５ｎｍから３００ｎｍに順次大きくするにしたがって、歩留も改善されることが分かる。また、オーバーエッチング量を５０ｎｍ以上とすることによって、歩留が７５％以上になることが分かる。さらに、オーバーエッチング量を２００ｎｍおよび３００ｎｍとした場合には、歩留が９０％以上の９４％まで増加する一方、オーバーエッチング量の増加に伴う歩留の増加は微増であることが分かる。これらから、この実施の形態１によるエッチング条件のように、オーバーエッチング量を５０ｎｍ以上３００ｎｍ以下とすることによって十分な製造歩留を確保できることが分かる。
【００６３】
以上説明した本発明の実施の形態１によれば、エッチング犠牲層１４上または電子供給層１３上に、電界緩和などのためのフィールドプレート層１５ａが設けられた窒化物半導体装置において、半導体層１５を、フィールドプレート層１５ａの形成領域以外をエッチング除去する際に、エッチング条件を、フィールドプレート層１５ａの膜厚、すなわち半導体層１５の膜厚に対して、さらに５０ｎｍ以上大きい膜厚の半導体層１５をエッチングできる条件にしている。これによって、従来のエッチング条件における設計膜厚程度のエッチング条件の場合にはフィールドプレート層１５ａの形成領域以外に半導体層１５の一部または突状部１５Ａが残存して、ＳＢＤなどの窒化物半導体装置の耐圧の低下要因になるのに対し、フィールドプレート層１５ａの形成領域以外の領域において、エッチング犠牲層１４の表面、エッチング犠牲層１４が設けられていない場合には電子供給層１３の表面のほとんど、好適には全面を露出させることができる。これにより、半導体層１５の表面に生じた突状欠陥に起因した突状部１５Ａが残存するのを抑制することができるので、ＳＢＤ１などの窒化物半導体装置に対する電圧の印加時に電界集中の発生を抑制可能になり、耐圧の低下を抑制できる。
【００６４】
（実施の形態２）
次に、本発明の実施の形態２による窒化物半導体装置としてのＨＥＭＴ型電界効果トランジスタについて説明する。図８は、この実施の形態２による窒化物半導体装置としてのＨＥＭＴ２を示す模式的な断面図である。
【００６５】
図８に示すように、実施の形態２によるＨＥＭＴ２は、実施の形態１における基体１１、電子走行層１２、電子供給層１３、およびエッチング犠牲層１４からなる構造を有する。そして、エッチング犠牲層１４上に選択的に、フィールドプレート層１５ｂと、互いに離間したソース電極２１Ｓ、ゲート電極２１Ｇおよびドレイン電極２１Ｄと、絶縁膜２２とを備える。
【００６６】
ここで、実施の形態２において、フィールドプレート層１５ｂの膜厚は、実施の形態１における理由と同様の理由から、たとえば２０ｎｍ以上２００ｎｍ以下が好ましく、好適には２０ｎｍ以上１００ｎｍ以下、より好適には２０ｎｍ以上５０ｎｍ以下である。また、フィールドプレート層１５ｂは、実施の形態１と同様にして、オーバーエッチングされるエッチングストップ層としてのエッチング犠牲層１４を用いて、半導体層１５を選択エッチングすることによって形成される。そして、この選択エッチングにおけるエッチング条件については、実施の形態１と同様のエッチング条件であるので、その説明を省略する。
【００６７】
また、この実施の形態２においては、フィールドプレート層１５ｂにより電子走行層１２の内部の２ＤＥＧ濃度が低減される。すなわち、フィールドプレート層１５ｂの下方領域に２ＤＥＧ濃度が低い２ＤＥＧ層ａが生成される。ここで、ＨＥＭＴ２の高耐圧化の観点からは、２ＤＥＧ層ａの２ＤＥＧ濃度は、７×１０12ｃｍ-2以下にするのが好ましい。また、ＨＥＭＴ２のオン抵抗を低減する観点から、２ＤＥＧ濃度が比較的高い２ＤＥＧ層Ａの２ＤＥＧ濃度は、７×１０12ｃｍ-2よりも高くするのが好ましい。なお、上述したように、電子供給層１３における平均Ａｌ組成比Ｘと積層層数とを調整することにより、２ＤＥＧ濃度は３×１０13ｃｍ-2未満になるように設定される。
【００６８】
また、第２電極としてのドレイン電極２１Ｄおよび第３電極としてのソース電極２１Ｓは、エッチング犠牲層１４上に設けられ、たとえばＴｉ／Ａｌの積層構造から構成される。これにより、ドレイン電極２１Ｄおよびソース電極２１Ｓは、エッチング犠牲層１４および電子供給層１３を介して、２ＤＥＧ層Ａとオーミック接触する。
【００６９】
また、第１電極としてのゲート電極２１Ｇは、ドレイン電極２１Ｄとソース電極２１Ｓとの間に配置され、フィールドプレート層１５ｂ上、および絶縁膜２２にせり出して設けられている。このゲート電極２１Ｇは、たとえばＮｉ／Ａｕの積層構造から構成される。これによって、ゲート電極２１Ｇは、エッチング犠牲層１４および電子供給層１３を介して、電子走行層１２における２ＤＥＧ層Ａとショットキー接触する。また、ゲート電極２１Ｇは、多段の階段状、たとえばソース電極２１Ｓおよびドレイン電極２１Ｄの両側に向かって階段状にフィールドプレート部がせり出すように延伸して設けられている。なお、実施の形態２においては、ゲート電極２１Ｇの部分がエッチング犠牲層１４と接触するように形成されているが、エッチング犠牲層１４とゲート電極２１Ｇとの間にフィールドプレート層１５ｂを介するように構成することも可能である。
【００７０】
また、絶縁膜２２は、たとえばＳｉＯ2から構成されるが、その他の材料、具体的にはたとえばＳｉＮxやＡｌ2Ｏ3などから構成しても良く、複数種類の材料を適宜組み合せたり、順次積層させたりして構成しても良い。絶縁膜２２は、主に、フィールドプレート層１５ｂと、ゲート電極２１Ｇと、ドレイン電極２１Ｄと、ソース電極２１Ｓと、エッチング犠牲層１４の表面とを保護する。以上により、実施の形態２によるＨＥＭＴ２が構成されている。
【００７１】
この実施の形態２によれば、フィールドプレート層１５ｂを形成するための半導体層１５の選択エッチングにおけるエッチング条件を、実施の形態１と同様にしていることにより、フィールドプレート層１５ｂの形成領域以外の部分における半導体層１５の一部または突状部１５Ａの残存を抑制できるので、実施の形態１と同様の効果を得ることができる。
【００７２】
（実施の形態３）
次に、本発明の実施の形態３による窒化物半導体装置の製造方法について説明する。図９および図１０は、この実施の形態３による窒化物半導体装置の製造方法を説明するための半導体積層基板の模式的な断面図である。
【００７３】
図９に示すように、この実施の形態３による窒化物半導体装置の製造方法においては、まず、実施の形態１と同様にして、たとえば、ＭＯＣＶＤ法により基体１１上にｕ−ＧａＮ層からなる電子走行層１２を成長させる。その後、電子走行層１２上に、たとえばＭＯＣＶＤ法により、ＡｌＧａＮ超格子層からなる電子供給層１３、ＡｌＧａＮ層からなるエッチング犠牲層１４、およびＧａＮ層からなる半導体層１５を順次成長させる。これにより、半導体積層基板１０が形成される。また、半導体層１５の表面には突状欠陥である突状部１５Ａが、所定の密度で形成されている。図９は、この突状部１５Ａが形成された部分を示す。
【００７４】
次に、図１０に示すように、この半導体層１５に対して、実施の形態１と同様の設計膜厚、具体的にはたとえば３０ｎｍになるまでエッチバックを行うことにより、突状部１５Ａを除去する。このエッチバック工程は、高さが５０〜３００ｎｍ程度の突状部１５Ａを除去することを考慮すると、具体的にはウェットエッチング法などの等方性エッチング法により行うのが望ましいが、異方性エッチング法により行うことも可能である。ここで、上述したように、突状欠陥の半導体層１５上での高さＨは５０〜３００ｎｍ程度である。そのため、エッチバックによって突状欠陥を残存させないことを考慮すると、半導体層１５の膜厚は、実施の形態１における半導体層１５の膜厚よりも大きくして、０．５μｍ（５００ｎｍ）以上にするのが望ましい。これにより、半導体層１５の表面において、突状部１５Ａがほとんど除去されて平坦化された半導体積層基板１０が形成される。その後は、半導体積層基板１０に対して、従来公知のフォトレジスト工程およびエッチング工程によって、半導体層１５を選択的にエッチングすることにより、フィールドプレート層１５ａ，１５ｂを形成する。このとき、半導体層１５の表面に突状部１５Ａが形成されていないことにより、半導体層１５のエッチング除去された領域において、下層のエッチング犠牲層１４の表面にも、突状部１４Ａは形成されず、エッチング犠牲層１４が設けられていない場合においても電子供給層１３上に突状部が残存しない。
【００７５】
その後の工程においては、実施の形態１と同様に、フィールドプレート層１５ａが形成された半導体積層基板１０に対して、電極の製造工程および絶縁膜の製造工程を経る。これにより、図１に示すフィールドプレート層１５ａを有し、突状部１５Ａ，１４Ａが形成されていないＳＢＤ１が製造される。他方、半導体積層基板１０に対して半導体層１５を所定形状にエッチングしてフィールドプレート層１５ｂを形成した後に、実施の形態２と同様に電極および絶縁膜の製造工程を経る。これにより、図８に示す、フィールドプレート層１５ｂを有しつつ突状部１５Ａ，１４Ａが形成されていないＨＥＭＴ２が製造される。
【００７６】
この実施の形態３においては、半導体層１５を厚く成長した後、突状欠陥である突状部１５Ａを除去するようにエッチバックを行っていることにより、最終的に形成される半導体層１５の表面を平坦化することができる。そのため、上述した突状欠陥に起因する半導体層１５の一部や突状部１５Ａなどがエッチング犠牲層１４や電子供給層１３の表面に残存するのを抑制できるので、最終製品としての窒化物半導体装置における耐圧の低下を抑制することが可能となり、実施の形態１，２と同様の効果を得ることができる。
【００７７】
（実施の形態４）
次に、本発明の実施の形態４による窒化物半導体装置の製造方法について説明する。図１１および図１２は、この実施の形態４による窒化物半導体装置の製造方法を説明するための半導体積層基板の模式的な断面図である。
【００７８】
すなわち、図１１に示すように、実施の形態４においては、実施の形態１，２と同様にして、基体１１上に電子走行層１２および電子供給層１３を順次形成する。
【００７９】
次に、たとえばプラズマ化学気相成長（ＰＣＶＤ）法により、電子供給層１３上に、たとえばＳｉＯ2膜などの、後述する半導体層３２が形成しない材料からなる膜を形成する。なお、ＳｉＯ2膜の代わりにＳｉＮx膜を形成しても良い。そして、形成されたＳｉＯ2膜に対して、フォトリソグラフィ工程およびエッチング工程により、ＳｉＯ2膜の面に沿った平面形状がフィールドプレート層１５ａ，１５ｂの所定形状となる開口を形成する。これにより、エッチング犠牲層１４または電子供給層１３上に、フィールドプレート層１５ａ，１５ｂの形状の開口を有する選択成長マスク層３１が形成される。
【００８０】
次に、たとえばＭＯＣＶＤ法により、選択成長マスク層３１の開口にたとえばＧａＮからなる半導体層３２を選択的に再成長させる。半導体層３２は、この選択成長マスク層３１が形成されていない電子供給層１３が露出した開口領域上で成長する。このとき、半導体層３２の表面には、所定の密度（存在確率）で突状部３２Ａが形成される。これにより半導体積層基板３０が形成される。図１１は、半導体積層基板３０において突状部３２Ａが形成された部分を示している。
【００８１】
その後、図１２に示すように、従来公知の方法によって選択成長マスク層３１を除去することにより、電子供給層１３上に所定形状の半導体層３２からなるフィールドプレート層が形成される。なお、半導体層３２上に突状部３２Ａが形成されている場合には、この突状部３２Ａは残存する。
【００８２】
その後の工程においては、半導体積層基板３０に対して、実施の形態１と同様に、電極および絶縁膜を形成することによって、図１に示すＳＢＤ１と同様のフィールドプレート層を有し、エッチング犠牲層１４および突状部１４Ａが設けられていないＳＢＤが製造される。他方、半導体積層基板３０に対して、実施の形態２と同様に電極および絶縁膜を形成することによって、図８に示すＨＥＭＴ２と同様のフィールドプレート層を有し、エッチング犠牲層１４および突状部１４Ａが形成されていないＨＥＭＴが製造される。
【００８３】
この実施の形態４によれば、フィールドプレート層となる半導体層３２の表面にのみ突状欠陥の少なくとも一部からなる突状部３２Ａが形成されている可能性がある一方で、フィールドプレート層となる半導体層３２の形成領域以外の電子供給層１３の表面には突状欠陥に起因する突状部が形成されない。これにより、実施の形態１〜３と同様の効果を得ることができる。
【００８４】
（実施の形態５）
次に、本発明の実施の形態５による窒化物半導体装置およびその製造方法について説明する。この実施の形態５においては、電子供給層１３の上層にエッチング犠牲層１４を設ける実施の形態１〜３の構成と異なり、電子供給層１３の表面側の領域におけるＡｌ組成比ｘを、電子供給層１３の平均Ａｌ組成比Ｘより大きく、好適には４０％以上としたＡｌxＧａ1-xＮ（０．４≦ｘ）から構成する。なお、この電子供給層１３は超格子構造に限定されず、窒化物半導体装置における種々の設計に応じて種々の構造が採用される。そして、電子供給層１３の表面側の領域は、さらに上層に形成される半導体層１５などのエッチング時に、電子供給層１３が所望とする厚さ以上にオーバーエッチングされないためのエッチング犠牲層として機能する。
【００８５】
ここで、本発明者の知見によれば、ＡｌＧａＮ層に対するＧａＮ層のエッチング選択比は、ＡｌＧａＮ層のＡｌ組成比に依存し単調増加する。すなわち、Ａｌ含有窒化物系化合物半導体に対するＡｌを含まない窒化物系化合物半導体のエッチング選択比は、Ａｌを含む窒化物系化合物半導体におけるＡｌ組成比に依存し単調増加する。そして、本発明者が行った実験等から、Ａｌを含む窒化物系化合物半導体層を、Ａｌを含まない窒化物系化合物半導体層のエッチング犠牲層として用いる場合、エッチングの制御性を向上させるためには、選択比を２５倍以上にするのが望ましい。そこで、この電子供給層１３を、その上層に形成される半導体層１５のエッチング犠牲層として用いるために、電子供給層１３の最上面のＡｌ組成比は、好適には０．４以上にするのが望ましいが、エッチングの条件に応じて必ずしもこのＡｌ組成比に限定されるものではない。また、電子供給層１３上に形成される電極とのコンタクトの悪化を防ぐためには、電子供給層１３４の最上面のＡｌ組成比は、０．９以下にするのがより望ましい。
【００８６】
また、電子供給層１３の平均Ａｌ組成比を０．４以上０．９以下とする最上面からの領域を、膜厚方向に沿って１ｎｍ未満とすると、上層に形成された半導体層１５のエッチング犠牲層として用いることが困難になる。したがって、電子供給層１３とフィールドプレート層１５ａ，１５ｂを構成する半導体層１５との界面から電子供給層１３側に向けて膜厚方向に沿った少なくとも１ｎｍ、好適には２ｎｍの範囲において、Ａｌ組成比を０．４以上０．９以下とするのが好ましい。他方、電子供給層１３の全体の平均Ａｌ組成比Ｘは、最表面のＡｌ組成比ｘより小さくした０．４未満とするのが好ましく、具体的にはたとえば０．２５（Ｘ＝０．２５）とする。
【００８７】
なお、電子供給層１３を超格子構造から構成する場合にも同様であり、電子供給層１３においてＡｌ組成比が他の部分に比して比較的高く、好適には０．４以上（０．４≦ｘ）の最上層のＡｌxＧａ1-xＮ層の膜厚を、１ｎｍ以上、より好適には２ｎｍ以上とする。また、このＡｌxＧａ1-xＮ層はＡｌＧａＮ超格子層の電子供給層１３の一部であることから、その膜厚は１０ｎｍ以下が好ましい。
【００８８】
この実施の形態５によれば、電子供給層１３の最上面から膜厚方向に沿った少なくとも１ｎｍの範囲における電子供給層１３のＡｌ組成比を、０．４以上０．９以下にしていることにより、電子供給層１３を、その上層に形成される半導体層１５に対して所望のエッチング選択比が確保されたエッチング犠牲層として用いることができる。これにより、エッチングレートを下げることなく所望のエッチング選択比を確保することができ、さらに、Ａｌを含む電子供給層１３の表面の酸化を進行させることなく、半導体層１５を制御性良くエッチングできる。また、電子供給層１３の最上面から少なくとも１ｎｍ、好適には２ｎｍの範囲をＡｌ組成比を０．４以上０．９以下とし、電子供給層１３全体の平均Ａｌ組成比Ｘを０．４未満に調整していることにより、電子走行層１２と電子供給層１３との界面における２ＤＥＧ濃度の調整が可能になる。
【００８９】
以上、本発明の実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いても良い。また、上述の実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。
【００９０】
たとえば、上述の実施の形態においては、電子供給層をＡｌＧａＮ超格子層としているが、ＡｌＧａＮ超格子層以外にも、複数のＩｎuＡｌvＧａ1-u-vＮ層（０≦ｕ＜１、０＜ｖ≦１、０＜ｕ＋ｖ＜１）を積層させて超格子層としたＩｎＡｌＧａＮ超格子層を採用することも可能である。
【００９１】
また、上述の実施の形態において説明した以外にも、半導体装置における所望の特性に基づいた構造設計に応じて、電子供給層１３に本発明の範囲に属する種々の擬似混晶構造を採用することが可能である。
【００９２】
また、電子供給層１３は、互いに異なる２種類のＡｌxＧａ1-xＮ層を、膜厚ｄ１で極大Ａｌ組成比ｘ１のＡｌx1Ｇａ1-x1Ｎ層と膜厚ｄ２で極小Ａｌ組成比ｘ２のＡｌx2Ｇａ1-x2Ｎ層とを一対の組とし、これらを複数回積層して構成することも可能である。
【００９３】
また、ダイオードのアノード電極およびトランジスタのゲート電極の下部電極層は、電子供給層とショットキー接触する電極である。そのため、上述したニッケル（Ｎｉ）やチタン（Ｔｉ）以外にも、たとえば白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）のうち少なくとも１つを含む金属膜、または、Ｔｉ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ａｕ、Ａｇ、Ｃｕ、Ｔａ、Ａｌのうち少なくとも１つを含む合金よりなる金属膜のうち、少なくとも１つを含む金属膜、または、Ｔｉ、Ｗ、Ｔａのうち少なくとも１つを含む窒化物合金からなる金属膜など、上記条件を満たす金属材料であれば種々のものを用いても良い。
【００９４】
また、ダイオードのアノード電極およびトランジスタのゲート電極の上部電極層は、下部電極層より仕事関数の小さい金属からなり、この条件を満たす金属材料であれば種々のものを用いても良い。
【００９５】
また、ダイオードのカソード電極およびトランジスタのソース電極およびドレイン電極は、電子供給層とオーミック接触する、または、接触抵抗が十分に小さい状態で接触する電極である。ただし、本発明ではこれに限定されず、たとえばＴｉ、Ａｌ、シリコン（Ｓｉ）、鉛（Ｐｂ）、クロム（Ｃｒ）、Ｉｎ、Ｔａのうち少なくとも１つを含む金属膜、Ｔｉ、Ａｌ、Ｓｉ、Ｐｂ、Ｃｒ、Ｉｎ、Ｔａのうち少なくとも１つを含む合金よりなる金属膜、または、Ｔｉ、Ａｌ、Ｓｉ、Ｔａのうち少なくとも１つを含むシリサイド合金よりなる金属膜、または、Ｔｉ、Ｗ、Ｔａのうち少なくとも１つを含む窒化物合金よりなる金属膜などのうち、少なくとも１つを含む金属膜など、上記条件を満たす金属材料であれば如何なるものを用いても良い。
【００９６】
また、上述の実施の形態においては、本発明による半導体装置として、ＳＢＤ、ＨＥＭＴ、ＭＯＳＦＥＴ、およびＭＩＳＦＥＴを例に挙げたが、本発明はこれに限定されない。すなわち、本発明は、ＭＥＳＦＥＴ（Metal  Semiconductor  FET）などの、種々の半導体装置に対して適用することができる。そして、本発明をこれらのＦＥＴに適用する場合、ゲート電極とフィールドプレート層との間に酸化膜などの絶縁膜を設けることも可能である。
【００９７】
また、上述の実施の形態においては、電子供給層やエッチング犠牲層の表面に電極を形成しているが、必ずしもこれらに限定されるものではなく、電子走行層、電子供給層、エッチング犠牲層、および半導体層やフィールドプレート層を含み、必要に応じてその他の層を含む半導体積層体のうちの少なくとも１層の上に電極を設けることが可能である。すなわち、半導体積層体を構成するその他の層の上に電極を設けても良い。具体的には、電子供給層の表面に、絶縁層、フィールドプレート層などの窒化物系半導体層、またはこれらの積層膜を介して、アノード電極、カソード電極、ゲート電極、ドレイン電極、またはソース電極を設けることも可能である。また、電子供給層の電極の形成領域の一部を電子走行層に達するまでエッチング除去してリセス部を形成し、このリセス部の表面、またはリセス部表面に所定の膜を介して、アノード電極、カソード電極、ゲート電極、ドレイン電極、またはソース電極を設けることも可能である。
【００９８】
また、上述した実施の形態４においては、電子供給層１３上にエッチング犠牲層を設けていないが、必要に応じて、電子供給層１３上に、電子供給層１３の平均Ａｌ組成比Ｘより大きく、好適にはＡｌ組成比Ｙが４０％以上のＡｌYＧａ1-YＮからなるエッチング犠牲層１４を設けることも可能である。
【符号の説明】
【００９９】
１  ショットキーバリアダイオード（ＳＢＤ）
２  電界効果トランジスタ（ＨＥＭＴ）
１０，３０  半導体積層基板
１１  基体
１２  電子走行層
１３  電子供給層
１４  エッチング犠牲層
１４Ａ，１５Ａ，３２Ａ  突状部
１５，３２  半導体層
１５ａ，１５ｂ  フィールドプレート層
１６Ａ  アノード電極
１６Ｃ  カソード電極
１７，２２  絶縁膜
１８  レジストパターン
２１Ｄ  ドレイン電極
２１Ｇ  ゲート電極
２１Ｓ  ソース電極
３１  選択成長マスク層
【図１】
2015153884.tif 000003
【図２】
2015153884.tif 000004
【図３】
2015153884.tif 000005
【図４】
2015153884.tif 000006
【図５】
2015153884.tif 000007
【図６】
2015153884.tif 000008
【図７】
2015153884.tif 000009
【図８】
2015153884.tif 000010
【図９】
2015153884.tif 000011
【図１０】
2015153884.tif 000012
【図１１】
2015153884.tif 000013
【図１２】
2015153884.tif 000014
【図１３】
2015153884.tif 000015