(57)【要約】【課題】ＰｏＰ構造を有し、パッケージの反りが抑制された半導体装置を提供する。【解決手段】配線基板３０の一面３２にフリップチップ実装された半導体チップ１０と、配線基板３０の他面３３にフリップチップ実装された半導体チップ２０と、半導体チップ１０を覆う封止樹脂７１と、半導体チップ２０を覆う封止樹脂７２と、封止樹脂７２を貫通して設けられた複数の導体ポストと、封止樹脂７２から露出する複数の導体ポストの他端に搭載された複数のはんだボールを備え、半導体チップ１０，２０の搭載方向は互いに９０°異なっている。半導体チップ１０，２０の平面形状は共に長方形であり、半導体チップ１０はその長辺が配線基板３０の長辺と平行となるように搭載されており、半導体チップ２０はその長辺が配線基板３０の長辺と垂直となるように搭載されている。【選択図】図１
2015195263.tif 000002
【特許請求の範囲】
【請求項１】
略長方形状であり、一面に形成された複数の第１の接続パッドと、他面に形成された複数の第２の接続パッドと、前記他面に配置され前記第１または第２の接続パッドに電気的に接続された複数のランドとを有する配線基板と、
略長方形状であり、一面に形成された複数の第１のバンプ電極を有し、前記複数の第１のバンプ電極が前記複数の第１の接続パッドに接続され、かつ、長辺が前記配線基板の長辺と平行になるように、前記配線基板の前記一面に搭載された第１の半導体チップと、
前記第１の半導体チップを覆うように、前記配線基板の前記一面に形成された第１の封止樹脂と、
略長方形状であり、一面に形成された複数の第２のバンプ電極を有し、前記複数の第２のバンプ電極が前記複数の第２の接続パッドに接続され、かつ、長辺が前記配線基板の長辺と垂直になるように、前記配線基板の前記他面に搭載された第２の半導体チップと、
前記第２の半導体チップを覆うように、前記配線基板の前記他面に形成された第２の封止樹脂と、
前記第２の封止樹脂を貫通して設けられ、一端がそれぞれ対応する前記複数のランドのいずれかに接続され、他端が前記第２の封止樹脂から露出された複数の導体ポストと、
前記複数の導体ポストの前記他端に搭載された複数のはんだボールと、からなることを特徴とする半導体装置。
【請求項２】
前記第２の封止樹脂の厚さが前記第１の封止樹脂の厚さよりも厚いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記２の封止樹脂の線膨張係数又は収縮率が前記第１の封止樹脂の線膨張係数又は収縮率よりも大きいことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の半導体チップと前記配線基板の間に配置された第１のアンダーフィルと、前記第２の半導体チップと前記配線基板の間に配置された第２のアンダーフィルとを有し、前記第２のアンダーフィルの線膨張係数又は収縮率が前記第１のアンダーフィルの線膨張係数又は収縮率よりも大きいことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
略長方形状であり、一面に形成された複数の第１の接続パッドと、他面に形成された複数の第２の接続パッドと、前記第１又は第２の接続パッドに電気的に接続された複数のランドと、一端がそれぞれ対応する前記複数のランドのいずれかに接続された複数の導体ポストとを有する配線基板を準備する工程と、
略長方形状であり、一面に形成された複数の第２のバンプ電極を有する第２の半導体チップを、前記複数の第２のバンプ電極が前記複数の第２の接続パッドに接続され、かつ、長辺が前記配線基板の長辺と垂直になるように、前記配線基板の前記他面に搭載する工程と、
前記第２の半導体チップ及び前記複数の導体ポストを覆うように、前記配線基板の前記他面に第２の封止樹脂を形成する工程と、
略長方形状であり、一面に形成された複数の第１のバンプ電極を有する第１の半導体チップを、前記複数の第１のバンプ電極が前記複数の第１の接続パッドに接続され、かつ、長辺が前記配線基板の長辺と平行になるように、前記配線基板の前記一面に搭載する工程と、
前記第１の半導体チップを覆うように、前記配線基板の前記一面に第１の封止樹脂を形成する工程と、
前記複数の導体ポストの他端が露出するよう前記第２の封止樹脂を研削する工程と、
前記複数の導体ポストの前記他端に複数のはんだボールを搭載する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項６】
前記第２の封止樹脂の厚さが前記第１の封止樹脂の厚さよりも厚いことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記２の封止樹脂の線膨張係数又は収縮率が前記第１の封止樹脂の線膨張係数又は収縮率よりも大きいことを特徴とする請求項５又は６に記載の半導体装置の製造方法。
【請求項８】
前記第２の封止樹脂を形成する前に、前記第２の半導体チップと前記配線基板の間に第２のアンダーフィルを充填する工程と、
前記第１の封止樹脂を形成する前に、前記第１の半導体チップと前記配線基板の間に第１のアンダーフィルを充填する工程とをさらに備え、
前記第２のアンダーフィルの線膨張係数又は収縮率が前記第１のアンダーフィルの線膨張係数又は収縮率よりも大きいことを特徴とする請求項５乃至７のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特に、配線基板の両面に半導体チップがフリップチップ実装されてなる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、リジッドな配線基板上に複数の半導体チップがフリップチップ実装されてなる半導体装置が提案されている。例えば、特許文献１には、配線基板の両面にそれぞれ半導体チップをフリップチップ実装したタイプの半導体装置が開示されている。このように、配線基板の両面にそれぞれ半導体チップをフリップチップ実装すれば、より高密度なパッケージングが可能となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２１０５６６号公報
【特許文献２】特開２００７−２８７９０６号公報
【特許文献３】特開２０１０−１０３３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載された半導体装置では、半導体チップと外部端子が配線基板の同一平面（裏面）に配置されていることから、半導体チップの裏面と外部端子の先端との高さの差、いわゆるスタンドオフが非常に小さくなる。このため、凹凸のある基板表面に搭載することが困難であるという問題があった。凹凸のある基板表面としては、例えばＰｏＰ（Package on Package）構造を有する半導体装置の下側パッケージの表面などが該当する。したがって、特許文献１に記載された半導体装置は、ＰｏＰ構造を有する半導体装置の上側パッケージとして使用することは困難である。
【０００５】
このような問題を解決するためには、特許文献２に記載された半導体装置のように、配線基板から導体ポストを突出させる方法が考えられる。しかしながら、配線基板から導体ポストを突出させると、下側パッケージの構造によってはスタンドオフが過剰となり、全体の厚みが必要以上に増大することがあった。また、特許文献２に記載された半導体装置は、配線基板の両面に半導体チップを実装するものでもフリップチップ実装するものでもないため、配線基板の両面にそれぞれ半導体チップをフリップチップ実装するタイプの半導体装置に対してどのように適用すべきか不明である。
【０００６】
また、半導体チップがフリップチップ実装されてなる半導体装置ではないが、特許文献３には、配線基板の両面にそれぞれ半導体チップを実装するとともに、半導体装置の反りを抑制するためにこれら半導体チップを封止樹脂で覆い、封止樹脂を貫通して設けられたスルーホール導体を介して配線基板と外部端子とを接続する構造が開示されている。しかしながら、配線基板に半導体チップをフリップチップ実装する場合には、荷重及び超音波を印加しながら半導体チップを配線基板に押し当てるなどのプロセスが必要となるが、特許文献３に記載の半導体装置はワイヤボンディングを採用していることから、フリップチップ実装に特有の問題、例えば、荷重及び超音波の印加による配線基板の変形などの問題は生じない。
【０００７】
さらに、配線基板の上下面の第１及び第２のメモリチップのサイズ、配線基板の上下面の第１及び第２の封止樹脂の厚さが同じであっても、配線基板の下面の第２の封止樹脂層の周辺には、複数の導体ポストが配置されることで、配線基板の下面の第２の封止樹脂層が配線基板の上面の第１の封止樹脂層よりも少なくなり、上段のパッケージにマイナス反り（凹反り）が生じるおそれがある。下段のパッケージがプラス反り（凸反り）となり、上段のパッケージのマイナス反りが大きいと、上下段のパッケージの反り方向が互いに逆となり上段のパッケージを下段のパッケージ上に積層搭載できなくなる。
【課題を解決するための手段】
【０００８】
本発明による半導体装置は、略長方形状であり、一面に形成された複数の第１の接続パッドと、他面に形成された複数の第２の接続パッドと、前記他面に配置され前記第１または第２の接続パッドに電気的に接続された複数のランドとを有する配線基板と、略長方形状であり、一面に形成された複数の第１のバンプ電極を有し、前記複数の第１のバンプ電極が前記複数の第１の接続パッドに接続され、かつ、長辺が前記配線基板の長辺と平行になるように、前記配線基板の前記一面に搭載された第１の半導体チップと、前記第１の半導体チップを覆うように、前記配線基板の前記一面に形成された第１の封止樹脂と、略長方形状であり、一面に形成された複数の第２のバンプ電極を有し、前記複数の第２のバンプ電極が前記複数の第２の接続パッドに接続され、かつ、長辺が前記配線基板の長辺と垂直になるように、前記配線基板の前記他面に搭載された第２の半導体チップと、前記第２の半導体チップを覆うように、前記配線基板の前記他面に形成された第２の封止樹脂と、前記第２の封止樹脂を貫通して設けられ、一端がそれぞれ対応する前記複数のランドのいずれかに接続され、他端が前記第２の封止樹脂から露出された複数の導体ポストと、前記複数の導体ポストの前記他端に搭載された複数のはんだボールと、からなることを特徴とする。
【０００９】
本発明による半導体装置の製造方法は、略長方形状であり、一面に形成された複数の第１の接続パッドと、他面に形成された複数の第２の接続パッドと、前記第１又は第２の接続パッドに電気的に接続された複数のランドと、一端がそれぞれ対応する前記複数のランドのいずれかに接続された複数の導体ポストとを有する配線基板を準備する工程と、略長方形状であり、一面に形成された複数の第２のバンプ電極を有する第２の半導体チップを、前記複数の第２のバンプ電極が前記複数の第２の接続パッドに接続され、かつ、長辺が前記配線基板の長辺と垂直になるように、前記配線基板の前記他面に搭載する工程と、前記第２の半導体チップ及び前記複数の導体ポストを覆うように、前記配線基板の前記他面に第２の封止樹脂を形成する工程と、略長方形状であり、一面に形成された複数の第１のバンプ電極を有する第１の半導体チップを、前記複数の第１のバンプ電極が前記複数の第１の接続パッドに接続され、かつ、長辺が前記配線基板の長辺と平行になるように、前記配線基板の前記一面に搭載する工程と、前記第１の半導体チップを覆うように、前記配線基板の前記一面に第１の封止樹脂を形成する工程と、前記複数の導体ポストの他端が露出するよう前記第２の封止樹脂を研削する工程と、前記複数の導体ポストの前記他端に複数のはんだボールを搭載する工程と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、封止樹脂を貫通する導体ポストの他端にはんだボールが搭載されていることから、スタンドオフを十分に確保することが可能となる。また、第１の半導体チップの長辺が配線基板の長辺と平行であるため、配線基板の長辺方向と短辺方向とで封止樹脂の量の差を小さくすることができ、半導体装置の反りを小さくすることができる。しかも、配線基板の両面にそれぞれ実装された２つの半導体チップの搭載方向が互いに９０°異なっていることから、配線基板上における配線パターンのレイアウトが局所的に密集することが無く、レイアウトの自由度を高めることが可能となる。しかも、ボンディングツールを用いて半導体チップを配線基板に実装する際、荷重が集中する位置をステージによって保持することができるため、配線基板に生じる変形を防止することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態による半導体装置１００の構成を示す断面図である。
【図２】半導体装置１００を上面方向から見た略平面図である。
【図３】半導体装置１００を裏面方向から見た略平面図である。
【図４】半導体装置１００から配線基板３０を抜き出して示す断面図である。
【図５】配線基板３０を上面方向から見た略平面図である。
【図６】配線基板３０を裏面方向から見た略平面図である。
【図７】半導体装置１００を用いたＰｏＰ構造を有する半導体装置の構成を示す断面図である。
【図８】半導体装置１００の製造方法を説明するための工程図である。
【図９】半導体装置１００の製造方法を説明するための工程図である。
【図１０】半導体装置１００の製造方法を説明するための工程図である。
【図１１】半導体装置１００の製造方法を説明するための工程図である。
【図１２】半導体装置１００の製造方法を説明するための工程図である。
【図１３】半導体装置１００の製造方法を説明するための工程図である。
【図１４】半導体装置１００の製造方法を説明するための工程図である。
【図１５】半導体装置１００の製造方法を説明するための工程図である。
【図１６】絶縁基材３１の一面３２に半導体チップ１０をフリップチップ実装する方法を説明するための図である。
【図１７】本発明の第２の実施形態による半導体装置２００の構成を示す断面図である。
【図１８】本発明の第３の実施形態による半導体装置３００の構成を示す断面図である。
【図１９】本発明の第４の実施形態による半導体装置４００の構成を示す断面図である。
【図２０】本発明の第５の実施形態による半導体装置５００の構成を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１３】
図１は、本発明の第１の実施形態による半導体装置１００の構成を示す断面図であり、図２及び図３は、それぞれ半導体装置１００を上面方向及び裏面方向から見た略平面図である。また、図４は、半導体装置１００から配線基板３０を抜き出して示す断面図であり、図５及び図６は、それぞれ配線基板３０を上面方向及び裏面方向から見た略平面図である。
【００１４】
図１〜図３に示すように、本実施形態による半導体装置１００は、配線基板３０及びその両面にそれぞれフリップチップ実装された２つの半導体チップ１０，２０を備えている。特に限定されるものではないが、本実施形態では半導体チップ１０，２０がＤＲＡＭ（Dynamic Random Access Memory）であり、互いに同じ回路構成及び同じパッド配置を有している。但し、本発明がこれに限定されるものではなく、半導体チップ１０，２０がフラッシュメモリなど他の種類のメモリチップであっても構わないし、半導体チップ１０，２０の一方がメモリチップであり、他方がこれを制御するコントロールチップであっても構わない。
【００１５】
図２に示すように、半導体チップ１０の平面形状はＸ方向を長辺Ｌ１１，Ｌ１２とし、Ｙ方向を短辺Ｌ１３，Ｌ１４とする長方形であり、その一面には、両短辺Ｌ１３，Ｌ１４に沿って複数のパッド電極１１がＹ方向に配列されている。半導体チップ１０の各辺Ｌ１１〜Ｌ１４は、半導体チップ１０の一面を区画する端部であり、それぞれ配線基板３０の辺Ｌ３１〜Ｌ３４と対向している。パッド電極１１上には、半導体チップ１０の一面から突出する複数の第１のバンプ電極１２が設けられる。バンプ電極１２は銅などの金属材料によって構成され、その先端にははんだ層１３が形成されている。
【００１６】
図３に示すように、半導体チップ２０の平面形状はＸ方向を短辺Ｌ２１，Ｌ２２とし、Ｙ方向を長辺Ｌ２３，Ｌ２４とする長方形であり、その一面には、両短辺Ｌ２１，Ｌ２２に沿って複数のパッド電極２１がＸ方向に配列されている。半導体チップ２０の各辺Ｌ２１〜Ｌ２４は、半導体チップ２０の一面を区画する端部であり、それぞれ配線基板３０の辺Ｌ３１〜Ｌ３４に対向している。パッド電極２１上には、半導体チップ２０の一面から突出する複数の第２のバンプ電極２２が設けられる。バンプ電極２２は銅などの金属材料によって構成され、その先端にははんだ層２３が形成されている。
【００１７】
図２に示すように、配線基板３０の平面形状はＹ方向に長い長方形であり、半導体チップ１０の長手方向は配線基板３０の長手方向と平行となるように搭載されており、半導体チップ２０の長手方向は配線基板３０の長手方向と直交するように搭載されている。配線基板３０並びに半導体チップ１０，２０の平面形状は完全な長方形である必要はなく、概略的に長方形であればよい。したがって、例えばコーナーに面取りが施された形状や一辺の一部に切り欠きが施された形成された形状も含む。
【００１８】
このように、半導体チップ１０，２０は、短辺に沿ってバンプ電極１２，２２が形成されたエッジパッド構造を有しており、互いに９０°回転した状態で配線基板３０に搭載されている。つまり、半導体チップ１０の長辺Ｌ１１，Ｌ１２と半導体チップ２０の短辺Ｌ２１，Ｌ２２が互いに平行に配置され、半導体チップ２０の短辺Ｌ１３，Ｌ１４と半導体チップ２０の長辺Ｌ２３，Ｌ２４が互いに平行に配置される。このため、半導体チップ１０のバンプ電極１２は、半導体チップ２０の搭載位置とは平面的に異なる部分に位置し、半導体チップ２０のバンプ電極２２は、半導体チップ１０の搭載位置とは平面的に異なる部分に位置することになる。
【００１９】
配線基板３０は、ガラスクロスなどの芯材にエポキシ樹脂などが含浸されてなるリジッドな絶縁基材３１を母材とし、その一面３２に半導体チップ１０がフリップチップ実装され、他面３３に半導体チップ２０がフリップチップ実装されている。特に限定されるものではないが、絶縁基材３１の厚さとしては、９０μｍ程度とすることができる。絶縁基材３１の一面３２には、複数の配線パターン４１及びこれを覆う第１及び第２の絶縁膜５１，５２が設けられている。同様に、絶縁基材３１の他面３３には、複数の配線パターン４２及びこれを覆う第３及び第４の絶縁膜５３，５４が設けられている。絶縁膜５１〜５４としては、いわゆるソルダーレジストを用いることができる。特に限定されるものではないが、絶縁膜５２の膜厚は絶縁膜５１よりも薄いことが好ましく、同様に、絶縁膜５４の膜厚は絶縁膜５３よりも薄いことが好ましい。
【００２０】
図５に示すように、配線パターン４１の一部は絶縁膜５１，５２から露出した複数の第１の接続パッド４１ａを有しており、半導体チップ１０のバンプ電極１２は、はんだ層１３を介してこの接続パッド４１ａに接合される。絶縁膜５１は、絶縁基材３１の一面３２の外周領域に形成されており、中央領域には絶縁膜５１が形成されていない開口部５１ａが設けられる。かかる開口部５１ａ内には、接続パッド４１ａが露出するよう絶縁膜５２が形成される。そして、図２に示すように、バンプ電極１２が接続パッド４１ａと接合するよう、開口部５１ａ内に半導体チップ１０が実装される。
【００２１】
半導体チップ１０と絶縁膜５２との隙間は、アンダーフィル６１（樹脂充填剤）によって充填されている。ここで、絶縁膜５２の膜厚を薄く設定すれば、半導体チップ１０と絶縁膜５２との間に確実にスペースを確保することが可能となり、半導体チップ１０と絶縁膜５２との干渉による接続不良などを防止することができる。また、配線パターン４１の存在によって凹凸を有する絶縁基材３１の一面３２が絶縁膜５２によって平坦化されることから、アンダーフィル６１を充填する際の流動性を確保することもできる。さらに、絶縁膜５１の膜厚を絶縁膜５２よりも厚く設定すれば、配線基板３０の剛性が高められるため、ハンドリングが容易となる。
【００２２】
同様に、図６に示すように、配線パターン４２の一部は絶縁膜５３，５４から露出した複数の接続パッド４２ａを有しており、半導体チップ２０のバンプ電極２２は、はんだ層２３を介してこの接続パッド４２ａに接合される。絶縁膜５３は、絶縁基材３１の他面３３の外周領域に形成されており、中央領域には絶縁膜５３が形成されていない開口部５３ａが設けられる。かかる開口部５３ａ内には、接続パッド４２ａが露出するよう絶縁膜５４が形成される。そして、バンプ電極２２が接続パッド４２ａと接合するよう、開口部５３ａ内に半導体チップ２０が実装される。
【００２３】
半導体チップ２０と絶縁膜５４との隙間は、アンダーフィル６２（樹脂充填剤）によって充填されている。ここで、絶縁膜５４の膜厚を薄く設定すれば、半導体チップ２０と絶縁膜５４との間に確実にスペースを確保することが可能となり、半導体チップ２０と絶縁膜５４との干渉による接続不良などを防止することができる。また、配線パターン４２の存在によって凹凸を有する絶縁基材３１の他面３３が絶縁膜５４によって平坦化されることから、アンダーフィル６２を充填する際の流動性を確保することができる。さらに、絶縁膜５３の膜厚を絶縁膜５４よりも厚く設定すれば、配線基板３０の剛性が高められるため、ハンドリングが容易となる。
【００２４】
また、絶縁基材３１の一面３２は、半導体チップ１０の裏面及び側面を覆うよう、第１の封止樹脂７１によって封止される。同様に、絶縁基材３１の他面３３は、半導体チップ２０の裏面及び側面を覆うよう、第２の封止樹脂７２によって封止される。特に限定されるものではないが、封止樹脂７１，７２は熱硬化性のエポキシ樹脂などからなる。
【００２５】
さらに、絶縁基材３１の他面３３には、接続パッド４１ａ又は４２ａに電気的に接続された複数のランド４２ｂが設けられている。ランド４２ｂは、配線パターン４２の一部であり、絶縁膜５３から露出した部分によって構成される。ランド４２ｂと接続パッド４１ａとの接続は、絶縁基材３１を貫通して設けられたスルーホール導体４３を介して行われる。特に限定されるものではないが、ランド４２ｂは、接続パッド４２ａを取り囲むよう、配線基板３０の各辺Ｌ３１〜Ｌ３４に沿ってそれぞれ２列に配列されている。
【００２６】
図１に示すように、各ランド４２ｂ上には封止樹脂７２を貫通して設けられた、銅などからなる複数の導体ポスト４４が設けられている。これにより、導体ポスト４４の一端は対応するランド４２ｂに接続され、導体ポスト４４の他端は封止樹脂７２から露出した状態となる。ここで、導体ポスト４４の他端は、封止樹脂７２の表面と同一平面を構成している。導体ポスト４４の他端には、外部電極であるはんだボール４５が搭載されている。
【００２７】
かかる構成により、半導体チップ１０，２０のバンプ電極１２，２２は、いずれも導体ポスト４４を介してはんだボール４５に電気的に接続される。はんだボール４５は、本実施形態による半導体装置１００を外部のデバイスに接続するための端子であり、本実施形態による半導体装置１００をマザーボードやモジュール基板などに直接搭載する場合には、マザーボードやモジュール基板に設けられたランドに接続される。また、本実施形態による半導体装置１００を用いてＰｏＰ（Package on Package）構造を有する半導体装置を構成する場合には、図７に示すように他のパッケージ８０の上面に設けられたランド８１にはんだボール４５が接続される。
【００２８】
図７に示すパッケージ８０は、リジッドな配線基板８２を用いたパッケージであり、その表面はソルダーレジストからなる絶縁膜８９によって覆われている。配線基板８２の一方の表面には半導体チップ８４がフリップチップ実装され、配線基板８２の他方の表面にははんだボール８３が設けられている。また、配線基板８２の一方の表面にはランド８１が設けられており、本実施形態による半導体装置１００のはんだボール４５は、このランド８１に接続される。
【００２９】
半導体チップ８４のバンプ電極８４ａは接続パッド８５に接続されており、図示しない配線パターンを介してランド８１に接続されるとともに、スルーホール導体８６及びランド８７を介してはんだボール８３に接続される。半導体チップ８４と配線基板８２との間には、アンダーフィル８８が充填されている。
【００３０】
図７に示すＰｏＰ構造を有する半導体装置においては、パッケージ８０の表面に他の半導体チップ８４などが設けられていることから、半導体装置１００を搭載すべき表面に凹凸が存在する。このような凹凸の存在する表面に半導体装置１００を搭載する場合には、封止樹脂７２の表面とはんだボール４５の先端との高さの差、いわゆるスタンドオフを十分に確保する必要があるが、本実施形態による半導体装置１００では、導体ポスト４４の他端と封止樹脂７２の表面とが同一平面を構成しており、導体ポスト４４の当該他端にはんだボール４５が設けられていることから、十分なスタンドオフを確保することができる。これにより、図７に示すようなＰｏＰ構造を容易に得ることが可能となる。
【００３１】
また、特許文献１のようにスタンドオフを拡大するためにはんだボール４５のサイズを大型化する必要がないことから、多数のはんだボール４５を狭ピッチで配列することも可能となる。さらに、特許文献２のように導体ポスト４４を突出させていないことから、スタンドオフが過剰となることもない。
【００３２】
また、本実施形態においては、配線基板３０の一面３２上にフリップチップ搭載される略長方形状の半導体チップ１０の長辺が配線基板３０の長辺と平行である。そのため、半導体チップ１０の長辺が配線基板３０の短辺と平行である場合と比較して、半導体チップ１０の長辺から対応する配線基板の長辺までの距離Ｗ１と、半導体チップ１０の短辺から対応する配線基板の短辺までの距離Ｗ２との差を小さくすることができる（図２参照）。これにより、配線基板３０の長辺方向と短辺方向とで第１の封止樹脂７１の量の差が小さくなり、第１の封止樹脂７１の硬化収縮等による半導体装置のマイナス方向の反りを低減し、プラス方向にシフトさせることができる。
【００３３】
しかも、本実施形態による半導体装置１００は、配線基板３０の一面３２が封止樹脂７１で覆われ、他面３３が封止樹脂７２で覆われているため、配線基板３０から見た上下構造がほぼ対称となる。これにより、温度変化による半導体装置１００の反りが生じにくいという効果を得ることもできる。
【００３４】
さらに、本実施形態においては半導体チップ１０，２０を配線基板３０上において互いに９０°ずらして搭載していることから、半導体チップ１０のバンプ電極１２については、図２に示す領域Ａのはんだボール４５に対して短距離で接続することができ、半導体チップ２０のバンプ電極２２については図３に示す領域Ｂのはんだボール４５に対して短距離で接続することができる。これにより、半導体チップ１０とはんだボール４５とを接続する配線距離と、半導体チップ２０とはんだボール４５とを接続する配線距離とをほぼ等長とすることができるため、高い信号品質を得ることが可能となる。しかも、配線基板３０上の特定箇所に配線パターンが集中しないことから、レイアウトの自由度が高まるとともに、製造歩留まりを高めることも可能となる。
【００３５】
次に、本実施形態による半導体装置１００の製造方法について説明する。
【００３６】
図８〜図１５は、本実施形態による半導体装置１００の製造方法を説明するための工程図である。
【００３７】
まず、図８に示すように、一面３２に配線パターン４１及び絶縁膜５１，５２が設けられ、他面３３に配線パターン４２及び絶縁膜５３（及び図示しない絶縁膜５４）が設けられた絶縁基材３１の母材３１Ｘを用意する。母材３１Ｘに付された符号Ｄは、ダイシングラインである。上述の通り、絶縁基材３１はガラスクロスなどの芯材にエポキシ樹脂などが含浸されてなるリジッドな基板であるため、他の支持基板などを用いることなくハンドリング可能である。ここで、絶縁膜５１，５２には、配線パターン４１の一部である接続パッド４１ａを露出させる開口部を形成し、絶縁膜５３，５４には、配線パターン４２の一部である接続パッド４２ａ及びランド４２ｂを露出させる開口部を形成しておく。
【００３８】
次に、ランド４２ｂに接続された複数の導体ポスト４４を形成する。導体ポスト４４の形成方法については特に限定されないが、電解メッキ法を用いることが好ましい。一例として、絶縁膜５３，５４上に厚いレジストマスクを形成した後、ランド４２ｂに相当する箇所にスルーホールを形成することによってランド４２ｂを露出させ、露出したランド４２ｂに対して電解メッキを施すことにより、導体ポスト４４を形成することができる。
【００３９】
次に、図９に示すように、接続パッド４２ａとバンプ電極２２が接合するよう、絶縁基材３１の他面３３に半導体チップ２０をフリップチップ実装する。但し、接続パッド４２ａに突起部を設けておけば、半導体チップ２０にバンプ電極２２を形成する必要はない。半導体チップ２０を実装した後、半導体チップ２０の主面と絶縁膜５４との隙間にアンダーフィル６２を供給し、かかる隙間を封止する。尚、アンダーフィル６２の代わりにＮＣＦ（Non-Conductive Film）やＮＣＰ（Non-Conductive Paste）を用いても構わない。
【００４０】
次に、図１０に示すように、半導体チップ２０及び導体ポスト４４が埋め込まれるよう、配線基板３０の他面を封止樹脂７２によって封止する。
【００４１】
次に、図１１に示すように、接続パッド４１ａとバンプ電極１２が接合するよう、絶縁基材３１の一面３２に半導体チップ１０をフリップチップ実装する。但し、接続パッド４１ａに突起部を設けておけば、半導体チップ１０にバンプ電極１２を形成する必要はない。半導体チップ１０を実装した後、半導体チップ１０の主面と絶縁膜５２との隙間にアンダーフィル６１を供給し、かかる隙間を封止する。ここでも、アンダーフィル６１の代わりにＮＣＦやＮＣＰを用いても構わない。
【００４２】
図１６（ａ）〜（ｃ）は、絶縁基材３１の一面３２に半導体チップ１０をフリップチップ実装する方法を説明するための図である。
【００４３】
まず、図１６（ａ）に示すように、半導体チップ２０が実装され、さらに封止樹脂７２が形成された絶縁基材３１をステージ９０に載置する。半導体チップ２０及び導体ポスト４４による絶縁基材３１の他面３３の凹凸形状は封止樹脂７２に覆われて平坦化されているので、ステージ９０の搭載面は封止樹脂７２の平坦な表面と全面的に接触することができる平坦面であればよい。次に、図１６（ｂ）に示すように、ボンディングツール９３によって半導体チップ１０を裏面側からピックアップし、半導体チップ１０のバンプ電極１２を絶縁基材３１上の接続パッド４１ａに対して位置決めする。ボンディングツール９３には、半導体チップ１０を吸着するための吸引ノズル９４が設けられており、これにより半導体チップ１０を裏面側から保持することができる。本例では、この時点で半導体チップ１０の一面にＮＣＦ（６１）が貼り付けられている。
【００４４】
そして、図１６（ｃ）に示すように、ボンディングツール９３を降下させることによって、半導体チップ１０のバンプ電極１２を接続パッド４１ａに接触させ、この状態で荷重及び超音波を印加することによってバンプ電極１２と接続パッド４１ａを接合する。この時、配線基板３０に印加される荷重は、半導体チップ１０のバンプ電極１２に対応する位置に集中する。しかしながら、本実施形態においては、荷重が集中する位置、つまり、バンプ電極１２に対応する位置の裏面がステージ９０によって支持されていることから、荷重の印加によって配線基板３０が変形したり、裏面の半導体チップ２０が破損したりすることがない。これは、半導体チップ１０，２０の平面形状が長方形であり、その短辺に沿ってバンプ電極１２，２２が配置されているとともに、半導体チップ１０と半導体チップ２０の搭載方向が互いに９０°異なっているからである。これにより、半導体チップ１０を良好な条件で実装することができることから、半導体装置１００の信頼性を高めることが可能となる。
【００４５】
次に、図１２に示すように、半導体チップ１０が埋め込まれるよう、配線基板３０の一面を封止樹脂７１によって封止する。封止樹脂７１の形成は、封止樹脂７２の形成と同様に行うことができる。
【００４６】
そして、図１３に示すように、導体ポスト４４の先端４４ａが露出するまで封止樹脂７２の表面を研削する。これにより、導体ポスト４４の端部と封止樹脂７２の表面は、同一平面を構成することになる。本実施形態においては、導体ポスト４４の高さが半導体チップ２０よりも高く設計されていることから、封止樹脂７２の研削によって生じる銅などの研削屑によって半導体チップ２０の裏面が汚染されることがない。
【００４７】
そして、図１４に示すように、導体ポスト４４の端部にはんだボール４５を搭載した後、図１５に示すように、ダイシングラインＤに沿って母材３１Ｘ及び封止樹脂７１，７２を切断することによって個片化すれば、本実施形態による半導体装置１００が完成する。尚、はんだボール４５の搭載は、封止樹脂７２の研削によって導体ポスト４４を露出させた直後に行えば、導体ポスト４４の先端４４ａの酸化による接続不良を防止することができる。
【００４８】
このように、本実施形態による半導体装置１００の製造工程においては、導体ポスト４４の先端４４ａが露出するまで封止樹脂７２を研削していることから、全体の厚みを薄くすることが可能となる。しかも、短辺に沿ってバンプ電極１２，２２が配置された半導体チップ１０，２０を互いに９０°の角度を持って実装していることから、配線基板３０に変形などが生じさせることなく、半導体チップ１０，２０の実装を良好な条件で行うことが可能となる。
【００４９】
また、本実施形態によれば、第１の半導体チップ１０を配線基板３０の一面３２にフリップチップ実装する際に用いるフリップチップボンダーのステージに第２の半導体チップ２０と導体ポスト４４とを避けるための凹部を設ける必要がなく、フリップチップボンダーの共用化が可能である。また同様に、第１の半導体チップ第１の封止樹脂で封止する際に用いるモールド金型に第２の半導体チップ２０と導体ポスト４４とを避けるための凹部を設ける必要がなく、モールド金型の共用化も可能である。したがって、半導体装置の製造コストアップを抑制することができる。
【００５０】
また、本実施形態によれば、第２の半導体チップ２０を配線基板３０の他面３３にフリップチップ実装し、さらに配線基板３０の他面３３に第２の半導体チップ２０を封止する第２の封止樹脂７２を形成した後、配線基板３０の一面３２に第１の半導体チップ１０をフリップチップ実装するので、第１の半導体チップ１０をフリップチップ実装する際に薄い配線基板３０が撓むことがなく、ボンディングツールによるバンプ電極への荷重及び超音波の印加を良好にすることができる。したがって、配線基板の接続パッドとそれぞれの半導体チップのバンプ電極との接続性を向上でき、これにより半導体装置の信頼性を向上できる。
【００５１】
さらに、本実施形態おいては、第２の封止樹脂７２を研削して導体ポスト４４を露出させる際に、第１の半導体チップ１０が第１の封止樹脂７１で覆われており、第２の半導体チップ２０も第２の封止樹脂７２で覆われているので、導体ポストの研削屑（銅など）によって半導体チップの裏面が汚染されることがない。また、導体ポストを露出させた後、はんだボールを直ぐに搭載することで導体ポストの露出面の酸化による接続不良を抑制することができる。
【００５２】
また、本実施形態によれば、封止樹脂７１，７２が互いに別工程で形成されることから、互いに異なる材料を選択することができる。例えば、配線基板３０の他面３３には導体ポスト４４が存在するため、封止樹脂７１，７２の材料が同じであると、封止樹脂７１の硬化収縮が封止樹脂７２の硬化収縮に比べて大きくなり、配線基板３０に反りが生じる可能性がある。この点を考慮して、封止樹脂７２の材料として封止樹脂７１の材料よりも線膨張係数が大きい材料を選択すれば、硬化収縮に伴う配線基板３０の反りを抑制することが可能となる。
【００５３】
図１７は、本発明の第２の実施形態による半導体装置２００の構成を示す断面図である。
【００５４】
図１７に示すように、本実施形態による半導体装置２００の特徴は、配線基板３０の他面３３に形成される第２の封止樹脂７２の線膨張係数又は収縮率が、一面３２に形成される第１の封止樹脂７１の線膨張係数又は収縮率よりも大きい点にある。その他の構成は、第１の実施形態による半導体装置１００と同様である。
【００５５】
本実施形態によれば、半導体装置２００のマイナスの反りを低減することができる。また第２の封止樹脂７２の線膨張係数が第１の封止樹脂７１の線膨張係数よりも大きいことにより、高温領域での半導体装置２００の反りをマイナスの反りに変化させることができる。したがって、リフロー時の高温による反りの挙動をマイナスの反りにすることができ、ＰｏＰの下側のパッケージの挙動に合わせることが可能となり、ＰｏＰの信頼性を向上させることができる。
【００５６】
図１８は、本発明の第３の実施形態による半導体装置３００の構成を示す断面図である。
【００５７】
図１８に示すように、本実施形態による半導体装置３００の特徴は、配線基板３０の他面３３に搭載される第２の半導体チップ２０の厚さが、配線基板３０の一面３２に搭載される第１の半導体チップ１０の厚さよりも薄い点にある。その他の構成は、第１の実施形態による半導体装置１００と同様である。
【００５８】
本実施形態においても、第１の実施形態と同様な効果が得られると共に、第２の半導体チップ２０の厚さを薄くしたことで第２の封止樹脂７２の量が増え、半導体装置のマイナス反りをプラス反りの方向にシフトさせることができる。なお、本実施形態では半導体装置３００の薄型化のために半導体チップ２０を薄くしているが、半導体チップ１０のほうを厚くしてもよい。
【００５９】
図１９（ａ）及び（ｂ）は、本発明の第４の実施形態による半導体装置４００の構成を示す断面図である。
【００６０】
図１９（ａ）及び（ｂ）に示すように、本実施形態による半導体装置４００の特徴は、配線基板３０の他面３３に形成される第２の封止樹脂７２の厚さが、一面３２に形成される第１の封止樹脂７１の厚さよりも厚い点にある。その他の構成は、第１の実施形態による半導体装置１００と同様である。
【００６１】
本実施形態においても、第１の実施形態と同様な効果が得られると共に、第２の封止樹脂７２の厚さを厚くしたことで第２の封止樹脂７２の量が増え、半導体装置のマイナス反りをプラス反りの方向にシフトさせることができる。なお、本実施形態では半導体装置３００の薄型化のために第２の封止樹脂７２を厚くしているが、第１の封止樹脂７１のほうを薄くしてもよい。さらに、第１の封止樹脂７１をさらに薄くして第１の半導体チップ１０の上面を第１の封止樹脂７１から露出させてもよい。この構成によれば半導体装置の放熱性をさらに高めることができる。
【００６２】
図２０は、本発明の第５の実施形態による半導体装置５００の構成を示す断面図である。
【００６３】
図２０に示すように、本実施形態による半導体装置５００の特徴は、配線基板３０と第２の半導体チップ２０との間に充填される第２のアンダーフィル６２の線膨張係数又は収縮率が、配線基板３０と第１の半導体チップ１０との間に充填される第１のアンダーフィル６１の線膨張係数又は収縮率よりも大きい点にある。その他の構成は、第１の実施形態による半導体装置１００と同様である。
【００６４】
本実施形態においても、第１の実施形態と同様な効果が得られると共に、配線基板３０と第２の半導体チップ２０との間の第２のアンダーフィルの線膨張係数又は収縮率が第１のアンダーフィルよりも大きいことから、半導体装置５００のマイナス反りを低減することができる。
【００６５】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００６６】
例えば、第１及び第２の実施形態においては、リジッドな絶縁基材３１からなる配線基板３０を用いているが、リジッドな絶縁基材の代わりにポリイミドなどからなるフレキシブルな絶縁基材を用いても構わない。さらには、絶縁基材を用いないＲＤＬ（Re-Distribution Layer）構造を持つ半導体装置に本発明を適用することも可能である。
【００６７】
また、図８〜図１４に示した製造工程では、導体ポスト４４が形成された配線基板３０を封止樹脂７２で覆っているが、導体ポストが形成されていない配線基板３０を封止樹脂７２で覆った後、レーザー照射などによって封止樹脂７２に貫通孔を形成し、この貫通構内にはんだなどの導体を導入することによって導体ポスト４４を形成することも可能である。
さらに本実施形態では、配線基板に搭載した半導体チップの裏面を封止樹脂で覆うように構成したが、封止樹脂形成後に封止樹脂を研削、或いはチップ裏面の露出するように封止樹脂を形成する等、半導体チップの裏面を封止樹脂から露出するように構成しても良い。
【符号の説明】
【００６８】
１０，２０    半導体チップ
１０ａ    半導体チップの裏面
１１，２１    パッド電極
１２，２２    バンプ電極
１３，２３    はんだ層
３０      配線基板
３１      絶縁基材
３１Ｘ    母材
３２      一面
３３      他面
４１，４２    配線パターン
４１ａ，４２ａ    接続パッド
４２ｂ    ランド
４３      スルーホール導体
４４      導体ポスト
４４ａ    導体ポストの先端
４５      はんだボール
５１〜５４    絶縁膜
５１ａ，５３ａ    開口部
６１，６２    アンダーフィル
７１，７２    封止樹脂
８０      パッケージ
８１，８７      ランド
８２      配線基板
８３      はんだボール
８４      半導体チップ
８４ａ    バンプ電極
８５      接続パッド
８６      スルーホール導体
８８      アンダーフィル
８９      絶縁膜
９０      ステージ
９１，９２    キャビティ
９３      ボンディングツール
９４      吸引ノズル
１００，２００    半導体装置
Ｌ１１〜Ｌ１４，Ｌ２１〜Ｌ２４，Ｌ３１〜Ｌ３４    辺（端部）
【図１】
2015195263.tif 000003
【図２】
2015195263.tif 000004
【図３】
2015195263.tif 000005
【図４】
2015195263.tif 000006
【図５】
2015195263.tif 000007
【図６】
2015195263.tif 000008
【図７】
2015195263.tif 000009
【図８】
2015195263.tif 000010
【図９】
2015195263.tif 000011
【図１０】
2015195263.tif 000012
【図１１】
2015195263.tif 000013
【図１２】
2015195263.tif 000014
【図１３】
2015195263.tif 000015
【図１４】
2015195263.tif 000016
【図１５】
2015195263.tif 000017
【図１６】
2015195263.tif 000018
【図１７】
2015195263.tif 000019
【図１８】
2015195263.tif 000020
【図１９】
2015195263.tif 000021
【図２０】
2015195263.tif 000022