(57)【要約】【課題】光結合効率が高められ、薄型化および実装面積の小型化が容易な光結合装置を提供する。【解決手段】基板と、前記基板の側の第１の面と前記第１の面とは反対の側の第２の面とを有し発光層を含む半導体積層体と、第１および第２電極と、を有する発光素子と、受光面と、第１および第２の電極と、を有する受光素子と、前記基板と前記受光素子の前記受光面の側とを接着し、透光性および絶縁性を有する接着層と、前記発光素子と前記受光素子と覆い、遮光性を有する樹脂成型体と、備え、前記受光素子の前記受光面が前記発光素子の下面からはみ出す領域が小さくされ、あるいは同等以下にされた光結合装置が提供される。【選択図】図１
2015195401.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板の側の第１の面と前記第１の面とは反対の側の第２の面とを有し発光層を含む半導体積層体と、第１および第２電極と、を有する発光素子と、
受光面と、第１および第２の電極と、を有する受光素子と、  
前記基板と前記受光素子の前記受光面の側とを接着し、透光性および絶縁性を有する接着層と、
前記発光素子と前記受光素子と覆い、遮光性を有する樹脂成型体と、
備え、
前記受光素子の前記受光面が前記発光素子の下面からはみ出す領域が小さくされ、あるいは同等以下にされた光結合装置。
【請求項２】
前記受光素子の前記第１および第２の電極とそれぞれ接続された出力側リードと、
前記受光素子と前記出力側リードとの間に設けられたスイッチング素子と、
をさらに備え、
前記発光層からの放出光の少なくとも一部は、前記基板および前記接着層を透過し前記受光面に入射することにより、入力電気信号が出力電気信号に変換され、
前記スイッチング素子は、前記受光素子の光起電力により前記出力電気信号をオンまたはオフに切り替え可能である請求項１記載の光結合装置。
【請求項３】
前記スイッチング素子は、ソース・コモン接続された２つのＭＯＳＦＥＴを含む請求項２記載の光結合装置。
【請求項４】
前記受光素子は、直列接続されたフォトダイオードアレイ、または受光ＩＣを含む請求項１〜３のいずれか１つに記載の光結合装置。
【請求項５】
前記基板は、前記発光層からの放出光の波長よりも短いバンドギャップ波長を有する半導体を含む請求項１〜４のいずれか１つに記載の光結合装置。
【請求項６】
前記基板は、ＧａＡｓ、ＧａＰおよびサファイヤのいずれかを含む請求項１〜５のいずれか１つに記載の光結合装置。
【請求項７】
前記接着層は、エポキシ樹脂、シリコーン樹脂およびポリイミド樹脂のいずれかを含む請求項１〜６のいずれか１つに記載の光結合装置。
【請求項８】
前記半導体積層体が設けられた面とは反対の側となる前記基板の下面に選択的に設けられた金属層をさらに備え、
前記発光層からの放出光の一部は、前記基板の前記下面のうち、前記金属層が設けられない領域から放出される請求項１〜７のいずれか１つに記載の光結合装置。
【請求項９】
前記金属層は、前記発光素子の前記第１および第２電極とは電気的に絶縁された請求項８記載の光結合装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光結合装置に関する。
【背景技術】
【０００２】
光結合装置（フォトカプラやフォトリレーを含む）は、発光素子を用いて入力電気信号を光信号に変換し、受光素子で受光したのち電気信号を出力することができる。このため、光結合装置は、入出力間が絶縁された状態で電気信号を伝送することができる。
【０００３】
産業用機器、事務用機器、家電機器では、ＤＣ電圧系、ＡＣ電源系、電話回線系および制御系などの異なる電源系が１つの装置内に配置されている。しかし、異なる電源系や回路系を直接結合すると、動作不良を生じることがある。
【０００４】
この場合、光結合装置を用いると、異なる電源間が絶縁されるので、動作を正常に保つことができる。
【０００５】
たとえば、インバータ・エアコンなどでは、交流負荷用を含めて多数のフォトカプラが使用される。特に、テスター用途の信号切り替えに使用される場合、非常に多数のフォトカプラーが実装されるようになり、基板への実装面積を小さくする必要から、小型化が強く要求される。  
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１５８８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
光結合効率が高められ、薄型化および実装面積の小型化が容易な光結合装置を提供する。
【課題を解決するための手段】
【０００８】
実施形態の光結合装置は、基板と、前記基板の側の第１の面と前記第１の面とは反対の側の第２の面とを有し発光層を含む半導体積層体と、第１および第２電極と、を有する発光素子と、受光面と、第１および第２の電極と、を有する受光素子と、前記基板と前記受光素子の前記受光面の側とを接着し、透光性および絶縁性を有する接着層と、前記発光素子と前記受光素子と覆い、遮光性を有する樹脂成型体と、備え、前記受光素子の前記受光面が前記発光素子の下面からはみ出す領域が小さくされ、あるいは同等以下にされる。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）は第１の実施形態にかかる光結合装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、である。
【図２】受光素子と発光素子との積層の模式断面図である。
【図３】図３（ａ）は比較例にかかる光結合装置の模式断面図、図３（ｂ）はその発光素子の模式断面図、である。
【図４】光結合効率を表すグラフ図である。
【図５】図１に表した第１の実施形態の光結合装置の構成図である。
【図６】図６（ａ）は第２の実施形態にかかる光結合装置の模式平面図、図６（ｂ）はＡ−Ａ線に沿った模式断面図、である。
【図７】図７（ａ）は第３の実施形態にかかる光結合装置の模式平面図、図７（ｂ）はＡ−Ａ線に沿った模式断面図、である。
【図８】図８は、受光素子と発光素子との積層の第１変形例の模式断面図である。
【図９】図９（ａ）は受光素子と発光素子との積層の第２変形例の模式断面図、図９（ｂ）は発光素子の模式下面図、である。
【図１０】図１０（ａ）は受光素子と発光素子との積層の第３変形例の模式断面図、図１０（ｂ）は発光素子の模式下面図、である。
【発明を実施するための形態】
【００１０】
以下、図面を参照しつつ本発明の実施形態について説明する。
図１（ａ）は第１の実施形態にかかる光結合装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、である。
光結合装置は、発光素子１０と、受光素子２０と、接着層３４と、入力側リード３０と、出力側リード４０と、樹脂成型体６０と、を有する。
【００１１】
発光素子１０は、半導体積層体と、半導体積層体に設けられた第１の電極１１および第２の電極１６と、を有する。
【００１２】
受光素子２０は、その受光面２２の側に第１の電極２１と第２の電極２５とを有する。受光素子２０は、フォトダイオード、フォトダイオードが直列に接続されたアレイ、フォトトランジスタ、これらに制御回路や増幅回路がさらに集積された受光ＩＣとすることができる。さらに、本明細書では、受光素子２０は、光トリガサイリスタやフォトトライアックをさらに含むものとする。
【００１３】
接着層３４は、透光性および絶縁性を有し、発光素子１０と受光素子２０の受光面２２の側とを接着する。接着層３４は、ガラスやＳｉＯ２などを含む無機材料、またはアクリル、シリコーン、ポリイミドなどの樹脂材料とすることができる。発光層から下方に放出された光Ｇは、接着層３４を透過して受光面２２へ入射する。
【００１４】
入力側リード３０は、発光素子１０と受光素子２０との積層が接着される第２リード３０ｂと、発光素子１０の第１の電極１１が接続される第１リード３０ａと、発光素子の１０の第２の電極１６が接続される第３リード３０ｃ、とを有する。
【００１５】
出力側リード４０には、スイッチング素子５０が搭載されている。スイッチング素子５０としては、例えばＦＥＴ（Field Effect Transistor）を用いることができる。以下、一例として、スイッチング素子５０としてＭＯＳＦＥＴ５０ａ、５０ｂを用いた場合について、説明する。  
出力側リード４０は、ＭＯＳＦＥＴ５０ａのドレインと接続された第１のリード４０ａと、ＭＯＳＦＥＴ５０ａ、５０ｂが接着された第２のリード４０ｂと、ＭＯＳＦＥＴ５０ｂのドレインと接続された第３のリード４０ｃと、を有し、受光素子２０の出力電気信号が出力される。なお、受光素子２０の出力は、２つのＭＯＳＦＥＴ５０ａ、５０ｂのそれぞれのゲートに入力される。また、出力側リード４０は、入力側リード３０と絶縁される。さらにＭＯＳＦＥＴ５０ａ、５０ｂのソースは、出力側リード４０の第２のリード４０ｂにそれぞれ接続され、ソース・コモンとして作用する。なお、ＭＯＳＦＥＴの代わりにＩＧＢＴ（Insulated  Gate Bipolar Transistor)を用いることができる。
【００１６】
樹脂成型体６０は、発光素子１０と、受光素子２０と、ＭＯＳＦＥＴ５０ａ、５０ｂとを、遮光性を有する樹脂で包む。樹脂成型体６０は、エポキシなどの材料とすることができる。
【００１７】
発光素子１０から放出され下方へ向かう放出光Ｇの少なくとも一部は、支持基板１７および接着層３４を透過し受光面２２に入射することにより、入力電気信号が、出力電気信号に変換されて出力可能となる。
【００１８】
図２は、受光素子と発光素子との積層の模式断面図である。
本図は、図１のＢ−Ｂ線に沿った断面を表している。半導体積層体１５は、第１導電形を有する第１の層１２と、第２導電形層を有する第２の層１４と、第１の層１２と第２の層１４との間に設けられた発光層１３とを含む。第１の層１２は、たとえば、コンタクト層、電流拡散層、クラッド層などを含む。また、第２の層１４は、たとえば、クラッド層を含む。
【００１９】
半導体積層体１５は、第１の層１２の上面から後退し第２の層１４に到達する段差を有する。すなわち、半導体積層体１５は、支持基板１７の側の第１の面１５ａと、第１の面１５ａとは反対の側の第２の面１５ｂと、を有する。第２の面１５ｂは、第１の層１２の上面と、第２の層１４に露出した段差の底面と、段差の側面と、を含む。
【００２０】
発光素子１０の第１の電極１１は第１の層１２の上面に設けられ、第２の電極１６は段差の底面に設けられる。支持基板１７は、ＧａＡｓ、ＧａＰ、Ｓｉなどの半導体基板とすることができる。この場合、発光層１３からの放出光Ｇの波長は、支持基板１７のバンドギャップ波長よりも長くし、支持基板１７における放出光Ｇの吸収を抑制する。なお、支持基板１７は、石英やサファイヤなどの絶縁性基板であってもよい。
【００２１】
支持基板１７が、ＧａＡｓからなるものとすると、そのバンドギャップ波長は略８７０ｎｍである。このため、ＭＱＷ（Multi  Quantum Well：多重量子井戸）構造などからなる発光層１３からの放出光Ｇの波長を、たとえば、９００〜１１００ｎｍなどとする。なお、支持基板１７を、バンドギャップ波長が略５００ｎｍのＧａＰとすると、放出光Ｇの波長は、７００〜１１００ｎｍなどとすることができる。
【００２２】
受光素子２０は、プレーナ型フォトダイオードなどとすることができる。放出光Ｇの波長が、７００〜１１００ｎｍの範囲の場合、フォトダイオードをＳｉからなるものとすると高い受光感度とすることができる。受光領域２３の上面は、受光面２２となる。受光面２２は、発光層１３の下方に設けられるので、平面視で発光層１３のサイズよりも大きいサイズとすることにより光結合効率が高められる。また、受光面２２が発光素子１０の下面からはみ出す領域を小さくするあるいは同等以下にすると、外乱光が受光面２２に入射することを抑制できる。このため、光結合装置の誤動作を低減できる。
【００２３】
図３（ａ）は比較例にかかる光結合装置の模式断面図、図３（ｂ）はその発光素子の模式断面図、である。
発光素子１１０は、基板１１７の上に、クラッド層１１４、発光層１１３、第１の層１１２がこの順序で積層されている。第１の層１１２は、たとえば、クラッド層１１２ｃ、電流拡散層１１２ｂ、およびコンタクト層１１２ａ、を含む。さらにコンタクト層１１２ａの上には、第１の電極１１１が設けられて、基板１１７の下面には第２の電極１１６が設けられている。
【００２４】
図３（ａ）に表す構造は、入力側リード１３０に設けられた発光素子１１０と、出力側リード１４０に設けられた受光素子１２０と、が互いに対向しているので対向型と呼ぶことができる。対向型構造では、発光素子１１０と受光素子１２０とには、異なるリードフレームにそれぞれ接着され、ボンディングワイヤによりそれぞれ接続される。入力側のリードフレームと出力側のリードフレームとは、所定の位置で対向するように、位置合わせがされ、たとえば溶接などで固定される。こののち、樹脂成型体１６０のモールドプロセスが行なわれる。
【００２５】
すなわち、対向型構造では、発光素子１１０の表面と受光素子１２０の表面との距離Ｄ１が大きくなり、光結合装置の高さＴＴを低減することが困難である。また、距離Ｄ１が大きいので放出光が広がり、光結合効率が低くなる。低い光結合効率を補償するためには、発光素子１１０の光出力を高めるか、または受光素子１２０の受光感度を高めることが必要になる。これに対して、図１（ｂ）に表す第１の実施形態では、光結合装置の高さＴを小さくし、薄型化・小型化することが容易である。
【００２６】
図４は、光結合効率を表すグラフ図である。
縦軸は受光素子２０の出力電流（Ａ）、横軸は受光素子２０への印加電圧（Ｖ）、である。なお、発光素子１０の駆動電流は、第１の実施形態および比較例において共に５ｍＡである。受光素子２０への印加電圧が０Ｖ（短絡状態）において、第１の実施形態では、略マイナス１５μＡの出力電流が得られる。これに対して、比較例では、略マイナス２μＡである。すなわち、第１の実施形態では、発光層１３と受光面２２との間の距離を短くし、支持基板１７や接着層３４における吸収を低減することにより、比較例の光結合効率の約７倍となる高い光結合効率とすることができる。また、発光素子１０と受光素子２０とを積層することにより光結合装置を薄くすることができる。
【００２７】
図５は、第１の実施形態の光結合装置の構成図である。
受光素子２０は、たとえば、制御回路２７を含んだ受光ＩＣとすることができる。制御回路２７は、フォトダイオードアレイの光起電力を増幅するなどしてソース・コモン接続されたＭＯＳＦＥＴ５０ａ、５０ｂをゲートドライブする。ドレインに接続された出力側リード４０の第１のリード４０ａと第３のリード４０ｃとの間に交流負荷を接続すると、メカ・リレーと同じように低損失を保ちつつ連続正弦波を出力することができる。このため、たとえば、ＦＡＸモデムのＮＣＵ（Network  Control  Unit）回路などに用いることができる。また、ＤＣ負荷制御とする場合、ＭＯＳＦＥＴを１つとすることが可能である。
【００２８】
図６（ａ）は第２の実施形態にかかる光結合装置の模式平面図、図６（ｂ）はＡ−Ａ線に沿った模式断面図、である。
受光素子２０の第１の電極２１は出力側リードの第１のリード４０ａと接続してもよい。また、受光素子２０の第２の電極２５は、出力側リード４０の第３のリード４０ｃへ接続してもよい。受光素子２０をフォトトランジスタとすると、トランジスタ出力とすることができる。また、受光素子２０をフォトダイオードアレイとすると、光起電力（フォトボル）出力とすることができる。さらに、受光素子２０を受光ＩＣとすると、ロジック出力とすることができる。
【００２９】
さらに、出力側リード４０上に、サイリスタやトライアックを設けてフォトダイオード、フォトトランジスタ、受光ＩＣなどの受光素子２０に接続すると、モーターなどの外部負荷を交流信号で駆動できる。
【００３０】
図７（ａ）は第３の実施形態にかかる光結合装置の模式平面図、図７（ｂ）はＡ−Ａ線に沿った模式断面図、である。
リードフレームは、入力側リード３０と出力側リード４０との間にダイパッド部７０を有してもよい。ダイパッド部７０は、マウント部７０ａ、吊りピン７０ｂ、７０ｃを有することができる。
【００３１】
発光素子１０と受光素子２０とは接着層３４で積層されている。また、発光素子１０と受光素子２０との積層がマウント部７０ａに半田材や接着剤などで接着される。発光素子１０の第１電極１１は入力側リード３０の第１のリード３０ａと接続され、第２電極１６は第３のリード３０ｃと接続される。また、受光素子２０の第１電極２１は出力側リードの第１のリード４０ａと接続され、第２電極２５は第３のリード４０ｃと接続される。
【００３２】
なお、遮光性を有する樹脂成型体６０が形成されたのち、吊りピン７０ｂ、７０ｃは、樹脂成型体６０の外縁近傍でカットされる。第３の実施形態において、入力側リード３０、ダイパッド部７０、および出力側リード４０は、１枚のリードフレームから構成されているので、厚さを薄くできる。製造プロセスも比較例よりも簡素である。
【００３３】
第１〜第３の実施形態によれば、入出力間が絶縁された状態で電気信号を出力でき、光結合効率が高められ薄型化や実装面積の縮小が容易な光結合装置が可能となる。このような光結合装置は、産業用機器、事務用機器、家電機器などに広く用いることができる。  
【００３４】
図８は、受光素子と発光素子との積層の第１変形例の模式断面図である。
発光素子１０は、支持基板１７の下面に透明層１９を有する。発光素子ウェーハは、テープなどに貼り付けられ、ダイシングされる。このあと、個々のチップをピックアップする場合、チップの下面の側にはピンによる突き上げの衝撃による破壊ダメージを生じることがある。通常の発光素子１０は、下面の側に、たとえば、０．３μｍ以上の厚さの電極が設けられるのでピックアップの際の衝撃が緩和される。
【００３５】
本実施形態では、発光素子１０は、下面側から光を放出するので全面に電極を設けることは困難である。このため、支持基板１７の下面の側の少なくとも一部に、透明導電膜（ＩＴＯ：Indium  Tin  Oxide）や、ＳｉＯ２、ＳｉＮ、ＳｉＯＮなどの透明な絶縁体から
なり、放出光Ｇを透過する層を設けると、ピックアップの際に生じる衝撃を緩和できる。また、透明な絶縁体を設けると絶縁耐圧が上がり、支持基板として石英やサファイヤ等絶縁性基板を用いるとさらに絶縁耐圧が上がる。
【００３６】
図９（ａ）は受光素子と発光素子との積層の第２変形例の模式断面図、図９（ｂ）は発光素子の模式下面図、である。
突き上げピンが当接する領域にＡｕやＡｇなどを含む金属層１８ａを設けると、ピックアップの際の衝撃を緩和できる。その厚さは、たとえば、０．３μｍ以上とすることができる。またその径は、たとえば、１００μｍなどとすることができる。このようにすると、放出光Ｇは、金属層１８が設けられない支持基板１７の領域１７ａ（金属層１８ａの外側）から受光素子２０の受光面２２へ入射できる。また、突き上げピンが当接する領域を変更すれば、この１７ａと１８ａの構成を逆にすることがきる。
【００３７】
図１０（ａ）は受光素子と発光素子との積層の第３変形例の模式断面図、図１０（ｂ）は発光素子の模式下面図、である。
突き上げピンが当接する領域にＡｕやＡｇなどを含む金属層１８ｂを設けると、ピックアップの際の衝撃を緩和できる。その厚さは、たとえば、０．３μｍ以上とすることができる。また金属層１８ｂには、たとえば、１００μｍの内径の開口が設けられる。このようにすると、放出光Ｇは、金属層１８ｂが設けられない支持基板１７の領域１７ａから受光素子２０の受光面２２へ入射できる。
【００３８】
発光素子と受光素子との積層の第１〜第３の変形例によれば、チップをピックアップする工程における衝撃ダメージを抑制し、光結合装置の信頼性を高めることができる。
【００３９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４０】
１０  発光素子、１１  （発光素子の）第１の電極、１３  発光層、１５  半導体積層体、１５ａ  （半導体積層体の）第１の面、１５ｂ  （半導体積層体の）第２の面、１６  （発光素子の）第２の電極、１７  支持基板、１８  金属層、１９  透明層、２０  受光素子、２１  （受光素子の）第１の電極、２２  受光面、２５  （受光素子の）第２の電極、３０  入力側リード、３４  接着層、４０  出力側リード、５０  ＭＯＳＦＥＴ、６０  樹脂成型体、Ｇ  放出光    
【図１】
2015195401.tif 000003
【図２】
2015195401.tif 000004
【図３】
2015195401.tif 000005
【図４】
2015195401.tif 000006
【図５】
2015195401.tif 000007
【図６】
2015195401.tif 000008
【図７】
2015195401.tif 000009
【図８】
2015195401.tif 000010
【図９】
2015195401.tif 000011
【図１０】
2015195401.tif 000012