(57)【要約】【課題】キャリアがチャネルを通過するときの抵抗を小さくすることができる技術を提供する。【解決手段】半導体装置１は、ゲート電極２２と、ゲート電極２２を覆うゲート絶縁膜２３と、ゲート絶縁膜２３に接触し、キャリアが通過するチャネル３０が形成されるベース層１２と、ゲート絶縁膜２３に接触し、ベース層１２の一方側に隣接して配置されたソース層１１と、ゲート絶縁膜２３に接触し、ベース層１２の他方側に隣接して配置されたドリフト層１３と、を備える。ベース層１２は、ゲート絶縁膜２３に接触する部分において、ゲート絶縁膜２３に沿ってソース層１１側に延びる第１ソース側凸部１０を備える、また、ベース層１２は、ゲート絶縁膜２３に接触する部分において、ゲート絶縁膜２３に沿ってドリフト層１３側に延びる第１ドリフト側凸部２０を備える。【選択図】図１
2015141920.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極を覆うゲート絶縁膜と、
前記ゲート絶縁膜に接触し、キャリアが通過するチャネルが形成される半導体層と、
前記ゲート絶縁膜に接触し、前記半導体層の一方側に隣接して配置されたソース層と、
前記ゲート絶縁膜に接触し、前記半導体層の他方側に隣接して配置されたドリフト層と、を備え、
前記半導体層は、前記ゲート絶縁膜に接触する部分において、前記ゲート絶縁膜に沿って前記ソース層側に延びる第１ソース側凸部を備える、半導体装置。
【請求項２】
前記半導体層は、前記ゲート絶縁膜に接触する部分において、前記ゲート絶縁膜に沿って前記ドリフト層側に延びる第１ドリフト側凸部を更に備える、半導体装置。
【請求項３】
前記第１ソース側凸部の幅が５０〜１００Åである、請求項１又は２に記載の半導体装置。
【請求項４】
前記第１ドリフト側凸部の幅が５０〜１０００Åである、請求項２又は３に記載の半導体装置。
【請求項５】
前記ゲート絶縁膜から前記第１ソース側凸部の幅方向全域に反転層が延びる、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記ゲート絶縁膜から前記第１ドリフト側凸部の幅方向全域に反転層が延びる、請求項１から５のいずれかに記載の半導体装置。
【請求項７】
前記第１ドリフト側凸部の幅は、前記ゲート絶縁膜から反転層が延びる幅より広く、かつ、前記反転層が形成されるときに前記反転層が延びない範囲の前記第１ドリフト側凸部が空乏化される、請求項２から５のいずれかに記載の半導体装置。
【請求項８】
前記半導体層は、前記第１ソース側凸部から離間した位置において、前記ソース層側に延びる第２ソース側凸部を更に備えている、請求項１から７のいずれかに記載の半導体装置。
【請求項９】
前記第１ソース側凸部から前記第２ソース側凸部までの距離が、前記第１ソース側凸部の長さより長い、請求項８に記載の半導体装置。
【請求項１０】
前記半導体層は、前記第１ドリフト側凸部から離間した位置において、前記ドリフト層側に延びる第２ドリフト側凸部を更に備えている、請求項２から９のいずれかに記載の半導体装置。
【請求項１１】
前記第１ドリフト側凸部から前記第２ドリフト側凸部までの距離が、前記第２ドリフト側凸部の長さより長い、請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、ゲート電極を備える半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、ゲート電極を備える半導体装置が開示されている。この半導体装置は、ゲート電極と、ゲート電極を収容するトレンチとを備えるＭＯＳＦＥＴである。また、この半導体装置は、トレンチの側面に接触する位置に並んで形成されたソース層、ベース層、およびドリフト層を備えている。ソース層の表面にはソース電極が配置されている。ドリフト層の裏面にはドレイン層が配置されており、ドレイン層の裏面にはドレイン電極が配置されている。
【０００３】
この半導体装置では、ゲート電極への印加電圧を制御することでトレンチの側面に位置するベース層の表面部にチャネルを形成し、ソース層およびドリフト層を介して、ソース電極およびドレイン電極の間に電流を流す。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５９８９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示の半導体装置では、キャリア（電子）が、ソース層からベース層に形成されるチャネルに流れ、チャネルからドリフト層に流れる。この半導体装置では、キャリア（電子）がソース層からチャネルに流れる部分およびチャネルからドリフト層に流れる部分においてキャリア（電子）が通過する領域が狭いので、抵抗が大きくなっている。したがって、抵抗を小さくする技術が求められている。
【０００６】
そこで本明細書は、キャリアがチャネルを通過するときの抵抗を小さくすることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書に開示する半導体装置は、ゲート電極と、前記ゲート電極を覆うゲート絶縁膜と、を備えている。また、半導体装置は、前記ゲート絶縁膜に接触し、キャリアが通過するチャネルが形成される半導体層と、前記ゲート絶縁膜に接触し、前記半導体層の一方側に隣接して配置されたソース層と、前記ゲート絶縁膜に接触し、前記半導体層の他方側に隣接して配置されたドリフト層と、を備えている。また、前記半導体層は、前記ゲート絶縁膜に接触する部分において、前記ゲート絶縁膜に沿って前記ソース層側に延びる第１ソース側凸部を備えている。
【０００８】
このような構成によれば、半導体層が第１ソース側凸部を備えるので、半導体層のチャネルが形成される部分においてソース層と半導体層が面接触する領域が形成される。ソース層からチャネルに流入するキャリア（電子）は、上記の面接触する領域を通過する。これにより、キャリア（電子）がソース層からチャネルに流れるときに面の領域を通過するので、キャリアが通過する領域を広げることができ、抵抗を小さくすることができる。
【０００９】
また、上記実施形態において、前記半導体層は、前記ゲート絶縁膜に接触する部分において、前記ゲート絶縁膜に沿って前記ドリフト層側に延びる第１ドリフト側凸部を更に備えていてもよい。
【００１０】
このような構成によれば、半導体層が第１ドリフト側凸部を備えるので、半導体層のチャネルが形成される部分においてドリフト層と半導体層が面接触する領域が形成される。チャネルからドリフト層に流れるキャリア（電子）は、上記の面接触する領域を通過する。これにより、上記の第１ソース側凸部と同様に、キャリア（電子）がチャネルからドリフト層に流れるときに、面接触によりキャリアが通過する領域を広げることができ、抵抗を小さくすることができる。
【００１１】
また、上記実施形態において、前記第１ソース側凸部の幅が５０〜１００Åであってもよい。
【００１２】
また、前記第１ドリフト側凸部の幅が５０〜１０００Åであってもよい。
【００１３】
また、前記ゲート絶縁膜から前記第１ソース側凸部の幅方向全域に反転層が延びていてもよい。
【００１４】
また、前記ゲート絶縁膜から前記第１ドリフト側凸部の幅方向全域に反転層が延びていてもよい。
【００１５】
また、前記第１ドリフト側凸部の幅は、前記ゲート絶縁膜から反転層が延びる幅より広く、かつ、前記反転層が形成されるときに前記反転層が延びない範囲の前記第１ドリフト側凸部が空乏化されていてもよい。
【００１６】
また、前記半導体層は、前記第１ソース側凸部から離間した位置において、前記ソース層側に延びる第２ソース側凸部を更に備えていてもよい。
【００１７】
また、前記第１ソース側凸部から前記第２ソース側凸部までの距離が、前記第１ソース側凸部の長さより長くてもよい。
【００１８】
また、前記半導体層は、前記第１ドリフト側凸部から離間した位置において、前記ドリフト層側に延びる第２ドリフト側凸部を更に備えていてもよい。
【００１９】
また、前記第１ドリフト側凸部から前記第２ドリフト側凸部までの距離が、前記第２ドリフト側凸部の長さより長くてもよい。
【図面の簡単な説明】
【００２０】
【図１】実施形態に係る半導体装置の断面図である。
【図２】実施形態に係る半導体装置の要部を拡大して示す断面図である。
【図３】他の実施形態に係る半導体装置の断面図である。
【図４】他の実施形態に係る半導体装置の要部を拡大して示す断面図である。
【発明を実施するための形態】
【００２１】
以下、実施形態について添付図面を参照して説明する。図１に示すように、実施形態に係る半導体装置１は、半導体基板３と、トレンチゲート２とを備えるトレンチゲート型の半導体装置である。本実施形態では、半導体装置１として縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例示している。ＭＯＳＦＥＴは、例えば自動車のモータ等の各種電気機器の電力制御等のスイッチング素子に用いられる。図１にはＭＯＳＦＥＴの単位構造が示されているが、実際にはこの単位構造が横方向に繰返し形成されている。
【００２２】
半導体基板３としては、シリコン（Ｓｉ）や炭化ケイ素（ＳｉＣ）に不純物を注入したものを例示できる。半導体基板３は、ｎ型のドレイン層１４と、ドレイン層１４の上に形成されたｎ型のドリフト層１３と、ドリフト層１３の上に形成されたｐ型のベース層１２と、ベース層１２の上に形成されたｎ型のソース層１１と、ベース層１２の上に形成されたｐ型のコンタクト層１５とを備えている。半導体基板３の裏面には裏面電極６が配置されており、半導体基板３の表面には表面電極５が配置されている。
【００２３】
半導体基板３にはトレンチ２１が形成されている。トレンチ２１は、半導体基板３の表面から深さ方向（ｚ方向）に延び、ソース層１１およびベース層１２を貫通してドリフト層１３の内部まで延びている。トレンチ２１の内部には、ゲート絶縁膜２３を介してゲート電極２２が配置されている。トレンチ２１の内面（側面及び底面）はゲート絶縁膜２３によって被覆されている。ゲート絶縁膜２３の内側にゲート電極２２が充填されている。ゲート電極２２の表面には層間絶縁膜２４が配置されている。層間絶縁膜２４は、ゲート電極２２と表面電極５の間に形成されている。トレンチ２１、ゲート絶縁膜２３およびゲート電極２２によりトレンチゲート２が構成されている。ゲート絶縁膜２３および層間絶縁膜２４は、例えばＳｉＯ２から形成されている。ゲート電極２２は、例えばアルミニウムやポリシリコンから形成されている。また、ゲート絶縁膜２３は、ゲート電極２２の表面（側面および底面）に接触しており、ゲート電極２２を覆っている。ゲート絶縁膜２３は、ゲート電極２２に沿って深さ方向（ｚ方向）に延びている。
【００２４】
ドレイン層１４は、半導体基板３の裏面に露出しており、裏面電極６に接触している。ドレイン層１４の不純物濃度はドリフト層１３の不純物濃度より高い。コンタクト層１５は半導体基板３の表面に露出しており、表面電極５に接触している。コンタクト層１５の不純物濃度はベース層１２の不純物濃度より高い。
【００２５】
ソース層１１、ベース層１２、およびドリフト層１３は、ゲート絶縁膜２３に沿って縦方向（ｚ方向）に並んで形成されている。
【００２６】
ソース層１１は半導体基板３の表面に露出しており、表面電極５に接触している。ソース層１１からキャリア（電子）が流れる。ソース層１１は、ベース層１２の一方側（上側）に隣接して配置されており、ベース層１２に接触している。また、ソース層１１は、ゲート絶縁膜２３に接触している。
【００２７】
ドリフト層１３はトレンチゲート２の周囲に形成されている。ドリフト層１３は、ベース層１２の他方側（下側）に隣接して配置されており、ベース層１２に接触している。また、ドリフト層１３は、ゲート絶縁膜２３に接触している。
【００２８】
ベース層１２はソース層１１とドリフト層１３を分離している。ベース層１２はトレンチゲート２の周囲に形成されている。ベース層１２は、ゲート絶縁膜２３に接触している。図２に示すように、ベース層１２は、ゲート絶縁膜２３に接触する部分において、ゲート絶縁膜２３に沿ってソース層１１側に延びる第１ソース側凸部１０と、ゲート絶縁膜２３に沿ってドリフト層１３側に延びる第１ドリフト側凸部２０とを備えている。ゲート電極２２にオン電位を印加すると、ベース層１２のゲート絶縁膜２３に接触する部分にトレンチ２１に沿って反転層が形成され、キャリアが通過するチャネル３０が形成される。チャネル３０は、ソース層１１とドリフト層１３との間に形成される。研究によれば、ゲート絶縁膜２３からベース層１２側に延びる反転層の幅は、５０〜１００Å程度である。すなわち、反転層は、ゲート絶縁膜２３から約５０〜１００Åの範囲に形成される。また、反転層が形成される際には、反転層に隣接する範囲に空乏層が形成される。研究によれば、この空乏層がベース層１２内に延びる幅は、ゲート絶縁膜２３から１００〜２００Å程度である。すなわち、空乏層は、ゲート絶縁膜２３から約１００〜２００Åの範囲に形成される。
【００２９】
第１ソース側凸部１０は、トレンチ２１に沿ってベース層１２からソース層１１側に突出する。第１ソース側凸部１０は、ゲート絶縁膜２３に接触している。第１ソース側凸部１０は、ベース層１２から上方に突出し、ソース層１１の内部に延びている。第１ソース側凸部１０は、図２の紙面奥行方向（ｙ方向）において、ゲート絶縁膜２３に沿って直線状に延びている。また、第１ソース側凸部１０は、ソース層１１に接触しており、ソース層１１と接触する部分にソース接触面９１が形成されている。ソース接触面９１は、ｘ方向においてソース層１１と対面している。ソース接触面９１の縦方向（ｚ方向）の高さＬｓ（第１ソース側凸部１０の長さＬｓ）は、第１ソース側凸部１０の横方向（ｘ方向）の幅Ｈｓより大きき。ＭＯＳＦＥＴがオンする際には、ソース層１１から出るキャリア（電子）は、ソース接触面９１を通過して、第１ソース側凸部１０に流入する。第１ソース側凸部１０に流入したキャリア（電子）は、第１ソース側凸部１０に形成されるチャネル３０を通過する。
【００３０】
第１ソース側凸部１０の横方向（ｘ方向）の幅Ｈｓは、ベース層１２に形成される反転層の幅との関係において設定されることが好ましい。言い換えると、第１ソース型凸部１０の幅Ｈｓは、ベース層１２に反転層が形成される場合に、ゲート絶縁膜２３から第１ソース型凸部１０の幅方向の全域に反転層が延びるように設定されていることが好ましい。上記の通り、ゲート絶縁膜２３からベース層１２側に延びる反転層の幅は、５０〜１００Å程度である。したがって、第１ソース側凸部１０の幅Ｈｓは５０〜１００Åであることが好ましい。
【００３１】
第１ドリフト側凸部２０は、トレンチ２１に沿ってベース層１２からドリフト層１３側に突出する。第１ドリフト側凸部２０は、ゲート絶縁膜２３に接触している。第１ドリフト側凸部２０は、ベース層１２から下方に突出し、ドリフト層１３の内部に延びている。第１ドリフト側凸部２０は、図２の紙面奥行方向（ｙ方向）において、ゲート絶縁膜２３に沿って直線状に延びている。また、第１ドリフト側凸部２０は、ドリフト層１３に接触しており、ドリフト層１３と接触する部分にドリフト接触面９２が形成されている。ドリフト接触面９２は、ｘ方向においてドリフト層１３と対面している。ドリフト接触面９２の縦方向（ｚ方向）の高さＬｄ（第１ドリフト側凸部２０の長さＬｄ）は、第１ドリフト側凸部２０の横方向（ｘ方向）の幅Ｈｄより大きき。ＭＯＳＦＥＴがオンする際には、ベース層１２内のチャネル３０を通過したキャリア（電子）は、ドリフト接触面９２を通過して、ドリフト層１３に流入する。
【００３２】
第１ドリフト側凸部２０の横方向（ｘ方向）の幅Ｈｄは、ベース層１２に形成される反転層の幅との関係において設定されることが好ましい。言い換えると、第１ドリフト側凸部２０の幅Ｈｄは、ベース層１２に反転層が形成される場合に、ゲート絶縁膜２３から第１ドリフト側凸部２０の幅方向の全域に反転層が延びるように設定されていることが好ましい。上記の通り、ゲート絶縁膜２３からベース層１２側に延びる反転層の幅は、５０〜１００Å程度である。したがって、第１ドリフト側凸部２０の幅Ｈｄは５０〜１００Åであることが好ましい。
【００３３】
あるいは、第１ドリフト側凸部２０の横方向（ｘ方向）の幅Ｈｄは、ゲート絶縁膜２３から反転層が延びる幅より広く、かつ、反転層が形成されるときに反転層が延びない範囲の第１ドリフト側凸部２０が空乏化される幅であってもよい。すなわち、幅Ｈｄは、第１ドリフト側凸部２０に反転層が形成された場合に、その反転層が形成されていない部分全体に空乏層が広がるように設定されていてもよい。上記の通り、反転層の幅は５０〜１００Å程度であり、空乏層が延びる範囲はゲート絶縁膜２３から１００〜１０００Åの範囲である。したがって、第１ドリフト側凸部２０の幅Ｈｄは、５０〜１０００Åであってもよい。ソース層１１とドリフト層１３の電位の違いから、第１ソース側凸部１０の幅と第１ドリフト側凸部２０の幅が異なっていてもよい。
【００３４】
裏面電極６及び表面電極５は、例えば銅やアルミニウム等の金属から形成されており、ドレイン層１４とソース層１１の間に電圧を印加することができる。
【００３５】
次に、上記の構成を備える半導体装置１の動作について説明する。上記の半導体装置１では、裏面電極６と表面電極５の間に順方向の電圧を印加すると共に、ゲート電極２２にゲート電圧を印加する。そうすると、ゲート電圧により、ベース層１２のゲート絶縁膜２３に接触する部分に反転層が形成され、キャリア（電子）が通過するチャネル３０が形成される。チャネル３０は、ソース層１１とドリフト層１３の間に形成され、トレンチ２１の側面に沿って延びる。また、順方向の電圧によりソース層１１から供給されたキャリア（電子）は、ベース層１２に形成されたチャネル３０を通過してドリフト層１３に流れる。ドリフト層１３に流れたキャリア（電子）は、ドリフト層１３を縦方向（深さ方向）に流れ、ドレイン層１４に向かって流れる。これにより、半導体装置１のオン時には、ドレイン層１４からソース層１１に電流が流れる。
【００３６】
上記実施形態に係る半導体装置１によれば、ベース層１２が第１ソース側凸部１０を備えるので、第１ソース側凸部１０の側面（ソース接触面９１）がソース層１１と接触する。したがって、ソース層１１からチャネル３０に流れるキャリア（電子）は、ソース接触面９１を通過する。これにより、ソース層１１からチャネル３０に流れる際にキャリア（電子）が通過できる領域が広くなる。さらに、上記の実施形態では、第１ソース側凸部１０の幅Ｈｓが、第１ソース側凸部１０の全体に反転層が広がるように設定されている。したがって、図２に示すように反転層がソース接触面９１まで広がり、ソース接触面９１を通過してチャネル３０にキャリア（電子）がより流入し易くなっている。したがって、この領域の抵抗を小さくすることが実現されている。また、ベース層１２が第１ドリフト側凸部２０を備えるので、第１ドリフト側凸部２０の側面（ドリフト接触面９２）がドリフト層１３と接触する。したがって、チャネル３０からドリフト層１３に流れるキャリア（電子）は、ドリフト接触面９２を通過する。これにより、チャネル３０からドリフト層１３に流れる際にキャリア（電子）が通過できる領域が広いので、抵抗を小さくすることができる。なお、第１ドリフト側凸部２０に反転層が形成されるときに反転層が延びない範囲の第１ドリフト側凸部２０が空乏化されていても、第１ドリフト側凸部２０とドリフト層１３との電位差が比較的高いので、キャリア（電子）が第１ドリフト側凸部２０からドリフト層１３へ流れる。また、ベース層１２に形成されるチャネル３０が短くならなので、チャネル部でパンチスルーする電圧が低下することはない。よって、チャネル部の耐圧を低下させることはない。
【００３７】
以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。例えば、他の実施形態に係る半導体装置１では、図３および図４に示すように、ベース層１２が、ソース層１１側に延びる第２ソース側凸部６０およびドリフト層１３側に延びる第２ドリフト側凸部７０を更に備えていてもよい。図３又は図４において、図１又は図２と同様の構成については同一の符号を付して説明を省略する。
【００３８】
図３および図４に示すように、第２ソース側凸部６０は、ベース層１２から上方に突出し、ソース層１１の内部に延びている。第２ソース側凸部６０は、ソース層１１に接触している。第２ソース側凸部６０は、第１ソース側凸部１０から離間した位置に形成されている。第１ソース側凸部１０と第２ソース側凸部６０との間には隙間９６が形成されている。隙間９６にはソース層１１が形成されている。
【００３９】
第１ソース側凸部１０から第２ソース側凸部６０までの距離Ｗｓは、第１ソース側凸部１０の長さＬｓより長い（Ｗｓ＞Ｌｓ）。第１ソース側凸部１０の長さＬｓは、ソース接触面９１の高さに相当し、第１ソース側凸部１０が形成されていない部分におけるベース層１２の上端から第１ソース側凸部１０の上端までを深さ方向（ｚ方向）に測定している。第１ソース側凸部１０から第２ソース側凸部６０までの距離Ｗｓは、隙間９６の長さに相当し、第１ソース側凸部１０の端部から第２ソース側凸部６０の端部までを横方向（ｘ方向）に測定している。
【００４０】
第２ドリフト側凸部７０は、ベース層１２から下方に突出し、ドリフト層１３の内部に延びている。第２ドリフト側凸部７０は、ドリフト層１３に接触している。第２ドリフト側凸部７０は、第１ドリフト側凸部２０から離間した位置に形成されている。第１ドリフト側凸部２０と第２ドリフト側凸部７０との間には隙間９７が形成されている。隙間９７にはドリフト層１３が形成されている。
【００４１】
第１ドリフト側凸部２０から第２ドリフト側凸部７０までの距離Ｗｄは、第１ドリフト側凸部２０の長さＬｄより長い（Ｗｄ＞Ｌｄ）。第１ドリフト側凸部２０の長さＬｄは、ドリフト接触面９２の高さに相当し、第１ドリフト側凸部２０が形成されていない部分におけるベース層１２の下端から第１ドリフト側凸部２０の下端までを深さ方向（ｚ方向）に測定している。第１ドリフト側凸部２０から第２ドリフト側凸部７０までの距離Ｗｄは、隙間９７の長さに相当し、第１ドリフト側凸部２０の端部から第２ドリフト側凸部７０の端部までを横方向（ｘ方向）に測定している。
【００４２】
このような構成によれば、第１ソース側凸部１０のソース接触面９１の高さに対して、第２ソース側凸部６０までの隙間９６を広くすることができる。これにより、キャリア（電子）がソース接触面９１に流れやすくなり、ソース接触面９１を通じてチャネル３０にキャリア（電子）が流れやすくなる。よって、抵抗を小さくすることができる。また、同様に、第１ドリフト側凸部２０のドリフト接触面９２の高さに対して、第２ドリフト側凸部７０までの隙間９７を広くすることができる。これにより、キャリア（電子）がドリフト接触面９２を通じてドリフト層１３に流れやすくなり、抵抗を小さくすることができる。また、第２ソース側凸部６０おより第２ドリフト側凸部７０を備えることにより耐圧を高めることができる。
【００４３】
また、上記実施形態では第１ドリフト側凸部２０を備えていたが、これを省略することもできる。
【００４４】
また、上記実施形態では半導体装置の一例としてＭＯＳＦＥＴについて説明したが、この構成に限定されるものではなく、半導体装置の他の例としてはＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。ＩＧＢＴにおいても、第１ソース側凸部１０、第１ドリフト側凸部２０、第２ソース側凸部６０および第２ドリフト側凸部７０等について上記のＭＯＳＦＥＴの場合と同様の構成を用いることができる。
【００４５】
また、上記実施形態ではトレンチゲート型の半導体装置であったが、この構成に限定されるものではなく、プレーナゲート型の半導体装置であってもよい。
【００４６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４７】
１；半導体装置
２；トレンチゲート
３；半導体基板
５；表面電極
６；裏面電極
１０；第１ソース側凸部
１１；ソース層
１２；ベース層
１３；ドリフト層
１４；ドレイン層
１５；コンタクト層
２０；第１ドリフト側凸部
２１；トレンチ
２２；ゲート電極
２３；ゲート絶縁膜
２４；層間絶縁膜
３０；チャネル
６０；第２ソース側凸部
７０；第２ドリフト側凸部
９１；ソース接触面
９２；ドリフト接触面
９６；隙間
９７；隙間
【図１】
2015141920.tif 000003
【図２】
2015141920.tif 000004
【図３】
2015141920.tif 000005
【図４】
2015141920.tif 000006