(57)【要約】【課題】  画像形成装置を構成するプリントヘッドの光源として用いられる半導体装置を、より効率的に製造することができる。【解決手段】  本発明は、画像形成装置を構成するプリントヘッドの光源として用いられる発光素子アレイに関する。本発明の発光素子アレイは、複数の発光部が並べて形成された半導体薄膜層を備え、前記発光部が並べられた配列方向を主走査方向として発光させられ、隣接し合う発光部は主走査方向に直行する副走査方向に所定量ずれた位置に形成され、前記半導体薄膜層の副走査方向の端部の形状が、前記発光部の副走査方向の配置パターンに沿った形状となっていることを特徴とする。【選択図】      図１
2015193169.tif 000002
【特許請求の範囲】
【請求項１】
複数の発光部が並べて形成された半導体薄膜層を備え、前記発光部が並べられた配列方向を主走査方向として発光させられる発光素子アレイにおいて、
隣接し合う発光部は主走査方向に直行する副走査方向に所定量ずれた位置に形成され、
前記半導体薄膜層の副走査方向の端部の形状が、前記発光部の副走査方向の配置パターンに沿った形状となっている
ことを特徴とする発光素子アレイ。
【請求項２】
前記発光部は、所定個数単位で主走査方向に対する傾斜線の繰り返しで形成される鋸歯状のパターン又は段形状のパターンで配列され、
前記半導体薄膜層の外形は、前記鋸歯状のパターン又は前記段形状のパターンに沿った形状となっている
ことを特徴とする請求項１に記載の発光素子アレイ。
【請求項３】
前記発光部は、主走査方向に対する傾斜線上に形成され、
前記半導体薄膜層の外形は、前記傾斜線に平行な２辺を含む平行四辺形の形状となっている
ことを特徴とする請求項１に記載の発光素子アレイ。
【請求項４】
１又は複数の発光素子アレイを、前記発光素子アレイを駆動する集積回路の表面に貼り付けて構成した半導体装置において、前記発光素子アレイとして請求項１〜３のいずれかに記載の発光素子アレイを適用したことを特徴とする半導体装置。
【請求項５】
１又は複数の発光素子アレイと、前記発光素子アレイを駆動する集積回路とを備える半導体装置の製造方法において、
半導体材料基板上に形成された請求項１〜３のいずれかに記載の発光素子アレイを剥離する工程と、
剥離した前記発光素子アレイを、前記集積回路の表面に貼りつける工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項６】
複数の発光素子が形成された半導体装置を備えるプリントヘッドにおいて、前記半導体装置として請求項４に記載の半導体装置を適用したことを特徴とするプリントヘッド。
【請求項７】
静電潜像を担持する静電潜像担持体と、前記静電潜像担持体の表面を露光して前記静電潜像担持体の表面に静電潜像を形成するプリントヘッドと、前記静電潜像担持体の表面に形成された静電潜像を現像する現像手段と、前記静電潜像担持体の表面に現像された画像を媒体に転写する転写手段とを備える画像形成装置において、前記プリントヘッドとして請求項６に記載のプリントヘッドを適用したことを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置に関し、例えば、電子写真式のプリンタ等の画像形成装置に適用し得る。
【背景技術】
【０００２】
従来、発光機能に対応する半導体装置としては、特許文献１に記載されたものが存在する。特許文献１に記載された光半導体装置は、電極端子を備えた集積回路を持つ半導体集積回路基板と、光半導体素子アレイチップを半導体集積回路基板にボンディングしたうえで、双方をワイヤで接続することにより駆動する。
【０００３】
従来、半導体装置では、光半導体素子アレイチップと半導体集積回路基板の間を接続するワイヤをボンディングするためのパッドが必要となり、光半導体素子アレイチップおよび半導体集積回路基板の大きさを低減することは困難であった。これに対して、特許文献１では、半導体集積回路基板表面に設けられた平坦化領域に１個ないし複数個の光半導体素子を含む半導体薄膜層をボンディングし、集積回路の電極端子と光半導体素子を半導体フォトリソグラフィで配線している。これにより、特許文献１に記載半導体装置では、ワイヤボンディングのためのパッドの領域を削除し、チップ幅を低減し、光半導体素子材料（例えば、ＧａＡｓやＡｌＧａＡＳ）を有効に利用している。その結果、特許文献１の半導体装置では、製造コストを低減できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２０７３２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体素子材料（例えば、ＧａＡｓやＡｌＧａＡＳ等）は高コストであり、一定面積の光半導体素子材料からより多くの半導体薄膜層を取得し、光半導体素子材料を効率的に利用することが求められる。
【０００６】
そのため、より低コストで製造することができる半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置が望まれている。
【課題を解決するための手段】
【０００７】
第１の本発明の発光素子アレイは、（１）複数の発光部が並べて形成された半導体薄膜層を備え、前記発光部が並べられた配列方向を主走査方向として発光させられる発光素子アレイにおいて、（２）隣接し合う発光部は主走査方向に直行する副走査方向に所定量ずれた位置に形成され、（３）前記半導体薄膜層の副走査方向の端部の形状が、前記発光部の副走査方向の配置パターンに沿った形状となっていることを特徴とする。
【０００８】
第２の本発明は、１又は複数の発光素子アレイを、前記発光素子アレイを駆動する集積回路の表面に貼り付けて構成した半導体装置において、前記発光素子アレイとして第１の本発明の記載の発光素子アレイを適用したことを特徴とする。
【０００９】
第３の本発明は、１又は複数の発光素子アレイと、前記発光素子アレイを駆動する集積回路とを備える半導体装置の製造方法において、（１）半導体材料基板上に形成された第１の本発明の記載の発光素子アレイを剥離する工程と、（２）剥離した前記発光素子アレイを、前記集積回路の表面に貼りつける工程とを含むことを特徴とする。
【００１０】
第４の本発明は、複数の発光素子が形成された半導体装置を備えるプリントヘッドにおいて、前記半導体装置として請求項４に記載の半導体装置を適用したことを特徴とする。
【００１１】
第５の本発明は、静電潜像を担持する静電潜像担持体と、前記静電潜像担持体の表面を露光して前記静電潜像担持体の表面に静電潜像を形成するプリントヘッドと、前記静電潜像担持体の表面に形成された静電潜像を現像する現像手段と、前記静電潜像担持体の表面に現像された画像を媒体に転写する転写手段とを備える画像形成装置において、前記プリントヘッドとして第４の本発明のプリントヘッドを適用したことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、画像形成装置を構成するプリントヘッドの光源として用いられる半導体装置を、より効率的に製造することができる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係る複合素子チップの平面図である。
【図２】第１の実施形態に係るプリンタの概略断面図である。
【図３】第１の実施形態に係るプリントヘッドの斜視図である。
【図４】第１の実施形態に係るプリントヘッドを切断した状態で示す斜視図である。
【図５】第１の実施形態に係る半導体素子アレイの構成について示した説明図である。
【図６】第１の実施形態に係る半導体薄膜層（半導体素子アレイ）が半導体材料基板上に形成された状態で示す平面図である。
【図７】第１の実施形態に係る半導体素子アレイを矩形の半導体薄膜層として形成した場合の例について示した説明図（半導体材料基板の平面図）である。
【図８】第２の実施形態に係る複合素子チップの平面図である。
【図９】第２の実施形態に係る半導体薄膜層（半導体素子アレイ）が半導体材料基板上に形成された状態で示す平面図である。
【図１０】第２の実施形態の効果について示した説明図である。
【図１１】第２の実施形態に係る半導体素子アレイを半導体材料基板上で、一直線となるように並べた場合の例について示した説明図（半導体材料基板の平面図）である。
【図１２】第１の実施形態の変形例に係る複合素子チップの平面図（その１）である。
【図１３】第２の実施形態の変形例に係る複合素子チップの平面図である。
【図１４】第１の実施形態の変形例に係る複合素子チップの平面図（その２）である。
【発明を実施するための形態】
【００１４】
（Ａ）第１の実施形態
以下、本発明による半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置の第１の実施形態を、図面を参照しながら詳述する。なお、以下では、本発明の半導体装置及びプリントヘッドを、複合素子チップ及び光プリントヘッドに適用した例について説明する。
【００１５】
（Ａ−１）第１の実施形態の構成
図２は、第１の実施形態のプリンタの概略断面図である。
【００１６】
ＬＥＤプリンタ３０１は、発光素子を有する光プリントヘッドを用いた電子写真式プリンタである。
【００１７】
ＬＥＤプリンタ３０１は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、およびブラック（Ｋ）の各色の画像を、電子写真方式を用いて形成する４つのプロセスユニット３０２〜３０５を有している。プロセスユニット３０２〜３０５は、記録媒体３０６の搬送経路３０７に沿ってタンデムに配置されている。
【００１８】
各プロセスユニット３０２〜３０５は、静電潜像担持体としての感光体ドラム３０８とこの感光体ドラム３０８の周囲に配置され、感光体ドラム３０８の表面を帯電させる帯電装置３０９と、帯電された感光体ドラム３０８の表面に選択的に光を照射して静電潜像を形成する露光装置３１０とを有している。
【００１９】
この露光装置３１０は、光プリントヘッド１１０を光源として有している。光プリントヘッド１１０の構成詳細については後述する。
【００２０】
また、ＬＥＤプリンタ３０１は、静電潜像が形成された感光体ドラム３０８の表面にトナーを搬送する現像手段としての現像装置３１１と、感光体ドラム３０８の表面に残留したトナーを除去するクリーニング装置３１２とを有している。なお、感光体ドラム３０８は図示されていない駆動源およびギヤ等からなる駆動機構によって矢印方向に回転する。また、ＬＥＤプリンタ３０１は印刷用紙等の記録媒体３０６を収納する用紙カセット３１３と、記録媒体３０６を１枚ずつ分離させ搬送するためのホッピングローラ３１４とを有している。ホッピングローラ３１４の記録媒体３０６搬送方向下流には、ピンチローラ３１５、３１６と、記録媒体３０６を挟み付け、ピンチローラ３１５、３１６とともに記録媒体３０６の斜行を修正してプロセスユニット３０２〜３０５に搬送するレジストローラ３１７、３１８が備えられている。ホッピングローラ３１４およびレジストローラ３１７、３１８は、図示しない駆動源に連動して回転する。
【００２１】
ＬＥＤプリンタ３０１は、感光体ドラム３０８に対向配置された転写手段としての転写ローラ３１９を有している。転写ローラ３１９は、半導電性のゴム等から構成されている。感光体ドラム３０８上のトナー像を記録媒体３０６上に転写させるように、感光体ドラム３０８の電位と転写ローラ３１９の電位が設定されている。また、画像形成装置は、記録媒体３０６を排出するための排出ローラ３２０、３２１、３２２、３２３が備えられている。
【００２２】
用紙カセット３１３に積載された記録媒体３０６はホッピングローラ３１４により１枚ずつ分離され搬送される。記録媒体３０６は、レジストローラ３１７、３１８およびピンチローラ３１５、３１６を通過してプロセスユニット３０２〜３０５の順に通過する。各プロセスユニット３０２〜３０５において、記録媒体３０６は、感光体ドラム３０８と転写ローラ３１９の間を通過して、各色のトナー像が順に転写され、定着装置（３２４）によって加熱および加圧されて各色のトナー像が記録媒体３０６に定着される。その後、記録媒体３０６は、排出ローラ３２０、３２１、３２２、３２３によってスタッカ３２５に排出される。
【００２３】
次に、光プリントヘッド１１０（複合素子チップ５００を含む）の詳細構成について説明する。
【００２４】
図３は、光プリントヘッド１１０の外観の斜視図である。また、図４は、光プリントヘッド１１０を切断した場合（図３のＡ−Ａ’線で切断した場合）の斜視図（光プリントヘッド１１０の側断面を含む斜視図）である。図１は、光プリントヘッド１１０を構成する複合素子チップ５００の平面図である。
【００２５】
光プリントヘッド１１０は、複数の発光素子１０３が並べて形成された複合素子チップ５００が付けられたプリント配線基板８００、複合素子チップ５００の各発光素子１０３から発光された光を導光するロッドレンズアレイ１０８、及びフレーム１０９を有している。
【００２６】
以下では、図１に示すように、複合素子チップ５００の長手方向（光プリントヘッド１１０の長手方向；光を照射する感光体ドラム３０８の幅方向と平行となる方向）を「主走査方向Ｘ」又は「左右方向」と呼び、複合素子チップ５００の短手方向（光プリントヘッド１１０の短手方向；光を照射する感光体ドラム３０８の回転方向と平行となる方向）を「副走査方向Ｙ」又は「上下方向」と呼ぶものとする。なお、主走査方向Ｘ及び副走査方向Ｙの定義については、以下で説明する図面でも同様とする。
【００２７】
光プリントヘッド１１０では、プリント配線基板８００上に、複数の複合素子チップ５００が主走査方向Ｘに並べて配置されている。フレーム１０９は、プリント配線基板８００及びロッドレンズアレイ１０８を把持（保持）し、プリント配線基板８００とロッドレンズアレイ１０８との位置関係が焦点距離となるように固定している。フレーム１０９は例えばアルミ、構造用綱、あるいは樹脂とすることができる。また、ロッドレンズアレイ１０８の列数は図に記載の数に限定されない。
【００２８】
複合素子チップ５００は、複数の発光素子１０３が配列して形成された半導体薄膜層１０４を有している。そして、複合素子チップ５００では、半導体薄膜層１０４に形成された各発光素子１０３が半導体集積回路基板１０１上にダイボンディングされている。なお、以下では、複数の発光素子１０３が形成された半導体薄膜層１０４（半導体薄膜層１０４上に配列して形成された複数の発光素子１０３）を発光素子アレイ６００とも呼ぶものとする。
【００２９】
半導体集積回路基板１０１の表面（半導体薄膜層１０４が付けられる面）には、それ自体が平坦化された領域を備える平坦化膜１０２が付けられている。平坦化膜１０２は、例えば、イミド樹脂・アクリル樹脂などの樹脂材料、Ｓｉの窒化物・Ｓｉの酸化物ないしＡｕ・Ａｕ系合金などの金属、又はこれらの材料の組合せによって形成するようにしてもよい。すなわち、半導体集積回路基板１０１の板面には、下から平坦化膜１０２、半導体薄膜層１０４の順序で積層された状態となっている。
【００３０】
また、複合素子チップ５００は、発光素子１０３を半導体集積回路基板１０１上で形成してから、それを含む半導体薄膜層１０４を剥離して、半導体集積回路基板１０１表面ヘボンディングを行ったものでも、半導体薄膜層１０４を剥離して、半導体集積回路基板１０１表面ヘボンディングを行ってから発光素子１０３が形成されたものでも良い。
【００３１】
半導体薄膜層１０４上に形成されている各発光素子１０３と半導体集積回路基板表面の電極端子１０５とは、フォトリソグラフイ・ウェットないしドライエッチング・薄膜絶縁膜ないし導電膜成膜などのウエハプロセスを経て、配線１０６で接続されている。そして、各発光素子１０３は、半導体集積回路基板１０１（基盤上に配置された図示しない半導体集積回路）により駆動される状態である。
【００３２】
第１の実施形態において、１つの半導体薄膜層１０４には、１つの複合素子チップ５００を構成する全ての発光素子１０３（発光素子セット７００）が含まれている。
【００３３】
図１に示すように、半導体薄膜層１０４上に形成された発光素子アレイ６００では、４つの発光素子１０３を１つの組として、副走査方向Ｙの位置が等間隔でずれている。
【００３４】
以下では、上述の４つの４つの発光素子１０３により構成される組（セット）を、発光素子セット７００と呼ぶものとする。なお、１つの発光素子セット７００に含まれる発光素子１０３の数は４つに限定されないものである。
【００３５】
図１では、図１の左側から順に発光素子セット７００を構成する発光素子１０３−１〜１０３−４が並べて配置されている。また、図１では、左端の発光素子１０３−１が最も下側に配置されており、右端の発光素子１０３−４が最も上側に配置されている。さらに、図１では、発光素子セット７００の左右両端の発光素子１０３−１、１０３−４の間で、主走査方向Ｘの位置がＬ４ずれている。さらにまた、発光素子１０３−１、１０３−４の間の発光素子１０３−２、１０３−３は、発光素子１０３−１と発光素子１０３−４を結んだ線上に配置されている。すなわち、発光素子１０３−１〜１０３−４は、それぞれ主走査方向Ｘ及び副走査方向Ｙで等間隔に配置されていることになる。言い換えると、発光素子１０３−１〜１０３−４は、主走査方向Ｘに対して傾斜した傾斜線上に配置されていると言える。
【００３６】
以上、図１に示すように、半導体薄膜層１０４には、４つの発光素子１０３を１つの組（発光素子セット７００）としたパターンが並べて配置・形成されている。これは、発光素子アレイ６００の各発光素子１０３を駆動させて、感光体ドラム３０８を照射する際に全ての発光素子１０３が同時に発光すると、瞬間的に大きな出力負荷が発生するため、各発光素子セット７００の４つの発光素子１０３を時間差で逐次発光させることで、同時に発生する出力負荷を抑えるための構成である。
【００３７】
なお、半導体薄膜層１０４上に形成される発光素子アレイ６００（発光素子１０３）のパターンは限定されないものであるが、以下では、図１のパターンが適用される例について説明する。
【００３８】
そして、半導体薄膜層１０４の形状は、発光素子アレイ６００（発光素子１０３）の配置パターンに沿った形状となっている。具体的には、図１及び図５に示すように、半導体薄膜層１０４の副走査方向Ｙの両端の端部（上端及び下端）の形状は、発光素子１０３の副走査方向Ｙの配置に応じた形状となっている。言い換えると、半導体薄膜層１０４の副走査方向Ｙの両端の端部（上端及び下端）の形状は、各発光素子セット７００の発光素子１０３が配置された傾斜線と平行の傾斜線により形成されている。
【００３９】
例えば、図５に示すように、半導体薄膜層１０４で発光素子１０３の端子１０３ａが配置されている位置の副走査方向Ｙの寸法（幅）は全てＬ３となっているものとする。ここでは、図１、図５に示すように、発光素子１０３の端子１０３ａが矩形の板形状であるものとする。
【００４０】
以下では、図５に示すように、各端子１０３ａの副走査方向Ｙの幅をＬ３ａと呼ぶものとする。また、図５に示すように、各端子１０３ａの上端から半導体薄膜層１０４の上端までの幅（最短の幅）、下端までの幅を、それぞれＬ３ｂ、Ｌ３ｃと呼ぶものとする。そして、半導体薄膜層１０４において、全ての発光素子１０３（端子１０３ａ）に係るＬ３ａ、Ｌ３ｂ、Ｌ３ｃは一定であるものとする。なお、実際には、半導体薄膜層１０４を形成する上で、各寸法には誤差が生じる場合があるが、Ｌ３ａ、Ｌ３ｂ、Ｌ３ｃ等の各寸法は設計上の寸法であるものとして説明する。
【００４１】
すなわち、半導体薄膜層１０４において、全ての発光素子１０３（端子１０３ａ）に係るＬ３ａ、Ｌ３ｂ、Ｌ３ｃを一定とすれば、図１に示すように、半導体薄膜層１０４の副走査方向Ｙの両端の端部（上端及び下端）の形状は、発光素子１０３の副走査方向Ｙの配置に応じた形状となる。上述の通り、半導体薄膜層１０４では、４つの発光素子１０３が１つの発光素子セット７００として形成され、１つの発光素子セット７００を構成する発光素子１０３の位置（端子１０３ａの中心点の位置）は副走査方向Ｙで等間隔にずれている。その結果、図１に示すように、各発光素子セット７００の発光素子１０３が配置された領域で、両端（主走査方向Ｘの両端）の発光素子１０３−１、１０３−４を結ぶ線と、半導体薄膜層１０４の端部で形成される線が平行となる。このように、半導体薄膜層１０４の上端及び下端の形状（副走査方向Ｙの端部の形状）は、発光素子アレイ６００を構成する発光素子１０３の配置パターンに沿った形状となる。言い換えると、半導体薄膜層１０４の外形（副走査方向Ｙの端部の形状）は、発光素子１０３の配列にあわせ、主走査方向Ｘに対して傾斜、屈曲ないし歪曲した千鳥状（鋸歯状）となっている。
【００４２】
（Ａ−２）第１の実施形態の動作
次に、以上のような構成を有する第１の実施形態の複合素子チップ５００の製造方法（実施形態の半導体装置の製造方法）について説明する。
【００４３】
図６は、半導体材料基板１０７の表面上に複数の半導体薄膜層１０４が形成された状態の半導体材料基板１０７の平面図である。
【００４４】
図６では、半導体薄膜層１０４の表面上で、副走査方向Ｙの寸法がＬ２の矩形の領域Ｄに複数の半導体薄膜層１０４が形成された状態について示す説明図である。なお、領域Ｄの主走査方向Ｘの寸法は、１つの半導体薄膜層１０４（複合素子チップ５００）の幅であるものとする。すなわち、図６では領域Ｄの中で、副走査方向Ｙに複数並べて形成された状態となっている。
【００４５】
実際には、半導体材料基板１０７の形状は限定されないものであるが、ここでは、説明を簡易とするため、矩形の領域Ｄ内に、効率的に複合素子チップ５００を構成する半導体薄膜層１０４を形成する方法を具定例として説明する。各半導体薄膜層１０４の組成自体（半導体薄膜層１０４の形状や発光素子１０３の位置以外の構成）は、種々の光発光素子（ＬＥＤや発光サイリスタ）等と同様の構成を適用できるため詳しい説明については省略する。
【００４６】
この実施形態の複合素子チップ５００は、図６に示すように半導体材料基板１０７上に形成された半導体薄膜層１０４を選択的に剥離して、半導体集積回路基板１０１（平坦化膜１０２）上に載置してボンディングすることにより製造することができる。
【００４７】
半導体材料基板１０７上に形成された半導体薄膜層１０４を選択的に剥離する工程や、剥離した半導体薄膜層１０４を半導体集積回路基板１０１（平坦化膜１０２）に載置して貼付ける（ボンディングする）工程については種々の半導体組み立て装置を用いて実現することができるため詳しい説明を省略する。
【００４８】
図６では、領域Ｄ内に、図１に示す上下の端部（副走査方向Ｙの端部）が発光素子アレイ６００の配置パターンに沿って千鳥状（鋸歯状）に形成された半導体薄膜層１０４が、上下方向（副走査方向Ｙ）に６個並べて形成された状態について示している。また、図６に示す各半導体薄膜層１０４には、発光素子アレイ６００が形成されている。
【００４９】
図６に示すように、領域Ｄ内に形成された状態で各半導体薄膜層１０４の副走査方向Ｙの寸法（最も上端の部分から最も下端の部分までの寸法）はＬ１となっている。そして、領域Ｄ内で隣接する半導体薄膜層１０４同士は、千鳥状（鋸歯状）の端部の形状が相互に噛み合う形状となっている。そして、図６に示すように、領域Ｄ内で隣接する半導体薄膜層１０４の間には、幅の寸法がＬ５の溝部１０７ａが形成されている。
【００５０】
以上のように、領域Ｄ内では隣接する半導体薄膜層１０４同士は幅の寸法がＬ５の溝部１０７ａを隔てて、千鳥状（鋸歯状）の端部の形状が相互に噛み合う位置に配置されている。
【００５１】
次に、Ｌ１〜Ｌ５の各寸法として好適な範囲について説明する。なお、以下では、光プリントヘッド１１０を、主走査方向Ｘに６００ｄｐｉ〜１２００ｄｐｉの解像度で露光可能とする場合の例について説明する。
【００５２】
光プリントヘッド１１０を、主走査方向Ｘに６００ｄｐｉや１２００ｄｐｉの解像度で露光可能とする場合、１つの発光素子１０３に必要な副走査方向Ｙの幅（端子１０３ａを中心とする幅）は、３０μｍから５０μｍ程度である。
【００５３】
上述の通り、半導体材料基板１０７から半導体薄膜層１０４を選択的に剥離して、半導体集積回路基板１０１表面にボンディングするときに機械的な手段を用いるが、一般的な装置の機械送り精度は数μｍ程度である。よって、十分な工程歩留りを確保したうえで選択的に半導体薄膜層１０４を剥離するためには、隣接する半導体薄膜層１０４間の溝部１０７ａ部の幅Ｌ５は、その剥離に係る精度（最大のずれ幅）以上離しておくことが望ましい。
【００５４】
また、光プリントヘッド１１０を、主走査方向Ｘに６００ｄｐｉや１２００ｄｐｉの解像度で露光可能とする場合、ＬＥＤプリンタ３０１において、紙送り速度・プリントヘッドによる書き込み速度の観点から、各発光素子セット７００の発光素子１０３（４つの発光素子１０３）で左右両端の発光素子１０３の主走査方向Ｘのずれ幅Ｌ４は、数μｍから１０μｍ程度であることが望ましい。
【００５５】
以上の条件を鑑みて、以下では、領域Ｄの副走査方向Ｙの寸法Ｌ２を３００μｍ、１つの発光素子１０３で必要となる副走査方向Ｙの寸法Ｌ３を４５μｍ、各発光素子セット７００の発光素子１０３（４つの発光素子１０３）で左右両端の発光素子１０３の主走査方向Ｘのずれ幅Ｌ４を１０μｍ、隣接する半導体薄膜層１０４の間の溝部１０７ａの幅を５μｍとする場合の例について説明する。このとき、領域Ｄ内に形成された状態での各半導体薄膜層１０４の副走査方向Ｙの寸法Ｌ１は、Ｌ３＋Ｌ４＝４５＋１０＝５５μｍとなる。さらに、以下では、発光素子１０３に係るＬ３を構成する上述のＬ３ａは１０μｍであり、Ｌｂ、Ｌｃはいずれも１７．５μｍであるものとする。
【００５６】
図６に示すように、領域Ｄ（半導体材料基板１０７）に形成された状態の各半導体薄膜層１０４の副走査方向Ｙの寸法Ｌ１は５５μｍであるため、単純に複数の半導体薄膜層１０４をＬ５（５μｍ）の間隔を開けて領域Ｄ内に並べると、その最大数は５個（Ｌ２／（Ｌ１＋Ｌ５）＝３００／６０＝５）となる。しかし、図６に示すように、領域Ｄ内で隣接する半導体薄膜層１０４同士で千鳥状（鋸歯状）の端部の形状が相互に噛み合うように配置（幅Ｌ５の溝部１０７ａを隔てて配置）することにより、領域Ｄで無駄な領域（発光素子１０３としての機能に不要な領域）が減ることになる。その結果、領域Ｄ内には、図６に示すように、６個（Ｌ２／（Ｌ３＋Ｌ５）＝３００／（４５＋５）＝６）の半導体薄膜層１０４を形成することが可能となる。
【００５７】
（Ａ−３）第１の実施形態の効果
第１の実施形態によれば、以下のような効果を奏することができる。
【００５８】
第１の実施形態では、半導体薄膜層１０４の形状を、発光素子アレイ６００（発光素子１０３）の配置パターンに沿った形状とし、さらに、半導体材料基板１０７上で隣接する半導体薄膜層１０４同士で千鳥状（鋸歯状）の端部の形状が相互に噛み合うように配置している。これにより、第１の実施形態では、半導体材料基板１０７から、より多くの半導体薄膜層１０４を得ることで、複合素子チップ５００の製造コストを低減することができる。
【００５９】
次に、半導体薄膜層１０４の外形を単純な矩形とした場合の例について図７を用いて説明する。図７は、半導体材料基板１０７の表面上の領域Ｄ内に、矩形の半導体薄膜層１０４が形成された状態について示す平面図である。
【００６０】
図７に示すように、半導体薄膜層１０４を矩形とした場合、半導体薄膜層１０４の副走査方向Ｙの寸法は図１、図６の例と同様にＬ１分必要となる。また、図７の例では、各半導体薄膜層１０４の間には、幅がＬ５の溝部１０７ａが設けられている。図７に示す例では、半導体薄膜層１０４の上端及び下端の形状は直線状であり、上述の図１、図６の例のように隣接する半導体薄膜層１０４同士で噛み合う形状でないため、上述の図１、図６の例のように、半導体材料基板１０７の面積を節約することはできない。すなわち、図７の例では、半導体薄膜層１０４上に発光素子１０３の機能上不要な領域（例えば、発光素子セット７００の左端の発光素子１０３−１の上方向の領域等）が生じることになる。
【００６１】
また、第１の実施形態では、発光素子１０３のそれぞれに付随する半導体薄膜層１０４の冗長構造を同一にできる。そのため、第１の実施形態では、個々の発光素子１０３の電気特性・光学特性の差が生じる要因を低減することができる。
【００６２】
（Ｂ）第２の実施形態
以下、本発明による半導体装置、半導体装置の製造方法、プリントヘッド、及び画像形成装置の第１の実施形態を、図面を参照しながら詳述する。なお、以下では、本発明の半導体装置及びプリントヘッドを、複合素子チップ及び光プリントヘッドに適用した例について説明する。
【００６３】
（Ｂ−１）第２の実施形態の構成
以下では、第２の実施形態のＬＥＤプリンタ３０１及び複合素子チップ５００について、第１の実施形態との差異のみを説明する。
【００６４】
第２の実施形態のＬＥＤプリンタ３０１では、複合素子チップ５００を構成する半導体薄膜層１０４の形状及び製造方法が異なっている。
【００６５】
第１の実施形態の各半導体薄膜層１０４には、１つの複合素子チップ５００を構成する全ての発光素子１０３（発光素子セット７００）が含まれる構成となっていたが、第２の実施形態では、１つの複合素子チップ５００を構成する発光素子１０３（発光素子セット７００）が、複数の半導体薄膜層１０４に分割して形成されている点で第１の実施形態で異なっている。言い換えると、第２の実施形態の半導体薄膜層１０４は、半導体材料基板１０７上の領域Ｄ内で、主走査方向Ｘで複数に分割されている点で第１の実施形態と異なっている。また、第１の実施形態では、複合素子チップ５００内の発光素子１０３全てを１個の半導体薄膜層１０４で包含するのに対して、第２の実施形態では、複数の半導体薄膜層１０４に分割して包含している。なお、第２の実施形態において、１つの複合素子チップ５００内で、各半導体薄膜層１０４のそれぞれが包含する発光素子１０３は同数には限定しない。
【００６６】
この実施形態では、図８に示すように、１つの半導体薄膜層１０４には、１つの発光素子セット７００（４つの発光素子１０３−１〜１０３−４）が配置されているものとして説明する。言い換えると、第２の実施形態では、発光素子セット７００ごとに半導体薄膜層１０４が分割（分離）されている。
【００６７】
（Ｂ−２）第２の実施形態の動作
次に、以上のような構成を有する第２の実施形態の複合素子チップ５００の製造方法（実施形態の半導体装置の製造方法）について説明する。
【００６８】
図９は、半導体材料基板１０７の表面上に複数の半導体薄膜層１０４が形成された状態で示す平面図である。
【００６９】
図９では、半導体材料基板１０７の表面上で、副走査方向Ｙの寸法がＬ２の矩形の領域Ｄに複数の半導体薄膜層１０４が形成された状態について示す説明図である。
【００７０】
図９に示す各半導体薄膜層１０４は、上述の図６に示す半導体薄膜層１０４を、発光素子セット７００の単位で分割した状態について示している。
【００７１】
図９に示すように、第２の実施形態では、半導体集積回路基板１０１上に、すくなくとも１つの複合素子チップ５００を構成する半導体薄膜層１０４が、主走査方向Ｘに並べて形成されている。
【００７２】
そのため、半導体材料基板１０７上に形成された半導体薄膜層１０４を、その位置関係のまま剥離して半導体集積回路基板１０１に取り付けることで、複合素子チップ５００を製造することができる。言い換えると、第２の実施形態では、半導体材料基板１０７の表面に、半導体集積回路基板１０１上と同じ位置関係で半導体薄膜層１０４が形成されている。
【００７３】
また、第２の実施形態では、図８、図９に示すように、各半導体薄膜層１０４の形状は平行四辺形である。そして、少なくとも各半導体薄膜層１０４を構成する平行四辺形の上下の端部（副走査方向Ｙの端部）の辺は、いずれも発光素子セット７００を構成する発光素子１０３が配置された傾斜線（主走査方向Ｘに対する傾斜線）と平行となっている。
【００７４】
なお、第２の実施形態において、上述の寸法Ｌ１、Ｌ３、Ｌ４、Ｌ５の好適な範囲は、第１の実施形態と同様であるため詳しい説明を省略する。以下では、第２の実施形態において、光半導体素子１個あたり必要な半導体薄膜層１０４の副走査方向の幅Ｌ３を４５μｍ、発光素子セット７００を構成する両端の発光素子１０３の副走査方向Ｙのずれ幅Ｌ４を１０μｍ、隣接する半導体薄膜層１０４の間の幅Ｌ５を５μｍとする例について説明する。
【００７５】
（Ｂ−３）第２の実施形態の効果
第２の実施形態によれば、第１の実施形態の効果に加えて、以下のような効果を奏することができる。
【００７６】
（Ｂ−３−１）一般的に、半導体薄膜層１０４の主走査方向Ｘの長さに応じて、半導体薄膜層１０４には主走査方向Ｘに沿った膜応力が生じる。半導体薄膜層１０４表面に金属膜をはじめとする導電膜・有機ないし無機絶縁膜が存在する場合は特に膜応力が大きくなる。これによって、半導体薄膜層１０４の剥がれが生じ、または発光素子１０３の特性が異なる場合がある。第２の実施形態では、１個の複合素子チップ５００内の発光素子１０３を複数の半導体薄膜層１０４で分割して包含することによって、半導体薄膜層１０４の主走査方向Ｘの寸法を短くし、その膜応力を低減することができる。結果、半導体薄膜層１０４の剥がれを抑止し、さらに、発光素子１０３の特性の差が生じる要因を低減することができる。
【００７７】
（Ｂ−３−２）第２の実施形態では、半導体薄膜層１０４の主走査方向Ｘの長さを短くすることによって、半導体材料基板１０７から剥離された半導体薄膜層１０４の主走査方向Ｘのピッチ長さ（隣接する発光素子１０３間の距離））の変化による精度低下等の影響を低減することができる。結果として、第２の実施形態では、複合素子チップ５００において、発光素子１０３のピッチの変動を低減することができ、品質低下（光プリントヘッド１１０の精度低下）を抑止できる。
【００７８】
図１０は、複合素子チップ５００において、半導体薄膜層１０４のピッチの長さの変動に伴う精度低下を抑制することができることを説明するための説明図である。図１０（ａ）は、第１の実施形態の複合素子チップ５００の一部を拡大して示す平面図である。図１０（ｂ）は、第２の実施形態の複合素子チップ５００の一部を拡大して示す平面図である。
【００７９】
図１０（ａ）、図１０（ｂ）では、それぞれ第１、第２の実施形態で隣接する半導体薄膜層１０４の境界（主走査方向Ｘの端部の継ぎ目）について拡大して示している。
【００８０】
一般的に半導体材料基板１０７と半導体薄膜層１０４の間で格子定数が異なると、半導体薄膜層１０４は剥離前後で長さが変化する。予め半導体材料基板１０７上で半導体薄膜層１０４内に発光素子１０３を形成したものを剥離し、半導体集積回路基板１０１表面にボンディングする場合、半導体材料基板１０７上で形成した状態と半導体集積回路基板１０１表面にボンディングした状態では、発光素子１０３のピッチは異なってしまう。たとえば、半導体材料基板１０７としてのＧａＡｓ基板上にＧａＡｓ・ＡｌｘＧａ（１一ｘ）Ａｓ（０＜ｘ＜１）をエピタキシャル成長させることにより形成した半導体薄膜層１０４を剥離した場合、半導体薄膜層１０４の主走査方向Ｘの長さは剥離前に比べて０．２％程度増加する。
【００８１】
一方、一般的な電子写真式プリンタで用いる光プリントヘッドの主走査方向Ｘの長さとしてＡ４（２９７ｍｍ）、主走査方向Ｘの解像度として６００ｄｐｉ（４２．３μｍ）がある。同様の条件を、光プリントヘッド１１０に適用する場合は、通常複合素子チップ５００で形成される。その場合、複合素子チップ５００の主走査方向Ｘの寸法は数ｍｍ以上となる。
【００８２】
例えば、図１０（ａ）に示すように、複合素子チップ５００（半導体薄膜層１０４）の主走査方向Ｘの幅を８ｍｍ程度とし、１個の複合素子チップ５００内の発光素子１０３すべてを１個の半導体薄膜層１０４で包含した場合、半導体材料基板１０７から剥離された状態での半導体薄膜層１０４の主走査方向Ｘ長の増分の長さＬ７は十数μｍである。その複合素子チップ５００を半導体集積回路基板１０１上に実装した場合、同一複合素子チップ５００内の発光素子１０３の主走査方向ＸのピッチＬ８は、主走査方向Ｘで設計上のピッチの幅Ｌ６（４２．３μｍ）にほぼ等しい。しかし、隣接する複合素子チップ５００の端部に形成された発光素子１０３同士において、対向する部分の主走査方向ＸのピッチＬ９は、設計ピッチＬ６から半導体薄膜層１０４の増分Ｌ７だけ短くなってしまう。これは、ＬＥＤプリンタ３０１全体の印刷品質低下の要因となる。
【００８３】
これに対して、第２の実施形態では、図１０（ｂ）に示すように、例えば、１つの発光素子セット７００（４つの発光素子１０３）を１つの半導体薄膜層１０４で包含すると、半導体薄膜層１０４の主走査方向Ｘの寸法は２００μｍ以下となる。したがって、第２の実施形態の半導体薄膜層１０４を、半導体材料基板１０７から剥離したとき、当該半導体薄膜層１０４の主走査方向Ｘの増分の寸法Ｌ７は、０．４μｍ程度以下に抑えられる。これは６００ｄｐｉの主走査方向Ｘの設計ピッチＬ６である４２．３μｍに比べると十分小さく、印刷品質の精度低下への影響を無視できる程度に抑制できる。
【００８４】
（Ｂ−３−３）例えば、図１１に示すように、半導体材料基板１０７上で、平行四辺形の半導体薄膜層１０４を、１直線に並べ、隣接する半導体薄膜層１０４同士で、副走査方向Ｙの端部の辺が一直線となるようにしてもよい。しかし、図９に示すように、各発光素子１０３を、実際に半導体集積回路基板１０１に配置する位置関係で、半導体集積回路基板１０１上に形成する方が、複合素子チップ５００を組み立てる際（半導体薄膜層１０４を半導体集積回路基板１０１に位置決めして貼付ける際）に、各半導体薄膜層１０４間の位置関係を修正する必要がないため、効率的な組立が可能となる。
【００８５】
（Ｃ）他の実施形態
本発明は、上記の各実施形態に限定されるものではなく、以下に例示するような変形実施形態も挙げることができる。
【００８６】
（Ｃ−１）上記の各実施形態では、本発明のプリントヘッドを電子写真式プリンタ（ＬＥＤプリンタ）に適用する例について説明したが、ＦＡＸ、複合機、複写機等のその他の画像形成装置に適用するようにしてもよい。
【００８７】
（Ｃ−２）上記の各実施形態において、例えば、図１２、図１３に示すように半導体薄膜層１０４の外形の角に曲率を付ける（角を丸める）ようにしてもよい。
【００８８】
図１２は、第１の実施形態の半導体薄膜層１０４について、外形に曲率をつけた状態について示した平面図である。また、図１３は、第２の実施形態の半導体薄膜層１０４について、外形に曲率をつけた状態について示した平面図である。
【００８９】
半導体薄膜層１０４の外形の角に曲率をつけた場合、角に集中する膜応力を緩和することができる。その結果、半導体集積回路基板１０１表面の平坦化領域にボンディングされた半導体薄膜層１０４の角の部分からの剥がれを抑止することができる。
【００９０】
（Ｃ−３）上記の各実施形態の発光素子アレイ６００（半導体薄膜層１０４）において、発光素子１０３の配列は主走査方向Ｘ成分に等間隔なものには限定しない。また、上記の各実施形態の発光素子アレイ６００（半導体薄膜層１０４）において、発光素子１０３を副走査方向Ｙに光半導体素子配列を傾斜、屈曲ないし歪曲させているが、そのずれ方も規則的なものには限定しない。さらに、上記の各実施形態の発光素子アレイ６００（半導体薄膜層１０４）において、発光素子１０３の数、千鳥の段数などは図に記載の数に限定しない。
【００９１】
（Ｃ−４）上記の各実施形態において、半導体薄膜層１０４上に形成された発光素子アレイ６００は、４つの発光素子１０３を１つの組として、副走査方向Ｙの位置が等間隔でずれているものとして説明したが、図１４に示すように、所定数の発光素子１０３が連続して副走査方向Ｙで同じ位置（段）に配置された段形状の配列パターンとしてもよい。図１４に示す発光素子アレイ６００では、左端から４つの発光素子１０３−１〜１０３−４と、その次に続く４つの発光素子１０３−５〜１０３−８とで、段（副走査方向Ｙの位置）がずれた配列パターンとなっている。そして、図１４に示す半導体薄膜層１０４の外形は、発光素子アレイ６００の配列パターンに沿った段形状となっている。図１４に示す発光素子アレイ６００を搭載した光プリントヘッド１１０では、例えば、段（副走査方向Ｙの位置）ごとに、発光素子１０３の発光タイミングが異なることとなる。
【符号の説明】
【００９２】
１０１…半導体集積回路基板、１０２…平坦化膜、１０３…発光素子、１０３ａ…端子、１０４…半導体薄膜層、１１０…光プリントヘッド、１０５…電極端子、１０６…配線、１０７…半導体材料基板、１０７ａ…溝部、５００…複合素子チップ、６００…発光素子アレイ、７００…発光素子セット、８００…プリント配線基板、３０１…ＬＥＤプリンタ、３０２〜３０５…プロセスユニット、３０６…記録媒体、３０７…搬送経路、３０８…感光体ドラム、３１０…露光装置、３１１…現像装置、３１２…クリーニング装置、３１３…用紙カセット、３１４…ホッピングローラ、３１５、３１６…ピンチローラ、３１７、３１８…レジストローラ、３１９…転写ローラ、３２０、３２１、３２２、３２３…排出ローラ、３２５…スタッカ。
【図１】
2015193169.tif 000003
【図２】
2015193169.tif 000004
【図３】
2015193169.tif 000005
【図４】
2015193169.tif 000006
【図５】
2015193169.tif 000007
【図６】
2015193169.tif 000008
【図７】
2015193169.tif 000009
【図８】
2015193169.tif 000010
【図９】
2015193169.tif 000011
【図１０】
2015193169.tif 000012
【図１１】
2015193169.tif 000013
【図１２】
2015193169.tif 000014
【図１３】
2015193169.tif 000015
【図１４】
2015193169.tif 000016