(57)【要約】【課題】許容遅延時間の制約を満たしつつより少ない数のプロセッサで信号処理を行うことのできるレーダ信号処理装置を得る。【解決手段】処理プロセッサ２４ａ〜２４ｚは、中継プロセッサ２１から転送された受信データに対して複数の系統の処理を行う。管理プロセッサ２２は、処理プロセッサ２４ａ〜２４ｚに対して、複数の系統の処理の優先度を設定する。処理プロセッサ２４ａ〜２４ｚは、設定された遅延時間内に優先度に基づいて系統の処理のみを行い、それ以外の系統の処理は遅延時間とは無関係の時間に行う。【選択図】図１
2015064226.tif 000002
【特許請求の範囲】
【請求項１】
レーダの目標検出を行う複数の系統の処理結果から一つの系統の処理結果を選択するレーダ信号処理装置において、
それぞれが前記複数の系統の処理を実行する複数のプロセッサと、
前記複数のプロセッサのそれぞれに対して、前記複数の系統の処理の優先度を設定する優先度設定部とを備え、
前記複数のプロセッサは、設定された遅延時間内に前記優先度に基づいて系統の処理を行うことを特徴とするレーダ信号処理装置。
【請求項２】
前記一つの系統の処理結果を選択する処理結果訂正部を備え、
前記複数のプロセッサは、前記優先度が最上位の系統の処理を行った後、前記遅延時間とは無関係にそれよりも優先度の低い系統の処理を行い、かつ、前記優先度の低い系統の処理で本来選択すべき結果が得られた場合は、訂正メッセージを出力し、
前記処理結果訂正部は、前記訂正メッセージにより、優先度の高い系統の処理で得られた結果を訂正することを特徴とする請求項１記載のレーダ信号処理装置。
【請求項３】
前記複数のプロセッサは、本来選択すべき結果が得られた場合は確定メッセージを出力し、
前記処理結果訂正部は、前記確定メッセージを受け取った場合、当該確定メッセージを出力したプロセッサの訂正を行うための処理結果の保持を停止することを特徴とする請求項２記載のレーダ信号処理装置。
【請求項４】
前記複数のプロセッサは、優先度差が設定値未満の系統の処理は遅延時間内に行うことを特徴とする請求項１から請求項３のうちのいずれか１項記載のレーダ信号処理装置。
【請求項５】
前記複数のプロセッサは、優先度が最上位から設定された順位以内の系統の処理を遅延時間内に行うことを特徴とする請求項１から請求項４のうちのいずれか１項記載のレーダ信号処理装置。
【請求項６】
前記複数のプロセッサは、優先度が最上位の系統の処理に対して、優先度差が前記設定値以上ある系統の処理は行わないことを特徴とする請求項４記載のレーダ信号処理装置。
【請求項７】
前記複数のプロセッサは、優先度が最上位から設定された順位を超える系統の処理を行わないことを特徴とする請求項５記載のレーダ信号処理装置。
【請求項８】
前記複数のプロセッサは、優先度の低い系統の処理で選択すべき結果が得られた場合、当該選択すべき結果が得られた優先度よりも上位の優先度を持つ系統の処理結果の値と前記選択すべき結果との値とが一定値以上である場合にのみ前記訂正メッセージを出力することを特徴とする請求項２または請求項３記載のレーダ信号処理装置。
【請求項９】
前記優先度設定部は、設定された遅延時間内に優先度の異なる系統の処理を複数行っても当該遅延時間内に当該処理が完了する場合は、前記優先度の異なる複数の系統の処理を前記複数のプロセッサのそれぞれに設定することを特徴とする請求項１から請求項８のうちのいずれか１項記載のレーダ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電波等を用いて目標を検出・追尾するレーダの目標検出の処理を行うレーダ信号処理装置に関する。
【背景技術】
【０００２】
従来、受信信号を処理するための信号処理装置を備えたレーダ装置が知られており、このような信号処理装置として複数の信号を並行して処理するマルチプロセッサを備えたものがあった。
例えば、特許文献１には、複数のプロセッサを持ち、順次入力される受信データを、一時保存する外部メモリに蓄える信号処理装置が示されている。そして、特許文献１に記載された装置では、そのメモリから受信データを取り出し、空き状態にあるプロセッサに送り、信号処理を行うことが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−８５２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のレーダ信号処理装置において、目標の検出を行う処理が、複数系統からなり、各系統の結果の中から、追尾の処理に渡す結果を選択する処理になっている場合、それぞれのプロセッサが複数系統の処理を行う。このため、それぞれのプロセッサの処理時間が長くなり、従って、所定の許容遅延時間の制約を満たすためには多くのプロセッサが必要であるという問題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、許容遅延時間の制約を満たしつつより少ない数のプロセッサで信号処理を行うことのできるレーダ信号処理装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るレーダ信号処理装置は、レーダの目標検出を行う複数の系統の処理結果から一つの系統の処理結果を選択するレーダ信号処理装置において、それぞれが複数の系統の処理を実行する複数のプロセッサと、複数のプロセッサのそれぞれに対して、複数の系統の処理の優先度を設定する優先度設定部とを備え、複数のプロセッサは、設定された遅延時間内に優先度に基づいて系統の処理を行うようにしたものである。
【発明の効果】
【０００７】
この発明のレーダ信号処理装置は、複数のプロセッサは、設定された遅延時間内に優先度に基づいて系統の処理を行うようにしたので、許容遅延時間の制約を満たしつつより少ない数のプロセッサで信号処理を行うことができる。
【図面の簡単な説明】
【０００８】
【図１】この発明のレーダ信号処理装置を示す構成図である。
【図２】この発明のレーダ信号処理装置におけるプロセッサ数削減の効果を示す説明図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１によるレーダ信号処理装置を示す構成図である。
図１に示すレーダ信号処理装置は、送受信部１、検出処理部２、追尾処理部３、表示記録部４、管理制御部５を備えている。送受信部１は、レーダにおいて、電波を送受信する処理部である。検出処理部２は、送受信部１から受信信号を受け取り、目標の検出処理を行う処理部である。追尾処理部３は、検出処理部２から検出結果を受け取り、目標の追尾処理を行う処理部であり、検出処理部２におけるそれぞれの処理プロセッサ２４ａ〜２４ｚの複数の系統の処理結果から一つの系統の処理結果を選択する処理結果訂正部を構成している。表示記録部４は、追尾処理部３から追尾結果を受け取り、レーダとしての処理結果を表示・記録する処理部である。管理制御部５は、装置全体を管理・制御する制御部である。
【００１０】
検出処理部２は、追尾処理部３と共にレーダ信号処理装置を構成するもので、中継プロセッサ２１、管理プロセッサ２２、スイッチ２３、処理プロセッサ群２４を備えている。中継プロセッサ２１は、送受信部１から入力線２ａを介して受信信号を受け取り、処理プロセッサ群２４への中継を行うプロセッサであり、また、管理プロセッサ２２は、制御線２ｂを介して入力した管理制御部５からの制御情報に基づいて、各処理プロセッサ２４ａ〜２４ｚに対して２つの系統の処理のうち、いずれか一方の系統の処理を割り当てるプロセッサで、優先度設定部を構成している。スイッチ２３は、中継プロセッサ２１と処理プロセッサ２４ａ〜２４ｚ間のデータの中継、管理プロセッサ２２と処理プロセッサ群２４間のデータの中継、さらに処理プロセッサ群２４からのデータを出力線２ｃを介して追尾処理部３に転送する際の中継を行うためのスイッチである。処理プロセッサ群２４は、それぞれが、受信信号に対して複数の系統の処理を行う複数の処理プロセッサ２４ａ〜２４ｚからなるプロセッサ群である。
【００１１】
次に、実施の形態１のレーダ信号処理装置の動作について説明する。
先ず、レーダ信号処理装置の基本動作を説明する。
・管理制御部５は、ユーザや図示しない上位のシステムからの要求に従い、レーダの観測スケジュールや処理仕様を設定する。また、管理制御部５は、設定したスケジュールに従って、送受信部１に、電波の送信と受信を指示する。さらに、検出処理部２と追尾処理部３には、それぞれの処理仕様を指示する。
・送受信部１は、管理制御部５からの指示に従って、電波を放射し、受信した信号を、デジタルデータに変換して、検出処理部２へ渡す。
・検出処理部２は、送受信部１からデータを受け取り、検出処理を施し、検出結果を追尾処理部３へ渡す。
・追尾処理部３は、検出処理部２から処理結果を受け取り、追尾処理を施し、追尾結果を表示記録部４へ渡す。
・表示記録部４は、追尾処理部３から処理結果を受け取り、表示や記録を行う。この時、表示制御部４は、管理制御部５の指示に従って、表示や記録の内容を切り替える。また、処理結果の一部を、管理制御部５へ渡す。
・管理制御部５は、追尾処理の結果に基づいて、レーダの観測スケジュールや、処理仕様を修正する。
以後、上記の動作を繰り返す。
【００１２】
次に、検出処理部２の基本動作について説明する。
・管理プロセッサ２２は、管理制御部５から、制御線２ｂ経由で、処理仕様を受け取る。
・管理プロセッサ２２は、処理プロセッサ群２４の稼働状況や過去の処理結果を基に、検出処理のスケジューリングと処理仕様を作成し、スケジューリング結果を、中継プロセッサ２１へ通知する。また、スケジューリングで処理の割り当てを行った処理プロセッサに対し、処理の割り当てを予告すると共に、処理仕様を通知する。
・中継プロセッサ２１は、入力線２ａから受信データを受け取り、スケジューリング結果に基づき、担当する処理プロセッサへ、受信データを転送する。
・処理プロセッサ群２４のうち、受信データを受け取ったプロセッサは、検出処理を施し、処理結果を出力線２ｃ経由で、追尾処理部３へ送り出す。また、管理プロセッサ２２に、送り出し完了と処理結果の一部を報告する。
以上が、検出処理部２の基本動作である。
【００１３】
ここで、処理プロセッサ２４ａ〜２４ｚが行う検出処理は、系統が分かれる複数の処理で構成される。例えば、検出処理Ａ系と検出処理Ｂ系の２つで構成される。検出処理は、本来、この両方実施し、両方の結果を比較し、良い結果が得られた方を、検出処理の結果とする。しかし、本実施の形態では、管理プロセッサ２２が、受信データ毎に、Ａ系とＢ系のうち片方の系の処理を選択し、その実行を処理プロセッサ２４ａ〜２４ｚに通知する。処理プロセッサ２４ａ〜２４ｚは、指定された方の系の処理を実施し、その結果を追尾処理部３へ送る。処理プロセッサ２４ａ〜２４ｚは、処理完了を通知した後、次の処理が割り当てられるまでの空き時間を利用して、指定されなかった方の処理を実施する。そして、指定された系と指定されなかった系の結果を比較し、比較結果を管理プロセッサ１１に通知する。また、指定されなかった系が良かった場合は、追尾処理部３に対して、改めて、送信済みの結果を訂正するメッセージと共に、処理結果を送信する。指定した方が良かった場合には、追尾処理部３への通知は行わない。
【００１４】
ここで、検出処理Ａ系と検出処理Ｂ系の一例を挙げる。例えば、そのまま検出処理を行う系と、静止目標からの信号を抑圧するＭＴＩ（Ｍｏｖｉｎｇ  Ｔａｒｇｅｔ  Ｉｎｄｉｃａｔｏｒ）処理を施してから検出処理を行う系の２系がこれに相当する。
【００１５】
追尾処理部３は、検出処理部２から検出結果を受け取るが、受け取ったのち、その訂正メッセージを受け取る可能性があるために、訂正に対応できるように、処理前の情報を保持しておく。なお、追尾処理部３は、検出結果を受け取る毎に、追尾処理を実施し、その結果を表示記録部４へ送る。表示記録部４は、表示の場合は、最初の追尾結果のみを表示し、訂正に応じた追尾結果を無視することを基本とするが、改めて表示を訂正しても良い。記録の場合は、訂正に応じた追尾結果への修正、または、同結果の追記を行う。
【００１６】
以上の動作により、複数系統に分かれる検出処理において、表示までに必要な検出処理は、１系統のみとなる。例えば、表示までの遅延を２秒、目標物の追尾を行う際の観測頻度が１０秒間隔となるレーダでは、表示までの遅延を守るために、多数のプロセッサを用意する。本実施の形態の検出処理部２では、複数ある系の一方のみを処理し、残る系については、観測頻度の１０秒を守れる範囲で、空き時間を利用して処理すれば良いことになる。
この結果、その分処理負荷が減り、より少ないプロセッサ数で、検出処理部２を構成することができる。
【００１７】
図２は、プロセッサ数削減の効果を簡単に示したものである。
図の左のタイムチャートは、本実施の形態で処理をした時の中継プロセッサ２１と、処理プロセッサ２４ａ〜２４ｃの動作を示している。タイムチャートの各四角にある数字は、受信信号に付与した番号である。
図の右のタイムチャートは、検出処理のＡ系とＢ系の処理負荷がほぼ同一であるとして、両方の処理を実施した後、良い方の結果を送信するとした場合の動作を示したものである。従って、処理プロセッサの演算の部分の時間が、本実施の形態の例に比べ、ほぼ倍の時間になっている。
このように、本実施の形態では、所定の許容遅延時間の制約を満たしつつ、少ないプロセッサ数で、検出処理を行うことができる。なお、図には示してないが、図２中の空き時間では、指定しなかった系の処理がある場合、その処理を行う。
【００１８】
以上説明したように、実施の形態１のレーダ信号処理装置によれば、レーダの目標検出を行う複数の系統の処理結果から一つの系統の処理結果を選択するレーダ信号処理装置において、それぞれが複数の系統の処理を実行する複数のプロセッサと、複数のプロセッサのそれぞれに対して、複数の系統の処理の優先度を設定する優先度設定部とを備え、複数のプロセッサは、設定された遅延時間内に優先度に基づいて系統の処理を行うようにしたので、許容遅延時間の制約を満たしつつより少ない数のプロセッサで信号処理を行うことができる。
【００１９】
また、実施の形態１のレーダ信号処理装置によれば、一つの系統の処理結果を選択する処理結果訂正部を備え、複数のプロセッサは、優先度が最上位の系統の処理を行った後、遅延時間とは無関係にそれよりも優先度の低い系統の処理を行い、かつ、優先度の低い系統の処理で本来選択すべき結果が得られた場合は、訂正メッセージを出力し、処理結果訂正部は、訂正メッセージにより、優先度の高い系統の処理で得られた結果を訂正するようにしたので、少ない数のプロセッサで信号処理を行うことができると共に、目標検出処理として精度の低下を防止することができる。
【００２０】
実施の形態２．
実施の形態１では、訂正が必要な場合のみ、検出処理部２から追尾処理部３へ訂正メッセージを送信していた。これに加えて、訂正が不要な場合にも、検出処理部２から追尾処理部３へ、検出結果の確定メッセージを送信する形態をとることもできる。すなわち、実施の形態２では、処理プロセッサ２４ａ〜２４ｚは、本来選択すべき結果が得られた場合は確定メッセージを出力し、追尾処理部３は、処理プロセッサ２４ａ〜２４ｚからの確定メッセージを受け取った場合は、それ以降、確定メッセージを出力したプロセッサの訂正を行うための処理結果の保持を停止するものである。
【００２１】
これにより、追尾処理部３では、確定メッセージを受け取った後、訂正処理のために保持していたデータを破棄することができる。
【００２２】
以上説明したように、実施の形態２のレーダ信号処理装置によれば、複数のプロセッサは、本来選択すべき結果が得られた場合は確定メッセージを出力し、処理結果訂正部は、確定メッセージを受け取った場合、確定メッセージを出力したプロセッサの訂正を行うための処理結果の保持を停止するようにしたので、訂正処理を行うために必要なメモリ容量を少なくすることができる。
【００２３】
実施の形態３．
実施の形態１では、複数系統ある処理の１つのみを処理するとしていた。しかし、本実施の形態では、各受信信号、各系統に、過去の処理状況を元にした優先度を設定する。処理プロセッサ２４ａ〜２４ｚでは、各系統の優先度差が設定した閾値以下（優先度が設定値未満）の場合には、両方の系統の処理を実施し、良い結果のみを出力する。すなわち、実施の形態３では、処理プロセッサ２４ａ〜２４ｚは、それぞれ、優先度差が設定値未満の系統の処理は遅延時間内に行うようにしたものである。
これにより、２つの系統の各検出処理において、優先度差の小さいものは、従来の処理が行われるため、（訂正対象としない）表示と、追尾処理とのずれを回避することができる。
【００２４】
以上説明したように実施の形態３のレーダ信号処理装置によれば、複数のプロセッサは、優先度差が設定値未満の系統の処理は遅延時間内に行うようにしたので、実際の追尾処理と表示とのずれを回避することができる。
【００２５】
実施の形態４．
実施の形態３では、優先度差が少ない場合に、両系統の処理を行い、良い方を選択して処理するとしていたが、優先度の値自体に閾値を設けることで、一定の閾値以上のものは、常に処理するという形をとることもできる。すなわち、実施の形態４では、処理プロセッサ２４ａ〜２４ｚは、それぞれ優先度が最上位から設定された順位以内の系統の処理を遅延時間内に行うようにしたものである。
【００２６】
これにより、注目される領域などの目標検出では、高い優先度を設定することで、両系統の処理を行った結果に基づいて、後から訂正されることのない、追尾処理を行い、その結果を表示に反映させることができる。
【００２７】
以上説明したように、実施の形態４のレーダ信号処理装置によれば、複数のプロセッサは、それぞれ優先度が最上位から設定された順位以内の系統の処理を遅延時間内に行うようにしたので、実際の追尾処理と表示とのずれを回避することができる。
【００２８】
実施の形態５．
実施の形態１〜４では、最終的には、全系統の処理を実施するが、優先度の低い系統の処理や、優先度の差が大きい時に優先度が低い側の系統の処理は、訂正不要と見なし、処理自体を省略してもよい。すなわち、実施の形態５では、処理プロセッサ２４ａ〜２４ｚは、それぞれ優先度が最上位の系統の処理に対して、優先度差が設定値以上ある系統の処理は行わないこととしたものである。また、実施の形態５では、処理プロセッサ２４ａ〜２４ｚは、優先度が最上位から設定された順位を超える系統の処理を行わないことしたものである。
【００２９】
これにより、空き時間を利用して行う処理の量が減るため、空き時間が十分存在せず、これらの処理が、必要とするプロセッサ数を左右している場合には、必要とするプロセッサ数を減らすことができる。また、空き時間が十分ある場合でも、空き時間に消費電力を下げる制御と組み合わせることで、レーダ信号処理装置の消費電力を抑えることができる。
【００３０】
以上説明したように、実施の形態５のレーダ信号処理装置によれば、複数のプロセッサは、優先度が最上位の系統の処理に対して、優先度差が設定値以上ある系統の処理は行わないようにしたので、必要とするプロセッサ数を減少させることができると共にレーダ信号処理装置としての消費電力を抑えることができる。
【００３１】
また、実施の形態５のレーダ信号処理装置によれば、複数のプロセッサは、優先度が最上位から設定された順位を超える系統の処理を行わないことにしたので、必要とするプロセッサ数を減少させることができると共にレーダ信号処理装置としての消費電力を抑えることができる。
【００３２】
実施の形態６．
検出処理の系統として、精度の粗い簡易処理系統と、本来の精度を持つ従来処理系統の２つの系統を設け、精度の粗い簡易処理系統を処理する系統として指定する。
この場合、最終的に良い結果は、常に、処理しなかった従来処理系統になる。しかし、処理プロセッサ２４ａ〜２４ｚでは、両者の差が閾値を超えた場合のみ、訂正メッセージを送信する。即ち、実施の形態６では、処理プロセッサ２４ａ〜２４ｚのそれぞれは、優先度の低い系統の処理で選択すべき結果が得られた場合、その優先度よりも上位の優先度を持つ系統の処理結果の値と、選択すべき結果との値とが一定値以上である場合にのみ訂正メッセージを出力するようにしたものである。
これにより、表示までの遅延で行わなければならない処理の負荷を減らせるため、より少ないプロセッサ数で、検出処理部２を構成することができる。
【００３３】
以上説明したように、実施の形態６のレーダ信号処理装置によれば、複数のプロセッサは、優先度の低い系統の処理で選択すべき結果が得られた場合、選択すべき結果が得られた優先度よりも上位の優先度を持つ系統の処理結果の値と選択すべき結果との値とが一定値以上である場合にのみ訂正メッセージを出力するようにしたので、より少ないプロセッサ数を実現することができる。
【００３４】
実施の形態７．
管理プロセッサ１１で作成した検出処理のスケジューリングにおいて、選択されてない系統の処理のうち、優先度が高い処理について、一緒に処理を行っても、遅延時間の要求を満たせる場合、両系統を一緒に処理する。すなわち、実施の形態７では、管理プロセッサ２２は、設定された遅延時間内に優先度の異なる系統の処理を複数行っても遅延時間内にこれらの処理が完了する場合は、優先度の異なる複数の系統の処理を処理プロセッサ２４ａ〜２４ｚのそれぞれに設定するようにしたものである。
これにより、スケジューリングした結果、空き時間に余裕がある場合には、両系統の処理を行った結果に基づいて、後から訂正されることのない、追尾処理を行い、その結果を表示に反映させることができる。
【００３５】
以上説明したように、実施の形態７のレーダ信号処理装置によれば、優先度設定部は、設定された遅延時間内に優先度の異なる系統の処理を複数行っても遅延時間内にこれらの処理が完了する場合は、優先度の異なる複数の系統の処理を複数のプロセッサのそれぞれに設定するようにしたので、少ない数のプロセッサで信号処理を行うことのできるという効果を有しながら実際の追尾処理と表示とのずれを回避することができる。
【００３６】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００３７】
１  送受信部、２  検出処理部、２ａ  入力線、２ｂ  制御線、２ｃ  出力線、３  追尾処理部、４  表示記録部、５  管理制御部、２１  中継プロセッサ、２２  管理プロセッサ、２３  スイッチ、２４  処理プロセッサ群、２４ａ〜２４ｚ  処理プロセッサ。
【図１】
2015064226.tif 000003
【図２】
2015064226.tif 000004