(57)【要約】【課題】昇圧回路を備えるＣＶ変換回路において、スイッチングノイズの低減が図れるＣＶ変換回路を提供すること。【解決手段】タイミング制御部は、サンプルホールド回路のサンプルホールドのタイミングから所定の期間ＴＡだけ先だって、チャージポンプ回路に供給するイネーブル信号をローレベルにする。チャージポンプ回路は、イネーブル信号を受けて、動作を停止する。これにより、サンプルホールド回路によってサンプルホールドされる電圧には、チャージポンプ回路内で発生したスイッチングノイズが重畳されない。【選択図】図３
2015137883.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングに応じて第１入力電圧を第２入力電圧に昇圧する昇圧回路と、
物理量に応じて静電容量の値が変動し前記昇圧回路から前記第２入力電圧が供給される可変容量素子と、
前記可変容量素子から供給される電荷の積分結果を出力電圧として出力する積分回路と、
前記積分回路から出力される出力電圧をサンプルホールドするサンプルホールド回路と、を備え、
前記昇圧回路は、前記スイッチングのタイミングを、前記サンプルホールド回路が前記出力電圧をサンプルホールドするタイミングからずらすことを特徴とするＣＶ変換回路。
【請求項２】
前記昇圧回路は、前記サンプルホールド回路がサンプルホールドするタイミングにおいて、前記スイッチングを停止することを特徴とする請求項１に記載のＣＶ変換回路。
【請求項３】
前記昇圧回路は、前記サンプルホールド回路がサンプルホールドするタイミングに前記スイッチングが行われないように、前記スイッチングの周期を長くすることを特徴とする請求項１又は請求項２に記載のＣＶ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願に開示の技術は、静電容量の変動に応じた電圧を出力するＣＶ変換回路に関するものである。
【背景技術】
【０００２】
従来、静電容量型の慣性センサ、例えばジャイロセンサには、角速度を検出するための振動子と、当該振動子を駆動する駆動回路とを備え、振動子と駆動回路とを接続したフィードバック回路が構成されたものがある（特許文献１など）。特許文献１に開示されるジャイロセンサでは、加速度の検出動作において、自励発振と呼ばれる固有の周波数で振動子を駆動した状態とする。ジャイロセンサには、振動子の自励発振を好適に実施させるために、外部から供給される５Ｖ電圧を昇圧する昇圧回路が設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３４９４０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、静電容量型の慣性センサとしては、例えば、加速度や角速度に応じて変動する可変容量素子に矩形波の入力信号を供給した状態で、可変容量素子の静電容量の変化量を積分回路によって電圧値に変換するＣＶ変換回路を備えるものがある。この種のＣＶ変換回路では、検出結果としての出力信号におけるＳ／Ｎ比を改善させる方法として、入力信号の波高値を高くすることが考えられる。例えば、可変容量素子に供給する入力信号をチャージポンプ回路によって昇圧することが考えられる。しかしながら、チャージポンプ回路で入力信号を昇圧しようとすると、チャージポンプ回路内で発生するスイッチングノイズが入力信号、ひいてはＣＶ変換回路の出力信号に含まれることとなり、Ｓ／Ｎ比の改善が十分に図れないことが問題としてある。
【０００５】
本願に開示される技術は、上記の課題に鑑み提案されたものである。昇圧回路を備えるＣＶ変換回路において、スイッチングノイズの低減が図れるＣＶ変換回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願に開示される技術に係るＣＶ変換回路は、スイッチングに応じて第１入力電圧を第２入力電圧に昇圧する昇圧回路と、物理量に応じて静電容量の値が変動し昇圧回路から第２入力電圧が供給される可変容量素子と、可変容量素子から供給される電荷の積分結果を出力電圧として出力する積分回路と、積分回路から出力される出力電圧をサンプルホールドするサンプルホールド回路と、を備え、昇圧回路は、スイッチングのタイミングを、サンプルホールド回路が出力電圧をサンプルホールドするタイミングからずらすことを特徴とする。
【０００７】
当該ＣＶ変換回路では、昇圧回路は、サンプルホールド回路の動作に合わせて、スイッチングを停止させる、あるいはスイッチング周期を長くする等の処理をして、スイッチングのタイミングを、積分回路の出力電圧をサンプルホールド回路がサンプルホールドするタイミングからずらす。これにより、サンプルホールド回路によってサンプルホールドされる電圧には、昇圧回路内で発生したスイッチングノイズが重畳されない。従って、当該ＣＶ変換回路では、昇圧回路によって第１入力電圧を第２入力電圧に昇圧しサンプルホールド回路の出力電圧のＳ／Ｎ比の改善が図られるとともに、サンプルホールド回路と昇圧回路との動作タイミングをずらすことによってスイッチングノイズの低減を図り、より一層のＳ／Ｎ比の改善が図れる。
【０００８】
また、本願に開示される技術に係るＣＶ変換回路において、昇圧回路は、サンプルホールド回路がサンプルホールドするタイミングにおいて、スイッチングを停止する構成としてもよい。
【０００９】
当該ＣＶ変換回路では、昇圧回路が、サンプルホールドのタイミングにおいてスイッチングを停止させることによって、スイッチングノイズの低減が実現される。当該ＣＶ変換回路では、昇圧回路とサンプルホールド回路とが非同期で動作する場合であっても、サンプルホールドのタイミングで昇圧回路のスイッチングが確実に停止されるため、有効である。
【００１０】
また、本願に開示される技術に係るＣＶ変換回路において、昇圧回路は、サンプルホールド回路がサンプルホールドするタイミングにスイッチングが行われないように、スイッチングの周期を長くする構成としてもよい。
【００１１】
当該ＣＶ変換回路では、昇圧回路が、サンプルホールド回路がサンプルホールドするタイミングにスイッチングが行われないように、スイッチングの周期を長くすることによって、スイッチングノイズの低減が実現される。
【発明の効果】
【００１２】
本願に開示される技術によれば、昇圧回路を備えるＣＶ変換回路において、スイッチングノイズの低減が図れるＣＶ変換回路を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本実施例のＣＶ変換回路の構成を示す回路図である。
【図２】チャージポンプ回路のスイッチング周期と、サンプルホールド回路のサンプルホールドのタイミングとの動作例を示すタイムチャートである。
【図３】図２のタイミングチャートの一部拡大図である。
【図４】スイッチング周期と基準電圧に重畳されるスイッチングノイズとの関係を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明を具体化した一実施例について添付図面を参照しながら説明する。なお、添付図面は、説明の便宜上、実際の波形・周期とは異なって図示されている部分がある。図１は、本実施例のＣＶ変換回路の構成を示している。図１に示すＣＶ変換回路１０は、例えば、静電容量型の加速度センサに適用されるものであり、チャージポンプ回路ＣＰと、第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２と、積分回路１１と、サンプルホールド回路１２と、タイミング制御部１３とを有している。ＣＶ変換回路１０は、加速度に応じて変動する第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２の静電容量に応じた電圧値の正相出力信号Ｖｏｕｔｐ及び逆相出力信号Ｖｏｕｔｎを出力する回路である。本実施例のＣＶ変換回路１０は、サンプルホールド回路１２が積分回路１１の正相出力電圧ＶＯｐ及び逆相出力電圧ＶＯｎを正相容量素子Ｃｏｕｔ１及び逆相容量素子Ｃｏｕｔ２にサンプルホールドするタイミングに合わせて、タイミング制御部１３がチャージポンプ回路ＣＰを停止させる。
【００１５】
詳述すると、第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２の各々は、一方の電極が共通端子としてノードＮ１ｐに接続されている。第１可変容量素子Ｃｉｎ１は、ノードＮ１ｐに接続される電極とは異なる電極にスイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ３ｐが接続され、いずれか１つのスイッチがＯＮされる。また、チャージポンプ回路ＣＰは、複数の出力端子がスイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ３ｐの各々に接続されている。チャージポンプ回路ＣＰは、例えば、外部から供給されるクロック信号ＣＫｃｐに同期して内部のスイッチを駆動し、複数のコンデンサの接続を順番に切り替えながら第１入力電圧Ｖｉｎを昇圧する。チャージポンプ回路ＣＰは、例えば、第１入力電圧Ｖｉｎを昇圧した高電圧を複数の抵抗素子で按分して、プラス側の基準電圧Ｖｒｅｆｐ、基準電圧Ｖｒｅｆ、マイナス側の基準電圧ＶｒｅｆｎとしてスイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ３ｐの各々に接続された出力端子に出力する。
【００１６】
第２可変容量素子Ｃｉｎ２は、第１可変容量素子Ｃｉｎ１と同様に、ノードＮ１ｐに接続される電極とは異なる電極にスイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ３ｎが接続され、いずれか１つのスイッチがＯＮされ、プラス側の基準電圧Ｖｒｅｆｐ、基準電圧Ｖｒｅｆ、マイナス側の基準電圧Ｖｒｅｆｎのいずれかがチャージポンプ回路ＣＰから供給される。なお、図１において、チャージポンプ回路ＣＰと第２可変容量素子Ｃｉｎ２との接続については図示を省略する。
【００１７】
タイミング制御部１３は、制御信号によってスイッチＳＷ１ｐ〜ＳＷ３ｐ及びスイッチＳＷ１ｎ〜ＳＷ３ｎのＯＮ／ＯＦＦを制御して、第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２の各々に、基準電圧に対して相補な正相入力信号ＶＩｐ及び逆相入力信号ＶＩｎを供給する。また、タイミング制御部１３は、イネーブル信号ＥＮをチャージポンプ回路ＣＰに送出し、チャージポンプ回路ＣＰの稼働あるいは停止を制御する。
【００１８】
積分回路１１は、第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２を介してノードＮ１ｐに供給される電荷を積分し、積分結果を示す正相出力電圧ＶＯｐ及び逆相出力電圧ＶＯｎを出力する回路である。積分回路１１は、差動増幅器１５と、帰還容量素子Ｃｆ１，Ｃｆ２と、帰還容量素子Ｃｆ１，Ｃｆ２の各々に並列に接続されたスイッチＳＷ４ｐ，ＳＷ４ｎとを有する。
【００１９】
ノードＮ１ｐは、差動増幅器１５の反転入力端子（−入力端子）に接続されている。帰還容量素子Ｃｆ１は、差動増幅器１５の反転入力端子と非反転出力端子（＋出力端子）との間に接続されている。帰還容量素子Ｃｆ２は、差動増幅器１５の非反転入力端子（＋入力端子）と反転出力端子（−出力端子）との間に接続されている。差動増幅器１５の非反転入力端子が接続されるノードＮ１ｎは、容量素子Ｃ１を介して基準電圧Ｖｒｅｆが供給されている。差動増幅器１５の非反転出力端子は、正相出力電圧ＶＯｐを出力するノードＮ２ｐに接続されている。差動増幅器１５の反転出力端子は、逆相出力電圧ＶＯｎを出力するノードＮ２ｎに接続されている。
【００２０】
積分回路１１の後段にはサンプルホールド回路１２が接続されている。サンプルホールド回路１２は、スイッチＳＷ５ｐ，ＳＷ５ｎと、スイッチＳＷ６ｐ，ＳＷ６ｎと、正相容量素子Ｃｏｕｔ１と、逆相容量素子Ｃｏｕｔ２とを有する。スイッチＳＷ５ｐは、ノードＮ２ｐと、正相容量素子Ｃｏｕｔ１の一方の電極が接続されるノードＮ３ｐとの間に接続されている。また、スイッチＳＷ５ｎは、ノードＮ２ｎと、逆相容量素子Ｃｏｕｔ２の一方の電極が接続されるノードＮ３ｎとの間に接続されている。スイッチＳＷ６ｐは、ノードＮ２ｎと、ノードＮ３ｐとの間に接続されている。また、スイッチＳＷ６ｎは、ノードＮ２ｐと、ノードＮ３ｎとの間に接続されている。正相容量素子Ｃｏｕｔ１は、一方の電極がノードＮ３ｐに接続され、他方の電極に基準電圧Ｖｒｅｆが供給されている。また、逆相容量素子Ｃｏｕｔ２は、一方の電極がノードＮ３ｎに接続され、他方の電極に基準電圧Ｖｒｅｆが供給されている。
【００２１】
タイミング制御部１３は、スイッチＳＷ１ｐ〜ＳＷ３ｐ及びスイッチＳＷ１ｎ〜ＳＷ３ｎをＯＮ／ＯＦＦ制御して正相入力信号ＶＩｐ及び逆相入力信号ＶＩｎを生成するとともに、他のスイッチＳＷ４ｐ〜ＳＷ６ｐ及びスイッチＳＷ４ｎ〜ＳＷ６ｎのＯＮ／ＯＦＦ制御を行う。
【００２２】
図２は、ＣＶ変換回路１０の動作を示すタイムチャートである。チャージポンプ回路ＣＰは、例えば、タイミング制御部１３からハイレベルのイネーブル信号ＥＮが入力されると、内部に設けられた複数のスイッチをクロック信号ＣＫｃｐに同期させてスイッチングさせ、第１入力電圧Ｖｉｎの昇圧動作を行う。タイミング制御部１３は、スイッチＳＷ１ｐ〜ＳＷ３ｐ，ＳＷ１ｎ〜ＳＷ３ｎを駆動して、基準電圧Ｖｒｅｆを中心に、正方向に基準電圧Ｖｒｅｆｐ、負方向に基準電圧Ｖｒｅｆｎだけ振れる相補な矩形波形を持った正相入力信号ＶＩｐを第１可変容量素子Ｃｉｎ１に、逆相入力信号ＶＩｎを第２可変容量素子Ｃｉｎ２の各々に供給する。タイミング制御部１３は、図２の動作状態に先立つ初期化時にスイッチＳＷ４ｐ及びスイッチＳＷ４ｎをＯＮし、ノードＮ１ｐとノードＮ２ｐ、及びノードＮ１ｎとノードＮ２ｎとを短絡したうえで基準電圧Ｖｒｅｆに初期化させて、再度スイッチＳＷ４ｐ及びスイッチＳＷ４ｎをＯＦＦする。
【００２３】
図２では、スイッチＳＷ４ｐ，ＳＷ４ｎによる初期化後、スイッチＳＷ５ｐ，ＳＷ５ｎによるサンプルホールドが行われ、続いてスイッチＳＷ６ｐ，ＳＷ６ｎによるサンプルホールドが行われる。ＣＶ変換回路１０は、例えば、正相入力信号ＶＩｐ及び逆相入力信号ＶＩｎが供給される状態で、加速度に応じて第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２の各々の静電容量が変動する。ＣＶ変換回路１０は、例えば、加速度が加わっていない状態では、第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２の静電容量に変動がなく、また第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２の静電容量が変動したとしても変動の態様によって差動増幅器１５の正相出力電圧ＶＯｐ及び逆相出力電圧ＶＯｎの基準電圧Ｖｒｅｆに対するプラス側及びマイナス側の極性が反転するため、以下の説明では、一例として、第１可変容量素子Ｃｉｎ１の静電容量が減少し、相対的に第２可変容量素子Ｃｉｎ２の静電容量が増大した場合の動作について説明する。この場合、第１可変容量素子Ｃｉｎ１の減少した静電容量を−ΔＣ、第２可変容量素子Ｃｉｎ２の増加した静電容量をΔＣとする。
【００２４】
例えば、タイミング制御部１３によってスイッチＳＷ１ｐ，ＳＷ１ｎがＯＮされると、第１可変容量素子Ｃｉｎ１に蓄積される電荷は、加速度が加わっていない状態に比べてΔＱ１＝−ΔＣ（Ｖｒｅｆｐ−Ｖｒｅｆ）だけ変動する。第２可変容量素子Ｃｉｎ２に蓄積される電荷は、加速度が加わっていない状態に比べてΔＱ２＝ΔＣ（Ｖｒｅｆｎ−Ｖｒｅｆ）だけ変動する。その結果、静電容量の変動にともなって生じる第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２に蓄積される電荷の変動分が、ΔＱ１とΔＱ２とを合計したマイナスの差分電荷―ΔＱとしてノードＮ１ｐに誘起される。積分回路１１は、差動増幅器１５の反転入力端子に入力されるマイナスの変化量（差分電荷―ΔＱ）に応じて、正相出力電圧ＶＯｐ及び逆相出力電圧ＶＯｎを変化させる。差動増幅器１５は、ノードＮ１ｐに誘起されるマイナスの差分電荷―ΔＱが帰還容量素子Ｃｆ１に蓄積あるいは帰還容量素子Ｃｆ１から引き抜かれるように正相出力電圧ＶＯｐを変化させる。同時に、ノードＮ１ｎがノードＮ１ｐと仮想接地の状態を維持するように逆相出力電圧ＶＯｎを変化させて帰還容量素子Ｃｆ２への電荷の充放電が行われる。この場合において、差動増幅器１５は、タイミング制御部１３によってスイッチＳＷ１ｐ，ＳＷ１ｎがＯＮされた状態では高レベルの正相出力電圧ＶＯｐを出力し、スイッチＳＷ３ｐ，ＳＷ３ｎがＯＮされた状態では低レベルの正相出力電圧ＶＯｐを出力する。従って、第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２の静電容量の変化量と、供給される基準電圧Ｖｒｅｆｐ，Ｖｒｅｆｎの電圧レベルとに応じて基準電圧Ｖｒｅｆに対してプラス側及びマイナス側に極性が変化する正相出力電圧ＶＯｐを出力する。同様に、差動増幅器１５は、タイミング制御部１３によってスイッチＳＷ１ｐ，ＳＷ１ｎがＯＮされた状態では低レベルの逆相出力電圧ＶＯｎを出力し、スイッチＳＷ３ｐ，ＳＷ３ｎがＯＮされた状態では高レベルの逆相出力電圧ＶＯｎを出力する。
【００２５】
上記したように、ＣＶ変換回路１０は、基準電圧に対して電圧レベルが交互に入れ替わる相補な電圧信号（正相入力信号ＶＩｐ及び逆相入力信号ＶＩｎ）が与えられる第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２が接続されるノードＮ１ｐに誘起されるマイナスの差分電荷−ΔＱが差動増幅器１５に入力され、当該差動増幅器１５から差分電荷−ΔＱに応じた差分電圧（正相出力電圧ＶＯｐ及び逆相出力電圧ＶＯｎ）が出力される。
【００２６】
タイミング制御部１３は、正相入力信号ＶＩｐが高レベル、逆相入力信号ＶＩｎが低レベルであるサンプリング期間に、スイッチＳＷ５ｐ，ＳＷ５ｎをＯＮ、スイッチＳＷ６ｐ，ＳＷ６ｎをＯＦＦする。また、タイミング制御部１３は、正相入力信号ＶＩｐが低レベル、逆相入力信号ＶＩｎが高レベルであるサンプリング期間に、スイッチＳＷ５ｐ，ＳＷ５ｎをＯＦＦ、スイッチＳＷ６ｐ，ＳＷ６ｎをＯＮする。この結果、上記した第１可変容量素子Ｃｉｎ１の静電容量が減少し、第２可変容量素子Ｃｉｎ２の静電容量が増大する場合には、正相容量素子Ｃｏｕｔ１には、高レベルである正相出力電圧ＶＯｐと、高レベルである逆相出力電圧ＶＯｎとが交互にサンプルホールドされる。また、逆相容量素子Ｃｏｕｔ２には、低レベルである正相出力電圧ＶＯｐと、低レベルである逆相出力電圧ＶＯｎが交互にサンプルホールドされる。このようにして、第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２の差分電荷−ΔＱに応じた正相出力信号Ｖｏｕｔｐ及び逆相出力信号ＶｏｕｔｎがノードＮ３ｐ，Ｎ３ｎから後段の回路（Ａ／Ｄ変換回路など）に出力される。なお、第１可変容量素子Ｃｉｎ１の静電容量が増大し、相対的に第２可変容量素子Ｃｉｎ２の静電容量が減少した場合の動作については、上記した場合と正相出力電圧ＶＯｐ及び逆相出力電圧ＶＯｎ等の基準電圧Ｖｒｅｆに対するプラス側及びマイナス側の極性が異なるのみで同様の動作となるため、ここでの説明は省略する。
【００２７】
ここで、チャージポンプ回路ＣＰは、昇圧動作にともなって内部に設けられた複数のスイッチをクロック信号ＣＫｃｐに同期させてスイッチングさせる。この際に、チャージポンプ回路ＣＰは、スイッチングにともなって生じるスイッチングノイズが正相入力信号ＶＩｐ及び逆相入力信号ＶＩｎに重畳されて出力されることとなる。図２に示すように、クロック信号ＣＫｃｐの周期は、サンプルホールド回路１２がスイッチＳＷ５ｐなどを駆動するサンプリング周期に比べて短い。このため、チャージポンプ回路ＣＰ内で発生したスイッチングノイズは、ノードＮ３ｐ，Ｎ３ｎから後段の回路に出力される正相出力信号Ｖｏｕｔｐ及び逆相出力信号Ｖｏｕｔｎに重畳されることとなり、結果として、正相出力信号Ｖｏｕｔｐ及び逆相出力信号ＶｏｕｔｎのＳ／Ｎ比が悪化して後段の回路において誤って処理されてしまう。
【００２８】
この問題に対し、本実施例のＣＶ変換回路１０では、サンプルホールド回路１２がサンプルホールドするタイミングに合わせて、タイミング制御部１３がチャージポンプ回路ＣＰに供給するイネーブル信号ＥＮをローレベルに変更させ駆動を停止させる。これによって、ＣＶ変換回路１０は、チャージポンプ回路ＣＰ内で発生するスイッチングノイズが正相出力信号Ｖｏｕｔｐ及び逆相出力信号Ｖｏｕｔｎに重畳されるのを防止している。
【００２９】
図３は、図２のタイミングチャートにおけるサンプルホールドの瞬間を含む、スイッチＳＷ５ｐ，ＳＷ５ｎの駆動信号とクロック信号ＣＫｃｐの波形を拡大した図である。タイミング制御部１３は、所定のサンプリング周期でサンプルホールド回路１２のスイッチＳＷ５ｐ，ＳＷ５ｎをＯＮ／ＯＦＦする。スイッチＳＷ５ｐ，ＳＷ５ｎがＯＮされると、正相出力電圧ＶＯｐ及び逆相出力電圧ＶＯｎに応じた電荷が正相容量素子Ｃｏｕｔ１及び逆相容量素子Ｃｏｕｔ２に徐々に蓄積され、十分に蓄積された後でスイッチＳＷ５ｐ，ＳＷ５ｎがＯＦＦされ回路から切断されることによって、蓄積された電荷がホールドされた状態となる。
【００３０】
また、タイミング制御部１３は、スイッチＳＷ５ｐ，ＳＷ５ｎをＯＦＦするサンプルホールドのタイミングから所定の期間ＴＡだけ先だって、チャージポンプ回路ＣＰに供給するイネーブル信号ＥＮをローレベルに変更する（図３参照）。チャージポンプ回路ＣＰは、サンプルホールドのタイミングから期間ＴＡだけ前に、クロック信号ＣＫｃｐの入力を停止させ、動作が停止する。
【００３１】
また、タイミング制御部１３は、スイッチＳＷ５ｐ，ＳＷ５ｎをＯＦＦするサンプルホールドのタイミングから所定の期間ＴＢだけ後に、チャージポンプ回路ＣＰに供給するイネーブル信号ＥＮをハイレベルに変更する（図３参照）。チャージポンプ回路ＣＰは、サンプルホールドのタイミングから期間ＴＢだけ後に、クロック信号ＣＫｃｐの入力を受け付け、昇圧動作を再開する。
【００３２】
図３のクロック信号ＣＫｃｐの波形において破線で示す部分は、期間ＴＡ，ＴＢ中にチャージポンプ回路ＣＰが動作を停止したために入力されなかったクロック信号ＣＫｃｐの波形を示している。ＣＶ変換回路１０は、サンプルホールドのタイミングにおいてチャージポンプ回路ＣＰが停止することで、正相容量素子Ｃｏｕｔ１及び逆相容量素子Ｃｏｕｔ２にサンプルホールドされる電圧にチャージポンプ回路ＣＰのスイッチングノイズが重畳するのを防止することができる。
【００３３】
なお、ＣＶ変換回路１０は、スイッチＳＷ６ｐ，ＳＷ６ｎのＯＦＦ動作にともなうサンプルホールドにおいても、上記したスイッチＳＷ５ｐ，ＳＷ５ｎの場合と同様に、チャージポンプ回路ＣＰの動作を停止させることによって、スイッチングノイズの低減が図られており、ここでの詳細な説明は省略する。また、図３に示す期間ＴＡ，ＴＢは一例であり、ＣＶ変換回路１０の回路設計において適宜変更される時間である。期間ＴＡ，ＴＢは、互いに異なる時間でもよい。また、期間ＴＡ，ＴＢは、サンプルホールドの瞬間にチャージポンプ回路ＣＰの動作が停止していれば所定の時間に変更してもよく、可能な限り短い期間を設定してもよい。
【００３４】
以上、上記した実施例によれば、以下の効果を奏する。
＜効果１＞本実施例のＣＶ変換回路１０が備えるチャージポンプ回路ＣＰは、サンプルホールドのタイミングに合わせてスイッチングを停止させることによって、スイッチングのタイミングを、積分回路１１の正相出力電圧ＶＯｐ及び逆相出力電圧ＶＯｎをサンプルホールド回路１２が正相容量素子Ｃｏｕｔ１及び逆相容量素子Ｃｏｕｔ２にサンプルホールドするタイミング（例えば、スイッチＳＷ５ｐ，ＳＷ５ｎをＯＦＦするタイミング）からずらす（図３参照）。これにより、サンプルホールド回路１２によって正相容量素子Ｃｏｕｔ１及び逆相容量素子Ｃｏｕｔ２にサンプルホールドされる電圧には、チャージポンプ回路ＣＰ内で発生したスイッチングノイズが重畳されない。ＣＶ変換回路１０は、チャージポンプ回路ＣＰによって第１入力電圧Ｖｉｎをより高いプラス側の基準電圧Ｖｒｅｆｐまで昇圧し波高値を高くすることで、正相出力信号Ｖｏｕｔｐ及び逆相出力信号ＶｏｕｔｎのＳ／Ｎ比の改善が図られている。さらに、ＣＶ変換回路１０は、サンプルホールド回路１２とチャージポンプ回路ＣＰとの動作タイミングをずらすことによってもスイッチングノイズの低減が図られ、より一層のＳ／Ｎ比の改善が図られている。
【００３５】
＜効果２＞ＣＶ変換回路１０は、チャージポンプ回路ＣＰが、サンプルホールドのタイミングでスイッチングを停止させることによって、スイッチングノイズを低減する。このようなＣＶ変換回路１０では、チャージポンプ回路ＣＰとサンプルホールド回路１２とが非同期で動作する場合であっても、サンプルホールドのタイミングでチャージポンプ回路ＣＰのスイッチングが確実に停止されるため、有効である。
【００３６】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、上記実施例におけるチャージポンプ回路ＣＰのスイッチングを停止するタイミング（期間ＴＡ，期間ＴＢ）は、一例であり、適宜変更してもよい。例えば、ＣＶ変換回路１０は、サンプルホールドの動作の開始にともなってスイッチＳＷ５ｐ，ＳＷ５ｎがＯＮされる前からチャージポンプ回路ＣＰを停止しもよい。例えば、図３に示すように、タイミング制御部１３は、スイッチＳＷ５ｐ，ＳＷ５ｎをＯＮするタイミングから所定の期間ＴＣだけ先だって、換言すれば、スイッチＳＷ５ｐ，ＳＷ５ｎをＯＦＦするタイミングから期間ＴＡ２だけ先だって、チャージポンプ回路ＣＰのスイッチングを停止させてもよい。このような構成では、スイッチＳＷ５ｐ，ＳＷ５ｎがＯＮされ差動増幅器１５の出力端子が正相容量素子Ｃｏｕｔ１及び逆相容量素子Ｃｏｕｔ２に接続されている期間中のすべてにおいてチャージポンプ回路ＣＰのスイッチングが停止するため、より確実にスイッチングノイズの低減を図ることが可能となる。なお、この場合、チャージポンプ回路ＣＰのスイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ３ｐと接続される出力端子、及びスイッチＳＷ１ｎ，ＳＷ２ｎ，ＳＷ３ｎと接続される出力端子に容量の大きなコンデンサ（例えば、デカップリングコンデンサ）を接続し、期間ＴＡ２中における基準電圧Ｖｒｅｆｐ，Ｖｒｅｆ，Ｖｒｅｆｎの電位の低下を低減させる構成とすることが好ましい。また、タイミング制御部１３は、期間ＴＡ２に加えて期間ＴＢもチャージポンプ回路ＣＰのスイッチングを停止してもよい。
【００３７】
また、上記実施例では、チャージポンプ回路ＣＰとサンプルホールド回路１２との動作タイミングをずらすために、サンプルホールドのタイミングに合わせてチャージポンプ回路ＣＰの動作を停止させたが、他の方法によって実現してもよい。例えば、タイミング制御部１３は、サンプルホールドのタイミングにスイッチングが行われないように、チャージポンプ回路ＣＰに供給するクロック信号ＣＫｃｐのスイッチング周期を一時的に長くしてもよい。図４は、クロック信号ＣＫｃｐのスイッチング周期と、プラス側の基準電圧Ｖｒｅｆｐに重畳されるスイッチングノイズとの関係を示している。チャージポンプ回路ＣＰは、例えば、スイッチＳＷ１ｐ，ＳＷ１ｎがＯＮされた状態では、スイッチング周期Ｔｃｐ１のクロック信号ＣＫｃｐでスイッチングを行い、プラス側の基準電圧Ｖｒｅｆｐの正相入力信号ＶＩｐを後段の第１可変容量素子Ｃｉｎ１に、マイナス側の基準電圧Ｖｒｅｆｎの逆相入力信号ＶＩｎを第２可変容量素子Ｃｉｎ２に供給する。正相入力信号ＶＩｐ及び逆相入力信号ＶＩｎは、例えば、クロック信号ＣＫｃｐに同期したスパイク状のスイッチングノイズが重畳された状態で第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２の各々に供給される。なお、図４は、正相入力信号ＶＩｐのみを図示している。
【００３８】
そして、タイミング制御部１３は、スイッチＳＷ１ｐがＯＦＦされ正相入力信号ＶＩｐがプラスの基準電圧Ｖｒｅｆｐから基準電圧Ｖｒｅｆに変動するタイミング（スイッチＳＷ１ｎがＯＦＦされ逆相入力信号ＶＩｎがマイナスの基準電圧Ｖｒｅｆｎから基準電圧Ｖｒｅｆに変動するタイミング）、即ち、サンプルホールド回路１２のスイッチＳＷ５ｐ，ＳＷ５ｎがＯＦＦされるサンプルホールドのタイミング（図２参照）が近づくと、クロック信号ＣＫｃｐの周期をスイッチング周期Ｔｃｐ１に比べて十分に長いスイッチング周期Ｔｃｐ２に変更する。これにより、サンプルホールドするタイミングにチャージポンプ回路ＣＰのスイッチングが行われないため、スイッチングノイズが正相出力信号Ｖｏｕｔｐ及び逆相出力信号Ｖｏｕｔｎに重畳されるのが防止される。また、タイミング制御部１３は、サンプルホールドが終わると、チャージポンプ回路ＣＰに供給するクロック信号ＣＫｃｐの周期をスイッチング周期Ｔｃｐ２からスイッチング周期Ｔｃｐ１に戻す処理を行う。このような構成のＣＶ変換回路１０においても、上記実施例と同様に、スイッチングノイズの低減が図れる。
【００３９】
なお、図４の正相入力信号ＶＩｐの波形において、サンプルホールド後の破線で示す波形は、クロック信号ＣＫｃｐの周期をスイッチング周期Ｔｃｐ１からスイッチング周期Ｔｃｐ２に変更した後で、仮にサンプルホールドのタイミングでスイッチＳＷ１ｐをＯＦＦせず正相入力信号ＶＩｐの供給が継続された場合における、変更後のスイッチング周期Ｔｃｐ２に同期した正相入力信号ＶＩｐに重畳されるスイッチングノイズを示している。また、ＣＶ変換回路１０は、スイッチＳＷ６ｐ，ＳＷ６ｎのＯＦＦ動作にともなうサンプルホールドのタイミングにおいても、クロック信号ＣＫｃｐの周期をスイッチング周期Ｔｃｐ１からスイッチング周期Ｔｃｐ２に変更することによって、正相入力信号ＶＩｐ及び逆相入力信号ＶＩｎにスイッチングノイズが重畳されるのを防止するが、この処理動作については上記したスイッチＳＷ５ｐ，ＳＷ５ｎの場合と同様であるため、詳細な説明は省略する。また、上記した構成では、ＣＶ変換回路１０は、クロック信号ＣＫｃｐと各スイッチＳＷ１ｐ〜ＳＷ６ｐなどを駆動する信号とが同一のマスタークロックを分周して生成し、チャージポンプ回路ＣＰとサンプルホールド回路１２とが同期して動作することが好ましい。
【００４０】
また、上記実施例では、ＣＶ変換回路１０は、相補な電圧信号（正相入力信号ＶＩｐ及び逆相入力信号ＶＩｎ）が与えられる２つの第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２を備える構成であったが、１つあるいは３つ以上の可変容量素子を備える構成でもよい。
また、本願における昇圧回路は、チャージポンプ回路ＣＰに限定されず、例えば、スイッチングレギュレータを用いてもよい。
【００４１】
ちなみに、チャージポンプ回路ＣＰは、昇圧回路の一例である。正相入力信号ＶＩｐ及び逆相入力信号ＶＩｎは、第２入力電圧の一例である。第１及び第２可変容量素子Ｃｉｎ１，Ｃｉｎ２は、可変容量素子の一例である。正相出力電圧ＶＯｐ及び逆相出力電圧ＶＯｎは、出力電圧の一例である。
【符号の説明】
【００４２】
１０  ＣＶ変換回路、１１  積分回路、１２  サンプルホールド回路、１３  タイミング制御部、Ｃｉｎ１  第１可変容量素子（可変容量素子）、Ｃｉｎ２  第２可変容量素子（可変容量素子）、ＣＰ  チャージポンプ回路（昇圧回路）、ＶＯｐ  正相出力電圧、ＶＯｎ  逆相出力電圧、Ｖｉｎ  第１入力電圧、ＶＩｐ  正相入力信号（第２入力電圧）、ＶＩｎ  逆相入力信号（第２入力電圧）。
【図１】
2015137883.tif 000003
【図２】
2015137883.tif 000004
【図３】
2015137883.tif 000005
【図４】
2015137883.tif 000006