(57)【要約】【課題】共通の半導体基板を用いて、仕様の異なる固体撮像装置を製造可能な固体撮像装置用基板、同基板の製造方法、同基板を使用して製造される固体撮像装置、および同固体撮像装置の製造方法を提供すること。【解決手段】実施形態に係る固体撮像装置用基板は、Ｐ型の半導体基板と、Ｐ型またはＮ型の半導体層と、Ｐ型またはＮ型のエピタキシャル層とを備える。Ｐ型またはＮ型の半導体層は、半導体基板の表層に設けられ、抵抗値が半導体基板の抵抗値よりも低い。Ｐ型またはＮ型のエピタキシャル層は、半導体層の表面上に設けられ、抵抗値が半導体層の抵抗値よりも高い。【選択図】図２
2015176896.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型の半導体基板と、
前記半導体基板の表層に設けられ、抵抗値が前記半導体基板の抵抗値よりも低いＰ型またはＮ型の半導体層と、
前記半導体層の表面上に設けられ、抵抗値が前記半導体層の抵抗値よりも高いＰ型またはＮ型のエピタキシャル層と
を備えることを特徴とする固体撮像装置用基板。
【請求項２】
前記半導体基板は、
前記半導体層よりも下層に、イオン注入によって形成されたゲッタリングサイト
を備えることを特徴とする請求項１に記載の固体撮像装置用基板。
【請求項３】
Ｐ型の半導体基板と、
前記半導体基板の表層に設けられ、抵抗値が前記半導体基板の抵抗値よりも低いＮ型の半導体層と、
前記半導体層の表面上に設けられ、抵抗値が前記半導体層の抵抗値よりも高いＮ型のエピタキシャル層と、
前記エピタキシャル層に設けられる光電変換素子と
を備えることを特徴とする固体撮像装置。
【請求項４】
Ｐ型の半導体基板の表層に、抵抗値が前記半導体基板の抵抗値よりも低いＰ型またはＮ型の半導体層を形成する工程と、
前記半導体層の表面上に、抵抗値が前記半導体層の抵抗値よりも高いＰ型またはＮ型のエピタキシャル層を形成する工程と
を含むことを特徴とする固体撮像装置用基板の製造方法。
【請求項５】
Ｐ型の半導体基板の表層に、抵抗値が前記半導体基板の抵抗値よりも低いＰ型の半導体層を形成する工程と、
前記半導体層の表面上に、抵抗値が前記半導体層の抵抗値よりも高いＰ型のエピタキシャル層を形成する工程と、
前記エピタキシャル層に光電変換素子を形成する工程と、
前記半導体基板を裏面側からエッチングして前記エピタキシャル層の裏面を露出させる工程と
を含むことを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置用基板、固体撮像装置、固体撮像装置用基板の製造方法、および固体撮像装置の製造方法に関する。
【背景技術】
【０００２】
従来、固体撮像装置の製造には、固体撮像装置の仕様に応じて、Ｐ型の半導体基板が使用される場合と、Ｎ型の半導体基板が使用される場合とがある。このため、固体撮像装置の仕様が途中で変更される場合、余った半導体基板が無駄になるという問題が生じる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２８３７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態は、共通の半導体基板を用いて、仕様の異なる固体撮像装置を製造可能な固体撮像装置用基板、同基板の製造方法、同基板を使用して製造される固体撮像装置、および同固体撮像装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの実施形態によれば、固体撮像装置用基板が提供される。固体撮像装置用基板は、Ｐ型の半導体基板と、Ｐ型またはＮ型の半導体層と、Ｐ型またはＮ型のエピタキシャル層とを備える。Ｐ型またはＮ型の半導体層は、前記半導体基板の表層に設けられ、抵抗値が前記半導体基板の抵抗値よりも低い。Ｐ型またはＮ型のエピタキシャル層は、前記半導体層の表面上に設けられ、抵抗値が前記半導体層の抵抗値よりも高い。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る固体撮像装置用基板の模式的な断面を示す説明図。
【図２】実施形態に係る固体撮像装置用基板の具体例１〜３を示す説明図。
【図３】第１実施形態に係る固体撮像装置用基板の製造工程を示す模式断面図。
【図４】第１実施形態の変形例に係る固体撮像装置用基板の製造工程を示す模式断面図。
【図５】第１実施形態に係る表面照射型の固体撮像装置の製造工程を示す模式断面図。
【図６】第２実施形態に係る固体撮像装置用基板の製造工程を示す模式断面図。
【図７】第２実施形態の変形例に係る固体撮像装置用基板の製造工程を示す模式断面図。
【図８】第２実施形態に係る裏面照射型の固体撮像装置の製造工程を示す模式断面図。
【図９】第３実施形態に係る固体撮像装置用基板の製造工程を示す模式断面図。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる固体撮像装置用基板、固体撮像装置、固体撮像装置用基板の製造方法、および固体撮像装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
図１は、実施形態に係る固体撮像装置用基板１の模式的な断面を示す説明図であり、図２は、実施形態に係る固体撮像装置用基板１の具体例１〜３を示す説明図である。図１に示すように、実施形態に係る固体撮像装置用基板１は、半導体基板２と、半導体層３と、エピタキシャル層４とを備える。
【０００９】
半導体基板２は、例えば、ボロンなどのＰ型の不純物がドープされたＰ型のＳｉ（シリコン）ウェハである。半導体層３は、半導体基板２の表層に設けられ、抵抗値が半導体基板２の抵抗値よりも低いＰ型またはＮ型のＳｉ層である。エピタキシャル層４は、半導体層３の表面上に設けられ、抵抗値が半導体層３の抵抗値よりも高いＰ型またはＮ型のＳｉをエピタキシャル成長して形成されるＳｉ層である。
【００１０】
かかる固体撮像装置用基板１によれば、Ｎ型の半導体基板に比べて安価なＰ型の半導体基板２を共通して使用し、半導体層３およびエピタキシャル層４の導電型を選択するだけで、様々な仕様の固体撮像装置を製造することが可能となる。
【００１１】
具体的には、図２に（ａ）で示す具体例１に係る固体撮像装置用基板１１のように、半導体基板２の表層に、Ｎ型の半導体層３１を設け、Ｎ型の半導体層３１の表面上に、Ｎ型のエピタキシャル層４１を設ける。Ｎ型の半導体層３１は、抵抗値がＰ型の半導体基板２よりも低くなるように形成される。また、Ｎ型のエピタキシャル層４１は、抵抗値がＮ型の半導体層３１よりも高くなるように形成される。抵抗値の調整は、Ｎ型の不純物の濃度調整によって行う。
【００１２】
固体撮像装置用基板１１によれば、エピタキシャル層４１に光電変換素子を形成し、半導体層３１に正の電圧を印加することにより、例えば、過剰に光電変換された電子を半導体層３１へ排出させる垂直オーバーフロードレイン型の固体撮像装置の製造が可能となる。すなわち、高価なＮ型の半導体基板を用いなくても、比較的安価なＰ型の半導体基板２を用いて、垂直オーバーフロードレイン型の固体撮像装置を製造することができる。
【００１３】
また、図２に（ｂ）で示す具体例２に係る固体撮像装置用基板１２のように、Ｐ型の半導体基板２の表層に、Ｐ型の低抵抗半導体層３２を設け、Ｐ型の低抵抗半導体層３２の表面上に、Ｐ型のエピタキシャル層４２を設ける。
【００１４】
Ｐ型の低抵抗半導体層３２は、抵抗値が半導体基板２よりも低くなるように形成される。また、Ｐ型のエピタキシャル層４２は、抵抗値がＰ型の低抵抗半導体層３２よりも高くなるように形成される。抵抗値の調整は、Ｐ型の不純物の濃度調整によって行う。
【００１５】
固体撮像装置用基板１２によれば、裏面照射型の固体撮像装置における画素間混色を重視して、Ｐ型のエピタキシャル層４２に光電変換素子を形成する場合に、選択ウェットエッチングによって、光電変換素子の受光面を露出させることができる。
【００１６】
具体的には、裏面照射型の固体撮像装置の製造工程において、Ｐ型の低抵抗半導体層３２、およびＰ型のエピタキシャル層４２の不純物濃度の違いを利用した選択ウェットエッチングによって、Ｐ型のエピタキシャル層４２の裏面側を露出させることが可能となる。
【００１７】
また、図２に（ｃ）で示す具体例３に係る固体撮像装置用基板１３のように、Ｐ型の半導体基板２の表層に、Ｐ型の低抵抗半導体層３２を設け、Ｐ型の低抵抗半導体層３２の表面上に、Ｎ型のエピタキシャル層４１を設ける。
【００１８】
Ｐ型の低抵抗半導体層３２は、抵抗値が半導体基板２よりも低くなるように形成される。また、Ｎ型のエピタキシャル層４１は、抵抗値がＰ型の低抵抗半導体層３２よりも高くなるように形成される。抵抗値の調整は、Ｐ型およびＮ型の不純物の濃度調整によって行う。
【００１９】
固体撮像装置用基板１３によれば、Ｎ型のエピタキシャル層４１に光電変換素子を形成することで、光電変換素子の厚さを稼ぐと共に、Ｐ型の低抵抗半導体層３２を接地することでグランドとして利用することができる。
【００２０】
このように、実施形態に係る固体撮像装置用基板１１，１２，１３によれば、共通のＰ型の半導体基板２を用いて、仕様の異なる固体撮像装置を製造することが可能となる。これにより、固体撮像装置の仕様が変更される場合であっても、仕様変更後の固体撮像装置の製造に、仕様変更前まで使用されていたＰ型の半導体基板２を使用することが可能となり、不用品となる半導体基板の発生を抑制することができる。
【００２１】
また、様々な仕様の固体撮像装置の製造に、同一のＰ型の半導体基板２を使い続けることで、基板のコストダウンが可能となる。
【００２２】
また、固体撮像装置の仕様に応じてＮ型の半導体基板と、Ｐ型の半導体基板２とを使い分ける場合には、半導体基板の種類毎に、それぞれ汚染金属のゲッタリングに関する技術開発が必要である。これに対して、実施形態に係る固体撮像装置用基板１１，１２，１３によれば、使用する半導体基板がＰ型の半導体基板２に統一されるので、ゲッタリングに関する技術開発の効率が向上する。
【００２３】
以下、上述した具体例１に関する第１実施形態、具体例２に関する第２実施形態、および具体例３に関する第３実施形態について説明する。
【００２４】
（第１実施形態）
第１実施形態では、図２に（ａ）で示す具体例１に係る固体撮像装置用基板１１の製造方法、製造方法の変形例、固体撮像装置用基板１１を使用した表面照射型の固体撮像装置の製造方法の順に説明を進める。図３は、第１実施形態に係る固体撮像装置用基板１１の製造工程を示す模式断面図である。
【００２５】
固体撮像装置用基板１１を製造する場合には、図３に（ａ）で示すように、Ｐ型の半導体基板２を用意する。Ｐ型の半導体基板２は、例えば、ＳｉにＢ（ボロン）などのＰ型の不純物を添加して、Ｓｉのインゴットを製造する。インゴット内のＢ濃度は、例えば、１．０Ｅ１５／ｃｍ３〜１．０Ｅ１６／ｃｍ３とする。
【００２６】
このとき、インゴット内の酸素濃度を所定濃度とすることが好ましい。なお、かかる点については、図４を参照して後述する。そして、こうして製造されたインゴットを所定の厚さにスライスすることによって、Ｐ型の半導体基板２を製造する。これにより、Ｐ型の半導体基板２の抵抗値は、１Ωｃｍ〜１２Ωｃｍとなる。
【００２７】
続いて、図３に（ｂ）で示すように、Ｐ型の半導体基板２の表面に対して、例えば、Ｐ（リン）などのＮ型の不純物イオンを含むイオンビームＢ１を照射することによって、Ｐ型の半導体基板２の表層にＰイオンをイオン注入してＮ型の半導体層３１を形成する。
【００２８】
ここでは、Ｐのドーズ量を１．０Ｅ１３／ｃｍ２〜１．０Ｅ１４／ｃｍ２とする。その後、アニール処理を行うことによって、Ｎ型の半導体層３１内のＰイオンを活性化させる。これにより、図３に（ｃ）で示すように、Ｎ型の半導体層３１は、厚みが増大し、Ｐの濃度が最も濃い領域で、約３Ｅ１６／ｃｍ３〜３Ｅ１７／ｃｍ３となり、抵抗値が約０．０５Ωｃｍ〜０．２Ωｃｍとなる。
【００２９】
続いて、Ｎ型の半導体層３１の表面上に、Ｎ型のエピタキシャル層４１を形成することによって、固体撮像装置用基板１１が完成する。Ｎ型のエピタキシャル層４１は、Ｎ型の半導体層３１の表面上に、例えば、ＣＶＤ（Chemical  Vapor  Deposition）によって、ＰなどのＮ型の不純物がドープされたＳｉ層をエピタキシャル成長させることによって形成される。Ｎ型のエピタキシャル層４１は、Ｐの濃度が、１．０Ｅ１４／ｃｍ３〜１．０Ｅ１５／ｃｍ３の範囲内の所望の濃度になるように形成される。
【００３０】
次に、図４を参照し、固体撮像装置用基板１１の製造方法の変形例について説明する。図４は、第１実施形態の変形例に係る固体撮像装置用基板の製造工程を示す模式断面図である。
【００３１】
図４に（ａ）で示すように、変形例に係る製造方法では、所定濃度の酸素を含有するＰ型の半導体基板２０を用意する。Ｐ型の半導体基板２０内の酸素濃度は、例えば、１２Ｅ１７／ｃｍ３〜１８Ｅ１７／ｃｍ３とする。
【００３２】
そして、かかるＰ型の半導体基板２０の表面に対して、例えば、ＰなどのＮ型の不純物イオンを含むイオンビームＢ１、Ｃ（カーボン）を含むイオンビームＢ２、ＰなどのＮ型の不純物イオンを含むイオンビームＢ１の順に照射する。
【００３３】
ここでは、Ｃのドーズ量を１．０Ｅ１３／ｃｍ２〜１．０Ｅ１４／ｃｍ２とし、Ｐのドーズ量を１．０Ｅ１３／ｃｍ２〜１．０Ｅ１４／ｃｍ２とする。これにより、Ｐ型の半導体基板２０の表層に、Ｐがイオン注入されたＮ型の半導体層３１、Ｃがイオン注入されたゲッタリングサイト３３、Ｐがイオン注入されたＮ型の半導体層３１が順次積層される。
【００３４】
その後、アニール処理を行うことによって、Ｎ型の半導体層３１内のＰイオンを活性化させる。ここでは、例えば、１０００℃１０分程度のダメージ回復アニールを実施した後、７８０℃で１時間のアニール処理を行った後に１℃/分程度でゆっくり昇温し、１,０００℃で１時間程度のアニール処理を行う。
【００３５】
これにより、図４に（ｂ）で示すように、Ｎ型の半導体層３１およびゲッタリングサイト３３は、それぞれ厚みが増大する。
【００３６】
また、このときのアニール処理によって、Ｐ型の半導体基板２０に含まれる酸素が析出して、ＢＭＤ（Bulk  Micro  Defect）２１が形成される。その後、最表層のＮ型の半導体層３１における表面上に、図３に（ｄ）で示す工程と同様の工程にて、Ｎ型のエピタキシャル層４１を形成することによって、変形例に係る固体撮像装置用基板が形成される。
【００３７】
この変形例に係る固体撮像装置用基板によれば、Ｐ型の半導体基板２０からＮ型の半導体層３１を越えてＮ型のエピタキシャル層４１へ拡散しようとするＢをゲッタリングサイト３３によって捕捉することができる。したがって、Ｐ型の半導体基板２０に含まれるＢの拡散によるＮ型のエピタキシャル層４１のＰ型化を抑制することができる。
【００３８】
また、この変形例に係る固体撮像装置用基板によれば、Ｐ型の半導体基板２０に形成されるＢＭＤ２１によって、例えば、Ｆｅなどの汚染金属を捕捉することができるので、汚染金属に対するゲッタリング性能を向上させることが可能となる。
【００３９】
次に、図５を参照し、第１実施形態に係る固体撮像装置用基板１１を使用して、垂直オーバーフロードレイン構造を有する表面照射型の固体撮像装置を製造する製造方法について説明する。図５は、第１実施形態に係る表面照射型の固体撮像装置の製造工程を示す模式断面図である。
【００４０】
図５に（ａ）で示すように、まず、第１実施形態に係る固体撮像装置用基板１１を用意する。前述したように、固体撮像装置用基板１１は、Ｐ型の半導体基板２、抵抗値がＰ型の半導体基板２よりも低いＮ型の半導体層３１、抵抗値がＮ型の半導体層３１よりも高いＮ型のエピタキシャル層４１が順次積層された構造を有する。
【００４１】
続いて、図５に（ｂ）で示すように、Ｎ型のエピタキシャル層４１における所定位置に、Ｐ型の素子分離領域５１を形成する。Ｐ型の素子分離領域５１は、Ｎ型のエピタキシャル層４１を平面視格子状に区画するように形成される。
【００４２】
なお、Ｐ型の素子分離領域５１は、Ｎ型のエピタキシャル層４１における所定位置へ、例えば、ＢなどのＰ型の不純物をイオン注入し、その後、アニール処理を行うことによって形成される。これにより、Ｎ型のエピタキシャル層４１と、Ｐ型の素子分離領域５１とのＰＮ接合によって光電変換素子となる複数のフォトダイオードが２次元アレイ状に形成される。
【００４３】
続いて、図５に（ｃ）で示すように、Ｎ型のエピタキシャル層４１およびＰ型の素子分離領域５１の表面上に、多層配線層５２を形成する。多層配線層５２は、例えば、酸化Ｓｉによって形成される層間絶縁膜５３の内部に、読出ゲート５４や多層配線５５などを備える。なお、読出ゲート５４は、光電変換素子から信号電荷を読み出す場合に、電圧が印加される読出トランジスタのゲートである。
【００４４】
その後、図５に（ｄ）で示すように、多層配線層５２の表面上に、カラーフィルタ５６およびマイクロレンズ５７を順次形成する。カラーフィルタ５６およびマイクロレンズ５７は、Ｐ型の素子分離領域５１によって区画されたＮ型の各エピタキシャル層４１と対向する位置に設けられる。最後に、Ｎ型の半導体層３１に正の電圧を印加する電源Ｖを接続する。これにより、垂直オーバーフロードレイン構造を備える表面照射型の固体撮像装置５が製造される。
【００４５】
このように、第１実施形態に係る固体撮像装置用基板は、Ｐ型の半導体基板、抵抗値がＰ型の半導体基板よりも低いＮ型の半導体層、抵抗値がＮ型の半導体層よりも高いＮ型のエピタキシャル層が順次積層された構造を有する。
【００４６】
これにより、第１実施形態に係る固体撮像装置用基板によれば、Ｐ型の半導体基板に比べて高価なＮ型の半導体基板を用いることなく、垂直オーバーフロードレイン構造を備える表面照射型の固体撮像装置を製造することができる。
【００４７】
（第２実施形態）
第２実施形態では、図２に（ｂ）で示す具体例２に係る固体撮像装置用基板１２の製造方法、製造方法の変形例、固体撮像装置用基板１２を使用した裏面照射型の固体撮像装置の製造方法の順に説明を進める。図６は、第２実施形態に係る固体撮像装置用基板１２の製造工程を示す模式断面図である。
【００４８】
固体撮像装置用基板１２を製造する場合には、図６に（ａ）で示すように、Ｐ型の半導体基板２を用意する。Ｐ型の半導体基板２は、第１実施形態で使用したものと同一の半導体基板２である。
【００４９】
続いて、図６に（ｂ）で示すように、Ｐ型の半導体基板２の表面に対して、例えば、ＢなどのＰ型の不純物イオンを含むイオンビームＢ３を照射することによって、Ｐ型の半導体基板２の表層にＢイオンをイオン注入してＰ型の低抵抗半導体層３２を形成する。
【００５０】
ここでは、Ｂのドーズ量を５Ｅ１４／ｃｍ２〜３Ｅ１５／ｃｍ２とする。その後、アニール処理を行うことによって、Ｐ型の低抵抗半導体層３２内のＰイオンを活性化させる。これにより、図６に（ｃ）で示すように、Ｐ型の低抵抗半導体層３２は、厚みが増大し、Ｂの濃度が、４．０Ｅ１８／ｃｍ３以上となり、抵抗値が０．０１Ωｃｍ〜０．０２Ωｃｍとなる。なお、Ｐ型の低抵抗半導体層３２の厚さは、７Ｅ１７／ｃｍ２以上の領域の厚さが３μｍ以上とする。
【００５１】
続いて、Ｐ型の低抵抗半導体層３２の表面上に、Ｐ型のエピタキシャル層４２を形成することによって、固体撮像装置用基板１２が完成する。Ｐ型のエピタキシャル層４２は、Ｐ型の低抵抗半導体層３２の表面上に、例えば、ＣＶＤによって、ＢなどのＰ型の不純物がドープされたＳｉ層をエピタキシャル成長させることによって形成される。Ｐ型のエピタキシャル層４２は、画素設計に応じてＢの濃度が、１Ｅ１５／ｃｍ３〜２Ｅ１６／ｃｍ３の範囲で所望の値になるように形成される。
【００５２】
次に、図７を参照し、固体撮像装置用基板１２の製造方法の変形例について説明する。図７は、第２実施形態の変形例に係る固体撮像装置用基板の製造工程を示す模式断面図である。
【００５３】
図７に（ａ）で示すように、変形例に係る製造方法では、所定濃度の酸素を含有するＰ型の半導体基板２０を用意する。Ｐ型の半導体基板２０内の酸素濃度は、例えば、１２Ｅ１７／ｃｍ３〜１８Ｅ１７／ｃｍ３とする。
【００５４】
そして、かかるＰ型の半導体基板２０の表面に対して、例えば、ＢなどのＰ型の不純物イオンを含むイオンビームＢ３、Ｃ（カーボン）を含むイオンビームＢ４、ＢなどのＰ型の不純物イオンを含むイオンビームＢ３の順に照射する。
【００５５】
ここでは、Ｃのドーズ量を１．０Ｅ１４／ｃｍ２〜１．０Ｅ１６／ｃｍ２とし、Ｂのドーズ量を１．０Ｅ１４／ｃｍ２〜３．０Ｅ１５／ｃｍ２とする。これにより、Ｐ型の半導体基板２０の表層に、Ｂがイオン注入されたＰ型の低抵抗半導体層３２、Ｃがイオン注入されたゲッタリングサイト３４が順次積層される。
【００５６】
その後、アニール処理を行うことによって、Ｐ型の低抵抗半導体層３２内のＢイオンを活性化させる。ここでは、例えば、７８０℃で３時間のアニール処理を行った後、さらに、１００℃で１６時間のアニール処理を行う。
【００５７】
これにより、図７に（ｂ）で示すように、Ｐ型の低抵抗半導体層３２およびゲッタリングサイト３４は、合計の厚さが３μｍ以上となる。
【００５８】
また、このときのアニール処理によって、Ｐ型の半導体基板２０に含まれる酸素が析出して、ＢＭＤ２１が形成される。その後、最表層のＰ型の低抵抗半導体層３２における表面上に、図６に（ｄ）で示す工程と同様の工程にて、Ｐ型のエピタキシャル層４２を形成することによって、変形例に係る固体撮像装置用基板が形成される。
【００５９】
この変形例に係る固体撮像装置用基板によれば、ゲッタリングサイト３４の上下にＰ型の低抵抗半導体層３２が形成されるので、Ｐ型の半導体基板２０とＰ型のエピタキシャル層４２との間隔を稼ぐことができる。これにより、後述する裏面照射型の固体撮像装置を製造する工程において、Ｐ型の半導体基板２０を研削する研削量の制御が容易になる。
【００６０】
また、この変形例に係る固体撮像装置用基板によれば、Ｐ型の半導体基板２０に形成されるＢＭＤ２１によって、例えば、Ｆｅなどの汚染金属を捕捉することができるので、汚染金属に対するゲッタリング性能を向上させることが可能となる。
【００６１】
次に、図８を参照し、第２実施形態に係る固体撮像装置用基板１２を使用して、裏面照射型の固体撮像装置を製造する製造方法について説明する。図８は、第２実施形態に係る裏面照射型の固体撮像装置の製造工程を示す模式断面図である。
【００６２】
図８に（ａ）で示すように、まず、第２実施形態に係る固体撮像装置用基板１２を用意する。前述したように、固体撮像装置用基板１２は、Ｐ型の半導体基板２、抵抗値がＰ型の半導体基板２よりも低いＰ型の低抵抗半導体層３２、抵抗値がＰ型の低抵抗半導体層３２よりも高いＰ型のエピタキシャル層４２が順次積層された構造を有する。
【００６３】
続いて、図８に（ｂ）で示すように、Ｐ型のエピタキシャル層４２における所定位置に、Ｎ型の電荷蓄積領域６１を２次元アレイ状に形成する。これにより、Ｎ型の各電荷蓄積領域６１は、Ｐ型のエピタキシャル層４２によって電気的に素子分離される。
【００６４】
なお、Ｎ型の電荷蓄積領域６１は、Ｐ型のエピタキシャル層４２における所定位置へ、例えば、ＰなどのＮ型の不純物をイオン注入し、その後、アニール処理を行うことによって形成される。これにより、Ｐ型のエピタキシャル層４２と、Ｎ型の電荷蓄積領域６１とのＰＮ接合によって光電変換素子となる複数のフォトダイオードが２次元アレイ状に形成される。
【００６５】
続いて、図８に（ｃ）で示すように、Ｐ型のエピタキシャル層４２およびＮ型の電荷蓄積領域６１の表面上に、多層配線層６２を形成する。多層配線層６２は、例えば、酸化Ｓｉによって形成される層間絶縁膜６３の内部に、読出ゲート６４や多層配線６５などを備える。なお、読出ゲート６４は、光電変換素子から信号電荷を読み出す場合に、電圧が印加される読出トランジスタのゲートである。
【００６６】
その後、図８に（ｄ）で示すように、図８に（ｃ）で示す構造体の天地を反転させ、例えば、ＢＳＧ（Back  Side  Grinding）とＣＭＰ（Chemical  Mechanical  Polishing）によって、Ｐ型の半導体基板２を裏面（ここでは、上面）側から研削・研磨して、Ｐ型の低抵抗半導体層３２の中心部を露出させる。
【００６７】
このとき、前述したように、Ｐ型の低抵抗半導体層３２は、厚さを３μｍ以上としているので、Ｐ型の半導体基板２を研削・研磨する場合に、Ｐ型の低抵抗半導体層３２における厚さ方向の中心付近で研削・研磨を止めることができる。
【００６８】
その後、選択ウェットエッチングによってＰ型の低抵抗半導体層３２を除去する。ここでは、Ｐ型の低抵抗半導体層３２におけるＢの濃度と、Ｐ型のエピタキシャル層４２におけるＢの濃度との差によって、Ｐ型の低抵抗半導体層３２を選択的に除去可能なウェットエッチングを行う。これにより、Ｐ型のエピタキシャル層４２およびＮ型の電荷蓄積領域６１の裏面（ここでは、上面）を露出させる。
【００６９】
最後に、図８に（ｅ）で示すように、Ｐ型のエピタキシャル層４２およびＮ型の電荷蓄積領域６１の裏面（ここでは、上面）に、カラーフィルタ６６およびマイクロレンズ６７を順次形成する。カラーフィルタ６６およびマイクロレンズ６７は、Ｎ型の各電荷蓄積領域６１と対向する位置に設けられる。これにより、裏面照射型の固体撮像装置６が製造される。
【００７０】
このように、第２実施形態に係る固体撮像装置用基板は、Ｐ型の半導体基板、抵抗値がＰ型の半導体基板よりも低いＰ型の半導体層、抵抗値がＰ型の半導体層よりも高いＰ型のエピタキシャル層が順次積層された構造を有する。これにより、第２実施形態に係る固体撮像装置用基板によれば、裏面照射型の固体撮像装置を製造する工程において、Ｐ型の半導体基板を研削する研削量の制御が容易になる。
【００７１】
（第３実施形態）
第３実施形態では、図２に（ｃ）で示す具体例３に係る固体撮像装置用基板１３の製造方法について説明する。図９は、第３実施形態に係る固体撮像装置用基板１３の製造工程を示す模式断面図である。
【００７２】
固体撮像装置用基板１３を製造する場合には、図９に（ａ）で示すように、Ｐ型の半導体基板２を用意する。Ｐ型の半導体基板２は、第１および第２実施形態で使用したものと同一の半導体基板２である。
【００７３】
続いて、図９に（ｂ）で示すように、Ｐ型の半導体基板２の表面に対して、例えば、ＢなどのＰ型の不純物イオンを含むイオンビームＢ３を照射することによって、Ｐ型の半導体基板２の表層にＢイオンをイオン注入してＰ型の低抵抗半導体層３２を形成する。
【００７４】
ここでは、Ｂのドーズ量を１Ｅ１４ｃｍ２〜１Ｅ１５／ｃｍ２とする。その後、アニール処理を行うことによって、Ｐ型の低抵抗半導体層３２内のＰイオンを活性化させる。これにより、図９に（ｃ）で示すように、Ｐ型の低抵抗半導体層３２は、厚みが増大し、Ｂの濃度が、４．０Ｅ１８／ｃｍ３以上となり、中心部の抵抗値が０．０１Ωｃｍ〜０．０２Ωｃｍとなる。
【００７５】
続いて、図９に（ｄ）で示すように、Ｐ型の低抵抗半導体層３２の表面上に、Ｎ型のエピタキシャル層４１を形成することによって、固体撮像装置用基板１３が完成する。Ｎ型のエピタキシャル層４１は、Ｐ型の低抵抗半導体層３２の表面上に、例えば、エピタキシャルによって、ＰなどのＮ型の不純物がドープされたＳｉ層を成長させることによって形成される。Ｎ型のエピタキシャル層４１は、Ｐの濃度が、１Ｅ１４／ｃｍ３〜２Ｅ１５／ｃｍ３の所望の濃度となるように形成される。
【００７６】
このように、第３実施形態に係る固体撮像装置用基板は、Ｐ型の半導体基板、抵抗値がＰ型の半導体基板よりも低いＰ型の半導体層、抵抗値がＰ型の半導体層よりも高いＮ型のエピタキシャル層が順次積層された構造を有する。
【００７７】
第３の実施形態に係る固体撮像装置用基板によれば、Ｎ型のエピタキシャル層に光電変換素子を形成することで、光電変換素子の厚さを稼ぐと共に、Ｐ型の半導体層を接地することでグランドとして利用することができる。
【００７８】
また、上述した第１〜第３実施形態によれば、エピタキシャル層を形成する以降の工程によって、所望する固体撮像装置用基板の変更、条件振りができるので、新仕様の基板試作納期がされ、新仕様の固体撮像装置の開発工期を短縮することができる。
【００７９】
なお、上述した第１〜第３実施形態では、Ｐ型の半導体基板の表層へ不純物をイオン注入し、アニール処理を行うことによってＰ型またはＮ型の半導体層を形成したが、Ｐ型またはＮ型の半導体層は、例えば、エピタキシャル成長によって形成してもよい。
【００８０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８１】
１，１１，１２，１３  固体撮像装置用基板、  ２，２０  Ｐ型の半導体基板、  ３  Ｐ型またはＮ型の半導体層、  ４  Ｐ型またはＮ型のエピタキシャル層、  ３１  Ｎ型の半導体層、  ４１  Ｎ型のエピタキシャル層、  ３２  Ｐ型の低抵抗半導体層、  ４２  Ｐ型のエピタキシャル層、  ３３，３４  ゲッタリングサイト、  ２１  ＢＭＤ、  ５  表面照射型の固体撮像装置、  ６  裏面照射型の固体撮像装置
【図１】
2015176896.tif 000003
【図２】
2015176896.tif 000004
【図３】
2015176896.tif 000005
【図４】
2015176896.tif 000006
【図５】
2015176896.tif 000007
【図６】
2015176896.tif 000008
【図７】
2015176896.tif 000009
【図８】
2015176896.tif 000010
【図９】
2015176896.tif 000011