(57)【要約】【課題】半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、保持されるデータの信頼性をより高める技術を提供すること。【解決手段】メモリ装置２０に対するホスト装置３０からのアクセスを、論理アドレスおよび物理アドレスの対応関係（メモリマッピング）にしたがって制御するアクセス制御部１１と、アクセス制御部１１からメモリ装置２０への信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出部１２と、アクセス集中検出部１２によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、メモリマッピングを変更するメモリマッピング変更部１３とを備える。【選択図】      図１
2015141517.tif 000002
【特許請求の範囲】
【請求項１】
メモリ装置に対するホスト装置からのアクセスを、論理アドレスおよび物理アドレスの対応関係（メモリマッピング）にしたがって制御するアクセス制御部と、
前記アクセス制御部から前記メモリ装置への信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出部と、
前記アクセス集中検出部によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、前記メモリマッピングを変更するメモリマッピング変更部と、
を備えたメモリ制御装置。
【請求項２】
前記メモリマッピング変更部は、前記アクセス集中検出部によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、同一のカラムアドレスを有する各物理アドレスに対応付けることにより、前記メモリマッピングの変更を行うことを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
前記メモリマッピング変更部は、前記メモリマッピングにおける各ロウアドレスについて、該ロウアドレスを有する各物理アドレスにそれぞれ対応する論理アドレスを、該ロウアドレスに対応するカラムアドレスを有する各物理アドレスに対応付けることにより、前記メモリマッピングの変更を行うことを特徴とする請求項２に記載のメモリ制御装置。
【請求項４】
請求項１から請求項３のいずれか１つに記載のメモリ制御装置と、
前記メモリ装置と、
前記ホスト装置と、
を備えた情報処理装置。
【請求項５】
メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出し、
検出したロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更する、メモリ制御方法。
【請求項６】
メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出ステップと、
前記アクセス集中検出ステップで検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更するメモリマッピング変更ステップと、
をコンピュータ装置に実行させるコンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置において半導体メモリに対するアクセスを制御する技術に関する。
【背景技術】
【０００２】
半導体メモリの製造プロセスの微細化に伴い、ダイナミックランダムアクセスメモリ（ＤＲＡＭ：Dynamic Random Access Memory）等の半導体メモリでは、アクセスが集中したワードラインに隣接するワードラインに対するクロストーク等の電気的な影響が大きくなる。その結果、隣接するワードラインへつながるメモリセルのデータ化けが発生する問題が顕在化してきている。この問題を回避するために、一般的には、次の２つの対策が行われている。１つ目の対策は、リフレッシュサイクルを短縮化することである。２つ目の対策は、アクセスが集中した場合に影響を受ける隣接ロウアドレスに対して、メモリコントローラからリフレッシュを発行することである。
【０００３】
また、このような問題に関連する技術が、特許文献１に記載されている。この関連技術は、複数の記憶媒体にわたってアドレスが割り当てられている場合に、アドレスごとにアクセス頻度を監視し、所定の頻度閾値を超えたアドレスを検出する。そして、この関連技術は、検出したアドレスに対する記憶媒体の割り当てを、それまで割り当てられていた記憶媒体より速くアクセス可能な他の記憶媒体に変更する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１６４６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、今後、半導体メモリの製造プロセスの更なる微細化により、隣接ワードラインへの影響がさらに大きくなり、データ化けがさらに発生しやすくなることが想定される。このため、上述した一般的な対策および特許文献１に記載された関連技術には、以下の課題がある。
【０００６】
リフレッシュサイクルを短縮化する一般的な対策の場合、製造プロセスの更なる微細化により更なる短縮化が必要となる。この場合、頻繁なリフレッシュにより消費電力が増加するという問題が生じる。また、リフレッシュ中はリード・ライト等のメモリアクセスが中断されることから、頻繁なリフレッシュによりアクセス性能が低下するという問題が生じる。
【０００７】
また、隣接ロウアドレスに対してリフレッシュを発行する一般的な対策の場合、任意のロウアドレスへのアクセス集中が頻繁になると、その隣接ロウアドレスに対するリフレッシュが頻繁になる。その結果、消費電力増加およびアクセス性能低下という問題が生じる。
【０００８】
また、特許文献１に記載の関連技術は、アクセスが集中したアドレスに対する記憶媒体の割り当てを、より速いアクセスが可能な他の記憶媒体に変更できれば、集中アクセスを回避することは可能である。しかしながら、この特許文献１には、そのようなより速いアクセスが可能な他の記憶媒体を検出できない場合に、どのように集中アクセスを回避し隣接ロウアドレスでのデータ化けの問題を回避するかについては記載されていない。
【０００９】
本発明は、上述の課題を解決するためになされたもので、半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、保持されるデータの信頼性をより高める技術を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のメモリ制御装置は、メモリ装置に対するホスト装置からのアクセスを、論理アドレスおよび物理アドレスの対応関係（メモリマッピング）にしたがって制御するアクセス制御部と、前記アクセス制御部から前記メモリ装置への信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出部と、前記アクセス集中検出部によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、前記メモリマッピングを変更するメモリマッピング変更部と、を備える。
【００１１】
また、本発明の情報処理装置は、上述のメモリ制御装置と、前記メモリ装置と、前記ホスト装置と、を備える。
【００１２】
また、本発明のメモリ制御方法は、メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出し、検出したロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更する。
【００１３】
また、本発明のコンピュータ・プログラムは、メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出ステップと、前記アクセス集中検出ステップで検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更するメモリマッピング変更ステップと、をコンピュータ装置に実行させる。
【発明の効果】
【００１４】
本発明は、半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、保持されるデータの信頼性をより高める技術を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態としての情報処理装置の機能ブロック図である。
【図２】本発明の実施の形態におけるメモリ制御装置のハードウェア構成図である。
【図３】本発明の実施の形態としてのメモリ制御装置の動作を説明するフローチャートである。
【図４】本発明の実施の形態におけるメモリマッピング変更の具体例を示す図である。
【図５】本発明の実施の形態におけるメモリマッピング変更の他の具体例を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１７】
本発明の実施の形態としての情報処理装置１の構成を図１に示す。
【００１８】
図１において、情報処理装置１は、メモリ制御装置１０と、メモリ装置２０と、ホスト装置３０とを含む。また、メモリ制御装置１０は、アクセス制御部１１と、アクセス集中検出部１２と、メモリマッピング変更部１３とを備える。ホスト装置３０は、メモリ装置２０に対して論理アドレスを用いてアクセスしながら情報処理装置１全体の動作を制御するＣＰＵ（Central Processing Unit）によって構成される。また、メモリ装置２０は、例えば、ＤＲＡＭ（Random Access Memory）などの揮発性の半導体メモリによって構成され、ロウアドレスおよびカラムアドレスからなる物理アドレスにより特定されるメモリセルを含む。
【００１９】
ここで、メモリ制御装置１０は、図２のハードウェア構成図に示すように、プロセッサ１００１と、内蔵メモリ１００２と、ホストインタフェース１００３と、メモリインタフェース１００４とによって構成可能である。この場合、アクセス制御部１１は、ホストインタフェース１００３と、メモリインタフェース１００４と、内蔵メモリ１００２に記憶されたデータおよびコンピュータ・プログラムを読み込んで実行するプロセッサ１００１とによって構成される。また、アクセス集中検出部１２およびメモリマッピング変更部１３は、内蔵メモリ１００２に記憶されたデータおよびコンピュータ・プログラムを読み込んで実行するプロセッサ１００１によって構成される。なお、メモリ制御装置１０のハードウェア構成は、上述の構成に限定されない。
【００２０】
アクセス制御部１１は、メモリ装置２０に対するアクセスを、論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を参照しながら制御する。メモリマッピングは、例えば、内蔵メモリ１００２に記憶されている。例えば、アクセス制御部１１は、ホストインタフェース１００３を介してホスト装置３０からメモリ装置２０に対するリード命令を受け取った場合、対象となる論理アドレスを、メモリマッピングを参照して物理アドレスに変換する。そして、アクセス制御部１１は、メモリインタフェース１００４を介して、メモリ装置２０に対して、リード対象の物理アドレスを示す信号と、リード動作を指示する信号とを送信する。そして、アクセス制御部１１は、メモリ装置２０から、対象の物理アドレスに保持されていたデータを受信し、ホスト装置３０に応答する。また、例えば、アクセス制御部１１は、ホストインタフェース１００３を介してホスト装置３０からメモリ装置２０に対するライト命令および対象データを受け取った場合、対象となる論理アドレスを、メモリマッピングを参照して物理アドレスに変換する。そして、アクセス制御部１１は、メモリインタフェース１００４を介して、メモリ装置２０に対して、ライト対象の物理アドレスを示す信号と、ライト動作を指示する信号と、対象データとを送信する。
【００２１】
アクセス集中検出部１２は、アクセス制御部１１からメモリ装置２０への信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出する。例えば、アクセス集中検出部１２は、アクセス制御部１１からメモリ装置２０への信号に含まれる物理アドレスを構成するロウアドレス毎にアクセス回数をカウントし、閾値を超えたロウアドレスを検出してもよい。その他、アクセス集中検出部１２には、アクセスが集中したロウアドレスを検出する公知の各種技術を適用可能である。
【００２２】
メモリマッピング変更部１３は、アクセス集中検出部１２によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、メモリマッピングを変更する。
【００２３】
例えば、メモリマッピング変更部１３は、検出されたロウアドレスを有する各物理アドレスに対応付けられていた論理アドレスを、同一のカラムアドレスを有する各物理アドレスに対応付ける変更を行ってもよい。ここで、同一のカラムアドレスを有する各物理アドレスは、異なるロウアドレスを有する。このため、このような変更により、アクセス集中が検出されたロウアドレスを有する複数の物理アドレスにそれぞれ対応付けられていた論理アドレスは、異なるロウアドレスを有する複数の物理アドレスに分散されることになる。
【００２４】
なお、アクセス集中が検出されたロウアドレスについて上述のようなメモリマッピングの変更を行うためには、変更後に対応付けられることになる物理アドレスにそれまで対応付けられていた論理アドレスのマッピングの変更も必要となってくる。そこで、メモリマッピング変更部１３は、メモリマッピングにおける各ロウアドレスについて、そのロウアドレスを有する各物理アドレスに対応付けられていた論理アドレスを、そのロウアドレスに対応するカラムアドレスを有する各物理アドレスに対応付ける変更を行ってもよい。もし、メモリ装置２０においてワードライン数とビットライン数が同数であれば、メモリマッピング変更部１３は、メモリマッピングにおいて、論理アドレスに対応付けられていた物理アドレスのロウとカラムとを入れ替えるよう変更を行えばよい。
【００２５】
以上のように構成された情報処理装置１におけるメモリ制御装置１０の動作を、図３に示す。
【００２６】
まず、アクセス集中検出部１２は、所定のアクセス集中条件を満たすロウアドレスを検出する（ステップＳ１でＹｅｓ）。
【００２７】
次に、メモリマッピング変更部１３は、検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、メモリマッピングを変更する（ステップＳ２）。
【００２８】
なお、ステップＳ２のメモリマッピングの変更に伴い、メモリ制御装置１０は、割り当てが変更された論理アドレスに変更前に対応付けられていた物理アドレスのメモリセルに保持されていたデータを、変更後の物理アドレスのメモリセルに適宜移動させる。
【００２９】
以上で、情報処理装置１の動作の説明を終了する。
【００３０】
次に、メモリマッピングの変更の具体例を、図４を用いて説明する。この具体例では、メモリ装置２０は、８本のワードライン（ロウアドレスａ〜ｈ）および８本のビットライン（カラムアドレス１〜８）の交差点に８×８個のメモリセルを有しているものとする。また、ホスト装置３０では、論理アドレスＡ１〜Ｈ８が用いられるものとする。
【００３１】
図４には、変更前のメモリマッピング４０１と、変更後のメモリマッピング４０２とを示している。メモリマッピング４０１および４０２において、ロウアドレスの各行およびカラムアドレスの各列の交点のセルに示された論理アドレスは、このロウアドレスおよびカラムアドレスからなる物理アドレスに割り当てられていることを表している。例えば、メモリマッピング４０１において、論理アドレスＡ１は、ロウアドレスａおよびカラムアドレス１からなる物理アドレスａ１に割り当てられている。
【００３２】
このようなメモリマッピング４０１が適用されている状態で、論理アドレスＥ２およびＥ５へのアクセスが集中したとする。
【００３３】
そこで、アクセス集中検出部１２は、ロウアドレスｅが、所定のアクセス集中条件を満たすことを検出する（ステップＳ１）。
【００３４】
この場合、アクセスが集中したロウアドレスｅに隣接するロウアドレスｄおよびｆにおいてデータ化けが発生する可能性がある。
【００３５】
この例では、ワードラインおよびビットラインがそれぞれ８本で同数であるため、メモリマッピング変更部１３は、メモリマッピングにおいてロウおよびカラムを入れ替える変更を行う（ステップＳ２）。
【００３６】
詳細には、メモリマッピング変更部１３は、メモリマッピング４０１をメモリマッピング４０２へ変更する。つまり、この例では、メモリマッピング４０１において、ロウアドレスａ〜ｈをそれぞれ有する各物理アドレスに割り当てられていた論理アドレスは、メモリマッピング４０２において、カラムアドレス１〜８をそれぞれ有する各物理アドレスに割り当てられている。このようにして、アクセス集中が検出されたロウアドレスｅ（物理アドレスｅ１〜ｅ８）に割り当てられていた論理アドレスＥ１〜Ｅ８は、カラムアドレス５（物理アドレスａ５、ｂ５、・・・、ｈ５）に割り当てが変更されたことになる。
【００３７】
その結果、論理アドレスＥ２およびＥ５にアクセスの集中が続いても、メモリマッピング４０２が適用された後では、それらのアクセスは、ロウアドレスｂおよびｅに分散されることになる。そして、アクセスの分散により、ロウアドレスｂおよびｅはアクセス集中条件を満たさなくなる。これにより、データ化けの影響を受けるような隣接ロウアドレスがなくなり、データ化けは回避される。
【００３８】
次に、本発明の実施の形態の効果について述べる。
【００３９】
本発明の実施の形態の情報処理装置におけるメモリ制御装置は、半導体メモリにおいて、消費電力増加およびアクセス性能低下を生じさせることなく、保持されるデータの信頼性をより高めることができる。
【００４０】
その理由は、アクセス集中検出部が、メモリ装置へのアクセス信号を監視することにより所定のアクセス集中条件を満たすロウアドレスを検出し、メモリマッピング変更部が、検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散された各物理アドレスに対応付けるよう、メモリマッピングを変更するからである。
【００４１】
これにより、本実施の形態は、メモリアクセスが特定のワードラインに集中した場合、メモリマッピングの変更により、複数のワードラインにアクセスを分散させることになる。メモリアクセスのパタンは、システム上で動作するアプリケーションに依存するが、どのようなパタンのメモリアクセスによりどのワードラインにアクセスが集中しても、本実施の形態は、任意のワードラインへの継続的な集中アクセスを回避することができる。その結果、本実施の形態は、隣接ワードラインへの影響を抑えることができ、保持されるデータの信頼性を高めることができる。しかも、本実施の形態は、保持されるデータの信頼性を高めるためのリフレッシュ動作をより頻繁に行う必要がなく、アクセス性能低下および消費電力増加を招くことがない。
【００４２】
なお、上述した本発明の実施の形態において、メモリマッピング変更部は、検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散させればよく、必ずしも全て異なるロウアドレスに分散させなくてもよい。例えば、メモリ装置におけるワードラインおよびビットラインが同数でない場合、メモリマッピング変更部は、図５に示すように、メモリマッピング５０１からメモリマッピング５０２への変更を行ってもよい。このような変更により、アクセス集中が検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、全て異なるロウアドレスではないが複数のロウアドレスに分散させることができる。例えば、論理アドレスＥ２およびＥ５へのアクセスが集中してロウアドレスｅが検出されたとする。この場合、図５の変更により、論理アドレスＥ２およびＥ５へのアクセスは、ロウアドレスａおよびｄに分散されることになる。
【００４３】
また、メモリマッピング変更部１３は、上述した手法に限らず、アクセス集中が検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、複数のロウアドレスに分散させるその他の手法により、メモリマッピングの変更を行ってもよい。
【００４４】
また、上述した本発明の実施の形態において、メモリ装置がＤＲＡＭである例を中心に説明したが、メモリ装置は、ＤＲＡＭに限らず、その他の半導体メモリであってもよい。
【００４５】
また、上述した本発明の実施の形態において、フローチャートを参照して説明したメモリ制御装置の動作を、本発明のコンピュータ・プログラムとして記憶媒体に格納しておき、係るコンピュータ・プログラムをプロセッサが読み出して実行するようにしてもよい。そして、このような場合において、本発明は、係るコンピュータ・プログラムのコードあるいは記憶媒体によって構成される。
【００４６】
また、本発明は、上述した実施の形態に限定されず、様々な態様で実施されることが可能である。
【符号の説明】
【００４７】
１    情報処理装置
１０    メモリ制御装置
２０    メモリ装置
３０    ホスト装置
１１    アクセス制御部
１２    アクセス集中検出部
１３    メモリマッピング変更部
１００１    プロセッサ
１００２    内蔵メモリ
１００３    ホストインタフェース
１００４    メモリインタフェース
４０１、５０１    変更前のメモリマッピング
４０２、５０２    変更後のメモリマッピング
【図１】
2015141517.tif 000003
【図２】
2015141517.tif 000004
【図３】
2015141517.tif 000005
【図４】
2015141517.tif 000006
【図５】
2015141517.tif 000007
【手続補正書】
【提出日】平成27年3月24日(2015.3.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリ装置に対するホスト装置からのアクセスを、論理アドレスおよび物理アドレスの対応関係（メモリマッピング）にしたがって制御するアクセス制御部と、
前記アクセス制御部から前記メモリ装置への信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出部と、
前記アクセス集中検出部によって検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、同一のカラムアドレスを有する各物理アドレスに対応付けるよう、前記メモリマッピングを変更するメモリマッピング変更部と、
を備えたメモリ制御装置。
【請求項２】
前記メモリマッピング変更部は、前記メモリマッピングにおける各ロウアドレスについて、該ロウアドレスを有する各物理アドレスにそれぞれ対応する論理アドレスを、該ロウアドレスに対応するカラムアドレスを有する各物理アドレスに対応付けることにより、前記メモリマッピングの変更を行うことを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
請求項１または請求項２に記載のメモリ制御装置と、
前記メモリ装置と、
前記ホスト装置と、
を備えた情報処理装置。
【請求項４】
メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出し、
検出したロウアドレスを有する各物理アドレスに対応する論理アドレスを、同一のカラムアドレスを有する各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更する、メモリ制御方法。
【請求項５】
メモリ装置に対するアクセス制御のための信号を監視することにより、所定のアクセス集中条件を満たすロウアドレスを検出するアクセス集中検出ステップと、
前記アクセス集中検出ステップで検出されたロウアドレスを有する各物理アドレスに対応する論理アドレスを、同一のカラムアドレスを有する各物理アドレスに対応付けるよう、前記アクセス制御において用いられる論理アドレスおよび物理アドレスの対応関係（メモリマッピング）を変更するメモリマッピング変更ステップと、
をコンピュータ装置に実行させるコンピュータ・プログラム。