(57)【要約】【課題】高精細化された場合であっても消費電力を抑えた表示装置を提供する。【解決手段】表示装置は、複数の行と複数の列を有するマトリクス状に配置された複数の副画素を有する表示領域と、複数の波長領域に対応する光が出射される少なくとも２つの副画素（２１２）が組み合わせである画素（２１０）と、複数の列のそれぞれの列に対応して配置される２つの画像信号線（Ｐｍａ，Ｐｍｂ）と、複数の行のそれぞれの行に対応して配置される１つの走査信号線（Ｌｎ）と、複数の副画素の各々において、２つの画像信号線のうちの１つがソースに接続され、１つの画像信号線がゲートに接続された画素トランジスタと、画素トランジスタのドレインの電位に基づいて発光する発光素子と、複数の行のうち、隣合う２つの行に係る２つの走査信号線に対して、画素トランジスタを導通させる導通電位を同時に印加する駆動回路と、を備える。【選択図】図５
2015175921.tif 000002
【特許請求の範囲】
【請求項１】
複数の行と複数の列を有するマトリクス状に配置された複数の副画素を有する表示領域と、
複数の波長領域に対応する光が出射される少なくとも２つの前記副画素が組み合わせである画素と、
前記複数の列のそれぞれの列に対応して配置される２つの画像信号線と、
前記複数の行のそれぞれの行に対応して配置される１つの走査信号線と、
前記複数の副画素の各々において、前記２つの画像信号線のうちの１つがソース／ドレインのいずれか一方に接続され、前記１つの画像信号線がゲートに接続された画素トランジスタと、
前記画素トランジスタのソース／ドレインの他方の電位に基づいて発光する発光素子と、
前記複数の行のうち、隣合う２つの行に係る２つの走査信号線に対して、前記画素トランジスタを導通させる導通電位を同時に印加する駆動回路と、を備える表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記画素は、前記副画素の前記複数の行のうち、２行に跨って構成されている、ことを特徴とする表示装置。
【請求項３】
請求項２に記載の表示装置において、
前記画素は、４つの略矩形の前記副画素からなり、互いの２辺が同じ画素に属する副画素と隣合うように田の字型に構成されている、ことを特徴とする表示装置。
【請求項４】
請求項１に記載の表示装置において、
前記隣合う２つの行の組合せは、前記１つの走査信号線に前記導通電位が印加される第１のタイミングと、前記１つの走査信号線に前記導通電位が、前記第１のタイミングの次に印加される第２のタイミングとで異なっている、ことを特徴とする表示装置。
【請求項５】
請求項４に記載の表示装置において、
前記第２のタイミングにおいて前記画像信号線に印加される画像信号は、前記第１のタイミングにおいて前記画像信号線に印加される画像信号に係る第１データから算出した第２データに基づく画像信号である、ことを特徴とする表示装置。
【請求項６】
請求項１乃至５に記載の表示装置において、
前記画素トランジスタのソース／ドレインの他方がゲートに接続され、前記発光素子のアノード側がソース／ドレインのいずれか一方に接続された駆動トランジスタと、
前記駆動トランジスタのソース／ドレインの他方が接続され、平面視で前記表示領域に重畳する平面電極である金属層と、を更に備える、ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）等の自発光体を用いた表示装置が実用化されている。このようなＯＬＥＤを用いた有機ＥＬ（Electro-luminescent）表示装置をはじめとする表示装置は、従来の液晶表示装置と比較して、自発光体を用いているため、視認性、応答速度の点で優れているだけでなく、バックライトのような補助照明装置を要しないため、更なる薄型化が可能となっている。
【０００３】
特許文献１は、隣合う走査線を同時に選択して、画素に書き込まれる信号を、互いに逆極性となるように書込むＴＦＴディスプレイ装置について開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３４３８１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
有機ＥＬ表示装置等の表示装置においても、液晶表示装置と同様に、高精細化が望まれると共に、低消費電力化が求められている。有機ＥＬ表示装置の走査線を駆動する走査線駆動回路では、高精細化が進むと走査線数が増加するために、駆動周波数を増加させる必要があり、消費電力が増加する。消費電力の増加は、更なる高精細化を妨げる要因ともなる。
【０００６】
本発明は、上述の事情に鑑みてされたものであり、高精細化された場合であっても消費電力を抑えた表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、複数の行と複数の列を有するマトリクス状に配置された複数の副画素を有する表示領域と、複数の波長領域に対応する光が出射される少なくとも２つの前記副画素が組み合わせである画素と、前記複数の列のそれぞれの列に対応して配置される２つの画像信号線と、前記複数の行のそれぞれの行に対応して配置される１つの走査信号線と、前記複数の副画素の各々において、前記２つの画像信号線のうちの１つがソース／ドレインのいずれか一方に接続され、前記１つの画像信号線がゲートに接続された画素トランジスタと、前記画素トランジスタのソース／ドレインの他方の電位に基づいて発光する発光素子と、前記複数の行のうち、隣合う２つの行に係る２つの走査信号線に対して、前記画素トランジスタを導通させる導通電位を同時に印加する駆動回路と、を備える表示装置である。
【０００８】
また、本発明の表示装置において、前記画素は、前記副画素の前記複数の行のうち、２行に跨って構成されていてもよく、この場合において、前記画素は、４つの略矩形の前記副画素からなり、互いの２辺が同じ画素に属する副画素と隣合うように田の字型に構成されているとすることができる。
【０００９】
また、本発明の表示装置において、前記隣合う２つの行の組合せは、前記１つの走査信号線に前記導通電位が印加される第１のタイミングと、前記１つの走査信号線に前記導通電位が、前記第１のタイミングの次に印加される第２のタイミングとで異ならせることができ、この場合には更に、前記第２のタイミングにおいて前記画像信号線に印加される画像信号を、前記第１のタイミングにおいて前記画像信号線に印加される画像信号に係る第１データから算出した第２データに基づく画像信号とすることができる。
【００１０】
また、本発明の表示装置において、前記画素トランジスタのソース／ドレインの他方がゲートに接続され、前記発光素子のアノード側がソース／ドレインのいずれか一方に接続された駆動トランジスタと、前記駆動トランジスタのソース／ドレインの他方が接続され、平面視で前記表示領域に重畳する平面電極である金属層と、を更に備えていてもよい。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に係る有機ＥＬ表示装置を概略的に示す図である。
【図２】図１のII−II線における断面を概略的に示す図である。
【図３】対向基板を有さない有機ＥＬ表示装置の例について示す図である。
【図４】副画素における回路の一例について示す回路図である。
【図５】表示領域の一部において、各副画素の回路に入力される画像信号線Ｐｍ及び走査信号線Ｌｎの配置の様子について概略的に示す図である。
【図６】図５と同様の副画素の配置における変形例について示す図である。
【図７】画素における副画素の配置が異なる場合について示す図である。
【図８】画素における副画素の配置が異なる場合について示す図である。
【図９】副画素の断面を概略的に示す図である。
【図１０】第１電極及び第２電極の配置を平面視で概略的に示す図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１３】
図１には、本発明の実施形態に係る表示装置である有機ＥＬ表示装置１００が概略的に示されている。この図に示されるように、有機ＥＬ表示装置１００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板１２０及び対向基板１５０の２枚の基板を有し、これらの基板の間には透明樹脂の充填剤１９１（図２参照）が封止されている。有機ＥＬ表示装置１００のＴＦＴ基板１２０及び対向基板１５０には、マトリクス状に配置された画素２１０からなる表示領域２０５が形成されている。ここで、各画素２１０は複数の副画素２１２（後述）から構成され、本実施形態においては、副画素２１２は表示領域２０５においてｘ列ｙ行であるとする。
【００１４】
また、ＴＦＴ基板１２０は透明のガラス又は樹脂の絶縁材料からなる基板であり、ＴＦＴ基板１２０には、副画素２１２のそれぞれに配置された画素トランジスタ２２０（後述）の走査信号線Ｌｎ（ｎはｙ以下の自然数）に対してソース・ドレイン間を導通させるための電位を印加すると共に、画像信号線Ｐｍ（ｍはｘ以下の自然数）に対して副画素２１２の階調値に対応する電圧を印加する駆動回路である駆動ＩＣ（Integrated Circuit）１８２が載置され、外部から画像信号等を入力するためのＦＰＣ（Flexible Printed Circuits）１８１が取付けられている。また、本実施形態においては、図の矢印に示されるように、ＴＦＴ基板１２０の発光層が形成された側に光を出射するトップエミッション型の有機ＥＬ表示装置としているが、ボトムエミッション型の有機ＥＬ表示装置であってもよい。
【００１５】
図２は、図１のII−II線における断面を概略的に示す図である。この断面図に示されるように、ＴＦＴ基板１２０には、ＴＦＴ回路が形成されたＴＦＴ回路層１６０と、ＴＦＴ回路層１６０上に形成された複数の発光素子である複数の有機ＥＬ素子１３０と、有機ＥＬ素子１３０を覆って水分を遮断する封止膜１２５と、を有している。有機ＥＬ素子１３０は、各画素２１０に含まれる副画素２１２の数だけ形成されるが、図２では説明を分かりやすくするため、省略して記載している。また、対向基板１５０には、例えば３色又は４色のそれぞれ異なる波長領域の光を透過するカラーフィルタ及び各副画素２１２の境界から出射される光を遮断する遮光膜であるブラックマトリクスが形成されている。ＴＦＴ基板１２０と対向基板１５０との間の充填剤１９１は、シール剤１９２により封止されている。
【００１６】
なお、本実施形態においては、図２に示されるような対向基板１５０を有する構成としているが、図３に示されるような対向基板１５０を有さない構成とすることもできる。また、図３に示されるように、駆動ＩＣ１８２をＦＰＣ１８１上に配置してもよく、特にＴＦＴ基板１２０を柔軟な樹脂材料とした場合には、ＴＦＴ基板１２０をＦＰＣ１８１と一体とした構成であってもよい。また、本実施形態においては、有機ＥＬ素子１３０において白色を発光し、カラーフィルタを用いて３色又は４色の波長領域の光を透過する構成とするが、有機ＥＬ素子１３０において、例えば３色又は４色のそれぞれ異なる波長領域の光を発光する構成としてもよい。
【００１７】
図４は、副画素２１２における回路の一例について示す回路図である。この図を用いて発光における回路の動作について説明する。画像信号線Ｐｍに各副画素２１２の階調値に応じた画像信号が印加され、走査信号線Ｌｎの信号に基づいて画素トランジスタ２２０が導通することにより、階調値に基づいた電圧が容量２４１及び／又は２４２に蓄えられる。有機ＥＬ素子１３０は、駆動トランジスタ２３０が容量２４１及び／又は２４２に蓄えられた電位に基づいた電流を流すことにより発光する。有機ＥＬ素子１３０のカソード側は低基準電位ＶＳＳに接続され、駆動トランジスタ２３０のソース側（有機ＥＬ素子１３０側とは反対側）は、高基準電位ＶＤＤに保持された高基準電位線に接続されている。ここで、後の説明のために走査信号線Ｌｎ及び画像信号線Ｐｍを除く、破線で囲まれた回路を画素回路２１５とする。
【００１８】
各容量２４１及び２４２は、両方とも形成される構成であってもよいし、いずれか１つの容量が形成される構成であってもよい。なお、本回路図においてはｐ型の半導体を用いて形成しているが、ｎ型の半導体を用いることとしてもよい。また、図６の回路は発光の制御を説明するための簡易的な回路であり、２つのトランジスタを有するものとしたが、３つ以上のトランジスタを有する構成としてもよいし、その他の制御配線や容量を含むものであってもよく、回路の構成は任意に定めることが可能である。
【００１９】
図５は、表示領域２０５の一部において、各副画素２１２の回路に入力される画像信号線Ｐｍ及び走査信号線Ｌｎの配置の様子について概略的に示す図である。この図において、画素２１０は、Ｒ（赤）Ｇ（緑）Ｂ（青）Ｗ（白）の４種類の色に対応する波長領域の光を出射する略矩形の副画素２１２からなり、副画素２１２は、同じ画素２１０の他の副画素２１２と２辺が接するように田の字型に整列されている。したがって画素２１０は、副画素２１２の２行に跨って構成されている。
【００２０】
各副画素の行に対しては１つの走査信号線Ｌｎが配置され、各副画素２１２の列に対しては２つの画像信号線Ｐｍa及びＰｍｂが配置されている。例えば、副画素２１２の１列目には画像信号線Ｐ１a及びＰ１ｂが配置されている。また、奇数行目の副画素２１２、即ち走査信号線Ｌ１、Ｌ３・・・に接続される副画素２１２の回路は、２つの画像信号線Ｐｍa及びＰｍｂのうち、画像信号線Ｐｍｂ（例えば、Ｐ１ｂ、Ｐ２ｂ・・・）に接続され、偶数行目の副画素２１２、即ち走査信号線Ｌ２、Ｌ４・・・に接続される副画素２１２の回路は、画像信号線Ｐｍａ（例えば、Ｐ１ａ、Ｐ１ｂ・・・）に接続されている。
【００２１】
また、駆動回路である駆動ＩＣ１８２は、画像信号線Ｐｍa及びＰｍｂに互いに異なる電位を印加することができるため、奇数行の走査信号線Ｌｎの一つと偶数行の走査信号線Ｌｎの一つに対して画素回路２１５のトランジスタを導通させる導通電位を同時に印加し、それぞれの副画素２１２の階調値に対応する異なる電位を画素回路２１５に印加させることができる。
【００２２】
例えば、隣合う２つの行に係る２つの走査信号線Ｌ１及びＬ２に対して導通電位を同時に印加し、次のタイミング（水平同期のタイミング）で走査信号線Ｌ３及びＬ４に対して導通電位を同時に印加するような走査を行った場合には、各副画素２１２に対して、画像信号線Ｐｍａ及びＰｍｂを介して、対応する階調電圧を印加させることができると共に、走査信号線Ｌｎを１つずつ走査する場合と比較して、導通電位を印加させる周波数（水平同期周波数）を半分とすることができる。例えば駆動ＩＣ１８２内に配置された走査信号線の駆動回路にこのような動作をさせることにより、走査信号線を走査する駆動回路の消費電力を抑えることができ、有機ＥＬ表示装置１００全体の電力消費を低減させることができる。また、駆動回路の規模も縮小することができ額縁領域を小さくすることができる。一方、高精細化された場合であっても、高精細化に伴う走査信号線Ｌｎを走査する周波数の増加を抑えることができるため、結果として、消費電力の増加を抑えることができる。
【００２３】
また、図５の画像信号線Ｐｍ及び走査信号線Ｌｎの配置における、別の走査信号線の走査の仕方について説明する。垂直同期の周期をフレームと呼ぶこととすると、奇数フレームにおいては、最初に走査信号線Ｌ１及びＬ２（図５のＡ）に同時に導通電位を印加し、次に走査信号線Ｌ３及びＬ４に同時に導通電位を印加するというように、２行毎に走査し２行ずつ導通電位を印加する走査を行う。つまり、隣合う走査信号線のうち、奇数番目の走査信号線Ｌｎとそれより１大きい偶数番目の走査信号線Ｌｎに対して同時に導通電位を印加する走査を行う。一方、偶数フレームでは、まず走査信号線Ｌ１のみに導通電位を印加した後、走査信号線Ｌ２及びＬ３（図５のＢ）に導通電位を印加し、次に走査信号線Ｌ３及びＬ４に導通電位を印加する走査を行う。つまり、最初の走査信号線Ｌ１（及び最後の走査信号線Ｌｙ）を除き、隣合う走査信号線Ｌｎのうち、偶数番目の走査信号線Ｌｎとそれより１大きい奇数番目の走査信号線Ｌｎに対して同時に導通電位を印加する走査を行う。
【００２４】
つまり、同時に導通電位が印加される隣合う２つの走査信号線Ｌｎ（又は副画素２１２の行）の組合せは、ある走査信号線Ｌｎに導通電位が印加される奇数フレームのタイミングである第１のタイミングと、その走査信号線に導通電位が印加される次のタイミングで偶数フレームのタイミングである第２のタイミングとで異ならせる走査とすることができる。このように同時に導通電位が印加される走査信号線Ｌｎ及びＬｎ＋１の組合せを変えることにより、表示画像のフリッカの発生等を抑え、表示品質を高めることができる。
【００２５】
更に、このような走査をおこなうと共に、例えば上述の偶数フレームにおいて、前後の奇数フレームにおいて表示される画像の第１データに基づいて算出された第２データからなる補完画像を表示することができる。この場合には、補完画像の第２データは、駆動ＩＣ１８２や、駆動ＩＣ１８２に情報を入力するために情報を処理する情報処理部において算出することとすることができる。偶数フレームにおいて同時に導通電位が印加される画素における補完画像の第２データは、前のフレームの周囲の画素のデータに基づく算出であっても、後の画像の周囲の画素のデータに基づく算出であっても、これらの両方のデータを用いた算出であってもよい。補完画像の算出には、例えば単純に平均化等の統計処理を用いることができるが、より高画質化が期待できるいわゆる各種の超解像処理技術を適用することもできる。このように補完画像を用いることにより特に動画像等の表示を滑らかにすることができる。この場合において、奇数フレームを通常の駆動周波数で駆動するように駆動することにより、偶数フレームにおいて走査信号線Ｌｎ及びＬｎ＋１の組合せを異ならせた補完画像が表示されるため、実際の解像度よりも精細で滑らかな画像表示とすることができる。また本来垂直解像度の高い画像が入力された場合でも限られた走査線数の表示装置で容易に高精細画像を表示できるようになる。
【００２６】
上記は垂直走査方向について述べたものであるが、同様の考え方を水平方向の走査についても適用し更なる高解像度の画像表示を行うことができる。すなわち第１のフレームで、Ｌ１とＬ２に対してＰ１ａとＰ１ｂおよびＰ２ａとＰ２ｂの組合せでＲＧＢＷの４副画素分のデータによって１画素を構成する状態としていたものを、第２のフレームではＰ２ａとＰ２ｂおよびＰ３ａとＰ３ｂの組合せを用いてＲＧＢＷの４副画素分で１画素分のデータを構成する。
【００２７】
このような水平垂直のフレーム毎の組合せ手法を用いることで、例えば表示ディスプレイの画素数を超えた超高精細映像を簡単に表示することができるので、本来の画素数を有する表示装置よりもより低消費電力で動作させることができる。この考え方は有機ＥＬ素子に限らず液晶表示装置を含めてすべての表示装置に適用することができる。
【００２８】
図６は、図５と同様の副画素２１２の配置における変形例について示す図である。この図は、上述の図５とは、画像信号線Ｐｍa及びＰｍｂが画素回路２１５を挟むように配置されている点で異なっている。このような配線とすることにより、各画素回路２１５から画像信号線Ｐｍａに延びる配線は、画像信号線Ｐｍｂを跨ぐことなく配線できるため、配線のための領域を削減でき、容量や開口を大きくすることができると共に、複雑な配線な削減されるため製造工程が簡略化され、歩留りを向上させることができる。
【００２９】
図７は、画素２１０における副画素２１２の配置が異なる場合について示す図である。この図において、画素２１０は、Ｒ（赤）Ｇ（緑）Ｂ（青）の３種類の色に対応する波長領域の光を出射する略矩形の副画素２１２からなり、列（縦）方向に同じ色の副画素２１２が並ぶ、所謂ストライプ配置の副画素２１２の構成となっている。また、Ａ行の画素とＢ行の画素とで略正方形２６０となる。この画素配置の場合には、各画素２１０は副画素２１２の２行に跨った構成とはならず、各画素２１０は１行の中に収まる構成となる。このような構成であっても、図５と同様に、走査信号線Ｌｎ及びＬｎ＋１に対して同時に導通電位を印加することにより、同様の効果を得ることができる。また、上述のように、駆動回路が、同時に導通電位が印加される走査信号線Ｌｎ及びＬｎ＋１の組合せを変える動作を行うことにより、表示画像のフリッカの発生等を抑え、表示品質を高めることができる。また、補完画像を用いた動作を行うこととすることにより、特に動画像等の表示を滑らかにすることができ、更に実際の解像度よりも精細で滑らかな画像表示とすることができる。
【００３０】
ここで水平方向にＲＧＢの３種類の画素が配置され、垂直方向に同一色が配置されているが、ＬｎのＲＧＢとＬｎ＋１のＲＧＢで１つの画素を構成させることで、前期の奇数フレームと偶数フレームの組合せを変える駆動を行うことができる。加えて、水平方向のＲＧＢの組合せをＲＧＢ→ＧＢＲ→ＢＲＧと変える動作を組合せてより高精細の画像を表示させることが可能である。
【００３１】
図８は、画素２１０における副画素２１２の配置が異なる場合について示す図である。この図においては、図７と同様に、画素２１０は、Ｒ（赤）Ｇ（緑）Ｂ（青）の３種類の色に対応する波長領域の光を出射する略矩形の副画素２１２からなるが、各画素２１０にＧの副画素２１２を２つ含むこととして、計４副画素で一画素２１０を構成している点で異なっている。また、縦方向は、ＲＧ又はＢＧのいずれかを繰り返す並びとなっている。このような画素構成とした場合であっても、図７の副画素２１２の構成の場合と同様の動作を行うことができ、同様の効果を得ることができる。
【００３２】
図９は、副画素２１２の断面を概略的に示す図である。なお、この図においては、充填剤１９１及び対向基板１５０の記載を省略し、ＴＦＴ基板１２０、ＴＦＴ回路層１６０、有機ＥＬ素子１３０及び封止膜１２５のみが示されている。この図に示されるように、ＴＦＴ回路層１６０は、画素トランジスタ２２０及び駆動トランジスタ２３０を有している。また、ＴＦＴ回路層１６０は、ＴＦＴ基板１２０と、画素トランジスタ２２０及び駆動トランジスタ２３０との間に配置され、平面視で少なくとも複数の副画素２１２と重畳し、例えば表示領域２０５全体と重畳する第１電極１７１を有している。また、第１電極１７１のＴＦＴ基板１２０側とは反対側、ここでは第１電極１７１と、画素トランジスタ２２０及び駆動トランジスタ２３０との間には、絶縁膜１６３及び１６５を介して第１電極１７１と容量を形成する導電材料からなる第２電極１７２が配置されている。
【００３３】
ここで、第１電極１７１は、少なくともＭｏ（モリブデン）及びＷ（タングステン）のいずれか一方を含む金属からなり、表示領域２０５を覆うベタ電極とすることができる。Ｍｏ又はＷを含むような高融点金属を使用することにより、製造時に熱処理が行なわれる場合であっても、溶融等による変質がなく、品質を保つことができる。特に、半導体層２２４又は２３４をポリシリコン等の半導体とした場合には有効である。なお、第２電極１７２も、少なくともＭｏ及びＷのいずれか一方を含む高融点金属で形成することができ、この場合にも同様の効果を得ることができる。また、絶縁膜１６３にはＳｉＮ等の誘電率の大きい材料を用いることにより、第１電極１７１と第２電極１７２とで形成される電気的な容量を、より大きくすることができる。ここで、第２電極１７２は、１つの副画素２１２につき１つが独立して形成され、副画素２１２内の回路に接続されている。また、ＳｉＮｘ等の絶縁材料からなる下地膜１６１が形成されている。
【００３４】
駆動トランジスタ２３０は、ゲート２３１、ソース２３２及びドレイン２３３を有し、ソース２３２及びドレイン２３３の間には、半導体層２３４が配置されている。また、画素トランジスタ２２０はゲート２２１、ソース２２３及びドレイン２２２を有し、ソース２２３及びドレイン２２２の間には、半導体層２２４が配置されている。画素トランジスタ２２０のドレイン２２２と駆動トランジスタ２３０のゲートは接続されている。半導体層２２４及び２３４とゲート２２１及び２３１との間にはＳｉＮｘ等の絶縁材料からなる絶縁膜１６６が形成され、ゲート２２１及び２３１上にはＳｉＮｘ等の絶縁材料からなる絶縁膜１６７が形成されている。画素トランジスタ２２０及び駆動トランジスタ２３０上には、有機絶縁材料からなる平坦化膜１６８が形成されている。
【００３５】
また、有機ＥＬ素子１３０は、平坦化膜１６８に空けられたコンタクトホールを介して駆動トランジスタ２３０のドレイン２３３と接続されたアノード電極１３１と、有機絶縁材料によりアノード電極１３１の端部を覆い、隣接する副画素２１２のアノード電極１３１との間を絶縁する画素分離膜１３５と、各副画素２１２のアノード電極１３１をと接し、表示領域２０５を覆うように形成された発光層を含む有機層１３２と、インジウム及びスズの複合酸化物、インジウム及び亜鉛の複合酸化物等からなる透明な導電膜であるカソード電極１３３と、から構成される。ここで、アノード電極１３１と有機層１３２とが接している領域が発光する発光領域となる。
【００３６】
上述のような構成において、第１電極１７１は、駆動トランジスタ２３０のソースと接続されると共に、表示領域２０５外の複数箇所において高基準電位ＶＤＤに接続され、高基準電位ＶＤＤの電圧を保持している。また、第２電極１７２は、駆動トランジスタ２３０のゲート２３１（すなわち、画素トランジスタ２２０のドレイン２２２）と接続されている。これにより、第１電極１７１と第２電極１７２とは、図６の回路図における容量２４１を形成している。したがって、第１電極１７１及び第２電極１７２により大きな容量２４１を形成できるため、有機ＥＬ素子１３０に提供する電流を安定させることができる。また、第１電極１７１及び第２電極１７２は、駆動トランジスタ２３０及び画素トランジスタ２２０のＴＦＴ基板１２０側に形成されているため、回路構成に影響を与えずに容量を形成することができる。また、第１電極１７１は、高基準電位ＶＤＤに接続され、表示領域２０５に重畳して形成されているため、表示領域２０５において、より一様な電位で高基準電位ＶＤＤを供給することができる。更に、第１電極１７１は、各副画素２１２内の回路に、別途、高基準電位ＶＤＤを供給する配線を必要としないため、駆動トランジスタ２３０又は画素トランジスタ２２０をより大きく形成することができる。つまり、図５の画像信号線Ｐｍａ及びＰｍｂに示されるように、副画素２１２の各列に画像信号線Ｐｍを２本配置するような場合にも、高基準電位ＶＤＤを供給する配線を更に設ける必要がなく、回路に用いる領域及び開口領域を広く保つことができる。また、第１電極１７１が表示領域２０５外の複数箇所において接続される構成とすることにより更に安定した電位を供給することができる。また、第１電極１７１は表示領域２０５に重畳して形成されているため、有機ＥＬ素子１３０で発生した熱を効率よく放熱することができ、また、回路において発生する電磁ノイズを遮蔽することもできる。
【００３７】
なお、上述の実施形態においては、第１電極１７１を駆動トランジスタ２３０のソースと接続し、第２電極１７２を駆動トランジスタ２３０のゲート２３１と接続することとしたが、第１電極１７１を表示領域２０５において、有機ＥＬ素子１３０のカソード側が接続される低基準電位ＶＳＳに接続し、第２電極１７２を駆動トランジスタ２３０のドレイン２３３と接続することにより、容量２４３を形成することもできる。
【００３８】
図１０は、第１電極１７１及び第２電極１７２の配置を平面視で概略的に示す図である。この図に示されるように、第２電極１７２は、表示領域２０５全体に重畳して広がる第１電極１７１に重畳して、副画素２１２毎に独立して配置されている。また、第１電極１７１には、複数箇所に穴であるスリット１７８設けられている。第１電極１７１は第２電極１７２と容量を形成するため、スリット１７８は第２電極１７２に重畳しない領域に設けられる。また、表示領域２０５外では、第１電極１７１は複数の端子１８５と電気的に接続し、高基準電位ＶＤＤに保持される。
【００３９】
スリット１７８は、第１電極１７１内に生じる応力を緩和することができると共に、放熱を効率的に行うことができる。なお、図１０においては、スリット１７８を穴状に設けることとしたが、スリット１７８は第１電極１７１を切断するように端から端まで延びるものであってもよい。この場合にもそれぞれの第１電極１７１は、平面視で少なくとも駆動トランジスタ２３０の一部及び画素トランジスタ２２０の一部に重畳するように形成され、第１電極１７１は、高基準電位ＶＤＤ等の固定電位に接続される。
【００４０】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【符号の説明】
【００４１】
１００  表示装置、１２０  ＴＦＴ基板、１２５  封止膜、１３０  有機ＥＬ素子、１３１  アノード電極、１３２  有機層、１３３  カソード電極、１３５  画素分離膜、１５０  対向基板、１６０  ＴＦＴ回路層、１６１  下地膜、１６３  絶縁膜、１６６  絶縁膜、１６７  絶縁膜、１６８  平坦化膜、１７１  第１電極、１７２  第２電極、１７８  スリット、１８２  駆動ＩＣ、１８５  端子、１９１  充填剤、１９２  シール剤、２０５  表示領域、２１０  画素、２１２  副画素、２１５  画素回路、２２０  画素トランジスタ、２２１  ゲート、２２２  ドレイン、２２３  ソース、２２４  半導体層、２３０  駆動トランジスタ、２３１  ゲート、２３２  ソース、２３３  ドレイン、２３４  半導体層、２４１  容量、２４３  容量。
【図１】
2015175921.tif 000003
【図２】
2015175921.tif 000004
【図３】
2015175921.tif 000005
【図４】
2015175921.tif 000006
【図５】
2015175921.tif 000007
【図６】
2015175921.tif 000008
【図７】
2015175921.tif 000009
【図８】
2015175921.tif 000010
【図９】
2015175921.tif 000011
【図１０】
2015175921.tif 000012