(57)【要約】      （修正有）【課題】リレーを介して負荷回路に電源を供給する電気機器において、リレーオフ時に電源回路、負荷回路の各側に残留する電荷によってリレーオン時に突入電流が生じないようにする。【解決手段】前ドア２１の開閉に連動してリレー１０１をオフ、オンすることによって負荷である引出ユニット３０への供給電源の切断、投入を制御する。前ドア２１の開放に連動するリレーオフにより供給電源が切断されたとき、リレー１０１の入力、出力の各側の容量性要素２１０，３１０に溜まる残留電荷を放電回路１３０によってリレー入力側の電源線からＧＮＤに放電させる。このとき、出力側の残留電荷は、リレーの入力、出力の接点間を繋ぐダイオード１３３を通してリレー入力側に移動させて放電回路１３０により放電させる。この後、前ドア２１の閉鎖に連動するリレーオンにより電源が再投入された時、残留電荷の上記放電を行ったことで、突入電流の発生を防ぐことができる。【選択図】図２
2015141515.tif 000002
【特許請求の範囲】
【請求項１】
電源、前記電源からの電力の供給を受ける負荷回路及び前記電源からの入力電力を機器の状態変化に応じオン、オフ制御し、オン時に電源からの電力を負荷回路へ出力するリレーを有する電気機器であって、
前記リレーの出力端と入力端の間を繋いで、前記電源からの流れとは逆方向に電流を流す整流手段と、
前記リレーの入力側の電源線に繋がり、放電動作がオン、オフできる放電回路と、
前記放電回路の放電動作をオン、オフ制御し、前記電源の切断後に前記リレーの入力、出力の各側に残留する電荷を放電させるよう放電動作をオン制御する放電制御回路と
を有する電気機器。
【請求項２】
請求項１に記載された電気機器であって、
前記放電回路は、前記電源線に繋がるスイッチング素子を有し、前記スイッチング素子のオン時に放電動作を行い、
前記放電制御回路は、所定の設定条件に従い前記スイッチング素子のオン、オフ制御をする
電気機器。
【請求項３】
請求項１又は２に記載された電気機器であって、
前記放電回路は、並列に接続した複数の放電回路により構成し、
前記放電制御回路は、前記複数の放電回路それぞれに対する放電のオン制御タイミングをずらす
電気機器。
【請求項４】
請求項１乃至３のいずれかに記載された電気機器であって、
前記放電制御回路は、リレーの入力側の電源線に生じる電圧を監視する入力側電圧監視回路を備えるとともに、
前記リレーのオフ時に前記入力側電圧監視回路によって監視する電圧値に応じて定められた条件に従い、前記放電動作のオン、オフを切り替える制御を行う
電気機器。
【請求項５】
請求項４に記載された電気機器であって、
前記放電制御回路は、前記入力側電圧監視回路によって監視する電圧値が、所定値以下に下がったことを条件に、前記放電動作をオフする制御を行う
電気機器。
【請求項６】
請求項４又は５に記載された電気機器であって、
前記入力側電圧監視回路によって監視する電圧値が、前記放電回路の放電動作によって所定値以下に下がったことを条件に、前記リレーのオン制御を行うようにする
電気機器。
【請求項７】
請求項４乃至６のいずれかに記載された電気機器であって、
前記リレーの出力側の電源線に生じる電圧を監視する出力側電圧監視回路を備え、
前記リレーのオフ又はオンから所定時間経過後における前記入力側電圧監視回路と前記出力側電圧監視回路によってそれぞれ監視する電圧値に基づいて、前記放電回路における放電動作の異常を判定する手段を有する
電気機器。
【請求項８】
請求項１乃至７のいずれかに記載された電気機器において、
前記整流手段は単数のダイオード又は直列に接続した複数のダイオードで構成された
電気機器。
【請求項９】
請求項１乃至８のいずれかに記載された電気機器において、
前記機器の状態変化が機器の筐体に設けたドアの開放である
電気機器。
【請求項１０】
請求項１乃至９のいずれかに記載された電気機器が、記録媒体に記録材を用いて画像を形成する画像形成装置である
電気機器。
【請求項１１】
電源、前記電源からの電力の供給を受ける負荷回路及び前記電源からの入力電力を機器の状態変化に応じオン、オフ制御し、オン時に電源からの電力を負荷回路へ出力するリレーを有する電気機器における残留電荷放電方法であって、
前記リレーのオフ時に、前記リレーの入力側に生じる残留電荷の量に応じて放電動作をオン、オフ制御し、前記リレーの入力側において当該残留電荷の放電動作を行う際、前記リレーの出力端と入力端の間を繋いで前記電源からの流れとは逆方向に電流を流す整流手段を通して前記リレーの出力側に生じる残留電荷も前記放電動作により放電する
残留電荷放電方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リレーを介して電源を負荷回路に供給する電気機器に関し、詳しくは、リレーオフ時、リレーの電源に繋がる入力側、負荷回路に繋がる出力側各々に残留する電荷を放電する回路を備えた電気機器及び残留電荷を放電する残留電荷放電方法に関する。
【背景技術】
【０００２】
諸種の電気機器において、電源供給をオン、オフするリレー、スイッチ等により電源が切断されたときに、電源が供給されていた負荷回路における容量性要素に残留電荷が生じ、その後、電源が投入されたときに、残留電荷によって突入電流が発生する場合がある。この突入電流は、電源電圧降下による機器の誤動作、リセット等の回路の誤動作やリレーを含む回路要素の損傷の原因となることがある。
このため、従来から、上記のような状況において発生する残留電荷を除く手段を講じている。
【０００３】
例えば、特許文献１においては、複写機の給紙部に設けたドアの開閉で働くスイッチにより、ドアの開放に連動して電源を遮断するときに、駆動負荷と並列に接続されたコンデンサの残留電荷を放電する手段を有する構成が示されている。また、この特許文献１には、上述の残留電荷を放電する手段に加え、ドアの閉鎖に連動して電源を投入するときに、大きな突入電流の発生を抑えるための抵抗を設けている。なお、この抵抗は、電源投入時の所定期間のみ働くように回路を制御している。
【０００４】
しかし、特許文献１における、駆動負荷と並列に接続されたコンデンサの残留電荷の放電動作は、ユーザーのドアの開閉操作に直接依存しており、操作タイミングによっては、残留電荷が全て放電しきらず、ドアの閉鎖時に突入電流が流れるという問題が生じる。
また、特許文献１では、電源回路側に生じる残留電荷への対処を考慮していないので、このような残留電荷が生じた場合には、突入電流の発生が防ぎきれない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、オン、オフ制御可能なリレーを介して負荷回路に電源を供給する電気機器において、リレーオフ時に電源回路、負荷回路の各側に残留する電荷によってリレーオン時に突入電流が生じないようにすることである。
【課題を解決するための手段】
【０００６】
本発明は、電源、前記電源からの電力の供給を受ける負荷回路及び前記電源からの入力電力を機器の状態変化に応じオン、オフ制御し、オン時に電源からの電力を負荷回路へ出力するリレーを有する電気機器であって、前記リレーの出力端と入力端の間を繋いで、前記電源からの流れとは逆方向に電流を流す整流手段と、前記リレーの入力側の電源線に繋がり、放電動作がオン、オフできる放電回路と、前記放電回路の放電動作をオン、オフ制御し、前記電源の切断後に前記リレーの入力、出力の各側に残留する電荷を放電させるよう放電動作をオン制御する放電制御回路とを有する電気機器である。
【発明の効果】
【０００７】
本発明によると、オン、オフ制御可能なリレーを介して負荷回路に電源を供給する電気機器において、リレーオン時において、電源回路、負荷回路の各側に残留する電荷による突入電流の発生を防ぐことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の電気機器の実施形態に係る画像形成装置の構成の概要を示す図である。
【図２】画像形成装置（図１）において、入力電力をオン、オフ制御するリレーを介して負荷に供給する回路の構成を示す図である。
【図３】残留電荷の放電動作のオン、オフ制御を行うＦＥＴを並列に複数接続する構成の放電回路を有する実施形態２の電源供給回路を示す図である。
【図４】図３の回路における放電動作状態を示す線図である。
【図５】突入電流を回避してリレーをオン制御する条件を付加する回路要素を有する実施形態３の電源供給回路を示す図である。
【図６】複数ダイオードを直列に接続した構成の放電用ダイオード（実施形態４）及び放電動作の異常判定機能（実施形態５）を有する電源供給回路を示す図である。
【発明を実施するための形態】
【０００９】
本発明の実施形態について、添付図面を参照して説明する。
以下に示す実施形態は、本発明の電気機器を、プリンタエンジンを原画像データに基づいて処理された出力用データにより動作させ、記録媒体（用紙）に記録材（例えばトナー）を用いて画像を形成する画像形成装置に実施した例を示す。
また、本画像形成装置は、高速印刷が可能な電子写真方式のプリンタエンジン及びサイズの異なる用紙が積載可能な複数の給紙トレイを持ち、後処理を含め各種の紙出力を大量に行える機能を備える。よって、複数の給紙トレイへの用紙や記録材であるトナーの補給等の人手によるメンテナンスが必要になる。
【００１０】
上記の人手によるメンテナンスの際に、機器（以下、この実施形態では画像形成装置を指す）の筐体に設けたドアを開放した状態で、筐体内部へ補給操作等を行うので、ユーザーにはモータ等の可動部への接触やレーザ照射による障害の危険がある。
このため、人手で筐体内部への操作を行うときに、負荷回路に供給する電源を切断する手段を設ける。この手段は、人手で筐体内部への操作を行う際、そのきっかけとなる、例えば筐体に設けたドアの開放、といった機器の状態変化に連動して、電源供給を切断し、また、操作が済んだ後のドアの閉鎖に連動して電源を投入する手段として設ける。
本実施形態では、筐体に設けたドアの開放に応じて電源からの電力を負荷回路へ出力するリレーをオフする制御をすることで電源を切断し、逆にドアの閉鎖に応じてリレーをオンする制御をすることで電源からの電力を負荷回路へ出力する。
【００１１】
しかし、電源を負荷回路に繋ぐリレー、スイッチ等をオフすることで電源が切断されたときに、電源が供給されていた負荷回路における容量性要素に残留電荷が生じ、その後、電源が投入されたときに、残留電荷によって突入電流が発生する場合がある。この突入電流は、電源電圧降下による機器の誤動作、リセット等の回路の誤動作やリレーを含む回路要素の損傷の原因となることがある。
そこで、リレーオフ時に電源回路、負荷回路の各側に残留する電荷を放電する手段を設けることで、その後、電源を再投入するために行うリレーオン時に突入電流が生じないようにする。
本画像形成装置は、電源回路、負荷回路の各側に残留する電荷による突入電流が生じないよう、リレーオフ時にリレーの出力、入力端子間に繋いだ整流手段（ここでは、単数のダイオード又は直列に接続した複数のダイオード）を通して負荷回路側に残留する電荷もリレーの入力側に設けた放電回路により放電させる。この放電動作に係る回路が従来技術にない本実施形態に特有の構成要素である。
【００１２】
上述の放電回路を備えた電源供給回路の詳細を後で説明するが、その前に、この電源供給回路を適用する本実施形態の画像形成装置の概要を説明する。
図１は、本実施形態に係る画像形成装置の構成の概要を示す図である。
本画像形成装置は、コピー、プリンタ、ファクシミリ等の機能による処理を要求してユーザーが行うジョブの入力を受付け、ジョブの指示に従い紙（印刷）出力等の画像出力処理を行う。
本画像形成装置は、図１に示すように、機器本体１、自動原稿送り装置２、ステープラとシフトトレイ付きのフィニッシャ３、両面反転ユニット４、拡張給紙トレイ５、大容量給紙トレイＬＣＴ６、１ビン排紙トレイ７、インサートフィーダ８の各ユニットを有する。
【００１３】
機器本体１は、原稿を読取るスキャナ部と、光書き込み部、感光体、現像部等の要素からなる電子写真方式によりプリント出力を行うプリンタエンジンと、給紙部等を備えている。
また、機器本体１は、機器全体を制御するための主制御部を有する。主制御部は、ジョブの入力を受付け、ジョブの指示に応じて紙（印刷）出力等を行わせるため、画像出力処理系に係る各要素部を一元管理しその動作を制御し、また、前記各要素が適正に動作するよう、機器条件等の保守、管理をする。
主制御部は、機器本体１内に設けたコントローラボードに搭載したコンピュータによって構成することができる。このコンピュータは、ＣＰＵ（Central Processing Unit）と、ＣＰＵの制御下で動作するＲＯＭ（Read Only Memory）、ＤＲＡＭ（Dynamic Random Access Memory）等を構成要素とする。
【００１４】
上記ＲＯＭは、プリンタエンジンや給紙部の動作を制御し、またプリント出力に用いる画像データを処理するときにＣＰＵによって使用されるプログラムやデータ等を保存するメモリである。なお、本コンピュータのＣＰＵが、後述する電源供給回路の動作に係るデータ（信号）処理を担う場合には、このデータ処理用のプログラム等を上記ＲＯＭに保存する。
また、上記ＤＲＡＭは、ＣＰＵが上記プログラムを駆動することによって生成されるデータ等を一時的に保存するメモリ、或いはプログラムの駆動に必要なデータを保存するワークメモリとして利用するメモリである。
【００１５】
次に、本画像形成装置の電源供給回路を実施形態により詳細に説明する。
本実施形態の電源供給回路は、先に述べたように、リレーを介して負荷回路に電源を供給し、電源を切断するためリレーをオフする時に、電源回路、負荷回路の各側に残留する電荷を放電する回路を有する。
なお、以下には、電源を必要とする画像形成装置の引出ユニットを負荷回路とし、筐体に設けた前ドアの開閉状態に応じ負荷回路への入力電力をオン、オフ制御する電源供給回路を例に採って、各実施形態を説明する。
【００１６】
「実施形態１」
この実施形態は、電源を切断するためリレーをオフする時に、電源回路、負荷回路の各側に残留する電荷を放電する回路を有する電源供給回路の基本形態を示す。
図２は、本実施形態の画像形成装置（図１）において、入力電力をオン、オフ制御するリレーを介して負荷に供給する回路の構成を示す図である。
図２の構成によると、電源２０は、スイッチングレギュレータを内蔵し、ＤＣを出力するＳＷ・コンバータ２０１を有する。なお、電源２０は、容量性要素２１０を持っている。
引出ユニット３０は、電源が供給される負荷回路である。なお、引出ユニット３０の回路は、容量性要素３１０を持っている。また、電源供給回路の基板１０には、負荷回路としての引出ユニット３０に対し並列に、供給電源を安定化させる容量性要素であるコンデンサ１１０を設けている。
【００１７】
また、電源２０の電力を負荷回路としての引出ユニット３０に供給する電源供給回路は、次に示す要素を基板１０上に組込んでいる。
要素の一つは、前ドア２１の開閉状態に応じ入力電力をオン、オフ制御するリレー１０１で、ここでは電磁リレーを採用する。なお、リレー１０１は、インターロックリレーとして機能するものである。
リレー１０１のオン、オフ動作は、前ドア２１の開閉に連動して、リレー１０１の接点をオン、オフさせる。リレー１０１は電磁リレーであり、ここでは、接点のオン、オフ動作をさせる電磁コイルに駆動電流を流すことで接点をオフし、流さなければ接点をオンする方式のものとする。このため、電磁コイルを駆動する電源１０２からの電流を流すか否かを、スイッチング動作をするトランジスタ１０３により制御する。
【００１８】
トランジスタ１０３には、前ドア２１の閉鎖によってインタロックＳＷ（スイッチ）２１ｓが開くときに電源１０４からの電圧が印加されず、スイッチング動作がオフとなる。この場合、リレー１０１の接点はオンしたままで、電源を引出ユニット３０に供給する。
他方、前ドア２１の開放によってインタロックＳＷ２１ｓが閉じるときに電源１０４から印加される電圧に応動して、トランジスタ１０３はオン（導通）動作を行うことで、リレー１０１の電磁コイルに駆動電流が流れて接点をオフする。つまり、前ドア２１の開放に連動してリレー１０１をオフする。なお、リレー１０１の電磁コイルの端子間に接続されたダイオード１０１ｄは還流ダイオードとして機能する。
また、リレー１０１の入力、出力接点間にはダイオード１３３が繋がれている。このダイオード１３３は、放電回路１３０に係る要素であり、後記で詳しく説明する。
【００１９】
電源供給回路のもう一つの要素は、リレー１０１をオフし電源切断をする時に、電源２０、引出ユニット３０の各側に残留する電荷を放電する動作に係る放電回路１３０等の回路である。
放電回路１３０は、リレー１０１の入力側の電源線に抵抗１３０ｒと、出力端を接地（ＧＮＤ）しスイッチング素子としてのＦＥＴ（電界効果トランジスタ）１３０ｓを接続した構成である。この構成によって、電源切断時にリレー１０１の入力側における、例えば電源２０の容量性要素２１０に残留する電荷を抵抗１３０ｒとＦＥＴ１３０ｓを通して放電する。なお、ここではＦＥＴ１３０ｓをスイッチング素子として用いているが、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor、絶縁ゲート型バイポーラトランジスタ）等のスイッチング素子を採用してもよい。
ＦＥＴ１３０ｓのスイッチング動作は、放電回路１３０を制御する放電制御回路からの制御入力を受けて行う。
即ち、放電制御回路は、放電回路１３０の放電動作をオン、オフ制御する回路であり、所定の設定条件に従いＦＥＴ１３０ｓのオン、オフを制御する。
本実施形態では、ＦＥＴ１３０ｓにおけるオン（導通）、オフ動作の制御入力を行う放電条件生成回路１３２が直接係る。
【００２０】
放電回路１３０において、放電を行わせるか否かは、リレー１０１の動作状態と前ドア２１のインタロックＳＷ２１ｓの動作状態とが所定の状態となることを条件（以下、「放電条件」という）とし、この条件を満たすか否かにより判断する。このため、リレー１０１の入力側の電源線に生じる電圧を監視する入力側電圧監視回路としての２４Ｖ電圧監視回路１３１設け、リレー１０１の動作状態を知る。また、前ドア２１のインタロックＳＷ２１ｓからトランジスタ１０３への制御線に生じる電圧によりインタロックＳＷ２１ｓの動作状態を知る。
放電条件生成回路１３２は、上記のようにして知ることができるリレー１０１の動作状態と前ドア２１のインタロックＳＷ２１ｓの動作状態を表す電圧の入力を受け、放電条件を満たすか否かを判断する。このとき、満たされると判断されれば、ＦＥＴ１３０ｓを導通させるため、これまでの放電動作を行わない場合のオフ制御出力を、放電動作を行う場合のオン制御出力に切り替える。
【００２１】
また、本電源供給回路に特有の構成要素として、リレー１０１の入力、出力接点間に繋がれたダイオード１３３を有する。ダイオード１３３は、電源供給時に電源２０から引出ユニット３０へ電源線を流れる電流とは逆方向に電流を流すように極性を定めて接続している。この構成によって、電源切断時にリレー１０１の出力側における、例えばコンデンサ１１０や引出ユニット３０の容量性要素３１０に残留する電荷もダイオード１３３を通してリレー１０１の入力側に設けた放電回路１３０により放電させる。
【００２２】
電源供給回路のもう一つの要素は、リレー１０１の入力、出力の各側に残留する電荷による上述の突入電流を防ぐために行う残留電荷の放電を含む一連の動作を、無駄に電力を消費することなく、適切なタイミングで行うために付加する要素である。
上記した適切なタイミングとは、リレー１０１のオフによる引出ユニット３０への電源切断を行った後、先ず電源２０のＳＷ・コンバータ２０１を遮断する動作を行うようにすることである。つまり、ＳＷ・コンバータ２０１を遮断した後、リレー１０１の入力、出力の各側に残留する電荷を放電回路１３０により放電する順序で動作を行う。この順序に従って動作を行うようにするため、トランジスタ１０３、放電条件生成回路１３２と共通の前ドア２１のインタロックＳＷ２１ｓのオン出力を受けるタイミング生成回路１２０を設けている。タイミング生成回路１２０は、前ドア２１のインタロックＳＷ２１ｓのオン出力を受けてから上述の順序に従う動作タイミングを生成し、ＳＷ・コンバータ２０１に対し生成したタイミングで遮断制御出力を行う。
また、前ドア２１の閉鎖によって引出ユニット３０への電源再投入をするとき、リレー１０１のオン動作を行った後、電源２０のＳＷ・コンバータ２０１からの電源を復帰させる動作を行う。つまり、ＳＷ・コンバータ２０１を遮断した状態で先ずリレー１０１をオンさせてから、ＳＷ・コンバータ２０１からの電源を復帰させる順序で動作を行う。
【００２３】
ここで、電源供給回路（図２）の残留電荷の放電動作に関し説明を補足する。
本電源供給回路では、前ドア２１の開閉に連動してリレー１０１をオフ、オンすることによって引出ユニット３０への供給電源の切断、投入を制御する。
供給電源が切断された場合、リレー１０１の入力、出力の各側に容量性要素２１０，３１０（コンデンサ１１０）を持っているため、それぞれに残留電荷が発生することとなる。
本実施形態の放電回路を持たない従来技術において、残留電荷が残ったままリレーがオンされると突入電流が発生するおそれがある。この突入電流は、電源線上に挿入されているヒューズの溶断、リレー接点の溶着、供給先基板の電圧降下による動作のリセットがある。動作のリセットが発生する原因は、大電流が流れることにより、ＧＮＤの微小な抵抗に電流をかけた分だけ供給側基板のＧＮＤの電位が上がり、供給先基板にとって電圧降下と等価になるからである。この電圧降下が、リセットＩＣの監視電圧になると、リセットがかかる結果になる。
【００２４】
突入電流による上述の動作を起こさないようにするため、本実施形態では放電回路１３０を設けて、残留電荷を放電させる。リレー１０１の入力、出力の各側に残留電荷が発生するため、リレー出力側からリレー入力側に向けて電流を通すダイオード１３３を接続し、リレー１０１のオフ時、リレー入力側に電流が流れるようにしてリレー入力側に設けた放電回路１３０のみによって放電させる。
リレー出力側にからリレー入力側にダイオード１３３を接続する理由については、リレー入力側の電源２０から引出ユニット３０へ電源供給を行うため、リレー入力側の方が必ず電圧が高くなるためである。
【００２５】
リレー１０１がオフされた後、先ず電源２０のＳＷ・コンバータ２０１を遮断する。ＳＷ・コンバータ２０１遮断後に残留電荷が残るため、リレー入力側の放電回路１３０によって放電する。これは、放電回路１３０を先に動作させないようにし、無駄な電力を放電により失うことを避け、また、残留電荷によるリレー１０１への突入電流を防ぐ条件を迅速に整えられるからである。
また、上記のような残留電荷の放電動作によると、リレー出力側の電位が高くなる場合があり、この場合にはリレー入力側に向けて電荷が移動する。こうした動作になるので、放電回路１３０はリレー入力側のみあれば良い。
放電を行う間、リレー入力側の電源線の電圧を２４Ｖ電圧監視回路１３１で監視し、所定の電圧にまで監視電圧が下がれば、突入電流が発生しない動作条件になるので、放電動作を停止させる。
【００２６】
再び前ドア２１が閉鎖されてリレー１０１がオンされた後に、ＳＷ・コンバータ２０１の遮断を解除して電源供給を行う。
リレー１０１のオン後にＳＷ・コンバータ２０１の遮断を解除する理由は、ＳＷ・コンバータ２０１が先に電源供給を開始するとリレー入力側の容量性要素２１０に電荷が貯まり、リレー１０１への突入電流の原因になるからである。
上述のタイミングで残留電荷の放電動作を行うことで、リレー１０１の入力、出力の各側に残留する電荷により生じるリレー１０１への突入電流を防ぐことができる条件の下に正常な電源供給を行える。
【００２７】
「実施形態２」
この実施形態は、基本形態として示した上記実施形態１の電源供給回路において、放電回路を改変するものである。
実施形態１の図２に示した電源供給回路における放電回路１３０は、リレー１０１の入力側の電源線に抵抗１３０ｒと、出力端をＧＮＤとしスイッチング動作をするＦＥＴ１３０ｓを接続した構成である。
図２の構成例では、放電回路１３０は単一の抵抗１３０ｒとＦＥＴ１３０ｓからなる。このため、リレー１０１のオフ時において残留する電荷量により、抵抗１３０ｒとＦＥＴ１３０ｓを通して放電するときに掛かる電圧が変わるが、残留電荷量が最大になると抵抗１３０ｒ、ＦＥＴ１３０ｓに大きな電圧が掛かり、放電時に流れる電流も大きくなる。
このため、抵抗１３０ｒ、ＦＥＴ１３０ｓに大きい定格のものを選定する必要がある。しかし、定格の大きい素子は一般的にサイズが大きくコストも高い。
【００２８】
そこで、本実施形態の放電回路は、図２の単一素子構成に比べ、素子破壊等の損傷をより受け難くすることを意図した次に述べる構成を採る。
本実施形態の放電回路では、並列に接続した複数の放電回路からなり、複数の放電回路それぞれに対する放電のオン制御タイミングをずらして、比較的大きい抵抗を持つ放電回路から放電を開始するよう放電動作を行う構成を採る。
なお、各放電回路は、実施形態１と同様に、リレー入力側の電源線に抵抗と、出力端をＧＮＤとしスイッチング動作をするＦＥＴを接続した構成であり、残留電荷を放電するときにＦＥＴをオンし、放電終了時にオフするスイッチング動作の制御を行う。
放電時のＦＥＴのオン制御タイミングは、開始時に動作させる放電回路のＦＥＴに印加するオン制御信号を遅延させて次の放電回路のＦＥＴに印加する方法で、各放電回路の放電動作をずらす。
【００２９】
図３は、残留電荷の放電動作のオン、オフ制御を行うＦＥＴを並列に複数接続する構成の放電回路を有する本実施形態の電源供給回路を示す図である。
図３において、複数構成の放電回路は、放電回路（１）１３０１と放電回路（２）１３０２がそれぞれリレー入力側の電源線から残留電荷をＧＮＤに放電するよう、互いに並列に接続されている。
ここに、複数構成の放電回路１３０１，１３０２の各回路単位の構成は、リレー入力側の電源線に抵抗１３０ｒ1，１３０ｒ2と、出力端をＧＮＤとしスイッチング動作をするＦＥＴ１３０ｓ1，１３０ｓ2を接続した構成であり、実施形態１と同様である。
【００３０】
また、抵抗１３０ｒ1と１３０ｒ2の関係は、抵抗１３０ｒ1の抵抗値を１３０ｒ2よりも大きな値にする。
また、複数構成の放電回路１３０１，１３０２の放電動作をずらすために次の手段を設ける。即ち、先ず比較的大きい抵抗を持つ放電回路１３０１により放電を行わせるので、このために放電条件生成回路１３２から出力する制御信号を遅延回路１３４を通すことで、所定時間遅らせ、遅らせた制御信号を放電回路１３０２に出力する。このようにすることで、放電回路１３０１，１３０２の放電動作をずらすことができる。
なお、本実施形態の電源供給回路（図３）における、上述の放電回路に係る構成以外の構成は、実施形態の電源供給回路（図２）と変わりがない。よって、図２と共通する構成については、先の説明を参照することとし、ここでは記載を省略する。
【００３１】
ここで、電源供給回路（図３）の残留電荷の放電動作に関し説明を補足する。
本電源供給回路では、放電開始時にＦＥＴ１３０ｓ1をオンして放電動作を行わせる放電回路１３０１に設けた抵抗１３０ｒ1の抵抗値を、所定時間ずらして放電動作を次に行わせる放電回路１３０２に設けた抵抗１３０ｒ2の抵抗値より大きくしている。
よって、放電開始時に比較的大きい抵抗値を持つ放電回路１３０１である程度電圧を落とした後に、時間をずらして次の放電回路１３０２を働かせ、残留電荷が所定状態になるよう放電させる。
【００３２】
図４は、本実施形態の電源供給回路（図３）における放電動作状態を示す線図である。図４Ａは、縦軸が電圧であり、横軸が時間で、横軸上に放電回路（１）ＯＮ、放電回路（２）ＯＮとして示した点は、放電回路１３０１、放電回路１３０２がそれぞれ放電を始めた時点を指す。また、図４Ｂは、縦軸が電流であり、横軸が時間で、横軸上に放電回路（１）ＯＮ、放電回路（２）ＯＮとして示した点は、同図Ａと同様に放電回路１３０１、放電回路１３０２がそれぞれ放電を始めた時点を指す。
より大きい定格の素子（抵抗とＦＥＴ）で構成する放電回路１３０１は、放電開始時に単独で働き、図４に示すように、ある程度まで電圧を降下させる。ある程度まで電圧を降下させた後、放電回路１３０１より小さい定格の素子（抵抗とＦＥＴ）で構成する放電回路１３０２が働き、同時に放電回路１３０１と放電回路１３０２が放電動作を行う。
【００３３】
このとき、放電回路１３０２の抵抗値の方が放電回路１３０１より抵抗値が小さく、かつ放電回路１３０１も同時に働くため、図４Ａに示すように、電圧降下のカーブは放電回路（２）ＯＮ後の方が急になる。また、電流の変化は、図４Ｂに示すように、放電回路（２）ＯＮで大きくなるが、放電開始時に放電回路１３０１が単独で働くときの電流よりもかなり小さい上に、放電回路１３０１、放電回路１３０２各々には分流されるので、流れる電流を小さく抑えることができる。
本実施形態によると、例えば、放電回路１３０１を単独で動作させる場合、或は放電回路１３０２を先に動作させるようにする場合に比べ、素子の加熱や破壊などが起こる可能性が低くなり、素子の損傷を防ぐことができる。
【００３４】
「実施形態３」
この実施形態は、基本形態として示した上記実施形態１の電源供給回路において、リレーのオン、オフ制御を行う回路を改変するものである。
実施形態１の図２に示した電源供給回路におけるリレー１０１のオン、オフ制御を行う回路は、前ドア２１の閉鎖、開放に連動して、リレー１０１のオン、オフを制御する。
前ドア２１の閉鎖、開放によりインタロックＳＷ２１ｓの開閉をし、これに応じてトランジスタ１０３のスイッチング動作のオン（導通）、オフをして、リレー１０１の電磁コイルを駆動するか否かの動作を導くことで、リレー１０１をオン、オフする。つまり、人手で行われる前ドア２１の閉鎖、開放に直ちに連動してリレー１０１をオン、オフする。
【００３５】
また、図２の電源供給回路においては、電源２０のＳＷ・コンバータ２０１から電源供給回路の基板１０へ供給する電源の遮断、投入も、人手で行われる前ドア２１の開放、閉鎖に連動して行うようにしている。
従って、前ドア２１の開放、閉鎖に連動する電源２０の遮断、投入の動作タイミングは、その都度違い、例えば、遮断から投入までの時間が極短くなることもある。こうした場合には、残留電荷の放電が未完了の状態で再び電源が投入されることとなるため、突入電流が流れてしまう。
【００３６】
そこで、電源２０の遮断から投入までの時間が極短くなる場合に、突入電流が生じることを防止するための手段を、図２の電源供給回路の基本回路に付加する。
本実施形態では、負荷回路へ電源供給をオン、オフするリレーを、突入電流を回避できる動作条件の下でオン制御する手段を付加することによる。
この付加手段は、リレー入力側の電圧監視回路によって監視する電圧値が、放電回路の放電動作によって所定値以下に下がったことを条件に加え、リレーをオンする信号を出力する回路として構成する。図２の電源供給回路に即していうと、２４Ｖ電圧監視回路１３１の監視するリレー１０１の入力側電圧が、例えば、ほぼ０Ｖになり、かつ前ドア２１を閉鎖したことを表す出力の発生を条件に、リレー１０１をオンする信号を生成する回路を付加する。
【００３７】
図５は、突入電流を回避してリレー１０１をオン制御する条件を付加する回路要素を有する実施形態３の電源供給回路を示す図である。
図５において、突入電流を回避してリレー１０１をオン制御する条件を付加する回路要素として、リレーオン（ＯＮ）条件生成回路１０５を有する。
リレー１０１のオン、オフ制御は、図２の電源供給回路と同様に、トランジスタ１０３のスイッチング動作のオン（導通）、オフによる。従って、リレーオン条件生成回路１０５は、トランジスタ１０３に対し上記オン、オフのいずれかの動作を行わせる信号を生成、出力する。
【００３８】
リレーオン条件生成回路１０５において、トランジスタ１０３をオン（導通）させるか否かは、監視されるリレー１０１の入力側電圧がほぼ０Ｖになり、かつ前ドア２１の閉鎖を条件（以下、「オン条件」という）とし、この条件を満たすか否かにより判断する。
このため、リレー１０１の入力側の電源線に生じる電圧を監視する２４Ｖ電圧監視回路１３１が出力する監視電圧を受取る。なお、２４Ｖ電圧監視回路１３１は、先の実施形態１で説明したように、放電回路１３０の放電条件を判断するために設けられたものである。
また、前ドア２１のインタロックＳＷ２１ｓに繋がる信号線に現れる信号から前ドア２１の閉鎖状態を知る。
よって、リレーオン条件生成回路１０５は、上記オン条件が満たされると判断するときに、トランジスタ１０３のスイッチング動作をオフする制御信号を出力することで、所期のリレーのオン制御を行うことができる。
【００３９】
なお、本実施形態の電源供給回路（図５）における、突入電流を回避してリレー１０１をオン制御する条件を付加する回路要素である上述のリレーオン条件生成回路１０５に係る構成以外の構成は、実施形態の電源供給回路（図２）と変わりがない。
よって、図２と共通する構成については、先の説明を参照することとし、ここでは記載を省略する。
【００４０】
ここで、リレーオン条件生成回路１０５によるリレー１０１のオン、オフ制御動作に関し説明を補足する。
本電源供給回路では、前ドア２１が開放されると、リレーオン条件生成回路１０５からの制御出力に従いトランジスタ１０３がオンして、リレー１０１の電磁コイルを駆動する、という連動で、リレー１０１をオフして引出ユニット３０への電源供給が切断される。
リレー１０１をオフした後、放電回路１３０を動作させることで、リレー１０１の入力、出力の各側に残留する電荷がなくなる状態になるまで放電させるが、放電を終える前に前ドア２１が閉鎖される場合がある。
【００４１】
この場合、図２の電源供給回路（図２）では、前ドア２１の閉鎖によりトランジスタ１０３がオフして、リレー１０１の電磁コイルの駆動が停止する、という連動で、直ちにリレー１０１をオンし、電源が投入される。こうした動作状態になると、残留電荷を残したまま電源の投入がなされることから、突入電流の発生が避けられない。
これに対し、本実施形態の電源供給回路（図５）では、前ドア２１の閉鎖によってトランジスタ１０３をオフする制御信号が生じても、もう一つのオン条件である監視されるリレー入力側電圧がほぼ０Ｖになるまでは、トランジスタ１０３に出力しない。
【００４２】
即ち、リレーオン条件生成回路１０５は、２４Ｖ電圧監視回路１３１が出力するリレー入力側の監視電圧がほぼ０Ｖになる、というもう一つのオン条件が満たされたときに、リレー１０１のオン制御へ連動するトランジスタ１０３をオフする制御信号を出力する。
上記のオン条件に従いリレー１０１をオン制御する制御信号を出力するリレーオン条件生成回路１０５の付加により、リレー１０１をオン制御する時には、残留電荷がない状態となっているので、リレー１０１オンによる突入電流の発生を回避することができる。
【００４３】
「実施形態４」
この実施形態は、基本形態として示した上記実施形態１の電源供給回路の要素である放電回路１３０が行う放電動作に生じる異常の判定機能を付加するものである。
実施形態１の図２に示した電源供給回路において、電源切断後に容量性要素２１０等に残留する電荷を放電する放電回路１３０は、リレー入力側の電源線に抵抗１３０ｒと、出力端をＧＮＤとしスイッチング動作をするＦＥＴ１３０ｓを接続した構成である。また、リレー１０１の入力、出力接点間にはダイオード１３３が繋がれて、リレーオフ状態においてリレー出力側から入力側へ電荷が移動できるようにしている。
上記のように構成する放電回路１３０によって、リレー１０１の入力、出力の各側の電源線に繋がる容量性要素に残留する電荷を放電する。
【００４４】
図２の電源供給回路では、容量性要素２１０，３１０及びコンデンサ１１０に残留電荷が溜まるので、放電回路１３０はこれらの容量性要素に溜まる最大の残留電荷を想定して、採用するＦＥＴ等の定格を選ぶ。
ＦＥＴ等の要素に定格の大きなものを選定すると、損傷の可能性は低くなる反面、部品サイズが大きくなって設計上問題になりコストアップにもつながるので、これらの観点から適当な定格を選ぶ。このために、状況によっては、ＦＥＴ等の要素が損傷する危険がある。
【００４５】
そこで、ＦＥＴ等の要素の損傷に繋がる放電回路１３０の異常を判定する手段を、図２の電源供給回路の基本回路に付加する。
本実施形態では、放電回路１３０の異常判定は、電源供給回路の上位の制御部のＣＰＵがプログラムを駆動することにより働く機能の一つとする形態を採る。また、上位の制御部は、本画像形成装置の主制御部として実施することができる。なお、主制御部は、上述のように、装置全体を制御する機能を有し、画像出力処理系に係る各要素部を一元管理しその動作を制御するとともに、その保守、管理をする。
【００４６】
本実施形態における放電回路１３０の異常判定は、放電回路１３０の要素であるＦＥＴ１３０ｓのオープン故障、ショート故障に相当する回路の異常が起きているか否かを判定する。
この放電回路１３０の異常判定の結果、異常が判定される場合、ＣＰＵは、リレー１０１の損傷に至る前に、ＦＥＴ１３０ｓの交換を促すよう、故障の発生を操作パネル（不図示）の表示等を通じて警告する。
【００４７】
ＦＥＴ１３０ｓのオープン故障は、リレー１０１をオフした後、一定時間経過後に、リレー入力側に残留する電荷による電位が存在するか否かにより判断する。
このために、放電回路１３０が正常に働いていれば残留電荷がなくなることが想定される時間を定めて、入力側の電源線に生じる電圧を求め、得られる電圧が０Ｖに近い所定値以下であるか否かを判定する。所定値以下にならない場合、ＦＥＴ１３０ｓのオープン故障とみなす。
なお、入力側の電源線に生じる電圧は、実施形態１の電源供給回路（図２）における放電動作に必要な要素として設けられている２４Ｖ電圧監視回路１３１の監視電圧を用いる。
【００４８】
また、ＦＥＴ１３０ｓのショート故障は、リレー１０１をオンした後、一定時間経過後に、リレー出力側に投入する電源による電位が存在するか否かにより判断する。
このために、放電回路１３０が正常に働いていれば負荷回路へ電源が投入されていることが想定される時間を定めて、リレー出力側の電源線に生じる電圧を求め、得られる電圧が０Ｖに近い所定値以下であるか否かを判定する。所定値以下になる場合、ＦＥＴ１３０ｓのショート故障とみなす。
なお、出力側の電源線に生じる電圧は、実施形態１の電源供給回路（図２）にない要素であるから、新たに付加する必要がある。
【００４９】
図６は、放電動作の異常判定機能を有する本実施形態の電源供給回路を示す図である。
図６において、放電動作の異常判定機能を実現する要素として、リレー出力側の電源線に生じる電圧を監視する２４Ｖリレー出力側電圧監視回路１３５を有する。２４Ｖリレー出力側電圧監視回路１３５の監視電圧は、主制御部（不図示）のＣＰＵに入力される。
また、この異常判定機能を実現するために、先の実施形態で放電動作に必要な要素として設けた２４Ｖ電圧監視回路１３１の監視電圧を用いるので、２４Ｖ電圧監視回路１３１の監視電圧も、主制御部（不図示）のＣＰＵに入力される。
なお、図６のリレー１０１の入力、出力接点間に繋がれたダイオード１３３ｍが図２の実施形態１に示すダイオード１３３と異なる。これは、図６を後記実施形態５と共通の図面としたためで、このダイオードの構成の違いは本実施形態に直接関係がない。
【００５０】
なお、本実施形態の電源供給回路（図６）における、放電動作の異常判定機能を実現するための上述の２４Ｖリレー出力側電圧監視回路１３５や２４Ｖ電圧監視回路１３１に係る構成以外の構成は、実施形態１の電源供給回路（図２）と変わりがない。
よって、図２と共通する構成については、先の説明を参照することとし、ここでは記載を省略する。
【００５１】
ここで、放電動作の異常判定機能による動作に関し説明を補足する。
本電源供給回路では、前ドア２１の開放に連動して、リレー１０１をオフして引出ユニット３０への電源供給が切断される。
リレー１０１をオフした後、放電回路１３０を動作させることで、リレー１０１の入力、出力の各側に残留する電荷がなくなる状態になるまで放電させる。
このとき、主制御部のＣＰＵは、放電回路１３０の正常な放電動作を妨げる故障である、ＦＥＴ１３０ｓのオープン故障が生じているか否かを判断することで、放電回路１３０の動作管理をする。
ＦＥＴ１３０ｓのオープン故障を判断する手順は、リレー１０１をオフした後、一定時間経過後に、２４Ｖ電圧監視回路１３１の監視電圧を取得し、得た電圧が０Ｖに近い所定値以下になるか否かを判定する。なお、リレー１０１をオフした後の上記一定時間は、残留電荷の放電を終えるまでにかかる時間に当たり、実験等により知ることができる。
ここで監視電圧が、０Ｖに近い所定値以下にならない場合、ＦＥＴ１３０ｓのオープン故障とみなす。
【００５２】
また、前ドア２１の閉鎖に連動して、リレー１０１をオンして引出ユニット３０への電源が再投入される。
リレー１０１をオンした後、リレー出力側に電源が供給されると、容量性要素２１０等に電荷が溜まった状態になる。
このとき、主制御部のＣＰＵは、放電回路１３０の正常な放電動作を妨げる故障である、ＦＥＴ１３０ｓのショート故障が生じているか否かを判断することで、放電回路１３０の動作管理をする。
ＦＥＴ１３０ｓのショート故障を判断する手順は、リレー１０１をオンした後、一定時間経過後に、２４Ｖリレー出力側電圧監視回路１３５の監視電圧を取得し、得た電圧が０Ｖに近い所定値以下であるか否かを判定する。なお、リレー１０１をオンした後の上記一定時間は、負荷回路に電源が再投入されるまでにかかる時間に当たり、実験等により知ることができる。
ここで監視電圧が、０Ｖに近い所定値以下になる場合、ＦＥＴ１３０ｓのショート故障とみなす。
【００５３】
「実施形態５」
この実施形態は、基本形態として示した上記実施形態１の電源供給回路の要素である、リレー１０１の入力、出力接点間に繋がれたダイオードの構成を改変するものである。
実施形態１の図２に示した電源供給回路において、電源切断後に容量性要素２１０，３１０等に残留する電荷を放電する放電回路１３０は、リレー入力側の電源線とＧＮＤとの間に接続した構成である。よって、リレー１０１の出力側に残留する電荷も入力側に設けた放電回路１３０によって放電する。
このため、リレー１０１の入力、出力接点間にはダイオード１３３（以下「放電用ダイオード」という）が繋がれる。この放電用ダイオードは、リレーオフ状態においてリレー出力側から入力側へ電荷が移動できるようにし、リレー１０１の入力、出力の各側に残留する電荷を放電回路１３０によって放電できるようにする。
【００５４】
図２の電源供給回路では、容量性要素３１０及びコンデンサ１１０に残留電荷が溜まるので、ダイオード１３３はこれらの容量性要素に溜まる最大の残留電荷を想定して、放電用ダイオードとして採用するダイオード１３３の定格を選ぶ。
図２の電源供給回路におけるダイオード１３３は、単一の素子からなる。単一の素子とする場合、ショート故障を起こす残留電荷による突入電流が一度でも発生すると、その後ダイオード１３３が機能しなくなる。即ち、リレーオフをしても、引出ユニット３０へ電源が入ってしまう。よって、リレーオフに連動して負荷回路への電源を切断する安全機能が働かなくなる。
【００５５】
そこで、本実施形態では、放電用ダイオードを、複数ダイオードを直列に接続した構成とする。
放電用ダイオードを上記の構成とすることで、一個のダイオードが壊れたとしても、リレーオフに連動して負荷回路への電源を切断する安全機能が働き続けるようにすることができる。
【００５６】
図６は、複数ダイオードを直列に接続した構成の放電用ダイオードを有する本実施形態の電源供給回路を示す図である。
図６において、リレー１０１の入力、出力接点間には放電用ダイオードとして、複数ダイオードを直列に接続した構成のダイオード１３３ｍが繋がれる。このダイオード１３３ｍは、電源供給時に電源２０から引出ユニット３０へ電源線を流れる電流とは逆方向に電流を流すように極性を定めて、リレーオフ状態においてリレー出力側から入力側へ電荷が移動できるように、各素子を接続している。
【００５７】
よって、リレー１０１の出力側の容量性要素３１０やコンデンサ１１０に残留する電荷もダイオード１３３ｍを通してリレー入力側に移動させ、放電回路１３０によって放電できるようになる。
なお、本実施形態の電源供給回路（図６）における、放電用ダイオードとしてのダイオード１３３ｍ以外の構成は、実施形態１の電源供給回路（図２）と変わりがない。
よって、図２と共通する構成については、先の説明を参照することとし、ここでは記載を省略する。
【符号の説明】
【００５８】
１０・・電源供給回路の基板、２０・・電源、２１・・前ドア、２１ｓ・・インタロックＳＷ、３０・・引出ユニット、１０１・・リレー、１０３・・トランジスタ、１０５・・リレーオン条件生成回路、１１０・・コンデンサ、１２０・・タイミング生成回路、１３０，１３０１，１３０２・・放電回路、１３０ｓ，１３０ｓ1，１３０ｓ2・・ＦＥＴ、１３１・・２４Ｖ電圧監視回路、１３２・・放電条件生成回路、１３３・・ダイオード、１３４・・遅延回路、１３５・・２４Ｖリレー出力側電圧監視回路、２０１・・ＳＷ・コンバータ、２１０，３１０・・容量性要素。
【先行技術文献】
【特許文献】
【００５９】
【特許文献１】特開２００８−９０６０号公報
【図１】
2015141515.tif 000003
【図２】
2015141515.tif 000004
【図３】
2015141515.tif 000005
【図４】
2015141515.tif 000006
【図５】
2015141515.tif 000007
【図６】
2015141515.tif 000008