(57)【要約】【課題】ＡＣテストおよびＤＣテストでテストボードを共用しながら、コストを増大させることなく、送受信回路およびパッケージの接続部分までを含めた実動作速度でのＡＣテストを可能とする技術を提供すること。【解決手段】テスト対象の集積回路装置２０の入出力端子２０ａおよびテスタ３０に接続するテスタ端子１０ａを電気的に接続する配線１１上に、直流成分を通過させ交流成分をカットするフィルタ回路１２と終端回路１３とを設けたテストボード１０を用い、集積回路装置２０において、その前後にテスト対象外パターンを付与したテストパターンを発生させて双方向バッファによって入出力端子２０ａから出力しながら、入出力端子２０ａに入力されるパターンを双方向バッファによって受信し、テストパターンと受信パターンとの比較を行うことによりＡＣ（Alternating Current）テストを行う。【選択図】      図１
2015141098.tif 000002
【特許請求の範囲】
【請求項１】
テスト対象の集積回路装置の入出力端子およびテスタに接続するテスタ端子を電気的に接続する配線上に、
直流成分を通過させ交流成分をカットするフィルタ回路と、
前記集積回路装置の入出力端子から前記フィルタ回路までの伝送路を前記フィルタ回路側で終端する終端回路と、
を設けたテストボード。
【請求項２】
請求項１に記載のテストボードに接続された前記集積回路装置において、その前後にテスト対象外パターンを付与したテストパターンを発生させて双方向バッファによって前記入出力端子から出力しながら、前記入出力端子に入力されるパターンを前記双方向バッファによって受信し、前記テストパターンと受信パターンとの比較を行うことによりＡＣ（Alternating Current）テストを行う、集積回路テスト方法。
【請求項３】
請求項１に記載のテストボードを介して、前記テスタにおいて固定レベルの信号を発生させて前記集積回路装置に入力するとともに、前記集積回路装置において固定レベルの信号を発生させて前記テスタに入力することによりＤＣ（Direct Current）テストを行う、集積回路テスト方法。
【請求項４】
その前後にテスト対象外パターンを付与したテストパターンを発生するパターン発生回路と、前記テストパターンと受信パターンとを比較するパターン比較回路と、を有するコントローラと、
前記コントローラから出力されるパターンを外部に出力する送信回路と、外部から入力される受信パターンを前記コントローラに出力する受信回路とを有し、ＡＣテスト動作時には前記送信回路および前記受信回路を同時動作させる双方向バッファと、
を備えた集積回路装置。
【請求項５】
請求項１に記載のテストボードと、
前記テストボードにテスト対象として接続された請求項４に記載の集積回路装置と、
前記テスタ端子に接続する前記テスタと、
を備えた集積回路テストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置をテストする技術に関する。
【背景技術】
【０００２】
近年、コンピュータ等の電子機器は、ＬＳＩ（Large Scale Integration）間の信号伝送を高速化および多チャンネル化し、三次元実装等の高密度実装構造をとることで、性能を飛躍的に向上させている。これに伴い、ＬＳＩプロセスおよびＬＳＩパッケージの微細化が進み、回路が高速化している。その結果、ＬＳＩのマージンは減少する方向にある。このため、ＤＣ（Direct Current）テストおよびＡＣ（Alternating Current）テストで、不良品を取り除くことが必須となっている。
【０００３】
一般的なＤＣテストおよびＡＣテストは、図７に示すように、テスト対象のＬＳＩを、テストボードを介してテスタに接続することにより行われる。この場合、ＤＣテストは、ＬＳＩで固定レベルを発生させてテスタに入力し、テスタで固定レベルを発生させてＬＳＩに入力し、発生させた固定レベルが受信されるか測定することにより行われる。また、ＡＣテストは、ＬＳＩから発生させたテストパターンをテスタに入力し、テスタから発生させたテストパターンをＬＳＩに入力し、テストパターンと受信パターンとを比較することによって行われる。このとき、一般的なテスタでは、高速信号の入出力が難しい。このため、一般的なテスタからの入出力を用いた場合、ＬＳＩを実動作速度で動作させてのＡＣテストを実施することは難しい。そのような高速信号の入出力が可能なテスタは、性能およびコストの両面から実現が難しいのが現状である。
【０００４】
このため、実動作速度でのＡＣテストとして、図８に示すように、テストボードに半導体メモリ（ＲＡＭ：Random Access Memory）等を接続する方法がある。この場合、テスト対象のＬＳＩは、テストパターンを生成・出力して半導体メモリに書き込む。そして、ＬＳＩは、半導体メモリからテストパターンを読み込み、生成したテストパターンと読み込んだテストパターンとを比較する。
【０００５】
また、ＬＳＩのテストに関連する技術が、特許文献１に記載されている。特許文献１に記載された関連技術は、ＬＳＩにおいて、テストモードに設定されるとダミーデータをライトデータとして出力するメモリ制御回路と、ライトデータをメモリ制御回路にループバックするリードデータ選択回路とを有する。そして、メモリ制御回路が、リードデータ選択回路によってループバックされてきたライトデータをレジスタに保持し、レジスタに保持されたライトデータをリードする。この関連技術が適用されたＬＳＩは、実動作速度でのＡＣテストをＬＳＩ単体で行うことができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１９９７０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した一般的なテスト方法および関連技術には、以下のような課題がある。
【０００８】
図７に示した構成による一般的なＡＣテスト方法では、前述したように、実動作速度でのＡＣテストは難しい。
【０００９】
また、図８のようにテストボードに半導体メモリを接続したＡＣテスト方法では、ＤＣテストとＡＣテストとで２種類のテストボードを使用する必要が生じる。そのため、テスト時間の長時間化、半導体メモリおよび半導体メモリの接続に伴う部品点数の増加、実装面積の増加、コストアップ等が避けられなかった。
【００１０】
また、特許文献１に記載された関連技術は、ＬＳＩ内部のメモリ制御回路のリード動作およびライト動作を実動作速度でテストすることはできる。ところが、ＡＣテストの際には、ＬＳＩの中のメモリ制御回路だけでなく、メモリ制御回路から外部への送受信回路およびＬＳＩパッケージの接続部分までを、実動作速度でテストすることが望ましい。しかしながら、この関連技術では、ＬＳＩ入出力回路、および、ＬＳＩパッケージに対するＡＣテストを行うことはできない。
【００１１】
本発明は、上述の課題を解決するためになされたもので、ＡＣテストおよびＤＣテストでテストボードを共用しながら、コストを増大させることなく、送受信回路およびパッケージの接続部分までを含めた実動作速度でのＡＣテストを可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のテストボードは、テスト対象の集積回路装置の入出力端子およびテスタに接続するテスタ端子を電気的に接続する配線上に、直流成分を通過させ交流成分をカットするフィルタ回路と、前記集積回路装置の入出力端子から前記フィルタ回路までの伝送路を前記フィルタ回路側で終端する終端回路と、を設ける。
【００１３】
また、本発明の集積回路テスト方法は、上述のテストボードに接続された前記集積回路装置において、その前後にテスト対象外パターンを付与したテストパターンを発生させて双方向バッファによって前記入出力端子から出力しながら、前記入出力端子に入力されるパターンを前記双方向バッファによって受信し、前記テストパターンと受信パターンとの比較を行うことによりＡＣ（Alternating Current）テストを行う。
【００１４】
また、本発明の集積回路テスト方法は、上述のテストボードを介して、前記テスタにおいて固定レベルの信号を発生させて前記集積回路装置に入力するとともに、前記集積回路装置において固定レベルの信号を発生させて前記テスタに入力することによりＤＣ（Direct Current）テストを行う。
【００１５】
また、本発明の集積回路装置は、その前後にテスト対象外パターンを付与したテストパターンを発生するパターン発生回路と、前記テストパターンと受信パターンとを比較するパターン比較回路と、を有するコントローラと、前記コントローラから出力されるパターンを外部に出力する送信回路と、外部から入力される受信パターンを前記コントローラに出力する受信回路とを有し、ＡＣテスト動作時には前記送信回路および前記受信回路を同時動作させる双方向バッファと、を備える。
【００１６】
また、本発明の集積回路テストシステムは、上述のテストボードと、前記テストボードにテスト対象として接続された上述の集積回路装置と、前記テスタ端子に接続する前記テスタと、を備える。
【発明の効果】
【００１７】
本発明は、ＡＣテストおよびＤＣテストでテストボードを共用しながら、コストを増大させることなく、送受信回路およびパッケージの接続部分までを含めた実動作速度でのＡＣテストを可能とする技術を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態としての集積回路テストシステムの構成を示すブロック図である。
【図２】本発明の実施の形態としての集積回路装置の構成を示すブロック図である。
【図３】（ａ）および（ｃ）は、本発明の実施の形態としての集積回路装置によって発生されるテスト対象外パターンの一例を示す図であり、（ｂ）は、テストパターンの一例を示す図である。
【図４】本発明の実施の形態としての集積回路テストシステムの実装例を示す図である。
【図５】本発明の実施の形態によるＤＣテストの原理を模式的に説明する図である。
【図６】本発明の実施の形態によるＡＣテストの原理を模式的に説明する図である。
【図７】一般的なＡＣテストを行うシステムの構成例を示すブロック図である。
【図８】ＲＡＭを接続してＡＣテストを行う一般的なシステムの構成例を示すブロック図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２０】
本発明の実施の形態としての集積回路テストシステム１の構成を図１に示す。図１において、集積回路テストシステム１は、テストボード１０と、集積回路装置２０と、テスタ３０とを含む。
【００２１】
テストボード１０は、集積回路装置２０の入出力端子２０ａと、テスタ３０に接続するテスタ端子１０ａとを電気的に接続するテストボード配線１１を備えている。また、テストボード１０は、そのテストボード配線１１上に、フィルタ回路１２と、終端回路１３とを備える。
【００２２】
フィルタ回路１２は、直流成分を通過させ交流成分をカットする。例えば、フィルタ回路１２は、テストボード配線１１に対して直列に挿入されたインダクタによって構成されていてもよい。
【００２３】
終端回路１３は、入出力端子２０ａからフィルタ回路１２までの伝送路を、フィルタ回路１２側で終端する。終端回路１３は、集積回路装置２０の入出力端子２０ａから交流成分が出力されている場合、後述の双方向バッファ２６からフィルタ回路１２までの伝送路のインピーダンスを整合する。例えば、終端回路１３は、テストボード配線１１に対して並列に接続された抵抗によって構成されていてもよい。
【００２４】
なお、図１には、集積回路装置２０の１つの入出力端子２０ａと、テスタ３０に接続する１つのテスタ端子１０ａとを電気的に接続する１本のテストボード配線１１と、１つのフィルタ回路１２と、１つの終端回路１３とを示しているが、本発明のテストボードが備える配線、フィルタ回路および終端回路の数、ならびに、集積回路装置の入出力端子およびテスタに接続するテスタ端子の数を限定するものではない。
【００２５】
集積回路装置２０は、図２に示すように、パターン発生回路２１およびパターン比較回路２２を有するコントローラ２３と、送信回路２４および受信回路２５を有する双方向バッファ２６とを備える。詳細には、集積回路装置２０は、コントローラ２３および双方向バッファ２６を有する集積回路２０１を含むパッケージによって構成される。パッケージには、集積回路２０１を外部に接続するパッケージ配線２０２および入出力端子２０ａが設けられている。集積回路装置２０をテストボード１０に接続すると、双方向バッファ２６は、パッケージ配線２０２および入出力端子２０ａを介してテストボード１０に接続される。なお、図２には、１つの双方向バッファ２６、１本のパッケージ配線２０２、および、１つの入出力端子２０ａ示しているが、本発明の集積回路装置に含まれる双方向バッファ、パッケージ配線、および、入出力端子の数を限定するものではない。
【００２６】
コントローラ２３は、図示する要素以外に、ライト用回路、リード用回路、入力回路、出力回路等を備える。例えば、コントローラ２３は、ライト用の回路に入力された信号を双方向バッファ２６に出力する。また、コントローラ２３は、双方向バッファ２６からリード用の回路に入力される信号を読み取って各種の処理を行う。また、コントローラ２３は、入力回路を介して入力される指示信号に応じて、ＡＣテスト動作、ＤＣテスト動作、および、通常動作を切り替えて動作する。
【００２７】
また、ＤＣテスト動作時には、コントローラ２３は、パターン発生回路２１に、固定レベルの信号（ＨｉｇｈまたはＬｏｗ）を発生させ、双方向バッファ２６を送信回路２４に切り替えて外部に出力する。また、コントローラ２３は、双方向バッファ２６を受信回路２５に切り替えて外部から受信される信号を、出力回路を介して外部に出力する。
【００２８】
また、ＡＣテスト動作時には、コントローラ２３は、パターン発生回路２１に、テスト対象外パターンを前後に付与したテストパターンを発生させる。また、コントローラ２３は、双方向バッファ２６の送信回路２４および受信回路２５を同時に動作させる。そして、コントローラ２３は、パターン比較回路２２に、テストパターンと、受信回路２５に入力される受信パターンとを比較させる。
【００２９】
パターン発生回路２１は、ＡＣテスト動作時には、その前後にテスト対象外パターンを付与したテストパターンを発生する。つまり、パターン発生回路２１は、テスト対象外パターンを所定期間発生してからテストパターンを発生する。そして、パターン発生回路２１は、発生したパターンを、前述のライト用の回路に入力することにより双方向バッファ２６を介して外部に出力する。また、パターン発生回路２１は、テストパターンの発生終了後、テスト対象外パターンを所定期間発生させる。パターン発生回路２１が発生するテスト対象外パターンおよびテストパターンの一例を図３に示す。図３（ａ）は、テストパターンの前に付与するテスト対象外パターンの一例である。図３（ｂ）は、図３（ａ）に続けて発生させるテストパターンの一例である。図３（ｃ）は、図３（ｂ）の発生終了後に続けて発生させるテスト対象外パターンの一例である。
【００３０】
ここで、テストパターンとは、例えば、あらかじめ定められた擬似ランダムパターンである。なお、テストパターンにおいて、０または１が連続して続く部分は、ＤＣ成分とみなされない程度の長さ（例えば、７ｂｉｔ以内〜１１ｂｉｔ以内）であることが望ましい。
【００３１】
また、テスト対象外パターンは、テスト非対象となる期間を、後述のパターン比較回路２２に識別させるためのパターンである。ここで、パターン発生回路２１がパターン停止状態からパターン発生を開始するときには、ＤＣ成分からＡＣ成分への遷移期間中にフィルタ回路１２を通過するＤＣ成分がある。同様に、パターン発生回路２１がパターン発生状態からパターン発生を停止するときには、ＡＣ成分からＤＣ成分への遷移期間中にフィルタ回路１２を通過するＤＣ成分がある。このため、この遷移期間をテスト非対象とするために、テスト対象外パターンがテストパターンの前後に付与される。テスト対象外パターンは、例えば、０１０１・・・の繰り返しパターンであってもよい。また、パターン発生回路２１は、テスト対象外パターンをテストパターンの前後に、所定期間発生させる。所定期間としては、そのような遷移期間中にＤＣ成分の影響が除去されるのに十分な期間（例えば数マイクロ秒）があらかじめ定められる。
【００３２】
パターン比較回路２２は、ＡＣテスト動作時には、パターン発生回路２１によって発生されたテストパターンと、受信パターンとを比較する。受信パターンは、双方向バッファ２６から前述のリード用の回路に入力される信号のパターンである。
【００３３】
双方向バッファ２６は、通常動作時およびＤＣテスト動作時においては、送信回路２４および受信回路２５をいずれかに切り替えて動作する。また、双方向バッファ２６は、ＡＣテスト動作時においては、送信回路２４および受信回路２５を同時に動作させる。送信回路２４は、コントローラ２３から出力されるパターンを外部に出力する。受信回路２５は、外部から入力される受信パターンをコントローラ２３に出力する。
【００３４】
テスタ３０は、集積回路装置２０に対するテストを実行する。例えば、テスタ３０は、ＤＣテスト動作時には、固定レベルの信号を発生し、テストボード１０を介して集積回路装置２０に入力し、集積回路装置２０の出力回路から出力される信号と比較する。また、テスタ３０は、集積回路装置２０からテストボード１０を介して固定レベルの信号を受信し、ＤＣ特性の測定等を行う。なお、テスタ３０が行うＤＣテストには、テストボード１０を介して接続された集積回路装置２０に対して行う公知のＤＣテスト技術を適用可能である。
【００３５】
以上のように構成された集積回路テストシステム１の実装構造の一例を図４に示す。図４において、フィルタ回路１２は、インダクタによって構成され、終端回路１３は、抵抗によって構成されている。また、集積回路装置２０を構成するパッケージは、テストボード１０上に設けられたソケット１０ｂに装着されている。テストボード配線１１は、ソケット１０ｂに装着された集積回路装置２０の入出力端子２０ａと、テスタ３０に接続するテスタ端子１０ａとを電気的に接続している。集積回路装置２０の入出力端子２０ａは、パッケージ配線２０２を介して集積回路２０１の双方向バッファ２６に接続している。なお、図４では、テスタ３０の図示を省略している。
【００３６】
次に、集積回路テストシステム１の動作について説明する。
【００３７】
まず、送信回路２４および受信回路２５のＤＣテストについて説明する。
【００３８】
＜送信回路のＤＣテスト＞
ここでは、コントローラ２３には、外部から、送信回路２４のＤＣテストを指示する信号が入力されたものとする。
【００３９】
この場合、コントローラ２３は、パターン発生回路２１に、ＨｉｇｈレベルおよびＬｏｗレベルの固定レベルをそれぞれ発生させる。また、コントローラ２３は、双方向バッファ２６を送信回路２４に切り替えて、固定レベルの信号を出力させる。集積回路装置２０から出力された固定レベルの信号は、テストボード１０のフィルタ回路１２を通過し、テスタ３０に入力される。そして、テスタ３０は、集積回路装置２０で発生されたＨｉｇｈレベルまたはＬｏｗレベルの信号を受信できたかどうかを判定する。
【００４０】
＜受信回路のＤＣテスト＞
ここでは、コントローラ２３には、外部から、受信回路２５のＤＣテストを指示する信号が入力されたものとする。
【００４１】
この場合、コントローラ２３は、双方向バッファ２６を受信回路２５に切り替える。また、テスタ３０は、ＨｉｇｈレベルおよびＬｏｗレベルの固定レベルをそれぞれ発生し、出力する。テスタ３０から出力された固定レベルの信号は、テストボード１０のフィルタ回路１２を通過し、集積回路装置２０に入力される。集積回路装置２０では、受信回路２５によってテスタ３０からの信号が受信され、コントローラ２３は、受信されたＨｉｇｈレベルまたはＬｏｗレベルの信号を出力する。これにより、テスタ３０で発生された固定レベルの信号が集積回路装置２０で受信できたかどうかが判定可能となる。
【００４２】
このようなＤＣテストの原理を模式的に図５に示す。図５では、図４の実装例と同様に、フィルタ回路１２はインダクタによって構成され、終端回路１３は抵抗によって構成されているものとする。図５に示すように、ＤＣ成分はω＝０であるため、フィルタ回路１２（インダクタ）のインピーダンスＺ０＝０となる。したがって、ＤＣ成分は、フィルタ回路１２の影響を受けない。このように、テストボード１０を介して、集積回路装置２０からテスタ３０へのＤＣレベルの入力、および、テスタ３０から集積回路装置２０へのＤＣレベルの入力が可能となり、集積回路装置２０のＤＣ特性を測定することができる。
【００４３】
＜ＡＣテスト＞
ここでは、コントローラ２３には、外部から、ＡＣテストを指示する信号が入力されたものとする。
【００４４】
この場合、コントローラ２３は、パターン発生回路２１に、例えば図３に示したように、テストパターンを発生させ、その前後にテスト対象外パターンを発生させる。また、コントローラ２３は、双方向バッファ２６において送信回路２４および受信回路２５を同時に動作させる。そこで、送信回路２４は、パターン発生回路２１によって発生されたパターンを外部に出力する。
【００４５】
また、同時動作している受信回路２５には、送信回路２４から外部に出力された信号が受信される。受信回路２５は、受信された信号をコントローラ２３に出力する。そして、コントローラ２３においてパターン比較回路２２は、パターン発生回路２１で発生されたテストパターンと、受信された信号のパターン（受信パターン）との比較を行う。
【００４６】
なお、これらの集積回路装置２０の動作は、実動作速度で行われる。
【００４７】
このようなＡＣテストの原理を模式的に図６に示す。図６においても、図４の実装例と同様に、フィルタ回路１２はインダクタによって構成され、終端回路１３は抵抗によって構成されているものとする。図６に示すように、ＡＣ成分は、Ｚ０＝ωＬ（=２πｆＬ）で定義されるため、フィルタ回路１２（インダクタ）はハイインピーダンスになる。したがって、ＡＣ成分は、フィルタ回路１２（インダクタ）からテスタ３０に接続するテスタ端子１０ａまでの配線の影響を受けなくなる。と同時に、フィルタ回路１２側に設けられた終端回路１３（抵抗）によって、受信回路２５から終端回路１３（抵抗）までの伝送路（テストボード配線１１や、パッケージ配線２０２等）は、インピーダンスマッチングが取られる。このため、受信回路２５に入力される波形には、伝送路が正しく設計されている場合は、伝送路起因の波形歪はない。そのため、受信回路２５で観測される受信波形は、受信波形６０１の様に歪みのないものとなるはずである。もし、受信回路２５で観測される波形が、受信波形６０２の様な歪みのあるものになったとすると、その原因は、集積回路２０１の不良もしくは、集積回路２０１を搭載したパッケージの不良である可能性が高い。この場合、パターン比較回路２２による比較は一致せず、テストがフェイルすることになる。その結果、そのような集積回路装置２０は、不良として取り除くことが可能になる。
【００４８】
また、ＡＣテスト開始時に、パターン発生回路２１においてパターン発生を停止した状態からパターン発生を開始すると、ＤＣ成分からＡＣ成分への遷移期間に、フィルタ回路１２（インダクタ）を通過する成分がある。この場合、フィルタ回路１２（インダクタ）からテスタ３０に接続するテスタ端子１０ａまでの配線の影響により、受信回路２５で観測される波形が歪む。したがって、テストパターンの発生前に充分な長さのテスト対象外パターン（例えば、０１０１の繰り返し）を発生させることにより、この期間に発生したパターンをテスト非対象とすることが可能となる。
【００４９】
また、ＡＣテスト終了時に、パターン発生回路２１においてパターンを発生している状態からパターン発生を停止すると、ＡＣ成分からＤＣ成分への遷移期間に、フィルタ回路１２（インダクタ）を通過する成分がある。この場合も、フィルタ回路１２（インダクタ）からテスタ３０に接続するテスタ端子１０ａまでの配線の影響により、受信回路２５で観測される波形が歪む。したがって、テストパターンの発生後に充分な長さのテスト対象外パターン（例えば、０１０１の繰り返し）を発生させることにより、この期間に発生したパターンをテスト非対象とすることが可能となる。
【００５０】
次に、本発明の実施の形態の効果について述べる。
【００５１】
本発明の実施の形態としての集積回路テストシステムは、ＡＣテストおよびＤＣテストでテストボードを共用しながら、コストを増大させることなく、送受信回路およびパッケージの接続部分までを含めた実動作速度でのＡＣテストを可能とする。
【００５２】
その理由は、テストボードにおいて、テスト対象の集積回路装置の入出力端子と、テスタ端子とを電気的に接続する配線上に、ＤＣ成分を通過させＡＣ成分をカットするフィルタ回路と、入出力端子からフィルタ回路までの伝送路をフィルタ回路側で終端する終端回路とを設けるからである。
【００５３】
そして、ＤＣテスト時には、テスタにおいて固定レベルの信号を発生させて集積回路装置に入力するとともに、集積回路装置において固定レベルの信号を発生させてテスタに入力することによりＤＣテストを行うからである。このとき、固定レベルの信号（ＤＣ成分）は、テストボード配線上のフィルタ回路を通過するため、公知のＤＣテスト技術を採用して送信回路および受信回路のＤＣテストを行うことができる。
【００５４】
また、ＡＣテスト時には、ＤＣテスト時と同じテストボードに接続された集積回路装置において、その前後にテスト対象外パターンを付与したテストパターンを発生させて双方向バッファによって入出力端子から出力しながら、双方向バッファによって入出力端子に入力されるパターンを受信し、テストパターンと受信パターンとの比較を行うことによりＡＣテストを行うからである。このとき、送信回路と同時に動作する受信回路には、テストパターンが送信回路から出力された信号が入力される。そして、テストパターン（ＡＣ成分）は、テストボード配線上のフィルタ回路でカットされるため、受信回路で観測される受信波形は、フィルタ回路からテスタの端子までの配線の影響を受けない。また、フィルタ回路側に設けられた終端回路により、受信回路からフィルタ回路までの伝送路はインピーダンスマッチングがとられるため、受信波形に伝送路起因の歪みが生じることがない。また、テストパターンの前後にテスト対象外パターンを発生させてその期間をテスト対象外とするため、パターン発生開始時または終了時にＤＣ成分の影響が出て受信波形に歪みが生じる遷移期間は除外される。したがって、集積回路装置内で発生させたテストパターンと、受信パターンとを比較して、一致するとみなせない場合には、双方向バッファおよびパッケージ配線も含む集積回路装置の不良とみなすことができる。
【００５５】
このように、本実施の形態のＡＣテストは、集積回路装置においてパターン発生・比較を行うため、実動作速度でのテストを可能としながら、双方向バッファおよびパッケージ配線までを含めた集積回路装置のテストが可能となる。また、このように、本実施の形態は、ＲＡＭ等の高価な部品を接続しなくても、集積回路装置の実際動作速度でのＡＣテストを可能にする。更に、本実施の形態は、ＡＣテストとＤＣテストで、それぞれ専用のボードを必要とせずにテストを行うことを可能とする。その結果、本実施の形態は、ボード交換を必要としないので、テスト時間を短縮することができる。また、本実施の形態は、ＲＡＭ等の高価な部品を必要とせず、インダクタや抵抗等の安価な部品でテストボードを構築できるため、コストを削減することができる。
【００５６】
なお、本発明の実施の形態において、テスト対象外パターンおよびテストパターンは、図３に示した具体例に限らない。テストパターンは、ＡＣテストとして適切な他のパターンであってもよい。また、テスト対象外パターンは、テストパターンとの判別が可能な他のパターンであってもよい。
【００５７】
また、テストボードの配線上に設けられるフィルタ回路がインダクタによって構成され、終端回路が抵抗によって構成される例を中心に説明したが、これらは、その他の接続態様またはその他の回路構成であってもよい。
【００５８】
また、本発明は、上述した各実施の形態に限定されず、様々な態様で実施されることが可能である。
【符号の説明】
【００５９】
１    集積回路テストシステム
１０    テストボード
１０ａ    テスタ端子
１０ｂ    ソケット
１１    テストボード配線
１２    フィルタ回路
１３    終端回路
２０    集積回路装置
２０ａ    入出力端子
２１    パターン発生回路
２２    パターン比較回路
２３    コントローラ
２４    送信回路
２５    受信回路
２６    双方向バッファ
３０    テスタ
２０１    集積回路
２０２    パッケージ配線
【図１】
2015141098.tif 000003
【図２】
2015141098.tif 000004
【図３】
2015141098.tif 000005
【図４】
2015141098.tif 000006
【図５】
2015141098.tif 000007
【図６】
2015141098.tif 000008
【図７】
2015141098.tif 000009
【図８】
2015141098.tif 000010