(57)【要約】【課題】消費電力の増大を抑止しつつ良好な表示品質を得られる電気泳動装置を提供する。【解決手段】電気泳動装置は、第１電極と、前記第１電極と対向する第２電極と、前記第１電極と前記第２電極との間に挟持され帯電した電気泳動粒子を含む電気泳動素子と、前記第１電極と前記第２電極との間に電位差を与える画素回路を備えた画素と、前記画素回路に接続された走査線およびデータ線と、前記走査線に接続された走査線駆動回路と、前記走査線に接続され、前記走査線に前記画素の消去信号を供給する回路であって、前記画素の非表示領域に配置される第１消去回路と、前記データ線に接続されたデータ線駆動回路と、前記データ線に接続され、前記データ線に前記画素の消去信号を供給する回路であって、前記画素の非表示領域に配置される第２消去回路と、を備える。【選択図】図１
2015184382.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、前記第１電極と対向する第２電極と、
前記第１電極と前記第２電極との間に挟持され帯電した電気泳動粒子を含む電気泳動素子と、
前記第１電極と前記第２電極との間に電位差を与える画素回路を備えた画素と、
前記画素回路に接続された走査線およびデータ線と、
前記走査線に接続された走査線駆動回路と、
前記走査線に接続され、前記走査線に前記画素の消去信号を供給する回路であって、前記画素の非表示領域に配置される第１消去回路と、
前記データ線に接続されたデータ線駆動回路と、
前記データ線に接続され、前記データ線に前記画素の消去信号を供給する回路であって、前記画素の非表示領域に配置される第２消去回路と、
を備えることを特徴とする電気泳動装置。
【請求項２】
請求項１に記載の電気泳動装置において、
前記第１消去回路には、前記走査線の数に対応する数の信号供給線であって、前記走査線にそれぞれ接続される第１消去信号供給線が含まれ、
前記第２消去回路には、前記データ線の数に対応する数の信号供給線であって、前記データ線にそれぞれ接続される第２消去信号供給線が含まれる
ことを特徴とする電気泳動装置。
【請求項３】
請求項１または請求項２に記載の電気泳動装置において、
前記第１消去回路および前記第２消去回路のうち、少なくとも一方は、予め定められた複数の前記消去信号のパターンから選択したパターンの前記消去信号を供給する
ことを特徴とする電気泳動装置。
【請求項４】
請求項１から請求項３のいずれか一項に記載の電気泳動装置において、
前記第１消去回路および前記第２消去回路のうち、少なくとも一方は、前記消去信号のパターンを生成するとともに、生成した前記消去信号のパターンを供給する
ことを特徴とする電気泳動装置。
【請求項５】
請求項１から請求項４のいずれか一項に記載の電気泳動装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動装置、及び電子機器に関する。
【背景技術】
【０００２】
溶液中に電気泳動粒子を分散させてなる分散液に電界を印加した際に、クーロン力によって電気泳動粒子が泳動する現象（電気泳動現象）が知られており、当該現象を利用した、例えば、電子ペーパーなどの電気泳動装置が開発されている。
これらの電気泳動装置は、複数の画素毎に設けられた画素電極と、複数の画素電極に対向して共通に設けられた共通電極とを備えており、画素電極と共通電極との電位差により生じた電界によって、電気泳動粒子を泳動させるように駆動される。そして、電気泳動装置は、このような駆動方法によって泳動した電気泳動粒子の状態が表示画像として表示されている。
このような電気泳動装置で画像を表示させるためには、スイッチング素子を介して、メモリー回路に一旦画像信号を記憶させる。メモリー回路で記憶した画像信号は画素電極に直接入力され、画素電極に電位を与えると、対向電極との間で電位差が発生する。これによって電気泳動素子を駆動させて、画像を表示させることができる（例えば特許文献１参照）。また特許文献１には、メモリー回路としてＳＲＡＭ（Static Random Access Memory）を備えた構成（画素内に電位として情報を保持するラッチを内蔵した構成）、及びＤＲＡＭ（Dynamic Random Access Memory）を備えた構成（キャパシタにより電位を保持する構成）が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−８４３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来技術における電気泳動装置では、画像表示を繰り返すと次第に電気泳動粒子が画素電極間などに滞留することにより、画像表示に残像が生じることがある。そこで、消去用の画像信号を画素電極に与えることにより、電気泳動粒子の滞留を抑制すれば、残像が軽減されて良好な表示品質を得ることができる。このように、消去用の画像信号を画素電極に与える場合には、各画素電極のメモリー回路に対して、上述したスイッチング素子を介して消去用の画像信号をそれぞれ記憶させる。
しかしながら、消去用の画像信号をメモリー回路に記憶させる際に、メモリー回路の寄生容量等によって電力が消費されるため、良好な表示品質を得ようとすると消費電力が増大するといった問題があった。
【０００５】
本発明は、前記の点に鑑みてなされたものであり、消費電力の増大を抑止しつつ良好な表示品質が得られる電気泳動装置、及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上記の課題を解決するためになされたものであり、第１電極と、前記第１電極と対向する第２電極と、前記第１電極と前記第２電極との間に挟持され帯電した電気泳動粒子を含む電気泳動素子と、前記第１電極と前記第２電極との間に電位差を与える画素回路を備えた画素と、前記画素回路に接続された走査線およびデータ線と、前記走査線に接続された走査線駆動回路と、前記走査線に接続され、前記走査線に前記画素の消去信号を供給する回路であって、前記画素の非表示領域に配置される第１消去回路と、前記データ線に接続されたデータ線駆動回路と、前記データ線に接続され、前記データ線に前記画素の消去信号を供給する回路であって、前記画素の非表示領域に配置される第２消去回路と、を備えることを特徴とする電気泳動装置である。
【０００７】
この構成により、電気泳動装置は、走査線駆動回路およびデータ線駆動回路とは別に備えられた、第１消去回路および第２消去回路によって消去信号を画素回路に供給する。これにより、この第１消去回路、および第２消去回路を、消去信号を供給するための専用回路として設計することができる。これにより、走査線駆動回路およびデータ線駆動回路によって消去信号を供給する場合に比べて、消去信号を効率よく画素回路に供給することができるため、消費電力の増大を抑制することができる。
【０００８】
また、本発明は、前記第１消去回路には、前記走査線の数に対応する数の信号供給線であって、前記走査線にそれぞれ接続される第１消去信号供給線が含まれ、前記第２消去回路には、前記データ線の数に対応する数の信号供給線であって、前記データ線にそれぞれ接続される第２消去信号供給線が含まれることを特徴とする電気泳動装置である。
【０００９】
この構成により、電気泳動装置は、複数の走査線、または複数のデータ線に対して、同時に消去信号を供給する。これにより、画素回路に消去信号を供給する動作の回数を低減することができるため、消費電力の増大をさらに抑制することができる。
【００１０】
また、本発明は、前記第１消去回路および前記第２消去回路のうち、少なくとも一方は、予め定められた複数の前記消去信号のパターンから選択したパターンの前記消去信号を供給することを特徴とする電気泳動装置である。
【００１１】
この構成により、電気泳動装置は、予め定められた消去信号のパターンから選択することにより、この消去信号を画素回路に供給する。これにより、電気泳動装置は、消去信号を記憶する回路から順次読み出す場合や、消去信号を順次生成する場合に比べて、消去信号を画素回路に供給する時間を短縮することができる。
【００１２】
また、本発明は、前記第１消去回路および前記第２消去回路のうち、少なくとも一方は、前記消去信号のパターンを生成するとともに、生成した前記消去信号のパターンを供給することを特徴とする電気泳動装置である。
【００１３】
この構成により、電気泳動装置は、消去信号のパターンを生成して、生成した消去信号を画素回路に供給する。消去信号のパターン生成回路は、簡単な論理回路で構成することが可能であり、これにより、電気泳動装置は、消去回路を小型化することができる。
【００１４】
また、本発明は、上述の電気泳動装置を備えた電子機器である。
【００１５】
この構成により、電子機器は、走査線駆動回路およびデータ線駆動回路によって消去信号を供給する場合に比べて、消去信号を効率よく画素回路に供給することができるため、消費電力の増大を抑制することができる。
【００１６】
以上のように、本発明によれば、電気泳動装置、及び電子機器は、それぞれ、消去信号を効率よく画素回路に供給することができるため、消費電力の増大を抑止しつつ、残像を防止することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態による電気泳動装置の概略構成を示したブロック図である。
【図２】走査線駆動回路の動作の一例を示すタイミング図である。
【図３】データ線駆動回路の動作の一例を示すタイミング図である。
【図４】走査線側消去回路およびデータ線側消去回路の回路構成の一例を示すブロック図である。
【図５】画素の回路構成の一例を示すブロック図である。
【図６】表示部の構成の一例を示す模式図である。
【図７】電気泳動素子の動作の一例を示す模式図である。
【図８】電気泳動素子の動作の一例を示すタイミング図である。
【図９】残像の一例を示す模式図である。
【図１０】消去パターンによる消去の一例を示す模式図である。
【図１１】電気泳動素子の消去動作の一例を示すタイミング図である。
【図１２】電気泳動素子の消去動作の変形例を示すタイミング図である。
【図１３】走査線側消去回路およびデータ線側消去回路の回路構成の変形例を示すブロック図である。
【図１４】電子機器の一例を示す図である。
【図１５】走査線側消去回路の変形例を示すブロック図である。
【発明を実施するための形態】
【００１８】
本発明の実施形態について図面を参照して詳細に説明する。
＜電気泳動装置＞
以下、本発明の実施形態について、図面を参照して説明する。なお、本実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数などを異ならせている。
【００１９】
図１は、本発明の実施形態による電気泳動装置１の概略構成を示したブロック図である。図１では、本実施形態の一例として、アクティブマトリクス方式の電気泳動装置を示している。図１に示した電気泳動装置１は、複数の画素２がマトリクス状に配列された表示部３と、表示部３の周辺領域に走査線駆動回路６と、走査線側消去回路６０と、データ線駆動回路７と、データ線側消去回路７０と、共通電源変調回路８と、コントローラー９とを備えている。
【００２０】
表示部３は、Ｙ軸方向に沿ってｍ個、Ｘ軸方向に沿ってｎ個の画素２が配列されている。表示部３内の各画素２は、走査線駆動回路６から延びる複数の走査線４と、データ線駆動回路７から延びる複数のデータ線５との交差位置にそれぞれ配置されている。
【００２１】
走査線駆動回路６は、コントローラー９によって指定された画素２を選択するための選択信号を、表示部３のＸ軸方向（行方向）に配置された画素２の行毎に出力する。走査線駆動回路６が選択信号を出力する際には、表示部３のＸ軸方向に沿って配線された複数の信号供給線（Ｙ１、Ｙ２、・・・、Ｙｍ）に対して、図２に示すようにして、順次、選択信号を出力する。
【００２２】
図２は、走査線駆動回路の動作の一例を示すタイミング図である。
走査線駆動回路６は、シフトレジスター回路で構成されている。走査線駆動回路６は、走査開始信号ＹＳＤをシフトクロック信号ＹＳＣＬの立ち上がりで取り込み、順次シフト動作を行う。走査線駆動回路６は、シフト動作を行った結果を選択信号として信号供給線（Ｙ１、Ｙ２、・・・、Ｙｍ）を介して走査線側消去回路６０に出力する。選択信号は２値の電位からなり、以下では高い方の電位を“１”、低い方の電位を“０”として説明する。
なお、本実施形態においては、画素２を選択する場合には、走査線４の電位を“１”とし、画素２を選択しない場合には、走査線４の電位を“０”とするものとする。
また、この例においては、走査線駆動回路６は、走査開始信号ＹＳＤをシフトクロック信号ＹＳＣＬの立ち上がりエッジで取り込むとして説明したが、これに限られない。走査線駆動回路６は、走査開始信号ＹＳＤをシフトクロック信号ＹＳＣＬの立ち下がりエッジで取り込んでもよく、シフトクロック信号ＹＳＣＬの立下りや両エッジでシフト動作を行ってもよい。
【００２３】
データ線駆動回路７は、コントローラー９から入力された画像データを、表示部３のＹ軸方向（列方向）に配置された画素２の列毎に、表示部３のＹ軸方向に沿って配線された複数のデータ線（ｘ１、ｘ２、・・・、ｘｎ）に対して、図３に示すようにして、それぞれ出力する。
【００２４】
図３は、データ線駆動回路７の動作の一例を示すタイミング図である。
データ線駆動回路７は、シフトレジスター回路で構成されている。データ線駆動回路７は、走査開始信号ＸＳＤをシフトクロック信号ＸＳＣＬの立ち上がりで取り込み、順次シフト動作を行う。データ線駆動回路７は、シフト動作を行い、データ線（ｘ１、ｘ２、・・・、ｘｎ）を順次選択する。選択されたデータ線５は、これに同期してコントローラー９から送られる画像データを表示部３（画素２）に出力する。一方、非選択のデータ線５はハイインピーダンス状態（Ｈｉ−Ｚ）となる。このデータ線５の電位は２値の電位からなり、以下では高い方の電位を“１”、低い方の電位を“０”として説明する。
なお、本実施形態においては、画像データ“０”を画素２に書き込む場合には、データ線５の電位を“０”とし、画像データ“１”を画素２に書き込む場合には、データ線５の電位を“１”とするものとする。
また、この例においては、データ線駆動回路７は、走査開始信号ＸＳＤをシフトクロック信号ＸＳＣＬの立ち上がりエッジで取り込むとして説明したが、これに限られない。データ線駆動回路７は、走査開始信号ＸＳＤをシフトクロック信号ＸＳＣＬの立ち下がりエッジで取り込んでもよく、シフトクロック信号ＸＳＣＬの両エッジで取り込んでもよい。
【００２５】
次に、図４を参照して、走査線側消去回路６０およびデータ線側消去回路７０の構成について説明する。
図４は、走査線側消去回路６０およびデータ線側消去回路７０の構成の一例を示すブロック図である。
まず、走査線側消去回路６０の構成を図４（ａ）を参照して説明する。走査線側消去回路６０は、信号供給線（Ｙ１〜Ｙｍ）によって走査線駆動回路６に接続され、走査線４（ｙ１〜ｙｍ）によって表示部３の各画素２に接続されている。すなわち、走査線側消去回路６０は、走査線４に接続され、走査線４に画素２の消去信号を供給する回路である。この走査線側消去回路６０は、表示部３による表示の妨げとならないように、画素２の非表示領域に配置される。また、走査線側消去回路６０は、コントローラー９と接続されており、コントローラー９から切換信号ｙｅｎｂと、第１選択電圧ｙｄ１と、第２選択電圧ｙｄ２とが供給される。走査線側消去回路６０は、切換信号ｙｅｎｂの電圧によってオン状態とオフ状態とが切り替わるスイッチとしての、第１トランジスター６１および第２トランジスター６２を備えている。
【００２６】
第１トランジスター６１は、信号供給線（Ｙ１〜Ｙｍ）と走査線４（ｙ１〜ｙｍ）とに接続されている。すなわち、走査線側消去回路６０には、走査線４の数に対応する数の信号供給線であって、走査線４にそれぞれ接続される信号供給線（第１消去信号供給線）が含まれている。第１トランジスター６１は、切換信号ｙｅｎｂが“１”の場合、オン状態になり、切換信号ｙｅｎｂが“０”の場合、オフ状態になる。この第１トランジスター６１がオン状態の場合、信号供給線（Ｙ１〜Ｙｍ）から供給された選択信号が、走査線４（ｙ１〜ｙｍ）に出力される。また、この第１トランジスター６１がオフ状態の場合、信号供給線（Ｙ１〜Ｙｍ）から供給された選択信号が走査線４（ｙ１〜ｙｍ）に出力されずに遮断される。
【００２７】
第２トランジスター６２は、第１選択電圧ｙｄ１の供給線、または第２選択電圧ｙｄ２の供給線と、走査線４（ｙ１〜ｙｍ）とに接続されている。この一例においては、第２トランジスター６２のうち、奇数行（ｙ１、ｙ３、…）の走査線４に接続された第２トランジスター６２には、第１選択電圧ｙｄ１の供給線が接続されている。また、第２トランジスター６２のうち、偶数行（ｙ２、ｙ４、…）の走査線４に接続された第２トランジスター６２には、第２選択電圧ｙｄ２の供給線が接続されている。
第２トランジスター６２は、切換信号ｙｅｎｂが“１”の場合、オフ状態になり、切換信号ｙｅｎｂが“０”の場合、オン状態になる。この第２トランジスター６２がオン状態の場合、第１選択電圧ｙｄ１、または第２選択電圧ｙｄ２が、走査線４（ｙ１〜ｙｍ）に出力される。また、この第２トランジスター６２がオフ状態の場合、第１選択電圧ｙｄ１、または第２選択電圧ｙｄ２が、走査線４（ｙ１〜ｙｍ）に出力されずに遮断される。
すなわち、切換信号ｙｅｎｂが“１”の場合、第１トランジスター６１がオン状態になり、第２トランジスター６２がオフ状態になる。これにより、信号供給線（Ｙ１〜Ｙｍ）から供給された選択信号が、走査線４（ｙ１〜ｙｍ）にそのまま出力される。また、切換信号ｙｅｎｂが“０”の場合、第１トランジスター６１がオフ状態になり、第２トランジスター６２がオン状態になる。これにより、奇数行の走査線４には、第１選択電圧ｙｄ１が出力され、偶数行の走査線４には、第２選択電圧ｙｄ２が出力される。
【００２８】
ここで、コントローラー９は、走査線側消去回路６０に供給する第１選択電圧ｙｄ１および第２選択電圧ｙｄ２のそれぞれの電圧を切換えることができる。具体的には、コントローラー９は、第１の状態として、第１選択電圧ｙｄ１を“１”に、第２選択電圧ｙｄ２を“０”にする。また、コントローラー９は、第２の状態として、第１選択電圧ｙｄ１を“０”に、第２選択電圧ｙｄ２を“１”にする。
【００２９】
したがって、走査線側消去回路６０は、この第１の状態において“０”の切換信号ｙｅｎｂが供給されると、奇数行の走査線４に“１”を選択信号として出力する。すなわち、走査線側消去回路６０は、予め定められた複数の消去信号のパターンから選択したパターンの消去信号を供給する。これにより、奇数行の画素２が選択される。また、走査線側消去回路６０は、この第２の状態において“０”の切換信号ｙｅｎｂが供給されると、偶数行の走査線４に“１”を選択信号として出力する。これにより、偶数行の画素２が選択される。
走査線側消去回路６０が出力する選択信号は、走査線側消去回路６０を介して、表示部３のＸ軸方向に沿って配線された複数の走査線４（ｙ１、ｙ２、・・・、ｙｍ）に出力される。この選択信号によって選択された画素２に、データ線駆動回路７から出力されたデータ線５の電位が書き込まれる。
【００３０】
次に、データ線側消去回路７０の構成について、図４（ｂ）を参照して説明する。データ線側消去回路７０は、データ線駆動回路７に接続され、データ線５（ｘ１〜ｘｎ）によって表示部３の各画素２に接続され、データ線５に画素２の消去信号を供給する回路である。このデータ線側消去回路７０は、表示部３による表示の妨げとならないように、画素２の非表示領域に配置される。また、データ線側消去回路７０は、コントローラー９と接続されており、コントローラー９から切換信号ｘｓｅｔと、第１データ電圧ｘｄ１と、第２データ電圧ｘｄ２とが供給される。データ線側消去回路７０は、切換信号ｘｓｅｔの電圧によってオン状態とオフ状態とが切り替わるスイッチとしての、切換トランジスター７１を備えている。
【００３１】
切換トランジスター７１は、第１データ電圧ｘｄ１の供給線、または第２データ電圧ｘｄ２の供給線と、データ線４（ｘ１〜ｘｎ）とに接続されている。この一例においては、切換トランジスター７１のうち、奇数列（ｘ１、ｘ３、…）のデータ線５に接続された切換トランジスター７１には、第１データ電圧ｘｄ１の供給線が接続されている。また、切換トランジスター７１のうち、偶数列（ｘ２、ｘ４、…）のデータ線５に接続された切換トランジスター７１には、第２データ電圧ｘｄ２の供給線が接続されている。切換トランジスター７１は、切換信号ｘｓｅｔが“１”の場合、オン状態になり、切換信号ｘｓｅｔが“０”の場合、オフ状態になる。データ線駆動回路７が、画像データを出力しない場合（シフトレジスター回路内の全レベルが“０”の場合）には、データ線駆動回路の全ての出力端子がハイインピーダンス状態（Ｈｉ−Ｚ）となり、全てのデータ線がハイインピーダンス状態（Ｈｉ−Ｚ）となる。一方、このデータ線駆動回路７の出力端子がハイインピーダンス状態（Ｈｉ−Ｚ）であり、かつ、切換トランジスター７１がオン状態の場合に、第１データ電圧ｘｄ１、または第２データ電圧ｘｄ２がデータ線４（ｘ１〜ｘｎ）に出力される。
【００３２】
ここで、コントローラー９は、データ線側消去回路７０に供給する第１データ電圧ｘｄ１および第２データ電圧ｘｄ２のそれぞれの電圧を切換えることができる。具体的には、コントローラー９は、第１の状態として、第１データ電圧ｘｄ１を“１”に、第２データ電圧ｘｄ２を“０”にする。また、コントローラー９は、第２の状態として、第１データ電圧ｘｄ１を“０”に、第２データ電圧ｘｄ２を“１”にする。
【００３３】
したがって、データ線側消去回路７０は、この第１の状態において“１”の切換信号ｘｓｅｔが供給されると、奇数列のデータ線５に“１”を画像データとして出力し、偶数列のデータ線５に“０”を画像データとして出力する。すなわち、データ線側消去回路７０は、予め定められた複数の消去信号のパターンから選択したパターンの消去信号を供給する。また、データ線側消去回路７０は、この第２の状態において“１”の切換信号ｘｓｅｔが供給されると、奇数列のデータ線５に“０”を画像データとして出力し、偶数列のデータ線５に“１”を画像データ出力する。
データ線側消去回路７０が出力する画像データは、表示部３のＸ軸方向に沿って配線された複数のデータ線５（ｘ１、ｘ２、・・・、ｘｍ）に出力される。データ線５に出力された画像データは、走査線駆動回路６から出力された選択信号によって選択された列の画素２に書き込まれる。
【００３４】
図１に戻り、共通電源変調回路８は、全ての画素２で共通に用いられる画素回路グラウンド線１０と、画素回路電源線１１とに、各画素２内の画素回路の電源となる電位を供給する。また、共通電源変調回路８は、コントローラー９の制御に応じて、全ての画素２で共通に用いられる共通電極電源線１２と、画素制御線１３と、画素制御線１４とに、各画素２を駆動するために必要な電位を供給する。各画素２は、書き込まれた画像データ、および共通電源変調回路８から共通電極電源線１２と、画素制御線１３と、画素制御線１４とに供給された電位応じて、画素２内の電気泳動粒子がそれぞれ電気泳動し、電気泳動装置１に表示画像が表示される。
【００３５】
共通電源変調回路８から画素制御線１３に供給される電位ＶＥＰ０と、画素制御線１４に供給される電位ＶＥＰ１とは、各画素２に書き込まれた画像データに応じて各画素２の表示を変更するために、コントローラー９の制御によって、それぞれ供給する電位が切り替えられる。また、共通電源変調回路８は、画素制御線１３と、画素制御線１４とを、各画素２に表示している現在の表示状態を保持するために、コントローラー９の制御によって、それぞれハイインピーダンス状態（Ｈｉ−Ｚ）にする場合がある。
【００３６】
共通電源変調回路８から共通電極電源線１２に供給される電位ＶＣＯＭは、各画素２に書き込まれた画像データに応じて各画素２の表示を変更するために、コントローラー９の制御によって、供給する電位が切り替えられる。また、共通電源変調回路８は共通電極電源線１２を、各画素２に表示している現在の表示状態を保持するために、コントローラー９の制御によって、ハイインピーダンス状態（Ｈｉ−Ｚ）とする場合がある。
【００３７】
コントローラー９は、図示しないＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などの電気泳動装置１の制御部から入力される制御信号に基づいて、走査線駆動回路６、走査線側消去回路６０、データ線駆動回路７、データ線側消去回路７０、共通電源変調回路８のそれぞれの動作を制御する。
【００３８】
次に、本実施形態の電気泳動装置１における画素回路の構成について説明する。
図５は、本実施形態の電気泳動装置１の画素２の回路構成の一例を示したブロック図である。図５において、画素２は、選択トランジスター（薄膜トランジスター：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）２１と、ラッチ回路２２と、スイッチ回路２３と、画素電極２４と、共通電極２５と、電気泳動素子２６とによって構成されている。また、各画素２には、走査線４と、データ線５と、画素回路グラウンド線１０と、画素回路電源線１１と、共通電極電源線１２と、画素制御線１３と、画素制御線１４とが接続されている。
図５に示した構成によって、画素２は、９つのトランジスターによって構成された、いわゆる９Ｔ（９トランジスター）型の画素構造となっている。また、画素２は、ラッチ回路２２によって画像データの電位を保持するＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）方式の構成である。
【００３９】
選択トランジスター２１は、画素２を選択するための画素スイッチング素子であり、例えば、Ｎ型のＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：金属酸化膜半導体）で形成されている。選択トランジスター２１のゲート端子には走査線４、ソース端子にはデータ線５、ドレイン端子にはラッチ回路２２の入力端子Ｎ１がそれぞれ接続されている。選択トランジスター２１は、走査線駆動回路６から走査線４を介して選択信号が入力されている期間中、データ線５とラッチ回路２２とを接続させることによって、データ線駆動回路７からデータ線５を介して入力される画像データをラッチ回路２２に入力させる。
【００４０】
ラッチ回路２２は、画素２に入力された画像データを保持する回路であり、例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：相補型金属酸化膜半導体）で形成された転送インバータ２２ｔと帰還インバータ２２ｆとによって構成されている。また、転送インバータ２２ｔと帰還インバータ２２ｆとの電源およびグラウンド端子には、それぞれ、画素回路電源線１１と画素回路グラウンド線１０とが接続されている。転送インバータ２２ｔと帰還インバータ２２ｆとは、互いの入力に他方の出力が接続されたループ構造となっている。ラッチ回路２２は、このループ構造によって、選択トランジスター２１を介してラッチ回路２２の入力端子Ｎ１である転送インバータ２２ｔの入力端子に入力された、データ線駆動回路７からの画像データを保持する。そして、転送インバータ２２ｔの出力端子はラッチ回路２２の出力端子Ｎ２として、帰還インバータ２２ｆの出力端子はラッチ回路２２の出力端子Ｎ３としてそれぞれ、スイッチ回路２３のゲート端子に接続される。
【００４１】
スイッチ回路２３は、ラッチ回路２２に保持された画素２の画像データに応じて、画素制御線１３または画素制御線１４の電位を選択して画素電極２４に出力するセレクタ回路であり、例えば、ＣＭＯＳで形成されたトランスミッションゲート２３１とトランスミッションゲート２３２とによって構成されている。トランスミッションゲート２３１とトランスミッションゲート２３２とのゲート端子には、ラッチ回路２２の出力端子Ｎ２と出力端子Ｎ３とがそれぞれ接続されている。また、トランスミッションゲート２３１のソース端子には画素制御線１３が、トランスミッションゲート２３２のソース端子には画素制御線１４が、それぞれ接続されている。トランスミッションゲート２３１のドレイン端子とトランスミッションゲート２３２のドレイン端子は、共に画素電極２４に接続されている。
【００４２】
スイッチ回路２３は、ラッチ回路２２の出力端子Ｎ２と出力端子Ｎ３とに出力された画像データ（“０”または“１”）に応じて、トランスミッションゲート２３１またはトランスミッションゲート２３２のいずれか一方がオン状態となる。そして、オン状態となっているトランスミッションゲート２３１またはトランスミッションゲート２３２に接続されている画素制御線１３の電位ＶＥＰ０または画素制御線１４の電位ＶＥＰ１が、画素電極２４に出力される。
【００４３】
ここで、画素電極２４に出力される電位について具体的に説明する。画素２の画像データとして“０”を書き込む場合は、データ線駆動回路７は、データ線５の電位を“０”とする。そして、走査線駆動回路６は、走査線４によって画素２を選択する。これにより、選択トランジスター２１がオン状態となり、ラッチ回路２２内の転送インバータ２２ｔの出力が“１”となる。また、転送インバータ２２ｔの“１”の出力によって、ラッチ回路２２内の帰還インバータ２２ｆの出力が“０”レベルとなり、帰還インバータ２２ｆの“０”の出力によって転送インバータ２２ｔの“１”の出力が維持される。
このようにして、データ線５の“０”がラッチ回路２２に保持される。そして、転送インバータ２２ｔの出力端子であるラッチ回路２２の出力端子Ｎ２の“１”と、帰還インバータ２２ｆの出力端子であるラッチ回路２２の出力端子Ｎ３の“０”とに応じて、トランスミッションゲート２３１がオン状態、トランスミッションゲート２３２がオフ状態となり、画素制御線１３の電位ＶＥＰ０が、画素電極２４に出力される。
【００４４】
一方、画素２の画像データとして“１”を書き込む場合は、データ線駆動回路７は、データ線５の電位を“１”とする。そして、走査線駆動回路６は、走査線４によって画素２を選択する。これにより、選択トランジスター２１がオン状態となり、ラッチ回路２２内の転送インバータ２２ｔの出力が“０”となる。また、転送インバータ２２ｔの“０”の出力によって、ラッチ回路２２内の帰還インバータ２２ｆの出力が“１”となり、帰還インバータ２２ｆの“１”の出力によって転送インバータ２２ｔの“０”の出力が維持される。
このようにして、データ線５の“１”がラッチ回路２２に保持される。そして、転送インバータ２２ｔの出力端子であるラッチ回路２２の出力端子Ｎ２の“０”と、帰還インバータ２２ｆの出力端子であるラッチ回路２２の出力端子Ｎ３の“１”とに応じて、トランスミッションゲート２３１がオフ状態、トランスミッションゲート２３２がオン状態となり、画素制御線１４の電位ＶＥＰ１が、画素電極２４に出力される。
【００４５】
即ち、画像データが“０”の時には画素制御線１３の電位ＶＥＰ０が画素電極２４に出力され、画像データが“１”の時には画素制御線１４の電位ＶＥＰ１が画素電極２４に出力される。
【００４６】
電気泳動素子２６は、画素電極２４と共通電極２５との間に挟持され、画素電極２４と共通電極２５との電位差によって電気泳動素子２６に備えた複数のマイクロカプセル内の帯電した白色粒子と黒色粒子とが電気泳動する。そして、白色粒子と黒色粒子とが電気泳動した距離に応じた階調の画像が表示される。
この白色粒子と黒色粒子とが電気泳動する方向と距離とを制御することによって、画素２が表示する画像の階調を制御することができる。
【００４７】
次に、本実施形態の電気泳動装置の表示部３について説明する。
図６は、本実施形態の電気泳動装置１の表示部３の構成の一例を示す模式図である。図６（ａ）には、表示部３の部分断面図を示している。また、図６（ｂ）には、マイクロカプセルの構成図を示している。
【００４８】
図６（ａ）に示したように、表示部３は画素電極２４を備えた素子基板３０および共通電極２５を備えた対向基板３１により、電気泳動素子２６を挟持する構成となっている。
電気泳動素子２６は、複数のマイクロカプセル２６０によって構成されている。電気泳動素子２６は、接着剤層３５を用いて素子基板３０と対向基板３１との間に固定されている。
すなわち、電気泳動素子２６と素子基板３０、対向基板３１との間に接着剤層３５が形成されている。
なお、素子基板３０側の接着剤層３５は画素電極２４面と接着するために必用なものであるが、対向基板３１側の接着剤層３５については必須ではない。これは、予め、対向基板３１に対して、共通電極２５と複数のマイクロカプセル２６０と対向基板３１側の接着剤層３５とを、一貫した製造工程で造り込んだあと、電気泳動シートとして取り扱う場合においては、接着剤層として必用となるのは、素子基板３０側の接着剤層３５のみとなる場合が想定されるからである。
【００４９】
素子基板３０は、例えば、ガラスやプラスティックなどからなる基板である。素子基板３０上には、それぞれの画素２毎に矩形に形成された画素電極２４が形成されている。図示は省略しているが、各画素電極２４の間の領域や画素電極２４の下面（図６（ａ）においては、素子基板３０側の層）には、図１および図５等に示した走査線４、データ線５、画素回路グラウンド線１０、画素回路電源線１１、共通電極電源線１２、画素制御線１３、画素制御線１４、選択トランジスター２１、ラッチ回路２２、スイッチ回路２３などが形成されている。
【００５０】
対向基板３１は、画像を表示する側となるため、例えば、ガラスなどの透光性を有する基板である。対向基板３１上に形成された共通電極２５には、透光性と導電性とを備えた材質である、例えば、ＭｇＡｇ（マグネシウム銀）、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（登録商標：インジウム・亜鉛酸化物）などが用いられる。
なお、電気泳動素子２６は、あらかじめ対向基板３１側に形成され、接着剤層３５までを含めた電気泳動シートとして取り扱われるのが一般的である。また、接着剤層３５側には、保護用の剥離紙が貼り付けられている。
製造工程においては、別途製造された、画素電極２４や回路などが形成された素子基板３０に対して、剥離紙を剥がした当該電気泳動シートを貼り付けることによって、表示部３を形成している。このため、一般的な構成では、接着剤層３５は画素電極２４側のみに存在することになる。
【００５１】
図６（ｂ）は、マイクロカプセル２６０の構成図である。マイクロカプセル２６０は、例えば、５０μｍ程度の粒径である。また、マイクロカプセル２６０の外郭部は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアゴムなどの透光性を有する高分子樹脂を用いて形成されている。このマイクロカプセル２６０は、共通電極２５と画素電極２４との間に挟持されており、１つの画素内に１つまたは複数のマイクロカプセル２６０が縦横に配列されている。マイクロカプセル２６０の周囲を埋めるように、当該マイクロカプセル２６０を固定するバインダ（図示は省略）が設けられている。
また、マイクロカプセル２６０の内部には、分散媒２６１と、電気泳動粒子として複数の白色粒子２６２、複数の黒色粒子２６３の帯電粒子が封入されている。
【００５２】
分散媒２６１は、白色粒子２６２と黒色粒子２６３とをマイクロカプセル２６０内に分散させる液体である。
分散媒２６１としては、例えば、水、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなどのアルコール系溶媒、酢酸エチル、酢酸ブチルなどの各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトンなどのケトン類、ぺンタン、ヘキサン、オクタンなどの脂肪族炭化水素、シクロへキサン、メチルシクロへキサンなどの脂環式炭化水素、ベンゼン、トルエン、キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなどの長鎖アルキル基を有するベンゼン類などの芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなどのハロゲン化炭化水素、カルボン酸塩、またはその他の種々の油類などの単独またはこれらの混合物に界面活性剤などを配合したものを挙げることができる。
【００５３】
白色粒子２６２は、例えば、二酸化チタン、亜鉛華、三酸化アンチモンなどの白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば、負（マイナス：−）に帯電されている。
黒色粒子２６３は、例えば、アニリンブラック、カーボンブラックなどの黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば、正（プラス：＋）に帯電されている。
このため、白色粒子２６２および黒色粒子２６３は、分散媒２６１中で画素電極２４と共通電極２５との間の電位差によって発生する電場中を移動することができる。
【００５４】
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤などの分散剤、潤滑剤、安定化剤などを添加することができる。
【００５５】
次に、本実施形態の電気泳動装置における電気泳動素子の動作について、図７および図８を参照して説明する。
図７は、本実施形態の電気泳動装置１における電気泳動素子２６の動作の一例を示す模式図である。
図８は、本実施形態の電気泳動装置１における電気泳動素子２６の動作の一例を示すタイミング図である。
この図７のうち、図７（ａ）は、画素２が白色表示をする場合、図７（ｂ）は、画素２が黒色表示をする場合をそれぞれ示している。
なお、以下の説明においては、白色粒子２６２は正（プラス：＋）、黒色粒子２６３は負（マイナス：−）に帯電しているものとする。
【００５６】
まず、図７（ａ）に示すように、画素２に白色を表示する場合について説明する。なお、本実施形態において、電位ＶＥＰ０、ＶＥＰ１、ＶＣＯＭは２値の電位のいずれかをとる。以下では、このような電位のうち高い方の電位を“Ｈ”、低い方の電位を“Ｌ”として説明する。図８に示すプログラム期間において、画素２のラッチ回路２２に、画像データとして“１”を書き込む。これにより、トランスミッションゲート２３１がオフ状態、トランスミッションゲート２３２がオン状態となり、画素制御線１４の電位ＶＥＰ１が、画素電極２４に出力される状態になる。
次に、図８に示す泳動期間（前半）において、電位ＶＥＰ１は“Ｈ”となり、電位ＶＣＯＭは“Ｌ”となる。これにより、画素電極２４に“Ｈ”が供給され、共通電極２５に““Ｌ”が供給される。その結果、画素電極２４と共通電極２５との間に電位差が生じ、白色粒子２６２は共通電極２５側に、黒色粒子２６３は画素電極２４側にそれぞれ電気泳動して、画素２が白色（Ｗ）の表示（白表示）となる。
次に、図８に示す泳動期間（後半）において、電位ＶＥＰ１は“Ｈ”を維持し、電位ＶＣＯＭは“Ｈ”となる。この場合には、画素電極２４と共通電極２５との間に電位差が生じないため、白色粒子２６２および黒色粒子２６３は共に電気泳動せず、現在の表示状態を保持する。
【００５７】
また、図７（ｂ）に示すように、画素２に黒色を表示する場合には、図８に示すプログラム期間において、画素２のラッチ回路２２に、画像データとして“０”を書き込む。これにより、トランスミッションゲート２３１がオン状態、トランスミッションゲート２３２がオフ状態となり、画素制御線１４の電位ＶＥＰ０が、画素電極２４に出力される状態になる。
次に、図８に示す泳動期間（前半）において、電位ＶＥＰ０は“Ｌ”であり、電位ＶＣＯＭは“Ｌ”である。この場合には、画素電極２４と共通電極２５との間に電位差が生じないため、白色粒子２６２および黒色粒子２６３は共に電気泳動せず、現在の表示状態を保持する。
次に、図８に示す泳動期間（後半）において、電位ＶＥＰ０は“Ｌ”を維持し、電位ＶＣＯＭは“Ｈ”となる。これにより、画素電極２４に“Ｌ”が供給され、共通電極２５に高電位““Ｈ”が供給される。その結果、画素電極２４と共通電極２５との間に電位差が生じ、白色粒子２６２は画素電極２４側に、黒色粒子２６３は共通電極２５側にそれぞれ電気泳動して、画素２が黒色（Ｂ）の表示（黒表示）となる。
【００５８】
このように、電気泳動素子２６は、画素２に書き込まれる画像データに基づいて選択され、画素電極２４に入力された画素制御線１３の電位ＶＥＰ０または画素制御線１４の電位ＶＥＰ１と、共通電極２５に入力された共通電極電源線１２の電位ＶＣＯＭとによって、白色粒子と黒色粒子との電気泳動を制御することができる。
以下、図７（ａ）に示したような、画像データを書き込んで共通電極２５の電位ＶＣＯＭを高電位とすることによって画素２に白色を表示させる動作を、「白書き込み」という。また、図７（ｂ）に示したような、画像データを書き込んで共通電極２５の電位ＶＣＯＭを低電位とすることによって画素２に黒色を表示させる動作を、「黒書き込み」という。
なお、上述の一例において泳動期間の前半を白泳動期間、後半を黒泳動期間としたが、前半を黒泳動期間、後半を白泳動期間としてもよく、さらに、白泳動期間、黒泳動期間を複数の小期間に分けて、白泳動小期間、黒泳動小期間を交互に設けてもよい。
【００５９】
ここで、図９を参照して残像の一例について説明する。
図９は、残像の一例を示す模式図である。
この図９に示すように、表示部３に表示する画像を例えば、「Ａ」から「Ｂ」に切換えると、切換え前の画像「Ａ」の一部が残像となることがある。電気泳動装置１は、例えば、所定の模様（例えば、市松模様、チェッカー模様）の消去パターンを画素２にプログラムすることにより、この残像を軽減する。
【００６０】
図１０は、消去パターンによる消去の一例を示す模式図である。
このうち、図１０（ａ）は、表示切換前の画像の一例に示す。ここでは、黒一色の画像を、表示切換前の画像として説明する。図１０（ｂ）は、消去パターンによる、泳動期間の前半の表示画像の状態の一例を示す。この泳動期間の前半において、消去パターンによる電気泳動を行うと、図１０（ｂ）に示す縦ハッチング部分の画素２が、白表示に変化する。図１０（ｃ）は、消去パターンによる、泳動期間の後半の表示画像の状態の一例を示す。この泳動期間の後半において、消去パターンによる電気泳動を行うと、図１０（ｃ）に示す横ハッチング部分の画素２が、白表示に変化する。この消去パターンによる電気泳動素子２６の動作の一例を、図１１を参照して説明する。
【００６１】
図１１は、本実施形態の電気泳動装置１における電気泳動素子２６の消去動作の一例を示すタイミング図である。この図１１では、図１０（ａ）に示す黒一色の画像が表示されている状態から、次の画像（例えば、上述した「Ｂ」の画像）を表示するまでの動作の一例を示している。図１１に示す消去パターンのプログラム期間において、コントローラー９は、切換信号ｙｅｎｂを“０”にする。これにより、走査線側消去回路６０は、第１選択電圧ｙｄ１および第２選択電圧ｙｄ２に応じた電圧を選択信号として走査線４に出力する。また、消去パターンのプログラム期間において、コントローラー９は、切換信号ｘｓｅｔを“１”にする。これにより、データ線側消去回路７０は、第１データ電圧ｘｄ１および第２データ電圧ｘｄ２に応じた電圧を画像データとしてデータ線５に出力する。このとき、コントローラー９は、第１選択電圧ｙｄ１および第２選択電圧ｙｄ２と、第１データ電圧ｘｄ１および第２データ電圧ｘｄ２とを、“１”と“０”とに順次切り替える。これにより、画素２には、高電位にプログラムされた画素２と、低電位にプログラムされた画素２とが交互に配列される、市松模様（チェッカー模様）の消去パターンがプログラムされる。
【００６２】
次に、図１１に示す消去泳動期間（前半）において、電位ＶＥＰ０が“Ｌ”（低電位）、電位ＶＥＰ１が“Ｈ”（高電位）、電位ＶＣＯＭが“Ｌ”となる。これにより、“０”がプログラムされた画素２について、画素電極２４に“Ｌ”が供給され、“１”がプログラムされた画素２について、画素電極２４に“Ｈ”が供給され、共通電極２５に“Ｌ”が供給される。その結果、“１”にプログラムされた画素２について、画素電極２４と共通電極２５との間に電位差が生じ、白色粒子２６２は共通電極２５側に、黒色粒子２６３は画素電極２４側にそれぞれ電気泳動して、図１０（ｂ）に示すように、画素２が白色（Ｗ）の表示（白表示）となる。一方、“０”にプログラムされた画素２については、画素電極２４と共通電極２５との間には電位差が生じず、表示の状態は変化しない。
【００６３】
次に、図１１に示す消去泳動期間（後半）において、電位ＶＥＰ０が“Ｈ”、電位ＶＥＰ１が“Ｌ”、電位ＶＣＯＭが“Ｌ”となる。これにより、“０”にプログラムされた画素２について、画素電極２４に“Ｈ”が供給され、共通電極２５に“Ｌ”が供給される。その結果、“０”にプログラムされた画素２について、画素電極２４と共通電極２５との間に電位差が生じ、白色粒子２６２は共通電極２５側に、黒色粒子２６３は画素電極２４側にそれぞれ電気泳動して、図１０（ｃ）に示すように、画素２が白色（Ｗ）の表示（白表示）となる。これにより、電気泳動装置１は、すべての画素２を白表示にするとともに、画素２の電極間等に残留していた帯電粒子等を排除できるので、残像も軽減（消去）することができる。
このようにして、コントローラー９は、消去パターンによる消去泳動を行ったのち、次の画像のプログラム期間において、次の画像（例えば、上述した「Ｂ」の画像）のプログラムを行う。
【００６４】
なお、消去泳動期間を前半と後半とに分割する例について説明したが、これに限られず、例えば図１２に示すようにして消去泳動期間の動作を行ってもよい。
図１２は、本実施形態の電気泳動装置１における電気泳動素子２６の消去動作の変形例を示すタイミング図である。
この図１２に示すように、コントローラー９は、消去泳動期間において、電位ＶＥＰ０を高電位にする期間と、電位ＶＥＰ１を高電位にする期間とを分割して交互に設けてもよい。このようにしても、電気泳動装置１は、すべての画素２を白表示にするとともに、画素２の電極間等に残留していた帯電粒子等を排除できるので、残像も軽減（消去）することができる。
また、コントローラー９は、電位ＶＥＰ０および電位ＶＥＰ１をいずれも高電位にして画素２を白表示する期間を設けてもよい。さらに、コントローラー９は、電位ＶＥＰ０および電位ＶＥＰ１をいずれも高電位にして画素２を白表示する期間を任意のタイミング、かつ任意の回数だけ設けてもよい。
【００６５】
以上説明したように、電気泳動装置１は、走査線側消去回路６０とデータ線側消去回路７０とによって、消去パターンを画素２にプログラムする。ここで、電気泳動装置１が、走査線側消去回路６０およびデータ線側消去回路７０を備えていない場合には、次のようにして、消去パターンを画素２にプログラムする。すなわち、電気泳動装置１は、走査線駆動回路６およびデータ線駆動回路７を、それぞれシフト動作させることによって、消去パターンを画素２にプログラムする。この場合、画素２を走査しながら消去パターンをプログラムすることになるため、走査線４の数（例えば、ｍ回）の電圧レベルの変化が発生する。ここで、シフト動作のためのシフトクロックの信号線や、データ線には、寄生容量があるため、電圧レベルの変化により電力が消費される。つまり、電気泳動装置１が、消去パターンを走査線駆動回路６およびデータ線駆動回路７による走査によってプログラムする場合には、走査の回数に応じた消費電力が発生する。
【００６６】
一方、本実施形態の電気泳動装置１は、走査線側消去回路６０とデータ線側消去回路７０とによって、消去パターンを画素２にプログラムするため、上述した走査により消去パターンをプログラムする場合に比べて、電圧レベルの変化の回数を低減できる。したがって、本実施形態の電気泳動装置１は、上述した走査により消去パターンをプログラムする場合に比べて、消費電力を低減することができる。
【００６７】
具体的には、低温ポリシリコン基板を用いたＱＶＧＡ（対角サイズ３．５ｃｍ）の電気泳動素子パネルの場合、１回の残像の消去動作に必要なエネルギを１とした場合、プログラムに必要なエネルギが０．８、電気泳動素子を移動させるエネルギが０．２程度になる。すなわち、プログラムに必要なエネルギが書き換えエネルギの大半を占めている。本実施形態の電気泳動装置１は、消去パターンをプログラムするエネルギを、ほぼ０にすることができるため、１回の残像の消去動作に必要なエネルギが０．２程度になる。すなわち、本実施形態の電気泳動装置１によれば、残像の消去に必要なエネルギを８割程度低減することができる。
【００６８】
また、本実施形態の電気泳動装置１は、走査によるプログラムではなく、走査線側消去回路６０とデータ線側消去回路７０とによって、消去パターンを一括してプログラムするため、プログラムの時間を短縮することができる。
【００６９】
なお、これまでの説明において、走査線側消去回路６０およびデータ線側消去回路７０が、１画素単位の市松模様（チェッカー模様）の消去パターンをプログラムするとして説明したがこれに限られない。例えば、切換信号ｙｅｎｂを“０”、第１選択電圧ｙｄ１を“１”、第２選択電圧ｙｄ２を“０”、切換信号Ｘｓｅｔを“１”、第１データ電圧ｘｄ１を“１”、第２データ電圧を“１”として奇数行の画素に画像データ“１”をプログラムする。次に、切換信号ｙｅｎｂを“０”、第１選択電圧ｙｄ１を“０”、第２選択電圧ｙｄ２を“１”、切換信号Ｘｓｅｔを“１”、第１データ電圧ｘｄ１を“０”、第２データ電圧を“０”として偶数行の画素に画像データ“０”をプログラムし、横ストライプ状の消去用画像データをプログラムしてもよい。あるいは、切換信号ｙｅｎｂを“０”、第１選択電圧ｙｄ１を“１”、第２選択電圧ｙｄ２を“１”、切換信号Ｘｓｅｔを“１”、第１データ電圧ｘｄ１を“１”、第２データ電圧を“０”として奇数列の画素に画像データ“１”、偶数列の画素に画像データ“０”をプログラムして、縦ストライプ状の消去用画像データとしてもよい。また、走査線側消去回路６０およびデータ線側消去回路７０は、上記で説明した以外の構成としてもよい。一例を、図１３に示す。
【００７０】
図１３は、走査線側消去回路６０ａおよびデータ線側消去回路７０ａの回路構成の一例を示すブロック図である。走査線側消去回路６０ａは、第１トランジスター６１と、第２トランジスター６２ａとを備えている。この第２トランジスター６２ａは、２画素単位の市松模様（チェッカー模様）の消去パターンのうち、行方向をプログラムする。第２トランジスター６２ａは、第１選択電圧ｙｄ１の供給線、または第２選択電圧ｙｄ２の供給線と、走査線４（ｙ１〜ｙｍ）とに接続されている。また、第２トランジスター６２ａは、切換信号ｙｅｎｂに代えて、第１切換信号ｙｓｅｔ１、および第２切換信号ｙｓｅｔ２に接続されている。この第１切換信号ｙｓｅｔ１、および第２切換信号ｙｓｅｔ２は、いずれもコントローラー９に接続されている。コントローラー９は、第１切換信号ｙｓｅｔ１、および第２切換信号ｙｓｅｔ２の電圧をそれぞれ高電位または低電位に変化させることにより、消去パターンをプログラムする対象の行を選択する。
【００７１】
データ線側消去回路７０ａは、切換トランジスター７１ａを備えている。この切換トランジスター７１ａは、２画素単位の市松模様（チェッカー模様）の消去パターンのうち、列方向をプログラムする。切換トランジスター７１ａは、第１データ電圧ｘｄ１の供給線、または第２データ電圧ｘｄ２の供給線と、データ線４（ｘ１〜ｘｎ）とに接続されている。また、切換トランジスター７１ａは、切換信号ｘｓｅｔに代えて、第１切換信号ｘｓｅｔ１と、第２切換信号ｘｓｅｔ２とに接続されている。この第１切換信号ｘｓｅｔ１と、第２切換信号ｘｓｅｔ２とは、いずれもコントローラー９に接続されている。コントローラー９は、第１切換信号ｘｓｅｔ１、および第２切換信号ｘｓｅｔ２の電圧をそれぞれ高電位または低電位に変化させることにより、消去パターンをプログラムする対象の列を選択する。
【００７２】
例えば、コントローラー９は、行方向について、第１切換信号ｙｓｅｔ１を高電位、第２切換信号ｙｓｅｔ２を低電位にし、第１選択電圧ｙｄ１を高電位、第２選択電圧ｙｄ２を低電位することで、１、２、５、６…行を選択する。このとき、コントローラー９は、列方向について、第１切換信号ｘｓｅｔ１を高電位、第２切換信号ｘｓｅｔ２を低電位にすることで、１、２、５、６…行の、１、２、５、６…列の画素２に高電位を、残りの列の画素２に低電位をプログラムする。また、コントローラー９は、行方向について、第１選択電圧ｙｄ１を低電位、第２選択電圧ｙｄ２を高電位にすることで、３、４、７、８…行を選択する。このとき、コントローラー９は、列方向について、第１切換信号ｘｓｅｔ１を低電位、第２切換信号ｘｓｅｔ２を高電位にすることで、３、４、７、８…行の、１、２、５、６…列の画素２に低電位を、残りの列の画素２に高電位をプログラムする。このようにして、コントローラー９は、２画素単位の市松模様（チェッカー模様）の消去パターンをプログラムする。
【００７３】
さらに、上述の消去パターンで消去泳動動作を行ったのち、コントローラー９は、位相をずらした２画素単位の市松模様（チェッカー模様）の消去パターンをプログラムすることもできる。例えば、コントローラー９は、第１切換信号ｙｓｅｔ１を低電位、第２切換信号ｙｓｅｔ２を高電位にして、上述と同様に行および列を選択する。電気泳動装置１は、位相をずらした市松模様（チェッカー模様）の消去パターンによって消去泳動動作を行うことにより、残像の消去率を向上させることができる。また、電気泳動装置１は、上述した走査により消去パターンをプログラムする場合に比べて、消費電力を低減することができる。
【００７４】
＜電子機器＞
次に、本発明の電気泳動装置を電子機器に適用した場合について説明する。図１４は、本実施形態の電気泳動装置１を適用した電子機器の一例を示した図である。
【００７５】
図１４は、電子機器の一例である腕時計１０００の正面図である。腕時計１０００は、時計ケース１００２と、時計ケース１００２に連結された一対のバンド１００３とを備えている。
【００７６】
時計ケース１００２の正面には、本発明の電気泳動装置からなる表示部１００５と、秒針１０２１と、分針１０２２と、時針１０２３とが設けられ、時計ケース１００２の側面には、操作子としての竜頭１０１０と操作ボタン１０１１とが設けられている。竜頭１０１０は、ケース内部に設けられる巻真（図示は省略）に連結されており、巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。
【００７７】
表示部１００５では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを、本発明の電気泳動装置の駆動方法によって表示することができる。
【００７８】
本発明の電気泳動装置を表示部１００５として備えることによって、表示の書き換えが同時に行われているように見せることができ、最適な表示の腕時計１０００とすることができる。
【００７９】
図１４（ｂ）は、電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０１と、本発明の電気泳動装置からなる表示部１１０２と、を備えている。この電子ペーパー１１００は、本発明の電気泳動装置の駆動方法によって最適に書き換えが行われる。
【００８０】
図１４（ｃ）は、電子機器の一例である電子ノート１２００を示す斜視図である。電子ノート１２００は、図１４（ｂ）に示した電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば、外部の装置から送られる表示データを入力する表示データ入力手段（図示は省略）を備えている。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【００８１】
電子ペーパー１１００および電子ノート１２００に本発明の電気泳動装置を備えることによって、表示の書き換えが同時に行われているように見せることができ、最適な表示の電子ペーパー１１００および電子ノート１２００とすることができる。
【００８２】
なお、図１４に示した電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、電子ペーパー１１００および電子ノート１２００の他に、携帯電話、携帯用オーディオ機器などの電子機器の表示領域にも、本発明に係る電気泳動装置は好適に用いることができる。
これにより、表示の書き換えが同時に行われているように見せることができ、最適な表示の電子機器とすることができる。
【００８３】
上記に述べたように、本発明を実施するための形態によれば、走査線側消去回路６０とデータ線側消去回路７０とによって、消去パターンを画素２にプログラムするため、走査により消去パターンをプログラムする場合に比べて、電圧レベルの変化の回数を低減できる。その結果、電気泳動装置１は、上述した走査により消去パターンをプログラムする場合に比べて、消費電力を低減することができる。
【００８４】
なお、本実施形態においては、白色粒子２６２が正（プラス：＋）、黒色粒子２６３が負（マイナス：−）に帯電している場合について説明したが、本発明を実施するための形態に限定されるものではなく、白色粒子２６２と黒色粒子２６３とが逆の極性、すなわち、白色粒子２６２が負（マイナス：−）、黒色粒子２６３が正（プラス：＋）に帯電している場合でも、本実施形態と同様に考えることもできる。
【００８５】
また、本実施形態においては、白色粒子２６２と黒色粒子２６３とによって白色表示の状態と黒色表示の状態との２つの状態、または白と黒の中間の階調であるグレー（ダークグレー（ＤＧ）：濃いグレーやライトグレー（ＬＧ）：淡いグレーも含む）を表示する、いわゆるモノクロの表示の電気泳動装置１について説明したが、本発明を実施するための形態に限定されるものではなく、白色粒子２６２と黒色粒子２６３とに用いる顔料を、例えば、赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色などを表示することができる電気泳動装置に対しても、本発明の駆動方法を適用することができる。
【００８６】
また、本実施形態においては、画素制御線１３の電位ＶＥＰ０または画素制御線１４の電位ＶＥＰ１のいずれかの電位を画素電極２４に入力することによって、画素２内の画素電極２４の電位の状態を同時に２つの状態とする場合について説明したが、本発明を実施するための形態に限定されるものではなく、例えば、複数の画素制御線によって、“Ｌ”（低電位、または“Ｌｏｗ”レベル）、“Ｈ”（高電位、または“Ｈｉｇｈ”レベル）、ハイインピーダンス状態（Ｈｉ−Ｚ）、電位ＶＣＯＭと同位相、電位ＶＣＯＭと逆位相など、画素の画素電極の電位の状態を同時に複数の状態とすることができる構成の画素に対しても、本発明の駆動方法を適用することができる。
【００８７】
また、本実施形態においては、９Ｔ（９トランジスター）型の画素構造を有する電気泳動装置１について説明したが、本発明を実施するための形態に限定されるものではなく、いわゆる１Ｔ１Ｃ（１トランジスター、１キャパシター）画素構造を有する電気泳動装置１に対しても、本発明の駆動方法を適用することができる。
【００８８】
また、本実施形態においては、走査線側消去回路６０およびデータ線側消去回路７０が予め定められた複数の消去信号のパターンから選択したパターンの消去信号を供給して、消去泳動動作を行うものとして説明したが、本発明を実施するための形態に限定されるものではない。電気泳動装置１は、例えば、図１５に示すような、論理回路によって、消去パターンを生成し、生成した消去パターンによって消去泳動動作を行ってもよい。
【００８９】
すなわち、電気泳動装置１は、走査線側消去回路６０ｂを備えている。この走査線側消去回路６０ｂは、制御信号Ａおよび制御信号Ｂによって出力値が決まる論理回路である。コントローラー９は、制御信号Ａおよび制御信号Ｂを出力する。走査線側消去回路６０ｂは、式（１）および式（２）に示す演算により、コントローラー９が出力する制御信号Ａおよび制御信号Ｂに基づいて出力値を決定する。
【００９０】
ｙ０  ＝  ／Ａ  ・（Ｂ  ＋  Ｙ０）・・・（１）
ｙ１  ＝  ／Ｂ  ・（Ａ  ＋  Ｙ１）・・・（２）
【００９１】
ここで、制御信号Ａおよび制御信号Ｂをいずれも０（低電位）にすれば、入力（Ｙ０、Ｙ１）の値が、そのまま走査線（ｙ０、ｙ１）の値として出力される。また、制御信号Ａと制御信号Ｂとのうち、一方を０（低電位）に、他方を１（高電位）にすれば、走査線の奇数行を１（または０）、偶数行を０（または１）にすることができる。このように構成することにより、走査線側消去回路６０ｂは回路の規模を小さくすることができる。
また、データ線側消去回路７０についても走査線側消去回路６０ｂと同様にして論理回路によって構成することができる。
【００９２】
［以上の実施形態のまとめ］
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【００９３】
なお、以上に説明した装置における任意の構成部の機能を実現するためのプログラムを、コンピューター読み取り可能な記録媒体に記録し、そのプログラムをコンピューターシステムに読み込ませて実行するようにしてもよい。なお、ここで言う「コンピューターシステム」とは、ＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）や周辺機器等のハードウェアを含むものとする。また、「コンピューター読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＣＤ（Ｃｏｍｐａｃｔ  Ｄｉｓｋ）−ＲＯＭ等の可搬媒体、コンピューターシステムに内蔵されるハードディスク等の記憶装置のことを言う。さらに「コンピューター読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバーやクライアントとなるコンピューターシステム内部の揮発性メモリー（ＲＡＭ：Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のように、一定時間プログラムを保持しているものも含むものとする。
【００９４】
また、上記のプログラムは、このプログラムを記憶装置等に格納したコンピューターシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピューターシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。
また、上記のプログラムは、前述した機能の一部を実現するためのものであってもよい。さらに、上記のプログラムは、前述した機能をコンピューターシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であってもよい。
【符号の説明】
【００９５】
１…電気泳動装置、２…画素、３…表示部、４…走査線、５…データ線、６…走査線駆動回路、６０、６０ａ、６０ｂ…走査線側消去回路、６１…第１トランジスター、６２…第２トランジスター、７…データ線駆動回路、７０、７０ａ…データ線側消去回路、７１…切換トランジスター、８…共通電源変調回路、９…コントローラー、
１０…画素回路グラウンド線、１１…画素回路電源線、１２…共通電極電源線、１３…画素制御線、１４…画素制御線、２１…選択トランジスター、２２…ラッチ回路、２２ｔ…転送インバータ、２２ｆ…帰還インバータ、２３…スイッチ回路、２３１…トランスミッションゲート、２３２…トランスミッションゲート、２４…画素電極、２５…共通電極、２６…電気泳動素子、２６０…マイクロカプセル、２６１…分散媒、２６２…白色粒子、２６３…黒色粒子、
１０００…腕時計、１００２…時計ケース、１００３…バンド、１００５…表示部、１０２１…秒針、１０２２…分針、１０２３…時針、１０１０…竜頭、１０１１…操作ボタン、１１００…電子ペーパー、１１０１…本体、１１０２…表示部、１２００…電子ノート
【図１】
2015184382.tif 000003
【図２】
2015184382.tif 000004
【図３】
2015184382.tif 000005
【図４】
2015184382.tif 000006
【図５】
2015184382.tif 000007
【図６】
2015184382.tif 000008
【図７】
2015184382.tif 000009
【図８】
2015184382.tif 000010
【図９】
2015184382.tif 000011
【図１０】
2015184382.tif 000012
【図１１】
2015184382.tif 000013
【図１２】
2015184382.tif 000014
【図１３】
2015184382.tif 000015
【図１４】
2015184382.tif 000016
【図１５】
2015184382.tif 000017