(57)【要約】      （修正有）【課題】画素不良のリペアを容易に行うことが可能な技術を提供する。【解決手段】液晶表示装置は、液晶４と、ゲート線１の信号に応じて、ソース線２の信号の電圧をドレイン端子を介して液晶４に印加可能な薄膜トランジスタ３と、ヒューズ１０を含むリペア回路２１とを備える。リペア回路２１は、ヒューズ１０が断線された場合に、当該リペア回路２１が設けられた画素において、ゲート線１及びソース線２の信号に関わらず、所望の色を継続して表示させるための電圧を液晶４に印加可能である。【選択図】図２
2015184394.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が規定された液晶と、
前記画素ごとに設けられ、ゲート線の信号に応じて、ソース線の信号の電圧をドレイン端子を介して前記液晶に印加可能な第１スイッチング素子と、
前記画素ごとに設けられ、ヒューズを含むリペア回路と
を備え、
前記リペア回路は、
前記ヒューズが断線された場合に、当該リペア回路が設けられた前記画素において、前記ゲート線及び前記ソース線の信号に関わらず、所望の色を継続して表示させるための予め定められた第１電圧を前記液晶に印加可能である、液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置であって、
予め定められた第２電圧が印加される配線をさらに備え、
前記リペア回路は、
前記配線と前記第１スイッチング素子の前記ドレイン端子との間に接続されたソース／ドレイン端子と、接地電圧と前記ヒューズを介して接続されたゲート端子とを有する第２スイッチング素子と、
前記配線と、前記第２スイッチング素子の前記ゲート端子との間に接続された抵抗と
をさらに含み、
前記ヒューズの断線に応じて前記第２スイッチング素子がオンまたはオフすることにより、前記第２電圧に応じた電圧が前記第１電圧として前記液晶に印加される、液晶表示装置。
【請求項３】
請求項２に記載の液晶表示装置であって、
前記第２電圧には、前記ゲート線の電圧が用いられる、液晶表示装置。
【請求項４】
請求項１から請求項３のうちいずれか１項に記載の液晶表示装置であって、
複数の前記画素を含む液晶画面のうち、中央部、外周部、または、全部、の前記画素に対して前記リペア回路が設けられた、液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば車載または産業用モニター等に用いられる液晶表示装置に関する。
【背景技術】
【０００２】
一般的な液晶表示装置は、それぞれに電極が形成されている二枚の基板の間に液晶を封入し、それぞれの電極に加える電圧の強さを調整することによって、光の透過量を調整する構成からなる。
【０００３】
このような液晶表示装置でマトリクス状に配列された複数の画素のそれぞれには、透明な導電物質からなり、表示動作を行うための画素電極が形成されている。液晶への画素電極による電圧の印加は、配線からの信号によって制御され、当該配線には、互いに立体交差して単位画素領域を定義するゲート線及びソース線が含まれる。これら配線は、薄膜トランジスタなどのスイッチング素子を通じて画素電極と連結されている。スイッチング素子は、ゲート線からの走査信号に応じて、ソース線から画素電極への画像信号の伝達を制御する。また、各々の画素には、画素電極と協働して蓄電器を形成し、画素電極に印加された画像信号を次の画像信号が印加されるまで保持させる保持容量用配線が形成されている。
【０００４】
このような薄膜トランジスタを有する液晶表示装置を製造する工程において、製造原価を上昇させる原因としては、主に画素不良がある。特に、ノーマリーホワイトモードの液晶表示装置では、電源オンにより暗画面となる中で、画素が常に明るく表示される輝点不良は目立ってしまう。一方、画素が常に暗く表示される黒点不良は、輝点不良よりは目立たないので、一般に黒点不良の許容数は、輝点不良よりも多くすることができる。したがって、画素不良の識別がなるべく不可能となるように、輝点不良を黒点不良に変えるリペアを行うことが好ましい。
【０００５】
なお、画素不良は、画素電極とスイッチング素子との接触不良や、スイッチング素子の誤動作によって発生する。これらの場合、例えば、初期に画素不良でない画素であっても、時間が経過すると画素電極で漏れ電流が発生し、画素電極の画素電圧が、画素電極と対向する共通電極の共通電圧に近づくことによって画素不良に変わるようになる。また、画素不良は、ソース線と画素電極との間に導電物質が残留することによってソース線及び画素電極が電気的に短絡されたり、画素電極及び共通電極が互いに短絡されたりすることによっても発生する。
【０００６】
さて、輝点不良を黒点不良に変換するなどして画素不良をリペアする方法の一つとして、画素電極と、これに重なるように配設されたゲート線とを、レーザ照射等によって短絡させて、ゲート信号が画素電極に伝達されるようにする技術が提案されている（例えば特許文献１及び２）。なお、このような短絡が行われた場合には、ゲート線は、隣接する画素行のスイッチング素子にゲート信号を伝達し、画素電極と重なって保持蓄電器を形成する保持容量配線として機能する。
【０００７】
また、別の技術としては、カラーフィルター（ＣＦ）や画素電極の、表示のための光が透過する領域に不透明な膜を形成することにより、輝点不良を黒点不良に変換するなどして画素不良をリペアする技術が提案されている（例えば特許文献３）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００２−３５０９００号公報
【特許文献２】特開平４−３２４８１９号公報
【特許文献３】特開平８−１３６９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１及び２に開示の技術のように、導電膜を隔てる絶縁膜にレーザ等を照射することにより、当該絶縁膜を局所的に破壊して導電膜を電気的に接続する方法では、信頼性の高い電気的接続を確実に得るために、レーザ光の強度や時間を充分最適化する必要がある。しかしながら、レーザ光の照射条件の最適化は困難であるという問題があった。また、その最適化によっても電気的接続の信頼性が確保できない場合には、絶縁膜や導電膜の材質や厚み、配置等を見直せばよいが、手間がかかるだけでなく、設計マージンを狭める可能性がある。
【００１０】
また、特許文献３に開示の技術のように、画素電極やカラーフィルターをフォーカスイオンビーム（ＦＩＢ）装置やレーザケミカルベーパーデポジション（レーザＣＶＤ）装置等を用いて黒く塗る、すなわち黒点不良を修正する構成では、リペアに時間がかかる。これにより、処理能力ひいては生産能力の低下を招く可能性がある。
【００１１】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、画素不良のリペアを容易に行うことが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る液晶表示装置は、複数の画素が規定された液晶と、前記画素ごとに設けられ、ゲート線の信号に応じて、ソース線の信号の電圧をドレイン端子を介して前記液晶に印加可能な第１スイッチング素子と、前記画素ごとに設けられ、ヒューズを含むリペア回路とを備える。前記リペア回路は、前記ヒューズが断線された場合に、当該リペア回路が設けられた前記画素において、前記ゲート線及び前記ソース線の信号に関わらず、所望の色を継続して表示させるための予め定められた第１電圧を前記液晶に印加可能である。
【発明の効果】
【００１３】
本発明によれば、ヒューズを断線することにより画素不良をリペアすることができるので、画素不良のリペアを容易に行うことができる。
【図面の簡単な説明】
【００１４】
【図１】関連液晶表示装置の構成を示す等価回路図である。
【図２】実施の形態１に係る液晶表示装置の構成を示す等価回路図である。
【発明を実施するための形態】
【００１５】
＜実施の形態１＞
本発明の実施の形態１に係る液晶表示装置は、画素電極と、当該画素電極への印加電圧をスイッチングする薄膜トランジスタ（後述する薄膜トランジスタ３）とが配設されたアレイ基板と、アレイ基板と貼り合わされた対向基板と、アレイ基板と対向基板との間に封入される液晶（後述する液晶４）と、アレイ基板に実装される駆動回路と、液晶に光を照射するバックライト機構部材とを備えている。この構成は、例えば特許文献１などに記載されており、これを本発明に用いてもよい。以下の説明では、画素の構成のうち、アレイ基板の等価回路図を用いて、主にアレイ基板の構成を説明する。
【００１６】
まず、本実施の形態１に係る液晶表示装置について説明する前に、その理解を助けるために、それと関連する液晶表示装置（以下、「関連液晶表示装置」と記す）について説明する。
【００１７】
図１は、関連液晶表示装置の画素ごとにアレイ基板に配設される構成要素などを示す等価回路図である。図１の関連液晶表示装置は、ゲート線１と、ソース線２と、薄膜トランジスタ３と、複数の画素が規定された液晶４と、容量（Ｃｓ）５とを備えている。なお、図示しないが、複数の画素は、マトリクス状に配設されており、関連液晶表示装置の液晶画面は、当該複数の画素を含んでいるものとする。
【００１８】
ゲート線１は、列方向に配列されており、行方向に延設されている。ソース線２は、行方向に配列されており、列方向に延設されている。ゲート線１及びソース線２は、互いに立体交差するように形成されている。ただし、これに限ったものではなく、ゲート線１が行方向に配列され、かつ、ソース線２が列方向に配列するように構成されてもよい。
【００１９】
ゲート線１及びソース線２の交差部またはその付近に、薄膜トランジスタ３が画素ごとに設けられている。薄膜トランジスタ３のゲート端子はゲート線１と接続され、薄膜トランジスタ３のソース端子はソース線２と接続され、薄膜トランジスタのドレイン端子（図１のドレインノードＰＤに対応）は画素電極（図示せず）と接続されている。この薄膜トランジスタ３には、例えばＮチャネルの薄膜トランジスタが適用される。
【００２０】
このように構成された薄膜トランジスタ（第１スイッチング素子）３は、ゲート線１の走査信号（信号）に応じて、ソース線２の信号の電圧を、ドレインノードＰＤ及び画素電極を介して液晶４に印加可能となっている。なお、以下の説明では、着目している画素に用いられるゲート線１を「ゲート線１ａ」と記し、当該ゲート線１ａと隣接する前段のゲート線１を「ゲート線１ｂ」と記すこともある。
【００２１】
液晶４の一方の面には、画素電極の電圧が印加され、他方の面には、コモン電圧（コモン電位）８が印加される。このような構成は、例えば、アレイ基板との間に液晶４を挟む上述の対向基板などに、コモン電圧８が印加される対向電極（図示せず）が形成されることによって実現される。図１の等価回路図では、画素電極及び対向電極から液晶４に電圧が印加できるように、それら電極の間に液晶４が配設されている状況を模して示している。
【００２２】
以上のように、ドレイン端子（図１のドレインノードＰＤに対応）に接続された画素電極は、液晶４の先においてコモン電圧８と繋がっている。これだけでなく、画素電極は、ドレインノードＰＤ及び容量５を介してコモン電圧８と繋がっている。このような構成は、例えば、コモン電圧８が印加された配線と画素電極との間に、容量５（キャパシタ容量）に相当する絶縁膜を設けることによって実現される。この構成は、例えば特許文献１などに記載されており、これを本発明に用いてもよい。
【００２３】
さて、以上のように構成された関連液晶表示装置において画素不良をリペアするためには、ゲート線１とドレインノードＰＤとを電気的に接続することにより行う。例えば、関連液晶表示装置が、一般的な逆スタガ型ＴＦＴ（Thin Film Transistor）である場合、つまり、ゲート線１が最下層に形成され、ソース線２やドレインノードＰＤに相当する部位がゲート線１上にゲート絶縁膜を介して形成されるように構成されている場合を想定する。この場合には、レーザ照射等によりゲート絶縁膜を局所的に破壊することにより、ドレインノードＰＤに相当する部位とゲート線１を短絡する、つまりこれら導電膜間を互いに電気的に接続する必要が生じる。
【００２４】
このような電気的な接続の信頼性を高くするためには、レーザ光の強度や時間を充分最適化する必要がある。しかしながら、照度強度が強すぎると、レーザによって導電膜が破壊・消滅する程度が大きくなってしまい、結果として電気的な接続ができないという問題や、接続の信頼性が低下するという問題が生じる。逆に、照射強度が弱すぎると導電膜同士を隔てている絶縁膜を破壊できず、同じような問題が生じる。そこで、絶縁膜や導電膜の材質や物理的形状（厚み、配置等）を見直せばよいとも考えられるが、手間がかかるだけでなく、設計マージンを狭めるという問題がある。
【００２５】
これに対して、本実施の形態１に係る液晶表示装置では、これらの問題を解決することが可能となっている。
【００２６】
図２は、本実施の形態１に係る液晶表示装置の画素ごとにアレイ基板に配設される構成要素などを示す等価回路図である。なお、以下、本実施の形態１に係る液晶表示装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる部分について主に説明する。
【００２７】
本実施の形態１に係る液晶表示装置は、関連液晶表示装置の構成に、電圧（予め定められた第２電圧）が印加される配線６と、リペア回路２１とが追加されている。
【００２８】
配線６に印加される電圧には、ゲート線１ｂに印加されるゲート電圧が用いられる。本実施の形態１では、ゲート線１ｂに印加する電圧を生成する図示しない一般的な電圧源から、ＬＯＷ側のゲート電圧（例えばＶＥＥＧ：ＶＧＬ＝−６Ｖ）が配線６に印加されているものとする。また、対向電極の電圧Ｖｃｏｍは＋５Ｖであるものとする。
【００２９】
リペア回路２１は、リペア用トランジスタ７と、抵抗９と、ヒューズ１０とを含んでおり、画素ごとに設けられる。
【００３０】
リペア用トランジスタ（第２スイッチング素子）７は、配線６と薄膜トランジスタ３のドレイン端子との間に接続されたソース／ドレイン端子と、接地電圧（接地電位）ＧＮＤとヒューズ１０を介して接続されたゲート端子とを有している。このリペア用トランジスタ７には、例えばＮチャネルのトランジスタが適用される。
【００３１】
抵抗９は、配線６と、リペア用トランジスタ７のゲート端子と間に接続されている。
【００３２】
ヒューズ１０は、リペア用トランジスタ７のゲート端子と、接地電圧ＧＮＤとの間に接続されている。なお、ヒューズ１０が切断されるまで、リペア用トランジスタ７はオフされており、ヒューズ１０が切断された場合には、リペア用トランジスタ７がオンするように、抵抗９の抵抗値などが設計されている。
【００３３】
以上のように構成されたリペア回路２１は、ヒューズ１０が切断された場合に、当該リペア回路２１が設けられた画素において、ゲート線１ａ及びソース線２の信号に関わらず、所望の色を継続して表示させるための予め定められた電圧（第１電圧）を、液晶４に印加することが可能となっている。
【００３４】
ここで、本実施の形態１では、予め定められた電圧は、ゲート線１ｂの電圧に対応する電圧である場合を例にして説明する。また、所望の色には、液晶表示装置のモード（型）に応じた色が適用されればよい。本実施の形態１では、液晶表示装置のモードはノーマリーホワイトであり、所望の色は黒色である場合を例にして説明する。
【００３５】
以上のような構成要素が形成されたアレイ基板と、対向基板とを貼り合わせた後、それら基板の間に液晶を封入する。そして、アレイ基板に駆動回路を実装し、バックライト等の機構部材を組み込むことにより、本実施の形態１に係る液晶表示装置が完成する。
【００３６】
＜動作＞
次に、本実施の形態１に係る液晶表示装置の動作（輝点不良をリペアする際の動作）について説明する。
【００３７】
まず、輝点不良が生じた各画素ごとに、例えばレーザなどを用いて、ヒューズ１０を切断する。この場合、リペア用トランジスタ７はオンされ、ドレインノードＰＤと容量５との間に、配線６の電圧（ゲート線１ｂのゲート電圧）が印加される。そして、配線６の電圧（ゲート線１ｂのゲート電圧）が、容量５に印加されて電荷が蓄えられる。
【００３８】
これにより、ドレインノードＰＤの電位、すなわち画素電極の電位が上昇して、配線６の電圧（ゲート線１ｂの電圧）に対応する電圧が、液晶４に印加される。ここで、対向電極の電圧（ここでは５Ｖ程度）と、画素電極の電圧（ここでは−６Ｖ）との間に、比較的大きな電圧が生じる。この結果、ノーマリーホワイトモードの液晶表示装置においては、輝点不良が生じた画素が黒点化（負電圧化）される。
【００３９】
以上のように本実施の形態１では、ヒューズ１０の断線に応じてリペア用トランジスタ７がオンまたはオフ（ここではオン）することにより、配線６の電圧（ゲート線１ｂの電圧）に対応する電圧が、黒色を継続して表示させる電圧として液晶４に印加される。
【００４０】
以上のような本実施の形態１に係る液晶表示装置によれば、ヒューズ１０を切断することにより画素不良をリペアすることができる。これにより、関連液晶表示装置と比べて、照射強度が強すぎて導電膜を破壊しすぎてしまうなどの不具合を抑制することができ、例えば、照射強度のマージン、特にその上限のマージンを広げることができる。この結果、画素不良のリペアを容易に行うことができるとともに、リペア時間の短縮化も期待できる。
【００４１】
＜変形例＞
実施の形態１では、ゲート線の電圧に対応する電圧は、ゲート線１ｂの電圧に対応する電圧であるものとして説明した。しかしこれに限ったものではなく、ゲート線の電圧に対応する電圧は、例えば、ゲート線１ｂの電圧そのものの電圧であってもよいし、例えばゲート線１ａなどのようにゲート線１ｂ以外のゲート線１の電圧に対応する電圧であってもよい。
【００４２】
また、実施の形態１では、所望の色を継続して表示させるため電圧は、ゲート線の電圧に対応する電圧であるものとして説明した。しかしこれに限ったものではなく、所望の色を継続して表示させるため電圧は、他の電圧であってもよい。ただし、実施の形態１で説明したように、所望の色を継続して表示させるため電圧が、ゲート線の電圧に対応する電圧であるように構成すれば、専用の電圧源を設けなくて済むのでコストの低減化が期待できる。
【００４３】
また、実施の形態１では、配線６に印加される電圧に、電圧源からのＬＯＷ側のゲート電圧を用いるものとして説明した。しかしこれに限ったものではなく、配線６に印加される電圧には、例えば、電圧源からのＨＩＧＨ側のゲート電圧（例えばＶＤＤＧ：ＶＧＨ＝２４Ｖ）を用いてもよいし、ＬＯＷ及びＨＩＧＨが交互に配列されたゲート電圧を用いてもよい。ただし、配線６に印加される電圧に、電圧源からのＬＯＷ側のゲート電圧（例えばＶＥＥＧ：ＶＧＬ＝−６Ｖ）を用いた場合には、他の条件よりもノイズを低減することができる。
【００４４】
また、上述の液晶画面のうち、中央部の画素に対してリペア回路２１が設けられてもよい。この構成は、例えば、画素不良の画素数が、液晶画面の周辺部よりも中央部のほうが多い場合や、中央部にメニュー画面等のユーザの注意を引き付ける画像を表示する場合に有効であるとともに、リペア回路２１を設けることにより生じ得る何らかの不具合を抑制することができる。また、上述の液晶画面のうち、外周部の画素に対してリペア回路２１が設けられてもよい。この構成は、例えば、画素不良の画素数が、液晶画面の中央部よりも外周部のほうが多いや、外周部にメニュー画面等のユーザの注意を引き付ける画像を表示する場合に有効であるとともに、リペア回路２１を設けることにより生じ得る何らかの不具合を抑制することができる。さらに、上述の液晶画面の全部の画素に対してリペア回路２１が設けられてもよい。
【００４５】
また、以上の説明では、リペア回路２１は、ヒューズ１０に、リペア用トランジスタ７及び抵抗９を加えて構成されていた。しかしこれに限ったものではなく、上述の機能を有するのであれば、ヒューズ１０に他の回路素子を加えて構成されてもよい。
【００４６】
また、実施の形態１で説明したアレイ基板を、例えばノーマリーホワイトモードの逆スタガＴＦＴアレイ基板に適用する場合には、薄膜トランジスタ３及びリペア用トランジスタ７を同時に形成してもよい。配線６は、ゲート線１と同時に形成し、ゲート線１と平行に形成してもよい。
【００４７】
ヒューズ１０は、ゲート線１、画素電極、ソース線２と同層の導電膜や、薄膜トランジスタを構成する半導体膜を用いて形成してもよい。また、ヒューズ１０とドレインノードＰＤとの間の接続や、ヒューズ１０とコモン電圧８との間の接続のそれぞれは直接行ってもよいし、両者の間に絶縁膜がある場合には適宜コンタクトホールを当該絶縁膜に形成してそのコンタクトホールを介して、それらの間の接続を行ってもよい。
【００４８】
抵抗９も基本的にはヒューズ１０と同様に形成してもよいが、抵抗値の調整には、パターン幅や長さ等を適宜設定する必要がある。
【００４９】
なお、本発明は、その発明の範囲内において、実施の形態及び変形例を適宜、変形、省略することが可能である。
【符号の説明】
【００５０】
１，１ａ，１ｂ  ゲート線、２  ソース線、３  薄膜トランジスタ、４  液晶、６  配線、７  リペア用トランジスタ、９  抵抗、１０  ヒューズ、２１  リペア回路、ＧＮＤ  接地電圧、ＰＤ  ドレインノード。
【図１】
2015184394.tif 000003
【図２】
2015184394.tif 000004