(57)【要約】【課題】電気泳動粒子の堆積を抑制することで良好な表示品質が得られる電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器を提供する。【解決手段】一対の基板と、一対の基板間に挟持され、隔壁と、隔壁で区画された複数の領域の各々に配置された電気泳動粒子と、を含む電気泳動層と、複数の画素を含む表示部と、複数の画素ごとに形成される画素電極と、電気泳動層を介して複数の画素電極と対向する対向電極と、画素電極と電気的に接続され、各々が平面視で隔壁と重ならない部分を有する第１制御線および第２制御線と、第１制御線および第２制御線と電気泳動層との間に配置され、平面視で第１制御線および第２制御線に重なり、電位入力が可能な遮蔽層と、を備える電気泳動表示装置。【選択図】図１
2015138097.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板と、
前記一対の基板間に挟持され、隔壁と、前記隔壁で区画された複数の領域の各々に配置された電気泳動粒子と、を含む電気泳動層と、
複数の画素を含む表示部と、
前記複数の画素ごとに形成される画素電極と、
前記電気泳動層を介して複数の前記画素電極と対向する対向電極と、
前記画素電極と電気的に接続され、各々が平面視で前記隔壁と重ならない部分を有する第１制御線および第２制御線と、
前記第１制御線および前記第２制御線と前記電気泳動層との間に配置され、平面視で前記第１制御線および前記第２制御線に重なり、電位入力が可能な遮蔽層と、を備える
電気泳動表示装置。
【請求項２】
前記遮蔽層には、前記画素電極と異なる電位が入力される
請求項１に記載の電気泳動表示装置。
【請求項３】
前記遮蔽層には、前記対向電極に電位が入力されるタイミングに同期して、前記対向電極と同電位が入力される
請求項１又は２に記載の電気泳動表示装置。
【請求項４】
前記遮蔽層には、前記対向電極に電位が入力されるタイミングに同期して、前記対向電極および前記画素電極間における電位差に比べて、該遮蔽層および前記対向電極間における電位差を小さくするように電位が入力される
請求項１又は２に記載の電気泳動表示装置。
【請求項５】
前記遮蔽層には、前記表示部に画像が書き込まれる一定期間ごとに、対向電極の電位に対して反転された電位が入力される
請求項１、２、４のいずれか一項に記載の電気泳動表示装置。
【請求項６】
前記遮蔽層には、前記表示部への画像書き込み動作中に電位が入力される
請求項１〜５のいずれか一項に記載の電気泳動表示装置。
【請求項７】
前記遮蔽層は、前記画素電極と同じ層に形成されている
請求項１〜６のいずれか一項に記載の電気泳動表示装置。
【請求項８】
前記遮蔽層は、前記画素電極と前記第１制御線および前記第２制御線との間の層に形成されている
請求項１〜６のいずれか一項に記載の電気泳動表示装置。
【請求項９】
前記遮蔽層は、平面視した状態で前記画素電極の端部に重なるように形成されている
請求項８に記載の電気泳動表示装置。
【請求項１０】
前記遮蔽層は、前記画素電極と一体に形成されている
請求項１に記載の電気泳動表示装置。
【請求項１１】
一対の基板と、前記一対の基板間に挟持され、隔壁と、前記隔壁で区画された複数の領域の各々に配置された電気泳動粒子と、を含む電気泳動層と、複数の画素を含む表示部と、前記複数の画素ごとに形成される画素電極と、前記電気泳動層を介して複数の前記画素電極と対向する対向電極と、前記画素電極と電気的に接続され、各々が平面視で前記隔壁と重ならない部分を有する第１制御線および第２制御線と、前記第１制御線および前記第２制御線と前記電気泳動層との間に配置され、平面視で前記第１制御線および前記第２制御線に重なる遮蔽層と、を備えた電気泳動表示装置の駆動方法において、
前記遮蔽層に前記画素電極と異なる電位を入力する電位入力ステップを有する
電気泳動表示装置の駆動方法。
【請求項１２】
前記電位入力ステップにおいて、前記遮蔽層には、前記対向電極に電位が入力されるタイミングに同期して、前記対向電極と同電位が入力される
請求項１１に記載の電気泳動表示装置の駆動方法。
【請求項１３】
前記遮蔽層には、前記対向電極に電位が入力されるタイミングに同期して、前記対向電極および前記画素電極間における電位差に比べて、該遮蔽層および前記対向電極間における電位差を小さくするように電位が入力される
請求項１１に記載の電気泳動表示装置の駆動方法。
【請求項１４】
前記電位入力ステップは、前記表示部に画像が書き込まれる１フレーム期間ごとに実行されるとともに、フレーム期間ごとに前記遮蔽層に入力される電位の極性が反転される
請求項１１〜１３のいずれか一項に記載の電気泳動表示装置の駆動方法。
【請求項１５】
前記電位入力ステップは、前記表示部への画像書き込み動作中に実行される
請求項１１〜１３のいずれか一項に記載の電気泳動表示装置の駆動方法。
【請求項１６】
請求項１〜１０のいずれか一項に記載の電気泳動表示装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器に関するものである。
【背景技術】
【０００２】
従来、電気泳動表示装置として、画素ごとに、スイッチング素子と、メモリ回路と、メモリ回路の出力信号によりスイッチングされて画素電極と第１又は第２の制御線との接続状態を切り替えるスイッチ回路と、を備えたものが知られている（例えば、下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２５６９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来技術における電気泳動表示装置では、第１又は第２の制御線は総ての画素について共通に設けられているため、第１および第２の制御線の少なくとも一部は、他の配線に遮られることなく、電気泳動素子を介して対向電極と対向して配置される。そのため、画像表示を繰り返すと次第に制御線部分に電気泳動粒子が堆積することで表示用の電気泳動粒子が減少していき、表示ムラが生じるといった問題があった。
【０００５】
本発明の一つの態様は、上記の課題を解決するためになされたものであって、電気泳動粒子の堆積を抑制することで良好な表示品質が得られる電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明の第１態様に従えば、一対の基板と、前記一対の基板間に挟持され、隔壁と、前記隔壁で区画された複数の領域の各々に配置された電気泳動粒子と、を含む電気泳動層と、複数の画素を含む表示部と、前記複数の画素ごとに形成される画素電極と、前記電気泳動層を介して複数の前記画素電極と対向する対向電極と、前記画素電極と電気的に接続され、各々が平面視で前記隔壁と重ならない部分を有する第１制御線および第２制御線と、前記第１制御線および前記第２制御線と前記電気泳動層との間に配置され、平面視で前記第１制御線および前記第２制御線に重なり、電位入力が可能な遮蔽層と、を備える電気泳動表示装置が提供される。
【０００７】
第１態様に係る電気泳動表示装置によれば、第１制御線および前記第２制御線に重なる遮蔽層が設けられるので、第１制御線および第２制御線と対向電極との間に生じる電位が遮断される。よって、第１制御線および第２制御線と対向電極との間に電場が生じなくなる。これにより、第１制御線および第２制御線に対応する部分に電気泳動粒子が偏在して滞留しなくなる。したがって、電気泳動粒子の堆積が抑制されることで表示ムラのない良好な表示品質を得ることができる。
【０００８】
上記第１態様において、前記遮蔽層には、前記画素電極と異なる電位が入力されることが好ましい。
この構成によれば、遮蔽層に画素電極と異なる電位（例えば、画素電極の電位を基準にした正負極性の電位）が入力されるため、遮蔽層の電位は画素電極に対応して変化することから遮蔽層に堆積した電気泳動粒子が斥力で退けられる。したがって、電気泳動粒子の堆積が抑制される。
【０００９】
上記第１態様において、前記遮蔽層には、前記対向電極に電位が入力されるタイミングに同期して、前記対向電極と同電位が入力されることが好ましい。
この構成によれば、対向電極に同期して同電位が遮蔽層に入力することができる。よって、遮蔽層は対向電極とともに電位が変動するので、遮蔽層に対応する部分に電気泳動粒子が堆積することが抑制される。
【００１０】
上記第１態様において、前記遮蔽層には、前記対向電極に電位が入力されるタイミングに同期して、前記対向電極および前記画素電極間における電位差に比べて、該遮蔽層および前記対向電極間における電位差を小さくするように電位が入力されることが好ましい。
この構成によれば、遮蔽層および対向電極間の電位差が対向電極および画素電極間の電位差よりも小さいため、電気泳動粒子を対向電極側に移動させることができる。
【００１１】
上記第１態様において、前記遮蔽層には、前記表示部に画像が書き込まれる一定期間ごとに、対向電極の電位に対して反転された電位が入力されることが好ましい。
この構成によれば、１フレーム期間ごとに遮蔽層に反転電位が入力されるので、電気泳動粒子に良好に斥力を生じさせることができ、遮蔽層に対応する部分への電気泳動粒子の堆積が抑制される。
【００１２】
上記第１態様において、前記遮蔽層には、前記表示部への画像書き込み動作中に電位が入力されることが好ましい。
この構成によれば、画像書き込み動作に伴って電気泳動粒子の堆積を抑制することができる。
【００１３】
上記第１態様において、前記遮蔽層は、前記画素電極と同じ層に形成されていることが好ましい。
この構成によれば、画素電極と遮蔽層とを同一工程で形成することが可能となる。よって、製造工程が簡便化され、製造コストを低減できる。
【００１４】
上記第１態様において、前記遮蔽層は、前記画素電極と前記第１制御線および前記第２制御線との間の層に形成されていることが好ましい。
この構成によれば、遮蔽層を画素電極と別工程で形成することが可能となるので、第１制御線および第２制御線を平面視で確実に覆った状態の遮蔽層を形成することができる。
【００１５】
上記第１態様において、前記遮蔽層は、平面視した状態で前記画素電極の端部に重なるように形成されていることが好ましい。
この構成によれば、平面視した状態で、画素電極と遮蔽層との間に隙間ができることが防止される。よって、この隙間において、第１又は第２制御線および対向電極間に電場が生じることが防止される。
【００１６】
上記第１態様において、前記遮蔽層は、前記画素電極と一体に形成されていることが好ましい。
この構成によれば、画素電極の一部を用いて遮蔽層を構成することができる。よって、遮蔽層を別途形成する必要が無くなるので、製造コストを低減できる。
【００１７】
本発明の第２態様に従えば、一対の基板と、前記一対の基板間に挟持され、隔壁と、前記隔壁で区画された複数の領域の各々に配置された電気泳動粒子と、を含む電気泳動層と、複数の画素を含む表示部と、前記複数の画素ごとに形成される画素電極と、前記電気泳動層を介して複数の前記画素電極と対向する対向電極と、前記画素電極と電気的に接続され、各々が平面視で前記隔壁と重ならない部分を有する第１制御線および第２制御線と、前記第１制御線および前記第２制御線と前記電気泳動層との間に配置され、平面視で前記第１制御線および前記第２制御線に重なる遮蔽層と、を備えた電気泳動表示装置の駆動方法において、前記遮蔽層に前記画素電極と異なる電位を入力する電位入力ステップを有する電気泳動表示装置の駆動方法が提供される。
【００１８】
第２態様に係る電気泳動表示装置の駆動方法によれば、第１制御線および前記第２制御線に重なる遮蔽層に画素電極と異なる電位が入力されるので、第１制御線および第２制御線と対向電極との間に生じる電位が遮断される。よって、第１制御線および第２制御線と対向電極との間に電場が生じなくなる。これにより、第１制御線および第２制御線に対応する部分に電気泳動粒子が偏在して滞留しなくなり、電気泳動粒子の堆積が抑制されることで表示ムラのない良好な表示品質を得ることができる。また、遮蔽層に画素電極と異なる電位（例えば、画素電極の電位を基準にした正負極性の電位）が入力されるため、遮蔽層の電位は画素電極に対応して変化することから遮蔽層に堆積した電気泳動粒子が斥力で退けられる。
【００１９】
上記第２態様において、前記電位入力ステップにおいて、前記遮蔽層には、前記対向電極に電位が入力されるタイミングに同期して、前記対向電極と同電位が入力されることが好ましい。
この構成によれば、対向電極に同期して同電位が遮蔽層に入力することができる。よって、遮蔽層は対向電極とともに電位が変動するので、遮蔽層に対応する部分に電気泳動粒子が堆積することが抑制される。
【００２０】
上記第２態様において、前記遮蔽層には、前記対向電極に電位が入力されるタイミングに同期して、前記対向電極および前記画素電極間における電位差に比べて、該遮蔽層および前記対向電極間における電位差を小さくするように電位が入力されることが好ましい。
この構成によれば、遮蔽層および対向電極間の電位差が対向電極および画素電極間の電位差よりも小さいため、電気泳動粒子を対向電極側に移動させることができる。
【００２１】
上記第２態様において、前記電位入力ステップは、前記表示部に画像が書き込まれる１フレーム期間ごとに実行されるとともに、フレーム期間ごとに前記遮蔽層に入力される電位の極性が反転されることが好ましい。
この構成によれば、１フレーム期間ごとに遮蔽層に極性が反転した電位が入力されるので、電気泳動粒子に良好に斥力を生じさせることができ、遮蔽層に対応する部分への電気泳動粒子の堆積が抑制される。
【００２２】
上記第２態様において、前記電位入力ステップは、前記表示部への画像書き込み動作中に実行されることが好ましい。
この構成によれば、画像書き込み動作に伴って電気泳動粒子の堆積を抑制することができる。
【００２３】
本発明の第３態様に従えば、上記第１態様に係る電気泳動表示装置を備える電子機器が提供される。
【００２４】
第３態様に係る電子機器によれば、表示ムラのない電気泳動表示装置を備えるので、電子機器自体も良好な表示品質を備えた付加価値の高いものとなる。
【図面の簡単な説明】
【００２５】
【図１】電気泳動表示装置の概略構成を示す平面図。
【図２】画素の回路構成を示す図。
【図３】電気泳動表示装置の概略断面構成図。
【図４】電気泳動素子の動作説明図。
【図５】１つ分の画素の構成を示す図。
【図６】３つ分の画素の構成を示す図。
【図７】１つの画素に着目した駆動方法の一例を示すタイミングチャート図。
【図８】画素で生じる現象を説明するための図。
【図９】静電遮蔽層、対向電極および画素電極の入力電位の関係を示す図。
【図１０】静電遮蔽層による作用説明図。
【図１１】画素電極の一部を静電遮蔽層として用いる場合の画素の平面図。
【図１２】別の画素回路を備えた電気泳動表示装置の回路図。
【図１３】電子機器の一例に係る構成を示す図。
【発明を実施するための形態】
【００２６】
以下、本発明の一実施形態について、図面を参照しつつ説明する。本実施形態では、アクティブマトリクス方式により駆動される電気泳動表示装置を例に挙げて説明する。なお、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせている。
【００２７】
図１は、本実施形態に係る電気泳動表示装置の概略構成を示す平面図である。電気泳動表示装置１００は、複数の画素２０が配列された表示部３と、走査線駆動回路６０と、データ線駆動回路７０とを備えている。
【００２８】
表示部３には、走査線駆動回路６０から延びる複数の走査線４０（Ｙ１、Ｙ２、…、Ｙｍ）と、データ線駆動回路７０から延びる複数のデータ線５０（Ｘ１、Ｘ２、…、Ｘｎ）とが形成されている。画素２０は走査線４０とデータ線５０との交差部に対応して配置されており、各画素２０は走査線４０及びデータ線５０にそれぞれ接続されている。
なお、表示部３の周辺には、走査線駆動回路６０、データ線駆動回路７０に加えて、共通電源変調回路（図示略）や、コントローラ（図示略）が配置されている。当該コントローラは、上位装置から供給される画像データや同期信号に基づき、前記各回路を総合的に制御する。
【００２９】
また、各々の画素２０には、走査線４０、データ線５０に加えて、共通電源変調回路から高電位電源線７８、低電位電源線７７、第１制御線７５、第２制御線７６が接続されている。共通電源変調回路は、コントローラの制御のもと、上記の配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断（ハイインピーダンス化）を行う。
【００３０】
図２は、画素２０の回路構成を示す図である。
図２に示すように、画素２０には、画素スイッチング素子２４と、ラッチ回路（メモリ回路）２５と、電位制御用のスイッチ回路ＳＷと、電気泳動素子２３とを備えている。電気泳動素子２３は、画素電極２１と、対向電極２２と、これらの間に配置された電気泳動層８０を含む。スイッチ回路ＳＷは、トランスファゲートＴＧ１、ＴＧ２を含む。
【００３１】
画素スイッチング素子２４は、電界効果型のＮ型トランジスタである。画素スイッチング素子２４のゲート端子には走査線４０が接続され、ソース端子にはデータ線５０が接続され、ドレイン端子にはラッチ回路２５の入力端子Ｎ１が接続されている。画素スイッチング素子２４は、走査線駆動回路６０から走査線４０を介して選択信号が入力される期間中、データ線５０とラッチ回路２５とを接続させることによって、データ線駆動回路７０からデータ線５０を介して入力される画像信号をラッチ回路２５に入力させるために用いられる。
【００３２】
ラッチ回路２５は２つのＰ型トランジスタ３２、３４、及び２つのＮ型トランジスタ３１、３３によって構成されている。Ｐ型トランジスタ３２、３４のソース側にて高電位電源線７８が接続され、Ｎ型トランジスタ３１、３３のソース側には低電位電源線７７が接続されている。したがって、Ｐ型トランジスタ３２、３４のソース側が、ラッチ回路２５の高電位電源端子ＰＨであり、Ｎ型トランジスタ３１、３３のソース側がラッチ回路２５の低電位電源端子ＰＬである。
【００３３】
ラッチ回路２５は、画素スイッチング素子２４のドレイン側と接続された入力端子Ｎ１と、スイッチ回路ＳＷと接続された第１の出力端子Ｎ２及び第２の出力端子Ｎ３とを備えている。
ラッチ回路２５のＰ型トランジスタ３４のドレイン側及びＮ型トランジスタ３３のドレイン側は、ラッチ回路２５の入力端子Ｎ１として機能する。入力端子Ｎ１は、画素スイッチング素子２４のドレイン側と接続されるとともに、ラッチ回路２５の第２の出力端子Ｎ３（Ｐ型トランジスタ３２のゲート部及びＮ型トランジスタ３１のゲート部）と接続されている。
さらに、第２の出力端子Ｎ３は、トランスファゲートＴＧ１、ＴＧ２に接続されている。
【００３４】
ラッチ回路２５のＰ型トランジスタ３２のドレイン側及びＮ型トランジスタ３１のドレイン側は、ラッチ回路２５の第１の出力端子Ｎ２として機能する。
第１の出力端子Ｎ２は、Ｐ型トランジスタ３４のゲート部及びＮ型トランジスタ３３のゲート部と接続されるとともに、トランスファゲートＴＧ１、ＴＧ２に接続されている。
【００３５】
ラッチ回路２５は、ＳＲＡＭ（Static Random Access Memory）セルに相当する回路である。ラッチ回路２５は、画素スイッチング素子２４から送られた画像信号を保持するとともに、スイッチ回路ＳＷに画像信号を入力するために用いられる。スイッチ回路ＳＷは、ラッチ回路２５から入力された画像信号に基づいて、第１制御線７５及び第２制御線７６の何れかを択一的に選択し、画素電極２１と接続させるセレクタとして機能する。このとき、トランスファゲートＴＧ１、ＴＧ２は、画像信号のレベルに応じて一方のみが動作する。
【００３６】
トランスファゲートＴＧ１は、電界効果型のＰ型トランジスタＴ１１と電界効果型のＮ型トランジスタＴ１２とを備えている。Ｐ型トランジスタＴ１１のソース端子とＮ型トランジスタＴ１２のソース端子とが接続されており、これらが第１制御線７５に接続されている。Ｐ型トランジスタＴ１１のドレイン端子とＮ型トランジスタＴ１２のドレイン端子とが接続されており、これらが画素電極２１に接続されている。Ｐ型トランジスタＴ１１のゲート端子はラッチ回路２５の入力端子Ｎ１に接続され、Ｎ型トランジスタＴ１２のゲート端子はラッチ回路２５の第１の出力端子Ｎ２に接続されている。
【００３７】
トランスファゲートＴＧ２は、電界効果型のＰ型トランジスタＴ２１と電界効果型のＮ型トランジスタＴ２２とを備えている。Ｐ型トランジスタＴ２１のソース端子とＮ型トランジスタＴ２２のソース端子とが接続されており、これらが第２制御線７６に接続されている。Ｐ型トランジスタＴ２１のドレイン端子とＮ型トランジスタＴ２２のドレイン端子とが接続されており、これらが画素電極２１に接続されている。
【００３８】
また、Ｐ型トランジスタＴ２１のゲート端子は、トランスファゲートＴＧ１のＮ型トランジスタＴ１２のゲート端子とともに、ラッチ回路２５の出力端子Ｎ２に接続されており、Ｎ型トランジスタＴ２２のゲート端子は、トランスファゲートＴＧ１のＰ型トランジスタＴ１１のゲート端子とともに、ラッチ回路２５の入力端子Ｎ１に接続されている。また、第１制御線７５と第２制御線７６とは各画素２０について平行に配置されている。
【００３９】
例えば、画像信号としてラッチ回路２５の入力端子Ｎ１にローレベル（Ｌ：低電位電源線７７の電位に近い電位）が入力されると、第１の出力端子Ｎ２からはハイレベル（Ｈ：高電位電源線７８の電位に近い電位）が出力されるので、第１の出力端子Ｎ２に接続されたＮ型トランジスタＴ１２が動作し、また第２の出力端子Ｎ３（入力端子Ｎ１）と接続されたＰ型トランジスタＴ１１が動作してトランスファゲートＴＧ１が駆動される。したがって、第１制御線７５と画素電極２１とが電気的に接続される。
【００４０】
一方、画像信号としてラッチ回路２５の入力端子Ｎ１にハイレベル（Ｈ）が入力されると、第１の出力端子Ｎ２からはローレベル（Ｌ）が出力されるので、第１の出力端子Ｎ２に接続されたＰ型トランジスタＴ２１が動作し、また第２の出力端子Ｎ３（入力端子Ｎ１）と接続されたＮ型トランジスタＴ２２が動作してトランスファゲートＴＧ２が駆動される。したがって、第２制御線７６と画素電極２１とが電気的に接続される。
そして、動作した方のトランスファゲートを介して、第１制御線７５又は第２制御線７６が画素電極２１と電気的に導通し、画素電極２１に電位が入力される。
【００４１】
図３は本実施形態に係る電気泳動表示装置１００の概略構成を示す断面図である。図３に示すように電気泳動表示装置１００は、素子基板１と、対向基板２と、該素子基板１及び対向基板２間に配置される電気泳動層８０と、を備えている。
【００４２】
素子基板１は、基材１Ａと、基材１Ａの電気泳動層１１側に設けられた画素電極２１と、画素電極２１を覆う第１絶縁膜７と、を含む。基材１Ａは、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。画素電極２１は、Ｃｕ箔上にニッケルめっきと金めっきとをこの順で積層したものや、Ａｌ、ＩＴＯ（インジウム錫酸化物）などにより形成された電極である。図示は省略しているが、画素電極２１と基材１Ａとの間には、走査線４０、データ線５０、及び画素スイッチング素子２４などが形成されている。
【００４３】
対向基板２は、ガラスやプラスチック等の透明基材から構成され、画像表示側に配置される。対向基板２の電気泳動層８０側には複数の画素電極２１と対向する対向電極２２が形成されている。対向電極２２の全面は、第２絶縁膜８により覆われている。対向電極２２は、ＭｇＡｇ、ＩＴＯ、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。
【００４４】
電気泳動層８０は、素子基板１の内面側に設けられた第１絶縁膜７と、対向基板２の内面側に設けられた第２絶縁膜８と、これら第１絶縁膜７及び第２絶縁膜８間に配置された隔壁１０と、で仕切られた複数の空間（領域）に充填されている。本実施形態において、隔壁１０は複数（本実施形態では、例えば３つ）の画素２０を区画する大きさに対応するものであり、透光性材料（アクリルやエポキシ樹脂など）から構成されている。
【００４５】
隔壁１０の厚みは、例えば、３０μｍである。なお、隔壁１０の上部と第２絶縁膜８との間には、接合層４が設けられている。接合層４は、対向基板２と隔壁１０が形成された素子基板１とを接合するためのものである。接合層４は、例えば透明樹脂で構成されており、隔壁１０の上部を接合層４に食い込ませている。接合層４の厚みは、電界の妨げにならない程度が良く、例えば、２μｍ〜６μｍ程度とするのが好ましい。また、隔壁１０の接合層４への食い込み量は、例えば、０．５μｍ〜１μｍとするのが好ましい。
【００４６】
電気泳動層８０は、分散媒８１中に分散された複数の電気泳動粒子から構成される。本実施形態において、電気泳動粒子は、例えば白色粒子８２及び黒色粒子８３から構成される。
【００４７】
白色粒子８２は、例えば、酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子８３は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
【００４８】
また、白色粒子８２及び黒色粒子８３に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。この構成によれば、赤色、緑色、青色などを表示することでカラー表示を行うことが可能な電気泳動表示装置１００を提供することができる。
【００４９】
分散媒８１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、キシレン、長鎖アルキル基を有するベンゼン類（ヘキシルベンゼン、ヘプチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、シリコーンオイルなどを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに、カルボン酸塩のような界面活性剤などを配合してもよい。
【００５０】
このような構成に基づき、電気泳動表示装置１００では、例えば、画素電極２１と対向電極２２との間に電圧を入力すると、これらの間に生じる電界にしたがって、後述のように電気泳動粒子（白色粒子８２及び黒色粒子８３）はいずれかの電極（画素電極２１、対向電極２２）に向かって電気泳動する。
【００５１】
図４は、電気泳動素子（白色粒子８２及び黒色粒子８３）の動作説明図である。図４（ａ）は、画素２０を白表示する場合、図４（ｂ）は、画素２０を黒表示する場合をそれぞれ示している。本実施形態において、白色粒子８２は正に帯電し、黒色粒子８３は負に帯電しているものとする。
【００５２】
図４（ａ）に示す白表示の場合には、対向電極２２が相対的に低電位、画素電極２１が相対的に高電位に保持される。これにより、正に帯電した白色粒子８２が対向電極２２に引き寄せられる一方、負に帯電した黒色粒子８３が画素電極２１に引き寄せられる。その結果、表示面側となる対向電極２２側からこの画素２０を見ると、白色（Ｗ）が認識される。
【００５３】
一方、図４（ｂ）に示す黒表示の場合、対向電極２２が相対的に高電位、画素電極２１が相対的に低電位に保持される。これにより、負に帯電した黒色粒子８３が対向電極２２に引き寄せられる一方、正に帯電した白色粒子８２が画素電極２１に引き寄せられる。その結果、対向電極２２側からこの画素を見ると黒色（Ｂ）が認識される。
【００５４】
図５は、本実施形態に係る電気泳動表示装置１００のうち１つの画素２０の回路構成を具体的に示す平面図である。なお、図５では、図を見易くするため、静電遮蔽層９０の図示を省略している。
画素２０は積層構造になっている。図５に示すように、最下層の第１層Ｆ１（図６（ｂ）参照）には半導体層が設けられている。また、当該第１層の上層である第２層Ｆ２（図６（ｂ）参照）および当該第２層の上層である第３層Ｆ３（図６（ｂ）参照）には種々の配線が形成されている。また、第３層の上層である第４層Ｆ４（図６（ｂ）参照）には後述する静電遮蔽層９０が形成されている。また、第５層Ｆ５（図６（ｂ）参照）には、画素電極２１が形成されている。各層は図示しない絶縁層によって絶縁されている。
【００５５】
まず、画素２０の外周に設けられた配線について説明する。画素２０の外周には走査線４０、データ線５０、高電位電源線７８、低電位電源線７７、第１制御線７５及び第２制御線７６が設けられている。これらの配線は複数の画素２０に跨って形成されている。第１制御線７５及び第２制御線７６は、少なくとも一部が隔壁１０と平面視で重ならない部分を有している。このうち、走査線４０とデータ線５０とは画素２０の図中右上角部で直交している。
【００５６】
また、高電位電源線７８と低電位電源線７７とは画素２０の図中上下で平行に配置されている。第１制御線７５と第２制御線７６とは画素２０の図中左右で対向配置されている。これらの配線のうち走査線４０、低電位電源線７７及び高電位電源線７８が同一層（第２層）に形成されており、データ線５０、第１制御線７５、および第２制御線７６が上記第２層Ｆ２よりも上層（第３層Ｆ３）に同一層で形成されている。
【００５７】
次に、画素２０内に設けられた配線及び半導体層の構成を説明する。画素２０内の最下層である第１層Ｆ１には、半導体層４１、５１、５２、６１、６２が形成されている。これらの半導体層はいずれもシリコンなどの半導体材料から構成されている。なお、各半導体層を異なる材料によって構成しても勿論構わない。
【００５８】
本実施形態において、半導体層５１は、第１半導体層５１ａおよび第２半導体層５１ｂを含む。半導体層５２は、第１半導体層５２ａおよび第２半導体層５２ｂを含む。半導体層６１は、第１半導体層６１ａおよび第２半導体層６１ｂを含む。半導体層６２は、第１半導体層６２ａおよび第２半導体層６２ｂを含む。半導体層４１、５１、５２、６１、６２は互いに分離した島状に形成されている。
【００５９】
この第１層の上層である第２層には、配線５６、５７、５８、及び６３が形成されている。これらの配線は例えば銅、アルミニウム、銀などの導電性の高い金属によって構成されている。
【００６０】
配線５６は、第１半導体層６１ａに平面視で重なるように設けられた分岐部分５６ａと、第２半導体層６１ｂに平面視で重なるように設けられた分岐部分５６ｂと、を含む。第１半導体層６１ａと、分岐部分５６ａと、これらの間に配置されたゲート絶縁層とでＰ型トランジスタＴ１１が構成され、第２半導体層６１ｂと、分岐部分５６ｂと、これらの間に配置されたゲート絶縁層とでＮ型トランジスタＴ２２が構成される。
【００６１】
配線５７は第１半導体層６２ａに平面視で重なるように設けられた分岐部分５７ａと、第２半導体層６２ｂに平面視で重なるように設けられた分岐部分５７ｂと、第１半導体層５２ａに平面視で重なるように設けられた分岐部分５７ｃと、第２半導体層５２ｂに平面視で重なるように設けられた分岐部分５７ｄと、を含む。第１半導体層６２ａと、分岐部分５７ａと、これらの間に配置されたゲート絶縁層とでＰ型トランジスタＴ２１が構成され、第２半導体層６２ｂと、分岐部分５７ｂと、これらの間に配置されたゲート絶縁層とでＮ型トランジスタＴ１２が構成される。
【００６２】
配線５８は第１半導体層５１ａに平面視で重なるように設けられた分岐部分５８ａと、第２半導体層５１ｂに平面視で重なるように設けられた分岐部分５８ｂとを含む。半導体層５１、５２、配線５７、５８によりラッチ回路２５が構成される。
【００６３】
配線６３は第１制御線７５とトランジスタＴ１１、Ｔ１２とを接続するための配線の一部を構成する。配線６３はコンタクトホールを介して第１制御線７５と接続されている。
【００６４】
第２層の上層である第３層には、配線４２、４３、５３、５４、５５、６４、６５、及び６６が形成されている。これらの配線は第２層に形成された配線と同様、例えば銅、アルミニウム、銀などの導電性の高い金属によって構成されている。
【００６５】
配線４２は、データ線５０から画素２０内へ向けて図中左方向に突出した部分であり、半導体層４１の一方の端部とはコンタクトホールを介して接続されている。
【００６６】
配線４３は、半導体層４１の他方の端部と配線５８の端部とをコンタクトホールを介して接続されている。また、半導体層４１の他方の端部と配線５６とをコンタクトホールを介して接続されている。
【００６７】
配線５３は、高電位電源線７８と第１半導体層５１ａとを接続する配線５３ａと、高電位電源線７８と第１半導体層５２ａを接続する配線５３ｂとを含む。配線５３はコンタクトホールを介して第１半導体層５１ａおよび５２ａに接続されている。
【００６８】
配線５４は、低電位電源線７７と、第２半導体層５２ｂと、第２半導体層５１ｂとを接続する配線である。配線５４は、第２半導体層５１ｂおよび５２ｂとはコンタクトホールを介して接続されている。
【００６９】
配線５５は、第１半導体層５１ａ、第２半導体層５１ｂ、配線５７と、それぞれコンタクトホールを介して接続されている。
【００７０】
配線６４は、第１半導体層６１ａと、第２半導体層６２ｂと、配線６３とを接続する配線である。配線６４は、第１半導体層６１ａ、第２半導体層６２ｂ、配線６３とそれぞれコンタクトホールを介して接続されている。配線６５は第２制御線７６とトランジスタ（Ｎ型トランジスタ）Ｔ２２とを接続する配線６５ａと、第２制御線７６とトランジスタ（Ｐ型トランジスタ）Ｔ２１とを接続する配線６５ｂとを含む。配線６５ａ、６５ｂはそれぞれ、コンタクトホールを介して第２半導体層６１ｂ、第１半導体層６２ａと接続されている。
【００７１】
配線６６は、第１半導体層６１ａ、６２ａおよび第２半導体層６１ｂ、６２ｂとそれぞれコンタクトホールを介して接続されている。さらに配線６６は、コンタクトホールを介して上層（５層）に形成された画素電極２１に接続されている。
【００７２】
このように各層が構成されていることにより、半導体層６１、６２、配線５６、５７、６４、６６、及び第１層と第２層との間の図示しない絶縁層によってトランスファゲートＴＧ１，ＴＧ２が構成されることになる。
【００７３】
また、半導体層４１のうち平面視で走査線４０の一部に重なる部分はチャネル領域となり、配線４２を介してデータ線５０に接続されている部分がソース領域となり、配線４３に接続された部分がドレイン領域となる。走査線４０のうち半導体層４１に平面視で重なる部分（延在部分）は画素スイッチング素子２４のゲート電極を構成することになる。
【００７４】
また、半導体層５１及び５２と、配線５３、５５、５７、５８、及び５７を主体としてラッチ回路２５が構成されることになる。図示しないが、半導体層５１によってラッチ回路２５のＮ型トランジスタ３１とＰ型トランジスタ３２とが構成されることになり、半導体層５２によってラッチ回路２５のＮ型トランジスタ３３とＰ型トランジスタ３４とが構成されることになる。
【００７５】
さらに、第１半導体層６１ａを主体として電界効果型のＰ型トランジスタＴ１１が構成され、第２半導体層６２ｂを主体として電界効果型のＮ型トランジスタＴ１２が構成される。第２半導体層６１ｂを主体として電界効果型のＮ型トランジスタＴ２２が構成され、第１半導体層６２ａを主体として電界効果型のＰ型トランジスタＴ２１が構成される。すなわち、第１半導体層６１ａ、第２半導体層６２ｂ、配線５６、５７、６４、６６によりトランスファゲートＴＧ１、ＴＧ２が構成される。
【００７６】
このような画素２０を形成する場合には、第１層から第４層までを順に積層すれば良いことになる。
【００７７】
図６（ａ）は、本実施形態に係る電気泳動表示装置１００のうち３つの画素２０の構成を具体的に示す平面図であり、図６（ｂ）は図６（ａ）におけるＡ−Ａ線矢視による断面図である。
【００７８】
本実施形態では、図６（ａ）に示すように、隣接する画素２０Ａと画素２０Ｂの間で第２制御線７６を共有した構成を採用している。図６に示す構成では、画素２０Ａ内の構造と画素２０Ｂ内の構造とが第２制御線７６に対して線対称の関係になっている。このように配置することにより、画素内の配線の実質的な配置を大きく変更することなく、第２制御線７６の本数を省略することができる。このため、その分隣接する画素２０Ａ及び画素２０Ｂのスペースを広く確保することができ、画素２０Ａ及び画素２０Ｂ内に形成する配線間の距離に余裕を持たせることができる。
【００７９】
また、本実施形態では、平面視で第１制御線７５および第２制御線７６に重なる静電遮蔽層（遮蔽層）９０を備えている。静電遮蔽層９０は、複数の画素２０に跨ってストライプ状に形成されている。静電遮蔽層９０は、Ｃｕ箔上にニッケルめっきと金めっきとをこの順で積層したものや、Ａｌ、ＩＴＯ（インジウム錫酸化物）などにより形成される。静電遮蔽層９０には不図示のコントローラにより電位が入力可能とされている。
【００８０】
図６（ｂ）に示すように、本実施形態では、静電遮蔽層９０は、第２制御線７６と画素電極２１との間に配置されている。なお、図示は省略するが、静電遮蔽層９０は、第１制御線７５と画素電極２１との間に配置されている。
また、静電遮蔽層９０は、隣り合う画素２０間の画素電極２１の両端部に平面視で重なる大きさを有している。静電遮蔽層９０は、後述のように第１制御線７５および第２制御線７６と対向電極２２間に電界が生じるのを遮蔽する機能を有する。
【００８１】
続いて、静電遮蔽層９０の効果を説明すべく、静電遮蔽層９０が設けられない場合に生じる問題について説明する。図７は、電気泳動表示装置における１つの画素２０に着目した駆動方法の一例を示すタイミングチャート図である。
【００８２】
図７に示すように、電気泳動表示装置１００において、各画素２０は、画像信号入力期間ＳＴ１、および画像書込期間ＳＴ２の順に移行することで画像を生成する。
画像信号入力期間ＳＴ１では、ラッチ回路２５にデータ線５０から画像データが入力される。具体的には、上記構成を有する画素２０において、データ線５０から画素スイッチング素子２４を介してラッチ回路２５にローレベルの画像データが入力されると、上述のようにラッチ回路２５の端子Ｎ１はローレベルになる。
【００８３】
すると、トランスファゲートＴＧ１がオンとなり、画素電極２１は第１制御線７５に電気的に接続される。そして、画素電極２１には、第１制御線７５に対応した電位が入力可能となる。すなわち、画素電極２１には、第１制御線７５から制御信号Ｓ１として、ローレベルである例えば０Ｖの電位（Ｌ）が入力される。
【００８４】
一方、データ線５０から画素スイッチング素子２４を介してラッチ回路２５にハイレベルの画像データが入力されると、トランスファゲートＴＧ２がオンとなり、画素電極２１は第２制御線７６に電気的に接続される。そして、画素電極２１には、第２制御線７６に対応した電位が入力可能となる。すなわち、画素電極２１には、第２制御線７６から制御信号Ｓ２として、ハイレベルである例えば１５Ｖの電位（Ｈ）が入力される。
【００８５】
電気泳動表示装置１００は、上記画像信号入力期間ＳＴ１により選択された第１制御線７５又は第２制御線７６から所定の電位を画素電極２１に入力することで画素２０に画像を表示させることが可能である。
【００８６】
続いて、画像書込期間ＳＴ２について説明する。図７に示すように、画像書込期間ＳＴ２は、前半部ＳＴ２ａと、後半部ＳＴ２ｂとを含む。
【００８７】
画像書込期間ＳＴ２の前半部ＳＴ２ａでは、対向電極２２にはローレベルの信号に対応した例えば０Ｖの電位Ｖｃｏｍが入力される。この場合、第１制御線７５から０Ｖの電位（Ｌ）が入力された画素電極２１と対向電極２２との間には電位差が生じない。そのため、電気泳動粒子（白色粒子８２および黒色粒子８３）は動かない。
【００８８】
一方、第２制御線７６から１５Ｖの電位（Ｈ）が入力された画素電極２１は、対向電極２２に対して１５Ｖの電位差を有するため、正に帯電する白色粒子８２は対向電極２２側に移動し、負に帯電する黒色粒子８３は画素電極２１側に移動することで、表示面となる対向電極２２側からこの画素を見ると、白色（Ｗ）が認識される（図４（ａ）参照）。
【００８９】
画像書込期間ＳＴ２の後半部ＳＴ２ｂでは、対向電極２２にはハイレベルの信号に対応した例えば１５Ｖの電位Ｖｃｏｍが入力される。この場合、第２制御線７６から１５Ｖの電位（Ｈ）が入力された画素電極２１と対向電極２２との間には電位差が生じない。一方、第１制御線７５から０Ｖの電位（Ｌ）が入力された画素電極２１は、対向電極２２に対して−１５Ｖの電位差を有するため、正に帯電する白色粒子８２は画素電極２１側に移動し、負に帯電する黒色粒子８３は対向電極２２側に移動することで、表示面となる対向電極２２側からこの画素を見ると、黒色（Ｂ）が認識される（図４（ｂ）参照）。
【００９０】
以上のように、第１制御線７５から０Ｖの電位（Ｌ）が画素電極２１に入力された画素２０は黒色となり、第２制御線７６から１５Ｖの電位（Ｈ）が画素電極２１に入力された画素２０は白色となる。したがって、図７において、黒表示する画素２０の画素電極２１に入力される電位を「Ｂｌａｃｋ」とし、白表示する画素２０の画素電極２１に入力される電位を「Ｗｈｉｔｅ」とする。
【００９１】
ところで、第１制御線７５および第２制御線７６は複数の画素２０に跨って共通に形成される。そのため、画像書込期間ＳＴ２の間、第１制御線７５には０Ｖの電位（Ｌ）が常時入力されることとなり、第２制御線７６には１５Ｖの電位（Ｈ）が常時入力されることとなる。
【００９２】
以上から、静電遮蔽層９０が設けられない場合、図８に示す現象が生じる得る。図８はある１画素２０当たりの断面と白色粒子８２、黒色粒子８３の動きを示したものである。なお、図８では、図示を簡略化し、画素電極２１、対向電極２２、第１制御線７５および第２制御線７６のみを示している。
【００９３】
図８（ａ）は、ある１画素２０において黒色表示から白色表示に切り替える際の画像書込期間ＳＴ２の前半部ＳＴ２ａに対応し、図８（ｂ）は、図８（ａ）に続く画像書込期間ＳＴ２の後半部ＳＴ２ｂに対応するものである。また、図８（ｃ）は、ある１画素２０において白色表示から黒色表示に切り替える際の画像書込期間ＳＴ２の前半部ＳＴ２ａに対応し、図８（ｄ）は、図８（ｃ）に続く画像書込期間ＳＴ２の後半部ＳＴ２ｂに対応するものである。
【００９４】
画素２０を黒表示から白表示に切り替える場合、画像書込期間ＳＴ２の前半部ＳＴ２ａでは、画素電極２１に１５Ｖ（Ｈ）の電位が入力され、対向電極２２に０Ｖ（Ｌ）の電位が入力されている。このとき、図８（ａ）に示されるように、黒色粒子８３が対向電極２２に対して相対的に高電位となる画素電極２１および第２制御線７６（画素電極２１と同電位）に向かって引き寄せられる。なお、白色粒子８２は、対向電極２２に引き寄せられる。
【００９５】
また、画像書込期間ＳＴ２の後半部ＳＴ２ｂでは、画素電極２１に１５Ｖの電位が入力されるとともに、対向電極２２に１５Ｖ（Ｈ）の電位Ｖｃｏｍが入力されるため、対向電極２２、画素電極２１、および第２制御線７６がいずれも同電位となる。よって、画素電極２１および第２制御線７６と対向電極２２との間には電場が生じることがなく、図８（ｂ）に示されるように、電気泳動粒子（白色粒子８２および黒色粒子８３）は画素電極２１、対向電極２２、および第２制御線７６上から動かない。
【００９６】
一方、画素２０を白表示から黒表示に切り替える場合、画像書込期間ＳＴ２の前半部ＳＴ２ａでは、画素電極２１に第１制御線７５から０Ｖ（Ｌ）の電位が入力され、対向電極２２に０Ｖ（Ｌ）の電位が入力されている。このとき、第２制御線７６の電位は１５Ｖ（Ｈ）であるため、図８（ｃ）に示されるように、黒色粒子８３が対向電極２２に対して相対的に電位が高い第２制御線７６に向かって引き寄せられる。
【００９７】
また、画像書込期間ＳＴ２の後半部ＳＴ２ｂでは、対向電極２２に１５Ｖ（Ｈ）の電位Ｖｃｏｍが入力されている。そのため、画素電極２１に対して、第２制御線７６および対向電極２２は相対的に電位が高い状態となる。したがって、図８（ｄ）に示されるように、負に帯電した黒色粒子８３は画素電極２１上から対向電極２２に向かって動く。また、黒色粒子８３は、画素電極２１上から第２制御線７６側にも動く。なお、正に帯電した白色粒子８２は、対向電極２２側に向かって移動する。
【００９８】
すなわち、黒色粒子８３は、第２制御線７６と平面視で重なる部分（画素電極２１間の隙間）に堆積していく。第２制御線７６は、構造上、０Ｖ（例えば、電源オフ時などの画像書込期間ＳＴ以外の期間）または＋１５Ｖの電位しかとり得ないため、堆積した黒色粒子８３は第２制御線７６上や、その近傍に留まり続ける。第２制御線７６と対向電極２２との間に隔壁１０が配置されている領域（第２制御線７６と隔壁１０が平面視で重なる領域）ではこのような挙動がある程度抑制されるが、第２制御線７６と対向電極２２との間に隔壁１０が配置されていない領域（すなわち第２制御線７６が隔壁１０と平面視で重ならない部分を有する場合）では電気泳動粒子の堆積が顕著になる。
【００９９】
そのため、黒色粒子８３の堆積量が所定の閾値を超えると、表示に寄与できる粒子の数が少なくなり、表示ムラや最悪の場合、表示不能となるといった問題を引き起こす。なお、図８では、説明を簡単にするため、図示を省略していたが、第１制御線７５についても、第２制御線７６と同様の現象が生じており、経時的に白色粒子８２の堆積が発生する。
【０１００】
本実施形態では、このような電気泳動粒子（白色粒子８２および黒色粒子８３）の堆積を防止すべく、図６に示した上記静電遮蔽層９０を設けている。また、静電遮蔽層９０は、電位が入力可能とされている。静電遮蔽層９０には、画素電極２１と異なる電位が入力される。
【０１０１】
図９は、静電遮蔽層９０、対向電極２２、および画素電極２１（黒表示の画素２０および白表示の画素２０）に入力される電位の関係を示す図である。図９において、静電遮蔽層９０に入力される電位をＥ１と示す。
【０１０２】
図９に示されるように、本実施形態では、静電遮蔽層９０に対し、対向電極２２に電位が入力されるタイミングに同期して、対向電極２２と同電位を入力している。すなわち、静電遮蔽層９０は、画像書込期間ＳＴ２の前半部ＳＴ２ａにおいて、対向電極２２に入力される電位Ｖｃｏｍと同電位である０Ｖ（Ｌ）の電位が入力され、画像書込期間ＳＴ２の後半部ＳＴ２ｂにおいて、対向電極２２に入力される電位Ｖｃｏｍと同電位である１５Ｖ（Ｈ）の電位が入力される。このように本実施形態では、静電遮蔽層９０に対して、表示部３の画素２０への画像が書き込み動作中に電位の入力が行われている。
【０１０３】
静電遮蔽層９０により、図１０に示す作用が生じているものと考えられる。図１０は本実施形態における、ある１画素２０当たりの断面と、白色粒子８２および黒色粒子８３の動きを示したものである。図１０（ａ）は、ある１画素２０において黒色表示から白色表示に切り替える際の画像書込期間ＳＴ２の前半部ＳＴ２ａに対応し、図１０（ｂ）は、図１０（ａ）に続く画像書込期間ＳＴ２の後半部ＳＴ２ｂに対応するものである。また、図１０（ｃ）は、ある１画素２０において白色表示から黒色表示に切り替える際の画像書込期間ＳＴ２の前半部ＳＴ２ａに対応し、図１０（ｄ）は、図１０（ｃ）に続く画像書込期間ＳＴ２の後半部ＳＴ２ｂに対応するものである。
【０１０４】
画素２０を黒表示から白表示に切り替える場合、画像書込期間ＳＴ２の前半部ＳＴ２ａでは、画素電極２１に１５Ｖ（Ｈ）の電位が入力され、対向電極２２および静電遮蔽層９０に０Ｖ（Ｌ）の電位が入力されている。静電遮蔽層９０は、対向電極２２に対して相対的に高電位となる第２制御線７６を遮蔽する。よって、第２制御線７６と対向電極２２との間で電場が生じさせることがない。また、静電遮蔽層９０は、対向電極２２と同電位である。そのため、図１０（ａ）に示すように、黒色粒子８３は、静電遮蔽層９０から斥力を受けることで、対向電極２２に対して相対的に高電位となる画素電極２１のみに引き寄せられる。なお、白色粒子８２は対向電極２２に引き寄せられる。
【０１０５】
また、画像書込期間ＳＴ２の後半部ＳＴ２ｂでは、画素電極２１に１５Ｖ（Ｈ）の電位が入力されるとともに、対向電極２２および静電遮蔽層９０にも１５Ｖ（Ｈ）の電位が入力されている。そのため、対向電極２２、画素電極２１、および静電遮蔽層９０がいずれも同電位となる。よって、画素電極２１および第２制御線７６と対向電極２２との間には電場が生じることがなく、図１０（ｂ）に示されるように、電気泳動粒子（白色粒子８２および黒色粒子８３）は画素電極２１および対向電極２２上から動かない。
【０１０６】
一方、画素２０を白表示から黒表示に切り替える場合、画像書込期間ＳＴ２の前半部ＳＴ２ａでは、画素電極２１に第１制御線７５から０Ｖ（Ｌ）の電位が入力され、対向電極２２および静電遮蔽層９０には０Ｖ（Ｌ）の電位が入力されている。なお、第２制御線７６の電位は１５Ｖ（Ｈ）に保持されている。静電遮蔽層９０は、対向電極２２に対して相対的に高電位となる第２制御線７６を遮蔽する。よって、第２制御線７６と対向電極２２との間で電場が生じさせることがない。また、静電遮蔽層９０は、対向電極２２と同電位である。そのため、図１０（ｃ）に示されるように、黒色粒子８３は対向電極２２に対して相対的に電位が高い第２制御線７６に向かって引き寄せられることがない。
【０１０７】
また、画像書込期間ＳＴ２の後半部ＳＴ２ｂでは、対向電極２２および静電遮蔽層９０に１５Ｖ（Ｈ）の電位が入力されている。そのため、画素電極２１に対して、静電遮蔽層９０および対向電極２２は相対的に電位が高い状態となる。したがって、図１０（ｄ）に示されるように、負に帯電した黒色粒子８３は画素電極２１上から対向電極２２に向かって動く。なお、正に帯電した白色粒子８２は、対向電極２２側に向かって移動する。
【０１０８】
ここで、黒色粒子８３は、画素電極２１上から静電遮蔽層９０上にも動いて一時的に堆積する。しかしながら、この場合においても、再度、黒表示から白表示に切り替える際、図１０（ａ）に示したように、静電遮蔽層９０は黒色粒子８３に対して斥力を生じさせるため、静電遮蔽層９０に一時的に堆積した黒色粒子８３は放出される。
【０１０９】
また、静電遮蔽層９０に対して、対向電極２２および画素電極２１間における電位差（絶対値）に比べて、静電遮蔽層９０および対向電極２２間における電位差（絶対値）を小さくするように電位が入力されるようにしてもよい。具体的には、図９の一点鎖線で示すように、画像書込期間ＳＴ２の前半部ＳＴ２ａにおいて静電遮蔽層９０への入力電位を０Ｖよりも僅かに高くし、画像書込期間ＳＴ２の後半部ＳＴ２ｂにおいて静電遮蔽層９０への入力電位を１５Ｖよりも僅かに小さくしてもよい。
【０１１０】
このようにすれば、静電遮蔽層９０および対向電極２２間の電位差が対向電極２２および画素電極２１間の電位差よりも小さくなるため、図１０（ｄ）に示した静電遮蔽層９０上に堆積する黒色粒子８３を対向電極側に積極的に移動させることができる。
【０１１１】
以上述べたように、本実施形態に係る電気泳動表示装置１００によれば、第１制御線７５および第２制御線７６に重なる静電遮蔽層９０に画素電極２１と異なる電位が入力されるので、第１制御線７５および第２制御線７６と対向電極２２との間に生じる電位が遮断される。
よって、第１制御線７５および第２制御線７６と対向電極２２との間に電場が生じなくなる。これにより、第１制御線７５および第２制御線７６に対応する部分に（白色粒子８２および黒色粒子８３）が偏在して滞留しなくなる。
したがって、電気泳動粒子の堆積が抑制されることで表示ムラのない良好な表示品質を得ることができる。
【０１１２】
また、本実施形態では、静電遮蔽層９０に対向電極２２への電位入力に同期して該対向電極２２への入力電位と同電位が入力される。よって、静電遮蔽層９０の電位は対向電極２２に対応して変化することとなるので、図１０に示したように静電遮蔽層９０に一時的に堆積した電気泳動粒子を斥力で退けることができる。
【０１１３】
また、本実施形態において、静電遮蔽層９０は、平面視した状態で画素電極２１の端部に重なるように形成されているため、平面視で画素電極２１と静電遮蔽層９０との間に隙間が生じることが防止される。よって、この隙間から第１制御線７５および第２制御線７６と対向電極２２間に電場が生じることが防止される。
【０１１４】
なお、本実施形態では、静電遮蔽層９０に対して表示部３の画素２０への画像が書き込み動作中に電位を入力する場合を例に挙げたが、本発明はこれに限定されない。例えば、画像の書き込み動作が終了したタイミングで静電遮蔽層９０に電位を入力しても良い。すなわち、表示部３の画素２０に画像の書き込みが完了する１フレームごとに静電遮蔽層９０への電位入力を行うようにしても良い。ここで、走査線駆動回路６０とデータ線駆動回路７０とにより画素２０への画像信号入力が実行され、全ての走査線４０を逐次的に１回選択する期間が１フレーム（１フレーム期間）とされる。
【０１１５】
この場合において、静電遮蔽層９０にパルス状の電位を入力しても良い。このパルスは、画像書込み中に画素電極２１に入力される電位と逆極性となっている。例えば、画像書込み中に画素電極２１にローレベル（Ｌ）の電位が入力されていた場合は、静電遮蔽層９０にはハイレベル（Ｈ）の電位を入力すればよい。これによれば、静電遮蔽層９０に逆極性の電位が入力されるので、仮に静電遮蔽層９０の近傍に電気泳動粒子が滞留していた場合でも斥力によって排除することができる。
【０１１６】
また、静電遮蔽層９０に入力される電位を１フレームごとに反転させるようにしてもよい。すなわち、対向電極２２に入力される電位の反転電位を静電遮蔽層９０に入力するようにしてもよい。同一の画像を表示続ける画素においては、対向電極２２と画素電極２１とが同電位に保持される。そのため、静電遮蔽層９０に対応する部分に電気泳動粒子が堆積する可能性がある。
【０１１７】
これに対し、上述のように対向電極２２と反転電位が入力されると、画素電極２１と静電遮蔽層９０との間に電位差が生じることで該静電遮蔽層９０に堆積した電気泳動粒子を斥力によって退けることが可能となる。
【０１１８】
また、上記実施形態では、静電遮蔽層９０が第１制御線７５および第２制御線７６と画素電極２１との間の層に設けられる場合を例に挙げたが、本発明はこれに限定されない。例えば、静電遮蔽層９０が画素電極２１と同じ層に形成されていてもよい。この場合、静電遮蔽層９０は、例えば、画素電極２１間に引き回れる配線層等から構成される。この構成によれば、静電遮蔽層９０が画素電極２１と同層に配置されるため、静電遮蔽層９０を設けるための層が１層不要となる。よって、積層構造を１層少なくすることができ、電気泳動表示装置１００の積層構造を薄くすることができる。
【０１１９】
あるいは、静電遮蔽層が画素電極２１の一部から構成されていても良い。図１１は、画素電極２１の一部を静電遮蔽層として用いる場合の画素２０の平面構造を示す図である。図１１に示されるように、画素電極２１は、平面視で第１制御線７５または第２制御線７６のいずれか一方を覆う形状を呈している。
【０１２０】
この構成においても、第１制御線７５および第２制御線７６と対向電極２２との間に電場が無くなるので、対向電極２２から第１制御線７５および第２制御線７６へ向かう電気泳動粒子を無くすことができる。したがって、第１制御線７５および第２制御線７６に電気泳動粒子が堆積することが無くなり、表示不良が発生するといった問題が生じることがない。
【０１２１】
また、上記実施形態では、画素２０が、画素回路として、画素スイッチング素子２４、ラッチ回路２５、スイッチ回路ＳＷ、スイッチ回路ＳＷに接続された第１制御線７５および第２制御線７６と、を備えた構成を例に挙げたが、本発明はこれに限定されない。本発明は、画像表示時において、一定の電位が印加される２つ以上の制御線（電源線を含む）のいずれか１つと画素電極とを電気的に接続して、電気泳動素子を駆動する構成であれば、画素回路の構造は限定されない。例えば、図１２に示すような画素回路を備えた電気泳動表示装置１０１にも本発明は適用可能である。なお、図１２においては、１行１列目の画素２０における画素回路１１０を示している。各画素回路１１０の構成は同じであるため、ここでは代表して１行１列目の画素回路１１０について説明し、他の画素回路１１０については説明を省略する。
【０１２２】
画素回路１１０は、ＴＦＴ１３１（第１トランジスタ）、ＴＦＴ１３２（第２トランジスタ）、ＴＦＴ１３３（第３トランジスタ）およびＴＦＴ１３４（第４トランジスタ）を備えている。ＴＦＴ１３３のゲートは、走査線４０に接続されており、ＴＦＴ１３３のソースは、第１データ線５０Ａに接続されている。ＴＦＴ１３４のゲートは、走査線４０に接続されており、ＴＦＴ１３４のソースは、第２データ線５０Ｂに接続されている。
ＴＦＴ１３１のゲートは、ＴＦＴ１３３のドレインに接続されており、ＴＦＴ１３１のソースには第１電位Ｖｅ１が第１制御線１７５により入力される。ＴＦＴ１３２のゲートは、ＴＦＴ１３４のドレインに接続されており、ＴＦＴ１３２のソースには第２電位Ｖｅ２が第２制御線１７６により入力される。また、ＴＦＴ１３１のドレインとＴＦＴ１３２のドレインは、画素電極２１に接続されている。
【０１２３】
次に画素２０を黒表示にする場合の駆動方法と画素２０を白表示にする場合の駆動方法について説明する。画素２９に画像を表示させる際には、対向電極２２に電位Ｖｃｏｍが入力される。ここで、第１電位Ｖｅ１は電位Ｖｃｏｍより高位の電位であり、第２電位Ｖｅ２は電位Ｖｃｏｍより低位の電圧である。
【０１２４】
例えば、１行１列目の画素２０を白にする場合、データ線駆動回路（不図示）は、Ｈレベルのデータ信号を１列目の第１データ線５０Ａに供給すると共にＬレベルのデータ信号を１列目の第２データ線５０Ｂに供給する。ＴＦＴ１３３がオンの状態で第１データ線５０ＡがＨレベルになると、ＴＦＴ１３１のゲートがＨレベルとなってＴＦＴ１３１がオンとなる。また、ＴＦＴ１３４がオンの状態で第２データ線５０ＢがＬレベルになると、ＴＦＴ１３２のゲートがＬレベルとなってＴＦＴ１３２がオフとなる。ＴＦＴ１３１がオンとなり、ＴＦＴ１３２がオフとなると、第１制御線１７５により第１電位Ｖｅ１が画素電極２１に入力される。ここで画素電極２１の電位は、対向電極２２に入力されている電位Ｖｃｏｍより高いため、電気泳動層８０においては、正に帯電している白の電気泳動粒子が対向電極２２側に移動し、負に帯電している黒の電気泳動粒子が画素電極２１側に移動する。
【０１２５】
一方、例えば１行１列目の画素を黒にする場合、データ線駆動回路（不図示）は、１行目の走査線４０がＨレベルの期間においてＬレベルのデータ信号を１列目の第１データ線５０Ａに供給すると共にＨレベルのデータ信号を１列目の第２データ線５０Ｂに供給する。走査線４０がＨレベルとなってＴＦＴ１３３がオンの状態で第１データ線５０ＡがＬレベルになると、ＴＦＴ１３１のゲートがＬレベルとなってＴＦＴ１３１がオフとなる。また、走査線４０がＨレベルとなってＴＦＴ１３４がオンの状態で第２データ線５０ＢがＨレベルになると、ＴＦＴ１３２のゲートがＨレベルとなってＴＦＴ１３２がオンとなる。ＴＦＴ１３１がオフとなり、ＴＦＴ１３２がオンとなると、第２制御線１７６により第２電位Ｖｅ２が画素電極２１に入力される。ここで、画素電極２１の電位は、対向電極２２に入力されている電位Ｖｃｏｍより低位の電圧となるため、電気泳動層８０においては、負に帯電している黒の電気泳動粒子が画素電極２１側に移動し、正に帯電している白の電気泳動粒子が対向電極２２側に移動する。
【０１２６】
図１２に示した画素回路１１０によれば、画素２０の表示を変更する際に画素電極２１への電圧の印加が一回で済むので消費電力を抑えることができる。また、画素２０毎に画素電極２１に印加する電圧を異ならせることができるため、一回の走査線４０の選択で、同じ行の画素２０について、ある画素については黒の表示に変更し、他の画素については白の表示に変更することができる。また、画素毎にメモリを設けることがないため、画素毎にメモリ回路（ラッチ回路）を設ける構成と比較して高精細化が可能となる。
【０１２７】
本発明においては、上記画素回路１１０において、各画素２０の画素電極２１に接続される第１制御線７５および第２制御線１７６と平面視で重なるように静電遮蔽層９０を設けることで第１制御線７５および第２制御線１７６に対応した部分に電気泳動粒子が堆積するのを防止することができる。
【０１２８】
（電子機器）
次に、上記各実施形態の電気泳動表示装置を電子機器に適用した場合について説明する。
図１３は、本発明の電気泳動表示装置を適用した電子機器の具体例を説明する斜視図である。
図１３（ａ）は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック（電子機器）４００は、ブック形状のフレーム４０１と、このフレーム４０１に対して回動自在に設けられた（開閉可能な）カバー４０２と、操作部４０３と、本発明の電気泳動表示装置によって構成された表示部４０４と、を備えている。
【０１２９】
図１３（ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計（電子機器）５００は、本発明の電気泳動表示装置によって構成された表示部５０１を備えている。
【０１３０】
図１３（ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー（電子機器）６００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体部６０１と、本発明の電気泳動表示装置によって構成された表示部６０２を備えている。
【０１３１】
例えば電子ブックや電子ペーパーなどは、白地の背景上に文字を繰り返し書き込む用途が想定されるため、表示ムラの解消が必要とされる。
なお、本発明の電気泳動表示装置を適用可能な電子機器の範囲はこれに限定されず、帯電粒子の移動に伴う視覚上の色調の変化を利用した装置を広く含むものである。
【０１３２】
以上の電子ブック４００、腕時計５００及び電子ペーパー６００によれば、本発明に係る電気泳動表示装置が採用されているので、表示ムラが抑制されることで品質の高い表示特性を得ることができる信頼性に優れた高品位の電子機器となる。
【０１３３】
なお、上記の電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部や、マニュアル等の業務用シート、教科書、問題集、情報シート等にも、本発明に係る電気泳動表示装置は好適に用いることができる。
【符号の説明】
【０１３４】
１…素子基板（一対の基板）、２…対向基板（一対の基板）、３…表示部、１０…隔壁、２１…画素電極、２２…対向電極、５０…データ線、７５…第１制御線、７６…第２制御線、８０…電気泳動層、８２…白色粒子（電気泳動粒子）、８３…黒色粒子（電気泳動粒子）、９０…静電遮蔽層（遮蔽層）、１００，１０１…電気泳動表示装置、４００…電子ブック（電子機器）、５００…腕時計（電子機器）、６００…電子ペーパー（電子機器）。
【図１】
2015138097.tif 000003
【図２】
2015138097.tif 000004
【図３】
2015138097.tif 000005
【図４】
2015138097.tif 000006
【図５】
2015138097.tif 000007
【図６】
2015138097.tif 000008
【図７】
2015138097.tif 000009
【図８】
2015138097.tif 000010
【図９】
2015138097.tif 000011
【図１０】
2015138097.tif 000012
【図１１】
2015138097.tif 000013
【図１２】
2015138097.tif 000014
【図１３】
2015138097.tif 000015