(57)【要約】【課題】受信した信号に生じた擾乱に影響されることなく、受信処理を安定に機能させる。【解決手段】受信部４０（信号受信回路）は、対向先の送信部から供給される信号に起因する受信信号の正常性を判定する判定部４２と、前記受信信号を所望の時間遅延させ、前記判定によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力する遅延処理部４７とを備える。【選択図】図１
2015176424.tif 000002
【特許請求の範囲】
【請求項１】
対向先の送信部から供給される信号に起因する受信信号の正常性を判定する判定部と、
前記受信信号を所望の時間遅延させ、前記判定によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力する遅延処理部と
を備えることを特徴とする信号受信回路。
【請求項２】
前記判定部は、
前記受信信号の正常性を、前記受信信号の論理状態が同じ論理状態を示す期間に応じて判定し、
前記遅延処理部は、
前記受信信号の論理状態が同じ論理状態を示す期間に応じた所望の時間、前記受信信号を遅延させ、前記判定部によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力する
ことを特徴とする請求項１に記載の信号受信回路。
【請求項３】
前記受信信号は、受信データを示す第１信号と、前記受信データが有意となるタイミングを示す第２信号とを含み、
前記判定部は、
前記第１信号と前記第２信号との少なくとも何れかの信号の正常性を判定し、
前記遅延処理部は、
前記第１信号と前記第２信号とを前記所望の時間に応じて遅延させ、前記判定部によって前記信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力する
ことを特徴とする請求項１又は請求項２に記載の信号受信回路。
【請求項４】
前記判定部は、
自回路が搭載された受信ユニット側で生成されたクロック信号を使用して、前記受信信号の正常性を判定し、
前記受信信号を前記クロック信号に同期させて、前記クロック信号の周期に応じた所望の時間シフトレジスタで遅延させ、前記受信信号が正常であると判定された場合に、前記受信信号を出力させる
ことを特徴とする請求項１から請求項３の何れか１項に記載の信号受信回路。
【請求項５】
前記判定部は、
前記対向先の送信部から供給される信号に起因する受信信号の正常性を判定し、前記判定の結果により、前記対向先の送信ユニットと、自回路が搭載された受信ユニットとの間の接続状態が変化したことを検出し、
前記遅延処理部は、
前記送信ユニットと前記受信ユニットとの間の接続状態が接続された状態にあることが検出された場合、前記所望の時間遅延させた受信信号を出力し、
前記送信ユニットと前記受信ユニットとの間の接続状態が接続された状態から遮断された状態に変化したことが検出された場合、前記所望の時間遅延させた受信信号の出力を停止する
ことを特徴とする請求項１から請求項４の何れか１項に記載の信号受信回路。
【請求項６】
前記遅延処理部は、
予め定めた複数の遅延時間のうちから前記所望の時間を選択し、前記選択した遅延時間に応じて前記受信信号を遅延させる
ことを特徴とする請求項１から請求項５の何れか１項に記載の信号受信回路。
【請求項７】
前記出力された第２信号が示すタイミングで、前記第１信号によって示される受信データの識別処理を実施する識別処理部
を備えることを特徴とする請求項３に記載の信号受信回路。
【請求項８】
送信部から供給される信号を受信する受信部が、
前記送信部から供給される信号に起因する受信信号の正常性を判定する判定部と、
前記受信信号を所望の時間遅延させ、前記判定部によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力する遅延処理部と
を備えることを特徴とする信号伝送システム。
【請求項９】
対向先の送信部から供給される信号を受信する受信部が、
前記送信部から供給される信号に起因する受信信号の正常性を判定するステップと、
前記受信信号を所望の時間遅延させ、前記判定によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力するステップと
を含むことを特徴とする信号受信方法。
【請求項１０】
対向先の送信部から供給される信号を受信する受信部のコンピュータに、
前記送信部から供給される信号に起因する受信信号の正常性を判定するステップと、
前記受信信号を所望の時間遅延させ、前記判定によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力するステップと
を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号受信回路、信号伝送システム、信号受信方法及びプログラムに関する。
【背景技術】
【０００２】
対向する送信ユニット（送信部）から受信ユニット（受信部）に信号を伝送する信号伝送システムがある。例えば、図１９に示す信号伝送システムには、共通する装置内に送信ユニットと受信ユニットとを含めて、信号伝送システムを構成する。このような信号伝送システムには、機能させる電力が同装置に供給されたままの状態で、信号伝送システムの送信ユニット又は受信ユニットを交換可能とするものがある。このようなユニットの交換方法を「ホットスワップ（Ｈｏｔｓｗａｐ）」或いは「活線挿抜」と呼ぶ。ホットスワップを行うために、送信ユニット又は受信ユニットを装置に挿入して実装するとき又は装置から抜去するときに、受信ユニット側において意図せぬ信号が取り込まれたり、予期せぬ誤動作が発生したりすることを防ぐことが必要とされている。
【０００３】
ところで、クロック信号の正常性を判定する手法が公開されている（例えば、特許文献１参照）。特許文献１の手法は、検出対象である被監視クロックに生じた擾乱を、被監視クロックの周期より長い周期の監視クロックを用いて検出するものである。
【先行技術文献】
【非特許文献】
【０００４】
【特許文献１】特開２００１−３２６５６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１によれば、被監視クロックの周期より長い周期の監視クロックを用いて検出するように構成されている。同文献のように構成しても、被監視クロックに擾乱が生じた時点から監視クロックの周期以上遅れてからしか、その擾乱が生じたことを検出できない。そのため、被監視クロックの擾乱を検出できるとしても、被監視クロックの擾乱を検出する前に、後段の回路が当該被監視クロックの擾乱を正しい信号であると誤検出して、誤検出した擾乱によって後段の処理（受信処理）が実施されることになる。このように、後段の受信処理は、その擾乱の影響を受けてしまい安定に機能させることができないという問題がある。
【０００６】
そこでこの発明は、上述の問題を解決することのできる信号受信回路、信号受信方法及びプログラムを提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記問題を解決するために、本発明の一態様は、対向先の送信部から供給される信号に起因する受信信号の正常性を判定する判定部と、前記受信信号を所望の時間遅延させ、前記判定によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力する遅延処理部とを備えることを特徴とする信号受信回路である。
【０００８】
また、本発明の一態様は、対向先の送信部から供給される信号を受信する受信部が、前記送信部から供給される信号に起因する受信信号の正常性を判定する判定部と、前記受信信号を所望の時間遅延させ、前記判定部によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力する遅延処理部とを備えることを特徴とする信号伝送システムである。
【０００９】
また、本発明の一態様は、対向先の送信部から供給される信号を受信する受信部が、前記送信部から供給される信号に起因する受信信号の正常性を判定するステップと、前記受信信号を所望の時間遅延させ、前記判定によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力するステップとを含むことを特徴とする信号受信方法である。
【００１０】
また、本発明の一態様は、対向先の送信部から供給される信号を受信する受信部のコンピュータに、前記送信部から供給される信号に起因する受信信号の正常性を判定するステップと、前記受信信号を所望の時間遅延させ、前記判定によって前記受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号を出力するステップとを実行させるためのプログラムである。
【発明の効果】
【００１１】
上述の各実施形態に係る信号受信回路、信号伝送システム、信号受信方法及びプログラムによれば、受信した信号に生じた擾乱に影響されることなく、受信処理を安定に機能させることができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態に係る受信部の構成を示す構成図である。
【図２】本実施形態に係る信号伝送システムの構成を示す構成図である。
【図３】本実施形態に係る判定部の構成を示す構成図である。
【図４】本実施形態に係る遅延処理部の構成を示す構成図である。
【図５】本実施形態に係る受信部の動作を示すタイミングチャート（その１）である。
【図６】本実施形態に係る受信部の動作を示すタイミングチャート（その２）である。
【図７】本実施形態の変形例に係る判定部の構成を示す構成図である。
【図８】本実施形態の変形例に係る受信部の動作を示すタイミングチャート（その１）である。
【図９】本実施形態の変形例に係る受信部の動作を示すタイミングチャート（その２）である。
【図１０】第２実施形態に係る受信部の構成を示す構成図である。
【図１１】本実施形態に係る判定部の構成を示す構成図である。
【図１２】本実施形態に係る受信部の動作を示すタイミングチャート（その１）である。
【図１３】本実施形態に係る受信部の動作を示すタイミングチャート（その２）である。
【図１４】本実施形態に係る受信部の動作を示すタイミングチャート（その３）である。
【図１５】第３実施形態に係る受信部の構成を示す構成図である。
【図１６】本実施形態に係る判定部の構成を示す構成図である。
【図１７】本実施形態に係る遅延処理部の構成を示す構成図である。
【図１８】第４実施形態に係る受信部の構成を示す構成図である。
【図１９】本実施形態と異なる信号伝送システムの構成を示す構成図である。
【図２０】図１９に示す受信部の動作を示すタイミングチャートである。
【図２１】第１実施形態に係る受信部の基本構成を示す構成図である。
【図２２】第５実施形態に係る通信システムの構成を示す構成図である。
【発明を実施するための形態】
【００１３】
以下、本発明の第１実施形態に係る信号伝送システムと、同信号伝送システムにおける受信部とについて図面を参照して説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
【００１４】
図１は、第１実施形態に係る受信部の構成を示す構成図である。同図に示される符号４０は、本実施形態における信号受信回路を含む受信部を示す。受信部４０（信号受信回路）は、クロック部４１、判定部４２、遅延処理部４７、識別処理部４５を備える。遅延処理部４７は、遅延部４４と識別処理制御部４６とを含めて構成されている。なお、遅延処理部４７と識別処理部４５とを含めるように受信処理部４３が形成されている。
【００１５】
図２は、本実施形態に係る信号伝送システムの構成を示す構成図である。同図に示される信号伝送システム１は、バックプレーン部３、送信ユニット２、受信ユニット４を含めて構成されている。
【００１６】
送信ユニット２は、送信部２０とコネクタ部２９とを備える。送信ユニット２における送信部２０は、対向する受信ユニット４に対して信号を出力する。
受信ユニット４は、受信部４０とコネクタ部４９とを備える。受信ユニット４における受信部４０は、対向する送信ユニット２から供給される信号を受信する。
バックプレーン部３は、コネクタ部３２とコネクタ部３４とを備える。バックプレーン部３は、対となるコネクタ部３２とコネクタ部３４との間で信号の伝送が可能なように、コネクタ部３２における端子とコネクタ部３４における端子との間が電気的に接続されている。このように、対となるコネクタ間の端子が互いに接続されたバックプレーン部３において、コネクタ部３２には送信ユニット２が、コネクタ部３４には受信ユニット４が、バックプレーン部３に対して容易に着脱（挿入／抜去）できるように設けられる。また、バックプレーン部３は、図示されない電源部から供給される電力を、送信ユニット２のそれぞれにコネクタ部３２を介してそれぞれ供給するように構成したり、受信ユニット４のそれぞれにコネクタ部３４を介してそれぞれ供給するように構成したりしてもよい。
このように構成された信号伝送システム１は、送信部２０が送信する信号を受信部４０に受信させる。以下の説明において、受信部４０に受信させる信号に起因して、クロック信号（ｉＣＬＫ（図１））と、そのクロック信号に同期して情報をシリアル伝送する信号（ｉＤａｔａ（図１））とを含む信号が生成されるものとする。
【００１７】
図１に戻り、受信部４０の詳細について説明する。
コネクタ部４９には、端子４９１と端子４９２が設けられており、信号ｉＣＬＫが端子４９１に、信号ｉＤａｔａが端子４９２に、送信部２０からそれぞれ供給される。端子４９１には、クロック部４１、判定部４２の入力端子Ｄ、遅延処理部４７における遅延部４４の第１入力端子（ＤＡ）が接続されており、送信部２０から供給された信号ｉＣＬＫが上記の各部に供給される。端子４９２には、遅延処理部４７における遅延部４４の第２入力端子（ＤＢ）が接続されており、送信部２０から供給された信号ｉＤａｔａが遅延部４４に供給される。
【００１８】
クロック部４１は、対向先の送信ユニット２（送信部２０（図２））から供給される信号ｉＣＬＫに同期するクロック信号Ｒｅｆ＿ＣＬＫを生成して出力し、判定部４２（クロック入力端子）と遅延処理部４７の遅延部４４（クロック入力端子）とにクロック信号Ｒｅｆ＿ＣＬＫを供給する。
【００１９】
判定部４２は、対向先の送信部２０から供給される信号ｉＣＬＫ（受信信号）の正常性を、クロック信号Ｒｅｆ＿ＣＬＫを用いて判定する。例えば、判定部４２を後述の図３に示すような構成にする。このような判定部４２は、信号ｉＣＬＫ（受信信号）の正常性を判定し、その判定結果に応じた信号ＥＮを、遅延処理部４７の識別処理制御部４６（制御入力端子）に供給する。なお、信号ｉＣＬＫは、受信ユニット４の外部から直接取り込まれた信号でなくてもよく、例えば、送信部２０から供給される信号に起因するものであればよい。
【００２０】
なお、上記のように構成することにより、判定部４２が、受信ユニット４の対向先の送信ユニット２（送信部）から供給される信号に起因する受信信号の正常性を判定し、その判定の結果により、対向先の送信ユニット２と、受信部４０（自回路）が搭載された受信ユニット４との間の接続状態が変化したことを検出する用途に適用できる。例えば、送信ユニット２と受信ユニット４との間の接続状態が不安定な状態であったり、接続された状態から遮断された状態に変化したりする場合に、信号ｉＣＬＫ（受信信号）に擾乱や信号の消失が生じる場合がある。判定部４２は、信号ｉＣＬＫ（受信信号）に擾乱や信号の消失が生じたことを検出して、対向先の送信ユニット２と、自回路が搭載された受信ユニット４との間の接続状態が変化したことを検出する。判定部４２は、その接続状態に応じて、遅延処理部４７の出力を制御する信号ＥＮを生成して、信号ＥＮを識別処理制御部４６に供給する。
【００２１】
なお、上記の信号ｉＣＬＫ（受信信号）の正常性を、信号ｉＣＬＫ（受信信号）が同じ論理状態を示す期間の長さに応じて判定してもよい。例えば、信号ｉＣＬＫのＤｕｔｙが略５０％であれば、信号ｉＣＬＫの周期の半分の期間が同じ論理状態を示す期間になる。このような信号のＤｕｔｙの特徴に基づいて、判定方法が最適なものになるように選択する。
【００２２】
遅延処理部４７は、信号ｉＣＬＫと信号ｉＤａｔａ（受信信号）とを所望の時間それぞれ遅延させて、信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとを生成する。遅延処理部４７には、判定部４２の判定の結果に応じて状態が変化する信号ＥＮが供給される。遅延処理部４７は、判定部４２の判定によって信号ｉＣＬＫ（受信信号）が正常であると判定された場合に、信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとを出力し、正常でないと判定された場合に、信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとの出力を停止する。例えば、遅延処理部４７は、その構成を後述の図４に示すような遅延部４４と識別制御部４６とを含む遅延回路として構成することにより、上記のように信号ｉＣＬＫ（受信信号）と信号ｉＤａｔａ（受信信号）とを遅延させることに加えて、信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとの出力状態を制御することができる。遅延処理部４７は、信号ｉＣＬＫ（受信信号）の正常性の判定結果に応じて定まる信号ＥＮの状態に応じて識別処理制御部４６を制御して、信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとの出力状態を制御する。
遅延処理部４７は、上記の制御に応じて、生成した信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとを出力し、信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとを識別処理部４５にそれぞれ供給する。
なお、信号ｉＣＬＫ（受信信号）が正常でないと判定される場合として、送信ユニット２と受信ユニット４との間の接続状態が不安定であったり、接続された状態から遮断された状態に変化したりする場合が挙げられる。このような場合、遅延処理部４７は、信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａの出力を停止する。
また、信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａの出力を停止した際に、それらの信号の論理状態を安定させるため、例えば、図示されていないプルアップ抵抗などを用いて、それらの信号の論理状態をハイレベルにしてもよい。このようにハイレベルに安定させることにより、信号Ｒｅｃ＿ＣＬＫの出力を停止した際に立下り変化を生じることなく、信号Ｒｅｃ＿ＣＬＫの後段への出力を遮断することができる。
【００２３】
なお、上記のとおり判定部４２は、信号ｉＣＬＫ（受信信号）の正常性を、信号ｉＣＬＫ（受信信号）が同じ論理状態を示す期間に応じて判定する。この場合、信号ｉＣＬＫのＤｕｔｙが略５０％であれば、信号ｉＣＬＫの周期の半分の期間が同じ論理状態を示す期間になる。遅延処理部４７は、信号ｉＣＬＫの周期の半分の期間に応じた所望の時間、信号ｉＣＬＫと信号ｉＤａｔａとを遅延させるように構成してもよい。
【００２４】
識別処理部４５は、遅延処理部４７から供給される信号に基づいて、送信部２０から送られたデータの識別処理をする。例えば、遅延処理部４７から供給される信号は、送信部２０から送られたデータ（受信データ）を示す信号Ｒｅｃ＿Ｄａｔａ（第１信号）と、受信データが有意となるタイミングを示す信号Ｒｅｃ＿ＣＬＫ（第２信号）とを含むものとする。例えば、識別処理部４５は、信号Ｒｅｃ＿ＣＬＫに従って、信号Ｒｅｃ＿Ｄａｔａをサンプリングして保持するラッチ又はフリップフロップ（ＦＦ）などを含めて構成する。上記のように構成した識別処理部４５は、信号Ｒｅｃ＿ＣＬＫ（第２信号）が示すタイミングで、信号Ｒｅｃ＿Ｄａｔａ（第１信号）の状態を識別し、信号Ｒｅｃ＿Ｄａｔａ（第１信号）によって示される情報（受信データ）の識別処理を実施する。
【００２５】
ここで、本実施形態について説明するために、図１９と図２０とを参照して本実施形態と異なる信号伝送システムが有する課題について説明する。図１９は、本実施形態と異なる信号伝送システムの構成を示す図である。図１９（ａ）に示される信号伝送システム１Ｅは、バックプレーン部３、送信ユニット２Ｅ、受信ユニット４Ｅを含めて構成されている。送信ユニット２Ｅは、送信部２０Ｅとコネクタ部２９とを備える。送信ユニット２Ｅにおける送信部２０Ｅは、対向する受信ユニット４Ｅに対して信号を出力する。
受信ユニット４Ｅは、受信部４０Ｅとコネクタ部４９とを備える。受信ユニット４Ｅにおける受信部４０Ｅは、対向する送信ユニット２Ｅから供給される信号を受信する。
バックプレーン部３は、送信ユニット２Ｅの送信部２０Ｅから出力された信号を中継して、受信ユニット４Ｅの受信部４０Ｅに供給する。
【００２６】
図１９（ｂ）は、信号伝送システム１Ｅの一部をより詳細に示したものである。
送信部２０Ｅは、出力部２１と信号ｓＣＬＫの信号源（非図示）とを備える。出力部２１は、信号ｓＣＬＫに同期して信号ｓＤａｔａを出力する。送信部２０Ｅは、接地電位の信号ｓＣｔｒｌを出力する。
【００２７】
バックプレーン部３は、信号ｓＣＬＫと信号ｓＤａｔａと信号ｓＣｔｒｌとを、受信部４０Ｅに中継する。バックプレーン部３に、送信ユニット２Ｅと受信ユニット４Ｅとが接続されている場合には、信号ｓＣＬＫと信号ｉＣＬＫとが等価であり、信号ｓＤａｔａと信号ｉＤａｔａとが等価であり、信号ｓＣｔｒｌと信号ｉＣｔｒｌとが等価である。このように構成されたバックプレーン部３は、送信ユニット２Ｅの実装状態をメカニカルな接点の状態から検出し、検出した実装状態を受信ユニット４Ｅに中継する信号ｓＣｔｒｌの状態に変換する。
【００２８】
受信部４０Ｅは、識別処理制御部４６Ｅを備えており、識別処理制御部４６Ｅが信号ｉＣＬＫと信号ｉＤａｔａを信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａにそれぞれ変換し、信号ｉＣｔｒｌの状態に応じて、変換した後の信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａの出力を制御する。信号ｉＣｔｒｌは、対向する送信ユニット２Ｅがバックプレーン部３に接続されている状態にある場合に、接地電位（ローレベル）になり、送信ユニット２Ｅがバックプレーン部３に接続されている状態にない場合に、ハイレベルになるように構成されている。このように、信号ｉＣｔｒｌは、送信ユニット２Ｅの挿入／抜去をメカニカルな仕組みにより検出し、送信ユニット２Ｅと受信ユニット４Ｅとの間の伝送を制御する用途に使用される。識別処理制御部４６Ｅは、この信号ｉＣｔｒｌの状態から、送信ユニット２Ｅが挿入された状態にあると検出された場合に、送信ユニット２Ｅと受信ユニット４Ｅとの間で伝送された信号を識別処理部４５Ｅに供給するように制御する。
【００２９】
次に、図２０を参照して、このように構成された信号伝送システム１Ｅにおける動作について説明する。同図は、図１９に示す受信部の動作を示すタイミングチャートである。
図２０（ａ）は、期待する動作を模式化して示したものである。図２０（ａ）に示されたタイミングチャートに示される最初の時点では、送信ユニット２Ｅがバックプレーン部３から抜けた状態にあり（ステップ１からステップ５）、その状態からステップ６以降、送信ユニット２Ｅがバックプレーン部３のコネクタ部３２（図１９）に挿入された状態に遷移する場合の動作が示されている。
【００３０】
まず、送信ユニット２Ｅを挿入する際に、信号ｉＣｔｒｌの状態が安定に遷移する場合について例示する。
【００３１】
図２０（ａ）には、時間の経過を示すステップ番号、信号ｉＣＬＫ、信号ｉＤａｔａ、信号ｉＣｔｒｌ、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａのそれぞれが上から順に示されている。
ステップ１からステップ５までは信号ｉＣｔｒｌがハイレベルにあり、この信号ｉＣｔｒｌの状態から、送信ユニット２Ｅが抜去された状態にあることが分かる。この場合、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａのそれぞれが不定状態に制御され、識別処理部４５Ｅに対する情報の供給が遮断されている。
ステップ６以降、信号ｉＣｔｒｌがローレベルになる。この信号ｉＣｔｒｌの状態から、送信ユニット２Ｅが挿入された状態になったことが検出されていることが分かる。この場合、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａのそれぞれが識別処理部４５Ｅに対して供給されている。
図２０（ａ）のタイミングチャートでは、信号ｉＣｔｒｌの状態が安定に遷移して理想的に切り替わり、その結果、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａに擾乱は生じていない。
【００３２】
次に、送信ユニット２Ｅを抜去する際に、信号ｉＣｔｒｌの状態が安定に遷移せず、他の信号に擾乱を生じさせた場合について例示する。
図２０（ｂ）には、図２０（ａ）と同様に、時間の経過を示すステップ番号、信号ｉＣＬＫ、信号ｉＤａｔａ、信号ｉＣｔｒｌ、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａのそれぞれが上から順に示されている。
ステップ１からステップ２までは信号ｉＣｔｒｌがローレベルにあり、この信号ｉＣｔｒｌの状態から、送信ユニット２Ｅが挿入された状態にあることが分かる。この場合、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａのそれぞれが識別処理部４５Ｅに対して供給されている。
ステップ３のタイミングで、送信ユニット２Ｅを抜去しようとしたことにより、ステップ３からステップ７までのタイミングで、信号ｉＣｔｒｌがローレベルとハイレベルに頻繁に切り替わり、信号ｉＣｔｒｌの状態が安定に遷移しなかった場合の動作が示されている。この信号ｉＣｔｒｌの状態から、送信ユニット２Ｅとの接続状態に変化があったことが検出されていることが分かる。この間に、信号ｉＣｔｒｌがローレベルにある場合は、各信号の状態が前述のステップ２までの状態と同じ状態になるが、信号ｉＣｔｒｌがハイレベルになった場合には、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａのそれぞれが不定状態に制御され、識別処理部４５Ｅに対して情報の供給が遮断されている。
ステップ７以降のタイミングで、送信ユニット２Ｅが完全に抜去されたことにより、信号ｉＣｔｒｌがハイレベルになり、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａのそれぞれが不定状態に制御され、識別処理部４５Ｅに対して情報の供給が遮断されている。
図２０（ｂ）のタイミングチャートでは、信号ｉＣｔｒｌの状態が安定に遷移せず、理想的に切り替わらなかったことにより、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａに擾乱が生じている。その結果、信号Ｒｅｃ＿ＣＬＫに生じた擾乱が、後段の識別処理部４５Ｅの動作に影響して、ステップ６の信号Ｒｅｃ＿ＣＬＫの立下りのタイミングで識別処理部４５Ｅが誤った情報を取り込むことになったことが示されている。
【００３３】
このような信号伝送システム１Ｅでは、メカニカルな接点の開閉状態を電気信号に変換して、信号伝送を制御する仕組みをとっているため、メカニカルな接点の接触状態の変化に起因する信号伝送制御信号（信号ｉＣｔｒｌ）の擾乱がどうしても発生し、受信処理を安定に機能させることが困難であることがわかる。
【００３４】
次に、図３と図４を参照して、本実施形態に係る判定部と遅延処理部のより具体的な構成の一例について説明する。
図３は、本実施形態に係る判定部４２の構成を示す構成図である。
判定部４２は、カウンタ４２０と判定処理部４２６とを備える。カウンタ４２０は、クロック部４１により生成されたクロック信号Ｒｅｆ＿ＣＬＫのクロック数を、信号ｉＣＬＫの状態に応じて係数方法を変えて計数する、いわゆるアップダウンカウンタとしての機能を有している。例えば、カウンタ４２０は、信号ｉＣＬＫがハイレベルを示している場合に、クロック信号Ｒｅｆ＿ＣＬＫに同期して、クロック数の計数値に１を加算し、信号ｉＣＬＫがローレベルを示している場合に、クロック信号Ｒｅｆ＿ＣＬＫに同期して、クロック数の計数値から１を減算する。このように、信号ｉＣＬＫの周期に応じてクロック信号Ｒｅｆ＿ＣＬＫのクロック数を計数し、その計数値をＱとする。クロック信号Ｒｅｆ＿ＣＬＫのクロック数の計数値Qは周期的に変化する。
【００３５】
ただし、何らかの原因により信号ｉＣＬＫに擾乱が生じた場合、擾乱が生じたタイミングがクロック信号Ｒｅｆ＿ＣＬＫを計数するタイミングに一致していると、その擾乱を誤検出することになり、計数値の変化が周期的でなくなる。このように、計数値の周期的な変化に着目して、信号ｉＣＬＫの論理状態が同じ論理状態を継続する時間の正当性の判定を、クロック信号Ｒｅｆ＿ＣＬＫの計数値の周期性の正当性の判定に変換することができ、判定部４２は、この周期性を基にして信号ｉＣＬＫの状態が連続する時間の正当性を判定できる。
判定処理部４２６は、上記の判定方法に従って、カウンタ４２０におけるクロック信号Ｒｅｆ＿ＣＬＫの計数値の変化を検出して、クロック信号Ｒｅｆ＿ＣＬＫの計数値が本来の周期的な変化から乱れが生じることなく繰り返されているか否かを判定する。
【００３６】
なお、本実施形態のカウンタ４２０は、クロック信号Ｒｅｆ＿ＣＬＫの立ち上がりに同期して状態を遷移させ、判定処理部４２６は、クロック信号Ｒｅｆ＿ＣＬＫの立下りに同期して状態を遷移させた場合を例示する。このように構成することにより、信号ＥＮが変化するタイミングをクロック信号Ｒｅｆ＿ＣＬＫの立ち上がりと異なるタイミングにすることができる。これにより、信号Ｒｅｃ＿ＣＬＫを遮断するタイミングをクロック信号Ｒｅｆ＿ＣＬＫの立ち上がりのタイミングからずらすことができる。上記は、信号Ｒｅｃ＿ＣＬＫを遮断するタイミングをクロック信号Ｒｅｆ＿ＣＬＫの立ち上がりのタイミングからずらすための一例を示すものであり、他の方法により実施することを制限するものではない。
【００３７】
図４は、本実施形態に係る遅延処理部４７の構成を示す構成図である。同図に示される遅延処理部４７は、多段に接続されたフリップフロップ（ＦＦ）４４１から４４５を備えている。なお、同図に示される遅延処理部４７は、１つの信号を遅延させるための構成であり、複数の信号を遅延させる場合には、同様の構成を信号の数に応じて設けるものとする。以下の説明では、信号ｉＣＬＫを遅延させる対象にする場合を例に挙げて説明するが、信号ｉＤａｔａを対象とする場合を、括弧を附して補足する。
【００３８】
ＦＦ４４１から４４５は、シフトレジスタを形成し、クロック部４１により生成されたクロック信号Ｒｅｆ＿ＣＬＫに同期して、入力される信号ｉＣＬＫ（信号ｉＤａｔａ）をＦＦ４４１が取り込むとともに、各段のＦＦにて保持した情報を順にシフトさせる。各段のＦＦから出力される出力信号を出力信号ｆｆ１からｆｆ５で示す。ＦＦ４４５は、出力信号ｆｆ５を信号ｏＣＬＫ（信号ｏＤａｔａ）として出力する。
このように、遅延処理部４７の遅延時間は、クロック信号Ｒｅｆ＿ＣＬＫの周期とＦＦ４４１から４４５によって形成されたシフトレジスタの段数との積によって定まる。以下の説明では、フリップフロップ（ＦＦ）４４１から４４５のように５段のシフトレジスタを含む遅延処理部４７を例示するが、本実施形態の段数と異なる段数による構成や他の態様による構成を制限するものではない。
【００３９】
次に、図５と図６を参照して、このように構成された本実施形態の信号伝送システム１における受信部４０の動作について説明する。図５と図６は、本実施形態に係る受信部４０の動作を説明するタイミングチャートである。
【００４０】
図５のタイミングチャートには、信号ｉＣＬＫに同期したクロック信号Ｒｅｆ＿ＣＬＫのクロック番号、クロック信号Ｒｅｆ＿ＣＬＫ、信号ｉＣＬＫ、カウンタ４２０の計数値Ｑ、信号ＥＮ、遅延部４４の内部状態を示す信号ｆｆ１からｆｆ５、信号ｏＣＬＫ、信号ｉＤａｔａ、信号ｏＤａｔａ、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａ、対向ユニットの状態のそれぞれが上から順に示されている。
【００４１】
クロック信号Ｒｅｆ＿ＣＬＫは、信号ｉＣＬＫに同期するように調整されている。ここでは、クロック信号Ｒｅｆ＿ＣＬＫの立下りのタイミングで、信号ｉＣＬＫが変化するように調整されている。また、クロック信号Ｒｅｆ＿ＣＬＫの周期は、信号ｉＣＬＫの周期の１０分の１に設定されている。
【００４２】
なお、この図５のタイミングチャートに示されるタイミングより前のタイミングでは、対向先の送信ユニット２は、バックプレーン部３のコネクタ部３２に挿入されておらず、クロック１のタイミングで挿入されるものとする。
【００４３】
受信部４０では、クロック信号Ｒｅｆ＿ＣＬＫに同期して、信号ｉＣＬＫと信号ｉＤａｔａとが遅延部４４によってサンプリングされ、サンプリング後の信号が遅延部４４によって所定の時間遅延される。判定部４２による判定結果に応じて、遅延部４４によって遅延された後の信号が、後段の識別処理部４５に供給される。
また、上記のサンプリングに同期して、判定部４２では、信号ｉＣＬＫの状態に応じてクロック信号Ｒｅｆ＿ＣＬＫのクロック数の計数方法を変えて計数する。その結果、カウンタ４２０の計数値Ｑが変化する。例えば、クロック１のタイミングでカウンタ４２０の計数値を０として、クロック信号Ｒｅｆ＿ＣＬＫに従って、同クロック毎に計数値が単調に増加又は単調に減少する。ここでは、クロック１からクロック６までの間で、その計数値が０から５まで単調に増加して、クロック６からクロック１１までの間で、その計数値が５から０まで単調に減少する。クロック１１以降も同様に単調増加と単調減少が同様に繰り返されている。
クロック１からクロック６までの間で、判定部４２は、最初の単調増加を検出し、この検出に応じて信号ＥＮを、ハイレベルからローレベルに切り換える。この信号ＥＮは、識別処理制御部４６の制御信号になる。
【００４４】
遅延部４４では、その入力信号である信号ｉＣＬＫが、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期を基準に１クロックずつシフトされる形で各ＦＦ４４１からＦＦ４４５に取り込まれる。各ＦＦ４４１からＦＦ４４５からの各出力信号を出力信号ｆｆ１からｆｆ５に示す。遅延部４４は、ＦＦ４４５の出力信号（ｆｆ５）を信号ｏＣＬＫとして出力する。
このように、信号ｉＣＬＫから、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の略４．５倍ほど遅れた信号ｏＣＬＫになるように、遅延部４４は、信号ｉＣＬＫを遅延させる。
同様に、信号ｉＤａｔａについても、信号ｉＤａｔａから、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の略４．５倍ほど遅れた信号ｏＤａｔａになるように、遅延部４４は、信号ｉＤａｔａを遅延させる。このように遅延部４４は、信号ｉＣＬＫと信号ｉＤａｔａとの位相関係を維持するように遅延させている。
【００４５】
前述の信号ＥＮがハイレベルになっているクロック７までの期間では、信号ｉＣＬＫは、信号Ｒｅｃ＿ＣＬＫには出力されず、信号ＥＮがローレベルになってから出力されるようになる。
同様に、信号ｉＤａｔａについても、信号ＥＮがハイレベルになっているクロック７までの期間では、信号Ｒｅｃ＿Ｄａｔａには出力されず、信号ＥＮがローレベルになってから出力されるようになる。
【００４６】
このように、信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａは、送信ユニット２が実装されたタイミングで、受信部４０内の信号処理部４５に即座に伝達することなく、送信ユニット２からの出力信号が十分に安定かつ正当な信号だと判断されるクロック７のタイミングではじめて、受信部４０内の信号処理部４５に供給されるようになる。
【００４７】
図６のタイミングチャートには、図５と同様に、信号ｉＣＬＫに同期したクロック信号Ｒｅｆ＿ＣＬＫのクロック番号、クロック信号Ｒｅｆ＿ＣＬＫ、信号ｉＣＬＫ、カウンタ４２０の計数値Ｑ、信号ＥＮ、遅延部４４の内部状態を示す信号ｆｆ１からｆｆ５、信号ｏＣＬＫ、信号ｉＤａｔａ、信号ｏＤａｔａ、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａ、対向ユニットの状態のそれぞれが上から順に示されている。
【００４８】
なお、この図６のタイミングチャートに示されるタイミングより前のタイミングでは、図５に示したように、受信ユニット４の対向先の送信ユニット２が、バックプレーン部３のコネクタ部３２に挿入されており、送信ユニット２からの信号が受信ユニット４に供給されているものとする。要するに、送信ユニット２から受信ユニット４への伝送が行える通常時の状態にあり、遅延部４４と判定部４２は、図５に示すタイミングチャートの後半に示す動作と同様の動作を行う状態で機能しているものとする。
【００４９】
ここで、クロック１からクロック８までは前述の動作状態にある。その後、送信ユニット２が、クロック９の時点でバックプレーン部３から抜去される時の状態変化について説明する。
【００５０】
クロック９のタイミングで、送信ユニット２の抜去に伴って、信号ｉＣＬＫと信号ｉＤａｔａに擾乱が生じる。例えば、信号ｉＣＬＫは、クロック９と１０の期間は、ローレベルに維持されることなく、クロック周期より短い周期で信号レベルが変化している。ここでは、このような変化を「擾乱」と呼ぶ。
【００５１】
信号ｉＣＬＫがその擾乱の影響を受け、判定部４２のカウンタ４２０は、クロック１０のタイミングで、信号ｉＣＬＫのハイレベルを誤検出する。その結果、判定部４２のカウンタ４２０の計数値が０まで単調に減少を続けることなく単調減少が中断されて、信号ｉＣＬＫの計数値が「２」から「３」に増加している。
判定処理部４２６は、このような単調減少（又は単調増加）の中断を検出して、信号ＥＮをハイレベルにする。
【００５２】
遅延部４４では、信号ｉＣＬＫに生じた擾乱を、通常時と同様に、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の４．５倍ほど遅延させる。その結果、クロック１４における信号ｏＣＬＫに、その擾乱の影響がみられる。
同様に、遅延部４４では、信号ｉＤａｔａに生じた擾乱（ハッチングを付けた部分）を、通常時と同様に、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の４．５倍ほど遅延させる。その結果、クロック１４における信号ｏＤａｔａに、その擾乱（ハッチングを付けた部分）の影響がみられる。
ただし、前述のとおり信号ＥＮがクロック１０においてハイレベルにされており、クロック１０以降の期間では、信号ｉＣＬＫの変化が信号Ｒｅｃ＿ＣＬＫには出力されない出力遮断状態に維持される。同様に、信号ｉＤａｔａについても、クロック１０以降の期間では、信号Ｒｅｃ＿Ｄａｔａには出力されない出力遮断状態に維持されている。
識別処理部４５は、信号ｉＣＬＫの擾乱の影響を受けない信号Ｒｅｃ＿ＣＬＫに応じて、信号ｉＤａｔａの擾乱の影響を受けない信号Ｒｅｃ＿Ｄａｔａの状態を識別することができる。
【００５３】
このように、本実施形態の受信部４０は、上記のタイミングチャートに示したように、送信ユニット２を抜去したことにより、信号ｉＣＬＫと信号ｉＤａｔａとに生じた擾乱の影響を受けることなく、受信処理を安定に機能させることが可能となる。
【００５４】
（第一実施形態の変形例）
【００５５】
前述の図３、図５及び図６に代え、図７から図９を参照して、第一実施形態の変形例について説明する。本変形例は、前述の第１実施形態に対し、判定部４２の構成と、その判定方法が異なる。判定部４２以外の説明は、前述の第１実施形態を参照する。
【００５６】
図７は、本変形例に係る判定部の構成を示す構成図である。同図に示される判定部４２は、多段に接続されたフリップフロップ（ＦＦ）４２１から４２５、判定処理部４２６を備えている。ＦＦ４２１から４２５はシフトレジスタを形成する。なお、以下の説明では、フリップフロップ（ＦＦ）４２１から４２５のように５段のシフトレジスタを含む判定部４２を例示するが、本実施形態の段数と異なる段数による構成や他の態様による構成を制限するものではない。
【００５７】
クロック部４１により生成されたクロック信号Ｒｅｆ＿ＣＬＫに同期して、各ＦＦ４２１から４２５は同期動作を行い、入力される信号ｉＣＬＫをＦＦ４２１が取り込む。各ＦＦの出力信号は、次段のＦＦに入力されるとともに、判定処理部４２６に入力される。判定処理部４２６は、各ＦＦ４２１から４２５までにそれぞれ入力される信号レベルを監視して、全てのＦＦ４２１から４２５までの信号レベルが一致するタイミングを判定して、判定結果を信号ＥＮによって出力する。
【００５８】
図８と図９は、本変形例に係る受信部４０の動作を説明するタイミングチャートである。図８のタイミングチャートには、信号ｉＣＬＫに同期したクロック信号Ｒｅｆ＿ＣＬＫのクロック番号、クロック信号Ｒｅｆ＿ＣＬＫ、信号ｉＣＬＫ、内部状態を示す信号ｆｆ１からｆｆ５、信号ＥＮ、信号ｏＣＬＫ、信号ｉＤａｔａ、信号ｏＤａｔａ、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａ、対向ユニットの状態のそれぞれが上から順に示されている。
【００５９】
クロック信号Ｒｅｆ＿ＣＬＫは、信号ｉＣＬＫに同期するように調整されている。ここでは、クロック信号Ｒｅｆ＿ＣＬＫの立下りのタイミングで、信号ｉＣＬＫが変化するように調整されている。また、クロック信号Ｒｅｆ＿ＣＬＫの周期は、信号ｉＣＬＫの周期の１０分の１に設定されている。
【００６０】
なお、この図８のタイミングチャートに示されるタイミングより前のタイミングでは、受信ユニット４の対向先の送信ユニット２は、バックプレーン部３のコネクタ３２に挿入されておらず、クロック１のタイミングで挿入されるものとする。
【００６１】
受信部４０では、クロック信号Ｒｅｆ＿ＣＬＫに同期して信号ｉＣＬＫと信号ｉＤａｔａとが遅延部４４によってサンプリングされ、サンプリング後の信号が遅延部４４によって所定の時間遅延される。判定部４２による判定結果に応じて、遅延部４４によって遅延された後の信号が、後段の識別処理部４５に供給される。
例えば、判定部４２において、クロック信号Ｒｅｆ＿ＣＬＫに同期して、入力される信号ｉＣＬＫをＦＦ４２１が取り込み、信号ｉＣＬＫを取り込んだ後、各ＦＦ４２１から４２５は、取り込んだ信号ｉＣＬＫの状態を同期して順にシフトさせる。各ＦＦの出力信号は、次段のＦＦに入力されるとともに、判定処理部４２６に入力される。判定処理部４２６は、全てのＦＦ４２１から４２５までの信号レベルが一致することを検出する。クロック１からクロック５までの間は、信号レベルの一致が検出されていない非検出状態にあり、クロック６において、はじめて信号レベルの一致が検出可能な状態にある。判定処理部４２６は、クロック６において、はじめて一致を検出したことを検出する。その検出により、判定処理部４２６は、クロック６の次のクロック（クロック７）において、有効な信号レベルの信号ｉＣＬＫが入力されたことを、信号ＥＮをローレベルにして示す。
このように、判定部４２は、搭載された受信ユニット４側で生成されたクロック信号Ｒｅｆ＿ＣＬＫを使用して、信号ｉＣＬＫ（受信信号）の正常性を判定し、信号ｉＣＬＫをクロック信号Ｒｅｆ＿ＣＬＫに同期させて、クロック信号Ｒｅｆ＿ＣＬＫの周期に応じた所望の時間、ＦＦ４２１から４２５までによって構成されたシフトレジスタで遅延させ、信号ｉＣＬＫが正常であると判定された場合に、遅延処理部４７から信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとを出力させる。
【００６２】
判定処理部４２６は、信号ＥＮをローレベルにした後、同様に各ＦＦ４２１から４２５までにそれぞれ入力される信号レベルの監視を続け、次に示す各条件を満たすか否かを検出する。
【００６３】
第１の条件は、予め定めた周期で全てのＦＦ４２１から４２５までの信号レベルが一致することである。この第１の条件による判定を適用するタイミングは、信号ｉＣＬＫの状態が変化するタイミングに対応するように定める。例えば、信号ｉＣＬＫの立ち上がりのタイミング（クロック１と１１）と立ち下りのタイミング（クロック６と１６）とに分けて、この第１の条件による判定を適用するタイミングを定めてもよい。
【００６４】
第２の条件は、上記の第１の条件による判定を適用するタイミング以外のタイミングで、ＦＦ４２１とＦＦ４２５との信号レベルが一致しないことである。なお、この第２の条件は、ＦＦ４２１からの出力のＤＵＴＹが５０％の場合に適用可能である。
【００６５】
本変形例では、ＦＦ４２１からの出力のＤＵＴＹが５０％である場合を例示して、第１の条件と第２の条件とを適用した判定条件のもとでの動作を、以下に説明する。
【００６６】
図９のタイミングチャートには、図８と同様に、信号ｉＣＬＫに同期したクロック信号Ｒｅｆ＿ＣＬＫのクロック番号、クロック信号Ｒｅｆ＿ＣＬＫ、信号ｉＣＬＫ、内部状態を示す信号ｆｆ１からｆｆ５、信号ＥＮ、信号ｏＣＬＫ、信号ｉＤａｔａ、信号ｏＤａｔａ、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａ、対向ユニットの状態のそれぞれが上から順に示されている。
【００６７】
なお、この図９のタイミングチャートに示されるタイミングより前のタイミングでは、図８に示したように、受信ユニット４の対向先の送信ユニット２が、バックプレーン部３のコネクタ部３２に挿入されており、送信ユニット２からの信号が受信ユニット４に供給されているものとする。要するに、送信ユニット２から受信ユニット４への伝送が行える通常時の状態にあり、遅延部４４と判定部４２は、図８に示すタイミングチャートの後半に示す動作と同様の動作を行う状態で機能しているものとする。
【００６８】
ここで、クロック１からクロック８までは、前述の動作状態にある。その後、クロック９の時点で、送信ユニット２が、バックプレーン部３から抜去される時の状態変化について説明する。
【００６９】
クロック９のタイミングで、送信ユニット２の抜去に伴って、信号ｉＣＬＫと信号ｉＤａｔａに擾乱が生じる。例えば、信号ｉＣＬＫは、クロック９と１０の期間は、ローレベルに維持されることなく、クロック周期より短い周期で信号レベルが変化している。
【００７０】
信号ｉＣＬＫがその擾乱の影響を受け、判定部４２のＦＦ４２１は、クロック１０のタイミングで、信号ｉＣＬＫのハイレベルを誤検出する。その結果、クロック１０において判定部４２のＦＦ４２１の出力が反転してハイレベルになる。
判定処理部４２６は、ＦＦ４２１とＦＦ４２５のそれぞれの出力の一致がクロック１０のタイミングで生じたことを検出して、クロック１１のタイミングで、信号ＥＮをハイレベルにする。
【００７１】
遅延部４４では、信号ｉＣＬＫに生じた擾乱を、通常時と同様に、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の４．５倍ほど遅延させる。その結果、クロック１４における信号ｏＣＬＫに、その擾乱の影響がみられる。
同様に、遅延部４４では、信号ｉＤａｔａに生じた擾乱（ハッチングを付けた部分）を、通常時と同様に、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の４．５倍ほど遅延させる。その結果、クロック１４と１５における信号ｏＤａｔａに、その擾乱（ハッチングを付けた部分）の影響がみられる。
ただし、前述のとおり信号ＥＮがクロック１１においてハイレベルにされており、クロック１１以降の期間では、信号ｉＣＬＫの状態の変化が信号Ｒｅｃ＿ＣＬＫには出力されない出力遮断状態に維持される。
同様に、信号ｉＤａｔａについても、クロック１１以降の期間では、信号Ｒｅｃ＿Ｄａｔａが出力されない出力遮断状態に維持されている。
識別処理部４５は、信号ｉＣＬＫの擾乱の影響を受けない信号Ｒｅｃ＿ＣＬＫに応じて、信号ｉＤａｔａの擾乱の影響を受けない信号Ｒｅｃ＿Ｄａｔａの状態を識別することができる。
【００７２】
このように、本実施形態の受信部４０は、上記のタイミングチャートに示したように、送信ユニット２を抜去した信号ｉＣＬＫと信号ｉＤａｔａとに生じた擾乱の影響を受けることなく、受信処理を安定に機能させることが可能となる。
【００７３】
（第２実施形態）
【００７４】
図１０から図１４を参照して、第２実施形態に係る信号伝送システムにおける受信部について説明する。
図１０は、第２実施形態に係る受信部の構成を示す構成図である。同図に示される符号４０Ａは、本実施形態における信号受信回路を含む受信部を示す。受信部４０Ａ（信号受信回路）は、クロック部４１Ａ、判定部４２Ａ、遅延処理部４７、識別処理部４５を備える。前述の構成と同じ構成には同じ符号を附す。
なお、本実施形態に係る信号伝送システムは、例えば、前述の図２に示された構成と同様に構成されている。図２の説明における受信部４０を、本実施形態では受信部４０Ａに読み替える。
本実施形態の受信部４０Ａは、前述の受信部４０の判定部４２が信号ｉＣＬＫに基づいた判定を行っていたのに対して、判定部４２Ａが信号ｉＤａｔａに基づいた判定を行う点が異なる。
【００７５】
クロック部４１Ａは、受信ユニット４の対向先の送信ユニット２（送信部２０（図２））から供給される信号ｉＤａｔａに同期するクロック信号Ｒｅｆ＿ＣＬＫを生成して出力し、判定部４２Ａ（クロック入力端子）、遅延処理部４７の遅延部４４（クロック入力端子）に対して、生成したクロック信号Ｒｅｆ＿ＣＬＫを供給する。なお、クロック部４１Ａが生成するクロック信号Ｒｅｆ＿ＣＬＫの変化点は、信号ｉＤａｔａの変化点と信号ｉＣＬＫの変化点の何れの変化点にも異なるように位相が調整されている。
【００７６】
判定部４２Ａは、信号ｉＤａｔａ（受信信号）の正常性を判定する。前述の判定部４２が信号ｉＣＬＫの正常性を判定していたのに対し、判定部４２Ａは、信号ｉＤａｔａ（受信信号）の正常性を判定する。
また、判定部４２Ａは、上記の信号ｉＤａｔａに代えて、信号ｉＣＬＫと信号ｉＤａｔａの双方の信号（受信信号）の正常性を判定するようにしてもよい。要するに、判定部４２Ａは、信号ｉＣＬＫと信号ｉＤａｔａとの少なくとも何れかの信号の正常性を判定する。
以下の説明では、判定部４２Ａは、信号ｉＤａｔａ（受信信号）の正常性を判定するものとして説明する。
【００７７】
図１１は、本実施形態に係る判定部４２Ａの構成を示す構成図である。同図に示される判定部４２Ａは、多段に接続されたフリップフロップ（ＦＦ）４２１Ａから４２５Ａ、判定処理部４２６Ａを備えている。
なお、以下の説明では、フリップフロップ（ＦＦ）４２１Ａから４２５Ａのように５段のシフトレジスタを含む判定部４２Ａを例示するが、本実施形態の段数と異なる段数による構成や他の態様による構成を制限するものではない。
【００７８】
クロック部４１Ａにより生成されたクロック信号Ｒｅｆ＿ＣＬＫに同期して、入力される信号ｉＤａｔａを取り込み、信号ｉＤａｔａを取り込んだ後、各ＦＦ４２１Ａから４２５Ａは、信号ｉＤａｔａをクロック信号Ｒｅｆ＿ＣＬＫに同期して順にシフトさせる。各ＦＦの出力信号は、次段のＦＦに入力されるとともに、判定処理部４２６Ａに入力される。
判定処理部４２６Ａは、一致判定部４２７と計数部４２８を備える。
一致判定部４２７は、各ＦＦ４２１Ａから４２５Ａまでの各ＦＦの出力信号の信号レベルを監視して、ＦＦ４２１Ａから４２５Ａまでの各ＦＦから出力される全ての出力信号の信号レベルが一致したことを検出した場合、同信号レベルが一致したタイミングを示す信号ＣＯＭＰを出力する。
計数部４２８は、信号ＣＯＭＰの状態を判定して、判定結果を信号ＥＮによって出力する。信号ＣＯＭＰの状態を判定する方法については後述する。
【００７９】
図１２から図１４は、本実施形態に係る受信部４０Ａの動作を説明するタイミングチャートである。図１２のタイミングチャートには、信号ｉＤａｔａに同期したクロック信号Ｒｅｆ＿ＣＬＫのクロック番号、クロック信号Ｒｅｆ＿ＣＬＫ、信号ｉＤａｔａ、内部状態を示す信号ｆｆ１からｆｆ５と信号ＣＯＭＰ、信号ＥＮ、信号ｏＤａｔａ、信号ｉＣＬＫ、信号ｏＣＬＫ、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａ、対向ユニットの状態のそれぞれが上から順に示されている。
【００８０】
クロック信号Ｒｅｆ＿ＣＬＫは、前述のとおり、信号ｉＤａｔａの変化点と信号ｉＤａｔａに同期する信号ｉＣＬＫの変化点の何れの変化点に対して、その変化点が一致しないような位相に調整されて、信号ｉＤａｔａに同期するように調整されている。ここでは、クロック信号Ｒｅｆ＿ＣＬＫの立下りのタイミングから、同信号の立ち上がりのタイミングの間に、信号ｉＤａｔａと信号ｉＣＬＫが変化するように調整されている。また、クロック信号Ｒｅｆ＿ＣＬＫの周期は、信号ｉＤａｔａの周期の５分の１に設定されている。
【００８１】
なお、この図１２のタイミングチャートに示されるタイミングより前のタイミングでは、受信ユニット４の対向先の送信ユニット２は、バックプレーン部３のコネクタ部３２に挿入されておらず、クロック１のタイミングで挿入されるものとする。
【００８２】
受信部４０Ａでは、クロック信号Ｒｅｆ＿ＣＬＫに同期して、信号ｉＣＬＫと信号ｉＤａｔａとがサンプリングされ、サンプリング後の信号が遅延部４４によって所定の時間遅延される。判定部４２による判定結果に応じて、遅延部４４によって遅延された後の信号が、後段の識別処理部４５に供給される。
判定部４２Ａにおいて、クロック信号Ｒｅｆ＿ＣＬＫに同期して、入力される信号ｉＤａｔａを取り込み、信号ｉＤａｔａを取り込んだ後、各ＦＦ４２１Ａから４２５Ａは、取り込んだ信号ｉＤａｔａの状態を同期して順にシフトさせる。各ＦＦの出力信号は、次段のＦＦに入力されるとともに、判定処理部４２６Ａに入力される。判定処理部４２６Ａの一致判定部４２７は、全てのＦＦ４２１Ａから４２５Ａまでの信号レベルが一致することを検出する。例えば、クロック１からクロック５までの間は、信号レベルの一致が検出されていない非検出状態にあり、クロック６において、はじめて信号レベルの一致が検出可能な状態にある。判定処理部４２６Ａの一致判定部４２７は、クロック６において、はじめて各信号レベルの一致を検出する。その検出により、一致判定部４２７は、後段の計数部４２８へ、信号レベルが一致したことを示す信号ＣＯＭＰをハイレベルとして出力する。判定処理部４２６Ａの計数部４２８は、信号ＣＯＭＰがハイレベルであることを検出し、クロック６の次のクロック（クロック７）において、有効な信号レベルの信号ｉＤａｔａが入力されたことを、信号ＥＮをローレベルにして示す。
このように、判定部４２Ａは、搭載された受信ユニット４側で生成されたクロック信号Ｒｅｆ＿ＣＬＫを使用して、信号ｉＤａｔａ（受信信号）の正常性を判定する。信号ｉＤａｔａをクロック信号Ｒｅｆ＿ＣＬＫに同期させて、クロック信号Ｒｅｆ＿ＣＬＫの周期に応じた所望の時間、ＦＦ４２１Ａから４２５Ａまでによって構成されたシフトレジスタで遅延させ、信号ｉＤａｔａが正常であると判定された場合に、判定部４２Ａの判定処理部４２６Ａは、信号ＥＮをローレベルにすることにより、遅延処理部４７から信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとを出力させる。
【００８３】
判定処理部４２６Ａの計数部４２８が信号ＥＮをローレベルにした後、一致判定部４２７が、同様に各ＦＦ４２１Ａから４２５Ａまでの各ＦＦからそれぞれ入力される信号レベルの監視を続けるとともに、計数部４２８が、次に示す各条件を満たすか否かを検出する。
【００８４】
第１の条件は、予め定めた周期で全てのＦＦ４２１Ａから４２５Ａまでの各ＦＦの出力信号ｆｆ１からｆｆ５の信号レベルが一致することである。この第１の条件による判定を適用するタイミングは、信号ｉＤａｔａの状態が変化するタイミングに対応するように定める。例えば、本来、信号ｉＤａｔａが変化するタイミング（クロック６、１１、１６、２１、２６、３１など）に、この第１の条件による判定を適用するタイミングを定める。上記のタイミングを信号ＣＯＭＰのハイレベルで示す。
【００８５】
さらに、第２の条件は、上記の第１の条件による判定を適用するタイミング（クロック６、１１、１６、２１、２６、３１など）以外のタイミングで、信号ＣＯＭＰの状態が安定していることである。信号ＣＯＭＰは、ＦＦ４２１ＡからＦＦ４２５Ａまでの各ＦＦからの出力信号ｆｆ１からｆｆ５の信号レベルが一致している場合にハイレベルを示す。例えば、クロック７から１０までやクロック１２から１５までのように、ＦＦ４２１からＦＦ４２５までの各ＦＦからの出力信号ｆｆ１からｆｆ５の信号レベルが一致していない場合には、信号ＣＯＭＰはローレベルが示される。一方、クロック１６から２１までのように、ＦＦ４２１ＡからＦＦ４２５Ａまでの各ＦＦからの出力信号ｆｆ１からｆｆ５の信号レベルが一致している場合には、信号ＣＯＭＰはハイレベルを示す。
このように、５クロックの周期で、５クロックの内特定の１クロックのタイミングで第１の条件の判定が行われ、５クロックの内他の４クロックのクロックが連続するタイミングで第２の条件の判定が行われる。
【００８６】
この図１２に示されるように、信号ｉＤａｔａが交互に変化しない場合、信号ＣＯＭＰは、ハイレベルの状態が連続するようになる（例えば、クロック１６から２０まで）。このような場合も、信号ｉＤａｔａが正当な状態にあると判定され、遅延処理部４７は信号Ｒｅｃ＿ＣＬＫと信号Ｒｅｃ＿Ｄａｔａとを出力する。
【００８７】
図１３のタイミングチャートには、図１２と同様に、信号ｉＤａｔａに同期したクロック信号Ｒｅｆ＿ＣＬＫのクロック番号、クロック信号Ｒｅｆ＿ＣＬＫ、信号ｉＤａｔａ、内部状態を示す信号ｆｆ１からｆｆ５と信号ＣＯＭＰ、信号ＥＮ、信号ｏＤａｔａ、信号ｉＣＬＫ、信号ｏＣＬＫ、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａ、対向ユニットの状態のそれぞれが上から順に示されている。
【００８８】
この図１３のタイミングチャートは、図１２のタイミングチャートのクロック２６以降の範囲に対応する。即ち、この図１３のタイミングチャートに示されるタイミングより前のタイミングでは、図１２に示したように、受信ユニット４の対向先の送信ユニット２が、バックプレーン部３のコネクタ部３２に挿入されており、送信ユニット２からの信号が受信ユニット４に供給されているものとする。要するに、送信ユニット２から受信ユニット４への伝送が通常に行える状態にあり、遅延部４４と判定部４２Ａは、図１２に示すタイミングチャートの後半に示す動作と同様の動作を行う状態で機能しているものとする。
【００８９】
ここで、クロック２６からクロック３３までは、前述の図１２と同様の動作状態にある。その後、クロック３４の時点で、送信ユニット２が、バックプレーン部３から抜去される時の動作状態の変化について説明する。
【００９０】
クロック３４のタイミングで、送信ユニット２の抜去に伴って、信号ｉＣＬＫと信号ｉＤａｔａに擾乱（ハッチングを付けた部分）が生じる。例えば、信号ｉＤａｔａは、クロック３４とクロック３５の期間は、ローレベルに維持されることなく、クロック周期より短い周期で信号レベルが変化している。
【００９１】
クロック３５のタイミングで、判定部４２Ａに擾乱が誤取込されることで、各ＦＦからの出力信号に乱れが生じる。その結果、クロック３６のタイミングでは、ＦＦ４２１ＡからＦＦ４２５Ａまでの各ＦＦの出力信号ｆｆ１からｆｆ５の信号レベルが一致することが期待値（第１の条件）であり、その第１の条件の期待値になることにより信号ＣＯＭＰをハイレベルにするところであるが、上記誤取込により第１の条件の期待値とはならず、信号ＣＯＭＰはローレベルとなる。これにより、次のタイミング（クロック３７）で、信号ＥＮをハイレベルにする。
【００９２】
遅延部４４では、信号ｉＣＬＫに生じた擾乱を、通常時と同様に、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の４．５倍ほど遅延させる。その結果、クロック３９における信号ｏＣＬＫに、その擾乱の影響がみられる。
同様に、遅延部４４では、信号ｉＤａｔａに生じた擾乱（ハッチングを付けた部分）を、通常時と同様に、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の４．５倍ほど遅延させる。その結果、クロック３９における信号ｏＤａｔａに、その擾乱（ハッチングを付けた部分）の影響がみられる。
ただし、前述のとおり信号ＥＮは、クロック３７においてハイレベルにされており、クロック３７以降の期間では、信号ｉＣＬＫの状態の変化は、信号Ｒｅｃ＿ＣＬＫには出力されない出力遮断状態に維持される。
同様に、信号ｉＤａｔａについても、クロック３７以降の期間では、信号Ｒｅｃ＿Ｄａｔａには出力されない出力遮断状態に維持されている。
識別処理部４５は、信号ｉＣＬＫの擾乱の影響を受けない信号Ｒｅｃ＿ＣＬＫに応じて、信号ｉＤａｔａの擾乱の影響を受けない信号Ｒｅｃ＿Ｄａｔａの状態を識別することができる。
【００９３】
図１４のタイミングチャートには、図１２と同様に、信号ｉＤａｔａに同期したクロック信号Ｒｅｆ＿ＣＬＫのクロック番号、クロック信号Ｒｅｆ＿ＣＬＫ、信号ｉＤａｔａ、内部状態を示す信号ｆｆ１からｆｆ５と信号ＣＯＭＰ、信号ＥＮ、信号ｏＤａｔａ、信号ｉＣＬＫ、信号ｏＣＬＫ、信号Ｒｅｃ＿ＣＬＫ、信号Ｒｅｃ＿Ｄａｔａ、対向ユニットの状態のそれぞれが上から順に示されている。
【００９４】
この図１４のタイミングチャートは、図１２のタイミングチャートのクロック１０から３０の範囲に対応する。要するに、この図１４のタイミングチャートに示されるタイミングより前のタイミングでは、図１２に示したように、受信ユニット４の対向先の送信ユニット２が、バックプレーン部３のコネクタ部３２に挿入され、送信ユニット２からの信号が受信ユニット４に供給されており、受信ユニット４において、受信ユニット４の対向先の送信ユニット２が正常に実装されている状態が検出されているものとする。
【００９５】
ここで、クロック１７までは、前述の図１２と同様の動作状態にある。その後、クロック１８の時点で、送信ユニット２が、バックプレーン部３から抜去される時の動作状態の変化について説明する。
【００９６】
クロック１８から２０にかけてのタイミングで、送信ユニット２の抜去に伴って、信号ｉＣＬＫと信号ｉＤａｔａに擾乱（ハッチングを付けた部分）が生じる。例えば、信号ｉＤａｔａは、クロック１９と２０の期間は、ハイレベルに維持されることなく、クロック周期より短い周期で信号レベルが変化している。
【００９７】
クロック２０のタイミングで、判定部４２Ａに擾乱が誤取込されることで、各ＦＦからの出力信号に乱れが生じる。その結果、クロック２０のタイミングでは、ＦＦ４２１ＡからＦＦ４２５Ａまでの各ＦＦの出力信号ｆｆ１からｆｆ５の信号レベルが一致せず、信号ＣＯＭＰはローレベルとなる。これは、クロック１７からクロック２０の時間にて、第２の条件に違反したことを意味している。計数部４２８は、この結果を判定し、次のタイミング（クロック２１）で、信号ＥＮをハイレベルにする。
【００９８】
遅延部４４では、信号ｉＣＬＫに生じた擾乱を、通常時と同様に、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の４．５倍ほど遅延させる。その結果、クロック２３とクロック２４における信号ｏＣＬＫに、その擾乱の影響がみられる。
同様に、遅延部４４では、信号ｉＤａｔａに生じた擾乱を、通常時と同様に、クロック信号Ｒｅｆ＿ＣＬＫのクロック周期の４．５倍ほど遅延させる。その結果、クロック２５における信号ｏＤａｔａに、その擾乱の影響がみられる。
ただし、前述のとおり信号ＥＮは、クロック２１においてハイレベルにされており、クロック２１以降の期間では、信号ｉＣＬＫの状態の変化が、信号Ｒｅｃ＿ＣＬＫには出力されない出力遮断状態に維持される。
同様に、信号ｉＤａｔａについても、クロック２１以降の期間では、信号Ｒｅｃ＿Ｄａｔａが出力されない出力遮断状態に維持されている。
識別処理部４５は、信号ｉＣＬＫの擾乱の影響を受けない信号Ｒｅｃ＿ＣＬＫに応じて、信号ｉＤａｔａの擾乱の影響を受けない信号Ｒｅｃ＿Ｄａｔａの状態を識別することができる。
【００９９】
このように、本実施形態の受信部４０Ａは、上記のタイミングチャートに示したように、送信ユニット２を抜去した信号ｉＣＬＫと信号ｉＤａｔａとに生じた擾乱の影響を受けることなく、受信処理を安定に機能させることが可能となる。
【０１００】
（第３実施形態）
【０１０１】
図１５から図１７を参照して、第３実施形態に係る信号伝送システムにおける受信部について説明する。
図１５は、第３実施形態に係る受信部の構成を示す構成図である。同図に示される符号４０Ｂは、本実施形態における信号受信回路を含む受信部を示す。受信部４０Ｂ（信号受信回路）は、クロック部４１（４１Ａ）、判定部４２Ｂ、遅延処理部４７Ｂ、識別処理部４５、制御部５１を備える。
なお、本実施形態に係る信号伝送システムは、例えば、前述の図２に示された構成と同様に構成されている。図２の説明における受信部４０を、本実施形態では受信部４０Ｂに読み替える。
【０１０２】
制御部５１は、クロック部４１（４１Ａ）、判定部４２Ｂ、遅延処理部４７Ｂの各部を制御する。
【０１０３】
本実施形態における受信ユニット４の受信部４０Ｂでは、第１実施形態の受信部４０や第２実勢形態の受信部４０Ａに対して、制御部５１が追加されている点、判定部４２（４２Ａ）が判定部４２Ｂである点、受信処理部４７が受信処理部４７Ｂである点などが異なる。
【０１０４】
図１６は、判定部４２Ｂの構成を示す構成図である。同図に示される判定部４２Ｂは、多段に接続されたフリップフロップ（ＦＦ）４２１Ｂから４２５Ｂ、判定処理部４２６Ｂを備えている。
ＦＦ４２１Ｂから４２５Ｂは、それぞれ前述のＦＦ４２１から４２５（図７）に対応する。
判定部４２Ｂは、制御部５１から供給される信号ｃｏｕｎｔｅｒ＿ｃｎｔに応じて、判定処理の条件を切り替えることができる。この切り替えにより、多段に接続されたＦＦ４２１Ｂから４２５Ｂの出力信号（ｆｆ１からｆｆ５）を判定する条件と判定周期とを切り替える。これにより、判定部４２Ｂは、制御部５１から供給される信号Ｃｏｕｎｔｅｒ＿ｃｎｔに基づいて判定の条件を調整することができる。
制御部５１は、上記のシフトレジスタを形成するＦＦの段数を、クロック信号Ｒｅｆ＿ＣＬＫと信号ｉＣＬＫの周波数（周期）の比の値に応じて設定する。
【０１０５】
図１７は、遅延処理部４７Ｂの構成を示す構成図である。同図に示される遅延処理部４７Ｂは、遅延部４４Ｂと識別処理制御部４６とを備えている。
遅延部４４Ｂは、多段に接続されたフリップフロップ（ＦＦ）４４１Ｂから４４５Ｂ、セレクタ部４４６Ｂを備えている。ＦＦ４４１Ｂから４４５Ｂは、それぞれ前述のＦＦ４４１から４４５（図４）に対応する。
遅延部４４Ｂは、クロック部４１（４１Ａ）により生成されたクロック信号Ｒｅｆ＿ＣＬＫにて、各ＦＦ４４１Ｂから４４５Ｂは同期動作を行い、入力される信号ｉＣＬＫ（信号ｉＤａｔａ）を取り込む。各ＦＦの出力信号（出力信号ｆｆ１からｆｆ５）は、次段のＦＦに入力されるとともに、セレクタ部４４６Ｂに入力される。セレクタ部４４６Ｂは、制御部５１から供給される信号Ｄｅｌａｙ＿ｃｎｔに応じて、各ＦＦ４４１Ｂから４４５Ｂから入力される信号（出力信号ｆｆ１からｆｆ５）の何れかを選択して、選択した信号を信号ｏＣＬＫ（信号ｏＤａｔａ）として出力する。
なお、制御部５１は、上記のシフトレジスタを形成するＦＦの段数を、クロック信号Ｒｅｆ＿ＣＬＫと信号ｉＣＬＫの周波数（周期）の比の値に応じて設定する。
このように構成することにより、遅延処理部４７Ｂの遅延時間は、この供給される信号Ｄｅｌａｙ＿ｃｎｔに応じて、クロック信号Ｒｅｆ＿ＣＬＫの周期とＦＦ４４１Ｂから４４５Ｂによって形成されたシフトレジスタの段数との積によって定まる所望の時間に調整することができる。
なお、以下の説明では、ＦＦ４４１Ｂから４４５Ｂのように５段のシフトレジスタを含む遅延処理部４７Ｂを例示するが、本実施形態の段数と異なる段数による構成や他の態様による構成を制限するものではない。
なお、本実施形態に係る信号伝送システムは、例えば、前述の図２に示された構成と同様に構成されている。図２の説明における受信部４０を、本実施形態では受信部４０Ｂに読み替える。
【０１０６】
このような制御部５１は、受信ユニット４の外部に配備された制御端末等からの制御指令ＣＭＤを受け、制御部５１を介して、クロック部４１（４１Ａ）、判定部４２Ｂ、遅延処理部４７Ｂに保持されている設定情報を書き換えることにより、クロック部４１（４１Ａ）、判定部４２Ｂ、遅延処理部４７Ｂの各部を制御することができる。例えば、制御部５１は、その設定情報を書き換えることにより、ｉＣＬＫ／ｉＤａｔａに対する、Ｒｅｆ＿ＣＬＫの周波数や位相、最適な遅延部４４Ｂの段数（遅延時間)や、判定部４２Ｂにおける判定条件などを調整可能とする。
【０１０７】
第１実施形態の受信部４０や第２実勢形態の受信部４０Ａに示した各受信部では、信号ｉＣＬＫの周波数や位相が予め判明している場合には、判明している周波数や位相に応じて、判明している周波数や位相に適したハードウェアを構成する必要がある。これに対し、受信部４０Ｂでは、信号伝送システム１の運用中に、信号ｉＣＬＫの周波数や位相を変更することが必要になっても、その信号伝送システム１のシステムに応じたフレキシブルな設定変更が可能となり、拡張性のある回路とすることができる。
【０１０８】
上記のように構成したことにより、遅延処理部４７Ｂは、予め定めた複数の遅延時間のうちから所望の時間を選択し、選択した遅延時間に応じて信号ｉＣＬＫ（ｉＤａｔａ、受信信号）を遅延させることができる。例えば、遅延処理部４７Ｂにおいて、信号Ｄｅｌｅｙ＿ｃｎｔの状態に応じて、セレクタ部４４６ＢがＦＦ４４１ＢからＦＦ４４５Ｂの何れの出力信号を出力するかを選択してもよい。このように、選択された所望の時間に応じて信号ｉＣＬＫ（ｉＤａｔａ）を遅延させることができることから、制御部５１の制御に応じて、所望の時間を調整することができる。
【０１０９】
このように、本実施形態の受信部４０Ｂは、信号Ｄｅｌｅｙ＿ｃｎｔの状態に応じて遅延処理部４７Ｂの遅延時間を、また、信号Ｃｏｕｎｔｅｒ＿ｃｎｔの状態に応じて判定部４２Ｂでの判定条件をそれぞれ調整できるようにしたことにより、送信ユニット２を抜去した信号ｉＣＬＫと信号ｉＤａｔａとに生じた擾乱の影響を受けることなく、システムに応じ、受信ユニット側の動作をフレキシブルに対応させることが可能となり、より安定に信号を受信することができる。
【０１１０】
なお、第１実施形態の受信部４０や第２実勢形態の受信部４０Ａに示した各受信部を、信号ｉＣＬＫの周波数や位相に応じて、その周波数や位相に適したハードウェアで構成することができる。各受信部をハードウェアで構成した場合、信号伝送システム１の運用中に信号ｉＣＬＫの周波数や位相を変更することが困難である。これに対し、受信部４０Ｂでは、信号伝送システム１の運用中に、信号ｉＣＬＫの周波数や位相を変更することが必要になっても、その信号伝送システム１のシステムに応じたフレキシブルな設定変更を実施することが可能となる。このように、受信部４０Ｂは、システムの要求仕様に対して柔軟に対応できるものである。これにより、個別の要求仕様に合わせてハードウェアを構成し直すことを必要なくすることができる。
【０１１１】
（第４実施形態）
【０１１２】
図１８を参照して、第４実施形態に係る信号伝送システムにおける受信部について説明する。
図１８は、第４実施形態に係る受信部の構成を示す構成図である。同図に示される符号４０Ｃは、本実施形態における信号受信回路を含む受信部を示す。受信部４０Ｃ（信号受信回路）は、クロック部４１（４１Ａ）、判定部４２Ｂ、遅延処理部４７Ｂ、識別処理部４５、制御部５２を備える。
なお、本実施形態に係る信号伝送システムは、例えば、前述の図２に示された構成と同様に構成されている。図２の説明における受信部４０を、本実施形態では受信部４０Ｃに読み替える。
【０１１３】
制御部５２は、クロック部４１（４１Ａ）、判定部４２Ｂ、遅延処理部４７Ｂの各部を制御する。
【０１１４】
本実施形態における受信ユニット４の受信部４０Ｃでは、第１実施形態の受信部４０や第２実勢形態の受信部４０Ａに対して、制御部５２が追加されており、また、第３実施形態の受信部４０Ｂが制御部５１を備えているのに対して、制御部５２を備えている点が異なる。
【０１１５】
制御部５２は、制御部５１のように受信ユニット４の外部に配備された制御端末等からの制御指令ＣＭＤを受けずに、クロック部４１（４１Ａ）、判定部４２Ｂ、遅延処理部４７Ｂの各部を制御する情報を生成している。制御部５２は、生成した情報に基づいて、クロック部４１（４１Ａ）、判定部４２Ｂ、遅延処理部４７Ｂを制御する設定情報を書き換える。例えば、制御部５２は、その設定情報を書き換えることにより、ｉＣＬＫ／ｉＤａｔａに対する、Ｒｅｆ＿ＣＬＫの周波数や位相、最適な遅延部４４Ｂの段数（遅延時間)や、判定部４２Ｂにおける判定条件などを調整可能とする。
【０１１６】
例えば、制御部５２は、入力される信号ｉＣＬＫの周波数をカウントする。制御部５２は、信号ｉＣＬＫの周波数に応じて、以下の信号を生成する。生成される信号は、クロック信号Ｒｅｆ＿ＣＬＫと信号ｉＣＬＫ（信号ｉＤａｔａ）との位相やクロック信号Ｒｅｆ＿ＣＬＫの周波数の設定をクロック部４１に指示する信号ＣＬＫ＿ｃｎｔ、遅延処理部４７Ｂの遅延部４４Ｂの段数（遅延時間)を指示する信号Ｄｅｌａｙ＿ｃｎｔ、判定部４２Ｂにおける判定の条件を指示する信号ｃｏｕｎｔｅｒ＿ｃｎｔなどである。
制御部５２は、生成した信号ＣＬＫ＿ｃｎｔをクロック部４１（４１Ａ）に、信号Ｄｅｌａｙ＿ｃｎｔを遅延処理部４７Ｂに、信号ｃｏｕｎｔｅｒ＿ｃｎｔを判定部４２Ｂにそれぞれ供給する。
【０１１７】
また、例えば、信号ｉＣＬＫ（信号ｉＤａｔａ）の周波数（周期）が変更になった場合であっても、外部の端末装置からの指令ＣＭＤに依ることなく、また、制御部５１（図１５）のように外部からの制御を必要とせずに、受信部４０Ｃを構成できる。このような受信部４０Ｃは、例えば、制御部５２をハードウェアで構成することができ、制御部５２における自律制御により、信号伝送システム１に最適な制御を行うことが可能となり、制御部５１を備えて構成する場合よりも、更に拡張性や柔軟性のある回路とすることができる。
【０１１８】
このように、本実施形態の受信部４０Ｃは、信号Ｄｅｌｅｙ＿ｃｎｔの状態に応じて遅延処理部４７Ｂの遅延時間を、また、信号Ｃｏｕｎｔｅｒ＿ｃｎｔの状態に応じて判定部４２Ｂでの判定条件をそれぞれ調整できるようにした。これにより、受信部４０Ｃは、必要とされる遅延時間になるように、遅延処理部４７Ｂの遅延時間を容易に調整できる。また、受信部４０Ｃは、送信ユニット２を抜去した信号ｉＣＬＫと信号ｉＤａｔａとに生じた擾乱の影響を受けることなく、システムに応じ、受信ユニット４側の動作をフレキシブルに対応させることが可能となり、より安定に信号を受信することができる。さらに、受信部４０Ｃでは、前述の受信部４０Ｂに加え、遅延処理部４７Ｂの遅延時間と判定部４２Ｂでの判定条件の制御を、外部からのＣＭＤを無くしても可能とした。このように構成したことにより、受信部４０Ｃでは、ハードウェアによる自律制御が可能になり、この点が、受信部４０Ｂに対して優位な点になる。
【０１１９】
（第１実施形態の基本構成について）
ここで、図２１を参照して、上記の第１実施形態に係る受信部４０の基本構成について改めて整理する。同図は、第１実施形態に係る受信部４０の基本構成を示す構成図である。同図に示される受信部４０は、対向先の送信部から供給される信号に起因する信号ｉＣＬＫ（受信信号）の正常性を判定する判定部４２と、信号ｉＣＬＫ（受信信号）を所望の時間遅延させ、判定部４２による判定によって信号ｉＣＬＫ（受信信号）が正常であると判定された場合に、信号ｉＣＬＫ(受信信号)を所望の時間遅延させた信号Ｒｅｃ＿ＣＬＫを出力する遅延処理部４７とを備える。
このような受信部４０では、信号ｉＣＬＫ (受信信号)を所望の時間遅延させた信号Ｒｅｃ＿ＣＬＫに、信号ｉＣＬＫ (受信信号)に生じた擾乱の影響がある範囲を出力させないように、判定部４２の判定結果に応じて信号Ｒｅｃ＿ＣＬＫの出力状態が制御される。
これにより、受信部４０は、受信した信号ｉＣＬＫ (受信信号)に生じた擾乱や信号の消失に影響されることなく、信号ｉＣＬＫ (受信信号)の受信処理を安定に機能させることができる。
【０１２０】
（第５実施形態）
ここで、図２２を参照して、第５実施形態に係る通信システムについて説明する。同図は、第５実施形態に係る通信システムの構成を示す構成図である。
同図に示される通信システム１Ｄは，送信装置１Ｔと受信装置１Ｒとを構成に含む。送信装置１Ｔは、無線信号を生成して送信し、その無線信号を利用して受信装置１Ｒと通信する。
このような無線信号を利用する通信システムでは、一般に、無線信号の周波数帯域、周波数幅、送信電界強度などが制限されており、不要な電波をふく射しないように構成することが必要とされている。例えば、周波数帯域については、適用するシステムに応じて定められており、マイクロ波帯やミリ波帯などの各周波数帯の中から割り当てられた周波数帯域を利用することが必要とされている。要するに、割り当てられた周波数帯域を外れた周波数の無線信号を送出することに起因して他のシステムに混信を与えることがないように、送信信号の送信状態を所望の状態に維持しなければならない。
【０１２１】
そこで、通信システム１Ｄの送信装置１Ｔに、上記の第１実施形態に係る信号伝送システム１を適用した場合の構成について説明する。送信装置１Ｔは、バックプレーン部３、送信ユニット２、無線通信ユニット４Ｄを備える。
無線通信ユニット４Ｄは、前述の受信ユニット４に対応し、受信部４０Ｄと無線通信部６１と空中線６２とを備える。無線通信部６１は、受信部４０Ｄによる制御指令に応じて、受信装置１Ｒと通信するための送信信号を生成して、空中線６２からその送信信号を無線信号として送出させる。
前述のとおり、無線通信ユニット４Ｄ（受信ユニット４）は、送信ユニット２の送信部２０からの信号に応じて、自ユニット内の状態が制御されている。要するに、送信ユニット２の送信部２０からの信号を受信部４０Ｄが正しく識別することによって、無線通信部６１が送信する送信信号を送信する状態が所望の状態になるように制御することが可能になる。
【０１２２】
ここで、送信装置１Ｔに電力が供給され、送信装置１Ｔ内の各構成が稼働している状態で送信ユニット２をバックプレーン部３に装着したり、バックプレーン部３から抜去したりする場合について検討する。このように、送信ユニット２をバックプレーン部３に装着したり、バックプレーン部３から抜去したりする場合においても、送信信号の送信状態を所望の状態に維持するために、当該送信ユニット２に対応する無線通信ユニット４Ｄの制御を正確に行う必要がある。
本実施形態では、受信部４０Ｄは、送信ユニット２から送られた制御信号を受信して、受信した制御信号に応じた状態に無線通信ユニット４Ｄ内の状態を制御する。これにより、無線通信ユニット４Ｄから送出される無線信号の出力状態が所望の状態に設定されるように構成されている。上記の構成によれば、仮に、無線通信ユニット４Ｄ内の状態を制御する制御信号が送られていなければ、送信ユニット２がバックプレーン部３から抜去されたとしても、無線通信ユニット４Ｄ内の受信部４０Ｄが、送信ユニット２からの信号を誤判定することがない。
一方、送信ユニット２がバックプレーン部３から抜去される際に、無線通信ユニット４Ｄ内の状態を制御する制御信号が無線通信ユニット４Ｄに対して送られている状態にあるとしても、無線通信ユニット４Ｄ内の受信部４０Ｄが、送信ユニット２からの信号を誤判定することがない。仮に、受信部４０Ｄが受信する制御信号に擾乱が生じて、「偽の制御信号」と識別し得るような状態になったとしても、「偽の制御信号」が制御信号として識別されることがなく、誤って無線通信ユニット４Ｄが制御されることもない、要するに、受信部４０Ｄは、正しく識別した制御信号に基づいて無線通信ユニット４Ｄを制御できるとともに、送信ユニット２が活栓挿抜された場合においても、その制御状態が不安定になることがない。
【０１２３】
上記の説明では、信号検出の詳細な方法についての説明を省略したが、前述の何れかの方法を適用することにより、通信システム１Ｄを構成することができる。これにより、送信ユニット２からバックプレーン部３無線通信ユニット４Ｄを誤って制御することに起因して不要な電波を送出することを抑制することができ、他のシステムに対する混信が生じないようにできる。
【０１２４】
なお、上記の説明では、通信システム１Ｄは、送信装置１Ｔから受信装置１Rに向かうう片方向の構成を例示したが、送信装置１Ｔと受信装置１Rとの間で双方向に通信するように構成してもよい。
また、無線通信を行うシステムを例示して説明したが、本実施形態の構成を変形して、送信装置と受信装置との間の通信回線の媒体を介して、送信信号を物理的に多重して伝送する通信システムに適用してもよい。
例えば、光通信システムであれば、光信号を用いた時分割多重や波長多重を行うシステムが挙げられる。この光通信システムにおいて、送信タイミング、送信信号出力レベル、送信波長などの設定を送信部２０からの制御信号を利用して制御する場合、誤った情報が設定された場合、通信の品質が著しく低下する恐れがある。ただし、誤った情報が設定されることを未然に防ぐことにより、上記の問題が生じないようにすることができる。
【０１２５】
以上に示したように、各実施形態に係る受信部４０，４０Ａ，４０Ｂ，４０Ｃ，４０Ｄのそれぞれによれば、受信した信号に生じた擾乱や信号の消失に影響されることなく、受信処理を安定に機能させることができる。
【０１２６】
なお、上述した信号伝送システム１及び受信部４０（４０Ａ，４０Ｂ，４０Ｃ，４０D、以下、代表して「受信部４０」と記す。）を以下のように構成していてもよい。
例えば、信号伝送システム１における送信ユニット２と受信ユニット４は、バックプレーン部３を介して接続されるものとして説明したが、送信ユニット２と受信ユニット４とがバックプレーン部３を介さずに接続されるように構成してもよい。
また、送信ユニット２と受信ユニット４は、バックプレーン部３に対してコネクタ部を介してそれぞれ接続されるものとして説明したが、送信ユニット２とバックプレーン部３との間、受信ユニット４とバックプレーン部３との間、送信ユニット２と受信ユニット４との間の少なくとも何れかをケーブルを介して接続するようにしてもよい。
【０１２７】
さらに、送信ユニット２と受信ユニット４は、共通のバックプレーン部３を介して接続されるものとして説明したが、それぞれ異なるバックプレーン部に接続されており、かつ、異なるバックプレーン部は互いに接続されるものであるならば、それぞれ接続されたバックプレーン部の両方を介して接続されるものとしてもよい。この場合、送信ユニット２と受信ユニット４をそれぞれ実装する装置を異なる装置にすることができる。
【０１２８】
さらに、送信ユニット２と受信ユニット４が対を成すものとして説明したが、１つの送信ユニット２からの信号を複数の受信ユニット４が受信するように構成して、それぞれの受信ユニット４に受信部４０をそれぞれ設けるようにしてもよい。
また、送信ユニット２から受信ユニット４に対して片方向の伝送を行うものとして説明したが、双方向に伝送を行うように構成してもよい。
【０１２９】
さらに、送信ユニット２と受信ユニット４は、バックプレーン部３を介して電源が供給されるものとして説明したが、送信ユニット２と受信ユニット４の少なくとも何れかのユニットは、電源を備えるように構成してもよく、備える電源によって各ユニット内の各機能部が機能するように構成してもよい。
【０１３０】
さらに、受信部４０におけるクロック部４１と遅延処理部４７は、信号ｉＣＬＫ（ｉＤａｔａ）が受信ユニット４外から供給され、供給された信号に対して処理するものとして説明したが、信号ｉＣＬＫ（ｉＤａｔａ）は、受信ユニット４の対向先の送信ユニット２（送信部）から供給される信号に起因する信号であってもよい。例えば、送信ユニット２（送信部）から供給される信号をバッファー回路（不図示）などで取り込み、同バッファー回路から出力された信号を、上記の信号ｉＣＬＫ（ｉＤａｔａ）にしてもよい。
【０１３１】
さらに、信号ｉＣＬＫ（ｉＤａｔａ）が受信ユニット４外から供給され、受信ユニット４内の分岐部４８において分岐された信号ｉＣＬＫ（ｉＤａｔａ）が、クロック部４１と遅延処理部４７とに供給されるものとして説明したが、受信ユニット４の対向先の送信ユニット２（送信部）又はバックプレーン部３において分岐された信号ｉＣＬＫ（ｉＤａｔａ）をクロック部４１と遅延処理部４７に供給するようにしてもよい。
【０１３２】
（１）なお、以上に示したように本実施形態に係る受信部４０（信号受信回路）は、受信ユニット４の対向先の送信部から供給される信号に起因する信号ｉＣＬＫ（又は信号ｉＤａｔａ、受信信号）の正常性を判定する判定部４２（４２Ａ、４２Ｂ、以下、代表して「判定部４２」と記す。）と、信号ｉＣＬＫ（又は信号ｉＤａｔａ、受信信号）を所望の時間遅延させ、判定部４２による判定によって信号ｉＣＬＫ（又は信号ｉＤａｔａ、受信信号）が正常であると判定された場合に、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)を所望の時間遅延させた信号Ｒｅｃ＿ＣＬＫや信号Ｒｅｃ＿Ｄａｔａを出力する遅延処理部４７（４７Ｂ、以下、代表して「遅延処理部４７」と記す。）とを備える。
このような受信部４０では、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)を所望の時間遅延させた信号Ｒｅｃ＿ＣＬＫや信号Ｒｅｃ＿Ｄａｔａに、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)に生じた擾乱の影響がある範囲を出力させないように、判定部４２の判定結果に応じて信号Ｒｅｃ＿ＣＬＫや信号Ｒｅｃ＿Ｄａｔａの出力状態が制御される。
これにより、受信部４０は、受信した信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)に生じた擾乱や信号の消失に影響されることなく、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の受信処理を安定に機能させることができる。
【０１３３】
（２）また、受信部４０において、判定部４２は、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の正常性を、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の論理状態が同じ論理状態を示す期間に応じて判定する。遅延処理部４７は、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の論理状態が同じ論理状態を示す期間に応じた所望の時間、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)を遅延させ、判定部４２により受信信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号である信号Ｒｅｃ＿ＣＬＫや信号Ｒｅｃ＿Ｄａｔａを出力する。
これにより、受信部４０は、受信した信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)に生じた擾乱や信号の消失に影響されることなく、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の受信処理を安定に機能させることができる。
【０１３４】
（３）また、受信部４０において、受信信号は、受信データを示す第１信号（信号ｉＤａｔａ）と、受信データが有意となるタイミングを示す第２信号（信号ｉＣＬＫ）とを含む。判定部４２は、第１信号と第２信号との少なくとも何れかの信号の正常性を判定する。遅延処理部４７は、第１信号と第２信号とを所望の時間に応じて遅延させ、判定部４２によって信号が正常であると判定された場合に、前記所望の時間遅延させた受信信号である信号Ｒｅｃ＿ＣＬＫや信号Ｒｅｃ＿Ｄａｔａを出力する。
これにより、受信部４０は、受信した信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)に生じた擾乱や信号の消失に影響されることなく、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の受信処理を安定に機能させることができる。
【０１３５】
（４）また、受信部４０において、判定部４２は、受信部４０（自回路）が搭載された受信ユニット側で生成されたクロック信号Ｒｅｆ＿ＣＬＫを使用して、受信信号（信号ｉＤａｔａ又は信号ｉＣＬＫ）の正常性を判定し、受信信号をクロック信号Ｒｅｆ＿ＣＬＫに同期させて、クロック信号Ｒｅｆ＿ＣＬＫの周期に応じた所望の時間シフトレジスタ（ＦＦ４２１から４２５）で遅延させ、受信信号が正常であると判定された場合に、前記受信信号を出力させる。
これにより、受信部４０は、受信した信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)に生じた擾乱や信号の消失に影響されることなく、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の受信処理を安定に機能させることができる。
【０１３６】
（５）また、受信部４０において、判定部４２は、受信ユニット４の対向先の送信部から供給される信号に起因する信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の正常性を判定し、判定の結果により、受信ユニット４の対向先の送信ユニット２と、受信部４０（自回路）が搭載された受信ユニット４との間の接続状態が変化したことを検出する。遅延処理部４７は、送信ユニット２と受信ユニット４との間の接続状態が接続された状態にあることが検出された場合、前記所望の時間遅延させた受信信号である信号Ｒｅｃ＿ＣＬＫや信号Ｒｅｃ＿Ｄａｔａを出力し、送信ユニット２と受信ユニット４との間の接続状態が接続された状態から遮断された状態に変化したことが検出された場合、前記所望の時間遅延させた受信信号である信号Ｒｅｃ＿ＣＬＫや信号Ｒｅｃ＿Ｄａｔａの出力を停止する。
これにより、受信部４０は、受信した信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)に生じた擾乱や信号の消失に影響されることなく、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の受信処理を安定に機能させることができる。
【０１３７】
（６）また、受信部４０において、遅延処理部４７は、予め定めた複数の遅延時間のうちから前記所望の時間を選択し、選択した遅延時間に応じて受信信号を遅延させる。
このように、遅延処理部４７は、遅延部４４（４４Ｂ）において遅延させる遅延時間を、予め定めた複数の遅延時間のうちから前記所望の時間を選択することができることから、遅延時間の調整を容易に行うことができる。
これにより、受信部４０は、受信した信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)に生じた擾乱や信号の消失に影響されることがないように遅延時間を容易に調整することができることから、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の受信処理を安定に機能させることができる。
【０１３８】
（７）また、受信部４０において、識別処理部４５は、出力された第２信号が示すタイミングで、第１信号によって示される受信データの識別処理をする。
このように、受信部４０は、受信した信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)に生じた擾乱や信号の消失に影響されることがないように所望の時間遅延させた信号ｉＤａｔａ（第１信号）を、信号ｉＤａｔａ（第１信号）に位相を合わせるように遅延させた信号ｉＣＬＫによって識別することができる。
これにより、受信部４０は、信号ｉＣＬＫや信号ｉＤａｔａ(受信信号)の受信処理を安定に機能させることができる。
【０１３９】
なお、上述の受信部４０は、内部に、コンピュータシステムを有して構成できる。そして、上述した受信部４０における各処理の過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここで、コンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。
【０１４０】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものとする。
【符号の説明】
【０１４１】
１、１Ｅ・・・信号伝送システム、３・・・バックプレーン部、
２、２Ｅ・・・送信ユニット、４、４Ｅ・・・受信ユニット、
１Ｄ・・・通信システム、
１Ｔ・・・送信装置（信号伝送システム）、１Ｒ・・・受信装置、
４Ｄ・・・無線通信ユニット（信号受信回路）、
２０、２０Ｅ・・・送信部、２１・・・出力部、
２９、３２、３４、４９・・・コネクタ部、
４０、４０Ａ、４０Ｂ、４０Ｃ、４０Ｅ・・・受信部（信号受信回路）、
４０Ｄ・・・無線通信ユニット（信号受信回路）、
４１、４１Ａ・・・クロック部、４２、４２Ａ、４２Ｂ・・・判定部、
４３・・・受信処理部、４４、４４Ｂ・・・遅延部、４５、４５Ｅ・・・識別処理部、
４６、４６Ｅ・・・識別処理制御部、４７、４７Ｂ・・・遅延処理部、
４８、４８Ａ・・・分岐部、５１、５２・・・制御部、
６１・・・無線通信部、６２・・・空中線、
４２０・・・カウンタ、
４２１、４２２、４２３、４２４、４２５・・・フリップフロップ（ＦＦ）、
４２１Ａ、４２２Ａ、４２３Ａ、４２４Ａ、４２５Ａ・・・フリップフロップ（ＦＦ）、
４２１Ｂ、４２２Ｂ、４２３Ｂ、４２４Ｂ、４２５Ｂ・・・フリップフロップ（ＦＦ）、
４２６、４２６Ａ・・・判定処理部、
４２７・・・一致検出部、４２８・・・計数部、
４４１、４４２、４４３、４４４、４４５・・・フリップフロップ（ＦＦ）、
４４１Ｂ、４４２Ｂ、４４３Ｂ、４４４Ｂ、４４５Ｂ・・・フリップフロップ（ＦＦ）、
４４６Ｂ・・・セレクタ部
【図１】
2015176424.tif 000003
【図２】
2015176424.tif 000004
【図３】
2015176424.tif 000005
【図４】
2015176424.tif 000006
【図５】
2015176424.tif 000007
【図６】
2015176424.tif 000008
【図７】
2015176424.tif 000009
【図８】
2015176424.tif 000010
【図９】
2015176424.tif 000011
【図１０】
2015176424.tif 000012
【図１１】
2015176424.tif 000013
【図１２】
2015176424.tif 000014
【図１３】
2015176424.tif 000015
【図１４】
2015176424.tif 000016
【図１５】
2015176424.tif 000017
【図１６】
2015176424.tif 000018
【図１７】
2015176424.tif 000019
【図１８】
2015176424.tif 000020
【図１９】
2015176424.tif 000021
【図２０】
2015176424.tif 000022
【図２１】
2015176424.tif 000023
【図２２】
2015176424.tif 000024