(57)【要約】【課題】静止電流が低減され、形状が小さく、かつ出力電圧を調整することのできるＬＤＯ電圧レギュレータおよび方法を提供する。【解決手段】実施例に従って、低ドロップアウト電圧レギュレータ１０は、出力ドライバ１５に接続される誤差増幅器１２を含む。誤差増幅器は、出力ドライバの入力に接続される出力と出力ドライバの入力に接続される入力を有する。出力ドライバは、入力信号を受信するために結合された入力を有する。他の実施例に従って、電圧を調整する方法が提供され、電圧レギュレータが低ドロップアウト領域にないことに応答して、出力電圧調整ループの制御下で電圧レギュレータが動作することを含む。電圧レギュレータが低ドロップアウト領域にあることに応答して、電圧レギュレータは、静止電流調整ループの制御下で動作する。【選択図】図１
2015141720.tif 000002
【特許請求の範囲】
【請求項１】
低ドロップアウト電圧レギュレータにおいて、
複数の入力端子、および出力端子を有する誤差増幅器であって、前記誤差増幅器の前記複数の入力端子の第１入力端子は、基準電圧を受け取るために結合される、誤差増幅器と、
複数の入力端子および複数の出力を有する出力ドライバであって、前記出力ドライバの前記複数の入力端子の第１入力端子は、前記誤差増幅器の前記出力端子に結合され、前記出力ドライバの前記複数の出力の第１出力は、前記誤差増幅器の前記複数の入力の第２入力端子に結合され、前記出力ドライバの前記複数の入力端子の第２入力端子は、入力信号を受け取るために結合される、出力ドライバと、
を含むことを特徴とする低ドロップアウト電圧レギュレータ。
【請求項２】
電圧を調整する方法において、
電圧レギュレータが低ドロップアウト領域にないことに応答して、出力電圧調整ループの制御下で電圧レギュレータを動作させる段階と、
前記電圧レギュレータが低ドロップアウト領域にあることに応答して、静止電流調整ループの制御下で前記電圧レギュレータを動作させる段階と、
含むことを特徴とする電圧を調整する方法。
【請求項３】
前記電圧レギュレータが低ドロップアウト領域にあることに応答して、静止電流調整ループの制御下で前記電圧レギュレータを動作させる段階は、トランジスタのドレイン・ソース電圧が静止電流調整増幅器のオフセット電圧と実質的に等しくなるように第２電流を調整する段階、および、前記電圧レギュレータに結合された軽負荷あるいは負荷なしに応答して第１電流を削減する段階を含むことを特徴とする請求項２記載の方法。
【請求項４】
電圧を調整する方法において、
第１モードで動作することに応答して、
比較信号を生成するためにフィード・バック電圧を基準電圧と比較する段階と、
前記比較信号に応答して第１電流を生成する段階と、
前記電圧レギュレータおよび前記フィード・バック電圧の前記出力電圧を調節するために、前記第１電流をミラーし、電圧レギュレータの出力の方向へ流れるミラー電流を生成する段階と、
第２モードで動作することに応答して、
前記ミラー電流に応答して、第１電圧を前記出力に生成する段階と、
静止電流調整増幅器を用いて、前記静止電流調整増幅器の第１および第２入力端子に現われる入力電圧および前記第１電圧に応答して電流調整電圧を生成する段階と、
前記電流調整電圧に応答して、前記第１電流を生成する段階と、
前記電圧レギュレータの前記出力に結合されたトランジスタのドレイン・ソース電流にとして用に供されるミラー電流を形成するために、前記第１電流をミラーする段階と、
を含むことを特徴とする電圧を調整する方法。
【請求項５】
前記静止電流調整増幅器に関連したオフセット電圧と実質的に等しい前記トランジスタの前記ドレイン・ソース電圧を設定するために、前記ミラー電流を用いる段階をさらに含むことを特徴とする請求項４記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、より詳しくは低ドロップアウト電圧のレギュレータに関する。
【背景技術】
【０００２】
リニア・レギュレータおよびスイッチ・モード・レギュレータの両方を含む電力管理システム用の様々な既知タイプの電圧レギュレータがある。特に有用なタイプは、低ドロップアウト（ＬＤＯ）電圧レギュレータと呼ばれるレギュレータである。ＬＤＯ電圧レギュレータは、入力電圧が調整された出力電圧よりわずか約０．５ボルト高い電圧である場合でも、正確に動作することができ、電池駆動式装置のような高効率な電力管理システムにとってＬＤＯ電圧レギュレータは有用である。典型的なＬＤＯ電圧レギュレータは、バンドギャップ電圧基準回路、誤差増幅器、および、出力電圧ディバイダのような電圧基準を含む。誤差増幅器は、分割された出力電圧を基準電圧と等しくするために出力電圧を変更し、典型的には入出力電圧端子間のパス・トランジスタを含む。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＬＤＯ電圧レギュレータが極めて多くの携帯電子機器への適用に有用であるので、半導体製造業者は、パス・トランジスタのような大きな出力回路要素を制御するための能力を保持するとともに、それらのサイズを縮小する方法を探求してきた。ＬＤＯ電圧レギュレータのサイズを縮小するための技術は静止電流の大きな増加となり、増加した電力排出のために携帯電子機器への適用を損なうことになる。
【課題を解決するための手段】
【０００４】
従って、静止電流が低減され、小さい形状係数（小形）を有し、かつ出力電圧を調整することのできるＬＤＯ電圧レギュレータおよび方法を有することは有利であろう。そのＬＤＯ電圧レギュレータおよび方法を実現するためのコストが効率的であることはさらに利点となるであろう。
【０００５】
本発明は、参照番号により要素を指定する添付図面と共に、以下の詳細な説明の記述からより一層理解されるであろう。
【図面の簡単な説明】
【０００６】
【図１】本発明の実施例に従って、ＬＤＯ電圧レギュレータの回路図である。
【図２】本発明の実施例に従って、図１のＬＤＯ電圧レギュレータの入力電圧に対する様々な電流および電圧のグラフである。
【図３】本発明の実施例に従って、図１のＬＤＯ電圧レギュレータの出力電流に対する様々な電流および電圧のグラフである。
【図４】本発明の実施例に従って、図１のＬＤＯ電圧レギュレータの入力電圧に対する静止電流のグラフである。
【図５】本発明の他の実施例に従って、ＬＤＯ電圧レギュレータの回路図である。
【発明を実施するための形態】
【０００７】
図示を簡易にしかつ明確にするために、図中の要素は必ずしも実寸に合致するものではないが、異なる図中の同じ参照文字は同じ要素を示す。さらに、周知のステップや要素の記述および詳細は、その記述を簡易にするために省略される。ここに使用されているように、電流運搬電極は、ＭＯＳトランジスタのソースあるいはドレイン、バイポーラ・トランジスタのエミッタあるいはコレクタ、および、ダイオードのカソードあるいはアノードのように、装置により電流を運搬するその装置の要素を意味し、また制御電極は、ＭＯＳトランジスタのゲート、および、バイポーラ・トランジスタのベースのように、装置により電流の流れを制御するその装置の要素を意味する。ここでは、装置はＮチャンネルまたはＰチャンネル装置、あるいはＮ型またはＰ型にドープした領域として説明されるが、当業者は、本発明の実施例に従って、相補的な装置が可能であることを認識するであろう。ここで用いられる単語である〜中（ｄｕｒｉｎｇ）、〜の間（ｗｈｉｌｅ）、および、〜の時（ｗｈｅｎ）は、動作開始時にある動作がすぐ起こることを意味する厳格な用語ではなく、伝達遅延や初期動作により開始する反応中のような僅かではあるが理由のある遅延があってもよいことを当業者は理解するであろう。ほぼ（ａｐｐｒｏｘｉｍａｔｅｌｙ）、約（ａｂｏｕｔ）、実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）の単語の使用は、要素の値が定まった値あるいは位置に非常に近接していると予想される範囲を有することを意味する。しかしながら、当業者において周知なように、述べられているような値や位置が正確であることを妨げる小さな変動が常にある。約１０パーセント（１０％）（半導体用のドーピング濃度に対して２０パーセント以内（２０％））までの変動は、記述されているとおり、理想的なゴールに対する合理的な変動とみなされる。
【０００８】
論理０電圧レベル（ＶＬ）は論理低電圧と称され、その論理０電圧の電圧レベルは、電源電圧の機能および論理ファミリーのタイプによることに注意すべきである。例えば、相補性金属酸化膜半導体（ＣＭＯＳ）論理ファミリーでは、論理０電圧は、電源電圧レベルの３０パーセントであってもよい。５ボルトのトランスレータ・トランスレータ論理（ＴＴＬ：Ｔｒａｎｓｌａｔｏｒ−Ｔｒａｎｓｌａｔｏｒ  Ｌｏｇｉｃ）システムでは、論理低電圧レベルは約０．８ボルトでよいが、５ボルトのＣＭＯＳシステムでは、論理０電圧レベルは約１．５ボルトであってもよい。論理１電圧レベル（ＶＨ）は論理高電圧レベルと称され、論理０電圧レベルのように、その論理１電圧の電圧レベルは、電源電圧の機能および論理ファミリーによる。例えば、ＣＭＯＳ論理ファミリーでは、論理１電圧は、電源電圧レベルの７０パーセントであればよい。５ボルトのＴＴＬシステムでは、論理１電圧レベルは約２．４ボルトでよいが、５ボルトのＣＭＯＳシステムでは、論理１電圧レベルは約３．５ボルトであってもよい。
【０００９】
一般に、本発明は、低ドロップアウト電圧のレギュレータ、および、電圧を調整する方法を提供し、その低ドロップアウト電圧レギュレータは出力ドライバに結合される誤差増幅器を含み、その出力ドライバはパス・トランジスタ、静止電流調整増幅器、および電流制御回路を含む。パス・トランジスタは、電流ミラーの一部を形成し、静止電流調整増幅器の反転入力端子に接続されたドレイン電極、および、静止電流調整増幅器の非反転入力端子に接続されたソース電極を有する。加えて、オフセット電圧は静止電流調整増幅器に関係する。静止電流調整増幅器の出力端子は、電流制御回路の入力に接続される。
【００１０】
他の実施例に従って、電圧を調整する方法は、低ドロップアウト領域にない状態に形成される電圧レギュレータに応答して、出力電圧調整ループの管理下で電圧レギュレータを動作させる。また、電圧レギュレータが低ドロップアウト領域に形成される状態に応答して、その電圧レギュレータは、静止電流調整ループの管理下で動作する。
【００１１】
他の実施化に従って、電圧を調整する方法が提供され、第１モードでの動作に応答して、比較信号を生成するためにフィード・バック電圧が基準電圧と比較される。比較信号に応答して第１電流が生成され、ミラー電流は第１電流をミラーすることによって生成され、そのミラー電流は電圧レギュレータの出力に向けて流れる。第２モードでの動作に応答して、第１電圧がミラー電流に応じて出力に生成される。静止電流増幅器は、静止電流増幅器の第１および第２入力端子に現れる入力電圧および第１電圧に応答して電流調整電圧を生成する。第１電流は電流調整電圧に応答して生成され、第１電流は、ドレインとして役立つミラー電流を形成するために、電圧レギュレータの出力に結合されたトランジスタのソース電流にミラーされる。
【実施例１】
【００１２】
図１は、本発明の実施例に従って、低ドロップアウト電圧レギュレータ１０の回路図である。図１に示されるのは、出力ドライバ１５に結合された誤差増幅器１２、および、出力ドライバ１５に結合された電圧分割ネットワーク９０である。誤差増幅器１２は、基準電圧発生器４５から基準電圧（ＶＲＥＦ）を受け取るために結合された入力端子１４、フィード・バック電圧ＶＦＢを受け取るために結合された入力端子１６、および、出力端子１８を有する。例として、誤差増幅器１２は、差動ペア４３として形成されるトランジスタ４０，４２を含み、その差動ペア４３は電流源４４に接続される。トランジスタ４０は、入力端子１４に接続され、あるいは入力端子として使用されるゲート電極を有し、トランジスタ４２は、入力端子１６に接続され、あるいは入力端子として使用されるゲート電極を有し、またトランジスタ４０，４２は、共通して接続され、電流源４４からバイアス電流ＩBＩＡSを受け取るための端子へ接続されるソース電極を有す。電流源４４は、トランジスタ４０，４２のソース電極と入力端子１３との間に接続される。トランジスタ４０のドレイン電極は、電流ミラー５０の端子５２に接続され、またトランジスタ４２のドレイン電極は、電流ミラー５０の端子５４に接続される。電流ミラー５０は、共通に接続されたゲート電極および共通に接続されたソース電極を有するトランジスタ６２，６４からなり、トランジスタ６２のゲート電極は、電流ミラー５０の端子５２を形成するためにそのドレイン電極に接続され、またトランジスタ６４のドレイン電極は、電流ミラー５０の端子５４として用に供される。トランジスタ６２，６４のソース電極は、動作電位ＶＳＳのソースを受け取るために結合される。例として、動作電位ＶＳＳは、接地電位である。トランジスタ４２，６４のドレイン電極は、共通に接続され、出力端子あるいは出力ノード１８を形成する。上述のように、トランジスタ４０，４２，６２，６４のゲート電極は、制御電極と称され、トランジスタ４０，４２，６２，６４のドレインおよびソース電極は、電流運搬電極と称される。
【００１３】
誤差増幅器１２は、出力端子１８と動作電位ＶＳＳのソースとの間に結合された周波数補償ネットワーク６１をさらに含む。周波数補償ネットワーク６１は、直列に接続されるキャパシタ６２および抵抗６３で構成される。誤差増幅器１２の回路配置あるいは配列が本発明を限定するものではないことに注意すべきである。
【００１４】
基準電圧発生器４５は、例えばバンドギャップ基準電圧発生器であってもよい。しかしながら、基準電圧発生器４５の配列は本発明を限定するものではない。
【００１５】
出力ドライバ１５は、電流制御回路７３、電流ミラー８８、および、静止電流調整増幅器３２で構成される。実施例に従って、電流ミラー８８は、トランジスタ２２，８０を含み、トランジスタ８０は、抵抗８４を通して入力電圧ＶＩＮを受け取るために入力端子１３に接続されたソース電極、および、トランジスタ８０のドレイン電極とトランジスタ２２のゲート電極とに共通に接続されるゲート電極を有する。共通に接続されるゲート電極およびドレイン電極は、電流ミラー８８の端子８２を形成し、端子８２は、電流制御回路７３の端子に接続される。加えて、トランジスタ２２，８０の共通に接続されるゲート電極は、抵抗８６を通して入力電圧ＶＩＮを受け取るために結合される。トランジスタ２２は、パス・トランジスタと称され、パワー・トランジスタあるいはパワーＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）であってもよい。抵抗８４，８６が任意の回路素子であり、電流ミラー８８を安定させるために、なくてもよくあるいはふさわしい他の回路素子と取り替えられてもよいことに注意すべきである。例えば、抵抗８４はなくてもよく、また抵抗８６はなくてもよく、あるいは、抵抗８６は電流源あるいは抵抗と直列に接続されたダイオード接続のＭＯＳ（金属酸化膜半導体）トランジスタからなるネットワークで取り替えられてもよい。トランジスタ２２，８０、および、抵抗８４，８６は、電流ミラー８８を形成するために構成され、トランジスタ２２，８０は、トランジスタ８０の長さ（Ｌ）に対する幅（Ｗ）の比、つまり（Ｗ／Ｌ）比と、トランジスタ２２の（Ｗ／Ｌ）比との比率が、Ｎを整数とすると、１：Ｎとなるサイズである。
【００１６】
トランジスタ２２のソース電極は、入力電圧ＶＩＮを受け取るために入力端子１３に、および静止電流調整増幅器３２の非反転入力端子３４に接続され、また、トランジスタ２２のドレイン電極は、静止電流調整増幅器３２の反転入力３６に結合される。静止電流調整増幅器３２が非反転入力３４および反転入力３６を有する増幅器３３として示され、反転入力３６は、増幅器３２のオフセット電圧ＶＯＳを表わす電圧源９７に接続されることに注目すべきである。当業者が理解するように、典型的には増幅器はオフセット電圧を含み、それを回路構造中に示してもよく、示さなくてもよい。完全性のために、オフセット電圧ＶＯＳが図１に示される。静止電流調整増幅器３２の出力端子は、電流制御回路７３の入力端子７５に接続される。例として、電流制御回路７３は、トランジスタ７０，７２で構成され、トランジスタ７０は、入力５６で出力端子１８に接続されるゲート電極、電流ミラー８８の端子８２に接続されるドレイン電極、および、トランジスタ７２のドレイン電極に接続されるソース電極を有する。入力５６はノード、入力端子あるいは入力ノードと称されてもよい。トランジスタ７２は、入力端子７５として用に供されるゲート電極を有し、それは電流調整電圧ＶＣＡを受け取るために結合され、ソース電極は、動作電位ＶＳＳのソースを受け取るために結合される。上述のように、トランジスタ２２，８０，７０，７２のゲート電極は、制御電極と称されてもよく、またトランジスタ２２，８０，７０，７２のドレインおよびソース電極は、電流運搬電極と称されてもよく、動作電位ＶＳＳは接地電位であってもよい。
【００１７】
トランジスタ２２のドレイン電極は、直列接続された抵抗９２，９４からなる電圧分割ネットワーク９０に接続され、抵抗９２の端子は、トランジスタ２２のドレイン電極に接続され、出力信号ＶＯＵＴを伝達するために低ドロップアウト電圧レギュレータ１０の出力として用に供されるノード９８を形成し、また抵抗９２の他の端子は、抵抗９４の端子に接続され、誤差増幅器１２の入力端子１６に接続されるノード９６を形成する。抵抗９４の他の端子は、例えば、動作電位ＶＳＳのような動作電位のソースを受け取るために結合される。ノード９６は、低ドロップアウト電圧レギュレータ１０の他の出力あるいは低ドロップアウト電圧レギュレータ１０の入出力として用に供される。
【００１８】
静止電流調整増幅器３２の非反転入力３４は、トランジスタ２２のソースに接続されるものとして示され、また静止電流調整増幅器３２の反転入力３６は、オフセット電圧ＶＯＳを通してトランジスタ２２のドレインに接続されるものとして示されるが、これは本発明を制限するものではない。入力３４，３６は、入力７５で電圧ＶＣＡを生成するのにふさわしい他の回路素子に接続されてもよい。
【００１９】
本発明の実施例に従って、低ドロップアウト電圧レギュレータ１０は、出力電圧調整ループおよび静止電流調整ループの２つの調整ループを含む。出力電圧調整ループの制御下で動作する低ドロップアウト電圧レギュレータ１０に応答して、パス・トランジスタ２２のドレイン・ソース電圧（ＶＤＳ２２）は、オフセット電圧ＶＯＳより大きいか高く、トランジスタ７２のゲート、つまり入力７５での電圧ＶＣＡは、入力電圧ＶＩＮに設定されるか、結び付けられる。トランジスタ７２のオン抵抗が十分に小さく、出力電圧調整ループの動作に影響を及ぼさないことに注目すべきである。誤差増幅器１２は、入力端子１４に現われる電圧ＶＲＥＦを入力端子１６に現われる電圧ＶＦＢとの比較に応じて、参照電流ＩＲを生成する。電流ミラー８８は、電流ＩＲに対するそのミラーリング・アクションに応じて電流Ｉ２２を生成する。言いかえれば、電流ＩＲは増幅され、ドレイン・ソース電流Ｉ２２としてパス・トランジスタ２２にミラーされる。
【００２０】
負荷がノード９８に結合される場合、電流Ｉ２２の一部は負荷を通って流れ、また、一部は電圧分割ネットワーク９０を通って流れる。電流Ｉ２２の一部が電流Ｉ２２の１００％、電流Ｉ２２の０％、あるいは０％と１００％との間のパーセンテージであってもよいことに注目すべきである。ノード９８に負荷が結合されない場合、電流Ｉ２２のすべてあるいは実質的にすべては、電圧分割ネットワーク９０を通って流れる。誤差増幅器１２は、電圧ＶＲＥＦと実質的に同じ電圧レベルでフィード・バック電圧ＶＦＢを維持するように動作する。抵抗９２，９４が直列に接続されるので、フィード・バック電圧ＶＦＢおよび抵抗９４によって生成される電流は、また抵抗９２を通って流れる。したがって、出力電圧ＶＯＵＴは、電圧ＶＳＳ、抵抗９４の両端の電圧、および抵抗９２の両端の合計電圧であり、つまり電圧ＶＦＢ、および、抵抗９２の両端電圧の合計電圧である。基準電圧ＶＲＥＦより低いフィード・バック電圧ＶＦＢに応答して、誤差増幅器１２は、パス・トランジスタ２２のゲートに現れる電圧ＶＧ２２を減少させ、また電流ＩＲを増加させ、それは電流Ｉ２２を増加させ、かつ出力電圧ＶＯＵＴを増加させる。基準電圧ＶＲＥＦより大きいフィード・バック電圧ＶＦＢに応答して、誤差増幅器１２は、パス・トランジスタ２２のゲートに現われる電圧ＶＧ２２を増加させ、また電流ＩＲを減少させ、それは電流Ｉ２２を減少させ、かつ出力電圧ＶＯＵＴを減少させる。
【００２１】
ドロップアウト調整動作モード、つまり軽負荷あるいは負荷なし条件下で動作する静止電流調整ループで動作する低ドロップアウト電圧レギュレータ１０に応じて、静止電流調整増幅器３２は、パス・トランジスタ２２のドレイン・ソース電圧ＶＤＳ２２を検出し、トランジスタ７２を使用して電流ＩＲを調整する。軽負荷あるいは負荷なし条件下でドレイン・ソース電圧ＶＤＳ２２の値がオフセット電圧ＶＯＳの値に接近する場合、電流調整増幅器３２は、パス・トランジスタ２２のドレイン・ソース電圧ＶＤＳ２２がオフセット電圧ＶＯＳと等しくなるように電流ＩＲを調整し、それによって、ノード９８が軽負荷あるいは負荷なしである場合、低ドロップアウト電圧レギュレータ１０の静止電流を減少させる。典型的には、軽負荷は、出力電流が最大負荷電流の約１０％から１５％までの値を有する小さな電流、つまり約１０ミリアンペアの電流を流す。
【００２２】
図２は、本発明の実施例に従って、負荷なし条件下での入力電圧対電圧および電流のプロットを含むシミュレーション図１５０である。シミュレーション図１５０は、ドロップアウト調整領域１５２、つまり静止電流調整ループの管理下、および、出力電圧調整領域１５４、つまり出力電圧調整ループの管理下での低ドロップアウト電圧レギュレータ１０の動作を図示する。ドロップアウト調整領域１５２は、ドロップアウト動作領域と称され、また出力電圧調整領域１５４は、電圧制御領域と称されてもよい。この例では、ドロップアウト調整領域は、入力電圧ＶＩＮが約０．９ボルトから名目上（ｎｏｍｉｎａｌ）の出力電圧ＶＯＵＴＮＯＭおよびドロップアウト電圧ＶＤＲＯＰＯＵＴの合計と等しい電圧までの範囲で生じ、また、電圧調整領域は、名目上の出力電圧およびドロップアウト電圧の合計より大きな入力電圧ＶＩＮに対して生じる。ＶＯＵＴＮＯＭは、ＬＤＯ電圧レギュレータ１０が設計される名目上の出力電圧であり、またＶＯＵＴは、与えられた条件、つまり入力電圧レベル、負荷などに従うＬＤＯ電圧レギュレータの現在の出力電圧であることを理解しなければならない。ドロップアウト領域では、ＶＯＵＴは、ＶＯＵＴＮＯＭ未満である。プロット１５６は、入力電圧ＶＩＮに対するパス・トランジスタ２２のゲートでの電圧ＶＧ２２を描く。ＬＤＯレギュレータ回路１０が静止電流調整ループ、つまりドロップアウト領域の管理下で動作する場合、静止電流調整増幅器３２、オフセット電圧ＶＯＳ、および、トランジスタ７２は、入力電圧ＶＩＮが増加するにつれて、ゲート電圧ＶＧ２２を上げるように共働し、それによりオフセット電圧ＶＯＳに等しいドレイン・ソース電圧ＶＤＳ２２を維持し、かつ静止電流に大きな増加を引き起こさないレベルで電流ＩＲを保持する。
【００２３】
比較のために、グラフ１５０は、プロット１５８を含み、先行技術の装置では、ドロップアウト領域で動作する間に入力電圧ＶＩＮが増加するとき、ゲート電圧ＶＧ２２が実質的に一定を維持することを描く。したがって、先行技術の装置では、端子８２が接地電位で実質的に保持されるので、電流ＩＲは、トランジスタ８０のゲート・ソース電圧の大きな増加に帰着して顕著に増加する。これは、静止電流の望ましくない増加に帰着する。ＬＤＯレギュレータ回路１０が出力電圧調整ループ、つまり出力電圧調整領域の管理下で動作する場合、入力電圧ＶＩＮが増加するにつれて、ゲート電圧ＶＧ２２は、増加することに注目すべきである。
【００２４】
プロット１６０は、ドロップアウト調整領域および出力電圧調整領域の入力電圧ＶＩＮに対する入力７５での電圧ＶＣＡのプロットである。ドロップアウト調整領域の動作中に、静止電流調整増幅器３２は、トランジスタ７２のスレッショルド電圧に近い電圧で電圧ＶＣＡを維持するために形成される。この条件下で、トランジスタ７２は、電圧制御による電流源として動作し、それは低ドロップアウト・レギュレータ１０を調整状態に維持するために十分な値に電流ＩＲおよびゲート電圧ＶＧ２２を制限する。静止電流調整増幅器３２が出力電圧調整領域の動作中に入力７５での電圧ＶＩＮと実質的に等しい電圧を設定するために形成されるので、トレース１６０は、この動作領域では、電圧ＶＣＡが入力電圧ＶＩＮにつれて増加することを示す。
【００２５】
プロット１６２は、本発明の実施例に従って、ドロップアウト調整領域および出力電圧調整領域の入力電圧ＶＩＮに対する電流ＩＲ（マイクロアンペア、μｍ）のプロットである。低ドロップアウト調整および出力電圧調整の両方中に、入力電圧ＶＩＮが増加とともに、電流ＩＲは実質的に平坦である。
【００２６】
プロット１６４は、ドロップアウト調整領域で動作する先行技術の装置において、電流ＩＲがプロット１６２に示されるものより高いレベルでスタートし、非常に高い値、つまり１ミリアンペア近くに増加すること示すために含められる。この例において、先行技術のＬＤＯレギュレータの電流ＩＲは、本発明の実施例に従うＬＤＯレギュレータより１００倍大きい。したがって、先行技術のＬＤＯレギュレータの静止電流は極めて大きく、携帯電子機器への適用には望ましくない。
【００２７】
プロット１６６は、ドロップアウト調整領域において入力電圧ＶＩＮが増加するにつれて、出力電圧が増加し、また出力電圧調整領域において入力電圧ＶＩＮが増加しても、出力電圧は名目上の出力電圧ＶＯＵＴＮＯＭに留まることを示す。本発明の実施例および先行技術のＬＤＯ電圧レギュレータに従って、プロット１６６は、ＬＤＯ電圧レギュレータに対するレスポンスを表わすことに注目すべきである。プロットが実質的にオーバーラップしているので、それらは一本のプロットとして示される。２つのプロット間の電圧差は、ドロップアウト調整領域においてオフセット電圧ＶＯＳに実質的に等しい。
【００２８】
図３は、本発明の実施例に従って、出力電流に対する電圧および電流のプロットを含むシミュレーション図１８０である。図３は、静止電流調整ループが電流Ｉ２２の範囲に亘ってアクティブ（稼動）であることを描く。例えば、パス・トランジスタ２２のドレイン・ソース電圧ＶＤＳ２２は、電流Ｉ２２の増加に応答して、増加する。ドレイン・ソース電圧ＶＤＳ２２がオフセット電圧ＶＯＳより高い場合、静止電流調整ループはインアクティブ（不稼動）となる。シミュレーション図１８０は、ドロップアウト調整領域の低ドロップアウト電圧レギュレータ１０の動作を描き、入力電圧ＶＩＮは、出力電圧ＶＯＵＴＮＯＭに実質的に等しい。プロット１８６は、電流Ｉ２２に対するパス・トランジスタ２２のゲートでの電圧ＶＧ２２を描く。ドロップアウト調整領域では、静止電流調整増幅器３２、オフセット電圧ＶＯＳ、トランジスタ７２、および、トランジスタ７０は、電流Ｉ２２が増加するとともに、ゲート電圧ＶＧ２２を低下させるように協動する。比較のために、シミュレーション図１８０は、プロット１８８を含み、先行技術の低ドロップアウト電圧レギュレータにおいて、電流Ｉ２２がドロップアウト領域で増加してもゲート電圧ＶＧ２２は実質的に一定のままであることを描く。図３は、一連の値に亘って伸びる電流Ｉ２２に応答する静止電流調整ループの振る舞いを描写する。
【００２９】
プロット１９０は、ドロップアウト調整領域において、電流Ｉ２２に対する入力７５での電圧ＶＣＡを描く。プロット１６０に関して議論されるように、ドロップアウト調整領域の動作中に、静止電流調整増幅器３２は、トランジスタ７２のスレッショルド電圧に近い電圧で電圧ＶＣＡを維持するために形成される。この条件下では、トランジスタ７２は、電圧制御による電流源として動作し、それは低ドロップアウト・レギュレータ１０を調整状態に維持するために十分な値に電流ＩＲおよびゲート電圧ＶＧ２２を制限する。
【００３０】
プロット１９２は、本発明の実施例に従って、ＬＤＯ電圧レギュレータのドロップアウト調整領域中の電流Ｉ２２（ミリアンペア）に対する電流ＩＲ（ミリアンペア）を描く。プロット１９２は、パス・トランジスタ２２のドロップアウト電圧がオフセット電圧ＶＯＳより低い間、電流ＩＲが電流Ｉ２２に比例することを示す。ここでは、静止電流調整増幅器３２は、積極的に電流ＩＲを調整する。パス・トランジスタ２２のドロップアウト電圧は、抵抗Ｒｄｓｏｎおよび電流Ｉ２２の積に等しい。プロット１９４は、先行技術のＬＤＯ電圧レギュレータのドロップアウト調整領域における電流Ｉ２２に対する電流ＩＲを描く。本発明の実施例に従って形成されたＬＤＯ電圧レギュレータの電流ＩＲは、先行技術のＬＤＯ電圧レギュレータに対するものに満たないので、ＬＤＯ電圧レギュレータの静止電流は、例えばＬＤＯ電圧レギュレータ１０のようにＬＤＯ電圧レギュレータに対して削減され、その結果、電力消費量はより少なくなり、携帯電子機器への適用に望ましい。
【００３１】
プロット１９６は、静止電流調整ループが本発明の実施例に従って形成されたＬＤＯ電圧レギュレータのためにアクティブである場合、ドロップアウト調整領域における出力電圧ＶＯＵＴは、小電流のためにオフセット電圧を引いた入力電圧（ＶＩＮ−ＶＯＳ）と等しい値で実質的に一定のままとなる。静止電流調整ループが調整を停止したとき、そのとき出力電圧は、本発明の実施例に従って形成されたＬＤＯ電圧レギュレータに対して、および、先行技術のＬＤＯ電圧レギュレータに対して同じである。プロット１９８は、ドロップアウト調整領域で、電流Ｉ２２が先行技術のＬＤＯ電圧レギュレータのための増加するにつれて、出力電圧ＶＯＵＴは減少する。
【００３２】
図４は、２．８ボルトの名目上の出力電圧ＶＯＵＴＮＯＭにおける３つの温度での入力電圧ＶＩＮに対する静止電流ＩＱのデータ図２００である。プロット２０２は、摂氏−４０度（℃）での入力電圧ＶＩＮに対する静止電流ＩＱを描き、プロット２０４は、２５℃での入力電圧ＶＩＮに対する静止電流ＩＱを描き、またプロット２０６は、１２５℃での入力電圧ＶＩＮに対する静止電流ＩＱを描く。プロット２０２−２０６は、温度範囲に亘って、ドロップアウト調整領域で動作し、かつ出力電圧調整領域で動作するＬＤＯ電圧レギュレータ１０の入力電圧ＶＩＮに応答して、本発明の実施例に従って形成されたＬＤＯ電圧レギュレータが実質的に平坦な静止電流を示すことを特に表わす。
【実施例２】
【００３３】
図５は、本発明の他の実施例に従って、低ドロップアウト電圧レギュレータ２１０の回路図である。図５の中で示されるのは、出力ドライバ１５Ａに結合された誤差増幅器１２およびドライバ１５Ａに結合された電圧分割ネットワーク９０である。誤差増幅器１２は、図１に関して記述された。加えて、出力ドライバ１５Ａの電流ミラー８８、パス・トランジスタ２２、および電流制御回路７３、および、電圧分割ネットワーク９０は、図１に関して記述された。出力ドライバ１５Ａは、さらに静止電流調整増幅器２１２を含む。静止電流調整増幅器２１２の配列は、図１の静止電流調整増幅器３２のそれと異なるかもしれないので、参照文字「Ａ」がこれらの配列を識別するために参照番号「１５」に付加した。
【００３４】
静止電流調整増幅器２１２は、電流ミラー２２２として形成される電流源２１４およびトランジスタ２１６，２1８，２２０、および、電流ミラー２２８として形成されるトランジスタ２２４，２２６を含む。電流ミラー２２８は、図１に関して記述されたオフセット電圧ＶＯＳのようなオフセット電圧を含む入力差動信号を生成するために形成される。トランジスタ２１６，２1８，２２０は、共に接続されかつトランジスタ２１６のドレイン電極に接続されるゲートあるいはゲート電極を有する。トランジスタ２１６，２1８，２２０のゲート電極は、トランジスタ２１６のドレイン電極および電流源２１４の端子に接続される。電流源２１４は、さらに入力電圧ＶＩＮを受け取るために端子１３に接続される端子を有する。加えて、トランジスタ２１６，２1８，２２０は、ともに接続され、かつ動作電位ＶＳＳのような動作電位源を受け取るために結合されるソース電極を有する。例として、動作電位ＶＳＳは接地電位である。トランジスタ２２６，２２４は、ともに接続され、かつトランジスタ２２４のドレイン電極に接続されるゲート電極を有する。トランジスタ２２４のドレイン電極は、トランジスタ２２０のドレイン電極に接続され、またトランジスタ２２６のドレイン電極は、トランジスタ２１８のドレイン電極、および入力７５でトランジスタ７２のゲート電極に接続される。トランジスタ２２４のソース電極は、ノード９８でパス・トランジスタ２２のドレイン電極２８に接続され、またトランジスタ２２６のソース電極はパス・トランジスタ２２のソース電極に接続される。トランジスタ２２４，２２６のソース電極は、静止電流調整増幅器２１２の入力端子２３６，２３４としてそれぞれ用に供される。周波数補償キャパシタ２２１は、入力７５と動作電位ＶＳＳのソースとの間に接続される。周波数補償を提供するための構造は、キャパシタであることに制限されるものではないことに注目すべきである。例えば、周波数補償は、図１に関して記述された周波数補償ネットワーク６１、あるいは他の適切な周波数補償構造を使用して達成することができる。
【００３５】
トランジスタ２２４，２２６は、トランジスタ２２４の幅対長さ（Ｗ／Ｌ）２２４比がトランジスタ２２６の幅対長さ（Ｗ／Ｌ）２２６比より大きく、かつドレイン電流Ｉ２２４がドレイン電流Ｉ２２６に実質的に等しくなるように形成される。異なる幅対長さ（Ｗ／Ｌ）比、（Ｗ／Ｌ）２２４および（Ｗ／Ｌ）２２６をそれぞれ有するトランジスタ２２４，２２６を製造することによって、それらは、電圧調整の間、異なるゲート・ソース電圧を有する。トランジスタ２２４，２２６のそれぞれのゲート・ソース間電圧ＶＧS２２４，ＶＧS２２６の差、つまり（ＶＧS２２６−ＶＧS２２４）は、静止電流調整回路２１２の入力２３６，２３４でのオフセット電圧ＶＯＳと実質的に等しい。オフセット電圧ＶＯＳは、方程式１（ＥＱＴ．１）によって以下のように与えられる。
【００３６】
VOS=VGS226-VGS224=(2*(Id/Kp))1/2*((L226/W226)1/2-(L224/W224)1/2)  ＥＱＴ．１
ここで、
ＶＧS２２６は、トランジスタ２２６のゲート・ソース電圧である。
ＶＧS２２４は、トランジスタ２２４のゲート・ソース電圧である。
Ｉｄは、トランジスタ２２４，２２６のドレイン電流である。
Ｋｐは、トランジスタ２２４，２２６のプロセス・トランスコンダクタンス・パラメータである。
Ｌ２２６／Ｗ２２６は、トランジスタ２２６の幅対長さ比の逆数である。
Ｌ２２４／Ｗ２２４は、トランジスタ２２４の幅対長さ比の逆数である。
【００３７】
トランジスタ２２４は、トランジスタ２２６の直流動作点を設定し、トランジスタ２１８は、トランジスタ２２６を検出するための能動負荷としての用に供されることに注目すべきである。
【００３８】
低ドロップアウト電圧レギュレータ１０のように、低ドロップアウト電圧レギュレータ２１０は、２つの調整ループ、すなわち出力電圧調整ループおよび静止電流調整ループを含む。出力電圧調整ループの制御下で動作する低ドロップアウト電圧レギュレータ２１０に応答して、パス・トランジスタ２２のドレイン・ソース電圧（ＶＤＳ２２）は、オフセット電圧ＶＯＳより大きいか高く、トランジスタ７２のゲートでの電圧ＶＣＡは、入力電圧ＶＩＮに設定されるか結び付けられる。トランジスタ７２のオン抵抗は、十分に小さく、出力電圧調整ループの動作に影響を及ばさない。誤差増幅器１２は、入力端子１４に現われる電圧ＶＲＥＦを入力端子１６に現われる電圧ＶＦＢと比較することに応答して、参照電流ＩＲを生成する。電流ミラー８８は、電流ＩＲに対するそのミラー動作に応じて電流Ｉ２２を生成する。言いかえれば、電流ＩＲは増幅され、ドレイン・ソース電流Ｉ２２としてパス・トランジスタ２２にミラーされる。
【００３９】
上述のように、負荷がノード９８に結合されると、電流Ｉ２２の一部は、負荷を通過し、一部は、電圧分割ネットワーク９０を通って流れる。ノード９８に負荷が結合されない場合、電流Ｉ２２のすべてあるいは実質的にすべては、電圧分割ネットワーク９０を通って流れる。誤差増幅器１２は、電圧ＶＲＥＦと実質的に同じ電圧レベルでフィード・バック電圧ＶＦＢを維持するように動作する。抵抗９２，９４が直列に接続されるので、フィード・バック電圧ＶＦＢおよび抵抗９４によって生成される電流は、また抵抗９２を通って流れる。したがって、出力電圧ＶＯＵＴは、電圧ＶＳＳ、抵抗９４の両端の電圧、および抵抗９２の両端の合計電圧であり、つまり電圧ＶＦＢ、および、抵抗９２の両端電圧の合計電圧である。基準電圧ＶＲＥＦより低いフィード・バック電圧ＶＦＢに応答して、誤差増幅器１２は、パス・トランジスタ２２のゲートに現れる電圧ＶＧ２２を減少させ、また電流ＩＲを増加させ、それは電流Ｉ２２を増加させ、かつ出力電圧ＶＯＵＴを増加させる。基準電圧ＶＲＥＦより大きいフィード・バック電圧ＶＦＢに応答して、誤差増幅器１２は、パス・トランジスタ２２のゲートに現われる電圧ＶＧ２２を増加させ、また電流ＩＲを減少させ、それは電流Ｉ２２を減少させ、かつ出力電圧ＶＯＵＴを減少させる。
【００４０】
ドロップアウト調整動作モード、つまり軽負荷あるいは負荷なし条件下で動作する静止電流調整ループで動作する低ドロップアウト電圧レギュレータ１０に応じて、静止電流調整増幅器３２は、パス・トランジスタ２２のドレイン・ソース電圧ＶＤＳ２２を検出し、トランジスタ７２を使用して電流ＩＲを調整する。ドレイン・ソース電圧ＶＤＳ２２の値が軽負荷あるいは負荷なし条件下でオフセット電圧ＶＯＳの値に接近する場合、電流調整増幅器２１２は、パス・トランジスタ２２のドレイン・ソース電圧ＶＤＳ２２がオフセット電圧ＶＯＳと等しくなるように電流ＩＲを調整し、それによって、ノード９８が軽負荷あるいは負荷なしである場合、低ドロップアウト電圧レギュレータ１０の静止電流を減少させる。典型的には、軽負荷は、出力電流が最大負荷電流の約１０％から１５％までの値を有する小さな電流、つまり約１０ミリアンペアの電流を流す。
【００４１】
誤差出力ドライバ１５は、本発明の範囲を逸脱せずに、電流ミラー８８、静止電流調整増幅器３２，２１２、および電流制御回路７３に他の回路配置を使用して実現できることを認識すべきである。
【００４２】
以上、低ドロップアウト電圧レギュレータおよび出力電圧を調整する方法を提供したことが理解されるであろう。本発明の実施例に従って、静止電流調整増幅器（３２または２１２）は、パス・トランジスタ２２のドレイン・ソース電圧ＶＤＳを検出する。パス・トランジスタ２２のドレイン・ソース電圧ＶＤＳがオフセット電圧ＶＯＳより高いことに応答して、低ドロップアウト電圧レギュレータ（１０または２１０）は、出力電圧調整ループによって制御され、トランジスタ７２の入力での電圧が入力電圧ＶＩＮに設定される。したがって、静止電流調整増幅器（３２または２１２）は、出力電圧調整ループあるいは出力バッファ（１５または１５Ａ）の電流消費に影響を及ばさない。
【００４３】
軽負荷、ドロップアウト電圧領域の動作、および低ドロップアウト電圧調整（１０または２１０）を制御する出力電圧調整ループに応答して、出力電圧調整ループは、不均衡となり、またパス・トランジスタ２２のドレイン・ソース電圧ＶＤＳは、低い値へ傾く。この場合、静止電流調整増幅器（３２または２１２）は、トランジスタ７２を通して、パス・トランジスタ２２のドレイン・ソース電圧ＶＤＳをオフセット電圧ＶＯＳの値に調整する。したがって、ＬＤＯのドロップアウトは、オフセット電圧ＶＯＳより小さくなく、また電流ＩＲは、電流Ｉ２２と電流ミラー比Ｎとの比から与えられ、それはトランジスタ２２，８０によって決定される。
【００４４】
出力電圧調整ループは、電圧ＶＦＢ、誤差増幅器１２の入力１６、フィード・バック電圧ＶＦＢを基準電圧ＶＲＥＦと比較することに応答して生成される入力５６での電圧、電流制御回路７３、電流ミラー８８、出力９８、および出力９６を含むパスを含み、フィード・バック電圧ＶＦＢは出力９６に現われ、それがループを完成することに注目するべきである。静止電流調整ループは、トランジスタ２２のドレイン端子２６、出力９８、静止電流調整増幅器３２、電流ＩＲを生成する電流制御回路７３、電流ミラー８８、およびトランジスタ２２のドレインからソースを含むパスを含み、トランジスタ２２のドレインがループを完成する出力９８に接続される。
【００４５】
加えて、本発明の実施例に従うＬＤＯ電圧レギュレータは、縮小されたエリアを占有する。
【００４６】
特定の実施例がここに開示されたが、本発明は開示された実施例に制限されることを意図するものはない。当業者は、本発明の精神から逸脱せずに、修正と変化を施すことを認識するであろう。例えば、電界効果トランジスタ４０，４２，６２，６４，７０，７２，８０，２１６，２1８，２２０，２２６，２２４，２２は、バイポーラ・トランジスタと取り替えることができ、あるいは、ＬＤＯ電圧レギュレータは、バイポーラと電界効果トランジスタのコンビネーションを使用して実現することができる。本発明が添付の請求項の範囲内に入るものとして、このような修正および変化をすべて包含することを意図する。
【符号の説明】
【００４７】
１０，２１０  低ドロップアウト電圧レギュレータ
１２  誤差増幅器
１５  出力ドライバ
３２，２１２  静止電流調整増幅器
４５  基準電圧発生器
７３  電流制御回路
８８  電流ミラー
９０電圧分割ネットワーク
ＶＦＢ  フィード・バック電圧
【図１】
2015141720.tif 000003
【図２】
2015141720.tif 000004
【図３】
2015141720.tif 000005
【図４】
2015141720.tif 000006
【図５】
2015141720.tif 000007