(57)【要約】【課題】応答時間を適切に調整しながら、小型化を実現したトランスインピーダンス増幅器を提供する。【解決手段】ＴＩＡ１は、ＴＩＡコア部１１と、差動増幅器１２と、電流の一部を引き抜くバイパス回路１３と、引き抜く電流の量を制御する帰還制御回路１４と、を備えたＴＩＡ１であって、帰還制御回路１４は、出力信号の低周波成分を透過させて出力するフィルタ回路１８と、電圧制御電流源ＩＳ１を含み、フィルタ回路１８の出力信号が入力される電流開閉型電圧シフト回路１９と、電圧制御電流源ＩＳ２を含み、第１の閾値電圧が入力される電流開閉型電圧シフト回路２０と、電流開閉型電圧シフト回路１９，２０の出力信号に基づいて、バイパス回路を制御する制御信号を出力する電圧比較器２１と、制御信号及び第２の閾値電圧に基づいて、電圧制御電流源ＩＳ１，ＩＳ２を制御するヒステリシス電圧比較器２２と、を有する。【選択図】図３
2015186013.tif 000002
【特許請求の範囲】
【請求項１】
電流信号を電圧信号に変換して該電圧信号を出力するコア部と、前記コア部に流れ込む前の入力電流からバイパス電流を引き抜くバイパス回路と、前記電圧信号に基づいて前記バイパス電流の量を調整する帰還制御回路と、を備えたトランスインピーダンス増幅器であって、
前記帰還制御回路は、
前記電圧信号の低周波成分を透過させて出力するフィルタ回路と、
前記フィルタ回路の出力信号に応じて電圧が増減する第１の電圧シフト信号を出力する第１の電流開閉型電圧シフト回路と、
第１の閾値電圧に応じて電圧が増減する第２の電圧シフト信号を出力する第２の電流開閉型電圧シフト回路と、
前記第１の電圧シフト信号及び前記第２の電圧シフト信号に基づいて、前記バイパス電流の量を調整するための第１の制御信号を出力する第１の電圧比較器と、
前記第１の制御信号及び第２の閾値電圧に基づいて、前記第１の電流開閉型電圧シフト回路及び前記第２の電流開閉型電圧シフト回路のそれぞれの時定数を増減するための第２の制御信号を出力する第２の電圧比較器と、
を有する、
トランスインピーダンス増幅器。
【請求項２】
前記第１の電流開閉型電圧シフト回路は、
第１のダイオードと、
第１のコンデンサと入力信号に応じて電流量が増減する第１の電圧制御電流源とが並列に接続された第１の並列回路と、
を備え、
前記フィルタ回路の出力に前記第１のダイオードのアノードが接続され、前記第１のダイオードのカソードに前記第１の並列回路の一方及び前記第１の電圧比較器の入力が接続され、前記第１の並列回路の他方が接地され、
前記第２の電流開閉型電圧シフト回路は、
第２のダイオードと、
第２のコンデンサと入力信号に応じて電流量が増減する第２の電圧制御電流源とが並列に接続された第２の並列回路と、
を備え、
前記第１の閾値電圧が前記第２のダイオードのアノードに入力され、前記第２のダイオードのカソードに前記第２の並列回路の一方及び前記第１の電圧比較器の入力が接続され、前記第２の並列回路の他方が接地され、
前記第２の制御信号が前記第１の電圧制御電流源及び前記第２の電圧制御電流源に入力され、前記第２の制御信号に応じて前記第１の電圧制御電流源及び前記第２の電圧制御電流源のそれぞれの電流量が増減する、請求項１記載のトランスインピーダンス増幅器。
【請求項３】
前記第２の制御電圧が所定の電圧よりも大きい場合には、前記第１の電圧制御電流源に流れ込む電流量が、前記第１の電圧比較器に流れ込む電流量よりも大きくなり、
前記第２の制御電圧が前記所定の電圧よりも小さいか等しい場合には、前記第１の電圧制御電流源に流れ込む電流量が、前記第１の電圧比較器に流れ込む電流量よりも小さくなり、
前記第１のコンデンサに蓄えられた電荷を引き抜く電流量の増減によって、前記第１の電流開閉型電圧シフト回路及び前記第２の電流開閉型電圧シフト回路のそれぞれの時定数が増減する、請求項２記載のトランスインピーダンス増幅器。
【請求項４】
前記第２の電圧比較器は、
ヒステリシス電圧比較器であり、前記第２の閾値電圧に基づく、第１閾値、及び、前記第１閾値よりも大きい第２閾値が設定されており、
前記制御信号が前記第１閾値よりも小さくなった場合に前記第１の電圧制御電流源の出力電流を減少させ、
前記制御信号が、前記第１閾値よりも小さい状態から増加し前記第２閾値よりも大きくなった場合に前記第１の電圧制御電流源の出力電流を増加させる、請求項２又は３に記載のトランスインピーダンス増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光受信器に使用されるトランスインピーダンス増幅器に関する。
【背景技術】
【０００２】
ＦＴＴｘ（Fiber To The x）等の光アクセスシステムの次世代システムである１０Ｇ−ＥＰＯＮ（10 Gigabit Ethernet Passive Optical Network）等では、局側装置（ＯＬＴ：Optical Line Terminal）用の受信器は、様々な強度のバーストモード信号を受信する必要がある。そのため、ＯＬＴを構成するトランスインピーダンス増幅器（ＴＩＡ： Trans-Impedance Amplifier)には、それらのバーストモード信号に対する高速応答性が要求される。また、ＯＬＴ用受信器の受光素子には、高受信感度が要求されるために、アバランシェ・フォト・ダイオード（ＡＰＤ：Avalanche PhotoDiode）が使用される。従来、ＴＩＡには、電流入力を電圧出力に変換するＴＩＡコア部の出力の平均値が一定になるように制御を行う制御回路を備えたものがある（例えば特許文献１参照）。そのような制御回路を備えたＴＩＡにおいては、抵抗とコンデンサによるローパスフィルタ等の回路が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許３２８４５０６号公報
【特許文献２】特開２０１０−２１３１２８号公報
【特許文献３】特開２０１２−０６０４３６号公報
【特許文献４】特開２０１２−０１０１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、ＴＩＡでは、バースト信号の受信状況に応じて、上述の制御回路の適切な応答時間が異なる。すなわち、バースト信号を受信している状態においては、バースト信号内の同符号連続信号に対して信号の識別誤りを回避すべく、時定数が大きく、すなわち、応答時間が長くされることが好ましい。一方で、バースト信号とバースト信号との間でありバースト信号を受信していない状態においては、バースト信号間の無信号の時間を短縮して通信効率を高めるべく、応答時間が短くされることが好ましい。
【０００５】
このような、バースト信号の受信状況に応じた応答時間を実現するためには、応答時間を長くする場合に適応すべく、少なくとも時定数を大きくすることが可能な構成が必要となる。そのために、従来、抵抗又はコンデンサの値を大きく設定しており、ＴＩＡを小型化することが困難となっている。
【０００６】
本発明は上記の課題を解決するためになされたものであり、応答時間を適切に調整しながら、小型化を実現したトランスインピーダンス増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明はその一側面としてトランスインピーダンス増幅器に関する。このトランスインピーダンス増幅器は、電流信号を電圧信号に変換して該電圧信号を出力するコア部と、コア部に流れ込む前の入力電流からバイパス電流を引き抜くバイパス回路と、電圧信号に基づいてバイパス電流の量を調整する帰還制御回路と、を備えたトランスインピーダンス増幅器であって、帰還制御回路は、電圧信号の低周波成分を透過させて出力するフィルタ回路と、フィルタ回路の出力信号に応じて電圧が増減する第１の電圧シフト信号を出力する第１の電流開閉型電圧シフト回路と、第１の閾値電圧に応じて電圧が増減する第２の電圧シフト信号を出力する第２の電流開閉型電圧シフト回路と、第１の電圧シフト信号及び第２の電圧シフト信号に基づいて、バイパス電流の量を調整するための第１の制御信号を出力する第１の電圧比較器と、第１の制御信号及び第２の閾値電圧に基づいて、第１の電流開閉型電圧シフト回路及び第２の電流開閉型電圧シフト回路のそれぞれの時定数を増減するための第２の制御信号を出力する第２の電圧比較器と、を有する。
【発明の効果】
【０００８】
本発明によれば、応答時間を適切に調整しながら、小型化を実現したトランスインピーダンス増幅器を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）はＰＯＮ方式のシステムを例示するブロック図であり、（ｂ）はＰＯＮ方式の時間に対する受信器で受信される光信号の模式図である。
【図２】図１の受信部の構成例を示す図である。
【図３】本実施形態に係るトランスインピーダンス増幅器を示す回路図である。
【図４】図３の帰還制御回路を示す回路図である。
【図５】図４の帰還制御回路の内部電圧信号の波形を示したタイミングチャートである。
【図６】入力電流に対するフィルタ回路の出力電圧の変化を示す図である。
【図７】入力電流に対する第１及び第２の電流開閉型電圧シフト回路の出力電圧の変化を示す図である。
【図８】入力電流に対する第２の電圧比較器の出力電圧の変化を示す図である。
【図９】入力電流に対する応答時間の変化を示す図である。
【図１０】変形例に係る帰還制御回路を示す回路図である。
【図１１】変形例に係る帰還制御回路を示す回路図である。
【図１２】変形例に係る帰還制御回路を示す回路図である。
【発明を実施するための形態】
【００１０】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
【００１１】
本発明はその一側面としてトランスインピーダンス増幅器に関する。このトランスインピーダンス増幅器は、電流信号を電圧信号に変換して該電圧信号を出力するコア部と、コア部に流れ込む前の入力電流からバイパス電流を引き抜くバイパス回路と、電圧信号に基づいてバイパス電流の量を調整する帰還制御回路と、を備えたトランスインピーダンス増幅器であって、帰還制御回路は、電圧信号の低周波成分を透過させて出力するフィルタ回路と、フィルタ回路の出力信号に応じて電圧が増減する第１の電圧シフト信号を出力する第１の電流開閉型電圧シフト回路と、第１の閾値電圧に応じて電圧が増減する第２の電圧シフト信号を出力する第２の電流開閉型電圧シフト回路と、第１の電圧シフト信号及び第２の電圧シフト信号に基づいて、バイパス電流の量を調整するための第１の制御信号を出力する第１の電圧比較器と、第１の制御信号及び第２の閾値電圧に基づいて、第１の電流開閉型電圧シフト回路及び第２の電流開閉型電圧シフト回路のそれぞれの時定数を増減するための第２の制御信号を出力する第２の電圧比較器と、を有する。
【００１２】
このトランスインピーダンス増幅器では、第１の電圧比較器が、フィルタ回路の出力信号に応じて電圧が増減する第１の電圧シフト信号と、第１の閾値電圧に応じて電圧が増減する第２の電圧シフト信号とに基づいて、バイパス電流の量を調整するための第１の制御信号を出力する。このため、例えば第１の電圧シフト信号が所定の値となった場合にバイパス回路によるバイパス電流の引き抜きが開始されるように第１の閾値電圧を設定することで、フィルタ回路の出力信号に応じて自動的に電流の引き抜きが開始され、利得が制御される。また、第２の電圧比較器が、第１の制御信号と、第２の閾値電圧とに基づき、第１の電流開閉型電圧シフト回路及び第２の電流開閉型電圧シフト回路のそれぞれの時定数を増減するための第２の制御信号を出力する。このため、第２の閾値電圧の設定によって帰還制御回路の時定数すなわち応答時間を適切に調整することができる。抵抗やコンデンサの値によらずに、帰還制御回路の応答時間の調整ができるため、トランスインピーダンス増幅器が大型化することを抑制できる。以上より、本発明によれば、帰還制御回路の応答時間を適切に調整しながら、トランスインピーダンス増幅器の小型化を実現することができる。
【００１３】
また、上記のトランスインピーダンス増幅器において、第１の電流開閉型電圧シフト回路は、第１のダイオードと、第１のコンデンサと入力信号に応じて電流量が増減する第１の電圧制御電流源とが並列に接続された第１の並列回路と、を備え、フィルタ回路の出力に第１のダイオードのアノードが接続され、第１のダイオードのカソードに第１の並列回路の一方及び第１の電圧比較器の入力が接続され、第１の並列回路の他方が接地され、第２の電流開閉型電圧シフト回路は、第２のダイオードと、第２のコンデンサと入力信号に応じて電流量が増減する第２の電圧制御電流源とが並列に接続された第２の並列回路と、を備え、第１の閾値電圧が第２のダイオードのアノードに入力され、第２のダイオードのカソードに第２の並列回路の一方及び第１の電圧比較器の入力が接続され、第２の並列回路の他方が接地され、第２の制御信号が第１の電圧制御電流源及び第２の電圧制御電流源に入力され、第２の制御信号に応じて第１の電圧制御電流源及び第２の電圧制御電流源のそれぞれの電流量が増減してもよい。コンデンサ及び電圧制御電流源が並列に接続されていることにより、コンデンサからの放電電流を増減させて、帰還制御回路の応答時間を適切に調整することができる。また、第２の制御信号に応じて、第１の電圧制御電流源及び第２の電圧制御電流源のそれぞれの電流量を増減させることにより、作動している電圧制御電流源を停止（あるいは、電流量を所定の値よりも小さく）させたり、又は、停止している電圧制御電流源を作動（あるいは、電流量を所定の値よりも大きく）させることができる。電圧制御電流源が停止した状態（あるいは、電流量が所定の値よりも小さい状態。以下、「オフ状態」として説明する場合がある）においては、電圧制御電流源が作動した状態（あるいは、電流量が所定の値よりも大きい状態。以下、「オン状態」として説明する場合がある）と比較して、流れる電流が減少し、帰還制御回路の応答時間が長くなる。このように、電圧制御電流源の電源の動作状態を切り替えることで、帰還制御回路の応答時間を適切に調整することができる。
【００１４】
また、上記のトランスインピーダンス増幅器において、第２の制御電圧が所定の電圧よりも大きい場合には、第１の電圧制御電流源に流れ込む電流量が、第１の電圧比較器に流れ込む電流量よりも大きくなり、第２の制御電圧が所定の電圧よりも小さいか等しい場合には、第１の電圧制御電流源に流れ込む電流量が、第１の電圧比較器に流れ込む電流量よりも小さくなり、第１のコンデンサに蓄えられた電荷を引き抜く電流量の増減によって、第１の電流開閉型電圧シフト回路及び第２の電流開閉型電圧シフト回路のそれぞれの時定数が増減してもよい。これにより、第１の電圧制御電流源の電源が作動している状態（オン状態）ではコンデンサからの放電電流を大きくし帰還制御回路の応答時間を短くすることができ、また、第１の電圧制御電流源の電源が停止している状態（オフ状態）ではコンデンサからの放電電流を小さくし帰還制御回路の応答時間を長くすることができる。すなわち、電圧制御電流源の動作状態の切り替えによって、帰還制御回路の応答時間を適切に調整することができる。
【００１５】
また、上記のトランスインピーダンス増幅器において、第２の電圧比較器は、ヒステリシス電圧比較器であり、第２の閾値電圧に基づく、第１閾値、及び、第１閾値よりも大きい第２閾値が設定されており、制御信号が第１閾値よりも小さくなった場合に第１の電圧制御電流源の出力電流を減少させ、制御信号が、第１閾値よりも小さい状態から増加し第２閾値よりも大きくなった場合に第１の電圧制御電流源の出力電流を増加させてもよい。第２の電圧比較器をヒステリシス電圧比較器とし、第２の閾値電圧に基づく閾値として、値の異なる閾値を設定することで、第１の電圧制御電流源の出力電流を増加させるか減少させるかの境目において、頻繁にそれぞれの状態に交互に遷移することを抑制でき、回路動作が不安定になることを抑制できる。
【００１６】
［本願発明の実施形態の詳細］
まず、本発明の実施形態に係るシステムの一例として、ＰＯＮ（PassiveOptical Network）方式の通信システムについて説明する。図１（ａ）は、ＰＯＮ方式のブロック図である。局舎８０内の局側通信装置８２は、例えば、複数の家庭７０ａ〜７０ｃ内の各家庭側通信装置７２と光ファイバである通信経路Ｌ１及びＬ２を介し接続されている。局側通信装置８２は、例えばＯＬＴ（Optical Line Terminal）である。局側通信装置８２とオプティカルスプリッタ７４とは１本の通信経路Ｌ１で接続されている。オプティカルスプリッタ７４と各家庭側通信装置７２との間は各通信経路Ｌ２を介し接続されている。オプティカルスプリッタ７４は、各家庭側通信装置７２から各通信経路Ｌ２を介し入出力された光信号を通信経路Ｌ１に結合する。通信経路Ｌ１の光信号は局側通信装置８２に入出力される。局側通信装置８２は制御回路８４、送信部８６及び受信部８８を有している。送信部８６は、各家庭側通信装置７２に光信号を送信する送信回路である。受信部８８は、各家庭側通信装置７２からの光信号を受信する受信回路である。制御回路８４は送信部８６及び受信部８８を制御する回路である。送信部８６から送信される光信号と受信部８８で受信される光信号とはそれぞれ互いに異なった波長を持っている。
【００１７】
図１（ｂ）は、受信部８８の受光素子８９（図２参照）に入力される光信号を時間に対し示す模式図である。期間Ｔｏｎ１の間は家庭７０ａの家庭側通信装置７２からの光信号が入力される。期間Ｔｏｆｆ１の間には光信号は入力されず、期間Ｔｏｎ２において家庭７０ｂの家庭側通信装置（不図示）からの光信号が入力される。さらに、期間Ｔｏｆｆ２の間には光信号は入力されず、期間Ｔｏｎ３において家庭７０ｃの家庭側通信装置（不図示）からの光信号が入力される。各家庭側通信装置７２の出力信号の振幅及び各通信経路Ｌ２での光信号の損失はそれぞれ異なる。このため、期間Ｔｏｎ１、Ｔｏｎ２及びＴｏｎ３（入力信号期間）の光信号の振幅はそれぞれ振幅Ａ１、Ａ２及びＡ３のように互いに異なった大きさとなる。このように、ＰＯＮ用の受信部８８には、異なる家庭から光信号が異なる振幅で不定期に入力される。なお、期間Ｔｏｆｆ１及びＴｏｆｆ２は通信経路Ｌ２を切り換える期間（インターバル期間）である。受信部８８に用いられる増幅回路においては、入力する光信号の振幅が異なるため、帰還制御回路が用いられる。
【００１８】
次に、局側通信装置８２に含まれる受信部８８の構成について説明する。図２は、図１の受信部８８の構成例を示す図である。受信部８８は、例えば１０Ｇ−ＥＰＯＮ（10 Gigabit Ethernet Passive Optical Network）受信器である。受信部８８は、受光素子８９と、トランスインピーダンス増幅器（ＴＩＡ：Trans-Impedance Amplifier）１と、リミット増幅器（ＬＩＡ：LimitingAmplifier）５０とを備えている。
【００１９】
受光素子８９は、受信部８８に入力された光信号を電気信号、より詳細には電流信号に変換する素子であり、例えば、アバランシェ・フォト・ダイオード（ＡＰＤ：Avalanche PhotoDiode）である。受光素子８９によって出力された電流信号は、ＴＩＡ１に入力される。
【００２０】
ＴＩＡ１は、入力された電流信号をインピーダンス変換するとともに増幅し、電圧信号として出力するＩＣ（Integrated Circuit）である。ＴＩＡ１は、入力信号の強度が微弱な場合には高い増幅率で動作し、入力信号の強度が強い場合には低い増幅率で動作するように利得が制御される。ＴＩＡ１によって増幅された差動信号（電圧信号）は、ＬＩＡ５０に入力される。なお、ＴＩＡ１とＬＩＡ５０とは、コンデンサ５１によってＡＣ結合されている。ＡＣ結合に用いられるコンデンサ５１は、バースト信号への高速応答を実現するために、幹線系システム用等の主に連続信号を受信する受信器において用いられるコンデンサと比較して、容量値の小さいものが用いられる。ＴＩＡ１の詳細については後述する。
【００２１】
ＬＩＡ５０は、様々な強度の電圧信号を一定振幅の電圧信号に変換して出力するＩＣである。ＬＩＡ５０は、差動信号の正相信号及び逆相信号の電圧レベルを揃えて出力する。ＬＩＡ５０から出力された一定振幅の電圧信号は、そこからＣＤＲ（Clock and Data Recovery）（不図示）によって所定のクロック信号が抽出され、ジッタの少ないクロック信号で識別再生処理を行うことにより波形が成形される。
【００２２】
次に、ＴＩＡ１について詳細に説明する。図３は、本実施形態に係るＴＩＡ１を示す回路図である。図３に示されるように、ＴＩＡ１は、ＴＩＡコア部１１（コア部）と、差動増幅器１２（増幅部）と、バイパス回路１３と、帰還制御回路１４と、を備えている。入力端子Ｔｉｎには、受光素子８９のアノードが接続されている。また、受光素子８９のカソードは電源Ｖｐｄに接続されている。入力端子Ｔｉｎに入力した通信信号である入力信号（入力電流）Ｉｉｎは、ＴＩＡコア部１１の入力信号（入力電流）Ｉｔｉａとなる。
【００２３】
ＴＩＡコア部１１は、アンプ１５と帰還抵抗Ｒ０とを有し、電流信号を電圧信号に変換して該電圧信号を出力する。ＴＩＡコア部１１は、入力電流Ｉｔｉａを増幅し、出力信号（出力電圧）Ｖｔｉａ１をノードＮｔｉａ１に出力する。
【００２４】
差動増幅器１２は、ＴＩＡコア部１１から出力された出力電圧Ｖｔｉａ１と、参照電圧端子Ｔｒｅｆ１に印加された参照電圧Ｖｒｅｆ１との差分、すなわち、Ｖｔｉａ１−Ｖｒｅｆ１を増幅する差動増幅回路である。例えば、差動増幅器１２において、出力電圧Ｖｔｉａ1が参照電圧Ｖｒｅｆ１に等しい時には、出力電圧ＶｏｕｔとＶｏｕｔｂとは等しくなり、それを中心電圧Ｖｃｅｎｔｅｒということにする。すると、差動増幅器１２は、出力電圧Ｖｔｉａ１が参照電圧Ｖｒｅｆ１より大きければ、出力端子Ｔｏｕｔに中心電圧Ｖｃｅｎｔｅｒよりも大きい出力電圧Ｖｏｕｔを、出力端子Ｔｏｕｔｂに中心電圧Ｖｃｅｎｔｅｒよりも小さい出力電圧Ｖｏｕｔｂを、それぞれ出力する。また、差動増幅器１２は、出力電圧Ｖｔｉａ１が参照電圧Ｖｒｅｆ１より小さければ、出力端子Ｔｏｕｔに中心電圧Ｖｃｅｎｔｅｒよりも小さい出力電圧Ｖｏｕｔを、出力端子Ｔｏｕｔｂに中心電圧Ｖｃｅｎｔｅｒよりも大きい出力電圧Ｖｏｕｔｂを、それぞれ出力する。出力電圧ＶｏｕｔとＶｏｕｔｂとは、互いに位相が１８０度異なる相補信号である。
【００２５】
バイパス回路１３は、帰還制御回路１４の制御に基づいて、ＴＩＡコア部１１に流れ込む前の電流、すなわち入力電流Ｉｉｎの一部を引き抜く電流引き抜き回路である。バイパス回路１３は、ダイオード１６と、バッファ回路１７とを有している。ダイオード１６のアノードは入力端子Ｔｉｎに、カソードはバッファ回路１７に、それぞれ接続されている。バッファ回路１７には、帰還制御回路１４から出力される制御信号Ｖａｇｃ１（詳細は後述）が入力される。制御信号Ｖａｇｃ１の電圧が低下すると、バイパス回路１３はダイオード１６とバッファ回路１７との間の電位を低くして、入力電流Ｉｉｎの一部をバイパス電流Ｉａｇｃとしてバイパス（分流）する。
【００２６】
このように、バイパス回路１３は、制御信号Ｖａｇｃ１に基づいて、入力電流Ｉｉｎをバイパスする。入力電流Ｉｉｎがバイパスされることで、ＴＩＡコア部１１に入力する入力電流Ｉｔｉａの時間平均値が減少し、ＴＩＡ１の利得が減少する。すなわち、バイパス回路１３は、出力電圧Ｖｔｉａ１が大きくなるとバイパス電流Ｉａｇｃを大きくしＴＩＡコア部１１に入力する入力電流Ｉｔｉａの時間平均値を減少させるように帰還制御回路１４によって制御される。
【００２７】
帰還制御回路１４は、ＴＩＡコア部１１から出力された出力電圧Ｖｔｉａ１に基づいて、バイパス回路１３が引き抜く電流の量を制御する自動利得制御回路である。帰還制御回路１４の詳細について、図４も参照しながら説明する。図４は、図３の帰還制御回路１４を示す回路図である。
【００２８】
図４に示されるように、帰還制御回路１４は、フィルタ回路１８と、電流開閉型電圧シフト回路１９，２０（第１の電流開閉型電圧シフト回路，第２の電流開閉型電圧シフト回路）と、電圧比較器２１（第１の電圧比較器）と、ヒステリシス電圧比較器２２（第２の電圧比較器）と、を有している。
【００２９】
フィルタ回路１８は、直列接続された抵抗Ｒ１及びコンデンサＣ１と、バッファ回路２３とを含んで構成されている。フィルタ回路１８は、抵抗Ｒ１及びコンデンサＣ１によって、ＴＩＡコア部１１から出力された出力電圧Ｖｔｉａ１の低周波成分を透過させて、出力電圧Ｖｔｉａ２として出力する。図６に示されるように、入力端子Ｔｉｎに入力する入力電流Ｉｉｎが大きくなるにつれて、ＴＩＡコア部１１から出力される出力電圧Ｖｔｉａ１及び出力電圧Ｖｔｉａ２は小さくなる。図６の縦軸は直流電圧であり、出力電圧Ｖｔｉａ１と出力電圧Ｖｔｉａ２とは一致しているが、過渡応答時には出力電圧Ｖｔｉａ２は出力電圧Ｖｔｉａ１の変化に対して時定数（Ｒ1×Ｃ１）に応じて遅延して変化する。
【００３０】
抵抗Ｒ１は、ノードＮｔｉａ１とバッファ回路２３との間に接続されており、ＴＩＡコア部１１から出力された出力電圧Ｖｔｉａ１が入力される。コンデンサＣ１は、ノードＮｔｉａ２にて抵抗Ｒ１のバッファ回路２３側とグランドとの間に接続されており、出力電圧Ｖｔｉａ１の変化に応じて抵抗Ｒ１をを介して電荷が充電される。バッファ回路２３は、ノードＮｔｉａ２を介して抵抗Ｒ１及びコンデンサＣ１に接続されており、出力電圧Ｖｔｉａ２が入力される。バッファ回路２３は、出力電圧Ｖｔｉａ２を入力として、所定の出力電圧を電流開閉型電圧シフト回路１９に出力する。
【００３１】
電流開閉型電圧シフト回路１９は、ダイオード（第１のダイオード）Ｄ１、コンデンサ（第１のコンデンサ）Ｃ２、及び入力信号に応じて電流量が増減する電圧制御電流源（第１の電圧制御電流源）ＩＳ１を含んで構成されている。電流開閉型電圧シフト回路１９の入力端子側、すなわちバッファ回路２３から所定の出力電圧が入力される側に、ダイオードＤ１のアノードＤ１Ａが接続されている。また、ダイオードＤ１のカソードＤ１Ｋに、コンデンサＣ２及び電圧制御電流源ＩＳ１を含む並列回路２４が接続されている。ダイオードＤ１のカソードＤ１Ｋには電圧比較器２１の入力が接続されている。また、並列回路２４における、ダイオードＤ１のカソードＤ１Ｋと接続された側（一方）と反対側（他方）、すなわち、コンデンサＣ２及び電圧制御電流源ＩＳ１におけるカソードＤ１Ｋと接続された側の反対側は、接地されている。電流開閉型電圧シフト回路１９は、バッファ回路２３から入力された所定の出力電圧に基づいて出力信号（出力電圧）Ｖｔｉａ３（第１の電圧シフト信号）を生成し、電圧比較器２１の一方の入力端子に出力する。すなわち、電流開閉型電圧シフト回路１９は、フィルタ回路１８の出力信号に応じて電圧が増減する出力信号Ｖｔｉａ３（第１の電圧シフト信号）を出力する。出力電圧Ｖｔｉａ３の詳細については後述する。
【００３２】
電流開閉型電圧シフト回路２０は、電流開閉型電圧シフト回路１９と同じ構成を含んで構成されている。すなわち、電流開閉型電圧シフト回路２０は、ダイオードＤ１と同じ電気的特性のダイオード（第２のダイオード）Ｄ２、コンデンサＣ２と同じ電気的特性のコンデンサ（第２のコンデンサ）Ｃ３、及び、電圧制御電流源ＩＳ１と同じ電気的特性の電圧制御電流源（第２の電圧制御電流源）ＩＳ２を含んで構成されている。ダイオードＤ２のアノードＤ２Ａは、参照電圧端子Ｔｒｅｆ２に接続されている。参照電圧端子Ｔｒｅｆ２には、参照信号（参照電圧）Ｖｒｅｆ２が印加されている。また、ダイオードＤ２のカソードＤ２Ｋは、コンデンサＣ３及び電圧制御電流源ＩＳ２を含む並列回路に接続されている。ダイオードＤ２のカソードＤ２Ｋには電圧比較器２１の入力が接続されている。当該並列回路における、カソードＤ２Ｋと接続された側の反対側は接地されている。電流開閉型電圧シフト回路２０は、参照電圧端子Ｔｒｅｆ２から入力された参照電圧Ｖｒｅｆ２に基づいて出力信号（出力電圧）Ｖｔｉａ３´（第２の電圧シフト信号）を生成し、電圧比較器２１の他方（Ｖｔｉａ３が入力された入力端子でない方）の入力端子に出力する。すなわち、電流開閉型電圧シフト回路２０は、参照電圧Ｖｒｅｆ２に応じて電圧が増減する出力信号Ｖｔｉａ３´（第２の電圧シフト信号）を出力する。電圧制御電流源ＩＳ１、ＩＳ２は制御端子を有し、そこに入力される電圧が所定の電圧値よりも大きい場合には電流値を増加させ（オン状態）、所定の電圧値よりも小さいか等しい場合には電流値を減少させる（オフ状態）。例えば、電圧制御電流源ＩＳ１、ＩＳ２としてＮＰＮ型バイポーラトランジスタを使用してもよい。その場合はベース(端子)が制御端子となり、ベース-エミッタ間電圧ＶＢＥに応じてコレクタ電流ＩＣが増減する（この場合の所定の電圧値は一般的には０．６〜０．８Ｖとなる）。
【００３３】
電圧比較器２１は、電流開閉型電圧シフト回路１９，２０の出力信号、すなわち、出力電圧Ｖｔｉａ３及び出力電圧Ｖｔｉａ３´に基づいて、バイパス回路１３を制御する（バイパス電流Ｉａｇｃの量を調整する）制御信号Ｖａｇｃ１（第１の制御信号）を出力する。具体的には、電圧比較器２１は、出力電圧Ｖｔｉａ３及び出力電圧Ｖｔｉａ３´を比較し、その比較の結果によって決まる制御信号Ｖａｇｃ１を、バイパス回路１３、及び、ヒステリシス電圧比較器２２に出力する。そして、バイパス回路１３は、制御信号Ｖａｇｃ１の値に基づいて、電流の引き抜きを制御する。よって、出力電圧Ｖｔｉａ３の値が電流の引き抜きを開始すべき値となったときに制御信号Ｖａｇｃ１の値が電流引き抜き開始の値となるよう、参照電圧Ｖｒｅｆ２の値を設定しておくことで、自動的に利得を制御することができる。このため、参照電圧Ｖｒｅｆ２は、バイパス回路１３による電流の引き抜きの開始タイミングを決定する閾値電圧（第１の閾値電圧）である。
【００３４】
ヒステリシス電圧比較器２２は、制御信号Ｖａｇｃ１及び参照信号（参照電圧）Ｖｒｅｆ３に基づいて、電流開閉型電圧シフト回路１９及び電流開閉型電圧シフト回路２０のそれぞれの時定数を増減するための出力信号（出力電圧）Ｖｓｗ１（第２の制御信号）を出力する。具体的には、ヒステリシス電圧比較器２２は、制御信号Ｖａｇｃ１及び参照信号（参照電圧）Ｖｒｅｆ３に基づいて、出力信号（出力電圧）Ｖｓｗ１をローレベル（ＬＯＷ）又はハイレベル（ＨＩＧＨ）とし、電圧制御電流源ＩＳ１，ＩＳ２を制御する。すなわち、ヒステリシス電圧比較器２２は、ＬＯＷとした出力電圧Ｖｓｗ１を電圧制御電流源ＩＳ１，ＩＳ２に入力することで電圧制御電流源ＩＳ１，ＩＳ２の電流量を減少させて電源を停止（オフ状態）させ、また、ＨＩＧＨとした出力電圧Ｖｓｗ１を電圧制御電流源ＩＳ１，ＩＳ２に入力することで電圧制御電流源ＩＳ１，ＩＳ２の電流量を増加させて電源を作動（オン状態）させる。なお、ヒステリシス電圧比較器２２は、電圧制御電流源ＩＳ１，ＩＳ２の出力電流を増減させることで、電圧制御電流源ＩＳ１，ＩＳ２を制御してもよい。すなわち、電圧制御電流源ＩＳ１，ＩＳ２の電源を停止させることにかえてオン状態にて電圧制御電流源ＩＳ１，ＩＳ２の出力電流を減少させてもよいし、電圧制御電流源ＩＳ１，ＩＳ２の電源を作動させることにかえてオフ状態にて電圧制御電流源ＩＳ１，ＩＳ２の出力電流を増加させてもよい。
【００３５】
ヒステリシス電圧比較器２２は、参照電圧端子Ｔｒｅｆ３に印加された、第２の閾値電圧である参照電圧Ｖｒｅｆ３に基づいて、異なる２つの閾値、すなわち、第１閾値、及び、第１閾値よりも大きい第２閾値を設定している。ヒステリシス電圧比較器２２は、制御信号Ｖａｇｃ１に応じて、第１閾値及び第２閾値のいずれかを閾値とし、制御信号Ｖａｇｃ１と比較を行う。
【００３６】
具体的には、制御信号Ｖａｇｃ１の値が、第１閾値として設定された電圧値よりも大きい状態から減少をはじめる場合には、ヒステリシス電圧比較器２２は、第１閾値を参照電圧Ｖｒｅｆ３に基づく閾値とする。そして、ヒステリシス電圧比較器２２は、制御信号Ｖａｇｃが第１閾値よりも小さくなった場合に、出力電圧Ｖｓｗ１をＬＯＷとし、電圧制御電流源ＩＳ１，ＩＳ２の電源を停止（オフ状態）させる。すなわち、図８に示されるように、第１閾値Ｔ１よりも大きい電圧値から減少している制御信号Ｖａｇｃ１ｄの値が、第１閾値Ｔ１よりも小さくなり、入力端子Ｔｉｎに入力する電流が入力電流ＩｉｎＦとなった場合に、出力電圧Ｖｓｗ１をＬＯＷとする。なお、入力端子Ｔｉｎに入力する電流が入力電流ＩｉｎＦとなり、出力電圧Ｖｓｗ１がＬＯＷになると、電圧制御電流源ＩＳ１，ＩＳ２が停止（オフ状態）するため、図７に示されるように、出力電圧Ｖｔｉａ３及び出力電圧Ｖｔｉａ３´は大きくなる。
【００３７】
一方、制御信号Ｖａｇｃ１の値が、第１閾値よりも小さい状態から増加をはじめる場合には、ヒステリシス電圧比較器２２は、第２閾値を参照電圧Ｖｒｅｆ３に基づく閾値とする。そして、ヒステリシス電圧比較器２２は、制御信号Ｖａｇｃ１が第２閾値よりも大きくなった場合に、出力電圧Ｖｓｗ１をＨＩＧＨとし、電圧制御電流源ＩＳ１，ＩＳ２の電源を作動（オン状態）させる。すなわち、図８に示されるように、第１閾値Ｔ１よりも小さい電圧値から増加している制御信号Ｖａｇｃ１ｕの値が、第２閾値Ｔ２よりも大きくなり、入力端子Ｔｉｎに入力する電流が入力電流ＩｉｎＮとなった場合に、出力電圧Ｖｓｗ１をＨＩＧＨとする。なお、入力端子Ｔｉｎに入力する電流が入力電流ＩｉｎＮとなり、出力電圧Ｖｓｗ１がＨＩＧＨになると、電圧制御電流源ＩＳ１，ＩＳ２が起動するため、図７に示されるように、出力電圧Ｖｔｉａ３及び出力電圧Ｖｔｉａ３´は小さくなる。
【００３８】
電圧制御電流源ＩＳ１が作動している場合及び停止している場合それぞれにおける、電圧制御電流源ＩＳ１を流れる電流、及び、電圧制御電流源ＩＳ１から電圧比較器２１に流れ込む電流について説明する。電圧制御電流源ＩＳ１が作動している場合においては、電圧制御電流源ＩＳ１には電流ＩＳ（ＯＮ）が流れ、また、電圧比較器２１には電流Ｉｃｏｍｐ（ＯＮ）が流れ込む。この場合、電流ＩＳ（ＯＮ）の値は、電流Ｉｃｏｍｐ（ＯＮ）の値に比較して数１０倍〜数１００倍程度大きい。
【００３９】
一方、電圧制御電流源ＩＳ１が停止している場合においては、電圧制御電流源ＩＳ１には電流ＩＳ（ＯＦＦ）が流れ、また、電圧比較器２１には電流Ｉｃｏｍｐ（ＯＦＦ）が流れ込む。この場合、電流ＩＳ（ＯＦＦ）は無視できる程度の微小電流であり、電流Ｉｃｏｍｐ（ＯＦＦ）に比較して十分に小さい。なお、電圧制御電流源ＩＳ１が作動している場合に電圧比較器２１に流れ込む電流Ｉｃｏｍｐ（ＯＮ）と、電圧制御電流源ＩＳ１が停止している場合に電圧比較器２１に流れ込む電流Ｉｃｏｍｐ（ＯＦＦ）とは同程度の大きさである。なお、両者が数倍程度異なるような場合であっても、ＩＳ（ＯＦＦ）とＩＳ（ＯＮ）とそれぞれの電流値との関係を適当に決めることによって同様の効果を得ることができる。
【００４０】
次に、帰還制御回路１４の応答時間について説明する。帰還制御回路１４の応答時間は、フィルタ回路１８の時定数、又は、帰還制御回路１４を流れる放電電流の大きさに基づいて決まる。
【００４１】
電流開閉型電圧シフト回路１９では、出力電圧Ｖｔｉａ２がある程度まで下がるとダイオードＤ１にほとんど電流が流れなくなり、コンデンサＣ２の電圧が出力電圧となる。当該出力電圧が小さくなる速さは、コンデンサＣ２からの放電電流によって決まる。電圧制御電流源ＩＳ１が作動している場合のコンデンサＣ２からの放電電流は、電圧比較器２１に流れ込む電流Ｉｃｏｍｐ（ＯＮ）、及び、電圧制御電流源ＩＳ１を流れる電流ＩＳ（ＯＮ）である。上述したように、電流ＩＳ（ＯＮ）は電流Ｉｃｏｍｐ（ＯＮ）の数１０倍〜数１００倍程度と大きいため、コンデンサＣ２からの放電電流は大きくなり、出力電圧は比較的早く小さくなる。そのため、応答時間は短くなる。この場合には、帰還制御回路１４を流れる放電電流の大きさに基づいて決まる応答時間よりも、フィルタ回路１８の時定数で決まる応答時間を長く設定しておくことによって、帰還制御回路１４の応答時間は主にフィルタ回路１８の時定数によって決まることとなる。
【００４２】
一方、電圧制御電流源ＩＳ１が停止している場合のコンデンサＣ２からの放電電流は、電圧比較器２１に流れ込む電流Ｉｃｏｍｐ（ＯＦＦ）、及び、電圧制御電流源ＩＳ１を流れる電流ＩＳ（ＯＦＦ）である。上述したように、電流ＩＳ（ＯＦＦ）は微小電流であって無視できるため、コンデンサＣ２からの放電電流は電流Ｉｃｏｍｐ（ＯＦＦ）のみと考えることができる。よって、出力電圧は比較的ゆっくりと小さくなる。そのため、応答時間は長くなる。この場合には、フィルタ回路１８の時定数で決まる応答時間よりも、帰還制御回路１４を流れる放電電流に基づいて決まる応答時間を長く設定しておくことによって、帰還制御回路１４の応答時間は帰還制御回路１４を流れる放電電流に基づいたものとなる。
【００４３】
よって、帰還制御回路１４の応答時間は、電圧制御電流源ＩＳ１が停止しているか作動しているかに応じて変更されることとなる。すなわち、図９に示されるように、入力端子Ｔｉｎに入力する電流が入力電流ＩｉｎＦとなり、電圧制御電流源ＩＳ１が停止している場合には、応答時間は、帰還制御回路１４を流れる放電電流に基づいた応答時間ＲＴＦとなる。電圧制御電流源ＩＳ１が停止している場合の微小電流ＩＳ（ＯＦＦ）を無視し、コンデンサＣ２の容量をＣｘ、Ｉｃｏｍｐ（ＯＦＦ）の電流をＩｘ、コンデンサＣ２の電圧をΔｖｘとすると、応答時間ＲＴＦは下記式（１）により求まる。
ＲＴＦ＝（Ｃｘ/Ｉｘ）×ΔＶｘ・・・（１）
【００４４】
一方、図９に示されるように、入力端子Ｔｉｎに入力する電流が入力電流ＩｉｎＮとなり、電圧制御電流源ＩＳ１が作動している場合には、応答時間は、フィルタ回路１８の時定数に基づいた応答時間ＲＴＮとなる。よって、フィルタ回路１８の抵抗Ｒ１の抵抗値をＲｙ、コンデンサＣ１の容量をＣｙ、フィルタ回路１８の時定数をτとすると、応答時間ＲＴＮは下記式（２）により求まる。
ＲＴＮ＝τ＝Ｒｙ×Ｃｙ・・・（２）
【００４５】
次に、図５を参照して、帰還制御回路における時間毎の内部電圧信号について説明する。図５は、図４の帰還制御回路の内部電圧信号の波形を示したタイミングチャートである。各チャートは上から順に、各時間に対する、出力電圧Ｖｔｉａ１、出力電圧Ｖｔｉａ２、出力電圧Ｖｔｉａ３、出力電圧Ｖｔｉａ３´、制御信号Ｖａｇｃ１、参照電圧Ｖｒｅｆ３、出力電圧Ｖｓｗ１、及び帰還制御回路１４の応答時間を示している。
【００４６】
図５に示されるように、入力されるバースト信号には、プリアンブル信号とペイロード信号とが含まれている。プリアンブル信号は、それが受信部に入力されている間に上述した帰還動作によって帰還制御回路の内部状態を適当な状態に整え、制御信号Ｖａｇｃ１を安定化させる（出力電圧を平均化する）ために、ペイロード信号が入力される前に入力される信号である。ペイロード信号は、データの送受信のための信号である。
【００４７】
ここで、ローパスフィルタ等のフィルタ回路では、入力される信号において同符号（例えば「１」）が連続した場合又は同符号の割合が高くなった場合には、当該同符号の信号のレベルを、中心値（すなわち、符号が「１」から「０」に変わる閾値）の値に近づけようとする。この状態では、「１」レベルが中心値に近づき、「１」レベルの信号の振幅が小さくなっている。このため、受信部側で「１」「０」２値の識別誤りが起りやすくなる。時定数が小さい場合には、フィルタ回路における低域遮断周波数が高くなるため、上述した同符号連続信号に対する脆弱性がより顕著となる。一方で、時定数が大きい場合、すなわち応答時間が長い場合には、同符号が連続した場合においても、信号レベルが中心値に近づくまでの時間が長くなるため、信号レベルが中心値に近づき難くなる。よって、同符号連続信号に対する耐力を維持するためには、応答時間が長いことが好ましい。そのため、データの送受信のための信号であるペイロード信号を受信している期間（図５中の時間ｔ２〜ｔ３の期間）においては、帰還制御回路１４の応答時間が長くされていることが好ましい。
【００４８】
一方で、バースト信号とバースト信号との間には、入力信号がゼロとなる期間がある。このような期間においては、帰還制御回路を停止させて次のバースト信号を受信できるよう待機状態に戻す必要がある。このような待機状態に戻るまでの期間は、何ら通信に寄与する期間ではないため、極力短くすることが好ましい。帰還制御回路を停止させてから待機状態に戻るまでの期間（図５中の時間ｔ３〜ｔ５の期間）を短くするためには、帰還制御回路１４の応答時間を短くする必要がある。
【００４９】
本実施形態に係るＴＩＡ１では、バースト信号を受信しておらず入力電流Ｉｉｎがない状態においては、電圧制御電流源ＩＳ１，ＩＳ２が作動するとともに、バイパス回路１３による電流の引き抜きが行われない（ＡＧＣ  ＯＦＦ）ように、参照電圧Ｖｒｅｆ２，Ｖｒｅｆ３が設定されている。そして、図５に示されるように、時間ｔ０においてプリアンブル信号の入力が開始されると、出力電圧Ｖｔｉａ２及び出力電圧Ｖｔｉａ３が減少し始める。具体的には、出力電圧Ｖｔｉａ１を抵抗Ｒ１、コンデンサＣ１のフィルタで平均化している出力電圧Ｖｔｉａ２の値は減少する。また、ダイオードＤ１のアノードＤ１Ａ側電位は下がるもののカソードＤ１Ｋ側電位はコンデンサＣ２のために急激には下がらないため、出力電圧Ｖｔｉａ３の値は、コンデンサＣ２の電荷を電圧制御電流源ＩＳ１の電流値で放電する早さで減少する。出力電圧Ｖｔｉａ３の値がある値まで減少したタイミングで、制御信号Ｖａｇｃ１が減少を開始する。そして、出力電圧Ｖｔｉａ３の値が、出力電圧Ｖｔｉａ３´よりも小さくなりさらに減少してある値まで減少すると、制御信号Ｖａｇｃ１の値が電流引き抜きを開始する値となり、バイパス回路１３により電流の引き抜きが開始される（ＡＧＣ  ＯＮ）。
【００５０】
そして、出力電圧Ｖｔｉａ３の値がさらに減少し、制御信号Ｖａｇｃ１の値が、参照電圧Ｖｒｅｆ３に基づく第１閾値Ｔ１よりも小さくなったタイミング（時間ｔ１）で、出力電圧Ｖｓｗ１がＬＯＷになり、電圧制御電流源ＩＳ１，ＩＳ２が停止（オフ状態）する。参照電圧Ｖｒｅｆ３に基づく第１閾値Ｔ１の値は、少なくとも時間ｔ１がペイロード信号の受信を開始するタイミング（時間ｔ２）よりも前となるように設定されている。電圧制御電流源ＩＳ１，ＩＳ２が停止すると、帰還制御回路１４の応答時間は、帰還制御回路１４を流れる放電電流に基づいた応答時間ＲＴＦとなる。応答時間ＲＴＦは、微小な電流に基づく応答時間であるため、比較的長い。なお、電圧制御電流源ＩＳ１，ＩＳ２が停止すると、出力電圧Ｖｔｉａ３及び出力電圧Ｖｔｉａ３´は大きくなる。また、参照電圧Ｖｒｅｆ３に基づく閾値は、第１閾値Ｔ１よりも大きい第２閾値Ｔ２とされる。
【００５１】
時間ｔ２でペイロード信号の入力が開始され、時間ｔ３でペイロード信号の入力が終了する。ペイロード信号の入力が終了すると、出力電圧Ｖｔｉａ２、出力電圧Ｖｔｉａ３の値が増加し始め、伴って制御信号Ｖａｇｃ１の値が大きくなる。具体的には、出力電圧Ｖｔｉａ２の値は、抵抗Ｒ１、コンデンサＣ１によって決まる時定数で大きくなっていく。ダイオードＤ１による充電は十分に高速であるので、出力電圧Ｖｔｉａ３の値も抵抗Ｒ１、コンデンサＣ１の時定数で大きくなっていく。そして、制御信号Ｖａｇｃ１の値がある値まで大きくなると電流引き抜きを停止する（ＡＧＣ  ＯＦＦ）。さらに、制御信号Ｖａｇｃ１の値が参照電圧Ｖｒｅｆ３に基づく第２閾値よりも大きくなったタイミング（時間ｔ４）で、出力電圧Ｖｓｗ１がＨＩＧＨになり、電圧制御電流源ＩＳ１，ＩＳ２が作動する。電圧制御電流源ＩＳ１，ＩＳ２が作動すると、帰還制御回路１４の応答時間は、フィルタ回路１８の時定数τに基づいた応答時間ＲＴＮとなる。応答時間ＲＴＮは、抵抗Ｒ１の抵抗値及びコンデンサＣ１の容量に基づく応答時間であり、応答時間ＲＴＦと比較して短くするのが好適である。
【００５２】
このように、時間ｔ１〜ｔ４の期間は応答時間を比較的長い応答時間ＲＴＦとすることができるため、ペイロード信号を受信している期間において応答時間を長くでき、同符号連続信号に対する識別誤りへの耐力を維持できる。また、ぺイロード信号の入力が終了した時間ｔ３の後、時間ｔ４で応答時間を比較的短い応答時間ＲＴＮとすることができるため、電流引き抜きを停止してから待機状態に戻るまでの時間を短くすることができる。
【００５３】
次に、本実施形態に係るＴＩＡ１の作用効果について説明する。
【００５４】
本実施形態に係るＴＩＡ１では、電圧比較器２１が、電流開閉型電圧シフト回路１９の出力信号すなわち出力電圧Ｖｔｉａ３と、電流開閉型電圧シフト回路２０の出力信号すなわち第１の閾値電圧である参照電圧Ｖｒｅｆ２に基づく出力電圧Ｖｔｉａ３´とから、バイパス回路１３を制御する制御信号Ｖａｇｃ１を出力する。そのため、例えば、電流開閉型電圧シフト回路１９の出力電圧Ｖｔｉａ３が所定の値となった場合にバイパス回路１３による電流の引き抜きが開始されるように、参照電圧Ｖｒｅｆ２を設定することで、出力電圧Ｖｔｉａ３に応じて自動的に電流の引き抜きが開始され、ＴＩＡコア部１１へ入力する電流信号の時間平均が所定の値となるように制御される（なお、電流信号の時間平均に依存してＴＩＡコア部１１の入力電流に対する出力電圧の利得が変化するが、本制御は、その利得を所定の値に調整することを目標として行ってもよい。その場合には、本制御を自動利得制御（ＡＧＣ：Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）と呼ぶ）。
【００５５】
また、ヒステリシス電圧比較器２２が、電圧比較器２１が出力する制御信号Ｖａｇｃ１と、第２の閾値電圧である参照電圧Ｖｒｅｆ３とに基づき、電流開閉型電圧シフト回路１９，２０の時定数を増減するための出力信号（出力電圧）Ｖｓｗ１を出力する。このため、参照で夏Ｖｒｅｆ３の設定によって帰還制御回路１４の応答時間を適切に調整することができる。抵抗やコンデンサの値によらずに、帰還制御回路１４の応答時間の調整ができるため、ＴＩＡ１が大型化することを抑制できる。
【００５６】
また、本実施形態に係るＴＩＡ１では、電流開閉型電圧シフト回路１９が、ダイオードＤ１と、コンデンサＣ２及び電圧制御電流源ＩＳ１が並列に接続された並列回路２４とを備え、フィルタ回路１８の出力にダイオードＤ１のアノードＤ１Ａが接続され、ダイオードＤ１のカソードＤ１Ｋに並列回路２４の一方及び電圧比較器２１の入力が接続され、並列回路２４の他方が接地されている。また、電流開閉型電圧シフト回路２０が、ダイオードＤ２と、コンデンサＣ３及び電圧制御電流源ＩＳ２が並列に接続された並列回路とを備え、ダイオードＤ２のアノードＤ２Ａは、参照電圧端子Ｔｒｅｆ２に接続され、ダイオードＤ２のカソードＤ２Ｋには電圧比較器２１の入力が接続され、並列回路の他方が接地されている。そして、出力信号（出力電圧）Ｖｓｗ１が電圧制御電流源ＩＳ１，ＩＳ２に入力され、出力信号（出力電圧）Ｖｓｗ１に応じて電圧制御電流源ＩＳ１，ＩＳ２の電流量が増減する。
【００５７】
このように、電流開閉型電圧シフト回路１９にコンデンサＣ２が含まれており、コンデンサＣ２及び電圧制御電流源ＩＳ１が並列に接続されていることにより、コンデンサＣ２からの放電電流を利用して、適切に帰還制御回路１４の応答時間を調節することができる。また、出力信号（出力電圧）Ｖｓｗ１に応じて電圧制御電流源ＩＳ１，ＩＳ２の電流量を増減させることにより、作動している電圧制御電流源ＩＳ１，ＩＳ２を停止させたり、又は、停止している電圧制御電流源ＩＳ１，ＩＳ２を作動させるように参照電圧Ｖｒｅｆ３を設定することで、制御信号Ｖａｇｃ１に応じて電圧制御電流源ＩＳ１，ＩＳ２の動作状態を制御できる。
【００５８】
電圧制御電流源ＩＳ１，ＩＳ２が停止した状態（オフ状態）においては、電圧制御電流源ＩＳ１，ＩＳ２が作動した状態（オン状態）と比較して、流れる電流が減少し、帰還制御回路１４の応答時間が長くなる。このように、電圧制御電流源ＩＳ１，ＩＳ２の動作状態を切り替えることで、帰還制御回路１４の応答時間を適切に調節することができる。そして、抵抗やコンデンサの値によらずに、電圧制御電流源ＩＳ１，ＩＳ２の起動状態の切り替えで帰還制御回路１４の応答時間を調節することができるため、ＴＩＡ１が大型化することを抑制できる。以上より、本発明によれば、帰還制御回路１４の応答時間を適切に調節しながら、トランスインピーダンス増幅器の小型化を実現することができる。
【００５９】
また、本実施形態に係るＴＩＡ１は、ヒステリシス電圧比較器２２により電圧制御電流源ＩＳ１，ＩＳ２へ所定の電圧値よりも大きいハイレベル（ＨＩＧＨ）が入力されて作動させられている場合等、電圧制御電流源ＩＳ１，ＩＳ２の出力電流が増加させられている場合（オン状態）には、電流開閉型電圧シフト回路１９の電圧制御電流源ＩＳ１に流れる電流が、電流開閉型電圧シフト回路１９から電圧比較器２１に入力される電流よりも大きい。一方、ヒステリシス電圧比較器２２により電圧制御電流源ＩＳ１，ＩＳ２へ所定の電圧値よりも小さいか等しいローレベル（ＬＯＷ）が入力されて停止させられている場合等、電圧制御電流源ＩＳ１，ＩＳ２の出力電流が減少させられている場合（オフ状態）には、電流開閉型電圧シフト回路１９の電圧制御電流源ＩＳ１に流れる電流が、電流開閉型電圧シフト回路１９から電圧比較器２１に入力される電流よりも小さい。
【００６０】
これにより、電圧制御電流源ＩＳ１の電源が起動している状態ではコンデンサＣ２からの放電電流を大きくし帰還制御回路１４の応答時間を短くすることができ、また、電圧制御電流源ＩＳ１の電源が停止している状態ではコンデンサからＣ２の放電電流を小さくし帰還制御回路１４の応答時間を長くすることができる。すなわち、電圧制御電流源ＩＳ１の起動状態の切り替えによって、帰還制御回路１４の応答時間を適切に調節することができる。
【００６１】
また、本実施形態に係るＴＩＡ１は、ヒステリシス電圧比較器２２において、参照電圧Ｖｒｅｆ３に基づく、第１閾値Ｔ１、及び、第１閾値Ｔ１よりも大きい第２閾値Ｔ２が設定されており、制御信号Ｖａｇｃ１が第１閾値Ｔ１よりも小さくなった場合に電圧制御電流源ＩＳ１の電源を停止させる等、電圧制御電流源ＩＳ１の出力電流を減少させ、制御信号Ｖａｇｃ１が、第１閾値Ｔ１よりも小さい状態から増加し第２閾値Ｔ２よりも大きくなった場合に電圧制御電流源ＩＳ１の電源を起動させる等、電圧制御電流源ＩＳ１の出力電流を増加させる。参照電圧Ｖｒｅｆ３に基づく閾値として、値の異なる第１閾値Ｔ１及び第２閾値Ｔ２を設定することで、電圧制御電流源ＩＳ１の出力電流を増加させるか減少させるかの境目において、頻繁にそれぞれの状態に交互に遷移することを抑制でき、回路動作が不安定になることを抑制できる。
【００６２】
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されない。例えば、電流開閉型電圧シフト回路１９，２０のいずれもがコンデンサを含んでいるとして説明したが、これに限定されず、図１０に示される帰還制御回路１４Ａのように、電流開閉型電圧シフト回路２０がコンデンサを含まない構成であってもよい。
【００６３】
また、電流開閉型電圧シフト回路１９に含まれるダイオードの構成についても限定されず、例えば図１１に示される帰還制御回路１４ＢのようにダイオードがダイオードＤ１及びＤ１´の２つのダイオードから構成されてもよいし、それ以上の段数であってもよい。また、ダイオードが、バイポーラトランジスタのダイオード接続やＭＯＳトランジスタのダイオード接続により構成されるものであってもよい。なお、電流開閉型電圧シフト回路１９のダイオードをダイオードＤ１及びＤ１´の２つのダイオードによる構成にした場合には、電流開閉型電圧シフト回路２０のダイオードもダイオードＤ２及びＤ２´の２つのダイオードによる構成にし、ダイオードＤ２の電気的特性はダイオードＤ１の電気的特性と同一で、ダイオードＤ２‘の電気的特性はダイオードＤ１’の電気的特性と同一であることが好ましい。
【００６４】
また、電流開閉型電圧シフト回路１９、２０にて電圧制御電流源ＩＳ１、ＩＳ２は接地されるとして説明したがこれに限定されず、例えば、図１２に示される帰還制御回路１４Ｃのように、電圧制御電流源ＩＳ１、ＩＳ２が負電源ｎｓにつながれていてもよい。当該構成により、電源の数が増えるというデメリットがあるものの、電源電圧の変動に対して電圧制御電流源ＩＳ１、ＩＳ２の動作特性に余裕を持つことができる。
【００６５】
また、電圧制御電流源ＩＳ１，ＩＳ２は、独立した電流源ではなく、例えば、電圧制御電流源ＩＳ１の電流値に応じて電圧制御電流源ＩＳ２の電流値が決まるようにカレントミラー回路により構成されたものであってもよい。その場合に、ヒステリシス電圧比較器２２の出力は電圧制御電流源ＩＳ１の制御端子（例えば、バイポーラトランジスタであればベース端子）にのみ接続すればよい。
【００６６】
また、ヒステリシス電圧比較器２２により第１閾値及び第２閾値を設定するとして説明したが、ヒステリシス電圧比較器を用いず、一つの閾値により電圧制御電流源の起動作動状態を制御するものであってもよい。
【符号の説明】
【００６７】
１…ＴＩＡ、１１…ＴＩＡコア部、１２…差動増幅器、１３…バイパス回路、１４，１４Ａ，１４Ｂ，１４Ｃ…帰還制御回路、１８…フィルタ回路、１９，２０…電流開閉型電圧シフト回路、２１…電圧比較器、２２…ヒステリシス電圧比較器、２４…並列回路、Ｃ１，Ｃ２，Ｃ３…コンデンサ、Ｄ１，Ｄ２…ダイオード、Ｄ１Ａ，Ｄ２Ａ…アノード、Ｄ１Ｋ，Ｄ２Ｋ…カソード。
【図１】
2015186013.tif 000003
【図２】
2015186013.tif 000004
【図３】
2015186013.tif 000005
【図４】
2015186013.tif 000006
【図５】
2015186013.tif 000007
【図６】
2015186013.tif 000008
【図７】
2015186013.tif 000009
【図８】
2015186013.tif 000010
【図９】
2015186013.tif 000011
【図１０】
2015186013.tif 000012
【図１１】
2015186013.tif 000013
【図１２】
2015186013.tif 000014