(57)【要約】      （修正有）【課題】センシング性能の高い受発光素子の製造方法を提供する。【解決手段】第１領域１１と、第２領域１２に絶縁膜１５が形成された半導体材料からなる第１基板１０を準備する工程、一主面に一導電型の第１ドーパント部２２と、第１ドーパント部２２より高抵抗の主部２１とを有する半導体材料からなる第２基板２０を準備する工程、第１基板１０の絶縁膜１５と第２基板２０の第１ドーパント部２２とを接合する工程、第２基板２０を主部２１の厚みの途中まで薄層化する工程、薄層化された主部２１に主部２１より低抵抗の逆導電型第２ドーパント部２４を形成する受光部形成工程、第１ドーパント部２２の一部を露出させ、受光部２のコンタクト部を形成する工程、第１基板１０の第１領域１１と重なる領域に発光部１を形成する工程、第１基板１０の第１領域１１と第２領域１２との間に第２基板２０側から第１基板１０に到達する溝３を形成する工程、を有する。【選択図】図３
2015103785.tif 000002
【特許請求の範囲】
【請求項１】
一主面に第１領域と第２領域とを有し、少なくとも前記第２領域に絶縁膜が形成された半導体材料からなる第１基板を準備する、第１基板準備工程と、
前記第１基板と同じ半導体材料からなり、一主面に位置する一導電型の第１ドーパント部と、前記第１ドーパント部に比べて高抵抗の主部とを有する第２基板を準備する、第２基板準備工程と、
前記第１基板の前記第１絶縁膜と、前記第２基板の前記第１ドーパント部とを接合する、接合工程と、
前記第２基板を前記主部の厚みの途中まで薄層化する、薄層化工程と、
薄層化された前記主部に前記主部よりも低抵抗の逆導電型の第２ドーパント部を形成し、前記第１ドーパント部と薄層化された前記主部と前記第２ドーパント部とで受光部を形成する受光部形成工程と、
前記第１ドーパント部の一部を露出させ、前記受光部のコンタクト部を形成する、コンタクト部形成工程と、
上面視で、前記第１基板の前記第１領域と重なる領域に半導体層が積層されてなる発光部を形成する、発光部形成工程と、
上面視で、前記第１基板の前記第１領域と前記第２領域との間に、前記第２基板側から前記第１基板に到達する溝を形成する、溝形成工程と、を有する受発光素子の製造方法。
【請求項２】
前記第１基板準備工程において、前記第１基板としてＳｉ基板を用い、前記第１絶縁膜を、前記第１基板を熱酸化して前記第１基板の外周全体に形成する、請求項１に記載の受発光素子の製造方法。
【請求項３】
前記発光部形成工程において、前記発光部は、前記第２基板のうち前記第１領域と重なる領域に直接製膜して形成する、請求項１または２に記載の受発光素子の製造方法。
【請求項４】
前記発光部形成工程において、
前記発光部を形成する前記半導体層と同じ材料からなる第３基板を準備する工程と、
前記第３基板上に、犠牲層を介して前記半導体層をエピタキシャル成長させて複数層積層した積層体を形成する工程と、
前記積層体を、上面視で、前記第１基板の前記第１領域と重なる領域に貼り合わせる工程と、
前記犠牲層を除去して、前記第３基板を剥離する工程と、を有する、請求項１または２に記載の受発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受光素子と発光素子とが同一基板上に一体形成された受発光一体型素子の製造方法に関する。
【背景技術】
【０００２】
従来より、発光素子から被照射物へ光を照射し、被照射物へ入射する光に対する正反射光と拡散反射光とを受光素子によって受光することで被照射物の特性を検出するセンサ装置が種々提案されている。このセンサ装置は広い分野で利用されており、例えば、フォトインタラプタ、フォトカプラ、リモートコントロールユニット、ＩｒＤＡ（Infrared Data Association）通信デバイス、光ファイバ通信用装置、さらには原稿サイズセンサなど多岐にわたるアプリケーションで用いられている。
【０００３】
例えば、特許文献１には、Ｎ型シリコン基板上にｐｎ接合を有する半導体層を積層して構成された発光ダイオードが開示されている。また、例えば、特許文献２には、Ｎ型シリコン基板の一方の主面に高濃度のＰ型不純物領域を形成し、他方の主面に高濃度のＮ型不純物領域を形成して構成されたＰＩＮフォトダイオードが開示されている。
【０００４】
ところで、このような発光ダイオードおよびフォトダイオードは、共に半導体基板上に形成されているため、これらを同じ半導体基板上に一体化して形成した受発光素子として構成することが考えられる。このような受発光素子は、反射型フォトセンサや透過型フォトセンサなどの光センサ装置に適用することができる。
【０００５】
しかしながら、このように構成された受発光素子では、発光ダイオードの駆動時に供給される電流が半導体基板を介してフォトダイオードに流入し、フォトダイオードからの出力電流（受光強度に応じて出力される電流）にノイズとして混入することがあった。これにより、この受発光素子を適用した光センサ装置では、検出精度が低下するという問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−３７２８７号公報
【特許文献２】特開平９−８３００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記問題点に鑑みてなされたものであり、ノイズの混入を抑制しセンシング性能を高めた受発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る受発光素子の製造方法の一実施形態によれば、一主面に第１領域と第２領域とを有し、少なくとも前記第２領域に絶縁膜が形成された半導体材料からなる第１基板を準備する、第１基板準備工程と、前記第１基板と同じ半導体材料からなり、一主面に位置する一導電型の第１ドーパント部と、前記第１ドーパント部に比べて高抵抗の主部とを有する第２基板を準備する、第２基板準備工程と、前記第１基板の前記第１絶縁膜と、前記第２基板の前記第１ドーパント部とを接合する、接合工程と、前記第２基板を前記主部の厚みの途中まで薄層化する、薄層化工程と、薄層化された前記主部に前記主部よりも低抵抗の逆導電型の第２ドーパント部を形成し、前記第１ドーパント部と薄層化された前記
主部と前記第２ドーパント部とで受光部を形成する受光部形成工程と、前記第１ドーパント部の一部を露出させ、前記受光部のコンタクト部を形成する、コンタクト部形成工程と、上面視で、前記第１基板の前記第１領域と重なる領域に半導体層が積層されてなる発光部を形成する、発光部形成工程と、上面視で、前記第１基板の前記第１領域と前記第２領域との間に、前記第２基板側から前記第１基板に到達する溝を形成する、溝形成工程と、を有する。
【発明の効果】
【０００９】
本発明によれば、ノイズの混入を抑制した、高いセンシング性能を有する受光素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】（ａ）〜（ｃ）は、本発明の一実施形態にかかる受発光素子の製造方法の各工程を示す要部断面図である。
【図２】（ａ）〜（ｃ）は、図１に示す工程の後に続く工程を示す要部断面図である。
【図３】（ａ），（ｂ）は、図２に示す工程の後に続く工程を示す要部断面図である。
【図４】発光部１の構成の一例を示す要部断面図である。
【図５】（ａ）〜（ｄ）は、変形例１に係る受発光素子の製造方法の各工程を示す要部断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の受発光素子の製造方法の実施の形態の例について、図面を参照しつつ説明する。なお、以下の例は本発明の実施の形態を例示するものであって、本発明はこれらの実施の形態に限定されるものではない。
【００１２】
（第１基板準備工程）
図１（ａ）に示すように、半導体材料からなる第１基板１０を準備する。第１基板１０の導電型、不純物（ドーパント）濃度等は特に限定されない。この例では、第１基板１０として、リン（Ｐ）を不純物として含み、１〜５Ωの電気抵抗を有し、厚み３５０μｍのシリコン（Ｓｉ）基板を用いている。
【００１３】
第１基板１０の一主面１０ａには、上面視で互いに重なることのない第１領域１１，第２領域１２を有する。この例では、一方向に並んで存在している。
【００１４】
少なくとも第２領域１２に絶縁膜１５が形成されている。この例では、第１基板１０であるＳｉ基板を酸素雰囲気中で熱酸化させることにより、酸化膜（ＳｉＯｘ）からなる絶縁膜１５を、第１基板１０の外周全面に形成している。
【００１５】
絶縁膜１５の厚みは、電気的絶縁性を確保するために、０．５μｍ以上の厚みとすればよい。
【００１６】
上述の通り、第２領域に絶縁膜１５が形成された第１基板１０を準備することができる。
【００１７】
（第２基板準備工程）
図１（ｂ）に示すように、第２基板２０を準備する。第２基板２０は、第１基板１０と同じ材料系の半導体材料からなる。すなわちこの例ではＳｉ基板を用いる。第２基板２０は、厚み方向に順に位置する主部２１と第１ドーパント部２２とを有する。第１ドーパン
ト部２２は第２基板２０の一主面２０ａに露出するように位置している。
【００１８】
主部２１は高い電気抵抗となるように不純物量を調整する。例えば、本例では、真正半導体やＳｉ基板に意図してドーパントを混入させない、ノンドープの状態としてもよい。このような場合には、電気抵抗が２０００Ω以上となるように不純物濃度を調整する。例えば、不純物濃度を１×１０１２ａｔｏｍｓ／ｃｍ３未満とすればよい。このような主部２１の厚みとしては、例えば、３５０μｍ程度としてもよいし、それ以下でもよい。
【００１９】
第１ドーパント部２２は、一導電型を呈し、主部２１に比べ低い電気抵抗を有するように不純物濃度を調整する。なお、本例では一導電型はｎ型であり、逆導電型はｐ型である。この例では、一導電型の不純物としてリン（Ｐ）を１×１０１７〜２×１０１８ａｔｏｍｓ／ｃｍ３の濃度で含んでいる。ｎ型の不純物としては、リン（Ｐ）の他に、例えば窒素（N）、砒素（Ａｓ）、アンチモン（Ｓｂ）およびビスマス（Ｂｉ）などが挙げられ、
ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３とされる。なお、本例では一導電型はｎ型であり、他導電型はｐ型である。
【００２０】
このような第１ドーパント部２２は、主部２１上に、ドーパント濃度を制御しながらエピタキシャル成長させることで形成してもよいし、高抵抗のＳｉ基板にドーパントを熱拡散させて形成してもよいし、ドーパントを打ち込んでＳｉ基板中に作りこむようにして形成してもよい。また、第１ドーパント部２２の厚みは、例えば０．５〜３μｍとすればよい。
【００２１】
このようにして主部２１と第１ドーパント部２２を有する第２基板２０を準備することができる。
【００２２】
（接合工程）
次に、第１基板１０と第２基板２０とを接合する。具体的には、第１基板１０の絶縁膜１５と、第２基板２０の第１ドーパント部２２とを接合する。そして、上面視で、少なくとも第２領域と重なる領域において第１基板１０と第２基板２０とが接合されていればよい。この例では、第１基板１０と第２基板２０として同じ大きさの基板を用いており、かつ、絶縁膜１５が第１基板１０に一主面１０ａ全面に形成されており、第１ドーパント部２２が第２基板２０の一主面２０ａ全面に形成されている。このため、第１基板１０と第２基板２０との主面同士を全面接合している。
【００２３】
両基板の接合には、接合する面をプラズマ，イオン，中性子等により活性化して接触させることで接合してもよいし、加圧，熱処理により接合してもよい。第１基板１０と第２基板２０とが同一材料系からなるために、一般的な基板接合手法を用いることができる。
【００２４】
この接合工程において、加熱を要する場合には、第１ドーパント部２２のドーパントが拡散しないように、熱処理温度が２００℃〜３００℃を超えないよう調整してもよい。
【００２５】
（薄層化工程）
次に、図２（ａ）に示すように、第２基板２０を主部２１の厚みの途中まで薄層化する。薄層化した主部２１を、薄層部２３とする。薄層部２３は後のＰＩＮフォトダイオードのＩ層として機能するものである。このため、薄層部２３の厚みは、１０μｍ〜２０μｍ程度となるように薄層化する。
【００２６】
具体的には、第２基板２０のうち、第１基板１０との接合面と反対側の主面から、ダイシング等の機械的研削、化学的・物理的エッチング、砥粒研磨、およびそれらの組み合わせにより薄層化してもよい。また、接合工程に先立ち、第２基板２０の準備工程において
、主部２１の厚みの途中に水素（Ｈ）原子を打ち込み、脆弱部を形成させた後に接合し、接合後にこの脆弱部において第２基板２０を分割させることで、薄層化してもよい。この場合には、水素イオンの打ち込み深さを調整することにより、所望の厚みの薄層部２３を得ることができる。
【００２７】
（受光部形成工程）
次に、図２（ｂ）に示すように、薄層部２３に主部２１よりも低抵抗の逆導電型の第２ドーパント部２４を形成する。より具体的には、上面視で、薄層部２３の上面のうち、第２領域１２と重なる位置に第２ドーパント部２４を形成する。このような第２ドーパント部２４は、薄層部２３の電気抵抗よりも小さくなるように他導電型の不純物を含む。他導電型不純物としては、例えば亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、炭素（Ｃ）、ホウ素（Ｂ）、インジウム（Ｉｎ）またはセレン（Ｓｅ）などが挙げられ、ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３とされる。本例では、第２ドーパント部２４の厚さが０．５〜３μｍ程度となるように、ホウ素（Ｂ）が他導電型不純物として拡散されている。
【００２８】
このような、第２ドーパント部２４は、薄層部２３の一部に熱拡散により形成してもよいし、イオン打ち込みにより形成してもよいし、薄層部２３の上面にエピタキシャル成長により形成してもよい。熱拡散により形成する場合には、所望のマスクを形成した後に、ポリボロンフィルム（ＰＢＦ）を塗布し、窒素（Ｎ２）および酸素（Ｏ２）を含む雰囲気中で７００〜１２００℃の温度で熱拡散させることにより、ＰＢＦ中に含まれるＢを薄層部２３に拡散することで第２ドーパント部２４を形成してもよい。
【００２９】
このように、厚み方向に順に存在する第１ドーパント部２２，薄層部２３，第２ドーパント部２４とでＰＩＮ型の受光部２を構成する。薄層化工程において、薄層部２３の厚みを自由に制御することができるので、所望の特性を有する受光部２を形成することができる。また、Ｉ層として機能する部位、エピタキシャル成長させる必要がなくなるため、高い生産性を保つことができる。さらに、ＰＩＮの各層を厚み方向に並べることができる。これにより、ＰＩＮの各層が平面方向に並ぶ場合よりも発生したキャリアを効率よく光電流として検出することができる。
【００３０】
（コンタクト部形成工程）
次に、図２（ｃ）に示すように、第１ドーパント部２２の一部を露出させる。具体的には、第２領域１２と重なる部分において、その上に存在する薄層部２３，第２ドーパント部２４の一部を除去して第１ドーパント部２２の露出部２２ａを形成する。この露出部２２ａは、受光部２のカソード電極として機能する。すなわち、露出部２２ａを設けることにより、一方向に電気的な配線を引き回すことが可能となる。
【００３１】
このように露出部２２ａを形成するためには、レジストを薄層部２３及び第２ドーパント部２４の上面に塗布し、所望のパターンに加工したフォトマスクとし、所望の部位をエッチングにより除去すればよい。
【００３２】
（発光部形成工程）
次に、図３（ａ）に示すように、上面視で第１領域１１と重なる部位に発光部１を形成する。発光部１は、所望の発光波長を得られるように、バンドギャップを調整した複数の半導体層が積層されてなる。半導体層は、ＭＯＣＶＤ（有機金属化学気相成長：Metal-Organic Chemical Vapor Deposition）装置を用いて形成する。
【００３３】
このような発光部１の一例を図４に示す。図４は発光部１の要部拡大断面図である。この例では、発光部１は、第２基板２０の薄層部２３の上面に形成されている。すなわち、
Ｓｉ単結晶基板の上に形成されるものとなる。このため、まず、薄層部２３の上面には、薄層部２３と薄層部２３の上面に積層される半導体層との格子定数の差を緩衝するバッファ層１ａが形成されている。バッファ層１ａは、薄層部２３と薄層部２３の上面に形成される半導体層との格子定数の差を緩衝することによって、薄層部２３と半導体層の間に発生する格子歪などの格子欠陥を少なくし、ひいては薄層部２３の上面に形成される半導体層全体の格子欠陥または結晶欠陥を少なくする機能を有する。なお、バッファ層は緩衝層とも呼ばれる。
【００３４】
本例のバッファ層１ａは、不純物を含まないガリウム砒素（ＧａＡｓ）からなり、その厚さが２〜３μｍ程度とされている。なお、薄層部２３と薄層部２３の上面に積層される半導体層との格子定数の差が大きくない場合には、バッファ層１ａは省略することができる。
【００３５】
バッファ層１ａの上面には、下部一導電型コンタクト層１ｂが形成されている。下部一導電型コンタクト層１ｂは、ガリウム砒素（ＧａＡｓ）に一導電型不純物であるシリコン（Ｓｉ）またはセレン（Ｓｅ）などがドーピングされており、ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とされるとともに、その厚さが０．８〜１μｍ程度とされている。
【００３６】
下部一導電型コンタクト層１ｂの上面の一部は露出しており、この露出部している部分に発光部１を駆動するための電極の一方が接続される。下部一導電型コンタクト層１ｂは、下部一導電型コンタクト層１ｂに接続される電極との接触抵抗を下げる機能を有している。
【００３７】
電極は、例えば金（Ａｕ）やアルミニウム（Ａｌ）と、密着層であるニッケル（Ｎｉ）、クロム（Ｃｒ）またはチタン（Ｔｉ）とを組み合わせたＡｕＮｉ、ＡｕＣｒ、ＡｕＴｉまたはＡｌＣｒ合金などで形成されており、その厚さが０．５〜５μｍ程度とされるとともに、薄層部２３の上面から下部一導電型コンタクト層１ｂの上面を覆うように形成される絶縁層６の上に配置されているため、下部一導電型コンタクト層１ｂ以外の半導体層とは電気的に絶縁されている。
【００３８】
下部一導電型コンタクト層１ｂの上面には、第１一導電型半導体層１ｃが形成されており、後に説明する活性層１ｄに正孔を閉じ込める機能を有している。第１一導電型半導体層１ｃは、アルミニウムガリウム砒素（ＡｌＧａＡｓ）に一導電型不純物であるシリコン（Ｓｉ）またはセレン（Ｓｅ）などがドーピングされており、ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とされるとともに、その厚さが０．２〜０．５μｍ程度とされている。本例では、一導電型不純物としてシリコン（Ｓｉ）が１×１０１７〜５×１０１７ａｔｏｍｓ／ｃｍ３のドーピング濃度でドーピングされている。
【００３９】
第１一導電型半導体層１ｃの上面には、活性層１ｄが形成されており、電子や正孔などのキャリアが集中して、再結合することによって光を発する発光層として機能する。活性層１ｄは、不純物を含まないアルミニウムガリウム砒素（ＡｌＧａＡｓ）であるとともに、その厚さが０．１〜０．５μｍ程度とされている。なお、本例の活性層１ｄは、不純物を含まない層であるが、他導電型不純物を含む他導電型活性層であっても、一導電型不純物を含む一導電型活性層であってもよく、活性層１ｄのバンドギャップが第１一導電型半導体層１ｃおよび後に説明する第１他導電型半導体層１ｅのバンドギャップよりも小さくなっていればよい。
【００４０】
活性層１ｄの上面には、第１他導電型半導体層１ｅが形成されており、活性層１ｄに電子を閉じ込めるクラッド層としての機能を有している。第１他導電型半導体層１ｅは、ア
ルミニウムガリウム砒素（ＡｌＧａＡｓ）に他導電型不純物である亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）または炭素（Ｃ）などがドーピングされており、ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とされるとともに、その厚さが０．２〜０．５μｍ程度とされている。本例では、他導電型不純物としてマグネシウム（Ｍｇ）が１×１０１９〜５×１０２０ａｔｏｍｓ／ｃｍ３のドーピング濃度でドーピングされている。
【００４１】
第１他導電型半導体層１ｅの上面には、第１他導電型コンタクト層１ｆが形成されている。第１他導電型コンタクト層１ｆは、アルミニウムガリウム砒素（ＡｌＧａＡｓ）に他導電型不純物である亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）または炭素（Ｃ）などがドーピングされており、ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とされるとともに、その厚さが０．０１〜０．１μｍ程度とされている。第１他導電型コンタクト層１ｆの上面の一部は露出しており、この露出している部分に発光部１を駆動する電極の他方が接続されている。
【００４２】
なお、第１他導電型コンタクト層１ｆの上面には、第１他導電型コンタクト層１ｆの酸化を防止する機能を有するキャップ層を形成してもよい。キャップ層は、例えば不純物を含まないガリウム砒素（ＧａＡｓ）で形成して、その厚さを０．０１〜０．０３μｍ程度とすればよい。
【００４３】
このようにして構成された発光部１は、駆動する対の電極間にバイアスを印加することによって、活性層１ｄが発光して、光の光源として機能する。
【００４４】
（溝形成工程）
次に、図３（ｂ）に示すように、溝３を形成する。具体的には、上面視で第１領域１１と第２領域１２とを区切るように、薄層部２３，絶縁膜１５，絶縁膜１５で覆われた第１基板１０の内部の一部まで到達するように、ダイシングまたはディープエッチングにより行なう。
【００４５】
溝３は、第１基板１０の内部に到達すれば、その幅，深さ等は自由に設定できるが、例えば、幅を３０μｍ程度としてもよい。
【００４６】
上述の全工程を経ることにより、発光部１，受光部２が１つの基板に作りこまれた受発光素子１００を提供することができる。このような工程を経ることにより、絶縁膜１５と溝３とにより、発光部１と受光部２との間のリーク電流を遮断することができる。これにより、高いセンシング性能を有する受発光素子１００を提供することができる。
【００４７】
また、第１基板１０と第２基板２０とを同じ材料系からなる基板としてきるため、発光部１の駆動に伴う熱履歴、受発光素子１００をパッケージ化・モジュール化するための加熱工程による熱履歴が生じても、発光部１，受光部２に熱履歴に伴う予期せぬ応力の発生を抑制することができる。これにより、信頼性が高く、作業環境によらず高いセンシング性能を有する受発光素子１００を提供することができる。
【００４８】
さらに、受光部２を構成する所望の厚みを有する薄層部２３を単結晶基板の薄層化により得ることができる。単結晶の薄層化により薄層部２３を形成するため高い品質を維持しつつ、Ｉ層として機能させるために十分な厚みを高い生産性を保ちつつ実現することができる。
【００４９】
（変形例１：発光部形成工程）
上述の例では、薄層部２３の上面に発光部１を直接製膜した例を説明したが、別基板に
形成した発光部を、薄層部２３の上面に貼り合わせて形成してもよい。
【００５０】
この場合には、まず、図５（ａ）に示すように、第３基板３０を準備する。第３基板３０は、発光部１を構成する半導体層と同じ材料・同じ結晶構造を有する材料からなるものを用いる。この例では、発光部１を構成する半導体層はＧａＡｓ系であるため、ＧａＡｓ基板を用いる。
【００５１】
次に、図５（ｂ）に示すように、第３基板３０上に、犠牲層３１を介して半導体層を積層する。犠牲層３１はＡｌＡｓからなる。厚みは、例えば０．５μｍ〜１μｍ程度とすればよい。そして犠牲層３１上に、図４に示す半導体層（１ｂ〜１ｇ）を半導体層１ｇ側から順に積層する。これらの各層はＭＯＣＶＤ装置により第３基板３０の上面全面を被覆するようにエピタキシャル成長させて形成すればよい。これらの半導体層の積層体３２を形成する。
【００５２】
そして、図５（ｃ）に示すように、積層体３２を、上面視で、薄層部２３の第１基板１０の第１領域１１と重なり合う領域に貼り合わせる。この例では、積層体３２は、第３基板３０全面に形成されている。このため、積層体３２と薄層部２３全面とを接合する。
【００５３】
次に、図５（ｄ）に示すように、犠牲層３１をエッチング液で溶解させ除去することにより、積層体３２から第３基板３０を剥離させる。
【００５４】
次に、図３（ａ）に示すように積層体３２を所望の形状を有する発光部１に加工すればよい。このように、第３基板３０上に積層体３２を形成する場合には、格子定数の違いによる半導体層へ意図せぬ歪みや欠陥の発生を抑制することができる。これにより、発光部１から発光される光の強度を高めることができるので好ましい。
【００５５】
（変形例２：発光部形成工程）
上述の例では、発光部１を薄層部２３の上部に設けた例を説明したが、発光部１は第１基板１０の直上に設けてもよい。その場合には、絶縁膜１５を介して発光部１を設けてもよいし、絶縁膜１５を介さずに設けてもよい。このように、発光部１を第１基板１０の直上に設けるためには、まず、第１基板１０の第１領域１１の直上を露出させる。露出させるためには、第２基板２０を、第１基板１０に対して小さいものとし、第２領域１２の直上のみに配置するようにしてもよいし、第１領域１１も被覆するような第２基板２０を第１基板１０に接合した後に、その一部を除去してもよい。
【００５６】
そして、このようにして形成した、第１領域１１の直上の領域に発光部１を配置する。具体的には、第１領域１１に直接半導体層を製膜して形成してもよいし、変形例１に示すように、別基板に形成した半導体層を接合してもよい。
【００５７】
このようにして形成した場合には、発光部１が受光部２よりも下側に位置するものとなる。このため、発光部１からの意図せぬ光が受光部２に混入することを抑制することができる。
【００５８】
（変形例３：溝）
上述の例では、溝３が形成されているのみであったが、溝３で形成された窪み内に絶縁材料を充填させてもよい。その場合には、発光部１と受光部２とを電気的に分離しつつ、受発光素子１００の強度を高めることができる。
【００５９】
また、絶縁膜１５は、第２領域１２上のみに形成し、これと分離した第２絶縁膜を第１領域１１上に別途形成するようにしてもよい。
【符号の説明】
【００６０】
１  発光部
２  受光部
３  溝
１０  第１基板
１１  第１領域
１２  第２領域
１５  絶縁膜
２０  第２基板
２１  主部
２２  第１ドーパント部
２４  第２ドーパント部
６  絶縁層
１００  受発光素子
【図１】
2015103785.tif 000003
【図２】
2015103785.tif 000004
【図３】
2015103785.tif 000005
【図４】
2015103785.tif 000006
【図５】
2015103785.tif 000007