(57)【要約】【課題】基板に実装された２つの半導体チップが毛細管現象によって接触することを防止するためのクリアランスを確保することができる電子装置を提供する。【解決手段】基板２０は、回路チップ３０とセンサチップ４０との所定のクリアランスを確保するためのＬ字状のクリアランス確保用パターン２７を有している。そして、回路チップ３０及びセンサチップ４０は、クリアランス確保用パターン２７に基づいて所定のクリアランスを持って基板２０の一面２１に配置されている。これにより、回路チップ３０から接着剤５０が染み出したり、センサチップ４０から接着剤６０が染み出したとしても、基板２０に実装された回路チップ３０及びセンサチップ４０が毛細管現象によって接触することを防止するためのクリアランスが確保される。【選択図】図３
2015225866.tif 000002
【特許請求の範囲】
【請求項１】
一面（２１）を有する基板（２０）と、
四角形状の第１表面（３１）と、この第１表面（３１）とは反対側の第１裏面（３２）と、を有する板状の第１半導体チップ（３０）と、
前記一面（２１）と前記第１裏面（３２）との間に配置されていると共に、前記第１半導体チップ（３０）を前記基板（２０）に固定する第１接着剤（５０）と、
四角形状の第２表面（４１）と、この第２表面（４１）とは反対側の第２裏面（４２）と、を有する板状の第２半導体チップ（４０）と、
前記一面（２１）と前記第２裏面（４２）との間に配置されていると共に、前記第２半導体チップ（４０）を前記基板（２０）に固定する第２接着剤（６０）と、
を備え、
前記基板（２０）は、前記第１半導体チップ（３０）と前記第２半導体チップ（４０）との所定のクリアランスを確保するためのクリアランス確保用パターン（２７）を有し、
前記第１半導体チップ（３０）及び前記第２半導体チップ（４０）は、前記クリアランス確保用パターン（２７）に基づいて前記所定のクリアランスを持って前記基板（２０）の一面（２１）に配置されていることを特徴とする電子装置。
【請求項２】
前記クリアランス確保用パターン（２７）は、前記第１表面（３１）及び前記第２表面（４１）の角部に沿ってＬ字状に設けられていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記クリアランス確保用パターン（２７）は、前記第１半導体チップ（３０）及び前記第２半導体チップ（４０）のうちのいずれか一方または両方の周囲に点状に少なくとも３カ所設けられていることを特徴とする請求項１に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの半導体チップが基板に実装された電子装置に関する。
【背景技術】
【０００２】
従来より、パッドと板状の半導体チップとがボンディングワイヤで電気的に接続された構造を有する電子装置が、例えば特許文献１で提案されている。半導体チップは、接着剤によって板状の土台に固定されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１４６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、土台には別の半導体チップが実装される構成が考えられる。さらに、センサ装置の小型化の要望から、土台の小型化が要求される。したがって、２つの半導体チップは互いに近づけられて土台に配置されることになる。
【０００５】
また、土台の表面に塗布された接着剤が半導体チップによって押し潰されることで、接着剤が土台と半導体チップとの隙間に濡れ広がる。これにより、半導体チップが接着剤を介して土台に固定される。
【０００６】
しかしながら、２つの半導体チップの距離が非常に近いので、毛細管現象によって２つの半導体チップの間に接着剤が入り込むと共に２つの半導体チップが接触してしまうという問題がある。このため、２つの半導体チップが毛細管現象によって接触しないようにクリアランスを持って配置する必要がある。２つの半導体チップの距離を大きくすれば毛細管現象が発生しないが、この場合は土台の小型化を満たすことができない。
【０００７】
なお、接着剤の量を少なくすることが考えられる。しかし、接着剤が土台と半導体チップとの間の隙間全体に濡れ広がらないので、隙間の一部が残った状態となる。そして、半導体チップのうち隙間に対応した位置にワイヤボンディングが行われると、半導体チップが接着剤で支持されていないので半導体チップに対するワイヤボンディングの接合性が悪くなってしまう。このため、半導体チップに対するワイヤボンディングが不均一になってしまう。したがって、接着剤の量を少なくすることは好ましくない。
【０００８】
本発明は上記点に鑑み、基板に実装された２つの半導体チップが毛細管現象によって接触することを防止するためのクリアランスを確保することができる電子装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、一面（２１）を有する基板（２０）を備えている。また、四角形状の第１表面（３１）と、この第１表面（３１）とは反対側の第１裏面（３２）と、を有する板状の第１半導体チップ（３０）を備えている。また、一面（２１）と第１裏面（３２）との間に配置されていると共に、第１半導体チップ（３０）を基板（２０）に固定する第１接着剤（５０）を備えている。
【００１０】
さらに、四角形状の第２表面（４１）と、この第２表面（４１）とは反対側の第２裏面（４２）と、を有する板状の第２半導体チップ（４０）を備えている。また、一面（２１）と第２裏面（４２）との間に配置されていると共に、第２半導体チップ（４０）を基板（２０）に固定する第２接着剤（６０）を備えている。
【００１１】
そして、基板（２０）は、第１半導体チップ（３０）と第２半導体チップ（４０）との所定のクリアランスを確保するためのクリアランス確保用パターン（２７）を有している。
【００１２】
また、第１半導体チップ（３０）及び第２半導体チップ（４０）は、クリアランス確保用パターン（２７）に基づいて所定のクリアランスを持って基板（２０）の一面（２１）に配置されていることを特徴とする。
【００１３】
これによると、各半導体チップ（３０、４０）は、クリアランス確保用パターン（２７）によって所定のクリアランスを持って離されている。このため、第１接着剤（５０）及び第２接着剤（６０）が染み出したとしても、基板（２０）に実装された２つの半導体チップ（３０、４０）が毛細管現象によって接触することを防止するためのクリアランスを確保することができる。
【００１４】
なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態に係る電子装置の平面図である。
【図２】図１のII−II断面図である。
【図３】回路チップ及びセンサチップが実装された基板の平面図である。
【図４】本発明の第２実施形態に係る基板の平面図である。
【図５】本発明の第３実施形態に係る基板の平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１７】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態に係る電子装置は、加速度や角速度等のように検出軸が設定された物理量を検出するセンサ装置として構成されたものである。
【００１８】
図１に示されるように、電子装置は、ケース１０、基板２０、回路チップ３０、及びセンサチップ４０を備えて構成されている。
【００１９】
ケース１０は、電子装置の外観をなすものであり、例えば樹脂材料が成形されたものである。ケース１０は、穴部１１及びターミナル１２を有している。穴部１１は、ケース１０の外壁面の一部が凹んだ部分であり、壁部１３及び底部１４で構成されている。ターミナル１２は、一端が穴部１１の底部１４に露出すると共に、他端がケース１０に設けられた図示しないコネクタ部に露出するようにケース１０にインサート成形されている。
【００２０】
また、ケース１０はリブ１５を有している。リブ１５は、穴部１１の壁部１３の一部が基板２０側に突出した部分である。なお、ケース１０の穴部１１には図示しない蓋部が設けられる。
【００２１】
基板２０は、一面２１を有する板状のものである。本実施形態では、基板２０は一面２１が四角形状をなしている。基板２０は、一面２１が穴部１１の開口側に向けられた状態で穴部１１の底部１４に配置されている。
【００２２】
基板２０は、例えば複数のセラミック基板が積層されて構成されている。基板２０は、各セラミック基板の貼り合わせ部に図示しない配線パターンを有している。
【００２３】
そして、図２に示されるように、基板２０は、一面２１に回路チップ３０及びセンサチップ４０が実装され、一面２１とは反対側の他面２２にチップコンデンサ２３が実装された状態で接着剤２４によりケース１０に固定されている。なお、ケース１０の底部１４には凹部１６が形成されている。チップコンデンサ２３はこの凹部１６に位置している。
【００２４】
また、図３に示されるように、基板２０は、外縁部の一部が切り取られた切り欠き部２５を有している。言い換えると、切り欠き部２５は基板２０の外縁部のうちの一部が内側に凹んだ凹部であり、いわゆるキャスタレーションである。なお、切り欠き部２５は基板２０の厚み方向に貫通しており、スリット状になっている。
【００２５】
本実施形態では、切り欠き部２５は各側面に形成されている。すなわち、基板２０は４つの側面の全てに切り欠き部２５を有している。そして、図１に示されるように、基板２０の切り欠き部２５にケース１０のリブ１５が嵌め込まれることで、ケース１０の穴部１１において基板２０の位置が固定される。
【００２６】
さらに、図３に示されるように、基板２０は、一面２１に形成されたパッド２６及びクリアランス確保用パターン２７を有している。
【００２７】
パッド２６は、回路チップ３０及びセンサチップ４０の周囲に複数形成されている。本実施形態では、パッド２６は回路チップ３０及びセンサチップ４０の配列方向に沿って２列設けられている。パッド２６は例えばＡｕめっきにより形成されている。
【００２８】
パッド２６のうち最もターミナル１２側のパッド２６は基板２０の配線パターンとターミナル１２とを電気的に接続するために利用される。したがって、図１及び図２に示されるように、当該パッド２６とターミナル１２とがボンディングワイヤ１７で電気的に接続されている。
【００２９】
クリアランス確保用パターン２７は、回路チップ３０とセンサチップ４０との所定のクリアランスを確保するためのパターンである。図３に示されるように、本実施形態では、クリアランス確保用パターン２７は、回路チップ３０の４つの角部に沿ってＬ字状に４カ所設けられている。また、センサチップ４０の４つの角部のうちの対角関係にある一対の角部に沿ってＬ字状に２カ所設けられている。
【００３０】
クリアランス確保用パターン２７は、例えばＡｕめっきにより形成されている。この場合、クリアランス確保用パターン２７は、パッド２６を形成する工程と同一の工程で基板２０の一面２１に形成される。
【００３１】
具体的には、基板２０が用意され、基板２０の一面２１にマスクが設けられる。マスクには、パッド２６及びクリアランス確保用パターン２７に対応した部分に開口部が設けられている。この後、めっき工程が行われることにより、基板２０の一面２１のうちマスクから露出した部分にパッド２６及びクリアランス確保用パターン２７が同時に形成される。
【００３２】
なお、めっき工程ではなく蒸着工程等の他の工程によってパッド２６等が同一工程で形成されても良い。同一工程で形成されることで、製造工程が簡略化されるというメリットもある。
【００３３】
回路チップ３０は、センサチップ４０のセンサ出力に対して信号変換機能等を有する電子部品である。図２に示されるように、回路チップ３０は、四角形状の表面３１と、この表面３１とは反対側の裏面３２と、を有する板状のチップである。そして、回路チップ３０は、基板２０の一面２１と裏面３２との間に配置された接着剤５０により基板２０に固定されている。
【００３４】
そして、回路チップ３０は、クリアランス確保用パターン２７を位置決めパターンとして基板２０の一面２１に位置決め配置されている。例えば、クリアランス確保用パターン２７が位置決めパターンとしてカメラで認識されると共に回路チップ３０の側面や角部がカメラで認識される。そして、回路チップ３０が当該クリアランス確保用パターン２７に従ってマウント装置によって接着剤５０の上にマウントされる。
【００３５】
さらに、図３に示されるように、回路チップ３０の表面３１に形成されたパッド３３と基板２０のパッド２６とがボンディングワイヤ３４によって電気的に接続されている。
【００３６】
センサチップ４０は、特定の方向に物理量を検出する検出軸が設定されたセンシング部を有するセンサデバイスである。センシング部は、例えば櫛歯状の可動電極と固定電極とを有して構成されている。このような構成により、可動電極に加速度等の物理量が印加されることで可動電極と固定電極との間の静電容量が変化する。これにより、当該静電容量の変化に応じた加速度等の物理量が検出されるようになっている。
【００３７】
図２に示されるように、センサチップ４０は、四角形状の表面４１と、この表面４１とは反対側の裏面４２と、を有する板状のチップである。そして、センサチップ４０は、基板２０の一面２１と裏面４２との間に配置された接着剤６０により基板２０に固定されている。
【００３８】
さらに、センサチップ４０は、クリアランス確保用パターン２７を位置決めパターンとして基板２０の一面２１に位置決め配置されている。なお、センサチップ４０も回路チップ３０と同様にマウント装置によって基板２０にマウントされている。
【００３９】
そして、図２及び図３に示されるように、センサチップ４０の表面４１に形成されたパッド４３と回路チップ３０のパッド３３とがボンディングワイヤ４４によって電気的に接続されている。これにより、センサチップ４０のセンサ出力が回路チップ３０で処理される。
【００４０】
以上説明したように、本実施形態に係る電子装置の構成では、回路チップ３０の第１表面３１及びセンサチップ４０の第２表面４１の角部に沿ってＬ字状のクリアランス確保用パターン２７が基板２０に設けられている。そして、回路チップ３０及びセンサチップ４０は、クリアランス確保用パターン２７に基づいて所定のクリアランスを持って基板２０の一面２１に配置されている。このように、クリアランス確保用パターン２７によって基板２０に実装された回路チップ３０とセンサチップ４０とが毛細管現象によって接触することを防止するためのクリアランスを確保することができる。
【００４１】
そして、回路チップ３０とセンサチップ４０との隙間が確実に確保されているので、接着剤５０が回路チップ３０から染み出したり、センサチップ４０から接着剤６０が染み出したとしても、回路チップ３０とセンサチップ４０との隙間に毛細管現象が発生しない。したがって、回路チップ３０とセンサチップ４０との接触が起こらないようにすることができる。
【００４２】
さらに、クリアランス確保用パターン２７が回路チップ３０及びセンサチップ４０の位置決めのために用いられるので、回路チップ３０やセンサチップ４０が基板２０の一面２１において回転した状態で固定されることを防止することができる。特に、センサチップ４０には検出軸が設定されているので、検出軸が傾いた状態でセンサチップ４０が基板２０に固定されることを防止することができる。
【００４３】
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、回路チップ３０が特許請求の範囲の「第１半導体チップ」に対応し、センサチップ４０が特許請求の範囲の「第２半導体チップ」に対応する。また、接着剤５０が特許請求の範囲の「第１接着剤」に対応し、接着剤６０が特許請求の範囲の「第２接着剤」に対応する。
【００４４】
さらに、回路チップ３０の表面３１が特許請求の範囲の「第１表面」に対応し、裏面３２が特許請求の範囲の「第１裏面」に対応する。また、センサチップ４０の表面４１が特許請求の範囲の「第２表面」に対応し、裏面４２が特許請求の範囲の「第２裏面」に対応する。
【００４５】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図４に示されるように、クリアランス確保用パターン２７は、回路チップ３０の周囲に点状に３カ所設けられている。このように、クリアランス確保用パターン２７を線状のパターンではなく点状に設けることができる。また、３カ所設けられていることにより、回路チップ３０やセンサチップ４０が回転した状態で配置されることを防止することができる。なお、「点状」とは、円状及び楕円状の両方を含んでいる。
【００４６】
（第３実施形態）
本実施形態では、第２実施形態と異なる部分について説明する。図５に示されるように、クリアランス確保用パターン２７は、回路チップ３０の周囲に点状に３カ所設けられていると共に、回路チップ３０とセンサチップ４０との間に１カ所設けられている。つまり、本実施形態では、クリアランス確保用パターン２７は４カ所設けられている。このように、クリアランス確保用パターン２７の数を増やすことにより、回路チップ３０とセンサチップ４０とのクリアランスの確保の精度を上げることができる。
【００４７】
（他の実施形態）
上記各実施形態で示された電子装置の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、クリアランス確保用パターン２７は、図３〜図５で示されたパターンに限られず、他のパターンでも良い。また、クリアランス確保用パターン２７は、Ａｕめっき等のめっき膜に限られず、Ａｇペースト等の導電性接着剤でも良い。
【００４８】
さらに、第２実施形態ではクリアランス確保用パターン２７は回路チップ３０の周囲に設けられ、第３実施形態ではクリアランス確保用パターン２７は回路チップ３０及びセンサチップ４０の両方の周囲に設けられていたが、これは配置の一例である。したがって、クリアランス確保用パターン２７は、回路チップ３０及びセンサチップ４０のうちのいずれか一方または両方の周囲に点状に少なくとも３カ所設けられていれば良い。
【００４９】
例えば、クリアランス確保用パターン２７は、回路チップ３０の１つの角部に２カ所ずつ、合計８個のパターンが設けられていても良い。また、クリアランス確保用パターン２７は、回路チップ３０及びセンサチップ４０との間に１カ所、回路チップ３０の周囲に２カ所、合計３カ所に設けられていても良い。このように、クリアランス確保用パターン２７は、少なくとも３カ所設けられていれば良い。
【符号の説明】
【００５０】
１７、３１、４４  ボンディングワイヤ
２０              基板
２１              一面
２７              クリアランス確保用パターン
３０              回路チップ（第１半導体チップ）
３１              表面（第１表面）
３２              裏面（第１裏面）
４０              センサチップ（第２半導体チップ）
４１              表面（第２表面）
４２              裏面（第２裏面）
５０              接着剤（第１接着剤）
６０              接着剤（第２接着剤）
【図１】
2015225866.tif 000003
【図２】
2015225866.tif 000004
【図３】
2015225866.tif 000005
【図４】
2015225866.tif 000006
【図５】
2015225866.tif 000007