(57)【要約】【課題】発振装置の出力を生成するための発振回路の発振出力とデジタル制御回路３３のクロックとを兼用する発振装置において、発振装置を安定して立ち上げる技術を提供すること。【解決手段】電源投入後、起動時用の発振回路５１の発振出力をデジタル制御回路３３のクロックとして使用し、第１の発振回路１１の発振周波数を基本波からオーバートーンに切り替え、発振出力が安定した後、第１の発振回路１１の発振出力をデジタル制御回路３３のクロックとして使用するように切り替える。デジタル制御回路３３に供給されるクロックに、第１の発振回路１１の発振出力を基本波からオーバートーンに切り替えたときに発生する周波数の乱れが含まれず、安定したクロックになる。そのため電源投入後の発振装置の立ち上がり初期においてデジタル制御回路３３内に一旦設定されたパラメータが変わる虞がない。【選択図】図１
2015198291.tif 000002
【特許請求の範囲】
【請求項１】
水晶片に電極を設けて構成した主水晶振動子と、
この主水晶振動子を発振させるための主発振回路と、
電源投入時には前記主発振回路が基本波で発振するための発振パラメータを設定し、前記主発振回路が基本波で発振した後、予め設定されたシーケンスに従ってオーバートーンで発振するための発振パラメータに変更するパラメータ設定部と、を含む集積回路部と、
電源投入により発振する起動時用の発振回路と、
前記主発振回路が基本波の発振からオーバートーンの発振に切り替わってその発振が安定するタイミングを見込んで予め設定された時点でタイムアップするタイマと、
前記集積回路部にクロック信号を供給するための信号ラインが電源投入時には、起動時用の発振回路側に切り替わっているように設定され、前記タイマのタイムアップ時に前記信号ラインが起動時用の発振回路から主発振回路側に切り替えるクロック切り替え部と、を備え、
前記主発振回路の発振出力に基づいて発振装置としての周波数信号が出力されることを特徴とする発振装置。
【請求項２】
水晶片に電極を設けて構成した主水晶振動子及びこの主水晶振動子を発振させるための主発振回路と、
水晶片に電極を設けて構成した副水晶振動子及びこの副水晶振動子を発振させるための副発振回路と、
電源投入時には前記主発振回路及び副発振回路が基本波で発振するための発振パラメータを設定し、前記主発振回路が基本波で発振した後、予め設定されたシーケンスに従ってオーバートーンで発振するための発振パラメータに変更し、また前記副発振回路が基本波で発振した後、予め設定されたシーケンスに従ってオーバートーンで発振するための発振パラメータに変更するパラメータ設定部と、を含む集積回路部と、
電源投入により発振する起動時用の発振回路と、
前記主発振回路及び副発振回路の一方が基本波の発振からオーバートーンの発振に切り替わってその発振が安定するタイミングを見込んで予め設定された時点でタイムアップするタイマと、
前記集積回路部にクロック信号を供給するための信号ラインが電源投入時には、起動時用の発振回路側に切り替わっているように設定され、前記タイマのタイムアップ時に前記信号ラインが起動時用の発振回路から前記一方の発振回路側に切り替えるクロック切り替え部と、を備え、
前記主発振回路の発振出力に基づいて発振装置としての周波数信号が出力されることを特徴とする発振装置。
【請求項３】
前記タイマは、前記起動時用の発振回路の発振出力に基づいて動作することを特徴とする請求項１または２記載の発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路部により発振回路の発振パラメータを基本波からオーバートーンに切り替える発振装置に関する。
【背景技術】
【０００２】
環境温度に対してきわめて温度安定度の高い発振装置として特許文献１に記載されたＯＣＸＯ（Oven controlled crystal oscillator）が知られている。図４は、ＯＣＸＯの一例を示す。このＯＣＸＯにおいては、第１及び第２の水晶振動子１０、２０から各々出力される周波数差に対応する信号を温度検出値として求め、ＶＣＸＯ（Voltage controlled crystal oscillator:電圧制御水晶発振器）４３から出力される周波数変動が抑えられるようにヒーター４６の出力が補正される。また温度検出値に基づいて補正値演算部３２を介して設定周波数が補正される。ＯＣＸＯの各部については、実施の形態で説明するため、この背景技術の項目では必要に応じて各部の概略のみを説明するにとどめる。このＯＣＸＯにおいて、第１の発振回路１１、第２の発振回路２１及びデジタル制御回路３３などは共通のＬＳＩである集積回路部３を構成する。
【０００３】
オーバートーン同士の周波数差と温度との関係について直線性が高いことからＯＣＸＯはオーバートーンで発振させるが、使用する水晶のカットに応じて発振回路の発振パラメータが異なる。そのため電源投入後に集積回路部３により、接続された水晶に応じた発振回路のパラメータが設定される。パラメータの設定は例えば集積回路部３に発振回路を構成するインダクタンス値が互いに異なるインダクタと容量値が互いに異なるコンデンサが用意されており、その組み合わせが決定されることにより行われる。具体的には外部のコンピュータから発振装置に指示を入力し、外部メモリ３４に書き込まれているパラメータの値をシーケンサを介して読み出し、スイッチの組み合わせが決定される。
【０００４】
この集積回路部３は例えば第１の発振回路１１から出力されるパルスをクロックとして以後動作するが、電源投入時には第１の発振回路１１が立ち上がっていないため、発振装置を安定して立ち上げるための工夫が必要となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−５１６７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はこのような事情の下になされたものであり、その目的は、クロックを生成するための水晶振動子と、発振回路と、発振回路の発振パラメータなどのパラメータを設定するデジタル制御回路を備え、発振装置の出力を生成するための発振回路の発振出力とデジタル制御回路のクロックとを兼用する発振装置において、発振装置を安定して立ち上げる技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の発振装置は、水晶片に電極を設けて構成した主水晶振動子と、
この主水晶振動子を発振させるための主発振回路と、
電源投入時には前記主発振回路が基本波で発振するための発振パラメータを設定し、前記主発振回路が基本波で発振した後、予め設定されたシーケンスに従ってオーバートーンで発振するための発振パラメータに変更するパラメータ設定部と、を含む集積回路部と、
電源投入により発振する起動時用の発振回路と、
前記主発振回路が基本波の発振からオーバートーンの発振に切り替わってその発振が安定するタイミングを見込んで予め設定された時点でタイムアップするタイマと、
前記集積回路部にクロック信号を供給するための信号ラインが電源投入時には、起動時用の発振回路側に切り替わっているように設定され、前記タイマのタイムアップ時に前記信号ラインが起動時用の発振回路から主発振回路側に切り替えるクロック切り替え部と、を備え、
前記主発振回路の発振出力に基づいて発振装置としての周波数信号が出力されることを特徴とする。
【０００８】
また本発明の発振装置は、水晶片に電極を設けて構成した主水晶振動子及びこの主水晶振動子を発振させるための主発振回路と、
水晶片に電極を設けて構成した副水晶振動子及びこの副水晶振動子を発振させるための副発振回路と、
電源投入時には前記主発振回路及び副発振回路が基本波で発振するための発振パラメータを設定し、前記主発振回路が基本波で発振した後、予め設定されたシーケンスに従ってオーバートーンで発振するための発振パラメータに変更し、また前記副発振回路が基本波で発振した後、予め設定されたシーケンスに従ってオーバートーンで発振するための発振パラメータに変更するパラメータ設定部と、を含む集積回路部と、
電源投入により発振する起動時用の発振回路と、
前記主発振回路及び副発振回路の一方が基本波の発振からオーバートーンの発振に切り替わってその発振が安定するタイミングを見込んで予め設定された時点でタイムアップするタイマと、
前記集積回路部にクロック信号を供給するための信号ラインが電源投入時には、起動時用の発振回路側に切り替わっているように設定され、前記タイマのタイムアップ時に前記信号ラインが起動時用の発振回路から前記一方の発振回路側に切り替えるクロック切り替え部と、を備え、
前記主発振回路の発振出力に基づいて発振装置としての周波数信号が出力されることを特徴としてもよい。
【０００９】
さらには、本発明の発振装置は、前記タイマは、前記起動時用の発振回路の発振出力に基づいて動作することを特徴としてもよい。
【発明の効果】
【００１０】
本発明は、電源投入後、起動時用の発振回路の発振出力をデジタル制御回路のクロックとして使用し、主発振回路の発振周波数を基本波からオーバートーンに切り替え、発振出力が安定した後、主発振回路の発振出力をデジタル制御回路のクロックとして使用するように切り替えるようにしている。従ってデジタル制御回路に供給されるクロックに、主発振回路の発振出力を基本波からオーバートーンに切り替えたときに発生する周波数の乱れが含まれず安定したクロックになる。そのため電源投入後の発振装置の立ち上がり初期においてデジタル制御回路内に一旦設定されたパラメータが変わる虞がない。起動時用の発振回路は電源投入初期だけに用いられるので、低価格な簡単な発振回路を用いることができ、また主発振回路の発振出力が安定した後は、この発振出力をクロックとして用いているのでデジタル制御回路による制御動作について高信頼性が確保される。また発振装置の周波数信号を出力する主発振回路の他に副発振回路を設けた装置において副発振回路の一方について基本波からオーバートーンに切り替え、このオーバートーンの発振出力をクロックとして用いる場合にも同様の構成を採用することにより同様の効果が得られる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態に係るＯＣＸＯを示すブロック図である。
【図２】第１の発振回路の発振出力の波形を示す特性図である。
【図３】本発明の実施の形態にかかる発振装置の動作を示すタイムチャートである。
【図４】従来のＯＣＸＯを示すブロック図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態にかかる発振装置を用いたＯＣＸＯについて説明する。図１は、ＯＣＸＯのブロック図を示す。このＯＣＸＯは、主水晶振動子である第１の水晶振動子１０と、副水晶振動子である第２の水晶振動子２０とを備え、第１及び第２の水晶振動子１０、２０はＡＴカットされた水晶片と励振電極とにより構成されている。この例において第１の水晶振動子１０及び第２の水晶振動子２０は、互いに等しい周囲温度に置かれるように、共通のパッケージ１２内に互いに近接して収納されている。第１の水晶振動子１０は、パッケージ１２の外部に設けられる主発振回路である第１の発振回路１１に接続され、第２の水晶振動子２０は、同じくパッケージ１２の外部に設けられる副発振回路である第２の発振回路２１に接続される。
【００１３】
第１の水晶振動子１０に接続された第１の発振回路１１及び第２の水晶振動子２０に接続された第２の発振回路２１の後段側には、周波数差検出部３１、補正値演算部３２、ＤＤＳ回路部４０１、ＰＬＬ回路部４１、ローパスフィルタ（ＬＰＦ）４２、ＶＣＸＯ４３が接続されている。
【００１４】
図中３４は、EEPROM（Electrically Erasable Programmable Read-Only Memory）からなる外部メモリであり、３５は外部メモリ３４を集積回路部３（後述）に接続する接続端子である。外部メモリ３４には、補正値演算部３２で用いられる前記多項式近似係数及び周波数設定値、第１の発振回路１１及び第２の発振回路２１の各発振パラメータ、などが格納されている。発振パラメータは、例えばオーバートーンで発振させるための負性抵抗に応じたパラメータの値である。より具体的には、例えば集積回路部３に用意されている複数のコンデンサ、インダクタを選択するためのスイッチに関する情報である。
【００１５】
図中３７はアナログ／デジタル（Ａ／Ｄ）変換器であり、集積回路部３に供給されるアナログの直流電圧信号Ｖcをデジタルの直流電圧信号に変換する。図中４４は、パラメータ設定部であるデジタル制御回路３３と外部コンピュータ３９とを接続する端子である。外部コンピュータ３９により、ＯＣＸＯのユーザーは前記デジタル制御回路３３に含まれるレジスタの各データを変更することができる。例えば予め設定された周波数設定値を変更して、ＯＣＸＯの出力周波数を変更することができる。また例えばデジタル制御回路３３には、第１の発振回路１１及び第２の発振回路２１の発振出力を基本波で発振させるためのパラメータが記憶されている。この場合には、電源投入時に外部メモリ３４内のパラメータ値を読み出さずに、デジタル制御回路３３が動作状態になったときに第１の発振回路１１及び第２の発振回路２１の各々が基本波で発振する。そしてデジタル制御回路３３は、所定のシーケンスに基づいて、例えば電源投入時から設定時間が経過された後に、第１の発振回路１１及び第２の発振回路２１のオーバートーンの発振パラメータを外部メモリ３４から読み出して負性抵抗を変更し、両発振回路１１、２１の発振出力を基本波からオーバートーンに切り替える。なお外部メモリ３４に第１の発振回路１１及び第２の発振回路２１の発振出力を基本波で発生させるためのパラメータを書き込み、デジタル制御回路３３が動作した後にこのパラメータを読みだすようにしてもよい。
【００１６】
ＯＣＸＯには温度の検出結果に基づいて、第１及び第２の水晶振動子１０，２０が置かれる雰囲気が設定温度となるようにその温度を調整するためのヒーター制御回路４５が設けられている。ヒーター制御回路４５は、周波数差検出部３１から出力された温度検出値（デジタル値）と、デジタル制御回路３３から出力される予め設定された温度設定値とに応じて、ヒーター４６の供給電力を制御する。
またＯＣＸＯには、例えばコルピッツ回路で構成された起動時用の発振回路５１が設けられている。起動時用の発振回路５１は発振装置の電源投入時の初期においてデジタル制御回路３３にクロックを供給するためのものでありデジタル制御回路３３が動作可能なクロックの周波数の範囲内の周波数で発振する。
【００１７】
さらにＯＣＸＯはクロック切り替え部となるセレクタ５２を備えている。セレクタ５２の一方の被選択信号の入力端には第１の発振回路１１の発振出力の信号ラインが接続され、セレクタ５２の他方の被選択信号の入力端には、起動時用の発振回路５１の発振出力の信号ラインが接続されている。セレクタ５２は、選択信号の入力端に論理「０」が入力されているときには、他方の被選択信号の入力端に入力された信号（起動時用の発振回路５１の発振出力）を選択して出力し、選択信号の入力端に論理「１」が入力されているときには、一方の被選択信号の入力端に入力された信号（第１の発振回路１１の発振出力）を選択するように構成されている。セレクタ５２の選択信号の入力端には、タイマ５３が接続されている。タイマ５３は、例えば起動時用の発振回路５１からカウントすべきパルスが入力され、このパルス数が予め設定したカウント値に達するまでは出力が論理「０」であり、予め設定したカウント値に達したときにタイムアップとなって、論理「１」をセレクタ５２に選択信号として出力する。タイマ５３が起動してからタイムアップに至るまでの時間（カウント値）は、後述するように発振装置の電源投入により第１の発振回路１１が基本波で発振し、次いでオーバートーンに切り替わる動作において、電源投入時からオーバートーンの発振が安定するまでの時間を見込んで設定される。
【００１８】
上記の第１及び第２の発振回路１１、２１、起動時用の発振回路５１、周波数差検出部３１、補正値演算部３２、ＤＤＳ回路部４０１、ＰＬＬ回路部４１、ヒーター制御回路４５、デジタル制御回路３３、アナログデジタル変換器３７、セレクタ５２、タイマ５３については、共通の集積回路である集積回路部３に含まれる。
【００１９】
本発明の実施の形態にかかるＯＣＸＯでは、電源を投入すると、起動時用の発振回路５１が発振する。タイマ５３が起動時用の発振回路５１から出力されるパルスをカウントする。このときタイマ５３の出力は論理「０」であるからセレクタ５２は起動時用の発振回路５１側の信号路を選択しているので、起動時用の発振回路５１の発振出力がデジタル制御回路３３に入力される。デジタル制御回路３３が動作し、第１の発振回路１１、第２の発振回路２１が基本波で発振できる負性抵抗値を決定するパラメータ値を読み出して、第１の発振回路１１、第２の発振回路２１の負性抵抗値を設定する。具体的には、複数用意されたコンデンサやインダクタなどの回路素子群から、対応する回路素子が選択される。
【００２０】
第１の発振回路１１、第２の発振回路２１は、基本波でしばらく発振した後、オーバートーンに切り替わる。この切り替わりは、デジタル制御回路３３が外部メモリ５４からオーバートーンの負性抵抗値を決定するパラメータ値を読み出し、負性抵抗値を新たに設定することにより行われる。第１の発振回路１１及び第２の発振回路２１を最初基本波で発振させる理由は、集積回路部３を共通化し、かつ水晶片については種々のカットのものを適用できるようにするためである。第１の発振回路１１、第２の発振回路２１を最初からオーバートーンで発振させようとすると、負性抵抗値の自由度が小さいことから、集積回路部３の共通化が困難となる。
【００２１】
一方、起動時用の発振回路５１は、第１の発振回路１１、第２の発振回路２１のように温度検出のために用いられるものではなく、第１の発振回路１１、第２の発振回路２１に比べて周波数温度特性のスペックに基づく制限などがなく、集積回路部３に対して電源投入後の初期だけクロックを供給するものであることから、ラフな回路でよい。従って起動時用の発振回路５１は、電源を投入すると、事前に決められた負性抵抗値により例えば基本波で発振する。
【００２２】
ところで、第１の発振回路１１、第２の発振回路２１の発振出力は、図２のように不安定領域が存在する。例えば第１の発振回路１１の負性抵抗を変更して、第１の発振回路１１の発振出力を基本波からオーバートーンに切り替えると、切り替えた直後に振幅が一旦大きく減少し、その後振幅が増加して、しばらくした後発振出力が安定する。  
そこでタイマ５３によりタイムアップの設定を行う。図３に示すようにタイマ５３は電源投入ｔ０からは第１の発振回路１１が基本波で発振し、次いでｔ１にてオーバートーンに切り替わる動作において、オーバートーンの発振が安定する時間ｔ２にタイムアップするように設定されている。
【００２３】
従って電源投入直後のタイマ５３の出力は論理「０」であるため、セレクタ５２は起動時用の発振回路５１の発振出力を選択して出力する。そしてｔ２になるとタイマ５３がタイムアップするため、タイマ５３の出力は論理「１」に切り替わる。そのためセレクタ５２は第１の発振回路１１の発振出力を選択して出力する。ｔ２は第１の発振回路１１の発振出力をｔ１においてオーバートーンに切り替えたときにオーバートーンの発振が安定する時間に設定されている。従ってｔ２において第１の発振回路１１の発振出力に切り替えられた後、セレクタ５２に選択される発振出力は、オーバートーンの安定した発振出力となる。
【００２４】
従って電源投入後デジタル制御回路３３に供給されるクロックには、第１の発振回路１１の発振出力を基本波からオーバートーンに変更した時に生じる発振出力の乱れが含まれず安定したクロックとなる。デジタル制御回路３３に安定したクロックが供給されることにより、デジタル制御回路３３により発振回路の発振パラメータを設定した時の誤りがなくなる。また第１の発振回路１１の発振出力は、起動用の発振回路５１と比較して精度の高い発振ができる。さらに上述の実施の形態では、周波数差検出値に基づいて水晶振動子１０、２０の温度が制御をされるため安定した発振することができる。そのためデジタル制御回路３３に入力するクロックは、起動時用の発振回路５１の発振出力から第１の発振回路１１の発振出力に切り替えることでより安定する。
【００２５】
集積回路部３のパラメータが設定された後の発振周波数の出力について説明すると、第１の発振回路１１からオーバートーンの発振出力ｆ１が出力され、第２の発振回路２１からもオーバートーンの発振出力ｆ２が出力され、周波数差検出部３１にてｆ１とｆ２との周波数差に対応する値が取り出される。この値は温度に対応する値であって、温度検出値ということができる。この温度検出値に基づいて補正値演算部３２にて周波数の補正値を求め、予め設定された周波数設定値を補正する。補正後の周波数設定値に基づいて、ＤＤＳ（Direct  Digital  Synthesizer）回路部４０１からリファレンス信号がＰＬＬ回路部４１に入力されＰＬＬ回路部４１の作用によりＶＣＸＯ４３から周波数信号が出力される。
【００２６】
上述の実施の形態にかかる発振装置によれば、電源投入後、起動時用の発振回路５１の発振出力をデジタル制御回路３３のクロックとして使用し、第１の発振回路１１の発振周波数を基本波からオーバートーンに切り替え、発振出力が安定した後、第１の発振回路１１の発振出力をデジタル制御回路３３のクロックとして使用するように切り替えるようにしている。従ってデジタル制御回路３３に供給されるクロックに、第１の発振回路１１の発振出力を基本波からオーバートーンに切り替えたときに発生する周波数の乱れが含まれず、安定したクロックになる。そのため電源投入後の発振装置の立ち上がり初期においてデジタル制御回路３３内に一旦設定されたパラメータが変わる虞がない。起動時用の発振回路５１は電源投入初期だけに用いられるので、低価格な簡単な発振回路を用いることができ、また第１の発振回路１１の発振出力が安定した後は、この発振出力をクロックとして用いているのでデジタル制御回路３３による制御動作について高信頼性が確保される。
【００２７】
また上述の実施の形態では、第１の発振回路１１を主発振回路として用い、第１の発振回路１１の発振出力をデジタル制御回路３３のクロックとして用いているが第２の発振回路２１の発振出力をデジタル制御回路３３のクロックとして用いてもよい
【符号の説明】
【００２８】
３              集積回路部
１０            第１の水晶振動子
１１            第１の発振回路
２０            第２の水晶振動子
２１            第２の発振回路
３１            周波数差検出部
３２            補正値演算部
３３            デジタル制御回路
３４            外部メモリ
４１            ＰＬＬ回路部
４３            ＶＣＸＯ
４５            ヒーター制御回路
４６            ヒーター
５１            起動時用の発振回路
【図１】
2015198291.tif 000003
【図２】
2015198291.tif 000004
【図３】
2015198291.tif 000005
【図４】
2015198291.tif 000006