(57)【要約】【課題】２つ以上の制御周期を持つソフトウェアが混在している場合においても、デッドラインを満たすようプログラムをマルチコアへと割り当てることができる車両制御装置を提供する。【解決手段】本発明に係る車両制御装置は、タスクの実行順序、タスクの実行周期、およびプロセッサコア間の通信コストを考慮して、各タスクをプロセッサコアへ割り当てる。【選択図】図７
2015225396.tif 000002
【特許請求の範囲】
【請求項１】
車両の動作を制御するタスクを実行するプロセッサコアを複数有するプロセッサ、
各前記プロセッサコアに対して前記タスクを割り当てるタスク割当部、
を備え、
前記タスク割当部は、前記タスクの実行順序を記述した実行順序パラメータ、前記タスクの実行周期を記述した実行周期パラメータ、および２つの前記プロセッサコア間でデータ通信するために要する通信コストを記述した通信コストパラメータを取得し、前記実行順序パラメータ、前記実行周期パラメータ、および前記通信コストパラメータの記述にしたがって前記タスクを各前記プロセッサコアに割り当て、
前記プロセッサは、各前記プロセッサコアが前記タスクを実行した順序を記述した実行順序ログ、各前記プロセッサコアが前記タスクを実行した周期を記述した実行周期ログ、および２つの前記プロセッサコア間でデータ通信するために要した通信コストを記述した通信コストログを出力する
ことを特徴とする車両制御装置。
【請求項２】
前記タスク割当部は、前記実行順序パラメータにしたがって前記プロセッサコアに対して割り当てることができる前記タスクの候補である割当候補が複数存在する場合、前記割当候補のなかで前記実行周期が短いものほど優先して割り当てる
ことを特徴とする請求項１記載の車両制御装置。
【請求項３】
前記タスク割当部は、前記割当候補が複数存在し、かつ各前記割当候補についての前記通信コストがいずれも０ではない場合は、前記割当候補のなかで前記実行周期が短いものほど前記通信コストを大きく加重し、加重した後の前記通信コストが大きい前記割当候補ほど優先して前記プロセッサコアに対して割り当てる
ことを特徴とする請求項２記載の車両制御装置。
【請求項４】
前記タスク割当部は、前記割当候補の１つ前に実行する前記タスクの実行周期が短い前記割当候補ほど優先して前記プロセッサコアに対して割り当てる
ことを特徴とする請求項３記載の車両制御装置。
【請求項５】
前記タスク割当部は、前記通信コストが０である前記割当候補と前記通信コストが０ではない前記割当候補をそれぞれ異なる前記プロセッサコアに並列的に割り当てる
ことを特徴とする請求項３記載の車両制御装置。
【請求項６】
前記実行周期パラメータは、前記タスクが完了済でなければならない時刻として許容される最も遅い時刻を特定するデッドラインを記述しており、
前記タスク割当部は、各前記タスクが遅くとも前記デッドラインによって特定される時刻までに完了するように、前記割り当てを実施する
ことを特徴とする請求項１記載の車両制御装置。
【請求項７】
前記実行周期パラメータは、各前記タスクの優先度を記述した優先度パラメータを記述しており、
前記タスク割当部は、前記優先度が低い前記タスクほど、前記実行周期以内に完了しなくともエラーとみなさなない回数が多くなるように、前記割り当てを実施する
ことを特徴とする請求項１記載の車両制御装置。
【請求項８】
前記タスク割当部は、前記車両制御装置が起動してから前記プロセッサが前記タスクの実行を開始するまでの間において、前記割り当てを実施する
ことを特徴とする請求項１記載の車両制御装置。
【請求項９】
前記タスク割当部は、前記車両制御装置が起動してから前記プロセッサが前記タスクの実行を開始した後、改めて前記実行順序パラメータ、前記実行周期パラメータ、および前記通信コストパラメータを取得して前記割り当てを再実施する
ことを特徴とする請求項８記載の車両制御装置。
【請求項１０】
前記プロセッサは、前記実行順序ログ、前記実行周期ログ、および前記通信コストログを、記憶装置上の所定記憶領域に格納し、前記所定記憶領域の空きがなくなると古いログから順に新しいログによって上書きする
ことを特徴とする請求項１記載の車両制御装置。
【請求項１１】
前記プロセッサは、前記実行順序ログ、前記実行周期ログ、および前記通信コストログを、記憶装置上の所定記憶領域に格納し、前記所定記憶領域の空きがなくなるとログの出力を停止する
ことを特徴とする請求項１記載の車両制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両制御装置に関するものである。
【背景技術】
【０００２】
自動車、エレベータ、建設機械などの技術分野においては、組込ソフトウェアによって制御対象を制御する、組込制御装置が用いられている。組込ソフトウェアは、従来の機械的機構や電気回路による制御方式に比べて、柔軟かつ高度な制御が実現できることが利点として挙げられる。
【０００３】
このような組込制御装置、例えば車両制御装置は、近年急速に高性能化が進み、これにともなってＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）の演算量の増加が問題となっている。これを解決するため、ＣＰＵコアの数を増やすマルチコア化またはマルチＣＰＵ化を図ることにより、単位時間あたりの演算量を向上させる取り組みが進んでいる。
【０００４】
しかしながら、シングルコアプロセッサを前提として開発された既存のソフトウェアをマルチコアプロセッサ上で効率良く実行するには多くの課題がある。特に、プログラムの実行順序制約が厳しい車両制御ソフトウェアを並列化して複数のコアへ割り当てる、タスク割当手法を確立することが大きな課題である。
【０００５】
下記特許文献１は、シングルコアプロセッサ用に開発された既存の車両制御ソフトウェアを複数のコアに効率的に割り当てる技術について記載している。同文献においては、ソフトウェアの依存関係と進度状況に基づきタスクを処理待ちのコアに割り当てることにより、既存プログラムの実行順序を担保することを図っている。
【０００６】
下記特許文献２は、必要なＣＰＵ利用率の大きいタスクが生じた際もそのタスクが実行できる可能性を確保して従来よりもリアルタイム性を向上させる技術について記載している。同文献においては、タスクに課せられた時間制約とリアルタイムタスクの必要計算量からタスクが時間制約を満たすために必要なＣＰＵ利用率を計算し、算出されたＣＰＵ利用率が最大となるようタスクを割り当てる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１０８５７６号公報
【特許文献２】特開２０１０−２７７１７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１記載の技術は、複数の制御周期を持つソフトウェアの取り扱いに関して配慮していない。例えば車両制御ソフトウェアの場合、１つのシステムを制御するソフトウェア中に複数の制御周期を持つプログラムが混在する（すなわち、互いに異なる実行周期で実行される複数のプログラムが存在する）場合が多い。特許文献１記載の技術は制御周期による違いについて考慮していないため、本来優先すべき制御周期が短いソフトウェアの実行が遅延してしまい、デッドラインをオーバーする可能性がある。
【０００９】
上記特許文献２記載の技術は、プログラムの依存関係を考慮していない。例えば車両制御ソフトウェアの場合、センサ値情報の取得からアクチュエータ制御値の算出に到るまでのプログラム実行順序制約を厳密に満たすことが求められるなど、プログラム間の依存関係を考慮してタスクを割り当てる必要がある。特許文献２記載の技術は、実行順序制約のないタスクを前提としているため、車両制御ソフトウェアのように実行順序制約を持つソフトウェアを正しくマルチコアへ割り当てることはできない。
【００１０】
本発明は、上記のような課題に鑑みてなされたものであり、２つ以上の制御周期を持つソフトウェアが混在している場合においても、デッドラインを満たすようプログラムをマルチコアへと割り当てることができる車両制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る車両制御装置は、タスクの実行順序、タスクの実行周期、およびプロセッサコア間の通信コストを考慮して、各タスクをプロセッサコアへ割り当てる。
【発明の効果】
【００１２】
本発明に係る車両制御装置によれば、複数の制御周期が混在し、タスク間の依存関係が存在する制御ソフトウェアを用いる場合であっても、各タスクのデッドラインを満たしつつプロセッサコアへタスクを割り当てることができる。
【図面の簡単な説明】
【００１３】
【図１】既存のシングルコア用の車両制御ソフトウェアをプロセッサコアへ割り当てた結果を模式的に説明する図である。
【図２】本発明に係る車両制御装置１のシステム構成図である。
【図３】タスク割当部１０５の詳細構成を示す図である。
【図４】実行制御パラメータ１０１の具体例を示す図である。
【図５】重み付け部１０５１の処理を説明するフローチャートである。
【図６】重み付け部１０５１が通信コストに対して付与する重みの例を示す図である。
【図７】重み付き通信コスト１０５２の例を示す図である。
【図８】タスク割り付け部１０５３の処理を説明するフローチャートである。
【図９】タスク割り付け部１０５３によるタスク割当結果を示す模式図である。
【図１０】実行ログ２０１の例を示す図である。
【図１１】車両制御装置１の変形例を示すシステム構成図である。
【発明を実施するための形態】
【００１４】
＜マルチコアにおけるタスク割当＞
以下では本発明の理解を容易にするため、まずマルチコアプロセッサにおいて各プロセッサコアへタスクを割り当てる際の課題について説明し、その後に本発明の実施形態について説明する。
【００１５】
図１は、既存のシングルコア用の車両制御ソフトウェアをプロセッサコアへ割り当てた結果を模式的に説明する図である。図１における円内の数字１〜１０は、ひとかたまりのプログラム単位であるタスクを示している。円間の矢印はタスク間の依存関係を示している。依存関係とは、タスクの実行順序またはデータ受け渡しに関する依存関係のことである。矢印の方向はプログラムの実行順序制約と等しい。例えばタスク２はタスク１が終了した後でないと実行できない。図１において、タスクの割当先として２つのコアＡとコアＢがあるものとする。
【００１６】
図１（ａ）は、タスクの実行周期が１つのみである場合におけるタスク割当結果を示している。プログラムはタスク間の依存関係に基づき、矢印で示された依存関係を逆転しないよう各コアに割り当てられる。図１（ａ）右側のプログラム実行時のタイムチャートが示すように、ソフトウェアは２つのコアによって並列に実行され、シングルコア利用時よりも少ない時間で全体の処理が完了していることがわかる。
【００１７】
図１（ｂ）は、複数の制御周期が混在している場合におけるタスク割当結果を示している。車両制御ソフトウェアにおいては、互いに異なる制御周期で実行されるタスクが混在している場合が多いので、図１（ｂ）は車両制御ソフトウェアの実情をより反映したものであるといえる。図１（ｂ）において、タスク１、３、７、８、１０の制御周期は１０ｍｓであり、タスク２、４、５、６、９の制御周期は５ｍｓである。図１（ｂ）右側のプログラム実行時のタイムチャートが示すように、複数の制御周期が混在している場合において従来技術を用いてタスクを割り当てると、本来優先的に処理されるべき制御周期の短いタスクの処理が遅延し、デッドラインオーバーを引き起こす可能性がある。図１（ｂ）においては、タスク９がデッドラインをオーバーしている。
【００１８】
＜本発明の実施形態＞
図２は、本発明に係る車両制御装置１のシステム構成図である。車両制御装置１は、複数のプロセッサコア（ここでは１０２〜１０４）を有するプロセッサ、タスク割当部１０５を備える。タスク割当部１０５は、実行制御パラメータ１０１を取得してこれに基づきタスクを各プロセッサコアへ割り当てる。プロセッサはタスク割当結果を記述した実行ログ２０１を記憶装置２に書き込む。
【００１９】
実行制御パラメータ１０１は、車両を制御するために必要なハードウェアおよびソフトウェアに関する情報を記述している。より詳細には、マルチコア構成、バス配線、センサ値、制御ソフトウェア（タスク）の制御周期パラメータ１０１１、優先順位、デッドライン、タスクの実行順序パラメータ１０１２、コア間の通信コストパラメータ１０１３、などを記述している。
【００２０】
制御周期パラメータ１０１１は、プロセッサが実行するプログラム（タスク）の制御周期を記述している。実行順序パラメータ１０１２は、プロセッサが実行するプログラムの実行順序を記述している。ここでいう実行順序とは、図１で説明したようなタスク間の依存関係を含む。通信コストパラメータ１０１３は、前タスクと後タスクをそれぞれ異なるプロセッサコアによって実行するためプロセッサコア間でデータ通信する必要が生じたと仮定した場合、そのために要する時間を記述している。
【００２１】
実行ログ２０１は、コア１０２〜１０４による演算結果の一部または全てを記述するログであり、制御周期ログ２０２、実行順序ログ２０３、通信コストログ２０４を含む。制御周期ログ２０２、実行順序ログ２０３、通信コストログ２０４は、それぞれ制御周期パラメータ１０１１、実行順序パラメータ１０１２、通信コストパラメータ１０１３に対応し、各プロセッサコアが実際にタスクを実行した際の制御周期、実行順序、通信コストに関するログを記述している。
【００２２】
図３は、タスク割当部１０５の詳細構成を示す図である。タスク割当部１０５は、重み付け部１０５１、重み付き通信コスト１０５２、タスク割り付け部１０５３を有する。タスク割当部１０５は、実行制御パラメータ１０１を入力として取得する。重み付け部１０５１は、実行制御パラメータ１０１の記述にしたがってコア間の通信コストに重み付けして重み付き通信コスト１０５２を作成する。タスク割り付け部１０５３は、重み付き通信コスト情報１０５２にしたがって各コアにタスクを割り付ける。重み付けの具体例については後述する。
【００２３】
図４は、実行制御パラメータ１０１の具体例を示す図である。車両制御装置１が実行するソフトウェアはタスク１〜１０を有する。制御周期パラメータ１０１１は各タスクの制御周期を記述しており、図４に示すように５ｍｓと１０ｍｓの制御周期が混在している。
実行順序パラメータ１０１２は各タスクの実行順序を記述している。例えばタスク２と３はタスク１が処理完了するまで実行開始できない。通信コストパラメータ１０１３はコア間のデータ通信にかかる時間を記述している。例えばタスク１とタスク２を異なるコアへ割り当てた場合、タスク１と２の間でデータ共有するためには、依存関係ａの通信コストである１０μｓが通信コストとして必要になる。通信コストは異なるコア間でのみ必要となるため、例えばタスク１と２を同じコアへ割り当てた場合の通信コストは０である。
【００２４】
図５は、重み付け部１０５１の処理を説明するフローチャートである。以下図５の各ステップについて説明する。
【００２５】
（図５：ステップＳ１０５１１〜Ｓ１０５１２）
重み付け部１０５１は、実行制御パラメータ１０１を取得すると本フローチャートを開始する（Ｓ１０５１１）。重み付け部１０５１は、これから重み付けするタスク間の依存関係（実行制御パラメータ１０１）を取得する（Ｓ１０５１２）。
【００２６】
（図５：ステップＳ１０５１３〜Ｓ１０５１４）
重み付け部１０５１は、ステップＳ１０５１２で取得した依存関係の前タスクと後タスクそれぞれの制御周期に基づき、通信コストに対する重みを決定する（Ｓ１０５１３）。
重み付けの考え方については後述する。重み付け部１０５１は、ステップＳ１０５１２で取得した依存関係に対してステップＳ１０５１３で決定した重みを用いて通信コストに重み付けし、重み付き通信コスト１０５２を算出する。
【００２７】
（図５：ステップＳ１０５１５）
重み付け部１０５１は、実行制御パラメータ１０１が記述しているタスク間のすべての依存関係について重み付けを完了したか否かを確認する。完了していない場合はステップＳ１０５１２に戻って同様の処理を繰り返す。完了している場合は本フローチャートを終了する。
【００２８】
図６は、重み付け部１０５１が通信コストに対して付与する重みの例を示す図である。
タスク割り付け部１０５３は後述するように、重み付き通信コストが高いタスクを優先してプロセッサコアに対して割り当てる。そこで重み付け部１０５１は、早く完了すべきタスク、すなわち制御周期の短いタスクに対してより高い重みを付与する。
【００２９】
図６に示す例においては、依存関係の後タスクの制御周期が短い（すなわち５ｍｓ周期）場合は、制御周期が長い（すなわち１０ｍｓ周期）場合よりも重みを大きくしている。これにより、短周期タスクが優先的にプロセッサコアに対して割り当てられることになる。さらに、依存関係の前タスクの制御周期が短い場合は、長い場合よりも重みを大きくしている。これにより、複数の短周期タスクがまとまって割り当てられやすくなるので、デッドラインをより確実に準拠することができる。
【００３０】
図７は、重み付き通信コスト１０５２の例を示す図である。タスク間の依存関係ｈとｉに着目すると、重み付け前の通信コストはｈが３０、ｉが１０であるため、依存関係ｈの方が値が大きい。しかしながら、重み付け部１０５１によって算出された重み付き通信コスト１０５２を見ると、依存関係ｈが９０、依存関係ｉが１００であり、依存関係ｉの方が値が大きい。これは重み付けを行った結果、タスク６終了後に実行するタスクの候補として、依存関係ｈ（タスク８）よりも依存関係ｉ（タスク９）の方が優先度が高いと評価されたことを示している。したがってタスク割り付け部１０５３は、タスク６の後にタスク８よりもタスク９を優先してプロセッサコアへ割り当てる。
【００３１】
図８は、タスク割り付け部１０５３の処理を説明するフローチャートである。以下図８の各ステップについて説明する。
【００３２】
（図８：ステップＳ１０５３１〜Ｓ１０５３２）
タスク割り付け部１０５３は、重み付け部１０５１が重み付き通信コスト１０５２を算出し終えると、本フローチャートを開始する（Ｓ１０５３１）。タスク割り付け部１０５３は、割り当て可能な全てのタスクをリストアップする（Ｓ１０５３２）。割り当て可能なタスクとは、実行順序パラメータ１０１２が記述しているタスク間の依存関係にしたがって、次にプロセッサコアへ割り当てることができるタスクである。
【００３３】
（図８：ステップＳ１０５３３）
タスク割り付け部１０５３は、割り当て可能な全てのタスクのなかで最も重み付き通信コストが高いタスクをプロセッサコアに割り当てる。割り当て可能なタスクのなかで通信コストが０であるものと０ではないものが混在する場合、これらタスクは異なるプロセッサコアへ割り当てることになる。通信コストが０であるタスクは１つ前のタスクと同じプロセッサコアに割り当て、通信コストが０ではないタスクは１つ前のタスクとは異なるプロセッサコアに割り当てるからである。この場合は、通信コストが０ではないタスクのなかで最も重み付き通信コストが高いものを優先して割り当てるとともに、通信コストが０であるタスクはこれと並行して別のプロセッサコアへ割り当てればよい。通信コストが０であるタスクが複数存在する場合は、そのなかで重みが最も大きいタスクを優先して割り当てればよい。
【００３４】
（図８：ステップＳ１０５３４）
タスク割り付け部１０５３は、割り当て可能な全てのタスクをプロセッサコアに割り当てたか否かを確認する。未割当タスクが残っている場合はステップＳ１０５３２に戻って同様の処理を繰り返す。全て割り当てた場合は本フローチャートを終了する。
【００３５】
（図８：ステップＳ１０５３１〜Ｓ１０５３４：補足）
タスク割り付け部１０５３は、本フローチャートが説明するタスク割り付けを、例えば車両制御装置１が起動してからプロセッサがタスク実行を開始するまでの間においてのみ実施してもよいし、プロセッサがタスク実行を開始した後の適当なタイミング（例えばプロセッサ負荷が比較的低いとき）で実行制御パラメータ１０１を取得してタスクを再割り当てしてもよいし、これらを併用してもよい。
【００３６】
図９は、タスク割り付け部１０５３によるタスク割当結果を示す模式図である。図７で説明したように、タスク６の後に割り当て可能であるタスク８と９を比較すると、タスク９のほうが重み付き通信コストが高いので、タスク９を優先的にプロセッサコアへ割り当てる。タスク６が完了する時点においてはコアＢがタスク７を実行しているので、タスク９は空いているコアＡに割り当てることになる。その結果、制御周期が５ｍｓである全てのタスクはデッドライン以内に完了することができる。
【００３７】
図１０は、実行ログ２０１の例を示す図である。実行ログ２０１は、車両制御装置１の稼働中において、各プロセッサコアが実行したタスクとその実行時刻を記録したログである。実行ログ２０１内の各ログは、必ずしも個別のデータとして記録する必要はなく、記述の便宜などに鑑みて適当なフォーマットで記録することができる。実行ログ２０１により、車両制御装置１が実行したプログラムの実行タイミング、実行順序、通信時間を把握することができる。例えばエラーが発生したときのプログラムの挙動解析やデバッグ作業において実行ログ２０１を利用することができる。通信コストログ２０４は、実際の通信コストを記述してもよいし、重み付き通信コストを記述してもよいし、これらを併記してもよい。
【００３８】
車両制御装置１のプロセッサは、特定のタイミング（例えばエラーが発生した時刻）から所定時間前の記録を保存したい場合、記憶装置２の特定記憶領域に対して実行ログ２０１を繰り返し記録する。すなわち、当該記憶領域の空き容量がなくなると、当該記憶領域の古いログから順番に新しいログによって上書きする。あるいは、特定のタイミングから一定時間後の記録を保存したい場合、記憶装置２の特定記憶領域に対して実行ログ２０１を記録し、当該記憶領域の空き容量上限に達した時点でログ出力を停止する。記憶装置２の空き容量が十分にある場合は、上記のような手法を用いず単純に全ての実行ログ２０１を記録してもよい。
【００３９】
図１１は、車両制御装置１の変形例を示すシステム構成図である。車両制御装置１は必ずしも実行制御パラメータ１０１を内部に保持しておく必要はなく、外部から取得することもできる。同様に記憶装置２も、車両制御装置１の内部に備えることもできるし、外部記憶装置として構成することもできる。実行制御パラメータ１０１は、データファイル形式でもよいし、適当な電気信号によって実行制御パラメータ１０１を記述してもよい。
【００４０】
＜本発明のまとめ＞
以上のように、本発明に係る車両制御装置１は、制御周期パラメータ１０１１と実行順序パラメータ１０１２の記述にしたがって、タスク間の依存関係と各タスクの実行周期に関する制約を満たしつつ、各タスクをプロセッサコアへ割り当てる。これにより、実行順序制約やデッドライン制約が存在する車両制御ソフトウェアにおいても、これら制約を満たしつつタスクを効率的に実行することができる。
【００４１】
また本発明に係る車両制御装置１は、タスク間の依存関係における後タスクが短周期タスクである場合はこれを優先的にプロセッサコアへ割り当てる。これにより、制御周期が短いタスクをより確実にデッドラインまでに完了させることができる。
【００４２】
本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。上記実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。例えば上記実施形態においては車両制御装置の構成例を説明したが、本発明に係る手法は、その他の家庭用機器、産業用機器、医療機器などを電子制御する組込システムにおいても用いることができる。
【００４３】
上記実施形態においては、制御周期として５ｍｓと１０ｍｓの２つを例示したが、この数値は例示であり本発明をこれに限定するものではない。また３種類以上の制御周期が混在している場合においても本発明を用いることができる。例えば図６においては、制御周期が２種類であることを前提として前後タスクの組み合わせを示したが、３種類以上の制御周期がある場合はその各組み合わせについて同様に重みを定めることもできる。この場合は前タスクと後タスクいずれについても、制御周期が短いタスクほど重みが大きくなるようにすればよい。
【００４４】
上記実施形態においては、制御周期パラメータ１０１１が指定する制御周期を満たすことを前提としたが、優先度が低いタスクのなかには、ある程度の回数は制御周期を満たさなくとも動作上支障がないものもある。このようなタスクを制御周期のみに基づき割り当てるのは必ずしも望ましくない。そこで制御周期パラメータ１０１１と併せて各タスクの優先度を記述しておき、タスク割当部１０５は、優先度が低いタスクほど制御周期を満たさなくても許容される（エラーとみなさない）回数が多くなるようにしてもよい。
【００４５】
上記各構成、機能、処理部、処理手段等は、それらの一部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリ、ハードディスク、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の記録装置、ＩＣカード、ＳＤカード、ＤＶＤ等の記録媒体に格納することができる。
【符号の説明】
【００４６】
１：車両制御装置、１０１：実行制御パラメータ、１０１１：制御周期パラメータ、１０１２：実行順序パラメータ、１０１３：通信コストパラメータ、１０２〜１０４：プロセッサコア、１０５：タスク割当部、１０５１：重み付け部、１０５２：重み付き通信コスト、１０５３：タスク割り付け部、２：記憶装置、２０１：実行ログ、２０２：制御周期ログ、２０２：実行順序ログ、２０３：通信コストログ。 
【図１】
2015225396.tif 000003
【図２】
2015225396.tif 000004
【図３】
2015225396.tif 000005
【図４】
2015225396.tif 000006
【図５】
2015225396.tif 000007
【図６】
2015225396.tif 000008
【図７】
2015225396.tif 000009
【図８】
2015225396.tif 000010
【図９】
2015225396.tif 000011
【図１０】
2015225396.tif 000012
【図１１】
2015225396.tif 000013