(57)【要約】【課題】残渣を防ぎつつ、高品質のＭＩＭキャパシタを得ることができる半導体装置の製造方法を得る。【解決手段】半導体基板１上に能動素子２を形成する。能動素子２を覆う樹脂膜４を形成する。樹脂膜４を形成した後に、半導体基板１上の全面に下地金属膜６と絶縁膜７を順に連続して形成する。絶縁膜７上に上地金属パターン８を形成する。上地金属パターン８を形成した後に、下地金属膜６と絶縁膜７をパターニングしてＭＩＭキャパシタ１０を形成する。【選択図】図７
2015103724.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に能動素子を形成する工程と、
前記能動素子を覆う樹脂膜を形成する工程と、
前記樹脂膜を形成した後に、前記半導体基板上の全面に下地金属膜と絶縁膜を順に連続して形成する工程と、
前記絶縁膜上に上地金属パターンを形成する工程と、
前記上地金属パターンを形成した後に、前記下地金属膜と前記絶縁膜をパターニングしてＭＩＭキャパシタを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記ＭＩＭキャパシタを形成した後に前記樹脂膜を除去する工程を更に備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記能動素子以外の領域において前記樹脂膜の一部を除去して開口部を形成する工程を更に備え、
前記開口部を形成した後に前記下地金属膜と前記絶縁膜を形成し、
前記開口部内において前記上地金属パターンを形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜を形成した後に、前記半導体基板上の全面に中間金属膜と中間絶縁膜を順に連続して形成する工程を更に備え、
前記中間絶縁膜上に前記上地金属パターンを形成し、
前記下地金属膜と前記絶縁膜と前記中間金属膜と前記中間絶縁膜をパターニングして前記ＭＩＭキャパシタとして積層ＭＩＭキャパシタを形成することを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
【請求項５】
前記ＭＩＭキャパシタを前記樹脂膜上に形成し、
前記ＭＩＭキャパシタの下方の前記樹脂膜を除去せずに残すことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項６】
前記ＭＩＭキャパシタを形成した後に前記樹脂膜を除去せずに残すことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記下地金属膜をメッキ給電層として用いてメッキ配線を形成する工程を更に備えることを特徴とする請求項１〜６の何れか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つの半導体基板上に能動素子とＭＩＭ(Metal-Insulator-Metal)キャパシタを集積したＭＭＩＣ（Monolithic Microwave Integrated Circuit）の製造方法に関する。
【背景技術】
【０００２】
ＭＩＭキャパシタを形成する際にリフトオフを用いずに下地金属膜と絶縁膜を連続して形成することで、高品質のＭＩＭキャパシタを得ることができる（例えば、特許文献１，２参照）。この製造方法をＭＭＩＣに適用する場合、能動素子とＭＩＭキャパシタのどちらを先に形成するかで２通りの方法がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−６５１１０号公報
【特許文献２】米国特許第３８８９４７６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
能動素子を先に形成する場合、ＭＩＭキャパシタの下地金属膜と絶縁膜は基板上の全面に形成されるため、能動素子がそれらで覆われる。実際の能動素子は逆テーパーのメサ形状やタブ形状、庇状の電極や絶縁膜やエピタキシャル層を有していて、陰になる部分が生じる。このため、ＭＩＭキャパシタ形成の最後に不要な下地金属膜と絶縁膜を除去する工程で、能動素子の陰になる部分に下地金属膜又は絶縁膜が残渣として残る。この残渣は、電気的特性上の寄生成分となり高周波特性を劣化させる要因となる。
【０００５】
ＭＩＭキャパシタを先に形成する場合、能動素子が形成される場所は平面のままであるため、残渣を残すことなく不要な金属膜と絶縁膜を除去できる。しかし、ＭＩＭキャパシタによって生じた凹凸が、能動素子形成工程のレジスト塗布ムラの要因となり、パターン寸法バラツキの悪化やレイアウトの配置制約が生じる。これを回避するために予めＭＩＭキャパシタを形成する場所を掘り込む方法もあるが、掘り込み部分側壁が逆テーパーとなる方位では金属膜や絶縁膜が除去しきれずに残渣となってしまう。さらに工程が複雑となり、工数が多くなる。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は残渣を防ぎつつ、高品質のＭＩＭキャパシタを得ることができる半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置の製造方法は、半導体基板上に能動素子を形成する工程と、前記能動素子を覆う樹脂膜を形成する工程と、前記樹脂膜を形成した後に、前記半導体基板上の全面に下地金属膜と絶縁膜を順に連続して形成する工程と、前記絶縁膜上に上地金属パターンを形成する工程と、前記上地金属パターンを形成した後に、前記下地金属膜と前記絶縁膜をパターニングしてＭＩＭキャパシタを形成する工程とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明では、ＭＩＭキャパシタの形成前に能動素子を樹脂膜で覆って平坦化することで、後の下地金属膜と絶縁膜の除去工程において陰になる部分が無くなるため、残渣を防ぐことができる。また、下地金属膜と絶縁膜を連続して形成するため、高品質のＭＩＭキャパシタを得ることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図１０】比較例１に係る半導体装置の製造方法を示す断面図である。
【図１１】比較例２に係る半導体装置の製造方法を示す断面図である。
【図１２】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図１３】本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
【図１４】本発明の実施の形態４に係る半導体装置の製造方法を示す断面図である。
【図１５】本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１から図９は、本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。まず、図１に示すように、半導体基板１上に能動素子２を形成する。能動素子２を覆う保護膜３を半導体基板１上の全面に形成する。
【００１２】
次に、図２に示すように、能動素子２を覆う感光性の樹脂膜４を半導体基板１上の全面に形成する。次に、図３に示すように、能動素子２以外の領域において樹脂膜４の一部を露光と現像によって除去して開口部５を形成する。
【００１３】
次に、図４に示すように、半導体基板１上の全面に下地金属膜６と絶縁膜７を順に連続して形成する。下地金属膜６はスパッタにより形成する。次に、図５に示すように、開口部５内において絶縁膜７上に上地金属パターン８を転写とリフトオフによって形成する。次に、図６に示すように、ＭＩＭ領域を決めるフォトレジスト９を転写で形成する。
【００１４】
次に、図７に示すように、フォトレジスト９をマスクとして不要な絶縁膜７をドライエッチングで、不要な下地金属膜６をイオンミリングで除去する。このように下地金属膜６と絶縁膜７をパターニングしてＭＩＭキャパシタ１０を形成する。
【００１５】
最後に、図８に示すように、残っている樹脂膜４をアッシャで除去する。これにより、図９に示すように、能動素子２とＭＩＭキャパシタ１０が形成される。その後、コンタクトホール加工、真空蒸着による配線形成、メッキによる配線形成などを経て、各回路構成要素を結線してＭＭＩＣが製造される。
【００１６】
続いて本実施の形態の効果を比較例１，２と比較して説明する。図１０は、比較例１に係る半導体装置の製造方法を示す断面図である。比較例１では能動素子２を覆う樹脂膜４が無い。能動素子２は逆テーパー形状の陰になる部分を有するため、この部分に下地金属膜６又は絶縁膜７が残渣として残る。
【００１７】
図１１は、比較例２に係る半導体装置の製造方法を示す断面図である。比較例２はＭＩＭキャパシタ１０を先に形成するが、能動素子２の形成工程のレジスト塗布ムラ等を回避するために予めＭＩＭキャパシタ１０を形成する場所を掘り込む。しかし、掘り込み部分側壁が逆テーパーとなる方位では下地金属膜６又は絶縁膜７が除去しきれずに残渣となってしまう。さらに工程が複雑となり、工数が多くなる。
【００１８】
これに対して、本実施の形態では、ＭＩＭキャパシタ１０の形成前に能動素子２を樹脂膜４で覆って平坦化することで、後の下地金属膜６と絶縁膜７の除去工程において陰になる部分が無くなるため、残渣を防ぐことができる。なお、開口部５において樹脂膜４の段差が生じるが、露光後パターンのプロファイルが順テーパーとなる感光性ポリイミドのような樹脂膜４を用いることで陰になる部分の発生を防ぐことができる。
【００１９】
また、リフトオフを挟まずに下地金属膜６と絶縁膜７を連続して形成するため、高品質のＭＩＭキャパシタ１０を得ることができる。また、残っている樹脂膜４をアッシャで除去することで、樹脂膜４が能動素子２の寄生容量となるのを防ぐことができる。
【００２０】
なお、本実施の形態はＭＩＭキャパシタを有するＭＭＩＣ全般に適用可能である。半導体基板１の材料はＧａＡｓ，ＧａＮ，ＩｎＰ等の全てが対象である。能動素子２はバイポーラトランジスタ，ＦＥＴ，ｐｎ接合ダイオード，ショットキーバリアダイオード等の全てが対象である。
【００２１】
実施の形態２．
図１２は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。実施の形態１の工程に加えて、絶縁膜７を形成した後に、半導体基板１上の全面に中間金属膜１１と中間絶縁膜１２を順に連続して形成する。中間絶縁膜１２上に上地金属パターン８を形成する。下地金属膜６と絶縁膜７と中間金属膜１１と中間絶縁膜１２をパターニングしてＭＩＭキャパシタ１０として積層ＭＩＭキャパシタを形成する。これによりＭＩＭキャパシタ１０の容量値の高集積化も可能になる。
【００２２】
実施の形態３．
図１３は、本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。ＭＩＭキャパシタ１０が形成される領域の樹脂膜４を露光で除去しないで残しておき、その樹脂膜４上にＭＩＭキャパシタ１０を形成する。このＭＩＭキャパシタ１０の下方の樹脂膜４を除去せずに残す。これにより、ＭＩＭキャパシタ１０が樹脂膜４で平坦化された面上に形成されるので、より異物の影響を受けなくなり、ＭＩＭキャパシタ１０の信頼性が向上する。なお、露光を行わない場合は樹脂膜４が感光性である必要はない。
【００２３】
実施の形態４．
図１４は、本発明の実施の形態４に係る半導体装置の製造方法を示す断面図である。ＭＩＭキャパシタ１０を形成した後に樹脂膜４を除去せずに残す。この場合も樹脂膜４は感光性である必要はない。下地金属膜６のコンタクト部分又はＭＩＭキャパシタ１０そのものを樹脂膜４上に形成して樹脂膜４下の構造物と積層することができるので、ＭＭＩＣを高集積化できる。
【００２４】
実施の形態５．
図１５は、本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。下地金属膜６をメッキ給電層として用いてメッキ配線１３を形成する。これにより、ＭＩＭキャパシタ１０形成後にメッキ給電層とメッキ配線を別途形成する場合に比べて、工程を省略することができる。
【００２５】
なお、上記の実施の形態では下地金属膜６をスパッタで形成したが、これに限らず下地金属膜６を真空蒸着で形成してもよい。これにより下地金属膜６を容易に厚くすることができるため、ＭＩＭキャパシタ１０の抵抗成分が軽減され、高周波での信号損失が改善される。
【符号の説明】
【００２６】
１  半導体基板、２  能動素子、４  樹脂膜、５  開口部、６  下地金属膜、７  絶縁膜、８  上地金属パターン、１０  ＭＩＭキャパシタ、１１  中間金属膜、１２  中間絶縁膜、１３  メッキ配線
【図１】
2015103724.tif 000003
【図２】
2015103724.tif 000004
【図３】
2015103724.tif 000005
【図４】
2015103724.tif 000006
【図５】
2015103724.tif 000007
【図６】
2015103724.tif 000008
【図７】
2015103724.tif 000009
【図８】
2015103724.tif 000010
【図９】
2015103724.tif 000011
【図１０】
2015103724.tif 000012
【図１１】
2015103724.tif 000013
【図１２】
2015103724.tif 000014
【図１３】
2015103724.tif 000015
【図１４】
2015103724.tif 000016
【図１５】
2015103724.tif 000017