(57)【要約】【課題】ゲート閾値の変動が生じることを抑制することができる反射型表示装置の駆動方法を提供する。【解決手段】駆動方法は、複数のＴＦＴのゲート電極の電位を消去期間にわたってオン電位としている間に複数のＴＦＴのソース電極の電位を第１電位または第２電位にすることで、表示領域に表示されている画像を消去する画像消去工程と、複数のＴＦＴのゲート電極を順次オン電位とし、かつ各ＴＦＴのソース電極の電位を制御することで、各単位画素の色を制御して表示領域に画像を表示する画像書き込み工程と、を備えている。また駆動方法は、複数のＴＦＴの前記ゲート電極の電位および前記ソース電極の電位並びに前記共通電極の電位を互いに等しい電位にする緩和期間を設ける緩和工程をさらに備えている。【選択図】図４
2015225181.tif 000002
【特許請求の範囲】
【請求項１】
透光性を有する一方の基板と一方の基板に対向する他方の基板との間に少なくとも１種以上の電気応答性材料を含む表示媒体が封入されていて、一方の基板と他方の基板との間に生成される電界の分布に基づいて表示領域に画像を表示する反射型表示装置、を駆動する駆動方法であって、
前記反射型表示装置は、
前記表示領域が、互いに独立に前記電界が制御されるよう構成された複数の単位画素を含み、
前記反射型表示装置の一方の基板と他方の基板との間には、複数の単位画素に跨る共通電極と、前記共通電極に電気的に接続された前記表示媒体が配置された表示媒体層と、各々が１つの前記単位画素に対応する複数の画素電極とが、一方の基板側から他方の基板側に向かって順に設けられており、
前記画素電極がそれぞれ、ゲート電極とソース電極とドレイン電極とを有するとともに各々が１つの単位画素に対応する複数の薄膜トランジスタの、前記ドレイン電極に電気的に接続されており、
前記ゲート電極の電位が、薄膜トランジスタのオン状態に対応するオン電位であり、かつ前記ソース電極の電位が第１電位または第２電位である場合に、前記電界が生成される、反射型表示装置であり、
前記駆動方法は、
複数の薄膜トランジスタの前記ゲート電極の電位を消去期間にわたってオン電位としている間に複数の薄膜トランジスタの前記ソース電極の電位を第１電位または第２電位にすることで、表示領域に表示されている画像を消去する画像消去工程と、
複数の薄膜トランジスタの前記ゲート電極を順次オン電位とし、かつ各薄膜トランジスタの前記ソース電極の電位を制御することで、各単位画素の色を制御して前記表示領域に画像を表示する画像書き込み工程と、
前記画像書き込み工程によって得られた画像の状態を保持する保持工程と、を備える、駆動方法であって、
前記駆動方法が、複数の薄膜トランジスタの前記ゲート電極の電位および前記ソース電極の電位並びに前記共通電極の電位を互いに等しい電位にする緩和期間を設ける緩和工程をさらに備えることを特徴とする、反射型表示装置の駆動方法。
【請求項２】
前記緩和工程が、前記画像書き込み工程の前に実施される、請求項１に記載の駆動方法。
【請求項３】
前記緩和工程が、前記画像書き込み工程の後であって、前記保持工程の前に実施される、請求項１に記載の駆動方法。
【請求項４】
前記緩和工程が実施される前記緩和期間が、前記画像消去工程が実施される前記消去期間の１０％以上である、請求項１乃至３のいずれか一項に記載の駆動方法。
【請求項５】
電気応答性材料は、メモリ性を有することを特徴とする、請求項１乃至４のいずれか一項に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子ペーパー等に応用されている反射型表示装置の駆動方法に関する。
【背景技術】
【０００２】
反射型表示装置として、表示媒体に含まれる電気応答性材料として電気泳動体を用いた電気泳動表示装置が広く用いられている。電気泳動表示装置とは、気体中または溶媒中の電気泳動体の電気的な泳動を利用して情報を表示する装置である。通常、電気泳動体が間に配置された２枚の基板間に電界を与えることで、電気泳動体の電気的な泳動の状態を制御し、これによって表示領域に所望の画像を表示するように構成される。表示領域は、互いに独立に電界が制御され得るよう構成された複数の単位画素を含んでいる。電気泳動体としては、溶媒中を泳動する荷電粒子や、気体中を泳動する荷電粉体が利用され得る。
【０００３】
電気泳動表示装置は、近年では特に、電子ペーパーとしての応用が注目されている。電子ペーパーとして応用する場合には、印刷物レベルの視認性、情報書き換えの容易性、低消費電力、軽量といった利点を享受できる。
【０００４】
電気泳動表示装置の制御方式として、単位画素毎に画素電極を配置し、各画素電極にＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）のドレイン電極を電気的に接続し、アクティブマトリックス形式で各ＴＦＴのゲート電極およびソース電極に所定の電圧を印加することにより、各単位画素に生成される電界を制御する方式が採用されている。この方式においては、ゲート電極を、ＴＦＴのオン状態に対応する所定のオン電位にし、かつ、ソース電極の電位を第１電位または第２電位にすることにより、単位画素に生成される電界を制御することができる。特許文献１および特許文献２には、そのようなタイプの電気泳動表示装置の駆動方法の従来例が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２２２９０１号公報
【特許文献２】特開２０１０−２９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ＴＦＴにおいて生じる問題の１つとして、バイアスストレス効果がある。バイアスストレス効果とは、ゲート電極に電圧を印加し続けていると、ＴＦＴのゲート閾値が、ゲート電極に印加されている電圧の方へ次第に変動するという現象のことである。ゲート閾値が変動することは、ゲート−ソース間に印加される電圧とドレイン電流との間の関係が変化することを意味する。このことは、ソース電極の電位を上述の第１電位または第２電位にしたときに単位画素に生成される電界の強さが次第変化してしまうという事態を導く。また、ゲート閾値の変動が著しく大きくなると、ゲート電極の電位を所定のオン電位にしたとしてもＴＦＴがオン状態にならない、という事態も生じ得る。
【０００７】
本発明は、このような点を考慮してなされたものであり、ゲート閾値の変動が生じることを抑制することができる反射型表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、透光性を有する一方の基板と一方の基板に対向する他方の基板との間に少なくとも１種以上の電気応答性材料を含む表示媒体が封入されていて、一方の基板と他方の基板との間に生成される電界の分布に基づいて表示領域に画像を表示する反射型表示装置、を駆動する駆動方法であって、
前記反射型表示装置は、前記表示領域が、互いに独立に前記電界が制御されるよう構成された複数の単位画素を含み、前記反射型表示装置の一方の基板と他方の基板との間には、複数の単位画素に跨る共通電極と、前記共通電極に電気的に接続された前記表示媒体が配置された表示媒体層と、各々が１つの前記単位画素に対応する複数の画素電極とが、一方の基板側から他方の基板側に向かって順に設けられており、前記画素電極がそれぞれ、ゲート電極とソース電極とドレイン電極とを有するとともに各々が１つの単位画素に対応する複数の薄膜トランジスタの、前記ドレイン電極に電気的に接続されており、前記ゲート電極の電位が、薄膜トランジスタのオン状態に対応するオン電位であり、かつ前記ソース電極の電位が第１電位または第２電位である場合に、前記電界が生成される、反射型表示装置であり、
前記駆動方法は、複数の薄膜トランジスタの前記ゲート電極の電位を消去期間にわたってオン電位としている間に複数の薄膜トランジスタの前記ソース電極の電位を第１電位または第２電位にすることで、表示領域に表示されている画像を消去する画像消去工程と、複数の薄膜トランジスタの前記ゲート電極を順次オン電位とし、かつ各薄膜トランジスタの前記ソース電極の電位を制御することで、各単位画素の色を制御して前記表示領域に画像を表示する画像書き込み工程と、前記画像書き込み工程によって得られた画像の状態を保持する保持工程と、を備える、駆動方法であって、
前記駆動方法が、複数の薄膜トランジスタの前記ゲート電極の電位および前記ソース電極の電位並びに前記共通電極の電位を互いに等しい電位にする緩和期間を設ける緩和工程をさらに備えることを特徴とする、反射型表示装置の駆動方法である。
【０００９】
本発明による駆動方法において、前記緩和工程は、前記画像書き込み工程の前に実施されてもよく、また、前記画像書き込み工程の後であって、前記保持工程の前に実施されてもよい。
【００１０】
本発明による駆動方法において、前記緩和工程が実施される前記緩和期間が、前記画像消去工程が実施される前記消去期間の１０％以上であってもよい。
【００１１】
本発明による駆動方法において、好ましくは、電気応答性材料がメモリ性を有している。
【発明の効果】
【００１２】
本発明による駆動方法は、複数のＴＦＴの前記ゲート電極の電位および前記ソース電極の電位並びに前記共通電極の電位を互いに等しい電位にする緩和期間を設ける緩和工程を備えている。これによって、ゲート閾値が変動することを抑制することができ、このことにより、長時間にわたって反射型表示装置を安定に動作させることができるようになる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の一実施の形態による反射型表示装置の構成を概略的に示す断面図である。
【図２】図２は、図１に示す反射型表示装置の他方の基板上に形成された画素電極を示す平面図である。
【図３】図３は、図１に示す反射型表示装置の回路構成を示す図である。
【図４】図４は、本発明の一実施の形態におけるゲート電極、ソース電極および共通電極の電位の時間変化を示すタイミング図。
【図５】図５は、画像書き込み工程の一変形例を示すタイミング図。
【図６】図６は、ゲート電極、ソース電極および共通電極の電位の時間変化の一変形例を示すタイミング図。
【図７】図７は、実施例１において、ゲート−ソース電圧とドレイン電流との間の関係を評価した結果を示す図。
【図８】図８は、実施例２において、ゲート−ソース電圧とドレイン電流との間の関係を評価した結果を示す図。
【図９】図９は、比較例１において、ゲート−ソース電圧とドレイン電流との間の関係を評価した結果を示す図。
【発明を実施するための形態】
【００１４】
以下、図１乃至図５を参照して、本発明の一実施の形態について説明する。まず図１により、反射型表示装置について説明する。図１は、本発明の一実施の形態による反射型表示装置１０の構成を概略的に示す断面図である。
【００１５】
反射型表示装置
反射型表示装置１０は、互いに対向する一方の基板１１および他方の基板１６と、一方の基板１１と他方の基板１６との間に封入された、少なくとも１種以上の電気応答性材料を含む表示媒体１３と、を備えている。一対の基板１１，１６のうちの一方の基板１１が、反射型表示装置１０の使用者によって視認される側、すなわち視認側に配置され、他方の基板１６が非視認側に配置される。一対の基板１１，１６のうち少なくとも一方の基板１１は、透光性を有している。そして、一対の基板１１，１６間に生成される電界の分布に基づいて、表示領域２０に所定の画像が表示される。なお本願において「透光性」とは、光を透過させる性質、という程度の意味である。本実施の形態において、一方の基板１１は、全光透過率が５０％以上、好ましくは８０％以上、さらに好ましくは９０％以上となるような透光性を有している。また「表示領域」とは、所定の画像を表示するために利用される領域、という意味である。
【００１６】
図１に示すように、表示領域２０は、互いに独立に電界が制御され得るよう構成された複数の単位画素を含んでいる。図１に示す例においては、２つの単位画素２０ａ，２０ｂが示されている。反射型表示装置１０においては、各単位画素に生成される電界を互いに独立に制御し、これによって各単位画素の色などを制御することにより、画像を形成している。表示領域２０に含まれる単位画素の数や密度は、反射型表示装置１０に求められる分解能などに応じて適宜定められる。
【００１７】
次に、表示領域２０すなわち単位画素の構造について説明する。図１に示すように、一方の基板１１と他方の基板１６との間には、複数の単位画素に跨る共通電極１１１と、共通電極１１１に電気的に接続された表示媒体１３が配置された表示媒体層１５と、各々が１つの単位画素に対応する複数の画素電極１６１とが、一方の基板１１から他方の基板１６に向かって順に設けられている。一方の基板１１の法線方向に沿って表示領域２０を見た場合、複数の単位画素および複数の画素電極１６１は、後述するように例えばマトリクス状に配置されている。
【００１８】
図１に示すように表示媒体層１５は、一方の基板１１と他方の基板１６との間において複数のセルを区画する隔壁１２を有していてもよい。この場合、各セル内に、表示媒体１３が配置される。ここで「セル」とは、電気応答性材料の沈降や偏在に起因する表示の不良、特にコントラストの低下を防止するべく一対の基板１１、１６間において分割された、電気泳動する電気応答性材料の微小な泳動空間、すなわち移動空間を意味する。なお、当該移動空間は、マイクロカプセル等、他の構造物によって分割されてもよい。また、電気応答性材料の沈降や偏在のおそれが低い場合には、一対の基板１１、１６間の空間は、このような構造物によって分割されていなくてもよい。
【００１９】
次に、図１に示す反射型表示装置１０の各構成要素について詳細に説明する。
【００２０】
（一方の基板および共通電極）
一方の基板１１としては、ポリエチレン（ＰＥ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルサルフォン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）等の透光性フィルムや透光性ガラスを用いることができる。また、一方の基板１１上に設けられる共通電極１１１としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ）等の透明導電性材料から構成された電極を用いることができる。共通電極１１１は、複数の単位画素において共通に使用される共通電極として形成されている。
【００２１】
共通電極１１１が複数の単位画素に跨る限りにおいて、共通電極１１１のパターンや数が特に限られることはない。例えば、１つの共通電極１１１が、反射型表示装置１０に含まれる全ての単位画素に跨っていてもよい。この場合、一方の基板１１の全面にわたって共通電極１１１が連続的に広がっていてもよい。若しくは、各々が複数の単位画素に跨る複数の共通電極１１１が所定のパターンで設けられていてもよい。共通電極１１１を形成する方法としては、塗工法、スパッタリング法、真空蒸着法、ＣＶＤ法等が用いられ得る。一方の基板１１の厚みは、好ましくは１０μｍ〜１ｍｍの範囲内になっており、より好ましくは５０μｍ〜３００μｍの範囲内になっている。
【００２２】
図示はしないが、一方の基板１１上やその周辺には、バリアフィルム、バリア層、紫外線カットフィルムや紫外線吸収層などの更なる機能層が設けられていてもよい。例えば、特開２０１４−３２２８５号公報に記載の機能層を設けることができる。
【００２３】
反射型表示装置１０の製造工程において一方の基板１１が供給される形態が特に限られることはなく、ロール状でもシート状でもよい。
【００２４】
（他方の基板および画素電極）
他方の基板１６としては、樹脂フィルム、樹脂板、ガラス、エポキシガラス（ガラエポ）等から構成された基板を用いることができる。また、他方の基板１６の面のうち表示媒体層１５側の面に設けられる画素電極１６１としては、金属等の導電性材料から構成された電極を用いることができる。
【００２５】
各画素電極１６１が、１つの単位画素を構成する表示媒体１３に電気的に接続される限りにおいて、画素電極１６１のパターンが特に限られることはない。例えば、複数の単位画素がマトリクス状に配置される場合、図２に示すように、複数の画素電極１６１もマトリクス状に配置されていてもよい。
【００２６】
なお他方の基板１６として、透光性を有する基板が用いられてもよい。若しくは、他方の基板１６として、透光性を有しているが不透明な基板が用いられてもよい。例えば、画素電極１６１が設けられる面とは反対側の面を粗面化した不透明なガラス基板、樹脂フィルム、樹脂板、ガラス、エポキシガラス（ガラエポ）等が用いられ得る。本実施の形態では、他方の基板１６は、視認側と反対側の位置に配置されるため、透光性を有している必要はない。しかし、熱膨張特性などを考慮して一方の基板１１と同じ物性が他方の基板１６に必要とされる場合は、一方の基板１１と同様の透光性を有する基板を他方の基板１６として用いてもよい。他方の基板１６の厚みは、好ましくは１０μｍ〜１ｍｍの範囲内になっており、より好ましくは５０μｍ〜３００μｍの範囲内になっている。
【００２７】
図示はしないが、一方の基板１１の場合と同様に、他方の基板１６にも更なる機能層が設けられていてもよい。
【００２８】
反射型表示装置１０の製造工程において他方の基板１６が供給される形態が特に限られることはなく、ロール状でもシート状でもよい。
【００２９】
（隔壁）
隔壁１２の材料、形成方法、開口率、パターン、高さなどについては、公知の形態を適宜採用することができる。例えば、特開２０１４−３２２８５号公報に記載の形態を採用することができる。また隔壁１２の頂面と、他方の基板１６上の画素電極１６１または他方の基板１６上の他の構成要素または他方の基板１６と、の間には、図示はしないが、特開２０１４−３２２８５号公報の場合と同様に接着層が設けられていてもよい。
【００３０】
（表示媒体）
表示媒体１３は、少なくとも１種以上の電気応答性材料を含んでいる。電気応答性材料としては、電荷粒子材料や液晶材料を用いることができる。電荷粒子材料としては、白色や黒色、カラーなどの色づけされた粒子が電界に応答して移動するいわゆる電気泳動材料を用いることができる。または、粒子が二色に色分けされ電界により回転するツイストボールに代表される材料、または、電界により移動するナノ粒子材料等を挙げることができる。一方、液晶材料としては、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）で知られる透過と散乱を電気的に制御する材料や、液晶に色素を混合した材料、コレステリック液晶材料などを用いてもよい。好ましくは、電気応答性材料としては、一対の基板１１，１６間に印加される電圧がほぼ０Ｖであるときにその状態を保持することができるもの、いわゆるメモリ性を有するものが用いられる。
【００３１】
本実施の形態において、表示媒体１３は、分散媒と、当該分散媒に分散された白色の電気応答性材料および黒色の電気応答性材料と、を含んでいる。黒色の電気応答性材料は、正に帯電されており、白色の電気応答性材料は、負に帯電されている。従って、画素電極１６１の電位が共通電極１１１の電位よりも低い場合、正に帯電した黒色の電気応答性材料が、画素電極１６１の側に引き寄せられるように分散媒中を泳動し、負に帯電した白色の電気応答性材料が、共通電極１１１の側に引き寄せられるように分散媒の中を泳動する。一方、画素電極１６１の電位が共通電極１１１の電位よりも高い場合、正に帯電した黒色の電気応答性材料が、共通電極１１１の側に引き寄せられるように分散媒中を泳動し、負に帯電した白色の電気応答性材料が、画素電極１６１の側に引き寄せられるように分散媒中を泳動する。このため、画素電極１６１の電位を制御して白色及び黒色の電気応答性材料の泳動を制御することにより、反射型表示装置１０の各単位画素において、白色および黒色のうちいずれか一方の色を共通電極１１１側すなわち視認側に選択的に表示させることができる。
【００３２】
回路構成
次に、反射型表示装置１０の各単位画素に含まれる表示媒体１３を駆動するための、すなわち各画素電極１６１と共通電極１１１との間の電圧を制御するための回路について、図２および図３を参照して説明する。図２は、他方の基板１６上に形成された画素電極１６１を示す平面図であり、図３は、反射型表示装置１０に設けられた回路の構成を示す図である。
【００３３】
図２に示すように、本実施の形態では、ｍ×ｎ個の画素電極１６１が、他方の基板１６の表示領域を網羅するように、ｍ行×ｎ列のマトリクス状に配置されている。図３に示すように、複数の画素電極１６１はそれぞれ、ゲート電極１６４とソース電極１６５とドレイン電極１６６とを有するとともに各々が１つの単位画素に対応する複数の薄膜トランジスタすなわちＴＦＴ１６３の、ドレイン電極１６６に電気的に接続されている。ドレイン電極１６６の電位は、各ＴＦＴ１６３のゲート電極１６４およびソース電極１６５に後述する走査線および信号線を介して接続された駆動装置１００によって制御される。なお図２に示すように、他方の基板１６上には、画像データをコントローラ１９に入力するための端子１７０が設けられていてもよい。
【００３４】
具体的には、図３に示すように、ゲート電極１６４は、マトリクス状に配置されたｍ×ｎ個の画素電極１６１に対応して、ｍ×ｎ個がマトリクス状に配列されている。ｍ×ｎ個のゲート電極１６４は、複数のゲート電極１６４の配列の行方向に延びるｍ本の平行な走査線であって、一方の端部が駆動装置１００の走査線ドライバ１７に接続された走査線Ｙ１〜走査線Ｙｍによって、行毎に接続されている。図３に示す例においては、横方向が行方向になっている。またソース電極１６５も、マトリクス状に配置されたｍ×ｎ個の画素電極１６１に対応して、ｍ×ｎ個がマトリクス状に配列されている。ｍ×ｎ個のソース電極１６５は、複数のソース電極１６５の配列の列方向に延びるｎ本の平行な信号線であって一方の端部が駆動装置１００の信号線ドライバ１８に接続された信号線Ｘ１〜信号線Ｘｎによって、列毎に接続されている。図３に示す例においては、縦方向が行方向になっている。共通電極１１１は、本実施の形態では、駆動装置１００のグラウンド電位（以下、ＧＮＤ電位とも称する）に接続されている。そして、走査線ドライバ１７と信号線ドライバ１８とは、駆動装置１００のコントローラ１９に接続されている。
【００３５】
コントローラ１９は、表示領域２０に表示される画像の内容に応じて各単位画素に生成される電界を制御するための制御信号を、走査線ドライバ１７及び信号線ドライバ１８に出力するようになっている。
【００３６】
走査線ドライバ１７は、コントローラ１９から入力された制御信号に基づいて、所望のタイミングで、ｍ本の走査線Ｙ１〜走査線Ｙｍに接続されたゲート電極１６４の電位を、ＴＦＴ１６３のオン状態（以下、ＯＮ状態とも称する）に対応するオン電位（以下、ＯＮ電位とも称する）またはＴＦＴ１６３のオフ状態（以下、ＯＦＦ状態とも称する）に対応するオフ電位（以下、ＯＦＦ電位とも称する）にするようになっている。また、走査線ドライバ１７にコントローラ１９から制御信号が入力されない場合には、走査線Ｙ１〜走査線Ｙｍに接続されたゲート電極１６４の電位がＧＮＤ電位になるようになっている。なおＯＮ状態とは、ＴＦＴ１６３のソース電極１６５とドレイン電極１６６との間が導通している状態のことであり、ＯＦＦ状態とは、ＴＦＴ１６３のソース電極１６５とドレイン電極１６６とが導通していない状態のことである。
【００３７】
信号線ドライバ１８は、コントローラ１９から入力された制御信号に基づいて、ｎ本の信号線Ｘ１〜信号線Ｘｎに接続されたソース電極１６５の電位を、相対的にＧＮＤ電位よりも低い第１電位または相対的にＧＮＤ電位よりも高い第２電位にするようになっている。また、信号線ドライバ１８にコントローラ１９から制御信号が入力されない場合には、信号線Ｘ１〜信号線Ｘｎに接続されたソース電極１６５の電位がＧＮＤ電位になるようになっている。
【００３８】
ゲート電極１６４の電位がＯＮ電位になっているときに、ソース電極１６５の電位に依らずＴＦＴ１６３をＯＮ状態にすることができる限りにおいて、上述のＯＮ電位およびＯＦＦ電位並びに第１電位および第２電位の具体的な値が特に限られることはない。例えば、ＴＦＴ１６３としてｐ型のものが用いられる場合、ＯＮ電位およびＯＦＦ電位がそれぞれ−２５Ｖおよび＋２５Ｖに設定され、第１電位および第２電位がそれぞれ−１８Ｖおよび＋１８Ｖに設定される。
この場合、ゲート電極１６４の電位がＯＮ電位でソース電極１６５の電位が第１電位の場合、ゲート電極１６４とソース電極１６５との間の電圧すなわちゲート−ソース電圧が−７Ｖになり、ＴＦＴ１６３がＯＮ状態となる。このとき、ドレイン電極１６６の電位は第１電位すなわち−１８Ｖにほぼ等しくなり、少なくとも負の電位になる。従って、画素電極１６１の電位の方が、共通電極１１１の電位すなわちＧＮＤ電位よりも低くなる。この結果、一方の基板１１と他方の基板１６との間には、一方の基板１１から他方の基板１６へ向かう向きの電界が生成される。
一方、ゲート電極１６４の電位がＯＮ電位でソース電極１６５の電位が第２電位の場合、ゲート−ソース電圧が−４３Ｖになり、ＴＦＴ１６３がＯＮ状態となる。このとき、ドレイン電極１６６の電位は第２電位すなわち＋１８Ｖにほぼ等しくなり、少なくとも正の電位になる。従って、画素電極１６１の電位の方が、共通電極１１１の電位すなわちＧＮＤ電位よりも高くなる。この結果、一方の基板１１と他方の基板１６との間には、他方の基板１６から一方の基板１１へ向かう向きの電界が生成される。
このように本実施の形態によれば、ゲート電極１６４の電位がＯＮ電位であり、かつソース電極１６５の電位が第１電位または第２電位である場合に、所定の向きの電界を生成し、これによって対応する単位画素の色などを制御することができる。なおここではＴＦＴ１６３としてｐ型のものが用いられる例を示したが、これに限られることはなく、ＴＦＴ１６３としてｎ型のものが用いられてもよい。
表示媒体１３を適切に駆動することができる限りにおいて、ＴＦＴ１６３を構成する材料が特に限られることはない。例えば、ＴＦＴ１６３を構成する材料として、ポリシリコン、アモルファスシリコン、酸化物や有機材料を用いることができる。このうち、有機材料を含むＴＦＴ、いわゆる有機ＴＦＴは、高い耐圧性を有している。このため、表示媒体１３を構成する電気応答性材料として、高い駆動電圧を必要とする電気泳動材料などが用いられる場合、有機ＴＦＴが好ましく用いられる。また有機ＴＦＴは、高い柔軟性を有しているので、フレキシブル性を備えた反射型表示装置１０を提供することが可能になる。
【００３９】
次に、このような構成からなる反射型表示装置１０の駆動方法について、図４を参照して説明する。
【００４０】
図４は、走査線Ｙ１に接続された第１行のゲート電極１６４、走査線Ｙ２に接続された第２行のゲート電極１６４〜走査線Ｙｍに接続された第ｍ行のゲート電極１６４の電位、信号線Ｘ１に接続された第１列のソース電極１６５〜信号線Ｘｎに接続された第ｎ列のソース電極１６５の電位、および共通電極１１１の電位の時間変化を示すタイミング図である。ここでは、表示領域２０には既に何らかの画像が表示されている場合について説明する。この場合、反射型表示装置１０においては、画像の状態を保持するための保持工程Ｓ１０が実施されている。
【００４１】
（保持工程）
画像の状態を保持することができる限りにおいて、保持工程Ｓ１０の具体的な内容が特に限られることはない。例えば、表示媒体１３がメモリ性を有する電気応答性材料からなる場合、一対の基板１１，１６間の電圧がほぼ０Ｖであったとしても、画像の状態を保持することができる。もちろん、後述する画像書き込み工程の際に一対の基板１１，１６間に印加された電圧を、画像書き込み工程の後にも維持することによって、保持工程Ｓ１０が実現されてもよい。但し、反射型表示装置１０の消費電力を低減することを考慮すると、一対の基板１１，１６間の電圧をほぼ０Ｖにすることによって保持工程Ｓ１０が実現されることが好ましい。
【００４２】
保持工程Ｓ１０において一対の基板１１，１６間の電圧をほぼ０Ｖにするための具体的な方法が特に限られることはない。例えば図４に示すように、各ゲート電極１６４および各ソース電極１６５の電位を全てＧＮＤ電位とすることにより、各ドレイン電極１６６の電位をほぼＧＮＤ電位とし、これによって一対の基板１１，１６間の電圧をほぼ０Ｖにすることができる。
【００４３】
その後、コントローラ１９に画像書き換え処理を開始するための信号が入力されると、既に表示領域２０に表示されている画像を消去する画像消去工程Ｓ２０と、表示領域２０に新たな画像を表示する画像書き込み工程Ｓ３０とを順に実施する。以下、各工程について説明する。なお、画像書き換え処理を開始するための信号は、反射型表示装置１０が例えば電子ペーパーとして使用されている場合、使用者が行うページめくり動作に基づいて生成される。
【００４４】
（画像消去工程）
画像書き換え処理を開始するための信号がコントローラ１９に入力されると、当該入力信号に対応する制御信号が、コントローラ１９から走査線ドライバ１７および信号線ドライバ１８に入力される。制御信号が走査線ドライバ１７に入力されると、走査線ドライバ１７から走査線Ｙ１〜走査線Ｙｍの全てに、ＴＦＴ１６３のＯＮ状態に対応するＯＮ電位が、所定の消去期間ｔ２にわたって印加される。これによって、図４に示すように、複数のゲート電極１６４の全ての電位がＯＮ電位にされる。
【００４５】
また、制御信号が信号線ドライバ１８に入力されると、まずは、信号線ドライバ１８から信号線Ｘ１〜信号線Ｘｎに、ＧＮＤ電位よりも低い第１電位が所定の期間にわたって印加される。これによって、複数のソース電極１６５およびドレイン電極１６６の全ての電位が、所定の期間にわたってＧＮＤ電位よりも低い第１電位にされ、このことにより、各単位画素に、共通電極１１１から画素電極１６１に向かう向きの電界が生成される。この結果、表示媒体１３中の負に帯電した白色の電気応答性材料が、共通電極１１１の側に引き寄せられ、表示媒体１３中の正に帯電した黒色の電気応答性材料が、画素電極１６１の側に引き寄せられる。
【００４６】
次に、複数のゲート電極１６４の全ての電位がＯＮ電位になっている間に、信号線ドライバ１８から信号線Ｘ１〜Ｘｎに、ＧＮＤ電位よりも高い第２電位が所定の期間にわたって印加される。これによって、複数のソース電極１６５およびドレイン電極１６６の全ての電位が、所定の期間にわたってＧＮＤ電位よりも高い第２電位にされ、このことにより、各単位画素に、画素電極１６１から共通電極１１１に向かう向きの電界が生成される。この結果、表示媒体１３中の負に帯電した白色の電気応答性材料が、画素電極１６１の側に引き寄せられ、表示媒体１３中の正に帯電した黒色の電気応答性材料が、共通電極１１１の側に引き寄せられる。このようにして、白色および黒色の電気応答性材料が撹拌され、表示領域に表示されていた画像が消去される。
【００４７】
画像消去工程Ｓ２０においては、複数のゲート電極１６４の全ての電位がＯＮ電位になっている間に、まずは所定の期間にわたって複数のソース電極１６５の全ての電位を第１電位または第２電位のいずれか一方の電位にし、次に所定の期間にわたって複数のソース電極１６５の全ての電位を第１電位または第２電位のいずれか他方の電位にするという上述の画像消去手順が、少なくとも１回すなわち１サイクル実施される。図４においては、画像消去手順が２．５サイクルにわたって実施される例が示されている。なお、画像消去工程Ｓ２０において実施される画像消去手順のサイクル数が特に限られることはない。例えばサイクル数は、画像消去工程Ｓ２０が実施される上述の消去期間ｔ２として割り当てられ得る期間や、表示領域２０を全域にわたって白色または黒色にするために要する時間、すなわち０．５サイクルに要する時間などに応じて設定される。消去期間ｔ２は、例えば１ｓ〜３ｓの範囲内に設定される。
【００４８】
なお本実施の形態においては、図４に示すように、画像消去工程Ｓ２０の最後のサイクルにおいて、複数のソース電極１６５の全ての電位が第１電位すなわち負の電位にされる。このため、画像消去工程Ｓ２０が終了した時には、各単位画素には、共通電極１１１から画素電極１６１に向かう向きの電界が生成されている。このため、画像消去工程Ｓ２０の終了時、各単位画素においては、負に帯電した白色の電気応答性材料が共通電極１１１の側に引き寄せられている。
【００４９】
（画像書き込み工程）
画像書き込み工程Ｓ３０においては、コントローラ１９に画像データが入力され、当該画像データに基づいて、コントローラ１９から走査線ドライバ１７および信号線ドライバ１８に制御信号が入力される。制御信号が走査線ドライバ１７に入力されると、走査線ドライバ１７から、走査線Ｙ１〜走査線Ｙｍのいずれか１つの走査線に、例えば走査線Ｙ１に、ＴＦＴ１６３のＯＮ状態に対応するＯＮ電位が、所定の期間にわたって印加される。これによって、走査線Ｙ１に接続されている第１行の各ＴＦＴ１６３のゲート電極１６４の電位がＯＮ電位になる。このとき、走査線Ｙ１以外の走査線には、ＴＦＴ１６３のＯＦＦ状態に対応するＯＦＦ電位が印加される。また、信号線ドライバ１８から信号線Ｘ１〜信号線Ｘｎには、走査線Ｙ１に接続されている第１行の各ＴＦＴ１６３に対応する各単位画素に表示されるべき色に基づいて、第２電位またはＧＮＤ電位が印加される。具体的には、正に帯電した黒色の電気応答性材料が共通電極１１１の側に引き寄せられるべき単位画素に対応するＴＦＴ１６３のソース電極１６５には、第２電位を印加し、これによって、画素電極１６１から共通電極１１１に向かう向きの電界を生成させる。一方、負に帯電した白色の電気応答性材料が共通電極１１１の側に引き寄せられるべき単位画素に関しては、そのような状態が既に画像消去工程Ｓ２０の終了時に実現されているので、対応するＴＦＴ１６３のソース電極１６５にＧＮＤ電位が印加される。
なお、負に帯電した白色の電気応答性材料が共通電極１１１の側に引き寄せられるべき単位画素に対応するＴＦＴ１６３のソース電極１６５には、ＧＮＤ電位ではなく第１電位が印加されてもよい。
また、画像消去工程Ｓ２０の最後のサイクルにおいて、複数のソース電極１６５の全ての電位が第２電位にされる場合は、信号線Ｘ１〜信号線Ｘｎには、走査線Ｙ１に接続されている第１行の各ＴＦＴ１６３に対応する各単位画素に表示されるべき色に基づいて、第１電位またはＧＮＤ電位が印加されてもよい。
【００５０】
その後、走査線Ｙ１の場合と同様にして、第２行のＴＦＴ１６３のゲート電位〜第ｍ行のＴＦＴ１６３のゲート電位を順次排他的にＯＮ電位にする。また、ＯＮ電位になっている各ＴＦＴ１６３に対応する各単位画素に表示されるべき色に基づいて、信号線Ｘ１〜信号線Ｘｎの電位を制御する。これによって、各単位画素の色を制御して、表示領域２０に所望の画像を表示させることができる。
【００５１】
なお図４においては、画像書き込み工程Ｓ３０において、第１行のＴＦＴ１６３のゲート電位〜第ｍ行のＴＦＴ１６３のゲート電位を順次排他的にＯＮ電位して画像を書き込むとい書き込み手順が１回すなわち１サイクル実施される例を示したが、これに限られることはない。例えば図５に示すように、画像書き込み工程Ｓ３０は、第１画像書き込み工程Ｓ３１〜第ｋ画像書き込み工程Ｓ３ｋというようにｋ回のサイクルに分けて実施されてもよい。これによって、表示領域２０の全域にわたって新たな画像を徐々に浮かび上がらせるようにすることができる。
【００５２】
画像書き込み工程Ｓ３０に要する書き込み期間ｔ３は、実施されるサイクル数、走査線の数、１サイクル内で各ＴＦＴ１６３のゲート電極１６４がＯＮ電位にされる期間などに応じて適宜定められる。例えば、サイクル数が１５で、走査線の数が７００で、１サイクル内で各ＴＦＴ１６３のゲート電極１６４がＯＮ電位にされる期間が７０μｓである場合、書き込み期間ｔ３は０．７３５ｓになる。
【００５３】
ところで、画像書き換え処理の間にＴＦＴ１６３のゲート電極１６４とソース電極１６５との間に印加されるゲート−ソース電圧の平均値が、正の電圧または負の電圧のいずれか一方に偏ってしまう場合、上述のバイアスストレス効果が生じてしまうことが考えられる。ここで本実施の形態においては、上述のように、各ＴＦＴ１６３のゲート電極１６４が消去期間ｔ２にわたってＯＮ電圧になる画像消去工程Ｓ２０が実施される。また、画像消去工程Ｓ２０が実施される消去期間ｔ２は通常は、各ゲート電極１６４が主にＯＦＦ電位となる上述の画像書き込み工程Ｓ３０が実施される書き込み期間ｔ３よりも長い。従って、ゲート−ソース電圧の平均値は、ＯＮ電位の方に、ここでは負の電圧の方に偏ることになる。このため、各ＴＦＴ１６３のゲート閾値が負の方へ次第に変動してしまうことが考えられる。
【００５４】
このような課題を考慮し、本実施の形態においては、各ＴＦＴ１６３のゲート電極１６４の電位およびソース電極１６５の電位並びに共通電極１１１の電位を互いに等しい電位にする緩和期間ｔ５を設ける緩和工程Ｓ５０をさらに実施する。例えば図４に示すように、上述の画像書き込み工程Ｓ３０の後、走査線Ｙ１〜走査線Ｙｍおよび信号線Ｘ１〜信号線Ｘｎの全てにＧＮＤ電位を印加し、これによって、各ゲート電極１６４の電位および各ソース電極１６５の電位並びに共通電極１１１の電位を所定の緩和期間ｔ５にわたってＧＮＤ電位にする。以下、このような緩和工程Ｓ５０が有効に作用する理由について説明する。なお本実施の形態の有効性は、緩和工程Ｓ５０を実施することによりバイアスストレス効果の発生を抑制することができたという事実に基づいており、従って本変形例が以下に説明する理由に束縛されることはない。
【００５５】
バイアスストレス効果が発生する原因の１つとして、ＴＦＴ１６３に注入された電子や正孔などのキャリアが、ゲート−ソース電圧の平均値が正の電圧または負の電圧のいずれか一方に偏ってしまうことなどに起因して、トラップされてしまうことが挙げられる。ここで本変形例によれば、各ＴＦＴ１６３のゲート電極１６４の電位およびソース電極１６５の電位並びに共通電極１１１の電位を等しくすることにより、ＴＦＴ１６３にトラップされているキャリアを外部に放出することができる。このため、バイアスストレス効果の発生を抑制することができると考えられる。
【００５６】
具体的な実験結果の一例について紹介する。はじめに、１００００ｓにわたってゲート電極１６４およびソース電極１６５の電位をそれぞれ−２５Ｖおよび−１８Ｖにしたところ、実験当初に比べてドレイン電流が４割変動した。その後、１０００ｓにわたってゲート電極１６４、ソース電極１６５および共通電極１１１の電位をそれぞれＧＮＤ電位にしたところ、ドレイン電流がほぼ実験当初の値に戻っていた。すなわち、変動したゲート閾値がほぼ実験当初の値に戻っていた。
【００５７】
本実施の形態による緩和工程Ｓ５０が実施される緩和期間ｔ５の最小値は、ＴＦＴ１６３にトラップされて蓄積されているキャリアを外部に十分に放出することができれば特には限定されないが、画像消去工程Ｓ２０が実施される消去期間ｔ２の１０％以上であることが好ましい。緩和期間ｔ５を消去期間ｔ２の１０％以上とすることにより、蓄積されたキャリアの放出を十分なものとすることができる。
【００５８】
緩和工程Ｓ５０は、画像書き換え処理を開始するための信号が緩和工程Ｓ５０を実施している間にコントローラ１９に入力されたとしても、所定の緩和期間ｔ５にわたって継続されてもよい。これによって、使用者の操作の仕方によらず確実にキャリアを外部に放出することができる。一方、この場合、画像書き換え処理を開始するための信号に対する反射型表示装置１０の反応が、最大で緩和期間ｔ５の分だけ、緩和工程Ｓ５０が実施されない場合に比べて遅くなってしまう。従って、緩和工程Ｓ５０が実施される緩和期間ｔ５の最大値は、使用者が許容することができる反応遅れ時間を考慮して設定される。使用者が許容することができる反応遅れ時間は、反射型表示装置１０の使用用途によって異なるが、緩和期間ｔ５の最大値は、好ましくは３０分以内、より好ましくは１分以内、さらに好ましくは３ｓ以内に設定される。
【００５９】
各ＴＦＴ１６３のゲート電極１６４の電位およびソース電極１６５の電位並びに共通電極１１１の電位の等しさの程度は、ＴＦＴ１６３にトラップされているキャリアを外部に放出することができるように設定される。例えば緩和工程Ｓ５０において、各ＴＦＴ１６３のゲート電極１６４の電位およびソース電極１６５の電位並びに共通電極１１１の電位の差は、−０．５Ｖ〜０．５Ｖの範囲内になっている。なお、各電極の電位の差が上述の範囲内である限りにおいて、各ＴＦＴ１６３のゲート電極１６４の電位およびソース電極１６５の電位並びに共通電極１１１の電位の絶対値が特に限られることはない。例えば各電極の電位は、ＧＮＤ電位となっていてもよく、若しくは、何らかの安定した電位、例えば駆動装置１００で用いられている電源の電位となっていてもよい。
【００６０】
本実施の形態によれば、複数のＴＦＴ１６３のゲート電極１６４の電位およびソース電極１６５の電位並びに共通電極１１１の電位を互いに等しい電位にする緩和工程Ｓ５０を実施することにより、ＴＦＴ１６３にトラップされているキャリアを外部に放出することができる。これによって、ゲート閾値が変動することを抑制することができる。このことにより、長時間にわたって反射型表示装置１０を安定に動作させることができるようになる。
【００６１】
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述した実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述した実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。
【００６２】
（第１の変形例）
上述の本実施の形態においては、緩和工程Ｓ５０が、画像書き込み工程Ｓ３０の後であって、保持工程Ｓ１０の前に実施される例を示した。しかしながら、これに限られることはなく、図６に示すように、緩和工程Ｓ５０を、画像消去工程Ｓ２０の後であって、画像書き込み工程Ｓ３０の前に実施してもよい。この場合、画像消去工程Ｓ２０の間にＯＮ電位の方に向かって生じた各ＴＦＴ１６３のゲート閾値の変動を、画像書き込み工程Ｓ３０の前に軽減または解消することができる。従って、各ＴＦＴ１６３のゲート閾値が適切な値になっている状態で、画像書き込み工程Ｓ３０を実施することができる。このことにより、画像書き込み工程Ｓ３０において不具合が生じる可能性をより低くすることができる。
【００６３】
なお上述の本実施の形態においては、画像書き換え処理を開始するための信号がコントローラ１９に入力されてから、表示領域２０の画像が書き換わるまでに、消去期間ｔ２および書き込み期間ｔ３の和に相当する時間を少なくとも要する。一方、第１の変形例においては、画像書き換え処理を開始するための信号がコントローラ１９に入力されてから、表示領域２０の画像が書き換わるまでに、消去期間ｔ２、緩和期間ｔ５および書き込み期間ｔ３の和に相当する時間を少なくとも要することになる。従って、画像書き換え処理を開始するための信号がコントローラ１９に入力されてから表示領域２０の画像が書き換わるまでに要する時間を、可能な限り短くするという観点からは、第１の変形例よりも上述の本実施の形態の方が好ましいと言える。
【００６４】
（その他の変形例）
上述の本実施の形態および各変形例においては、画像書き換え処理の度に画像消去工程Ｓ２０が実施される例を示したが、これに限られることはない。例えば、画像書き換え処理すなわち画像書き込み工程Ｓ３０を複数回実施する度に画像消去工程Ｓ２０を１回実施してもよい。同様に緩和工程Ｓ５０についても、画像書き換え処理すなわち画像書き込み工程Ｓ３０を複数回実施する度に緩和工程Ｓ５０を１回実施してもよい。例えば、画像消去工程Ｓ２０と同等の頻度で緩和工程Ｓ５０を実施してもよい。
【００６５】
なお、上述した実施の形態に対するいくつかの変形例を説明してきたが、当然に、複数の変形例を適宜組み合わせて適用することも可能である。
【実施例】
【００６６】
次に、本発明を実施例により更に具体的に説明するが、本発明はその要旨を超えない限り、以下の実施例の記載に限定されるものではない。
【００６７】
（ＴＦＴおよび周辺配線の作製）
スパッタリング法により、ガラス基材上の全面に厚み４０ｎｍの銀の薄膜を形成した。次に、銀の薄膜上にポジ型フォトレジストをスピンコート法によって塗布して、レジスト層を形成した。その後、フォトマスクを用いた露光および現像工程を実施して、レジスト層をパターニングした。次いで、レジスト層が形成されていない部位の銀の薄膜をエッチング処理によってエッチングした後、レジスト層を除去した。これにより、ソース電極、ドレイン電極、走査線および信号線を形成した。
【００６８】
次に、チオフェン系ポリマーをキシレンに固形分濃度１ｗｔ％にて溶解させた有機半導体のキシレン溶液を準備した。その後、ソース電極、ドレイン電極、走査線および信号線を形成したガラス基材の表面に、有機半導体のキシレン溶液をスピンコート法によって塗布し、膜厚５０ｎｍの有機半導体層を形成した。次いで、ポジ型レジストを有機半導体層上にスピンコート法によって塗布して、レジスト層を形成した。その後、フォトマスクを介した露光およびアルカリ現像工程を実施して、レジスト層をパターニングし、チャネル領域ならびにソース電極、ドレイン電極、走査線および信号線を覆うようにレジスト層を形成した。
【００６９】
次に、大気下で、波長１７２ｎｍ、照度３ｍＷ／ｃｍ２の真空紫外線を６０秒間照射し、レジスト層で覆われている部位以外の有機半導体層をエッチング除去し、有機半導体層のパターニングを行った。その後、レジスト層を除去した。
【００７０】
次に、パターニングされた有機半導体層までが形成されたガラス基材上に、紫外線感光性アクリル系樹脂をスピンコート法によって塗布して、ゲート絶縁層を形成した。その後、フォトマスクを介した露光およびアルカリ現像工程を実施して、ゲート絶縁層をパターニングした。この際、ゲート絶縁層にコンタクトホールが形成されるようにパターニングした。次いで、１５０℃のオーブンにて加熱硬化させ、膜厚１μｍのゲート絶縁層を形成した。
【００７１】
次に、スパッタリング法により、ゲート絶縁層までが形成されたガラス基材上に、厚み２００ｎｍのアルミニウム膜を形成した。続いて、アルミニウム膜上にポジ型フォトレジストをスピンコート法によって塗布して、レジスト層を形成した。その後、フォトマスクを用いた露光および現像工程を実施して、レジスト層をパターニングした。次に、レジスト層が形成されていない部位のアルミニウム膜をエッチング処理によってエッチングした後、レジスト層を除去した。これにより、ゲート電極を形成した。
【００７２】
次に、ゲート電極まで形成されたガラス基材上に、紫外線感光性樹脂をスピンコートして遮光層を形成した。その後、フォトマスクを介した露光およびアルカリ現像工程を実施して、遮光層をパターニングした。この際、遮光層にコンタクトホールが形成されるようにパターニングした。次いで、１５０℃のオーブンにて加熱硬化させ、膜厚２μｍの遮光層を形成した。
【００７３】
次に、遮光層上に紫外線感光性アクリル系樹脂をスピンコートして層間絶縁層を形成した。その後、フォトマスクを介した露光およびアルカリ現像工程を実施して、層間絶縁層をパターニングした。次いで、１５０℃のオーブンにて加熱硬化させ、膜厚４μｍの層間絶縁層を形成した。
【００７４】
次に、層間絶縁層上にカーボンペーストをスクリーン印刷によってパターン印刷した。その後、１２０℃のオーブンにて焼成を行い、膜厚５μｍの外部入出力電極を形成した。この工程にて、外部入出力電極と有機半導体トランジスタのドレイン電極とを導通させた。
【００７５】
（実施例１）
上述の画像消去工程Ｓ２０、画像書き込み工程Ｓ３０および緩和工程Ｓ５０を含む画像書き換え処理を繰り返し５００００回実施して、上述の方法によって作製したＴＦＴのゲート閾値の変動がどの程度生じるかを評価した。具体的には、画像書き換え処理を実施する前と、画像書き換え処理を繰り返し５００００回実施した後のそれぞれのタイミングで、ゲート−ソース間に印加される電圧ＶＧＳを−２５Ｖ〜＋２５Ｖで往復変化させたときのドレイン電流ＩＤを測定した。測定結果を図７に示す。図７において、画像書き換え処理を実施する前に得られた結果には符号Ｄ１０が付され、５００００回の繰り返し後に得られた結果には符号Ｄ１１が付されている。
【００７６】
本実施例において、１回の画像書き換え処理における、画像消去工程Ｓ２０の消去期間ｔ２、画像書き込み工程Ｓ３０の書き込み期間ｔ３および緩和工程Ｓ５０の緩和期間ｔ５は、それぞれ２．７ｓ、０．７５ｓおよび２．７ｓであった。また、ゲート電極１６４のＯＮ電位およびＯＦＦ電位はそれぞれ−２５Ｖおよび＋２５Ｖであり、ソース電極１６５の第１電位および第２電位はそれぞれ−１８Ｖおよび＋１８Ｖであった。
【００７７】
（実施例２）
ゲート電極１６４の電位を−２５Ｖにし、ソース電極１６５の電位を−１８Ｖにし、共通電極１１１の電位をＧＮＤ電位にする第１工程と、ゲート電極１６４の電位、ソース電極１６５の電位および共通電極１１１の電位を全てＧＮＤ電位にする第２工程とを、所定時間にわたって繰り返し実施して、ＴＦＴのゲート閾値の変動がどの程度生じるかを評価した。具体的には、第１工程および第２工程を実施する前と、第１工程および第２工程を１１００００ｓにわたって繰り返し実施した後のそれぞれのタイミングで、ゲート−ソース間に印加される電圧ＶＧＳを−２５Ｖ〜＋２５Ｖで変化させたときのドレイン電流ＩＤを測定した。測定結果を図８に示す。図８において、第１工程および第２工程を実施する前に得られた結果には符号Ｄ２０が付され、第１工程および第２工程を１１００００ｓにわたって繰り返し実施した後に得られた結果には符号Ｄ２１が付されている。
【００７８】
本実施例において、１回の繰り返し単位における、第１工程の継続期間および第２工程の継続期間は、それぞれ１００ｓおよび５０ｓであった。１回の繰り返し単位における継続期間が長い点を除けば、第１工程は、上述の画像消去工程Ｓ２０とほぼ等しい工程であり、第２工程は、上述の緩和工程Ｓ５０とほぼ等しい工程であると言える。
【００７９】
（実施例３）
１回の繰り返し単位における、第１工程の継続期間および第２工程の継続期間を、それぞれ１０ｓおよび１ｓとしたこと以外は、上述の実施例２の場合と同様にして、ゲート−ソース電圧ＶＧＳとドレイン電流ＩＤとの間の関係を評価した。
【００８０】
（比較例１）
上述の画像消去工程Ｓ２０および画像書き込み工程Ｓ３０を含む画像書き換え処理を繰り返し２００００回または３００００回実施して、ＴＦＴのゲート閾値の変動がどの程度生じるかを評価した。具体的には、画像書き換え処理を実施する前と、画像書き換え処理を繰り返し２００００回または３００００回実施した後のそれぞれのタイミングで、ゲート−ソース間に印加される電圧ＶＧＳを−２５Ｖ〜＋２５Ｖで往復変化させたときのドレイン電流ＩＤを測定した。測定結果を図９に示す。図９において、画像書き換え処理を実施する前に得られた結果には符号Ｄ３０が付され、２００００回の繰り返し後に得られた結果には符号Ｄ３１が付され、３００００回の繰り返し後に得られた結果には符号Ｄ３２が付され、ている。
【００８１】
図９に示すように、緩和工程Ｓ５０が実施されなかった比較例１においては、画像書き換え処理を繰り返し２００００回実施することにより、１×１０−７Ａのドレイン電流ＩＤを得ることに必要になるゲート−ソース電圧ＶＧＳが約５Ｖ〜１０Ｖ変動した。また、画像書き換え処理を繰り返し３００００回実施した場合には、２００００回の場合に比べてゲート−ソース電圧ＶＧＳがさらに約５Ｖ〜１０Ｖ変動した。これに対して、実施例１，２においては、ゲート−ソース電圧ＶＧＳとドレイン電流ＩＤとの間の関係の変化はほとんど見られなかった。また図示はしないが、実施例３においても、ゲート閾値の変動が見られなかった。これらの結果から、ゲート閾値の変動を抑制する上で、上述の本実施の形態において提案した緩和工程Ｓ５０は極めて有効であると言える。
【符号の説明】
【００８２】
１０  反射型表示装置
１１  一方の基板
１３  表示媒体
１６  他方の基板
１１１  共通電極
１６１  画素電極
１６３  ＴＦＴ
１６４  ゲート電極
１６５  ソース電極
１６６  ドレイン電極
【図１】
2015225181.tif 000003
【図２】
2015225181.tif 000004
【図３】
2015225181.tif 000005
【図４】
2015225181.tif 000006
【図５】
2015225181.tif 000007
【図６】
2015225181.tif 000008
【図７】
2015225181.tif 000009
【図８】
2015225181.tif 000010
【図９】
2015225181.tif 000011