(57)【要約】【課題】センサ数の制約に囚われることなく支持基板の電位変動を抑制できるようにした容量式物理量検出装置を提供する。【解決手段】基準信号生成回路４６が、第１搬送波を第２電極１２０、２２０の電極パッド１２５、２２５に印加するときに、第２搬送波を周囲電極２８の電極パッド２９に印加した状態で加速度の検出を行う。すると、第２搬送波は周囲電極２８から絶縁膜を介して支持基板のノードＮ１に与えられるため、第１搬送波とはほぼ逆相信号が支持基板のノードＮ１に与えられることになり、支持基板に印加される成分を打ち消すことができる。【選択図】図５
2015232510.tif 000002
【特許請求の範囲】
【請求項１】
支持基板（５）と、
前記支持基板上に空間を存して配設されると共に物理量に応じた検知方向に対向距離が変動可能に対向配置された第１電極（１１０ａ、１１０ｂ、２１０ａ、２１０ｂ）及び第２電極（１２０、２２０）、並びに、前記支持基板上に絶縁膜を介して配置されると共に前記第１電極及び前記第２電極とは空間を存して当該第１電極及び当該第２電極の周囲に配設される周囲電極（２８）、を備えた半導体層（７）と、
パルス状の第１搬送波を生成すると共に前記第１搬送波とは逆相の第２搬送波を生成する基準信号生成回路（４６）と、
前記第１電極及び第２電極の変位に応じた容量変動を差動電圧変換する全差動Ｃ−Ｖ変換回路（１４０、２４０）と、を備え、
前記基準信号生成回路（４６）は、前記第２電極（１２０、２２０）に前記第１搬送波を印加するときに、前記周囲電極（２８）に前記第２搬送波を印加することを特徴とする容量式物理量検出装置。
【請求項２】
請求項１記載の容量式物理量検出装置において、
前記半導体層（７）はセンサチップ（２）内に構成されるものであり、
前記基準信号生成回路（４６）は、コンデンサ（５０ａ）を介して前記周囲電極（２８）に第２搬送波を印加する回路であり、
前記センサチップ（２）は、当該センサチップ（２）内の前記半導体層（７）が対向する領域を前記コンデンサ（５０ａ）として用いることを特徴とする容量式物理量検出装置。
【請求項３】
支持基板（５）と、
前記支持基板上に空間を存して対向配置されると共に物理量に応じて前記支持基板の表面に直交する方向に変位する２つの可動電極（４１４、４２４）、前記支持基板上に絶縁膜（６）を介して配置されると共に前記２つの可動電極とは空間を存して前記２つの可動電極の中間に配設される電極部（４０６）、及び、前記支持基板上に絶縁膜を介して配置されると共に前記２つの可動電極とは空間を存して前記２つの可動電極の外周に配設される周囲電極（４３５、４３７）、を備えた半導体層（７）と、
パルス状の第１搬送波を生成すると共に前記第１搬送波とは逆相の第２搬送波を生成する基準信号生成回路（４４６）と、
前記２つの可動電極の変位に応じた容量変動を差動電圧変換する全差動Ｃ−Ｖ変換回路（４４０）と、を備え、
前記基準信号生成回路（４４６）は、前記電極部（４０６）に前記第１搬送波を印加するときに、前記周囲電極（４３５、４３７）に前記第２搬送波を印加することを特徴とする容量式物理量検出装置。
【請求項４】
請求項３記載の容量式物理量検出装置において、
前記半導体層（７）はセンサチップ（４０２）内に構成されるものであり、
前記基準信号生成回路（４４６）は、前記周囲電極（４３７）にコンデンサ（４５０ａ）を介して第２搬送波を印加する回路であり、
前記センサチップ（４０２）は、当該センサチップ（４０２）内の前記半導体層（７）が対向する領域を前記コンデンサ（４５０ａ）として用いることを特徴とする容量式物理量検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量を静電容量の変化として検出する容量式物理量検出装置に関する。
【背景技術】
【０００２】
この種の容量式物理量検出装置としては、例えば自動車のエアバッグの動作制御用の半導体加速度センサが提案されている。この半導体加速度センサは、支持基板、絶縁膜、半導体層が順に積層された基板を用いて構成されている。例えば、このような加速度センサは、固定電極と、外部から与えられた加速度に応じてある方向に変位可能に構成された可動電極とを半導体層内に対向配置して構成されている。そして、可動電極と固定電極との間の容量を例えば全差動型のＣ−Ｖ変換回路により電圧変換するようになっている。このような装置は、可動電極にパルス状の搬送波を入力させており、可動電極に加速度が加わると可動電極と固定電極との間の容量が変化しこのときのＣ−Ｖ変換出力を検出することで加速度を検出できる。
【０００３】
しかし、このように支持基板、絶縁膜、半導体層による積層体を使うと、可動電極と半導体層との間にカップリング容量を生じる。このため、可動電極にパルス状の搬送波を入力させると支持基板の電位が変化し、これによりノイズを生じてしまう。そこで、本願出願人は支持基板の電位変化を抑制できるようにする技術を提案した（例えば、特許文献１参照）。
【０００４】
特許文献１記載の発明によれば、第１可動電極を有する第１エレメント部と、第２可動電極を有する第２エレメント部とを備え、基準信号生成回路が第１可動電極に第１搬送波を入力させる際に、第２エレメント部の第２可動電極に第１搬送波とは位相が１８０°異なるパルス状の第２搬送波を入力させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１６７４６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１記載の方式では、例えば２軸センサなどのように、前述した第１エレメントの第１可動電極及び第２エレメントの第２可動電極を偶数個備え、偶数個のＣ−Ｖ変換回路を備えていないと支持基板の電位変動を抑制できない。
【０００７】
本発明の目的は、センサ数の制約に囚われることなく支持基板の電位変動を抑制できるようにした容量式物理量検出装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１記載の発明によれば、周囲電極は支持基板上に絶縁膜を介して固定配置され第１電極及び第２電極とは空間を存して第１電極及び第２電極の周囲に配設されている。第１搬送波が第２電極に与えられると支持基板とのカップリング容量に応じて第１搬送波が支持基板に与えられることになり支持基板の電位がほぼ同相で変化しようとする。
【０００９】
しかしこのとき、基準信号生成回路は周囲電極に第２搬送波を印加するため、第２搬送波が周囲電極から絶縁膜を介して支持基板に与えられ、支持基板には第２搬送波がほぼ逆相で与えられることになる。このため逆相波を支持基板に与えることができ、電位変動を打ち消すことができる。したがって、全差動Ｃ−Ｖ変換回路が第１電極及び第２電極の変位に応じた容量変動を差動電圧変換すれば、前述の電位変動が打ち消された差動電圧変換出力を行うことができる。これにより、センサ数の制約に囚われることなく支持基板の電位変動を抑制できる。
【００１０】
請求項３記載の発明によれば、電極部は支持基板上に絶縁膜を介して配置されると共に２つの可動電極とは空間を存して２つの可動電極の中間に配設されており、周囲電極は支持基板上に絶縁膜を介して配置されると共に２つの可動電極とは空間を存して２つの可動電極の外周に配設されている。基準信号生成回路が電極部に第１搬送波を印加するときに周囲電極に第２搬送波を印加する。基準信号生成回路が第２搬送波を周囲電極に印加すると、この第２搬送波は周囲電極から絶縁膜を介して支持基板に与えられる。
【００１１】
第１搬送波が電極部に与えられると支持基板とのカップリング容量に応じて第１搬送波が支持基板に与えられることになり支持基板の電位がほぼ同相で変化しようとする。しかしこのとき、基準信号生成回路は周囲電極に第２搬送波を印加するため、第２搬送波が周囲電極から絶縁膜を介して支持基板に与えられ、支持基板には第２搬送波がほぼ逆相で与えられることになる。このため逆相波を支持基板に与えることができ、電位変動を打ち消すことができる。したがって、全差動Ｃ−Ｖ変換回路が２つの可動電極の変位に応じた容量変動を差動電圧変換すれば、前述の電位変動が打ち消された差動電圧変換出力を行うことができる。これにより、センサ数の制約に囚われることなく支持基板の電位変動を抑制できる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態において、（ａ）は加速度センサを模式的に示す縦断側面図、（ｂ）はセンサチップを模式的に示す平面図
【図２】回路チップ及びセンサチップの構造を模式的に示す斜視図
【図３】２軸加速度センサの回路チップの電気的構成図及びセンサチップの等価回路
【図４】変形例として示す１軸加速度センサの回路チップの電気的構成図及びセンサチップの等価回路
【図５】動作を概略的に示すタイミングチャート
【図６】第２実施形態における２軸加速度センサの回路チップの電気的構成図及びセンサチップの等価回路
【図７】（ａ）はセンサチップの一部を模式的に示す縦断側面図（図７（ｂ）のＢ−Ｂ線に沿って模式的に示す縦断側面図）、（ｂ）はセンサチップを模式的に示す平面図
【図８】変形例として示す１軸加速度センサの回路チップの電気的構成図及びセンサチップの等価回路
【図９】第３実施形態においてセンサチップを模式的に示す平面図
【図１０】センサチップを模式的に示す縦断側面図（図９のＤ−Ｄ線に沿って模式的に示す縦断側面図）
【図１１】Ｚ軸加速度センサの回路チップの電気的構成図及びセンサチップの等価回路
【図１２】第４実施形態において、（ａ）はセンサチップの要部を模式的に示す縦断側面図（図１２（ｂ）のＦ−Ｆ線に沿って模式的に示す縦断側面図）、（ｂ）はセンサチップを模式的に示す平面図
【図１３】Ｚ軸加速度センサの回路チップの電気的構成図及びセンサチップの等価回路
【発明を実施するための形態】
【００１３】
以下、本発明の幾つかの実施形態について図面を参照しながら説明する。各実施形態間で同一又は類似の構成については、第２実施形態以降において、同一又は類似の符号を付して要部のみ説明を行い、同一部分の説明を必要に応じて省略する。
【００１４】
（第１実施形態）
以下、第１実施形態について図１〜図５を参照しながら説明する。本実施形態は、容量式物理量検出装置としての加速度センサに適用した形態を示す。この加速度センサ１は、エアバッグ、ＡＢＳ、ＶＳＣ等の作動制御を行うための自動車用加速度センサ、ジャイロセンサ等に適用されるものである。
【００１５】
図１（ａ）に、図１（ｂ）のＡ−Ａ線に示す断面を模式的に示すように、加速度センサ１は、センサチップ２が回路チップ３上にシリコーン系接着剤等の接着剤４を介して実装されたスタック構造となっている。そして、これらのセンサチップ２及び回路チップ３が例えばセラミック製のパッケージ（図示せず）に収容されて構成されている。
【００１６】
センサチップ２は、支持基板５と、支持基板５上に形成された絶縁膜６と、を有する例えばＳＯＩ（Silicon On Insulator）基板に構成される。このセンサチップ２は、絶縁膜６上に支持基板５と反対側に配置された半導体層７を備える。このセンサチップ２は、支持基板５上のほぼ全面に絶縁膜６が形成され、この絶縁膜６上に半導体層７がほぼ全面に形成され、この積層構造に周知のマイクロマシニング加工が施されることで、図１（ｂ）に示すように、センサエレメント８、９が形成されるものである。絶縁膜６は、例えばシリコン酸化膜による。半導体層７は、例えば薄膜シリコン層、単結晶シリコン層による。
【００１７】
図１（ｂ）に示す２軸センサの場合には、センサエレメント８、９が支持基板５の表面に互いに直交する方向（図示のＸ方向、Ｙ方向）に物理量の検知方向を備えるように２つ配置されるものであり、これらのセンサエレメント８、９の基本的構成はほぼ同じである。このため、以下ではセンサエレメント８の詳細を中心に説明する。
【００１８】
図１（ｂ）に概略的な平面図、図２に概略的な斜視図を示すように、センサチップ２は例えば数μｍ四方の矩形状に成形されている。センサエレメント８は、２つの第１電極１１０ａ、１１０ｂと、第２電極１２０と、を備える。
【００１９】
これらの第１電極１１０ａ、１１０ｂは、Ｙ方向に延びる中心線Ｃを中心としてＸ方向に線対称に一対形成されている。このため、以下では、第１電極１１０ａの構成要素の符号１１２〜１１７に添え字ａを付して説明を行う。また、これらの構成要素に対応した第１電極１１０ｂの構成要素には、符号１１２〜１１７に添え字ｂを付してその説明を省略する。
【００２０】
第１電極１１０ａは、支持基板５上に絶縁膜６を介して半導体層７が形成された部分が主部となる固定部１１２ａと、支持基板５上に空間を介して半導体層７が形成された可動部１１３ａと、を備える。第１電極１１０ａは、固定部１１２ａが可動部１１３ａとなる部分よりも大きいため、概ね固定電極として構成される。
【００２１】
固定部１１２ａは、平面の第１方向（Ｙ方向）に延びる矩形状のアーム部１１４ａを備え、このアーム部１１４ａの端部にアンカー部１１５ａが一体に連結されて構成される。アンカー部１１５ａは、半導体層７が絶縁膜６を介して支持基板５に支持されることで構成され、このアンカー部１１５ａ上には電極パッド１１６ａが形成されている。可動部１１３ａは、この固定部１１２ａの半導体層７の一部から第２方向（Ｘ方向：Ｙ方向に直交）に櫛歯状の梁部１１７ａとして複数本延びて構成されている。この可動部１１３ａは支持基板５と半導体層７との間の絶縁膜６が除去されることにより形成されている。このようにして第１電極１１０ａが構成されている。第１電極１１０ａ、１１０ｂが中心線Ｃを中心として一対形成されている。
【００２２】
これらの一対の第１電極１１０ａ、１１０ｂ間には、可動電極としての第２電極１２０が配置されている。この第２電極１２０は、支持基板５上に絶縁膜６を介して半導体層７が形成された固定部１２２と、支持基板５上に空間を介して半導体層７が配置される可動部１２３と、を備える。この第２電極１２０は、主部となる可動部１２３が固定部１２２よりも大きい領域を占めるため概ね可動電極として構成される。第２電極１２０の固定部１２２は、そのＹ方向端部にアンカー部１２４が一体に連結されて構成されている。このアンカー部１２４には、半導体層７が絶縁膜６を介して支持基板５に支持されている。このアンカー部１２４及びその周辺のみが支持基板５上に支持された所謂片持ち状に浮いた状態となっている。そして、このアンカー部１２４上には電極パッド１２５が構成されている。
【００２３】
第２電極１２０の可動部１２３は、半導体層７が固定部１２２の半導体層７に一体に連結されることにより構成されている。第２電極１２０の可動部１２３は、Ｘ方向に延びる錘部１２６と、この錘部１２６のＸ方向両脇からＸ方向に延びる複数の梁部１２７と、を備える。Ｙ方向両端に位置する梁部１２７のうちそれぞれ２本の梁部１２７は、そのＸ方向両端部で連結された連結部１２７ｃを備える。
【００２４】
これにより、２本の梁部１２７が連結部１２７ｃにより連結されることで矩形枠状に構成され、２本の梁部１２７の長手方向（Ｘ方向）と直交するＹ方向に可撓性（バネ特性）を有して変位可能に構成される。これらのＹ方向端部で連結された２本の梁部１２７は、少なくとも物理量を検知可能なＹ方向に可撓可能、変位可能になっている。したがって、梁部１２７は、Ｙ方向成分を含む加速度を受けたときに錘部１２６をＹ方向へ変位させると共に、加速度の消失に応じて元の状態に復元させる。錘部１２６に加速度がかかると、錘部１２６が変位し、これに合わせて梁部１２７が変位する。このようにして、センサエレメント８の第１電極１１０ａ、１１０ｂ及び第２電極１２０が構成されている。
【００２５】
センサエレメント９は、第１電極２１０ａ、２１０ｂ及び第２電極２２０を備える。第１電極２１０ａは、固定部２１２ａ及び可動部２１３ａを備える。固定部２１２ａは、アーム部２１４ａ、アンカー部２１５ａ、及び電極パッド２１６ａを備える。可動部２１３ａは、梁部２１７ａを備える。第１電極２１０ｂは、固定部２１２ｂ及び可動部２１３ｂを備える。固定部２１２ｂは、アーム部２１４ｂ、アンカー部２１５ｂ、及び電極パッド２１６ｂを備える。可動部２１３ｂは、梁部２１７ｂを備える。
【００２６】
第２電極２２０は、固定部２２２及び可動部２２３を備える。固定部２２２はアンカー部２２４及び電極パッド２２５を備える。可動部２２３は錘部２２６及び梁部２２７を備える。梁部２２７のうちＸ方向端部の２本の梁部２２７がＹ方向端部において連結部２２７ｃを備える。
【００２７】
センサエレメント９は、センサエレメント８と互いに直交した方向に配置されている点が異なる。そのため、センサエレメント９の構造については、図１（ｂ）に示すように、センサエレメント８と同一構造、機能を有する構成要素に１００を加算した符号を付して図示し、その詳細説明を省略する。
【００２８】
センサチップ２は、半導体層７及び絶縁膜６が支持基板５上にて溝加工、及び、半導体層７下の絶縁膜６が選択的に除去されることで構成される。例えば図２に示すように、センサチップ２の絶縁膜６は矩形状領域Ｒ１００、Ｒ２００において除去されている。矩形状領域Ｒ１００は、第１電極１１０ａ、１１０ｂの可動部１１３ａ、１１３ｂ、第２電極１２０の可動部１２３の構成領域である。矩形状領域Ｒ２００は、第１電極２１０ａ、２１０ｂの可動部２１３ａ、２１３ｂ、第２電極２２０の可動部２２３の構成領域である。
【００２９】
矩形状領域Ｒ１００、Ｒ２００の加工処理は、半導体層７及び絶縁膜６の一部のみに施されており、その他の領域の半導体層７及び絶縁膜６は、第１電極１１０ａ、１１０ｂ、２１０ａ、２１０ｂ及び第２電極１２０、２２０の周囲に溝が形成されることによって空間を存して残留する。この残留部が周囲電極２８（周辺電極）として構成されるものであり、この周囲電極２８の上には電極パッド２９、３０、３１が形成されている。本実施形態では、この電極パッド２９、３０、３１がノイズを抑制するために用いられる。電極パッド２９は、センサエレメント８、９のほぼ中間に形成されている。電極パッド３０は、矩形状に成形されたセンサチップ２の一つの角部に位置して形成されており、電極パッド３１は、センサチップ２の別の角部に位置して形成されている。
【００３０】
これらの電極パッド２９、３０、３１の配設位置は、各センサエレメント８、９の周辺に配置されていればどのような場所に設けても良い。また、図１（ｂ）中には、電極パッド２９、３０、３１を複数設けた例を示しているが、本実施形態では、この電極パッドは１つだけであっても良い。以下では、説明の簡略化のため電極パッド２９を用いて説明する。
【００３１】
図３にセンサチップ２内の等価回路と全差動型のＣ−Ｖ変換回路１４０、２４０の構成例を示す。図３は２軸センサに適用した場合の回路構成例を示す。
図３に示すように、全差動Ｃ−Ｖ変換回路１４０、２４０は回路チップ３内に構成される。回路チップ３は、センサチップ２に搭載された電極パッド１１６ａ、１１６ｂ、１２５、２１６ａ、２１６ｂ、２２５、周囲電極２８の電極パッド２９、３０を通じてボンディングワイヤにより電気的に接続される。
【００３２】
センサチップ２内において、支持基板５のノードＮ１と周囲電極２８の電極パッド２９のノードＮａ１との間には、コンデンサＣａ１が等価的に構成される。また、支持基板５のノードＮ１と第１電極１１０ａ（固定電極）の電極パッド１１６ａのノードＮｂ１との間には、コンデンサＣｂ１が等価的に構成される。同様に、支持基板５のノードＮ１と第１電極１１０ｂ（固定電極）の電極パッド１１６ｂのノードＮｃ１との間には、コンデンサＣｃ１が等価的に構成される。さらに、支持基板５のノードＮ１と第２電極１２０（可動電極）の電極パッド１２５のノードＮｄ１との間には、コンデンサＣｄ１が等価的に構成される。
【００３３】
そして、第１電極１１０ａの梁部１１７ａと第２電極１２０の梁部１２７とが対向配置されているため、第１電極１１０ａのノードＮｂ１と第２電極１２０のノードＮｄ１との間には、容量可変のコンデンサＣ１１が等価的に構成される。さらに、第１電極１１０ｂの梁部１１７ｂと第２電極１２０の梁部１２７とが対向配置されているため、第１電極１１０ｂのノードＮｃ１と第２電極１２０のノードＮｄ１との間には、容量可変のコンデンサＣ１２が等価的に構成される。
【００３４】
回路チップ３内の全差動Ｃ−Ｖ変換回路１４０は、演算増幅器１４１、コンデンサ１４２、１４３、スイッチ１４４、１４５を備え、その出力がサンプルホールド回路１５１に接続されている。演算増幅器１４１の一方の入力端子は、センサエレメント８の第１電極１１０ａの電極パッド１１６ａを通じて第１電極１１０ａに電気的に接続されている。演算増幅器１４１の一方の入力端子と出力端子との間には帰還コンデンサ１４２およびスイッチ１４４が並列接続されている。スイッチ１４４は例えばトランジスタ等で構成されており、制御回路５２の制御に応じてオンオフ可能になっている。
【００３５】
演算増幅器１４１の他方の入力端子は、センサエレメント８の電極パッド１１６ｂを通じて第１電極１１０ｂに電気的に接続されている。演算増幅器１４１の他方の入力端子と出力端子との間には帰還コンデンサ１４３およびスイッチ１４５が並列接続されている。スイッチ１４５は例えばトランジスタ等で構成されており、制御回路５２の制御に応じてオンオフ可能になっている。演算増幅器１４１の差動出力にはサンプルホールド回路１５１が接続されている。このサンプルホールド回路１５１は、制御回路５２の制御に応じてＣ−Ｖ変換回路１４０の出力をサンプリングして一定期間保持する。サンプルホールド回路１５１の出力は波形整形回路、出力アンプ回路など（何れも図示せず）を介して外部に出力される。
【００３６】
センサエレメント９においては、支持基板５のノードＮ１と周囲電極２８の電極パッド３０のノードＮａ２との間には、コンデンサＣａ２が等価的に構成される。また、支持基板５のノードＮ１と第１電極２１０ａ（固定電極）の電極パッド２１６ａのノードＮｂ２との間には、コンデンサＣｂ２が等価的に構成される。同様に、支持基板５のノードＮ１と第１電極２１０ｂ（固定電極）の電極パッド２１６ｂのノードＮｃ２との間には、コンデンサＣｃ２が等価的に構成される。さらに、支持基板５のノードＮ１と第２電極２２０（可動電極）の電極パッド２２５のノードＮｄ２との間には、コンデンサＣｄ２が等価的に構成される。
【００３７】
そして、第１電極２１０ａの梁部２１７ａと第２電極２２０の梁部２２７とが対向配置されているため、第１電極２１０ａのノードＮｂ２と第２電極２２０のノードＮｄ２との間には、容量可変のコンデンサＣ２１が等価的に構成される。さらに、第１電極２１０ｂの梁部２１７ｂと第２電極２２０の梁部２２７とが対向配置されているため、第１電極２１０ｂのノードＮｃ２と第２電極２２０のノードＮｄ２との間には、容量可変のコンデンサＣ２２が等価的に構成される。
【００３８】
全差動Ｃ−Ｖ変換回路２４０は、演算増幅器２４１、コンデンサ２４２、２４３、スイッチ２４４、２４５を備え、その出力がサンプルホールド回路２５１に接続されている。演算増幅器２４１の一方の入力端子は、センサエレメント９の電極パッド２１６ａを通じて第１電極２１０ａに電気的に接続されている。演算増幅器２４１の一方の入力端子と出力端子との間には帰還コンデンサ２４２およびスイッチ２４４が並列接続されている。スイッチ２４４は例えばトランジスタ等で構成され、制御回路５２の制御に応じてオンオフ可能になっている。演算増幅器２４１の他方の入力端子は、センサエレメント９の電極パッド２１６ｂを通じて第１電極２１０ｂに電気的に接続されている。演算増幅器２４１の他方の入力端子と出力端子との間には帰還コンデンサ２４３およびスイッチ２４５が並列接続されている。スイッチ２４５は例えばトランジスタ等で構成され、制御回路５２の制御に応じてオンオフ可能になっている。
【００３９】
演算増幅器２４１の差動出力にはサンプルホールド回路２５１が接続されている。このサンプルホールド回路２５１は、制御回路５２の制御に応じて全差動Ｃ−Ｖ変換回路２４０の出力をサンプリングし一定期間保持する。サンプルホールド回路２５１の出力は、波形整形回路、出力アンプ回路など（何れも図示せず）を介して外部に出力される。
【００４０】
基準信号生成回路４６は、所定周波数の矩形波のパルス信号を生成するパルス生成回路５３と、パルス生成回路５３の出力信号を反転するインバータ５４と、このインバータ５４の出力信号をさらに反転するインバータ５５と、を備える。基準信号生成回路４６はパルス状の第１搬送波及び第２搬送波を出力する。例えば、基準信号生成回路４６は、第１搬送波として、例えば、電圧Ｖｄｄ（例えば、５Ｖ）と電圧０Ｖとの間で振幅し、周波数が数百ｋＨｚ（１００ｋＨｚ〜）となるパルス状の信号を生成出力する。
【００４１】
また、基準信号生成回路４６は、第１搬送波とは周波数が同一で且つ逆相の第２搬送波を生成出力する。基準信号生成回路４６は、インバータ５４の出力信号について電極パッド１２５を通じて第２電極１２０、２２０に印加させる。また、基準信号生成回路４６は、インバータ５５の出力信号についてコンデンサ５０を通じて周囲電極２８の電極パッド２９、３０、３１に印加させる。制御回路５２はスイッチ１４４、１４５、２４４、２４５を所定のタイミングでオンオフ制御する。
【００４２】
また、周囲電極２８の電極パッド２９には、ＤＣバイアス回路４７の出力信号が与えられる。ＤＣバイアス回路４７は、周囲電極２８の電位をある所定の固定電位に保持するために設けられる。コンデンサ５０は、ＤＣバイアス回路４７の出力からインバータ５５の出力端子にＤＣ電流が流れ込まないようにするため等に設けられる。
【００４３】
ここで、センサチップ２内の各コンデンサＣａ１〜Ｃｄ１、Ｃａ２〜Ｃｄ２、Ｃ１１、Ｃ１２、Ｃ２１、Ｃ２２の容量値と、回路チップ３に組み込まれるコンデンサ５０の容量値との関係について説明する。センサチップ２内において、支持基板５（ノードＮ１）はフローティング状態となっており、支持基板５および周囲電極２８の電極パッド２９、３０間のコンデンサＣａ１、Ｃａ２の容量値がそれぞれ例えば数ｐＦ程度に構成される。
【００４４】
また、支持基板５と第１電極１１０ａ又は１１０ｂとの間のコンデンサＣｂ１、Ｃｃ１の容量値はそれぞれ例えば数ｆＦ（ｆはフェムト（１０−１５））程度で構成される。また、支持基板５と第２電極１２０との間のコンデンサＣｄ１の容量値は例えば数ｆＦ程度で構成される。また、第１電極１１０ａ、１１０ｂと第２電極１２０の対向容量Ｃ１１、Ｃ１２の値は概ね数百ｆＦ程度に構成される。
【００４５】
支持基板５と第１電極２１０ａ又は２１０ｂとの間のコンデンサＣｂ２、Ｃｃ２の容量値はそれぞれ例えば数ｆＦ（ｆはフェムト（１０−１５））程度で構成される。支持基板５と第２電極２２０との間のコンデンサＣｄ２の容量値は例えば数ｆＦ程度で構成される。また、第１電極２１０ａ、２１０ｂと第２電極２２０の対向容量Ｃ２１、Ｃ２２の値は概ね数百ｆＦ程度に構成される。
【００４６】
すなわち、支持基板５上の半導体層７及び絶縁膜６は、第１電極１１０ａ、１１０ｂ、２１０ａ、２１０ｂ及び第２電極１２０、２２０の加工時の残留部分が多く、半導体層７と支持基板５との間の対向領域も多い。このため、周囲電極２８となる半導体層７と支持基板５との間の容量値は例えば数ｐＦ程度となり、その他の前述の容量値（数ｆＦオーダー）に比較して大幅に大きくなる。
【００４７】
また、インバータ５５の出力と周囲電極２８の電極パッド２９との間にコンデンサ５０を別途設けている。このとき、このコンデンサ５０の容量値は、支持基板５と周囲電極２８を構成する半導体層７との対向容量値に応じた（ほぼ合致した）容量値（数百ｆＦ〜数ｐＦ）に設定されている。
【００４８】
なお、図４は１軸センサに適用した場合の回路構成例を示すものであり、説明を理解し易くするため変形例として示したものである。なお、図３及び図４には、同一機能となる部分に同一符号を付している。すなわち、図４のようにセンサエレメント８の要素のみをもって構成すれば、１軸センサの場合でも同様に回路構成できる。
【００４９】
次に、加速度センサ１の加速度検出動作について、図５を参照しながら説明する。図５に示すように、まず加速度センサ１は、制御回路５２が測定前にスイッチ１４４、１４５、２４４、２４５を共にオン制御する（図５のＴ１期間）ことで、演算増幅器１４１、２４１の入出力端子間に接続されたコンデンサ１４２、１４３、２４２、２４３の蓄積電荷を放電してリセットする。そして、コンデンサ１４２、１４３、２４２、２４３の蓄積電荷が放電されたリセット状態において、サンプルホールド回路１５１、２５１が制御回路５２の制御に応じて第１及び第２搬送波の出力切換直前にサンプリングする（図５のＳ１）。これにより、初期オフセット値を取得できる。
【００５０】
そして、基準信号生成回路４６が第１搬送波の出力レベルを切換える。例えば図１（ｂ）中のＹ方向に加速度が与えられると、第１、第２電極１１０ａ、１１０ｂ、１２０における可動部１１３ａ、１１３ｂ、１２３の梁部１１７ａ、１１７ｂ、１２７がＹ方向に撓むことで各可動部１１３ａ、１１３ｂ、１２３間の相対位置が変化する。このとき、コンデンサＣ１１、Ｃ１２は加速度の大きさに応じた容量変化（＋ΔＣ、−ΔＣ）を生じる。そして、この容量変化に応じて第１電極１１０ａ、１１０ｂに生じる信号が変化する。この信号は、第１電極１１０ａ、１１０ｂの電極パッド１１６ａ、１１６ｂを通じて全差動Ｃ−Ｖ変換回路１４０の両入力端子に差動入力される。すると、全差動Ｃ−Ｖ変換回路１４０は、加速度の大きさに応じた電位差ΔＶ１を出力する。この電位差ΔＶ１はサンプルホールド回路１５１によってサンプリングされる（図５のＳ２）。
【００５１】
また、例えば図１（ｂ）のＸ方向に加速度が与えられると、第１、第２電極２１０ａ、２１０ｂ、２２０の可動部２１３ａ、２１３ｂ、２２３の梁部２１７ａ、２１７ｂ、２２７がＸ方向に撓むことで各可動部２１３ａ、２１３ｂ、２２３間の相対位置が変化する。このとき、コンデンサＣ２１、Ｃ２２は加速度の大きさに応じた容量変化（＋ΔＣ、−ΔＣ）を生じる。そして、この容量変化に応じて第１電極２１０ａ、２１０ｂに生じる信号が変化する。この信号は、第１電極２１０ａ、２１０ｂの電極パッド２１６ａ、２１６ｂを通じて全差動Ｃ−Ｖ変換回路２４０の両入力端子に差動入力される。すると、全差動Ｃ−Ｖ変換回路２４０は、加速度の大きさに応じた電位差ΔＶ２を出力する。この電位差ΔＶ２はサンプリングホールド回路２５１によってサンプリングされる（図５のＳ２）。このような動作が図５に示す所定周期Ｔ３毎に繰り返される。
【００５２】
さて、例えば基準信号生成回路４６が第１搬送波のみを第２電極１２０、２２０の電極パッド１２５、２２５に印加して加速度の検出を行うと、この第１搬送波が半導体層７と支持基板５とのカップリング容量に応じて支持基板５に与えられることになり、支持基板５の電位がほぼ同相で変化してしまう虞がある。
【００５３】
しかし、本実施形態においては、基準信号生成回路４６が第１搬送波を第２電極１２０、２２０の電極パッド１２５、２２５に印加するときに、第２搬送波を周囲電極２８の電極パッド２９、３０（、３１）に印加して加速度の検出を行っている。すると、第２搬送波は周囲電極２８から絶縁膜６を介して支持基板５のノードＮ１に与えられるため、第１搬送波とはほぼ逆相信号が支持基板５のノードＮ１に与えられることになり、支持基板５に印加される同相成分を打ち消すことができる。
【００５４】
このような作用は、図４に示す１軸センサであっても、３軸センサであっても同様に生じる作用であり、これにより、センサ数の制約に囚われることなく、支持基板５の電位変動を抑制できる。
【００５５】
（第２実施形態）
図６〜図８は第２実施形態を示す。本実施形態では、センサチップ内の半導体層が対向する領域をコンデンサとして用い、基準信号生成回路が周囲電極に第２搬送波を印加する形態を示す。
【００５６】
図６には図３に対応して示す２軸センサの回路構成図、図７（ａ）にセンサチップの要部の模式断面図、図７（ｂ）にセンサチップの平面図を概略的に示す。
第１実施形態の図３、図４に示したように、基準信号生成回路４６のインバータ５５の出力と周囲電極２８の電極パッド２９、３０との間にコンデンサ５０を別途設けている。第１実施形態では、このコンデンサ５０の容量値は、支持基板５と周囲電極２８との対向容量値に応じた（ほぼ合致した）容量値（数百ｆＦ〜数ｐＦ）に設定したが、本実施形態では、コンデンサ５０に替わるコンデンサ５０ａをセンサチップ２内の半導体層７の対向領域に構成すると共に、基準信号生成回路４６がこのコンデンサ５０ａを通じて周囲電極２８に第２搬送波を印加する形態を示す。図６、図７（ａ）及び図７（ｂ）に示すように、センサチップ２には、このコンデンサ５０ａが組み込まれる。
【００５７】
図７（ａ）及び図７（ｂ）に示すように、半導体層７は、周囲電極２８として構成される周囲電極３２８と、この周囲電極３２８の内側に孤立して構成された島部３２８ａと、を備える。この島部３２８ａは、図７（ｂ）に示すように、平面的には矩形状に構成され、図７（ａ）に示すように、島部３２８ａの上には電極パッド３２９が構成されている。半導体層７は、島部３２８ａの周囲が溝Ｅにより分断されることで、島部３２８ａが周囲電極３２８と孤立して構成される。このときコンデンサ５０ａ（図６参照）は、主に島部３２８ａと、半導体層７の周囲電極３２８との間に構成されている。
【００５８】
図６に示すように、ＤＣバイアス回路４７は、電極パッド３０を通じて周囲電極３２８に固定電位を印加する。基準信号生成回路４６は、インバータ５４から電極パッド１２５、２２５を通じて第２電極１２０、２２０に第１搬送波を印加するときに、インバータ５５から電極パッド３２９を通じて島部３２８ａに第２搬送波を与えるようになっている。このように構成しても、前述の第１実施形態と同一の作用効果を奏することになる。
【００５９】
しかも、このようにセンサチップ２の半導体層７を一部利用してコンデンサ５０ａを構成した場合には、センサチップ２の内部構成を利用することができ、コンデンサ５０ａを別途回路チップ３内に構成しなくても良くなる。なお、図８には図４に対応した１軸センサの参考回路図を示している。１軸の加速度センサに適用した場合でも同様の効果を奏する。
【００６０】
（第３実施形態）
図９〜図１１は第３実施形態を示す。第３実施形態では、加速度センサが支持基板の表面に直交する方向に変位可能な電極を備えたＺ軸センサである形態を示す。図９は加速度センサのセンサチップの構成例を平面図により示し、図１０は回路構成例を示す。
【００６１】
図９は半導体加速度センサ４０１の平面図を模式的に示す。図１０は図９におけるＤ−Ｄ線に沿って模式的に示す縦断側面図である。この全差動容量型の半導体加速度センサ４０１は、支持基板５の表面に垂直な方向（直交方向）に加わる加速度を検出するセンサである。センサチップ４０２は、前述実施形態と同様に、支持基板５上に絶縁膜６を積層したＳＯＩ基板に半導体層７を積層して構成されるため、図１（ａ）に対応した図面を省略している。
【００６２】
図９に概略的な平面図を示すように、センサチップ４０２は例えば数μｍ四方の矩形状に成形されており、支持基板５の表面に垂直な方向に加わる加速度を検出するためのセンサエレメント４０３を備える。このセンサエレメント４０３は、第１梁構造体４０４及び第２梁構造体４０５と、これらの第１梁構造体４０４及び第２梁構造体４０５間に配設された電極体４０６と、を備える。電極部４０６は、信号印加用の対向電極となる部分である。
【００６３】
第１梁構造体４０４及び第２梁構造体４０５は、図９に示すように、センサチップ４０２の長手方向の端部に一対形成されている。第１梁構造体４０４及び第２梁構造体４０５は、支持基板５の左半部及び右半部にそれぞれ設けられており、互いにほぼ相似形態となっている。このため、以下では、左半部の第１梁構造体４０４の構造説明を行い、右半部の第２梁構造体４０５の構造の詳細説明を省略し、第１梁構造体４０４と異なる部分のみ必要に応じて説明する。
【００６４】
第１梁構造体４０４は、支持基板５上に絶縁膜６を介して半導体層７が形成された固定部としてのアンカー部４１１ａ〜４１１ｄと、支持基板５上に空間を存して半導体層７が形成された可動部４１２とを連結して構成されている。これらのアンカー部４１１ａ〜４１１ｄは、支持基板５の左半部における所定位置ＣＨ２を中心とした矩形形状を想定したときに、概ねその矩形頂点位置に配設されている。
【００６５】
第１梁構造体４０４の可動部４１２は、半導体層７及び該半導体層７下の絶縁膜６が所定の加工技術により除去処理されることにより半導体層７が支持基板５上に空間を存して配置された片持ち状となっている部分である。第１梁構造体４０４の可動部４１２は、梁部４１３ａ〜４１３ｄと可動電極４１４となる部分を備えている。第１梁構造体４０４は、矩形形状の頂点位置に配設されたアンカー部４１１ａ〜４１１ｄから梁部４１３ａ〜４１３ｄをそれぞれ介して左半部中心側の可動電極４１４に連結支持されている。各梁部４１３ａ〜４１３ｄは、前記矩形形状の所定位置ＣＨ２を中心として、各アンカー部４１１ａ〜４１１ｄから反時計回りのＸ方向又はＹ方向の何れか一方向に延設されている。
【００６６】
各梁部４１３ａ〜４１３ｄは、これらの延設端から左半部中心側に屈曲して配設され、可動電極４１４はこれらの梁部４１３ａ〜４１３ｄの屈曲端に一体に連結されている。可動電極４１４は、第１梁構造体４０４の中心側に位置して矩形状に構成され、その矩形角部が梁部４１３ａ〜４１３ｄの屈曲端に支持されている。また、可動電極４１４には、ＸＹ方向に互いに所定間隔を存して透孔４１５が複数形成されており、軽量化が図られている。また、アンカー部４１１ａの上には電極パッド４１６が形成されている。
【００６７】
梁部４１３ａ〜４１３ｄ及び可動電極４１４は、半導体層７および絶縁膜６に貫通孔が形成されると共に半導体層７下の絶縁膜６が除去処理されることにより、アンカー部４１１ａ〜４１１ｄを支点として片持ち状に浮いた状態で構成されている。これにより、図１０に示すように、可動電極４１４は支持基板５上に空間を存して配置されており、支持基板５の表面に直交する方向（Ｚ方向）に可動となる。可動電極４１４と支持基板５との間にはコンデンサＣ４１が構成されることになる。この可動電極４１４が、支持基板５の表面に直交するＺ方向に加速度を受けると、可動電極４１４は当該Ｚ方向に変位し、加速度の消失に応じてもとの状態に復元されるバネ機能を備える。
【００６８】
図９に示すように、第２梁構造体４０５は、固定部としてアンカー部４２１ａ〜４２１ｄを備える。また、第２梁構造体４０５は、可動部４２２として梁部４２３ａ〜４２３ｄ及び可動電極４２４を備える。可動電極４２４にはＸＹ方向に互いに所定間隔を存して透孔４２５が形成されており、軽量化が図られている。また、アンカー部４２１ａの上には電極パッド４２６が形成されている。第２梁構造体４０５は、第１梁構造体４０４と同様の相似構造であるため、対応する同一機能を備える部分に１０を加算した符号を図中に付してその詳細構造説明を省略する。
【００６９】
図１０に示すように、この第２梁構造体４０５の可動電極４２４と支持基板５との間には容量Ｃ４２が構成されることになる。同様に、この可動電極４２４が、支持基板５の表面に直交する方向に加速度を受けると、可動電極４２４はＺ方向に変位し、加速度の消失に応じてもとの状態に復元されるバネ機能を備える。
【００７０】
また、第１梁構造体４０４の梁部４１３ａの長さＬ１と第２梁構造体４０４の梁部４２３ｄの長さＬ２とを比較すると、長さＬ１に比較して長さＬ２が大きくなっている。すると、第１および第２梁構造体４０４および４０５の可動電極４１４および４２４に加速度（力学量）が加わったときには、第２梁構造体４０５の撓み量が第１梁構造体４０４の撓み量よりも大きくなり、第２梁構造体４０５の可動電極４２４の容量変化は、第１梁構造体４０４の可動電極４１４の容量変化に比較して大きい。ここでは梁部４１３ａ〜４１３ｄの長さと梁部４２３ａ〜４２３ｄの長さとを変更した形態を示すが、長さ以外の他の方法で容量変化を変更しても良い。この方法としては、例えば、第１梁構造体４０４、４０５における梁部４１３ａ〜４１３ｄの幅と４２３ａ〜４２３ｄの幅とを変更し、これにより第１梁構造体４０４、４０５の梁部４１３ａ〜４１３ｄのバネ定数ｋを異ならせるようにしても良い。その他にも、例えば、第１梁構造体４０４、４０５の各可動電極４１４、４２４の質量ｍを互いに変更しても良い。さらにその他にも、透孔４１５、４２５の大きさを変更することで、可動電極４１４、４２４の電極面積を互いに異ならせるようにしても良い。
【００７１】
電極部４０６が第１梁構造体４０４と第２梁構造体４０５との間に溝を隔てて構成されている。この電極部４０６は、信号印加用の電極として用いられるもので、矩形状に形成された方形部４３１と帯状に形成された帯状部４３２とを備えている。帯状部４３２は、方形部４３１のＹ方向端辺の一部からＹ方向に延設されている。方形部４３１及び帯状部４３２は、支持基板５上に絶縁膜６を介して半導体層７が形成されることで構成され、図１０に示すように、半導体層７と支持基板５との間に容量Ｃ４３が形成される。帯状部４３２の半導体層７の端部上面にはワイヤボンディング用の電極パッド４３３が形成されている。
【００７２】
センサチップ４０２は、半導体層７及び絶縁膜６が支持基板５上にて溝加工、及び、半導体層７下の絶縁膜６が選択的に除去されることで構成される。これらの加工処理は半導体層７及び絶縁膜６の一部のみに施されており、その他の半導体層７及び絶縁膜６は、第１及び第２梁構造体４０４及び４０５、並びに、電極部４０６の周囲に溝による空間を存して残留する。この残留部が周囲電極４３５（周辺電極）として構成されるものであり、この残留部の一部上には電極パッド４３６が形成されており、本実施形態では、周囲電極４３５が電気的ノイズを除去するために用いられる。
【００７３】
したがって、本実施形態のセンサチップ４０２には、２つの梁構造体４０４、４０５（可動電極）と、これらの２つの梁構造体４０４，４０５の中間に配設される電極部４０６と、２つの梁構造体４０４、４０５とは空間を存して当該梁構造体４０４、４０５の外周に配設される周囲電極４３５と、が構成されることになる。
【００７４】
図１０に示すように、周囲電極４３５と可動電極４１４との間は、梁部４１３ｄを挟んで溝により隔てられており、これにより、周囲電極４３５と可動電極４１４との間に容量Ｃ４４が構成されることになる。また、周囲電極４３５と可動電極４２４との間は、梁部４２３ａを挟んで溝により隔てられており、これにより、周囲電極４３５と可動電極４２４との間に容量Ｃ４５が構成されることになる。また、周囲電極４３５と支持基板５との間にも容量Ｃ４６が構成されることになる。
【００７５】
図１１にセンサチップ４０２内の等価回路と、回路チップ４０７に構成される全差動型のＣ−Ｖ変換回路４４０の電気的構成を示す。Ｃ−Ｖ変換回路４４０は回路チップ４０７内に構成され、演算増幅器４４１、コンデンサ４４２、４４３、スイッチ４４４、４４５を備え、その出力がサンプルホールド回路４５１に接続されている。
【００７６】
演算増幅器４４１の一方の入力端子には、一方の電極パッド４１６を通じて一方の可動電極４１４に電気的に接続されている。演算増幅器４４１の他方の入力端子には、他方の電極パッド４２６を通じて他方の可動電極４２４に電気的に接続されている。Ｃ−Ｖ変換回路４４０及びサンプルホールド回路４５１の機能は、前述実施形態に示したＣ−Ｖ変換回路１４０、２４０、サンプルホールド回路１５１、２５１の機能と同一であるため詳細説明を省略する。
【００７７】
基準信号生成回路４４６は、前述実施形態で説明した基準信号生成回路４６と同様に、所定周波数の矩形波のパルス信号を生成するパルス生成回路４５３と、パルス生成回路４５３の出力信号を反転するインバータ４５４と、このインバータ４５４の出力信号をさらに反転するインバータ４５５と、を備える。基準信号生成回路４４６はパルス状の第１搬送波及び第２搬送波を生成する。例えば、基準信号生成回路４４６は、第１搬送波として、例えば、電圧Ｖｄｄ（例えば、５Ｖ）と電圧０Ｖとの間で振幅し、周波数が数百ｋＨｚ（１００ｋＨｚ〜）となるパルス状の信号を生成し出力する。また、基準信号生成回路４４６は、第１搬送波とは周波数が同一で且つ逆相の第２搬送波を生成して出力する。基準信号生成回路４４６は、インバータ４５４の出力信号について電極部４０６の電極パッド４３３に印加させる。また、基準信号生成回路４４６はインバータ４５５の出力信号について、コンデンサ４５０を介して周囲電極４３５の電極パッド４３６に印加させる。
【００７８】
また、周囲電極４３５の電極パッド４３６にはＤＣバイアス回路４４７の出力信号が与えられる。ＤＣバイアス回路４４７は、周囲電極４３５の電位をある所定の固定電位に保持するために設けられる。コンデンサ４５０は、ＤＣバイアス回路４４７の出力からインバータ４５５の出力端子にＤＣ電流が流れ込まないようにするために構成される。
【００７９】
ここで、センサチップ４０２内の支持基板５はフローティング状態となっており、各容量Ｃ４１〜Ｃ４６の容量値は以下に示すようになっている。支持基板５のノードＮ１と電極部４０６との間の容量Ｃ４３の値が例えば数百ｆＦ〜数ｐＦ程度で構成される。また、周囲電極４３５の半導体層７と支持基板５のノードＮ１との間の容量Ｃ４６の値は例えば数ｐＦ程度に設定されている。また、コンデンサ４５０の容量値は、支持基板５と周囲電極４３５を構成する半導体層７との対向容量値に応じた（ほぼ合致した）容量値に設定されている。
【００８０】
このような加速度センサ４０１の信号検出動作は第１実施形態で説明した図５に示す動作とほぼ同様であるため図５を参照しながら説明する。図９中のＺ方向に加速度が与えられると、可動電極４１４、４２４がこのＺ方向に変位する。この加速度に応じた変位量は、可動部４１２、４２２の質量に比例するものとなる。このとき、Ｃ４１およびＣ４２の容量値は、加速度の大きさに応じた容量変化（ΔＣ１、ΔＣ２）を生じる。そして、この容量変化に応じて可動電極４１４、４２４の電極パッド４１６、４２６に生じる信号が変化する。この信号は、可動電極４１４、４２４の電極パッド４１６、４２６を通じて演算増幅器４４１の両入力端子に差動入力される。すると、全差動Ｃ−Ｖ変換回路４４０は、加速度の大きさに応じた電位差ΔＶ１を出力する。この電位差ΔＶ１はサンプリングホールド回路４５１によってサンプリングされる（図５のＳ２）。このような動作が図５の所定周期Ｔ３毎に繰り返される。
【００８１】
さて、例えば基準信号生成回路４４６が第１搬送波のみを電極部４０６の電極パッド４３３に印加すると、支持基板５は電気的にフローティング状態であるため、電極部４０６に与えられた第１搬送波がカップリング容量Ｃ４３及びＣ４１、Ｃ４２を通じて演算増幅器４４１の各入力端子に重畳してしまい、演算増幅器４４１の各入力端子の電圧が同期して変動してしまうことになる。
【００８２】
しかし、本実施形態では、基準信号生成回路４４６が第１搬送波を電極部４０６の電極パッド４３３に印加するときに第２搬送波を周囲電極４３５の電極パッド４３６に印加しつつ加速度の検出を行っている。第２搬送波は、周囲電極４３５の電極パッド４３６から絶縁膜６を介して支持基板５に与えられるため、第１搬送波とはほぼ逆相で支持基板５に与えられることになり、支持基板５に印加される同相成分を打ち消すことができる。全差動Ｃ−Ｖ変換回路４４０が、２つの可動電極４１４、４２４の変位に応じた容量変動を差動電圧変換すれば、前述の電位変動が打ち消された差動電圧変換出力を行うことができる。
【００８３】
このような作用は、２軸センサ、３軸センサであっても同様に生じる作用であり、これにより、センサ数の制約に囚われることなく支持基板５の電位変動を抑制できる。
（第４実施形態）
図１２及び図１３は第４実施形態を示す。本実施形態では、半導体層７は、周囲電極４３５に替えて周囲電極４３７（周辺電極）を備え、この周囲電極４３７の内側に孤立して構成された島部４３７ａを備えている。この島部４３７ａは、図１２（ａ）及び図１２（ｂ）に示すように、平面的には矩形状に構成され、島部４３７ａの上には電極パッド４３６が構成されている。半導体層７は、島部４３７ａの周囲が溝Ｅにより分断されることで、島部４３７ａが周囲電極４３７と孤立して構成される。このとき、コンデンサ４５０ａ（図１３参照）は、主に島部４３７ａと、半導体層７の周囲電極４３７との間に構成されている。
【００８４】
図１２（ｂ）に示すように、周囲電極４３７上にはその一部に電極パッド４３８が別途設けられており、図１３に示すように、ＤＣバイアス回路４４７がこの電極パッド４３８を通じて周囲電極４３７に固定電位を印加する。そして、基準信号生成回路４４６は、電極パッド４３３を通じて電極部４０６に第１搬送波を与えるときに、電極パッド４３６を通じて島部４３７ａに第２搬送波を与えるようになっている。第２搬送波は、島部４３７ａからコンデンサ４５０ａを介して周囲電極４３７に与えられると共に、絶縁膜６を介して支持基板５に与えられる。このため、前述実施形態と同様の作用効果を奏する。しかも、コンデンサ４５０ａをセンサチップ４０２内に構成することができ、別途コンデンサ４５０ａを回路チップ４０７内に構成しなくても良くなる。
【００８５】
（他の実施形態）
前記した各実施形態に限定されるものではなく、要旨を逸脱しない範囲内で適宜変更して実施し得るものである。
例えば、前述の各実施形態では、半導体加速度センサに適用するようにしたが、例えばヨーレートセンサなど、他の容量式の物理量検出装置にも適用することができる。また、上記した各周波数などの具体的数値は、あくまでも一例を示したに過ぎず、実使用に応じて適切な値を設定すれば良い。
【００８６】
第１実施形態では２軸センサについて説明したが、変形例を用いて説明したように１軸センサであってもよいことは言うまでもない。また、１軸センサのセンサエレメント（例えばセンサエレメント８）について支持基板３の表面を互いに直交方向とするように２または３つ配置すれば、２軸センサまたは３軸センサに適用できる。
【００８７】
なお、特許請求の範囲内に付した括弧付き符号は本願添付明細書の構成要素に対応する符号を付したものであり構成要素の一例を挙げたものである。したがって、本願に係る発明は当該特許請求の範囲の構成要素の符号の内容に限られるわけではなく、特許請求の範囲内の用語又はその均等の範囲で様々な拡張が可能である。
【符号の説明】
【００８８】
図面中、１、４０１は半導体加速度センサ（容量式物理量検出装置）、５は支持基板、６は絶縁膜、７は半導体層、４６、４４６は基準信号生成回路、１１０ａ、１１０ｂ、２１０ａ、２１０ｂは第１電極、１２０、２２０は第２電極、２、４０２はセンサチップ、３、４０７は回路チップ、４０６は電極部、２８、４３７は周囲電極、５０、５０ａ、４５０、４５０ａはコンデンサ、を示す。
【図１】
2015232510.tif 000003
【図２】
2015232510.tif 000004
【図３】
2015232510.tif 000005
【図４】
2015232510.tif 000006
【図５】
2015232510.tif 000007
【図６】
2015232510.tif 000008
【図７】
2015232510.tif 000009
【図８】
2015232510.tif 000010
【図９】
2015232510.tif 000011
【図１０】
2015232510.tif 000012
【図１１】
2015232510.tif 000013
【図１２】
2015232510.tif 000014
【図１３】
2015232510.tif 000015