(57)【要約】【課題】ガラスインターポーザでは、基材自体が絶縁層物質であり、電気特性の優れたインターポーザが期待されているが、熱伝導性が劣るという問題があって、本発明では、放熱効果を改善したガラスインターポーザ１を提供する。【解決手段】複数の貫通電極５を設けたガラス基材４と、ガラス基材４上６下７に積層された複数の絶縁層２と配線層３と、を備えるガラスインターポーザ１であって、貫通電極５のチップ接続側の貫通電極径を基板接続側の貫通電極径より大きくしたことを特徴とする。【選択図】図１
2015198212.tif 000002
【特許請求の範囲】
【請求項１】
複数の貫通電極を設けたガラス基材と、ガラス基材上下に積層された複数の絶縁層と配線層と、を備えるガラスインターポーザであって、
貫通電極のチップ接続側の貫通電極径を基板接続側の貫通電極径より大きくしたことを特徴とするガラスインターポーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通電極付きのガラスインターポーザに関する発明で、特に放熱性能を改善するガラスインターポーザに関する。
【背景技術】
【０００２】
半導体素子を実装するインターポーザとしては、従来の有機インターポーザの他に、基材にシリコンを用いるインターポーザがハイエンド向けに世の中に出ている。
【０００３】
基材としてシリコンを用いたシリコンインターポーザは、微細な配線を形成することが出来る。また、シリコンは熱伝導率が高く、放熱性能に優れたインターポーザである。
【０００４】
しかしながら、シリコンは材料が樹脂やガラスと比べるとコストが高く、また、シリコンは半導体で導電性の為、貫通電極とシリコン基板間に絶縁層を介在させる必要があり、高速伝送では信号波形の劣化が起きてしまう。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２０７００６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、ガラスを基材としたガラスインターポーザでは、基材自体が絶縁層物質であり、前述のような問題は起きず、電気特性の優れたインターポーザが期待されている。しかしながら、基材の熱伝導性がシリコンより劣るという問題がある。
【０００７】
本発明は、上記課題を解決する為に、放熱効果を改善したガラスインターポーザを提供することを目的とした。
【課題を解決するための手段】
【０００８】
本発明は、かかる課題に鑑みなされたもので、請求項１に記載の発明は、
複数の貫通電極を設けたガラス基材と、ガラス基材上下に積層された複数の絶縁層と配線層と、を備えるガラスインターポーザであって、
貫通電極のチップ接続側の貫通電極径を基板接続側の貫通電極径より大きくしたことを特徴とするガラスインターポーザである。
【０００９】
前期貫通電極は、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅ、およびこれらの金属の少なくとも１つを含む化合物の、いずれかで形成されても良い。
【発明の効果】
【００１０】
本発明の傾斜した貫通電極付きのガラスインターポーザによれば、チップ接続側の貫通電極径を大きくすることで放熱性能を向上することが出来る。
【００１１】
一般的に、ガラス基材に比べて、貫通電極の熱伝導率は高い(たとえば、Ｃｕの熱伝導率は３９８（Ｗ／ｍＫ）、ガラスの熱伝導率は１（Ｗ／ｍＫ））。チップ接続側の貫通電極径を大きく取ることによって、熱伝導率の高い領域が広がり、熱伝導率が高くなる。チップの発熱が主な熱源のため、チップ接続側の層の熱伝導率が高いと、チップの熱が拡散しやすくなり、放熱性能を向上することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明のガラスインターポーザの一実施形態の構成を断面で示した説明図である。
【図２】本発明のガラスインターポーザの他の実施形態の構成を断面で示した説明図である。
【図３】本発明のガラスインターポーザの実施例の構成を斜視で示した説明図である。
【図４】本発明のガラスインターポーザの実施例の構成の一部を拡大して断面で示した説明図である。
【発明を実施するための形態】
【００１３】
本発明の一実施形態について、図１から図２を参照して説明する。
図１は本発明のガラスインターポーザ１の一実施形態の構成を断面で示した説明図である。ガラス基材４の上下に絶縁層２と導体層３が積層されている。
【００１４】
図１では絶縁層２と導体層３が交互にかつ、上下共に３層で積層されているが、総数や上下で対称である必要性は無く、１実施例である。
【００１５】
貫通電極５は、ガラス基材４を厚み方向に貫通するように形成されたスルーホールに導体性の物質からなる電極層が充填されて形成されている。
電極層の主材料としては、Ｃｕ、Ａｇ、Ａｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｒｕ、Ｆｅまたはこれらの金属の少なくとも１つを含む化合物の、いずれかを用いることが好ましい。中でも特に電気特性やコストの両面で優れているのはＣｕである。
【００１６】
貫通電極５の径の大きさは、メモリーやロジックチップなどを積層する６側の方が、ＰＣＢ基板と接触する７側に比べて大きくなるように設計される。６側の方が、７側に比べて１．５〜２．５倍の径の大きさであることが好ましい。
【００１７】
図２は、本発明のガラスインターポーザの他の実施形態の構成を断面で示した説明図である。図１では貫通電極５は円錐台形状であるが、図２のように径の違う円柱を組み合わせた形状でもかまわない。ただし、チップ側６の径が基板側７の径より大きくする必要はある。
【００１８】
貫通電極５のスルーホール作成方法としては、放電による絶縁破壊を用いた方法やレーザーによる穴あけなどがあり、特定の方法に限られるわけではない。
【００１９】
スルーホールに電極層を作成する方法としては、メッキによる生成方法が有力な方法であるが、その方法に限られるわけではない。
【００２０】
ガラス基材４上下の絶縁層２に関してはメッキ法、熱酸化法、ＣＶＤ法、ゾルゲル法などがあり、特に方法は限定されない。
【００２１】
導体層３の積層方法はセミアド法、気相法、浸漬法、塗工法などがあり、特に方法は限定されない。
【実施例】
【００２２】
本発明の実施例を以下に示す。
図３は、本発明のガラスインターポーザの実施例の構成を斜視で示した説明図である。本発明の効果を検証するために、本発明のガラスインターポーザの一例をプリント配線版(図で、ＰＣＢ８)に設定した構成を示しており、これをシミュレーションして放熱性を確
認する。ＪＥＤＥＣ基準のＰＣＢ８上にガラスインターポーザ１を接続し、ガラスインターポーザ１上にメモリー９とロジックチップ１０を載せる。各構成部品の寸法は以下の表１のようになる。また、メモリー９・ロジックチップ１０とガラスインターポーザ１間ははんだで接続され、上接続の寸法になり、空間は樹脂で埋められている。ＰＣＢ８とガラスインターポーザ１間もはんだで接続され、下接続の寸法となる。この空間は埋められていない。
【００２３】
【表１】
2015198212.tif 000003
図４は、本発明のガラスインターポーザの実施例の構成の一部を拡大して断面で示した説明図である。ガラス基材４は厚さ３００μｍになり、絶縁層２と導体層３はそれぞれ８μｍとなっている。
【００２４】
各構成部品の熱物性は以下の表２のようになる。熱伝導率と比熱は温度依存を考慮した物性である。ＰＣＢ８の熱伝導率は面内と厚み方向で異方性があり、表３の値となっている。
【００２５】
【表２】
2015198212.tif 000004
【００２６】
【表３】
2015198212.tif 000005
熱源として、メモリー９とロジックチップ１０を表４のように設定した。
【００２７】
【表４】
2015198212.tif 000006
上記条件で、市販の熱流体解析ソフト（ＦｌｏＥＦＤ）を用い、メモリーとロジックチップの温度を求め、放熱性を評価した。
【００２８】
実施例として、貫通電極５を等間隔に３×３個設定し、チップ側６直径を４ｍｍ、基板側７の直径を３ｍｍとした。
【００２９】
この条件では、メモリーの平均温度は３３．７９℃、ロジックチップの平均温度は３４．０２℃となった。
＜比較例１＞
比較例１として、まずは貫通電極５無しの構成を検討した。
【００３０】
この条件では、メモリーの平均温度は３３．８４℃、ロジックチップの平均温度は３４．０８℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。＜比較例２＞
比較例２として、スルーホールのみの構成を検討した。
【００３１】
この条件では、メモリーの平均温度は３４．００℃、ロジックチップの平均温度は３４．２４℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。＜比較例３＞
比較例３として、直径３ｍｍの円柱の貫通電極５の構成を検討した。
【００３２】
この条件では、メモリーの平均温度は３３．８０℃、ロジックチップの平均温度は３４．０３℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。＜比較例４＞
比較例４として、７側の直径４ｍｍ、６側の直径３ｍｍの貫通電極５の構成を検討した。
【００３３】
この条件では、メモリーの平均温度は３３．８２℃、ロジックチップの平均温度は３４
．０５℃となった。実施例のほうが、温度が下がっている為、放熱性の改善が見られる。
【００３４】
全検討条件でのメモリー温度、ロジックチップ温度をまとめたのが表５である。この結果、６側の径が大きくなるように傾斜する本発明で放熱性が改善することがわかる。
【００３５】
【表５】
2015198212.tif 000007
【産業上の利用可能性】
【００３６】
上述の発明は、３次元実装などの高機能電子機器向けのインターポーザに利用できる。
【符号の説明】
【００３７】
１…ガラスインターポーザ
２…絶縁層
３…導体層
４…ガラス基板
５…貫通電極
６…チップ側
７…（ＰＣＢ）基板側
８…ＰＣＢ
９…メモリー
１０…ロジックチップ
【図１】
2015198212.tif 000008
【図２】
2015198212.tif 000009
【図３】
2015198212.tif 000010
【図４】
2015198212.tif 000011