(57)【要約】【課題】信号ノイズの遮蔽効率を向上させることができるとともに、厚さを減少させることができるパッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法を提供する。【解決手段】本発明のパッケージ基板１００は、絶縁層１２０と、絶縁層１２０に形成された回路層１７０と、下部電極１１２、上部電極１１３、及び下部電極１１２と上部電極１１３との間に形成された誘電体層１１１を有し、下部電極１１２及び誘電体層１１１は絶縁層１２０に埋め込まれ、上部電極１１３は絶縁層１２０の上部に形成されるキャパシター１１０と、を含むものである。【選択図】図１
2015228480.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層に形成された回路層と、
下部電極、上部電極、及び下部電極と上部電極との間に形成された誘電体層を有し、前記下部電極及び誘電体層は前記絶縁層に埋め込まれ、前記上部電極は前記絶縁層の上部に形成されるキャパシターと、を含むパッケージ基板。
【請求項２】
前記絶縁層は、第１絶縁層及び第２絶縁層を含む２層構造であり、前記回路層は、第１回路層、第２回路層、及び第３回路層を含む３層構造である、請求項１に記載のパッケージ基板。
【請求項３】
前記第１回路層乃至第３回路層のうち一層は、前記キャパシターの前記上部電極と同一層に形成される、請求項２に記載のパッケージ基板。
【請求項４】
前記第１回路層乃至第３回路層のうち一層は、前記第１絶縁層の上部に埋め込まれるように形成される、請求項２に記載のパッケージ基板。
【請求項５】
前記第１回路層は前記第２絶縁層の上部に埋め込まれるように形成され、前記第２回路層は前記第２絶縁層の下部に形成され、前記第３回路層は前記第１絶縁層の上部に形成される、請求項２に記載のパッケージ基板。
【請求項６】
前記第１回路層乃至第３回路層のうち一層は接地層（Ｇｒｏｕｎｄ  ｌａｙｅｒ）であり、他の一層は電源層（Ｐｏｗｅｒ  ｌａｙｅｒ）である、請求項２に記載のパッケージ基板。
【請求項７】
前記第１回路層乃至第３回路層の少なくとも一層と前記キャパシターとを電気的に連結させるビアをさらに含む、請求項２に記載のパッケージ基板。
【請求項８】
前記回路層の一部が前記キャパシターの前記上部電極と接合される、請求項１に記載のパッケージ基板。
【請求項９】
外部と連結される領域を除き、前記絶縁層、回路層、及びキャパシターを覆うように形成されたソルダーレジストをさらに含む、請求項１に記載のパッケージ基板。
【請求項１０】
絶縁層と、
前記絶縁層に形成された回路層と、
下部電極、上部電極、及び下部電極と上部電極との間に形成された誘電体層を有し、前記下部電極及び誘電体層は前記絶縁層に埋め込まれ、前記上部電極は前記絶縁層の上部に形成されるキャパシターと、
前記絶縁層の上部に形成されて前記回路層と電気的に連結される素子と、を含むパッケージ。
【請求項１１】
前記絶縁層は、第１絶縁層及び第２絶縁層を含む２層構造であり、前記回路層は、第１回路層、第２回路層、及び第３回路層を含む３層構造である、請求項１０に記載のパッケージ。
【請求項１２】
前記第１回路層乃至第３回路層のうち一層は、前記キャパシターの前記上部電極と同一層に形成される、請求項１１に記載のパッケージ。
【請求項１３】
前記第１回路層乃至第３回路層のうち一層は、前記第１絶縁層の上部に埋め込まれるように形成される、請求項１１に記載のパッケージ。
【請求項１４】
前記第１回路層は前記第２絶縁層の上部に埋め込まれるように形成され、前記第２回路層は前記第２絶縁層の下部に形成され、前記第３回路層は前記第１絶縁層の上部に形成される、請求項１１に記載のパッケージ。
【請求項１５】
前記第１回路層乃至第３回路層のうち一層は接地層であり、他の一層は電源層である、請求項１１に記載のパッケージ。
【請求項１６】
前記回路層と前記キャパシターとを電気的に連結させるビアをさらに含む、請求項１０に記載のパッケージ。
【請求項１７】
前記回路層の一部が前記キャパシターの前記上部電極と接合される、請求項１０に記載のパッケージ。
【請求項１８】
外部と連結される領域を除き、前記絶縁層、前記回路層、及びキャパシターを覆うように形成されたソルダーレジストをさらに含む、請求項１０に記載のパッケージ。
【請求項１９】
前記素子と前記回路層とはワイヤ（Ｗｉｒｅ）で連結される、請求項１０に記載のパッケージ。
【請求項２０】
前記絶縁層、前記回路層、キャパシター、及び素子を覆うように形成されたモールディング部をさらに含む、請求項１０に記載のパッケージ。
【請求項２１】
上部絶縁層と、前記上部絶縁層に形成された上部回路層と、下部電極、上部電極、及び下部電極と上部電極との間に形成された誘電体層を有し、前記下部電極及び誘電体層は前記上部絶縁層に埋め込まれ、前記上部電極は前記上部絶縁層の上部に形成される第１キャパシターと、前記上部絶縁層の上部に形成されて前記上部回路層と電気的に連結される第１素子と、を含む第１パッケージと、
下部絶縁層と、前記下部絶縁層に形成された下部回路層と、前記下部絶縁層に形成されて前記下部回路層と電気的に連結される第２素子と、を含む第２パッケージと、
前記第１パッケージと前記第２パッケージとの間に位置し、前記第１パッケージと前記第２パッケージとを互いに電気的に連結させる接続端子と、を含む積層パッケージ。
【請求項２２】
前記上部絶縁層は、第１上部絶縁層及び第２上部絶縁層を含む２層構造であり、前記上部回路層は、第１上部回路層、第２上部回路層、及び第３上部回路層を含む３層構造である、請求項２１に記載の積層パッケージ。
【請求項２３】
前記第１上部回路層乃至第３上部回路層のうち一層は、前記第１キャパシターの前記上部電極と同一層に形成される、請求項２２に記載の積層パッケージ。
【請求項２４】
前記第１上部回路層乃至第３上部回路層のうち一層は、前記第１上部絶縁層の上部に埋め込まれるように形成される、請求項２２に記載の積層パッケージ。
【請求項２５】
前記第１上部回路層は前記第２上部絶縁層の上部に埋め込まれるように形成され、前記第２上部回路層は前記第２上部絶縁層の下部に形成され、前記第３上部回路層は前記第１上部絶縁層の上部に形成される、請求項２２に記載の積層パッケージ。
【請求項２６】
前記第１上部回路層乃至第３上部回路層のうち一層は接地層であり、他の一層は電源層である、請求項２２に記載の積層パッケージ。
【請求項２７】
前記上部回路層と前記第１キャパシターとを電気的に連結させるビアをさらに含む、請求項２１に記載の積層パッケージ。
【請求項２８】
前記上部回路層の一部が前記第１キャパシターの前記上部電極と接合される、請求項２１に記載の積層パッケージ。
【請求項２９】
外部と連結される領域を除き、前記上部絶縁層、前記上部回路層、及び第１キャパシターを覆うように形成された第１ソルダーレジストをさらに含む、請求項２１に記載の積層パッケージ。
【請求項３０】
前記第１素子と前記上部回路層とはワイヤで連結される、請求項２１に記載の積層パッケージ。
【請求項３１】
前記第１パッケージは、前記上部絶縁層、前記上部回路層、第１キャパシター、及び第１素子を覆うように形成された第１モールディング部をさらに含む、請求項２１に記載の積層パッケージ。
【請求項３２】
前記第２パッケージは、前記下部絶縁層に形成された第２キャパシターをさらに含む、請求項２１に記載の積層パッケージ。
【請求項３３】
前記第２パッケージは、前記下部絶縁層、前記下部回路層、及び第２キャパシターを覆うように形成された第２ソルダーレジストをさらに含む、請求項２１に記載の積層パッケージ。
【請求項３４】
前記第２パッケージは、前記下部絶縁層、前記下部回路層、第２キャパシター、及び第２素子を覆うように形成された第２モールディング部をさらに含む、請求項２１に記載の積層パッケージ。
【請求項３５】
キャリア基板を準備する段階と、
キャリア基板の一部領域に誘電体層を形成する段階と、
前記誘電体層に下部電極を形成する段階と、
前記キャリア基板に、前記誘電体層及び下部電極を埋め込むように第１絶縁層を形成する段階と、
前記第１絶縁層上に第１回路層を形成する段階と、
前記第１回路層に第２絶縁層を形成する段階と、
前記キャリア基板を除去する段階と、
前記第２絶縁層、前記誘電体層、及び前記第１絶縁層に、それぞれ第２回路層、上部電極、及び第３回路層を形成する段階と、を含むパッケージ基板の製造方法。
【請求項３６】
前記第１回路層を形成する段階で、
前記下部電極と前記第１回路層とを電気的に連結するビアを形成する段階をさらに含む、請求項３５に記載のパッケージ基板の製造方法。
【請求項３７】
前記第２回路層、上部電極、及び第３回路層を形成する段階で、
前記第１回路層、前記第２回路層、前記第３回路層、及び下部電極の少なくとも二つを電気的に連結させるビアを形成する段階をさらに含む、請求項３５に記載のパッケージ基板の製造方法。
【請求項３８】
前記第２回路層、上部電極、及び第３回路層を形成する段階で、
前記第３回路層の一部と上部電極が電気的に連結される、請求項３５に記載のパッケージ基板の製造方法。
【請求項３９】
前記第１回路層乃至第３回路層のうち一層は接地層であり、他の一層は電源層である、請求項３５に記載のパッケージ基板の製造方法。
【請求項４０】
前記第２回路層、上部電極、及び第３回路層を形成する段階の後に、
外部と連結される領域を除き、前記第１回路層乃至第３回路層及び上部電極を覆うようにソルダーレジストを形成する段階をさらに含む、請求項３５に記載のパッケージ基板の製造方法。
【請求項４１】
絶縁層と、
下部電極、上部電極、及び上部電極と下部電極との間に形成された誘電体層を含むキャパシターと、を含み、
前記下部電極及び誘電体層は、前記絶縁層の一面から前記絶縁層内に窪んで形成され、キャパシターの一部である上部電極は、前記絶縁層の一面から突出して形成される、パッケージ基板。
【請求項４２】
前記絶縁層の一面の反対面である前記絶縁層の他面に形成された下部回路層と、
前記キャパシターの前記下部電極と下部回路層との間に位置し、前記下部電極と下部回路層とを電気的に連結するビアと、
前記絶縁層の一面に形成され、且つ前記キャパシターの上部電極と実質的に同一平面上に形成された上部電極と、をさらに含む、請求項４１に記載のパッケージ基板。
【請求項４３】
請求項４２に記載のパッケージ基板、前記キャパシターを覆うソルダーレジスト、及び前記ソルダーレジストの上部に実装されて上部回路層と電気的に連結された第１素子を含む第１パッケージと、
第２パッケージ基板、及び前記第２パッケージ基板の上部に実装された第２素子を含む第２パッケージと、
前記第１パッケージと前記第２パッケージとの間に位置し、前記第１パッケージと前記第２パッケージとを互いに電気的に連結する接続端子と、を含む積層パッケージ。
【請求項４４】
キャリア基板の一部領域に誘電体層を形成する段階と、
前記誘電体層の上部に下部電極を形成する段階と、
前記下部電極及び前記誘電体層を埋め込むように前記キャリア基板の上部に第１絶縁層を形成する段階と、
前記キャリア基板を除去する段階と、
前記誘電体層の上部に上部電極を形成する段階と、を含む、パッケージ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法に関する。
【背景技術】
【０００２】
半導体技術の急速な発展により、半導体素子が目覚しい成長を続けている。また、半導体素子などの電子素子を印刷回路基板に予め実装してパッケージとして構成するＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅｄ  Ｐａｃｋａｇｅ）、ＦＣＰ（Ｆｌｉｐ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）などの半導体パッケージの開発が活発に行われている。さらに、高性能のスマートフォンの小型化及び性能向上のために、制御素子及びメモリ素子を一つのパッケージとして構成する積層パッケージ（Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ；ＰＯＰ）がある。積層パッケージは、制御素子とメモリ素子とをそれぞれ個別的にパッケージングした後、それを積層して連結することで構成することができる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第５９８６２０９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一側面は、信号ノイズの遮蔽効率を向上させることができるパッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法を提供することをその目的とする。
【０００５】
本発明の他の側面は、厚さを減少させることができるパッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法を提供することをその目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施例によるパッケージ基板は、絶縁層と、絶縁層に形成された回路層と、下部電極、上部電極、及び下部電極と上部電極との間に形成された誘電体層を有し、下部電極及び誘電体層は絶縁層に埋め込まれ、上部電極は絶縁層の上部に形成されるキャパシターをと、を含む。
【０００７】
絶縁層は、第１絶縁層及び第２絶縁層を含む２層構造であり、回路層は、第１回路層、第２回路層、及び第３回路層を含む３層構造である。
【０００８】
本発明の他の実施例によるパッケージは、絶縁層と、絶縁層に形成された回路層と、下部電極、上部電極、及び下部電極と上部電極との間に形成された誘電体層を有し、下部電極及び誘電体層は絶縁層に埋め込まれ、上部電極は絶縁層の上部に形成されるキャパシターと、絶縁層の上部に形成されて回路層と電気的に連結される素子と、を含む。
【０００９】
本発明のさらに他の実施例による積層パッケージは、上部絶縁層と、上部絶縁層に形成された上部回路層と、下部電極、上部電極、及び下部電極と上部電極との間に形成された誘電体層を有し、下部電極及び誘電体層は上部絶縁層に埋め込まれ、上部電極は上部絶縁層の上部に形成される第１キャパシターと、上部絶縁層の上部に形成されて上部回路層と電気的に連結される第１素子と、を含む第１パッケージと、下部絶縁層と、下部絶縁層に形成された下部回路層と、下部絶縁層に形成されて下部回路層と電気的に連結される第２素子と、を含む第２パッケージと、第１パッケージと第２パッケージとの間に位置し、第１パッケージと第２パッケージとを互いに電気的に連結する接続端子と、を含む。
【００１０】
本発明のさらに他の実施例によるパッケージ基板の製造方法は、キャリア基板を準備する段階と、キャリア基板の一部領域に誘電体層を形成する段階と、誘電体層に下部電極を形成する段階と、キャリア基板に、誘電体層及び下部電極を埋め込むように第１絶縁層を形成する段階と、第１絶縁層上に第１回路層を形成する段階と、第１回路層に第２絶縁層を形成する段階と、キャリア基板を除去する段階と、第２絶縁層、誘電体層、及び第１絶縁層に、それぞれ第２回路層、上部電極、及び第３回路層を形成する段階と、を含む。
【００１１】
本発明のさらに他の実施例によるパッケージ基板は、絶縁層と、下部電極、上部電極、及び上部電極と下部電極との間に形成された誘電体層を含むキャパシターと、を含み、下部電極及び誘電体層は、絶縁層の一面から絶縁層内に窪んで形成され、キャパシターの一部である上部電極は、絶縁層の一面から突出して形成される。
【００１２】
下部回路層は、絶縁層の一面の反対面である絶縁層の他面に形成される。
【００１３】
ビアは、キャパシターの下部電極と下部回路層との間に位置し、下部電極と下部回路層とを電気的に連結する。
【００１４】
上部電極は、絶縁層の一面に形成され、且つキャパシターの上部電極と実質的に同一平面上に形成される。
【発明の効果】
【００１５】
本発明のパッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法は、信号ノイズの遮蔽効率を向上させることができるとともに、厚さを減少させることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例によるパッケージ基板を示した例示図である。
【図２】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図３】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図４】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図５】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図６】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図７】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図８】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図９】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図１０】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図１１】本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【図１２】本発明の実施例によるパッケージを示した例示図である。
【図１３】本発明の実施例による積層パッケージを示した例示図である。
【発明を実施するための形態】
【００１７】
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
【００１８】
以下、添付図面を参照して本発明の好ましい実施例を詳細に説明する。
【００１９】
（パッケージ基板）
図１は本発明の実施例によるパッケージ基板を示した例示図である。
【００２０】
図１を参照すれば、本発明の実施例によるパッケージ基板１００は、第１絶縁層１２０と、第２絶縁層１４０と、第１〜第３回路層１３０、１５０、１７０と、キャパシター１１０と、ビア１６０と、ソルダーレジスト１８０と、を含む。
【００２１】
本発明の実施例によれば、第１絶縁層１２０及び第２絶縁層１４０は、層間絶縁素材として用いられる通常の複合高分子樹脂で形成され、例えば、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ  ｕｐ  Ｆｉｌｍ）、及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成される。しかし、本発明の実施例において、第１絶縁層１２０及び第２絶縁層１４０の材質がこれに限定されるものではない。すなわち、本発明の実施例による第１絶縁層１２０及び第２絶縁層１４０の材質は、回路基板分野で公知の絶縁材から選択されることができる。
【００２２】
図１に図示されたように、第１絶縁層１２０は第２絶縁層１４０の上部に形成される。
【００２３】
本発明の実施例によれば、第１回路層１３０は、第２絶縁層１４０の上部に埋め込まれるように形成される。
【００２４】
本発明の実施例によれば、第２回路層１５０は、第２絶縁層１４０の下部に突出されるように形成される。本発明の実施例による第２回路層１５０は外部接続パッド１５５を含む。この外部接続パッド１５５を介して、本発明の実施例によるパッケージ基板１００と他のパッケージ基板（不図示）とが電気的に接続される。
【００２５】
本発明の実施例によれば、第３回路層１７０は、第１絶縁層１２０の上部に突出されるように形成される。本発明の実施例による第３回路層１７０はボンディングパッド１７５を含む。このボンディングパッド１７５は、パッケージ基板１００の上部に素子（不図示）が実装される際に、素子（不図示）と電気的に接続される構成である。例えば、ボンディングパッド１７５と素子（不図示）とは、ワイヤボンディング（Ｗｉｒｅ  Ｂｏｎｄｉｎｇ）方式で連結されることができる。
【００２６】
本発明の実施例による第１〜第３回路層１３０、１５０、１７０は、回路基板分野で用いられる伝導性物質で形成され、例えば、銅（Ｃｕ）で形成されることができる。
【００２７】
また、本発明の実施例によれば、第１〜第３回路層１３０、１５０、１７０のうち、一層は電源（Ｐｏｗｅｒ）層であり、他の一層は接地（Ｇｒｏｕｎｄ）層であることができる。
【００２８】
本発明の実施例によれば、キャパシター１１０は、３層構造の薄膜キャパシターである。本発明の実施例によるキャパシター１１０は、上部電極１１３と、下部電極１１２と、誘電体層１１１と、を含む。ここで、誘電体層１１１は上部電極１１３と下部電極１１２との間に位置する。
【００２９】
本発明の実施例によるキャパシター１１０の上部電極１１３は、第１絶縁層１２０の上部に形成される。すなわち、キャパシター１１０の上部電極１１３と第３回路層１７０は、同一層に形成される。また、本発明の実施例による誘電体層１１１及び下部電極１１２は、第１絶縁層１２０に埋め込まれるように形成される。
【００３０】
上記のように形成されたキャパシター１１０の上部電極１１３は、図示していないが、同一層に形成された第３回路層１７０の一部と接合される。例えば、キャパシター１１０と接合される第３回路層１７０の一部は、ボンディングパッド１７５であることができる。また、キャパシター１１０と接合される第３回路層１７０が電源層である場合、キャパシター１１０の上部電極１１３も電源層の役割をすることができる。
【００３１】
本発明の実施例によれば、ビア１６０は、第１〜第３回路層１３０、１５０、１７０及びキャパシター１１０の少なくとも二つを電気的に互いに連結させる。
【００３２】
図１を参照すれば、本発明の実施例によるビア１６０は、キャパシター１１０の下部電極１１２と第１回路層１３０及び第２回路層１５０とを電気的に連結させる。また、ビア１６０は、第２回路層１５０と第３回路層１７０とを電気的に連結させる。図１には図示していないが、ビア１６０は、第１回路層１３０と第２回路層１５０、または第１回路層１３０と第３回路層１７０とを連結させる。
【００３３】
本発明の実施例によれば、ソルダーレジスト１８０は、外部と接続される領域を除き、第２回路層１５０、第３回路層１７０、及びキャパシター１１０を覆うように形成される。ここで、外部と接続される領域は、ボンディングパッド１７５及び外部接続パッド１５５である。
【００３４】
本発明の実施例では、パッケージ基板１００が２層の絶縁層及び３層の回路層で構成されることを例として説明したが、これに限定されるものではない。すなわち、パッケージ基板１００の層数は当業者の選択に応じて多様に構成されることができる。
【００３５】
（パッケージ基板の製造方法）
図２から図１１は本発明の実施例によるパッケージ基板の製造方法を示した例示図である。
【００３６】
先ず、図２を参照すれば、キャリア基板２００を提供する。
【００３７】
本発明の実施例によれば、キャリア基板２００は、キャリアコア２１０にキャリア金属層２２０が形成されたものである。
【００３８】
本発明の実施例によれば、キャリアコア２１０は、パッケージ基板の絶縁層、回路層などを形成する時に、それらを支持するためのものである。本発明の実施例によるキャリアコア２１０は、後続のパッケージ基板を形成する中間段階で、またはパッケージ基板を形成した後に除去される。本発明の実施例によるキャリアコア２１０は、絶縁材質または金属材質からなるか、またはこれらの積層構造からなることができる。しかし、キャリアコア２１０がこれに限定されるものではなく、回路基板分野で支持基板として用いられ、且つ後で除去されるキャリア（Ｃａｒｒｉｅｒ）であれば如何なるものであってもよい。
【００３９】
本発明の実施例によれば、キャリア金属層２２０は銅からなることができるが、キャリア金属層２２０の材質が銅に限定されるものではなく、回路基板分野で回路用伝導性物質として用いられるものであれば制限されずに適用可能である。
【００４０】
本発明の実施例では、キャリア基板２００がキャリアコア２１０及びキャリア金属層２２０の両方を含む構造を有すると説明したが、キャリアコア２１０のみで構成されてもよい。この場合、キャリアコア２１０に別にキャリア金属層２２０を形成することで、本発明の実施例によるキャリア基板２００を準備することができる。
【００４１】
次に、図３を参照すれば、キャリア基板２００に誘電体層１１１を形成する。
【００４２】
本発明の実施例による誘電体層１１１は、キャリア基板２００のキャリア金属層２２０上に形成する。この際、キャリア金属層２２０の一部に誘電体層１１１を形成する。誘電体層１１１が形成されたキャリア金属層２２０の一部は、キャパシター（不図示）が形成されるべき領域である。本発明の実施例によれば、誘電材料を用いて、蒸着法または印刷（Ｐｒｉｎｔｉｎｇ）法でキャリア金属層２２０上に誘電体層１１１を形成することができる。
【００４３】
次に、図４を参照すれば、誘電体層１１１に下部電極１１２を形成する。
【００４４】
本発明の実施例による下部電極１１２は、無電解めっき法及び電解めっき法により形成することができる。また、下部電極１１２は銅で形成することができるが、下部電極１１２の材質が銅に限定されるものではなく、回路基板分野で回路用伝導性物質として用いられるものであれば、制限されずに適用可能である。
【００４５】
次に、図５を参照すれば、第１絶縁層１２０及び第１金属層１３１を形成する。
【００４６】
本発明の実施例によれば、キャリア金属層２２０上に、誘電体層１１１及び下部電極１１２を埋め込むように第１絶縁層１２０を形成する。第１絶縁層１２０は、層間絶縁素材として用いられる通常の複合高分子樹脂で形成し、例えば、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ  ｕｐ  Ｆｉｌｍ）、及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成することができる。しかし、本発明の実施例において、第１絶縁層１２０の材質がこれに限定されるものではなく、回路基板分野で公知の絶縁材から選択されることができる。
【００４７】
本発明の実施例によれば、第１金属層１３１は第１絶縁層１２０上に形成する。本発明の実施例による第１金属層１３１は銅で形成することができるが、これに限定されるものではなく、回路基板分野で回路用伝導性物質として用いられるものであれば、制限されずに適用可能である。第１金属層１３１は、無電解めっき法及び電解めっき法で形成してもよく、ラミネーション（ｌａｍｉｎａｔｉｏｎ）法で形成してもよい。しかし、本発明の実施例による第１金属層１３１の形成方法が上述の方法に限定されるものではなく、回路基板分野で絶縁層上に金属層を形成する際に用いられる如何なる方法であってもよい。
【００４８】
次に、図６を参照すれば、第１回路層１３０を形成する。
【００４９】
本発明の実施例によれば、第１回路層１３０は第１金属層（図５の１３１）をパターニングすることで形成することができる。例えば、先ず、第１金属層（図５の１３１）にエッチングレジスト（不図示）を形成する。エッチングレジスト（不図示）は、第１金属層（図５の１３１）において回路パターンが形成されるべき領域を保護し、除去されるべき領域には開口部が位置するようにパターニングされたものである。その後、エッチングレジスト（不図示）の開口部を介して露出された第１金属層（図５の１３１）を除去し、エッチングレジスト（不図示）を除去することで、第１回路層１３０を形成することができる。
【００５０】
図７を参照すれば、第２絶縁層１４０及び第２金属層１５１を形成する。
【００５１】
本発明の実施例によれば、第２絶縁層１４０は、第１絶縁層１２０及び第１回路層１３０上に形成することができる。本発明の実施例による第２絶縁層１４０は、層間絶縁素材として用いられる通常の複合高分子樹脂で形成し、例えば、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ  ｕｐ  Ｆｉｌｍ）、及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成することができる。しかし、本発明の実施例において、第２絶縁層１４０の材質がこれに限定されるものではなく、回路基板分野で公知の絶縁材から選択されることができる。本発明の実施例による第２絶縁層１４０は、第１絶縁層１２０と同一の材質で形成してもよく、異なる材質で形成してもよい。
【００５２】
本発明の実施例によれば、第２金属層１５１は第２絶縁層１４０上に形成することができる。本発明の実施例による第２金属層１５１は銅で形成することができるが、これに限定されるものではなく、回路基板分野で回路用伝導性物質として用いられるものであれば、制限されずに適用可能である。
【００５３】
また、本発明の実施例によれば、第２金属層１５１はラミネーション法で形成することができるが、第２金属層１５１の形成方法が上述の方法に限定されるものではなく、回路基板分野で絶縁層上に金属層を形成する際に用いられる如何なる方法であってもよい。
【００５４】
上記のように形成された第２絶縁層１４０により、第１回路層１３０が第２絶縁層１４０に埋め込まれる。
【００５５】
次に、図８を参照すれば、キャリアコア２１０を除去する。
【００５６】
本発明の実施例によれば、キャリアコア（図７の２１０）とキャリア金属層２２０とを分離することで、キャリアコア（図７の２１０）を除去することができる。
【００５７】
この際、第１絶縁層１２０にはキャリア金属層２２０がそのまま残る。
【００５８】
次に、図９を参照すれば、ビア１６０を形成する。
【００５９】
本発明の実施例によれば、ビア１６０は、下部電極１１２、第１回路層１３０、及び第２金属層１５１をともに連結させる。また、ビア１６０は、キャリア金属層２２０、第１回路層１３０、及び第２金属層１５１をともに連結させる。
【００６０】
本発明の実施例によれば、先ず、第２金属層１５１、第２絶縁層１４０、第１回路層１３０、及び第１絶縁層１２０を貫通するビアホール（不図示）を形成する。この際、ビアホール（不図示）の形成位置に応じて、ビアホール（不図示）の底面がキャリア金属層２２０や下部電極１１２になる。
【００６１】
その後、ビアホール（不図示）を伝導性物質で充填することで、ビア１６０を形成することができる。例えば、ビア１６０は、ビアホール（不図示）に伝導性ペーストを印刷（Ｐｒｉｎｔｉｎｇ）法で充填することで形成することができる。または、ビア１６０は、ビアホール（不図示）に伝導性金属を無電解めっき法及び電解めっき法で充填することで形成することができる。
【００６２】
本発明の実施例によれば、ビア１６０は銅で形成することができるが、ビア１６０の材質が銅に限定されるものではなく、回路基板分野で公知の伝導性物質の何れであってもよい。
【００６３】
本発明の実施例によれば、ビア１６０を形成する時に、キャリア金属層２２０に第１めっき層１７１を形成し、第２金属層１５１に第２めっき層１５２を形成することができる。本発明の実施例による第１めっき層１７１及び第２めっき層１５２は、ビア１６０を形成した後に別の工程により形成してもよく、ビア１６０を形成するための無電解めっき工程及び電解めっき工程を行う時に、ビア１６０と同時に形成してもよい。
【００６４】
本発明の実施例では、第１絶縁層１２０及び第２絶縁層１４０を積層した後にビア１６０を形成することを説明したが、その順序が限定されるものではない。すなわち、本発明の実施例によるビア１６０は、当業者の選択に応じて、各絶縁層毎にビアを形成してから互いに積層する構造、すなわち、スタック（Ｓｔａｃｋ）ビア構造に形成することができる。また、複数のビア１６０を形成する場合には、スタックビア構造と、第１絶縁層１２０及び第２絶縁層１４０をともに貫通して形成する貫通ビアの構造とを、両方とも含んでもよい。
【００６５】
次に、図１０を参照すれば、第２回路層１５０、第３回路層１７０、及び上部電極１１３を形成する。
【００６６】
本発明の実施例によれば、第２回路層１５０は、第２金属層１５１及び第２めっき層１５２をパターニングすることで形成することができる。また、第３回路層１７０及び上部電極１１３は、キャリア金属層２２０及び第１めっき層１７１をパターニングすることで形成することができる。例えば、先ず、第１めっき層１７１及び第２めっき層１５２上に、開口部を有するエッチングレジスト（不図示）を形成する。エッチングレジスト（不図示）は、第２回路層１５０及び第３回路層１７０の回路パターンと上部電極１１３が形成されるべき領域を保護し、除去されるべき領域には開口部が位置するようにパターニングされたものである。その後、エッチングレジスト（不図示）の開口部を介して露出された第２金属層１５１及び第２めっき層１５２を除去し、エッチングレジスト（不図示）を除去することで、第２回路層１５０を形成することができる。また、エッチングレジスト（不図示）の開口部を介して露出されたキャリア金属層２２０及び第１めっき層１７１を除去し、エッチングレジスト（不図示）を除去することで、第３回路層１７０及び上部電極１１３を形成することができる。上記のような過程により、本発明の実施例によるキャパシター１１０が形成される。
【００６７】
本発明の実施例によるキャパシター１１０は、下部電極１１２と、誘電体層１１１と、上部電極１１３と、を含む。ここで、下部電極１１２及び誘電体層１１１は第１絶縁層１２０に埋め込まれ、上部電極１１３のみが第１絶縁層１２０より突出されて第３回路層１７０と同一層に形成される。
【００６８】
本発明の実施例によれば、キャパシター１１０は、パッケージ基板１００を形成する工程で形成されるものであって、パッケージ基板１００を形成する時に同時に形成される。したがって、基板の外部にキャパシターを内蔵するためのキャビティを形成する工程を省略することができる。すなわち、本発明の実施例によるパッケージ基板１００の製造方法は、工程数及び工程時間を短縮することができる。
【００６９】
また、キャリア基板を用いて埋め込みパターン（第１回路層）を具現することができるため、微細ピッチ（Ｐｉｔｃｈ）を有するパターンを容易に形成することができ、パッケージ基板１００の厚さを減少させることができる。パッケージ基板１００の厚さを減少させることができるため、積層パッケージでメモリ素子が実装されるパッケージの基板として適用することができる。
【００７０】
次に、図１１を参照すれば、ソルダーレジスト１８０を形成する。
【００７１】
本発明の実施例によるソルダーレジスト１８０は、外部と連結される領域を除き、第１絶縁層１２０、第２絶縁層１４０、第２回路層１５０、第３回路層１７０、及びキャパシター１１０を覆うように形成することができる。ソルダーレジスト１８０は、外部環境からパッケージ基板１００を保護するためのものである。
【００７２】
本発明の実施例によるパッケージ基板の製造方法では、パッケージ基板をキャリア基板の一面に形成することを例として図示及び説明したが、これに限定されるものではない。すなわち、本発明の実施例によるパッケージ基板は、キャリア基板の両面に同時に形成することができる。このようにパッケージ基板をキャリア基板の両面に形成する場合、２個のパッケージ基板が同時に形成される。
【００７３】
（パッケージ）
図１２は本発明の実施例によるパッケージを示した例示図である。
【００７４】
図１２を参照すれば、本発明の実施例によるパッケージ４００は、パッケージ基板３００と、素子３９１と、モールディング部３９２と、を含む。
【００７５】
本発明の実施例によるパッケージ基板３００は、第１絶縁層３２０と、第２絶縁層３４０と、第１〜第３回路層３３０、３５０、３７０と、キャパシター３１０と、ビア３６０と、ソルダーレジスト３８０と、を含む。
【００７６】
本発明の実施例によれば、第１絶縁層３２０及び第２絶縁層３４０は、層間絶縁素材として用いられる通常の複合高分子樹脂で形成され、例えば、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ  ｕｐ  Ｆｉｌｍ）、及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成されることができる。しかし、本発明の実施例において、第１絶縁層３２０及び第２絶縁層３４０の材質がこれに限定されるものではなく、回路基板分野で公知の絶縁材から選択されることができる。
【００７７】
図１２に図示されたように、第１絶縁層３２０は第２絶縁層３４０の上部に形成される。
【００７８】
本発明の実施例によれば、第１回路層３３０は第２絶縁層３４０の上部に埋め込まれるように形成される。
【００７９】
本発明の実施例によれば、第２回路層３５０は、第２絶縁層３４０の下部に突出されるように形成される。本発明の実施例によれば、第２回路層３５０は外部接続パッド３５５を含む。この外部接続パッド３５５により、本発明の実施例によるパッケージ基板３００と他のパッケージ基板（不図示）とが電気的に接続される。
【００８０】
本発明の実施例によれば、第３回路層３７０は第１絶縁層３２０の上部に突出されるように形成される。本発明の実施例による第３回路層３７０はボンディングパッド３７５を含む。ボンディングパッド３７５は、パッケージ基板３００の上部に素子３９１が実装される際に、素子３９１と電気的に接続される。例えば、ボンディングパッド３７５と素子３９１とは、ワイヤボンディング（Ｗｉｒｅ  Ｂｏｎｄｉｎｇ）方式で連結されることができる。
【００８１】
本発明の実施例による第１〜第３回路層３３０、３５０、３７０は、伝導性物質で形成され、例えば、銅（Ｃｕ）で形成される。しかし、第１〜第３回路層３３０、３５０、３７０の材質が銅に限定されるものではなく、回路基板分野で回路用伝導性物質として用いられるものであれば、制限されずに適用可能である。
【００８２】
また、本発明の実施例によれば、第１〜第３回路層３３０、３５０、３７０のうち、一層は電源（Ｐｏｗｅｒ）層であり、他の層は接地（Ｇｒｏｕｎｄ）層であることができる。
【００８３】
本発明の実施例によれば、キャパシター３１０は、３層構造の薄膜キャパシターである。本発明の実施例によるキャパシター３１０は、上部電極３１３と、下部電極３１２と、誘電体層３１１と、を含む。ここで、誘電体層３１１は上部電極３１３と下部電極３１２との間に位置する。
【００８４】
本発明の実施例によるキャパシター３１０の上部電極３１３は、第１絶縁層３２０の上部に形成される。すなわち、キャパシター３１０の上部電極３１３と第３回路層３７０は、同一層に形成される。また、誘電体層３１１及び下部電極３１２は、第１絶縁層３２０に埋め込まれる。
【００８５】
本発明の実施例によれば、上記のように形成されたキャパシター３１０の上部電極３１３は、同一層に形成された第３回路層３７０の一部と接合される。例えば、キャパシター３１０と接合される第３回路層３７０の一部は、ボンディングパッド３７５であることができる。また、キャパシター３１０と接合される第３回路層３７０が電源層である場合、キャパシター３１０の上部電極３１３も電源層の役割をすることができる。
【００８６】
本発明の実施例によれば、ビア３６０は、第１〜第３回路層３３０、３５０、３７０及びキャパシター３１０の少なくとも二つを電気的に互いに連結させる。
【００８７】
図１２を参照すれば、本発明の実施例によるビア３６０は、キャパシター３１０の下部電極３１２と第１回路層３３０及び第２回路層３５０とを電気的に連結させる。また、ビア３６０は、第２回路層３５０と第３回路層３７０とを電気的に連結させる。図１２には図示していないが、ビア３６０は、第１回路層３３０と第２回路層３５０、または第１回路層３３０と第３回路層３７０とを連結させることができる。
【００８８】
本発明の実施例によれば、ソルダーレジスト３８０は、外部と接続される領域を除き、第２回路層３５０、第３回路層３７０、及びキャパシター３１０を覆うように形成される。ここで、外部と接続される領域は、ボンディングパッド３７５及び外部接続パッド３５５である。
【００８９】
本発明の実施例によれば、素子３９１はメモリ（Ｍｅｍｏｒｙ）素子であることができるが、前記素子３９１の種類がメモリ素子に限定されるものではなく、パッケージに適用される素子であれば何れであってもよい。本発明の実施例による素子３９１は、ソルダーレジスト３８０の上部に形成される。この際、素子３９１は、キャパシター３１０の上部に位置する。また、素子３９１は第２回路層３５０のボンディングパッド３７５と電気的に連結される。例えば、素子３９１とボンディングパッド３７５とは、ワイヤボンディング（Ｗｉｒｅ  Ｂｏｎｄｉｎｇ）方式で電気的に接続される。
【００９０】
本発明の実施例によれば、素子３９１の信号はワイヤを介してボンディングパッド３７５に送信され、ボンディングパッド３７５に接合された上部電極３１３に送信される。すなわち、素子３９１とキャパシター３１０との間の信号送信距離が短縮される。このように素子３９１とキャパシター３１０との間の信号送信距離が短縮されることで、ノイズ（Ｎｏｉｓｅ）遮蔽効果が向上されることができる。
【００９１】
本発明の実施例によれば、モールディング部３９２は、パッケージ基板３００及び素子３９１を覆うように形成される。モールディング部３９２は、パッケージ基板３００及び素子３９１を外部環境から保護するためのものである。例えば、モールディング部３９２は、ＥＭＣ（Ｅｐｏｘｙ  Ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄ）で形成されることができるが、モールディング部３９２の材質がＥＭＣに限定されるものではなく、パッケージ分野で用いられるモールディング材であれば何れも適用可能である。
【００９２】
本発明の実施例では、パッケージ４００に適用されるパッケージ基板３００が２層の絶縁層及び３層の回路層で構成されることを例として説明した。しかし、パッケージ４００に適用されるパッケージ基板３００の層数がこれに限定されるものではなく、当業者の選択に応じて多様に構成されることができる。
【００９３】
（積層パッケージ）
図１３は本発明の実施例による積層パッケージ９００を示した例示図である。
【００９４】
図１３を参照すれば、本発明の実施例による積層パッケージ９００は、第１パッケージ６００と、第２パッケージ７００と、接続端子８００と、を含む。また、積層パッケージ９００は、第１パッケージ６００と第２パッケージ７００とが積層された構造である。例えば、第２パッケージ７００上に第１パッケージ６００が積層される。
【００９５】
本発明の実施例による第１パッケージ６００は、第１パッケージ基板５００と、第１素子５９１と、第１モールディング部５９２と、を含む。
【００９６】
本発明の実施例による第１パッケージ基板５００は、第１上部絶縁層５２０と、第２上部絶縁層５４０と、第１〜第３上部回路層５３０、５５０、５７０と、第１キャパシター５１０と、ビア５６０と、第１ソルダーレジスト５８０と、を含む。
【００９７】
本発明の実施例によれば、第１上部絶縁層５２０及び第２上部絶縁層５４０は、層間絶縁素材として用いられる通常の複合高分子樹脂で形成され、例えば、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ  ｕｐ  Ｆｉｌｍ）、及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ）などのエポキシ系樹脂で形成されることができる。しかし、本発明の実施例において、第１上部絶縁層５２０及び第２上部絶縁層５４０の材質がこれに限定されるものではなく、回路基板分野で公知の絶縁材から選択されることができる。
【００９８】
図１３に図示されたように、第１上部絶縁層５２０は第２上部絶縁層５４０の上部に形成される。
【００９９】
本発明の実施例によれば、第１上部回路層５３０は第２上部絶縁層５４０の上部に埋め込まれるように形成される。
【０１００】
本発明の実施例によれば、第２上部回路層５５０は、第２上部絶縁層５４０の下部に突出されるように形成される。また、本発明の実施例によれば、第２上部回路層５５０は第１外部接続パッド５５５を含む。
【０１０１】
本発明の実施例によれば、第３上部回路層５７０は、第１上部絶縁層５２０の上部に突出されるように形成される。また、本発明の実施例によれば、第３上部回路層５７０はボンディングパッド５７５を含む。このボンディングパッド５７５は、パッケージ基板１００の上部に第１素子５９１が実装される際に、第１素子５９１と電気的に接続される構成である。例えば、ボンディングパッド５７５と第１素子５９１とは、ワイヤボンディング（Ｗｉｒｅ  Ｂｏｎｄｉｎｇ）方式で連結されることができる。
【０１０２】
本発明の実施例による第１〜第３上部回路層５３０、５５０、５７０は伝導性物質で形成され、例えば、銅（Ｃｕ）で形成される。しかし、第１〜第３上部回路層５３０、５５０、５７０の材質が銅に限定されるものではなく、回路基板分野で回路用伝導性物質として用いられるものであれば、制限されずに適用可能である。
【０１０３】
また、本発明の実施例によれば、第１〜第３上部回路層５３０、５５０、５７０のうち、一層は電源（Ｐｏｗｅｒ）層であり、他の一層は接地（Ｇｒｏｕｎｄ）層であることができる。
【０１０４】
本発明の実施例によれば、第１キャパシター５１０は、３層構造の薄膜キャパシターである。本発明の実施例による第１キャパシター５１０は、第１上部電極５１３と、第１下部電極５１２と、第１誘電体層５１１と、を含む。ここで、第１誘電体層５１１は第１上部電極５１３と第１下部電極５１２との間に位置する。
【０１０５】
本発明の実施例による第１キャパシター５１０の第１上部電極５１３は、第１上部絶縁層５２０の上部に形成される。すなわち、第１キャパシター５１０の第１上部電極５１３と第３上部回路層５７０は、同一層に形成される。また、第１誘電体層５１１及び第１下部電極５１２は、第１上部絶縁層５２０に埋め込まれるように形成される。
【０１０６】
このような本発明の実施例による第１上部電極５１３は、同一層に形成された第３上部回路層５７０の一部と接合される。例えば、第１キャパシター５１０と接合される第３上部回路層５７０の一部は、ボンディングパッド５７５であることができる。また、第１キャパシター５１０と接合される第３上部回路層５７０が電源層である場合、第１キャパシター５１０の第１上部電極５１３も電源層の役割をすることができる。
【０１０７】
本発明の実施例によれば、ビア５６０は、第１〜第３上部回路層５３０、５５０、５７０及び第１キャパシター５１０の少なくとも二つを互いに電気的に連結させる。
【０１０８】
図１３を参照すれば、本発明の実施例によるビア５６０は、第１キャパシター５１０の第１下部電極５１２と第１上部回路層５３０及び第２上部回路層５５０とを電気的に連結させる。また、ビア５６０は、第２上部回路層５５０と第３上部回路層５７０とを電気的に連結させる。図１３には図示していないが、ビア５６０は、第１上部回路層５３０と第２上部回路層５５０、または第１上部回路層５３０と第３上部回路層５７０とを連結させることができる。
【０１０９】
本発明の実施例によれば、第１ソルダーレジスト５８０は、外部と接続される領域を除き、第２上部回路層５５０、第３上部回路層５７０、及び第１キャパシター５１０を覆うように形成される。ここで、外部と接続される領域は、ボンディングパッド５７５及び第１外部接続パッド５５５である。
【０１１０】
本発明の実施例によれば、第１素子５９１はメモリ（Ｍｅｍｏｒｙ）素子である。本発明の実施例による第１素子５９１は、第１ソルダーレジスト５８０の上部に形成される。この際、第１素子５９１は第１キャパシター５１０の上部に位置する。また、本発明の実施例による第１素子５９１は、第２上部回路層５５０のボンディングパッド５７５と電気的に連結される。例えば、第１素子５９１とボンディングパッド５７５とは、ワイヤボンディング（Ｗｉｒｅ  Ｂｏｎｄｉｎｇ）方式で電気的に連結されることができる。
【０１１１】
本発明の実施例によれば、第１素子５９１の信号は、ワイヤを介してボンディングパッド５７５に送信され、ボンディングパッド５７５に接合された第１上部電極５１３に送信される。すなわち、第１素子５９１と第１キャパシター５１０との間の信号送信距離が短縮される。また、本発明の実施例によれば、第１素子５９１と第１キャパシター５１０との間の信号送信距離が短縮されることで、ノイズ（Ｎｏｉｓｅ）遮蔽効果が向上されることができる。
【０１１２】
本発明の実施例による第１モールディング部５９２は、第１パッケージ基板５００及び第１素子５９１を覆うように形成される。第１モールディング部５９２は、第１パッケージ基板５００及び第１素子５９１を外部環境から保護するためのものである。例えば、第１モールディング部５９２は、ＥＭＣ（Ｅｐｏｘｙ  Ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄ）で形成されることができるが、第１モールディング部５９２の材質がＥＭＣに限定されるものではなく、パッケージ分野で用いられるモールディング材であれば何れも適用可能である。
【０１１３】
本発明の実施例では、パッケージ４００に適用される第１パッケージ基板５００が２層の絶縁層及び３層の回路層で構成されることを例として説明した。しかし、第１パッケージ基板５００の層数がこれに限定されるものではなく、層数は当業者の選択に応じて多様に構成されることができる。
【０１１４】
本発明の実施例によれば、第２パッケージ７００は、第２パッケージ基板７１０と、第２素子７２０と、第２モールディング部７３０と、を含む。
【０１１５】
本発明の実施例によれば、第２パッケージ基板７１０は、一層以上の下部絶縁層（不図示）と、下部回路層（不図示）と、を含む。
【０１１６】
本発明の実施例によれば、下部絶縁層の材質は、回路基板分野で公知の絶縁材から選択されることができる。また、本発明の実施例による下部絶縁層は、一層以上に形成されることができる。
【０１１７】
本発明の実施例によれば、下部回路層は、下部絶縁層に一層以上に形成される。本発明の実施例による下部回路層の材質としては、回路基板分野で回路用伝導性物質として用いられるものであれば、制限されずに適用可能である。
【０１１８】
本発明の実施例による下部回路層は、第２素子７２０と電気的に連結される。この際、下部回路層と第２素子７２０とは、ワイヤ（Ｗｉｒｅ）またはソルダーボール（Ｓｏｌｄｅｒ  ｂａｌｌ）などを介して互いに電気的に連結されることができる。また、本発明の実施例によれば、下部回路層の最外層には外部接続パッド（不図示）が形成される。本発明の実施例による第２パッケージ７００は、第２パッケージ基板７１０の外部接続パッドを介して第１パッケージ６００と電気的に連結されることができる。
【０１１９】
本発明の実施例によれば、第２素子７２０は制御（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓ）素子である。本発明の実施例によれば、第２素子７２０は第２パッケージ基板７１０の上部に位置する。
【０１２０】
図１３には図示していないが、第２パッケージ基板７１０の内部または外部に第２キャパシター（不図示）が配置される。第２キャパシターとしては、パッケージ分野で用いられるキャパシターであれば、何れも適用可能である。第２キャパシターは、下部回路層を介して第２素子７２０と連結されることができる。この第２キャパシターは、第２素子７２０の信号伝達の信頼性のために、ノイズ（Ｎｏｉｓｅ）を遮蔽する役割をすることができる。
【０１２１】
また、本発明の実施例によれば、外部と接続される領域を除き、下部絶縁層、下部回路層を覆うように第２ソルダーレジスト（不図示）が形成される。ここで、外部と接続される領域は、第２素子７２０と連結される下部回路層の一部及び第１パッケージ６００と連結される領域であることができる。
【０１２２】
本発明の実施例によれば、第２モールディング部７３０は、第２パッケージ基板７１０及び第２素子７２０を覆うように形成される。第２モールディング部７３０は、第２パッケージ基板７１０及び第２素子７２０を外部環境から保護するためのものである。例えば、第２モールディング部７３０は、ＥＭＣ（Ｅｐｏｘｙ  Ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄ）で形成されることができるが、第２モールディング部７３０の材質がＥＭＣに限定されるものではなく、パッケージ分野で用いられるモールディング材の何れも適用可能である。また、第２キャパシターが第２パッケージ基板７１０の外部に形成される場合、第２モールディング部７３０は第２キャパシターを覆って保護するように形成されることができる。
【０１２３】
本発明の実施例によれば、接続端子８００は、第１パッケージ６００と第２パッケージ７００とを電気的に連結させる。本発明の実施例によれば、接続端子８００は、第１パッケージ６００と第２パッケージ７００との間に位置する。すなわち、接続端子８００は第２モールディング部７３０を貫通するように形成される。これにより、接続端子８００の上部は第１パッケージ６００の第１外部接続パッド５５５と接合され、下部は第２パッケージ７００の第２外部接続パッド（不図示）と接合される。
【０１２４】
本発明の実施例による積層パッケージ９００では、メモリ素子が実装される第１パッケージ６００として図１のパッケージ基板１００を適用した。図１のパッケージ基板１００は、図２〜図１１の工程により形成されることで、薄い厚さに形成されながらも、薄膜キャパシターを内蔵することができる。したがって、本発明の実施例による積層パッケージ９００は、メモリ素子が実装される第１パッケージ６００及び制御素子が実装される第２パッケージ７００に、それぞれキャパシターが実装されるため、信号ノイズを遮蔽する効果が向上されることができる。
【０１２５】
また、本発明の実施例による積層パッケージ９００を説明するにあたり、第１素子５９１がメモリ素子であり、第２素子７２０が制御素子であると区分したが、第１素子５９１及び第２素子７２０の種類がこれに限定されるものではなく、パッケージに適用され得る如何なる素子であってもよい。
【０１２６】
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【０１２７】
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
【産業上の利用可能性】
【０１２８】
本発明は、パッケージ基板、パッケージ、積層パッケージ、及びパッケージ基板の製造方法に適用可能である。
【符号の説明】
【０１２９】
１００、３００  パッケージ基板
１１０、３１０  キャパシター
１１１、３１１  誘電体層
１１２、３１２  下部電極
１１３、３１３  上部電極
１２０、３２０  第１絶縁層（絶縁層）
１３０、３３０  第１回路層
１３１  第１金属層
１４０、３４０  第２絶縁層
１５０、３５０  第２回路層
１５１  第２金属層
１５２  第２めっき層
１５５、３５５  外部接続パッド
１６０、３６０、５６０  ビア
１７０、３７０  第３回路層（回路層）
１７１  第１めっき層
１７５、３７５、５７５  ボンディングパッド
１８０、３８０  ソルダーレジスト
２００  キャリア基板
２１０  キャリアコア
２２０  キャリア金属層
３９１  素子
３９２  モールディング部
４００  パッケージ
５００  第１パッケージ基板
５１０  第１キャパシター
５１１  第１誘電体層
５１２  第１下部電極
５１３  第１上部電極
５２０  第１上部絶縁層
５３０  第１上部回路層
５４０  第２上部絶縁層
５５０  第２上部回路層
５５５  第１外部接続パッド
５７０  第３上部回路層
５８０  第１ソルダーレジスト
５９１  第１素子
５９２  第１モールディング部
６００  第１パッケージ
７００  第２パッケージ
７１０  第２パッケージ基板
７２０  第２素子
７３０  第２モールディング部
８００  接続端子
９００  積層パッケージ
【図１】
2015228480.tif 000003
【図２】
2015228480.tif 000004
【図３】
2015228480.tif 000005
【図４】
2015228480.tif 000006
【図５】
2015228480.tif 000007
【図６】
2015228480.tif 000008
【図７】
2015228480.tif 000009
【図８】
2015228480.tif 000010
【図９】
2015228480.tif 000011
【図１０】
2015228480.tif 000012
【図１１】
2015228480.tif 000013
【図１２】
2015228480.tif 000014
【図１３】
2015228480.tif 000015