(57)【要約】【課題】半導体チップの近傍に複数の通信モジュールを高密度で実装しつつ、半導体チップと各通信モジュールとの間でやり取りされる信号の劣化を抑制する。【解決手段】コネクタ２は、プラグコネクタ３０とレセプタクルコネクタ５０とから構成される。プラグコネクタ３０は挿入凸部３１を有し、レセプタクルコネクタ５０は挿入凹部５１を有する。挿入凸部３１の外側面には複数の第１接続端子３４が配列され、挿入凹部５１の内側面には複数の第２接続端子５４が配列されている。第２接続端子５４の挿入方向上側の端部５５は、第２接続端子５４の他の何れの部位よりも高い位置にある。プラグコネクタ３０とレセプタクルコネクタ５０とが接続された状態において、第２接続端子５４の挿入方向下側の端部５６から第１接続端子３４の挿入方向上側の端部３５までの挿入方向に沿った直線距離は６．０ｍｍ以下である。【選択図】図６
2015167113.tif 000002
【特許請求の範囲】
【請求項１】
プラグコネクタと、該プラグコネクタが挿入されるレセプタクルコネクタと、から構成される通信モジュール用コネクタであって、
前記プラグコネクタは挿入凸部を有し、
前記レセプタクルコネクタは、前記挿入凸部が挿入される挿入凹部を有し、
前記挿入凸部の互いに平行な２つの外側面には、それら外側面の長手方向に沿って複数の第１接続端子が互いに平行に配列され、
前記挿入凹部の互いに平行な２つの内側面には、前記第１接続端子が接触する複数の第２接続端子が互いに平行に配列され、
それぞれの前記第１接続端子及び前記第２接続端子は、前記挿入凸部の前記挿入凹部への挿入方向に沿って延びており、
前記第２接続端子の前記挿入方向上側の端部は、該第２接続端子の他の何れの部位よりも同方向において高い位置にあり、かつ、前記第２接続端子には、前記挿入方向において同じ高さに位置する部位が存在せず、
前記プラグコネクタと前記レセプタクルコネクタとが接続された状態において、前記第２接続端子の前記挿入方向下側の端部から該第２接続端子に接触している前記第１接続端子の前記挿入方向上側の端部までの前記挿入方向に沿った直線距離が６．０ｍｍ以下である、
通信モジュール用コネクタ。
【請求項２】
請求項１に記載の通信モジュール用コネクタであって、
前記挿入凸部の一方の外側面に配列されている複数の前記第１接続端子からなる右側第１端子列と前記挿入凸部の他方の外側面に配列されている複数の前記第１接続端子からなる左側第１端子列との間の間隔が、これら右側第１端子列内又は左側第１端子列内において隣接する２つの前記第１接続端子間の間隔の４倍以上である、
通信モジュール用コネクタ。
【請求項３】
請求項１又は２に記載の通信モジュール用コネクタであって、
前記第１接続端子の配列ピッチ及び前記第２接続端子の配列ピッチが０．４５ｍｍ以上０．５５ｍｍ以下である、
通信モジュール用コネクタ。
【請求項４】
請求項１〜３のいずれかに記載の通信モジュール用コネクタであって、
隣接する２つの前記第１接続端子間の間隔が０．２０ｍｍ以上０．３０ｍｍ以下であり、
前記第１接続端子及び前記第２接続端子の幅が０．１５ｍｍ以上０．３０ｍｍ以下である、
通信モジュール用コネクタ。
【請求項５】
レセプタクルコネクタに接続されるプラグコネクタを備える通信モジュールであって、
前記プラグコネクタは、前記レセプタクルコネクタに設けられている挿入凹部に挿入される挿入凸部を有し、
前記挿入凸部の互いに平行な２つの外側面には、前記挿入凹部の互いに平行な２つの内側面に配列されている複数の第２接続端子に接続される複数の第１接続端子が配列され、
前記第１接続端子及び前記第２接続端子は、前記挿入凸部の前記挿入凹部への挿入方向に沿って延びており、
前記第２接続端子の前記挿入方向上側の端部は、該第２接続端子の他の何れの部位よりも同方向において高い位置にあり、かつ、前記第２接続端子には、挿入方向において同じ高さに位置する部位が存在せず、
前記プラグコネクタが前記レセプタクルコネクタに接続された状態において、前記第２接続端子の前記挿入方向下側の端部から該第２接続端子に接触している前記第１接続端子の前記挿入方向上側の端部までの前記挿入方向に沿った直線距離が６．０ｍｍ以下となる、
通信モジュール。
【請求項６】
請求項５に記載の通信モジュールであって、
前記挿入凸部の一方の外側面に配列されている複数の前記第１接続端子からなる右側第１端子列と前記挿入凸部の他方の外側面に配列されている複数の前記第１接続端子からなる左側第１端子列との間の間隔が、これら右側第１端子列内又は左側第１端子列内において隣接する２つの前記第１接続端子間の間隔の４倍以上である、
通信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信モジュール及び通信モジュール用コネクタに関する。
【背景技術】
【０００２】
サーバやネットワーク機器等においては、一般にマザーボードと呼ばれる基板の上に、半導体チップ（ＩＣチップ）及び複数の通信モジュールが搭載されている。ここで、半導体チップ（ＩＣチップ）の処理能力は、半導体製造プロセスの細線化に伴って急速に向上しており、半導体チップの処理能力向上に伴って、半導体チップに入出力されるデジタル信号の高速化も年々進んでいる。すなわち、半導体チップと通信モジュールとの間でやり取りされるデジタル信号の速度は年々高速化しており、次世代の半導体チップ及び通信モジュールに入出力されるデジタル信号の速度は２５Ｇｂｉｔ／ｓｅｃになり、次々世代の半導体チップ及び通信モジュールに入出力されるデジタル信号の速度は５０Ｇｂｉｔ／ｓｅｃになると予想されている。
【０００３】
しかし、高速デジタル信号は電気伝送における伝送損失が大きい。換言すれば、高速デジタル信号は伝送中における信号劣化が激しい。例えば、２５Ｇｂｉｔ／ｓｅｃの高速デジタル信号の場合、一般的なプリント基板上に形成されている電気配線上では約０．８ｄＢ／ｃｍの損失が発生し、高速信号用の高級なプリント基板上に形成されている電気配線上であっても、約０．４ｄＢ／ｃｍの損失が発生する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２０８８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような状況の下、半導体チップの近傍に多数の通信モジュールを高密度で実装しつつ、半導体チップと各通信モジュールとの間でやり取りされる信号の劣化を抑制することが求められている。
【０００６】
しかし、通信モジュールの実装構造として従来から用いられているＬＧＡ（Land Grid Array）構造は、コストが高く、使い勝手が良くない（通信モジュールの着脱がしにくい）。
【０００７】
本発明の目的は、半導体チップの近傍に複数の通信モジュールを高密度で実装しつつ、半導体チップと各通信モジュールとの間でやり取りされる信号の劣化を抑制することである。
【課題を解決するための手段】
【０００８】
本発明の通信モジュール用コネクタは、プラグコネクタと、該プラグコネクタが挿入されるレセプタクルコネクタと、から構成される。前記プラグコネクタは挿入凸部を有し、前記レセプタクルコネクタは、前記挿入凸部が挿入される挿入凹部を有する。前記挿入凸部の互いに平行な２つの外側面には、それら外側面の長手方向に沿って複数の第１接続端子が互いに平行に配列され、前記挿入凹部の互いに平行な２つの内側面には、前記第１接続端子が接触する複数の第２接続端子が互いに平行に配列される。それぞれの前記第１接続端子及び前記第２接続端子は、前記挿入凸部の前記挿入凹部への挿入方向に沿って延びている。前記第２接続端子の前記挿入方向上側の端部は、該第２接続端子の他の何れの部位よりも同方向において高い位置にあり、かつ、前記第２接続端子には、前記挿入方向において同じ高さに位置する部位が存在しない。そして、前記プラグコネクタと前記レセプタクルコネクタとが接続された状態において、前記第２接続端子の前記挿入方向下側の端部から該第２接続端子に接触している前記第１接続端子の前記挿入方向上側の端部までの前記挿入方向に沿った直線距離が６．０ｍｍ以下である。
【０００９】
本発明の通信モジュールは、レセプタクルコネクタに接続されるプラグコネクタを備える。前記プラグコネクタは、前記レセプタクルコネクタに設けられている挿入凹部に挿入される挿入凸部を有する。前記挿入凸部の互いに平行な２つの外側面には、前記挿入凹部の互いに平行な２つの内側面に配列されている複数の第２接続端子に接続される複数の第１接続端子が配列される。前記第１接続端子及び前記第２接続端子は、前記挿入凸部の前記挿入凹部への挿入方向に沿って延びている。前記第２接続端子の前記挿入方向上側の端部は、該第２接続端子の他の何れの部位よりも同方向において高い位置にあり、かつ、前記第２接続端子には、挿入方向において同じ高さに位置する部位が存在しない。そして、前記プラグコネクタが前記レセプタクルコネクタに接続された状態において、前記第２接続端子の前記挿入方向下側の端部から該第２接続端子に接触している前記第１接続端子の前記挿入方向上側の端部までの前記挿入方向に沿った直線距離が６．０ｍｍ以下となる。
【００１０】
本発明の一態様では、前記挿入凸部の一方の外側面に配列されている複数の前記第１接続端子からなる右側第１端子列と前記挿入凸部の他方の外側面に配列されている複数の前記第１接続端子からなる左側第１端子列との間の間隔が、これら右側第１端子列内又は左側第１端子列内において隣接する２つの前記第１接続端子間の間隔の４倍以上である。
【００１１】
本発明の他の態様では、前記第１接続端子の配列ピッチ及び前記第２接続端子の配列ピッチが０．４５ｍｍ以上０．５５ｍｍ以下である。
【００１２】
本発明の他の態様では、隣接する２つの前記第１接続端子間の間隔が０．２０ｍｍ以上０．３０ｍｍ以下であり、前記第１接続端子及び前記第２接続端子の幅が０．１５ｍｍ以上０．３０ｍｍ以下である。
【発明の効果】
【００１３】
本発明によれば、半導体チップの近傍に複数の通信モジュールを高密度で実装しつつ、半導体チップと各通信モジュールとの間でやり取りされる信号の劣化を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明が適用されたコネクタを介してマザーボードに接続された通信モジュールの一例を示す斜視図である。
【図２】図１に示される通信モジュール及びコネクタの構造を示す斜視図である。
【図３】（ａ）はプラグコネクタの平面図、（ｂ）はプラグコネクタの正面図、（ｃ）はプラグコネクタの底面図である。
【図４】（ａ）はレセプタクルコネクタの平面図、（ｂ）はレセプタクルコネクタの正面図、（ｃ）はレセプタクルコネクタの底面図である。
【図５】プラグコネクタとレセプタクルコネクタとの接続状態を模式的に示す斜視図である。
【図６】プラグコネクタとレセプタクルコネクタとの接続状態を示す拡大断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態の一例について図面を参照しながら詳細に説明する。図１に示される通信モジュール１は、通信モジュール用コネクタ２を介して基板（マザーボード１００）に接続される。図示はされていないが、マザーボード１００には半導体チップが実装されており、マザーボード１００に接続された通信モジュール１は、マザーボード１００に形成されている電気配線を介して半導体チップに接続される。また、図１には１つの通信モジュール１が図示されているが、実際には、通信モジュール１と同一の複数の通信モジュールが半導体チップの周囲に配置され、それぞれの通信モジュールが通信モジュール用コネクタを介してマザーボード１００に接続される。以下の説明では、通信モジュール用コネクタ２を“コネクタ２”と略称する。
【００１６】
図２に示されるように、通信モジュール１とマザーボード１００とを接続するコネクタ２は、通信モジュール１に設けられたプラグコネクタ３０と、マザーボード１００に設けられたレセプタクルコネクタ５０と、から構成される。プラグコネクタ３０は挿入凸部３１を有する一方、レセプタクルコネクタ５０は挿入凹部５１を有する。プラグコネクタ３０の挿入凸部３１は、図中の矢印方向（挿入方向）に沿ってレセプタクルコネクタ５０の挿入凹部５１に挿入される。挿入凸部３１が挿入凹部５１に挿入されると、両者に設けられている接続端子同士が接触する。これにより、通信モジュール１とマザーボード１００とがコネクタ２を介して電気的に接続され、通信モジュール１とマザーボード１００に実装されている半導体チップとの間での信号の送受信（入出力）が可能となる。プラグコネクタ３０及びレセプタクルコネクタ５０の詳細については後述する。
【００１７】
図２に示されるように、通信モジュール１は、光ファイバ（ファイバリボン）３が接続された筐体４と、筐体４に収容されたモジュール基板５と、を有する。図示は省略するが、モジュール基板５には光電変換部が設けられている。具体的には、モジュール基板５には、発光素子及び該発光素子を駆動する駆動ＩＣと、受光素子及び該受光素子から出力される信号を増幅する増幅ＩＣと、が実装されている。また、モジュール基板５には、発光素子及び受光素子と光ファイバ３とを光結合させるレンズブロック６が設けられている。筐体４内に引き込まれた光ファイバ３の先端にはＭＴ（Mechanically Transferable）コネクタ７が装着されており、このＭＴコネクタ７がレンズブロック６に接続されている。具体的には、レンズブロック６の突き当て面にＭＴコネクタ７の先端面が突き当てられている。さらに、レンズブロック６の突き当て面からは一対のガイドピンが突出しており、このガイドピンがＭＴコネクタ７の先端面に形成されているガイド穴に挿入されている。尚、本実施形態では、発光素子にＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）が用いられ、受光素子にＰＤ（Photodiode）が用いられている。もっとも、発光素子及び受光素子は、特定の発光素子や受光素子に限定されない。
【００１８】
図３（ａ）〜（ｃ）に示されるように、プラグコネクタ３０は、ブロック状の挿入凸部３１と、挿入凸部３１の上部に設けられた板状のフランジ部３２と、を有し、フランジ部３２は挿入凸部３１の周囲に拡がっている。換言すれば、挿入凸部３１は、フランジ部３２から下方へ延びている。
【００１９】
挿入凸部３１及びフランジ部３２は、誘電体（本実施形態では合成樹脂）によって一体成形されている。図２に示されるように、挿入凸部３１は、互いに平行な２つの外側面３３ａ，３３ｂを有する。図３（ｂ），（ｃ）に示されるように、外側面３３ａ，３３ｂには、これら外側面３３ａ，３３ｂの長手方向に沿って複数の第１接続端子３４が互いに平行に配列されている。換言すれば、挿入凸部３１のそれぞれの外側面３３ａ，３３ｂには、複数の第１接続端子３４からなる端子列が形成されている。以下の説明では、図３（ｃ）に示される挿入凸部３１の外側面３３ａを“右外側面３３ａ”と呼び、外側面３３ｂを“左外側面３３ｂ”と呼ぶ場合がある。また、右外側面３３ａに形成されている端子列を“右側第１端子列”と呼び、左外側面３３ｂに形成されている端子列を“左側第１端子列”と呼ぶ場合がある。
【００２０】
図３（ｂ）に示されるように、右側第１端子列及び左側第１端子列を構成しているそれぞれの第１接続端子３４は、挿入凸部３１の挿入凹部５１への挿入方向（図２中の矢印方向）に沿って延びており、フランジ部３２を跨いでフランジ部３２の上下に至っている。以下の説明において“挿入方向”と言う場合、特に断らない限り、挿入凸部３１の挿入凹部５１への挿入方向（図２中の矢印方向）を意味する。
【００２１】
挿入方向に沿って延びる各第１接続端子３４の長手方向一部はフランジ部３２の上方に突出している一方、各第１接続端子３４の長手方向他の一部はフランジ部３２の下方に突出している。従って、第１接続端子３４の挿入方向上側の端部３５はフランジ部３２の上方に位置している一方、第１接続端子３４の挿入方向下側の端部３６はフランジ部３２の下方に位置している。以下の説明では、フランジ部３２の上方に突出している第１接続端子３４の長手方向一部を“上部３４ａ”と呼び、フランジ部３２の下方に突出している第１接続端子３４の長手方向他の一部を“下部３４ｂ”と呼ぶ場合がある。
【００２２】
図３（ａ）に示されるように、右側第１端子列を構成している各第１接続端子３４の上部３４ａと、左側第１端子列を構成している各第１接続端子３４の上部３４ａとは、所定間隔を介して互いに対向して対を成している。図５に示されるように、右側第１端子列の上部３４ａと左側第１端子列の上部３４ａ（図３（ａ））との間の隙間に、モジュール基板５の縁が差し込まれている。モジュール基板５の縁の両面にはそれぞれ接続パッド３７が形成されており、所定の接続パッド３７と所定の第１接続端子３４の上部３４ａとが互いに接触して電気的に導通している。尚、右側第１端子列の上部３４ａと左側第１端子列の上部３４ａとの間の隙間は、モジュール基板５の厚みよりも若干狭い。よって、右側第１端子列の上部３４ａと左側第１端子列の上部３４ａとの間の隙間にモジュール基板５の縁が差し込まれると、右側第１端子列の上部３４ａ及び左側第１端子列の上部３４ａは、互いに離間するように弾性変形される。この結果、右側第１端子列の上部３４ａ及び左側第１端子列の上部３４ａは、弾性復元力によって接続パッド３７に密着する。
【００２３】
本実施形態では、それぞれが４つの接続パッド３７を含む複数のパッド群がモジュール基板５の一辺に沿って配置されている。各パッド群に含まれる４つの接続パッド３７のうち、外側の２つの接続パッド３７は接地用（Ｇ）であり、内側の２つの接続パッド３７は信号用（Ｓ）である。換言すれば、それぞれのパッド群において、接地用パッド，信号用パッド，信号用パッド及び接地用パッドがこの順で並んでいる。複数の第１接続端子３４のうち、接地用の接続パッド３７に接している第１接続端子３４は接地され、信号用の接続パッド３７に接している第１接続端子３４には差動信号が入出力される。すなわち、差動信号が入出力される一組の第１接続端子３４は、接地されている他の一組の第１接続端子３４に挟まれている。
【００２４】
図４（ａ）〜（ｃ）に示されるように、レセプタクルコネクタ５０は、誘電体（本実施形態では合成樹脂）によって成形されており、プラグコネクタ３０の挿入凸部３１（図３（ｂ））が挿入される挿入凹部５１を有する。
【００２５】
図４（ａ）に示されるように、挿入凹部５１は、底部５２と、底部内面から立ち上がる内側面５３ａ，５３ｂと、を有する。内側面５３ａ，５３ｂは、底部内面の対向する２つの長辺からそれぞれ立ち上がっており、互いに平行で、かつ、互いに対向している。それぞれの内側面５３ａ，５３ｂには、これら内側面５３ａ，５３ｂの長手方向に沿って複数の第２接続端子５４が互いに平行に配列されている。換言すれば、挿入凹部５１のそれぞれの内側面５３ａ，５３ｂには、複数の第２接続端子５４からなる端子列が形成されている。以下の説明では、図４（ａ）に示される挿入凹部５１の内側面５３ａを“右内側面５３ａ”と呼び、内側面５３ｂを“左内側面５３ｂ”と呼ぶ場合がある。また、右内側面５３ａに形成されている端子列を“右側第２端子列”と呼び、左内側面５３ｂに形成されている端子列を“左側第２端子列”と呼ぶ場合がある。
【００２６】
右側第２端子列及び左側第２端子列を構成している各第２接続端子５４は、挿入方向に沿って延びており、底部５２を貫通して該底部５２の上下に至っている。すなわち、第２接続端子５４の長手方向一部は底部５２の上方（挿入凹部５１の内側）に突出している一方、第２接続端子５４の長手方向他の一部は底部５２の下方（挿入凹部５１の外側）に突出している。そこで、以下の説明では、底部５２の上方に突出している第２接続端子５４の長手方向一部を“上部５４ａ”と呼び、底部５２の下方に突出している第２接続端子５４の長手方向他の一部を“下部５４ｂ”と呼ぶ場合がある。
【００２７】
図４（ａ）に示されるように、右側第２端子列を構成している各第２接続端子５４の上部５４ａと、左側第２端子列を構成している各第２接続端子５４の上部５４ａとは、互いに対向して対を成している。一方、図４（ｃ）に示されるように、各第２接続端子５４の下部５４ｂは、外側へ向けて略９０度屈曲され、底部外面に沿って延びている。
【００２８】
図５に示されるように、マザーボード１００には複数の接続パッド５７が形成されており、上記のように屈曲されている各第２接続端子５４の下部５４ｂは、所定の接続パッド５７に重ねられて半田付けされている。
【００２９】
本実施形態では、それぞれが４つの接続パッド５７を含む複数のパッド群がマザーボード１００上に直線的に配置されている。各パッド群に含まれる４つの接続パッド５７のうち、外側の２つの接続パッド５７は接地用（Ｇ）であり、内側の２つの接続パッド５７は信号用（Ｓ）である。換言すれば、それぞれのパッド群において、接地用パッド，信号用パッド，信号用パッド及び接地用パッドがこの順で並んでいる。複数の第２接続端子５４のうち、接地用の接続パッド５７に半田付けされている第２接続端子５４は接地され、信号用の接続パッド５７に半田付けされている第２接続端子５４には差動信号が入出力される。すなわち、差動信号が入出力される一組の第２接続端子５４は、接地されている他の一組の第２接続端子５４に挟まれている。
【００３０】
図５に示されるように、プラグコネクタ３０がレセプタクルコネクタ５０に接続されると、モジュール基板５上の所定の接続パッド３７とマザーボード１００上の所定の接続パッド５７とが第１接続端子３４及び第２接続端子５４を介して接続される。具体的には、図６に示されるように、プラグコネクタ３０の挿入凸部３１がレセプタクルコネクタ５０の挿入凹部５１に挿入されると、挿入凸部３１の外側面３３ａ，３３ｂ（図３（ｃ））に設けられている右側第１端子列及び左側第１端子列が、挿入凹部５１の内側面５３ａ，５３ｂ（図４（ａ））に設けられている右側第２端子列と左側第２端子列との間に差し込まれる。より具体的には、一対の第１接続端子３４，３４の下部３４ｂ，３４ｂが、対向する第２接続端子５４，５４の上部５４ａ，５４ａの間に差し込まれる。すると、対向する第２接続端子５４，５４は、それぞれの上部５４ａ，５４ａが互いに離間するように弾性変形する。この結果、それぞれの第２接続端子５４，５４の上部５４ａ，５４ａは、弾性復元力によって、対応する第１接続端子３４，３４の下部３４ｂ，３４ｂに密着する。
【００３１】
すなわち、モジュール基板５上の接続パッド３７（図５）とマザーボード１００上の接続パッド５７（図５）とが、第１接続端子３４及び第２接続端子５４を介して接続される。換言すれば、モジュール基板５上の光電変換部とマザーボード１００上の半導体チップとの間に、コネクタ２（第１接続端子３４及び第２接続端子５４）を含む信号伝送路が形成される。すなわち、モジュール基板５上の光電変換部とマザーボード１００上の半導体チップとの間の信号伝送路の一部は、コネクタ２（第１接続端子３４及び第２接続端子５４）によって形成されている。
【００３２】
上記のようにレセプタクルコネクタ５０に接続された（挿入された）プラグコネクタ３０は、図１に示されるクリップ６０によってレセプタクルコネクタ５０に固定される。図２に示されるように、レセプタクルコネクタ５０の幅方向両側には、板金によって形成された一対のクリップ６０が装着されており、各クリップ６０には係止穴６１が形成されている。一方、通信モジュール１の筐体４の両側面には、係止突起６２がそれぞれ設けられている。プラグコネクタ３０がレセプタクルコネクタ５０に接続されると、すわなち、挿入凸部３１の挿入凹部５１への挿入長が所定長に達すると、図１に示されるように、係止突起６２が係止穴６１に嵌合する。これによって、プラグコネクタ３０が設けられている通信モジュール１とレセプタクルコネクタ５０とが固定される。尚、板金製のクリップ６０は弾性変形可能である。よって、２つのクリップ６０，６０を互いに離間させるように外側に広げると、係止穴６１と係止突起６２との嵌合が解除され、通信モジュール１とレセプタクルコネクタ５０との固定も解除される。
【００３３】
ここで、レセプタクルコネクタ５０に設けられている第２接続端子５４はストレート形状を有する。ストレート形状とは、図６に示されるように、挿入方向上側の端部５５が他の何れの部位よりも同方向において高い位置にあり、かつ、挿入方向において同じ高さに位置する部位が存在しない形状を意味する。例えば、接続端子の挿入方向一端が同方向において最も高い位置にあったとしても、該接続端子が湾曲され又は屈曲された結果、該接続端子に挿入方向において同じ高さに位置する部位が２つ以上存在する場合、該接続端子の形状はストレート形状ではない。
【００３４】
本実施形態では、プラグコネクタ３０とレセプタクルコネクタ５０とが接続された状態において、上記ストレート形状を有する第２接続端子５４の挿入方向下側の端部５６から該第２接続端子５４に接触している第１接続端子３４の挿入方向上側の端部３５までの挿入方向に沿った直線距離は、６．０ｍｍである。換言すれば、第２接続端子５４の挿入方向下側の端部５６から第１接続端子３４の挿入方向上側の端部３５までの高さ（Ｈ）が６．０ｍｍである。
【００３５】
上記の通り、モジュール基板５上の光電変換部とマザーボード１００上の半導体チップとの間の信号伝送路の一部は、コネクタ２（第１接続端子３４及び第２接続端子５４）によって形成されている。しかし、コネクタ２によって形成される信号伝送路の一部は、モジュール基板５やマザーボード１００上の配線層によって形成される信号伝送路の他の一部に比べて伝送特性が悪い。例えば、信号伝送路のうちコネクタ２によって形成される部分（以下“コネクタ部分”）では、特性インピーダンスを完全に整合させることが困難であり、反射が発生しやすい。従って、信号劣化を抑制して伝送特性を向上させる観点からは、信号伝送路に占めるコネクタ部分の長さをなるべく短くすることが好ましい。具体的には、信号伝送路に占めるコネクタ部分の長さを、信号伝送路を伝搬する信号の波長の数分の１程度の長さに止めることが好ましい。例えば、２５Ｇｂｉｔ／ｓｅｃの高速信号の基本波の周波数は１２．５ＧＨｚ、波長は２４．０ｍｍである。一方、本実施形態では、図６に示される高さ（Ｈ）が６．０ｍｍである。そして、図６に示される高さ（Ｈ）は、第２接続端子５４の挿入方向下側の端部５６から該第２接続端子５４に接触している第１接続端子３４の挿入方向上側の端部３５までの距離（高さ）である。すなわち、本実施形態では、モジュール基板５上の光電変換部とマザーボード１００上の半導体チップとの間の信号伝送路に占めるコネクタ部分の長さが信号波長（２４．０ｍｍ）の１／４に止められている。上記信号波長は真空中での信号波長であり、実際（コネクタ２の内部における）の信号波長は、上記数値の１／２程度になる。これは、伝送路上の信号伝搬速度（Ｃ１）は、次式で表されるように、コネクタ２の材料である誘電体材料の比誘電率ε（ここでは、ε＝４．８程度）で決まり、信号波長（λ）は信号伝搬速度（Ｃ１）によって決まるためである。
【００３６】
Ｃ１＝Ｃ／（√ε）    Ｃ：光速（約３０万Ｋｍ／ｓｅｃ）    ε：比誘電率
Ｃ１＝ｆ・λ          ｆ：周波数    λ：信号波長
従って、真空中での信号波長が２４．０ｍｍであっても、図６に示される第１接続端子３４及び第２接続端子５４を伝搬する際の実際の信号波長は約１２．０ｍｍになる。すなわち、図６に示される高さ（Ｈ）は、真空中での信号波長との関係では１／４に止められており、現実的な信号波長との関係では１／２に止められている。何れにしても、本実施形態では、信号伝送路に占めるコネクタ部分の長さが、信号伝送路を伝搬する信号の波長の数分の１程度の長さに止められており、信号劣化が低減される。
【００３７】
また、右側第１端子列と左側第１端子列との間の間隔が、これら端子列内において隣接する２つの第１接続端子３４の間の間隔に対して十分に広いことがクロストーク防止の観点からは好ましい。この点、本実施形態では、図３（ｃ）に示される右外側面３３ａに形成されている第１接続端子３４と左外側面３３ｂに形成されている第１接続端子３４との間の間隔（Ｄ１）は、１．０ｍｍである。換言すれば、右側第１端子列と左側第１端子列との間の間隔（Ｄ１）が１．０ｍｍである。一方、右側第１端子列内又は左側第１端子列内において隣接する２つの第１接続端子３４の間の間隔（Ｄ２）は、０．２５ｍｍである。すなわち、間隔（Ｄ１）は、間隔（Ｄ２）の４倍以上であり、クロストークが十分に防止される。尚、間隔（Ｄ１）については図６を参照することによって、より一層明確に理解できる。すなわち、挿入凸部３１を挟んで対向する一対の第１接続端子３４，３４の間の間隔や一対の第２接続端子５４，５４の間の間隔は場所（挿入方向）によって異なり、一定ではない。一方、クロストーク防止の観点からは、対向する一対の第１接続端子３４，３４の間の最小間隔が最も重要である。図６に示されるように、上記間隔（Ｄ１）は、挿入凸部３１を挟んで対向する一対の第１接続端子３４，３４の間の最小間隔に相当する。
【００３８】
もっとも、図３に示される間隔（Ｄ２）は０．２５ｍｍに限定されない。例えば、間隔（Ｄ２）は、０．２０ｍｍ以上０．３０ｍｍ以下の範囲内で適宜変更することができ、間隔（Ｄ２）の変更に応じて、間隔（Ｄ１）も適宜変更することができる。
【００３９】
また、図３（ｂ）に示される第１接続端子３４の配列ピッチ（Ｐ１）は、０．４５ｍｍ以上０．５５ｍｍ以下であることが好ましく、本実施形態では０．５０ｍｍである。同様に、図４（ａ）に示される第２接続端子５４の配列ピッチ（Ｐ２）は、０．４５ｍｍ以上０．５５ｍｍ以下であることが好ましく、本実施形態では０．５０ｍｍである。尚、配列ピッチとは、隣接する接続端子の中心間の距離である。
【００４０】
また、図３（ｂ）に示される第１接続端子３４の幅（Ｗ１）及び図４（ａ）に示される第２接続端子５４の幅（Ｗ２）は、０．１５ｍｍ以上０．３０ｍｍ以下であることが好ましい。
【００４１】
配列ピッチ、接続端子間間隔及び接続端子幅に関する上記数値は、特に、２５Ｇｂｉｔ／ｓｅｃ以上の伝送速度，要望されるチャンネル数，インピーダンスの高精度な制御及び製造コストの低減などを実現する上で好適な数値である。
【００４２】
尚、本実施形態おけるプラグコネクタ３０とレセプタクルコネクタ５０との有効嵌合長は、０．７ｍｍ程度である。
【００４３】
本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【００４４】
１    通信モジュール
２    通信モジュール用コネクタ（コネクタ）
５    モジュール基板
３０    プラグコネクタ
３１    挿入凸部
３２    フランジ部
３３ａ    外側面（右外側面）
３３ｂ    外側面（左外側面）
３４    第１接続端子
３４ａ    （第１接続端子の）上部
３４ｂ    （第１接続端子の）下部
３５，３６    （第１接続端子の）端部
３７，５７    接続パッド
５０    レセプタクルコネクタ
５１    挿入凹部
５２    底部
５３ａ    内側面（右内側面）
５３ｂ    内側面（左内側面）
５４    第２接続端子
５４ａ    （第２接続端子の）上部
５４ｂ    （第２接続端子の）下部
５５，５６    （第２接続端子の）端部
【図１】
2015167113.tif 000003
【図２】
2015167113.tif 000004
【図３】
2015167113.tif 000005
【図４】
2015167113.tif 000006
【図５】
2015167113.tif 000007
【図６】
2015167113.tif 000008