(57)【要約】【課題】半導体素子を配線基板上に精度良く搭載することで半導体素子との接続信頼性の高い実装が可能な配線基板を提供することを課題とする。【解決手段】上面に半導体素子Ｓが搭載される四角形状の搭載部１ａを有する絶縁基板１の搭載部１ａに、上面が平坦な多数の半導体素子接続パッド２ａが、半導体素子接続パッド２ａの上面を露出させた状態で格子状の並びに配列形成されて成る配線基板Ａであって、搭載部１ａの中心部に搭載部１ａの中心を取り囲むように互いに隣接して配置された少なくとも３個以上の第１のダミーパッド２ｂおよび搭載部１ａの四隅に少なくとも１個ずつ配置された第２のダミーパッド２ｃが形成されているとともに第１および第２のダミーパッド２ｂ、２ｃ上に第１の高さを有するダミー半田バンプＨ１が形成されている。【選択図】図１
2015103778.tif 000002
【特許請求の範囲】
【請求項１】
上面に半導体素子が搭載される四角形状の搭載部を有する絶縁基板の前記搭載部に、上面が平坦な多数の半導体素子接続パッドが、該半導体素子接続パッドの上面を露出させた状態で格子状の並びに配列形成されて成る配線基板であって、前記搭載部の中心部に該搭載部の中心を取り囲むように互いに隣接して配置された少なくとも３個以上の第１のダミーパッドおよび前記搭載部の四隅に少なくとも１個ずつ配置された第２のダミーパッドが形成されているとともに前記第１および第２のダミーパッド上に第１の高さを有するダミー半田バンプが形成されていることを特徴とする配線基板。
【請求項２】
前記搭載部に対応する大きさの半導体基板の下面に、該下面の中心に位置する第１の電極端子および前記半導体素子接続パッドの配列に対応して配列形成された第２の電極端子を有するとともに、前記第１および第２の電極端子に、前記下面からの高さが前記第１の高さよりも低い第２の高さの半田バンプが形成されており、該半田バンプおよび前記ダミー半田バンプが溶融する温度において前記第２の電極端子のピッチが該温度における前記半導体素子接続パッドのピッチと実質的に一致する半導体素子を準備する工程と、前記第１の電極端子の前記半田バンプが前記第１のダミーパッドの前記ダミー半田バンプ同士の間に挿入されるとともに前記半導体素子の下面の四隅が前記第２のダミーパッドの前記ダミー半田バンプに当接するようにして前記半導体素子を前記搭載部上に載置する工程と、前記配線基板および半導体素子を前記温度に加熱して前記半田バンプおよび前記ダミー半田バンプを溶融させ前記第１の電極端子と前記第１のダミーパッドとを前記半田バンプおよび前記ダミー半田バンプの半田で接続するとともに前記第２の電極端子と前記半導体素子接続パッドとを前記半田バンプの半田で接続する工程と、を行うことを特徴とする半導体素子の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度な配線基板および該配線基板に半導体素子を実装する方法に関するものである。
【背景技術】
【０００２】
従来、半導体集積回路素子等の半導体素子を配線基板に実装するときには、例えば図３（ａ）に示すように、まず、半導体素子Ｓと配線基板Ｂとを準備する。半導体素子Ｓは、例えば主としてシリコンから成り、その下面に配線基板Ｂと接続するための複数の電極端子Ｔが配列ピッチＰ２で、例えば格子状の並びに配列形成されている。電極端子Ｔには、半田バンプＨが被着されている。
また、配線基板Ｂは、主としてエポキシ樹脂等の樹脂材料から成り、その上面の中央部に半導体素子Ｓを搭載するための搭載部１１ａを有している。この搭載部１１ａには、半導体素子Ｓの電極端子Ｔが半田バンプＨを介して接続される複数の半導体素子接続パッド１２が、半導体素子Ｓの電極端子Ｔの配列ピッチＰ２と実質的に同じ配列ピッチＰ１で、電極端子Ｔの並びに対応した格子状の並びで配列形成されている。
【０００３】
次に、図３（ｂ）に示すように、半導体素子Ｓの電極端子Ｔを、それぞれが対応する半導体素子接続パッド１２上に載置する。この載置は常温において行なう。
【０００４】
次に、半導体素子Ｓが載置された配線基板Ｂを、リフロー炉に入れて半田バンプＨが溶融する温度以上の温度に加熱して半田バンプＨを溶融させた後、常温まで冷却するリフロー処理を行なうことで、図３（ｃ）に示すように、半導体素子Ｓを配線基板Ｂに実装する方法がとられる。
【０００５】
このとき、エポキシ樹脂等の樹脂材料から成る配線基板Ｂの熱膨張係数がシリコンから成る半導体素子Ｓの熱膨張係数よりも大きいことから、半田バンプＨが溶融する温度においては、配線基板Ｂの方が半導体素子Ｓよりも大きく熱膨張する。このため、リフロー処理前の常温時において、電極端子Ｔの配列ピッチＰ２と半導体素子接続パッド１２の配列ピッチＰ１とが実質的に同じであっても、リフロー処理時の半田バンプＨが溶融する温度においては、電極端子Ｔの配列ピッチＰ２よりも半導体素子接続パッド１２の配列ピッチＰ１が大きくなる。そのため、一部の半導体素子接続パッド１２の直上に電極端子Ｔが配置されずに電極端子Ｔと半導体素子接続パッド１２とがずれて接合されてしまい、その結果、両者間の接続が不十分となったり、半導体素子Ｓが傾斜した状態で接合されたりし、ずれがひどいときには接合できなかったりする場合も発生する。特に、半導体素子Ｓの高密度化が進み、配列ピッチＰ２が狭い場合や半導体素子Ｓのサイズが大きい場合、このような不具合が発生しやすい傾向にある。
【０００６】
そこで、このような状態を回避するため、図４に示すように、リフロー処理前の常温時において、半導体素子接続パッド２２の配列ピッチＰ１を電極端子Ｔの配列ピッチＰ２よりも小さいものとなるように設定しておくことで、リフロー処理時の半田バンプＨの溶融温度における電極端子Ｔの配列ピッチＰ２と、半導体素子接続パッド２２の配列ピッチＰ１とが実質的に一致するようにしておき、次にこれをリフロー処理後に常温まで冷却することで、電極端子Ｔの配列ピッチＰ２と半導体素子接続パッド２２の配列ピッチＰ１とが実質的に一致した状態で電極端子Ｔと半導体素子接続パッド２２とを半田バンプＨを介して精度よく接合する方法がとられることがある。
【０００７】
しかしながら、上述した実装方法によると、常温においては、半導体素子接続パッド２２の配列ピッチＰ１が電極端子Ｔの配列ピッチＰ２よりも狭いことから、半導体素子Ｓの各電極端子Ｔに被着された半田バンプＨをそれぞれ対応する半導体素子接続パッド２２の上に載置する際、特に半導体素子Ｓの外周部に配置された半田バンプＨの一部が対応する半導体素子接続パッド２２からはみ出してしまうことがある。そのため、一部の半田バンプＨが隣接する半導体素子接続パッド２２同士の間にずれて載置された状態でリフロー処理される場合があり、リフロー処理時に配線基板Ｃが熱膨張する際に、一部の半田バンプＨが半導体素子接続パッド２２にひっかかってずれてしまい、半導体素子Ｓを配線基板Ｃ上に精度良く搭載することが困難な場合があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１８８２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、配線基板の搭載部の半導体素子接続パッドに半導体素子の電極端子を半田バンプを介して実装する配線基板において、配線基板の熱膨張係数が半導体素子の熱膨張係数よりも大きい場合でも、半導体素子を配線基板上に精度良く搭載することで半導体素子との接続信頼性の高い実装が可能な配線基板および半導体素子の実装方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の配線基板は、上面に半導体素子が搭載される四角形状の搭載部を有する絶縁基板の搭載部に、上面が平坦な多数の半導体素子接続パッドが、半導体素子接続パッドの上面を露出させた状態で格子状の並びに配列形成されて成る配線基板であって、搭載部の中心部に搭載部の中心を取り囲むように互いに隣接して配置された少なくとも３個以上の第１のダミーパッドおよび搭載部の四隅に少なくとも１個ずつ配置された第２のダミーパッドが形成されているとともに、第１および第２のダミーパッド上に第１の高さを有するダミー半田バンプが形成されていることを特徴とするものである。
【００１１】
本発明の半導体素子の実装方法は、搭載部に対応する大きさの半導体基板の下面に、下面の中心に位置する第１の電極端子および半導体素子接続パッドの配列に対応して配列形成された第２の電極端子を有するとともに、第１および第２の電極端子に、前記下面からの高さが第１の高さよりも低い第２の高さの半田バンプが形成されており、半田バンプおよびダミー半田バンプが溶融する温度において第２の電極端子のピッチが前記温度における半導体素子接続パッドのピッチと実質的に一致する半導体素子を準備する工程と、第１の電極端子の半田バンプが第１のダミーパッドのダミー半田バンプ同士の間に挿入されるとともに半導体素子の下面の四隅が第２のダミーパッドのダミー半田バンプに当接するようにして半導体素子を搭載部上に載置する工程と、配線基板および半導体素子を前記温度に加熱して半田バンプおよびダミー半田バンプを溶融させ第１の電極端子と第１のダミーパッドとを半田バンプおよびダミー半田バンプの半田で接続するとともに第２の電極端子と半導体素子接続パッドとを半田バンプの半田で接続する工程と、を行うことを特徴とする。
【発明の効果】
【００１２】
本発明の配線基板によれば、搭載部の中心部に搭載部の中心を取り囲むように互いに隣接して配置された少なくとも３個以上の第１のダミーパッドおよび搭載部の四隅に少なくとも１個ずつ配置された第２のダミーパッドが形成されているとともに、第１および第２のダミーパッド上に第１の高さを有するダミー半田バンプが形成されている。
この配線基板に実装される半導体素子には、その下面の中心に位置する第１の電極端子と、半導体素子接続パッドの配列に対応して配置された第２の電極端子を設けておくとともに、これらの電極端子に前記第１の高さよりも低い第２の高さの半田バンプを設けておく。
そして、半導体素子を実装するときには、第１の電極端子の半田バンプが第１のダミーパッドのダミー半田バンプ同士の間に挿入されるとともに半導体素子下面の四隅がダミー半田バンプに当接するようにして半導体素子を搭載部上に載置する。このとき、半導体素子の第２の電極端子に形成された半田バンプは、ダミー半田バンプよりも高さが低いことから配線基板から浮いた状態となり、半導体素子接続パッド同士の間に載置されることがない。
また、半導体素子下面の中心に位置する第１の電極端子に被着された半田バンプが、第１のダミーパッドのダミー半田バンプ同士の間に挿入されて係止されていることから、リフロー処理による昇温時に、配線基板が熱膨張により変位しても、配線基板に載置されている半導体素子の搭載位置がずれてしまうことを抑制できるとともに、半田が溶融する温度においては、第２の電極端子と半導体素子接続パッドとの位置が実質的に一致した状態で第１の電極端子に被着された半田バンプと第１のダミーパッドのダミー半田バンプが溶融して接合される。これにより、半導体素子を配線基板上に精度良く搭載することが可能になり、半導体素子との接続信頼性の高い配線基板を提供することができる。
【００１３】
本発明の半導体素子の実装方法によれば、リフロー処理前の常温における半導体素子接続パッドの配列ピッチの方が、第２の電極端子の配列ピッチよりも小さくなるように設定されているものの、半導体素子の下面の四隅が第２のダミーパッドに被着された第１の高さのダミー半田バンプに当接するようにして半導体素子を搭載部上に載置することから、半導体素子を搭載部に載置する際に、第２の電極端子に被着された半田バンプは、ダミー半田バンプよりも高さが低いことから配線基板から浮いた状態となり、半導体素子接続パッド同士の間に載置されることがない。したがって、リフロー処理により配線基板が熱膨張する際に、一部の半田バンプが半導体素子接続パッドにひっかかって半導体素子がずれてしまうことはない。
また、半導体素子下面の中心に位置する第１の電極端子に被着された半田バンプが、第１のダミーパッドのダミー半田バンプ同士の間に挿入されて係止されていることから、リフロー処理による昇温時に、配線基板が熱膨張により変位しても、配線基板に載置されている半導体素子の搭載位置がずれてしまうことを抑制できるとともに、半田が溶融する温度においては、第２の電極端子と半導体素子接続パッドとの位置が実質的に一致した状態で第１の電極端子に被着された半田バンプと第１のダミーパッドのダミー半田バンプが溶融して接合される。これにより、半導体素子を配線基板上に精度良く搭載することが可能になり、半導体素子との接続信頼性の高い配線基板を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）および（ｂ）は、本発明の配線基板の実施形態の一例を示す概略断面図および上面図である。
【図２】図２（ａ）〜（ｃ）は、本発明の半導体素子の実装方法の実施形態の一例を示す概略断面図である。
【図３】図３（ａ）〜（ｃ）は、従来の半導体素子の実装方法の実施形態の一例を示す概略断面図である。
【図４】図４は、従来の配線基板の実施形態の一例を示す概略断面図である。
【発明を実施するための形態】
【００１５】
次に、本発明の配線基板の実施形態の一例を、図１（ａ）、（ｂ）を基にして説明する。なお、図１（ａ）は、図１（ｂ）に示すＸ−Ｘ間を通る断面図である。
図１（ａ）に示すように本例の配線基板Ａは、主として絶縁基板１と、パッド２とを具備している。
【００１６】
絶縁基板１は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。
また、絶縁基板１は、その上面に半導体素子Ｓが搭載される搭載部１ａを有している。半導体素子Ｓは、シリコンから成る半導体基板の下面の中心に第１の電極端子Ｔ１を有し、下面の外周部に格子状に配列された複数の第２の電極端子Ｔ２を有している。
なお、絶縁基板１は、この例では単層構造であるが、同一または異なる電気絶縁材料から成る複数の絶縁層を多層に積層した多層構造であってもよい。
【００１７】
パッド２は、銅箔や銅めっき等の良導電性金属により形成されている。パッド２には、半導体素子接続パッド２ａと、第１のダミーパッド２ｂと、第２のダミーパッド２ｃとがある。
半導体素子接続パッド２ａは、第２の電極端子Ｔ２に対応するように搭載部１ａに複数配置されている。そして、半導体素子Ｓの第２の電極端子Ｔ２に被着された第２の高さの半田バンプＨを介して接続される。なお、本例においては、エポキシ樹脂等の樹脂材料から成る配線基板Ａの熱膨張係数が、シリコン等から成る半導体素子Ｓの熱膨張係数よりも大きいことを考慮して、常温における半導体素子接続パッド２ａの配列ピッチＰ１は、第２の電極端子Ｔ２の配列ピッチＰ２よりも小さく設定されており、リフロー処理時の半田の溶融温度における半導体素子接続パッド２ａの配列ピッチＰ１と、第２の電極端子Ｔ２の配列ピッチＰ２とが実質的に一致するように配置されている。
また、第１のダミーパッド２ｂは、搭載部１ａの中心部に搭載部１ａの中心を取り囲むように互いに隣接して３個が配置されており、第１のダミーパッド２ｂ上には、ダミー半田バンプＨ１が形成されている。ダミー半田バンプＨ１の第１の高さは、半田バンプＨの第２の高さよりも高い。
さらに、第２のダミーパッド２ｃは、搭載部１ａの四隅に少なくとも１個ずつ配置されており、第２のダミーパッド２ｃ上にも、第１の高さを有するダミー半田バンプＨ１が形成されている。
そして、半導体素子Ｓを実装する場合は、半導体素子Ｓ下面の中心に位置する第１の電極端子Ｔ１に被着された半田バンプＨが、第１のダミーパッド２ｂ上のダミー半田バンプＨ１同士の間に挿入されるとともに半導体素子Ｓの下面の四隅が第２のダミーパッド２ｃに被着された第１の高さのダミー半田バンプＨ１に当接するようにして半導体素子Ｓを搭載部１ａ上に載置する。
【００１８】
このように、本発明の配線基板Ａによれば、半導体素子Ｓを実装するときには、半導体素子Ｓ下面の四隅がダミー半田バンプＨ１に当接するようにして半導体素子Ｓを搭載部１ａ上に載置することから、半導体素子Ｓの第２の電極端子Ｔ２に被着された半田バンプＨは、ダミーの半田バンプＨ１よりも高さが低いことから、配線基板Ａから浮いた状態となり、半導体素子接続パッド２ａ同士の間に載置されることがない。
また、半導体素子Ｓ下面の中心に位置する第１の電極端子Ｔ１に被着された半田バンプＨが、第１のダミーパッド２ｂのダミー半田バンプＨ１同士の間に挿入されて係止されていることから、リフロー処理による昇温時に、配線基板Ａが熱膨張により変位しても、配線基板Ａに載置されている半導体素子Ｓの載置位置がずれてしまうことを抑制できるとともに、半田が溶融する温度においては、第２の電極端子Ｔ２と半導体素子接続パッド２ａとの位置が実質的に一致した状態で第１の電極端子Ｔ１に被着された半田バンプＨと第１のダミーパッド２ｂのダミー半田バンプＨ１が溶融して接合される。これにより、半導体素子Ｓを配線基板Ａ上に精度良く搭載することが可能になり、半導体素子Ｓとの接続信頼性の高い配線基板Ａを提供することができる。
【００１９】
次に、本発明の半導体素子の実装方法における実施形態の一例を、図２を基にして説明する。なお、図１で説明した個所と同じ個所には同一の符号を付け、詳細な説明は省略する。
まず、図２（ａ）に示すように、本発明の実装方法により実装される半導体素子Ｓと配線基板Ａとを準備する。
【００２０】
半導体素子Ｓは、例えば主としてシリコンから成る半導体基板の下面に電極端子Ｔが複数配設された接続面を有している。電極端子Ｔには、半導体素子Ｓの下面中心に配置された第１の電極端子Ｔ１、および下面外周部に格子状の並びに配置された第２の電極端子Ｔ２がある。第２の電極端子Ｔ２は、常温において５０〜２００μｍ程度の配列ピッＰ２で配列されている。また、第１および第２の電極端子Ｔ１、Ｔ２には、第２の高さの半田バンプＨが被着されている。
なお、半導体素子Ｓは、接続面に沿った方向に対して３〜４ｐｐｍ／℃程度の熱膨張係数を有している。
【００２１】
配線基板Ａは、主として例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、その上面に搭載部１ａを有している。搭載部１ａには、半導体素子Ｓの第２の電極端子Ｔ２に接続される複数の半導体素子接続パッド２ａが、第２の電極端子Ｔ２に対応した並びに配列ピッチＰ１で配列されている。配列ピッチＰ１は、常温において配列ピッチＰ２よりも０．１〜１μｍ程度小さいものとし、半田が溶融する温度において、第２の電極端子Ｔ２の配列ピッチＰ２と実質的に一致するように設定しておく。
また、搭載部１ａの中心部には、搭載部１ａの中心を取り囲むように互いに隣接して第１のダミーパッド２ｂが配置されており、第１のダミーパッド２ｂ上には、ダミー半田バンプＨ１が形成されている。ダミー半田バンプＨ１の第１の高さは、半田バンプＨの第２の高さよりも高い。
さらに、搭載部の四隅には、第２のダミーパッド２ｃが少なくとも１個ずつ配置されており、第２のダミーパッド２ｃ上にも、第１の高さを有するダミー半田バンプＨ１が形成されている。
なお、配線基板Ａは、搭載面１ａに沿った方向に対して１０〜２０ｐｐｍ／℃程度の熱膨張係数を有している。
【００２２】
次に、図２（ｂ）に示すように、第１の電極端子Ｔ１の半田バンプＨが、第１のダミーパッド２ｂ上のダミー半田バンプＨ１同士の間に挿入されるとともに、半導体素子Ｓの四隅が、第２のダミーパッド２ｃ上に形成されたダミー半田バンプＨ１に当接する状態で半導体素子Ｓを配線基板Ａ上に載置する。このとき、半導体素子Ｓの四隅が、半田バンプＨよりも高いダミー半田バンプＨ１に当接するようにして搭載部１ａ上に載置されることから、半田バンプＨは配線基板Ａから浮いた状態となり、半導体素子接続パッド２ａ同士の間に載置されることがない。
【００２３】
次に、図２（ｃ）に示すように、半導体素子Ｓが載置された配線基板Ａを半田が溶融する温度以上の温度でリフロー処理する。このリフロー処理における昇温時に、配線基板Ａが熱膨張するときに、半田バンプＨが半導体素子接続パッド２ａ同士の間に載置されていないことから、半田バンプＨが半導体素子接続パッド２ａにひっかかって半導体素子Ｓがずれてしまうことはない。
また、半導体素子Ｓ下面の中心に位置する第１の電極端子Ｔ１に被着された半田バンプＨが、第１のダミーパッド２ｂのダミー半田バンプＨ１同士の間に挿入されて係止されていることから、リフロー処理による昇温時に、配線基板Ａが熱膨張により変位しても、配線基板Ａに載置されている半導体素子Ｓの載置位置がずれてしまうことを抑制できるとともに、半田が溶融する温度においては、第２の電極端子Ｔ２と半導体素子接続パッド２ａとの位置が実質的に一致した状態で第１の電極端子Ｔ１に被着された半田バンプＨと第１のダミーパッド２ｂのダミー半田バンプＨ１が溶融して接合される。これにより、半導体素子Ｓを配線基板Ａ上に精度良く搭載することが可能になり、半導体素子Ｓとの接続信頼性の高い配線基板Ａを提供することができる。
【符号の説明】
【００２４】
１            絶縁基板
１ａ          搭載部
２ａ          半導体素子接続パッド
２ｂ          第１のダミーパッド
２ｃ          第２のダミーパッド
Ａ            配線基板
Ｈ１          ダミー半田バンプ
Ｓ            半導体素子
【図１】
2015103778.tif 000003
【図２】
2015103778.tif 000004
【図３】
2015103778.tif 000005
【図４】
2015103778.tif 000006