(57)【要約】【課題】半田実装工程におけるＮｉ膜へのクラック発生を抑制する半導体の製造方法を提供することである。【解決手段】  実施形態の半導体装置の製造方法は、半導体チップ上にＮｉ層を形成する工程と、前記Ｎｉ層を２５０℃以上で熱処理する工程と、前記熱処理後、３５℃以上を保持しながら、前記Ｎｉ層上に半田を形成する工程と、を有する。【選択図】図１
2015198134.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ上にＮｉ層を形成する工程と、
前記Ｎｉ層を２５０℃以上で熱処理する工程と、
前記熱処理後、３５℃以上を保持しながら、前記Ｎｉ層上に半田を形成する工程と、
を有する半導体装置の製造方法。
【請求項２】
前記半導体チップと前記Ｎｉ層との間にＡｌ層を形成する工程を更に有する請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造工程として、例えば、パワー半導体チップを用いる場合、パワー半導体チップの電極上にアルミニウム（Ａｌ）とニッケル（Ｎｉ）膜を形成し、Ｎｉ膜上に半田を介して、外部電極と電気的に接続されている銅（Ｃｕ）板等に接合される。パワー半導体チップとＣｕ板との接合性が接合時点で悪い場合や、動作に伴う温度昇降等により接合性が悪化した場合、半導体装置の特性不良が生じる可能性がある。また、Ｎｉ膜にクラック等が生じ、はんだがＡｌ膜に達した場合も同様に半導体装置の特性不良が生じる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平２００８−２４４２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、半田実装工程におけるＮｉ膜へのクラック発生を抑制する半導体の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置の製造方法は、半導体チップ上にＮｉ層を形成する工程と、前記Ｎｉ層を２５０℃以上で熱処理する工程と、前記熱処理後、３５℃以上を保持しながら、前記Ｎｉ層上に半田を形成する工程と、を有する。
【図面の簡単な説明】
【０００６】
【図１】本実施形態に係る半導体装置の製造プロセス毎を示す断面図。
【図２】本実施形態と比較例における熱処理温度に対する熱処理時間のグラフ。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態について図を参照しながら説明する。実施例中の説明で使用する図は、説明を容易にするための模式的なものであり、図中の各要素の形状、寸法、大小関係などは、実際の実施においては必ずしも図に示されたとおりとは限らず、本発明の効果が得られる範囲内で適宜変更可能である。半導体としては、シリコンを一例に説明するが、炭化シリコン（ＳｉＣ）や窒化ガリウム（ＧａＮ）などの化合物半導体にも適用可能である。
【０００８】
本発明の実施形態に係る半導体製造装置２０について、図１を用いて説明する。図１は本実施形態に係る半導体装置の製造プロセス毎を示す断面図を示している。半導体装置２０は、半田接合用金属としてニッケルを用いている。
【０００９】
図１Ｃに示すように、本実施形態に係る半導体製造装置２０は、半導体チップ１、アルミニウム（Ａｌ）層２、ニッケル（Ｎｉ）層３、金（Ａｕ）層４、ポリイミド５、実装基板６、半田７、及び銅（Ｃｕ）板８を有する。
【００１０】
半導体チップ１は例えば、Ｓｉ基板内に上下電極構造を有するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成されている。まず、図１Ａに示すように半導体チップ１の一方の電極が設けられている面上には、中央部に開口部５１を有するポリイミド５が設けられる。ポリイミド５は半導体チップ１の外周形状に沿って設けられており、開口部５１からは半導体チップ１の一方の電極が露出している。なお、本実施形態に係る半導体チップ１はＭＯＳＦＥＴ構造として説明しているが、それに限定されず、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor；ＩＧＢＴ）構造、及びダイオード構造等であっても実施は可能である。
【００１１】
開口部５１の内部であり、半導体チップ１の一方の電極上にＡｌ層２がスパッタ等により形成され、Ａｌ層２上には無電解ニッケル−リンめっき（Ｎｉ−Ｐめっき）によるＮｉ層３が形成される。そして、開口部５１の内部であり、Ｎｉ層３上にはＮｉ層３表面の酸化防止を目的として、無電解めっきによるＡｕ層４が形成され、図１Ｂに示す構造となる。
【００１２】
次に、半導体装置２０を２５０℃以上で熱処理し、Ｎｉ層３に含まれる脱ガス及び脱水を行う。ここで、熱処理によりＮｉ層３に含まれる脱ガス及び脱水を行う理由について説明する。Ａｕ層４上には、後述するように半田７が２５０℃以上で熱処理をしながら接合されるが、１００℃以下のめっき処理により形成されたＮｉ層３にはガスや水分が含まれていることが多い。Ｎｉ層３内にガスや水分が残ったまま、２５０℃以上に熱処理しながらＡｕ層４上に半田７を接続しようとすると、Ｎｉ層３内のガスや水分が半田７内に入ることにより、半田７内部にボイドが形成される。ボイドが形成されると密着性が悪化し、半田７から破断し、半導体装置２０の不良が発生する可能性がある。このため、半田７接合前にＮｉ層３からの脱ガス・脱水を行うことを目的とし、半導体装置２０を一般的な半田７の接合温度（２５０℃以上）に近い温度で熱処理を行う。
【００１３】
半導体装置２０の熱処理後、常温（３５℃）以上を維持しながらＡｕ層４上に半田７が設けられる。なお、Ａｕ層４は半田７内に溶融拡散するため、半田７と直接接合されるのはＮｉ層３となる。そして、半田７上にはＣｕ板８が接続される。Ｃｕ板８は図示しない外部電極に接続されるため、半導体チップ１の一方の電極と外部電極とを電気的に接続する役割を有する。なお、本実施形態に係る半導体装置２０ではＣｕ板８を用いたが、Ｃｕ以外の金属材料を主成分とする金属または合金でも実施は可能である。
【００１４】
そして、半導体チップ１の他方の電極には半田７を介して、表面に金属パターン等を有する実装基板６が接続される。半導体チップ１がＭＯＳＦＥＴの場合、外部電極に接続されるＣｕ板８はソース電位であり、実装基板６表面の金属パターンはドレイン電位となる。
【００１５】
なお、Ｎｉ層３の上にＡｕ層４を形成した理由は、Ｎｉ層３の表面が酸化するのを防ぐためである。Ａｕ層４を形成せずに、表面が酸化したＮｉ層３上に半田７を形成しようとすると、半田７の濡れ性が悪いため半田７が広がらなくなってしまう。そのため、半田７が広がるようにＮｉ層３上にＡｕ層４が設けられている。
【００１６】
次に、本実施形態に係る半導体装置２０の製造方法の効果について説明する。本実施形態に係る製造方法の効果を説明するために、比較例を用いて説明する。図２は、本実施形態と比較例における熱処理温度に対する熱処理時間のグラフを示している。
【００１７】
比較例に係る製造方法が本実施形態に係る製造方法と異なる点は、Ｎｉ層３を形成後、半導体装置２０を常温まで降温させてから半田７を形成している点である。
【００１８】
無電解Ｎｉ−Ｐめっきで形成されたＮｉ層３は、めっき直後はアモルファス状態であるが、前述の通り脱ガス・脱水を目的とした２５０℃以上の熱処理を行うと、Ｎｉ層３は結晶化する。このＮｉ層３の結晶化によりＮｉ層３の物性が変化するため、内部応力が上昇し引っ張り応力が発生する。ここで、Ｎｉ層３及びＡｕ層４形成時において、Ｎｉ層３表面のリン偏析等により、その後の無電解Ａｕめっき時に局所的なＮｉ腐食が発生するため、Ｎｉ層３表面にはマイクロクラックが発生する。図２に示すように半導体装置２０を常温まで降温させた際、このマイクロクラックを起点として、Ｎｉ層３内部に発生した引っ張り応力によりＮｉ層３内にクラックが生じる可能性がある。Ｎｉ層３内にクラックが生じると、半田７接合時に半田７がクラックを介して拡散し、Ｎｉ層３下のＡｌ層２に到達し半導体装置２０の特性不良が生じる可能性がある。
【００１９】
また、半導体装置２０の降温の影響で、Ａｌ層２表面の微細な凹凸や結晶粒界に起因するクラックがＮｉ層３内に形成する可能性もある。
【００２０】
本実施形態に係る半導体装置の製造方法の場合、脱ガス・脱水を目的とした２５０℃以上の熱処理を行った後、図２に示すように常温まで降温させず、半田７をＡｕ層４上に形成している。そのため、Ｎｉ層３内部へのクラックの発生を抑制することが可能となり、半導体装置２０の特性不良を抑制することが可能となる。
【００２１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００２２】
１…半導体チップ、２…Ａｌ層、３…Ｎｉ層、４…Ａｕ層、５…ポリイミド、６…実装基板、７…半田、８…Ｃｕ板、２０…半導体装置、５１…開口部
【図１】
2015198134.tif 000003
【図２】
2015198134.tif 000004