(57)【要約】      （修正有）【課題】単一のラミネーションサイクルを伴う導電性拘束コアを含む印刷配線基板を製造する方法の開示。【解決手段】導電性拘束コア２０にクリアランスパターンを穿孔する段階と、拘束コアのそれぞれの面上の誘電性材料のＢステージ（半硬化）層及び少なくとも１つの機能層を形成するべく配置された追加の材料層を含む積層体内に導電性拘束コアを配置する段階と、硬化及び鍍金スルーホールの穿孔の前に、誘電体のＢステージ（半硬化）層内の樹脂をリフローさせて導電性拘束コアのクリアランスパターンを充填する積層体に対するラミネーションサイクルを実行する段階と、を含んでいる。【選択図】図２
2015039002.tif 000002
【特許請求の範囲】
【請求項１】
導電性拘束コア及び少なくとも１つの機能層を含む印刷配線基板を構築する方法において、
導電性拘束コアにクリアランスパターンを穿孔する段階と、
前記拘束コアのそれぞれの面上の誘電性材料のＢステージ（半硬化）層と、前記少なくとも１つの機能層を形成するべく配置された追加の材料層と、を含む積層体内に前記導電性拘束コアを配置する段階と、
硬化の前に、前記誘電体のＢステージ（半硬化）層内の樹脂をリフローさせて前記導電性拘束コアの前記クリアランスパターンを充填する前記積層体に対するラミネーションサイクルを実行する段階と、
鍍金スルーホールを穿孔する段階と、
を有する方法。
【請求項２】
前記導電性拘束コアとの電気的な接触状態になるべく意図されてはいない鍍金スルーホールの場所に関する情報を印刷配線基板の設計から抽出する段階と、
前記導電性拘束コアとの電気的な接触状態になるべく意図されてはいない前記鍍金スルーホールの場所に関する前記情報を使用して前記クリアランスパターンを判定する段階と、
を更に有する、請求項１記載の方法。
【請求項３】
前記導電性拘束コアは、２つの主表面を具備しており、１つの主表面からもう１つのものに電気を直接的に伝達可能である、請求項１記載の方法。
【請求項４】
前記導電性拘束コアは、１ＭＨｚにおいて６を上回る誘電率を具備している、請求項３記載の方法。
【請求項５】
前記導電性拘束コアは、樹脂を含浸させた繊維質材料を使用して構築されている、請求項３記載の方法。
【請求項６】
前記繊維質材料は、炭素繊維である、請求項５記載の方法。
【請求項７】
前記炭素繊維は、金属被覆されている、請求項６記載の方法。
【請求項８】
前記導電性拘束コアは、厚い金属層から構築されている、請求項３記載の方法。
【請求項９】
ラミネーションの前に、前記導電性拘束コアの前記クリアランスパターン内に樹脂をスクリーニングする段階を更に有する、請求項８記載の方法。
【請求項１０】
複数の導電性拘束コアを積層する段階と、
導電性拘束コアの前記積層体に前記クリアランスパターンを穿孔する段階と、
前記導電性拘束コアにラミネーション位置決め孔を生成する段階と、
を更に有する、請求項１記載の方法。
【請求項１１】
ラミネーションの前に、前記導電性拘束コアを印刷及びエッチングして破片を除去する段階を更に有する、請求項１０記載の方法。
【請求項１２】
前記誘電体のＢステージ（半硬化）層は、プリプレグであり、
前記積層体は、導電性材料の層を含んでいる、請求項１記載の方法。
【請求項１３】
前記誘電体のＢステージ（半硬化）層は、少なくとも７０容積％の樹脂含有量を含む、請求項１記載の方法。
【請求項１４】
前記導電性拘束コアの領域は、ベース基板材料を使用して構築されており、前記導電性拘束コアの少なくとも１つの領域は、インサート基板材料を使用して構築されている、請求項１記載の方法。
【請求項１５】
ベース基板材料を選択する段階と、
前記ベース基板材料の一部分を除去する段階と、
インサート基板材料を選択する段階と、
前記ベース基板材料の前記除去された部分内に収容可能である前記インサート基板材料片を切断する段階と、
前記ベース基板材料及び前記インサート基板材料片を前記積層体の一部として配置する段階と、
を更に有する、請求項１４記載の方法。
【請求項１６】
クリアランスパターンを穿孔する段階は、
印刷配線基板の設計からクリアランスチャネルの場所及び必要な幅を判定する段階と、
選択されたドリルビット及び穿孔ピッチを使用して前記チャネルを穿孔する際に生成される可能性が高いノッチ間の距離を判定する段階と、
前記ノッチ間の距離が前記チャネルの必要な幅を上回るように、前記ドリルビット及び穿孔ピッチを選択する段階と、
を更に有する、請求項１記載の方法。
【請求項１７】
前記印刷配線基板の設計を使用することにより、前記クリアランスチャネルに最も近接した前記導電性拘束コアとの電気的な接続を生成する鍍金スルーホールを識別する段階と、
前記クリアランスチャネル及び前記識別された鍍金スルーホールの間の距離を判定する段階と、
結果的に得られるチャネルが前記識別された鍍金スルーホールの場所にオーバーラップしないように、前記ドリルビット及び穿孔ピッチを選択する段階と、
を更に有する、請求項１６記載の方法。
【請求項１８】
前記ノッチの高さを判定する段階と、
前記ノッチの高さが３ミル（７６．２ミクロン）未満になるように、ドリルビット及び穿孔ピッチを選択する段階と、
を更に有する、請求項１６記載の方法。
【請求項１９】
前記ノッチの高さが１ミル（２５．４ミクロン）未満になるように、ドリルビット及び穿孔ピッチを選択する段階を更に有する、請求項１８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、印刷配線基板（ＰＷＢ）の製造に関するものであり、更に詳しくは、多層印刷配線基板の構築に使用される導電性を有する拘束コア（以下、導電性拘束コア）層のクリアランスパターンの充填に関するものである。
【背景技術】
【０００２】
コンピュータ及びこれに類似した電子製品は、消費者、企業、軍事、航空宇宙産業、及び政府の活動の隅々に普及している。重要なアプリケーションにおける電子機器の使用により、信頼性の高い電子機器に対する需要が増大している。多くのアプリケーションは、過去に想定されていたものよりも短いダウンタイムで長期間にわたって稼働する電子機器をその条件に規定している。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
信頼性を重視する消費者の傾向は、ＰＷＢにも及んでいる。ＰＷＢを使用することにより、装置間において電気的な接続を確立可能である。いくつかの例においては、装置を印刷配線基板上に取り付け可能である。装置を取り付ける方式は、通常、装置のパッケージングによって左右される。印刷配線基板のアプリケーションは、熱の管理、膨張の不整合の制御、低剛性又は硬直性、及び相対的に大きな重量などの課題を含み得る。これらの課題のいくつかのものを解決するべく過去において使用されている材料には、厚い金属コア、ＣＩＣ（Ｃｏｐｐｅｒ−Ｉｎｖａｒ−Ｃｏｐｐｅｒ）、ＣＭＣ（Ｃｏｐｐｅｒ−Ｍｏｌｙ−Ｃｏｐｐｅｒ）が含まれている。これらの金属コア材料は、導電性であり、且つ、印刷配線基板の構造内に内蔵するために特殊な処理を必要としている。これらの特殊なプロセスは、クリアランスパターンの穿孔、表面の前処理、クリアランスパターンの充填、及び追加的なラミネーション段階を含むことが可能である。これらの材料及び関連する追加プロセスの使用には、通常、格段に低い製造の歩留まりと追加的な労働コストが関連している。更には、厚い金属コアを貫通する小さなビアホール又は鍍金スルーホール（Ｐｌａｔｅｄ  Ｔｈｒｏｕｇｈ  Ｈｏｌｅ：ＰＴＨ）の穿孔が問題となろう。材料を貫通する小さなビアホールを穿孔できない場合には、高密度の相互接続の構築における材料の有用性が制限されることになろう。
【０００４】
熱の管理、膨張の不整合の制御、低剛性又は硬直性、及び相対的に大きな重量などの信頼性の課題を解決するべく、前述の金属材料の代わりに、様々なその他の材料を使用可能である。Ｖａｓｏｙａ他に対する米国特許第６，８６９，６６４号、Ｖａｓｏｙａに対する米国特許出願第１１／１３１，１３０号、Ｖａｓｏｙａに対する米国特許出願第１１／３７６，８０６号、及びＶａｓｏｙａに対する米国仮特許出願第６０／８３１，１０８号は、織物炭素繊維などの炭素材料を内蔵した層を使用して所望の熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ：ＣＴＥ）を具備した印刷配線基板を製造するべく使用可能である技法について開示している。Ｖａｓｏｙａ他に対する米国特許第６，８６９，６６４号、Ｖａｓｏｙａに対する米国特許出願第１１／１３１，１３０号、Ｖａｓｏｙａに対する米国特許出願第１１／３７６，８０６号、及びＶａｓｏｙａに対する米国仮特許出願第６０／８３１，１０８号の開示内容は、本引用により、そのすべてが本明細書に含まれる。
【課題を解決するための手段】
【０００５】
印刷配線基板及び導電性拘束コアのクリアランスパターンを穿孔及び充填する製造法について記述している。本発明のいくつかの実施例の一態様は、導電性拘束コアを含んでいないＰＷＢを製造する既存のプロセスを使用したＰＷＢ内への導電性拘束コアの内蔵である。本発明の更なる態様は、単一のラミネーションサイクルを使用した導電性拘束コアを含むＰＷＢの生成である。本発明の更なる態様は、拘束コアをＰＷＢ内のその他の層と結合する前に拘束コア内のクリアランスパターンを充填するべく別個のラミネーションサイクルを必要としていない導電性拘束コアを含むＰＷＢの生成である。
【０００６】
本発明の方法の一実施例は、導電性拘束コアにクリアランスパターンを穿孔する段階と、拘束コアのそれぞれの面上の誘電性材料のＢステージ（半硬化）層及び少なくとも１つの機能層を形成するべく配置された追加の材料層を含む積層体内に導電性拘束コアを配置する段階と、硬化及び鍍金スルーホールを穿孔する前に、誘電体のＢステージ（半硬化）層内の樹脂をリフローさせて導電性拘束コア内のクリアランスパターンを充填する積層体に対するラミネーションサイクルを実行する段階と、を含んでいる。
【０００７】
更なる実施例は、導電性拘束コアとの電気的な接触状態となるべく意図されていない鍍金スルーホールの場所に関する情報を印刷配線基板の設計から抽出する段階と、導電性拘束コアとの電気的な接触状態となるべく意図されていない鍍金スルーホールの場所に関する情報を使用してクリアランスパターンを決定する段階と、含んでいる。
【０００８】
別の実施例においては、導電性拘束コアは、２つの主表面を具備しており、１つの主表面からもう１つのものに電気を直接的に伝達可能である。
【０００９】
更に別の実施例においては、導電性拘束コアは、１ＭＨｚにおいて６を上回る誘電率を具備している。
【００１０】
更に別の実施例においては、導電性拘束コアは、樹脂を含浸させた繊維質材料を使用して構築されている。
【００１１】
更なる実施例においては、繊維質材料は、炭素繊維である。
【００１２】
更なる実施例においては、炭素繊維は、金属被覆されている。
【００１３】
更なる別の実施例においては、導電性拘束コアは、厚い金属層から構築されている。
【００１４】
又、別の更なる実施例は、ラミネーションの前に、導電性拘束コアのクリアランスパターン内に樹脂をスクリーニングする段階をも含んでいる。
【００１５】
又、更に別の実施例は、複数の導電性拘束コアを積層する段階と、導電性拘束コアの積層体にクリアランスパターンを穿孔する段階と、導電性拘束コアにラミネーション位置決め孔を生成する段階と、を含んでいる。
【００１６】
又、更に別の実施例は、ラミネーションの前に、導電性拘束コアを印刷及びエッチングして破片を除去する段階を含んでいる。
【００１７】
更なる実施例においては、誘電体のＢステージ（半硬化）層は、プリプレグであり、積層体は、導電性材料の層を含んでいる。
【００１８】
更に別の実施例においては、誘電体のＢステージ（半硬化）層は、少なくとも７０容積％の樹脂含有量を含んでいる。
【００１９】
更なる追加の実施例においては、導電性拘束コアの領域は、ベース基板材料を使用して構築されており、導電性拘束コアの少なくとも１つの領域は、インサート基板材料を使用して構築されている。
【００２０】
又、更に別の追加の実施例は、ベース基板材料を選択する段階と、ベース基板材料の一部分を除去する段階と、インサート基板材料を選択する段階と、ベース基板材料の除去された部分内に収容可能であるインサート基板材料片を切断する段階と、積層体の一部としてベース基板材料及びインサート基板材料片を配置する段階と、をも含んでいる。
【００２１】
又、更なる実施例においては、クリアランスパターンを穿孔する段階は、クリアランスチャネルの場所及び必要な幅を印刷配線基板の設計から決定する段階と、選択されたドリルビット及び穿孔ピッチを使用してチャネルを穿孔した際に生成される可能性が高いノッチ間の距離を決定する段階と、必要なチャネル幅をノッチ間の距離が上回るようにドリルビット及び穿孔ピッチを選択する段階と、を含んでいる。
【００２２】
又、更に別の実施例は、印刷配線基板の設計を使用することにより、クリアランスチャネルに最も近接した導電性拘束コアとの電気的な接続を生成する鍍金スルーホールを特定する段階と、クリアランスチャネルと特定された鍍金スルーホールの間の距離を決定する段階と、結果的に得られるチャネルが特定された鍍金スルーホールの場所とオーバーラップしないようにドリルビット及び穿孔ピッチを選択する段階と、を含んでいる。
【００２３】
又、別の更なる実施例は、ノッチの高さを決定する段階と、ノッチの高さが３ミル（７６．２ミクロン）未満になるようにドリルビット及び穿孔ピッチを選択する段階と、を含んでいる。
【００２４】
又、更に別の実施例は、ノッチの高さが１ミル（２５．４ミクロン）未満になるようにドリルビット及び穿孔ピッチを選択する段階を含んでいる。
【図面の簡単な説明】
【００２５】
【図１】異なるタイプのパッケージングを有するいくつかの電子装置がその上部に取り付けられる本発明の一実施例による印刷配線基板の等方図である。
【図２】図１に示されている印刷配線基板の概略断面図である。
【図３】本発明の一実施例に従ってベース材料及び誘電性インサートから印刷配線基板を製造するプロセスを示すフローチャートである。
【図４ａ】図３に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図４ｂ】図３に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図４ｃ】図３に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図４ｄ】図３に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図４ｅ】図３に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図４ｆ】図３に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図４ｇ】図３に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図４ｈ】図３に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図５】本発明の一実施例に従ってベース材料及び少なくとも１つの非誘電性（即ち、導電性）インサート材料から印刷配線基板を製造するプロセスを示すフローチャートである。
【図６ａ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｂ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｃ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｄ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｅ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｆ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｇ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｈ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｉ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｊ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図６ｋ】図５に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図７】本発明の一実施例による鍍金スルーホールを含む印刷配線基板の概略断面図である。
【図８】本発明の一実施例に従って印刷配線基板を製造するプロセスを示すフローチャートである。
【図９】本発明の一実施例による導電性拘束コアの概略断面図である。
【図１０】本発明の一実施例による導電性拘束コアの概略断面図である。
【図１１】本発明の一実施例に従って印刷配線基板を製造するプロセスを示すフローチャートである。
【図１２ａ】図１１に示されている製造プロセスにおいて様々なプロセスが実行されるのに伴う導電性拘束コアの概略断面図である。
【図１２ｂ】図１１に示されている製造プロセスにおいて様々なプロセスが実行されるのに伴う導電性拘束コアの概略断面図である。
【図１２ｃ】図１１に示されている製造プロセスにおいて様々なプロセスが実行されるのに伴う導電性拘束コアの概略断面図である。
【図１２ｄ】図１１に示されている製造プロセスにおいて様々なプロセスが実行されるのに伴う導電性拘束コアの概略断面図である。
【図１３ａ】図１１に示されている製造プロセスの一部として構築される印刷配線基板アセンブリの概略断面図である。
【図１３ｂ】図１１に示されている製造プロセスの一部として構築される印刷配線基板アセンブリの概略断面図である。
【図１４】本発明の一実施例による電気的層として機能する２つの導電性拘束コアを含むＰＷＢの概略断面図である。
【図１５】本発明の一実施例による、電気的層としてではなく、物理的層として機能する２つの導電性拘束コアを含むＰＷＢを示す概略断面図である。
【図１６】本発明の一実施例に従って金属コアの印刷配線基板を製造するプロセスを示すフローチャートである。
【図１７】本発明の別の実施例に従って導電性拘束コアを有する印刷配線基板を製造するプロセスを示すフローチャートである。
【図１８ａ】図１７に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図１８ｂ】図１７に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図１８ｃ】図１７に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図１８ｄ】図１７に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図１８ｅ】図１７に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図１８ｆ】図１７に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図１８ｇ】図１７に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図１８ｈ】図１７に示されている製造プロセスの一部として構築される一印刷配線基板サブアセンブリの概略断面図である。
【図１９】本発明の一実施例によるクリアランスホール及びスロットのパターンが穿孔された拘束コアの概略平面図である。
【図２０ａ】本発明の一実施例による異なる距離において離隔した孔を使用して穿孔されたスロットの概略図である。
【図２０ｂ】本発明の一実施例による異なる距離において離隔した孔を使用して穿孔されたスロットの概略図である。
【図２０ｃ】本発明の一実施例による異なる距離において離隔した孔を使用して穿孔されたスロットの概略図である。
【図２０ｄ】本発明の一実施例による異なる距離において離隔した孔を使用して穿孔されたスロットの概略図である。
【図２１ａ】規定の直径を具備したドリルビットにより、規定の距離だけ離隔した状態において２つの孔が穿孔された際に生成されるノッチのサイズを示す表である。
【図２１ｂ】本発明の一実施例による拘束コア内に穿孔された孔のペアの概略図である。
【発明を実施するための形態】
【００２６】
次に図面を参照すれば、導電性拘束コアを含む印刷配線基板を製造するプロセスが示されている。多くの実施例においては、印刷配線基板は、単一のラミネーションサイクルを使用して構築されている。いくつかの実施例においては、導電性拘束コア及び印刷配線基板の構築に使用されるその他の材料に対してプロセスを実行することにより、積層体を生成し、この積層体を単一のラミネーションサイクルを使用して印刷配線基板に形成している。その他の実施例においては、コアを印刷配線基板のその他の機能層と結合する前に導電性拘束コアに穿孔されたクリアランスホールを充填するための別個のラミネーションサイクルを必要とすることなしに、印刷配線基板を生成している。単一のラミネーションサイクルの使用及び／又はラミネーションサイクルの除去により、複数のラミネーションサイクルを使用する製造プロセスと比べて、歩留まり及びスループットを大幅に向上させることが可能である。いくつかの実施例においては、導電性拘束コアは、炭素材料を含んでいる。その他の実施例においては、導電性拘束コアは、厚い金属コアである。多数の実施例においては、導電性拘束コアは、ＣＴＥなどの異なる物理的特性を具備した局所的な領域を含んでいる。
【００２７】
本発明による印刷配線基板（ＰＷＢ）の一実施例が図１に示されている。ＰＷＢ１０は、異なるタイプのパッケージングに収容された、いくつかの電子装置１２を含んでいる。印刷配線基板は、異なるＣＥＴを有する領域を含んでいる。印刷配線基板上における電子装置の場所は、その電子装置のＣＴＥに合致したＣＴＥを具備する印刷配線基板の領域にそれぞれの電子装置が配置されるように、決定されている。通常、対象とするＣＴＥは、装置のパッケージングと印刷配線基板の両方の面内ＣＴＥである。電子装置のパッケージングのＣＴＥと印刷配線基板の領域のＣＴＥの適合性は、その印刷配線基板を使用するべく意図されている特定のアプリケーションの動作要件に主に依存している。
【００２８】
図１に示されているＰＷＢ１０の断面が図２に示されている。ＰＷＢ１０は、様々な材料から構築された、いくつかの機能的及び構造的な層を含んでいる。ＰＷＢの機能層は、電子装置間における電気接続を確立すると共に／又は、電源又は接地電圧などの基準電圧を含む信号を搬送する回路を収容するべく意図された層である。ＰＷＢの構造層は、電子装置間における接続を確立すると共に／又は、信号を搬送する回路トレースを収容するべく意図されてはいない層である。構造層は、その物理的な特性のために含まれる。
【００２９】
図２に示されているＰＷＢ１０は、構造層として、機能層として、或いは、ある部分においては構造層として、そして、その他の部分においては機能層として機能可能である導電性拘束コア２０を含んでいる。尚、本明細書の全体を通じて、導電性拘束コア層を拘束コアと呼ぶこととする。拘束コア２０は、異なる材料から構築された領域を含んでいる。図示の実施例は、ベース材料から構築された領域２２と、インサート材料から構築された少なくとも１つの領域２４と、を含んでいる。インサート材料から構築された複数の領域２４が存在している例においては、インサート材料のそれぞれのものは、異なる物理的な特性を有することができる。ベース及びインサート材料を選択することにより、拘束コア２０の物理的特性をカスタマイズ可能である。多くの実施例においては、樹脂２６、又は接着材などの等価な熱硬化性又は熱可塑性の材料を使用することにより、領域を単一の層に結合している。樹脂は、材料の様々な領域に構造的な支持を提供可能である。又、多くの実施例においては、樹脂は、隣接する導電性材料の層２８から拘束コア２０を電気的に絶縁している。ＰＷＢの残りの部分は、導電性材料の層３０を含んでおり、この導電性材料の層３０は、ＰＷＢの機能層を形成可能であると共に、誘電性材料の層３２によって互いに分離されている。
【００３０】
更に後述するように、本明細書に記述されている技法を使用することにより、ＰＷＢの構築に使用可能であるほとんどすべての２つのタイプの材料を組み合わせることが可能である。記述されている技法は、ベース材料及びインサート材料が誘電性材料であるのか（即ち、ＰＷＢ内において見出されるタイプの電気信号の流れを効果的に妨げるのか）又は非誘電性材料であるのか（即ち、導電性であるのか）、並びに、樹脂２６が誘電性であるか非誘電性であるか、に応じて変化している。ベース及びインサート材料の選択肢は、ＰＷＢの物理的な特性に影響を付与可能である。拘束コア２０の一部を形成するインサート材料２４が、ベース材料２２のものとは異なる物理的特性の組を具備した材料から構築されている例においては、完成したＰＷＢは、異なる物理特性を有する領域を有することができる。多くの例においては、インサート材料２４は、ＰＷＢ上に取り付けられる装置の面内ＣＴＥと合致した特定の面内ＣＴＥを有するＰＷＢの領域を提供するべく選択されている。
【００３１】
図２に示されている実施例においては、ベース材料２２は、Ｍｉｌｌｂｕｒｙ，  ＭＡに所在するＬｅｗｃｏｔｔ  Ｃｏｒｐｏｒａｔｉｏｎ社によって製造されているＥＰ３８７及びＥＰ４５０などの樹脂を含浸させた炭素繊維などの非誘電性材料から構築されており、インサート材料２４は、樹脂を含浸させたＥガラスなどの誘電性材料から構築されており、ベース及びインサート材料を結合している樹脂２６は、誘電性の樹脂である。
【００３２】
図２に示されている実施例においてベース材料として使用されている炭素繊維は、ＰＷＢの構築に使用するのに好適な非誘電性材料の一例である。好適な非誘電性材料のその他の例は、金属によってコーティングされていると共に樹脂を含浸させたファイバ、固体炭素プレート、Ｍａｌｔａ，  ＮＹに所在するＳｔａｒｆｉｒｅ  Ｓｙｓｔｅｍｓ  Ｉｎｃ．社によって製造されているＣ−ＳｉＣ（Ｃａｒｂｏｎ−Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ）などのＣ−ＳｉＣ、ＣＩＣ（Ｃｏｐｐｅｒ  Ｉｎｖａｒ  Ｃｏｐｐｅｒ）、ＣＭＣ（Ｃｏｐｐｅｒ  Ｍｏｌｙ  Ｃｏｐｐｅｒ）、Ａｌｌｅｎｔｏｗｎ，  ＰＡに所在するＭｏｒｇａｎ  Ａｄｖａｎｃｅｄ  Ｃｅｒａｍｉｃｓ社のＤｉａｍｏｎｅｘ  Ｐｒｏｄｕｃｔｓ  Ｄｉｖｉｓｉｏｎによって製造されているＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などのＣＶＤダイアモンド、ダイアモンド、ＤＬＣ（Ｄｉａｍｏｎｄ  Ｌｉｋｅ  Ｃａｒｂｏｎ）、炭素複合材及び黒鉛複合材、又は金属マトリックス複合材を含んでいる。これらの材料のそれぞれのものは、少なくとも１つの面をクラッディング可能である。
【００３３】
非誘電性材料が炭素繊維を含んでいる際には、ファイバは、連続したものであってもよく、不連続なものであってもよく、短く刻まれたものであってもよく、或いは、薄片であってもよい。不連続なファイバを使用する場合には、Ｒｏｃｋｗｏｏｄ，  Ｔｅｎｎｅｓｓｅｅに所在するＴｏｈｏ  Ｃａｒｂｏｎ  Ｆｉｂｅｒｓ  Ｉｎｃ．社によって製造されている番号Ｘ０２１９などのように、ファイバをスピン破断（ｓｐｉｎ−ｂｒｏｋｅｎ）又は延伸破断（ｓｔｒｅｔｃｈ  ｂｒｏｋｅｎ）することも可能である。更には、炭素繊維は、ＰＡＮファイバ及び／又はＰｉｔｃｈファイバを含むことも可能である。
【００３４】
金属コーティングに適したファイバは、炭素、黒鉛、アラミド、ケブラー、石英、又はこれらのファイバの任意の組み合わせを含んでいる。ファイバをコーティングするべく使用可能な金属は、ニッケル、銅、パラジウム、銀、すず、及び金を含んでいる。繊維質材料のコーティングは、Ｓｔｒａｔｆｏｒｄ，  Ｃｏｎｎｅｃｔｉｃｕｔに所在するＥｌｅｃｔｒｏ  Ｆｉｂｅｒ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社などの製造者が実行可能である。
【００３５】
繊維質材料を配置可能である構成は、織物マット、単方向性マット、又は不織マットを含んでいる。材料が織物である場合には、材料は、平織り、あや織り、２×２あや織り、バスケット織り、からみ織り、朱子織り、縫合されたユニ織り（ｓｔｉｔｃｈｅｄ  ｕｎｉ  ｗｅａｖｅ）、又は３Ｄ（三次元）織りの形態であってよい。
【００３６】
又、繊維質材料は、ユニテープ又はマットなどの不織形態において使用することも可能である。多くの実施例においては、第１材料から構築された領域２２の構築において、Ｅａｓｔ  Ｗａｌｐｏｌｅ，  Ｍａｓｓａｃｈｕｓｅｔｔｓに所在するＡｄｖａｎｃｅｄ  Ｆｉｂｅｒ  ＮｏｎＷｏｖｅｎｓ社によって製造されているグレード番号８００００４０の２ｏｚマット又は８００００４７の３ｏｚマットなどの炭素マットを使用している。
【００３７】
炭素プレートは、圧縮された炭素粉、炭素薄片、又は短く刻まれた炭素繊維を使用して製造可能である。
【００３８】
又、拘束コアは、ポリマーを含浸させた炭素ナノチューブを含む複合材から構築することも可能である。炭素ナノチューブは、カナダのＲａｙｍｏｒ  Ｉｎｄｕｓｔｒｉｅｓ  Ｉｎｃ．社によって製造されているＣ−ＳＷＮＴ（Ｃａｒｂｏｎ  Ｓｉｎｇｌｅ  Ｗａｌｌｅｄ  ＮａｎｏＴｕｂｅ）、日本の筑波に所在するＮａｔｉｏｎａｌ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ａｄｖａｎｃｅｄ  Ｉｎｄｕｓｔｒｉａｌ  Ｓｃｉｅｎｃｅ  ａｎｄ／ｏｒ  Ｔｅｃｈｎｏｌｏｇｙによって開発された炭素ナノチューブなどの単層炭素ナノチューブであってよい。単層炭素ナノチューブは、純粋な炭素の固有の形態であり、これらは、スチールよりも、最大で１００倍強力であると共に、重量は１／６である。Ｃ−ＳＷＮＴは、銅よりも、最大で１０００倍高速に電気を伝達可能であることから、優れた電気特性を具備している。炭素ナノチューブの電流密度は、１０9Ａ／ｃｍ2である（銅を１０００×上回っている）。Ｃ−ＳＷＮＴは、銅のものよりも、熱を最大で１０倍伝達可能である。炭素ナノチューブは、プラズマプロセス、ＣＶＤ（Ｃｅｍｉｎａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）化学プロセス、気相ＣＶＤプロセス、アーク放電プロセス、又はレーザーアブレーションプロセスを利用して製造可能である。炭素ナノチューブは、直径が１ｎｍ未満〜１００ｎｍであってよく、長さは、＜２００ｎｍであってよい。
【００３９】
非誘電性材料が樹脂を含んでいる例においては（例えば、樹脂を含浸させた基板である際には）、樹脂は、エポキシ、フェノール、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ  Ｅｐｏｘｙ）、シアネートエステル、及び／又はＢＭＩ（Ｐｏｌｙｉｍｉｄｅ  ｂａｓｅｄ  Ｂｉｓｍａｌｅｉｍｉｄｅ）、フェノール、ポリアミドイミド、ポリアクリレート、ポリフェニレンサルファイド、テトラフルオロエチレン、ポリスルフォン、ポリフェニルスルフォン、ポリエーテルスルフォン、ポリフタルアミド、ポリアセタル、ポリケトン、ポリカーボネート、ポリフェニレンオキサイド、ポリエーテルエーテルケトンに基づいたもの、或いは、樹脂の組み合わせであってよい。又、基本的な樹脂は、ベース樹脂の物理的、機械的、電気的、及び熱的な特性を変更するべく、熱分解炭素粉、炭素ナノ粒子、炭素ナノチューブ（＜１〜１００ｎｍの範囲の直径）、Ｃ−ＳＷＮＴ（Ｃａｒｂｏｎ  Ｓｉｎｇｌａ  Ｗａｌｌｅｄ  Ｎａｎｏｔｕｂｅ）、炭素粉、炭素粒子、ダイアモンド粉、ボロンニトリド、アルミナ、アルミニウムオキサイド、アルミニウムニトリド、アルミニウムヒドロキシド、マグネシウムヒドロキシド、シリカ粉、及びセラミック粒子などの充填材を含むことも可能である。樹脂複合材は、このような充填材を２〜８０重量％だけ含むことができる。いくつかの実施例においては、充填材の粒子サイズを２５μｍ以下に制限している。
【００４０】
前述のように、図２に示されているインサート材料２４は、誘電性材料から構築されている。ＰＷＢの構築に使用可能なその他の誘電性材料の例は、アラミド、ケブラー、又はこれらの繊維質材料の混合物を含んでいる。
【００４１】
第２材料から構築された領域２４が樹脂を含んでいる実施例においては、樹脂は、エポキシに基づいた樹脂、ビスマレイミドトリアジンエポキシに基づいた樹脂、シアネートエステルに基づいた樹脂、及び／又はポリイミドに基づいた樹脂であってよい。又、樹脂系は、ベース樹脂の特性を変更する充填材を含むことも可能である。
【００４２】
一実施例においては、領域２４及び２２を取り囲んでいる樹脂２６は、大きな樹脂含有量、大きな亀裂耐性、及び大きな剛性を具備した１０６スタイルの強化Ｅガラスなどの薄いＥガラスから構築されている。多くの実施例においては、樹脂は、ビスマレイミドトリアジンエポキシに基づいたもの、エポキシとシアネートエステルの混合物、シアネートエステルに基づいたもの、ポリイミドに基づいたもの、及びＰＴＦＥに基づいたものであってよい。又、樹脂２６は、ベース樹脂の物理的特性を変更する１つ又は複数の接着材を含むことも可能である。多くの実施例においては、樹脂は、異なるＣＴＥを具備可能な層２０内の様々な材料の熱サイクリングと関連した力に耐える能力を有している。適切な材料は、米国のＲａｎｃｈｏ，  Ｃｕｃａｍｏｎｇａ，  ＣＡに所在するＡＲＬＯＮ社のＥｌｅｃｔｒｏｎｉｃ  Ｍａｔｅｒｉａｌ  Ｄｉｖｉｓｉｏｎによって製造されている４４Ｎ１０６、８４Ｎ１０６というＢステージ材料を含んでいる。米国のＦｒａｎｋｌｉｎ，  ＮＨに所在するＰｏｌｙＣｌａｄ  Ｌａｍｉｎａｔｅｓ社によって製造されている３７０ＨＲ１０６、３７０１０６エポキシ、並びに、ＰＣＬ−ＧＩＰ−７８５ポリイミド１０６というＢステージ材料も該当している。又、Ｃｈａｎｄｌｅｒ，  Ａｒｉｚｏｎａに所在するＩＳＯＬＡ  Ｌａｍｉｎａｔｅｓ社によって製造されているＬａｓｅｒ  Ｐｒｅｇ  ＧＩ３０及び１０８０も該当している。１０８０、２１１３、２３１３、２１１６、７６２８などのその他のプリプレグスタイルを使用することも可能である。
【００４３】
本発明によるＰＷＢの多くの実施例は、前述の誘電性及び非誘電性材料の少なくとも１つ又は組み合わせを使用して構築された拘束コア２０を含んでいる。先程提供されたリストは、すべてを網羅したものではない。ベース材料から構築された領域２２及びインサート材料から構築された領域２４は、ＰＷＢ内において使用するのに好適なラミネートを生成するべく単独で又はその他の材料との組み合わせにおいて使用可能である実質的にすべての材料から製造可能である。前述のように、材料の選択肢は、通常、その材料を内蔵するＰＷＢの領域における結果的な面内ＣＴＥを含むその材料の物理的な特性によって影響を受けることになる。
【００４４】
一実施例においては、導電性材料の層２８及び３０は、Ｅａｓｔｌａｋｅ，  Ｏｈｉｏに所在するＧＯＵＬＤ  Ｅｌｅｃｔｒｏｎｉｃｓ社によって製造されている銅フォイルから構築可能である。或いは、この代わりに、導電性材料は、Ｃｕｌｖｅｒ  Ｃｉｔｙ，  Ｃａｌｉｆｏｒｎｉａに所在するＯｈｍｅｇａ  Ｔｅｃｈｎｏｌｏｇｉｅｓ，  Ｉｎｃ．社によって製造されている抵抗器−導体材料などの抵抗性導電性フォイルから構築することも可能である。その他の実施例においては、導電性材料の層は、鍍金スルーホール内に銅を堆積させる際に使用されるプロセスなどの化学プロセスによって銅を堆積させることにより、ＲＣＣ（Ｒｅｓｉｎ  Ｃｏａｔｅｄ  Ｃｏｐｐｅｒ）、ニッケルコーティングされた銅フォイル、ニッケル−金コーティングされた銅フォイル、及びＰＷＢの構築に使用可能である任意のその他の材料により、構築可能である。更には、導電性材料の層は、機能層として機能する拘束コア２０の少なくとも一部に提供された、拘束コア２０に類似した層であってもよい。
【００４５】
一実施例においては、誘電性層３２は、樹脂によって強化されたＥガラスを使用して構築されている。その他の実施例においては、誘電性層は、エポキシに基づいた材料、シアネートエステルに基づいた材料、ポリイミドに基づいた材料、ＧＴｅｋ材料、ＰＴＦＥに基づいた材料、アラミドに基づいた材料、短く刻まれたケブラーに基づいた材料、ケブラーに基づいた材料、石英に基づいた材料、及びＰＷＢ内の誘電性層の構築に使用可能な任意のその他の材料から構築可能である。
【００４６】
尚、以上において多数の材料を列挙しているが、本発明の実施例は、前述の材料の使用に限定されるものではない。後述の製造法との組み合わせにおいて、その他の材料を使用することにより、本発明によるＰＷＢを構築することも可能である。
【００４７】
本発明に従ってＰＷＢを構築するべく使用される方法は、拘束コア２０を形成するべく使用される材料によって左右される。製造プロセスの変化は、ＰＷＢの構築に使用される材料の導電性に関係している。多くの例においては、ベース材料の複数の部分を切り取り、切り取られた部分をインサート材料によって置換することにより、ＰＷＢの層を構築可能である。ＰＷＢの構築に使用されるインサート材料がすべて誘電性であり、且つ、ベース及びインサート材料を結合するべく使用される樹脂も誘電性である本発明の実施例において使用可能な第１のプロセスが図３に示されている。ＰＷＢの構築に使用されるインサート材料の少なくとも１つが非誘電性であると共に／又は、ベース及びインサート材料を結合するべく使用される樹脂が非誘電性である本発明の実施例に使用可能な第２のプロセスが図５に示されている。以下、本発明によるそれぞれのタイプのプロセスの実施例の例について説明することとする。
【００４８】
誘電性インサート材料を使用してＰＷＢの残りの部分の特性とは異なる物理特性を有する領域を生成する段階を伴う、本発明の一実施例に従ってＰＷＢを構築する方法が図３に示されている。図３に示されている方法を使用することにより、図２に示されているＰＷＢの実施例と、インサート材料とベース及びインサート材料を結合するべく使用される樹脂のすべてが誘電性であるその他の実施例を構築可能である。方法４０は、ベース材料及びインサート材料を準備する段階を伴っている（４２）。材料の準備は、ベース材料の複数の部分を除去する段階と、インサート材料を切断し、ベース材料の除去された部分にフィッティングする段階と、を含むことができる。次いで、ラミネーションのための準備作業として、誘電性層及び導電性材料の層と共に、準備したベース及びインサート材料を配置している（４４）。誘電性層及び導電性材料の層は、クラッディングされた又はクラッドされていないプリプレグ及びラミネートの形態であってよい。次いで、ラミネーションサイクルを実行して印刷配線基板サブアセンブリを生成している（４６）。印刷配線基板サブアセンブリの一部に孔を穿孔しており（４８）、孔のライニングを導電性及び／又は熱伝導性の材料によって鍍金している（４９）。鍍金した印刷配線基板サブアセンブリを印刷及びエッチングすることにより、ＰＷＢの完成品を形成している（５０）。次いで、ＰＷＢの仕上げを実行し（５２）、コンポーネントをＰＷＢ上に取り付けている。
【００４９】
本発明の一実施例による図３に示されている製造プロセスにおいて利用されている材料及び印刷配線基板サブアセンブリが、図４ａ〜図４ｈに示されている。前述のように、図３に示されているＰＷＢを製造するプロセスは、ベース材料６０及びインサート材料６２を準備する段階を含んでいる。これらの材料は、図２に示されている拘束コア２０に類似した層を構築するべく使用される材料である。ベース材料６０は、拘束コア２０の大部分を構成している材料である。
【００５０】
図示の実施例においては、ベース材料６０は非誘電性であり、銅などの導電性材料の層によって両面がクラッディングされている。その他の実施例においては、ベース材料６０は、誘電性であってよいと共に／又は、一面がクラッディングされているか又はクラッディングされていなくてもよい。ベース材料が非誘電性である実施例においては、通常、ラミネーションの前におけるベース材料の事前穿孔が必要である。
【００５１】
ベース材料は、クリアランスホール６４を穿孔し、且つ、部分６６を切り取ることにより、準備可能である。穿孔されたクリアランスホールは、最終的に樹脂によって充填されることになり、これらは、ＰＷＢを貫通して穿孔されたビアの導電性鍍金から非誘電性ベース材料を電気的に絶縁可能である。切り取られた部分は、最終的に、ＰＷＢのその他の領域の特性とは異なる（ＣＴＥなどの）物理的特性を具備した完成後のＰＷＢの領域を定義することになる。
【００５２】
前述のように、インサート材料６２は誘電性である。インサート材料のそれぞれのものは、ベース材料の関連する切り取られた部分６６内にフィットするサイズに切断されている。通常、インサート材料は、切り取られた領域よりもわずかに小さい寸法に切断されている。一実施例においては、３０ミルのギャップ６８を使用可能である。その他の実施例においては、ギャップ６８は、１０ミル〜１２５ミルの範囲の距離であってよい。インサート材料６２とベース材料６０の間のギャップ６８は、通常、接着材又は樹脂などの接合材料によって充填される。
【００５３】
製造プロセスの一部として、ラミネーションサイクルのための準備作業として、誘電性層７０及び導電性材料の層７２と共に、準備したベース及びインサート材料を配置している（４４）。このプロセスについては、図４ｃ〜図４ｅを参照することにより、理解可能である。まず、導電性材料７２によって両面がクラッディングされたラミネート７４を採取し、このクラッディングされたラミネート上に第１プリプレグ７６を積層することにより、材料を配置している。通常、プリプレグに隣接している導電性層は、回路パターンによってエッチングされている。図示の実施例においては、クラッディングされたラミネート７４及び第１プリプレグ７６は、当業者によって利用されている周知の製造法の中の任意のものを使用して製造されている。
【００５４】
次いで、ベース材料６０を第１プリプレグ７６上に配置している。前述のように、ベース材料は、クリアランスホール６４を穿孔し、且つ、切り取られた部分６６を生成することにより、準備可能である。次いで、インサート材料６２を、切り取られた部分６６内に配置している。インサート材料６２は、切り取られた部分６６内に挿入された際にベース材料６０との間にギャップが残るように、切断されている。ベース材料６０及びインサート材料６２によって形成された層の上に第２プリプレグ層８０を配置することにより、構成７８を完成させている。次いで、導電性材料の層８２によって両面がクラッディングされたラミネートを第２プリプレグの上に配置している。第２プリプレグに隣接している導電性層８２は、回路パターンによって事前にエッチング可能である。この結果得られた構成が図４ｅに示されている。尚、図示の実施例は、ベース材料６０の上下に１枚のプリプレグ及び１枚のラミネートを含んでいるが、その他の実施例は、複数の機能層を形成するべく、複数のパターニング済みのクラッディングされたラミネート及び／又はプリプレグをベース材料６０のそれぞれの面上に含むことができる。実際に、本発明によるＰＷＢは、それぞれ、一面がクラッディングされており、且つ、ベース及びインサート材料によって形成された層の上下に配置されている２枚のプリプレグを使用して構築可能である。更には、多くの実施例は、ベース材料を少なくとも１つのインサート材料と結合することによって形成された複数の層を含んでいる。
【００５５】
次いで、ラミネーションサイクルを実行している（４６）。ラミネーションサイクルの特性は、構成７８内に使用されているプリプレグ及び誘電性層の特性によって左右される。樹脂、プリプレグ、及びラミネートの製造者は、ラミネーションの際に推奨される温度及び圧力条件を規定している。ラミネーションサイクルは、ＰＷＢの構築に使用されている様々な材料の製造者の推奨内容に準拠することにより、実行可能である。
【００５６】
ラミネーションサイクルにより、図４ｆに示されている本発明の一実施例による印刷配線基板サブアセンブリ８４が製造される。ラミネーションサイクルの結果、樹脂８６が、ベース材料６０及びインサート材料６２の間のギャップ６８を充填し、これらを１つに接合している。又、樹脂８６は、クリアランスホール６４を充填しており、且つ、導電性材料の層９０及び９１をベース材料６０及びインサート材料６２によって形成された層２０’に接合している。
【００５７】
印刷配線基板サブアセンブリにスルーホールを穿孔している（４８）。穿孔された印刷配線基板サブアセンブリが図４ｇに示されている。この印刷配線基板サブアセンブリは、印刷配線基板サブアセンブリの層のそれぞれのものを貫通して延長するいくつかの孔９２を含んでいる。
【００５８】
これらの孔の穿孔が完了した後に、孔を鍍金し（４９）、且つ、導電性材料の層を印刷及びエッチングしている（５０）。これらのプロセスにより、ＰＷＢの層上に及びこれらの間に回路が生成される。前述のように、機能層は、導電性材料の層及び層２０’の領域を含むことができる。機能層間に生成された回路を使用することにより、電気信号を搬送可能である。ＰＷＢ上に電子装置を取り付けることにより、図２に示されている完成品のＰＷＢに類似した完成品のＰＷＢ（即ち、電子装置が接続又は取り付けられる対象であるＰＷＢ）を生成可能である。
【００５９】
前述のように、本発明によるＰＷＢを構築するべく使用される方法は、ＰＷＢの層を形成するべく使用される材料によって左右される。ＰＷＢの層がベース材料と非誘電性の少なくとも１つのインサート材料を含んでいると共に／又は、ベース及びインサート材料を結合するべく使用される樹脂が非誘電性である使用可能な本発明の方法の実施例が図５に示されている。プロセス１００は、ベース材料及びインサート材料を準備する段階を含んでいる（１０２）。次いで、ラミネーションのための準備作業として、樹脂及び導電性材料の層と共に、準備したベース材料及びインサート材料を配置している（１０４）。次いで、第１のラミネーションサイクルを実行することにより、印刷配線基板サブアセンブリを生成している（１０６）。次いで、印刷配線基板サブアセンブリを貫通する孔を穿孔し、クリアランスホールを生成している（１０８）。次いで、印刷配線基板サブアセンブリを印刷、エッチング、及び酸化させている（１１０）。次いで、第２のラミネーションサイクルのための準備作業として、樹脂の層及び導電性材料の層と共に、印刷配線基板サブアセンブリを配置している（１１２）。次いで、第２のラミネーションサイクルを実行し、第２印刷配線基板サブアセンブリを製造している（１１４）。第２印刷配線基板サブアセンブリは、穿孔された孔をその内部に具備可能である（１１６）。これらの孔を導電性及び／又は熱伝導性の材料によってライニング可能である（１１８）。孔のライニングが完了した後に、印刷配線基板サブアセンブリを印刷及びエッチング可能であり（１２０）、次いで、基板の仕上げを実行可能である（１２２）。
【００６０】
図５に示されている製造プロセスにおいて利用されている材料及び印刷配線基板サブアセンブリが、図６ａ〜図６ｋに示されている。前述のように、図５に示されている本発明によるＰＷＢを製造するプロセスは、ベース材料６０’及びインサート材料６２’を準備する段階を含んでいる。これらの材料は、図２に示されている拘束コア２０に類似した層を構築するべく使用される材料である。図３に示されている方法と同様に、ベース材料は、拘束コア２０の大部分を構成しており、且つ、材料の一部を切り取ることによって準備されている。これらの切り取られた部分６６’は、最終的にインサート材料６２’を収容することになり、これらは、基板のその他の領域の物理的特性とは異なる（ＣＴＥなどの）物理的特性を具備可能な完成後の配線基板の一部を定義している。
【００６１】
図示の実施例においては、ベース材料６０’は、誘電性又は非誘電性であってよく、インサート材料６２’は、非誘電性である。インサート材料のそれぞれのものは、ベース材料６０’の関連する切り取られた部分６６’内にフィットするサイズに切断されている。前述のように、インサート材料は、切り取られた領域６６’よりもわずかに小さな寸法で切断されており、且つ、図３及び図４ａ〜図４ｈとの関係において説明したものに類似した公差を具備可能である。
【００６２】
製造の際には、樹脂を含む層と共に、準備したベース及びインサート材料を配置している（１０４）。多くの実施例においては、樹脂を含む層は、プリプレグの形態である。プリプレグは、誘電性樹脂を含浸させた基板及び／又は樹脂フィルムであってよい。通常、プリプレグ内に使用される樹脂は、ラミネーションの際にインサート材料の周りの切り取られたクリアランスを充填するべく選択されている。
【００６３】
ベース材料、インサート材料、及び樹脂を含む層の構成については、図６ｃ〜図６ｅを参照することにより、理解可能である。まず、プリプレグの層７０’をフォイル７２’上に積層し（図６ｃを参照されたい）、次いで、ベース材料６０’をプリプレグの上に配置し、インサート材料６２’をベース材料の切り取られた部分６６’内に配置している。ベース材料６０’及びインサート材料６２’によって形成された層上に第２プリプレグ７０’を配置し、次いで、第２プリプレグ上に第２フォイル７２’を配置することにより、構成を完成させている。最終的な構成１３８が図６ｅに示されている。その他の実施例においては、一面がクラッディングされたプリプレグを使用可能である。
【００６４】
第１のラミネーションサイクルを実行し、図６ｆに示されている印刷配線基板サブアセンブリ１３９を製造している（１０６）。通常、ラミネーションサイクルは、構成１３８を形成するべく使用されている様々な材料の製造者の推奨内容に従って実行されている。ラミネーションの際には、プリプレグ７０’からの樹脂が流れてベース材料６０’とインサート材料６２’の間のギャップ６８’を充填することになる。ラミネーションの際には、樹脂が軟化し、ゲル化し、且つ、硬化することにより、ベース材料６０’をインサート材料６２’に接合している。又、樹脂は、ベース材料６０’及びインサート材料６２’によって形成された層を導電性材料の層７２’に接合している。
【００６５】
ラミネーションに続いて、印刷配線基板サブアセンブリ１３９内にクリアランスホール１４０を穿孔可能である（１０８）。クリアランスホール１４０を穿孔した印刷配線基板サブアセンブリが図６ｇに示されている。最終的には、これらのクリアランスホールを誘電性樹脂などの誘電性材料によって充填し、且つ、樹脂が充填されたクリアランスホールを貫通して鍍金ビアを穿孔している。クリアランスホールを充填している誘電性材料は、クリアランスホールを貫通して穿孔された鍍金ビアからベース材料６０’及びインサート材料６２’を電気的に絶縁するべく機能している。
【００６６】
クリアランスホールの穿孔に続いて、導電性材料の層を印刷、エッチング、及び酸化させてクリアランスパッドを生成し、破片を除去している（１１０）。次いで、第２のラミネーションサイクルのための準備作業として、プリプレグ７０’及び導電性材料の層７２’と共に、印刷配線基板サブアセンブリを配置可能である（１１２）。一実施例においては、両面が導電性材料の層によってクラッディングされたラミネート１４２と、印刷配線基板サブアセンブリ１３９とこのラミネートの間に配置されたプリプレグ１４４と、を使用して積層体を形成している。ラミネート１４２は、プリプレグ１４４に面している導電性材料の層上に回路パターンがエッチングされている。次いで、別のプリプレグ１４６及び両面が導電性の材料によってクラッディングされた別のラミネート１４８を追加することにより、積層体を完成可能である。プリプレグ１４６に面したラミネート１４８の導電性材料の層上に回路パターンをエッチングしている。クラッディングされたラミネート１４２及び１４８とプリプレグ１４４及び１４６の構築は、従来の製造法を使用して実現可能である。尚、図６ｈに示されている積層体は、印刷配線基板サブアセンブリの上下に１枚のプリプレグと１枚のクラッディングされたラミネートを含んでいるが、本発明の実施例は、印刷配線基板アセンブリの上下に１枚の一面がクラッディングされたプリプレグを含むことができる。或いは、この代わりに、本発明の実施例は、複数のプリプレグ及び／又はラミネートを含むことも可能である。多くの実施例においては、複数の印刷配線基板サブアセンブリを単一の積層体として結合することにより、ＰＷＢを生成可能である。更には、この印刷配線基板サブアセンブリは、図３に示されている方法によるＰＷＢの構築の際に１つの層として使用することも可能である。
【００６７】
図６ｉに示されている第２印刷配線基板サブアセンブリを製造するべく、第２のラミネーションサイクルを実行している（１１４）。この場合にも、実行されるラミネーションサイクルの特性は、ＰＷＢの構築に使用されている材料の製造者の推奨内容によって左右される。ラミネーションの際には、プリプレグ１４４及び１４６からの樹脂１５０が流れてホール１４０を充填している。ラミネーションに続いて、プリプレグ１４４及び１４６内の樹脂は、第２印刷配線基板サブアセンブリの層を１つに接合している。
【００６８】
第２のラミネーションサイクルが完了した後に、取り付け孔及び鍍金ビアを生成するべく、第２印刷配線基板サブアセンブリに孔１５２を穿孔可能である（１１６）。穿孔された貫通孔１５２を有する第２印刷配線基板サブアセンブリの一実施例１４９が図６ｊに示されている。次いで、これらの孔をライニングし、図６ｋに示されているように、鍍金ビア１５４を生成可能である。孔のライニングに続いて、ＰＷＢの仕上げ（１２２）及びＰＷＢ上へのコンポーネントの取り付けの前に、ＰＷＢの外部層を印刷及びエッチング可能である（１２０）。
【００６９】
ＰＷＢ内において機能層として機能するベース材料を含む本発明によるＰＷＢの一実施例１６０が図７に示されている。図示のＰＷＢ１６０は、図５に示されているプロセスに従って構築可能である。鍍金スルーホール１６２を使用することにより、ベース材料とＰＷＢのその他の導電性層上にパターニングされた回路の間に電気的な接続が確立されている。
【００７０】
尚、本発明によるＰＷＢの製造に関する以上の説明においては、特定の材料を参照してはいるが、ＰＷＢの製造に使用可能な任意の材料を本発明によるＰＷＢの製造におけるベース材料又はインサート材料として使用可能である。本発明に従ってＰＷＢを形成するための材料の組み合わせは、主に材料のガラス転移温度によって左右される。Ｃステージ材料（即ち、完全な硬化サイクルを既に経験した材料）をインサート材料として使用している実施例においては、ベース材料は、Ｃステージインサート材料のガラス転移温度以下であるガラス転位温度を有するＢステージ材料（即ち、半硬化材料）であってよい。これは、ベース材料がＣステージ材料であり、且つ、インサート材料がＢステージ材料である際にも当て嵌まる。更には、ベース及びインサート材料を結合するべく使用される樹脂の選択における同様の留意事項を、ベース及びインサート材料がＣステージ材料である際にも使用する必要がある。材料の選択が完了した後の製造方法の選択は、インサート材料及び／又はベース材料とインサート材料を結合するべく使用される樹脂のいずれかが非誘電性であるかどうかによって左右される。前述のように、インサート材料と、ベース材料及びインサート材料を組み合わせるべく使用される樹脂が誘電性である場合には、図３に示されているプロセス又は図５に示されているプロセスのいずれかを使用してＰＷＢを使用可能である。インサート材料の中の１つのものが導電性であり、且つ、鍍金ビアがこのインサート材料を貫通している場合には、通常、図５に示されているプロセスを使用することになる。
【００７１】
前述の方法は、ベース及びインサート材料を結合している拘束コアを含むＰＷＢを製造する技法に関連している。次に図８〜図１８ｇを参照すれば、拘束コアをＰＷＢの構築に使用されるその他の材料と結合する前に拘束コアにラミネーションサイクルを適用することを必要としていない様々なタイプの拘束コアを含むＰＷＢを構築する一般化された方法が開示されている。いくつかの実施例においては、ＰＷＢは、単一のラミネーションサイクルを使用して構築されている。その他の実施例においては、ＰＷＢは、複数のラミネーションサイクルを使用して構築されている。多くの実施例においては、単一のラミネーションサイクルを使用することにより、クリアランスパターンを充填すると共に／又は、ベース及びインサート基板材料を接合し、且つ、拘束コアを隣接する機能層と結合している。
【００７２】
本発明の一実施例による少なくとも１つの拘束コアを含むＰＷＢを製造するプロセスが図８に示されている。プロセス２００は、ＰＷＢを製造するためのガーバーデータを検討及び準備する段階を含んでいる（２０２）。この検討には、最小トレースサイズ、トレース間の最小ギャップ、最小ビアホールサイズ、穿孔アスペクト比、信号インピーダンス要件、寸法公差、表面仕上げ要件、平坦度公差、及び／又は最終切断要件を決定する段階を伴うことになろう。多くの実施例において、ＰＷＢの設計には、そのＰＷＢに取り付けられるコンポーネントのＣＴＥに整合したＣＴＥを有するインサート材料が含まれている。次いで、拘束コア層を処理した後に（２０４）、Ｂステージ（半硬化）誘電性プリプレグを使用し、これらをその他の内部層とラミネートしている（２０６）。次いで、ラミネーションに続いて、ＰＷＢの仕上げを実行可能である（２０８）。尚、以上のプロセスは、単一のラミネーションサイクルを含んでいるが、その他の実施例においては、第１のラミネーションサイクルにおいて、パターニング済みの拘束コアをＢステージ誘電性プリプレグ及びＰＷＢのその他の層を構築するべく使用されている材料と結合可能であり、後続のラミネーションサイクルにおいて、ＰＷＢを完成可能である。
【００７３】
本発明の一実施例を含むＰＷＢのガーバーデータは、通常、機能層及び非機能層を含んでいる。機能層は、信号層、信号ルーティング層、トレース層、回路層、接地プレーン層、電源プレーン層、スプリットプレーン層、基準プレーン層、接地熱プレーン層、ミックスプレーン層、埋め込みパッシブ層、並びに、集積回路、ベアダイ、及び／又はＰＷＢに接続されたその他の装置との電気的な通信に寄与する層を含んでいる。非機能層は、通常、ファブ図面、ドリル図面、ドリルデータ、ハンダマスク層、シルクスクリーン層、ハンダペースト層、熱プレーン層、機械的補強層、構造層、並びに、ＰＷＢに接続された装置との電気的な通信に寄与しないその他の層を含んでいる。
【００７４】
本発明の一実施例による拘束コアの断面図が図９に示されている。拘束コア２１２は、第１クラッディング層２１６と第２クラッディング層２１８の間に挟持された導電性層２１４を含んでいる。尚、図９に示されている実施例は、両面にクラッディング層を含んでいるが、本発明による拘束コアの実施例は、一面にのみクラッディングを含むことも可能である。図９に示されている拘束層の片面又は両面にクラッディング層を具備した拘束コアを伴う構成は、「クラッディングされた複合ラミネート」又は「クラッディングされたラミネート」と呼称することができる。
【００７５】
拘束コア２１２は、第１クラッディング層２１６から導電性層２１４を通じて第２クラッディング層２１８に電気を伝達可能である。いくつかの実施例においては、拘束コアは、１ＭＨｚにおいて６を上回る誘電率を具備している。後述するように、様々な材料を本発明の実施例による拘束コアの構築に使用可能である。拘束コアの構築に使用される材料の選択は、熱伝達率、熱膨張係数、剛性、及びこれらの組み合わせなどの最終的な製品レベルにおいて必要とされる利点に依存可能である。
【００７６】
一実施例においては、樹脂を含浸させた繊維質材料を使用して導電性層を構築可能である。いくつかの実施例においては、繊維質材料は、日本のＮｉｐｐｏｎ  Ｇｒａｐｈｉｔｅ  Ｆｉｂｅｒ社によって製造されているＣＮ８０−３ｋ、ＣＮ８０−１．５ｋ、ＣＮ−６０、ＣＮ−５０、ＹＳ−９０、日本のＭｉｔｓｕｂｉｓｈｉ  Ｃｈｅｍｉｃａｌ  Ｉｎｃ．社によって製造されているＫ１３Ｂ１２、Ｋ１３Ｃ１Ｕ、Ｋ６３Ｄ２Ｕ、又はＧｒｅｅｎｖｉｌｌｅ，  Ｓｏｕｔｈ  Ｃａｒｏｌｉｎａに所在するＣｙｔｅｃ  Ｃａｒｂｏｎ  Ｆｉｂｅｒｓ  ＬＬＣ社によって製造されているＴ３００−３ｋ、Ｔ３００−１ｋ、Ｋ８００、Ｋ１１００などの炭素、黒鉛繊維である。その他の実施例においては、金属被覆されたファイバを導電性層の構築に使用している。繊維質材料は、個々のファイバを金属被覆し、且つ、金属被覆されたファイバを織物に形成することによって金属被覆可能であり、ファイバは、織物に形成した後に金属被覆することも可能であり、或いは、両方の金属被覆プロセスの組み合わせを使用することも可能である。金属被覆可能なファイバは、炭素、黒鉛、Ｅガラス、Ｓガラス、アラミド、ケブラー、石英、液晶ポリマー、又はこれらのファイバの組み合わせを含んでいる。金属被覆が完了した後に、金属被覆されたファイバに樹脂を含浸させることにより、本発明に従って導電性層を形成可能である。
【００７７】
一実施例においては、樹脂を含浸させた繊維質材料は、連続した炭素繊維であってよい。その他の実施例においては、繊維質材料は、不連続な炭素繊維であってよい。適切な不連続なファイバの例は、Ｒｏｃｋｗｏｏｄ，  Ｔｅｎｎｅｓｓｅｅに所在するＴｏｈｏ  Ｃａｒｂｏｎ  Ｆｉｂｅｒｓ  Ｉｎｃ．社によって製造されているＸ０２１９などのスピン破断ファイバ（ｓｐｉｎ  ｂｒｏｋｅｎ  ｆｉｂｅｒ）を含んでいる。
【００７８】
本発明の実施例による拘束コアの構築に使用される繊維質材料は、織物であってもよく、不織物であってもよい。不織材料は、ユニテープ又はマットの形態を有するものであってよい。適切な炭素マットの例は、それぞれ、Ｅａｓｔ  Ｗａｌｐｏｌｅ，  Ｍａｓｓａｃｈｕｓｅｔｔｓに所在するＡｄｖａｎｃｅｄ  Ｆｉｂｅｒ  ＮｏｎＷｏｖｅｎｓ社によって製造されているグレード番号８００００４０及び８００００４７の２ｏｚ及び３ｏｚを含んでいる。その他の実施例においては、結果的に１ＭＨｚにおいて６．０を上回る誘電率を有する層をもたらす繊維質材料と樹脂の任意の組み合わせを使用可能である。
【００７９】
いくつかの実施例においては、導電性層は、ＰＡＮに基づいた炭素繊維、Ｐｉｔｃｈに基づいた炭素繊維、又はＰＡＮ及びＰｉｔｃｈファイバの両方の組み合わせから構築可能である。
【００８０】
様々な樹脂を使用してファイバに含浸させることにより、本発明の実施例による導電性層を構築可能である。いくつかの実施例においては、使用する樹脂は、Ｍｉｌｌｂｕｒｙ，  Ｍａｓｓａｃｈｕｓｅｔｔｓに所在するＬｅｗｃｏｔｔ  Ｃｏｒｐｏｒａｔｉｏｎ社によって製造されているＥＰ３８７及びＥＰ４５０などのエポキシに基づいた樹脂であってよい。いくつかの実施例においては、樹脂は、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ  Ｔｒｉａｚｉｎｅ  ｅｐｏｘｙ）、ＢＭＩ（Ｂｉｓｍａｌｅｉｍｉｄｅ）、シアネートエステル、ポリイミド、フェノール、又は樹脂の組み合わせに基づいたものであってよい。多くの実施例においては、ファイバに含浸させるべく使用される樹脂は、熱分解炭素粉、炭素粉、炭素粒子、ダイアモンド粉、ボロンニトリド、アルミニウムオキサイド、セラミック粒子、及びフェノール粒子などの充填材材料を含んでいる。多くの実施例においては、樹脂は導電性である。
【００８１】
導電性層を樹脂含浸ファイバから構築している際には、導電性層は、ファイバからその電気特性を導出可能である。この一例が、強化エポキシを含浸させた黒鉛繊維から構築された導電性層である。その他の実施例においては、導電性層の電気特性を樹脂によって促進可能である。この一例が、充填材材料として熱分解炭素粉を具備した強化エポキシ樹脂を含浸させたグラスファイバから構築された導電性層である。
【００８２】
導電性層の構築に使用可能である材料は、樹脂含浸ファイバに限定されるものではない。多くの実施例においては、導電性層は、固体炭素プレートから構築されている。いくつかの実施例においては、固体炭素プレートは、圧縮された炭素又は黒鉛粉から構築されている。その他の実施例においては、固体炭素プレートは、熱可塑性又は熱硬化性のバインダを有する炭素薄片又は短く刻まれた炭素繊維を使用して構築されている。多くの実施例においては、導電性層は、Ｍａｌｔａ，  Ｎｅｗ  Ｙｏｒｋに所在するＳｔａｒｆｉｒｅ  Ｓｙｓｔｅｍｓ  Ｉｎｃ．社によって製造されているＣ−ＳｉＣ（Ｃａｒｂｏｎ−Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ）を使用して構築可能である。
【００８３】
金属コアを使用することも可能である。前述のように、金属コアは、厚い金属層、ＣＩＣ（Ｃｏｐｐｅｒ−Ｉｎｖａｒ−Ｃｏｐｐｅｒ）、及びＣＭＣ（Ｃｏｐｐｅｒ−Ｍｏｌｙ−Ｃｏｐｐｅｒ）を含んでいる。
【００８４】
その他の実施例においては、導電性層の構築に使用される材料は、樹脂含浸繊維質材料及び炭素複合材に限定されるものではない。１ＭＨｚにおいて６．０を上回る誘電率を具備した層を形成可能である任意の材料又は材料の組み合わせを導電性層の構築に使用可能である。
【００８５】
多くの実施例においては、クラッディング層は、金属などの導電性材料から構築されている。いくつかの実施例においては、クラッディング層は、銅を使用して構築されている。
【００８６】
本発明の別の実施例による拘束コアの断面図が図１０に示されている。拘束層２１２’は、導電性層２１４’を含んでいる。いずれの面上にもクラッディング層を具備していない拘束コアは、「クラッディングされていない複合ラミネート」又は「クラッディングされていないラミネート」と呼称可能である。
【００８７】
拘束コア２１２’は、１つの主面から別のものに導電性層２１４’を通じて電気を伝達可能である。いくつかの実施例においては、拘束コア２１２’は、１ＭＨｚにおいて６の誘電率を具備している。導電性層２１４’は、図９との関連において前述した導電性層２１４に類似した方式において構築可能である。
【００８８】
本発明の一実施例による拘束コア材料を内蔵したＰＷＢを構築するプロセスが図１１に示されている。プロセス２３０は、ＰＷＢの拘束コアを生成するべく使用される材料を準備する段階を伴っている（２３２）。拘束コア材料の準備は、ラミネーション位置決め孔などの位置決め孔を穿孔又は打ち抜きする段階を含むことができる。次いで、準備した拘束コア材料を積層し、クリアランスパターンによって穿孔している（２３４）。次いで、穿孔された拘束コア材料を印刷及びエッチングして破片を除去し、且つ、ＰＷＢの周辺の領域において銅をエッチバックしている（２３６）。必要に応じて、プレハブプロセスを実行することも可能である（２３８）。ブラウン酸化処理（ｂｒｏｗｎ  ｏｘｉｄｅ  ｔｒｅａｔｍｅｎｔ）などの表面処理を拘束コア材料の表面に適用している（２４０）。
【００８９】
前述のプロセスと並行して、従来の処理法を使用してＰＷＢのその他の内部層を処理することにより、ラミネーションのための内部層を準備可能である（２４２）。内部層は、通常、プリプレグ及び導電性材料の層を含んでいる。次いで、ラミネーションのための準備作業として、処理された内部層と共に、処理済みの拘束コア層を配置している（２４４）。次いで、ラミネーションサイクルを実行し、印刷配線基板サブアセンブリを生成している（２４６）。印刷配線基板サブアセンブリを貫通するスルーホールを穿孔可能であり（２４８）、孔のライニングを導電性及び／又は熱伝導性の材料によって鍍金することにより、ＰＴＨを生成可能である（２５０）。次いで、印刷配線基板サブアセンブリの外部層を印刷及びエッチング可能である（２５２）。次いで、ＰＷＢの仕上げを実行し（２５４）、コンポーネントをＰＷＢに取り付け可能である。尚、以上のプロセスは、単一のラミネーションサイクルを含んでいるが、その他の実施例においては、第１のラミネーションサイクルにおいて、パターニング済みの拘束コアをＢステージ誘電性プリプレグ及びＰＷＢのその他の層を構築するべく使用されている材料と結合可能であり、後続のラミネーションサイクルにおいて、ＰＷＢを完成可能である。
【００９０】
以上において概説したプロセスによれば、拘束コアのクリアランスホールを充填するための追加のラミネーションサイクル又は特殊な硬化サイクルの使用を伴うことなしに、ＰＷＢを構築可能である。ラミネーションサイクル（２４６）においては、拘束コアのそれぞれの面上に配置されたプリプレグからの誘電性樹脂が拘束コアに穿孔されたクリアランスホール及びスロット内にリフローしている。拘束コアが、ベース材料のものとは異なる物理的特性を有するインサート材料を有するベース材料を含んでいる実施例においては、プリプレグからの誘電性樹脂が、ベース材料とインサート材料の間のギャップ内にリフローしている。拘束コアの空洞内に流入した誘電性樹脂は、拘束コアの空洞内に充填された誘電性樹脂を貫通して穿孔されたＰＴＨの導電性鍍金から拘束コアを電気的に絶縁可能である。
【００９１】
図１１に示されているプロセスによる拘束コアの構築において使用されている材料が図１２ａ〜図１２ｄに示されている。図９に示されている拘束コアに類似した拘束コアが図１２ａに示されている。クリアランスホールを穿孔することより、ＰＷＢの製造に使用できるように、この拘束コアを準備している。穿孔されたクリアランスホールは、最終的に樹脂によって充填されることになり、これらは、拘束コア材料をＰＴＨから電気的に絶縁可能である。
【００９２】
本発明の一実施例によるＰＷＢ内において接地層として使用される処理済みの拘束コア層が図１２ｂに示されている。拘束コア２１２ａは、第１パターンのクリアランスホール２６２を含んでいる。本発明の一実施例によるＰＷＢ内において電源層として使用される処理済みの拘束コア層が図１２ｃに示されている。拘束コア２１２ｂは、第２パターンのクリアランスホール２６４を含んでいる。本発明の一実施例によるＰＷＢ内において非機能層として使用される処理済みの拘束コア層が、図１２ｄに示されている。拘束コア２１２ｃは、第３パターンのクリアランスホール２６６を含んでいる。
【００９３】
図１１に示されている製造プロセスとの関係において前述したように、ラミネーションサイクルのための準備作業として、プリプレグの層、誘電性コア材料の層、及び導電性材料の層（レイア）と共に、準備した拘束コア材料を配置している。本発明の一実施例による拘束コア、プリプレグ、誘電性コアの層、及び導電性材料の層の積層体が図１３ａに示されている。まず、導電性材料（このケースにおいては、銅フォイル）を採取し、銅フォイル上に第１プリプレグ２７４を積層することにより、積層体２７０を構成している。図示の実施例においては、銅フォイル２７２及び第１プリプレグ２７４は、当業者によって利用されている周知の製造法の中のいずれかを使用して製造されている。
【００９４】
次いで、拘束コア層２１２ｂを第１プリプレグ２７４上に配置している。前述のように、拘束コア層は、クリアランスホールのパターン２６４を穿孔することによって準備可能である。拘束コア層２１２ｂは、積層体内において電源層として機能している。次いで、第２プリプレグ２７６を拘束コア層２１２上に配置している。次いで、両面が導電性材料２８０によってクラッディングされたラミネート２７８を第２プリプレグ２７６上に配置している。通常、ラミネート２７８の両面の導電性層は、回路パターンによってエッチングされている。次いで、第３プリプレグ２８２をラミネート２７８上に配置している。次いで、別の拘束コア層２１２ａを第３プリプレグ２８２上に配置している。前述のように、拘束コア層は、クリアランスホールの組２６２を穿孔することによって準備可能である。拘束コア層２１２ａは、積層体内において接地層として機能している。第４プリプレグ２８４を拘束コア層２１２ａ上に配置している。第４プリプレグ層２８４上に第２の導電性材料の層２８６(このケースにおいては、銅フォイル）を配置することにより、積層体２７０を完成させている。
【００９５】
尚、図１３ａに示されている積層体は、拘束コア層のそれぞれのものの上下に１枚のプリプレグ及び１枚のラミネートを含んでいるが、その他の実施例は、複数の機能層を形成するべく、拘束コア層のそれぞれの面上に複数のパターニング済みのクラッディングされたラミネート及び／又はプリプレグを含むことができる。実際に、それぞれ、一面がクラッディングされており、且つ、拘束コアの上下に配置された２枚のプリプレグを使用して本発明によるＰＷＢを構築可能である。更には、多くの実施例は、誘電性層によって分離された複数の拘束コア及び導電性材料の層を含んでいる。
【００９６】
一実施例においては、拘束コア層２１２ａ及び２１２ｂの両面上において使用されているプリプレグ層は、１０６タイプのプリプレグなどの非常に大きな樹脂含有量を具備している。通常の１０６プリプレグの樹脂含有量は、７０容積％を超過している。その他の実施例においては、拘束コア層２１２ａ及び２１２ｂの両面上において使用されているプリプレグ層は、穿孔されたクリアランスパターンを充填するのに十分な樹脂を具備しており、且つ、ラミネーションの後に平坦な外部表面を提供している。別の実施例においては、拘束コア層のそれぞれの面上において複数層のプリプレグを使用することにより、クリアランスホール及びスロットを充填可能である。
【００９７】
いくつかの実施例においては、Ｒａｎｃｈｏ  Ｃｕｃａｍｏｎｇａ，  ＣＡに所在するＡｒｌｏｎ  Ｍａｔｅｒｉａｌｓ社によって製造されている４４Ｎ１０６及び８４Ｎ１０６などのプリプレグを使用することにより、本発明の一実施例による積層体を形成可能である。その他の実施例においては、積層体は、日本のＨｉｔａｃｈｉ  Ｃｈｅｍｉｃａｌ  Ｃｏ．，  Ｌｔｄ．社によって製造されている１０８０Ｆエポキシ、日本のＨｉｔａｃｈｉ  Ｃｈｅｍｉｃａｌ  Ｃｏ．，  Ｌｔｄ．社によって製造されているポリイミドプリプレグ、Ｆｒａｎｋｌｉｎ，  Ｎｅｗ  Ｈａｍｓｈｉｒｅに所在するＰｌｙｃｌａｄ  Ｌａｍｉｎａｔｅｓ社によって製造されているＰＣＬ−ＦＲＰ−３７０  １０６（７８％ＰＣ）プリプレグ、Ｃｈａｎｄｌｅｒ，  Ａｒｉｚｏｎａに所在するＩｓｏｌａ  Ｌａｍｉｎａｔｅｓ社によって製造されているＧＩ３０、１０８０プリプレグ、Ｐｅｔｅｒｓｂｕｒｇｈ，  Ｎｅｗ  Ｙｏｒｋに所在するＴａｃｏｎｉｃ社によって製造されているＥｐｏｘｙ  １０６プリプレグ、台湾のＮａｎｙａ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｒｐｏｒａｔｉｏｎ社によって製造されているＥｐｏｘｙ  １０６プリプレグを含むことができる。一実施例においては、２層の１０６プリプレグをそれぞれの拘束コアのそれぞれの面上において使用している。その他の実施例においては、拘束コアの厚さが０．０１２”を上回っている場合には、拘束コアのそれぞれの面上において２つを上回る数の層の１０６プリプレグを使用可能である。
【００９８】
又、その他の実施例においては、拘束コアのそれぞれの面上においてＲＣＣ（Ｒｅｓｉｎ  Ｃｏａｔｅｄ  Ｃｏｐｐｅｒ）フォイルを使用することにより、クリアランスパターンを充填することも可能である。
【００９９】
いくつかの実施例においては、拘束コアの厚さは、最大で０．０１２”であってよい。多くの実施例においては、拘束コアの厚さは、０．０１０”に限定されており、いくつかの実施例においては、厚さは、０．０８０”に限定されている。
【０１００】
図１１に示されている製造プロセスとの関連において前述したように、積層体２７０に対してラミネーションサイクルを実行している。ラミネーションサイクルの特性は、積層体２７０内において使用されているプリプレグ及び誘電性層の特性によって左右される。樹脂及びプリプレグの製造者は、ラミネーションの際に推奨される温度及び圧力条件を規定している。ＰＷＢの構築に使用されている様々な材料の製造者の推奨内容に準拠することにより、ラミネーションサイクルを実行可能である。
【０１０１】
ラミネーションサイクルにより、図１３ｂに示されている本発明の一実施例による印刷配線基板サブアセンブリ２７０’が製造される。ラミネーションサイクルの結果として、誘電性樹脂が、誘電性プリプレグ２７４及び２７６からリフローし、拘束コア２１２ｂ内のクリアランスホールのパターン２６４’を充填している。同様に、誘電性樹脂は、誘電性プリプレグ２８２及び２８４からリフローし、拘束コア２１２ａ内のクリアランスホール２６２’を充填している。又、これらの様々なプリプレグ層は、積層体２７０’内の層を１つに接合している。
【０１０２】
貫通したＰＴＨが穿孔されている印刷配線基板サブアセンブリが図１４に示されている。印刷配線基板サブアセンブリ２７０’’は、印刷配線基板サブアセンブリの層のそれぞれのものを貫通して延長するＰＨＴ２９０を含んでいる。拘束コア２１２ａ及び２１２ｂは、機能層である。ＰＴＨが拘束コアと交差しているいくつかの場所において、樹脂が充填されたクリアランスホール２６２’’は、拘束コアとスルーホールの鍍金されたライニングを電気的に絶縁している。ＰＴＨが拘束コアと交差しているいくつかの場所において、スルーホールの鍍金されたライニングは、拘束コアの材料に直接的に接触している。これらの場所２９２においては、ＰＴＨと拘束コアの間に電気的な接続が存在している。類似の印刷配線基板サブアセンブリが図１５に示されている。印刷配線基板サブアセンブリ２７０’’’は、非機能的な又は構造的な層としてのみ機能する２つの拘束コア３４を含んでいる。印刷配線基板サブアセンブリ２７０’’’内のＰＴＨのそれぞれのものは、樹脂によって充填されたクリアランスホール２６２’’’によって拘束コアから電気的に絶縁されている。
【０１０３】
厚い銅コア、厚い金属コア、ＣＩＣ（Ｃｏｐｐｅｒ−Ｉｎｖａｒ−Ｃｏｐｐｅｒ）、ＣＭＣ（Ｃｏｐｐｅｒ−Ｍｏｌｙｂｄｅｎｕｍ−Ｃｏｐｐｅｒ）などの材料をＰＷＢ内において使用することにより、熱及び熱膨張係数（ＣＴＥ）の制御問題を解決している。厚い金属は、通常、処理が困難であり、且つ、製造するのに特殊なプロセスを必要としている。特殊なエッチング化学薬品を使用することにより、クリアランスパターンを製造可能である。或いは、この代わりに、前述のプロセスに類似した穿孔プロセスを使用することにより、クリアランスホールをパターニングすることも可能である。但し、通常は、クリアランスホールの穿孔の際に、厚い金属層を積層することは不可能である。クリアランスホールの穿孔の際に拘束コアを積層する能力は、複数のコアを同時に穿孔可能であることから、製造のスループットを向上させることができる。厚い金属コアを使用する際に発生し得る更なる問題は、ドリルビットが小さいほど、厚い金属層に穿孔する際に偏向及び／又は破損する傾向があるため、金属コアのＰＷＢを貫通して穿孔可能なＰＴＨのサイズには、制限が存在しているという点にある。
【０１０４】
金属コアを有するＰＷＢを構築する方法が図１６に示されている。プロセス３００は、ＣＩＣ、ＣＭＣ、及び／又は厚い銅などの金属コアを含むＰＷＢを製造するプロセスについて記述している。金属コアを準備している（３０４）。更に、ＰＷＢの内部層を準備している（３０２）。通常、準備は、内部金属層上に回路をパターニングする段階を含んでいる。前述の穿孔方法の中のいずれかを使用してクリアランスホールを金属コア上にパターニング可能である（３０６）。金属エッチング化学反応を使用することにより、クリアランスホールパターンを金属コアに生成することも可能である（３０８）。多くの例においては、金属層に対して特殊な表面処理を適用することにより、ＰＷＢ内のその他の層との接合を円滑に実行することが望ましい（３１０）。前述のプロセスとは異なり、クリアランスホールパターンをラミネーションの際に樹脂によって充填してはいない。その代わりに、ラミネーションの前にクリアランスホールパターンを樹脂によって充填している。いくつかの実施例においては、スクリーニング法を使用し、適切な充填材材料を含む樹脂によってクリアランスホールを充填している（３１２）。クリアランスホールを充填するべく使用される樹脂は、液体の形態であってもよく、ペーストの形態であってもよく、或いは、粉の形態であってもよい。次いで、樹脂製造者によって推奨されている温度において金属層をベーキング及びプレスすることにより、樹脂を硬化又は半硬化させている。次いで、内部層と共に、充填した金属コア層を配置して積層体を形成し、ラミネーションプロセスを実行している。次いで、様々なプロセスを実行してＰＷＢを完成させている（３１８）。尚、以上のプロセスは、単一のラミネーションサイクルを含んでいるが、その他の実施例においては、第１のラミネーションサイクルにおいて、パターニング済みの金属拘束コアをＢステージ誘電性プリプレグ及びＰＷＢのその他の層を構築するべく使用されている材料と結合可能であり、後続のラミネーションサイクルにおいて、ＰＷＢを完成可能である。
【０１０５】
これらの別個の孔の充填に関する制限と、厚い金属拘束コアの使用と関連した相対的に小さな鍍金スルーホールの使用に関する制約は、その他のタイプの拘束コア材料によって金属コアを置換することより、克服可能である。
【０１０６】
本発明の一実施例による、拘束コア内の異なる領域にわたって異なる物理的な特性を具備する異なる材料を利用した導電性拘束コアを含む、ＰＷＢを構築する方法が、図１７に示されている。方法３４０は、拘束コア材料を準備する段階を伴っている（３４２）。拘束コア材料の準備段階の一部として、拘束コア材料の部分を除去している。次いで、ラミネーションのための準備作業として、誘電性層及び導電性材料の層と共に、準備した拘束コア材料を配置している（３４４）。誘電性層及び導電性材料の層は、クラッディングされた又はクラッディングされていないプリプレグ及びラミネートの形態であってよい。次いで、ラミネーションサイクルを実行し、印刷配線基板サブアセンブリを生成している（３４６）。印刷配線基板サブアセンブリの一部に孔を穿孔可能であり（３４８）、これらの孔のライニングを導電性及び／又は熱伝導性材料によって鍍金可能である（３４９）。鍍金した印刷配線基板サブアセンブリを印刷及びエッチングすることにより、完成品のＰＷＢを形成している（３５０）。次いで、ＰＷＢの仕上げを実行した後に（３５２）、コンポーネントをＰＷＢ上に取り付け可能である。尚、以上のプロセスは、単一のラミネーションサイクルを含んでいるが、その他の実施例においては、第１のラミネーションサイクルにおいて、パターニング済みのベース及びインサート材料をＢステージ誘電性プリプレグ及びＰＷＢのその他の層を構築するべく使用されている材料と結合可能であり、後続のラミネーションサイクルにおいて、ＰＷＢを完成可能である。
【０１０７】
本発明の一実施例による、図１７に示されている製造プロセスにおいて利用されている材料及び印刷配線基板サブアセンブリが、図１８ａ〜図１８ｈに示されている。前述のように、図１７に示されているＰＷＢを製造するプロセスは、拘束コア材料３６０を準備する段階を含んでいる。この材料は、図９に示されている層２１２に類似している。
【０１０８】
図示の実施例においては、拘束コア材料３６０は、非誘電性であり、且つ、両面が銅などの導電性材料の層によってクラッディングされている。その他の実施例においては、拘束コア材料３６０は、一面がクラッディングされていてもよく、或いは、クラッディングされていなくてもよい。拘束コア材料が非誘電性である実施例においては、通常、ラミネーションの前における拘束コア材料の事前穿孔が必要である。
【０１０９】
拘束コア材料は、クリアランスホール３６４及びクリアランスチャネル３６６を穿孔することにより、準備可能である。クリアランスチャネルは、互いに非常に近接した状態においていくつかの孔を穿孔することにより、又はルーターを使用することにより、製造可能である。穿孔されたクリアランスホール及びチャネルは、最終的に樹脂によって充填されることになり、これらは、ＰＷＢを貫通して穿孔されたＰＴＨから非誘電性拘束コア材料を電気的に絶縁可能である。
【０１１０】
製造プロセスの一部として、ラミネーションサイクルのための準備作業として、誘電性層３７０及び導電性材料の層３７２と共に、準備した拘束コア材料を配置している（３４４）。このプロセスは、図１８ｃ〜１８ｅを参照することにより、理解可能である。まず、両面が導電性材料３７２によってクラッディングされたラミネート３７４を採取し、このクラッディングされたラミネート上に第１プリプレグ３７６を積層することにより、材料を配置している。通常、プリプレグに隣接している導電性層は、回路パターンによってエッチングされている。図示の実施例においては、クラッディングされたラミネート３７４及び第１プリプレグ３７６は、当業者によって利用されている周知の製造法の中のいずれかを使用して製造されている。
【０１１１】
次いで、拘束コア材料３６０を第１プリプレグ３７６上に配置している。前述のように、拘束コア材料は、クリアランスホール３６４及びクリアランスチャネル３６６を穿孔することにより、準備可能である。拘束コア材料３６０によって形成された層上に第２プリプレグ層３８０を配置することにより、構成３７８を完成させている。次いで、第２プリプレグ上に両面が導電性材料によってクラッディングされたラミネート３８２を配置している。第２プリプレグに隣接している導電性層３７２は、回路パターンによって事前エッチング可能である。この結果得られた構成が図１８ｅに示されている。尚、図示の実施例は、拘束コア材料３６０の上下に１枚のプリプレグ及び１枚のラミネートを含んでいるが、その他の実施例は、複数の機能層を形成するべく、拘束コア材料３６０のそれぞれの面上に複数のパターニング済みのクラッディングされたラミネート及び／又はプリプレグを含むことができる。実際に、本発明によるＰＷＢは、拘束コアによって形成された層の上下に配置され、且つ、それぞれ、一面がクラッディングされている２枚のプリプレグを使用して構築可能である。更には、多くの実施例は、拘束コア材料を少なくとも１つの誘電性材料と結合することによって形成された複数の層を含んでいる。
【０１１２】
次いで、ラミネーションサイクルを実行している（３４６）。ラミネーションサイクルの特性は、プリプレグ及び構成３７８内に使用されている誘電性層の特性によって左右される。樹脂、プリプレグ、及びラミネートの製造者は、ラミネーションの際に推奨される温度及び圧力条件を規定している。ラミネーションサイクルは、ＰＷＢの構築に使用されている様々な材料の製造者の推奨内容に準拠することによって実行可能である。
【０１１３】
ラミネーションサイクルにより、図１８ｆに示されている本発明の一実施例による印刷配線基板サブアセンブリ３８４が製造される。ラミネーションサイクルの結果として、樹脂３８６が、クリアランスチャネルギャップを充填し、且つ、層を１つに接続している。又、樹脂３８６は、クリアランスホール３６４をも充填しており、且つ、導電性材料の層３９０及び３９１を拘束コア３６０によって形成された層３２０’に接合している。
【０１１４】
印刷配線基板サブアセンブリにスルーホールを穿孔している（４８）。本発明の一実施例による穿孔された印刷配線基板サブアセンブリが、図１８ｇに示されている。印刷配線基板サブアセンブリは、印刷配線基板サブアセンブリの層のそれぞれのものを貫通して延長するいくつかの孔３９２を含んでいる。
【０１１５】
孔の穿孔が完了した後に、孔を鍍金し（３４９）、導電性材料の層を印刷及びエッチングしている（３５０）。これらのプロセスにより、ＰＷＢの層上及びこれらの間に回路が生成される。前述のように、機能層は、導電性材料の層及び層３２０’の領域を含むことができる。機能層間に生成された回路を使用することにより、電気信号を搬送可能である。この結果、完成品のＰＷＢ（即ち、電子装置が接続又は取り付けられる対象であるＰＷＢ）を形成可能である。
【０１１６】
前述のプロセスを使用することにより、ベリードビア、ブラインドビア、及び／又はマイクロビアを含むＰＷＢを製造することも可能である。類似のプロセス段階を使用することにより、少なくとも１つの拘束コアを具備した集積回路基板（ＩＣ基板又はパッケージ基板）を製造可能である。
【０１１７】
先程概説したプロセスの多くは、拘束コア内にスロットを形成する段階を含んでいる。次に図１９〜図２１を参照すれば、ドリルの効果的な使用を伴う、ドリルを使用してスロットを生成する技法が示されている。
【０１１８】
本発明の一実施例によるクリアランスホール及びスロット（又は、クリアランスチャネル）のパターンによって穿孔された拘束コアの平面図が図１９に示されている。拘束コア４００は、クリアランスホール４０４及びクリアランスチャネル４０２を含んでいる。クリアランスチャネルは、クリアランスホールが互いに過剰に近接するか又はクリアランスホールが互いにオーバーラップした結果として製造されている。拘束コア層上のクリアランスチャネルは、複数のＰＴＨが近接した状態において拘束コアを貫通している部分、或いは、印刷配線基板の仕上げの後に拘束コアの断面露出が望ましくない部分（即ち、印刷配線基板のエッジや仕上げが完了したＰＷＢのエリア内の切り取られた領域の断面壁などの場所）に配置可能である。一般的に、クリアランスチャネルは、機械的な穿孔、レーザー穿孔、ＣＮＣルーティング、打ち抜き、レーザー切断、ウォータージェット切断プロセス、又はこれらのプロセスの組み合わせによって拘束コア内に形成可能である。複数の鍍金スルーホールが近接した状態にあるＰＷＢのエリアに配置されるクリアランスチャネルは、機械的な穿孔、レーザー穿孔、又はレーザー切断によって形成可能であり、この理由は、これらのプロセスが、ＣＮＣルーティグ、打ち抜き、及ぶウォータージェット切断プロセスよりも厳格且つ正確であるためである。高度な精度が必要とされる場所には、機械的な穿孔及びレーザー穿孔プロセスが好ましい。
【０１１９】
クリアランスチャネルは、１つの材料を拘束コアから電気的に絶縁するべく穿孔されているという点において、鍍金スルーチャネルと異なっている。クリアランスチャネルは、通常、ＰＴＨよりも相当に幅が広くなっている。鍍金スルーチャネルは、通常、ＰＷＢと電気コンポーネントのリードの間に電気的な接続を生成するチャネルである。本発明の一実施例による鍍金スルーチャネルが図２０ａに示されている。チャネル４１０は、非常に滑らかな壁のプロファイル４１２を含んでいる。チャネルを使用してコンポーネントのリードを収容している実施例においては、このような壁は、リードの挿入を円滑に実行可能である。滑らかな壁のプロファイル４１２は、１〜３ミル（２５．４ミクロン〜７６．２ミクロン）のピッチ（好ましくは、１ミル（２５．４ミクロン）のピッチ）などの非常に微細なピッチにおいて複数の穴を穿孔することによって形成可能である。１ミル（２５．４ミクロン）のピッチの場合には、１０００個の孔により、１．０インチ（２．５４センチメートル）の長さの鍍金スルーチャネルが形成される。
【０１２０】
前述のように、クリアランスチャネルは、通常、鍍金スルーチャネルよりも幅が広くなっており、且つ、相対的に大きな直径のツールを使用して生成されている。クリアランスチャネルが図２０ｂに示されている。クリアランスチャネル４２０は、鍍金スルーチャネルのものに類似した滑らかな表面４２２を具備している。クリアランスチャネル４２０を生成するべく穿孔された複数の孔４２６は、非常に微細なピッチを具備している。図２０ｂにおいて観察できるように、クリアランスチャネルの壁は、完全に滑らかではない。反復的な穿孔プロセスと関連した波状の凹凸が存在している。ノッチの高さ４２４（即ち、壁の材料がチャネル内に延長している程度、図２１ｂを参照されたい）は、非常に小さく、０．５ミル未満である。このような滑らかなクリアランスチャネルの壁のプロファイルを実現するには、多数の孔が必要である。
【０１２１】
拘束コアにクリアランスチャネルを生成する際に、常に滑らかな壁が必要とされるわけではない。図２０ｃ及び図２０ｄにおいて観察されるように、相対的に粗いピッチを使用することにより、クリアランスチャネルを形成可能である（図２０ｃ及び図２０ｄのクリアランスチャネル４３０及び４４０を参照されたい）。図示されているクリアランスチャネルは、壁のプロファイル４２２ほどに滑らかではない壁のプロファイル４３２及び４４２を具備している。相対的に粗いピッチは、ニッチの高さ４３４及び４４４を増大させることになる。多くの実施例においては、相対的に粗いピッチを使用することにより、ノッチ間の距離に等しい幅を有するチャネルを穿孔可能である。この結果、必要なチャネル幅の内部に入り込んだノッチを具備していない粗い仕上げを具備したチャネルを生成可能である。チャネルを形成するのに必要な孔の数を低減することにより、クリアランスホース及びチャネルパターンを拘束コアに穿孔する際のスループットを大幅に向上可能である。
【０１２２】
いくつかの実施例においては、ノッチの長さは、ラミネーションの際にノッチが折れるリスク及びＰＴＨと拘束コア間の短絡の可能性が生じるリスクによって制限されている。好ましくは、拘束コアのクリアランスチャネル内のノッチの高さは、３ミル（７６．２ミクロン）未満である。更に好ましくは、クリアランスチャネル内のノッチの高さは、１ミル（２５．４ミクロン）以下である。
【０１２３】
ノッチのサイズをクリアランスホールのピッチ及びドリルの直径に関係付けた表が図２１ａに示されている。例えば、孔のサイズが２８ミルである場合には、孔のピッチを１０ミルに増大しても、ノッチのサイズは、依然として、十分に１．０ミル未満となっている。この例は、鍍金スルーチャネルのものに匹敵する壁の滑らかさを実現するのに必要とされる孔の数における１／１０の低減を実証している。
【０１２４】
以上の実施例は、代表的なものとして開示されているものであり、本発明の範囲を逸脱することなしに、更なる変形、置換、及び変更を前述のシステムに対して実施可能であることを理解されたい。例えば、図２の参照符号２０又は図７の参照符号１３９の拘束コアに類似した複数の層を単一のＰＷＢに含むことができる。又、ベース材料及びインサート材料の組み合わせを機能層又は非機能層として使用することも可能である。ベース材料及びインサート材料を使用して機能層を形成している実施例においては、機能層は、接地層、電源層、又はスプリットプレーン層として使用可能である。更には、任意の種類の誘電性及び導電性材料をベース材料又はインサート材料として使用可能である。更には、切り取り及びインサートは、任意の形状であってよく、複数のインサートをベース材料の単一の切り取り領域内に配置することも可能である。従って、本発明の範囲は、図示の実施例によってではなく、添付の請求項及びその等価物によって決定する必要がある。
【図１】
2015039002.tif 000003
【図２】
2015039002.tif 000004
【図３】
2015039002.tif 000005
【図４ａ】
2015039002.tif 000006
【図４ｂ】
2015039002.tif 000007
【図４ｃ】
2015039002.tif 000008
【図４ｄ】
2015039002.tif 000009
【図４ｅ】
2015039002.tif 000010
【図４ｆ】
2015039002.tif 000011
【図４ｇ】
2015039002.tif 000012
【図４ｈ】
2015039002.tif 000013
【図５】
2015039002.tif 000014
【図６ａ】
2015039002.tif 000015
【図６ｂ】
2015039002.tif 000016
【図６ｃ】
2015039002.tif 000017
【図６ｄ】
2015039002.tif 000018
【図６ｅ】
2015039002.tif 000019
【図６ｆ】
2015039002.tif 000020
【図６ｇ】
2015039002.tif 000021
【図６ｈ】
2015039002.tif 000022
【図６ｉ】
2015039002.tif 000023
【図６ｊ】
2015039002.tif 000024
【図６ｋ】
2015039002.tif 000025
【図７】
2015039002.tif 000026
【図８】
2015039002.tif 000027
【図９】
2015039002.tif 000028
【図１０】
2015039002.tif 000029
【図１１】
2015039002.tif 000030
【図１２ａ】
2015039002.tif 000031
【図１２ｂ】
2015039002.tif 000032
【図１２ｃ】
2015039002.tif 000033
【図１２ｄ】
2015039002.tif 000034
【図１３ａ】
2015039002.tif 000035
【図１３ｂ】
2015039002.tif 000036
【図１４】
2015039002.tif 000037
【図１５】
2015039002.tif 000038
【図１６】
2015039002.tif 000039
【図１７】
2015039002.tif 000040
【図１８ａ】
2015039002.tif 000041
【図１８ｂ】
2015039002.tif 000042
【図１８ｃ】
2015039002.tif 000043
【図１８ｄ】
2015039002.tif 000044
【図１８ｅ】
2015039002.tif 000045
【図１８ｆ】
2015039002.tif 000046
【図１８ｇ】
2015039002.tif 000047
【図１８ｈ】
2015039002.tif 000048
【図１９】
2015039002.tif 000049
【図２０ａ】
2015039002.tif 000050
【図２０ｂ】
2015039002.tif 000051
【図２０ｃ】
2015039002.tif 000052
【図２０ｄ】
2015039002.tif 000053
【図２１ａ】
2015039002.tif 000054
【図２１ｂ】
2015039002.tif 000055
【手続補正書】
【提出日】平成26年10月6日(2014.10.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
導電性拘束コアと少なくとも１つの導電性材料の層とを含み、前記導電性拘束コアと前記少なくとも１つの導電性材料の層は電気的に接続されている印刷配線基板を構築する方法において、前記方法は、
導電性拘束コアに穿孔してクリアランスパターンを形成する段階と、
前記クリアランスパターンが穿孔された拘束コアと、該コアのそれぞれの面上に形成された、樹脂を含む誘電性材料のＢステージ（半硬化）層と、前記少なくとも１つの導電性材料の層を形成するために前記誘電性材料のＢステージ（半硬化）層の少なくとも一方の上に形成された追加の材料層と、を含む積層体を形成する段階であって、前記積層体は、前記積層体内での層のラミネーションによって完成後の印刷配線基板において複数の機能層が形成されるように配列されており、前記機能層は電子装置間における電気接続を確立すると共に／又は、電源又は接地電圧の基準電位を含む信号を搬送する回路を収容するべく意図された層であり、
前記積層体にラミネーションサイクルを実行することによって、前記誘電体のＢステージ（半硬化）層内の前記樹脂を再流動させて前記導電性拘束コアの前記クリアランスパターン内を充填する段階と、
前記ラミネーションサイクルの実行後に、前記積層体に、スルーホールを穿孔し、更に前記導電性拘束コアと前記少なくとも１つの導電材料の層との間に少なくとも１つの電気的接続を形成する為に前記穿孔されたスルーホールに鍍金する段階と、を有し、
前記積層体を形成する段階において、前記樹脂を含む誘電性材料のＢステージ（半硬化）層は、少なくとも、前記拘束コアの前記クリアランスパターン内を充填しかつ前記ラミネーションサイクルの実行後に平坦な外側表面を提供するために充分な量の樹脂を含む、方法。
【請求項２】
前記導電性拘束コアは、２つの主表面を具備しており、１つの主表面からもう１つのものに電気を直接的に伝達可能である、請求項１記載の方法。
【請求項３】
前記導電性拘束コアは、１ＭＨｚにおいて６を上回る誘電率を具備している、請求項２記載の方法。
【請求項４】
前記導電性拘束コアは、樹脂を含浸させた繊維質材料を使用して構築されている、請求項２記載の方法。
【請求項５】
前記繊維質材料は、炭素繊維である、請求項４記載の方法。
【請求項６】
前記炭素繊維は、金属被覆されている、請求項５記載の方法。
【請求項７】
前記導電性拘束コアは、厚い金属層から構築されている、請求項２記載の方法。
【請求項８】
ラミネーションサイクルの実行の前に、前記導電性拘束コアの前記クリアランスパターン内に樹脂をスクリーニングする段階を更に有する、請求項７記載の方法。
【請求項９】
前記積層体を形成する段階において、前記積層体はクリアランスパターンが形成された複数の導電性拘束コアを含み、当該拘束コアにはラミネーション位置決め孔が形成されている、請求項１記載の方法。
【請求項１０】
前記ラミネーションサイクルの実行前に、前記導電性拘束コアを印刷及びエッチングして破片を除去する段階を更に有する、請求項９記載の方法。
【請求項１１】
前記誘電体のＢステージ（半硬化）層は、プリプレグであり、
前記積層体は、導電性材料の層を含んでいる、請求項１記載の方法。
【請求項１２】
前記誘電体のＢステージ（半硬化）層は、少なくとも７０容積％の樹脂含有量を含む、請求項１記載の方法。
【請求項１３】
前記導電性拘束コアは、前記導電性拘束コアを構成するベース基板材料の一部を除去し、当該除去部分にインサート基板材料を収容させて構成した、少なくとも１つのインサート領域を備える、請求項１記載の方法。
【請求項１４】
所望の物理的特性を有するベース基板材料を選択する段階と、
前記ベース基板材料の一部分を除去する段階と、
所望の物理的特性を有するインサート基板材料を選択する段階と、
前記インサート基板材料から、前記ベース基板材料の前記除去された部分内に収容可能である一片を切り出す段階と、
前記切り出した一片を前記ベース基板材料の前記除去された部分に収容する段階と、
前記ベース基板材料及び前記インサート基板材料の一片を含む前記導電性拘束コアを、前記積層体の一部として配置する段階と、
を更に有する、請求項１３記載の方法。
【請求項１５】
所望の物理的特性を有する基板材料を選択し、
前記基板材料の一部分を除去し、
前記印刷配線基板上に取り付けるべきコンポーネントの熱膨張係数に整合する熱膨張係数を有するインサート基板材料を選択し、
前記インサート基板材料の、前記基板材料の前記除去された一部分内に収容され得る一片をカットし、更に、
前記積層体の一部として前記基板材料と前記インサート基板材料の一片を配置する、請求項１３記載の方法。
【請求項１６】
前記ベース基板材料は、炭素、樹脂を含浸する炭素繊維、金属被覆されかつ樹脂を含浸する繊維、固体炭素板、Ｃ−ＳｉＣ、ＣＩＣ、ＣＭＣ、ＣＶＤダイアモンド、ＤＬＣ、炭素複合材料、黒鉛複合材料、金属マトリックス複合材料および、ポリマー含浸炭素ナノチューブ、アラミド、ケプラー、Ｅガラス、Ｓガラス、石英、および液晶ポリマーの何れか１個を含み、
前記インサート基板材料は、炭素、炭素繊維、樹脂を含浸する炭素繊維、金属被覆されかつ樹脂を含浸する炭素繊維、固体炭素板、Ｃ−ＳｉＣ、ＣＩＣ、ＣＭＣ、ＣＶＤダイアモンド、ＤＬＣ、炭素複合材料、黒鉛複合材料、金属マトリックス複合材料および、ポリマー含浸炭素ナノチューブ、アラミド、ケプラー、Ｅガラス、Ｓガラス、石英、および液晶ポリマーの何れか１個を含む、請求項１３記載の方法。
【外国語明細書】
2015039002000001.pdf