(57)【要約】      （修正有）【課題】性能改善を有するアンチヒューズＯＴＰメモリセル及びメモリの製造方法と操作方法を提供する。【解決手段】アンチヒューズメモリセル２００は、アンチヒューズユニット２０６と、選択トランジスタ２０８とを含む。アンチヒューズユニット２０６は、基板２０２の上のアンチヒューズ層２１０及びアンチヒューズゲート２１２と、アンチヒューズ層の下方の基板内に配置された修正された拡張ドーピング領域２１４と、アンチヒューズゲートの２つの対向する側にある基板内に配置されたドーピング領域２１６、２１８とを含む。選択トランジスタ２０８は、選択ゲート２２０と、ゲート誘電体層２２２と、ドーピング領域２１８、２２４とを含む。ドーピング領域２１８、２２４は、それぞれ、基板内で選択ゲートの２つの対向する側に配置される。ドーピング領域、アンチヒューズ層及びアンチヒューズゲートは、バラクターを形成する。【選択図】図１ｂ
2015198253.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に配置され、前記基板は第１導電型を有し、
前記基板の上に配置されたアンチヒューズゲートと、
前記アンチヒューズゲートと前記基板の間に配置されたアンチヒューズ層と、
第２導電型を有し、前記アンチヒューズ層の下方の前記基板内に配置された修正された拡張ドーピング領域と、
前記第２導電型を有し、それぞれ前記基板内で前記アンチヒューズゲートの２つの対向する側に配置された第１ドーピング領域および第２ドーピング領域と
を含み、前記アンチヒューズ層、前記アンチヒューズゲートおよび前記修正された拡張ドーピング領域がバラクターを形成するアンチヒューズユニットと、
前記基板の上に配置され、
前記基板の上に配置された選択ゲートと、
前記選択ゲートと前記基板の間に配置されたゲート誘電体層と、
前記第２導電型を有し、それぞれ前記基板内で前記選択ゲートの２つの対向する側に配置された前記第２ドーピング領域および第３ドーピング領域と
を含む選択トランジスタと
を含む性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項２】
前記アンチヒューズ層の厚さが、前記ゲート誘電体層の厚さと等しい請求項１に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項３】
前記選択トランジスタが、コア金属酸化膜半導体トランジスタである請求項１または２に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項４】
前記選択トランジスタが、さらに、
前記第２導電型を有し、前記選択ゲートと前記第２ドーピング領域の間に配置され、接合深さが、前記修正された拡張ドーピング領域の接合深さと同じであり、ドーピング濃度が、前記修正された拡張ドーピング領域のドーピング濃度と同じである軽ドーピング領域と、
前記第２導電型を有し、前記選択ゲートと前記第３ドーピング領域の間に配置され、接合深さが、前記修正された拡張ドーピング領域の前記接合深さよりも浅く、ドーピング濃度が、前記修正された拡張ドーピング領域の前記ドーピング濃度よりも高いソース／ドレイン拡張と
を含む請求項１〜３のいずれか１項に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項５】
前記選択トランジスタが、入力／出力金属酸化膜半導体トランジスタである請求項１に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項６】
前記選択トランジスタが、さらに、
前記第２導電型を有し、前記選択ゲートと前記第２ドーピング領域の間に配置された軽ドーピング領域と、
前記第２導電型を有し、前記選択ゲートと前記第３ドーピング領域の間に配置されたソース／ドレイン拡張と
を含み、前記軽ドーピング領域、前記ソース／ドレイン拡張および前記修正された拡張ドーピング領域の接合深さが同じであり、前記軽ドーピング領域、前記ソース／ドレイン拡張および前記修正された拡張ドーピング領域のドーピング濃度が同じである請求項１または５に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項７】
前記選択トランジスタが、デュアルゲート誘電体層金属酸化膜半導体トランジスタであり、前記第２ドーピング領域に近い前記ゲート誘電体層の厚さが、前記第３ドーピング領域に近い前記ゲート誘電体層の厚さよりも厚い請求項１に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項８】
前記選択トランジスタが、さらに、
前記第２導電型を有し、前記選択ゲートと前記第２ドーピング領域の間に配置され、接合深さが、前記修正された拡張ドーピング領域の接合深さと同じであり、ドーピング濃度が、前記修正された拡張ドーピング領域のドーピング濃度と同じである軽ドーピング領域と、
前記第２導電型を有し、前記選択ゲートと前記第３ドーピング領域の間に配置され、接合深さが、前記修正された拡張ドーピング領域の前記接合深さよりも浅く、ドーピング濃度が、前記修正された拡張ドーピング領域の前記ドーピング濃度よりも高いソース／ドレイン拡張と
を含む請求項１または７に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項９】
前記第１導電型が、Ｐ型およびＮ型のうちの１つであり、前記第２導電型が、前記Ｐ型および前記Ｎ型のうちの別の１つである請求項１〜８のいずれか１項に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１０】
前記修正された拡張ドーピング領域が、ウェルである請求項１〜９のいずれか１項に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１１】
前記ウェルの一部が、前記選択ゲートの下部に延伸する請求項１０に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１２】
前記選択トランジスタが、コア金属酸化膜半導体トランジスタである請求項１１に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１３】
前記選択トランジスタが、さらに、
前記第２導電型を有し、前記選択ゲートと前記第３ドーピング領域の間に配置された軽ドーピング領域を含む請求項１２に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１４】
前記選択トランジスタが、入力／出力金属酸化膜半導体トランジスタである請求項１１に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１５】
前記選択トランジスタが、さらに、
前記第２導電型を有し、前記選択ゲートと前記第３ドーピング領域の間に配置された軽ドーピング領域を含む請求項１４に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１６】
前記ウェルの一部が、前記第２ドーピング領域の下部に延伸する請求項１０に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１７】
前記選択トランジスタが、デュアルゲート誘電体層金属酸化膜半導体トランジスタであり、前記第２ドーピング領域に近い前記ゲート誘電体層の厚さが、前記第３ドーピング領域に近い前記ゲート誘電体層の厚さよりも厚い請求項１６に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１８】
前記選択トランジスタが、さらに、
前記第２導電型を有し、前記選択ゲートと前記第２ドーピング領域の間に配置された軽ドーピング領域と、
前記第２導電型を有し、前記選択ゲートと前記第３ドーピング領域の間に配置され、接合深さが、前記軽ドーピング領域の前記接合深さよりも浅く、ドーピング濃度が、前記軽ドーピング領域の前記ドーピング濃度よりも高いソース／ドレイン拡張と
を含む請求項１７に記載の性能改善を有するアンチヒューズワンタイムプログラマブルメモリセル。
【請求項１９】
基板の上に配置された選択トランジスタと、前記選択トランジスタに直列に接続されたアンチヒューズユニットとを含むメモリセルの操作方法であって、前記アンチヒューズユニットが、前記基板の上に順番に配置されたアンチヒューズ層およびアンチヒューズゲートと、前記アンチヒューズ層の下方の前記基板内に配置された修正された拡張ドーピング領域と、前記基板内で前記アンチヒューズゲートの２つの対向する側に配置された第１ドーピング領域および第２ドーピング領域とを含み、前記アンチヒューズ層、前記アンチヒューズゲートおよび前記修正された拡張ドーピング領域が、バラクターを形成し、前記選択トランジスタが、選択ゲートと、前記基板内で前記選択ゲートの２つの対向する側にそれぞれ配置された前記第２ドーピング領域および第３ドーピング領域とを含み、前記メモリセルの前記操作方法が、
読み取り操作において、前記選択ゲートに第１電圧を印加し、前記第３ドーピング領域に第２電圧を印加し、前記アンチヒューズゲートに第３電圧を印加し、前記第１電圧が、前記選択トランジスタのチャネルをオンにするのに十分であり、前記メモリセルに記憶されたデータが、前記アンチヒューズゲートを介して前記メモリセルのチャネル電流を検出することにより決定されるメモリセルの操作方法。
【請求項２０】
前記第１電圧が、前記第３電圧と等しく、前記第２電圧が、０Ｖである請求項１９に記載のメモリセルの操作方法。
【請求項２１】
一列に配列された複数のメモリセルを含むメモリの操作方法であって、各前記メモリセルが、基板の上に配置された選択トランジスタと、前記選択トランジスタに並列に接続されたアンチヒューズユニットとを含み、前記アンチヒューズユニットが、前記基板の上に順番に配置されたアンチヒューズ層およびアンチヒューズゲートと、前記アンチヒューズ層の下方の前記基板内に配置された修正された拡張ドーピング領域と、前記基板内で前記アンチヒューズゲートの２つの対向する側に配置された第１ドーピング領域および第２ドーピング領域とを含み、前記アンチヒューズ層、前記アンチヒューズゲートおよび前記修正された拡張ドーピング領域が、バラクターを形成し、前記選択トランジスタが、選択ゲートと、前記基板内で前記選択ゲートの２つの対向する側にそれぞれ配置された前記第２ドーピング領域および第３ドーピング領域を含み、複数のワード線が、それぞれ同じ行の前記メモリセルの前記選択ゲートに接続され、複数のアンチヒューズゲート線が、それぞれ同じ行の前記メモリセルの前記アンチヒューズゲートに接続され、複数のビット線が、それぞれ同じ行の前記メモリセルの前記第３ドーピング領域に接続され、前記メモリセルの前記操作方法が、
読み取り操作において、選択されたメモリセルに結合された前記ワード線に第１電圧を印加し、前記選択されたメモリセルに結合された前記ビット線に第２電圧を印加し、前記選択されたメモリセルに結合された前記アンチヒューズゲート線に第３電圧を印加し、前記第１電圧が、前記選択されたメモリセルの前記選択トランジスタのチャネルをオンにするのに十分であり、前記選択されたメモリセルに記憶されたデータが、前記選択されたメモリセルに結合された前記アンチヒューズゲートを介して前記選択されたメモリセルのチャネル電流を検出することにより決定されるメモリの操作方法。
【請求項２２】
前記第１電圧が、前記第３電圧に等しく、前記第２電圧が、０Ｖである請求項２１に記載のメモリの操作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ、およびその製造方法と操作方法に関するものであり、特に、性能改善を有するアンチヒューズ（ａｎｔｉｆｕｓｅ）ワンタイムプログラマブル（ｏｎｅ−ｔｉｍｅ  ｐｒｏｇｒａｍｍａｂｌｅ，ＯＴＰ）メモリセル、およびメモリの製造方法と操作方法に関するものである。
【背景技術】
【０００２】
不揮発性メモリは、電源供給が切れても記憶した情報を維持するメモリである。不揮発性メモリは、読み取り専用メモリ（ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ，ＲＯＭ）、ワンタイムプログラマブルメモリ（ｏｎｅ−ｔｉｍｅ  ｐｒｏｇｒａｍｍａｂｌｅ  ｍｅｍｏｒｙ，ＯＴＰ  ｍｅｍｏｒｙ）、および書き換え可能メモリ（ｒｅｗｒｉｔａｂｌｅ  ｍｅｍｏｒｙ）に分類される。さらに、半導体メモリ技術の進歩により、相補型金属酸化膜半導体（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＣＭＯＳ）装置と同じプロセスで不揮発性メモリを実装できるようになった。
【０００３】
上述したＯＴＰメモリは、ヒューズ型（ｆｕｓｅ  ｔｙｐｅ）とアンチヒューズ型（ａｎｔｉ−ｆｕｓｅ  ｔｙｐｅ）に分けられる。ヒューズ型ＯＴＰメモリは、プログラムされる前は短絡であり、プログラムされた後は開回路である。逆に、アンチヒューズ型ＯＴＰメモリは、プログラムされる前は開回路であり、プログラムされた後は短絡である。さらに、ＣＭＯＳ製造プロセスにおける金属酸化膜半導体（ｍｅｔａｌ−ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＭＯＳ）装置の特性に基づき、アンチヒューズ型ＯＴＰメモリは、ＣＭＯＳ製造プロセスで統合することができる。
【０００４】
また、ＯＴＰメモリユニットは、破裂した（ｒｕｐｔｕｒｅｄ）ゲート酸化物層に永久的な導電経路を形成する。さらに、永久的な導電経路の形成位置は、製造プロセスの変化によって変わる。そのため、ＯＴＰメモリユニットの操作方法は、通常、導電経路の異なる形成位置により、誤った判断をすることになる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、性能改善を有するアンチヒューズワンタイムプログラマブル（ＯＴＰ）メモリセルを提供する。性能改善を有するアンチヒューズＯＴＰメモリセルは、アンチヒューズゲートと基板が直接接触する位置にあるアンチヒューズ層の破裂位置によって生じる歩留り損失を防ぐことができる。
【０００６】
本発明は、メモリの操作方法を提供する。メモリの操作方法は、より少ない電圧を使用して読み取りを行い、プログラム抑制電流（ｐｒｏｇｒａｍ  ｉｎｈｉｂｉｔ  ｃｕｒｒｅｎｔ）を下げ、且つプログラム漏れ電流を改善することができる。
【課題を解決するための手段】
【０００７】
本発明は、アンチヒューズユニットと、選択トランジスタとを含むアンチヒューズＯＴＰメモリセルを提供する。アンチヒューズユニットは、基板の上に配置され、基板は、第１導電型を有する。アンチヒューズユニットは、アンチヒューズゲートと、アンチヒューズ層と、修正された拡張ドーピング領域と、第１ドーピング領域と、第２ドーピング領域とを含む。アンチヒューズゲートは、基板の上に配置される。アンチヒューズ層は、アンチヒューズゲートと基板の間に配置される。修正された拡張ドーピング領域は、第２導電型を有し、アンチヒューズ層の下方の基板内に配置される。アンチヒューズ層、アンチヒューズゲートおよび修正された拡張ドーピング領域は、バラクター（ｖａｒａｃｔｏｒ）を形成する。第１ドーピング領域および第２ドーピング領域は、第２導電型を有し、それぞれ、基板内でアンチヒューズゲートの２つの対向する側に配置される。選択トランジスタは、基板の上に配置され、選択ゲートと、ゲート誘電体層と、第２ドーピング領域と、第３ドーピング領域とを含む。選択ゲートは、基板の上に配置される。ゲート誘電体層は、選択ゲートと基板の間に配置される。第２ドーピング領域および第３ドーピング領域は、第２導電型を有し、それぞれ、基板内で選択ゲートの２つの対向する側に配置される。
【０００８】
本発明の１つの実施形態において、アンチヒューズ層の厚さは、ゲート誘電体層の厚さと等しい。
【０００９】
本発明の１つの実施形態において、選択トランジスタは、コア金属酸化膜半導体（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＭＯＳ）トランジスタを含み、選択トランジスタは、軽ドーピング領域およびソース／ドレイン拡張を有する。軽ドーピング領域は、第２導電型を有し、選択ゲートと第２ドーピング領域の間に配置される。軽ドーピング領域の接合深さは、修正された拡張ドーピング領域の接合深さと同じであり、軽ドーピング領域のドーピング濃度は、修正された拡張ドーピング領域のドーピング濃度と同じである。ソース／ドレイン拡張は、第２導電型を有し、選択ゲートと第３ドーピング領域の間に配置される。ソース／ドレイン拡張の接合深さは、修正された拡張ドーピング領域の接合深さよりも浅く、ソース／ドレイン拡張のドーピング濃度は、修正された拡張ドーピング領域のドーピング濃度よりも高い。
【００１０】
本発明の１つの実施形態において、選択トランジスタは、入力／出力（Ｉ／Ｏ）ＭＯＳトランジスタを含む。選択トランジスタは、軽ドーピング領域およびソース／ドレイン拡張を有する。軽ドーピング領域は、第２導電型を有し、選択ゲートと第２ドーピング領域の間に配置される。ソース／ドレイン拡張は、第２導電型を有し、選択ゲートと第３ドーピング領域の間に配置される。軽ドーピング領域、ソース／ドレイン拡張および修正された拡張ドーピング領域の接合深さは同じであり、軽ドーピング領域、ソース／ドレイン拡張および修正された拡張ドーピング領域のドーピング濃度は同じである。
【００１１】
本発明の１つの実施形態において、選択トランジスタは、デュアルゲート誘電体層ＭＯＳトランジスタを含み、第２ドーピング領域に近いゲート誘電体層の厚さは、第３ドーピング領域に近いゲート誘電体層の厚さよりも厚い。軽ドーピング領域は、第２導電型を有し、選択ゲートと第２ドーピング領域の間に配置される。軽ドーピング領域の接合深さは、修正された拡張ドーピング領域の接合深さと同じであり、軽ドーピング領域のドーピング濃度は、修正された拡張ドーピング領域のドーピング濃度と同じである。ソース／ドレイン拡張は、第２導電型を有し、選択ゲートと第３ドーピング領域の間に配置される。ソース／ドレイン拡張の接合深さは、修正された拡張ドーピング領域の接合深さよりも浅く、ソース／ドレイン拡張のドーピング濃度は、修正された拡張ドーピング領域のドーピング濃度よりも高い。
【００１２】
本発明の１つの実施形態において、第１導電型は、Ｐ型およびＮ型のうちの１つであり、第２導電型は、Ｐ型およびＮ型のうちの別の１つである。
【００１３】
本発明の１つの実施形態において、修正された拡張ドーピング領域は、ウェル（ｗｅｌｌ）である。ウェルの一部は、選択ゲートの下部に延伸する。選択トランジスタは、コア（ｃｏｒｅ）ＭＯＳトランジスタであり、または、選択トランジスタは、入力／出力（Ｉ／Ｏ）ＭＯＳトランジスタを含む。選択トランジスタは、軽ドーピング領域を有する。軽ドーピング領域は、第２導電型を有し、選択ゲートと第３ドーピング領域の間に配置される。
【００１４】
本発明の１つの実施形態において、ウェルの一部は、第２ドーピング領域の下部に延伸する。選択トランジスタは、デュアルゲート誘電体層ＭＯＳトランジスタを含み、第２ドーピング領域に近いゲート誘電体層の厚さは、第３ドーピング領域に近いゲート誘電体層の厚さよりも厚い。選択トランジスタは、軽ドーピング領域とソース／ドレイン拡張を有する。軽ドーピング領域は、第２導電型を有し、選択ゲートと第２ドーピング領域の間に配置される。ソース／ドレイン拡張は、第２導電型を有し、選択ゲートと第３ドーピング領域の間に配置される。ソース／ドレイン拡張の接合深さは、軽ドーピング領域の接合深さよりも浅く、ソース／ドレイン拡張のドーピング濃度は、軽ドーピング領域のドーピング濃度よりも高い。
【００１５】
本発明は、メモリセルの操作方法を提供する。メモリセルは、基板の上に配置された選択トランジスタと、選択トランジスタに直列に接続されたアンチヒューズユニットとを含む。アンチヒューズユニットは、基板の上に順番に配置されたアンチヒューズ層およびアンチヒューズゲートと、アンチヒューズ層の下方の基板内に配置された修正された拡張ドーピング領域と、基板内でアンチヒューズゲートの２つの対向する側に配置された第１ドーピング領域および第２ドーピング領域とを含み、アンチヒューズ層、アンチヒューズゲートおよび修正された拡張ドーピング領域は、バラクターを形成する；選択トランジスタは、選択ゲートと、基板内で選択ゲートの２つの対向する側にそれぞれ配置された第２ドーピング領域および第３ドーピング領域を含む。メモリセルの操作方法は、以下のステップを含む。読み取り操作において、選択ゲートに第１電圧を印加し、第３ドーピング領域に第２電圧を印加し、アンチヒューズゲートに第３電圧を印加する。第１電圧は、選択トランジスタのチャネルをオンにするのに十分であり、メモリセルに記憶されたデータは、アンチヒューズゲートを介してメモリセルのチャネル電流を検出することにより決定される。
【００１６】
本発明の１つの実施形態において、第１電圧は、第３電圧と等しく、第２電圧は、０Ｖである。
【００１７】
本発明は、メモリの操作方法を提供する。メモリは、一列に配列された複数のメモリセルを含み、各メモリセルは、基板の上に配置された選択トランジスタと、選択トランジスタに並列に接続されたアンチヒューズユニットとを含む。アンチヒューズユニットは、基板の上に順番に配置されたアンチヒューズ層およびアンチヒューズゲートと、アンチヒューズ層の下方の基板内に配置された修正された拡張ドーピング領域と、基板内でアンチヒューズゲートの２つの対向する側に配置された第１ドーピング領域および第２ドーピング領域とを含み、アンチヒューズ層、アンチヒューズゲートおよび修正された拡張ドーピング領域は、バラクターを形成する；選択トランジスタは、選択ゲートと、基板内で選択ゲートの２つの対向する側にそれぞれ配置された第２ドーピング領域および第３ドーピング領域を含む；複数のワード線は、それぞれ、同じ行のメモリセルの選択ゲートに接続される；複数のアンチヒューズゲート線は、それぞれ、同じ行のメモリセルのアンチヒューズゲートに接続される；複数のビット線は、それぞれ、同じ行のメモリセルの第３ドーピング領域に接続される。メモリセルの操作方法は、以下のステップを含む。読み取り操作において、選択されたメモリセルに結合されたワード線に第１電圧を印加し、選択されたメモリセルに結合されたビット線に第２電圧を印加し、選択されたメモリセルに結合されたアンチヒューズゲート線に第３電圧を印加する。第１電圧は、選択されたメモリセルの選択トランジスタのチャネルをオンにするのに十分であり、選択されたメモリセルに記憶されたデータは、選択されたメモリセルに結合されたアンチヒューズゲートを介して選択されたメモリセルのチャネル電流を検出することにより決定される。
【００１８】
本発明の１つの実施形態において、第１電圧は、第３電圧に等しく、第２電圧は、０Ｖである。
【００１９】
本発明は、性能改善を有するアンチヒューズＯＴＰメモリセルの製造方法を提供する。この方法は、以下のステップを含む。アンチヒューズ構造および選択ゲート構造を形成する。アンチヒューズ構造は、基板の上に順番に形成されたアンチヒューズ層およびアンチヒューズゲートを含み、選択ゲート構造は、基板の上に順番に形成されたゲート誘電体層および選択ゲートを含む。アンチヒューズ層の下方の基板内に、修正された拡張ドーピング領域を形成する。アンチヒューズ層、アンチヒューズゲートおよび修正された拡張ドーピング領域は、バラクターを形成する。基板内でアンチヒューズゲートの２つの対向する側に、第１ドーピング領域および第２ドーピング領域を形成し、基板内で選択ゲートの２つの対向する側に、第２ドーピング領域および第３ドーピング領域を形成する。
【００２０】
本発明の１つの実施形態において、修正された拡張ドーピング領域を形成するステップは、傾斜角イオン注入を行うことを含む。
【００２１】
本発明の１つの実施形態において、性能改善を有するアンチヒューズＯＴＰメモリセルの製造方法は、さらに、以下のステップを含む。選択ゲートと第２ドーピング領域の間に軽ドーピング領域を形成し、選択ゲートと第３ドーピング領域の間にソース／ドレイン拡張を形成する。
【００２２】
本発明の１つの実施形態において、軽ドーピング領域および修正された拡張ドーピング領域は、同じステップで形成される。
【００２３】
本発明の１つの実施形態において、修正された拡張ドーピング領域は、ウェルであり、修正された拡張ドーピング領域は、アンチヒューズ構造および選択ゲート構造を形成する前に形成される。
【００２４】
本発明の１つの実施形態において、ウェルの一部は、選択ゲートの下部に延伸する。性能改善を有するアンチヒューズＯＴＰメモリセルの製造方法は、さらに、選択ゲートと第３ドーピング領域の間に軽ドーピング領域を形成することを含む。
【００２５】
本発明の１つの実施形態において、ウェルの一部は、第２ドーピング領域の下部に延伸する。
【００２６】
本発明の１つの実施形態において、ゲート誘電体層を形成するステップは、第２ドーピング領域に近いゲート誘電体層の厚さを第３ドーピング領域に近いゲート誘電体層の厚さよりも厚くすることと；選択ゲートと第２ドーピング領域の間に軽ドーピング領域を形成することと；選択ゲートと第３ドーピング領域の間にソース／ドレイン拡張を形成することとを含む。ソース／ドレイン拡張の接合深さは、第１ドーピング領域の接合深さよりも浅く、ソース／ドレイン拡張のドーピング濃度は、第１ドーピング領域のドーピング濃度よりも高い。
【発明の効果】
【００２７】
以上のように、性能改善を有するアンチヒューズＯＴＰメモリセル、その製造方法、その操作方法、およびメモリの操作方法において、アンチヒューズゲート、アンチヒューズ層および修正された拡張ドーピング領域（ウェル）は、バラクターを形成する。修正された拡張ドーピング領域（ウェル）は、第２ドーピング領域を接続するために使用され、修正された拡張ドーピング領域（ウェル）と第２ドーピング領域の導電型は同じである。すなわち、アンチヒューズ層の破裂位置を第２ドーピング領域から離れた位置に形成し、且つ修正された拡張ドーピング領域（ウェル）を介して電流を第２ドーピング領域に伝導することにより、読み取り特性を改善することができる。アンチヒューズメモリセルを読み取る時、比較的低い電圧で読み取り操作を行うことができる。アンチヒューズメモリセルをプログラミングする時、抑制プログラミングの間のプログラム抑制電流を減らすことができる。
【００２８】
さらに、修正された拡張ドーピング領域（ウェル）は、アンチヒューズユニットの下方の基板内に配置されるため、アンチヒューズ層が破裂した後にアンチヒューズゲートと基板が直接接触するのを防ぐことができ、アンチヒューズメモリセルをプログラミングする時、プログラム抑制電流を減らすことができる。
【００２９】
さらに、選択トランジスタが入力／出力ＭＯＳトランジスタである時、ゲート誘電体層の厚さは、アンチヒューズ層の厚さよりも厚いため、抑制プログラミングの間の漏れ電流を減らすことができる。
【００３０】
選択トランジスタがデュアルゲート誘電体層ＭＯＳトランジスタである時、アンチヒューズ層に近いゲート誘電体層の厚さは、アンチヒューズ層の厚さよりも厚いため、抑制プログラミングの間の漏れ電流を減らすことができる。
【００３１】
本発明のアンチヒューズメモリセルにおいて、軽ドーピング領域の接合深さは、コアＭＯＳトランジスタのソース／ドレイン拡張領域の接合深さよりも深く、軽ドーピング領域のドーピング濃度は、コアＭＯＳトランジスタのソース／ドレイン拡張領域のドーピング濃度よりも低いため、接合ＢＶＤ（すなわち、ドレインから基板接合点への降伏電圧（ｔｈｅ  ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ  ｏｆ  ｔｈｅ  ｄｒａｉｎ  ｔｏ  ｓｕｂｓｔｒａｔｅ  ｊｕｎｃｔｉｏｎ））を改善することができる。さらに、軽ドーピング領域により、漏れ電流を改善することができる。また、入力／出力ＭＯＳトランジスタの軽ドーピングドレインは、直接軽ドーピング領域として使用することができる。
【００３２】
さらに、選択トランジスタが入力／出力ＭＯＳトランジスタである時、修正された拡張ドーピング領域（ウェル）は、さらに、アンチヒューズユニットの下部から選択ゲートの下部へ延伸するため、抑制プログラミングの間の漏れ電流を減らすことができる。
【００３３】
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
【図面の簡単な説明】
【００３４】
【図１ａ】本発明の１つの実施形態に係るメモリセルの上面図である。
【図１ｂ】本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【図１ｃ】本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【図１ｄ】本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【図２ａ】本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【図２ｂ】本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【図２ｃ】本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【図３】本発明の１つの実施形態に係るアンチヒューズメモリセルの回路概略図である。
【図４ａ】プログラミング操作を行った時のメモリセルアレイの概略図である。
【図４ｂ】プログラミング操作を行った時の選択されたメモリセルアレイＭ１の断面図である。
【図５ａ】読み取り操作を行った時のメモリセルアレイの概略図である。
【図５ｂ】読み取り操作を行った時の選択されたメモリセルアレイＭ１の断面図である。
【図６ａ】読み取り操作を行った時のメモリセルアレイの概略図である。
【図６ｂ】読み取り操作を行った時の選択されたメモリセルアレイＭ１の断面図である。
【発明を実施するための形態】
【００３５】
図１（ａ）は、本発明の１つの実施形態に係るメモリセルの上面図である。図１（ｂ）は、本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【００３６】
図１（ａ）および図１（ｂ）を参照すると、本実施形態のアンチヒューズメモリセル２００は、例えば、基板２０２の上に配置される。基板２０２は、例えば、第１導電型を有する。
【００３７】
本実施形態のアンチヒューズメモリセル２００は、アンチヒューズユニット２０６と、選択トランジスタ２０８とを含む。
【００３８】
アンチヒューズユニット２０６は、基板２０２の上に配置される。アンチヒューズユニット２０６は、アンチヒューズ層２１０と、アンチヒューズゲート２１２と、修正された拡張ドーピング領域２１４と、ドーピング領域２１６（ソース／ドレイン）と、ドーピング領域２１８（ソース／ドレイン）とを含む。
【００３９】
アンチヒューズゲート２１２は、基板２０２の上に配置される。アンチヒューズ層２１０は、アンチヒューズゲート２１２と基板２０２の間に配置される。アンチヒューズ層２１０の材料は、例えば、シリコン酸化物、またはゲート酸化物層（例えば、ＨｆＯ２、Ａｌ２Ｏ３等の高誘電率の酸化物層）を形成することのできる他の絶縁体層である。プログラミング操作は、アンチヒューズゲート２１２の下方のアンチヒューズ層２１０の破裂により実施される。
【００４０】
修正された拡張ドーピング領域２１４は、第２導電型を有し、アンチヒューズ層２１０の下方の基板２０２内に配置される。修正された拡張ドーピング領域２１４は、ドーピング領域２１４ａおよびドーピング領域２１４ｂで構成される。ドーピング領域２１４ａおよびドーピング領域２１４ｂは、修正されたソース／ドレイン拡張領域である。アンチヒューズ層２１０、アンチヒューズゲート２１２および修正された拡張ドーピング領域２１４は、バラクターを形成する。
【００４１】
ドーピング領域２１６（ソース／ドレイン）およびドーピング領域２１８（ソース／ドレイン）は、第２導電型を有し、それぞれ、基板２０２内でアンチヒューズゲート２１２の２つの対向する側に配置される。
【００４２】
選択トランジスタ２０８は、基板２０２の上に配置され、選択ゲート２２０と、ゲート誘電体層２２２と、ドーピング領域２１８と、ドーピング領域２２４とを含む。選択ゲート２２０は、例えば、基板２０２の上に配置される。
【００４３】
ゲート誘電体層２２２は、例えば、選択ゲート２２０と基板２０２の間に配置される。ゲート誘電体層２２２の材料は、例えば、シリコン酸化物、またはゲート酸化物層（例えば、ＨｆＯ２、Ａｌ２Ｏ３等の高誘電率の酸化物層）を形成することのできる他の絶縁体層である。アンチヒューズ層２１０の厚さとゲート誘電体層２２２の厚さは、同じ、または異なる。
【００４４】
ドーピング領域２１８およびドーピング領域２２４は、第２導電型を有し、ある基板２０２内で選択ゲート２２０の２つの対向する側に配置される。アンチヒューズユニット２０６および選択トランジスタ２０８は、ドーピング領域２１８を共有する。
【００４５】
本実施形態において、選択トランジスタ２０８は、例えば、コアＭＯＳトランジスタである。選択トランジスタ２０８は、軽ドーピング領域２２６およびソース／ドレイン拡張（ＳＤＥ）２２８を有する。軽ドーピング領域２２６は、選択ゲート２２０とドーピング領域２１８の間に配置され、軽ドーピング領域２２６の接合深さは、修正された拡張ドーピング領域２１４の接合深さと同じ、または異なり、軽ドーピング領域２２６のドーピング濃度は、修正された拡張ドーピング領域２１４のドーピング濃度と同じ、または異なる。ソース／ドレイン拡張２２８は、選択ゲート２２０とドーピング領域２２４の間に配置され、ソース／ドレイン拡張２２８の接合深さは、修正された拡張ドーピング領域２１４の接合深さよりも浅く、ソース／ドレイン拡張２２８のドーピング濃度は、修正された拡張ドーピング領域２１４のドーピング濃度よりも高い。
【００４６】
１つの実施形態において、ソース／ドレイン拡張２２８は、コアＭＯＳトランジスタのソース／ドレイン拡張領域である。軽ドーピング領域２２６は、修正されたソース／ドレイン拡張領域であり、軽ドーピング領域２２６の接合深さは、ソース／ドレイン拡張２２８の接合深さよりも深く、軽ドーピング領域２２６のドーピング濃度は、通常、ソース／ドレイン拡張２２８のドーピング濃度よりも低い。軽ドーピング領域２２６の接合深さおよびドーピング濃度は、例えば、入力／出力ＭＯＳトランジスタの軽ドーピングドレイン（ＩＯＬＤＤ）の接合深さおよびドーピング濃度と同じである。
【００４７】
４０ｎｍプロセスを例に挙げると、選択トランジスタがコアＭＯＳトランジスタである時、ゲート誘電体層２２２の厚さは、例えば、２０Å〜３０Åであり、ソース／ドレイン拡張２２８のドーピング濃度は、例えば、５＊１０１３−２＊１０１５（１／ｃｍ２）である。選択トランジスタが入力／出力ＭＯＳトランジスタである時、ゲート誘電体層２２２の厚さは、例えば、５０Å〜７０Åであり、軽ドーピング領域２２６のドーピング濃度は、例えば、５＊１０１２−１＊１０１４（１／ｃｍ２）である。
【００４８】
軽ドーピング領域２２６の接合深さは、ソース／ドレイン拡張２２８の接合深さよりも深いため、接合ＢＶＤ（基板接合点に対するドレインの降伏電圧）を改善し、且つプログラム漏れ電流を改善することができる。
【００４９】
本発明のアンチヒューズメモリセルは、実際の要求に応じて、第１導電型を有するウェル２０４を設置してもよい。
【００５０】
本発明のアンチヒューズメモリセルは、実際の要求に応じて、スペーサー２３０を設置してもよい。スペーサー２３０は、選択ゲート２２０とアンチヒューズゲート２１２の側壁に配置される。
【００５１】
上記実施形態において、第１導電型がＰ型の場合、第２導電型はＮ型であり；第１導電型がＮ型の場合、第２導電型はＰ型である。
【００５２】
以下、図１（ｂ）を参照して、本発明の１つの実施形態のメモリセルの製造方法について説明する。まず、基板２０２内に、ウェル２０４を形成する。基板２０２の上に、アンチヒューズ層２１０とアンチヒューズゲート２１２で構成されたアンチヒューズ構造２３２、およびゲート誘電体層２２２と選択ゲート２２０で構成された選択ゲート構造２３４を形成する。
【００５３】
選択ゲート２２０の一側に、ソース／ドレイン拡張２２８を形成する。ソース／ドレイン拡張２２８の形成方法は、例えば、イオン注入である。マスク層（図示せず）を使用して、ソース／ドレイン拡張２２８を覆う。
【００５４】
そして、アンチヒューズ層２１０の下方の基板２０２内に、修正された拡張ドーピング領域２１４を形成し、選択ゲート２２０の他側に、軽ドーピング領域２２６を形成する。アンチヒューズゲート２１２、アンチヒューズ層２１０および修正された拡張ドーピング領域２１４は、バラクターを形成する。軽ドーピング領域２２６および修正された拡張ドーピング領域２１４の形成方法は、傾斜角イオン注入である。傾斜角イオン注入により、アンチヒューズゲート２１２の下方の基板２０２内にドーピング領域２１４ａおよびドーピング領域２１４ｂを形成し、注入角度を調整することにより、ドーピング領域２１４ａとドーピング領域２１４ｂを接続して、修正された拡張ドーピング領域２１４を形成する。本実施形態において、軽ドーピング領域２２６および修正された拡張ドーピング領域２１４は、同じステップで形成されるが、別の実施形態において、軽ドーピング領域２２６および修正された拡張ドーピング領域２１４は、異なるステップで形成されてもよい。
【００５５】
ソース／ドレイン拡張２２８を覆っているマスク層（図示せず）を除去する。そして、基板２０２内でアンチヒューズゲート２１２の２つの対向する側に、ドーピング領域２１６およびドーピング領域２１８を形成し、基板２０２内で選択ゲート２２０の２つの対向する側に、ドーピング領域２１８およびドーピング領域２２４を形成する。本発明のアンチヒューズＯＴＰメモリは、ＣＭＯＳプロセス技術で統合することができる。
【００５６】
図１（ｃ）は、本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【００５７】
本実施形態において、図１（ｂ）と図１（ｃ）中の同じ参照番号は、同じまたは類似する構成要素を示すため、同じ技術内容については、説明を省略する。
【００５８】
図１（ｃ）を参照すると、図１（ｂ）のアンチヒューズメモリセルと比較して、本実施形態のアンチヒューズメモリセルの選択トランジスタ２０８は、例えば、入力／出力ＭＯＳトランジスタである。選択トランジスタ２０８は、軽ドーピング領域２２６およびソース／ドレイン拡張２２８を有する。軽ドーピング領域２２６は、選択ゲート２２０とドーピング領域２１８の間に配置される。ソース／ドレイン拡張２２８は、選択ゲート２２０とドーピング領域２２４の間に配置される。軽ドーピング領域２２６およびソース／ドレイン拡張２２８の接合深さは、修正された拡張ドーピング領域２１４の接合深さよりも浅いか、それに等しく、軽ドーピング領域２２６およびソース／ドレイン拡張２２８のドーピング濃度は、修正された拡張ドーピング領域２１４のドーピング濃度よりも高いか、それに等しい。軽ドーピング領域２２６およびソース／ドレイン拡張２２８は、入力／出力ＭＯＳトランジスタの軽ドーピングドレイン（ＩＯＬＤＤ）と同じである。修正された拡張ドーピング領域２１４の接合深さおよびドーピング濃度は、例えば、入力／出力ＭＯＳトランジスタの軽ドーピングドレイン（ＩＯＬＤＤ）の接合深さおよびドーピング濃度と同じである。
【００５９】
４０ｎｍプロセスを例に挙げると、選択トランジスタが入力／出力ＭＯＳトランジスタである時、ゲート誘電体層２２２の厚さは、例えば、５０Å〜７０Åであり、軽ドーピング領域２２６のドーピング濃度は、例えば、５＊１０１２−１＊１０１４（１／ｃｍ２）である。
【００６０】
入力／出力ＭＯＳトランジスタの軽ドーピングドレイン（ＩＯＬＤＤ）の接合深さは、コアＭＯＳトランジスタのソース／ドレイン拡張領域の接合深さよりも深いため、入力／出力ＭＯＳトランジスタの軽ドーピングドレイン（ＩＯＬＤＤ）は、直接アンチヒューズユニット２０６の修正された拡張ドーピング領域２１４（修正されたソース／ドレイン拡張領域）として使用することができ、それにより、接合ＢＶＤ（基板接合点に対するドレインの降伏電圧）を改善し、且つプログラム漏れ電流を改善することができる。
【００６１】
もちろん、入力／出力ＭＯＳトランジスタの軽ドーピングドレイン（ＩＯＬＤＤ）と比較して、アンチヒューズユニット２０６の修正された拡張ドーピング領域２１４（修正されたソース／ドレイン拡張領域）は、より深い接合深さおよびより低いドーピング濃度を有してもよい。
【００６２】
図１（ｃ）を参照して、本発明の１つの実施形態に係るメモリセルの製造方法について説明する。本実施形態において、メモリセルの製造方法のステップは、図１（ｂ）に示した方法のステップと同じであるため、詳細については繰り返し説明せず、相違点についてのみ以下に説明する。
【００６３】
基板２０２の上に、アンチヒューズ層２１０とアンチヒューズゲート２１２で構成されたアンチヒューズ構造２３２、およびゲート誘電体層２２２と選択ゲート２２０で構成された選択ゲート構造２３４を形成する。
【００６４】
選択ゲート２２０の２つの対向する側に、軽ドーピング領域２２６およびソース／ドレイン拡張２２８を形成する。ソース／ドレイン拡張２２８の形成方法は、例えば、イオン注入である。
【００６５】
軽ドーピング領域２２６およびソース／ドレイン拡張２２８の形成方法のステップにおいて、アンチヒューズ層２１０の下方の基板２０２内に、修正された拡張ドーピング領域２１４を同時に形成する。アンチヒューズゲート２１２、アンチヒューズ層２１０および修正された拡張ドーピング領域２１４は、バラクターを形成する。軽ドーピング領域２２６、ソース／ドレイン拡張２２８および修正された拡張ドーピング領域２１４の形成方法は、傾斜角イオン注入である。傾斜角イオン注入により、アンチヒューズゲート２１２の下方の基板２０２内にドーピング領域２１４ａおよびドーピング領域２１４ｂを形成し、注入角度を調整することにより、ドーピング領域２１４ａとドーピング領域２１４ｂを接続して、修正された拡張ドーピング領域２１４を形成する。その後、ドーピング領域２１６、ドーピング領域２１８およびドーピング領域２２４を形成する。
【００６６】
本実施形態において、軽ドーピング領域２２６および修正された拡張ドーピング領域２１４は、同じステップで形成されるが、別の実施形態において、軽ドーピング領域２２６、ソース／ドレイン拡張２２８および修正された拡張ドーピング領域２１４は、異なるステップで形成されてもよい。つまり、軽ドーピング領域２２６およびソース／ドレイン拡張２２８を形成した後、マスク層（図示せず）を使用して、軽ドーピング領域２２６およびソース／ドレイン拡張２２８を覆う。アンチヒューズ層２１０の下方の基板２０２内に修正された拡張ドーピング領域２１４を形成した後、ソース／ドレイン拡張２２８を覆っているマスク層（図示せず）を除去する。
【００６７】
図１（ｄ）は、本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【００６８】
本実施形態において、図２（ｂ）と図１（ｄ）中の同じ参照番号は、同じまたは類似する構成要素を示すため、同じ技術内容については、説明を省略する。
【００６９】
図１（ｄ）を参照すると、図１（ｂ）のアンチヒューズメモリセルと比較して、本実施形態のアンチヒューズメモリセルの選択トランジスタ２０８は、例えば、デュアルゲート誘電体層ＭＯＳトランジスタである。アンチヒューズユニット２０６に近い選択トランジスタ２０８の一部は、入力／出力ＭＯＳトランジスタであり、アンチヒューズユニット２０６から離れた選択トランジスタ２０８の一部は、コアＭＯＳトランジスタである。そのため、拡張ドーピング領域２１８に近いゲート誘電体層２２２の厚さＤ１は、ドーピング領域２２４に近いゲート誘電体層２２２の厚さＤ２よりも厚い。軽ドーピング領域２２６の接合深さは、修正された拡張ドーピング領域２１４の接合深さと同じであり、軽ドーピング領域２２６のドーピング濃度は、修正された拡張ドーピング領域２１４のドーピング濃度と同じである。ソース／ドレイン拡張２２８の接合深さは、修正された拡張ドーピング領域２１４の接合深さよりも浅く、ソース／ドレイン拡張２２８のドーピング濃度は、修正された拡張ドーピング領域２１４のドーピング濃度よりも高い。
【００７０】
本実施形態において、デュアルゲート誘電体層ＭＯＳトランジスタは、例えば、コアＭＯＳトランジスタ半分と入力／出力ＭＯＳトランジスタ半分で構成される。修正された拡張ドーピング領域２１４の接合深さおよびドーピング濃度は、例えば、入力／出力ＭＯＳトランジスタの軽ドーピングドレイン（ＩＯＬＤＤ）の接合深さおよびドーピング濃度と同じである。ソース／ドレイン拡張２２８は、コアＭＯＳトランジスタのソース／ドレイン拡張領域である。
【００７１】
図１（ｄ）を参照して、本発明の１つの実施形態のメモリセルの製造方法について説明する。本実施形態において、メモリセルの製造方法のステップは、図１（ｂ）に示した方法のステップと同じであるため、詳細については繰り返し説明せず、相違点についてのみ以下に説明する。
【００７２】
アンチヒューズ層２１０とアンチヒューズゲート２１２で構成されたアンチヒューズ構造２３２、およびゲート誘電体層２２２と選択ゲート２２０で構成された選択ゲート構造２３４を基板２０２の上に形成する。ゲート誘電体層２２２を形成するステップにおいて、アンチヒューズ層２１０に近いゲート誘電体層２２２の厚さＤ１は、アンチヒューズ層２１０から離れたゲート誘電体層２２２の厚さＤ２よりも厚い。
【００７３】
選択ゲート２２０の一側に、ソース／ドレイン拡張２２８を形成する。そして、アンチヒューズ層２１０の下方の基板２０２内に、修正された拡張ドーピング領域２１４を形成し、選択ゲート２２０の他側に、軽ドーピング領域２２６を形成する。
【００７４】
そして、基板２０２内でアンチヒューズゲート２１２の２つの対向する側に、ドーピング領域２１６およびドーピング領域２１８を形成し、基板２０２内で選択ゲート２２０の２つの対向する側に、ドーピング領域２１８およびドーピング領域２２４を形成する。
【００７５】
本実施形態において、軽ドーピング領域２２６および修正された拡張ドーピング領域２１４は、同じステップで形成されるが、別の実施形態において、軽ドーピング領域２２６および修正された拡張ドーピング領域２１４は、異なるステップで形成されてもよい。本発明のアンチヒューズＯＴＰメモリは、ＣＭＯＳプロセス技術で統合することができる。
【００７６】
図２（ａ）〜（ｃ）は、本発明の別の実施形態に係るアンチヒューズメモリセルの断面図であり、図２（ａ）〜（ｃ）は、本発明の１つの実施形態に係る断面線Ａ−Ａ’に沿った図１（ａ）のメモリセルの断面図である。
【００７７】
本実施形態において、図２（ａ）〜（ｃ）と図１（ａ）〜（ｄ）中の同じ参照番号は、同じまたは類似する構成要素を示すため、同じ技術内容については、説明を省略する。
【００７８】
図２（ａ）を参照すると、図１（ｂ）のアンチヒューズメモリセルと比較して、本実施形態のアンチヒューズメモリセルの修正された拡張ドーピング領域は、ウェル２３６である。ウェル２３６がアンチヒューズユニット２０６の下方の基板２０２内に配置される他に、ウェル２３６の一部は、選択ゲート２２０の下部に延伸する。そのため、図１（ｂ）に示した軽ドーピング領域２２６は、選択トランジスタ２０８に設置されない。
【００７９】
図２（ａ）を参照して、本発明の１つの実施形態のメモリセルの製造方法について説明する。まず、基板２０２内に、ウェル２０４およびウェル２３６をそれぞれ形成する。ウェル２０４およびウェル２３６の導電型は異なる。基板２０２の上に、アンチヒューズ層２１０とアンチヒューズゲート２１２で構成されたアンチヒューズ構造２３２、およびゲート誘電体層２２２と選択ゲート２２０で構成された選択ゲート構造２３４を形成する。ウェル２３６の一部は、選択ゲート２２０の下部に延伸する。そして、選択ゲート２２０の一側に、ソース／ドレイン拡張２２８を形成する。そして、基板２０２内でアンチヒューズゲート２１２の２つの対向する側に、ドーピング領域２１６およびドーピング領域２１８を形成し、基板２０２内で選択ゲート２２０の２つの対向する側に、ドーピング領域２１８およびドーピング領域２２４を形成する。本発明のアンチヒューズＯＴＰメモリは、ＣＭＯＳプロセス技術で統合することができる。
【００８０】
図２（ｂ）を参照すると、図１（ｃ）のアンチヒューズメモリセルと比較して、本実施形態のアンチヒューズメモリセルの修正された拡張ドーピング領域は、ウェル２３６であり、ウェル２３６がアンチヒューズユニット２０６の下方の基板２０２内に配置される他に、ウェル２３６の一部は、選択ゲート２２０の下部に延伸する。そのため、図２（ｂ）に示した軽ドーピング領域２２６は、選択トランジスタ２０８に設置されない。
【００８１】
図２（ｂ）を参照して、本発明の１つの実施形態のメモリセルの製造方法について説明する。本実施形態において、メモリセルの製造方法のステップは、図２（ａ）に示した方法のステップと同じであるため、詳細については繰り返し説明せず、相違点についてのみ以下に説明する。
【００８２】
実施形態のメモリセルの製造方法と図２（ａ）のメモリセルの製造方法の相違点は、ゲート誘電体層の厚さが異なり、ソース／ドレイン拡張２２８の接合深さおよび注入濃度がことなることのみである。
【００８３】
図２（ｃ）を参照すると、図１（ｄ）のアンチヒューズメモリセルと比較して、本実施形態のアンチヒューズメモリセルの修正された拡張ドーピング領域は、ウェル２３６であり、ウェル２３６がアンチヒューズユニット２０６の下方の基板２０２内に配置される他に、ウェル２３６の一部は、ドーピング領域２１８の下部に延伸する。
【００８４】
ウェル２３６は、アンチヒューズユニットの下方の基板内に配置され、ウェル２３６は、ドーピング領域２１８に接続される。ウェル２３６とドーピング領域２１８を同じ導電型にすることによって、読み取り特性を改善することができる。したがって、アンチヒューズメモリセルに対して読み取り操作を行う時、比較的低い電圧で読み取り操作を実施することができる。アンチヒューズメモリセルに対してプログラミング操作を行う時、プログラム抑制電流を減らすことができ、且つ抑制プログラミングの間の漏れ電流を改善することができる。
【００８５】
図２（ｃ）を参照して、本発明の１つの実施形態のメモリセルの製造方法について説明する。本実施形態において、メモリセルの製造方法のステップは、図１（ｄ）に示した方法のステップと同じであるため、詳細については繰り返し説明せず、相違点についてのみ以下に説明する。
【００８６】
まず、基板２０２内に、ウェル２０４およびウェル２３６をそれぞれ形成する。ウェル２０４とウェル２３６は、導電型が異なる。基板２０２の上に、アンチヒューズ層２１０とアンチヒューズゲート２１２で構成されたアンチヒューズ構造２３２、およびゲート誘電体層２２２と選択ゲート２２０で構成された選択ゲート構造２３４を形成する。ゲート誘電体層２２２を形成するステップにおいて、アンチヒューズ層２１０に近いゲート誘電体層２２２の厚さＤ１は、アンチヒューズ層２１０から離れたゲート誘電体層２２２の厚さＤ２よりも厚い。
【００８７】
選択ゲート２２０の一側に、ソース／ドレイン拡張２２８を形成する。そして、選択ゲート２２０の他側に、軽ドーピング領域２２６を形成する。
【００８８】
そして、基板２０２内でアンチヒューズゲート２１２の２つの対向する側に、ドーピング領域２１６およびドーピング領域２１８を形成し、基板２０２内で選択ゲート２２０の２つの対向する側に、ドーピング領域２１８およびドーピング領域２２４を形成する。ウェル２３６の一部は、選択ゲート２２０の下部に延伸する。
【００８９】
しかしながら、本発明のアンチヒューズメモリセルにおいて、図１（ｂ）〜図１（ｄ）および図２（ａ）〜図２（ｃ）に示すように、アンチヒューズゲート２１２、アンチヒューズ層２１０および修正された拡張ドーピング領域２１４（ウェル２３６）は、バラクターを形成する。修正された拡張ドーピング領域２１４（ウェル２３６）を用いてドーピング領域２１８を接続することによって、修正された拡張ドーピング領域２１４（ウェル２３６）とドーピング領域２１８が同じ導電型になるため、ドーピング領域２１８から離れた位置にアンチヒューズ層の破裂位置が形成されても、修正された拡張ドーピング領域２１４（ウェル２３６）を介してドーピング領域２１８に電流を伝導することができ、それによって、アンチヒューズメモリセルの性能を改善することができる。アンチヒューズメモリセルに対して読み取り操作を行う時、比較的低い電圧で読み取り操作を実施することができる。
【００９０】
さらに、修正された拡張ドーピング領域２１４（ウェル２３６）は、アンチヒューズユニット２０６の下方の基板２０２内に配置されるため、アンチヒューズ層の破裂後にアンチヒューズゲートと基板が直接接触するのを防ぐことができ、アンチヒューズメモリセルに対してプログラミング操作を行う時、プログラム抑制電流を減らすことができる。
【００９１】
さらに、選択トランジスタが入力／出力ＭＯＳトランジスタである時、ゲート誘電体層２２２の厚さは、例えば、５０Å〜７０Åであり、アンチヒューズ層２１０の厚さよりも厚いため、抑制プログラミングの間の漏れ電流を減らすことができる。選択トランジスタがデュアルゲート誘電体層ＭＯＳトランジスタである時、アンチヒューズ層２１０に近いゲート誘電体層２２２の厚さは、例えば、５０Å〜７０Åであり、アンチヒューズ層２１０の厚さよりも厚いため、抑制プログラミングの間の漏れ電流を減らすことができる。
【００９２】
本発明のアンチヒューズメモリセルにおいて、図１（ｂ）〜図１（ｄ）に示すように、軽ドーピング領域２２６の接合深さは、コアＭＯＳトランジスタのソース／ドレイン拡張領域の接合深さよりも深く、軽ドーピング領域２２６のドーピング濃度は、コアＭＯＳトランジスタのソース／ドレイン拡張領域のドーピング濃度よりも低いため、接合ＢＶＤ（すなわち、ドレインから基板接合点への降伏電圧）を改善することができ、且つプログラム漏れ電流を改善することができる。さらに、入力／出力ＭＯＳトランジスタの軽ドーピングドレイン（ＩＯＬＤＤ）は、直接軽ドーピング領域２２６として使用することができる。
【００９３】
さらに、選択トランジスタが入力／出力ＭＯＳトランジスタであって、ウェル２３６がアンチヒューズユニット２０６の下方の基板２０２から選択ゲートの下部にさらに延伸する時（図２（ａ）〜図２（ｂ）に示す）、抑制プログラミングの間の漏れ電流を減らすこともできる。
【００９４】
図３は、本発明の１つの実施形態に係るアンチヒューズメモリセルの回路概略図である。
【００９５】
図３を参照すると、本発明のアンチヒューズメモリは、複数のメモリセルアレイで構成される、以下、メモリセルアレイについて説明する。本実施形態において、２＊２メモリセルで構成されたメモリセルアレイを例に挙げて説明すると、メモリセルアレイのメモリセルの数は、実際の要求に応じて変更可能であるが、例えば、メモリセルアレイは、６４メモリセル、２５６メモリセルまたは５１２メモリセルで構成される。図３において、Ｘ方向は行方向として定義され、Ｙ方向は、列方向として定義される。
【００９６】
メモリセルアレイは、複数のメモリセルＭ１〜Ｍ４と、複数のワード線ＷＬ０〜ＷＬ１と、複数のアンチヒューズゲート線ＡＦ０〜ＡＦ１と、複数のビット線ＢＬ０〜ＢＬ１とを含む。
【００９７】
各メモリセルＭ１〜Ｍ４は、図１（ｂ）〜図１（ｄ）（または図２（ａ）〜図２（ｃ））で示した構造を有するため、ここでは繰り返し説明しない。
【００９８】
ワード線ＷＬ０〜ＷＬ１は、基板の上に並列に配置され、行方向（Ｘ方向）に沿って延伸する。ワード線ＷＬ０〜ＷＬ１は、それぞれ、同じ行のメモリセルの選択ゲートに接続される。例えば、ワード線ＷＬ０は、メモリセルＭ１およびＭ３の選択ゲートに接続され、ワード線ＷＬ１は、メモリセルＭ２およびＭ４の選択ゲートに接続される。
【００９９】
アンチヒューズゲート線ＡＦ０〜ＡＦ１は、基板の上に並列に配置され、行方向（Ｘ方向）に沿って延伸する。アンチヒューズゲート線ＡＦ０〜ＡＦ１は、それぞれ、同じ行のメモリセルのアンチヒューズゲートに接続される。例えば、アンチヒューズゲート線ＡＦ０は、メモリセルＭ１およびＭ３のアンチヒューズゲート（例えば、図１（ｂ）のアンチヒューズゲート２１２）に接続され、アンチヒューズゲート線ＡＦ１は、メモリセルＭ２およびＭ４のアンチヒューズゲートに接続される。
【０１００】
複数のビット線ＢＬ０〜ＢＬ１は、基板の上に並列に配置され、列方向（Ｙ方向）に沿って延伸する。ビット線ＢＬ０〜ＢＬ１は、それぞれ、同じ列のメモリセルのドーピング領域に接続される。例えば、ビット線ＢＬ０は、メモリセルＭ１およびＭ２のドーピング領域Ｄ（例えば、図１（ｂ）〜図１（ｄ）および図２（ａ）〜図２（ｃ）のドーピング領域２２４）に接続され、ビット線ＢＬ１は、メモリセルＭ３およびＭ４のドーピング領域Ｄに接続される。
【０１０１】
以下、プログラミングモードと、データ読み取りモードとを含む本発明のアンチヒューズメモリの操作方法について説明する。以下、１つの実施形態を提供し、本発明のアンチヒューズメモリの操作方法について説明する。しかしながら、本発明のアンチヒューズメモリの操作方法は、上述した実施形態に限定されるものではない。以下の説明において、図中のメモリセルＭ１を例に挙げて説明する。
【０１０２】
図４（ａ）は、プログラミング操作を行った時のメモリセルアレイの概略図である。図４（ｂ）は、プログラミング操作を行った時の選択されたメモリセルアレイＭ１の断面図である。
【０１０３】
図４（ａ）および図４（ｂ）を参照すると、選択されたメモリセルＭ１に対してプログラミング操作を行った時、選択されたメモリセルＭ１に結合されたワード線ＷＬ０に電圧Ｖｐ１を印加し、選択されたメモリセルＭ１に結合されたビット線ＢＬ０に電圧Ｖｐ２を印加し、選択されたメモリセルＭ１に結合されたアンチヒューズゲート線ＡＦ０に電圧Ｖｐ３を印加する。ビット線ＢＬ１に電圧Ｖｐ４を印加する。電圧Ｖｐ１は、選択トランジスタのチャネルをオンにするのに十分である。電圧Ｖｐ２と電圧Ｖｐ３の電圧差は、選択されたメモリセルＭ１のアンチヒューズゲートの下方のアンチヒューズ層を破裂させ、導電経路を形成するのに十分である。さらに、選択されていないメモリセル（Ｍ２〜Ｍ４）は、選択されていないメモリセルの対応する選択トランジスタがオフになっているため、破裂しない。
【０１０４】
図４（ａ）に示すように、選択されたメモリセルＭ１をプログラミングする時、ワード線ＷＬ０に印加された電圧Ｖｐ１は、選択トランジスタのチャネルをオンにする。そのため、ビット線ＢＬ０に印加された電圧Ｖｐ２は、選択トランジスタのチャネルを介してアンチヒューズゲートの下部に達する。そして、アンチヒューズゲート線ＡＦ０に印加された電圧Ｖｐ３とビット線ＢＬ０に印加された電圧Ｖｐ２の電圧差によりアンチヒューズ層が破裂し、選択されたメモリセルＭ１をプログラミングする。
【０１０５】
本実施形態において、電圧Ｖｐ１は、例えば、約０．７〜３．５Ｖであり；電圧Ｖｐ２は、例えば、約０Ｖであり；電圧Ｖｐ３は、例えば、約４．５〜１２Ｖであり；電圧Ｖｐ４は、例えば、約０．７〜３．５Ｖである。
【０１０６】
上述したプログラミング操作の間、ワード線ＷＬ０およびアンチヒューズゲート線ＡＦ０をメモリセルＭ１と共有する選択されていないメモリセルＭ３については、選択されていないメモリセルＭ３に結合されたビット線ＢＬ１に印加された電圧Ｖｐ４とワード線ＷＬ０に印加された電圧Ｖｐ１の電圧差が、選択されていないメモリセルＭ３の対応する選択トランジスタをオンにするのに十分ではないため、選択されていないメモリセルＭ３のプログラミングが抑制される。
【０１０７】
上述したプログラミング操作の間、ビット線ＢＬ０をメモリセルＭ１と共有する選択されていないメモリセルＭ２については、選択されていないメモリセルＭ２に結合されたビット線ＢＬ０に電圧Ｖｐ２が印加され、選択されていないワード線ＷＬ１およびアンチヒューズゲート線ＡＦ１に接地電圧（０Ｖ）が印加されるため、選択されていないメモリセルＭ２の選択ゲートのチャネル領域がオフになる。選択されていないメモリセルＭ２のアンチヒューズゲートと基板の間には電圧差がないため、選択されていないメモリセルＭ２のアンチヒューズ層の破裂を防ぐことができる。つまり、選択されていないメモリセルＭ２は、プログラミングされない。
【０１０８】
上述したプログラミング操作の間、選択されていないメモリセルＭ４については、選択されていないメモリセルＭ４に結合された選択されていないビット線ＢＬ１に電圧Ｖｐ４が印加され、ワード線ＷＬ１およびアンチヒューズゲート線ＡＦ１に接地電圧（０Ｖ）が印加されるため、選択されていないメモリセルＭ４の選択ゲートのチャネル領域がオフになる。選択されていないメモリセルＭ４のアンチヒューズゲートＡＦと基板の間には電圧差がないため、選択されていないメモリセルＭ４のアンチヒューズ層の破裂を防ぐことができる。つまり、選択されていないメモリセルＭ４は、プログラミングされない。
【０１０９】
アンチヒューズメモリのプログラミング操作のプロセスの間、プログラミング操作を実施する単位としてメモリセルアレイの中の単一メモリセルを例に挙げたが、本発明のアンチヒューズメモリのプログラミング操作は、各ワード線、各ビット線および各アンチヒューズゲート線を制御することにより、バイト、セクター、ブロックをプログラミング単位として使用してもよい。
【０１１０】
図５（ａ）は、読み取り操作を行った時のメモリセルアレイの概略図である。図５（ｂ）は、読み取り操作を行った時の選択されたメモリセルアレイＭ１の断面図である。
【０１１１】
図５（ａ）および図５（ｂ）を参照すると、選択されたメモリセルＭ１に対して読み取り操作を行った時、選択されたメモリセルＭ１に結合されたワード線ＷＬ０に電圧Ｖｒ１を印加し、選択されたメモリセルＭ１に結合されたアンチヒューズゲート線ＡＦ０に電圧Ｖｒ２を印加し、選択されたメモリセルＭ１に結合されたビット線ＢＬ０に０Ｖの電圧を印加する。ビット線ＢＬ１に電圧Ｖｒ３を印加する。電圧Ｖｒ１は、選択トランジスタのチャネルをオンにするのに十分であり、選択されたメモリセルＭ１に記憶されたデータは、ビット線ＢＬ０（ドーピング領域）を介してメモリのチャネル電流Ｉｒを検出することによって決定することができる。
【０１１２】
本実施形態において、電圧Ｖｒ１は、例えば、約０．７〜３．５Ｖであり；電圧Ｖｒ２は、例えば、約０．７〜３．５Ｖであり；電圧Ｖｒ３は、約０．７〜３．５Ｖである。
【０１１３】
図６（ａ）は、読み取り操作を行った時のメモリセルアレイの概略図である。図６（ｂ）は、読み取り操作を行った時の選択されたメモリセルアレイＭ１の断面図である。
【０１１４】
図６（ａ）および図６（ｂ）を参照すると、選択されたメモリセルＭ１に対して読み取り操作を行った時、選択されたメモリセルＭ１に結合されたワード線ＷＬ０に電圧Ｖｒ４が印加され、選択されたメモリセルＭ１に結合されたアンチヒューズゲート線ＡＦ０に接地電圧（０Ｖ）が印加され、選択されたメモリセルＭ１に結合されたビット線ＢＬ０に電圧Ｖｒ５が印加される。電圧Ｖｒ４は、選択トランジスタのチャネルをオンにするのに十分であり、選択されたメモリセルＭ１に記憶されたデータは、アンチヒューズゲート線ＡＦ０を介してメモリのチャネル電流Ｉｒを検出することによって決定することができる
【０１１５】
本実施形態において、電圧Ｖｒ４は、例えば、約０．７〜３．５Ｖであり、電圧Ｖｒ５は、例えば、約０．７〜３．５Ｖである。
【０１１６】
図５（ｂ）および図６（ｂ）に示すように、修正された拡張ドーピング領域Ｗ（ウェル）とドーピング領域Ｄを接続することによって、修正された拡張ドーピング領域Ｗ（ウェル）とドーピング領域Ｓが同じ導電型になるため、アンチヒューズ層の破裂位置がドーピング領域Ｓの外側の位置に形成されても、修正された拡張ドーピング領域Ｗ（ウェル）を介してドーピング領域Ｓに電流を伝導することができ、それにより、アンチヒューズメモリセルの性能を改善することができる。アンチヒューズメモリセルに対して読み取り操作を行う時、比較的低い電圧で読み取り操作を実施することができる。さらに、本発明のアンチヒューズメモリセルは、順方向読み取り（図５（ａ）および図５（ｂ））と逆方向読み取り（図６（ａ）および図６（ｂ））を実施することができる。
【０１１７】
以上のように、性能改善を有するアンチヒューズＯＴＰ読み取り専用メモリセルおよびメモリセルの操作方法は、アンチヒューズユニットの下方の基板内に、修正された拡張ドーピング領域Ｗ（ウェル）を配置し、ドーピング領域Ｓに、修正された拡張ドーピング領域Ｗ（ウェル）を接続する。修正された拡張ドーピング領域Ｗ（ウェル）とドーピング領域Ｓは導電型が同じであるため、アンチヒューズ層の破裂位置がドーピング領域Ｓの外側の位置に形成されても、修正された拡張ドーピング領域Ｗ（ウェル）を介してドーピング領域Ｓに電流を伝導することができ、それにより、アンチヒューズメモリセルの性能を改善することができる。アンチヒューズメモリセルに対して読み取り操作を行う時、比較的低い電圧で読み取り操作を実施することができる。ウェルを使用することによって、アンチヒューズ層が破裂した後にアンチヒューズゲートが基板に直接接触するのを防ぐことができ、且つアンチヒューズメモリをプログラミングする時、抑制プログラミングの間のプログラム抑制電流を減らすことができる。さらに、選択トランジスタの軽ドーピング領域により、プログラム漏れ電流を改善することができる。
【産業上の利用可能性】
【０１１８】
性能改善を有するアンチヒューズＯＴＰメモリセルおよびメモリセルの操作方法を提供する。性能改善を有するアンチヒューズＯＴＰメモリセルは、アンチヒューズゲートと基板が直接接触する位置にあるアンチヒューズ層の破裂位置によって生じる歩留り損失を防ぐことができる。
【０１１９】
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な範囲を基準として定めなければならない。
【符号の説明】
【０１２０】
２００  アンチヒューズメモリセル
２０２  基板
２０４、２３６  ウェル
２０６  アンチヒューズユニット
２０８  選択レジスタ
２１０  アンチヒューズ層
２１２、ＡＦ  アンチヒューズゲート
２１４  修正された拡張ドーピング領域
２１４ａ、２１４ｂ、２１６、２１８、２２４、Ｄ、Ｓ、Ｗ  ドーピング領域
２２０  ゲート誘電体層
２２６  軽ドーピング領域
２２８  ソース／ドレイン拡張
２３０  スペーサー
２３２  アンチヒューズ構造
２３４  選択ゲート構造
Ｄ１、Ｄ２  厚さ
Ｍ１〜Ｍ４  メモリセル
ＷＬ０〜ＷＬ１  ワード線
ＡＦ０〜ＡＦ１  アンチヒューズゲート線
ＢＬ０〜ＢＬ１  ビット線
【図１ａ】
2015198253.tif 000003
【図１ｂ】
2015198253.tif 000004
【図１ｃ】
2015198253.tif 000005
【図１ｄ】
2015198253.tif 000006
【図２ａ】
2015198253.tif 000007
【図２ｂ】
2015198253.tif 000008
【図２ｃ】
2015198253.tif 000009
【図３】
2015198253.tif 000010
【図４ａ】
2015198253.tif 000011
【図４ｂ】
2015198253.tif 000012
【図５ａ】
2015198253.tif 000013
【図５ｂ】
2015198253.tif 000014
【図６ａ】
2015198253.tif 000015
【図６ｂ】
2015198253.tif 000016
【外国語明細書】
2015198253000001.pdf