(57)【要約】【課題】サージ電圧と共にインダクタンスの増加の抑制が可能な半導体装置を提供する。【解決手段】半導体装置（パワー半導体装置１１）は、正極端子に接続される第１基板（正極側リードフレーム１）と、出力端子に接続される第２基板（出力側リードフレーム２）と、負極端子に接続される第３基板（負極側リードフレーム３）と、一面が第１基板に接続される一方、他面が第２基板に接続される正極側半導体素子（正極側スイッチング素子４、正極側整流素子５）と、一面が第２基板に接続される一方、他面が第１基板を跨いで第３基板に接続される負極側半導体素子（負極側スイッチング素子６、負極側整流素子７）とを備えている。【選択図】図１
2015225988.tif 000002
【特許請求の範囲】
【請求項１】
正極端子に接続される第１基板と、
出力端子に接続される第２基板と、
負極端子に接続される第３基板と、
一面が前記第１基板に接続される一方、他面が前記第２基板に接続される正極側半導体素子と、
一面が前記第２基板に接続される一方、他面が前記第１基板を跨いだ金属導体により前記第３基板に接続される負極側半導体素子と、を備える、
半導体装置。
【請求項２】
正極端子に接続される第１基板と、
出力端子に接続される第２基板と、
負極端子に接続される第３基板と、
一面が前記第２基板に接続される一方、他面が前記第３基板を跨いだ金属導体により前記第１基板に接続される正極側半導体素子と、
一面が前記第３基板に接続される一方、他面が前記第２基板に接続される負極側半導体素子と、を備える、
半導体装置。
【請求項３】
前記正極側半導体素子及び前記負極側半導体素子のそれぞれは、逆並列接続されたスイッチング素子及び整流素子を含み、
前記正極側半導体素子に含まれる前記スイッチング素子の他面と前記第２基板とは、第１金属導体により接続され、
前記正極側半導体素子に含まれる前記整流素子の他面と前記第２基板とは、第２金属導体により接続され、
前記負極側半導体素子に含まれる前記スイッチング素子の他面と前記第３基板とは、前記第１基板を跨いだ第４金属導体により接続され、
前記負極側半導体素子に含まれる前記整流素子の他面と前記第３基板とは、前記第１基板を跨いだ第３金属導体により接続された、
請求項１に記載の半導体装置。
【請求項４】
前記正極側半導体素子及び前記負極側半導体素子のそれぞれは、逆並列接続されたスイッチング素子及び整流素子を含み、
前記正極側半導体素子に含まれる前記スイッチング素子の他面と前記第１基板とは、前記第３基板を跨いだ第１金属導体により接続され、
前記正極側半導体素子に含まれる前記整流素子の他面と前記第１基板とは、前記第３基板を跨いだ第２金属導体により接続され、
前記負極側半導体素子に含まれる前記スイッチング素子の他面と前記第２基板とは、第４金属導体により接続され、
前記負極側半導体素子に含まれる前記整流素子の他面と前記第２基板とは、第３金属導体により接続された、
請求項２に記載の半導体装置。
【請求項５】
当該半導体装置の平面視において、
前記第１及び第４金属導体は、それぞれ平行となるように配置されており、
前記第２及び第３金属導体は、それぞれ平行となるように配置されている、
請求項３及び４のうちいずれか１つに記載の半導体装置。
【請求項６】
当該半導体装置の平面視において、
前記第１及び第４金属導体は、それぞれ少なくとも一部が重なるように配置されており、
前記第２及び第３金属導体は、それぞれ少なくとも一部が重なるように配置されている、
請求項３乃至５のうちいずれか１つに記載の半導体装置。
【請求項７】
前記第１乃至第４金属導体は、アルミワイヤ、アルミリボン、及び銅バスバーのうちのいずれかである、
請求項３乃至６のうちいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えばパワーデバイスなどの電力変換用途で使用される半導体装置に関する。
【背景技術】
【０００２】
太陽光発電システムのパワーコンディショナーや、家電や電気自動車のモーターの回転制御に使用されるパワー半導体素子は、機器の省エネに関わるキーデバイスとして注目されている。例えば直流電力から交流電力を電気的に生成するインバータは、パワー半導体素子の一例である複数個のトランジスタで構成される。
【０００３】
この場合用いられるトランジスタとしては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）のようなパワー半導体素子がある。
【０００４】
これらパワー半導体素子が用いられるような大電流・高電圧を扱う機器を、パワーエレクトロニクス機器と呼ぶ。パワーエレクトロニクス機器を小型化する手法として、パワー半導体素子のスイッチング動作の高周波化が挙げられる。
【０００５】
しかしながら、単に周波数を上げると単位時間当りのスイッチング回数が増え、スイッチング動作により電流のオン・オフが切り替わるまでの時間にエネルギーをロスすることになり、そのロスはスイッチング損失と呼ばれる。スイッチング周波数が大きくなると単位時間当たりのスイッチング損失も増えることになるため、できるだけ高速にスイッチングさせ、一回分のスイッチングにおけるスイッチング損失を低減することが重要である。
【０００６】
しかしながら、スイッチング動作を高速化すると、さらに別の問題が発生する。例えば、パワー半導体素子は、急激な電流の変化があると、電磁誘導による意図しない起電力が発生し、素子の最大定格電圧を超えてしまい、破壊に至る可能性がある。この誘導起電力はサージ電圧と呼ばれ、サージ電圧は、回路の持つインダクタンス成分と電流変化率に依存している。換言すると、サージ電圧を一定に保とうとすると、高速にスイッチング動作を行う場合には寄生インダクタンスを低減させる必要があることが分かる。
【０００７】
特許文献１は、従来のパワー半導体装置に関するものであり、特に前述のようなサージ電圧を抑制する方法について記載されている。構成としては正極側のアームと負極側のアームが１パッケージとなっているハーフブリッジタイプのパワーモジュールとなっており、各アームにはＩＧＢＴと、これと逆並列に接続された還流ダイオードとが一対となって配置されている。
【０００８】
図６及び図７に、従来のパワー半導体装置の概略図を示す。図６は平面図、図７は斜視図である。図６及び図７に示すように、セラミック基板１０１上に形成された正極側配線パターン１０２及び負極側配線パターン１０３には、それぞれＩＧＢＴ１０４と還流ダイオード１０５とが一つずつ搭載されている。正極側配線パターン１０２には、正極側バスバー１０６が接続されており、正極側配線パターン１０２に搭載されているＩＧＢＴ１０４と還流ダイオード１０５とは、その表面電極に出力側バスバー１０７が接続されている。一方、負極側配線パターン１０３に搭載されているＩＧＢＴ１０４と還流ダイオード１０５とは、その表面電極に負極側バスバー１０８が接続されている。
【０００９】
従来のパワー半導体装置では、正極側バスバー１０６と出力側バスバー１０７と負極側バスバー１０８とが重なり合っており、ラミネート配線構造のように板状に形成して近接配置されている。ただし、各バスバーには電気的な絶縁が必要になるため、図７に示すように、これらの間に絶縁物１０９を挟んだ構成となっている。
【００１０】
図８は、従来のパワー半導体装置の回路図を示す。例えば、図６及び図７で正極側のＩＧＢＴ１０４がオンしている場合、電流は正極側バスバー１０６から正極側配線パターン１０２を介して、正極側のＩＧＢＴ１０４のコレクタ電極に流れ、さらにエミッタ電極を通って出力側バスバー１０７に流れる。このとき、正極側バスバー１０６と出力側バスバー１０７とが重なり合う部分で、同じ大きさの電流が互いに反対方向に流れていることになる。
【００１１】
定常的には電流の変化率は非常に小さいためインダクタンスを考慮する必要はないが、例えばインダクタンス値の影響が出る電流変化率の大きなターンオフ時においては、同じ大きさの電流が互いに反対方向に流れることによって発生する磁界を打ち消しあう作用が起こり、インダクタンス値を減少させることができる。これは負極側のＩＧＢＴ１０４の場合も同様である。
【００１２】
つまり、従来のパワー半導体装置は、図８のように、インダクタＬ１，Ｌ２、ならびにインダクタＬ３，Ｌ４のそれぞれでインダクタンスが互いに打ち消しあう構成となっている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００４−２１４４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来のパワー半導体装置では、各バスバーが重なり合って電流の往復経路が形成されているため、出力側バスバー１０７が半導体装置の外部に出るまでの距離が長くなり、バスバーが重なり合っていない部分のインダクタンスが大きくなる。そのため、サージ電圧を充分に低減することができない可能性がある。インダクタンスは配線長に比例して大きくなるため、定格電流が大きいパワー半導体素子を使用するほど、インダクタンス成分となる配線も長くなり、サージ電圧の抑制効果が充分でない可能性がある。
【００１５】
一般的に、パワー半導体装置において、正極及び負極端子はある程度近い位置に配置されて出力端子とは離間している場合が多いが、これは、配線の取り回しが容易になることに加え、配線長を短くしてサージ電圧を抑制するためである。
【００１６】
それに対し、従来のパワー半導体装置の構成の場合、出力端子を正極及び負極端子と離間させるためには、バスバーの引き出し方向を変える必要があり、配線長が伸びてインダクタンスが増加してしまう可能性がある。
【００１７】
かかる点に鑑みて、本発明は、サージ電圧と共にインダクタンスの増加の抑制が可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明に係る半導体装置は、正極端子に接続される第１基板と、出力端子に接続される第２基板と、負極端子に接続される第３基板と、一面が前記第１基板に接続される一方、他面が前記第２基板に接続される正極側半導体素子と、一面が前記第２基板に接続される一方、他面が前記第１基板を跨いだ金属導体により前記第３基板に接続される負極側半導体素子と、を備えることを特徴とする。
【００１９】
また、上記課題を解決するために、本発明の別の形態に係る半導体装置は、正極端子に接続される第１基板と、出力端子に接続される第２基板と、負極端子に接続される第３基板と、一面が前記第２基板に接続される一方、他面が前記第３基板を跨いだ金属導体により前記第１基板に接続される正極側半導体素子と、一面が前記第３基板に接続される一方、他面が前記第２基板に接続される負極側半導体素子と、を備えることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、サージ電圧と共にインダクタンスの増加の抑制が可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態１に係る半導体装置の平面図である。
【図２】図２は、本発明の実施の形態１に係る半導体装置の断面図である。
【図３】図３は、本発明の実施の形態１に係る半導体装置の回路図である。
【図４】図４は、本発明の実施の形態２に係る半導体装置の平面図である。
【図５】図５は、本発明の実施の形態２に係る半導体装置の断面図である。
【図６】図６は、従来のパワー半導体装置の平面図である。
【図７】図７は、従来のパワー半導体装置の斜視図である。
【図８】図８は、従来のパワー半導体装置の回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、各実施の形態では、インバータの基本構成単位となる１アーム分のトランジスタが搭載されている２ｉｎ１モジュールをベースとする。しかしながら、各実施の形態は、本発明に係る半導体装置の構成を限定するものではなく、例えば、３アーム分のトランジスタが搭載されている６ｉｎ１モジュールであってもよく、１アームごとに実施の形態で説明する構成を有していればよい。なお、本実施の形態の半導体装置の一例は、例えばパワーデバイスなどの電力変換用途で使用される半導体装置である。
【００２３】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の平面図である。
【００２４】
図１に示すように、本実施の形態の半導体装置は、第１基板の一例である正極側リードフレーム１と、第２基板の一例である出力側リードフレーム２と、第３基板の一例である負極側リードフレーム３とを有するモジュールである。モジュールは、破線で示す部分が樹脂１５によって封止されており、正極端子に接続される正極側リードフレーム１、出力端子に接続される出力側リードフレーム２、及び負極端子に接続される負極側リードフレーム３の一部が露出する状態となっている。また、正極側リードフレーム１には、正極側半導体素子として、正極側スイッチング素子４と正極側整流素子５とが搭載されている。また、出力側リードフレーム２には、負極側半導体素子として、負極側スイッチング素子６と負極側整流素子７とが搭載されている。正極側スイッチング素子４及び負極側スイッチング素子６の表面にはゲート電極９が配置されており、図示しないが別途アルミワイヤーなどで外部と接続され、正極側スイッチング素子４及び負極側スイッチング素子６のそれぞれに対する駆動制御信号が、ゲート電極９に供給される。
【００２５】
ここで、正極側スイッチング素子４及び負極側スイッチング素子６は、例えばＩＧＢＴのようなスイッチング素子である。また、正極側整流素子５及び負極側整流素子７は、例えばＦＷＤ（Free Wheeling Diode）のような整流素子である。各素子の電極は、ＩＧＢＴであればコレクタ電極、ＦＷＤであればカソード電極となり、図示しないが、例えばＳｎ−Ａｇ−Ｃｕはんだによって正極側リードフレーム１及び出力側リードフレーム２に電気的に接合されている。
【００２６】
本実施の形態に係る半導体装置は、第３金属導体としての負極側金属導体８ａ及び第４金属導体としての負極側金属導体８ｂが、負極側スイッチング素子６と負極側整流素子７からそれぞれ個別に引き出されていることを特徴の１つとする。負極側金属導体８ａの一端側は、負極側整流素子７の表面電極に電気的に接続され、負極側金属導体８ａの他端側は、正極側リードフレーム１を跨いで、負極側リードフレーム３に電気的に接続されている。負極側金属導体８ｂの一端側は、負極側スイッチング素子６の表面電極に電気的に接続され、負極側金属導体８ｂの他端側は、正極側リードフレーム１を跨いで、負極側リードフレーム３に電気的に接続されている。負極側金属導体８ａ，８ｂにそれぞれ接続されている各素子の電極は、ＩＧＢＴであればエミッタ電極、ＦＷＤであればアノード電極となる。
【００２７】
一般的な半導体装置としては、正極側及び負極側共に、トランジスタと逆並列に配置されるダイオードは同一の金属導体で接続されており、同一極のトランジスタとダイオードの並びに対して、金属導体が同一方向に引き出されるように構成する（例えば、図６においては、紙面上のＹ方向がそれに当たる。）。そのため、例えば従来のパワー半導体装置では、図７に示すように、正極側及び負極側共に、ＩＧＢＴ１０４とＦＷＤ１０５の表面電極は一枚のバスバーで接続されており、同一極のＩＧＢＴ１０４とＦＷＤ１０５の並びに対して、バスバーの長手方向が平行である。
【００２８】
これに対して、本実施の形態に係る半導体装置は、前述のように、従来のパワー半導体装置の構成とは異なり、各素子から負極側金属導体８ａ，８ｂが個別に引き出されていることが特徴である。なお、本実施の形態に係る半導体装置の構成による詳細な効果については、後述する。
【００２９】
負極側金属導体８ａ，８ｂは、例えば、アルミリボンやアルミワイヤー、または銅バスバーのいずれかで形成することができる。なお、図１ではアルミリボンである場合を図示している。負極側金属導体８ａ，８ｂは、アルミリボンやアルミワイヤーの場合、各素子の表面電極と例えば超音波接合工法によって直接接続され、銅バスバーの場合、例えばＳｎ−Ａｇ−Ｃｕはんだを介して接続される。
【００３０】
図２は、本発明の実施の形態１に係る半導体装置の断面図であり、図２（ａ）は図１におけるIIａ−IIａ断面図、図２（ｂ）は図１におけるIIｂ−IIｂ断面図である。
【００３１】
図２（ａ）に示すように、第３金属導体としての負極側金属導体８ａの下側には、第１金属導体としての正極側金属導体１０ａが配置されている。この正極側金属導体１０ａは、正極側スイッチング素子４の表面電極と出力側リードフレーム２に接続されている。正極側金属導体１０ａが図１に図示されないのは、負極側金属導体８ａの直下に存在するためである。つまり、負極側金属導体８ａと正極側金属導体１０ａは、立体的に重なるように配置されている。
【００３２】
また、図２（ｂ）に示すように、第４金属導体としての負極側金属導体８ｂの下側には、第２金属導体としての正極側金属導体１０ｂが配置されている。この正極側金属導体１０ｂは、正極側整流素子５の表面電極と出力側リードフレーム２に接続されている。正極側金属導体１０ｂが図１に図示されないのは、負極側金属導体８ｂの直下に存在するためである。つまり、負極側金属導体８ｂと正極側金属導体１０ｂは、立体的に重なるように配置されている。
【００３３】
なお、正極側金属導体１０ａ，１０ｂは、負極側金属導体８ａ，８ｂと同様に、例えば、アルミリボンやアルミワイヤー、または銅バスバーのいずれかで形成することができる。
【００３４】
このように、本実施の形態に係る半導体装置においては、負極側金属導体８ａは、正極側金属導体１０ａ及び正極側スイッチング素子４及び正極側リードフレーム１を跨いで負極側リードフレーム３に接続され、負極側金属導体８ｂは、正極側金属導体１０ｂ及び正極側整流素子５及び正極側リードフレーム１を跨いで負極側リードフレーム３に接続されていることを、特徴の１つとする。配線同士が立体的に重なるように配置されて近接すると、配線自身が持つ自己インダクタンス以外に、インダクタンスが配線同士で相互に影響し合う相互インダクタンスが発生する。そして、これらを合わせた合成インダクタンスが、発生するサージ電圧に実際に影響する。そして、パワーエレクトロニクス機器の一例である半導体装置の高周波化に伴う高速スイッチングの際のインダクタンスに起因するサージ電圧を抑制することで、パワー半導体素子の破壊を防ぐことができる。
【００３５】
ここで、平面状の配線が平面的に配置される場合、配線同士が近接する表面積が少ないため相互インダクタンスの効果は小さいが、本実施の形態のように、平面状の金属導体（配線）を立体的に配置することで、金属導体同士が近接する表面積がより大きくなり、相互インダクタンスが大きくなり、結果として合成インダクタンスが大きくなる。
【００３６】
図３は、本発明の実施の形態１に係る半導体装置の回路図である。図３を用いて、スイッチング動作時における回路上の電流の状態を説明する。図３に示すように、破線で囲まれたパワー半導体装置１１は、負荷としてインダクタ１２が接続され、その正極及び負極に直流電源１３が接続された閉回路である。パワー半導体装置１１は、半導体装置の一例である。
【００３７】
まず、正極側スイッチング素子４がオンしており、負極側スイッチング素子６はオフしている場合を考える。このとき、電流は、直流電源１３の正極側から正極側スイッチング素子４を経由し、インダクタ１２へ流れる。正極側整流素子５は正極側スイッチング素子４に対して、負極側整流素子７は負極側スイッチング素子６に対して、それぞれ逆並列に接続されているため、正極側整流素子５及び負極側整流素子７には、電流は流れない。また、負極側スイッチング素子６はオフ状態であるため、負極側スイッチング素子６には電流は流れない。
【００３８】
次に、正極側スイッチング素子４がターンオフする場合を考える。正極側スイッチング素子４がターンオフする際、電流は瞬時にゼロにならないため、正極側スイッチング素子４を通過する電流は、ある変化率をもって減少していくことになる。このとき、電磁誘導によってインダクタ１２に電流を流し続けようとする作用が働き、誘導起電力が発生する。インダクタ１２には電流によるエネルギーが蓄積されているため、これと誘導起電力によってインダクタ１２には電流が流れ続けるが、正極側スイッチング素子４はオフ状態に遷移する。したがって、電流は、正極側スイッチング素子４を流れるのではなく、負極側整流素子７に徐々に流れることになる。スイッチング素子と逆並列に整流素子を配置するのは、この還流電流の経路を作るためであり、インバータの基本的な構成である。この還流電流はすぐにエネルギーが消費されるため、ターンオフ期間を経て、正極側スイッチング素子４が完全にオフ状態になると共に、回路内に電流が流れなくなる。このとき、正極側スイッチング素子４及び負極側スイッチング素子６はオフ状態であり、これらが同時にオン状態となる期間は無い。
【００３９】
本実施の形態においては、このターンオフ期間に注目している。前述の通り、ターンオフ期間は、正極側スイッチング素子４を通る電流が減少していく期間である。この期間において電流が流れる経路の１つは、正極側リードフレーム１から正極側スイッチング素子４及び正極側金属導体１０ａを経由し、出力側リードフレーム２までの経路２１である。これに対して、ターンオフ期間において、電磁誘導により発生した還流電流が流れる経路は、負極側リードフレーム３から負極側金属導体８ａ及び負極側整流素子７を経由し、出力側リードフレーム２までの経路２２である。この経路２２は、電流が減少していく経路２１とは逆に、経路２１で減少した分だけ電流が増加していく経路である。よって、この２つの経路２１，２２は、符号が異なる単位時間当りの電流変化率を持つことになる。
【００４０】
ここで、本実施の形態の半導体装置は、図２（ａ）に示すように、正極側金属導体１０ａを含む経路及び負極側金属導体８ａを含む経路のそれぞれ、ならびに図２（ｂ）に示すように正極側金属導体１０ｂを含む経路及び負極側金属導体８ｂを含む経路のそれぞれが、立体的に重なる構成となっている。そのため、前述のように、自己インダクタンスに加えて相互インダクタンスの影響も考慮して、この時発生するサージ電圧は次の式（１）のように表される。
【００４１】
【数１】
2015225988.tif 000003
【００４２】
式（１）において、Ｌは経路２１の自己インダクタンス、Ｍは経路２１が経路２２から受ける相互インダクタンス、ｉ１は経路２１を流れる電流、ｉ２は経路２２を流れる電流である。ここで、ｄｉ１は減少しているためマイナス、ｄｉ２は増加しているためプラスとなり、これらの絶対値は同値であるため、式（１）は下記式（２）のように変換することができる。
【００４３】
【数２】
2015225988.tif 000004
【００４４】
式（２）を見ると、経路２１は経路２２から受ける影響、つまり自己インダクタンスＬと相互インダクタンスＭとが打ち消し合うことによって、インダクタンスの増加を抑制すると共に、発生するサージ電圧が低減されることがわかる。
【００４５】
ここで、図１及び図２に示す本実施の形態の半導体装置の構成の更なる特徴の１つは、上述したターンオフ期間に電流が流れる経路だけを立体的に重ねるように配置しているという点である。つまり、図３で示したように、正極側スイッチング素子４がターンオフする場合は、正極側スイッチング素子４と負極側整流素子７には電流は流れるが、負極側スイッチング素子６と正極側整流素子５には電流が流れないため、後者を通る経路はサージ電圧の発生に寄与しない。したがって、本実施の形態の半導体装置のように、これらを通る経路を立体的に重ねて近接させてもインダクタンスの低減には影響しない。そのため、本実施の形態の半導体装置で、インダクタンスを考慮するべき経路は、正極側スイッチング素子４および負極側整流素子７とこれらの素子に接続される金属導体とを含む経路だけでよい。それに対し、図６に示す従来のパワー半導体装置のように、ＩＧＢＴ１０４と還流ダイオード１０５とを同一のバスバーで接続すると、サージ電圧の低減に寄与しない経路が重なることになり、前述したような課題が発生する。
【００４６】
なお、このとき、負極側金属導体８ａと正極側金属導体１０ａとを近接させるとともに、負極側金属導体８ｂと正極側金属導体１０ｂとを近接させることが重要になる。これは、自己インダクタンスと相互インダクタンスとを合成した合成インダクタンスがサージ電圧に関与し、式（２）で示したように、自己インダクタンスと相互インダクタンスが打ち消し合うように働くためである。
【００４７】
また、図２の説明の際に述べたが、正極側金属導体１０ａ，１０ｂが負極側金属導体８ａ，８ｂの直下にあり、図１で、正極側金属導体１０ａ，１０ｂが負極側金属導体８ａ，８ｂに覆われているのは、相互インダクタンスは金属導体同士が近接するほど影響が大きくなるためであり、平面視で重なっている金属導体同士が平面的にずれていないことが好ましい。
【００４８】
また、平面視で重なっている金属導体のそれぞれの高さも近接している方が望ましく、例えば金属導体がアルミリボンであればプロセス的なばらつきを考慮しても、例えば１．０ｍｍ前後の距離を保つような高さにすることが好ましい。これにより、経路２１及び経路２２におけるインダクタンスの低減効果を充分に得ることができるようになる。このような効果は、正極側及び負極側のそれぞれにおいて、スイッチング素子及び整流素子のそれぞれの表面電極を接続する金属導体を個別に引き出すことによって得られるものである。つまり、従来のパワー半導体装置のように同一極のトランジスタ及びダイオードの表面電極を同一の金属導体で接続すると、電流が流れない経路までもが近接して配置されるだけでなく、物理的に重ねることが困難な領域が発生してしまうため、インダクタンスを低減する効果が小さくなるだけではなく、半導体装置の回路面積が大きくなってしまう可能性がある。これに対して、本実施の形態のような構成にすることによって、出力側リードフレーム２を従来例のように無理に引き回す必要がなく、端子の配置が容易となり、さらに、半導体装置が大型化することもない。
【００４９】
また、本実施の形態では、通常の金属導体の接合プロセスをそのまま用いて、各金属導体を立体配置とすることができるため、大幅なコストアップもなく、サージ電圧を効果的に低減することができる。
【００５０】
また、本実施の形態では、正極側スイッチング素子４がターンオフする場合について説明しているが、負極側スイッチング素子６がターンオフする際も同様の考え方で同様の効果を得ることができる。
【００５１】
また、本実施の形態では、従来のパワー半導体装置では必要であったバスバー間の絶縁物自体や、これらを積層・接着させるためのプロセスが不要となるため、コストダウンにも繋がる。
【００５２】
＜実施の形態２＞
図４は、本発明の実施の形態２における半導体装置の平面図である。本実施の形態は、半導体素子をフリップチップ接合させた場合の構成である。前述の実施の形態１の構成をフェイスアップ構造と呼ぶのに対して、本実施の形態の構成はフェイスダウン構造と呼ばれる。
【００５３】
図５（ａ）及び図５（ｂ）は、本発明の実施の形態２に係る半導体装置の断面図であり、図５（ａ）は図４におけるＶａ−Ｖａ断面図、図５（ｂ）は図４におけるＶｂ−Ｖｂ断面図である。
【００５４】
本実施の形態において、サージ電圧の低減を目的とする考え方や効果は実施の形態１と同一であるが、その構成としては、実施の形態１では正極側スイッチング素子４のコレクタ電極及び正極側整流素子５のカソード電極が正極側リードフレーム１に接続されているのに対して、本実施の形態では、これら電極が正極側金属導体１０ａ，１０ｂに接続されている点で異なる。
【００５５】
また、前述の実施の形態１では、負極側スイッチング素子６のコレクタ電極及び負極側整流素子７のカソード電極が出力側リードフレーム２に接続されているのに対して、本実施の形態では、これらが負極側金属導体８ｂ，８ａと接続されている。さらに、前述の実施の形態１では、負極側金属導体８ａ，８ｂの直下に正極側金属導体１０ａ，１０ｂが平面視で重なるように配置されていたが、本実施の形態では、それらの位置関係が逆転している。
【００５６】
また、本実施の形態では、正極側スイッチング素子４のエミッタ電極及び正極側整流素子５のアノード電極、ならびに負極側スイッチング素子６のエミッタ電極及び負極側整流素子７のアノード電極は、例えばはんだ等の接合材料１４によって、それぞれ、出力側リードフレーム２及び負極側リードフレーム３に接続されている。
【００５７】
本実施の形態における電気回路図は前述の実施の形態１と同一であるため省略するが、図３における経路２１と経路２２とが重なることによってサージ電圧が抑制可能である点は本実施の形態でも同じであり、フェイスダウン構造であっても同様の効果を得ることができる。
【００５８】
なお、上記各実施の形態において、正極側及び負極側の半導体素子のそれぞれについて、スイッチング用半導体素子と整流用半導体素子とが１つのチップで実装されていてもよい。
【００５９】
また、正極側金属導体１０ａ及び負極側金属導体８ａ、ならびに正極側金属導体１０ｂ及び負極側金属導体８ｂはそれぞれ、平面視で少なくとも一部が重なっているだけでもよく、また、平面視で平行になっているだけでもよい。
【００６０】
また、負極側金属導体８ａ，８ｂ、及び正極側金属導体１０ａ，１０ｂの本数は任意である。
【産業上の利用可能性】
【００６１】
本発明に係る半導体装置は、パワーエレクトロニクス機器の高周波化に伴う高速スイッチングの際のインダクタンスに起因するサージ電圧を抑制し、パワー半導体素子の破壊を防ぐことができるという効果を有し、大電力・大電流対応の半導体装置などとして有用である。
【符号の説明】
【００６２】
１              正極側リードフレーム
２              出力側リードフレーム
３              負極側リードフレーム
４              正極側スイッチング素子
５              正極側整流素子
６              負極側スイッチング素子
７              負極側整流素子
８ａ，８ｂ      負極側金属導体
９              ゲート電極
１０ａ，１０ｂ  正極側金属導体
１１            パワー半導体装置
１２            インダクタ
１３            直流電源
１４            接合材料
１５            樹脂
２１，２２      経路
１０１          セラミック基板
１０２          正極側配線パターン
１０３          負極側配線パターン
１０４          ＩＧＢＴ
１０５          還流ダイオード
１０６          正極側バスバー
１０７          出力側バスバー
１０８          負極側バスバー
１０９          絶縁物
【図１】
2015225988.tif 000005
【図２】
2015225988.tif 000006
【図３】
2015225988.tif 000007
【図４】
2015225988.tif 000008
【図５】
2015225988.tif 000009
【図７】
2015225988.tif 000010
【図６】
2015225988.tif 000011
【図８】
2015225988.tif 000012