(57)【要約】【課題】カラムADC構成のイメージセンサにおけるADC群間の特性差分を補正して、ADCのレイアウトを自由にして設計自由度を向上できるようにする。【解決手段】ADC１１−１乃至１１−４が遮光領域の画素のアナログ信号の画素信号をDAC１３−１，１３−２より供給される参照電圧に基づいてデジタル信号に変換する。クランプ演算部１２−１，１２−２は、基準レベルを算出して、オフセットを求め、ADC１１−１乃至１１−４の出力信号にオフセットを掛けて補正レベルの信号をDAC１３−１，１３−２に供給する。特性差分記憶部１４は、電源がオフ直前の黒色画像に基づいて、ADC１１−１または１１−２と、ADC１１−３または１１−４との差分を特性差分として記憶し、DAC１３−１，１３−２のいずれかに、ADC群間の特性差分を吸収するように、ゲインを掛けて参照電圧を出力させる。本技術は、イメージセンサに適用することができる。【選択図】図１
2015198273.tif 000002
【特許請求の範囲】
【請求項１】
光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサにおいて、
複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算する複数のクランプ演算部と、
前記クランプ演算部により演算された前記基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給するリファレンス電圧出力部と
を含むイメージセンサ。
【請求項２】
前記クランプ演算部は、前記複数の前記ADC群のそれぞれの出力信号が、遮光画素の出力信号であるとき、前記基準レベルを演算し、
前記リファレンス電圧出力部は、前記クランプ演算部により演算された基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給する
請求項１に記載のイメージセンサ。
【請求項３】
前記クランプ演算部は、前記複数の前記ADC群のそれぞれの出力信号が、前記基準レベルであるべき出力信号との差分をオフセットとして算出し、前記オフセットに応じた基準レベルを演算する
請求項１に記載のイメージセンサ。
【請求項４】
前記複数のADC群毎の出力信号の差分を特性差分として測定し、記憶する特性差分測定記憶部をさらに含み、
前記リファレンス電圧出力部は、前記特性差分測定記憶部により記憶されている前記特性差分を補正するゲインで前記ADCにリファレンス電圧を出力する
請求項１に記載のイメージセンサ。
【請求項５】
前記差分特性測定記憶部は、全ての前記ADC群に所定のゲインでリファレンス電圧を供給するときの、前記複数のADC群間の出力信号における差分を特性差分として測定する
請求項４に記載のイメージセンサ。
【請求項６】
光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサの動作方法において、
複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算し、
演算された前記基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給する
ステップを含むイメージセンサの動作方法。
【請求項７】
光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサを含む撮像装置において、
複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算する複数のクランプ演算部と、
前記クランプ演算部により演算された基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給するリファレンス電圧出力部と
を含む撮像装置。
【請求項８】
光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサを含む撮像装置の撮像方法において、
複数の前記ADC群のそれぞれの出力信号に基づいて基準レベルを演算し、
演算された前記基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給する
ステップを含む撮像方法。
【請求項９】
光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサを含む電子機器において、
複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算する複数のクランプ演算部と、
前記クランプ演算部により演算された基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給するリファレンス電圧出力部と
を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、イメージセンサ、およびイメージセンサの動作方法、撮像装置および撮像方法、並びに電子機器に関し、特に、カラムADC（Analog Digital Converter）構成のイメージセンサにおいて、複数のADC群が存在するときのADC群間の特性差分を補正できるようにしたイメージセンサ、およびイメージセンサの動作方法、撮像装置および撮像方法、並びに電子機器に関する。
【背景技術】
【０００２】
２個のADC群を備えたカラムADC構成のイメージセンサにおいては、イメージセンサ内のレイアウトなどによりADC群のそれぞれの寄生容量が変化して、ADC群毎の特性が変化してしまいADC群間に特性の差分（特性差分）が生じることがあった。
【０００３】
このように特性が異なる複数のADC群を利用してアナログ信号からなる画素信号をデジタル信号に変換すると、同一のアナログ信号をデジタル信号に変換させても、異なるデジタル信号として変換されてしまうことになる。このため、アナログ信号からなる画素信号をデジタル信号に変換すると適切な色で発色できないことになり、結果として、適切な発色ができない恐れがあった。
【０００４】
そこで、ADC群の特性を補正して適切にアナログ信号をデジタル信号に変換させる技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】WO2000057634A
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、特許文献１の技術においては、ADC群が２個の場合については、有効であるが、ADC群が、４個、または８個で使用される場合には、十分に補正することができない恐れがあった。
【０００７】
本技術は、このような状況に鑑みてなされたものであり、特に、ADC群が２個よりも多く使用されるような場合でも、ADC群間の特性差分を補正することで、適切なデジタルアナログ変換を実現させるものである。
【課題を解決するための手段】
【０００８】
本技術の一側面のイメージセンサは、光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサにおいて、複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算する複数のクランプ演算部と、前記クランプ演算部により演算された前記基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧として、前記ADC群を構成するそれぞれの前記ADCに供給するリファレンス電圧出力部とを含む。
【０００９】
前記クランプ演算部には、前記複数の前記ADC群のそれぞれの出力信号が、遮光画素の出力信号であるとき、前記基準レベルを演算させ、前記リファレンス電圧出力部には、前記クランプ演算部により演算された基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧として、前記ADC群を構成するそれぞれの前記ADCに供給するを含ませるようにすることができる。
【００１０】
前記クランプ演算部には、前記複数の前記ADC群のそれぞれの出力信号が、前記基準レベルであるべき出力信号との差分をオフセットとして算出させ、前記オフセットに応じた基準レベルを演算する。
【００１１】
前記複数のADC群毎の出力信号の差分を特性差分として測定し、記憶する特性差分測定記憶部をさらに含ませるようにすることができ、前記リファレンス電圧出力部には、前記特性差分測定記憶部により記憶されている前記特性差分を補正するゲインで前記ADCにリファレンス電圧を出力させるようにすることができる。
【００１２】
前記差分特性測定記憶部には、全ての前記ADC群に所定のゲインでリファレンス電圧を供給するときの、前記複数のADC群間の出力信号における差分を特性差分として測定させるようにすることができる。
【００１３】
本技術の一側面のイメージセンサの動作方法は、光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサの動作方法において、複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算し、演算された前記基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給するステップを含む。
【００１４】
本技術の一側面の撮像装置は、光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサを含む撮像装置において、複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算する複数のクランプ演算部と、前記クランプ演算部により演算された基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給するリファレンス電圧出力部とを含む。
【００１５】
本技術の一側面の撮像方法は、光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサを含む撮像装置の撮像方法において、複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算し、演算された前記基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給するステップを含む。
【００１６】
本技術の一側面の電子機器は、光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサを含む電子機器において、複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算する複数のクランプ演算部と、前記クランプ演算部により演算された基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換されて、前記ADC群を構成するそれぞれの前記ADCに供給するリファレンス電圧出力部とを含む。
【００１７】
本技術の一側面においては、光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサ、またはイメージセンサ、前記イメージセンサを含む撮像装置および電子機器において、複数のクランプ演算部により、前記複数の前記ADC群のそれぞれの出力信号に基づいて基準レベルが演算あれ、演算された基準レベルのデジタル信号がアナログ信号からなるリファレンス電圧に変換されて、前記ADC群を構成するそれぞれの前記ADCに供給される。
【発明の効果】
【００１８】
本技術の一側面によれば、複数のカラムADC構成されるイメージセンサにおけるADC群間の特性差分を補正することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本技術を適用したイメージセンサの第１の実施の形態の構成例を示す電気的な構成を示す図である。
【図２】図１のイメージセンサの画素領域とADCのレイアウトを説明する図である。
【図３】ADC群特性差分補正処理を説明するフローチャートである。
【図４】特性差分記憶処理を説明するフローチャートである。
【図５】図１のイメージセンサの画素領域とADCのレイアウトを説明する図である。
【図６】図１のイメージセンサの画素領域とADCのレイアウトを説明する図である。
【図７】本技術を適用したイメージセンサの第２の実施の形態の構成例を示す電気的な構成を示す図である。
【図８】図７のイメージセンサの画素領域とADCのレイアウトを説明する図である。
【図９】図７のイメージセンサの画素領域とADCのレイアウトを説明する図である。
【発明を実施するための最良の形態】
【００２０】
なお、説明は以下の順序で行う。
１．第１の実施の形態（４個のADCを用いた場合の構成の例）
２．第１の実施の形態の変形例
３．第２の実施の形態（８個のADCを用いた場合の構成の例）
４．第２の実施の形態の変形例
【００２１】
＜１．第１の実施の形態＞
＜４個のADCを用いた場合の構成例＞
図１，図２は、本技術を適用したイメージセンサの一実施の形態の構成例を示している。より詳細には、図１は、イメージセンサの電気的な構成を示す図であり、図２は、イメージセンサの画素領域とADC（Analogue Digital Converter）のレイアウト例を示す図である。
【００２２】
図１のイメージセンサは、画素領域上に配置された各画素を構成するフォトダイオードにより入射光の光量に応じて光電変換により生成されるアナログ信号からなる画素信号をデジタル信号に変換して出力し、出力された画素信号により画像を生成する。このイメージセンサは、例えば、スチルカメラやビデオカメラなどの撮像装置に利用されると共に、スマートフォン等に代表される携帯端末などの電子機器にも利用される。
【００２３】
より具体的には、図１，図２のイメージセンサは、画素領域１０、ADC１１−１乃至１１−４、クランプ演算部１２−１，１２−２、DAC（Digital Analogue Converter）１３−１，１３−２、特性差分記憶部１４、パラレルシリアル変換部１５、および出力回路４１−１，４１−２を備えている。尚、図２の上部においては、同一のウェハ３１上に画素領域１０とADC１１−１乃至１１−４とが設けられる場合のレイアウトの例が示されている。また、図２の下部においては、図２の上部における画素領域１０の第１画素群Ｔ１および第２画素群Ｔ２の各画素のアナログ信号からなる画素信号が、ADC１１−１乃至１１−４のいずれに供給されるのかが示されている。すなわち、図２の下部には、図２の上部における画素領域１０内の表記を拡大したものが示されている。
【００２４】
さらに、ADC１１−１乃至１１−４、クランプ演算部１２−１，１２−２、および、DAC１３−１，１３−２を、特に区別する必要がない場合、単に、ADC１１、クランプ演算部１２、およびDAC１３と称するものとし、その他の構成についても同様に称するものとする。
【００２５】
ADC（Analogue Digital Converter）１１−１乃至１１−４は、図２中の画素領域１０の上下方向に隣接する領域に配設されている。より詳細には、図２における画素領域１０の下方の隣接する領域に画素領域１０に近い領域からADC１１−１，１１−３が配設され、画素領域１０の上方の隣接する領域に画素領域１０に近い領域からADC１１−２，１１−４が配設されている。ADC１１−１乃至１１−４は、画素領域１０に設けられたフォトダイオードを含む複数の画素より順次転送されてくるアナログ信号からなる画素信号を、参照電圧（リファレンス電圧）と分解能に応じた量子化単位のデジタル信号に変換する。ADC１１−１乃至１１−４は、デジタル信号に変換した画素信号をパラレル信号としてクランプ演算部１２−１，１２−２、特性差分記憶部１４、およびパラレルシリアル変換部１５に出力する。
【００２６】
より詳細には、図２で示されるように画素領域１０には、ベイヤ配列のＲ（赤色）画素、Ｇｒ，Ｇｂ（緑色）画素、およびＢ（青色）画素からなる４画素単位の第１画素群Ｔ１および第２画素群Ｔ２が垂直方向に隣接して繰り返し配置される。このうち、第１画素群Ｔ１のＧｒ，Ｇｂ画素のアナログ信号からなる画素信号がADC１１−１に、第１画素群Ｔ１のＲ画素、およびＢ画素のアナログ信号からなる画素信号がADC１１−２にそれぞれ供給される。また、第２画素群Ｔ２のＧｒ，Ｇｂ画素のアナログ信号からなる画素信号がADC１１−３に、第２画素群Ｔ２のＲ画素、およびＢ画素のアナログ信号からなる画素信号がADC１１−４にそれぞれ供給される。尚、第１画素群Ｔ１、および第２画素群Ｔ２の２画素×２画素の合計４画素のベイヤ配列においては、左上にＲ（赤色）画素、右上にＧｒ（緑）画素、左下にＧｂ（緑）、および右下にＢ（青色）画素が配設されている。尚、ベイヤ配列は、一例に過ぎず、画素配列はこれ以外であってもよいものである。各画素信号は、時分割処理されて順次ADC１１−１乃至１１−４にそれぞれ転送される。
【００２７】
パラレルシリアル変換部１５は、ADC１１−１乃至１１−４よりパラレルに供給される、デジタル信号に変換された画素信号をシリアル信号に変換して、図２における画素領域１０の左右方向に隣接する領域に設けられた図示せぬ電極部（PAD）を含む出力回路４１−１，４１−２より出力する。
【００２８】
クランプ演算部１２−１，１２−２は、画素領域１０の辺縁部等に設けられた図示せぬ遮光領域の画素の、ADC１１−１乃至１１−４によりデジタル信号に変換された画素信号に基づいて、それぞれ基準レベルを演算する。そして、クランプ演算部１２−１，１２−２は、それぞれ基準レベルの平均値、最小値、および最大値のいずれかを、補正レベルとして、DAC１３−１，１３−２にそれぞれ出力する。クランプ演算部１２−１，１２−２は、リアルタイムで同様の処理を繰り返し、補正レベルを繰り返し出力する。
【００２９】
DAC１３−１，１３−２は、クランプ演算部１２−１，１２−２よりそれぞれ供給されてくる補正レベルの信号を、デジタル信号からアナログ信号に変換して参照電圧（リファレンス）として、それぞれADC１１−１，１１−２およびADC１１−３，１１−４に供給する。このとき、DAC１３−１，１３−２は、特性差分記憶部１４により相互の特性差分を補正するようにゲインが制御された状態で参照電圧（リファレンス）を出力する。
【００３０】
特性差分記憶部１４は、イメージセンサの電源がオフにされるとき、画素領域１０の全画素を遮光画素として撮像させ、ADC１１−１乃至１１−４によりデジタル信号に変換された画素信号に基づいて、その差分を特性差分として記憶する。より詳細には、特性差分記憶部１４は、ADC１１−１または１１−２と、ADC１１−３または１１−４との出力差をADC１１−１，１１−２とからなるADC群と、ADC１１−３，１１−４とからなるADC群の特性差分として算出し、記憶する。そして、特性差分記憶部１４は、記憶した特性差分を打ち消すようにDAC１３−１，１３−２のゲインを制御する。
【００３１】
クランプ演算部１２−１は、第１画素群Ｔ１のＧｒ，Ｇｂ（緑色）画素を出力するADC１１−１と、第１画素群Ｔ１のＲ（赤色）画素、およびＢ（青色）画素を出力するADC１１−２からなる第１のADC群の各参照電圧（リファレンス）を制御する補正レベルを演算により求め、出力する。
【００３２】
同様に、クランプ演算部１２−２は、第２画素群Ｔ２のＧｒ，Ｇｂ（緑色）画素を出力するADC１１−３と、第２画素群Ｔ２のＲ（赤色）画素、およびＢ（青色）画素を出力するADC１１−４からなる第２のADC群の各参照電圧（リファレンス）を制御する補正レベルを演算により求め、出力する。
【００３３】
このため、ADC１１−１，１１−２には、ほぼ同一の参照電圧（リファレンス）が供給されることになる。これにより、第１画素群内のＲ画素、Ｇｂ画素，Ｇｒ画素，Ｂ画素の発色のバランスが整えられて、実質的に、ホワイトバランスが調整されることになり、ADC１１−１，１１−２の特性が整えられることになる。同様に、ADC１１−３，１１−４には、ほぼ同一の参照電圧（リファレンス）が供給されることになる。これにより、第２画素群内のＲ画素、Ｇｂ画素，Ｇｒ画素，Ｂ画素の発色のバランスが整えられて、実質的に、ホワイトバランスが調整されることになり、ADC１１−３，１１−４の特性が整えられる。
【００３４】
しかしながら、ADC１１−１，１１−２と、ADC１１−３，１１−４とは、図２で示されるように、ウェハ３１上におけるレイアウトが異なることから、寄生容量などが同一ではないので、一般に異なる特性を持つことになる。したがって、第１画素群と第２画素群とでは、それぞれの領域内においては画素間で発色が整えられるが、ADC１１−１，１１−２からなる第１のADC群と、ADC１１−３，１１−４からなる第２のADC群との間には特性に差が生じる。結果として、第１画素群と第２画素群とでは、微小ながら発色に差が生じることになり、画質を低下させる恐れがある。
【００３５】
そこで、特性差分記憶部１４は、電源がオフになる直前に全画素を遮光状態にして黒色画像を撮像すると共に、このときDAC１３−１，１３−２のゲインを最大にして、ADC１１−１または１１−２と、ADC１１−３または１１−４との出力差を特性差分として計測して記憶する。この特性差分は、ADC１１−１，１１−２からなる第１のADC群と、ADC１１−３，１１−４からなる第２のADC群とのADC群間の特性の違いにより生じる差分である。特性差分記憶部１４は、図４を参照して後述する特性差分記憶処理により特性差分を記憶すると、図３を参照して後述する特性差分補正処理において、この記憶した特性差分を補正できるようにDAC１３−１，１３−２間のゲインを調整して参照電圧（リファレンス）を出力させる。
【００３６】
これにより、ADC群間の特性差分が補正されることにより、画素領域１０内の第１画素群Ｔ１と第２画素群Ｔ２との間で生じる発色の差を抑制しつつ、複数のADCによる高速処理を実現することが可能となる。
【００３７】
尚、ここでいう特性差分には、オフセット成分とゲイン成分とが含まれる。オフセット成分とは、クランプ演算部１２−１，１２−２により調整されるADC１１−１乃至１１−４より出力されるデジタル信号における基準レベルのずれを示すものである。また、ゲイン成分とは、クランプ演算部１２−１，１２−２により調整されるADC１１−１，１１−２と、ADC１１−３，１１−４のクランプ演算部１２−１，１２−２より供給される補正レベルに対する線形性のずれを示すものである。
【００３８】
＜ADC群特性差分補正処理＞
次に、図３のフローチャートを参照して、図１，図２のイメージセンサによるADC群間差分補正処理について説明する。尚、この処理に当たっては、画素領域１０内の画素を構成するフォトダイオードより順次、光電変換により発生されるアナログ信号からなる画素信号が順次供給されてくることを前提する。
【００３９】
ステップＳ１１において、ADC１１−１は、第１画素群のＧｂ画素の画素値（Ｇｂ画素値）、または第１画素群のＧｒ画素の画素値（Ｇｒ画素値）をデジタル信号に変換して、クランプ演算部１２、特性差分記憶部１４、およびパラレルシリアル変換部１５に出力する。
【００４０】
ステップＳ１２において、ADC１１−２は、第１画素群のＲ画素の画素値（Ｒ画素値）、または第１画素群のＢ画素の画素値（Ｂ画素値）をデジタル信号に変換して、クランプ演算部１２、特性差分記憶部１４、およびパラレルシリアル変換部１５に出力する。
【００４１】
ステップＳ１３において、クランプ演算部１２−１は、現在の画素が画素領域１０の辺縁部に設けられた遮光画素であるか否かを判定し、遮光画素である場合、処理は、ステップＳ１４に進む。
【００４２】
ステップＳ１４において、クランプ演算部１２−１は、第１画素群を対象とする第１のADC群であるADC１１−１，１１−２より出力されるデジタル信号からなる画素信号により基準レベルに基づいたオフセットを演算して記憶する。すなわち、遮光画素より供給されてくる画素値は、基準レベルの信号として供給されるべきはずであるが、ADC１１−１，１１−２の特性により、基準レベルに対してずれた画素値となっていることがある。そこで、クランプ演算部１２−１は、このずれ量をオフセットとして算出し、このオフセットを複数の画素について記憶する。
【００４３】
ステップＳ１５において、クランプ演算部１２−１は、記憶している複数の画素のオフセットの平均値、最小値、または最大値をADC１１−１，１１−２の画素信号に掛けることで補正レベルを設定し、DAC１３−１に出力する。すなわち、クランプ演算部１２−１は、遮光画素の画素値が基準レベルとなるように、記憶したオフセット分だけDAC１３−１からの参照電圧（リファレンス）がずれるように補正レベルを設定してDAC１３−１に出力する。尚、ステップＳ１３において、遮光画素ではないとみなされた場合、ステップＳ１４の処理はスキップされる。
【００４４】
ステップＳ１６において、DAC１３−１は、第１画素群を対象とする第１のADC群であるADC１１−１，１１−２に、クランプ演算部１２−１より供給されてくる補正レベルのデジタル信号をアナログ信号に変換して参照電圧（リファレンス）として出力する。
【００４５】
ステップＳ１７において、ADC１１−３は、第２画素群のＧｂ画素の画素値（Ｇｂ画素値）、または第２画素群のＧｒ画素の画素値（Ｇｒ画素値）をデジタル信号に変換して、クランプ演算部１２、特性差分記憶部１４、およびパラレルシリアル変換部１５に出力する。
【００４６】
ステップＳ１８において、ADC１１−４は、第２画素群のＲ画素の画素値（Ｒ画素値）、または第２画素群のＢ画素の画素値（Ｂ画素値）をデジタル信号に変換して、クランプ演算部１２、特性差分記憶部１４、およびパラレルシリアル変換部１５に出力する。
【００４７】
ステップＳ１９において、クランプ演算部１２−２は、現在の画素が画素領域１０の辺縁部に設けられた遮光画素であるか否かを判定し、遮光画素である場合、処理は、ステップＳ２０に進む。
【００４８】
ステップＳ２０において、クランプ演算部１２−２は、第２画素群を対象とするADC群であるADC１１−３，１１−４より出力されるデジタル信号からなる画素信号により基準レベルに基づいたオフセットを演算して複数の画素について記憶する。
【００４９】
ステップＳ２１において、クランプ演算部１２−２は、記憶している複数の画素のオフセットの平均値、最小値、または最大値をADC１１−３，１１−４の画素信号に掛けることで補正レベルを設定し、DAC１３−２に出力する。尚、ステップＳ１９において、遮光画素ではないとみなされた場合、ステップＳ２０の処理はスキップされる。
【００５０】
ステップＳ２２において、DAC１３−２は、第２画素群を対象とする第２のADC群であるADC１１−３，１１−４に、クランプ演算部１２−２より供給されてくる補正レベルのデジタル信号をアナログ信号に変換して参照電圧（リファレンス）として出力する。この際、DAC１３−２は、特性差分記憶部１４に記憶されている特性差分（ゲイン成分）に応じたゲインを掛けて、参照電圧（リファレンス）を出力する。
【００５１】
以上の処理により、遮光領域外の画素信号が供給されてくると、特性差分記憶部１４に記憶されている、ADC１１−１，１１−２を基準とした、ADC１１−３，１１−４の特性差分に基づいて、DAC１３−２のゲインが調整されて、参照電圧が出力されるので、ADC１１−１，１１−２からなる第１のADC群と、ADC１１−３，１１−４からなる第２のADC群との特性差分のうちのゲイン成分が吸収されるように参照電圧（リファレンス）がADC１１−３，１１−４に供給される。この際、DAC１３−１，１３−２には、オフセットに基づいて設定された補正レベルが供給されるので、特性差分におけるオフセット成分も補正される。すなわち、特性成分のうちのオフセット成分は、クランプ演算部１２−１，１２−２のそれぞれにより第１画素群Ｔ１と第２画素群Ｔ２において、それぞれ独立して補正される。また、特性成分のうちのゲイン成分は、特性差分記憶部１４により第１画素群Ｔ１と第２画素群Ｔ２との出力差として求められる特性差分に基づいて、相対的に補正される。
【００５２】
結果として、異なるADC群間の特性差分が吸収されるように動作することにより、適切な発色を実現させることが可能となり、高画質化を実現することが可能となる。また、特性差分（特にオフセット成分）を動的に補正することが可能となるので、長期的に、適切な発色を維持させることが可能となり、画像品質を長期にわたって保障することが可能となる。また、ADC群間の特性差分は、レイアウトによる寄生容量の変化に応じたものとなるため、これまでは、ADC群のレイアウトについては、対称性が基本とされ、その他のノウハウや試行錯誤により調整されてきたが、寄生容量の影響を受けないものとすることができるので、ADCレイアウトの自由度を向上させることが可能となる。尚、特性差分を記憶する処理については、図４を参照して後述する。
【００５３】
また、遮光領域の画素信号が供給されてくると、ADC１１−１乃至１１−４の特性差分であるオフセット成分が演算されて調整され、動的に参照電圧（リファレンス）が補正される。
【００５４】
＜特性差分記憶処理＞
次に、図４のフローチャートを参照して、特性差分記憶処理について説明する。
【００５５】
ステップＳ４１において、画素領域１０の動作を制御する図示せぬ制御部は、イメージセンサの電源がオフにされる動作がなされたか否かを判定し、オフにされたと判定されるまで、同様の処理を繰り返す。そして、ステップＳ４１において、電源がオフにされたとみなされた場合、処理は、ステップＳ４２に進む。
【００５６】
ステップＳ４２において、画素領域１０は、全領域が遮光された状態で黒色画像を撮像する。すなわち、全画素が遮光画素とされることにより、どの画素を読み出している状態であっても遮光画素として処理することが可能となる。
【００５７】
ステップＳ４３において、特性差分記憶部１４は、DAC１３−１，１３−２のゲインを最大にして参照電圧（リファレンス）をADC１１−１乃至１１−４に供給する。
【００５８】
ステップＳ４４において、ADC１１−１は、第１画素群のＧｂ画素の画素値（Ｇｂ画素値）、または第１画素群のＧｒ画素の画素値（Ｇｒ画素値）をデジタル信号に変換して、クランプ演算部１２、特性差分記憶部１４、およびパラレルシリアル変換部１５に出力する。
【００５９】
ステップＳ４５において、ADC１１−２は、第１画素群のＲ画素の画素値（Ｒ画素値）、または第１画素群のＢ画素の画素値（Ｂ画素値）をデジタル信号に変換して、クランプ演算部１２、特性差分記憶部１４、およびパラレルシリアル変換部１５に出力する。
【００６０】
ステップＳ４６において、ADC１１−３は、第２画素群のＧｂ画素の画素値（Ｇｂ画素値）、または第２画素群のＧｒ画素の画素値（Ｇｒ画素値）をデジタル信号に変換して、クランプ演算部１２、特性差分記憶部１４、およびパラレルシリアル変換部１５に出力する。
【００６１】
ステップＳ４７において、ADC１１−４は、第２画素群のＲ画素の画素値（Ｒ画素値）、または第２画素群のＢ画素の画素値（Ｂ画素値）をデジタル信号に変換して、クランプ演算部１２、特性差分記憶部１４、およびパラレルシリアル変換部１５に出力する。
【００６２】
ステップＳ４８において、特性差分記憶部１４は、第１画素群Ｔ１と第２画素群Ｔ２とのＧｒ，Ｇｂ，Ｒ，Ｂ画素いずれかのデジタル信号の差分値を特性差分として記憶する。
【００６３】
以上の処理により、電源がオフにされる度に、最大ゲインとなった状態で黒色画像が撮像されて、このときの特性差分（ゲイン成分）が求められることになり、特性差分補正処理において、この特性差分（ゲイン成分）が打ち消されるようにDAC１３−１，１３−２のゲインが相対的に調整されることになる。結果として、適切な発色を実現することが可能となるので、長期に渡って、画像品質を保証することが可能となる。
【００６４】
尚、以上においては、ADC群間の特性差分を吸収するように、特性差分記憶部１４が、第１の画素群を基準としたとき、（図３のステップＳ２２の処理により）第２の画素群のDAC１３−２のゲインを調整するようにする例について説明してきたが、DAC１３−１，１３−２の双方のゲインを調整して、特性差分を吸収するようにしてもよい。
【００６５】
また、以上においては、特性差分を測定するにあたっては、黒色画像を撮像する際、ゲインを最大にした場合の画素信号の差分を特性差分として求め、特性差分補正処理に当たっては、ゲインを最大にした時の特性差分を吸収する例について説明してきた。しかしながら、ゲインの大きさに応じた特性差分を求めて利用するようにしてもよい。例えば、電源がオフにされる直前に、ゲインが最大値となる黒色画像と、ゲインが最小となる黒色画像とを撮像して、それぞれに求められる特性差分の線形性から、ゲインに応じた特性差分を記憶するようにし、特性差分補正処理においては、特性差分に応じたゲインを設定することで特性差分が打ち消されるようにしてもよい。
【００６６】
＜２．第１の実施の形態の変形例＞
＜変形例１＞
以上においては、図２で示されるように、画素領域１０の上部にADC１１−２，１１−４を配設し、下部にADC１１−１，１１−３を配設するようにしたイメージセンサの例について説明してきた。しかしながら、レイアウトによるADC１１−１乃至１１−４の寄生容量がどのように変化しても、補正することが可能となることから、レイアウトを意識する必要がなく、設計の自由度を向上させることが可能となる。
【００６７】
このため、例えば、図５で示されるように、図中の画素領域１０の上部にADC１１−１乃至１１−４を集中的に配設するようにしてもよい。尚、図示しないが、当然のことながら、図中の画素領域１０の下部にADC１１−１乃至１１−４を集中的に配設するようにしてもよい。
【００６８】
＜変形例２＞
また、図６で示されるように、異なるウェハを積層してイメージセンサを構成するようにしてもよい。例えば、図６の左上部で示されるように、第１のウェハ３１−１に画素領域１０を配設し、図６の左下部で示されるように、第２のウェハ３１−２の図中の画素領域１０の上部にADC１１−１，１１−２を配設し、下部に１１−３，１１−４を配設するようにしてもよい。
【００６９】
尚、図６の左部においては、上部が第１のウェハ３１−１を示しており、下部が第２のウェハ３１−２を示している。第１のウェハ３１−１には、電極（ＰＡＤ）５２−１，５２−２が設けられている。また、第１のウェハ３１−１と第２のウェハ３１−２とは、貫通電極（ＶＩＡ）５１−１，５１−２と、貫通電極５１−３，５１−４とが、それぞれ電気的に接続されている。このため、画素領域１０の各画素信号は、貫通電極５１−１乃至５１−４を介して、ADC１１−１乃至１１−４に供給され、出力回路４１−１，４１−２より出力される。
【００７０】
＜変形例３＞
また、同様に、例えば、図６の右上部で示されるように、第１のウェハ３１−１に画素領域１０を配設し、図６の右下部で示されるように、第２のウェハ３１−２の図中の上部にADC１１−１乃至１１−４を集中的に配設するようにしてもよい。尚、当然のことながら、第２のウェハ３１−２の下部に集中的にADC１１−１乃至１１−８を配設するようにしてもよい。
【００７１】
＜３．第２の実施の形態＞
＜８個のADCを用いた場合の構成例＞
以上においては、ADC１１が４個である例について説明してきたが、ADC群間の特性差分を調整する構成とする限り、ADC１１の個数については、これ以上の個数であってもよいものである。例えば、図７で示されるように、ADC１１−１乃至１１−８の８個とするようにしてもよい。
【００７２】
この場合、クランプ演算部１２は、クランプ演算部１２−１乃至１２−４の４個となり、同様に、DAC１３についても、DAC１３−１乃至１３−４の４個とするようにしてもよい。この場合、図８の左部で示されるように、画素領域１０におけるベイヤ配列のＧｒ，Ｇｂ，Ｒ，Ｂ画素の４画素からなる画素群は、第１画素群Ｔ１乃至第４画素群Ｔ４の４個の画素群となる。
【００７３】
従って、ADC群についても、ADC１１−１，１１−２、ADC１１−３，１１−４、ADC１１−５，１１−６、ADC１１−７，１１−８の４個のADC群となる。このため、特性差分記憶部１４は、４個のADC群のそれぞれについてのゲイン成分の特性差分を記憶する。そして、いずれかの画素群を基準画素群とし、基準画素群のADC１１の出力値を基準とし、それ以外の画素群の出力値との差を特性差分として記憶する。さらに、基準画素群以外の画素群のDAC１３は、基準画素群との特性差分を吸収するように、ゲインが設定されて参照電圧（リファレンス）をそれぞれのADC１１に出力する。このような処理により、ADC１１を増やして、画像処理を高速化すると共に、ADC群の特性差分を吸収して、適切に発色させることが可能となる。
【００７４】
＜４．第２の実施の形態の変形例＞
＜変形例５＞
以上においては、ADC１１−１乃至１１−８の８個を利用した場合であって、画素領域１０の上部にADC１１−２，１１−４，１１−６，１１−８が配設され、ADC１１−１，１１−３，１１−５，１１−７が下部に配設される例について説明してきたが、図８の右部で示されるように、画素領域１０の上部に集中的にADC１１−１乃至１１−８を配設するようにしてもよい。尚、当然のことながら、画素領域１０の下部に集中的にADC１１−１乃至１１−８を配設するようにしてもよい。
【００７５】
＜変形例６＞
＜画素領域と８個のADCとが異なるウェハ上に構成される例＞
また、図９の左部で示されるように、ADC１１−１乃至１１−８が８個の場合であっても、画素領域１０が設けられたウェハ３１−１と別のウェハ３１−２にADC１１−１乃至１１−８を設けるようにしてもよい。図９の左部においては、ウェハ３１−２の上部にADC１１−２，１１−４，１１−６，１１−８が配設され、下部にADC１１−１，１１−３，１１−５，１１−７が配設される例が示されている。
【００７６】
＜変形例７＞
さらに、図９の右部で示されるように、ADC１１−１乃至１１−８が８個の場合であって、画素領域１０が設けられたウェハ３１−１と別のウェハ３１−２にADC１１−１乃至１１−８を設けるようにするとき、ウェハ３１−２の上部にADC１１−１乃至１１−８を集中的に配設するようにしてもよい。尚、当然の如く、ウェハ３１−２の下部にADC１１−１乃至１１−８を集中的に配設するようにしてもよい。
【００７７】
尚、以上においては、ADC１１が２個の場合を１群とみなす例について説明してきたが、それ以外の個数のADC１１を１群とみなすようにしてもよい。また、以上においては、画素群は、２個、または４個の場合について説明してきたが、それ以上の画素群であってもよい。
【００７８】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【００７９】
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
【００８０】
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
【００８１】
尚、本技術は、以下のような構成も取ることができる。
（１）  光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサにおいて、
複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算する複数のクランプ演算部と、
前記クランプ演算部により演算された前記基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給するリファレンス電圧出力部と
を含むイメージセンサ。
（２）  前記クランプ演算部は、前記複数の前記ADC群のそれぞれの出力信号が、遮光画素の出力信号であるとき、前記基準レベルを演算し、
前記リファレンス電圧出力部は、前記クランプ演算部により演算された基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給する
（１）に記載のイメージセンサ。
（３）  前記クランプ演算部は、前記複数の前記ADC群のそれぞれの出力信号が、前記基準レベルであるべき出力信号との差分をオフセットとして算出し、前記オフセットに応じた基準レベルを演算する
（１）または（２）に記載のイメージセンサ。
（４）  前記複数のADC群毎の出力信号の差分を特性差分として測定し、記憶する特性差分測定記憶部をさらに含み、
前記リファレンス電圧出力部は、前記特性差分測定記憶部により記憶されている前記特性差分を補正するゲインで前記ADCにリファレンス電圧を出力する
（１）乃至（３）のいずれかに記載のイメージセンサ。
（５）  前記差分特性測定記憶部は、全ての前記ADC群に所定のゲインでリファレンス電圧を供給するときの、前記複数のADC群間の出力信号における差分を特性差分として測定する
（４）に記載のイメージセンサ。
（６）  光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサの動作方法において、
複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算し、
演算された前記基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給する
ステップを含むイメージセンサの動作方法。
（７）  光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサを含む撮像装置において、
複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算する複数のクランプ演算部と、
前記クランプ演算部により演算された基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給するリファレンス電圧出力部と
を含む撮像装置。
（８）  光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサを含む撮像装置の撮像方法において、
複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算し、
演算された前記基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給する
ステップを含む撮像方法。
（９）  光電変換により発生されたアナログ信号からなる画素信号を、デジタル信号からなる出力信号に変換するADC（Analog Digital Converter）を画素列毎に備えるカラムADC構成のイメージセンサを含む電子機器において、
複数のADC群のそれぞれの出力信号に基づいて基準レベルを演算する複数のクランプ演算部と、
前記クランプ演算部により演算された基準レベルのデジタル信号をアナログ信号からなるリファレンス電圧に変換して、前記ADC群を構成するそれぞれの前記ADCに供給するリファレンス電圧出力部と
を含む電子機器。
【符号の説明】
【００８２】
１０  画素領域，  １１，１１−１乃至１１−８  ADC，  １２，１２−１乃至１２−４  クランプ演算部，  １３，１３−１，１３−２  DAC，  １４  特性差分記憶部，  １５  シリアルパラレル変換部，  ３１，３１−２，３１−２  ウェハ
【図１】
2015198273.tif 000003
【図２】
2015198273.tif 000004
【図３】
2015198273.tif 000005
【図４】
2015198273.tif 000006
【図５】
2015198273.tif 000007
【図６】
2015198273.tif 000008
【図７】
2015198273.tif 000009
【図８】
2015198273.tif 000010
【図９】
2015198273.tif 000011