(57)【要約】【課題】電気的特性に優れた画素回路及び表示装置を提供し、高精細画素の高画質動作を実現する。【解決手段】本発明の一実施形態による表示装置は、一つの画素に二以上のトランジスタを有し、二以上のトランジスタは、チャネル半導体層が多結晶シリコンである第１トランジスタと、チャネル半導体層が酸化物半導体である第２トランジスタとを含む。また、画素はコンデンサを含み、第１トランジスタは、コンデンサによってゲート電位が保持され、第２トランジスタは、映像信号に応じた電位をコンデンサに与えてもよい。【選択図】図１０
2015225104.tif 000002
【特許請求の範囲】
【請求項１】
一つの画素に二以上のトランジスタを有し、
前記二以上のトランジスタは、チャネル半導体層が多結晶シリコンである第１トランジスタと、チャネル半導体層が酸化物半導体である第２トランジスタとを含む
ことを特徴とする表示装置。
【請求項２】
前記画素はコンデンサを含み、
前記第１トランジスタは、前記コンデンサによってゲート電位が保持され、
前記第２トランジスタは、映像信号に応じた電位を前記コンデンサに与える
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１トランジスタのチャネル半導体層と、前記第２トランジスタのチャネル半導体層とは、互いに異なる絶縁層上に設けられる
ことを特徴とする請求項２に記載の表示装置。
【請求項４】
第１絶縁層と、
前記第１絶縁層上に設けられた第２絶縁層と、
前記第２絶縁層上に設けられた第３絶縁層と、
前記第１絶縁層上に設けられ前記第１トランジスタのソース又はドレインとは電気的に接続されない第１電極層と、
前記第２絶縁層上に設けられ前記第２トランジスタのソース又はドレインと電気的に接続された第２電極層と、
前記第３絶縁層上に設けられ前記第１電極層と電気的に接続された第３電極層と、を有し、
前記第１トランジスタのチャネル半導体層は前記第１絶縁層上に設けられ、
前記第２トランジスタのチャネル半導体層は前記第２絶縁層上に設けられ、
前記コンデンサは、前記第１電極層と前記第２電極層が前記第２絶縁層を介して重なる領域と、前記第２電極層と前記第３電極層が前記第３絶縁層を介して重なる領域で設けられる
ことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記画素は電源線を含み、
前記電源線は、前記第１電極層、前記第２電極層及び前記第３電極層とは異なる絶縁層上に設けられ、
前記コンデンサと前記電源線が重なる領域を有する
ことを特徴とする請求項４に記載の表示装置。
【請求項６】
前記画素は信号線を含み、
前記信号線は、前記第１電極層、前記第２電極層及び前記第３電極層とは異なる絶縁層上に設けられ、
前記コンデンサと前記信号線が重なる領域を有する
ことを特徴とする請求項５に記載の表示装置。
【請求項７】
前記第１トランジスタのチャネル半導体層と前記第２トランジスタのチャネル半導体層が同一の絶縁層上に設けられる
ことを特徴とする請求項２に記載の表示装置。
【請求項８】
ＴＦＴ基板上に第１絶縁層を形成し、
前記第１絶縁層上にチャネル半導体層が多結晶シリコンである第１トランジスタを形成し、
前記第１絶縁層及び前記第１トランジスタ上に第２絶縁層を形成し、
前記第２の絶縁層上にチャネル半導体層が酸化物半導体である第２トランジスタを形成する
ことを特徴とする表示装置の製造方法。
【請求項９】
前記第１絶縁層上に前記第１トランジスタのソース又はドレインとは電気的に接続されない第１電極層を形成し、
前記第２絶縁層上に前記第２トランジスタのソース又はドレインと電気的に接続された第２電極層を形成し、
前記第２絶縁層、前記第２トランジスタ及び前記第２電極層の上に第３絶縁層を形成し、
前記第３絶縁層及び前記第２絶縁層に、前記第１電極層と電気的に接続するためのビアを形成し、
前記第３絶縁層上に前記ビアを介して前記第１電極層と電気的に接続する第３電極層を形成し、
前記第１電極層と前記第２電極層が前記第２絶縁層を介して重なる領域と、前記第２電極層と前記第３電極層が前記第３絶縁層を介して重なる領域と、にコンデンサを形成する
ことを特徴とする請求項８に記載の表示装置の製造方法。
【請求項１０】
前記第３絶縁層及び前記第３電極層の上に第４絶縁層を形成し、
前記第４絶縁層上に電源線を形成することを含み、
前記電源線と前記コンデンサは前記第４絶縁層を介して重なる領域を有する
ことを特徴とする請求項９に記載の表示装置の製造方法。
【請求項１１】
前記第４絶縁層上に信号線を形成することを含み、
前記信号線と前記コンデンサは前記第４絶縁層を介して重なる領域を有する
ことを特徴とする請求項１０に記載の表示装置の製造方法。
【請求項１２】
ＴＦＴ基板上に絶縁層を形成し、
前記絶縁層上にチャネル半導体層が多結晶シリコンである第１トランジスタを形成した後に、前記絶縁層上にチャネル半導体層が酸化物半導体である第２トランジスタを形成する
ことを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に画素回路の構造及び配置における技術に関する。
【背景技術】
【０００２】
近年、モバイル用途の発光表示装置において、高精細化や低消費電力化に対する要求が強くなってきている。モバイル用途の表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ：ＬＣＤ）や、有機ＥＬ表示装置等の自発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を利用した表示装置や、電子ペーパー等が採用されている。
【０００３】
その中でも、ディスプレイパネルの薄型化や高輝度化や高速化を目的として、有機ＥＬ表示装置の開発が進められている。有機ＥＬ表示装置は、ＯＬＥＤから構成された画素を備えた表示装置であり、機械的な動作がないために反応速度が速く、各画素自体が発光するために高輝度表示が可能になるとともに、バックライト光源や偏光板が不要となるために薄型化が可能になるので、次世代の表示装置として期待されている。
【０００４】
特に中小型の有機ＥＬ表示装置では、表示部の高精細化が求められている。表示装置の高精細化が進むと、画素のサイズは縮小され、映像信号の大きさに対応した電流をＯＬＥＤに供給するためのコンデンサ、コンデンサに映像信号を書き込む薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、コンデンサの電荷に対応した電流を電源線からＯＬＥＤに供給するＴＦＴ等、画素回路を構成する複数のＴＦＴやコンデンサのサイズも小さくする必要がある。コンデンサに映像信号を書き込むＴＦＴでは、映像信号の保持に対してリーク電流や不要な電荷の発生などで映像信号のばらつきが増大し、表示ムラが発生するという問題がある。また、電流をＯＬＥＤに供給するＴＦＴには大きな駆動能力が要求されるが、面積サイズの縮小が問題となる。さらに、電流印加による特性変動が少ないことも要求される。
【０００５】
そこで、例えば特許文献１では、電位設定のタイミングによって表示ムラを抑える駆動方法に関する技術が開示されている。しかし、例えばフルハイビジョン用スマートフォン等において特許文献１の開示する制御方法で高精細化を進めると、映像信号をコンデンサに書き込むトランジスタの特性のばらつきによって、画質に悪影響を及ぼす。また、電流をＯＬＥＤに供給するためのＴＦＴの駆動能力が不足する。
【０００６】
さらに、例えば特許文献２では、チャネルが酸化物半導体層で形成された薄膜トランジスタを用いた表示装置に関する技術が開示されている。しかし、チャネルが酸化物半導体層で形成されたＴＦＴを、電流をＯＬＥＤに供給するための駆動素子として用いた場合には、動作点の経時変動等が大きくなることが問題となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−５４１６１号公報
【特許文献２】特開２０１２−１６０６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、電気的特性に優れた画素回路及び表示装置を提供し、高精細画素の高画質動作を実現することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一実施形態による表示装置は、一つの画素に二以上のトランジスタを有し、二以上のトランジスタは、チャネル半導体層が多結晶シリコンである第１トランジスタと、チャネル半導体層が酸化物半導体である第２トランジスタとを含む。
【００１０】
また、画素はコンデンサを含み、第１トランジスタは、コンデンサによってゲート電位が保持され、第２トランジスタは、映像信号に応じた電位をコンデンサに与えてもよい。
【００１１】
また、第１トランジスタのチャネル半導体層と、第２トランジスタのチャネル半導体層とは、互いに異なる絶縁層上に設けられてもよい。
【００１２】
また、第１絶縁層と、第１絶縁層上に設けられた第２絶縁層と、第２絶縁層上に設けられた第３絶縁層と、第１絶縁層上に設けられ第１トランジスタのソース又はドレインとは電気的に接続されない第１電極層と、第２絶縁層上に設けられ第２トランジスタのソース又はドレインと電気的に接続された第２電極層と、第３絶縁層上に設けられ第１電極層と電気的に接続された第３電極層と、を有し、第１トランジスタのチャネル半導体層は第１絶縁層上に設けられ、第２トランジスタのチャネル半導体層は第２絶縁層上に設けられ、コンデンサは、第１電極層と第２電極層が第２絶縁層を介して重なる領域と、第２電極層と第３電極層が第３絶縁層を介して重なる領域で設けられてもよい。
【００１３】
また、画素は電源線を含み、電源線は、第１電極層、第２電極層及び第３電極層とは異なる絶縁層上に設けられ、コンデンサと電源線が重なる領域を有してもよい。
【００１４】
また、画素は信号線を含み、信号線は、第１電極層、第２電極層及び第３電極層とは異なる絶縁層上に設けられ、コンデンサと信号線が重なる領域を有してもよい。
【００１５】
また、第１トランジスタのチャネル半導体層と第２トランジスタのチャネル半導体層が同一の絶縁層上に設けられてもよい。
【００１６】
本発明の一実施形態による表示装置の製造方法は、ＴＦＴ基板上に第１絶縁層を形成し、第１絶縁層上にチャネル半導体層が多結晶シリコンである第１トランジスタを形成し、第１絶縁層及び第１トランジスタ上に第２絶縁層を形成し、第２の絶縁層上にチャネル半導体層が酸化物半導体である第２トランジスタを形成する。
【００１７】
また、第１絶縁層上に第１トランジスタのソース又はドレインとは電気的に接続されない第１電極層を形成し、第２絶縁層上に第２トランジスタのソース又はドレインと電気的に接続された第２電極層を形成し、第２絶縁層、第２トランジスタ及び第２電極層の上に第３絶縁層を形成し、第３絶縁層及び第２絶縁層に、第１電極層と電気的に接続するためのビアを形成し、第３絶縁層上にビアを介して第１電極層と電気的に接続する第３電極層を形成し、第１電極層と第２電極層が第２絶縁層を介して重なる領域と、第２電極層と第３電極層が第３絶縁層を介して重なる領域と、にコンデンサを形成してもよい。
【００１８】
また、第３絶縁層及び第３電極層の上に第４絶縁層を形成し、第４絶縁層上に電源線を形成することを含み、電源線とコンデンサは第４絶縁層を介して重なる領域を有してもよい。
【００１９】
また、第４絶縁層上に信号線を形成することを含み、信号線とコンデンサは第４絶縁層を介して重なる領域を有してもよい。
【００２０】
本発明の一実施形態による表示装置の製造方法は、ＴＦＴ基板上に絶縁層を形成し、絶縁層上にチャネル半導体層が多結晶シリコンである第１トランジスタを形成した後に、絶縁層上にチャネル半導体層が酸化物半導体である第２トランジスタを形成する。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施形態における表示装置の斜視図を示す図である。
【図２】本発明の一実施形態における表示装置の平面図を示す図である。
【図３】本発明の一実施形態における表示装置の画素回路を示す図である。
【図４】本発明の第１実施形態における表示装置の画素回路の平面図を示す図である。
【図５】本発明の第１実施形態における表示装置の画素回路の平面図を示す図である。
【図６】本発明の第１実施形態における表示装置の画素回路の平面図を示す図である。
【図７】本発明の第１実施形態における表示装置の画素回路の平面図を示す図である。
【図８】本発明の第２実施形態における表示装置の画素回路の平面図を示す図である。
【図９】本発明の第２実施形態における表示装置の画素回路の平面図を示す図である。
【図１０】本発明の第２実施形態における表示装置の画素回路の平面図を示す図である。
【図１１】本発明の第２実施形態における表示装置の画素回路の平面図を示す図である。
【図１２】本発明の第２実施形態における表示装置の画素回路の平面図を示す図である。
【図１３】本発明の第２実施形態における表示装置の画素回路の断面図を示す図である。
【図１４】本発明の第２実施形態における表示装置の画素回路の断面図を示す図である。
【図１５】本発明の第２実施形態の変形例１における表示装置の画素回路の平面図を示す図である。
【図１６】本発明の第２実施形態の変形例２における表示装置の画素回路の平面図を示す図である。
【発明を実施するための形態】
【００２２】
以下に、本発明の各実施形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００２３】
＜実施形態１＞
図１乃至６を用いて、本発明の実施形態１に係る表示装置の構成を説明する。
【００２４】
［表示装置の概要］
まず、図１及び２を用いて、実施形態１に係る表示装置の概要を説明する。図１は、本発明の実施形態１における表示装置の斜視図を示す図である。また、図２は、本発明の実施形態１における表示装置の平面図を示す図である。
【００２５】
実施形態１における表示装置は、図１及び２に示すように、複数の画素のそれぞれに発光素子が設けられ、画素１８０がマトリクス状に配置された表示領域１１０を有する基板１００、基板１００に対向する対向基板２００、基板１００が露出された領域に設けられたドライバＩＣ３００及びＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）４００を有する。基板１００は、表示領域１１０と表示領域１１０の周辺に位置する周辺領域１２０とに分けられる。基板１００には、表示領域１１０に画素１８０がマトリクス状に配列され、複数の画素１８０のそれぞれに実施形態１で説明する画素回路が配置される。ＦＰＣ４００には、駆動回路を制御するコントローラ回路に接続される端子部５００が備えられている。
【００２６】
図２を参照すると、表示領域１１０には、横方向にゲート線６１が、縦方向には信号線６２及び電源線６３が、マトリクス状をなすよう配置される。画素１８０は、ゲート線６１、信号線６２及び電源線６３によって囲まれた領域に対応している。図２では、説明のため画素１８０と、ゲート線６１、信号線６２及び電源線６３で囲まれる領域とを重ねずに図示したが、画素領域とこれらの線は平面上で重なって配置されてもよい。
【００２７】
［画素の回路図］
次に、図３を用いて、実施形態１の画素回路を説明する。
【００２８】
図３に示すように、実施形態１の画素回路は、コンデンサＣ、薄膜トランジスタＴＦＴ１及びＴＦＴ２、ゲート線Ｖｇａｔｅ、信号線Ｖｓｉｇ、電源線Ｖｄｄによって構成される。ここではＴＦＴ２をｎ型半導体として説明する。ＴＦＴ２のゲートはゲート線Ｖｇａｔｅに接続され、ソースは信号線Ｖｓｉｇに接続され、ドレインはコンデンサＣの一端及びＴＦＴ１のゲートに接続される。ＴＦＴ２のゲートに所定の電圧が印加されると、ＴＦＴ２は信号線Ｖｓｉｇに応じた電位をコンデンサＣに与える。ＴＦＴ１のゲートはコンデンサＣによって電位が保持されており、コンデンサＣの電荷に対応した電流を電源線ＶｄｄからＯＬＥＤの陽極に供給する。ＯＬＥＤの陰極は、接地電極又は負電位の電極に接続される。
【００２９】
［画素の構成］
次に、図４乃至７を用いて、実施形態１の画素の構造及び形成方法を説明する。図４乃至７は表示装置の表示領域側から見た平面透視図であり、画素が縦・横にそれぞれ２個ずつ配置される領域を示している。
【００３０】
図４は、同一の絶縁層上に低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ−ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｉｌｉｃｏｎ）層２１、酸化物半導体層２２、電極層３５が形成され配置された状態を示している。ＬＴＰＳ層２１は、電源線からＯＬＥＤに電流を供給するＴＦＴのチャネル半導体層となり、このＴＦＴは図３の回路図におけるＴＦＴ１にあたる。なお、ＬＴＰＳ層２１の代わりに、各種の多結晶シリコンを用いてもよい。酸化物半導体層２２は、信号線に応じた電位をコンデンサに与えるＴＦＴのチャネル半導体層となり、このＴＦＴは図３の回路図におけるＴＦＴ２にあたる。酸化物半導体層２２の材質には、インジウム、亜鉛、スズ、ガリウム等の酸化物が用いられる。電極層３５は、後に電源線と電気的に接続され、図３の回路図のコンデンサＣの一端を構成する。
【００３１】
実施形態１では、ＬＴＰＳ層２１と酸化物半導体層２２は、同一の絶縁層上に形成されるが、ＬＴＰＳ層２１を先に形成し、酸化物半導体層２２を後で形成することが望ましい。酸化物半導体は直流スパッタリング法などで製膜され、ＬＴＰＳを形成するよりも低温で形成することが可能である。したがって、先に比較的高温で形成されるＬＴＰＳ層２１を形成し、その後で比較的低温で形成可能な酸化物半導体層２２を形成することによって、低温形成可能な部分を不要な高温環境下に晒すことを防ぎ、高温による影響を抑えることが可能となる。
【００３２】
図５は、図４で形成されたＬＴＰＳ層２１、酸化物半導体層２２及び電極層３５の上に絶縁層を形成し、さらに該絶縁層の上にゲート線６１と電極層３６を形成し配置した状態を示した平面図である。ゲート線６１は直線状に横方向に形成されており、一部が縦方向に延線して酸化物半導体層２２と重なる領域が形成される。電極層３６は、後にジャンパ配線を介してＴＦＴ２のドレインに電気的に接続され、コンデンサＣの他端を構成する。電極層３５及び電極層３６は、絶縁層を挟んで重なりあう部分でコンデンサＣを形成する。
【００３３】
図６は、図５で形成されたゲート線６１及び電極層３６の上に絶縁層を形成し、さらに該絶縁層の上に信号線６２、電源線６３、ジャンパ配線６４を形成し配置した状態を示した平面図である。
【００３４】
信号線６２は、電源線６３と並んで上下方向に延線して形成される。酸化物半導体層２２と信号線６２は互いに重なる領域を有し、該領域に形成されるビア７５を介して電気的に接続される。また、酸化物半導体層２２はビア７７を介してジャンパ配線６４と電気的に接続され、電極層３６はビア７８を介してジャンパ配線６４と電気的に接続される。ゲート線６１の縦方向に延線した部分と酸化物半導体層２２が重なる領域でＴＦＴ２のゲートが形成され、ビア７５がソース電極、ビア７７がドレイン電極となる。
【００３５】
ＬＴＰＳ層２１と電極層３６の重なる領域で、ＴＦＴ１のゲートが形成される。ＬＴＰＳ層２１と電源線６３はビア７４を介して電気的に接続され、さらに、ＬＴＰＳ層２１には陽極コンタクトホール７１が形成され、電源線６３から所定の電流をＯＬＥＤに供給する。
【００３６】
電極層３５及び電極層３６は、絶縁層を挟んで重なりあう領域を形成し、コンデンサＣを構成する。図３の回路図でいうと、電極層３５がコンデンサＣの電源線Ｖｄｄ側の電極となり、電極層３６がコンデンサＣのＴＦＴ２のドレイン及びＴＦＴ１のゲート側の電極となる。電極層３６はビア７８を介してジャンパ配線６４と電気的に接続し、これによって半導体層２２と電気的に接続する。電極層３５は電源線６３と重なる領域を有し、該領域に形成されたビア７６を介して電源線６３と電気的に接続される。
【００３７】
図７は、図６で形成された信号線６２、電源線６３及びジャンパ配線６４上に平坦化層を形成した後に、陽極５０を形成した状態を示した平面図である。陽極５０は上下をゲート線６１に、左右を信号線６２と電源線６３に囲まれた画素領域に形成される。陽極５０の周辺及び陽極コンタクトホール７１の周囲にバンクが形成され、点線５１で囲まれた領域が開口部となる。
【００３８】
以上、図１乃至７で示したように、実施形態１では、チャネル半導体層がＬＴＰＳであるＴＦＴ１と、チャネル半導体層が酸化物半導体であるＴＦＴ２の、二つの異なる種類のＴＦＴが同一絶縁層上に配置される。ここで、ＴＦＴ１とＴＦＴ２とのリーク電流特性を比較すると、ＴＦＴ１はチャネル長１μｍ当たり概ね１０-１２Ａ／μｍ以下であるのに対し、ＴＦＴ２は概ね１０−１６Ａ／μｍ以下であることから、ＴＦＴ２の方が低リーク特性に優れている。実施形態１では、低リーク特性に優れるＴＦＴ２（チャネル半導体層が酸化物半導体であるＴＦＴ）を映像信号をコンデンサに書き込むＴＦＴとして用いているので、コンデンサの映像信号保持に対してリーク電流や不要な電荷の発生を防ぎ、映像信号のばらつきを抑えることができる。従来技術では、コンデンサのリーク電流を防ぐために、基本的な画素回路構造に加えてデュアルゲート構造をとったり、あるいは、リーク電流を見越してより大きなコンデンサを配置したりする等の対策を行っていたので、表示装置の高精細化に伴う画素面積の縮小という課題に対する障害となっていた。実施形態１では、これら従来技術の構造をとる必要が無いので、表示装置の高精細化に資する。
【００３９】
一方、ＴＦＴ１とＴＦＴ２のモビリティ（電子移動量）を比較すると、ＴＦＴ１が概ね１００ｃｍ２／Ｖｓ以上であるのに対し、ＴＦＴ２が概ね１０ｃｍ２／Ｖｓ以上であり、ＴＦＴ１の方がモビリティ特性に優れる。ＴＦＴ２はまた、しきい値電圧（Ｖｔｈ）が変動しやすいという面もある。実施形態１では、モビリティ特性に優れ大きな駆動能力を有するＴＦＴ１（チャネル半導体層がＬＴＰＳであるＴＦＴ）を、コンデンサの電荷に対応した電流を電源線からＬＥＤに供給するＴＦＴとして用いている。
【００４０】
このように、実施形態１では、画素回路に異なる素子を用いたＴＦＴを適材適所に配置することによって、高精細画素の高画質動作を実現することが可能となる。
【００４１】
＜実施形態２＞
次に、図８乃至１６を用いて、本発明の実施形態２に係る表示装置の構成を説明する。なお、特に言及しない部分については、実施形態２と実施形態１とは共通するものとする。
【００４２】
まず、図８乃至１２を用いて、実施形態２に係る表示装置の構造及び形成方法を説明する。図８乃至１２は、図４乃至７と同様に、表示装置の表示領域側から見た平面透視図であり、画素が縦・横にそれぞれ２個ずつ配置される領域を示している。
【００４３】
図８は、同一の絶縁層上にＬＴＰＳ層２１及び電極層３１を形成した状態を示している。ここで、電極層３１は、ＬＴＰＳ層２１と同じ素材を同一絶縁層上に配置した後に、イオン注入（ｉｏｎ  ｉｍｐｌａｎｔａｔｉｏｎ）処理等を行い、導電性を有するよう特性を変化させたものであってもよい。あるいは、電極層３１は、ＬＴＰＳ層２１と異なる素材を、ＬＴＰＳ層２１の形成とは別に形成したものでもよい。
【００４４】
図９は、図８で形成されたＬＴＰＳ層２１と電極層３１上に絶縁層を形成し、該絶縁層上に酸化物半導体層２２及び電極層３２を形成した状態を示している。まず、酸化物半導体層２２は、一部がＬＴＰＳ層２１と、第２電極層に重なるように配置される。酸化物半導体層２２を配置した後に、少なくともＴＦＴ２のチャネル半導体層となる部分を除いてイオン注入処理等を行い、導電性を有するよう特性を変化させた電極層３２を形成する。電極層３２とＬＴＰＳ層２１の重なる部分は、ＴＦＴ１のゲート電極となる。また、電極層３２と電極層３１の絶縁層を挟んで重なる部分は、コンデンサＣの一部となる。
【００４５】
図１０は、図９で形成された酸化物半導体層２２及び電極層３２上に絶縁層を形成し、該絶縁層上にゲート線６１及び電極層３３を配置した状態を示している。ゲート線６１は直線状に横方向に形成されており、一部が縦方向に延線して酸化物半導体層２２と重なる領域が形成される。電極層３３は、一部が電極層３１と重なるが電極層３２とは重ならない領域に形成され、該領域に形成したビア７２を介して電気的に接続される。電極層３３の上記以外の領域は、概ね電極層３２と重なる領域に形成される。電極層３１と電極層３２が絶縁層を介して重なる領域と、電極層３２と電極層３３が絶縁層を介して重なる領域によって、コンデンサＣが構成される。
【００４６】
図１１は、図１０で形成されたゲート線６１及び第３電極層３３上に絶縁層を形成し、該絶縁層上に信号線６２及び電源線６３を配置した状態を示した図である。ＬＴＰＳ層２１と電源線６３が重なる領域にビア７４が形成され、電気的に接続される。また、ＬＴＰＳ層２１には陽極コンタクトホール７１が形成される。酸化物半導体層２２と信号線６２が重なる領域にビア７５が形成され、電気的に接続される。電極層３１と電源線６３は重なる領域を有し、ビア７３を介して電気的に接続される。
【００４７】
図１２は、図１１で形成された信号線６２及び電源線６３上に平坦化層を形成した後に、陽極５０を形成した状態を示した平面図である。陽極５０は上下をゲート線６１に、左右を信号線６２と電源線６３に囲まれた画素領域に形成される。陽極５０の周辺及び陽極コンタクトホール７１の周囲にバンクが形成され、点線５１で囲まれた領域が開口部となる。
【００４８】
以上説明したように、実施形態２においても実施形態１と同様に、映像信号をコンデンサに書き込むＴＦＴとして、チャネル半導体層が酸化物半導体であるＴＦＴ２を用い、コンデンサの電荷に対応した電流を電源線からＬＥＤに供給するＴＦＴとして、チャネル半導体層がＬＴＰＳであるＴＦＴ１を用いているので、高精細画素の高画質動作を実現することが可能となる。また、生成プロセスが比較的高温であるＬＴＰＳ層２１を下の絶縁層上に先に形成し、その後、上の絶縁層上に生成プロセスが比較的低温である酸化物半導体層２２を形成するので、低温形成可能な部分を不要な高温環境下に晒すことを防ぎ、高温による影響を抑えることが可能となる。
【００４９】
また、実施形態２では、ＴＦＴ１のチャネル半導体層及びＴＦＴ２のチャネル半導体層をそれぞれ別の絶縁層上に形成し、ＴＦＴ２のチャネル半導体層をＴＦＴ１のゲートとしている。これによって、実施形態１のジャンパ配線６４に相当する部材が不要となり、画素領域内のスペースを有効に利用することが可能となる。
【００５０】
さらに、ＴＦＴ１及びＴＦＴ２の各チャネル半導体層の間でコンデンサを形成することによって、画素領域内のスペースを有効に利用することが可能となる。
【００５１】
［断面図］
次に、図１３及び１４を用いて、実施形態２に係る表示装置の構成を説明する。
【００５２】
図１３は、実施形態２における表示装置の画素のＡ−Ａ’断面図（図１１、１２参照）を示す図である。図１３を参照すると、ＴＦＴ基板４０上に、絶縁層４１、絶縁層４２、絶縁層４３、絶縁層４４、平坦化層４５が順に積層されていることがわかる。ここで、ＴＦＴ基板４０はガラス、樹脂等で形成される。また、絶縁層４１は、アンダーコート（無機分離膜）等で形成される。絶縁層４２及び４３は、窒化シリコン等の無機材料で形成される。絶縁層４４は、酸化シリコン等の無機材料で形成される。平坦化層４５は、アクリル、ポリイミド等の有機材料が用いられる。平坦化層４５上に陽極５０が形成される。陽極５０には、例えばＡｇにＩｎ、Ｚｎの酸化物が添加された材料が用いられる。陽極５０上の周辺部分に、バンク４６が形成される。バンク４６は、アクリルやポリイミド等の有機材料が用いられる。
【００５３】
また、図１３を参照すると、絶縁層４１、４２、４３上にそれぞれ電極層３１、３２、３３が形成されており、３層の電極層で容量を構成していることがわかる。絶縁層４１上には、ＬＴＰＳ層２１も形成されている。また、絶縁層４２上には、電極層３２が形成されており、ここでは酸化物半導体層２２に不純物ドープ処理等を行い、導電性を有するように特性を変化させた場合であることを示している。さらに、絶縁層４３上には、電極層３３の他にゲート線６１も形成されている。ゲート線６１は、例えばＡＬ、Ｍｏ等の金属材料で形成されており、電極層３３もゲート線６１と同じ材料で形成されてもよい。
【００５４】
図１４は、実施形態２における表示装置の画素のＢ−Ｂ’断面図（図１１、１２参照）を示す図である。図１４を参照すると、絶縁層４１上にＬＴＰＳ層２１が形成されており、陽極コンタクトホール７１を介して陽極５０と電気的に接続されている。また、絶縁層４４上には電源線６３が形成され、ビア７４を介して電気的に接続されている。絶縁層４４上には信号線５２も形成される。信号線６２及び電源線６３は、例えばＴｉ、Ａｌ等の金属材料で形成される。
【００５５】
＜変形例１＞
次に、図１５を用いて、実施形態２の変形例１を説明する。変形例１では、電極層３２及び電極層３３が、画素の右側に配置された電源線６３と重なる領域Ｃ１まで形成されていることがわかる。このように、電源線６３の下側に電極層３１、３２及び３３の重なる領域を形成することによって、実施形態２と比較してコンデンサが形成される領域をより多く確保することが可能となる。なお、変形例１の応用例として、電極層３１、３２及び３３が画素の右側の電源線６３に重なる領域に形成するのではなく、画素の左側にある信号線６２に重なる領域を形成してもよい。
【００５６】
＜変形例２＞
最後に、図１６を用いて、実施形態２の変形例２を説明する。変形例２では、電極層３１、３２及び３３が、画素の右側に配置された電源線６３だけでなく、該電源線６３の右側に配置された信号線６２にも重なる領域Ｃ２が形成されていることがわかる。変形例１と比較すると、よりコンデンサが形成される領域を確保できていることがわかる。なお、図１５では、画素の右側にある電源線６３及び信号線６２と電極層３１、３２及び３３が重なる領域が形成された例を示したが、変形例２の応用例として、電極層３１、３２及び３３が、画素の左側にある信号線６２と画素の左側にある電源線６３にそれぞれ重なる領域を形成しても良い。
【００５７】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったものの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【符号の説明】
【００５８】
２１…ＬＴＰＳ層、２２…酸化物半導体層、３１、３２、３３、３５、３６…電極層、４０…ＴＦＴ基板、４１、４２、４３、４４…絶縁層、４５…平坦化層、４６…バンク、５０…陽極、６１…ゲート線、６２…信号線、６３…電源線、６４…ジャンパ配線、７１…陽極コンタクトホール、７２、７３、７４、７５、７６、７７、７８…ビア
【図２】
2015225104.tif 000003
【図３】
2015225104.tif 000004
【図４】
2015225104.tif 000005
【図５】
2015225104.tif 000006
【図６】
2015225104.tif 000007
【図７】
2015225104.tif 000008
【図８】
2015225104.tif 000009
【図９】
2015225104.tif 000010
【図１０】
2015225104.tif 000011
【図１１】
2015225104.tif 000012
【図１２】
2015225104.tif 000013
【図１３】
2015225104.tif 000014
【図１４】
2015225104.tif 000015
【図１５】
2015225104.tif 000016
【図１６】
2015225104.tif 000017
【図１】
2015225104.tif 000018