(57)【要約】【課題】はんだ実装する際のセルフアライメント性の向上を図りつつ、実装する際の方向性を無くして、実装の作業性の向上を図ることが可能なチップ型電子部品を提供すること。【解決手段】素体２は、一対の第一側面２ｂの対向方向での幅と、一対の第二側面２ｃの対向方向での幅と、が略同等である。各端子電極５は、端面２ａに配置される第一電極部分５ａと、第一電極部分５ａと接続され且つ一対の第一側面２ｂにそれぞれ配置される一対の第二電極部分５ｂと、第一電極部分５ａと接続され且つ一対の第二側面２ｃにそれぞれ配置される一対の第三電極部分５ｃと、を有する。第二電極部分５ｂと第三電極部分５ｃとは互いに離間して位置し、第二電極部分５ｂと第三電極部分５ｃとの間において、第一側面２ｂと第二側面２ｃとで形成される稜部３ｃが露出している。【選択図】図２
2015103554.tif 000002
【特許請求の範囲】
【請求項１】
略直方体形状を呈し、互いに対向する一対の端面と、前記一対の端面を連結するように前記一対の端面の対向方向に延び且つ互いに対向する一対の第一側面と、前記一対の端面を連結するように前記一対の端面の対向方向に延び且つ互いに対向する一対の第二側面と、を有する素体と、
前記素体の前記一対の端面側にそれぞれ配置される一対の端子電極と、を備え、
前記素体は、前記一対の第一側面の対向方向での幅と、前記一対の第二側面の対向方向での幅と、が略同等であり、
各前記端子電極は、前記端面に配置される第一電極部分と、前記第一電極部分と接続され且つ前記一対の第一側面にそれぞれ配置される一対の第二電極部分と、前記第一電極部分と接続され且つ前記一対の第二側面にそれぞれ配置される一対の第三電極部分と、を有し、
前記第二電極部分と前記第三電極部分とは互いに離間して位置し、前記第二電極部分と前記第三電極部分との間において、前記第一側面と前記第二側面とで形成される稜部が露出していることを特徴とするチップ型電子部品。
【請求項２】
前記一対の第二側面の対向方向での前記第二電極部分の幅（Ｌ１）と前記一対の第二側面の対向方向での前記素体の幅（Ｗ１）との比（Ｌ１／Ｗ１）、及び、前記一対の第一側面の対向方向での前記第三電極部分の幅（Ｌ２）と前記一対の第一側面の対向方向での前記素体の幅（Ｗ２）との比（Ｌ２／Ｗ２）は、それぞれ０．７０以上０．９０以下であることを特徴とする請求項１に記載のチップ型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ型電子部品に関する。
【背景技術】
【０００２】
チップ型電子部品として、略直方体形状を呈し、互いに対向する一対の端面と、一対の端面を連結するように一対の端面の対向方向に延びる四つの側面と、を有する素体と、素体の一対の端面側にそれぞれ配置される一対の端子電極と、を備えるものが知られている（たとえば、特許文献１参照）。各端子電極は、端面に配置される電極部分と、四つの側面にそれぞれ配置される電極部分と、を有し、側面に配置される電極部分同士は、隣り合う二つの側面で形成される稜部において互いに接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−３００７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
チップ型電子部品は、電子機器（たとえば、回路基板又は電子部品など）にはんだ実装される際、四つの側面のうち一つの側面が実装面として他の電子機器に対向する。はんだは、端面に位置する電極部分と、実装面に位置する電極部分と、実装面と隣り合う側面に位置する電極部分と、に濡れ拡がるため、チップ型電子部品は、端面と、実装面と、実装面と隣り合う側面と、にはんだから力を受ける。
【０００５】
本発明者等が、はんだ実装する際のセルフアライメント性を向上し得るチップ型電子部品について鋭意研究を行った結果、実装面と隣り合う側面に作用する力は、チップ型電子部品のセルフアライメントを阻害する要因となるという事実が新たに判明した。すなわち、はんだが、実装面と隣り合う側面に位置する電極部分に濡れ拡がるのを抑制し、実装面と隣り合う側面に作用する力を小さくすることが可能となれば、セルフアライメント性の向上を実現することができる。
【０００６】
実装面と隣り合う側面に端子電極が配置されていない構成では、実装面と隣り合う側面には、はんだからの力が作用せず、セルフアライメント性が向上する。しかしながら、実装面と隣り合う側面に端子電極が配置されていない構成では、チップ型電子部品を実装する際に、チップ型電子部品に方向性が生じ、実装の作業性が低下する懼れがある。
【０００７】
本発明は、はんだ実装する際のセルフアライメント性の向上を図りつつ、実装する際の方向性を無くして、実装の作業性の向上を図ることが可能なチップ型電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るチップ型電子部品は、略直方体形状を呈し、互いに対向する一対の端面と、一対の端面を連結するように一対の端面の対向方向に延び且つ互いに対向する一対の第一側面と、一対の端面を連結するように一対の端面の対向方向に延び且つ互いに対向する一対の第二側面と、を有する素体と、素体の一対の端面側にそれぞれ配置される一対の端子電極と、を備え、素体は、一対の第一側面の対向方向での幅と、一対の第二側面の対向方向での幅と、が略同等であり、各端子電極は、端面に配置される第一電極部分と、第一電極部分と接続され且つ一対の第一側面にそれぞれ配置される一対の第二電極部分と、第一電極部分と接続され且つ一対の第二側面にそれぞれ配置される一対の第三電極部分と、を有し、第二電極部分と第三電極部分とは互いに離間して位置し、第二電極部分と第三電極部分との間において、第一側面と第二側面とで形成される稜部が露出していることを特徴とする。
【０００９】
本発明に係るチップ型電子部品では、一対の第一側面の対向方向での素体の幅と、一対の第二側面の対向方向での素体の幅と、が略同等であると共に、一対の第一側面それぞれに第二電極部分が配置され、一対の第二側面それぞれに第三電極部分が配置されている。このため、チップ型電子部品は、第一側面を実装面として実装することも、第二側面を実装面として実装することも、可能となる。したがって、チップ型電子部品を実装する際の方向性がなくなり、実装の作業性を向上させることができる。
【００１０】
本発明では、第一側面に配置される第二電極部分と、第一側面と隣り合う第二側面に配置される第三電極部分と、は互いに離間して位置し、第二電極部分と第三電極部分との間において、第一側面と第二側面とで形成される稜部が露出している。したがって、たとえば、第一側面が実装面とされた場合、第一電極部分と第二電極部分とにははんだが濡れ拡がるものの、第三電極部分にははんだが濡れ拡がり難い。第二側面が実装面とされた場合でも、第一電極部分と第三電極部分とにははんだが濡れ拡がるものの、第二電極部分にははんだが濡れ拡がり難い。この結果、実装面と隣り合う側面には、はんだからの力が作用し難く、セルフアライメント性が向上する。
【００１１】
一対の第二側面の対向方向での第二電極部分の幅（Ｌ１）と一対の第二側面の対向方向での素体の幅（Ｗ１）との比（Ｌ１／Ｗ１）、及び、一対の第一側面の対向方向での第三電極部分の幅（Ｌ２）と一対の第一側面の対向方向での素体の幅（Ｗ２）との比（Ｌ２／Ｗ２）は、それぞれ０．７０以上０．９０以下であってもよい。この場合、セルフアライメント性がより一層向上する。
【発明の効果】
【００１２】
本発明によれば、はんだ実装する際のセルフアライメント性の向上を図りつつ、実装する際の方向性を無くして、実装の作業性の向上を図ることが可能なチップ型電子部品を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態に係るチップ型電子部品を示す斜視図である。
【図２】本実施形態に係るチップ型電子部品の断面構成を説明するための図である。
【図３】本実施形態に係るチップ型電子部品の断面構成を説明するための図である。
【図４】セルフアライメント性の評価方法を説明するための図である。
【図５】セルフアライメント性を評価するための実験結果を示す図表である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１５】
図１〜図３を参照して、本実施形態に係るチップ型電子部品１の構成を説明する。図１は、本実施形態に係るチップ型電子部品を示す斜視図である。図２及び図３は、本実施形態に係るチップ型電子部品の断面構成を説明するための図である。
【００１６】
チップ型電子部品１は、図１〜図３に示されるように、素体２と、素体２の外表面に配置される一対の端子電極５と、を備えている。本実施形態では、チップ型電子部品１は、積層セラミックチップコンデンサである。
【００１７】
素体２は、略直方体形状を呈している。素体２は、その外表面として、互いに対向する一対の端面２ａと、互いに対向する一対の第一側面２ｂと、互いに対向する一対の第二側面２ｃと、を有している。端面２ａは、略正方形状を呈し、各第一側面２ｂと各第二側面２ｃとは、略長方形状を呈している。素体２の長手方向は、一対の端面２ａの対向方向である。素体２の幅方向は、一対の第一側面２ｂの対向方向又は一対の第二側面２ｃの対向方向である。
【００１８】
一対の第一側面２ｂは、一対の端面２ａを連結するように一対の端面２ａの対向方向に延びている。一対の第一側面２ｂは、一対の第二側面２ｃの対向方向にも延びている。一対の第二側面２ｃは、一対の端面２ａを連結するように一対の端面２ａの対向方向に延びている。一対の第二側面２ｃは、一対の第一側面２ｂの対向方向にも延びている。一対の第一側面２ｂの対向方向での素体２の幅（Ｗ２）と、一対の第二側面２ｃの対向方向での素体２の幅（Ｗ１）と、が略同等に設定されている。
【００１９】
素体２は、端面２ａと第一側面２ｂとで形成される稜部３ａと、端面２ａと第二側面２ｃとで形成される稜部３ｂと、第一側面２ｂと第二側面２ｃとで形成される稜部３ｃと、を有している。本実施形態では、各稜部３ａ，３ｂ，３ｃは、湾曲するように丸められており、いわゆるＲ面取り加工が施されている。
【００２０】
素体２は、一対の第一側面２ｂの対向方向に複数の誘電体層が積層されて構成されている。素体２では、複数の誘電体層の積層方向（以下、単に「積層方向」と称する。）が一対の第一側面２ｂの対向方向と一致する。各誘電体層は、例えば誘電体材料（ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、又は（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際の素体２では、各誘電体層は、各誘電体層の間の境界が視認できない程度に一体化されている。
【００２１】
チップ型電子部品１は、図２〜図４に示されるように、複数の内部電極１１と、複数の内部電極１３と、を備えている。各内部電極１１，１３は、たとえば、平面視で、略矩形形状を呈している。各内部電極１１，１３は、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ｎｉ又はＣｕなど）からなる。各内部電極１１，１３は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【００２２】
内部電極１１と内部電極１３とは、一対の第一側面２ｂの対向方向において異なる位置（層）に配置されている。すなわち、内部電極１１と内部電極１３とは、素体２内において、一対の第一側面２ｂの対向方向に間隔を有して対向するように交互に配置されている。各内部電極１１は、一端が一方の端面２ａに露出している。各内部電極１３は、一端が他方の端面２ａに露出している。内部電極１１と内部電極１３とは、互いに極性が異なる。
【００２３】
各端子電極５は、第一電極部分５ａと、一対の第二電極部分５ｂと、一対の第三電極部分５ｃと、を有している。第一電極部分５ａは、端面２ａに配置されている。第二電極部分５ｂは、一対の第一側面２ｂにそれぞれ配置されている。第三電極部分５ｃは、一対の第二側面２ｃにそれぞれ配置されている。第一電極部分５ａと第二電極部分５ｂとは、素体２の稜部３ａにおいて接続されており、互いに電気的に接続されている。第一電極部分５ａと第三電極部分５ｃとは、素体２の稜部３ｂにおいて接続されており、互いに電気的に接続されている。端子電極５は、端面２ａと第一及び第二側面２ｂ，２ｃとにわたって形成されている。
【００２４】
第一電極部分５ａは、端面２ａに露出する内部電極１１（又は内部電極１３）の端をすべて覆うように配置されている。内部電極１１，１３は、対応する端面２ａにおいて、第一電極部分５ａに直接的に接続される。これにより、端子電極５は、対応する内部電極１１，１３に電気的に接続される。
【００２５】
第二電極部分５ｂは、側面２ｂにおける、端面２ａ寄りの端部に位置している。第二電極部分５ｂは、第二電極部分５ｂにおける、一対の第二側面２ｃの対向方向での中央位置が、側面２ｂにおける、一対の第二側面２ｃの対向方向での中央位置と一致するように配置されている。第二電極部分５ｂは、側面２ｂにおける、一対の第二側面２ｃの対向方向での中央位置を通り、且つ、側面２ｂに直交し且つ側面２ｃに平行な仮想平面ＢＰ１に対して、対称性を有している。すなわち、第二電極部分５ｂを上記仮想平面ＢＰ１で切断して分割したときに、一方の分割部分の面積と他方の分割部分の面積とが略同等である。
【００２６】
第三電極部分５ｃは、側面２ｃにおける、端面２ａ寄りの端部に位置している。第三電極部分５ｃは、第三電極部分５ｃにおける、一対の第一側面２ｂの対向方向での中央位置が、側面２ｃにおける、一対の第一側面２ｂの対向方向での中央位置と一致するように配置されている。第三電極部分５ｃは、側面２ｃにおける、一対の第一側面２ｂの対向方向での中央位置を通り、側面２ｃに直交し且つ側面２ｂに平行な仮想平面ＢＰ２に対して、対称性を有している。すなわち、第三電極部分５ｃを上記仮想平面ＢＰ２で切断して分割したときに、一方の分割部分の面積と他方の分割部分の面積とが略同等である。
【００２７】
第二電極部分５ｂと第三電極部分５ｃとは、第一電極部分５ａを通して電気的に接続されているものの、第二電極部分５ｂと第三電極部分５ｃとは、素体２の外表面上において、互いに離間して位置している。これにより、第二電極部分５ｂと第三電極部分５ｃとの間において、素体２の稜部３ｃが露出している。本実施形態では、一対の第二側面２ｃの対向方向での第二電極部分５ｂの幅（Ｌ１）と、一対の第一側面２ｂの対向方向での第三電極部分５ｃの幅（Ｌ２）と、が略同等に設定されている。一対の端面２ａの対向方向での第二電極部分５ｂの幅と、一対の端面２ａの対向方向での第三電極部分５ｃの幅と、が略同等に設定されている。
【００２８】
第二電極部分５ｂは、一対の第二側面２ｃの対向方向での幅（Ｌ１）が、一対の第二側面２ｃの対向方向での素体２の幅（Ｗ１）よりも小さく設定されている。幅（Ｌ１）と幅（Ｗ１）との比（Ｌ１／Ｗ１）は、たとえば、０．７０以上０．９０以下に設定される。第三電極部分５ｃは、一対の第一側面２ｂの対向方向での幅（Ｌ２）が、一対の第一側面２ｂの対向方向での素体２の幅（Ｗ２）よりも小さく設定されている。幅（Ｌ２）と幅（Ｗ２）との比（Ｌ２／Ｗ２）は、たとえば、０．７０以上０．９０以下に設定される。
【００２９】
チップ型電子部品１は、他の電子機器（たとえば、回路基板又は電子部品など）に、はんだ実装される。チップ型電子部品１では、一対の第一側面２ｂ及び一対の第二側面２ｃのうちの一つの側面が、他の電子機器に対向する実装面とされる。
【００３０】
ここで、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）と、チップ型電子部品１のセルフアライメント性との関係について、詳細に説明する。
【００３１】
本発明者等は、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）と、チップ型電子部品１のセルフアライメント性との関係を明らかにするために、以下のような実験を行なった。比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が異なる積層セラミックチップコンデンサ（ここでは、０６０３タイプの積層セラミックチップコンデンサ）をサンプル１〜８毎に所定個数（１００個）の検体を作製し、各検体におけるセルフアライメント性を評価した。各サンプル１〜８とも、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が異なる点を除いては、上述した実施形態のチップ型電子部品（積層セラミックチップコンデンサ）１と同じ構成である。
【００３２】
次に、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が異なる積層セラミックチップコンデンサ（ここでは、１６０８タイプの積層セラミックチップコンデンサ）をサンプル９〜１６毎に所定個数（１００個）の検体を作製し、各検体におけるセルフアライメント性を評価した。各サンプル９〜１６とも、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が異なる点を除いては、上述した実施形態のチップ型電子部品（積層セラミックチップコンデンサ）１と同じ構成である。
【００３３】
最後に、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が異なる積層セラミックチップコンデンサ（ここでは、３２１６タイプの積層セラミックチップコンデンサ）をサンプル１７〜２４毎に所定個数（１００個）の検体を作製し、各検体におけるセルフアライメント性を評価した。各サンプル１７〜２４とも、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が異なる点を除いては、上述した実施形態のチップ型電子部品（積層セラミックチップコンデンサ）１と同じ構成である。
【００３４】
セルフアライメント性については、以下の評価方法により評価した。
【００３５】
まず、図４の（ａ）に示されるように、チップ型電子部品１が実装される実装基板の電極ランドＥＬ間の中心位置ｏを原点とするｘｙ座標系を設定する。
【００３６】
そして、図４の（ｂ）に示されるように、チップ型電子部品１を、チップ型電子部品１の重心位置ｏ’が、電極ランドＥＬ間の中心位置ｏからｙ軸方向に０．２Ｗａずれ且つｘ軸方向に０．２Ｌａずれて位置するように、実装基板（電極ランドＥＬ）上に配置する。このときの、電極ランドＥＬ間の中心位置ｏとチップ型電子部品１の重心位置ｏ’との直線距離を「ｋ０」とする。Ｗａは、チップ型電子部品１の、素体２の短手方向での長さ（幅）である。Ｌａは、チップ型電子部品１の、素体２の長手方向での長さである。
【００３７】
次に、はんだ付け（リフロー実装）を実施し、図４の（ｃ）に示されるように、はんだ付け後における、電極ランドＥＬ間の中心位置ｏとチップ型電子部品１の重心位置ｏ’との直線距離ｋを測定する。各サンプル１〜２４において、直線距離ｋが、０．０５ｋ０以下である個数ｎをカウントする。カウントの結果、個数ｎが１〜８０個である場合、セルフアライメント性が悪いとして、「×」と評価する。個数ｎが８１〜９５個である場合、セルフアライメント性が良いとして、「○」と評価する。個数ｎが９６〜１００個である場合、セルフアライメント性がより良いとして、「◎」と評価する。
【００３８】
実験結果を、図５に示す。実験結果から分かるように、０６０３タイプの積層セラミックチップコンデンサでは、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が０．９２以下である場合、セルフアライメント性が良い。１６０８タイプの積層セラミックチップコンデンサでは、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が０．９３以下である場合、セルフアライメント性が良い。３２１６タイプの積層セラミックチップコンデンサでは、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が０．９３以下である場合、セルフアライメント性が良い。
【００３９】
実験結果から分かるように、チップサイズに関わらず、比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が０．７０以上０．９０以下である場合、セルフアライメント性が極めて良好である。比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が０．９０より大きい場合、実装面に隣り合う側面に配置された第二電極部分５ｂ又は第三電極部分５ｃに溶融したはんだが濡れ上がる可能性が高いため、セルフアライメント性が低下する傾向にある。比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が０．７０より小さい場合、実装面に位置する第二電極部分５ｂ又は第三電極部分５ｃの面積が小さく、はんだ付着領域が少ないため、セルフアライメント性が低下する傾向にある。
【００４０】
以上のように、本実施形態では、一対の第一側面２ｂの対向方向での素体２の幅（Ｗ２）と、一対の第二側面２ｃの対向方向での素体２の幅（Ｗ１）と、が略同等に設定されると共に、一対の第一側面２ｂそれぞれに第二電極部分５ｂが配置され、一対の第二側面２ｃそれぞれに第三電極部分５ｃが配置されている。このため、チップ型電子部品１は、第一側面２ｂを実装面として実装することも、第二側面２ｃを実装面として実装することも、可能となる。したがって、チップ型電子部品１を実装する際の方向性がなくなり、実装の作業性が向上する。
【００４１】
第一側面２ｂに配置される第二電極部分５ｂと、第一側面２ｂと隣り合う第二側面２ｃに配置される第三電極部分５ｃと、は互いに離間して位置し、第二電極部分５ｂと第三電極部分５ｃとの間において、第一側面２ｂと第二側面２ｃとで形成される稜部３ｃが露出している。素体２は、はんだに濡れ難い。したがって、たとえば、第一側面２ｂが実装面とされた場合、第一電極部分５ａと第二電極部分５ｂとにははんだが濡れ拡がるものの、第三電極部分５ｃにははんだが濡れ拡がり難い。第二側面２ｃが実装面とされた場合でも、第一電極部分５ａと第三電極部分５ｃとにははんだが濡れ拡がるものの、第二電極部分５ｂにははんだが濡れ拡がり難い。この結果、実装面と隣り合う側面２ｂ（又は側面２ｃ）には、はんだからの力が作用し難く、セルフアライメント性が向上する。
【００４２】
比（Ｌ１／Ｗ１及びＬ２／Ｗ２）が０．７０以上０．９０以下に設定されている場合、上述したように、セルフアライメント性がより一層向上する。
【００４３】
本実施形態では、第二電極部分５ｂを上記仮想平面ＢＰ１で切断して分割したときに、一方の分割部分の面積と他方の分割部分の面積とが略同等であると共に、第三電極部分５ｃを上記仮想平面ＢＰ２で切断して分割したときに、一方の分割部分の面積と他方の分割部分の面積とが略同等である。これにより、溶融したはんだによる張力がチップ型電子部品１に均等に伝わりやすく、セルフアライメント性を安定して得ることができる。
【００４４】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００４５】
各稜部３ａ，３ｂ，３ｃは、湾曲するように丸められているが、これに限られない。Ｒ面取り加工が施されることなく、角を有した形状であってもよい。
【００４６】
本発明は、積層セラミックチップコンデンサに限られることなく、積層チップバリスタ又は積層チップインダクタなどのチップ型電子部品にも適用できる。
【産業上の利用可能性】
【００４７】
本発明は、積層セラミックチップコンデンサなどのチップ型電子部品に利用できる。
【符号の説明】
【００４８】
１…チップ型電子部品、２…素体、２ａ…端面、２ｂ…第一側面、２ｃ…第二側面、３ａ，３ｂ，３ｃ…稜部、５…端子電極、５ａ…第一電極部分、５ｂ…第二電極部分、５ｃ…第三電極部分。
【図１】
2015103554.tif 000003
【図２】
2015103554.tif 000004
【図３】
2015103554.tif 000005
【図４】
2015103554.tif 000006
【図５】
2015103554.tif 000007