(57)【要約】【課題】  クワッドフラットノーリードパッケージ装置及びその製造方法を提供することを課題とする。【解決手段】  クワッドフラットノーリードパッケージ装置の製造方法であって、まず伝導層３０を薄膜層２０の表面に形成し、また、電子回路配置手段を通じて伝導層３０に複数の導体線路３１が形成され、次にチップ４０の各コンタクトパッド４１を各導体線路３１の先端に電気的に接続し、そしてドリル手段を通じて薄膜層２０に複数のスルーホール２１が形成され、且つ、各導体線路３１の末端が各スルーホール２１内に各々露出し、最後に複数の金属バンプ５０を各スルーホール２１に設けることにより、チップ４０の信号が各導体線路３１を通じて薄膜層２０の裏面まで伝達される。【選択図】  図１
2015198241.tif 000002
【特許請求の範囲】
【請求項１】
薄膜層を提供するステップと、
前記薄膜層の表面に伝導層を提供するステップと、
電子回路配置手段により前記伝導層に複数の導体線路を形成するステップと、
複数のコンタクトパッドを有し、各前記コンタクトパッドを各前記導体線路の先端に電気的に接続するチップを提供するステップと、
ドリル手段により前記薄膜層に複数のスルーホールを形成し、且つ、各前記導体線路の末端を各前記スルーホール内にそれぞれ露出させるステップと、
複数の金属バンプを各前記スルーホールにそれぞれ設け、各前記導体線路を経由して前記チップの信号を前記薄膜層の裏面まで伝達するステップと、
を含むことを特徴とするクワッドフラットノーリードパッケージ装置の製造方法。
【請求項２】
前記薄膜層の表面にコロイドを形成するステップをさらに含むことを特徴とする請求項１に記載のクワッドフラットノーリードパッケージ装置の製造方法。
【請求項３】
前記チップを研磨するステップを更に含むことを特徴とする請求項１に記載のクワッドフラットノーリードパッケージ装置の製造方法。
【請求項４】
前記薄膜層の各前記スルーホールは、レーザードリル方式で形成されることを特徴とする請求項１に記載のクワッドフラットノーリードパッケージ装置の製造方法。
【請求項５】
薄膜層を提供するステップと、
前記薄膜層の上表面に伝導層を提供するステップと、
電子回路配置手段により前記伝導層に複数の導体線路を形成するステップと、
複数のチップを包括するウェハを前記伝導層の上表面に設け、各前記チップが互いに隣接して配列されており複数のコンタクトパッドを有し、各前記コンタクトパッドが各前記導体線路の先端に電気的に接続するステップと、
ドリル手段により前記薄膜層に複数のスルーホールを形成し、且つ、各前記導体線路の末端が各前記スルーホール内にそれぞれ露出するステップと、
複数の金属バンプを各前記スルーホールに形成し、前記ウェハの各前記チップの信号が各前記導体線路により前記薄膜層の裏面まで伝達されるステップと、
切断手段を利用して各前記チップ間の切断経路に沿って切断するステップと、
を含むことを特徴とするクワッドフラットノーリードパッケージ装置の製造方法。
【請求項６】
前記薄膜層の表面にコロイドを形成するステップをさらに含むことを特徴とする請求項５に記載のクワッドフラットノーリードパッケージ装置の製造方法。
【請求項７】
前記ウェハを研磨するステップを更に含むことを特徴とする請求項５に記載のクワッドフラットノーリードパッケージ装置の製造方法。
【請求項８】
前記薄膜層の各前記スルーホールは、レーザードリル方式で形成されることを特徴とする請求項５に記載のクワッドフラットノーリードパッケージ装置の製造方法。
【請求項９】
複数のスルーホールを有する薄膜層と、
前記薄膜層の表面に敷設されており、且つ、末端が前記スルーホール内に露出する複数の導体線路と、
各前記導体線路の先端に電気的に接続する複数のコンタクトパッドを有するチップと、
各前記スルーホールにそれぞれ位置し、且つ、一端が各前記導体線路の末端に接続されており、他端が前記薄膜層の裏面から突出する複数の金属バンプと、
を備えることを特徴とするクワッドフラットノーリードパッケージ装置。
【請求項１０】
前記薄膜層の各前記導体線路に向かう表面は、接着性のあるコロイドを有することを特徴とする請求項９に記載のクワッドフラットノーリードパッケージ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ装置及びその方法に関し、特に、クワッドフラットノーリードパッケージ装置及びその製造方法に関する。
【背景技術】
【０００２】
科学技術の日進月歩の発展に伴い、ハイテク電子産業においても多機能で、より一層人間的な各種電子機器が続々と発表されており、例えばクワッドノーリードパッケージ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄ  Ｐａｃｋａｇｅ，ＱＦＮ）或いはウェハレベルチップサイズパッケージ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ，ＷＬＣＳＰ）のような半導体パッケージのサイズを縮小する技術も急速に発展してきている。その目的は、素子の体積を減らす以外に、生産コストを削減でき、また好ましい電気特性を得ることを可能にすることである。
【０００３】
チップの基材上表面に直接形成する技術及び、現在業界では再配置層（Ｒｅ−Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｌａｙｅｒ、ＲＤＬ）技術がクワッドノーリードパッケージ（ＱＦＮ）の製品に運用され、まず銅箔層（Ｃｕ  ｆｏｉｌ  ｌａｙｅｒ）を基材とし、ＲＤＬ技術により改めて回路が再配置され、次にウェハ（Ｗａｆｅｒ）とボンディングする。しかしながら、再配置を行った時、再配置層が１つの領域内の複数の金属製コンタクトパッド上に形成され、層が追加されると、パッケージサイズが大きくなり、かつ製造工程の難易度が高くなるため、生産の歩留まり率及びコストに影響を及ぼす。
【０００４】
上記をとりまとめと、従来のクワッドノーリードパッケージ装置及び方法は、上記の欠点があるため、改良の必要があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、ＷＬＣＳＰの運用及びＴａｐｅ  ＱＦＮの派生であり、これを介することでパッケージ工程を簡素化できるだけではなく、更に生産コストを削減すると共に歩留まり率を向上できるクワッドフラットノーリードパッケージ装置及びその製造方法を提供することを主な目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係るクワッドフラットノーリードパッケージ装置の製造方法は、薄膜層を提供するステップと、薄膜層の表面に伝導層を提供するステップと、電子回路配置手段により伝導層に複数の導体線路を形成するステップと、複数のコンタクトパッドを有し、各コンタクトパッドを各導体線路の先端に電気的に接続するチップを提供するステップと、ドリル手段により薄膜層に複数のスルーホールを形成し、且つ、各導体線路の末端を各スルーホール内にそれぞれ露出させるステップと、複数の金属バンプを各スルーホールにそれぞれ設け、各導体線路を経由してチップの信号を薄膜層の裏面まで伝達するステップと、を含む。
【０００７】
また、薄膜層の表面にコロイドを形成するステップをさらに含む。
【０００８】
また、チップを研磨するステップを更に含む。
【０００９】
また、薄膜層の各スルーホールは、レーザードリル方式で形成される。
【００１０】
上記目的を達成するため、本発明で別途提供されるクワッドフラットノーリードパッケージ装置の製造方法は、薄膜層を提供するステップと、薄膜層の上表面に伝導層を提供するステップと、電子回路配置手段により伝導層に複数の導体線路を形成するステップと、複数のチップを包括するウェハを伝導層の上表面に設け、各チップが互いに隣接して配列されており複数のコンタクトパッドを有し、各コンタクトパッドが各導体線路の先端に電気的に接続するステップと、ドリル手段を通じて薄膜層に複数のスルーホールが形成され、且つ各導体線路の末端が各スルーホール内にそれぞれ露出するステップと、複数の金属バンプが各スルーホールに形成され、ウェハの各チップの信号が各導体線路を通じて薄膜層の裏面まで伝達されるステップと、切断手段を利用して各チップ間の切断経路に沿って切断するステップと、を含む。
【００１１】
薄膜層の表面にコロイドを形成するステップをさらに含む。
【００１２】
ウェハを研磨するステップを更に含む。
【００１３】
薄膜層の各スルーホールは、レーザードリル方式で形成される。
【００１４】
上記目的を達成するため、本発明で提供されるクワッドフラットノーリードパッケージ装置は、複数のスルーホールを有する薄膜層と、薄膜層の表面に各々敷設されており且つ末端が各スルーホール内に露出する複数の導体線路と、各導体線路の先端に電気的に接続する複数のコンタクトパッドを有するチップと、各スルーホールにそれぞれ位置し且つ一端が各導体線路の末端に接続されており他端が薄膜層の裏面から突出する複数の金属バンプと、を備える。
【００１５】
薄膜層の各導体線路に向かう表面は、接着性のあるコロイドを有する。
【００１６】
これを介して、本発明のクワッドフラットノーリードパッケージ装置は、ＷＬＣＳＰの運用だけではなく、更にＴａｐｅ  ＱＦＮの派生であるため、パッケージ工程を簡素化することで、生産コストの削減と共に歩留まり率の向上を可能にする。
【００１７】
本発明の構成、特徴及びその目的を審査官に更に理解してもらうため、以下に本発明の若干の実施形態を挙げて図面に基づいて後記通り詳細に説明すると同時に、当業者は具体的な実施が可能になる。ただし、以下に述べるものは、本発明の技術内容及び特徴を明らかにするために提供する一実施形態であって、本発明の属する技術の分野における通常の知識を有する者が本発明の技術内容及び特徴を理解した後、本発明の精神を逸脱しない限りにおいて行われる種々の修正、変更又は構成要素の減少は本発明の特許請求の範囲に含む。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置の断面図である。
【図２ａ】第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図２ｂ】第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図２ｃ】第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図２ｄ】第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図２ｅ】第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図２ｆ】第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図２ｇ】第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図２ｈ】第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図２ｉ】第１実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図３ａ】第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図３ｂ】第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図３ｃ】第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図３ｄ】第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図３ｅ】第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図３ｆ】第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【図３ｇ】第２実施形態によるクワッドフラットノーリードをウェハレベルチップサイズパッケージに適用した装置及びその製造方法を示す図である。
【発明を実施するための形態】
【００１９】
（第１実施形態）
以下に、本発明の装置、特徴及び効果を詳細に説明するため、第１実施形態を挙げると共に添付図面に基づいて説明する。
【００２０】
図１を参照すると、本発明の第１実施形態で提供されるクワッドフラットノーリードパッケージ装置１０であり、薄膜層２０と複数の導体線路３０とチップ４０と複数の金属バンプ５０とを含む。
【００２１】
薄膜層２０は、複数のスルーホール２１と各導体線路３０に向かう表面にある接着性のあるコロイド２３とを備える。
【００２２】
各導体線路３１は、薄膜層２０の表面に敷設され、且つ各導体線路３１の末端が各スルーホール２１内に各々露出する。
【００２３】
チップ４０は、複数のコンタクトパッド４１を備え、各コンタクトパッド４１が各導体線路３１の先端に各々電気的に接続される。
【００２４】
各金属バンプ５０は、各スルーホール２１に各々位置し、且つ一端が各導体線路３１の末端に接続し、他端が薄膜層２０の裏面から突出する。
【００２５】
図２を参照すると、本発明の第１実施形態で提供されるクワッドフラットノーリードパッケージ装置１０で、次のステップを含む。
【００２６】
ステップＡ：図２ａに示すように、まず薄膜層２０の上表面に伝導層３０が形成される。本実施形態において伝導層３０は、銅箔（Ｃｕ  ｆｏｉｌ）とする。薄膜層２０は、予め薄膜層２０の上表面に形成されるコロイド２３を更に含み、薄膜層２０は接着テープのような形態である。また薄膜層２０は、コロイド２３を有する接着テープのようなものであるため、伝導層３０は簡単に薄膜層２０と相互に簡単にボンディングが行われることにより、工程の難易度を下げることができる。
【００２７】
ステップＢ：図２ｂ〜図２ｃに示すように、電子回路配置手段を通じて伝導層３０に各導体線路３１が形成される。本実施形態において、電子回路配置手段は、再配置（Ｒｅ−Ｄｉｓｔｒｉｂｕｔｉｏｎ）技術を利用して伝導層３０に所定の導体線路３１を形成する。つまり、業界で称する再配置層（Ｒｅ−Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｌａｙｅｒ，ＲＤＬ）である。
【００２８】
ステップＣ：図２ｄ〜図２ｅに示すように、複数のコンタクトパッド４１を備えるチップ４０を提供し、各コンタクトパッド４１が各導体線路３１の先端に各々電気的に接続する。
【００２９】
ステップＤ：図２ｆ〜図２ｇに示すように、ドリル手段を通じて薄膜層２０に複数のスルーホール２１が形成され、且つ各導体線路３１の末端が各スルーホール２１内に露出し、薄膜層２０の各スルーホール２１がレーザードリルの方式で形成される。
【００３０】
ステップＥ：図２ｈ〜図２ｉに示すように、複数の金属バンプ５０を各スルーホール２１に各々設け、チップ４０の信号が各導体線路３１を通じて薄膜層２０の裏面まで伝達され、また各金属バンプ５０伝送される。そこで、各金属バンプ５０は、ボールマウンティング（Ｂａｌｌ  Ｍｏｕｎｔｉｎｇ）方式で各スルーホール２１に形成されることにより、生産の品質及び効率を向上させる。
【００３１】
ステップＣとステップＤの間にチップ４０研磨ステップを更に含み、チップ４０の厚さは予め設定された要求条件を満たす。
【００３２】
（第２実施形態）
以下、本発明の装置、特徴及び効果を説明するため、第２実施形態を次の図面に基づいて説明する。一部の技術的特徴は、上述で開示されたため、ここでの詳細な説明は省略する。
【００３３】
図３を参照すると、本発明の第２実施形態で別途提供されるクワッドフラットノーリードパッケージ装置１０´で、次のステップを含む。
【００３４】
ステップＡ：図３ａに示すように、薄膜層２０の上表面に伝導層３０が形成される。実際の実施において、薄膜層２０の表面が先に開示されたものと同じようにコロイド２３を備え、コロイド２３を通じて伝導層３０を簡単に薄膜層２０にボンディングさせることができる。
【００３５】
ステップＢ：図３ｂに示すように、電子回路配置手段を通じて伝導層３０に各導体線路３１が形成される。
【００３６】
ステップＣ：図３ｃに示すように、各チップ４０を包括するウェハ４を伝導層３０の上表面に設け、各チップ４０が互いに隣接して配列し、且つ各コンタクトパッド４１を各々備え、また各コンタクトパッド４１を各導体線路３１の先端に電気的に接続する。
【００３７】
ステップＤ：図３ｄに示すように、ウェハ４の上表面において研磨工程を行い、ウェハ４の厚さは予め設定された要求条件を満たす。
【００３８】
ステップＥ：図３ｅに示すように、ドリル手段を通じて薄膜層２０に複数のスルーホール２１が形成され、且つ各導体線路３１の末端が各スルーホール２１内に露出し、薄膜層２０の各スルーホール２１がレーザードリルの方式で形成される。
【００３９】
ステップＦ：図３ｆに示すように、複数の金属バンプ５０に各スルーホール２１を形成し、ウェハ４の各チップ４０の信号が各導体線路３１を通じて薄膜層２０の裏面まで伝達される。
【００４０】
ステップＧ：図３ｇに示すように、切断手段を用いて各チップ４０間の切断経路Ｐに沿って切断すると、切断完了後上記第１実施形態のクワッドフラットノーリードパッケージ装置１０と同じようになる。
【００４１】
上記をまとめると、本発明のクワッドフラットノーリードパッケージ装置１０、１０´及びその製造方法は、ウェハレベルチップサイズパッケージ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ，ＷＬＣＳＰ）の運用だけではなく、テープクワッドフラットノーリード（Ｔａｐｅ  Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄ  Ｐａｃｋａｇｅ，Ｔａｐｅ  ＱＦＮ）の派生でもあり、更に重要なのは本発明が複雑なパッケージ工程を簡素化することにより、生産コストの削減と共にその歩留まり率の向上を可能にする。
【００４２】
本発明が先に開示する実施形態における構成要素は、例として説明するものであって、本発明の特許請求の範囲を制限することではなく、その他の等価要素の代替又は変更は本発明の特許請求の範囲に含まれる。
【符号の説明】
【００４３】
１０、１０´  パッケージ装置、
２０  薄膜層、
２１  スルーホール、
２３  コロイド、
３０  導通層、
３１  導体線路、
４  ウェハ、
４０  チップ、
４１  コンタクトパッド、
５０  金属バンプ、
Ｐ  切断経路。
【図１】
2015198241.tif 000003
【図２ａ】
2015198241.tif 000004
【図２ｂ】
2015198241.tif 000005
【図２ｃ】
2015198241.tif 000006
【図２ｄ】
2015198241.tif 000007
【図２ｅ】
2015198241.tif 000008
【図２ｆ】
2015198241.tif 000009
【図２ｇ】
2015198241.tif 000010
【図２ｈ】
2015198241.tif 000011
【図２ｉ】
2015198241.tif 000012
【図３ａ】
2015198241.tif 000013
【図３ｂ】
2015198241.tif 000014
【図３ｃ】
2015198241.tif 000015
【図３ｄ】
2015198241.tif 000016
【図３ｅ】
2015198241.tif 000017
【図３ｆ】
2015198241.tif 000018
【図３ｇ】
2015198241.tif 000019