(57)【要約】【課題】多段千鳥配列にしたがって複数のアクティブバンプを配置した半導体装置の表面において、バンプ配置の均一性を保つためにダミーバンプを設け、かつ、ダミーバンプ群の直下にトップメタルを任意に配置可能な領域を確保する。【解決手段】一実施の形態によれば、いわゆる千鳥配列で配置されたアクティブバンプの近傍に、アクティブバンプより長いダミーバンプを、一方向に並べて配置する。また、ダミーバンプを半導体装置の表面に接続するダミーバンプ接続部も、一方向に並べて配置する。【選択図】図７Ａ
2015198122.tif 000002
【特許請求の範囲】
【請求項１】
基盤と、
前記基板の表面に沿って、かつ、前記基板の前記表面から所定の距離だけ離れて配置された複数のアクティブバンプと、
前記複数のアクティブバンプを前記基板の前記表面にそれぞれ接続する複数のアクティブバンプ接続部と、
前記基板の前記表面に沿って、かつ、前記基板の前記表面から所定の距離だけ離れて配置された複数のダミーバンプと、
前記複数のダミーバンプを前記基板の前記表面にそれぞれ接続する複数のダミーバンプ接続部と
を具備し、
ｎは所定の段数であって、前記複数のアクティブバンプおよび前記複数のアクティブバンプ接続部は、第１段〜第ｎ段に分かれて段の番号順に配列されており、
ｉが１〜ｎの範囲に含まれる任意の整数であるとき、前記複数のアクティブバンプのうち、第ｉ段に含まれる第ｉアクティブバンプ群は、前記基板の前記表面に含まれる第１方向に並んで所定の第１ピッチごとに配列されており、前記複数のアクティブバンプ接続部のうち、第ｉ段に含まれる第ｉアクティブバンプ接続部群は前記第１方向に並んで前記第１ピッチごとに配列されており、
第２方向は、前記基板の前記表面に含まれて、かつ、前記第１方向とは直交しており、ｊが１〜（ｎ−１）の範囲に含まれる任意の整数である時、第ｊアクティブバンプ群と、第（ｊ＋１）アクティブバンプ群とは、前記第２方向に所定の第２ピッチだけ離れて、かつ、前記第１方向に前記第１ピッチより短い所定のサブピッチだけ離れて配列されており、第ｊアクティブバンプ接続部群と、第（ｊ＋１）アクティブバンプ接続部群とは、前記第２方向に前記第２ピッチだけ離れて、かつ、前記第１方向に前記サブピッチだけ離れて配列されており、
前記複数のダミーバンプは、前記第１方向に並んで前記第１ピッチごとに配列されており、
前記複数のダミーバンプ接続部は、前記第１方向に並んで前記第１ピッチごとに配列されており、
前記複数のダミーバンプのそれぞれの前記第２方向の寸法は、前記第２ピッチよりも長い
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記複数のアクティブバンプを電気的にそれぞれ保護する複数のアクティブバンプ保護素子と、
前記基板の前記表面上に形成されて、前記複数のアクティブバンプ保護素子を、前記複数のアクティブバンプ接続部を介して、前記複数のアクティブバンプにそれぞれ導通する複数のアクティブバンプ保護素子接続用トップメタルと、
前記複数のダミーバンプを電気的にそれぞれ保護する複数のダミーバンプ保護素子と、
前記基板の前記表面上に形成されて、前記複数のダミーバンプ保護素子を、前記複数のダミーバンプ接続部を介して、前記複数のダミーバンプにそれぞれ導通する複数のダミーバンプ保護素子接続用トップメタルと
をさらに具備し、
前記複数のダミーバンプのうち、隣接する任意の２本のダミーバンプの間の領域には、前記基板の前記表面上にトップメタルを任意に形成可能である
半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記複数のアクティブバンプを電気的にそれぞれ保護する複数のアクティブバンプ保護素子と、
前記基板の前記表面上に形成されて、前記複数のアクティブバンプ保護素子を、前記複数のアクティブバンプ接続部を介して、前記複数のアクティブバンプにそれぞれ導通する複数のアクティブバンプ保護素子接続用トップメタルと、
前記複数のダミーバンプを電気的にそれぞれ保護する複数のダミーバンプ保護素子と、
前記基板の前記表面上に形成されて、前記複数のダミーバンプ保護素子を、前記複数のダミーバンプ接続部を介して、前記複数のダミーバンプにそれぞれ導通する複数のダミーバンプ保護素子接続用トップメタルと、
前記基板の前記表面上に形成されて、前記複数のアクティブバンプ保護素子接続用トップメタルおよび前記複数のダミーバンプ保護素子接続用トップメタルから絶縁されている配線用トップメタルと
をさらに具備し、
前記配線用トップメタルは、前記複数のダミーバンプのうち、隣接する所定の２本のダミーバンプの間を跨っている
半導体装置。
【請求項４】
請求項２または３に記載の半導体装置において、
前記複数のダミーバンプ保護素子用トップメタルは、前記ダミーバンプ接続部を介して、前記複数のダミーバンプの、前記第２方向による一方の端部を、前記基板の前記表面に接続している
半導体装置。
【請求項５】
請求項２または３に記載の半導体装置において、
前記複数のダミーバンプ保護素子用トップメタルは、前記ダミーバンプ接続部を介して、前記複数のダミーバンプの、前記第２方向による中間領域を、前記基板の前記表面に接続している
半導体装置。
【請求項６】
請求項４に記載の半導体装置において、
前記複数のダミーバンプの、前記第２方向による中間領域にそれぞれ接続された、複数のダミーバンプ接続強化用接続部と、
前記複数のダミーバンプ接続強化用接続部を、前記基板の前記表面にそれぞれ接続する複数のダミーバンプ接続強化用トップメタルと
をさらに具備し、
前記複数のダミーバンプ接続強化用接続部および前記複数のダミーバンプ接続強化用トップメタルは、前記複数のダミーバンプと、前記基板との接続を強化する
半導体装置。
【請求項７】
請求項４に記載の半導体装置において、
前記複数のダミーバンプの、前記第２方向による他方の端部にそれぞれ接続された、複数のダミーバンプ接続強化用接続部と、
前記複数のダミーバンプ接続強化用接続部を、前記基板の前記表面にそれぞれ接続する複数のダミーバンプ接続強化用トップメタルと
をさらに具備し、
前記複数のダミーバンプ接続強化用接続部および前記複数のダミーバンプ接続強化用トップメタルは、前記複数のダミーバンプと、前記基板との接続を強化する
半導体装置。
【請求項８】
請求項１〜７のいずれかに記載の半導体装置において、
前記それぞれのダミーバンプの前記第２方向の寸法は、前記複数のアクティブバンプのそれぞれの前記第２方向の寸法の１．５倍よりも長い
半導体装置。
【請求項９】
請求項１〜８のいずれかに記載の半導体装置において、
前記複数のダミーバンプ接続部は、第１段アクティブバンプ接続部群と前記第１方向に並んで配列されており、
前記それぞれのダミーバンプの、前記第２方向の一方の端部は、第ｎ段アクティブバンプ群の前記第２方向の端部と揃っている
半導体装置。
【請求項１０】
請求項１〜４または６〜９のいずれかに記載の半導体装置において、
前記複数のダミーバンプ接続部は、前記基板の前記第２方向による一方の端部に沿って並んでいる
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、例えば、実装に用いるアクティブバンプに加えてダミーバンプを設ける半導体装置に好適に利用できるものである。
【背景技術】
【０００２】
半導体装置には、実装時に外部装置の電極パッドに導通して電源や信号を伝達するアクティブバンプに加えて、回路としては不要なダミーバンプが設けられる場合がある。
【０００３】
このような半導体装置の一例として、液晶ドライバ装置にダミーバンプを設ける場合について説明する。
【０００４】
液晶ドライバ装置は、ディスプレイのガラス基板上に実装される。この実装の一方式では、液晶ドライバ装置の表面に設けられたアクティブバンプが、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：異方性導電膜）を介して、ガラス基板上に設けられた電極パッドに圧着さることによって、アクティブバンプおよび電極パッドが導通する。
【０００５】
ＡＣＦを用いる実装方式では、半導体装置の表面に設けられた複数のアクティブバンプが、ほぼ均一に配置されていることが重要となる。そのため、半導体装置の表面のうち、アクティブバンプが設けられない領域に、アクティブバンプに類似する形状を有するダミーバンプが設けられる場合がある。
【０００６】
このようなダミーバンプは、半導体装置に含まれる回路としては不要であるものの、アクティブバンプの場合と同様に、静電破壊などの脅威からは保護する必要があるので、ダミーバンプごとに保護素子が設けられる。さらに、ダミーバンプと、保護素子とを導通する配線が、半導体装置の表面上に形成されるトップメタルとして設けられる。
【０００７】
このとき、半導体装置表面の少なくない面積が、ダミーバンプを保護素子に接続するトップメタル配線に占められてしまう。半導体の表面上に設けられるトップメタルは、半導体装置の内部よりも太い配線が形成できるので、すなわちインピーダンスをより低減することが可能である。したがって、トップメタルは、電源系の配線への利用に適している。
【０００８】
特に、ダミーバンプ直下の半導体装置内部領域に形成されたモジュールに電源を供給する配線は、ダミーバンプ直下の半導体装置表面領域にトップメタルで形成することが望ましい。
【０００９】
上記に関連して、特許文献１（特開２００７−１０３８４８号公報）には、半導体装置に係る記載が開示されている。この半導体装置は、半導体チップを備えている。半導体チップは、パッドと、絶縁膜と、バンプ電極とを有している。パッドは、半導体基板上に形成されている。絶縁膜は、パッド上に開口部を有する。バンプ電極は、開口部を含む絶縁膜上に形成されている。パッドの大きさは、バンプ電極の大きさに比べて小さくなっている。絶縁膜を介したバンプ電極の下層には、バッドとは異なる配線が形成されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００７−１０３８４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
半導体装置の表面において、ダミーバンプ群の直下にトップメタルを任意に配置可能な領域を確保する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１３】
一実施の形態によれば、いわゆる千鳥配列で配置されたアクティブバンプ（４１１）の近傍に、アクティブバンプ（４１１）より長いダミーバンプ（４２１）を、一方向に並べて配置する。また、ダミーバンプ（４２１）を半導体装置の表面に接続するダミーバンプ接続部（４２２）も、一方向に並べて配置する。
【発明の効果】
【００１４】
前記一実施の形態によれば、半導体装置表面のうち、ダミーバンプ群直下に、トップメタルを任意に形成可能な領域を確保することが出来る。
【図面の簡単な説明】
【００１５】
【図１】図１は、ディスプレイと、液晶ドライバ装置との接続関係の一例を概略的に示す図である。
【図２】図２は、従来技術による半導体装置の一構成例によるバンプ群の配置を示す図である。
【図３Ａ】図３Ａは、図２に示したダミーバンプ群と、アクティブバンプ群の一部とに係る、より詳細な構成例を示す図である。
【図３Ｂ】図３Ｂは、図３Ａに示した構成例の、断面線Ａ−Ａによる断面図である。
【図４】図４は、２段千鳥配置にしたがって配置された複数のダミーバンプの一構成例を示す図である。
【図５】図５は、４段千鳥配置にしたがって配置された複数のダミーバンプの一構成例を示す図である。
【図６Ａ】図６Ａは、本発明の第１実施形態による半導体装置の一構成例によるバンプ群の配置を示す図である。
【図６Ｂ】図６Ｂは、図６Ｂに示したダミーバンプ群と、アクティブバンプ群の一部とに係る、より詳細な構成例を示す図である。
【図６Ｃ】図６Ｃは、図６Ｂに示した構成例の、断面線Ｂ−Ｂによる断面図である。
【図７Ａ】図７Ａは、本発明の第１実施形態によるトップメタル配置可能領域に電源配線用トップメタルを配置した場合の構成例を示す図である。
【図７Ｂ】図７Ｂは、図７Ａに示した構成例の、断面線Ｃ−Ｃによる断面図である。
【図７Ｃ】図７Ｃは、図７Ａに示した構成例の変形例で、ダミーバンプの長さを短くした構成例を示す図である。
【図７Ｄ】図７Ｄは、図７Ａに示した構成例の変形例で、ダミーバンプの長さをさらに短くした構成例を示す図である。
【図８Ａ】図８Ａは、本発明の第２実施形態による半導体装置の、ダミーバンプ、アクティブバンプおよび電源配線用トップメタルなどに係る構成例を示す図である。
【図８Ｂ】図８Ｂは、図８Ａに示した構成例の、断面線Ｄ−Ｄによる断面図である。
【図９Ａ】図９Ａは、本発明の第３実施形態による半導体装置の、ダミーバンプ、アクティブバンプおよび電源配線用トップメタルなどに係る構成例を示す図である。
【図９Ｂ】図９Ｂは、図９Ａに示した構成例の、断面線Ｅ−Ｅによる断面図である。
【図１０Ａ】図１０Ａは、本発明の第２実施形態による半導体装置の、ダミーバンプ、アクティブバンプおよび電源配線用トップメタルなどに係る構成例を示す図である。
【図１０Ｂ】図１０Ｂは、図１０Ａに示した構成例の、断面線Ｆ−Ｆによる断面図である。
【発明を実施するための形態】
【００１６】
添付図面を参照して、本発明による半導体装置を実施するための形態を以下に説明する。
【００１７】
（従来技術）
ダミーバンプを用いる半導体装置として、液晶ドライバ装置の例を挙げて説明する。本発明の各実施形態についてより良く理解するために、先に従来技術について説明する。
【００１８】
図１は、ディスプレイ１と、液晶ドライバ装置である半導体装置３との接続関係の一例を概略的に示す図である。図１は、ディスプレイ１と、配線群２と、半導体装置３とを示している。
【００１９】
半導体装置３は、第１のアクティブバンプ群３１と、ダミーバンプ群３２と、第２のアクティブバンプ群３３と、電源系バンプ群３４とを含んでいる。
【００２０】
図１では、説明を簡略化するために、配線群２をディスプレイ１から独立させて示しているが、実際には、配線群２はディスプレイ１と一体化されていても良い。
【００２１】
ディスプレイ１は、複数の電極パッドを有している。配線群２は、複数の配線を有している。第１のアクティブバンプ群３１および第２のアクティブバンプ群３３は、それぞれ、複数のアクティブバンプを有している。配線群２に含まれる複数の配線は、ディスプレイ１に設けられた複数の電極パッドと、半導体装置３に設けられた複数のアクティブバンプとを、それぞれ接続する。
【００２２】
一般的に、ディスプレイ１の幅は、半導体装置３の幅よりも広い。また、ガラス基板上に形成できる配線の最小ピッチは、半導体基板上に形成できる配線の最小ピッチよりも広い。その一方で、インピーダンスを低減するためには、ガラス基板上に形成される配線は、なるべく短いことが好ましい。
【００２３】
そのため、アクティブバンプ全体を大きく２つのアクティブバンプ群に分けて、液晶ドライバ装置の幅方向の両端にそれぞれ配置する場合がある。
【００２４】
このような配置を行う際に、バンプの位置関係を均一化してＡＣＦによる実装の精度を上げるために、ダミーバンプ群３２は２つのアクティブバンプ群の間に配置される場合がある。
【００２５】
図２は、従来技術による半導体装置３の一構成例による各種バンプ群３１〜３４の配置を示す図である。図２に示した半導体装置３は、第１のアクティブバンプ群３１と、ダミーバンプ群３２と、第２のアクティブバンプ群３３と、電源系バンプ群３４とを有している。
【００２６】
第１のアクティブバンプ群３１は、複数のアクティブバンプ３１１の集合である。ダミーバンプ群３２は、複数のダミーバンプ３２１の集合である。第２のアクティブバンプ群３３は、複数のアクティブバンプ３３１の集合である。電源系バンプ群３４は、複数の電源系バンプ３４１の集合である。
【００２７】
図２に示した例では、第１のアクティブバンプ群３１と、ダミーバンプ群３２と、第２のアクティブバンプ群３３とは、半導体装置３の、図から見て上方（ｙ軸の増大方向）の端部側に配置されている。その一方で、電源系バンプ群３４は、半導体装置３の、図から見て下方（ｙ軸の減少方向）の端部側に配置されている。
【００２８】
第１のアクティブバンプ群３１は、半導体装置３の、図から見て左方（ｘ軸の減少方向）の端部側に配置されており、第２のアクティブバンプ群３３は、半導体装置３の、図から見て右方（ｘ軸の増大方向）の端部側に配置されている。ダミーバンプ群３２は、第１のアクティブバンプ群３１と、第２のアクティブバンプ群３３との間に配置されている。
【００２９】
また、図２に示した例では、第１のアクティブバンプ群３１および第２のアクティブバンプ群３３に含まれる複数のアクティブバンプと、ダミーバンプ群３２に含まれる複数のダミーバンプとの全体が、いわゆる３段千鳥配列にしたがって半導体装置３の基板表面に配置されている。
【００３０】
いわゆる千鳥配列とは、例えば、複数の要素を、横方向には第１ピッチで、縦方向には第２ピッチで、一旦格子状に配置した後、横方向の１段に含まれる各要素を第１ピッチの半分ずつ横方向にずらし、この処理を１段おきに繰り返すことで得られる配列である。このような千鳥配列が、縦方向が２段だけで構成されている場合は、２段千鳥配列とも呼ばれる。
【００３１】
図２に示した３段千鳥配列では、上から１段目を基準に、上から２段目の中段が、右方向に約１／３ピッチだけずれており、上から３段目、すなわち一番下の下段が、右方向に約２／３ピッチだけずれている。
【００３２】
図３Ａは、図２に示したダミーバンプ群３２と、アクティブバンプ群３１、３３の一部とに係る、より詳細な構成例を示す図である。図３Ｂは、図３Ａに示した構成例の、断面線Ａ−Ａによる断面図である。
【００３３】
図３Ａに示した例による構成は、複数の左側アクティブバンプ３１１と、複数のダミーバンプ３２１と、複数の右側アクティブバンプ３３１と、複数の保護素子３２７と、複数の保護素子接続用トップメタル３２３とを含んでいる。図３Ｂに示した断面図は、ダミーバンプ３２１と、接続部３２２と、保護素子接続用トップメタル３２３と、第１のスルーホール３２４と、内部配線３２５と、第２のスルーホール３２６と、保護素子３２７とを示している。
【００３４】
ここで、保護素子３２７は、図２に示した半導体装置３の基板３６の内側に設けられているので、図３Ａでは破線で示している。図３Ａに示したその他の構成要素は、図２に示した半導体装置３の基板３６の外側に設けられている。
【００３５】
図３Ａまたは図３Ｂに示した構成要素の接続関係について説明する。ダミーバンプ３２１は、接続部３２２と、保護素子接続用トップメタル３２３と、第１のスルーホール３２４と、内部配線３２５と、第２のスルーホール３２６とをこの順番に直列に介して、保護素子３２７に電気的に接続されている。ここで、第１のスルーホール３２４と、内部配線３２５と、第２のスルーホール３２６との組み合わせは、保護素子３２７の配置に応じて自由に変更可能であって、例えば、単独のスルーホールで置き換えても良いし、さらなる内部配線やスルーホールなどを追加しても良い。
【００３６】
また、ダミーバンプ３２１は、接続部３２２と、保護素子接続用トップメタル３２３とを介して、半導体装置３の基板３６の表面の上方（ｚ軸が増大する方向）に接続されている。ここで、それぞれダミーバンプ３２１と、半導体装置３の基板３６の表面との間には、所定の間隔が設けられている。両者の位置関係は、主に接続部３２２によって固定されており、両者の間隔は、全てのダミーバンプ３２１で一様であることが好ましい。言い換えれば、ダミーバンプ群３２に含まれる全てのダミーバンプ３２１は、半導体装置３の基板３６の表面に沿って配置されている。
【００３７】
なお、図示は省略するが、アクティブバンプ３１１、３３１もダミーバンプ３２１と同様に形成されている。すなわち、第１のアクティブバンプ群３１に含まれる全てのアクティブバンプ３１１と、第２のアクティブバンプ群３３に含まれる全てのアクティブバンプ３３１も、半導体装置３の基板３６の表面に沿って配置されている。ここで、半導体装置３の基板３６の表面と、アクティブバンプ３１１、３３１との間隔は、全てのアクティブバンプ３１１、３３１および全てのダミーバンプ３２１とで一様であることが好ましい。また、それぞれのアクティブバンプ３１１、３３１も、接続部３２２と、保護素子接続用トップメタル３２３と、第１のスルーホール３２４と、内部配線３２５と、第２のスルーホール３２６とをこの順番に直列に介して、保護素子３２７に電気的に接続されている。ただし、アクティブバンプ３１１、３３１は、ダミーバンプ３２１の場合とは異なり、ディスプレイ１との信号伝達に係る回路にさらに接続されている。
【００３８】
図３Ａに示した例では、アクティブバンプ３１１、３１１およびダミーバンプ３２１が、いわゆる３段千鳥配列にしたがって配置されている。ここで、アクティブバンプ３１１、３１１およびダミーバンプ３２１が、図から見て左右方向（ｘ軸の方向）に並ぶピッチを第１ピッチと呼び、図から見て上下方向（ｙ軸の方向）に並ぶピッチを第２ピッチと呼び、隣接する段の間のズレをサブピッチと呼ぶ。
【００３９】
このとき、図３Ａおよび図３Ｂに示した例では、半導体装置３の基板３６の表面領域のうち、ダミーバンプ３２１の直下（ｚ軸の減少する方向）に、ダミーバンプ３２１を保護素子接続用トップメタル３２３に接続する保護素子接続用トップメタル３２３が、それぞれダミーバンプ３２１と同じ数だけ配置されている。しかも、保護素子接続用トップメタル３２３の長さは、３段千鳥配置にしたがって配置されたダミーバンプ３２１の段に応じて異なるため、結果として、他のトップメタルを配置することが不可能なトップメタル配置不可能領域３５が、基板３６の表面の無視できない面積を占めている。
【００４０】
なお、このトップメタル配置不可能領域３５は、アクティブバンプ３１１、３３１およびダミーバンプ３２１を千鳥配列で配置する限り、その段数に係らず発生する。
【００４１】
ここで、いわゆる多段千鳥配列を、一般的に定義する。千鳥配列の段数を、整数「ｎ」で表す。表面上に、この表面に含まれる第１方向と、この表面に含まれて第１方向に直交する第２方向とを定義する。第１方向のピッチを第１ピッチと呼び、第２方向のピッチを第２ピッチと呼び、第１ピッチの１／ｎをサブピッチと呼ぶ。
【００４２】
アクティブバンプ３１１、３３１およびダミーバンプ３２１と、接続部３２２とは、第１段〜第ｎ段に分かれて段の番号順に配列されている。
【００４３】
ｉが１〜ｎの範囲に含まれる任意の整数であるとき、複数のアクティブバンプ３１１、３３１またはダミーバンプ３２１うち、第ｉ段に含まれる第ｉバンプ群は、第１方向に並んで、所定の第１ピッチごとに配列されている。同様に、複数の接続部４２２のうち、第ｉ段に含まれる第ｉ接続部群は、第１方向に並んで、第１ピッチごとに配列されている。
【００４４】
ｊが１〜（ｎ−１）の範囲に含まれる任意の整数である時、第ｊバンプ群と、第（ｊ＋１）バンプ群とは、第２方向に第２ピッチだけ離れて、かつ、第１方向にサブピッチだけ離れて配列されている。同様に、第ｊ接続部群と、第（ｊ＋１）接続部群とは、第２方向に第２ピッチだけ離れて、かつ、第１方向にサブピッチだけ離れて配列されている。
【００４５】
図４は、２段千鳥配置にしたがって配置された複数のダミーバンプ３２１の一構成例を示す図である。図５は、４段千鳥配置にしたがって配置された複数のダミーバンプ３２１の一構成例を示す図である。
【００４６】
（第１実施形態）
図６Ａは、本発明の第１実施形態による半導体装置４の一構成例による各種バンプ群４１〜４４の配置を示す図である。図６Ａに示した半導体装置４は、第１のアクティブバンプ群４１と、ダミーバンプ群４２と、第２のアクティブバンプ群４３と、電源系バンプ群４４とを有している。
【００４７】
第１のアクティブバンプ群４１は、複数のアクティブバンプ４１１の集合である。ダミーバンプ群４２は、複数のダミーバンプ４２１の集合である。第２のアクティブバンプ群４３は、複数のアクティブバンプ４３１の集合である。電源系バンプ群４４は、複数の電源系バンプ４４１の集合である。
【００４８】
図６Ａに示した例では、第１のアクティブバンプ群４１と、ダミーバンプ群４２と、第２のアクティブバンプ群４３とは、半導体装置４の、図から見て上方（ｙ軸の増大方向）の端部側に配置されている。その一方で、電源系バンプ群４４は、半導体装置４の、図から見て下方（ｙ軸の減少方向）の端部側に配置されている。
【００４９】
第１のアクティブバンプ群４１は、半導体装置４の、図から見て左方（ｘ軸の減少方向）の端部側に配置されており、第２のアクティブバンプ群４３は、半導体装置４の、図から見て右方（ｘ軸の増大方向）の端部側に配置されている。ダミーバンプ群４２は、第１のアクティブバンプ群４１と、第２のアクティブバンプ群４３との間に配置されている。
【００５０】
図６Ａに示した例では、第１のアクティブバンプ群４１および第２のアクティブバンプ群４３に含まれる複数のアクティブバンプは、前述の３段千鳥配列に従って、半導体装置４の基板表面に配置されている。その一方で、ダミーバンプ群４２に含まれる複数のダミーバンプのそれぞれは、複数のアクティブバンプよりも長く、かつ、一方向に並んで配置されている。
【００５１】
図６Ｂは、図６Ｂに示したダミーバンプ群４２と、アクティブバンプ群４１、４３の一部とに係る、より詳細な構成例を示す図である。図６Ｃは、図６Ｂに示した構成例の、断面線Ｂ−Ｂによる断面図である。
【００５２】
図６Ｂに示した例による構成は、複数の左側アクティブバンプ４１１と、複数のダミーバンプ４２１と、複数の右側アクティブバンプ４３１と、複数の保護素子４２７と、複数の保護素子接続用トップメタル４２３とを含んでいる。図３Ｂに示した断面図は、ダミーバンプ４２１と、接続部４２２と、保護素子接続用トップメタル４２３と、第１のスルーホール４２４と、内部配線４２５と、第２のスルーホール４２６と、保護素子４２７とを示している。
【００５３】
ここで、保護素子４２７は、図６Ａに示した半導体装置４の基板４６の内側に設けられているので、図６Ｂでは破線で示している。図６Ｂに示したその他の構成要素は、図６Ａに示した半導体装置４の基板４６の外側に設けられている。
【００５４】
図６Ｂまたは図６Ｃに示した構成要素の接続関係について説明する。ダミーバンプ４２１は、接続部４２２と、保護素子接続用トップメタル４２３と、第１のスルーホール４２４と、内部配線４２５と、第２のスルーホール４２６とをこの順番に直列に介して、保護素子４２７に接続されている。ここで、第１のスルーホール４２４と、内部配線４２５と、第２のスルーホール４２６との組み合わせは、保護素子４２７の配置に応じて自由に変更可能であって、例えば、単独のスルーホールで置き換えても良いし、さらなる内部配線やスルーホールなどを追加しても良い。
【００５５】
また、ダミーバンプ４２１は、接続部４２２と、保護素子接続用トップメタル４２３とを介して、半導体装置４の基板４６の表面の上方（ｚ軸が増大する方向）に接続されている。ここで、それぞれダミーバンプ４２１と、半導体装置４の基板４６の表面との間には、所定の間隔が設けられている。両者の位置関係は、主に接続部４２２によって固定されており、両者の間隔は、全てのダミーバンプ４２１で一様であることが好ましい。言い換えれば、ダミーバンプ群４２に含まれる全てのダミーバンプ４２１は、半導体装置４の基板４６の表面に沿って配置されている。
【００５６】
なお、図示は省略するが、アクティブバンプ４１１、４３１もダミーバンプ４２１と同様に形成されている。すなわち、第１のアクティブバンプ群４１に含まれる全てのアクティブバンプ４１１と、第２のアクティブバンプ群４３に含まれる全てのアクティブバンプ４３１も、半導体装置４の基板４６の表面に沿って配置されている。ここで、半導体装置４の基板４６の表面と、アクティブバンプ４１１、４３１との間隔は、全てのアクティブバンプ４１１、４３１および全てのダミーバンプ４２１とで一様であることが好ましい。また、それぞれのアクティブバンプ４１１、４３１も、接続部４２２と、保護素子接続用トップメタル４２３と、第１のスルーホール４２４と、内部配線４２５と、第２のスルーホール４２６とをこの順番に直列に介して、保護素子４２７に電気的に接続されている。ただし、アクティブバンプ４１１、４３１は、ダミーバンプ４２１の場合とは異なり、ディスプレイ１との信号伝達に係る回路にさらに接続されている。
【００５７】
本実施形態では、アクティブバンプ４１１、４３１が、図３Ａなどに示した従来例と同様に、３段千鳥配列にしたがって配置されている。ここで、図３Ａに示した従来技術の場合と同様に、アクティブバンプ４１１、４３１が図から見て左右方向（ｘ軸の方向）に並ぶピッチを第１ピッチと呼び、図から見て上下方向（ｙ軸の方向）に並ぶピッチを第２ピッチと呼び、隣接する段の間のズレをサブピッチと呼ぶ。
【００５８】
その一方で、複数のダミーバンプ４２１は、それぞれの長さがアクティブバンプ４１１、４３１の長さの約３倍で、図から見て左右方向（ｘ軸の方向）に一列に並んで配置されている。ここで、複数のダミーバンプ４２１が図から見て左右方向（ｘ軸の方向）に並ぶピッチは、アクティブバンプ４１１、４３１と同じ第１ピッチであることが好ましい。
【００５９】
ただし、これはあくまでもＡＣＦを用いた実装に係るバンプ配置の均一性に基づく制約であって、この制約の範囲内であれば、ダミーバンプのピッチと、アクティブバンプ４１１、４３１のピッチとの間に、多少の差があっても良い。特に、３段千鳥配列で配置されたアクティブバンプ４１１、４３１の、ダミーバンプ４２１に隣接する列に含まれるもののうち、最上段と、最下段とでは、隣接するダミーバンプ４２１との距離にサブピッチの１〜２倍程度の差が生じ得る。このような差による実装への影響を抑制する意味で、例えば、千鳥配列で配置されたアクティブバンプ４１１、４３１のうち、中間の段に含まれるものと、ダミーバンプ４２１とのピッチが一定となるように各バンプ４１１、４２１、４３１を配置しても良い。
【００６０】
本実施形態では、ＡＦＣを用いた実装に係る均一性をさらに高める意味で、ダミーバンプ４２１の長さが、アクティブバンプ４１１、４３１の約３倍に設計されている。言い換えれば、ダミーバンプ４２１の、図から見て上方（ｙ軸が増大する方）の端部は、最上段のアクティブバンプ４１１、４３１の同方向の端部と揃って配置されている。また、ダミーバンプ４２１の、図から見て下方（ｙ軸が減少する方）の端部は、最下段のアクティブバンプ４１１、４３１の同方向の端部と揃って配置されている。
【００６１】
したがって、図６Ｂに示した本実施形態によるダミーバンプ４２１の集合は、すなわち図６Ａに示した本実施形態によるダミーバンプ群４２は、ＡＦＣを用いた実装に係るバンプ配置の均一性の観点から、図２および図３Ａに示した従来技術の場合とほぼ同様の条件を満たしている。
【００６２】
その上で、本実施形態によれば、半導体装置４の基板表面に、有用な面積を有するトップメタル配置可能領域４５を確保できる、という作用効果が得られる。本実施形態で確保されるトップメタル配置可能領域４５は、半導体装置４の基板４６の表面領域のうち、ダミーバンプ４２１の集合が占める面積の直下（ｚ軸が減少する方向）の部分にほぼ等しい。
【００６３】
言い換えれば、従来技術として図３Ａに示したトップメタル配置不可能領域３５に設けられていたトップメタルの大部分が、本実施形態では不要とされている。
【００６４】
その理由の一つとしては、本実施形態によるダミーバンプ４２１の総数が、従来のｎ段千鳥配列の約１／ｎに減っているおり、したがってダミーバンプ４２１を電気的に保護する保護素子４２７の総数も同様に減っていることが挙げられる。なお、このことは、後述するモジュールの配置のし易さにもつながる。
【００６５】
その理由の別の一つは、本実施形態では、ダミーバンプ４２１を半導体装置４の基板４６に接続する接続部４２２の全てが、全て半導体装置４の、図から見て上方（ｙ軸が増大する方）の端部領域に設けられていることにある。より詳細には、本実施形態によるダミーバンプ４２１に接続された接続部４２２の全てと、３段千鳥配列の最上段に配置されたアクティブバンプ４１１、４３１に接続された接続部４２２とが、一列に並んで配置されている。
【００６６】
その結果、本実施形態では、トップメタル配置可能領域４５に、トップメタルを用いた任意の配線を形成することが可能となる。また、このようなトップメタル配線を形成することによって、その直下の基板内部に設けられたモジュールに電源を供給し易くなる。
【００６７】
図７Ａは、本発明の第１実施形態によるトップメタル配置可能領域４５に電源配線用トップメタル５３を配置した場合の構成例を示す図である。図７Ｂは、図７Ａに示した構成例の、断面線Ｃ−Ｃによる断面図である。
【００６８】
図７Ａに示した構成例は、図６Ｂに示した構成例に、電源配線用トップメタル５３と、モジュール５７とを追加したものである。同様に、図７Ｂに示した断面図は、図６Ｃに示した断面図に、電源配線用トップメタル５３と、第１のスルーホール５４と、内部配線５５と、第２のスルーホール５６と、モジュール５７とを追加したものである。
【００６９】
図７Ａおよび図７Ｂに示したモジュール５７は、半導体装置４の基板４６の内部に形成されており、任意の機能を有する回路ブロックである。電源配線用トップメタル５３は、半導体装置４の基板４６の表面に形成されており、図示しない電源をモジュール５７に供給する。図７Ｂに示した第１のスルーホール５４と、内部配線５５と、第２のスルーホール５６とは、半導体装置４の基板４６の内部に形成され、この順番に直列に接続されており、電源配線用トップメタル５３と、モジュール５７とを導通している。ここで、第１のスルーホール５２４と、内部配線５２５と、第２のスルーホール５２６との組み合わせは、図６Ａの構成で説明した第１のスルーホール４２４と、内部配線４２５と、第２のスルーホール４２６との組み合わせの場合と同様に、モジュール５７の配置に応じて自由に変更可能である。
【００７０】
なお、当然ながら、電源配線用トップメタル５３と、全ての保護素子接続用トップメタル４２３との間には、干渉や接触などは無く、すなわち両者は電気的に絶縁されている。
【００７１】
図７Ａおよび図７Ｂに示した他の構成要素については、図６Ｂおよび図６Ｃに示した構成要素と同様であるので、さらなる詳細な説明を省略する。
【００７２】
図３Ａなどに示した従来技術でも、図７Ａおよび図７Ｂに示した位置にモジュール５７を配置することは可能である。しかし、そのような場合には、モジュール５７に電源を供給する配線を半導体装置４の基板４６の内部配線として配置せざるを得ない。そして、一般的に、半導体装置の基板内部に形成される内部配線には、特に厚さ方向の寸法に強い制約があり、インピーダンスが高くなりやすい。その一方で、本実施形態では、図７Ａおよび図７Ｂに示したように、ダミーバンプ４２１の直下に電源配線用トップメタル５３を配置したことで、そのさらに直下に配置されたモジュール５７への電源供給が容易である。これは、一般的に、半導体装置の基板表面に形成されるトップメタルは、特に厚さ方向の寸法の自由度が高いからである。
【００７３】
また、図３Ａで示した保護素子接続用トップメタル３２３が、図７Ａに示した本実施形態では不要であるため、電源配線用トップメタル５３には、図７Ａに示した構成例のように、隣接する２本のダミーバンプ４２１の直下を跨るように形成される自由度もある。
【００７４】
本実施形態のバリエーションとして、ダミーバンプ４２１の長さの自由度について説明する。
【００７５】
図７Ｃは、図７Ａに示した構成例の変形例で、ダミーバンプ４２１の長さを短くした構成例を示す図である。図７Ａの構成例では、図から見て下方（ｙ軸の減少する方）において、ダミーバンプ４２１の端部と、３段千鳥配列の下段に配置されたアクティブバンプ４１１、４３１の端部とが、面一に揃って構成されていた。しかし、この構成はあくまでも一例であって、図７Ｃに示したように、ダミーバンプ４２１の端部は、必ずしも下段のアクティブバンプ４１１、４３１の端部と面一に揃っていなくても良い。ただし、ＡＣＦによる実装の均一性に係る条件を考慮すると、ダミーバンプ４２１の長さは、３段千鳥配列の場合はアクティブバンプ４１１、４３１の長さの２．５倍程度以上、２段千鳥配列の場合は同じく１．５倍程度以上、であることが好ましい。
【００７６】
図７Ｄは、図７Ａに示した構成例の変形例で、ダミーバンプ４２１の長さをさらに短くした構成例を示す図である。図７Ｄに示した構成例では、ダミーバンプ４２１の長さが、図７Ｃに示した構成例よりもさらに短い。一つの比較を挙げると、ダミーバンプ４２１の長さは、３段千鳥配列で配置されたアクティブバンプ４１１、４３１の第２ピッチよりも多少長い程度である。より具体的には、図７Ｄに示した構成例によるダミーバンプ４２１は、上段に配置されたアクティブバンプ４１１、４３１に接続された接続部４２２から、中段に配置されたアクティブバンプ４１１、４３１に接続された接続部４２２までをまたぐ程度の長さを有している。
【００７７】
ダミーバンプ４２１が、図７Ｃや図７Ｄに示した長さを有していても、上述した本実施形態の作用効果は同じく得られる。
【００７８】
（第２実施形態）
図８Ａは、本発明の第２実施形態による半導体装置４の、ダミーバンプ４２１、アクティブバンプ４１１、４３１および電源配線用トップメタル５３などに係る構成例を示す図である。図８Ｂは、図８Ａに示した構成例の、断面線Ｄ−Ｄによる断面図である。なお、本実施形態による半導体装置４の全体的な構成は、図６Ａに示した第１実施形態の場合と同様であるので、図示およびさらなる詳細な説明を省略する。
【００７９】
図８Ａおよび図８Ｂに示した本実施形態による構成例は、図７Ａおよび図７Ｂに示した第１実施形態による構成例に、以下の変更を加えたものに等しい。すなわち、保護素子接続用トップメタル４２３を、図から見て下方（ｙ軸の減少する方向）に延長し、接続部４２２を同じく下方に移動する。その結果、ダミーバンプ４２１と、接続部４２２との接続位置が、図６Ａ、図６Ｂ、図７Ａおよび図７Ｂに示した第１実施形態の場合はダミーバンプ４２１の、図から見て上方（ｙ軸の増大する方向）の先端部分であったが、本実施形態ではこの先端部分から外れている。
【００８０】
本実施形態は、ダミーバンプ４２１と、接続部４２２との接続位置に自由度があることを示すものである。また、この自由度は、他の実施形態に示す他の自由度と組み合わせることが可能である。
【００８１】
（第３実施形態）
図９Ａは、本発明の第３実施形態による半導体装置４の、ダミーバンプ４２１、アクティブバンプ４１１、４３１および電源配線用トップメタル５３などに係る構成例を示す図である。図９Ｂは、図９Ａに示した構成例の、断面線Ｅ−Ｅによる断面図である。なお、本実施形態による半導体装置４の全体的な構成は、図６Ａに示した第１実施形態の場合と同様であるので、図示およびさらなる詳細な説明を省略する。
【００８２】
図９Ａおよび図９Ｂに示した本実施形態による構成例は、図７Ａおよび図７Ｂに示した第１実施形態による構成例に、以下の変更を加えたものに等しい。すなわち、ダミーバンプ４２１のそれぞれに対して、接続部６２と、バンプ接続強化用トップメタル６３とを追加する。
【００８３】
それぞれのバンプ接続強化用トップメタル６３は、半導体装置４の基板４６の表面領域のうち、それぞれのダミーバンプ４２１の中間部分の直下（ｚ軸の減少する方向）で、かつ、電源配線用トップメタル５３に干渉しない位置に形成されている。また、それぞれの接続部６２は、それぞれのダミーバンプ４２１と、それぞれのバンプ接続強化用トップメタル６３との間に設けられており、両者を接続している。
【００８４】
本実施形態では、ダミーバンプ４２１の中間部分が、接続部６２およびバンプ接続強化用トップメタル６３によって、基板４６の表面に固定されている。この構成を追加することによって、アクティブバンプ４１１、４３１よりも長いダミーバンプ４２１を、基板４６との接続部分が変形したり、破損したり、剥がれ落ちたりする危険性から防ぐ。
【００８５】
図９Ａおよび図９Ｂに示した本実施形態によるその他の構成要素は、図７Ａおよび図７Ｂに示した第１実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【００８６】
（第４実施形態）
図１０Ａは、本発明の第２実施形態による半導体装置４の、ダミーバンプ４２１、アクティブバンプ４１１、４３１および電源配線用トップメタル５３などに係る構成例を示す図である。図１０Ｂは、図１０Ａに示した構成例の、断面線Ｆ−Ｆによる断面図である。なお、本実施形態による半導体装置４の全体的な構成は、図６Ａに示した第１実施形態の場合と同様であるので、図示およびさらなる詳細な説明を省略する。
【００８７】
図１０Ａおよび図１０Ｂに示した本実施形態による構成例は、図７Ａおよび図７Ｂに示した第１実施形態による構成例に、以下の変更を加えたものに等しい。すなわち、ダミーバンプ４２１のそれぞれに対して、接続部７２と、バンプ接続強化用トップメタル７３とを追加する。
【００８８】
それぞれのバンプ接続強化用トップメタル７３は、半導体装置４の基板４６の表面領域のうち、それぞれのダミーバンプ４２１の、接続部４２２と接続されている端部とは反対方向の先端部分の直下（ｚ軸の減少する方向）で、かつ、電源配線用トップメタル５３に干渉しない位置に形成されている。また、それぞれの接続部７２は、それぞれのダミーバンプ４２１と、それぞれのバンプ接続強化用トップメタル７３との間に設けられており、両者を接続している。
【００８９】
本実施形態でも、第３実施形態の場合と同様に、ダミーバンプ４２１の先端部分が、接続部７２およびバンプ接続強化用トップメタル７３によって、基板４６の表面に固定されている。この構成を追加することによって、アクティブバンプ４１１、４３１よりも長いダミーバンプ４２１を、基板４６との接続部分が変形したり、破損したり、剥がれ落ちたりする危険性から防ぐ。
【００９０】
図１０Ａおよび図１０Ｂに示した本実施形態によるその他の構成要素は、図７Ａおよび図７Ｂに示した第１実施形態の場合と同様であるので、さらなる詳細な説明を省略する。
【００９１】
以上、発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９２】
また、前記実施の形態に説明したそれぞれの特徴は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。特に、第３実施形態および第４実施形態で追加されたバンプ接続強化用トップメタル６３、７３および接続部６２、７２は、同時に用いても良いし、さらなるバンプ接続強化用トップメタルおよび接続部を追加しても良い。また、バンプ接続強化用トップメタルおよび接続部の追加と、ダミーバンプの長さの変更と、ダミーバンプを保護素子に接続する接続部の位置の変更は、アクティブバンプ４１１、４３１や、電源配線用トップメタル５３などと干渉しない限り、自由に組み合わせることが可能である。
【符号の説明】
【００９３】
１  ディスプレイ
２  配線群
３  半導体装置
３１  アクティブバンプ群
３１１  アクティブバンプ
３２  ダミーバンプ群
３２１  ダミーバンプ
３２２  接続部
３２３  保護素子接続用トップメタル
３２４  スルーホール
３２５  内部配線
３２６  スルーホール
３２７  保護素子
３３  アクティブバンプ群
３３１  アクティブバンプ
３４  電源系バンプ群
３５  トップメタル配置不可能領域
３６  基板
４  半導体装置
４１  アクティブバンプ群
４１１  アクティブバンプ
４２  ダミーバンプ群
４２１  ダミーバンプ
４２２  接続部
４２３  保護素子接続用トップメタル
４２４  スルーホール
４２５  内部配線
４２６  スルーホール
４２７  保護素子
４３  アクティブバンプ群
４３１  アクティブバンプ
４４  電源系バンプ群
４５  トップメタル配置不可能領域
４６  基板
５３  電源配線用トップメタル
５４  スルーホール
５５  内部配線
５６  スルーホール
５７  モジュール
６２  接続部
６３  バンプ接続強化用トップメタル
７２  接続部
７３  バンプ接続強化用トップメタル
【図１】
2015198122.tif 000003
【図２】
2015198122.tif 000004
【図３Ａ】
2015198122.tif 000005
【図３Ｂ】
2015198122.tif 000006
【図４】
2015198122.tif 000007
【図５】
2015198122.tif 000008
【図６Ａ】
2015198122.tif 000009
【図６Ｂ】
2015198122.tif 000010
【図６Ｃ】
2015198122.tif 000011
【図７Ａ】
2015198122.tif 000012
【図７Ｂ】
2015198122.tif 000013
【図７Ｃ】
2015198122.tif 000014
【図７Ｄ】
2015198122.tif 000015
【図８Ａ】
2015198122.tif 000016
【図８Ｂ】
2015198122.tif 000017
【図９Ａ】
2015198122.tif 000018
【図９Ｂ】
2015198122.tif 000019
【図１０Ａ】
2015198122.tif 000020
【図１０Ｂ】
2015198122.tif 000021