(57)【要約】      （修正有）【課題】読出の解像度を変更可能で、各種フィルタ機能を有する読出回路を、チップ面積の増加を抑制して実現する。【解決手段】撮像素子の読出回路であって、複数のスキャンラインSLおよび垂直バスラインBLと、複数の信号入力回路51と、垂直シフトレジスタと、水平シフトレジスタ3と、を有し、各信号入力回路は、リセットスイッチ33および蓄積容量C1と、露光スイッチ32と、サンプルホールド容量C2と、サンプルホールドスイッチ34と、信号変換部35と、選択スイッチと、を有し、所定数の隣接する信号入力回路を含む複数のブロック51に分けられ、各ブロック51は、ブロック内の主信号入力回路の接続端子と残りの信号入力回路の接続端子とを接続する端子接続配線および端子接続スイッチ62-64と、主信号入力回路のC2と従信号入力回路の蓄積容量C1とを接続する演算用配線および演算接続スイッチ65と、を有する読出回路。【選択図】図７
2015186217.tif 000002
【特許請求の範囲】
【請求項１】
撮像素子のマトリクス状に配列された複数の画素の各々から電気信号を読み出す読出回路であって、
前記マトリクス状の配列に対応して配置された複数のスキャンラインおよび複数の垂直バスラインと、
前記複数のスキャンラインおよび前記複数の垂直バスラインの交差部分に対応して配列された複数の信号入力回路と、
前記複数のスキャンラインに順次垂直位置選択信号を印加する垂直シフトレジスタと、
前記複数の垂直バスラインの信号を順次読み出すための水平シフト信号を出力する水平シフトレジスタと、を備え、
各信号入力回路は、
前記撮像素子の対応する画素への接続端子と、
電源間に直列に接続されたリセットスイッチおよび蓄積容量と、
前記接続端子と、前記リセットスイッチおよび前記蓄積容量の接続ノードと、の間に配置された露光スイッチと、
一方の端子が電源の一方に接続されたサンプルホールド容量と、
前記接続ノードと前記サンプルホールド容量の他方の端子間に接続されたサンプルホールドスイッチと、
前記サンプルホールド容量の電位に応じた信号を発生する信号変換部と、
対応する前記スキャンラインの前記垂直位置選択信号に応じて、前記信号変換部の発生する信号を対応する前記垂直バスラインに発生するように動作する選択スイッチと、を備え、
前記複数の信号入力回路は、それぞれ所定数の隣接する信号入力回路を含む複数のブロックに分けられ、
各ブロックは、ブロック内の前記所定数の信号入力回路のうちの１つの主信号入力回路の前記接続端子と残りの信号入力回路の前記接続端子とを接続する端子接続配線および前記端子接続配線の途中に設けられた端子接続スイッチと、
前記主信号入力回路の前記サンプルホールド容量の他方の端子と、前記残りの信号入力回路のうちの１つの従信号入力回路の前記接続ノードとを接続する演算用配線および前記演算用配線の途中に設けられた演算接続スイッチと、を備えることを特徴とする読出回路。
【請求項２】
前記読出回路は、
前記複数の信号入力回路のすべてから、それぞれ読出処理を行う高分解能モードと、
各ブロック内の前記所定数の信号入力回路から、１つの信号を読み出す空間的フィルタモードと、
各ブロック内の前記主信号入力回路および前記従信号入力回路利用して時間積分処理を行い、前記時間積分処理した信号を前記従信号入力回路から読み出す時間的フィルタモードと、を備える請求項１に記載の読出回路。
【請求項３】
前記読出回路は、前記垂直シフトレジスタ、前記水平シフトレジスタ、前記リセットスイッチ、前記露光スイッチ、前記サンプルホールドスイッチ、前記選択スイッチ、前記端子接続スイッチ、および前記演算接続スイッチを制御する制御回路を備え、
前記制御回路は、
前記高分解能モード時には、前記端子接続スイッチおよび前記演算接続スイッチをオフし、前記垂直シフトレジスタ、前記水平シフトレジスタ、および前記複数の信号入力回路の前記リセットスイッチ、前記露光スイッチ、前記サンプルホールドスイッチおよび前記選択スイッチをオンおよびオフに制御して前記複数の信号入力回路のそれぞれからの読出処理を行い、
前記空間的フィルタモード時には、前記端子接続スイッチをオンにし、前記演算接続スイッチをオフし、前記主信号入力回路以外の信号入力回路の前記露光スイッチおよび前記選択スイッチをオフし、前記垂直シフトレジスタ、前記水平シフトレジスタ、および前記主信号入力回路の前記リセットスイッチ、前記露光スイッチ、前記サンプルホールドスイッチおよび前記選択スイッチをオンおよびオフに制御し、各ブロック内の前記所定数の信号入力回路に対応する複数の画素の電気信号を合わせて前記主信号入力回路から読み出し、
前記時間的フィルタ機能時には、前記端子接続スイッチをオンにし、前記主信号入力回路以外の信号入力回路の前記露光スイッチをオフし、前記従信号入力回路以外の信号入力回路の前記選択スイッチをオフし、前記垂直シフトレジスタと、前記水平シフトレジスタと、前記主信号入力回路の前記リセットスイッチ、前記露光スイッチおよび前記サンプルホールドスイッチと、前記従信号入力回路の前記リセットスイッチ、前記サンプルホールドスイッチおよび前記選択スイッチと、前記演算接続スイッチと、をオンおよびオフに制御し、各ブロック内の前記所定数の信号入力回路に対応する複数の画素の電気信号を合わせ且つ時間積分して前記従信号入力回路から読み出す、請求項２に記載の読出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子から電気信号を読み出す読出回路に関する。
【背景技術】
【０００２】
可視撮像素子、Ｘ線撮像素子および赤外線撮像素子など撮像素子は、民生用ビデオカメラ、製造ラインにおける計測装置や制御装置、医療における診断装置などの広い用途に用いられる。赤外線撮像素子を使用した赤外線撮像装置は、非接触で温度測定が可能であるという特徴があり、保安、医療、保全、研究開発、軍事など広い用途があり、例えば、空港で乗客の体温を非接触で測定して、感染症の患者を抽出するのに利用される。以下、赤外線撮像素子を使用した赤外線撮像装置の例を説明するが、記載する技術は、これに限定されるものではない。
【０００３】
ハイブリッド型二次元赤外線撮像デバイスは、赤外線センサアレイ（撮像素子）と読出回路を組み合わせたものである。センサアレイと読出回路はＩｎバンプで接合されている。近年、画素フォーマットの大規模化が進展し１０００画素×１０００画素以上のアレイセンサが開発されるようになった。しかし、高感度な冷却型赤外線センサにおいては、赤外線センサの材料と読出回路の材料（Ｓｉ）の線熱膨張係数が異なるためチップサイズを大きくできず、画素サイズが小さくなる。そのため、光学フィルタで検出波長を切替えるシステムでは、短波長の赤外線を高解像度で結像できても、光学系の結像性能が回折限界で制限されるため、長波長の赤外線の解像度が低くなる。解像度が低くなり、点光源が数画素に亘る広い面積に結像されることになるため、解像度がもともと低いので数画素に対して１つの信号入力回路があれば画像の検出が可能なはずである。しかし、これまでは、短波長の赤外線を検出する時と同様に、数画素すべての信号入力回路を用いて電気信号を読み出している。
【０００４】
撮像素子は、入射光の強度を電気信号に変換する光電変換素子部が二次元アレイ状に並べられたものである。読出回路がそれらの電気信号を多重化して順次読み出す。読み出した画像信号は、空間的フィルタ処理や時間的フィルタ処理等の信号処理が施される場合がある。そこで、読出回路は、多重化のほかに、空間的フィルタ処理や時間的フィルタ処理等の信号処理機能を有することが望まれる。
【０００５】
例えば、読出回路において、撮像素子の複数画素からの電気信号をそれぞれ読み出す複数の信号入力回路を、所定数ごとに１つのブロックにまとめ、処理単位ブロック内の信号を加算することによって空間フィルタを構成することが提案されている。この空間フィルタは、折り返し雑音を低減する。また、読出回路のすべての信号入力回路内にそれぞれスイッチトキャパシタによるローパスフィルタ回路を設けて、Ｓ／Ｎを向上させる技術が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３０３１６０６号公報
【特許文献２】特開２００６−０２００３７号公報
【特許文献３】特開２００５−１７６０８１号公報
【特許文献４】特開２００４−０８７８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、撮像素子を高機能化するために読出回路にフィルタ回路等を付加した場合、トランジスタや配線の占める面積が増え、その結果、画素当たりの面積の縮小化が困難になる。さらに、開口率が小さくなることも、あるいは、チップ面積が増えて製造コストの上昇を招くという問題もある。従って、できるだけ小規模な回路でフィルタを構成し撮像素子を高機能化することが望まれている。
【０００８】
実施形態によれば、光学系の解像度に応じて撮像素子の読み出しの解像度を変更可能で、各種フィルタ機能を有する読出回路を、解像度のチップ面積の増加を抑制して実現することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態の第１の態様の読出回路は、撮像素子のマトリクス状に配列された複数の画素の各々から電気信号を読み出す回路である。読出回路は、複数のスキャンラインおよび複数の垂直バスラインと、複数の信号入力回路と、垂直シフトレジスタと、水平シフトレジスタと、を有する。複数のスキャンラインおよび複数の垂直バスラインは、マトリクス状の配列に対応して配置されている。複数の信号入力回路は、複数のスキャンラインおよび複数の垂直バスラインの交差部分に対応して配列されている。垂直シフトレジスタは、複数のスキャンラインに順次垂直位置選択信号を印加する。水平シフトレジスタは、複数の垂直バスラインの信号を順次読み出すための水平シフト信号を出力する。各信号入力回路は、撮像素子の対応する画素への接続端子と、リセットスイッチおよび蓄積容量と、露光スイッチと、サンプルホールド容量と、サンプルホールドスイッチと、信号変換部と、選択スイッチと、を有する。リセットスイッチおよび蓄積容量は、電源間に直列に接続される。露光スイッチは、接続端子と、リセットスイッチおよび蓄積容量の接続ノードと、の間に配置される。サンプルホールド容量は、一方の端子が電源の一方に接続される。サンプルホールドスイッチは、接続ノードとサンプルホールド容量の他方の端子間に接続される。信号変換部は、サンプルホールド容量の電位に応じた信号を発生する。選択スイッチは、対応するスキャンラインの垂直位置選択信号に応じて、信号変換部の発生する信号を対応する垂直バスラインに発生するように動作する。複数の信号入力回路は、それぞれ所定数の隣接する信号入力回路を含む複数のブロックに分けられる。各ブロックは、端子接続配線と、端子接続スイッチと、演算用配線と、演算接続スイッチと、を有する。端子接続配線は、ブロック内の所定数の信号入力回路のうちの１つの主信号入力回路の接続端子と残りの信号入力回路の接続端子とを接続する。端子接続スイッチは、端子接続配線の途中に設けられる。演算用配線は、主信号入力回路のサンプルホールド容量の他方の端子と、残りの信号入力回路のうちの１つの従信号入力回路の接続ノードとを接続する。演算接続スイッチは、演算用配線の途中に設けられる。
【発明の効果】
【００１０】
実施形態の読出回路は、チップ面積が小さく、開口率が大きく、光学系の変更に伴う解像度の変更にも対応可能で、空間的フィルタ処理および時間的フィルタ処理が行える。
【図面の簡単な説明】
【００１１】
【図１】図１は、赤外線撮像デバイスを利用した映像システムの概略構成を示す図である。
【図２】図２は、赤外線撮像素子および読出回路を含む撮像チップの構造例を示す図である。
【図３】図３は、一般的な読出回路の構成を示す図である。
【図４】図４は、４個分の信号入力回路を含む部分の詳細な回路構成を示す図である。
【図５】図５は、図４に示した信号入力回路を有する図３の読出回路における動作信号タイムチャートである。
【図６】図６は、実施形態の読出回路の構成を示す図である。
【図７】図７は、実施形態の信号入力回路ブロックの詳細な回路構成を示す図である。
【図８】図８は、実施形態の読出回路における空間的フィルタモード時の動作信号タイムチャートである。
【図９】図９は、実施形態の読出回路における時間的フィルタモード時の動作信号タイムチャートである。
【図１０】図１０は、実施形態の読出回路における時間的フィルタモード時の動作信号タイムチャートである。
【図１１】図１１は、汎用のスキャン用シフトレジスタを２個ずつ用いて垂直シフトレジスタおよび水平シフトレジスタを実現する構成例を示す図である。
【発明を実施するための形態】
【００１２】
実施形態を説明する前に、一般的な赤外線撮像デバイスについて説明するが、実施形態は、赤外線撮像デバイスに限定されるものではない。
【００１３】
図１は、赤外線撮像デバイスを利用した映像システムの概略構成を示す図である。図１に示すように、レンズ３は、観察対象４から放射された赤外線の画像を、赤外線撮像デバイス１内の赤外線撮像素子２上に投影する。投影された赤外線像は、赤外線撮像素子２の感光部で電気信号に変換される。電気信号は、赤外線撮像デバイス１内で赤外線撮像素子２に隣接して設けられた読出回路によって多重化（マルチプレクス）された後、赤外線撮像デバイス１外に設けられた信号処理回路１０に送られる。信号処理回路１０は、例えば、Ａ／Ｄ変換回路、演算回路およびメモリを有し、読出回路から出力されるアナログ信号をデジタル信号に変換する。なお、信号処理回路１０は、赤外線撮像デバイス１内に設けられる場合もある。
【００１４】
図２は、赤外線撮像素子２および読出回路を含む撮像チップの構造例を示す図である。図２に示すように、撮像チップ５は、化合物半導体を材料とした赤外線撮像素子（赤外線センサ）（感光部）２と、シリコン（Ｓｉ）を材料とした読出回路６と、を有し、赤外線撮像素子２と読出回路６の対応する電極がインジウム（Ｉｎ）製バンプ７により接続されている。赤外線撮像素子２は、マトリクス状に配列された複数の画素（光電変換部）を有し、各画素が入射光に応じた電気信号を出力する。
【００１５】
図３は、一般的な読出回路６の構成を示す図である。
図２に示したように、読出回路６は、赤外線撮像素子２のマトリクス状に配列された複数の画素の各々から電気信号を読み出す回路である。
【００１６】
図３に示すように、読出回路６は、複数のスキャンラインＳＬ０〜ＳＬｎ−１と、複数の垂直バスラインＢＬ０〜ＢＬｍ−１と、複数の信号入力回路２１と、垂直シフトレジスタ２２と、水平シフトレジスタ２３と、を有する。読出回路６は、さらに、複数のバス選択スイッチ２４と、複数のバス選択ラインＣＬ０〜ＣＬｍ−１と、共通ライン２５と、アンプ２６と、制御回路２７と、を有する。
【００１７】
複数のスキャンラインＳＬ０〜ＳＬｎ−１および複数の垂直バスラインＢＬ０〜ＢＬｍ−１は、赤外線撮像素子２の複数の画素のマトリクス状の配列に対応して配置されている。複数の信号入力回路２１は、複数のスキャンラインＳＬ０〜ＳＬｎ−１および複数の垂直バスラインＢＬ０〜ＢＬｍ−１の交差部分に対応して配列されている。
【００１８】
垂直シフトレジスタ２２は、垂直スキャン開始信号ΦＶＤＴおよび垂直シフトクロックΦＶＣＫに応じて、複数のスキャンラインＳＬに順次垂直位置選択信号（スキャン信号）を印加する。各行の信号入力回路２１は、対応するスキャンラインＳＬに垂直位置選択信号が印加されると、サンプルホールド容量に保持した電荷量に応じた信号を、対応する垂直バスラインＢＬに出力する。
【００１９】
水平シフトレジスタ２３は、水平選択開始信号ΦＨＤＴおよび水平シフトクロックΦＨＣＫに応じて、複数のバス選択ラインＣＬに順次水平位置選択信号を印加する。これに応じて、複数のバス選択スイッチ２４が順次オンし、各行の信号入力回路２１から複数の垂直バスラインＢＬに出力された信号が、共通ライン２５に出力され、アンプ２６から出力される。
制御回路２７は、垂直シフトレジスタ２２および水平シフトレジスタ２３に加えて、次に説明する図４の信号入力回路２１のスイッチを制御する信号を発生する。
図３の読出回路６の全体構成は広く知られているので、これ以上の説明は省略する。
【００２０】
図４は、４個分の信号入力回路２１を含む部分の詳細な回路構成を示す図である。
【００２１】
信号入力回路２１は、蓄積容量Ｃ１と、サンプルホールド（Ｓ／Ｈ）容量Ｃ２と、４個のＮ型トランジスタ（ＮＴｒ）３１、３２、３５および３６と、Ｐ型トランジスタ（ＰＴｒ）３３と、トランスファーゲート（ＴＧ）３４と、を有する。ＰＴｒ３３とＣ１は、リセット電源ＶＤＲとグランドＧＮＤ間に直列に接続され、ＰＴｒ３３のゲートに印加されるリセット信号ΦＲが「低（Ｌｏｗ：Ｌ）」の時にＰＴｒ３３が導通し、Ｃ１はリセット電圧に充電される。ＮＴｒ３１および３２は、撮像素子２の対応する画素のセンサ素子８に接続されるバンプ７への接続端子と、ＰＴｒ３３とＣ１の接続ノード間に直列に接続される。ＮＴｒ３１のゲートに印加される信号ＶｉｇおよびＮＴｒ３２のゲートに印加される信号ΦＩｇが「高（Ｈｉｇｈ：Ｈ）」の時に、ＮＴｒ３１および３２が導通し、ＰＴｒ３３とＣ１の接続ノードがバンプ７に接続される。ＴＧ３４は、一方の端子がＰＴｒ３３とＣ１の接続ノードに接続され、他方の端子がＮＴｒ３５のゲートに接続され、サンプルホールド信号ΦＳＨがＨの時に導通する。Ｃ２は、ＴＧ３４の他方の端子とＧＮＤ間に接続される。ＮＴｒ３５とＮＴｒ３６は、アナログ電源ＶＤＡと対応する垂直バスラインＢＬｊの間に直列に接続される。ＮＴｒ３５のゲートはＣ２とＴＧ３４の接続ノード（ＴＧ３４の他方の端子）に接続され、ＮＴｒ３６のゲートは対応するスキャンラインＳＬｉに接続される。他の信号入力回路も同様の構成を有する。
【００２２】
信号入力回路２１では、すべてのＶｉｇは常時閾値以上の電圧レベルが供給される。リセット信号ΦＲがＬになるとＰＴｒ３３が導通して蓄積容量Ｃ１がリセット電圧ＶＤＲに充電されるリセット動作が行われる。リセット信号ΦＲがＨに変化してリセット動作が終了すると、信号ΦＩｇがＨになり、ＮＴｒ３１および３２、バンプ７を介して、センサ素子８の受光状態に応じた電流が、Ｃ１からＧＮＤに流れる。言い換えれば、リセット電圧ＶＤＲに充電されたＣ１から、センサ素子８の受光状態に応じた電流が放電し、Ｃ１の電圧は、受光状態に応じた電圧になる蓄積動作が行われる。信号ΦＩｇがＬになり、ＮＴｒ３２が遮断した後、サンプルホールド信号ΦＳＨがＨになり、ＴＧ３４が導通して、Ｃ１とＣ２が同じ電圧、すなわちＣ１の電圧がＣ２に転送されて保持される転送動作が行われる。転送動作後、ΦＳＨは再びＬになる。このような動作が、他の信号入力回路でそれぞれ行われ、各センサの光強度に対応した電圧がＳ／Ｈ容量Ｃ２に保持される。この後、信号入力回路では、Ｃ１に対して上記の動作が行われると共に、Ｃ２に保持された電圧を読み出す読出動作が行われる。ここで、転送動作においては、蓄積容量Ｃ１に蓄積された電荷が、蓄積容量Ｃ１とＳ／Ｈ容量Ｃ２に容量比に応じて分配される。そのため、Ｓ／Ｈ容量Ｃ２の容量が蓄積容量Ｃ１より十分に小さいことが望ましい。
【００２３】
読出動作では、前述の通り、垂直走査シフトレジスタ２２が、複数のスキャンラインＳＬを１本ずつ選択するスキャン信号（垂直位置選択信号）を順次出力する。これに応じて、各ラインの信号入力回路２１のＳ／Ｈ容量Ｃ２に保持された電圧が、トランジスタＮＴｒ３５およびＮＴｒ３６を介して複数の垂直バスラインＢＬに出力される。水平シフトレジスタ２３は、複数のバス選択スイッチ２４を順次選択し、複数の垂直バスラインＢＬに出力された検出信号が、共通ライン２５およびアンプ２６を介して順次出力される。
【００２４】
上記の通り動作するので、ＰＴｒ３３をリセットスイッチ、ＮＴｒ３２を露光スイッチ、ＴＧ３４をサンプルホールドスイッチ、ＮＴｒ３５を信号変換部、ＮＴｒ３６を選択スイッチ、と称する場合がある。
【００２５】
図５は、図４に示した信号入力回路２１を有する図３の読出回路６における動作信号タイムチャートである。
信号ΦＩｇは、ＬとＨを繰り返す。ΦＩｇ＝Ｌになると、まずΦＳ／Ｈが短期間Ｈになり、転送動作が行われ、その後ΦＲが短期間Ｌになり、リセット動作が行われ、ΦＩｇ＝Ｈの期間に蓄積動作が行われる。ΦＳ／ＨがＬの期間に読出動作が行われる。
【００２６】
垂直シフトレジスタ２２は、垂直同期信号ΦＶＤＴおよび垂直クロックΦＶＣＫを受ける。垂直同期信号ΦＶＤＴは、赤外線撮像素子２の全画素を読み出す１回の読出動作ごとに出力され、垂直クロックΦＶＣＫは、１スキャンラインＳＬの画素を読み出す周期に対応する。水平シフトレジスタ２３は、水平同期信号ΦＨＤＴおよび水平クロックΦＨＣＫを受ける。水平同期信号ΦＨＤＴは、垂直クロックΦＶＣＫと同じ周期を有する。垂直同期信号ΦＶＤＴは、ΦＶＣＫの立下りに同期してΦＳ／Ｈをサンプルすることによって生成され、ΦＳ／ＨがＬになるのに対応してＬになり、Ｈである時に垂直シフトレジスタ２２のレジスタをリセットする。垂直シフトレジスタ２２は、ΦＨＤＴがＨからＬに変化すると、１番目のスキャンラインＳＬから最終のスキャンラインＳＬに、垂直クロックΦＶＣＫの周期で、順次スキャン信号を出力する。水平同期信号ΦＨＤＴは、垂直クロックΦＶＣＫの立ち上りに同期して短時間Ｈになった後にＬ戻る。水平シフトレジスタ２３は、水平同期信号ΦＨＤＴがＨからＬに変化すると、１番目の選択スイッチから最終の選択スイッチを順次選択する選択信号を出力する。ここでは、選択信号の周期は、水平クロックΦＨＣＫの周期に等しいとする。
図５のタイムチャートは、広く知られているので、これ以上の説明は省略する。
【００２７】
アレイ状に配置された光電変換素子により撮像を行うということは、空間を離散的にサンプルすることであり、そのために折返し雑音が発生する。そこで、前述のように、折返し雑音防止処理を、読出回路に設けた空間フィルタ機能により行うことが提案されている。さらに、撮像装置を高感度化するために、読出回路に時間的フィルタを設けることも提案されている。
【００２８】
しかしながら、撮像素子を高機能化するために読出回路にフィルタ回路等を付加すれば、トランジスタや配線の占める面積が増え、その結果、画素面積の縮小化が困難になり、さらに開口率が小さくなることもある。あるいは、チップ面積が増えて製造コストの上昇を招くという問題がある。したがって、できるだけ小規模な回路でフィルタを構成し撮像素子を高機能化することが望まれている。
【００２９】
以下に説明する実施形態の読出回路は、複数個の信号入力回路で１つのブロックを形成し、ブロック内に数個のスイッチおよび配線を付加するのみで、高分解能モード、空間的フィルタモードおよび時間的フィルタモードに切り替え可能である。
【００３０】
図６は、実施形態の読出回路の構成を示す図である。
実施形態の読出回路は、図２に示した読出回路６と同様に、赤外線撮像素子２のマトリクス状に配列された複数の画素の各々から電気信号を読み出す回路である。
【００３１】
図６に示すように、実施形態の読出回路は、複数のスキャンラインＳＬ０〜ＳＬｎ−１と、複数の垂直バスラインＢＬ０〜ＢＬｍ−１と、複数の信号入力回路ブロック５１と、垂直シフトレジスタ５２と、水平シフトレジスタ５３と、を有する。実施形態の読出回路は、さらに、複数のバス選択スイッチ５４と、複数のバス選択ラインＣＬ０〜ＣＬｍ−１と、共通ライン５５と、アンプ５６と、制御回路５７と、を有する。実施形態の読出回路は、図３に示した一般的な読出回路と類似の構成を有するが、以下の事項が異なる。
【００３２】
実施形態の読出回路では、複数の信号入力回路ブロック５１は、隣接する２本のスキャンライン（例えば、ＳＬ０とＳＬ１）と、隣接する２本の垂直バスライン（例えばＢＬ０とＢＬ１）の交差部分に対応して配列されている。言い換えれば、各信号入力回路ブロック５１は、４個の画素の対応する４個の信号入力回路を含む。なお、ここでは１つの信号入力回路ブロック５１が４個の画素の対応する４個の信号入力回路を含む例を示したが、これに限定されるものではない。例えば、隣接する２本のスキャンラインと１本の垂直バスラインの交差部分に対応して複数の信号入力回路ブロック５１を配置してもよい。この場合、各ブロックは、図６で縦方向に隣接する２個の信号入力回路を含む。また、１本のスキャンラインと隣接する２本の垂直バスラインの交差部分に対応して複数の信号入力回路ブロック５１を配置してもよい。この場合、各ブロックは、図６で横方向に隣接する２個の信号入力回路を含む。さらに、各ブロックが６個以上の信号入力回路を含むようにしてもよい。
【００３３】
実施形態の読出回路では、垂直シフトレジスタ５２は、図３の読出回路と同様に、垂直スキャン開始信号ΦＶＤＴおよび垂直シフトクロックΦＶＣＫに応じて、複数のスキャンラインに順次垂直位置選択信号を印加する。しかし、実施形態の読出回路では、垂直シフトレジスタ２２は、偶数または奇数番目のスキャンラインに順次垂直位置選択信号を印加するように切り替えることができる。
【００３４】
実施形態の読出回路では、水平シフトレジスタ５３は、図３の読出回路と同様に、水平選択開始信号ΦＨＤＴおよび水平シフトクロックΦＨＣＫに応じて、複数のバス選択ラインＣＬに順次水平位置選択信号を印加する。しかし、実施形態の読出回路では、水平シフトレジスタ５３は、偶数番目のスキャンラインに順次垂直位置選択信号を印加するように切り替えることができる。
【００３５】
図７は、実施形態の信号入力回路ブロック５１の詳細な回路構成を示す図であり、図７では１個分の信号入力回路ブロック５１、すなわち４個の信号入力回路を有する１ブロックを示している。
【００３６】
信号入力回路ブロック５１の４個の信号入力回路のそれぞれは、蓄積容量（Ｃ１−１〜Ｃ１−４）と、サンプルホールド（Ｓ／Ｈ）容量（Ｃ２−１〜Ｃ２−４）と、を有する。Ｓ／Ｈ容量Ｃ２−１〜Ｃ２−４の容量は、蓄積容量Ｃ１−１〜Ｃ１−４より十分に小さいことが望ましく、例えば、蓄積容量Ｃ１−１〜Ｃ１−４の容量は１．６ｐＦであり、Ｓ／Ｈ容量Ｃ２−１〜Ｃ２−４の容量は１６ｆＦである。さらに、４個の信号入力回路のそれぞれは、４個のＮ型トランジスタ（ＮＴｒ３１−１〜３１−４、ＮＴｒ３２−１〜３２−４、ＮＴｒ３５−１〜３５−４およびＮＴｒ３６−１〜３６−４）と、１個のＰ型トランジスタ（ＰＴｒ３３−１〜３３−４）と、を有する。さらに、４個の信号入力回路のそれぞれは、トランスファーゲート（ＴＧ３４−１〜３４−４）を有する。これらの要素は、図４と同様に接続され、同様に動作するので、説明は省略する。なお、実施形態では、左下の信号入力回路を主信号入力回路と、左上の信号入力回路を従信号入力回路と、称する。
【００３７】
信号入力回路ブロック５１は、主信号入力回路のバンプ７−２への接続端子と他の信号入力回路のバンプ７−１、７−３および７−４への接続端子とをそれぞれ接続する配線と、それらの配線に設けられたトランスファーゲートＴＧ６２〜６４と、を有する。信号入力回路ブロック５１は、さらに、主信号入力回路のＳ／Ｈ容量Ｃ２−２の一方の端子と従信号入力回路の蓄積容量Ｃ２−１の一方の端子とを接続する配線と、この配線に設けられたトランスファーゲートＴＧ６５と、を有する。トランスファーゲートＴＧ６２〜６４は端子接続スイッチと、トランスファーゲートＴＧ６５は演算接続スイッチと称する場合がある。制御回路５７は、垂直シフトレジスタ５２、水平シフトレジスタ５３、信号入力回路ブロック５１の各信号入力回路のスイッチの制御を行う。制御回路５７は、さらに、トランスファーゲートＴＧ６２〜６４の制御信号ＳＷ１およびトランスファーゲートＴＧ６５の制御信号ＳＷ２を発生する。
【００３８】
実施形態の信号入力回路ブロック５１は、高分解能モード、空間的フィルタモードおよび時間的フィルタモードの３つの動作モードを有する。Ｖｉｇ１〜４にはいずれの動作モードにおいても常時閾値以上の電圧レベルが印加される。高分解能モードでは、ＴＧ６２〜６５はオフ（ＯＦＦ）状態（遮断状態）にされる。この状態の信号入力回路ブロック５１は、実質的に図４に示した４個の信号入力回路を有する状態と同じになる。この状態で、図５のタイムチャートで示したように動作すれば、図３および図４に示した読出回路と同様に動作する。したがって、高分解能モードでは、垂直シフトレジスタ５２がスキャンラインを１本ずつ選択するスキャン信号を順次出力し、水平シフトレジスタ５３がバス選択スイッチを順次選択する信号を出力する。
【００３９】
高分解能モードでは、信号入力回路ブロック５１内の４個の信号入力回路は、それぞれ対応する撮像素子の４個の画素の信号を読み出す動作を行うので、撮像素子の全画素の信号を読み出すことになり、最大の分解能での撮像が行われる。
【００４０】
空間的フィルタモードでは、ＳＷ１がＨで、ＴＧ６２〜６４はオン（ＯＮ）状態（導通状態）にされ、ＳＷ２がＬで、ＴＧ６５はオフされる。さらに、主信号入力回路以外の信号入力回路では、ΦＩｇ１、ΦＩｇ３およびΦＩｇ４はＬにされ、ＮＴｒ３２−１、３２−３および３２−４はオフされる。なお、主信号入力回路以外の信号入力回路では、ΦＲ１、ΦＲ３およびΦＲ４と、ΦＳＨ１、ΦＳＨ３およびΦＳＨ４は、どのような状態でもよい。主信号入力回路は、高分解モードと同様に動作する。さらに、垂直シフトレジスタ５２は、スキャンラインを１本おきに選択するスキャン信号を順次出力し、水平シフトレジスタ５３は、バス選択スイッチを１本おきに選択する信号を出力する。
【００４１】
空間的フィルタモードにおいては、主信号入力回路の蓄積容量Ｃ１−２のリセット動作は、高分解能モードと同様に行われる。蓄積動作時には、主信号入力回路のＮＴｒ３２−２がオンする。これにより、蓄積容量Ｃ１−２の一方の端子が、ＮＴｒ３１−２、ＮＴｒ３２−２およびバンプ７−２を介して、センサ素子８−２に接続される。さらに、ＴＧ６２〜６４がオンであるため、蓄積容量Ｃ１−２の一方の端子は、バンプ７−１、７−３および７−４を介して、センサ素子８−１、８−３および８−４に接続される。これにより、蓄積容量Ｃ１−２から、センサ素子８−１〜８−４の受光状態に応じた電流が、Ｃ１からＧＮＤに流れ、リセット電圧ＶＤＲに充電されたＣ１−２から、センサ素子８−１〜８−４の受光状態に応じた電流が放電する。したがって、Ｃ１−２の電圧は、４個のセンサ素子８−１〜８−４の受光状態に応じた電圧になる。言い換えれば、４個のセンサ素子８−１〜８−４の発生する４つの電気信号を合成するので解像度は１／４になり、折返し雑音を低下する空間的フィルタ処理が行われることになる。蓄積動作後の転送動作は、高分解能モードと同様に行われる。
【００４２】
読出動作は、各ブロックの主信号入力回路のみから行う。そのため、上記のように、垂直シフトレジスタ５２は、スキャンラインを１本おきに選択するスキャン信号を順次出力する。実施形態では、偶数番目のスキャンラインＳＬ２ｉ＋１（ｉはゼロまたは正の整数）にスキャン信号を順次出力する。水平シフトレジスタ５３は、バス選択スイッチを１本おきに選択する信号を出力する。実施形態では、奇数番目のバス選択スイッチに選択信号を出力し、奇数番目の垂直バスＢＬ２ｊ（ｊはゼロまたは正の整数）を順次共通ライン５５に接続する。
【００４３】
ここで、ΦＶＣＫおよびΦＨＣＫが高分解能モードと同じ場合、選択する垂直バスの本数が１／２になるため、水平スキャン（垂直バスの選択）に要する時間は１／２になる。さらに、スキャン信号を印加するスキャンラインの本数が１／２になるため、垂直スキャン（スキャンラインの選択）に要する時間は１／２になる。したがって、読出動作に要する時間は１／４になり、蓄積時間もほぼ１／４になる。上記のように、Ｃ１−２からは４個のセンサ素子８−１〜８−４の受光状態に応じた電流が放電するため、高分解モードに比べて４倍の電流が放電されるので、Ｖｉｇは高分解モードと同じでよい。
【００４４】
図８は、実施形態の読出回路における空間的フィルタモード時の動作信号タイムチャートである。
前述のように、ＳＷ１がＨで、ＴＧ６２〜６４はオンされ、ＳＷ２がＬで、ＴＧ６５はオフされる。さらに、ΦＩｇ１、ΦＩｇ２およびΦＩｇ３はＬにされ、ＮＴｒ３２−１、３２−３および３２−４はオフされる。
【００４５】
信号ΦＩｇ２は、ＬとＨを繰り返す。ΦＩｇ２＝Ｌになると、まずΦＳ／Ｈ２が短期間Ｈになり、転送動作が行われ、その後ΦＲ２が短期間Ｌになり、リセット動作が行われ、ΦＩｇ２＝Ｈの期間に蓄積動作が行われる。ΦＳ／Ｈ２がＬの期間に読出動作が行われる。
【００４６】
垂直シフトレジスタ５２は、垂直同期信号ΦＶＤＴおよび垂直クロックΦＶＣＫを受け、赤外線撮像素子の全画素を読み出す１回の読出動作ごとに垂直同期信号ΦＶＤＴを出力する。水平シフトレジスタ５３は、水平同期信号ΦＨＤＴおよび水平クロックΦＨＣＫを受け、水平同期信号ΦＨＤＴおよび選択信号を出力する。
【００４７】
以上説明したように、空間的フィルタモード時には、隣接する４画素の光電変換素子の検出信号を並列に結合し、主読出回路の１つの蓄積容量に貯めることによって解像度を下げ、折り返し雑音の発生を防ぐ空間的なフィルタ機能を実現している。
【００４８】
時間的フィルタモードでは、ＳＷ１がＨで、ＴＧ６２〜６４はオンする。さらに、主信号入力回路以外の信号入力回路では、ΦＩｇ１、ΦＩｇ２およびΦＩｇ３はＬにされ、ＮＴｒ３２−１、３２−３および３２−４はオフされる。なお、主信号入力回路および従信号入力回路以外の信号入力回路では、ΦＲ３およびΦＲ４と、ΦＳＨ３およびΦＳＨ４は、どのような状態でもよい。後述するように、主信号入力回路では、ＰＴｒ３３−２、ＮＴｒ３１−２、ＮＴｒ３２−２およびＴＧ３４−２は、高分解モードと同様の動作を繰り返す。ＳＷ２は、後述するようにＬとＨに変化し、それに応じてＴＧ６５はオフ状態とオン状態の間で変化する。従信号入力回路では、信号入力回路ブロックにおける蓄積動作の直前に、ΦＲ１がＬになり、ＰＴｒ３３−１がオンしてＣ１−１をＶＤＲに充電するリセット動作が行われ、蓄積動作の直後にΦＳＨ１がＨになり、Ｃ１−１の電荷をＣ２−１に転送する。
【００４９】
読出動作は、各ブロックの従信号入力回路のみから行う。そのため、垂直シフトレジスタ５２は、スキャンラインを１本おきに選択するスキャン信号を順次出力する。実施形態では、奇数番目のスキャンラインＳＬ２ｉ（ｉはゼロまたは正の整数）にスキャン信号を順次出力する。水平シフトレジスタ５３は、バス選択スイッチを１本おきに選択する信号を出力する。実施形態では、奇数番目のバス選択スイッチに選択信号を出力し、奇数番目の垂直バスＢＬ２ｊ（ｊはゼロまたは正の整数）を順次共通ライン５５に接続する。
【００５０】
図９および図１０は、実施形態の読出回路における時間的フィルタモード時の動作信号タイムチャートである。
図９および図１０において、従信号入力回路のΦＳＨ１およびΦＲ１が共通に示されている。図９および図１０を参照して、時間的フィルタモード時の読出回路の動作を説明する。
【００５１】
時間的フィルタモードにおいては、ΦＳ／Ｈ１が所定の周期で短期間立ち上り、Ｃ１−１の電荷をＣ２−１に転送する最終転送動作が行われ、ΦＳ／Ｈ１がＬに戻った後ΦＲ１が短期間立ち下り、蓄積容量Ｃ１−１のリセット動作が行われる。読出動作は、垂直シフトレジスタ５２および水平シフトレジスタ５３が上記のようなスキャン信号および選択信号を出力することにより、従信号入力回路のＳ／Ｈ容量Ｃ２−１の電圧を、垂直バスに出力することにより行われる。この読出動作は、読み出す信号入力回路が異なるのみで、他は空間的フィルタモードの動作を同じである。
【００５２】
図１０に示すように、ΦＲ１の立下りパルス（負パルス）の間が、主信号入力回路のΦＲ２が、所定回数負パルスを発生する。高分解能モードおよび空間的フィルタモードと同様に、信号ΦＩｇ２は、ΦＩｇ＝Ｌになると、まずΦＳ／Ｈ２が短期間Ｈ（正パルス発生）になり、その後ΦＲが短期間Ｌ（負パルス発生）になる。これにより、主信号入力回路でＣ１−２からＣ２−２への転送動作と、Ｃ１−２をＶＤＲに充電するリセット動作が行われ、その後Ｃ１−２の蓄積動作が行われる。
【００５３】
Ｃ１−２の蓄積動作時には、空間的フィルタモードと同様に、主信号入力回路のＮＴｒ３２−２がオンする。これにより、蓄積容量Ｃ１−２の一方の端子が、バンプ７−１、７−３および７−４を介して、センサ素子８−１、８−３および８−４に接続される。これにより、蓄積容量Ｃ１−２の電圧は、４個のセンサ素子８−１〜８−４の受光状態に応じた電圧になる。言い換えれば、解像度が１／４になる低解像度の検出が行われる。１回のＣ１−２の蓄積動作が終了すると、ΦＩｇ２がＬになり、その後ΦＳ／Ｈ２が短期間Ｈになり、ＴＧ３４−２がオンして、Ｃ１−２に蓄積された電荷が、Ｃ１−２とＣ２−２の容量比に応じて分配されるＣ２−２への転送動作が行われる。さらに、ＳＷ２が短期間Ｈになり、ＴＧ６５がオンし、Ｃ２−２に転送された電荷が、Ｃ２−２とＣ１−１の容量比に応じて分配されるＣ１−１への転送動作が行われる。
【００５４】
以上のＣ１−２の蓄積動作、Ｃ２−２への転送およびＣ１−１への転送を、次にΦＳ／Ｈ１が短期間Ｈになるまでの間に所定回数繰り返す。そして、最後に、ΦＳ／Ｈ１が短期間Ｈになり、Ｃ１−１に転送された電荷が、Ｓ／Ｈ容量Ｃ２−１に転送される。読出動作において、スキャンラインＳＬｉにスキャン信号を印加して、このＳ／Ｈ容量Ｃ２−１の電圧を、ＮＴｒ３５−１および３６−１を介して垂直バスＢＬｊに出力し、読み出す。
【００５５】
上記の時間的フィルタ処理の効果は、特許文献４に記載されている。本実施形態では、蓄積容量Ｃ１−１〜Ｃ１−４の容量は１．６ｐＦであり、Ｓ／Ｈ容量Ｃ２−１〜Ｃ２−４の容量は１６ｆＦであり、蓄積容量はＳ／Ｈ容量の１００倍の容量を有する。このような条件で、Ｃ２−２への転送およびＣ１−１への転送を２００回繰り返した場合、空間的フィルタ処理を行った場合に比べて、Ｓ／Ｎ比の向上率は、約９倍となる。
【００５６】
以上説明したように、実施形態の読出回路では、垂直シフトレジスタ５２および水平シフトレジスタ５３は、モードに応じて、スキャン信号および選択信号の出力位置を変更する。このような垂直シフトレジスタ５２および水平シフトレジスタ５３は、汎用のスキャン用シフトレジスタを変形することにより、容易に製作可能である。しかし、図１１に示すように、汎用のスキャン用シフトレジスタを２個ずつ用いて実現してもよい。
【００５７】
図１１は、汎用のスキャン用シフトレジスタを２個ずつ用いて垂直シフトレジスタおよび水平シフトレジスタを実現する構成例を示す図である。
図１１に示すように、垂直シフトレジスタ５２の代わりに第１垂直シフトレジスタ５２Ａおよび第２垂直シフトレジスタ５２Ｂが、水平シフトレジスタ５３の代わりに第１水平シフトレジスタ５３Ａおよび第２水平シフトレジスタ５３Ｂが、設けられる。第１垂直シフトレジスタ５２Ａおよび第２垂直シフトレジスタ５２Ｂと複数のスキャンラインＳＬとを接続する部分に、スキャンライン切り替え回路５７が設けられる。第１水平シフトレジスタ５３Ａおよび第２水平シフトレジスタ５３Ｂと複数の選択ＣＬとを接続する部分に、垂直バス切り替え回路５８が設けられる。
【００５８】
第１垂直シフトレジスタ５２Ａは、図３に示した垂直シフトレジスタ２２と同じ信号、すなわち高分解能モードで使用する信号を出力する。第２垂直シフトレジスタ５２Ｂは、第１垂直シフトレジスタ５２Ａの半分の出力を有し、時間的フィルタモードで使用する信号を出力する。スキャンライン切り替え回路５７は、高分解能モードでは、第１垂直シフトレジスタ５２Ａの出力をスキャンラインＳＬ０〜ＳＬｎ−１に接続する。スキャンライン切り替え回路５７は、時間的フィルタモードでは、第２垂直シフトレジスタ５２Ｂの出力をスキャンラインＳＬ２ｉ（ｉは０または整数＜（ｎ−１）／２）に接続する。さらに、スキャンライン切り替え回路５７は、空間的フィルタモードでは、第２垂直シフトレジスタ５２Ｂの出力をスキャンラインＳＬ２ｉ＋１（ｉは０または整数＜（ｎ−１）／２）に接続する。
【００５９】
第１水平シフトレジスタ５３Ａは、図３に示した水平シフトレジスタ２３と同じ信号、すなわち高分解能モードで使用する信号を出力する。第２水平シフトレジスタ５３Ｂは、第１水平シフトレジスタ５３Ａの半分の出力を有し、空間的フィルタモードおよび時間的フィルタモードで使用する信号を出力する。垂直バス切り替え回路５８は、高分解能モードでは、第１水平シフトレジスタ５３Ａの出力を選択ラインＣＬ０〜ＳＬｍ−１に接続する。垂直バス切り替え回路５８は、空間的フィルタモードおよび時間的フィルタモードでは、第２水平シフトレジスタ５３Ｂの出力を選択ラインＣＬ２ｊ（ｊは０または整数＜（ｍ−１）／２）に接続する。
【００６０】
なお、実施形態の読出回路において、垂直シフトレジスタ５２および水平シフトレジスタ５３が、空間的フィルタモードおよび時間的フィルタモードで、高分解能モードと同じ信号を出力しても、無駄な信号が出力されるが、読出動作は行う。この場合、空間的フィルタモードで有効な検出信号が読み出されるのは、偶数番目のスキャンラインからの読出を行い、且つ奇数番目の垂直バスラインからの信号が読み出される時であり、それ以外の時のアンプ５６の出力を無視すればよい。同様に、時間的フィルタモードで有効な検出信号が読み出されるのは、奇数番目のスキャンラインからの読出を行い、且つ奇数番目の垂直バスラインからの信号が読み出される時であり、それ以外の時のアンプ５６の出力を無視すればよい。
【００６１】
以上説明した実施形態の読出回路は、図１に示した映像システムの撮像デバイスとして利用されるが、赤外線撮像素子用に限定されるものではない。実施形態の読出回路を適用した撮像デバイスは、空間的フィルタ機能によるモアレ防止、時間的フィルタ機能によるＳ／Ｎ比向上が実現できる。
【００６２】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００６３】
５１    信号入力回路ブロック
５２    垂直シフトレジスタ
５３    水平シフトレジスタ
５４    バス選択スイッチ
５５    共通ライン
５６    アンプ
ＳＬ０〜ＳＬｎ−１    スキャンライン
ＢＬ０〜ＢＬｍ−１    垂直バスライン
ＴＧ６２〜ＴＧ６４    トランスファーゲート（端子接続スイッチ）
ＴＧ６５    トランスファーゲート（演算接続スイッチ）
【図１】
2015186217.tif 000003
【図２】
2015186217.tif 000004
【図３】
2015186217.tif 000005
【図４】
2015186217.tif 000006
【図５】
2015186217.tif 000007
【図６】
2015186217.tif 000008
【図７】
2015186217.tif 000009
【図８】
2015186217.tif 000010
【図９】
2015186217.tif 000011
【図１０】
2015186217.tif 000012
【図１１】
2015186217.tif 000013