(57)【要約】      （修正有）【課題】タイムアウト時間をコンデンサ部の容量値にて設定しているウオッチドッグタイマ装置において、意図しないリセットを防止しながら、タイムアウト時間を変更可能なウオッチドッグタイマ装置を提供する。【解決手段】ウオッチドッグタイマ装置３は、コンデンサ部３５の容量値を変更するための制御信号を遅延させる制御信号遅延回路３８と、制御信号遅延回路３８を介さずに制御信号が入力され、制御信号が入力または停止された場合、所定期間、ウオッチドッグタイマ装置３を無効化するためのＩＮＨ制御回路３７と、制御信号遅延回路３８から出力された信号に基づき、コンデンサ部３５の容量値を変更する容量値変更回路３６と、を有する。【選択図】図３
2015225360.tif 000002
【特許請求の範囲】
【請求項１】
監視対象から出力されるクロック信号を取得するクロック検出回路と、
タイムアウト時間を設定しているコンデンサ部と、
前記コンデンサ部にかかる電圧を監視する電圧監視回路と、
前記コンデンサ部に定電流で電力を供給し、前記コンデンサ部から定電流で電力を放電するための定電流源回路と、
前記コンデンサ部にかかる電圧が閾値以下になった場合、リセット信号を発行するリセット信号生成回路と、
を有するウオッチドッグタイマ装置であって、
前記ウオッチドッグタイマ装置は、
前記コンデンサ部の容量値を変更するための制御信号を遅延させる制御信号遅延回路と、
前記制御信号遅延回路を介さずに前記制御信号が入力され、前記制御信号が入力または停止された場合、所定期間、前記ウオッチドッグタイマ装置を無効化するためのＩＮＨ制御回路と、
前記制御信号遅延回路から出力された信号に基づき、前記コンデンサ部の容量値を変更する容量値変更回路と、
を有し、
前記ＩＮＨ制御回路に基づき前記ウオッチドッグタイマ装置が無効化している期間に、前記コンデンサ部の容量値が変更されるように前記制御信号遅延回路による遅延が行われる、
ウオッチドッグタイマ装置。
【請求項２】
前記クロック信号の発行周期が長くなるとき、前記コンデンサ部の容量値が大きい値に変更され、前記クロック信号の発行周期が短くなるとき、前記コンデンサ部の容量値が小さい値に変更される、
請求項１に記載のウオッチドッグタイマ装置。
【請求項３】
前記クロック信号の発行周期の変化が予測されるとき、前記制御信号が出力される、
請求項１または２に記載のウオッチドッグタイマ装置。
【請求項４】
前記コンデンサ部は、複数のコンデンサを有し、
前記容量値変更回路は、前記コンデンサの接続を開閉するスイッチで構成され、前記複数のコンデンサの接続数を変更することで、前記コンデンサ部の容量値を変更する、
請求項１乃至３に記載のウオッチドッグタイマ装置。
【請求項５】
前記コンデンサ部は、容量値の異なるコンデンサを２つ以上有し、
前記容量値変更回路は、機能させるコンデンサを変更することで、前記コンデンサ部の容量値を変更する、
請求項１乃至３に記載のウオッチドッグタイマ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、監視対象（例えばＣＰＵ）の異常を監視するウオッチドッグタイマ装置に関する。
【背景技術】
【０００２】
従来から、システムに搭載されたＣＰＵの異常を監視するウオッチドッグタイマ装置が用いられている。
【０００３】
従来のウオッチドッグタイマ装置の中でも、定電流源とコンデンサにて構成されるウオッチドッグタイマ装置の一般的な構成を図１に示す。
【０００４】
図１に示すように従来のウオッチドッグタイマ装置１は、電圧監視回路１１、リセット信号生成回路１２、クロック検出回路１３、定電流源回路１４、コンデンサ部１５から構成される。
【０００５】
電圧監視回路１１は、電源（不図示）からウオッチドッグタイマ装置１に供給される電力の電圧を監視する。また、電圧監視回路１１は、コンデンサ部１５にかかる電圧を監視する。
【０００６】
また、電圧監視回路１１は、コンデンサ部１５にかかる電圧が閾値（後述するＶｃｔＬ）以下になった場合、その旨をリセット信号生成回路１２に通知する。
【０００７】
定電流源回路１４は、電源から供給される電力に基づき、コンデンサ部１５が有するコンデンサＣｔを定電流で充電するための回路である。また、定電流源回路１４は、コンデンサＣｔを定電流で放電するためにも用いられる。
【０００８】
コンデンサ部１５は、コンデンサＣｔからなり、コンデンサ部１５の容量値により監視時間（タイムアウト時間）を設定することができる。
【０００９】
コンデンサＣｔは、定電流源回路１４により、定電流で充電され、充電が完了すると定電流で放電される（充電から放電に切り替わる）。
【００１０】
また、クロック検出回路１３が後述するＳＣＫ信号の入力有を検出した場合、定電流源回路１４により、コンデンサＣｔへの充電が開始される（放電から充電に切り替わる）。
【００１１】
クロック検出回路１３は、ウオッチドッグタイマ装置１の監視対象（例えば、ＣＰＵ）から出力されるＳＣＫ信号の有無を監視し、定電流源回路１４を制御する。なお、監視対象は、正常動作時、ＳＣＫ信号を定期的に出力する。
【００１２】
リセット信号生成回路１２は、電圧監視回路１１からの信号に基づき、リセット信号（ＲＥＳＥＴ）を発行する。
【００１３】
なお、図１において、Ｖｄｄは、電源からウオッチドッグタイマ装置１に供給される電圧を示す。
【００１４】
また、ＳＣＫは、ウオッチドッグタイマ装置１によって監視される対象（例えば、ＣＰＵ）から出力されるクロック信号を示す。
【００１５】
また、ＩＮＨは、ウオッチドッグタイマ装置１を有効または無効に切り替える信号であり、ＣＰＵ（不図示）から出力される。
【００１６】
ウオッチドッグタイマ装置１は、ＳＣＫ信号を監視し、ＳＣＫ信号が所定時間（タイムアウト時間）以上入力されない場合、監視対象が異常状態であると判断し、システムをリセットするためのリセット信号（ＲＥＳＥＴ）を発行する。
【００１７】
図２に、従来のウオッチドッグタイマ装置１の動作を示す。
【００１８】
Ｖｄｄは、電源からウオッチドッグタイマ装置１に供給される電圧を示す。
【００１９】
＋Ｖｄｅｔは、ウオッチドッグタイマ装置１が正常に動作開始する際の下限電圧を示し、−Ｖｄｅｔは、ウオッチドッグタイマ装置１が動作停止する際の上限電圧を示す。
【００２０】
Ｖｉｎｈは、ＩＮＨ信号の電圧を示している。ここでは、Ｈレベル時にウオッチドッグタイマ装置１を有効とし、Ｌレベル時に無効として記載している。
【００２１】
ウオッチドッグタイマ装置１が無効化された場合、後述するＶｃｔがＶｃｔＬを下回っても、リセット信号生成回路１２はリセット信号を発行しない。
【００２２】
ＶｉｎｈがＬレベルとなったとき、コンデンサＣｔはＧＮＤに短絡される系（不図示）によって放電されＶｃｔはＧＮＤレベルになる。
【００２３】
Ｖｃｔは、コンデンサ部１５にかかる電圧を示す。
【００２４】
ＶｃｔＨは、コンデンサＣｔが放電を開始する閾値であり、ＶｃｔＬは、リセット信号を発行する閾値を示す。
【００２５】
Ｖｓｃｋは、監視対象（例えば、ＣＰＵ）から出力されるＳＣＫ信号の電圧を示す。ここでは立上りエッジを有効として記載している。
【００２６】
Ｖｒｅｓｅｔは、リセット信号（ＲＥＳＥＴ）の電圧を示す。ここでは、Ｈレベルをリセット解除状態（システムをリセットしない）とし、Ｌレベルをリセット状態（システムをリセットする）として記載している。
【００２７】
なお、ＶｒｅｓｅｔがＬレベルになることをリセット信号を発行するとも表現する。
【００２８】
続いて、図２を用いて、従来のウオッチドッグタイマ装置１の動作を説明する。
【００２９】
まず、ウオッチドッグタイマ装置１にＶｄｄが供給され、Ｖｄｄが＋Ｖｄｅｔを上回ったとき、定電流源回路１４により、コンデンサＣｔへの充電が開始されウオッチドッグタイマ装置１が動作を開始する（Ｔ１）。
【００３０】
コンデンサＣｔが充電され、ＶｃｔがＶｃｔＨに達すると、コンデンサＣｔへの充電が停止し、コンデンサＣｔが放電を開始する（Ｔ２）。
【００３１】
同時に、ＶｃｔがＶｃｔＨに達すると、リセット信号生成回路１２は、ＶｒｅｓｅｔをＨレベルとし、リセット解除状態とする。
【００３２】
監視対象（例えば、ＣＰＵ）は、定期的にＳＣＫ信号を出力する。ＶｃｔがＶｃｔＬに達する前にＳＣＫ信号が入力されると、定電流源回路１４により、コンデンサＣｔへの充電が開始される（放電から充電に切り替わる）。（Ｔ３）。
【００３３】
その後、上記同様に、ＶｃｔがＶｃｔＨに達すると、コンデンサＣｔへの充電が停止し、コンデンサＣｔが放電を開始する。
【００３４】
ここで、監視対象（例えば、ＣＰＵ）に異常が発生し、ＳＣＫ信号がクロック検出回路１３に入力されない場合、放電が継続され、ＶｃｔがＶｃｔＬに達する（Ｔ４）。
【００３５】
ＶｃｔがＶｃｔＬに達すると、監視対象の異常と判断し、リセット信号生成回路１２は、ＶｒｅｓｅｔをＬレベルとし、リセット状態とする（システムをリセットする）。
【００３６】
このようなウオッチドッグタイマ装置において、意図しないシステムのリセットを防止するためには、ＶｃｔがＶｃｔＬに達する前にＳＣＫ信号がクロック検出回路１３に入力されることが必要である。
【００３７】
言い換えれば、前回ＳＣＫ信号が入力されてからＶｃｔがＶｃｔＬに至るまでの時間（タイムアウト時間）（Ｖｃｔ充電時間＋Ｖｃｔ放電時間（以下、Ｔｖｃｔ））よりも、ＳＣＫ信号の発行周期（以下、Ｔｖｓｃｋ）が短いこと（Ｔｖｃｔ＞Ｔｖｓｃｋ）が必要条件である。
【００３８】
そのため、通常、コンデンサＣｔの容量値を最適に定め、当該容量値に応じたＳＣＫ信号の発行周期（Ｔｖｓｃｋ）でＳＣＫ信号を出力するように制御している。
【００３９】
また、従来のウオッチドッグタイマ装置は、ＩＮＨ信号によりウオッチドッグタイマ装置１を無効化することも可能である。具体的には、図２に示すように、ＶｉｎｈをＬレベルとすることで、ウオッチドッグタイマ装置１を無効化する（Ｔ５）。
【００４０】
ウオッチドッグタイマ装置１が無効化されたとき、コンデンサＣｔは完全放電される。この際、ＶｃｔがＶｃｔＬを下回っても、リセット信号生成回路１２は、ＶｒｅｓｅｔをＨレベルに維持する。
【００４１】
さらに、ウオッチドッグタイマ装置１が無効化されている場合、ＳＣＫ信号が入力されなくても、リセット信号生成回路１２は、ＶｒｅｓｅｔをＨレベルに維持する（Ｔ６）。
【００４２】
その後、ＶｉｎｈをＨレベルにすることで、再度、ウオッチドッグタイマ装置１を有効化することができる（Ｔ７）。
【００４３】
このようなウオッチドッグタイマ装置では、監視対象の異常を速やかに発見することが望まれる、すなわち、極力、コンデンサ部１５の容量値を小さくし、タイムアウト時間を短くすることが望まれる。
【００４４】
しかしながら、監視対象（例えば、ＣＰＵ）が、大容量データ処理（例えば、ＯＳのダウンロード）などを行う場合、正常動作であっても、正常時の発行周期でＳＣＫ信号が出力できない状態が存在する。
【００４５】
そのため、意図しないシステムのリセットが生じないよう、大容量データ処理を考慮した、長めのタイムアウト時間に設定する必要があった。
【００４６】
一方、タイムアウト時間を短くするため、大容量データ処理の間、ＩＮＨ信号を出力して、ウオッチドッグタイマ装置１を無効化する方法もあげられる。
【００４７】
しかしながら、当該方法では、無効化の解除のし忘れや、無効化中の異常発生などの懸念事項が存在する。
【００４８】
このような課題を解決するため、特許文献１に記載されたウオッチドックタイマでは、タイムアウト時間を設定している抵抗およびコンデンサからなる積分回路と、監視対象のＣＰＵによって制御される被制御機器又は当該被制御機器を構成する部品の駆動状態を検出するセンサと、このセンサの出力に基づき積分回路の抵抗値を少なくとも２段階に切り替える抵抗値切り替え回路とを有し、タイムアウト時間の変更を可能としている。
【先行技術文献】
【特許文献】
【００４９】
【特許文献１】特開２００８−２６２４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００５０】
しかしながら、上記特許文献１では、センサの出力に基づき、タイムアウト時間を変更する構成であるため、能動的にタイムアウト時間を変更することができない。
【００５１】
また、上記特許文献１のように、積分回路によってタイムアウト時間を設定している場合であれば、抵抗値を切り替えることで、タイムアウト時間の変更が可能であるが、定電流源とコンデンサ部にて構成されるウオッチドッグタイマ装置であれば、コンデンサ部の容量値を変更することで、タイムアウト時間を変更しなければならない。
【００５２】
ここで、例えば、コンデンサ部の容量値の変更方法として、容量値の異なるコンデンサを複数設け、必要に応じてコンデンサを切り替える方法を用いた場合、切り替え先のコンデンサには、電荷が無いため、切り替えた瞬間に、コンデンサ部にかかる電圧ＶｃｔがＶｃｔＬを下回り、意図せずシステムのリセットを行ってしまうという問題がある。
【００５３】
他の方法で容量値を変更した場合であっても、同様に、コンデンサ部の容量値と電荷とが相対的に変化し、意図せずＶｃｔがＶｃｔＬを下回ることによるシステムのリセットをおこなってしまう恐れがある。
【００５４】
そこで、本発明では、タイムアウト時間をコンデンサ部の容量値にて設定しているウオッチドッグタイマ装置において、意図しないリセットを防止しながら、タイムアウト時間を変更可能なウオッチドッグタイマ装置を提供することを目的とする。
【課題を解決するための手段】
【００５５】
本発明は、監視対象から出力されるクロック信号を取得するクロック検出回路と、タイムアウト時間を設定しているコンデンサ部と、前記コンデンサ部にかかる電圧を監視する電圧監視回路と、前記コンデンサ部に定電流で電力を供給し、前記コンデンサ部から定電流で電力を放電するための定電流源回路と、前記コンデンサ部にかかる電圧が閾値以下になった場合、リセット信号を発行するリセット信号生成回路と、を有するウオッチドッグタイマ装置であって、前記ウオッチドッグタイマ装置は、前記コンデンサ部の容量値を変更するための制御信号を遅延させる制御信号遅延回路と、前記制御信号遅延回路を介さずに前記制御信号が入力され、前記制御信号が入力または停止された場合、所定期間、前記ウオッチドッグタイマ装置を無効化するためのＩＮＨ制御回路と、前記制御信号遅延回路から出力された信号に基づき、前記コンデンサ部の容量値を変更する容量値変更回路と、
を有し、前記ＩＮＨ制御回路に基づき前記ウオッチドッグタイマ装置が無効化している期間に、前記コンデンサ部の容量値が変更されるように前記制御信号遅延回路による遅延が行われる。
【発明の効果】
【００５６】
本発明により、タイムアウト時間をコンデンサ部の容量値にて設定しているウオッチドッグタイマ装置において、意図しないリセットを防止しながら、タイムアウト時間を変更することが可能になる。
【図面の簡単な説明】
【００５７】
【図１】従来のウオッチドッグタイマ装置の構成図
【図２】従来のウオッチドッグタイマ装置の動作を説明する図
【図３】本発明の実施例１にかかるウオッチドッグタイマ装置の構成図
【図４】コンデンサ部の容量値を変更する場合の課題について説明する図
【図５】本発明の実施例１にかかるウオッチドッグタイマ装置の動作を説明する図
【図６】本発明の実施例２にかかるウオッチドッグタイマ装置の構成図
【図７】本発明の実施例２にかかるウオッチドッグタイマ装置の動作を説明する図
【発明を実施するための形態】
【００５８】
以下、本発明の実施例について図面を参照して詳細に説明する。
【００５９】
ただし、以下に示す実施例は、本発明の技術思想を具体化するためのウオッチドッグタイマ装置を例示して説明するものであって、本発明をこのウオッチドッグタイマ装置に特定することを意図するものではなく特許請求の範囲に示した技術思想を逸脱することなくその他のウオッチドッグタイマ装置にも等しく適用し得るものである。
【実施例１】
【００６０】
図３は、本発明のウオッチドッグタイマ装置３の構成を説明する構成図である。
【００６１】
ウオッチドッグタイマ装置３は、電圧監視回路１１、リセット信号生成回路１２、クロック検出回路１３、定電流源回路１４、コンデンサ部３５、コンデンサ追加回路３６、ＩＮＨ制御回路３７、制御信号遅延回路３８から構成される。
【００６２】
図１のウオッチドッグタイマ装置１と同様の構成については、同じ図番を付加し、説明を省略する。
【００６３】
なお、図３におけるＩＮＨは、図１と同じく、ウオッチドッグタイマ装置を有効または無効に切り替える信号であるが、後述する制御信号およびＩＮＨ制御回路３７に基づいている点で図１とは異なる。
【００６４】
なお、ウオッチドッグタイマ装置３の監視対象はＣＰＵ（不図示）であるものとして、以下の説明を行う。
【００６５】
コンデンサ部３５は、コンデンサＣａおよびコンデンサＣｂから構成される。ウオッチドッグタイマ装置３のタイムアウト時間はコンデンサ部３５の容量値に基づいて決定される。
【００６６】
コンデンサＣａは、定電流源回路１４に接続され、コンデンサＣｂは、コンデンサ追加回路３６を介して定電流源回路１４に接続される。
【００６７】
コンデンサ追加回路３６は、コンデンサＣｂと定電流源回路１４との接続を開閉するスイッチで構成される。
【００６８】
コンデンサ追加回路３６は、ＣＰＵから出力された制御信号に応じてスイッチを開閉する。
【００６９】
コンデンサ追加回路３６が有するスイッチが閉じている場合、コンデンサＣａに加え、コンデンサＣｂが機能するため、コンデンサ部３５の容量値が増加し、タイムアウト時間が長くなる。
【００７０】
ＩＮＨ制御回路３７は、コンデンサと抵抗からなる微分回路とＦＥＴとで構成される。
【００７１】
ＩＮＨ制御回路３７には、制御信号が入力され、制御信号の立上りから所定時間の間、ＩＮＨ信号が発生する（ＶｉｎｈがＬレベルになる）ように機能する。
【００７２】
具体的には、ＩＮＨ制御回路３７の微分回路が制御信号の立上りを検出し、微分回路の出力がＦＥＴのゲートに入力され、ＦＥＴが動作する。ＦＥＴが動作している間、ＩＮＨ制御回路３７のＦＥＴにより、ＶｉｎｈがＬレベルとなる。
【００７３】
ＩＮＨ信号は、電源電圧（Ｖｄｄ）に基づいているため、ウオッチドッグタイマ装置３が起動しているときＶｉｎｈはＨレベルとなるが、ＦＥＴを動作させてＩＮＨ信号をＧＮＤに短絡させることでＶｉｎｈをＬレベルにすることができる。
【００７４】
すなわち、ＩＮＨ制御回路３７により、制御信号の立上りから所定時間の間、ウオッチドッグタイマ装置３が無効化される。
【００７５】
制御信号遅延回路３８は、抵抗およびコンデンサからなる遅延回路で構成され、制御信号を遅延させて、コンデンサ追加回路３６に出力する。
【００７６】
ここで、制御信号遅延回路３８による制御信号の遅延時間は、ＩＮＨ制御回路３７により、ウオッチドッグタイマ装置３が無効化されている時間よりも短くなるように設定されている。
【００７７】
すなわち、ウオッチドッグタイマ装置３が無効化されている間に、制御信号がコンデンサ追加回路３６に出力され、コンデンサ部３５の容量値が変わるように遅延時間が設定されている。
【００７８】
なお、図３に示す通り、ＣＰＵから出力された制御信号は、分岐してＩＮＨ制御回路３７および制御信号遅延回路３８にそれぞれ入力される。
【００７９】
ここで、本発明の課題について図４を用いて説明を行う。
【００８０】
図４は、図３のウオッチドッグタイマ装置において、ＩＮＨ制御回路３７および制御信号遅延回路３８を有しない場合のウオッチドッグタイマ装置の動作を説明する。
【００８１】
図４において、制御信号はＣＰＵから出力される信号であり、コンデンサ部３５の容量値を変更するための信号である。
【００８２】
ここでは、Ｈレベル時にコンデンサ追加回路３６のスイッチを閉じてコンデンサＣｂを機能させることで、コンデンサ部３５の容量値を増加させる。
【００８３】
一方、Ｌレベル時には、コンデンサ追加回路３６のスイッチを開放し、コンデンサＣｂを機能させない。
【００８４】
図４のコンデンサは、機能しているコンデンサを示している。「Ｃａ」であれば。コンデンサＣａのみが機能していることを示し、「Ｃａ＋Ｃｂ」であれば、コンデンサＣａおよびコンデンサＣｂが機能していることを示す。
【００８５】
図４において、コンデンサＣａのみが機能している状態で、ＣＰＵが大容量データ処理を行う場合、意図しないリセット信号の発行を防止するため、タイムアウト時間を長くする必要がある。
【００８６】
そのため、ＣＰＵは、大容量データ処理を開始する前に、制御信号を出力する（Ｔｙ）。
【００８７】
コンデンサ追加回路３６は、制御信号に基づき、コンデンサ追加回路３６のスイッチを閉じてコンデンサＣｂを機能させる。
【００８８】
ここで、コンデンサＣｂを機能させると、コンデンサＣｂには電荷がたまっていないため、コンデンサ部にかかる電圧Ｖｃｔが急激に減少し、ＶｃｔＬを下回り、意図しないリセット信号が発行されてしまう（Ｔｚ）。
【００８９】
そのため、本発明では、ＩＮＨ制御回路３７および制御信号遅延回路３８を設けることで、コンデンサ部３５の容量値変更に伴う意図しないリセット信号の発行を防止する。
【００９０】
図５は、図３のウオッチドッグタイマ装置３の動作を示している。
【００９１】
図５において、Ｖｃｔは、コンデンサ部３５にかかる電圧を示している。
【００９２】
通常動作時、ＣＰＵから制御信号は出力されておらず（Ｌレベル）、コンデンサ部３５のコンデンサＣａのみが機能している。
【００９３】
すなわち、タイムアウト時間が短く設定されており、ＣＰＵに何らかの異常が発生し、ＳＣＫ信号が出力できなくなったとき、速やかに異常を発見し、システムをリセットすることが可能である。
【００９４】
通常動作時、正常状態であれば、ＣＰＵは発行周期ＴｖｃｋａでＳＣＫ信号を出力する。Ｔｖｃｋａは、コンデンサＣａに基づくタイムアウト時間よりも短いため、正常動作時に、リセット信号が発行されることはない。
【００９５】
ここで、ＣＰＵが大容量データ処理を行う場合、ＳＣＫ信号の発行周期が長くなりＴｖｃｋｂ（Ｔｖｃｋａ＜Ｔｖｃｋｂ）となる。
【００９６】
Ｔｖｃｋｂは、コンデンサＣａに基づくタイムアウト時間よりも長いため、タイムアウト時間を長くしなければ、正常動作であっても、リセット信号が発行されてしまう。
【００９７】
そのため、本発明では、タイムアウト時間を変更しつつ、上述のコンデンサ部３５の容量値変更に伴う意図しないリセット信号の発行を防止する。
【００９８】
まず、ＣＰＵは、大容量データ処理を開始する前に、タイムアウト時間を長くするため
、制御信号を出力する（Ｔａ）。なお、制御信号はＣＰＵのハード構成により出力されることが好ましい。
【００９９】
ＣＰＵから出力された制御信号は、ＩＮＨ制御回路３７および制御信号遅延回路３８に入力される。
【０１００】
ＩＮＨ制御回路３７に制御信号が入力されると、ＩＮＨ制御回路３７により、制御信号の立上りから所定時間の間、ＶｉｎｈがＬレベルになり、ウオッチドッグタイマ装置３が無効化される（Ｔａ〜Ｔｃ間）。
【０１０１】
一方、制御信号遅延回路３８に入力された制御信号が、遅延されてコンデンサ追加回路３６に出力される。ここで、制御信号遅延回路３８による遅延時間はＴｂ−Ｔａであり、ウオッチドッグタイマ装置３の無効化時間（Ｔｃ−Ｔａ）よりも短い。
【０１０２】
コンデンサ追加回路３６は、制御信号遅延回路３８から出力された制御信号に基づき、スイッチを閉じることで、コンデンサＣｂを機能させる（Ｔｂ）。
【０１０３】
この時、既にＶｉｎｈがＬレベルとなっているため、ＶｃｔはＧＮＤレベルである。
【０１０４】
コンデンサＣｂが機能したタイミング（Ｔｂ）は、ウオッチドッグタイマ装置３が無効化されており、リセット信号が発行されない（ＶｒｅｓｅｔはＨレベルを維持）。
【０１０５】
その後、ＩＮＨ制御回路３７による無効化時間が経過し、ＶｉｎｈがＨレベルになると、コンデンサ部３５への充電が開始され、ウオッチドッグタイマ装置３が有効化される（Ｔｃ）。
【０１０６】
これにより、Ｔｃ以降のタイムアウト時間は、Ｔａ以前のタイムアウト時間よりも長く、且つ、Ｔｖｃｋｂよりも長くなる。
【０１０７】
そのため、Ｔｃ以降にＣＰＵが大容量データ処理を行ったとしても、正常にＴｖｃｋｂ周期でＳＣＫ信号が出力されれば、リセット信号が発行されない。
【０１０８】
また、大容量データ処理中に異常が発生し、ＳＣＫ信号が出力されなくなると、ＶｃｔがＶｃｔＬを下回り、リセット信号が発行される。すなわち、大容量データ処理中であっても異常状態を発見することが可能である。
【０１０９】
大容量データ処理が終了し、ＳＣＫ信号の出力周期がＴｖｃｋａに戻ると、ＣＰＵは制御信号の出力を停止する（Ｔｄ）。
【０１１０】
コンデンサ追加回路３６は、制御信号遅延回路３８による遅延時間分遅れて、スイッチを開放することにより、コンデンサＣｂを機能しない状態とする（Ｔｅ）。
【０１１１】
これにより、タイムアウト時間は短くなり、ウオッチドッグタイマ装置３がＣＰＵの異常を速やかに判断できる状態となる。
【０１１２】
なお、図５では、ＩＮＨ制御回路３７により制御信号の立上りから所定時間の間のみ、ウオッチドッグタイマ装置３が無効化され、制御信号が立下るときには無効化されない。
【０１１３】
これは、コンデンサＣｂを機能させない状態としても、コンデンサＣａにはすでに電荷がたまっているため、急激にＶｃｔが減少する恐れがないためである。
【０１１４】
なお、ＩＮＨ制御回路３７により制御信号の立下りから所定時間の間もウオッチドッグタイマ装置３が無効化される構成であってもよく、その場合は、コンデンサＣｂを機能させない状態とする場合も、ウオッチドッグタイマ装置３が無効化される。
【０１１５】
以上の説明した通り、本発明は、コンデンサ部３５の容量値に基づいてタイムアウト時間が定まるウオッチドッグタイマ装置３において、ＩＮＨ制御回路３７および制御信号遅延回路３８を設けることにより、意図しないリセット信号の発行を防止しつつ、タイムアウト時間を変更することが可能である。
【０１１６】
これにより、監視対象（ＣＰＵ）が、大容量データ処理などによって、ＳＣＫ信号の出力周期が長くなっても、意図しないリセット信号の発行を防止できる。
【０１１７】
また、ＩＮＨ制御回路３７により、ウオッチドッグタイマ装置３が無効化されるのは、制御信号の立上りから所定時間の間のみであるため、無効化の解除をし忘れることはない。
【実施例２】
【０１１８】
次に、図６を用いて、本発明の第２の実施例を説明する。
【０１１９】
第２の実施例では、コンデンサ部のコンデンサを切り替えることにより、コンデンサ部の容量値を変更する場合について説明を行う。
【０１２０】
図６は、本発明のウオッチドッグタイマ装置６の構成を説明する構成図である。
【０１２１】
ウオッチドッグタイマ装置６は、電圧監視回路１１、リセット信号生成回路１２、クロック検出回路１３、定電流源回路１４、コンデンサ部６５、コンデンサ切替回路６６、ＩＮＨ制御回路６７、制御信号遅延回路３８から構成される。
【０１２２】
ここで、図１または図３のウオッチドッグタイマ装置と同様の構成については、同じ図番を付加し、説明を省略する。
【０１２３】
なお、ウオッチドッグタイマ装置６の監視対象はＣＰＵ（不図示）であるものとして、以下の説明を行う。
【０１２４】
コンデンサ部６５は、コンデンサＣａおよびコンデンサＣｂから構成される。ウオッチドッグタイマ装置６のタイムアウト時間はコンデンサ部６５の容量値に基づいて決定される。
【０１２５】
ＩＮＨ制御回路６７は、抵抗とコンデンサからなる積分回路を応用した立上り／立下り検出回路で構成される。
【０１２６】
ＩＮＨ制御回路６７には、制御信号が入力され、制御信号の立上りおよび立下りから所定時間の間、ＩＮＨ信号が発生する（ＶｉｎｈがＬレベルになる）ように機能する。
具体的には制御信号がＬレベルからＨレベルに切り替わったとき、ＩＮＨ制御回路６７は制御信号の立上りを検出し一定時間Ｌレベルを出力してウオッチドッグタイマ装置３を無効化する。一定時間経過後、ＩＮＨ制御回路６７の出力はＨレベルになりウオッチドッグタイマ装置３を有効化する。制御信号がＨレベルからＬレベルに切り替わったときも同様に、制御信号の立下りを検出し一定時間Ｌレベルを出力してウオッチドッグタイマ装置３を無効化する。一定時間経過後、ＩＮＨ制御回路６７の出力はＨレベルになりウオッチド
ッグタイマ装置３を有効化する。
【０１２７】
すなわち、ＩＮＨ制御回路６７により、制御信号の立上りから所定時間の間、および制御信号の立下りから所定時間の間、ウオッチドッグタイマ装置３が無効化される。
【０１２８】
コンデンサＣａおよびコンデンサＣｂは、コンデンサ切替回路６６を介して定電流源回路１４に接続される。
【０１２９】
なお、コンデンサＣａの容量値よりもコンデンサＣｂの容量値が大きいものとして、以下の説明を行う。
【０１３０】
コンデンサ切替回路６６は、コンデンサＣａまたはコンデンサＣｂと定電流源回路１４との接続を開閉するスイッチで構成される。
【０１３１】
コンデンサ切替回路６６は、制御信号遅延回路３８から出力された制御信号に応じてスイッチを開閉する。
【０１３２】
コンデンサ切替回路６６が有するスイッチにより、コンデンサＣａが機能している場合よりも、コンデンサＣｂが機能している場合の方が、コンデンサ部６５の容量値が大きく、タイムアウト時間が長い。
【０１３３】
第２の実施例では、コンデンサ切替回路６６は、制御信号が出力されている場合（Ｈレベル）、コンデンサＣｂを機能させ、出力されていない場合（Ｌレベル）は、コンデンサＣａを機能させるようにスイッチングを行う。
【０１３４】
図７は、図６のウオッチドッグタイマ装置６の動作を示している。
【０１３５】
図５の動作説明図と同様の構成については、同じ図番を付加し、説明を省略する。
【０１３６】
まず、ＣＰＵは、大容量データ処理を開始する前に、タイムアウト時間を長くするため、制御信号を出力する（Ｔａ）。
【０１３７】
ＣＰＵから出力された制御信号は、ＩＮＨ制御回路６７および制御信号遅延回路３８に入力される。
【０１３８】
ＩＮＨ制御回路６７に制御信号が入力されると、ＩＮＨ制御回路６７により、制御信号の立上りから所定時間の間、ＶｉｎｈがＬレベルになり、ウオッチドッグタイマ装置６が無効化される（Ｔａ〜Ｔｃ間）。
【０１３９】
一方、制御信号遅延回路３８に入力された制御信号が、遅延されてコンデンサ切替回路６６に出力される。
【０１４０】
コンデンサ切替回路６６は、制御信号に基づき、コンデンサＣａからコンデンサＣｂに接続を切り替える（Ｔｂ）。
【０１４１】
この時、既にＶｉｎｈがＬレベルとなっているため、ＶｃｔはＧＮＤレベルである。
【０１４２】
コンデンサＣｂが機能したタイミング（Ｔｂ）は、ウオッチドッグタイマ装置６が無効化されており、リセット信号が発行されない（ＶｒｅｓｅｔはＨレベルを維持）。
【０１４３】
その後、ＩＮＨ制御回路６７による無効化時間が経過し、ＶｉｎｈがＨレベルになると、コンデンサ部６５への充電が開始され、ウオッチドッグタイマ装置６が有効化される（Ｔｃ）。
【０１４４】
これにより、Ｔｃ以降のタイムアウト時間は、Ｔａ以前のタイムアウト時間よりも長く、且つ、Ｔｖｃｋｂよりも長くなる。
【０１４５】
そのため、Ｔｃ以降にＣＰＵが大容量データ処理を行ったとしても、正常にＴｖｃｋｂ周期でＳＣＫ信号が出力されれば、リセット信号が発行されない。
【０１４６】
また、大容量データ処理中に異常が発生し、ＳＣＫ信号が出力されなくなると、ＶｃｔがＶｃｔＬを下回り、リセット信号が発行される。すなわち、大容量データ処理中であっても異常状態を発見することが可能である。
【０１４７】
大容量データ処理が終了し、ＳＣＫ信号の出力周期がＴｖｃｋａに戻ると、ＣＰＵは制御信号の出力を停止する（Ｔｄ）。
【０１４８】
ＩＮＨ制御回路６７は、制御信号の立下りを検知し、制御信号の立下りから所定時間の間、ウオッチドッグタイマ装置６が無効化される（Ｔｄ〜Ｔｆ間）。
【０１４９】
コンデンサ切替回路６６は、制御信号遅延回路３８による遅延時間分遅れて、コンデンサＣｂからコンデンサＣａに接続を切り替える（Ｔｅ）。
【０１５０】
この時、既にＶｉｎｈがＬレベルとなっているため、ＶｃｔはＧＮＤレベルである。
【０１５１】
コンデンサＣａが機能したタイミング（Ｔｅ）は、ウオッチドッグタイマ装置６が無効化されており、リセット信号が発行されない（ＶｒｅｓｅｔはＨレベルを維持）。
【０１５２】
その後、ＩＮＨ制御回路６７による無効化時間が経過し、ＶｉｎｈがＨレベルになると、コンデンサ部６５への充電が開始され、ウオッチドッグタイマ装置６が有効化される（Ｔｆ）。
【０１５３】
これにより、タイムアウト時間は短くなり、ウオッチドッグタイマ装置６がＣＰＵの異常を速やかに判断できる状態となる。
【０１５４】
以上の説明した通り、本発明は、コンデンサ部６５の容量値に基づいてタイムアウト時間が定まるウオッチドッグタイマ装置６において、ＩＮＨ制御回路６７および制御信号遅延回路３８を設けることにより、意図しないリセット信号の発行を防止しつつ、タイムアウト時間を変更することが可能である。
【産業上の利用可能性】
【０１５５】
本発明のウオッチドッグタイマ装置は、タイムアウト時間を変更するのに有用である。
【符号の説明】
【０１５６】
１、３、６  ウオッチドッグタイマ装置
１１        電圧監視回路
１２        リセット信号生成回路
１３        クロック検出回路
１４        定電流源回路
１５、３５、６５  コンデンサ部
３６        コンデンサ追加回路
３７、６７  ＩＮＨ制御回路
３８        制御信号遅延回路
６６        コンデンサ切替回路
【図１】
2015225360.tif 000003
【図２】
2015225360.tif 000004
【図３】
2015225360.tif 000005
【図４】
2015225360.tif 000006
【図５】
2015225360.tif 000007
【図６】
2015225360.tif 000008
【図７】
2015225360.tif 000009