(57)【要約】【課題】従来、リブ型Ｓｉ光導波路構造およびＳｉグレーティングカプラの作成には独立したエッチング加工が必要とされ、製造工程数増加、生産コスト上昇という課題があった。【解決手段】ＳＯＩ基板を準備し、ＭＯＳ型光変調器形成領域（変調領域）およびグレーティングカプラ形成領域（カプラ領域）において、リブ型Ｓｉ導波路１４０および溝１５０を同時にエッチング加工し、変調領域のｐドープＳｉ層１０９の両端にｐ＋ドープ領域１０４を形成する。導波路１４０の谷部および溝１５０を埋める酸化物クラッド層１０８を形成し、光変調領域に光変調器の残余の層構成１００〜１１２を形成する。変調領域およびカプラ領域に上部クラッド層１１６を形成し、変調領域にコンタクトホール１１４を形成し、コンタクトホール１１４内に電極コンタクト層１０６及びビア配線１１５を形成する。【選択図】図１Ｃ
2015129827.tif 000002
【特許請求の範囲】
【請求項１】
支持基板、ＢＯＸ層、Ｓｉ層の３層からなり、ＭＯＳ型光変調器形成領域およびグレーティングカプラ形成領域を含むＳＯＩ基板を準備する第１工程と、
（１）前記ＭＯＳ型光変調器形成領域において前記Ｓｉ層にｐドープ処理またはｎドープ処理を行った後、前記ＭＯＳ型光変調器形成領域およびグレーティングカプラ形成領域において、それぞれマスクを形成して、エッチングにより、前記ＭＯＳ型光変調器形成領域においてはリブ型Ｓｉ導波路の形状に加工するとともに、前記グレーティングカプラ形成領域においては前記Ｓｉ層に回折格子部の溝を形成するか、または、
（２）前記ＭＯＳ型光変調器形成領域およびグレーティングカプラ形成領域において、それぞれマスクを形成して、エッチングにより、前記ＭＯＳ型光変調器形成領域においてはリブ型Ｓｉ導波路の形状に加工するとともに、前記グレーティングカプラ形成領域においては前記Ｓｉ層に回折格子部の溝を形成した後、前記ＭＯＳ型光変調器形成領域において前記Ｓｉ層にｐドープ処理またはｎドープ処理を行い、
前記ＭＯＳ型光変調器形成領域において前記ｐドープまたはｎドープされたＳｉ層の両端にｐ＋ドープ領域またはｎ＋ドープ領域を形成する第２工程と、
前記ＭＯＳ型光変調器形成領域におけるリブ型Ｓｉ導波路の谷部および前記グレーティングカプラ形成領域における前記回折格子部の溝を埋める酸化物クラッド層を形成する第３工程と、
前記ＭＯＳ型光変調器形成領域にＭＯＳ型光変調器の残余の層構成を形成する第４工程と、
前記ＭＯＳ型光変調器形成領域および前記グレーティングカプラ形成領域において、上部クラッド層を形成する第５工程と、
前記ＭＯＳ型光変調器形成領域において、前記上部クラッド層に電極取り出しのためのコンタクトホールを形成し、前記コンタクトホール内に電極コンタクト層及びビア配線を形成する第６工程と、
を含むことを特徴とするＭＯＳ型光変調器及びグレーティングカプラの製造方法。
【請求項２】
請求項１に記載の製造方法において、前記残余の層構成が、比較的薄い誘電体層とｎドープまたはｐドープされたＳｉ層からなり、前記Ｓｉ層の両端がｎ＋ドープ処理またはｐ＋ドープ処理されて、上部電極構造をなすようにエッチング加工されていることを特徴とする製造方法。
【請求項３】
請求項１または２に記載の製造方法において、前記第３工程は、ＳｉＯ２膜を酸化物クラッド層として積層し、ＣＭＰ（ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌｐｏｌｉｓｈｉｎｇ ｐｒｏｃｅｓｓ）により、表面層が露出するように平坦化を行うことを特徴とする製造方法。
【請求項４】
請求項３に記載の製造方法において、前記マスクとして用いられるＳｉＮｘ等のハードマスクを前記ＣＭＰのエッチストッパとして用いることを特徴とする製造方法。
【請求項５】
請求項１に記載の製造方法において、前記第４工程は、以下の工程、即ち、ＭＯＳ型光変調器形成領域において、
誘電体層を前記ｐドープまたはｎドープしたリブ型Ｓｉ導波路上に形成する工程、
前記誘電体層上にｎドープ多結晶シリコンまたはｐドープ多結晶シリコンを、電極引き出し層を形成するように成膜する工程、
前記ｎドープ多結晶シリコンまたはｐドープ多結晶シリコンの表面層にレジストパターンを形成し、ドープ処理して、ｎ＋ドープ多結晶シリコンまたはｐ＋ドープ多結晶シリコンを形成する工程、
を含むことを特徴とする製造方法。
【請求項６】
請求項１〜５のいずれか１項に記載の製造方法において、前記第５工程は、ＳｉＯ２膜を上部クラッド層として積層し、ＣＭＰにより平坦化を行うことを特徴とする製造方法。
【請求項７】
請求項１〜６のいずれか１項記載の製造方法において、前記第３工程で前記ＭＯＳ型光変調器形成領域におけるリブ型Ｓｉ導波路の谷部のみを埋める酸化物クラッド層を形成し、前記第５工程の前記上部クラッド層の形成時に前記グレーティングカプラ形成領域における前記回折格子部の溝を埋めるようにしたことを特徴とする製造方法。
【請求項８】
請求項１〜７のいずれか１項に記載の製造方法において、前記ＭＯＳ型光変調器形成領域に、複数のＭＯＳ型光変調器を含むマッハ・ツェンダー干渉計型光強度変調器を形成することを特徴とする製造方法。
【請求項９】
請求項８記載の製造方法において、前記マッハ・ツェンダー干渉計型光強度変調器は、ＭＯＳ型光変調器をそれぞれ含む第１のアームおよび第２のアームが平行に配置され、前記第１のアーム４および第２のアームに、それぞれ、ＭＯＳ型光変調器駆動用電極パッドが設けられており、前記第１のアームおよび第２のアームには、入力側で結合する光分岐路と、出力側で結合する光結合路が接続され、これにより、前記第１のアームおよび第２のアームで光信号の位相変調が行われ、前記光結合路により位相干渉が行われることにより、光強度変調信号に変換されることを特徴とする製造方法。
【請求項１０】
請求項８または９に記載の製造方法において、上記マッハ・ツェンダー干渉計型光強度変調器は、複数連結されるか、複数、並列、又は、直列に配置されるか、または、直列と並列の両方の配置を併用されていることを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンフォトニクス技術を用いた光インターコネクションに使用されるＭＯＳ型光変調器及びグレーティングカプラの製造方法に関する。
【背景技術】
【０００２】
近年、ボード間、コンピュータ間、周辺機器間などの電子機器の接続において、電気配線による信号遅延、発熱、ＥＭＩ（電磁放射ノイズ）の発生などの問題が表面化しており、電気配線で発生するこのような問題を解決するために、シリコンフォトニクス技術を用いた光インターコネクションが開発されつつある（特許文献１、非特許文献１〜３参照）。因みに、シリコンフォトニクスとは、シリコンを材料とする光素子技術を意味しており、光インターコネクションとは、外部機器などからの電気信号を光信号に、また、光信号を電気信号に変換して、変換された光信号又は電気信号を別の外部機器などに伝送し、信号のやり取りを行う技術を意味している。この光インターコネクションは、電気配線の場合のような寄生容量による信号遅延、グランドの不安定性からくる信号劣化、配線から放射されるＥＭＩの放射などを解消する画期的な技術である。
【０００３】
シリコンフォトニクス技術を適用した光電気混載チップは、半導体プロセス工程によって作製される。例えば、光送信タイプの光電気混載チップにおいては、シリコン基板上にクラッド層やシリコン光導波路が形成され，シリコン光導波路の末端に外部光導波路（光ファイバ）と光結合を行うためのグレーティングカプラが形成されている。そして、シリコン光導波路を、ＭＯＳ構造、ＰＮ構造の何れかに形成し、シリコンのキャリアプラズマ効果を利用してシリコン光導波路におけるキャリア密度を変化させることにより、当該導波路を伝搬する光の屈折率を変化させ、これにより、当該導波路を伝搬する光の位相を変化させる光変調器も各種のものが提案されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−８０１８８号公報
【特許文献２】再表２０１１−３０５９３号公報
【非特許文献】
【０００５】
【非特許文献１】”Demonstration of 12.5-Gbps optical interconnects integrated with lasers, optical splitters, optical modulators and photodetectors on a single silicon substrate”, OPTICS EXPRESS Vol. 20, No, 26 (2012/12/10) B256−B263
【非特許文献２】”The Luxtera CMOS Integrated Photonic Chip in a Molex Cable”,URL:http://www.chipworks.com/blog/technologyblog/2012/12/03/the-luxtera-cmos-integrated-photonic-chip-in-a-molex-cable/
【非特許文献３】”Blazar 40 Gbps Optical Active Cable”,URL:http://www.datcominc.com/picture_library/upload/Luxtera/Blazar%2040Gbps%20Optical%20Active%20Cable.pdf
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来は、シリコンフォトニクス技術を用いたＭＯＳ型光変調器及びグレーティングカプラの製造に当って、リブ型Ｓｉ光導波路構造の光変調効率の最適化とＳｉグレーティングカプラの回折効率の最適化とがそれぞれ独立に行われており、リブ型Ｓｉ光導波路構造とＳｉグレーティングカプラの作成時にエッチング深さを異ならせる必要があることから、リブ型Ｓｉ光導波路構造およびＳｉグレーティングカプラの作成において、それぞれ独立したエッチング加工が必要とされていた。その結果、製造工程数が増加し、生産コストが上昇するという課題があった。
【課題を解決するための手段】
【０００７】
本発明の基本的構成は、上記課題を解決するために、リブ型Ｓｉ光導波路とＳｉグレーティングカプラのＳｉ層のエッチング加工を同時に行い、光変調器形成領域及びグレーティングカプラ形成領域におけるＳｉ層の同時加工を可能としたものである。なお、光変調器形成領域及びグレーティングカプラ形成領域でＳｉエッチングのエッチング深さを異ならせる必要がある場合であっても、エッチングの際のマイクロローディング効果を利用して、それぞれの深さが最適値となるように調整可能である。
そして、その後の工程で光変調器形成領域にＭＯＳ型光変調器の残余の構成を形成する。
【発明の効果】
【０００８】
本発明の基本的構成によれば、リブ型Ｓｉ光導波路とＳｉグレーティングカプラを一括形成することにより、製造工程数を低減し、製造コストを低下させることができる。また、リブ型Ｓｉ光導波路とＳｉグレーティングカプラに対する洗浄工程（例えば、ＲＣＡ洗浄）数を従来のものに比して低減させることができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】図１Ａは、ＭＯＳ型光変調器及びグレーティングカプラの製造方法の一実施形態を説明するための断面工程図である。
【図１Ｂ】図１Ｂは、ＭＯＳ型光変調器及びグレーティングカプラの製造方法の一実施形態を説明するための断面工程図である。
【図１Ｃ】図１Ｃは、ＭＯＳ型光変調器及びグレーティングカプラの製造方法の一実施形態を説明するための断面工程図である。
【図２】図２は、光電気混載チップの一例の断面構造を模式的に示す断面図である。
【図３】図３は、ＭＯＳ型光変調器の一例の断面構造を模式的に示す断面図である。
【図４】図４は、マッハ・ツェンダー干渉計型光強度変調器の構造の一例を模式的に示す平面図である。
【図５】グレーティングカプラの一例の断面構造を模式的に示す断面図である。
【発明を実施するための形態】
【００１０】
本発明は、典型的には、ＭＯＳ型光変調器及びグレーティングカプラを同時に加工するための手法に特徴を有するものであり、リブ型Ｓｉ光導波路とＳｉグレーティングカプラのＳｉ層のエッチング加工を同時に行うようにして製造工程数を低減し得るものである（詳細は後述）。
【００１１】
本発明の一実施形態を説明するに当り、シリコンフォトニクス技術を適用した光電気混載チップの一例を紹介した上で、ＭＯＳ型光変調器及びグレーティングカプラについて、その構造、機能等の概要を説明し、最後に本発明の一実施形態のＭＯＳ型光変調器及びグレーティングカプラの製造方法について説明する。
【００１２】
〔光電気混載チップ〕
図２は、光電気混載チップの一例の断面構造を模式的に示す断面図である。図２に基づき、光信号送信の際の作動態様を説明する。半導体レーザ２２６からの出力光は、不図示のスポットサイズ変換器、光導波路２１２を介して光変調器２１４に入力され、光変調器２１４により変調された光信号が出力される。該変調された光信号は、光導波路２１２を介してグレーティングカプラ２１６に到達し、該グレーティングカプラ２１６で回折により光軸が変換されて、光ピン２１８を介して外部に出力される。なお、導電ピン２２０及び電気配線２２２を介して外部より与えられる電気信号は、光変調器２１４を制御するドライバＩＣ２２４に入力され、変調制御信号（電気信号）として、電気配線２２２を介して光変調器２１４に供給されるものである。なお、光導波路２１２、光変調器２１４、グレーティングカプラ２１６等は、シリコン基板２１０内に、シリコンフォトニクスト技術により作成されるものである。
【００１３】
〔ＭＯＳ型光変調器〕
図３は、ＭＯＳ型光変調器の一例の断面構造を模式的に示す断面図である。図３に示すとおり、このＭＯＳ型光変調器は、ｐドープ半導体シリコン３０９と、ｎドープ多結晶シリコン３１０と、誘電体層３１２と、複数の電極コンタクト層３０６とを含む。これらは、支持基板３０１の上面に埋め込み酸化層３０２が形成されたシリコン・オン・インシュレータ（ＳＯＩ）基板の、埋め込み酸化層３０２上に配置されている。ｐドープ半導体シリコン３０９は、埋め込み酸化層２の上面全体に形成されており、その厚みは１８０〜２２０ｎｍ程度である。ｐドープ半導体シリコン３０９上の一部には、誘電体層３１２を介してｎドープ多結晶シリコン３１０の一部が積層されている。ｐドープ半導体シリコン３０９の左右両方の端部は、ｐ＋ドープ半導体シリコン３０４を形成している。左右のｐ＋ドープ半導体シリコン３０４の上面には、それぞれ、電極コンタクト層３０６が接合されている。ｎドープ多結晶シリコン３１０は、上記積層部分の左右両右側から突出している。前記突出部分の左右端部は、ｎ＋ドープ半導体シリコン３１１を形成している。ｎ＋ドープ半導体シリコン３１１の上面には、電極コンタクト層３０６が接合されている。各電極コンタクト層３０６の上面には、それぞれビア配線３１５が設けられている。各ビア配線３１５は、ＭＯＳ型光変調器の上面まで達し、前記上面におけるビア配線の露出部分で、外部端子を介してこのＭＯＳ型光変調器と他の装置、電源、回路等との接続が可能である。これにより、ｐドープ半導体シリコン３０９と誘電体層３１２とｎドープ多結晶シリコン３１０との積層部分においては、前記左右両端のｐ＋ドープ半導体シリコン３０４および前記左右両端のｎ＋ドープ半導体シリコン３１１からの電気信号によって、ｐドープ半導体シリコン３０９およびｎドープ多結晶シリコン３１０における誘電体層３１２との接触面付近の領域で自由キャリアが蓄積、除去、または反転される。これにより、光信号電界領域の前記自由キャリア濃度を変調可能である。前記自由キャリア濃度の変調により、前記光信号電界の位相速度が変化して光信号の位相変調ができる。なお、図３のＭＯＳ型光変調器は、シリコン・ベースのＭＯＳ型光変調器であるので、ｐドープ半導体シリコン３０９と誘電体膜３１２とｎドープ多結晶シリコン３１０との積層部分は、ＳＩＳ（silicon-insulator-silicon）接合を形成している。埋め込み酸化層３０２上に形成された前記各構成要素の空隙は、酸化物クラッド３０８で埋められている。ｐドープ半導体シリコン３０９およびｎドープ多結晶シリコン３１０は、例えば、多結晶シリコン、アモルファスシリコン、歪シリコン、および単結晶Ｓｉ、ＳｉｘＧｅ１−ｘからなる群から選択される少なくとも一層により形成されている。電極コンタクト層３０６の材質は特に制限されないが、例えば、シリコンと金属との合金であり、より具体的には、シリコンとニッケルとの合金、シリコンとチタンとの合金等が挙げられる。
【００１４】
なお、光変調器の構成として、図４に示されるように、上記のようなＭＯＳ型光変調器をそれぞれ含む第１のアーム４１４および第２のアーム４１５が平行に配置されているマッハ・ツェンダー干渉計型光強度変調器を採用してもよい。このマッハ・ツェンダー干渉計型光強度変調器においては、第１のアーム４１４および第２のアーム４１５に、それぞれ、ＭＯＳ型光変調器駆動用電極パッド４１６が設けられており、第１のアーム４１４および第２のアーム４１５には、これに入力側で結合する光分岐路（光分岐構造）４１７と、出力側で結合する光結合路（光結合構造あるいは光合波構造）４１８が接続されている。これにより、前記第１のアームおよび第２のアームで光信号の位相変調が行われ、前記光結合路により位相干渉が行われることにより、光強度変調信号に変換される。
【００１５】
図４に示されるマッハ・ツェンダー干渉計型光強度変調器においては、例えば、入力側に配置された光分岐構造により、入力光が第１および第２のアームに等しいパワーとなるように分岐される。ここで、図３に断面構造が示されるＭＯＳ型光変調器を用いた場合には、第１のアームにマイナスの電圧を印加することにより、ＭＯＳ型光変調器における前記ｐドープ半導体シリコン３０９および前記ｎドープ多結晶シリコン３１０の前記誘電体層３１２（薄い誘電体層）との接触面付近でキャリア蓄積が生じる。また、第２のアームにプラスの電圧を印加することにより、前記ｐドープ半導体シリコン３０９および前記ｎドープ多結晶シリコン３１０における前記誘電体層３１２の接触面付近のキャリアが除去される。これにより、キャリア蓄積モードでは、ＭＯＳ型光変調器における光信号電界が感じる実効屈折率が小さくなり、キャリア除去（空乏化）モードでは、光信号電界が感じる実効屈折率が大きくなり、両アームでの光信号位相差が最大となる。この両アームを伝送する光信号を出力側の光結合構造により合波することにより、光強度変調が生じることになる。なお、図４に記載された「光変調長さ」Ｌと位相変化量Δθとの関係は、Δθ＝（２π／λ）ΔｎeffＬで表される（但し、Δｎeffは実効屈折率の変化を表す）。
【００１６】
光変調器を構成するに当たり、上記マッハ・ツェンダー干渉計型光強度変調器は、例えば複数連結させて用いてもよく、複数、並列、又は、直列に配置されていてもよい。また、直列と並列の両方の配置を併用しても良い。  
【００１７】
〔グレーティングカプラ〕
図５は、グレーティングカプラ５００の構造、機能等を説明するために、その断面構造を模式的に示す断面図である。外部から供給された電気信号はレーザダイオード及び光変調器より光信号に変換されるが、グレーティングカプラ５００は、当該光信号を光導波路を介して受け取り回折により光軸を変換する作用を有するものである。図５（ａ）に例示された断面構造は、ＢＯＸ層５０２と、ＢＯＸ層５０２より屈折率の高いコア層５１４と、ＢＯＸ層５０２と同じ屈折率の上部クラッド層５１６とを、この順に基板５０１に積層し、コア層５１４に回折格子部を形成したもので、導波路への回折格子形成加工のみで、光路変換を可能とするものである。なお、グレーティングカプラ５００には、例えば、図５（ｂ）に示されるような、（１）フォーカスなし一様ＧＣ、（２）フォーカス付一様ＧＣ、（３）フォーカス付非一様ＧＣ、等の各種の構造を有するものがあるが、何れの形態も使用可能である。
【００１８】
以下、グレーティングカプラの動作原理等について概略説明する。
図５（ａ）に示されるように、グレーティングカプラ５００の導波路の厚さ方向（ｘ方向）に薄い回折格子を形成すると、導波光と放射光は、伝搬方向（ｚ方向）の位相整合を満たす必要があり、整合条件は、導波光の伝搬定数をβ０、放射光の伝搬定数をβｑとすると、βｑ＝β０＋ｑＫである。但し、Λを回折格子の周期とし、Ｋ＝２π／Λで、ｑは放射光の次数（０、±１、±２、・・・）に相当する値である。
【００１９】
この場合、回折格子の法線に対し、角度θで出射する放射光と導波路との結合条件は、λを使用する波長、Ｎを導波路の実効屈折率、ｎｃを上部クラッド層の屈折率、Λを回折格子の周期とすると、ｎｃｓｉｎθ＝Ｎ＋ｑλ／Λとなる。
【００２０】
Ｎ＞ｎｃであることを考慮すると、放射は、ｑ≦−１の次数に限られることになるが、最もパワー分配比が高い−１次放射光を使用すると、放射光の高効率利用が図られることになる。なお、上記−１次放射光等の他、導波路方向への戻り光Ｐref、コア層透過光Ｐtrans、ＢＯＸ層５１２を介した基板５１０側への放射光Ｐdownも存在する。
ここで、出射角度θは、図５（ａ）に示される格子の周期Λ、幅ｗ、深さｄ、光導波路の厚さＤによって任意に設計できるが、それらの数値範囲を例示すれば、以下のとおりである。
【００２１】
Λ：５３０〜５５０ｎｍ
ＦＦ（＝１−ｗ／Λ）：０．３〜０．６
ｄ：６０〜８０ｎｍ
Ｄ：１８０〜２００ｎｍ
【００２２】
〔ＭＯＳ型光変調器及びグレーティングカプラの製造方法〕
図１Ａ〜図１Ｃは、ＭＯＳ型光変調器及びグレーティングカプラの製造方法の一実施形態を説明するための断面工程図であり、この製造方法は、工程（ａ）〜（ｊ）を含む。
【００２３】
まず、工程（ａ）に示すとおり、ＭＯＳ型光変調器及びグレーティングカプラを形成するために用いるＳＯＩ基板を準備する。このＳＯＩ基板は、支持基板１０３の上面に形成された埋め込み酸化層（ＢＯＸ層）１０２上面に、さらにＳｉ層１２０が形成されている。ＭＯＳ型光変調器形成領域において、所望の導電型を呈するようにイオン注入法などにより、ＰあるいはＢを表面層にドープ処理（Ｂを表面層にドープした場合は、ｐドープ半導体シリコン１０９が得られる）した後、ＳＯＩ基板に対し熱処理を行う。なお、ＭＯＳ型光変調器形成領域に予めドープ処理が施されたＳＯＩ基板を用いてもよい。因みに、上記Ｓｉ層の厚みは、グレーティングカプラのＳｉ層の厚み、及び、ＭＯＳ型光変調器のＳｉ層の厚みとも略適合するように選択されており、この厚みの選択により、ＭＯＳ型光変調器及びグレーティングカプラの両者に適合したＳｉ層の厚みが得られる結果、ＭＯＳ型光変調器及びグレーティングカプラの同時形成を可能としている。
【００２４】
次に、ＭＯＳ型光変調器形成領域においてｐドープ半導体シリコン１０９上面にレジストパターンを形成するとともに、グレーティングカプラ形成領域においてレジストパターンを形成した後、工程（ｂ）に示すように、反応性エッチング法によりＭＯＳ型光変調器形成領域においてはリブ型Ｓｉ導波路１４０の形状に加工するとともに、グレーティングカプラ形成領域においてはＳｉ層に溝１５０を形成する。なお、ＭＯＳ型光変調器形成領域とグレーティングカプラ形成領域におけるＳｉエッチングのエッチング深さを異ならせる必要がある場合であっても、エッチングの際のマイクロローディング効果を利用して、それぞれの深さが最適値となるように調整可能である。
【００２５】
なお、上記工程においては、ｐドープ処理を行った後にＭＯＳ型光変調器形成領域及びグレーティングカプラ形成領域において同時に形状の加工を行っているが、ＭＯＳ型光変調器形成領域及びグレーティングカプラ形成領域において同時に形状の加工を行った後にｐドープ処理を行うようにしてもよい。
【００２６】
さらに、ＭＯＳ型光変調器形成領域において、レジストパターンをマスクとして、ｐドープ半導体シリコン１０９の両端にｐ＋ドープ領域（ｐ＋ドープ半導体シリコン１０４）をイオン注入により形成し、熱処理を行う。
【００２７】
なお、上記工程においては、レジストパターンをマスクとして用いたが、レジストパターンに代えてＳｉＮｘ等のハードマスクを用いることもできる。以下の工程においても同様である。
【００２８】
次に、工程（ｃ）に示すように、ＳｉＯ２膜を酸化物クラッド層１０８として積層して形成し、ＣＭＰ（ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌｐｏｌｉｓｈｉｎｇ ｐｒｏｃｅｓｓ）などにより、ＭＯＳ型光変調器形成領域においてはリブ型Ｓｉ導波路１４０の表面層が露出するように、また、グレーティングカプラ形成領域においては、回折格子部の溝を酸化物クラッドで埋めた上でＳｉ光導波路表面が露出するように、平坦化を行う。
【００２９】
なお、前工程においてＳｉＮｘ等のハードマスクを使用した場合には、ＳｉＮｘ等のハードマスクをＣＭＰのエッチストッパとして利用することができ、好適である。
次に、工程（ｄ）に示すように、ＭＯＳ型光変調器形成領域において、比較的薄い誘電体層１１２を、例えば熱酸化処理により、リブ型Ｓｉ導波路１４０のｐドープ半導体シリコン１０９上に形成する。前記誘電体層１１２は、例えば、シリコン酸化層、窒化シリコン層、他の絶縁層等から選択される少なくとも一層でも良い。
【００３０】
次に工程（ｅ）に示すように、ＭＯＳ型光変調器形成領域において、誘電体層１１２上にｎドープ多結晶シリコン１１０を、ＣＶＤ法あるいはスパッタ法により、電極引き出し層を形成するように成膜する。
【００３１】
次に工程（ｆ）に示すように、ｎドープ多結晶シリコン１１０の表面層にレジストパターンを形成し、イオン注入法などにより、Ｐをドープして、ｎ＋ドープ多結晶シリコン１１１を形成する。
【００３２】
次に工程（ｇ）に示すように、ＭＯＳ型光変調器形成領域及びグレーティングカプラ形成領域において、上部クラッド（Upper clad）層１１６を形成して、ＣＭＰにより平坦化を行う。
【００３３】
次に工程（ｈ）に示すように、ＭＯＳ型光変調器形成領域において、ｐ＋ドープ半導体シリコン１０４およびｎ＋ドープ多結晶シリコン１１１上の上部クラッド層１１６に電極取り出しのためのコンタクトホール１１４を形成する。
【００３４】
次に、工程（ｉ）に示すように、ＭＯＳ型光変調器形成領域において、ｐ＋ドープ半導体シリコン１０４およびｎ＋ドープ多結晶シリコン１１１上面にＮｉを成膜して電極コンタクト層１０６を形成する。そして、工程（ｊ）に示すように、前記コンタクトホール内にＴａＮ／Ａｌ（Ｃｕ）などからなるビア配線１１５を形成して、本実施形態のＭＯＳ型光変調器及びグレーティングカプラの製造が完了する。駆動回路との接続は、ビア配線１１４のＭＯＳ型光変調器上面に露出した部分を介して外部端子との接触により行う。
【００３５】
上記説明においては、ＭＯＳ型光変調器の形成に当たり、下部電極層をｐ型、上部電極層をｎ型として記述してきたが、下部電極層をｎ型、上部電極層をｐ型としてもＭＯＳ型光変調器を形成できることから、下部電極層をｎ型、上部電極層をｐ型としてもよい。
【００３６】
また、ｐドープ処理あるいはｎドープ処理時のｐドーピング濃度あるいはｎドーピング濃度は、５×１０１７〜５×１０１８／ｃｍ３の範囲にとるとよい。
なお、次のような工程の変形も可能である。
【００３７】
即ち、工程（ｃ）においては、ＭＯＳ型光変調器形成領域及びグレーティングカプラ形成領域の双方で酸化物クラッド層１０８を形成しているが、ＭＯＳ型光変調器形成領域にのみ酸化物クラッド層１０８を形成し、グレーティングカプラ形成領域の回折格子部の溝は、工程（ｇ）における上部クラッド層１１６の形成時に埋めるようにしてもよい。
【００３８】
また、比較的薄い誘電体層の上に積層される層を、多結晶シリコン層に代えて単結晶シリコン層としてもよい。このような単結晶シリコン層は、ＳＯＩリブ構造の突起部（電極コンタクト部になる領域）から横方向成長という方法で作成することも可能であり、好適である。
【００３９】
以上、本発明の実施の形態を図面を参照しつつ説明してきたが、当業者であれば、他の類似する実施形態を使用することができること、また、本発明から逸脱することなく適宜形態の変更又は追加を行うことができることに留意すべきである。なお、本発明は、上記の実施形態に限定されるべきではなく、特許請求の範囲の記載に基き解釈されるべきである。
【符号の説明】
【００４０】
１０１，３０１，５０１：支持基板
１０２，３０２，５０２：ＢＯＸ層
１０４：ｐ＋ドープ半導体シリコン
１０６，３０６：電極コンタクト層
１０８，３０８：酸化物クラッド層
１０９，３０９：ｐドープ半導体シリコン
１１０，３１０：ｎドープ多結晶シリコン
１１１，３１１：ｎ＋ドープ多結晶シリコン
１１２，３１２：誘電体層
１１４，３１４：コンタクトホール
１１５，３１５：ビア配線
１１６、５１６：上部クラッド層
１２０：Ｓｉ層
１４０：リブ型Ｓｉ導波路
１５０：溝
２１０：シリコン基板
２１２：光導波路
２１４：光変調器
２２４：ドライバＩＣ
２２６：半導体レーザ
４１４：第１のアーム
４１５：第２のアーム
４１６：ＭＯＳ型光変調器駆動用電極パッド
４１７：光分岐路
４１８：光結合路
５１４：コア層
【図１Ａ】
2015129827.tif 000003
【図１Ｂ】
2015129827.tif 000004
【図１Ｃ】
2015129827.tif 000005
【図２】
2015129827.tif 000006
【図３】
2015129827.tif 000007
【図４】
2015129827.tif 000008
【図５】
2015129827.tif 000009