(57)【要約】【課題】短絡モード時の通流損失を低減することができる昇圧チョッパを提供する。【解決手段】第１のダイオード，第１のスイッチング素子，第２のスイッチング素子，第２のダイオードを順に直列接続した第１の回路と、第１のコンデンサと第２のコンデンサの直列回路であって前記第１の回路に並列接続されるコンデンサ回路と、インダクタと第３のスイッチング素子の直列回路であって第１の入力端子と第２の入力端子との間に接続される第２の回路と、を備え、前記第１の回路の前記第１のスイッチング素子と前記第２のスイッチング素子の接続点が、前記第１のコンデンサと前記第２のコンデンサの接続点と接続されており、前記第３のスイッチング素子が、前記第１の回路の前記第１のスイッチング素子と第２のスイッチング素子とからなる直列回路と並列に接続されるようにチョッパ回路を構成する。【選択図】図１
2015167433.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサ回路，すくなくとも１つの第１の回路，第２の回路を備え、
前記コンデンサ回路は、第１のコンデンサと第２のコンデンサとが直列接続された回路であり、
前記第１の回路は、第１のダイオード，第１のスイッチング素子，第２のスイッチング素子，第２のダイオードが順に直列接続された回路であり、
前記第１の回路それぞれは前記コンデンサ回路に並列接続されるとともに、前記第１の回路の前記第１のスイッチング素子と前記第２のスイッチング素子の接続点が、前記第１のコンデンサと前記第２のコンデンサの接続点と接続されており、
前記第２の回路は、少なくとも１つのインダクタと第３のスイッチング素子との直列回路であって、第１の入力端子と第２の入力端子との間に接続される回路であり、
前記第３のスイッチング素子が、前記第１の回路の前記第１のスイッチング素子と前記第２のスイッチング素子とからなる直列回路それぞれに対して並列に接続されている、
ことを特徴とするチョッパ回路。
【請求項２】
コンデンサ回路と少なくとも１つのインダクタと複数の第３の回路とを備え、
前記コンデンサ回路は、第１のコンデンサと第２のコンデンサとが直列接続された回路であり、
前記第３の回路は、第１のダイオード，第１のスイッチング素子，第２のスイッチング素子，第２のダイオードが順に直列接続された第１の回路と、前記第１のスイッチング素子と前記第２のスイッチング素子とからなる直列回路に対して並列接続される前記第３のスイッチング素子と、からなり、
前記第３の回路の前記第１の回路それぞれは、前記コンデンサ回路に並列接続されており、
前記第３の回路の前記第３のスイッチング素子それぞれは並列接続されるとともに、前記インダクタを介して第１の入力端子と第２の入力端子との間に接続されている、
ことを特徴とするチョッパ回路。
【請求項３】
コンデンサ回路と複数の第４の回路とを備え、
前記コンデンサ回路は、第１のコンデンサと第２のコンデンサとが直列接続された回路であり、
前記第４の回路は、第１の回路と第２の回路とからなり、
前記第１の回路は、第１のダイオード，第１のスイッチング素子，第２のスイッチング素子，第２のダイオードが順に直列接続された回路であり、
前記第２の回路は、少なくとも１つのインダクタと第３のスイッチング素子とが直列接続されているとともに、前記第１の回路の前記第１のスイッチング素子と前記第２のスイッチング素子とからなる直列回路に対して前記第２の回路の前記第３のスイッチング素子が並列に接続されており、
前記第４の回路の前記第１の回路それぞれは、前記コンデンサ回路に並列接続されており、
前記第４の回路の前記第２の回路それぞれは、第１の入力端子と第２の入力端子との間に並列接続されている、
ことを特徴とするチョッパ回路。
【請求項４】
前記第３のスイッチング素子の電圧降下が、前記第１のスイッチング素子と前記第２のスイッチング素子とからなる直列回路の電圧降下よりも小さいことを特徴とする請求項１乃至請求項３のいずれか１項に記載のチョッパ回路。
【請求項５】
前記第３のスイッチング素子のオン電圧が、正の温度特性を有していることを特徴とする請求項１乃至請求項３のいずれか１項に記載のチョッパ回路。
【請求項６】
前記第１と第２のスイッチング素子のオン電圧が、正の温度特性を有していることを特徴とする請求項１乃至請求項３のいずれか１項に記載のチョッパ回路。
【請求項７】
前記第３のスイッチング素子が、１つのまたは並列接続される複数の半導体素子で構成されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載のチョッパ回路。
【請求項８】
前記第１の回路に含まれるダイオード，前記第１の回路に含まれるスイッチング素子および前記第３のスイッチング素子のうち少なくとも１つが、ワイドバンドギャップ半導体材料により形成されている半導体素子であることを特徴とする請求項１乃至請求項３のいずれか１項に記載のチョッパ回路。
【請求項９】
前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、ダイヤモンドのうちのいずれかであることを特徴とする請求項８に記載のチョッパ回路。
【請求項１０】
前記第１と第２のスイッチング素子をオフし、前記第３のスイッチング素子をオンさせることにより、前記インダクタに磁気エネルギーを蓄積する短絡モードと、
前記第１と第３のスイッチング素子をオフし、前記第２のスイッチング素子をオンさせることにより、前記インダクタに蓄積された磁気エネルギーを前記第１のコンデンサに充電する充電モード１と、
前記第２と第３のスイッチング素子をオフし、前記第１のスイッチング素子をオンさせることにより、前記インダクタに蓄積された磁気エネルギーを前記第２のコンデンサに充電する充電モード２と、
を含むモードにより動作し、
前記第１と第２の入力端子間に入力される電圧を昇圧して、前記コンデンサ回路の両端および中間点に３レベルの電位を出力することを特徴とする請求項１乃至請求項９のいずれか１項に記載のチョッパ回路。
【請求項１１】
前記充電モード１と前記充電モード２とは、前記短絡モードを挟んで、交互に繰り返されることを特徴とする請求項１０に記載のチョッパ回路。
【請求項１２】
前記短絡モードと前記充電モード１の間で動作モードを移行するときおよび前記短絡モードと前記充電モード２の間で動作モードを移行するとき、移行前の動作モードにおいてオンしていたスイッチング素子と移行後の動作モードにおいてオンするスイッチング素子とが同時にオンする期間を経てから、動作モードの移行が行われることを特徴とする請求項１１に記載のチョッパ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧をより高い直流電圧に昇圧するチョッパ回路に関する。
【背景技術】
【０００２】
図３１は、特許文献１に開示されている昇圧チョッパ回路（以下、昇圧チョッパという。）を説明するための図である。
【０００３】
この昇圧チョッパは、コンデンサ回路，第１の回路およびインダクタＬ１を備えている。コンデンサ回路は、コンデンサＣ１とコンデンサＣ２とが順に直列接続された回路である。第１の回路は、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２が順に直列接続された回路である。第１の回路とコンデンサ回路とは、高電位出力端子Ｐ２と低電位出力端子Ｎ２との間に並列に接続される。そして、スイッチング素子Ｓ１，スイッチング素子Ｓ２の接続点とコンデンサＣ１，コンデンサＣ２の接続点とが接続される。また、スイッチング素子Ｓ１とスイッチング素子Ｓ２の直列回路は、インダクタＬ１を介して、高電位入力端子Ｐ１と低電位入力端子Ｎ１の間に接続される。
【０００４】
この昇圧チョッパは、インダクタＬ１に蓄えた磁気エネルギーを用いて、コンデンサＣ１，Ｃ２を入力電圧よりも高い所定の電圧に充電する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−０３８９２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図３１に示した昇圧チョッパは、インダクタＬ１に磁気エネルギーを蓄えるために、スイッチング素子Ｓ１，Ｓ２を同時にオンさせる。このとき、スイッチング素子Ｓ１，Ｓ２に電流が流れるため、これら２つの素子で通流損失が発生する。これは、昇圧チョッパの効率低下に繋がる。
【０００７】
本発明は、このような従来技術が有している問題を解決するためになされたものである。すなわち、本発明の目的は、昇圧チョッパがインダクタＬ１に磁気エネルギーを蓄えるときの損失を低減することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、チョッパ回路を、コンデンサ回路と第１の回路と第２の回路とを含む構成とする。コンデンサ回路は、第１のコンデンサと第２のコンデンサとの直列回路である。第１の回路は、第１のダイオード，第１のスイッチング素子，第２のスイッチング素子，第２のダイオードが順に直列接続された回路である。第１の回路は、コンデンサ回路に並列接続される。そして、第１の回路の第１のスイッチング素子と第２のスイッチング素子の接続点が、第１のコンデンサと第２のコンデンサの接続点と接続される。第２の回路は、少なくとも１つのインダクタと第３のスイッチング素子との直列回路である。第２の回路は、第１の入力端子と第２の入力端子との間に接続される。さらに、第３のスイッチング素子が、第１の回路の第１のスイッチング素子と第２のスイッチング素子とからなる直列回路と並列に接続される。
【発明の効果】
【０００９】
本発明を適用した昇圧チョッパは、短絡モード時に電流を流すスイッチング素子が１つになるので、通流損失を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明を適用した昇圧チョッパの一つの実施例を説明するための図である。
【図２】図１に示す昇圧チョッパの動作モードとスイッチング素子Ｓ１，Ｓ２，Ｓ３のオンオフ状態の関係を説明するための図である。
【図３】図１に示す昇圧チョッパが短絡モードで動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図４】図１に示す昇圧チョッパが充電モード１で動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図５】図１に示す昇圧チョッパが充電モード２で動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図６】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図７】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図８】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図９】本発明を適用した昇圧チョッパの他の実例を説明するための図である。
【図１０】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図１１】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図１２】図１１に示す昇圧チョッパが充電モード１で動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図１３】図１１に示す昇圧チョッパが充電モード２で動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図１４】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図１５】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図１６】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図１７】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図１８】図１７に示す昇圧チョッパが短絡モードで動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図１９】図１７に示す昇圧チョッパが充電モード１で動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図２０】図１７に示す昇圧チョッパが充電モード２で動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図２１】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図２２】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図２３】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図２４】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図２５】図２４に示す昇圧チョッパが短絡モードで動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図２６】図２４に示す昇圧チョッパが充電モード１で動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図２７】図２４に示す昇圧チョッパが充電モード２で動作するとき、インダクタＬ１に流れる電流ＩＬの経路を説明するための図である。
【図２８】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図２９】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図３０】本発明を適用した昇圧チョッパの他の実施例を説明するための図である。
【図３１】従来技術に係る昇圧チョッパを説明するための図である。
【発明を実施するための形態】
【００１１】
本発明を適用した昇圧チョッパは、インダクタＬ１に磁気エネルギーを蓄える短絡モードにおいて、１つのスイッチング素子のみに電流を流すことを特徴とする。図１〜図３０を参照して、本発明の実施例を説明する。
【００１２】
図１は、本発明を適用した昇圧チョッパの一つの実施例を説明するための図である。
【００１３】
この昇圧チョッパは、コンデンサ回路，第１の回路および第２の回路を備えている。コンデンサ回路は、コンデンサＣ１とコンデンサＣ２とが順に直列接続された回路である。第１の回路は、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２が順に直列接続された回路である。第１の回路とコンデンサ回路とは、高電位出力端子Ｐ２（端子Ｐ２）と低電位出力端子Ｎ２（端子Ｎ２）との間に並列に接続される。また、第１の回路の第１のスイッチング素子と第２のスイッチング素子の接続点が、第１のコンデンサと第２のコンデンサの接続点と接続される。この接続点は、コンデンサ回路の中間電位を出力する端子Ｏ２に接続されている。
【００１４】
第２の回路は、インダクタＬ１と第３のスイッチング素子の直列回路である。第２の回路は、高電位入力端子Ｐ１（端子Ｐ１）と低電位入力端子Ｎ１（端子Ｎ１）との間に接続される。さらに、第３のスイッチング素子が、第１の回路の第１のスイッチング素子と第２のスイッチング素子とからなる直列回路と並列に接続される。
【００１５】
この昇圧チョッパの動作を、図２〜図５を参照して説明する。図２は、図１のスイッチング素子Ｓ１〜Ｓ３の動作を説明するための図である。この昇圧チョッパは、図２に示すように、短絡モードおよび充電モード１，充電モード２とからなる動作モードを備えている。短絡モードは、インダクタＬ１に磁気エネルギーを蓄える動作モードである。充電モード１は、コンデンサＣ１を充電する動作モードである。充電モード２は、コンデンサＣ２を充電する動作モードである。
【００１６】
図３は、短絡モードのときにインダクタＬ１の電流ＩＬが流れる経路を説明するための図である。図４は、昇圧モード１のときに電流ＩＬが流れる経路を説明するための図である。図５は、昇圧モード２のときに電流ＩＬが流れる経路を説明するための図である。
【００１７】
具体的には、この昇圧チョッパは、次のように動作する。まず、短絡モードでは、スイッチング素子Ｓ１，Ｓ２がオフしている状態で、スイッチング素子Ｓ３をオンさせる。このとき、電流ＩＬは、端子Ｐ１→インダクタＬ１→スイッチング素子Ｓ３→端子Ｎ１の経路で流れる（図３）。この電流ＩＬによって、インダクタＬ１に磁気エネルギーが蓄えられる。
【００１８】
この状態からスイッチング素子Ｓ２をオンさせた後、スイッチング素子Ｓ３をオフする。これにより、昇圧チョッパは、短絡モードから充電モード１に移行する。充電モード１では、端子Ｐ１→インダクタＬ１→ダイオードＤ１→コンデンサＣ１→スイッチング素子Ｓ２→端子Ｎ１の経路で電流ＩＬが流れる（図４）。この電流によって、コンデンサＣ１が充電される。
【００１９】
この状態からスイッチング素子Ｓ３をオンさせた後、スイッチング素子Ｓ２をオフする。これにより、昇圧チョッパは、再び短絡モードに移行する。このとき、電流ＩＬが図３に示した経路で流れ、インダクタＬ１に磁気エネルギーが蓄えられる。
【００２０】
この状態からスイッチング素子Ｓ１をオンさせた後、スイッチング素子Ｓ３をオフする。これにより、昇圧チョッパは、充電モード２に移行する。充電モード２では、端子Ｐ１→インダクタＬ１→スイッチング素子Ｓ１→コンデンサＣ２→ダイオードＤ２→端子Ｎ１の経路で電流ＩＬが流れる（図５）。この電流ＩＬによって、コンデンサＣ２が充電される。
【００２１】
このように、昇圧チョッパは、短絡モードを挟んで、充電モード１と充電モード２とを交互に繰り返す。短絡モードと充電モード１，２との間で動作モードを移行するとき、スイッチング素子Ｓ３とスイッチング素子Ｓ１，Ｓ２の同時オン期間を設けることで、電流ＩＬが流れる経路を確実に確保することができる。
【００２２】
この昇圧チョッパは、短絡モードの期間と充電モード１，２の期間とを調節することにより、コンデンサＣ１，Ｃ２の電圧を入力電圧よりも高い所定値に維持することができる。この昇圧チョッパは、端子Ｐ２，Ｎ２の電位を用いれば、２レベルの直流電源として機能する。また、この昇圧チョッパは、端子Ｐ２，Ｏ２，Ｎ２の電位を用いれば、３レベルの直流電源として機能する。
【００２３】
上記のとおり、この昇圧チョッパは、１つのスイッチング素子Ｓ３のみに電流ＩＬを流すことで短絡モードを作ることができる。したがって、２つのスイッチング素子Ｓ１，Ｓ２に電流ＩＬを流して短絡モードを作る昇圧チョッパに比べて、通流損失を低減することができる。なお、図６に示す実施例のように、図１の昇圧チョッパの構成に、スイッチン素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２を挿入する構成としても、短絡モード時の通流損失を低減することができる。
【００２４】
ここで、スイッチング素子Ｓ１〜Ｓ３を、シリコン（Ｓｉ）で形成されている半導体素子の１つであるＩＧＢＴ（Insulated Gate Bipolar Transistor）とする。そして、スイッチング素子Ｓ３を、スイッチング素子Ｓ１，Ｓ２の直列回路よりも低いオン電圧特性を有する素子とする。さらに、スイッチング素子Ｓ３で短絡モードをつくれば、スイッチング素子Ｓ１，Ｓ２の直列回路で短絡モードを作るよりも、通流損失を低減することができる。
【００２５】
また、図７に示すように、スイッチング素子Ｓ３を、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）とすることもできる。ＭＯＳＦＥＴのオン電圧は、オン抵抗と通流電流の積によって定まる。したがって、スイッチング素子Ｓ３を、オン抵抗が小さい素子、すなわちスイッチング素子Ｓ１，Ｓ２の直列回路のオン電圧よりも低いオン電圧となる素子とすれば、通流損失を低減することができる。
【００２６】
さらに、スイッチング素子Ｓ３を、炭化ケイ素（ＳｉＣ）で形成されているＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）とするのがよい。ＳｉＣ−ＭＯＳＦＥＴの耐圧をＳｉ−ＩＧＢＴと同一の耐圧とする場合、ＳｉＣ−ＭＯＳＦＥＴは、Ｓｉ−ＩＧＢＴに比べてオン抵抗（オン電圧）を小さくすることができる。したがって、通流損失をさらに低減することができる。
【００２７】
また、ＳｉＣ−ＭＯＳＦＥＴは、高耐圧特性を備えている。したがって、スイッチング素子Ｓ３は、スイッチング素子Ｓ１，Ｓ２の直列回路と同等もしくはそれ以上の耐圧を有しながら、短絡モードにおいて低通流損失の素子として機能する。
【００２８】
さらに、スイッチング素子Ｓ３を、ＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴを複数並列接続して構成するのがよい。複数並列接続の一例として、スイッチング素子Ｓ３をスイッチング素子Ｓ３１，３２の並列接続により構成した実施例を、図７を参照して説明する。
【００２９】
この構成において、並列接続されたスイッチング素子Ｓ３１，Ｓ３２を同時にオンオフ動作させる。この動作により、スイッチング素子Ｓ３１，Ｓ３２のオン抵抗が並列接続されたことになり、より通流損失を低減することができる。また、ＭＯＳＦＥＴおよびＳｉＣ−ＭＯＳＦＥＴのオン抵抗は、正の温度特性を有している。例えば、スイッチング素子Ｓ３１に多くの電流が流れた場合、スイッチング素子Ｓ３１の温度がスイッチング素子３２の温度より高くなる。そうすると、スイッチング素子Ｓ３１のオン電圧がスイッチング素子３２のオン電圧よりも高くなるので、スイッチング素子Ｓ３１に流れていた電流がスイッチング素子Ｓ３２に流れるようになる。この作用により、スイッチング素子Ｓ３１，Ｓ３２に流れる電流のアンバランスが抑制される。
【００３０】
一方、並列接続したスイッチング素子Ｓ３１，Ｓ３２を、交互にオンオフ動作させることもできる。具体的には、充電モード１に移行する前の短絡モードではスイッチング素子Ｓ３１のみをオンさせる。また、充電モード２に移行する前の短絡モードではスイッチング素子Ｓ３２のみをオンさせる。このように動作させても、スイッチング素子Ｓ３１，Ｓ３２の通流損失を低減することができる。
【００３１】
図８は、図７に関連して説明した上記実施例の一部を変形した実施例である。この実施例では、スイッチング素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２が挿入される。このような構成にしても、図７に示した実施例と同様に、短絡モード時の通流損失を低減することができる。
【００３２】
図９は、図７に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。また、図１０は、図８に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。ＭＯＳＦＥＴおよびＳｉＣ−ＭＯＳＦＥＴは、Ｓｉ−ＩＧＢＴに比べて、オン抵抗を小さくすることができる。したがって、図９および図１０に示す実施例のようにスイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、充電モード１時および充電モード２時の通流損失も低減することができる。
【００３３】
さらに、図１〜図１０に示した実施例において、ダイオードＤ１，Ｄ２を、炭化ケイ素（ＳｉＣ）で形成されたＳＢＤ（Schottky Barrier Diode）（ＳｉＣ−ＳＢＤ）とするのがよい。ＳｉＣ−ＳＢＤは、シリコンで形成されたダイオードに比べて、逆回復電流が少ない。したがって、ダイオードＤ１，Ｄ２のスイッチング損失を低減できるのみならず、スイッチング素子Ｓ１〜Ｓ３のスイッチング損失も低減することができる。
【００３４】
次に、昇圧チョッパの一部を複数並列接続する実施例について説明する。
【００３５】
一例として、図７に示した昇圧チョッパの一部を２並列接続した実施例を、図１１を参照して説明する。この実施例において、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２の順に直列接続した第１の回路が、並列接続される。この第１の回路の一方を回路ＣＨ１−１とし、他方を回路ＣＨ１−２とする。回路ＣＨ１−１と回路ＣＨ１−２とを並列接続すると、充電モード１，２のそれぞれにおいて、電流ＩＬが回路ＣＨ１−１と回路ＣＨ１−２とに分流して流れる。
【００３６】
図１２は、図１１に示す実施例の充電モード１において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ１−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ１−１のダイオードＤ１→コンデンサＣ１→回路ＣＨ１−１のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ１−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ１−２のダイオードＤ１→コンデンサＣ１→回路ＣＨ１−２のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。
【００３７】
この実施例では、回路ＣＨ１−１と回路ＣＨ１−２それぞれのダイオードＤ１を、ＳｉＣ−ＳＢＤとするのがよい。ＳｉＣ−ＳＢＤのオン電圧は、正の温度特性を有している。例えば、電流ＩＬ１＞電流ＩＬ２の場合、回路ＣＨ１−１のダイオードＤ２の温度が、回路ＣＨ１−２のダイオードＤ２の温度よりも高くなる。そうすると、回路ＣＨ１−１のダイオードＤ２のオン電圧が、回路ＣＨ１−２のダイオードＤ２のオン電圧よりも高くなるので、回路ＣＨ１−１に流れていた電流ＩＬ１が減少し、回路ＣＨ１−２に流れていた電流ＩＬ２が増加する。このような作用により、充電モード１において、電流ＩＬ１と電流ＩＬ２のアンバランスが抑制される。
【００３８】
図１３は、図１１に示す実施例の充電モード２において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ１−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ１−１のスイッチング素子Ｓ１→コンデンサＣ２→回路ＣＨ１−１のダイオードＤ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ１−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ１−２のスイッチング素子Ｓ１→コンデンサＣ１→回路ＣＨ１−２のダイオードＤ２→端子Ｎ１の経路で流れる。
【００３９】
この実施例では、回路ＣＨ１−１と回路ＣＨ１−２それぞれのダイオードＤ２を、ＳｉＣ−ＳＢＤとするのがよい。充電モード２においても、図１２で説明した充電モード１の場合の電流アンバランス抑制作用と同様の作用により、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。
【００４０】
さらに、ダイオードＤ１，Ｄ２をＳｉＣ−ＳＢＤとすることにより、ダイオードＤ１，Ｄ２のスイッチング損失を低減できるのみならず、スイッチング素子Ｓ１〜Ｓ３のスイッチング損失も低減することができる。
【００４１】
なお、この実施例の短絡モードを構成する回路は、図７に関連して説明した上記実施例の回路と同じである。短絡モードでは、スイッチング素子Ｓ３１，Ｓ３２の一方の素子もしくは両方の素子を、図７に関連して説明した上記実施例と同様に動作させる。したがって、図７に関連して説明した上記実施例と同様に、短絡モード時の通流損失を低減することができる。
【００４２】
図１４は、図１１に関連して説明した上記実施例の一部を変形した実施例である。この実施例では、スイッチング素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２が挿入される。このような構成にしても、図１１に関連して説明した上記実施例と同様、短絡モード時の通流損失を低減することができるとともに、充電モード１，２時の電流アンバランスを抑制することができる。
【００４３】
図１５は、図１１に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。また、図１６は、図１４に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、充電モード１時および充電モード２時の通流損失も低減することができる。
【００４４】
次に、図１７は、図７に示した昇圧チョッパの他の一部を２並列接続した実施例を説明するための図である。この実施例では、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２の順に直列接続した第１の回路とスイッチング素子Ｓ１，Ｓ２の直列回路に並列接続されたスイッチング素子Ｓ３とからなる第３の回路が、並列接続される。第３の回路の一方を回路ＣＨ３−１とし、他方を回路ＣＨ３−２とする。図１７のように回路ＣＨ３−１と回路ＣＨ３−２とを並列接続すると、短絡モード，充電モード１，２のそれぞれで、電流ＩＬは回路ＣＨ３−１と回路ＣＨ３−２とに分流して流れる。
【００４５】
図１８は、図１７に示した実施例の短絡モードにおいて、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ３−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−１のスイッチング素子Ｓ３→端子Ｎ１の経路で流れる。一方、回路ＣＨ３−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−２のスイッチング素子Ｓ３→端子Ｎ１の経路で流れる。
【００４６】
ここで、回路ＣＨ３−１，ＣＨ３−２それぞれのスイッチング素子Ｓ３をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとする。ＭＯＳＦＥＴおよびＳｉＣ−ＭＯＳＦＥＴは、Ｓｉ−ＩＧＢＴに比べて、オン抵抗を小さくすることができる。したがって、短絡モードにおいてスイッチング素子Ｓ３で発生する通流損失を低減することができる。また、ＳｉＣ−ＭＯＳＦＥＴのオン電圧は、正の温度特性を有している。したがって、回路ＣＨ３−１と回路ＣＨ３−２とに分流する電流ＩＬ１，ＩＬ２のアンバランスを抑制することができる。
【００４７】
図１９は、図１７に示した実施例の充電モード１において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ３−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−１のダイオードＤ１→コンデンサＣ１→回路ＣＨ３−１のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ３−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−２のダイオードＤ１→コンデンサＣ１→回路ＣＨ３−２のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。
【００４８】
この実施例では、回路ＣＨ３−１と回路ＣＨ３−２それぞれのダイオードＤ１を、ＳｉＣ−ＳＢＤとするのがよい。ＳｉＣ−ＳＢＤのオン電圧は、正の温度特性を有している。したがって、回路ＣＨ３−１と回路ＣＨ３−２それぞれのダイオードＤ１をＳｉＣ−ＳＢＤとすることにより、充電モード１において、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。
【００４９】
図２０は、図１７に示した実施例の充電モード２において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ３−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−１のスイッチング素子Ｓ１→コンデンサＣ２→回路ＣＨ３−１のダイオードＤ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ３−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→インダクタＬ１→回路ＣＨ３−２のスイッチング素子Ｓ１→コンデンサＣ１→回路ＣＨ３−２のダイオードＤ２→端子Ｎ１の経路で流れる。
【００５０】
この実施例では、回路ＣＨ３−１，ＣＨ３−２それぞれのダイオードＤ２を、ＳｉＣ−ＳＢＤとするのがよい。回路ＣＨ３−１，ＣＨ３−２それぞれのダイオードＤ２をＳｉＣ−ＳＢＤとすることにより、充電モード２において、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。
【００５１】
さらに、ダイオードＤ１，Ｄ２をＳｉＣ−ＳＢＤとすることにより、ダイオードＤ１，Ｄ２のスイッチング損失を低減することができるとともに、スイッチング素子Ｓ１〜Ｓ３のスイッチング損失を低減することができる。
【００５２】
図２１は、図１７に関連して説明した上記実施例の一部を変形した実施例である。この実施例では、回路ＣＨ３−１，ＣＨ３−２それぞれのスイッチン素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２が挿入される。このような構成にしても、図１７に関連して説明した上記実施例と同様、短絡モード時の通流損失を低減することができるとともに、充電モード１，２時の電流アンバランスを抑制することができる。
【００５３】
図２２は、図１７に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。また、図２３は、図２１に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、充電モード１時および充電モード２時の通流損失も低減することができる。
【００５４】
次に、図２４は、図７に示した昇圧チョッパの他の一部を２並列接続した実施例を説明するための図である。この実施例では、第５の回路が並列接続される。第５の回路は、第１の回路と第２の回路とからなる。第１の回路は、ダイオードＤ１，スイッチング素子Ｓ１，スイッチング素子Ｓ２，ダイオードＤ２の順に直列接続した回路である。第２の回路は、スイッチング素子Ｓ１，Ｓ２の直列回路に並列接続されたスイッチング素子Ｓ３とインダクタＬ１とが直列に接続された回路である。第５の回路の一方を回路ＣＨ５−１とし、他方を回路ＣＨ５−２とする。図２４のように回路ＣＨ５−１と回路ＣＨ５−２とを並列接続すると、短絡モード，充電モード１，２のそれぞれで、電流ＩＬは回路ＣＨ５−１と回路ＣＨ５−２とに分流して流れる。
【００５５】
図２５は、図２４に示した実施例の短絡モードにおいて、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ５−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→回路ＣＨ５−１のインダクタＬ１→回路ＣＨ５−１のスイッチング素子Ｓ３→端子Ｎ１の経路で流れる。一方、回路ＣＨ５−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→回路ＣＨ５−２のインダクタＬ１→回路ＣＨ５−２のスイッチング素子Ｓ３→端子Ｎ１の経路で流れる。
【００５６】
ここで、回路ＣＨ５−１，ＣＨ５−２それぞれのスイッチング素子Ｓ３をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとする。スイッチング素子Ｓ３をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、短絡モードにおいてスイッチング素子Ｓ３で発生する通流損失を低減することができる。
【００５７】
図２６は、図２４に示した実施例の充電モード１において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ５−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→回路ＣＨ５−１のインダクタＬ１→回路ＣＨ５−１のダイオードＤ１→コンデンサＣ１→回路ＣＨ５−１のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ５−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→回路ＣＨ５−２のインダクタＬ１→回路ＣＨ５−２の回路ＣＨ５−２のダイオードＤ１→コンデンサＣ１→回路ＣＨ５−２のスイッチング素子Ｓ２→端子Ｎ１の経路で流れる。
【００５８】
この実施例では、回路ＣＨ５−１と回路ＣＨ５−２それぞれのスイッチング素子Ｓ２を、ＳｉＣ−ＭＯＳＦＥＴとするのがよい。ＳｉＣ−ＭＳＯＦＥＴのオン電圧は、正の温度特性を有している。したがって、回路ＣＨ５−１と回路ＣＨ５−２それぞれのスイッチング素子Ｓ２をＳｉＣ−ＳＢＤとすることにより、充電モード１において、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。
【００５９】
図２７は、図２４に示した実施例の充電モード２において、電流ＩＬが流れる経路を説明するための図である。回路ＣＨ５−１には、電流ＩＬの一部である電流ＩＬ１が流れる。電流ＩＬ１は、端子Ｐ１→回路ＣＨ５−１のインダクタＬ１→回路ＣＨ５−１のスイッチング素子Ｓ１→コンデンサＣ２→回路ＣＨ５−１のダイオードＤ２→端子Ｎ１の経路で流れる。一方、回路ＣＨ５−２には、電流ＩＬの一部である電流ＩＬ２（＝ＩＬ−ＩＬ１）が流れる。電流ＩＬ２は、端子Ｐ１→回路ＣＨ５−２のインダクタＬ１→回路ＣＨ５−２のスイッチング素子Ｓ１→コンデンサＣ１→回路ＣＨ５−２のダイオードＤ２→端子Ｎ１の経路で流れる。
【００６０】
この実施例では、回路ＣＨ５−１，ＣＨ５−２それぞれのダイオードＤ２を、ＳｉＣ−ＳＢＤとするのがよい。回路ＣＨ５−１，ＣＨ５−２それぞれのダイオードＤ２をＳｉＣ−ＳＢＤとすることにより、充電モード２において、電流ＩＬ１と電流ＩＬ２のアンバランスを抑制することができる。
【００６１】
さらに、ダイオードＤ１，Ｄ２をＳｉＣ−ＳＢＤとすることにより、ダイオードＤ１，Ｄ２のスイッチング損失を低減することができるとともに、スイッチング素子Ｓ１〜Ｓ３のスイッチング損失を低減することができる。
【００６２】
図２８は、図２４に関連して説明した上記実施例の一部を変形した実施例である。この実施例では、回路ＣＨ５−１，ＣＨ５−２それぞれのスイッチン素子Ｓ２とダイオードＤ２との接続点と端子Ｎ１との間にインダクタＬ２が挿入される。このような構成にしても、図２４に関連して説明した上記実施例と同様、短絡モード時の通流損失を低減することができるとともに、充電モード１，２時の電流アンバランスを抑制することができる。
【００６３】
図２９は、図２４に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。また、図３０は、図２８に示す実施例において、スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴに置き換えた実施例である。スイッチング素子Ｓ１，Ｓ２をＭＯＳＦＥＴもしくはＳｉＣ−ＭＯＳＦＥＴとすれば、充電モード１時および充電モード２時の通流損失も低減することができる。
【符号の説明】
【００６４】
Ｌ１，Ｌ２・・・インダクタ
Ｓ１〜Ｓ３・・・スイッチング素子
Ｓ３１，Ｓ３２・・・スイッチング素子
Ｄ１，Ｄ２・・・ダイオード
Ｃ１，Ｃ２・・・コンデンサ
【図１】
2015167433.tif 000003
【図２】
2015167433.tif 000004
【図３】
2015167433.tif 000005
【図４】
2015167433.tif 000006
【図５】
2015167433.tif 000007
【図６】
2015167433.tif 000008
【図７】
2015167433.tif 000009
【図８】
2015167433.tif 000010
【図９】
2015167433.tif 000011
【図１０】
2015167433.tif 000012
【図１１】
2015167433.tif 000013
【図１２】
2015167433.tif 000014
【図１３】
2015167433.tif 000015
【図１４】
2015167433.tif 000016
【図１５】
2015167433.tif 000017
【図１６】
2015167433.tif 000018
【図１７】
2015167433.tif 000019
【図１８】
2015167433.tif 000020
【図１９】
2015167433.tif 000021
【図２０】
2015167433.tif 000022
【図２１】
2015167433.tif 000023
【図２２】
2015167433.tif 000024
【図２３】
2015167433.tif 000025
【図２４】
2015167433.tif 000026
【図２５】
2015167433.tif 000027
【図２６】
2015167433.tif 000028
【図２７】
2015167433.tif 000029
【図２８】
2015167433.tif 000030
【図２９】
2015167433.tif 000031
【図３０】
2015167433.tif 000032
【図３１】
2015167433.tif 000033