(57)【要約】【課題】ターンオン電圧をより低下させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供する。【解決手段】ＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３上に形成されると共にＩｎＧａＡｓからなるベース層１０４と、ベース層１０４上に形成されると共にＩｎＧａＰからなるエミッタ層１０５と、を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００において、ベース層１０４は、コレクタ層１０３からエミッタ層１０５に向けてＩｎ組成が低下しているものである。【選択図】図１
2015225883.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓからなるコレクタ層と、
前記コレクタ層上に形成されると共にＩｎＧａＡｓからなるベース層と、
前記ベース層上に形成されると共にＩｎＧａＰからなるエミッタ層と、
を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
前記ベース層は、前記エミッタ層から前記コレクタ層に向けてＩｎ組成が低下していることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項２】
前記ベース層は、Ｉｎ組成の最大値と最小値との差が０．０６以下である請求項１に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項３】
前記ベース層は、前記エミッタ層から前記コレクタ層に亘るＩｎ組成の平均値が０．１６以上０．２２以下である請求項１又は２に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項４】
前記ベース層は、前記エミッタ層との界面におけるＩｎ組成が０．２０である請求項１から３の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項５】
前記ベース層は、膜厚が臨界膜厚以下である請求項１から４の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項６】
前記ベース層は、前記エミッタ層から前記コレクタ層に向けてＩｎ組成が連続的又は段階的に低下している請求項１から５の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項７】
請求項１から６の何れか一項に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを使用して作製されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体トランジスタ用エピタキシャルウェハ及び半導体トランジスタに係り、特に、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【０００２】
ＩＩＩ−Ｖ族化合物半導体が使用されたヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor；ＨＢＴ）としては、電流利得や電流注入効率を向上させるために、ワイドバンドギャップ半導体であるＩｎＧａＰからなるエミッタ層を採用し、その他の層がＧａＡｓからなるＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタが広く利用されている。
【０００３】
このようなＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタでは、ＧａＡｓよりもバンドギャップが小さいＩｎＧａＡｓからなるベース層を採用することにより、ターンオン電圧を低下させることが可能となる（例えば、特許文献１から３を参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２７３１１８号公報
【特許文献２】特開２００５−１５０４８７号公報
【特許文献３】特開平３−１２４０３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
前記の通り、ＧａＡｓからなるベース層に代えてＩｎＧａＡｓからなるベース層を採用することでターンオン電圧を低下させることができるが、この場合、ベース層を構成するＩｎＧａＡｓとその他の層（エミッタ層を除く）を構成するＧａＡｓとの格子定数が異なることになるため、ベース層の膜厚を増加させていくに連れて歪みの蓄積が増える。
【０００６】
そして、ベース層がある膜厚（以下、臨界膜厚という）を超えると、歪みの蓄積に耐えきれず、歪みを緩和させるために転位が発生し、転位の発生に伴って結晶性が悪化することにより、ターンオン電圧が増加してしまう。
【０００７】
そこで、本発明の目的は、ターンオン電圧をより低下させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
この目的を達成するために創案された本発明は、ＧａＡｓからなるコレクタ層と、前記コレクタ層上に形成されると共にＩｎＧａＡｓからなるベース層と、前記ベース層上に形成されると共にＩｎＧａＰからなるエミッタ層と、を備えるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記ベース層は、前記エミッタ層から前記コレクタ層に向けてＩｎ組成が低下しているヘテロ接合バイポーラトランジスタ用エピタキシャルウェハである。
【０００９】
前記ベース層は、Ｉｎ組成の最大値と最小値との差が０．０６以下であると良い。
【００１０】
前記ベース層は、前記エミッタ層から前記コレクタ層に亘るＩｎ組成の平均値が０．１６以上０．２２以下であると良い。
【００１１】
前記ベース層は、前記エミッタ層との界面におけるＩｎ組成が０．２０であると良い。
【００１２】
前記ベース層は、膜厚が臨界膜厚以下であると良い。
【００１３】
前記ベース層は、前記エミッタ層から前記コレクタ層に向けてＩｎ組成が連続的又は段階的に低下していると良い。
【００１４】
また、本発明は、前記ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを使用して作製されているヘテロ接合バイポーラトランジスタである。
【発明の効果】
【００１５】
本発明によれば、ターンオン電圧をより低下させることが可能なヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの構造を示す模式図である。
【図２】本発明の実施の形態に係るヘテロ接合バイポーラトランジスタの構造を示す模式図である。
【図３】ベース層におけるＩｎ組成の最大値と最小値との差を変化させたときのＩｎ組成の平均値とターンオン電圧との関係を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
【００１８】
図１に示すように、本発明の好適な実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００は、半絶縁性ＧａＡｓからなる基板１０１と、基板１０１上に形成されると共にＧａＡｓからなるサブコレクタ層１０２と、サブコレクタ層１０２上に形成されると共にＧａＡｓからなるコレクタ層１０３と、コレクタ層１０３上に形成されると共にＩｎＧａＡｓからなるベース層１０４と、ベース層１０４上に形成されると共にＩｎＧａＰからなるエミッタ層１０５と、エミッタ層１０５上に形成されると共にＧａＡｓからなるエミッタコンタクト層１０６と、エミッタコンタクト層１０６上に形成されると共にＩｎＧａＡｓからなる第１のノンアロイ層１０７と、第１のノンアロイ層１０７上に形成されると共にＩｎＧａＡｓからなる第２のノンアロイ層１０８と、を備えており、ベース層１０４は、エミッタ層１０５からコレクタ層１０３に向けてＩｎ組成が低下していることを特徴とする。
【００１９】
即ち、内部電界を減少させるために、エミッタ層１０５からコレクタ層１０３に向けてＩｎ組成が増加している正傾斜のＩｎ組成プロファイルとすることは従来から知られているが（例えば、特許文献３を参照）、本発明では、これとは真逆のＩｎ組成プロファイルとすることが重要である。
【００２０】
ターンオン電圧を低下させるという観点から言えば、ベース層１０４とエミッタ層１０５との界面におけるエネルギ障壁を低くすることを目的として、ベース層１０４のＩｎ組成を単に増加させれば良いが、ベース層１０４のＩｎ組成を増加させていくに連れて歪みの蓄積が増え、ベース層１０４のＩｎ組成がある値を超えると、転位の発生に伴って結晶性が悪化してターンオン電圧が逆に上昇してしまう。
【００２１】
この点、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００では、エミッタ層１０５からコレクタ層１０３に向けてベース層１０４のＩｎ組成が低下しているため、即ち、エミッタ層１０５との界面におけるベース層１０４のＩｎ組成を高くすることでターンオン電圧を低下させると共に、コレクタ層１０３との界面におけるベース層１０４のＩｎ組成を低くすることで格子定数が異なることに起因する歪みの蓄積を抑制することができるため、歪みの蓄積を最小限に抑制して転位の発生に伴う結晶性の悪化を防止しつつ、ターンオン電圧をより低下させることが可能となる。
【００２２】
このとき、ベース層１０４は、Ｉｎ組成の最大値と最小値との差が０．０６以下であることが好ましい。ベース層１０４におけるＩｎ組成の最大値と最小値との差が０．０６を超える場合、ベース層１０４の内部電界が逆方向に大きくなることで電流が減少し、ベース層１０４のＩｎ組成がエミッタ層１０５からコレクタ層１０３に亘って均一である従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハよりもターンオン電圧が上昇してしまうからである。
【００２３】
また、ベース層１０４は、エミッタ層１０５からコレクタ層１０３に亘るＩｎ組成の平均値が０．１６以上０．２２以下であることが好ましく、特に、ターンオン電圧を最大で１０ｍＶも低下させることができる０．１８以上０．２０以下であることが望ましい。エミッタ層１０５からコレクタ層１０３に亘るＩｎ組成の平均値を０．１６よりも小さくするか、又は０．２２よりも大きくすると、ベース層１０４におけるＩｎ組成の最大値と最小値との差を０．０６以下としても、ベース層１０４とエミッタ層１０５との界面におけるエネルギ障壁を十分に低くすることができず、また転位の発生に伴って結晶性が悪化するため、従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハよりもターンオン電圧が上昇してしまうからである。
【００２４】
更に、ベース層１０４は、エミッタ層１０５との界面におけるＩｎ組成が０．２０であることが好ましい。従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハでは、ベース層１０４のＩｎ組成を０．１８とすることでターンオン電圧を最小とすることができるため、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００でも、エミッタ層１０５との界面におけるベース層１０４のＩｎ組成を０．１８にすることでターンオン電圧を従来と同等にすることができると考えられ、０．２０でターンオン電圧を最小とすることができるからである。
【００２５】
また、ベース層１０４は、膜厚が臨界膜厚以下であることが好ましい。前記の通り、ベース層１０４の膜厚が臨界膜厚を超えると、歪みの蓄積に耐えきれず、歪みを緩和させるために転位が発生し、転位の発生に伴って結晶性が悪化することにより、ターンオン電圧が上昇してしまうからである。
【００２６】
なお、ベース層１０４は、エミッタ層１０５からコレクタ層１０３に向けてＩｎ組成が連続的又は段階的に低下している。例えば、エミッタ層１０５からコレクタ層１０３に向けてベース層１０４のＩｎ組成を一様に変化させたり、エミッタ層１０５との界面付近でベース層１０４のＩｎ組成を大きく変化させたり、又はＩｎ組成が傾斜している層とＩｎ組成が均一である層とを積層してベース層１０４を形成したりしても構わない。
【００２７】
以上の構成により、本実施の形態に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００によれば、ターンオン電圧をより低下させることが可能となる。
【００２８】
図２に示すように、ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ１００を使用して、サブコレクタ層１０２上にコレクタ電極２０１を形成し、ベース層１０４上にベース電極２０２を形成し、第２のノンアロイ層１０８上にエミッタ電極２０３を形成することにより、ヘテロ接合バイポーラトランジスタ２００が得られる。
【００２９】
このヘテロ接合バイポーラトランジスタ２００によれば、ターンオン電圧をより低下させることが可能となる。
【実施例】
【００３０】
以下、本発明における数値限定の根拠について説明する。
【００３１】
ここでは、エピタキシャル層がｎ型である場合には「ｎ」を付記し、ｐ型である場合には「ｐ」を付記する。また、相対的な不純物濃度が高い場合には「+」、低い場合には「-」と記載する。
【００３２】
本発明者は、有機金属気相成長（Metal Organic Vapor Phase Epitaxy；ＭＯＶＰＥ）法により、半絶縁性ＧａＡｓからなる基板上に、ｎ+−ＧａＡｓからなるサブコレクタ層と、ｎ-−ＧａＡｓからなるコレクタ層と、ｐ+−ＩｎxＧａ1-xＡｓからなるベース層と、ｎ-−Ｉｎ0.484Ｇａ0.516Ｐからなるエミッタ層と、ｎ+−ＧａＡｓからなるエミッタコンタクト層と、ｎ+−Ｉｎ0.5Ｇａ0.5Ａｓからなる第１のノンアロイ層と、ｎ+−Ｉｎ0.5→0Ｇａ0.5→1Ａｓからなる第２のノンアロイ層と、を順にエピタキシャル成長させてヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを作製した。
【００３３】
このとき、サブコレクタ層の膜厚を５００ｎｍとすると共にキャリア濃度を３×１０18ｃｍ-3とし、コレクタ層の膜厚を５００ｎｍとすると共にキャリア濃度を１×１０16ｃｍ-3とし、ベース層の膜厚を５０ｎｍとすると共にキャリア濃度を４×１０19ｃｍ-3とし、エミッタ層の膜厚を３０ｎｍとすると共にキャリア濃度を３×１０17ｃｍ-3とし、エミッタコンタクト層の膜厚を１００ｎｍとすると共にキャリア濃度を３×１０18ｃｍ-3とし、第１のノンアロイ層の膜厚を４０ｎｍとすると共にキャリア濃度を２×１０19ｃｍ-3とし、第２のノンアロイ層の膜厚を４０ｎｍとすると共にキャリア濃度を２×１０19ｃｍ-3とし、ベース層のＩｎ組成ｘをエミッタ層からコレクタ層１０３に向けて均一とすると共に０．１０，０．１２，０．１４，０．１６，０．１８，０．２０，０．２２と変化させたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハをそれぞれ作製し、これらのヘテロ接合バイポーラトランジスタ用エピタキシャルウェハについてターンオン電圧を測定した。
【００３４】
次に、エミッタ層からコレクタ層に向けてベース層のＩｎ組成ｘが低下しているヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを作製した。
【００３５】
このとき、表１に示すように、ベース層におけるＩｎ組成ｘの最大値と最小値との差を０．０４，０．０６，０．０８，０．１０と変化させると共に、その４種類についてエミッタ層からコレクタ層に亘るベース層のＩｎ組成ｘの平均値を０．１０，０．１２，０．１４，０．１６，０．１８，０．２０，０．２２と変化させたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハをそれぞれ作製し、これらのヘテロ接合バイポーラトランジスタ用エピタキシャルウェハについてターンオン電圧を測定した。
【００３６】
【表１】
2015225883.tif 000003
【００３７】
これらの結果を図３に示す。図３から分かるように、ベース層のＩｎ組成ｘを増加させていくに連れてターンオン電圧が低下していき、Ｉｎ組成ｘが０．１８でターンオン電圧は最小となり、それ以上にＩｎ組成ｘを増加させていくと、逆にターンオン電圧は上昇する。これは、Ｉｎ組成ｘが０．１８を超えると、臨界膜厚が薄くなるため、ベース層の膜厚を５０ｎｍとした場合、ベース層の膜厚が臨界膜厚を超えてしまい、結晶性が悪化するからであると考えられる。
【００３８】
なお、Ｉｎ組成ｘが０．１８でターンオン電圧が最小となるが、このときのエミッタ層との界面におけるベース層のＩｎ組成は０．２０である。
【００３９】
以上の結果から、本発明では、エミッタ層との界面におけるベース層のＩｎ組成ｘを０．２０に規定した。
【００４０】
また、同様に、エミッタ層からコレクタ層に亘るベース層のＩｎ組成ｘの平均値を増加させていくに連れてターンオン電圧が低下していき、Ｉｎ組成ｘの平均値が０．１８でターンオン電圧は最小となり、それ以上にＩｎ組成ｘの平均値を増加させていくと、逆にターンオン電圧は上昇する。
【００４１】
そして、ベース層におけるＩｎ組成ｘの最大値と最小値との差が０．０６以下であり、且つエミッタ層からコレクタ層に亘るＩｎ組成ｘの平均値が０．１６以上０．２２以下であれば、ターンオン電圧を従来技術に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおけるターンオン電圧の最小値以下に低下させることができる。
【００４２】
以上の結果から、本発明では、ベース層におけるＩｎ組成ｘの最大値と最小値との差を０．０６以下に規定すると共に、エミッタ層からコレクタ層に亘るベース層のＩｎ組成ｘの平均値を０．１６以上０．２２以下に規定した。
【符号の説明】
【００４３】
１００  ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
１０１  基板
１０２  サブコレクタ層
１０３  コレクタ層
１０４  ベース層
１０５  エミッタ層
１０６  エミッタコンタクト層
１０７  第１のノンアロイ層
１０８  第２のノンアロイ層
【図１】
2015225883.tif 000004
【図２】
2015225883.tif 000005
【図３】
2015225883.tif 000006