(57)【要約】      （修正有）【課題】開口率の低下を抑制しつつ、ラビング処理を行いやすいアレイ基板を提供する。【解決手段】ソース配線３０は、基板よりも上層に設けられ、該基板の主面に沿って蛇行しながら全体として第１方向に延在する。配向膜９０はソース配線３０よりも上層に設けられ、液晶の配向方向を規定する。配向膜９０の表面には、ソース配線３０に沿った第１突部が形成される。第１方向に平行かつ該基板に垂直であり、ソース配線３０を通る断面において、該第１突部の該第１方向の一方側の傾斜端面９０ａの傾斜が、該第１突部の他方側の傾斜端面９０ｂの傾斜の各々よりも急峻である。【選択図】図５
2015225149.tif 000002
【特許請求の範囲】
【請求項１】
対向基板とともに液晶を挟持するアレイ基板であって、
基板と、
前記基板よりも上層に設けられ、前記基板の主面に沿って蛇行しながら全体として第１方向に延在する第１配線と、
前記第１配線よりも上層に設けられ、前記液晶の配向方向を規定する配向膜と
を備え、
前記配向膜の表面には、前記主面の法線方向へ突出した第１突部が形成され、前記第１突部は前記第１配線に沿って蛇行して延在し、
前記第１方向に平行かつ前記基板に垂直であり、前記第１配線を通る断面において、前記第１突部が前記第１方向に沿って複数現れ、前記第１突部の各々において、前記第１方向の一方側の端面の傾斜が、前記第１突部の他方側の端面の傾斜よりも急峻である、液晶表示装置用アレイ基板。
【請求項２】
少なくとも前記法線方向において前記第１配線と隣接し、平面視で前記第１配線に沿って延在する突部形成補助部を備え、
前記突部形成補助部は、前記断面において、前記第１方向に沿う幅が前記基板から離れるにしたがって段階的に狭くなる第２突部を、前記第１配線と一体で形成し、
前記第２突部の前記一方側の階段状斜面の前記第１方向に沿う距離は、前記第２突部の前記他方側の階段状斜面の前記第１方向に沿う距離よりも短く、
前記第１突部は前記第２突部の形状を反映して突出する、請求項１に記載の液晶表示装置用アレイ基板。
【請求項３】
前記第１配線および前記突部形成補助部は互いに異なる幅を有して、同じパターンで延在し、
前記第１配線および前記突部形成補助部のうち、前記第１方向に沿う幅が狭い方が、前記第１方向に沿う幅が広い方よりも、前記第１方向の前記一方側にずれて形成される、請求項２に記載の液晶表示装置用アレイ基板。
【請求項４】
前記第１配線または前記突部形成補助部は、自身の蛇行の屈曲部において前記主面に沿って滑らかに延在する、請求項２または３に記載の液晶表示装置用アレイ基板。
【請求項５】
前記突部形成補助部は、いずれも前記主面に平行であって、かつ前記第１方向に対して互いに反対側に傾斜する第１傾斜方向および第２傾斜方向に沿って、それぞれ延在する第１部分および第２部分を、前記第１方向において交互に有し、
前記第１部分および前記第２部分は、前記基板に平行かつ前記第１方向に垂直な第２方向において互いにずれて連結される、請求項２または３に記載の液晶表示装置用アレイ基板。
【請求項６】
前記第１配線は、いずれも前記主面に平行であって、かつ前記第１方向に対して互いに反対側に傾斜する第１傾斜方向および第２傾斜方向に沿って、それぞれ延在する第３部分および第４部分を、前記第１方向において交互に有し、
前記第３部分および前記第４部分は、前記基板に平行かつ前記第１方向に垂直な第２方向において互いにずれて連結される、請求項２，３，５のいずれか一つに記載の液晶表示装置用アレイ基板。
【請求項７】
前記第１配線の屈曲部の前記第１方向および前記法線方向に垂直な方向に沿う幅は、他の部分における幅以上である、請求項１から５のいずれか一つに記載の液晶表示装置用アレイ基板。
【請求項８】
絶縁膜を介して前記第１配線と交差して延在する第２配線と、
前記第１配線と前記第２配線との交差部に形成されるトランジスタと
を備え、
前記突部形成補助部は前記トランジスタの半導体膜と同じ組成の半導体層を有する、請求項２から６のいずれか一つに記載の液晶表示装置用アレイ基板。
【請求項９】
対向基板とともに液晶を挟持するアレイ基板の製造方法であって、
基板の主面に沿って蛇行しながら第１方向に延在する第１配線を設ける工程と、
少なくとも前記基板の法線方向において前記第１配線と隣接し、平面視で前記第１配線に沿って蛇行して延在し、前記第１方向に平行かつ前記基板に垂直であり、前記第１配線を通る断面において、前記第１方向に沿う幅が前記基板から離れるに従って段階的に狭くなる第１突部を、前記第１配線と一体で形成する突部形成補助部を設ける工程と、
ラビング処理前の配向膜を、前記第１配線および前記突部形成補助部の上層に設ける工程と、
前記第１方向の一方側から他方側へとラビングローラーを移動させて、ラビング処理前の前記配向膜にラビング処理を施す工程と
を備え、
前記断面において前記第１突部が前記第１方向に沿って複数現れ、前記第１突部の各々において、前記他方側の階段状斜面の前記第１方向に沿う距離は、前記一方側の階段状斜面の前記第１方向に沿う距離よりも長い、液晶表示装置用アレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置用アレイ基板および液晶表示装置用アレイ基板の製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、対向基板と液晶とアレイ基板とを備えている。対向基板とアレイ基板との間に液晶が配置され、この液晶には、アレイ基板によって表示電圧が印加される。アレイ基板は複数のゲート配線と複数のソース配線を有している。各ゲート配線と各ソース配線とは絶縁層を介して交差する。ゲート配線およびソース配線の上層には配向膜が形成されており、この配向膜は、表示電圧が印加されていない状態での液晶の配向状態を規定する。
【０００３】
配向膜の表面には、自身の下層の段差に依存した段差が形成され、例えばソース配線に対向する部分において突部が形成される。また、この配向膜には、製造時においてラビング処理が施される。ラビング処理は、表面に布が取り付けられたラビングローラーを回転させながら配向膜の表面を当該布で擦ることにより、行われる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１１３１２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
In Plane Switching方式またはFFS(Fringe Field Switching)方式といった基板面に概ね平行な横電界を液晶に発生させて液晶を駆動する横電界方式の液晶表示装置において、いわゆるマルチドメイン型の画素を採用することがある。このようなマルチドメイン型の画素は例えば屈曲形状を有している。より具体的には、各画素は、例えば２つの平行四辺形を、その一辺に対して線対称に連結した形状を有する。このようなマルチドメイン型の画素において、当該一辺で区分される２つの領域は、互いに異なる方向に液晶を配向させる。これにより、視野角を広げることができるのである。
【０００６】
また、各画素の一対の辺が屈曲することになるので、当該辺に沿うソース配線も屈曲しながら延在する（すなわち蛇行する）こととなる。
【０００７】
さて上述のように配向膜の表面には、ソース配線に起因した突部が形成される。よってこの突部も、ソース配線のパターンに応じて、屈曲しながら延在することとなる。このような配向膜に対してラビング処理を施すときには、配向膜の突部を形成する傾斜端面のうち、ラビング方向の下流側の傾斜端面において、ラビングローラーが接触しにくい。この点は、実施の形態で詳細に述べる。
【０００８】
そして当該傾斜端面においてラビング処理が不十分になると、当該傾斜端面に対応する液晶の配向状態が所望の配向状態にならない。これにより表示性能の低下（光漏れ、コントラスト低下など）を招く。
【０００９】
このような問題を解決するために、特許文献１では、配向膜の突部を十分に覆う程度の幅を有する遮光層（ブラックマトリックス）を設ける。これにより、配向膜の突部にラビング処理が不十分な領域があったとしても、その領域を通る光は遮光層によって遮光される。したがって、配向異常に起因する表示性能の低下を防止できる。しかしながら、遮光層の幅の増大は開口率の低下を招き、輝度特性を犠牲にする。
【００１０】
この発明は上記のような問題点を解決するためになされたもので、開口率の低下を抑制しつつ、ラビング処理を行いやすいアレイ基板を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明にかかる液晶表示装置用アレイ基板は、対向基板とともに液晶を挟持するアレイ基板であって、基板と、前記基板よりも上層に設けられ、前記基板の主面に沿って蛇行しながら全体として第１方向に延在する第１配線と、前記第１配線よりも上層に設けられ、前記液晶の配向方向を規定する配向膜とを備え、前記配向膜の表面には、前記主面の法線方向へ突出した第１突部が形成され、前記第１突部は前記第１配線に沿って蛇行して延在し、前記第１方向に平行かつ前記基板に垂直であり、前記第１配線を通る断面において、前記第１突部が前記第１方向に沿って複数現れ、前記第１突部の各々において、前記第１方向の一方側の端面の傾斜が、前記第１突部の他方側の端面の傾斜よりも急峻である。
【００１２】
本発明にかかる液晶表示装置用アレイ基板の製造方法は、対向基板とともに液晶を挟持するアレイ基板の製造方法であって、基板の主面に沿って蛇行しながら第１方向に延在する第１配線を設ける工程と、少なくとも前記基板の法線方向において前記第１配線と隣接し、平面視で前記第１配線に沿って蛇行して延在し、前記第１方向に平行かつ前記基板に垂直であり、前記第１配線を通る断面において、前記第１方向に沿う幅が前記基板から離れるに従って段階的に狭くなる第１突部を、前記第１配線と一体で形成する突部形成補助部を設ける工程と、ラビング処理前の配向膜を、前記第１配線および前記突部形成補助部の上層に設ける工程と、前記第１方向の一方側から他方側へとラビングローラーを移動させて、ラビング処理前の前記配向膜にラビング処理を施す工程とを備え、前記断面において前記第１突部が前記第１方向に沿って複数現れ、前記第１突部の各々において、前記他方側の階段状斜面の前記第１方向に沿う距離は、前記一方側の階段状斜面の前記第１方向に沿う距離よりも長い。
【発明の効果】
【００１３】
本発明にかかる液晶表示装置用アレイ基板および製造方法によれば、端面傾斜の急峻な側からラビング処理を行うことで、配向膜のラビング処理を行いやすい。しかも開口率の低下を抑制できる。
【図面の簡単な説明】
【００１４】
【図１】液晶表示装置の構成の一例を概念的に示す断面図である。
【図２】液晶表示装置のアレイ基板の一部の一例を概念的に示す平面図である。
【図３】液晶表示装置のアレイ基板の一部の一例を概念的に示す平面図である。
【図４】アレイ基板の一部の一例を概念的に示す平面図である。
【図５】アレイ基板の一部の一例を概念的に示す断面図である。
【図６】アレイ基板の一部の一例を概念的に示す平面図である。
【図７】比較例にかかるアレイ基板の一部を概念的に示す断面図である。
【図８】比較例にかかるアレイ基板の一部を概念的に示す断面図である。
【図９】アレイ基板の一部の他の一例を概念的に示す断面図である。
【図１０】比較例にかかるアレイ基板の一部の一例を概念的に示す断面図である。
【図１１】アレイ基板の一部の他の一例を概念的に示す断面図である。
【図１２】アレイ基板の一部の一例を概念的に示す平面図である。
【図１３】アレイ基板の一部の他の一例を概念的に示す平面図である。
【図１４】アレイ基板の一部の他の一例を概念的に示す平面図である。
【図１５】アレイ基板の一部の他の一例を概念的に示す平面図である。
【発明を実施するための形態】
【００１５】
実施の形態１．
＜液晶表示装置＞
図１は、本発明にかかる実施の形態１のアレイ基板１を有する液晶表示装置１００の概念的な構成の一例を示している。液晶表示装置１００はアレイ基板１と対向基板２と液晶３とを備えている。アレイ基板１は対向基板２とともに液晶３を挟持して液晶表示装置１００を形成する。アレイ基板１は、液晶３に対して画素ごとに表示電圧を印加するための構成（後述）を有している。対向基板２には例えばカラーフィルタが画素ごとに設けられる。
【００１６】
液晶３には画素ごとに表示電圧が印加されて、その配向状態が制御される。液晶表示装置１００には不図示のバックライトからの光が透過する。液晶３を透過する光の偏光状態は液晶３の配向状態に応じて変化する。アレイ基板１および対向基板２にはそれぞれ偏光層１１，２１が設けられているので、配向状態に応じた光の強度が画素ごとに液晶表示装置１００を通過することになる。これにより、液晶表示装置１００は画像を表示することができる。
【００１７】
＜アレイ基板＞
図２は、アレイ基板１において一つの画素に対応する部分を概念的に例示する平面図であり、図３は、アレイ基板１に設けられる共通電極８０（後述）を省略した図である。図４は、図２の断面線Ｐ１−Ｐ２における断面図である。
【００１８】
なお、本発明は例えば任意の横電界方式の液晶表示装置に適用することが可能である。本実施の形態１では、横電界方式の液晶表示装置の一例として、透過率を高くできるＦＦＳ方式の液晶表示装置へ適用した場合について説明を行う。
【００１９】
アレイ基板１は、透明の基板（例えばガラス基板）１０を有しており、この基板１０の主面（液晶３側の主面）上に多層膜が設けられる。この多層膜は例えば後述する各構成によって形成される。
【００２０】
アレイ基板１に設けられる多層膜は、ゲート配線２０、ソース配線３０および共通配線６０を備えている。図２，３の例示では、ゲート配線２０は横方向Ｄ２に沿って延在している。このゲート配線２０は複数設けられ、これらが縦方向Ｄ１において間隔を空けて設けられる。複数のゲート配線２０は互いに並行して延在する。共通配線６０は、例えばゲート配線２０と同一層に、ゲート配線２０と並ぶように並行に形成されている。共通配線６０は、基準電位を共通電極８０（後述）に供給する役割を担う。ゲート配線２０および共通配線６０は、例えば、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ若しくはＡｇ等の金属、これらの合金の単層膜、又はこれらの積層膜により構成することができる。
【００２１】
ソース配線３０はゲート配線２０と交差するように配設される。ソース配線３０とゲート配線２０との間、および、ソース配線３０と共通配線６０との間には、後に詳述するゲート絶縁膜４２が形成される。ソース配線３０は全体として縦方向Ｄ１に延在するものの、蛇行して延在する。図２，３の例示では、ソース配線３０は一つの画素の略中央において屈曲しており、アレイ基板１の全体では縦方向Ｄ１に蛇行することとなる。このソース配線３０は複数設けられており、これらは横方向Ｄ２において間隔を空けて形成されている。複数のソース配線３０は互いに並行して延在する。ソース配線３０は、例えば、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ｎｉ、Ｃｕ、Ａｕ若しくはＡｇ等の金属、これらの合金の単層膜、又はこれらの積層膜により構成することができる。
【００２２】
例えばソース配線３０は一つの画素の縦方向Ｄ１における中央において曲がる。より具体的な一例として、ソース配線３０は、スイッチング素子Ｓ１に近い位置から縦方向Ｄ１の一方側（紙面上側）に遠ざかるにしたがって、縦方向Ｄ１に対して傾斜した第１傾斜方向（紙面左上−右下方向）Ｄ１２に沿って延在し、画素の縦方向Ｄ１の中央で屈曲して、その後、縦方向Ｄ１に対して第１傾斜方向Ｄ１２とは反対側に傾斜した第２傾斜方向（紙面右上−左下方向）Ｄ１１に沿って延在している。
【００２３】
各ゲート配線２０および各ソース配線３０によって囲まれる領域が画素に相当し、アレイ基板１の全体において複数の画素がアレイ状に配置されることとなる。
【００２４】
ゲート配線２０およびソース配線３０の交差部には、スイッチング素子（例えば薄膜トランジスタ、TFT: Thin Film Transistor）Ｓ１が設けられる。スイッチング素子Ｓ１は、ゲート電極２２、ソース電極３２、ドレイン電極５２、ゲート絶縁膜４２、半導体膜４０およびオーミックコンタクト層４１，４３等を備えている。
【００２５】
ゲート電極２２は、ゲート配線２０の一部であり、その縦方向Ｄ１に沿う幅がゲート配線２０の幅よりも広く形成されている。ゲート絶縁膜４２はゲート配線２０、ゲート電極２２および共通配線６０の上に設けられている。ゲート絶縁膜４２は例えば酸化膜または窒化膜等により構成される。半導体膜４０は、少なくともゲート電極２２の一部と対向する領域において、ゲート絶縁膜４２の上に設けられる。オーミックコンタクト層４１，４３は、少なくともゲート電極２２と対向する領域において半導体膜４０の上に設けられており、これらは縦方向Ｄ１において互いに離間する。オーミックコンタクト層４１，４３は例えば次のように形成される。まず半導体膜４０を構成するための半導体層が形成され、次に当該半導体層の上部に不純物を注入する。そして、当該上部の一部を除去する。当該一部によって離間された部分が、それぞれオーミックコンタクト層４１，４３となる。また、半導体層のうちオーミックコンタクト層４１，４３に覆われた（基板１０側の）部分が半導体膜４０となり、オーミックコンタクト層４１，４３の間で露出した部分が半導体膜４０のチャネル部となる。
【００２６】
ソース電極３２は、ソース配線３０から分岐して横方向Ｄ２に沿って延在しており、オーミックコンタクト層４１の上に設けられる。ドレイン電極５２はオーミックコンタクト層４３の上に設けられる。
【００２７】
ドレイン電極５２の上には画素電極７０が設けられる。画素電極７０は、液晶３へと表示電圧を印加するための板状（平面状）の電極であり、画素ごとに設けられる。より具体的には、画素電極７０はゲート配線２０およびソース配線３０によって囲まれる画素領域に設けられる。画素電極７０はＩＴＯ（Indium Tin Oxide）またはＩＺＯ（Indium Zinc Oxide）膜等の透明導電膜によって構成される。図２の例示では、ソース配線３０の屈曲形状に応じて、画素電極７０も屈曲した形状を有することとなる。ここでは、画素電極７０は、２つの平行四辺形を、その一辺に対して線対称になるように連結した形状を有している。
【００２８】
なお、画素電極７０は必ずしもドレイン電極５２の上に直接形成される必要はない。例えば絶縁膜（不図示）に設けたコンタクトホールを介してドレイン電極５２に電気的に接続されてよい。また画素電極７０はドレイン電極５２の下層に形成されてもよい。例えば画素電極７０が半導体層と同層に形成され、ドレイン電極５２が半導体膜４０および画素電極７０の上に形成されてもよい。
【００２９】
スイッチング素子Ｓ１および画素電極７０の上には、層間絶縁膜７８が設けられる。層間絶縁膜７８は、例えば、酸化膜もしくは窒化膜等の絶縁膜の単層膜、又はこれらの積層膜により構成することができる。
【００３０】
層間絶縁膜７８の上には、例えばスイッチング素子Ｓ１と対向する領域を除いて、共通電極８０が設けられる。共通電極８０は例えばＩＴＯまたはＩＺＯ等の透明導電膜により構成されており、コンタクトホール６８を介して、共通配線６０に接続される。共通電極８０には共通配線６０を介して共通電位が印加される。
【００３１】
共通電極８０には、画素電極７０と対向する領域において複数のスリット８２が形成されている。スリット８２は、全体として縦方向Ｄ１に延在するものの、ソース配線３０と同様に屈曲して延在する。複数のスリット８２は横方向Ｄ２において間隔を空けて配置される。
【００３２】
ゲート配線２０、ソース配線３０、スイッチング素子Ｓ１、画素電極７０、層間絶縁膜７８および共通電極８０を有する多層膜の上には、配向膜（不図示）が設けられる。この配向膜は、表示電圧が印加されていない状態での液晶３の配向方向を規定する。
【００３３】
このような液晶表示装置１００において、ゲート配線２０にゲート信号（駆動信号）が印加されて、ゲート配線２０に接続されたスイッチング素子Ｓ１がオンし、ソース配線３０にソース信号（表示電圧）が印加されて、オンしたスイッチング素子Ｓ１を介して画素電極７０に表示電圧が印加される。
【００３４】
表示電圧が印加されると、液晶３には、画素電極７０と共通電極８０とによってフリンジ電界が印加される。より具体的には、例えば画素電極７０からの電気力線がスリット８２を介して液晶３の内部を通り、液晶３の内部で折り返されて共通電極８０へと至る。このようなフリンジ電界に応じて、液晶３の配向方向が変化する。フリンジ電界の大きさは画素電極７０に印加される表示電圧の大きさに依存するので、表示電圧によって液晶３の配向方向を制御することができる。
【００３５】
しかも図２の例示では、スリット８２は屈曲している。よって、屈曲部を境界として区別される画素の上側部分および下側部分において、平面視におけるフリンジ電界の方向は互いに相違する。例えば画素の上側部分においては、フリンジ電界は平面視で左上−右下方向に沿い、画素の下側部分においては、フリンジ電界は平面視で右上−左下方向に沿うこととなる。これにより、画素の上側部分および下側部分において、液晶３の配向方向が互いに相違する。したがって、視野角を広げることができ、カラーシフトを抑制できる。このような液晶表示装置１００は、いわゆるマルチドメイン型の液晶表示装置と呼ばれることがある。
【００３６】
なお、共通電極８０は、ゲート配線２０（ただしゲート電極２２を除く）、ソース配線３０および共通配線６０を覆う（対向する）ことが望ましい。これにより、ゲート配線２０、ソース配線３０および共通配線６０による液晶３への漏れ電界を遮蔽することができる。したがって、漏れ電界による表示不良を抑制することができる。
【００３７】
次に、ソース配線３０の直下に設けられる構造について説明する。図５は、図２における断面線Ｐ３−Ｐ４における断面図を示している。つまり縦方向Ｄ１に平行かつ基板１０に垂直であり、ソース配線３０を通る断面図が示されている。図５においては、紙面左側が図２の紙面上側に相当し、紙面右側が図２の紙面下側に相当する。なお図５においては、ソース配線３０よりも下層の構成を省略している。
【００３８】
図５に示すように、ソース配線３０の直下には、半導体層４４が設けられている。この半導体層４４は、例えば半導体膜４０およびオーミックコンタクト層４１，４３を形成するための半導体層と同工程で形成される。つまり、製造時において、基板１０の上に半導体層を積層し、この半導体層の上部に不純物を形成した後に、これをエッチングして、半導体層４４と、半導体膜４０およびオーミックコンタクト層４１，４３を形成するための半導体層とを得る。例えば半導体層４４は、その下部において半導体膜４０と同じ組成を有し、その上部においてオーミックコンタクト層４１，４３と同じ組成を有する。
【００３９】
そして次に、ソース配線３０およびソース電極３２を形成するための金属膜を積層し、これをエッチングして、ソース配線３０およびソース電極３２を形成する。ここでは、半導体層４４と半導体膜４０とは繋がっている。ソース配線３０およびソース電極３２は、半導体層４４と半導体膜４０との上を連続的に延在する。
【００４０】
さて、半導体膜４０はゲート電極２２およびゲート絶縁膜４２の上に設けられ、半導体層４４はゲート電極２２が存在しない位置に設けられる。よって半導体層４４と半導体膜４０とには段差が形成される。よってこれらの上層に設けられるソース配線３０およびソース電極３２にも段差が形成されることなる。しかしながら、半導体層４４によって、ソース配線３０が嵩上げされるので、半導体層４４が設けられていない場合に比べて、当該段差の高さを低減することができる。したがって、断線の発生を抑制できる。
【００４１】
この半導体層４４はソース配線３０に沿って延在するものの、その幅はソース配線３０よりも狭い。図２，３，５の例示では、ソース配線３０は半導体層４４よりも両側にはみ出している。図５の例示では、ソース配線３０の縦方向上側（紙面左側）の端面３０ａは、半導体層４４の縦方向上側の端面４４ａよりも、縦方向上側に位置しており、ソース配線３０の縦方向下側（紙面右側）の端面３０ｂは、半導体層４４の縦方向下側の端面４４ｂよりも縦方向下側に位置している。換言すれば、半導体層４４はソース配線３０によって覆われている。よって、ソース配線３０の中央部部分は、半導体層４４の分、ソース配線３０の両側部分よりも盛り上がる。これにより、ソース配線３０および半導体層４４は一体で突部３４を形成することとなる。突部３４の縦方向Ｄ１に沿う距離は基板１０から遠ざかるに従って段階的に狭くなっており、より具体的には突部３４は２段の略ピラミッド状の突部である。半導体層４４とソース配線３０の一組の厚みは例えば数百ｎｍ程度である。
【００４２】
また本実施の形態においては、図５に示すように、端面４４ｂ，３０ｂの間の距離Ａ２は端面３０ａ，４４ａの間の距離Ａ１よりも長い。言い換えると、突部３４の縦方向下側の階段状斜面の縦方向Ｄ１に沿う距離Ａ２１は、突部３４の縦方向上側の階段状斜面の縦方向Ｄ１に沿う距離Ａ１１よりも長い。つまり、半導体層４４はソース配線３０に対して縦方向上側に偏って配置されている。距離Ａ１，Ａ２は例えばそれぞれ８．５［μｍ］，１３．５［μｍ］である。
【００４３】
このようなソース配線３０の上に形成される層間絶縁膜７８、共通電極８０および配向膜９０の表面には、ソース配線３０の形状（突部３４）を反映した突部が形成される。距離Ａ２が距離Ａ１よりも長いので、図５の断面において、これらの突部の縦方向下側の傾斜端面は、縦方向上側の傾斜端面よりも緩やかとなる。
【００４４】
なおソース配線３０および半導体層４４は蛇行するので、図５に示すように、断面線Ｐ３−Ｐ４の断面において、突部３４は縦方向Ｄ１に沿って複数現れ、同様に、配向膜９０の突部も縦方向Ｄ１に沿って複数現れる。そして、複数の突部３４の各々において、距離Ａ２（Ａ２１）は距離Ａ１（Ａ１１）よりも長く、配向膜９０の複数の突部の各々において、傾斜端面９０ｂは傾斜端面９０ａよりも緩やかである。
【００４５】
＜ラビング処理＞
このようなアレイ基板１によれば、配向膜９０に対するラビング処理を行いやすい。この点について以下に説明する。
【００４６】
図５には、配向膜９０にラビング処理を施すためのラビングローラー９２も示されている。ラビングローラー９２の表面には布が巻きつけられる。このラビングローラー９２を配向膜９０へと所定の圧力で押し込みつつ、回転させながら、配向膜９０の上を移動させる。横電界方式の液晶表示装置においては、概ねソース配線３０の長手方向（縦方向Ｄ１）に沿ってラビングローラー９２は移動する。図２および図５においてはハッチング付のブロック矢印でラビングローラー９２の移動方向が示されている。ラビングローラー９２は図２における縦方向上側から縦方向下側（図５における紙面左側から紙面右側）へと移動する。ラビングローラー９２の回転方向は図４において白抜きのブロック矢印で示されており、配向膜９０との摩擦が大きくなる方向にラビングローラー９２が回転する。
【００４７】
このようにラビングローラー９２が回転しながら縦方向上側から縦方向下側へと移動すると、ラビングローラー９２は配向膜９０の突部に対して、まず縦方向上側から当接する。配向膜９０の突部の縦方向上側の傾斜端面９０ａの傾斜は比較的急峻であるところ、傾斜端面９０ａはラビングローラー９２の移動方向に対向するので、ラビングローラー９２は傾斜端面９０ａに対して十分な圧力をかけることができる。よって縦方向上側の傾斜端面９０ａに対しても十分にラビング処理を施すことができる。
【００４８】
そしてラビングローラー９２が傾斜端面９０ａを超えると突部の平坦部分の上を移動する。続いてラビングローラー９２は縦方向下側の傾斜端面９０ｂに至る。傾斜端面９０ｂは、縦方向上側から縦方向下側へと向かうほどラビングローラー９２から離れるように傾斜する。よって、傾斜端面９０ｂの傾斜が急峻であるほど、ラビングローラー９２が配向膜９０の表面（傾斜端面９０ｂ）に追随しにくい。より詳細には、ラビングローラー９２による配向膜９０への圧力が、傾斜端面９０ｂにおいて低下し得る。つまり傾斜端面９０ｂにおいてラビング処理を行いにくく、不十分なラビング処理を招き得る。
【００４９】
しかるに、本実施の形態１では、傾斜端面９０ｂの傾斜は傾斜端面９０ａの傾斜に対して緩やかであるので、傾斜端面９０ｂにおいても、ラビングローラー９２を配向膜９０の表面に追随させやすい。言い換えれば、ラビングローラー９２を比較的適切な圧力で傾斜端面９０ｂに押し付けやすい。これにより、縦方向下側の傾斜端面９０ｂに対しても、比較的適切にラビング処理を施すことができる。
【００５０】
以上のように、上述の例では、配向膜９０に形成される突部の形状を、ソース配線３０と半導体層４４の一組の突部形状に基づいて、ラビング処理を施しやすい形状にしているのである。すなわち、ラビングローラー９２の移動についての下流側（ここでは縦方向下側）の傾斜端面９０ｂの傾斜を、上流側（ここでは縦方向上側）の傾斜端面９０ａの傾斜よりも緩やかにしているのである。
【００５１】
＜配向膜の突部の傾斜端面とソース配線との位置関係＞
次に、傾斜端面９０ｂにおいて、ラビングローラー９２の圧力が低下しやすい部分について述べる。具体的には、傾斜端面９０ｂのうち縦方向上側の部分９４において圧力が低下しやすい。なぜなら、ラビングローラー９２が平坦部分において一定の圧力で移動しているときに、平坦部分から傾斜端面９０ｂに差し掛かると、同じ押し込み力では圧力が低下するからである。
【００５２】
距離Ａ２が長いほど、ソース配線３０は平面視上、部分９４よりも広い範囲で傾斜端面９０ｂと対向する。つまり距離Ａ２を長く採ることによって、基板１０側から見た平面視において、部分９４をソース配線３０で覆うことができる。したがって仮に部分９４においてラビング処理の程度が他の部分に比べて小さいとしても、部分９４に対応した液晶３はソース配線３０によって遮光される。したがって、バックライトからの光はこの部分を通らないので、部分９４に起因する表示性能の低下を招かない。
【００５３】
＜ソース配線と半導体層との横方向Ｄ２の位置関係＞
ソース配線３０は例えば蛇行しつつ一方向に沿って延在する。例えば図２では、ソース配線３０は屈曲しながら縦方向Ｄ１に沿って蛇行することとなる。図２の例示では、ソース配線３０は屈曲部よりも縦方向上側において右上−左下方向に沿って直線的に延在し、屈曲部よりも縦方向下側（画素の下側）において左上−右下方向に沿って直線的に延在している。よって、図６に示すように、屈曲部よりも縦方向上側においては、ソース配線３０の紙面左側の端面が縦方向上側の端面３０ａに相当し、紙面右側の端面が縦方向下側の端面３０ｂに相当する。一方で、屈曲部よりも縦方向下側においては、ソース配線３０の紙面右側の端面が縦方向上側の端面３０ａに相当し、紙面左側の端面が縦方向下側の端面３０ｂに相当する。
【００５４】
以上のように図６の例示では、半導体層４４は、屈曲部よりも縦方向上側においては、ソース配線３０に対して紙面左寄りに設けられ、屈曲部よりも縦方向下側においては、ソース配線３０に対して紙面右寄りに設けられることになる。つまり、屈曲部よりも縦方向上側と縦方向下側とでは、ソース配線３０に対する半導体層４４の横方向Ｄ２における位置関係が互いに反対となる。これにより、屈曲部よりも縦方向上側か縦方向下側かによらずに、端面４４ｂ，３０ｂの間の距離Ａ２が端面３０ａ，４４ａの間の距離Ａ１よりも長くなるのである。
【００５５】
したがって、配向膜９０の傾斜端面９０ｂの傾斜は、屈曲部よりも縦方向上側か縦方向下側かによらずに、傾斜端面９０ａの傾斜に比して緩やかとなる。
【００５６】
また図６の例示では、部分９４の位置を斜線ハッチングで模式的に示している。図６によれば、部分９４が平面視においてソース配線３０が存在する領域内にある。よって、部分９４がソース配線３０によって遮光される。したがって、もし部分９４においてラビング処理の程度が他の部分よりも低かったとしても、これに起因する表示異常は生じない。
【００５７】
比較例として図７，８を示す。図７は、アレイ基板１の構成の他の一例を概念的に示す断面図であり、図８は図７のアレイ基板１のソース配線３０および半導体層４４の一例を概念的に示す平面図である。図８の例示では、半導体層４４は、屈曲部よりも縦方向上側か縦方向下側かによらず、ソース配線３０に対して右側に寄って配置されている。図７は屈曲部よりも縦方向上側の断面を示しており、距離Ａ２が距離Ａ１よりも短くなっている。この場合、縦方向下側の傾斜端面９０ｂが急峻となるので、ラビングローラー９２の圧力がより低下しやすい。つまり低下する圧力の量が増大し、ラビング処理の不十分を招く。さらには部分９４が広がる。例えば傾斜端面９０ｂの全体においてラビングローラー９２の圧力が低下しやすい。図７，８の例示では、部分９４の一部が平面視においてソース配線３０よりも外側にはみ出している。よって、表示性能が低下し得る。
【００５８】
なお、本実施の形態１とは異なって、傾斜端面９０ａ，９０ｂの両方の傾斜を緩やかにする構造が考えられる。しかしながら、ソース配線３０の幅が広くなるほど、画素領域（画素電極７０）の面積（開口率）は小さくなる。一方で、本実施の形態１では、ラビングローラー９２の圧力が低下しやすい傾斜端面９０ｂを、ラビングローラー９２の圧力が低下しにくい傾斜端面９０ａと比較して緩やかにする。よって本実施の形態１にかかる技術を用いれば、ラビング処理を適切に行える上、上述の構造に比べて、傾斜端面９０ａ側のソース配線３０の幅を狭くでき、ひいては画素領域の面積を向上することができる。
【００５９】
図６の例示では、ソース配線３０は第１傾斜方向Ｄ１１に沿って延在する部分３０１と、第２傾斜方向Ｄ１２に沿って延在する部分３０２とを有しており、部分３０１，３０２はそれぞれ直線的に延在する。そして部分３０１，３０２は互いに同じ幅（横方向Ｄ２に沿う幅）で連結して、角（屈曲部）を形成している。
【００６０】
半導体層４４も、第１傾斜方向Ｄ１１に沿って延在する部分４４１と、第２傾斜方向Ｄ１２に沿って延在する部分４４２とを有しており、部分４４１，４４２はそれぞれ直線的に延在している。そして部分４４１，４４２は互いに同じ幅（横方向Ｄ２に沿う幅）で連結して、角（屈曲部）を形成している。
【００６１】
ただし、半導体層４４の横方向Ｄ２に沿う幅はソース配線３０の幅よりも狭く、ソース配線３０は半導体層４４を覆っている。要するに、ソース配線３０と半導体層４４とは互いに異なる幅を有して同じパターンで延在している。
【００６２】
また幅の狭い半導体層４４が幅の広いソース配線３０よりも縦方向上側にずれている。具体的には、半導体層４４が全体的にソース配線３０よりも縦方向上側にずれている。
【００６３】
これによれば、部分３０１，３０２同士を連結する屈曲部は部分３０１，３０２と等幅にでき、部分４４１，４４２同士を連結する屈曲部は部分４４１，４４２と等幅にできるので、断線の発生を抑制することができる。なお、屈曲部における断線を抑制するという観点では、例えばソース配線３０の屈曲部における幅は、他の部分の幅よりも広くてもよい。半導体層４４も同様である。
【００６４】
＜ソース配線と半導体層の幅の広狭関係＞
上述の例示では、半導体層４４の幅はソース配線３０の幅よりも狭い。しかしながら、本アレイ基板１においてこれは必須ではない。例えば図９に示すように、半導体層４４の幅がソース配線３０の幅よりも広くても構わない。図９の例示では、ソース配線３０の縦方向上側の端面３０ａが半導体層４４の縦方向上側の端面４４ａよりも縦方向下側に位置し、ソース配線３０の縦方向下側の端面３０ｂが半導体層４４の縦方向下側の端面４４ｂよりも縦方向上側に位置している。つまり、ソース配線３０の全体が半導体層４４の上に載っている。
【００６５】
このような構造であっても、ソース配線３０および半導体層４４の一組は突部３４を形成する。そして、この突部３４において、端面４４ｂ，３０ｂの間の距離Ａ２は端面４４ａ，３０ａの間の距離Ａ１よりも長い。これにより、ソース配線３０の上層に形成される配向膜９０の表面には、縦方向下側の傾斜端面９０ｂの傾斜が縦方向上側の傾斜端面９０ａの傾斜よりも緩やかとなる突部が形成されることとなる。なおかかる構造では、突部３４の縦方向上側の階段状斜面の縦方向Ｄ１に沿う距離は距離Ａ１と一致し、突部３４の縦方向下側の階段状斜面の縦方向Ｄ１に沿う距離は距離Ａ２と一致する。
【００６６】
これによっても、図１０に比べて、傾斜端面９０ｂにおけるラビングローラー９２の圧力低下を抑制できる。ひいては部分９４が狭くなり、部分９４の全体が半導体層４４と対向することとなる。なお図１０は、図９において距離Ａ１，Ａ２の長短関係を逆にした場合の、アレイ基板１の構成を概略的に示す断面図である。
【００６７】
また、図９の構造においても、部分９４を半導体層４４で遮光できる。よって表示性能の低下を回避できる。
【００６８】
なお、図５，９において、ソース配線３０と半導体層４４との一組は２段の略ピラミッド状の突部３４を形成するものの、これらの端面形状が相違する。具体的には、図５の突部３４の上段の端面３４ａは図９の突部３４の上段の端面（端面３０ａ）よりも緩やかに傾斜している。しかるに、ソース配線３０および半導体層４４の上には、層間絶縁膜７８および共通電極８０が設けられる。よって、これらの端面形状の相違は配向膜９０の形状には影響を与えにくく、図５，９の例において、配向膜９０の突部の形状はほぼ同じとなる。よって、本実施の形態の効果については、両者で同程度に得られる。
【００６９】
図１１の例示では、ソース配線３０が半導体層４４の縦方向上側の部分のみを覆っている。より具体的には、ソース配線３０の縦方向上側の端面３０ａおよび縦方向下側の端面３０ｂが、それぞれ半導体層４４の縦方向上側の端面４４ａおよび縦方向下側の端面４４ｂよりも縦方向上側に位置している。
【００７０】
この場合であっても上述の例と同じく、ソース配線３０および半導体層４４の一組が２段の略ピラミッド状の突部３４を形成することとなる。この突部３４においても、縦方向下側の階段状斜面の距離Ａ２１（＝距離Ａ２）が縦方向上側の階段状斜面の距離Ａ１１よりも長い。したがって、このようなソース配線３０と半導体層４４との一組によっても、配向膜９０には、縦方向下側の傾斜端面９０ｂの傾斜が縦方向上側の傾斜端面９０ａの傾斜よりも緩やかとなる突部を形成することができる。また、部分９４を半導体層４４で遮光できる。
【００７１】
また上述の例では、ソース配線３０の直下に配置される構成として、スイッチング素子Ｓ１の半導体膜４０と同層の半導体層４４を設けた。これによれば、スイッチング素子Ｓ１の半導体膜４０およびオーミックコンタクト層４１，４３を形成するための半導体層を利用して、半導体層４４を形成することができる。よって必要なマスク数と必要な工程とを低減でき、製造コストを低減できる。ただし、半導体層４４の替りに、他の任意の構成が設けられてもよい。例えば絶縁膜、あるいは、金属膜などが設けられてもよい。以下では、これらの構成を含んだ表現として、突部形成補助部を採用することもある。
【００７２】
また、この突部形成補助部はソース配線３０の下に設けられる必要がなく、ソース配線３０の上に設けられてもよい。あるいは突部形成補助部はソース配線３０の上および下の両方に設けられてもよい。例えば突部形成補助部は、基板１０の法線方向においてソース配線３０と隣接し、ソース配線３０と一体で、略ピラミッド状であって上述の大小関係ある傾斜を示す突部３４を形成すればよい。
【００７３】
また上述の例示では、ソース配線３０と突部形成補助部との一組は、２段の略ピラミッド状の突部３４を形成しているものの、３段以上の略ピラミッド状の突部を形成してもよい。
【００７４】
さらに、突部形成補助部は、法線方向においてソース配線３０と対向することなく、平面視においてソース配線３０の縦方向Ｄ１で隣り合っていてもよい。この場合、突部形成補助膜およびソース配線３０のうち、縦方向下側に位置する方の厚み（法線方向の厚み）を、縦方向上側に位置する方の厚みよりも薄く形成する。これにより、ソース配線３０と突部形成補助膜とは一体で、略ピラミッド状であって上述の大小関係ある傾斜を示す突部３４を形成することができる。
【００７５】
＜マージン＞
上述した距離Ａ１，Ａ２の具体例（８．５［μｍ］，１３．５［μｍ］）は例えば設計値であり、実際の値は製造公差によって異なり得る。例えば図１２の例示では、図６に比べて、半導体層４４がソース配線３０に対して設計値よりも右側にずれて形成される。この場合、屈曲部よりも紙面下側においては、端面４４ａが端面３０ａに近づき、端面４４ｂが端面３０ｂから遠ざかる。よって距離Ａ１が短くなり、距離Ａ２が長くなる。したがって、距離Ａ１，Ａ２の長短関係は維持される。他方、屈曲部よりも紙面上側においては、端面４４ａが端面３０ａから遠ざかり、端面４４ｂが端面３０ｂに近づくので、距離Ａ１が長くなり、距離Ａ２が短くなる。よって、距離Ａ１，Ａ２の長短関係が変わり得る。よって距離Ａ１，Ａ２の長短関係が変わらないように、製造公差を設定することが望ましい。例えば製造公差として±２．５［μｍ］を採用すれば、常に距離Ａ２が距離Ａ１よりも長くなる。
【００７６】
＜配向膜の突部＞
上述の例では、ソース配線３０および突部形成補助部（例えば半導体層４４）の一組が上述の突部３４を形成することにより、その上層の配向膜９０に所望の突部を形成した。一方で、もし突部形成補助部が設けられていなくても、配向膜９０の表面には、ソース配線３０に起因して、ソース配線３０に沿った突部が形成されることとなる。本発明では、上述の説明から理解できるように、横方向Ｄ２に垂直かつソース配線３０を通る断面において、この配向膜９０の突部の縦方向下側の傾斜端面の傾斜が、他方側の傾斜端面の傾斜よりも緩やかになっていればよい。したがって、この配向膜９０の突部の形状は、必ずしもその下層の形状によって制御される必要はない。例えば、ラビング処理前の配向膜９０を積層した後に、ラビング処理前の配向膜９０の突部の傾斜端面を調整するエッチングを行って、上述の突部を配向膜９０に形成してもよい。
【００７７】
しかるに、本実施の形態のように、突部形成補助部を用いて、配向膜９０に上述の突部を形成すれば、配向膜９０を積層した後に配向膜９０の突部の傾斜を変更する処理を行わなくてよい。傾斜端面の傾斜角度を変更する処理は複雑であるところ、突部形成補助部を用いることで、製造工程を簡略化することができる。よって、製造コストを低減することができる。しかも、上述のように、突部３４（ソース配線３０）が部分９４をバックライトの光から遮光できる。
【００７８】
＜製造手順＞
次に、本実施の形態１の特徴となる部分についての製造手順について述べる。まず、基板１０の主面に沿って蛇行しながら縦方向Ｄ１に延在するソース配線３０を設ける第１工程と、少なくとも前記基板の法線方向においてソース配線３０と隣接し、平面視でソース配線３０に沿って延在し、ソース配線３０を通り横方向Ｄ２に垂直な断面において、縦方向Ｄ１に沿う幅が段階的に狭くなる突部３４を、ソース配線３０と一体で形成する突部形成補助部（例えば半導体層４４、絶縁膜または金属膜など）を設ける第２工程とを行う。この第１工程および第２工程の順序は、ソース配線と突部形成補助部とのどちらが上層に設けられるかによって、決定される。また、突部３４の縦方向下側の階段状斜面の距離Ａ２１は、突部３４の縦方向上側の階段状斜面の距離Ａ１１よりも長くなるように、ソース配線３０と突部形成補助部とが設けられる。
【００７９】
そして、ソース配線３０および突部形成補助部の上に、層間絶縁膜７８および画素電極７０を設ける。次に、ラビング処理前の配向膜９０を、ソース配線３０および突部形成補助部の上層（より具体的には、画素電極７０の上）に設ける。その後、縦方向上側から縦方向下側へとラビングローラー９２を移動させて、ラビング処理前の配向膜９０にラビング処理を施す。
【００８０】
実施の形態２．
図１３は、実施の形態２にかかるソース配線３０と突部形成補助部（以下、半導体層４４）との概念的な構成の一例を示す平面図である。図１３では、ソース配線３０の屈曲部の近傍を示している。図１３の半導体層４４においては、屈曲部よりも縦方向上側の部分４４１と、屈曲部よりも縦方向下側の部分４４２とが、その連結部において、相対的に横方向Ｄ２にずれて連結されている。より具体的には、部分４４１は連結部において部分４４２よりも左側に突出し、部分４４２は連結部において部分４４１よりも右側に突出している。したがって部分４４１，４４２の連結部の横方向Ｄ２に沿う幅は、他の部分の幅よりも狭い。
【００８１】
またこの部分４４１，４４２との連結部（屈曲部）は、縦方向Ｄ１において、ソース配線３０の屈曲部と略同じ位置に設けられている。
【００８２】
一方で、ソース配線３０においては、屈曲部よりも縦方向上側の部分３０１と、屈曲部よりも縦方向下側の部分３０２とは、その連結部において、相対的な横方向Ｄ２のずれを生じずに連結している。つまり、部分３０１，３０２は等幅で互いに連結している。
【００８３】
また部分３０１，４４１は互いに同じ第１傾斜方向Ｄ１１に沿って延在し、部分３０２，４４２は互いに同じ第２傾斜方向Ｄ１２に沿って延在する。
【００８４】
このような構造においても、部分４４１は部分３０１に対して左側に偏って配置され、部分４４２は部分３０２に対して右側に偏って配置される。したがって、実施の形態１と同じように、屈曲部よりも縦方向上側か縦方向下側かによらず、距離Ａ２（距離Ａ２１）は距離Ａ１（距離Ａ１１）よりも長くなり、縦方向下側の傾斜端面９０ｂが縦方向上側の傾斜端面９０ａに比べて緩やかな突部を、配向膜９０に形成することができる。
【００８５】
また図１３の例示では、ソース配線３０は、その屈曲部において横方向Ｄ２のずれを形成していない。よって、横方向Ｄ２のずれに起因して幅が狭くなることはない。したがって、ソース配線３０の屈曲部における幅を他の部分の幅以上にすることができる。これにより、ソース配線３０の屈曲部における断線を抑制することができる。さらにソース配線３０の屈曲部における抵抗値の増大も回避できる。
【００８６】
図１４は、ソース配線３０と半導体層４４との概念的な構成の一例を示す平面図である。図１３の例示では、半導体層４４が屈曲部において横方向Ｄ２のずれを形成しているのに対して、図１４の例示では、ソース配線３０が屈曲部において横方向Ｄ２のずれを形成している。つまり、部分３０１，３０２が、その連結部において、相対的に横方向Ｄ２においてずれて連結される。より詳細には、連結部において、部分３０１が部分３０２に対して右側にずれて連結する。
【００８７】
他方、半導体層４４は屈曲部において横方向Ｄ２のずれを形成しない。つまり、部分４４１，４４２は、相対的な横方向Ｄ２のずれを形成することなく、互いに等幅で連結している。
【００８８】
図１４の構造においても、部分４４１は部分３０１に対して左側に偏って配置され、部分４４２は部分３０２に対して右側に偏って配置される。したがって、実施の形態１と同じように、屈曲部よりも縦方向上側か縦方向下側かによらず、距離Ａ２（距離Ａ２１）は距離Ａ１（距離Ａ１１）よりも長くなり、縦方向下側の傾斜端面９０ｂが縦方向上側の傾斜端面９０ａに比べて緩やかな突部を配向膜９０に形成することができる。
【００８９】
また、半導体層４４が屈曲部において横方向Ｄ２のずれを形成していない。よって屈曲部において、横方向Ｄ２のずれに起因して幅が狭くなることはない。したがって、半導体層４４の屈曲部における幅を他の部分の幅以上にすることができる。これにより、半導体層４４の屈曲部における断線を抑制することができる。
【００９０】
図１５は、ソース配線３０と半導体層４４との概念的な構成の一例を示す平面図である。図１５の例示では、ソース配線３０は図１３のソース配線３０と同じ形状を有している。また図１５の例示でも、部分４４１は部分３０１に対して左側に偏って配置され、部分４４２は部分３０２に対して右側に偏って配置される。したがって、実施の形態１と同じように、屈曲部よりも縦方向上側か縦方向下側かによらず、距離Ａ２（距離Ａ２１）は距離Ａ１（Ａ１１）よりも長くなり、縦方向下側の傾斜端面９０ｂが縦方向上側の傾斜端面９０ａに比べて緩やかな突部を配向膜９０に形成することができる。
【００９１】
しかも図１５の例示では、半導体層４４の部分４４１，４４２は、屈曲部において滑らかに連結している。図１５の例示では、屈曲部においても半導体層４４は略等幅で延在する。これにより図１３，１４とは異なって、半導体層４４の配線幅が局所的に狭くならずに、製造時における断線などの不具合を低減することができる。また鋭角な角が形成されないので応力集中を回避できる。
【００９２】
なお、ソース配線３０および半導体層４４の各々は、図１５の例示に限らず、他の例（例えば図５）であっても、自身の屈曲部において滑らかに延在していてもよい。これにより、応力集中を回避できる。
【００９３】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００９４】
１  アレイ基板、３０  ソース配線、４４  半導体層、９０  配向膜、９０ａ，９０ｂ  傾斜端面。
【図１】
2015225149.tif 000003
【図２】
2015225149.tif 000004
【図３】
2015225149.tif 000005
【図４】
2015225149.tif 000006
【図５】
2015225149.tif 000007
【図６】
2015225149.tif 000008
【図７】
2015225149.tif 000009
【図８】
2015225149.tif 000010
【図９】
2015225149.tif 000011
【図１０】
2015225149.tif 000012
【図１１】
2015225149.tif 000013
【図１２】
2015225149.tif 000014
【図１３】
2015225149.tif 000015
【図１４】
2015225149.tif 000016
【図１５】
2015225149.tif 000017