(57)【要約】      （修正有）【課題】各発光素子の放熱性向上とアレイ集積度向上とを両立させ、発光素子アレイの単位面積当たりの出力向上を可能とする、発光素子アレイを提供する。【解決手段】基板１０１と、基板の上に設けられ、メサ構造体を構成する第１の半導体層１０３と、第１の半導体層の、基板が設けられた面とは逆側の面上であって、メサ構造体上に設けられた活性層１０４と、活性層の上に設けられた第２の半導体層１０５とを有し、第１の半導体層、活性層、および第２の半導体層のいずれも窒化物半導体からなり、基板の面に垂直な方向に光を出射する発光素子１００が、複数設けられた発光素子アレイ１１０であって、発光素子は、放熱層１３０を有し、放熱層は、発光素子の光軸方向から見て、メサ構造体の投影面と放熱層の投影面とが重ならない位置に設けられており、放熱層の投影面の面積が所定範囲内である発光素子アレイ。【選択図】図１
2015103783.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に設けられ、メサ構造体を構成する第１の半導体層と、
前記第１の半導体層の、前記基板が設けられた面とは逆側の面上であって、前記メサ構造体上に設けられた活性層と、
前記活性層の上に設けられた第２の半導体層と、
を有し、
前記第１の半導体層、前記活性層、および前記第２の半導体層のいずれも窒化物半導体からなり、前記基板の面に垂直な方向に光を出射する発光素子が、複数設けられた発光素子アレイであって、
前記発光素子は、放熱層を有し、前記放熱層は、前記発光素子の光軸方向から見て、前記メサ構造体の投影面と前記放熱層の投影面とが重ならない位置に設けられており、
前記発光素子の１素子において、前記光軸方向から見て、前記光軸に対して垂直な平面における前記メサ構造体の投影面の面積をＳＭ、前記活性層の発光領域の投影面の面積をＳＯとするとき、前記放熱層の投影面の面積ＳＴ（μｍ２）が下記式（１）を満たすように構成されていることを特徴とする発光素子アレイ。
０＜ＳＴ≦３９０×（ＳＯ／ＳＭ）０．６５      （１）
【請求項２】
前記メサ構造体の面積ＳＭと前記活性層の発光領域の面積ＳＯとの関係が下記式（２）
を満たすことを特徴とする請求項１に記載の発光素子アレイ。
０．６４≦ＳＯ／ＳＭ＜１      （２）
【請求項３】
前記メサ構造体の面積ＳＭと前記放熱層の面積ＳＴとの関係が、下記式（３）を満たすことを特徴とする請求項１または２に記載の発光素子アレイ。
０＜ＳＴ／ＳＭ≦０．６４        （３）
【請求項４】
第１の半導体層の、前記基板が設けられた面とは逆側の面上であって、前記メサ構造体以外の面に放熱層が設けられていることを特徴とする請求項１乃至３のいずれか一項に記載の発光素子アレイ。
【請求項５】
前記放熱層の熱伝導率は、前記第１の半導体層、前記活性層、および前記第２の半導体層のいずれの熱伝導率よりも高いことを特徴とする請求項１乃至４のいずれか１項に記載の発光素子アレイ。
【請求項６】
前記放熱層は、前記活性層に電流を注入するための電極の機能を有することを特徴とする請求項１乃至５のいずれか１項に記載の発光素子アレイ。
【請求項７】
前記放熱層の上にヒートシンクが設けられていることを特徴とする請求項１乃至６のいずれか１項に記載の発光素子アレイ。
【請求項８】
前記メサ構造体は、少なくとも前記第２の半導体層と前記活性層の一部を除去して前記第１の半導体層を露出させることで凸状に加工してなるメサ構造体であることを特徴とする請求項１乃至７に記載の発光素子アレイ。
【請求項９】
前記メサ構造体は、少なくとも前記基板の一部を除去して前記第１の半導体層を露出させることで凸状に加工してなるメサ構造体であることを特徴とする請求項１乃至７に記載の発光素子アレイ。
【請求項１０】
前記発光素子は、面発光レーザであることを特徴とする請求項１乃至９のいずれか１項に記載の発光素子アレイ。
【請求項１１】
前記発光素子は、前記活性層の電流注入領域を規定する電流狭窄層を有していることを特徴とする請求項１０項に記載の発光素子アレイ。
【請求項１２】
前記発光素子は、発光ダイオードであることを特徴とする請求項１乃至９のいずれか１項に記載の発光素子アレイ。
【請求項１３】
請求項１乃至１２のいずれかの発光素子アレイから出射された光を用いて発光させる固体レーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の面発光型発光素子がアレイ上に設けられた発光素子アレイに関する。
【背景技術】
【０００２】
垂直共振器型面発光レーザ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ、以下ＶＣＳＥＬと略すことがある）は、半導体基板の面内方向に対して垂直方向にレーザ光を出射するレーザである。このＶＣＳＥＬを構成する反射鏡としては、通常、分布型ブラッグ反射鏡（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ、以下ＤＢＲと略すことがある）が用いられる。このＤＢＲは、一般的には、高屈折率層と低屈折率層とを、λ／４の光学的厚さで交互に積層して形成する。ここで、λとは、発光素子から出力される光の波長のことをいう。また、ある層の光学的厚さとは、その層の厚さに、その層を構成する材料の屈折率を掛けたものをいう。
【０００３】
ここで、窒化物半導体を用いたＶＣＳＥＬでは、材料間の屈折率差を大きくすることが困難であり、半導体ＤＢＲの反射特性が制約される。また、ＤＢＲを構成する各層の材料間の格子定数差が大きく、半導体ＤＢＲの結晶成長は困難である。そのため、下側（基板側）のＤＢＲは半導体ＤＢＲで形成する一方で、上側のＤＢＲは誘電体ＤＢＲで構成した、ＶＣＳＥＬが一般的に知られている。
【０００４】
ところで、一般に半導体レーザは、素子駆動時の発熱による温度上昇が原因で、該半導体レーザの出力が制限されてしまう。そこで、温度上昇を抑える一つの方法として、放熱性を高める方法が一般的に用いられている。
【０００５】
しかしながら、窒化物半導体を用いたＶＣＳＥＬの場合、素子上部に熱伝導率の低い誘電体ＤＢＲが形成されているため、放熱性を高めることが容易ではない。また、下部ＤＢＲである半導体ＤＢＲが、ＡｌＮやＧａＮといった二元混晶半導体で構成された場合、該半導体ＤＢＲの熱伝導率は高くできるが、材料間の格子定数差が大きく、該半導体ＤＢＲの作製が困難である。一方、半導体ＤＢＲがＡｌＧａＮやＡｌＩｎＮといった三元混晶半導体を含んで構成された場合、該半導体ＤＢＲの作製は前記二元混晶半導体を用いて作製する場合と比較して容易だが、熱伝導率は低くなり、基板側への放熱は困難となる。
【０００６】
そこで、特許文献１では、ｎ型窒化物半導体層上に形成した負電極を介して熱を外部に放出することで、放熱性を高める技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−１５０３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
近年、高出力の窒化物半導体レーザを、たとえば、固体レーザであるチタンサファイア（Ｔｉ：Ｓａ）レーザの励起光源として用いることが注目されている。その際、固体レーザの励起光源として高出力の光源が必要とされるため、窒化物半導体ＶＣＳＥＬをアレイ状に配置したＶＣＳＥＬアレイを用いることが有効であると考えられる。ＶＣＳＥＬアレイの光出力は、該ＶＣＳＥＬアレイを構成するＶＣＳＥＬ素子１つ当たりの光出力とＶＣＳＥＬ素子の数との掛け算で決定されるため、該ＶＣＳＥＬアレイを高集積化することで、高出力化が可能となる。
【０００９】
しかしながら、ＶＣＳＥＬアレイを高集積化した場合、各ＶＣＳＥＬ素子間での熱クロストークによりＶＣＳＥＬ素子１つ１つの出力が低下してしまい、結果的にＶＣＳＥＬアレイの単位面積当たりの出力が低下してしまう。
【００１０】
ここで、特許文献１のように、単素子の場合であれば、電極面積を大きくすることで放熱性を向上できる。しかしながら、複数のＶＣＳＥＬ素子からなるＶＣＳＥＬアレイの場合、電極面積が大きくなることで該ＶＣＳＥＬアレイの集積度が下がってしまい、結果的に、該ＶＣＳＥＬアレイの単位面積当たりの出力が低下してしまう。
【００１１】
すなわち、ＶＣＳＥＬ素子のアレイ化により単位面積当たりの出力を向上させるには、各ＶＣＳＥＬ素子の放熱性向上とアレイ集積度向上とを両立しなければならないという新たな課題が生じる。
【００１２】
本発明は、上記課題に鑑みなされたものであり、各発光素子の放熱性向上とアレイ集積度向上とを両立させ、発光素子アレイの単位面積当たりの出力向上を可能とする、発光素子アレイを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る発光素子アレイは、基板と、前記基板の上に設けられ、メサ構造体を構成する第１の半導体層と、前記第１の半導体層の、前記基板が設けられた面とは逆側の面上であって、前記メサ構造体上に設けられた活性層と、前記活性層の上に設けられた第２の半導体層と、を有し、前記第１の半導体層、前記活性層、および前記第２の半導体層のいずれも窒化物半導体からなり、前記基板の面に垂直な方向に光を出射する発光素子が、複数設けられた発光素子アレイであって、前記発光素子は、放熱層を有し、前記放熱層は、前記発光素子の光軸方向から見て、前記メサ構造体の投影面と前記放熱層の投影面とが重ならない位置に設けられており、前記発光素子の１素子において、前記光軸方向から見て、前記光軸に対して垂直な平面における前記メサ構造体の投影面の面積をＳＭ、前記活性層の発光領域の投影面の面積をＳＯとするとき、前記放熱層の投影面の面積ＳＴが下記式（１）を満たすように構成されていることを特徴とする。
０＜ＳＴ≦３９０×（ＳＯ／ＳＭ）０．６５      （１）
【発明の効果】
【００１４】
本発明に係る発光素子アレイは、各発光素子の放熱性向上とアレイ集積度向上とを両立させ、発光素子アレイの単位面積当たりの出力向上を可能とする、発光素子アレイを提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施形態１におけるＶＣＳＥＬアレイの構成例を示す断面図である。
【図２】本発明の実施形態１におけるＶＣＳＥＬアレイを構成するＶＣＳＥＬ素子の熱抵抗を計算した結果であり、図２（ａ）と（ｂ）は、計算に用いたモデル構造の模式図、図２（ｃ）は、熱抵抗を計算した結果である。
【図３】本発明の実施形態１におけるＶＣＳＥＬアレイを構成するＶＣＳＥＬ素子の単位発光面積当たりの熱掃けを計算した結果である。
【図４】本発明の実施形態１におけるＶＣＳＥＬアレイの単位面積当たりの発光面積率を計算した結果である。
【図５】本発明の実施形態１におけるＶＣＳＥＬアレイの、単位発光面積当たりの熱掃け×単位面積当たりの発光面積率を計算した結果である。
【図６】本発明の実施形態１におけるＶＣＳＥＬアレイの、本発明の効果が生じる放熱層の面積の上限を計算した結果である。
【図７】本発明の実施形態１におけるＶＣＳＥＬアレイの、単位発光面積当たりの熱掃け×単位面積当たりの発光面積率を計算した結果である。
【図８】本発明の実施形態２におけるＬＥＤアレイを示す断面図である。
【図９】本発明の実施形態３におけるＶＣＳＥＬアレイを示す断面図である。
【図１０】本発明の実施形態４におけるＶＣＳＥＬアレイを示す断面図である。
【図１１】本発明の実施例におけるＶＣＳＥＬアレイを示す断面図である。
【図１２】本発明の実施例の他の構成例におけるＶＣＳＥＬアレイを示す断面図である。
【発明を実施するための形態】
【００１６】
本発明の実施形態に係る発光素子アレイについて説明する。
【００１７】
［実施形態１］
図１を用いて、本発明の実施形態１に係る複数の垂直共振器型面発光レーザ（ＶＣＳＥＬ）素子がアレイ状に配列されてなる発光素子アレイ（ＶＣＳＥＬアレイ）の構成例について説明する。
【００１８】
図１において、１１０は発光素子アレイ（ＶＣＳＥＬアレイ）、１００はＶＣＳＥＬアレイ１１０を構成するメサ構造を有する発光素子（ＶＣＳＥＬ素子）である。図１は２つのＶＣＳＥＬ素子を示すが、互いに同じ構成であり、一方に指し示された番号は他方の同一部位においても同じものを示すとする。他の図面についても同様である。
【００１９】
図１において、１０１は基板、１０２は第１の反射鏡、１０３は第１の半導体層、１０４は活性層、１０５は第２の半導体層、１０６は電流狭窄層、１０７は透明電極、１０８は第２の反射鏡、１２０は電極である。１３０は電極としても機能する放熱層、１４０はヒートシンクである。図１に示されるように、第１の半導体層はメサ構造を構成する。活性層１０４は、前記第１の半導体層の、基板１０１が設けられた面とは逆側の面上に設けられている。また、放熱層は、光軸方向から見て、光軸に対して垂直な平面におけるメサ構造体の投影面と放熱層の投影面とが重ならない位置に設けられている。本実施形態において、活性層１０４はメサ構造体上、すなわち第１の半導体層の凸部に設けられ、放熱層１３０はメサ構造体以外の面、すなわち凸部の周辺部に設けられている。
【００２０】
本実施形態に係る発光素子は、電極１２０と放熱層１３０によって活性層１０４に電流注入されることで発光し、基板１０１の面に垂直な方向にレーザ光を出射する。このような発光素子が、複数設けられて発光素子アレイを構成する。
【００２１】
ここで、ＶＣＳＥＬ素子１００の製造プロセスについて説明する。
【００２２】
たとえば、サファイア基板上にＧａＮを結晶成長した基板１０１上に、たとえばＧａＮとＡｌＧａＮとで構成された半導体ＤＢＲからなる第１の反射鏡１０２を結晶成長する。
【００２３】
引き続き、第１の反射鏡１０２上に、たとえばｎ型ＧａＮからなる第１の半導体層１０３、活性層１０４、たとえばｐ型ＧａＮからなる第２の半導体層１０５、をこの順番で結晶成長させる。
【００２４】
次に、第２の半導体層１０５上に、メサ状のＶＣＳＥＬ素子１００を形成するためのレジストを形成し、前記レジストをマスクとして、第１の半導体層１０３が露出するまでドライエッチングすることで、メサ構造体が形成される。
【００２５】
続いて、該レジストを除去し、該メサ構造体の頂上部を構成する第２の半導体層１０５上に、電流狭窄するための開口を有するたとえばＳｉＯ２からなる電流狭窄層１０６を形成する。
【００２６】
次に、電流狭窄層１０６と該電流狭窄層１０６の開口部から露出した第２の半導体層１０５との上に、たとえばＩＴＯからなる透明電極１０７を成膜する。
【００２７】
次に、透明電極１０７の上に、第１の反射鏡１０２の面垂直方向から見て、電流狭窄層１０６の開口部を覆うように、たとえば誘電体ＤＢＲからなる第２の反射鏡１０８を形成する。
【００２８】
次に、第２の反射鏡１０８が形成されていない透明電極１０７の周辺部の表面に電極１２０を、メサ形成によって露出した第１の半導体層１０３の前記メサ構造体の周辺部の表面に電極としても機能する放熱層１３０を形成する。
【００２９】
次に、電極としても機能する放熱層１３０の上に、たとえばＣｕからなるヒートシンク１４０が設けられ、ＶＣＳＥＬ素子１００が完成する。
該ＶＣＳＥＬ素子１００をアレイ状に配列されるように形成することで、ＶＣＳＥＬアレイ１１０が完成する。
【００３０】
本実施形態では、ｐ型ＧａＮが高抵抗であるため、電極１２０から注入された電流は、電流狭窄層１０６の開口部の直下付近のみに流れ、横方向には拡がり難い。すなわち、該開口部の直下付近の活性層１０４の領域のみにキャリアが注入され、発光領域となる。
【００３１】
したがって、本実施形態のＶＣＳＥＬアレイ１１０の光出力は、アレイ状に配列された各々のＶＣＳＥＬ１００の該発光領域からの光出力を合計したものになる。
【００３２】
該ＶＣＳＥＬアレイ１１０の単位面積当たりの光出力を向上させるには、該ＶＣＳＥＬ素子１００を高集積することが有効であるが、該ＶＣＳＥＬ素子間での熱クロストークによりＶＣＳＥＬ素子１つ１つの出力が低下してしまう。その結果、該ＶＣＳＥＬアレイ１１０の単位面積当たりの出力が低下してしまう。
【００３３】
ここで、特許文献１のように、ｎ電極としても機能する放熱層１３０の面積を大きくすることで放熱性を向上できる。
【００３４】
しかしながら、該放熱層１３０の面積が増加することで該ＶＣＳＥＬアレイ１１０の集積度が下がってしまい、結果的に、該ＶＣＳＥＬアレイの単位面積当たりの出力が低下してしまうことになる。
【００３５】
これに対して、本発明者らは、単位面積当たりのＶＣＳＥＬアレイ１１０の光出力を最大化できる、メサ構造体の面積と発光領域の面積と放熱層の面積との組み合わせを容易に導くことができることを見出した。
【００３６】
その具体的内容については以下で説明するが、要するに、該ＶＣＳＥＬ素子１００の１素子当たりの発光領域の面積とメサ構造体の面積と放熱層の面積の上限との関係を決めることにより、該ＶＣＳＥＬアレイ１１０の出力を最大化することが可能となる。
【００３７】
つぎに、本実施形態のＶＣＳＥＬアレイにおいて、単位面積当たりのＶＣＳＥＬアレイの光出力を向上することを可能にする具体的構成について、更に説明する。
【００３８】
（熱抵抗）
本実施形態に係るＶＣＳＥＬアレイを構成するＶＣＳＥＬ素子単体で発生する熱の影響を確認するため、つぎのような計算を行った。
【００３９】
ここでは、図２（ａ）に示すＶＣＳＥＬ素子２００をモデル構造として、熱抵抗について計算を行った。
【００４０】
各層の熱伝導率や形状を、次のような値として計算を行った。
【００４１】
ＶＣＳＥＬ素子２００は、回転対称軸ｚに対し回転対称な円柱形状のメサ構造体を有しているとし、第１の反射鏡２０２と該メサ構造体が形成されていない領域の第１の半導体層２０３とヒートシンク２４０の直径をそれぞれＷＴとした。また、該メサ構造体が形成されている領域の第１の半導体層２０３と第２の反射鏡２０８の直径をそれぞれＷＭとした。そして、該メサ構造体の側壁部分に接するように形成されている円筒形の保護膜層２２３の幅、すなわち、該保護膜層２２３の外径と内径の差、を２．５μｍとした。また、熱源２５０の直径をＷＯとした。
【００４２】
放熱層２３０は、該保護膜層２２３の外周部に接している、すなわち、内径がＷＭ＋５μｍであり、外径がＷＭの円筒形状であるとした。
【００４３】
該第１の反射鏡２０２は、熱伝導率１３０Ｗ／（Ｋ・ｍ）のＧａＮからなる高屈折率層と熱伝導率１３Ｗ／（Ｋ・ｍ）のＡｌＧａＮからなる低屈折率層とが、λ／４の光学的厚さで交互に積層して形成され、全ての層の厚さの総和を４μｍとした。第１の半導体層２０３の熱伝導率は、ＧａＮの熱伝導率である１３０Ｗ／（Ｋ・ｍ）とし、該第１の半導体層２０３のメサ構造体が形成されていない領域と該メサ構造体が形成されている領域の膜厚をそれぞれ０．６μｍとし、熱源２５０の膜厚を０．６μｍとした。第２の反射鏡２０８の熱伝導率は多層膜からなる誘電体の熱伝導率である１０Ｗ（Ｋ・ｍ）とし、保護膜層２２３の熱伝導率はＳｉＯ２の熱伝導率である５Ｗ（Ｋ・ｍ）とした。放熱層２３０とヒートシンク２４０の熱伝導率はそれぞれ３００Ｗ（Ｋ・ｍ）とした。また、該ヒートシンク２４０の上部の表面の温度を３００Ｋで一定とし、該ＶＣＳＥＬ素子２００の外周部、すなわち、回転対称軸ｚからＷＴ／２離れた領域での境界条件は断熱条件とした。
【００４４】
図２（ａ）における、発熱源の径、すなわち、電流狭窄構造によって制限された発光径ＷＯを６μｍとし、メサ径ＷＭを１０μｍ、１５μｍ、および２０μｍと変えた場合の、放熱層の面積ＳＴ／メサ構造体の面積ＳＭに対する熱抵抗の計算結果を図２（ｃ）に示す。ここで、光軸方向から見て、光軸に対して垂直な平面におけるメサ構造体の投影面の面積をＳＭ、放熱層の投影面の面積をＳＴ（μｍ２）とする。
【００４５】
また、ＷＭ＝１５μｍにおいて、放熱層２３０の代わりに、該放熱層２３０の領域に保護膜層２２３を設けた場合、すなわち、該放熱層２３０の熱伝導率を３００Ｗ／（Ｋ・ｍ）から５Ｗ／（Ｋ・ｍ）に減少させた場合の計算結果も図２（ｃ）に合わせて示す。
【００４６】
図２（ｃ）の横軸であるＳＴ／ＳＭの値を増加させていく、すなわち、ＳＴを増加させていくことで、熱抵抗が減少していくことが分かる。
【００４７】
これは、放熱層２３０の面積を増加させることで、発熱源２５０で発生した熱が熱伝導率の高い該放熱層２３０により拡散していくと同時に、該放熱層２３０を通じて、ヒートシンク２４０に効率的に放熱できるためである。
【００４８】
また、ＳＴ／ＳＭの値を一定にして、ＷＭを増加させていくことでも、熱抵抗が減少していくことが分かる。
【００４９】
これは、メサ径ＷＭが増加することでメサ部の体積が増加し、発熱源２５０で発生した熱が、より拡散しやすくなるためである。
【００５０】
ここで、ＷＭ＝１５μｍにおいて、ヒートシンク２４０に接続された放熱層２３０の有無について比較する。
【００５１】
該放熱層２３０の面積が僅かであっても、該放熱層２３０を形成することで、該放熱層２３０を形成しない場合と比較して、熱抵抗が約１５％低減していることが分かる。
【００５２】
このことから、該ヒートシンク２４０に接続された該放熱層２３０を形成することが、熱抵抗を減少させるために有効であることが分かる。
【００５３】
なお、該放熱層２３０を形成せずに該放熱層２３０の領域を該保護膜層２２３で置き換えた場合でも、ＳＴを増加、すなわち、ＷＴを増加させていくと熱抵抗が少なからず減少していることが分かる。
【００５４】
これは、ＷＴの増加により第１の半導体層２０３および第１の反射鏡２０２の体積が増加し該体積の増加分だけ熱拡散が向上すると同時に、該保護膜層２２３を介してヒートシンク２４０に僅かではあるが、熱が拡散していくためである。
【００５５】
ところで、ＶＣＳＥＬ素子単体の光出力は、発光領域、すなわち、電流狭窄構造によって制限された活性層の電流注入領域に注入できる電流値に依存する。
【００５６】
ここで、電流注入により該活性層の電流注入領域が発光すると、同時に、熱が発生する。
【００５７】
該ＶＣＳＥＬ素子内で発生する熱の大部分は、この該活性層の電流注入領域で発生した熱である。
【００５８】
この熱により、該ＶＣＳＥＬ素子の温度が上昇すると、該ＶＣＳＥＬ素子に注入する電流値を増加させていっても、該ＶＣＳＥＬ素子からの発光強度が飽和してしまう熱飽和が生じる。
【００５９】
したがって、該ＶＣＳＥＬ素子の光出力は、発光領域の温度上昇に大きく依存する。
【００６０】
そこで、発明者らは、上記の熱抵抗の逆数を、電流狭窄構造によって制限された発光領域の面積で割った「単位発光面積当たりの熱掃け」という指標が、ＶＣＳＥＬ素子単体の光出力を考える上で重要であることを見出した。
【００６１】
そこで、ＷＯ＝６μｍとし、ＷＭ＝１０μｍ、１５μｍ、および２０μｍと変えた場合について、ＳＴ／ＳＭに対する、熱抵抗を発光面積ＳＯ、すなわち、直径ＷＯの熱源の面積で割った「単位発光面積当たりの熱掃け」の計算結果を図３に示す。
【００６２】
図３に示すように、ＳＴおよびＷＭを増加させることで、「単位発光面積当たりの熱掃け」を向上させることができる。
【００６３】
（発光面積率）
つぎに、本実施形態に係るＶＣＳＥＬアレイの単位面積当たりの発光面積率を確認するため、つぎのような計算を行った。
【００６４】
図２（ａ）に示すＶＣＳＥＬ素子２００を、図２（ｂ）に示すように、六方充填配置でアレイ配置したときの、１ｍｍ２当たりのＶＣＳＥＬ素子数と単位面積当たりの発光面積率とを計算した結果を図４に示す。
【００６５】
ここで、単位面積当たりの発光面積率は、図２（ｂ）を参照して、発光領域、すなわち、熱源２５０の面積ＳＯに１ｍｍ２当たりのＶＣＳＥＬ素子数を掛け、１ｍｍ２で割ることで算出した。ここで、熱源の面積Ｓ０は言いかえれば、光軸方向から見て、光軸に対して垂直な平面における活性層の発光領域の投影面の面積である。なぜなら、計算のモデルは、発光領域を熱源として設定しているからである。なお、発光領域は、本実施形態のように電流狭窄層を有する場合は、活性領域において電流狭窄層で規定される開口部の直下の領域である。
【００６６】
図４に示したように、ＷＭを小さくする、または、ＳＴを小さくすることで、１ｍｍ２当たりのＶＣＳＥＬ素子数が増加、すなわち、アレイ集積度が向上し、単位面積当たりの発光面積率が向上する。
【００６７】
それにより、単位面積当たりのＶＣＳＥＬアレイの光出力が向上する。
【００６８】
（単位面積当たりのＶＣＳＥＬアレイの光出力）
以上のように、単位面積当たりのＶＣＳＥＬアレイの光出力は、熱飽和を考慮したＶＣＳＥＬ素子単体の光出力とアレイ集積度の両方に大きく依存すると考えることができる。
【００６９】
すなわち、単位面積当たりのＶＣＳＥＬアレイの光出力は、単位発光面積当たりの熱掃けと、単位面積当たりの発光面積率とを、掛け合わせた値に比例すると考えることができる。
【００７０】
本発明者らは、この「単位発光面積当たりの熱掃け×単位面積当たりの発光面積率」を総合指標として用いることが有効であることを見出した。この総合指標を用いることで、単位面積当たりのＶＣＳＥＬアレイの光出力を最大化できる、メサ構造体の面積と発光領域の面積と放熱層の面積との組み合わせを容易に導くことができることを見出した。
【００７１】
図３に示した単位発光面積当たりの熱掃けと、図４に示した単位面積当たりの発光面積率とを、掛け合わせた総合指標の計算結果を図５に示す。図５では、「単位発光面積当たりの熱掃け×単位面積当たりの発光面積率」を単に熱掃け×発光面積率と記載している。
【００７２】
図５を参照して、ＷＭ＝１５μｍにおいて、放熱層２３０を形成しない場合、ＳＴを増加させていくと、該総合指標の値は単調減少することが分かる。
【００７３】
これに対して、放熱層２３０を形成すると、該放熱層２３０の面積ＳＴが僅か（３２μｍ２）であっても、該総合指標の値は大きく向上し、該放熱層２３０を形成しない場合と比較して、１０％以上向上することが分かる。
【００７４】
これは、該放熱層２３０の形成による単位発光面積当たりの熱掃けの向上が、大きく寄与するためである。
【００７５】
しかしながら、ＳＴをさらに増加させていくと、該総合指標の値は減少に転じる。
【００７６】
これは、ＳＴの増加による単位発光面積当たりの熱掃け向上よりも、アレイ集積度が減少することによる単位面積当たりの発光面積率の低下の方がより大きく影響し、単位面積当たりのＶＣＳＥＬアレイの光出力を減少させてしまうことを示している。
ＷＭ＝１５μｍかつＷＯ＝６μｍの場合、図５のｘ軸であるＳＴ／ＳＭの値が０．８、言い換えれば、ＳＴが１４１μｍ２を超えると、最もアレイ集積度を上げた場合の理論限界値（ｘ軸の値がゼロのとき）よりも総合指標の値が小さくなる。
【００７７】
すなわち、本発明の効果である単位面積当たりのＶＣＳＥＬアレイの光出力の向上が得られなくなる。
【００７８】
したがって、ＷＭ＝１５μｍかつＷＯ＝６μｍのときの、本発明の効果が生じる範囲は、０＜ＳＴ≦１４１μｍ２、となる。
【００７９】
上記と同様の手法を用いて、本発明の効果である、単位面積当たりのＶＣＳＥＬアレイの光出力の向上が得られるＳＴの上限を、ＷＭおよびＷＯを様々に変えて計算した結果を図６に示す。
図６のグラフの点線で示す曲線はｙ＝３９０×ｘ０．６５で表わされる。
【００８０】
その結果、該ＶＣＳＥＬ素子２００の１素子当たりの放熱層の面積ＳＴ（μｍ２）を下記式（１）の範囲にすることで、単位面積当たりのＶＣＳＥＬアレイの光出力を向上させる効果が生じることを見出した。
０＜ＳＴ≦３９０×（ＳＯ／ＳＭ）０．６５      （１）
【００８１】
また、メサ径ＷＭ（μｍ）が１０である場合においては、０＜ＳＴ≦４６４×（ＳＯ／ＳＭ）０．６５で表わされる範囲において効果が生じる。
【００８２】
さらに、図７に示した、ＳＴとＳＭとＳＯとを様々に変えて総合指標の値を計算した結果から、該総合指標の値が大きくなるのは下記式（２）の範囲であることを見出した。
０．６４≦ＳＯ／ＳＭ≦１      （２）
【００８３】
これは、ＳＯが大きくなることで、単位面積当たりの発光面積率が増加するためである。なお、図７では、「単位発光面積当たりの熱掃け×単位面積当たりの発光面積率」を単に熱掃け×発光面積率と記載している。
【００８４】
さらに、下記式（３）の範囲にすることで、総合指標の値が大きくなることが分かった。
０＜ＳＴ／ＳＭ≦０．６４      （３）
【００８５】
たとえば、ＷＯ＝８μｍかつＷＭ＝１０μｍ、すなわちＳＯ／ＳＭ＝０．６４のとき、ＳＴ＝２９４μｍ２、すなわち、ＳＴ／ＳＭ＝０．６４として、総合指標の値を計算した。
【００８６】
その結果、最もアレイ集積度を上げた場合の理論限界値（ＳＴがゼロのとき）と比較して、単位面積当たりのＶＣＳＥＬアレイの光出力が３０％向上することが分かった。
【００８７】
本実施形態における計算では、ＶＣＳＥＬ素子２００を六方充填配置でアレイ配置する場合について示したが、特にこれに限定されるものではなく、たとえば正方格子状にアレイ配置してもよい。
【００８８】
この場合、単位面積当たりの発光面積率が該ＶＣＳＥＬ素子２００を六方充填配置でアレイ配置した場合の約８６％に減少するが、単位面積当たりの該ＶＣＳＥＬアレイの光出力の向上が得られるＳＴの範囲は、上記式（１）を適用できる。
【００８９】
同様に、該ＶＣＳＥＬアレイの出力が大きくなるのは、上記式（２）および上記式（３）を満たすときである。
【００９０】
また、本実施形態における計算では、放熱層２３０の熱伝導率を３００Ｗ／（Ｋ・ｍ）とする場合について示したが、特にこれに限定されるものではない。
【００９１】
すなわち、該放熱層１３０の熱伝導率が、少なくとも第１の半導体層１０３と活性層１０４と第２の半導体層１０５の熱伝導率よりも高ければ、本発明の効果は少なからず生じる。
【００９２】
したがって、該放熱層１３０として、たとえばＡｇやＣｕやＡｕやＡｌなどを用いることができる。
【００９３】
本実施形態においては、第２の半導体層１０５上に、電流狭窄層１０６を形成する場合について示したが、特にそれに限定されるものではなく、たとえば電流狭窄層を該第２の半導体層１０５の内部に形成してもよい。この場合、活性層１０４上に第２の半導体層１０５を所定の膜厚で結晶成長した後、該第２の半導体層１０５上に、電流狭窄するための開口を有するたとえばＳｉＯ２やｎ型ＧａＮやｎ型ＡｌＧａＮからなる電流狭窄層１０６を形成する。
【００９４】
続いて、電流狭窄層１０６と該電流狭窄層１０６の開口部から露出した第２の半導体層１０５との上に、再び該第２の半導体層１０５を所定の膜厚で形成する。
【００９５】
これにより、第２の半導体層１０５の内部に、電流狭窄層１０６が形成される。
【００９６】
この場合、第２の半導体層１０５上に透明電極１０７を形成せずに、該第２の半導体層１０５上に第２の反射鏡１０８と電極１２０とを、該第２の半導体層１０５上に直接形成してもよい。
【００９７】
また、本実施形態においては、ＶＣＳＥＬ素子１００の発振閾値を低下させるために電流狭窄層１０６を形成することが好ましい。
【００９８】
しかしながら、特にそれに限定されるものではなく、該電流狭窄層１０６を形成しなくても、本発明の効果は生じる。
【００９９】
また、本実施形態においては、第１の反射鏡１０２上に、ｎ型半導体層と、活性層と、ｐ型半導体層と、をこの順番に形成しているが、この順番に特に限定されるものではなく、ｐ型半導体層と、活性層と、ｎ型半導体層と、をこの順番で形成してもよい。
【０１００】
［実施形態２］
本発明の実施形態２では、ＶＣＳＥＬアレイである実施形態１とは異なり、複数の発光ダイオード（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、以下ＬＥＤと略すことがある）素子がアレイ状に配列されてなるＬＥＤアレイについて、図８を用いて説明する。
図８において、８１０はＬＥＤアレイ、８００は該ＬＥＤアレイ８１０を構成するメサ構造体からなるＬＥＤ素子である。
【０１０１】
８０１は基板、８０３は第１の半導体層、８０４は活性層、１０８は第２の半導体層、８０７は透明電極、８２０は半透明電極、８３０は電極としても機能する放熱層、８４０はヒートシンクである。
【０１０２】
以下、ＬＥＤ素子８００の製造プロセスについて説明する。
【０１０３】
たとえば、サファイア基板上にＧａＮを結晶成長した基板８０１上に、たとえばｎ型ＧａＮからなる第１の半導体層８０３、活性層８０４、たとえばｐ型ＧａＮからなる第２の半導体層８０５、をこの順番で結晶成長させる。
【０１０４】
次に、第２の半導体層８０５上に、メサ構造体からなるＬＥＤ素子８００を形成するためのレジストを形成し、前記レジストをマスクとして、第１の半導体層８０３が露出するまでドライエッチングすることでメサ構造体が形成される。
【０１０５】
続いて、該レジストを除去し、前記メサ構造体の頂上部を構成する第２の半導体層８０５上に、たとえばＩＴＯからなる透明電極８０７を成膜する。
【０１０６】
次に、透明電極１０８の表面の一部に、活性層８０４からの発光を少なからず透過するような厚さのたとえばＡｕからなる半透明電極８２０を形成する。
【０１０７】
次に、メサ形成によって露出した第１の半導体層８０３の前記メサ構造体の周辺部の表面に、たとえばＡｌとＡｕとを含む金属の多層構造からなる電極としても機能する放熱層８３０を形成する。
【０１０８】
次に、電極としても機能する放熱層８３０に、たとえばＣｕからなるヒートシンク８４０を接続し、ＬＥＤ素子８００が完成する。
【０１０９】
該ＬＥＤ素子８００をアレイ状に配列されるように形成することで、ＬＥＤアレイ８１０が完成する。
【０１１０】
本実施形態においても、本発明の効果が生じるメサ構造体の面積と発光領域の面積と放熱層の面積との組み合わせは、実施形態１に示した式（１）の範囲となる。
【０１１１】
［実施形態３］
本発明の実施形態３では、実施形態１とは異なり、図９に示すように、放熱層９３０が基板９０１の側から第１の半導体層９０３に接するように設ける場合について説明する。
【０１１２】
以下、その工程を説明する。
【０１１３】
図９を参照して、先ず、実施形態１と同様の構成で、電極９２１まで形成する。
【０１１４】
次に、基板９０１の裏面、すなわち、第１の反射鏡９０２が接していない面の側から、ドライエッチングなどを用いて、放熱層９３０を設ける領域を形成する。
【０１１５】
すなわち、第１の反射鏡９０２の面内方向に対して垂直な方向から見て、ＶＣＳＥＬ素子９００を、該基板９０１の裏面側から第１の半導体層９０３が露出するまで、該基板９０１と該第１の反射鏡９０２と該第１の半導体層９０３の一部をリング状に除去する。
【０１１６】
続いて、前記リング状に除去した箇所に、放熱層９３０を形成する。
【０１１７】
その後、ヒートシンク９４０と該放熱層９３０とを接続するようにフェイスアップ実装することで、ＶＣＳＥＬアレイ９１０が完成する。
【０１１８】
［実施形態４］
本発明の実施形態４では、実施形態１および実施形態３とは異なり、図１０に示すように、導電性基板上に導電性半導体ＤＢＲからなる第１の反射鏡を形成することで、一方の電極を該導電性基板の裏面に形成した形態について説明する。
【０１１９】
以下、その工程を説明する。
【０１２０】
図１０を参照して、先ず、ｎ型ＧａＮからなる基板９０１上に、ｎ型不純物としてＳｉを添加した、例えばＧａＮとＡｌＧａＮとで構成された半導体ＤＢＲからなる第１の反射鏡９０２を結晶成長する。
【０１２１】
これにより、導電性を有する該第１の反射鏡９０２が形成される。
【０１２２】
引き続き、第１の反射鏡９０２上に、たとえばｎ型ＧａＮからなる第１の半導体層９０３、活性層９０４、たとえばｐ型ＧａＮからなる第２の半導体層９０５、をこの順番で結晶成長させる。
【０１２３】
次に、該第２の半導体層９０５上に、電流狭窄するための開口を有するたとえばＳｉＯ２からなる電流狭窄層９０６を形成する。
【０１２４】
次に、実施形態１と同様の構成で電極９２０まで形成した後、実施形態３と同様の構成で放熱層９３０を形成する。
【０１２５】
次に、基板９０１の裏面に、第１の反射鏡９０２の面垂直方向から見て、電流狭窄層９０６の開口部を覆うように、電極９２１を形成する。
【０１２６】
その後、実施形態３と同様の構成で、ヒートシンク１４０と該放熱層９３０とを接続するようにフェイスアップ実装することで、ＶＣＳＥＬアレイ９１０が完成する。
【０１２７】
本実施形態では、電極９２０から注入された電流が電極９２１に向かって垂直方向に流れるため、活性層９０２により均一に該電流を注入することが可能となる。
【０１２８】
このように、本実施例によれば、該活性層９０２の発光領域をより均一に発光させることが可能となり、ＶＣＳＥＬアレイ９１０の発振閾値をより低減することが可能となる。
【０１２９】
また、本実施形態では、ｐ型ＧａＮからなる第２の半導体層９０５がｎ型ＧａＮからなる第１の半導体層９０３と比較して高抵抗であるため、電流狭窄層９０６の開口部の外側には電流がほとんど拡がらない。
【０１３０】
これより、ＶＣＳＥＬアレイ９１０を構成する隣り合うＶＣＳＥＬ素子間の電流のクロストークはほとんど生じないため、該ＶＣＳＥＬ素子の形状をメサ形状にすることで該クロストークを抑制する必要がない。
【０１３１】
したがって、本実施形態によれば、該第２の半導体層９０５の側から該第１の半導体層９０３が露出するまでエッチングする工程を省略することが可能となる。
【０１３２】
上記本実施形態に係る発光素子アレイは、該発光素子アレイから出射された光を用いて発光させる固体レーザに用いることができる。
【実施例】
【０１３３】
つぎに、本発明の実施例について説明する。
【０１３４】
本実施例においては、本発明を適用して構成したＶＣＳＥＬアレイについて、図１１を用いて説明する。
【０１３５】
本実施例のＶＣＳＥＬアレイ１１１０は、基体１１０１と、第１の反射鏡１１０２と、第２の反射鏡１１０８と、活性層１１０４と、ｎ型半導体層である第１の半導体層１１０３とを備える。さらに、本実施例のＶＣＳＥＬアレイ１１１０はｐ型半導体層である第２の半導体層１１０５と、電流狭窄層１１０６と、透明電極１１０７と、電極１１２０および１１２１と、放熱層１１３０と、ヒートシンク１１４０とを備える。
【０１３６】
ここで、該電極１１２１は該放熱層１１３０の一部としても機能する。
【０１３７】
第１の反射鏡１１０２と第２の反射鏡１１０８は、ＶＣＳＥＬアレイ１１１０を構成する各ＶＣＳＥＬ素子の共振器を構成する。
【０１３８】
基体１１０１は、ｎ型ＧａＮ基板からなる。
【０１３９】
第１の半導体層１１０３および第２の半導体層１１０５は、それぞれｎ型およびｐ型ＧａＮからなる。
【０１４０】
活性層１１０４は、窒化物半導体材料を用いた多重量子井戸構造からなっており、該量子井戸構造の井戸層および障壁層は、それぞれＩｎＧａＮおよびＧａＮからなる。
【０１４１】
該井戸層のバンドギャップは、該障壁層、第１の半導体層１１０３、第２の半導体層１１０５のバンドギャップより小さい。
【０１４２】
該活性層１１０４は、キャリアの注入により発光する。なお、本実施例における活性層１１０４は、上記の多重量子井戸構造であるが、単一量子井戸構造であってもよい。
【０１４３】
第２の半導体層１１０５の表面には、開口部を有する、二酸化ケイ素からなる電流狭窄層１１０６が形成されている。なお、本実施例における電流狭窄層の材料は、二酸化ケイ素に特に限定されるものではなく、電流を狭窄する機能を有すればよい。
【０１４４】
例えば、ｎ型の窒化物半導体、若しくは窒化ケイ素、酸化ジルコニウム、酸化タンタル、酸化ニオブ、酸化チタン、酸化アルミニウム、窒化アルミニウム、酸化ガリウム、酸化ハフニウムなどの誘電体を用いることも出来る。
【０１４５】
電流狭窄層１１０６の開口部から露出した第２の半導体層１１０５および電流狭窄層１１０６の表面には、ＩＴＯからなる透明電極１１０７が形成されている。なお、本実施例における透明電極材料は、ＩＴＯに特に限定されるものではなく、他の材料であってもよい。
【０１４６】
例えば、ＺｎＯを用いることもできる。
【０１４７】
透明電極１１０６の少なくとも周辺部の表面には、Ａｕからなる電極１１２０が形成されている。また、該ＶＣＳＥＬ素子のメサ形成により露出した第１の半導体層１１０３の表面には、放熱層１１３０の一部としても機能するＡｌからなる電極１１２１が形成されている。
【０１４８】
なお、本実施例における電極材料は、ＡｕやＡｌに特に限定されるものではなく、他の材料であってもよい。
【０１４９】
電極１１２０、１１２１間に電圧を印加することにより注入されたキャリアが、電流狭窄層１０６で狭窄され、活性層１１０５のキャリアが注入された領域が発光する。
【０１５０】
活性層１１０５からの発光が、第１の反射鏡１１０２と第２の反射鏡１１０８との間で共振して増幅され、コヒーレントな光が該第１の反射鏡１１０２の面の垂直方向に面発光される。
【０１５１】
つぎに、本実施例におけるＶＣＳＥＬアレイ１１１０の製造方法について説明する。
【０１５２】
まず、ｎ型ＧａＮ基板からなる基板１１０１の上に、ＭＯＶＰＥ装置を用いて、窒化物半導体ＤＢＲよりなる第１の反射鏡１１０２を形成する。
【０１５３】
該第１の反射鏡１１０２は、ＧａＮとＡｌＧａＮとをそれぞれλ／４の光学的厚さで交互に６０周期積層して形成する。
【０１５４】
なお、本実施例における第１の反射鏡１１０２を構成する材料は、ＧａＮおよびＡｌＧａＮに特に限定されるものではなく、たとえば、ＩｎＧａＮとＡｌＧａＮなどを用いることもできる。
【０１５５】
また、本実施例における第１の反射鏡１１０２を構成する窒化物半導体ＤＢＲ（ＧａＮおよびＡｌＧａＮ）の周期数は６０周期であるが、これに特に限定されるものではなく、所望の反射率が得られる周期数であればよい。
【０１５６】
また、本実施例における第１の反射鏡１１０２は、λ／４の光学的厚さのＧａＮとλ／４の光学的厚さのＡｌＧａＮとの組み合わせで構成したが、これに特に限定されるものでなく、所望の反射率が得られる構成であればよい。
【０１５７】
また、本実施例における第１の反射鏡１１０２は、ＭＯＶＰＥ装置を用いて形成したが、これに特に限定されるものではなく、例えば、ＭＢＥ装置を用いてもよい。
【０１５８】
次に、第１の反射鏡１１０２の上に、ｎ型ＧａＮからなる第１の半導体層１１０３と、活性層１１０４と、ｐ型ＧａＮからなる第２の半導体層１０５と、をこの順番で積層する。
【０１５９】
なお、該第１の半導体層１１０３および第２の半導体層１１０５を形成する材料は、ｎ型ＧａＮおよびｐ型ＧａＮに特に限定されるものではなく、たとえばｎ型ＡｌＧａＮおよびｐ型ＡｌＧａＮであってもよい。
【０１６０】
次に、メサ構造体からなるＶＣＳＥＬ素子を形成するために、直径１０μｍの円形パターンを、図２（ｂ）に示すように、六方充填配置で周期的に配置したレジストパターンを第２の半導体層１１０５上に形成する。
【０１６１】
このとき、該円形パターンの間隔、すなわち、周期は、上記式（１）を満たすような放熱層１１３０を形成するために、１７μｍとした。
【０１６２】
続いて、該レジストパターンをマスクとして、第１の半導体層１１０３が露出するまでドライエッチングする。その後、該レジストパターンを除去することで、凸状に加工された前記メサ構造体が形成される。
【０１６３】
なお、本実施例においては、レジストをマスクとしてドライエッチングを行い、前記メサ構造体を形成したが、前記マスクとして、例えば二酸化ケイ素を用いても良い。
【０１６４】
すなわち、第２の半導体層１１０５の上に二酸化ケイ素を成膜した後、該二酸化ケイ素膜上に、メサ構造体を形成するためのレジストを形成する。
【０１６５】
次に、前記レジストをマスクとして該二酸化ケイ素膜をドライエッチングする。これにより、該メサ構造体を形成するための二酸化ケイ素膜が形成される。
【０１６６】
続いて、該二酸化ケイ素膜をマスクとして、前記第１の半導体層１１０３が露出するまでドライエッチングすることで、前記メサ構造体を形成しても良い。
【０１６７】
次に、前記メサ構造体の頂上部を構成する第２の半導体層１１０５の上に、中央部に開口部を有する、二酸化ケイ素などよりなる電流狭窄層１１０６を形成する。
【０１６８】
そのために、まず、前記第２の半導体層１１０５上の中央部の直径６μｍの円形の領域と、ドライエッチングにより露出した前記第１の半導体層１１０３の領域と、にレジストを形成する。
【０１６９】
次に、例えば電子ビーム蒸着装置やスパッタリング装置などを用いて、二酸化ケイ素を１００ｎｍの厚みで成膜する。
【０１７０】
このとき、前記メサ構造体の側面、すなわち、ドライエッチングにより露出した第２の半導体層１１０５と活性層１１０４と第１の半導体層１１０３の側面にも、二酸化ケイ素が成膜される。
【０１７１】
該側面に二酸化ケイ素が形成されることにより、該二酸化ケイ素が保護膜として機能し、前記ＶＣＳＥＬ素子の劣化を抑制することが可能となる。
【０１７２】
しかしながら、特にこれに限定されるものではなく、該側面に二酸化ケイ素を形成しなくても、本発明の効果は生じる。
【０１７３】
続いて、リフトオフを行うことにより、上記式１を満たすような円形の開口部を有する電流狭窄層１１０６が形成される。
【０１７４】
なお、前記開口部の形状は、円形に特に限定されるものではなく、例えば、六角形、四角形などであってもよい。
【０１７５】
また、本実施例における電流狭窄層１１０６の形成方法は、上記形成方法に特に限定されるものではなく、例えばドライエッチング法などであってもよい。
【０１７６】
この場合は、先ず、第２の半導体層１１０５上および露出した第１の半導体層１１０３上に、二酸化ケイ素を成膜する。
【０１７７】
次に、前記二酸化ケイ素の膜上に、レジストマスクを形成し、所定のパターンを施した後、ドライエッチングを行うことで、電流狭窄層１１０６と電極１１２１を形成する領域とが形成される。
【０１７８】
また、本実施例における電流狭窄層１１０６の膜厚は、１００ｎｍに特に限定されるものではなく、電流を狭窄できる範囲の膜厚であればよい。
【０１７９】
一方、該電流狭窄層１１０６と前記第２の半導体層１１０５との上に連続的に透明電極１１０７を形成するため、前記開口部における該電流狭窄層１１０６と該第２の半導体層１１０５との段差、すなわち、該電流狭窄層１１０６の膜厚は薄い方が好ましい。したがって、該電流狭窄層１１０６の膜厚は、１０ｎｍ以上、２００ｎｍ以下の範囲であることが好ましい。
【０１８０】
次に、電流狭窄層１１０６と該電流狭窄層１１０６の開口部から露出した第２の半導体層１１０５との上に、例えば電子ビーム蒸着装置やスパッタリング装置などを用いて、ＩＴＯを５０ｎｍの厚みで成膜することで、透明電極１１０７を形成する。なお、本実施例における透明電極１１０７の膜厚は、５０ｎｍに特に限定されるものではない。
【０１８１】
該透明電極１１０７の膜厚を増加させると、該透明電極１１０７の抵抗が減少し、電流狭窄層１１０６の開口部にキャリアを注入しやすくなるため、該透明電極１１０７の膜厚は厚い方が好ましい。
【０１８２】
一方、該透明電極１１０７の膜厚が増加すると、該透明電極１１０７による光吸収により、光吸収損失が増加してしまうため、該透明電極１１０７の膜厚は、３０ｎｍ以上、１００ｎｍ以下の範囲であることが好ましい。
【０１８３】
次に、透明電極１１０７の上に、第１の反射鏡１１１０の面垂直方向から見て、電流狭窄層１１０６の開口部を覆うように、誘電体ＤＢＲからなる第２の反射鏡１１０８を形成する。
【０１８４】
第２の反射鏡１１０８は、ＳｉＯ２とＴａ２Ｏ５とをそれぞれλ／４の光学的厚さで交互に１３周期積層して形成する。
【０１８５】
なお、第２の反射鏡１１０８を形成する領域は、第１の反射鏡１１０２の面垂直方向から見て、電流狭窄層１１０６の開口部が覆われていれば、透明電極１１０７の周辺部の電極１１２０を形成する領域を除いて、特に限定されるものではない。
【０１８６】
本実施例における第２の反射鏡１１０８を構成する誘電体ＤＢＲの周期数は１３周期であるが、これに特に限定されるものではなく、少なくとも１周期以上積層され、所望の反射率を得られる周期数であれば良い。
【０１８７】
また、本実施例における第２の反射鏡１１０８を構成する前記誘電体ＤＢＲの材料は、ＳｉＯ２およびＴａ２Ｏ５に特に限定されるものではなく、他の材料であってもよい。
【０１８８】
例えば、二酸化ジルコニウム（ＺｒＯ２）、窒化ケイ素（ＳｉｘＮｙ）、酸化チタン（ＴｉｘＯｙ）、ＭｇＦ２、ＣａＦ２、ＢａＦ２、Ａｌ２Ｏ３、ＬｉＦなどを用いることもできる。
【０１８９】
次に、少なくとも第２の反射鏡１１０８が形成されていない透明電極１１０７の周辺部の表面に電極１２０を形成する。
【０１９０】
このとき、図１１に示すように、第２の反射鏡１１０８と該第を第２の反射鏡１１０８が形成されていない透明電極１１０７の表面とに、連続的に電極１１２０を形成しても良い。
【０１９１】
次に、メサ形成により露出した第１の半導体層１１０３の表面に、上記式１を満たすような、内径１５μｍで外径１７μｍのリング状の放熱層１１３０の一部としても機能するＡｌからなる電極１１２１を形成する。
【０１９２】
ここで、本実施例においては、前記メサ構造体の直径１０μｍに対して該電極１１２１の内径を１５μｍとし、幅２．５μｍの間隔を設けることで、前記メサ構造体の側面に二酸化ケイ素からなる前記保護膜が形成できる。
【０１９３】
また、前記間隔を設けることで、電極１１２１を形成するときに該電極１１２１を形成する箇所の位置ずれが多少生じても、前記メサ構造体の側面に該電極１１２１が形成されることによるショートを抑制できる。
【０１９４】
しかしながら、特にこれに限定されるものではなく、上記式（１）を満たす前記メサ構造体の直径と前記電極１１２１の内径と外径であってもよい。
【０１９５】
次に電極１１２１上にＡｕからなる放熱層１１３０を形成し、該放熱層１１３０と、たとえばＡｕメッキが施されたＣｕからなるヒートシンク１１４０とを接続するようにフリップチップ実装して、上記式（１）を満たすＶＣＳＥＬアレイ１１１０が完成する。
【０１９６】
なお、本実施例では、基板１１０１として、ｎ型ＧａＮ基板を用いたが、これに特に限定されるものではなく、ＳｉＣ基板を用いてもよい。
【０１９７】
また、サファイア基板上に、ＭＯＶＰＥ法により、歪緩衝層を介してＧａＮを形成することで、該基板１１０１としてもよい。
【０１９８】
また、サファイア基板ではなく、Ｓｉ基板などを用いてもよい。
【０１９９】
この場合は、Ｓｉ基板上に、ＭＯＶＰＥ法により、歪緩衝層を介してＧａＮからなる転位低減のためのＧａＮバッファ層を形成し、その上に、ＧａＮを形成することで、基板１１０１とする。
【０２００】
なお、本実施例における第１の反射鏡１１０２の反射率は、ＶＣＳＥＬアレイ１１１０からのレーザ光を該第１の反射鏡１１０２の側から出射させるために、第２の反射鏡１１０８の反射率と比較して、低くしてある。
【０２０１】
また、本実施例では、電流狭窄層１１０６を第２の半導体層１１０５の表面に配置する場合について示したが、これに特に限定されるものではない。
例えば、該電流狭窄層１１０６を、活性層１１０４の表面や、第１の半導体層１１０３の表面に配置してもよい。
【０２０２】
この場合は、例えば、活性層１１０４の表面に電流狭窄層１１０６を形成し、該電流狭窄層１０６の開口部から露出した活性層１１０４の表面から、第２の半導体層１１０５を横方向成長させ、該電流狭窄層１１０６を埋め込む。
【０２０３】
同様に、該電流狭窄層１１０６を、第２の半導体層１１０５の内部や、第１の半導体層１１０３の内部に形成してもよい。
【０２０４】
この場合は、例えば、第１の半導体層１１０３を、該電流狭窄層１１０６を配置する膜厚まで、該第１の半導体層１１０３を成長させる。
【０２０５】
次に、該電流狭窄層１１０６を形成し、該電流狭窄層１１０６の開口部から露出した該第１の半導体層１１０３の表面から、該第１の半導体層１１０３を横方向成長させ、該電流狭窄層１１０６を埋め込む。
【０２０６】
それにより、該第１の半導体層１１０３の内部に、該電流狭窄層１１０６を配置することができる。
【０２０７】
ここで、本実施例では透明電極１１０７を用いたが、電流狭窄層１１０６を第２の半導体層１１０５の表面以外の個所に配置する場合には、これに特に限定されるものではない。
【０２０８】
すなわち、透明電極１１０７を用いずに、第２の半導体１１０５の表面に、第１の反射鏡１１０２の面垂直方向から見て、電流狭窄層１１０６の開口部を覆うように、第２の反射鏡１１０８を形成する。
【０２０９】
続いて、第２の反射鏡１１０８が形成されていない第２の半導体層１１０５の周辺部の表面に電極１１２０を形成し、ＶＣＳＥＬアレイ１１１０を完成させてもよい。
【０２１０】
一方、電流狭窄層１１０６を第２の半導体層１１０５の表面以外の個所に配置する場合には、該電流狭窄層１１０６を結晶成長により埋め込むため、第１の反射鏡１１０２と該第２の反射鏡１１０５とで構成させる共振器の共振器長が増加してしまう。
【０２１１】
したがって、該共振器長の増加を抑制する場合には、該電流狭窄層１１０６は、第２の半導体層１１０５の表面に配置することが好ましい。
【０２１２】
また、本実施例では、ｎ型半導体層と、活性層と、ｐ型半導体層と、をこの順番に形成しているが、この順番に特に限定されるものではなく、ｐ型半導体層と、活性層と、ｎ型半導体層と、をこの順番で形成してもよい。
【０２１３】
また、本実施例においては、第１の半導体層１１０３および第２の半導体層１１０５をそれぞれ単層で形成したが、これに特に限定されるものではない。
【０２１４】
例えば、第１の半導体層１１０３を、ｎ型ＧａＮとｎ型ＡｌＧａＮとから構成してもよい。
【０２１５】
同様に、第２の半導体層１１０５を、ｐ型ＧａＮとｐ型ＡｌＧａＮとから構成してもよい。
【０２１６】
なお、上記では、前記メサ構造体の直径および電流狭窄層１１０６によって制限された活性層１１０４の発光領域の直径および放熱層１１３０の内径、該放熱層１１３０の外径を、それぞれ１０μｍ、６μｍ、および１５μｍ、１７μｍとした。しかし、本発明は特にこれに限定されるものではなく、上記式（１）を満たす径であればよい。
【０２１７】
例えば、該メサ構造体の直径および該活性層１１０４の発光領域の直径および該放熱層１１３０の内径および該放熱層１３０の外径を、それぞれ、１５μｍおよび８μｍおよび２０μｍおよび２２μｍとしてもよい。
【０２１８】
つぎに、本実施例における他の構成例として、ＶＣＳＥＬアレイ１１１０がフェイスアップ実装により構成された構成例について、図１２を用いて説明する。
【０２１９】
まず、上記実施例と同様の構成で、放熱層１１３０の一部としても機能する電極１２１まで形成する。
【０２２０】
その後、ヒートシンク１１４０にフェイスアップ実装し、該ヒートシンク１１４０と該電極１２１とを接続するように放熱層１１３０を形成することにより、ＶＣＳＥＬアレイ１１１０が完成する。
【０２２１】
なお、本実施例においては、上記実施例と異なり、第２の反射鏡１１０８の側からＶＣＳＥＬアレイ１１１０のレーザ光を出射させる。
【０２２２】
そのため、本実施例における第２の反射鏡１１０８の反射率は、第１の反射鏡１１０２の反射率と比較して、低くしてある。
【０２２３】
本実施例によれば、電極１１２０および電極１１２１をＶＣＳＥＬアレイ１１１０の上部側に形成するため、該電極１１２０および該電極１１２１への配線が容易になる。
【符号の説明】
【０２２４】
１００  ＶＣＳＥＬ素子
１０１  基板
１０２  第１の反射鏡
１０３  第１の半導体層
１０４  活性層
１０５  第２の半導体層
１０６  電流狭窄層
１０７  透明電極
１０８  第２の反射鏡
１１０  ＶＣＳＥＬアレイ
１３０  放熱層
１４０  ヒートシンク
【図１】
2015103783.tif 000003
【図４】
2015103783.tif 000004
【図５】
2015103783.tif 000005
【図６】
2015103783.tif 000006
【図７】
2015103783.tif 000007
【図８】
2015103783.tif 000008
【図９】
2015103783.tif 000009
【図１１】
2015103783.tif 000010
【図１２】
2015103783.tif 000011
【図２】
2015103783.tif 000012
【図３】
2015103783.tif 000013
【図１０】
2015103783.tif 000014