(57)【要約】【課題】バイポーラトランジスタのβばらつきをさらに低減できるようにした半導体装置及びその製造方法を提供する。【解決手段】エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置であって、このバイポーラトランジスタ１００は、Ｓｉ基板１に形成されたコレクタ領域１０と、コレクタ領域１０上に形成されたベース層３０と、ベース層３０のうちのコレクタ領域１０から離れた上側部位に形成されたエミッタ領域３９と、ベース層３０上に形成され、ベース層３０とエミッタ領域３９との接合部を覆う絶縁膜４０と、を有し、絶縁膜４０は、ベース層３０上に形成されたシリコン熱酸化膜４１を少なくとも含んでいる。【選択図】図１
2015103551.tif 000002
【特許請求の範囲】
【請求項１】
エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置であって、
前記バイポーラトランジスタは、
基板に形成されたコレクタ領域と、
前記コレクタ領域上に形成されたベース層と、
前記ベース層のうちの前記コレクタ領域から離れた上側部位に形成されたエミッタ領域と、
前記ベース層上に形成され、前記ベース層と前記エミッタ領域との接合部を覆う絶縁膜と、を有し、
前記絶縁膜は、前記ベース層上に形成されたシリコン熱酸化膜を少なくとも含むことを特徴とする半導体装置。
【請求項２】
前記絶縁膜は、前記シリコン熱酸化膜上に形成されたシリコン酸化膜をさらに含むことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記シリコン酸化膜は、ＣＶＤ法を用いて形成されたＣＶＤシリコン酸化膜であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記シリコン熱酸化膜の密度は、前記シリコン酸化膜の密度よりも高いことを特徴とする請求項２または請求項３に記載の半導体装置。
【請求項５】
エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置の製造方法であって、
基板にコレクタ領域を形成する工程と、
前記コレクタ領域上にベース層を形成する工程と、
前記ベース層上にシリコン熱酸化膜を形成する工程と、
前記シリコン熱酸化膜上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜と前記シリコン酸化膜と前記シリコン熱酸化膜とを部分的にエッチングして、前記ベース層を底面とする開口部を形成する工程と、
前記開口部を通して前記ベース層に不純物を導入して、前記ベース層のうちの前記コレクタ領域から離れた上側部位にエミッタ領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記シリコン酸化膜は、ＣＶＤ法を用いて形成されたＣＶＤシリコン酸化膜であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記シリコン熱酸化膜の密度は、前記シリコン酸化膜の密度よりも高いことを特徴とするとする請求項５または請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、バイポーラトランジスタの電流増幅率βのばらつきをさらに低減できるようにした半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年では、エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタは、高速・高集積を必要とする通信用デバイス等で多く利用されている。バイポーラトランジスタの構造とその製造方法は、例えば特許文献１に開示されている。
また、バイポーラトランジスタの代表的な特性として電流増幅率β（もしくはｈＦＥと呼ばれる）がある。一般的にβは非常にばらつき易いパラメータと言われており、βのばらつき（即ち、βばらつき）低減については様々な検討がなされている。例えば、特許文献２には、エミッタ電極となるポリシリコン膜にフッ素（Ｆ）をイオン注入し、さらに熱処理を加えることで、ポリシリコン膜とベース層の境界部に存在する自然酸化膜をブレイクアップし、正孔逆注入障壁を低減させて、自然酸化膜厚がばらつくことに起因するβばらつきを低減させる方法が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３１１９７１号公報
【特許文献２】特開平１１−４０５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献２に記載の方法は、エミッタ電極となるポリシリコン膜とベース層との境界部に存在する自然酸化膜の膜厚ばらつきに起因するβばらつきしか抑制することができない。
図１６に示すように、実際のデバイスを製造すると、エミッタ領域２３９とベース領域２３５の接合部で、かつ絶縁膜２４１との界面に存在する界面準位（図１６の×印）がβばらつきの原因になっていることが少なくない。この界面準位によってベース電流のばらつきが増大し、その結果、βばらつきが増大するからである。
【０００５】
つまり、特許文献２に記載の方法で、エミッタ電極となるポリシリコン膜２５０中にフッ素をイオン注入しても、×印で示した界面準位を低減できなければβばらつきを十分に低減できないことがある。フッ素は未結合手（ダングリングボンド）の終端に効果的な元素であり、界面準位を低減するのに有効であるが、特許文献２に記載のイオン注入方法は、自然酸化膜のブレイクアップのみが目的であるため、×印で示した界面準位が存在する領域まで高濃度のフッ素を到達させることができない。このため、特許文献２に記載の方法では、界面準位低減によるβばらつき低減効果を十分に得ることができないという課題があった。
そこで、本発明は、上記の課題に鑑みてなされたものであって、バイポーラトランジスタのβばらつきをさらに低減できるようにした半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の一態様に係る半導体装置は、エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置であって、前記バイポーラトランジスタは、基板に形成されたコレクタ領域と、前記コレクタ領域上に形成されたベース層と、前記ベース層のうちの前記コレクタ領域から離れた上側部位に形成されたエミッタ領域と、前記ベース層上に形成され、前記ベース層と前記エミッタ領域との接合部を覆う絶縁膜と、を有し、前記絶縁膜は、前記ベース層上に形成されたシリコン熱酸化膜を少なくとも含むことを特徴とする。
【０００７】
また、上記の半導体装置において、前記絶縁膜は、前記シリコン熱酸化膜上に形成されたシリコン酸化膜をさらに含むことを特徴としてもよい。
また、上記の半導体装置において、前記シリコン酸化膜は、ＣＶＤ法を用いて形成されたＣＶＤシリコン酸化膜であることを特徴としてもよい。
また、上記の半導体装置において、前記シリコン熱酸化膜の密度は、前記シリコン酸化膜の密度よりも高いことを特徴としてもよい。
【０００８】
本発明の別の態様に係る半導体装置の製造方法は、エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置の製造方法であって、基板にコレクタ領域を形成する工程と、前記コレクタ領域上にベース層を形成する工程と、前記ベース層上にシリコン熱酸化膜を形成する工程と、前記シリコン熱酸化膜上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上にポリシリコン膜を形成する工程と、前記ポリシリコン膜と前記シリコン酸化膜と前記シリコン熱酸化膜とを部分的にエッチングして、前記ベース層を底面とする開口部を形成する工程と、前記開口部を通して前記ベース層に不純物を導入して、前記ベース層のうちの前記コレクタ領域から離れた上側部位にエミッタ領域を形成する工程と、を有することを特徴とする。
【０００９】
また、上記の半導体装置の製造方法において、前記シリコン酸化膜は、ＣＶＤ法を用いて形成されたＣＶＤシリコン酸化膜であることを特徴としてもよい。
また、上記の半導体装置の製造方法において、前記シリコン熱酸化膜の密度は、前記シリコン酸化膜の密度よりも高いことを特徴としてもよい。
【発明の効果】
【００１０】
本発明の一態様によれば、ベース層上に形成され、そのベース層とエミッタ領域との接合部を覆う絶縁膜は、上記ベース層上に形成されたシリコン熱酸化膜を少なくとも含んでいる。このシリコン熱酸化膜は、シリコンの熱酸化によって形成されたものであるため、例えばＣＶＤ法によって形成されたシリコン酸化膜と比較して、不要な不純物の残留が少ない。このため、ベース層とエミッタ領域との接合部で、かつ絶縁膜との界面に界面準位が発生するのを抑制することができる。したがって、バイポーラトランジスタにおいて、界面準位低減によるβばらつき低減効果を十分に得る（即ち、界面準位を低減してβばらつきをさらに低減する）ことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】実施形態に係る半導体装置の構成例を示す断面図である。
【図２】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図３】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図４】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図５】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図６】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図７】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図８】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図９】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図１０】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図１１】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図１２】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図１３】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図１４】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図１５】実施形態に係る半導体装置の製造方法を工程順に示した断面図である。
【図１６】課題を説明するための断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成で同一の機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（構成）
図１は、本発明の実施形態に係る半導体装置の構成例を示す断面図である。
図１に示す半導体装置は、エミッタ電極５０にポリシリコン膜を使用したヘテロ接合構造のＮＰＮバイポーラトランジスタ１００を備える。
ＮＰＮバイポーラトランジスタ１００は、シリコン（Ｓｉ）基板１に形成されたＮ型のコレクタ領域（高濃度コレクタ領域１１及び低濃度コレクタ領域１３）１０と、コレクタ領域１０上に形成されたＰ型のベース層３０と、ベース層３０のうちのコレクタ領域１０から離れた上側部位に形成されたＮ型のエミッタ領域３９と、ベース層３０上に形成された絶縁膜４０と、を有する。また、このＮＰＮバイポーラトランジスタ１００において、絶縁膜４０は、ベース層３０とエミッタ領域３９との接合部を覆っている。ここで、上記「上側部位」とは、ベース層３０のうちのコレクタ領域１０とは接していない領域をいう。
【００１３】
この絶縁膜４０は、ベース層３０上に形成されたシリコン熱酸化膜４１と、シリコン熱酸化膜４１上に形成されたＣＶＤシリコン酸化膜４２とを含んでいる。そして、ＣＶＤシリコン酸化膜４２上には、ポリシリコン膜４３が形成されている。
シリコン熱酸化膜４１の密度は、ＣＶＤシリコン酸化膜４２の密度よりも高くなっている。なお、本実施形態に係るシリコン熱酸化膜４１は、例えば酸素ガスや酸素と水との混合ガスを用いて、Ｓｉを熱酸化して形成したシリコン酸化膜（ＳｉＯ２膜）である。また、本実施形態に係るＣＶＤシリコン酸化膜４２は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成したシリコン酸化膜である。また、上記「シリコン熱酸化膜４１の密度は、ＣＶＤシリコン酸化膜４２の密度よりも高くなっている。」とは、「シリコン熱酸化膜４１は、ＣＶＤシリコン酸化膜４２よりも緻密である。」ことを意味するものである。
【００１４】
上記ＮＰＮバイポーラトランジスタ１００の構造について、以下でより詳しく説明する。
図１に示すように、ＮＰＮバイポーラトランジスタ１００は、Ｐ型のＳｉ基板１を備えている。このＰ型のＳｉ基板１内には、コレクタ領域１０と、素子分離層２０とが形成されている。コレクタ領域１０は、Ｐ型のＳｉ基板１内に形成された高濃度のＮ型Ｓｉ領域である高濃度コレクタ領域１１と、その上部に形成された低濃度のＮ型Ｓｉ領域である低濃度コレクタ領域１３とで構成されている。また、コレクタ領域１０を電気的に分離する素子分離層２０は、ディープトレンチ２２と、ディープトレンチ２２の上部に形成されたシャロートレンチ２１とで構成されている。なお、ディープトレンチ２２はポリシリコンで形成されており、シャロートレンチ２１はシリコン酸化膜で形成されている。
【００１５】
上述の低濃度コレクタ領域１３上及びシャロートレンチ２１上にはベース層３０が形成されている。ベース層３０は、後述の図７に示すように、Ｓｉ層３１と、Ｓｉ層３１上に積層されたシリコンゲルマニウム（ＳｉＧｅ）層３２と、ＳｉＧｅ層３２の上に積層されたＳｉ層３３とを含むヘテロ接合構造の半導体層である。エミッタ領域３９は、このベース層３０の上側部位であるＳｉ層３３に形成されている。このベース層３０においてエミッタ領域３９とコレクタ領域１０（具体的には、低濃度コレクタ領域１３）とに挟まれた領域が、ベースとして実効的に機能する実効ベース領域３５である。
【００１６】
ここで、ベース層３０のうちのシャロートレンチ２１上に形成された部分（領域）は、多結晶のＳｉ層及びＳｉＧｅ層（以下、「多結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域」とも表記する。）となっている。一方、ベース層３０のうちのシャロートレンチ２１を除く単結晶領域上（つまり、低濃度コレクタ領域１３上）に形成された部分は、単結晶のＳｉ層及びＳｉＧｅ層（以下、「単結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域」とも表記する。）となっている。
【００１７】
さらに、ＮＰＮバイポーラトランジスタ１００は、単結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域の上部に絶縁膜４０を有している。この絶縁膜４０は、単結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域上に形成されたシリコン熱酸化膜４１と、シリコン熱酸化膜４１上に形成されたＣＶＤシリコン酸化膜４２とが積層した構造をしている。そして、ＣＶＤシリコン酸化膜４２上にはポリシリコン膜４３が形成されている。シリコン熱酸化膜４１は、エミッタ開口部を有し、熱酸化により形成されたシリコン酸化膜である。また、ＣＶＤシリコン酸化膜４２は、エミッタ開口部を有し、ＣＶＤ法により形成されたシリコン酸化膜である。また、ポリシリコン膜４３は、エミッタ開口部を有するポリシリコン膜である。ここで、シリコン熱酸化膜４１の密度は、ＣＶＤシリコン酸化膜４２の密度よりも高くなっている。
【００１８】
また、ＮＰＮバイポーラトランジスタ１００は、ポリシリコン膜４３上に形成され、且つ上記エミッタ開口部を埋めてベース層３０（具体的には、単結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域）に接触するエミッタ電極５０を備えている。また、上述のシリコン熱酸化膜４１、ＣＶＤシリコン酸化膜４２、ポリシリコン膜４３及びエミッタ電極５０のそれぞれの側面には、シリコン酸化膜からなるサイドウォール５９が形成されている。また、エミッタ電極５０上と、ベース層３０の多結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域上と、コレクタコンタクト領域１４の単結晶Ｓｉ領域上には、コバルトシリサイド（ＣｏＳｉ）層６１がそれぞれ形成されている。
【００１９】
また、Ｓｉ基板１の上方には、上述のＣｏＳｉ層６１やシャロートレンチ２１を覆うシリコン酸化膜からなる層間絶縁膜６５が形成されている。この層間絶縁膜６５には、層間絶縁膜６５を貫通し、ＣｏＳｉ層６１のそれぞれと電気的に接続するタングステン（Ｗ）プラグが形成されている。そして、このＷプラグを備えた層間絶縁膜６５上には、各Ｗプラグと電気的に接続するアルミニウム（Ａｌ）合金膜からなる金属配線が形成されている。より詳しくは、エミッタ電極５０上に形成されたＣｏＳｉ層６１には、上記Ｗプラグとしてエミッタコンタクト部７１が接続されている。また、ベース層３０の多結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域上に形成されたＣｏＳｉ層６１には、ベースコンタクト部７３が接続されている。また、コレクタコンタクト領域１４の単結晶Ｓｉ領域上に形成されたＣｏＳｉ層６１には、コレクトコンタクト部７５が接続されている。また、エミッタコンタクト部７１には、金属配線８１が接続されている。また、ベースコンタクト部７３には、金属配線８３が接続されている。また、コレクトコンタクト部７５には、金属配線８５が接続されている。
【００２０】
（製造方法）
次に、図１に示した半導体装置の製造方法について説明する。
図２〜図１５は、本発明の実施形態に係る半導体装置の製造方法を工程順に示した断面図である。なお、図１４は、要部を拡大した断面図である。なお、本実施形態では、ベース層３０にＳｉ／ＳｉＧｅ／Ｓｉを用いたヘテロ接合構造のＮＰＮバイポーラトランジスタ（ＨＢＴ）を例に説明するが、本発明はこの構造に限るものではない。
【００２１】
図２に示すように、まず、Ｐ型のシリコン（Ｓｉ）基板１を用意する。次に、このＳｉ基板１の表面に、膜厚１００Å程度の熱酸化膜３を形成する。次に、リソグラフィーにより、ＨＢＴ形成領域の上方を開口し、それ以外の領域を覆うフォトレジスト５を熱酸化膜３上に形成する。そして、このフォトレジスト５をマスクに用いて、Ｓｉ基板１にＮ型不純物を高濃度にイオン注入する。このイオン注入工程では、Ｎ型不純物としてヒ素もしくはリンを用いる。また、イオン注入のドーズ量は１×１０１５〜１×１０１６ｃｍ−２程度とする。このイオン注入の後、フォトレジスト５を除去する。続いて、熱酸化膜３をウェットエッチングで除去し、Ｓｉ基板１の表面に単結晶Ｓｉ層を１μｍ程度エピタキシャル成長させる。
【００２２】
次に、図３に示すように、Ｓｉ基板１の表面に、膜厚１００Å程度の熱酸化膜７を形成する。そして、リソグラフィーにより、ＨＢＴ形成領域の上方を開口し、それ以外の領域を覆うフォトレジスト９を形成する。続いて、このフォトレジスト９をマスクに用いて、Ｓｉ基板１にＮ型不純物を低濃度にイオン注入する。このイオン注入工程では、Ｎ型不純物としてヒ素もしくはリンを用いる。また、イオン注入のドーズ量は１×１０１２〜１×１０１３ｃｍ−２程度とする。このイオン注入の後に、フォトレジスト９は除去する。
【００２３】
次に、Ｓｉ基板１全体に１２００℃／６０ｍｉｎ程度の熱処理を施し、Ｓｉ基板１に注入したＮ型不純物を活性化及び拡散させる。これにより、図４に示すように、Ｓｉ基板１に、高濃度コレクタ領域（Ｎ＋層）１１と、高濃度コレクタ領域１１上に位置する低濃度コレクタ領域（Ｎ−層）１３とを形成する。こうして、高濃度コレクタ領域１１と低濃度コレクタ領域１３とからなるコレクタ領域１０を形成する。
【００２４】
次に、図４に示すように、素子分離層２０として、シリコン酸化膜により構成される深さ約０．３μｍのシャロートレンチ２１と、ノンドープポリシリコン膜及びこれを取り囲むシリコン酸化膜により構成される深さ約６μｍのディープトレンチ２２とを形成する。
次に、図５に示すように、ＣＶＤ法などにより膜厚約１０００Åのシリコン酸化膜２３、膜厚約１０００Åのポリシリコン膜２５をＳｉ基板１の上方全面に堆積し、リソグラフィー、ドライエッチング、ウェットエッチングにより、ＨＢＴ形成領域上からポリシリコン膜２５とシリコン酸化膜２３を部分的に除去する。これにより、低濃度コレクタ領域１３の表面を部分的に露出させる。
【００２５】
次に、図６に示すように、Ｓｉ基板１上にベース層３０を形成する。ベース層３０の形成工程では、例えば図７に示すように、膜厚約３００ÅのＳｉ層３１、膜厚約７００Åのシリコンゲルマニウム（ＳｉＧｅ）層３２、膜厚約１００ÅのＳｉ層３３を、この順にエピタキシャル成長させる。このとき、単結晶のＳｉ基板１上では単結晶Ｓｉ、ＳｉＧｅが成長し、図６に示したポリシリコン膜２５や図示しないシリコン酸化膜上では多結晶もしくはアモルファスＳｉ、ＳｉＧｅが成長する。換言すると、単結晶からなる低濃度コレクタ領域１３上には単結晶Ｓｉ、ＳｉＧｅが成長し、ポリシリコン膜２５上やシャロートレンチ２１上では多結晶もしくはアモルファスＳｉ、ＳｉＧｅが成長する。
【００２６】
ベース層３０の形成工程では、例えばｉｎ−ｓｉｔｕドープにより、ＳｉＧｅ層３２にボロンを導入する。これにより、ＳｉＧｅ層３２の導電型をＰ型にする。
次に、図８に示すように、ベース層３０上に熱酸化法を用いてシリコン酸化膜（シリコン熱酸化膜）４１を形成し、続いて、シリコン熱酸化膜４１上にＣＶＤ法を用いてシリコン酸化膜（ＣＶＤシリコン酸化膜）４２を形成する。シリコン熱酸化膜４１の膜厚は、１０〜１００Å程度であることが好ましい。また、ＣＶＤシリコン酸化膜４２の膜厚は、２００〜３５０Å程度であることが好ましい。こうして、シリコン熱酸化膜４１とＣＶＤシリコン酸化膜４２とが積層してなる絶縁膜４０を形成する。その後、ＣＶＤシリコン酸化膜４２上に膜厚約５００Åのポリシリコン膜４３を堆積する。
【００２７】
以下、シリコン熱酸化膜４１及びＣＶＤシリコン酸化膜４２の形成方法について簡単に説明する。
本実施形態では、シリコン熱酸化膜４１を、高温環境下で、例えば酸素（Ｏ２）と水（Ｈ２Ｏ）とを含む混合ガスやＯ２ガスと、ベース層３０表面近傍に存在するＳｉとを反応させて（つまり、熱酸化させて）形成する。より詳しくは、例えば、ベース層３０表面を、Ｏ２ガスのみで酸化するドライ酸化、酸素（Ｏ２）と水素（Ｈ２）とを含む混合ガスで酸化するウェット酸化（例えば、パイロジェニック酸化）することで、上述のシリコン熱酸化膜４１を形成する。
【００２８】
また、本実施形態では、ＣＶＤシリコン酸化膜４２を、例えば低圧ＣＶＤ法を用いて形成する。より詳しくは、例えば、ＨＬＤ（Ｈｉｇｈ  ｔｅｍｐｅｒａｔｕｒｅ  Ｌｏｗ  ｐｒｅｓｓｕｒｅ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン酸化膜を形成する。このＣＶＤシリコン酸化膜４２を形成する際には、例えば、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）をその材料とする。
【００２９】
次に、図９に示すように、リソグラフィー及びドライエッチングにより、ポリシリコン膜４３に開口パターンを形成する。開口パターンの形成後、図示しないフォトレジストをアッシングにより除去する。その後、ウェットエッチングにより、開口パターンを有するポリシリコン膜４３をマスクに用いてＣＶＤシリコン酸化膜４２及びシリコン熱酸化膜４１を順次開口させる。これにより、ＨＢＴ形成領域に、ポリシリコン膜４３、ＣＶＤシリコン酸化膜４２及びシリコン熱酸化膜４１をそれぞれ貫いてベース層３０を底面とする開口部４５を形成する。
【００３０】
次に、図１０に示すように、例えばＣＶＤ法などにより、Ｓｉ基板１の上方にエミッタ電極となるノンドープのポリシリコン膜５０´を厚さ約２５００Å程度堆積して、開口部４５を埋める。そして、堆積したポリシリコン膜５０´にＮ型不純物をイオン注入する。このイオン注入のドーズ量は５×１０１５〜１×１０１６ｃｍ−２程度とする。なお、ノンドープのポリシリコン膜５０´の堆積とイオン注入を行う代わりに、リンをｉｎ−ｓｉｔｕドープした、いわゆるドープドポリシリコン膜を堆積してもよい。
【００３１】
次に、リソグラフィー及びドライエッチングにより、ポリシリコン膜５０´をパターニングする。これにより、図１１に示すように、ポリシリコン膜５０´からなるエミッタ電極５０を形成する。続いて、エミッタ電極５０上にフォトレジスト５３を残したまま、外部ベース領域（即ち、実効ベース領域を外部へ引き出すための領域）の抵抗を低減するために、ベース層３０のエミッタ電極５０下から露出している領域に１×１０１５〜１×１０１６ｃｍ−２程度のドーズ量でボロンもしくはＢＦ２をイオン注入する。その後、エミッタ電極５０上からフォトレジスト５３を除去する。
【００３２】
次に、図１２に示すように、リソグラフィー及びドライエッチングにより、絶縁膜４０及びベース層３０をパターニングして、ベース層３０に外部ベース領域３７を形成する。その後、絶縁膜４０及びベース層３０のパターニングに用いた図示しないフォトレジストを除去する。
次に、図１３に示すように、Ｓｉ基板１の上方に厚さ約１００Åのシリコン酸化膜５５を形成する。そして、リソグラフィーにより、低濃度コレクタ領域１３のコンタクト領域（即ち、コレクタコンタクト領域）１４の上方を開口し、それ以外の領域を覆うフォトレジスト５７を形成する。次に、このフォトレジスト５７をマスクに用いて、１×１０１５〜５×１０１５ｃｍ−２程度のドーズ量でヒ素をイオン注入する。その後、フォトレジスト５７を除去する。
【００３３】
次に、温度９５０℃／時間１０ｓｅｃ程度のアニールをＳｉ基板１全体に施す。これにより、図１４に示すように、ポリシリコン膜５０´からなるエミッタ電極５０に含まれているＮ型不純物を、エミッタ電極５０からベース層３０へ拡散させて、ベース層３０の低濃度コレクタ領域から離れた上側部位（例えば、図７に示したＳｉ層３３）にエミッタ領域３９を形成する。
【００３４】
なお、このアニールの際に、シリコン熱酸化膜４１形成時にシリコン熱酸化膜４１中に取り込まれた水素（Ｈ）原子もシリコン熱酸化膜４１からベース層３０へ拡散する。そして、この拡散するＨ原子で、シリコン熱酸化膜４１とベース層３０との界面近傍に存在するダングリングボンドを終端させることができる。
次に、Ｓｉ基板１の上方にシリコン酸化膜を３００Å程度堆積し、続けてシリコン酸化膜に異方性のエッチバックを施す。これにより、図１５に示すように、エミッタ電極５０、ポリシリコン膜４３、ＣＶＤシリコン酸化膜４２、シリコン熱酸化膜４１及びベース層３０のそれぞれの側壁を覆うサイドウォール５９を形成する。なお、このサイドウォール形成時に、ＣＶＤシリコン酸化膜４２及びシリコン熱酸化膜４１も除去される。
【００３５】
次に、セルフアラインドシリサイドにより、エミッタ電極５０の露出している表面と、外部ベース領域３７の露出している表面と、低濃度コレクタ領域１３の露出している表面（つまり、コレクタコンタクト領域１４の表面）とにそれぞれＣｏＳｉ層６１を形成する。これ以降の工程は、標準的な多層配線プロセスを用い、各素子間の電気的接続を行う。即ち、図１に示したように、層間絶縁膜６５を形成し、層間絶縁膜６５を貫いて各ＣｏＳｉ層６１を底面とするコンタクトホールを形成し、これらコンタクトホール内にそれぞれ電極材を埋め込む。これにより、エミッタ電極５０に電気的に接続するエミッタコンタクト部７１と、外部ベース領域３７に電気的に接続するベースコンタクト部７３と、低濃度コレクタ領域１３（コレクタコンタクト領域１４）に電気的に接続するコレクタコンタクト部７５と、を形成する。
【００３６】
最後に、エミッタコンタクト部７１、ベースコンタクト部７３及びコレクタコンタクト部７５が形成された層間絶縁膜６５上に金属配線膜（図示せず）を形成し、その金属配線膜をパターニングする。こうして、図１に示すように、エミッタコンタクト部７１、ベースコンタクト部７３、コレクタコンタクト部７５とそれぞれ電気的に接続した金属配線８１、８３、８５を形成する。
【００３７】
以上の工程を経て、βばらつきを低減させたヘテロ接合構造のＮＰＮバイポーラトランジスタ１００を備えた半導体装置が完成する。
この実施形態では、高濃度コレクタ領域１１及び低濃度コレクタ領域１３が本発明のコレクタ領域に対応している。また、シリコン熱酸化膜４１及びＣＶＤシリコン酸化膜４２が本発明の絶縁膜に対応している。さらに、ヘテロ接合構造のＮＰＮバイポーラトランジスタ１００が本発明のバイポーラトランジスタに対応している。
【００３８】
（実施形態の効果）
本発明の実施形態は、以下の効果を奏する。
（１）ベース層３０上に形成され、ベース層３０とエミッタ領域３９との接合部を覆う絶縁膜４０は、ベース層３０上に形成されたシリコン熱酸化膜４１を少なくとも含んでいる。このシリコン熱酸化膜４１は、Ｓｉの熱酸化によって形成されたものであるため、例えばＣＶＤ法によって形成されたシリコン酸化膜と比較して、不要な不純物の残留が少ない。このため、ベース層３０とエミッタ領域３９との接合部で、かつ絶縁膜４０との界面に界面準位が発生するのを抑制することができる。したがって、バイポーラトランジスタ１００を備える半導体装置において、界面準位低減によるβばらつき低減効果を十分に得る（即ち、界面準位を低減してβばらつきをさらに低減する）ことが可能となる。
【００３９】
また、Ｎ型不純物をエミッタ電極５０からベース層３０側へアニールして拡散させる際に、シリコン熱酸化膜４１形成時にシリコン熱酸化膜４１中に取り込まれたＨ原子がベース層３０のＳｉＧｅ層３２上に形成されたＳｉ層３３とシリコン熱酸化膜４１（ＳｉＯ２層）との界面（Ｓｉ／ＳｉＯ２界面）近傍まで到達する。これにより、上記界面に存在するダングリングボンドをＨ原子で効果的に終端することができる。よって、本実施形態であれば、例えば、ＣＶＤ法を用いてシリコン酸化膜を形成した場合と比較して、界面準位が少ない絶縁膜を形成することができる。ゆえに、上記界面に存在する界面準位を十分に、安定に低減することができる。したがって、バイポーラトランジスタ１００を備える半導体装置において、界面準位低減によるβばらつき低減効果を十分に得ることが可能となる。
【００４０】
さらに、シリコン熱酸化膜４１は、プラズマを用いることなく、常圧（大気圧）で形成されるものである。これにより、プラズマによって生じるベース層３０の表面欠陥を低減できるので、ベース層３０とエミッタ領域３９との接合部で、かつ絶縁膜４０との界面に界面準位が発生するのを抑制することができる。したがって、バイポーラトランジスタ１００を備える半導体装置において、界面準位低減によるβばらつき低減効果を十分に得ることが可能となる。
【００４１】
（２）また、絶縁膜４０は、シリコン熱酸化膜４１上に形成されたシリコン酸化膜をさらに含む。つまり、絶縁膜４０は、積層構造をしたシリコン酸化膜である。これにより、シリコン酸化膜を積層させなかった場合と比較して、より絶縁性を高めることができる。したがって、ベース層３０に備わるエミッタ領域３９を予定した領域に形成することができる。
【００４２】
（３）また、シリコン熱酸化膜４１上に形成されたシリコン酸化膜は、ＣＶＤシリコン酸化膜４２である。このため、公知技術であるＣＶＤ法を用いて、積層したシリコン酸化膜を形成することができる。したがって、確実性を高めてシリコン酸化膜を形成することができる。また、公知技術（汎用技術）を用いることで、バイポーラトランジスタ１００を備える半導体装置の製造コストが高騰するのを抑制することができる。
【００４３】
（４）また、シリコン熱酸化膜４１の密度は、ＣＶＤシリコン酸化膜４２の密度よりも高い。このため、ＣＶＤシリコン酸化膜４２中に含まれる不要な不純物がシリコン熱酸化膜４１を通って、ベース層３０とエミッタ領域３９との接合部で、かつ絶縁膜４０との界面近傍に到達するのを低減することができる。よって、上記界面近傍に不純物による界面準位が発生するのを抑制することができる。したがって、バイポーラトランジスタ１００を備える半導体装置において、界面準位低減によるβばらつき低減効果を十分に得ることが可能となる。
【００４４】
（変形例）
（１）上記の実施形態では、シリコン熱酸化膜４１上にＣＶＤシリコン酸化膜４２を形成した場合について説明した。しかしながら、本発明において、シリコン熱酸化膜４１上に形成するシリコン酸化膜はＣＶＤシリコン酸化膜４２に限定されるものではない。シリコン熱酸化膜４１上のシリコン酸化膜は、例えば、溶液を用いて形成したシリコン酸化膜でもよい。このような場合であっても、実施形態の効果（１）〜（４）と同様の効果を奏する。
【００４５】
（２）また、上記の実施形態では、本発明のバイポーラトランジスタが、ヘテロ接合構造のＮＰＮバイポーラトランジスタである場合について説明した。しかしながら、本発明においてバイポーラトランジスタはこれに限定されるものではない。
例えば、本発明のバイポーラトランジスタは、ヘテロ接合構造のＰＮＰバイポーラトランジスタでもよい。その場合は、上記の実施形態において、各半導体層に含まれる不純物の導電型を、Ｐ型をＮ型に、Ｎ型をＰ型に置き換えればよい。このような場合であっても、実施形態の効果（１）〜（４）と同様の効果を奏する。
【００４６】
＜その他＞
本発明は、以上に記載した実施形態に限定されうるものではない。当業者の知識に基づいて実施形態に設計の変更等を加えることが可能であり、そのような変形が加えられた態様も本発明の範囲に含まれる。換言すると、本発明は、その要旨の範囲内で種々変形して実施することができる。なお、図面中、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
【符号の説明】
【００４７】
１  基板
３、７  熱酸化膜
５、９、５３、５７  フォトレジスト
１０  コレクタ領域
１１  高濃度コレクタ領域
１３  低濃度コレクタ領域
１４  コレクタコンタクト領域
２０  素子分離層
２１  シャロートレンチ
２２  ディープトレンチ
２３、５５  シリコン酸化（ＳｉＯ２）膜
２５、４３  ポリシリコン膜
３０  ベース層
３１  Ｓｉ層
３２  ＳｉＧｅ層
３３  Ｓｉ層
３５  実効ベース領域
３７  外部ベース領域
３９  エミッタ領域
４０  絶縁膜
４１  シリコン熱酸化膜
４２  ＣＶＤシリコン酸化膜
４５  開口部
５０  エミッタ電極
５０´  ポリシリコン膜
５９  サイドウォール
６１  ＣｏＳｉ層
６５  層間絶縁膜
７１  エミッタコンタクト部
７３  ベースコンタクト部
７５  コレクタコンタクト部
８１、８３、８５  金属配線
１００  ヘテロ接合構造のＮＰＮバイポーラトランジスタ
【図１】
2015103551.tif 000003
【図２】
2015103551.tif 000004
【図３】
2015103551.tif 000005
【図４】
2015103551.tif 000006
【図５】
2015103551.tif 000007
【図６】
2015103551.tif 000008
【図７】
2015103551.tif 000009
【図８】
2015103551.tif 000010
【図９】
2015103551.tif 000011
【図１０】
2015103551.tif 000012
【図１１】
2015103551.tif 000013
【図１２】
2015103551.tif 000014
【図１３】
2015103551.tif 000015
【図１４】
2015103551.tif 000016
【図１５】
2015103551.tif 000017
【図１６】
2015103551.tif 000018