(57)【要約】【課題】可視光だけでなく、波長の短い光に対して高感度で、かつ、低ノイズの固体撮像装置及び放射線検出器を提供する。【解決手段】行列上に配置された複数の画素を備える固体撮像装置であって、シリコン基板３１０と、シリコン基板３１０の上方に画素毎に形成されており隣接する画素と電気的に分離された第１電極３０３と、第１電極３０３上に形成され、光を信号電荷に光電変換する光電変換膜３０２と、光電変換膜３０２上に形成された第２電極３０１と、光電変換膜３０２により光電変換された信号電荷を蓄積する電荷蓄積領域と、電荷蓄積領域をリセットするリセットトランジスタ３０９と、電荷蓄積領域に蓄積されている信号電荷を増幅する増幅トランジスタ３０８と、リセットトランジスタ３０９の動作時のノイズを抑圧する機構とを備え、光電変換膜３０２はセレンを含む。【選択図】図３
2015225950.tif 000002
【特許請求の範囲】
【請求項１】
行列上に配置された複数の画素を備える固体撮像装置であって、
半導体基板と、
前記半導体基板の上方に、前記画素毎に形成されており、隣接する前記画素と電気的に分離された第１電極と、
前記第１電極上に形成され、光を信号電荷に光電変換する光電変換膜と、
前記光電変換膜上に形成された第２電極と、
前記光電変換膜により光電変換された前記信号電荷を蓄積する電荷蓄積領域と、
前記電荷蓄積領域をリセットするリセットトランジスタと、
前記電荷蓄積領域に蓄積されている前記信号電荷を増幅する増幅トランジスタと、
前記リセットトランジスタの動作時のノイズを抑圧する機構とを備え、
前記光電変換膜はセレンを含む
固体撮像装置。
【請求項２】
前記半導体基板上に形成された下地回路は、前記第１電極と前記電荷蓄積領域を電気的に接続するシリコンからなるコンタクトプラグを含む
請求項１に記載の固体撮像装置。
【請求項３】
前記コンタクトプラグの導電型は、前記電荷蓄積領域の導電型と同一である
請求項２に記載の固体撮像装置。
【請求項４】
前記第１電極と前記光電変換膜との間に、下部ブロッキング膜を備え、
前記下部ブロッキング膜の膜厚は１００ｎｍ以下であり、キャリア濃度は３×１０１６／ｃｍ３以下である
請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記信号電荷は、前記電荷蓄積領域の導電型を担う多数キャリアとは反対極性であって、
前記増幅トランジスタのゲート電極に保護素子が接続されている
請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記第２電極は、透明電極、または、少なくとも１層以上の金属膜からなる
請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第２電極は、前記画素の境界上にのみ、格子状に配置されている
請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記半導体基板の上方に、信号を出力する画素を選択する選択トランジスタを備え、
前記選択トランジスタを介して前記増幅トランジスタの出力を前記リセットトランジスタのドレインにフィードバックする、フィードバック回路を備えている
請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記半導体基板の上方に、信号を出力する画素を選択する選択トランジスタを備え、
同列に配置された前記画素内の前記増幅トランジスタのドレインと接続された電源線と、
同列に配置された前記画素内の前記選択トランジスタのソースを接続された列信号線と、
同列に配置された前記画素内の前記リセットトランジスタのドレインを接続された帰還線と、
前記列信号線に入力端子が接続され、前記帰還線に出力端子が接続されたフィードバックアンプ回路を備えている
請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項１０】
前記半導体基板上に画素を選択する選択トランジスタと、
前記画素内の前記増幅トランジスタのドレインと接続された電源線と、
前記画素内の前記選択トランジスタのソース、および、前記リセットトランジスタのドレインに接続された列信号線とをさらに備え、
前記電源線の一端は、電源に接続され、
前記列信号線の一端は、負荷トランジスタに接続され、
前記電源線の他端は、接地され、
前記列信号線の他端は、後段の回路と接続されている
請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項１１】
前記第１電極は、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂのいずれかを含んでいる
請求項１〜１０のいずれか１項に記載の固体撮像装置。
【請求項１２】
前記光電変換膜の下方に、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂ、Ｍｏのいずれかを含む金属膜を備えている
請求項１〜１１のいずれか１項に記載の固体撮像装置。
【請求項１３】
前記半導体基板上に前記画素が複数形成された撮像領域と、前記撮像領域の周辺に回路が形成された周辺回路領域を備え、
周辺回路領域の上方に、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂ、Ｍｏのいずれかを含む遮光部を備えている
請求項１〜１２のいずれか１項に記載の固体撮像装置。
【請求項１４】
前記第２電極は、第１金属膜と前記第１金属膜上に形成された第２金属膜とからなり、
第１金属膜は、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂ、Ｍｏのいずれかを含み、
第２金属膜は、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｌのいずれかを含んでいる
請求項１〜１３のいずれか１項に記載の固体撮像装置。
【請求項１５】
前記半導体基板上に前記画素が複数形成された撮像領域と、前記撮像領域の周辺に回路が形成された周辺回路領域を備え、
前記周辺回路領域の上方の前記第２電極の第１金属膜の厚みが、前記撮像領域の上方の前記第２電極の第１金属膜の厚みより厚く、
周辺回路領域上の第１金属膜と撮像領域上の第１金属膜が電気的に分離されている
請求項１〜１４のいずれか１項に記載の固体撮像装置。
【請求項１６】
前記半導体基板上に前記画素が複数形成された撮像領域と、前記撮像領域の周辺に回路が形成された周辺回路領域を備え、
前記周辺回路領域の上方に、２次元方向に等しい周期を持つ柱状の構造体を備えている
請求項１〜１５のいずれか１項に記載の固体撮像装置。
【請求項１７】
前記第２電極の外周部と電気的に接続された、高電圧を印加する外部電源と、
高電圧印加による静電破壊を保護する保護回路とを備えている
請求項１〜１６のいずれか１項に記載の固体撮像装置。
【請求項１８】
前記光電変換部で光電変換された信号を増幅する増幅トランジスタと、
信号を出力する画素を選択する選択トランジスタと、
露光時に前記選択トランジスタを導通状態とし、
前記増幅トランジスタから出力される信号を読み出し、出力信号量を検知する手段と、
出力信号の大小により、露光量を制御する制御手段とを備える
請求項１〜１７のいずれか１項に記載の固体撮像装置。
【請求項１９】
半導体基板上に画素が複数形成された撮像領域と、
前記撮像領域の周辺に回路が形成された周辺回路領域とを備えた前記固体撮像装置を搭載したパッケージと、
前記固体撮像装置の受光面に対向して配置された前記パッケージの封止材とを備え、
前記撮像領域の上方の前記封止材は透明基体で形成され、
前記周辺回路領域の上方の前記封止材は、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂ、Ｍｏのいずれかを含み、
封止された前記パッケージ内は真空である
請求項１〜１８のいずれか１項に記載の固体撮像装置。
【請求項２０】
前記固体撮像装置を搭載したパッケージと、
前記固体撮像装置の受光面に対向して配置された前記パッケージの封止材とを備え、
前記固体撮像装置にペルチェ素子を介して、ヒートシンクが接続されている
請求項１〜１９のいずれか１項に記載の固体撮像装置。
【請求項２１】
請求項１〜２０のいずれか１項に記載の固体撮像装置を行列上に複数個配置した放射線検出器であって、
各前記固体撮像装置の信号を制御する手段と、
各前記固体撮像装置間のギャップを補正する補正手段とを有し、
各前記固体撮像装置の動作タイミングを同期し、大面積の同時検出を行う駆動方法を有する
放射線検出器。
【請求項２２】
前記固体撮像装置を行列上に複数個配置し、
各前記固体撮像装置の動作開始時間を同期し、大面積の同時検出を行う放射線検出器であって、
１つ、または、列毎、または、全ての前記固体撮像装置について、
非破壊で読み出し、信号量を検知する手段と、
出力信号の大小により、露光量を制御する制御手段とを備える
請求項２１に記載の放射線検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置及びそれを用いた放射線検出器に関する。
【背景技術】
【０００２】
ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｃｍｉｃｏｎｄｕｃｔｏｒ）及びＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｃｍｉｃｏｎｄｕｃｔｏｒ）エリアイメージセンサ（以下、両者を併せてＣＭＯＳイメージセンサと称する）、並びに電荷結合素子（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅｓ）エリアイメージセンサ（以下、ＣＣＤイメージセンサと称する）は、入力光情報を光電変換することにより画像信号を生成する。これらのイメージセンサは、機能素子として、デジタルスチルカメラ、デジタルビデオカメラ、ネットワークカメラ、及び携帯電話用カメラ等、多岐にわたる撮像機器に用いられている。
【０００３】
従来のイメージセンサは、半導体基板の最表面に、光電変換部（フォトダイオード）と読み出し回路部とを有する画素を二次元のアレイ状に配置した構成を有する。従って、光電変換部の面積は光入射面において読み出し回路部の面積分削減される。これにより、従来のイメージセンサでは、開口率が低下するという課題があった。
【０００４】
この課題を解決するために、光吸収能を有する材料を基板上に積層した構成の光電変換部と、基板上に形成した読み出し回路とを有する積層センサが特許文献１に報告されている。特許文献１に記載の積層センサでは、各画素の光電変換部は、画素電極と、その上方（光入射口側）に積層された有機材料を有する光電変換膜と、その上面に形成された対向電極とを含む。積層センサの場合、画素部の読み出し回路はＦＤＡ（Ｆｌｏａｔｉｎｇ  Ｄｉｆｆｕｓｉｏｎ  Ａｍｐｌｉｆｉｅｒ）型ではなく、ＡＭＩ（Ａｍｐｌｉｆｉｅｄ  ＭＯＳ  Ｉｍａｇｅｒ）型となるため、ＦＤＡ型と比較して、大きなノイズ信号が発生するという課題がある。また、光電変換部は有機材料であるため、波長の短い光に対する感度は十分でない。波長の短い光に対する低感度という課題に対しては、アモルファスセレンを光導電層として用いた放射線検出器が特許文献２、３に報告されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第４４４４３７１号公報
【特許文献２】特許第４７８７２２７号公報
【特許文献３】特許第４９０７４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、波長に短い光に対する感度は改善したとしても、信号読み出し時の大きなノイズ信号は発生するという、実用上大きな課題がある。
【０００７】
本開示は、上記課題に鑑みてなされたものであり、可視光だけでなく、波長の短い光に対して高感度で、かつ、低ノイズの固体撮像装置及び放射線検出器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本開示の一形態に係る固体撮像装置は、行列上に配置された複数の画素を備える固体撮像装置であって、半導体基板と、前記半導体基板の上方に前記画素毎に形成されており隣接する前記画素と電気的に分離された第１電極と、前記第１電極上に形成され、光を信号電荷に光電変換する光電変換膜と、前記光電変換膜上に形成された第２電極と、前記光電変換膜により光電変換された前記信号電荷を蓄積する電荷蓄積領域と、前記電荷蓄積領域をリセットするリセットトランジスタと、前記電荷蓄積領域に蓄積されている前記信号電荷を増幅する増幅トランジスタと、前記リセットトランジスタの動作時のノイズを抑圧する機構を備え、前記光電変換膜はセレンを含む。
【発明の効果】
【０００９】
開示される固体撮像装置によれば、可視光だけでなく、波長の短い光に対して高感度で、かつ、低ノイズの固体撮像装置及び放射線検出器を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、固体撮像装置の機能的な構成の一例を示すブロック図である。
【図２】図２は、画素の構成の一例を示す回路図である。
【図３】図３は、画素部の３画素分の領域の構造の一例を示す断面図である。
【図４】図４は、変形例に係る光電変換部の構造の一例を示す断面図である。
【図５】図５は、変形例に係る画素構成の一例を示す回路図である。
【図６】図６は、変形例に係る固体撮像装置全体構成の一例を示すブロック図である。
【図７】図７は、画素の構成の一例を示す回路図である。
【図８】図８は、画素の駆動方法の一例を示したタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、本開示に係る固体撮像装置及びそれを用いた放射線検出器の実施の形態について、図面を参照しながら説明する。なお、本開示について、以下の実施の形態及び添付の図面を用いて説明を行うが、これは例示を目的としており、本開示がこれらに限定されることを意図しない。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本開示は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、本開示の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００１２】
（実施の形態１）
本実施の形態に係る固体撮像装置について説明する。
【００１３】
図１は、固体撮像装置１００の機能的な構成の一例を示すブロック図である。
【００１４】
固体撮像装置１００は、複数の画素が行列状に配列された画素部１０１と、画素部１０１の各行に制御信号を送る行信号駆動回路１０２ａ及び１０２ｂと、画素部１０１の各列に対応する増幅機能とフィードバック機能とを有するフィードバック回路１０３と、画素部１０１の各列に配置された列アンプとノイズキャンセラとを有するノイズキャンセル回路１０４と、水平駆動回路１０５と、出力段アンプ１０６とを備える。
【００１５】
フィードバック回路１０３は、画素部１０１からの出力信号を受け取り、かつ、画素部１０１に該出力信号に応じたフィードバック信号を送るため、信号の流れの方向は画素部１０１及びフィードバック回路１０３間において双方向となる。画素部１０１には、例えば、約１０００万の画素が行列状に配列されている。
【００１６】
図２は、画素２００の構成の一例を示す回路図である。図２には、画素２００とともに、フィードバック回路１０３の一例であるフィードバックアンプ回路２０１が示されている。
【００１７】
画素部１０１において、複数の画素２００が、例えばｍ行ｎ列（ｍ、ｎはともに自然数）のマトリクス状に配置されている。フィードバックアンプ回路２０１は、列ごとに配置されている。フィードバックアンプ回路２０１と画素２００とは、列信号線２０２および帰還線２０３で接続される。
【００１８】
画素２００は、光電変換部２０４と、電荷蓄積（フローティングディフュージョン）部２０５と、増幅トランジスタ２０６と、リセットトランジスタ２０７と、選択トランジスタ２０８を備える。
【００１９】
光電変換部２０４は、入射光を光電変換することにより、入射光量に応じた信号電荷を生成する。
【００２０】
選択トランジスタ２０８は、ソース端子が増幅トランジスタ２０６のソース端子に接続され、ドレイン端子が列信号線２０２に接続されている。
【００２１】
リセットトランジスタ２０７は、ソース端子が電荷蓄積部２０５に接続され、ドレイン端子が帰還線２０３に接続されている。
【００２２】
列毎に配置されたフィードバックアンプ回路２０１は、反転入力端子が列信号線２０２に接続され、非反転入力端子が固定電圧に接続され、出力端子が帰還線２０３に接続され、画素２００からの信号を反転増幅して得られるフィードバック信号を出力する。
【００２３】
この回路構成では、電荷蓄積部２０５に蓄積された信号電荷をリセットトランジスタ２０７によってリセットする際に、フィードバックアンプ回路２０１を介してリセットトランジスタ２０７のドレイン端子に出力信号に応じたフィードバック信号を供給する。その結果、リセットトランジスタ２０７の熱ノイズに起因するｋＴＣノイズが抑制される。
【００２４】
図３は、画素部１０１の３画素分の領域の構造の一例を示す断面図である。図３を用いて、画素部１０１の断面構造について説明する。
【００２５】
入射光の入射側から順に、例えばＳｉＮなどからなる保護膜３００があり、保護膜３００下には、第２電極３０１が、画素部１０１の全面にわたって形成されている。なお、第２電極３０１は、透明電極、または、少なくとも１層以上の金属膜からなる。透明電極は例として、可視光及び赤外光を透過するＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などがあげられる。また、金属膜の場合、光が透過する薄膜（例えばＡｌの場合、１０ｎｍ以下）であることが好ましい。図３では、画素部１０１全面にわたって、第２電極３０１が形成されているが、第２電極３０１は、画素の境界上にのみ格子状に配置されていても良い。この構成であれば、入射光を遮ることなく、感度を高くすることができる。
【００２６】
第２電極３０１の下にセレンを含む光電変換膜３０２が形成されている。光電変換膜３０２は、セレンのみから構成されていてもよい。
【００２７】
光電変換膜３０２の下には、隣接する画素と電気的に分離された第１電極３０３が形成されている。第１電極３０３は、平坦化された厚さ約１００ｎｍの絶縁膜３０４上に形成されている。第１電極には例としてＴｉＮなどが用いられる。また、入射光が波長の短いＸ線の場合、第１電極３０３は、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂのいずれかを含んでいても良い。この構成であれば、Ｘ線が電極を透過しにくくなり、基板上に形成した素子へのダメージを抑制することができる。さらに第１電極３０３だけでなく、光電変換膜３０２の下方にＨｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂ、Ｍｏのいずれかを含む金属膜を備えていても同じ効果が得られる。
【００２８】
また、画素が複数形成された撮像領域ではなく、撮像領域の周辺に回路が形成された周辺回路領域の上方にのみ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂ、Ｍｏのいずれかを含む遮光部または、２次元方向に等しい周期を持つ柱状の構造体を備えていても良い。この構成の場合、遮光部または構造体により、Ｘ線の透過を防ぎ、Ｘ線による周辺回路の各素子へのダメージを抑制することができる。
【００２９】
また、第２電極３０１は、画素部だけでなく周辺回路領域上にも形成され、第１金属膜と前記第１金属膜上に形成された第２金属膜からなり、第１金属膜はＨｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂ、Ｍｏのいずれかを含み、第２金属膜はＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｌのいずれかを含み、周辺回路領域の上方の第２電極の第１金属膜の厚みが、撮像領域の上方の第２電極の第１金属膜の厚みより厚く、さらに、周辺回路上の第１及び第２金属膜と撮像領域上の第１及び第２金属膜が電気的に分離されていても良い。この構成であれば、撮像領域では、光電変換膜３０２に十分なＸ線が入射し、周辺回路領域では、第１金属膜の厚みが厚いため、Ｘ線による素子へのダメージを抑制することができる。
【００３０】
第１電極３０３には配線層３０５が接続されている。配線層３０５は、コンタクトプラグ３０６を介して、電荷蓄積部３０７と電気的に接続されている。電荷蓄積部３０７は、コンタクトプラグ３０６及び配線層３０５を介して、増幅トランジスタ３０８のゲート電極に接続されている。さらに電荷蓄積部３０７は、リセットトランジスタ３０９のソース部と領域を共有し、電気的に接続されている。増幅トランジスタ３０８、リセットトランジスタ３０９、図示されてはいないが同一画素内に形成されている選択トランジスタ、及び、電荷蓄積部３０７は全て同一のシリコン基板３１０上に形成された不純物ウェル３１１内に形成されている。各トランジスタは、例えば、ＳｉＯ２よりなるシャロウトレンチ分離（ＳＴＩ）領域３１２によって電気的に分離されている。また、不純物ウェル３１１と第１電極３０３との間には１層以上の層間絶縁層３１３が配置されている。コンタクトプラグ３０６はＣｕやＷからなる金属又は半導体材料（一例としてポリシリコン）で構成される。コンタクトプラグ３０６をポリシリコンで構成する場合、コンタクトプラグ３０６の導電型は電荷蓄積部３０７の導電型と同一であってもよい。同一の場合、コンタクトプラグ３０６から電荷蓄積部３０７へ不純物が拡散し、オーミックコンタクトをとることが可能となる。また、電荷蓄積部３０７の不純物濃度を低く形成し、リークを抑制することができる。
【００３１】
上記の固体撮像装置を搭載するパッケージは固体撮像装置の受光面に対抗して配置されたパッケージの封止材を備え、撮像領域の上方の封止材は透明基体で形成され、周辺回路領域の上方の封止材はＨｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｓｎ、Ｐｂ、Ｍｏのいずれかを含み、封止されたパッケージ内が真空であっても良い。この構成であれば、周辺回路領域では、Ｘ線による素子へのダメージを抑制することができる。
【００３２】
さらに、固体撮像装置にペルチェ素子を介して、ヒートシンクが接続されていても良い。この構成であれば、固体撮像装置で発生する熱をパッケージ外部に逃がすことができ、熱による光電変換膜３０２へのダメージを抑制することができる。
【００３３】
（実施の形態２）
次に、実施の形態２について説明する。
【００３４】
図４は、本実施の形態に係る光電変換部の構造の一例を示す断面図である。光電変換膜４００と第１電極４０２と第２電極４０３に下部ブロッキング膜４０１を追加して構成される。
【００３５】
以下では、光電変換膜４００で発生したホールを信号電荷として用いる場合の下部ブロッキング膜４０１の一例について詳細に説明する。
【００３６】
下部ブロッキング膜４０１は、光電変換膜４００と第１電極４０２との間に設けられ、第１電極４０２から光電変換膜４００への電子の注入を阻止する。第１電極４０２から光電変換膜４００への電子の注入を阻止するために、下部ブロッキング膜４０１の電子親和力は光電変換膜４００の電子親和力より小さい必要がある。また、光電変換膜４００の光電変換で発生した正孔を第１電極４０２に排出するために、下部ブロッキング膜４０１のイオン化エネルギーは光電変換膜４００のイオン化エネルギーより小さいほうが好ましい。従って、下部ブロッキング膜４０１は、例えばＳｉＯｘ、ＧｅＯｘ、ＭｇＯｘ、ＡｌＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＹＯｘ、ＬａＯｘ、ＡｌＮ、ＮｉＯ、ＣｏＯ、ＦｅＯ、ＭｎＯなどの材料で構成される。上記では、光電変換膜４００で発生した電荷のうち正孔を信号電荷として用いる場合について説明したが、電子を信号電荷として用いてもよい。電子を信号電荷として用いる場合、下部ブロッキング膜４０１は、正孔を信号電荷として用いる場合とは逆の特性を持つ膜体で構成される。つまり、信号電荷が電子である場合、下部ブロッキング膜４０１のイオン化エネルギーは、光電変換膜４００のイオン化エネルギーより大きくてもよく、下部ブロッキング膜４０１の電子親和力は、光電変換膜４００の電子親和力より大きいほうが好ましい。例えば、ＳｉＯｘ、ＧｅＯｘ、ＭｇＯｘ、ＡｌＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＹＯｘ、ＬａＯｘ、ＡｌＮ、ＺｎＯ、ＴｉＯ２、ＣｅＯ２などの材料で構成される。
【００３７】
この構成により、第１電極４０２から光電変換膜４００に注入する電荷を阻止することができ、リーク電流が抑制される。また、下部ブロッキング膜４０１の膜厚は１００ｎｍ以下でキャリア濃度は３×１０１６／ｃｍ３以下であることが好ましい。この場合、下部ブロッキング膜４０１を介して隣接する画素電極に漏れこむ電荷（混色）を抑制することができる。図４では、光電変換膜４００と第１電極４０２の間にブロッキング膜を設ける構成としたが、第２電極４０３と光電変換膜４００の間にブロッキング膜を設ける構成であっても良い。
【００３８】
（実施の形態３）
次に、実施の形態３について説明する。
【００３９】
図５は、本実施の形態に係る、信号電荷が電荷蓄積部５０５の導電型を担う多数キャリアと反対極性の場合の画素構成の一例を示す回路図である。
【００４０】
図５に示すように、画素５００は、光電変換部５０４と、電荷蓄積（フローティングディフュージョン）部５０５と、増幅トランジスタ５０６と、リセットトランジスタ５０７と、選択トランジスタ５０８と、保護素子５０９を備える。この構成であれば、信号電荷が電荷蓄積部５０５の導電型を担う多数キャリアと反対極性の場合、増幅トランジスタ５０６のゲート電極に高い電圧が印加され、増幅トランジスタが破壊されることを防ぎ、飽和電荷量を高くすることができる。また、リセット電圧を低くすることができるため、リーク電流を抑制することができる。保護素子５０９は、一例としてツェナーダイオードなどが用いられる。
【００４１】
さらに、光電変換部５０４を構成する第２電極の外周部と電気的に接続された高電圧を印加する外部電源を備え、高電圧印加による静電破壊を保護する保護素子を備えていてもよい。
【００４２】
さらに、上記の構成に追加して、増幅トランジスタ５０６から出力される信号を読み出し、出力信号量を検知する手段と出力信号の大小により、露光量を制御する制御手段を備えていても良い。この構成であれば、露光量を調整することが可能であるため、過剰な光により増幅トランジスタ５０６が破壊されることを防ぐことが出来る。
【００４３】
（実施の形態４）
次に、実施の形態４について説明する。
【００４４】
図６は、本実施の形態に係る固体撮像装置の全体構成の一例を示すブロック図である。図６に記載された固体撮像装置６００は、半導体基板上に複数の画素６０１が行列状に配置された画素部６０２と、行信号駆動回路６０３ａおよび６０３ｂと、列毎に配置された列アンプ回路６０４と、各列に配置された相関二重サンプリング（ＣＤＳ）回路などを含むノイズキャンセル回路６０５と、水平駆動回路６０６と、出力段アンプ６０７とを備える。
【００４５】
図７は、画素６０１の構成の一例を示す回路図である。画素部６０２において、例えばｍ行ｎ列のマトリクス状に、複数の画素６０１が配置されている。画素６０１は、光電変換部７００と、電荷蓄積部７０１と、増幅トランジスタ７０２と、選択トランジスタ７０３と、リセットトランジスタ７０４とを備える。
【００４６】
光電変換部７００は、例えば図４に示されるように、第２電極４０３と、光電変換膜４００と、下部ブロッキング膜４０１と、第１電極４０２とを有し、光電変換膜４００において入射光を光電変換することにより、入射光量に応じた信号電荷を生成する。
【００４７】
選択トランジスタ７０３は、ソース端子が増幅トランジスタ７０２のソース端子に接続され、ドレイン端子が列信号線７０５に接続されている。選択トランジスタ７０３は、増幅トランジスタ７０２で検出された信号を列信号線７０５へ伝達するか否かを制御する。
【００４８】
リセットトランジスタ７０４は、ソース端子が電荷蓄積部７０１に接続され、ドレイン端子が列信号線７０５に接続されている。
【００４９】
列信号線７０５の一端は、スイッチＳＷ２および負荷トランジスタ７０６を介して電源電位供給回路ＶＤＤに接続されている。列信号線７０５の他端は、スイッチＳＷ４を介して後段の列アンプ回路６０４等に接続されている。列信号線７０５の電位はスイッチＳＷ４を介して後段の列アンプ回路６０４へと出力される。
【００５０】
負荷トランジスタ７０６のゲート端子には一定の電圧が印加されている。電源電位供給回路ＶＤＤと負荷トランジスタ７０６とは定電流源として動作する。増幅トランジスタ７０２のドレイン端子は、電源線７０７に接続されている。電源線７０７の一端は、スイッチＳＷ１を介して電源電位供給回路ＶＤＤと接続されている。電源線７０７の他端は、スイッチＳＷ３を介して接地電位供給回路と接続されている。
【００５１】
電源線７０７および列信号線７０５は画素部６０２の列毎に設けられている。ここでは、電源線７０７および列信号線７０５は、画素６０１を含む第ｎ列に属する複数の画素に対し、共通に接続されている。
【００５２】
選択トランジスタ７０３のゲート端子には選択トランジスタ制御線７０８が接続され、リセットトランジスタ７０４のゲート端子にはリセットトランジスタ制御線７０９が接続されている。選択トランジスタ制御線７０８およびリセットトランジスタ制御線７０９は画素部６０２の行ごとに設けられている。ここでは、選択トランジスタ制御線７０８およびリセットトランジスタ制御線７０９は、画素６０１を含むｍ行に属する複数の画素に対し、共通に接続されている。
【００５３】
なお、固体撮像装置６００では、画素６０１を構成するトランジスタはＮＭＯＳトランジスタであるとしたが、制御信号の極性を反転することにより、画素６０１をＰＭＯＳトランジスタで構成してもよい。
【００５４】
図８は、図７に示した画素６０１を含むｍ行目の画素の駆動方法の一例を示したタイミングチャートである。
【００５５】
スイッチＳＷ１に制御信号Ｓ１が印加される。スイッチＳＷ２に制御信号Ｓ２が印加される。スイッチＳＷ３に制御信号Ｓ３が印加される。スイッチＳＷ４に制御信号Ｓ４が印加される。各制御信号がハイレベルのとき、スイッチがＯＮして導通状態になる。制御信号がローレベルのとき、スイッチがＯＦＦして非導通状態になる。
【００５６】
選択トランジスタ制御線７０８を介して選択トランジスタ７０３のゲート端子に制御信号Ｓ７０８が印加される。リセットトランジスタ制御線７０９を介してリセットトランジスタ７０４のゲート端子に制御信号Ｓ７０９が印加される。
【００５７】
時刻ｔ１では、光電変換部７００で生成された信号電荷量に応じた画素信号が、列信号線７０５を介して出力されている。制御信号Ｓ１およびＳ４はハイレベルであるため、スイッチＳＷ１およびＳＷ４は導通状態である。制御信号Ｓ２およびＳ３はローレベルであるため、スイッチＳＷ２およびＳＷ３は非導通状態である。また、制御信号Ｓ７０８はハイレベルであるため、選択トランジスタ７０３は導通状態である。制御信号Ｓ７０９はローレベルであるため、リセットトランジスタ７０４は非導通状態である。このとき、列信号線７０５の電位Ｓ７０５は、光電変換部７００で生成された信号電荷量に応じた画素信号を示している。
【００５８】
時刻ｔ２において、電荷蓄積部７０１のリセットが開始される。このとき、制御信号Ｓ１、Ｓ２、Ｓ３およびＳ４は全て反転する。すなわち、制御信号Ｓ１およびＳ４はローレベルとなるため、スイッチＳＷ１およびＳＷ４は非導通状態になる。制御信号Ｓ２およびＳ３はハイレベルとなるため、スイッチＳＷ２およびＳＷ３は導通状態となる。制御信号Ｓ７０９はハイレベルとなるため、リセットトランジスタ７０４は導通状態となる。制御信号Ｓ７０８は、ハイレベルとローレベルとの中間の電位となるため、選択トランジスタ７０３は増幅トランジスタ７０２の負荷となる。
【００５９】
その結果、増幅トランジスタ７０２と選択トランジスタ７０３とは、いわゆるカスコードアンプを構成する。カスコードアンプでは、増幅トランジスタ７０２単独でアンプを形成するより利得を大きくできることが知られている。さらにこのカスコードアンプは、リセットトランジスタ７０４により出力と入力とを短絡されている。このとき、列信号線７０５の電位Ｓ７０５は、負荷トランジスタ７０６と、この入力と出力とを短絡されたカスコードアンプにより決定される。
【００６０】
時刻ｔ３において、制御信号Ｓ７０９はハイレベルから徐々に降下し始める。このように、制御信号Ｓ７０９をゆっくりと連続的に変化させ、制御信号Ｓ７０９はテーパ形状に低下する。その結果、リセットトランジスタ７０４に発生する熱ノイズの帯域を下げ、カスコードアンプが追従できるようにすることによって、高いノイズ低減効果が得られる。
【００６１】
時刻ｔ４において、列信号線７０５の電位Ｓ７０５は、更に降下し始める。これは、リセットトランジスタ７０４のゲート電極と電荷蓄積部７０１とのカップリング容量により制御信号Ｓ７０９の電位に列信号線７０５の電位Ｓ７０５が追従するためである。
【００６２】
時刻ｔ５において、Ｓ７０９がローレベルになることによって、電荷蓄積部７０１のリセットが完了する。リセット後の電荷蓄積部７０１の電位に応じたリセット信号が、列信号線７０５を介して出力される。このとき、制御信号Ｓ１、Ｓ２、Ｓ３およびＳ４は全て反転する。すなわち、制御信号Ｓ１およびＳ４はハイレベルとなるため、スイッチＳＷ１およびＳＷ４は導通状態になる。制御信号Ｓ２およびＳ３はローレベルとなるため、スイッチＳＷ２およびＳＷ３は非導通状態となる。また、制御信号Ｓ７０８はハイレベルであるため、選択トランジスタ７０３は導通状態である。制御信号Ｓ７０９はローレベルであるため、リセットトランジスタ７０４は非導通状態である。このとき、列信号線７０５の電位Ｓ７０５は、リセット後の電荷蓄積部７０１の電位に応じたリセット信号を示している。
【００６３】
時刻ｔ６において、制御信号Ｓ７０８がローレベルとなるため、画素６０１を含むｍ行目の画素からの画素信号およびリセット信号の読み出しが完了する。時刻ｔ６以降、画素６０１を含むｍ行目の画素においては、光電変換部７００で生成された信号電荷が電荷蓄積部７０１に蓄積されていき、次の画素信号の読み出しに備える。その間、ｍ＋１行目など、ｍ行目以外の行について、同様な駆動によって、ｍ行目以外の行の画素から画素信号およびリセット信号が順次読み出される。
【００６４】
このように、電荷蓄積部７０１のリセットの際、選択トランジスタ７０３のゲート端子にハイレベルとローレベルの中間の電位を印加することで、利得を増大させ、各画素の有するトランジスタが３つである場合であっても効果的にｋＴＣノイズを低減できる。
【００６５】
上記の固体撮像装置は行列上に複数個配置し、信号の制御する手段と、固体撮像装置間のギャップを補正する補正手段を備え、各固体撮像装置の動作タイミングを同期することにより、大面積の同時検出が可能な放射線検出器として用いることも可能である。さらに１つ、または列毎、または全固体撮像装置について、非破壊で読み出し、信号量を検知する手段と出力信号の大小により、露光量を制御する制御手段を備えていても良い。この構成であれば、過剰な光が入射した場合にデバイスが破壊されることを防ぐことが可能となる。
【００６６】
以上、本開示の実施の形態に係る固体撮像装置及びそれを用いた放射線検出器について説明したが、本開示は、この実施の形態に限定されるものではない。
【００６７】
また、上記実施の形態に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【００６８】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【００６９】
また、上記の断面図において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本開示に含まれる。
【００７０】
また、上記実施の形態に係る、固体撮像装置、及びそれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。
【００７１】
また、上記で用いた数字は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本開示を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のｎ型及びｐ型等は、本開示を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。
【００７２】
また、上記で示した各構成要素の材料は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された材料に制限されない。また、構成要素間の接続関係は、本開示を具体的に説明するために例示するものであり、本開示の機能を実現する接続関係はこれに限定されない。
【００７３】
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。
【００７４】
更に、本開示の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本開示に含まれる。
【産業上の利用可能性】
【００７５】
本開示は、固体撮像装置、放射線検出器に適用できる。また、本開示は、監視カメラ、ネットワークカメラ、車載カメラ、デジタルカメラ、及び携帯電話などに適用できる。
【符号の説明】
【００７６】
１００  固体撮像装置
１０１  画素部
１０２ａ、１０２ｂ  行信号駆動回路
１０３  フィードバック回路
１０４  ノイズキャンセル回路
１０５  水平駆動回路
１０６  出力段アンプ
２００  画素
２０１  フィードバックアンプ回路
２０２  列信号線
２０３  帰還線
２０４  光電変換部
２０５  電荷蓄積部
２０６  増幅トランジスタ
２０７  リセットトランジスタ
２０８  選択トランジスタ
３００  保護膜
３０１  第２電極
３０２  光電変換膜
３０３  第１電極
３０４  絶縁膜
３０５  配線層
３０６  コンタクトプラグ
３０７  電荷蓄積（フローティングディフュージョン）部
３０８  増幅トランジスタ
３０９  リセットトランジスタ
３１０  シリコン基板
３１１  不純物ウェル
３１２  シャロウトレンチ分離（ＳＴＩ）領域
３１３  層間絶縁層
４００  光電変換膜
４０１  下部ブロッキング膜
４０２  第１電極
４０３  第２電極
５００  画素
５０４  光電変換部
５０５  電荷蓄積（フローティングディフュージョン）部
５０６  増幅トランジスタ
５０７  リセットトランジスタ
５０８  選択トランジスタ
５０９  保護素子
６００  固体撮像装置
６０１  画素
６０２  画素部
６０３ａ、６０３ｂ  行信号駆動回路
６０４  列アンプ回路
６０５  ノイズキャンセル回路
６０６  水平駆動回路
６０７  出力段アンプ
７００  光電変換部
７０１  電荷蓄積部
７０２  増幅トランジスタ
７０３  選択トランジスタ
７０４  リセットトランジスタ
７０５  列信号線
７０６  負荷トランジスタ
７０７  電源線
７０８  選択トランジスタ制御線
７０９  リセットトランジスタ制御線
【図１】
2015225950.tif 000003
【図２】
2015225950.tif 000004
【図３】
2015225950.tif 000005
【図４】
2015225950.tif 000006
【図５】
2015225950.tif 000007
【図６】
2015225950.tif 000008
【図７】
2015225950.tif 000009
【図８】
2015225950.tif 000010