(57)【要約】【課題】有機ＥＬパネルの画素表示品位を向上させる。【解決手段】有機ＥＬパネルの画素セル内に多数のトランジスタを用いずに、画素セルの表示補正を行うものである。表示用ドライバＩＣに内部に容量素子と酸化物半導体トランジスタを形成し、容量素子の電圧の変化分から画素セルに流れる微小電流を計測し、表示に補正を行うことができる。酸化物半導体のオフ電流が高温においても極めて小さいことから、正確な電流検出が可能であり、より正確な画像の補正をおこなうことができる。【選択図】図４
2015228023.tif 000002
【特許請求の範囲】
【請求項１】
画素の駆動電流を入力する容量素子と、
前記容量素子の電位をリセットする酸化物半導体トランジスタと、
前記容量素子に接続されたバッファ回路と、
前記バッファ回路の出力をＡＤ変換するＡＤ変換回路と、
前記ＡＤ変換回路の出力データを順次出力する出力回路と、を有することを特徴とする表示補正回路。
【請求項２】
請求項１に記載の表示補正回路と、
前記出力回路の出力結果より補正データを作成し、該補正データを用いて映像信号に補正をかける画像処理回路と、
前記補正データを記憶するメモリと、を有することを特徴とする表示補正システム。
【請求項３】
請求項１に記載の表示補正回路と、
マトリクス状に画素が配置された表示領域と、を有し、
前記表示補正回路は前記表示領域の外側に配置される表示装置。
【請求項４】
請求項１に記載の表示補正回路と、
前記出力回路の出力結果より補正データを作成し、該補正データを用いて映像信号に補正をかける画像処理回路と、
前記補正データを記憶するメモリと、
マトリクス状に画素が配置された表示領域と、を有し、
前記表示補正回路は前記表示領域の外側に配置される表示装置。
【請求項５】
請求項３または４のいずれかにおいて、
前記画素の駆動電流は１００ｎＡ以下であることを特徴とする表示装置。
【請求項６】
請求項３乃至５のいずれか一項において、
前記画素は、有機ＥＬ素子を有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は表示補正回路に関するものであり、特には酸化物半導体を用いた表示補正回路に関するものである。またその表示補正回路を備えた表示補正システムに関するものである。なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
【背景技術】
【０００２】
近年、携帯機器としてスマートフォンが広く普及している。スマートフォンに用いられるディスプレイは徐々に大きなものが市場から多く求められるようになっている。最近ではスマートフォン用ディスプレイの大きさは４インチ乃至６インチのものが主流となっている。また、最近のスマートフォンではディスプレイに有機ＥＬパネルを採用したものも市場に多く出荷されている。有機ＥＬパネルは液晶パネルに比較して、色純度が高い、フレキシブル化が可能などの特徴があり開発が進められている。
【０００３】
有機ＥＬパネルに用いられる有機ＥＬ素子、ポリシリコントランジスタ素子または酸化物半導体トランジスタ素子は液晶のように交流駆動を行わず、直流電圧または直流電流が加えられている。そのため、直流電圧または直流電流が印加される有機ＥＬ素子、トランジスタ素子ともに長時間駆動によって特性変動が生じやすい。素子の特性変動はそのまま、表示画面において、表示ムラとして現れる。一般に、長時間駆動した画素は輝度が低下する。表示画面のうち、特定の画素のみを長時間点灯すると、その部分のみ輝度が低下し、それが焼き付きとして表示され、表示品位を低下させる。また、トランジスタの特性バラツキによっても表示ムラが発生する。
【０００４】
そのため、ポリシリコントランジスタや酸化物半導体トランジスタを用いた有機ＥＬパネルでは画素の中に補正回路を内蔵し、素子の劣化補正やバラツキ補正をおこなうことが行われている。図１に示すのは有機ＥＬ素子を駆動するトランジスタ素子のしきい値を補正する回路の具体例である。この回路では画素１００の中にトランジスタ１０１、１０２、１０３、１０４、１０５と、容量１０６、有機ＥＬ素子１０８、データ線１０９、電源線１１０、ゲート線１１１、１１２、１１３、アノード線１１４、カソード１０７を用いて構成している。  この補正回路の詳細は特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１３７４９８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１に示した従来の画素構成には以下のような問題があった。図１の画素構成では５個のトランジスタ、１個の容量素子、４本の横配線、２本の縦配線という構成要素が必要である。そのため、画素のサイズが大きい場合には問題ないが、画素サイズが小さくなった場合、画素のサイズの中に入りきらなくなり、高精細のパネルには対応できないといった課題があった。また、画素サイズの中に入る場合においても、配線層を増加させる必要があり、工程増加によるコストアップが避けられないという課題が生じていた。
【０００７】
上述したような技術的な背景のもと、本発明の一態様は高精細の有機ＥＬパネルにおいて、焼き付きのない良好な表示をおこなうことを可能とする表示補正回路を提供することを目的の一とする。本発明の一態様は高精細の有機ＥＬパネルの画素において、少ないトランジスタ素子数で表示補正を可能とする表示補正回路を提供することを目的の一とする。
【０００８】
本発明の一態様は高精細の有機ＥＬパネルにおいて、焼き付きのない良好な表示をおこなうことを可能とする表示補正システムを提供することを目的の一とする。本発明の一態様は高精細の有機ＥＬパネルの画素において、少ないトランジスタ素子で表示補正を可能とする表示補正システムを提供することを目的の一とする。
【０００９】
または、本発明の一態様は、新規な半導体装置などを提供することを課題とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【００１０】
本発明の一形態はマトリクス状に画素が配置された表示領域を有する表示装置の表示補正回路であって、前記表示補正回路は、前記表示領域の外に配置され、且つ、前記画素の駆動電流を入力する容量素子と、前記容量素子の電位をリセットする酸化物半導体トランジスタと、前記容量素子に接続されたバッファ回路と、前記バッファ回路の出力をＡＤ変換するＡＤ変換回路と、前記ＡＤ変換回路の出力データを順次出力する出力回路を有することを特徴としている。
【００１１】
本発明の一形態はマトリクス状に画素が配置された表示領域を有する表示装置の表示補正システムであって、前記表示補正システムは、前記表示領域の外に配置され、且つ、前記画素の出力電流を入力する容量素子と、前記容量素子の電位をリセットする酸化物半導体トランジスタと、前記容量素子に接続されたバッファ回路と、前記バッファ回路の出力をＡＤ変換するＡＤ変換回路と、前記ＡＤ変換回路の出力データを順次に出力する出力回路より構成される表示補正回路と、前記出力回路の出力結果より補正データを作成し、該補正データを用いて映像信号に補正をかける画像処理回路と、補正データを記憶するメモリと、を有することを特徴としている。
【００１２】
本発明の他の一態様は、上記に記載の表示補正回路と、マトリクス状に画素が配置された表示領域と、を有し、表示補正回路は表示領域の外側に配置される表示装置である。また、本発明の他の一態様は、上記に記載の表示補正回路と、出力回路の出力結果より補正データを作成し、該補正データを用いて映像信号に補正をかける画像処理回路と、該補正データを記憶するメモリと、マトリクス状に画素が配置された表示領域と、を有し、表示補正回路は表示領域の外側に配置される表示装置である。
【００１３】
また、上記において、画素の駆動電流は１００ｎＡ以下であってもよい。また、上記において、画素は、有機ＥＬ素子を有することが好ましい。
【発明の効果】
【００１４】
本発明の一態様を採用することにより、高精細の有機ＥＬパネルにおいて、焼き付きのない良好な表示をおこなえる表示補正回路を提供することが可能となる。本発明の一態様を採用することにより高精細の有機ＥＬパネルにおいて、少ないトランジスタ素子数で表示補正ができる表示補正回路を提供することが可能となる。
【００１５】
本発明の一態様を採用することにより、高精細の有機ＥＬパネルにおいて、焼き付きのない良好な表示をおこなえる表示補正システムを提供することが可能となる。本発明の一態様を採用することによって、高精細の有機ＥＬパネルにおいて、少ないトランジスタ素子数で表示補正ができる表示補正システムを提供することが可能となる。または、新規な半導体装置などを提供することが出来る。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００１６】
【図１】従来の画素補正回路の回路図。
【図２】有機ＥＬパネルのブロック図。
【図３】有機ＥＬパネルの画素部回路図。
【図４】表示補正回路のブロック図。
【図５】表示補正システムのブロック図。
【図６】タイミングチャート。
【図７】オフ電流の特性を示した図。
【図８】本発明の一態様を説明する断面図。
【図９】本発明の一態様を用いた電子機器。
【発明を実施するための形態】
【００１７】
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を含む。
【００１９】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２０】
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００２１】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とを含むものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。
【００２２】
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２３】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。
【００２４】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
【００２５】
なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
【００２６】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
【００２７】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
【００２８】
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
【００２９】
（実施の形態１）
（本発明の一態様の技術）
本発明の一態様は、画素の外に酸化物半導体を用いた表示補正回路を形成することにより、画素の中のトランジスタ素子数、配線数を削減し、画素密度の高い表示装置においても表示補正を可能にすることができる。また、表示補正回路に使用する一部または全部のスイッチングトランジスタに酸化物半導体トランジスタを使用することにより、スイッチングトランジスタのオフ電流が補正に悪影響を与えないようにすることができる。以下表示装置は有機ＥＬパネルを想定して説明を行うが有機ＥＬパネルに限定されるものではない。
【００３０】
以下に示すのは画素のデータ線を駆動するドライバーＩＣ内に本発明の一態様の表示補正回路を組み込んだ例である。図２は本発明の一態様を用いた有機ＥＬパネル２００のブロック図である。有機ＥＬパネル２００はドライバーＩＣ２０１、画素部２０２、ゲートドライバー回路２０３によって構成される。画素部２０２は画素３００、スイッチ回路３０１回路によって構成される。ゲートドライバー回路２０３は画素部２０２と基板上に一体形成されることが望ましい。ドライバーＩＣ２０１はＣＯＧ技術などで画素基板に実装することが一般的であるが基板にタブ付しても良い。また、基板上にドライバーＩＣ２０１相当の回路を一体形成しても良い。
【００３１】
ドライバーＩＣ２０１の端子４０１と画素部２０２の端子３０２は接続され、ドライバーＩＣ２０１の端子４０２と画素部２０２の端子３０３は接続される。図３は画素部２０２を示すものである。以下にその構成をしめす。図３は有機ＥＬパネル基板に構成される回路を示しており、回路中のトランジスタは酸化物半導体トランジスタ、ポリシリコントランジスタなどによって構成されるが、それ以外でもよい。
【００３２】
画素３００はトランジスタ３０６、３０７、３０８、容量素子３０９、有機ＥＬ素子３１０、カソード電極３１１、データ線３１２、電源供給線３１３、ゲート線３１７、電源線３１８によって構成される。また、画面内にこのような画素３００はマトリクス状に配置される。データ線３１２は端子３０３に接続され、電源供給線３１３はトランジスタ３０４、３０５のソースまたはドレインの一方に接続される。トランジスタ３０４のソースまたはドレインの他方は端子３０２に接続される。トランジスタ３０５のソースまたはドレインの他方は電源線３１６に接続される。トランジスタ３０４のゲートは制御線３１４に接続され、トランジスタ３０５のゲートは制御線３１５に接続される。ここでトランジスタ３０４、３０５は画素３００内のトランジスタと同時に形成されるのが望ましい。端子３０２、端子３０３はドライバーＩＣ２０１の端子４０１、４０２に接続される。
【００３３】
次に、図３に示す回路の動作について説明する。以下の説明ではトランジスタはすべてＮ型トランジスタとする。Ｐ型トランジスタを使用する場合には電気信号の極性を変更する場合がある。画素３００の周辺にスイッチ回路３０１を配置する。スイッチ回路３０１はトランジスタ３０４、３０５によって構成される。画像表示時は制御線３１５をハイとし、制御線３１４をロウとする。このようにすることによって、電源供給線３１３は電源線３１６に接続され、アノード電位が画素３００に供給される。
【００３４】
最初にゲート線３１７をハイとすることにより、トランジスタ３０７、３０８がオンすることによって、トランジスタ３０６のゲートはデータ線３１２に接続され、トランジスタ３０６のソースは電源線３１８に接続される。これによってデータ線３１２と電源線３１８の差電圧が容量素子３０９に蓄えられる。電源線３１８の電圧を有機ＥＬ素子３１０が発光しない電位に設定すれば書き込み時の発光はない。次にゲート線３１７をロウとして、トランジスタ３０７、３０８をオフとする。容量素子３０９に蓄えられた電位がトランジスタ３０６のしきい値より大きければトランジスタ３０６から有機ＥＬ素子３１０に電流が流れ、素子が発光する。次に、その次の行の画素についても同様の書き込みを行い、有機ＥＬ素子を点灯させる。このようにして順次有機ＥＬ素子の点灯を行い、有機ＥＬパネル全体を点灯させることができる。
【００３５】
次に画素の電流をモニターする場合を説明する。制御線３１５をロウとし、制御線３１４をハイとする。このようにすることによって、電源供給線３１３は端子３０２に接続される。画素３００の電流をモニターする場合、ゲート線３１７をハイとすることにより、トランジスタ３０７、３０８がオンすることによって、トランジスタ３０６のゲートはデータ線３１２に接続され、トランジスタ３０６のソースは電源線３１８に接続される。電源線３１８の電圧を有機ＥＬ素子３１０が発光しない電位に設定すればモニター時の発光はない。トランジスタ３０６に流れる電流はドライバー回路から端子３０２、トランジスタ３０４を経由してトランジスタ３０６に流れる、さらにはトランジスタ３０８を介して電源線３１８に流れる。よって、端子３０２に流れる電流をモニターすればよい。モニターが終了したら、制御線３１４をロウとして、トランジスタ３０４をオフさせる。
【００３６】
次にデータ線３１２にモニター時より十分低い電圧を入力し、トランジスタ３０６をオフさせる。そして、ゲート線３１７をロウにしてトランジスタ３０７、３０８をオフさせる。そして次の行の画素をモニターする。これを順次繰り返し、全画素の電流をモニターすることができる。
【００３７】
図３に示す画素３００と図１に示す画素１００とを比較すると、トランジスタの数が５個から３個に、横配線の数が４本から２本に削減されている。このように、本実施の形態に示す表示装置では、少ないトランジスタ素子数で表示補正を行うことができる。
【００３８】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００３９】
（実施の形態２）
次に本発明の一態様の表示補正回路を有するドライバーＩＣ２０１の構成について、図４を用いて説明をおこなう。図４はドライバーＩＣ２０１のブロック図である。この図ではデータの書き込みと、画素の電流モニターとの２つの機能を１つのＩＣに含めた場合を説明している。それぞれを別のＩＣで構成し、２つの機能を分離してもよい。
【００４０】
まず、データ書き込みを説明する。データ書き込みとはパネル外部の映像データをパネル内部の画素に入れることである。データ書き込みを行うために図４に示す回路は書き込み用シフトレジスタ４０３、ラッチ４１４、ラッチ４１５、ＤＡコンバータ４１６、アナログバッファ回路４１７、信号線４１８、４１９、４２０、制御線４２５を有している。データ書き込みは以下の順序で行われる。
【００４１】
書き込み用シフトレジスタ４０３にて順次パルスをシフトする。書き込み用シフトレジスタ４０３の出力をラッチ４１４に入力し、シフトレジスタの出力に同期して信号線４１８、４１９、４２０上の映像データをラッチする。一行分のデータがラッチされたのち、制御線４２５をハイとしてラッチ４１５にデータを転送する。その後、ＤＡコンバータ４１６にてアナログ変換してアナログバッファ回路４１７を介して端子４０２に出力する。
【００４２】
次に、画素の電流モニターを行う場合を説明する。電流モニターとは画素のトランジスタ３０６に流れる電流値のデータをパネル外部に取り出すことである。電流モニターを行うために図４に示す表示補正回路はモニター用シフトレジスタ４０４、サンプリングスイッチ回路４０５、ラッチ４０６、ＡＤコンバータ４０７、バッファ回路４０８、４１１、トランジスタ４１０、４１２、容量素子４０９、４１３、制御線４２４、４２６、４２８、電源線４２７、電流データ出力信号線４２１、４２２、４２３を有している。また、図６に表示補正回路が動作するタイミングを示す。モニター用シフトレジスタ４０４は出力回路として機能する。
【００４３】
まず、制御線４２８をハイとしてトランジスタ４１２をオンさせる（図６期間Ａ）。これによって端子４０１は電源線４２７と等電位となる。その後、制御線４２８をロウとして、トランジスタ４１２をオフさせる。次に端子４０１に接続される画素３００が電流を引き込むと容量素子４１３から電荷が放電し端子４０１の電位は低下していく。この電位はバッファ回路４１１を介してトランジスタ４１０に入力される。制御線４２６がハイになるとトランジスタ４１０がオンして、バッファ回路４１１の電位を容量素子４０９に書き込む（図６期間Ｂ）。その後、制御線４２６がロウになるとトランジスタ４１０がオフし、電位が容量素子４０９に保持される。
【００４４】
ここでトランジスタ４１０とトランジスタ４１２は酸化物半導体トランジスタとする。このトランジスタを酸化物半導体トランジスタとするのは以下のような意義がある。１つの画素の有機ＥＬ素子に流れる電流は極めて少なく１００ｎＡ以下である。トランジスタ４１０とトランジスタ４１２をシリコントランジスタで作製した場合、そのトランジスタのオフ電流は１０ｎＡ以上となる。これは画素に流れる電流に対してオフ電流が無視できない大きさとなっている。この場合オフ電流の影響によって、表示補正が正確にできなくなる。本発明の一態様は酸化物半導体トランジスタを用いることによりオフ電流を十分低くでき、画素の電流測定を正確にできる。それによって、より正確な補正が可能になる。
【００４５】
シリコンを用いたトランジスタではそのオフ電流は微細化とともに大きくなる。特に、ゲート長が１３０ｎｍ以下においては顕著である。一方で集積度向上のため集積回路のデザインルールは微細化の方向に進むため、シリコントランジスタでは微細化とオフ電流の両立が難しいといった問題がある。酸化物半導体トランジスタを使用することによって、その両立が可能となる。
【００４６】
また、オフ電流の大きなシリコントランジスタをスイッチに用いるための手法として、画素の電流を１０倍以上増幅し、容量素子４１３も１０倍以上大きくし、相対的にオフ電流の影響を軽減する手法もある。しかし、この場合、画素電流増幅のための回路および大きな保持容量が必要になるため、チップ面積の増大を招く。本発明では容量素子４１３の容量値を０．２ｐＦ以下にすることが可能であり、チップ面積の増大を防ぐことが可能である。
【００４７】
図７に酸化物半導体トランジスタのオフ電流のアレニウスプロットデータを示す。図７においては（Ａ）、（Ｂ）、（Ｃ）の３種のサンプルの測定を行っている。後述するＣＡＡＣ膜を用いた酸化物半導体ではそのオフ電流は極めて低い値であり、８５℃においても１ｚＡ（１×１０−２１Ａ）以下である。したがって上記の仕様には問題ない値を得ることができる。
【００４８】
バッファ回路４０８の出力はＡＤコンバータ４０７に入力され、デジタル信号に変換される（図６期間Ｃ）。ここで図４ではＡＤコンバータは３ビットを想定して記載してあるが、３ビットに限定せず、さらに高いビット数であっても良い。制御線４２４がハイになるとＡＤコンバータの出力はラッチ４０６にラッチされる（図６期間Ｄ）。そしてモニター用シフトレジスタ４０４の出力に合わせてサンプリングスイッチ回路４０５が動作し、電流データ出力信号線４２１、４２２、４２３に送り出す。
【００４９】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００５０】
（実施の形態３）
図５は本発明の一態様の補正システムを示したブロック図である。有機ＥＬパネル２００、コントローラー５０１、画像信号処理回路５０２、メモリ５０３、ＣＰＵ５０４を含んでいる。メモリ５０３は画像信号処理回路５０２に内蔵しても良い。メモリはデータを格納しルックアップテーブルとして用いることができる。
【００５１】
以下に動作を説明する。まず、有機ＥＬパネル２００の画素のモニターを行い、各画素の電流をモニターする。モニターの手法は上述した通りである。モニターで得られたデータはドライバーＩＣ２０１から出力される。そして画像信号処理回路５０２を介して、ルックアップテーブルとして用いるメモリ５０３に格納される。この格納したデータを用いて画像信号処理回路５０２は画像信号に補正をかける。たとえば平均値より５％多く電流が流れる画素に対しては、その画素に書き込むデータを、その分電流を小さくして書き込めるように設定する。いつ補正のモニターを行うかなどの制御はＣＰＵ５０４によって行う。補正された映像データはコントローラー５０１を介して、ドライバーＩＣ２０１に入力され有機ＥＬパネル２００は補正されたデータの表示をおこなうことができる。それによって、焼き付きのない良好な画質の表示を得ることが可能になる。
【００５２】
また、全画素を通常の表示期間中にモニターを行うのは時間がかかりすぎるので、モニターを行うのは有機ＥＬディスプレイの電源がオフになる直前、電源をオンにした直後などが適している。これらの時間では表示ができなくても問題にならないためである。携帯機器においては、一定時間入力がされないとスクリーンセイバーがかかり、表示はオフ状態になることが多い。このような場合スクリーンセイバーがかかるときに電流モニターを行っても良い。
【００５３】
以上説明したように、本発明の一態様の表示補正回路を採用することによって、高精度な補正を実現することが可能になる。また本発明の一態様の表示補正回路を採用することによって、画素の中のトランジスタ数、配線数を減らすことができ、高精細な画素を構成することが可能となる。
【００５４】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００５５】
（実施の形態４）
本実施の形態では、上記実施の形態で説明した、オフ電流の低いトランジスタの半導体層に用いることのできる酸化物半導体層について説明する。
【００５６】
オフ電流の低いトランジスタの半導体層中のチャネル形成領域に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎ及びＺｎを含むことが好ましい。また、それらに加えて、酸素を強く結びつけるスタビライザーを有することが好ましい。スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）及びアルミニウム（Ａｌ）の少なくともいずれかを有すればよい。
【００５７】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種又は複数種を有してもよい。
【００５８】
トランジスタの半導体層として用いられる酸化物半導体としては、例えば、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物等がある。
【００５９】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩｎ：Ｇａ：Ｚｎ＝２：１：３の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００６０】
半導体層を構成する酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜から、水素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
【００６１】
なお、酸化物半導体膜への脱水化処理（脱水素化処理）によって、酸化物半導体膜から酸素が減少してしまうことがある。よって、酸化物半導体膜への脱水化処理（脱水素化処理）によって減少してしまった酸素を酸化物半導体に加える、又は酸素を供給し酸化物半導体膜の酸素欠損を補填することが好ましい。本明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理、又は過酸素化処理と記す場合がある。
【００６２】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素又は水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化又はｉ型に限りなく近く実質的にｉ型（真性）である酸化物半導体膜とすることができる。なお、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリア密度が１×１０１７／ｃｍ３以下、１×１０１６／ｃｍ３以下、１×１０１５／ｃｍ３以下、１×１０１４／ｃｍ３以下、１×１０１３／ｃｍ３以下であることをいう。
【００６３】
また、このように、ｉ型又は実質的にｉ型である酸化物半導体膜を備えるトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジスタがオフ状態のときのドレイン電流を、室温（２５℃程度）にて１×１０−１８Ａ以下、好ましくは１×１０−２１Ａ以下、更に好ましくは１×１０−２４Ａ以下、又は８５℃にて１×１０−１５Ａ以下、好ましくは１×１０−１８Ａ以下、更に好ましくは１×１０−２１Ａ以下とすることができる。なお、トランジスタがオフ状態とは、ｎチャネル型のトランジスタの場合、ゲート電圧が閾値電圧よりも十分小さい状態をいう。具体的には、ゲート電圧が閾値電圧よりも１Ｖ以上、２Ｖ以上又は３Ｖ以上小さければ、トランジスタはオフ状態となる。
【００６４】
また、酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、代表例として、ＣＡＡＣ−ＯＳ膜について説明する。
【００６５】
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【００６６】
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【００６７】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【００６８】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【００６９】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【００７０】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【００７１】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【００７２】
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
【００７３】
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
【００７４】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
【００７５】
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さいという特徴がある。
【００７６】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００７７】
（実施の形態５）
本実施の形態では、開示する発明の一態様に係る半導体装置に用いられるトランジスタの断面構造の一例について、図面を参照して説明する。
【００７８】
図８に、発明の一態様に係る回路部の断面構造の一部を、一例として示す。なお、図８では、上記実施の形態２の図４で図示した酸化物半導体を有するトランジスタ４１２、バッファ回路４１１を構成する単結晶シリコンを有するトランジスタ１１４０の断面構造を、一例として示す。なお、破線Ａ１−Ａ２で示す領域では、トランジスタ４１２、及びトランジスタ１１４０のチャネル長方向における構造を示しており、破線Ａ３−Ａ４で示す領域では、トランジスタ４１２、及びトランジスタ１１４０のチャネル幅方向における構造を示している。ただし、本発明の一態様では、トランジスタ４１２のチャネル長方向とトランジスタ１１４０のチャネル長方向とが、必ずしも一致していなくともよい。
【００７９】
なお、チャネル長方向とは、ソース領域及びドレイン領域として機能する一対の不純物領域間において、キャリアが最短距離で移動する方向を意味し、チャネル幅方向は、チャネル長方向に対して垂直の方向を意味する。
【００８０】
また、図８では、酸化物半導体膜にチャネル形成領域を有するトランジスタ４１２が、単結晶のシリコン基板にチャネル形成領域を有するトランジスタ１１４０上に形成されている場合を例示している。図８の構成とすることで、トランジスタ４１２、及びトランジスタ１１４０同士を互いに重ねて設けることができる。あるいは図８の構成とすることで、トランジスタ４１２のチャネル形成領域と、トランジスタ１１４０のチャネル形成領域と、を互いに重ねて設けることができる。そのため該構成として半導体装置では、レイアウト面積の縮小を図ることができる。
【００８１】
トランジスタ１１４０は、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの半導体膜または半導体基板に、チャネル形成領域を有していても良い。或いは、トランジスタ１１４０は、酸化物半導体膜または酸化物半導体基板に、チャネル形成領域を有していても良い。全てのトランジスタが酸化物半導体膜または酸化物半導体基板に、チャネル形成領域を有している場合、トランジスタ４１２はトランジスタ１１４０上に積層されていなくとも良く、トランジスタ４１２とトランジスタ１１４０とは、同一の層に形成されていても良い。
【００８２】
シリコンの薄膜を用いてトランジスタ１１４０を形成する場合、当該薄膜には、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
【００８３】
トランジスタ１１４０が形成される基板１１００は、例えば、シリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板等を用いることができる。図８では、単結晶シリコン基板を基板１１００として用いる場合を例示している。
【００８４】
また、トランジスタ１１４０は、素子分離法により電気的に分離されている。素子分離法として、トレンチ分離法（ＳＴＩ法：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）等を用いることができる。図８では、トレンチ分離法を用いてトランジスタ１１４０を電気的に分離する場合を例示している。具体的に、図８では、エッチング等により基板１１００に形成されたトレンチに、酸化珪素などが含まれる絶縁物を埋め込んだ後、当該絶縁物をエッチング等により部分的に除去することで形成される素子分離領域１１０１により、トランジスタ１１４０を素子分離させる場合を例示している。
【００８５】
また、トレンチ以外の領域に存在する基板１１００の凸部には、トランジスタ１１４０の不純物領域１１０２及び不純物領域１１０３と、不純物領域１１０２及び不純物領域１１０３に挟まれたチャネル形成領域１１０４とが設けられている。さらに、トランジスタ１１４０は、チャネル形成領域１１０４を覆う絶縁膜１１０５と、絶縁膜１１０５を間に挟んでチャネル形成領域１１０４と重なるゲート電極１１０６とを有する。
【００８６】
トランジスタ１１４０では、チャネル形成領域１１０４における凸部の側部及び上部と、ゲート電極１１０６とが絶縁膜１１０５を間に挟んで重なることで、チャネル形成領域１１０４の側部と上部を含めた広い範囲においてキャリアが流れる。そのため、トランジスタ１１４０の基板上における占有面積を小さく抑えつつ、トランジスタ１１４０におけるキャリアの移動量を増加させることができる。その結果、トランジスタ１１４０は、オン電流が大きくなると共に、電界効果移動度が高められる。特に、チャネル形成領域１１０４における凸部のチャネル幅方向の長さ（チャネル幅）をＷ、チャネル形成領域１１０４における凸部の膜厚をＴとすると、チャネル幅Ｗに対する膜厚Ｔの比に相当するアスペクト比が高い場合、キャリアが流れる範囲はより広くなるため、トランジスタ１１４０のオン電流をより大きくすることができ、電界効果移動度もより高められる。
【００８７】
なお、バルクの半導体基板を用いたトランジスタ１１４０の場合、アスペクト比は０．５以上であることが望ましく、１以上であることがより望ましい。
【００８８】
トランジスタ１１４０上には、絶縁膜１１１１が設けられている。絶縁膜１１１１には開口部が形成されている。そして、上記開口部には、不純物領域１１０２、不純物領域１１０３にそれぞれ電気的に接続されている導電膜１１１２、導電膜１１１３と、ゲート電極１１０６に電気的に接続されている導電膜１１１４とが、形成されている。
【００８９】
そして、導電膜１１１２は、絶縁膜１１１１上に形成された導電膜１１１６に電気的に接続されており、導電膜１１１３は、絶縁膜１１１１上に形成された導電膜１１１７に電気的に接続されており、導電膜１１１４は、絶縁膜１１１１上に形成された導電膜１１１８に電気的に接続されている。
【００９０】
導電膜１１１６乃至導電膜１１１８上には、絶縁膜１１２０が設けられている。そして、絶縁膜１１２０上には、酸素、水素、水の拡散を防ぐブロッキング効果を有する絶縁膜１１２１が設けられている。絶縁膜１１２１は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜１１２１として、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いることができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜１１２１として、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
【００９１】
絶縁膜１１２１上には絶縁膜１１２２が設けられており、絶縁膜１１２２上には、トランジスタ４１２が設けられている。
【００９２】
トランジスタ４１２は、絶縁膜１１２２上に、酸化物半導体を含む半導体膜１１３０と、半導体膜１１３０に電気的に接続された、ソース電極またはドレイン電極として機能する導電膜１１３２及び導電膜１１３３と、半導体膜１１３０を覆っているゲート絶縁膜１１３１と、ゲート絶縁膜１１３１を間に挟んで半導体膜１１３０と重なるゲート電極１１３４と、を有する。なお、絶縁膜１１２０乃至絶縁膜１１２２には開口部が設けられており、導電膜１１３３は、上記開口部において導電膜１１１８に接続されている。
【００９３】
なお、図８において、トランジスタ４１２は、ゲート電極１１３４を半導体膜１１３０の片側において少なくとも有していれば良いが、絶縁膜１１２２を間に挟んで半導体膜１１３０と重なるゲート電極を、さらに有していても良い。
【００９４】
トランジスタ４１２が、一対のゲート電極を有している場合、一方のゲート電極には導通状態または非導通状態を制御するための信号が与えられ、他方のゲート電極は、電位が他から与えられている状態であっても良い。この場合、一対のゲート電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。
【００９５】
また、図８では、トランジスタ４１２が、一のゲート電極１１３４に対応した一のチャネル形成領域を有する、シングルゲート構造である場合を例示している。しかし、トランジスタ４１２は、電気的に接続された複数のゲート電極を有することで、一の活性層にチャネル形成領域を複数有する、マルチゲート構造であっても良い。
【００９６】
また、図８に示すように、トランジスタ４１２は、半導体膜１１３０が、絶縁膜１１２２上において順に積層された酸化物半導体膜１１３０ａ乃至酸化物半導体膜１１３０ｃを有する場合を例示している。ただし、本発明の一態様では、トランジスタ４１２が有する半導体膜１１３０が、単膜の金属酸化物膜で構成されていても良い。
【００９７】
絶縁膜１１２２は、加熱により酸素の一部を酸化物半導体膜１１３０ａ乃至酸化物半導体膜１１３０ｃに供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜１１２２は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、シリコンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。
【００９８】
絶縁膜１１２２は、加熱により上記酸素の一部を酸化物半導体膜１１３０ａ乃至酸化物半導体膜１１３０ｃに供給する機能を有するため、酸化物であることが望ましく、例えば、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどを用いることができる。絶縁膜１１２２は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはスパッタリング法等により、形成することができる。
【００９９】
なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
【０１００】
なお、図８に示すトランジスタ４１２は、チャネル領域が形成される酸化物半導体膜１１３０ｂの端部のうち、導電膜１１３２及び導電膜１１３３とは重ならない端部、言い換えると、導電膜１１３２及び導電膜１１３３が位置する領域とは異なる領域に位置する端部と、ゲート電極１１３４とが、重なる構成を有する。酸化物半導体膜１１３０ｂの端部は、当該端部を形成するためのエッチングでプラズマに曝されるときに、エッチングガスから生じた塩素ラジカル、フッ素ラジカル等が、酸化物半導体を構成する金属元素と結合しやすい。よって、酸化物半導体膜の端部では、当該金属元素と結合していた酸素が脱離しやすい状態にあるため、酸素欠損が形成され、ｎ型化しやすいやすいと考えられる。しかし、図８に示すトランジスタ４１２では、導電膜１１３２及び導電膜１１３３とは重ならない酸化物半導体膜１１３０ｂの端部と、ゲート電極１１３４とが重なるため、ゲート電極１１３４の電位を制御することにより、当該端部にかかる電界を制御することができる。よって、酸化物半導体膜１１３０ｂの端部を介して導電膜１１３２と導電膜１１３３の間に流れる電流を、ゲート電極１１３４に与える電位によって制御することができる。このようなトランジスタ４１２の構造を、Ｓｕｒｒｏｕｎｄｅｄ  Ｃｈａｎｎｅｌ（Ｓ−Ｃｈａｎｎｅｌ）構造とよぶ。
【０１０１】
具体的に、Ｓ−Ｃｈａｎｎｅｌ構造の場合、トランジスタ４１２がオフとなるような電位をゲート電極１１３４に与えたときは、当該端部を介して導電膜１１３２と導電膜１１３３の間に流れるオフ電流を小さく抑えることができる。そのため、トランジスタ４１２では、大きなオン電流を得るためにチャネル長を短くし、その結果、酸化物半導体膜１１３０ｂの端部における導電膜１１３２と導電膜１１３３の間の長さが短くなっても、トランジスタ４１２のオフ電流を小さく抑えることができる。よって、トランジスタ４１２は、チャネル長を短くすることで、オンのときには大きいオン電流を得ることができ、オフのときにはオフ電流を小さく抑えることができる。
【０１０２】
また、具体的に、Ｓ−Ｃｈａｎｎｅｌ構造の場合、トランジスタ４１２がオンとなるような電位をゲート電極１１３４に与えたときは、当該端部を介して導電膜１１３２と導電膜１１３３の間に流れる電流を大きくすることができる。当該電流は、トランジスタ４１２の電界効果移動度とオン電流の増大に寄与する。そして、酸化物半導体膜１１３０ｂの端部と、ゲート電極１１３４とが重なることで、酸化物半導体膜１１３０ｂにおいてキャリアの流れる領域が、ゲート絶縁膜１１３１に近い酸化物半導体膜１１３０ｂの界面近傍のみでなく、酸化物半導体膜１１３０ｂの広い範囲においてキャリアが流れるため、トランジスタ４１２におけるキャリアの移動量が増加する。この結果、トランジスタ４１２のオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上、さらには２０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけ上の電界効果移動度である。
【０１０３】
トランジスタ４１２上には、絶縁膜１１３５が設けられている。絶縁膜１１３５には開口部が形成されている。そして、上記開口部には、導電膜１１３２に電気的に接続されている導電膜１１３６が形成されている。導電膜１１３６は、絶縁膜１１３５上に形成された導電膜１１３７に電気的に接続されている。
これによって、トランジスタ４１２のソース電極またはドレイン電極を上層配線に引き出すことが可能になる。以上は図８を用いて説明を述べたが、本発明の実施形態の一態様は、これに限定されない。
【０１０４】
また、図８に示す半導体装置では、単結晶シリコン基板を基板１１００として用いたが、本明細書等に示す半導体装置はこれに限られるものではない。例えば、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、又は塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
【０１０５】
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
【０１０６】
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【０１０７】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１０８】
（実施の形態６）
本実施の形態では、上述の実施の形態で説明した表示補正回路または表示補正システムを具備する電子機器について、図９を用いて説明する。
【０１０９】
コンピュータ、携帯情報端末（携帯電話、携帯型ゲーム機、音響再生装置なども含む）、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）などの電子機器に、上述の表示補正回路または表示補正システムを適用する場合について説明する。
【０１１０】
図９（Ａ）は、携帯型の情報端末であり、筐体２００１、表示部２００２などによって構成されている。
筐体２００１は２つ折りが可能な構成となっている。表示部２００２にはフレキシブル表示装置、具体的にはフレキシブル有機ＥＬパネルを用いており中央で折り曲げ可能な表示装置となっている。２つ折りが可能なため収納するときには表示の時の半分のスペースで収納が可能になり、携帯性が向上する。本発明の一態様の表示補正回路は表示部２００２の脇に配置され、コントローラー、画像処理回路、ＣＰＵなどは筐体２００１の中に配置される。
【０１１１】
図９（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。また、図９（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１１２】
図９（Ｂ）は、スマートフォンであり、筐体２００３と表示部２００４の２つの筐体で構成されている。スマートフォンは通話のみならず、ゲーム機能、携帯音楽プレイヤー、ナビゲーションシステム、モバイルテレビなど様々な機能を有する。そしてそれらは高精細な画面表示を必要とするため、本発明の一態様の表示補正回路または表示補正システムを使用することによって、良好な表示を得ることが可能になる。
【０１１３】
図９（Ｃ）は、パーソナルコンピュータのモニターであり、筐体２００５、表示部２００６などによって構成されている。近年のパーソナルコンピュータは解像度が増し、４Ｋ対応（３８４０ｘ２１６０画素）の製品も発売されている。これらの表示部２００６に本発明の一態様の表示補正回路または表示補正システムを使用することによって、高解像度であって、且つ、良好な表示特性を得ることが可能になる。
【０１１４】
図９（Ｄ）は、テレビジョン装置であり、筐体２００７、表示部２００８などで構成されている。テレビジョン装置の操作は、筐体２００７が備えるスイッチや、リモコン操作機により行うことができる。本発明の一態様の表示補正回路または表示補正システムを使用することによって、良好な表示を得ることが可能になる。
【０１１５】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る表示補正回路を有する電子部品が搭載されている。このため、消費電力が低く、高速動作可能な電子機器が実現される。
【符号の説明】
【０１１６】
１００    画素
１０１    トランジスタ
１０２    トランジスタ
１０３    トランジスタ
１０４    トランジスタ
１０５    トランジスタ
１０６    容量
１０７    カソード
１０８    有機ＥＬ素子
１０９    データ線
１１０    電源線
１１１    ゲート線
１１２    ゲート線
１１３    ゲート線
１１４    アノード線
２００    有機ＥＬパネル
２０１    ドライバーＩＣ
２０２    画素部
２０３    ゲートドライバー回路
３００    画素
３０１    スイッチ回路
３０２    端子
３０３    端子
３０４    トランジスタ
３０５    トランジスタ
３０６    トランジスタ
３０７    トランジスタ
３０８    トランジスタ
３０９    容量素子
３１０    有機ＥＬ素子
３１１    カソード電極
３１２    データ線
３１３    電源供給線
３１４    制御線
３１５    制御線
３１６    電源線
３１７    ゲート線
３１８    電源線
４０１    端子
４０２    端子
４０３    書き込み用シフトレジスタ
４０４    モニター用シフトレジスタ
４０５    サンプリングスイッチ回路
４０６    ラッチ
４０７    ＡＤコンバータ
４０８    バッファ回路
４０９    容量素子
４１０    トランジスタ
４１１    バッファ回路
４１２    トランジスタ
４１３    容量素子
４１４    ラッチ
４１５    ラッチ
４１６    ＤＡコンバータ
４１７    アナログバッファ回路
４１８    信号線
４１９    信号線
４２０    信号線
４２１    電流データ出力信号線
４２２    電流データ出力信号線
４２３    電流データ出力信号線
４２４    制御線
４２５    制御線
４２６    制御線
４２７    電源線
４２８    制御線
５０１    コントローラー
５０２    画像信号処理回路
５０３    メモリ
５０４    ＣＰＵ
１１００    基板
１１０１    素子分離領域
１１０２    不純物領域
１１０３    不純物領域
１１０４    チャネル形成領域
１１０５    絶縁膜
１１０６    ゲート電極
１１１１    絶縁膜
１１１２    導電膜
１１１３    導電膜
１１１４    導電膜
１１１６    導電膜
１１１７    導電膜
１１１８    導電膜
１１２０    絶縁膜
１１２１    絶縁膜
１１２２    絶縁膜
１１３０    半導体膜
１１３０ａ    酸化物半導体膜
１１３０ｂ    酸化物半導体膜
１１３０ｃ    酸化物半導体膜
１１３１    ゲート絶縁膜
１１３２    導電膜
１１３３    導電膜
１１３４    ゲート電極
１１３５    絶縁膜
１１３６    導電膜
１１３７    導電膜
１１４０    トランジスタ
２００１    筐体
２００２    表示部
２００３    筐体
２００４    表示部
２００５    筐体
２００６    表示部
２００７    筐体
２００８    表示部
【図１】
2015228023.tif 000003
【図２】
2015228023.tif 000004
【図３】
2015228023.tif 000005
【図４】
2015228023.tif 000006
【図５】
2015228023.tif 000007
【図６】
2015228023.tif 000008
【図８】
2015228023.tif 000009
【図９】
2015228023.tif 000010
【図７】
2015228023.tif 000011