(57)【要約】      （修正有）【課題】オン、オフ制御可能なリレーを介して負荷回路に電源を供給する電気機器において、リレーオフ時に電源回路、負荷回路の各側に残留する電荷によってリレーオン時に突入電流が生じないようにする。【解決手段】前ドア２１の開閉に連動して回路の開閉手段としてのリレー１０１をオフ、オンすることによって負荷である引出ユニット３０への供給電源のオフ、オンを制御する。前ドア２１の開放に連動するリレーオフにより供給電源がオフされたとき、リレー１０１の入力、出力の各側の容量性要素２１０，３１０に溜まる残留電荷を放電し、その後行われるリレーオン時に突入電流が発生することを防ぐ。残留電荷の放電は、リレー入力、出力の各側の電源線に生じる電位の差がなくなるよう、より高い電位の側で放電動作を行う。【選択図】図２
2015167430.tif 000002
【特許請求の範囲】
【請求項１】
電源、前記電源からの電力の供給を受ける負荷回路及び前記電源からの入力電力を機器の状態変化に応じオン、オフ制御し、オン時に電源からの電力を負荷回路へ出力する回路の開閉手段を有する電気機器であって、
前記回路の開閉手段の入力側の電源線に生じる電位と前記回路の開閉手段の出力側の電源線に生じる電位を比較し、より高い電位の側を指示する電位比較手段と、
前記回路の開閉手段の入力側の電源線に繋がり、放電動作がオン、オフできる第１放電回路と、
前記回路の開閉手段の出力側の電源線に繋がり、放電動作がオン、オフできる第２放電回路と、
前記回路の開閉手段がオフした状態で、前記電位比較手段によって入力側がより高い電位であると指示される場合に、前記第１放電回路の放電動作のオン制御をし、前記電位比較手段によって出力側がより高い電位であると指示される場合に、前記第２放電回路の放電動作のオン制御をすることで、残留する電荷を放電させる第１放電制御回路と
を有する電気機器。
【請求項２】
請求項１に記載された電気機器であって、
前記第１放電回路、前記第２放電回路それぞれは、前記電位比較手段の出力により動作するスイッチング素子を有し、当該スイッチング素子の動作により放電動作のオン、オフ制御をする
電気機器。
【請求項３】
請求項１又は２に記載された電気機器であって、
前記回路の開閉手段がオンした状態で、入力側放電回路、出力側放電回路の各回路の放電動作のオフ制御をする第２放電制御回路を有する
電気機器。
【請求項４】
請求項１乃至３のいずれかに記載された電気機器であって、
前記第１放電回路、前記第２放電回路の各回路が定電流で放電動作を行う回路である
電気機器。
【請求項５】
請求項１乃至４のいずれかに記載された電気機器において、
前記機器の状態変化が機器の筐体に設けたドアの開放である
電気機器。
【請求項６】
請求項１乃至５のいずれかに記載された電気機器が、記録媒体に記録材を用いて画像を形成する手段を有する画像形成装置である
電気機器。
【請求項７】
電源、前記電源からの電力の供給を受ける負荷回路及び前記電源からの入力電力を機器の状態変化に応じオン、オフ制御し、オン時に電源からの電力を負荷回路へ出力する回路の開閉手段を有する電気機器における残留電荷放電方法であって、
前記回路の開閉手段がオフした状態で残留する電荷により、前記回路の開閉手段の入力側の電源線に生じる電位と前記回路の開閉手段の出力側の電源線に生じる電位を比較し、より高い電位の側を指示する電位比較工程と、
前記電位比較工程で入力側の電源線に生じる電位がより高いことが指示される場合に、前記回路の開閉手段の入力側に生じる残留電荷を、放電動作がオン、オフできる放電回路のオン制御をすることで放電させる一方、前記電位比較工程で出力側の電源線に生じる電位がより高いことが指示される場合に、前記回路の開閉手段の出力側に生じる残留電荷を、放電動作がオン、オフできる放電回路のオン制御をすることで放電させる残留電荷放電工程と
を有する残留電荷放電方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路の開閉手段を介して電源を負荷に供給する電気機器に関し、前記回路の開閉手段のオフ時に回路に残留する電荷を放電する手段を備えた電気機器及び残留電荷を放電する残留電荷放電方法に関する。
【背景技術】
【０００２】
諸種の電気機器において、電源供給をオン、オフするリレー、スイッチ等により電源が切断されたときに、電源が供給されていた負荷回路における容量性要素に残留電荷が生じ、その後、電源が投入されたときに、残留電荷によって突入電流が発生する場合がある。この突入電流は、電源電圧降下による機器の誤動作、リセット等の回路の誤動作やリレーを含む回路要素の損傷の原因となることがある。
このため、従来から、上記のような状況において発生する残留電荷を除く手段を講じている。
【０００３】
例えば、特許文献１においては、複写機の給紙部に設けたドアの開閉で働くスイッチにより、ドアの開放に連動して電源を遮断するときに、駆動負荷と並列に接続されたコンデンサの残留電荷を放電する手段を有する構成が示されている。また、この特許文献１には、上述の残留電荷を放電する手段に加え、ドアの閉鎖に連動して電源を投入するときに、大きな突入電流の発生を抑えるための抵抗を設けている。なお、この抵抗は、電源投入時の所定期間のみ働くように回路を制御している。
【０００４】
しかし、特許文献１における、駆動負荷と並列に接続されたコンデンサの残留電荷の放電動作は、ユーザーのドアの開閉操作に直接依存しており、操作タイミングによっては、残留電荷が全て放電しきらず、ドアの閉鎖時に突入電流が流れるという問題が生じる。なお、仮に残留電荷を全て放電させた後に始動するような方法を採ったとすると、待ち時間の発生は避けられず、利便性を損なう。
また、特許文献１では、電源回路側に生じる残留電荷への対処を考慮していないので、このような残留電荷が生じた場合には、突入電流の発生が防ぎきれない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、オン、オフ制御可能なリレーを介して負荷回路に電源を供給する電気機器において、リレーオフ時に電源回路、負荷回路の各側に残留する電荷によってリレーオン時に突入電流が生じないようにすることである。
【課題を解決するための手段】
【０００６】
本発明は、電源、前記電源からの電力の供給を受ける負荷回路及び前記電源からの入力電力を機器の状態変化に応じオン、オフ制御し、オン時に電源からの電力を負荷回路へ出力する回路の開閉手段を有する電気機器であって、前記回路の開閉手段の入力側の電源線に生じる電位と前記回路の開閉手段の出力側の電源線に生じる電位を比較し、より高い電位の側を指示する電位比較手段と、前記回路の開閉手段の入力側の電源線に繋がり、放電動作がオン、オフできる第１放電回路と、前記回路の開閉手段の出力側の電源線に繋がり、放電動作がオン、オフできる第２放電回路と、前記回路の開閉手段がオフした状態で、前記電位比較手段によって入力側がより高い電位であると指示される場合に、前記第１放電回路の放電動作のオン制御をし、前記電位比較手段によって出力側がより高い電位であると指示される場合に、前記第２放電回路の放電動作のオン制御をすることで、残留する電荷を放電させる第１放電制御回路とを有する電気機器である。
【発明の効果】
【０００７】
本発明によると、オン、オフ制御可能なリレーを介して負荷回路に電源を供給する電気機器において、リレーオン時において、電源回路、負荷回路の各側に残留する電荷による突入電流の発生を防ぐことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の電気機器の実施形態に係る画像形成装置の構成の概要を示す図である。
【図２】画像形成装置（図１）において、入力電力をオン、オフするリレーのオフ時に残留する電荷の放電動作を行う実施形態１の電源供給回路を示す図である。
【図３】リレーオフ時に残留電荷の放電動作のオン制御を行うＦＥＴを、リレーオン時にオフ制御する回路を有する実施形態２の電源供給回路を示す図である。
【図４】リレーオフ時に残留する電荷を定電流で放電する動作を行う回路を有する実施形態３の電源供給回路を示す図である。
【発明を実施するための形態】
【０００９】
本発明の実施形態について、添付図面を参照して説明する。
以下に示す実施形態は、本発明の電気機器を、原画像データに基づいて処理された出力用データによりプリンタエンジンを動作させ、記録媒体（用紙）に記録材を用いて画像を形成する画像形成装置に実施した例を示す。
また、本画像形成装置は、高速印刷が可能な電子写真方式のプリンタエンジン及びサイズの異なる用紙が積載可能な複数の給紙トレイを持ち、後処理を含め各種の紙出力を大量に行える機能を備える。よって、複数の給紙トレイへの用紙や現像材であるトナーの補給等の人手によるメンテナンスが必要になる。
【００１０】
上記のような人手によるメンテナンスを行う際に、機器（以下、この実施形態では画像形成装置を指す）の筐体に設けたドアを開放した状態で、筐体内部への操作を行うので、ユーザーにはモータ等の可動部への接触やレーザ照射による傷害の危険がある。
このため、人手で筐体内部への操作を行うときに、負荷回路に供給する電源をオフする回路の開閉手段を設ける。この回路の開閉手段は、人手で筐体内部への操作を行う際、そのきっかけとなる、例えば筐体に設けたドアの開放、といった機器の状態変化に連動して、電源供給をオフし、また、操作が済んだ後のドアの閉鎖に連動して電源をオンする電源制御手段として設ける。なお、以下の実施形態の説明では、上記回路の開閉手段としてリレーを用いる例を示すので、リレーにて説明するが、回路への供給電源のオン、オフ制御に用いる回路の開閉手段であれば、リレー以外のどのような手段を適用してもよい。
本実施形態では、筐体に設けたドアの開放に応じて電源からの電力を負荷回路へ出力する手段としてのリレーをオフする制御をすることで電源をオフし、逆にドアの閉鎖に応じてリレーをオンする制御をすることで電源からの電力を負荷回路へ出力する。
【００１１】
しかし、電源を負荷回路に繋ぐリレー、スイッチ等をオフすることで電源が切断されたときに、電源回路側や負荷回路側における容量性要素に残留電荷が生じ、その後、電源が投入されたときに、残留電荷によって突入電流が発生する場合がある。この突入電流は、電源電圧降下による機器の誤動作、リセット等の回路の誤動作やリレーを含む回路要素の損傷の原因となることがある。
そこで、リレーオフ時に電源回路、負荷回路の各側に残留する電荷を放電する手段を設けることで、その後、電源を再投入するために行うリレーオン時に突入電流が生じないようにする。
本画像形成装置は、上述の突入電流を防ぐため、リレーオフ時に、残留電荷によりリレーの出力、入力の各側の電源線に生じる電位に差がなくなるよう、電位の高い側の残留電荷を放電する動作を行う。この放電動作に係る回路が従来技術にない本実施形態に特有の要素である。
【００１２】
上述の放電動作に係る回路を備えた電源供給回路の詳細を後で説明するが、その前に、この電源供給回路を適用する本実施形態の画像形成装置の概要を説明する。
図１は、本実施形態に係る画像形成装置の構成の概要を示す図である。
本画像形成装置は、コピー、プリンタ、ファクシミリ等の機能による処理を要求してユーザーが行うジョブの入力を受付け、ジョブの指示に従い紙（印刷）出力等の画像出力処理を行う。
本画像形成装置は、図１に示すように、機器本体１、自動原稿送り装置２、ステープラとシフトトレイ付きのフィニッシャ３、両面反転ユニット４、拡張給紙トレイ５、大容量給紙トレイＬＣＴ６、１ビン排紙トレイ７、インサートフィーダ８の各ユニットを有する。
【００１３】
機器本体１は、原稿を読取るスキャナ部と、光書き込み部、感光体、現像部等の要素からなる電子写真方式によりプリント出力を行うプリンタエンジンと、給紙部等を備えている。
また、機器本体１は、機器全体を制御するための主制御部を有する。主制御部は、ジョブの入力を受付け、ジョブの指示に応じて紙（印刷）出力等を行わせるため、画像出力処理系に係る各要素部を一元管理しその動作を制御し、また、前記各要素が適正に動作するよう、機器条件等の保守、管理をする。
上記主制御部は、機器本体１内に設けたコントローラボードに搭載したコンピュータによって構成することができる。このコンピュータは、ＣＰＵ（Central Processing Unit）と、ＣＰＵの制御下で動作するＲＯＭ（Read Only Memory）、ＤＲＡＭ（Dynamic Random Access Memory）等を構成要素とする。
【００１４】
上記ＲＯＭは、プリンタエンジンや給紙部の動作を制御し、またプリント出力に用いる画像データを処理するときにＣＰＵによって使用されるプログラムやデータ等を保存するメモリである。なお、本コンピュータのＣＰＵが、後述する電源供給回路の動作に係るデータ（信号）処理を担う場合には、このデータ処理用のプログラム等を上記ＲＯＭに保存する。
また、上記ＤＲＡＭは、ＣＰＵが上記プログラムを駆動することによって生成されるデータ等を一時的に保存するメモリ、或いはプログラムの駆動に必要なデータを保存するワークメモリとして利用するメモリである。
【００１５】
次に、本画像形成装置の電源供給回路を実施形態により詳細に説明する。
本実施形態の電源供給回路は、先に述べたように、リレーを介して負荷回路に電源を供給し、電源をオフするためリレーをオフする時に、電源回路、負荷回路の各側に残留する電荷により生じる電位差がなくなるよう、残留電荷を放電する回路を有する。
なお、以下には、電源を必要とする画像形成装置の引出ユニットを負荷回路とし、筐体に設けた前ドアの開閉状態に応じ負荷回路への入力電力をオン、オフ制御する電源供給回路を例に採って、各実施形態を説明する。
【００１６】
「実施形態１」
この実施形態は、電源をオフするためリレーをオフする時に、電源回路、負荷回路の各側に残留する電荷により生じる電位差がなくなるよう、残留電荷を放電する回路を有する電源供給回路の基本形態を示す。
図２は、画像形成装置（図１）において、入力電力をオン、オフするリレーのオフ時に残留する電荷の放電動作を行う本実施形態の電源供給回路を示す図である。
図２の構成によると、電源２０は、スイッチングレギュレータを内蔵し、ＤＣを出力するＳＷ・コンバータ２０１を有する。なお、電源２０は、容量性要素２１０を持っている。
引出ユニット３０は、電源が供給される負荷回路である。なお、引出ユニット３０の回路は、容量性要素３１０を持っている。また、電源供給回路の基板１０には、負荷回路としての引出ユニット３０に対し並列に、供給電源を安定化させる容量性要素であるコンデンサ１１０を設けている。
【００１７】
また、電源２０の電力を負荷回路としての引出ユニット３０に供給する電源供給回路は、次に示す要素を基板１０上に組込んでいる。
要素の一つは、前ドア２１の開閉状態に応じ入力電力をオン、オフ制御するリレー１０１で、ここでは電磁リレーを採用する。なお、リレー１０１は、インターロックリレーとして機能するものである。
リレー１０１のオン、オフ動作は、前ドア２１の開閉に連動して、リレー１０１の接点をオン、オフさせる。リレー１０１は電磁リレーであり、ここでは、接点のオン、オフ動作をさせる電磁コイルに駆動電流を流すことで接点をオフし、流さなければ接点をオンする方式のものとする。このため、電磁コイルを駆動する電源１０２からの電流を流すか否かを、スイッチング動作をするトランジスタ１０３により制御する。
【００１８】
トランジスタ１０３には、前ドア２１の閉鎖によってインタロックＳＷ（スイッチ）２１ｓが開くときに電源１０４からの電圧が印加されず、トランジスタ１０３のスイッチング動作がオフとなる。この場合、リレー１０１の接点はオンし、電源を引出ユニット３０に供給する。
他方、前ドア２１の開放によってインタロックＳＷ２１ｓが閉じるときに電源１０４から印加される電圧に応動して、トランジスタ１０３はオン（導通）動作を行うことで、リレー１０１の電磁コイルに駆動電流が流れて接点をオフする。つまり、前ドア２１の開放に連動してリレー１０１をオフする。なお、リレー１０１の電磁コイルの端子間に接続されたダイオード１０１ｄは還流ダイオードとして機能する。
【００１９】
電源供給回路のもう一つの要素は、リレー１０１をオフし電源をオフする時に、残留電荷によりリレーの出力、入力の各側の電源線に生じる電位に差がなくなるよう、電位の高い側の残留電荷を放電する動作に係る回路である。即ち、第１放電回路である入力側の放電回路（１）１３０１と第２放電回路である出力側の放電回路（２）１３０２等からなる回路である。
入力側放電回路としての放電回路（１）１３０１は、リレー１０１の入力側の電源線に抵抗１３０ｒ1と、出力端を接地（ＧＮＤ）しスイッチング素子としてのＦＥＴ（電界効果トランジスタ）１３０ｓ1を接続して構成する。
また、出力側放電回路としての放電回路（２）１３０２は、リレー１０１の入力側の電源線に抵抗１３０ｒ2と、出力端を接地（ＧＮＤ）しスイッチング素子としてのＦＥＴ１３０ｓ2を接続して構成する。
【００２０】
この構成によって、放電回路（１）１３０１は、電源オフ時にリレー１０１の入力側における、例えば電源２０の容量性要素２１０に残留する電荷を抵抗１３０ｒ1とＦＥＴ１３０ｓ1を通して放電する。
また、放電回路（２）１３０２は、電源オフ時にリレー１０１の出力側における、例えばコンデンサ１１０や引出ユニット３０の容量性要素３１０に残留する電荷を抵抗１３０ｒ2とＦＥＴ１３０ｓ2を通して放電する。
なお、ここでは、ＦＥＴ１３０ｓ1及びＦＥＴ１３０ｓ2をスイッチング素子として用いているが、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor，絶縁ゲート型バイポーラトランジスタ）等のスイッチング素子を採用してもよい。
ＦＥＴ１３０ｓ1及びＦＥＴ１３０ｓ2のスイッチング動作は、放電回路（１）１３０１及び放電回路（２）１３０２を制御する放電制御回路からの制御入力を受けて行う。
この放電制御回路は、放電回路（１）１３０１及び放電回路（２）１３０２の放電動作をオン、オフ制御する回路である。本実施形態では、ＦＥＴ１３０ｓ1及びＦＥＴ１３０ｓ2におけるオン（導通）、オフ動作の制御入力を行うコンパレータ１３１及びコンパレータ１３２が係る。なお、この放電制御回路（第１放電制御回路）は、後記実施形態２におけるリレーオン時に強制的に放電をオフする放電制御回路（第２放電制御回路）と異なる構成をなす。
【００２１】
放電回路（１）１３０１及び放電回路（２）１３０２において、放電を行わせるか否かは、リレー１０１の出力、入力の各側の電源線に生じる電位を比較し、より高い電位の側を指示する出力として得られる比較結果に依る。
つまり、より高い電位が生じている側がリレー１０１の入力側であることを指示する出力が比較結果として得られれば、リレー１０１の入力側の放電回路（１）１３０１に放電を行わせ、他方、出力側の放電回路（２）１３０２には放電を行わせない。逆に、より高い電位が生じている側がリレー１０１の出力側であることを指示する出力が比較結果として得られれば、リレー１０１の出力側の放電回路（２）１３０２に放電を行わせ、他方、出力側の放電回路（１）１３０１には放電を行わせない。
このように、電源オフ時にリレーの出力、入力の各側で残留電荷により電源線に生じる電位を比較した結果に従い、より高い電位の側の放電回路に対する放電動作の制御を行うことで、出力、入力各側の電源線に生じる電位に差がなくなる。よって、電源再投入時に残留電荷により起きる突入電流の発生を防ぐことができる。
【００２２】
本実施形態（図２）の放電制御回路は、上述のリレー１０１の出力、入力の各側の電源線に生じる電位を比較する回路として、一対のコンパレータ１３１及び１３２を設けている。
この実施形態ではコンパレータ１３１、１３２それぞれは、オペアンプを用いている。ただ、電位を比較する手段であればどのような手段でもよく、オペアンプに限らない。例えば、上述のＣＰＵを比較手段として機能させてもよい。
コンパレータ１３１は、オペアンプの＋（プラス）入力端子をリレー１０１の入力側の電源線に繋ぐ一方、−（マイナス）入力端子をリレー１０１の出力側の電源線に繋ぐ。
また、コンパレータ１３２は、オペアンプの＋入力端子をリレー１０１の出力側の電源線に繋ぐ一方、−入力端子をリレー１０１の入力側の電源線に繋ぐ。
よって、入力側が出力側に比べ電位が高ければ、コンパレータ１３１のオペアンプから、逆に出力側が入力側に比べ電位が高ければ、コンパレータ１３２のオペアンプから、より高い電位が生じていることを指示する信号出力、即ちHigh出力をする。
【００２３】
放電回路（１）１３０１、放電回路（２）１３０２それぞれは、対応するコンパレータ１３１、コンパレータ１３２のオペアンプからHigh出力が放電制御信号として印加されることにより放電動作を行う。
よって、入力側が出力側に比べ電位が高く、コンパレータ１３１のオペアンプからHigh出力の放電制御信号が、放電回路（１）１３０１のＦＥＴ１３０ｓ1に印加される場合は、ＦＥＴ１３０ｓ1がオン（導通）し、放電動作を行う。この放電動作は、入力側が出力側と同電位になると停止する。
逆に、出力側が入力側に比べ電位が高く、コンパレータ１３２のオペアンプからHigh出力の放電制御信号が、放電回路（２）１３０２のＦＥＴ１３０ｓ2に印加される場合は、ＦＥＴ１３０ｓ2がオン（導通）し、放電動作を行う。この放電動作は、出力側が入力側と同電位になると停止する。
【００２４】
電源供給回路のもう一つの要素は、リレー１０１の入力、出力の各側に残留する電荷による上述の突入電流を防ぐために行う残留電荷の放電を含む一連の動作を、無駄に電力を消費することなく、適切なタイミングで行うために付加する要素である。
上記した適切なタイミングとは、リレー１０１のオフによる引出ユニット３０への電源オフを行った後、先ず電源２０のＳＷ・コンバータ２０１を遮断する動作を行うようにすることである。つまり、ＳＷ・コンバータ２０１を遮断した後に、リレーの出力、入力の各側において残留電荷によって電源線に生じる電位に差がなくなるよう、電位の高い側の残留電荷を放電回路（１）１３０１又は放電回路（２）１３０２により放電する順序で動作を行う。
【００２５】
上述の順序に従って動作を行うようにするため、トランジスタ１０３と共通の前ドア２１のインタロックＳＷ２１ｓのオン出力を受けるタイミング生成回路１２０を設けている。
タイミング生成回路１２０は、前ドア２１のインタロックＳＷ２１ｓのオン出力を受けてから上述の順序に従う動作タイミングを生成し、ＳＷ・コンバータ２０１に対し生成したタイミングで遮断制御出力を行う。
また、前ドア２１の閉鎖によって引出ユニット３０への電源再投入をするとき、リレー１０１のオン動作を行った後、電源２０のＳＷ・コンバータ２０１からの電源を復帰させる動作を行う。つまり、ＳＷ・コンバータ２０１を遮断した状態で先ずリレー１０１をオンさせてから、ＳＷ・コンバータ２０１からの電源を復帰させる順序で動作を行う。
【００２６】
ここで、電源供給回路（図２）の残留電荷の放電動作に関し説明を補足する。
本電源供給回路では、前ドア２１の開閉に連動してリレー１０１をオフ、オンすることによって引出ユニット３０への供給電源のオン、オフを制御する。
供給電源がオフされた場合、リレー１０１の入力、出力の各側に容量性要素２１０，３１０（コンデンサ１１０）を持っているため、それぞれに残留電荷が発生することとなる。
本実施形態の放電回路を持たない従来技術において、残留電荷が残ったままリレーがオンされると突入電流が発生するおそれがある。この突入電流がもたらす問題としては、電源線上に挿入されているヒューズの溶断、リレー接点の溶着、供給先基板の電圧降下による動作のリセットがある。動作のリセットが発生する原因は、大電流が流れることにより、ＧＮＤの微小な抵抗に電流をかけた分だけ供給側基板のＧＮＤの電位が上がり、供給先基板にとって電圧降下と等価になるからである。この電圧降下が、リセットＩＣの監視電圧になると、リセットがかかる結果になる。
【００２７】
上述の問題を起こす突入電流を防ぐため、本実施形態では、リレー１０１の出力、入力の各側において残留電荷により電源線に生じる電位に差がなくなるよう、電位の高い側の残留電荷を放電回路（１）１３０１又は放電回路（２）１３０２により放電させる。
この放電動作は、リレー１０１の出力、入力の各側の電源線に残留電荷によって生じる電位を比較する一対のコンパレータ１３１，１３２の出力を放電制御信号に用いることによって行う。
即ち、一対のコンパレータ１３１，１３２は、コンパレータそれぞれの＋−入力端子に各側の電源線を互いに逆に繋ぎ、又出力端子に各側の放電回路を繋ぐことで、電位差がある時に生じる一方のコンパレータのHigh出力により対応する放電回路を制御する。こうした放電動作の制御によって、より高い電圧を示す側の放電回路が放電動作を行い、電位差がなくなればこの放電動作を停止する。
【００２８】
上記放電動作との関係で行う電源の遮断等は、次の手順で行うようにする。
前ドア２１の開放によってリレー１０１がオフされた後、先ず電源２０のＳＷ・コンバータ２０１を、タイミング生成回路１２０の出力に応じて遮断する。この電源遮断後に生じる残留電荷が、放電回路（１）１３０１、放電回路（２）１３０２のうち、より高い電位を示す側の放電回路によって放電される。
上述の動作の手順は、電源２０を投入したまま、放電制御動作を行うと、無駄な電力を放電により失うからである。つまり、電源を投入したまま放電制御を行うと、入力側の電位が高くなり、入力側の放電回路（１）１３０１が放電動作を行う可能性が高くなり、電源遮断をするまで投入する電源を放電してしまうので、こうした条件を避けるためである。また、入力側の残留電荷が最大にならないように抑えることができる場合があり、結果として突入電流を防ぐ条件を迅速に整えられるからである。
なお、放電制御の手順としては、放電回路（１）１３０１、（２）１３０２の中、より高い電位を示す側が残留電荷を放電すると、リレー１０１の出力、入力の各側の電源線に残留電荷によって生じる電位差が小さくなり、コンパレータのHigh出力が出なくなる。よって、この時点で放電動作を行っている放電回路はこの動作を停止する。
【００２９】
上記の前ドア２１開放に関連する動作を行った後、再び前ドア２１が閉鎖されてリレー１０１がオンされた後に、ＳＷ・コンバータ２０１の遮断を解除して電源供給を行う。
リレー１０１のオン後にＳＷ・コンバータ２０１の遮断を解除する理由は、ＳＷ・コンバータ２０１が先に電源供給を開始するとリレー入力側の容量性要素２１０に電荷が貯まり、リレー１０１への突入電流の原因になるからである。
上述のタイミングで残留電荷の放電動作を行うことで、リレー１０１の入力、出力の各側に残留する電荷により生じるリレー１０１への突入電流を防ぐことができる条件の下に正常な電源供給を行える。
【００３０】
上記のように、本実施形態によると、リレー１０１への突入電流の発生を防ぐため、リレー１０１の入力、出力の各側の電源線に残留電荷によって生じる電位の中、より高い電位を示す側の放電回路が放電動作を行い、各側の電位差をなくす。
電位差がないところに電流は流れないため、この放電動作においては、電源線に生じる残留電荷を完全に放電させる必要は無い。このため、短時間で突入電流を防ぐことができるリレー１０１のオン条件を満たすことができる。従って、人手で開閉が操作される前ドア２１が、開放した後、直ぐに閉鎖されるといった操作がなされても、短時間で放電動作が完了してリレー１０１のオン条件を整え、突入電流を防ぐことができる。
また、リレー１０１の入力、出力の各側の電源線に生じる電位に差が無ければ、残留電荷が存在する状態でリレー１０１のオン条件を整えることができるため、負荷の引出ユニット３０の立ち上り時間も、残留電荷を完全に放電させる方式と比べ短くできる。
【００３１】
「実施形態２」
この実施形態は、基本形態として示した上記実施形態１の電源供給回路（図２）において、放電回路の制御に新たな要素を付加するものである。
実施形態１の電源供給回路における放電回路（１）１３０１、（２）１３０２それぞれは、リレー１０１の入力側、出力側の各電源線に繋いだ抵抗１３０ｒ1、１３０ｒ2と、出力端（ソース）をＧＮＤとしスイッチング動作をするＦＥＴ１３０ｓ1、１３０ｓ2を接続した構成である。また、ＦＥＴ１３０ｓ1、１３０ｓ2それぞれのスイッチング動作の制御は、対応するコンパレータ１３１、１３２のHigh／Low出力によって行われる。
ここに、コンパレータ１３１、１３２のHigh／Low出力は、リレー１０１の出力、入力の各側の電源線に残留電荷によって生じる電位のより高い側がHigh出力をし、この出力をＦＥＴ１３０ｓ1又は１３０ｓ2のオン制御に用いて放電を行わせる。従って、この放電動作によって出力、入力の各側の電源線に生じる電位が、ほぼ同電位になり、コンパレータ１３１又は１３２からのHigh出力が無くなると、放電動作を終える。
【００３２】
しかし、コンパレータ１３１又は１３２からのHigh出力により電荷を放電する動作は、High出力が無くなり、電位差が０になるまで行うとは限らない。例えば、電位差が０にならない中に、前ドア２１の閉鎖によってリレー１０１がオンする場合があり、この場合コンパレータ１３１又は１３２はLow出力をしない。このように、電源の再投入時に必ずしもコンパレータ１３１，１３２がLow出力をするとは限らず、High出力をするか或いはLow出力をするかが不明となる場合がある。
リレーオン時にコンパレータ１３１又は１３２がHigh出力をしている場合、High出力に応動する放電回路（１）１３０１又は（２）１３０２の放電動作がオンされるので、リレーオンにより再投入される電源の放電が起き、本来消費すべきでない電力を消費することとなる。
【００３３】
そこで、本実施形態の電源供給回路において、突入電流を防ぐための上述の放電動作を行っている最中に、リレー１０１をオンし電源２０が再投入される時、放電回路（１）１３０１、（２）１３０２のいずれも強制的に放電をオフする次に示す放電制御回路を付加する。
本実施形態におけるこの放電制御回路は、放電回路（１）１３０１、（２）１３０２のＦＥＴ１３０ｓ1、１３０ｓ2それぞれのスイッチング動作をオフする制御出力を生成するオフ制御出力生成回路をなす。
オフ制御出力生成回路は、前ドア２１の閉鎖によってインタロックＳＷ２１ｓが開くと発生する電圧、即ち、リレーオンに用いる制御出力電圧の入力を受けて、ＦＥＴ１３０ｓ1、１３０ｓ2それぞれのスイッチング動作をオフする制御出力電圧を生成する。
【００３４】
図３は、リレーオフ時に残留電荷の放電動作のオン制御を行うＦＥＴ１３０ｓ1、１３０ｓ2を、リレーオン時にオフ制御する回路を有する本実施形態の電源供給回路を示す図である。
図３において、実施形態１に示した一対のコンパレータ１３１，１３２の出力によりＦＥＴ１３０ｓ1、１３０ｓ2のオン制御を行う放電制御回路に加え、もう一つの放電制御回路として、上述のオフ制御出力生成回路を設けている。
【００３５】
オフ制御出力生成回路は、前ドア２１の閉鎖に連動して、スイッチング動作するＦＥＴ１３０ｓ1、１３０ｓ2をオフ制御するために当該ＦＥＴの各ゲートへの印加電圧を生成する。
本実施形態のオフ制御出力生成回路は、一対のコンパレータ１３１，１３２からＦＥＴ１３０ｓ1、１３０ｓ2それぞれのゲートへ繋がる入力線の電圧を、当該ＦＥＴがオフする閾値以下にするよう、入力線の電圧を設定する電圧設定回路として構成する。
この電圧設定回路は、ＦＥＴ１３０ｓ1、１３０ｓ2それぞれのゲートへ繋がる入力線に、抵抗１３６１、１３６２を介して繋がる出力端をＧＮＤとしスイッチング動作をするＦＥＴ１３５１、１３５２と、抵抗１３８１、１３８２を介して繋がる電源１３７１、１３７２とからなる。
また、この電圧設定回路が前ドア２１の閉鎖に連動して働くよう、前ドア２１の閉鎖によってインタロックＳＷ２１ｓが開き、その時に発生する電圧をゲートへ印加することでＦＥＴ１３５１、１３５２それぞれをオン制御する。ＦＥＴ１３５１、１３５２それぞれをオン制御することで、ＦＥＴ１３０ｓ1、１３０ｓ2の各ゲートへ繋がる入力線の電圧が、オフ制御電圧に設定される。こうして、前ドア２１の閉鎖に連動して、スイッチング動作するＦＥＴ１３０ｓ1、１３０ｓ2をオフ制御する所期の放電制御が実施できる。
【００３６】
本実施形態で付加されたＦＥＴ１３０ｓ1、１３０ｓ2に対する上述のオフ制御は、突入電流を防ぐ実施形態１に示した放電制御の最中に、電源再投入のリレーオンがなされる時、直ちに各放電回路（１）１３０１、（２）１３０２のオフ制御を強制的に行う。このような制御を行うことで、各放電回路（１）１３０１、（２）１３０２にオフ制御が掛からない場合に起きる、投入電源の放電による電力の無駄をなくすことができる。
なお、本実施形態の電源供給回路（図３）における、上述のリレーオン時、各放電回路（１）１３０１、（２）１３０２に対し強制的に放電をオフする放電制御に係る構成以外は、実施形態１の電源供給回路（図２）と構成が変わらない。よって、図２と共通する構成については、先の説明を参照することとし、ここでは記載を省略する。
【００３７】
ここで、本電源供給回路（図３）の残留電荷の放電制御動作に関し説明を補足する。
本電源供給回路では、リレー１０１のオフ後に、残留電荷によってリレー１０１の出力、入力の各側の電源線に生じる電位を比較する一対のコンパレータ１３１、１３２の中、より高い電位の電源線が＋入力に繋がる方のコンパレータをHigh出力にする。
コンパレータ１３１又は１３２のHigh出力は、この出力に応動するＦＥＴ１３０ｓ1又は１３０ｓ2のオン制御を行い、残留する電荷を放電する。この放電動作は、リレー１０１の出力、入力の各側の電源線に生じる電位の差がほぼ０になると終了するが、未だ電位差があってコンパレータ１３１又は１３２がHigh出力をしている最中に、前ドア２１の閉鎖によってリレー１０１がオンする場合がある。
前ドア閉鎖によってリレーオンし電源が再投入される時、コンパレータ１３１又は１３２のHigh出力により放電回路（１）１３０１又は（２）１３０２の放電動作がオンであると、投入する電源が放電してしまう。
【００３８】
こうした不都合が生じないよう、本実施形態では、前ドア２１の閉鎖に連動して放電回路（１）１３０１及び（２）１３０２の放電動作をオフする。
このオフ動作は、前ドア２１の閉鎖に応じて発生する電圧によるＦＥＴ１３５１、１３５２のスイッチング動作を介して、ＦＥＴ１３０ｓ1又は１３０ｓ2のゲートに印加する電圧を生成する回路を動作させ、生成される値を設定して当該ＦＥＴのオフ制御を行う。
よって、このオフ動作に要する時間は、前ドア２１の閉鎖に連動し、電磁コイルを介して行うリレー１０１のオン動作に要する時間に比べ、相当短時間で行うことができる。
よって、リレー１０１をオンするまでに各放電回路（１）１３０１、（２）１３０２をオフすることが可能となり、放電回路（１）１３０１、（２）１３０２が再投入される電源を無駄に放電することがない。
【００３９】
「実施形態３」
この実施形態は、基本形態として示した上記実施形態１の電源供給回路において、放電回路を改変するものである。
実施形態１の電源供給回路（図２）において、残留電荷によりリレー１０１の入力、出力各側の電源線に生じる電位を一対のコンパレータ１３１、１３２により比較し、電位差がある時に一方のコンパレータに生じるHigh出力を放電制御に用いる。
放電回路（１）１３０１、（２）１３０２はそれぞれ、対応するコンパレータ１３１、１３２からの出力をＦＥＴ１３０ｓ1、１３０ｓ2のゲートに印加し、High出力に応じオン（導通）し、Low出力に応じオフする制御を行い、この動作により放電制御を行う。
この放電動作は、リレー入力、出力各側の電源線に抵抗１３０ｒ1、１３０ｒを介し繋いだＦＥＴ１３０ｓ1、１３０ｓ2のソースをＧＮＤとしているので、ＦＥＴ１３０ｓ1又は１３０ｓ2のオン制御によって、上記電源線の残留電荷をＧＮＤに流す動作となる。
【００４０】
しかし、残留電荷によるリレー入力、出力各側の電源線の電位によってＦＥＴ１３０ｓ1、１３０ｓ2及び抵抗１３０ｒ1、１３０ｒに流れる電流値が異なる。電圧が最大の時に最も大きい電流が流れる。よって、放電回路（１）１３０１、（２）１３０２を構成するこれらの要素としては、最大電圧（電流）値を想定し、想定される値に対して正常な動作状態を保つことができるものを用いる。
このため、ＦＥＴ１３０ｓ1、１３０ｓ2及び抵抗１３０ｒ1、１３０ｒに大きい定格のものを選定する必要がある。しかし、定格の大きい素子は一般的にサイズが大きくコストも高い。
【００４１】
そこで、本実施形態の放電回路を構成する要素として、図２の放電回路を構成するＦＥＴ１３０ｓ1、１３０ｓ2及び抵抗１３０ｒ1、１３０ｒに比べ、より定格の小さな素子を用いることが可能な次に述べる構成の回路を採用する。
本実施形態では、上述の目的に沿う放電回路として、定電流で放電動作を行う回路を用いる。
定電流で放電動作を行う本実施形態の回路は、リレー１０１の入力、出力各側の電源線の残留電荷を、一対のコンパレータ１３１、１３２の一方からのHigh出力の印加によりＦＥＴをオン制御し、ＧＮＤに流す動作を行う点では、実施形態１におけると同様である。
ただ、本実施形態の放電動作を行う回路は、定電流で放電動作を行うための付加要素を有している。なお、この付加要素の実施形態については、図４を参照して詳述する。
【００４２】
図４は、リレーオフ時に残留する電荷を定電流で放電する動作を行う回路を有する本実施形態の電源供給回路を示す図である。
図４の電源供給回路は、実施形態１の放電回路に変えて、一対のコンパレータ１３１，１３２の出力により放電が制御され、定電流で放電動作を行う放電回路として、定電流回路（１）１４０１及び（２）１４０２を有する。
【００４３】
定電流回路（１）１４０１は、リレー１０１の入力側の電源線の電荷を放電する回路として、ＦＥＴ１４０ｍ１及び抵抗１４０ｒ１を有する。ＦＥＴ１４０ｍ１は、ソースを電源線に繋ぎ、ドレインに繋いだ抵抗１３０ｒ1を介しＧＮＤする。
また、定電流回路（１）１４０１は、定電流動作をするためのオペアンプ１４０ａ１を有する。オペアンプ１４０ａ１は、＋入力端子をコンパレータ１３１の出力端子に繋ぎ、−入力端子をＦＥＴ１４０ｍ１のドレインに繋ぐ。
入力、出力各側の電源線の電位を比較し、入力側がより高い場合にコンパレータ１３１がHigh出力をし、この出力を受けＦＥＴ１４０ｍ１はオンするので、ドレインから入力側の残留電荷を放電する。このとき、ＦＥＴ１４０ｍ１のドレインから流れ出る電流に応じた電圧がコンパレータ１３１の−入力端子を通して負帰還されるので、ドレインから流れ出る電流が一定になる。
【００４４】
定電流回路（２）１４０２も、定電流回路（１）１４０１と同様に、ＦＥＴ１４０ｍ２、抵抗１４０ｒ２及びオペアンプ１４０ａ２からなる回路を構成する。
よって、入力、出力各側の電源線の電位を比較し、出力側がより高い場合にコンパレータ１３２がHigh出力をし、この出力を受けＦＥＴ１４０ｍ２はオンするので、ドレインから出力側の残留電荷を放電する。このとき、ＦＥＴ１４０ｍ２のドレインから流れ出る電流に応じた電圧がコンパレータ１３２の−入力端子を通して負帰還されるので、ドレインから流れ出る電流が一定になる。
【００４５】
なお、本実施形態の電源供給回路（図４）における、一対のコンパレータ１３１，１３２の出力により放電が制御され、定電流で放電動作を行う定電流回路（１）１４０１及び（２）１４０２以外は、実施形態１の電源供給回路（図２）と構成が変わらない。よって、図２と共通する構成については、先の説明を参照することとし、ここでは記載を省略する。
【００４６】
上記のように、本実施形態は、残留電荷によってリレー入力側、出力側の各電源線に生じる電位の差を無くすよう、入力、出力の各側に設けた放電回路の中、より高い側の放電をオン制御する放電制御動作を行う点で実施形態１と変わらない。
ただ、本実施形態は、放電動作を定電流で行う回路としたので、残留する電荷の量に係らず、回路の構成要素であるＦＥＴ及び抵抗に流れる電流を一定に制御することができる。この点が、残留する電荷の量により生じる電位に応じた電流がＦＥＴ及び抵抗に流れてしまう実施形態１と異なる。
【００４７】
よって、本実施形態によると、定電流回路の仕様として定めた動作電流に適応する定格のＦＥＴや抵抗を選定すれば良く、最大の残留電荷量に応じて選定した場合の定格より小さな定格を選ぶことで、サイズ、コストにおいてメリットが生じる。
また、本実施形態の定電流回路方式では一定電流を流すため、放電完了までの時間のコントロールが、実施形態１における定電流制御をせず単純にＦＥＴがスイッチング動作をするだけの方式より容易である。この点でも定電流回路を用いるメリットがある。
【符号の説明】
【００４８】
１０・・電源供給回路の基板、２０・・電源、２１・・前ドア、２１ｓ・・インタロックＳＷ、３０・・引出ユニット、１０１・・リレー、１０３・・トランジスタ、１１０・・コンデンサ、１２０・・タイミング生成回路、１３０１・・放電回路（１）、１３０２・・放電回路（２）、１３０ｓ１，１３０ｓ２，１３５１，１３５２，１４０ｍ１，１４０ｍ２・・ＦＥＴ、１３１，１３２・・コンパレータ、１４０１・・定電流回路（１）、１４０２・・定電流回路（２)、１４０ａ１，１４０ａ２・・オペアンプ、２０１・・ＳＷ・コンバータ、２１０，３１０・・容量性要素。
【先行技術文献】
【特許文献】
【００４９】
【特許文献１】特開２００８−９０６０号公報
【図１】
2015167430.tif 000003
【図２】
2015167430.tif 000004
【図３】
2015167430.tif 000005
【図４】
2015167430.tif 000006