(57)【要約】【課題】コンタクトトレンチ形状へのダメージを低減してコンタクトと配線との位置合わせを向上できる製造方法を提供することにある。【解決手段】第１絶縁膜を形成する工程と、互いに離間し、第１の方向に延びる第１マスクを第１絶縁膜上に形成する工程と、第１マスクを用いて、前記第１絶縁膜をエッチングし配線パターンに加工する工程と、配線パターン上及び第１マスク上に、第１マスクと交差する第２マスクを形成する工程と、第２マスクと第１マスクとが交差した位置に露出した配線パターンを、第２マスク及び第１マスクを用いてエッチングしコンタクトトレンチに加工する工程とを有する。【選択図】図１０
2015198135.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁膜を形成する工程と、
互いに離間し、第１の方向に延びる第１マスクを前記第１絶縁膜上に形成する工程と、
前記第１マスクを用いて、前記第１絶縁膜をエッチングし配線パターンに加工する工程と、
前記配線パターン上及び前記第１マスク上に、前記第１マスクと交差する第２マスクを形成する工程と、
前記第２マスクと前記第１マスクとが交差した位置に露出した前記配線パターンを、前記第２マスク及び前記第１マスクを用いてエッチングしコンタクトトレンチに加工する工程と、
を備えた半導体装置の製造方法。
【請求項２】
前記第２マスクは、前記第１の方向と直交する第２の方向を基準として第１の方向に向かう角度を有し、前記第１マスクと交差する
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１マスクは、
前記第１絶縁膜上に被加工膜が設けられ、更に前記被加工膜上には第２絶縁膜が設けられており、前記第２絶縁膜上に配線形状に加工された第３マスクを形成する工程と、
前記第３マスクを用いて、前記第２絶縁膜をエッチングする工程と、
前記第２絶縁膜の両側面にスペーサー膜を形成する工程と、
前記第２絶縁膜を除去し、前記スペーサー膜をマスクとして被加工膜をエッチングすることにより形成されること
を特徴とする請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年のメモリの微細化に伴い、回路パターンの線幅が縮小している。メモリは多数の配線から構成される多層配線構造である。多層配線には、上層配線と下層配線とを電気的に接続するコンタクトが設けられている。この線幅の縮小に伴い、回路パターンに基づき加工されるコンタクトが、上層配線及び下層配線と合わせずれを起こす問題がある。この合わせずれを解決する方法として、多層レジストに基づき絶縁膜を加工して形成されるハードマスクを用いて、配線及びコンタクトを形成する方法が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１５０４９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、コンタクトトレンチ形状へのダメージを低減してコンタクトと配線との位置合わせを向上できる製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本実施形態は、第１絶縁膜を形成する工程と、互いに離間し、第１の方向に延びる第１マスクを第１絶縁膜上に形成する工程と、第１マスクを用いて、前記第１絶縁膜をエッチングし配線パターンに加工する工程と、配線パターン上及び第１マスク上に、第１マスクと交差する第２マスクを形成する工程と、第２マスクと第１マスクとが交差した位置に露出した配線パターンを、第２マスク及び第１マスクを用いてエッチングしコンタクトトレンチに加工する工程とを有する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る半導体装置の製造方法を例示す説明図。
【図２】第１の実施形態に係る半導体装置の製造方法を例示す説明図。
【図３】第１の実施形態に係る半導体装置の製造方法を例示す説明図。
【図４】第１の実施形態に係る半導体装置の製造方法を例示す説明図。
【図５】第１の実施形態に係る半導体装置の製造方法を例示す説明図。
【図６】第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図６(a)の半導体装置を示すIa-Iaに沿った断面図。
【図７】第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図７の半導体装置を示すIa-Iaに沿った断面図。
【図８】第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図８の半導体装置を示すIa-Iaに沿った断面図であり、(c)は、図８の半導体装置を示すIa-Iaに沿った断面図。
【図９】第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図９の半導体装置を示すIa-Iaに沿った断面図であり、(c)は、図９の半導体装置を示すIa-Iaに沿った断面図。
【図１０】第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)半導体装置を示す平面図であり、(b)は、図１０の半導体装置を示すIa-Iaに沿った断面図であり、(c)は、図１０の半導体装置を示すIa-Iaに沿った断面図。
【図１１】第１の実施形態の変形例に係る半導体装置の製造方法を例示する説明図であり、(a)及び(b)は、半導体装置を示す平面図。
【図１２】第１の実施形態の変形例に係る半導体装置の製造方法を例示する説明図であり、(a)、(b)は、半導体装置を示す平面図。
【発明を実施するための形態】
【０００７】
以下本発明の実施形態について図面を参照しながら説明する。
【０００８】
（第１の実施形態）
第１の実施形態の半導体装置の製造方法について図１〜図１０を参照して説明する。図１〜５は第１の実施形態に係る半導体装置の製造方法を例示す説明図である。図６及び図７は第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図６の半導体装置を示すIa-Iaに沿った断面図である。図８〜図１０は、第１の実施形態に係る半導体装置の製造方法を例示する説明図であり、(a)は、半導体装置を示す平面図であり、(b)は、図８乃至１０の半導体装置を示すIa-Iaに沿った断面図、(c)は図８乃至１０の半導体装置を示すIb-Ibに沿った断面図である。
【０００９】
図１に示すように、被加工膜２が第１絶縁膜１上に例えばCVD（Chemical Vapor Deposition）法により形成される。被加工膜２は例えばシリコン系の膜である。第１絶縁膜１の被加工膜２が形成された面とは反対側の面に下層配線等が形成される下地層３が設けられている。
【００１０】
図２に示すように、被加工膜２上に第２絶縁膜４及び第３絶縁膜５がそれぞれ例えばスピンコートを用いて塗布される。第２絶縁膜４は例えば炭素(C)を含むレジスト膜であり、第３絶縁膜５は例えばシリコン酸化膜である。
【００１１】
次に、第３絶縁膜５上にフォトレジストを塗布し露光及び現像によりY方向（第１の方向）に延びる配線形状パターンが形成される。配線形状のパターンはマスク６（第３マスク）である。ここで、図２の奥行に延びる方向をY方向（第１の方向）とし、Y方向に対して直交し、下地層３と平行な方向をX方向とする。下地層３から第３絶縁膜５に向かい積層されている方向をZ方向とする。
【００１２】
図３に示すように、第３絶縁膜５はマスク６に基づき例えばRIE(Reactive Ion Etching)によりY方向に延びる配線パターン状に加工される。さらに第２絶縁膜４は、第３絶縁膜５をマスクとしてRIEによりY方向に延びる配線パターン状に加工される。
【００１３】
図４に示すように、第２絶縁膜４の両側面を例えばフッ酸処理によりストリミングを行う。これにより、第２絶縁膜４上部側のX方向の幅は、第２絶縁膜４下部側の幅より狭くなる。次に、第２絶縁膜４を覆うようにスペーサー膜７が例えばCVD法により形成される。スペーサー膜７は例えば窒化シリコン(SiN)である。その後、スペーサー膜７は、例えばRIEにより平坦化される。これにより第２絶縁膜４がスペーサー膜７に挟まれるように設けられる。
【００１４】
図５に示すように、スペーサー膜７に挟まれた第２絶縁膜４をエッチングなどにより取り除く。第２絶縁膜４が取り除かれた隣り合うスペーサー膜７の間には、被加工膜２が第２絶縁膜４下部側のX方向の幅の分だけが露出する。
【００１５】
図６に示すように、露出した被加工膜２は、スペーサー膜７をマスクとして例えばRIEなどによりエッチングされる。エッチングされずに残存した被加工膜２はハードマスク８（第１マスク）である。ハードマスク８は第１絶縁膜１上にY方向に延びるように複数設けられている。ハードマスク８は、X方向に所定の間隔で設けられている。このハードマスク８の隣り合うX方向の距離は、レジストパターンをマスクとして加工された第２絶縁膜４下部側のX方向の幅と同程度である。この第２絶縁膜４をマスクとして加工されたハードマスク８は、レジストパターンをマスクとして微細加工するよりも、さらに微細加工を行うことができる。このことから、さらに微細加工していくと、ハードマスク８が設けられていない部分は第１絶縁膜１が露出する。
【００１６】
図７に示すように、第１絶縁膜１をハードマスク８に基づいて例えばRIEによりエッチングする。これにより、第１絶縁膜１はY方向に延びる配線トレンチ１０に加工される。
【００１７】
図８に示すように、配線トレンチ１０上及びハードマスク８上にレジスト膜が形成される。その後、リソグラフィ技術よりレジスト膜は第２マスク９に加工される。第２マスク９（第２マスク）は、配線トレンチ１０及びハードマスク８と交差するように形成される。また第２マスク９は、配線トレンチ１０及びハードマスク８がX方向に延びて露出するパターンである。第２マスク９の配線トレンチ１０及びハードマスク８が露出するパターンは一つに限らずいくつ形成されていても構わない。
【００１８】
図９に示すように、第２マスク９及びハードマスク８から露出した配線トレンチ１０を第２マスク９及びハードマスク８に基づいて例えばRIEをする。これにより、エッチングされた配線トレンチ１０の部分は、配線トレンチ１０より深く形成される。この配線トレンチ１０より深い部分がコンタクトトレンチ１１である。コンタクトトレンチ１１は、配線トレンチ１０より第１絶縁膜１上ハードマスク８が設けられている上面から下層配線（図示しない）が設けられる下地層の方向に向かい形成される。コンタクトとは、多層配線における上層配線及び下層配線を電気的に接続させる役割を果たす。
【００１９】
図１０に示すように、第２マスク９及びハードマスク８を除去すると、第１絶縁膜１上には、コンタクトトレンチ１１及び配線トレンチ１０が設けられている。図示しないが、このコンタクトトレンチ１１及び配線トレンチ１０にバリメタル及び導電膜を形成する。この工程により、上層配線と下層配線（図示しない）を電気的に接続させるデュアルダマシン配線が形成される。
【００２０】
以上、本実施形態で説明した製造方法では、第２マスク９及び配線トレンチ１０が交差する位置にコンタクトを形成した。これにより配線トレンチ１０のX方向の幅と同じ幅のコンタクトトレンチ１１が形成されるため、配線及びコンタクトとの接合面における合わせずれが生じない。これにより、配線及びコンタクトの接合面積が増えるため接触抵抗を低減させることが可能である。
【００２１】
また、本実施形態の製造方法では、ハードマスク８に基づき第１絶縁膜１を配線パターン１０に加工した。その後、第２マスク９と交差する配線トレンチ１０を、第２マスク９及びハードマスク８に基づき配線トレンチ１０より深いコンタクトトレンチ１１を形成した。先に浅い配線トレンチ１０を形成することで、下層配線上部側とつながるコンタクトトレンチ１１底面がRIEなどから受けるダメージを低減できる。このため、コンタクトトレンチ１１に導電膜を形成したコンタクトが、下層配線との接合面で断線などの発生を抑制できる。また、上層配線、下層配線及びコンタクトを含めた配線の抵抗値が低減できる。
【００２２】
（第１の実施形態の変形例）
第１の実施形態の変形例を半導体装置の製造方法を図１１を参照して説明する。図１１(a)、(b) 及び図１２(a)、(b)は、第１の実施形態変形例の半導体装置を示す平面図である。
【００２３】
第１の実施形態の変形例が第１の実施形態と異なる点は、第２マスク９のマスクパターンが異なることである。
【００２４】
第２マスク９のマスクパターンが異なること以外は第１の実施形態と同じであるので、同一部分には同一符号を付して詳細な説明は省略する。
【００２５】
第１の実施形態の変形例に係る半導体装置２００の製造方法について説明する。
【００２６】
第１絶縁膜１にハードマスク８を形成し、第１絶縁膜１をハードマスク８に基づいて例えばRIEを行い配線トレンチ１０が形成される。その後１、配線トレンチ１０及びハードマスク８上にレジスト膜が形成される。リソグラフィ技術によりレジスト膜はマスク１２（第２マスク）に加工される。
【００２７】
第３マスク１２は、配線トレンチ１０及びハードマスク８が露出するパターンを有する。このパターン１４はX方向に対してY方向に傾いた角度をもつ。このパターンにより配線トレンチ１０にコンタクトを形成すると、コンタクトトレンチ１３は、Y方向にずれて形成される。つまり、隣り合うコンタクトトレンチ１３がY方向にずれて配線トレンチ１０に形成される３連千鳥構造となる。
【００２８】
以上、第１の実施形態の変形例で説明した製造方法では、配線トレンチ１０と同じ幅のコンタクトトレンチ１１が形成されるため、配線及びコンタクトとの接合面における合わせずれが生じない。これにより、配線及びコンタクトの接合面積が増えるため接触抵抗を低減させることが可能である。さらに隣り合うコンタクトトレンチ１３がY方向にずれて形成されることにより、隣り合う配線間に形成される寄生容量の増加を低減できる。
【００２９】
また、先に浅い配線トレンチ１０を形成することで、下層配線上部側とつながるコンタクトトレンチ１１底面がRIEなどから受けるダメージを低減できる。このため、コンタクトトレンチ１１に導電膜を形成したコンタクトが、下層配線との接合面で断線などの発生を抑制できる。
【００３０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３１】
１・・・第１絶縁膜
２・・・被加工膜
３・・・下地層
４・・・第２絶縁膜
５・・・第３絶縁膜
６・・・第１マスク
７・・・スペーサー膜
８・・・ハードマスク
９・・・第２マスク
１０・・・配線トレンチ
１１・・コンタクトトレンチ
１２・・第３マスク
１３・・コンタクトトレンチ
【図１】
2015198135.tif 000003
【図２】
2015198135.tif 000004
【図３】
2015198135.tif 000005
【図４】
2015198135.tif 000006
【図５】
2015198135.tif 000007
【図６】
2015198135.tif 000008
【図７】
2015198135.tif 000009
【図８】
2015198135.tif 000010
【図９】
2015198135.tif 000011
【図１０】
2015198135.tif 000012
【図１１】
2015198135.tif 000013
【図１２】
2015198135.tif 000014