(57)【要約】【課題】  ハードウェア規模が小さい、処理が簡単なスケジューリング装置を提供する。【解決手段】  本発明は、コネクション番号毎の各キューの格納セルに対する次出力時刻を設定し、現時刻が設定次出力時刻に合致する格納セルの出力指示を形成するスケジューリング装置に関する。そして、コネクション番号毎の次出力時刻を格納した連想メモリと、連想メモリの検索時に、現時刻に合致する次出力時刻が複数検索された場合以外では現時刻を１だけ増大させ、現時刻に合致する次出力時刻が複数検索された場合には現時刻の更新を停止させ、この停止により現時刻がマスタ時刻より遅れた分を、現時刻に合致する次出力時刻が検索できないときに、現時刻の更新周期を速めて解消させる現時刻制御部とを有する。【選択図】      図１
2015103937.tif 000002
【特許請求の範囲】
【請求項１】
入力セルのヘッダに含まれているコネクション番号に基づいて、コネクション番号毎に用意されている複数のキューのうちの対応するキューに入力セルを格納し、上記各キューについて、格納セルに対する次出力時刻を設定し、現時刻が設定されている次出力時刻に合致する格納セルの出力指示を形成するスケジューリング装置において、
コネクション番号毎に次出力時刻を格納し、入力された現時刻に合致する次出力時刻の検索が所定周期で指示される毎に検索を実行する連想メモリ手段と、
現時刻をカウントアップする現時刻時計手段と、
現時刻と基本的な更新周期が同じマスタ時刻を計時するマスタ時計手段と、
上記連想メモリ手段の検索時に、現時刻に合致する次出力時刻が複数あった場合以外では、上記現時刻時計手段による現時刻をカウントアップさせ、現時刻に合致する次出力時刻が複数あった場合には、上記現時刻時計手段による現時刻のカウントアップを停止させ、この停止により現時刻がマスタ時刻より遅れた分を、現時刻に合致する次出力時刻がないときに、上記現時刻時計手段のカウントアップ周期を速めて解消させる現時刻時計制御手段と
を有することを特徴とするスケジューリング装置。
【請求項２】
入力セルのヘッダにポート番号が含まれており、
上記連想メモリ手段、上記現時刻時計手段、上記マスタ時計手段及び上記現時刻時計制御手段がポート番号毎に設けられ、上記各連想メモリ手段が検索するタイミングがずれている
ことを特徴とする請求項１に記載のスケジューリング装置。
【請求項３】
コネクション番号毎に複数のキューを有するセル記憶手段と、入力セルのヘッダに含まれているコネクション番号に基づいて、複数のキューのうちの対応するキューに入力セルを格納し、上記各キューについて、格納セルに対する次出力時刻を設定し、現時刻が設定されている次出力時刻に合致する格納セルの出力指示を形成するスケジューリング装置とを有するセル処理装置において、
上記スケジューリング装置として、請求項１又は２に記載のものを適用したことを特徴とするセル処理装置。
【請求項４】
入力セルのヘッダに含まれているコネクション番号に基づいて、コネクション番号毎に用意されている複数のキューのうちの対応するキューに入力セルを格納し、上記各キューについて、格納セルに対する次出力時刻を設定し、現時刻が設定されている次出力時刻に合致する格納セルの出力指示を形成するスケジューリング装置におけるトラヒックシェーピング方法において、
連想メモリ手段は、コネクション番号毎に次出力時刻を格納し、入力された現時刻に合致する次出力時刻の検索が所定周期で指示される毎に検索を実行し、
現時刻時計手段は、現時刻をカウントアップし、
マスタ時計手段は、現時刻と基本的な更新周期が同じマスタ時刻を計時し、
現時刻時計制御手段は、上記連想メモリ手段の検索時に、現時刻に合致する次出力時刻が複数あった場合以外では、上記現時刻時計手段による現時刻をカウントアップさせ、現時刻に合致する次出力時刻が複数あった場合には、上記現時刻時計手段による現時刻のカウントアップを停止させ、この停止により現時刻がマスタ時刻より遅れた分を、現時刻に合致する次出力時刻がないときに、上記現時刻時計手段のカウントアップ周期を速めて解消させる
ことを特徴とするトラヒックシェーピング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスケジューリング装置、セル処理装置及びトラヒックシェーピング方法に関し、例えば、交換装置や伝送装置に適用されるＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｔｒａｎｓｆｅｒ  Ｍｏｄｅ）セル処理装置のトラヒックシェーピングに適用し得るものである。
【背景技術】
【０００２】
ＡＴＭセルのトラヒックシェーピング方法については、例えば、特許文献１に記載の方法がある。特許文献１の記載技術は、到着セルを複数のキューのうちの対応するキューに記憶し、そのキューの格納セルに対する読出時刻を、連想メモリ（Ｃｏｎｔｅｎｔ  Ａｄｄｒｅｓｓａｂｌｅ  Ｍｅｍｏｒｙ；以下、ＣＡＭと呼ぶ）を用いて設定して、設定した読出時刻に、該当するキューにセル出力を指示することにより、スケジューリングを行うものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３６８７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の記載技術は、以下のような課題を有する。
【０００５】
＜課題１＞
図９に示すように、対向するＡＴＭセル処理装置１、１間では、複数（図９では４）のＡＴＭポートＰ１〜Ｐ４のＡＴＭセルを多重して伝送し、各ＡＴＭセル処理装置１においては、対向するＡＴＭセル処理装置から到来した多重ＡＴＭセルを、ＡＴＭポートＰ１〜Ｐ４毎に多重分離して自己の各ＡＴＭポートＰ１〜Ｐ４に振り分ける。そして、各ＡＴＭセル処理装置１において、多重分離されたＡＴＭセルのＡＴＭポートＰ１〜Ｐ４毎に、ＡＴＭセルのトラヒックシェーピングを実施する場合、特許文献１に記載のトラヒックシェーピング方法を適用したスケジューリング装置２をＡＴＭポートの数（＝４）だけ設けなければならず、ＡＴＭセル処理装置１のハードウェア規模を大規模にし、若しくは、ソフトウェア処理の処理量を多大にする。
【０００６】
＜課題２＞
特許文献１の記載技術では、ＣＡＭへのセル入力時や出力時における各処理において、実時刻と次読出時刻との時刻の大小比較を行っている。実時刻を計時する時刻カウンタは、一般的な実装では、カウンタ値が有限なものを適用するので、カウンタ値は周期的に０へ戻る。カウント値の一巡周期をポート数等に応じて単純に定めた場合には、両時刻の大小比較は、単なる数値の大小比較となる。そのため、一方についてのみカウンタ値のリセットが生じたような場合には、比較判定結果が本来の結果から逆になってしまう場合がある。このような点に鑑み、特許文献１の記載技術では、理論的に定められる周期の３倍の周期を有する時刻カウンタを適用し、ＣＡＭからの読出時刻を定期的に更新する処理が提案されている。しかしながら、一巡周期が長い時刻カウンタを適用した場合には、処理の複雑化や構成の複雑化を招くことが懸念される。
【０００７】
そのため、ハードウェア規模を小さくできる、若しくは、処理を簡単にでき、構成を簡易にできるスケジューリング装置、セル処理装置及びトラヒックシェーピング方法が望まれている。
【課題を解決するための手段】
【０００８】
第１の本発明は、入力セルのヘッダに含まれているコネクション番号に基づいて、コネクション番号毎に用意されている複数のキューのうちの対応するキューに入力セルを格納し、上記各キューについて、格納セルに対する次出力時刻を設定し、現時刻が設定されている次出力時刻に合致する格納セルの出力指示を形成するスケジューリング装置において、（１）コネクション番号毎に次出力時刻を格納し、入力された現時刻に合致する次出力時刻の検索が所定周期で指示される毎に検索を実行する連想メモリ手段と、（２）現時刻をカウントアップする現時刻時計手段と、（３）現時刻と基本的な更新周期が同じマスタ時刻を計時するマスタ時計手段と、（４）上記連想メモリ手段の検索時に、現時刻に合致する次出力時刻が複数あった場合以外では、上記現時刻時計手段による現時刻をカウントアップさせ、現時刻に合致する次出力時刻が複数あった場合には、上記現時刻時計手段による現時刻のカウントアップを停止させ、この停止により現時刻がマスタ時刻より遅れた分を、現時刻に合致する次出力時刻がないときに、上記現時刻時計手段のカウントアップ周期を速めて解消させる現時刻時計制御手段とを有することを特徴とする。
【０００９】
第２の本発明は、コネクション番号毎に複数のキューを有するセル記憶手段と、入力セルのヘッダに含まれているコネクション番号に基づいて、複数のキューのうちの対応するキューに入力セルを格納し、上記各キューについて、格納セルに対する次出力時刻を設定し、現時刻が設定されている次出力時刻に合致する格納セルの出力指示を形成するスケジューリング装置とを有するセル処理装置において、上記スケジューリング装置として、第１の本発明のスケジューリング装置を適用したことを特徴とする。
【００１０】
第３の本発明は、入力セルのヘッダに含まれているコネクション番号に基づいて、コネクション番号毎に用意されている複数のキューのうちの対応するキューに入力セルを格納し、上記各キューについて、格納セルに対する次出力時刻を設定し、現時刻が設定されている次出力時刻に合致する格納セルの出力指示を形成するスケジューリング装置におけるトラヒックシェーピング方法において、（１）連想メモリ手段は、コネクション番号毎に次出力時刻を格納し、入力された現時刻に合致する次出力時刻の検索が所定周期で指示される毎に検索を実行し、（２）現時刻時計手段は、現時刻をカウントアップし、（３）マスタ時計手段は、現時刻と基本的な更新周期が同じマスタ時刻を計時し、（４）現時刻時計制御手段は、上記連想メモリ手段の検索時に、現時刻に合致する次出力時刻が複数あった場合以外では、上記現時刻時計手段による現時刻をカウントアップさせ、現時刻に合致する次出力時刻が複数あった場合には、上記現時刻時計手段による現時刻のカウントアップを停止させ、この停止により現時刻がマスタ時刻より遅れた分を、現時刻に合致する次出力時刻がないときに、上記現時刻時計手段のカウントアップ周期を速めて解消させることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ハードウェア規模を小さくできる、若しくは、処理を簡単にでき、構成を簡易にできるスケジューリング装置、セル処理装置及びトラヒックシェーピング方法を実現できる。
【図面の簡単な説明】
【００１２】
【図１】実施形態のＡＴＭセル処理装置及び実施形態のスケジューリング装置の構成を示すブロック図である。
【図２】実施形態のＡＴＭセル処理装置におけるバッファ管理情報記憶部のアドレスマップの一例を示す説明図である。
【図３】実施形態のＡＴＭセル処理装置におけるスケジューラ内のＣＡＭのアドレスマップの一例を示す説明図である。
【図４】実施形態のＡＴＭセル処理装置における各部タイミングチャートである。
【図５】実施形態のＡＴＭセル処理装置におけるＡＴＭセルが入力された際の動作を示すフローチャートである。
【図６】実施形態のＡＴＭセル処理装置におけるＡＴＭセルを読出す際の動作を示すフローチャート（１）である。
【図７】実施形態のＡＴＭセル処理装置におけるＡＴＭセルを読出す際の動作を示すフローチャート（２）である。
【図８】実施形態のＡＴＭセル処理装置におけるあるスケジューラで多重一致が生じた際のポート時刻の変化を示すタイミングチャートである。
【図９】従来の課題の説明図である。
【発明を実施するための形態】
【００１３】
（Ａ）主たる実施形態
以下、本発明によるスケジューリング装置、セル処理装置及びトラヒックシェーピング方法の一実施形態を、図面を参照しながら説明する。実施形態のセル処理装置は、ＡＴＭセルを取扱う交換装置や伝送装置などのＡＴＭセル処理装置である。
【００１４】
（Ａ−１）実施形態の構成
図１は、実施形態のＡＴＭセル処理装置及び実施形態のスケジューリング装置の構成を示すブロック図である。図１において、スケジューラについては、ポートＰ１のスケジューラ１４−１についてのみ詳細構成を図示しているが、ポートＰ２〜ＰＭ（Ｍは２以上の整数）のスケジューラ１４−２〜１４−Ｍもスケジューラ１４−１と同様な詳細構成を有する。
【００１５】
図１において、実施形態のＡＴＭセル処理装置１０は、セル入力処理部１１、セル記憶部１２、出力周期記憶部１３、スケジューラ１４−１〜１４−Ｍ、ポートセレクタ１５、タイミングカウンタ１６、マスタ時計１７、次出力時刻算出部１８、バッファ制御部１９及びバッファ管理情報記憶部２０を有する。セル記憶部１２を除いた構成部分は、実施形態のスケジューリング装置の構成要素にもなっている。
【００１６】
各スケジューラ１４−ｍ（ｍは１〜Ｍ）はそれぞれ、ＣＡＭ４１−ｍ、ＣＡＭ検索制御部４２−ｍ、ポート時計４３−ｍ、ポート時計制御部４４−ｍ及びマスタ時計位相シフト部４５−ｍを有する。
【００１７】
以下、各部の機能を説明するが、機能の詳細については動作説明の項でも明らかにする。
【００１８】
セル入力処理部１１は、入力されたＡＴＭセル（入力セル）Ｓ１００から、ポート番号、装置内コネクション番号などのヘッダ情報Ｓ１０１を抽出し、抽出したヘッダ情報Ｓ１０１をバッファ制御部１９及び全てのスケジューラ１４−１〜１４−Ｍ内のＣＡＭ４１−１〜４１−Ｍへ出力する。また、セル入力処理部１１は、入力セルＳ１００をセル記憶部１２へそのまま出力する。
【００１９】
ここで、抽出するポート番号は、ＡＴＭセルの出力先のＡＴＭポート（以下、ポートと適宜略称する）を示す識別子である。また、装置内コネクション番号は、ＡＴＭセルが属するＡＴＭ回線（コネクション）を示す識別子である。ポート番号及び装置内コネクション番号は、ＡＴＭセル処理装置１０に入力されるＡＴＭセルＳ１００のヘッダに格納されている。
【００２０】
セル記憶部１２は、装置内コネクション毎のキューバッファＱ１〜ＱＮの集合体である。セル記憶部１２には、セル入力処理部１１から入力セルＳ１００が与えられると共に、バッファ制御部１９からセル書込指示Ｓ１０４及びセル読出指示Ｓ１０３が与えられ、セル記憶部１２は、入力セルＳ１００を、セル書込指示Ｓ１０４で規定されるキューバッファＱｗ（ｗは１〜Ｎ）に書き込み、セル読出指示Ｓ１０３で規定されるキューバッファＱｒ（ｒは１〜Ｎ）からＡＴＭセルＳ２００を読み出す。セル記憶部１２から読み出されたＡＴＭセルＳ２００は、スケジューリングされたものであり、後段の回路に与えられる。
【００２１】
バッファ制御部１９は、バッファ管理情報記憶部２０から、ライトポインタ、リードポインタ、時刻設定フラグ等を含むバッファ状態情報Ｓ１１１を取込んでセル記憶部１２の記憶されているセルの状況の変更に応じて更新し、更新後のバッファ状態情報Ｓ１１２をバッファ管理情報記憶部２０へ出力するものである。ここで、ライトポインタは、ＡＴＭセルを書込むキューバッファＱｗ内のセル書込み開始アドレスであり、リードポインタは、ＡＴＭセルを読出すキューバッファＱｒ内のセル読出し開始アドレスである。時刻設定フラグは、今回の入力セルのポート番号に対応するＣＡＭ４１−ｍに対して、次出力時刻が設定されたか否かを示すものであり、次出力時刻が設定されたときに「１」が時刻設定フラグにセットされる。
【００２２】
バッファ制御部１９は、セル入力処理部１１から、入力セルＳ１００の装置内コネクション番号を入力し、その装置内コネクション番号に係るキューバッファへの書込みを指示するバッファ書込み指示Ｓ１０４をセル記憶部１２へ出力する。
【００２３】
バッファ制御部１９には、ポートセレクタ１５から、選択されたＣＡＭ検索一致情報Ｓ１０６が入力され、バッファ制御部１９は、ＣＡＭ検索一致情報Ｓ１０６における装置内コネクション番号に係るキューバッファからの読出しを指示するセル読出指示Ｓ１０３をセル記憶部１２へ出力する。また、バッファ制御部１９は、次出力時刻算出部１８へ次出力時刻算出指示Ｓ１０９を出力する。
【００２４】
バッファ制御部１９は、スケジューラ１４−１〜１４−ＭのＣＡＭ４１−１〜４１−ＭへＣＡＭ登録指示Ｓ１１０を出力し、次出力時刻を登録させる。
【００２５】
バッファ管理情報記憶部２０は、装置内コネクション番号に対応したアドレス毎に、ライトポインタ、リードポインタ、時刻設定フラグを記憶している。図２は、バッファ管理情報記憶部２０のアドレスマップの一例を示している。図２において、装置内コネクション番号毎（ＣＯＮＩＤ＝０、１、２、…、２５５（＝Ｎ））に、１９ビットのメモリ領域が割り当てられ、そのメモリ領域における下位側９ビットにリードポインタＲＰ［８：０］が割り当てられ、それより上位側の９ビットにライトポインタＷＰ［８：０］が割り当てられ、最上位ビットに時刻設定フラグＦが割り当てられている。リードポインタＲＰ［８：０］及びライトポインタＷＰ［８：０］は９ビットで表現される最大値を超えるタイミングでリセットされる（すなわち、巡回的に更新される）ものである。従って、ある装置内コネクション番号に係るキューバッファがフルである場合には、リードポインタＲＰ［８：０］がライトポインタＷＰ［８：０］より１だけ大きく、そのキューバッファが空である場合には、リードポインタＲＰ［８：０］とライトポインタＷＰ［８：０］とは等しい。
【００２６】
出力周期記憶部１３は、各コネクションについての基本的なセル間隔（言い換えると、設定帯域）を記憶しているものである。出力周期記憶部１３に記憶されているセル間隔Ｓ１０２は、次出力時刻算出部１８によって読み出される。
【００２７】
次出力時刻算出部１８には、バッファ制御部１９から次出力時刻算出指示Ｓ１０９が入力され、ポートセレクタ１５から選択されたポート時刻Ｓ１０７が入力され、出力周期記憶部１３からセル間隔Ｓ１０２が入力され、次出力時刻算出部１８は、これらの入力情報に基づいて、セル記憶部１２へ入力されたＡＴＭセルのコネクション（装置内コネクション番号）の次出力時刻Ｓ１０８を算出し、全てのスケジューラ１４−１〜１４−ＭのＣＡＭ４１−１〜４１−Ｍに出力する。
【００２８】
タイミングカウンタ１６は、１セル時間毎に１だけカウントアップするカウンタである。タイミングカウンタ１６は、１セル時間にスケジューラ数（＝ポート数）乗算した期間（以下、ポート時間と呼ぶことがある）を一巡周期とするカウンタである。タイミングカウンタ１６は、ポートセレクタ１５、ＣＡＭ検索制御部４２−１〜４２−Ｍ及びポート時計４３−１〜４３−Ｍへ、そのカウンタ値であるセルタイミング情報Ｓ６０１を出力する。
【００２９】
マスタ時計１７は、全スケジューラ１４−１〜１４−Ｍに対して、基準となる時刻情報を供給するものである。マスタ時計１７は、ポート時間毎に１だけカウントアップするカウンタである。すなわち、マスタ時計１７は、ＡＴＭポート数がＭであるのでＭセル時間毎にカウントアップする。マスタ時計１７は、マスタ時計位相シフト部４５−１〜４５−Ｍへ、そのカウンタ値であるマスタ時刻Ｓ７０１を出力する。
【００３０】
ポートＰｍ用のスケジューラ１４−ｍは、セル記憶部１２に記憶されたポート番号Ｐｍ宛てのＡＴＭセルの出力時刻（セル記憶部１２からの読出時刻）を決定する（スケジューリングする）ものである。
【００３１】
スケジューラ１４−ｍにおけるＣＡＭ４１−ｍは、特許文献１に記載されているような連想メモリで構成され、装置内コネクション番号に対応したアドレス毎に、各キューの次出力時刻及びＣＡＭ登録有効無効ビットを記憶するものである。図３は、ＣＡＭ４１−ｍのアドレスマップの一例を示している。図３において、装置内コネクション番号毎（ＣＯＮＩＤ＝０、１、２、…、２５５）に、１３ビットのメモリ領域が割り当てられ、そのメモリ領域における下位側１２ビットに次出力時刻［１１：０］が割り当てられ、最上位ビットにＣＡＭ登録有効無効ビットＶが割り当てられている。ＣＡＭ登録有効無効ビットは、ＣＡＭ４１−ｍに記憶されている次出力時刻が有効か無効かを示す情報であり、有効であるとき「１」を、有効でないとき「０」をとる。
【００３２】
ＣＡＭ４１−ｍには、バッファ制御部１９から次出力時刻設定指示Ｓ１０５が入力され、セル入力処理部１１からヘッダ情報Ｓ１０１が入力され、バッファ制御部１９からＣＡＭ登録指示Ｓ１１０が入力され、次出力時刻算出部１８から次出力時刻Ｓ１０８が入力され、ＣＡＭ検索制御部４２−ｍからＣＡＭ検索実施指示Ｓ４０２−ｍが入力され、ポート時計４３−ｍからポート時刻Ｓ４０１−ｍが入力される。
【００３３】
ＣＡＭ４１−ｍは、次出力時刻設定指示Ｓ１０５、ヘッダ情報Ｓ１０１、ＣＡＭ登録指示Ｓ１１０、次出力時刻Ｓ１０８等の入力情報に基づき、記憶内容の更新処理等を行う。
【００３４】
また、ＣＡＭ４１−ｍは、有効なＣＡＭ検索実施指示Ｓ４０２−ｍが入力された際のポート時刻Ｓ４０１−ｍに一致するアドレス（装置内コネクション番号）の検索を実施し、ポートセレクタ１５及びポート時計制御部４４−ｍへ、一致フラグ及び一致アドレス（装置内コネクション番号）を含むＣＡＭ検索結果であるＣＡＭ検索一致情報Ｓ４０６−ｍを出力すると共に、ポート時計制御部４４−ｍへＣＡＭ検索多重一致フラグＳ４０３−ｍを出力する。ＣＡＭ４１−ｍの検索では、複数の一致アドレスが検索されること（多重一致）もあり、このときに、ＣＡＭ検索多重一致フラグＳ４０３−ｍは「１」となる。このような場合でも、ＣＡＭ検索一致情報Ｓ４０６−ｍには一つの一致アドレス（例えば、最も若い番号のアドレス）だけが含まれる。
【００３５】
ＣＡＭ検索制御部４２−ｍは、ＣＡＭ検索を実行させるものである。ＣＡＭ検索制御部４２−ｍには、タイミングカウンタ１６からセルタイミング情報Ｓ６０１が入力されると共に、ポート時計４３−ｍからポート時刻Ｓ４０１−ｍが入力され、ＣＡＭ検索制御部４２−ｍは、これら情報に基づいて、自ポートＰｍについて定まっているタイミングでＣＡＭ検索実施指示Ｓ４０２−ｍを形成してＣＡＭ４１−ｍへ出力する。
【００３６】
ポート時計４３−ｍは、スケジューラ１４−ｍが実際に次セルの出力時刻を決定するのに使用する時刻情報（ポート時刻）Ｓ４０１−ｍを生成するものである。
【００３７】
ポート時計４３−ｍは、ポートＰｍのポート時刻Ｓ４０１−ｍをカウントアップするものであり、ポート時刻Ｓ４０１−ｍは、１セル時間×ポート数のタイミング毎に１インクリメントされる。ポート時計４３−ｍには、タイミングカウンタ１６からセルタイミング情報Ｓ６０１が入力され、ポート時計制御部４４−ｍからポート時計制御信号Ｓ４０４−ｍが入力され、ポート時計４３−ｍは、これらに基づいて適宜更新したポート時刻Ｓ４０１−ｍを、ＣＡＭ４１−ｍ、ＣＡＭ検索制御部４２−ｍ及びポートセレクタ１５へ出力する。各スケジューラ１４−１〜１４−Ｍのポート時計４３−１〜４３−Ｍは、セルタイミング情報Ｓ６０１によって、そのインクリメントタイミングが、１セル時間ずつずらされている。
【００３８】
図４のタイミングチャートは、各スケジューラ１４−１〜１４−Ｍ内のポート時刻Ｓ４０１−１〜Ｓ４０１−Ｍのタイミングチャートも含んでいる。図４は、ポート数Ｍが４の場合を示している。タイミングカウンタ１６から出力されるセルタイミング情報Ｓ６０１は、ポート数Ｍ（＝４）に応じて値を巡回させるものであり、図４の例では値「０」〜「３」を巡回変化させている。各スケジューラ１４−ｍ内のポート時刻Ｓ４０１−ｍは、セルタイミング情報Ｓ６０１が値「ｍ−１」をとるときに１インクリメントされ、これにより、ポート時刻Ｓ４０１−１〜Ｓ４０１−Ｍは、そのインクリメントタイミングが、１セル時間ずつずらされている。図４において、「他ポートセル出力時間」と記載している期間は、ポート時刻Ｓ４０１−ｍに係るポートＰｍ以外のポートがセルを出力する時間であり、後述するように、「自ポートセル出力時間」と「他ポートセル出力時間」とでスケジューラ１４−ｍの動作が異なっている。
【００３９】
ポート時計４３−ｍは、上述したように、対応するポートＰｍでのセル出力時間をカウントする機能を有する。また、ポート時計４３−ｍは、ポート時計制御部４４−ｍからのポート時計制御信号Ｓ４０４−ｍによって、そのカウントの停止、あるいは、カウントの早回しを実施する機能を有する。カウントの停止や早回しを行う理由については動作の項で明らかにする。
【００４０】
ポート時計制御部４４−ｍは、ポート時計４３−ｍのカウントの停止／早回し制御などを実施するものでる。ポート時計制御部４４−ｍには、ＣＡＭ４１−ｍからＣＡＭ検索多重一致フラグＳ４０３−ｍとＣＡＭ検索一致情報Ｓ４０６−ｍとが入力され、ポート時計４３−ｍからポート時刻Ｓ４０１−ｍが入力され、マスタ時計位相シフト部４５−ｍから対応ポートＰｍのマスタ時刻Ｓ４０５−ｍが入力され、ポート時計制御部４４−ｍは、これら入力に基づいて生成したポート時計制御信号Ｓ４０４−ｍをポート時計４３−ｍへ出力する。
【００４１】
マスタ時計位相シフト部４５−ｍには、マスタ時計１７からマスタ時刻Ｓ７０１が入力されると共に、タイミングカウンタ１６からセルタイミング情報Ｓ６０１が入力され、マスタ時計位相シフト部４５−ｍは、これら入力に基づいて、対応ポートＰｍについて定まっているだけマスタ時刻Ｓ７０１の位相をずらせたマスタ時刻Ｓ４０５−ｍを生成してポート時計制御部４４−ｍへ出力する。
【００４２】
図４のタイミングチャートは、各スケジューラ１４−１〜１４−Ｍ内のポート対応のマスタ時刻Ｓ４０５−１〜Ｓ４０５−Ｍのタイミングチャートも含んでいる。マスタ時計位相シフト部４５−ｍは、セルタイミング情報Ｓ６０１が値「ｍ−１」をとるときに、対応ポートＰｍのマスタ時刻Ｓ４０５−ｍが更新させるように、マスタ時刻Ｓ７０１を位相シフトさせる。これにより、各ポートＰ１〜ＰＭに対応するマスタ時刻Ｓ４０５−１〜Ｓ４０５−Ｍは、その位相（変化タイミング）が１セル時間ずつずれている。
【００４３】
ポートセレクタ１５には、タイミングカウンタ１６からセルタイミング情報Ｓ６０１が入力され、ポート時計４３−１〜４３−Ｍからポート時刻Ｓ４０１−１〜Ｓ４０１−Ｍが入力され、ＣＡＭ４１−１〜４１−ＭからＣＡＭ検索一致情報Ｓ４０６−１〜Ｓ４０６−Ｍが入力され、ポートセレクタ１５は、ポート時刻Ｓ４０１−１〜Ｓ４０１−Ｍと、ＣＡＭ検索一致情報Ｓ４０６−１〜Ｓ４０６−Ｍの中から、セルタイミング情報Ｓ６０１のその時点の値で定まるポート時刻とＣＡＭ検索一致情報とを選択し、次出力時刻算出部１８へ選択したポート時刻Ｓ１０７を出力すると共に、バッファ制御部１９へ選択したＣＡＭ検索一致情報Ｓ１０６を出力する。
【００４４】
（Ａ−２）実施形態の動作
次に、以上のような構成を有する実施形態のＡＴＭセル処理装置１０の動作を、セル入力時の動作、セル出力時の動作に分けて、順に説明する。
【００４５】
＜セル入力時の動作＞
図５は、ＡＴＭセルが入力された際のＡＴＭセル処理装置１０の動作を示すフローチャートである。
【００４６】
ＡＴＭセルが入力されると、セル入力処理部１１が入力されたセルのヘッダ情報Ｓ１０１を抽出し（ステップＳＴ１００）、抽出されたヘッダ情報Ｓ１０１内の装置内コネクション番号に基づき、バッファ制御部１９が、バッファ管理情報記憶部２０から、ライトポインタ、リードポインタ及び時刻設定フラグを含むバッファ状態情報Ｓ１１１（図２参照）を読出す（ステップＳＴ１０１）。
【００４７】
そして、バッファ制御部１９は、バッファ状態情報Ｓ１１１に基づき、入力セルの装置内コネクション番号に対応するキューバッファＱｎがフルであるか否かを判別する（ステップＳＴ１０２）。例えば、リードポインタがライトポインタ＋１の場合に、キューバッファＱｎがフルであると判定する。
【００４８】
キューバッファＱｎがフルであると、バッファ制御部１９は、バッファ書込み指示Ｓ１０３を発行せず（バッファ書込みを実施させず）、入力されたＡＴＭセルを廃棄させる（ステップＳＴ１０３）。
【００４９】
キューバッファＱｎがフルでないと、バッファ制御部１９は、入力セルの装置内コネクション番号に対応するキューバッファＱｎが空で、しかも、時刻設定フラグが「０」（無効）になっているか否かを判別する（ステップＳＴ１０４）。例えば、リードポインタとライトポインタとが一致しているときに、キューバッファＱｎが空であると判定する。
【００５０】
入力セルの装置内コネクション番号に対応するキューバッファＱｎが空で、しかも、時刻設定フラグが「０」であると、バッファ制御部１９は、ＣＡＭへの次出力時刻の設定、入力セルのキューバッファへの書込み、ライトポインタの更新を実行させるように制御する（ステップＳＴ１０５〜ＳＴ１０７）。これら３つの動作を実行させる制御の順番は、図５に示す順序に限定されるものではない。
【００５１】
キューバッファＱｎがフルでない場合において、キューバッファＱｎが空でないか、若しくは、時刻設定フラグが「１」であると、バッファ制御部１９は、入力セルのキューバッファへの書込み、ライトポインタの更新を実行させるように制御する（ステップＳＴ１０８、ＳＴ１０９）。これら２つの動作を実行させる制御の順番は、図５に示す順序に限定されるものではない。また、図５では、入力セルのキューバッファへの書込みステップとして、ステップＳＴ１０６とステップＳＴ１０８とを別に記載しているが、これらステップを同じ処理ルーチンで実行させるようにしても良い。同様に、ライトポインタの更新ステップＳＴ１０７及びステップＳＴ１０９を同じ処理ルーチンで実行させるようにしても良い。
【００５２】
ＣＡＭへの次出力時刻の設定ステップＳＴ１０５においては、バッファ制御部１９は、全ての（ポートの）スケジューラ１４−１〜１４−Ｍ宛に、次出力時刻設定指示Ｓ１０５を発行する。各スケジューラ１４−ｍ（ｍは１〜Ｍ）のＣＡＭ４１−ｍは、セル入力処理部１１から入力されるヘッダ情報Ｓ１０１内のポート番号から、自己が次出力時刻の設定を行うＣＡＭであるか否か（言い換えると、当該スケジューラに係るポートが設定を行うポートであるか否か）を判断する。次出力時刻の設定を行うＣＡＭ４１−ｍは、入力セルのヘッダ情報Ｓ１０１内の装置内コネクション番号に対応したアドレスに、次セル出力時刻として現ポート時刻＋１を設定すると共に、ＣＡＭ登録有効無効ビットを「１」（有効）に設定する（図３参照）。
【００５３】
入力セルのキューバッファへの書込みステップＳＴ１０６、ＳＴ１０８においては、バッファ制御部１９は、バッファ書込指示Ｓ１０３をセル記憶部１２に発行し、入力セルＳ１００を該当キューバッファＱｎに書き込む。
【００５４】
ライトポインタの更新ステップＳＴ１０７、ＳＴ１０９においては、バッファ制御部１９は、バッファ管理情報記憶部２０から取り込んだライトポインタを１だけ増大させ（但し、更新前が最大値の場合には最小値に更新させる）、更新後のライトポインタを含むバッファ状態情報Ｓ１１２をバッファ管理情報記憶部２０へ出力して上書きさせる。
【００５５】
上述のように、セル入力時（セル受信時）に、該当コネクションの時刻設定フラグ＝０であれば、次セル時刻を出力時刻として登録するようにしたので、前回の出力セルからのセル間隔を確保しつつ、かつ、前回の出力セル時刻からセル間隔以上たっているときには、セル入力後、即時にセル出力することが可能となる。後述する多重一致時の動作によりセル出力が遅れた装置内コネクション番号のセル出力を早め、平均的なセル間隔を所定のセル間隔に近付けることができる。
【００５６】
＜セル出力時＞
図６及び図７はそれぞれ、ＡＴＭセルを読み出す際のＡＴＭセル処理装置１０の動作を示すフローチャートであり、図６は、ポートセレクタ１５が自ポートのスケジューラからのＣＡＭ検索一致情報を選択するセル時間のそのスケジューラの動作を中心的に示しており、図７は、ポートセレクタ１５が他ポートのスケジューラからのＣＡＭ検索一致情報を選択するセル時間のそのスケジューラの動作を中心的に示している。
【００５７】
上述した図４では、自ポートセル出力時間と他ポートセル出力時間とを時系列的に示している。
【００５８】
各スケジューラ１４−１〜１４−Ｍにおいては、１セル時間毎に、当該スケジューラ内のポート時計４３−１〜４３−Ｍが表すポート時刻Ｓ４０１−１〜Ｓ４０１−ＭとＣＡＭ登録有効無効ビットの「１」（有効）とを検索キーとし、ＣＡＭ検索制御部４２−１〜４２−ＭからのＣＡＭ検索実施指示Ｓ４０２−１〜Ｓ４０２−Ｍによって、ＣＡＭ４１−１〜４１−Ｍの検索が起動される。ＣＡＭ４１−１〜４１−Ｍはそれぞれ、検索を実行し、ＣＡＭ検索結果であるＣＡＭ検索一致情報Ｓ４０６−１〜Ｓ４０６−Ｍをポートセレクタ１５へ渡し、ＣＡＭ検索多重一致フラグＳ４０３−１〜Ｓ４０３−Ｍをポート時計制御部４４−１〜４４−Ｍに渡し、ポートセレクタ１５は、セルタイミング情報Ｓ６０１に基づいて、各ポートについて定まっているＡＴＭセルを出力するセル時間（例えば、ポートＰ１の場合であれば、セルタイミング情報Ｓ６０１が「３」のタイミング；図４参照）でそのポートに係るＣＡＭ検索一致情報Ｓ４０６−ｍが選択され、選択後のＣＡＭ検索一致情報Ｓ１０６としてバッファ制御部１９に与えられ、また、（ステップＳＴ２００）。なお、ＣＡＭ検索一致情報Ｓ４０６−１〜Ｓ４０６−Ｍには、上述したように、一致フラグ及び一致アドレス（装置内コネクション番号）の情報が含まれている。
【００５９】
各ポートのスケジューラの出力セルタイミングが競合しないように、各ポートのスケジューラ１４−１、…、１４−Ｍは、１セル時間ずつずれて動作し、図４に示すように、タイミングカウンタ１６から入力されるセルタイミング情報Ｓ６０１の値から、自ポートのセル出力時間を一意に識別し、協働してセル出力を制御する。
【００６０】
例えば、ポートＰ１のスケジューラ１４−１から見た場合、自ポートがセル出力するセル時間は、セルタイミング情報Ｓ６０１が「３」のときであり、他ポートＰ２〜Ｐ４がセル出力するセル時間は、セルタイミング情報Ｓ６０１が「０」、「１」及び「２」のときである。また例えば、ポートＰ２のスケジューラ１４−２から見た場合、自ポートがセル出力するセル時間は、セルタイミング情報Ｓ６０１が「０」のときであり、他ポートＰ１、Ｐ３、Ｐ４がセル出力するセル時間は、セルタイミング情報Ｓ６０１が「１」〜「３」のときである。ポートＰ３やＰ４のスケジューラ１４−３や１４−４についても、同様にセル時間が定まっている。
【００６１】
バッファ制御部１９は、ＣＡＭ一致アドレスを用いて、バッファ管理情報記憶部２０からライトポインタ及びリードポインタを読んでバッファ状態を識別し、その結果に応じて、セル出力処理、ポート時刻制御処理、ＣＡＭクリア処理（ＣＡＭのＣＡＭ登録有効無効ビットに「０」を書く）を行うと共に、ＡＴＭセルの出力後は、自ポートのＣＡＭに新たなセル出力時刻（セル時刻＋設定帯域（出力周期））を設定し、また、時刻設定フラグを「１」に設定する（ステップＳＴ２０１〜ＳＴ２１５、ＳＴ２５０〜ＳＴ２５４）。また、ポート時計制御部４４−ｍも、ＣＡＭ検索一致情報Ｓ４０６−ｍに応じた制御動作を実行する。
【００６２】
以下、自ポートのセル出力時刻（図６参照）、他ポートのセル出力時刻（図７参照）に分けて、選択後のＣＡＭ検索一致情報Ｓ１０６に応じた動作を説明する。
【００６３】
バッファ制御部１９は、一致フラグに基づいて、自ポートのスケジューラ１４−ｍに係るＣＡＭ４１−ｍの検索で一致したものがあったか否かを判別する（ステップＳＴ２０１）。
【００６４】
バッファ制御部１９は、ＣＡＭ４１−ｍの検索で一致したものがない場合には、セル出力処理を実行させることなく、また、バッファ管理情報記憶部２０の時刻設定フラグやＣＡＭ４１−ｍのＣＡＭ登録情報有効無効ビットを操作させることない。この場合には、ポート時計制御部４４−ｍによるポート時刻を１インクリメントする動作だけが実行される（ステップＳＴ２０２）。
【００６５】
バッファ制御部１９は、ＣＡＭ４１−ｍの検索で一致したものがあれば、一致アドレス（装置内コネクション番号）が規定するセル記憶部１２内のキューバッファが空か（ＣＡＭ検索一致あり、かつ、キューバッファ空）否かを判別する。キューバッファが空か否かは、上述したように、バッファ管理情報記憶部２０から得たリードポインタ及びライトポインタが一致するか否かで認識する。
【００６６】
バッファ制御部１９は、ＣＡＭ４１−ｍの検索で一致したものがある場合において、一致アドレス（装置内コネクション番号）が規定するキューバッファが空でなければ、一致アドレス（装置内コネクション番号）が規定するセル記憶部１２内のキューバッファのリードポインタが示す位置のＡＴＭセルを出力させ（ステップＳＴ２０４）、新たな（次の）出力時刻（読出時刻）として、ポート時刻Ｓ１０７が指示する現在のポート時刻に、出力周期記憶部１３からの一致アドレス（装置内コネクション番号）に係る出力周期を加算した時刻を得てＣＡＭ４１−ｍに登録させると共に、ＣＡＭ登録有効無効ビットを「１」に設定させ（ステップＳＴ２０５）、また、一致アドレス（装置内コネクション番号）に係る時刻設定フラグに「１」を設定させ（ステップＳＴ２０６）、また、バッファ管理情報記憶部２０から取り込んだリードポインタを１だけ増大させ（但し、更新前が最大値の場合には最小値に更新させる）、更新後のリードポインタを含むバッファ状態情報Ｓ１１２をバッファ管理情報記憶部２０へ出力して上書きさせる（ステップＳＴ２０７）。以上の処理は、セル出力時においてキューバッファが空になったか確認することなく、まだＡＴＭセルが残っているとみなして各種パラメータを更新していることになり、次の出力タイミングで空であるかを確認することになっている。
【００６７】
ＣＡＭ４１−ｍの検索で一致したものがあり、一致アドレス（装置内コネクション番号）が規定するキューバッファが空でない場合においても、ポート時計制御部４４−ｍには、ＣＡＭ４１−ｍの検索に関連した情報として、ＣＡＭ検索一致情報Ｓ４０６−ｍとＣＡＭ検索多重一致フラグＳ４０３−ｍとが与えられる。ここで、ポート時計制御部４４−ｍによる制御動作は、バッファ制御部１９による制御動作とは独立して実行され、ポート時計制御部４４−ｍは、ＣＡＭ検索一致情報Ｓ４０６−ｍで一致アドレスがあることを独立して認識する。ポート時計制御部４４−ｍは、ＣＡＭ検索多重一致フラグＳ４０３−ｍが設定されているか否かを判別する（ステップＳＴ２０８）。言い換えると、現ポート時刻をセル出力時刻として設定されている装置内コネクション番号が複数あるか否かを判別する。ポート時計制御部４４−ｍは、ＣＡＭ検索多重一致フラグＳ４０３−ｍが設定されていないと、ポート時刻を１だけ増大させ（ステップＳＴ２０９）、ＣＡＭ検索多重一致フラグＳ４０３−ｍが設定されていると、ポート時刻を更新させない（カウントを停止させる；ステップＳＴ２１０）。
【００６８】
バッファ制御部１９は、ＣＡＭ４１−ｍの検索で一致したものがある場合において、一致アドレス（装置内コネクション番号）が規定するキューバッファが空であれば、ＣＡＭ登録有効無効ビットを「０」に更新し（ステップＳＴ２１１）、また、一致アドレス（装置内コネクション番号）に係る時刻設定フラグに「０」を設定させる（ステップＳＴ２１２）。
【００６９】
ＣＡＭ４１−ｍの検索で一致したものがあり、一致アドレス（装置内コネクション番号）が規定するキューバッファが空の場合におけるポート時計制御部４４−ｍによる制御動作は、キューバッファが空でない場合におけるポート時計制御部４４−ｍによる制御動作と同様であるので、その詳細説明は省略する（ステップＳＴ２１３〜ＳＴ２１５）。
【００７０】
図７は、タイミングカウンタ１６から入力されるセルタイミング情報Ｓ６０１の値が、自ポート以外の他ポートのセル出力時間を表している場合における自ポート（セルタイミング情報Ｓ６０１が表すポートから見ると他ポート）のスケジューラ１４−ｅ（ｅは１〜Ｍ）内のポート時計制御部４４−ｍによる制御動作を示している。なお、バッファ制御部１９は、セルタイミング情報Ｓ６０１の値が示すポートに関する制御処理を実行するが（図６参照）、セルタイミング情報Ｓ６０１の値が示すポート以外のポートに関する制御処理を実行しないものである。
【００７１】
ポート時計制御部４４−ｅは、他ポートのセル時間であるが、ＣＡＭ検索一致情報Ｓ４０６−ｅに基づいて一致するものがあるか否かを判別する（ステップＳＴ２５０）。一致するものがあると、ポート時計制御部４４−ｍは、現ポート時刻を継続させる（ステップＳＴ２５１）。一致するものがなければ、ポート時計制御部４４−ｍは、当該ポートＰｅのマスタ時刻Ｓ４０５−ｅとポート時刻Ｓ４０１−ｅとが一致しているか否かを判別する（ステップＳＴ２５２）。両時刻が一致していると、ポート時計制御部４４−ｍは、現ポート時刻を継続させる（ステップＳＴ２５３）。これに対して、両時刻が一致していないと、ポート時計制御部４４−ｍは、現ポート時刻を１だけ増大させ、マスタ時刻に近付ける（ステップＳＴ２５４）。
【００７２】
以下は、以上の動作を場合分けして整理して記載したものである。以下の記載のように各種パラメータを更新したり動作を制御したりできるのであれば、動作は、図６及び図７に示す手順に限定されるものではない。
【００７３】
（ア）自ポートセル出力時刻時の動作
（ア−１）ＣＡＭ検索一致なしの場合
・セル出力処理：セル出力しない
・ポート時刻制御：ポート時刻＝ポート時刻＋１
・時刻設定フラグ設定：処理なし
・ＣＡＭ登録有効無効ビット：処理なし
（ア−２）ＣＡＭ検索一致あり  かつ  バッファ空でない
・セル出力処理：セル出力する
・ポート時刻制御：
・多重一致なしの場合：ポート時刻＝ポート時刻＋１
・多重一致ありの場合：ポート時刻＝ポート時刻（カウント停止）
・時刻設定フラグ設定：１を設定
・ＣＡＭ登録有効無効ビット：１を設定
（ア−３）ＣＡＭ検索一致あり  かつ  バッファ空
・セル出力処理：セル出力しない
・ポート時刻制御：
・多重一致なしの場合：ポート時刻＝ポート時刻＋１
・多重一致ありの場合：ポート時刻＝ポート時刻（カウント停止）
・時刻設定フラグ設定：０を設定
・ＣＡＭ登録有効無効ビット：０を設定
（イ）他ポートセル出力時刻時の動作
（イ−１）ＣＡＭ検索一致なし
・セル出力処理：セル出力しない
・ポート時刻制御：
・マスタ時刻＝ポート時刻の場合：ポート時刻＝ポート時刻
・マスタ時刻≠ポート時刻の場合：ポート時刻＝ポート時刻＋１（カウント早回し）
・時刻設定フラグ設定：処理なし
・ＣＡＭ登録有効無効ビット：処理なし
（イ−２）ＣＡＭ検索一致あり
・セル出力処理：セル出力しない
・ポート時刻制御：ポート時刻＝ポート時刻
・時刻設定フラグ設定：処理なし
・ＣＡＭ登録有効無効ビット：処理なし
あるスケジューラにおいて、現在のポート時刻をセル出力時刻としている装置内コネクション番号が複数ある場合でも、そのうちの一つの装置内コネクション番号に応じたＡＴＭセルの出力が実行される。このような場合においてポート時刻を更新させたときには、次の検索時には、前回検索されたがＡＴＭセルの出力が実行されていない装置内コネクション番号が検索されなくなり、ＡＴＭセルの出力も実行されない。そのため、ステップＳＴ２１０やＳＴ２１５のポート時刻の継続処理（カウンタ（ポート時計）の停止制御）や、ステップＳＴ２５４の他ポートのセル出力時間におけるポート時刻の１増大処理（カウンタの早回し制御）を実行することとした。
【００７４】
図８は、多重一致が生じた際のこのようなポート時刻などの変化を示すタイミングチャートである。図８は、ポートＰ１に係るスケジューラ１４−１のポート時刻などの変化を示している。
【００７５】
スケジューラ１４−１のポート時計４３−１は、セルタイミング情報Ｓ６０１が「３」のときにＣＡＭ４１−１の検索を行い、基本的には（検索できないとき及び一つのみ検索できたとき）、ポート時刻Ｓ４０１−１を１インクリメントするものである。
【００７６】
図８においては、スケジューラ１４−１におけるマスタ時刻Ｓ４０５−１が「１」でセルタイミング情報Ｓ６０１が「３」のときに行ったＣＡＭ検索で多重一致が発生したので、上述したステップＳＴ２１０によって、ポート時刻Ｓ４０１−１の「１」は継続される。
【００７７】
スケジューラ１４−１におけるマスタ時刻Ｓ４０５−１が「２」で、セルタイミング情報Ｓ６０１が「０」、「１」又は「２」である他ポートセル出力時間では、上述したステップＳＴ２５１によって、ポート時刻Ｓ４０１−１の「１」は継続される。スケジューラ１４−１におけるマスタ時刻Ｓ４０５−１が「２」でセルタイミング情報Ｓ６０１が「３」のときに行ったＣＡＭ検索で多重一致が発生したので、上述したステップＳＴ２１０によって、ポート時刻Ｓ４０１−１の「１」は継続される。
【００７８】
スケジューラ１４−１におけるマスタ時刻Ｓ４０５−１が「３」で、セルタイミング情報Ｓ６０１が「０」、「１」又は「２」である他ポートセル出力時間では、上述したステップＳＴ２５１によって、ポート時刻Ｓ４０１−１の「１」は継続される。スケジューラ１４−１におけるマスタ時刻Ｓ４０５−１が「３」でセルタイミング情報Ｓ６０１が「３」のときに行ったＣＡＭ検索では一つの一致が発生したので、上述したステップＳＴ２０９によって、ポート時刻Ｓ４０１−１が「２」に更新される。
【００７９】
スケジューラ１４−１におけるマスタ時刻Ｓ４０５−１が「４」で、セルタイミング情報Ｓ６０１が「０」である他ポートセル出力時間では、上述したステップＳＴ２５４によって、ポート時刻Ｓ４０１−１が「３」に更新される。スケジューラ１４−１におけるマスタ時刻Ｓ４０５−１が「４」で、セルタイミング情報Ｓ６０１が「１」である他ポートセル出力時間では、上述したステップＳＴ２５４によって、ポート時刻Ｓ４０１−１が「４」に更新される。スケジューラ１４−１におけるマスタ時刻Ｓ４０５−１が「４」で、セルタイミング情報Ｓ６０１が「２」である他ポートセル出力時間では、上述したステップＳＴ２５３によって、ポート時刻Ｓ４０１−１の「４」が継続される。
【００８０】
以上のようなポート時刻の制御により、ＣＡＭ検索で多重一致が生じたときにも、そのポート時刻を次出力時刻としている全ての装置内コネクション番号のＡＴＭセルを出力でき、しかも、全ての出力が終了したときに、ポート時刻を通常の状態に復帰させることができる。 
（Ａ−３）実施形態の効果
上記実施形態によれば、ポート時計のカウントを、ＣＡＭ一致結果によってカウント停止又はカウント早回しを実施することにより、多重一致発生時においても順次セルを送信することができ、多重一致発生時においてセルを送出するための出力時刻記憶部やその制御部は不要であり、ハードウェア規模を抑えることができる。
【００８１】
また、上記実施形態によれば、セル入力時やセル出力時において、時刻の大小比較を行う必要がなく、特許文献１記載の従来技術で必要であった３倍周期のカウンタや、出力時刻定期更新処理等の処理が不要となり、処理を簡単なものとできる。
【００８２】
上記実施形態によれば、スケジューラをポート毎に設けているが、セル記憶部は全てのポートで共通のため、特許文献１記載の従来技術に比較し、規模を小規模にすることができる。
【００８３】
上記実施形態によれば、セル入力時（セル受信時）に、該当コネクションの時刻設定フラグが「０」であれば、次セル時刻を出力時刻として登録するようにしたので、前回の出力セルからのセル間隔を確保しつつ、かつ、前回の出力セル時刻からセル間隔以上たっているときには、セル入力後、即時にセル出力することが可能となる。
【００８４】
（Ｂ）他の実施形態
上記実施形態では、ＡＴＭポートが複数有するＡＴＭセル処理装置を示したが、ＡＴＭポートが一つのＡＴＭセル処理装置に対しても、本発明の技術思想を適用することができる。例えば、図４に示すセルタイミング情報Ｓ６０１の「０」〜「２」を他ポート期間として用いるのではなく、早回し用の期間として利用することにより、ＡＴＭポートが一つのＡＴＭセル処理装置に対しても、本発明の技術思想を適用することができる。
【００８５】
また、セル処理装置が取り扱うセルはＡＴＭセルに限定されず、他の固定長パケット（セル）を取扱うセル処理装置に対しても、本発明の技術思想を適用することができる。
【符号の説明】
【００８６】
１０…ＡＴＭセル処理装置、１１…セル入力処理部、１２…セル記憶部、１３…出力周期記憶部、１４−１〜１４−Ｍ…スケジューラ、１５…ポートセレクタ、１６…タイミングカウンタ、１７…マスタ時計、１８…次出力時刻算出部、１９…バッファ制御部、２０…バッファ管理情報記憶部、４１−１〜４１−Ｍ…ＣＡＭ、４２−１〜４２−Ｍ…ＣＡＭ検索制御部、４３−１〜４３−Ｍ…ポート時計、４４−１〜４４−Ｍ…ポート時計制御部、４５−１〜４５−Ｍ…マスタ時計位相シフト部。
【図１】
2015103937.tif 000003
【図２】
2015103937.tif 000004
【図３】
2015103937.tif 000005
【図４】
2015103937.tif 000006
【図５】
2015103937.tif 000007
【図６】
2015103937.tif 000008
【図７】
2015103937.tif 000009
【図８】
2015103937.tif 000010
【図９】
2015103937.tif 000011