(57)【要約】【課題】直流の入出力端子間に挿入したパワー半導体素子の出力電圧を定電圧素子によって安定化するレギュレータ回路に関して、過電流時における出力電流の垂下特性の動作を安定性の高いものにし、回路構成の簡素化とコスト低減を図る。【解決手段】直流電圧の入力端子と出力端子との間に挿入された出力制御用のパワー半導体素子Ｑ２１の制御端子にグラウンドとの間で定電圧素子ＺＤ２１が接続され、パワー半導体素子の制御端子・入力側端子間にバイアス用抵抗素子Ｒ２１が接続されている。パワー半導体素子の出力側端子と直流電圧の出力端子との間に過電流検出用抵抗素子Ｒ２２が挿入され、パワー半導体素子の制御端子と定電圧素子との接続ノードＮ２１と、過電流検出用抵抗素子と直流電圧の出力端子との接続ノードＮ２２との間に制御電圧低減用ダイオードＤ２１，Ｄ２２が接続されている。【選択図】図１
2015232796.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧の入力端子と出力端子との間に挿入され、制御端子に印加する制御電圧により出力を制御するパワー半導体素子と、
前記パワー半導体素子の制御端子とグラウンドとの間に挿入された定電圧素子と、
前記パワー半導体素子の制御端子・入力側端子間に接続されたバイアス用抵抗素子とを備えたレギュレータ回路であって、
さらに、
前記パワー半導体素子の出力側端子と前記直流電圧の出力端子との間に挿入された過電流検出用抵抗素子と、
前記パワー半導体素子の制御端子と前記定電圧素子との接続ノードと、前記過電流検出用抵抗素子と前記直流電圧の出力端子との接続ノードとの間に接続された制御電圧低減用ダイオードとを備えたレギュレータ回路。
【請求項２】
前記制御電圧低減用ダイオードが、同一方向に直列接続した複数のダイオードから構成されている請求項１に記載のレギュレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧の入力端子と出力端子との間にトランジスタなどの出力制御用のパワー半導体素子を挿入するとともに、そのパワー半導体素子の制御電圧をツェナーダイオードなどの定電圧素子によって安定化するように構成されるレギュレータ回路に関する。
【背景技術】
【０００２】
スイッチング電源装置の内部回路の制御用や低電力出力用などとして用いられるレギュレータ回路の従来例の１つとして、図３に示すような回路構成のレギュレータ回路Ｘがある。図３において、Ｔ1p，Ｔ1nは直流電圧の入力端子、Ｔ2p，Ｔ2nは直流電圧の出力端子、Ｃ１１は入力側の平滑コンデンサ、Ｃ１２は出力側の平滑コンデンサ、Ｑ１１はパワー半導体素子としての出力制御用のバイポーラトランジスタ、ＺＤ１１は定電圧素子としてのツェナーダイオード、Ｒ１１はバイアス用抵抗素子、Ａは直流電源、Ｂは負荷回路である。バイアス用抵抗素子Ｒ１１とツェナーダイオードＺＤ１１の直列回路が入力側の平滑コンデンサＣ１１の両端間に接続され、バイアス用抵抗素子Ｒ１１とツェナーダイオードＺＤ１１の接続ノードＮ１１がトランジスタＱ１１のベース（制御端子）に接続されている。
【０００３】
直流電源Ａによって入力側の平滑コンデンサＣ１１に充電が行われ、平滑コンデンサＣ１１からの電流がトランジスタＱ１１を介して出力側の平滑コンデンサＣ１２を充電しつつ、負荷回路Ｂに供給される。トランジスタＱ１１のベース電圧（制御電圧）はツェナーダイオードＺＤ１１の降伏電圧（ツェナー電圧）によって一定値に規制されることから、トランジスタＱ１１を流れる出力電流Ｉo は一定値に保たれ、出力電圧Ｖo は安定化する。なお、図３のレギュレータ回路Ｘについては、一部類似の構成が特許文献１（特開昭５７−９５１７９号公報）に開示されている。
【０００４】
図４は図３に示すレギュレータ回路Ｘの過電流時における出力電流Ｉo と出力電圧Ｖo の関係を示す動作特性線図である。平常時には、出力電圧Ｖo は出力電流Ｉo の増加に伴ってわずかだけ減少するリニア特性（ほぼ一定）をもって変化する（ゼロ電流から定格電流までの範囲）。負荷回路Ｂで出力短絡が発生した場合の過電流時には、トランジスタＱ１１のエミッタ電圧がグラウンド（ＧＮＤ）レベルとなり、ベース・エミッタ間電圧ＶBEが過剰上昇する。その結果、トランジスタＱ１１を流れる出力電流Ｉo が増加する一方、出力電圧Ｖo は減少し、最終的には出力短絡電流Ｉs で出力電圧Ｖo が消失する垂下特性となる。このとき、出力短絡電流Ｉs に落ち着くまでの出力電流Ｉo の増加分が相当に大きなものとなる。直流電源Ａからの入力電圧をＶINとして、トランジスタＱ１１での電力損失Ｐlossは、ＶIN×Ｉs に比例する（Ｐloss ∝ＶIN ×Ｉs ）。出力短絡電流Ｉs が相当に大きいので、電力損失Ｐlossも大きく、トランジスタＱ１１の発熱量が増大し、回路の破損、発熱、発火に至るおそれがある。
【０００５】
図３のレギュレータ回路Ｘに認められる上記の問題を解消するものとして、図５に示した特許文献２（特開平１−１１１２１９号公報）のレギュレータ回路Ｙがある。このレギュレータ回路Ｙは、図３のレギュレータ回路Ｘの構成に対して過電流検出用抵抗素子Ｒ１２と保護用トランジスタＱ１２を追加したものに相当している。すなわち、過電流検出用抵抗素子Ｒ１２はトランジスタＱ１１のエミッタとハイサイドの直流電圧の出力端子Ｔ2pとの間に接続されている。保護用トランジスタＱ１２は、そのベースがトランジスタＱ１１のエミッタに接続され、そのコレクタがトランジスタＱ１１のベースとバイアス用抵抗素子Ｒ１１との接続ノードＮ１１に接続され、そのエミッタが過電流検出用抵抗素子Ｒ１２と出力端子Ｔ2pとの接続ノードＮ１２に接続されている。このレギュレータ回路Ｙにおいては、保護用トランジスタＱ１２は平常時に非導通状態にある。すなわち、過電流検出用抵抗素子Ｒ１２を流れる電流Ｉo の値が小さく、保護用トランジスタＱ１２は、そのベース・エミッタ間電圧ＶBE（＝Ｒ１２×Ｉo ）がオン電圧以下であるために非導通状態となっている。しかし、出力短絡が生じると、過電流検出用抵抗素子Ｒ１２での電圧降下が増加し、保護用トランジスタＱ１２は、そのベース・エミッタ間電圧ＶBEがオン電圧を超えてターンオンする。その結果、トランジスタＱ１１のベースに対してバイアス用抵抗素子Ｒ１１から注入されているベース電流がターンオンした保護用トランジスタＱ１２の経路（ノードＮ１１→トランジスタＱ１２→ノードＮ１２）でバイパスされる。つまり、トランジスタＱ１１のベース電圧を下げてコレクタ・エミッタ間に流れる出力電流Ｉo を制限し、出力電圧Ｖo を低下させる。
【０００６】
図６はレギュレータ回路Ｙの過電流時における出力電流Ｉo と出力電圧Ｖo の関係を示す動作特性線図である。この図からレギュレータ回路Ｙの場合には、出力短絡電流Ｉs は図４のレギュレータ回路Ｘの場合の３分の１程度に減少し、出力短絡等の異常時のトランジスタＱ１１での損失を大きく低減できている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭５７−９５１７９号公報
【特許文献２】特開平１−１１１２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、図５に示すレギュレータ回路Ｙの場合、図６の動作特性線図に明らかなように、保護用トランジスタＱ１２の電流増幅率ｈfeやベース・エミッタ間電圧ＶBEの大きさによって動作特性に対する影響が大きく現れる特徴があり、過電流保護動作の開始から終息するまでの動作特性線図に電流値の増減変化に大きな振れが発生し、動作特性が不安定なものになってしまうという問題がある。さらに、保護用の半導体素子としてトランジスタＱ１２を用いており、コスト面での改善が求められている。
【０００９】
本発明はこのような事情に鑑みて創作したものであり、直流電圧の入力端子と出力端子との間に出力制御用のパワー半導体素子を挿入するとともに、そのパワー半導体素子の制御電圧を定電圧素子によって安定化するように構成されるレギュレータ回路に関して、過電流時における出力電流の垂下特性の動作を安定性の高いものにするとともに、回路構成の簡素化とコスト低減を図ることを目的としている。
【課題を解決するための手段】
【００１０】
上記の課題を解決するため、本発明は次の手段を講じる。
【００１１】
本発明によるレギュレータ回路は、
直流電圧の入力端子と出力端子との間に挿入され、制御端子に印加する制御電圧により出力を制御するパワー半導体素子と、
前記パワー半導体素子の制御端子とグラウンドとの間に挿入された定電圧素子と、
前記パワー半導体素子の制御端子・入力側端子間に接続されたバイアス用抵抗素子とを備えたレギュレータ回路であって、
さらに、
前記パワー半導体素子の出力側端子と前記直流電圧の出力端子との間に挿入された過電流検出用抵抗素子と、
前記パワー半導体素子の制御端子と前記定電圧素子との接続ノードと、前記過電流検出用抵抗素子と前記直流電圧の出力端子との接続ノードとの間に接続された制御電圧低減用ダイオードとを備えた構成を有している。
【００１２】
上記構成の本発明のレギュレータ回路は次のような作用を発揮する。
【００１３】
平常時においては、パワー半導体素子の制御端子と直流電圧の出力端子との間の制御電圧低減用ダイオードは非導通状態を保ち、動作上の影響を与えることはない。パワー半導体素子の制御端子に対する印加電圧は定電圧素子によって一定に保たれるため、パワー半導体素子の出力は安定化する。
【００１４】
負荷回路での出力短絡などの異常によって過電流状態が発生すると、直流電圧の出力端子の電位が大きく低下し、制御電圧低減用ダイオードが導通するに至る。そして、パワー半導体素子における制御端子・出力側端子間電圧と過電流検出用抵抗素子の両端電圧との合計電圧が制御電圧低減用ダイオードによる降下電圧に等しくなるように状態が推移する。このときのパワー半導体素子に流れる電流が出力短絡電流であるが、その出力短絡電流は、制御電圧低減用ダイオードの順方向電圧とパワー半導体素子における制御端子・出力側端子間電圧と過電流検出用抵抗素子の抵抗値によって定まる。これらの回路定数を適切に定めることにより、出力短絡電流を所要の小さな値に制限することが可能となる（レギュレータ回路Ｘの課題解決）。
【００１５】
なお、上記において、制御電圧低減用ダイオードは、その個数を単数または複数とする。複数の場合は、同一方向に直列接続する。この場合において、制御電圧低減用ダイオードの順方向電圧については、すべてのダイオードの順方向電圧の合計値とする。これにより、過電流保護ポイントを適宜、調整することができる。
【発明の効果】
【００１６】
本発明によれば、パワー半導体素子の制御端子と直流電圧の出力端子との間の経路について、平常時は遮断し、過電流時は導通させてパワー半導体素子の制御電圧を低減するようにし、さらにその遮断・導通のための素子として、ダイオード（制御電圧低減用ダイオード）を用いたので、過電流時における出力電流の垂下特性の動作を安定性の高いものにするとともに、回路構成の簡素化とコスト低減を図ることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例のレギュレータ回路の構成を示す回路図
【図２】本発明の実施例のレギュレータ回路の過電流時における出力電流と出力電圧の関係を示す動作特性線図
【図３】第１の従来例のレギュレータ回路の構成を示す回路図
【図４】第１の従来例のレギュレータ回路の過電流時における出力電流と出力電圧の関係を示す動作特性線図
【図５】第２の従来例のレギュレータ回路の構成を示す回路図
【図６】第２の従来例のレギュレータ回路の過電流時における出力電流と出力電圧の関係を示す動作特性線図
【発明を実施するための形態】
【００１８】
以下、上記構成の本発明のレギュレータ回路につき、その実施の形態を具体的な実施例のレベルで詳しく説明する。
【実施例】
【００１９】
図１は本発明の実施例におけるレギュレータ回路の構成を示す回路図、図２はレギュレータ回路の過電流時における出力電流Ｉo と出力電圧Ｖo の関係を示す動作特性線図である。
【００２０】
まず、図１の回路図における構成要素を列挙する。２０は本発明の実施例のレギュレータ回路、Ｔ1p，Ｔ1nは直流電圧の入力端子、Ｔ2p，Ｔ2nは直流電圧の出力端子、Ｃ２１は入力側の平滑コンデンサ、Ｃ２２は出力側の平滑コンデンサ、Ｑ２１はパワー半導体素子としてのＮＰＮ型のバイポーラトランジスタ、ＺＤ２１は定電圧素子としてのツェナーダイオード、Ｒ２１はバイアス用抵抗素子、Ｒ２２は過電流検出用抵抗素子、Ｄ２１，Ｄ２２は制御電圧低減用ダイオード、Ａは直流電源、Ｂは負荷回路である。
【００２１】
次に、レギュレータ回路２０の具体的構成を説明する。
【００２２】
直流電圧の入力端子Ｔ1p，Ｔ1n間に入力側の平滑コンデンサＣ２１が接続され、直流電圧の出力端子Ｔ2p，Ｔ2n間に出力側の平滑コンデンサＣ２２が接続され、ハイサイドの直流電圧の入力端子Ｔ1pと直流電圧の出力端子Ｔ2pとの間にパワー半導体素子としてのトランジスタＱ２１のコレクタ・エミッタが接続されている（トランジスタＱ２１のエミッタには後述する過電流検出用抵抗素子Ｒ２２が接続される）。トランジスタＱ２１のコレクタ（入力側端子）とベース（制御端子）との間にバイアス用抵抗素子Ｒ２１が接続され、ベースとローサイドの直流電圧の入力端子Ｔ1nとの間にツェナーダイオードＺＤ２１が、そのアノードをローサイドの直流電圧の入力端子Ｔ1n側とする状態で接続されている。トランジスタＱ２１のエミッタ（出力側端子）と出力側の平滑コンデンサＣ２２の正極端子との間に過電流検出用抵抗素子Ｒ２２が接続されている。また、トランジスタＱ２１のベースとツェナーダイオードＺＤ２１との接続ノードＮ２１と、過電流検出用抵抗素子Ｒ２２と出力側の平滑コンデンサＣ２２の接続ノードＮ２２との間に２つの制御電圧低減用ダイオードＤ２１，Ｄ２２の直列回路が接続されている。制御電圧低減用ダイオードＤ２１のアノードはトランジスタＱ２１のベースに接続され、制御電圧低減用ダイオードＤ２１のカソードは制御電圧低減用ダイオードＤ２２のアノードに接続され、制御電圧低減用ダイオードＤ２２のカソードは過電流検出用抵抗素子Ｒ２２と出力側の平滑コンデンサＣ２２の接続ノードＮ２２に接続されている。直流電圧の入力端子Ｔ1p，Ｔ1n間には直流電源Ａが接続され、直流電圧の出力端子Ｔ2p，Ｔ2n間には負荷回路Ｂが接続されるようになっている。
【００２３】
次に、上記のように構成された本発明実施例のレギュレータ回路２０の動作を説明する。
【００２４】
直流電源Ａによる電流がハイサイドの直流電圧の入力端子Ｔ1pから流入し、入力側の平滑コンデンサＣ２１が充電され、平滑化された入力電圧が生成される。その入力電圧による電流がバイアス用抵抗素子Ｒ２１とツェナーダイオードＺＤ２１とに流れ、トランジスタＱ２１のベースにはツェナーダイオードＺＤ２１の降伏電圧に規定されたベース電圧（制御電圧）が印加される。トランジスタＱ２１はそのベース電圧によって駆動され、一定に制御された電流を出力する。この出力電流は出力側の平滑コンデンサＣ２２を充電しつつ、ハイサイドの直流電圧の出力端子Ｔ2pから負荷回路Ｂへ供給される。
【００２５】
平常時にはツェナーダイオードＺＤ２１の作用によりトランジスタＱ２１のベース電圧が規定値に安定し、トランジスタＱ２１による出力電流Ｉo も安定化している。したがって、出力電圧Ｖo も一定に保たれる。
【００２６】
出力短絡などの異常が発生し、ハイサイドの直流電圧の出力端子Ｔ2pの電圧が大幅に低下すると、トランジスタＱ２１および過電流検出用抵抗素子Ｒ２２の直列回路に流れる出力電流Ｉo が急増する。トランジスタＱ２１のベースを基準にして、過電流検出用抵抗素子Ｒ２２と出力側の平滑コンデンサＣ２２の接続ノードＮ２２の電位を見る。トランジスタＱ２１のベース・エミッタ間電圧をＶBE、過電流検出用抵抗素子Ｒ２２を流れる出力電流をＩo 、過電流検出用抵抗素子Ｒ２２の両端電圧をＶ22（＝Ｒ２２×Ｉo ）、制御電圧低減用ダイオードＤ２１の順方向電圧をＶｆ1 、制御電圧低減用ダイオードＤ２２の順方向電圧をＶｆ2 として、
ＶBE＋Ｒ２２×Ｉo ≦Ｖｆ1 ＋Ｖｆ2 
すなわち、
Ｉo ≦（Ｖｆ1 ＋Ｖｆ2 −ＶBE）／Ｒ２２
のように出力電流Ｉo が一定以下であれば、両制御電圧低減用ダイオードＤ２１，Ｄ２２は非導通状態を維持する。しかし、出力短絡などの異常のために出力電流Ｉo が一定値を超えて、
Ｉo ＞（Ｖｆ1 ＋Ｖｆ2 −ＶBE）／Ｒ２２
となるときは、両制御電圧低減用ダイオードＤ２１，Ｄ２２が導通する。その結果、トランジスタＱ２１のベースに対してバイアス用抵抗素子Ｒ２１から注入されているベース電流が導通した両制御電圧低減用ダイオードＤ２１，Ｄ２２の経路でバイパスされ、トランジスタＱ２１のコレクタ・エミッタ間に流れる出力電流Ｉo を制限し、出力電圧Ｖo を低下させ、出力電力を絞り込む。
【００２７】
この出力電流Ｉo の制限の過程で、出力電流Ｉo が漸次的に減少し、
Ｉo ＝（Ｖｆ1 ＋Ｖｆ2 −ＶBE）／Ｒ２２
となったところで、出力電流Ｉo はその減少が停止し、落ち着くことになる。このときの出力電流Ｉo が出力短絡電流Ｉs である。
【００２８】
レギュレータ回路２０の出力電流Ｉo と出力電圧Ｖo の関係を示す図２の動作特性線図から、出力電流Ｉo を短絡方向に増大させていったときの電流の落ち着き先が「×印」で示した出力短絡電流Ｉs である。本発明実施例のレギュレータ回路２０の場合には、出力短絡電流Ｉs は図４に示すレギュレータ回路Ｘの場合の３分の１程度に減少しているとともに、図６に示すレギュレータ回路Ｙの場合に比べてほぼ同じで、出力短絡等の異常時のトランジスタＱ２１での損失を大きく低減できている。したがって、異常時の発熱を効果的に抑制することができる。
【００２９】
加えて、図６に示すレギュレータ回路Ｙの場合のような特性乱れもなく、異常時の出力電流Ｉo の変化の特性が安定したものとなっている。
【００３０】
トランジスタＱ２１のベースとハイサイドの直流電圧の出力端子Ｔ2pとを結ぶ経路について、平常時は遮断し、過電流時はベース電圧を低減するべく導通する半導体素子として、図５に示すレギュレータ回路Ｙの場合は、保護用トランジスタＱ１２を用いている。これに対して、本発明実施例の場合は２つの制御電圧低減用ダイオードＤ２１，Ｄ２２を用いる。これは、トランジスタを用いるよりも安価な構成が可能となる。
【産業上の利用可能性】
【００３１】
本発明は、スイッチング電源装置の内部回路の制御用や低電力出力用などとして用いられるレギュレータ回路であって、直流電圧の入力端子と出力端子との間にトランジスタなどの出力制御用のパワー半導体素子を直列に挿入するとともに、そのパワー半導体素子の制御電圧をツェナーダイオードなどの定電圧素子によって安定化するように構成されるレギュレータ回路において、過電流時における出力電流の垂下特性の動作を安定性の高いものにし、かつ、回路構成の簡素化とコスト低減を図る技術として有用である。
【符号の説明】
【００３２】
２０  レギュレータ回路
Ａ  直流電源
Ｂ  負荷回路
Ｃ２１  入力側の平滑コンデンサ
Ｃ２２  出力側の平滑コンデンサ
Ｄ２１，Ｄ２２  制御電圧低減用ダイオード
Ｑ２１  トランジスタ（パワー半導体素子）
Ｒ２１  バイアス用抵抗素子
Ｒ２２  過電流検出用抵抗素子
Ｔ1p，Ｔ1n  直流電圧の入力端子
Ｔ2p，Ｔ2n  直流電圧の出力端子
ＺＤ２１  ツェナーダイオード（定電圧素子）
【図１】
2015232796.tif 000003
【図２】
2015232796.tif 000004
【図３】
2015232796.tif 000005
【図４】
2015232796.tif 000006
【図５】
2015232796.tif 000007
【図６】
2015232796.tif 000008