(57)【要約】【課題】  共振周波数は維持したままで、電圧と電流の位相差を正確に調整でき、なおかつ出力負荷の電力制御もＱファクタに依存せず調整を可能とし、出力駆動回路と出力負荷で発振している電流信号と制御している電圧信号の位相差比較からゲート信号発生信号までをデジタル回路で構成することで、ノイズに強く安定した動作が可能な新しい電力制御回路を提供すること。【解決手段】  本発明の電力制御回路は、入力整流回路１と、出力駆動回路２と、ゲート信号発生回路６と、出力制御回路７と、出力負荷５と、電流検出手段３、４と、を有し、少なくともゲート信号発生回路の一部の電圧信号ＶＲＥ０と電流検出手段の電流信号の２つの入力信号ＦＢを出力制御回路７へ入力し位相制御を行う高周波誘導加熱装置において、電圧信号ＶＲＥ０を、遅延調整手段２３を介して出力制御回路７に入力する構成としたので、回路全体で持っている固有の位相差を無くし精度良く制御することができることを特徴とする。【選択図】図１
2015225851.tif 000002
【特許請求の範囲】
【請求項１】
単相又は三相の交流電圧を整流して直流電圧を発生する入力整流回路と、入力整流回路の直流電圧出力を入力としてスイッチングさせた交流出力を持つ出力駆動回路と、出力駆動回路の出力スイッチングを制御するゲート信号発生回路と、前記ゲート信号発生回路を制御する出力制御回路と、前記出力駆動回路の出力に接続される出力負荷と、出力駆動回路と出力負荷の入力端子の間に接続された電流検出手段と、を有し、少なくともゲート信号発生回路の一部の電圧信号と電流検出手段の電流信号の２つの入力信号を出力制御回路へ入力し位相制御を行う高周波誘導加熱装置の電力制御回路において、
前記ゲート信号発生回路の一部の電圧信号を、遅延調整手段を介して出力制御回路に入力することを特徴とする電力制御回路。
【請求項２】
入力整流回路の直流電圧出力は、サイリスタ制御回路及び電流電圧検出手段を介して出力駆動回路に出力することを特徴とする請求項１に記載の電力制御回路。
【請求項３】
出力制御回路には２つの入力信号に対する位相差パルス出力と、前記２つの入力信号の相対的な進みと遅れの状態を示す２つの出力を出力する位相比較器を設けたことを特徴とする請求項１または請求項２に記載の電力制御回路。
【請求項４】
出力制御回路は位相比較器と、位相比較器の３つの出力を入力として位相差情報を生成する位相差処理手段と、当該位相差処理手段の出力から周波数を発生する周波数発生回路と、から構成されたことを特徴とする請求項１または請求項２に記載の電力制御回路。
【請求項５】
周波数発生回路には下限周波数と上限周波数を設定出来る手段を有した周波数範囲設定手段を有し、起動時には下限または上限周波数から動作を開始する事を特徴とする請求項４に記載の電力制御回路。
【請求項６】
位相差処理手段の出力はバイナリデータで出力することを特徴とする請求項４に記載の電力制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、高周波誘導加熱装置の電力制御回路に関するものである。
【背景技術】
【０００２】  高周波誘導加熱装置は、交流電源に接続されたコイルの中に材料を入れ、材料である被加熱物に電磁誘導で電流を流して非接触で直接加熱する装置であり、高速加熱で熱損失が小さく加熱効率が高いという特徴を持っており、ロウ付けや、溶解、焼入れ、焼鈍などで利用されている。
高周波誘導加熱装置では、装置の出力部に誘導加熱のためのコイルを含むＬＣ共振回路で出力負荷回路を形成し、発振周波数を制御して負荷（被加熱物）に対する電力制御を行っている。【０００３】  図１６及び図１７に従来の高周波誘導加熱装置の制御回路の例を示す。
図１６は、非特許文献１に開示されている構成から引用し、一部加筆した図面である。
図１７は図１６と類似の機能を有しており、出力制御回路７の構成が特許文献１に開示されている。図１７は特許文献１を説明のために名称などを変更している。
以下、図１６の構成について説明する。
図１６において、入力整流回路１０１は三相の交流入力電圧Ｒ，Ｓ，Ｔを直流電圧Ｐ０，Ｎ０間の電圧に変換する回路であり、整流ダイオード及び直流リアクトルと平滑コンデンサを用いて三相交流の全波整流を行う回路を形成するのが一般的である。【０００４】出力駆動回路１０２は直流電圧Ｐ０，Ｎ０間の電圧を誘導加熱のための交流出力を作る回路であり、通常は駆動素子として例えばＩＧＢＴやＭＯＳトランジスタなどの電力用半導体を用いて少なくとも４個の素子でフルブリッジ回路を形成する。
出力負荷１０５は高周波の誘導加熱を行う出力負荷で共振回路を形成する。
ゲート信号発生回路１０６は出力制御回路１０７の出力信号Ｏ１を受け出力駆動回路１０２を構成するＩＧＢＴのゲート入力を駆動するためのゲート信号を発生する回路である。
電流変換器１０３は、出力負荷１０５のスイッチング電流を計測する為の電流変換器（以下ＣＴと表記）であり、ＣＴの出力端子Ｉ１、Ｉ０にはスイッチング電流に応じた交流の電流波形が出力される。【０００５】  変換器１０４は、ＣＴ１０３で変換された電流出力を電圧出力に変換し、出力負荷１０５と次段のゼロクロス回路１０９、検波器１１０との相互の影響を最小限にするためにインピーダンス変換して交流の電圧信号ＦＢを出力する。
検波器１１０は交流の電圧信号ＦＢを検波して、位相制御回路のゼロ電位を基準とする波形を作るためにゼロクロスで交流電圧波形を波形整形してパルス電圧信号ＦＢ０を生成している。【０００６】出力調整器１０８は出力負荷１０５への供給電力を設定・調整する為の回路であり、外部の指示値ＩＳＥＴを入力値として、出力電圧Ｓ０を出力し、コンパレータ１１１で前記信号ＦＢ０と調整器８の出力Ｓ０の電圧を比較し、出力パルス信号Ｓ１を生成する。
位相制御回路１１２は、前記コンパレータ１１１のパルス信号Ｓ１とゼロクロス回路１０９の出力パルスＦＢ１を元にゲート信号発生回路１０６に入力する信号パルスの周波数を演算し信号Ｏ１として出力している。【０００７】  図１６における出力制御回路１０７の制御動作を以下に簡単に説明する。
出力負荷１０５は、図１８に示す整合トランスＴＲを介して整合コンデンサＣと負荷コイルＬ、負荷コイルＬの寄生抵抗Ｒによる直列共振回路が形成されている。以下、整合トランスの一次側と二次側の比率は、１：１とした場合で説明する。
出力負荷１０５の入力電圧Ｕ０‐Ｖ０間のスイッチング電圧をＥ０、整合トランスの二次側の電圧をＥとする場合、
トランスの比率が１：１のため、Ｅ０＝Ｅとなる。【０００８】出力負荷側の各電圧は、以下の式（１）で表される。
Ｅ  ＝  Ｅ０  ＝Ｖ（Ｒ）＋Ｖ（Ｌ）＋Ｖ（Ｃ）  ・・・・・・・・・    （１）
Ｖ（Ｒ）は抵抗の電圧、Ｖ（Ｌ）は負荷コイルの電圧、Ｖ（Ｃ）は整合コンデンサの電圧を示す。
電流は式（１）に対して、以下の式（２）となり周波数Ｆに対して、図１９の１４５で示す特性となる。
Ｉ＝Ｅ／［  Ｒ＋ｊωＬ−ｊ１／ωＣ  ］  ・・・・・・・  （２）
ここで、  ω＝２πＦとして一般的には角周波数として表現される。【０００９】図１９において、ｆｒは共振した時の周波数である。
周波数Ｆがｆｒの場合は、負荷コイルのインダクタンスＬ成分のリアクタンスｊωＬと整合コンデンサのリアクタンス−ｊ１／ωＣが等しくなるため、電流は寄生抵抗Ｒのみで決まる大きさとなり、最大電流となる。
周波数Ｆがｆｒより低い場合は、整合コンデンサＣの容量性リアクタンス分−ｊ１／ωＣが大きくなり電流が減少し、電流の位相は電圧に対して遅れた状態になる。【００１０】また、周波数Ｆがｆｒより高い場合は、負荷コイルＬの誘導性リアクタンス分ｊωＬが大きくなり電流が減少し、電流の位相は電圧に対して進んだ状態になる。
電力調整は、この周波数特性を利用して制御回路で周波数を制御することで電流値の制御が実現されている。【００１１】  図２０には、制御回路における電圧波形と電流波形の概念図の例を示す。
図２０において、Ｖ０（Ｕ０‐Ｖ０）、Ｖ１（Ｕ０‐Ｖ０）は出力駆動回路２の出力端子Ｕ０とＶ０間の交流電圧、ＦＢ（０）、ＦＢ（１）は変換器１０４で電流を電圧に変換した交流電圧波形を示している。一点鎖線はゼロクロスの場所を示しており、ＡとＣは電圧、ＢとＤは電流に対する各々の立ち上がりの場所である。【００１２】  共振周波数ｆｒでは、電圧Ｖ０（Ｕ０‐Ｖ０）と電流ＦＢ（０）の位相が一致するのでゼロクロス点ＡとＢは２つの信号経路に遅延要因が無い条件では一致し最大電流が得られる。
他方、周波数の低い容量性の周波数領域では、電圧と電流の関係が式（２）で計算される電流の周波数差（ｆｒからの差分）に相当する位相だけ遅れた波形となりゼロクロス点ＤがＣに対して時間ｔｄ１だけ遅れ、電流も減少する。周波数が高い場合、Ｄ点は電流位相が進むためゼロクロス点Ｃに対して逆方向に時間ｔｄ１だけ進むと共に電流も減少する。【００１３】  図１６では、位相制御回路１１２が出力調整器１０８と、交流電流を変換した電圧信号ＦＢの差分を、パルス幅として検出しそのパルス幅に応じて周波数を変更し制御することは容易に類推できるが、電流と電圧のゼロクロス点での位相を一致させるための構成については開示されていない。電流と電圧のゼロクロス点を一致させるための構成は、図１７で位相制御のための電圧をゲート信号発生回路１０６からフィードバックされていることが開示されており、また位相差から周波数を変換するための構成も開示されている。【００１４】  図１７において、入力整流回路２０１、出力駆動回路２０２、電流変換器２０３、変換器２０４、出力負荷２０５、ゲート信号発生回路２０６、及び出力調整器２０８は、図１６のそれぞれ入力整流回路１０１、出力駆動回路１０２、電流変換器１０３、変換器１０４、出力負荷１０５、ゲート信号発生回路１０６、出力調整器１０８と同じ構成である。【００１５】  以下に図１７の出力制御回路２０７の構成を説明する。
位相比較器２１３はゲート信号発生回路２０６の電圧信号ＶＲＥと電流変換器２０４の電流信号ＦＢとの位相差を検出する回路、パルス幅変換２１４は位相比較器２１３の出力信号Ｐ０の位相差パルス幅を電圧に変換する回路、周波数−電圧変換２１５はパルス幅変換器２１４の出力信号Ｐ１を周波数に変換する回路、出力調整回路２１７は周波数−電圧変換２１５の出力信号Ｖ１とコンパレータ２１６の出力信号Ｖ２からゲート信号発生回路２０６への入力信号Ｏ１を生成する回路である。
図１７では、電流と電圧の位相差パルスを一度アナログ電圧に変換した後、周波数に変換するという、電圧−周波数変換（以下Ｖ‐Ｆ変換と表記）を行っている。【００１６】  この回路構成では、予め共振周波数ｆｒを把握して共振周波数を基準に出力負荷の発振周波数を誘導性側で制御する必要があるが、実際のコンデンサやコイルの仕上がり、配線の寄生抵抗や浮遊容量などで計算とは異なる値となることが発生する。
そのため、加熱対象物の種類を変更する場合などでは、共振周波数がずれるため、変動を考慮した現物合わせ的な作業が必要となっている。【００１７】  また、周波数を変えて出力制御を行うと共振回路の性能指数を表すＱファクタも下記の式（３）に従い変化するので、周波数が変わると連動して変化するために制御が難しくなるという欠点があった。
Ｑ  ＝  ωＬ／Ｒ  ・・・・    （３）
その他、図１７の構成では電圧信号ＶＲＥと電流信号ＦＢの間には出力駆動回路２０２と電流変換器２０３及び変換器２０４の経路分だけ差があり、常に信号ＦＢが遅延するため、位相差検出のパルスにオフセットが発生する構成となり、電流と電圧の位相を一致させて最適な状態で動作させることは難しい。【００１８】  さらに、出力駆動部分で例えば大電流の１０００Ａ以上を流すと、使用する素子であるＩＧＢＴ等がスイッチングする時に自己ノイズを発生する。
このノイズの影響を受けて、出力制御回路２０７内部のＶ‐Ｆ変換回路２１５や出力調整回路２１７の内部で処理されるアナログ電圧値が変動し、適正な周波数に変換することが難しいという問題がある。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００５−１６６６２１
【非特許文献】
【００２０】
【非特許文献１】村松  護他著  「焼入れ用高周波高速インバータ」島田理化技報Ｎｏ．１７，ｐｐ．４２‐４７，２００６年
【発明の概要】
【発明が解決しようとする課題】
【００２１】  本発明の電力制御回路は、上述したような問題点を解決するためのものであり、共振周波数は維持したままで、電圧と電流の位相差を正確に調整でき、なおかつ出力負荷の電力制御もＱファクタに依存せず調整を可能とした電力制御装置を提供する。
また、出力制御回路を構成する位相比較部分からゲート信号発生回路までをアナログ回路で構成せずデジタル回路で構成することで、ノイズに強く安定した動作が可能な新しい電力制御回路を提供することを目的としている。
【課題を解決するための手段】
【００２２】  このような目的を達成するために、本発明の電力制御回路は、単相又は三相の交流電圧を整流して直流電圧を発生する入力整流回路と、入力整流回路の直流電圧出力を入力としてスイッチングさせた交流出力を持つ出力駆動回路と、出力駆動回路の出力スイッチングを制御するゲート信号発生回路と、前記ゲート信号発生回路を制御する出力制御回路と、前記出力駆動回路の出力に接続される出力負荷と、出力駆動回路と出力負荷の入力端子の間に接続された電流検出手段と、を有し、少なくともゲート信号発生回路の一部の電圧信号と電流検出手段の電流信号の２つの入力信号を出力制御回路へ入力し位相制御を行う高周波誘導加熱装置において、前記ゲート信号発生回路の一部の電圧信号を、遅延調整手段を介して出力制御回路に入力することを特徴とする。【００２３】  また、出力制御回路には２つの入力信号に対する位相差パルス出力と、前記２つの入力信号の相対的な進みと遅れの状態を示す２つの出力を出力する位相比較器を設け、出力制御回路は位相比較器と、位相比較器の３つの出力を入力として位相差情報を生成する位相差処理手段と、当該位相差処理手段の出力から周波数を発生する周波数発生回路と、から構成することを特徴とする。
また、周波数発生回路には下限周波数と上限周波数を設定出来る手段を有した周波数範囲設定手段を有し、起動時には下限または上限周波数から動作を開始する事を特徴とする。
【発明の効果】
【００２４】  本発明の電力制御回路は、図１７におけるゲート信号発生回路２０６を基点として、出力制御回路２０７の位相比較器２１３の入力である信号ＶＲＥの経路と、出力駆動回路２０２の出力（Ｖ０）から電流変換器２０３、変換器２０４、で構成される経路の時間差を、遅延調整手段を設けこれを介して出力制御回路２０７の位相比較器２１３へ入力することで、信号ＶＲＥとの経路遅延の差を調整可能にする事が出来、電流の最大値が得られる共振周波数を容易に調整でき、なおかつ、最大電流からの電流調整を共振特性の性能指数であるＱファクタに依存せずに調整することが可能になる。【００２５】  また、図１７における出力制御回路２０７の位相比較器２１３に対して、位相差パルスの出力に加えて２つの入力信号に対して進みと遅れの状態を識別できる２つの出力を持たせることで、位相比較器で生成された位相差パルスからゲート信号発生回路２０６のための入力信号Ｏ１を作る回路でＶ‐Ｆ変換などのアナログ回路を使わずデジタル処理することが可能になりノイズに強くなるという効果がある。
デジタル処理では、位相差パルスと進みと遅れの識別信号で位相差処理しバイナリデータで出力することで現在周波数に対し高いか低いかという情報を得ることが出来、周波数発生回路をアップダウンカウンタなどのデジタル回路で簡単に構成できる効果がある。【００２６】  また、位相比較器に進みと遅れの状態を識別できる２つの出力を持たせることで、出力負荷２０５の共振周波数に対して１／２や２倍以上の周波数からでも共振周波数に制御することができ広い範囲の位相比較が可能となり、共振周波数に速く到達できる制御が可能となる。
更に、周波数範囲を設定する手段を設けることで上記共振周波数への到達が更に速く制御でき、誘導加熱における電力制御動作を速くするという効果がある。
【図面の簡単な説明】
【００２７】
【図１】実施例１にかかる高周波誘導加熱装置の構成図
【図２】実施例１にかかる遅延調整回路例を示す回路図
【図３】実施例１にかかる遅延調整回路例の別構成を示す回路図
【図４】実施例１にかかる周波数範囲制御手段の構成図
【図５】実施例１にかかる位相比較器の構成を示すブロック図
【図６】実施例１にかかる位相差処理手段の構成を示すブロック図
【図７】実施例１にかかる周波数発生回路の構成を示すブロック図
【図８】実施例１にかかるゲート信号発生回路の構成を示すブロック図
【図９】実施例１にかかる制御動作を示すフロー図
【図１０】実施例１にかかる位相と出力電流の動作を示す図
【図１１】実施例１にかかる位相比較器の遅れ位相の出力波形
【図１２】実施例１にかかる位相比較器の進み位相の出力波形
【図１３】実施例１にかかる位相比較器の動作表
【図１４】電流波形を検波した動作波形
【図１５】実施例２にかかる高周波誘導加熱装置の構成図
【図１６】従来の高周波誘導加熱装置の構成図
【図１７】従来の高周波誘導加熱装置の別の構成図
【図１８】出力負荷の構成を示す回路図
【図１９】直列共振回路の周波数と電流の特性を示す特性図
【図２０】電流が遅れた場合の電圧と電流の動作の概念波形
【発明を実施するための形態】
【実施例１】
【００２８】  図１に本発明で構成した電力制御回路の構成図を示す。
本発明の電力制御回路は、入力整流回路１、出力駆動回路２、電流変換器３、変換器４、出力負荷５、ゲート信号発生回路６、出力制御回路７、遅延調整手段２２、遅延調整手段２３から構成される。【００２９】  本発明に関わる電力制御回路は、電圧と電流の波形検出経路差を補正する遅延調整手段２３と、電圧と電流を検波した後のパルス波形の立ち上がり若しくは立ち下がりエッジの位相差で位相比較を行う位相比較器に位相差パルスを出力する信号に加えて進みと遅れの２つの方向指令を通知する出力を有する位相比較器１９と、その位相比較器の３つの出力を処理する位相差処理手段２０、前記位相差処理手段の出力でゲート信号発生回路のための基準周波数を決める周波数発生手段２１と、前記周波数発生手段に上限と下限を設定する周波数範囲設定手段２２から構成される。【００３０】  遅延調整手段２３は、ゲート信号発生回路６からの電圧信号ＶＲＥ０を遅延させる手段であり、外部からの入力信号ＤＳＥＴに応じて、出力Ｒ１の信号ＶＲＥの遅延量が決められる。
位相比較器１９は、電流変換器３の交流電流波形を電圧波形に変換した変換器４からの交流電圧信号ＦＢを検波手段１８でパルス波形に整形した信号ＦＢ１とゲート信号発生回路６から内部で分岐させた電圧信号ＶＲＥ０を前記遅延調整手段２３で遅延させた信号ＶＲＥの２つの信号を入力とする本発明になる位相比較器である。【００３１】  位相比較器１９は、従来の位相比較器の位相差出力Ｐ０に加えて、遅れ指令を示すＳＤ０と進み指令を示すＳＵ０の２つの出力を具備している。
位相差処理手段２０は、前記位相比較器の３つの出力Ｐ０，ＳＤ０，ＳＵ０の信号を入力として、現在周波数に対して周波数を高くするか低くするかの出力を生成する手段である。
周波数発生手段２１は、前記の位相差処理手段２０の出力を受けてゲート信号発生回路６の周波数を決定する手段である。また周波数発生手段２１は、周波数範囲設定手段２２の出力を受けて、発生する周波数の上限値Ｆ１と下限値Ｆ０が設定出来るようにする手段も具備するが、この手段は必ずしも必須では無く、目標とする最適な周波数に早く到達するように制御動作全体の速度を早めるための手段である。
周波数範囲設定手段２２を設けない場合は、周波数発生手段２１で生成可能な下限と上限または、位相差処理手段の出力であるＰＶ０のデジタル値の下限と上限のどちらか範囲の狭い側の周波数となる。【００３２】  図２は遅延調整手段２３の具体的な構成例を示す図であり、バッファ回路２７とボリューム抵抗２８とコンデンサ２９で構成したアナログ遅延回路である。
アナログ回路で遅延回路を構成する場合は、オペアンプやタイマーＩＣを用いた回路でも同様の機能が実現できる。
図３は遅延調整手段をデジタル遅延回路３１で構成する例を示しており、入力バッファ２７の後段でインバータ素子３０を用いて複数の段数が違う遅延回路を構成しセレクタ３２で切り替える方法である。セレクタ３２はデジタル回路で構成しても良いし、物理的なスイッチで切り替えても良い。また遅延回路３１はデジタル回路であれば、例えば機能素子であるマイクロコンピュータやＦＰＧＡなどプログラム素子でカウンタなどを使って実現しても良い。【００３３】  図４は周波数範囲設定手段の具体例であり、Ｄフリップフロップで４ビット分（１６種類）を設定した例であるが、制御ビット数は任意で設定して良い。さらに周波数範囲設定手段も遅延調整手段４と同様にプログラム素子を使用して構成することも可能である。【００３４】  図５は、新規に本発明で提案している位相比較器のブロック図を示す。
図５における位相比較処理回路３５は、最も古典的なデジタルの位相比較回路である、米国特許ＵＳＰ−３６１０９５４を元に構成できる。【００３５】  位相比較処理回路３５の後段の位相判定回路３７は、位相比較処理回路３５の２つの出力信号ＰＵとＰＤを元にＶＲＥ信号に対してＦＢ１信号が遅れている場合に進み指令を出すＳＵ０と、進んでいる場合に遅れ指令を出すＳＤ０の出力を生成する回路であり、位相差信号生成回路３６は位相判定回路３７で得られた判定信号に基づいて、位相比較処理回路３５の２つの出力ＰＵとＰＤを条件によって切り替えて位相差信号Ｐ０として出力する回路である。【００３６】  図１３に位相比較器の２つ入力（ＶＲＥ，ＦＢ１）に対する３つの出力（Ｐ０、ＳＤ０、ＳＵ０）の動作表を示す。
図１１と図１２に位相比較器１９の動作を示す波形例を示す。
図１１は、電圧信号ＶＲＥに対して電流を検波した電圧信号ＦＢ１がｔｄ１の時間だけ遅れた場合の出力信号Ｐ０、ＳＵ０、ＳＤ０の波形である。【００３７】図１２は、電圧信号ＦＢ１が電圧信号ＶＲＥに対してｔｄ２の時間だけ進んだ場合の波形である。位相差パルスＰ０は、電圧信号ＶＲＥに対して遅れた場合は、遅れた分だけのパルス幅を出力し、尚且つ進み指令の出力ＳＵ０に”Ｈ”を出力し、遅延指令の出力ＳＤ０に”Ｌ”を出力する。また、逆方向に進んだ場合は、進んだ分だけのパルス幅をＰ０に、進み指令出力ＳＵ０に”Ｌ”、遅延指令出力ＳＤ０に”Ｈ”を出力する。【００３８】  図６は、前記図５からなる位相比較器の３つの出力信号（Ｐ０、ＳＵ０、ＳＤ０）から、進んでいるか遅れているかの判定を行い現在の周波数に対して周波数をどれだけの量だけ上昇させるか、または下降させるかの処理を行う位相差処理手段の構成例である。
ＵＰ／ＤＯＷＮ判定処理部３８では、ＳＤ０とＳＵ０の状態により、現在の周波数に対して低い周波数にするか高い周波数にするかをＳＵ０とＳＤ０及びＰ０の状態を見て、周波数減少、周波数上昇、周波数維持の判定を行う。【００３９】  周波数変更指示処理３９は、ＵＰ／ＤＯＷＮ判定処理部３８の出力から周波数の変更量をＰＶ０としてデジタル値（４ビット以上のバイナリデータ）で出力する。
例えば位相差パルスＰ０を共振周波数ｆｒに対して数１０倍以上高い高速な基準クロックでカウントして変更するデジタル値の量を計算する方法がある。【００４０】  図７は周波数発生手段２１の具体的な構成例である。周波数決定演算処理４０は、位相差処理手段２０の信号ＰＶ０と周波数範囲設定手段２２の信号Ｆ０、Ｆ１から周波数の最終的な値を決定し、波形生成処理４１で周波数決定演算処理４０の結果を基に最終的なゲート信号発生回路６のための基準クロック波形Ｏ１を作る。
図５、図６及び図７は、デジタルデータの演算処理なので、個別のＴＴＬなど一般的なデジタル素子で構成しても、マイクロコンピュータやＦＰＧＡ等のプログラム可能な素子で構成しても良く、同様の機能が実現出来る。【００４１】  図８はゲート信号発生回路６の構成例であり、周波数発生手段２１の出力を受ける入力部４２と出力駆動回路２のフルブリッジ回路を構成する各入力のためのゲート信号を生成する信号生成部４３と、出力制御回路７へ電圧信号ＶＲＥを出力するためのバッファ回路４４で構成される。【００４２】  次に図１の動作について説明する。
図９は、図１の制御回路の動作を示すフロー図である。
動作の前提として、位相比較器へ入力されるＶＲＥとＦＢ１の信号経路の差が無いように事前に調整されているとする。【００４３】  具体的な事前の調整は、図１の全体動作を行わずとも、最低限、ゲート信号発生回路６と出力駆動回路２と電流変換器３と変換器４と検波手段１８の回路だけを部分的に活性化して、例えばオシロスコープなどで波形を観測しながら遅延調整手段２３で遅延調整することで、位相比較器１９の入力端子の時間差をゼロにしておくことができる。【００４４】まず起動の最初の時点（ステップＳ０）で、入力整流回路で三相の交流入力電圧を直流電圧出力Ｐ０‐Ｎ０に発生させ、出力駆動回路２のスイッチングのための電圧を印加する。ゲート信号発生回路６及び、変換器４、出力制御回路７、遅延手段２３、周波数範囲設定手段２２には、図面には記述されないが、回路を動作させるために必要最低限の直流電圧が別途印加される。【００４５】上記制御回路へ直流電圧が印可された直後の初期状態では、周波数発生手段２１で周波数範囲設定手段２２の出力Ｆ０で設定された下限周波数が生成されるように設定しておく。これにより、出力駆動回路２は出力負荷５を駆動して発振を始める。（ステップＳ１）
位相比較器１９は、前記発振動作により得られる電流信号を検波手段１８で波形整形して電圧信号ＦＢ１を一方の入力とし、遅延調整手段２３を通した電圧信号ＶＲＥを他方の入力として、それぞれのパルスの立ち上がり若しくは立ち下がりのパルスエッジの位相を比較する。（ステップＳ３）【００４６】  位相差が有る場合は、位相比較器の出力信号（Ｐ０、ＳＤ０、ＳＵ０）は位相差処理手段２０と周波数発生手段２１で演算し周波数を上げて行く（ステップＳ６、Ｓ７）。
最終的に位相差が一致した段階で周波数は維持される。（ステップＳ４）【００４７】もしも、周波数の上限若しくは下限の設定になる場合は、ステップＳ６で判定して上限若しくは下限の周波数で周波数の変更を止める。
電圧と電流の位相が合う状態になれば周波数は維持される。（ステップＳ４）【００４８】本発明における出力の電流調整は、上記フローで周波数が維持された状態から、遅延調整手段２３の設定値ＤＳＥＴを変更することにより行う事が出来る。（ステップＳ５）
位相比較器１９は、常に２つの入力ＶＲＥとＦＢ１の位相差を出力するので、制御回路全体の動作としては位相が一致した状態を保つ。【００４９】しかし、遅延調整手段２３で電圧信号ＶＲＥ０は遅延されているので、ＤＳＥＴで設定される遅延値分だけ電圧と電流の位相がずれた状態で全体の動作が安定することになる。
電流値は、電圧に対して以下の式で決まる。
Ｉ＝Ｉ（ｆｒ）  ｘ  ｃｏｓθ  ・・・・・  （３）
ここでＩ（ｆｒ）は、共振周波数ｆｒで合わせた時の電流であり、共振周波数での電流は式（２）の虚数項がゼロとなり抵抗分Ｒのみとなる値である。【００５０】  遅延調整手段２３は、上記のθを変更することと等価であり、出力負荷のＱファクタの値に影響されること無く、共振周波数を保ったまま電流調整が出来る。遅延量を位相で表現すると、図１０に示すような特性になる。図１０において、波形４６は本発明の電流特性、波形４５は従来の図１７で周波数を変えた場合の特性例であり、性能指数として表現されるＱファクタが１５の場合の例を示している。従来回路では、このＱファクタの値により特性は大きく変わる。【００５１】  また、本発明になる位相比較器１９は、進み指令信号と遅延指令信号の出力を持っているため、遅延調整手段２３をπ／２（位相差９０度）以上変化させた場合でも制御動作が２倍の周波数や１／２の周波数などで周波数がロックされることも無く、広い範囲の周波数に対して有効に動作できる。
上記動作フローでは、下限周波数から制御が開始されることを説明したが、逆に上限周波数から制御を開始することも可能である。【００５２】  図１４に遅延調整手段２３で遅延をｔｄだけ変えた場合の動作波形を示す。
図１４において、Ｖ（Ｕ０−Ｖ０）はＵ０とＶ０の間の交流電圧を示し、ゲート信号発生回路６の信号ＶＲＥ０から出力駆動回路２の遅延分（ｔ０とｔ１の時間差）だけ遅れて出力される。一点鎖線は電圧ゼロ点のラインを示し、ＦＢは変換器４から出力される交流電圧波形で一点鎖線は電圧ゼロ点のラインを示す。ＦＢ１はＦＢを検波した後のパルス波形で、検波手段１８の遅延分（ｔ１とｔ２の時間差）だけ遅れて位相比較器１９に入力される。【００５３】信号ＶＲＥはゲート信号発生回路６からの信号ＶＲＥ０に遅延調整手段２３を通して、信号ＦＢ１の位相と合わせるだけの遅延（この場合はｔ０とｔ２の時間差）だけ調整する。
これにより位相比較器１９は位相差が無くなり、信号ＦＢの波形は破線のようになる。位相比較された結果は次の周期まで反映されないが、出力が発振している状態では繰り返し波形なので、遅延で調整した結果は直ぐに反映されるため全体の動作には問題が出ない。【００５４】  電流の調整は、上記初期の電圧と電流の位相調整を行った遅延時間（ｔ２）を基準に、遅延調整手段２３で遅延量をｔｄ（ｔ２とｔ３の時間差）だけ変更することで実現出来る。この時のＦＢの波形は実線のようになる。
本発明では、周波数は変わること無く遅延量で電流を調整するため、従来のように周波数を変えることも無く常に共振周波数でロックした状態で電流が変えられる。
【実施例２】
【００５５】  図１５は本発明に関わる他の実施例を示す。
図１５では出力の電流調整を遅延調整手段２３で行うのでは無く、図１における入力整流回路１がダイオード素子で構成することに対し、サイリスタ素子で構成した入力整流回路２４と、電圧電流検出手段２５と、サイリスタ制御回路２６で構成している。【００５６】  電圧電流検出手段２５は、サイリスタで構成する入力整流回路１の電圧と電流を検出する手段であり、電流に関しては電流変換器３及び変換器４と同じ構成の回路が含まれ、電圧については、Ｐ０‐Ｎ０間に複数の抵抗を直列に挿入し分圧して、サイリスタ制御回路２６の入力Ｒｖ、Ｒｉへ出力する。【００５７】サイリスタ制御回路２６は、前記の入力信号と外部から設定される出力電流値ＩＳＥＴに基づいて、入力整流回路２４のサイリスタ素子を制御する。
入力整流回路２４、電圧電流検出手段２５、サイリスタ制御回路２６は、従来から良く用いられているサイリスタによる直流電圧生成回路であり、本発明での新規性は無い。【００５８】  しかし、図１５の構成とすることで、出力駆動回路２と電流変換器３、変換器４、ゲート信号発生回路６、出力調整回路７、周波数範囲設定手段２２、遅延調整手段２３、の部分は出力負荷５の共振周波数を制御することに最適化した固定の値としておき、入力整流回路２４、電圧電流検出手段２５、サイリスタ制御回路２６では電力制御のための電流と電圧を調整するというように、制御する機能を分けて行うことが出来るのでより安定した動作ができる。
【産業上の利用可能性】
【００５９】  本発明の高周波誘導加熱用の制御回路は、出力駆動回路の電圧と電流の位相制御を行う部分に遅延回路を設け、尚且つ、位相差から出力駆動回路のゲート制御信号を生成する回路を全てデジタルで処理する周波数発生手段を設けたため、誘導加熱装置全体の構成部品相違に伴う電圧の信号フィードバックと電流信号のフィードバックの遅延時間が違うような状況でも正確な位相比較動作が出来、出力駆動回路のスイッチングによるノイズにも強い構成が可能となる。
【符号の説明】
【００６０】１    入力整流回路
２    出力駆動回路
３    電流変換器
４    変換器
５    出力負荷
６    ゲート信号発生回路
７    出力制御回路
１８  検波手段
１９  位相比較器
２０  位相差処理手段
２１  周波数発生手段
２２  周波数範囲設定手段
２３  遅延調整手段
ＦＢ    変換器４の出力信号
ＦＢ１  位相比較器の電流パルス入力信号
ＶＲＥ０  ゲート信号発生回路の電圧信号
ＶＲＥ  遅延調整手段の出力信号
ＳＤ０  位相比較器の遅相状態を表す信号
ＳＵ０  位相比較器の進相状態表す信号
Ｆ０  周波数発生手段２１へ対する下限周波数の設定値
Ｆ１  周波数発生手段２１へ対する上限周波数の設定値
【図１】
2015225851.tif 000003
【図２】
2015225851.tif 000004
【図３】
2015225851.tif 000005
【図４】
2015225851.tif 000006
【図５】
2015225851.tif 000007
【図６】
2015225851.tif 000008
【図７】
2015225851.tif 000009
【図８】
2015225851.tif 000010
【図９】
2015225851.tif 000011
【図１０】
2015225851.tif 000012
【図１１】
2015225851.tif 000013
【図１２】
2015225851.tif 000014
【図１３】
2015225851.tif 000015
【図１４】
2015225851.tif 000016
【図１５】
2015225851.tif 000017
【図１６】
2015225851.tif 000018
【図１７】
2015225851.tif 000019
【図１８】
2015225851.tif 000020
【図１９】
2015225851.tif 000021
【図２０】
2015225851.tif 000022