(57)【要約】【課題】本発明は、容易な方法により、電極間がショートした不良品の出荷を防止することができる半導体装置、及びその半導体装置の製造方法を提供することを目的とする。【解決手段】第１貫通孔と第２貫通孔を有する基板と、該基板の下面側に該基板と離れて設けられたステムと、該第１貫通孔を貫通し、該基板の下面側で該ステムに固定され、該基板の上面側で該基板にはんだ付けされた第１リードピンと、該第２貫通孔を貫通し、該基板の下面側で該ステムに固定され、該基板の上面側で該基板にはんだ付けされた第２リードピンと、を備え、該第１リードピンは該第１リードピンの長手方向と垂直に伸びる第１凸部を有し、該第２リードピンは該第２リードピンの長手方向と垂直に伸びる第２凸部を有し、該第１凸部は該基板の下面に接して該第１貫通孔を塞ぎ、該第２凸部は該基板の該下面に接して該第２貫通孔を塞ぐ。【選択図】図１
2015103566.tif 000002
【特許請求の範囲】
【請求項１】
第１貫通孔と第２貫通孔を有する基板と、
前記基板の下面側に前記基板と離れて設けられたステムと、
前記ステムに固定された半導体素子と、
前記第１貫通孔を貫通し、前記基板の下面側で前記ステムに固定され、前記基板の上面側で前記基板にはんだ付けされた第１リードピンと、
前記第２貫通孔を貫通し、前記基板の下面側で前記ステムに固定され、前記基板の上面側で前記基板にはんだ付けされた第２リードピンと、を備え、
前記第１リードピンは前記第１リードピンの長手方向と垂直に伸びる第１凸部を有し、
前記第２リードピンは前記第２リードピンの長手方向と垂直に伸びる第２凸部を有し、
前記第１凸部は前記基板の下面に接して前記第１貫通孔を塞ぎ、前記第２凸部は前記基板の前記下面に接して前記第２貫通孔を塞ぐことを特徴とする半導体装置。
【請求項２】
第１貫通孔と第２貫通孔を有する基板と、
前記基板の下面側に前記基板と離れて設けられたステムと、
前記ステムに固定された半導体素子と、
前記第１貫通孔を貫通し、前記基板の下面側で前記ステムに固定され、前記基板の上面側で前記基板にはんだ付けされた第１リードピンと、
前記第２貫通孔を貫通し、前記基板の下面側で前記ステムに固定され、前記基板の上面側で前記基板にはんだ付けされた第２リードピンと、
前記第１リードピンの一部を囲むように形成され、前記第１リードピンと前記ステムを固定し、前記基板の下面に接して前記第１貫通孔を塞ぐ第１絶縁体と、
前記第２リードピンの一部を囲むように形成され、前記基板の前記下面に接して前記第２貫通孔を塞ぐ第２絶縁体と、を備えたことを特徴とする半導体装置。
【請求項３】
前記ステムの前記基板側の面に形成された絶縁膜を備えたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記基板の前記下面に固定された検出電極を備えたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
第１貫通孔と第２貫通孔を有する基板と、
前記基板の下面側に前記基板と離れて設けられたステムと、
前記ステムに固定された半導体素子と、
前記第１貫通孔を貫通し、前記基板の下面側で前記ステムに固定され、前記基板の上面側で前記基板にはんだ付けされた第１リードピンと、
前記第２貫通孔を貫通し、前記基板の下面側で前記ステムに固定され、前記基板の上面側で前記基板にはんだ付けされた第２リードピンと、
前記第１リードピン及び前記第２リードピンと接しないように前記基板の下面に固定された検出電極と、を備えたことを特徴とする半導体装置。
【請求項６】
前記検出電極の一部は、前記第１貫通孔の直下又は前記第２貫通孔の直下に伸びていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
基板の第１貫通孔に、前記基板の下面側から上面側に向かって第１リードピンを通し、前記第１リードピンの第１凸部を前記基板の下面にあてて前記第１貫通孔を塞ぎ、前記基板の第２貫通孔に、前記基板の下面側から上面側に向かって第２リードピンを通し、前記第２リードピンの第２凸部を前記基板の前記下面にあてて前記第２貫通孔を塞ぐ工程と、
前記基板の上面側で、前記基板と前記第１リードピンをはんだ付けし、前記基板と前記第２リードピンをはんだ付けする工程と、を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば光通信などに用いられる半導体装置とその製造方法に関する。
【背景技術】
【０００２】
特許文献１には、はんだを用いて、部品のリードをフレキシブル基板に固定する技術が開示されている。この技術は、フレキシブル基板に形成されたリード径よりも小さい径の穴にリードを挿入し、はんだ付けするものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開昭６１−９０２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
可能な限り容易な方法により、電極間がショートした不良品の出荷を防止することが好ましい。特許文献１に開示の技術は、はんだ（フラックス）が部品側へ流れ出すことを抑制するものではあるが、フレキシブル基板に銅箔ランドを設け、リード挿入穴に切れ込みを設ける必要があるので、不良品の出荷防止を容易な方法で実現しているとはいえない。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、容易な方法により、電極間がショートした不良品の出荷を防止することができる半導体装置、及びその半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願の発明に係る半導体装置は、第１貫通孔と第２貫通孔を有する基板と、該基板の下面側に該基板と離れて設けられたステムと、該ステムに固定された半導体素子と、該第１貫通孔を貫通し、該基板の下面側で該ステムに固定され、該基板の上面側で該基板にはんだ付けされた第１リードピンと、該第２貫通孔を貫通し、該基板の下面側で該ステムに固定され、該基板の上面側で該基板にはんだ付けされた第２リードピンと、を備え、該第１リードピンは該第１リードピンの長手方向と垂直に伸びる第１凸部を有し、該第２リードピンは該第２リードピンの長手方向と垂直に伸びる第２凸部を有し、該第１凸部は該基板の下面に接して該第１貫通孔を塞ぎ、該第２凸部は該基板の該下面に接して該第２貫通孔を塞ぐことを特徴とする。
【０００７】
本願の発明に係る他の半導体装置は、第１貫通孔と第２貫通孔を有する基板と、該基板の下面側に該基板と離れて設けられたステムと、該ステムに固定された半導体素子と、該第１貫通孔を貫通し、該基板の下面側で該ステムに固定され、該基板の上面側で該基板にはんだ付けされた第１リードピンと、該第２貫通孔を貫通し、該基板の下面側で該ステムに固定され、該基板の上面側で該基板にはんだ付けされた第２リードピンと、該第１リードピンの一部を囲むように形成され、該第１リードピンと該ステムを固定し、該基板の下面に接して該第１貫通孔を塞ぐ第１絶縁体と、該第２リードピンの一部を囲むように形成され、該基板の該下面に接して該第２貫通孔を塞ぐ第２絶縁体と、を備えたことを特徴とする。
【０００８】
本願の発明に係る他の半導体装置は、第１貫通孔と第２貫通孔を有する基板と、該基板の下面側に該基板と離れて設けられたステムと、該ステムに固定された半導体素子と、該第１貫通孔を貫通し、該基板の下面側で該ステムに固定され、該基板の上面側で該基板にはんだ付けされた第１リードピンと、該第２貫通孔を貫通し、該基板の下面側で該ステムに固定され、該基板の上面側で該基板にはんだ付けされた第２リードピンと、該第１リードピン及び該第２リードピンと接しないように該基板の下面に固定された検出電極と、を備えたことを特徴とする。
【０００９】
本願の発明に係る半導体装置の製造方法は、基板の第１貫通孔に、該基板の下面側から上面側に向かって第１リードピンを通し、該第１リードピンの第１凸部を該基板の下面にあてて該第１貫通孔を塞ぎ、該基板の第２貫通孔に、該基板の下面側から上面側に向かって第２リードピンを通し、該第２リードピンの第２凸部を該基板の該下面にあてて該第２貫通孔を塞ぐ工程と、該基板の上面側で、該基板と該第１リードピンをはんだ付けし、該基板と該第２リードピンをはんだ付けする工程と、を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、半導体装置の一部で基板の貫通孔を塞いだり、ステムに絶縁膜を形成したり、ショートを検出する検出電極を設けたりすることで、容易な方法により、電極間がショートした不良品の出荷を防止することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体装置の断面図である。
【図２】第１工程を示す断面図である。
【図３】第１工程後の第１リードピンと基板の平面図である。
【図４】変形例に係る半導体装置の断面図である。
【図５】本発明の実施の形態２に係る半導体装置の断面図である。
【図６】本発明の実施の形態３に係る半導体装置の断面図である。
【図７】本発明の実施の形態４に係る半導体装置の断面図である。
【図８】基板と検出電極の底面図である。
【図９】電極間ショートの有無をチェックすることを示す図である。
【図１０】変形例に係る半導体装置の断面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る半導体装置と半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の断面図である。この半導体装置は、例えばエポキシ、ポリイミド、セラミック、金属、又はフッ素で形成された基板１０を備えている。基板１０には第１貫通孔１０Ａと第２貫通孔１０Ｂが形成されている。基板１０は下面１０ａと上面１０ｂを備えている。
【００１４】
基板１０の下面１０ａ側には、基板１０と離れてステム１２が設けられている。ステム１２は例えばＦｅ、ＦｅＮｉ、Ｃｕ、又はＡｌで形成されている。ステム１２にはブロック１４を介して半導体素子１６が固定されている。半導体素子１６は例えば発光ダイオードである。半導体素子１６はステム１２に固定されたケース１８に覆われている。
【００１５】
基板１０の下面１０ａ側で、ステム１２に、第１リードピン２０と第２リードピン２２が固定されている。まず、第１リードピン２０について説明する。第１リードピン２０は第１貫通孔１０Ａを貫通している。第１リードピン２０は、基板１０の下面１０ａ側で絶縁体２４を介してステム１２に固定され、基板１０の上面１０ｂ側ではんだ２６により基板１０にはんだ付けされている。第１リードピン２０は、ワイヤ２５により半導体素子１６と電気的に接続されている。
【００１６】
第１リードピン２０は第１リードピン２０の長手方向と垂直に伸びる第１凸部２０ａを有している。第１凸部２０ａは基板１０の下面１０ａに接して第１貫通孔１０Ａを塞いでいる。第１凸部２０ａは、はんだ２６が基板１０の下面１０ａ側に進入することを防止する。
【００１７】
第２リードピン２２は第２貫通孔１０Ｂを貫通している。第２リードピン２２は、基板１０の下面１０ａ側で例えばはんだによりステム１２に固定され、ステム１２と電気的に接続されている。第２リードピン２２は、基板１０の上面１０ｂ側ではんだ２８により基板１０にはんだ付けされている。
【００１８】
第２リードピン２２は第２リードピン２２の長手方向と垂直に伸びる第２凸部２２ａを有している。第２凸部２２ａは基板１０の下面１０ａに接して第２貫通孔１０Ｂを塞いでいる。第２凸部２２ａは、はんだ２８が基板１０の下面１０ａ側に進入することを防止する。
【００１９】
このように、本発明の実施の形態１に係る半導体装置は第１リードピン２０を半導体素子１６の一方の電極とし、第２リードピン２２及びステム１２を半導体素子１６の他方の電極とするものである。なお、第１リードピン２０と第２リードピン２２は例えばＦｅ、ＦｅＮｉ、Ｃｕ、又はＡｌで形成する。はんだ２６、２８は例えばＳｎＡｇＣｕ又はＡｕＳｎなどを用いた、共晶、高融点、低融点、又は金系のはんだである。
【００２０】
次に、本発明の実施の形態１に係る半導体装置の製造方法を説明する。この製造方法は第１工程と第２工程を備える。第１工程では、図２に示すように、基板１０の第１貫通孔１０Ａに、基板１０の下面１０ａ側から上面１０ｂ側に向かって第１リードピン２０を通し、基板１０の第２貫通孔１０Ｂに、基板１０の下面１０ａ側から上面１０ｂ側に向かって第２リードピン２２を通す。第１リードピン２０と第２リードピン２２の進行方向は矢印で示されている。そして、第１リードピン２０の第１凸部２０ａを基板１０の下面１０ａにあてて第１貫通孔１０Ａを塞ぎ、第２リードピン２２の第２凸部２２ａを基板１０の下面１０ａにあてて第２貫通孔１０Ｂを塞ぐ。
【００２１】
図３は、第１工程後の第１リードピン２０と基板１０の平面図である。第１凸部２０ａの外形は破線で示されている。第１凸部２０ａの径は第１貫通孔１０Ａの径より大きいので、第１凸部２０ａが第１貫通孔１０Ａを塞ぐことができる。なお、第２凸部も同じ要領で第２貫通孔を塞いでいる。
【００２２】
次いで第２工程へと処理を進める。第２工程では、基板１０の上面１０ｂ側で、基板１０と第１リードピン２０をはんだ付けし、基板１０と第２リードピン２２をはんだ付けする。具体的には、はんだ２６を上から流して第１リードピン２０と基板１０を固定し、はんだ２８を上から流して第２リードピン２２と基板１０を固定する。このとき、第１貫通孔１０Ａは第１凸部２０ａにより塞がれているので、はんだ２６が基板１０の下面１０ａ側へ流れ出すことを抑制できる。同様に、第２貫通孔１０Ｂは第２凸部２２ａにより塞がれているので、はんだ２８が基板１０の下面１０ａ側へ流れ出すことを抑制できる。
【００２３】
このように、第１凸部２０ａと第２凸部２２ａにより、はんだによって第１リードピン２０と第２リードピン２２がショートしたり、第１リードピン２０とステム１２がショートしたりする電極間のショートを防止できる。従って、容易な方法により、電極間がショートした不良品の出荷を防止することができる。
【００２４】
図４は、変形例に係る半導体装置の断面図である。第１リードピン５０は、基板１０の下面１０ａ側で第１貫通孔１０Ａよりも径が大きく、基板１０の上面１０ｂ側で第１貫通孔１０Ａよりも径が小さくなるテーパ形状に形成されている。第１リードピン５０は、第１貫通孔１０Ａと同じ径となる部分で基板１０の側面に接して第１貫通孔１０Ａを塞いでいる。
【００２５】
第２リードピン５２は、基板１０の下面１０ａ側で第２貫通孔１０Ｂよりも径が大きく、基板１０の上面１０ｂ側で第２貫通孔１０Ｂよりも径が小さくなるテーパ形状に形成されている。第２リードピン５２は、第２貫通孔１０Ｂと同じ径となる部分で基板１０の側面に接して第２貫通孔１０Ｂを塞いでいる。第１リードピン５０が第１貫通孔１０Ａを塞ぎ第２リードピン５２が第２貫通孔１０Ｂを塞いでいるので、第２工程においてはんだが基板１０の下面１０ａ側へ流れ出すことを防止できる。
【００２６】
その他、様々な変形が可能である。例えば半導体素子１６の種類は特に限定されない。また、リードピンの本数も特に限定されない。なお、これらの変形は以下の実施の形態に係る半導体装置と半導体装置の製造方法にも適用できる。
【００２７】
以下の実施の形態に係る半導体装置と半導体装置の製造方法は、実施の形態１に係る半導体装置と半導体装置の製造方法と共通点が多いので、実施の形態１との相違点を中心に説明する。
【００２８】
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置の断面図である。第１リードピン１００の一部を囲むように第１絶縁体１０２が形成されている。第１絶縁体１０２は、埋め込み部１０２ａと突出部１０２ｂを有している。埋め込み部１０２ａはステム１２に埋め込まれた部分である。埋め込み部１０２ａは第１リードピン１００とステム１２を固定している。突出部１０２ｂはステム１２の外に突出した部分である。突出部は基板１０の下面１０ａに接して第１貫通孔１０Ａを塞いでいる。
【００２９】
第２リードピン１０４の一部を囲むように第２絶縁体１０６が形成されている。第２絶縁体１０６は、基板１０の下面１０ａに接して第２貫通孔１０Ｂを塞いでいる。なお、第１絶縁体１０２と第２絶縁体１０６は例えばガラスで形成する。
【００３０】
本発明の実施の形態２に係る半導体装置と半導体装置の製造方法によれば、第１絶縁体１０２で第１貫通孔１０Ａを塞ぎ第２絶縁体１０６で第２貫通孔１０Ｂを塞ぐので、実施の形態１と同じ効果を得ることができる。
【００３１】
実施の形態３．
図６は、本発明の実施の形態３に係る半導体装置の断面図である。ステム１２の基板１０側の面に絶縁膜１５０が形成されている。絶縁膜１５０は例えばガラス、ポリイミド、又はフッ素で形成する。絶縁膜１５０は、はんだ２６が基板１０の下面１０ａ側に流れ出したときにはんだ２６と接して、はんだ２６が第１リードピン１００とステム１２をショートさせることを防止する。よって、容易な方法により、電極間がショートした不良品の出荷を防止することができる。
【００３２】
実施の形態４．
図７は、本発明の実施の形態４に係る半導体装置の断面図である。基板１０の下面１０ａに検出電極２００が固定されている。検出電極２００は、第１リードピン１００及び第２リードピン１０４と接しない。検出電極２００は例えばＣｕ、Ａｌ、又はＡｕなどの金属で形成する。図８は、基板１０と検出電極２００の底面図である。検出電極２００は、第１貫通孔１０Ａと第２貫通孔１０Ｂを囲むように一体的に形成されている。
【００３３】
そして、はんだ付け（第２工程）が終了した後に、電極間ショートの有無をチェックする。図９は、電極間ショートの有無をチェックすることを示す図である。電極間ショートの有無をチェックする際には検出器２０２を利用する。検出器２０２の一方の端子を第１リードピン１００にあてて他方の端子を検出電極２００にあてた状態で検出器２０２に電流が流れるか否かをチェックする。仮に、図９に示すようにはんだ２６が基板１０の下面１０ａ側に流れ出していれば検出器２０２に電流が流れるので、電極間ショートがあることを電気的に検出することができる。
【００３４】
そして、検出器２０２の一方の端子を第２リードピン１０４にあてて検出器２０２に電流が流れるか否かをチェックすることで、はんだ２８が基板１０の下面１０ａ側に流れ出しているかどうかをチェックすることができる。どちらかのチェックにおいて電流が検出された場合は電極間ショートが有ると判断し、その半導体装置を廃棄する。
【００３５】
ステム１２と基板１０の間は非常に狭いので、この部分を目視して電極間ショートの有無をチェックするのは困難である。しかしながら、本発明の実施の形態４に係る半導体装置と半導体装置の製造方法によれば、検出器２０２によって電流が検出されたか否かによって容易に電極間ショートの有無をチェックできる。従って、容易な方法により、電極間がショートした不良品の出荷を防止することができる。
【００３６】
図１０は、変形例に係る半導体装置の断面図である。検出電極２１０の一部は、第１貫通孔１０Ａの直下と第２貫通孔１０Ｂの直下に伸びている。よって、はんだが基板１０の下面１０ａ側に流れ出したことを検出する精度を高めることができる。
【００３７】
第１貫通孔１０Ａと第２貫通孔１０Ｂが大きければ、検出電極２１０の第１貫通孔１０Ａ直下及び第２貫通孔１０Ｂ直下への突出量も大きくすることが好ましい。また、はんだの使用量が多ければ当該突出量を大きくすることが好ましい。このような調整の結果、第１貫通孔１０Ａの直下又は第２貫通孔１０Ｂの直下のいずれか一方だけに検出電極を伸ばすこともあり得る。
【００３８】
ここまでの各実施の形態に係る半導体装置と半導体装置の製造方法の特徴は、適宜に組み合わせることができる。例えば、図１の半導体装置においてステム１２の基板１０側に絶縁膜を形成すれば、万一はんだ２６が基板１０の下面１０ａ側に流れ出した場合にも、電極間ショートを防止できる。このように、はんだが基板１０の下面１０ａ側に流れ出すことを防止する構成（図１、図４、図５）に、はんだが基板１０の下面１０ａ側に流れ出した場合の対策に関する構成（図６、図７、図１０）を付加することが好ましい。
【符号の説明】
【００３９】
１０  基板、  １０ａ  下面、  １０ｂ  上面、  １０Ａ  第１貫通孔、  １０Ｂ  第２貫通孔、  １２  ステム、  １４  ブロック、  １６  半導体素子、  １８  ケース、  ２０  第１リードピン、  ２０ａ  第１凸部、  ２２  第２リードピン、  ２２ａ  第２凸部、  ２４  絶縁体、  １００  第１リードピン、  １０２  第１絶縁体、  １０２ａ  埋め込み部、  １０２ｂ  突出部、  １０４  第２リードピン、  １０６  第２絶縁体、  １５０  絶縁膜、  ２００,２１０  検出電極、  ２０２  検出器
【図１】
2015103566.tif 000003
【図２】
2015103566.tif 000004
【図３】
2015103566.tif 000005
【図４】
2015103566.tif 000006
【図５】
2015103566.tif 000007
【図６】
2015103566.tif 000008
【図７】
2015103566.tif 000009
【図８】
2015103566.tif 000010
【図９】
2015103566.tif 000011
【図１０】
2015103566.tif 000012