(57)【要約】【課題】窒化物半導体装置における順方向サージ耐量を向上させること。【解決手段】基板１１およびバッファ層１２と、バッファ層１２の上層に設けられた窒化物半導体からなる電子走行層１３、および電子走行層１３の上層に設けられるとともに電子走行層１３よりも平均的にバンドギャップが広い窒化物半導体からなる電子供給層１４を含む半導体積層体と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられるアノード電極１７Ａと、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上にアノード電極１７Ａと離間して設けられるカソード電極１７Ｃと、を備え、アノード電極１７Ａとカソード電極１７Ｃとの間に順方向に電圧が印加された状態で、電子走行層１３と電子供給層１４との界面に生じる２次元電子ガスの生成領域以外の領域に、順方向電流が流れるための電流経路を設ける。【選択図】図１
2015198175.tif 000002
【特許請求の範囲】
【請求項１】
基体と、
前記基体の上層に設けられた窒化物半導体からなる第１半導体層、および前記第１半導体層の上層に設けられるとともに前記第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層を含む半導体積層体と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられるアノード電極と、
前記半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に前記アノード電極と離間して設けられるカソード電極と、
を備え、
前記アノード電極と前記カソード電極との間に順方向に電圧が印加された状態で、前記第１半導体層と前記第２半導体層との界面に生じる２次元電子ガスの生成領域以外の領域を通じて、前記アノード電極と前記カソード電極との間に電流が流れる電流経路を有する
ことを特徴とする窒化物半導体装置。
【請求項２】
前記半導体積層体が、前記第２半導体層の上層に選択的に設けられるとともに前記第２半導体層よりも平均的にバンドギャップが狭いＡｌxＧａ1-xＮからなる第３半導体層をさらに含むことを特徴とする請求項１に記載の窒化物半導体装置。
【請求項３】
前記第３半導体層がｎ型不純物を含んだｎ型半導体からなり、前記第３半導体層の部分が前記電流経路の少なくとも一部を構成することを特徴とする請求項２に記載の窒化物半導体装置。
【請求項４】
前記第３半導体層の膜厚が２０ｎｍより大きく２００ｎｍ以下であることを特徴とする請求項２または３に記載の窒化物半導体装置。
【請求項５】
前記第３半導体層に含まれるｎ型不純物の不純物濃度が３．０×１０17ｃｍ-3以上３．０×１０19ｃｍ-3以下であることを特徴とする請求項３または４に記載の窒化物半導体装置。
【請求項６】
前記第３半導体層に含まれるｎ型不純物の不純物濃度が６．０×１０17ｃｍ-3以上であることを特徴とする請求項３〜５のいずれか１項に記載の窒化物半導体装置。
【請求項７】
前記第３半導体層に含まれるｎ型不純物の不純物濃度が１．０×１０19ｃｍ-3以下であることを特徴とする請求項３〜６のいずれか１項に記載の窒化物半導体装置。
【請求項８】
前記第１半導体層の上層に選択的にｐ型不純物を含むｐ型半導体からなる第４半導体層が設けられ、前記アノード電極および前記第４半導体層が電気的に接続されて、前記第４半導体層および前記第１半導体層の部分が、前記電流経路の少なくとも一部を構成することを特徴とする請求項１または２に記載の窒化物半導体装置。
【請求項９】
前記半導体積層体を構成する層の上層に選択的にｐ型不純物を含むｐ型半導体からなる第５半導体層が設けられているとともに、前記基体と前記第１半導体層との間に、ｎ型不純物を含むｎ型半導体からなる第６半導体層が設けられ、前記第１半導体層、前記第５半導体層、および前記第６半導体層の部分から前記電流経路が構成されていることを特徴とする請求項１または２に記載の窒化物半導体装置。
【請求項１０】
前記アノード電極がショットキー電極であるとともに、前記カソード電極がオーミック電極であることを特徴とする請求項１〜９のいずれか１項に記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードなどの窒化物半導体装置に関する。
【背景技術】
【０００２】
窒化物系半導体に代表されるワイドバンドギャップ半導体は、高い絶縁破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つので、高温、大パワー、あるいは高周波用半導体デバイスの材料として非常に魅力的である。また、たとえばＡｌＧａＮ／ＧａＮヘテロ接合構造を有する電界効果トランジスタ（Field  Effect  Transistor：ＦＥＴ）は、ピエゾ分極および自発分極によって、ヘテロ接合界面に２次元電子ガス（2  Dimensional  Electron  Gas：２ＤＥＧ）が発生している。この２ＤＥＧは、高い電子移動度とキャリア密度を有しており、多くの注目を集めている。そのため、このようなＡｌＧａＮ／ＧａＮヘテロ接合構造を用いたショットキーバリアダイオード（Schottky  Barrier  Diode：ＳＢＤ）などの窒化物半導体装置は、高耐圧、低いオン抵抗、および速いスイッチング速度を有し、パワースイッチング応用に非常に好適である。
【０００３】
ここで、ＳＢＤにおいてはサージ耐量の特性が重要になる。サージ耐量とは、サージ電流に対して、半導体装置が壊れないことを保証するスペックである。また、順方向に流れるサージ電流の耐量を順方向サージ耐量という。
【０００４】
サージ電流とは、電源のオンオフ時などの非定常状態においてに流れる、定常動作時よりも大きな電流のことである。電源のオンオフ時以外にも、落雷に由来する電流や他の機器からの突発的な大電流が電源ラインを通じて回路に入ってくる場合や、周囲の強い電磁場を吸収して発生する場合などがある。そして、このようなサージ電流が窒化物半導体装置の動作に悪影響を及ぼすと、それに関連して、この窒化物半導体装置を用いたシステムにも悪影響が及ぶ可能性が生じる。そのため、サージ耐量は、電気系統に使用されるパワーデバイスを始めとして、半導体装置の重要な性能指標の１つとなっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開ＷＯ２０１１／１６２２４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のＧａＮなどの窒化物半導体を用いた窒化物半導体装置としてのＳＢＤにおいては、順方向電流が飽和する特性を有していることによって、順方向サージ耐量が制限されてしまい、順方向サージ耐量が低いという問題があった。
【０００７】
本発明は、上記に鑑みてなされたものであって、その目的は、順方向サージ耐量を向上させることができる窒化物半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、上記目的を達成するために、本発明に係る窒化物半導体装置は、基体と、基体の上層に設けられた窒化物半導体からなる第１半導体層、および第１半導体層の上層に設けられるとともに第１半導体層よりも平均的にバンドギャップが広い窒化物半導体からなる第２半導体層を含む半導体積層体と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上に設けられるアノード電極と、半導体積層体を構成する半導体層のうちの少なくとも一部の層の上にアノード電極と離間して設けられるカソード電極と、を備え、アノード電極とカソード電極との間に順方向に電圧が印加された状態で、第１半導体層と第２半導体層との界面に生じる２次元電子ガスの生成領域以外の領域を通じて、アノード電極とカソード電極との間に電流が流れる電流経路を有することを特徴とする。
【０００９】
本発明に係る窒化物半導体装置は、上記の発明において、半導体積層体が、第２半導体層の上層に選択的に設けられるとともに第２半導体層よりも平均的にバンドギャップが狭いＡｌxＧａ1-xＮからなる第３半導体層をさらに含むことを特徴とする。
【００１０】
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層がｎ型不純物を含んだｎ型半導体からなり、第３半導体層の部分が電流経路の少なくとも一部を構成することを特徴とする。
【００１１】
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層の膜厚が２０ｎｍより大きく２００ｎｍ以下であることを特徴とする。
【００１２】
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層に含まれるｎ型不純物の不純物濃度が３．０×１０17ｃｍ-3以上３．０×１０19ｃｍ-3以下であることを特徴とする。
【００１３】
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層に含まれるｎ型不純物の不純物濃度が６．０×１０17ｃｍ-3以上であることを特徴とする。
【００１４】
本発明に係る窒化物半導体装置は、上記の発明において、第３半導体層に含まれるｎ型不純物の不純物濃度が１．０×１０19ｃｍ-3以下であることを特徴とする。
【００１５】
本発明に係る窒化物半導体装置は、上記の発明において、第１半導体層の上層に選択的にｐ型不純物を含むｐ型半導体からなる第４半導体層が設けられ、アノード電極および第４半導体層が電気的に接続されて、第４半導体層および第１半導体層の部分が、電流経路の少なくとも一部を構成することを特徴とする。
【００１６】
本発明に係る窒化物半導体装置は、上記の発明において、半導体積層体を構成する層の上層に選択的にｐ型不純物を含むｐ型半導体からなる第５半導体層が設けられているとともに、基体と第１半導体層との間に、ｎ型不純物を含むｎ型半導体からなる第６半導体層が設けられ、第１半導体層、第５半導体層、および第６半導体層の部分から電流経路が構成されていることを特徴とする。
【００１７】
本発明に係る窒化物半導体装置は、上記の発明において、アノード電極がショットキー電極であるとともに、カソード電極がオーミック電極であることを特徴とする。
【発明の効果】
【００１８】
本発明に係る窒化物半導体装置によれば、順方向サージ耐量を向上させることが可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の実施の形態１によるＳＢＤを示す模式的な断面図である。
【図２】図２は、本発明の実施の形態１によるＳＢＤにおいてフィールドプレート層にｎ−ＧａＮ層を採用した場合の順方向電流の順方向電圧依存性を示すグラフである。
【図３】図３は、本発明の実施の形態１によるＳＢＤにおいてフィールドプレート層にｐ−ＧａＮ層を採用した場合の順方向電流の順方向電圧依存性を示すグラフである。
【図４】図４は、本発明の実施の形態１によるＳＢＤにおいてフィールドプレート層のｎ型不純物濃度ごとの空乏層幅の逆バイアス依存性を示すグラフである。
【図５】図５は、本発明の実施の形態１によるＳＢＤにおける耐圧のフィールドプレート長依存性を示すグラフである。
【図６】図６は、本発明の実施の形態２によるＳＢＤを示す模式的な断面図である。
【図７】図７は、本発明の実施の形態３によるＳＢＤを示す模式的な断面図である。
【図８】図８は、本発明の実施の形態３によるＳＢＤにおいてフィールドプレート層にｉ−ＧａＮ層またはｎ−ＧａＮ層を採用したＳＢＤにおける順方向電流密度の順方向電圧依存性を示すグラフである。
【図９】図９は、本発明の実施の形態３によるＳＢＤに逆バイアスを印加した際の空乏層幅のカソード−アノード間電圧依存性を示すグラフである。
【図１０】図１０は、検討対象としてのＳＢＤを示す模式的な断面図である。
【図１１】図１１は、検討対象としてのＳＢＤの順方向特性を示すグラフである。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図面を参照しつつ説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、各図面において、同一または対応する要素には適宜同一の符号を付し、重複した説明を適宜省略する。さらに、図面は模式的なものであり、各要素の寸法の関係などは、現実のものとは異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。また、以下の実施の形態の説明に用いる「上」、「上方」または「上部」、ならびに「下」、「下方」または「下部」はそれぞれ、半導体装置の基板の主面に対して直角に遠ざかる向き、ならびに基板の主面に近づく向きを示し、半導体装置の実装状態における上下方向とは必ずしも一致しない点にも留意する必要がある。
【００２１】
まず、本発明の実施の形態について説明するにあたり、本発明の理解を容易にするために、上述した課題を解決すべく本発明者が行った鋭意検討について説明する。まず、本発明者が鋭意検討を行う対象となった従来の窒化物半導体装置について説明する。
【００２２】
まず、本発明者が検討を行う対象とした従来の窒化物半導体装置としてのショットキーバリア（ＳＢＤ）について説明する。図１０は、検討対象としてのＳＢＤを示す模式的な断面図であり、図１１は、従来のＳＢＤにおける、順方向電流の順方向電圧依存性である順方向特性の一例を示すグラフである。
【００２３】
図１０に示すように、検討対象のＳＢＤ１００は、基板１０１上にバッファ層１０２が設けられて基体が構成されている。バッファ層１０２上には、アンドープの窒化ガリウム（ｕ−ＧａＮ）からなる電子走行層１０３、およびＡｌＧａＮからなる電子供給層１０４が順次積層されている。電子供給層１０４上には選択的に、ＧａＮからなるフィールドプレート層１０５、絶縁膜１０６、ならびにアノード電極１０７Ａおよびカソード電極１０７Ｃが設けられている。これらのフィールドプレート層１０５、絶縁膜１０６、アノード電極１０７Ａ、およびカソード電極１０７Ｃは、紙面に対して垂直方向に沿って延びた形状を有する。電子走行層１０３の電子供給層１０４との界面には、２次元電子ガス層（２ＤＥＧ層）Ａ，ａが生成されている。電子供給層１０４の上層にフィールドプレート層１０５が選択的に設けられていることにより、その下層の２ＤＥＧ層ａが２ＤＥＧ層Ａに比してキャリア濃度（２ＤＥＧ濃度）が低減されている。
【００２４】
本発明者の知見によれば、以上のように構成されたＧａＮを用いたＳＢＤ１００においては、図１１に示すような順方向特性を有する。すなわち、順方向電圧を０Ｖから増加させていくと、順方向電圧が１Ｖ程度の段階でしきい値電圧を超えて順方向電流が増加し始め、８Ｖ程度までは順方向電流が増加する。ところが、順方向電圧が８Ｖ程度を超えた段階で順方向電流が増加しなくなって飽和する。なお、図１１に示す順方向特性において、順方向電流は、ＳＢＤ１００の奥行き（紙面に垂直な方向）に沿った１ｍｍ辺りの順方向電流である。これがＳＢＤ１００単体の場合、順方向電流はたとえば４３Ａ程度で飽和する。このような順方向電流の飽和によって、順方向サージ耐量が制限されてしまう。
【００２５】
そこで本発明者は、上述したＳＢＤ１００において順方向サージ耐量を向上させるために、従来の炭化シリコン（ＳｉＣ）を用いたショットキーバリアダイオード（ＳｉＣ−ＳＢＤ）におけるサージ耐量を向上させるための技術について検討を行った。このＳｉＣ−ＳＢＤにおいては、サージ耐量を向上させるためにサージ電流の発生時にＰＮ接合からドリフト層に正孔（ホール）を供給する方法が採用されている。これにより、ＳｉＣ−ＳＢＤのドリフト層の抵抗を低下させて伝導度を変化させてサージ耐量を向上させている。具体的には、まず、ＳｉＣ−ＳＢＤにおいてサージ電流が発生すると、ＰＮ接合がオンすることでドリフト層にホールが供給される。このホールの供給によってよりドリフト層にホールが蓄積されて全体の抵抗が低下し、アノード電極とカソード電極との間に大きな順方向電流を流すことができるようになる。
【００２６】
ところが、ＳｉＣ−ＳＢＤにおいて有効であったサージ耐量の向上技術も、ＧａＮを用いたＳＢＤなどの窒化物半導体装置に適用することは困難であった。すなわち、上述したＳＢＤ１００は、チャネルとして２ＤＥＧを利用した横型の窒化物半導体装置である。このような窒化物半導体装置において、ＰＮ接合を形成するためにチャネルとなる２ＤＥＧの近傍にｐ型層を形成した場合、オン抵抗が増加する可能性がある。また、マグネシウム（Ｍｇ）などのｐ型不純物のＧａＮ層へのドーピング制御も困難であることから、良好な半導体層を得るのが難しいという問題もあった。
【００２７】
また、電子供給層１０４上に設けたフィールドプレート層１０５にｐ型不純物をドープすることによって、順方向サージ耐量を向上させる方法も提案されている（たとえば特許文献１）。しかしながら、本発明者がこの方法について検討を行ったところ、詳細は後述するが、フィールドプレート層１０５にｐ型不純物をドープしても、順方向サージ耐量を向上させることは困難であるという知見を得るに至った。
【００２８】
そこで、本発明者は改めて種々検討を行い、順方向サージ耐量を向上させるためには、順方向サージ電流が流れる際にチャネルとしての２ＤＥＧ層Ａ，ａの生成領域以外の領域に、順方向サージ電流が流れる電流経路を新たに設けるのが好ましいことを想起した。具体的には、本発明者は第１に、２ＤＥＧ層Ａ，ａの少なくとも一部を経由しつつも２ＤＥＧ層Ａ，ａ以外をも経由することで大電流を流すことができる電流経路を付与することを想起した。また、本発明者は第２に、２ＤＥＧ層Ａ，ａを一切経由することなく２ＤＥＧ層Ａ，ａとは別の経路に沿って大きな電流が流れる電流経路を付与する方法を想起した。また、このような電流経路は、たとえば順方向サージ電流などの、定常電流に比して大きな電流が流れる時にオンするように構成することが好ましいことも併せて想起した。
【００２９】
これらの方法によって、順方向サージ電流の発生時に、２ＤＥＧ層Ａ，ａ以外の部分に付与された電流経路に沿って順方向サージ電流が流れることになる。そのため、上述したＳＢＤ１００のような従来の窒化物半導体装置に比して、順方向サージ電流に対する耐量を向上でき、順方向サージ耐量を改善できる。以下に説明する実施の形態は、以上の鋭意検討に基づいて案出されたものである。
【００３０】
（実施の形態１）
まず、本発明の実施の形態１による窒化物半導体装置としてのショットキーバリアダイオード（ＳＢＤ）について説明する。図１は、この実施の形態１によるＳＢＤを示す模式的な断面図である。
【００３１】
図１に示すように、この実施の形態１によるＳＢＤ１０は、基板１１上に、バッファ層１２、電子走行層１３、および電子供給層１４が順次積層されている。また、電子供給層１４および電子走行層１３が部分的に除去されたリセス部１３ａに選択的に、ショットキー電極としてのアノード電極１７Ａが設けられている。電子供給層１４上のアノード電極１７Ａ側に選択的に、フィールドプレート層１５が設けられている。また、フィールドプレート層１５およびアノード電極１７Ａから離間した領域における、電子供給層１４および電子走行層１３が部分的に除去されたリセス部１３ｂに選択的に、オーミック電極としてのカソード電極１７Ｃが設けられている。そして、これらの電子供給層１４およびフィールドプレート層１５と、アノード電極１７Ａおよびカソード電極１７Ｃの少なくとも一部を覆うように、絶縁膜１６が設けられている。
【００３２】
基板１１は、たとえばシリコン（Ｓｉ）基板、ガリウム砒素（ＧａＡｓ）基板、ガリウムリン（ＧａＰ）基板、ＧａＮ基板、ＡｌＮ基板、炭化ケイ素（ＳｉＣ）基板、炭素（Ｃ）基板、またはサファイア（Ａｌ2Ｏ3）基板などからなる。バッファ層１２は、たとえばＡｌＧａＮ層、ＧａＮ層、またはＡｌＮ層などを複数積層させて、平均Ａｌ組成比をたとえば０．１５〜０．２５とした高抵抗層から構成される。なお、バッファ層１２にＣ、Ｆｅ、Ｍｇなどの不純物を添加することによって、バッファ層１２を半絶縁化させても良い。また、必要に応じて、窒化物半導体装置の構成に必要な種々の層を設けても良い。そして、これらの基板１１、バッファ層１２、および必要に応じたその他の層により窒化物半導体装置の基体が構成されている。
【００３３】
第１半導体層としての電子走行層１３は、膜厚がたとえば７００ｎｍ（０．７μｍ）のアンドープの窒化ガリウム（ｕ−ＧａＮ）から構成される。なお、電子走行層１３を構成する材料としてはＧａＮ以外の窒化物半導体材料を用いても良く、ＡｌＧａＮを用いる場合、そのＡｌ組成比は５％以下とするのが好ましい。
【００３４】
第２半導体層としての電子供給層１４は、Ａｌ組成比が異なりバンドギャップが異なる少なくとも２種類のＩＩＩ族窒化物半導体を複数層積層した超格子層から構成された超格子構造を有する。具体的に実施の形態１における電子供給層１４は、たとえば平均Ａｌ組成比ＸのＡｌXＧａ1-XＮの擬似混晶構造を有する。このＡｌXＧａ1-XＮの擬似混晶構造は、少なくとも２種類の互いに異なる極大Ａｌ組成比ｘ１または極小Ａｌ組成比ｘ２の種々の値をとるＡｌ組成比ｘのＡｌxＧａ1-xＮ層が複数積層されたＡｌＧａＮ超格子層から構成される。なお、Ａｌ組成比ｘについて、ｘ２＜Ｘ＜ｘ１である。また、電子供給層１４の平均Ａｌ組成比Ｘは、０＜Ｘ＜１を前提として、電子走行層１３との界面での２ＤＥＧ濃度が高い２ＤＥＧ層Ａにおいて所望の２ＤＥＧ濃度を得る必要性を考慮すると、１０％以上４０％以下（０．１≦Ｘ≦０．４）が好ましく、１５％以上３５％以下（０．１５≦Ｘ≦０．３５）がより好ましく、２０％以上３０％以下（０．２≦Ｘ≦０．３）がさらに好ましい。また、ＡｌxＧａ1-xＮ超格子層におけるシート抵抗の観点、さらにひずみに対して自由に積層できる格子緩和の観点からも、電子供給層１４の平均Ａｌ組成比Ｘは上述の範囲が好ましい。ここで、電子供給層１４のバンドギャップは、平均のバンドギャップであり、具体的には積層構造を構成する各半導体層の層厚比によって重み付け（積分）をしたバンドギャップの値である。そして、電子供給層１４は、その平均のバンドギャップが、電子走行層１３のバンドギャップよりも広くなるように構成されている。
【００３５】
また、電子供給層１４を構成するＡｌＧａＮ層のうち、極大Ａｌ組成比ｘ１のＡｌx1Ｇａ1-x1Ｎ層および極小Ａｌ組成比ｘ２のＡｌx2Ｇａ1-x2Ｎ層の膜厚としては、層状になる最低膜厚である２原子層以上、さらに所望の平均Ａｌ組成比Ｘによって２ＤＥＧ層Ａの電子の波動関数をしみ出させる必要がある観点から、具体的にはたとえば０．５ｎｍ以上４．０ｎｍ以下、好適には０．５ｎｍ以上３．５ｎｍ以下、より好適には０．５ｎｍ以上３．０ｎｍ以下とし、この実施の形態１においては、たとえばそれぞれ１．５ｎｍ程度にする。また、各ＡｌxＧａ1-xＮ層の膜厚は、ミスフィット転位を生じさせないために臨界膜厚以下にするのが好ましい。ＡｌxＧａ1-xＮ層の臨界膜厚は、具体的には、ＧａＮ層の格子定数に対してＡｌ組成比ｘが０．６の場合に５ｎｍ程度、Ａｌ組成比ｘが０．１の場合に１００ｎｍ程度である。なお、臨界膜厚は、積層構造において隣接する層に応じて異なる膜厚になることから、必ずしもこれらの膜厚に限定されない。そして、上述の条件に基づいて、各ＡｌxＧａ1-xＮ層の膜厚、ならびに層数または組数は、２ＤＥＧ層Ａの２ＤＥＧ濃度の設定濃度や窒化物半導体装置の設計に応じて適宜最適な値が選択される。この実施の形態１においては、２ＤＥＧ濃度がたとえば３×１０13ｃｍ-2未満になるように調整される。
【００３６】
また、電子供給層１４の膜厚の下限としては、電子供給層１４を極大Ａｌ組成比ｘ１のＡｌx1Ｇａ1-x1Ｎ層と極小Ａｌ組成比ｘ２のＡｌx2Ｇａ1-x2Ｎ層とが１組積層されたＡｌx1Ｇａ1-x1Ｎ／Ａｌx2Ｇａ1-x2Ｎ超格子層から構成することを考慮すると、２ｎｍ以上が好ましく、２ＤＥＧ層Ａの２ＤＥＧ濃度を増加させることを考慮すると、５ｎｍ以上が好ましく、１０ｎｍ以上がより好ましい。また、電子供給層１４の膜厚の上限としては、ミスフィット転位が生じない臨界膜厚以下が好ましく、オーミック接触の限界を考慮すると、１００ｎｍ以下、好適には５０ｎｍ以下、より好適には３０ｎｍ以下が好ましい。そして、この実施の形態１において、電子供給層１４の膜厚はたとえば２０ｎｍである。
【００３７】
また、電子供給層１４の上層に選択的に、第３半導体層としてのフィールドプレート層１５が設けられる。詳細は後述するが、フィールドプレート層１５は、順方向サージ電流を流すための電流経路の一部を構成する。また、フィールドプレート層１５は、平均的なバンドギャップが電子供給層１４の平均的なバンドギャップより狭い窒化物半導体、具体的にはＩｎuＡｌvＧａ1-u-vＮ層（０≦ｕ≦１、０≦ｖ≦１、０≦ｕ＋ｖ＜１）からなる。これにより、フィールドプレート層１５の下層の電子走行層１３に生じる２ＤＥＧの２ＤＥＧ濃度が、少なくとも２水準に変化されて低減される。また、フィールドプレート層１５は、たとえばｎ型不純物がドープされたｎ型半導体層からなる。この実施の形態１におけるフィールドプレート層１５は、たとえばｎ型不純物としてＳｉがドープされたＧａＮ層からなる。
【００３８】
上述した電子走行層１３、電子供給層１４、およびフィールドプレート層１５により、この実施の形態１における半導体積層体が構成される。なお、窒化物半導体装置の構成によって電子供給層１４の上層にエッチング犠牲層を設ける場合、半導体積層体を、電子走行層１３、電子供給層１４、エッチング犠牲層、およびフィールドプレート層１５から構成しても良い。また、電子供給層１４の最上層をエッチング犠牲層の代用とすることも可能である。
【００３９】
また、第１電極としてのアノード電極１７Ａは、アノード電極１７Ａの形成領域において、電子走行層１３の内部までリセスエッチングされたリセス部１３ａに選択的に設けられている。このアノード電極１７Ａは、たとえば下部電極層がＮｉ層で上部電極層がＡｕ層のＮｉ／Ａｕの積層構造を有する。これにより、アノード電極１７Ａは、フィールドプレート層１５の下層に発生した２ＤＥＧ層ａに対して側面からショットキー接触する。なお、アノード電極１７Ａは、電子供給層１４上に設けることも可能である。この場合、アノード電極１７Ａは、電子走行層１３に発生した２ＤＥＧ層Ａと電子供給層１４を介してショットキー接触する。
【００４０】
また、アノード電極１７Ａは、フィールドプレート層１５上に乗り上げて少なくとも１段の段差を形成しているとともに、段差状に形成された絶縁膜１６の上層にカソード電極１７Ｃ側に向かってせり出すように延伸している。この実施の形態１においてアノード電極１７Ａは、フィールドプレート層１５の側面および上面の一部に接触して設けられている。この実施の形態１においては、アノード電極１７Ａに多段の段差を有する形状、たとえば２段の段差状にフィールドプレート部が設けられる。
【００４１】
また、第２電極としてのカソード電極１７Ｃは、カソード電極１７Ｃの形成領域において、電子走行層１３までリセスエッチングされたリセス部１３ｂに選択的に設けられている。このカソード電極１７Ｃは、たとえば下部電極層がＴｉ層で上部電極層がＡｌ層のＴｉ／Ａｌの積層構造を有する。これにより、カソード電極１７Ｃは、電子供給層１４の下層に発生した２ＤＥＧ層Ａに対して側面からオーミック接触する。なお、カソード電極１７Ｃは、電子供給層１４上に設けることも可能である。この場合、カソード電極１７Ｃは、電子走行層１３に発生した２ＤＥＧ層Ａと電子供給層１４を介してオーミック接触する。
【００４２】
また、絶縁膜１６は、主に、電子供給層１４、フィールドプレート層１５、およびカソード電極１７Ｃの表面を保護する。絶縁膜１６は、たとえば酸化シリコン（ＳｉＯ2）からなるが、その他の材料、具体的にはたとえば窒化シリコン（ＳｉＮx）や酸化アルミニウム（Ａｌ2Ｏ3：アルミナ）などから構成しても良く、複数種類の材料を適宜組み合せたり、順次積層させたりして構成しても良い。以上により、実施の形態１によるＳＢＤ１０が構成されている。
【００４３】
次に、上述のように構成されたＳＢＤ１０におけるフィールドプレート層１５について説明する。上述したように、この実施の形態１におけるフィールドプレート層１５は、ｎ型不純物がドープされたｎ型半導体層から構成されている。ここで、ｎ型不純物としてはたとえば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、テルル（Ｔｅ）、硫黄（Ｓ）および酸素（Ｏ）などを挙げることができる。
【００４４】
まず、本発明者は、順方向電圧を５Ｖとした場合のフィールドプレート層１５における電子濃度分布および正孔濃度分布を導出した。その結果、フィールドプレート層１５を、不純物がドープされていないｉ−ＧａＮから構成した場合、順方向電圧の増加に伴ってフィールドプレート層１５に正孔（ホール）が生じ、この正孔が２ＤＥＧ層Ａ、ａに注入されることが判明した。２ＤＥＧ層Ａ，ａに正孔が注入されると、フィールドプレート層１５の端部の下層の領域における２ＤＥＧ濃度Ｎｓが減少し、アクセス抵抗が増加して順方向電流が大きく増加しないと考えられる。また、この場合、チャネル抵抗も増加するため、アノード電極１７Ａの部分が発熱するという問題も生じる。これに対し、ｎ型不純物を所定の不純物濃度以上にドープしたフィールドプレート層１５においては、正孔が蓄積されないことから、アクセス抵抗が増加しないことも確認された。その上、順方向電流は２ＤＥＧ層Ａ，ａの少なくとも一部通過しつつフィールドプレート層１５にも流れるため、従来のＳＢＤにおける順方向電流に関する飽和電流を極めて大きくできる。なお、順方向電圧が５Ｖ程度の場合においては、ｎ型不純物濃度が１０18ｃｍ-3オーダー程度までの範囲において順方向電流に差がほとんど生じないことも確認された。
【００４５】
さらに、本発明者は、順方向電圧を１０Ｖとした場合におけるフィールドプレート層１５の電子濃度分布および正孔濃度分布を導出した。そして、本発明者は、順方向電圧が５Ｖの場合とは異なり、フィールドプレート層１５をｉ−ＧａＮから構成した場合と、ｎ型不純物を３．０×１０17ｃｍ-3の不純物濃度でドープした場合とにおいて、正孔濃度分布に差が生じることを確認した。具体的には、本発明者は、ｎ型不純物濃度Ｎｄを３．０×１０17ｃｍ-3にすると、フィールドプレート層１５のカソード電極１７Ｃ側端部の近傍に正孔が蓄積することを確認した。
【００４６】
以上の検討に基づいて、本発明者は、ｎ型不純物を種々の不純物濃度Ｎｄとしてフィールドプレート層１５に関する種々の実験を行った。図２は、フィールドプレート層１５に不純物をドープしない場合およびｎ型不純物をドープした場合のＳＢＤ１０における、順方向電流の順方向電圧依存性を示すグラフである。また、図３は、フィールドプレート層１５に不純物をドープしない場合およびｐ型不純物をドープした場合のＳＢＤ１０における、順方向電流の順方向電圧依存性を示すグラフである。なお、以下の図面において、αＥ＋βの記載は、α×１０＋βを意味する。
【００４７】
図２から、フィールドプレート層１５に不純物をドープしていない場合（図２中、実線）およびｎ型不純物をドープしている場合のいずれの場合においても、順方向電圧の増加に伴って、ＳＢＤ１０に流れる順方向電流が増加するのが分かる。また、ｎ型不純物濃度Ｎｄが３．０×１０17ｃｍ-3の場合（図２中、２点鎖線）、順方向電流はｎ型不純物をドープしていない場合に比して小さくなることが分かる。すなわち、フィールドプレート層１５にドープするｎ型不純物の不純物濃度Ｎｄを３．０×１０17ｃｍ-3以下にすると、順方向電圧の増加に伴って増加する順方向電流が、ｎ型不純物をドープしていない場合に比して小さくなる。また、図２から、ｎ型不純物濃度Ｎｄが６．０×１０17ｃｍ-3の場合（図２中、点線）、順方向電圧が１６Ｖ以上になると、順方向電流はｎ型不純物をドープしていない場合に比して大きくなることが分かる。
【００４８】
同様に、ｎ型不純物濃度Ｎｄが１．５×１０18ｃｍ-3の場合（図２中、一点二短鎖線）には、順方向電圧が１１Ｖ以上になると、順方向電流はｎ型不純物をドープしていない場合に比して大きくなることが分かる。さらに、ｎ型不純物濃度Ｎｄが３．０×１０18ｃｍ-3の場合（図２中、破線）および３．０×１０19ｃｍ-3の場合（図２中、一点鎖線）においては、順方向電圧の大きさに関わらず、順方向電流はｎ型不純物をドープしていない場合に比して増加することが分かる。以上から、フィールドプレート層１５のｎ型不純物濃度Ｎｄを３．０×１０17ｃｍ-3より大きく、好適には６．０×１０17ｃｍ-3以上、より好適には１．５×１０18ｃｍ-3以上にすることによって、ＳＢＤ１０において順方向サージ電流が流れる際の電流量を増加させることができる。また、本発明者は、フィールドプレート層１５をＧａＮ以外のＩｎuＡｌvＧａ1-u-vＮ層（０≦ｕ≦１、０≦ｖ≦１、０≦ｕ＋ｖ＜１）から構成した場合においても、上述した傾向と同様の傾向を示すことを確認した。
【００４９】
すなわち、フィールドプレート層１５にドープされているｎ型不純物の不純物濃度Ｎｄは、ＳＢＤ１０の順方向特性の観点から、３．０×１０17ｃｍ-3よりも大きいことが必要であり、さらに順方向サージ電流が大きな電流であることを考慮すると６．０×１０17ｃｍ-3以上が好ましい。一方、フィールドプレート層１５のｎ型不純物濃度Ｎｄは、フィールドプレート層１５を構成する窒化物半導体の結晶性を所望の結晶性状にする観点から、３．０×１０19ｃｍ-3以下が必要であり、１．０×１０19ｃｍ-3以下がより好ましい。すなわち、フィールドプレート層１５にドープされているｎ型不純物の不純物濃度Ｎｄにおいては、以下の（１）式が成立するのが好ましい。
３．０×１０17ｃｍ-3＜Ｎｄ≦３．０×１０19ｃｍ-3  ……（１）
【００５０】
他方、図３から、上述した図２と同様にＳＢＤ１０におけるフィールドプレート層１５に不純物をドープしていない場合（図３中、実線）、順方向電圧の増加に伴い順方向電流が増加するのに対し、ｐ型不純物をドープすると、順方向電流が飽和することが分かる。すなわち、フィールドプレート層１５に、不純物濃度Ｎｄが３．０×１０18ｃｍ-3となる高濃度でｐ型不純物をドープした場合（図３中、破線）、順方向電流は、順方向電圧が１０Ｖ程度になるまでは不純物をドープしていない場合と同様に増加するが、１０Ｖ程度を超えると減少してしまう。また、ｐ型不純物をドープしていない場合に比して順方向電流が大きくなることもない。さらに、フィールドプレート層１５に、不純物濃度Ｎｄが３．０×１０19ｃｍ-3とさらに高濃度にｐ型不純物をドープした場合（図３中、一点鎖線）、順方向電流は、順方向電圧が７Ｖ程度になるまでは不純物をドープしていない場合と同様に増加するが、７Ｖ程度を超えると急激に減少してしまう。これらのことから、フィールドプレート層１５にｐ型不純物をドープした場合、ＳＢＤ１０における順方向サージ電流の発生時において、順方向電流がほとんど流れないことが分かる。本発明者の検討によれば、フィールドプレート層１５にｐ型不純物をドープしても順方向電圧の増加に伴って順方向電流が増加しないのは、ｐ型不純物をドープしても伝導度が変化せずにオン抵抗が増加して、順方向電流の増加に寄与しないことが原因である。これにより、上述した特許文献１などに記載された、フィールドプレート層にｐ型不純物をドープする技術では、順方向サージ耐量を改善できないことが分かる。
【００５１】
また、図１に示すフィールドプレート層１５の膜厚は、ＳＢＤ１０に順方向サージ電流が流れた場合に、順方向サージ電流をフィールドプレート層１５の一部、たとえば上部を通じて効率良く流すためには、２０ｎｍより大きく２００ｎｍ以下とするのが好ましい。一方、フィールドプレート層１５の下層における電子走行層１３に生じる２ＤＥＧの２ＤＥＧ濃度は、フィールドプレート層１５の膜厚が大きいほど低下する。そのため、２ＤＥＧ層ａの２ＤＥＧ濃度をたとえば７×１０12ｃｍ-2以下とするためにも、フィールドプレート層１５の膜厚は２０ｎｍより大きく２００ｎｍ以下にするのが好ましい。これにより、２ＤＥＧ層ａの２ＤＥＧ濃度は、２ＤＥＧ層Ａにおける２ＤＥＧ濃度よりも低減される。なお、２ＤＥＧ層Ａの２ＤＥＧ濃度としては、７×１０12ｃｍ-2より高いのが好ましい。また、フィールドプレート層１５の膜厚を２０ｎｍ以下にすると、リークを抑制できない可能性が生じる。他方、フィールドプレート層１５の膜厚を３００ｎｍ以上にすると、不純物濃度を１×１０18ｃｍ-3以上にした場合にリークが増大する可能性が生じる。さらに、フィールドプレート層１５の膜厚は、成長とエッチングを用いた膜厚制御により２ＤＥＧ濃度の制御が容易になる２０ｎｍ以上１００ｎｍ以下がより好ましく、膜厚のばらつきによる２ＤＥＧ濃度のばらつきを受けにくくなる２５ｎｍ以上８０ｎｍ以下がさらに好ましい。ここで、この実施の形態１においてフィールドプレート層１５の膜厚は、たとえば３０ｎｍである。
【００５２】
以上のようにフィールドプレート層１５を構成することにより、ＳＢＤ１０に順方向サージ電流が流れた場合において、順方向サージ電流は、電子走行層１３の２ＤＥＧ層Ａ、およびフィールドプレート層１５のたとえば上部を流れる。すなわち、順方向サージ電流が発生した時には、２ＤＥＧ層Ａおよびフィールドプレート層１５の部分からなる電流経路がオンされて、この電流経路に順方向サージ電流が流れる。他方、通常の順方向電流が流れる定常状態において順方向電流は、２ＤＥＧ層Ａを通じて流れるとともに飽和もしないため、フィールドプレート層１５の部分に流れない。すなわち、順方向サージ電流を流す電流経路はオフになる。
【００５３】
また、ＳＢＤ１０に逆バイアスを印加した場合にフィールドプレート層１５が全空乏化するように構成することによって、ＳＢＤ１０の耐圧の低下も抑制できる。すなわち、フィールドプレート層１５にドープするｎ型不純物のドープ量（不純物濃度Ｎｄ）は、ＳＢＤ１０に逆バイアスを印加した際に全空乏する程度にするのが望ましい。換言すると、ＳＢＤ１０に逆バイアスを印加した際の空乏化の割合によって、ｎ型不純物の最大の不純物濃度（ドーピング濃度）を決定できる。図４は、フィールドプレート層１５にｎ型不純物を種々の不純物濃度でドープした場合において、ＳＢＤ１０に逆バイアスを印加した際の空乏層幅の印加電圧（Ｖ）依存性を示すグラフである。
【００５４】
図４から、ＳＢＤ１０に逆バイアスを印加した場合においては、逆バイアスの増加に伴ってフィールドプレート層１５の空乏層幅も単調増加していることが分かる。また、図４から、ｎ型不純物濃度Ｎｄが増加するのに伴って、フィールドプレート層１５の空乏層幅が減少し、不純物濃度Ｎｄが３．０×１０19ｃｍ-3の場合において、空乏層幅が最も小さくなることが分かる。この場合、ｎ型不純物濃度Ｎｄを３．０×１０19ｃｍ-3とした場合においても、フィールドプレート層１５の膜厚を５０ｎｍ以下にすることにより、逆バイアスを印加した際に、フィールドプレート層１５は全空乏化できる。そのため、図４から、ｎ型不純物を、順方向サージ耐量の改善に必要な不純物濃度でドープした場合であっても、ＳＢＤ１０における耐圧の低下を抑制することができることが分かる。さらに、本発明者の検討によれば、フィールドプレート層１５にドープされるｎ型不純物の不純物濃度Ｎｄを１×１０18ｃｍ-3以上、好適には１．５×１０18ｃｍ-3以上にしたとしても、ＳＢＤ１０に対して逆バイアスを印加した時の逆方向特性の悪化が抑制できる。すなわちＳＢＤ１０の耐圧の低下を招くことなく、フィールドプレート層１５に順方向サージ電流を流すことができる。
【００５５】
また、フィールドプレート層１５は、アノード電極１７Ａとカソード電極１７Ｃとの間のリークを低減するために、カソード電極１７Ｃと離間して設けられている。すなわち、電子供給層１４の上層において、フィールドプレート層１５のアノード電極１７Ａとカソード電極１７Ｃとの間隔方向（以下、水平方向）に沿った長さＬFPは、アノード電極１７Ａの電子供給層１４に接した部分のカソード電極１７Ｃ側端部と、カソード電極１７Ｃのアノード電極１７Ａ側端部との間隔ＬAC（以下、カソード−アノード間距離ＬAC）よりも小さい（ＬFP＜ＬAC）。
【００５６】
ここで、図５は、カソード−アノード間距離ＬACが１４．５μｍ程度のＳＢＤ１０の耐圧におけるフィールドプレート層１５の長さ（フィールドプレート長）ＬFP依存性を示すグラフである。図５から、ＳＢＤ１０の耐圧を所定の耐圧以上、具体的にはたとえば７００Ｖ以上の耐圧に確保する観点から、フィールドプレート層１５の長さＬFPは、カソード−アノード間距離ＬACの１／２以下程度（ＬFP≦ＬAC／２）が好ましいことが分かる。具体的にカソード−アノード間距離ＬACが１４．５μｍ程度である場合、フィールドプレート層１５の長さＬFPは７μｍ以下程度とするのが好ましい。また、電子供給層１４における電界集中を緩和する観点からは、図１に示すフィールドプレート層１５のカソード電極１７Ｃ側端部とアノード電極１７Ａのフィールドプレート部のカソード電極１７Ｃ側端部との間の水平方向に沿った間隔は、１μｍ以上にするのが好ましい。これにより、電子供給層１４において電界集中点が分散されて電界が緩和でき、耐圧を向上できる。
【００５７】
以上説明した本発明の実施の形態１によれば、ＳＢＤ１０において、膜厚が２０ｎｍより大きく２００ｎｍ以下のフィールドプレート層１５が設けられ、このフィールドプレート層１５に、３．０×１０17ｃｍ-3より大きく３．０×１０19ｃｍ-3以下の不純物濃度Ｎｄのｎ型不純物をドープしている。これにより、ＳＢＤ１０に順方向サージ電流などの過大な順方向電流が流れた場合であっても、この過大な順方向電流を流して、いわゆる抜くことができる電流経路を、２ＤＥＧ層Ａおよびフィールドプレート層１５を含む領域で確保できるので、ＳＢＤ１０において、順方向サージ耐量などの過大な順方向電流に対する耐量を向上できる。また、ＳＢＤ１０に逆バイアスを印加した際にフィールドプレート層１５を全空乏化できるので耐圧の低下も抑制されるとともに、フィールドプレート層１５をカソード電極１７Ｃと離間させていることにより、リーク電流も抑制できる。
【００５８】
（実施の形態２）
次に、本発明の実施の形態２による窒化物半導体装置について説明する。図６は、この実施の形態２による窒化物半導体装置であるＳＢＤ２０を示す模式的な断面図である。
【００５９】
図６に示すように、実施の形態２によるＳＢＤ２０においては、実施の形態１と同様に、基板１１上に、バッファ層１２、電子走行層１３、および電子供給層１４が順次積層されている。また、電子供給層１４上に選択的にたとえばｕ−ＧａＮからなるフィールドプレート層１５が設けられている。また、アノード形成領域およびカソード形成領域にはそれぞれ、電子走行層１３までリセスエッチングされたリセス部１３ａ，１３ｂが形成されている。そして、リセス部１３ａ上にアノード電極１７Ａが設けられているとともに、リセス部１３ｂ上にカソード電極１７Ｃが設けられている。また、アノード電極１７Ａは、絶縁膜１６にアノード電極１７Ａの一部が乗り上げた、フィールドプレート構造を有する。
【００６０】
また、この実施の形態２によるＳＢＤ２０においては、実施の形態１と異なり、電子走行層１３上に、アノード電極１７Ａと離間または接触して選択的に、ｐ型不純物がドープされたｐ型半導体層としてのたとえばｐ−ＧａＮ層からなる接合層２１が設けられている。第４半導体層としての接合層２１には、たとえば、マグネシウム（Ｍｇ）などのｐ型不純物が、１．０×１０17ｃｍ-3以上３．０×１０19ｃｍ-3以下、具体的にはたとえば１．０×１０19ｃｍ-3の不純物濃度でドープされている。また、接合層２１は接地されているとともにアノード電極１７Ａと電気的に接続されている。また、カソード電極１７Ｃは外部電源２２に接続されて負の電位に設定されている。その他の構成は、実施の形態１と同様であるので、説明を省略する。以上により、実施の形態２によるＳＢＤ２０が構成されている。
【００６１】
この実施の形態２によるＳＢＤ２０においては、電子走行層１３上に接合層２１が設けられていることにより、接合層２１と電子走行層１３とによってＰＮ接合が形成される。また、接合層２１がアノード電極１７Ａと短絡していることにより、順方向サージ電流の発生時に接合層２１から電子走行層１３に正孔が注入される。この正孔の注入によって、電子走行層１３の接合層２１の下層の領域における伝導度が増加して、接合層２１の下層の領域における抵抗が低下する。これにより、図６中矢印に示すように、順方向サージ電流は、アノード電極１７Ａから接合層２１を介して、少なくとも２ＤＥＧ層Ａ，ａ以外の抵抗が減少した領域を含む電流経路をなす電子走行層１３を通過し、カソード電極１７Ｃに流入する。そのため、順方向サージ電流の発生時においては、順方向サージ電流を電子走行層１３における２ＤＥＧ層Ａ，ａ以外の領域に流すことができる。
【００６２】
以上説明した実施の形態２によれば、電子走行層１３の上層に選択的に、アノード電極１７Ａと短絡した接合層２１を設けていることにより、順方向サージ電流などの過大な順方向電流の発生時にのみ、電子走行層１３における接合層２１の下層の領域の抵抗を低減して、電子走行層１３内における２ＤＥＧ層Ａ，ａ以外の領域を通じて順方向電流を流すことができるので、実施の形態１と同様の効果を得ることができる。
【００６３】
（実施の形態３）
次に、本発明の実施の形態３による窒化物半導体装置について説明する。図７は、この実施の形態３による窒化物半導体装置であるＳＢＤ３０を示す模式的な断面図である。
【００６４】
図７に示すように、実施の形態３によるＳＢＤ３０においては、基板１１上に、バッファ層１２、ドリフト層３１、ｕ−ＧａＮ層からなる電子走行層３２、および電子供給層１４が順次積層されている。また、電子供給層１４の上層に選択的にｕ−ＧａＮ層からなるフィールドプレート層１５が設けられている。また、第６半導体層としてのドリフト層３１は、不純物濃度がたとえば１．０×１０16ｃｍ-3以下で膜厚が４００ｎｍ程度の電子走行層３２に比して、高濃度にｎ型不純物がドープされたＡｌzＧａ1-zＮ層（０≦ｚ＜０．０５）から構成される。また、ドリフト層３１の膜厚は、膜厚が大きすぎるとＳＢＤ３０において所望とする耐圧が維持できないため、５００ｎｍ以下が好ましい。他方、ドリフト層３１の膜厚が小さすぎると、ドリフト層３１の抵抗が増加して、後述する順方向サージ電流などの大きな順方向電流の発生時における電流経路の一部として機能しない可能性があることから、ドリフト層３１の膜厚は、１００ｎｍ以上が好ましい。また、ドリフト層３１の抵抗を低減するために、必要に応じてｎ型不純物のドーピング濃度を増加させることも可能である。そして、この実施の形態３においてドリフト層３１は、たとえばＡｌ組成比ｚが０で膜厚が５００ｎｍ程度のＧａＮ層から構成される。
【００６５】
また、ＳＢＤ３０のアノード形成領域においては、電子走行層３２までリセスエッチングされて形成されたリセス部３２ａが形成されている。リセス部３２ａ内には、ｐ型不純物が高濃度にドープされたｐ+−ＧａＮ層からなる接合層３３が埋め込まれている。ここで、第５半導体層としての接合層３３におけるｐ型不純物濃度は、接合層３３の下層の電子走行層３２に正孔（ホール）を十分に注入するために、１×１０18ｃｍ-3以上が好ましく、結晶性の悪化を抑制するためには３×１０19ｃｍ-3以下が好ましい。この実施の形態３において、接合層３３におけるｐ型不純物濃度は、たとえば３．０×１０19ｃｍ-3である。また、このリセス部３２ａの形成領域における電子走行層３２の膜厚、すなわち接合層３３の下層の電子走行層３２の膜厚は、少数キャリアである正孔の拡散長に基づいて決定される。この実施の形態３における接合層３３の下層の電子走行層３２の膜厚は、たとえば３００ｎｍ以下、好適には１５０ｎｍ以下である。また、リセス部３２ａに埋め込まれた接合層３３の上層には、アノード電極３５Ａが設けられている。アノード電極３５Ａは、側面から２ＤＥＧ層ａとショットキー接触している。また、アノード電極３５Ａは、実施の形態１と同様に、カソード電極３５Ｃ側に延伸してフィールドプレート層１５および絶縁膜１６の上層において段差状に乗り上げたフィールドプレート部を有する。
【００６６】
一方、ＳＢＤ３０のカソードの形成領域においては、電子走行層３２の下層のドリフト層３１までリセスエッチングされて形成されたリセス部３１ａが形成されている。このリセス部３１ａにコンタクト層３４が形成されている。コンタクト層３４は、たとえばＳｉ、Ｓ、Ｓｅ、Ｔｅ、Ｏなどのｎ型不純物が１×１０19ｃｍ-3程度の高濃度にドープされたＧａＮ（ｎ＋−ＧａＮ）などの導電材料から構成される。なお、コンタクト層３４は、電子走行層３２およびドリフト層３１におけるカソードの形成領域の少なくとも一部に対して、選択的にｎ型不純物をドープすることによって形成することも可能である。そして、コンタクト層３４の上層に、コンタクト層３４と導通してカソード電極３５Ｃが設けられている。カソード電極３５Ｃは、側面において２ＤＥＧ層Ａとオーミック接触しているとともに、コンタクト層３４を通じてドリフト層３１と電気的に接続されている。その他の構成については、実施の形態１，２と同様なので、その説明を省略する。
【００６７】
この実施の形態３によるＳＢＤ３０においては、アノード電極３５Ａと電子走行層３２との間に接合層３３が設けられていることにより、接合層３３と電子走行層３２とによってＰＮ接合が形成される。そして、順方向サージ電流などの発生時においては、接合層３３から電子走行層３２に正孔が注入される。この正孔の注入によって、接合層３３の下層の領域における電子走行層３２の伝導度が増加して、この領域の抵抗が選択的に低下される。なお、接合層３３の下層の領域以外の領域には正孔が拡散しないため、この領域以外の抵抗の低下は生じない。これにより、図７中矢印に示すように、順方向サージ電流は、アノード電極３５Ａから下層の接合層３３および電子走行層３２を介して、ドリフト層３１に流れる。そして、順方向サージ電流は、ドリフト層３１内を流れてコンタクト層３４を通じてカソード電極３５Ｃに流入する。すなわち、アノード電極３５Ａの下層の接合層３３および電子走行層３２、ドリフト層３１、およびコンタクト層３４によって、順方向サージ電流を流す電流経路が構成される。これにより、順方向サージ電流を２ＤＥＧ層Ａ，ａ以外の領域に流すことができる。
【００６８】
また、本発明者は、上述した実施の形態３によるＳＢＤ３０において、ドリフト層３１にドープされるｎ型不純物の不純物濃度Ｎｄについて検討を行った。図８は、この実施の形態３によるＳＢＤ３０における順方向電流の順方向電圧依存性、すなわち順方向特性を示すグラフである。図８から、ドリフト層３１を、ｎ型不純物がドープされていないｉ−ＧａＮ層から構成した場合、順方向電圧の増加に伴って順方向電流も増加するが、順方向電圧が１０Ｖの場合に順方向電流は０．１３Ａ／ｍｍ程度である。これに対し、ｎ型不純物の不純物濃度が１．０×１０17ｃｍ-3であるドリフト層３１においては、順方向電圧が１０Ｖの場合において、順方向電流が約２．２倍の０．２９Ａ／ｍｍ程度まで増加することが分かる。同様に、ドリフト層３１のｎ型不純物の不純物濃度を、４．０×１０17ｃｍ-3とした場合には、順方向電流が約４．８倍の０．６２Ａ／ｍｍ程度まで増加し、１．０×１０18ｃｍ-3とした場合には、順方向電流が約７．５倍の０．９８Ａ／ｍｍ程度まで増加することが分かる。すなわち、ドリフト層３１においては、ｎ型不純物の不純物濃度、すなわち電子濃度を増加させることによって、ドリフト層３１におけるオン抵抗が低減するので順方向電流を増加させることが可能になる。なお、ドリフト層３１における電子移動度はたとえば３００〜４００ｃｍ2／Ｖｓである。これによって、順方向サージ電流の発生時に、ドリフト層３１を、順方向サージ電流を抜く電流経路の一部にすることができる。
【００６９】
また、ドリフト層３１におけるｎ型不純物の不純物濃度が大きすぎると、空乏層が広がらなくなってしまい、等電位面としてドリフト層３１や電子走行層３２のアノード電極１７Ａ側の領域において電界を強めることになる。そのため、ドリフト層３１におけるｎ型不純物の不純物濃度の最大値は、ＳＢＤ３０に逆バイアスを印加した際にドリフト層３１が空乏化する最大値から決定される。図９は、ドリフト層３１における空乏層幅の逆バイアス依存性を示すグラフである。なお、図９におけるドリフト層３１の空乏層幅は、たとえばアノード−カソード間距離が１０μｍ以上、たとえば１４．５μｍ程度のＳＢＤ３０における水平方向に沿って空乏化する距離である。また、図９において矢印位置は、逆バイアスを６００Ｖとした場合におけるドリフト層３１に印加される電圧（３００Ｖ程度）である。
【００７０】
図９から、ｎ型不純物濃度Ｎｄが１．０×１０18ｃｍ-3の場合には、空乏層幅が５０００ｎｍ（５μｍ）程度であることが分かる。同様に、ｎ型不純物濃度Ｎｄが４．０×１０17ｃｍ-3の場合には、空乏層幅が９０００ｎｍ（９μｍ）程度、ｎ型不純物濃度Ｎｄが１．０×１０17ｃｍ-3の場合には、空乏層幅が１７５００ｎｍ（１７．５μｍ）程度にまでなることが分かる。すなわち、ドリフト層３１のｎ型不純物濃度を、好適には１．０×１０17ｃｍ-3以上１．０×１０18ｃｍ-3以下の範囲内にすることで、ＳＢＤ３０に逆バイアスを印加した際にドリフト層３１を全空乏化できるので、ＳＢＤ３０における耐圧の低下を抑制できる。
【００７１】
以上説明した実施の形態３によれば、アノード電極３５Ａと電子走行層３２との間に接合層３３を介しているとともに、ドリフト層３１を設けていることにより、順方向サージ電流の発生時に、接合層３３の下層の電子走行層３２の抵抗を下げることができる。また、ＧａＮ層における少数キャリアの拡散長は１５０〜３００ｎｍ程度である。そこで、接合層３３の下層の領域における電子走行層３２の膜厚を３００ｎｍ以下にする。これにより、順方向サージ電流が発生した時のみ、ＰＮ接合がオンされて、アノード電極３５Ａ、接合層３３、電子走行層３２、およびドリフト層３１が接続されることで電流経路がオンされる。これによって、順方向サージ電流の発生時にのみ２ＤＥＧ層Ａ，ａ以外の領域を通じて順方向サージ電流を流すことができるので、実施の形態１，２と同様の効果を得ることができる。
【００７２】
以上、本発明の実施の形態について具体的に説明したが、本発明は、上述の実施の形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。たとえば、上述の実施の形態において挙げた数値はあくまでも例に過ぎず、必要に応じてこれと異なる数値を用いても良い。また、上述の実施の形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。
【００７３】
たとえば、上述の実施の形態においては、電子供給層をＡｌＧａＮ超格子層としているが、ＡｌＧａＮ超格子層以外にも、複数のＩｎuＡｌvＧａ1-u-vＮ層（０≦ｕ＜１、０＜ｖ≦１、０＜ｕ＋ｖ＜１）を積層させて超格子層としたＩｎＡｌＧａＮ超格子層を採用することも可能である。また、上述の実施の形態において説明した以外にも、半導体装置における所望の特性に基づいた構造設計に応じて、電子供給層１４に本発明の範囲に属する種々の擬似混晶構造を採用することが可能である。
【００７４】
また、上述の実施の形態においては、絶縁膜１６の材料としてＳｉＯ2を用いているが、必ずしもこれに限定されるものではない。具体的に絶縁膜１６の材料として、ＡｌＮ、Ａｌ2Ｏ3、ＳｉＮx、酸化ガリウム（Ｇａ2Ｏ3）、酸化タンタル（ＴａＯ3）、または酸窒化シリコン（ＳｉＯＮ）を採用することも可能である。
【００７５】
また、ダイオードのアノード電極の下部電極層は、電子供給層を介して２ＤＥＧ層とショットキー接触する電極である。そのため、上述したニッケル（Ｎｉ）やチタン（Ｔｉ）以外にも、たとえば白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）のうち少なくとも１つを含む金属膜、または、Ｔｉ、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ａｕ、Ａｇ、Ｃｕ、Ｔａ、Ａｌのうち少なくとも１つを含む合金よりなる金属膜のうち、少なくとも１つを含む金属膜、または、Ｔｉ、Ｗ、Ｔａのうち少なくとも１つを含む窒化物合金からなる金属膜など、上記条件を満たす金属材料であれば種々のものを用いても良い。また、ダイオードのアノード電極の上部電極層は、下部電極層より仕事関数の小さい金属からなり、この条件を満たす金属材料であれば種々のものを用いても良い。
【００７６】
また、ダイオードのカソード電極の下部電極層は、電子供給層を介して２ＤＥＧ層とオーミック接触する電極、または接触抵抗が十分に小さい電極である。ただし、本発明ではこれに限定されず、たとえばＴｉ、Ａｌ、シリコン（Ｓｉ）、鉛（Ｐｂ）、クロム（Ｃｒ）、Ｉｎ、Ｔａのうち少なくとも１つを含む金属膜、Ｔｉ、Ａｌ、Ｓｉ、Ｐｂ、Ｃｒ、Ｉｎ、Ｔａのうち少なくとも１つを含む合金よりなる金属膜、または、Ｔｉ、Ａｌ、Ｓｉ、Ｔａのうち少なくとも１つを含むシリサイド合金よりなる金属膜、または、Ｔｉ、Ｗ、Ｔａのうち少なくとも１つを含む窒化物合金よりなる金属膜などのうち、少なくとも１つを含む金属膜など、上記条件を満たす金属材料であれば如何なるものを用いても良い。
【００７７】
また、上述の実施の形態においては、電子走行層までエッチングして電子走行層のリセス部上に電極を形成しているが、必ずしもこれらに限定されるものではない。具体的には、電子走行層、電子供給層、およびエッチング犠牲層、さらに半導体層またはフィールドプレート層を含み、必要に応じてその他の層を含む半導体積層体のうちの少なくとも１層の上に電極を設けることが可能である。すなわち、半導体積層体を構成するその他の層の上に電極を設けても良い。具体的には、電子供給層の表面に、絶縁層、フィールドプレート層などの窒化物系半導体層、またはこれらの積層膜を介して、アノード電極またはカソード電極を設けることも可能である。
【００７８】
また、上述した実施の形態においては、電子供給層１４上にエッチング犠牲層を設けていないが、必要に応じて、電子供給層１４上に、電子供給層１４の平均Ａｌ組成比Ｘより大きく、好適にはＡｌ組成比Ｙが４０％以上のＡｌYＧａ1-YＮからなるエッチング犠牲層を設けることも可能である。この場合、エッチング犠牲層であるＡｌYＧａ1-YＮ層上に形成される半導体層のＡｌ組成比が０または極めて小さい材料の場合、エッチングレートがエッチング犠牲層の約２５倍以上と極めて大きくできる。また、エッチング犠牲層の膜厚は、エッチング速度の制御によって精密に制御できる膜厚以上のたとえば１ｎｍ以上、より好適には２ｎｍ以上が好ましく、結晶性の悪化を抑制できる１２ｎｍ以下が好ましい。
【符号の説明】
【００７９】
１０，２０，３０  ショットキーバリアダイオード（ＳＢＤ）
１１  基板
１２  バッファ層
１３，３２  電子走行層
１３ａ，１３ｂ，３１ａ，３２ａ  リセス部
１４  電子供給層
１５  フィールドプレート層
１６  絶縁膜
１７Ａ，３５Ａ  アノード電極
１７Ｃ，３５Ｃ  カソード電極
２１，３３  接合層
２２  外部電源
３１  ドリフト層
３４  コンタクト層
【図１】
2015198175.tif 000003
【図２】
2015198175.tif 000004
【図３】
2015198175.tif 000005
【図４】
2015198175.tif 000006
【図５】
2015198175.tif 000007
【図６】
2015198175.tif 000008
【図７】
2015198175.tif 000009
【図８】
2015198175.tif 000010
【図９】
2015198175.tif 000011
【図１０】
2015198175.tif 000012
【図１１】
2015198175.tif 000013