(57)【要約】【課題】より簡単な構成で過電流を検出することを可能とする過電流検出回路を提供することである。【解決手段】ｐ型第１ＭＯＳトランジスタ２６とｎ型第１ＭＯＳトランジスタ２８とを有する第１スイッチング出力部２０の過電流を検出する過電流検出回路１０であって、一方端がＶＢ電源に接続され、他方端がダイオード接続用端子５２に接続される分圧部４０と、アノード端子が直列接続部３０に接続され、カソード端子がダイオード接続用端子５２に接続される第１ダイオード４３と、エミッタ端子がＶＢ電源に接続され、コレクタ端子が過電流判定用出力部に接続され、ベース端子が分圧端子５４に接続されるｐｎｐバイポーラトランジスタ４４と、ダイオード接続用端子５２とｐ型第１ＭＯＳトランジスタ２６のゲート端子との間に直列接続される抵抗素子５６と第２ダイオード５８とを有するゲート接続回路４６と、を備え、分圧比は、ｐ型第１ＭＯＳトランジスタ２６に過電流が流れたときにｐｎｐバイポーラトランジスタ４４がオン動作するように設定される。【選択図】図１
2015198368.tif 000002
【特許請求の範囲】
【請求項１】
ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部の過電流を検出する過電流検出回路であって、
前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、
前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は接地され、
前記過電流検出回路は、
一方端が前記第１電源に接続され、他方端がダイオード接続用端子に接続される分圧部であって、前記第１電源を基準電圧とする前記ダイオード接続用端子の電圧を所定の分圧比で分圧した電圧を分圧端子から出力する分圧部と、
アノード端子が前記第１直列接続部に接続され、カソード端子が前記ダイオード接続用端子に接続される第１ダイオードと、
エミッタ端子が前記第１電源に接続され、コレクタ端子が過電流判定用出力部に接続され、ベース端子が前記分圧端子に接続されるｐｎｐバイポーラトランジスタと、
前記ダイオード接続用端子と前記ｐ型第１ＭＯＳトランジスタのゲート端子との間に直列接続される抵抗素子と第２ダイオードとを有するゲート接続回路であって、前記抵抗素子は前記ダイオード接続用端子に接続される一方端と前記第２ダイオードのアノード端子に接続される他方端とを含み、前記第２ダイオードは前記抵抗素子の他方端に接続されるアノード端子と前記ｐ型第１ＭＯＳトランジスタのゲート端子に接続されるカソード端子を含むゲート接続回路と、
を備え、
前記分圧比は、前記ｐ型第１ＭＯＳトランジスタに過電流が流れたときに前記ｐｎｐバイポーラトランジスタがオン動作するように設定される、過電流検出回路。
【請求項２】
請求項１に記載の過電流検出回路において、
一方端が前記第１電源に接続され、他方端が前記ダイオード接続用端子に接続されるコンデンサを備える、過電流検出回路。
【請求項３】
ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は接地される第１スイッチング出力部と、
入力された信号のパルス幅を変調して、変調信号を出力するパルスジェネレータと、
前記変調信号に基づいて前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタを駆動する前記第１入力信号を出力する第１駆動回路と、
前記ｐ型第１ＭＯＳトランジスタに流れる過電流を検出する請求項１または請求項２に記載の過電流検出回路と、
前記過電流検出回路が前記過電流を検出したときに前記ｐ型第１ＭＯＳトランジスタに流れる電流を制限する制御回路と、
を備える、スイッチングアンプ。
【請求項４】
請求項１または請求項２に記載の過電流検出回路において、
前記過電流検出回路は、ｐ型第２ＭＯＳトランジスタとｎ型第２ＭＯＳトランジスタとを有する第２スイッチング出力部の過電流を検出し、
前記ｐ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｐ型第２ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第２ＭＯＳトランジスタのドレイン端子は前記ｎ型第２ＭＯＳトランジスタのドレイン端子と第２直列接続部を介して接続され、
前記ｎ型第２ＭＯＳトランジスタのゲート端子は前記第２入力信号が供給され、前記ｎ型第２ＭＯＳトランジスタのドレイン端子は前記第２直列接続部と接続され、前記ｎ型第２ＭＯＳトランジスタのソース端子は接地され、
前記過電流検出回路は、
アノード端子が前記第２直列接続部に接続され、カソード端子が前記ダイオード接続用端子に接続される第３ダイオードと、
アノード端子が前記抵抗素子の他方端に接続され、カソード端子が前記ｐ型第２ＭＯＳトランジスタのゲート端子に接続される第４ダイオードと、
をさらに備え、
前記分圧比は、前記ｐ型第１ＭＯＳトランジスタ又は前記ｐ型第２ＭＯＳトランジスタに過電流が流れたときに前記ｐｎｐバイポーラトランジスタがオン動作する、過電流検出回路。
【請求項５】
ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は接地される第１スイッチング出力部と、
ｐ型第２ＭＯＳトランジスタとｎ型第２ＭＯＳトランジスタとを有する第２スイッチング出力部であって、前記ｐ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｐ型第２ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第２ＭＯＳトランジスタのドレイン端子は前記ｎ型第２ＭＯＳトランジスタのドレイン端子と第２直列接続部を介して接続され、前記ｎ型第２ＭＯＳトランジスタのゲート端子は前記第２入力信号が供給され、前記ｎ型第２ＭＯＳトランジスタのドレイン端子は前記第２直列接続部と接続され、前記ｎ型第２ＭＯＳトランジスタのソース端子は接地される第２スイッチング出力部と、
入力された信号のパルス幅を変調して、第１変調信号及び第２変調信号を出力するパルスジェネレータと、
前記第１変調信号に基づいて前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタを駆動する前記第１入力信号を出力する第１駆動回路と、
前記第２変調信号に基づいて前記ｐ型第２ＭＯＳトランジスタ及び前記ｎ型第２ＭＯＳトランジスタを駆動する前記第２入力信号を出力する第２駆動回路と、
前記ｐ型第１ＭＯＳトランジスタ及び前記ｐ型第２ＭＯＳトランジスタに流れる過電流を検出する請求項４に記載の過電流検出回路と、
前記過電流検出回路が前記過電流を検出したときに前記ｐ型第１ＭＯＳトランジスタ及び前記ｐ型第２ＭＯＳトランジスタに流れる電流を制限する制御回路と、
を備える、スイッチングアンプ。
【請求項６】
ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部の過電流を検出する過電流検出回路であって、
前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、
前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は前記第１電源より低電圧の第２電源に接続され、
前記過電流検出回路は、
一方端が前記第１電源に接続され、他方端がハイ側ダイオード接続用端子に接続されるハイ側分圧部であって、前記第１電源を基準電圧とする前記ハイ側ダイオード接続用端子の電圧を所定の分圧比で分圧した電圧をハイ側分圧端子から出力するハイ側分圧部と、
アノード端子が前記第１直列接続部に接続され、カソード端子が前記ハイ側ダイオード接続用端子に接続されるハイ側第１ダイオードと、
エミッタ端子が前記第１電源に接続され、コレクタ端子が過電流判定用出力部に接続され、ベース端子が前記ハイ側分圧端子に接続されるｐｎｐバイポーラトランジスタと、
前記ハイ側ダイオード接続用端子と前記ｐ型第１ＭＯＳトランジスタのゲート端子との間に直列接続されるハイ側抵抗素子とハイ側第２ダイオードとを有するハイ側ゲート接続回路であって、前記ハイ側抵抗素子は前記ハイ側ダイオード接続用端子に接続される一方端と前記ハイ側第２ダイオードのアノード端子に接続される他方端とを含み、前記ハイ側第２ダイオードは前記ハイ側抵抗素子の他方端に接続されるアノード端子と前記ｐ型ＭＯＳトランジスタのゲート端子に接続されるカソード端子を含むハイ側ゲート接続回路と、
一方端が前記第２電源に接続され、他方端がロー側ダイオード接続用端子に接続されるロー側分圧部であって、前記第２電源を基準電圧とする前記ロー側ダイオード接続用端子の電圧を所定の分圧比で分圧した電圧をロー側分圧端子から出力するロー側分圧部と、
カソード端子が前記第１直列接続部に接続され、アノード端子が前記ロー側ダイオード接続用端子に接続されるロー側第１ダイオードと、
エミッタ端子が前記第２電源に接続され、コレクタ端子が前記ｐｎｐバイポーラトランジスタのベース端子に接続され、ベース端子が前記ロー側分圧端子に接続されるｎｐｎバイポーラトランジスタと、
前記ロー側ダイオード接続用端子と前記ｎ型第１ＭＯＳトランジスタのゲート端子との間に直列接続されるロー側抵抗素子とロー側第２ダイオードとを有するロー側ゲート接続回路であって、前記ロー側抵抗素子は前記ロー側ダイオード接続用端子に接続される一方端と前記ロー側第２ダイオードのカソード端子に接続される他方端とを含み、前記ロー側第２ダイオードは前記ロー側抵抗素子の他方端に接続されるカソード端子と前記ｎ型第１ＭＯＳトランジスタのゲート端子に接続されるアノード端子を含むロー側ゲート接続回路と、
を備え、
前記ハイ側分圧部の分圧比は、前記ｐ型第１ＭＯＳトランジスタに過電流が流れたときに前記ｐｎｐバイポーラトランジスタがオン動作するように設定され、
前記ロー側分圧部の分圧比は、前記ｎ型第１ＭＯＳトランジスタに過電流が流れたときに前記ｎｐｎバイポーラトランジスタがオン動作するように設定される、過電流検出回路。
【請求項７】
請求項６に記載の過電流検出回路において、
一方端が前記第１電源に接続され、他方端が前記ハイ側ダイオード接続用端子に接続されるハイ側コンデンサと、
一方端が前記第２電源に接続され、他方端が前記ロー側ダイオード接続用端子に接続されるロー側コンデンサと、
を備える、過電流検出回路。
【請求項８】
ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は前記第１電源よりも低電圧の第２電源に接続される第１スイッチング出力部と、
入力された信号のパルス幅を変調して、変調信号を出力するパルスジェネレータと、
前記変調信号に基づいて前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタを駆動する前記第１入力信号を出力する駆動回路と、
前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタに流れる過電流を検出する請求項６または請求項７に記載の過電流検出回路と、
前記過電流検出回路が前記過電流を検出したときに前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタに流れる電流を制限する制御回路と、
を備える、スイッチングアンプ。
【請求項９】
請求項６または請求項７に記載の過電流検出回路において、
前記過電流検出回路は、ｐ型第２ＭＯＳトランジスタとｎ型第２ＭＯＳトランジスタとを有する第２スイッチング出力部の過電流を検出し、
前記ｐ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｐ型第２ＭＯＳトランジスタのソース端子は前記第１電源に接続され、前記ｐ型第２ＭＯＳトランジスタのドレイン端子は前記ｎ型第２ＭＯＳトランジスタのドレイン端子と第２直列接続部を介して接続され、
前記ｎ型第２ＭＯＳトランジスタのゲート端子は前記第２入力信号が供給され、前記ｎ型第２ＭＯＳトランジスタのドレイン端子は前記第２直列接続部と接続され、前記ｎ型第２ＭＯＳトランジスタのソース端子は前記第２電源に接続され、
前記過電流検出回路は、
アノード端子が前記第２直列接続部に接続され、カソード端子が前記ハイ側ダイオード接続用端子に接続されるハイ側第３ダイオードと、
アノード端子が前記ハイ側抵抗素子の他方端に接続され、カソード端子が前記ｐ型第２ＭＯＳトランジスタのゲート端子に接続されるハイ側第４ダイオードと、
カソード端子が前記第２直列接続部に接続され、アノード端子が前記ロー側ダイオード接続用端子に接続されるロー側第３ダイオードと、
カソード端子が前記ロー側抵抗素子の他方端に接続され、アノード端子が前記ｎ型第２ＭＯＳトランジスタのゲート端子に接続されるロー側第４ダイオードと、
をさらに備え、
前記ハイ側分圧部の分圧比は、前記ｐ型第１ＭＯＳトランジスタ又は前記ｐ型第２ＭＯＳトランジスタに過電流が流れたときに前記ｐｎｐバイポーラトランジスタがオン動作するように設定され、
前記ロー側分圧部の分圧比は、前記ｎ型第１ＭＯＳトランジスタ又は前記ｎ型第２ＭＯＳトランジスタに過電流が流れたときに前記ｎｐｎバイポーラトランジスタがオン動作するように設定される、過電流検出回路。
【請求項１０】
ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は前記第１電源よりも低電圧の第２電源に接続される第１スイッチング出力部と、
ｐ型第２ＭＯＳトランジスタとｎ型第２ＭＯＳトランジスタとを有する第２スイッチング出力部であって、前記ｐ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｐ型第２ＭＯＳトランジスタのソース端子は前記第１電源に接続され、前記ｐ型第２ＭＯＳトランジスタのドレイン端子は前記ｎ型第２ＭＯＳトランジスタのドレイン端子と第２直列接続部を介して接続され、前記ｎ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｎ型第２ＭＯＳトランジスタのドレイン端子は前記第２直列接続部と接続され、前記ｎ型第２ＭＯＳトランジスタのソース端子は前記第２電源に接続される第２スイッチング出力部と、
入力された信号のパルス幅を変調して、第１変調信号及び第２変調信号を出力するパルスジェネレータと、
前記第１変調信号に基づいて前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタを駆動する前記第１入力信号を出力する第１駆動回路と、
前記第２変調信号に基づいて前記ｐ型第２ＭＯＳトランジスタ及び前記ｎ型第２ＭＯＳトランジスタを駆動する前記第２入力信号を出力する第２駆動回路と、
前記ｐ型第１ＭＯＳトランジスタ、前記ｐ型第２ＭＯＳトランジスタ、前記ｎ型第１ＭＯＳトランジスタ、及び前記ｎ型第２ＭＯＳトランジスタに流れる過電流を検出する請求項９に記載の過電流検出回路と、
前記過電流検出回路が前記過電流を検出したときに前記ｐ型第１ＭＯＳトランジスタ、前記ｐ型第２ＭＯＳトランジスタ、前記ｎ型第１ＭＯＳトランジスタ及び前記ｎ型第２ＭＯＳトランジスタに流れる電流を制限する制御回路と、
を備える、スイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流検出回路及びこれを用いたスイッチングアンプに関する。
【背景技術】
【０００２】
従来、スピーカー等に用いられるスイッチングアンプでは、出力段を構成する出力トランジスタの過電流を検出する過電流検出回路が設けられている。例えば、特許文献１では、２つのｎ型ＭＯＳトランジスタが直列接続され、二電源で動作するスイッチング出力部において、ハイ側のｎ型ＭＯＳトランジスタに過電流が流れたときにオン動作するｐｎｐバイポーラトランジスタと、ロー側のｎ型ＭＯＳトランジスタに過電流が流れたときにオン動作するｎｐｎトランジスタを備えた過電流検出回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４９９２１６１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の過電流検出回路は、二電源で動作するスイッチング出力部の過電流検出回路は開示されているが、単電源で動作するスイッチング出力部について簡単な構成の過電流検出回路は開示されていない。
【０００５】
また、特許文献１の構成は、１つのスイッチング出力部の過電流を検出する構成が開示されているだけで、これを２つのスイッチング出力部を備えたＢＴＬ（Ｂｒｉｄｇｅｄ  Ｔｒａｎｓｆｏｒｍｅｒ  Ｌｅｓｓ）形式とした場合にはさらに複雑な構成となる。
【０００６】
本発明の目的は、より簡単な構成で過電流を検出することを可能とする過電流検出回路及びこれを用いたスイッチングアンプを提供することである。
【０００７】
また、本発明の別の目的は、ＢＴＬ形式とした場合にも簡単な構成で過電流を検出することを可能とする過電流検出回路及びこれを用いたスイッチングアンプを提供することである。
【課題を解決するための手段】
【０００８】
本発明に係る過電流検出回路は、ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部の過電流を検出する過電流検出回路であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は接地され、前記過電流検出回路は、一方端が前記第１電源に接続され、他方端がダイオード接続用端子に接続される分圧部であって、前記第１電源を基準電圧とする前記ダイオード接続用端子の電圧を所定の分圧比で分圧した電圧を分圧端子から出力する分圧部と、アノード端子が前記第１直列接続部に接続され、カソード端子が前記ダイオード接続用端子に接続される第１ダイオードと、エミッタ端子が前記第１電源に接続され、コレクタ端子が過電流判定用出力部に接続され、ベース端子が前記分圧端子に接続されるｐｎｐバイポーラトランジスタと、前記ダイオード接続用端子と前記ｐ型第１ＭＯＳトランジスタのゲート端子との間に直列接続される抵抗素子と第２ダイオードとを有するゲート接続回路であって、前記抵抗素子は前記ダイオード接続用端子に接続される一方端と前記第２ダイオードのアノード端子に接続される他方端とを含み、前記第２ダイオードは前記抵抗素子の他方端に接続されるアノード端子と前記ｐ型第１ＭＯＳトランジスタのゲート端子に接続されるカソード端子を含むゲート接続回路と、を備え、前記分圧比は、前記ｐ型第１ＭＯＳトランジスタに過電流が流れたときに前記ｐｎｐバイポーラトランジスタがオン動作するように設定される。
【０００９】
また、過電流検出回路において、一方端が前記第１電源に接続され、他方端が前記ダイオード接続用端子に接続されるコンデンサを備える。
【００１０】
また、本発明に係るスイッチングアンプは、ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は接地される第１スイッチング出力部と、入力された信号のパルス幅を変調して、変調信号を出力するパルスジェネレータと、前記変調信号に基づいて前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタを駆動する前記第１入力信号を出力する第１駆動回路と、前記ｐ型第１ＭＯＳトランジスタに流れる過電流を検出する上記に記載の過電流検出回路と、前記過電流検出回路が前記過電流を検出したときに前記ｐ型第１ＭＯＳトランジスタに流れる電流を制限する制御回路と、を備える。
【００１１】
また、本発明に係る過電流検出回路において、前記過電流検出回路は、ｐ型第２ＭＯＳトランジスタとｎ型第２ＭＯＳトランジスタとを有する第２スイッチング出力部の過電流を検出し、前記ｐ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｐ型第２ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第２ＭＯＳトランジスタのドレイン端子は前記ｎ型第２ＭＯＳトランジスタのドレイン端子と第２直列接続部を介して接続され、前記ｎ型第２ＭＯＳトランジスタのゲート端子は前記第２入力信号が供給され、前記ｎ型第２ＭＯＳトランジスタのドレイン端子は前記第２直列接続部と接続され、前記ｎ型第２ＭＯＳトランジスタのソース端子は接地され、前記過電流検出回路は、アノード端子が前記第２直列接続部に接続され、カソード端子が前記ダイオード接続用端子に接続される第３ダイオードと、アノード端子が前記抵抗素子の他方端に接続され、カソード端子が前記ｐ型第２ＭＯＳトランジスタのゲート端子に接続される第４ダイオードと、をさらに備え、前記分圧比は、前記ｐ型第１ＭＯＳトランジスタ又は前記ｐ型第２ＭＯＳトランジスタに過電流が流れたときに前記ｐｎｐバイポーラトランジスタがオン動作する。
【００１２】
また、本発明に係るスイッチングアンプは、ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は接地される第１スイッチング出力部と、ｐ型第２ＭＯＳトランジスタとｎ型第２ＭＯＳトランジスタとを有する第２スイッチング出力部であって、前記ｐ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｐ型第２ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第２ＭＯＳトランジスタのドレイン端子は前記ｎ型第２ＭＯＳトランジスタのドレイン端子と第２直列接続部を介して接続され、前記ｎ型第２ＭＯＳトランジスタのゲート端子は前記第２入力信号が供給され、前記ｎ型第２ＭＯＳトランジスタのドレイン端子は前記第２直列接続部と接続され、前記ｎ型第２ＭＯＳトランジスタのソース端子は接地される第２スイッチング出力部と、入力された信号のパルス幅を変調して、第１変調信号及び第２変調信号を出力するパルスジェネレータと、前記第１変調信号に基づいて前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタを駆動する前記第１入力信号を出力する第１駆動回路と、前記第２変調信号に基づいて前記ｐ型第２ＭＯＳトランジスタ及び前記ｎ型第２ＭＯＳトランジスタを駆動する前記第２入力信号を出力する第２駆動回路と、前記ｐ型第１ＭＯＳトランジスタ及び前記ｐ型第２ＭＯＳトランジスタに流れる過電流を検出する上記に記載の過電流検出回路と、前記過電流検出回路が前記過電流を検出したときに前記ｐ型第１ＭＯＳトランジスタ及び前記ｐ型第２ＭＯＳトランジスタに流れる電流を制限する制御回路と、を備える。
【００１３】
また、本発明に係る過電流検出回路は、ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部の過電流を検出する過電流検出回路であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は前記第１電源より低電圧の第２電源に接続され、前記過電流検出回路は、一方端が前記第１電源に接続され、他方端がハイ側ダイオード接続用端子に接続されるハイ側分圧部であって、前記第１電源を基準電圧とする前記ハイ側ダイオード接続用端子の電圧を所定の分圧比で分圧した電圧をハイ側分圧端子から出力するハイ側分圧部と、アノード端子が前記第１直列接続部に接続され、カソード端子が前記ハイ側ダイオード接続用端子に接続されるハイ側第１ダイオードと、エミッタ端子が前記第１電源に接続され、コレクタ端子が過電流判定用出力部に接続され、ベース端子が前記ハイ側分圧端子に接続されるｐｎｐバイポーラトランジスタと、前記ハイ側ダイオード接続用端子と前記ｐ型第１ＭＯＳトランジスタのゲート端子との間に直列接続されるハイ側抵抗素子とハイ側第２ダイオードとを有するハイ側ゲート接続回路であって、前記ハイ側抵抗素子は前記ハイ側ダイオード接続用端子に接続される一方端と前記ハイ側第２ダイオードのアノード端子に接続される他方端とを含み、前記ハイ側第２ダイオードは前記ハイ側抵抗素子の他方端に接続されるアノード端子と前記ｐ型ＭＯＳトランジスタのゲート端子に接続されるカソード端子を含むハイ側ゲート接続回路と、一方端が前記第２電源に接続され、他方端がロー側ダイオード接続用端子に接続されるロー側分圧部であって、前記第２電源を基準電圧とする前記ロー側ダイオード接続用端子の電圧を所定の分圧比で分圧した電圧をロー側分圧端子から出力するロー側分圧部と、カソード端子が前記第１直列接続部に接続され、アノード端子が前記ロー側ダイオード接続用端子に接続されるロー側第１ダイオードと、エミッタ端子が前記第２電源に接続され、コレクタ端子が前記ｐｎｐバイポーラトランジスタのベース端子に接続され、ベース端子が前記ロー側分圧端子に接続されるｎｐｎバイポーラトランジスタと、前記ロー側ダイオード接続用端子と前記ｎ型第１ＭＯＳトランジスタのゲート端子との間に直列接続されるロー側抵抗素子とロー側第２ダイオードとを有するロー側ゲート接続回路であって、前記ロー側抵抗素子は前記ロー側ダイオード接続用端子に接続される一方端と前記ロー側第２ダイオードのカソード端子に接続される他方端とを含み、前記ロー側第２ダイオードは前記ロー側抵抗素子の他方端に接続されるカソード端子と前記ｎ型第１ＭＯＳトランジスタのゲート端子に接続されるアノード端子を含むロー側ゲート接続回路と、を備え、前記ハイ側分圧部の分圧比は、前記ｐ型第１ＭＯＳトランジスタに過電流が流れたときに前記ｐｎｐバイポーラトランジスタがオン動作するように設定され、前記ロー側分圧部の分圧比は、前記ｎ型第１ＭＯＳトランジスタに過電流が流れたときに前記ｎｐｎバイポーラトランジスタがオン動作するように設定される。
【００１４】
また、本発明に係る過電流検出回路において、一方端が前記第１電源に接続され、他方端が前記ハイ側ダイオード接続用端子に接続されるハイ側コンデンサと、一方端が前記第２電源に接続され、他方端が前記ロー側ダイオード接続用端子に接続されるロー側コンデンサと、を備える。
【００１５】
また、本発明に係るスイッチングアンプは、ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は前記第１電源よりも低電圧の第２電源に接続される第１スイッチング出力部と、入力された信号のパルス幅を変調して、変調信号を出力するパルスジェネレータと、前記変調信号に基づいて前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタを駆動する前記第１入力信号を出力する駆動回路と、前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタに流れる過電流を検出する上記に記載の過電流検出回路と、前記過電流検出回路が前記過電流を検出したときに前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタに流れる電流を制限する制御回路と、を備える。
【００１６】
また、本発明に係る過電流検出回路において、前記過電流検出回路は、ｐ型第２ＭＯＳトランジスタとｎ型第２ＭＯＳトランジスタとを有する第２スイッチング出力部の過電流を検出し、前記ｐ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｐ型第２ＭＯＳトランジスタのソース端子は前記第１電源に接続され、前記ｐ型第２ＭＯＳトランジスタのドレイン端子は前記ｎ型第２ＭＯＳトランジスタのドレイン端子と第２直列接続部を介して接続され、前記ｎ型第２ＭＯＳトランジスタのゲート端子は前記第２入力信号が供給され、前記ｎ型第２ＭＯＳトランジスタのドレイン端子は前記第２直列接続部と接続され、前記ｎ型第２ＭＯＳトランジスタのソース端子は前記第２電源に接続され、前記過電流検出回路は、アノード端子が前記第２直列接続部に接続され、カソード端子が前記ハイ側ダイオード接続用端子に接続されるハイ側第３ダイオードと、アノード端子が前記ハイ側抵抗素子の他方端に接続され、カソード端子が前記ｐ型第２ＭＯＳトランジスタのゲート端子に接続されるハイ側第４ダイオードと、カソード端子が前記第２直列接続部に接続され、アノード端子が前記ロー側ダイオード接続用端子に接続されるロー側第３ダイオードと、カソード端子が前記ロー側抵抗素子の他方端に接続され、アノード端子が前記ｎ型第２ＭＯＳトランジスタのゲート端子に接続されるロー側第４ダイオードと、をさらに備え、前記ハイ側分圧部の分圧比は、前記ｐ型第１ＭＯＳトランジスタ又は前記ｐ型第２ＭＯＳトランジスタに過電流が流れたときに前記ｐｎｐバイポーラトランジスタがオン動作するように設定され、前記ロー側分圧部の分圧比は、前記ｎ型第１ＭＯＳトランジスタ又は前記ｎ型第２ＭＯＳトランジスタに過電流が流れたときに前記ｎｐｎバイポーラトランジスタがオン動作するように設定される。
【００１７】
また、本発明に係るスイッチングアンプは、ｐ型第１ＭＯＳトランジスタとｎ型第１ＭＯＳトランジスタとを有する第１スイッチング出力部であって、前記ｐ型第１ＭＯＳトランジスタのゲート端子は第１入力信号が供給され、前記ｐ型第１ＭＯＳトランジスタのソース端子は第１電源に接続され、前記ｐ型第１ＭＯＳトランジスタのドレイン端子は前記ｎ型第１ＭＯＳトランジスタのドレイン端子と第１直列接続部を介して接続され、前記ｎ型第１ＭＯＳトランジスタのゲート端子は前記第１入力信号が供給され、前記ｎ型第１ＭＯＳトランジスタのドレイン端子は前記第１直列接続部と接続され、前記ｎ型第１ＭＯＳトランジスタのソース端子は前記第１電源よりも低電圧の第２電源に接続される第１スイッチング出力部と、ｐ型第２ＭＯＳトランジスタとｎ型第２ＭＯＳトランジスタとを有する第２スイッチング出力部であって、前記ｐ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｐ型第２ＭＯＳトランジスタのソース端子は前記第１電源に接続され、前記ｐ型第２ＭＯＳトランジスタのドレイン端子は前記ｎ型第２ＭＯＳトランジスタのドレイン端子と第２直列接続部を介して接続され、前記ｎ型第２ＭＯＳトランジスタのゲート端子は第２入力信号が供給され、前記ｎ型第２ＭＯＳトランジスタのドレイン端子は前記第２直列接続部と接続され、前記ｎ型第２ＭＯＳトランジスタのソース端子は前記第２電源に接続される第２スイッチング出力部と、入力された信号のパルス幅を変調して、第１変調信号及び第２変調信号を出力するパルスジェネレータと、前記第１変調信号に基づいて前記ｐ型第１ＭＯＳトランジスタ及び前記ｎ型第１ＭＯＳトランジスタを駆動する前記第１入力信号を出力する第１駆動回路と、前記第２変調信号に基づいて前記ｐ型第２ＭＯＳトランジスタ及び前記ｎ型第２ＭＯＳトランジスタを駆動する前記第２入力信号を出力する第２駆動回路と、前記ｐ型第１ＭＯＳトランジスタ、前記ｐ型第２ＭＯＳトランジスタ、前記ｎ型第１ＭＯＳトランジスタ、及び前記ｎ型第２ＭＯＳトランジスタに流れる過電流を検出する上記に記載の過電流検出回路と、前記過電流検出回路が前記過電流を検出したときに前記ｐ型第１ＭＯＳトランジスタ、前記ｐ型第２ＭＯＳトランジスタ、前記ｎ型第１ＭＯＳトランジスタ及び前記ｎ型第２ＭＯＳトランジスタに流れる電流を制限する制御回路と、を備える。
【発明の効果】
【００１８】
上記構成の１つによれば、単電源動作のスイッチングアンプの過電流を検出する過電流検出回路の構成を簡単な構成にすることができる。
【００１９】
また、上記構成の１つによれば、単電源動作のスイッチングアンプの過電流を検出する過電流検出回路において、分圧部に瞬間的な過電圧が供給された場合にもｐｎｐバイポーラトランジスタが誤動作しないようにすることができる。
【００２０】
また、上記構成の１つによれば、単電源動作のスイッチングアンプに含まれる過電流検出回路の構成を簡単な構成にすることができる。
【００２１】
また、上記構成の１つによれば、単電源動作のスイッチングアンプをＢＴＬ形式とした場合にも分圧部とｐｎｐバイポーラトランジスタとを共通に用いることができる。したがって、過電流検出回路及びこれを備えたスイッチングアンプを簡単な構成にすることができる。
【００２２】
また、上記構成の１つによれば、二電源動作のスイッチングアンプの過電流を検出する過電流検出回路の構成を簡単な構成にすることができる。
【００２３】
また、上記構成の１つによれば、二電源動作のスイッチングアンプの過電流を検出する過電流検出回路において、分圧部に瞬間的な過電圧が供給された場合にもｐｎｐバイポーラトランジスタ及びｎｐｎバイポーラトランジスタが誤動作しないようにすることができる。
【００２４】
上記構成の１つによれば、二電源動作のスイッチングアンプに含まれる過電流検出回路の構成を簡単な構成にすることができる。
【００２５】
また、上記構成の１つによれば、二電源動作のスイッチングアンプをＢＴＬ形式とした場合にも２つの分圧部とｐｎｐバイポーラトランジスタとｎｐｎバイポーラトランジスタとを共通に用いることができる。したがって、過電流検出回路及びこれを備えたスイッチングアンプを簡単な構成にすることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る実施形態の過電流検出回路を含むスイッチングアンプの単電源ＢＴＬ形式の構成図である。
【図２】図１の過電流検出回路の動作図である。
【図３】本発明に係る実施形態の過電流検出回路を含むスイッチングアンプの二電源ＢＴＬ形式の構成図である。
【図４】図３の過電流検出回路の動作図である。
【発明を実施するための形態】
【００２７】
以下に図面を用いて本発明に係る実施の形態につき、詳細に説明する。また、以下では、全ての図面において対応する要素には同一の符号を付し、重複する説明を省略する。
【００２８】
図１は、過電流検出回路１０及びこれを用いたスイッチングアンプ１２を示す図である。スイッチングアンプ１２は、第１変調信号及び第２変調信号を出力するパルスジェネレータ１４と、第１入力信号を出力する第１駆動回路１６と、第２入力信号を出力する第２駆動回路１８と、第１スイッチング出力部２０と、第２スイッチング出力部２２とを備える。なお、第１スイッチング出力部２０と第２スイッチング出力部２２とは同様の構成であるため、以下では第１スイッチング出力部２０の要素のみついて説明し、第２スイッチング出力部２２の説明は省略する。
【００２９】
スイッチングアンプ１２は、第１スイッチング出力部２０又は第２スイッチング出力部２２に流れる過電流を検出する過電流検出回路１０と、第１スイッチング出力部２０及び第２スイッチング出力部２２に流れる電流を制限する制御回路２４と、コンデンサ２７と、コンデンサ２９とを備える。
【００３０】
なお、図１には、スイッチングアンプ１２の構成要素ではないが、スイッチングアンプ１２によって駆動されるスピーカー８が示されている。スピーカー８が駆動されることでオーディオ信号に基づいた音声が出力される。コイル５５、コイル５７、コンデンサ２７、２９、５９は、スピーカー８を駆動するために必要な信号成分をフィルタリングする機能を有する。
【００３１】
パルスジェネレータ１４は、オーディオ信号が入力信号として入力され、入力された信号のパルス幅の変調を行って、第１変調信号及び第２変調信号として出力する回路である。第１変調信号は、第１駆動回路１６に供給される。第２変調信号は、第２駆動回路１８に供給される。なお、第１駆動回路１６と第２駆動回路１８とは、同様の構成であるため、以下では第１駆動回路１６の要素のみについて説明し、第２駆動回路１８の説明は省略する。
【００３２】
第１駆動回路１６は、パルスジェネレータ１４から供給された第１変調信号に基づいて、第１スイッチング出力部２０を動作させるために必要な電圧レベルに増幅した信号を第１入力信号として出力する。
【００３３】
第１スイッチング出力部２０は、ｐ型第１ＭＯＳトランジスタ２６と、このｐ型第１ＭＯＳトランジスタ２６に直列接続されるｎ型第１ＭＯＳトランジスタ２８とを備える。
【００３４】
ｐ型第１ＭＯＳトランジスタ２６は、第１駆動回路１６の出力信号が供給されるゲート端子と、ＶＢ電源に接続されるソース端子と、ｎ型第１ＭＯＳトランジスタ２８のドレイン端子と直列接続部３０を介して接続されるドレイン端子とを備える。
【００３５】
ｎ型第１ＭＯＳトランジスタ２８は、第１駆動回路１６の出力信号が供給されるゲート端子と、直列接続部３０と接続されるドレイン端子と、接地されるソース端子とを備える。
【００３６】
過電流検出回路１０は、第１スイッチング出力部２０又は第２スイッチング出力部２２に流れる過電流を検出する。過電流検出回路１０は、分圧部４０、第１ダイオード４３、ｐｎｐバイポーラトランジスタ４４、ゲート接続回路４６、第３ダイオード４８、第４ダイオード５０及びコンデンサ５１を備える。
【００３７】
分圧部４０は、一方端がＶＢ電源に接続され、他方端がダイオード接続用端子５２に接続される。分圧部４０は、ＶＢ電源を基準電圧とするダイオード接続用端子５２の電圧を所定の分圧比で分圧した電圧を分圧端子５４から出力する。
【００３８】
分圧部４０は、一方端がＶＢ電源に接続され他方端が分圧端子５４に接続される抵抗素子４１と、一方端が分圧端子５４に接続され他方端がダイオード接続用端子５２に接続される抵抗素子４２とを備える。ここで、抵抗素子４１の抵抗値をＲ1とし、抵抗素子４２の抵抗値をＲ2とする。そして、Ｒ1とＲ2の比率である分圧比は、ｐ型第１ＭＯＳトランジスタ２６又はｐ型第２ＭＯＳトランジスタ３２に過電流が流れたときにｐｎｐバイポーラトランジスタ４４がオン動作するように設定される。
【００３９】
第１ダイオード４３は、直列接続部３０に接続されるアノード端子と、ダイオード接続用端子５２に接続されるカソード端子とを備える。
【００４０】
ｐｎｐバイポーラトランジスタ４４は、ＶＢ電源に接続されるエミッタ端子と、制御回路２４に接続されるコレクタ端子と、分圧端子５４に接続されるベース端子とを備える。ここで、ｐｎｐバイポーラトランジスタ４４のベース−エミッタ間の電圧をＶBEとする。そして、ｐ型第１ＭＯＳトランジスタ２６のオン抵抗をＲon、ｐ型第１ＭＯＳトランジスタ２６に流れる電流をＩ1とし、第１ダイオード４３の順方向電圧をＶBEとなるように設定すると、ＶＢ電源を基準電圧とするダイオード接続用端子５２の電圧はＲON×Ｉ1＋ＶBEとなる。すなわち、ダイオード接続用端子５２の電圧は、Ｉ1の値が増加するほど大きくなる。そして、ＲON×Ｉ1＋ＶBE＜ＶBE（１＋Ｒ2／Ｒ1）では、ｐｎｐバイポーラトランジスタ４４はオフ動作し、ＲON×Ｉ1＋ＶBE≧ＶBE（１＋Ｒ2／Ｒ1）では、ｐｎｐバイポーラトランジスタ４４はオン動作する。
【００４１】
ゲート接続回路４６は、ダイオード接続用端子５２とｐ型第１ＭＯＳトランジスタ２６のゲート端子との間に直列接続される抵抗素子５６と第２ダイオード５８とを備える。
【００４２】
抵抗素子５６は、ダイオード接続用端子５２に接続される一方端と、第２ダイオード５８のアノード端子に接続される他方端とを備える。
【００４３】
第２ダイオード５８は、抵抗素子５６の他方端に接続されるアノード端子と、ｐ型第１ＭＯＳトランジスタ２６のゲート端子に接続されるカソード端子を備える。
【００４４】
第３ダイオード４８は、直列接続部３１に接続されるアノード端子と、ダイオード接続用端子５２に接続されるカソード端子とを備える。
【００４５】
第４ダイオード５０は、抵抗素子５６の他方端に接続されるアノード端子と、ｎ型第２ＭＯＳトランジスタ３２のゲート端子に接続されるカソード端子とを備える。
【００４６】
コンデンサ５１は、ＶＢ電源に接続される一方端と、ダイオード接続用端子５２に接続される他方端とを備える。コンデンサ５１は、ノイズ等によって、ＶＢ電源を基準電圧とするダイオード接続用端子５２の電圧が瞬時に高くなった場合であっても、ｐｎｐバイポーラトランジスタ４４をオン動作させないための積分回路として機能する。
【００４７】
制御回路２４は、過電流検出回路１０が過電流を検出したときにｐ型第１ＭＯＳトランジスタ２６及びｐ型第２ＭＯＳトランジスタ３２に流れる電流を制限する。具体的には、制御回路２４は、第１駆動回路１６及び第２駆動回路１８からの第１入力信号及び第２入力信号の出力を停止するように制御する。これにより、スピーカー８からの音声出力が停止される。この機能は、ミュート機能と呼ばれる。制御回路２４は、第１入力信号及び第２入力信号の出力を停止するとともに、例えば、図示しないＬＥＤ表示部等によって、過電流を知らせるための表示を行わせてもよい。
【００４８】
上記構成の過電流検出回路１０の動作について説明する。
【００４９】
スピーカー８から音声を出力する際の各トランジスタの状態は、第１モードと第２モードが交互に入れ替わる。第１モードは、ｐ型第１ＭＯＳトランジスタ２６及びｎ型第２ＭＯＳトランジスタ３４がオン動作をし、ｎ型第１ＭＯＳトランジスタ２８及びｐ型第２ＭＯＳトランジスタ３２がオフ動作をする。第２モードは、ｐ型第１ＭＯＳトランジスタ２６及びｎ型第２ＭＯＳトランジスタ３４がオフ動作をし、ｎ型第１ＭＯＳトランジスタ２８及びｐ型第２ＭＯＳトランジスタ３２がオン動作をする。第１モードのときにスピーカー８に流れる電流と第２モードのときにスピーカー８に流れる電流の向きは逆向きとなる。これにより、スピーカー８が駆動されて音声が出力される。
【００５０】
図２は、上記第１モードのときにｐ型第１ＭＯＳトランジスタ２６に流れる電流に着目した図である。図２（ａ）は、ｐ型第１ＭＯＳトランジスタ２６に過電流が流れていない状態を示している。ここでは、ｐ型第１ＭＯＳトランジスタ２６はオン動作している状態で、ＶＢ電源を基準電圧とするダイオード接続用端子５２の電圧がＶBE（１＋Ｒ1／Ｒ2）未満の場合を示している。このとき、ｐｎｐバイポーラトランジスタ４４はオフ動作する。したがって、図２（ａ）に示されるように電流Ｉ1のみが流れる。
【００５１】
図２（ｂ）は、ｐ型第１ＭＯＳトランジスタ２６に過電流が流れている状態を示している。ｐ型第１ＭＯＳトランジスタ２６に過電流が流れているとき、ダイオード接続用端子５２の電圧がＶBE（１＋Ｒ1／Ｒ2）以上となり、このときにｐｎｐバイポーラトランジスタ４４はオン動作する。したがって、図２（ｂ）に示されるように電流Ｉ1に加えて、電流Ｉ2が流れ、その後電流Ｉ3が流れる。このＩ3が流れると過電流が検出されたことを意味する。
【００５２】
電流Ｉ3が制御回路２４に供給されると、制御回路２４は、第１駆動回路１６が第１入力信号を出力しないように制御するともに、第２駆動回路１８が第２入力信号を出力しないように制御する。
【００５３】
上記のように、過電流検出回路１０によって過電流を検出し、スピーカー８に流れる電流を制限することで、スピーカー８が加熱される状態を防止することができる。
【００５４】
上記第１モードの際は、ｐ型第１ＭＯＳトランジスタ２６はオン動作をし、ｐ型第２ＭＯＳトランジスタ３２はオフ動作をする。この際、過電流検出回路１０は、上述したようにｐ型第１ＭＯＳトランジスタ２６に流れる過電流を検出することができる。一方、上記第２モードの際は、ｐ型第１ＭＯＳトランジスタ２６はオフ動作をし、ｐ型第２ＭＯＳトランジスタ３２はオン動作をする。そして、ｐ型第２ＭＯＳトランジスタ３２に流れる過電流についても上記第１モードの場合と同様に検出することができる。このように、過電流検出回路１０は、１組の分圧部４０とｐｎｐバイポーラトランジスタ４４を共通に用いて、ｐ型第１ＭＯＳトランジスタ２６及びｐ型第２ＭＯＳトランジスタ３２に流れる過電流を検出することができる。すなわち、過電流検出回路１０を簡単な構成とすることができる。
【００５５】
また、過電流検出回路１０は、第１スイッチング出力部２０と第２スイッチング出力部２２のうち、ＶＢ電源側（ハイ側）に設けられるｐ型第１ＭＯＳトランジスタ２６及びｐ型第２ＭＯＳトランジスタ３２に流れる過電流のみを検出しているため、より少ない構成要素で過電流を検出することができる。
【００５６】
スピーカー８が動作しない場合には、ｐ型第１ＭＯＳトランジスタ２６及びｐ型第２ＭＯＳトランジスタ３２がともにオフ状態となることがある。この場合に、仮に抵抗素子５６の他方端が接地されている場合には、分圧部４０に電流が流れ、これによりコンデンサ５１に電荷が蓄積されてｐｎｐバイポーラトランジスタ４４がオン動作し、過電流として誤検出される可能性がある。しかし、過電流検出回路１０は、第２ダイオード５８のカソード端子がｐ型第１ＭＯＳトランジスタ２６のゲート端子に接続され、第４ダイオード５０のカソード端子がｐ型第２ＭＯＳトランジスタ３２のゲート端子に接続されているため、分圧部４０に電流が流れない。したがって、上記のような誤検出することを防止することができる。
【００５７】
次に、過電流検出回路６０及びこれを用いたスイッチングアンプ６２について説明する。図３は、過電流検出回路６０及びスイッチングアンプ６２を示す図である。スイッチングアンプ６２は、ＶＢ電源と−ＶＢ電源の二電源で動作する回路である。過電流検出回路６０と過電流検出回路１０との相違点は、ＶＢ電源側（ハイ側）に設けられるｐ型第１ＭＯＳトランジスタ２６及びｐ型第２ＭＯＳトランジスタ３２だけでなく、−ＶＢ電源側（ロー側）に設けられるｎ型第１ＭＯＳトランジスタ２８及びｎ型第２ＭＯＳトランジスタ３４を備えている点である。
【００５８】
過電流検出回路６０は、ハイ側過電流検出回路６１とロー側過電流検出回路６３とを備える。ハイ側過電流検出回路６１は、ＶＢ電源側（ハイ側）に設けられるｐ型第１ＭＯＳトランジスタ２６及びｐ型第２ＭＯＳトランジスタ３２に流れる過電流を検出する。
【００５９】
ハイ側過電流検出回路６１は、ハイ側分圧部４０と、ハイ側第１ダイオード４３と、ｐｎｐバイポーラトランジスタ４４と、ハイ側ゲート接続回路４６と、ハイ側第３ダイオード４８と、ハイ側第４ダイオード５０とを備え、これらの要素は、過電流検出回路１０と同じ要素であるため、同じ符号を付する。また、これらの要素については、詳細な説明は省略する。
【００６０】
ロー側過電流検出回路６３は、−ＶＢ電源側（ロー側）に設けられるｎ型第１ＭＯＳトランジスタ２８及びｎ型第２ＭＯＳトランジスタ３４に流れる過電流を検出する。ロー側過電流検出回路６３は、ロー側分圧部６４、ロー側第１ダイオード６６、ｎｐｎバイポーラトランジスタ６８、ロー側ゲート接続回路８５、ロー側第３ダイオード８８、ロー側第４ダイオード８９、及びコンデンサ９１を備える。
【００６１】
ロー側過電流検出回路６３は、ハイ側過電流検出回路６１の構成要素とほぼ同じであるため、以下では相違点のみを説明する。ｐｎｐバイポーラトランジスタ４４の代わりにｎｐｎバイポーラトランジスタ６８が設けられている。ｎｐｎバイポーラトランジスタ６８のコレクタ端子が抵抗素子９０を介してｐｎｐバイポーラトランジスタ４４のベース端子に接続される。
【００６２】
また、ロー側第１ダイオード６６、ロー側第２ダイオード８６、ロー側第３ダイオード８８及びロー側第４ダイオード８９のカソード端子、アノード端子の向きがハイ側第１ダイオード４３、ハイ側第２ダイオード５８、ハイ側第３ダイオード４８及びハイ側第４ダイオード５のカソード端子、アノード端子の向きと逆向きに接続される。
【００６３】
抵抗素子８０の抵抗値をＲ1、抵抗素子８２の抵抗値をＲ2とし、ｎｐｎバイポーラトランジスタ６８のベース−エミッタ間の電圧をＶBEとする。さらに、ｎ型第１ＭＯＳトランジスタ２６のオン抵抗をＲon、ｎ型第１ＭＯＳトランジスタ２８に流れる電流をＩ1とした場合に過電流検出回路６０と同じ関係式で過電流を検出することができる。
【００６４】
上記構成の過電流検出回路６０の動作について説明する。
【００６５】
ハイ側過電流検出回路６１は、過電流検出回路１０と同じ動作であるため、ここではロー側過電流検出回路６３の動作のみについて説明する。図４は、上記第２モードの際にｎ型第１ＭＯＳトランジスタ２８がオン動作しているときの電流の流れを示す図である。
【００６６】
図４は、第２モードの際にｎ型第１ＭＯＳトランジスタ２８に流れる電流に着目した図である。図４（ａ）は、ｎ型第１ＭＯＳトランジスタ２８に過電流が流れていない状態を示している。ここでは、ｎ型第１ＭＯＳトランジスタ２８はオン動作している状態で、−ＶＢ電源を基準電圧とするダイオード接続用端子７６の電圧がＶBE（１＋Ｒ1／Ｒ2）未満の場合を示している。このとき、ｎｐｎバイポーラトランジスタ６８はオフ動作する。したがって、図４（ａ）に示されるように電流Ｉ1のみが流れる。
【００６７】
図４（ｂ）は、ｎ型第１ＭＯＳトランジスタ２８に過電流が流れている状態を示している。ｎ型第１ＭＯＳトランジスタ２８に過電流が流れているとき、ダイオード接続用端子７６の電圧がＶBE（１＋Ｒ1／Ｒ2）以上となり、このときにｎｐｎバイポーラトランジスタ６８はオン動作する。したがって、図４（ｂ）に示されるように電流Ｉ1に加えて、電流Ｉ2が流れ、その後電流Ｉ3が流れる。このＩ3が流れるとｐｎｐバイポーラトランジスタ４４がオン動作する。このとき、上記過電流検出回路１０の動作で説明したように制御回路２４に向かう電流が流れ、過電流が検出される。
【００６８】
この電流が制御回路２４に供給されると、上述したように制御回路２４は、第１駆動回路１６が第１入力信号を出力しないように制御するともに、第２駆動回路１８が第２入力信号を出力しないように制御する。
【００６９】
上記のように、ロー側過電流検出回路６３によって過電流を検出し、スピーカー８に流れる電流を制限することで、スピーカー８が加熱される状態を防止することができる。
【００７０】
上記では、ｎ型第１ＭＯＳトランジスタ２８に流れる過電流についてのみ説明したが、ｎ型第２ＭＯＳトランジスタ３４に流れる過電流についても同様に検出することができる。すなわち、１組の分圧部４０とｐｎｐバイポーラトランジスタ４４を共通に用いるとともに、１組の分圧部６４とｎｐｎバイポーラトランジスタ６８についても共通に用いることができる。したがって、過電流検出回路６０を簡単な構成とすることができる。
【００７１】
なお、上記過電流検出回路１０、６０は、フルブリッジタイプと呼ばれるＢＴＬ形式のスイッチングアンプ１２、６２の過電流を検出するものとして説明したが、第１スイッチング出力部２０のみからなるハーフブリッジタイプと呼ばれるシングルエンド形式のスイッチングアンプにも適用することができる。
【符号の説明】
【００７２】
８  スピーカー、１０  過電流検出回路、１２  スイッチングアンプ、１４  パルスジェネレータ、１６  第１駆動回路、１８  第２駆動回路、２０  第１スイッチング出力部、２２  第２スイッチング出力部、２４  制御回路、２６  ｐ型第１ＭＯＳトランジスタ２７，２９，５１，５９，９１  コンデンサ、２８  ｎ型第１ＭＯＳトランジスタ、３０  直列接続部、３１  直列接続部、３２  ｐ型第２ＭＯＳトランジスタ、３４  ｎ型第２ＭＯＳトランジスタ、４０  ハイ側分圧部、４１  抵抗素子、４２  抵抗素子、４３  第１ダイオード、４４  ｐｎｐバイポーラトランジスタ、４６  ハイ側ゲート接続回路、４８  第３ダイオード、５０  第４ダイオード、５２  ダイオード接続用端子、５４  分圧端子、５６  抵抗素子、５５，５７  コイル、５８  第２ダイオード、６０  過電流検出回路、６１  ハイ側過電流検出回路、６２  スイッチングアンプ、６３  ロー側過電流検出回路、６４  ロー側分圧部、６６  ロー側第１ダイオード、６８  ｎｐｎバイポーラトランジスタ、７６  ロー側ダイオード接続用端子、７８  ロー側分圧端子、８０  ロー側抵抗素子、８１  直列接続部、８２  ロー側抵抗素子、８３  直列接続部、８４  ロー側抵抗素子、８５  ロー側ゲート接続回路、８６  ロー側第２ダイオード、８８  ロー側第３ダイオード、８９  ロー側第４ダイオード、９０  ロー側抵抗素子。
【図１】
2015198368.tif 000003
【図２】
2015198368.tif 000004
【図３】
2015198368.tif 000005
【図４】
2015198368.tif 000006