(57)【要約】      （修正有）【課題】処理時間或いは伝送時間の遅延の問題を解消することが可能な，電力変換装置およびノード間の同期方法ならびに装置を提供する。【解決手段】マスターノードＭ２００がセル回路６００〜８００に対する電圧指令値をスレーブノード３００〜５００に与えるコマンド２には，系統周期位相と制御周期位相を指定するフィールドがある。スレーブノードはコマンド２のフレームを受信すると，マスターノードＭからスレーブノードに到達する時間であるノードディレイを加え，制御周期位相のフィールドの値をタイマー１に，系統周期位相のフィールドをタイマー２にセットする。マスターノードＭには制御周期のタイマーと系統周期のタイマーがあり，コマンド２のフレームが送信されるとき，各タイマー値を直接取得し送信する。そのため，ノードディレイが正しく設定されていれば，マスターノードＭのタイマー値と各スレーブノードのタイマー値は一致する。【選択図】図１
2015186067.tif 000002
【特許請求の範囲】
【請求項１】
複数の電力変換機能を持ったセルを直列に接続した電力変換装置において，系統との間で電力変換を行うものであって，前記複数のセルへの制御信号を生成する複数の制御回路がネットワークで接続されており，前記複数の制御回路の各々は，系統電力の周期に同期したタイマーを有し，前記タイマーは前記ネットワークを介して同期がとられ，前記タイマーの記憶内容である前記タイマーが示す位相情報に基づいて前記制御信号を生成することを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置であって，複数の系統電力をそれぞれの周期に同期して同じ直流電圧に変換する電力変換装置を複数台結合し，系統電力を異なる電圧，位相，周波数に変換する電力変換装置。
【請求項３】
請求項１に記載の電力変換装置であって，所定の制御回路は複数のセルに対して共通的な制御信号を生成し，複数の制御回路がリングネットワークで接続されていることを特徴とする電力変換装置。
【請求項４】
請求項１に記載の電力変換装置であって，系統電力の周期に同期したタイマー値は，系統電力の整数倍の周期に同期していることを特徴とする電力変換装置。
【請求項５】
請求項４に記載の電力変換装置であって，系統電力の周期に同期したタイマー値は，系統電力の５倍の周期に同期していることを特徴とする電力変換装置。
【請求項６】
請求項１に記載の電力変換装置であって，複数の制御回路間で一致させるべきタイマー値が，少なくとも，系統電力の周期に同期したタイマー値と，一定の時間間隔を計数する制御周期のタイマー値を含むことを特徴とする電力変換装置。
【請求項７】
複数の電力変換機能を持ったセルを直列に接続した電力変換装置において，前記複数のセルへの制御信号を生成する複数の制御回路がネットワークで接続されており，前記複数の制御回路の各々は，指令とキャリア信号を比較して前記制御信号を生成するものであり，前記指令について同期した第１のタイマーと，前記キャリア信号について同期した第２のタイマーを有し，前記第１のタイマーは前記ネットワークを介して同期がとられ，前記第２のタイマーは前記ネットワークを介して同期がとられ，前記第１のタイマーの記憶内容と前記第２のタイマーの記憶内容に基づいて前記制御信号を生成することを特徴とする電力変換装置。
【請求項８】
反対向きに二重化したリングネットワークの一方におけるホストノードからスレーブノードへのディレイ値と，もう一方のネットワークにおけるホストノードからスレーブノードへの遅延値を該二重化したネットワークで設定し，ホストノードに持つタイマー値を二重化したネットワークで伝送し，それぞれの前記ディレイ値を加算して設定された２つのタイマー値の差を前記二重化したネットワークのいずれかを用いてホストノードに伝送するノード間の同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，電力変換装置並びにノード間の同期方法に関する。
【背景技術】
【０００２】
電力系統の運用等において電力変換装置が多く用いられている。特に，高電圧に耐え得るように，電力変換の機能を持ったセルを直列に接続したものが用いられている。このような電力変換装置では，セルの間の同期をとることが必要であり，例えば，特開２０１１−２４３９３号公報（特許文献１）に記載のように，中央制御装置と各セルと同電位の近傍に設置したセル制御装置とから構成して，中央制御装置と各セル制御装置とを光ファイバケーブルでデイジーチェーン接続し，セルの間の同期をとるようにセル制御装置を介して制御している。
【０００３】
このセル制御装置に電圧指令等の指令を送るためには，リングネットワーク等が利用される。このネットワークについては，例えば特開２００２−９４４９１号公報（特許文献２）に記載のように，２ファイバリングネットワークで右回りと左回りで順次時刻同期を確立する技術が知られている。また，例えば特開２０１２−５０４２号公報（特許文献３）に記載のように，論理的なリング型ネットワークを構成してノード間のタイマー値の同期を容易且つ的確に行う技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２４３９３号公報
【特許文献２】特開２００２−９４４９１号公報
【特許文献３】特開２０１２−５０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の技術では，予め設定された遅延バランス時間に従って各ノードの動作タイミングが決まる。各セル制御装置は，伝送フレームを受信し，遅延バランス時間を待ってＰＷＭのキャリア信号をリセットすると共にＰＷＭの変調度の切り替えを行っている。このように，中央制御装置が送信する伝送フレームのタイミングで各セル制御装置の制御周期とＰＷＭのキャリア信号が決定するため，ノード数が増加すると中央制御装置が送信する伝送フレームのタイミングの精度が重要になってくる。また，各セル制御装置の制御周期とＰＷＭのキャリア信号は独立に制御できないため，ＰＷＭのキャリア信号を電力を供給する側の系統電力の周期や位相に一致させようとしても，制御周期，即ち伝送フレームの周期時間以下には合せ込むことができない。このように，従来技術では，ＰＷＭのキャリア信号等の信号を系統電力の周期や位相に一致することが難しいとの問題が生じている。
【０００６】
特許文献２の技術では，時刻マスターと時刻スレーブ間で時刻情報を送受信することにより時刻差を求め，その時刻差を用いて時刻スレーブ側で補正された時刻情報を得る時刻同期を用いている。このような特許文献２の装置では，隣接したノード間の時刻を適宜一致化させることが可能である。しかし，特許文献２の装置の場合には，各ノードはスレーブノードであっても，時刻を合せる時，一時的にマスターになる必要があり，処理が複雑である。また，合せる時刻の変動に際しては，対向する２つのノード間で遂次的に処理が行われるため，ノードの数に応じて処理時間が増加するとの問題が生じている。
【０００７】
特許文献３の技術では，マスターノードはシステム同期処理を行って，各ノードでのタイマラッチ指示メッセージの往き及び戻り時の受信タイミングにおけるタイマー値を収集し，各ノードでのタイマ値に基づき各スレーブノードとの間の伝送遅延時間を演算して各スレーブノードに通知するネットワークシステムの同期をとっている。このような特許文献３の装置では，各ノードのタイマー値を容易に一致化することが可能である。また，二重化されたリングネットワークであるため，伝送路に異常が発生しても，異常個所でループバックさせることでネットワーク機能を維持できる信頼性もある。しかし，特許文献３の装置では，伝送路の経路長が長くなってしまい伝送遅延時間も遅くなる。リングネットワークを使用している時間は，各ノードを伝送フレームの通過時間である伝送遅延と伝送フレームの長さで決まる伝送時間を加えたもので，システムの制御周期を支配する。装置の規模が大きくなりノード数が増えた場合は，上記従来技術では，伝送遅延時間の問題が生じている。
【０００８】
このように，上記の従来技術では，処理時間或いは伝送時間の遅延の問題が生じている。
【０００９】
そこで，本発明は，上記の少なくとも１つの問題を解消することが可能な，電力変換装置およびノード間の同期方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために，本発明では，複数の電力変換機能を持ったセルを直列に接続した電力変換装置において，系統との間で電力変換を行うものであって，前記複数のセルへの制御信号を生成する複数の制御回路がネットワークで接続されており，前記複数の制御回路の各々は，系統電力の周期に同期したタイマーを有し，前記タイマーは前記ネットワークを介して同期がとられ，前記タイマーの記憶内容に基づいて制御信号を生成するように構成した。
【００１１】
あるいは，複数の電力変換機能を持ったセルを直列に接続した電力変換装置において，前記複数のセルへの制御信号を生成する複数の制御回路がネットワークで接続されており，前記複数の制御回路の各々は，指令と搬送波を比較して前記制御信号を生成するものであり，前記指令について同期した第１のタイマーと，前記搬送波について同期した第２のタイマーを有し，前記第１のタイマーと前記第２のタイマーは前記ネットワークを介して同期がとられ，前記第１のタイマーの記憶内容と前記第２のタイマーの記憶内容に基づいて前記制御信号を生成するように構成した。
【００１２】
あるいは，反対向きに二重化したリングネットワークの一方におけるホストノードからスレーブノードへのディレイ値と，もう一方のネットワークにおけるホストノードからスレーブノードへの遅延値を該二重化したネットワークで設定し，ホストノードに持つタイマー値を二重化したネットワークで伝送し，それぞれの前記ディレイ値を加算して設定された２つのタイマー値の差を前記二重化したネットワークのいずれかを用いてホストノードに伝送するように構成した。
【発明の効果】
【００１３】
本発明によれば，ＰＷＭのキャリア信号等の信号を系統電力等の周期或いは位相に一致させることが可能となる。また，処理時間或いは伝送時間の向上が可能となる。
【００１４】
上記した以外の課題，構成及び効果は，以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１５】
【図１】電力変換装置の構成図の例である。
【図２】電力変換素子であるセル回路の構成図の例である。
【図３】セル電圧を伝送するフレームの例である。
【図４】伝送フレームとスレーブノードのそれを処理する回路構成図の例である。
【図５】系統電圧からＰＷＭのパルスを生成するまでのタイミングの例である。
【図６】制御周期に従って処理される制御回路の処理タイミングの例である。
【図７】制御回路のマスターノードの構成図の例である。
【図８】制御回路のスレーブノードの構成図の例である。
【図９】ノード間ディレイを求めるために必要な伝送フレームの例である。
【図１０】ノード間のタイマー値を一致させる同期方法の例である。
【発明を実施するための形態】
【００１６】
以下，実施例を図面を用いて説明する。
【実施例１】
【００１７】
本実施例では，電力変換装置（１００）とそれに用いるノード間の同期方法（９４０）の例を説明する。
図１は，本実施例の電力変換装置（１００）の構成を示す図である。電力変換装置（１００）は，系統電力（１１６）を受け取り，リアクトル（１１９）と複数の電力変換用のセル回路（６００），（７００），（８００）を使って直流に変換し，負荷Ｚ（１２２）に直流の電力を供給する装置である。全体を制御するマスターノードＭ（２００）は，電圧計（１１７）と電流計（１２０）のデータをケーブル（１１８）と（１２１）により取得し，また各セル回路（６００），（７００），（８００）の内部電圧を各スレーブノード（３００），（４００），（５００）を介して取得し，セル回路全体に対する電圧指令値を求め各スレーブノード（３００），（４００），（５００）に与える。各スレーブノードはこの電圧指令値から対応するセル回路に対して，素子のＯＮ，ＯＦＦ信号を生成し出力する。セル回路の内部電圧を合計すると，負荷Ｚ（１２２）にかかる電圧に等しく，この電圧が一定値になるように電力変換制御を行う。
【００１８】
さて，ここで各セル回路（６００），（７００），（８００）の内部電圧は，ケーブル（１１１），（１１３），（１１５）によって各スレーブノード（３００），（４００），（５００）が受け取り，スレーブノードは，二重になったリングネットを介してノードＭ（２００）に伝送する。具体的には，ノードＭ（２００）は，各セル回路の内部電圧を取得するためのフレーム（ここではコマンド１のフレームと呼ぶ）をスレーブノードＳ１（３００）に対してケーブル（１０６）を使って右回りに送信し，また，スレーブノードＳ３（５００）に対してケーブル（１０１）を使って左回りに送信する。スレーブノードＳ１（３００）は，ケーブル（１０６）からコマンド１のフレームを受信すると，ケーブル（１１１）で取得した電圧値をフレームの自分のノードに対応するフィールドにセットしケーブル（１０７）から送信する。同様に，ケーブル（１０３）からコマンド１を受信すると，ケーブル（１１１）で取得した電圧値をフレームにセットしケーブル（１０４）から送信する。セル回路全体に対する電圧指令値をスレーブノードに伝える場合には，ノードＭ（２００）は，電圧指令値をスレーブノードに与えるフレーム（ここではコマンド２のフレームと呼ぶ）をスレーブノードＳ１（３００）に対して右回りに送信する。また，左回りに，ケーブル（１０１）を使ってノードＳ３（５００）に送信する。このようにして，セル回路全体に対する電圧指令値が，二重になったリングネットを介して全スレーブノードに伝送される。
【００１９】
上記のように，マスターノードＭ（２００）が各部の電圧，電流を元にセル回路を制御することで交流を直流に変換することが出来るが，その規模が大きくなるとタイミングがずれる問題が出てくる。系統電力は，一般に６０Ｈzあるいは５０Ｈzの信号であるから１６．６６ｍｓまたは２０ｍｓの正弦波である。例えばセル回路を２０個とし，その制御を５倍の周期で制御させると１６６．６μｓの時間内で電圧，電流の取得と演算，指令を行わなければならない。制御理論的に考えると，それぞれのセル回路が同じ時間に電圧値を取り込んで，セル回路全体に対する電圧指令値を全てのスレーブノードで同時に更新することが望ましい。しかし，スレーブのノード数が増えるとマスターノードに近いスレーブノードには，早くフレームが伝送されるが，リングの最後の方のスレーブノードにはフレームが遅く到着する。例えば，１００Ｍｂｐｓのネットワークメディアを使い，１００ビットのフレームを送信すると，スレーブノードを通過するのに１μｓかかるが，スレーブノードが２０個あると２０μｓのずれが発生する。このように，フレームの受信にずれがある場合でも，電圧，電流の取得，セル回路全体に対する電圧指令値の更新が全てのスレーブノードで同時であればよい。そのため，全てのノードにタイマー１を設けた。これは，いわゆる制御周期のタイマーであり，システムの応答時間に対して十分に早い必要がある。タイマー１は，リングネットワークで右回りでタイマー１右にセットされ，左回りでタイマー１左にセットされる。ここで，受信したタイマー１をそのままセットするとノード間の遅延分ずれるので，予め算出あるいは測定したノード間の遅延時間をタイマー１に加算しタイマー１右あるいはタイマー１左にセットする。このタイマー１（右，左）に同期してスレーブノードを動作させれば，全ノードが同時刻に処理を行うようにすることができる。但し，それぞれのノードは別のクロック発振子でカウントするためその精度により次第に同期がずれる。例えば，１００ｐｐｍの４０ＭＨｚの水晶発振子でカウントアップするタイマー１（あるいは右，左）は，１ｓ後には１００μｓずれる可能性がある。１０ｎｓ以下で一致させたい場合は，１００μｓに一度タイマーを合せる必要がある。
【００２０】
以上のようにすれば，全てのノード間でタイミングを合わせて同期的に動作させることが可能である。しかし，電力変換装置の場合，さらに系統電力に合わせてセル回路のＯＮ，ＯＦＦを制御する必要がある。系統電力は，電力の受給関係によって周波数や電圧が随時変化している。この系統電力の周期に合わせてセル回路のＯＮ，ＯＦＦを行うことにより，電力変換装置から放出する高調波成分は系統電力の高調波にすることが出来る。そうでなければ，制御周期に依存した予期せぬ高調波が放出される可能性がある。そのため，電力変換装置（１００）では，各ノードに系統電力に同期したタイマー２とそのコピーであるタイマー２右，タイマー２左を設けた。マスターノードＭ（２００）は，電圧計（１１７）を観測すれば，系統電力のゼロクロス点を抽出し，系統電力の位相と周期をマスターノードＭ内のタイマー２を初期化する。これを１００μｓに一度程度フレームで送信し，一致化すれば全てのスレーブノードから出力するセル回路のＯＮ，ＯＦＦ信号を系統電力の周期，位相に合わせることができる。
【００２１】
さて，本実施例では，二重のリングネットワークで，タイマー１，タイマー２に対して右回り，左回りのタイマーを設けた。これは，後述するノード間の遅延時間を算出するために，システムの立ち上げ時に使用する。通常の運転時は，正常に動作している一方を選択して動作させている。
【００２２】
次に，図２を用いてセル回路（６００）の例を示す。セル回路は，直列に２個接続した例えばＩＧＢＴ（６０３）（６０４）と逆流防止のダイオードと，それに挟まれたコンデンサ（６０５），光ファイバ（１１０）からセル回路のＯＮ，ＯＦＦの指示を受ける光電変換器（６０１）と，実際にＩＧＢＴのゲートゲートをＯＮ，ＯＦＦするドライバ（６０２），コンデンサ（６０５）の電圧を測定する電圧センサ（６０８）とそれを光の信号にして光ファイバ（１１１）に送出する電光変換器（６０９）からなる。これは，いわゆる一般的なチョッパ型の電力変換セルで，セル回路のＯＮ，ＯＦＦとコンデンサ（６０５）の充放電の状態で，交流を直流に変換したり，直流を交流に変換することができる。セル回路（７００），（８００）も同様の構成であり，セル回路のＯＮ，ＯＦＦを指示する光ファイバ（１１２），（１１４），コンデンサの電圧を伝える光ファイバ（１１３），（１１５）が各スレーブノード（４００），（５００）と接続される。また，セル回路（６００）の負極端子（６０６）と正極端子（６０７）は，セル回路（７００），（８００）の負極端子，正極端子と直列に接続し，更に系統電力（１１６）とリアクトル（１１９）に接続される。
【００２３】
さて，光ファイバ（１１０）からのセル回路のＯＮ，ＯＦＦを指定する信号は，ＯＮ，ＯＦＦをそのまま２値の信号としてもかまわないが，ここでは，コード化しＣＲＣを付加してシリアル化した信号として光電変換器（６０１）で受信する。ドライバ（６０２）は，受信したコードを復号し，ＣＲＣを確認して，セルのＯＮ，ＯＦＦの指示を得る。そしてドライバ（６０２）は，この指示に従ってＩＧＢＴ（６０３）（６０４）のゲート信号を出力する。一方，電圧センサ（６０８）の電圧値もデジタル化しＣＲＣを付加して光ファイバ（１１１）に常時出力する。スレーブノードＳ１（３００）は，これを受信し，電圧値に復号するとともにＣＲＣのチェックを行い，内部のレジスタに取り込む。マスターノードＭ（２００）が，各セル回路の内部電圧を取得するためのコマンド１のフレームを送信し，スレーブノードＳ１（３００）が受信すると，ここで保持した電圧値を平均してフレームに乗せて転送する。
【００２４】
次に，図３を用いて，このコマンド１のフレーム（９１０）の例を説明する。例えば，スレーブノードＳ１（３００）がコマンド１のフレーム（９１０）を受信すると，セル電圧１のフィールドに光ファイバ（１１１）から受け取った電圧値を平均したものを設定する。ここで，各スレーブノードには，何番目のノードか判るようにノードＩＤが設定されており，これによってどのフィールドに設定すべきかどうかを判定することができる。スレーブノードＳ１（３００）は，ケーブル（１０６）から受信が始まると，そのままケーブル（１０７）に受信データを送信するが，コマンド１のフレーム（９１０）であることを認識したときは，ノードＩＤと一致するセル電圧１のフィールドだけ入れ替えて送信する。同時に，この受信しているフレームのＣＲＣと，送信しているフレームのＣＲＣを計算する。もし，受信しているフレームのＣＲＣが正しければ，ＣＲＣも送信しているフレームのＣＲＣに入れ替えて送信する。もし，ＣＲＣが正しくなかったら，転送しているフレームを無効にする必要がある。ここでは，送信しているフレームのＣＲＣを不正なものに入れ替える操作，例えば，ＣＲＣの最後の部分を反転したり，数ビットデータを追加したりすることでＣＲＣを不正にし，フレームを無効化することができる。スレーブノード（４００）（５００）の場合も同様に，セル回路から受信した電圧値を平均化し，コマンド１のフレーム（９１０）の該当するフィールドに設定して送信する。マスターノードＭ（２００）は，このコマンド１のフレーム（９１０）を受信することで，全てのスレーブノードから電圧値を取り込むことができる。ここで，各スレーブノードは，セル回路から取得した電圧値の平均をとっているが，これは，セル回路の電圧センサ（６０８）のノイズ対策の目的もあるが，回路を簡単にするため，取得した電圧の最新値を使用してもよい。また，ここでは，１つスレーブノードが１個のセル回路と接続する構成を例に説明しているが，例えば１つのスレーブノードが８個のセル回路を制御する場合には，コマンド１のフレーム（９１０）に乗せるセル電圧１は，８個のセル回路のそれぞれの電圧を平均し，それらを加算した値となる。
【００２５】
次に，図４を用いてセル回路全体に対する電圧指令値をスレーブノードに与えるコマンド２のフレーム（９００）の例を説明する。コマンド２には，電圧指令値を指定するフィールドがあり，受信したスレーブノードは指令値レジスタ（９０４）に格納する。特許文献１の例では，変調信号として，ある一定時間の遅延で内部に取り込む構成になっている。本実施例では，コマンド２のフレーム（９００）にさらに，系統周期位相と制御周期位相を指定するフィールドを追加した。スレーブノードはコマンド２のフレーム（９００）を受信すると，マスターノードＭ（２００）からそのスレーブノードに到達する時間であるノードディレイ（９０１）を加え，制御周期位相のフィールドの値をタイマー１（９０２）に，系統周期位相のフィールドをタイマー２（９０３）にセットする。マスターノードＭ（２００）上には制御周期のタイマーと系統周期のタイマーがあり，コマンド２のフレーム（９００）が送信されるとき，ソフトウェアの介在なしに，各タイマー値を直接取得し，送信する。そのため，ノードディレイ（９０１）が正しく設定されていれば，マスターノードＭ（２００）のタイマー値と各スレーブノードのタイマー値は一致化することができる。さて，ここで，ノードディレイ（９０１）は，頻繁に変わる値ではないため別のコマンドのフレームで予め設定する。制御周期タイマー１（９０２）と系統周期タイマー２（９０３）はコマンド２のフレーム（９００）を受信した時に上記のようにタイマー値を設定するが，それ以外では常時カウントを続けるカウンタである。例えば，４０ＭＨｚのクロックで５０μｓの制御周期をカウントする場合，制御周期のタイマー１（９０２）は０からカウントアップし，１９９９までカウントしたら０に戻す。系統周期のタイマー２（９０３）は，５０Ｈｚの場合０から７９９９９９までカウントして０に戻す。このようにカウントしているタイマー１は，予め決めた値を越える時，受信したフレーム（９００）の指令値を指令値レジスタ（９０４）にセットする。例えば，タイマー値が１０００を越える時に既に受信してＣＲＣが正しいフレーム（９００）の指令値を指令値レジスタ（９０４）にセットする。ただし，指令値レジスタ（９０４）にセットする電圧指令値は，受信したフレーム（９００）の指令値を，セル回路の数で割り，それがセル回路のコンデンサ（６０５）の電圧値より大きい場合は，少し小さく，小さい場合は，少し大きくする操作をしてセットする。これによって，複数のセル回路のコンデンサにかかる電圧が偏らず一定になるようにすることができる。さらに，指令値レジスタ（９０４）に格納する値は，ＰＷＭキャリア（９０５）の最大値に比例する係数を乗じたものが設定される。これは，ＰＷＭキャリア（９０５）の最大値が，系統周期の周期によって変動するために行う。系統周期の位相を示すタイマー２（９０３）は，５０Ｈｚのとき０から始まり例えば７９９９９９までカウントして０に戻るが，４９Ｈｚの時は，８１６３２５までカウントする。６０Ｈｚの時は，０から６６６６６５までカウントする。このタイマー２（９０３）の値からＰＷＭキャリア（９０５）は系統周期の５倍の周期の三角波と生成しＰＷＭパルス生成（���０６）に出力する。三角波は０から１ずつ増え，途中で１ずつ減るような正弦波に近い三角波とすれば，タイマー２の値を系統周期の１０分の１で割り算した余りとしてＰＷＭキャリア（９０５）の出力が得られる。５０Ｈzの系統周期では，０から７９９９９まで増加し，その後０まで減少する値を５回繰り返す。４９Ｈｚの時は，８１６３１まで増加してから減少する。６０Ｈｚの時は，６６６６５まで増加してから減少する。この，三角波の最大値が係数の１．０に相当するため，変調波である電圧指令値（９０４）は相当する係数をかけることでＰＷＭパルス生成（９０６）の回路が簡単になる。即ち，ＰＷＭパルス生成（９０６）は，指令値レジスタ（９０４）の出力と，ＰＷＭキャリア（９０５）の値を常時比較し，指令値レジスタ（９０４）の方が大きい時にＰＷＭゲートパルスをＯＮにする。このＰＷＭゲートパルスが光ファイバ（１１０）を介してセル回路（６００）に伝送される。前述のように，セル回路のＯＮ，ＯＦＦを指定するＰＷＭゲートパルスは，２値のままでも構わないが，コード化し，ＣＲＣを付加して伝送することでノイズの影響を少なくすることができる。上記は，１個目のセル回路の動きである。２個目，３個目のセル回路に対しては，ＰＷＭキャリア（９０４）の出力する三角波は，セル個数分だけ位相をずらしたものを出力する。例えば，５０Ｈｚの場合，スレーブノードＳ２（４００）はタイマー２（９０３）が２６６６６のとき０を出力し，以降８００００の周期で三角波を出力する。スレーブノードはＳ３（５００）は，タイマー２（９０３）が５３３３３のとき０を出力し，以降８００００の周期で三角波を出力する。なお，コマンド２のフレーム（９００）は，電圧指令値に一つのフィールドしか与えなかったが，三相交流を系統電力とする場合は，３相分の電圧指令値を与える。前述のノードＩＤによって自分のノードが担当する相の電圧指令値を選択して指令値（９０４）にセットすれば良い。
【００２６】
以上示してきた電力変換装置（１００）の動作の例をタイムチャートにしたのが図５である。系統電力の電圧値Ｖｓは，電圧計（１１７）で常時取り込まれ，０クロスする時刻を算出する。この時刻に合わせてマスターノードＭの系統周期カウンタを０にする。次の０クロス点までの時間が系統周期となるので，これをクロックで割った値を系統周期のカウント最大値として登録する。系統周期カウンタであるタイマー２（９０３）は０から（系統周期÷クロック周期-１）の数だけ増加し，０に戻る動作をくり変えす。電圧計（１１７），電流系（１２０），各セル回路の内部電圧の合計から，負荷Ｚ（１1２）が一定になるように電圧指令値を求めてコマンド１のフレーム（９００）を発行すると，スレーブノードＳ１（３００）のＰＷＭキャリア１（実線），スレーブノードＳ２（４００）のＰＷＭキャリア２（点線），スレーブノードＳ３（５００）のＰＷＭキャリア３（点線）が，位相がずれた三角波となって出力される。この値と，電圧指令値を比較して，電圧指令値が大きい時，スレーブノードＳ１（３００）のケーブル（１１０）から図のゲート１ＯＮに示したようなパルス信号が出力される。
【００２７】
これを，より細かく見たのが図６のタイミングチャートである。マスターノードＭ（２００）には制御周期カウンタがあり，コマンド２のフレームを送信することで，全てのスレーブノードのタイマー１（９０２）と一致化する。制御周期カウンタは，（制御周期÷クロック周期−１）までカウントアップし，０に戻る動作を繰り返す。一方，セル回路は，この周期とは無関係に，ＡＤ変換器の特性に従って電圧センサ（６０８）の出力を電光変換（６０９）を介してスレーブノードに送信し続ける。スレーブノードはこれを常時受け取り積算しながら平均を計算する。マスターノードＭ（２００）は，制御周期に同期してコマンド１のフレーム（９１０）をスレーブノードに送信する。スレーブノードは，コマンド１のフレーム（９１０）を受信するとそれまで求めたセル回路の内部電圧の平均をフレームの対応するフィールドにセットし次ノードに転送する。各スレーブノードは，この内部電圧の平均を送信すると同時にリセットし，次の平均の計算に備えることができる。このコマンド１のフレーム（９１０）を送信することで，セル回路の内部電圧を取り込むことができるので，それと，系統の電圧，電流からセル回路全体に対する電圧指令値を出力としてコマンド２のフレーム（９００）を使って送信する。スレーブノードは，コマンド２のフレーム（９００）を受信すると，電圧指令値を取り込むが，制御周期カウンタと同期するタイマー１がある決められた値を越える時，係数をかけた値を電圧指令値レジスタ（９０４）にセットする。図６では，タイマー１が０になるときセットする例を示した。ＰＷＭキャリアは，マスターノードＭ（２００）内部の系統周期タイマーに同期して更新されているが，毎クロック電圧指令値レジスタ（９０４）と比較され，大小関係が切り替わるとき，ゲートＯＮ指示の信号としてＯＮからＯＦＦ，ＯＦＦからＯＮをコード化した信号をシリアル化してセル回路に光ファイバを介して出力する。以上示したように，系統電力の位相に同期したＰＷＭキャリアに基づくＰＷＭ制御を一定周期の制御周期の下に行える。
【００２８】
次に，図７にマスターノードＭ（２００）の例を示す。マスターノードＭ（２００）は，全体を制御するＣＰＵ（２０４）と，電圧，電流の入力回路（２０５），右回りの通信部（２０１）と左回りの通信部（２０２），２つのタイマー（２０３）からなり，それぞれのレジスタはＣＰＵ（２０４）からアクセスすることができる。右回り通信部（２０１）は，ＣＰＵ（２０４）が送信バッファＴＸＢＵＦにセットした送信データを送信回路ＴＸを介してケーブル（１０１）に出力する。ケーブル（１０４）からの受信データは，受信回路ＲＸを介して受信バッファＲＸＢＵＦに格納されＣＰＵ（２０４）から読み出すことができる。２つのタイマー（２０３）は，ＣＰＵ（２０４）が与えたカウントの最大値に従って常時カウントアップしている。コマンド２を送信するときは，フレームの該当するフィールドにカウンタの値が直接セットされる。そのため，ＣＰＵ（２０４）の送信起動によって，送信部ＴＸは，送信バッファＴＸＢＵＦとタイマー（２０３）を選択して送信する。ここで，右回りの通信部（２０１）にあるＴＲＴＩＭＥレジスタは，ＣＰＵ（２０４）からの送信起動から，ネットワークを一周し戻ってくるまでの時間を計測するカウンタである。後述するように，スレーブノードまでの遅延時間を算出するために使用する。左回りの通信部（２０２）も同様に，送信バッファＴＸＢＵＦに書き込んだデータがケーブル（１０６）を介して出力し，ケーブル（１０５）の受信データが，受信バッファＲＸＢＵＦに格納されると同時に一回りの時間がＴＲＴＩＭＥレジスタに格納される。
【００２９】
次に，図８を用いてスレーブノードの構成の例を示す。スレーブノードは，ＣＰＵ（３０４）と右回りの通信部（３０１）と左回りの通信部（３０２）と，右回りと左回りの選択をする系選択レジスタ（３０５）と，セル電圧の積算と制御周期のタイマー１の右回りと左回りの差を求める共通部（３０３）と，セレクタ（３０６），（３０７），（３０８），ケーブル（１１０）と接続する光電変換，ケーブル（１１１）と接続する電光変換，ＰＷＭパルス生成回路（３０９），ＰＷＭキャリア生成回路（３１０），キャリア周期保持レジスタ（３１２），ノードＩＤを読み出せる入力ポート（３１１），ＣＰＵ（３０４）がアクセスするバス（３１３）からなる。ＣＰＵ（３０４）は始め右回りの通信部（３０１）を有効にするように系選択レジスタ（３０５）を指定する。ケーブル（１０３）から右回りの受信データが入力されると，そのままケーブル（１０４）への送信データとして送信部ＴＸへ渡される。同時に受信バッファＲＸＢＵＦに格納するとともに，フレームのコマンド種に従ってノードディレイ，タイマー１，タイマー２，指令値にセットする。但し，これらは，受信したフレームのＣＲＣが正しいと判定するまで一時バッファに蓄え，ＣＲＣが正しいと判断したところで実際にセットする。ＣＰＵ（３０４）は，右回り通信部（３０１）の状態をステータスレジスタで読み出すことが可能で，受信の完了を認識することができる。さて，右回りの通信部（３０１）のノードディレイは，図４に示したように，タイマー１，タイマー２にコマンド２のフレーム上のタイマー値を加算するのに使われる。右回りの通信部（３０１）と左回りの通信部（３０２）のタイマー１は，セレクタ（３０６）を介してＣＰＵ（３０４）に接続する。これは，タイマー１が０の時に割込みをＣＰＵ（３０４）に入れられることを意味している。タイマー２は，セレクタ（３０８）を介してＰＷＭキャリア生成（３１０）に接続されている。指令値はセレクタ（３０７）を介してＰＷＭパルス生成（３０９）に変調波信号入力として入る。前述のように，個々のセル回路の指令値は，セル回路全体に対して与えられた電圧指令値をセル回路の個数で割り，定数をかけて求める。ここでは，その回路をＰＷＭパルス生成（３０９）で行うように記した。ＣＰＵ（３０４）が計算することも可能である。さて，タイマー２がセレクタ（３０８）を介して出力した系統周期の位相は，キャリア周期（３１２）の値からＰＷＭキャリア（３１０）が計算してＰＷＭのキャリアである三角波を生成する。系統周期のカウント値に対して，系統周期時間を１０分の１にした数値をキャリア周期（３１２）に格納して使えば，５倍周期のＰＷＭキャリアは容易に生成することができる。入力ポート（３１１）は，ノードＩＤを読み出すもので，この実施例ではプリント基板上で０，１を固定する形で実装する。これにより，自ノードが何番目のスレーブノードかを判定することができる。キャリアの位相（３１２）をスレーブノード毎にずらすには，このノードＩＤを使う。次に，ケーブル（１１０）からのセル回路の内部電圧を積算する回路であるが，系選択レジスタ（３０５）で選択された系のセレクタ（３０６）の出力するタイマー１のタイミングに従って演算しセットする。即ち，順次取り込まれるセル回路の内部電圧は，順次積算し平均値を求める。例えば，タイマー１が０になる時，求めた平均値をコマンド１のフレームにセットする電圧値としてセットする。右回りまたは，左回りの通信部からコマンド１のフレームを受信した時，この平均値をそれぞれの送信部からケーブル（１０４）またはケーブル（１０７）に送信する。次に，ＴＤＩＦＦは，右回りの通信部（３０１）と左回りの通信部（３０２）のタイマー１の差分を格納するレジスタである。専用のコマンドのフレームを用いることで，ケーブル（１０４）または，ケーブル（１０７）に送信できる。
【００３０】
次に，図９を使って，図１で示したコマンド１のフレームと，図４に示したコマンド２のフレーム以外のコマンドの例を示す。まず，（Ａ）は，図８に示したＴＤＩＦＦを読み出すコマンド３のフレーム（９２０）である。ノードＩＤが一致するスレーブノードの右回りと左回りのタイマー１の差を読み出すことができる。（Ｂ）は（Ａ）の代替案で同じコマンド３であるが，右回りのタイマー１と左回りのタイマー１をそのまま読み出すフレーム（９２１）である。２つのタイマー１の大小関係が明確であることと，引き算が不要になるメリットがあるが，フレーム長が長くなる。次に，（Ｃ）の各スレーブノードに対するノードディレイを指定するコマンド４のフレーム（９３０）がある。右回りと左回りのそれぞれに違ったディレイ値を設定することができる。（Ｄ）には，汎用のレジスタアクセスコマンド５のフレーム（９３１）を示す。アドレスには，ノードＩＤを含み，予め割り付けられたレジスタアドレスに対してリード，ライト出来る。例えば，キャリア周期レジスタ（３１２）をセットする場合は，マスターノード（Ｍ）は，ノードＩＤにアクセスするスレーブノードのノードＩＤを設定し，アドレスには，キャリア周期レジスタ（３１２）へのライトを示すアドレスを設定し，ライトするデータをデータのフィールドに設定して送信する。スレーブノードは，フレームを受信が完了すると，ＣＰＵ（３０４）は受信バッファＲＸＢＵＦを読出し，ノードＩＤが一致するスレーブノードでコマンド５のフレーム（９３１）であることを認識すると，指定されたようにキャリア周期レジスタ（３１２）にライトデータをセットする。コマンド５のフレーム（９３１）のアドレスフィールドにキャリア周期レジスタ（３１２）のリードのアドレスを指定すると，該当するノードＩＤのキャリア周期レジスタ（３１２）の値をデータフィールドにセットして次段に転送する。このように，リードの場合は，ＣＰＵ（３０４）は動作せず，フレームが自動的に転送されるように動作する。
【００３１】
さて，図１０を使って，マスターノードＭ（２００）とスレーブノードのノードディレイを測定し，同期させる方法を説明する。まずステップ（９４１）と（９４２）で設定するスレーブノードの右回りのノードディレイＭと左回りのノードディレイＨをコマンド４のフレーム（９３０）を使って設定する。最初は初期値であるから，おおよその値を設定すれば良い。例えば，一周分の伝送時間は図７で示したＴＲＴＩＭＥレジスタを読み出せば判るので，スレーブノードの位置からおおよそのディレイ時間を計算出来る。例えば，ＴＲＴＩＭＥが１０μｓで，スレーブノードが３個ある場合，ノード間のディレイは単純平均で２．５μｓである。この時，右回りのいちばん近いスレーブノードに対するノードディレイＭは２．５μｓ（実際は２．５μｓをクロック周期で割った値）で，ノードディレイＨは７．５μｓとなる。次に，ステップ（９４３）と（９４４）で右回りのタイマー１左回りのタイマー１をコマンド２のフレーム（９００）を使って設定する。この後，ステップ（９４５）でタイマー１の差を取得する。右回りか左回りでコマンド３のフレーム（９３０），あるいは（９３１）を送信すればコマンド３のフレームの該当するフィールドから取得できる。次にステップ（９４６）でタイマー差の符号を判定し，右回りのタイマー値が大きい時はステップ（９４８）でその半分を右回りのノードディレイ値から引き，左周りのノードディレイ値に加える。左周りのタイマー値が大きい場合は，ステップ（９４７）で逆にタイマー差の半分を左回りのノードディレイから引き，右回りのノードディレイに加える。以上を数回実施し，タイマー差が０に近い値になるようにノードディレイ値を決定する。このように，右回りの遅延時間と右回りの遅延時間の合計が，通信パケット一周分に等しく，右回りで設定したタイマー１と左回りで設定したタイマー１が同じ値になれば，そのスレーブノードのタイマー１はマスターノードＭ（２００）の制御周期タイマーに一致する。これを各スレーブノード全てについて実施する。各スレーブノード間のディレイは通常変化しないので，システム立ち上げ時に一度実行し，設定すれば良い。
【００３２】
以上説明した実施例は，一相の交流電源を整流して直流に変換する電力変換器の例を示したものである。一般的には，系統電力は三相交流であり図１に示した電力変換装置は，三相の変圧器で電圧を変換し，それぞれの相に対してセル回路を直列に接続する構成となる。そのとき，全体を制御するマスターノードＭ（２００）はそのまま１個で，セル回路に必要なスレーブノードをネットワークで結ぶことになる。また，図１に示した電力変換装置（１００）は，負荷Ｚ（１２２）を取り外し，系統電力の無効電力を供給するように制御すれば，無効電力補償装置となる。また，それを二台直流部分で接続すると，直流送電装置になる。二台の系統の周波数を５０Ｈｚと６０Ｈｚにすれば，周波数変換の電力変換装置となる。その一方をモータに接続すればモータ制御装置となる。このように，ここで示した本発明の実施例電力変換装置（１００）は，電力変換装置の一部を示したものである。このように，本発明は上記示した実施例に限定されるものではなく，様々な変形例が含まれる。例えば，上記した実施例は本発明を判り易く説明するために詳細に説明したものであり，必ずしも説明した全ての構成を備えるものに限定されるものではない。また，上記の各構成，機能，処理部，処理手段等は，それらの一部または全部を，例えば集積回路で設計する等によりハードウェアで実現しても良い。また，上記に各構成，機能等は，プロセッサがそれぞれの機能を実現するプログラムを解釈し，実行することによりソフトウェアで実現しても良い。また，制御線や情報線は説明上必要と考えられるものを示しており，製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際にはほとんどすべての構成が相互に接続されていると考えてよい。
【００３３】
以上の通り，各ノードに持つタイマーの一つを系統電力の周期に同期したタイマーと一致化することができるため，ＰＷＭのキャリア波形を系統電力に対して任意に変更することができる。従来，例えば制御周期が１００μｓの場合，ＰＷＭのキャリア波形を系統電力と同期させようとすると，制御周期の１００μｓの範囲でしか一致させることができないが，本発明によれば，数十ｎｓのノード数倍程度で一致化することができる。
【００３４】
また，本発明によれば，二重化したネットワークを用いて設定した２つのタイマー値の差をマスターノードで観測可能で，それに応じてディレイ値を制御可能であり，ネットワーク上のスレーブノードのタイマー値がクロックレベルで一致化することができる。
【符号の説明】
【００３５】
１００  電力変換装置
２００  ノードＭ
３００  ノードＳ１
４００  ノードＳ２
５００  ノードＳ３
６００  セル回路
７００  セル回路
８００  セル回路
９０１  タイマー１
９０２  タイマー２
９０４  指令値レジスタ
９０５  ＰＷＭキャリアのレジスタ
９０６  ＰＷＭパルス生成
【図１】
2015186067.tif 000003
【図２】
2015186067.tif 000004
【図３】
2015186067.tif 000005
【図４】
2015186067.tif 000006
【図５】
2015186067.tif 000007
【図６】
2015186067.tif 000008
【図７】
2015186067.tif 000009
【図８】
2015186067.tif 000010
【図９】
2015186067.tif 000011
【図１０】
2015186067.tif 000012