(57)【要約】【課題】半導体素子のサージ電圧を抑制するスナバ回路を備えたＤＣ／ＤＣコンバータにおいて、スナバコンデンサが不要に放電することなくサージ電圧を抑制し、従来に比べ小型で高効率なＤＣ／ＤＣコンバータを実現することを目的とする。【解決手段】本発明は、半導体スイッチ素子が導通・非導通を繰り返すことで電圧変換を行うＤＣ／ＤＣコンバータにおいて、半導体スイッチ素子の両端に並列に接続したスナバコンデンサとスナバダイオードからなる直列回路と、スナバダイオードの両端に並列に接続した補助スイッチとを有するスナバ回路を備え、補助スイッチは、半導体スイッチ素子の両端の電圧が所定の値以上になるとオンすることを特徴とする。【選択図】図１
2015186363.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ素子が導通・非導通を繰り返すことで電圧変換を行うＤＣ／ＤＣコンバータにおいて、
前記半導体スイッチ素子の両端に並列に接続したスナバコンデンサとスナバダイオードからなる直列回路と、
前記スナバダイオードの両端に並列に接続した補助スイッチとを有するスナバ回路をであって、
前記補助スイッチは、前記半導体スイッチ素子の両端の電圧が所定の値以上になるとオンすることを特徴とするＤＣ／ＤＣコンバータ。。
【請求項２】
前記半導体スイッチ素子は、制御信号に応じて入力された電圧を断続して出力するスイッチ素子であることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記半導体スイッチ素子は断続した電圧を整流する整流素子であることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記半導体スイッチ素子は断続した電圧を整流する同期整流回路であることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記補助スイッチには、スナバコンデンサの放電電流を制限するための抵抗が直列に接続されることを特徴とする請求1乃至３に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記補助スイッチは前記スナバダイオードのカソードにソースが接続され、前記スナバダイオードのアノードにドレインが接続されたＰチャネルＭＯＳＦＥＴであり、
スナバ制御回路は、
前記スナバ回路に印加される電圧が所定の値以上になったことを検出する電圧検出回路と、
前記電圧検出回路に応じて、前記スナバダイオードの電圧が所定の値以下のとき補助スイッチを駆動するための電源を生成し、
前記電圧検出回路に応じて、前記スナバ回路に印加される電圧が所定の値以上のとき前記補助スイッチを駆動する駆動回路とを備えることを特徴とする請求項１乃至５に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記電圧検出回路は、前記スナバ回路の両端に接続したカレントミラー回路に所定以上の電流が流れたことを検出することを特徴とする請求項６乃至７に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、特にダイオードのサージ電圧を抑制するスナバ回路に関するものである。
【背景技術】
【０００２】
ＤＣ-ＤＣコンバータは、電子機器を駆動させるために広く使用される。これらのＤＣ−ＤＣコンバータは、入力の直流電圧をスイッチ素子でオンオフ制御して矩形波に変換し、この矩形波を整流平滑することで安定な所定の直流電圧に変換する。しかし、ＤＣ−ＤＣコンバータはスイッチ素子をオンオフ制御するのでノイズが発生する。このノイズは、スイッチ素子や整流平滑回路に使用されるダイオードのように導通・非導通が切り替わる半導体素子にサージ電圧となって印加され、半導体素子を破損する恐れがある。サージ電圧を抑制するため、一般的に、スナバ抵抗とスナバコンデンサを直列に接続して構成されたＣＲスナバ回路を半導体素子の両端に挿入する。
【０００３】
整流平滑回路のダイオードを例すると、ＣＲスナバ回路は、半導体素子が非導通となり電圧が印加されると、スナバ抵抗を介してスナバコンデンサを充電するのでサージ電圧を抑制することができる。また、半導体素子が導通となると、スナバコンデンサに充電されたエネルギがスナバ抵抗を介して放出される。このため、ＣＲスナバ回路はサージ電圧の抑制に有効であるが、抑制したサージは抵抗で消費されることになり損失が発生する。
【０００４】
そこで、ＣＲスナバ回路の代わりにコンデンサと補助スイッチから成るアクティブスナバ回路が提案されている。図１４にアクティブスナバ回路を用いて半導体素子のサージ電圧を抑制する従来のＤＣ／ＤＣコンバータの例を示す（特許文献１）。図１４は、直流電源１１０に直列に主スイッチＦＥＴ１１１が接続され、主スイッチＦＥＴ１１１に直列に変圧器１１２の一次巻線１１２ａが接続される。変圧器１１２の二次巻線１１２ｂに直列に整流用ダイオード１１３及び出力コンデンサ１１４が接続され、出力コンデンサ１１４に並列に負荷１１５が接続される。主スイッチＦＥＴ１１１に並列にコンデンサ１１６と補助スイッチＦＥＴ１１７とから成る直列回路を接続する。また、二次側回路のダイオード１１３にも同様に、コンデンサ１１８と補助スイッチＦＥＴ１１９とから成る直列回路を並列に接続する。
【０００５】
補助スイッチＦＥＴ１１７は、主スイッチＦＥＴ１１１が導通状態にあるときは非導通状態となり、主スイッチＦＥＴ１１１が非導通状態にあるときは導通状態となるように制御する。また、補助スイッチＦＥＴ１１９は、ダイオード１１３が導通状態にあるときは非導通状態となり、ダイオード１１３が非導通状態のときは導通状態となるように制御する。例えば、主スイッチＦＥＴ１１１が非導通状態に切り換わると補助スイッチＦＥＴ１７が導通状態に切り換えられる。ここで、コンデンサ１１６は主スイッチＦＥＴ１１１の浮遊容量の数１０倍に設定されるので、主スイッチＦＥＴ１１１の両端が低周波、低インピーダンス状態に短絡されることになり、主スイッチＦＥＴ１１１の両端間の電圧はほとんど一定の値に維持されサージ電圧を抑制する。一方、主スイッチＦＥＴ１１１が非導通状態から導通状態に切り換わると補助スイッチＦＥＴ１７が非導通状態に切り換わるので、コンデンサ１１６の電圧はそのままの状態に維持され、電力損失を発生しない。
同様に、二次側回路のダイオード１１３が導通状態にあるときから非導通状態に切り換わるとＦＥＴ１１９が導通状態に切り替わる。コンデンサ１１８の容量はダイオード１１３の浮遊容量の数十倍に設定されているので、ダイオード１１３の両端間の電圧はほぼ一定値に維持され電圧サージを抑制できる。
【０００６】
主スイッチＦＥＴ１１１が非導通状態になると、主スイッチＦＥＴ１１１の浮遊容量を充電することで両端間の電圧が上昇する。しかし、図１４に示した従来例は、主スイッチＦＥＴ１１１の両端間の電圧がコンデンサ１１６に充電されている電圧に到達する前に補助スイッチＦＥＴ１１７が導通するため、コンデンサ１１６→ＦＥＴ１１１→ＦＥＴ１１７の経路でコンデンサ１１６が放電電流が流れ主スイッチＦＥＴ１１１の浮遊容量を充電する。この放電電流は、コンデンサ１１６の容量が大きいとさらに増大し、補助スイッチＦＥＴ１１７に電流容量の大きい素子が必要になる。さらに図１４に示した従来例は、補助スイッチＦＥＴ１１７のソースと主スイッチＦＥＴ１１１のソースは異なる電位となるので、補助スイッチＦＥＴ１１７を駆動させるための新たに駆動回路が必要となり回路が複雑化する。
【０００７】
同様に、二次側のダイオード１１３においても導通状態から非導通状態に切り換わると、ダイオード１１３の電圧がコンデンサ１１８に充電されている電圧より低い時に、コンデンサ１１８の放電電流が流れ補助スイッチＦＥＴ１１９の浮遊容量を充電する。このため、補助スイッチＦＥＴ１１７と同様に、補助スイッチＦＥＴ１１９は電流容量の大きい素子を必要とし、さらに新たな駆動回路が必要になる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０３−９３４６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
半導体素子のサージ電圧を抑制するスナバ回路を備えたＤＣ−ＤＣコンバータにおいて、スナバコンデンサが不要に放電することなくサージ電圧を抑制し、従来に比べ小型で高効率なＤＣ−ＤＣコンバータを実現することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、半導体スイッチ素子が導通・非導通を繰り返すことで電圧変換を行うＤＣ−ＤＣコンバータにおいて、半導体スイッチ素子の両端に並列に接続したスナバコンデンサとスナバダイオードからなる直列回路と、スナバダイオードの両端に並列に接続した補助スイッチとを有するスナバ回路を備え、補助スイッチは、半導体スイッチ素子の両端の電圧が所定の値以上になるとオンすることを特徴とする。
【発明の効果】
【００１１】
本発明のＤＣ−ＤＣコンバータは、半導体スイッチ素子が非導通になると、スナバコンデンサとスナバダイオードからなる直列回路でサージ電圧を抑制するとともに、半導体スイッチ素子の両端の電圧が所定の値以上になると補助スイッチをオンするので、スナバコンデンサを必要以上に放電することはなく、サージ電圧によって充電されたエネルギを放電する。このため少ないエネルギ損失でサージ電圧を抑制するので、効率よくノイズを低減させることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は本発明の第１の実施例を示すブロック図である。
【図２】図２は本発明の第１の実施例において補助スイッチのオンタイミングが最適で無い時の補助スイッチの動作を示したタイミングチャートである。
【図３】図３は本発明の第１の実施例において補助スイッチのオンタイミングが最適にした時の補助スイッチの動作を示したタイミングチャートである。
【図４】図４は本発明の第１の実施例を整流器に適用したときの回路構成図である。
【図５】図５は本発明の第１の実施例を整流器に適用したときのタイミングチャートである。
【図６】図６は本発明を同期整流回路に適用した第２の実施例を示す回路構成図である。
【図７】図７は本発明の第２の実施例を適用しないときの補助スイッチの動作を示したタイミングチャートである。
【図８】図８は本発明の第２の実施例における補助スイッチの動作を示したタイミングチャートである。
【図９】図９は本発明の第３の実施例を示す回路構成図である。
【図１０】図１０は本発明の第３の実施例における補助スイッチの動作を示したタイミングチャートである。
【図１１】図１１は本発明の第４の実施例を示す回路構成図である。
【図１２】図１２は本発明をセンタータップ型の整流回路に適用したときのブロック図である。
【図１３】図１３は本発明をフォワードコンバータの整流回路に適用したときのブロック図である。
【図１４】図１４は従来例を示す回路構成図である。
【発明を実施するための形態】
【実施例１】
【００１３】
図１は、本発明の第１の実施例を示すブロック図である。直流電源１と変圧器Ｔの一次巻線と主スイッチＱ０が直列接続される。主スイッチＱ０は制御回路６でオンオフ制御され、変圧器Ｔの一次巻線に断続的に電圧を印加する。このため、変圧器Ｔの二次巻線Ｎｓに矩形波の電圧が誘起される。この電圧をダイオードＤ０で整流し、平滑コンデンサＣｏで平滑しＶｏ＋とＶｏ−に直流電圧Ｖｏを出力する。さらに第１の実施例ではダイオードＤ０の両端にスナバ回路５及び主スイッチＱ０の両端にスナバ回路５１を接続する。
【００１４】
スナバ回路５は、スナバコンデンサＣ１及びスナバダイオードＤ１からなる第１の直列回路と、スナバダイオードＤ１と並列に接続した抵抗Ｒ１及び補助スイッチＱ１からなる第２の直列回路と、スナバ制御回路７で構成される。第１の直列回路は半導体素子のサージ電圧を抑制するスナバ部を構成し、第２の直列回路はサージ電圧のよってスナバコンデンサＣ１に充電された電荷を放電する放電回路を構成し、スナバ制御回路はスナバ回路５に印加される電圧を検出し、この電圧に応じて補助スイッチを駆動してオンオフ制御する。抵抗Ｒ１はスナバコンデンサのＣ１の放電電流を制限する。スナバ回路５１は、スナバコンデンサＣ５１及びスナバダイオードＤ５１からなる第１の直列回路と、スナバダイオードＤ５１と並列に接続した抵抗５１及び補助スイッチＱ５１からなる第２の直列回路と、スナバ制御回路７１で構成される。
【００１５】
ダイオードＤ０に接続されたスナバ回路５及び主スイッチＱ０に接続されたスナバ回路５１は同様の動作を行うことによりサージ電圧を抑制する。以下、ダイオードＤ０及びスナバ回路５を例にその動作を説明する。主スイッチＱ０がオンすると、トランスＴの二次巻線ＮｓにはダイオードＤ０に対して逆方向の電圧が発生し、ダイオードＤ０の両端の電圧が上昇する。ダイオードＤ０の両端の電圧がスナバコンデンサＣ１の電圧より高くなると、スナバコンデンサＣ１及びスナバダイオードＤ１に電流が流れスナバコンデンサＣ１を充電する。これにより、ダイオードＤ０の両端に印加されるサージ電圧が抑制される。補助スイッチＱ１はスナバ回路５に印加された電圧が所定の値以上になるとオンする。その後サージ電圧が無くなると、スナバコンデンサＣ１は、Ｃ１→Ｎｓ→Ｃｏ→Ｑ１→Ｒ１の経路で放電し、スナバコンデンサＣ１の両端の電圧はこのときスナバ回路５に印加されている電圧まで低下する。つまり、スナバコンデンサＣ１はサージ電圧で上昇した電圧が放電される。次に、ダイオードＤ０が導通状態になり両端の電圧が所定の値以下になると、補助スイッチＱ１はオフする。スナバコンデンサＣ１の放電経路はなくなり、ダイオードＤ０が導通状態の間スナバコンデンサＣ１は電圧を維持する。
【００１６】
ここで、ダイオードＤ０が非導通状態になるのと同時に補助スイッチＱ１をオンさせると、スナバ回路５に印加される電圧がスナバコンデンサＣ１の電圧まで上昇する前に補助スイッチＱ１をオンさせることになるため、スナバコンデンサＣ１は、Ｃ１→Ｄ０の浮遊容量→Ｑ１→抵抗Ｒ１の経路で放電する。特にダイオードＤ０の電圧がゼロに近い状態で補助スイッチＱ１がオンするとほぼ短絡状態となり大きな電流が流れる。
このときのダイオードＤ０の両端電圧ＶＤ及び補助スイッチＱ１の電流波形ＩＱ１を図２に示す。図２は主スイッチＱ０のオン信号に基づいてスナバ回路５の補助スイッチＱ１をオンさせている。このため、ダイオードＤ０が非導通となった直後に過大な電流が補助スイッチＱ１に流れる。これに対し、図３はスナバ回路５に印加される電圧が、サージ電圧が終了した時点にスナバ回路５に印加される電圧の９０％の電圧になったとき補助スイッチＱ１をオンさせた場合の、ダイオードＤ０の両端電圧ＶＤ及び補助スイッチＱ１の電流波形ＩＱ１である。図３に示すように、スナバ回路５に印加される電圧が十分に立ち上がってから補助スイッチＱ１をオンさせると、ダイオードＤ０が非導通となった直後に過大な電流が補助スイッチＱ１に流れることはない。
【００１７】
スナバ回路５に印加される電圧がスナバコンデンサＣ１の電圧以上となったとき補助スイッチＱ１をオンさせるとダイオードＤ０が非導通となった直後に流れる電流はなくなるが、入力電源の電圧または出力電圧等の変動によって変わる。また、その後サージ電圧で充電され上昇した電圧を、サージ電圧が終了した時点にスナバ回路に印加される電圧になるまで放電する必要がある。本発明はダイオードＤ０が導通状態になるまで補助スイッチＱ１をオンさせることで確実にスナバコンデンサＣ１の電圧を放電させる。このため、補助スイッチＱ１をオンさせる電圧はサージ電圧が終了した時点にスナバ回路に印加される電圧より低く設定する。これによって補助スイッチＱ１は、ダイオードＤ０が非導通となった直後に過大な電流が流れることはなく、ダイオードＤ０が非導通の期間補助スイッチＱ１をオンする事ができるので、スナバコンデンサＣ１の電圧がサージ電圧によって上昇した分を放電することができる。なお、補助スイッチＱ１をオンさせる電圧はサージ電圧が終了した時点にスナバ回路に印加される電圧の５０％程度でもダイオードＤ０が非導通となった直後に過大な電流が流れることはない。ばらつき等を考慮すると補助スイッチＱ１をオンさせる電圧はサージ電圧が終了した時点にスナバ回路に印加される電圧の５０％から９０％程度に設定するとよい。
【００１８】
図１に示した本発明の実施例１のスナバ回路の詳細を図４に示す。図４は二次側の整流回路の例であるが、スイッチ回路６の主スイッチＱ０でも同様に動作する。二次側の整流回路はダイオードＤ０で構成される。ダイオードＤ０の両端に、抵抗Ｒ３及びＲ２からなる直列回路を接続し、抵抗Ｒ２と抵抗Ｒ３の接続点にＦＥＴスイッチＱ２のゲートを接続し、抵抗Ｒ２とＦＥＴスイッチＱ２のソースを接続し、接続点をダイオードＤ０のアノードに接続して、電圧検出回路８を構成する。ＦＥＴスイッチＱ２のドレインは抵抗Ｒ４を介して電圧源Ｖ１のプラス側に接続され、電圧源Ｖ１のマイナス側はダイオードＤ０のアノードに接続される。さらに、ＦＥＴスイッチＱ２のドレインはコンデンサＣ２を介してダイオードＤ３のアノードに接続され、ダイオードＤ３のカソードは電圧源Ｖ１のマイナス側に接続される。ダイオードＤ３のアノードはさらに抵抗Ｒ５及び抵抗Ｒ６の直列回路を介して電圧源Ｖ１のマイナス側に接続され、補助スイッチＱ１の駆動回路を構成する。なお、電圧検出回路８及び駆動回路９でスナバ制御回路が構成される。スナバコンデンサＣ１及びスナバダイオードＤ１で構成され半導体素子のサージ電圧を抑制するスナバ部と、スナバダイオードＤ１と並列に接続した抵抗Ｒ１及び補助スイッチＱ１で構成されスナバコンデンサＣ１を放電する放電回路は図１と同じである。
【００１９】
実施例１のスナバ回路の動作を図４及び図５を用いて説明する。先ず、ダイオードＤ０が導通状態のときは、ダイオードＤ０には順方向電圧降下による低い電圧が発生するので、ダイオードＤ０の両端電圧を抵抗Ｒ３及び抵抗Ｒ２で分圧することにより抵抗Ｒ２に発生する電圧ＶＲ２はＦＥＴスイッチＱ２をオンする電圧とは成らずＦＥＴスイッチＱ２はオフする。このとき、電圧Ｖ１を出力する電圧源Ｖ１は、Ｒ４→Ｃ２→Ｄ３の経路で電流が流れコンデンサＣ２を充電し、コンデンサＣ２の両端は電圧Ｖ１になる。このとき抵抗Ｒ５及び抵抗Ｒ６にはダイオードＤ３の順方向電圧降下が印加されるので、抵抗Ｒ６に発生する電圧ＶＲ６は補助スイッチＱ１をオンする電圧とはならず補助スイッチＱ１はオフする。
【００２０】
その後時刻ｔ１になるとダイオードＤ０が導通状態から非導通状態に変わり、変圧器Ｔの二次巻線Ｎｓに発生した電圧ＶＮｓ及び平滑コンデンサＣｏの電圧Ｖｏ及び漏れインダクタンス等によって発生するサージ電圧がダイオードＤ０に印加され、ダイオードＤ０の浮遊容量が充電される。ダイオードＤ０の両端に印加されるダイオード電圧ＶＤが電圧Ｖｔｈ以上になるとＦＥＴスイッチＱ２がオンするように抵抗Ｒ２及び抵抗Ｒ３を設定しておく。このため時刻ｔ２で電圧ＶＤが電圧Ｖｔｈ以上になるとＦＥＴスイッチＱ２がオンし、コンデンサＣ２は、Ｃ２→Ｑ２→Ｒ６→Ｒ５→Ｃ２の経路で放電する。ここで、抵抗Ｒ６に発生する電圧ＶＲ６が補助スイッチＱ１をオンするように抵抗Ｒ５及び抵抗Ｒ６は設定しておくので、補助スイッチＱ１がオンする。コンデンサＣ２は、ダイオードＤ０が導通状態のとき充電され、ダイオードＤ０が非導通状態のとき補助スイッチＱ１を駆動するための電源を生成する。このときダイオードＤ０の両端電圧ＶＤとスナバコンデンサＣ１に充電されているコンデンサ電圧ＶＣとの差は小さいので補助スイッチＱ１に大きな電流が流れることはない。
【００２１】
サージ電圧によりダイオード電圧ＶＤはさらに上昇し、ダイオード電圧ＶＤがコンデンサ電圧ＶＣ以上になると、スナバコンデンサＣ１及びスナバダイオードＤ１の経路で電流が流れスナバコンデンサＣ１が充電され、ダイオードＤ０に印加される電圧を抑制する。時刻ｔ３でサージ電圧が無くなると、ダイオード電圧ＶＤは電圧Ｖｒとなる。電圧Ｖｒは変圧器Ｔの二次巻線Ｎｓに発生する電圧ＶＮｓ及び平滑コンデンサＣｏの電圧Ｖｏで決まる。スナバコンデンサＣ１のコンデンサ電圧ＶＣはサージ電圧で充電され、ＶＣ＞Ｖｒとなっているので、スナバコンデンサＣ１は、Ｃ１→Ｎｓ→Ｃｏ→Ｑ１→Ｃ１の経路で放電する。ＶＤ＞Ｖｔｈ及びダイオードＤ０が非導通状態の期間、この放電は継続するのでコンデンサ電圧ＶＣは電圧Ｖｒと略同じ電圧になる。
【００２２】
その後時刻ｔ４にて、変圧器Ｔの二次巻線の電圧ＶＮｓが逆方向に発生すると、ダイオードＤ０は順方向に電圧が印加されるので、ダイオードＤ０の浮遊容量に充電されていた電圧が放電し、電圧ＶＤは降下する。電圧ＶＤが電圧Ｖｔｈ以下になるとＦＥＴスイッチＱ２がオフし、コンデンサＣ２は電圧源Ｖ１から抵抗Ｒ４、コンデンサＣ２、ダイオードＤ３の経路で電流が流れ充電され補助スイッチＱ１はオフする。浮遊容量の放電が終わるとダイオードＤ０は順方向に電圧が印加され導通状態となる。以上の動作を繰り返す。
【実施例２】
【００２３】
本発明の実施例２を図６に示す。図６は図４の整流回路３をダイオードＤ０を同期整流回路に置き換えたものである。同期整流回路は同期整流スイッチＱ３１と同期整流スイッチのオンオフを制御する同期整流制御回路で構成される。同期整流回路の場合には、特に本方式が有効となる。通常、同期整流方式の場合、1次側の主スイッチＱ０が導通状態・非導通状態に切り換わるタイミングを基に同期整流信号を生成し、同期整流スイッチＱ３１を駆動する。しかし、同期整流スイッチＱ３１を主スイッチＱ０の切り換えと同時に行うと、電圧が変化しているとき同期整流スイッチＱ３１をオンオフすることになり短絡電流が流れることがある。そこで、同期整流スイッチＱ３１は、同期整流信号より早く非導通状態にし、同期整流信号より遅く導通状態にするようにデッドタイムを設ける。補助スイッチＱ１の駆動に同期整流スイッチＱ３１の駆動信号を用いることが考えられるが、同期整流スイッチＱ３１の駆動信号を利用すると、デッドタイムの時間分早く補助スイッチＱ１がオンしてしまい、デッドタイムの時間分遅く補助スイッチＱ１がオフしてしまう。図７に同期整流スイッチのゲート信号を利用して補助スイッチＱ１を駆動させたときの各部波形を示す。Ｑ３１Ｖｄｓは同期整流スイッチＱ３１のドレイン−ソース間電圧、Ｑ３１Ｖｇｓは同期整流スイッチＱ３１のゲート電圧、Ｑ１Ｖｇｓは補助スイッチＱ１のゲート電圧、ＩＱ１は補助スイッチＱ１のドレイン電流である。図７のように同じタイミングで同期整流スイッチＱ３１を導通し補助スイッチＱ１を非導通にする、或いはに同じタイミングで同期整流スイッチＱ３１を非導通し補助スイッチＱ１を導通にすると、スナバコンデンサＣ１の放電によって補助スイッチＱ１に大きな電流が流れる。
図８は本発明の実施例２の動作波形を示す。各波形は図７と同じである。図８のように実施例２は、スナバ回路５の両端電圧が所定の電圧（図５に示す電圧Ｖｔｈ)以上になると補助スイッチＱ１が導通状態に切り換わるので、同期整流の駆動信号にデッドタイムがある場合においても、デッドタイム期間に補助スイッチＱ１に大きな電流が流れることはない。つまり、スナバコンデンサＣ１が不要に放電されることはない。
このように、実施例２においても実施例１と同じ効果を奏する。
【実施例３】
【００２４】
本発明の実施例３を図９に示す。図９は図６に示した本発明の実施例１に対し、ＦＥＴスイッチＱ２及び抵抗Ｒ４及び電圧源Ｖ１を削除し、バッファＱ３を抵抗Ｒ２及び抵抗Ｒ３の接続点とコンデンサＣ２の両端に挿入したものである。バッファＱ３は、所定の閾値を持つ。ダイオードＤ０が導通状態のとき抵抗Ｒ２に発生する電圧はバッファＱ３の閾値以下なのでバッファＱ３はハイレベルを出力しコンデンサＣ２およびダイオードＤ３に電流を流しコンデンサＣ２を充電する。ダイオードＤ０が非導通になり抵抗Ｒ２に発生する電圧が閾値を超えると、バッファはローレベルを出力するので、コンデンサＣ２は、Ｃ２→Ｑ３→Ｒ６→Ｒ５→Ｃ２の経路で放電し、抵抗Ｒ６に発生する電圧で補助スイッチＱ１をオンする。図１０に図９に示す実施例３の動作波形を示す。ＶＤはダイオードＤ０に印加される電圧、ＶＲ２は抵抗Ｒ２に発生する電圧、Ｑ１Ｖｇｓは補助スイッチＱ１のゲート電圧、ＩＱ１は補助スイッチＱ１の電流を示す。このように、実施例３においても図６に示す実施例１と同様の効果を奏する。
【実施例４】
【００２５】
本発明の実施例４を図１１に示す。図１１は図６に示した本発明の実施例１に対し、ＦＥＴスイッチＱ２、抵抗Ｒ４、電圧源Ｖ１、コンデンサＣ２、ダイオードＤ３、抵抗Ｒ５、抵抗Ｒ６を削除し、ＰチャネルＭＯＦＥＳＴである補助スイッチＱ１の代わりＮチャネルＭＯＳＦＥＴである補助スイッチＱ４と抵抗Ｒ１の直列回路をスナバダイオードＤ１と並列に接続する。さらにダイオードＤ０のカソードに抵抗Ｒ９を接続し、抵抗Ｒ９にＰＮＰトランジスタＱ６のエミッタを接続し、トランジスタＱ６のコレクタは抵抗Ｒ１０を介してダイオードＤ０のアノードに接続する。また、ダイオードＤ０のカソードから抵抗Ｒ８を接続し、抵抗Ｒ８にＰＮＰトランジスタＱ５のエミッタを接続し、トランジスタＱ５のコレクタに抵抗Ｒ７と補助スイッチＱ４のゲートを接続する。抵抗Ｒ７の他端は補助スイッチＱ４のソースに接続される、抵抗Ｒ７は補助スイッチＱ４のゲート−ソース間に接続されることになる。トランジスタＱ６のコレクタとベースは接続され、トランジスタＱ５とトランジスタＱ６のベースは互いに接続され、カレントミラー回路を構成する。補助スイッチＱ４のソースはスナバコンデンサＣ１とスナバダイオードＤ１の接続点に接続され、補助スイッチＱ４のドレインは抵抗Ｒ１を介してダイオードＤ０のアノードに接続される。スナバコンデンサＣ１はダイオードＤ０のカソードに接続される。
【００２６】
このように接続された本発明の実施例４の動作を説明する。ダイオードＤ０が導通状態のときはスナバ回路５にはダイオードＤ０の順方向電圧降下による電圧が印加されるので、トランジスタＱ６はオンできない。よってトランジスタＱ５にも電流が流れず、補助スイッチＱ４に駆動電源が供給されないので補助スイッチＱ４はオフする。ダイオードＤ０が非導通状態のときは、変圧器Ｔの二次巻線Ｎｓに発生した電圧ＶＮｓ及び平滑コンデンサＣｏの電圧Ｖｏ及び漏れインダクタンス等によって発生するサージ電圧がスナバ回路５に印加され、カレントミラー回路は抵抗Ｒ９、トランジスタＱ６、抵抗Ｒ１０の経路に印加される電圧に応じた電流が流れる。このためトランジスタＱ５には、Ｒ８→Ｑ５→Ｒ７→Ｄ２の経路で電流が流れる。このとき抵抗Ｒ７に発生する電圧が補助スイッチＱ４の閾値電圧を超えると補助スイッチＱ４がオンする。スナバ回路５に印加される電圧は所定値（図５の電圧Ｖｔｈと同じ）以上なので補助スイッチＱ４がオンしてもスナバコンデンサＣ１の放電電流はわずかである。サージ電圧によってスナバ回路５に印加される電圧がさらに上昇し、スナバコンデンサＣ１に充電されている電圧を超えると、スナバコンデンサＣ１、スナバダイオードＤ１の経路で電流が流れ、サージ電圧を抑制する。サージ電圧が無くなると、スナバコンデンサＣ１は、Ｃ１→Ｎｓ→Ｃｏ→Ｒ１→Ｑ１の経路でサージ電圧で充電された電圧を放電する。その後、変圧器Ｔの二次巻線Ｎｓの電圧が反転すると、ダイオードＤ０に印加される電圧が低下し、所定の値以下になると補助スイッチＱ４がオフするので、スナバコンデンサは充電電圧を維持する。
以上のように動作するので、実施例４においても実施例１と同様の効果を奏する。
【００２７】
以上のように、本発明のスナバ回路は、半導体スイッチ素子の両端に接続するだけで、半導体スイッチのサージ電圧を抑制する。また、半導体スイッチのオンオフによって印加される電圧が変化しているときはスナバコンデンサを放電させないので不要な放電は無く、サージ電圧で充電された電荷を放電するするので、放電時の電力損失が少ない。さらに、スナバコンデンサを放電する補助スイッチの駆動電源はスナバ制御回路で生成するので新たな駆動回路、駆動電源を必要としない。このため本発明のスナバ回路は、図１に示したフライバック型のコンバータに限らず、図１２に示すセンタータップ型の整流平滑回路の整流器、図１３に示すフォワードコンバータ型の整流平滑回路の整流器にも、回路を追加することなく容易に実装することができる。
【産業上の利用可能性】
【００２８】
スイッチ素子のサージ電圧を容易に効率よく抑制できるので、小型で高効率なスイッチング方式のＤＣ／ＤＣコンバータに適用できる。
【符号の説明】
【００２９】
１    入力電源
２    スイッチ回路
３    整流回路
４    平滑回路
５、５１    スナバ回路
６    スイッチ回路２の制御回路
７、７１    スナバ制御回路
８    電圧検出回路
９    駆動回路
Ｔ    変圧器
Ｎｓ  変圧器の二次巻線
Ｄ０  整流ダイオード
Ｄ１、Ｄ５１  スナバダイオード
Ｃｏ  平滑コンデンサ
Ｒ１、Ｒ５１  スナバ抵抗
Ｑ１、Ｑ５１  補助スイッチ
Ｑ２、Ｑ４  ＦＥＴ
Ｒ１、Ｒ２，Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９、Ｒ１０、Ｒ５１  抵抗
Ｃ１、Ｃ５１  スナバコンデンサ
Ｃ２  コンデンサ
Ｖ１  電圧源
Ｑ３  バッファ
Ｑ５、Ｑ６  トランジスタ
【図１】
2015186363.tif 000003
【図２】
2015186363.tif 000004
【図３】
2015186363.tif 000005
【図４】
2015186363.tif 000006
【図５】
2015186363.tif 000007
【図６】
2015186363.tif 000008
【図７】
2015186363.tif 000009
【図８】
2015186363.tif 000010
【図９】
2015186363.tif 000011
【図１０】
2015186363.tif 000012
【図１１】
2015186363.tif 000013
【図１２】
2015186363.tif 000014
【図１３】
2015186363.tif 000015
【図１４】
2015186363.tif 000016