(57)【要約】【課題】回路面積の増大を抑制しつつ、高精度で駆動電流を制御可能な駆動回路を提供する。【解決手段】Ｄ／Ａコンバータ１２は、ｎ（ｎは整数）ビットの精度を有し、後段の電流ドライバ１４に駆動電流ＩＤＲＶの目標量を指示する制御信号ＶＣＮＴを出力する。ロジック部１０は、ｍ（ｍ＞ｎ）ビットの入力制御データＤＣＮＴ１を受け、Ｄ／Ａコンバータ１２にｎビットの中間制御データＤＣＮＴ２を出力する。データ抽出部６０は、ｍビットの入力制御データＤＣＮＴ１を、上位ｎビットの第１データＤ１と、下位（ｍ−ｎ）ビットの第２データＤ２に分割する。カウンタ６２は、クロック信号と同期して第２データＤ２を累積加算する。キャリー検出部６４は、カウンタ６２において、下位（ｍ−ｎ）ビット目に桁上がりが発生すると、キャリー信号ＣＲＲＹをアサートする。出力制御部６６は、キャリー信号ＣＲＲＹに応じて、中間制御データＤＣＮＴ２を、第１データＤ１と、第１データＤ１に１ＬＳＢを加算した第３データＤ３と、の２値で切りかえる。【選択図】図３
2015167455.tif 000002
【特許請求の範囲】
【請求項１】
ボイスコイルモータに駆動電流を供給する駆動回路であって、
ｎ（ｎは整数）ビットのＤ／Ａコンバータと、
前記Ｄ／Ａコンバータから出力される制御信号に応じた前記駆動電流を生成する電流ドライバと、
ｍ（ｍ＞ｎ）ビットの入力制御データを受け、前記Ｄ／Ａコンバータにｎビットの中間制御データを出力するロジック部と、
を備え、
前記ロジック部は、
前記ｍビットの入力制御データを、上位ｎビットの第１データと、下位（ｍ−ｎ）ビットの第２データに分割するデータ抽出部と、
クロック信号と同期して前記第２データを累積加算するカウンタと、
前記カウンタにおいて、下位（ｍ−ｎ）ビット目に桁上がりが発生すると、キャリー信号をアサートするキャリー検出部と、
前記キャリー信号がネゲートされるサイクルにおいて、前記中間制御データを前記第１データとし、前記キャリー信号がアサートされるサイクルにおいて、前記中間制御データを前記第１データに１ＬＳＢを加算した第３データとする出力制御部と、
を備えることを特徴とする駆動回路。
【請求項２】
前記Ｄ／Ａコンバータと前記電流ドライバの間に挿入されたローパスフィルタをさらに備えることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記電流ドライバは、積分アンプを含むことを特徴とする請求項１に記載の駆動回路。
【請求項４】
前記電流ドライバは、
前記ボイスコイルモータが接続される出力端子と固定電圧端子の間に直列に設けられた、出力トランジスタおよび検出抵抗と、
その第１入力に、前記検出抵抗の電圧降下に応じた検出電圧を受け、その第２入力に、前記制御信号を受け、その出力が前記出力トランジスタの制御端子に接続されたエラーアンプと、
を含むことを特徴とする請求項１または２に記載の駆動回路。
【請求項５】
前記エラーアンプは、積分アンプであることを特徴とする請求項４に記載の駆動回路。
【請求項６】
前記電流ドライバは、
前記駆動電流に応じた検出電圧を生成する電流検出回路と、
前記制御信号と前記検出電圧の誤差を増幅することにより誤差電圧を生成するエラーアンプと、
前記ボイスコイルモータのコイルの一端と接続され、前記誤差電圧に応じて、前記駆動電流をソースまたはシンクする第１ドライバと、
前記ボイスコイルモータのコイルの他端と接続され、前記誤差電圧に応じて、前記駆動電流をシンクまたはソースする第２ドライバと、
を含むことを特徴とする請求項１または２に記載の駆動回路。
【請求項７】
前記エラーアンプは、積分アンプであることを特徴とする請求項６に記載の駆動回路。
【請求項８】
一つの半導体基板上に一体集積化されたことを特徴とする請求項１から７のいずれかに記載の駆動回路。
【請求項９】
フォーカシングレンズと、
その可動子が前記フォーカシングレンズに連結されたボイスコイルモータと、
前記ボイスコイルモータを駆動する請求項１から８のいずれかに記載の駆動回路と、
を備えることを特徴とするレンズモジュール。
【請求項１０】
手ぶれ補正用レンズと、
その可動子が前記手ぶれ補正用レンズに連結されたボイスコイルモータと、
前記ボイスコイルモータを駆動する請求項１から８のいずれかに記載の駆動回路と、
を備えることを特徴とするレンズモジュール。
【請求項１１】
請求項９または１０に記載のレンズモジュールと、
前記レンズモジュールを通った光を撮像する撮像素子と、
を備えることを特徴とする電子機器。
【請求項１２】
ボイスコイルモータの駆動方法であって、
ｍビット（ｍは整数）の入力制御データを生成するステップと、
前記ｍビットの入力制御データをｎビット（ｍ＞ｎ）の中間制御データに変換するステップと、
前記ｎビットの中間制御データを、ｎ（ｎは整数）ビットのＤ／Ａコンバータにより制御信号に変換するステップと、
前記制御信号に応じた駆動電流を前記ボイスコイルモータに供給するステップと、
を備え、
前記変換するステップは、
前記ｍビットの入力制御データを、上位ｎビットの第１データと、下位（ｍ−ｎ）ビットの第２データに分割するステップと、
カウンタを用いて、前記第２データを累積加算するステップと、
前記カウンタにおいて、下位（ｍ−ｎ）ビット目に桁上がりが発生すると、キャリー信号をアサートするステップと、
前記キャリー信号がネゲートされるサイクルにおいて、前記第１データを前記中間制御データとし、前記キャリー信号がアサートされるサイクルにおいて、前記第１データに１ＬＳＢを加算した第３データを前記中間制御データとするステップと、
含むことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ボイスコイルモータの制御技術に関する。
【背景技術】
【０００２】
デジタルスチルカメラ、デジタルビデオカメラあるいは撮像機能付きの電子機器（たとえば携帯電話）には、フォーカシングレンズを位置決めするためのアクチュエータが設けられる。アクチュエータとしてはステッピングモータ方式、ピエゾ方式、ボイスコイルモータ（ＶＣＭ）方式等が採用される。
【０００３】
ＶＣＭは、そのコイルに流れる電流の向きに応じた直線方向に推進力を発生させることができる。ＶＣＭの駆動方式としては、スプリングリターン方式と、双方向駆動方式が知られている。
【０００４】
スプリングリターン機構付きＶＣＭは、第１の方向への推進力をコイルに駆動電流を供給することで発生し、それと反対の第２の方向への推進力を可動子に取り付けられたばね（スプリング）の力を利用して発生させる構造となっている。つまり電気的な駆動と力学的な駆動が併用されている。スプリングリターン機構付きＶＣＭを駆動する場合、そのコイルの一方向にのみ駆動電流を供給すればよく、駆動回路が簡素化できる。
【０００５】
一方、双方向駆動方式では、Ｈブリッジ回路のように、ＶＣＭの両端それぞれから、駆動電流をソースおよびシンク可能な駆動回路が利用される。双方向駆動方式では、コイル電流の向きを切りかえることができ、正方向と負方向に推進力を得ることができる。
【０００６】
図１は、本発明者が検討した比較技術に係る駆動回路２ｒの回路図である。駆動回路２ｒは、ロジック部１０、Ｄ／Ａコンバータ１２、電流ドライバ１４を備える。ロジック部１０は、図示しないマイコンから、ＶＣＭ４の目標位置を示す入力制御データＳ１を、シリアル形式で受信する。ロジック部１０は、入力制御データＳ１に応じたデジタルの指令値Ｓ２を生成し、Ｄ／Ａコンバータ１２に出力する。Ｄ／Ａコンバータ１２は、指令値Ｓ２をアナログの制御信号Ｓ３に変換する。電流ドライバ１４は、制御信号Ｓ３に応じた駆動電流ＩＤＲＶを生成する。
【０００７】
現状、Ｄ／Ａコンバータ１２の分解能は１０ビット、１０２４階調程度となっている。このようなＤ／Ａコンバータは、下位ｍビットをＲ２Ｒ型、上位（１０−ｍ）ビットをセグメント方式で構成することにより、回路面積の増大を抑制しつつ、必要な精度を確保している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１２４９２号公報
【特許文献２】特開平９−２９８４３０号公報
【特許文献３】特開２００８−１１３５０６号公報
【特許文献４】特開２００８−０４３１７１号公報
【特許文献５】米国特許出願公開第２０１０／０２０１３０１Ａ１号明細書
【特許文献６】米国特許出願公開第２０１０／０２０１３０１Ａ１号明細書
【特許文献７】特開２０１３−４８４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年、ＶＣＭの制御に要求される精度はますます高まっているが、それに応じてＤ／Ａコンバータの分解能を１１ビット、１２ビット、…と増大させていくと、Ｄ／Ａコンバータの回路面積が爆発的に増大していくという問題がある。
【００１０】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、回路面積の増大を抑制しつつ、高精度で駆動電流を制御可能な駆動回路の提供にある。
【課題を解決するための手段】
【００１１】
本発明のある態様の駆動回路は、ボイスコイルモータに駆動電流を供給する駆動回路に関する。駆動回路は、ｎ（ｎは整数）ビットのＤ／Ａコンバータと、Ｄ／Ａコンバータから出力される制御信号に応じた駆動電流を生成する電流ドライバと、ｍ（ｍ＞ｎ）ビットの入力制御データを受け、Ｄ／Ａコンバータにｎビットの中間制御データを出力するロジック部と、を備える。ロジック部は、ｍビットの入力制御データを、上位ｎビットの第１データと、下位（ｍ−ｎ）ビットの第２データに分割するデータ抽出部と、クロック信号と同期して第２データを累積加算するカウンタと、カウンタにおいて、下位（ｍ−ｎ）ビット目に桁上がり（あるいはオーバーフロー）が発生すると、キャリー信号をアサートするキャリー検出部と、キャリー信号がネゲートされるサイクルにおいて、中間制御データを第１データとし、キャリー信号がアサートされるサイクルにおいて、中間制御データを第１データに１ＬＳＢを加算した第３データとする出力制御部と、を備える。
【００１２】
この態様によると、回路全体としてのハードウェア資源の増大を抑制しつつ、ｎビットのＤ／Ａコンバータの分解能を、実効的にｍビットに高めることができる。
【００１３】
ある態様の駆動回路は、Ｄ／Ａコンバータと電流ドライバの間に挿入されたローパスフィルタをさらに備えてもよい。この態様によれば、リップルを平滑化できる。
【００１４】
電流ドライバは、積分アンプを含んでもよい。
この場合、ローパスフィルタを挿入せずに、リップルを平滑化できる。
【００１５】
電流ドライバは、ボイスコイルモータが接続される出力端子と固定電圧端子の間に直列に設けられた、出力トランジスタおよび検出抵抗と、その第１入力に、検出抵抗の電圧降下に応じた検出電圧を受け、その第２入力に、制御信号を受け、その出力が出力トランジスタの制御端子に接続されたエラーアンプと、を含んでもよい。
【００１６】
エラーアンプは、積分アンプであってもよい。
【００１７】
電流ドライバは、ボイスコイルモータの両端に接続されるＨブリッジ回路と、ボイスコイルモータと直列に設けられた検出抵抗と、検出抵抗の電圧降下に応じた検出電圧と制御信号の差を増幅するエラーアンプと、エラーアンプの出力電圧にもとづいて、Ｈブリッジ回路を制御するプリドライバと、を含んでもよい。
【００１８】
エラーアンプは、積分アンプであってもよい。
【００１９】
駆動回路は、一つの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２０】
本発明の別の態様は、レンズモジュールに関する。レンズモジュールは、フォーカシングレンズと、その可動子がフォーカシングレンズに連結された双方向またはスプリングリターン機構付きボイスコイルモータと、ボイスコイルモータを駆動する上述のいずれかの態様の駆動回路と、を備える。
【００２１】
本発明の別の態様は、レンズモジュールに関する。レンズモジュールは、手ぶれ補正用レンズと、その可動子が手ぶれ補正用レンズに連結された双方向またはスプリングリターン機構付きボイスコイルモータと、ボイスコイルモータを駆動する上述のいずれかの態様の駆動回路と、を備える。
【００２２】
本発明の別の態様は電子機器に関する。電子機器は、上述のいずれかのレンズモジュールと、レンズモジュールを通った光を撮像する撮像素子と、を備える。
【発明の効果】
【００２３】
本発明のある態様によれば、回路面積の増大を抑制しつつ、高精度に駆動電流を制御できる。
【図面の簡単な説明】
【００２４】
【図１】本発明者が検討した比較技術に係る駆動回路の回路図である。
【図２】実施の形態に係る電子機器の全体構成を示すブロック図である。
【図３】実施の形態に係るレンズモジュールの構成を示すブロック図である。
【図４】図２の駆動回路の動作波形図である。
【図５】図２の駆動回路の動作波形図である。
【図６】第１の実施例に係る駆動回路の回路図である。
【図７】第２の実施例に係る駆動回路の回路図である。
【図８】第３の実施例に係る駆動回路の回路図である。
【図９】電子機器の一例である携帯電話端末を示す斜視図である。
【発明を実施するための形態】
【００２５】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２６】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２７】
図２は、実施の形態に係る電子機器５００の全体構成を示すブロック図である。電子機器５００は、撮像機能付きの携帯電話、あるいはデジタルカメラ、ビデオカメラ、ＷＥＢカメラ、タブレットＰＣ（Personal Computer）などであり、レンズモジュール５０２、撮像素子５０４、画像処理プロセッサ５０６、ＣＰＵ（Central Processing Unit）５０８、を備える。
【００２８】
レンズモジュール５０２は、いわゆるオートフォーカス機能を実現するために設けられ、フォーカシングレンズ５１２およびアクチュエータ５１０を含む。レンズ５１２は、光軸方向に移動可能に支持される。アクチュエータ５１０は、ＣＰＵ５０８からの指令値Ｓ１にもとづいて、レンズ５１２の位置を制御する。
【００２９】
撮像素子５０４には、レンズ５１２を通過した光（画像）が入射する。画像処理プロセッサ５０６は、撮像素子５０４から画像データを読み出す。
【００３０】
ＣＰＵ５０８は、画像処理プロセッサ５０６により読み出された画像にもとづき、フォーカシングレンズ５１２を通過した像が、撮像素子５０４上で結像するように、フォーカシングレンズ５１２の目標位置を決定し、その目標位置に応じた指令値Ｓ１をアクチュエータ５１０に出力する。
【００３１】
以上が電子機器５００の全体構成である。続いてレンズモジュール５０２の具体的な構成を説明する。
【００３２】
図３は、実施の形態に係るレンズモジュール５０２の構成を示すブロック図である。レンズモジュール５０２は、ボイスコイルモータ（ＶＣＭ）４および駆動回路２を備える。
【００３３】
ＶＣＭ４は、フォーカシングレンズ（図２の５１２）を位置決めするアクチュエータであり、その可動子は、フォーカシングレンズと連結されている。駆動回路２は、出力端子ＯＵＴ、電源端子ＰＶＤＤ、接地端子ＰＧＮＤ、インタフェース端子ＩＦを有し、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。
【００３４】
電源端子ＰＶＤＤには、電源電圧ＶＤＤが供給され、接地端子ＰＧＮＤには、接地電圧ＶＧＮＤが供給される。インタフェース端子ＩＦは、外部のＣＰＵ５０８とバスを介して接続されており、ＣＰＵ５０８から駆動回路２に対して、ＶＣＭ４の可動子のストローク量（目標位置、変位量）を指示する入力制御データＤＣＮＴ１が供給される。
【００３５】
本実施の形態において、ＶＣＭ４はスプリングリターン機構を有しており、ＶＣＭ４のコイルＬ１は、駆動回路２の出力端子ＯＵＴに接続される。コイルＬ１の他端には、電源電圧ＶＤＤが供給される。
【００３６】
駆動回路２は、入力制御データＤＣＮＴに応じて、ＶＣＭ４のコイルＬ１に、単方向（シンク方向）の駆動電流ＩＤＲＶを供給し、可動子の位置を制御する。
【００３７】
駆動回路２は、ロジック部１０、Ｄ／Ａコンバータ１２、電流ドライバ１４、ローパスフィルタ１６、を備える。
【００３８】
ロジック部１０は、ＣＰＵ５０８から、ｍビット（ｍは整数）の入力制御データＤＣＮＴ１を受信する。Ｄ／Ａコンバータ１２は、ｎ（ｎは整数）ビットの分解能を有する。Ｄ／Ａコンバータ１２の分解能ｎビットは、入力制御データＤＣＮＴ１のビット数ｍよりも小さい。ロジック部１０は、ｍビットの入力制御データＤＣＮＴ１を、ｎビットの中間制御データＤＣＮＴ２に変換し、Ｄ／Ａコンバータ１２に出力する。
【００３９】
Ｄ／Ａコンバータ１２は、中間制御データＤＣＮＴ２をアナログの制御信号ＶＣＮＴに変換する。Ｄ／Ａコンバータ１２と電流ドライバ１４の間にはローパスフィルタ１６が挿入されており、制御信号ＶＣＮＴは、ローパスフィルタ１６を経由して電流ドライバ１４に入力される。電流ドライバ１４は、Ｄ／Ａコンバータ１２から出力される制御信号ＶＣＮＴに応じた駆動電流ＩＤＲＶを生成する。
【００４０】
ロジック部１０は、データ抽出部６０、カウンタ６２、キャリー検出部６４、出力制御部６６を備える。
データ抽出部６０は、ｍビットの入力制御データＤＣＮＴ１［ｍ−１：０］、上位ｎビットの第１データＤ１と、下位（ｍ−ｎ）ビットの第２データＤ２に分割する。
Ｄ１＝ＤＣＮＴ１［ｍ−１：ｍ−ｎ］
Ｄ２＝ＤＣＮＴ１［ｍ−ｎ−１：０］
【００４１】
カウンタ６２は、入力制御データＤＣＮＴの更新周期Ｔ１よりも十分に短いクロック周期Ｔ２を有するクロック信号と同期して、第２データＤ２を累積加算する。たとえば更新周期Ｔ１は数十μｓ〜数百μｓのオーダーである。これに対してクロック信号の周期Ｔ２は、数ＭＨｚのオーダーとしてもよい。
【００４２】
キャリー検出部６４は、カウンタ６２において、カウント値ＣＯＵＮＴの下位（ｍ−ｎ）ビット目に桁上がりが発生すると、言い換えれば、カウント値ＣＯＵＮＴの下位（ｍ−ｎ＋１）ビット目が変化すると、キャリー信号ＣＲＲＹをアサート（たとえばハイレベル）する。
【００４３】
出力制御部６６は、キャリー信号ＣＲＲＹがネゲート（たとえばローレベル）されるサイクルにおいて、中間制御データＤＣＮＴ２を第１データＤ１とし、キャリー信号ＣＲＲＹがアサートされるサイクルにおいて、中間制御データＤＣＮＴ２を第１データＤ１に１ＬＳＢを加算した第３データＤ３とする。出力制御部６６は、クロック周期Ｔ２で、第１データＤ１および第３データＤ３を時分割で出力し、第１データＤ１および第３データＤ３の比率は、第２データＤ２に応じたものとなる。
【００４４】
以上が駆動回路２の構成である。続いてその動作を説明する。
図４および図５は、図２の駆動回路２の動作波形図である。一例として、ｍ＝１２ビット、ｎ＝１０ビットの場合を説明する。またｋ＝１であり、Ｔ２＝Ｔ１／２（１２−１０）＋１
＝Ｔ１／８となっている。
【００４５】
たとえばＤＣＮＴ１＝[Ｘ１Ｘ２Ｘ３Ｘ４Ｘ５Ｘ６Ｘ７Ｘ８Ｘ９Ｘ１０Ｙ１Ｙ２]であるとする。この場合、第１データＤ１は、ＤＣＮＴ１の上位ｎビットに相当する［Ｘ１Ｘ２Ｘ３Ｘ４Ｘ５Ｘ６Ｘ７Ｘ８Ｘ９Ｘ１０］となる。Ｘｉはそれぞれ、１または０をとりえ、Ｙｊもそれぞれ、１また０をとりうる。第２データＤ２は、ＤＣＮＴ１の下位（ｍ−ｎ）ビットに相当する［Ｙ１Ｙ２］である。
【００４６】
図４には、カウンタ６２のカウント値ＣＯＵＮＴおよびキャリー信号ＣＲＲＹが、Ｄ２=［Ｙ１Ｙ２］＝［００］、［０１］、［１０］、［１１］それぞれの場合について示される。カウント値ＣＯＵＮＴは、下位３ビットのバイナリ値と１０進数の値を併記している。（ｍ−ｎ）ビットのバイナリデータを累積加算したときのカウント値ＣＯＵＮＴの下位（ｍ−ｎ）ビットは、Ｔ３＝Ｔ２×２（ｍ−ｎ）を周期として遷移する。
【００４７】
Ｄ２＝［００］の場合、それを累積加算したカウント値ＣＯＵＮＴは常にゼロであり、下位３（＝ｍ−ｎ＋１）ビット目は変化しないため、キャリー信号ＣＲＲＹはネゲート（ローレベル）されている。
【００４８】
Ｄ２＝［０１］の場合、カウント値ＣＯＵＮＴの下位３ビット目は、周期Ｔ３の４サイクル目において変化するため、キャリー信号ＣＲＲＹは４サイクルに１回の頻度でアサートされる。
【００４９】
Ｄ２＝［１０］の場合、カウント値ＣＯＵＮＴの下位３ビット目は、周期Ｔ３それぞれの２サイクル目および４サイクル目において変化するため、キャリー信号ＣＲＲＹは４サイクルに２回の頻度でアサートされる。
【００５０】
Ｄ２＝［１１］の場合、カウント値ＣＯＵＮＴの下位３ビット目は、周期Ｔ３それぞれの２サイクル目、３サイクル目および４サイクル目において変化するため、キャリー信号ＣＲＲＹは４サイクルに３回の頻度でアサートされる。
【００５１】
図５には、ロジック部１０から出力される中間制御データＤＣＮＴ２が、Ｄ２=［Ｙ１Ｙ２］＝［００］、［０１］、［１０］、［１１］それぞれの場合について示される。中間制御データＤＣＮＴ２の平均値ＤＡＶＥは、Ｄ２＝［００］のときＤ１であり、Ｄ２＝［０１］のときＤ１＋１／４であり、Ｄ２＝［１０］のときＤ１＋２／４であり、Ｄ２＝［１１］のときＤ１＋３／４となる。
【００５２】
電流ドライバ１４は、クロック周期Ｔ２で遷移する中間制御データＤＣＮＴ２に比例した駆動電流ＩＤＲＶを生成する。したがって駆動電流ＩＤＲＶの平均電流は、Ｄ１、Ｄ２＋１／２（ｍ−ｎ）、Ｄ２＋２／２（ｍ−ｎ）、Ｄ２＋３／２（ｍ−ｎ）のいずれかに応じた量となる。このことは、駆動電流ＩＤＲＶの平均電流が、ｎ＋２＝ｍビットの精度で制御できていることを意味している。
【００５３】
以上が駆動回路２の動作である。続いてその利点を説明する。
【００５４】
この駆動回路２によれば、Ｄ／Ａコンバータ１２のビット数をｎビットとしつつも、それよりも大きな分解能（ｍビット）を有する駆動電流ＩＤＲＶを生成することができる。図１の駆動回路２ｒと比較すると、ロジック部１０のハードウェアとしてはデータ抽出部６０、カウンタ６２、キャリー検出部６４、出力制御部６６が追加されるが、これらの機能を実現可能な回路の面積は小さくてすむ。つまり、駆動回路２全体のチップ面積は、Ｄ／Ａコンバータ１２をｍビットで構成した場合よりもはるかに小さくすることができる。
【００５５】
また、図５に示すように、第１データＤ１と第３データは、それぞれが集中しないように配置されていることにも留意すべきである。たとえばＤ２＝［１０］の場合に同じデューティ比５０％を与えるパターンとしては、Ｄ１Ｄ１Ｄ３Ｄ３も考えられる。しかしながらこのパターンでは、中間制御データＤＣＮＴ２の周波数が、図５のそれの１／２に低下してしまい好ましくない。実施の形態に係る駆動回路２によれば、中間制御データＤＣＮＴ２の周波数変動を抑制することができる。
【００５６】
加えて図１の駆動回路２ｒにおいて、Ｄ／Ａコンバータ１２を相対的に大きなｍビットで構成した場合、入力制御データＤＣＮＴ１のビット数は、ｍもしくはそれより小さい値に固定される。これに対して、実施の形態に係る駆動回路２によれば、入力制御データＤＣＮＴ１のビット数ｍは、Ｄ／Ａコンバータ１２のビット数ｎには制約されない。
すなわち、想定されるビット数ｍの最大値をｍＭＡＸとするとき、カウンタ６２のビット数を、第２データＤ２（ｍＭＡＸ−ｎ）ビットを累積加算可能に設計しておけば、任意のビット数ｍに対応することが可能となる。このことは、ＣＰＵ５０８が入力制御データＤＣＮＴ１のビット数ｍを意識する必要がないことを意味しており、ユーザフレンドリであるといえる。
【００５７】
本発明の範囲は、図２のブロック図として把握されるすべての回路に及ぶものであるが、以下では、その中のいくつかの駆動回路２の具体的な構成について説明する。
【００５８】
図６は、第１の実施例に係る駆動回路２の回路図である。図６には、電流ドライバ１４およびローパスフィルタ１６のみが示され、その他は省略している。ローパスフィルタ１６は、キャパシタＣ３１および抵抗Ｒ３１を含むＲＣフィルタである。
【００５９】
電流ドライバ１４は、出力トランジスタＭ１、検出抵抗Ｒｓ、エラーアンプ７０を含む。出力トランジスタＭ１および検出抵抗Ｒｓは、ボイスコイルモータが接続される出力端子ＯＵＴと固定電圧端子（接地端子）の間に直列に設けられる。エラーアンプ７０は、その第１入力（反転入力端子）に検出抵抗Ｒｓの電圧降下に応じた検出電圧Ｖｓを受け、その第２入力（非反転入力端子）に、ローパスフィルタ１６を経由した制御信号ＶＣＮＴを受ける。エラーアンプ７０の出力は、出力トランジスタＭ１の制御端子（ゲート）に接続される。
【００６０】
この構成によれば、以下の式（１）で与えられる駆動電流ＩＤＲＶを生成できる。
ＩＤＲＶ＝ＶＣＮＴ／Ｒｓ      …（１）
【００６１】
図７は、第２の実施例に係る駆動回路２の回路図である。この構成例では、ローパスフィルタ１６は、電流ドライバ１４と一体に構成される。具体的には、図６のローパスフィルタ１６およびエラーアンプ７０が、積分アンプ７０ａとして一体に構成される。積分アンプ７０ａは、エラーアンプ７０に加えて、入力抵抗Ｒ３２、フィードバックキャパシタＣ３２を含む。
【００６２】
図８は、第３の実施例に係る駆動回路２の回路図である。これまで説明した駆動回路２が、単方向の駆動電流ＩＤＲＶを生成したのに対して、図８の駆動回路２は、双方向の駆動電流ＩＤＲＶを生成可能であり、したがって、スプリングリターン機構を有しないＶＣＭ４を駆動可能となっている。この実施例では、図７と同様に、電流ドライバ１４とローパスフィルタ１６が一体に構成される。
【００６３】
電流ドライバ１４は、電流検出回路２０、エラーアンプ３０、第１ドライバ４０ｐ、第２ドライバ４０ｎを備える。
【００６４】
電流検出回路２０は、コイルＬ１に流れる駆動電流ＩＤＲＶを検出し、駆動電流ＩＤＲＶに応じた検出電圧Ｖｓを生成する。検出電圧Ｖｓは、利得ｋおよび基準電圧ＶＲＥＦを用いて、以下の式（２）で与えられる。
Ｖｓ＝ＶＲＥＦ＋ｋ×ＩＤＲＶ      …（２）
【００６５】
たとえば電流検出回路２０は、第１演算増幅器２２、検出抵抗ＲＮＦ、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３、第４抵抗Ｒ４、を備える。
検出抵抗ＲＮＦは、駆動電流ＩＤＲＶの経路上に設けられる。たとえば検出抵抗ＲＮＦは、コイルＬ１の第２端と第２ドライバ４０ｎの出力端の間に設けられる。あるいは検出抵抗ＲＮＦは、コイルＬ１の第１端と第１ドライバ４０ｐの出力端の間に設けてもよい。検出抵抗ＲＦＮには、駆動電流ＩＤＲＶに比例した電圧降下ＶＮＦが発生する。
【００６６】
第１抵抗Ｒ１は、第１演算増幅器２２の第１入力端子（反転入力端子）と検出抵抗ＲＮＦの第１端Ｅ１の間に設けられる。第２抵抗Ｒ２は、第１演算増幅器２２の第２入力端子（非反転入力端子）と検出抵抗ＲＮＦの第２端Ｅ２の間に設けられる。第３抵抗Ｒ３は、第１演算増幅器２２の出力端子と第１入力端子（反転入力端子）の間に設けられる。第４抵抗Ｒ４は、その一端が第１演算増幅器２２の第２入力端子（非反転入力端子）と接続され、その他端に基準電圧ＶＲＥＦが印加される。
【００６７】
検出抵抗ＲＮＦの第１端Ｅ１、第２端Ｅ２それぞれの電位をＶ１、Ｖ２とする。Ｒ１＝Ｒ２＝Ｒａ、Ｒ３＝Ｒ４＝Ｒｂが成り立つとき、検出電圧Ｖｓは、式（３）で与えられる。
Ｖｓ＝ＶＲＥＦ＋Ｒｂ／Ｒａ×（Ｖ２−Ｖ１）    …（３）
式（３）に、式（４）を代入すると式（５）を得る。
ＶＮＦ＝Ｖ２−Ｖ１＝ＲＮＦ×ＩＤＲＶ      …（４）
Ｖｓ＝ＶＲＥＦ＋Ｒｂ／Ｒａ×ＲＮＦ×ＩＤＲＶ    …（５）
したがって、電流検出回路２０の利得ｋは、Ｒｂ／Ｒａ×ＲＮＦとなる。
【００６８】
なお、電流検出回路２０の構成は図ｚのそれには限定されず、その他の構成であってもよい。
【００６９】
エラーアンプ３０は、ボイスコイルモータの変位量を指示する制御電圧ＶＣＮＴと、検出電圧Ｖｓとの誤差を増幅することにより誤差電圧ＶＥＲＲを生成する。たとえばエラーアンプ３０は、積分アンプであってもよい。これにより、図２のローパスフィルタ１６の機能が備えられる。
【００７０】
たとえばエラーアンプ３０は、第２演算増幅器３２、第１キャパシタＣ１、第５抵抗Ｒ５を含む。
【００７１】
第２演算増幅器３２の第１入力端子（非反転入力端子）には、制御電圧ＶＣＮＴが入力される。第１キャパシタＣ１は、第２演算増幅器３２の第２入力端子（反転入力端子）とその出力端子の間に設けられる。第５抵抗Ｒ５の第１端は、第２演算増幅器３２の第２入力端子（反転入力端子）と接続され、その第２端には検出電圧Ｖｓが印加される。
【００７２】
なお、エラーアンプ３０の構成も図ｚのそれには限定されない。
【００７３】
第１ドライバ４０ｐは、ボイスコイルモータ４のコイルＬ１の一端と接続され、誤差電圧ＶＥＲＲに応じて、駆動電流ＩＤＲＶをソースまたはシンクする。
第２ドライバ４０ｎは、第１ドライバ４０ｐとは逆相で動作し、ボイスコイルモータ４のコイルＬ１の他端と接続され、誤差電圧ＶＥＲＲに応じて、駆動電流ＩＤＲＶをシンクまたはソースする。
【００７４】
バッファ４６は、所定のコモン電圧ＶＣＯＭを出力する。第１ドライバ４０ｐは、コモン電圧ＶＣＯＭを基準として誤差電圧ＶＥＲＲを非反転増幅し、コイルＬ１の第１端に第１駆動電圧ＶＯ＋を印加する非反転アンプを含む。また第２ドライバ４０ｎは、コモン電圧ＶＣＯＭを基準として誤差電圧ＶＥＲＲを反転増幅し、コイルＬ１の第２端子に、第１駆動電圧ＶＯ＋と逆相の第２駆動電圧ＶＯ−を印加する反転アンプを含む。
【００７５】
より具体的には、第１ドライバ４０ｐは、第１分圧回路４２ｐ、第１アンプ３４を含む。第１分圧回路４２ｐは、抵抗Ｒ１１、Ｒ１２を含み、コイルＬ１の第１端に生ずる第１出力電圧ＶＯ＋と所定のコモン電圧ＶＣＯＭを所定の分圧比で分圧する。第１アンプ３４は、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬからなるプッシュプル出力段を有する。第１アンプ３４は、第１分圧回路４２ｐにより分圧された電圧ＶＦＢ＋が誤差電圧ＶＥＲＲと等しくなるように、そのプッシュプル出力段のハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを制御する。
【００７６】
第２ドライバ４０ｎは、第２分圧回路４２、第２アンプ４４を含む。第２アンプ４４は、抵抗Ｒ２１、Ｒ２２を含み、コイルＬ１の第２端に生ずる第２出力電圧ＶＯ−と誤差電圧ＶＥＲＲを所定の分圧比で分圧する。第２アンプ４４は、ハイサイドトランジスタＭＨとローサイドトランジスタＭＬからなるプッシュプル出力段を有する。第２アンプ４４は、第２分圧回路４２により分圧された電圧ＶＦＢ−がコモン電圧ＶＣＯＭと等しくなるように、そのプッシュプル出力段のハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを制御する。
【００７７】
この駆動回路２は、エラーアンプ３０を含むフィードバックループによって、検出電圧Ｖｓが、制御電圧ＶＣＮＴと一致するように、駆動電圧ＶＯ＋、ＶＯ−を生成する。
上述のように、検出電圧Ｖｓは式（３）で与えられるため、駆動電流ＩＤＲＶは、以下の式で与えられる目標値に近づくようにフィードバック制御される。
ＩＤＲＶ＝（ＶＣＮＴ−ＶＲＥＦ）／ｋ
【００７８】
制御電圧ＶＣＮＴの電圧範囲は０〜ＶＨであり、駆動電流ＩＤＲＶの最大値ＩＭＡＸは、ＩＤＲＶ＝（ＶＨ−ＶＲＥＦ）／ｋとなり、駆動電流ＩＤＲＶの最小値ＩＭＡＸは、ＩＤＲＶ＝−ＶＲＥＦ／ｋとなる。駆動電流ＩＤＲＶの変化幅ΔＩ＝ＩＭＡＸ−ＩＭＩＮは、ＶＨ／ｋとなり、基準電圧ＶＲＥＦの値によらずに一定である。
【００７９】
すなわち、この駆動回路２によれば、基準電圧ＶＲＥＦのレベルに応じて、駆動電流ＩＤＲＶの範囲を任意に設定することができる。たとえば、基準電圧ＶＲＥＦが制御電圧ＶＣＮＴの電圧範囲０〜ＶＨのセンター値ＶＨ／２であるとき、ＩＭＡＸ＝−ＩＭＩＮとなり、正負方向に流せる電流の最大値が等しくなる。基準電圧ＶＲＥＦが、センター値ＶＨ／２より高いとき、負方向に流せる電流量の方が大きくなり、反対に基準電圧ＶＲＥＦが、センター値ＶＨ／２より小さいとき、正方向に流せる電流量の方が大きくなる。
【００８０】
なお、図８の電流ドライバ１４を用いて、スプリングリターン機構を有するＶＣＭ４を駆動してもよい。
【００８１】
続いて、電子機器５００の具体例を説明する。図９は、電子機器５００の一例である携帯電話端末を示す斜視図である。電子機器５００は、筐体５０１、レンズモジュール５０２、撮像素子５０４を備える。撮像素子５０４は、筐体５０１に内蔵される。筐体５０１には、撮像素子５０４とオーバーラップする箇所に開口部が設けられ、レンズモジュール５０２は開口部に設けられる。
【００８２】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００８３】
（変形例１）
図８の駆動回路２において、第１ドライバ４０ｐおよび第２ドライバ４０ｎは、ＶＣＭ４をリニア駆動する場合を説明したが、ＰＷＭ駆動を行ってもよい。すなわち、第１ドライバ４０ｐおよび第２ドライバ４０ｎはそれぞれ、パルス状の駆動電圧ＶＯ＋、ＶＯ−を生成し、誤差電圧ＶＥＲＲに応じて、駆動電圧のデューティ比ＶＯ＋、ＶＯ−を変化させてもよい。
【００８４】
（変形例２）
図８の駆動回路２において、検出抵抗ＲＮＦを第２ドライバ４０ｎ（第１ドライバ４０ｐ）とコイルＬ１の間に設ける場合を説明したが、検出抵抗ＲＮＦの位置はそれには限定されない。検出抵抗ＲＮＦは、出力端子ＯＵＴ＋（ＯＵＴ−）と電源ラインの間にハイサイドトランジスタＭＨと直列に設けてもよいし、出力端子ＯＵＴ＋（ＯＵＴ−）と接地ラインの間にローサイドトランジスタＭＬと直列に設けてもよい。あるいは検出抵抗ＲＮＦとして、第１ドライバ４０ｐの出力段を構成するトランジスタ（ＭＨ、ＭＬ）のオン抵抗、および／または、第２ドライバ４０ｎの出力段を構成するトランジスタ（ＭＨ、ＭＬ）のオン抵抗を利用してもよい。
【００８５】
あるいは、ＶＣＭ４の直流抵抗成分（寄生抵抗）が既知であるとき、その抵抗値を、検出抵抗ＲＮＦとして利用してもよい。ＶＣＭ４の両端間の電圧は、抵抗成分に生ずる電圧降下と、インダクタンスＬ１に生ずる逆起電力の和となる。そこで電流検出回路２０は、ＶＣＭ４の両端間の電圧から、コイルＬ１に生ずる逆起電力を除去し、抵抗成分の電圧降下を検出してもよい。このような電流検出回路は、公知技術を用いることができる。
【００８６】
実施の形態では、フォーカシング用のレンズモジュールを説明したが、駆動回路２の用途はそれには限定されない。たとえばＶＣＭ４は、手ぶれ補正用のレンズを駆動してもよい。
【００８７】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００８８】
５００…電子機器、５０１…筐体、５０２…レンズモジュール、５０４…撮像素子、５０６…画像処理プロセッサ、５０８…ＣＰＵ、５１０…アクチュエータ、５１２…レンズ、２…駆動回路、４…ＶＣＭ、ＯＵＴ…出力端子、１０…ロジック部、１２…Ｄ／Ａコンバータ、１４…電流ドライバ、１６…ローパスフィルタ、２０…電流検出回路、３０…エラーアンプ、４０ｐ…第１ドライバ、４０ｎ…第２ドライバ、Ｓ１…入力制御データ、Ｓ２…中間制御データ、Ｖ２…制御信号、Ｍ１…出力トランジスタ、Ｒｓ…検出抵抗、７０…エラーアンプ、５０…ロジック部、６０…データ抽出部、６２…カウンタ、６４…キャリー検出部、６６…出力制御部。
【図１】
2015167455.tif 000003
【図２】
2015167455.tif 000004
【図３】
2015167455.tif 000005
【図４】
2015167455.tif 000006
【図５】
2015167455.tif 000007
【図６】
2015167455.tif 000008
【図７】
2015167455.tif 000009
【図８】
2015167455.tif 000010
【図９】
2015167455.tif 000011