(57)【要約】【課題】外光の強度が弱い場合でも信号のＳＮ比を高める固体撮像装置。【解決手段】受光素子、受光素子における露光量により蓄積される電荷量が定まるノードと第１配線との接続を制御する第１トランジスタ、ノードの電位に従って導通状態または非導通状態が選択される第２トランジスタ、及び、第２配線と第３配線の接続を第２トランジスタと共に制御する第３トランジスタ、を有するセンサ回路と、第１電位と第１電位よりも高い第２電位とが、第１トランジスタのゲートに交互に供給される第１の駆動方法、または、第１電位よりも高く第２電位よりも低い第３電位が、第１トランジスタのゲートに供給される第２の駆動方法を、外光の強度に応じて選択する中央演算処理装置と、中央演算処理装置において選択された第１の駆動方法または第２の駆動方法に従って、第１トランジスタのゲートに供給される電位を制御する制御回路と、を有する固体撮像装置。【選択図】図１
2015039165.tif 000002
【特許請求の範囲】
【請求項１】
受光素子、前記受光素子における露光量により蓄積される電荷量が定まるノードと第１配線との接続を制御する第１トランジスタ、前記ノードの電位に従って導通状態または非導通状態が選択される第２トランジスタ、及び、第２配線と第３配線の接続を前記第２トランジスタと共に制御する第３トランジスタ、を有するセンサ回路と、
第１電位と前記第１電位よりも高い第２電位とが、前記第１トランジスタのゲートに交互に供給される第１の駆動方法、または、前記第１電位よりも高く前記第２電位よりも低い第３電位が、前記第１トランジスタのゲートに供給される第２の駆動方法を、外光の強度に応じて選択する中央演算処理装置と、
前記中央演算処理装置において選択された前記第１の駆動方法、または、前記第２の駆動方法に従って、前記第１トランジスタのゲートに供給される電位を制御する制御回路と、を有する固体撮像装置。
【請求項２】
請求項１において、前記第１トランジスタは、酸化物半導体膜にチャネル形成領域が形成される固体撮像装置。
【請求項３】
請求項２において、前記酸化物半導体膜がＩｎ、Ｇａ、及びＺｎを含む固体撮像装置。
【請求項４】
請求項２または請求項３において、前記酸化物半導体膜がＣＡＡＣ−ＯＳ膜である固体撮像装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、前記第１トランジスタは、前記酸化物半導体膜を間に挟んで重なる、電気的に接続された一対のゲートを有し、
チャネル幅方向において、前記酸化物半導体膜の端部が前記一対のゲートと重なるように位置する固体撮像装置。
【請求項６】
画像信号に従って輝度が制御される発光素子と、
受光素子、前記受光素子における露光量により蓄積される電荷量が定まるノードと第１配線との接続を制御する第１トランジスタ、前記ノードの電位に従って導通状態または非導通状態が選択される第２トランジスタ、及び、第２配線と第３配線の接続を前記第２トランジスタと共に制御する第３トランジスタ、を有するセンサ回路と、
第１電位と前記第１電位よりも高い第２電位とが、前記第１トランジスタのゲートに交互に供給される第１の駆動方法、または、前記第１電位よりも高く前記第２電位よりも低い第３電位が、前記第１トランジスタのゲートに供給される第２の駆動方法を、外光の強度に応じて選択する中央演算処理装置と、
前記中央演算処理装置において選択された前記第１の駆動方法、または、前記第２の駆動方法に従って、前記第１トランジスタのゲートに供給される電位を制御する制御回路と、を有する半導体表示装置。
【請求項７】
請求項６において、前記第１トランジスタは、酸化物半導体膜にチャネル形成領域が形成される半導体表示装置。
【請求項８】
請求項７において、前記酸化物半導体膜がＩｎ、Ｇａ、及びＺｎを含む半導体表示装置。
【請求項９】
請求項７または請求項８において、前記酸化物半導体膜がＣＡＡＣ−ＯＳ膜である半導体表示装置。
【請求項１０】
請求項６乃至請求項９のいずれか１項において、前記第１トランジスタのゲートは、前記酸化物半導体膜を間に挟んで重なる、電気的に接続された一対のゲートを有し、
チャネル幅方向において、前記酸化物半導体膜の端部が前記一対のゲートと重なるように位置する半導体表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関する。特に本発明は、受光素子を画素に有する固体撮像装置や、受光素子及び表示素子を画素に有する半導体表示装置などの、半導体装置に関する。
【背景技術】
【０００２】
位置入力装置の一つである光学式の固体撮像装置（イメージセンサ）は、光の強度を用いて位置情報の取得を行うため、外部の環境における光の強度が弱いと、位置情報の取得の感度が低く、信号対雑音比（ＳＮ比）が低くなりやすかった。そのため、取得された信号から雑音を除去するために、信号を処理するハードウェアや、信号の処理方法に工夫が必要であった。
【０００３】
そこで、光の強度が弱い場合でも、ＳＮ比の高い信号を取得できる光学式の固体撮像装置が所望されている。下記の特許文献１には、光センサの出力値に基づいて光センサのプリチャージ電圧又は露光時間の少なくとも一方を制御することで、外光に応じて光センサの感度を適切に制御する表示装置について、開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２４３９２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の表示装置のように、露光時間の長さを変更することで光センサの感度を制御する場合、露光により蓄積された電荷量の読み出しのタイミングを制御するトランジスタ（具体的に、特許文献１では出力制御スイッチ）のオンとオフの切り替えの周期を、外光の強弱に応じて調整する必要がある。よって、光センサの動作を制御するための回路が複雑になる。
【０００６】
また、特許文献１に記載の表示装置のように、プリチャージ電圧を変更することで光センサの感度を制御する場合、特定の周期でプリチャージを行うため、露光により変化した電荷量を周期的に初期化する必要がある。そのため、外光がより弱い場合には、リーク電流による電荷量の変化が小さすぎて、光センサの感度を適切に制御することが難しい。
【０００７】
上述したような技術的背景のもと、本発明の一態様は、電荷量の読み出しを行うトランジスタのオンとオフの切り替えの周期を、外光の強度に合わせて調整しなくても、画像情報を含む信号のＳＮ比を高めることができる固体撮像装置の提供を、課題の一つとする。或いは、本発明の一態様は、外光の強度が弱い場合でも画像情報を含む信号のＳＮ比を高めることができる固体撮像装置の提供を、課題の一つとする。また、本発明の一態様は、外光の強度が弱い場合でも、ノイズの影響を防ぎ、位置情報の取得を行うことができる半導体表示装置の提供を、課題の一つとする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る固体撮像装置は、受光素子と、受光素子における露光量により蓄積される電荷量が定まるノードと第１配線との接続を制御する機能を有する第１トランジスタと、上記ノードにゲートが接続された第２トランジスタと、第２配線と第３配線の接続を上記第２トランジスタと共に制御する第３トランジスタとをセンサ回路に有する。そして、本発明の一態様に係る固体撮像装置は、第１電位と、第１電位よりも高い第２電位とが第１トランジスタのゲートに交互に供給される第１の駆動方法と、第１電位よりも高く第２電位よりも低い第３電位が第１トランジスタのゲートに供給される第２の駆動方法とを、外光の強度に応じて選択する中央演算処理装置を、さらに有する。そして、本発明の一態様に係る固体撮像装置は、中央演算処理装置において選択された第１の駆動方法、または、第２の駆動方法に従って、第１トランジスタのゲートに供給される電位を制御する制御回路を、さらに有する。
【０００９】
本発明の一態様では、第１の駆動方法を用いることにより、第１トランジスタにおいて導通状態と非導通状態とを交互に切り替えることができる。よって、外光の強度が所定の値を満たしている場合、第１トランジスタが導通状態の時に、露光により変化した上記ノードの電荷量を初期化することができ、第１トランジスタが非導通状態の時に、受光素子における露光量に応じた量の電荷を上記ノードに蓄積することができる。
【００１０】
また、第２の駆動方法では、第１の駆動方法とは異なり、上記ノードの電荷量が初期化されないため、受光素子における積算された露光量に応じて、ノードの電荷量が定まる。よって、外光の強度が所定の値を満たしていない場合でも、ノードにおける電荷量の初期化を行う場合に比べて、上記ノードにおける電荷量の変化を大きくすることができる。よって、センサ回路からＳＮ比の高い信号を読み出すことができる。
【００１１】
なお、第２の駆動方法では、ノードにおける電荷量の初期化が行われないため、露光時間を長くしていくと、最終的には、受光素子のアノードとカソード間の電圧が０Ｖに収束する。この場合、ノードにおける電位の変化量もほぼ０となり、受光素子における露光量の変化を、情報として読み出すのが困難となる。そこで、本発明の一態様では、第２の駆動方法において、第３電位を第１トランジスタのゲートに供給することで、第３電位の高さに従ってソースとドレイン間の抵抗値が制御される可変抵抗としての機能を、第１トランジスタに付与する。上記構成により、ノードの電位が、受光素子のアノードとカソード間の抵抗値と、第１トランジスタのソースとドレイン間の抵抗値の比によって定まるため、アノードとカソード間の電圧が０Ｖに収束するのを防ぐことができる。よって、ノードにおける電荷量の初期化を行わなくても、受光素子における露光量を情報として含む信号を、連続的に得ることができる。
【発明の効果】
【００１２】
本発明の一態様により、外光の強度が弱い場合でも画像情報を含む信号のＳＮ比を高めることができる固体撮像装置を、提供できる。本発明の一態様により、電荷量の読み出しを行うトランジスタのオンとオフの切り替えの周期を、外光の強度に合わせて調整しなくても、画像情報を含む信号のＳＮ比を高める固体撮像装置を、提供できる。本発明の一態様により、外光の強度が弱い場合でも、ノイズの影響を防ぎ、位置情報の取得を行う半導体表示装置を、提供できる。
【図面の簡単な説明】
【００１３】
【図１】固体撮像装置の構成例と、固体撮像装置の画素の構成例。
【図２】画素のタイミングチャート。
【図３】画素のタイミングチャート。
【図４】センサ回路の構成例。
【図５】センサ回路のタイミングチャート。
【図６】固体撮像装置の構成例。
【図７】ドライバの構成例。
【図８】ドライバの構成例。
【図９】順序回路の構成例。
【図１０】プリチャージ回路とスイッチ回路の構成例。
【図１１】半導体表示装置の画素の構成例。
【図１２】半導体表示装置の画素部の構成例。
【図１３】半導体表示装置の断面図。
【図１４】トランジスタの断面図。
【図１５】ゲート電圧とドレイン電流の関係を示すグラフ。
【図１６】電子機器の図。
【発明を実施するための形態】
【００１４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００１５】
なお、本発明は、集積回路、ＲＦタグ、半導体表示装置など、固体撮像装置を用いたあらゆる半導体装置を、その範疇に含む。なお、集積回路には、マイクロプロセッサ、画像処理回路、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、マイクロコントローラを含むＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ  ＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）が、その範疇に含まれる。また、半導体表示装置には、液晶表示装置、有機発光素子に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）など、固体撮像装置を有している半導体表示装置が、その範疇に含まれる。
【００１６】
なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して電気的に接続している状態も、その範疇に含む。
【００１７】
また、トランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に電気的に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、活性層として機能する半導体膜の一部であるドレイン領域、或いは上記半導体膜に電気的に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。
【００１８】
トランジスタが有するソースとドレインは、トランジスタのチャネル型及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。
【００１９】
〈固体撮像装置の構成例〉
図１（Ａ）に、本発明の一態様にかかる固体撮像装置の構成例を示す。図１（Ａ）に示す固体撮像装置１０は、センサ回路１１と、中央演算処理装置（ＣＰＵ）１２と、制御回路１３とを有する。
【００２０】
センサ回路１１は、センサ回路１１への露光量を情報として含む信号、すなわち、画像情報を含む信号を、生成する機能を有する。具体的に、センサ回路１１は、受光素子１５と、トランジスタ１６と、増幅回路１７とを含む画素１４を、単数または複数有する。受光素子１５として、半導体の接合部に光があたると電流が発生する性質を有するフォトダイオードなどの光電変換素子を用いることができる。
【００２１】
トランジスタ１６は、受光素子１５において生じる電流によって、電荷が蓄積されるノードＮＤと、配線ＶＲとの電気的な接続を制御する機能を有する。例えば、トランジスタ１６がｎチャネル型の場合、トランジスタ１６のソースに対するゲートの電圧、すなわちゲート電圧が、閾値電圧よりも十分大きいとき、トランジスタ１６は線形領域で動作する。よって、ノードＮＤに配線ＶＲの電位が供給され、ノードＮＤの電位は初期化される。また、トランジスタ１６のゲート電圧が閾値電圧よりも十分小さいとき、トランジスタ１６は遮断領域で動作する。よって、ノードＮＤに蓄積された電荷が保持される。
【００２２】
また、トランジスタ１６のゲート電圧が、上記線形領域におけるゲート電圧よりも小さく、上記遮断領域におけるゲート電圧よりも大きいとき、トランジスタ１６は飽和領域で動作する。よって、トランジスタ１６のソースとドレイン間の抵抗値がゲート電圧によって定まる。そのため、ノードＮＤの電位は、受光素子１５のアノードとカソード間の抵抗値と、トランジスタ１６のソースとドレイン間の抵抗値との比によって定まる。
【００２３】
増幅回路１７は、ノードＮＤにおける電位の変化量を増幅する機能を有する。具体的に、増幅回路１７は、ノードＮＤの電位に従って配線ＰＯに供給する電位を定める。よって、配線ＰＯの電位を含む信号には、受光素子１５における露光量が情報として含まれる。なお、増幅回路１７の構成は、ノードＮＤにおける電位の変化量を増幅する機能を果たすことができれば良く、あらゆる形態を採用することができる。
【００２４】
中央演算処理装置１２は、トランジスタ１６が、オンとオフとを繰り返す第１の駆動方法、より好ましくは遮断領域での動作と線形領域での動作とを交互に繰り返す第１の駆動方法と、トランジスタ１６が第１の駆動方法においてオフであるときよりも大きなドレイン電流が流れるように動作する第２の駆動方法、より好ましくは飽和領域で動作する第２の駆動方法とのいずれか一方を、選択する機能を有する。中央演算処理装置１２による駆動方法の選択は、外光の強弱に従って行うことができる。
【００２５】
具体的に、中央演算処理装置１２において、外光の強度が強いと判定された場合、上記第１の駆動方法が選択される。第１の駆動方法が選択されると、トランジスタ１６が、オンとオフとを交互に繰り返すので、受光素子１５の露光量に応じたノードＮＤにおける電荷の蓄積と、ノードＮＤの電位の初期化とが交互に行われる。よって、センサ回路１１の画素１４から出力される信号には、ノードＮＤの電位が初期化されてから、次にノードＮＤの電位が初期化される前までの期間の、受光素子１５における露光量が情報として含まれる。
【００２６】
また、中央演算処理装置１２において、外光の強度が弱いと判定された場合、上記第２の駆動方法が選択される。第２の駆動方法が選択されると、トランジスタ１６が、飽和領域での動作を連続的に行うことができる。よって、受光素子１５の露光量に応じたノードＮＤにおける電荷の蓄積が、連続的に行われる。よって、センサ回路１１の画素１４から出力される信号には、第２の駆動方法が選択されている期間の、受光素子１５における露光量が、情報として含まれる。
【００２７】
制御回路１３は、中央演算処理装置１２において選択された第１の駆動方法または第２の駆動方法に従って、センサ回路１１が有する画素１４の、トランジスタ１６のゲートに供給される電位を制御する機能を有する。具体的に、第１の駆動方法が選択された場合、トランジスタ１６のゲートに接続された配線ＴＸの電位を制御することで、オンとオフの動作とを繰り返すように、トランジスタ１６のゲート電圧を制御することができる。また、第２の駆動方法が選択された場合、トランジスタ１６のゲートに接続された配線ＴＸの電位を制御することで、連続的に飽和領域で動作するように、トランジスタ１６のゲート電圧を制御することができる。
【００２８】
図１（Ｂ）に、画素１４の具体的な回路構成を一例として示す。図１（Ｂ）に示す画素１４は、図１（Ａ）に示す画素１４と同じく、受光素子１５と、トランジスタ１６と、増幅回路１７とを有している。そして、図１（Ｂ）に示す画素１４では、増幅回路１７が、トランジスタ１８及びトランジスタ１９を有する。
【００２９】
トランジスタ１８は、ノードＮＤの電位に従って、そのソースとドレイン間の抵抗値が定められる。トランジスタ１９は、トランジスタ１８と共に、配線ＰＯと配線ＶＰの電気的な接続を制御する機能を有する。よって、トランジスタ１９が線形領域または飽和領域で動作するとき、トランジスタ１８のソースとドレイン間の抵抗値の大きさが、配線ＰＯの電位に反映される。また、トランジスタ１９が遮断領域で動作するとき、トランジスタ１８のソースとドレイン間の抵抗値の大きさは、配線ＰＯの電位に反映されない。
【００３０】
具体的に、画素１４では、受光素子１５のカソードが配線ＰＲに接続されており、受光素子１５のアノードがノードＮＤに接続されている。また、トランジスタ１６は、ゲートが配線ＴＸに接続されており、ソース及びドレインの一方が配線ＶＲに接続されており、ソース及びドレインの他方がノードＮＤに接続されている。トランジスタ１８は、ゲートがノードＮＤに相当し、ソース及びドレインの一方が配線ＶＰに接続されており、ソース及びドレインの他方が、トランジスタ１９のソース及びドレインの一方に接続されている。トランジスタ１９は、ゲートが配線ＳＥに接続されており、ソース及びドレインの他方が配線ＰＯに接続されている。
【００３１】
なお、ノードＮＤにおいて電荷がより確実に保持されるために、ノードＮＤに接続された容量素子を、画素１４に設けても良い。
【００３２】
また、画素１４では、トランジスタ１９が配線ＰＯとトランジスタ１８の間に設けられている場合を例示しているが、トランジスタ１９は、配線ＶＰとトランジスタ１８の間に設けられていても良い。
【００３３】
また、画素１４では、配線ＶＲと配線ＶＰが電気的に分離している場合を例示しているが、配線ＶＲと配線ＶＰは電気的に接続されていても良い。この場合、配線ＶＰは配線ＶＲの一部とみなすことができる。
【００３４】
また、図１（Ｂ）では、各トランジスタが、ゲート電極を半導体膜の片側にのみ有している場合を示している。各トランジスタが、半導体膜を間に挟んで存在する一対のゲート電極を有している場合、一対のゲート電極に、同じ高さの電位が与えられていても良いし、どちらか一方のゲート電極にのみグラウンドなどの固定電位が与えられていても良い。どちらか一方のゲート電極に与える電位の高さを制御することで、各トランジスタの閾値電圧を制御することができる。
【００３５】
なお、図１（Ｂ）において、トランジスタ１６、トランジスタ１８、及びトランジスタ１９は、その半導体膜に、酸化物半導体が用いられていても良いし、酸化物半導体以外の、非晶質、微結晶、多結晶、または単結晶の、シリコンまたはゲルマニウムなどの半導体が用いられていても良い。画素１４内の全てのトランジスタの半導体膜に、同じ材料の半導体を用いることで、プロセスを簡略化することができる。
【００３６】
特に、トランジスタ１６は、ノードＮＤにおいて蓄積された電荷を保持する機能を有するため、オフ電流は小さいほうが好ましい。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い酸化物半導体膜に、チャネル形成領域が形成されるトランジスタは、通常のシリコンやゲルマニウムなどの半導体で形成されたトランジスタに比べて、オフ電流を著しく小さくすることが可能であるため、トランジスタ１６として用いるのに好適である。また、トランジスタ１８及びトランジスタ１９の半導体膜に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体よりも高い移動度が得られる半導体材料を用いることで、画素１４からの信号の読み出しを高速で行うことができる。
【００３７】
なお、特に断りがない限り、本明細書でオフ電流とは、遮断領域においてトランジスタのソースとドレイン間に流れる電流を意味する。
【００３８】
〈画素の動作例〉
次いで、図１（Ｂ）に示した画素１４の動作の一例について説明する。
【００３９】
まず、第１の駆動方法の一例について、図２に示すタイミングチャートを用いて説明する。
【００４０】
なお、図２に示すタイミングチャートでは、画素１４の動作を分かりやすく説明するため、トランジスタ１６、トランジスタ１８、及びトランジスタ１９が全てｎチャネル型である場合を例示している。また、配線ＶＲと配線ＶＰは電気的に接続されているものとし、期間Ｔ１乃至期間Ｔ４を通して、配線ＶＲ及び配線ＶＰにはローレベルの電位ＶＳＳが供給され、配線ＰＲにはハイレベルの電位ＶＤＤが供給されているものとする。
【００４１】
まず、図２に示すように、期間Ｔ１において、配線ＴＸにハイレベルの電位ＶＨＴＸが供給される。電位ＶＨＴＸは、トランジスタ１６がオンする程度の高さ、より好ましくはトランジスタ１６が線形領域で動作する程度の高さであることが望ましい。具体的に、トランジスタ１６がｎチャネル型である場合、トランジスタ１６において、ゲート電圧から閾値電圧を差し引いた電圧がソースとドレイン間の電圧よりも大きくなるように、電位ＶＨＴＸを定める。また、トランジスタ１６がｐチャネル型である場合、トランジスタ１６において、ゲート電圧から閾値電圧を差し引いた電圧がソースとドレイン間の電圧よりも小さくなるように、配線ＴＸの電位を定める。よって、トランジスタ１６を介して、配線ＶＲの電位ＶＳＳが、ノードＮＤに供給され、ノードＮＤの電位が初期化される。
【００４２】
また、期間Ｔ１において、配線ＳＥにはローレベルの電位が供給される。よって、トランジスタ１９は遮断領域で動作する。
【００４３】
また、期間Ｔ１において、配線ＰＯは、ハイレベルの電位が供給された後、他の電極や配線から電気的に分離された浮遊状態に保たれる。
【００４４】
次いで、図２に示すように、期間Ｔ２において、配線ＴＸにローレベルの電位ＶＬＴＸが供給される。電位ＶＬＴＸは、トランジスタ１６がオフ、すなわち遮断領域で動作する程度の高さであるものとする。具体的には、トランジスタ１６がｎチャネル型である場合、トランジスタ１６において、ドレイン電流の立ち上がりが生じるゲート電圧よりも、小さいゲート電圧となるように、電位ＶＬＴＸを定める。また、トランジスタ１６がｐチャネル型である場合、トランジスタ１６において、ドレイン電流の立ち上がりが生じるゲート電圧よりも、大きいゲート電圧となるように、配線ＴＸの電位を定める。よって、トランジスタ１６は遮断領域で動作する。
【００４５】
なお、図１５は、ｎチャネル型トランジスタの、ゲート電圧とドレイン電流の関係を示すグラフである。図１５において、横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根（以下、√Ｉｄｓともいう）をリニアスケールで示している。曲線１００は、ドレイン電流の値を平方根で表した曲線に相当する。曲線１００の微分値が最大になる点の接線において、√Ｉｄｓが０であるときのゲート電圧が、閾値電圧Ｖｔｈに相当する。また、曲線１００において、√Ｉｄｓが増加し始めるときのゲート電圧が、ドレイン電流の立ち上がりが生じるゲート電圧Ｖｇｓ０に相当する。
【００４６】
そして、期間Ｔ２の開始時には、ノードＮＤは電位ＶＳＳに保たれており、配線ＰＲにはハイレベルの電位が供給されているため、受光素子１５には逆方向バイアスの電圧が印加されている。受光素子１５に逆方向バイアスの電圧が印加された状態で、受光素子１５に光が入射すると、受光素子１５のカソードからアノードに向かって電流が流れる。上記電流値は光の強度に従って変化する。具体的に、受光素子１５に入射する光の強度が高いほど上記電流値は大きくなり、ノードＮＤに流入する電荷量が大きくなる。逆に、受光素子１５に入射する光の強度が低いほど上記電流値は小さくなり、ノードＮＤに流入する電荷量が小さくなる。よって、ノードＮＤの電位は、受光素子１５が受光することで変化するが、露光量が大きいほど上記変化は大きく、露光量が小さいほど、上記変化は小さい。
【００４７】
また、期間Ｔ２では、配線ＳＥにはローレベルの電位が供給される。よって、トランジスタ１９は遮断領域で動作するため、トランジスタ１８の動作状態に関わらず、配線ＰＯの電位はハイレベルに保たれる。
【００４８】
次いで、図２に示すように、期間Ｔ３において、配線ＴＸにはローレベルの電位ＶＬＴＸが供給されるため、トランジスタ１６は引き続き遮断領域で動作する。そして、期間Ｔ３では、配線ＳＥにハイレベルの電位が供給される。よって、トランジスタ１９は線形領域または飽和領域で動作するため、ノードＮＤの電位に従ってトランジスタ１８のソースとドレイン間に電流が流れる。当該電流は、トランジスタ１９を介して配線ＶＰと配線ＰＯ間に流れるため、配線ＰＯの電位は、トランジスタ１８のソースとドレイン間に流れる電流値に応じて徐々に低下する。
【００４９】
次いで、図２に示すように、期間Ｔ４において、配線ＴＸにはローレベルの電位ＶＬＴＸが供給されるため、トランジスタ１６は引き続き遮断領域で動作する。また、期間Ｔ４では、配線ＳＥにローレベルの電位が供給されるため、トランジスタ１９は遮断領域で動作する。よって、配線ＶＰと配線ＰＯ間における電荷の移動が停止されるため、配線ＰＯにおける電位の変化は停止する。そして、期間Ｔ４における配線ＰＯの電位には、期間Ｔ２およびＴ３における受光素子１５の露光量が反映されている。
【００５０】
上記一連の動作により、受光素子１５の露光量を情報として含む信号を、得ることができる。そして、期間Ｔ４が終了した後、再度、上記信号を得るためには、上述した期間Ｔ１乃至期間Ｔ４の動作を繰り返せばよい。
【００５１】
なお、上述した第１の駆動方法では、期間Ｔ１乃至期間Ｔ４を通して、配線ＰＲにハイレベルの電位ＶＤＤが供給されている場合を例示しているが、期間Ｔ２において配線ＰＲにハイレベルの電位ＶＤＤを供給し、期間Ｔ１または期間Ｔ３において配線ＰＲにローレベルの電位ＶＳＳを供給しても良い。
【００５２】
次いで、第２の駆動方法の一例について、図３に示すタイミングチャートを用いて説明する。
【００５３】
なお、図３に示すタイミングチャートでは、画素１４の動作を分かりやすく説明するため、トランジスタ１６、トランジスタ１８、及びトランジスタ１９が全てｎチャネル型である場合を例示している。また、配線ＶＲと配線ＶＰは電気的に接続されているものとし、期間Ｔ１乃至期間Ｔ３を通して、配線ＶＲ及び配線ＶＰにはローレベルの電位ＶＳＳが供給され、配線ＰＲにはハイレベルの電位ＶＤＤが供給されているものとする。
【００５４】
そして、第２の駆動方法では、期間Ｔ１乃至期間Ｔ３を通して、配線ＴＸに、ハイレベルの電位ＶＨＴＸよりも低くローレベルの電位ＶＬＴＸよりも高い、ミドルレベルの電位ＶＭＴＸが供給される。具体的に、電位ＶＭＴＸは、トランジスタ１６が飽和領域で動作する程度の高さであることが望ましく、トランジスタ１６がｎチャネル型である場合、トランジスタ１６において、ゲート電圧から閾値電圧を差し引いた電圧がソースとドレイン間の電圧と同じか、それより小さくなるように、電位ＶＭＴＸを定める。また、トランジスタ１６がｐチャネル型である場合、トランジスタ１６において、ゲート電圧から閾値電圧を差し引いた電圧がソースとドレイン間の電圧と同じか、それよりも大きくなるように、配線ＴＸの電位を定める。
【００５５】
まず、図３に示すように、期間Ｔ１において、上述したように、トランジスタ１６はソースとドレイン間の抵抗値Ｒｓｄが所望の値になるように動作する。具体的には、トランジスタ１６は、飽和領域で動作することが望ましい。抵抗値Ｒｓｄは、配線ＴＸに供給する電位ＶＭＴＸの値に応じて定まる。また、受光素子１５のアノードとカソード間の抵抗値Ｖｐは、受光素子１５の露光量に応じて定まる。よって、期間Ｔ１の開始時において受光素子１５における露光が開始されたと仮定すると、期間Ｔ１の開始時におけるノードＮＤの電位Ｖ０は、配線ＶＲと配線ＰＲ間の電圧と、抵抗値Ｒｓｄと抵抗値Ｖｐの比によって定まる。
【００５６】
そして、期間Ｔ１の開始時には、ノードＮＤは電位Ｖ０であり、配線ＰＲには電位Ｖ０よりも高いハイレベルの電位が供給されるため、受光素子１５には逆方向バイアスの電圧が印加されている。そして、受光素子１５では、露光量に応じて、カソードからアノードに向かって電流が流れる。ノードＮＤの電位は、受光素子１５が受光することで変化する。
【００５７】
例えば、受光素子１５に１．０×１０−１４Ａ程度の電流が流れ、トランジスタ１６のソースとドレイン間に０．５×１０−１４Ａ程度の電流が流れるものとする。なお、配線ＶＲと配線ＰＲ間の電圧が固定されていると仮定すると、受光素子１５に流れる電流は、受光素子１５における露光量に応じて定まり、トランジスタ１６のソースとドレイン間に流れる電流は、配線ＴＸの電位ＶＭＴＸの値に応じて定めることができる。この場合、ノードＮＤを経由してトランジスタ１８のゲートに流れ込む電流は、受光素子１５に流れる電流とトランジスタ１６のソースとドレイン間に流れる電流の差分である０．５×１０−１４Ａ程度となる。そして、ノードＮＤに付加されている各種容量のトータルの容量値が１０−１４Ｆ程度であるとすれば、ノードＮＤの電位が０．１Ｖだけ変化するのに、０．１秒程度の期間を要することとなる。
【００５８】
なお、トランジスタ１６は、酸化物半導体膜にチャネル形成領域を有するトランジスタであることが望ましい。シリコンをチャネル形成領域に有するトランジスタでは、ゲート電圧の調整により、ドレイン電流が１０−１４Ａ程度となるように制御することが困難である。一方、酸化物半導体をチャネル形成領域に有するトランジスタでは、ゲート電圧を調整することで、ドレイン電流を１０−２３Ａ程度まで下げることができる。そのため、配線ＴＸの電位を調整することで、ドレイン電流が１０−１４Ａ程度となるように制御することが、シリコンをチャネル形成領域に有するトランジスタに比べて、容易である。
【００５９】
期間Ｔ１において、配線ＰＯは、ハイレベルの電位が供給された後、他の電極や配線から電気的に分離された浮遊状態に保たれる。そして、トランジスタ１９は遮断領域で動作するため、トランジスタ１８の動作状態に関わらず、配線ＰＯの電位はハイレベルに保たれる。
【００６０】
次いで、図３に示すように、期間Ｔ２において、配線ＴＸには電位ＶＭＴＸが供給されるため、トランジスタ１６は上記抵抗値Ｒｓｄを引き続き維持する。よって、ノードＮＤに蓄積される電荷量は、受光素子１５の露光量に応じて変化し続けるため、その電位も露光量に応じて変化し続ける。そして、期間Ｔ２では、配線ＳＥにハイレベルの電位が供給される。よって、トランジスタ１９は線形領域または飽和領域で動作するため、ノードＮＤの電位に従ってトランジスタ１８のソースとドレイン間に電流が流れる。当該電流は、トランジスタ１９を介して配線ＶＰと配線ＰＯ間に流れるため、配線ＰＯの電位は、上記電流値に応じて徐々に低下する。
【００６１】
次いで、図３に示すように、期間Ｔ３において、配線ＴＸには電位ＶＭＴＸが供給されるため、トランジスタ１６は引き続き飽和領域で動作する。また、期間Ｔ３では、配線ＳＥにローレベルの電位が供給されるため、トランジスタ１９は遮断領域で動作する。よって、配線ＶＰと配線ＰＯ間における電荷の移動が停止されるため、配線ＰＯにおける電位の変化は停止する。そして、期間Ｔ３における配線ＰＯの電位には、期間Ｔ１及び期間Ｔ２における受光素子１５の露光量が反映されている。
【００６２】
上記一連の動作により、受光素子１５の露光量を情報として含む信号を、得ることができる。そして、期間Ｔ３が終了した後、再度、上記信号を得るためには、上述した期間Ｔ１乃至期間Ｔ３の動作を繰り返せばよい。
【００６３】
第２の駆動方法では、第１の駆動方法とは異なり、上記ノードＮＤの電荷量が初期化されないため、受光素子１５における積算された露光量に応じて、ノードＮＤの電荷量が定まる。よって、外光の強度が所定の値を満たしていない場合でも、ノードＮＤにおける電荷量の初期化を行う第１の駆動方法に比べて、上記ノードＮＤにおける電荷量の変化を大きくすることができる。よって、受光素子１５における露光量が小さくても、センサ回路１１からＳＮ比の高い信号を読み出すことができる。
【００６４】
なお、第２の駆動方法では、ノードＮＤにおける電荷量の初期化が行われないため、露光時間を長くしていくと、最終的には、受光素子１５のアノードとカソード間の電圧が０Ｖに収束する。この場合、ノードＮＤにおける電位の変化量もほぼ０となり、受光素子１５における露光量の変化を、情報として読み出すのが困難となる。然るに、本発明の一態様では、第２の駆動方法において、電位ＶＭＴＸをトランジスタ１６のゲートに供給することで、電位ＶＭＴＸの高さに従ってソースとドレイン間の抵抗値が制御される可変抵抗として機能させることができる。上記構成により、ノードＮＤの電位が、受光素子１５のアノードとカソード間の抵抗値Ｖｐと、トランジスタ１６のソースとドレイン間の抵抗値Ｒｓｄの比によって定まるため、アノードとカソード間の電圧が０Ｖに収束するのを防ぐことができる。よって、ノードＮＤにおける電荷量の初期化を行わなくても、受光素子１５における露光量を情報として含む信号を、連続的に得ることができる。
【００６５】
なお、外光の強弱の判定は、センサ回路１１の画素１４から出力される、受光素子１５における露光量が情報として含まれる信号を用いて、行うことができる。具体的には、第１の駆動方法が選択されているときに、センサ回路１１における露光量が最低レベルのまま、一定の期間変化が見られないとき、中央演算処理装置１２は外光の強度が弱いと判定し、第２の駆動方法を選択することができる。また、第２の駆動方法が選択されているときに、センサ回路１１における露光量が最高レベルのまま、一定の期間変化が見られないとき、中央演算処理装置１２は、トランジスタ１６のソースとドレイン間の抵抗値Ｒｓｄを小さくするよう、制御回路１３に命令する。制御回路１３は、上記命令に従って、配線ＴＸに供給する電位ＶＭＴＸの値を制御する。そして、上記動作を繰り返しても、センサ回路１１における露光量が最高レベルのまま、一定の期間変化が見られず、配線ＴＸの電位ＶＭＴＸが所定の値を超えた場合は、中央演算処理装置１２は外光の強度が強いと判定し、第１の駆動方法を選択することができる。
【００６６】
〈センサ回路の構成例〉
次いで、本発明の一態様にかかるセンサ回路１１の構成例について説明する。図４に、図１（Ｂ）に示す画素１４を複数有する、センサ回路１１の構成例を示す。
【００６７】
図４に示すセンサ回路１１では、複数の画素１４がマトリクス状に配置されている。センサ回路１１に設けられる配線の種類及びその数は、画素１４の構成、数及び配置によって決めることができる。具体的に、図４に示すセンサ回路１１の場合、ｘ列（ｘは２以上の自然数）×ｙ行（ｙは２以上の自然数）の画素１４がマトリクス状に配置されている。そして、各列の画素１４は、配線ＰＲ１乃至配線ＰＲｘで図示される複数の配線ＰＲのいずれか１つと、配線ＰＯ１乃至配線ＰＯｘで図示される複数の配線ＰＯのいずれか１つと、配線ＶＲ１乃至配線ＶＲｘで図示される複数の配線ＶＲのいずれか１つに、接続されている。また、各行の画素１４は、配線ＴＸ１乃至配線ＴＸｙで図示される複数の配線ＴＸのいずれか１つと、配線ＳＥ１乃至配線ＳＥｙで図示される複数の配線ＳＥのいずれか１つに、接続されている。
【００６８】
なお、図４では、配線ＶＲと配線ＶＰが電気的に接続されているものとし、配線ＶＰが配線ＶＲの一部であるものとしてセンサ回路１１の構成を図示しているが、配線ＶＲと配線ＶＰとは電気的に分離していても良い。
【００６９】
次いで、図４に示したセンサ回路１１の動作の一例について、図５に示すタイミングチャートを用いて説明する。ただし、図５に示すタイミングチャートでは、画素１４が有する、トランジスタ１６、トランジスタ１８、及びトランジスタ１９が全てｎチャネル型である場合を例示している。
【００７０】
図５に示すタイミングチャートでは、期間Ｆ１において、第１の駆動方法が行われており、期間Ｆ２において、第２の駆動方法が行われている。
【００７１】
期間Ｆ１では、ハイレベルの電位ＶＨＴＸが配線ＴＸ１乃至配線ＴＸｙに、順に供給されることで、ノードＮＤにおける電荷の初期化が、各行の画素１４にて順に行われる。次いで、ローレベルの電位ＶＬＴＸが配線ＴＸ１乃至配線ＴＸｙに、順に供給された後、ハイレベルの電位が配線ＳＥ１乃至配線ＳＥｙに、順に供給されることで、受光素子１５における露光量を情報として含む電位の、配線ＰＯ１乃至配線ＰＯｘへの供給が、各行の画素１４にて順に行われる。ハイレベルの電位が配線ＳＥ１乃至配線ＳＥｙに、順に供給された後、ローレベルの電位が配線ＳＥ１乃至配線ＳＥｙに、順に供給される。
【００７２】
期間Ｆ２では、ミドルレベルの電位ＶＭＴＸが配線ＴＸ１乃至配線ＴＸｙに、連続的に供給されることで、受光素子１５の露光量に応じたノードＮＤにおける電荷の蓄積が、連続的に行われる。そして、ハイレベルの電位が配線ＳＥ１乃至配線ＳＥｙに、順に供給されることで、受光素子１５における露光量を情報として含む電位の、配線ＰＯ１乃至配線ＰＯｘへの供給が、各行の画素１４にて順に行われる。ハイレベルの電位が配線ＳＥ１乃至配線ＳＥｙに、順に供給された後、ローレベルの電位が配線ＳＥ１乃至配線ＳＥｙに、順に供給される。
【００７３】
なお、固体撮像装置の場合、外光を利用して撮像を行うこともできるが、例えば密着型のエリアセンサのように、外光ではなくバックライトの光を利用して撮像を行うこともできる。そして、本発明の一態様では、バックライトを用いる場合、異なる色の光を発する複数の光源をバックライトに用い、上記光源を順次点灯させるフィールドシーケンシャル駆動（ＦＳ駆動）を用いて、色ごとの露光量を情報として含む信号を取得するようにしても良い。ＦＳ駆動では、複数の色にそれぞれ対応した、露光量を情報として含む信号を取得し、それら複数の信号を用いた加法混色により、カラーの画像情報を取得することができる。なお、さらにバックライトを消灯する期間を追加し、当該期間において画像情報を取得してもよい。カラーの画像情報から、バックライトを消灯する期間における画像情報を差し引くことで、外光の影響を低減した、コントラストの高いカラーの画像情報を取得することができる。
【００７４】
〈固体撮像装置の具体的な構成例〉
次いで、図６に、本発明の一態様にかかる固体撮像装置１０の、具体的な構成例をブロック図で示す。なお、図６に示すブロック図では、固体撮像装置１０内の回路を機能ごとに分類し、互いに独立したブロックとして示しているが、実際の回路は機能ごとに完全に切り分けることが難しく、一つの回路が複数の機能に係わることもあり得る。
【００７５】
図６に示す固体撮像装置１０は、図１（Ａ）に示す固体撮像装置１０と同様に、センサ回路１１と、中央演算処理装置１２と、制御回路１３とを有する。さらに、図６に示す固体撮像装置１０は、フレームメモリ２０と、アナログデジタル変換回路（ＡＤＣ）２１と、ドライバ２２及びドライバ２３とを有する。図６では、センサ回路１１とドライバ２２及びドライバ２３とが、パネル２４に設けられている場合を例示している。
【００７６】
フレームメモリ２０は、固体撮像装置１０に入力された画像情報、或いは、センサ回路１１から出力された画像情報を、記憶する機能を有する。なお、図６では、フレームメモリ２０を１つだけ固体撮像装置１０に設ける場合を例示しているが、複数のフレームメモリ２０が固体撮像装置１０に設けられていても良い。例えば、赤、青、緑などの各色相に対応する画像情報をそれぞれ記憶するための複数のフレームメモリ２０を、固体撮像装置１０に設けても良い。
【００７７】
フレームメモリ２０には、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の記憶回路を用いることができる。或いは、フレームメモリ２０に、ＶＲＡＭ（Ｖｉｄｅｏ  ＲＡＭ）を用いても良い。
【００７８】
ドライバ２２及びドライバ２３は、センサ回路１１が有する複数の画素１４の動作を、制御する機能を有する。具体的に、ドライバ２３は、配線ＳＥを選択するための第１ドライバ２３ａと、配線ＴＸを選択するための第２ドライバ２３ｂとを有する。
【００７９】
アナログデジタル変換回路２１は、パネル２４から出力された、画像情報を有する信号を、アナログからデジタルに変換する機能を有する。デジタルに変換された信号は、中央演算処理装置１２によりフレームメモリ２０に記憶される。
【００８０】
中央演算処理装置１２は、第１の駆動方法と第２の駆動方法のいずれか一方を、アナログデジタル変換回路２１から供給される画像情報に従って、選択する機能を有する。例えば、センサ回路１１が有する全ての画素１４のうち、低階調の画像情報が得られた画素１４の割合が、所定の値よりも少なかった場合、外光の強度が高いと判断し、第１の駆動方法を選択することができる。また、上記センサ回路１１が有する全ての画素１４のうち、低階調の画像情報が得られた画素１４の割合が、所定の値よりも多かった場合、外光の強度が低いと判断し、第２の駆動方法を選択することができる。なお、画素１４で得られた画像情報が低階調であるか否かの判断基準は、設計者が適宜定めることができる。また、低階調の画像情報が得られた画素１４の割合についても、設計者が適宜定めることができる。
【００８１】
そして、中央演算処理装置１２は、第２の駆動方法を選択する際に、画素１４に供給される電位ＶＭＴＸの値を定め、当該情報を含む信号を生成する機能を有する。
【００８２】
また、制御回路１３は、電源装置２５とタイミングコントローラ２６とを有する。
【００８３】
電源装置２５は、中央演算処理装置１２において選択された第１の駆動方法または第２の駆動方法に従って、センサ回路１１、ドライバ２２及びドライバ２３の駆動に用いられる各種の電位を生成する機能を有する。具体的に、図６では、電源装置２５が、デジタルアナログ変換回路（ＤＡＣ）２７と、インピーダンス変換器２８と、レギュレータ２９とを有する場合を例示している。
【００８４】
レギュレータ２９は、電位ＶＨＴＸ及び電位ＶＬＴＸを生成する機能を有しており、中央演算処理装置１２において第１の駆動方法が選択されると、電位ＶＨＴＸ及び電位ＶＬＴＸはタイミングコントローラ２６に供給される。
【００８５】
また、デジタルアナログ変換回路２７は、中央演算処理装置１２において第２の駆動方法が選択され、電位ＶＭＴＸの値を情報として含む信号が生成されると、当該信号から電位ＶＭＴＸを生成する機能を有する。生成された電位ＶＭＴＸは、インピーダンス変換器２８を介してタイミングコントローラ２６に供給される。
【００８６】
なお、レギュレータ２９は、電位ＶＨＴＸ、電位ＶＬＴＸ、電位ＶＭＴＸ以外の、ドライバ２２及びドライバ２３で用いられる各種電位を生成する機能を有する。当該電位も、電位ＶＨＴＸ、電位ＶＬＴＸ、電位ＶＭＴＸと同様に、タイミングコントローラ２６に供給される。
【００８７】
タイミングコントローラ２６は、中央演算処理装置１２において選択された第１の駆動方法または第２の駆動方法に従って、ドライバ２２及びドライバ２３の駆動に用いられる各種の駆動信号を、生成する機能を有する。駆動信号には、ドライバ２２またはドライバ２３の動作を制御するスタートパルス信号ＳＰ、クロック信号ＣＫなどが含まれる。
【００８８】
なお、図６に示す固体撮像装置１０は、中央演算処理装置１２に情報や命令を与える機能を有する入力装置を、さらに有していても良い。入力装置として、キーボード、ポインティングデバイス、タッチパネルなどを用いることができる。中央演算処理装置１２は、入力装置から入力される命令に従って、センサ回路１１における第１の駆動方法と第２の駆動方法とを選択するようにしても良い。
【００８９】
〈ドライバの具体的な構成例〉
次いで、図７（Ａ）に、図６の固体撮像装置１０が有するドライバ２２の構成を、ブロック図で一例として示す。ドライバ２２は、プリチャージ回路３０と、スイッチ回路３１と、シフトレジスタ３２とを有する。プリチャージ回路３０は、画素１４に接続された配線ＰＯの電位を所定の値に初期化する機能を有する。シフトレジスタ３２は、画素１４を列ごとに選択する信号を、生成する機能を有する。スイッチ回路３１は、シフトレジスタ３２で生成された信号に従って、選択された列の画素１４に接続された配線ＰＯの電位を読み出す機能を有する。
【００９０】
なお、画素１４を列ごとに選択する信号を生成するために、シフトレジスタ３２の代わりにデコーダを用いても良い。
【００９１】
また、ドライバ２２は、アナログデジタル変換回路をさらに有していても良い。図８に、アナログデジタル変換回路３７をさらに有するドライバ２２の構成を、ブロック図で一例として示す。図８に示すドライバ２２が有するアナログデジタル変換回路３７は、配線ＰＯの電位をアナログ値からデジタル値に変換する機能を有する。そして、図８に示すドライバ２２では、スイッチ回路３１は、シフトレジスタ３２で生成された信号に従って、上記デジタル値を読み出す機能を有する。
【００９２】
また、図７（Ｂ）に、図６の固体撮像装置１０が有するドライバ２３の構成を、ブロック図で一例として示す。ドライバ２３は、配線ＳＥを選択するための第１ドライバ２３ａと、配線ＴＸを選択するための第２ドライバ２３ｂとを有する。
【００９３】
そして、第１ドライバ２３ａは、シフトレジスタ３３を有する。シフトレジスタ３３は、画素１４を行ごとに選択する信号、具体的には、選択された行の画素１４が有するトランジスタ１９の動作状態を制御するための信号を、生成する機能を有する。生成された信号は、選択された行の画素１４に接続された配線ＳＥに、入力される。第１ドライバ２３ａは、シフトレジスタ３３の後段にバッファを有していても良い。
【００９４】
また、第２ドライバ２３ｂは、シフトレジスタ３５を有する。シフトレジスタ３５は、画素１４を行ごとに選択する信号、具体的には、選択された行の画素１４が有するトランジスタ１６の動作状態を制御するための信号を、生成する機能を有する。生成された信号は、選択された行の画素１４に接続された配線ＴＸに、入力される。第２ドライバ２３ｂは、シフトレジスタ３５の後段にバッファを有していても良い。
【００９５】
なお、画素１４を行ごとに選択する信号を生成するために、シフトレジスタ３３またはシフトレジスタ３５の代わりに、デコーダを用いても良い。
【００９６】
〈順序回路の具体的な構成例〉
次いで、第２ドライバ２３ｂのシフトレジスタ３５が有する順序回路の、具体的な回路構成の一例を図９に示す。図９に示す順序回路が複数段接続されることで、シフトレジスタ３５を構成することができる。
【００９７】
図９に示す順序回路は、トランジスタ４０乃至トランジスタ５４を有する。トランジスタ４０、トランジスタ４７、及びトランジスタ４８のゲートには、信号ＬＩＮが入力されている。トランジスタ４０、及びトランジスタ４３乃至トランジスタ４５のソース及びドレインの一方には、電位Ｖ１が供給されている。トランジスタ４６、トランジスタ４９、及びトランジスタ５２のゲートには、電位Ｖ１が供給されている。トランジスタ４２、トランジスタ４８、トランジスタ５１、及びトランジスタ５４のソース及びドレインの一方には、電位Ｖ０が供給されている。トランジスタ４０のソース及びドレインの他方、トランジスタ４６のソース及びドレインの一方、トランジスタ４１のソース及びドレインの一方、及びトランジスタ５２のソース及びドレインの一方は、互いに電気的に接続されている。トランジスタ４１のソース及びドレインの他方、及びトランジスタ４２のソース及びドレインの他方は、互いに電気的に接続されている。トランジスタ４１のゲート、トランジスタ４２のゲート、トランジスタ５１のゲート、トランジスタ５４のゲート、トランジスタ４３のソース及びドレインの他方、トランジスタ４４のソース及びドレインの他方、トランジスタ４５のソース及びドレインの他方、トランジスタ４７のソース及びドレインの一方は、互いに電気的に接続されている。トランジスタ４７のソース及びドレインの他方、及びトランジスタ４８のソース及びドレインの他方は、互いに電気的に接続されている。トランジスタ４６のソース及びドレインの他方、及びトランジスタ４９のソース及びドレインの一方は、互いに電気的に接続されている。トランジスタ４９のソース及びドレインの他方は、トランジスタ５０のゲートに電気的に接続されている。トランジスタ４３のゲートには信号ＣＬＫ２が入力されている。トランジスタ４４のゲートには信号ＲＩＮが入力されている。トランジスタ４５のゲートには信号ＩＮＲＥＳが入力されている。トランジスタ５０、及びトランジスタ５３のソース及びドレインの一方には、信号ＣＬＫ１が入力されている。トランジスタ５２のソース及びドレインの他方は、トランジスタ５３のゲートに電気的に接続されている。トランジスタ５０、及びトランジスタ５１のソース及びドレインの他方は、端子ＳＲＯＵＴに電気的に接続されている。端子ＳＲＯＵＴから出力される電位は、他の順序回路の信号ＲＩＮまたは信号ＬＩＮとして用いられる。トランジスタ５３、及びトランジスタ５４のソース及びドレインの他方は、端子ＧＯＵＴに電気的に接続されている。
【００９８】
例えば、トランジスタ４０乃至トランジスタ５４がｎチャネル型である場合において、第１の駆動方法が選択されているとき、信号ＬＩＮ、信号ＲＩＮ、信号ＣＬＫ１、信号ＣＬＫ２、信号ＩＮＲＥＳは、パルスを有する信号であり、そのハイレベルの電位は電位ＶＨＴＸに相当し、ローレベルの電位は電位ＶＬＴＸに相当する。また、電位Ｖ１として、電位ＶＨＴＸを用い、電位Ｖ０として電位ＶＬＴＸを用いる。上記構成により、端子ＧＯＵＴから、配線ＴＸに、トランジスタ１６の動作状態を制御するための電位ＶＬＴＸまたは電位ＶＨＴＸが供給される。
【００９９】
また、例えば、トランジスタ４０乃至トランジスタ５４がｎチャネル型である場合において、第２の駆動方法が選択されているとき、信号ＬＩＮ、信号ＲＩＮ、信号ＣＬＫ１、信号ＣＬＫ２、信号ＩＮＲＥＳは、一定の電位ＶＭＴＸを有する。また、電位Ｖ１として、電位ＶＭＴＸを用い、電位Ｖ０として電位ＶＭＴＸを用いる。上記構成により、端子ＧＯＵＴから、配線ＴＸに、トランジスタ１６の動作状態を制御するための電位ＶＭＴＸが供給される。
【０１００】
〈プリチャージ回路及びスイッチ回路の具体的な構成例〉
次いで、図１０に、ドライバ２２が有するプリチャージ回路３０及びスイッチ回路３１の、具体的な回路構成を一例として示す。なお、図１０では、配線ＰＯ１及び配線ＰＯ２に対応するプリチャージ回路３０及びスイッチ回路３１の構成を例示している。そして、配線ＰＯ１及び配線ＰＯ２と画素１４との接続構造を明確にするために、配線ＰＯ１に接続された画素１４−１と、配線ＰＯ２に接続された画素１４−２とを、プリチャージ回路３０及びスイッチ回路３１と共に、図１０に示す。
【０１０１】
図１０に示すプリチャージ回路３０は、信号ＢＲに従って、配線ＰＯ１への電位ＶＰＯの供給を制御するトランジスタ７０−１と、信号ＢＲに従って、配線ＰＯ２への電位ＶＰＯの供給を制御するトランジスタ７０−２とを有する。
【０１０２】
また、図１０に示すスイッチ回路３１は、配線ＰＯ１の電位に従って、そのソースとドレイン間の抵抗値が定まるトランジスタ７１−１と、配線ＰＯ２の電位に従って、そのソースとドレイン間の抵抗値が定まるトランジスタ７１−２とを有する。トランジスタ７１−１及びトランジスタ７１−２のソース及びドレインの一方には、電位ＳＦＧＮＤが供給されている。また、図１０に示すスイッチ回路３１は、出力端子とトランジスタ７１−１のソース及びドレインの他方との電気的な接続を、信号Ｓ１に従って制御するトランジスタ７２−１と、出力端子とトランジスタ７１−２のソース及びドレインの他方との電気的な接続を、信号Ｓ２に従って制御するトランジスタ７２−２とを有する。
【０１０３】
また、出力端子には抵抗素子７３を介して電位ＰＵＬＬが供給されている。そして、出力端子の電位は、信号ＲＥＡＤＯＵＴとして出力され、図６に示したアナログデジタル変換回路２１に供給される。
【０１０４】
次いで、プリチャージ回路３０及びスイッチ回路３１が有する全てのトランジスタがｎチャネル型である場合を例に挙げて、プリチャージ回路３０及びスイッチ回路３１の動作について説明する。
【０１０５】
まず、画像情報の読み出しを行う前に、トランジスタ１９を非導通状態にしたままで、配線ＰＯ１及び配線ＰＯ２の電位を初期化する。具体的には、プリチャージ回路３０において、信号ＢＲの電位をハイレベルとし、トランジスタ７０−１及びトランジスタ７０−２を導通状態にする。上記動作により、トランジスタ７０−１及びトランジスタ７０−２を介して、電位ＶＰＯが、配線ＰＯ１及び配線ＰＯ２に供給される。
【０１０６】
次いで、信号ＢＲの電位をローレベルとし、トランジスタ７０−１及びトランジスタ７０−２を非導通状態にする。そして、画素１４−１及び画素１４−２において、順に配線ＳＥの電位をハイレベルとし、トランジスタ１９を導通状態にする。上記動作により、トランジスタ１８のソースとドレイン間の抵抗値に従って、配線ＰＯ１及び配線ＰＯ２の電位が定まる。なお、トランジスタ１８のソースとドレイン間の抵抗値はノードＮＤの電位によって定まり、さらに、ノードＮＤの電位には受光素子１５が受けた光の強度が反映されているため、配線ＰＯ１及び配線ＰＯ２の電位には、上記光の強度が間接的に反映されていると言える。
【０１０７】
次いで、画素１４−１及び画素１４−２において、順に配線ＳＥの電位をローレベルとし、トランジスタ１９を非導通状態にする。そして、信号Ｓ１の電位をハイレベルにすることでトランジスタ７２−１を導通状態とする。トランジスタ７１−１のソースとドレイン間の抵抗値は、配線ＰＯ１の電位によって定まるため、上記動作により、配線ＰＯ１の電位によって、延いては画素１４−１の受光素子１５が受けた光の強度によって、出力端子の電位が定まる。次いで、信号Ｓ１の電位をローレベルにした後、信号Ｓ２の電位をハイレベルにすることでトランジスタ７２−２を導通状態とする。トランジスタ７１−２のソースとドレイン間の抵抗値は、配線ＰＯ２の電位によって定まるため、上記動作により、配線ＰＯ２の電位によって、延いては画素１４−２の受光素子１５が受けた光の強度によって、出力端子の電位が定まる。
【０１０８】
なお、図１０では、配線ＰＯ１及び配線ＰＯ２に対応するプリチャージ回路３０及びスイッチ回路３１の構成を例示しているが、より多い数の配線ＰＯに対応するプリチャージ回路３０及びスイッチ回路３１を構成することも可能である。
【０１０９】
〈半導体表示装置の具体的な構成例〉
本発明の一態様に係る半導体表示装置は、図１（Ａ）に示す固体撮像装置１０に、画像の表示を行う機能が付加された構成を有する。よって、半導体表示装置において画像の表示を行う画素部は、図１（Ａ）に示すセンサ回路１１を有しており、当該画素部は、表示素子を用いて階調の表示を行う画素と、画像情報の取得を行う画素１４とを併せ持っている。
【０１１０】
本発明の一態様に係る半導体表示装置が有する、発光素子を用いて階調の表示を行う画素の具体的な構成について、発光装置を例に挙げて説明する。図１１（Ａ）に、発光装置が有する画素６０の回路図の一例を示す。画素６０は、画素６０への画像信号の入力を制御するトランジスタ３０１と、発光素子３０２と、画像信号に従って発光素子３０２に供給する電流値を制御するトランジスタ３０３と、画像信号の電位を保持するための容量素子３０４と、を有する。
【０１１１】
発光素子３０２のアノードとカソードのいずれか一方は、画素６０に入力される画像信号に従ってその電位が制御される。発光素子３０２のアノードとカソードのいずれか他方には、基準電位Ｖｃｏｍが与えられる。そして、発光素子３０２の輝度は、アノードとカソード間の電位差によって定まる。画素部が有する複数の画素６０のそれぞれにおいて、発光素子３０２の輝度が画像情報を有する画像信号に従って調整されることで、画素部に画像が表示される。
【０１１２】
次いで、画素６０が有する、トランジスタ３０１、トランジスタ３０３、容量素子３０４、発光素子３０２の接続構成について説明する。
【０１１３】
トランジスタ３０１は、ソース及びドレインの一方が配線３０５に接続され、ソース及びドレインの他方がトランジスタ３０３のゲートに接続されている。トランジスタ３０１のゲートは、配線３０６に接続されている。トランジスタ３０３は、ソース及びドレインの一方が配線３０７に接続され、ソース及びドレインの他方が発光素子３０２に接続されている。具体的に、トランジスタ３０３のソース及びドレインの他方は、発光素子３０２のアノードとカソードのいずれか一方に接続されている。発光素子３０２のアノードとカソードのいずれか他方は、基準電位Ｖｃｏｍが与えられた配線３０８に接続されている。
【０１１４】
なお、図１１（Ａ）では、画素６０が容量素子３０４を有する場合を例示しているが、例えばトランジスタ３０１のゲートと活性層の間に形成されるゲート容量や、ゲートの寄生容量が十分大きい場合など、他の容量により画像信号の電位を十分保持できる場合には、必ずしも容量素子３０４を画素６０に設ける必要はない。
【０１１５】
図１１（Ｂ）に、画素６０の回路図の一例を示す。画素６０は、トランジスタ３１１乃至トランジスタ３１５と、発光素子３１６と、容量素子３１７とを有する。
【０１１６】
トランジスタ３１２は、配線３１８と、容量素子３１７の一対の電極のうちの一方との接続を制御する機能を有する。容量素子３１７の一対の電極のうちの他方は、トランジスタ３１１のソース及びドレインの一方に接続される。トランジスタ３１３は、配線３１９と、トランジスタ３１１のゲートとの接続を制御する機能を有する。トランジスタ３１４は、容量素子３１７の一対の電極のうちの一方と、トランジスタ３１１のゲートとの接続を制御する機能を有する。トランジスタ３１５は、トランジスタ３１１のソース及びドレインの一方と、発光素子３１６のアノードとカソードのいずれか一方との接続を制御する機能を有する。
【０１１７】
さらに、図１１（Ｂ）では、トランジスタ３１１のソース及びドレインの他方は配線３２０に接続されている。
【０１１８】
また、トランジスタ３１２における導通状態または非導通状態の選択は、トランジスタ３１２のゲートに接続された配線３２１の電位により定まる。トランジスタ３１３における導通状態または非導通状態の選択は、トランジスタ３１３のゲートに接続された配線３２１の電位により定まる。トランジスタ３１４における導通状態または非導通状態の選択は、トランジスタ３１４のゲートに接続された配線３２２の電位により定まる。トランジスタ３１５における導通状態または非導通状態の選択は、トランジスタ３１５のゲートに接続された配線３２３の電位により定まる。発光素子３１６のアノードとカソードのいずれか他方は、基準電位Ｖｃｏｍが与えられた配線３２４に接続されている。
【０１１９】
なお、図１１（Ａ）及び図１１（Ｂ）において、画素６０は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有していても良い。
【０１２０】
また、発光素子３０２及び発光素子３１６は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）やＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などの、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、ＯＬＥＤは、ＥＬ層と、アノードと、カソードとを少なくとも有している。ＥＬ層はアノードとカソードの間に設けられた単層または複数の層で構成されており、これらの層の中に、発光性の物質を含む発光層を少なくとも含んでいる。ＥＬ層は、カソードとアノード間の電位差が、発光素子３０２及び発光素子３１６の閾値電圧以上になったときに供給される電流により、エレクトロルミネッセンスが得られる。エレクトロルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【０１２１】
また、図１１（Ａ）及び図１１（Ｂ）において、各トランジスタは、ゲートを半導体膜の片側において少なくとも有していれば良いが、半導体膜を間に挟んで存在する一対のゲートを有していても良い。一対のゲートの一方をバックゲートとすると、通常のゲート及びバックゲートに同じ高さの電位が与えられていても良いし、バックゲートにのみ接地電位などの固定の電位が与えられていても良い。バックゲートに与える電位の高さを制御することで、トランジスタの閾値電圧を制御することができる。また、バックゲートを設けることで、チャネル形成領域が増え、ドレイン電流の増加を実現することができる。また、バックゲートを設けることで、半導体膜に空乏層ができやすくなるため、Ｓ値の改善を図ることができる。
【０１２２】
また、図１１（Ａ）及び図１１（Ｂ）では、トランジスタが全てｎチャネル型である場合を例示している。画素６０内のトランジスタが全て同じ極性である場合、トランジスタの作製工程を簡略化することができる。
【０１２３】
また、トランジスタ３０３を飽和領域で動作させる場合、チャネル長またはチャネル幅を、画素６０内のトランジスタ３０３以外のトランジスタよりも長くすることが望ましい。チャネル長を長くすることにより、キンク効果が低減し、飽和領域において、ソースとドレイン間の電圧に対するドレイン電流の値をフラットにすることができる。或いは、チャネル幅を長くすることにより、トランジスタ３０３は、飽和領域においても、多くの電流を流すことができる。
【０１２４】
また、図１１（Ａ）及び図１１（Ｂ）では、画素６０内のトランジスタが、単数のゲートを有することで、一の半導体膜に単数のチャネル形成領域を有するシングルゲート構造である場合を例示しているが、本発明はこの構成に限定されない。画素６０内のトランジスタのいずれかまたは全てが、電気的に接続された複数のゲートを有することで、一の半導体膜に複数のチャネル形成領域を有する、マルチゲート構造であっても良い。
【０１２５】
なお、図１１では、発光装置の構成例について示したが、本発明の一態様に係る半導体表示装置には、表示素子の一つである液晶素子を画素に用いた液晶表示装置も含まれる。
【０１２６】
次いで、半導体表示装置が有する画素部６１の一部の構成例を、図１２に示す。図１２に示す画素部６１は、マトリクス状に配置された複数の画素６０と、画素６０と重なる領域に設けられた、画像情報を取得するための画素１４とを有する。
【０１２７】
画素１４が有する、トランジスタ１６、トランジスタ１８、及びトランジスタ１９と、受光素子１５−１乃至受光素子１５−４とは、画素６０間に配置されている。また、図１２では、受光素子１５−１乃至受光素子１５−４のアノードどうしが互いに電気的に接続されており、なおかつ、受光素子１５−１乃至受光素子１５−４のカソードどうしが互いに電気的に接続されている。なお、画素１４は、図１（Ａ）及び図１（Ｂ）に示すように、一の受光素子１５を有していても良いし、４以外の複数の受光素子１５を有していても良い。ただし、画素１４が複数の受光素子１５を有している場合、当該複数の受光素子１５は、アノードどうし及びカソードどうしが互いに電気的に接続されているものとする。
【０１２８】
〈半導体表示装置の断面構造〉
図１３に、本発明の一態様に係る発光装置の、画素部の断面構造を一例として示す。なお、図１３では、図１２に示す受光素子１５−１と、図１１（Ａ）に示すトランジスタ３０３、容量素子３０４、及び発光素子３０２の、断面構造を例示している。
【０１２９】
具体的に、図１３に示す発光装置は、基板４００上にトランジスタ３０３と、容量素子３０４と、受光素子１５−１とを有する。トランジスタ３０３は、ゲートとして機能する導電膜４０１と、導電膜４０１上の絶縁膜４０２と、絶縁膜４０２を間に挟んで導電膜４０１と重なる半導体膜４０３と、半導体膜４０３に電気的に接続されたソースまたはドレインとして機能する導電膜４０４及び導電膜４０５とを有する。
【０１３０】
容量素子３０４は、電極として機能する導電膜４０１と、導電膜４０１上の絶縁膜４０２と、絶縁膜４０２を間に挟んで導電膜４０１と重なり、なおかつ電極として機能する導電膜４０５とを有する。
【０１３１】
絶縁膜４０２としては、酸化アルミニウム、酸化マグネシウム、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化珪素、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム及び酸化タンタルを一種以上含む絶縁膜を、単層で、または積層させて用いればよい。なお、本明細書中において、酸化窒化物は、その組成として、窒素よりも酸素の含有量が多い材料を指し、窒化酸化物は、その組成として、酸素よりも窒素の含有量が多い材料を指す。
【０１３２】
また、半導体膜４０３、導電膜４０４、及び導電膜４０５上には絶縁膜４１１が設けられている。半導体膜４０３として酸化物半導体を用いる場合、絶縁膜４１１は、半導体膜４０３に酸素を供給させることが可能な材料を用いることが望ましい。上記材料を絶縁膜４１１に用いることで、絶縁膜４１１に含まれる酸素を半導体膜４０３に移動させることが可能であり、半導体膜４０３の酸素欠損量を低減することができる。絶縁膜４１１に含まれる酸素の半導体膜４０３への移動は、絶縁膜４１１を形成した後に、加熱処理を行うことで効率的に行うことができる。
【０１３３】
また、受光素子１５−１は、順に積層されたｐ型の半導体膜４０６と、ｉ型の半導体膜４０７と、ｎ型の半導体膜４０８とを有している。導電膜４０９は、受光素子１５−１の陽極として機能するｐ型の半導体膜４０６に接続されている。そして、基板４００と受光素子１５−１の間には、受光素子１５−１を透過した光を反射する機能を有する、導電膜４１０が設けられている。
【０１３４】
具体的に、導電膜４１０上には絶縁膜４０２が設けられており、絶縁膜４０２上には導電膜４０９が設けられており、導電膜４０９上には絶縁膜４１１が設けられており、絶縁膜４１１上には受光素子１５−１の半導体膜４０６が設けられている。そして、絶縁膜４１１には開口部が設けられており、当該開口部において、導電膜４０９と半導体膜４０６とが接続されている。
【０１３５】
トランジスタ３０３、容量素子３０４、受光素子１５−１上には絶縁膜４２０が設けられており、絶縁膜４２０上には導電膜４２１及び導電膜４２２が設けられている。導電膜４２１は、絶縁膜４１１及び絶縁膜４２０に設けられた開口部において、導電膜４０５に接続されている。また、導電膜４２２は、絶縁膜４２０に設けられた開口部において、受光素子１５−１の半導体膜４０８に接続されている。
【０１３６】
絶縁膜４２０、導電膜４２１及び導電膜４２２上には絶縁膜４２３が設けられており、絶縁膜４２３上には導電膜４２４が設けられている。導電膜４２４は、絶縁膜４２３に設けられた開口部において、導電膜４２１に接続されている。
【０１３７】
絶縁膜４２３及び導電膜４２４上には絶縁膜４２５が設けられている。絶縁膜４２５は、導電膜４２４と重なる位置に開口部を有し、受光素子１５−１と重なる位置に開口部を有する。また、絶縁膜４２５上において、絶縁膜４２５の開口部とは異なる位置に、絶縁膜４２６が設けられている。そして、絶縁膜４２５及び絶縁膜４２６上には、ＥＬ層４２７及び導電膜４２８が、順に積層するように設けられている。導電膜４２４及び導電膜４２８が、ＥＬ層４２７を間に挟んで重なり合う部分が、発光素子３０２として機能する。そして、導電膜４２４及び導電膜４２８は、一方がアノード、他方がカソードとして機能する。
【０１３８】
また、発光装置は、発光素子３０２を間に挟んで基板４００と対向する、基板４３０を有する。基板４３０上、すなわち、基板４３０の発光素子３０２に近い側の面上には、光を遮蔽する機能を有する遮蔽膜４３１が設けられている。そして、遮蔽膜４３１は、発光素子３０２に重なる領域と、受光素子１５−１に重なる領域とに、それぞれ開口部を有している。発光素子３０２に重なる開口部において、基板４３０上には特定の波長範囲の可視光を透過する着色層４３２が設けられている。なお、基板４３０を透過して受光素子１５−１に入射する光の強度を高めるために、着色層４３２は、受光素子１５−１と重ならない位置に設けることが望ましい。
【０１３９】
〈固体撮像装置のトランジスタについて〉
図１（Ａ）及び図１（Ｂ）に示す固体撮像装置１０が有するトランジスタ１６は、画素１４が有する他のトランジスタに比べてオフ電流が小さいことが望ましい。そのため、トランジスタ１６として、酸化物半導体膜にチャネル形成領域を有するトランジスタを用いることが望ましい。図１４（Ａ）に、酸化物半導体膜にチャネル形成領域を有するトランジスタ１６の構成を、一例として示す。
【０１４０】
図１４（Ａ）に示すトランジスタ１６は、ゲートとして機能する導電膜８０と、導電膜８０上の絶縁膜８１と、絶縁膜８１を間に挟んで導電膜８０と重なる酸化物半導体膜８２と、酸化物半導体膜８２に接続された、ソース及びドレインとして機能する導電膜８３及び導電膜８４とを有する。また、図１４（Ａ）に示すトランジスタ１６は、酸化物半導体膜８２、導電膜８３及び導電膜８４上に、順に積層された絶縁膜８５乃至絶縁膜８７を有する。
【０１４１】
なお、図１４（Ａ）では、酸化物半導体膜８２、導電膜８３及び導電膜８４上に、順に積層された絶縁膜８５乃至絶縁膜８７が設けられている場合を例示しているが、酸化物半導体膜８２、導電膜８３及び導電膜８４上に設けられる絶縁膜は、一層であっても良いし、３以上の複数層であっても良い。
【０１４２】
絶縁膜８６は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を酸化物半導体膜８２に供給する機能を有する絶縁膜であることが望ましい。また、絶縁膜８６は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、シリコンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。ただし、絶縁膜８６を酸化物半導体膜８２上に直接設けると、絶縁膜８６の形成時に酸化物半導体膜８２にダメージが与えられる場合、図１４（Ａ）に示すように、絶縁膜８５を酸化物半導体膜８２と絶縁膜８６の間に設けると良い。絶縁膜８５は、その形成時に酸化物半導体膜８２に与えるダメージが絶縁膜８６の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁膜であることが望ましい。ただし、酸化物半導体膜８２に与えられるダメージを小さく抑えつつ、酸化物半導体膜８２上に絶縁膜８６を直接形成することができるのであれば、絶縁膜８５は必ずしも設けなくとも良い。
【０１４３】
絶縁膜８５は、欠陥が少ないことが好ましく、代表的には、ＥＳＲ測定により得られる、シリコンのダングリングボンドに由来するｇ＝２．００１を持つスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜８５に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜８５における酸素の透過量が減少してしまうためである。
【０１４４】
また、絶縁膜８５と酸化物半導体膜８２との界面に欠陥が少ないことが好ましく、代表的には、磁場の向きを膜面に対して平行に印加したＥＳＲ測定により、酸化物半導体膜８２に用いられる酸化物半導体中の酸素欠損に由来するｇ＝１．９３を持つスピンの密度が１×１０１７ｓｐｉｎｓ／ｃｍ３以下、更には検出下限以下であることが好ましい。
【０１４５】
また、絶縁膜８７は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。或いは、絶縁膜８７は、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。
【０１４６】
絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
【０１４７】
絶縁膜８７が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂や、パネルの外部に存在する水、水素などの不純物が、酸化物半導体膜８２に侵入するのを防ぐことができる。酸化物半導体膜８２に酸化物半導体を用いる場合、酸化物半導体に侵入した水または水素の一部は、電子供与体（ドナー）を生成する要因の一つとなるため、上記ブロッキング効果を有する絶縁膜８７を用いることで、トランジスタ１６の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
【０１４８】
また、酸化物半導体膜８２に酸化物半導体を用いる場合、絶縁膜８７が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、トランジスタ１６の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
【０１４９】
なお、図１４（Ａ）では、酸化物半導体膜８２が、３層の積層された酸化物半導体膜で構成されている場合を、例示している。具体的に、図１４（Ａ）に示すトランジスタ１６では、酸化物半導体膜８２として、酸化物半導体膜８２ａ乃至酸化物半導体膜８２ｃが、絶縁膜８１側から順に積層されている。トランジスタ１６の酸化物半導体膜８２は、積層された複数の酸化物半導体膜で構成されているとは限らず、単膜の酸化物半導体膜で構成されていても良い。
【０１５０】
そして、酸化物半導体膜８２ａ及び酸化物半導体膜８２ｃは、酸化物半導体膜８２ｂを構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが酸化物半導体膜８２ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上又は０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下又は０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、酸化物半導体膜８２ｂは、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
【０１５１】
また、図１４（Ｂ）に示すように、トランジスタ１６は、酸化物半導体膜８２ｃが導電膜８３及び導電膜８４の上層で絶縁膜８５と重畳するように設けられている構成を、有していてもよい。
【０１５２】
なお、水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、キャリア発生源が少ないため、ｉ型（真性半導体）又はｉ型に限りなく近くすることができる。そのため、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高い。そして、当該酸化物半導体膜にチャネル形成領域が形成されるトランジスタは、閾値電圧がプラスとなる電気的特性（ノーマリーオフ特性ともいう。）になりやすい。
【０１５３】
具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
【０１５４】
なお、半導体膜として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体膜を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。
【０１５５】
酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記Ｉｎ−Ｇａ−Ｚｎ系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。
【０１５６】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【０１５７】
例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１５８】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。
【０１５９】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。
【０１６０】
以下では、酸化物半導体膜の構造について説明する。
【０１６１】
酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
【０１６２】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
【０１６３】
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
【０１６４】
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【０１６５】
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
【０１６６】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
【０１６７】
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【０１６８】
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
【０１６９】
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【０１７０】
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
【０１７１】
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
【０１７２】
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
【０１７３】
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
【０１７４】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
【０１７５】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
【０１７６】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【０１７７】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【０１７８】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素、及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【０１７９】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状またはペレット状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
【０１８０】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
【０１８１】
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
【０１８２】
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するターゲットによって適宜変更すればよい。
【０１８３】
なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０１６／ｃｍ３以下、好ましくは１×１０１６／ｃｍ３以下、更に好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０１５／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下とするとよい。
【０１８４】
また、インジウムを含む金属酸化物が用いられている場合に、酸素との結合エネルギーがインジウムよりも大きいシリコンや炭素が、インジウムと酸素の結合を切断し、酸素欠損を形成することがある。そのため、シリコンや炭素が酸化物半導体膜に混入していると、アルカリ金属やアルカリ土類金属の場合と同様に、トランジスタの電気的特性の劣化が起こりやすい。よって、酸化物半導体膜中におけるシリコンや炭素の濃度は低いことが望ましい。具体的に、二次イオン質量分析法によるＣ濃度の測定値、またはＳｉ濃度の測定値は、１×１０１８／ｃｍ３以下とするとよい。上記構成により、トランジスタの電気的特性の劣化を防ぐことができ、半導体装置の信頼性を高めることができる。
【０１８５】
また、ソース電極及びドレイン電極に用いられる導電性材料によっては、ソース電極及びドレイン電極中の金属が、酸化物半導体膜から酸素を引き抜くことがある。この場合、酸化物半導体膜のうち、ソース電極及びドレイン電極に接する領域が、酸素欠損の形成によりｎ型化される。
【０１８６】
ｎ型化された領域は、ソース領域またはドレイン領域として機能するため、酸化物半導体膜とソース電極及びドレイン電極との間におけるコンタクト抵抗を下げることができる。よって、ｎ型化された領域が形成されることで、トランジスタの移動度及びオン電流を高めることができ、それにより、トランジスタを用いた半導体装置の高速動作を実現することができる。
【０１８７】
なお、ソース電極及びドレイン電極中の金属による酸素の引き抜きは、ソース電極及びドレイン電極をスパッタリング法などにより形成する際に起こりうるし、ソース電極及びドレイン電極を形成した後に行われる加熱処理によっても起こりうる。
【０１８８】
また、ｎ型化される領域は、酸素と結合し易い導電性材料をソース電極及びドレイン電極に用いることで、より形成されやすくなる。上記導電性材料としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどが挙げられる。
【０１８９】
また、酸化物半導体膜は、単数の金属酸化物膜で構成されているとは限らず、積層された複数の金属酸化物膜で構成されていても良い。例えば、第１乃至第３の金属酸化物膜が順に積層されている半導体膜の場合、第１の金属酸化物膜及び第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つを、その構成要素に含み、伝導帯下端のエネルギーが第２の金属酸化物膜よりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下、真空準位に近い酸化物膜である。さらに、第２の金属酸化物膜は、少なくともインジウムを含むと、キャリア移動度が高くなるため好ましい。
【０１９０】
上記構成の半導体膜をトランジスタが有する場合、ゲート電極に電圧を印加することで、半導体膜に電界が加わると、半導体膜のうち、伝導帯下端のエネルギーが小さい第２の金属酸化物膜にチャネル領域が形成される。即ち、第２の金属酸化物膜とゲート絶縁膜との間に第３の金属酸化物膜が設けられていることによって、ゲート絶縁膜と離隔している第２の金属酸化物膜に、チャネル領域を形成することができる。
【０１９１】
また、第３の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つをその構成要素に含むため、第２の金属酸化物膜と第３の金属酸化物膜の界面では、界面散乱が起こりにくい。従って、当該界面においてキャリアの動きが阻害されにくいため、トランジスタの電界効果移動度が高くなる。
【０１９２】
また、第２の金属酸化物膜と第１の金属酸化物膜の界面に界面準位が形成されると、界面近傍の領域にもチャネル領域が形成されるために、トランジスタの閾値電圧が変動してしまう。しかし、第１の金属酸化物膜は、第２の金属酸化物膜を構成する金属元素の少なくとも１つをその構成要素に含むため、第２の金属酸化物膜と第１の金属酸化物膜の界面には、界面準位が形成されにくい。よって、上記構成により、トランジスタの閾値電圧等の電気的特性のばらつきを、低減することができる。
【０１９３】
また、金属酸化物膜間に不純物が存在することによって、各膜の界面にキャリアの流れを阻害する界面準位が形成されることがないよう、複数の酸化物半導体膜を積層させることが望ましい。積層された金属酸化物膜の膜間に不純物が存在していると、金属酸化物膜間における伝導帯下端のエネルギーの連続性が失われ、界面近傍において、キャリアがトラップされるか、あるいは再結合により消滅してしまうからである。膜間における不純物を低減させることで、主成分である一の金属を少なくとも共に有する複数の金属酸化物膜を、単に積層させるよりも、連続接合（ここでは特に伝導帯下端のエネルギーが各膜の間で連続的に変化するＵ字型の井戸構造を有している状態）が形成されやすくなる。
【０１９４】
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ以上、１×１０−４Ｐａ以下まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
【０１９５】
高純度の真性な酸化物半導体を得るためには、各チャンバー内を高真空排気するのみならず、スパッタリングに用いるガスの高純度化も重要である。上記ガスとして用いる酸素ガスやアルゴンガスの露点を、−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下とし、使用するガスの高純度化を図ることで、酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。具体的に、第２の金属酸化物膜がＩｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄ）の場合、第２の金属酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、第２の金属酸化物膜としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
【０１９６】
具体的に、第１の金属酸化物膜、第３の金属酸化物膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、第１の金属酸化物膜、第３の金属酸化物膜を成膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、第１の金属酸化物膜、第３の金属酸化物膜としてＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８等がある。
【０１９７】
なお、第１の金属酸化物膜及び第３の金属酸化物膜の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、第２の金属酸化物膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下であり、さらに好ましくは３ｎｍ以上５０ｎｍ以下である。
【０１９８】
３層構造の半導体膜において、第１の金属酸化物膜乃至第３の金属酸化物膜は、非晶質または結晶質の両方の形態を取りうる。ただし、チャネル領域が形成される第２の金属酸化物膜が結晶質であることにより、トランジスタに安定した電気的特性を付与することができるため、第２の金属酸化物膜は結晶質であることが好ましい。
【０１９９】
なお、チャネル形成領域とは、トランジスタの半導体膜のうち、ゲート電極と重なり、かつソース電極とドレイン電極に挟まれる領域を意味する。また、チャネル領域とは、チャネル形成領域において、電流が主として流れる領域をいう。
【０２００】
例えば、第１の金属酸化物膜及び第３の金属酸化物膜として、スパッタリング法により形成したＩｎ−Ｇａ−Ｚｎ系酸化物膜を用いる場合、第１の金属酸化物膜及び第３の金属酸化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いることができる。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力０．５ｋＷとすればよい。
【０２０１】
また、第２の金属酸化物膜をＣＡＡＣ−ＯＳ膜とする場合、第２の金属酸化物膜の成膜には、Ｉｎ−Ｇａ−Ｚｎ系酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、多結晶のＩｎ−Ｇａ−Ｚｎ系酸化物を含むターゲットを用いることが好ましい。成膜条件は、例えば、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度３００℃とし、ＤＣ電力０．５ｋＷとすることができる。
【０２０２】
なお、トランジスタは、半導体膜の端部が傾斜している構造を有していても良いし、半導体膜の端部が丸みを帯びる構造を有していても良い。
【０２０３】
また、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合においても、ソース電極及びドレイン電極に接する領域が、ｎ型化されていても良い。上記構成により、トランジスタの移動度及びオン電流を高め、トランジスタを用いた半導体装置の高速動作を実現することができる。さらに、複数の積層された金属酸化物膜を有する半導体膜をトランジスタに用いる場合、ｎ型化される領域は、チャネル領域となる第２の金属酸化物膜にまで達していることが、トランジスタの移動度及びオン電流を高め、半導体装置のさらなる高速動作を実現する上で、好ましい。
【０２０４】
〈電子機器〉
固体撮像装置は、汎用のＣＭＯＳプロセスを用いて、半導体表示装置の画素部に、表示素子と共に作りこむことが可能である。そのため、光学式の固体撮像装置を用いることで、位置入力装置としての機能を有する半導体表示装置の、薄型化、軽量化を実現することができる。よって、光学式の固体撮像装置は、携帯型の電子機器に適している。また、構成要素の一部または全てが半導体表示装置から独立している、静電容量方式や抵抗膜方式などの位置入力装置（タッチパネル）よりも、光学式の固体撮像装置の方が、可撓性を有する半導体表示装置に付加された場合に、応力に対する耐性が高く、信頼性が損なわれにくい。よって、光学式の固体撮像装置は、可撓性を有する半導体表示装置に付加する位置入力装置として、タッチパネルよりも適している。
【０２０５】
本発明の一態様に係る固体撮像装置或いは半導体表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る固体撮像装置或いは半導体表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図１６に示す。
【０２０６】
図１６（Ａ）は表示装置であり、筐体５００１、表示部５００２、支持台５００３等を有する。本発明の一態様に係る半導体表示装置は、表示部５００２に用いることができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０２０７】
図１６（Ｂ）は携帯情報端末であり、筐体５１０１、表示部５１０２、操作キー５１０３等を有する。本発明の一態様に係る半導体表示装置は、表示部５１０２に用いることができる。
【０２０８】
図１６（Ｃ）は表示装置であり、曲面を有する筐体５７０１、表示部５７０２等を有する。本発明の一態様に係る半導体表示装置に可撓性を有する基板を用いることで、曲面を有する筐体５７０１に支持された表示部５７０２に、当該半導体表示装置を用いることができ、フレキシブルかつ軽くて使い勝手の良い表示装置を提供することができる。
【０２０９】
図１６（Ｄ）は携帯型ゲーム機であり、筐体５３０１、筐体５３０２、表示部５３０３、表示部５３０４、マイクロホン５３０５、スピーカー５３０６、操作キー５３０７、スタイラス５３０８等を有する。本発明の一態様に係る半導体表示装置は、表示部５３０３または表示部５３０４に用いることができる。表示部５３０３または表示部５３０４に本発明の一態様に係る半導体表示装置を用いることで、ユーザーの使用感に優れ、品質の低下が起こりにくい携帯型ゲーム機を提供することができる。なお、図１６（Ｄ）に示した携帯型ゲーム機は、２つの表示部５３０３と表示部５３０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０２１０】
図１６（Ｅ）は電子書籍であり、筐体５６０１、表示部５６０２等を有する。本発明の一態様に係る半導体表示装置は、表示部５６０２に用いることができる。そして、可撓性を有する基板を用いることで、半導体表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。
【０２１１】
図１６（Ｆ）は携帯電話であり、筐体５９０１に、表示部５９０２、マイク５９０７、スピーカー５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設けられている。表示部５９０２に、本発明の一態様に係る半導体表示装置を用いることできる。また、本発明の一態様に係る半導体表示装置を、可撓性を有する基板に形成した場合、図１６（Ｆ）に示すような曲面を有する表示部５９０２に当該半導体表示装置を適用することが可能である。
【符号の説明】
【０２１２】
１０    固体撮像装置
１１    センサ回路
１２    中央演算処理装置
１３    制御回路
１４    画素
１４−１    画素
１４−２    画素
１５    受光素子
１５−１    受光素子
１５−４    受光素子
１６    トランジスタ
１７    増幅回路
１８    トランジスタ
１９    トランジスタ
２０    フレームメモリ
２１    アナログデジタル変換回路
２２    ドライバ
２３    ドライバ
２３ａ    ドライバ
２３ｂ    ドライバ
２４    パネル
２５    電源装置
２６    タイミングコントローラ
２７    デジタルアナログ変換回路
２８    インピーダンス変換器
２９    レギュレータ
３０    プリチャージ回路
３１    スイッチ回路
３２    シフトレジスタ
３３    シフトレジスタ
３５    シフトレジスタ
３７    アナログデジタル変換回路
４０    トランジスタ
４１    トランジスタ
４２    トランジスタ
４３    トランジスタ
４４    トランジスタ
４５    トランジスタ
４６    トランジスタ
４７    トランジスタ
４８    トランジスタ
４９    トランジスタ
５０    トランジスタ
５１    トランジスタ
５２    トランジスタ
５３    トランジスタ
５４    トランジスタ
６０    画素
６１    画素部
７０−１    トランジスタ
７０−２    トランジスタ
７１−１    トランジスタ
７１−２    トランジスタ
７２−１    トランジスタ
７２−２    トランジスタ
７３    抵抗素子
８０    導電膜
８１    絶縁膜
８２    酸化物半導体膜
８２ａ    酸化物半導体膜
８２ｂ    酸化物半導体膜
８２ｃ    酸化物半導体膜
８３    導電膜
８４    導電膜
８５    絶縁膜
８６    絶縁膜
８７    絶縁膜
１００    曲線
３０１    トランジスタ
３０２    発光素子
３０３    トランジスタ
３０４    容量素子
３０５    配線
３０６    配線
３０７    配線
３０８    配線
３１１    トランジスタ
３１２    トランジスタ
３１３    トランジスタ
３１４    トランジスタ
３１５    トランジスタ
３１６    発光素子
３１７    容量素子
３１８    配線
３１９    配線
３２０    配線
３２１    配線
３２２    配線
３２３    配線
３２４    配線
４００    基板
４０１    導電膜
４０２    絶縁膜
４０３    半導体膜
４０４    導電膜
４０５    導電膜
４０６    半導体膜
４０７    半導体膜
４０８    半導体膜
４０９    導電膜
４１０    導電膜
４１１    絶縁膜
４２０    絶縁膜
４２１    導電膜
４２２    導電膜
４２３    絶縁膜
４２４    導電膜
４２５    絶縁膜
４２６    絶縁膜
４２７    ＥＬ層
４２８    導電膜
４３０    基板
４３１    遮蔽膜
４３２    着色層
５００１    筐体
５００２    表示部
５００３    支持台
５１０１    筐体
５１０２    表示部
５１０３    操作キー
５３０１    筐体
５３０２    筐体
５３０３    表示部
５３０４    表示部
５３０５    マイクロホン
５３０６    スピーカー
５３０７    操作キー
５３０８    スタイラス
５６０１    筐体
５６０２    表示部
５７０１    筐体
５７０２    表示部
５９０１    筐体
５９０２    表示部
５９０３    カメラ
５９０４    スピーカー
５９０５    ボタン
５９０６    外部接続部
５９０７    マイク
【図１】
2015039165.tif 000003
【図２】
2015039165.tif 000004
【図３】
2015039165.tif 000005
【図４】
2015039165.tif 000006
【図５】
2015039165.tif 000007
【図６】
2015039165.tif 000008
【図７】
2015039165.tif 000009
【図８】
2015039165.tif 000010
【図９】
2015039165.tif 000011
【図１０】
2015039165.tif 000012
【図１１】
2015039165.tif 000013
【図１２】
2015039165.tif 000014
【図１３】
2015039165.tif 000015
【図１４】
2015039165.tif 000016
【図１５】
2015039165.tif 000017
【図１６】
2015039165.tif 000018