(57)【要約】【課題】電流が変動するループ回路で発生する磁束が打消され、外部への放射電磁界を低減することができるＤＣ／ＤＣコンバータの提供。【解決手段】スイッチング素子Ｓ３，Ｓ４及びチョークコイルＬを備え、スイッチング素子Ｓ３，Ｓ４がオン／オフすることにより、入力された直流電圧を昇圧又は降圧するＤＣ／ＤＣコンバータ。２つのスイッチング素子Ｓ３，Ｓ４と、２つのスイッチング素子Ｓ３，Ｓ４を同時的に駆動する駆動回路４と、スイッチング素子Ｓ３，Ｓ４を含み、スイッチング素子Ｓ３，Ｓ４がオン／オフすることにより、電流が変動する略同形ループ状の２つの回路部分（Ｓ３，Ｄ３，Ｃ３）（Ｓ４，Ｃ４，Ｄ４）とを備え、それぞれに通流する電流による磁束が互いに相殺されるように、２つの回路部分（Ｓ３，Ｄ３，Ｃ３）（Ｓ４，Ｃ４，Ｄ４）を絶縁して重ねてある。【選択図】図２
2015198566.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子及びチョークコイルを備え、該スイッチング素子がオン／オフすることにより、入力された直流電圧を昇圧又は降圧するＤＣ／ＤＣコンバータにおいて、
２つの前記スイッチング素子と、該２つのスイッチング素子を同時的に駆動する駆動回路と、前記スイッチング素子を含み、該スイッチング素子がオン／オフすることにより、電流が変動する略同形ループ状の２つの回路部分とを備え、それぞれに通流する電流による磁束が互いに相殺されるように、前記２つの回路部分を絶縁して重ねてあることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記２つの回路部分は、複数のスルーホールを有する基板の表裏面にそれぞれ実装され、必要に応じて前記スルーホールを通じて接続されている請求項１記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子及びチョークコイルを備え、スイッチング素子がオン／オフすることにより、入力された直流電圧を昇圧又は降圧するＤＣ／ＤＣコンバータに関するものである。
【背景技術】
【０００２】
図５は、従来の昇圧型のＤＣ／ＤＣコンバータの概略構成例を示す回路図である。
このＤＣ／ＤＣコンバータは、マイナス端子が接地された直流電源３のプラス端子に、チョークコイルＬの一方の端子が接続され、チョークコイルＬの他方の端子は、ＮチャネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）Ｓ１のドレイン、及びダイオードＤ１のアノードに接続されている。
【０００３】
ＦＥＴＳ１のソースは接地され、ダイオードＤ１のカソードは、コンデンサＣ１のプラス端子に接続され、コンデンサＣ１のマイナス端子は接地されている。ＦＥＴＳ１のゲートは、スイッチング制御回路４によりオン／オフ制御される。
このＤＣ／ＤＣコンバータの出力は、コンデンサＣ１の両端電圧として負荷Ｒに与えられる。
【０００４】
このような構成の昇圧型ＤＣ／ＤＣコンバータでは、ＰＷＭ（Pulse Width Modulation）制御により、ＦＥＴＳ１がオンになっているとき、負荷Ｒを経由しない大電流がチョークコイルＬに流れてエネルギーが蓄えられる。
次いで、ＦＥＴＳ１がオフになると、負荷Ｒを経由する電流がチョークコイルＬ及びダイオードＤ１に流れるが、これによる出力電圧は、直流電源３の出力電圧と略等しい。一方、チョークコイルＬに蓄えられていたエネルギーによる電流も流れて、これによる電圧が直流電源３の出力電圧に重畳されて、ダイオードＤ１から出力される。
【０００５】
ＦＥＴＳ１がオフのときの出力電圧とオンのときの出力電圧とは、コンデンサＣ１により平滑されて負荷Ｒに与えられる。
負荷Ｒに与えられる出力電圧は、ＰＷＭ制御のデューティ比（ＦＥＴＳ１のオン時間／（オン時間＋オフ時間））で定められる。
【０００６】
図６は、従来の降圧型のＤＣ／ＤＣコンバータの概略構成例を示す回路図である。
このＤＣ／ＤＣコンバータは、マイナス端子が接地された直流電源３のプラス端子に、ＮチャネルＭＯＳＦＥＴＳ２のドレイン、及びフィルタコンデンサＣ２のプラス端子が接続され、フィルタコンデンサＣ２のマイナス端子は接地されている。ＦＥＴＳ２のソースは、ダイオードＤ２のカソード、及びチョークコイルＬの一方の端子に接続されている。
【０００７】
ＦＥＴＳ２のゲートは、スイッチング制御回路５によりオン／オフ制御される。ダイオードＤ２のアノードは接地され、チョークコイルＬの他方の端子は、負荷Ｒのプラス端子に接続され、負荷Ｒのマイナス端子は接地されている。
このＤＣ／ＤＣコンバータの出力は、チョークコイルＬの他方の端子から負荷Ｒに与えられる。
【０００８】
このような構成の降圧型ＤＣ／ＤＣコンバータでは、ＰＷＭ制御により、ＦＥＴＳ２がオン／オフするとき、デューティ比（ＦＥＴＳ２のオン時間／（オン時間＋オフ時間））に応じた出力電圧が、チョークコイルＬで平滑されて、負荷Ｒに与えられる。
【０００９】
特許文献１には、放射する磁気ノイズが低減される車載用電子制御装置が開示されている。スイッチング素子、チョークコイル、出力コンデンサ及びフィルタコンデンサによる電流ループが形成されており、この電流ループは、チョークコイルから発生する磁束の磁束方向に対して反対方向の磁束方向を有する磁束を発生させる。これにより、チョークコイルから発生する磁束と電流ループから発生する磁束とが打消し合い、チョークコイルから発生する磁束を低減できる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−１７７９９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述した従来のＤＣ／ＤＣコンバータでは、ＦＥＴＳ１，Ｓ２がオン／オフすることにより、電流が変動するループ回路が形成され、これによる放射電磁界が発生するという問題がある。
このような問題を解決する為に、特許文献１に開示されたような車載用電子制御装置が提案されているが、電流ループとチョークコイルとが発生させる各磁束は、強度分布が大きく異なり、完全には打消し合うことが不可能である。そもそも、通常、大きな変動電流が流れる電流ループにチョークコイルは含まれず、磁束を発生させるタイミングが異なる。
【００１２】
本発明は、上述したような事情に鑑みてなされたものであり、電流が変動するループ回路で発生する磁束が打消され、外部への放射電磁界を低減することができるＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１３】
第１発明に係るＤＣ／ＤＣコンバータは、スイッチング素子及びチョークコイルを備え、該スイッチング素子がオン／オフすることにより、入力された直流電圧を昇圧又は降圧するＤＣ／ＤＣコンバータにおいて、２つの前記スイッチング素子と、該２つのスイッチング素子を同時的に駆動する駆動回路と、前記スイッチング素子を含み、該スイッチング素子がオン／オフすることにより、電流が変動する略同形ループ状の２つの回路部分とを備え、それぞれに通流する電流による磁束が互いに相殺されるように、前記２つの回路部分を絶縁して重ねてあることを特徴とする。
【００１４】
このＤＣ／ＤＣコンバータでは、スイッチング素子及びチョークコイルを備え、スイッチング素子がオン／オフすることにより、入力された直流電圧を昇圧又は降圧する。駆動回路が、２つのスイッチング素子を同時的に駆動し、スイッチング素子を含む略同形ループ状の２つの回路部分は、スイッチング素子がオン／オフすることにより、電流が変動する。略同形ループ状の２つの回路部分は、それぞれに通流する電流による磁束が互いに相殺されるように、絶縁して重ねてある。
【００１５】
第２発明に係るＤＣ／ＤＣコンバータは、前記２つの回路部分は、複数のスルーホールを有する基板の表裏面にそれぞれ実装され、必要に応じて前記スルーホールを通じて接続されていることを特徴とする。
【００１６】
このＤＣ／ＤＣコンバータでは、複数のスルーホールを有する基板の表裏面に略同形ループ状の２つの回路部分がそれぞれ実装され、２つの回路部分は、必要に応じてスルーホールを通じて接続されている。
【発明の効果】
【００１７】
本発明に係るＤＣ／ＤＣコンバータによれば、電流が変動するループ回路で発生する磁束が打消され、外部への放射電磁界を低減することができるＤＣ／ＤＣコンバータを実現することができる。また、ループ回路のループ面積を小さくしなければならない要請が緩和されるので、素子同士を離間させて実装することが可能となり、放熱設計が容易となる。
【図面の簡単な説明】
【００１８】
【図１】本発明に係るＤＣ／ＤＣコンバータの実施の形態の要部構成を示す回路図である。
【図２】図１に示すＤＣ／ＤＣコンバータの破線内を基板に実装した形態例を透視して模式的に示す模式図である。
【図３】本発明に係るＤＣ／ＤＣコンバータの実施の形態の要部構成を示す回路図である。
【図４】図３に示すＤＣ／ＤＣコンバータの破線内を基板に実装した形態例を透視して模式的に示す模式図である。
【図５】従来のＤＣ／ＤＣコンバータの構成例を示す回路図である。
【図６】従来のＤＣ／ＤＣコンバータの構成例を示す回路図である。
【発明を実施するための形態】
【００１９】
以下に、本発明に係るＤＣ／ＤＣコンバータをその実施の形態を示す図面に基づき説明する。
（実施の形態１）
図１は、本発明に係るＤＣ／ＤＣコンバータの実施の形態１の要部構成を示す回路図である。
この昇圧型のＤＣ／ＤＣコンバータは、マイナス端子が接地された直流電源３のプラス端子に、チョークコイルＬの一方の端子が接続され、チョークコイルＬの他方の端子は、ＮチャネルＭＯＳＦＥＴ（スイッチング素子）Ｓ３，Ｓ４の各ドレイン、及びダイオードＤ３，Ｄ４の各アノードに接続されている。
【００２０】
ＦＥＴＳ３，Ｓ４の各ソースは接地され、ダイオードＤ３，Ｄ４の各カソードは、コンデンサＣ３，Ｃ４の各プラス端子に接続され、コンデンサＣ３，Ｃ４の各マイナス端子は接地されている。ＦＥＴＳ３，Ｓ４の各ゲートは、スイッチング制御回路（駆動回路）４により同時的にオン／オフ制御される。
このＤＣ／ＤＣコンバータの出力は、コンデンサＣ３，Ｃ４の各両端電圧として負荷Ｒに与えられる。
尚、入力端子（チョークコイルＬの一方の端子）及び接地端子間にフィルタコンデンサを接続しても良い。
【００２１】
図２は、図１に示すＤＣ／ＤＣコンバータの破線内を、表面１及び裏面２を有し、スル―ホールＨ１〜Ｈ５を有する基板に実装した形態例を透視して模式的に示す模式図である。ここでは、理解し易くする為、基板１，２の厚さ方向を拡大して示してある。
このＤＣ／ＤＣコンバータは、基板の表面１に、高圧側電線９及び接地電線１０を適長離隔させて平行に配設してあり、基板の裏面２に、接地電線１１及び高圧側電線１２を適長離隔させて平行に配設してある。高圧側電線９及び接地電線１１、並びに接地電線１０及び高圧側電線１２は、それぞれ基板の表面１及び裏面２で近接して配設してある。
【００２２】
高圧側電線９の一方の端部（チョークコイルＬの他方の端子）から、分岐線がスルーホールＨ１を貫通して裏面２側を引回されて、高圧側電線１２の一方の端部に接続され、高圧側電線１２の他方の端部から、分岐線が、接地電線１１付近まで引回された後、スルーホールＨ３を貫通して、高圧側電線９の他方の端部（コンデンサＣ３のプラス端子）に接続されている。
【００２３】
接地電線１０の一方の端部から、分岐線がスルーホールＨ２を貫通して裏面２側を引回されて、接地電線１１の一方の端部に接続され、接地電線１１の他方の端部から、分岐線が、高圧側電線１２付近まで引回された後、スルーホールＨ４を貫通して、接地電線１０の他方の端部（コンデンサＣ３のマイナス端子）に接続されている。
スイッチング制御回路４の制御電線は、ＦＥＴＳ３のゲートに接続されると共に、表面１を高圧側電線９付近まで引回された後、スルーホールＨ５を貫通して、裏面２に実装されたＦＥＴＳ４のゲートに接続されている。
【００２４】
このような高圧側電線９、接地電線１１、高圧側電線１２及び接地電線１０の配線に則して、チョークコイルＬ、ＦＥＴＳ３、ダイオードＤ３、コンデンサＣ３及びスイッチング制御回路４が基板の表面１に実装され、ＦＥＴＳ４、ダイオードＤ４及びコンデンサＣ４が基板の裏面２に実装されている。
これにより、ＦＥＴＳ３、ダイオードＤ３及びコンデンサＣ３により形成されるループ回路、並びにＦＥＴＳ４、ダイオードＤ４及びコンデンサＣ４により形成されるループ回路を、それぞれ基板の表面１及び裏面２で略同形状に重ねて実装することができ、また、各ループ回路に流れる電流を互いに逆向きにすることができる。
【００２５】
以下に、このような構成の昇圧型のＤＣ／ＤＣコンバータの動作の例を説明する。
このＤＣ／ＤＣコンバータは、ＰＷＭ制御により、ＦＥＴＳ３，Ｓ４がオンになっているとき、負荷Ｒを経由しない大電流がチョークコイルＬに流れてエネルギーが蓄えられる。
次いで、ＦＥＴＳ３，Ｓ４がオフになると、負荷Ｒを経由する電流がチョークコイルＬ及びダイオードＤ３，Ｄ４に流れるが、これによる出力電圧は、直流電源３の出力電圧と略等しい。一方、チョークコイルＬに蓄えられていたエネルギーによる電流も流れて、これによる電圧が直流電源３の出力電圧に重畳されて、ダイオードＤ３，Ｄ４から出力される。
【００２６】
ＦＥＴＳ３，Ｓ４がオフのときの出力電圧とオンのときの出力電圧とは、コンデンサＣ３，Ｃ４により平滑されて負荷Ｒに与えられる。
負荷Ｒに与えられる出力電圧は、ＰＷＭ制御のデューティ比（ＦＥＴＳ３，Ｓ４のオン時間／（オン時間＋オフ時間））で定められる。
ＦＥＴＳ３，Ｓ４がオン／オフする際、ＦＥＴＳ３、ダイオードＤ３、コンデンサＣ３のループ回路、並びにＦＥＴＳ４、ダイオードＤ４及びコンデンサＣ４のループ回路にそれぞれ流れる電流が変動し、この電流変動による電磁波がそれぞれ放射される。
【００２７】
このとき、各ループ回路は、それぞれ基板の表面１及び裏面２で略同形状に重なるように実装してあり、また、各ループ回路に流れる電流を互いに逆向きにしてあるので、各ループより放射される各電磁波は、強度が略同じで互いに逆向きとなり、互いに打消し合って、ＤＣ／ＤＣコンバータの外部へ放射される電磁波は低減される。
【００２８】
（実施の形態２）
図３は、本発明に係るＤＣ／ＤＣコンバータの実施の形態２の要部構成を示す回路図である。
この降圧型のＤＣ／ＤＣコンバータは、マイナス端子が接地された直流電源３のプラス端子に、ＮチャネルＭＯＳＦＥＴ（スイッチング素子）Ｓ５，Ｓ６の各ドレイン、及びフィルタコンデンサＣ５，Ｃ６の各プラス端子が接続され、フィルタコンデンサＣ５，Ｃ６の各マイナス端子は接地されている。ＦＥＴＳ５，Ｓ６の各ソースは、ダイオードＤ５，Ｄ６の各カソード、及びチョークコイルＬの一方の端子に接続されている。
【００２９】
ＦＥＴＳ５，Ｓ６の各ゲートは、スイッチング制御回路（駆動回路）５によりオン／オフ制御される。ダイオードＤ５，Ｄ６の各アノードは接地され、チョークコイルＬの他方の端子は、負荷Ｒのプラス端子に接続され、負荷Ｒのマイナス端子は接地されている。
このＤＣ／ＤＣコンバータの出力は、チョークコイルＬの他方の端子から負荷Ｒに与えられる。
尚、ＤＣ／ＤＣコンバータの出力端子（チョークコイルＬの他方の端子）及び接地端子間に、平滑コンデンサを接続しても良い。
【００３０】
図４は、図３に示すＤＣ／ＤＣコンバータの破線内を、表面７及び裏面８を有し、スル―ホールＨ６〜Ｈ１０を有する基板に実装した形態例を透視して模式的に示す模式図である。ここでは、理解し易くする為、基板７，８の厚さ方向を拡大して示してある。
このＤＣ／ＤＣコンバータは、基板の表面７に、高圧側電線１３及び接地電線１４を適長離隔させて平行に配設してあり、基板の裏面８に、接地電線１５及び高圧側電線１６を適長離隔させて平行に配設してある。高圧側電線１３及び接地電線１５、並びに接地電線１４及び高圧側電線１６は、それぞれ基板の表面７及び裏面８で近接して配設してある。
【００３１】
高圧側電線１３の一方の端部（フィルタコンデンサＣ５のプラス端子）から、分岐線がスルーホールＨ６を貫通して裏面８側を引回されて、高圧側電線１６の一方の端部に接続され、高圧側電線１６の他方の端部から、分岐線が、接地電線１５付近まで引回された後、スルーホールＨ８を貫通して、高圧側電線１３の他方の端部（チョークコイルＬの一方の端子）に接続されている。
【００３２】
接地電線１４の一方の端部から、分岐線がスルーホールＨ７を貫通して裏面８側を引回されて、接地電線１５の一方の端部に接続され、接地電線１５の他方の端部から、分岐線が、高圧側電線１６付近まで引回された後、スルーホールＨ９を貫通して、接地電線１４の他方の端部に接続されている。
スイッチング制御回路５の制御電線は、ＦＥＴＳ５のゲートに接続されると共に、スルーホールＨ１０を貫通して、裏面８に実装されたＦＥＴＳ６のゲートに接続されている。
【００３３】
このような高圧側電線１３、接地電線１４、高圧側電線１６及び接地電線１５の配線に則して、チョークコイルＬ、ＦＥＴＳ５、ダイオードＤ５、フィルタコンデンサＣ５及びスイッチング制御回路５が基板の表面７に実装され、ＦＥＴＳ６、ダイオードＤ６及びフィルタコンデンサＣ６が基板の裏面８に実装されている。
これにより、ＦＥＴＳ５、ダイオードＤ５及びフィルタコンデンサＣ５により形成されるループ回路、並びにＦＥＴＳ６、ダイオードＤ６及びフィルタコンデンサＣ６により形成されるループ回路を、それぞれ基板の表面７及び裏面８で略同形状に重ねて実装することができ、また、各ループ回路に流れる電流を互いに逆向きにすることができる。
【００３４】
以下に、このような構成の降圧型のＤＣ／ＤＣコンバータの動作の例を説明する。
このＤＣ／ＤＣコンバータは、ＰＷＭ制御により、ＦＥＴＳ５，Ｓ６がオン／オフするとき、デューティ比（ＦＥＴＳ５，Ｓ６のオン時間／（オン時間＋オフ時間））に応じた出力電圧が、チョークコイルＬで平滑されて、負荷Ｒに与えられる。
ＦＥＴＳ５，Ｓ６がオン／オフする際、ＦＥＴＳ５、ダイオードＤ５、フィルタコンデンサＣ５のループ回路、並びにＦＥＴＳ６、ダイオードＤ６及びフィルタコンデンサＣ６のループ回路にそれぞれ流れる電流が変動し、この電流変動による電磁波がそれぞれ放射される。
【００３５】
このとき、各ループ回路は、それぞれ基板の表面７及び裏面８で略同形状に重なるように実装してあり、また、各ループ回路に流れる電流を互いに逆向きにしてあるので、各ループより放射される各電磁波は、強度が略同じで互いに逆向きとなり、互いに打消し合って、ＤＣ／ＤＣコンバータの外部へ放射される電磁波は低減される。
【符号の説明】
【００３６】
１，７  表面（基板）
２，８  裏面（基板）
３    直流電源
４，５  スイッチング制御回路（駆動回路）
９，１２，１３，１６  高圧側電線
１０，１１，１４，１５  接地電線
Ｃ３，Ｃ４  コンデンサ
Ｃ５，Ｃ６  フィルタコンデンサ
Ｄ３〜Ｄ６  ダイオード
Ｈ１〜Ｈ１０  スル―ホール
Ｌ  チョークコイル
Ｒ  負荷
Ｓ３〜Ｓ６  ＦＥＴ（スイッチング素子）
【図１】
2015198566.tif 000003
【図２】
2015198566.tif 000004
【図３】
2015198566.tif 000005
【図４】
2015198566.tif 000006
【図５】
2015198566.tif 000007
【図６】
2015198566.tif 000008