(57)【要約】      （修正有）【課題】結晶粒によって発生する貫通孔の非開孔性欠陥、孔径や分離幅にバラつきが生ずることによる下部電極間の短絡、貫通孔の下部が細くなってしまうことによるセルキャパシタ容量の制限及び半導体装置の動作速度の低下、といった諸問題を解決する半導体装置の製造方法を提供する。【解決手段】半導体装置１ａの製造方法は、ベース層７の上面に非晶質シリコン膜１０を形成する工程と、非晶質シリコン膜１０の上面に非晶質シリコン膜１１を形成する工程と、エッチングにより、非晶質シリコン膜１０，１１に複数の貫通孔２０を設ける工程とを備え、非晶質シリコン膜１１を形成する工程は、非晶質シリコン膜１０の不純物濃度より高い濃度で不純物を含有するように非晶質シリコン膜１１の第１の部分１１ａを形成した後、第１の部分１１ａの不純物濃度より低い濃度で不純物を含有するように非晶質シリコン膜１１の第２の部分１１ｂを形成するよう構成される。【選択図】図２
2015103742.tif 000002
【特許請求の範囲】
【請求項１】
ベース層の上面に第１の非晶質シリコン膜を形成する工程と、
前記第１の非晶質シリコン膜の上面に第２の非晶質シリコン膜を形成する工程と、
エッチングにより、前記第１及び第２の非晶質シリコン膜に複数の第１の貫通孔を設ける工程とを備え、
前記第２の非晶質シリコン膜を形成する工程は、前記第１の非晶質シリコン膜の不純物濃度より高い濃度で不純物を含有するように前記第２の非晶質シリコン膜の第１の部分を形成した後、前記第１の部分の不純物濃度より低い濃度で不純物を含有するように前記第２の非晶質シリコン膜の第２の部分を形成するよう構成される
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の非晶質シリコン膜を形成する工程は、ドーピング用のガスを添加せずにシリコン膜を成膜する工程である
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の非晶質シリコン膜の不純物濃度は、１×１０１８［ａｔｏｍｓ／ｃｃ］以下である
ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１の非晶質シリコン膜に含まれる不純物は、オートドーピングによって導入されたものである
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２の非晶質シリコン膜を形成する工程は、前記第２の部分を形成した後にさらに、前記第２の部分の不純物濃度より低い濃度で不純物を含有するように前記第２の非晶質シリコン膜の第３の部分を形成するよう構成される
ことを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
前記第２の非晶質シリコン膜を形成する工程は、前記第２の非晶質シリコン膜の不純物濃度が、前記第１の非晶質シリコン膜から離れるにしたがって漸減するように前記第２の非晶質シリコン膜を形成するよう構成される
ことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
【請求項７】
前記第２の非晶質シリコン膜を形成する工程は、不純物としてリンを含むように前記第２の非晶質シリコン膜を形成する工程である
ことを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
【請求項８】
前記複数の第１の貫通孔を設ける工程は、
それぞれ前記複数の第１の貫通孔と同じ位置に設けられた複数の第１の開口部を有するマスク膜を形成する工程と、
前記複数の第１の開口部を通じて、前記第２の非晶質シリコン膜に不純物を注入する工程と、
前記第２の非晶質シリコン膜に不純物を注入する工程の後、前記マスク膜をマスクとして前記第１及び第２の非晶質シリコン膜をエッチングする工程とを有する
ことを特徴とする請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
【請求項９】
前記ベース層は、
半導体基板の主面に形成された複数のトランジスタと、
前記複数のトランジスタそれぞれの一方の被制御電極に接続された複数のコンタクト導体とを含み、
前記複数の第１の貫通孔を設ける工程は、該複数の第１の貫通孔それぞれの底面に前記複数のコンタクト導体のうちのいずれか１つの上面が露出するように前記複数の第１の貫通孔を設けるよう構成される
ことを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の製造方法。
【請求項１０】
前記複数の第１の貫通孔それぞれの内側面を覆う分離絶縁膜を形成する工程と、
前記分離絶縁膜の上から前記複数の第１の貫通孔それぞれの内側面を覆うとともに、前記複数の第１の貫通孔それぞれの底面に露出した前記複数のコンタクト導体それぞれの上面を覆い、かつ前記複数の第１の貫通孔ごとに分離された第１の導体膜を形成する工程と、
少なくとも前記第１の導体膜の露出面を覆う誘電体膜を形成する工程と、
前記複数の第１の貫通孔の内部を埋め、かつ前記誘電体膜を挟んで前記第１の導体膜と対向する第２の導体膜を形成する工程と
をさらに備えることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記ベース層は絶縁層を含み、
前記複数の第１の貫通孔が設けられた前記第１及び第２の非晶質シリコン膜をマスクとして前記絶縁層をエッチングすることにより、前記絶縁層に複数の第２の貫通孔を設ける工程と、
前記複数の第２の貫通孔それぞれの内側面及び底面を覆い、かつ前記複数の第２の貫通孔ごとに分離された第１の導体膜を形成する工程と、
少なくとも前記第１の導体膜の露出面を覆う誘電体膜を形成する工程と、
前記複数の第２の貫通孔の内部を埋め、かつ前記誘電体膜を挟んで前記第１の導体膜と対向する第２の導体膜を形成する工程と
をさらに備えることを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、アスペクト比の高い貫通孔を非晶質シリコンに設ける必要のある半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭ(Dynamic Random Access Memory)などの半導体装置においては、セルキャパシタの下部電極として有底円筒型の導電膜を用いる場合がある。この種の下部電極は一般に、半導体基板の主面に設けられるトランジスタ層の上にモールド用の絶縁膜を成膜し、この絶縁膜に貫通孔を設け、さらに、設けた貫通孔の内表面に沿って導電膜を形成することにより、形成される。
【０００３】
特許文献１には、モールド用の絶縁膜として、ウエットエッチレートが相対的に大きい材料を下層に、ウエットエッチレートが相対的に小さい材料を上層にそれぞれ有する２層構造の絶縁膜を用いるという技術が開示されている。また、特許文献２には、下部電極の形成より前に上部電極となるドープトポリシリコン層を形成しておき、そこに貫通孔を設けてその内部に下部電極を形成するという技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００４／００８５７０８号明細書
【特許文献２】米国特許第６６７０６６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、近年、半導体装置の小型化が進んでおり、セルキャパシタ１つあたりに割り当て可能な面積が縮小している。その結果、セルキャパシタの容量を十分確保するために、上述したモールド用の絶縁膜の膜厚を大きくする必要が生じている。モールド用の絶縁膜の膜厚が厚くなれば、下部電極の表面積（上部電極との対向面積）が高さ方向に増加するので、横方向のサイズが縮小することによる表面積の縮小分を補うことができるからである。
【０００６】
しかし一方で、モールド用の絶縁膜の膜厚を厚くし過ぎると、モールド用の絶縁膜のエッチングに時間がかかりすぎてエッチング用のマスク膜の一部が滅失し、その結果として孔径や分離幅にバラつきが生じて、隣接する下部電極間に短絡が発生する、という問題が生ずる場合がある。なお、マスク膜を厚くすればマスク膜の滅失を防ぐことはできるが、今度はマスクパターンを形成するためのマスク膜のエッチング時に同様の問題が発生することとなるため、マスク膜を厚くすることによって上記問題を解決することは難しい。
【０００７】
また、そもそもモールド用の絶縁膜の膜厚を厚くしても、それに比例してセルキャパシタの容量が増えるというわけではない。これは、貫通孔の内側面が漏斗状（テーパー形状）になるため、貫通孔の下部に行くほど内側の表面積が狭くなってしまうためである。
【０００８】
さらに、貫通孔の内側面が漏斗状になるということは、下部電極の底面の面積が小さくなるということを意味する。その結果、底面の下にあるトランジスタ層との間の接触抵抗が大きくなってセルキャパシタの充放電に時間がかかるようになり、半導体装置の動作速度を低下させることになってしまう。
【０００９】
ここで、特許文献１に開示される技術のように、モールド用の絶縁膜の下部にウエットエッチレートが相対的に大きい材料を用いれば、貫通孔の内側面が漏斗状の形状になっても、ウェットエッチングによってウェットエッチレートが高い部分を選択的に拡げることが可能であり、漏斗状の形状を補正することができる。また、貫通孔の下部の径を拡大させる効果も得られるので、モールド用の絶縁膜の膜厚に対して効率的にセルキャパシタの容量を増やすことや、下部電極の底面の面積の減少に伴う半導体装置の動作速度の低下を防止することも可能になる。
【００１０】
本願の発明者らが実験を重ねて検証を行ったところ、モールド用に非晶質シリコン膜を用いることで、従来用いられていた酸化膜などの絶縁膜に比べ、さらに高アスペクト比の貫通孔を形成しやすいことが判った。しかし、特許文献１と同様に、その下部にエッチレートが相対的に大きい非晶質シリコン膜（不純物濃度の高い非晶質シリコン膜）を使用する場合、半導体基板の表面のところどころで、まとまった数の貫通孔が非開孔となってしまうことが判明した。したがって、上記の諸問題を解決する一方で、このような非開孔部分の発生も防止できる技術が必要とされている。
【課題を解決するための手段】
【００１１】
本発明による半導体装置の製造方法は、ベース層の上面に第１の非晶質シリコン膜を形成する工程と、前記第１の非晶質シリコン膜の上面に第２の非晶質シリコン膜を形成する工程と、エッチングにより、前記第１及び第２の非晶質シリコン膜に複数の第１の貫通孔を設ける工程とを備え、前記第２の非晶質シリコン膜を形成する工程は、前記第１の非晶質シリコン膜の不純物濃度より高い濃度で不純物を含有するように前記第２の非晶質シリコン膜の第１の部分を形成した後、前記第１の部分の不純物濃度より低い濃度で不純物を含有するように前記第２の非晶質シリコン膜の第２の部分を形成するよう構成されることを特徴とすることを特徴とする。
【発明の効果】
【００１２】
モールド用の非晶質シリコン膜の下部に不純物濃度の高い非晶質シリコン膜を使用すると、上記のように半導体基板の表面のところどころでまとまった数の貫通孔が非開孔となってしまうことの理由は、本願の発明者らの研究によれば、ベース層の上面に結晶粒が形成されてしまうことにある。これは、非晶質シリコン膜の成膜を開始するために反応室内の雰囲気をＮ２などの不活性ガスからシラン（ＳｉＨ４）ガスに切り替える際、一定期間にわたってシランガスの分圧が低い状態が継続し、その間にベース層の上面にシリコンの結晶核が形成され、さらに、その状態で高不純物濃度の非晶質シリコン膜を成膜すると、その結晶核を基点として結晶粒の固相成長が進んでしまうことによるものである。結晶粒となった部分は、非晶質の部分に比べ密度が高く、それゆえ結晶粒が形成された部分のエッチレートが低くなって非開孔が生じてしまうのである。
【００１３】
本発明によれば、ベース層の上面に、不純物濃度の低い第１の非晶質シリコン膜をまず形成しているので、ベース層の上面に存在する結晶核が結晶粒に成長してしまうことを防止できる。これは、不純物濃度の低い部分における結晶の固相成長速度が不純物濃度の高い部分に比べ、著しく遅いからである。したがって、半導体基板の表面のところどころで、まとまった数の貫通孔が非開孔となってしまうことが防止される。
【００１４】
一方、第１の非晶質シリコン膜の上面に不純物濃度の高い第１の部分を含む第２の非晶質シリコン膜を形成しているので、本発明によれば、マスク膜の滅失防止、貫通孔の下部の径の拡大といった効果も得られる。したがって、孔径や分離幅にバラつきが生ずることによる下部電極間の短絡、貫通孔の下部が細くなってしまうことによるセルキャパシタ容量の制限及び半導体装置の動作速度の低下、といった諸問題も解決される。
【図面の簡単な説明】
【００１５】
【図１】本発明の好ましい第１の実施の形態による半導体装置１ａの構成を示す断面図である。
【図２】（ａ）〜（ｃ）は、図１に示した半導体装置１ａの製造工程を示す図である。
【図３】（ａ）（ｂ）は、第１の比較例による半導体装置１００ａの製造工程を示す図である。
【図４】（ａ）（ｂ）は、第２の比較例による半導体装置１００ｂの製造工程を示す図である。
【図５】結晶粒が形成される過程を説明するための図である。
【図６】（ａ）は、非晶質シリコン膜内のリン（Ｐ）の濃度（Ｐ不純物濃度［ａｔｏｍｓ／ｃｃ］）と、その非晶質シリコン膜のエッチングレート（ただし、ノンドープの非晶質シリコン膜のエッチングレートを１として規格化された値）との関係を示す図であり、（ｂ）は、非晶質シリコン膜内のリン（Ｐ）の濃度（Ｐ不純物濃度［ａｔｏｍｓ／ｃｃ］）と、非開孔性の欠陥数を測定した結果（結晶粒による非開孔性欠陥数［個／ｃｈｉｐ］）との関係を示す図である。
【図７】本発明の好ましい第２の実施の形態による半導体装置１ｂの構成を示す断面図である。
【図８】（ａ）〜（ｃ）は、図７に示した半導体装置１ｂの製造工程を示す図である。
【図９】（ａ）（ｂ）は、本発明の好ましい第３の実施の形態による半導体装置１ｃの製造工程を示す図である。
【図１０】（ａ）（ｂ）は、本発明の好ましい第４の実施の形態による半導体装置１ｄの製造工程を示す図である。
【図１１】半導体装置１００ａ，１００ｂ，１ａ，１ｂ，１ｃ，１ｄのそれぞれについて、貫通孔２０の上端径［ｎｍ］、貫通孔２０の下端径［ｎｍ］、貫通孔２０を形成した後のマスク膜１５の残厚Ｔ１５［ｎｍ］、貫通孔２０内に形成されるセルキャパシタＣの静電容量［ｆＦ］、及び結晶粒による非開孔性欠陥の発生状況を示す図である。
【図１２】（ａ）（ｂ）は、本発明の実施の形態の変形例による半導体装置１ｅの製造工程を示す図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１７】
本発明の第１の実施の形態による半導体装置の製造方法によって製造される半導体装置１ａはＤＲＡＭであり、図１に示すように、半導体基板２の上面に下から順に、ベース層７、非晶質シリコン膜１０（第１の非晶質シリコン膜）、非晶質シリコン膜１１（第２の非晶質シリコン膜）、及びマスク膜１５が積層された構造を備えて構成される。また、半導体装置１ａは、それぞれ非晶質シリコン膜１０，１１を貫通して設けられる複数の貫通孔２０（第１の貫通孔）を備えて構成される。各貫通孔２０の中には、ＤＲＡＭのセルキャパシタを構成するセルキャパシタＣが埋め込まれている。
【００１８】
半導体基板２は、例えばシリコン基板である。図示していないが、半導体基板２の内部には、それぞれＤＲＡＭのセルトランジスタを構成する複数のトランジスタが、マトリクス状に形成される。これらのセルトランジスタは、例えば半導体基板２の主面に沿ってチャネルが形成されるプレーナ型のトランジスタであってもよいし、例えば柱状のシリコンピラー内に縦方向のチャネルが形成される縦型のトランジスタであってもよい。
【００１９】
半導体基板２には、図示していないが、さらに複数のワード線及び複数のビット線も設けられる。複数のワード線はそれぞれ、対応する複数のセルトランジスタのゲート電極として機能する。また、複数のビット線はそれぞれ、対応する複数のセルトランジスタそれぞれのソース／ドレインの一方に接続される。
【００２０】
ベース層７は、下から順に、層間絶縁膜３、層間絶縁膜４、及び層間絶縁膜６が積層された構造を備えて構成される。これらの絶縁膜の構成材料としては、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）、シリコン酸窒化膜（ＳｉＯＮ）などを用いることが好適である。以下では、層間絶縁膜３はシリコン酸化膜（ＳｉＯ２）であり、層間絶縁膜４及び層間絶縁膜６はともにシリコン窒化膜（Ｓｉ３Ｎ４）であるとして説明を進める。
【００２１】
ベース層７には、層間絶縁膜３，４を貫通するコンタクトプラグ５（コンタクト導体）が形成される。コンタクトプラグ５は、層間絶縁膜３，４を貫通するように設けられたコンタクトホールの内表面を薄く覆うバリアメタル層と、このバリアメタルの上からコンタクトホールの内部を埋めるメタル層とによって構成される。なお、バリアメタル層は窒化チタン（ＴｉＮ）により、メタル層はタングステン（Ｗ）により構成することが好適である。コンタクトプラグ５は、半導体基板２の内部に設けられる前述したセルトランジスタごとに設けられ、それぞれの下面で、対応するセルトランジスタのソース／ドレインの他方（ビット線に接続されない方）に接続される。
【００２２】
非晶質シリコン膜１０，１１はそれぞれ、詳しくは後述するが、ソースガスとしてシラン（ＳｉＨ４）ガスを用いるＬＰ−ＣＶＤ法により成膜された、非晶質のシリコン膜である。
【００２３】
非晶質シリコン膜１０は、例えばホスフィン（ＰＨ３）などの、膜内に不純物をドーピングするためのガスを意図的に添加せずに成膜したものであり、内部に含有する不純物の濃度は１×１０１８［ａｔｏｍｓ／ｃｃ］以下である。ドーピング用のガスを添加していないにも関わらず非晶質シリコン膜１０が不純物を含んでいるのは、フランジ部分などの低温部分に吸着しているドーパントや、炉の内壁に成膜されたシリコン膜に含まれるドーパントなどが、成膜に用いる反応室の内部に拡散しているためである。このように、意図せずして膜内に不純物が導入されてしまうことを「オートドーピング」というが、オートドーピングによって膜内に導入される不純物の濃度は、高々１×１０１８［ａｔｏｍｓ／ｃｃ］となることが分かっている。上述した非晶質シリコン膜１０の不純物濃度は、このオートドーピングによって膜内に導入される不純物の濃度に他ならない。
【００２４】
ここで、以下の説明では、「ノンドープの非晶質シリコン膜」という言い方をすることがある。本明細書で「ノンドープの非晶質シリコン膜」という場合、非晶質シリコン膜１０のように、ドーピング用のガスを添加しない状態で成膜されたが、オートドーピングによって１×１０１８［ａｔｏｍｓ／ｃｃ］以下の不純物を含有している非晶質シリコン膜を指す。
【００２５】
非晶質シリコン膜１０の膜厚Ｔ１０は、２０ｎｍ〜２００ｎｍとすることが好適である。以下では、膜厚Ｔ１０は２０ｎｍであるとして説明を進める。詳しくは後述するが、この２０ｎｍという値は、ベース層７の表面に結晶粒が形成されることを十分に防止できる最低限度の値である。
【００２６】
非晶質シリコン膜１１は、互いに不純物濃度が異なる第１〜第３の部分１１ａ〜１１ｃが、図１に示すように下から順に積層された構造を有している。非晶質シリコン膜１１のこのような構造は、マスク膜１５の滅失防止、貫通孔２０の下部の径の拡大という本発明の諸課題を達成するために採用されているものである。各部分の具体的な不純物濃度は、これらの課題を好適に解決できるようにするという観点から決定される。具体的な例を挙げると、第１の部分１１ａの不純物濃度は３〜６×１０２０［ａｔｏｍｓ／ｃｃ］とすることが好ましく、５．５×１０２０［ａｔｏｍｓ／ｃｃ］とすることがさらに好ましい。また、第２の部分１１ｂの不純物濃度は１〜４×１０２０［ａｔｏｍｓ／ｃｃ］とすることが好ましく、２．９×１０２０［ａｔｏｍｓ／ｃｃ］とすることがさらに好ましい。さらに、第３の部分１１ｃの不純物濃度は０〜２×１０２０［ａｔｏｍｓ／ｃｃ］とすることが好ましく、１×１０１８［ａｔｏｍｓ／ｃｃ］以下とすることがさらに好ましい。
【００２７】
非晶質シリコン膜１１の膜厚は、貫通孔２０内に形成されるセルキャパシタＣの静電容量の目標値によって決まるが、例えば非晶質シリコン膜１０，１１の膜厚の合計が３０００ｎｍとなるように決定することが好適である。具体的な例を挙げると、非晶質シリコン膜１０の膜厚Ｔ１０が２０ｎｍである場合、第１〜第３の部分１１ａ〜１１ｃの膜厚Ｔ１１ａ〜Ｔ１１ｃを、それぞれ６８０ｎｍ、１０００ｎｍ、１３００ｎｍとすることが好適である。膜厚Ｔ１１ａ〜Ｔ１１ｃの配分は、貫通孔２０の内側面ができるだけ垂直に近くなるように決定される。
【００２８】
マスク膜１５は、貫通孔２０を設けるために非晶質シリコン膜１０，１１などをエッチングする際に用いられるマスクパターンであり、エッチング後に残った部分を除去せずに利用しているものである。マスク膜１５の構成材料としては、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）、シリコン酸窒化膜（ＳｉＯＮ）、カーボン膜、又はこれらの積層膜などを用いることが好適である。以下では、マスク膜１５はシリコン酸化膜（ＳｉＯ２）であるとして説明を進める。マスク膜１５は、貫通孔２０を設けるためのエッチングする前の段階では７００ｎｍであるが、このエッチングによって削られ、最終的には図１１に示すように１１３ｎｍとなっている。
【００２９】
マスク膜１５をマスクとするエッチングでは、図１に示すように、非晶質シリコン膜１１、非晶質シリコン膜１０、及び層間絶縁膜６を貫通する貫通孔２０が形成される。貫通孔２０はコンタクトプラグ５ごとに設けられ、その底面には対応するコンタクトプラグ５の上面が露出している。各貫通孔２０の直径Ｄは５０ｎｍ程度であり、所定の繰り返しピッチＰ（例えば７２ｎｍ）で、アレイ状（マトリクス状）に整列配置される。
【００３０】
貫通孔２０の内部には、上述したようにセルキャパシタＣが形成される。具体的に説明すると、まず貫通孔２０の内側面には、セルキャパシタＣと非晶質シリコン膜１０，１１の間の絶縁を確保するための分離絶縁膜３０が形成される。分離絶縁膜３０の構成材料としては、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）、シリコン酸窒化膜（ＳｉＯＮ）などを用いることが好適である。以下では、分離絶縁膜３０はシリコン窒化膜（Ｓｉ３Ｎ４）であるとして説明を進める。
【００３１】
分離絶縁膜３０の内側には、セルキャパシタＣの下部電極３１（第１の導体膜）が形成される。下部電極３１の構成材料としては、例えば窒化チタン（ＴｉＮ）を用いることが好適である。下部電極３１は、図１に示すように有底円筒型の導体膜であり、貫通孔２０の底面と分離絶縁膜３０の内側表面とを覆うように形成される。下部電極３１の底面は、対応するコンタクトプラグ５の上面と接している。各貫通孔２０内の下部電極３１は互いに完全に分離されており、電気的に互いに独立している。
【００３２】
下部電極３１の内側表面には、セルキャパシタＣの容量絶縁膜３２（誘電体膜）が形成される。容量絶縁膜３２の構成材料としては、例えば酸化ジルコニウムを主成分とする誘電体材料を用いることが好適である。容量絶縁膜３２は、図１に示すように、下部電極３１の内側表面の他、分離絶縁膜３０の上端部及びマスク膜１５の上面も覆っている。
【００３３】
容量絶縁膜３２のさらに内側には、セルキャパシタＣの上部電極３３（第２の導体膜）が形成される。上部電極３３の構成材料としては、下部電極３１と同じく、例えば窒化チタン（ＴｉＮ）を用いることが好適である。上部電極３３は、貫通孔２０を埋め尽くす膜厚で成膜され、マスク膜１５の上面にも形成される。マスク膜１５の上面に形成された部分を通じて、各貫通孔２０内の上部電極３３は互いに短絡されている。したがって、上部電極３３は、各セルキャパシタＣに共通である。
【００３４】
以上、半導体装置１ａの構成について説明した。次に、以上の構成を有する半導体装置１ａの製造方法について、図２を参照しながら説明する。
【００３５】
半導体装置１ａの製造では、まず初めに半導体基板２の内部に、上述したセルトランジスタ等（不図示）を形成する。その後、図２（ａ）に示すように、半導体基板２の上面に、ベース層７、非晶質シリコン膜１０、非晶質シリコン膜１１、及びマスク膜１５を順次形成する。
【００３６】
ベース層７の形成では、半導体基板２の上面にシリコン酸化膜（ＳｉＯ２）及びシリコン窒化膜（Ｓｉ３Ｎ４）を順次成膜することにより、まず層間絶縁膜３，４を形成する。
【００３７】
次いで、リソグラフィー技術とドライエッチング技術を用いて、層間絶縁膜３，４に、底面にセルトランジスタのソース／ドレインの他方（セルキャパシタＣに接続される方）を露出させるコンタクトホールを形成する。そして、その内表面を含む全面を窒化チタン（ＴｉＮ）により薄く覆った後、コンタクトホールの内部を埋める膜厚でタングステン（Ｗ）を成膜する。そして、ＣＭＰ(Chemical Mechanical Polishing)法により、コンタクトホールの外に形成された窒化チタン及びタングステンを除去するとともに平坦化を行う。これにより、図２に示すように、層間絶縁膜３，４を貫通するコンタクトプラグ５が形成される。
【００３８】
次に、全面にシリコン窒化膜（Ｓｉ３Ｎ４）を成膜することにより層間絶縁膜６を形成する。ここまでの工程で、ベース層７の形成が終了する。
【００３９】
次に、非晶質シリコン膜１０，１１の成膜は、上述したように、ＬＰ−ＣＶＤ法によって行う。具体的に説明すると、まず初めに、窒素（Ｎ２）などの不活性ガスが導入された反応室内に、ベース層７が形成された半導体基板２を設置する。そして、半導体基板２を５３０℃程度に加熱しつつ、２０００ｓｃｃｍ程度の流量で、反応室内にシラン（ＳｉＨ４）ガスを導入する。反応室内の圧力は、９０Ｐａ程度とする。これにより、ベース層７の上面に、非晶質シリコン膜の層が形成される。なお、半導体基板２の温度は５００℃〜５４０℃であればよく、反応室内の圧力は３０Ｐａ〜３００Ｐａであればよい。
【００４０】
非晶質シリコン膜１０を成膜する際には、ドーピング用のホスフィン（ＰＨ３）ガスを添加しない状態で、２０ｎｍ程度の膜厚となるまで、上述した非晶質シリコン膜の成膜を行う。こうして成膜した非晶質シリコン膜１０の不純物濃度は、上述したオートドーピングの影響により、１×１０１８［ａｔｏｍｓ／ｃｃ］以下となる。
【００４１】
こうしてベース層７の上面にまず非晶質シリコン膜１０を成膜することにより、ベース層７の上面に析出する結晶核が結晶粒に成長してしまうことが、効果的に抑止される。この点については、後ほど別途詳しく説明する。
【００４２】
非晶質シリコン膜１１の第１の部分１１ａを成膜する際には、非晶質シリコン膜の不純物濃度が５．５×１０２０［ａｔｏｍｓ／ｃｃ］（非晶質シリコン膜１０の不純物濃度より高い濃度）となるようにドーピング用のホスフィン（ＰＨ３）ガスの流量を調整しつつ、６８０ｎｍ程度の膜厚となるまで、上述した非晶質シリコン膜の成膜を行う。具体的には、ヘリウム（Ｈｅ）で濃度１％に希釈されたホスフィン（ＰＨ３）ガスを、流量２２５ｓｃｃｍで反応室内に導入することが好ましい。この場合、ホスフィン（ＰＨ３）ガスの導入によってシラン（ＳｉＨ４）ガスの分圧が９０Ｐａから８０．９Ｐａに下がるが、この程度の低下であれば、後述する結晶核の形成といった問題は生じない。
【００４３】
第２の部分１１ｂを成膜する際には、非晶質シリコン膜の不純物濃度が２．９×１０２０［ａｔｏｍｓ／ｃｃ］（第１の部分１１ａの不純物濃度より低い濃度）となるようにドーピング用のホスフィン（ＰＨ３）ガスの流量を調整しつつ、１０００ｎｍ程度の膜厚となるまで、上述した非晶質シリコン膜の成膜を行う。具体的には、ヘリウム（Ｈｅ）で濃度１％に希釈されたホスフィン（ＰＨ３）ガスを、流量１１８ｓｃｃｍで反応室内に導入することが好ましい。
【００４４】
第３の部分１１ｃを成膜する際には、非晶質シリコン膜の不純物濃度が１×１０１８［ａｔｏｍｓ／ｃｃ］以下（第２の部分１１ｂの不純物濃度より低い濃度）となるようにドーピング用のホスフィン（ＰＨ３）ガスの流量を調整しつつ、１３００ｎｍ程度の膜厚となるまで、上述した非晶質シリコン膜の成膜を行う。具体的には、非晶質シリコン膜１０の成膜時と同様、ホスフィン（ＰＨ３）ガスの添加を行わない（流量をゼロとする）ことが好ましい。
【００４５】
以上のようにして第１〜第３の部分１１ａ〜１１ｃを成膜した結果、２９８０ｎｍ程度の膜厚を有する非晶質シリコン膜１１が形成され、ここまでの工程で非晶質シリコン膜１０，１１の成膜が終了する。
【００４６】
なお、非晶質シリコン膜１０，１１の成膜は、同一の反応室内で、シラン（ＳｉＨ４）ガスの分圧が１０Ｐａ以上である状態を保ちつつ、ホスフィン（ＰＨ３）ガスの流量のみを調節しながら連続的に行うことが好ましい。詳しくは後述するが、このようにするのは、成膜中の非晶質シリコン膜の表面に、シリコンの結晶核が形成されてしまうことを防止するためである。
【００４７】
また、非晶質シリコン膜１１中の最も不純物濃度が高い部分である第１の部分１１ａを成膜する際には、非晶質シリコン膜の不純物濃度が６×１０２０［ａｔｏｍｓ／ｃｃ］を超えることがないように注意する必要がある。非晶質シリコン膜中のリンの濃度が６×１０２０［ａｔｏｍｓ／ｃｃ］を超えると、リンの偏折が始まり、その結果として、後述するウエットクリーニング後に貫通孔２０の内表面が荒れてしまうためである。
【００４８】
次に、マスク膜１５の形成では、非晶質シリコン膜１１の上面に、例えばシリコン酸化膜（ＳｉＯ２）を成膜する。そして、リソグラフィー技術、ドライエッチング技術、及びこれらを組み合わせたダブルパターニング技術を用い、このシリコン酸化膜（ＳｉＯ２）に貫通孔２０と同じ平面形状の開口パターンを形成する。これにより、非晶質シリコン膜１１の上面に、図２（ａ）に示すように、それぞれ複数の貫通孔２０と平面的に見て同じ位置に設けられた複数の開口部１５ａを有するマスク膜１５が形成される。この時点でのマスク膜１５の膜厚Ｔ１５は、上述したように７００ｎｍとすることが好ましい。また、各開口部１５ａの直径Ｄは５０ｎｍとすることが好ましく、繰り返しピッチＰは７２ｎｍとすることが好ましい。
【００４９】
マスク膜１５の形成まで完了したら、次に、マスク膜１５をマスクとするドライエッチングにより、非晶質シリコン膜１１、非晶質シリコン膜１０、及び層間絶縁膜６を順次エッチングする。これにより、図２（ｂ）に示すように、底面に対応するコンタクトプラグ５の上面が露出した貫通孔２０が、コンタクトプラグ５ごとに形成される。
【００５０】
こうして形成される貫通孔２０の内側面には、非晶質シリコン膜１１の部分ごとに、図２（ｂ）に示すような漏斗状の形状が形成される。部分ごとに形成されるので、後述する半導体装置１００ａ（図３）のように全体で１つの漏斗状の形状が形成される場合に比べて、貫通孔２０の下部の径が拡大されることになる。以下、この形状について、詳しく説明する。
【００５１】
図６（ａ）に示されるように、非晶質シリコン膜のエッチングレートには、Ｐ不純物濃度が１．００×１０１８［ａｔｏｍｓ／ｃｃ］以下である場合にはＰ不純物濃度の値によらずほぼ一定であるが、Ｐ不純物濃度が１．００×１０１８［ａｔｏｍｓ／ｃｃ］を超えると、Ｐ不純物濃度の値が増加するにしたがって大きくなるという性質がある。また、ドライエッチングには、少量ではあるが横方向のエッチング成分も含まれる。
【００５２】
そして、上述したように、非晶質シリコン膜１１の各部分の不純物濃度は、下にあるもの（半導体基板２に近いもの）ほど高くなっている。そのため、部分間の境界面においては、その上側に位置する非晶質シリコン膜に比べ、下側に位置する非晶質シリコン膜に対して横方向のエッチングが速く進行し、その結果として、貫通孔２０の内側面に、図２（ｂ）に示すような、部分ごとに漏斗状の形状が形成される。図示していないが、横方向のエッチング成分により、貫通孔２０の最大径が、開口部１５ａの直径Ｄより大きな値、具体的には６０ｎｍ程度にまで広がることもある。
【００５３】
なお、上記のドライエッチングを行って貫通孔２０を形成した後、ウエットエッチングによって貫通孔２０の径をさらに拡大することも可能である。この場合、希釈フッ酸（ＤＨＦ）によって非晶質シリコン膜の表面に形成された小さい酸化物を除去した後、アンモニアを含む水溶液を用いてウエットエッチング（ウエットクリーニング）を行うことが好適である。
【００５４】
希釈フッ酸（ＤＨＦ）によって酸化物を除去するのは、ドライエッチング時に貫通孔２０の内表面に形成される酸化物が、その後に行うウエットエッチングの際にマスクとなって、貫通孔２０の内表面を荒らすおそれがあるからである。ウエットエッチングに先立って酸化物を除去することで、貫通孔２０の内表面を滑らかな状態に保つことができる。
【００５５】
また、アンモニアを含む水溶液によるエッチングは等方的であり、かつエッチング対象である非晶質シリコン膜の不純物濃度が高いほどエッチングレートが高くなるという性質を有するので、アンモニアを含む水溶液によるウエットエッチングを行うことで、貫通孔２０の形状を好適に調整することができる。
【００５６】
ここで、ドライエッチング後に貫通孔２０の径を拡大する方法としては、上記の他に、意図的に貫通孔２０の内表面を酸化することにより、内表面近傍の非晶質シリコン膜を酸化膜に転換し、その酸化膜を希釈フッ酸（ＤＨＦ）によって除去するという方法も採用し得る。非晶質シリコン膜は、不純物としてのリンの濃度が高いほど酸化レートが高くなるという性質を有しているので、この方法を採用することにより、貫通孔２０の下部の径をさらに拡大することが可能になる。
【００５７】
なお、希釈フッ酸（ＤＨＦ）は酸化膜に対するエッチングレートが大きいため、上記の希釈フッ酸（ＤＨＦ）による処理を行っている間、マスク膜１５もエッチングされることになる。したがって、上記の各方法を実施するにあたって希釈フッ酸（ＤＨＦ）による処理を行う場合、その時間をごく短時間に留めることが好ましい。非晶質シリコン膜は、希釈フッ酸（ＤＨＦ）によってはほとんどエッチングされない。
【００５８】
以上のような貫通孔２０の形成が終了したら、次に、全面に薄いシリコン窒化膜（Ｓｉ３Ｎ４）を成膜する。具体的には、ソースガスにジクロロシラン（ＤＣＳ）を用い、反応ガスとしてプラズマで励起したアンモニア（ＮＨ３）を用いるＡＬＤ(Atomic Layer Deposition)法（プラズマアシストＡＬＤ法）により、成膜温度４５０℃〜５２０℃、より好ましくは成膜温度５００℃で、シリコン窒化膜（Ｓｉ３Ｎ４）の成膜を行う。そして、成膜されたシリコン窒化膜（Ｓｉ３Ｎ４）のエッチバックを行う。これにより、図２（ｃ）に示すように、貫通孔２０の内側面に、サイドウォール状の分離絶縁膜３０が形成される。エッチバックを行うことにより、平面部に形成されたシリコン窒化膜（Ｓｉ３Ｎ４）は除去されるので、貫通孔２０の底面には対応するコンタクトプラグ５の上面が露出することになる。なお、分離絶縁膜３０の膜厚（横方向の膜厚）は、隣接する下部電極３１間でのリークを抑える役割を果たすという観点から、６ｎｍ以上とすることが好ましい。
【００５９】
ここで、貫通孔２０の内側面に対するシリコン窒化膜（Ｓｉ３Ｎ４）の成膜には、活性化された窒素（Ｎ２）が存在する雰囲気中で熱処理を行う、という方法を採用することも可能である。しかしながら、この方法にはピンホールの生成を抑えることができるというメリットがある反面、形成された窒化膜自体が窒化種の拡散を妨げるため、高々２ｎｍ〜３ｎｍ厚のシリコン窒化膜（Ｓｉ３Ｎ４）しか形成できないというデメリットがある。したがって、この方法によってシリコン窒化膜（Ｓｉ３Ｎ４）を形成する場合には、ＣＶＤ法又はＡＬＤ法によって窒化膜を足すことが好ましい。
【００６０】
次に、全面に窒化チタン（ＴｉＮ）を成膜する。具体的には、ソースガスに四塩化チタン（ＴｉＣｌ４）を用い、反応ガスとしてアンモニア（ＮＨ３）を用いるＡＬＤ法により、成膜温度３５０℃〜６００℃、より好ましくは４００℃〜５３０℃、さらに好ましくは５００℃で、窒化チタン（ＴｉＮ）の成膜を行う。そして、成膜された窒化チタン（ＴｉＮ）のエッチバックを行う。このエッチバックはドライエッチングにより行えばよいが、貫通孔２０の底面に形成された窒化チタン（ＴｉＮ）が除去されてしまうことのないように、エッチング条件を選択する必要がある。これにより、図２（ｃ）に示すように、貫通孔２０の内側面及び底面に、有底円筒型の下部電極３１が形成される。
【００６１】
なお、窒化チタン（ＴｉＮ）の成膜温度の最適範囲の上限値は、非晶質シリコン膜のストレスとの関係で決定される。すなわち、非晶質シリコン膜は、５４０℃を超える温度にさらされると結晶化が始まり、それに伴う体積の収縮によって内部に大きなストレスを生じ、ウエハに反りなどの問題を発生させる場合がある。したがって、非晶質シリコン膜のストレスが顕在化する場合には、窒化チタン（ＴｉＮ）の成膜温度を少なくとも５４０℃以下とする必要がある。実際には、少し余裕を見て５３０℃以下とすることが好ましく、５２０℃以下とすることがさらに好ましい。
【００６２】
一方、窒化チタン（ＴｉＮ）の成膜温度の最適範囲の下限値は、窒化チタン（ＴｉＮ）中の残留塩素濃度との関係で決定される。窒化チタン（ＴｉＮ）中の残留塩素濃度が高すぎると、セルキャパシタＣの信頼性に問題が出てくる。したがって、窒化チタン（ＴｉＮ）中の残留塩素濃度が高くなりすぎないよう、成膜温度は４００℃以上にする必要がある。
【００６３】
また、窒化チタン（ＴｉＮ）に上記のエッチバックを施す前に、貫通孔２０の内部を埋める膜厚で保護用のシリコン酸化膜を成膜し、そのうち貫通孔２０の外部に形成された部分をＣＭＰ法やドライエッチングによるエッチバックによって除去することとしてもよい。こうすることで、貫通孔２０内に形成された窒化チタン（ＴｉＮ）にはエッチングの効果が及ばなくなるので、確実に有底円筒型の下部電極３１を得ることが可能になる。貫通孔２０の内部に残る保護用のシリコン酸化膜は、窒化チタン（ＴｉＮ）のエッチバックの終了後に、上述した希釈フッ酸（ＤＨＦ）によるウエットエッチングにより除去すればよい。
【００６４】
次に、全面に酸化ジルコニウムを主成分とする誘電体膜を成膜する。具体的には、ＡＬＤ法を用い、２５０℃で、酸化ジルコニウムを主成分とする誘電体膜の成膜を行う。これにより、図２（ｃ）に示すように、全面に容量絶縁膜３２が形成される。容量絶縁膜３２の膜厚は、６ｎｍ程度とすることが好適である。
【００６５】
次に、再度全面に窒化チタン（ＴｉＮ）を成膜する。具体的な成膜方法は下部電極３１を構成する窒化チタン（ＴｉＮ）と同様でよく、膜厚は６ｎｍ程度とすることが好ましい。これにより、図１に示したように、貫通孔２０の内部を埋める上部電極３３が形成される。上部電極３３は貫通孔２０の外部にも形成され、容量絶縁膜３２の全面を覆っている。
【００６６】
最後に、図示しないプレート電極を形成し、さらにリソグラフィー技術及びドライエッチング技術を用いて上部電極３３及びプレート電極のパターニングを行うことにより、セルキャパシタＣが完成する。なお、プレート電極には、ボロン（Ｂ）をドープしたシリコン・ゲルマニウム多結晶膜（Ｂ−ｄｏｐｅｄ  Ｐｏｌｙ  ＳｉＧｅ）や、タングステン（Ｗ）を好適に用いることができる。
【００６７】
以上、半導体装置１ａの製造方法について説明した。次に、半導体装置１ａによって奏される格別の効果について、図３及び図４に示す比較例と比較しながら説明する。
【００６８】
本発明の第１の比較例による半導体装置１００ａは、図３に示すように、半導体装置１ａにおいて非晶質シリコン膜１１のすべてを非晶質シリコン膜１０で置き換え、非晶質シリコン膜１０の膜厚Ｔ１０を３０００ｎｍとしたものである。なお、半導体装置１００ａ自体、本願の発明者による発明であって、少なくとも本願の出願時点では公知技術となっているものではない。
【００６９】
半導体装置１００ａにおいては、以下で説明する３つの問題が発生する。
【００７０】
１つ目の問題は、貫通孔２０を設けるための非晶質シリコン膜のドライエッチング時に、マスク膜１５が滅失してしまうという問題である。上述したように、非晶質シリコン膜は不純物濃度が高いほどドライエッチングのエッチングレートが大きいという性質を有している。逆に言えば、ノンドープの非晶質シリコン膜である非晶質シリコン膜１０はドライエッチングのエッチングレートが低く、３０００ｎｍ厚の非晶質シリコン膜１０に貫通孔２０を設けるためのドライエッチングには、非常に長い時間を要する。その結果、マスク膜１５が耐えられなくなってしまい、その一部が滅失してしまうことになるのである。これは、図３（ｂ）に例示するように、貫通孔２０の孔径や分離幅にバラつきが生ずる原因となり、さらには隣接する下部電極３１間に短絡が発生する原因にもなる。
【００７１】
なお、この１つ目の問題は、マスク膜１５を厚くすることができれば、解決する。しかし、マスク膜１５を厚くしようとすると、今度はマスク膜１５のエッチング時に同様の問題が発生することとなるため、マスク膜１５を厚くすることによって１つ目の問題を解決することは困難である。
【００７２】
２つ目及び３つ目の問題は、貫通孔２０が、上端から下端まで連続した側面を有する漏斗状（テーパー状）の形状を有することに起因するものである。すなわち、貫通孔２０がこのような形状を有すると、貫通孔２０の下部に行くほど内側の表面積が狭くなるため、非晶質シリコン膜１０を厚くしても、セルキャパシタＣの静電容量の増大効果があまり期待できなくなってしまう。これが２つ目の問題である。また、貫通孔２０が漏斗状になるということは、底面の面積が小さくなるということであるから、コンタクトプラグ５と下部電極３１の接触面積が小さくなり、これらの間の接触抵抗が大きくなってしまう。これが３つ目の問題である。３つ目の問題は、半導体装置の動作速度の低下という更なる問題を引き起こす原因となる。
【００７３】
次に、本発明の第２の比較例による半導体装置１００ｂは、図４に示すように、非晶質シリコン膜１０のすべてを非晶質シリコン膜１１の第１の部分１１ａで置き換え、第１の部分１１ａの膜厚Ｔ１１ａを７００ｎｍとしたものである。なお、半導体装置１００ｂも、本願の発明者による発明であって、少なくとも本願の出願時点では公知技術となっているものではない。
【００７４】
半導体装置１００ｂでは、表面のところどころで、まとまった数の貫通孔２０が非開孔になるという問題が発生する。また、非開孔とはなっていない貫通孔２０についても、底面の径の縮小という問題を有するものが発生する。これらの問題はいずれも、ベース層７の表面に結晶粒５１が生ずることに起因するものである。貫通孔２０のドライエッチングに対する結晶粒５１のエッチングレートが非晶質シリコン膜のそれに比べて小さいため、結晶粒５１が存在する領域では、図示した領域Ｆ１のように貫通孔２０が非開孔となってしまったり、図示した領域Ｆ２のように貫通孔２０の底面の径が小さくなってしまったりするのである。
【００７５】
なお、貫通孔２０が非開孔になっていることは、セルキャパシタＣを形成した後、ＳＥＭ(Scanning Electron Microscope)式の欠陥検査装置を用いて検査を行うことで確認できる。貫通孔２０が非開孔となっている場合、下部電極３１は電気的にフローティング状態である。したがって、ＳＥＭ式の欠陥検査装置で観察すると、下部電極３１が帯電したことに伴って、非開孔の部分だけ二次電子像のコントラストが変化することになる。このコントラストの変化を検出することで、貫通孔２０が非開孔になっていることを検出できる。
【００７６】
また、非開孔となっている部分に結晶粒５１が存在することは、断面ＴＥＭ(Transmission Electron Microscope)によって確認することができる。実際に作製した半導体装置１００ｂについて断面ＴＥＭによる観測を行ったところ、貫通孔２０が非開孔となっている部分のほぼすべてにおいて、結晶粒５１の存在が確認された。このことから、結晶粒５１が非開孔の原因となっていることは、ほぼ間違いないと考えられる。
【００７７】
結晶粒５１は、本願の発明者らによる検討の結果、反応室内におけるシラン（ＳｉＨ４）ガスの分圧が１０Ｐａ未満である状態がある程度の時間にわたって継続され、かつ、ベース層７の上面に直接形成される非晶質シリコン膜の不純物濃度が１．００×１０１８［ａｔｏｍｓ／ｃｃ］より高い場合に形成されるものと考えられる。以下、図５及び図６（ｂ）を参照しながら、詳しく説明する。
【００７８】
まず、本願の発明者が行った実験の結果から、反応室内におけるシラン（ＳｉＨ４）ガスの分圧が１０Ｐａ未満である状態がある程度の時間にわたって継続されると、ベース層７の上面に、図５（ａ）に示すように結晶核５０が形成されることが判明している。半導体装置１００ｂの製造工程においては、非晶質シリコン膜１１の成膜を開始するときに、反応室内の雰囲気ガスを、窒素（Ｎ２）などの不活性ガスからシラン（ＳｉＨ４）ガスに切り替えることになる。この間、一定時間にわたってシラン（ＳｉＨ４）ガスの分圧が低い状態が継続するため、半導体装置１００ｂにおいても、図５（ａ）に示すように結晶核５０が形成されたと考えられる。なお、このメカニズムによって形成される結晶核５０のサイズは、約２ｎｍ〜３ｎｍである。
【００７９】
そして、本願の発明者がさらに行った実験の結果から、こうしてベース層７の上面に形成された小さな結晶核５０が、ベース層７の上面に直接形成される非晶質シリコン膜の不純物濃度がある程度以上である場合には、図５（ｂ）に示すように小さな結晶核５０のままで残り、ある程度以上である場合には、図５（ｃ）に示すように大きな結晶粒５１に成長してしまうことが判明している。
【００８０】
図６（ｂ）には、半導体装置１ａにおいて、非晶質シリコン膜１０，１１を一様な不純物濃度を有する非晶質シリコン膜により置き換え、この非晶質シリコン膜の不純物濃度をいくつかの値に振り、かつその他については半導体装置１ａと同条件で製造した各サンプルについて、結晶粒５１による非開孔性欠陥の数を実測した結果を示している。この結果を見ると、ベース層７の上面に形成される非晶質シリコン膜のＰ不純物濃度が１．００×１０１８［ａｔｏｍｓ／ｃｃ］以下である場合には結晶粒５１による非開孔性欠陥は発生しないが、Ｐ不純物濃度が１．００×１０１８［ａｔｏｍｓ／ｃｃ］を超えると、結晶粒５１による非開孔性欠陥が発生し始めるということが理解される。さらに、Ｐ不純物濃度が１．００×１０１８［ａｔｏｍｓ／ｃｃ］より高い状況の下では、Ｐ不純物濃度の増加にしたがって指数関数的に結晶粒５１による非開孔性欠陥が増加するということも理解される。このように、ベース層７の上面に形成される非晶質シリコン膜の不純物濃度が１．００×１０１８［ａｔｏｍｓ／ｃｃ］より高いという状況の下で結晶粒５１が形成されやすくなる理由としては、ノンドープの非晶質シリコン膜中に比べて結晶粒５１の固相成長速度が非常に大きくなるということが考えられる。
【００８１】
以上をまとめると、上述したように、結晶粒５１は、反応室内におけるシラン（ＳｉＨ４）ガスの分圧が１０Ｐａ未満である状態がある程度の時間にわたって継続され、かつ、ベース層７の上面に直接形成される非晶質シリコン膜の不純物濃度が１．００×１０１８［ａｔｏｍｓ／ｃｃ］より高い場合に形成される、という結論が得られる。非晶質シリコン膜の成膜開始の直前にシラン（ＳｉＨ４）ガスの分圧が１０Ｐａ未満となることは避けられないから、結晶粒５１の形成を防ぐためには、ベース層７の上面に直接形成される非晶質シリコン膜の不純物濃度を１．００×１０１８［ａｔｏｍｓ／ｃｃ］以下にすることが有用であると言える。
【００８２】
以上、半導体装置１００ａ，１００ｂが有する諸問題について説明したが、本実施の形態による半導体装置１ａに関しては、これらのすべてが解決されている。すなわち、上で説明した半導体装置１ａの製造工程では、不純物濃度の低い非晶質シリコン膜１０を、ベース層７の上面にまず形成している。したがって、ベース層７の上面に存在する結晶核５０が結晶粒５１に成長することがないので、本実施の形態による半導体装置１ａの製造方法によれば、貫通孔２０に非開孔性の欠陥が生ずることが防止される。なお、本願の発明者らが行った他の実験の結果によれば、２０ｎｍ以上の膜厚で非晶質シリコン膜１０を形成すれば、結晶核５０が結晶粒５１に成長してしまうことを防止できる。
【００８３】
加えて、半導体装置１ａの製造工程では、非晶質シリコン膜１０の上面に、不純物濃度の高い第１及び第２の部分１１ａ，１１ｂを含む非晶質シリコン膜１１を形成している。したがって、本実施の形態による半導体装置１ａの製造方法によれば、マスク膜１５の滅失防止、貫通孔２０の下部の径の拡大といった効果も得ることが可能となっている。
【００８４】
本実施の形態による半導体装置１ａの製造方法がこれらの効果を有していることは、図１１に示した実験結果にも示されている。以下、図１１を参照しながら、詳しく説明する。
【００８５】
図１１に示した数値等は、各半導体装置についての実測結果である。初めに半導体装置１００ａと半導体装置１００ｂを比較すると、半導体装置１００ｂは、貫通孔２０の下端径、エッチング後のマスク膜１５の残厚Ｔ１５、セルキャパシタＣの静電容量のすべてにおいて、半導体装置１００ａを大きく上回っている。具体的には、貫通孔２０の下端径が半導体装置１００ａでは３４．１ｎｍであるのに対し、半導体装置１００ｂでは５８．３ｎｍである。また、エッチング後のマスク膜１５の残厚Ｔ１５が半導体装置１００ａでは５６ｎｍであるのに対し、半導体装置１００ｂでは１１４ｎｍである。さらに、セルキャパシタＣの静電容量が半導体装置１００ａでは１４．６ｆＦであるのに対し、半導体装置１００ｂでは１８．１ｆＦである。半導体装置１００ｂがこのように大きな数値を示すのは、図４に示したように、不純物濃度の高い第１及び第２の部分１１ａ，１１ｂを有する非晶質シリコン膜１１をモールドとして用いたことによる効果であると考えられる。
【００８６】
一方で、半導体装置１００ｂでは、半導体装置１００ａでは見られなかった結晶粒による非開孔性欠陥が多数観測されている。これは、不純物濃度の高い第１の部分１１ａをベース層７の上に直接成膜したことによる結果であると考えられる。
【００８７】
このような半導体装置１００ａ，１００ｂに対して半導体装置１ａでは、図１１に示すように、貫通孔２０の下端径、エッチング後のマスク膜１５の残厚Ｔ１５、及びセルキャパシタＣの静電容量のそれぞれについて、半導体装置１００ｂと同等の数値が得られている。具体的には、貫通孔２０の下端径が５７．２ｎｍ、エッチング後のマスク膜１５の残厚Ｔ１５が１１３ｎｍ、セルキャパシタＣの静電容量が１７．８ｆＦとなっている。また、図１１に示すように、結晶粒による非開孔性の欠陥も検出されなくなっている。これらのことから、図１１に示した実測結果は、本実施の形態による半導体装置１ａの製造方法が上記の各効果を有していることを明確に示していると言える。
【００８８】
以上説明したように、本実施の形態による半導体装置１ａの製造方法によれば、貫通孔２０に非開孔性の欠陥が生ずることが防止でき、さらに、エッチング時におけるマスク膜１５の滅失防止や、貫通孔２０の下部の径の拡大といった効果も得ることも可能になる。したがって、結晶粒によって発生する貫通孔２０の非開孔性欠陥、孔径や分離幅にバラつきが生ずることによる下部電極間の短絡、貫通孔の下部が細くなってしまうことによるセルキャパシタ容量の制限及び半導体装置の動作速度の低下、といった諸問題がいずれも解決される。
【００８９】
なお、本実施の形態では、非晶質シリコン膜１１を、互いに不純物濃度が異なる３つの部分に分けて構成したが、必ずしも３つである必要はなく、互いに不純物濃度が異なる２つの部分、或いは互いに不純物濃度が異なる４つ以上の部分に分けて構成することとしてもよい。具体的には、上記の各効果がより大きく奏されるものを選ぶという観点から、非晶質シリコン膜１１の構成を決定すればよい。
【００９０】
次に、本発明の第２の実施の形態による半導体装置１ｂの製造方法について、図７及び図８を参照しながら説明する。
【００９１】
本実施の形態による半導体装置１ｂの製造方法は、非晶質シリコン膜１１に代えて非晶質シリコン膜１２（第２の非晶質シリコン膜）を成膜する点で、第１の実施の形態による半導体装置１ａの製造方法と相違する。その他の点では半導体装置１ａの製造方法と同様であるので、以下では、半導体装置１ａの製造方法との相違点に着目して説明を進める。
【００９２】
まず非晶質シリコン膜１２の構造について説明すると、図７に示すように、非晶質シリコン膜１２は、互いに不純物濃度が異なる第１及び第２の部分１２ａ，１２ｂが下から順に積層された構造を有している。第１の部分１２ａの不純物濃度は第２の部分１２ｂの不純物濃度に比べて大きく設定されているが、第１及び第２の部分１２ａ，１２ｂそれぞれの内部で不純物濃度は一定でなく、全体としてみれば、非晶質シリコン膜１２の不純物濃度は、非晶質シリコン膜１０から離れるにしたがって漸減するように設定されている。したがって、第１の部分１２ａと第２の部分１２ｂの境界は不明確である。非晶質シリコン膜１２の具体的な不純物濃度としては、例えば、底面近傍で５．５×１０２０［ａｔｏｍｓ／ｃｃ］に、上面近傍で１×１０１８［ａｔｏｍｓ／ｃｃ］以下にそれぞれ設定し、他の部分については、これらの数値の間で連続的かつ直線的に変化するよう設定することが好適である。
【００９３】
以上のような構造を有する非晶質シリコン膜１２の成膜方法は、基本的には半導体装置１ａにおける非晶質シリコン膜１１のものと同様である。ただし、半導体装置１ｂの製造工程では、上記のような不純物濃度を得るために、ドーピング用のホスフィンガス（ＰＨ３）の流量を徐々に減らしながら、非晶質シリコン膜１２の成膜を行う。流量の減らし方を調節することで、非晶質シリコン膜１２内の不純物濃度の変化を任意に調節することも可能である。その他の工程については、図８（ａ）〜（ｃ）に示すように、半導体装置１ａの製造工程と同様である。
【００９４】
図１１には、半導体装置１ｂについての各数値の実測結果も示している。同図に示すように、半導体装置１ｂでは、貫通孔２０の下端径、エッチング後のマスク膜１５の残厚Ｔ１５、及びセルキャパシタＣの静電容量のそれぞれについて、半導体装置１ａ，１００ｂのいずれよりも良好な値が得られている。具体的に説明すると、半導体装置１ｂにおける貫通孔２０の下端径は５８．６ｎｍであり、これは、半導体装置１ａの５７．２ｎｍ、半導体装置１００ｂの５８．３ｎｍのいずれよりも大きな値となっている。また、半導体装置１ｂにおけるエッチング後のマスク膜１５の残厚Ｔ１５は１２４ｎｍであり、これは、半導体装置１ａの１１３ｎｍ、半導体装置１００ｂの１１４ｎｍのいずれよりも大きな値となっている。さらに、半導体装置１ｂにおけるセルキャパシタＣの静電容量は１８．２ｆＦであり、これは、半導体装置１ａの１７．８ｆＦ、半導体装置１００ｂの１８．１ｆＦのいずれよりも大きな値となっている。また、半導体装置１ｂでは、結晶粒による非開孔性の欠陥が、半導体装置１ａ，１００ａと同様に検出されなくなっている。
【００９５】
以上説明したように、本実施の形態による半導体装置１ｂの製造方法によっても、貫通孔２０に非開孔性の欠陥が生ずることが防止でき、さらに、エッチング時におけるマスク膜１５の滅失防止や、貫通孔２０の下部の径の拡大といった効果も得ることも可能になる。加えて、本実施の形態による半導体装置１ｂの製造方法によれば、貫通孔２０の下端径、エッチング後のマスク膜１５の残厚Ｔ１５、及びセルキャパシタＣの静電容量のそれぞれについて、第１の実施の形態による製造方法によって得られる数値に比べて、より良好な数値を得ることが可能になっている。
【００９６】
なお、本実施の形態では、非晶質シリコン膜１２内の不純物濃度が非晶質シリコン膜１０から離れるにしたがって連続的に減少する例を説明したが、少なくとも一部で不連続に変化することとしてもよい。
【００９７】
次に、本発明の第３の実施の形態による半導体装置１ｃの製造方法について、図９を参照しながら説明する。
【００９８】
半導体装置１ｃは、完成品の構成としては、図１に示した半導体装置１ａのものと同様である。半導体装置１ｃの製造方法は、複数の開口部１５ａを有するマスク膜１５を形成した後、すぐに非晶質シリコン膜１１のエッチングを始めるのではなく、開口部１５ａを通じて非晶質シリコン膜１１内に不純物を注入する点で、半導体装置１ａの製造方法と異なる。その他の点では半導体装置１ａの製造方法と同様であるので、以下では、半導体装置１ａの製造方法との相違点に着目して説明を進める。
【００９９】
半導体装置１ｃの製造工程では、複数の開口部１５ａを有するマスク膜１５を形成した後、開口部１５ａを通じて非晶質シリコン膜１１内に不純物をイオン注入することにより、図９（ａ）に示すように、非晶質シリコン膜１１の上端に高さＴ１１ｄの不純物注入部１１ｄを設ける。高さＴ１１ｄは、例えば７００ｎｍとすることが好適である。その他の工程については、図９（ａ）（ｂ）に示すように、半導体装置１ａの製造工程と同様である。
【０１００】
なお、高さＴ１１ｄの具体的な値は、イオン注入の加速電圧を調整することで調整可能である。しかし、あまり高くして不純物注入部１１ｄが非晶質シリコン膜１０内に達してしまうと、図５（ａ）に示した結晶核５０が図５（ｃ）に示した結晶粒５１に成長してしまうおそれがあることから、少なくとも非晶質シリコン膜１１の膜厚以上には設定しないことが好ましい。
【０１０１】
図１１には、半導体装置１ｃについての各数値の実測結果も示している。同図に示すように、半導体装置１ｃでは、貫通孔２０の下端径及びエッチング後のマスク膜１５の残厚Ｔ１５のそれぞれについて、半導体装置１ａ，１ｂ，１００ｂのいずれよりも良好な値が得られている。具体的に説明すると、半導体装置１ｃにおける貫通孔２０の下端径は５９．０ｎｍであり、これは、半導体装置１ｂの５８．６ｎｍよりもさらに大きな値となっている。また、半導体装置１ｃにおけるエッチング後のマスク膜１５の残厚Ｔ１５は２２０ｎｍであり、これは、半導体装置１ｂの１２４ｎｍに比べて倍近い値となっている。一方で、セルキャパシタＣの静電容量については、半導体装置１ｃでの値は半導体装置１ａ，１ｂ，１００ｂのいずれよりも小さい１７．５ｆＦとなっているが、それでも半導体装置１００ａの値１４．６ｆＦに比べれば、大きく改善されたものとなっている。これらに加え、半導体装置１ｃでは、結晶粒による非開孔性の欠陥が、半導体装置１ａ，１ｂ，１００ａと同様に検出されなくなっている。
【０１０２】
以上説明したように、本実施の形態による半導体装置１ｃの製造方法によっても、貫通孔２０に非開孔性の欠陥が生ずることが防止でき、さらに、エッチング時におけるマスク膜１５の滅失防止や、貫通孔２０の下部の径の拡大といった効果も得ることも可能になる。加えて、本実施の形態による半導体装置１ｃの製造方法によれば、貫通孔２０の下端径及びエッチング後のマスク膜１５の残厚Ｔ１５のそれぞれについて、第１及び第２の実施の形態による製造方法によって得られる数値に比べて、さらに良好な数値を得ることが可能になっている。
【０１０３】
次に、本発明の第４の実施の形態による半導体装置１ｄの製造方法について、図１０を参照しながら説明する。
【０１０４】
半導体装置１ｄは、完成品の構成としては、図７に示した半導体装置１ｂのものと同様である。半導体装置１ｄの製造方法は、複数の開口部１５ａを有するマスク膜１５を形成した後、すぐに非晶質シリコン膜１２のエッチングを始めるのではなく、開口部１５ａを通じて非晶質シリコン膜１２内に不純物を注入し、図１０（ａ）に示すように不純物注入部１２ｃを設ける点で、半導体装置１ｂの製造方法と異なる。具体的な注入の方法は、第２の実施の形態において非晶質シリコン膜１１に不純物注入部１１ｄを設けるときに使用する方法と同じでよい。その他の点では、半導体装置１ｄの製造方法は半導体装置１ｂの製造方法と同様である。
【０１０５】
不純物注入部１２ｃの高さＴ１２ｃは、例えば５００ｎｍ〜１５００ｎｍ程度とすることが好適である。なお、高さＴ１２ｃは、不純物注入部１１ｄの高さＴ１１ｄと同様の理由により、非晶質シリコン膜１２の膜厚以上には設定しないことが好ましい
【０１０６】
図１１には、半導体装置１ｄについての各数値の実測結果も示している。同図に示すように、半導体装置１ｃでは、貫通孔２０の下端径及びエッチング後のマスク膜１５の残厚Ｔ１５のそれぞれについて、半導体装置１ａ，１ｂ，１ｃ，１００ｂのいずれよりも良好な値が得られている。具体的に説明すると、半導体装置１ｄにおける貫通孔２０の下端径は５９．４ｎｍであり、これは、半導体装置１ｃの５９．０ｎｍよりもさらに大きな値となっている。また、半導体装置１ｄにおけるエッチング後のマスク膜１５の残厚Ｔ１５は２３２ｎｍであり、これは、半導体装置１ｃの２２０ｎｍよりもさらに大きな値となっている。一方で、セルキャパシタＣの静電容量については、半導体装置１ｄでの値は半導体装置１ａ，１ｂ，１ｃ，１００ｂのいずれよりも小さい１７．４ｆＦとなっているが、これは半導体装置１ｃの値１７．５ｆＦとほとんど変わらない値であり、半導体装置１００ａの値１４．６ｆＦに比べると大きく改善されたものとなっている。これらに加え、半導体装置１ｄでは、結晶粒による非開孔性の欠陥が、半導体装置１ａ，１ｂ，１ｃ，１００ａと同様に検出されなくなっている。
【０１０７】
以上説明したように、本実施の形態による半導体装置１ｄの製造方法によっても、貫通孔２０に非開孔性の欠陥が生ずることが防止でき、さらに、エッチング時におけるマスク膜１５の滅失防止や、貫通孔２０の下部の径の拡大といった効果も得ることも可能になる。加えて、本実施の形態による半導体装置１ｄの製造方法によれば、貫通孔２０の下端径及びエッチング後のマスク膜１５の残厚Ｔ１５のそれぞれについて、第１乃至第３の実施の形態による製造方法によって得られる数値に比べて、さらに良好な数値を得ることが可能になっている。
【０１０８】
以上、本発明の好ましい実施の形態について、第１乃至第４の実施の形態を挙げて説明したが、本発明は、上記の各実施の形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【０１０９】
例えば、上記各実施の形態では、セルキャパシタＣを埋め込むための貫通孔２０を非晶質シリコン膜に設ける例に対して本発明を適用した例を説明したが、本発明は、図１２に示す半導体装置１ｅのように、層間絶縁膜６の上面にシリコン酸化膜４０（絶縁層）を成膜し、そこに貫通孔２１（第２の貫通孔）を設けてセルキャパシタＣはその内部に形成することとし、貫通孔２１を設けるためのマスク膜として非晶質シリコン膜を用いる場合にも、好適に適用できる。
【０１１０】
図１２に示す半導体装置１ｅの製造方法に本発明を適用する場合について具体的に説明すると、シリコン酸化膜４０の上面をベース層７の上面と捉え、上記各実施の形態で説明したものと同様にして、非晶質シリコン膜１１，１２等の成膜を行えばよい。この場合、非晶質シリコン膜１１，１２を貫通する貫通孔２０は、貫通孔２１と平面的に見て同じ位置に設けられることになるが、貫通孔２１の形状を適切なものとするため、貫通孔２０には、第１〜第４の実施の形態における貫通孔２０と同様に、非開孔性の欠陥が生じないことや、エッチング時におけるマスク膜１５の滅失が発生しないこと、貫通孔２０の下部の径が縮小しないことが求められる。半導体装置１ｅの製造方法に本発明を適用することにより、これらの課題をすべて解決することが可能になる。
【符号の説明】
【０１１１】
Ｃ              セルキャパシタ
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１００ａ，１００ｂ  半導体装置
２              半導体基板
３，４，６      層間絶縁膜
５              コンタクトプラグ
７              ベース層
１０〜１２      非晶質シリコン膜
１１ａ          非晶質シリコン膜１１の第１の部分
１１ｂ          非晶質シリコン膜１１の第２の部分
１１ｃ          非晶質シリコン膜１１の第３の部分
１１ｄ，１２ｃ  不純物注入部
１２            非晶質シリコン膜
１２ａ          非晶質シリコン膜１２の第１の部分
１２ｂ          非晶質シリコン膜１２の第２の部分
１５            マスク膜
１５ａ          開口部
２０，２１      貫通孔
３０            分離絶縁膜
３１            下部電極
３２            容量絶縁膜
３３            上部電極
４０            シリコン酸化膜
５０            結晶核
５１            結晶粒
【図１】
2015103742.tif 000003
【図２】
2015103742.tif 000004
【図３】
2015103742.tif 000005
【図４】
2015103742.tif 000006
【図５】
2015103742.tif 000007
【図６】
2015103742.tif 000008
【図７】
2015103742.tif 000009
【図８】
2015103742.tif 000010
【図９】
2015103742.tif 000011
【図１０】
2015103742.tif 000012
【図１１】
2015103742.tif 000013
【図１２】
2015103742.tif 000014