(57)【要約】【課題】充電容量Ｃ１の端子電圧を演算増幅器に直接帰還することで、充電容量Ｃ１への充放電に要する時間を短縮し、誤差の悪化を伴わずに高速動作を実現する。【解決手段】スイッチトキャパシタ回路１０１の帰還経路は、充電容量Ｃ１の一方の端子と演算増幅器Ａ１の１反転入力端子とを接続する経路であり、演算増幅器Ａ１の帰還を充電容量Ｃ１の一方の端子から直接取得する構成である。スイッチトキャパシタ回路１０１は、駆動パルスにより、スイッチＳＷ１及びＳＷ３がＯＮ，スイッチＳＷ２及びＳＷ４がＯＦＦする充電期間と、スイッチＳＷ１及びＳＷ３がＯＦＦ、スイッチＳＷ２及びＳＷ４がＯＮする転送期間に制御される。充電期間には演算増幅器Ａ１の出力電圧をスイッチＳＷ１を介して充電容量Ｃ１に供給するとともに、コモン電圧ＶｃｍをスイッチＳＷ３を介して充電容量Ｃ１の他端に供給する。【選択図】図１
2015154093.tif 000002
【特許請求の範囲】
【請求項１】
第１演算増幅器と、第２演算増幅器と、単位回路とを備えたスイッチトキャパシタ回路であって、
前記単位回路は、
充電用コンデンサと、
一方の端子が前記充電用コンデンサの一方の端子に接続し、他方の端子が第１演算増幅器の出力端子に接続する第１スイッチと、
一方の端子が前記充電用コンデンサの前記一方の端子に接続する第２スイッチと、
一方の端子が前記充電用コンデンサの前記他方の端子に接続する第３スイッチと、
一方の端子が前記充電用コンデンサの前記他方の端子に接続し、他方の端子が第２演算増幅器の一方の入力端子に接続する第４スイッチと、
前記充電用コンデンサの前記一方の端子と前記第１演算増幅器の一方の入力端子とを接続する帰還信号線と
を備え、
前記充電用コンデンサは、
前記第１スイッチと前記第３スイッチとがともにオンとなると共に前記第２スイッチと前記第４スイッチとがともにオフとなることで充電され、前記第１スイッチと前記第３スイッチとがともにオフとなると共に前記第２スイッチと前記第４スイッチとがともにオンとなることで放電することを特徴とするスイッチトキャパシタ回路。
【請求項２】
前記スイッチトキャパシタ回路は、さらに、
前記第２演算増幅器の他方の入力端子に接続し、コモン電圧が印加されるコモン電圧信号線を備え、
前記第２スイッチの前記他方の端子と、前記第３スイッチの前記他方の端子とは、
前記コモン電圧信号線に接続することを特徴とする請求項１記載のスイッチトキャパシタ回路。
【請求項３】
前記帰還信号線は、
前記一方の入力端子として、前記第１演算増幅器の反転入力端子に接続し、
前記スイッチトキャパシタ回路は、さらに、
前記帰還信号線の途中に接続し、入力電圧が印加される入力電圧信号線と、
前記入力電圧信号線の途中に配置された第１抵抗と、
前記入力電圧信号線が前記帰還信号線に接続する接続箇所と、前記充電用コンデンサとの間の部分の前記帰還信号線の途中に配置された第２抵抗と、
前記コモン電圧信号線と前記第１演算増幅器の非反転入力端子とを接続する非反転入力端子信号線と
を備えたことを特徴とする請求項２記載のスイッチトキャパシタ回路。
【請求項４】
前記第１演算増幅器は、
２入力及び２出力の完全差動型であり、
前記スイッチトキャパシタ回路は、
前記単位回路に対して前記第２スイッチと前記第３スイッチとを省いた構成の別系統単位回路を備え、
前記別系統単位回路は、
前記第１スイッチに対応する対応第１スイッチの他方の端子が、前記第１演算増幅器の一方の出力端子に接続し、
前記第４スイッチに対応する対応第４スイッチの他方の端子が、前記第２演算増幅器の他方の入力端子に接続し、
前記帰還信号線に対応する対応帰還信号線が、前記単位回路の前記帰還信号線が接続する入力端子とは別の前記第１演算増幅器の入力端子に接続し、
前記単位回路は、
前記１スイッチの前記他方の端子が、前記第１演算増幅器の他方の出力端子に接続し、
前記第２スイッチの他方の端子が、前記充電用コンデンサに対応する対応充電用コンデンサの一方の端子に接続し、
前記第３スイッチの他方の端子が、前記対応充電用コンデンサの他方の端子に接続することを特徴とする請求項１記載のスイッチトキャパシタ回路。
【請求項５】
前記スイッチトキャパシタ回路は、さらに、
第３演算増幅器を備え、
前記単位回路の前記第２スイッチと前記第３スイッチとは、
前記他方の端子が、第３演算増幅器の出力端子に接続し、
前記スイッチトキャパシタ回路は、さらに、
前記第２スイッチの前記一方の端子から前記第３演算増幅器の一方の入力端子に接続する入力端子信号線と、
前記入力端子信号線の途中に配置された第５スイッチと、
一方の端子が前記第３スイッチの前記一方の端子に接続し、他方の端子が前記第３演算増幅器と前記第５スイッチとの間の前記入力端子信号線に接続する第６スイッチと
を備えたことを特徴とする請求項１記載のスイッチトキャパシタ回路。
【請求項６】
前記第１演算増幅器は、
２入力及び２出力の完全差動型であり、
前記スイッチトキャパシタ回路は、さらに、
前記単位回路に対して前記第２スイッチと前記第３スイッチとを省いた構成の別系統単位回路と、
２入力及び２出力の完全差動型の第３演算増幅器と
を備え、
前記別系統単位回路は、
前記第１スイッチに対応する対応第１スイッチの他方の端子が、前記第１演算増幅器の一方の出力端子に接続し、
前記第４スイッチに対応する対応第４スイッチの他方の端子が、前記第２演算増幅器の他方の入力端子に接続し、
前記帰還信号線に対応する対応帰還信号線が、前記単位回路の前記帰還信号線が接続する入力端子とは別の前記第１演算増幅器の入力端子に接続し、
前記単位回路は、
前記１スイッチの前記他方の端子が、前記第１演算増幅器の他方の出力端子に接続し、
前記第２スイッチの他方の端子が、前記第３演算増幅器の一方の出力端子に接続し、
前記第３スイッチの他方の端子が、前記第３演算増幅器の前記一方の出力端子に接続すると共に、
前記スイッチトキャパシタ回路は、さらに、
一方の端子が前記充電用コンデンサに対応する対応充電用コンデンサの一方の端子に接続し、他方の端子が前記第３演算増幅器の他方の出力端子に接続する第５スイッチと
一方の端子が前記充電用コンデンサの前記他方の端子に接続し、前記他方の端子が前記第３演算増幅器の前記他方の出力端子に接続する第６スイッチと、
一方の端子が前記第３演算増幅器の一方の入力端子に接続し、他方の端子が前記充電用コンデンサの前記一方の端子に接続する第７スイッチと、
一方の端子が前記第３演算増幅器の一方の入力端子に接続し、他方の端子が前記充電用コンデンサの前記他方の端子に接続する第８スイッチと、
一方の端子が前記第３演算増幅器の他方の入力端子に接続し、他方の端子が前記対応充電用コンデンサの一方の端子に接続する第９スイッチと、
一方の端子が前記第３演算増幅器の他方の入力端子に接続し、他方の端子が前記対応充電用コンデンサの他方の端子に接続する第１０スイッチと
を備えたことを特徴とする請求項１記載のスイッチトキャパシタ回路。
【請求項７】
前記スイッチトキャパシタ回路は、
前記帰還信号線の途中に配置され、前記第１スイッチのオンのときにオンになり、オフのときにオフとなる第５スイッチと、
一方の端子が前記第１スイッチの前記他方の端子に接続し、他方の端子が前記第１演算増幅器と前記第５スイッチとを結ぶ前記帰還信号線に接続し、前記第１スイッチのオンのときにオフになり、オフのときにオンとなる第６スイッチと
を備えたことを特徴とする請求項１記載のスイッチトキャパシタ回路。
【請求項８】
前記帰還信号線は、
前記一方の入力端子として前記第１演算増幅器の反転入力端子に接続し、
前記スイッチトキャパシタ回路は、さらに、
コモン電圧が印加される信号線であって、前記第２演算増幅器の入力端子うち前記第４スイッチが接続する前記一方の入力端子とは別の入力端子に接続すると共に、前記単位回路の前記第２スイッチと前記第３スイッチとの他方の端子が接続する信号線であるコモン電圧信号線と、
前記コモン電圧信号線と前記第１演算増幅器の非反転入力端子とを接続する非反転入力端子信号線と
を備えたことを特徴とする請求項７記載のスイッチトキャパシタ回路。
【請求項９】
前記単位回路は、さらに、
前記帰還信号線の途中に配置された第５スイッチと、
一方の端子が前記第１スイッチの前記他方の端子に接続し、他方の端子が前記第５スイッチと前記第１演算増幅器との間の前記帰還信号線に接続する第６スイッチと
を備え、
前記別系統単位回路は、さらに、
前記対応帰還信号線の途中に配置され、前記第５スイッチに対応する対応第５スイッチと、
前記第６スイッチに対応するスイッチであって、一方の端子が前記対応第１スイッチの前記他方の端子に接続し、他方の端子が前記対応第５スイッチと、前記第１演算増幅器との間の前記対応帰還信号線に接続する対応第６スイッチと
を備えたことを特徴とする請求項４記載のスイッチトキャパシタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシタ回路に関し、特にスイッチトキャパシタの動作速度向上技術に関するものである。
【背景技術】
【０００２】
アナログ電圧を離散的に処理する回路として、スイッチトキャパシタを用いるものがある。従来のスイッチトキャパシタは、図１０に示す回路で構成される。スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は図１１のようにＭＯＳＦＥＴにより構成されると共に、図２に示す駆動パルスが供給され、各スイッチは、駆動パルスが高電位の時にＯＮ，低電位の時にＯＦＦするものとする。スイッチトキャパシタは、充電期間、転送期間の２つの動作モードを持ち、充電期間にはＳＷ１、ＳＷ３がＯＮし、ＳＷ２、ＳＷ４がＯＦＦすることで、入力電圧を受けてその電圧に対応した電圧を充電容量Ｃ１の一端に供給する演算増幅器Ａ１の出力電圧及びコモン電圧を充電容量Ｃ１の他端に供給する電圧バッファの出力電圧の差電圧を、充電容量Ｃ１に充電する。また、転送期間には、ＳＷ１，ＳＷ３がＯＦＦ，ＳＷ２、ＳＷ４がＯＮし、充電容量Ｃ１に充電した電荷を、帰還容量Ｃ２へ転送し、演算増幅器Ａ２の出力電圧が確定する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】“ＣＭＯＳ  Ｃｉｒｃｕｉｔ  Ｄｅｓｉｇｎ、Ｌａｙｏｕｔ、ａｎｄ  Ｓｉｍｕｌａｔｉｏｎ”，ｐ．８４８，Ｒ．Ｊａｃｏｂ  Ｂａｋｅｒ，ＷＩＬＥＹ
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１０に示す構成によると、充電容量Ｃ１への充放電に要する時間は、各スイッチのオン抵抗値及び充電容量Ｃ１の容量値の積である時定数により決定されるため、後に述べる図２に示す駆動パルスの周波数には上限がある。より高い周波数の入力信号Ｖｉを入力するには、駆動パルスの周波数を増加させる必要があるが、そのためには、前記時定数を小さくして充電容量Ｃ１への充放電に要する時間を短くする、つまりスイッチのオン抵抗を小さくする、又は充電容量Ｃ１の容量値を小さくしなければならない。一方で、スイッチを構成するＭＯＳＦＥＴには、ゲートとドレイン及びソース端子であるスイッチの端子Ｎ１及びＮ２との間に寄生容量が存在するが、ゲートに駆動パルスを入力すると、この寄生容量を介して駆動パルスが端子Ｎ１及びＮ２に漏洩し、充電容量Ｃ１とゲートとの間で電荷の移動が生じる、いわゆるチャージフィードスルーが発生し、充電容量Ｃ１に充電される電荷に誤差が生じ、結果として演算増幅器Ａ２から出力される電圧Ｖｏにも誤差が生じる。
【０００５】
この誤差を抑えるためには、スイッチのゲート面積を小さく、充電容量Ｃ１の値を大きくする必要があるが、これはスイッチ及び充電容量の時定数を大きくすることに他ならず、つまり駆動パルスの周波数の向上と誤差の低減には、トレードオフの関係があることを示している。
【０００６】
本発明は、駆動パルスの周波数向上と出力電圧の誤差の低減とを簡単な構成で実現することを目的にしている。
【課題を解決するための手段】
【０００７】
この発明のスイッチトキャパシタ回路は、
第１演算増幅器と、第２演算増幅器と、単位回路とを備えたスイッチトキャパシタ回路であって、
前記単位回路は、
充電用コンデンサと、
一方の端子が前記充電用コンデンサの一方の端子に接続し、他方の端子が第１演算増幅器の出力端子に接続する第１スイッチと、
一方の端子が前記充電用コンデンサの前記一方の端子に接続する第２スイッチと、
一方の端子が前記充電用コンデンサの前記他方の端子に接続する第３スイッチと、
一方の端子が前記充電用コンデンサの前記他方の端子に接続し、他方の端子が第２演算増幅器の一方の入力端子に接続する第４スイッチと、
前記充電用コンデンサの前記一方の端子と前記第１演算増幅器の一方の入力端子とを接続する帰還信号線）と
を備え、
前記充電用コンデンサは、
前記第１スイッチと前記第３スイッチとがともにオンとなると共に前記第２スイッチと前記第４スイッチとがともにオフとなることで充電され、前記第１スイッチと前記第３スイッチとがともにオフとなると共に前記第２スイッチと前記第４スイッチとがともにオンとなることで放電することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、スイッチトキャパシタ回路において出力電圧の誤差の悪化を伴わずに高速に動作させることができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１を示す図で、スイッチトキャパシタ回路１０１を表すブロック図。
【図２】実施の形態１を示す図で、スイッチトキャパシタ回路の駆動パルスのタイミング図。
【図３】実施の形態１を示す図で、スイッチトキャパシタ回路１０２のブロック図。
【図４】実施の形態１を示す図で、スイッチトキャパシタ回路１０３のブロック図。
【図５】実施の形態２を示す図で、スイッチトキャパシタ回路２０１のブロック図。
【図６】実施の形態２を示す図で、スイッチトキャパシタ回路２０２のブロック図。
【図７】実施の形態３を示す図で、スイッチトキャパシタ回路３０１のブロック図。
【図８】実施の形態３を示す図で、スイッチトキャパシタ回路３０２のブロック図。
【図９】実施の形態３を示す図で、スイッチトキャパシタ回路３０３のブロック図。
【図１０】従来のスイッチトキャパシタ回路を表すブロック図。
【図１１】スイッチの構成の一例を表す図。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１から図４を参照して実施の形態１のスイッチトキャパシタ回路１０１〜１０３を説明する。なお以下の実施の形態１〜３で説明するスイッチＳＷの構成は図１１で示した構成を用いることができるが、図１１に示す構成に限定するものではない。また以下の実施の形態１〜３で説明する図１、図２〜図９には、スイッチＳＷ１等の両端に黒丸を付しているが、これはスイッチＳＷ１等の端子を示している。
【００１１】
図１は実施の形態１のスイッチトキャパシタ回路１０１を示すブロック図である。
図２はその動作に用いる駆動パルスを示すタイミング図である。図１のスイッチＳＷ１〜ＳＷ４は、Ｌレベルでオフ、Ｈレベルでオンになるものとする。なお、以下の実施の形態で説明するスイッチＳＷ１〜ＳＷ４以外のスイッチについても駆動パルスのＬレベルでオフ、Ｈレベルでオンになるものとする。
【００１２】
（スイッチトキャパシタ回路１０１の特徴）
スイッチトキャパシタ回路１０１の特徴は、以下である。図１０の従来のスイッチトキャパシタ回路では帰演算増幅器Ａ１への還経路は、演算増幅器Ａ１の出力端子と演算増幅器Ａ１の反転入力端子とを接続する経路であり、スイッチＳＷ１を介して充電容量Ｃ１の一方の端子から演算増幅器Ａ１の帰還を取得する構成である。これに対してスイッチトキャパシタ回路１０１での帰還経路は、充電容量Ｃ１の一方の端子と演算増幅器Ａ１の１反転入力端子とを接続する経路であり、演算増幅器Ａ１の帰還を充電容量Ｃ１の一方の端子から直接取得する構成である。この構成により、スイッチトキャパシタ回路１０１は、以下の式（１）で述べる効果を得ることができる。
【００１３】
（スイッチトキャパシタ回路１０１の構成）
スイッチトキャパシタ回路１０１は、
（１）演算増幅器Ａ１（第１演算増幅器）及び演算増幅器Ａ２（第２演算増幅器）と、
（２）スイッチＳＷ１（第１スイッチ）、スイッチＳＷ２（第２スイッチ）、スイッチＳＷ３（第３スイッチ）、スイッチＳＷ４（第４スイッチ）の各スイッチと、
（３）充電容量Ｃ１（充電用コンデンサ）と、
（４）帰還容量Ｃ２と、
（５）充電容量Ｃ１の一方の端子（演算増幅器Ａ１側の端子）と演算増幅器Ａ１の反転入力端子（一方の入力端子）とを接続する帰還信号線１１０と、
（６）演算増幅器Ａ２の非反転入力端子（他方の入力端子）に接続し、コモン電圧が印加されるコモン電圧信号線１２０とを備える。
【００１４】
（単位回路１００）
スイッチトキャパシタ回路１０１の構成は上記で述べた通りであるが、具体的に述べれば以下の通りである。図１において、充電容量Ｃ１、スイッチＳＷ１〜スイッチＳＷ４、帰還信号線１０１とは、単位回路１００を構成する。単位回路１００では、スイッチＳＷ１は、一方の端子が充電容量Ｃ１の一方の端子に接続し、他方の端子が演算増幅器Ａ１の出力端子に接続する。スイッチＳＷ２は、一方の端子が充電容量Ｃ１の一方の端子に接続し、他方の端子はコモン電圧信号線１２０に接続する。スイッチＳＷ３は、一方の端子が充電容量Ｃ１の他方の端子に接続し、他方の端子はコモン電圧信号線１２０に接続する。スイッチＳＷ４は、一方の端子が充電容量Ｃ１の他方の端子に接続し、他方の端子が演算増幅器Ａ２の反転入力端子（一方の入力端子）に接続する。
【００１５】
（スイッチトキャパシタ回路１０１の動作）
（１）演算増幅器Ａ１は、入力電圧Ｖｉと、充電容量Ｃ１の電圧をモニタし、入力電圧Ｖｉと、充電容量Ｃ１の電圧の差分に応じた電圧を出力端子から出力し、ＯＮ状態のスイッチＳＷ１を介して充電容量Ｃ１に供給する。
（２）図２のように、スイッチトキャパシタ回路１０１は、駆動パルスにより、スイッチＳＷ１及びＳＷ３がＯＮ、スイッチＳＷ２及びＳＷ４がＯＦＦする充電期間と、スイッチＳＷ１及びＳＷ３がＯＦＦ、スイッチＳＷ２及びＳＷ４がＯＮする転送期間に制御される。充電期間にはスイッチトキャパシタ回路１０１は、演算増幅器Ａ１の出力電圧をスイッチＳＷ１を介して充電容量Ｃ１の一端（一方の端子）に供給するとともに、コモン電圧Ｖｃｍを、スイッチＳＷ３を介して充電容量Ｃ１の他端に供給することで、充電容量Ｃ１を充電する。
（３）このとき、充電容量Ｃ１の一端の電圧Ｖｃ１、入力電圧Ｖｉ、演算増幅器Ａ１の出力電圧Ｖｏ１の間には、次の式（１）の関係がある。
Ｖｏ１＝Ａ１（Ｖｉ−Ｖｃ１）      式（１）
ここで式（１）のＡ１は演算増幅器Ａ１の利得である。
利得Ａ１を無限大と仮定すると、スイッチＳＷ１が閉じられた直後を想定すれば、ＶｉとＶｃ１が一致せず、
Ｖｉ−Ｖｃ１≠０、かつ、Ｖｉ＞Ｖｃ１の場合、Ｖｏ１＝＋∞である。即ち演算増幅器の特性から出力電圧は、電源電位を出力する。これは、充電容量Ｃ１の端子電圧がＶｉに近づくのを加速させるように動作することを表しており、結果として、充電容量Ｃ１の充電時間を短縮させることができる。
【００１６】
以上の説明のように、スイッチトキャパシタ回路１０１は、帰還信号線１１０を有する単位回路１００を備えるので、充電容量Ｃ１の増大や、スイッチサイズの増加を伴うことなく、図１０の従来のスイッチトキャパシタに対し、誤差の増大を伴わずに充電時間を短縮することができる。式（１）で述べた図１の構成では演算増幅器Ａ１をボルテージフォロワの構成としているが、図３のように反転増幅器の構成としても、図４のように完全差動型構成としても、同様の効果を得ることができる。また、コモン電圧をスイッチＳＷ２、スイッチＳＷ３、演算増幅器Ａ２で共通としているが、別の電圧としてもよい。
【００１７】
図３は、演算増幅器Ａ１に反転増幅器を用いた、スイッチトキャパシタ回路１０２の構成図である。スイッチトキャパシタ回路１０２もスイッチトキャパシタ回路１０１で述べた単位回路１００を備えている。図３に示すように、スイッチトキャパシタ回路１０２は以下の構成である。図３では、帰還信号線１１０は図１同様に、演算増幅器Ａ１の反転入力端子に接続している。スイッチトキャパシタ回路１０２では、入力電圧信号線１３０が、帰還信号線１１０の途中に接続し、入力電圧Ｖｉが印加される。入力電圧信号線１３０の途中には抵抗Ｒ１（第１抵抗）が配置されている。また、抵抗Ｒ２（第２抵抗）が、入力電圧信号線１３０が帰還信号線１１０に接続する接続箇所と、充電容量Ｃ１との間の部分の帰還信号線１１０の途中に配置されている。また、非反転入力端子信号線１４０が、コモン電圧信号線１２０と演算増幅器Ａ１の非反転入力端子とを接続する。
【００１８】
図４は、スイッチトキャパシタ回路１０１に対して完全差動型の構成としたスイッチトキャパシタ回路１０３の構成図である。図４に示すように、スイッチトキャパシタ回路１０３は以下の構成である。演算増幅器Ａ１は、２入力及び２出力の完全差動型である。演算増幅器Ａ２も同様である。スイッチトキャパシタ回路１０３は、単位回路１００に対してスイッチＳＷ２とスイッチＳＷ３とを省いた構成の別系統単位回路１００−１を備えている。別系統単位回路１００−１は、スイッチＳＷ１に対応するスイッチＳＷ１’（対応第１スイッチ）、スイッチＳＷ４に対応するスイッチＳＷ４’（対応第４スイッチ）、充電容量Ｃ１に対応する対応充電容量Ｃ１’（対応充電用コンデンサ）、及び帰還信号線１１０に対応する対応帰還信号線１１１を備えている。スイッチＳＷ１’の他方の端子が、演算増幅器Ａ１の出力端子のうち、単位回路１００のスイッチＳＷ１が接続しない方の出力端子（他方の出力端子）に接続し、スイッチＳＷ４’の他方の端子が、演算増幅器Ａ２の非反転入力端子（一方の入力端子）に接続する。また対応帰還信号線１１１が、単位回路１００の帰還信号線１１０が接続する入力端子とは別の演算増幅器Ａ１の入力端子（反転入力端子）に接続する。また単位回路１００では、スイッチＳＷ１の他方の端子が演算増幅器Ａ１の他方の入力端子（非反転入力端子）に接続し、スイッチＳＷ２の他方の端子が、対応充電容量Ｃ１’の一方の端子（スイッチＳＷ１’側）に接続し、スイッチＳＷ３の他方の端子が、対応充電容量Ｃ１’の他方の端子に接続する。
【００１９】
以上に説明した、図４のスイッチトキャパシタ回路１０２及び図５のスイッチトキャパシタ回路１０３も、スイッチトキャパシタ回路１０１と同様の効果を得ることができる。
【００２０】
実施の形態２．
図５、図６を参照して実施の形態２のスイッチトキャパシタ回路２０１、２０２を説明する。
図５は、実施の形態２のスイッチトキャパシタ回路２０１を示すブロック図である。ここでは実施の形態１との差分にのみ注目し説明を行う。実施の形態１と同一機能あるいは相当する機能（要素）には同一の符号を付し、説明は省略する。図５のスイッチトキャパシタ回路２０１は図１のスイッチトキャパシタ回路１０１に対してコモン電圧Ｖｃｍの供給経路が異なる。
【００２１】
図５のスイッチトキャパシタ回路２０１では、図１におけるスイッチＳＷ２及びスイッチＳＷ３に供給するコモン電圧Ｖｃｍを演算増幅器Ａ３（第３演算増幅器）を介して供給し、且つスイッチＳＷ２及びＳＷ３に対し、それぞれ相補的にＯＮ及びＯＦＦするスイッチＳＷ２１及びＳＷ３１を付与した。つまり、スイッチＳＷ２１はスイッチ２のＯＮのときＯＮ、ＯＦＦのときＯＦＦとなり、スイッチＳＷ３１はスイッチ３のＯＮのときＯＮ、ＯＦＦのときＯＦＦとなる。よってスイッチＳＷ２１とＳＷ３１のＯＮ、ＯＦＦは逆である。スイッチトキャパシタ回路２０１では充電容量Ｃ１の他端の電圧に対しても、演算増幅器Ａ１と同様の作用をもたらすことで、充電容量Ｃ１の充放電をより高速に行えるようにしたものである。また、実施の形態１と同様、図６のように、完全差動型の構成としてもよい。
【００２２】
（スイッチトキャパシタ回路２０１の構成）
図５のスイッチトキャパシタ回路２０１の構成は以下の様である。スイッチトキャパシタ回路２０１は、さらに演算増幅器Ａ３（第３演算増幅器）を備えている。単位回路１００のスイッチＳＷ２とスイッチＳＷ３とは、他方の端子が、演算増幅器Ａ３の出力端子に接続している。反転入力端子信号線１５０が、スイッチＳＷ２の一方の端子から演算増幅器Ａ３の反転入力端子（一方の入力端子）に接続する。また、スイッチＳＷ２１（第５スイッチ）が、反転入力端子信号線１５０の途中に配置されている。また、スイッチＳＷ３１（第６スイッチ）は、一方の端子がスイッチＳＷ３の一方の端子に接続し、他方の端子が演算増幅器Ａ３とスイッチＳＷ２１との間の反転入力端子信号線１５０に接続する。
【００２３】
（スイッチトキャパシタ回路２０２の構成）
図６は、スイッチトキャパシタ回路２０２の構成図である。図６のスイッチトキャパシタ回路２０２の構成は以下の様である。演算増幅器Ａ１は、２入力及び２出力の完全差動型である。また演算増幅器Ａ２、Ａ３も同様である。スイッチトキャパシタ回路２０２は、別系統単位回路１００−１を備えている。スイッチトキャパシタ回路２０２では、図６に破線で示す範囲２００の構成は、スイッチＳＷ２、ＳＷ３の他方の端子が演算増幅器Ａ３の出力端子に接続する以外は、図４のスイッチトキャパシタ回路１０３と同じであるので、範囲２００の説明は省略する。
【００２４】
単位回路１００では、スイッチＳＷ２の他方の端子が、演算増幅器Ａ３の一方の出力端子に接続し、スイッチＳＷ３の他方の端子も、演算増幅器Ａ３の一方の出力端子（スイッチＳＷ２と同じ出力端子）に接続する。スイッチトキャパシタ回路２０２は、スイッチＳＷ２’（第５スイッチ）、スイッチＳＷ３’（第６スイッチ）、スイッチＳＷ２１（第７スイッチ２１）、スイッチＳＷ３１（第８スイッチ３１）、スイッチＳＷ２１’（第９スイッチ２１’）、スイッチＳＷ３１’（第１０スイッチ３１’）の各スイッチを備えている。各スイッチの接続状態は以下の様である。
（１）スイッチＳＷ２’は、一方の端子が対応充電容量Ｃ１’の一方の端子に接続し、他方の端子が演算増幅器Ａ３の他方の出力端子に接続する。
（２）スイッチＳＷ３’は、一方の端子が充電容量Ｃ１の他方の端子に接続し、他方の端子が演算増幅器Ａ３の他方の出力端子に接続する。
（３）スイッチＳＷ２１は、一方の端子が演算増幅器Ａ３の非反転入力端子（一方の入力端子）に接続し、他方の端子が充電容量Ｃ１の一方の端子に接続する。
（４）スイッチＳＷ３１は、一方の端子が演算増幅器Ａ３の非反転入力端子（一方の入力端子）に接続し、他方の端子が充電容量Ｃ１の他方の端子に接続する。
（５）スイッチＳＷ２１’は、一方の端子が演算増幅器Ａ３の反転入力端子（他方の入力端子）に接続し、他方の端子が対応充電容量Ｃ１’の一方の端子に接続する。
（６）スイッチＳＷ３１’は、一方の端子が演算増幅器Ａ３の反転入力端子（他方の入力端子）に接続し、他方の端子が充電容量Ｃ１の他方の端子に接続する。
【００２５】
以上に説明した図６のスイッチトキャパシタ回路２０２（完全差動型）の構成も、図５のスイッチトキャパシタ回路２０１と同じ効果を得ることができる。
【００２６】
実施の形態３．
図７〜図９を参照して、実施の形態３を説明する。
図７は、実施の形態３のスイッチトキャパシタ回路３０１を示すブロック図である。ここでは、実施の形態１との差分にのみ注目し説明を行う。実施の形態１と同一機能あるいは相当する機能（要素）には同一の符号を付し、説明は省略する。
【００２７】
スイッチトキャパシタ回路３０１は、図１のスイッチトキャパシタ回路１０１に、スイッチＳＷ１０（第５スイッチ）とスイッチＳＷ１１（第６スイッチ））を追加した構成である。実施の形態３では、図１において、スイッチＳＷ１０は、帰還信号線１１０の途中に配置され、スイッチＳＷ１と同じようにＯＮ及びＯＦＦする。つまりスイッチＳＷ１０は、スイッチＳＷ１がＯＮのときにはＯＮとなり、ＯＦＦのときにはＯＦＦとなる。スイッチＳＷ１１は、一方の端子がスイッチＳＷ１の他方の端子に接続し、他方の端子が演算増幅器Ａ１とスイッチＳＷ１０とを結ぶ帰還信号線１１０に接続し、スイッチＳＷ１と相補的にＯＮ及びＯＦＦする。つまりスイッチＳＷ１１は、スイッチＳＷ１がＯＮのときにはＯＦＦとなり、ＯＦＦのときにはＯＮとなる。スイッチＳＷ１０、スイッチＳＷ１１を追加することで、演算増幅器Ａ１に帰還する電圧を、充電期間には充電容量Ｃ１の一端の端子電圧、転送期間には演算増幅器Ａ１の出力電圧としている。
【００２８】
実施の形態１及び２では、転送期間において演算増幅器Ａ１の帰還経路が切断され、反転入力端子がハイ・インピーダンス状態となることで演算増幅器Ａ１の出力電圧が不安定となり、充電期間が開始したときに、入力電圧Ｖｉに対応する電圧に復帰するための時間が必要になり、結果としてＣ１の充放電時間が増加する懸念がある。しかし、実施の形態３のスイッチトキャパシタ回路３０１の構成とすることで、演算増幅器Ａ１の帰還経路が常に形成された状態を維持できる。このため、実施の形態１及び２で懸念されるような、演算増幅器Ａ１の出力が不安定になることにより生じる充電容量Ｃ１の充放電時間の増大を回避できる。また、実施の形態１と同様に、図８のように反転増幅器を用いたり、図９のように、完全差動型の構成としても、スイッチトキャパシタ回路３０１と同じ効果を得ることができる。
【００２９】
図８は、スイッチトキャパシタ回路３０２（反転増幅器）の構成図である。スイッチトキャパシタ回路３０２の構成は、図３のスイッチトキャパシタ回路１０２に対して、スイッチトキャパシタ回路３０１と同じ位置に、スイッチＳＷ１０、スイッチＳＷ１１を配置した構成である。
【００３０】
図９は、スイッチトキャパシタ回路３０３（完全差動型）の構成図である。スイッチトキャパシタ回路３０３の構成は、図４のスイッチトキャパシタ回路１０３における帰還信号線１１０と対応帰還信号線１１１とのそれぞれに、スイッチトキャパシタ回路３０１と同じ位置に、スイッチＳＷ１０、スイッチＳＷ１１を配置した構成である。
【００３１】
以上、実施の形態１〜３を説明したが、これらの実施の形態のうち、２つ以上を組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、１つを部分的に実施しても構わない。あるいは、これらの実施の形態のうち、２つ以上を部分的に組み合わせて実施しても構わない。
【符号の説明】
【００３２】
Ａ１，Ａ２，Ａ３  演算増幅器、Ｃ１，Ｃ１’  充電容量、Ｃ２，Ｃ２’  帰還容量、Ｒ１〜２，Ｒ１’〜２’  抵抗、ＳＷ１〜ＳＷ４，ＳＷ１０〜ＳＷ１１，ＳＷ２１，ＳＷ３１，ＳＷ１’〜４’，ＳＷ１０’〜１１’，ＳＷ２１’，ＳＷ３１’  スイッチ、１０１，１０２，１０３，２０１，２０２，２０３，３０２，３０３  スイッチトキャパシタ回路、１００  単位回路、１００−１  別系統単位回路、１１０，１００−１  帰還信号線、１１１  対応帰還信号線、１２０  コモン電圧信号線、１３０  入力電圧信号線、１４０  非反転入力端子信号線、１５０  反転入力端子信号線。
【図１】
2015154093.tif 000003
【図２】
2015154093.tif 000004
【図３】
2015154093.tif 000005
【図４】
2015154093.tif 000006
【図５】
2015154093.tif 000007
【図６】
2015154093.tif 000008
【図７】
2015154093.tif 000009
【図８】
2015154093.tif 000010
【図９】
2015154093.tif 000011
【図１０】
2015154093.tif 000012
【図１１】
2015154093.tif 000013