(57)【要約】【課題】製造が容易で、損失を低減することが可能な高次モード変換合波素子を備える基板型光導波路素子を提供する。【解決手段】一定間隔を持つとともに同じ幅を持ち、互いに平行で、断面が矩形状の導波路である、二つの入力部１１，１２と、二つの入力部に接続された、直線導波路である幅広部１３と、幅広部の後段に接続され、徐々に幅が狭くなるテーパ部１４と、テーパ部の後段に接続された、断面が矩形状の、少なくとも高次ＴＥモードが伝搬するマルチモード導波路である出力部１５とから成り、二つの入力部に入力した基本ＴＥモードを出力部から高次ＴＥモードとして出力することが可能な高次モード変換合波素子１０を備え、前記一定間隔をｇａｐ（ｎｍ）、前記同じ幅をＷａ（ｎｍ）、幅広部１３の導波路幅をＷｂ（ｎｍ）とするとき、Ｗｂ＞Ｗａ×２＋ｇａｐを満たし、二つの入力部の幅方向の中心が幅広部の幅方向の中心と一致する。【選択図】図１
2015079053.tif 000002
【特許請求の範囲】
【請求項１】
基板型光導波路素子であって、
一定間隔を持つとともに同じ幅を持ち、互いに平行で、断面が矩形状の導波路である、二つの入力部と、
前記二つの入力部に接続された、直線導波路である幅広部と、
前記幅広部の後段に接続され、徐々に幅が狭くなるテーパ状の、少なくとも高次ＴＥモードが伝搬するマルチモード導波路であるテーパ部と、
前記テーパ部の後段に接続された、断面が矩形状の、少なくとも高次ＴＥモードが伝搬するマルチモード導波路である出力部とから成り、
前記二つの入力部に入力した基本ＴＥモードを前記出力部から高次ＴＥモードとして出力することが可能な高次モード変換合波素子を備え、
前記二つの入力部の前記一定間隔をｇａｐ（ｎｍ）、前記二つの入力部の前記同じ幅をＷａ（ｎｍ）、前記幅広部の導波路幅をＷｂ（ｎｍ）とそれぞれ定義するとき、Ｗｂ＞Ｗａ×２＋ｇａｐを満たし、前記二つの入力部の幅方向の中心が前記幅広部の幅方向の中心と一致することを特徴とする、基板型光導波路素子。
【請求項２】
前記二つの入力部の一方または両方の前段に曲げ導波路が接続されることで、徐々に二つの入力部を近づける構造を持つことを特徴とする請求項１に記載の基板型光導波路素子。
【請求項３】
前記二つの入力部の前段に、導波路の幅を変更するテーパ状導波路を備えることを特徴とする請求項１または２に記載の基板型光導波路素子。
【請求項４】
前記出力部の後段に、導波路の幅を変更するテーパ状導波路を備えることを特徴とする請求項１〜３のいずれか１項に記載の基板型光導波路素子。
【請求項５】
前記出力部の後段に、高次ＴＥモードを抜き出す高次モードスプリッタを備えることを特徴とする請求項１〜４のいずれか１項に記載の基板型光導波路素子。
【請求項６】
前記高次モードスプリッタの後段に、高次ＴＥモードを基本ＴＭモードに変換する高次偏波変換素子を備えることを特徴とする請求項５に記載の基板型光導波路素子。
【請求項７】
請求項６に記載の基板型光導波路素子を備えることを特徴とするＤＰ−ＱＰＳＫ変調器。
【請求項８】
前記出力部の後段に、高次ＴＥモードを基本ＴＭモードに変換する高次偏波変換素子を備えることを特徴とする請求項１〜４のいずれか１項に記載の基板型光導波路素子。
【請求項９】
前記高次偏波変換素子の後段に、基本ＴＭモードを抜き出す偏波ビームスプリッタを備えることを特徴とする請求項８に記載の基板型光導波路素子。
【請求項１０】
請求項９に記載の基板型光導波路素子を備えることを特徴とするＤＰ−ＱＰＳＫ変調器。
【請求項１１】
前記高次モード変換合波素子を構成する導波路は、コアを囲むクラッドが同一の材料から成ることを特徴とする請求項１〜６、８、９のいずれか１項に記載の基板型光導波路素子。
【請求項１２】
前記高次モード変換合波素子を構成する導波路は、コアを囲むクラッドが同一の材料から成ることを特徴とする請求項７または１０に記載のＤＰ−ＱＰＳＫ変調器。
【請求項１３】
前記高次モード変換合波素子を構成する導波路において、コアの高さは２２０ｎｍであり、コアはＳｉから成り、クラッドはＳｉＯ２から成り、前記Ｗａ（ｎｍ）および前記ｇａｐ（ｎｍ）がそれぞれ、４００≦Ｗａ≦８００かつ１００≦ｇａｐ≦５００を満たし、
Ｗｃ（ｎｍ）およびＷｄ（ｎｍ）を、それぞれ、Ｗｃ＝（Ｗｂ−（Ｗａ×２＋ｇａｐ））／２、Ｗｄ＝（−０．０００００００００８３５０８６２×ｇａｐ２−０．００００００４３６９８６×ｇａｐ＋０．０００８６３１５１５６２５）×Ｗａ２＋（０．０００００１６６５２００２７３７×ｇａｐ２＋０．０００２０８００４５７８×ｇａｐ−１．２６７２９５７６８８３７５）×Ｗａ＋（−０．０００６９４２５９４６２０４×ｇａｐ２＋０．６７０２３３７５９４９６５０４×ｇａｐ＋４６２．９９４４５８２３６２４９）と定義するとき、０＜Ｗｃ＜Ｗｄを満たすことを特徴とする請求項１１の基板型光導波路素子。
【請求項１４】
前記高次モード変換合波素子を構成する導波路において、コアの高さは２２０ｎｍであり、コアはＳｉから成り、クラッドはＳｉＯ２から成り、前記Ｗａ（ｎｍ）および前記ｇａｐ（ｎｍ）がそれぞれ、４００≦Ｗａ≦８００かつ１００≦ｇａｐ≦５００を満たし、
Ｗｃ（ｎｍ）およびＷｄ（ｎｍ）を、それぞれ、Ｗｃ＝（Ｗｂ−（Ｗａ×２＋ｇａｐ））／２、Ｗｄ＝（−０．０００００００００８３５０８６２×ｇａｐ２−０．００００００４３６９８６×ｇａｐ＋０．０００８６３１５１５６２５）×Ｗａ２＋（０．０００００１６６５２００２７３７×ｇａｐ２＋０．０００２０８００４５７８×ｇａｐ−１．２６７２９５７６８８３７５）×Ｗａ＋（−０．０００６９４２５９４６２０４×ｇａｐ２＋０．６７０２３３７５９４９６５０４×ｇａｐ＋４６２．９９４４５８２３６２４９）と定義するとき、０＜Ｗｃ＜Ｗｄを満たすことを特徴とする請求項１２に記載のＤＰ−ＱＰＳＫ変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ファイバ通信において用いられる基板型光導波路素子について、光の合波とモード変換を同時に行うデバイスに関する。
【背景技術】
【０００２】
現在、光通信で伝送される情報量は増加の一途をたどっている。こうした情報量の増加に対応するため、信号速度の高速化、波長多重通信によるチャネル数の増加といった対策が進められている。特に、高速度の情報通信を目的とした次世代の１００Ｇｂｐｓデジタルコヒーレント伝送技術では、単位時間当たりの情報量を二倍にするために、電界が直交する２つの偏波に情報を載せる偏波多重方式が利用されている。しかしながら、偏波多重を含む高速通信の変調方式は複雑な光変調器が必要になり、装置の大型化、高額化といった課題が生じる。こうした課題に対して、加工が容易であり、集積化による小型化、大量生産による低コスト等のメリットを持つシリコンを用いた基板型光導波路による光変調器が研究されている。
【０００３】
しかしながら、このような基板型光導波路内での偏波多重には、次のような問題点がある。一般的に基板型光導波路の形状は、基板に対して平行な幅方向と基板に対して垂直な高さ方向が非対称な形状をしており、幅方向の電界成分が主となるモード（以下、ＴＥモードと呼ぶ）と高さ方向の電界成分が主となるモード（以下、ＴＭモードと呼ぶ）の２種類の偏波モードに対して、実効屈折率などの特性が異なる。これらのモードの中で多くの場合に使用されるのは、基本ＴＥモードと基本ＴＭモードである。ここで、基本ＴＥモードはＴＥモードの中で実効屈折率が一番大きなモード（ＴＥ０）を、基本ＴＭモードはＴＭモードの中で実効屈折率が一番大きなモード（ＴＭ０）を指すとする。特性が異なるこれらのモードに対して、光変調操作を行う場合、単一の基板型光導波路素子だけでは困難であり、モードごとに最適化された基板型光導波路素子が必要となるが、これは基板型光導波路素子の開発の面で大きな労力が必要となる。
【０００４】
この問題を解決する方法として、所望の基本ＴＥモードに対して最適化された基板型光導波路素子への入力光として基本ＴＥモードを用い、その出力を基本ＴＭモードに偏波変換する方法が挙げられる。ここで偏波変換とは、基本ＴＥモードから基本ＴＭモード、もしくは基本ＴＭモードから基本ＴＥモードへの変換を表すものとする。上記操作を行うためには、基板上で偏波変換を行う基板型光導波路素子が必要となる。
【０００５】
このような偏波変換を基板上で行う技術として、２つ、もしくは１つの基本ＴＥモードの入力に対して１つの高次ＴＥモードを出力する合波部（以下、このような部分を備えた素子を高次モード変換合波素子と称す）において基本ＴＥモードを高次ＴＥモードに変換し、その後、この高次ＴＥモードを基本ＴＭモードに変換を行うものが提案されている。ただし、高次ＴＥモードは、２番目に実効屈折率の大きいＴＥモード（ＴＥ１）を指すとする。従来技術として非特許文献１〜３が挙げられる。
【０００６】
非特許文献１，２に記載されたデバイスは、図２（ａ）に示すように、入力として基本ＴＭモードを用い、これを高次ＴＥモードに変換する高次偏波変換素子２１に入力し、その後段に高次ＴＥモードを２つの基本ＴＥモードに分ける分岐部２２を備えた構造を有している（非特許文献１のＦｉｇ．４（ｂ）、非特許文献２のＦｉｇ．１（ａ）〜（ｃ）参照）。ここで、我々はこの逆過程に注目する。このとき、従来技術の構造は、図２（ｂ）に示すように、合波部２２の二つの入力ポートの一方もしくは両方に入力した基本ＴＥモードが、出力として高次ＴＥモードになり（即ち、高次モード変換合波素子）、その後、高次偏波変換素子２１を通ることで基本ＴＭに変換する構造と同等である（ここで、逆過程に注目していることから、分岐部を合波部と称している。以下でも同じ）。即ち、これらを用いれば、合波と同時に偏波変換を行うことが出来る。
非特許文献１，２では高次モード変換合波素子としてＹ分岐素子を用いている。ただし、非特許文献１、２ともＹ分岐との言及は無いが、論文内の図や導波路サイズから判断している。
【０００７】
非特許文献３には、入力部の間隔を空けることで、製造誤差を低減したＹ分岐素子が記載されている。しかし、入力部分、出力部分がともに基本ＴＥモードしか通さない単一モード導波路であり、このＹ分岐素子は、そもそも高次ＴＥモードへの変換は意図していない。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｋ．Ｍｅｒｔｅｎｓ，  ｅｔ  ａｌ．，  “Ｆｉｒｓｔ  Ｒｅａｌｉｚｅｄ  Ｐｏｌａｒｉｚａｔｉｏｎ  Ｃｏｎｖｅｒｔｅｒ  Ｂａｓｅｄ  ｏｎ  Ｈｙｂｒｉｄ  Ｓｕｐｅｒｍｏｄｅｓ，”  ＩＥＥＥ  Ｐｈｏｔｏｎｉｃｓ  ｔｅｃｈｎｏｌｏｇｙ  ｌｅｔｔｅｒｓ，Ｖｏｌ．１０，Ｎｏ．３（１９９８）
【非特許文献２】Ｙｕｎｈｏｎｇ  Ｄｉｎｇ，  ｅｔ  ａｌ．，  “Ｗｉｄｅ−ｂａｎｄ  Ｐｏｌａｒｉｚａｔｉｏｎ  Ｓｐｌｉｔｔｅｒ  ａｎｄ  Ｒｏｔａｔｏｒ  ｗｉｔｈ  Ｌａｒｇｅ  Ｆａｂｒｉｃａｔｉｏｎ  Ｔｏｌｅｒａｎｃｅ  ａｎｄ  Ｓｉｍｐｌｅ  Ｆａｂｒｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓ，”  ＯＦＣ／ＮＦＯＥＣ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ，ＯＴｈ４Ｉ．２（２０１３）
【非特許文献３】松浦祐司他、「新構造Ｙ分岐素子の低損失化」、１９９４年電子情報通信学会春季大会、Ｃ−３３０、１９９４年４月
【発明の概要】
【発明が解決しようとする課題】
【０００９】
非特許文献１，２では、高次モード変換合波素子として、Ｙ分岐構造を用いている。図３（ａ）に示すように、Ｙ分岐構造では、入力部の二つの導波路１０１，１０２を連続的かつゆっくりと近づけることで損失の小さな合波部１０３を形成している。このような構造では、入力部の二つの導波路が接近し交わる交点部分を作製するためには、非常に細かい構造を作製することが可能なプロセスが必要となる。しかし、実際上このような構造を精度よく作製することは難しく、２つの導波路の交点部分が丸まり図３（ｂ）の符号１０４のようになる。このような構造では、丸まった交点部分１０４と一定幅の二つの導波路１０１，１０２との境界において、導波路長手方向の連続性が失われ、その前後で急激にモードが変化するために損失が増大してしまう。特にシリコン細線導波路のように導波路のサイズが数百ｎｍオーダとなる場合、これらの製造上の問題は大きくなる。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、製造が容易で、損失を低減することが可能な高次モード変換合波素子を備える基板型光導波路素子を提供することを課題とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するため、本発明は、基板型光導波路素子であって、一定間隔を持つとともに同じ幅を持ち、互いに平行で、断面が矩形状の導波路である、二つの入力部と、前記二つの入力部に接続された、直線導波路である幅広部と、前記幅広部の後段に接続され、徐々に幅が狭くなるテーパ状の、少なくとも高次ＴＥモードが伝搬するマルチモード導波路であるテーパ部と、前記テーパ部の後段に接続された、断面が矩形状の、少なくとも高次ＴＥモードが伝搬するマルチモード導波路である出力部とから成り、前記二つの入力部に入力した基本ＴＥモードを前記出力部から高次ＴＥモードとして出力することが可能な高次モード変換合波素子を備え、前記二つの入力部の前記一定間隔をｇａｐ（ｎｍ）、前記二つの入力部の前記同じ幅をＷａ（ｎｍ）、前記幅広部の導波路幅をＷｂ（ｎｍ）とそれぞれ定義するとき、Ｗｂ＞Ｗａ×２＋ｇａｐを満たし、前記二つの入力部の幅方向の中心が前記幅広部の幅方向の中心と一致することを特徴とする、基板型光導波路素子を提供する。
【００１２】
前記二つの入力部の一方または両方の前段に曲げ導波路が接続されることで、徐々に二つの入力部を近づける構造を持つことが好ましい。
前記二つの入力部の前段に、導波路の幅を変更するテーパ状導波路を備えることが好ましい。
前記出力部の後段に、導波路の幅を変更するテーパ状導波路を備えることが好ましい。
【００１３】
前記出力部の後段に、高次ＴＥモードを抜き出す高次モードスプリッタを備えることが好ましい。
前記高次モードスプリッタの後段に、高次ＴＥモードを基本ＴＭモードに変換する高次偏波変換素子を備えることが好ましい。
また、本発明は、前記基板型光導波路素子を備えることを特徴とするＤＰ−ＱＰＳＫ変調器を提供する。
【００１４】
前記出力部の後段に、高次ＴＥモードを基本ＴＭモードに変換する高次偏波変換素子を備えることが好ましい。
前記高次偏波変換素子の後段に、基本ＴＭモードを抜き出す偏波ビームスプリッタを備えることが好ましい。
また、本発明は、前記基板型光導波路素子を備えることを特徴とするＤＰ−ＱＰＳＫ変調器を提供する。
【００１５】
前記高次モード変換合波素子を構成する導波路は、コアを囲むクラッドが同一の材料から成ることが好ましい。
前記高次モード変換合波素子を構成する導波路において、コアの高さは２２０ｎｍであり、コアはＳｉから成り、クラッドはＳｉＯ２から成り、前記Ｗａ（ｎｍ）および前記ｇａｐ（ｎｍ）がそれぞれ、４００≦Ｗａ≦８００かつ１００≦ｇａｐ≦５００を満たし、Ｗｃ（ｎｍ）およびＷｄ（ｎｍ）を、それぞれ、Ｗｃ＝（Ｗｂ−（Ｗａ×２＋ｇａｐ））／２、Ｗｄ＝（−０．０００００００００８３５０８６２×ｇａｐ２−０．００００００４３６９８６×ｇａｐ＋０．０００８６３１５１５６２５）×Ｗａ２＋（０．０００００１６６５２００２７３７×ｇａｐ２＋０．０００２０８００４５７８×ｇａｐ−１．２６７２９５７６８８３７５）×Ｗａ＋（−０．０００６９４２５９４６２０４×ｇａｐ２＋０．６７０２３３７５９４９６５０４×ｇａｐ＋４６２．９９４４５８２３６２４９）と定義するとき、０＜Ｗｃ＜Ｗｄを満たすことが好ましい。
【発明の効果】
【００１６】
本発明によれば、製造が容易で、損失を低減することが可能な高次モード変換合波素子を備える基板型光導波路素子を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の高次モード変換合波素子の一例を示す概略の平面図である。
【図２】（ａ）高次偏波変換素子と分岐部を備えた構造を、（ｂ）合波部と高次偏波変換素子を備えた構造と対比するモデル図である。
【図３】（ａ）理想的なＹ分岐と（ｂ）実際の製造を考慮したＹ分岐を対比する説明図である。
【図４】（ａ）〜（ｃ）は各構造を導波するときの電界分布（Ｅｘ成分）を示すシミュレーション結果であり、（ｄ）〜（ｆ）はＹ＝０μｍのＥｘ成分を示すグラフであり、（ｇ）は、（ａ）〜（ｃ）の電界分布に対応するスケールである。
【図５】本発明の高次モード変換合波素子の一例を示すモデル図である。
【図６】基本ＴＥモードを入力した時の入力部における電界分布（Ｅｘ成分）（図中の四角は、それぞれコア断面）を示すシミュレーション結果［（ａ）偶モード、（ｂ）奇モード］と、Ｙ＝０μｍのＥｘ成分を示すグラフ［（ｃ）偶モード、（ｄ）奇モード］である。
【図７】理想的なＹ分岐構造における位置を説明する平面図である。
【図８】図７のＶＩＩＩにおける電界分布（Ｅｘ成分）を示すシミュレーション結果［（ａ）偶モード、（ｂ）奇モード］と、Ｙ＝０μｍのＥｘ成分を示すグラフ［（ｃ）偶モード、（ｄ）奇モード］である。
【図９】図７のＩＸにおける電界分布（Ｅｘ成分）を示すシミュレーション結果［（ａ）偶モード、（ｂ）奇モード］と、Ｙ＝０μｍのＥｘ成分を示すグラフ［（ｃ）偶モード、（ｄ）奇モード］である。
【図１０】図７のＸにおける電界分布（Ｅｘ成分）を示すシミュレーション結果［（ａ）偶モード、（ｂ）奇モード］と、Ｙ＝０μｍのＥｘ成分を示すグラフ［（ｃ）偶モード、（ｄ）奇モード］である。
【図１１】図７のＸＩにおける電界分布（Ｅｘ成分）を示すシミュレーション結果［（ａ）偶モード、（ｂ）奇モード］と、Ｙ＝０μｍのＥｘ成分を示すグラフ［（ｃ）偶モード、（ｄ）奇モード］である。
【図１２】Ｙ分岐の付け根が平らになった箇所を説明する平面図である。
【図１３】図１２のＸＩＩＩにおける電界分布（Ｅｘ成分）を示すシミュレーション結果［（ａ）偶モード、（ｂ）奇モード］と、Ｙ＝０μｍのＥｘ成分を示すグラフ［（ｃ）偶モード、（ｄ）奇モード］である。
【図１４】突出部の幅Ｗ３に対する過剰損失の関係のシミュレーション結果である。
【図１５】導波路の一例を示す断面図である。
【図１６】曲げ導波路を接続した高次モード変換合波素子の一例を示す平面図である。
【図１７】高次モード変換合波素子の後段に高次モードスプリッタを接続した構造の一例を示す平面図である。
【図１８】高次モード変換合波素子の後段に高次偏波変換素子を接続した構造の一例を示す平面図である。
【図１９】コア形状が上下非対称の高次偏波変換素子の一例を示す（ａ）平面図、及び（ｂ）断面図である。
【図２０】高次モード変換合波素子の後段に高次偏波変換素子と偏波ビームスプリッタを接続した構造の一例を示す平面図である。
【図２１】実施形態５のＤＰ−ＱＰＳＫ変調器を示す概略の平面図である。
【図２２】実施形態６のＤＰ−ＱＰＳＫ変調器を示す概略の平面図である。
【図２３】実施形態７のＤＰ−ＱＰＳＫ変調器を示す概略の平面図である。
【図２４】実施例１において、Ｗ１＝４００ｎｍのとき、突出部の幅Ｗ３に対する過剰損失の関係のシミュレーション結果［（ａ）ｇａｐ＝１００ｎｍ、（ｂ）ｇａｐ＝３００ｎｍ、（ｃ）ｇａｐ＝５００ｎｍ］を示すグラフである。
【図２５】実施例１において、Ｗ１＝６００ｎｍのとき、突出部の幅Ｗ３に対する過剰損失の関係のシミュレーション結果［（ａ）ｇａｐ＝１００ｎｍ、（ｂ）ｇａｐ＝３００ｎｍ、（ｃ）ｇａｐ＝５００ｎｍ］を示すグラフである。
【図２６】実施例１において、Ｗ１＝８００ｎｍのとき、突出部の幅Ｗ３に対する過剰損失の関係のシミュレーション結果［（ａ）ｇａｐ＝１００ｎｍ、（ｂ）ｇａｐ＝３００ｎｍ、（ｃ）ｇａｐ＝５００ｎｍ］を示すグラフである。
【図２７】実施例１において、過剰損失の波長依存性の一例を示すグラフである。
【発明を実施するための形態】
【００１８】
以下、好適な実施形態に基づき、図面を参照して本発明を説明する。
本発明は、図１に示すように幅の等しい２つの入力部分を成す導波路（以下、それぞれ入力部１１，１２と呼ぶ）の間が開いた構造の高次モード変換合波素子１０（入力部１１，１２の付け根が平らなＹ分岐と同様の構造）において、これら２つの入力部１１，１２が幅方向に対して対称となるように直線導波路である幅広部（以下、モード変換部１３と呼ぶ）に接続され、かつ、モード変換部１３の幅方向の両側に、幅の等しい突出部１３ａ，１３ｂが設けられた構造とすることで前述の課題を解決する。
【００１９】
＜実施形態１＞高次モード変換合波素子としての基本的な実施形態
すなわち、実施形態１の高次モード変換合波素子１０では、２つの入力部１１，１２の間隔をｇａｐ（ｎｍ）、２つの入力部１１，１２の幅をＷａ（ｎｍ）、モード変換部１３の導波路幅をＷｂ（ｎｍ）とそれぞれ定義するとき、Ｗｂ＞Ｗａ×２＋ｇａｐを満たす。また、２つの入力部１１，１２の幅方向の中心が、図１の中心線１６に示すように、モード変換部１３の幅方向の中心と一致する。
図４に、各構造を導波するときの電界分布（Ｅｘ成分）と、Ｙ＝０μｍのＥｘ成分を例示する。いずれの例でも、導波路の高さは２２０ｎｍ、クラッド材料はＳｉＯ２（屈折率１．４４）、コア材料はＳｉ（屈折率３．４８）、光の波長は１５５０ｎｍである。また、Ｘは幅方向、Ｙは高さ方向の座標を表す（以降も同じ）。図４（ａ）〜（ｃ）中の四角はコア形状を示す。
【００２０】
図４（ａ）は２つの入力部における基本ＴＥモードの電界分布（Ｅｘ成分）であり、図４（ｄ）は図４（ａ）におけるＹ＝０μｍのＥｘ成分を示す。
図４（ｂ）は幅方向の両側に幅の等しい突出部を設けたモード変換部における高次ＴＥモードの電界分布（Ｅｘ成分）であり、図４（ｅ）は図４（ｂ）におけるＹ＝０μｍのＥｘ成分を示す。
図４（ｃ）は幅方向の両側に突出部を設けない構造のモード変換部における高次ＴＥモードの電界分布（Ｅｘ成分）であり、図４（ｆ）は図４（ｃ）におけるＹ＝０μｍのＥｘ成分を示す。
【００２１】
モード変換部１３に突出部１３ａ，１３ｂを設けることにより、図４（ｄ）と図４（ｅ）に示すように入力部の基本ＴＥモードの電界分布（Ｅｘ成分）とモード変換部の高次ＴＥモードの電界分布（Ｅｘ成分）の２つのピーク部分の重なりが大きくなる。このため、不連続な導波路の変化が起こる入力部１１，１２とモード変換部１３の境界において高効率な結合が可能になり、損失が下がる。この高次モード変換合波素子１０の構造上の特徴は、製造誤差の影響を低減するように設けられた入力部１１，１２の間隔とモード変換部１３に設けられた突出部１３ａ，１３ｂである。なお、図１ではモード変換部１３に加え、他の導波路と接続するために導波路の幅を変えているテーパ状の導波路（以下、テーパ部１４と呼ぶ）と、それに接続する矩形状で、少なくとも高次ＴＥモードの導波モードが存在するマルチモードの直線導波路（以下、出力部１５と呼ぶ）を形成している。テーパ部１４および出力部１５は、基本ＴＥモードから高次ＴＥモードへの変換には必ずしも必要ではないが、実際の使用を考慮した時、モード変換部１３の導波路幅を適当な幅に変換するテーパ部１４と、その後段に接続され、発生した高次ＴＥモードを伝搬させる出力部１５がある方が好ましい。テーパ部１４や出力部１５を設ける場合、これらは少なくとも高次ＴＥモードが伝搬するマルチモード導波路である。
【００２２】
図５に、図１に示す高次モード変換合波素子１０のモデル図を示し、これを基に効果を説明する。２つの入力部１１，１２は同じ幅Ｗ１を持ち、互いに平行である。それぞれの入力部１１，１２を成す導波路は、断面が矩形状の導波路（矩形導波路）である。２つの入力部１１，１２の間隔（ｇａｐ）は一定である。Ｗ２は、Ｗ１×２＋ｇａｐに相当する。突出部１３ａ，１３ｂを加えたモード変換部１３の幅はＷ２＋Ｗ３×２であり、Ｗ２＝Ｗ１×２＋ｇａｐより大きい。図中に各部分の重要なパラメータを示しており、Ｗ３＞０のときが本実施形態の高次モード変換合波素子１０（図４（ｂ），（ｅ）参照）に相当し、Ｗ３＝０のときが、突出部が無く製造誤差において入力部１１，１２の間隔が空いたＹ分岐構造（図４（ｃ），（ｆ）参照）に相当する。なお、図５でＷ３＝０のときのＹ分岐構造は、先に示した図３（ｂ）のＹ分岐構造と全く同じではないが、丸まった部分はほぼ平らと見なすことができ、また損失発生の支配的な部分は入力部１１，１２とモード変換部１３との接続部であるため、同様の構造とみなしても差し支えない。また、入力部１１，１２の間隔ｇａｐはより広い方が製造が容易になるため、状況に応じて間隔は定まる。そのため、入力部１１，１２の導波路幅Ｗ１と間隔ｇａｐがある特定の値で定まっているという前提において、過剰損失が低くなる突出部１３ａ，１３ｂの幅Ｗ３を考慮する。
【００２３】
以降、突出部を設けた場合とこれを設けない場合を比較し、突出部を設けたことにより損失が下がることを示す。
まず初めに、入力部１１，１２とモード変換部１３の境界における不連続な接続における結合効率の考え方を示す。損失を考えるに当たり、入力部１１のみに基本ＴＥモードを入力した状況を考える。本実施形態の高次モード変換合波素子１０は幅方向に対称に入力部１１，１２を配置しているため、入力部１２に入力した場合も同様に考えられる。入力部１１に基本ＴＥモードを入力すると、図６に示すように、入力した基本ＴＥモードはパワーが同じ割合の（偶モードと奇モードと呼ばれる）２つのモードの重ね合わせとして表される。これらのモードが入力部１１，１２とモード変換部１３の境界において、モード変換部１３のモードへ結合する（突合せ結合）。このときの結合効率Ｔは次式（１）で表される（ただし、基本ＴＥモードはＥｘ成分が主成分であることから、それ以外の成分の寄与を無視している）。
【００２４】
【数１】
2015079053.tif 000003
【００２５】
ここで、記号は次のように定め、＊は複素共役を表し、積分は入力部１１，１２とモード変換部１３における境界の断面全体で行っている。
ＥｘＴＥ０：入力部における基本ＴＥモードの電界（偶モードと奇モードの重ね合わせ）のＥｘ成分
ＥｘＴＥ１：モード変換部における高次ＴＥモードの電界のＥｘ成分
Ｋ：その他定数
【００２６】
式（１）より、電界分布の重なりが大きいほど、結合効率Ｔが高まることが分かる。なお、偶モードの電界分布は幅方向に対して対称、奇モードの電界分布は幅方向に対して反対称である。一方、モード変換部の高次ＴＥモードは電界分布が幅方向に対して反対称であるため、このモードへ結合するのは、奇モードのみであることが分かる。２つの入力部のうち片側から入力した場合は、入力したパワーの半分が奇モードとしてモード変換部の高次ＴＥモードに結合する。その原理上の損失（原理損）は、−１０ｌｏｇ１０（１／２）として、３ｄＢを持つことが分かる。そのため以降では、この原理損からの過剰損失を考えている。
【００２７】
続いて式（１）を基に、従来技術である理想的なＹ分岐構造（図３（ａ）、図７）、製造誤差を考慮したＹ分岐（図５でＷ３＝０の場合）と、本実施形態の高次モード変換合波素子１０（図５でＷ３＞０）の場合の効果を比較する。式（１）より結合効率Ｔを上げる（損失を下げる）には、入力部１１，１２の奇モードとモード変換部１３の高次ＴＥモードの電界分布の重なりを高める必要がある。図８〜１１に理想的なＹ分布構造における、奇モードと偶モードの電界分布の遷移図を示す。図８〜１１は、それぞれ図７のＶＩＩＩ、ＩＸ、Ｘ、ＸＩで示す位置の電界分布を示し、それぞれ（ａ）は偶モードの断面上の電界分布、（ｂ）は奇モードの断面上の電界分布、（ｃ）は偶モードのＹ＝０μｍのＥｘ成分、（ｄ）は奇モードのＹ＝０μｍのＥｘ成分である。これらの結果より、入力部の２つのモード（偶モードと奇モード）は、徐々に合波部分の偶モード（基本ＴＥモード）と奇モード（高次ＴＥモード）へと遷移していくことが分かる。この遷移はＹ分岐を十分長くとることで、原理的には損失の無い｛偶モード→基本ＴＥモード、奇モード→高次ＴＥモード｝の変換が可能となる。しかしながら、前述したように実際の製造を考慮した場合、Ｙ分岐の付け根は丸く（平らと見なす）なるため、図７のＩＸの部分が、図１２のＸＩＩＩの部分のようになる。このとき、図９のモード分布が、図１３のモード分布のように大きく異なるモード分布をもつ導波路に入力されることになるため、損失が生じる（このときの損失は、式（１）より求まる）。
【００２８】
この場合をさらに詳しく述べる。図１２に示すようにＹ分岐の付け根が平らになっている場合、２つの入力部の奇モードの電界分布の２つのピークが十分中心に寄っていない段階で、それよりも中心に電界分布モードの２つのピークが寄っているモード変換部の高次ＴＥモードと結合すると、電界分布の重なりが小さいため、式（１）で示すように結合効率Ｔは低下してしまう。そこで、本実施形態の高次モード変換合波素子１０は、電界分布の２つのピークが中心に十分寄っていない入力部１１，１２の奇モードの電界分布に、モード変換部１３の高次ＴＥモードの電界分布を近づけるため、突出部１３ａ，１３ｂを設けた（即ちＷ３＞０）。これは次の理由で効果をもつ。突出部１３ａ，１３ｂを設けることでモード変換部１３において導波路幅がＷ３×２だけ広がる。導波路幅が広がると、それに従い導波路断面のモードも広がりをもつ。このとき、高次ＴＥモードの２つのピークも中心から外側に離れるため、入力部１１，１２の十分中心に寄っていない奇モードに近づけることが可能となる。
【００２９】
前述した図４は、図５に示す各パラメータが、Ｗ１＝４００ｎｍ、ｇａｐ＝５００ｎｍ、Ｗ２＝１３００ｎｍであり、光の波長は１５５０ｎｍ、コアの高さは２２０ｎｍとしたきの入力部１１，１２とモード変換部１３のそれぞれの断面の電界分布である。図４（ｂ）及び（ｅ）は、突出部がある場合の結果で、Ｗ３＝１９８ｎｍとした。図４（ｃ）及び（ｆ）は、突出部が無い場合の結果で、Ｗ３＝０である。これらの図を見ると、突出部がある方が高次ＴＥモードのピークが中心から離れ、入力部１１，１２のモードに各ピークの中心が一致していることが分かる。
【００３０】
定量的に比較するために、図１４に、突出部の幅Ｗ３に対する過剰損失の関係を有限要素法を用いたシミュレーションにより求めた結果を示す。Ｗ３以外の各パラメータは、図４の電界分布を求めるときと同じ値を用いた。図中のＴＥ１は、入力部１１から基本ＴＥモードを入力した時のモード変換部１３における高次ＴＥモードへ変換した時の過剰損失を示し、ＴＥ０は、入力部１１から基本ＴＥモードを入力した時のモード変換部１３における基本ＴＥモードへ変換した時の過剰損失を示している。図１４より、Ｗ３＝０ｎｍのときよりもＷ３＞０ｎｍの場合の方が損失を小さくすることが出来ることが分かる。具体的には、Ｗ３＝０ｎｍではＴＥ１の損失は０．８０ｄＢであるのに対し、最小損失をとるＷ３＝１９８ｎｍでは０．１６ｄＢとなり、大幅に損失を下げることが可能であることが分かる。
【００３１】
一方で、Ｗ３が大きすぎると、モード変換部１３の高次ＴＥモードの２つのピークが入力部１１，１２の奇モードの中心から離れすぎてしまうため、過剰損失は増加する。そのため、適当なＷ３を見出す必要がある。本実施形態の高次モード変換合波素子１０の構造では、Ｗ３は０ｎｍから増加していくと初めは過剰損失が低下し、ある最小値を取った後は過剰損失が増加する。そのため、本実施形態がＷ３＝０ｎｍの従来技術に対して効果を発揮するのは、Ｗ３＝０ｎｍのときの過剰損失と同じ損失を取る０でないＷ３の値（これをＷ３ｍａｘとする）よりも小さいときである。即ち、０＜Ｗ３＜Ｗ３ｍａｘが本実施形態の特徴的な構造となる。なお、図１４においては、Ｗ３ｍａｘ＝３９５ｎｍである。
【００３２】
続いて、本実施形態の高次モード変換合波素子１０と似た構造を持つ非特許文献３との差異を述べる。非特許文献３では、基本ＴＥモードに相当するモードの合分波について述べられている。このときの過剰損失低減のために、非特許文献３のＹ分岐素子は、本実施形態における突出部に相当する部分を設け、この幅を調整することで基本ＴＥモードに相当するモードの過剰損失を低減している。しかしながら、非特許文献３には、本実施形態のように基本ＴＥモードから高次ＴＥモードへの言及は無いため、高次ＴＥモードという別のモードへの変換という観点では、非特許文献３の構造が適応できるかは自明ではない。本実施形態では、非特許文献３からは全く推定できないモード変換を、入力部１１，１２の奇モードとモード変換部１３の高次ＴＥモードのモード形状の類似性から、突出部による高次ＴＥモードの電界分布の２つのピーク位置が調整可能であることを見出し、このピーク位置が合うように調整することで低損失な結合が可能な構造を発明した。そのため、一見したところ非特許文献３と構造原理は似通っているが、本実施形態は入力部１１，１２の奇モードとモード変換部１３の高次モードの電界分布の類似性に着目し、低損失なモード変換を実現したという観点から全く別物と言える。
【００３３】
最後に、本実施形態の高次モード変換合波素子１０のその他の特徴／効果について述べる。
１．図５において、直線導波路のモード変換部１３は長手方向の長さ（Ｌ１とする）は、小さくない方が好ましい。例えばＬ１＝０となると、入力部１１，１２からモード変換部１３に入力後に急に導波路幅が変化するテーパ部１４に光が入力されるため、この部分で急激な電界分布の変化が起こる。これにより損失が生じる。そのため、電界分布の変化が急激にならないために、Ｌ１は小さくない方が好ましい。
【００３４】
２．図５において、モード変換部１３の後段にテーパ部１４と出力部１５が接続されている。この部分はモード変換には寄与しないが、モード変換部の導波路幅はＷ１、ｇａｐとそれに応じて決まるＷ３で決まるため、一般的にある導波路幅を持つ外部の光回路との接続のために、導波路幅の異なる導波路間の接続を行うテーパ導波路を備えている方が好ましい。
【００３５】
３．本実施形態は、非特許文献３で示されているように基本ＴＥモード間の合分波とは低損失化の原理が異なるため、基本ＴＥモードを入力部１１から入力した時の、モード変換部１３の高次ＴＥモードへの変換時の過剰損失と、モード変換部の基本ＴＥモードへの変換時の過剰損失がそれぞれ最小となるＷ３の値が大きく異なる（図１４参照）。そのため、高次ＴＥモードの過剰損失が最小となるようなＷ３では、基本ＴＥモードへの過剰損失は大きくなる。これは、後で述べる実施形態２や実施形態４以降の、高次モードを基本ＴＭモードへ変換し、この基本ＴＭモードを伝送信号に使用、さらに別の信号を付加された基本ＴＥモードと偏波多重して、偏波多重伝送する際に有利となる。この場合、高次ＴＥモードと同時に励起する基本ＴＥモードは、最終的に伝送信号を担う基本ＴＥモードと混ざり、偏波消光比の劣化につながる。そのため、モード変換部において、入力した基本ＴＥモードが高次ＴＥモードへは高効率に結合し、一方で基本ＴＥモードへは低い効率で結合する本実施形態は、偏波消光比の観点から有利となる。
【００３６】
次に、本実施形態の高次モード変換合波素子１０の使用例について述べる。
使用例１．入力部１１にのみ基本ＴＥモードを入力した場合
このとき、基本ＴＥモードを高次ＴＥモードに変換することが出来る。ただし、原理損として３ｄＢの損失が生じる。これは、通常の基本ＴＥモードに対する合波素子と同様である（例えば、理想的なＹ分岐やＭＭＩ）。また、入力部１２にのみ基本ＴＥモードを入力すると、入力部１１に入力した場合に対して、位相がπだけシフトする。
【００３７】
使用例２．入力部１１，１２にそれぞれ±π／２だけ位相が異なる基本ＴＥモードを入力した場合
このとき、それぞれの入力された基本ＴＥモードは、入力部分で一方の位相がπだけシフトするが、お互いの位相差は±π／２のどちらかであり、干渉せずに独立に入力した場合と同様になる。そのため、使用例２の損失は、使用例１と同様に３ｄＢの原理損を加味した値となる。
【００３８】
使用例３．入力部１１，１２にそれぞれ逆位相の基本ＴＥモードを入力した場合
入力部１１と１２に入力した基本ＴＥモードは、それぞれ偶モードと奇モードの重ね合わせになる。入力した基本ＴＥモードが逆位相である（位相がπだけずれている）とき、入力部１１の基本ＴＥモードによる奇モードと、入力部１２の基本ＴＥモードによる奇モードはモード変換部１３の高次ＴＥモードに結合すると同位相になり、強めあうように干渉する。一方で、それぞれの偶モードは逆位相になるため、弱めあうように干渉する。偶モードと奇モードはパワー比が５０：５０になるように発生するため、干渉の結果、奇モードだけが入力した全エネルギーをになう。そのため、この場合原理損は生じず、図１４（あるいは実施例１の図２４〜２６）に示すような過剰損失はそのまま損失になる。また、このとき、モード変換部において基本ＴＥモードは全く発生しない。
【００３９】
＜実施形態１−２＞曲げ導波路を接続した構造
本実施形態は、図１６に示すように、入力部１１，１２の前段に曲げ導波路１７ａ，１７ｂを接続した構造である。入力部１１，１２に接続する外部光回路の導波路は、必ずしも実施形態１のｇａｐ（図５参照）で示される間隔を維持しているとは限らない。そのため、離れた２つの導波路を接続するために、入力部１１，１２の前段に曲げ導波路１７ａ，１７ｂを接続する構造も考えられる。このときの曲げ半径は、導波する基本ＴＥモードの損失が大きくなりすぎない程度が好ましい。また、曲げ導波路１７ａ，１７ｂは直接高次モード変換合波素子１０の本発明のモード変換部１３に接続されるのではなく、入力部１１，１２を成す直線導波路に接続される。このとき入力部１１，１２の長手方向の長さ（Ｌ２）は短すぎない方が良い。曲げ導波路を導波する光は、外周方向にモードが歪んでいるため、この歪んだモードの影響をなくす必要がある。もし、Ｌ２が短すぎると、電界分布が歪んだモードがモード変換部１３に結合し、想定している効果が低下する可能性がある。これを回避するのに十分なＬ２は、例えば１波長（真空中の波長とする）程度の長さがあれば十分である。これは、１波長が導波路に入力された光が定常状態（即ちモードの電界分布）に落ち着くのに必要な長さのオーダになっているためである。
図１６では、２つの入力部１１，１２の両方の前段に曲げ導波路１７ａ，１７ｂが接続されているが、特にこれに限定されるものではなく、いずれか一方の入力部１１，１２の前段のみに曲げ導波路が接続されてもよい。
【００４０】
＜実施形態２＞高次モードスプリッタを後段に接続した高次モード変換合波素子
使用例１や２では高次ＴＥモード以外に、基本ＴＥモードや高次ＴＥモード以上の高次のモード（高次ＴＥモードよりも実効屈折率の高いＴＥモード）が発生する。また、使用例３においても入力される基本ＴＥモードの位相差がπからずれた場合、同様に基本ＴＥモードなどが発生する。そのため、図１７に示すように、高次ＴＥモード（ＴＥ１）を抜き出す高次モードスプリッタ４０を、実施形態１の高次モード変換合波素子１０の後段に接続した実施形態が挙げられる。高次モードスプリッタ４０として、方向性結合器型のデバイスがある（特願２０１２−１８３３０５参照）。
図１７に示す高次モードスプリッタ４０は、方向性結合器を形成する平行な２つの導波路４１，４２の間隔を適切に選ぶことにより、導波路４１で導波可能な２種類以上の伝播モードの間で、結合係数の違いを十分に大きくし、高次ＴＥモード（ＴＥ１）のみを導波路４２に抜き出す（分離する）ことができる。つまり、導波路４１に入力されたモードのうち、高次ＴＥモードは、導波路４２から出力され、その他（ＴＥ１以外）のモードは、導波路４１から出力される。
平行な２つの導波路４１，４２の前後には、それぞれ曲げ導波路４１ａ，４１ｂ，４２ａ，４２ｂが接続されている。高次モードスプリッタ４０は、基本ＴＥモードと高次ＴＥモードの消光比を上げるために、多段に接続してもよい。また、高次ＴＥモード（ＴＥ１）を導波路４１に入力すると同時に、基本ＴＥモード（ＴＥ０）を導波路４２に入力した場合には、両者が多重化された信号（ＴＥ０／ＴＥ１）を導波路４２から出力することができる。（例えば、実施形態６のＤＰ−ＱＰＳＫ変調器を参照）
【００４１】
＜実施形態３＞高次偏波変換素子を後段に接続した高次モード変換合波素子
非特許文献１や２のように、高次ＴＥモードの発生した後段に高次偏波変換素子を接続することで、入力した基本ＴＥモードを基本ＴＭモードとして出力するような形態が考えられる（図１８参照）。図１８は、実施形態１の高次モード変換合波素子１０の後段に高次偏波変換素子５０を接続した構造を示す。高次偏波変換素子５０としては、高次ＴＥモード（ＴＥ１）を基本ＴＭモード（ＴＭ０）に変換する機能を有すればよく、その例として、非特許文献１，２と同様の上下クラッドの材質を変え屈折率分布を上下非対称にしたテーパ導波路が挙げられる。また、特願２０１３−１３５４９０に示したようなコア形状を非対称にした２段構造のテーパ導波路による高次偏波変換素子５１も挙げられる（図１９参照）。なお、図１９（ｂ）は、図１９（ａ）の右向き矢印を添えた破線の位置における断面を示す。この高次偏波変換素子５１は、上部コア５２ａと下部コア５２ｂの幅が異なることにより、コア５２の断面形状が上下非対称であり、さらに上部コア５２ａの幅又は下部コア５２ｂの幅が光導波路の光の導波方向に対して連続的に変化することにより、高次ＴＥモード（ＴＥ１）を基本ＴＭモード（ＴＭ０）に変換することができる。高次偏波変換素子５１の場合、コア５２の構造が上下非対称であるため、クラッド５３の構造には上下非対称性が不要となる。
【００４２】
＜実施形態４＞高次偏波変換素子と偏波ビームスプリッタを後段に接続した高次モード変換合波素子
前述したように、高次モード変換合波素子１０では高次ＴＥモード以外のモードが発生する場合がある。そこで、例えば図２０に示すように、高次モード変換合波素子１０の後段に高次偏波変換素子５０を接続して高次ＴＥモードを基本ＴＭモードに変換した後、基本ＴＭモードを抜き出す偏波ビームスプリッタ６０を後段に接続した構造も考えられる。偏波ビームスプリッタとしては、参考文献１（Ｈｉｒｏｓｈｉ  Ｆｕｋｕｄａ，ｅｔ  ａｌ．，“Ｕｌｔｒａｓｍａｌｌ  ｐｏｌａｒｉｚａｔｉｏｎ  ｓｐｌｉｔｔｅｒ  ｂａｓｅｄ  ｏｎ  ｓｉｌｉｃｏｎ  ｗｉｒｅ  ｗａｖｅｇｕｉｄｅｓ，”  ＯＰＴＩＣＳ  ＥＸＰＲＥＳＳ，Ｖｏｌ．１４，Ｎｏ．２５，１２４０１（２００６））で示されているような方向性結合器型のものが挙げられる。
【００４３】
偏波ビームスプリッタ６０は、方向性結合器を形成する平行な２つの導波路６１，６２の間隔を適切に選ぶことにより、基本ＴＭモード（ＴＭ０）のみを導波路６１から導波路６２に抜き出す（分離する）ことができる。つまり、導波路６１に入力されたモードのうち、基本ＴＭモードは、導波路６２から出力され、その他（ＴＭ０以外）のモードは、導波路６１から出力される。
平行な２つの導波路６１，６２の前後には、それぞれ曲げ導波路６１ａ，６１ｂ，６２ａ，６２ｂが接続されている。導波路６１，６２の前段の曲げ導波路６１ａ，６２ａを片側だけ設けてもよく、導波路６１，６２の後段の曲げ導波路６１ｂ，６２ｂを片側だけ設けてもよい。
偏波ビームスプリッタ６０は、基本ＴＥモードと基本ＴＭモードの消光比を上げるために、多段に接続してもよい。また、基本ＴＭモード（ＴＭ０）を導波路６１に入力すると同時に、基本ＴＥモード（ＴＥ０）を導波路６２に入力した場合には、両者が多重化された信号（ＴＥ０／ＴＭ０）を導波路６２から出力することができる。（例えば、実施形態５のＤＰ−ＱＰＳＫ変調器を参照）
【００４４】
＜実施形態５＞ＤＰ−ＱＰＳＫ変調器その１
高次モード変換合波素子は、参考文献２（Ｐ．Ｄｏｎｇ，Ｃ．Ｘｉｅ，Ｌ．Ｃｈｅｎ，Ｌ．Ｌ．Ｂｕｈｌ，ａｎｄ  Ｙ．−Ｋ．  Ｃｈｅｎ，“１１２−Ｇｂ／ｓ  Ｍｏｎｏｌｉｔｈｉｃ  ＰＤＭ−ＱＰＳＫ  Ｍｏｄｕｌａｔｏｒ  ｉｎ  Ｓｉｌｉｃｏｎ，”  ｉｎ  Ｅｕｒｏｐｅａｎ  Ｃｏｎｆｅｒｅｎｃｅ  ａｎｄ  Ｅｘｈｉｂｉｔｉｏｎ  ｏｎ  Ｏｐｔｉｃａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  （２０１２），Ｖｏｌ．１，ｐ．  Ｔｈ．３．Ｂ．１）で開示されているような偏波多重４値位相変調（Ｄｕａｌ  Ｐｏｌａｒｉｚａｔｉｏｎ−Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ（ＤＰ−ＱＰＳＫ））で使用することが可能である。
【００４５】
本発明の高次モード変換合波素子１０を利用したＤＰ−ＱＰＳＫ変調器の実施形態の一つを図２１に示す。それぞれのＱＰＳＫ変調器７１，７２は、二つのＭＺ（マッハツェンダ）干渉計を含む。一方のＭＺ干渉計７１ａ，７２ａの出力信号を同相成分（Ｉ信号）とし、もう一方のＭＺ干渉計７１ｂ，７２ｂの出力信号を直交位相成分（Ｑ信号）とする。Ｉ信号とＱ信号の間にπ／２の位相差を与えるため、各ＱＰＳＫ変調器７１，７２は、位相調整部７３を有する。各ＭＺ干渉計には基本ＴＥモードを入力する。その後、一方のＱＰＳＫ変調器７２において、Ｉ，Ｑ信号が乗った基本ＴＥモードを、位相調整部７３を通じてπ／２の位相差を与えて、高次モード変換合波素子１０に入力する。その結果、これらの基本ＴＥモードは高次ＴＥモードに変換される。ここで、高次モード変換合波素子１０は、ＱＰＳＫ変調器の位相調整部７３を利用しているため、実施形態１の使用例２のように使用することが可能となっている。その後は、実施形態４と同様に高次偏波変換素子５１と偏波ビームスプリッタ６０が後段に接続され、最終的に独立なＱＰＳＫ信号が乗った基本ＴＥモードと基本ＴＭモードが合わさった形で出力される。つまり、このＤＰ−ＱＰＳＫ変調器７０では、ＱＰＳＫ変調器７１から出力された基本ＴＥモード（ＴＥ０）のＱＰＳＫ信号は、そのまま偏波ビームスプリッタ６０の導波路６２に出力され、ＱＰＳＫ変調器７２から出力された基本ＴＥモード（ＴＥ０）のＱＰＳＫ信号は、高次モード変換合波素子１０と高次偏波変換素子５１により基本ＴＭモード（ＴＭ０）に変換されて偏波ビームスプリッタ６０の導波路６１に出力され、偏波ビームスプリッタ６０の導波路６２から偏波多重された信号（ＴＥ０／ＴＭ０）が出力される。なお、基本ＴＥモードを変調する方式はＱＰＳＫに限らない。より単純な構成を持つ変調器や、複雑な構成を持つ変調器であっても、本発明の高次モード変換合波素子を用いて偏波多重を行うことが可能である。
【００４６】
＜実施形態６＞ＤＰ−ＱＰＳＫ変調器その２
実施形態２を用いたＤＰ−ＱＰＳＫ変調器も作製可能である。図２２のＤＰ−ＱＰＳＫ変調器８０において、それぞれのＱＰＳＫ変調器８１，８２が二つのＭＺ干渉計８１ａ，８１ｂ，８２ａ，８２ｂと位相調整部８３，８３を有し、ＱＰＳＫ変調器８２の合波部に高次モード変換合波素子１０を備える点は、実施形態５と同様である。本実施形態では、偏波ビームスプリッタ６０の代わりに高次モードスプリッタ４０が設けられ、高次偏波変換素子５１が偏波ビームスプリッタ６０の前段ではなく、高次モードスプリッタ４０の後段に設けられている点が、実施形態５と異なる。
【００４７】
本実施形態のＤＰ−ＱＰＳＫ変調器８０によれば、高次モード変換合波素子１０によって発生させた高次ＴＥモード（ＴＥ１）を高次モードスプリッタ４０で抜き出し、一方のＱＰＳＫ変調器８１の出力である基本ＴＥモード（ＴＥ０）と合波させ、その後段に高次偏波変換素子５１を接続することで、最終的に基本ＴＥモードと基本ＴＭモードの合波された出力（ＴＥ０／ＴＭ０）が得られる。実施形態５と同様に、高次モード変換合波素子１０に入力する二つの信号は、その前段に設置されたＱＰＳＫ変調器の位相調整部８３によって位相差がπ／２となるように調整することが出来るため、実施形態１の使用例２のように利用することが可能となっている。なお、基本ＴＥモードを変調する方式はＱＰＳＫに限らない。より単純な構成を持つ変調器や、複雑な構成を持つ変調器であっても、本発明の高次モード変換合波素子を用いて偏波多重を行うことが可能である。
【００４８】
＜実施形態７＞ＤＰ−ＱＰＳＫ変調器その３
実施形態３の組み合わせと偏波ビームスプリッタを用いたＤＰ−ＱＰＳＫ変調器も作製可能である。図２３に示すように、本実施形態のＤＰ−ＱＰＳＫ変調器９０は、一つのＱＰＳＫ変調器９２において、ＭＺ干渉計９２ａ，９２ｂの合波部に高次モード変換合波素子１０を用いる。また、Ｉ信号とＱ信号との合波部には、基本ＴＭモード用の合波部９３を用いる。それぞれのＱＰＳＫ変調器９１，９２が、Ｉ信号とＱ信号の位相差がπ／２となるように調整する位相調整部９４を有する点は、実施形態５，６と同様である。
【００４９】
一般的に、ＱＰＳＫ変調器として用いるＭＺ干渉計には、合波前の２つの導波路の位相差を調整する機構が備わっている。図２３では、ＭＺ干渉計９１ａ，９１ｂ，９２ａ，９２ｂごとに位相調整部９５として示した。これにより、高次モード変換合波素子１０に入力される基本ＴＥモードの位相差をπにすることで、出力される高次ＴＥモードに基本ＴＥモードが混じらなくなり、高い偏波消光比が実現できる（ただし、変調信号の遷移間では位相差πが維持できず、そのため出力に基本ＴＥモードが混じってしまう）。高次モード変換合波素子１０より出力される高次ＴＥモードは、後段に接続された高次偏波変換素子５１により基本ＴＭモードに変換され、それらのＩ信号とＱ信号が合波部９３により合波される。さらに後段において、実施形態５と同様に、ＱＰＳＫ変調器９２から出力された基本ＴＭモード（ＴＭ０）を、偏波ビームスプリッタ６０によって導波路６１から導波路６２に抜き出すことで、もう一方のＱＰＳＫ変調器９１から出力された基本ＴＥモード（ＴＥ０）と偏波多重する。なお、基本ＴＥモードを変調する方式はＱＰＳＫに限らない。より単純な構成を持つ変調器や、複雑な構成を持つ変調器であっても、本発明の高次モード変換合波素子を用いて偏波多重を行うことが可能である。
【００５０】
以上、本発明を好適な実施形態に基づいて説明してきたが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。
曲げ導波路は、高次モード変換合波素子の入力部の前段に限られない。出力部の後段に曲げ導波路を接続してもよく、その他任意の場所に曲げ導波路を設けてもよい。
【００５１】
高次モード変換合波素子の各部（入力部、幅広部、テーパ部、出力部）を構成する導波路は、コアの周囲をクラッドが囲む構造が好ましい。クラッドは、図１５に示すように、コア３０の下側（基板側）に設けられる下部クラッド３２と、コア３０の上側および幅方向両側に設けられる上部クラッド３１を有する構造であってもよい。この場合、基板側から、下部クラッド３２を積層後、コア３０を形成し、さらに上部クラッド３１を堆積させる手順により、導波路を作製することができる。コアの断面が矩形状である導波路において、コアを囲むクラッドが同一の材料から成る場合、断面の屈折率分布が上下左右に対称的になるので、テーパ部を設けても、意図しない偏波変換を抑制することができる。例えば下部クラッド３２の材料にＳｉＯ２を用いる場合、上部クラッド３１にもＳｉＯ２を用いることが好ましい。上部クラッドのＳｉＯ２の堆積に際して、意図的な不純物（ドーパント）あるいは不可避の不純物を含んでもよい。コア３０がＳｉから成り、下部クラッド３２がＳｉＯ２から成る場合、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）を材料として導波路を形成することができる。コアやクラッドを構成する材料として、Ｓｉ，Ｇｅ，ＳｉＧｅ等のＩＶ族半導体や、ＳｉＯ２，Ｓｉ３Ｎ４などの化合物を用いると、シリコン等の半導体素子を作製するのと同様な装置やプロセスを利用して、光導波路素子を作製することができるので、好ましい。
【００５２】
高次モード変換合波素子の二つの入力部の前段に、導波路の幅を変更するテーパ状導波路を設けてもよい。このテーパ状導波路は、入力部に向けて幅が徐々に狭くなる導波路でもよく、入力部に向けて幅が徐々に広くなる導波路でもよい。
高次モード変換合波素子の出力部の後段に、導波路の幅を変更するテーパ状導波路を備えてもよい。このテーパ状導波路は、出力部から幅が徐々に狭くなる導波路でもよく、出力部から幅が徐々に広くなる導波路でもよい。
【００５３】
変調器の変調方式としては、振幅偏移変調（ＡＳＫ）、周波数偏移変調（ＦＳＫ）、位相偏移変調（ＰＳＫ）等が挙げられる。また、ＰＳＫとしては、上述したＱＰＳＫに限られず、ＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、８ＰＳＫ（８  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、ＯＱＰＳＫ（Ｏｆｆｓｅｔ  ＱＰＳＫ）等が挙げられる。
【実施例】
【００５４】
以下、実施例をもって本発明を具体的に説明する。
＜実施例１＞高次モード変換合波素子
基本的な実施例として、図１４に基づき過剰損失が小さくなるように設計パラメータを選択したものが挙げられる。本実施例の高次モード変換合波素子は、Ｓｉ−ＳｉＯ２−ＳｉからなるＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板をもとに形成する。ＳＯＩ基板は、その中間のＳｉＯ２層を下部クラッドとして、上部のＳｉ層をコアとして用いる。コア形成後、上部クラッドとしてＳｉＯ２層を設ける。図１５にこのときの導波路断面図を示す。この断面は、光の進行方向に対して垂直な面を指す。
本実施例の高次モード変換合波素子は、前述したようにコア３０にＳｉ、上部クラッド３１と下部クラッド３２にＳｉＯ２を使用した高屈折率差の導波路により構成される。そのため、光のコアへの閉じ込めが強く、小型に作製することが可能である。
【００５５】
図２４〜２６に、図５に示したパラメータに対して代表的な値を設定して有限要素法によりシミュレーション計算をしたときの、Ｗ３（ｎｍ）に対する高次ＴＥモード（ＴＥ１）および基本ＴＥモード（ＴＥ０）の過剰損失（ｄＢ）の関係を求めたグラフを示す。本実施例では、コアの高さは２２０ｎｍ、波長は１５５０ｎｍとしている。ここで使用した代表的なパラメータとして、Ｗ１（ｎｍ）とｇａｐ（ｎｍ）の値は、次の表１のようになる。この表１には、それぞれの条件において、高次ＴＥモードの過剰損失が最小となるＷ３の値（Ｗ３ｍｉｎ）と、Ｗ３＝０ｎｍのときの過剰損失と同じ過剰損失を取る０でないＷ３の値（Ｗ３ｍａｘ）も併記している。
【００５６】
【表１】
2015079053.tif 000004
【００５７】
Ｗ３ｍａｘは、４００ｎｍ≦Ｗ１≦８００ｎｍかつ１００ｎｍ≦ｇａｐ≦５００ｎｍの範囲では、次の式（２）のように求められる。この式（２）では、Ｗ１およびｇａｐをｎｍ単位の数値で代入すると、Ｗ３ｍａｘの値がｎｍ単位の数値として与えられる。
【００５８】
Ｗ３ｍａｘ＝（−０．０００００００００８３５０８６２×ｇａｐ２−０．００００００４３６９８６×ｇａｐ＋０．０００８６３１５１５６２５）×Ｗ１２＋（０．０００００１６６５２００２７３７×ｇａｐ２＋０．０００２０８００４５７８×ｇａｐ−１．２６７２９５７６８８３７５）×Ｗ１＋（−０．０００６９４２５９４６２０４×ｇａｐ２＋０．６７０２３３７５９４９６５０４×ｇａｐ＋４６２．９９４４５８２３６２４９）・・・（２）
【００５９】
上記Ｗ１、ｇａｐの範囲では、この式（２）より本発明の大きな効果を有する範囲（０＜Ｗ３＜Ｗ３ｍａｘ）を定めることが出来る。本実施例では、コアの高さは２２０ｎｍであり、コアはＳｉから成り、クラッドはＳｉＯ２から成る場合を例示して、式（２）の結果を得たが、コアの高さや材料が異なる場合、同様の手法で好適な範囲を求めることができる。
なお、入力部の幅をＷａ（ｎｍ）、幅広部の導波路幅をＷｂ（ｎｍ）、突出部の幅をＷｃ（ｎｍ）と定義するとき、これらを図５のパラメータと対応させると、次のとおりである。
【００６０】
Ｗａ＝Ｗ１、
Ｗｂ＝Ｗ２＋Ｗ３×２＝ｇａｐ＋（Ｗ１＋Ｗ３）×２、
Ｗｃ＝Ｗ３＝（Ｗｂ−（Ｗａ×２＋ｇａｐ））／２
【００６１】
図２７に、本実施例の高次モード変換合波素子の過剰損失の波長依存性を示す。図には製造誤差による影響下での波長依存性も示している。この製造誤差は、本実施例の高次モード変換合波素子を成す全ての導波路の導波路幅が、設計値よりも一律に「＋２５ｎｍ」または「−２５ｎｍ」変化した場合を想定している。図２７の「製造誤差なし」の計算に用いたパラメータは、Ｗ１＝６００ｎｍ、ｇａｐ＝３００ｎｍ、Ｗ３＝１０３ｎｍであり、コアの高さは２２０ｎｍである。図２７の「＋２５ｎｍ」や「−２５ｎｍ」のように、製造誤差を考慮しても、帯域幅が２００ｎｍの広い波長帯域で、約０．２ｄＢ以下の低い過剰損失を持つことが分かる。
【符号の説明】
【００６２】
１０…高次モード変換合波素子、１１，１２…入力部、１３…モード変換部（幅広部）、１４…テーパ部、１５…出力部、１７ａ，１７ｂ…曲げ導波路、４０…高次モードスプリッタ、５０，５１…高次偏波変換素子、６０…偏波ビームスプリッタ、７０，８０，９０…ＤＰ−ＱＰＳＫ変調器、７１，７２，８１，８２，９１，９２…ＱＰＳＫ変調器、７１ａ，７１ｂ，７２ａ，７２ｂ，８１ａ，８１ｂ，８２ａ，８２ｂ，９１ａ，９１ｂ，９２ａ，９２ｂ…ＭＺ干渉計、７３，８３，９４，９５…位相調整部。
【図１】
2015079053.tif 000005
【図２】
2015079053.tif 000006
【図３】
2015079053.tif 000007
【図５】
2015079053.tif 000008
【図７】
2015079053.tif 000009
【図１２】
2015079053.tif 000010
【図１４】
2015079053.tif 000011
【図１５】
2015079053.tif 000012
【図１６】
2015079053.tif 000013
【図１７】
2015079053.tif 000014
【図１８】
2015079053.tif 000015
【図１９】
2015079053.tif 000016
【図２０】
2015079053.tif 000017
【図２１】
2015079053.tif 000018
【図２２】
2015079053.tif 000019
【図２３】
2015079053.tif 000020
【図２４】
2015079053.tif 000021
【図２５】
2015079053.tif 000022
【図２６】
2015079053.tif 000023
【図２７】
2015079053.tif 000024
【図４】
2015079053.tif 000025
【図６】
2015079053.tif 000026
【図８】
2015079053.tif 000027
【図９】
2015079053.tif 000028
【図１０】
2015079053.tif 000029
【図１１】
2015079053.tif 000030
【図１３】
2015079053.tif 000031
【手続補正書】
【提出日】平成26年10月9日(2014.10.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板型光導波路素子であって、
一定間隔を持つとともに同じ幅を持ち、互いに平行で、断面が矩形状の導波路である、二つの入力部と、
前記二つの入力部に接続された、直線導波路である幅広部と、
前記幅広部の後段に接続され、徐々に幅が狭くなるテーパ状の、少なくとも高次ＴＥモードが伝搬するマルチモード導波路であるテーパ部と、
前記テーパ部の後段に接続された、断面が矩形状の、少なくとも高次ＴＥモードが伝搬するマルチモード導波路である出力部とから成り、
前記テーパ部により、導波路幅を、前記幅広部の幅から前記出力部の幅に変換し、且つ、前記テーパ部と前記出力部がモード変換に寄与することなく、前記二つの入力部に入力した基本ＴＥモードを前記出力部から高次ＴＥモードとして出力することが可能な高次モード変換合波素子を備え、
前記二つの入力部の前記一定間隔をｇａｐ（ｎｍ）、前記二つの入力部の前記同じ幅をＷａ（ｎｍ）、前記幅広部の導波路幅をＷｂ（ｎｍ）とそれぞれ定義するとき、Ｗｂ＞Ｗａ×２＋ｇａｐを満たし、前記二つの入力部の幅方向の中心が前記幅広部の幅方向の中心と一致することを特徴とする、基板型光導波路素子。
【請求項２】
前記二つの入力部の一方または両方の前段に曲げ導波路が接続されることで、徐々に二つの入力部を近づける構造を持つことを特徴とする請求項１に記載の基板型光導波路素子。
【請求項３】
前記二つの入力部の前段に、導波路の幅を変更するテーパ状導波路を備えることを特徴とする請求項１または２に記載の基板型光導波路素子。
【請求項４】
前記出力部の後段に、導波路の幅を変更するテーパ状導波路を備えることを特徴とする請求項１〜３のいずれか１項に記載の基板型光導波路素子。
【請求項５】
前記出力部の後段に、高次ＴＥモードを抜き出す高次モードスプリッタを備えることを特徴とする請求項１〜４のいずれか１項に記載の基板型光導波路素子。
【請求項６】
前記高次モードスプリッタの後段に、高次ＴＥモードを基本ＴＭモードに変換する高次偏波変換素子を備えることを特徴とする請求項５に記載の基板型光導波路素子。
【請求項７】
請求項６に記載の基板型光導波路素子を備えることを特徴とするＤＰ−ＱＰＳＫ変調器。
【請求項８】
前記出力部の後段に、高次ＴＥモードを基本ＴＭモードに変換する高次偏波変換素子を備えることを特徴とする請求項１〜４のいずれか１項に記載の基板型光導波路素子。
【請求項９】
前記高次偏波変換素子の後段に、基本ＴＭモードを抜き出す偏波ビームスプリッタを備えることを特徴とする請求項８に記載の基板型光導波路素子。
【請求項１０】
請求項９に記載の基板型光導波路素子を備えることを特徴とするＤＰ−ＱＰＳＫ変調器。
【請求項１１】
前記高次モード変換合波素子を構成する導波路は、コアを囲むクラッドが同一の材料から成ることを特徴とする請求項１〜６、８、９のいずれか１項に記載の基板型光導波路素子。
【請求項１２】
前記高次モード変換合波素子を構成する導波路は、コアを囲むクラッドが同一の材料から成ることを特徴とする請求項７または１０に記載のＤＰ−ＱＰＳＫ変調器。
【請求項１３】
前記高次モード変換合波素子を構成する導波路において、コアの高さは２２０ｎｍであり、コアはＳｉから成り、クラッドはＳｉＯ２から成り、前記Ｗａ（ｎｍ）および前記ｇａｐ（ｎｍ）がそれぞれ、４００≦Ｗａ≦８００かつ１００≦ｇａｐ≦５００を満たし、
Ｗｃ（ｎｍ）およびＷｄ（ｎｍ）を、それぞれ、Ｗｃ＝（Ｗｂ−（Ｗａ×２＋ｇａｐ））／２、Ｗｄ＝（−０．０００００００００８３５０８６２×ｇａｐ２−０．００００００４３６９８６×ｇａｐ＋０．０００８６３１５１５６２５）×Ｗａ２＋（０．０００００１６６５２００２７３７×ｇａｐ２＋０．０００２０８００４５７８×ｇａｐ−１．２６７２９５７６８８３７５）×Ｗａ＋（−０．０００６９４２５９４６２０４×ｇａｐ２＋０．６７０２３３７５９４９６５０４×ｇａｐ＋４６２．９９４４５８２３６２４９）と定義するとき、０＜Ｗｃ＜Ｗｄを満たすことを特徴とする請求項１１の基板型光導波路素子。
【請求項１４】
前記高次モード変換合波素子を構成する導波路において、コアの高さは２２０ｎｍであり、コアはＳｉから成り、クラッドはＳｉＯ２から成り、前記Ｗａ（ｎｍ）および前記ｇａｐ（ｎｍ）がそれぞれ、４００≦Ｗａ≦８００かつ１００≦ｇａｐ≦５００を満たし、
Ｗｃ（ｎｍ）およびＷｄ（ｎｍ）を、それぞれ、Ｗｃ＝（Ｗｂ−（Ｗａ×２＋ｇａｐ））／２、Ｗｄ＝（−０．０００００００００８３５０８６２×ｇａｐ２−０．００００００４３６９８６×ｇａｐ＋０．０００８６３１５１５６２５）×Ｗａ２＋（０．０００００１６６５２００２７３７×ｇａｐ２＋０．０００２０８００４５７８×ｇａｐ−１．２６７２９５７６８８３７５）×Ｗａ＋（−０．０００６９４２５９４６２０４×ｇａｐ２＋０．６７０２３３７５９４９６５０４×ｇａｐ＋４６２．９９４４５８２３６２４９）と定義するとき、０＜Ｗｃ＜Ｗｄを満たすことを特徴とする請求項１２に記載のＤＰ−ＱＰＳＫ変調器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
前記課題を解決するため、本発明は、基板型光導波路素子であって、一定間隔を持つとともに同じ幅を持ち、互いに平行で、断面が矩形状の導波路である、二つの入力部と、前記二つの入力部に接続された、直線導波路である幅広部と、前記幅広部の後段に接続され、徐々に幅が狭くなるテーパ状の、少なくとも高次ＴＥモードが伝搬するマルチモード導波路であるテーパ部と、前記テーパ部の後段に接続された、断面が矩形状の、少なくとも高次ＴＥモードが伝搬するマルチモード導波路である出力部とから成り、前記テーパ部により、導波路幅を、前記幅広部の幅から前記出力部の幅に変換し、且つ、前記テーパ部と前記出力部がモード変換に寄与することなく、前記二つの入力部に入力した基本ＴＥモードを前記出力部から高次ＴＥモードとして出力することが可能な高次モード変換合波素子を備え、前記二つの入力部の前記一定間隔をｇａｐ（ｎｍ）、前記二つの入力部の前記同じ幅をＷａ（ｎｍ）、前記幅広部の導波路幅をＷｂ（ｎｍ）とそれぞれ定義するとき、Ｗｂ＞Ｗａ×２＋ｇａｐを満たし、前記二つの入力部の幅方向の中心が前記幅広部の幅方向の中心と一致することを特徴とする、基板型光導波路素子を提供する。