(57)【要約】【課題】予測していなかった電流の経路を生成しない構造を有する半導体光集積素子を提供する。【解決手段】半絶縁性半導体基板１３の第１領域１３ａの第１面１２ｃに沿ってｎ型半導体層３１が多モード干渉器１５の端部から延出するので、ｎ型半導体層３１と第１導電層２１との間には半絶縁性半導体基板１３が位置する。発明者らの検討・解析によれば、単位面積当たりでは非常に僅かな基板リーク電流が流れる。多モード干渉器１５及び受光素子１７のためのｎ型半導体層が半絶縁性半導体基板の主面を大きく覆うとき、半絶縁性半導体基板１３のサイズが大きいが故に、結果的に基板リーク電流がフォトダイオードの暗電流程度にまで多くなる。第１導電層２１を第１領域１３ａの第２面上に設けると共に、第１導電層２１から隔置するように第２導電層２３を第２領域１３ｂの第２面１３ｄ上に設ける。【選択図】図１
2015172618.tif 000002
【特許請求の範囲】
【請求項１】
半導体光集積素子であって、
第１軸の方向に配列された第１領域及び第２領域を含むと共に第１面及び第２面を有する半絶縁性半導体基板と、
前記半絶縁性半導体基板の前記第１領域の前記第１面上に設けられ、入力光導波路及び出力光導波路を含む多モード干渉器と、
前記多モード干渉器の前記出力光導波路に突き当て接合構造を介して光学的に結合され、前記半絶縁性半導体基板の前記第２領域の前記第１面上に設けられた複数の受光素子と、
前記半絶縁性半導体基板の前記第２領域上に設けられたキャパシタ素子と、
前記半絶縁性半導体基板の前記第１領域の前記第２面上に設けられた第１導電層と、
前記半絶縁性半導体基板の前記第２領域の前記第２面上に設けられ前記第１導電層から隔置された第２導電層と、
前記半絶縁性半導体基板の前記第２領域上において前記第１面から前記第２面に到達する一又は複数の貫通孔に設けられ前記第２導電層への接続のための導電体と、
を備え、
前記半絶縁性半導体基板の前記第１面は前記第２面の反対側に有り、
前記キャパシタ素子は、前記受光素子に電気的に接続された第１電極と前記第２導電層に電気的に接続された第２電極とを含み、
前記多モード干渉器は、ｎ型半導体層を備える第１クラッド半導体層、コア半導体層及び第２クラッド半導体層を含み、前記第１クラッド半導体層、前記コア半導体層及び前記第２クラッド半導体層は、前記半絶縁性半導体基板の前記第１領域の前記第１面上において前記第１面の法線方向に順に配列され、
前記ｎ型半導体層は、前記多モード干渉器の両側に前記半絶縁性半導体基板の前記第１領域の前記第１面に沿って延出する、半導体光集積素子。
【請求項２】
前記受光素子は、カソード半導体層、受光層及びアノード半導体層を含み、前記カソード半導体層、前記受光層及び前記アノード半導体層は、前記半絶縁性半導体基板の前記第２領域の前記第１面上において前記第１面の法線方向に順に配列されて、導波路型フォトダイオードを構成し、
前記カソード半導体層は前記ｎ型半導体層を含む、請求項１に記載された半導体光集積素子。
【請求項３】
前記ｎ型半導体層は、前記半絶縁性半導体基板の前記第１領域の前記第１面上において前記半絶縁性半導体基板の前記第１面のエッジに到達している、請求項１又は請求項２に記載された半導体光集積素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光集積素子に関する。
【背景技術】
【０００２】
特許文献１は光受信回路を開示する。光受信回路は、受光素子に接続されたトランスインピーダンスアンプ（ＴＩＡ）チップと、光受信回路の上面に形成されたグランドバッドとを備える。このグランドバッドは、ボンディングワイヤを介して、ＰＤサブマウント１０の上面に形成された別のグランドバッドに接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−５０１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、光通信のための受光素子は、半絶縁性ＩｎＰ基板上に光処理素子とモノリシックに集積されている。光処理素子は、例えば多モード干渉器を含み、多モード干渉器は、位相変調された外部光信号の位相差を光強度に変換して、信号シンボルに係る複数の光信号を生成する。受光素子は、光処理素子からの光信号を受けて、個々の光信号から変換された電気信号を生成する。受光素子のフォトダイオードはｐｎ接合のための半導体層構造を含み、また、キャリア伝搬のためにこの半導体層構造に導電性を付与する。多モード干渉器は、光伝搬のための光導波路のための半導体層構造を含み、また電気印加を行うことなくキャリア伝搬を介さずに動作する。フォトダイオード及び多モード干渉器は共に、半絶縁性半導体基板上にモノリシックに集積されているけれども、フォトダイオードのために半導体層構造は、多モード干渉器のための半導体層構造と異なる。このような互いに異なる半導体層構造を光学的な結合を達成するために、突き当て接合構造が採用される。突き当て接合構造を形成するためには、２種類の半導体層構造のための２回のエピタキシャル成長を選択成長により行う。突き当て接合構造において良好な光結合を達成可能にするような選択エピタキシャル成長は、大きな負担である。個々の半導体層構造は、光波長、受光特性等により規定される特性を有する半導体層を備えるので、選択エピタキシャル成長の負担を軽減するために、半導体層構造の高さを小さくすることにも限界がある。このため、フォトダイオードのために半導体層構造に用いられる導電性を付与した半導体層を、電気印加を行わない多モード干渉器のための半導体層構造の一部に適用して、選択エピタキシャル成長の際の成長エピ厚を低減する。成長エピ厚の低減は、選択エピタキシャル成長の負担の軽減に有効である。このような複数回の選択エピタキシャル成長を含む製造工程を用いて、半絶縁性半導体基板上に半導体光集積素子を形成する。
【０００５】
発明者らの半導体光集積素子では、良子な受光特性のために、半導体光集積素子内の複数のフォトダイオード毎にキャパシタ素子の一電極を接続する。この半導体光集積素子では、該キャパシタ素子を半絶縁性半導体基板に搭載すると共に、該キャパシタ素子の他電極を半絶縁性半導体基板の貫通ビアを介して半絶縁性半導体基板の裏面上の裏面電極に接続して、フォトダイオードの受光特性向上・動作安定を達成している。
【０００６】
上記の半導体光集積素子において、フォトダイオードの信号出力用のパッド電極と裏面電極との間に予測していなかった電流が観察された。この電流の振る舞いは、フォトダイオードの暗電流が多い電気的特性に類似している。本発明の一側面は、予測していなかった電流に係る検討・解析を行う過程において為されたものであり、予測していなかった電流の経路を生成しない構造を有する半導体光集積素子を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る半導体光集積素子は、第１軸の方向に配列された第１領域及び第２領域を含むと共に第１面及び第２面を有する半絶縁性半導体基板と、前記半絶縁性半導体基板の前記第１領域の前記第１面上に設けられ、入力光導波路及び出力光導波路を含む多モード干渉器と、前記多モード干渉器の前記出力光導波路に突き当て接合構造を介して光学的に結合され、前記半絶縁性半導体基板の前記第２領域の前記第１面上に設けられた複数の受光素子と、前記半絶縁性半導体基板の前記第２領域上に設けられたキャパシタ素子と、前記半絶縁性半導体基板の前記第１領域の前記第２面上に設けられた第１導電層と、前記半絶縁性半導体基板の前記第２領域の前記第２面上に設けられ前記第１導電層から隔置された第２導電層と、前記半絶縁性半導体基板の前記第２領域上において前記第１面から前記第２面に到達する一又は複数の貫通孔に設けられ前記第２導電層への接続のための導電体とを備え、前記半絶縁性半導体基板の前記第１面は前記第２面の反対側に有り、前記キャパシタ素子は、前記受光素子に電気的に接続された第１電極と前記第２導電層に電気的に接続された第２電極とを含み、前記多モード干渉器は、ｎ型半導体層を備える第１クラッド半導体層、コア半導体層及び第２クラッド半導体層を含み、前記第１クラッド半導体層、前記コア半導体層及び前記第２クラッド半導体層は、前記半絶縁性半導体基板の前記第１領域の前記第１面上において前記第１面の法線方向に順に配列され、前記ｎ型半導体層は、前記多モード干渉器の両側に前記半絶縁性半導体基板の前記第１領域の前記第１面に沿って延出する。
【０００８】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【０００９】
以上説明したように、本発明の一側面によれば、予測していなかった電流の経路を生成しない構造を有する半導体光集積素子が提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、本実施の形態に係る半導体光集積素子を模式的に示す図面である。
【図２】図２は、本実施の形態に係る光学装置を模式的に示す図面である。
【図３】図３は、本実施の形態に係る光学装置内の半導体光集積素子と信号処理半導体素子との電気接続を模式的に示す拡大図である。
【図４】図４は、本実施の形態に係る光学装置の電気素子及び電気接続を示す図面である。
【図５】図５は、図３に示されたＶ−Ｖ線に沿った断面を示す図面である。
【図６】図６は、図３に示されたＶＩ−ＶＩ線に沿った断面を示す図面である。
【図７】図７は、図３に示されたＶＩＩ−ＶＩＩ線に沿った断面を示す図面である。
【図８】図８は、貫通項及び導電体とキャパシタとの接続を示す図面である。
【図９】図９は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。
【図１０】図１０は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。
【図１１】図１１は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。
【図１２】図１２は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。
【図１３】図１３は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。
【図１４】図１４は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。
【図１５】図１５は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。
【図１６】図１６は、裏面導電層の分離の有無によるデバイスで測定された基板リーク電流の温度依存性を示す図面である。
【発明を実施するための形態】
【００１１】
引き続き本発明のいくつかの実施の形態を説明する。
【００１２】
一形態に係る半導体光集積素子は、（ａ）第１軸の方向に配列された第１領域及び第２領域を含むと共に、第１面及び第２面を有する半絶縁性半導体基板と、（ｂ）前記半絶縁性半導体基板の前記第１領域の前記第１面上に設けられ、入力光導波路及び出力光導波路を含む多モード干渉器と、（ｃ）前記多モード干渉器の前記出力光導波路に突き当て接合構造を介して光学的に結合され、前記半絶縁性半導体基板の前記第２領域の前記第１面上に設けられた複数の受光素子と、（ｄ）前記半絶縁性半導体基板の前記第２領域上に設けられたキャパシタ素子と、（ｅ）前記半絶縁性半導体基板の前記第１領域の前記第２面上に設けられた第１導電層と、（ｆ）前記半絶縁性半導体基板の前記第２領域の前記第２面上に設けられ前記第１導電層から隔置された第２導電層と、（ｇ）前記半絶縁性半導体基板の前記第２領域上において前記第１面から前記第２面に到達する一又は複数の貫通孔に設けられ前記第２導電層への接続のための導電体とを備える。前記半絶縁性半導体基板の前記第１面は前記第２面の反対側に有り、前記キャパシタ素子は、前記受光素子に電気的に接続された第１電極と前記第２導電層に電気的に接続された第２電極とを含み、前記多モード干渉器は、ｎ型半導体層を備える第１クラッド半導体層、コア半導体層及び第２クラッド半導体層を含み、前記第１クラッド半導体層、前記コア半導体層及び前記第２クラッド半導体層は、前記半絶縁性半導体基板の前記第１領域の前記第１面上において前記第１面の法線方向に順に配列され、前記ｎ型半導体層は、前記多モード干渉器の両側に前記半絶縁性半導体基板の前記第１領域の前記第１面に沿って延出する。
【００１３】
この半導体光集積素子によれば、ｎ型半導体層が半絶縁性半導体基板の第１領域の第１面に沿って多モード干渉器の端部から延出するので、このｎ型半導体層と第１導電層との間には半絶縁性半導体基板が位置する。半絶縁性半導体基板は、大きな電気抵抗を有するので、実質的な電流を流さないと考えられてきた。また、これまで半絶縁性半導体基板は、良好な高周波特性を示すことを求められる半導体素子に適用されてきた。このような背景の下に、発明者らは半導体光集積素子のエピタキシャル成長のために成長用基板として半絶縁性半導体基板を用いた。
【００１４】
ところが、発明者らの検討・解析によれば、半絶縁性半導体基板の主面上のｎ型半導体層と半絶縁性半導体基板の裏面上の導電層との間の半絶縁性半導体基板に単位面積当たりでは非常に僅かな電流（「基板リーク電流」として参照する）が流れる。ｎ型半導体層が半絶縁性半導体基板の第１領域の第１面を覆うように設けられるとき、半導体光集積素子のための半絶縁性半導体基板のサイズが大きいが故に、結果として、基板リーク電流が、フォトダイオードの暗電流程度の大きさ或いはこれを越える大きな値にまで多くなっていた。
【００１５】
この電流は、半絶縁性半導体基板のサイズ及び半絶縁性半導体基板の比抵抗に依存する。半絶縁性半導体基板のサイズは半導体光集積素子の集積素子により規定され、また半絶縁性半導体基板の比抵抗は半絶縁性半導体基板に添加されるドーパント量により規定される。これらは共に、半導体光集積素子の設計・作製の過程で発明者らが自由に規定できるものではない。そこで、第１導電層を半絶縁性半導体基板の第１領域の第２面上に設けると共に、第１導電層から隔置するように第２導電層を半絶縁性半導体基板の第２領域の第２面上に設ける。第１導電層及び第２導電層は、共に半絶縁性半導体基板の第２領域の第２面に設けられ、また、半絶縁性半導体基板は、半絶縁性半導体基板の第１領域の第１面を覆うように設けられたｎ型半導体層と半絶縁性半導体基板の裏面上の導電層との間において非常に僅かであるが単位面積当たり電流を流す比抵抗を相変わらず有するけれども、導電層の隔置により、第２導電層に流れ込む基板リーク電流が流れる半絶縁性の領域を小さくできる。
【００１６】
一形態に係る半導体光集積素子では、前記受光素子は、カソード半導体層、受光層及びアノード半導体層を含み、前記カソード半導体層、前記受光層及び前記アノード半導体層は、前記半絶縁性半導体基板の前記第２領域の前記第１面上において前記第１面の法線方向に順に配列されて、導波路型フォトダイオードを構成し、前記カソード半導体層は前記ｎ型半導体層を含むことができる。
【００１７】
この半導体光集積素子によれば、受光素子は、導波路型フォトダイオードとして半絶縁性半導体基板上に設けられて、導波路型フォトダイオードは、多モード干渉器の前記出力光導波路が該導波路型フォトダイオードに突き当て接合構造を介して光学的に結合されることを容易にする。
【００１８】
一形態に係る半導体光集積素子では、前記ｎ型半導体層は、前記半絶縁性半導体基板の前記第１領域の前記第１面上において前記半絶縁性半導体基板の前記第１面のエッジに到達していることができる。
【００１９】
この半導体光集積素子によれば、ｎ型半導体層は、該ｎ型半導体層が半絶縁性半導体基板の第１面のエッジに到達するように、半絶縁性半導体基板の第１領域の第１面上に設けられるとき、多モード干渉器の出力光導波路と受光素子との光学的結合のために突き当て接合構造を形成することが容易になる。
【００２０】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、半導体光集積素子、半導体光集積素子を製造する方法、半導体光集積素子を含む光学装置、及び光学装置を製造する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２１】
図１は、本実施の形態に係る半導体光集積素子を模式的に示す図面である。図１では、半導体光集積素子は、その両面を示されるように描かれている。
【００２２】
半導体光集積素子１１は、半絶縁性半導体基板１３と、多モード干渉器１５と、受光素子１７と、キャパシタ素子１９と、第１導電層２１と、第２導電層２３と、導電体２５とを備える。半絶縁性半導体基板１３は、第１領域１３ａ及び第２領域１３ｂを含み、第１領域１３ａ及び第２領域１３ｂは第１軸Ａｘ１の方向に配列されている。半絶縁性半導体基板１３は、第１軸Ａｘ１に交差する第２軸Ａｘ２に直交する基準面に沿って延在する。また、半絶縁性半導体基板１３は第１面１３ｃ及び第２面１３ｄを有する。第１面１３ｃ及び第２面１３ｄは、それぞれ、第２軸Ａｘ２に直交する第１及び第２基準面に沿って延在する。第１面１３ｃは第２面１３ｄの反対側にある。
【００２３】
第１導電層２１は、半絶縁性半導体基板１３の第１領域１３ａの第２面１３ｄ上に設けられる。第２導電層２３は、半絶縁性半導体基板１３の第２領域１３ｂの第２面１３ｄ上に設けられる。第１導電層２１及び第２導電層２３は、互いに隔置されており、このために第１導電層２１及び第２導電層２３の一方は他方から間隔ＤＩＳをおいて配置されている。本実施例では、多モード干渉器１５を搭載する第１領域１３ａは、受光素子１７、キャパシタ素子１９及び貫通ビア（導電体２５及び貫通孔２７）を搭載する第２領域１３ｂより大きなデバイス面積を有する。第１導電層２１と半絶縁性半導体基板１３の第２面１３ｄとの接合エリアの面積は、第２導電層２３と半絶縁性半導体基板１３の第２面１３ｄとの接合エリアの面積より大きい。半絶縁性半導体基板１３は、その比抵抗の値が１×１０７Ωｃｍ以上である半導体基板であり、半絶縁性半導体基板１３として例えば鉄ドープＩｎＰ基板等を使用できる。鉄ドープＩｎＰ基板は、例えば１×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下の鉄濃度を有する。
【００２４】
多モード干渉器１５は、半絶縁性半導体基板１３の第１領域１３ａの第１面１３ｃ上に設けられ、複数の出力光導波路１５ａ、１５ｂ、１５ｃ、１５ｄ及び複数の入力光導波路１５ｅ、１５ｆを含む。本実施例では、多モード干渉器１５はコヒーレント光通信のための復調を行う。このために、半導体光集積素子１１は第１光ポート１４ａ及び第２光ポート１４ｂを有する。例えば、第１光ポート１４ａは、光外部信号として、多値（例えば４値）の伝送データを位相として含むコヒーレント光通信のための信号光を外部から受けると共に、第２光ポート１４ｂは、光外部信号を復調するための光参照信号を外部から受ける。第１光ポート１４ａからの信号は、入力光導波路１５ｅを介して多モード干渉器１５の第１ポートに提供され、また第２光ポート１４ｂからの信号は、光参照信号光として、入力光導波路１５ｆを介して多モード干渉器１５の第２ポートに提供される。これら２つ経路からの外部信号光及び参照信号光が多モード干渉器１５において干渉する。多モード干渉器１５は、伝送データを示す位相に対応する光強度を有するように複数の光信号成分を干渉により生成して該光信号成分を出力光導波路１５ａ、１５ｂ、１５ｃ、１５ｄに提供するように構成される。本実施例では、多モード干渉器１５は、２×４多モード干渉素子２９ａ及び２×２多モード干渉素子２９ｂを含むことができる。受光素子１７は、半絶縁性半導体基板１３の第２領域１３ｂの第１面１３ｃ上に設けられる。受光素子１７は、多モード干渉器１５に光学的に結合される。受光素子１７は、多モード干渉器１５の出力光導波路からの光信号成分を受けて、個々の光信号成分から電気信号を生成する。本実施例では、受光素子１７は導波路型のフォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄを含むことができる。これらのフォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄは、それぞれ、多モード干渉器１５の出力光導波路１５ａ、１５ｂ、１５ｃ、１５ｄに光学的に結合されている。フォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄは、それぞれ、多モード干渉器１５の出力光導波路１５ａ、１５ｂ、１５ｃ、１５ｄに突き当て接合構造を介して光学的に接続される。キャパシタ素子１９は、半絶縁性半導体基板１３の第２領域１３ｂの第１面１３ｃ上に設けられる。
【００２５】
キャパシタ素子１９は、受光素子１７の一端に電気的に接続されて、受光素子１７の動作の安定性向上に寄与する。本実施例では、キャパシタ素子１９は、平行平板型のキャパシタ１９ａ、１９ｂ、１９ｃ、１９ｄを含む。平行平板型のキャパシタ１９ａ、１９ｂ、１９ｃ、１９ｄは、それぞれ、フォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄに電気的に接続された第１電極を含み、また第２導電層２３に電気的に接続された第２電極を更に含む。各キャパシタの第１電極及び第２電極は、半絶縁性半導体基板１３の第２領域１３ｂの第１面１３ｃ上に設けられる。第２導電層２３が半絶縁性半導体基板１３の第２面１３ｄ上に設けられるので、キャパシタ１９ａ、１９ｂ、１９ｃ、１９ｄの平行平板型用の第２電極は、半絶縁性半導体基板１３の第１面１３ｃから第２面１３ｄに到達する一又は複数の貫通孔２７に設けられ導電体２５を介して第２導電層２３に電気的に接続される。本実施例では、フォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄのカソード電極は、個々のフォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄ毎に設けられた貫通孔２７及び導電体２５を介して第２導電層２３に電気的に接続される。導電体２５は貫通孔２７の側面に接触を成す。このような接続（貫通孔２７内の導電体２５を用いる接続）は、フォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄの受光特性の向上に寄与する。半絶縁性半導体基板１３の厚さは８０μｍ〜１５０μｍであることができる。貫通孔２７のサイズは、直径として２０μｍ〜１００μｍであることができる。
【００２６】
例示的な半導体積層として、多モード干渉器１５は、ｎ型半導体層３１を備える第１クラッド半導体層３３、コア半導体層３５及び第２クラッド半導体層３７を含むことができる。第１クラッド半導体層３３、コア半導体層３５及び第２クラッド半導体層３７は、半絶縁性半導体基板１３の第１領域１３ａの第１面１３ｃ上において第１面１３ｃの法線方向（第２軸Ａｘ２）に順に配列されて、導波路路用半導体積層３９を構成する。ｎ型半導体層３１は、多モード干渉器１５の両側に半絶縁性半導体基板１３の第１領域１３ａの第１面１３ｃに沿って延出する。ｎ型半導体層３１は、例えば５００〜２０００ｎｍの厚さを有することができ、ｎ型半導体層３１は、例えば１×１０１７〜１×１０１９ｃｍ−３のｎ型ドーパント濃度を有することができる。
【００２７】
この半導体光集積素子１１によれば、半絶縁性半導体基板１３の第１領域１３ａの第１面１２ｃに沿ってｎ型半導体層３１が多モード干渉器１５の端部から延出するので、このｎ型半導体層３１と第１導電層２１との間には半絶縁性半導体基板１３が位置する。半絶縁性半導体基板１３は、大きな電気抵抗を有するので、実質的な電流を流さないと考えられてきた。また、これまで半絶縁性半導体基板１３は、良好な高周波特性を示すことを求められる半導体素子に適用されてきた。このような背景の下に、発明者らは半導体光集積素子１１のエピタキシャル成長のために成長用基板として半絶縁性半導体基板１３を用いた。
【００２８】
ところが、半絶縁性半導体基板１３の主面上のｎ型半導体層３１と半絶縁性半導体基板１３の裏面上の第１導電層２１及び第２導電層２３との間の半絶縁性半導体基板１３には、発明者らの検討・解析によれば、単位面積当たりでは非常に僅かな電流（「基板リーク電流」として参照する）が流れる。しかしながら、多モード干渉器１５及び受光素子１７のためのｎ型半導体層が半絶縁性半導体基板１３の主面を覆うように設けられるとき、半導体光集積素子１１のための半絶縁性半導体基板１３のサイズが大きいが故に、結果として、基板リーク電流が、フォトダイオードの暗電流程度の大きさ或いはこれを越える大きさの値にまで多くなっていた。
【００２９】
この電流は、半絶縁性半導体基板１３のサイズ及び半絶縁性半導体基板１３の比抵抗により決定される。半絶縁性半導体基板１３のサイズは半導体光集積素子１１の集積素子により規定され、また半絶縁性半導体基板１３の比抵抗は半絶縁性半導体基板に添加されるドーパント量により規定される。これらは共に、半導体光集積素子１１の設計・作製の過程で発明者らが自由に規定できるものではない。そこで、第１導電層２１を半絶縁性半導体基板１３の第１領域１３ａの第２面上に設けると共に、第１導電層２１から隔置するように第２導電層２３を半絶縁性半導体基板１３の第２領域１３ｂの第２面１３ｄ上に設ける。第１導電層２１及び第２導電層２３は、共に半絶縁性半導体基板１３の第２面１３ｄに設けられ、また半絶縁性半導体基板１３の第１領域１３ａの第１面１３ｃを覆うように設けられたｎ型半導体層３１と半絶縁性半導体基板１３の第２面１３ｄ上の第１導電層２１の間の半絶縁性半導体基板１３は、非常に僅かであるが単位面積当たり電流を流す比抵抗を相変わらず有するけれども、互いに異なるサイズの２つの導電層の隔置により、小さいサイズの導電層（第２導電層２３）に流れ込む基板リーク電流の領域を非常に小さくできる。
【００３０】
半導体光集積素子１１は第１縁１１ａ及び第２縁１１ｂを有し、第１縁１１ａ及び第２縁１１ｂは第１軸Ａｘ１に交差する方向に延在する。本実施例では、半導体光集積素子１１の第１縁１１ａに沿って、フォトダイオード１７ａ、１７ｂ、１７ｃ、１７ｄが配列されている、また、第１縁１１ａに沿って、キャパシタ１９ａ、１９ｂ、１９ｃ、１９ｄも配列されている、さらに、第１縁１１ａに沿って、貫通孔２７及び導電体２５を含む貫通接続構造が配列されている。また、第２縁１１ｂには、第１光ポート１４ａ及び第２光ポート１４ｂが設けられている。第１縁１１ａは、第２縁１１ｂの反対側にある。半導体光集積素子１１は、第１軸Ａｘ１の方向に延在する第３縁１１ｃ及び第４縁１１ｄを有する。
【００３１】
例示的な半導体積層として、受光素子１７は、カソード半導体層４１、受光層４３、アノード半導体層４５及びコンタクト層４７を含むことができる。カソード半導体層４１、受光層４３、アノード半導体層４５及びコンタクト層４７は半絶縁性半導体基板１３の第２領域１３ｂの第１面１３ｃ上において第１面１３ｃの法線方向（第２軸Ａｘ２）に順に配列されて、受光素子用の半導体積層４９を構成する。半導体積層４９は導波路型フォトダイオードを構成する。カソード半導体層４１はｎ型半導体層３１を含む。この半導体光集積素子１１によれば、受光素子１７が導波路型フォトダイオードとして半絶縁性半導体基板１３上に設けられて、導波路型フォトダイオードは、多モード干渉器１５の出力光導波路１５ａ〜１５ｄが該導波路型フォトダイオードに突き当て接合構造を介して光学的に結合されることを容易にする。
【００３２】
半導体光集積素子１１では、ｎ型半導体層３１は半絶縁性半導体基板１３の第１領域１３ａの第１面１３ｃ上において半絶縁性半導体基板１３の第１面１３ｃのエッジに到達しており、本実施例では第１面１３ｃの全体を覆っている。
【００３３】
この半導体光集積素子１１によれば、ｎ型半導体層３１は、該ｎ型半導体層３１が半絶縁性半導体基板１３の第１面１３ｃのエッジに到達するように、半絶縁性半導体基板１３の第１領域１３ａの第１面１３ｃ上に全面にわたって設けられるとき、多モード干渉器１５の出力光導波路１５ａ〜１５ｄと受光素子１７との光学的結合のために突き当て接合構造を形成することが容易になる。
【００３４】
図２は、本実施の形態に係る光学装置を模式的に示す図面である。光学装置５１は、半導体光集積素子１１、信号処理半導体素子５３及び搭載基板５５を含む。光学装置５１では、搭載基板５５は半導体光集積素子１１及び信号処理半導体素子５３を搭載する。信号処理半導体素子５３は半導体光集積素子１１内の受光素子１７からの電気信号を処理する。本実施例では、半導体光集積素子１１及び信号処理半導体素子５３は、第１軸Ａｘ１の方向に搭載基板５５の主面５５ａ上に配列されている。
【００３５】
搭載基板５５の主面５５ａは、第１エリア５５ｂ、第２エリア５５ｃ及び第３エリア５５ｄを含み、第１エリア５５ｂ、第２エリア５５ｃ及び第３エリア５５ｄは第１軸Ａｘ１の方向に順に配列されている。第１エリア５５ｂ及び第２エリア５５ｃ上には半導体光集積素子１１が搭載され、第３エリア５５ｄには信号処理半導体素子５３が搭載される。搭載基板５５の第１エリア５５ｂは、半導体光集積素子１１の搭載のために電極層５７ｂを備え、搭載基板５５の第２エリア５５ｃは、半導体光集積素子１１の搭載のために電極層５７ｃを備え、搭載基板５５の第３エリア５５ｄは、信号処理半導体素子５３の搭載のために電極層５７ｄを備える。搭載基板５５の主面５５ａにおいて、電極層５７ｂは電極層５７ｃから隔置されており、電極層５７ｂ及び電極層５７ｃを互いに電気的に絶縁するために、電極層５７ｂと電極層５７ｃとの間にはギャップ５７ｅが設けられている。半導体光集積素子１１は、搭載基板５５の主面５５ａ上に導電性接着部材を介して接合されている。この接合の後においても、第１導電層２１及び第２導電層２３は、互いに電気的に接続されておらず、また導電性接着部材を介して互いに電気的に接続されておらず、さらに電極層５７ｂ、電極層５７ｃ及び導電性接着部材を介して互いに電気的に接続されていない。電極層５７ｃは電極層５７ｄから隔置されており、電極層５７ｃ及び電極層５７ｄを互いに電気的に絶縁するために、の半絶縁性半導体基板１３の第２面１３ｄにおいて電極層５７ｃと電極層５７ｄの間にギャップ５７ｆが設けられている。
【００３６】
図３は、本実施の形態に係る光学装置内の半導体光集積素子と信号処理半導体素子との接続を模式的に示す拡大図である。信号処理半導体素子５３は、半導体光集積素子１１のフォトダイオード１７ａのための増幅器５９ａを備え、さらに増幅器５９ｂ、５９ｃ、５９ｄを備える。増幅器５９ｂ、５９ｃ、５９ｄは、それぞれ、半導体光集積素子１１のフォトダイオード１７ｃ、１７ｃ、１７ｄのために準備されている。増幅器５９ａ〜５９ｄは、半導体光集積素子１１からの電気信号の処理、例えば増幅を行う。処理されるべき信号を受けために、半導体光集積素子１１は信号処理半導体素子５３に例えばボンディングワイヤ６１ａを介して接続される。半導体光集積素子１１にはボンディングワイヤ６１ｂを介してカソード電圧が供給される。信号処理半導体素子５３にはボンディングワイヤ６１ｃを介して、増幅器用の基準電圧が供給される。
【００３７】
図４の（ａ）部は、本実施の形態に係る光学装置５１の電気素子及び電気接続を示す図面である。抵抗Ｒｓｕｂは、半絶縁性半導体基板１３の等価的な電気抵抗を示し、例えば３×１０6Ω程度である。既に説明したように、半絶縁性半導体基板１３の第２面１３ｄ上には、第１導電層２１及び第２導電層２３が設けられている。半絶縁性半導体基板１３の第１面１３ｃ上には、多モード干渉器１５、受光素子１７及びキャパシタ素子１９が設けられている。キャパシタ素子１９の一端は、貫通孔２７内の導電体２５を介して第２導電層２３に接続されている。第２導電層２３は、抵抗Ｒｓｕｂに接続された第１導電層２１から電気的に分離されている。
【００３８】
図４の（ｂ）部を参照すると、別の光学装置が示される。この光学装置の半絶縁性半導体基板ＳＵＢに係る電気素子及び電気接続が示されている。抵抗Ｒｓｕｂは、半絶縁性半導体基板ＳＵＢの等価的な電気抵抗を示す。図４の（ａ）部に示される光学装置５１と同様に、半絶縁性半導体基板ＳＵＢの第１面上には、多モード干渉器ＭＭＩ、受光素子ＰＤ及びキャパシタＣＡＰが設けられている。しかしながら、半絶縁性半導体基板ＳＵＢの第２面上には、その全体は導電層ＣＮＤで覆われている。導電層ＣＮＤには、キャパシタＣＡＰの一端が、半絶縁性半導体基板ＳＵＢに設けられた貫通孔内の導電体を介して接続されている。導電層ＣＮＤは、抵抗Ｒｓｕｂに接続されている。これ故に、多モード干渉器ＭＭＩ及び受光素子ＰＤのｎ型半導体層から半絶縁性半導体基板ＳＵＢ（抵抗Ｒｓｕｂ）を介して導電層ＣＮＤに電流が流れる。
【００３９】
図５は、図３に示されたＶ−Ｖ線に沿った断面を示す図面である。図５を参照しながら、多モード干渉器１５を受光素子１７に接続する光導波路６５の構造を説明する。出力光導波路１５ａ〜１５ｄ及び入力光導波路１５ｅ、１５ｆには、例えば光導波路６５の構造を適用できる。光導波路６５は、ｎ型半導体層３１を含む第１クラッド半導体層、コア半導体層３５及び第２クラッド半導体層３７を含む。ｎ型半導体層３１は、半絶縁性半導体基板１３の主面を覆うように設けられる。コア半導体層３５は、ｎ型半導体層３１上に設けられる。第２クラッド半導体層３７は、コア半導体層３５上にけられる。コア半導体層３５の屈折率は、ｎ型半導体層３１及び第２クラッド半導体層３７の屈折率より大きい。
光導波路６５のための半導体積層の一例を示す。
ｎ型半導体層３１（第１クラッド半導体層）：ＳｉドープＩｎＰ。
コア半導体層３５：バンドギャップ波長１．０５μｍのＩｎＧａＡｓＰ。
第２クラッド半導体層３７：アンドープＩｎＰ。
光導波路６５は、メサ構造を有し、このメサ構造を規定する一対の側面６５ａ，６５ｂを有する。このメサ構造の一対の側面６５ａ，６５ｂ及び上面６５ｃを絶縁膜６７が覆う。絶縁膜６７（本実施例では絶縁層６７ａ、６７ｂ）は、メサ構造を保護する。絶縁層６７ａ、６７ｂは、例えばシリコン系無機化合物（シリコン窒化物、シリコン酸窒化物、シリコン酸化物用）を備えることができる。
【００４０】
メサ構造の一対の側面６５ａ，６５ｂから、ｎ型半導体層３１が延出して、本実施例では半絶縁性ＩｎＰ基板１３の第１領域１３ａの第１面１３ｃ上において半絶縁性半導体基板１３の第１面１３ｃのエッジに到達している。具体的には、ｎ型半導体層３１は、半絶縁性半導体基板１３の第１領域１３ａの第１面１３ｃ上において、第２縁１１ｂ、第３縁１１ｃ及び第４縁１１ｄに到達している。後の説明から理解されるように、ｎ型半導体層３１は、該ｎ型半導体層３１が半絶縁性半導体基板１３の第１面１３ｃのエッジ（半導体集積素子の縁）に到達するように、半絶縁性半導体基板１３の第１領域１３ａの第１面１３ｃ上に設けられるとき、多モード干渉器１５の光導波路６５と受光素子１７との光学的結合のために突き当て接合構造を形成することが容易になる。
【００４１】
図６は、図３に示されたＶＩ−ＶＩ線に沿った断面を示す図面である。図７は、図３に示されたＶＩＩ−ＶＩＩ線に沿った断面を示す図面である。図６を参照すると、受光素子１７及び光導波路６５の接続が示されている。図７を参照すると、受光素子１７及びキャパシタ素子１９の接続が示されている。受光素子１７は、カソード半導体層４１、受光層４３、アノード半導体層４５及びコンタクト層４７を含む。カソード半導体層４１はｎ型半導体層３１を含む。カソード半導体層４１、受光層４３、アノード半導体層４５及びコンタクト層４７は、半絶縁性ＩｎＰ基板１３の第２領域１３ｂの第１面１３ｃ上において第１面１３ｃの法線方向に順に配列されて、導波路型フォトダイオードを構成する。
受光素子１７のための半導体積層の一例を示す。
カソード半導体層４１（ｎ型半導体層３１）：Ｓｉドープのｎ型ＩｎＰ。
受光層４３：アンドープＩｎＧａＡｓ。
アノード半導体層４５：Ｚｎドープのｐ型ＩｎＰ。
コンタクト層４７：ＺｎドープＩｎＧａＡｓ。
この半導体光集積素子１１によれば、受光素子１７は、メサ形状の半導体積層を有する。受光素子１７は、導波路型フォトダイオードとして半絶縁性半導体基板１３上に設けられる。この導波路型フォトダイオードは、多モード干渉器１５の出力光導波路が該導波路型フォトダイオードに突当接合構造ＢＪを介して光学的に結合されることを容易にする。具体的に説明すると、半絶縁性半導体基板１３上に受光素子１７のための半導体積層を作製するために第１回目のエピタキシャル成長を行った後に、多モード干渉器１５のためのエリアにおいて、この半導体積層をエッチングにより加工して、受光層４３、アノード半導体層４５及びコンタクト層４７を除去する。この後に、多モード干渉器１５を構成する複数の半導体層（例えばコア半導体層３５及び第２クラッド半導体層３７）のために第２回目のエピタキシャル成長を行う。この成長において、多モード干渉器１５のための半導体積層は、下側クラッド層としてカソード半導体層４１のｎ型半導体層３１を含む。このｎ型半導体層３１が、光導波路６５、多モード干渉器１５及び受光素子１７によって兼用されるので、第２回目のエピタキシャル成長におけるエピ成長厚を小さくすることができる。この再成長におけるエピ成長厚が小さいので、第２回目のエピタキシャル成長における成長の容易性が高められる。
【００４２】
半導体光集積素子１１は、光導波路６５及び受光素子１７の一方を他方に接続するために、突き当て接合構造ＢＪを備える。この突当接合構造ＢＪは、受光素子１７のメサ構造６９の一端面６９ａに設けられている。図７に示されるように、メサ構造６９の他の端面６９ｂ、６９ｃ、６９ｄは埋込領域７１で埋め込まれている。
【００４３】
再び図６を参照すると、絶縁膜６７は、メサ構造６８の上面に設けられた開口を有する。この開口は、受光素子１７のメサ構造６９の上面に到達しており、開口を介してアノード電極７３ａがメサ構造６９のコンタクト層４７に接触を成す。アノード電極７３ａは、メサ構造６９の側面上の埋込領域７１を覆う絶縁膜６７に沿って延在して、パッド電極７５ａに接続される。アノード電極７３ａは、例えばＡｕＺｎ又はＰｔを備える。パッド電極７５ａは例えば金（Ａｕ）を備える。
【００４４】
図７においては、カソード半導体層４１（ｎ型半導体層３１）は、メサ構造６９の側面から延在して埋込領域７１の覆いから抜け出る。絶縁層６７ａが、抜け出たカソード半導体層４１（ｎ型半導体層３１）を接してこれを覆っており、またメサ構造６９の側面上の埋込領域７１を覆う絶縁膜６７から連続している。カソード半導体層４１（ｎ型半導体層３１）の絶縁層６７ａ上には、カソード電極７３ｂが設けられる。また、この絶縁層６７ａは、カソード半導体層４１（ｎ型半導体層３１）に到達する開口を有しており、この開口において、カソード電極７３ｂはカソード半導体層４１（ｎ型半導体層３１）に接触を成す。カソード電極７３ｂは例えばＡｕＧｅ若しくはＡｕＧｅＮｉを備える。カソード電極７３ｂはカソード半導体層４１（ｎ型半導体層３１）のエッジを横切って、半絶縁性半導体基板１３の第１面１３ｃ内のエリア上を延在する。このエリアにおいて、カソード電極７３ｂは、キャパシタ素子１９の下側電極７７ａに適用される。下側電極７７ａ上には絶縁層６７ｂが延在しており。また絶縁層６７ｂ上にはキャパシタ素子１９の上側電極７７ｂが設けられる。下側電極７７ａと上側電極７７ｂとの間には絶縁層６７ｂが設けられて、下側電極７７ａ、絶縁層６７ｂ及び上側電極７７ｂは平行平板型のキャパシタを構成する。上側電極７７ｂ及び下側電極７７ａは、例えばＴｉＷ／Ａｕ若しくはＴｉ／Ｐｔ／Ａｕといった金属積層構造を有する。本実施例では、より具体的には下側電極７７ａ、絶縁層６７ｂ及び上側電極７７ｂは、ＭＩＭ（金属−絶縁体−金属）構造を有する。キャパシタ素子１９の絶縁体は例えばSiON膜であることができる。キャパシタ素子１９は、受光素子１７に供給されるバイアス電圧を安定化させるために適用される。また、カソード電極７３ｂはカソード半導体層４１（ｎ型半導体層３１）のエッジを横切って、半絶縁性半導体基板１３の第１面１３ｃ内の別のエリア上を延在する。このエリアにおいて、カソード電極７３ｂは、絶縁層６７ｂに設けられて開口を介してパッド電極７５ｂに接触を成す。パッド電極７５ｂは絶縁膜６７上に位置する。
【００４５】
図８は、キャパシタと貫通ビア（貫通項及び導電体）との接続を示す図面である。キャパシタ素子１９の上側電極７７ｂに接続された配線導体７９は、キャパシタ素子１９の縁を横切って、半絶縁性半導体基板１３の第１面１３ｃ内のエリア上を延在する。このエリアには、貫通孔２７が設けられており、貫通孔２７は半絶縁性半導体基板１３の第１面１３ｃから第２面１３ｄへ到達する。貫通孔２７は導電体２５で満たされており、導電体２５は半絶縁性半導体基板１３の第２領域１３ｂの第２面１３ｄ上に設けられた第２導電層２３に接続される。本実施例では、第１導電層２１及び第２導電層２３を形成するために、シード層２３ａ及びメッキ層２３ｂを成長する。シード層２３ａは、配線導体７９の裏面、第２領域１３ｂの第２面１３ｄ及び貫通孔２７の側面を覆うように成長される。シード層２３ａは密着層又はバリア層を含む第１層を備える。第１層は半絶縁性半導体基板１３の第２面１３ｄの半絶縁性半導体と合金を形成する。また、シード層２３ａは、第１層上に設けられメッキ層と同じ材料の第２層を更に備えることができる。シード層２３ａ上には、金メッキといった方法でメッキ層２３ｂが成長される。シード層２３ａ及びメッキ層２３ｂの材料は、それぞれ、第１導電層２１のシード層２１ａ及びメッキ層２１ｂの材料と同じであることができる。このために、本実施例では、シード層２１ａ及びシード層２３ａのためのシード導電層を成長すると共に、このシード導電層上にメッキ層２１ｂ及びメッキ層２３ｂのためのメッキ層を成長して、金属積層を形成する。この後に、フォトリソグラフィ及びエッチングを用いて金属積層にパターン形成して、第１導電層２１及び第２導電層２３を形成する。次いで、基板裏面に、アイソレーション溝を第１導電層２１と第２導電層２３との間に形成して比較的大きな導電性を有する表層を除き、アイソレーション溝の底面に基板の半絶縁半導体を露出させる。
【００４６】
図９、図１０、図１１、図１２、図１３、図１４及び図１５は、半導体光集積素子を作製する方法における主要な工程を模式的に示す図面である。図９の（ａ）部に示されるように、半絶縁性ＩｎＰウエハ８１上に、フォトダイオード１７ａ〜１７ｄのための半導体層、具体的にはｎ型ＩｎＰ層８３ａ、ｎ型ＧａＩｎＡｓＰ層８３ｂ、ＩｎＧａＡｓ光吸収層８３ｃ、ｐ型ＧａＩｎＡｓＰ層８３ｄ、ｐ型ＩｎＰ層８３ｅ、ｐ型ＧａＩｎＡｓＰ層８３ｆ、及びｐ型ＩｎＧａＡｓ層８３ｇを含む半導体積層８３をエピタキシャルに成長する。ｎ型ＧａＩｎＡｓＰ層８３ｂ、ｐ型ＧａＩｎＡｓＰ層８３ｄ及びｐ型ＧａＩｎＡｓＰ層８３ｆはヘテロ接合緩和層として機能する。図９の（ｂ）部を参照すると、フォトリソグラフィを用いて形成された絶縁膜マスク８５が示される。絶縁膜マスク８５を用いたエッチングにより半導体積層８３を加工して、フォトダイオード１７ａ〜１７ｄの配列を形成するエリアにストライプ状にストライプメサ構造８４を形成する。ストライプメサ構造８４は、ｎ型ＧａＩｎＡｓＰ層８３ｂ、ＩｎＧａＡｓ光吸収層８３ｃ、ｐ型ＧａＩｎＡｓＰ層８３ｄ、ｐ型ＩｎＰ層８３ｅ、ｐ型ＧａＩｎＡｓＰ層８３ｆ、及びｐ型ＩｎＧａＡｓ層８３ｇを含み、ｎ型ＩｎＰ層８３ａはウエハ全面にわたって残される。この第１のエピ成長工程で成長されたｎ型ＩｎＰ層の一部又は全部をウエハ上に残したまま、第２のエピ成長工程において光導波コア層及び上部クラッド層を成長する。図９の（ｂ）部に示されるように、絶縁膜マスク８５を残して、光導波路６５のために半導体層、具体的には、ＩｎＧａＡｓＰ光導波コア層８７ａ及びアンドープＩｎＰクラッド層８７ｂを含む半導体積層８７をエピタキシャルに成長する。ここでは、下部クラッド層の一部又は全部は、フォトダイオード１７ａ〜１７ｄのための半導体層として成長されたカソード半導体層と兼用される。絶縁膜マスク８５を除去すると、これらの工程により、図９の（ｃ）部に示されるように、半絶縁性ＩｎＰウエハ８１上に、突き当て接合を含む半導体エピ積層８６が形成された。図９の（ａ）部及び図９の（ｂ）部は、図９の（ｃ）部に示された第１軸Ａｘ１の方向に沿って取られた断面を示す。
【００４７】
図１０の（ａ）部及び図１０の（ｂ）部に示されるように、フォトリソグラフィを用いて半導体エピ積層８６上にマスク８９ａを形成すると共に、このマスク８９ａを用いたエッチングにより半導体エピ積層８６を加工して、多モード干渉器１５のための、多モード干渉器１５に関連する光導波路６５、及びフォトダイオード１７ａ〜１７ｄのためのメサ構造を形成する。エッチングのためのマスク８９ａは、例えばＳｉＮを備える。マスク８９ａは、多モード干渉器１５のための光導波路、多モード干渉器１５に関連する光導波路６５、及びフォトダイオード１７ａ〜１７ｄのためのメサ構造を規定するパターンを有する。図１０の（ｃ）部は、エピ成長後における基板生産物を示す平面図であり、半導体光集積素子の一素子分のエリアを示す。図１０の（ａ）部は、図１０の（ｃ）部におけるＸａ−Ｘａ線に沿ってとられた断面を示し、図１０の（ｂ）部は、図１０の（ｃ）部におけるＸｂ−Ｘｂ線に沿ってとられた断面を示す。
【００４８】
次いで、エッチングのためのマスク８９ａを除去した後に、ｎ型ＩｎＰ層をエッチングして個々のフォトダイオードのカソードを分離する。図１１の（ａ）部及び図１１の（ｂ）部に示されるように、多モード干渉器１５に関連する光導波路６５及びフォトダイオード１７ａ〜１７ｄのためのメサ構造を覆うマスク８９ｂをフォトリソグラフィ及びエッチングにより形成すると共に、このマスク８９ｂを用いたエッチングによりｎ型ＩｎＰ層を加工する。マスク８９ｂは例えばＳｉＮを備える。製造工程のつながりに係る理解を容易にするために、図１１の（ａ）部及び図１１の（ｂ）部は、それぞれ、図１０の（ａ）部及び図１０の（ｂ）部に示された工程断面における進展を示している。エッチングによりｎ型ＩｎＰ層８３ａを除去したエリアには、ウエハの半絶縁性ＩｎＰが露出される。図１１の（ｃ）部は、エッチングのためのマスクを除去した後における基板生産物を示す平面図であり、半導体光集積素子の一素子分のエリアを示す。
【００４９】
引き続き、キャパシタの集積のための工程を説明する。図１２は、キャパシタ及び貫通ビアを設けるエリアにおける一連の作製工程の断面を示す。ｎ型ＩｎＰ層８３ａの分離を行った後に、図１２に示されるように、半絶縁性ＩｎＰウエハ８１上にキャパシタ素子１９を集積する。多モード干渉器１５に関連する光導波路６５及びフォトダイオード１７ａ〜１７ｄのためのメサ構造の形成、並びに分離されたｎ型ＩｎＰ層８３ａの形成の後に、図１２の（ａ）部に示されるように、半絶縁性ＩｎＰウエハ８１の全面に、シリコン系無機絶縁膜９１、例えばSiN膜を形成する。次いで、図１２の（ｂ）部に示されるように、キャパシタ１９ａ〜１９ｄのための下側電極９３を形成する。下側電極９３は例えばTi／Pt／Auを備える。必要な場合には、下側電極９３の形成に先だって、シリコン系無機絶縁膜９１に、フォトダイオード１７ａ〜１７ｄのｎ型ＩｎＰカソード層への電気接続のための開口を形成し、この後にフォトダイオード１７ａ〜１７ｄのためのカソード電極を形成することができる。下側電極９３の形成の後に、図１２の（ｃ）部に示されるように、半絶縁性ＩｎＰウエハ８１の全面に、別のシリコン系無機絶縁膜、例えばSiON膜、SiN膜を形成して、下側電極９３を別のシリコン系無機絶縁膜９５で覆う。図１２の（ｄ）部に示されるように、下側電極９３上の別のシリコン系無機絶縁膜９５に開口を形成する。この形成の後に、図１２の（ｅ）部に示されるように、キャパシタ１９ａ〜１９ｄのための上側電極９７ａ及び下側電極９３のための配線導体９７ｂを形成する。上側電極９７ａ及び配線導体９７ｂは例えばTiW／Pt／Auを備える。上側電極９７ａ及び配線導体９７ｂを形成した後に、貫通ビアにつながる金メッキ層９９ａ及び電極パッドのための金メッキ層９９ｂを形成する。必要な場合には、フォトダイオード１７ａ〜１７ｄのためのアノード電極を形成するために、フォトダイオード１７ａ〜１７ｄのためのメサ構造の上面上のシリコン系無機絶縁膜９１及び別のシリコン系無機絶縁膜９５に開口を形成する共に、この形成の後にアノード電極を形成する。例えば、上側電極９７ａのための開口形成及びアノード電極のための開口形成を同一の工程で行うようにすることができ、上側電極９７ａの形成及びアノード電極の形成を同一の工程で行うようにすることができる。
【００５０】
引き続き、半絶縁性ＩｎＰウエハ８１に貫通ビアを集積するための工程を説明する。図１３は、キャパシタ及び貫通ビアを設けるエリアにおける一連の作製工程の断面を示す。図１２を参照しながら説明された工程の進展が理解されるように、図１３は、図１２において示された断面に対応する断面を示す。図１３に示されるように、貫通ビアは、半絶縁性ＩｎＰウエハ８１のビア領域に設けられる。このビア領域は半導体光集積素子の縁に沿って設けられることが好ましい。これにより、後の工程で裏面導電層から作製される第１導電層及び第２導電層の形状が複雑になることを避けることができ、また第２導電層２３の面積を小さくすることに役立つ。図１３の（ａ）部に示されるように、半絶縁性ＩｎＰウエハの半絶縁性ＩｎＰを露出するようにビア領域のエリア上のシリコン系無機絶縁膜及び別のシリコン系無機絶縁膜が除去されて、ビア領域を金メッキ層９９ａが覆っている。金メッキ層９９ａといった配線導体で覆われたビア領域に、貫通ビアのための貫通孔ＴＨを形成する。半絶縁性ＩｎＰウエハ裏面のビア領域に開口を有するマスク１０１をフォトリソグラフィにより作製する。図１３の（ｂ）部に示されるように、このマスク１０１を用いて、半絶縁性ＩｎＰウエハ８１を裏面からエッチングする。エッチングの後において、貫通孔ＴＨは、半絶縁性ＩｎＰウエハ８１の裏面から主面上の配線導体に到達しており、貫通孔ＴＨ内には配線導体が露出されている。貫通孔ＴＨを形成した後に、図１３の（ｃ）部に示されるように、シード層１０３ａ（例えばスパッタ法による白金層及びスパッタ法による金層）を成長する。シード層１０３ａは、貫通孔ＴＨの底を規定する配線導体上、及び貫通孔ＴＨの側面及上に形成される。図１３の（ｄ）部に示されるように、貫通孔ＴＨの側面及びの底面を覆ったシード層１０３ａ上にメッキ層１０３ｂを成長して、貫通孔ＴＨを導電体で満たすと共に、半絶縁性ＩｎＰウエハ裏面を覆う導電層を含む裏面導電層１０３が形成される。裏面導電層１０３は、貫通孔ＴＨ内の導電体を介して半絶縁性ＩｎＰウエハ８１の主面上の配線導体に接続される。
【００５１】
図１４は、裏面導電層の分離における一連の作製工程の断面を示す。図１３を参照しながら説明された工程の進展が理解されるように、図１４は、図１３において示された断面に対応する断面を示す。半絶縁性ＩｎＰウエハの第１領域（半絶縁性半導体基板１３の第１領域１３ａの第２面１３ｄ）上に第１導電層２１を、半絶縁性ＩｎＰウエハ８１の第２領域（半絶縁性半導体基板１３の第２領域１３ｂの第２面１３ｄ）上の第２導電層２３から分離するために、図１４の（ａ）部に示されるように、裏面導電層１０３上にマスク１０５を形成する。このマスク１０５を用いて裏面導電層１０３をエッチングして、図１４の（ｂ）部に示されるように、第１導電層２１及び第２導電層２３を形成する。導電層のない空隙ＧＡＰにより、第１導電層２１は第２導電層２３から隔置される。空隙ＧＡＰにおいて、基板裏面の溝を形成すると、この溝の底にウエハの半絶縁性半導体を露出する。これらの工程により、半導体光集積素子１１のための基板生産物が形成された。この基板生産物を分離して、半導体チップ状の半導体光集積素子１１を形成する。
【００５２】
図１５に示されるように、半導体光集積素子１１は、搭載基板５５の主面上に実装される。図１５の（ａ）部を参照すると、半導体光集積素子１１及び搭載基板５５が準備される。半導体光集積素子１１の第１導電層２１は、搭載基板５５の主面上の実装用金属層１０７ｂに半田１０９ｂを介して接続され、半導体光集積素子１１の第２導電層２３は搭載基板５５の主面上の接地用金属層１０７ｃに半田１０９ｃを介して接続される。実装用金属層１０７ｂは、孤立した金属アイランドであって、電気的にフローティングである。接地用金属層１０７ｃは、接地電電位が供給される。実装の後においても、第１導電層２１は、第２導電層２３から電気的に絶縁されている。
【００５３】
裏面導電層１０３の分離は、例えば以下のように行われる。エッチャント、例えばヨウ素系によるウエットエッチングを金層に行って、メッキ金層及びスパッタ金層を除去する。この工程の後においては、分離された２つの導電層間の分離抵抗は、数オーム程度である。ウエットエッチングの後に、ミリング法（例えばＡｒミリング法）により、白金層及び合金層（白金とＩｎＰとの合金層）を除去する。これにより、ウエハ裏面は、０．１μｍ程度の掘り込み（溝）が形成される。この工程の後においては、分離された２つの導電層間の分離抵抗は、数百オーム程度である。ミリングの後に、塩酸系水溶液のウエットエッチングによりミリングダメージを除去して、基板の半絶縁性ＩｎＰを露出させる。この工程の後においては、分離された２つの導電層間の分離抵抗は、数百メグオーム程度である。
【００５４】
半絶縁性ＩｎＰ基板の裏面に形成された溝の深さは例えば０．２μｍ以上程度であり、これにより、実用的なレベルで加工ダメージ層が除去されて、溝が半絶縁性ＩｎＰに到達する。また、溝の深さは例えば１μｍ以下である。半絶縁性ＩｎＰ基板の裏面に形成された溝の幅は例えば１００〜５００μｍ程度である。これにより、十分高い分離抵抗を維持しつつチップ実装時にAuSn等でショートしにくくすることができる。この分離溝においては、分離のための加工による加工ダメージ層を実用的なレベルで除去できる。加工ダメージ層の除去により、第１導電層２１と第２導電層２３との間の分離抵抗は１００メグオーム以上である。
【００５５】
半絶縁性ＩｎＰ基板の比抵抗は例えば１×１０７Ωｃｍであり、半絶縁性ＩｎＰ基板の厚さは例えば１００μｍ程度である。半絶縁性ＩｎＰ基板の主面上のｎ型ＩｎＰ層と裏面導電層とが対向するエリアの面積は５ｍｍ２である。この形態において、基板抵抗は２メグオーム程度である。電圧３ボルトの印加により、１．５μＡ程度の基板リーク電流が流れる。図１６は、裏面導電層の分離の有無によるデバイスで測定された基板リーク電流の温度依存性を示す。図１６において、特性性Ｄは、分離溝を有するデバイスにおける測定値を示し、特性性Ｃは、分離溝を持たないデバイスにおける測定値を示す。裏面導電層の分離により、約二桁程度で基板リーク電流を低減できる。
【００５６】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００５７】
以上説明したように、本実施の形態によれば、予測していなかった電流に係る検討・解析を行う過程において為されたものであり、予測していなかった電流の経路を生成しない構造を有する半導体光集積素子を提供する。
【符号の説明】
【００５８】
１１…半導体光集積素子、１３…半絶縁性半導体基板、１４ａ…第１光ポート、１４ｂ…第２光ポート、１５…多モード干渉器、１５ａ、１５ｂ、１５ｃ、１５ｄ…出力光導波路、１５ｅ、１５ｆ…入力光導波路、１７…受光素子、１７ａ、１７ｂ、１７ｃ、１７ｄ…フォトダイオード、１９…キャパシタ素子、１９ａ、１９ｂ、１９ｃ、１９ｄ…キャパシタ、２１…第１導電層、２３…第２導電層、２５…導電体、２７…貫通孔、３１…ｎ型半導体層、３３…第１クラッド半導体層、３５…コア半導体層、３７…第２クラッド半導体層、４１…カソード半導体層、４３…受光層、４５…アノード半導体層、４７…コンタクト層。
【図１】
2015172618.tif 000003
【図２】
2015172618.tif 000004
【図３】
2015172618.tif 000005
【図４】
2015172618.tif 000006
【図５】
2015172618.tif 000007
【図６】
2015172618.tif 000008
【図７】
2015172618.tif 000009
【図８】
2015172618.tif 000010
【図９】
2015172618.tif 000011
【図１０】
2015172618.tif 000012
【図１１】
2015172618.tif 000013
【図１２】
2015172618.tif 000014
【図１３】
2015172618.tif 000015
【図１４】
2015172618.tif 000016
【図１５】
2015172618.tif 000017
【図１６】
2015172618.tif 000018