(57)【要約】【課題】駆動信頼性が向上された表示装置が提供される。【解決手段】目的を達成するための本発明の一実施形態による表示装置は第１表示領域及び第２表示領域を含む表示領域及び表示領域周辺の非表示領域を含む表示パネル、第１表示領域に配置され、複数のゲートライン及び複数の第１データラインに接続された複数の第１画素、第２表示領域に配置され、ゲートライン及び複数の第２データラインに接続された複数の第２画素、第１及び第２画素に対応する第１及び第２画像信号を生成する駆動回路部、第１画像信号を受信し、受信された第１画像信号を第１データ電圧に変換して第１画素に提供する第１制御部、及び第２画像信号を受信し、受信された第２画像信号を第２データ電圧に変換して第２画素に提供する第２制御部を含む。第１及び第２制御部は第１表示領域及び第２表示領域の境界との距離順に第１及び第２画素に対応する第１及び第２画像信号を順次に受信する。【選択図】図１
2015132824.tif 000002
【特許請求の範囲】
【請求項１】
第１表示領域及び第２表示領域を含む表示領域及び前記表示領域周辺の非表示領域を含む表示パネルと、
前記第１表示領域に配置され、複数のゲートライン及び複数の第１データラインに接続された複数の第１画素と、
前記第２表示領域に配置され、前記ゲートライン及び複数の第２データラインに接続された複数の第２画素と、
前記第１及び第２画素に対応する第１及び第２画像信号を生成する駆動回路部と、
前記第１画像信号を受信し、前記受信された第１画像信号を第１データ電圧に変換して前記第１画素に提供する第１制御部と、
前記第２画像信号を受信し、前記受信された第２画像信号を第２データ電圧に変換して前記第２画素に提供する第２制御部と、を含み、
前記駆動回路部は、前記第１表示領域と第２表示領域との間の境界からの距離順で第１及び第２制御部の各々に前記第１及び第２画素に対応する第１及び第２画像信号を順次に提供する表示装置。
【請求項２】
前記駆動回路部は、前記第１制御部に提供する第１制御信号及び前記第２制御部に提供する第２制御信号をさらに生成し、
前記第１制御部は、前記第１制御信号に応答して、前記第１画像信号を前記第１データ電圧に変換し、
前記第２制御部は、前記第２制御信号に応答して、前記第２画像信号を前記第２データ電圧に変換する請求項１に記載の表示装置。
【請求項３】
前記第１制御部は、
前記第１制御信号に応答して第１データ制御信号及びゲート制御信号を生成し、前記第１画像信号のデータフォーマットを変換する第１タイミングコントローラと、
前記第１データ制御信号に応答して前記データフォーマットが変換された第１画像信号を前記第１データ電圧に変換し、前記第１データ電圧を前記第１画素に提供する第１データ駆動部と、を含む請求項２に記載の表示装置。
【請求項４】
前記第２制御部は、
前記第２制御信号に応答して第２データ制御信号を生成し、前記第２画像信号のデータフォーマットを変換する第２タイミングコントローラと、
前記第２データ制御信号に応答して前記データフォーマットが変換された第２画像信号を前記第２データ電圧に変換し、前記第２データ電圧を前記第２画素に提供する第２データ駆動部と、を含む請求項３に記載の表示装置。
【請求項５】
前記第１及び第２制御部は、前記第１及び第２表示領域の上部に隣接する前記非表示領域の前記表示パネルに配置される請求項１に記載の表示装置。
【請求項６】
前記第１及び第２制御部は、前記非表示領域にＣＯＧ方式によって配置される請求項５に記載の表示装置。
【請求項７】
前記非表示領域に配置され、前記複数のゲートラインに提供する複数のゲート信号を生成するゲート駆動部をさらに含む請求項５に記載の表示装置。
【請求項８】
前記第１制御部は、前記ゲート制御信号を生成して前記ゲート駆動部に提供し、
前記ゲート駆動部は、前記ゲート制御信号に応答して前記ゲート信号を前記ゲートラインに行単位で順次に提供する請求項７に記載の表示装置。
【請求項９】
前記第１及び第２制御部は、前記第１及び第２画像信号を交換する請求項１に記載の表示装置。
【請求項１０】
前記第１及び第２画素の各々には他の画素の画像信号を参照して生成されたデータ電圧が提供される請求項１に記載の表示装置。
【請求項１１】
前記境界から同じ距離に位置する前記第１及び第２画素に対応する第１及び第２画像信号は、前記第１及び第２制御部に同時に提供される請求項１に記載の表示装置。
【請求項１２】
前記駆動回路部は、各ゲートライン別に前記第１及び第２画像信号を提供する請求項１に記載の表示装置。
【請求項１３】
表示パネルの第１表示領域に配置された複数の第１画素に対応する複数の第１画像信号を第１制御部に提供し、
前記表示パネルの第２表示領域に配置された複数の第２画素に対応する複数の第２画像信号を第２制御部に提供し、
前記第１及び第２画像信号を受信して、前記第１及び第２画素に対応する第１及び第２データ電圧に変換すること、を含み、
前記第１画素は、複数のゲートライン及び複数の第１データゲートラインに接続され、前記第２画素は、前記ゲートライン及び複数の第２データラインに接続され、
前記第１表示領域と第２表示領域との境界からの距離順で第１及び第２制御部の各々に前記第１及び第２画素に対応する第１及び第２画像信号を提供する表示装置の駆動方法。
【請求項１４】
前記第１及び第２画素の各々には、他の画素の画像信号を参照して生成されたデータ電圧が提供される請求項１３に記載の表示装置の駆動方法。
【請求項１５】
前記境界から同じ距離に位置する前記第１及び第２画素に対応する第１及び第２画像信号は、前記第１及び第２制御部に同時に提供される請求項１３に記載の表示装置の駆動方法。
【請求項１６】
前記ゲートラインの行単位で前記第１及び第２画像信号が提供される請求項１３に記載の表示装置の駆動方法。
【請求項１７】
第１表示領域に配置された複数の第１画素及び第２表示領域に配置された複数の第２画素を含む表示パネルと、
前記第１及び第２画素に対応する第１及び第２画像信号を生成する駆動回路部と、
前記第１画像信号を第１データ電圧に変換して前記第１画素に提供する第１制御部と、
前記第２画像信号を第２データ電圧に変換して前記第２画素に提供する第２制御部と、を含み、
前記第１表示領域と前記第２表示領域との間の境界から同一距離に位置する前記第１及び第２画素に対応する第１及び第２画像信号は、前記第１及び第２制御部に同時に提供される表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、より詳細には複数のコントローラを含む表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
表示装置は画像を表示する表示パネル、表示パネルを駆動するゲート駆動部、及びデータ駆動部を含む。表示パネルは複数のゲートライン、複数のデータライン、及びゲートライン及びデータラインに接続された複数の画素を含む。ゲートラインはゲート駆動部からゲート信号を受信する。データラインはデータ駆動部からデータ電圧を受信する。画素はゲートラインを通じて受信されたゲート信号に応答してデータラインを通じてデータ電圧を受信する。画素はデータ電圧に対応する階調を表示する。したがって、画像が表示される。
【０００３】
また、表示装置はゲート駆動部及びデータ駆動部を制御するコントローラを含む。コントローラはゲート信号及びデータ電圧を対応する各画素に提供できるようにゲート駆動部及びデータ駆動部を制御する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第  ８，１１５，２９４号明細書
【特許文献２】米国特許公開第  ２０１１／０１４８８５２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は表示パネルの分割駆動方式に基づいて、データ電圧が画素に提供されるときに発生する信号歪曲を減らす表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
前記目的を達成するための本発明の一実施形態による表示装置は、第１表示領域及び第２表示領域を含む表示領域及び前記表示領域周辺の非表示領域を含む表示パネルと、前記第１表示領域に配置され、複数のゲートライン及び複数の第１データラインに接続された複数の第１画素と、前記第２表示領域に配置され、前記ゲートライン及び複数の第２データラインに接続された複数の第２画素と、前記第１及び第２画素に対応する第１及び第２画像信号を生成する駆動回路部と、前記第１画像信号を受信し、前記受信された第１画像信号を第１データ電圧に変換して前記第１画素に提供する第１制御部と、前記第２画像信号を受信し、前記受信された第２画像信号を第２データ電圧に変換して前記第２画素に提供する第２制御部と、を含み、前記駆動回路部は、前記第１表示領域及び第２表示領域の境界との距離順に第１及び第２制御部の各々に前記第１及び第２画素に対応する第１及び第２画像信号を順次に提供する。
【０００７】
本発明の一実施形態において、前記駆動回路部は、前記第１制御部に提供する第１制御信号及び前記第２制御部に提供する第２制御信号をさらに生成し、前記第１制御部は、前記第１制御信号に応答して、前記第１画像信号を前記第１データ電圧に変換し、前記第２制御部は、前記第２制御信号に応答して、前記第２画像信号を前記第２データ電圧に変換する。
【０００８】
本発明の一実施形態において、前記第１制御部は、前記第１制御信号に応答して第１データ制御信号及びゲート制御信号を生成し、前記第１画像信号のデータフォーマットを変換する第１タイミングコントローラと、前記第１データ制御信号に応答して前記データフォーマットが変換された第１画像信号を前記第１データ電圧に変換し、前記第１データ電圧を前記第１画素に提供する第１データ駆動部と、を含む。
【０００９】
本発明の一実施形態において、前記第２制御部は、前記第２制御信号に応答して第２データ制御信号を生成し、前記第２画像信号のデータフォーマットを変換する第２タイミングコントローラと、前記第２データ制御信号に応答して前記データフォーマットが変換された第２画像信号を前記第２データ電圧に変換し、前記第２データ電圧を前記第２画素に提供する第２データ駆動部と、を含む。
【００１０】
本発明の一実施形態において、前記第１及び第２制御部は、前記第１及び第２表示領域の上部に隣接する前記非表示領域の前記表示パネルに配置される。
【００１１】
本発明の一実施形態において、前記第１及び第２制御部は、前記非表示領域にＣＯＧ方式に基づいて配置される。
【００１２】
本発明の一実施形態において、前記非表示領域に配置され、前記複数のゲートラインに提供する複数のゲート信号を生成するゲート駆動部をさらに含む。
【００１３】
本発明の一実施形態において、前記第１制御部は、前記ゲート制御信号を生成して前記ゲート駆動部に提供し、前記ゲート駆動部は、前記ゲート制御信号に応答して前記ゲート信号を前記ゲートラインに行単位に順次に提供する。
【００１４】
本発明の一実施形態において、前記第１及び第２制御部は、前記第１及び第２画像信号を交換する。
【００１５】
本発明の他の実施形態において、前記第１及び第２画素の各々には他の画素の画像信号を参照して生成されたデータ電圧が提供される。
【００１６】
本発明の他の実施形態において、前記境界から同一距離に位置した前記第１及び第２画素に対応する第１及び第２画像信号は、前記第１及び第２制御部に同時に提供される。
【００１７】
本発明の一実施形態において、前記駆動回路部は、各ゲートライン別に前記第１及び第２画像信号を提供する。
【００１８】
前記目的を達成するための本発明の他の実施形態による表示装置の駆動方法は、表示パネルの第１表示領域に配置された複数の第１画素に対応する複数の第１画像信号を第１制御部に提供する段階と、前記表示パネルの第２表示領域に配置された複数の第２画素に対応する複数の第２画像信号を第２制御部に提供する段階と、前記第１及び第２画像信号を受信して、前記第１及び第２画素に対応する第１及び第２データ電圧に変換する段階と、を含み、前記第１画素は、複数のゲートライン及び複数の第１データゲートラインに接続され、前記第２画素は、前記ゲートライン及び複数の第２データラインに接続され、前記第１表示領域及び第２表示領域の境界との距離順に第１及び第２制御部の各々に前記第１及び第２画素に対応する第１及び第２画像信号を前記第１及び第２制御部に提供する。
【００１９】
本発明の他の実施形態において、前記第１及び第２画素の各々は、他の画素の画像信号を参照して生成されたデータ電圧が提供される。
【００２０】
本発明の他の実施形態において、前記境界から同一距離に位置した前記第１及び第２画素に対応する第１及び第２画像信号は、前記第１及び第２制御部に同時に提供される。
【００２１】
本発明の他の実施形態において、前記ゲートラインの行単位に前記第１及び第２画像信号が提供される。
【発明の効果】
【００２２】
本発明の実施形態によれば、駆動信頼性が向上した表示装置を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態による表示装置を示す。
【図２】図１に図示された第１制御部を示すブロック図である。
【図３】図１に図示された第２制御部を示すブロック図である。
【図４】図１に図示された駆動回路部から第１及び第２制御部に画像信号が提供されるタイミング図である。
【図５】図１に図示された駆動回路部から第１及び第２制御部に第１及び第２画像信号が提供される方法を示すタイミング図である。
【図６】本発明の実施形態による第１及び第２制御部に画像信号が提供される方法を示す順序図である。
【発明を実施するための形態】
【００２４】
本発明には多様な変更を加えることができ、本発明は様々な形態を有することができるので、特定実施形態を図面に例示し、本文で詳細に説明する。しかし、これは本発明を特定な開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものとして理解しなければならない。
【００２５】
各図面を説明する際、類似する参照符号は類似する構成要素に対して使用した。添付された図面において、構造物の寸法は本発明を明確に説明するために実際より拡大して示していることがある。第１、第２等の用語は多様な構成要素を説明するために使用されるが、構成要素は用語によって限定されない。用語は１つの構成要素を他の構成要素から区別する目的のみに使用される。例えば、本発明の権利範囲を逸脱することなく第１構成要素は第２構成要素と称され得るし、同様に第２構成要素も第１構成要素と称され得る。単数の表現は文脈上明確に異なるように意味しない限り、複数の表現を含む。
【００２６】
本出願で、“含む”又は“有する”等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品又はこれらの組み合わせが存在することを規定しようとするものであるが、１つ又はその以上の他の特徴や数字、段階、動作、構成要素、部分品又はこれらの組み合わせの存在又は付加可能性を予め排除するものではないものとして理解しなければならない。また、層、膜、領域、板等の部分が他の部分“上に”あるとする場合、これは他の部分“直ちに上に”にある場合のみでなく、その中間にその他の部分がある場合も含む。反対に層、膜、領域、板等の部分が他の部分“下に”あるとする場合、これは他の部分“直ちに下に”ある場合のみでなく、その中間にその他の部分がある場合も含む。
【００２７】
図１は本発明の実施形態による表示装置を示す。
【００２８】
図１を参照すれば、表示装置５００は表示パネル１００、ゲート駆動部２００、第１制御部３１０、第２制御部３２０、及び駆動回路部４００を含む。
【００２９】
実施形態において、表示パネル１００は表示領域ＤＡ及び非表示領域ＮＤＡを含む。表示領域ＤＡは第１及び第２表示領域ＤＡ１、ＤＡ２を含む。即ち、本発明による表示装置５００は互いに異なる制御部、即ち第１制御部３１０と第２制御部３２０とによって制御される第１及び第２表示領域ＤＡ１、ＤＡ２を通じて画像を各々表示する。非表示領域ＮＤＡは表示領域ＤＡを囲む。
【００３０】
詳細には、表示パネル１００はマトリックス状に第１表示領域ＤＡ１に配列された複数の第１画素ＰＸ１１〜ＰＸｎｍ、第２表示領域ＤＡ２に配列された複数の第２画素ＰＸ１１’〜ＰＸｎｍ’、複数のゲートラインＧＬ１〜ＧＬｎ、及び複数のゲートラインＧＬ１〜ＧＬｎと絶縁されて交差する複数の第１及び第２データラインＤＬ１〜ＤＬ１ｍ、ＤＬ１’〜ＤＬｍ’を含む。
【００３１】
ゲートラインＧＬ１〜ＧＬｎはゲート駆動部２００に接続されて、順次的にゲート信号を受信する。第１データラインＤＬ１〜ＤＬｍは第１制御部３１０に接続されて、アナログ形態の第１データ電圧を受信する。第２データラインＤＬ１’〜ＤＬｍ’は第２制御部３２０に接続されて、アナログ形態の第２データ電圧を受信する。
【００３２】
第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’はｎ×ｍマトリックス状に配列される。ここで、ｎ及びｍは０より大きい整数である。
【００３３】
第１画素ＰＸ１１〜ＰＸｎｍは各々対応するゲートラインＧＬ１〜ＧＬｎ及び対応する第１データラインＤＬ１〜ＤＬｍに接続される。第２画素ＰＸ１１’〜ＰＸｎｍ’は各々対応するゲートラインＧＬ１〜ＧＬｎ及び対応する第１データラインＤＬ１’〜ＤＬｍ’に接続される。第１画素ＰＸ１１〜ＰＸｎｍは対応するゲートラインＧＬ１〜ＧＬｎを通じてゲート信号に応答して第１データラインＤＬ１〜ＤＬｍを通じて第１データ電圧が提供される。第２画素ＰＸ’１１〜ＰＸ’ｎｍは対応するゲートラインＧＬ１〜ＧＬｎを通じて提供されたゲート信号に応答して第２データラインＤＬ１’〜ＤＬｍ’を通じて第２データ電圧が提供される。第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’は各々第１及び第２データ電圧に対応する階調を表示する。
【００３４】
ゲート駆動部２００は表示領域ＤＡの一側に隣接した非表示領域ＮＤＡに位置する。例示的に、ゲート駆動部２００は表示領域ＤＡの左側に隣接した非表示領域ＮＤＡに、ＡＳＧ（Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ  ＴＦＴ  Ｇａｔｅ  ｄｒｉｖｅｒ  ｃｉｒｃｕｉｔ）形態で形成される。
【００３５】
ゲート駆動部２００は第１制御部３１０に含まれる第１タイミングコントローラ（図２に示される）から提供されたゲート制御信号ＧＳＩに応答してゲート信号を生成する。ゲート信号はゲートラインＧＬ１〜ＧＬｎを通じて順次に、そして行単位に第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’に提供される。その結果、第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’は行単位で駆動される。
【００３６】
第１制御部３１０は駆動回路部４００から複数の第１画像信号ＲＧＢ１及び第１制御信号ＣＳ１を受信する。第１制御部３１０は第１制御信号ＣＳ１に応答して、第１画像信号ＲＧＢ１を第１データ電圧に変換する。第１制御部３１０は第１データ電圧を第１データラインＤＬ１〜ＤＬｍを通じて第１画素ＰＸ１１〜ＰＸｎｍに提供する。
【００３７】
また、第１制御部３１０は第１制御信号ＣＳ１に応答して、ゲート駆動部２００に提供するゲート制御信号ＧＳＩを生成する。
【００３８】
第２制御部３２０は駆動回路部４００から複数の第２画像信号ＲＧＢ２及び第２制御信号ＣＳ２を受信する。第２制御部３２０は第２制御信号ＣＳ２に応答して、第２画像信号ＲＧＢ２を第２データ電圧に変換する。第２制御部３２０は第２データ電圧を第２データラインＤＬ１’〜ＤＬｍ’を通じて第２画素ＰＸ１１’〜ＰＸｎｍ’に提供する。
【００３９】
実施形態において、第１及び第２制御部３１０、３２０は表示領域ＤＡの一側に隣接する非表示領域ＮＤＡで、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式で表示パネル１００上に各々実装される。
【００４０】
駆動回路部４００は画像を表示する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２及び第１及び第２制御信号ＣＳ１、ＣＳ２を生成する。駆動回路部４００は第１画像信号ＲＧＢ１及び第１制御信号ＣＳ１を第１制御部３１０に提供し、第２画像信号ＲＧＢ２及び第２制御信号ＣＳ２を第２制御部３２０に提供する。
【００４１】
実施形態において、駆動回路部４００は第１画像信号ＲＧＢ１を第１制御部３１０に順次に提供する。例えば、駆動回路部４００は第１画像信号ＲＧＢ１の中で第１表示領域ＤＡ１の第１行の画素ＰＸ１１に対応する第１画像信号ＲＧＢ１を第１制御部３１０に提供した後、第１表示領域ＤＡ１の第１行の画素ＰＸ１２に対応する第１画像信号ＲＧＢ１を第１制御部３１０に提供する。
【００４２】
実施形態において、駆動回路部４００は第２画像信号ＲＧＢ２を第２制御部３２０に順次に提供する。例えば、駆動回路部４００は多数の画像信号ＲＧＢ２の中で第２表示領域ＤＡ２の第１行の画素ＰＸ１１’に対応する第２画像信号ＲＧＢ２を第２制御部３２０に提供した後、第２表示領域ＤＡ２の第１行の画素ＰＸ１２’に対応する第２画像信号ＲＧＢ２を第２制御部３２０に提供する。
【００４３】
また、駆動回路部４００は第１及び第２制御部３１０、３２０に第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を同時に提供する。例えば、画素ＰＸ１１に対応する第１画像信号ＲＧＢ１及び画素ＰＸ１１’に対応する第２画像信号ＲＧＢ２は第１及び第２制御部３１０、３２０に同時に提供される。
【００４４】
第１及び第２制御部３１０、３２０は第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を第１及び第２データ電圧に変換し、変換された第１及び第２データ電圧を対応する第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’に提供する。
【００４５】
また、本発明の実施形態において、第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’に提供される第１及び第２データ電圧は第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’の各々に隣接する画素に対応する隣接画像信号を参照して生成される。即ち、第１及び第２制御部３１０、３２０は第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’に対応する第１及び第２画像信号を第１及び第２データ電圧に変換する場合、各画素に対応する画像信号のみならず、各画素の周辺に配置された画素に対応する画像信号を参照する。第１及び第２制御部３１０、３２０はこのような画像処理のために、例えば、Ｐｅｎｔｉｌｅ  Ｒｅｎｄｅｒｉｎｇ、ＣＡＢＣ  Ｒｅｎｄｅｒｉｎｇ、Ｃｏｌｏｒ  ｅｎｈａｎｃｅ等の画像処理技術の方式を使用することができる。
【００４６】
特に、第１及び第２制御部３１０、３２０は境界Ｑの周辺に配置された画素に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を第１及び第２データ電圧に変換するために、駆動回路部４００から提供された第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を交換する。ここで、境界Ｑは第１表示領域ＤＡ１と第２表示領域ＤＡ２との境界である。
【００４７】
一例として、第１表示領域ＤＡ１の第１行に配置され、第ｍ番目のデータラインＤＬｍ及び第１ゲートラインＧＬ１に接続された１×ｍ画素ＰＸ１ｍの第１データ電圧は、第（ｍ−１）番目のデータラインＤＬｍ−１及び第１ゲートラインＧＬ１に接続された１×（ｍ−１）画素ＰＸ１ｍ−１に対応する第１画像信号ＲＧＢ１と、第２表示領域ＤＡ２の第１行に配置され、第（ｍ＋１）番目のデータラインＤＬ１’及び第１ゲートラインＧＬ１に接続された１×１’画素ＰＸ１１’に対応する第２画像信号ＲＧＢ２とを参照して決定される。
【００４８】
即ち、第１制御部３１０は１×ｍ画素ＰＸ１ｍに提供する第１データ電圧を生成するために、１×（ｍ−１）画素ＰＸ１ｍ−１及び１×１’画素ＰＸ１１’に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を参照する。この場合、第１制御部３１０は第２制御部３２０から１×１’画素ＰＸ１１’に対応する第２画像信号ＲＧＢ２を受信しなければならない。
【００４９】
他の例として、第２表示領域ＤＡ２の第１行に配置され、第（ｍ＋１）番目のデータラインＤＬ１’及び第１ゲートラインＧＬ１に接続された１×１’画素ＰＸ１１’の第２データ電圧は、第ｍ番目のデータラインＤＬｍ及び第１ゲートラインＧＬ１に接続された１×ｍ画素（ＰＸ１ｍ）の第１画像信号ＲＧＢ１と、第１表示領域ＤＡ１の第１行に配置され、第（ｍ＋２）番目のデータラインＤＬ２’及び第１ゲートラインＧＬ１に接続された１×２’画素ＰＸ１２’の第２画像信号ＲＧＢ２とを参照して決定される。
【００５０】
即ち、第２制御部３２０は第２表示領域ＤＡ２の第１行の１×１’画素ＰＸ１１’に提供するデータ電圧を生成するために、第１表示領域ＤＡ１の第１行の１×ｍ画素ＰＸ１ｍ及び第２表示領域ＤＡ２の第１行の１×２’画素ＰＸ１２’に対応する第１及び第２画像信号ＲＧ１、ＲＧＢ２を参照する。この場合、第２制御部３２０は第１制御部３１０から第１表示領域ＤＡ１の第１行の１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を受信しなければならない。
【００５１】
上述された例のように、第１及び第２制御部３１０、３２０は境界Ｑに隣接して配置された１×１及び１×１’画素ＰＸ１１、ＰＸ１１’に提供される第１及び第２データ電圧を生成するために、第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を交換する。しかし、第１及び第２制御部３１０、３２０が第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を交換する時間が充分でない場合、ノイズ発生や画像信号が歪曲される等の問題点が発生する。例えば、駆動回路部４００は第１画像信号ＲＧＢ１の中で１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を最後に第１制御部３１０に提供する。この場合、第２制御部３２０が１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を受信した後、１×１’画素ＰＸ１１’ に提供される第２データ電圧を決定する時間が充分ではない。これは、図４を通じて詳細に説明する。
【００５２】
このような問題点を解決するために、本発明による表示装置５００は第１及び第２制御部３１０、３２０が第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を交換するための充分な時間を確保可能な方式を提供する。
【００５３】
また、各画素に対応するデータ電圧を生成するのにおいて、２つの画素に対応する画像信号が参照されることを例として示したが、これに限定されない。即ち、第１及び第２制御部３１０、３２０は画像処理方式にしたがって、第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を交換することができる。
【００５４】
図２及び図３は図１に図示された第１及び第２制御部を示すブロック図である。
【００５５】
図２を参照すれば、実施形態において、第１及び第２制御部３１０、３２０はＴＥＤ（Ｔｉｍｍｉｎｇ  ｃｏｎｔｒｏｌｌｅｒ  ｅｍｂａｄｄｅｄ  ｄａｔａ  ｄｒｉｖｅｒ）方式で表示パネル１００に配置されてもよい。即ち、第１及び第２制御部３１０、３２０は１つのチップで具現されたデータ駆動部及びタイミングコントローラを含む。第１制御部３１０は第１タイミングコントローラ３１１及び第１データ駆動部３１２を含む。
【００５６】
第１タイミングコントローラ３１１は駆動回路部４００（図１参照）から第１制御信号ＣＳ１及び第１画像信号ＲＧＢ１を受信する。第１タイミングコントローラ３１１は第１データ駆動部３１２のインターフェイスの仕様に適合させるように第１画像信号ＲＧＢ１のデータフォーマットを変換する。第１タイミングコントローラ３１１はデータフォーマットが変換された第１画像信号Ｒ’Ｇ’Ｂ’１を第１データ駆動部３１２に伝達する。
【００５７】
また、実施形態において、第１タイミングコントローラ３１１は第２タイミングコントローラ３２１に第１画像信号ＲＧＢ１を提供する。例えば、第２タイミングコントローラ３２１は第１タイミングコントローラ３１１を通じて必要な第１画像信号ＲＧＢ１を受信して、第１画素ＰＸ１１’〜ＰＸｎｍ’の中で境界Ｑに隣接する境界画素のためのデータ電圧を生成する。
【００５８】
また、第１タイミングコントローラ３１１は第１制御信号ＣＳ１に応答して、ゲート駆動部２００に提供するゲート制御信号ＧＳＩ（図１参照）を生成する。
第１タイミングコントローラ３１１は第１制御信号ＣＳ１に応答して、第１データ駆動部３１２を制御するための第１データ制御信号ＤＣＳ１を生成する。
【００５９】
第１データ駆動部３１２は第１データ制御信号ＣＳ１に応答して、データフォーマットが変換された第１画像信号Ｒ’Ｇ’Ｂ’１を第１データ電圧に変換する。第１データ駆動部３１２は第１データ電圧を第１表示領域ＤＡ１に配置された複数の第１画素ＰＸ１１〜ＰＸｎｍに提供する。このようにして、画像が表示される。
【００６０】
図３を参照すれば、第２制御部３２０は第２タイミングコントローラ３２１及び第２データ駆動部３２２を含む。
【００６１】
第２タイミングコントローラ３２１は駆動回路部４００（図１参照）から第２制御信号ＣＳ２及び第２画像信号ＲＧＢ２を受信する。第２タイミングコントローラ３２１は第１データ駆動部３２２のインターフェイスの仕様に適合させるように第２画像信号ＲＧＢ２のデータフォーマットを変換する。第２タイミングコントローラ３２１はデータフォーマットが変換された第２画像信号Ｒ’Ｇ’Ｂ’２を第２データ駆動部３２２に伝達する。
【００６２】
また、実施形態において、第２タイミングコントローラ３２１は第１タイミングコントローラ３１１に第２画像信号ＲＧＢ２を提供する。例えば、第１タイミングコントローラ３１１は第２タイミングコントローラ３１２を通じて必要な第２画像信号ＲＧＢ２を受信して、第１画素ＰＸ１１〜ＰＸｎｍの中で境界Ｑに隣接する境界画素に対するデータ電圧を生成する。
【００６３】
第２タイミングコントローラ３１２は第２制御信号ＣＳ２に応答して、第２データ駆動部３２２を制御するための第２データ制御信号ＤＣＳ２を生成する。
【００６４】
第２データ駆動部３２２は第２データ制御信号ＣＳ２に応答して、データフォーマットが変換された画像信号を第２データ電圧に変換する。第２データ駆動部３２２は第２データ電圧を第２表示領域ＤＡ２に含まれる第２画素ＰＸ１１’〜ＰＸｎｍ’に提供する。このようにして、画像が表示される。
【００６５】
図４は図１に図示された駆動回路部から第１及び第２制御部にフレーム単位に画像信号が提供されるタイミング図である。
【００６６】
図１及び図４を参照すれば、第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’に提供される第１及び第２データ電圧に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２は、順次に行単位で第１及び第２制御部３１０、３２０に提供される。駆動回路部４００は、順次に複数の第１乃至第ｋクロック信号Ｃ１〜Ｃｋに同期させるように、行単位で第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’に各々対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を第１及び第２制御部３１０、３２０に提供する。
【００６７】
第１フレーム期間Ｆｒａｍｅ１は第１乃至第ｎ時間Ｔ１ａ〜Ｔｎａ及び第１乃至第ｎブランク時間Ｔ１ｂ〜Ｔｎｂを含む。詳細には、第１時間Ｔ１ａで、駆動回路部４００は第１クロック信号Ｃ１のハイレベル区間Ｈ１に応答して、第１行に配列された第１及び第２画素ＰＸ１１〜ＰＸ１ｍ、ＰＸ１１’〜ＰＸ１ｍ’に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２とともに第１及び第２制御部３１０、３２０に提供する。即ち、第１区間Ｈ１の間に、第１ゲートラインＧＬ１に接続された画素に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２が第１及び第２制御部３１０、３２０に各々提供される。
【００６８】
第１ブランク時間Ｔ１ｂは第１クロック信号Ｃ１の下降時間と第１クロック信号Ｃ２の上昇時間との間の時間であり、第１ブランク時間Ｔ１ｂの間のクロック信号はハイレベルを有しない。
【００６９】
第２時間Ｔ２ａで第２クロック信号Ｃ２がハイレベル区間Ｈ２にまで上昇するとき、駆動回路部４００は、第２行に配列された第１及び第２画素ＰＸ２１〜ＰＸ２ｍ、ＰＸ２１’〜ＰＸ２ｍ’に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を第１及び第２制御部３１０、３２０に提供する。
【００７０】
上述したように、第１及び第２時間Ｔ１ａ、Ｔ２ａの間に行われる動作は、第ｋクロック信号Ｃｋがハイレベルになる区間Ｈｎまで反復的に遂行される。即ち、駆動回路部４００は第１乃至第ｎゲートラインＧＬ１〜ＧＬｎに接続された画素に各々対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を順次に第１及び第２制御部に提供する。
【００７１】
第１フレームＦｒａｍｅ１の間に、各ゲートラインＧＬｎに接続された第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２が第１及び第２制御部３１０、３２０に提供される。
【００７２】
第ｎブランク時間Ｔｎｂで、第１及び第２制御部３１０、３２０は第１フレームＦｒａｍｅ１の間に提供された画像信号の情報をリセットすることができる。即ち、第ｎブランク時間Ｔｎｂは第１フレームＦｒａｍｅ１と第１フレームＦｒａｍｅ１に続く第２フレームＦｒａｍｅ２との間のリセット区間（Ｒｅｓｅｔ  ｐｅｒｉｏｄ）である。ここで、第１ブランク時間Ｔ１ｂは第ｎブランク時間Ｔｎｂより短い。
【００７３】
第２フレーム区間Ｆｒａｍｅ２にも第１フレーム区間Ｆｒａｍｅ１と同一の動作が反複して実行される。
【００７４】
上述したように、駆動回路部４００は同一ゲートラインに接続された画素に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を同時に提供する。
【００７５】
従来の駆動回路部は第１ゲートラインＧＬ１に接続された１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を第１クロック信号Ｃ１のハイレベル区間Ｈ１で最後に第１制御部３１０に提供する。また、駆動回路部は第１ゲートラインＧＬ１に接続された１×１’画素ＰＸ１１’に対応する第２画像信号ＲＧＢ２を第１クロック信号Ｃ１のハイレベル区間Ｈ１で最も先に第２制御部３２０に提供する。
【００７６】
この場合、第２制御部３２０は１×１’画素ＰＸ１１’に提供する第２データ電圧を生成するために、１×ｍ画素ＰＸ１ｍ及び１×２’画素ＰＸ１２’に対応する第１及び第２画像信号ＲＧ１、ＲＧＢ２を参照する。しかし、第１ブランク時間Ｔ１ｂがとても短いので、第２制御部３２０が第１制御部３１０から１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を受信できないこともあり得る。
【００７７】
詳細には、従来は、第１制御部が第１クロック信号Ｃ１のハイレベル区間Ｈ１の間に、第１番目から最後の第１画素（境界面に隣接）に対応する第１画像信号を順次に受信していた。この場合、１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１が第１区間Ｈ１の最後に第１制御部３１０に提供される。したがって、第２制御部３２０は１×１’画素ＰＸ１１’に対応する第２データ電圧を生成するために、第１制御部３１０から１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を第１ブランク時間Ｔ１ｂの間に受領しなければならない。しかし、第１ブランク時間Ｔ１ｂが短い場合、第１及び第２制御部３１０、３２０が第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を交換できる時間が足りない場合が発生する。
【００７８】
したがって、第１画像信号ＲＧＢ１が第１制御部３１０から第２制御部３２０に提供されるための充分な時間が確保されなければならない。第２制御部３２０は第１ブランク時間Ｔ１ｂの間に１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を第１制御部３１０から受信する。
【００７９】
図５は図１に図示された駆動回路部から第１及び第２制御部に第１及び第２画像信号が提供される方法を示すタイミング図である。
【００８０】
図１、図４、及び図５を参照すれば、第１区間Ｈ１の間に、第１ゲートラインＧＬ１に接続された第１画素ＰＸ１１〜ＰＸ１ｍに対応する第１画像信号ＲＧＢ１が第１制御部３１０に提供される。ここで、第１ゲートラインＧＬ１に接続された第１画素ＰＸ１１〜ＰＸ１ｍは第１表示領域ＤＡ１に含まれる第１画素ＰＸ１１〜ＰＸ１ｍである。
【００８１】
また、これと同時に、第１区間Ｈ１の間に、第１ゲートラインＧＬ１に接続された第２画素ＰＸ１１’〜ＰＸ１ｍ’に対応する第２画像信号ＲＧＢ２が第２制御部３２０に提供される。ここで、第１ゲートラインＧＬ１に接続された第２画素ＰＸ１１’〜ＰＸ１ｍ’は第２表示領域ＤＡ２に含まれる第２画素ＰＸ１１’〜ＰＸ１ｍ’である。
【００８２】
特に、本発明の実施形態による駆動回路部４００は境界面Ｑに隣接するように配置された第１及び第２画素に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を第１及び第２制御部３１０、３２０に提供する。即ち、境界面Ｑに隣接する第１及び第２画素に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２が先に供給され、境界面Ｑから最も遠くに配置された第１及び第２画素に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２が最後に順次に第１及び第２制御部３１０、３２０に提供される。
【００８３】
詳細には、第１時間Ｔ１の間、駆動回路部４００は第１表示領域ＤＡ１の中で境界面Ｑに最も近接する位置に配置された１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を第１制御部３１０に最も先に提供する。これと同時に、駆動回路部４００は第２表示領域ＤＡ２の中で境界面Ｑに最も近接する位置に配置された１×１’画素ＰＸ１１’に対応する第２画像信号ＲＧＢ２を第２制御部３２０に最も先に提供する。
【００８４】
即ち、駆動回路部４００は１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を第１制御部３１０に、１×１’画素ＰＸ１１’に対応する第２画像信号ＲＧＢ２を第２制御部３２０に同時に提供する。
【００８５】
その後、駆動回路部４００は第１表示領域ＤＡ１の中で境界面Ｑに２番目に近接する位置に配置された１×（ｍ−１）画素ＰＸ１ｍ−１に対応する第１画像信号ＲＧＢ１を第１制御部３１０に２番目に提供する。同様にこれと同時に、駆動回路部４００は第２表示領域ＤＡ２の中で境界面Ｑに２番目に近接する位置に配置された１×２’画素ＰＸ１２’に対応する第２画像信号ＲＧＢ２を第２制御部３２０に２番目に提供する。
【００８６】
その後、第１及び第２画素ＰＸ１１〜ＰＸｎｍ、ＰＸ１１’〜ＰＸｎｍ’に対応する第１及び第２画像信号ＲＧＢ１、ＲＧＢ２は境界Ｑに隣接する画素から境界Ｑから遠い画素に対応する画像信号の順序で第１及び第２制御部３１０、３２０に提供される。
【００８７】
上述したように、駆動回路部４００は第１画像信号ＲＧＢ１を境界Ｑから最も近接する位置に配置された画素から順次に第１制御部３１０に提供する。同様にこれと同時に、駆動回路部４００は第２画像信号ＲＧＢ２を境界Ｑから最も近接する位置に配置された画素から順次に第２制御部３２０に提供する。
【００８８】
第１制御部３１０は境界Ｑに隣接する１×１’画素ＰＸ１１’に対応する第２画像信号ＲＧＢ２を第１区間Ｈ１で１番目に受信する。第２制御部３２０は境界Ｑに隣接する１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を第１区間Ｈ１で１番目に受信する。
【００８９】
したがって、第１及び第２制御部３１０、３２０は第１区間Ｈ１の間で、第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を十分に相互交換することができる。
【００９０】
即ち、上述された通り、第１及び第２制御部３１０、３２０は第２時間Ｔ２の前に、必要な画像信号を予め交換することができる。したがって、第２制御部３２０が１×１’画素ＰＸ１１’に対応するデータ電圧を生成する場合、第１制御部３１０は第１時間Ｔ１ａの間、１×ｍ画素ＰＸ１ｍに対応する第１画像信号ＲＧＢ１を第２制御部３２０に提供することができる。その結果、第２制御部３２０が１×１’画素ＰＸ１１’に提供されるデータ電圧を生成するにあたり、第１画像信号ＲＧＢ１を参照することができる。
【００９１】
駆動回路部４００は第１区間Ｈ１における動作と同様に、残りの他の区間Ｈ２〜Ｈｎの間、前述のような方式で第１及び第２画像信号ＲＧＢ１、ＲＧＢ２を第１及び第２制御部３１０、３２０に提供する。
【００９２】
図６は本発明の実施形態による第１及び第２制御部に画像信号が提供される方法を示す順序図である。
【００９３】
図１及び図６を参照すれば、ステップＳ１１０で、駆動回路部４００は第１制御部３１０に提供する複数の第１画像信号ＲＧＢ１及び第２制御部３２０に提供する複数の第２画像信号ＲＧＢ２を生成する。また、駆動回路部４００は第１制御部３１０に提供する第１制御信号ＣＳ１及び第２制御部３２０に提供する第２制御信号ＣＳ２を生成する。
【００９４】
ステップＳ１２０で、各ゲートラインＧＬｎに接続された複数の画素に基づいて、第１表示領域ＤＡ１と第２表示領域ＤＡ２との境界面Ｑに最も近接する位置に配置された第１画素から第１画素より離隔された第２画素へと、第１及び第２画像信号ＲＧＢ１、ＲＧＢ２が順次に提供される。
【００９５】
上述されたステップＳ１２０に基づいて、第１制御部３１０は第１表示領域ＤＡ１に含まれる画素に対応する第１画像信号ＲＧＢ１を駆動回路部４００から受信する。同様な方式で、第２制御部３２０は第２表示領域ＤＡ２に含まれる画素に対応する第２画像信号ＲＧＢ２を駆動回路部４００から受信する。
【００９６】
上述された通り、本発明による第１及び第２制御部３１０、３２０は、他の表示領域に含まれる画素に対応する画像信号を交換できない事態を防止することができる。即ち、本発明による表示装置は画素毎に他の画素の画像信号が参照されたデータ電圧を提供することができる。したがって、表示装置の全般的な駆動信頼性を向上させることができる。
【００９７】
以上のように図面と明細書で実施形態が開示された。ここで、特定な用語が使用されたが、これは単なる本発明を説明するための目的で使用されたことであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、本技術分野の通常の知識を有する者であれば、これから多様な変形及び均等な他の実施形態が具現できるという点を理解できる。したがって、本発明の真の技術的保護範囲は添付された特許請求の範囲の技術的思想によって定まれなければならない。
【符号の説明】
【００９８】
１００・・・表示パネル
２００・・・ゲート駆動部
３１０・・・第１制御部
３２０・・・第２制御部
４００・・・駆動回路部
【図１】
2015132824.tif 000003
【図２】
2015132824.tif 000004
【図３】
2015132824.tif 000005
【図４】
2015132824.tif 000006
【図５】
2015132824.tif 000007
【図６】
2015132824.tif 000008