(57)【要約】【課題】入力信号の仕様に対応しつつ、回路面積を削減することが可能な増幅回路を提供する。【解決手段】増幅回路は、第１の出力端子に出力が接続された第１の差動増幅回路を備える。増幅回路は、前記第１の差動増幅回路の出力と前記第１の差動増幅回路の反転入力との間に接続された第１の帰還抵抗を備える。増幅回路は、第２の出力端子に出力が接続された第２の差動増幅回路を備える。増幅回路は、前記第２の差動増幅回路の出力と前記第２の差動増幅回路の反転入力との間に接続された第２の帰還抵抗を備える。増幅回路は、第１の入力端子および第２の入力端子に入力された信号を、切り換えて、前記第１の差動増幅回路の非反転入力および前記第２の差動増幅回路の非反転入力に、または、前記第１の差動増幅回路の反転入力および前記第２の差動増幅回路の反転入力に供給する、切換回路を備える。【選択図】図１
2015154304.tif 000002
【特許請求の範囲】
【請求項１】
第１の出力端子に出力が接続された第１の差動増幅回路と、
前記第１の差動増幅回路の出力と前記第１の差動増幅回路の反転入力との間に接続された第１の帰還抵抗と、
第２の出力端子に出力が接続された第２の差動増幅回路と、
前記第２の差動増幅回路の出力と前記第２の差動増幅回路の反転入力との間に接続された第２の帰還抵抗と、
第１の入力端子および第２の入力端子に入力された信号を、切り換えて、前記第１の差動増幅回路の非反転入力および前記第２の差動増幅回路の非反転入力に、または、前記第１の差動増幅回路の反転入力および前記第２の差動増幅回路の反転入力に供給する、切換回路と、を備え、
前記切換回路は、
前記第１の入力端子と前記第１の差動増幅回路の非反転入力との間が電気的に接続され、前記第２の入力端子と前記第２の差動増幅回路の非反転入力との間が電気的に接続され、且つ、前記第１の差動増幅回路の反転入力と前記第２の差動増幅回路の反転入力との間が抵抗を介して接続された第１の切換状態と、
前記第１の入力端子と前記第１の差動増幅回路の反転入力との間が電気的に接続され、前記第２の入力端子と前記第２の差動増幅回路の反転入力との間が電気的に接続され、且つ、前記第１の差動増幅回路の非反転入力と前記第２の差動増幅回路の非反転入力とが固定電位に接続された第２の切換状態と、を切り換える
増幅回路。
【請求項２】
前記切換回路は、
前記第１の入力端子と前記第１の差動増幅回路の非反転入力との間に接続された第１のスイッチ素子と、
前記第２の入力端子と前記第２の差動増幅回路の非反転入力との間に接続された第２のスイッチ素子と、
一端が前記第１の差動増幅回路の反転入力に接続された第３のスイッチ素子と、
一端が前記第２の差動増幅回路の反転入力に接続された第４のスイッチ素子と、
前記第３のスイッチ素子の他端と前記第４のスイッチ素子の他端との間に接続された前記抵抗と、
前記第１の入力端子と前記第１の差動増幅回路の反転入力との間に接続された第５のスイッチ素子と、
前記第２の入力端子と前記第２の差動増幅回路の反転入力との間に接続された第６のスイッチ素子と、
前記第１の差動増幅回路の非反転入力と前記固定電位との間に接続された第７のスイッチ素子と、
前記第２の差動増幅回路の非反転入力と前記固定電位との間に接続された第８のスイッチ素子と、を備える
請求項１に記載の増幅回路。
【請求項３】
前記切換回路は、
前記第１の切換状態において、前記第１、２、３、４のスイッチ素子をオンし且つ前記第５、６、７、８のスイッチ素子をオフし、
前記第２の切換状態において、前記第１、２、３、４のスイッチ素子をオフし且つ前記第５、６、７、８のスイッチ素子をオンする
請求項２に記載の増幅回路。
【請求項４】
外部信号に応じて、前記第１から第８のスイッチ素子を制御する制御回路をさらに備える請求項２または３に記載の増幅回路。
【請求項５】
前記第１の帰還抵抗および前記第２の帰還抵抗は、可変抵抗である請求項１に記載の増幅回路。
【請求項６】
前記第１の帰還抵抗の抵抗値は、前記第２の帰還抵抗の抵抗値と等しくなるように設定されている請求項１に記載の増幅回路。
【請求項７】
前記第１の入力端子および前記第２の入力端子に入力された信号を増幅して、前記第１の出力端子および前記第２の出力端子に出力する請求項１から６のいずれか一項に記載の増幅回路と、
前記増幅回路が出力した信号をアナログ／デジタル変換するＡＤＣ回路と、を備えるＡＦＥ回路。
【請求項８】
請求項７に記載のＡＦＥ回路と、
前記ＡＦＥ回路が出力したデジタル信号を処理するデジタル信号処理回路と、を備える信号処理システム。
【請求項９】
前記デジタル信号処理回路は、
ハイパスフィルタ、ロウパスフィルタ、および、増幅部を備え、
前記ＡＦＥ回路が出力した信号を、前記ハイパスフィルタおよびロウパスフィルタによりフィルタリグするとともに、前記増幅部により増幅する、請求項８に記載の信号処理システム。
【請求項１０】
第１の入力端子と第２の入力端子に入力された信号を増幅して、第１の出力端子と前記第２の出力端子に出力する請求項１から６のいずれか一項に記載の増幅回路と、  
前記増幅回路が出力した信号を処理するアナログ信号処理回路と、を備える増幅装置。
【請求項１１】
請求項１０に記載の増幅装置と、
前記増幅装置が出力した信号をアナログ／デジタル変換するＡＤＣ回路と、を備える信号処理システム。
【請求項１２】
前記アナログ信号処理回路は、
ハイパスフィルタ、ロウパスフィルタ、および、増幅部を備え、
前記増幅回路が出力した信号を、前記ハイパスフィルタおよびロウパスフィルタによりフィルタリグするとともに、前記増幅部により増幅する、請求項１１に記載の信号処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、増幅回路、増幅装置、ＡＦＥ（Analog Front End）回路、および、信号処理システムに関する。
【背景技術】
【０００２】
従来、例えば、センシングした物理情報をプロセッサで処理・活用する場合、センサーの出力（アナログ値）をデジタル値に変換するためには、A/D変換前にセンサーの出力を計測用ＡＤＣの入力信号仕様に調整する増幅回路が必要になる。
【０００３】
そして、このセンサーの出力形式は、大別すると、電圧、電流に分類される。したがって、各種のセンサー出力（電圧、電流）に応じた増幅回路およびそれを用いたAFE回路を用意する必要があり、増幅回路およびそれを用いたAFE回路のチップ占有面積が大きくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２４３９５４
【発明の概要】
【発明が解決しようとする課題】
【０００５】
入力信号の仕様に対応しつつ、回路面積を削減することが可能な増幅回路を提供する。
【課題を解決するための手段】
【０００６】
実施例に従った増幅回路は、第１の出力端子に出力が接続された第１の差動増幅回路を備える。増幅回路は、前記第１の差動増幅回路の出力と前記第１の差動増幅回路の反転入力との間に接続された第１の帰還抵抗を備える。増幅回路は、第２の出力端子に出力が接続された第２の差動増幅回路を備える。増幅回路は、第１の入力端子および第２の入力端子に入力された信号を、切り換えて、前記第１の差動増幅回路の非反転入力および前記第２の差動増幅回路の非反転入力に、または、前記第１の差動増幅回路の反転入力および前記第２の差動増幅回路の反転入力に供給する、切換回路を備える。
【０００７】
前記切換回路は、前記第１の入力端子と前記第１の差動増幅回路の非反転入力との間が電気的に接続され、前記第２の入力端子と前記第２の差動増幅回路の非反転入力との間が電気的に接続され、且つ、前記第１の差動増幅回路の反転入力と前記第２の差動増幅回路の反転入力との間が抵抗を介して接続された第１の切換状態と、前記第１の入力端子と前記第１の差動増幅回路の反転入力との間が電気的に接続され、前記第２の入力端子と前記第２の差動増幅回路の反転入力との間が電気的に接続され、且つ、前記第１の差動増幅回路の非反転入力と前記第２の差動増幅回路の非反転入力とが固定電位に接続された第２の切換状態と、を切り換える。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施例１に係る増幅回路１００の構成の一例を示す図である。
【図２】図２は、図１に示す増幅回路１００が適用される信号処理システムの構成の一例を示す図である。
【図３】図３は、図１に示す増幅回路１００が適用される信号処理システムの構成の他の例を示す図である。
【発明を実施するための形態】
【０００９】
以下、各実施例について図面に基づいて説明する。
【実施例１】
【００１０】
図１は、実施例１に係る増幅回路１００の構成の一例を示す図である。
図１に示すように、増幅回路１００は、第１の入力端子ＩＮＰと、第２の入力端子ＩＮＮと、第１の出力端子ＯＵＴＰと、第２の出力端子ＯＵＴＮと、第１の差動増幅回路Ａ１と、第２の差動増幅回路Ａ２と、第１の帰還抵抗Ｒｆ１と、第２の帰還抵抗Ｒｆ２と、切換回路ＳＣと、制御回路ＣＯＮと、を備える。
【００１１】
第１の入力端子ＩＮＰは、電圧ＶＩＮＰ（又は電流ＩＩＮＰ）が入力されるようになっている。
【００１２】
第２の入力端子ＩＮＮは、電圧ＶＩＮＮ（又は電流ＩＩＮＮ）が入力されるようになっている。
【００１３】
第１の出力端子ＯＵＴＰは、電圧ＶＯＵＴＰが出力されるようになっている。
【００１４】
第２の出力端子ＯＵＴＮは、電圧ＶＯＵＴＮが出力されるようになっている。
【００１５】
第１の差動増幅回路Ａ１は、第１の出力端子ＯＵＴＰに出力が接続されている。
【００１６】
第１の帰還抵抗Ｒｆ１は、第１の差動増幅回路Ａ１の出力と第１の差動増幅回路Ａ１の反転入力との間に接続されている。
【００１７】
第２の差動増幅回路Ａ２は、第２の出力端子ＯＵＴＮに出力が接続されている。
【００１８】
第２の帰還抵抗Ｒｆ２は、第２の差動増幅回路Ａ２の出力と第２の差動増幅回路Ａ２の反転入力との間に接続されている。
【００１９】
なお、第１の帰還抵抗Ｒｆ１および第２の帰還抵抗Ｒｆ２は、例えば、可変抵抗である。
【００２０】
そして、第１の帰還抵抗Ｒｆ１の抵抗値は、第２の帰還抵抗Ｒｆ２の抵抗値と等しくなるように設定されている。
【００２１】
また、切換回路ＳＣは、第１の入力端子ＩＮＰおよび第２の入力端子ＩＮＮに入力された信号を、それぞれ切り換えて、第１の差動増幅回路Ａ１の非反転入力および第２の差動増幅回路Ａ２の非反転入力に、または、第１の差動増幅回路Ａ１の反転入力および第２の差動増幅回路Ａ２の反転入力に供給する。
【００２２】
この切換回路ＳＣは、例えば、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の非反転入力との間が電気的に接続され、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の非反転入力との間が電気的に接続され、且つ、第１の差動増幅回路Ａ１の反転入力と第２の差動増幅回路Ａ２の反転入力との間が中間抵抗Ｒｇを介して接続された第１の切換状態（図１に示す状態）になる。なお、この中間抵抗Ｒｇは、可変抵抗であってもよい。
【００２３】
この第１の切換状態では、増幅回路１００は、電圧入力型ＡＭＰとして動作する。
【００２４】
また、切換回路ＳＣは、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の反転入力との間が電気的に接続され、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の反転入力との間が電気的に接続され、且つ、第１の差動増幅回路Ａ１の非反転入力と第２の差動増幅回路Ａ２の非反転入力とが固定電位ＶＣＭに接続された第２の切換状態になる。
【００２５】
この第２の切換状態では、増幅回路１００は、電流入力型ＡＭＰとして動作する。
【００２６】
このように、切換回路ＳＣが上記第１の切換状態と第２の切換状態とを切り換えることにより、増幅回路１００は、入力信号の仕様が異なる電圧入力型ＡＭＰまたは電流入力型ＡＭＰとして動作することができる。  
この切換回路ＳＣは、例えば、図１に示すように、第１のスイッチ素子ＳＷ１と、第２のスイッチ素子ＳＷ２と、第３のスイッチ素子ＳＷ３と、第４のスイッチ素子ＳＷ４と、第５のスイッチ素子ＳＷ５と、第６のスイッチ素子ＳＷ６と、第７のスイッチ素子ＳＷ７と、第８のスイッチ素子ＳＷ８と、中間抵抗Ｒｇと、を有する。なお、第１ないし第８のスイッチ素子ＳＷ１〜ＳＷ８は、例えば、ＭＯＳトランジスタである。
【００２７】
第１のスイッチ素子ＳＷ１は、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の非反転入力との間に接続されている。
【００２８】
第２のスイッチ素子ＳＷ２は、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の非反転入力との間に接続されている。
【００２９】
第３のスイッチ素子ＳＷ３は、一端が第１の差動増幅回路Ａ１の反転入力に接続されている。
【００３０】
第４のスイッチ素子ＳＷ４は、一端が第２の差動増幅回路Ａ２の反転入力に接続されている。
【００３１】
中間抵抗Ｒｇは、第３のスイッチ素子ＳＷ３の他端と第４のスイッチ素子ＳＷ４の他端との間に接続されている。
【００３２】
第５のスイッチ素子ＳＷ５は、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の反転入力との間に接続されている。
【００３３】
第６のスイッチ素子ＳＷ６は、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の反転入力との間に接続されている。
【００３４】
第７のスイッチ素子ＳＷ７は、第１の差動増幅回路Ａ１の非反転入力と固定電位ＶＣＭとの間に接続されている。
【００３５】
第８のスイッチ素子ＳＷ８は、第２の差動増幅回路Ａ２の非反転入力と固定電位ＶＣＭとの間に接続されている。
【００３６】
なお、固定電位ＶＣＭは、例えば、接地電位である。また、固定電位ＶＣＭは、電源電圧の1／2であってもよい。
【００３７】
また、制御回路ＣＯＮは、外部信号に応じて、第１ないし第８のスイッチ素子ＳＷ１〜ＳＷ８を制御する。
【００３８】
ここで、以上のような構成を有する増幅回路１００の動作の一例について説明する。
【００３９】
例えば、切換回路ＳＣは、第１、２、３、４のスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４をオンし且つ第５、６、７、８のスイッチ素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８をオフする。
【００４０】
これにより、切換回路ＳＣは、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の非反転入力との間が電気的に接続され、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の非反転入力との間が電気的に接続され、且つ、第１の差動増幅回路Ａ１の反転入力と第２の差動増幅回路Ａ２の反転入力との間が中間抵抗Ｒｇを介して接続された第１の切換状態になる。
【００４１】
この第１の切換状態では、増幅回路１００の出力信号（電圧ＶＯＵＴＰ−電圧ＶＯＵＴＮ）と入力信号（電圧ＶＩＮＰ−電圧ＶＩＮＮ）とは、以下の式（１）に示す関係になる。なお、式（１）において、第１、第２の帰還抵抗Ｒｆ１、Ｒｆ２の抵抗値をＲｆとし、中間抵抗Ｒｇの抵抗値をＲｇとしている。
【数１】
2015154304.tif 000003
この式（１）に示すように、増幅回路１００は、電圧入力型ＡＭＰとして動作する。
【００４２】
一方、切換回路ＳＣは、第１、２、３、４のスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４をオフし且つ第５、６、７、８のスイッチ素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８をオンする。
【００４３】
これにより、切換回路ＳＣは、第１の入力端子ＩＮＰと第１の差動増幅回路Ａ１の反転入力との間が電気的に接続され、第２の入力端子ＩＮＮと第２の差動増幅回路Ａ２の反転入力との間が電気的に接続され、且つ、第１の差動増幅回路Ａ１の非反転入力と第２の差動増幅回路Ａ２の非反転入力とが固定電位ＶＣＭに接続された第２の切換状態になる。
【００４４】
この第２の切換状態では、増幅回路１００の出力信号（電圧ＶＯＵＴＰ−電圧ＶＯＵＴＮ）と入力信号（電流ＩＩＮＰ−電流ＩＩＮＮ）とは、以下の式（２）示す関係になる。なお、式（２）において、第１、第２の帰還抵抗Ｒｆ１、Ｒｆ２の抵抗値をＲｆとし、中間抵抗Ｒｇの抵抗値をＲｇとしている。
【数２】
2015154304.tif 000004
この式（２）に示すように、増幅回路１００は、電流入力型ＡＭＰとして動作する。
【００４５】
このように、切換回路ＳＣが上記第１の切換状態と第２の切換状態とを切り換えることにより、増幅回路１００は、入力信号の仕様が異なる電圧入力型ＡＭＰまたは電流入力型ＡＭＰとして動作することができる。
【００４６】
すなわち、増幅回路１００は、入力信号の仕様が異なっても差動増幅回路を併用できるため、回路面積を削減することができる。
【００４７】
以上のように、本実施例１に係る増幅回路１００によれば、入力信号の仕様に対応しつつ、回路面積を削減することができる。
【００４８】
次に、以上のような構成を有する増幅回路１００が適用される信号処理システムの構成の例について説明する。
【００４９】
図２は、図１に示す増幅回路１００が適用される信号処理システムの構成の一例を示す図である。
【００５０】
図２に示すように、信号処理システム１０００は、ＡＦＥ回路２００と、このＡＦＥ回路２００が出力したデジタル信号を処理するデジタル信号処理回路３００と、を備える。
【００５１】
ＡＦＥ回路２００は、第１の入力端子ＩＮＰと第２の入力端子ＩＮＮに入力された信号を増幅して、第１の出力端子ＯＵＴＰと第２の出力端子ＯＵＴＮに出力する増幅回路１００と、この増幅回路１００が出力した信号をアナログ／デジタル変換するＡＤＣ回路１０１と、を備える。
【００５２】
すなわち、このＡＦＥ回路２００は、図１に示す増幅回路１００の後段に、AMP出力をデジタル信号に変換するＡＤＣ回路１０１を具備し、電圧入力と電流入力にConfigurableに対応できる。
【００５３】
また、デジタル信号処理回路３００は、ハイパスフィルタ３０１と、ロウパスフィルタ３０２と、増幅部３０３と、を備える。
【００５４】
ハイパスフィルタ３０１は、ＡＦＥ回路２００が出力した信号が入力され、フィルタリングした信号を出力する。
【００５５】
ロウパスフィルタ３０２は、ハイパスフィルタ３０１が出力した信号が入力され、フィルタリングした信号を出力する。
【００５６】
増幅部３０３は、ロウパスフィルタ３０２が出力した信号を増幅して出力する。
【００５７】
このように、信号処理システム１０００は、ＡＦＥ回路２００の後段に、変換デジタル信号からDC成分や不要成分を除去するフィルタ機能や、信号を増幅する増幅機能をデジタル信号で実現するデジタル信号処理回路３００を具備し、電圧入力と電流入力にConfigurableに対応し、デジタル信号処理による高性能なフィルタおよび増幅機能を有する。
【００５８】
また、図３は、図１に示す増幅回路１００が適用される信号処理システムの構成の他の例を示す図である。
【００５９】
図３に示すように、信号処理システム２０００は、増幅装置２００Ａと、この増幅装置２００Ａが出力した信号をアナログ／デジタル変換するＡＤＣ回路１０１Ａと、を備える。
【００６０】
増幅装置２００Ａは、第１の入力端子ＩＮＰと第２の入力端子ＩＮＮに入力された信号を増幅して、第１の出力端子ＯＵＴＰと第２の出力端子ＯＵＴＮに出力する増幅回路１００と、この増幅回路１００が出力した信号を処理するアナログ信号処理回路３００Ａと、を備える。
【００６１】
すなわち、この増幅装置２００Ａは、図１に示す増幅回路１００の後段に、ＤＣ成分や不要成分を除去するフィルタ機能や、信号を増幅する増幅機能をアナログ信号で実現するアナログ信号処理回路３００Ａを具備し、電圧入力と電流入力にConfigurableに対応し、アナログ信号処理によるフィルタおよび増幅機能を有する。
【００６２】
アナログ信号処理回路３００Ａは、ハイパスフィルタ３０１Ａと、ロウパスフィルタ３０２Ａと、増幅部３０３Ａと、を備える。
【００６３】
ハイパスフィルタ３０１Ａは、増幅回路１００が出力した信号が入力され、フィルタリングした信号を出力する。
【００６４】
ロウパスフィルタ３０２Ａは、ハイパスフィルタ３０１Ａが出力した信号が入力され、フィルタリングした信号を出力する。
【００６５】
増幅部３０３Ａは、ロウパスフィルタ３０２Ａが出力した信号を増幅して出力する。
【００６６】
このように、信号処理システム２０００は、増幅装置２００Ａの後段に、AMP出力をデジタル信号に変換するＡＤＣ回路１０１Ａを具備し、電圧入力と電流入力にConfigurableに対応し、アナログ信号処理によるフィルタおよび増幅機能を有する。これにより、低分解能なＡＤＣ回路１０１Ａでも信号処理性能を向上することができる。
【００６７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６８】
１００  増幅回路
１０００、２０００  信号処理システム
Ａ１  第１の差動増幅回路
Ａ２  第２の差動増幅回路
Ｒｆ１  第１の帰還抵抗
Ｒｆ２  第２の帰還抵抗
ＳＣ  切換回路
ＣＯＮ  制御回路
【図１】
2015154304.tif 000005
【図２】
2015154304.tif 000006
【図３】
2015154304.tif 000007