(57)【要約】【課題】低い消費電力のクランプ回路を備え、且つチップ面積を縮小できるＤＣ／ＤＣコンバータを提供する。【解決手段】アンプと、アンプの出力端子に接続された第一のトランジスタを備えた誤差増幅回路の出力端子をクランプするクランプ回路を、ソースが第一のトランジスタのソースに接続され、ゲートが定電圧回路に接続され、ドレインが定電流回路に接続された第二のトランジスタと、ゲートが第二のトランジスタのドレインに接続され、ドレインがアンプの出力に接続された第三のトランジスタを備えた構成とした。【選択図】図１
2015154564.tif 000002
【特許請求の範囲】
【請求項１】
出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力するアンプと、ゲートが前記アンプの出力端子に接続される第一のトランジスタと、を備えた誤差増幅回路と、
前記誤差増幅回路の出力をクランプするクランプ回路と、
ランプ波を発生するランプ波発生回路と、
前記誤差増幅器の出力電圧と前記ランプ波を比較するＰＷＭコンパレータと、
を備えたＤＣ／ＤＣコンバータであって、
前記クランプ回路は、
定電圧回路と、
定電流回路と、
ソースが前記第一のトランジスタのソースに接続され、ゲートが前記定電圧回路に接続され、ドレインが前記定電流回路に接続された第二のトランジスタと、
ゲートが前記第二のトランジスタのドレインに接続され、ドレインが前記アンプの出力に接続された第三のトランジスタと、
を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力するアンプと、ゲートが前記アンプの出力端子に接続される第一のトランジスタと、を備えた誤差増幅回路と、
前記誤差増幅回路の出力をクランプするクランプ回路と、
ランプ波を発生するランプ波発生回路と、
前記誤差増幅器の出力電圧と前記ランプ波を比較するＰＷＭコンパレータと、
を備えたＤＣ／ＤＣコンバータにおいて、
前記クランプ回路は、
定電圧回路と、
第一の定電流回路と、
第二の定電流回路と、
ソースが前記第一のトランジスタのソースに接続され、ドレインが前記第一の定電流回路に接続された第二のトランジスタと、
ゲートが前記第二のトランジスタのドレインに接続され、ドレインが前記アンプの出力に接続された第三のトランジスタと、
ソースが前記定電圧回路に接続され、ゲートとドレインが前記第二の定電流回路および前記第二のトランジスタのゲートに接続された第四のトランジスタと、
を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータの誤差増幅回路の出力をクランプするクランプ回路に関し、低消費電力化したクランプ回路を有するＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
従来のＤＣ／ＤＣコンバータについて説明する。図３は、従来のＤＣ／ＤＣコンバータを示す回路図である。
従来のＤＣ／ＤＣコンバータは、誤差増幅回路１０７と、コンパレータ１０９と、発振回路１１０と、アンプ１０８と、フリップフロップ回路１１１と、クランプ回路３００と、基準電圧回路１０６と、コイル１１５と、容量１１６と、ＰＭＯＳトランジスタ１１２と、ＮＭＯＳトランジスタ１１３と、抵抗１０４、１０５、１１４と、グラウンド端子１００と、出力端子１０２と、電源端子１０１を備えている。クランプ回路３００は、定電流回路３０２と、定電圧回路３０１と、ＰＭＯＳトランジスタ３０３、３０５と、ＮＭＯＳトランジスタ３０４、３０６と、ＰＮＰバイポーラトランジスタ３０７を備えている。
【０００３】
定電圧回路３０１は、電圧ＶＥ１を出力している。誤差増幅回路１０７の出力電圧が電圧ＶＥ１を上回る時、ＰＮＰバイポーラトランジスタ３０７を介して電流が引き抜かれ、誤差増幅回路１０７の出力動作に関わらず誤差増幅回路１０７の出力は、電圧ＶＥ１までクランプされる。尚、誤差増幅回路１０７の出力動作によりその出力電圧が電圧ＶＥ１を下回る時は、ＰＮＰバイポーラトランジスタ３０７の電流引き抜き動作は停止し誤差増幅回路１０７の出力動作により得られる電圧値がそのまま出力される。（例えば、特許文献１図１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−８１７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のＤＣ／ＤＣコンバータは、クランプ回路３００の消費電流が大きくチップ面積が大きくなるという課題があった。
本発明は、上記課題に鑑みてなされ、クランプ回路を低消費電力化することができ、チップ面積を縮小できるＤＣ／ＤＣコンバータを提供する。
【課題を解決するための手段】
【０００６】
従来の課題を解決するため、本発明のＤＣ／ＤＣコンバータは以下のような構成とした。
出力トランジスタの出力する電圧を分圧した分圧電圧と基準電圧の差を増幅して出力するアンプと、ゲートに前記アンプの出力が入力される第一のトランジスタで構成される誤差増幅回路と、前記誤差増幅回路の出力をクランプするクランプ回路と、ランプ波を発生するランプ波発生回路と、前記誤差増幅器の出力電圧と前記ランプ波を比較するＰＷＭコンパレータと、を備えたＤＣ／ＤＣコンバータにおいて、前記クランプ回路は、定電圧回路と、定電流回路と、ソースが前記第一のトランジスタのソースに接続され、ゲートが前記定電圧回路に接続され、ドレインが前記定電流回路に接続された第二のトランジスタと、ゲートが前記第二のトランジスタのドレインに接続され、ドレインが前記アンプの出力に接続された第三のトランジスタを備えた。
【発明の効果】
【０００７】
本発明のＤＣ／ＤＣコンバータは、クランプ回路での消費電流を削減する事ができ、チップ面積を縮小することができる。また、クランプ回路がクランプを開始する電圧を容易に設定することができる
【図面の簡単な説明】
【０００８】
【図１】第一の実施形態のＤＣ／ＤＣコンバータの構成を示す回路図である。
【図２】第二の実施形態のＤＣ／ＤＣコンバータの構成を示す回路図である。
【図３】従来のＤＣ／ＤＣコンバータの構成を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
＜第一の実施形態＞
図１は、第一の実施形態のＤＣ／ＤＣコンバータの回路図である。
【００１０】
第一の実施形態のＤＣ／ＤＣコンバータは、誤差増幅回路１０７と、ＰＷＭコンパレータ１０９と、発振回路１１０と、アンプ１０８と、フリップフロップ回路１１１と、クランプ回路１３０と、基準電圧回路１０６と、コイル１１５と、容量１１６と、ＰＭＯＳトランジスタ１１２と、ＮＭＯＳトランジスタ１１３と、抵抗１０４、１０５、１１４と、グラウンド端子１００と、出力端子１０２と、電源端子１０１を備えている。クランプ回路１３０は、定電流回路１３４と、定電圧回路１３１と、ＰＭＯＳトランジスタ１３３と、ＮＭＯＳトランジスタ１３２を備えている。誤差増幅回路１０７は、アンプ１２１と、ＮＭＯＳトランジスタ１２２と、定電流回路１２３を備えている。アンプ１０８と抵抗１１４でランプ波発生回路を構成する。
【００１１】
次に、第一の実施形態のＤＣ／ＤＣコンバータの接続について説明する。
アンプ１２１は、非反転入力端子は基準電圧回路１０６の正極に接続され、反転入力端子は抵抗１０４と１０５の接続点に接続され、出力端子はＮＭＯＳトランジスタ１２２のゲートに接続される。基準電圧回路１０６の負極はグラウンド端子１００に接続され、抵抗１０５のもう一方の端子はグラウンド端子１００に接続され、抵抗１０４のもう一方の端子は出力端子１０２に接続される。ＮＭＯＳトランジスタ１２２は、ドレインは電源端子１０１に接続され、ソースはＰＷＭコンパレータ１０９の反転入力端子に接続される。定電流回路１２３は、一方の端子はＰＷＭコンパレータ１０９の反転入力端子に接続され、もう一方の端子はグラウンド端子１００に接続される。ＮＭＯＳトランジスタ１３２は、ドレインはアンプ１２１の出力端子に接続され、ゲートはＰＭＯＳトランジスタ１３３のドレインと定電流回路１３４の接続点に接続され、ソースはグラウンド端子１００に接続される。定電流回路１３４のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ１３３は、ゲートは定電圧回路１３１の正極に接続され、ソースはＰＷＭコンパレータ１０９の反転入力端子に接続される。定電圧回路１３１の負極はグラウンド端子１００に接続される。ＰＷＭコンパレータ１０９は、非反転入力端子はアンプ１０８の出力端子に接続され、出力端子はフリップフロップ回路１１１の第一の入力に接続される。フリップフロップ回路１１１は、第二の入力は発振回路１１０の出力に接続され、第一の出力はＰＭＯＳトランジスタ１１２のゲートに接続され、第二の出力はＮＭＯＳトランジスタ１１３のゲートに接続される。ＰＭＯＳトランジスタ１１２は、ドレインはＮＭＯＳトランジスタ１１３のドレインに接続され、ソースは電源端子１０１に接続される。ＮＭＯＳトランジスタ１１３のソースはグラウンド端子１００に接続される。アンプ１０８は、非反転入力端子はＰＭＯＳトランジスタ１１２のドレインとＮＭＯＳトランジスタ１１３のドレインと抵抗１１４の接続点に接続され、反転入力端子は抵抗１１４とコイル１１５の接続点に接続される。コイル１１５のもう一方の端子は出力端子１０２に接続される。容量１１６は、一方の端子は出力端子１０２に接続され、もう一方の端子はグラウンド端子１００に接続される。
【００１２】
次に、第一の実施形態のＤＣ／ＤＣコンバータの動作について説明する。
電源端子１０１に電源電圧ＶＤＤが入力されると、ＤＣ／ＤＣコンバータは、出力端子１０２から出力電圧Ｖｏｕｔを出力する。抵抗１０４と１０５は、出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。アンプ１２１は、非反転入力端子に入力される基準電圧回路１０６の基準電圧Ｖｒｅｆと、反転入力端子に入力される分圧電圧Ｖｆｂとを比較し、ＮＭＯＳトランジスタ１２２のゲートを制御して誤差増幅回路１０７の出力端子から出力信号を出力する。アンプ１０８はＰＭＯＳトランジスタ１１２から流れる電流によって上昇した抵抗１１４の両端の電圧を検出し、出力端子からランプ波を出力する。ＰＷＭコンパレータ１０９はランプ波と誤差増幅回路１０７の出力信号を比較し、出力信号をフリップフロップ回路１１１の第一の入力端子に出力する。フリップフロップ回路１１１はＰＷＭコンパレータ１０９の出力信号と第二の入力端子に入力される発振回路１１０の出力信号によって、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタとして動作するＰＭＯＳトランジスタ１１２とＮＭＯＳトランジスタ１１３のオンオフを制御する。
【００１３】
出力電圧Ｖｏｕｔが低下もしくは電源端子１０１に電源電圧ＶＤＤが入力され出力電圧Ｖｏｕｔが一定の電圧に達していない時、分圧電圧Ｖｆｂは基準電圧Ｖｒｅｆより低いためアンプ１２１はアンプ１２１の出力電圧を上昇させ、誤差増幅回路１０７の出力信号を上昇させる。ＰＭＯＳトランジスタ１３３の閾値をＶｔｐ、定電圧回路１３１の電圧をＶ１、誤差増幅回路１０７の出力信号をＶｅｒｒｏｕｔとすると、Ｖｅｒｒｏｕｔが上昇しＶ１＋｜Ｖｔｐ｜を超えた時ＰＭＯＳトランジスタ１３３がオンしてＮＭＯＳトランジスタ１３２のゲート電圧を上昇させる。ＮＭＯＳトランジスタ１３２のゲート電圧が上昇してＮＭＯＳトランジスタ１３２がオンするとアンプ１２１の出力電圧が低下し、Ｖｅｒｒｏｕｔを低下させる。こうして、誤差増幅回路１０７の出力をクランプすることができる。クランプ回路１３０は誤差増幅回路１０７の出力が上昇した時のみ動作するため消費電流を削減することができ、使用する素子の数が少ないためチップ面積を縮小することができる。誤差増幅回路１０７の出力のクランプを開始する電圧はＶ１＋｜Ｖｔｐ｜できまり、ＰＭＯＳトランジスタ１３３の閾値や定電圧回路１３１の電圧を調節することで容易に設定することができる。
【００１４】
なお、ＰＭＯＳトランジスタ１１２に流れる電流を電圧に変換して検出し、アンプ１０８の出力からランプ波を出力するカレントモードＤＣ／ＤＣコンバータの方式で説明したが、この方式に限らずアンプ１０８の出力を用いず三角波をランプ波として用いるボルテージモードの方式を用いても良い。
【００１５】
以上説明したように、第一の実施形態のＤＣ／ＤＣコンバータは、誤差増幅回路１０７の出力が上昇した時のみクランプ回路１３０を動作させることで消費電流を低減する事ができる。また、クランプ回路１３０で使用する素子数が少ないためチップ面積を縮小することができる。さらに、ＰＭＯＳトランジスタ１３３の閾値や定電圧回路１３１の電圧を調節することで誤差増幅回路１０７の出力のクランプを開始する電圧を容易に設定することができる。
【００１６】
＜第二の実施形態＞
図２は、第二の実施形態のＤＣ／ＤＣコンバータの回路図である。図１との違いは、ＰＭＯＳトランジスタ２０２と定電流回路２０１を追加した点である。
【００１７】
接続について説明する。ＰＭＯＳトランジスタ２０２は、ゲートとドレインはＰＭＯＳトランジスタ１３３のゲートと定電流回路２０１の一方の端子に接続され、ソースは定電圧回路１３１の正極に接続される。定電流回路２０１のもう一方の端子はグラウンド端子１００に接続され、定電圧回路１３１の負極はグラウンド端子１００に接続される。他は図１と同様である。
【００１８】
第二の実施形態のＤＣ／ＤＣコンバータの動作について説明する。電源端子１０１に電源電圧ＶＤＤが入力され、出力端子１０２の出力電圧Ｖｏｕｔが一定になるよう制御される動作は第一の実施形態と同様である。
【００１９】
出力電圧Ｖｏｕｔが低下もしくは電源端子１０１に電源電圧ＶＤＤが入力され出力電圧Ｖｏｕｔが一定の電圧に達していない時、分圧電圧Ｖｆｂは基準電圧Ｖｒｅｆより低いためアンプ１２１はアンプ１２１の出力電圧を上昇させ、誤差増幅回路１０７の出力信号を上昇させる。定電圧回路１３１の電圧をＶ１、誤差増幅回路１０７の出力信号をＶｅｒｒｏｕｔとすると、Ｖｅｒｒｏｕｔが上昇しＶ１を超えた時、ＰＭＯＳトランジスタ２０２とＰＭＯＳトランジスタ１３３がカレントミラーを構成しているためＰＭＯＳトランジスタ１３３に電流が流れる。そして、ＮＭＯＳトランジスタ１３２のゲート電圧を上昇させ、ＮＭＯＳトランジスタ１３２がオンするとアンプ１２１の出力電圧が低下し、Ｖｅｒｒｏｕｔを低下させる。こうして、誤差増幅回路１０７の出力をクランプすることができる。クランプ回路１３０は誤差増幅回路１０７の出力が上昇した時のみ動作するため消費電流を削減することができ、使用する素子の数が少ないためチップ面積を縮小することができる。誤差増幅回路１０７の出力のクランプを開始する電圧はＶ１できまり、ＰＭＯＳトランジスタ１３３の閾値の影響がなくなるため、定電圧回路１３１の電圧を調節するだけで高精度かつ容易に設定することができる。
【００２０】
なお、ＰＭＯＳトランジスタ１１２に流れる電流を電圧に変換して検出し、アンプ１０８にランプ波を出力するカレントモードＤＣ／ＤＣコンバータの方式で説明したが、この方式に限らずアンプ１０８の出力を用いず三角波をランプ波として用いるボルテージモードの方式を用いても良い。
【００２１】
以上説明したように、第二の実施形態のＤＣ／ＤＣコンバータは、誤差増幅回路１０７の出力が上昇した時のみクランプ回路１３０を動作させることで消費電流を低減させる事ができる。また、クランプ回路１３０で使用する素子数が少ないためチップ面積を縮小することができる。さらに、定電圧回路１３１の電圧値を設定するだけで、高精度かつ容易に誤差増幅回路１０７の出力のクランプを開始する電圧を設定できる。
【符号の説明】
【００２２】
１００  グラウンド端子
１０１  電源端子
１０２  出力端子
１０６  基準電圧回路
１０７  誤差増幅回路
１０８、１２１  アンプ
１０９  ＰＷＭコンパレータ
１１０  発振回路
１１１  フリップフロップ回路
１１５  コイル
１２３、１３４、２０１、３０２  定電流回路
１３０  クランプ回路
１３１  定電圧回路
【図１】
2015154564.tif 000003
【図２】
2015154564.tif 000004
【図３】
2015154564.tif 000005