(57)【要約】【課題】効率的な電圧変換を実現する降圧動作及び昇圧動作の両方が可能なＤＣ−ＤＣコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータは、インダクタ素子と、インダクタ素子と電源端子との間に接続される第１のスイッチ素子と、インダクタ素子とグラウンドとの間に接続される第２のスイッチ素子と、インダクタ素子の第１端と第２端との間をインダクタ素子と並列に接続する電流経路と、電流経路に設けられた抵抗素子と第３のスイッチ素子と、第１端と第２端との間を抵抗素子を介して電気的に一時的に接続する状態が終了した直後の所定期間において、降圧動作時には第１のスイッチ素子及び第２のスイッチ素子をそれぞれ導通及び非導通とし、昇圧動作時には第１のスイッチ素子及び第２のスイッチ素子をそれぞれ非導通及び導通とする第１の制御回路とを含む。【選択図】図１
2015220909.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源端子と、
第２の電源端子と、
前記第２の電源端子に第１端が接続されるインダクタ素子と、
前記インダクタ素子の第２端と前記第１の電源端子との間に接続される第１のスイッチ素子と、
前記インダクタ素子の前記第２端とグラウンドとの間に接続される第２のスイッチ素子と、
前記インダクタ素子の前記第１端と前記第２端との間を前記インダクタ素子と並列に接続する電流経路と、
前記電流経路に設けられた抵抗素子と、
前記電流経路に前記抵抗素子と直列に設けられ、非導通時に前記電流経路を遮断し、導通時に前記第１端と前記第２端との間を前記抵抗素子を介して電気的に接続する第３のスイッチ素子と、
前記第１端と前記第２端との間を前記抵抗素子を介して電気的に一時的に接続する状態が終了した直後の所定期間において、降圧動作時には前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれ導通及び非導通とし、昇圧動作時には前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれ非導通及び導通とする第１の制御回路と
を含むＤＣ−ＤＣコンバータ。
【請求項２】
前記第３のスイッチ素子が導通するときに、前記インダクタ素子の前記第１端から前記第２の電源端子の方向に流れる電流を遮断する機構を更に含み、前記第１のスイッチ素子は第１のトランジスタであり、前記第２のスイッチ素子は第２のトランジスタである請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記昇圧動作と前記降圧動作との何れかを指定する信号が前記昇圧動作及び前記降圧動作の一方を示す状態から他方を示す状態に状態変化すると、前記状態変化に応答して前記第３のスイッチ素子を所定期間導通させるスイッチ制御信号を生成する第２の制御信号生成回路、及び、前記所定期間中は前記第１のスイッチ素子と前記第２のスイッチ素子とを共に非導通にするドライブ回路を更に含む請求項１又は２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記昇圧動作時には前記第１の電源端子の電圧に応じた信号に応じて動作し、前記降圧動作時には前記第２の電源端子の電圧に応じた信号に応じて動作し、前記第１のスイッチ素子と前記第２のスイッチ素子とを交互に導通させるスイッチ素子制御信号を生成する第３の制御信号生成回路を更に含み、
前記第１の制御回路は、前記降圧動作時には前記第１端と前記第２端との間を前記抵抗素子を介して電気的に一時的に接続する状態が終了した直後の所定期間において前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれ導通及び非導通とした後に、前記スイッチ素子制御信号に応じて前記第１のスイッチ素子と前記第２のスイッチ素子とを交互に導通させ、前記昇圧動作時には前記第１端と前記第２端との間を前記抵抗素子を介して電気的に一時的に接続する状態が終了した直後の所定期間において前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれ非導通及び導通とした後に、前記スイッチ素子制御信号に応じて前記第１のスイッチ素子と前記第２のスイッチ素子とを交互に導通させる請求項３記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記第１の電源端子の電圧に応じた電圧と前記第２の電源端子の電圧に応じた電圧との何れか一方である選択された電圧と、第１の参照電圧と第２の参照電圧との何れか一方である選択された電圧との差を増幅する一つの増幅回路を更に含み、前記一つの増幅回路の出力に応じて前記第３の信号生成回路は前記スイッチ素子制御信号を生成する請求項４記載のＤＣ−ＤＣコンバータ。
【請求項６】
二次電池と、
前記二次電池に接続されるＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータに接続される負荷回路と
を含み、前記ＤＣ−ＤＣコンバータは、
前記二次電池に接続される第１の電源端子と、
前記負荷回路に接続される第２の電源端子と、
前記第２の電源端子に第１端が接続されるインダクタ素子と、
前記インダクタ素子の第２端と前記第１の電源端子との間に接続される第１のスイッチ素子と、
前記インダクタ素子の前記第２端とグラウンドとの間に接続される第２のスイッチ素子と、
前記インダクタ素子の前記第１端と前記第２端との間を前記インダクタ素子と並列に接続する電流経路と、
前記電流経路に設けられた抵抗素子と、
前記電流経路に前記抵抗素子と直列に設けられ、非導通時に前記電流経路を遮断し、導通時に前記第１端と前記第２端との間を前記抵抗素子を介して電気的に接続する第３のスイッチ素子と、
前記第１端と前記第２端との間を前記抵抗素子を介して電気的に一時的に接続する状態が終了した直後の所定期間において、降圧動作時には前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれ導通及び非導通とし、昇圧動作時には前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれ非導通及び導通とする第１の制御回路と
を含むことを特徴とする電力送受システム。
【請求項７】
前記第３のスイッチ素子が導通するときに、前記インダクタ素子の前記第１端から前記第２の電源端子の方向に流れる電流を遮断する機構を更に含み、前記第１のスイッチ素子は第１のトランジスタであり、前記第２のスイッチ素子は第２のトランジスタである請求項６記載の電力送受システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、ＤＣ−ＤＣコンバータ及び電力送受システムに関する。
【背景技術】
【０００２】
電気自動車のバッテリ間送電やスマートシティの送電など、高電圧蓄電素子と低電圧蓄電素子の間でエネルギーを送受する場合、一般的には昇圧電源回路及び降圧電源回路が用いられる。エネルギー送受は、今日の携帯電話などのモバイル電子機器に用いられている半導体集積回路でも行われる。例えば、高い電圧（４．２Ｖ）を保持しているリチウム二次電池から、マイコン（電源電圧１．２Ｖ）の駆動電荷を保持するためのコンデンサにエネルギーを送る場合がある。この場合、マイコンの動作に使われなかった余剰電荷をコンデンサからリチウム二次電池に戻す、即ちエネルギーを回収することにより、効率的な電力の使用が可能になる。これを実現するためには、リチウム二次電池からマイコン用コンデンサへ充電するための降圧電源回路、及び、マイコン用コンデンサからリチウム二次電池へ電荷を回収するための昇圧電源回路が用いられる。この電源回路を単純に構成すると、降圧電源回路と昇圧電源回路とがそれぞれ１つずつ必要になり、回路規模とコストが大きくなってしまう。
【０００３】
回路規模とコストとを抑えるために、降圧電源回路と昇圧電源回路とでインダクタ素子等を共有する回路構成が知られている（例えば特許文献１乃至３参照）。そのような回路構成には、降圧動作時と昇圧動作時とでインダクタ素子を流れる電流の向きが反転するタイプの回路と、降圧動作時と昇圧動作時とでインダクタ素子を流れる電流の向きが同一であるタイプの回路とがある。
【０００４】
電流の向きが反転するタイプの回路では、インダクタに流れる電流の向きを反転させる特別な仕組みが無いため、降圧と昇圧の切り替え時に、インダクタに流れる電流の向きを反転させるのに時間がかかってしまう。電流の向き反転に要する時間が長くなる分、定常的に動作させる回路の消費電力が余分に必要となる。マイコン用コンデンサからリチウム二次電池へ余剰電荷を頻繁に回収するような場合には、この余分な電力が無視できず、回収量が減ってしまう。
【０００５】
電流の向きが同一であるタイプの回路では、電流の向きが反転するタイプの回路と比較してスイッチ素子として用いるトランジスタの数が多くなってしまう。何故なら、インダクタの電流流入側の第１の端子を、降圧動作時には高電圧入力側に接続し、昇圧動作時には低電圧入力側に接続するために、第１の端子と高電圧側端子との間及び第１の端子と低電圧端子との間にそれぞれスイッチ素子が設けられる。またインダクタの電流流出側の第２の端子を、降圧動作時には低電圧出力側に接続し、昇圧動作時には高電圧出力側に接続するために、第２の端子と低電圧側端子との間及び第２の端子と高電圧端子との間にそれぞれスイッチ素子が設けられる。結果として、入力側端子と出力側端子との間を接続する全ての経路の一つ一つにおいて、少なくとも２つのスイッチ素子とその間に設けられるインダクタが存在することになる。これら各スイッチ素子においてＯＮ抵抗分の電力損失が発生するため、この場合のようにスイッチ素子の個数が多くなってしまうと、効率よく電圧変換することができない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２９５７６9号公報
【特許文献２】特開２００７−１５１３１１号公報
【特許文献３】特開２０１１−４１３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以上を鑑みると、効率的な電圧変換を実現する降圧動作及び昇圧動作の両方が可能なＤＣ−ＤＣコンバータが望まれる。
【課題を解決するための手段】
【０００８】
ＤＣ−ＤＣコンバータは、第１の電源端子と、第２の電源端子と、前記第２の電源端子に第１端が接続されるインダクタ素子と、前記インダクタ素子の第２端と前記第１の電源端子との間に接続される第１のスイッチ素子と、前記インダクタ素子の前記第２端とグラウンドとの間に接続される第２のスイッチ素子と、前記インダクタ素子の前記第１端と前記第２端との間を前記インダクタ素子と並列に接続する電流経路と、前記電流経路に設けられた抵抗素子と、前記電流経路に前記抵抗素子と直列に設けられ、非導通時に前記電流経路を遮断し、導通時に前記第１端と前記第２端との間を前記抵抗素子を介して電気的に接続する第３のスイッチ素子と、前記第１端と前記第２端との間を前記抵抗素子を介して電気的に一時的に接続する状態が終了した直後の所定期間において、降圧動作時には前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれ導通及び非導通とし、昇圧動作時には前記第１のスイッチ素子及び前記第２のスイッチ素子をそれぞれ非導通及び導通とする第１の制御回路とを含む。
【発明の効果】
【０００９】
少なくとも１つの実施例によれば、効率的な電圧変換を実現する降圧動作及び昇圧動作の両方が可能なＤＣ−ＤＣコンバータが提供される。
【図面の簡単な説明】
【００１０】
【図１】ＤＣ−ＤＣコンバータの構成の一例を示す図である。
【図２】ＤＣ−ＤＣコンバータの詳細な構成の一例を示す図である。
【図３】図２に示すＤＣ−ＤＣコンバータの動作の一例を示す図である。
【図４】ＤＣ−ＤＣコンバータの構成の別の一例を示す図である。
【図５】電力送受システムの構成の一例を示す図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお以下の複数の図において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。
【００１２】
図１は、ＤＣ−ＤＣコンバータの構成の一例を示す図である。ＤＣ−ＤＣコンバータは、ドライブ回路１０、昇降圧制御回路１１、ＰＷＭ信号生成回路１２、制御信号生成回路１３、増幅回路１４及び１５、ＰＭＯＳトランジスタ１６、ＮＭＯＳトランジスタ１７、及びインダクタ素子１８を含む。ＤＣ−ＤＣコンバータは更に、ＮＭＯＳトランジスタ１９Ａ、抵抗素子１９Ｂ、容量素子２０及び２１、抵抗素子２２乃至２５、参照電圧源２６及び２７、スイッチ回路２８、高耐圧ＭＯＳトランジスタ１１１乃至１１３、及びインバータ１１４を含む。降圧動作時には、第１の電源端子１０１に電圧Ｖ１が外部から印加され、電圧Ｖ１より低い電圧Ｖ２が第２の電源端子１０２に生成される。昇圧動作時には、第２の電源端子１０２に電圧Ｖ２が外部から印加され、電圧Ｖ２より高い電圧Ｖ１が第１の電源端子１０１に生成される。
【００１３】
インダクタ素子１８は、その第１端が第２の電源端子１０２に接続される。ＰＭＯＳトランジスタ１６はスイッチ素子であり、インダクタ素子１８の第２端と第１の電源端子１０１との間に接続される。ＮＭＯＳトランジスタ１７はスイッチ素子であり、インダクタ素子１８の第２端とグラウンドとの間に接続される。インダクタ素子１８の第１端と第２端の間をインダクタ素子１８と並列に接続する電流経路には、抵抗素子１９Ｂが設けられる。またスイッチ素子として機能するＮＭＯＳトランジスタ１９Ａが、上記電流経路に抵抗素子１９Ｂと直列に設けられる。ＮＭＯＳトランジスタ１９Ａは、非導通時に上記電流経路を遮断し、導通時にインダクタ素子１８の第１端と第２端との間を抵抗素子１９Ｂを介して電気的に接続する。またＮＭＯＳトランジスタ１９Ａが導通するときに、インダクタ素子１８の第１端から第２の電源端子１０２の方向に流れる電流を遮断する機構として、高耐圧ＭＯＳトランジスタ１１１乃至１１３が設けられている。
【００１４】
ＰＷＭ信号生成回路１２は、昇圧動作時には第１の電源端子１０１の電圧に応じた信号に応じて動作し、降圧動作時には第２の電源端子１０２の電圧に応じた信号に応じて動作する。ここで第１の電源端子１０１の電圧に応じた信号とは増幅回路１４の出力信号であり、この増幅回路１４は、第１の電源端子１０１の電圧を抵抗素子２２及び２３により分圧した電圧と参照電圧源２６の電圧との差を増幅して誤差信号として出力する。また第２の電源端子１０２の電圧に応じた信号とは増幅回路１５の出力信号であり、この増幅回路１５は、第２の電源端子１０２の電圧を抵抗素子２４及び２５により分圧した電圧と参照電圧源２７の電圧との差を増幅して誤差信号として出力する。スイッチ回路２８においては、昇圧動作と降圧動作との何れかを指定する信号Ｓ１に応じてその接続先が切り替わる。昇圧動作時には、スイッチ回路２８が、増幅回路１４の出力する誤差信号をＰＷＭ信号生成回路１２に供給する。降圧動作時には、スイッチ回路２８が、増幅回路１５の出力する誤差信号をＰＷＭ信号生成回路１２に供給する。
【００１５】
ＰＷＭ信号生成回路１２は、スイッチ回路２８を介して供給された誤差信号に応じて、ＰＷＭ（Pulse Width Modulation）信号を生成する。このＰＷＭ信号がトランジスタ制御信号として昇降圧制御回路１１を介してドライブ回路１０に供給される。ドライブ回路１０は、トランジスタ制御信号として供給されたＰＷＭ信号のパルス幅に応じたタイミングで、ＰＭＯＳトランジスタ１６とＮＭＯＳトランジスタ１７とを交互に導通させる。これにより、誤差信号がゼロになるようにフィードバック制御が行われる。
【００１６】
降圧動作時には、第１の電源端子１０１から第２の電源端子１０２に向かう方向にインダクタ素子１８を電流が流れる。ＰＭＯＳトランジスタ１６が導通状態のとき、第１の電源端子１０１から第２の電源端子１０２に向かいインダクタ素子１８を介して電流が流れ、インダクタ素子１８にエネルギー（磁束）が蓄積される。ＮＭＯＳトランジスタ１７が導通状態のとき、インダクタ素子１８が第２の電源端子１０２に向けて電流を流す方向に蓄積エネルギーを放出する。これらの動作により、インダクタ素子１８にエネルギーを蓄積する期間の長さとインダクタ素子１８がエネルギーを放出する期間の長さとの比率に応じて容量素子２１に電荷が蓄積され、第２の電源端子１０２にその比率に応じた電圧が現れる。
【００１７】
昇圧動作時には、第２の電源端子１０２から第１の電源端子１０１に向かう方向にインダクタ素子１８を電流が流れる。ＮＭＯＳトランジスタ１７が導通状態のとき、第２の電源端子１０２からグランドに向かいインダクタ素子１８を介して電流が流れ、インダクタ素子１８にエネルギー（磁束）が蓄積される。ＰＭＯＳトランジスタ１６が導通状態のとき、インダクタ素子１８が第１の電源端子１０１に向けて電流を流す方向に蓄積エネルギーを放出し、第２の電源端子１０２の電圧Ｖ２にインダクタ素子１８の起電力の電圧を加えた昇圧電圧が生成される。これらの動作により、インダクタ素子１８にエネルギーを蓄積する期間の長さとインダクタ素子１８がエネルギーを放出する期間の長さとの比率に応じて容量素子２０に電荷が蓄積され、第１の電源端子１０１にその比率に応じた電圧が現れる。
【００１８】
制御信号生成回路１３は、昇圧動作と降圧動作との何れかを指定する信号Ｓ１が昇圧動作及び降圧動作の一方を示す状態から他方を示す状態に状態変化すると、状態変化に応答してＮＭＯＳトランジスタ１９Ａを所定期間導通させるスイッチ制御信号ＳＳを生成する。このスイッチ制御信号ＳＳをゲートに受け取ることにより、ＮＭＯＳトランジスタ１９Ａは所定期間導通し、インダクタ素子１８の第１端と第２端との間を抵抗素子１９Ｂを介して電気的に接続する。またスイッチ制御信号ＳＳをインバータ１１４により反転した信号をそれぞれのゲートに受け取ることにより、高耐圧ＭＯＳトランジスタ１１１乃至１１３が所定期間非導通状態となる。
【００１９】
昇降圧制御回路１１は、インダクタ素子１８の第１端と第２端との間を抵抗素子１９Ｂを介して電気的に一時的に接続する状態が終了した直後の所定期間において、以下の動作を実行する。即ち、昇降圧制御回路１１は、降圧動作時にはインダクタ素子１８の第１端と第２端との間の一時的な接続状態が終了した直後の所定期間において、降圧動作開始の初期設定としてＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７をそれぞれ導通及び非導通とする。昇降圧制御回路１１は更に、昇圧動作時にはインダクタ素子１８の第１端と第２端との間の一時的な接続状態が終了した直後の所定期間において、昇圧動作開始の初期設定としてＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７をそれぞれ非導通及び導通とする。この初期設定動作により、インダクタ素子１８の第１端と第２端との間を抵抗素子１９Ｂを介して電気的に一時的に接続する状態が終了した直後において、昇圧動作時には昇圧動作に必要な方向に電流が流れ、降圧動作時には降圧動作に必要な方向に電流が流れる。
【００２０】
昇降圧制御回路１１は、昇圧動作時には上記初期設定動作により昇圧動作に必要な方向に電流を流した後に、前記トランジスタ制御信号（ＰＷＭ信号）に応じてＰＭＯＳトランジスタ１６とＮＭＯＳトランジスタ１７とを交互に導通させる。昇降圧制御回路１１は更に、降圧動作時には上記初期設定動作により降圧動作に必要な方向に電流を流した後に、前記トランジスタ制御信号（ＰＷＭ信号）に応じてＰＭＯＳトランジスタ１６とＮＭＯＳトランジスタ１７とを交互に導通させる。即ち、初期設定動作により所望の方向に電流を流した後は、ＰＷＭ信号に基づく通常の昇圧動作又は降圧動作が実行される。
【００２１】
図２は、ＤＣ−ＤＣコンバータの詳細な構成の一例を示す図である。図２において、図１と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。
【００２２】
図２において、昇降圧制御回路１１は、ＮＭＯＳトランジスタ３１、ＮＭＯＳトランジスタ３２、及びスイッチ回路３３を含む。制御信号生成回路１３は、遅延素子列４１及び４２、ＸＯＲ回路４３、インバータ４４及び４５、並びにＡＮＤ回路４６及び４７を含む。
【００２３】
信号Ｓ１は、降圧動作時にＨＩＧＨとなり、昇圧動作時にＬＯＷとなる。信号Ｓ１がＨＩＧＨからＬＯＷ又はＬＯＷからＨＩＧＨに変化すると、制御信号生成回路１３において、遅延素子列４１の遅延時間に等しいパルス幅を有するＨＩＧＨパルスがＸＯＲ回路４３から出力される。このＨＩＧＨパルスが、スイッチ制御信号ＳＳとしてＮＭＯＳトランジスタ１９Ａのゲートに印加される。またこのＨＩＧＨパルスであるスイッチ制御信号ＳＳの反転信号が、インバータ１１４を介して、高耐圧ＭＯＳトランジスタ１１１乃至１１３のゲートに印加される。具体的には、スイッチ制御信号ＳＳは、信号Ｓ１の状態変化に応答してＨＩＧＨになり、その後所定期間ＨＩＧＨ状態を維持してからＬＯＷに戻るパルス信号である。
【００２４】
またスイッチ制御信号ＳＳを遅延素子列４２により遅延することにより生成された信号と信号Ｓ１とが、ＡＮＤ回路４６によりＡＮＤ論理を取られる。更に、スイッチ制御信号ＳＳを遅延素子列４２により遅延することにより生成された信号と信号Ｓ１の反転信号とが、ＡＮＤ回路４７によりＡＮＤ論理を取られる。
【００２５】
昇降圧制御回路１１のＮＭＯＳトランジスタ３２は、制御信号生成回路１３のＡＮＤ回路４６の出力である信号ＳＵをゲートに受け取る。この信号ＳＵは、昇圧動作から降圧動作に切り替わった時に、スイッチ制御信号ＳＳのＨＩＧＨへの変化に遅れてＨＩＧＨとなり、その後所定期間ＨＩＧＨ状態を維持してからＬＯＷに戻るパルス信号である。
【００２６】
昇降圧制御回路１１のＮＭＯＳトランジスタ３１は、制御信号生成回路１３のＡＮＤ回路４７の出力である信号ＳＤをゲートに受け取る。この信号ＳＤは、降圧動作から昇圧動作に切り替わった時に、スイッチ制御信号ＳＳのＨＩＧＨへの変化に遅れてＨＩＧＨとなり、その後所定期間ＨＩＧＨ状態を維持してからＬＯＷに戻るパルス信号である。
【００２７】
昇降圧制御回路１１のスイッチ回路３３は、スイッチ制御信号ＳＳを遅延素子列４２により遅延し更に反転することにより生成された信号ＳＰを、スイッチ制御信号として受け取る。信号ＳＰがＬＯＷのときにスイッチ回路３３は遮断され、信号ＳＰがＨＩＧＨのときにスイッチ回路３３は導通される。この信号ＳＰは、信号ＳＵがＨＩＧＨの期間及び信号ＳＤがＨＩＧＨの期間においてＬＯＷとなる信号である。この信号ＳＰにより、信号ＳＵがＨＩＧＨの期間及び信号ＳＤがＨＩＧＨの期間において、スイッチ回路３３を遮断し、ＰＷＭ信号生成回路１２の出力であるトランジスタ制御信号（ＰＷＭ信号）をドライブ回路１０に供給しないようにする。それ以外の期間においては、スイッチ回路３３が導通し、ＰＷＭ信号生成回路１２の出力であるトランジスタ制御信号（ＰＷＭ信号）がドライブ回路１０に供給される。
【００２８】
ドライブ回路１０は、昇降圧制御回路１１から供給される信号がＨＩＧＨのときに、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７をそれぞれ遮断及び導通する。ドライブ回路１０は更に、昇降圧制御回路１１から供給される信号がＬＯＷのときに、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７をそれぞれ導通及び遮断する。ドライブ回路１０は、制御信号生成回路１３から供給される信号ＳＳがＨＩＧＨのとき、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７の両方を遮断する。
【００２９】
図３は、図２に示すＤＣ−ＤＣコンバータの動作の一例を示す図である。図３において、電流ＩＬの符号については、図２の矢印で示す向き（第１の電源端子１０１から第２の電源端子１０２に向かう向き）を正としてある。以下において、図２及び図３を用いて、図２のＤＣ−ＤＣコンバータの動作について説明する。
【００３０】
時刻ゼロでは、信号Ｓ１がＨＩＧＨに変化することにより、降圧動作が選択される。制御信号生成回路１３は、時刻ゼロで信号Ｓ１がＨＩＧＨに変化したことに応答し、信号Ｓ１のエッジのタイミングで短期間ＨＩＧＨになるパルスであるスイッチ制御信号ＳＳを出力する。このとき、スイッチ制御信号ＳＳのＨＩＧＨを受けたドライブ回路１０により、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７は共に非導通となる。スイッチ制御信号ＳＳのＨＩＧＨ期間においてＮＭＯＳトランジスタ１９Ａが導通し、インダクタ素子１８の第１端と第２端との間が抵抗素子１９Ｂを介して電気的に接続され、インダクタ素子１８を流れる電流ＩＬは急速にゼロとなる。このインダクタ電流ＩＬが急速にゼロになることについては、後程詳細に説明する。
【００３１】
スイッチ制御信号ＳＳがＨＩＧＨからＬＯＷに戻った後に、制御信号生成回路１３が生成する信号ＳＰ及びＳＵがそれぞれＬＯＷ及びＨＩＧＨに変化する。信号ＳＰ及びＳＵがそれぞれＬＯＷ及びＨＩＧＨである期間、昇降圧制御回路１１の出力信号はＬＯＷに固定され、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７はそれぞれ導通及び非導通となる。これにより、電流は第１の電源端子１０１の電圧Ｖ１からＰＭＯＳトランジスタ１６を介して第２の電源端子１０２の電圧Ｖ２（＜Ｖ１）に向かって流れ、インダクタ素子１８を流れる電流ＩＬは正となる。その後、信号ＳＰ及びＳＵがそれぞれＨＩＧＨ及びＬＯＷになると、昇降圧制御回路１１がドライブ回路１０に出力する信号は、ＰＷＭ信号生成回路１２からのトランジスタ制御信号（ＰＷＭ信号）となる。これにより、電流ＩＬが正の初期状態から、ドライブ回路１０がＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７を交互に導通させる通常の降圧動作が開始され、第２の電源端子１０２の電圧に基づくフィードバック制御が行われる。
【００３２】
時刻Ｔ１では、信号Ｓ１がＨＩＧＨからＬＯＷに変化することにより、昇圧動作が選択される。制御信号生成回路１３は、時刻Ｔ１で信号Ｓ１がＬＯＷに変化したことに応答し、信号Ｓ１のエッジのタイミングで短期間ＨＩＧＨになるパルスであるスイッチ制御信号ＳＳを出力する。このとき、スイッチ制御信号ＳＳのＨＩＧＨを受けたドライブ回路１０により、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７は共に非導通となる。スイッチ制御信号ＳＳのＨＩＧＨ期間においてＮＭＯＳトランジスタ１９Ａが導通し、インダクタ素子１８の第１端と第２端との間が抵抗素子１９Ｂを介して電気的に接続され、インダクタ素子１８を流れる電流ＩＬは急速にゼロとなる。
【００３３】
時刻Ｔ２において、スイッチ制御信号ＳＳがＨＩＧＨからＬＯＷに戻った後に、制御信号生成回路１３が生成する信号ＳＰ及びＳＤがそれぞれＬＯＷ及びＨＩＧＨに変化する。信号ＳＰ及びＳＤがそれぞれＬＯＷ及びＨＩＧＨである期間、昇降圧制御回路１１の出力信号はＨＩＧＨに固定され、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７はそれぞれ非導通及び導通となる。これにより、電流は第２の電源端子１０２の電圧Ｖ２からＮＭＯＳトランジスタ１７を介してグランドに向かって流れ、インダクタ素子１８を流れる電流ＩＬは負となる。その後、信号ＳＰ及びＳＤがそれぞれＨＩＧＨ及びＬＯＷになると、昇降圧制御回路１１がドライブ回路１０に出力する信号は、ＰＷＭ信号生成回路１２からのトランジスタ制御信号（ＰＷＭ信号）となる。これにより、電流ＩＬが負の初期状態から、ドライブ回路１０がＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７を交互に導通させる通常の昇圧動作が開始され、第１の電源端子１０１の電圧に基づくフィードバック制御が行われる。
【００３４】
時刻Ｔ３では、信号Ｓ１がＨＩＧＨに変化することにより、降圧動作が選択される。制御信号生成回路１３は、時刻Ｔ３で信号Ｓ１がＨＩＧＨに変化したことに応答し、信号Ｓ１のエッジのタイミングで短期間ＨＩＧＨになるパルスであるスイッチ制御信号ＳＳを出力する。このとき、スイッチ制御信号ＳＳのＨＩＧＨを受けたドライブ回路１０により、ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７は共に非導通となる。スイッチ制御信号ＳＳのＨＩＧＨ期間においてＮＭＯＳトランジスタ１９Ａが導通し、インダクタ素子１８の第１端と第２端との間が抵抗素子１９Ｂを介して電気的に接続され、インダクタ素子１８を流れる電流ＩＬは急速にゼロとなる。
【００３５】
時刻Ｔ４において、スイッチ制御信号ＳＳがＨＩＧＨからＬＯＷに戻った後に、制御信号生成回路１３が生成する信号ＳＰ及びＳＵがそれぞれＬＯＷ及びＨＩＧＨに変化する。以降の動作は、時刻ゼロから時刻Ｔ１迄の動作と同様である。
【００３６】
なお仮に時刻Ｔ１において、ＮＭＯＳトランジスタ１９Ａを導通させてインダクタ素子１８の第１端と第２端との間を電気的に接続する動作を実行しないとする。またその場合に、ＮＭＯＳトランジスタ１７を導通させてインダクタ素子１８に流れる電流を徐々に減少させるとする。そのときの電流の減少のスピードは、通常のレギュレーション時（ＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７が交互に導通される時）の電流の負の傾きと同一であるため、電流がゼロになるのは時刻Ｔ１'となってしまう。
【００３７】
上記説明したように、図２に示すＤＣ−ＤＣコンバータでは、ＮＭＯＳトランジスタ１９Ａが導通することにより、インダクタ素子１８の第１端と第２端との間を抵抗素子１９Ｂを介して電気的に一時的に接続する。この一時的な電気的接続状態により、インダクタ素子１８を流れる電流ＩＬを急速にゼロにすることができる。このインダクタ電流ＩＬがゼロになる動作について以下に説明する。
【００３８】
図２に示されるＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７が、仮にトランジスタではなく、非導通時に電流が全く流れることのない機械的なスイッチ回路であるとする。この場合、ＮＭＯＳトランジスタ１９Ａ及び抵抗素子１９Ｂの電流経路を設けなくとも、昇圧動作と降圧動作との切り替え時にこれらの機械的スイッチ回路を非導通にすることにより、インダクタ電流ＩＬを瞬時にゼロにすることができる。但しその場合、何処にも接続されていないインダクタ素子１８の第２端（図２におけるインダクタ素子１８の左側の一端）の電位が無限大の振幅で振れてしまい、回路の破壊に繋がる虞がある。それに対して、ＮＭＯＳトランジスタ１９Ａと適度の抵抗値の抵抗素子１９Ｂとを電流経路として追加すれば、インダクタ電流ＩＬを全てこの電流経路に流すことができ、破壊的な電圧を発生させることなくインダクタ電流ＩＬを減衰させることができる。
【００３９】
なお、図２に示されるＰＭＯＳトランジスタ１６及びＮＭＯＳトランジスタ１７のように、昇圧及び降圧動作時に交互に導通するスイッチ素子がＭＯＳトランジスタである場合、機械的なスイッチ回路の場合と異なり、寄生ダイオードの影響を無視することができない。ＮＭＯＳトランジスタ１９Ａ及び抵抗素子１９Ｂの電流経路が設けられてない状態で、例えばインダクタ電流ＩＬが図２に示される矢印の方向に流れているときに、ＰＭＯＳトランジスタ１６とＮＭＯＳトランジスタ１７とを遮断したとする。このときインダクタ電流ＩＬが瞬時にゼロになろうとして、インダクタ素子１８の図面左側の端子（第２端）がマイナス無限大の電位になろうとする。しかしながら、上記端子の電位がマイナス方向に振れていくと、グランドに接続されているＮＭＯＳトランジスタ１７のバックゲート端子（Ｐ型基板又はウェルに接続される端子）とＮ型拡散層であるドレインとの間のＰＮ接合（寄生ダイオード）が導通する。従って、上記端子はマイナス無限大の電位とはならず、寄生ダイオードを介してグランドからインダクタ素子１８へと電流が流れ、この電流はインダクタ素子１８から主に容量素子２１へと流れ込んでしまう。これにより、インダクタ素子１８のエネルギーが容量素子２１に移されることになるが、インダクタ素子を流れる電流の大きさはインダクタ素子１８の両端の電圧差によって規定されるために、このエネルギー移動にはある程度の時間がかかってしまう。またその後、電流の向きが逆転し、容量素子２１からインダクタ素子１８へと電流が流れてしまい、以下同様の動作を繰り返すためにインダクタ素子１８と容量素子２１との間でエネルギーの移動が交互に行われ、電流はなかなかゼロにはならない。
【００４０】
そこで図２に示すＤＣ−ＤＣコンバータでは、高耐圧ＭＯＳトランジスタ１１１乃至１１３を設け、これらを非導通状態とすることにより、インダクタ素子１８の図面右側の端子（第１端）から第２の電源端子１０２の方向に流れる電流を遮断する。これにより、インダクタ素子１８のインダクタ電流ＩＬの全てが、ＮＭＯＳトランジスタ１９Ａと適度の抵抗値の抵抗素子１９Ｂとが設けられた電流経路に流れることになり、破壊的な電圧を発生させることなくインダクタ電流ＩＬを減衰させることができる。
【００４１】
高耐圧ＭＯＳトランジスタ１１１乃至１１３としては、横方向拡散（ドレイン側高耐圧）ＭＯＳを用いればよい。また抵抗素子１９Ｂの値としては、例えば１００Ω程度であってよい。
【００４２】
図４は、ＤＣ−ＤＣコンバータの構成の変形例を示す図である。図４において、図１と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。
【００４３】
図１に示すＤＣ−ＤＣコンバータでは、昇圧動作時には、スイッチ回路２８が、増幅回路１４の出力する誤差信号をＰＷＭ信号生成回路１２に供給する。降圧動作時には、スイッチ回路２８が、増幅回路１５の出力する誤差信号をＰＷＭ信号生成回路１２に供給する。これに対して図４に示すＤＣ−ＤＣコンバータでは、一つの増幅回路５１の入力側をスイッチ回路５２及び５３により切り替えることにより、一つの増幅回路５１を昇圧動作時と降圧動作時との両方において共用している。昇圧動作時には、スイッチ回路５３が、抵抗素子２２と２３との間の電圧を増幅回路５１の非反転入力端子に供給する。このとき増幅回路５１の反転入力端子には、スイッチ回路５２を介して、参照電圧源２６の電圧が印加される。降圧動作時には、スイッチ回路５３が、抵抗素子２４と２５との間の電圧を増幅回路５１の非反転入力端子に供給する。このとき増幅回路５１の反転入力端子には、スイッチ回路５２を介して、参照電圧源２７の電圧が印加される。
【００４４】
このようにして、増幅回路５１は、第１の電源端子１０１の電圧に応じた電圧と第２の電源端子１０２の電圧に応じた電圧との何れか一方である選択された電圧と、第１の参照電圧と第２の参照電圧との何れか一方である選択された電圧との差を増幅する。ＰＷＭ信号生成回路１２は、増幅回路５１の出力に応じてトランジスタ制御信号を生成する。一つの増幅回路５１を昇圧動作時と降圧動作時との両方において共用することにより、図１の構成と比較して、回路サイズ及び消費電力を削減することができる。
【００４５】
図５は、電力送受システムの構成の一例を示す図である。図５に示す電力送受システムは二次電池６１、双方向ＤＣ−ＤＣコンバータ６２、及び無線センサモジュール６３を含む。二次電池６１は、電圧Ｖ１を双方向ＤＣ−ＤＣコンバータ６２に供給する。双方向ＤＣ−ＤＣコンバータ６２は降圧動作を行うことにより、電圧Ｖ１を降圧した電圧Ｖ２を生成する。双方向ＤＣ−ＤＣコンバータ６２が生成した電圧Ｖ２は、無線センサモジュール６３に供給される。双方向ＤＣ−ＤＣコンバータ６２としては、図１、図２又は図４に示すＤＣ−ＤＣコンバータを用いてよい。双方向ＤＣ−ＤＣコンバータ６２に印加される信号Ｓ１は、降圧動作時にＨＩＧＨに設定され、昇圧動作時にＬＯＷに設定される。
【００４６】
無線センサモジュール６３は、例えば、温湿度をモニタリングし、その情報を無線により中継器やサーバなどに送信する負荷回路であってよい。二次電池６１は、電圧４．２Ｖのリチウムイオン二次電池であってよい。無線センサモジュール６３の電源電圧は３Ｖ以下であってよい。無線センサモジュール６３は、動作時に瞬時的に大電流を消費する場合があるため、出力インピーダンスの高い二次電池６１により無線センサモジュール６３を直接に駆動することは困難である。このため、双方向ＤＣ−ＤＣコンバータ６２の第２の電源端子１０２（例えば図１参照）側に設けた容量素子２１（例えば図１参照）に電荷を蓄積し、その蓄積された電荷のエネルギーを用いて無線センサモジュール６３を動作させてよい。
【００４７】
容量素子２１のエネルギーを用いて無線センサモジュール６３が無線送信を行った後、容量素子２１には、消費されずに残った電荷が存在している。この残留電荷は、一般的にはリーク電流により徐々に放電されていく。この残留電荷のエネルギーを回収するために、図５に示すシステムでは、無線センサモジュール６３の無線送信動作完了後のタイミングで信号Ｓ１をＬＯＷに設定することにより、双方向ＤＣ−ＤＣコンバータ６２が電圧Ｖ２から電圧Ｖ１への昇圧動作を実行する。これにより、容量素子２１の残留電荷を二次電池６１に戻し、エネルギーを回収することができる。
【００４８】
なお降圧動作と昇圧動作との切り替え時には、インダクタ電流を急速にゼロにするために、図３に示されるようにスイッチ制御信号ＳＳが一時的にＨＩＧＨになる。このスイッチ制御信号ＳＳの反転信号ＸＳＳが、インバータを介して無線センサモジュール６３のイネーブル端子に印加される。これにより、スイッチ制御信号ＳＳが一時的にＨＩＧＨである期間、無線センサモジュール６３を双方向ＤＣ−ＤＣコンバータ６２の出力に対してＨＩＧＨインピーダンス状態に設定する。即ち、スイッチ制御信号ＳＳの反転信号ＸＳＳを無線センサモジュール６３のイネーブル端子に印加することにより、例えば図１においてインダクタ素子１８の第１端から第２の電源端子１０２の方向に流れる電流を遮断することができる。
【００４９】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００５０】
１０  ドライブ回路
１１  昇降圧制御回路
１２  ＰＷＭ信号生成回路
１３  制御信号生成回路
１４、１５  増幅回路
１６  ＰＭＯＳトランジスタ
１７  ＮＭＯＳトランジスタ
１８  インダクタ素子
１９Ａ  ＮＭＯＳトランジスタ
１９Ｂ  抵抗素子
２０、２１  容量素子
２２〜２５  抵抗素子
２６、２７  参照電圧源
２８  スイッチ回路
１１１乃至１１３  高耐圧ＭＯＳトランジスタ
１１４  インバータ
【図１】
2015220909.tif 000003
【図２】
2015220909.tif 000004
【図３】
2015220909.tif 000005
【図４】
2015220909.tif 000006
【図５】
2015220909.tif 000007