(57)【要約】【課題】ＲＦ誤差を補正するためのパラメータを事前に求める回路を追加せずに、ＲＦ誤差を低減するための送信信号を生成するパルスレーダ装置を提供する。【解決手段】送信系に、Ｇｏｌａｙ符号又はＳｐａｎｏ符号を含むパルス系列を生成するパルス系列生成部２１０と、パルス系列生成部２１０で生成されるパルス系列に対してπ／２−ＢＰＳＫ変調するπ／２−ＢＰＳＫ変調部２２０と、π／２−ＢＰＳＫ変調部２２０の出力に対してパルス毎に位相を回転させる位相回転部４１０と、を備え、受信系に、送信系の位相回転部４１０の逆位相を与える位相回転部４２０と、位相回転部４２０の出力に対してπ／２−ＢＰＳＫ変調部２２０の出力に基づき相関演算する相関器３４０と、を備える。【選択図】図１
2015222233.tif 000002
【特許請求の範囲】
【請求項１】
相補符号である２つのサブパルス系列を用いたパルス系列を生成するパルス系列生成部と、
サブパルスに対してπ／２−ＢＰＳＫ変調した変調信号を生成するπ／２−ＢＰＳＫ変調部と、
前記変調信号に対して所定数のパルス毎に位相を回転させる第１の位相回転部と、
前記位相が回転した変調信号を送信する送信無線部と、
を送信系に備えたパルスレーダ装置であって、
前記２つのサブパルス系列は、
第１のサブパルス系列と所定のタイミングずれを有する第１のサブパルス系列との相関演算値の奇数項の合算値と、
第２のサブパルス系列との前記所定のタイミングずれを有する第２のサブパルス系列との相関演算値の奇数項の合算値との和がゼロになり、
前記第１のサブパルス系列と前記所定のタイミングずれを有する第１のサブパルス系列との相関演算値の偶数項の合算値と、
前記第２のサブパルス系列との前記所定のタイミングずれを有する第２のサブパルス系列との自己相関演算値の偶数項の合算値との和がゼロになる、
パルスレーダ装置。
【請求項２】
請求項１に記載のパルスレーダ装置であって、
反射信号を受信する受信無線部と、
前記第１の位相回転部の逆位相を与える第２の位相回転部と、
前記第２の位相回転部の出力に対して前記π／２−ＢＰＳＫ変調部の出力に基づき相関演算する相関器と、
を受信系に備える、
パルスレーダ装置。
【請求項３】
請求項１に記載のパルスレーダ装置であって、
前記変調信号のＩＱ平面上の信号点の位置が、前記サブパルス毎に所定の方向に回転するように、前記変調信号に所定の位相を付与する位相比較部を、
更に、送信系に含む、
パルスレーダ装置。
【請求項４】
請求項３に記載のパルスレーダ装置であって、
反射信号を受信する受信無線部と、
前記受信した反射信号に、前記位相比較部が前記サブパルス毎に付与した位相を、付与する位相付与部と、
を受信系に含む、
パルスレーダ装置。
【請求項５】
請求項２に記載のパルスレーダ装置であって、
前記相関器は、ＢＰＳＫ変調方式の相関器の入力段に位相回転部を設け、出力段に位相逆回転部を設けた相関器を用いる、
パルスレーダ装置。
【請求項６】
請求項２に記載のパルスレーダ装置であって、
前記パルス系列はＧｏｌａｙ符号であり、
前記相関器は、Ｇｏｌａｙ相関器の１段目の乗算定数と２段目の乗算定数それぞれにπ／２とπの位相回転に相当する値を加えた相関器を用いる、
パルスレーダ装置。
【請求項７】
請求項１に記載のパルスレーダ装置であって、
前記パルス系列生成部は、
さらに、
前記第１のサブパルス系列と順序逆順の第３のサブパルス系列と、
前記第２のサブパルス系列と順序逆順の第４のサブパルス系列と、を生成し、
前記第１のサブパルス系列、前記第２のサブパルス系列、前記第３のサブパルス系列、及び、前記第４のサブパルス系列から生成した４つのパルスを、順序を変更して、繰り返し出力し、
前記第１の位相回転部は、
前記４つのパルス毎に、位相を回転する、
パルスレーダ装置。
【請求項８】
請求項１に記載のパルスレーダ装置であって、
前記パルス系列生成部は、
さらに、
前記第１のサブパルス系列と順序逆順の第３のサブパルス系列と、
前記第２のサブパルス系列と順序逆順の第４のサブパルス系列と、を生成し、
前記第１のサブパルス系列、前記第２のサブパルス系列、前記第３のサブパルス系列、及び、前記第４のサブパルス系列から生成した４つのパルスを、順序を変更して、繰り返し出力し、
前記第１の位相回転部は、
前記第１のサブパルス系列及び前記第２のサブパルス系列の第１の２つのパルス、前記第３のサブパルス系列及び前記第４のサブパルス系列の第２の２つのパルス、のそれぞれに、同じ位相回転量を与える、
パルスレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、π／２−ＢＰＳＫ（Binary Phase-Shift Keying）変調方式を用いたパルスレーダ装置に関する。
【背景技術】
【０００２】
従来のπ／２−ＢＰＳＫ変調方式を用いた通信装置又はレーダ装置では、高周波部を含む無線処理部（ＲＦ部）においてＲＦ誤差が発生する場合、特許文献１に記載された直交誤差補正方法のように、事前にトレーニングを実施してＲＦ誤差を低減させた後に、通常動作モードに移行していた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−０６０５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術においては、無線処理部に入力される直交信号（ＩＱ信号）には、ＲＦ誤差の１つとしてＩＱ誤差があるが、ＩＱ誤差補正回路によってＩＱ誤差を低減させており、また、ＩＱ誤差補正回路において用いられる補正パラ−メータをトレーニング期間に算出するため、ＩＱ誤差補正回路の追加、及び、ＩＱ誤差補正回路のための補正パラメータを得る手順の追加が必要となり、コストが増加するという課題がある。
【０００５】
本開示は、係る事情に鑑みてなされたものであり、ＲＦ誤差を補正するためのパラメータを事前に求める回路を追加せずに、ＲＦ誤差を低減するための送信信号を生成するパルスレーダ装置を提供する。
【課題を解決するための手段】
【０００６】
本開示のパルスレーダ装置は、相補符号である２つのサブパルス系列を用いたパルス系列を生成するパルス系列生成部と、前記サブパルスに対してπ／２−ＢＰＳＫ変調した変調信号を生成するπ／２−ＢＰＳＫ変調部と、前記変調信号に対して所定数のパルス毎に位相を回転させる第１の位相回転部と、前記位相回転した変調信号を送信する送信無線部と、を送信系に備えたパルスレーダ装置であって、前記２つのサブパルス系列は、第１のサブパルス系列と所定のタイミングずれを有する第１のサブパルス系列との相関演算値の奇数項の合算値と、第２のサブパルス系列との前記所定のタイミングずれを有する第２のサブパルス系列との相関演算値の奇数項の合算値との和がゼロになり、前記第１のサブパルス系列と前記所定のタイミングずれを有する第１のサブパルス系列との相関演算値の偶数項の合算値と、前記第２のサブパルス系列との前記所定のタイミングずれを有する第２のサブパルス系列との自己相関演算値の偶数項の合算値との和がゼロになる。
【発明の効果】
【０００７】
本開示によれば、ＲＦ誤差を補正するためのパラメータを事前に求める回路を追加せずに、ＲＦ誤差を低減するための送信信号を生成するパルスレーダ装置を実現できる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１に係るパルスレーダ装置の概略構成を示すブロック図
【図２】あるパルス系列の相関演算を表す図
【図３】実施の形態１に係るパルスレーダ装置の位相回転を示す図
【図４】実施の形態２に係るパルスレーダ装置の位相回転を示す図
【図５】実施の形態３に係るパルスレーダ装置の概略構成を示すブロック図
【図６】実施の形態３に係るパルスレーダ装置の操作内容を示す図
【図７】実施の形態４に係るパルスレーダ装置に用いられるπ／２−ＢＰＳＫ変調方式の相関器の概略構成を示す図
【図８】実施の形態５に係るパルスレーダ装置に用いられるＧｏｌａｙＣｏｒｒｅｌａｔｏｒの概略構成を示す図
【図９】π／２−ＢＰＳＫ変調を採用し、特許文献１に記載の方法によりＲＦ誤差対策を行うパルスレーダ装置の概略構成を示すブロック図
【図１０】ＢＰＳＫ変調とπ／２−ＢＰＳＫ変調を説明するための図
【図１１】ＲＦ誤差が有る場合のパルス系列の一例を示す図
【図１２】従来のＢＰＳＫ変調に対応した相関器の概略構成を示す図
【図１３】従来のπ／２−ＢＰＳＫ変調に対応した相関器の概略構成を示す図
【図１４】従来のＧｏｌａｙＣｏｒｒｅｌａｔｏｒの概略構成を示す図
【発明を実施するための形態】
【０００９】
以下、本開示の実施の形態について、図面を参照して説明する。
【００１０】
（本開示の一形態を得るに至った経緯）
図９は、π／２−ＢＰＳＫ変調を採用し、特許文献１に記載の方法によるＲＦ誤差対策を用いたパルスレーダ装置の概略構成を示すブロック図である。同図に示すパルスレーダ装置２００は、パルス系列生成部２１０と、π／２−ＢＰＳＫ変調部２２０と、ＲＦ誤差補正部２３０と、ＤＡＣ部２４０と、送信無線部（送信ＲＦ部）２５０と、送信アンテナ部２６０と、受信アンテナ部３００と、受信無線部（受信ＲＦ部）３１０と、ＡＤＣ部３２０と、ＲＦ誤差補正部３３０と、相関器３４０と、コヒレント加算部３５０とを備える。
【００１１】
パルス系列生成部２１０は、例えば、パルス圧縮方式において用いられるサブパルス系列を生成し、Ｇｏｌａｙ符号又はＳｐａｎｏ符号となるパルス系列を生成する。π／２−ＢＰＳＫ変調部２２０は、パルス系列生成部２１０から出力されたサブパルス系列毎にπ／２の位相回転を付加し、Ｉ，Ｑ空間に入力されたパルス系列の情報をマッピングする。
【００１２】
ＲＦ誤差補正部２３０は、送信ＲＦ部２５０において付加されるＲＦ誤差をキャンセルする。ＤＡＣ部２４０は、π／２−ＢＰＳＫ変調部２２０から出力されたデジタル信号（Ｉ）とデジタル信号（Ｑ）をそれぞれＤＡＣ（Digital-Analog-Converter）変換し、ベースバンドアナログ信号ＩＱ信号を出力する。
【００１３】
送信ＲＦ部２５０は、ＤＡＣ部２４０から出力されたベースバンドアナログＩＱ信号に対して、高周波信号にアップコンバートする。送信アンテナ部２６０は、送信ＲＦ部２５０においてアップコンバートされ高周波信号となった信号をターゲット１００に向けて送信する。
【００１４】
受信アンテナ部３００は、ターゲット１００によって反射した高周波信号を受信する。受信ＲＦ部３１０は、受信アンテナ部３００において受信された高周波信号をベースバンド帯のアナログＩＱ信号に変換する。ＡＤＣ部３２０は、アナログＩＱ信号に対してＡＤＣ（Analog-Digital Converter）処理を行い、デジタルＩＱ信号に変換する。
【００１５】
ＲＦ誤差補正部３３０は、受信ＲＦ部３１０において付加されるＲＦ誤差をキャンセルする。相関器３４０は、ＡＤＣ部３２０から出力され、ＲＦ誤差補正部３３０においてＲＦ誤差がキャンセルされたデジタルＩＱ信号に対して、サブパルス毎にπ／２の位相を逆回転し、送信したパルス系列との相関値を算出する。コヒレント加算部３５０は、相関器３４０において算出された相関値を特定の加算数の回数分、加算する。
【００１６】
図１０は、ＢＰＳＫ変調とπ／２−ＢＰＳＫ変調を説明するための図である。なお、パルスレーダ装置において用いられているＢＰＳＫ変調は、図１０（ａ）に示すように、Ｉ軸又はＱ軸上において信号が遷移するものである。一方、π／２−ＢＰＳＫ変調では、信号毎にπ／２の位相が加算されるため、図１０（ｂ）に示すように、例えば、奇数番目のサブパルスはＩ軸上、偶数番目のサブパルスはＱ軸上に配置されるため、信号の軌跡は原点（Ｉ信号及びＱ信号の振幅がゼロ）近傍を通らない。また、π／２−ＢＰＳＫ変調は、ＢＰＳＫ変調よりＰＡＰＲが小さい。
【００１７】
このため、π／２−ＢＰＳＫ変調を採用したパルスレーダ装置のＲＦ部（ＲＦ回路）において使用する信号の振幅の変動幅は、π／２−ＢＰＳＫ変調の方が小さくなり、簡易なＲＦ部の使用が可能となる。これにより、回路規模の小さいＲＦ部、又は、消費電力の少ないＲＦ部を使用できる。
【００１８】
ここで、ＲＦ部において、ＤＣオフセット誤差、又は、ＩＱインバランス誤差が混入した場合のπ／２−ＢＰＳＫ変調の特性に関して説明する。π／２−ＢＰＳＫ変調では、送信系における変調時にサブパルス毎にπ／２の位相回転が加えられて、受信系の復調時（相関器）にサブパルス毎にπ／２の位相の逆回転が加えられる。なお、信号より送信されるデータは、変調時と復調時にそれぞれ逆の位相回転が操作されるため、変化しない。
【００１９】
送信系のＲＦ部、又は、受信系のＲＦ部において付加されるＲＦ誤差は、サブパルス毎にそれぞれＩ系統のＲＦ誤差とＱ系統のＲＦ誤差が交互に信号に付加される。
【００２０】
図１１（ａ）は、ＩＱ誤差でも振幅誤差が付加されたケースを示す図である。奇数番目のサブパルスに対して偶数番目のサブパルスは、振幅が半分になる。図１１（ｂ）は、ＤＣオフセット誤差（ここではＱ系統にＤＣオフセット）が付加されているケースを示す図である。
【００２１】
奇数番目のサブパルスは変化しないが、偶数番目のサブパルスはＱ系統のＤＣオフセットが加算される。このため、π／２−ＢＰＳＫ変調においては、奇数番目のサブパルスと偶数番目のサブパルスそれぞれに異なるＲＦ誤差が加わる。
【００２２】
このため、図１１の誤差を含む信号は、パルス圧縮方式を用いた送信符号と受信信号との間で相関演算処理を行うと、サイドローブの抑圧特性が劣化する。つまり、レーダシステムにＲＦ誤差がある場合、サイドローブの抑圧特性が劣化し、センシング特性が劣化する。
【００２３】
なお、ＩＱ誤差は、直交振幅誤差と直交位相誤差である。直交振幅誤差は、Ｉ軸方向の振幅とＱ軸方向の振幅の大きさの比の誤差である。また、直交位相誤差は、例えば、図１０（ｂ）において、信号点がＩ軸、Ｑ軸上から外れる角度誤差である。
【００２４】
図９では、従来のパルスレーダ装置２００において、π／２−ＢＰＳＫ変調方式を用いたＲＦ誤差を低減させる方法を示す。送信系では、送信ＲＦ部２５０において付加されるＲＦ誤差に対して事前にＲＦ誤差補正部２３０を設けることによって送信ＲＦ部２５０において付加されるＲＦ誤差をキャンセルしている。受信系は受信ＲＦ部３１０において付加されるＲＦ誤差を後段の受信系のＲＦ誤差補正部３３０においてキャンセルする。ＲＦ誤差を相殺できるため、π／２−ＢＰＳＫ変調してもセンシング特性の劣化を抑制できる。
【００２５】
しかしながら、従来の方法では、送信系と受信系にＲＦ誤差を補正するＲＦ誤差補正部２３０，３３０が必要になる。また、ＲＦ誤差補正部２３０，３３０では、補正パラメータを求める必要がある。ＲＦ誤差補正部２３０，３３０において使用する補正パラメータは、基準信号を送信系から送信し、送信ＲＦ部２５０及び受信ＲＦ部３１０において発生するＲＦ誤差を計測して求める必要がある。
【００２６】
なお、補正パラメータを求めるには、トレーニング期間として補正パラメータ算出のための専用の時間が必要になる。例えば、送信系のＲＦ誤差であれば、外部計測器（図略）を用意し、計測器の計測値を観測する必要があり、受信系のＲＦ誤差であれば、外部信号生成器を用意する必要があるため、生産コストが増加する。
【００２７】
以下、ＲＦ誤差補正部（回路）用の補正パラメータを求めるためのトレーニング期間、又は、外部計測器が不要であり、特性劣化を抑制したπ／２−ＢＰＳＫ変調方式のパルスレーダ装置について説明する。
【００２８】
まず、パルスレーダ装置では、コヒレント加算利得を得るために同一パルスを複数送信するが、同一パルスとしてπ／２−ＢＰＳＫ変調の信号が送信され、ＲＦ誤差（例えばＤＣ誤差又はＩＱ誤差）がＲＦ部に発生すると、センシング特性が劣化するということが知られている。
【００２９】
本開示は、パルスレーダ装置において実施されている同一パルスを連続的に送信することに注目したものであり、２つの方法を用いて、ＲＦ誤差耐性を向上させる。１つ目の方法は、ＩＱ誤差耐性を向上させるために、使用するパルス系列を所定の制約条件を満たしたパルス系列を用いる方法であり、２つ目の方法は、ＤＣ誤差耐性を向上させるために、パルス毎に送信するパルス系列の位相を回転させる方法である。
【００３０】
まず、１つ目の方法について説明する。
図２は、所定のパルス系列の相関演算を表す図である。パルス系列は、例えば、１６個のサブパルスから構成され、サブパルス系列は、｛ａ１，ａ２，ａ３，・・・，ａ１６｝のサブパルスの並びとなる。次に、パルス系列が伝搬路に送信され、受信系において受信した信号について説明する。伝搬路を経ているため減衰しているが、理解を簡易にするために、等しいゲインによって受信できたとして説明する。サブパルスは、π／２−ＢＰＳＫ変調されるため、受信されたサブパルス系列の奇数番目と偶数番目それぞれに個別のＩＱ誤差が付加される。ここでは簡単のため偶数番目にＩＱ誤差γが付加されたとして説明する。ＩＱ誤差γは、偶数番目のサブパルスと奇数番目のサブパルスと比較して、振幅又は位相の変化の割合を表す変数であり、位相の回転も含めるため複素数である。
【００３１】
このため、受信サブパルス系列は、｛ａ１，γａ２，ａ３，γａ４，ａ５，・・・，ａ１５，γａ１６｝となる。ここで、送信サブパルス系列｛ａ１，ａ２，ａ３，・・・，ａ１６｝と受信サブパルス系列｛ａ１，γａ２，ａ３，γａ４，ａ５，・・・，ａ１５，γａ１６｝との間において相関演算を行う。ここで、受信サブパルス系列と送信サブパルス系列との間においてτサンプリングタイミングがずれた状態（遅延τ）において、相関値を計算する。
【００３２】
なお、ＩＱ誤差を含んでいないγ＝１の状態において、遅延τ＝０では、受信サブパルス系列と送信サブパルス系列とは同じ値となり、相関演算として、お互いの掛け算を１６項加算することになるため、τ＝０の相関値は１６となる。また、τ≠０では相関値は１６より小さい値になっている。また、相補符号を送信サブパルス系列として用いている場合は、もう一つのサブパルス系列｛ｂ１，ｂ２，ｂ３，・・・，ｂ１６｝の自己相関値では、同じτ（≠０）の相関値との和がゼロになることで、高い拡散利得が得られることが知られている。
【００３３】
次に、１番目のサブパルス系列においてＩＱ誤差γが含まれるパルス系列において、時間τずれている状態の相関値は以下の式によって得られる。
サブパルス系列の自己相関値＝ａ１・ａτ＋１＋γ・ａ２・ａτ＋２＋ａ３・ａτ＋３＋・・・＋ａ１６−τ・ａ１６
【００３４】
ここで、τ≠０において、４つのサブパルス系列を用いて、これらの項をゼロにすることについて説明する。
１番目のパルスＡのサブパルス系列を｛ａ１，ａ２，ａ３，・・・，ａ１６｝
２番目のパルスＢのサブパルス系列を｛ｂ１，ｂ２，ｂ３，・・・，ｂ１６｝
３番目のパルスＣのサブパルス系列を｛ｃ１，ｃ２，ｃ３，・・・，ｃ１６｝
４番目のパルスＤのサブパルス系列を｛ｄ１，ｄ２，ｄ３，・・・，ｄ１６｝
とすると、ここで得られる制約条件は、
ａ１・ａτ＋１＋γａ２・ａτ＋２＋ａ３・ａτ＋３＋・・・＋ａ１６−τ・ａ１６＋
ｂ１・ｂτ＋１＋γｂ２・ｂτ＋２＋ｂ３・ｂτ＋３＋・・・＋ｂ１６−τ・ｂ１６＋
ｃ１・ｃτ＋１＋γｃ２・ｃτ＋２＋ｃ３・ｃτ＋３＋・・・＋ｃ１６−τ・ｃ１６＋
ｄ１・ｄτ＋１＋γｄ２・ｄτ＋２＋ｄ３・ｄτ＋３＋・・・＋ｄ１６−τ・ｄ１６
＝０
となる。
【００３５】
ここで使用する４つのパルスを用いたパルス系列として、スパノ符号において使用される８パルスのうちの前半４つのパルス「Ａ，Ｂ，Ｂ’，Ａ’」に注目する。
【００３６】
ここで、Ｘ’はＸを順序逆順（降順）にすることを意味している。Ｃ＝Ｂ’、Ｄ＝Ａ’であれば、
ｃｋ＝ｂ１７−ｋ
ｄｋ＝ａ１７−ｋ
となる。
【００３７】
つまり、パルスＢ’における送信サブパルス系列が｛ｂ１６，ｂ１５，ｂ１４，・・・，ｂ１｝となるため、パルスＢ’の自己相関値は、
ｂ１６・ｂ１６-τ＋γｂ１５・ｂ１５−τ＋ｂ１４・ｂ１４−τ＋・・・＋ｂ１＋τ・ｂ１
となり、パルスＢに合わせて並び変えると、
γｂ１・ｂτ＋１＋ｂ２・ｂτ＋２＋γｂ３・ｂτ＋３＋・・・＋ｂ１６−τ・ｂ１６
となる。但し、ｋは１から１６の値となる。
【００３８】
このため、上記の制約条件に代入すると、τが偶数であれば、制約条件は、
ａ１・ａτ＋１＋γａ２・ａτ＋２＋ａ３・ａτ＋３＋・・・＋γａ１６−τ・ａ１６＋
ｂ１・ｂτ＋１＋γｂ２・ｂτ＋２＋ｂ３・ｂτ＋３＋・・・＋γｂ１６−τ・ｂ１６＋
γｂ１・ｂτ＋１＋ｂ２・ｂτ＋２＋γｂ３・ｂτ＋３＋・・・＋ｂ１６−τ・ｂ１６＋
γａ１・ａτ＋１＋ａ２・ａτ＋２＋γａ３・ａτ＋３＋・・・＋ａ１６−τ・ａ１６
＝０
となる。
【００３９】
制約条件の左辺は、
２（１＋γ）（ａ１・ａτ＋１＋ａ２・ａτ＋２＋ａ３・ａτ＋３＋・・・＋ａ１６−τ・ａ１６）＋
２（１＋γ）（ｂ１・ｂτ＋１＋ｂ２・ｂτ＋２＋ｂ３・ｂτ＋３＋・・・＋ｂ１６−τ・ｂ１６）
となり、これは相補符号のＡとＢを用いているのであれば自動的に満たされる。
【００４０】
また、遅延τが奇数であれば制約条件は、
ａ１・ａτ＋１＋γａ２・ａτ＋２＋ａ３・ａτ＋３＋・・・＋ａ１６−τ・ａ１６＋
ｂ１・ｂτ＋１＋γｂ２・ｂτ＋２＋ｂ３・ｂτ＋３＋・・・＋ｂ１６−τ・ｂ１６＋
ｂ１・ｂτ＋１＋γｂ２・ｂτ＋２＋ｂ３・ｂτ＋３＋・・・＋ｂ１６−τ・ｂ１６＋
ａ１・ａτ＋１＋γａ２・ａτ＋２＋ａ３・ａτ＋３＋・・・＋ａ１６−τ・ａ１６
＝０
となり、制約条件の左辺は、
２（ａ１・ａτ＋１＋γａ２・ａτ＋２＋ａ３・ａτ＋３＋・・・＋ａ１６−τ・ａ１６）＋
２（ｂ１・ｂτ＋１＋γｂ２・ｂτ＋２＋ｂ３・ｂτ＋３＋・・・＋ｂ１６−τ・ｂ１６）
となる。
【００４１】
ここで、任意のγに対してこれらの制約を成立させるためには、γに関して整理して、
（ａ１・ａτ＋１＋ａ３・ａτ＋３＋・・・＋ａ１６−τ・ａ１６）＋
（ｂ１・ｂτ＋１＋ｂ３・ｂτ＋３＋・・・＋ｂ１６−τ・ｂ１６）＝０
かつ
（ａ２・ａτ＋２＋ａ４・ａτ＋４＋・・・＋ａ１５−τ・ａ１５）＋
（ｂ２・ｂτ＋２＋ｂ４・ｂτ＋４＋・・・＋ｂ１５−τ・ｂ１５）＝０
という制約を満たしていればよい。
【００４２】
なお、スパノ符号の８パルスの前半４パルスについて説明したが、後半４パルス「Ｂ,Ａ,Ａ’,Ｂ’」に対しても同様であるため、説明を省略する。
【００４３】
整理をすると、４パルス毎にＩＱ誤差によるサイドローブ劣化を抑制させるための制約条件として、「Ａ，Ｂ，Ｂ’，Ａ’」又は「Ｂ，Ａ，Ａ’，Ｂ’」のように４パルス内において順序逆順（降順）となる１組の相補符号を用いて、さらに相補符号の各サブパルスの論理値の制約条件として、サンプリングタイミングの遅延τが奇数の場合に、
Σ（ａｉ・ａｉ＋τ）＋Σ（ｂｉ・ｂｉ＋τ）＝０
但し、Σの範囲はｉが偶数、ｉ＋τ≦１６
Σ（ａｉ・ａｉ＋τ）＋Σ（ｂｉ・ｂｉ＋τ）＝０
但し、Σの範囲はｉが奇数、ｉ＋τ≦１６
となる。
【００４４】
制約条件を満たすサブパルス系列を用いると、ＩＱ誤差が４パルス毎にキャンセルできる。
【００４５】
次に、２つ目の方法は、ＤＣ誤差を抑制する方法について説明する。
ＩＱ誤差は、上述したように、１つの目の方法として、制約条件を満たすパルス系列を用いて送受信することでキャンセルできる。しかしながら、制約条件を満たすパルス系列の送受信によって、ＤＣ誤差をキャンセルすることは困難である。
【００４６】
そのため、４パルス毎に位相の回転量を調整することによってＤＣ誤差をキャンセルする方法について説明する。
【００４７】
なお、４パルス毎に位相を回転した場合であっても、１つ目の方法によるＩＱ誤差をキャンセルさせることを劣化させないことが条件になる。つまり、４パルス内では位相を固定し、４パルス毎に位相の回転量を調整する。
【００４８】
なお、４パルス内の位相の回転量をπ／２とすると、π／２−ＢＰＳＫ変調時のＲＦ誤差の加わり方が変化する。
【００４９】
まず、位相の回転量がゼロでは、奇数番目のサブパルスにＩ系統のＲＦ誤差が加わり、偶数番目のサブパルスにＱ系統のＲＦ誤差が加わっている状態とする。つまり、図１０（ｂ）の信号点においては、信号点毎の位相差がπ／２であるため、Ｉ系統、Ｑ系統のＲＦ誤差が交互に加わることになる。
【００５０】
これに対して、４パルス内の位相の回転量をπ／２とすると、Ｉ軸上の奇数番目のサブパルスが、π／２回転するため、Ｑ軸上に移動し、Ｑ軸上の偶数番目のサブパルスが、π／２回転するため、Ｉ軸上に移動する。つまり、奇数番目のサブパルスにＱ系統のＲＦ誤差が加わり、偶数番目のサブパルスにＩ系統のＲＦ誤差が加わる。
【００５１】
ここで、４パルス内には、昇順のサブパルス系列と降順のサブパルス系列が存在するため、１つ目の方法における制約条件（自己相関値の合計がゼロ）が成立しなくなり、ＩＱ誤差のキャンセルが困難になる。
【００５２】
一方で、π単位毎に位相回転する場合は各サブパルスに加わるＲＦ誤差は変化しない。
つまり、４パルス内の位相の回転量がπである場合に、Ｉ軸上の奇数番目のサブパルスがπ回転すると、再度Ｉ軸上に移動し、Ｑ軸上の偶数番目のサブパルスがπ回転すると、再度Ｑ軸上に移動するためである。
【００５３】
このように、本開示では、ＩＱ誤差によるセンシング特性を抑制したサブパルス系列を送受信し、パルス送信毎にパルス系列の位相を回転させることによってＤＣ誤差を抑制することによって、ＤＣ誤差及びＩＱ誤差によるセンシング特性の劣化を抑制している。
このため、送信ＲＦ部及び受信ＲＦ部のＲＦ誤差を抑制するためのＲＦ補正パラメータを予め測定することなく、ＲＦ誤差であるＩＱ誤差及びＤＣ誤差を抑制することができる。以下、具体的な構成例を挙げて説明する。
【００５４】
（実施の形態１）
図１は、実施の形態１に係るパルスレーダ装置の概略構成を示すブロック図である。なお、同図において前述した図９のパルスレーダ装置２００と共通する部分には同一の符号を付けている。実施の形態１に係るパルスレーダ装置１は、パルス系列生成部２１０と、π／２−ＢＰＳＫ変調部２２０と、位相回転部４１０と、ＤＡＣ部２４０と、送信ＲＦ部２５０と、送信アンテナ部２６０と、受信アンテナ部３００と、受信ＲＦ部３１０と、ＡＤＣ部３２０と、位相回転部４２０と、相関器３４０と、コヒレント加算部３５０とを備える。
【００５５】
前述した図９のパルスレーダ装置２００と異なる点は、パルス系列生成部２１０において生成されるサブパルス系列が異なる点である。具体的な符号は、上述した制約条件を満たしているものである。また、図９のパルスレーダ装置２００のＲＦ誤差補正部２３０，３３０に代わって、位相回転部４１０，４２０を有している。
【００５６】
実施の形態１に係るパルスレーダ装置１の送信系において、パルス系列生成部２１０は、例えばパルス圧縮方式において使用されるパルス系列を生成する。例えば、Ｓｐａｎｏ（スパノ）符号を含むサブパルス系列を生成する。パルス系列生成部２１０は、Ｓｐａｎｏ符号の特性の規則性に応じて、都度、サブパルス系列を生成する回路でもよいし、事前に求められたサブパルス系列を例えばＲＯＭ（Read Only Memory）に記憶し、所定のタイミングによって、サブパルス系列を出力する回路でもよい。なお、スパノ符号は、相補符号を用いて生成される。
【００５７】
π／２−ＢＰＳＫ変調部２２０は、パルス系列生成部２１０から出力されたサブパルス毎にπ／２の位相回転を付加し、入力されたサブパルス系列の情報をＩ，Ｑ空間にマッピングする。π／２−ＢＰＳＫ変調部２２０の出力はＩ信号及びＱ信号の２次元情報が含まれる。
【００５８】
位相回転部４１０は、π／２−ＢＰＳＫ変調部２２０から出力されたＩ信号及びＱ信号に対して、パルス毎に位相回転操作を加え、位相回転されたＩ信号及びＱ信号を出力する。ＤＡＣ部２４０は、デジタル信号であるＩ信号及びＱ信号をアナログ信号であるＩ信号及びＱ信号に変換する。なお、ＤＡＣ部２４０は、Ｉ信号用ＤＡＣとＱ信号用ＤＡＣの２つを有する。
【００５９】
送信ＲＦ部（送信無線部）２５０は、ＤＡＣ部２４０から出力されたベースバンド帯のデジタル信号であるＩＱ信号を、高周波信号（ＲＦ信号）にアップコンバートする。送信アンテナ部２６０は、送信ＲＦ部２５０においてアップコンバートされた高周波信号を送信する。送信アンテナ部２６０から出力された高周波信号は、ターゲット１００に当たることで反射する。
【００６０】
実施の形態１に係るパルスレーダ装置１の受信系において、受信アンテナ部３００は、ターゲット１００によって反射された高周波信号を受信する。受信ＲＦ部（受信無線部）３１０は、受信アンテナ部３００において受信された高周波信号をベースバンド帯のアナログ信号であるＩ信号及びＱ信号に変換する。ＡＤＣ部３２０は、Ｉ信号用ＤＡＣとＱ信号用ＤＡＣの２つを有し、アナログ信号であるＩ信号及びＱ信号をデジタル信号であるＩ信号及びＱ信号に変換する。位相回転部４２０は、ＡＤＣ部３２０から出力されたＩ信号及びＱ信号に対して、送信系の位相回転部４１０において付加された位相の逆位相を付加して出力する。
【００６１】
相関器３４０は、位相回転部４２０から出力されたＩ信号及びＱ信号に対して、サブパルス毎に位相をπ／２逆回転（位相を−π／２回転）し、送信したパルス系列との間において相関値を出力する。なお、相関器３４０は、一般的なスライディング相関器を用いて構成され、相関符号として、送信された符号を用いる。
【００６２】
コヒレント加算部３５０は、相関器３４０において算出された相関値出力を所定の加算数の回数分、コヒレント加算する。コヒレント加算により、熱雑音に埋もれた信号に対して、コヒレント加算利得が得られ、遠方のＳＮＲ（Signal Noise Ratio）が悪い状態にある反射波の信号も検知できる。
【００６３】
実施の形態１に係るパルスレーダ装置１では、４パルス内においてＩＱ誤差をキャンセルするため、４パルス内では同じ位相回転量とし、４パルス毎にπの位相回転を与える方法を用いてπ／２−ＢＰＳＫ変調によって発生するＤＣ誤差を、前半の４パルスと後半の４パルスとの組み合わせによって、キャンセルする。
【００６４】
送信系の位相回転部４１０と受信系の位相回転部４２０との２か所において、位相回転を行う。与える位相回転は４パルス毎に異なるが、送信系において与えた位相回転の逆の位相回転を受信系において与える。
【００６５】
なお、送信する信号に対して付与される送信系の位相回転は、受信系の位相の逆回転によって相殺されるため、情報の値は送信側及び受信側において変化しない。
【００６６】
なお、送受信によって付加されるＤＣ誤差は、位相回転が付与された信号に対してＤＣ誤差が重畳される。
【００６７】
以上より、まず、スパノ符号「Ａ，Ｂ，Ｂ’，Ａ’，Ｂ，Ａ，Ａ’，Ｂ’」において、上記の制約条件を満たしているパルス系列を用いる。更に、前半の４パルスは位相回転０（ｒａｄ）を付加し、後半の４パルスは位相回転π（ｒａｄ）を付加する。制約条件を満たすスパノ符号のサブパルス系列によってＩＱ誤差を抑制し、更に４パルス毎に位相回転を与えることで、前半の４パルスと後半の４パルスとの組み合わせによってＤＣ誤差によるサイドローブ劣化を抑制する。
【００６８】
図３は、実施の形態１に係るパルスレーダ装置１の位相回転を示す図である。同図に示す「Ａ，Ｂ，Ｂ’，Ａ’，Ｂ，Ａ，Ａ’，Ｂ’」のような、前半の４パルス「Ａ，Ｂ，Ｂ’，Ａ’」の順序を逆順（降順）にした４パルス「Ｂ，Ａ，Ａ’，Ｂ’」が、パルス系列の後半部分を構成する場合において、上述したサブパルス系列の制約を満たすパルス系列を用いることで、４パルス内においてＩＱ誤差をキャンセルする。さらに、４パルス毎にπの位相回転を付与する。
【００６９】
この構成を用いることで、前半の４パルスと後半の４パルスとの組み合わせによって、ＤＣ誤差をキャンセルすることで、ＲＦ誤差のための補正パラメータを事前に算出することなくセンシング特性の劣化を抑制するシステムが実現できる。送信系の位相回転量は位相回転部４１０における位相回転量であり、受信系の位相回転量は位相回転部４２０における位相回転量である。πは１８０°、−πは−１８０°である。
【００７０】
このように、実施の形態１に係るパルスレーダ装置１によれば、送信系に、Ｓｐａｎｏ符号を含むパルス系列を生成するパルス系列生成部２１０と、パルス系列生成部２１０において生成されるパルス系列に対してπ／２−ＢＰＳＫ変調するπ／２−ＢＰＳＫ変調部２２０と、π／２−ＢＰＳＫ変調部２２０の出力に対してパルス毎に位相を回転させる位相回転部４１０と、を備え、受信系に、送信系の位相回転部４１０の逆位相を与える位相回転部４２０と、位相回転部４２０の出力に対してπ／２−ＢＰＳＫ変調部２２０の出力に基づき相関演算する相関器３４０と、を備えるので、ＲＦ誤差の補正パラメータを事前に算出することなく、ＲＦ誤差を低減できるパルスレーダ装置を実現できる。
【００７１】
また、変調方式としてπ／２−ＢＰＳＫ方式を用いることにより、使用するＲＦ部のＰＡＰＲが緩和されて、ＲＦ部の設計が容易になり、従来のＢＰＳＫ方式と比較して、小さい回路規模であり、又は、少ない消費電力であるＲＦ回路を実現できる。
【００７２】
なお、実施の形態１に係るパルスレーダ装置１では、π／２−ＢＰＳＫについて述べたが、π／２−シフトＢＰＳＫも同様に用いることができる。
【００７３】
（実施の形態２）
次に、実施の形態２について述べる。なお、実施の形態２に係るパルスレーダ装置は、前述した実施の形態１に係るパルスレーダ装置１の構成と同様であるので、図１を援用し、符号２を付与する。
【００７４】
実施の形態２に係るパルスレーダ装置２は、実施の形態１に係るパルスレーダ装置１とは、使用するサブパルス系列に違いがあり、実施の形態１に係るパルスレーダ装置１において用いた制約条件よりも厳しい制約条件を満たすサブパルス系列を用いている。
【００７５】
また、制約条件に応じて付与するパルス単位の位相回転の与え方も異なる。実施の形態１に係るパルスレーダ装置１では、４パルス内においてＩＱ誤差をキャンセルしていたため、ドップラー位相変動がある環境下においては、ドップラー位相変動による残留ＩＱ誤差が大きくなる。そのため、実施の形態２に係るパルスレーダ装置２では、２パルス内においてＩＱ誤差をキャンセルする方法を採っており、その方法について説明する。
【００７６】
ここで、遅延τ≠０において、２パルスを用いてこれらの相関値をゼロにすることを考える。
１番目のパルスのＡ符号を｛ａ１，ａ２，ａ３，・・・，ａ１６｝
２番目のパルスのＢ符号を｛ｂ１，ｂ２，ｂ３，・・・，ｂ１６｝
とすると、τサンプリングタイミングがずれた状態の相関値は、
ａ１・ａτ＋１＋γａ２・ａτ＋２＋ａ３・ａτ＋３＋・・・＋ａ１６−τ・ａ１６＋
ｂ１・ｂτ＋１＋γｂ２・ｂτ＋２＋ｂ３・ｂτ＋３＋・・・＋ｂ１６−τ・ｂ１６
＝０
となる。
【００７７】
ここで、任意の遅延γに対して制約を満たすための制約条件は、遅延γが乗算されている項、遅延γが乗算されていない項それぞれがゼロである。つまり、τ≠０では
Σ（ａｉ・ａｉ＋τ）＋Σ（ｂｉ・ｂｉ＋τ）＝０
但し、Σの範囲はｉが偶数、ｉ＋τ≦１６
Σ（ａｉ・ａｉ＋τ）＋Σ（ｂｉ・ｂｉ＋τ）＝０
但し、Σの範囲はｉが奇数、ｉ＋τ≦１６
を満たす必要がある。
【００７８】
上記制約条件を満たすサブパルス系列は、ＩＱ誤差が混入していても２パルス内においてＩＱ誤差をキャンセルすることができる。
【００７９】
次に、ＤＣ誤差に関して説明する。
ＩＱ誤差が２パルス内においてキャンセルするため、ＤＣ誤差のための位相回転も２パルス毎に位相を回転する。実施の形態２に係るパルスレーダ装置２においても前述した実施の形態１に係るパルスレーダ装置１と同様に４パルス毎にπ位相回転をしてもよいが、２パルス毎にπ／２位相を回転させることによって、より高精度にＲＦ誤差をキャンセルできる。
【００８０】
２パルス内は、昇順のサブパルス系列又は降順のサブパルス系列のいずれかになるため、π／２位相を回転させても、同じ回転量になるためである。なお、２パルス毎にπ／２位相を回転させた場合、パルスＡ，ＢとパルスＢ，ＡとによってＤＣ誤差がキャンセルされ、パルスＢ’，Ａ’とパルスＡ’，Ｂ’とによってＤＣ誤差がキャンセルされる。
【００８１】
図４は、実施の形態２に係るパルスレーダ装置２の位相回転を示す図である。同図において、送信系の位相回転量は、位相回転部４１０にて使用し、受信系の位相回転量は位相回転部４２０にて使用する。２パルス毎に位相回転することで、ＤＣ誤差がキャンセルでき、さらに符号制約によるＩＱ誤差キャンセルの残留成分もキャンセルできる。
【００８２】
このように、２パルス内においてＩＱ誤差をキャンセルできるため、ドップラー耐性も向上するため、実施の形態１よりもセンシング性能を向上できる。
【００８３】
このように実施の形態２に係るパルスレーダ装置２では、２パルス内においてＩＱ誤差を相殺するため、実施の形態１に係るパルスレーダ装置１よりドップラー耐性が向上し、ＲＦ補正パラメータを予め測定することなく、ＲＦ誤差を抑制したπ／２−ＢＰＳＫ変調方式を用いたパルスレーダ装置を実現できる。
【００８４】
なお、実施の形態２に係るパルスレーダ装置２では、π／２−ＢＰＳＫについて述べたが、π／２−シフトＢＰＳＫも同様に用いることができる。
【００８５】
（実施の形態３）
前述した実施の形態１に係るパルスレーダ装置１又は実施の形態２に係るパルスレーダ装置２では、π／２−ＢＰＳＫ変調方式を用いることを前提としていた。変調方式は、パルス圧縮の符号情報は、Ｉ又はＱのコンスタレーションに情報が付与されている。実施の形態３に係るパルスレーダ装置では、使用するＲＦ部のＰＡＰＲの最小化を目標とする。また、本装置はパルスレーダ装置であるため、パルスを送信する送信機とパルスを受信する受信機は同一の装置である。
【００８６】
実施の形態３に係るパルスレーダ装置では、サブパルス単位に付与する位相回転に情報を付与する。そして、送信系が送信する信号は、図１０（ｂ）に示すように（Ｉ，Ｑ）＝（１，０）→（０，１）→（−１，０）→（０，−１）→のように、ＰＡＰＲ（Peak to Average Power Ratio）を考慮してコンスタントにπ／２回転させる。
【００８７】
図５は、実施の形態３に係るパルスレーダ装置の概略構成を示すブロック図である。なお、同図において前述した実施の形態１に係るパルスレーダ装置１と共通する部分には同一の符号を付けている。同図に示すように、実施の形態３に係るパルスレーダ装置３は、実施の形態１に係るパルスレーダ装置１に位相比較部４１１及び位相付与部４２１を追加した構成である。
【００８８】
なお、図５では、位相比較部４１１の後段に位相回転部４１０が配置され、位相付与部４２１の前段に位相回転部４２０が配置されているが、位相比較部４１１の前段に位相回転部４１０を配置し、位相付与部４２１の後段に位相回転部４２０を配置してもよい。
【００８９】
また、図６は、実施の形態３に係るパルスレーダ装置３の操作内容を示す図である。パルス系列生成部２１０は、パルス圧縮に用いる信号系列を生成する。信号系列は図６の送信情報（１，−１，のいずれか）に該当する。送信情報をπ／２−ＢＰＳＫ変調部２２０に入力し、マッピング値（（１，０），（０，１），（−１，０），（０，−１）のいずれか）が出力される。位相比較部４１１の出力である送信信号は、図１０（ｂ）に示すようにπ／２位相回転した信号固定であるため、送信信号とマッピング値の位相差を算出する。本実施の形態に係るパルスレーダ装置３では、位相差に情報が付加される。位相差情報を送信系から受信系に送る。
【００９０】
受信系では、π／２位相回転された信号を受信する。受信信号（ＡＤＣ部３２０の出力であり、（１，０），（０，１），（−１，０），（０，−１）のいずれか）に対して送信系の位相比較部４１１からの位相回転（０，π，のいずれか）が位相付与部４２１によって付与される。位相が付与された後の信号点がデマッピングの欄に記載されている。デマッピングの信号点を復調することで符号情報（１，−１のいずれか）が得られる。その後、符号情報を相関演算することによってセンシング処理を行う。
【００９１】
実施の形態３に係るパルスレーダ装置３の構成では、ターゲット１００に向けて出力される信号が正円になるためＰＡＰＲを最小化でき、ＲＦ部の設計が容易になる。
【００９２】
（実施の形態４）
前述した実施の形態１に係るパルスレーダ装置１又は実施の形態２に係るパルスレーダ装置２において、π／２−ＢＰＳＫ方式のパルスレーダを実現するにあたり、一般的なＢＰＳＫ方式の相関器に簡易な回路を加えることによって、π／２−ＢＰＳＫ方式の相関器を実現する方法について説明する。
【００９３】
図１２は、ＢＰＳＫ変調に対応した相関器の概略構成を示す図である。また、図１３は、π／２−ＢＰＳＫ変調に対応した相関器の概略構成を示す図である。図１２の相関器３４４と図１３の相関器３４５は、乗算係数が異なるが同様の構成を採る。図１３の相関器３４５は、係数毎にπ／２加算された位相が加えられている。図１２の相関器３４４の各ＴＡＰ乗算器３４４１は、×１と×−１とのいずれかであるが、図１３の相関器３４５の各ＴＡＰ乗算器３４５１は、×１、×ｉ、×−１、×−ｉの４種類になりｉは複素数であるため、複素論理での操作をＴＡＰ係数毎に実施する必要がある。
【００９４】
そこで、実施の形態４に係るパルスレーダ装置では、図１２のＢＰＳＫ変調に対応した相関器３４４に対して、できるだけ少ない構成を加えることで、図１３の相関器３４５と等価なπ／２−ＢＰＳＫ変調に対応した相関器を実現している。なお、実施の形態４に係るパルスレーダ装置は、前述した実施の形態１に係るパルスレーダ装置１の構成と同様であるので、図１を援用することとし、符号４を付与する。
【００９５】
図７は、図１２のＢＰＳＫ変調に対する相関器３４４を基にして、π／２−ＢＰＳＫ変調に対応した相関器３４１の概略構成を示す図である。図１２の相関器３４４に対して、ストリーム入力初段に位相回転部３４１１と相関器最終出力段に位相回転部３４１２が加えられている。相関器の各ＴＡＰ係数の乗算定数は、図１２の相関器３４４のＢＰＳＫ変調時と同じ係数を用いているため、×１か×−１のいずれかである。
【００９６】
初段の位相回転部３４１１はＮ番目のストリームの入力信号に対して、１サンプリング期間毎にπ／２×Ｎの個別の位相回転を加える。後段の位相回転部３４１２では、最終出力のＮ番目の信号に対して１サンプリング期間毎に−π／２×Ｎの位相回転を与える。
【００９７】
このため、図７では、初段の位相回転部３４１１を追加したことで、各ＴＡＰ３４４１の乗算係数に対して、それぞれ
１段目のＴＡＰ３４４１−１は係数に×１、
２段目のＴＡＰ３４４１−２は係数に×ｉ、
３段目のＴＡＰ３４４１−３は係数に×（−１）、
４段目のＴＡＰ３４４１−４は係数に×（−ｉ）、
５段目のＴＡＰ３４４１−５は係数に×１、
をそれぞれ乗算したものと等価になる。
【００９８】
なお、位相回転部（３４１２）の入力信号は、１タイムステップ毎に、×１、×ｉ、×（−１）、×（−ｉ）、×１、・・・が乗算された信号になる。そこで位相回転部（３４１２）にて、入力信号を逆回転させ、初期位相の状態は不定であるが、π／２−ＢＰＳＫ変調と等価な信号が演算できる。
【００９９】
図７の回路構成を用いることによって、ＢＰＳＫ変調に対応する相関器３４４をπ／２−ＢＰＳＫ変調対応の相関器３４１に変更することができるようになる。
【０１００】
（実施の形態５）
実施の形態５に係るパルスレーダ装置は、前述した実施の形態１に係るパルスレーダ装置１の構成と同様であるので、図１を援用することとし、符号５を付与する。
【０１０１】
一般的なパルスレーダ装置において、Ｇｏｌａｙ符号を用いる場合、相関器に図１４のＧｏｌａｙＣｏｒｒｅｌａｔｏｒを用いる。Ｇｏｌａｙ相関器３４６として、各遅延器３４６１の後段に、乗算器３４６２にて×１又は×−１が乗算される。なお、Ｇｏｌａｙ（ゴレイ）符号は、所定の生成則に従って生成された相補符号である。
【０１０２】
図８は、π／２−ＢＰＳＫに対応したＧｏｌａｙＣｏｒｒｅｌａｔｏｒ（相関器）３４２の概略構成を示す図である。図１４の相関器３４６と異なる点は、一段遅延器３４６１の後段の乗算器３４６２にかかる係数と二段遅延器３４６１の後段の乗算器３４６２にかかる係数が異なっている。
【０１０３】
実施の形態５に係るパルスレーダ装置５用としてのＧｏｌａｙＣｏｒｒｅｌａｔｏｒ（相関器）３４２では、一段遅延器３４６１の後段の乗算器３４２１は、既存の乗数にさらに×ｉが加わる。また、二段遅延器３４６１の後段の乗算器３４２１では、既存の乗数にさらに×−１が加わる。それ以外の乗算器３４２１の乗数は既存のものと同じである。
【０１０４】
従来のＧｏｌａｙＣｏｒｒｅｌａｔｏｒに対して２か所の乗算器３４２１の乗数を変更することで、π／２−ＢＰＳＫ対応したＧｏｌａｙＣｏｒｒｅｌａｔｏｒを用いて相関演算が可能となるため、回路規模の増大を抑制した簡易な構成を用いてπ／２−ＢＰＳＫ変調に対応した相関器を実現できる。
【０１０５】
以上、図面を参照して実施の形態１〜５について説明したが、本開示はかかる例に限定されものではないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。
【０１０６】
また、上記実施の形態では、本開示は、ハードウェアを用いて構成する場合を例にとって説明したが、本開示はハードウェアとの連携においてソフトウェアでも実現することも可能である。
【０１０７】
（本開示の一態様の概要）
本開示の第１のパルスレーダ装置は、相補符号である２つのサブパルス系列を用いたパルス系列を生成するパルス系列生成部と、サブパルスに対してπ／２−ＢＰＳＫ変調した変調信号を生成するπ／２−ＢＰＳＫ変調部と、前記変調信号に対して所定数のパルス毎に位相を回転させる第１の位相回転部と、前記位相が回転した変調信号を送信する送信無線部と、を送信系に備えたパルスレーダ装置であって、前記２つのサブパルス系列は、第１のサブパルス系列と所定のタイミングずれを有する第１のサブパルス系列との相関演算値の奇数項の合算値と、第２のサブパルス系列との前記所定のタイミングずれを有する第２のサブパルス系列との相関演算値の奇数項の合算値との和がゼロになり、前記第１のサブパルス系列と前記所定のタイミングずれを有する第１のサブパルス系列との相関演算値の偶数項の合算値と、前記第２のサブパルス系列との前記所定のタイミングずれを有する第２のサブパルス系列との自己相関演算値の偶数項の合算値との和がゼロになる。
【０１０８】
また、本開示の第２のパルスレーダ装置は、第１のパルスレーダ装置であって、反射信号を受信する受信無線部と、前記第１の位相回転部の逆位相を与える第２の位相回転部と、前記第２の位相回転部の出力に対して前記π／２−ＢＰＳＫ変調部の出力に基づき相関演算する相関器と、を受信系に備える。
【０１０９】
また、本開示の第３のパルスレーダ装置は、第１のパルスレーダ装置であって、前記変調信号のＩＱ平面上の信号点の位置が、前記サブパルス毎に所定の方向に回転するように、前記変調信号に所定の位相を付与する位相比較部を、更に、送信系に含む。
【０１１０】
また、本開示の第４のパルスレーダ装置は、第３のパルスレーダ装置であって、反射信号を受信する受信無線部と、前記受信した反射信号に、前記位相比較部が前記サブパルス毎に付与した位相を、付与する位相付与部と、を受信系に含む。
【０１１１】
また、本開示の第５のパルスレーダ装置は、第２のパルスレーダ装置であって、前記相関器は、ＢＰＳＫ変調方式の相関器の入力段に位相回転部を設け、出力段に位相逆回転部を設けた相関器を用いる。
【０１１２】
また、本開示の第６のパルスレーダ装置は、第２のパルスレーダ装置であって、前記パルス系列はＧｏｌａｙ符号であり、前記相関器は、Ｇｏｌａｙ相関器の１段目の乗算定数と２段目の乗算定数それぞれにπ／２とπの位相回転に相当する値を加えた相関器を用いる。
【０１１３】
また、本開示の第７のパルスレーダ装置は、第1のパルスレーダ装置であって、前記パルス系列生成部は、さらに、前記第１のサブパルス系列と順序逆順の第３のサブパルス系列と、前記第２のサブパルス系列と順序逆順の第４のサブパルス系列と、を生成し、前記第１のサブパルス系列、前記第２のサブパルス系列、前記第３のサブパルス系列、及び、前記第４のサブパルス系列から生成した４つのパルスを、順序を変更して、繰り返し出力し、前記第１の位相回転部は、前記４つのパルス毎に、位相を回転する。
【０１１４】
また、本開示の第８のパルスレーダ装置は、第1のパルスレーダ装置であって、前記パルス系列生成部は、さらに、前記第１のサブパルス系列と順序逆順の第３のサブパルス系列と、前記第２のサブパルス系列と順序逆順の第４のサブパルス系列と、を生成し、前記第１のサブパルス系列、前記第２のサブパルス系列、前記第３のサブパルス系列、及び、前記第４のサブパルス系列から生成した４つのパルスを、順序を変更して、繰り返し出力し、前記第１の位相回転部は、前記第１のサブパルス系列及び前記第２のサブパルス系列の第１の２つのパルス、前記第３のサブパルス系列及び前記第４のサブパルス系列の第２の２つのパルス、のそれぞれに、同じ位相回転量を与える。
【産業上の利用可能性】
【０１１５】
本開示は、π／２−ＢＰＳＫ変調方式を用いた通信装置又はレーダ装置を含む装置全般に有効である。
【符号の説明】
【０１１６】
１，２，３，４，５  パルスレーダ装置
１００  ターゲット
２１０  パルス系列生成部
２２０  π／２−ＢＰＳＫ変調部
２４０  ＤＡＣ部
２５０  送信ＲＦ部
２６０  送信アンテナ部
３００  受信アンテナ部
３１０  受信ＲＦ部
３２０  ＡＤＣ部
３４０，３４１  相関器
３５０  コヒレント加算部
４１０，４２０  位相回転部
４１１  位相比較部
４２１  位相付与部
３４１１，３４１２  位相回転部
【図１】
2015222233.tif 000003
【図２】
2015222233.tif 000004
【図３】
2015222233.tif 000005
【図４】
2015222233.tif 000006
【図５】
2015222233.tif 000007
【図６】
2015222233.tif 000008
【図７】
2015222233.tif 000009
【図８】
2015222233.tif 000010
【図９】
2015222233.tif 000011
【図１０】
2015222233.tif 000012
【図１１】
2015222233.tif 000013
【図１２】
2015222233.tif 000014
【図１３】
2015222233.tif 000015
【図１４】
2015222233.tif 000016