(57)【要約】      （修正有）【課題】半導体素子の電極と配線基板の半導体素子接続パッドとを常に正常に接続することが可能な配線基板を提供すること。【解決手段】半導体素子接続パッド２は、半導体素子Ｓの電極端子Ｔの配列に対して５〜２０μｍの範囲内の一定のずれ量で配線基板の上面を第１の方向にずれた第１のパッド群と、半導体素子Ｓの電極端子Ｔの配列に対して前記一定のずれ量で配線基板の上面を第１の方向と反対の第２の方向にずれた第２のパッド群と、半導体素子Ｓの電極端子Ｔの配列に対して前記一定のずれ量で配線基板の上面を第１の方向および第２の方向に直角な第３の方向にずれた第３のパッド群と、半導体素子Ｓの電極端子Ｔの配列に対して前記一定のずれ量で配線基板の上面を第３の方向と反対向きの第４の方向にずれた第４のパッド群とから成る。【選択図】図１
2015222740.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の下面に配列された多数の電極端子にフリップチップ接続される多数の半導体素子接続パッドを上面に有するとともに該半導体素子接続パッド上にドーム状の半田バンプを形成して成る配線基板であって、前記半導体素子接続パッドは、前記電極端子の配列に対して５〜２０μｍの範囲内の一定のずれ量で前記上面を第１の方向にずれた第１のパッド群と、前記電極端子の配列に対して前記一定のずれ量で前記上面を前記第１の方向と反対の第２の方向にずれた第２のパッド群と、前記電極端子の配列に対して前記一定のずれ量で前記上面を前記第１の方向および第２の方向に直角な第３の方向にずれた第３のパッド群と、前記電極端子の配列に対して前記一定のずれ量で前記上面を第３の方向と反対向きの第４の方向にずれた第４のパッド群とから成ることを特徴とする配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子をフリップチップ接続で搭載するための配線基板に関するものである。
【背景技術】
【０００２】
従来、半導体素子をフリップチップ接続で搭載する配線基板は、図５（ａ），（ｂ）に示すように、絶縁基板１１の上面に半導体素子Ｓの電極端子Ｔとフリップチップ接続するための半導体素子接続パッド１２を有している。また、絶縁基板１１の下面に外部の回路基板と接続するための外部接続パッド１３を有している。なお、半導体素子接続パッド１２と外部接続パッド１３とは、所定のもの同士が絶縁基板１１の表面および内部に形成された配線導体（不図示）により電気的に接続されている。
【０００３】
半導体素子Ｓは、その下面に多数の電極端子Ｔを備えている。電極端子Ｔは、例えば格子状の並びに配列されている。各電極端子Ｔには、半導体素子接続パッド１２と接続するためのドーム状の半田バンプＢ１が形成されている。
【０００４】
半導体素子接続パッド１２は、半導体素子Ｓの電極端子Ｔの配列と一致する配列を有している。半導体素子接続パッド１２の上面には、半導体素子Ｓの電極端子Ｔと接続するためのドーム状の半田バンプＢ２が形成されている。なお、図５（ｂ）においては、各半導体素子接続パッド１２と対応する電極端子Ｔの位置を＋印で示している。
【０００５】
そして、図６に示すように、半田バンプＢ１とＢ２とが当接するようにして半導体素子Ｓの電極端子Ｔを半導体素子接続パッド１２上に載置し、その状態でリフロー処理することにより図７に示すように、半導体素子Ｓが配線基板上に搭載される。
【０００６】
しかしながら、半導体素子Ｓの電極Ｔに形成された半田バンプＢ１と半導体素子接続パッド１２に形成された半田バンプＢ２とは共にドーム状であることから、両者が当接するようにして電極端子Ｔを半導体素子接続パッド１２上に載置した場合、図８（ａ），（ｂ）に示すように、電極端子Ｔが半導体素子接続パッド１２上から滑り落ちてしまうことがある。この場合、半導体素子Ｓの電極Ｔと半導体素子接続パッド１２とを正常に接続することができなくなってしまう。そこで半田バンプＢ１やＢ２の頂部を平坦にプレスすることが行われているが、それでもなお、半導体素子Ｓの電極端子Ｔが半導体素子接続パッド１２上から滑り落ちることがある。また、半田バンプＢ１やＢ２の頂部を平坦にプレスすることは、配線基板や半導体素子Ｓの生産性を低下させる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−９３４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、半導体素子を搭載する際に、半導体素子の電極端子が配線基板の半導体素子接続パッドに上から滑り落ちることがなく、それにより半導体素子の電極と配線基板の半導体素子接続パッドとを常に正常に接続することが可能な配線基板を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の配線基板は、半導体素子の下面に配列された多数の電極端子にフリップチップ接続される多数の半導体素子接続パッドを上面に有するとともに該半導体素子接続パッド上にドーム状の半田バンプを形成して成る配線基板であって、前記半導体素子接続パッドは、前記電極端子の配列に対して５〜２０μｍの範囲内の一定のずれ量で前記上面を第１の方向にずれた第１のパッド群と、前記電極端子の配列に対して前記一定のずれ量で前記上面を前記第１の方向と反対の第２の方向にずれた第２のパッド群と、前記電極端子の配列に対して前記一定のずれ量で前記上面を前記第１の方向および第２の方向に直角な第３の方向にずれた第３のパッド群と、前記電極端子の配列に対して前記一定のずれ量で前記上面を第３の方向と反対向きの第４の方向にずれた第４のパッド群とから成ることを特徴とするものである。
【発明の効果】
【００１０】
本発明の配線基板によれば、半導体素子接続パッドは、半導体素子の電極端子の配列に対して５〜２０μｍの範囲内の一定のずれ量で配線基板の上面を第１の方向にずれた第１のパッド群と、半導体素子の電極端子の配列に対して前記一定のずれ量で配線基板の上面を第１の方向と反対の第２の方向にずれた第２のパッド群と、半導体素子の電極端子の配列に対して前記一定のずれ量で配線基板の上面を第１の方向および第２の方向に直角な第３の方向にずれた第３のパッド群と、半導体素子の電極端子の配列に対して前記一定のずれ量で配線基板の上面を第３の方向と反対向きの第４の方向にずれた第４のパッド群とから成ることから、半導体素子の電極端子を半導体素子接続パッド上に載置した場合に、半導体素子の電極端子が半導体素子接続パッド上から滑り落ちようとしても、互いに９０゜ずつ異なる方向にずれて配置された４つのパッド群により、半導体素子の電極端子が半導体素子接続パッド上に係止されてその滑り落ちが有効に防止される。したがって、半導体素子の電極と配線基板の半導体素子接続パッドとを常に正常に接続することが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）は、本発明の配線基板の実施形態の一例を示す概略断面図であり、図１（ｂ）は、その概略上面図である。
【図２】図２（ａ）は、図１に示す配線基板に半導体素子を載置した状態を示す概略断面図であり、図２（ｂ）は、そのときの半導体素子の電極端子と配線基板の半導体素子接続パッドとの位置関係を示す概略平面図である。
【図３】図３（ａ）は、本発明の配線基板の実施形態の他の例を示す概略断面図であり、図３（ｂ）は、その概略上面図である。
【図４】図４（ａ）は、図３に示す配線基板に半導体素子を載置した状態を示す概略断面図であり、図４（ｂ）は、そのときの半導体素子の電極端子と配線基板の半導体素子接続パッドとの位置関係を示す概略平面図である。
【図５】図５（ａ）は、従来の配線基板の例を示す概略断面図であり、図５（ｂ）は、その概略上面図である。
【図６】図６は、従来の配線基板に半導体素子を載置した状態を示す概略断面図である。
【図７】図７は、従来の配線基板に載置された半導体素子をリフローにより搭載した状態を示す概略断面図である。
【図８】図８（ａ）は、従来の配線基板に半導体素子を載置した際に半導体素子の電極が配線基板の半導体素子接続パッド上が滑り落ちた状態を示す概略断面図であり、図８（ｂ）は、そのときの半導体素子の電極端子と配線基板の半導体素子接続パッドとの位置関係を示す概略平面図である。
【発明を実施するための形態】
【００１２】
次に、本発明の配線基板における実施形態の一例を添付の図１および図２を基に説明する。本例の配線基板は、図１（ａ）に示すように、絶縁基板１の上面に半導体素子Ｓの電極端子Ｔとフリップチップ接続するための半導体素子接続パッド２を有している。また、絶縁基板１の下面に外部の回路基板と接続するための外部接続パッド３を有している。なお、半導体素子接続パッド２と外部接続パッド３とは、所定のもの同士が絶縁基板１の表面および内部に形成された配線導体（不図示）により電気的に接続されている。絶縁基板１は、例えば樹脂系の絶縁材料やセラミックス系の絶縁材料から成る。半導体素子接続パッド２や外部接続パッド３およびこれらを接続する配線導体は、銅等の良導電性材料から成る。
【００１３】
半導体素子Ｓは、その下面に多数の電極端子Ｔを例えば格子状の配列で有している。各電極端子Ｔには、半導体素子接続パッド２と接続するためのドーム状の半田バンプＢ１が形成されている。電極端子Ｔは例えば直径が２５〜５０μｍ程度で高さが２５〜５０μｍ程度の円柱状である。電極端子Ｔは、銅等の良導電性材料から成る。電極端子Ｔの配列ピッチは、４０〜１００μｍ程度である。半田バンプＢ１は、錫を含む合金から成る。錫を含む合金としては、錫−銀合金や錫−銀−銅合金等が例示できる。なお、半田バンプＢ１は、電極端子Ｔの先端部にめっきやペースト印刷、あるいは半田ボール搭載等により半田を付着させるとともにそれをリフロー処理することによりドーム状に形成される。なお、電極端子Ｔは、必ずしも円柱状である必要はなく、角柱等の他の形状であっても良い。
【００１４】
半導体素子接続パッド２は、例えば直径が２５〜５０μｍ程度の円形をしている。半導体素子接続パッド２の厚みは、５〜２５μｍ程度である。半導体素子接続パッド２の上面には、半導体素子Ｓの電極端子Ｔと接続するためのドーム状の半田バンプＢ２が形成されている。半田バンプＢ２は、錫を含む合金から成る。錫を含む合金としては、錫−銀合金や錫−銀−銅合金等が例示できる。なお、半田バンプＢ２は、半導体素子接続パッド２の上面にめっきやペースト印刷、あるいは半田ボール搭載等により半田を付着させるとともに、それをリフロー処理することによりドーム状に形成される。なお、半導体素子接続パッド２は、必ずしも円形である必要はなく、多角形や長円形、長方形等他の形状であっても良い。半導体素子接続パッド２が長円形や長方形である場合、その幅は２５〜５０μｍ程度、その長さは５０〜１００μｍ程度である。
【００１５】
ところで、本例の配線基板においては、半導体素子接続パッド２は、半導体素子Ｓの電極端子Ｔと１対１で接続可能に配列されているものの、両者の配列は互いにずれている。この様子を図１（ｂ）に示す。なお、図１（ｂ）においては、各半導体素子接続パッド２と対応する電極端子Ｔの位置を＋印で示している。また、半導体素子接続パッド２のずれの方向を矢印で示している。
【００１６】
図１（ｂ）において、符号Ａを付した半導体素子接続パッド２は、電極端子Ｔの配列から図面の右斜め上４５゜の方向（以後、第１の方向と称する）にずれている。第１の方向にずれた半導体素子接続パッド２は、半導体素子接続パッド２の配列の中に分散して複数個あり、第１のパッド群を形成している。符号Ｂを付した半導体素子接続パッド２は、第１の方向と反対方向である図面の左斜め下４５゜の方向（以後、第２の方向と称する）にずれている。第２の方向にずれた半導体素子接続パッド２は、半導体素子接続パッド２の配列の中に分散して複数個あり、第２のパッド群を形成している。符号Ｃを付した半導体素子接続パッドは、第１の方向および第２の方向に直角な図面の左斜め上４５゜方向（以後、第３の方向と称する）にずれている。第３の方向にずれた半導体素子接続パッド２は、半導体素子接続パッド２の配列の中に分散して複数個あり、第３のパッド群を形成している。符号Ｄを付した半導体素子接続パッド２は、第３の方向と反対方向である図面の右斜め下４５゜の方向（以後、第４の方向と称する）にずれている。第４の方向にずれた半導体素子接続パッド２は、半導体素子接続パッド２の配列の中に分散して複数個あり、第４のパッド群を形成している。各半導体素子接続パッド２のずれの量は、５〜２０μｍの範囲内で実質的に一定である。
【００１７】
このように、本例の配線基板によれば、半導体素子接続パッド２は、半導体素子Ｓの電極端子Ｔの配列に対して５〜２０μｍの範囲内の一定のずれ量で配線基板の上面を第１の方向にずれた第１のパッド群と、半導体素子Ｓの電極端子Ｔの配列に対して前記一定のずれ量で配線基板の上面を第１の方向と反対の第２の方向にずれた第２のパッド群と、半導体素子Ｓの電極端子Ｔの配列に対して前記一定のずれ量で配線基板の上面を第１の方向および第２の方向に直角な第３の方向にずれた第３のパッド群と、半導体素子Ｓの電極端Ｔの配列に対して前記一定のずれ量で配線基板の上面を第３の方向と反対向きの第４の方向にずれた第４のパッド群とを有することから、図２（ａ），（ｂ）に示すように、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド２上に載置した場合に、半導体素子Ｓの電極端子Ｔが半導体素子接続パッド２上から滑り落ちようとしても、互いに９０゜ずつ異なる方向にずれて配置された４つのパッド群により、半導体素子Ｓの電極端子Ｔが半導体素子接続パッド２上に係止されてその滑り落ちが有効に防止される。したがって、半導体素子Ｓの電極端子Ｔと配線基板の半導体素子接続パッド２とを常に正常に接続することが可能な配線基板を提供することができる。
【００１８】
なお、各半導体素子接続パッド２のずれ量が２０μｍを超える場合、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド２との間のずれが大きくなりすぎるために互いに対応する電極端子Ｔと半導体素子接続パッド２とを強固に接続することが困難となる。また、各半導体素子接続パッド２のずれ量が５μｍ未満であると、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド２上に載置した際に、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド２上に係止する力が弱くなり、半導体素子Ｓの電極端子Ｔが半導体素子接続パッド２上から滑り落ちてしまう危険性が高くなる。したがって、各半導体素子接続パッド２のずれ量は、５〜２０μｍの範囲内であることが必要となる。
【００１９】
なお、本発明は、上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の実施形態の一例では、各パッド群を構成する複数の半導体素子接続パッド２は、各々分散して配列されていたが、各パッド群を構成する複数の半導体素子接続パッド２が各々集合して配列されていても良い。そのような他の例を図３（ａ），（ｂ）に示す。なお、図３（ａ），（ｂ）において、上述の実施形態の一例と同様の箇所には同様の符号を付し、その詳細な説明は省略する。
【００２０】
図３（ｂ）において、符号Ａを付した半導体素子接続パッド２は、電極端子Ｔの配列から第１の方向にずれている。第１の方向にずれた半導体素子接続パッド２は、半導体素子接続パッド２の配列における第１の方向側に集合して複数個あり、第１のパッド群を形成している。符号Ｂを付した半導体素子接続パッド２は、第１の方向と反対方向である第２の方向にずれている。第２の方向にずれた半導体素子接続パッド２は、半導体素子接続パッド２の配列における第２の方向側に集合して複数個あり、第２のパッド群を形成している。符号Ｃを付した半導体素子接続パッド２は、第１の方向および第２の方向に直角な第３の方向にずれている。第３の方向にずれた半導体素子接続パッド２は、半導体素子接続パッド２の配列における第３の方向側に集合して複数個あり、第３のパッド群を形成している。符号Ｄを付した半導体素子接続パッド２は、第３の方向と反対方向である第４の方向にずれている。第４の方向にずれた半導体素子接続パッド２は、半導体素子接続パッド２の配列における第４の方向側に集合して複数個あり、第４のパッド群を形成している。
【００２１】
この他の例の場合も、図４（ａ），（ｂ）に示すように、上述の一例の場合と同様に半導体素子Ｓの電極端子Ｔを半導体素子接続パッド２上に載置した場合に、半導体素子Ｓの電極端子Ｔが半導体素子接続パッド２上から滑り落ちようとしても、互いに９０゜ずつ異なる方向にずれて配置された４つのパッド群により、半導体素子Ｓの電極端子Ｔが半導体素子接続パッド２上に係止されてその滑り落ちが有効に防止される。したがって、半導体素子Ｓの電極端子Ｔと配線基板の半導体素子接続パッド２とを常に正常に接続することが可能な配線基板を提供することができる。さらに、各パッド群は、互いに離間する方向にずれているので、半導体素子接続パッド２間の間隔が狭まることがなく、各パッド群間の半導体素子接続パッド２同士の間の電気的な絶縁信頼性を高く保つことができる。
【符号の説明】
【００２２】
２・・・・・・・半導体素子接続パッド
Ｂ１，Ｂ２・・・半田バンプ
Ｓ・・・・・・・半導体素子
Ｔ・・・・・・・電極端子
【図１】
2015222740.tif 000003
【図２】
2015222740.tif 000004
【図３】
2015222740.tif 000005
【図４】
2015222740.tif 000006
【図５】
2015222740.tif 000007
【図６】
2015222740.tif 000008
【図７】
2015222740.tif 000009
【図８】
2015222740.tif 000010