(57)【要約】      （修正有）【課題】小型でありつつ大容量の積層セラミックコンデンサを提供する。【解決手段】セラミック素体１０内に設けられており、厚み方向においてセラミック部を介して対向している第１及び第２の内部電極１１、１２と、前記第１の内部電極１１に接続されており、前記セラミック素体１０の表面に至る第１のビアホール電極１７と、前記第２の内部電極１２に接続されており、前記セラミック素体１０の表面に至る第２のビアホール電極１８とを有し、前記第１及び第２の内部電極１１、１２のそれぞれが第１及び第２の側面、並びに第１及び第２の端面１０ｅ、１０ｆのそれぞれに露出しているチップを作製する工程と、第１及び第２の内部電極１１，１２の第１及び第２の側面並びに第１及び第２の端面１０ｅ、１０ｆにおける露出部をエッチングにより除去するエッチング工程を行い、第１及び第２の内部電極１１、１２の除去部に絶縁体を充填する充填工程を行う。【選択図】図１１
2015154044.tif 000002
【特許請求の範囲】
【請求項１】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有するセラミック素体と、前記セラミック素体内に設けられており、厚み方向においてセラミック部を介して対向している第１及び第２の内部電極と、前記第１の内部電極に接続されており、前記セラミック素体の表面に至る第１のビアホール電極と、前記第２の内部電極に接続されており、前記セラミック素体の表面に至る第２のビアホール電極とを有し、前記第１及び第２の内部電極のそれぞれが第１及び第２の側面並びに第１及び第２の端面のそれぞれに露出しているチップを作製する工程と、
前記第１及び第２の内部電極の前記第１及び第２の側面並びに前記第１及び第２の端面における露出部をエッチングにより除去するエッチング工程と、
前記第１及び第２の内部電極の除去部に絶縁体を充填する充填工程と、
を備える、積層セラミックコンデンサの製造方法。
【請求項２】
前記エッチング工程において、前記チップをエッチング液に浸漬することにより前記第１及び第２の内部電極の露出部をエッチングする、請求項１に記載の積層セラミックコンデンサの製造方法。
【請求項３】
前記第１の内部電極は、第１の開口を有し、
前記第２の内部電極は、第２の開口を有し、
前記第２の開口内を通過して前記第１の主面から前記第２の主面に至る第１のビアホールと、前記第１の開口内を通過して前記第１の主面から前記第２の主面に至る第２のビアホールとを前記セラミック素体に形成する工程と、
前記第１のビアホールに前記第１のビアホール電極を形成する工程と、
前記第２のビアホールに前記第２のビアホール電極を形成する工程と、
をさらに備える、請求項１又は２に記載の積層セラミックコンデンサの製造方法。
【請求項４】
前記充填工程の後に、前記セラミック素体の上に、前記第１のビアホール電極に接続された第１の外部電極と、前記第２のビアホール電極に接続された第２の外部電極とを形成する工程をさらに備える、請求項１〜３のいずれか一項に記載の積層セラミックコンデンサの製造方法。
【請求項５】
前記第１及び第２の外部電極を、それぞれ、前記第１及び第２の主面の少なくとも一方の上に形成する、請求項４に記載の積層セラミックコンデンサの製造方法。
【請求項６】
前記充填工程において、前記第１及び第２の内部電極の除去部に樹脂又はセラミックスを充填する、請求項１〜５のいずれか一項に記載の積層セラミックコンデンサの製造方法。
【請求項７】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有するセラミック素体と、
前記セラミック素体内において前記第１及び第２の側面並びに前記第１及び第２の端面から後退して設けられており、厚み方向においてセラミック部を介して対向している第１及び第２の内部電極と、
前記第１の内部電極に接続されており、前記セラミック素体の表面に至る第１のビアホール電極と、
前記第２の内部電極に接続されており、前記セラミック素体の表面に至る第２のビアホール電極と、
前記第１及び第２の内部電極と前記第１及び第２の側面並びに前記第１及び第２の端面との間に充填された絶縁材と、
を備える、積層セラミックコンデンサ。
【請求項８】
前記絶縁材が樹脂又はセラミックスにより構成されている、請求項７に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサの製造方法及び積層セラミックコンデンサに関する。
【背景技術】
【０００２】
従来、種々の電子機器に積層セラミックコンデンサが用いられている。特許文献１には、積層セラミックコンデンサの一例が記載されている。特許文献１に記載の積層セラミックコンデンサは、直方体状のセラミック素体を有する。セラミック素体の内部には、第１の内部電極と第２の内部電極とが厚み方向に沿って交互に設けられている。第１の内部電極は、セラミック素体の第１の端面に露出している。第１の端面の上には第１の外部電極が設けられている。第１の内部電極は、第１の端面において第１の外部電極と電気的に接続されている。第２の内部電極は、セラミック素体の第２の端面に露出している。第２の端面の上には第２の外部電極がが設けられている。第２の内部電極は、第２の端面において第２の外部電極と電気的に接続されている。
【０００３】
積層セラミックコンデンサにおいては、第１の内部電極は、第２の外部電極と電気的に接続されてはならない。このため、第１の内部電極は、第２の端面から離間して設けられている。一方、第２の内部電極は、第１の外部電極と電気的に接続されてはならない。このため、第２の内部電極は、第１の端面から離間して設けられている。
【０００４】
このような積層セラミックコンデンサは、例えば、以下のようにして製造される。まず、セラミック素体を構成するためのセラミックグリーンシートを作成する。セラミックグリーンシートの上に、第１又は第２の内部電極を構成するための導電層を印刷する。セラミックグリーンシート、第１の内部電極を構成するための導電層が印刷されたセラミックグリーンシート及び第２の内部電極を構成するための導電層が印刷されたセラミックグリーンシートを適宜積層し、プレスすることにより、マザー積層体を得る。マザー積層体を複数に分断し、生のセラミック素体を作製する。生のセラミック素体を焼成することによりセラミック素体を得る。その後、第１及び第２の外部電極を形成することにより積層セラミックコンデンサを完成させることができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２２７２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
積層セラミックコンデンサには、容量を小さくすることなく小型化したいという要望がある。これを実現するためには、第１の内部電極と第２の内部電極とが対向している領域の面積を大きくすることが好ましい。よって、第１の内部電極と第２の端面との間の距離を短くすると共に、第２の内部電極と第１の端面との間の距離を短くすることが好ましい。しかしながら、特許文献１に記載の積層セラミックコンデンサでは、内部電極を構成するための導電層の形成ずれ、セラミックグリーンシートを積層するときのシート間の位置ずれ、マザー積層体をプレスした際の内部電極の位置ずれ等を考慮すると、第１の内部電極と第２の端面との間の距離、第２の内部電極と第１の端面との間の距離を十分に小さくすることが困難である。従って、特許文献１に記載の積層セラミックコンデンサでは、小型でありつつ大容量のコンデンサを実現することが困難であるという問題がある。
【０００７】
本発明の主な目的は、小型でありつつ大容量の積層セラミックコンデンサを提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る積層セラミックコンデンサの製造方法では、長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有するセラミック素体と、セラミック素体内に設けられており、厚み方向においてセラミック部を介して対向している第１及び第２の内部電極と、第１の内部電極に接続されており、セラミック素体の表面に至る第１のビアホール電極と、第２の内部電極に接続されており、セラミック素体の表面に至る第２のビアホール電極とを有し、第１及び第２の内部電極のそれぞれが第１及び第２の側面並びに第１及び第２の端面のそれぞれに露出しているチップを作製する。第１及び第２の内部電極の第１及び第２の側面並びに第１及び第２の端面における露出部をエッチングにより除去するエッチング工程を行う。第１及び第２の内部電極の除去部に絶縁体を充填する充填工程を行う。
【０００９】
本発明に係る積層セラミックコンデンサの製造方法では、エッチング工程において、チップをエッチング液に浸漬することにより第１及び第２の内部電極の露出部をエッチングしてもよい。
【００１０】
本発明に係る積層セラミックコンデンサの製造方法では、第１の内部電極は、第１の開口を有し、第２の内部電極は、第２の開口を有していてもよい。本発明に係る積層セラミックコンデンサの製造方法は、第２の開口内を通過して第１の主面から第２の主面に至る第１のビアホールと、第１の開口内を通過して第１の主面から第２の主面に至る第２のビアホールとをセラミック素体に形成する工程と、第１のビアホールに第１のビアホール電極を形成する工程と、第２のビアホールに第２のビアホール電極を形成する工程とをさらに備えていてもよい。
【００１１】
本発明に係る積層セラミックコンデンサの製造方法は、充填工程の後に、セラミック素体の上に、第１のビアホール電極に接続された第１の外部電極と、第２のビアホール電極に接続された第２の外部電極とを形成する工程をさらに備えていてもよい。
【００１２】
本発明に係る積層セラミックコンデンサの製造方法では、第１及び第２の外部電極を、それぞれ、第１及び第２の主面の少なくとも一方の上に形成してもよい。
【００１３】
本発明に係る積層セラミックコンデンサの製造方法では、充填工程において、第１及び第２の内部電極の除去部に樹脂又はセラミックスを充填してもよい。
【００１４】
本発明に係る積層セラミックコンデンサは、セラミック素体と、第１及び第２の内部電極と、第１のビアホール電極と、第２のビアホール電極と、絶縁材とを備える。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びている。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びている。第１及び第２の端面は、幅方向及び厚み方向に沿って延びている。第１及び第２の内部電極は、セラミック素体内において第１及び第２の側面並びに第１及び第２の端面から後退して設けられている。第１及び第２の内部電極は、厚み方向においてセラミック部を介して対向している。第１のビアホール電極は、第１の内部電極に接続されている。第１のビアホール電極は、セラミック素体の表面に至る。第２のビアホール電極は、第２の内部電極に接続されている。第２のビアホール電極は、セラミック素体の表面に至る。絶縁材は、第１及び第２の内部電極と第１及び第２の側面並びに第１及び第２の端面との間に充填されている。
【００１５】
本発明に係る積層セラミックコンデンサでは、絶縁材が樹脂又はセラミックスにより構成されていてもよい。
【発明の効果】
【００１６】
本発明によれば、小型でありつつ大容量の積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態における第１のセラミックグリーンシートの模式的平面図である。
【図２】本発明の一実施形態における第２のセラミックグリーンシートの模式的平面図である。
【図３】本発明の一実施形態におけるマザー積層体の模式的平面図である。
【図４】本発明の一実施形態におけるマザー積層体の模式的平面図である。
【図５】本発明の一実施形態におけるチップの模式的平面図である。
【図６】本発明の一実施形態におけるチップの模式的側面図である。
【図７】本発明の一実施形態におけるチップの模式的正面図である。
【図８】図５の線ＶＩＩＩ−ＶＩＩＩにおける模式的断面図である。
【図９】本発明の一実施形態におけるエッチング後のチップの模式的断面図である。
【図１０】本発明の一実施形態におけるエッチング後のチップの模式的断面図である。
【図１１】本発明の一実施形態におけるセラミック素体の模式的断面図である。
【図１２】本発明の一実施形態におけるセラミック素体の模式的断面図である。
【図１３】本発明の一実施形態における積層セラミックコンデンサの模式的斜視図である。
【図１４】第１の変形例における積層セラミックコンデンサの模式的斜視図である。
【図１５】第２の変形例における積層セラミックコンデンサの模式的斜視図である。
【図１６】第３の変形例における積層セラミックコンデンサの模式的斜視図である。
【図１７】第４の変形例における積層セラミックコンデンサの模式的斜視図である。
【発明を実施するための形態】
【００１８】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１９】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００２０】
本実施形態では、図１〜図１２を参照しながら図１３に示される積層セラミックコンデンサ１を製造する方法について説明する。
【００２１】
まず、セラミックグリーンシート５０（図１及び図２を参照）を作製する。セラミックグリーンシート５０の作製方法は、特に限定されない。セラミックグリーンシート５０は、例えば、誘電体セラミックスの粉末を含むスラリーをキャリアフィルムの上に印刷し、乾燥させることにより作製することができる。好ましく用いられる誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。スラリーは、誘電体セラミックス粉末に加え、通常、有機溶剤、バインダー等を含んでいる。スラリーには、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などが添加されていてもよい。スラリーの塗布は、例えば、ダイコーター、グラビアコーター、マイクログラビアコーター等を用いて行うことができる。
【００２２】
次に、セラミックグリーンシート５０の上に、後述する第１の内部電極１１を構成するための第１の導電層５１を形成し、図１に示される第１のセラミックグリーンシート５０ａを作製する。第１の導電層５１には、複数の開口５１ａがマトリクス状に設けられている。この開口５１ａは、後述する第１の開口１１ａを構成するためのものである。
【００２３】
また、セラミックグリーンシート５０の上に、後述する第２の内部電極１２を構成するための第２の導電層５２を形成し、図２に示される第２のセラミックグリーンシート５０ｂを作製する。第２の導電層５２には、複数の開口５２ａがマトリクス状に設けられている。この開口５２ａは、後述する第２の開口１２ａを構成するためのものである。
【００２４】
なお、第１及び第２の導電層５１，５２は、それぞれ、例えば、導電性粒子を含む導電性ペーストを塗布することにより形成することができる。導電性ペーストの塗布は、例えば、スクリーン印刷法、インクジェット法、グラビア印刷法等により行うことができる。また、第１及び第２の導電層５１，５２は、例えば、めっき法等により形成することもできる。
【００２５】
次に、導電層５１，５２が形成されていないセラミックグリーンシート５０を少なくとも一枚積層した後に、第１のセラミックグリーンシート５０ａと第２のセラミックグリーンシート５０ｂとを交互に積層し、さらに、導電層５１，５２が形成されていないセラミックグリーンシート５０を少なくとも一枚積層することにより、図３に示されるマザー積層体６０を作製する。セラミックグリーンシート５０，５０ａ、５０ｂを積層した後に、プレスを行ってもよい。
【００２６】
次に、図４に示されるように、マザー積層体６０に、複数の第１のビアホール６１と、複数の第２のビアホール６２とを形成する。第１及び第２のビアホール６１，６２は、それぞれ、マザー積層体６０を厚み方向に貫通するように形成する。第１及び第２のビアホール６１，６２は、マザー積層体６０の一方の主面と他方の主面とに跨がって形成する。
【００２７】
第１のビアホール６１は、第２の導電層５２に形成された開口５２ａを通過し、第１の導電層５１を貫通するように厚み方向に沿って形成する。一方、第２のビアホール６２は、第１の導電層５１に形成された開口５１ａを通過し、第２の導電層５２を貫通するように厚み方向に沿って形成する。
【００２８】
なお、第１及び第２のビアホール６１，６２は、例えば、レーザー光の照射等により形成することができる。
【００２９】
次に、第１のビアホール６１に導電性粒子を含む導電性ペーストを充填することにより、第１のビアホール電極７１を形成する。このため、第１のビアホール電極７１は、第１の導電層５１に接続されている。第１のビアホール電極７１は、第２の導電層５２に形成された開口５２ａを通過しており、第２の導電層５２には接続されていない。
【００３０】
第２のビアホール６２に導電性粒子を含む導電性ペーストを充填することにより、第２のビアホール電極７２を形成する。このため、第２のビアホール電極７２は、第２の導電層５２に接続されている。第２のビアホール電極７２は、第１の導電層５１の開口５１ａを通過しており、第１の導電層５１には接続されていない。
【００３１】
次に、マザー積層体６０をカットラインＬ１，Ｌ２に沿って切断する。これにより、マザー積層体６０から、チップを複数作製する。そのチップを焼成することにより、図５〜図８に示されるチップ８０を複数作製する。
【００３２】
図５〜図８に示されるように、チップ８０は、セラミック素体１０を備えている。セラミック素体１０は、略直方体状である。セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを備えている。第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って配されている。第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌ及び厚み方向Ｔに沿って配されている。第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗ及び厚み方向Ｔに沿って配されている。なお、長さ方向、幅方向及び厚み方向Ｔは、それぞれ直交している。
【００３３】
図６〜図８に示されるように、セラミック素体１０の内部には、複数の第１の内部電極１１と、複数の第２の内部電極１２とが設けられている。第１の内部電極１１と第２の内部電極１２とは、厚み方向Ｔにおいて交互に設けられている。図８に示されるように、厚み方向Ｔにおいて隣り合う第１の内部電極１１と第２の内部電極１２とは、セラミック部１０ｇを介して対向している。
【００３４】
複数の第１の内部電極１１は、それぞれ、第１の開口１１ａを有する。複数の第１の内部電極１１のそれぞれの第１の開口１１ａは、平面視において（厚み方向Ｔから視た際に）、実質的に同じ位置に設けられている。
【００３５】
複数の第２の内部電極１２は、それぞれ、第２の開口１２ａを有する。複数の第２の内部電極１２のそれぞれの第２の開口１２ａは、平面視において（厚み方向Ｔから視た際に）、実質的に同じ位置に設けられている。
【００３６】
図６及び図７に示されるように、第１及び第２の内部電極１１，１２は、それぞれ、第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆのそれぞれに露出している。
【００３７】
図８に示されるように、セラミック素体１０には、第１及び第２のビアホール１５，１６が設けられている。第１及び第２のビアホール１５，１６は、それぞれ、セラミック素体１０を厚み方向Ｔにおいて貫通している。第１及び第２のビアホール１５，１６は、それぞれ、第１の主面１０ａと第２の主面１０ｂとに跨がって設けられている。
【００３８】
第１のビアホール１５は、第１の内部電極１１を貫通している。第１のビアホール１５は、第２の内部電極１２に設けられた第２の開口１２ａを通過している。このため、第１のビアホール１５は、第２の開口１２ａを通過して第１の主面１０ａから第２の主面１０ｂに至っている。第１のビアホール１５内には、第１のビアホール電極１７が設けられている。第１のビアホール電極１７は、第１の内部電極１１に接続されている。第１のビアホール電極１７は、第２の内部電極１２には接続されていない。
【００３９】
第２のビアホール１６は、第２の内部電極１２を貫通している。第２のビアホール１６は、第１の内部電極１１に設けられた第１の開口１１ａを通過している。第２のビアホール１６は、第１の開口１１ａを通過して第１の主面１０ａから第２の主面１０ｂに至っている。第２のビアホール１６には、第２のビアホール電極１８が設けられている。第２のビアホール電極１８は、第２の内部電極１２に接続されている。第２のビアホール電極１８は、第１の内部電極１１には接続されていない。
【００４０】
次に、第１及び第２の内部電極１１，１２のそれぞれの第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆにおける露出部をエッチングにより除去する（エッチング工程）。図９及び図１０に示されるように、エッチング後のチップ８０ａでは、第１及び第２の内部電極１１，１２は、それぞれ、第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆから後退した位置に位置している。セラミック素体１０の第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆには、第１または第２の内部電極１１，１２に至る凹部により構成された除去部１０ｈが形成される。
【００４１】
なお、チップ８０ａのエッチングは、チップ８０ａをエッチング液に浸漬したり、チップ８０ａの第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆにエッチング液を塗布することにより行うことができる。チップ８０ａをエッチング液に浸漬する場合は、第１及び第２の主面１０ａ、１０ｂのビアホール電極１７，１８が露出した部分を含む少なくとも一部を保護した状態でチップ８０ａをエッチング液に浸漬することが好ましい。また、エッチング液を攪拌しながらチップ８０ａをエッチング液に浸漬することが好ましい。
【００４２】
本実施形態では、チップ８０ａのエッチング工程をチップ８０の焼成後に行う例について説明する。但し、本発明は、これに限定されない。例えば、チップのエッチング工程を行った後にチップを焼成してもよい。
【００４３】
次に、図１１及び図１２に示されるように、除去部１０ｈに、樹脂やセラミックス等からなる絶縁体を充填することにより、除去部１０ｈに絶縁材１９を設ける（充填工程）。
【００４４】
本実施形態では、絶縁材１９が除去部１０ｈにのみ設けられている。すなわち、絶縁材１９は、内部電極１１，１２と側面１０ｃ、１０ｄ又は端面１０ｅ、１０ｆとの間にのみ設けられている。但し、本発明は、この構成に限定されない。絶縁材１９は、除去部１０ｈに設けられていると共に、側面１０ｃ、１０ｄ及び端面１０ｅ、１０ｆの少なくとも一部を覆っていてもよい。絶縁材１９は、例えば、側面１０ｃ、１０ｄ及び端面１０ｅ、１０ｆの実質的に全体を覆うように設けられていてもよい。
【００４５】
次に、図１３に示されるように、セラミック素体１０の上に、第１及び第２の外部電極１３，１４を形成することにより、積層セラミックコンデンサ１を完成させる。第１の外部電極１３は、第１のビアホール電極１７に接続されるように、少なくとも第１及び第２の主面１０ａ、１０ｂにおける第１のビアホール電極１７の露出部を覆うように形成する。本実施形態では、具体的には、第１の外部電極１３は、第１の端面１０ｅから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成する。
【００４６】
第２の外部電極１４は、第２のビアホール電極１８に接続されるように、少なくとも第１及び第２の主面１０ａ、１０ｂにおける第２のビアホール電極１８の露出部を覆うように形成する。本実施形態では、具体的には、第２の外部電極１４は、第２の端面１０ｆから、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄに至るように形成する。
【００４７】
第１及び第２の外部電極１３，１４は、それぞれ、例えば、導電性ペーストの塗布や、メッキ等により形成することができる。例えば、導電性ペースト層を形成し、焼き付けることにより焼成電極層を形成し、その上に１または複数のめっき層を形成することにより、第１及び第２の外部電極１３，１４を形成してもよい。
【００４８】
なお、本実施形態のように、第１及び第２のビアホール電極１７，１８が、第１及び第２の主面１０ａ、１０ｂの少なくとも一方に露出している場合は、第１及び第２の外部電極１３，１４のそれぞれを、第１及び第２の主面１０ａ、１０ｂの少なくとも第１または第２のビアホール電極１７，１８の露出部の上に形成すればよい。例えば、図１４に示されるように、第１及び第２の外部電極１３，１４のそれぞれを、第１及び第２の主面１０ａ、１０ｂの上にのみ形成してもよい。また、例えば、図１５に示されるように、第１及び第２の外部電極１３，１４を、それぞれ、第１または第２の主面１０ａ、１０ｂから第１または第２の端面１０ｅ、１０ｆに至るように設けてもよい。
【００４９】
本実施形態において、セラミック素体１０の長さ方向Ｌに沿った寸法は、例えば、０．４ｍｍ〜１．０ｍｍ程度とすることができる。セラミック素体１０の幅方向Ｗに沿った寸法は、例えば、０．２ｍｍ〜０．３ｍｍ程度とすることができる。セラミック素体１０の厚み方向Ｔに沿った寸法は、例えば、０．２ｍｍ〜０．５ｍｍ程度とすることができる。セラミック部１０ｇの厚み方向Ｔに沿った寸法は、例えば、０．２ｍｍ〜０．５ｍｍ程度とすることができる。第１及び第２の内部電極１１，１２の厚みは、例えば、０．２ｍｍ〜１．０ｍｍ程度とすることができる。第１及び第２の内部電極１１，１２の枚数は、例えば、５０枚〜１０００枚程度とすることができる。ビアホール１５，１６の直径は、例えば、１００μｍ〜１５０μｍ程度とすることができる。ビアホール電極１７，１８の直径は、例えば、３０μｍ〜８０μｍ程度とすることができる。ビアホール電極１７，１８から開口１１ａと開口１２ａが１０μｍ以上離間していれば、ビアホール電極１７，１８と内部電極１１と内部電極１２とで絶縁抵抗が保てるが、静電容量を大きくするためには、３０μｍ〜５０μｍとすることが好ましい。
【００５０】
以上説明したように、本実施形態では、第１及び第２の内部電極１１，１２を第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆに露出するように形成する。その後、第１及び第２の内部電極１１，１２の露出部をエッチングすることにより、第１及び第２の内部電極１１，１２を第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆから後退させる。このため、第１の内部電極１１と第２の端面１０ｆとの間の距離と、第２の内部電極１２と第１の端面１０ｅとの間の距離とを、短くすることができる。例えば、セラミックグリーンシートへの導電性ペースト層の印刷精度や、セラミックグリーンシートの積層時における位置精度等を考慮して、第１の内部電極と第２の端面との間の距離、及び第２の内部電極と第１の端面との間の距離を長くする必要が必ずしもない。このため、第１の内部電極１１と第２の内部電極１２とがセラミック部１０ｇを介して対向する領域の面積を大きくすることができる。従って、小型でありつつ大容量の積層セラミックコンデンサ１を実現し得る。
【００５１】
また、第１及び第２の内部電極１１，１２の除去部１０ｈに絶縁材１９を設ける。この絶縁材１９を設けることにより、内部電極１１，１２とセラミック素体１０との間の隙間に水分が侵入することを効果的に抑制することができる。内部電極１１，１２とセラミック素体１０との間の隙間に水分が侵入することをより効果的に抑制する観点からは、絶縁材１９を、除去部１０ｈに設けられていると共に、側面１０ｃ、１０ｄ及び端面１０ｅ、１０ｆの少なくとも一部を覆うように設けることが好ましい。
【００５２】
（その他の変形例）
図１６は、第３の変形例における積層セラミックコンデンサの模式的斜視図である。図１７は、第４の変形例における積層セラミックコンデンサの模式的斜視図である。
【００５３】
図１６に示されるように、ビアホール１５，１６及びビアホール電極１７，１８を第１または第２の端面１０ｅ、１０ｆに露出するように設けてもよい。また、図１７に示されるように、ビアホール１５及びビアホール電極１７を、第１の端面１０ｅと、第１または第２の側面１０ｃ、１０ｄとに露出するように設け、ビアホール１６及びビアホール電極１８を、第２の端面１０ｆと、第１または第２の側面１０ｃ、１０ｄとに露出するように設けてもよい。
【符号の説明】
【００５４】
１：積層セラミックコンデンサ
１０：セラミック素体
１０ａ：第１の主面
１０ｂ：第２の主面
１０ｃ：第１の側面
１０ｄ：第２の側面
１０ｅ：第１の端面
１０ｆ：第２の端面
１０ｇ：セラミック部
１０ｈ：除去部
１１：第１の内部電極
１１ａ：第１の開口
１２：第２の内部電極
１２ａ：第２の開口
１３：第１の外部電極
１４：第２の外部電極
１５：第１のビアホール
１６：第２のビアホール
１７：第１のビアホール電極
１８：第２のビアホール電極
１９：絶縁材
５０：セラミックグリーンシート
５０ａ：第１のセラミックグリーンシート
５０ｂ：第２のセラミックグリーンシート
５１：第１の導電層
５２：第２の導電層
５１ａ：開口
５２：第２の導電層
５２ａ：開口
６０：マザー積層体
６１：第１のビアホール
６２：第２のビアホール
７１：第１のビアホール電極
７２：第２のビアホール電極
８０：チップ
８０ａ：エッチング後のチップ
Ｌ１，Ｌ２：カットライン
【図１】
2015154044.tif 000003
【図２】
2015154044.tif 000004
【図３】
2015154044.tif 000005
【図４】
2015154044.tif 000006
【図５】
2015154044.tif 000007
【図６】
2015154044.tif 000008
【図７】
2015154044.tif 000009
【図８】
2015154044.tif 000010
【図９】
2015154044.tif 000011
【図１０】
2015154044.tif 000012
【図１１】
2015154044.tif 000013
【図１２】
2015154044.tif 000014
【図１３】
2015154044.tif 000015
【図１４】
2015154044.tif 000016
【図１５】
2015154044.tif 000017
【図１６】
2015154044.tif 000018
【図１７】
2015154044.tif 000019