(57)【要約】【課題】実際の使用時に各素子を適切に動作させ得る半導体モジュールを開示する。【解決手段】半導体モジュール２は、高電位配線３００と、出力配線４００と、低電位配線５００と、上アームスイッチング素子１１０と、上アームダイオード１２０と、下アームスイッチング素子２１０と、下アームダイオード２２０とを備えている。上アームスイッチング素子１１０の定常損失／スイッチング損失比率が、下アームスイッチング素子２１０の定常損失／スイッチング損失比率よりも小さくなるように形成されている。さらに、上アームダイオード１２０の定常損失／スイッチング損失比率が、下アームダイオード２２０の定常損失／スイッチング損失比率よりも小さくなるように形成されている。【選択図】図１
2015154001.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線と、
第２の配線と、
第３の配線と、
前記第１の配線と前記第２の配線の間に接続されている上アームスイッチング素子と、
前記第２の配線と前記第３の配線の間に接続されている下アームスイッチング素子と、
前記第１の配線がカソード側に接続されるように、前記第１の配線と前記第２の配線の間に接続されている上アームダイオードと、
前記第２の配線がカソード側に接続されるように、前記第２の配線と前記第３の配線の間に接続されている下アームダイオードと、
を有しており、
（ａ）前記上アームダイオードの定常損失／スイッチング損失比率が、前記下アームダイオードの定常損失／スイッチング損失比率よりも小さいことと、
（ｂ）前記上アームスイッチング素子の定常損失／スイッチング損失比率が、前記下アームスイッチング素子の定常損失／スイッチング損失比率よりも小さいこと、
のうちの少なくとも一方が満たされている、
半導体モジュール。
【請求項２】
前記上アームダイオードの結晶欠陥が、前記下アームダイオードの結晶欠陥よりも少ない、
請求項１の半導体モジュール。
【請求項３】
前記上アームスイッチング素子及び前記下アームスイッチング素子がＩＧＢＴであり、
前記上アームスイッチング素子のコレクタ領域のｐ型不純物濃度が、下アームスイッチング素子のコレクタ領域のｐ型不純物濃度よりも高い、
請求項１又は２の半導体モジュール。
【請求項４】
第１の配線と、
第２の配線と、
第３の配線と、
前記第１の配線と前記第２の配線の間に接続されている上アームスイッチング素子と、
前記第２の配線と前記第３の配線の間に接続されている下アームスイッチング素子と、
前記第１の配線がカソード側に接続されるように、前記第１の配線と前記第２の配線の間に接続されている上アームダイオードと、
前記第２の配線がカソード側に接続されるように、前記第２の配線と前記第３の配線の間に接続されている下アームダイオードと、
を有しており、
前記上アームダイオードの素子面積の前記上アームスイッチング素子の素子面積に対する比率が、前記下アームダイオードの素子面積の前記下アームスイッチング素子の素子面積に対する比率よりも大きい、
半導体モジュール。
【請求項５】
前記上アームスイッチング素子と前記上アームダイオードとの合計素子面積が、前記下アームスイッチング素子と前記下アームダイオードとの合計素子面積と等しい、
請求項１から４のいずれか一項の半導体モジュール。
【請求項６】
前記上アームスイッチング素子と前記上アームダイオードとが第１の半導体基板内に形成されており、
前記下アームスイッチング素子と前記下アームダイオードとが第２の半導体基板内に形成されている、
請求項１から５のいずれか一項の半導体モジュール。
【請求項７】
前記第１の半導体基板の基板面積が、前記第２の半導体基板の基板面積と等しい、
請求項６の半導体モジュール。
【請求項８】
前記上アームスイッチング素子と、前記上アームダイオードと、前記下アームスイッチング素子と、前記下アームダイオードが、一体に樹脂モールドされている、
請求項１から７の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、半導体モジュールに関する。
【背景技術】
【０００２】
特許文献１には、第１の配線と、第２の配線と、第３の配線と、第１の配線と第２の配線の間に接続されている上アーム側の半導体チップと、第２の配線と第３の配線の間に接続されている下アーム側の半導体チップとを有している半導体モジュールが開示されている。第１の配線と、第２の配線と、第３の配線と、上アーム側の半導体チップと、下アーム側の半導体チップは、樹脂モールドされている。各半導体チップは、スイッチング素子及びダイオードを含む。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３０８２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のタイプの半導体モジュールにおいて、さらなる低損失化が望まれている。このような半導体モジュールを低損失化するためには、スイッチング素子とダイオードの低損失化が必要となる。これらの素子で発生する損失には、定常損失とスイッチング損失がある。しかしながら、定常損失とスイッチング損失はトレードオフの関係にあり、両者を同時に低減することは難しい。
【課題を解決するための手段】
【０００５】
本願発明者は、上記のタイプの半導体モジュールを備える昇降圧回路において、多くの場合、上アームで生じる損失においては、下アームで生じる損失に比べて、スイッチング損失の割合が高いことを発見した。従って、本明細書で開示する一つの半導体モジュールは、第１の配線と、第２の配線と、第３の配線と、第１の配線と第２の配線の間に接続されている上アームスイッチング素子と、第２の配線と第３の配線の間に接続されている下アームスイッチング素子と、第１の配線がカソード側に接続されるように、第１の配線と第２の配線の間に接続されている上アームダイオードと、第２の配線がカソード側に接続されるように、第２の配線と第３の配線の間に接続されている下アームダイオードと、を有している。（ａ）上アームダイオードの定常損失／スイッチング損失比率が、下アームダイオードの定常損失／スイッチング損失比率よりも小さいことと、（ｂ）上アームスイッチング素子の定常損失／スイッチング損失比率が、下アームスイッチング素子の定常損失／スイッチング損失比率よりも小さいこと、のうちの少なくとも一方が満たされている。
【０００６】
なお、上記（ａ）は、上アームスイッチング素子と下アームスイッチング素子を同一の電圧条件で動作させたときに、上アームダイオードの定常損失／スイッチング損失比率が、下アームダイオードの定常損失／スイッチング損失比率よりも小さくなることを意味する。また、上記（ｂ）は、上アームスイッチング素子と下アームスイッチング素子を同一の電圧条件で動作させたときに、上アームスイッチング素子の定常損失／スイッチング損失比率が、下アームスイッチング素子の定常損失／スイッチング損失比率よりも小さくなることを意味する。
【０００７】
上記の半導体モジュールでは、上記（ａ）及び（ｂ）に記載の通り、上アームでは下アームよりも定常損失が生じ難く、下アームでは上アームよりもスイッチング損失が生じ難くなっている。このような構成によれば、スイッチング損失の割合が高い下アームでスイッチング損失が抑制され、下アームで生じる損失の総量（すなわち、定常損失とスイッチング損失の総量）を低減することができる。また、このような構成によれば、定常損失の割合が高い上アームで定常損失が抑制され、上アームで生じる損失の総量を低減することができる。このように、上アームと下アームとで異なる特性の素子を採用することで、半導体モジュール全体における損失の総量を低減することができる。
【０００８】
上アームダイオードの結晶欠陥が、下アームダイオードの結晶欠陥よりも少なくてもよい。
【０００９】
この構成によると、上アームダイオードの定常損失／スイッチング損失比率を、下アームダイオードの定常損失／スイッチング損失比率よりも小さくすることができる。
【００１０】
上アームスイッチング素子及び下アームスイッチング素子がＩＧＢＴであってもよい。上アームスイッチング素子のコレクタ領域のｐ型不純物濃度が、下アームスイッチング素子のコレクタ領域のｐ型不純物濃度よりも高くてもよい。
【００１１】
この構成によると、上アームスイッチング素子であるＩＧＢＴの定常損失／スイッチング損失比率を、下アームスイッチング素子であるＩＧＢＴの定常損失／スイッチング損失比率よりも小さくすることができる。
【００１２】
本明細書で開示するもう一つの半導体モジュールも、第１の配線と、第２の配線と、第３の配線と、第１の配線と第２の配線の間に接続されている上アームスイッチング素子と、第２の配線と第３の配線の間に接続されている下アームスイッチング素子と、第１の配線がカソード側に接続されるように、第１の配線と第２の配線の間に接続されている上アームダイオードと、第２の配線がカソード側に接続されるように、第２の配線と第３の配線の間に接続されている下アームダイオードと、を有している。上アームダイオードの素子面積の上アームスイッチング素子の素子面積に対する比率が、下アームダイオードの素子面積の下アームスイッチング素子の素子面積に対する比率よりも大きい。
【００１３】
本願発明者の鋭意研究により、多くの場合、上アームダイオードの通電量が下アームダイオードの通電量よりも多く、下アームスイッチング素子の通電量が上アームスイッチング素子の通電量よりも多いことが判明した。
【００１４】
この点、上記の半導体モジュールでは、上アームダイオードの素子面積の上アームスイッチング素子の素子面積に対する比率が、下アームダイオードの素子面積の下アームスイッチング素子の素子面積に対する比率よりも大きい。ここで、「素子面積」とは、平面視した際に、スイッチング素子、ダイオードが形成されている領域の面積を含む。「素子面積」の語は、電流が流れる領域の面積であると言い換えてもよい。即ち、上アームダイオードには、下アームダイオードに比べて大電流を流すことができる。また、下アームスイッチング素子には、上アームスイッチング素子に比べて大電流を流すことができる。従って、上記の半導体モジュールでは、使用時に各素子を適切に動作させ得る。
【００１５】
上アームスイッチング素子と上アームダイオードとの合計素子面積が、下アームスイッチング素子と下アームダイオードとの合計素子面積と等しければよい。
【００１６】
この構成によると、上アーム側の素子（即ち、上アームスイッチング素子と上アームダイオード）と、下アーム側の素子（即ち、下アームスイッチング素子と下アームダイオード）とを同じ大きさに形成し得る。同じ大きさの素子を用いて半導体モジュールを形成することで、モジュール内の素子及び配線の配置構成が複雑にならずに済む。
【００１７】
上アームスイッチング素子と上アームダイオードとが第１の半導体基板内に形成されていてもよい。下アームスイッチング素子と下アームダイオードとが第２の半導体基板内に形成されていてもよい。
【００１８】
この構成によると、上アームスイッチング素子と上アームダイオードとを別々の基板に備えなくてもよい。同様に、下アームスイッチング素子と下アームダイオードとを別々の基板に備えなくてもよい。
【００１９】
第１の半導体基板の基板面積が、第２の半導体基板の基板面積と等しくてもよい。
【００２０】
この構成によると、上アーム側の素子と、下アーム側の素子とを同じ大きさに形成することができる。同じ大きさの素子を用いて半導体モジュールを形成することで、モジュール内の素子及び配線の配置構成が複雑にならずに済む。
【００２１】
上アームスイッチング素子と、上アームダイオードと、下アームスイッチング素子と、下アームダイオードが、一体に樹脂モールドされていてもよい。
【００２２】
この構成によると、半導体モジュールを構成する各素子がばらつくことを抑制することができる。
【図面の簡単な説明】
【００２３】
【図１】半導体モジュールの回路構成を示す図。
【図２】半導体モジュールの回路構成を示す図。
【図３】実施例１の上アーム半導体装置及び下アーム半導体装置の平面図。
【図４】実施例１の上アーム半導体装置及び下アーム半導体装置の断面図。
【図５】実施例３の上アーム半導体装置及び下アーム半導体装置の平面図。
【図６】実施例３の変形例の上アーム半導体装置及び下アーム半導体装置の平面図。
【図７】実施例３の参考例の上アーム半導体装置及び下アーム半導体装置の平面図。
【図８】変形例の上アーム半導体装置の平面図。
【図９】変形例の上アーム半導体装置の平面図。
【図１０】変形例の上アーム半導体装置の平面図。
【発明を実施するための形態】
【００２４】
（実施例１）
図１に示すように、本実施例の半導体モジュール２は、高電位配線３００と、出力配線４００と、低電位配線５００と、上アーム半導体装置１００と、下アーム半導体装置２００と、バッテリ６００と、インバータ回路７００を備えている。本実施例の半導体モジュール２は、ハイブリッド車や電気自動車に搭載されている。上アーム半導体装置１００は、高電位配線３００と出力配線４００の間に接続されている。下アーム半導体装置２００は、出力配線４００と低電位配線５００の間に接続されている。インバータ回路７００は、自動車のモータを駆動するための回路である。半導体モジュール２は、バッテリ６００の出力電圧を昇圧して、インバータ回路７００に供給する。
【００２５】
高電位配線３００と、出力配線４００と、低電位配線５００とは、それぞれ、導電性を有する配線部材、例えば、アルミ板によって形成される。
【００２６】
バッテリ６００の負極は、低電位配線５００に接続されている。バッテリ６００の正極は、リアクタンス６１０の一端に接続されている。リアクタンス６１０の他端は、出力配線４００に接続されている。また、出力配線４００と低電位配線５００の間には、バッテリ６００とリアクタンス６１０の直列回路に対して並列に、フィルタコンデンサ６２０が接続されている。
【００２７】
インバータ回路７００は、高電位配線３００と低電位配線５００の間に接続されている。また、高電位配線３００と低電位配線５００の間には、メインコンデンサ７１０が、インバータ回路７００に対して並列に接続されている。
【００２８】
上アーム半導体装置１００は、上アームスイッチング素子１１０及び上アームダイオード１２０を備える。上アームスイッチング素子１１０は、ＩＧＢＴである。上アームスイッチング素子１１０のコレクタが高電位配線３００に接続され、上アームスイッチング素子１１０のエミッタが出力配線４００に接続されている。上アームダイオード１２０は、高電位配線３００がカソードに接続されるように、高電位配線３００と出力配線４００の間に接続されている。
【００２９】
下アーム半導体装置２００は、下アームスイッチング素子２１０及び下アームダイオード２２０を備える。下アームスイッチング素子２１０は、ＩＧＢＴである。下アームスイッチング素子２１０のコレクタが出力配線４００に接続され、下アームスイッチング素子２１０のエミッタが低電位配線５００に接続されている。下アームダイオード２２０は、出力配線４００がカソード側に接続されるように、出力配線４００と低電位配線５００の間に接続されている。
【００３０】
図１の回路は、上アームスイッチング素子１１０と下アームスイッチング素子２１０を交互にオン‐オフさせる。高電位配線３００の電圧が所定値より低い状態では、上アームスイッチング素子１１０がオフしており、下アームスイッチング素子２１０がオンしていると、図１の矢印１５に示す第１還流回路１５に電流が流れる。これによって、リアクタンス６１０にエネルギーが蓄えられる。次に、上アームスイッチング素子１１０がオンし、下アームスイッチング素子２１０がオフすると、図１の矢印１６に示す電圧供給回路１６に電流が流れる。この状態では、リアクタンス６１０に出力配線４００の電位を上昇させる方向に起電力が生じる。このため、高電位配線３００に、バッテリ６００の出力電圧とリアクタンス６１０の起電力を重畳した高電圧が出力される。これにより、高電位配線３００の電圧が昇圧される。
【００３１】
また、高電位配線３００の電圧が所定値より高い状態では、上アームスイッチング素子１１０がオフしており、下アームスイッチング素子２１０がオンしていると、図２の矢印１７に示す第２還流回路１７に電流が流れる。これによって、リアクタンス６１０にエネルギーが蓄えられる。次に、上アームスイッチング素子１１０がオンし、下アームスイッチング素子２１０がオフすると、図２の矢印１８に示す充電回路１８に電流が流れる。この状態では、リアクタンス６１０に出力配線４００の電位を上昇させる方向に起電力が生じる。このため、バッテリ６００の正極に、出力配線４００の電圧をリアクタンス６１０の起電力分だけ降圧させた電圧が印加される。これにより、バッテリ６００が充電される。
【００３２】
本実施例では、図３に示すように、上アーム半導体装置１００は、１枚の半導体基板１０内に形成されている。即ち、上アーム半導体装置１００は、１枚の半導体基板１０内に、上アームスイッチング素子１１０と上アームダイオード１２０とを有しているＲＣ−ＩＧＢＴである。図３に示すように、半導体基板１０を平面視した場合において、上アームスイッチング素子１１０は半導体基板１０の中央付近に設けられ、上アームダイオード１２０は、上アームスイッチング素子１１０の周囲に設けられている。なお、図３では、半導体基板１０の表面に形成されている層間絶縁膜及び表面電極の図示を省略している。
【００３３】
図４を参照して、上アーム半導体装置１００の断面構造を説明する。上記の通り、上アーム半導体装置１００は、半導体基板１０に上アームスイッチング素子（ＩＧＢＴ）１１０と上アームダイオード１２０とが形成されているＲＣ−ＩＧＢＴである。
【００３４】
上アームスイッチング素子１１０内には、ｎ型のエミッタ領域２０、ｐ型のボディ領域３０、ｎ型のドリフト領域４０、ｎ型のバッファ領域７０、及び、ｐ型のコレクタ領域８０が形成されている。エミッタ領域２０の上面は、表面電極６０に対してオーミック接続している。コレクタ領域８０の下面は、裏面電極９０に対してオーミック接続している。また、上アームスイッチング素子１１０には、複数のゲートトレンチ３２が形成されている。ゲートトレンチ３２の内側には、ゲート絶縁膜３４で覆われたトレンチゲート電極３６が形成されている。トレンチゲート電極３６の上面は、絶縁層３８で覆われ、表面電極６０から絶縁されている。トレンチゲート電極３６は、図示しない位置で外部と電気的に接続される。
【００３５】
上アームダイオード１２０内には、ｐ型のアノード領域５０、ｎ型のドリフト領域４０、ｎ型のバッファ領域７０、及び、ｎ型のカソード領域８５が形成されている。アノード領域５０の上面は、表面電極６０に対してオーミック接続している。カソード領域８５の下面は、裏面電極９０に対してオーミック接続している。上アームダイオード１２０内のドリフト領域４０及びバッファ領域７０は、上アームスイッチング素子１１０内のドリフト領域４０及びバッファ領域７０と連続している。また、上アームダイオード１２０にも、上アームスイッチング素子１１０と同様の複数のトレンチゲート電極３６が形成されている。
【００３６】
半導体基板１０中には、ヘリウムイオンが打ち込まれることによって形成された結晶欠陥領域４４が存在している。結晶欠陥領域４４では、その周囲のドリフト領域４０よりも結晶欠陥密度が高い。結晶欠陥領域４４は、上アームスイッチング素子１１０と上アームダイオード１２０に亘って連続して形成されている。
【００３７】
本実施例では、上アーム半導体装置１００の表面電極６０は出力配線４００と接続され、裏面電極９０は高電位配線３００と接続されている（図１参照）。
【００３８】
また、下アーム半導体装置２００も、図３に示す上アーム半導体装置１００と同様の平面構造を有している。すなわち、下アーム半導体装置２００も、１枚の半導体基板１０内に、下アームスイッチング素子２１０と下アームダイオード２２０とを有しているＲＣ−ＩＧＢＴである。本実施例では、下アーム半導体装置２００は、上アーム半導体装置１００と同じ基板面積の半導体基板１０内に形成されている。上アーム半導体装置１００の場合と同様に、下アームスイッチング素子２１０は、半導体基板１０の中央付近に設けられ、下アームダイオード２２０は、下アームスイッチング素子２１０の周囲に設けられている。
【００３９】
本実施例では、上アームスイッチング素子１１０の素子面積と、下アームスイッチング素子２１０の素子面積は等しい。同様に、上アームダイオード１２０の素子面積と、下アームダイオード２２０の素子面積も等しい。本明細書では、「素子面積」とは、半導体基板１０を平面視した際に、スイッチング素子、ダイオードが形成されている領域の面積のことを言う。「素子面積」の語は、電流が流れる領域の面積であると言い換えてもよい。従って、本実施例では、上アームダイオード１２０の素子面積の上アームスイッチング素子１１０の素子面積に対する比率は、下アームダイオード２２０の素子面積の下アームスイッチング素子２１０の素子面積に対する比率と等しい。また、上アームスイッチング素子１１０と上アームダイオード１２０との合計素子面積は、下アームスイッチング素子２１０と下アームダイオード２２０との合計素子面積と等しい。
【００４０】
また、下アーム半導体装置２００の断面構造は、図４に示す上アーム半導体装置１００の断面構造とほぼ共通する。図４では、下アーム半導体装置２００のうち、上アーム半導体装置１００と共通する要素については同じ符号を用いて表している。ただし、下アーム半導体装置２００の表面電極６０は低電位配線５００と接続され、裏面電極９０は出力配線４００と接続されている（図１参照）点が、上アーム半導体装置１００とは異なる。
【００４１】
実施例１では、上アームスイッチング素子１１０のコレクタ領域８０のｐ型不純物濃度が、下アームスイッチング素子２１０のコレクタ領域８０のｐ型不純物濃度よりも高い。なお、実施例１では、上アームダイオード１２０内の結晶欠陥領域４４における結晶欠陥量は、下アームダイオード２２０内の結晶欠陥領域４４における結晶欠陥量と略同一である。ここで、「不純物濃度」の語は、当該領域における平均不純物濃度であってもよい。従って、例えば、上アームスイッチング素子１１０のコレクタ領域８０が形成される際には、下アームスイッチング素子２１０のコレクタ領域８０が形成される際よりも多くのｐ型不純物（例えばリン）が注入されている。このため、上アームスイッチング素子１１０は、下アームスイッチング素子２１０に比べて、定常損失が生じ難いが、スイッチング損失が生じ易い構造を有する。すなわち、仮に、スイッチング素子１１０、２１０を同一の条件下で動作させた場合には、上アームスイッチング素子１１０では、下アームスイッチング素子２１０に比べて、定常損失が少ないが、スイッチング損失が多い。
【００４２】
図１及び図２に示す回路では、上アームでは、下アームよりも、定常損失が生じ易く、スイッチング損失が生じ難い条件下にて各素子が動作する。すなわち、仮に、スイッチング素子１１０、２１０が同一の特性を有すると仮定した場合には、上アームスイッチング素子１１０では、下アームスイッチング素子２１０よりも、定常損失が高くなり、スイッチング損失が低くなる。しかしながら、実施例１の構成では、上記の通り、上アームスイッチング素子１１０は、下アームスイッチング素子２１０よりも、定常損失が生じ難い構造を有する。したがって、上アームスイッチング素子１１０における定常損失を低減することができる。また、上アームスイッチング素子１１０はスイッチング損失が生じやすい構造を有するが、上アームスイッチング素子１１０の動作条件ではスイッチング損失はそれほど生じない。このため、上アームスイッチング素子１１０で生じる損失の総量は少ない。
【００４３】
また、スイッチング損失が生じ易い条件下にて動作する下アームスイッチング素子２１０は、スイッチング損失が生じ難い構造を有するので、スイッチング損失を低減することができる。また、下アームスイッチング素子２１０は定常損失が生じやすい構造を有するが、下アームスイッチング素子２１０の動作条件では定常損失はそれほど生じない。このため、下アームスイッチング素子２１０で生じる損失の総量は少ない。
【００４４】
以上に説明したように、実施例１の構成によれば、半導体モジュール２で生じる損失の総量を低減することができる。
【００４５】
また、本実施例では、上アームスイッチング素子１１０と上アームダイオード１２０とが１枚の半導体基板１０内に形成されている。同様に、下アームスイッチング素子２１０と下アームダイオード２２０とが１枚の半導体基板１０内に形成されている。そのため、本実施例では、上アームスイッチング素子１１０と上アームダイオード１２０とを別々の基板に備えなくてもよい。同様に、下アームスイッチング素子と下アームダイオードとを別々の基板に備えなくてもよい。
【００４６】
また、本実施例では、上アームスイッチング素子１１０と上アームダイオード１２０との合計素子面積が、下アームスイッチング素子２１０と下アームダイオード２２０との合計素子面積と等しい。また、本実施例では、上アーム半導体装置１００が形成されている半導体基板１０の基板面積が、下アーム半導体装置２００が形成されている半導体基板１０の基板面積と等しい。そのため、同じ大きさの素子を用いて半導体モジュール２を形成することができ、モジュール内の素子及び配線の配置構成が複雑にならずに済む。
【００４７】
高電位配線３００が「第１の配線」の一例である。出力配線４００が「第２の配線」の一例である。低電位配線５００が「第３の配線」の一例である。上アームダイオード１２０（下アームダイオード２２０）内のドリフト領域４０、バッファ領域７０、カソード領域８５が「カソード領域」の一例である。上アーム半導体装置１００が形成されている半導体基板１０が「第１の半導体基板」の一例である。下アーム半導体装置２００が形成されている半導体基板１０が「第２の半導体基板」の一例である。
【００４８】
（実施例２）
実施例２では、上アームスイッチング素子１１０と下アームスイッチング素子２１０とで、コレクタ領域８０のｐ型不純物濃度が略同一である。ただし、実施例２では、上アームダイオード１２０内の結晶欠陥領域４４における結晶欠陥量が、下アームダイオード２２０内の結晶欠陥領域４４における結晶欠陥量よりも少ない。例えば、上アームダイオード１２０内の結晶欠陥領域４４が形成される際には、下アームダイオード２２０内の結晶欠陥領域４４が形成される際よりも多くのヘリウムイオンが打ち込まれている。その他の構成は、実施例２は実施例１と等しい。
【００４９】
結晶欠陥領域４４は、ダイオードのスイッチング損失（ダイオードが逆回復動作する際に生じる損失）を低減させる一方で、ダイオードの定常損失を増加させる。したがって、結晶欠陥量が少ない上アームダイオード１２０では、結晶欠陥量が少ない下アームダイオード２２０よりも、定常損失が生じ難く、スイッチング損失が生じ易い構造を有する。
【００５０】
図１及び図２に示す回路では、上アームでは、下アームよりも、定常損失が生じ易く、スイッチング損失が生じ難い条件下にて各素子が動作する。すなわち、仮に、ダイオード１２０、２２０が同一の特性を有すると仮定した場合には、上アームダイオード１２０では、下アームダイオード２２０よりも、定常損失が高くなり、スイッチング損失が低くなる。しかしながら、実施例２の構成では、上記の通り、上アームダイオード１２０は、下アームダイオード２２０よりも定常損失が生じ難い構造を有する。したがって、上アームダイオード１２０における定常損失を低減することができる。また、上アームダイオード１２０はスイッチング損失が生じ易い構造を有するが、上アームダイオード１２０の動作条件でではスイッチング損失はそれほど生じない。このため、上アームダイオード１２０で生じる損失の総量は少ない。
【００５１】
また、スイッチング損失が生じ易い条件下にて動作する下アームダイオード２２０は、スイッチング損失が生じ難い構成を有するので、スイッチング損失を低減することができる。また、下アームダイオード２２０は、定常損失が生じ易い構造を有するが、下アームダイオード２２０の動作条件では定常損失はそれほど生じない。このため、下アームダイオード２２０で生じる損失の総量は少ない。
【００５２】
以上に説明したように、実施例２の構成によれば、半導体モジュール２で生じる損失の総量を低減することができる。
【００５３】
以上に説明したように、実施例１では、上アームスイッチング素子１１０の定常損失／スイッチング損失比率が、下アームスイッチング素子２１０の定常損失／スイッチング損失比率よりも小さい。実施例２では、上アームダイオード１２０の定常損失／スイッチング損失比率が、下アームダイオード２２０の定常損失／スイッチング損失比率よりも小さい。実施例１、２のように各素子の定常損失／スイッチング損失比率を設定することで、半導体モジュール全体で生じる損失の総量を低減することができる。
【００５４】
なお、実施例１、２とは別の方法によって、上アームと下アームの間で定常損失／スイッチング損失比率に差を設けてもよい。また、実施例１、２の両方の構造を１つの半導体モジュール２において採用してもよい。
【００５５】
（実施例３）
実施例３では、上アームスイッチング素子１１０のコレクタ領域８０のｐ型不純物濃度が、下アームスイッチング素子２１０のコレクタ領域８０のｐ型不純物濃度と略同一である。また、上アームダイオード１２０の結晶欠陥領域４４における結晶欠陥量が、下アームダイオード２２０の結晶欠陥領域４４における結晶欠陥量と略同一である。ただし、実施例３では、図５に示すように、上アームダイオード１２０の素子面積の上アームスイッチング素子１１０の素子面積に対する比率が、下アームダイオード２２０の素子面積の下アームスイッチング素子２１０の素子面積に対する比率よりも大きい。図５に示すように、上アーム半導体装置１００では、上アームスイッチング素子１１０の周囲に上アームダイオード１２０が形成されている。下アーム半導体装置２００では、下アームダイオード２２０の周囲に下アームスイッチング素子２１０が形成されている。その他の構成は、実施例３は実施例１と等しい。なお、実施例３でも、上アームスイッチング素子１１０と上アームダイオード１２０との合計素子面積は、下アームスイッチング素子２１０と下アームダイオード２２０との合計素子面積と等しい。
【００５６】
図５に示すように、実施例３でも、上アーム半導体装置１００及び下アーム半導体装置２００は、それぞれ、同じ基板面積の半導体基板１０内に形成されている。そのため、本実施例では、上アームダイオード１２０の素子面積は、下アームダイオード２２０の素子面積よりも大きい。即ち、上アームダイオード１２０に対しては、下アームダイオード２２０よりも大電流を流すことができる（すなわち、許容電流が大きい）。また、上アームスイッチング素子１１０の素子面積は、下アームスイッチング素子２１０の素子面積よりも小さい。即ち、下アームスイッチング素子２１０に対しては、上アームスイッチング素子１１０よりも大電流を流すことができる（すなわち、許容電流が大きい）。
【００５７】
図１及び図２に示す回路では、上アームダイオード１２０に下アームダイオード２２０よりも大きい電流が流れる。また、下アームスイッチング素子２１０に上アームスイッチング素子１１０よりも大きい電流が流れる。上記の通り、実施例３の構造では、上アームダイオード１２０の許容電流が大きく、下アームスイッチング素子２１０の許容電流が大きい。したがって、実施例３の構成では、各素子をより適切に動作させることができる。すなわち、この構成によれば、半導体モジュール２をサイズアップすることなく、半導体モジュール２の各素子の許容電流を最適化することができる。なお、１つの半導体モジュール２において、実施例３の構造を、実施例１、２と共に採用することもできる。
【００５８】
また、図５に示すように、実施例３では、上アーム半導体装置１００では、上アームスイッチング素子１１０の周囲に上アームダイオード１２０が形成されている。下アーム半導体装置２００では、下アームダイオード２２０の周囲に下アームスイッチング素子２１０が形成されている。上アーム半導体装置１００では、大電流が流れる上アームダイオード１２０が最も高温になる。下アーム半導体装置２００では、大電流が流れる下アームスイッチング素子２１０が最も高温になる。高温になる部分である上アームダイオード１２０及び下アームスイッチング素子２１０を半導体基板１０の中心から外すことにより、効率よく上アーム半導体装置１００及び下アーム半導体装置２００を冷却し得る。そのため、上アーム半導体装置１００及び下アーム半導体装置２００のチップサイズを小型化することができる。
【００５９】
また、実施例３の変形例として、図６に示すように、大電流が流れる上アームダイオード１２０及び下アームスイッチング素子２１０に温度センサ１３０、２３０を設けることができる。上アーム半導体装置１００と下アーム半導体装置２００のうち、大電流が流れ、高温となる部分に温度センサ１３０、２３０を設けることにより、上アーム半導体装置１００及び下アーム半導体装置２００のチップ温度を適切に測定することができる。
【００６０】
図７は、実施例３の参考例を示す。図７に示すように、この参考例では、上アーム半導体装置１００において、大電流が流れる上アームダイオード１２０の周囲に上アームスイッチング素子１１０が形成されている。この参考例では、温度センサ１３０は、上アームダイオード１２０の中心部（即ち、半導体基板１０の中心部）に設けられている。同様に、下アーム半導体装置２００において、大電流が流れる下アームスイッチング素子２１０の周囲に下アームダイオード２２０が形成されている。温度センサ２３０は、下アームスイッチング素子２１０の中心部（即ち、半導体基板１０の中心部）に設けられている。故意に、最も高温になりやすい半導体基板１０の中心部に、大電流が流れる素子（上アームダイオード１２０、下アームスイッチング素子２１０）を配置することにで、温度センサ１３０、２３０による温度モニタを容易に行えるようにしている。
【００６１】
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
【００６２】
（変形例１）上記の各実施例では、図３、図５に示すように、半導体基板１０を平面視した場合において、上アームスイッチング素子１１０は半導体基板１０の中央付近に設けられ、上アームダイオード１２０は、上アームスイッチング素子１１０の周囲に設けられている。上アームスイッチング素子１１０と上アームダイオード１２０の配置は、上記のものには限られない。例えば、図８、図９、図１０に示すように、半導体基板１０内に、上アームスイッチング素子１１０と上アームダイオード１２０とがそれぞれ複数箇所に分かれて備えられていてもよい。また、上アームスイッチング素子１１０と上アームダイオード１２０とが、半導体基板１０内で隣合うように２つに区画されて配置されていてもよい。下アームスイッチング素子２１０と下アームダイオード２２０についても同様である。一般的に言うと、上アームスイッチング素子と上アームダイオードとの合計素子面積が、下アームスイッチング素子と下アームダイオードとの合計素子面積と等しければよい。
【００６３】
（変形例２）上記の各実施例では、上アーム半導体装置１００が形成されている半導体基板１０の基板面積が、下アーム半導体装置２００が形成されている半導体基板１０の基板面積と等しい。これに限られず、上アーム半導体装置１００の半導体基板１０の基板面積が、下アーム半導体装置２００の半導体基板１０の基板面積と異なっていてもよい。
【００６４】
（変形例３）上記の各実施例では、上アーム半導体装置１００は、１枚の半導体基板１０内に、上アームスイッチング素子１１０と上アームダイオード１２０とを有している。同様に、下アーム半導体装置２００は、１枚の半導体基板１０内に、下アームスイッチング素子２１０と下アームダイオード２２０とを有している。これに限られず、上アームスイッチング素子１１０と上アームダイオード１２０が別個の基板に形成されていてもよい。下アームスイッチング素子２１０と下アームダイオード２２０も別個の基板に形成されていてもよい。
【００６５】
（変形例４）上記の各実施例では、上アームスイッチング素子１１０と上アームダイオード１２０との合計素子面積は、下アームスイッチング素子２１０と下アームダイオード２２０との合計素子面積と等しい。これに限られず、上アームスイッチング素子１１０と上アームダイオード１２０との合計素子面積は、下アームスイッチング素子２１０と下アームダイオード２２０との合計素子面積と異なっていてもよい。
【００６６】
（変形例５）上記の各実施例では、上アームスイッチング素子１１０及び下アームスイッチング素子２１０はＩＧＢＴである。しかしながら、スイッチング素子はＩＧＢＴには限られず、例えば、ＭＯＳＦＥＴ等、任意のスイッチング素子であってもよい。
【００６７】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００６８】
２：半導体モジュール
１０：半導体基板
１５：還流回路
１６：電圧供給回路
１７：還流回路
１８：充電回路
２０：エミッタ領域
３０：ボディ領域
３２：ゲートトレンチ
３４：ゲート絶縁膜
３６：トレンチゲート電極
３８：絶縁層
４０：ドリフト領域
４４：結晶欠陥領域
５０：アノード領域
６０：表面電極
７０：バッファ領域
８０：コレクタ領域
８５：カソード領域
９０：裏面電極
１００：上アーム半導体装置
１１０：上アームスイッチング素子
１２０：上アームダイオード
２００：下アーム半導体装置
２１０：下アームスイッチング素子
２２０：下アームダイオード
３００：高電位配線
４００：出力配線
５００：低電位配線
６００：バッテリ
６１０：リアクタンス
６２０：フィルタコンデンサ
７００：インバータ回路
７１０：メインコンデンサ
【図１】
2015154001.tif 000003
【図２】
2015154001.tif 000004
【図３】
2015154001.tif 000005
【図４】
2015154001.tif 000006
【図５】
2015154001.tif 000007
【図６】
2015154001.tif 000008
【図７】
2015154001.tif 000009
【図８】
2015154001.tif 000010
【図９】
2015154001.tif 000011
【図１０】
2015154001.tif 000012