(57)【要約】      （修正有）【課題】レベルシフトの動作の安定化を図ることができる液体吐出ヘッドの半導体装置を提供する。【解決手段】液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる複数の駆動素子を制御する半導体装置であって、複数の駆動素子の各々に対応して設けられ、第１トランジスタを有し、駆動素子への駆動信号の印加を制御する吐出用スイッチと、複数の駆動素子の各々に対応して設けられ、第１トランジスタと同じタイプのウェルに形成される第２トランジスタを有し、吐出用スイッチの制御信号を、第１の電圧レベルから、第１の電圧レベルよりも高い第２の電圧レベルであって、吐出用スイッチを駆動させる第２の電圧レベルに変換するレベルシフト回路と、を備え、第１トランジスタが形成されるウェルと、第２トランジスタが形成されるウェルと、を分離した。【選択図】図１１
2015174239.tif 000002
【特許請求の範囲】
【請求項１】
液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる複数の駆動素子を制御する半導体装置であって、
複数の前記駆動素子の各々に対応して設けられ、第１トランジスタを有し、前記駆動素子への前記駆動信号の印加を制御する吐出用スイッチと、
複数の前記駆動素子の各々に対応して設けられ、前記第１トランジスタと同じタイプのウェルに形成される第２トランジスタを有し、前記吐出用スイッチの制御信号を、第１の電圧レベルから、前記第１の電圧レベルよりも高い第２の電圧レベルであって、前記吐出用スイッチを駆動させる第２の電圧レベルに変換するレベルシフト回路と、
を備え、
前記第１トランジスタが形成されるウェルと、前記第２トランジスタが形成されるウェルと、を分離した、
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記複数の駆動素子に対応して所定方向に並んで配置された複数の出力端子を有し、
前記第１トランジスタが形成されるウェルと、前記第２トランジスタが形成されるウェルは、前記所定方向と交差する方向に沿って配置されており、
前記第２トランジスタと前記出力端子との距離は、前記１トランジスタと前記出力端子との距離よりも大きい
ことを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置であって、
前記駆動素子の残留振動信号を検出する検出回路と、
それぞれの前記駆動素子に対応して設けられた検出用スイッチであって、前記第１トランジスタ及び前記第２トランジスタと同じタイプのウェルに形成される第３トランジスタを有し、前記検出回路への前記残留振動信号の印加を制御する検出用スイッチと、
をさらに備え、
前記第３トランジスタは、前記第１トランジスタと共通のウェルに形成される
ことを特徴とする半導体装置。
【請求項４】
請求項１〜３の何れかに記載の半導体装置であって、
前記第１トランジスタが形成されるウェルと前記第２トランジスタが形成されるウェルとの間に別のウェルが設けられていない、
ことを特徴とする半導体装置。
【請求項５】
液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出ヘッドであって、
複数の前記駆動素子の各々に対応して設けられ、第１トランジスタを有し、前記駆動素子への前記駆動信号の印加を制御する吐出用スイッチと、
複数の前記駆動素子の各々に対応して設けられ、前記第１トランジスタと同じタイプのウェルに形成される第２トランジスタを有し、前記吐出用スイッチの制御信号を、第１の電圧レベルから、前記第１の電圧レベルよりも高い第２の電圧レベルであって、前記吐出用スイッチを駆動させる第２の電圧レベルに変換するレベルシフト回路と、
を有して、各ノズルにおける液体の吐出動作を行う複数の前記駆動素子を制御する半導体装置を備え、
前記第１トランジスタが形成されるウェルと、前記第２トランジスタが形成されるウェルと、を分離した、
ことを特徴とする液体吐出ヘッド。
【請求項６】
液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出装置であって、
複数の前記駆動素子の各々に対応して設けられ、第１トランジスタを有し、前記駆動素子への前記駆動信号の印加を制御する吐出用スイッチと、
複数の前記駆動素子の各々に対応して設けられ、前記第１トランジスタと同じタイプのウェルに形成される第２トランジスタを有し、前記吐出用スイッチの制御信号を、第１の電圧レベルから、前記第１の電圧レベルよりも高い第２の電圧レベルであって、前記吐出用スイッチを駆動させる第２の電圧レベルに変換するレベルシフト回路と、
を有して、各ノズルにおける液体の吐出動作を行う複数の前記駆動素子を制御する半導体装置を備え、
前記第１トランジスタが形成されるウェルと、前記第２トランジスタが形成されるウェルと、を分離した、
ことを特徴とする液体吐出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、液体吐出ヘッド、及び液体吐出装置に関する。
【背景技術】
【０００２】
半導体装置として、液体吐出装置（例えばプリンター）のヘッド制御用に設けられたものが知られている。プリンターのヘッドには、ノズル毎に駆動素子（例えばピエゾ素子）が設けられており、ヘッド制御用の半導体装置は、これらの各ピエゾ素子への駆動信号の印加を制御している。より具体的には、半導体装置に設けられた吐出用スイッチにより駆動信号のパルスを選択して、ピエゾ素子に駆動信号を印加している。
【０００３】
このようなヘッド制御部においてロジック回路の電源は低電圧（例えば３Ｖ）であるのに対し、ピエゾ素子の充放電を行う回路（例えば、吐出用スイッチ）はそれよりも高い高電圧（例えば４２Ｖ）で駆動される。このため、吐出用スイッチを構成するトランジスタには高電圧で駆動するトランジスタ（高耐圧トランジスタ）が用いられており、また、吐出用スイッチの制御用の信号の電圧レベルを３Ｖから４２Ｖに変換するレベルシフト回路が設けられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２５６２２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
レベルシフト回路のトランジスタにも高耐圧トランジスタが用いられている。このためレイアウト的な効率を優先して、吐出用スイッチを構成するトランジスタとレベルシフト回路を構成するトランジスタを同じウェルに形成することができる。例えば、吐出用スイッチのＰ型トランジスタとレベルシフト回路のＰ型トランジスタを共通のウェル（Ｎ型のウェル）に形成することができる。しかしながら、その場合、基板電位や電源電位が変動しやすくなり、レベルシフトの動作が安定して行えなくなる。
【０００６】
そこで、本発明は、レベルシフトの動作の安定化を図ることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するための主たる発明は、液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる複数の駆動素子を制御する半導体装置であって、複数の前記駆動素子の各々に対応して設けられ、第１トランジスタを有し、前記駆動素子への前記駆動信号の印加を制御する吐出用スイッチと、複数の前記駆動素子の各々に対応して設けられ、前記第１トランジスタと同じタイプのウェルに形成される第２トランジスタを有し、前記吐出用スイッチの制御信号を、第１の電圧レベルから、前記第１の電圧レベルよりも高い第２の電圧レベルであって、前記吐出用スイッチを駆動させる第２の電圧レベルに変換するレベルシフト回路と、を備え、前記第１トランジスタが形成されるウェルと、前記第２トランジスタが形成されるウェルと、を分離したことを特徴とする半導体装置である。
【０００８】
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
【図面の簡単な説明】
【０００９】
【図１】プリンター１の構成のブロック図である。
【図２】プリンター１の斜視図である。
【図３】ヘッド４１を下から見た図である。
【図４】ヘッド４１の分解斜視図である。
【図５】ヘッド４１の内部構成を説明するための概略断面図である。
【図６】第１実施形態のヘッド制御部ＨＣのブロック図である。
【図７】各種信号の説明図である。
【図８】ヘッド制御部ＨＣ及びフレキシブルプリント基板（ＦＰＣ）の配線パターンの説明図である。
【図９】レベルシフト回路４５の構成を示す回路図である。
【図１０】図１０Ａは、第１実施形態の比較例における出力端子Ｔの周辺のレイアウトを示す平面図であり、図１０Ｂは、図１０Ａの断面図である。
【図１１】図１１Ａは、第１実施形態における出力端子Ｔの周辺のレイアウトを示す平面図であり、図１１Ｂは、図１１Ａの断面図である。
【図１２】第２実施形態のヘッド制御部ＨＣのブロック図である。
【図１３】残留振動検出部６０のブロック図である。
【図１４】図１３の回路図である。
【図１５】図１５Ａは、第２実施形態の比較例における出力端子Ｔの周辺のレイアウトを示す平面図であり、図１５Ｂは、図１５Ａの断面図である。
【図１６】図１６Ａは、第２実施形態における出力端子Ｔの周辺のレイアウトを示す平面図であり、図１６Ｂは、図１６Ａの断面図である。
【発明を実施するための形態】
【００１０】
本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。
【００１１】
液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる複数の駆動素子を制御する半導体装置であって、複数の前記駆動素子の各々に対応して設けられ、第１トランジスタを有し、前記駆動素子への前記駆動信号の印加を制御する吐出用スイッチと、複数の前記駆動素子の各々に対応して設けられ、前記第１トランジスタと同じタイプのウェルに形成される第２トランジスタを有し、前記吐出用スイッチの制御信号を、第１の電圧レベルから、前記第１の電圧レベルよりも高い第２の電圧レベルであって、前記吐出用スイッチを駆動させる第２の電圧レベルに変換するレベルシフト回路と、を備え、前記第１トランジスタが形成されるウェルと、前記第２トランジスタが形成されるウェルと、を分離したことを特徴とする半導体装置が明らかとなる。
このような半導体装置によれば、基板電位や電源電位の変動を抑制することができ、レベルシフトの動作の安定化を図ることができる。
【００１２】
かかる半導体装置であって、前記複数の駆動素子に対応して所定方向に並んで配置された複数の出力端子を有し、前記第１トランジスタが形成されるウェルと、前記第２トランジスタが形成されるウェルは、前記所定方向と交差する方向に沿って配置されており、前記第２トランジスタと前記出力端子との距離は、前記１トランジスタと前記出力端子との距離よりも大きいことが望ましい。
このような半導体装置によれば、狭い間隔で並ぶ出力端子に対して効率的にレイアウトすることができる。
【００１３】
かかる半導体装置であって、前記駆動素子の残留振動信号を検出する検出回路と、それぞれの前記駆動素子に対応して設けられた検出用スイッチであって、前記第１トランジスタ及び前記第２トランジスタと同じタイプのウェルに形成される第３トランジスタを有し、前記検出回路への前記残留振動信号の印加を制御する検出用スイッチと、をさらに備え、前記第３トランジスタは、前記第１トランジスタと共通のウェルに形成されることが望ましい。
このような半導体装置によれば、レイアウト面積の縮小を図ることができる。
【００１４】
かかる半導体装置であって、前記第１トランジスタが形成されるウェルと前記第２トランジスタが形成されるウェルとの間に別のウェルが設けられていないことが望ましい。
このような半導体装置によれば、レイアウト面積の縮小を図ることできる。
【００１５】
また、液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出ヘッドであって、複数の前記駆動素子の各々に対応して設けられ、第１トランジスタを有し、前記駆動素子への前記駆動信号の印加を制御する吐出用スイッチと、複数の前記駆動素子の各々に対応して設けられ、前記第１トランジスタと同じタイプのウェルに形成される第２トランジスタを有し、前記吐出用スイッチの制御信号を、第１の電圧レベルから、前記第１の電圧レベルよりも高い第２の電圧レベルであって、前記吐出用スイッチを駆動させる第２の電圧レベルに変換するレベルシフト回路と、を有して、各ノズルにおける液体の吐出動作を行う複数の前記駆動素子を制御する半導体装置を備え、前記第１トランジスタが形成されるウェルと、前記第２トランジスタが形成されるウェルと、を分離したことを特徴とする液体吐出ヘッドが明らかとなる。
【００１６】
また、液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出装置であって、複数の前記駆動素子の各々に対応して設けられ、第１トランジスタを有し、前記駆動素子への前記駆動信号の印加を制御する吐出用スイッチと、複数の前記駆動素子の各々に対応して設けられ、前記第１トランジスタと同じタイプのウェルに形成される第２トランジスタを有し、前記吐出用スイッチの制御信号を、第１の電圧レベルから、前記第１の電圧レベルよりも高い第２の電圧レベルであって、前記吐出用スイッチを駆動させる第２の電圧レベルに変換するレベルシフト回路と、を有して、各ノズルにおける液体の吐出動作を行う複数の前記駆動素子を制御する半導体装置を備え、前記第１トランジスタが形成されるウェルと、前記第２トランジスタが形成されるウェルと、を分離したことを特徴とする液体吐出装置が明らかとなる。
【００１７】
以下の実施形態では、液体吐出装置としてインクジェットプリンター（プリンター１とする）に本発明の半導体装置を適用した場合を例に挙げて説明する。
【００１８】
＝＝＝第１実施形態＝＝＝
＜プリンターの基本構成＞
まず、本実施形態の半導体装置（半導体チップＩＣ：後述するヘッド制御部ＨＣ）を備えたプリンター１の構成について説明する。
【００１９】
図１は、プリンター１の構成のブロック図である。図２は、プリンター１の斜視図である。
プリンター１は、コントローラー１０と、搬送ユニット２０と、キャリッジユニット３０と、ヘッドユニット４０と、センサー群５０とを有する。印刷制御装置であるコンピューター１１０から印刷データを受信したプリンター１は、コントローラー１０によって各ユニットを制御する。
【００２０】
コントローラー１０は、プリンター１の制御を行うための制御装置である。コントローラー１０は、メモリー１１に格納されているプログラムに従って、各ユニットを制御する。また、コントローラー１０は、コンピューター１１０から受信した印刷データに基づいて、各ユニットを制御し、媒体Ｓに画像を印刷する。コントローラー１０には、センサー群５０が検出した各種の検出信号が入力している。
コントローラー１０は、駆動信号生成回路１２を備えている。駆動信号生成回路１２は、ピエゾ素子（後述）を駆動するための駆動信号（第１駆動信号ＣＯＭ＿Ａ、第２駆動信号ＣＯＭ＿Ｂ）を生成する駆動信号生成回路１２を備えている。駆動信号生成回路１２の生成する駆動信号やピエゾ素子（駆動素子）の駆動については、後述する。
【００２１】
搬送ユニット２０は、媒体Ｓ（例えば、紙、フィルムなど）を搬送方向に搬送させるための機構である。搬送方向は、キャリッジ３１の移動方向と交差する方向である。
【００２２】
キャリッジユニット３０は、キャリッジ３１を移動方向に移動させるための機構である。キャリッジ３１は、移動方向に沿って往復移動可能である。キャリッジ３１には、ヘッドユニット４０のヘッド４１が設けられている。
【００２３】
ヘッドユニット４０は、媒体Ｓにインクを吐出するためのものである。ヘッドユニット４０は、ヘッド４１と、ヘッド４１を制御するためのヘッド制御部ＨＣとを備えている。ヘッドユニット４０には、コントローラー１０からケーブルＣＢＬを介して、ヘッド４１を制御するために必要な各種信号が送られている。
【００２４】
図３は、ヘッド４１を下から見た図である。ヘッド４１は、６色（ブラックＫ、イエローＹ、濃マゼンタＤＭ、淡マゼンタＬＭ、濃シアンＤＣ、淡シアンＬＣ）のノズル列を備えている。６個のノズル列は、キャリッジ３１の移動方向に沿って並んでいる。各ノズル列は、インクを吐出するための吐出口であるノズルを８００個備えている。８００個のノズルは、搬送方向に沿って１／３００インチの間隔（３００ｄｐｉ）で並んでいる。
【００２５】
図４は、ヘッド４１の分解斜視図である。図５は、ヘッド４１の内部構成を説明するための概略断面図である。ヘッド４１は、フレキシブルプリント基板ＦＰＣと、半導体装置（半導体チップＩＣ）であるヘッド制御部ＨＣとを有する。
【００２６】
ヘッド４１は、流路形成基板１００と、ノズルプレート２００と、保護基板３００と、コンプライアンス基板４００とを備えている。流路形成基板１００とノズルプレート２００と保護基板３００とは、流路形成基板１００をノズルプレート２００と保護基板３００とで挟むように積み重ねられ、保護基板３００上には、コンプライアンス基板４００が設けられている。さらに、コンプライアンス基板４００上には、保持部材であるケースヘッド６００が設けられ、その上にホルダー部材７００、中継基板８００が設けられている。
【００２７】
流路形成基板１００には、隔壁によって区画された複数の圧力発生室１２０が、その幅方向に並設された列として２列設けられている。ここで圧力発生室１２０は対をなして設けられている。
また、各列の圧力発生室１２０の長手方向外側の領域には連通部１３０が形成され、連通部１３０と各圧力発生室１２０とが、圧力発生室１２０毎に設けられたインク供給路１４０および連通路１５０を介して連通されている。連通部１３０は、保護基板３００のリザーバー部３１０と連通して圧力発生室１２０の列毎に共通のインク室となるマニホールド９００の一部を構成する。インク供給路１４０は、圧力発生室１２０よりも狭い幅で形成されており、連通部１３０から圧力発生室１２０に流入するインクの流路抵抗を一定に保持している。
一方、このような流路形成基板１００の開口面とは反対側には、弾性膜１７０が形成され、この弾性膜１７０上には、絶縁体膜１８０が形成されている。さらに、この絶縁体膜１８０上には、白金（Ｐｔ）などの金属やルテニウム酸ストロンチウム（ＳｒＲｕＯ）などの金属酸化物からなる下電極４７ａと、ペロブスカイト構造の圧電体層４７ｂと、Ａｕ、Ｉｒなどの金属からなる上電極４７ｃとが形成され、圧力発生素子としてのピエゾ素子４７を構成している。ここで、ピエゾ素子４７は、下電極４７ａ、圧電体層４７ｂおよび上電極４７ｃを含む部分をいう。ピエゾ素子４７は、圧力発生室１２０に対応して対をなしている。
【００２８】
フレキシブルプリント基板ＦＰＣは、第１の端部５１１と、第１の端部５１１の反対に位置する第２の端部５１２とを備えている。フレキシブルプリント基板ＦＰＣの第１の端部５１１は保護基板３００に差し込まれ、第２の端部２１２は中継基板８００と接続されている。なお、第１の端部５１１は対向するピエゾ素子４７に向けて配置されている。
フレキシブルプリント基板ＦＰＣは、可撓性のある基板であり、第１の端部５１１は、内角θが鈍角になるように略Ｌ字型に曲げられている。略Ｌ字の内角θは９５°以上で１１０°未満が好ましい。フレキシブルプリント基板ＦＰＣの第１の端部５１１側の配線５２０は、リード電極５３０を介して、ピエゾ素子４７の上電極４７ｃと電気的に接続されている。なお、第１の端部５１１の配線５２０とリード電極５３０は、図示しないＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄａｃｔｉｖｅ  Ｆｉｌｍ）接着剤を用いて圧力を加えて接合されている。
フレキシブルプリント基板ＦＰＣの第２の端部５１２は、ホルダー部材７００のスリットおよび中継基板８００のスリットに通されている。そして、第２の端部５１２の配線５２０は中継基板８００の端子８１０に接合されている。
また、フレキシブルプリント基板ＦＰＣにはヘッド制御部ＨＣが実装されており、このヘッド制御部ＨＣによって各ピエゾ素子４７は駆動することになる。
【００２９】
ケースヘッド６００には、インクカートリッジ等のインク貯留手段からのインクをマニホールド９００に供給するインク導入路（不図示）が設けられている。
このようなヘッド４１では、インクカートリッジからインクを取り込み、マニホールド９００からノズル開口２１０に至るまでの内部をインクで満たした後、ヘッド制御部ＨＣからの信号に従い、圧力発生室１２０に対応するそれぞれの下電極４７ａと上電極４７ｃとの間に電圧が印加される。この電圧の印加によって、弾性膜１７０および圧電体層４７ｂがたわみ変形し、各圧力発生室１２０内の圧力が高まりノズル開口２１０からインク滴が吐出する。
【００３０】
＜ヘッド制御部ＨＣ（半導体装置）＞
図６は、第１実施形態のヘッド制御部ＨＣのブロック図である。ヘッド制御部ＨＣには、コントローラー１０からケーブルＣＢＬを介して、クロックＣＬＫ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び駆動信号ＣＯＭが入力される。また、画素データＳＩと設定データＳＰとから構成される設定信号ＴＤも、コントローラー１０からケーブルＣＢＬを介してヘッド制御部ＨＣへ入力される。
【００３１】
なお、ヘッド制御部ＨＣは、各色のノズル群（図３参照）に対して、それぞれ設けられている。各色のノズル群に対するヘッド制御部ＨＣはどれも共通の構成である。
【００３２】
ヘッド制御部ＨＣは、シフトレジスタ４２（第１シフトレジスタ４２Ａ及び第２シフトレジスタ４２Ｂ）と、ラッチ回路４３（第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂ）と、信号選択部４４と、レベルシフト回路４５と、スイッチ４６（印字用スイッチ４６Ａ、印字用スイッチ４６Ｂと、制御ロジック４８とを備えている。制御ロジック４８を除いた各部（すなわち、シフトレジスタ４２、ラッチ回路４３、信号選択部４４、レベルシフト回路４５、及び、スイッチ４６）は、それぞれピエゾ素子４７毎（ノズル毎）に設けられる。制御ロジック４８は、設定データＳＰを記憶するためのシフトレジスタ群４８２と、設定データＳＰに基づいて選択信号ｑ０〜ｑ３を生成する選択信号生成部４８４とを有している。
【００３３】
クロック信号ＣＬＫに同期して設定信号ＴＤがヘッド制御部ＨＣに入力されると、設定信号に含まれる画素データＳＩが第１シフトレジスタ４２Ａ及び第２シフトレジスタ４２Ｂにそれぞれセットされ、設定データＳＰが制御ロジック４８のシフトレジスタ群４８２にセットされる。なお、各ノズルに対して２ビットの画素データが割り当てられており、各ノズルにそれぞれ対応する２ビットの画素データの下位ビットは第１シフトレジスタ４２Ａにセットされ、２ビットの画素データの上位ビットは第２シフトレジスタ４２Ｂにセットされる。
【００３４】
そして、ラッチ信号ＬＡＴのパルス（図７参照）に応じて、２ビットの画素データが第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂにラッチされ、設定データＳＰが選択信号生成部４８４にラッチされる。なお、各ノズルにそれぞれ対応する２ビットの画素データの下位ビットは第１ラッチ回路４３Ａにラッチされ、２ビットの画素データの上位ビットは第２ラッチ回路４３Ｂにラッチされる。
【００３５】
図７は、各種信号の説明図である。
２つの駆動信号ＣＯＭ（第１駆動信号ＣＯＭ＿Ａ、第２駆動信号ＣＯＭ＿Ｂ）は、駆動信号生成回路１２からヘッド制御部ＨＣに入力される信号である。駆動信号ＣＯＭは、繰返し周期Ｔｓ毎に繰り返し生成される。この繰返し周期Ｔｓは、キャリッジ３１が１画素分の距離を移動するのに要する期間である。キャリッジ３１が所定距離移動する毎に、同じ波形の駆動信号ＣＯＭが駆動信号生成回路１２から繰り返し生成される。  
【００３６】
ここでは、繰返し周期Ｔｓを、５つの区間Ｔ１１〜Ｔ１５に分けることができる。駆動信号ＣＯＭは、繰返し周期Ｔｓ毎に複数の駆動パルスを有する。第１駆動信号ＣＯＭ＿Ａは、第１区間Ｔ１１の駆動パルスＰＡ１と、第２区間Ｔ１２の駆動パルスＰＡ２と、第３区間Ｔ１３〜第５区間Ｔ１５の駆動パルスＰＡ３とを有する。第２駆動信号ＣＯＭ＿Ｂは、第１区間Ｔ１１及び第２区間Ｔ１２の駆動パルスＰＢ１と、第３区間Ｔ１３の駆動パルスＰＢ２と、第４区間Ｔ１４の駆動パルスＰＢ３と、第５区間Ｔ１５の駆動パルスＰＢ４とを有する。各駆動パルスの波形は、ピエゾ素子に行わせる動作に基づいて定められている。
【００３７】
ラッチ信号ＬＡＴは、繰返し周期Ｔｓの開始タイミングを示す信号である。チェンジ信号ＣＨ（第１チェンジ信号ＣＨ＿Ａ、第２チェンジ信号ＣＨ＿Ｂ）は、駆動信号ＣＯＭに含まれる駆動パルスの区間を示す信号である。
【００３８】
選択信号ｑ０〜ｑ３は、選択信号生成部４８４（図６参照）から出力される信号である。各選択信号は、一対の信号（第１選択信号ｑ＿Ａ、第２選択信号ｑ＿Ｂ）から構成されており、図７には、それぞれの信号に添字としてＡ又はＢを付している。選択信号ｑ０〜ｑ３は、選択信号生成部４８４にラッチされた設定データＳＰに基づいて、繰返し周期Ｔｓの５つの区間Ｔ１１〜Ｔ１５でＨレベル又はＬレベルを示す２値信号である。
【００３９】
選択信号ｑ０〜ｑ３は、信号選択部４４（図６参照）に入力される。信号選択部４４は、第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂにラッチされた２ビットの画素データに応じて、選択信号ｑ０〜ｑ３からいずれかの選択信号ｑを選択する。画素データが［００］の場合には選択信号ｑ０（ｑ０＿Ａ，ｑ０＿Ｂ）が選択され、画素データが［０１］の場合には選択信号ｑ１が選択され、画素データが［１０］の場合には選択信号ｑ２が選択され、画素データが［１１］の場合には選択信号ｑ３が選択される。選択された選択信号は、スイッチ信号ＳＷとして信号選択部４４から出力される。
【００４０】
図６に示すように、各ピエゾ素子４７にはそれぞれ２つの印字用のスイッチ４６（印字用スイッチ４６Ａ及び印字用スイッチ４６Ｂ）が設けられており、各スイッチに対応してレベルシフト回路４５が設けられている。
【００４１】
レベルシフト回路４５は、低電圧系（例えば３Ｖ：第１の電圧レベルに相当）から高電圧系（例えば４２Ｖ：第２の電圧レベルに相当）に信号の電圧レベルを変換するものである。レベルシフト回路４５の詳細については後述する。
【００４２】
印字用スイッチ４６Ａには第１駆動信号ＣＯＭ＿Ａが入力され、印字用スイッチ４６Ｂには第２駆動信号ＣＯＭ＿Ｂが入力される。信号選択部４４は、選択信号を構成する一対の信号に従って２つのスイッチ信号ＳＷ（第１スイッチ信号ＳＷ＿Ａ及び第２スイッチ信号ＳＷ＿Ｂ）を出力する。第１スイッチ信号ＳＷ＿Ａはレベルシフト回路４５で電圧レベルが変換されて印字用スイッチ４６Ａに入力される。また、第２スイッチ信号ＳＷ＿Ｂはレベルシフト回路４５で電圧レベルが変換されて印字用スイッチ４６Ｂに入力される。なお、これらの各スイッチ（印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ）は、Ｐ型トランジスタとＮ型トランジスタとによるトランスファーゲート（トランスミッションゲートともいう）で構成されている。
【００４３】
スイッチ信号がＨレベルのとき、スイッチ４６はＯＮ状態になり、駆動信号ＣＯＭが出力端子Ｔを介してピエゾ素子４７へ印加される。スイッチ信号ＳＷがＬレベルのとき、スイッチ４６はＯＦＦ状態になり、駆動信号ＣＯＭはピエゾ素子４７へ印加されない。
【００４４】
この結果、画素データが［００］の場合、第２駆動信号ＣＯＭ＿Ｂの第１区間Ｔ１１及び第２区間Ｔ１２の駆動パルスＰＢ１がピエゾ素子４７に印加される。ピエゾ素子４７が駆動パルスＰＢ１に応じて駆動すると、インクが吐出されない程度の圧力変動がインクに生じて、インクメニスカス（ノズル部分で露出しているインクの自由表面）が微振動する。この場合、媒体Ｓにはドットは形成されない。
【００４５】
画素データが［０１］の場合、第１駆動信号ＣＯＭ＿Ａの第２区間Ｔ１２の駆動パルスＰＡ２がピエゾ素子４７に印加される。ピエゾ素子４７が駆動パルスＰＡ２に応じて駆動すると、小程度の量（ここでは６ｎｇ）のインクが吐出され、媒体Ｓに小ドットが形成される。
【００４６】
画素データが［１０］の場合、第１駆動信号ＣＯＭ＿Ａの第２区間Ｔ１２の駆動パルスＰＡ２と、第２駆動信号ＣＯＭ＿Ｂの第３区間Ｔ１３の駆動パルスＰＢ２とがピエゾ素子４７に印加される。ピエゾ素子４７が駆動パルスＰＡ２及び駆動パルスＰＢ２に応じて駆動すると、中程度の量（ここでは１２ｎｇ）のインクが吐出され、媒体Ｓに中ドットが形成される。
【００４７】
画素データが［１１］の場合、第１駆動信号ＣＯＭ＿Ａの第１区間Ｔ１１の駆動パルスＰＡ１及び第２区間Ｔ１２の駆動パルスＰＡ２と、第２駆動信号ＣＯＭ＿Ｂの第４区間Ｔ１４の駆動パルスＰＢ３及び第５区間Ｔ１５の駆動パルスＰＢ４とがピエゾ素子４７に印加される。これにより、最大吐出量（ここでは２４ｎｇ）のインクが吐出され、媒体Ｓに大ドット（最も大きいドット）が形成される。
【００４８】
図８は、ヘッド制御部ＨＣ及びフレキシブルプリント基板（ＦＰＣ）の配線パターンの説明図である。
ヘッド制御部ＨＣの出力側には、出力端子Ｔが配置されている。出力端子Ｔは、多数のピエゾ素子４７に印加する信号を出力するため、ピエゾ素子の数（ノズル数）に相当する数（ここでは８００個）だけ設けられる。このため、ヘッド制御部Ｈは長方形状になり、出力側の長辺に多数の出力端子Ｔが並ぶことになる。言い換えると、出力端子Ｔの並ぶ方向は、長方形状のヘッド制御部ＨＣの長辺方向になる。なお、ヘッド制御部ＨＣの出力端子Ｔは、フレキシブルプリント基板ＦＰＣの出力側配線に電気的に接続されている。
【００４９】
なお、ヘッド制御部ＨＣの入力側の長辺には入力端子が配置されている。前述のクロック信号ＣＬＫ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、画素データＳＩ及び設定データＳＰとから構成される設定信号ＴＤなどが入力信号としてヘッド制御部ＨＣに入力される。フレキシブルプリント基板ＦＰＣの入力側配線パターンは、ヘッド制御部ＨＣの入力端子と電気的に接続されている。
【００５０】
この長方形状のヘッド制御部ＨＣの長辺方向は、ノズルが並ぶノズル列方向（図３参照）と平行である。一方、ヘッド制御部ＨＣの出力端子Ｔは、ヘッド制御部ＨＣの長辺方向に沿って配置されている。このため、ヘッド制御部ＨＣの出力端子Ｔの並ぶ方向は、ノズルが並ぶノズル列方向と平行になる。
【００５１】
＜レベルシフト回路について＞
図９は、レベルシフト回路４５の構成の一例を示す回路図である。
【００５２】
同図に示すレベルシフト回路４５は、信号の電圧レベル（電圧振幅）を変換するものであり、２個のＮ型トランジスタＱ１、Ｑ２と、ゲートが互いに双方のドレインに接続されるクロスカップル型の２個のＰ型トランジスタＱ３、Ｑ４と、インバータＩＮＶと、を備えている。 なお、後述するように、本実施形態においてレベルシフト回路４５のＰ型トランジスタ（Ｐ型トランジスタＱ３、Ｑ４）は第２トランジスタに相当する。
【００５３】
インバータＩＮＶは入力端子ＩＮの入力信号を反転するものであり、電源電圧ＶＤＤ（３Ｖ）で動作する。なお、インバータＩＮＶ以外の素子（４つのトランジスタＱ１〜Ｑ４）は、電源電圧ＶＨＶ（４２Ｖ）が印加されても壊れない高耐圧トランジスタである。本実施形態においてＮ型トランジスタＱ１、Ｑ２の閾値電圧Ｖｔｎは１．５Ｖであり、Ｐ型トランジスタＱ３，Ｑ４の閾値電圧Ｖｔｐは−１．５Ｖである。
【００５４】
２個のＮ型トランジスタＱ１、Ｑ２は、ソースが接地されると共に、互いに相補の信号（すなわち、入力端子ＩＮへの入力信号、及び、インバータＩＮＶを介した反転信号）がゲートに印加される。２個のＰ型トランジスタＱ３、Ｑ４は、ソースが電源電圧ＶＨＶに接続され、ゲートは互いに相手方のドレインにクロスカップル接続され、ドレインが各々Ｎ型トランジスタＱ１、Ｑ２のドレインに接続されている。また、Ｐ型トランジスタＱ３とＮ型トランジスタＱ１との接続点をノードＰ１とし、他方のＰ型トランジスタＱ４とＮ型トランジスタＱ２との接続点をノードＰ２とする。なお、ノードＰ２がレベルシフト回路４５の出力（ＯＵＴ）となる。
【００５５】
次に、前記従来のレベルシフト回路４５の動作を説明する。入力信号が例えばＶＳＳのローレベル（以下、Ｌレベルという）の定常時では、反転信号がハイレベル（以下、Ｈレベルという）なので、Ｎ型トランジスタＱ１はオフ、Ｎ型トランジスタＱ２はオン、Ｐ型トランジスタＱ３はオン、Ｐ型トランジスタＱ４はオフ状態となる。これによりノードＰ１はＨレベル（ＶＨＶ）、出力であるノードＰ２はＬレベル（ＶＳＳ）となる。Ｎ型トランジスタＱ１とＰ型トランジスタＱ３、及び、Ｎ型トランジスタＱ２とＰ型トランジスタＱ４は、各々、相補的な関係にあるので、定常時ではこれら２つのトランジスタを通る電流（後述する貫通電流）は流れない。
【００５６】
その後、入力信号がＨレベル（ＶＤＤ）に変化し、状態遷移時になると、Ｎ型トランジスタＱ１がオン、Ｎ型トランジスタＱ２がオフとなる。従って、電源電圧ＶＨＶからオン状態のＰ型トランジスタＱ３及びＮ型トランジスタＱ１を経て接地へ貫通電流が流れ、ノードＰ１の電位はＨレベルから低下し始める。ノードＰ１の電位がＶＨＶ−Ｖｔｐ（ＶｔｐはＰ型トランジスタＱ４の閾値電圧）以下に低下すると、Ｐ型トランジスタＱ４がＯＮし始め、ノードＰ２の電位（Ｐ型トランジスタＰＱ３のゲートの電位）は上昇する。これによりＰ型トランジスタＱ３のドレイン電流は少なくなり、ノードＰ１の電位は一層低くなる。
【００５７】
最終的に、ノードＰ１の電位はＬレベル（ＶＳＳ）、ノードＰ２の電位はＨレベル（ＶＨＶ）になり、貫通電流は流れなくなって、次の入力信号の変化待ち状態となる。以上、入力信号がＬレベル（ＶＳＳ）からＨレベル（ＶＤＤ）に変化した場合について説明したが、その逆の場合も同様である。このようにして、レベルシフト回路４５は、Ｈレベル（ＶＤＤ）及びＬレベル（ＶＳＳ）の信号（本実施形態ではスイッチ信号）を変換し、電圧レベルの異なるＨレベル（ＶＨＶ）及びＬレベル（ＶＳＳ）のスイッチ信号を生成することができる。
【００５８】
＜レイアウトについて＞
（比較例のレイアウト）
図１０Ａは、第１実施形態の比較例における出力端子Ｔの周辺のレイアウトを示す平面図であり、図１０Ｂは、図１０Ａの断面図である。
【００５９】
この比較例のヘッド制御部ＨＣには、半導体基板においてレベルシフト回路４５用のレベルシフトエリアと、印字用スイッチ４６Ａ、４６Ｂの印字トランジスタエリアが設けられている。このレベルシフトエリアと印字トランジスタエリアは、出力端子Ｔの並ぶ方向（ヘッド制御部ＨＣの長辺方向）と直交（交差の一例）する方向（ヘッド制御部ＨＣの短辺方向）に沿って設けられている。より具体的には、出力側（出力端子Ｔに近い側）に印字トランジスタエリアが設けられ、印字トランジスタエリアよりも入力側にレベルシフトエリアが設けられている。これにより狭い間隔で並ぶ出力端子Ｔに対して、効率的にトランジスタを配置することができる。
【００６０】
また、図１０Ａ、図１０Ｂに示すように、レベルシフトエリア及び印字トランジスタエリアのそれぞれについて、Ｎ型トランジスタエリアと、Ｐ型トランジスタエリアが設けられている。そして、Ｎ型トランジスタエリアにはＮ型トランジスタが形成され、Ｐ型トランジスタエリアにはＰ型トランジスタが形成されている。なお、図１０Ａにおいて点線で囲まれた領域は、各トランジスタを形成するためのウェル（導電領域）を示している。
【００６１】
Ｐ型のウェルは、Ｎ型トランジスタを形成するための基板領域でありＮ型トランジスタエリアに相当する領域である。Ｐ型のウェルには接地電位ＧＮＤ（ＶＳＳ）が印加される。
【００６２】
一方、Ｎ型のウェルは、Ｐ型トランジスタを形成するための基板領域でありＰ型トランジスタエリアに相当する領域である。Ｎ型のウェルには電源電圧（ＶＨＶ）が印加される。
【００６３】
ここで、前述したように、レベルシフト回路４５を構成するトランジスタ（以下レベルシフト用トランジスタともいう）は、印字用スイッチ４６Ａ、４６Ｂを構成するトランジスタ（以下印字用トランジスタともいう）と同様の高耐圧トランジスタである。このため、この比較例ではレイアウト的な効率を優先して、レベルシフト用のＰ型トランジスタ（第２トランジスタに相当）と印字用のＰ型トランジスタ（第１トランジスタに相当）を共通のＮ型のウェルに形成している。
【００６４】
ところで、印字を行う際には印字用スイッチ４６Ａ、４６Ｂを駆動してピエゾ素子４７を充放電するので印字用トランジスタには大電流が流れる。この電流のため、基板電位や電源電位が不安定になり変化しやすくなる。電源電圧ＶＨＶの電位が不安定になると、図９に示すレベルシフト回路４５のＰ型トランジスタＱ３、Ｑ４がオン・オフしにくくなる。また、基板電位（ＶＳＳ）が不安定になると図９に示すレベルシフト回路４５のＮ型トランジスタＱ１、Ｑ２がオン・オフしにくくなる。これによりレベルシフトの動作が遅くなり、不安定になるおそれがある。そこで、以下に示す本実施形態では、レベルシフトの動作の安定性の向上を図っている。
【００６５】
（第１実施形態のレイアウト）
図１１Ａは、第１実施形態における出力端子Ｔの周辺のレイアウトを示す平面図であり、図１１Ｂは、図１１Ａの断面図である。
【００６６】
図に示すように、本実施形態では、レベルシフト用トランジスタのＰ型トランジスタ（第２トランジスタに相当）のＮ型のウェルと、印字用トランジスタのＰ型トランジスタ（第１トランジスタに相当）のＮ型のウェルとを分離している。また、この２つのＮ型のウェルにはそれぞれ電源電圧ＶＨＶが印加される。
【００６７】
なお、このＮ型のウェルの分離距離は、異なるタイプのウェル（Ｎ型のウェルとＰ型のウェル）間の分離距離よりも小さくて良い。具体的には、本実施形態の場合、異なるタイプのウェル（Ｐ型のウェルとＮ型のウェル）の分離距離が３０μｍなのに対し、２つのＮ型のウェル間の分離距離は１０μｍ程度である。これは、同じタイプのウェルは同電位なので耐圧性が必要ないからである。
【００６８】
こうすることにより、レベルシフト用トランジスタは、ピエゾ素子４７の充放電を行う際に流れる電流の影響を受けにくくなる。よって、比較例よりもレベルシフトの動作を安定化させることができる。また、もし仮に、比較例においてＮ型のウェルへの電源電圧ＶＨＶの印加位置がレベルシフト用のＰ型トランジスタと離れている（出力側である）と、寄生抵抗によりＰ型トランジスタの閾値電圧が変動するおそれがある。これによりトランジスタがオンしにくくなり、レベルシフトの動作が不安定になるおそれがある。これに対し、本実施形態では、レベルシフト用トランジスタのＮ型のウェルと印字用トランジスタのＮ型のウェルを分離し、その２つのＮ型のウェルにそれぞれ電源電圧ＶＨＶを印加している。このため、寄生抵抗によるトランジスタの閾値電圧の変動を防止することができる。
【００６９】
よって、本実施形態では、基板電位や電源電位の安定化を図ることができ、レベルシフトの動作の安定化を図ることができる。
【００７０】
以上説明したように、本実施形態のヘッド制御部ＨＣは、インクを吐出する複数のノズルにそれぞれ対応して設けられた複数のピエゾ素子４７への駆動信号ＣＯＭの印加を制御し、ピエゾ素子４７の充放電に基づいて、各ノズルからインクを吐出させる動作を行わせる。また、ヘッド制御部ＨＣは、それぞれのピエゾ素子４７に対応して、駆動信号ＣＯＭの印加を制御する吐出用スイッチ４６と、吐出用スイッチ４６の制御信号（スイッチ信号ＳＷ＿Ａ、ＳＷ＿Ｂ）を３Ｖの電圧レベルから４２Ｖの電圧レベルに変換するレベルシフト回路４５を備えている。
【００７１】
この、吐出用スイッチ４６とレベルシフト回路４５は、それぞれ、Ｎ型のウェルに形成されるＰ型トランジスタと、Ｐ型のウェルに形成されるＮ型トランジスタを有している。これらのトランジスタは、いずれも高耐圧トランジスタであるので、ウェルを共通化することが可能である。そこで、比較例では吐出用スイッチ４６のＰ型トランジスタと、レベルシフト回路４５のＰ型トランジスタを共通のＮ型のウェルに形成している。これに対し、本実施形態では、吐出用スイッチ４６のＰ型トランジスタのＮ型のウェルと、レベルシフト回路４５のＰ型トランジスタのＮ型のウェルと、を分離させている。
【００７２】
こうすることにより、基板電位や電源電位の変化を抑えることができ、レベルシフトの動作の安定性の向上を図ることができる。
【００７３】
なお、本実施形態では、Ｐ型トランジスタ（言い換えるとＮ型のウェル）が隣接するようにレイアウトしていたがこれには限られない。例えば、Ｎ型とＰ型を逆にしてもよい。この場合、吐出用スイッチ４６のＮ型トランジスタと、レベルシフト回路４５のＮ型トランジスタのＰ型のウェルを分離させ、その２つのＰ型のウェルにそれぞれＧＮＤ電圧（ＶＳＳ）を印加するようにすればよい。この場合においても、基板電位や電源電位の安定化を図ることができ、レベルシフトの動作の安定化を図ることができる。
【００７４】
あるいは、Ｎ型のウェル（Ｐ型トランジスタエリア）とＰ型のウェル（Ｎ型トランジスタエリア）が交互に並ぶようにレイアウトしてもよい。ただし、前述したように同じタイプのウェル間の分離距離は、異なるタイプのウェル（Ｎ型のウェルとＰ型のウェル）間の分離距離よりも小さくて良い。このため、Ｎ型のウェルとＰ型のウェルを交互に配置するよりも、同じタイプのウェル（本実施形態ではＮ型のウェル）を隣接するようにした方がレイアウト面積の縮小を図ることができる。
【００７５】
＝＝＝第２実施形態＝＝＝
図１２は、第２実施形態のヘッド制御部ＨＣのブロック図である。図において１実施形態と同一構成の部分には同一符号を付し説明を省略する。
【００７６】
第２実施形態のヘッド制御部ＨＣは、残留振動検出部６０、検出用スイッチ４６Ｃを備えている。なお、検出用スイッチ４６Ｃは、ピエゾ素子４７ごと（言い換えるとノズルごと）に設けられている。また、これらの各検出用スイッチ４６Ｃについても、印字用スイッチ４６Ａ、４６Ｂと同様に、それぞれレベルシフト回路４５が設けられている。
【００７７】
残留振動検出部６０（検出回路に相当）は、駆動信号印加後のピエゾ素子４７の残留振動信号を検出することにより、ノズルの状態（不良ノズルなど）を検出する。残留振動検出部６０の構成については後述する。残留振動検出部６０と各ピエゾ素子４７の間には検出用スイッチ４６Ｃが設けられている。この検出用スイッチ４６Ｃは、制御ロジック４８から出力される検出スイッチ信号ＳＷ＿Ｃによってオン・オフが制御されている。
【００７８】
＜残留振動検出部６０について＞
図１３は残留振動検出部６０のブロック図であり、図１４は図１３の回路図である。
【００７９】
残留振動検出部６０は、ＣＯＭセレクタ６１、バイアス抵抗Ｒ１、ハイパスフィルター（ＨＰＦ）６２Ａ、６２Ｂ、スイッチ６３Ａ、６３Ｂ、差動アンプ（ＡＭＰ）６４、ローパスフィルター（ＬＰＦ）６５、トリミングアンプ６６、バッファアンプ６７、及び、出力スイッチ６８を備えている。
【００８０】
なお、図１３に示すヘッドドライバには、図１４の印字用スイッチ４６Ａ、４６Ｂが含まれ、残留検出用セレクタには検出用スイッチ４６Ｃが含まれる。また、図１３のプリンタヘッド（アクチュエータ）には、図１４のピエゾ素子４７が含まれる。この印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ、検出用スイッチ４６Ｃ、及び、ピエゾ素子４７は、それぞれヘッド４１の各ノズルと対応して（本実施形態では８００個）設けられている。また、ピエゾ素子４７を除いた部分はヘッド制御部ＨＣに設けられており、ヘッド制御部ＨＣから各ピエゾ素子４７への出力端子Ｔも各ノズルと対応して設けられている。図１４では一つのノズルに対応する部分の構成を示している。
【００８１】
図１４に示すように、１つのピエゾ素子４７に対して３つのスイッチが出力端子Ｔを介して並列に設けられている。
【００８２】
印字用スイッチ４６Ａは、出力端子Ｔを介して、ピエゾ素子４７への第１駆動信号ＣＯＭ＿Ａの印加を制御する。なお、印字用スイッチ４６Ａは第１スイッチ信号ＳＷ＿Ａによってオン・オフが制御される。
【００８３】
印字用スイッチ４６Ｂは、出力端子Ｔを介して、ピエゾ素子４７への第２駆動信号ＣＯＭ＿Ｂの印加を制御する。なお、印字用スイッチ４６Ｂは第２スイッチ信号ＳＷ＿Ｂによってオン・オフが制御される。
【００８４】
検出用スイッチ４６Ｃは、出力端子Ｔを介して、残留振動検出部６０（より具体的には、残留振動検出部６０の第２ラインＬ２）への残留振動信号の印加を制御する。この検出用スイッチ４６Ｃも印字用スイッチ４６Ａ、印字用スイッチ４６Ｂと同様に、Ｐ型トランジスタとＮ型トランジスタとによるトランスファーゲートで構成されている。また、後述する他のスイッチもトランスファーゲートで構成されている。ただし、各スイッチの構成はトランスファーゲートには限られず、他の構成であってもよい。例えば、何れか一方のチャンネルのトランジスタで構成してもよい。
【００８５】
ＣＯＭセレクタ６１は、スイッチ６１Ａ、スイッチ６１Ｂを有している。
【００８６】
スイッチ６１Ａは、第１駆動信号ＣＯＭ＿Ａの供給ラインと、残留振動検出部６０の第１ラインＬ１の間に設けられている。
【００８７】
スイッチ６１Ｂは、第２駆動信号ＣＯＭ＿Ｂの供給ラインと、第１ラインＬ１の間に設けられている。
【００８８】
バイアス抵抗Ｒ１は、第２ラインＬ２（ノードＮ２）と、第１ラインＬ１（ノードＮ１）との間に設けられている。
【００８９】
ハイパスフィルター６２は、第１ラインＬ１に設けられた第１ハイパスフィルター６２Ａと、第２ラインＬ２に設けられた第２ハイパスフィルター６２Ｂを有している。各ハイパスフィルターはそれぞれコンデンサーと抵抗を有して構成されている。
【００９０】
そしてハイパスフィルター６２は、検出用スイッチ４６Ｃが接続される第２ラインＬ２の信号と、駆動信号（第１駆動信号ＣＯＭ＿Ａ、第２駆動信号ＣＯＭ＿Ｂ）が供給される第１ラインＬ１の信号とを差動形式の入力信号とし、第１ハイパスフィルター６２Ａ及び第２ハイパスフィルター６２Ｂにて、それぞれ低域周波数成分を減衰させた信号を差動アンプ６４に出力する。このように低域の周波数成分を減衰させることにより、残留振動の検出精度を向上させることができる。また、ハイパスフィルター６２（第１ハイパスフィルター６２Ａ、第２パイパスフィルター６２Ｂは、それぞれ、コンデンサーによって第１ラインＬ１、第２ラインＬ２の信号の直流成分をカットする。
【００９１】
スイッチ６３Ａは、第１ハイパスフィルター６２Ａの抵抗と並列に設けられている、またスイッチ６３Ｂは、第２ハイパスフィルター６２Ｂの抵抗と並列に設けられている。また、スイッチ６３Ａとスイッチ６３Ｂは同じタイミングでオン・オフが切り替わる。
【００９２】
差動アンプ６４は、３個のオペアンプを用いて構成されたインスツルメンテーションアンプであり、高い同相除去比を有する。これにより、第１ラインＬ１と、第２ラインＬ２に同相ノイズが混入しても当該同相ノイズを抑圧することができる。
【００９３】
ローパスフィルター６５は、差動アンプ６４の出力の高域周波成分を減衰させる。この例のローパスフィルター６５は、オペアンプを用いた多重帰還型であるが、残留振動の周波数帯域よりも高域周波成分を減衰させることができればどのような形式でもよい。これによりノイズ成分を除去することができる。
【００９４】
トリミングアンプ６６は、ローパスフィルター６５の出力のゲイン調整を行う。
【００９５】
バッファアンプ６７は、インピーダンス変換をしてローインピーダンスの信号を出力する。この例のバッファアンプ６７は、オペアンプを用いたボルテージフォロアで構成されている。
【００９６】
出力スイッチ６８は、バッファアンプ６７からの信号の出力のオン・オフを切り替えるものである。例えば、ヘッド４１のノズル列ごとに設けられた残留振動検出部６０の出力を切り替える。
【００９７】
ノズルの状態を検出する場合、まずピエゾ素子４７に駆動信号を印加し、その後に残留振動を検出する。ピエゾ素子４７に第１駆動信号ＣＯＭを印加するときには、印字用スイッチ４６Ａをオン、印字用スイッチ４６Ｂ、検出用スイッチ４６Ｃをオフにする。また、このときスイッチ６１Ａ、６１Ｂはオフ、スイッチ６３Ａ、６３Ｂはオンにする。
【００９８】
そして、第１駆動信号ＣＯＭ＿Ａのパルス（例えば、実際にインクを吐出しない検出用パルス）がピエゾ素子４７に印加された後、残留振動を検出するときには、検出用スイッチ４６Ｃをオンにし、印字用スイッチ４６Ａをオフにする。さらに、スイッチ６１Ａをオン、スイッチ６３Ａ、６３Ｂをオフにする。
【００９９】
これにより、第１駆動信号ＣＯＭ＿Ａを印加した後のピエゾ素子４７に発生する起電力信号（残留振動信号）が、検出用スイッチ４６Ｃ→第２ラインＬ２→第２ハイパスフィルター６２Ｂの経路で伝送される。この際、印字用スイッチ４６Ａはオフ、スイッチ６１Ａはオンなので、第１ラインＬ１には第１駆動信号ＣＯＭ＿Ａが供給され、ノードＮ２の電位はバイアス抵抗Ｒ１によって第１駆動信号ＣＯＭ＿Ａの所定電位にバイアスされる。第１ラインＬ１、第２ラインＬ２の信号は、それぞれ第１ハイパスフィルター６２Ａ、第２ハイパスフィルター６２Ｂを通り差動アンプ６４に入力される。
【０１００】
そして、差動アンプ６４で、この２つの入力信号から同相ノイズが抑制されたシングルエンド形式の信号が出力される。さらに、その信号は、ローパスフィルター６５において高周波成分が減衰され、トリミングアンプ６６でゲイン調整され、バッファアンプにおいて、インピーダンスが変換された後、出力スイッチ６８を介して、例えばコントローラー１０に設けられた異常判定部（不図示）に出力される。そして、異常判定部にて、残留振動検出部６０で検出された信号の周波数、振幅、位相などに基づいて、ノズルの状態が判定される。なお、この異常判定部を残留振動検出部６０に設けてもよい。
【０１０１】
このように残留振動検出部６０は、駆動信号を印加した後のピエゾ素子４７に発生する残留振動信号に基づいて、ノズルの状態を検出している。
【０１０２】
＜レイアウトについて＞
（比較例のレイアウト）
図１５Ａは、第２実施形態の比較例における出力端子Ｔの周辺のレイアウトを示す平面図であり、図１５Ｂは、図１５Ａの断面図である。
【０１０３】
図に示すように、第２実施形態では、印字トランジスタエリアに印字用スイッチ４６Ａ、４６Ｂと検出用スイッチ４６Ｃが設けられている。
ここでも、レベルシフトエリアと印字トランジスタエリアは、出力端子Ｔの並ぶ方向（ヘッド制御部ＨＣの長辺方向）と直交する方向（ヘッド制御部ＨＣの短辺方向）に沿って設けられている。
【０１０４】
また、前述したようにレベルシフト回路４５の４つのトランジスタは、印字用のトランジスタと同様の高耐圧トランジスタである。このため、この比較例ではレイアウト的な効率を優先して、レベルシフト用のＰ型トランジスタと印字用（検出用も含む）のＰ型トランジスタを共通のＮ型のウェルに形成している。
【０１０５】
このため第１実施形態の比較例と同様、この例においてもレベルシフトの動作が遅くなり、不安定になるおそれがある。また、この比較例では、ヘッド制御部ＨＣの短辺方向に検出用スイッチ４６Ｃのトランジスタも配置されているため、図１０の場合よりもＮ型のウェルの領域が短辺方向に長くなっている。このため、電源電圧ＶＨＶの印加位置からレベルシフトエリアのＮ型のウェルまでの距離が大きくなり、寄生抵抗がさらに増加するおそれがある。これにより、レベルシフトの動作がさらに不安定になるおそれがある。
【０１０６】
（第２実施形態のレイアウト）
図１６Ａは、第２実施形態における出力端子Ｔの周辺のレイアウトを示す平面図であり、図１６Ｂは、図１６Ａの断面図である。
【０１０７】
図に示すように、本実施形態では、レベルシフト用トランジスタのＰ型トランジスタエリア（Ｎ型のウェル）と、印字用トランジスタエリアのＰ型トランジスタエリア（Ｎ型のウェル）と、を分離している。
【０１０８】
これにより、レベルシフト用トランジスタ（Ｐ型トランジスタ）は、ピエゾ素子４７の充放電を行う際に流れる電流の影響を受けにくくなる。よってレベルシフトの動作を安定化させることができる。
【０１０９】
また、レベルシフト用トランジスタのＮ型のウェルと、印字用トランジスタのＮ型のウェルと、を分離し、その２つＮ型のウェルにそれぞれ電源電圧ＶＨＶを印加している。このため、寄生抵抗によるトランジスタの閾値電圧の変動を防止することができる。
【０１１０】
なお、この第２実施形態では、印字用トランジスタとして印字用スイッチ４６Ａ、４６ＡのＰ型トランジスタと、検出用スイッチ４６ＣのＰ型トランジスタを共通のウェル（Ｎ型のウェル）に形成している。これにより印字用スイッチ４６Ａ、４６ＡのＰ型トランジスタと、検出用スイッチ４６ＣのＰ型トランジスタを別のウェルに設ける場合と比べてレイアウト面積の縮小を図ることができる。なお、検出用スイッチ４６Ｃは、印字用スイッチ４６Ａ、４６Ｂがオフのとき（駆動信号ＣＯＭのパルスをピエゾ素子４７に印加した後）にオンになるので、印字用スイッチ４６Ａ、４６Ｂと共通のウェルに形成しても問題がない。
【０１１１】
また、この第２実施形態においても、Ｐ型トランジスタ（Ｎ型のウェル）とＮ型トランジスタ（Ｐ型のウェル）を逆に配置してもよい。あるいは、Ｐ型トランジスタ（Ｎ型のウェル）とＮ型トランジスタ（Ｐ型のウェル）を交互に配置してもよい。ただし、レベルシフトエリアと印字トランジスタエリアの隣接するウェルを同じタイプにする方がレイアウト面積の縮小を図ることができる。
【０１１２】
このように第２実施形態においても、基板電位や電源電位の安定化を図ることができ、レベルシフトの動作の安定化を図ることができる。
【０１１３】
＝＝＝その他の実施の形態＝＝＝
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。
【０１１４】
＜プリンター１について＞
前述の実施形態では、液体吐出装置は、ヘッド４１の移動するシリアル型プリンターであった。但し、液体吐出装置は、ヘッドの固定されたライン型プリンターであっても良い。また、液体吐出装置は、インクを吐出するプリンターに限られるものではない。例えば、液体吐出装置は、ノズルから加工液を吐出する加工装置でも良い。
【０１１５】
＜ピエゾ素子４７について＞
前述の実施形態では、ノズルからインクを吐出させる駆動素子としてピエゾ素子４７が用いられていた。但し、ノズルからインクを吐出させる駆動素子は、ピエゾ素子４７に限らず、他の圧電素子でも良い。
【０１１６】
＜駆動信号ＣＯＭについて＞
前述の実施形態では２種類の駆動信号（第１駆動信号ＣＯＭ＿Ａ、第２駆動信号ＣＯＭ＿Ｂ）を２つの印字用スイッチ（４６Ａ、４６Ｂ）を用いてピエゾ素子４７に印加していたが、これには限られず、駆動信号ＣＯＭが１つでもよい。この場合、印字用スイッチは一つでよい。
【０１１７】
＜残留振動検出部６０について＞
残留振動検出部６０の構成は前述したものには限られず、他の構成の検出回路であってもよい。例えば、ハイパスフィルター６２を第２ハイパスフィルター６２Ｂのみで構成してもよい。この場合、差動アンプ６４にはシングル入力のアンプを用いる。
あるいは、ローパスフィルター６５を用いないようにしてもよい。
【符号の説明】
【０１１８】
１  プリンター、１０  コントローラー、
１１  メモリー、１２  駆動信号生成回路、
２０  搬送ユニット、３０  キャリッジユニット、３１  キャリッジ、
４０  ヘッドユニット、４１  ヘッド、
４２Ａ  第１シフトレジスタ、４２Ｂ  第２シフトレジスタ、
４３Ａ  第１ラッチ回路、４３Ｂ  第２ラッチ回路、
４４  信号選択部、４５  レベルシフト回路、
４６Ａ  印字用スイッチ、４６Ｂ  印字用スイッチ、４６Ｃ  検出用スイッチ、
４７  ピエゾ素子、４８  制御ロジック、
５０  センサー群、
６０  残留振動検出部、６１  ＣＯＭセレクタ、６２  ハイパスフィルター、
６２Ａ  第１ハイパスフィルター、６２Ｂ  第２ハイパスフィルター、
６３Ａ  スイッチ、６３Ｂ  スイッチ、６４  差動アンプ、
６５  ローパスフィルター、６６  トリミングアンプ、
６７  バッファアンプ、６８  出力スイッチ、
ＨＣ  ヘッド制御部（半導体装置）、
ＣＬＫ  クロック信号、ＬＡＴ  ラッチ信号、ＣＨ  チェンジ信号、
ＴＤ  設定信号、ＳＩ  画素データ、ＳＰ  設定データ、
ＣＯＭ＿Ａ  第１駆動信号、ＣＯＭ＿Ｂ  第２駆動信号、
Ｔ  出力端子
【図１】
2015174239.tif 000003
【図２】
2015174239.tif 000004
【図３】
2015174239.tif 000005
【図４】
2015174239.tif 000006
【図５】
2015174239.tif 000007
【図６】
2015174239.tif 000008
【図７】
2015174239.tif 000009
【図８】
2015174239.tif 000010
【図９】
2015174239.tif 000011
【図１２】
2015174239.tif 000012
【図１３】
2015174239.tif 000013
【図１４】
2015174239.tif 000014
【図１０】
2015174239.tif 000015
【図１１】
2015174239.tif 000016
【図１５】
2015174239.tif 000017
【図１６】
2015174239.tif 000018