(57)【要約】【課題】電圧制御発振器の発振周波数が高速の場合においても、ジッタを低減させることのできるフラクショナルＰＬＬ回路を提供する。【解決手段】入力クロック信号と帰還信号との位相差に応じた制御電圧を出力する位相周波数比較器１１と、制御電圧に応じた周波数の出力クロック信号を生成する電圧制御発振器１４と、出力クロック信号のクロックの１周期を所定個数に等分した位相のいずれかを選択し、選択した位相に立ち上がりエッジを有する移相クロック信号を生成する位相選択回路１６と、移相クロック信号を分周する分周器１７と、移相クロック信号の周期を予め決められた移相量で変化させた長さにするよう、位相選択回路１６によって選択される移相クロック信号の立ち上がりエッジの位相を決定し、該位相を選択するよう位相選択回路１６を制御する位相コントローラ１５とを備え、位相コントローラ１５は分周された移相クロック信号によって動作する。【選択図】図１
2015222918.tif 000002
【特許請求の範囲】
【請求項１】
基準となる入力クロック信号と帰還信号との位相差を検出し、該位相差に応じた制御電圧を出力する位相比較手段と、
前記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、
前記出力クロック信号のクロックの１周期を所定個数に等分した位相のうちのいずれかを選択し、その選択した位相に立ち上がりエッジを有する移相クロック信号を生成する位相選択手段と、
前記移相クロック信号を分周して、分周された移相クロック信号を前記帰還信号として前記位相比較手段に送る分周手段と、
前記移相クロック信号の周期を前記出力クロック信号の周期から予め決められた移相量で変化させた長さにするように、前記位相選択手段によって選択される前記移相クロック信号の立ち上がりエッジの位相を決定し、その決定された位相を選択するように前記位相選択手段を制御する位相制御手段とを備え、
前記位相制御手段は、分周された移相クロック信号によって動作することを特徴とするフラクショナルＰＬＬ回路。
【請求項２】
請求項１に記載のフラクショナルＰＬＬ回路を搭載したことを特徴とするスペクトラム拡散クロック発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有理数の分周比を有するフラクショナルＰＬＬ（Phase Locked Loop）回路に関する。
【背景技術】
【０００２】
従来より、高速シリアル通信技術において、スペクトラム拡散クロック発振器（ＳＳＣＧ）を用いることで、放射電磁雑音対策を行っている。スペクトラム拡散クロック発振器は、有理数の分周比を有するフラクショナルＰＬＬ回路を用いることで実現されている。
【０００３】
このようなフラクショナルＰＬＬ回路は、位相周波数比較器、チャージポンプ、ループフィルタ、電圧制御発振器（ＶＣＯ）、位相コントローラ、位相選択回路、及び分周器を備えているのが一般的である。
【０００４】
そして、フラクショナルＰＬＬ回路において、位相コントローラと位相選択回路によってクロックの位相を変化させることで、出力クロック信号のジッタを低減することが提案されている（たとえば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術のフラクショナルＰＬＬ回路では、位相コントローラが電圧制御発振器の発振周波数で動作するために、当該発振周波数が速い場合、その速い発振周波数に位相コントローラの動作速度が追いつかないという問題がある。
【０００６】
また、位相コントローラと位相選択回路が電圧制御発振器の発振周波数に同期してのデータの受け渡しを行う際に、位相コントローラの動作速度が追いつかないという問題もある。
【０００７】
位相コントローラの動作速度が追いつかない状態では、出力クロック信号のジッタを低減することが難しくなる。
【０００８】
本発明の課題は、電圧制御発振器の発振周波数が高速の場合においても、該発振周波数に追いつくよう位相コントローラの動作速度を低い速度に抑えることで、ジッタを低減させることのできるフラクショナルＰＬＬ回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明のフラクショナルＰＬＬ回路は、基準となる入力クロック信号と帰還信号との位相差を検出し、該位相差に応じた制御電圧を出力する位相比較手段と、前記制御電圧に応じた周波数を有する出力クロック信号を生成して出力する電圧制御発振手段と、前記出力クロック信号のクロックの１周期を所定個数に等分した位相のうちのいずれかを選択し、その選択した位相に立ち上がりエッジを有する移相クロック信号を生成する位相選択手段と、前記移相クロック信号を分周して、分周された移相クロック信号を前記帰還信号として前記位相比較手段に送る分周手段と、前記移相クロック信号の周期を前記出力クロック信号の周期から予め決められた移相量で変化させた長さにするように、前記位相選択手段によって選択される前記移相クロック信号の立ち上がりエッジの位相を決定し、その決定された位相を選択するように前記位相選択手段を制御する位相制御手段とを備え、前記位相制御手段は、分周された移相クロック信号によって動作することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、位相コントローラを、電圧制御発振器の発振周波数ではなく、当該発信周波数に比べて遅い周波数である分周後の発振周波数で動作させるので、位相コントローラの動作速度が追いつかないという事態にはならない。その結果、フラクショナルＰＬＬの動作速度を高めることが可能となり、ジッタを低減させることができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１によるフラクショナルＰＬＬ回路の全体構成を示すブロック図である。
【図２】従来のフラクショナルＰＬＬ回路の全体構成を示すブロック図である。
【図３】図２の位相選択回路による位相シフトを示しており、移相量が正の場合のタイミングチャートである。
【図４】図３の位相シフトを行う際に位相選択回路によって選択される位相を示す図である。
【図５】図１の位相選択回路による位相シフトを示しており、移相量が正の場合のタイミングチャートである。
【図６】図５と同様、図１の位相選択回路による位相シフトを示しており、移相量が正の場合のタイミングチャートである。
【図７】図５の位相シフトを行う際に位相選択回路によって選択される位相を示す図である。
【図８】図１の位相選択回路による位相シフトを示しており、移相量が負の場合のタイミングチャートである。
【図９】図８の位相シフトを行う際に位相選択回路によって選択される位相を示す図である。
【図１０】実施例２を示しており、実施例１のフラクショナルＰＬＬ回路を搭載したスペクトラム拡散クロック発振器（ＳＳＣＧ）の動作について説明した図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例を図面に従って説明する。
【実施例】
【００１３】
《実施例１》
図１は、実施例１によるフラクショナルＰＬＬ回路の全体構成を示すブロック図である。本フラクショナルＰＬＬ回路１０は、位相周波数比較器１１、チャージポンプ１２、ループフィルタ１３、電圧制御発振器（ＶＣＯ）１４、位相コントローラ１５、位相選択回路１６、及び分周器１７を備えている。
【００１４】
位相周波数比較器１１には、基準クロック発生器（図示省略）によって発生された基準クロックとなる入力クロック信号ref clkと、分周器１７からの帰還信号とが入力される。そして、位相周波数比較器１１は、入力された２つの信号の間の位相差を検出してチャージポンプ１２に出力する。チャージポンプ１２は、位相差に応じて増減したチャージポンプ電圧をループフィルタ１３に出力し、ループフィルタ１３はチャージポンプ電圧に応じた制御電圧を電圧制御発振器１４に出力する。電圧制御発振器１４は、制御電圧に応じた周波数及び位相を有する出力クロック信号vco clkを生成して出力する。
【００１５】
位相選択回路１６は、電圧制御発振器１４の出力クロック信号vco clkのクロック1周期を所定個数に等分した位相のうちいずれかを選択し、選択した位相を有する移相クロック信号pi outを生成する。分周器１７は、位相選択回路１６で生成された移相クロック信号pi outを分周し、その結果、移相クロック信号div clkを生成する。移相クロック信号div clkは帰還信号として位相周波数比較器１１に入力される。
【００１６】
位相コントローラ１５は、移相クロック信号pi outの周期を、電圧制御発振器１４の出力クロック信号vco clkの周期から予め決められた移相量で変化させるように、位相選択回路１６によって選択する位相を決定する。そして、位相コントローラ１５は、その決定した位相を選択するように位相選択回路１６をコントロールする。また、位相コントローラ１５は、移相クロック信号div clkの周波数に同期して動作するため、動作速度は移相クロック信号div clkの周波数が必要となる。
【００１７】
本実施例では、分周器１７で分周された移相クロック信号div clkが位相コントローラ１５に入力され、位相コントローラ１５は、当該移相クロック信号div clkによって動作するようになっている。
【００１８】
分周器１７の分周比を大きくすることで、位相コントローラ１５の動作速度を抑えることができるので、電圧制御発振器１４の出力クロック信号vco clkの動作速度が速い回路においても、フラクショナルＰＬＬの動作速度を高めることが可能となる。
【００１９】
また、図１の構成においては、分周器１７の分周比は一定であるため、電圧制御発振器１４の出力クロック信号vco clkのジッタを低減することができる。
【００２０】
なお、本実施例では、位相周波数比較器１１は位相比較手段を、電圧制御発振器１４は電圧制御発振手段を、位相コントローラ１５は位相制御手段を、位相選択回路１６は位相選択手段を、分周器１７は分周手段をそれぞれ構成している。
【００２１】
図２は、比較のために、従来のフラクショナルＰＬＬ回路の全体構成を示したものである。従来のフラクショナルＰＬＬ回路１０も、位相周波数比較器１１、チャージポンプ１２、ループフィルタ１３、電圧制御発振器１４、位相コントローラ１５、位相選択回路１６、及び分周器１７を備えている。
【００２２】
図２の構成においても、分周器１７の分周比は一定であるため、電圧制御発振器１４の出力クロック信号vco clkのジッタを低減することができる。
【００２３】
図３は、図２の位相選択回路１６による位相シフトを示しており、移相量Δphが正の場合のタイミングチャートである。図３において、横軸は出力クロック信号vco clkのクロックの一周期を５１２等分した位相を単位としている。
【００２４】
移相クロック信号pi outの周期は、出力クロック信号vco clkの周期から移相量Δph分広がり、512+Δphになる。つまり、移相クロック信号pi outの各クロックの立ち上がりエッジは、クロックが進む毎に、出力クロック信号vco clkの対応する各クロックの立ち上がりエッジから、移相量Δphずつ広がって遅延される。
【００２５】
出力クロック信号の最初のクロックvco clk(0)と移相クロック信号の最初のクロックpi out(0)の各立ち上がりエッジは一致している。移相クロック信号の第２クロックpi out(1)の立ち上がりエッジは、出力クロック信号の第２クロックvco clk(1)の立ち上がりエッジから移相量Δphで遅延される。移相クロック信号の第３クロックpi out(2)の立ち上がりエッジは、出力クロック信号の第３クロックvco clk(2)の立ち上がりエッジから移相量Δphの２倍で遅延される。
【００２６】
以下同様に、移相クロック信号の第ｎクロックpi out(n-1)の立ち上がりエッジは、出力クロック信号の第ｎクロックvco clk(n-1)の立ち上がりエッジから移相量Δphの(n-1)倍で遅延される。
【００２７】
図４は、図３の位相シフトを行う際に位相選択回路１６によって選択される位相を示している。位相選択回路１６は、出力クロック信号vco clkのクロックの１周期を５１２個に等分した位相「0」〜「511」のいずれかを、現在の位相として選択している。
【００２８】
位相選択回路１６は、出力クロック信号vco clkのクロックが進む毎に、移相量Δphずつ増分した位相を新たな現在の位相として選択している。なお、移相量Δphで増分しても現在の位相と移相量Δphとの和が出力クロック信号vco clkのクロックの１周期未満である場合（すなわち、増分後の位相が「５１１」以下である場合）、移相クロック信号pi outの次のクロックの立ち上がりエッジは、出力クロック信号vco clkの次のクロックの周期内の該当する位相にある。
【００２９】
一方、移相量Δphで増分すると現在の位相と移相量Δphとの和が出力クロック信号vco clkのクロックの１周期以上になる場合（すなわち、増分後の位相が「５１２」以上である場合）、移相クロック信号pi outの次のクロックの立ち上がりエッジは、出力クロック信号vco clkの次のクロックではなく、さらにその次のクロックの周期内の、増分後の位相から「５１２」を減算した位相にある。
【００３０】
後者の場合、例えば図３に示すように、移相クロック信号の第５クロックpi out(4)の立ち上がりエッジは、出力クロック信号の第５クロックvco clk(4)ではなく、第６クロックvco clk(5)の周期内にあり、出力クロック信号の第６クロックvco clk(5)の立ち上がりエッジから、mod(4×Δph,512)、すなわち、4×Δphを512で割ったときの余りで遅延される。このことを図４では白抜きの矢印で示し、出力クロック信号のクロックvco clk(4)、vco clk(8)、vco clk(12)における点線の丸印で示す位相を選択することに代えて、次のクロックの実線の白丸が選択される。
【００３１】
以上のように、図３及び図４を参照して説明したように位相を選択することにより、移相クロック信号の各クロックpi out(0)、pi out(1)、・・・・・、pi out(n)の周期は常に、出力クロック信号vco clkのクロックの周期から移相量Δphで増大された長さ（すなわち512+Δph）になる。
【００３２】
図５は、図１の位相選択回路１６による位相シフトを示しており、移相量Δphが正の場合のタイミングチャートである。図５において、横軸は出力クロック信号vco clkのクロックの一周期を５１２等分した位相を単位としている。phase(n)（つまり、phase(0)〜phase(511)）は、５１２等分したそれぞれの位相を持つクロックを表している。
【００３３】
移相クロック信号div clkは、分周器の分周比を２に設定した場合の波形を示しており、移相クロック信号pi outの２分周の周波数を持っている。
【００３４】
移相クロック信号pi outの周期は、出力クロック信号vco clkの周期から移相量Δph分広がり、512+Δphになる。つまり、移相クロック信号pi outの各クロックの立ち上がりエッジは、クロックが進む毎に、出力クロック信号vco clkの対応する各クロックの立ち上がりエッジから、移相量Δphずつ広がって遅延される。
【００３５】
図５の場合は、Δph＝2/512phase（５１２等分した位相２つ分）の幅としており、移相クロック信号div clk １周期ごとに移相クロック信号pi outの立上りエッジをphase（0）からphase(2)のように２つ位相をずらしている。移相クロック信号div clkの周期は（2*vco clkの周期+Δph）となっている。
【００３６】
図６は、図５と同様、図１の位相選択回路１６による位相シフトを示しており、移相量Δphが正の場合のタイミングチャートである。図６において、横軸は出力クロック信号vco clkのクロックの一周期を５１２等分した位相を単位としている。phase(n)は５１２等分したそれぞれの位相を持つクロックを表している。
【００３７】
図６が図５と異なる点は、位相がphase(511)からphase(0)へと桁が繰り上がっている部分である。従来では、出力クロック信号vco clkに同期して位相コントローラ１５が動作していたため、桁が繰り上がっている部分では、図４の出力クロック信号vco clk(4)，vco clk(8)，vco clk(12)に対応したクロックは出力しないという処理が必要になっていた。しかしながら、本実施例の構成においては、移相クロック信号div clkに同期して位相コントロール回路が動作しているために、特別な処理が不要となる。
【００３８】
図７は、図５の位相シフトを行う際に位相選択回路１６によって選択される位相を示している。位相選択回路１６は、出力クロック信号vco clkのクロックの１周期を５１２個に等分した位相「0」〜「511」のいずれかを、現在の位相として選択している。
【００３９】
位相選択回路１６は、この場合、分周比が２であるため移相クロック信号pi outのクロックが２進む毎に、移相量Δphずつ増分した位相を新たな現在の位相として選択している。
【００４０】
移相クロック信号pi outを基準に動作しているので、従来の動作のようにクロックを出力しない期間が発生しない。そのため、位相コントローラ１５の動作をより簡略化することができる。
【００４１】
図８は、図１の位相選択回路１６による位相シフトを示しており、移相量Δphが負の場合のタイミングチャートである。図８において、横軸は出力クロック信号vco clkのクロックの一周期を５１２等分した位相を単位としている。phase(n)は５１２等分したそれぞれの位相を持つクロックを表している。
【００４２】
移相クロック信号div clkは分周器の分周比を２に設定した場合の波形を示しており、移相クロック信号pi outの２分周の周波数を持っている。
【００４３】
移相クロック信号pi outの周期は、出力クロック信号vco clkの周期から移相量Δph分広がり、512+Δphになる。つまり、移相クロック信号pi outの各クロックの立ち上がりエッジは、クロックが進む毎に、出力クロック信号vco clkの対応する各クロックの立ち上がりエッジから、移相量Δphずつ速まる。
【００４４】
図８の場合はΔph＝2/512phase（５１２等分した位相２つ分）の幅としており、移相クロック信号div clk １周期ごとに移相クロック信号pi outの立上りエッジをphase（0）からphase(2)のように２つ位相をずらしている。移相クロック信号div clkの周期は（2*vco clkの周期-Δph）となる。
【００４５】
図９は、図８の位相シフトを行う際に位相選択回路１６によって選択される位相を示している。位相選択回路１６は、出力クロック信号vco clkのクロックの１周期を５１２個に等分した位相「0」〜「511」のいずれかを、現在の位相として選択している。
【００４６】
位相選択回路１６は、この場合、分周比が２であるため移相クロック信号pi outのクロックが２進む毎に、移相量Δphずつ減少した位相を新たな現在の位相として選択している。
【００４７】
移相クロック信号pi outを基準に動作しているので従来の動作のようにクロックを出力しない期間が発生しないため、移相量Δphが正の場合も負の場合も動作の状態が変化しない。このため、位相コントロール回路を簡略化できる。
【００４８】
《実施例２》
図１０は実施例２を示しており、実施例１のフラクショナルＰＬＬ回路を搭載したスペクトラム拡散クロック発振器（ＳＳＣＧ）の動作について説明した図である。
【００４９】
図１０において、横軸は時間で縦軸は変調度Δphである。変調周期１周期ごとに変調度Δphを増減させることで、スペクトラム拡散クロック発振器の動作を実現することができる。
【００５０】
図５及び図６の動作は、変調度Δph’が+2*1/512の状態に対応している。変調度Δph’が０の状態は位相コントロールの変調がかからず、常にphase(0)で動作している。
【００５１】
本実施例によれば、電圧制御発振器１４の発振周波数が速い場合においても、スペクトラム拡散クロック発振器（ＳＳＣＧ）を構成することができる。
【００５２】
以上、本発明の実施例を図面により詳述してきたが、上記各実施例は本発明の例示にしか過ぎないものであり、本発明は上記各実施例の構成にのみ限定されるものではない。本発明の要旨を逸脱しない範囲の設計の変更等があっても、本発明に含まれることは勿論である。
【符号の説明】
【００５３】
１０  フラクショナルＰＬＬ回路
１１  位相周波数比較器
１２  チャージポンプ
１３  ループフィルタ
１４  電圧制御発振器
１５  位相コントローラ
１６  位相選択回路
１７  分周器
【先行技術文献】
【特許文献】
【００５４】
【特許文献１】特開２０１２−１９５８２４号公報
【図１】
2015222918.tif 000003
【図２】
2015222918.tif 000004
【図３】
2015222918.tif 000005
【図４】
2015222918.tif 000006
【図５】
2015222918.tif 000007
【図６】
2015222918.tif 000008
【図７】
2015222918.tif 000009
【図８】
2015222918.tif 000010
【図９】
2015222918.tif 000011
【図１０】
2015222918.tif 000012