(57)【要約】【課題】高画質な画像を表示可能とする信号処理方法、表示装置、及び電子機器を提供すること。【解決手段】本技術の一形態に係る信号処理方法は、表示対象となる画像の各画素の階調を含む画像信号を入力することを含む。各々が発光素子を有する複数の画素回路のうちの、前記発光素子の発光輝度を定める信号電圧が、共通して接続された信号線に順次連続して出力される所定の複数の画素回路を複数の共通画素回路として、前記入力された画像信号内の前記複数の共通画素回路の各々に対応する階調である対応階調が選択される。前記複数の共通画素回路に対応して選択された複数の対応階調をもとに、前記信号線に順次連続して出力される複数の信号電圧の各々の大きさが補正される。【選択図】図９
2015197477.tif 000002
【特許請求の範囲】
【請求項１】
表示対象となる画像の各画素の階調を含む画像信号を入力し、
各々が発光素子を有する複数の画素回路のうちの、前記発光素子の発光輝度を定める信号電圧が、共通して接続された信号線に順次連続して出力される所定の複数の画素回路を複数の共通画素回路として、前記入力された画像信号内の前記複数の共通画素回路の各々に対応する階調である対応階調を選択し、
前記複数の共通画素回路に対応して選択された複数の対応階調をもとに、前記信号線に順次連続して出力される複数の信号電圧の各々の大きさを補正する
信号処理方法。
【請求項２】
請求項１に記載の信号処理方法であって、
前記補正ステップは、前記複数の対応階調の各々の大きさを、前記複数の対応階調内の他の対応階調をもとに補正し、前記補正された対応階調に応じた前記信号電圧を生成する
信号処理方法。
【請求項３】
請求項１に記載の信号処理方法であって、
前記補正ステップは、前記複数の対応階調の各々に応じて前記信号電圧を生成し、前記生成された信号電圧の大きさを補正する
信号処理方法。
【請求項４】
請求項２に記載の信号処理方法であって、
前記複数の対応階調の各々に応じた前記信号電圧は、前記複数の共通画素回路が並ぶ順で、前記信号線に順次連続して出力され、
前記補正ステップは、補正対象となる前記対応階調である対象対応階調を、前記対象対応階調に対応する前記共通画素回路に隣接する、隣接共通画素回路に対応する対応階調をもとに補正する
信号処理方法。
【請求項５】
請求項４に記載の信号処理方法であって、
前記補正ステップは、前記隣接共通画素回路に対応する前記対応階調を隣接対応階調として、前記対象対応階調と前記隣接対応階調との大小関係をもとに補正を行う
信号処理方法。
【請求項６】
請求項５に記載の信号処理方法であって、
前記補正ステップは、前記隣接対応階調が前記対象対応階調よりも大きい場合は前記対象対応階調を小さくし、前記隣接対応階調が前記対象対応階調よりも小さい場合は、前記対象対応階調を大きくする
信号処理方法。
【請求項７】
請求項６に記載の信号処理方法であって、
前記補正ステップは、前記対象対応階調が０階調であり前記隣接対応階調が前記０階調よりも大きい場合に、前記対象対応階調を、前記発光素子の発光輝度を０とする０信号電圧よりも小さい補正用電圧が生成される補正用階調に補正する
信号処理方法。
【請求項８】
請求項７に記載の信号処理方法であって、
前記補正ステップは、前記選択された複数の対応階調の各々に所定の階調を加算することで複数の加算対応階調を生成し、前記生成された複数の加算対応階調の各々の大きさを、前記複数の加算対応階調内の他の加算対応階調をもとに補正し、
前記信号処理方法は、さらに、前記補正された加算対応階調から前記所定の値を減算した階調に応じた前記信号電圧を生成する
信号処理方法。
【請求項９】
請求項８に記載の信号処理方法であって、
前記最下階調は、０階調から前記所定の階調までの範囲の階調である
信号処理方法。
【請求項１０】
請求項１に記載の信号処理方法であって、
前記複数の画素回路はマトリクス状に配置され、各々が、前記信号電圧に応じた駆動電流を前記発光素子に印加する駆動トランジスタを有し、
前記複数の画素回路のうちの、前記信号電圧が書き込まれる画素回路を選択するための選択線が共通して接続された水平方向に並ぶ複数の画素回路を水平画素回路群として、
前記選択ステップは、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧をもとに補正する閾値補正が同じタイミングで行われる複数の水平画素回路群に含まれる、前記信号線が共通して接続された垂直方向に並ぶ前記複数の共通画素回路の各々に対応する前記対応階調を選択する
信号処理方法。
【請求項１１】
所定の信号線に接続される第１の画素回路に対応する第１の入力画像信号と、前記所定の信号線に接続される前記第１の画素回路に隣接する第２の画素回路に対応する第２の入力画像信号とを入力し、
第１の書き込み期間において前記所定の信号線から前記第１の画素回路に供給される第１の信号電圧を、前記入力された第２の入力画像信号に応じて補正し、
第２の書き込み期間において前記所定の信号線から前記第２の画素回路に供給される第２の信号電圧を、前記入力された第１の入力画像信号に応じて補正する
信号処理方法。
【請求項１２】
請求項１２に記載の信号処理方法であって、
前記第１の画素回路及び前記第２の画素回路は、互いに異なる色を発光する
信号処理方法。
【請求項１３】
表示対象となる画像の各画素の階調を含む画像信号を入力する入力部と、
各々が発光素子を有する複数の画素回路と、
前記複数の画素回路のうちの所定の複数の画素回路に共通して接続された信号線に、前記発光素子の発光輝度を定める信号電圧を順次連続して出力する第１の出力部と、
前記所定の複数の画素回路を複数の共通画素回路として、前記入力された画像信号内の前記複数の共通画素回路の各々に対応する階調である対応階調を選択する選択部と、
前記複数の共通画素回路に対応して選択された複数の対応階調をもとに、前記信号線に順次連続して出力される複数の信号電圧の各々の大きさを補正する補正部と
を具備する表示装置。
【請求項１４】
請求項１１に記載の表示装置であって、
前記複数の画素回路はマトリクス状に配置され、各々が、前記信号電圧に応じた駆動電流を前記発光素子に印加する駆動トランジスタを有し、
前記表示装置は、さらに、前記複数の画素回路のうちの水平方向に並ぶ複数の水平画素回路に共通して接続された選択線に、前記信号電圧が書き込まれる画素回路を選択する選択信号を出力する第２の出力部を具備し、
前記複数の共通画素回路は、垂直方向に並び、前記選択線が共通して接続された前記複数の水平画素回路を水平画素回路群として、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧をもとに補正する閾値補正が同じタイミングで行われる複数の水平画素回路群に含まれる
表示装置。
【請求項１５】
表示対象となる画像の各画素の階調を含む画像信号を入力する入力部と、
各々が発光素子を有する複数の画素回路と、
前記複数の画素回路のうちの所定の複数の画素回路に共通して接続された信号線に、前記発光素子の発光輝度を定める信号電圧を順次連続して出力する第１の出力部と、
前記所定の複数の画素回路を複数の共通画素回路として、前記入力された画像信号内の前記複数の共通画素回路の各々に対応する階調である対応階調を選択する選択部と、
前記複数の共通画素回路に対応して選択された複数の対応階調をもとに、前記信号線に順次連続して出力される複数の信号電圧の各々の大きさを補正する補正部と
を有する表示装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、画像を表示するための信号処理方法、表示装置、及び電子機器に関する。
【背景技術】
【０００２】
従来、表示装置の１つとして、印加される電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子を画素の発光部（発光素子）として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス（ＥＬ；Electroluminescence）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は、次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。また有機ＥＬ素子は自発光素子であるために、液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
特許文献１に記載の有機ＥＬ表示装置では、その図１０等に示すように、アノード電極２１１と同じレイヤーに金属配線９０が形成される。金属配線９０は、有機層（電荷注入層２１４や接続層２１６、２１７）に電気的に接続され、非発光時のアノード電極２１１の電位よりも低い電位に設定される。これにより有機層内を流れるリーク電流が隣接画素側へ流れ込むことが防止されている。この結果、リーク電流に起因する隣接画素での発光を抑えることが可能となり、良好な色再現性（色純度）が実現されている（特許文献１の明細書段落［００９８］−［０１０５］等）。
【０００５】
また特許文献２に記載の有機ＥＬ表示装置では、その図８等に示すように、複数の水平ラインを１ユニットとし、同一ユニット内の各画素回路では、閾値補正動作が同時に行われる。そして閾値補正動作完了後に、各画素回路毎に順次、映像信号電圧が入力され、入力された映像信号電圧に応じた輝度の発光が行われる。この際に、各ユニット毎に、先頭ラインから終了ラインへの順番での映像信号電圧の入力と、終了ラインから先頭ラインへの順番での映像信号電圧の入力とが交互に行われる。これにより各ユニットの境界部分におけるスジが解消されるので、画面品質を向上させることができる（特許文献２の明細書段落［００６２］−［００６９］等）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−１５５９５３号公報
【特許文献２】特開２０１１−１５４２３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１及び２に記載のように、高画質な画像を表示するための種々の技術が求められている。
【０００８】
以上のような事情に鑑み、本技術の目的は、高画質な画像を表示可能とする信号処理方法、表示装置、及び電子機器を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本技術の一形態に係る信号処理方法は、表示対象となる画像の各画素の階調を含む画像信号を入力することを含む。
各々が発光素子を有する複数の画素回路のうちの、前記発光素子の発光輝度を定める信号電圧が、共通して接続された信号線に順次連続して出力される所定の複数の画素回路を複数の共通画素回路として、前記入力された画像信号内の前記複数の共通画素回路の各々に対応する階調である対応階調が選択される。
前記複数の共通画素回路に対応して選択された複数の対応階調をもとに、前記信号線に順次連続して出力される複数の信号電圧の各々の大きさが補正される。
これにより信号電圧が信号線に順次連続して出力されることによる問題を抑制することが可能となる。この結果、高画質な画像を表示することが可能となる。
【００１０】
前記補正ステップは、前記複数の対応階調の各々の大きさを、前記複数の対応階調内の他の対応階調をもとに補正し、前記補正された対応階調に応じた前記信号電圧を生成してもよい。
このように対応階調を補正することで、信号電圧の各々の大きさが補正されてもよい。
【００１１】
前記補正ステップは、前記複数の対応階調の各々に応じて前記信号電圧を生成し、前記生成された信号電圧の大きさを補正してもよい。
このように対応階調に応じた信号電圧が調整されてもよい。
【００１２】
前記複数の対応階調の各々に応じた前記信号電圧は、前記複数の共通画素回路が並ぶ順で、前記信号線に順次連続して出力されてもよい。この場合、前記補正ステップは、補正対象となる前記対応階調である対象対応階調を、前記対象対応階調に対応する前記共通画素回路に隣接する、隣接共通画素回路に対応する対応階調をもとに補正する。
これにより信号線に隣接して出力される信号電圧による影響を十分に抑制することができる。
【００１３】
前記補正ステップは、前記隣接共通画素回路に対応する前記対応階調を隣接対応階調として、前記対象対応階調と前記隣接対応階調との大小関係をもとに補正を行ってもよい。
これにより隣接対応階調による影響を十分に抑制することができる。
【００１４】
前記補正ステップは、前記隣接対応階調が前記対象対応階調よりも大きい場合は前記対象対応階調を小さくし、前記隣接対応階調が前記対象対応階調よりも小さい場合は、前記対象対応階調を大きくしてもよい。
これにより隣接対応階調による影響を十分に抑制することができる。
【００１５】
前記補正ステップは、前記対象対応階調が０階調であり前記隣接対応階調が前記０階調よりも大きい場合に、前記対象対応階調を、前記発光素子の発光輝度を０とする０信号電圧よりも小さい補正用電圧が生成される補正用階調に補正してもよい。
このように補正用電圧及び補正用階調が定められることで、高精度の補正が可能となる。
【００１６】
前記補正ステップは、前記選択された複数の対応階調の各々に所定の階調を加算することで複数の加算対応階調を生成し、前記生成された複数の加算対応階調の各々の大きさを、前記複数の加算対応階調内の他の加算対応階調をもとに補正してもよい。この場合、前記信号処理方法は、さらに、前記補正された加算対応階調から前記所定の値を減算した階調に応じた前記信号電圧を生成することを含んでもよい。
このように補正の際に所定の値の階調が加算されてもよい。これにより補正用階調を容易に定めることができる。
【００１７】
前記最下階調は、０階調から前記所定の階調までの範囲の階調であってもよい。
このように補正用階調を容易に定めることができる。
【００１８】
前記複数の画素回路はマトリクス状に配置され、各々が、前記信号電圧に応じた駆動電流を前記発光素子に印加する駆動トランジスタを有してもよい。この場合、前記複数の画素回路のうちの、前記信号電圧が書き込まれる画素回路を選択するための選択線が共通して接続された水平方向に並ぶ複数の画素回路を水平画素回路群として、前記選択ステップは、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧をもとに補正する閾値補正が同じタイミングで行われる複数の水平画素回路群に含まれる、前記信号線が共通して接続された垂直方向に並ぶ前記複数の共通画素回路の各々に対応する前記対応階調を選択してもよい。
このような所謂ＳＴＣ（Simultaneous Threshold Cancel）駆動方式が用いられる際に、本信号処理方法を用いることで、高画質な画像表示が可能となる。
【００１９】
本技術の他の形態に係る信号処理方法は、所定の信号線に接続される第１の画素回路に対応する第１の入力画像信号と、前記所定の信号線に接続される前記第１の画素回路に隣接する第２の画素回路に対応する第２の入力画像信号とを入力することを含む。
第１の書き込み期間において前記所定の信号線から前記第１の画素回路に供給される第１の信号電圧が、前記入力された第２の入力画像信号に応じて補正される。
第２の書き込み期間において前記所定の信号線から前記第２の画素回路に供給される第２の信号電圧が、前記入力された第１の入力画像信号に応じて補正される。
これにより高画質な画像を表示することが可能となる。
【００２０】
前記第１の画素回路及び前記第２の画素回路は、互いに異なる色を発光してもよい。
【００２１】
本技術の一形態に係る表示装置は、入力部と、複数の画素回路と、第１の出力部と、選択部と、補正部とを具備する。
前記入力部は、表示対象となる画像の各画素の階調を含む画像信号を入力する。
前記複数の画素回路は、各々が発光素子を有する。
前記第１の出力部は、前記複数の画素回路のうちの所定の複数の画素回路に共通して接続された信号線に、前記発光素子の発光輝度を定める信号電圧を順次連続して出力する。
前記選択部は、前記所定の複数の画素回路を複数の共通画素回路として、前記入力された画像信号内の前記複数の共通画素回路の各々に対応する階調である対応階調を選択する。
前記補正部は、前記複数の共通画素回路に対応して選択された複数の対応階調をもとに、前記信号線に順次連続して出力される複数の信号電圧の各々の大きさを補正する。
【００２２】
前記複数の画素回路はマトリクス状に配置され、各々が、前記信号電圧に応じた駆動電流を前記発光素子に印加する駆動トランジスタを有してもよい。この場合、前記表示装置は、さらに、前記複数の画素回路のうちの水平方向に並ぶ複数の水平画素回路に共通して接続された選択線に、前記信号電圧が書き込まれる画素回路を選択する選択信号を出力する第２の出力部を具備してもよい。また前記複数の共通画素回路は、垂直方向に並び、前記選択線が共通して接続された前記複数の水平画素回路を水平画素回路群として、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧をもとに補正する閾値補正が同じタイミングで行われる複数の水平画素回路群に含まれてもよい。
【００２３】
本技術の一形態に係る電子機器は、前記表示装置を具備する。
【発明の効果】
【００２４】
以上のように、本技術によれば、高画質な画像を表示することが可能となる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００２５】
【図１】本技術の一実施形態に係る表示装置の構成例を示す概略図である。
【図２】画素（画素回路）の具体的な回路構成の一例を示す回路図である。
【図３】本表示装置の基本的な回路動作例の説明に供するタイミング波形図である。
【図４】ＳＴＣ駆動方式を行う場合の回路動作例を示す模式的な図である。
【図５】映像信号処理部の構成例を示す概略図である。
【図６】ＳＴＣ駆動方式で起こり得る問題点について説明するための模式的な図である。
【図７】ＳＴＣ駆動方式で起こり得る問題点について説明するための模式的な図である。
【図８】本技術に係る信号処理方法による補正例を示すフローチャートである。
【図９】補正ステップで用いられるＬＵＴの一例を示す図である。
【図１０】本技術に係る信号処理方法による他の補正例を説明するための、階調と信号電圧との対応を模式的に示す図である。
【図１１】他の補正例において用いられるＬＵＴの一例を示す図である。
【図１２】本技術に係る信号処理方法による他の調整例を示すフローチャートである。
【図１３】他の補正例における階調と信号電圧との対応を模式的に示す図である。
【図１４】本技術に係る信号処理方法による他の補正例を説明するための、階調と信号電圧との対応を模式的に示す図である。
【図１５】他の補正例において用いられるＬＵＴの一例を示す図である。
【図１６】本技術に係る信号処理方法を適用可能な駆動回路例を示す概略図である。
【図１７】図１６に示す駆動回路の回路動作例を模式的に示す図である。
【図１８】カラーＳＴＣ駆動方式が用いられる場合の駆動回路例を示す概略図である。
【図１９】カラーＳＴＣ駆動方式が用いられる場合の回路動作例を示す模式図である。
【図２０】複数の共通画素の数が４つとなる場合の駆動回路を示す概略図である。
【図２１】複数の共通画素の数が４つとなる場合の回路動作例を示す模式図である。
【図２２】本技術に係る表示装置の適用例の外観を示す斜視図である。
【図２３】本技術に係る表示装置の他の適用例の外観を示す斜視図である。
【発明を実施するための形態】
【００２６】
以下、本技術に係る実施形態を、図面を参照しながら説明する。
【００２７】
［表示装置の構成］
図１は、本技術の一実施形態に係る表示装置の構成例を示す概略図である。本実施形態では、表示装置として、アクティブマトリクス型の有機ＥＬ表示装置が用いられる。
【００２８】
アクティブマトリクス型の有機ＥＬ表示装置は、電流駆動型の発光素子である有機ＥＬ素子に流れる電流を、当該有機ＥＬ素子と同じ画素内に設けられた能動素子、例えば絶縁ゲート型の電界効果トランジスタにより制御する表示装置である。絶縁ゲート型の電界効果トランジスタとしては、典型的には、ＴＦＴ（薄膜トランジスタ）が用いられる。
【００２９】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、有機ＥＬ素子を含む複数の画素回路２０（以下画素２０と記載する）と、当該画素２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置される駆動回路部と、映像信号処理部７０と、記憶部８０とを有する。
【００３０】
駆動回路部は、書込み走査回路４０、電源供給走査回路５０、及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。映像信号処理部７０は、信号出力回路６０に、映像信号に応じた信号電圧を供給する。
【００３１】
ここで、有機ＥＬ表示装置１０がカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素（単位画素）は複数の副画素（サブピクセル）から構成され、この副画素の各々が図１の画素２０に相当することになる。例えば１つの画像は、赤色（Ｒｅｄ；Ｒ）光を発光する副画素、緑色（Ｇｒｅｅｎ；Ｇ）光を発光する副画素、青色（Ｂｌｕｅ；Ｂ）光を発光する副画素の３つの副画素から構成される。
【００３２】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではない。３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素が構成されてもよい。例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光する副画素が加えられてもよいし、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素が加えられてもよい。
【００３３】
複数の副画素を含む単位画素の具体的な構成例は限定されない。例えばＲＧＢ等のそれぞれの色を発光する発光層を有する複数の画素が副画素として配置され単位画素が構成されてもよい。あるいは白色等の同一の色を発光する発光層を有する複数の画素が配置され、カラーフィルタによって発光する色を異ならせる構成が用いられてもよい。本開示中において、発光する色に関する説明は、発光層自体がそれぞれ異なる色を発光する場合も、カラーフィルタによってそれぞれ異なる色に変換される場合も含む。
【００３４】
画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、走査線３１1〜３１mと、電源供給線３２1〜３２mと、信号線３３1〜３３nとがそれぞれ配線される。走査線３１1〜３１m及び電源供給線３２1〜３２mは、行方向（画素行の画素の配列方向）に沿って、画素行毎にそれぞれ配線される。信号線３３1〜３３nは、列方向（画素列の画素の配列方向）に沿って、画素列毎に配線される。本実施形態において、行方向は水平方向に相当し、列方向は垂直方向に相当する。
【００３５】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続される。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続される。信号線３３1〜３３nは、信号出力回路６０の対応する列の出力端にそれぞれ接続される。
【００３６】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０は、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、例えばアモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。
【００３７】
書込み走査回路４０及び電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成される。書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号に応じた信号電圧の書込みに際して、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給する。すなわち画素アレイ部３０の各画素２０は、行単位で順番に走査（線順次走査）される。
【００３８】
書き込み操作回路４０は、本実施形態において、複数の画素回路のうちの水平方向に並ぶ複数の水平画素回路（以下水平画素と記載する）に共通して接続された選択線（走査線３１（３１1〜３１m））に、信号電圧が書き込まれる画素回路を選択する選択信号（書込み走査信号ＷＳ（ＷＳ1〜ＷＳm））を出力する第２の出力部に相当する。
【００３９】
電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行われる。
【００４０】
信号出力回路６０は、映像信号処理部７０から供給される映像信号に応じた信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電圧Ｖofsとを選択的に出力する。ここで、基準電圧Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００４１】
信号出力回路６０から出力される信号電圧Ｖsig／基準電圧Ｖofsは、信号線３３（３３1〜３３n）を介して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００４２】
映像信号処理部７０は、外部等から入力された映像信号に対して、カンマ補正等の所定の処理を実行可能である。例えばデジタルの映像信号として、連続する複数のフレームにそれぞれ対応する複数の画像信号が入力される。画像信号は、表示される画像（例えばフレーム）の各画素の階調の情報を含む信号である。あるいはアナログの映像信号が入力されてもよい。この場合、映像信号処理部７０により映像信号が適宜サンプリングされ、フレームごとの画像信号が生成される。
【００４３】
映像信号処理部７０は、各フレームの画像信号をもとに、当該フレームを表示させるための信号電圧Ｖsigを生成する。信号電圧Ｖsigは画素２０ごとに生成され、フレームを表示させるための所定のタイミングにて、信号出力回路６０に供給される。本開示にて、映像信号に応じた信号電圧とは、フレーム毎の画像信号に応じた信号電圧に相当する。
【００４４】
本実施形態では、映像信号処理部７０により、本技術に係る信号処理方法が実行される。すなわち各画素２０において、画像信号内の階調が適宜補正される。また補正後の階調に応じた信号電圧Ｖsigが生成される。
【００４５】
記憶部８０は、例えばＲＯＭ（Read Only Memory）やＨＤＤ（Hard Disk Drive）等からなり、フレームメモリとして機能する。また記憶部８０には、後述する階調の補正に用いられるＬＵＴ（ルックアップテーブル）が記憶される。
【００４６】
図２は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度（発光階調）が変化する電流駆動型の発光素子である有機ＥＬ素子２１から成る。
【００４７】
図２に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とを有する。有機ＥＬ素子２１は、典型的には、アノード電極、有機層及びカソード電極が順に積層された構成を有する。
【００４８】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する。駆動トランジスタ２２及び書込みトランジスタ２３として例えばＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせ等は一例に過ぎず、これらの組み合わせに限られるものではない。
【００４９】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２1〜３２m）に接続される。
【００５０】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００５１】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００５２】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００５３】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する信号電圧の書込みゲインを高めるために、必要に応じて設けられる。なお補助容量２５の上記した他方の電極が、共通電源供給線３４とは異なる、その他の固定電位のノードに接続されてもよい。
【００５４】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加される、Ｈｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、映像信号に応じた信号電圧Ｖsig又は基準電圧Ｖofsをサンプリングして画素２０内に書き込む。書き込まれた信号電圧Ｖsig又は基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００５５】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて、有機ＥＬ素子２１に駆動電流を供給する。当該駆動電流の電流値は、保持容量２４に保持された信号電圧Ｖsigに応じた値である。この結果、映像信号に応じた階調（階調）にて有機ＥＬ素子２１が発光する。
【００５６】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。これにより駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００５７】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００５８】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１及び第２電源電位Ｖccp及びＶiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位に設定される。例えば第２電源電位Ｖiniは、駆動トランジスタ２２の閾値電圧をＶthとすると、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００５９】
［基本的な回路動作］
上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図３のタイミング波形図を用いて説明する。図３のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化が図示されている。
【００６０】
図３のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００６１】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖgs（図２参照）に応じた駆動電流（ドレイン−ソース間電流）が、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。この結果、有機ＥＬ素子２１が駆動電流の電流値に応じた輝度（階調）で発光する。
【００６２】
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、電源供給線３２の電位ＤＳが高電位Ｖccpから、Ｖofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替えられる。
【００６３】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００６４】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、書込みトランジスタ２３が導通状態となる。このとき信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位、すなわち低電位Ｖiniとなる。
【００６５】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。後述する閾値補正処理を行うためには、Ｖofs−Ｖiniが、駆動トランジスタ２２の閾値電圧Ｖthよりも大きくなければならない。従ってＶofs−Ｖini＞Ｖthとなるように各電位が設定されている。
【００６６】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電圧Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電圧Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖの各初期化電位となる。
【００６７】
次に時刻ｔ13で、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替えられると、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００６８】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofsを基準として、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００６９】
なお閾値補正処理を行う期間（閾値補正期間）において有機ＥＬ素子２１がカットオフ状態となるように、共通電源供給線３４の電位Ｖcathが設定されている。従って駆動トランジスタ２２からの電流は保持容量２４側に流れ、有機ＥＬ素子２１側には流れない。
【００７０】
このように時刻ｔ13から時刻ｔ14にかけて閾値補正処理が実行される。これにより駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流を、駆動トランジスタ２２の閾値電圧Ｖthに依存しない値とすることができる。この結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流が変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【００７１】
次に、時刻ｔ14で、走査線３１の電位ＷＳが低電位側に遷移することで、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流は流れない。
【００７２】
次に、時刻ｔ15で、信号線３３の電位が基準電圧Ｖofsから映像信号に応じた信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、書込みトランジスタ２３が導通状態になって映像信号に応じた信号電圧Ｖsigがサンプリングされて画素２０内に書き込まれる。
【００７３】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigになる。そして、映像信号に応じた信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。これによりドレイン−ソース間電流が、閾値電圧Ｖthに依存しない値となる。
【００７４】
このとき、有機ＥＬ素子２１は、カットオフ状態（ハイインピーダンス状態）にある。従って、映像信号に応じた信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流）は、有機ＥＬ素子２１の等価容量及び補助容量２５に流れ込む。これにより、有機ＥＬ素子２１の等価容量及び補助容量２５の充電が開始される。
【００７５】
有機ＥＬ素子２１の等価容量及び補助容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流は当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【００７６】
ここで、映像信号に応じた信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、すなわち書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【００７７】
すなわち、駆動トランジスタ２２のソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用する。換言すれば、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に対して負帰還がかけられたことになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【００７８】
このように駆動トランジスタ２２に流れるドレイン−ソース間電流に応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流の移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流が大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正処理が可能となる。
【００７９】
次に時刻ｔ17で、走査線３１の電位ＷＳが低電位側に遷移することで、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【００８０】
駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されているので、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【００８１】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流が有機ＥＬ素子２１に流れ始めることにより、当該電流に応じて有機ＥＬ素子２１のアノード電位が上昇する。
【００８２】
そして有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始め、有機ＥＬ素子２１が発光を開始する。また有機ＥＬ素子２１のアノード電位の上昇は、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【００８３】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号に応じた信号電圧Ｖsigから基準電圧Ｖofsに切り替わる。
【００８４】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また信号書込み及び移動度補正の各処理動作は、時刻ｔ16−ｔ17の期間において並行して実行される。
【００８５】
［ＳＴＣ駆動］
ここで、より長い閾値補正時間を確保可能なＳＴＣ駆動方式について説明する。例えば以下に示すＳＴＣ駆動方式が用いられる場合に、本技術に係る信号処理方法により、高画質の画像を表示することが可能となる。もちろんＳＴＣ駆動方式への適用に限定されるわけではない。
【００８６】
ＳＴＣ駆動方式は、複数の水平ラインを1ユニットとして、ユニット単位で上記した閾値補正を行い発光駆動を行うものである。従ってＳＴＣ駆動方式により、複数の画素２０のうちの、信号電圧Ｖsigが書き込まれる画素を選択するための選択線（走査線３１）が共通して接続された、水平方向に並ぶ複数の画素を水平画素群として、複数の水平画素群にて同じタイミングで閾値補正が行われる。ＳＴＣ駆動方式が採用されることで、閾値補正時間を十分に確保することが可能となる。
【００８７】
図４は、ＳＴＣ駆動方式を行う場合の回路動作例を示す模式的な図である。図４に示す動作例では、２つの水平ラインを１ユニットとして、ユニット単位で閾値補正が行われている。１ユニットに含まれる水平ラインの数は限定されない。
【００８８】
図４では、第ｎラインの画素に対応する書込み走査信号ＷＳ（ｎ）と、電源電位ＤＳ（ｎ）と、第ｎ＋１ラインの画素に対応する書込み走査信号ＷＳ（ｎ＋１）と、電源電位ＤＳ（ｎ＋１）とが図示されている。信号線には、２水平期間（２Ｈ）に、基準電圧Ｖofsと、２つの信号電圧Ｖsig（ｎ）、Ｖsig（ｎ＋１）とが出力される。２Ｈの期間は、1ユニットに含まれる水平ラインの数に対応している。
【００８９】
図４に示すように、最初の水平走査期間において、２つの水平ラインに対して同じタイミングで閾値補正が行われる。そして次の水平走査期間にて、水平ラインごとの信号電圧Ｖsigの書込みが順次行われる。
【００９０】
図４に示すように、信号線に、各画素が有する有機ＥＬ素子２１の発光輝度を定める信号電圧Ｖsig（ｎ）、Ｖsig（ｎ＋１）が順次連続して出力される。このうち信号電圧Ｖsig（ｎ）が与えられるタイミングに合わせて、書込み走査信号ＷＳ（ｎ）がハイレベルとされる。これにより第ｎラインの画素２０にて、信号電圧Ｖsig（ｎ）の書込及び移動度補正が行われ、ゲート−ソース間電圧Ｖｇｓが確定され、発光状態へと移行する。
【００９１】
またＶsig（ｎ＋１）が与えられているタイミングに合わせて、書込み走査信号ＷＳ（ｎ＋１）がハイレベルとされる。これにより第ｎ＋１ラインの画素２０にて、信号電圧Ｖsig（ｎ＋１）の書込及び移動度補正が行われ、ゲート−ソース間電圧Ｖｇｓが確定され、発光状態へと移行する。
【００９２】
ＳＴＣ駆動方式では、このようにユニット単位で閾値補正動作等がまとめて行われる。２ラインまとめて閾値補正を行うということは、信号線電圧が閾値補正基準電圧Ｖofs／映像信号電圧Ｖsigとなる１オペレーションに、２Ｈ分使用できるということになる。すなわち閾値補正動作のための時間を長く取れることとなり、フレームレートの高速化やパネルサイズ拡大に伴うパルストランジェントの増大に対しても、オペレーションマージン増大に有効な駆動方法である。
【００９３】
ＳＴＣ駆動方式が行われる場合、信号出力回路６０は、複数の画素２０のうちの所定の複数の画素に共通して接続された信号線３３に、有機ＥＬ素子２１の発光輝度を定める信号電圧Ｖsigを順次連続して出力する第１の出力部として機能する。
【００９４】
［映像信号処理部及び信号処理方法］
図５は、本実施形態に係る映像信号処理部７０の構成例を示す概略図である。映像信号処理部７０は、入力部７１と、選択部７２と、補正部７３と、生成部７４とを有する。
【００９５】
入力部７１は、表示対象となる画像の各画素の階調を含む画像信号を入力する。選択部７２は、複数の画素２０のうちの、有機ＥＬ素子２１の発光輝度を定める信号電圧Ｖsigが、共通して接続された信号線３３に順次連続して出力される所定の複数の画素２０を複数の共通画素回路（以下共通画素と記載する）として、入力された画像信号内の複数の共通画素の各々に対応する階調である対応階調を選択する。
【００９６】
信号電圧Ｖsigが共通して接続された信号線３３に順次連続して出力される所定の複数の画素２０とは、図４に示したように、信号電圧Ｖsig（ｎ）、Ｖsig（ｎ＋１）がそれぞれ書き込まれる画素２０のことである。すなわち本実形態において、複数の共通画素は、閾値補正が同じタイミングで行われる複数の水平画素群に含まれる、共通する信号線に接続された垂直方向に並ぶ複数の画素２０である。
【００９７】
図１を参照して説明すると、複数の画素２０のうち、共通する信号線３３に接続された列方向に並ぶ画素２０であって、閾値補正が同時に行われる同じユニットに含まれる画素２０が、複数の共通画素となる。選択部７２は、これら複数の共通画素の各々に対応する階調を、入力された画像信号内から選択する。
【００９８】
補正部７３は、複数の共通画素に対応して選択された複数の対応階調の各々の大きさを、複数の対応階調内の他の対応階調をもとに補正する。生成部７４は、補正された対応階調に応じた信号電圧Ｖsigを生成する。このように本実施形態では、対応階調の各々の大きさが補正されることで、信号線に順次連続して出力される複数の信号電圧Ｖsigの各々の大きさが補正される。
【００９９】
図５に示す各ブロックの具体的な回路構成等は限定されない。また異なるブロック同士が１つのブロックで実現されてもよい。さらに、各ブロックがソフトウェアブロックとして実現されてもよい。すなわち表示装置１０の各ハードウェアと、記憶部８０等に記憶されたソフトウェアとが協働することで、本技術に係る信号処理方法が実行されてもよい。
【０１００】
なお階調としては、例えば０階調から２５５階調までの８ビットの階調や、０階調から１０２３階調までの１０ビットの階調が用いられる。これらに限定される訳ではない。
【０１０１】
図６及び図７は、ＳＴＣ駆動方式が用いられる場合に起こり得る問題点について説明するための模式的な図である。図６及び図７に示すように、以下、隣接する２つの共通画素を、共通画素Ａ１及びＢ１というようにアルファベットを用いて記載する。またこれらの共通画素に入力される信号電圧を、信号電圧ＶA1及びＶB1と記載する。信号電圧ＶA1及びＶB1はこの順番で連続して信号線３３に出力される。
【０１０２】
さら信号線３３を信号線Ｓｉｇと記載し、水平ラインにそれぞれ接続された走査線３１を、走査線ＷＳ１及びＷＳ２と記載する。
【０１０３】
例えば配線抵抗や寄生容量により駆動波形に遅延が生じる場合がある。すなわち図６及び図７に示すように、信号電圧や走査信号として入力されるパルス波の信号波形に、鈍りが発生してしまう場合がある。そうすると隣接する共通画素に入力される信号電圧が書き込まれクロストーク等が発生してしまう場合がある。
【０１０４】
図６に示す例では、信号電圧ＶA1が低いレベルであり、信号電圧ＶB1が高いレベルである。この場合、走査線ＷＳ１に出力される走査信号の鈍りにより、信号電圧ＶB1が共通画素Ａ１に書き込まれてしまう（高いレベルの信号電圧ＶB1に引っ張られた電圧値が書き込まれてしまう）。
【０１０５】
また図７に示す例では、信号電圧ＶA1が高いレベルであり、信号電圧ＶB1が低いレベルである。この場合、信号電圧ＶA1から信号電圧ＶB1に遷移する際の信号波形の鈍りにより、信号電圧ＶA1が共通画素Ｂ１に書き込まれてしまう（高いレベルの信号電圧ＶA1に引っ張られた電圧値が書き込まれてしまう）。
【０１０６】
また図７に示す例において、共通画素Ａ１に、低いレベルの信号電圧ＶB1に引っ張られた電圧値が書き込まれてしまう。一方、図６には示されていないが、共通画素Ｂ１における信号電圧ＶB1の書き込みの際に、低いレベルの信号電圧ＶA1に引っ張られた電圧値が書き込まれてしまう場合も起こり得る。
【０１０７】
このように共通画素への号電圧の書き込みの際に、隣接する共通画素に入力される信号電圧の影響を受けてしまう場合がある。この結果、共通画素Ａ１及びＢ１が同一色で発光する場合には、横スジとしてクロストークが発生してしまう。共通画素Ａ１及びＢ１が異なる色で発光する場合には、色が混ざり合うカラークロストークが発生してしまう。いずれにしても、表示される画像の画質を損なうことになってしまう。
【０１０８】
このような問題を防止又は抑制するために、本技術に係る信号処理方法が実行される。以下、当該信号処理方法のいくつかの形態を説明する。
【０１０９】
［信号処理方法１］
図８は、信号処理方法１による補正例を示すフローチャートである。選択部７２により選択された、複数の共通画素（例えばＡ１及びＢ２）の各々に対応する対応階調が入力される（ステップ１０１）。補正部７３により、ルックアップテーブルをもとに、複数の対応階調の各々の大きさが、他の対応階調をもとに補正される（ステップ１０２）。補正された対応階調が、画像を表示させるための表示階調として出力される（ステップ１０３）。
【０１１０】
ステップ１０２の補正処理について詳しく説明する。信号線に順次連続して出力される信号電圧は、複数の共通画素が並ぶ順番で出力される。補正対象となる対応階調を対象対応階調とすると、対象対応階調は、対象対応階調に対応する共通画素に隣接する、隣接共通画素に対応する対応階調をもとに補正される。
【０１１１】
例えば図６及び図７の例では、共通画素Ａ１に対応する階調を対象対応階調とすると、その階調は、対象対応階調に対応する共通画素Ａ１に隣接する、隣接共通画素Ｂ１に対応する対応階調をもとに補正される。
【０１１２】
ここで隣接共通画素に対応する対応階調を隣接対応階調とすると、対象対応階調と隣接対応階調との大小関係をもとに補正が行われる。図６及び図７を用いて説明したように、隣接対応階調が対象対応階調よりも大きい場合は、高いレベルの信号電圧に引っ張られた電圧が書き込まれてしまう。従って対象対応階調に対応する共通画素には、所望のレベルよりも高い信号電圧が書き込まれてしまう。従って補正ステップでは、隣接対応階調が対象対応階調よりも大きい場合は、対象対応階調が小さくなるように補正される。
【０１１３】
一方、隣接対応階調が対象対応階調よりも小さい場合は、低いレベルの信号電圧に引っ張られた電圧が書き込まれてしまう。従って対象対応階調に対応する共通画素には、所望のレベルよりも低い信号電圧が書き込まれてしまう。従って補正ステップでは、隣接対応階調が対象対応階調よりも小さい場合は、対象対応階調が大きくなるように補正される。これにより、隣接して出力される信号電圧の影響を十分に抑制することができる。
【０１１４】
図９は、補正ステップで用いられるＬＵＴの一例を示す図である。このＬＴＵには、対象対応階調と隣接対応階調とを引数として、対象対応階調の補正値が格納されている。各ＬＴＵに格納されていない階調については、線形補間等により補正値が算出される。もちろん全階調において補正値が格納されてもよい。
【０１１５】
図９に示すように、対象対応階調及び隣接対応階調が同じ値の場合は、入力された対象対応階調がそのまま出力される。上記したように隣接対象階調が低い値の場合は、それに引っ張られないように対象対応階調は大きくなるように補正される。一方、隣接対象階調が高い値の場合は、それに引っ張られないように対象対応階調は小さくなるように補正される。ＬＵＴ内の矢印は、その矢印の先の値（例えば「６４以下の値」等）と同じ条件の値が補正値として出力される。なお典型的には、対象対応階調及び隣接対応階調の差が大きくなるほど、補正量が大きくなるように補正値が設定される。
【０１１６】
図９のＬＵＴでは、対象対応階調が０階調（黒）である場合、及び最大の階調である１０２３階調（白）である場合には、補正が実行されない。これは０階調よりも低い階調、及び１０２３階調よりも大きい階調が定められていないためである。しかしながらその他の階調において、適宜補正が行われるので、高画質な画像を表示することが可能となる。
【０１１７】
対象対応階調が変更されるごとに、異なるＬＵＴが用いられてもよいし、同じＬＵＴが共通して用いられてもよい。例えば信号電圧に信号電圧が出力される順番（共通画素の並ぶ順番）や各共通画素の発光色等に応じて、異なるＬＵＴが適宜用いられてもよい。
【０１１８】
ＬＵＴは、製造される表示装置の各デバイスや回路構成、具体例として信号線の抵抗、寄生容量値、画素設計、駆動波形、パネル面内の画素の位置、温度等の種々の条件に応じて適宜作成される。ＬＵＴは、典型的には、表示装置が設計されて製造される際に、そのシリーズごとに設定及び作成される。これに限定されず、製品の工場出荷時ごとに適宜ＬＵＴ等が作成されてもよい。
【０１１９】
［信号処理方法２］
図１０は、信号処理方法２による補正例を説明するための、階調と信号電圧との対応を模式的に示す図である。図１１は、本補正例において用いられるＬＵＴの一例を示す図である。
【０１２０】
本補正例では、発光素子である有機ＥＬ素子２１の発光輝度を０とする０信号電圧Ｖ0よりも小さい補正用電圧が定められる。例えば発光輝度を０とする０信号電圧を最低電圧Ｖbottomとして、その電圧から最高電圧Ｖtopまでの範囲で、各階調に応じた信号電圧が定められる場合がある。
【０１２１】
これに対して本補正例では、０信号電圧Ｖ0よりも小さい電圧が最低電圧Ｖbottomとして定められる。そして、最低電圧Ｖbottomから０信号電圧Ｖ0までの範囲の電圧が補正用電圧（最低電圧Ｖbottomを含む）として用いられる。各階調に応じた信号電圧は、０信号電圧Ｖ0から最高電圧Ｖtopまでの範囲で定められる。なお０信号電圧Ｖ0は、典型的には、有機ＥＬ素子２１の発光が開始される直前の電圧値に設定される。
【０１２２】
このような最低電圧Ｖbottom及び補正用電圧を用いることで、対象対応階調が０階調である場合にも補正が可能となる。具体的には、最低電圧Ｖbottom及び補正用電圧を生成するための階調値が定められる。図１０に示す例では、ｌｏｗと表示されている階調に応じて最低電圧Ｖbottomが生成される。またｌｏｗ階調から０階調までの範囲に、補正用電圧を生成するための補正用階調（ｌｏｗを含む）が定められる。補正用階調を定める方法は限定されないが、補正用電圧同士の大小関係に応じた順序を有するように、例えばマイナスの符号が付せられた数値等で、補正用階調が適宜定められればよい。
【０１２３】
図１１のＬＵＴに示すように、対象対応階調が０階調であり隣接対応階調が０階調よりも大きい場合には、対象対応階調が、０信号電圧Ｖ0よりも小さい補正用電圧が生成される補正用階調に補正される。この場合も、対象対応階調及び隣接対応階調の差が大きくなるほど、補正量が大きくなってもよい（より小さい階調に補正される）。本信号処理方法により、高精度の補正が可能となる。
【０１２４】
［信号処理方法３］
図１２は、信号処理方法３による補正例を示すフローチャートである。図１３は、階調と信号電圧との対応を模式的に示す図である。
【０１２５】
本補正例では、選択された複数の対応階調の各々に所定の階調を加算することで複数の加算対応階調が生成される（ステップ２０１）。例えば図１３に示すように、入力された対応階調に１６階調が加算された値が、加算対応階調として生成される。補正部７３により、複数の加算対応階調の各々の大きさが、複数の加算対応階調内の他の加算対応階調をもとに補正される（ステップ２０２）。すなわち加算対応階調に対して、上記で説明したものと同様の、ＬＵＴを用いた補正が実行される。
【０１２６】
生成部７４により、補正された加算対応階調から所定の値を減算した階調に応じた信号電圧が生成される（ステップ２０３）。本補正例では、所定の値として１６階調が減算される。すなわち本補正例では、階調に応じた信号電圧の生成ステップにおいて、入力された階調に応じて、当該入力階調から１６階調減算した発光階調で有機ＥＬ素子２１を発光させるための信号電圧が生成される。この結果、加算ステップで加算された階調分が最終的にはキャンセルされて、入力階調に応じた（補正された場合は補正分も含めて）信号電圧が生成される。
【０１２７】
このような処理が行われる場合、図１０及び１１に示す補正用階調として、０階調から所定の階調（本例では１６階調）までの範囲の階調を用いることができる。この結果、補正用階調を新たに定める必要がなく、容易に補正用階調を定めることができる。
【０１２８】
［信号処理方法４］
図１４は、信号処理方法４による補正例を説明するための、階調と信号電圧との対応を模式的に示す図である。図１５は、本補正例において用いられるＬＵＴの一例を示す図である。
【０１２９】
図１４に示すように、最高電圧Ｖtopが、有機ＥＬ素子２１の発光階調を最高階調（本例では１０２３階調）とする最高信号電圧Ｖ1023よりも大きい値に設定されてもよい。そして最高信号電圧Ｖ1023から最高電圧Ｖtopまでの範囲の電圧が補正用電圧（最高電圧Ｖtopを含む）として用いられてもよい。この場合、これらの補正用電圧に応じた補正用階調が１０２３階調よりも大きい範囲で適宜定められる。これにより図１５のＬＵＴに示すように、対象対応階調が最高階調である場合にも補正が可能となり、高精度の補正が可能となる。
【０１３０】
以上、本技術に係る信号処理方法では、信号電圧Ｖsigが信号線３３に順次連続して出力されることによる問題を抑制することが可能となる。この結果、様々な階調においてクロストークの発生を防止又は抑制可能となり、高画質な画像を表示することが可能となる。
【０１３１】
特にＳＴＣ駆動方式が用いられる場合には、閾値補正等の複雑なパルスを使用することもあり、隣接画素との信号波形の時間的間隔を非常に短くする必要がある。その場合に配線抵抗や寄生容量の影響で波形がなまり、隣接画素とのクロストークが発生する場合があった。このような問題は高解像度や高周波数駆動時に書き込み時間が短くなり、さらに大型化による配線抵抗、寄生容量の悪化により顕著になる可能性が高い。
【０１３２】
本信号処理方法として説明したように、画素構造から鑑みた隣接画素との信号レベルの関係による補正値を測定・算出しておき、当該補正値を適用することでクロストークの発生を抑制することができる。その結果、色が混ざり合うようなカラークロストーク等のクロストークを軽減し、鮮やかな画像表示を実現することができる。
【０１３３】
以下、本技術に係る信号処理方法を適用可能ないくつかの駆動回路例を説明する。
【０１３４】
図１６は、駆動回路例を示す概略図であり、図１７は、その回路動作例を模式的に示す図である。この駆動回路では、垂直方向に４つの画素Ａ１、Ｂ１、Ｃ１、Ｄ１が配置されている。このうち画素Ａ１及びＣ１には、信号線Ｓｉｇ１が共通して接続されている。また画素Ｂ１及びＤ１には、信号線Ｓｉｇ２が共通して接続されている。さらに走査線ＳＷ１が分岐して画素Ａ１及びＢ１に接続されており、走査線ＳＷ２も分岐して画素Ｃ１及びＤ１に接続されている。
【０１３５】
図１７に示すように、本例では、４つの水平ラインに対して同じタイミングで閾値補正が行われる。従ってこれら４つの水平ラインにより水平画素群が構成される。このうち、信号線Ｓｉｇ１に接続されている画素Ａ１及びＣ１が複数の共通画素となる。また信号線Ｓｉｇ１に接続されている画素Ａ１及びＣ１も複数の共通画素となる。
【０１３６】
信号線Ｓｉｇ１には、画素Ａ１及びＣ１に入力される信号電圧Ａ１及びＣ１が順次連続して出力される。また信号線Ｓｉｇ２には、画素Ｂ１及びＤ１に入力される信号電圧Ｂ１及びＤ１が順次連続して出力される。各信号線への信号電圧の出力に際して、本技術に係る信号処理方法を適用することができる。
【０１３７】
図１８及び図１９は、カラーＳＴＣ駆動方式が用いられる場合の駆動回路例及び回路動作例を示す図である。図１８に示す、信号線と各画素との接続関係は以下の通りである。
信号線ＲＧ(odd)…画素Ｒ１及びＧ１（複数の共通画素を構成）
信号線ＲＧ(even)…画素Ｒ２及びＧ２（複数の共通画素を構成）
信号線ＷＢ(odd)…画素Ｗ１及びＢ１（複数の共通画素を構成）
信号線ＷＢ(even)…画素Ｗ２及びＧ２（複数の共通画素を構成）
【０１３８】
また走査線と各画素との接続関係は以下の通りである。
走査線ＷＳ１の分岐１…画素Ｒ１及びＷ１
走査線ＷＳ１の分岐２…画素Ｒ２及びＷ２
走査線ＷＳ２の分岐１…画素Ｇ１及びＢ１
走査線ＷＳ２の分岐２…画素Ｇ２及びＢ２
【０１３９】
図１９に示すように、４つの水平ラインに対して同じタイミングで閾値補正が行われる。信号線ＲＧ(odd)には、画素Ｒ１及びＧ１への信号電圧が順次連続して出力され、信号線ＲＧ(even)には、画素Ｒ２及びＧ２への信号電圧が順次連続して出力される。また信号線ＷＢ(odd)には、画素Ｗ１及びＢ１への信号電圧が順次連続して出力され、信号線ＷＢ(even)には、画素Ｗ２及びＢ２への信号電圧が順次連続して出力される。ＲＧＢＷの４つの色のうち同じ色同士の画素が、同じタイミングにて書き込み制御されるので、列方向に並ぶ同じ色の画素間でスジが発生してしまうことが抑制されている。
【０１４０】
このようなカラーＳＴＣ駆動方式が用いられる場合にも、各信号線への信号電圧の出力に際して、本技術に係る信号処理方法を適用することができる。この結果、高画質な画像を表示することが可能となる
【０１４１】
図２０及び図２１は、複数の共通画素の数が４つとなる場合の駆動回路例及び回路動作例を示す図である。図２０に示すように、マトリクス状に配置された複数の画素の垂直ラインごとに信号線Ｓｉｇがそれぞれ接続されている。また水平ラインごとに、走査線ＷＳがそれぞれ接続されている。図２０中の（Ａｎ、Ｂｎ、Ｃｎ、Ｄｎ）（ｎは同じ番号）がそれぞれ複数の共通画素となる。
【０１４２】
図２１では、複数の共通画素Ａ１、Ｂ１、Ｃ１、Ｄ１へ入力される信号電圧が代表して図示されている。このように３以上の信号電圧が順次連続して出力される場合にも、本技術に係る信号処理方法を適用することが可能である。すなわち複数の共通画素Ａ１、Ｂ１、Ｃ１、Ｄ１の各々に対応する対応階調を、他の対応階調をもとに補正すればよい。
【０１４３】
典型的には、補正の対象となる対象対応階調と、それに隣接する隣接対応階調との２つの値の大小関係をもとに、図９等に示すＬＵＴを用いて、階調の補正が実行されればよい。例えば以下のような補正が行われる。なお共通画素に対応する対応階調を同じ符号を用いて記載する（例えば共通画素Ａ１の対応階調は対応階調Ａ１と記載する）。
対応階調Ａ１及びＢ１をもとに、対応階調Ａ１を補正
対応階調Ａ１及びＢ１をもとに、対応階調Ｂ１を補正
対応階調Ｂ１及びＣ１をもとに、対応階調Ｃ１を補正
対応階調Ｃ１及びＤ１をもとに、対応階調Ｄ１を補正
【０１４４】
その他、大小関係が比較される２つの共通画素の組み合わせは任意に設定されてよい。あるいは３以上の対応階調をもとに階調補正が実行されてもよい。このように複数の共通画素の数がいずれの数であったとしても、本技術に係る信号処理方法を用いることで、高画質の画像を表示することができる。
【０１４５】
［電子機器］
上記表示装置は、例えばモジュールとして、種々の電子機器に組み込むことが可能である。例えば本技術は、図２２に示すスマートフォンに適用可能である。このスマートフォン２００は、例えば、表示部２１０及び非表示部２２０を有しており、この表示部２１０が上記実施形態に係る表示装置により構成されている。
【０１４６】
また本技術は、図２３に示すような、テレビジョン装置に適用されてもよい。このテレビジョン装置３００は、例えば、フロントパネル３１０及びフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００が、上記実施形態の表示装置により構成されている。
【０１４７】
その他、本技術が適用可能な電子機器として、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラ等が挙げられる。言い換えると、上記表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【０１４８】
＜その他の実施形態＞
本技術は、以上説明した実施形態に限定されず、他の種々の実施形態を実現することができる。
【０１４９】
上記では、信号線に順次連続して出力される複数の信号電圧の補正が、複数の対応階調の各々の大きさを補正することで行われた。しかしながら複数の対応階調の各々に応じて信号電圧が生成され、当該生成された信号電圧の大きさが補正されてもよい。例えば図９等に示した対応階調の補正値に応じた信号電圧となるように、補正前の対応階調に応じて生成された信号電圧が適宜補正されればよい。
【０１５０】
上記では、映像信号処理部により画像信号に応じた信号電圧が生成され、当該信号電圧が信号出力回路に供給された。しかしながら、映像信号処理部から信号出力回路へ、補正された階調を含む画像信号が供給されてもよい。そして信号出力回路により階調に応じた信号電圧が生成されてもよい。すなわち信号出力回路内に出力部が構成されてもよい。この場合、映像信号処理部及び信号出力回路により、本技術に係る信号処理方法が実現される。
【０１５１】
本技術に係る信号処理方法として、以下の方法が実行されてもよい。すなわち所定の信号線に接続される第１の画素に対応する第１の入力画像信号と、所定の信号線に接続される第１の画素に隣接する第２の画素に対応する第２の入力画像信号とが入力される。
第１の書き込み期間において所定の信号線から第１の画素に供給される第１の信号電圧が、入力された第２の入力画像信号に応じて補正される。
第２の書き込み期間において所定の信号線から第２の画素に供給される第２の信号電圧が、入力された第１の入力画像信号に応じて補正される。
【０１５２】
入力画像信号及び信号電圧について改めて説明すると、入力画像信号とは、画像を構成する複数の画素の夫々について、各色成分を例えば０〜２５５の２５６段階の離散値に分級して示す階調値を示した入力値であり、階調値に基づく輝度の画素を表示部に表示させることにより、ユーザは画素の集合体である表示画像を視認することができる。なお、入力画像信号に対する分級数は２５６段階に限らず、これを下回るものであっても、上回るものであってもよい。また、表示装置外部から入力される入力画像信号に限らず、表示装置内部で画像信号を生成し、生成した画像信号を入力値として用いるようにしてもよい。また、階調値の様なデジタル値に限らず、信号の振幅電圧値のようなアナログ値を入力値として用いるようにしても良い。
【０１５３】
信号電圧とは、信号線を介して画素回路に供給される電圧値のことを指し、信号電圧に応じて各画素回路に対応する画素の発光輝度が決定される。信号電圧の違いにより発光輝度が調整されればよく、例えば信号電圧が高くなるほど発光輝度が高くなるようにされていてもよいし、信号電圧が高くなるほど発光輝度が低くなるようにされていてもよい。
【０１５４】
また第１の画素回路及び第２の画素回路は、例えば図１８等に示すように、異なる色を発光する画素回路であってもよい。本信号処理方法においても、高画質な画像を表示することが可能となる。
【０１５５】
上記ではＳＴＣ駆動方式やカラーＳＴＣ駆動方式が用いられる場合を例に挙げて説明した。これに限定されず、信号線に複数の信号電圧が順次入力された出力される場合には、採用されている駆動方式に関わらず、本技術が適用されてよい。
【０１５６】
上記では、ＬＵＴを用いて、階調の補正が実行された。これに限定されず、例えば所定の係数を掛け合わせGainをかける方式や所定の値を加減算しOffsetを行う方式が用いられてもよい。
【０１５７】
上記では、有機ＥＬ素子を用いた表示装置について説明した。しかしながら本技術は、無機ＥＬ素子等の他の種類の発光素子を有する表示装置にも適用可能である。
【０１５８】
本開示中に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。上記の複数の効果の記載は、それらの効果が必ずしも同時に発揮されるということを意味しているのではない。条件等により、少なくとも上記した効果のいずれかが得られることを意味しており、もちろん本開示中に記載されていない効果が発揮される可能性もある。
【０１５９】
以上説明した各形態の特徴部分のうち、少なくとも２つの特徴部分を組み合わせることも可能である。すなわち各信号処理方法の説明において述べた種々の特徴部分は、任意に組み合わされてもよい。
【０１６０】
なお、本技術は以下のような構成も採ることができる。
（１）表示対象となる画像の各画素の階調を含む画像信号を入力し、
各々が発光素子を有する複数の画素回路のうちの、前記発光素子の発光輝度を定める信号電圧が、共通して接続された信号線に順次連続して出力される所定の複数の画素回路を複数の共通画素回路として、前記入力された画像信号内の前記複数の共通画素回路の各々に対応する階調である対応階調を選択し、
前記複数の共通画素回路に対応して選択された複数の対応階調をもとに、前記信号線に順次連続して出力される複数の信号電圧の各々の大きさを補正する
信号処理方法。
（２）（１）に記載の信号処理方法であって、
前記補正ステップは、前記複数の対応階調の各々の大きさを、前記複数の対応階調内の他の対応階調をもとに補正し、前記補正された対応階調に応じた前記信号電圧を生成する
信号処理方法。
（３）（１）に記載の信号処理方法であって、
前記補正ステップは、前記複数の対応階調の各々に応じて前記信号電圧を生成し、前記生成された信号電圧の大きさを補正する
信号処理方法。
（４）（２）に記載の信号処理方法であって、
前記複数の対応階調の各々に応じた前記信号電圧は、前記複数の共通画素回路が並ぶ順で、前記信号線に順次連続して出力され、
前記補正ステップは、補正対象となる前記対応階調である対象対応階調を、前記対象対応階調に対応する前記共通画素回路に隣接する、隣接共通画素回路に対応する対応階調をもとに補正する
信号処理方法。
（５）（４）に記載の信号処理方法であって、
前記補正ステップは、前記隣接共通画素回路に対応する前記対応階調を隣接対応階調として、前記対象対応階調と前記隣接対応階調との大小関係をもとに補正を行う
信号処理方法。
（６）（５）に記載の信号処理方法であって、
前記補正ステップは、前記隣接対応階調が前記対象対応階調よりも大きい場合は前記対象対応階調を小さくし、前記隣接対応階調が前記対象対応階調よりも小さい場合は、前記対象対応階調を大きくする
信号処理方法。
（７）（６）に記載の信号処理方法であって、
前記補正ステップは、前記対象対応階調が０階調であり前記隣接対応階調が前記０階調よりも大きい場合に、前記対象対応階調を、前記発光素子の発光輝度を０とする０信号電圧よりも小さい補正用電圧が生成される補正用階調に補正する
信号処理方法。
（８）（７）に記載の信号処理方法であって、
前記補正ステップは、前記選択された複数の対応階調の各々に所定の階調を加算することで複数の加算対応階調を生成し、前記生成された複数の加算対応階調の各々の大きさを、前記複数の加算対応階調内の他の加算対応階調をもとに補正し、
前記信号処理方法は、さらに、前記補正された加算対応階調から前記所定の値を減算した階調に応じた前記信号電圧を生成する
信号処理方法。
（９）（８）に記載の信号処理方法であって、
前記最下階調は、０階調から前記所定の階調までの範囲の階調である
信号処理方法。
（１０）（１）から（９）のうちいずれか１つに記載の信号処理方法であって、
前記複数の画素回路はマトリクス状に配置され、各々が、前記信号電圧に応じた駆動電流を前記発光素子に印加する駆動トランジスタを有し、
前記複数の画素回路のうちの、前記信号電圧が書き込まれる画素回路を選択するための選択線が共通して接続された水平方向に並ぶ複数の画素回路を水平画素回路群として、
前記選択ステップは、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧をもとに補正する閾値補正が同じタイミングで行われる複数の水平画素回路群に含まれる、前記信号線が共通して接続された垂直方向に並ぶ前記複数の共通画素回路の各々に対応する前記対応階調を選択する
信号処理方法。
【符号の説明】
【０１６１】
１０…有機ＥＬ表示装置
２０…画素
２１…有機ＥＬ素子
２２…駆動トランジスタ
３１…走査線
３２…電源供給線
３３…信号線
４０…書込み走査回路
５０…電源供給走査回路
６０…信号出力回路
７０…映像信号処理部
７１…入力部
７２…選択部
７３…補正部
７４…生成部
８０…記憶部
【図１】
2015197477.tif 000003
【図２】
2015197477.tif 000004
【図３】
2015197477.tif 000005
【図４】
2015197477.tif 000006
【図５】
2015197477.tif 000007
【図６】
2015197477.tif 000008
【図７】
2015197477.tif 000009
【図８】
2015197477.tif 000010
【図９】
2015197477.tif 000011
【図１０】
2015197477.tif 000012
【図１１】
2015197477.tif 000013
【図１２】
2015197477.tif 000014
【図１３】
2015197477.tif 000015
【図１４】
2015197477.tif 000016
【図１５】
2015197477.tif 000017
【図１６】
2015197477.tif 000018
【図１７】
2015197477.tif 000019
【図１８】
2015197477.tif 000020
【図１９】
2015197477.tif 000021
【図２０】
2015197477.tif 000022
【図２１】
2015197477.tif 000023
【図２２】
2015197477.tif 000024
【図２３】
2015197477.tif 000025