(57)【要約】      （修正有）【課題】ノイズの温度特性による閾値への影響を低減させたセンサ閾値決定回路を提供する。【解決手段】インピーダンス変換回路１７０は、磁気センサ１２０からの差動出力信号に閾値電圧を加算して差動出力する。駆動電流生成回路２３０は、磁気センサに駆動電流を供給する。バイアス電流出力回路２４０は、インピーダンス変換回路に閾値電圧を生成するためのバイアス電流を供給する。電圧比較回路１６０は、インピーダンス変換回路の差動出力信号を比較する。バイアス電流調整回路２５０は、電圧比較回路の出力に基づいてバイアス電流を調整する。【選択図】図５
2015172553.tif 000002
【特許請求の範囲】
【請求項１】
磁気センサからの差動出力信号に閾値電圧を加算して差動出力するインピーダンス変換回路と、
前記磁気センサに駆動電流を供給する駆動電流生成回路と、
前記インピーダンス変換回路に閾値電圧を生成するためのバイアス電流を供給するバイアス電流出力回路と、
前記インピーダンス変換回路の差動出力信号を比較する電圧比較回路と、
該電圧比較回路の出力に基づいて前記バイアス電流を調整するバイアス電流調整回路とを備え、
前記バイアス電流出力回路は、前記電圧比較回路の出力に基づいて、正の温度特性を有するバイアス電流を供給するか、負の温度特性を有するバイアス電流を供給するかが切り替えられるセンサ閾値決定回路。
【請求項２】
さらに、正の温度特性を有するバイアス電圧と、負の温度特性を有するバイアス電圧とを前記バイアス電流出力回路に供給するバイアス電圧出力回路を備え、
該バイアス電流出力回路は、前記正の温度特性を有するバイアス電圧が供給されるか、前記負の温度特性を有するバイアス電圧が供給されるかにより、正の温度特性を有するバイアス電流を供給するか、負の温度特性を有するバイアス電流を供給するかが切り替えられる請求項１に記載のセンサ閾値決定回路。
【請求項３】
前記バイアス電圧出力回路は、前記電圧比較回路の出力に基づいて、前記正の温度特性を有するバイアス電圧を供給するか、前記負の温度特性を有するバイアス電圧を供給するかが切り替えられる請求項２に記載のセンサ閾値決定回路。
【請求項４】
前記インピーダンス変換回路は、インピーダンス変換抵抗を有し、前記バイアス電流が前記インピーダンス変換抵抗に流れることで、閾値電圧が生成する請求項１〜３のいずれか一項に記載のセンサ閾値決定回路。
【請求項５】
前記磁気センサが、ホール素子である請求項１〜４のいずれか一項に記載のセンサ閾値決定回路。
【請求項６】
前記磁気センサと、請求項１〜５のいずれか一項に記載のセンサ閾値決定回路とが、半導体基板上に形成された磁気センサＩＣチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ閾値決定回路に関し、より詳細には、ノイズの温度特性による閾値への影響を低減させるようにしたセンサ閾値決定回路に関する。
【背景技術】
【０００２】
近年、電子工業では各種類のセンサが幅広く使われている。低消費や低コスト、高信頼性、高速動作やセンサ出力のデジタル出力化など、顧客のシステムに使用しやすいセンサが顧客から強く求められている。さらに、バッテリ動作する民生の携帯機器にもセンサがいろいろな用途で使われており、これらの要求に加えて更なる低消費や低電圧動作の要求が高まっている。
【０００３】
各種センサの中でも、４端子型の回路構成あるいは等価回路を考えることができるホール素子や磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、加速度センサなどは、重要なセンサであって、そのセンサ出力電圧が、センサ駆動電圧と磁気、圧力、温度などセンサ入力に比例、あるいは関数となるセンサである。この種のセンサは通常アナログ出力であるので、マイクロコンピュータ（マイコン）などの制御回路とセンサの接続性から、そのセンサ出力をある閾値以上で１、閾値以下で０となるデジタル出力に変換してマイコンとインターフェイスし、閾値には外来ノイズによる誤動作を避けるためにヒステリシスを同時に付けて構成したセンサ閾値決定回路が一般的に使われている。
【０００４】
例えば、特許文献１には、各種センサの出力をデジタル化するために必要な閾値を決める回路としてのセンサ閾値決定回路が開示されている。この特許文献１に記載のものは、センサの製造バラツキやセンサ駆動電圧、バイアス電流に依存しないヒステリシス特性を与えることを可能にしたセンサ閾値決定回路である。
図１は、従来のセンサ閾値決定回路を説明するための回路構成図である。このセンサ閾値決定回路１０は、駆動電圧ＶＣＣを供給する駆動電圧源１１０と、４端子型センサ１２０と、駆動電流生成回路１３０と、バイアス電流出力回路１４０と、バイアス電流調整回路１５０と、インピーダンス変換回路１７０とを備えて構成されている。
【０００５】
４端子型センサ１２０は、４つの内部抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４により、一対の入力端子６，７と一対の出力端子８，９とを構成している。４端子型センサ１２０は、内部抵抗Ｒ１，Ｒ２の直列経路を流れる電流Ｉ１と、内部抵抗Ｒ３，Ｒ４の直列経路を流れる電流Ｉ２との出力変位、又は出力電圧ＶＨを検出し、検出対象の状態を検出する。例えば、ホール素子などが挙げられる。
【０００６】
バイアス電流出力回路１４０は、後述するインピーダンス変換回路１７０にバイアス電流を供給する。駆動電流を増幅するための演算増幅器１４１と、ＰＭＯＳトランジスタ１４２と、駆動電圧ＶＣＣが印加されたバイアス電流出力用抵抗ＲＢとを有して構成されている。このバイアス電流出力回路１４０は、駆動電流Ｉの所定（１／Ｋ＝ＲＳ／ＲＢ）倍のバイアス電流ＩＢを発生させる。発生したバイアス電流ＩＢは、ＰＭＯＳトランジスタ１４２のドレインＤから電圧比較器１６０の入力端子であるＶＳＵＭＮへ出力される。
【０００７】
バイアス電流調整回路１５０は、バイアス電流出力回路１４０が出力するバイアス電流に対して、所定の電流を加算・減算する。ドレインＤどうしが直列に接続されたＰＭＯＳトランジスタ１５１と、ＮＭＯＳトランジスタ１５２と、インバータ１５３を備えている。ＰＭＯＳトランジスタ１５１のソースＳは、バイアス電流出力回路のバイアス電流出力用抵抗ＲＢとＰＭＯＳトランジスタ１４２のソースＳとの間に接続され、ＮＭＯＳトランジスタ１５２のソースＳは接地されている。そして、ＰＭＯＳトランジスタ１５１のゲートＧには、バイアス電流出力回路１４０の演算増幅器１４１の出力が入力され、ＮＭＯＳトランジスタ１５２のゲートには、電圧比較器１６０の出力であるＶＣＯＭＰが入力されている。
【０００８】
演算増幅器１４１のマイナス入力端子は、ＰＭＯＳトランジスタ１４２のソースＳと、バイアス電流出力抵抗ＲＢとの間に接続されている。演算増幅器１４１の出力端子は、ＰＭＯＳトランジスタ１４２のゲートＧに接続されている。ＰＭＯＳトランジスタ１４２のドレインＤは、電圧比較器１６０の入力端子に接続されている。
電圧比較器１６０は、インピーダンス変換回路の差動出力を比較する。その入力端子は、インピーダンス変換回路１７０を介して出力端子８，９に接続されている。また、電圧比較器１６０の出力端子Ｄｏｕｔが、オフセット電流加減算回路のＮＭＯＳトランジスタ１５２に接続されている。そして、４端子型センサ１２０から出力される出力電圧ＶＰと、出力電圧ＶＮとを比較することで、４端子型センサ１２０の出力電圧ＶＨを、デジタル値として電圧比較器１６０の出力端子Ｄｏｕｔから出力する。
【０００９】
バイアス電流調整回路１５０は、電圧比較器１６０の出力電圧ＶＣＯＭＰが、Ｈｉｇｈ（以下、Ｈという）レベルのときにＮＭＯＳトランジスタ１５２が導通し、調整電流ＩＯＦＦＳＥＴを流し、バイアス電流出力回路１４０から出力されるバイアス電流ＩＢを、ＩＢ’＝ＩＢ−ＩＯＦＦＳＥＴに調整する。一方、電圧比較器１６０の出力電圧ＶＣＯＭＰが、Ｌｏｗ（以下、Ｌという）レベルのときは、バイアス電流調整回路１５０のＮＭＯＳトランジスタ１５２は解放状態となるため、調整電流が流れず、バイアス電流ＩＢは変更されず、ＩＢのままとなる。この動作によって、センサ閾値決定回路１０にヒステリシス特性が付与される。
【００１０】
なお、調整電流ＩＯＦＦＳＥＴの電流値は、バイアス電流ＩＢよりも小さな値であって、例えば、予め実験により残留オフセットを求め、この残留オフセットを低減し得る電流値を求め、これを調整電流ＩＯＦＦＳＥＴとして設定する。
駆動電流生成回路１３０と、バイアス電流出力回路１４０とは、電流ミラー回路の構成である。この電流ミラー回路は、駆動電流Ｉを所定（１／Ｋ＝ＲＳ／ＲＢ）倍したバイアス電流ＩＢを出力する。そして、インピーダンス変換回路１７０のインピーダンス変換用抵抗ＲＳＵＭ１に、バイアス電流ＩＢまたはＩＢ’を流して、センサ閾値電圧Ｖｘ＝ＩＢ×ＲＳＵＭ１またはＶｘ’＝ＩＢ’×ＲＳＵＭ１を発生させる。
【００１１】
インピーダンス変換回路１７０は、４端子型センサの出力信号を増幅し、所定の閾値を差動出力の片側に加算して出力する。演算増幅器１７１，１７２と、抵抗ＲＧ１，ＲＧ２と、インピーダンス変換用抵抗ＲＳＵＭ１とを有して構成され、４端子型センサ１２０の出力電圧ＶＨが入力される。その出力電圧ＶＨは、４端子型センサ１２０の出力端子８，９から、それぞれ出力された出力電圧ＶＰ，ＶＮの差である。
【００１２】
演算増幅器１７２は、４端子型センサ１２０の出力電圧ＶＨを形成する一方の出力電圧ＶＰを所定のゲインＡで増幅する。この演算増幅器１７２は、抵抗ＲＧ１と抵抗ＲＧ２とにより、演算増幅器１７２の出力端子である分岐点５の電圧を基準として、信号を増幅する非反転増幅回路を構成する。
演算増幅器１７１は、４端子型センサ１２０の出力電圧ＶＨを形成する他方の出力電圧ＶＮを所定のゲインで増幅する。この増幅器１７１は、入力電圧をそのまま出力するボルテージフォロア（ユニティゲインバッファ）を構成する。したがって、ゲインは１である。
【００１３】
抵抗ＲＧ１は、演算増幅器１７２のマイナス入力端子と、演算増幅器１７１のマイナス入力端子との間に接続されている。また、抵抗ＲＧ２は、演算増幅器１７２のマイナス入力端子と、演算増幅器１７２の出力端子に接続されて分岐点５を形成している。
また、インピーダンス変換用抵抗ＲＳＵＭ１は、演算増幅器１７１の出力端子である分岐点４と、電圧比較器１６０のマイナス入力端子である分岐点４０との間に接続されている。
【００１４】
インピーダンス変換回路１７０は、演算増幅器１７１によるボルテージフォロアの回路と、演算増幅器１７２と抵抗ＲＧ１と抵抗ＲＧ２とによる非反転増幅回路とを組み合わせたものである。
次に、図１に示した従来のセンサ閾値決定回路１０の動作について説明する。  
４端子型センサ１２０は、検出対象の状態の変位（センサへの外部入力）に基づいて、その出力端子８，９間に出力電圧ＶＨを発生させる。この出力電圧ＶＨを、インピーダンス変換回路１７０にてゲインＡ（＝１＋ＲＧ２／ＲＧ１）倍に増幅した電圧（Ａ×ＶＨ）と、センサ閾値電圧Ｖｘ，Ｖｘ’とを、電圧比較器１６０にて比較する。この比較出力、すなわち、電圧比較器１６０の出力電圧ＶＣＯＭＰは、ヒステリシス特性を持ったデジタル出力である。
【００１５】
なお、インピーダンス変換回路１７０が、入力信号の変化に対応した出力電圧値は、図１に示すように、分岐点５においてＶＳＵＭＰ、分岐点４０においてＶＳＵＭＮである。
４端子型センサ１２０の出力インピーダンスとみなされるインピーダンス変換用抵抗ＲＳＵＭ１に、バイアス電流ＩＢまたはＩＢ’を流して電圧降下Ｖｘ＝ＩＢ×ＲＳＵＭ１、または電圧降下Ｖｘ’＝ＩＢ’×ＲＳＵＭ１を発生させる。この電圧降下Ｖｘ，Ｖｘ’を、センサ閾値決定回路１０の閾値電圧Ｖｘ，Ｖｘ’として用いている。
【００１６】
センサ閾値決定回路１０は、この電圧降下Ｖｘ，Ｖｘ’を閾値電圧Ｖｘ，Ｖｘ’として利用することにより、４端子型センサ１２０の検出出力に対して、ヒステリシス特性を持たせたデジタル出力ＶＣＯＭＰを得る。
図２は、従来における４端子型センサの検出対象であるセンサ外部入力（横軸）と、電圧比較器の出力電圧であるＶＣＯＭＰレベル（縦軸）との関係を示す図で、ヒステリシス特性を示した図である。
【００１７】
Ｂｏｐは、電圧比較器１６０の出力であるＶＣＯＭＰがＨレベルからＬレベルに切り替わるポイントでのセンサ外部入力閾値を示し、Ｂｒｐは、ＶＣＯＭＰレベルがＬレベルからＨレベルに切り替わるポイントでのセンサ外部入力を示している。そして、Ｂｈは、ＢｏｐとＢｒｐのヒステリシス幅を示している。
また、特許文献２に記載のものは、センサの外部入力に対して、センサの抵抗に依存しないヒステリシス特性を持たせたデジタル値を出力することのできるセンサ閾値決定回路に関するものである。
【００１８】
また、特許文献３に記載のものは、ホール素子の出力電圧のオフセット値を正しくキャンセルすることができるオフセットキャンセル回路に関するもので、ホール素子のオフセットキャンセル回路において、ホール素子に流れる電流が９０°ずつ切り替わるように４方向から外部から電圧を印加して第１から第４の状態とし、第１から第４の状態におけるホール素子の出力電圧を平均化するように構成されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００１−１０８４８０号公報
【特許文献２】特開２０１３−１４８４１１号公報
【特許文献３】特開２０１０−２８１７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、図１で示した従来のセンサ閾値回路１０において４端子型センサ出力電圧ＶＰ，ＶＮが、センサ閾値決定回路の内部素子から発生したノイズの影響を受け、電圧比較器１６０にて比較する際、本来、意図していた閾値電圧Ｖｘ，Ｖｘ’で比較されなくなってしまう。これにより、４端子型センサ出力電圧ＶＨを司る検出対象の状態の変位（センサ外部入力）を、電圧比較器１６０にて比較する際、本来、意図している閾値電圧Ｖｘ，Ｖｘ’で比較されるように変位させる必要がある。
【００２１】
図３は、従来における４端子型センサの検出対象であるセンサ外部入力と、電圧比較器の出力電圧であるＶＣＯＭＰレベルとの関係を、センサ閾値決定回路の内部素子から発生するノイズにより、センサ外部入力閾値が影響を受けることを加味して示す図である。
図３に示すように、ノイズ成分の影響を受け、センサ外部入力閾値のＢｏｐ，Ｂｒｐがそれぞれ、Ｂｏｐ’，Ｂｒｐ’と変位してしまう。それに伴い、Ｂｈは、Ｂｈ’に変位する。
【００２２】
さらに、センサ閾値決定回路１０の内部素子から発生するノイズ成分は、一般的に正の温度特性を持つ（例えば、サーマルノイズは＝√（４ｋＴＲΔｆ）で表され、温度Ｔが高温になるほどサーマルノイズの値が大きくなる）ので高温になるほどノイズの影響が顕著になり、よりＢｈ’の値が小さくなる方向に変位する。
図４は、従来における４端子型センサの検出対象であるセンサ外部入力の閾値（縦軸）と、周辺温度（横軸）との関係を示す図である。図４に示すように、センサ閾値決定回路１０の内部素子から発生するノイズが無い場合は、Ｂｏｐ，Ｂｒｐ，Ｂｈのように周辺温度に対してフラットな特性となるが、ノイズが発生すると、Ｂｏｐ’，Ｂｒｐ’，Ｂｈ’のように周辺温度が高温になるに伴いセンサ閾値が変位し、Ｂｈ’の値が徐々に小さくなり、ある温度でセンサ閾値のヒステリシス特性が失われ、電圧比較器１６０の出力電圧ＶＣＯＭＰがチャタリングを起こしてしまう可能性がある。
【００２３】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ノイズの温度特性による閾値への影響を低減させるようにしたセンサ閾値決定回路を提供することにある。
【課題を解決するための手段】
【００２４】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、磁気センサ（１２０）からの差動出力信号に閾値電圧を加算して差動出力するインピーダンス変換回路（１７０）と、前記磁気センサ（１２０）に駆動電流を供給する駆動電流生成回路（２３０）と、前記インピーダンス変換回路（１７０）に閾値電圧を生成するためのバイアス電流を供給するバイアス電流出力回路（２４０）と、前記インピーダンス変換回路（１７０）の差動出力信号を比較する電圧比較回路（１６０）と、該電圧比較回路（１６０）の出力に基づいて前記バイアス電流を調整するバイアス電流調整回路（２５０）とを備え、前記バイアス電流出力回路（２４０）は、前記電圧比較回路（１６０）の出力に基づいて、正の温度特性を有するバイアス電流を供給するか、負の温度特性を有するバイアス電流を供給するかが切り替えられることを特徴とするセンサ閾値決定回路（１１）である。
【００２５】
また、請求項２に記載の発明は、請求項１に記載の発明において、さらに、正の温度特性を有するバイアス電圧と、負の温度特性を有するバイアス電圧とを前記バイアス電流出力回路（２４０）に供給するバイアス電圧出力回路（２６０）を備え、該バイアス電流出力回路（２４０）は、前記正の温度特性を有するバイアス電圧が供給されるか、前記負の温度特性を有するバイアス電圧が供給されるかにより、正の温度特性を有するバイアス電流を供給するか、負の温度特性を有するバイアス電流を供給するかが切り替えられることを特徴とする。
【００２６】
また、請求項３に記載の発明は、請求項２に記載の発明において、前記バイアス電圧出力回路（２６０）は、前記電圧比較回路（１６０）の出力に基づいて、前記正の温度特性を有するバイアス電圧を供給するか、前記負の温度特性を有するバイアス電圧を供給するかが切り替えられることを特徴とする。
また、請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の発明において、前記インピーダンス変換回路（１７０）は、インピーダンス変換抵抗を有し、前記バイアス電流が前記インピーダンス変換抵抗に流れることで、閾値電圧が生成することを特徴とする。
【００２７】
また、請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の発明において、前記磁気センサ（１２０）が、ホール素子であることを特徴とする。
また、請求項６に記載の発明は、前記磁気センサ（１２０）と、請求項１〜５のいずれか一項に記載のセンサ閾値決定回路（１１）とが、半導体基板上に形成されたことを特徴とする磁気センサＩＣチップである。
【発明の効果】
【００２８】
本発明によれば、Ｂｏｐに正の温度特性をもたせて、Ｂｒｐには負の温度特性をもたせることにより、ノイズの影響で生じた温度特性の傾きを、フラットな状態に戻すことが可能となり、ノイズによる閾値への影響を低減するようにしたセンサ閾値決定回路が実現ができる。
また、４端子型センサの検出対象であるセンサ外部入力の閾値の周辺温度依存を任意に変位させることができ、回路で発生するノイズの温度依存性及び４端子型センサの検出対象の一例である、センサ外部磁場を発生させる磁石の温度依存性などを考慮することで、４端子型センサの検出対象であるセンサ外部入力の閾値を、周辺温度依存性フラットにできる。
【図面の簡単な説明】
【００２９】
【図１】従来のセンサ閾値決定回路を説明するための回路構成図である。
【図２】従来における４端子型センサの検出対象であるセンサ外部入力（横軸）と、電圧比較器の出力電圧であるＶＣＯＭＰレベル（縦軸）との関係を示す図である。
【図３】従来における４端子型センサの検出対象であるセンサ外部入力と、電圧比較器の出力電圧であるＶＣＯＭＰレベルの関係を、センサ閾値決定回路の内部素子から発生するノイズにより、センサ外部入力閾値が影響を受けることを加味して示す図である。
【図４】従来における４端子型センサの検出対象であるセンサ外部入力の閾値（縦軸）と、周辺温度（横軸）との関係を示す図である。
【図５】本発明に係るセンサ閾値決定回路の実施形態を説明するための回路構成図である。
【図６】本発明に係るセンサ閾値決定回路を説明するための具体的な回路構成図である。
【図７】図５に示したバイアス電圧出力回路を説明するための具体的な回路構成図である。
【図８】図７に示したバンドギャップ回路を説明するための具体的な回路構成図である。
【図９】本発明における４端子型センサの検出対象であるセンサ外部入力の閾値（縦軸）と、周辺温度（横軸）との関係を示す図である。
【発明を実施するための形態】
【００３０】
以下、図面を参照して本発明の実施の形態について説明する。  
図５は、本発明に係るセンサ閾値決定回路の実施形態を説明するための回路構成図である。図中符号１１はセンサ閾値決定回路、２３０は駆動電流生成回路、２４０はバイアス電流出力回路、２５０はバイアス電流調整回路、２６０はバイアス電圧出力回路を示している。なお、図１と同じ機能を有する構成要素には同一の符号を付してある。
【００３１】
本発明のセンサ閾値決定回路１１は、ノイズの温度特性による閾値への影響を低減させたセンサ閾値決定回路である。
インピーダンス変換回路１７０は、磁気センサ１２０からの差動出力信号に閾値電圧を加算して差動出力する。駆動電流生成回路２３０は、磁気センサ１２０に駆動電流を供給する。つまり、４端子型センサ１２０を駆動する駆動電流Ｉを生成する。なお、磁気センサ１２０は、ホール素子であることが好ましい。
【００３２】
バイアス電流出力回路２４０は、インピーダンス変換回路１７０に閾値電圧を生成するためのバイアス電流を供給する。つまり、インピーダンス変換回路１７０は、４端子型センサ１２０の出力を増幅して所定の閾値を加算して差動出力する。
電圧比較回路１６０は、インピーダンス変換回路１７０の差動出力信号を比較する。バイアス電流調整回路２５０は、電圧比較回路１６０の出力に基づいて、バイアス電流を調整する。
【００３３】
このような構成により、バイアス電流出力回路２４０は、電圧比較回路１６０の出力に基づいて、正の温度特性を有するバイアス電流を供給するか、負の温度特性を有するバイアス電流を供給するかが切り替えられる。
また、バイアス電圧出力回路２６０は、正の温度特性を有するバイアス電圧と負の温度特性を有するバイアス電圧をバイアス電流出力回路２４０に供給する。このバイアス電流出力回路２４０は、正の温度特性を有するバイアス電圧が供給されるか、負の温度特性を有するバイアス電圧が供給されるかにより、正の温度特性を有するバイアス電流を供給するか、負の温度特性を有するバイアス電流を供給するかが切り替えられる。
【００３４】
また、バイアス電圧出力回路２６０は、電圧比較回路１６０の出力に基づいて、正の温度特性を有するバイアス電圧を供給するか、負の温度特性を有するバイアス電圧を供給するかが切り替えられる。つまり、バイアス電圧出力回路２６０は、電圧比較回路１６０の出力ＶＣＯＭＰに基づいて、バイアス電流出力回路２４０へ、正の温度特性を有する電圧ＶＴＥＭＰ１か負の温度特性を有するＶＴＥＭＰ２かを切り替えて出力する。
【００３５】
また、バイアス電流出力回路２６０は、インピーダンス変換回路１７０に供給する。それにより、インピーダンス変換回路１７０は、所定の閾値を生成し、差動出力の片側に閾値を加算する。このインピーダンス変換回路１７０は、インピーダンス変換抵抗を有し、バイアス電流がインピーダンス変換抵抗に流れることで、閾値電圧が生成される。
バイアス電流調整回路２５０は、電圧比較回路１６０の出力ＶＣＯＭＰに基づいて、バイアス電流出力回路２４０のバイアス電流を調整する。
【００３６】
本実施形態のセンサ閾値決定回路１１では、閾値電圧を形成するバイアス電流に対して、正の温度特性と負の温度特性とをもたせることで、それぞれ閾値Ｂｏｐ及び閾値Ｂｒｐに温度特性を持たせることができる。それによって、温度変動によるヒステリシス幅が減少することを抑制することができる。
以下、本発明のセンサ閾値決定回路について具体的に説明する。  
【００３７】
図６は、本発明に係るセンサ閾値決定回路を説明するための具体的な回路構成図である。図中符号２３１は演算増幅器、２３２はＮＭＯＳトランジスタ、２４１は演算増幅器、２４２，２４３，２４４はＮＭＯＳトランジスタ、２４５，２４６はＰＭＯＳトランジスタ、２５１はＰＭＯＳトランジスタを示している。なお、図５と同じ機能を有する構成要素には同一の符号を付してある。
【００３８】
センサ閾値決定回路１１は、駆動電圧ＶＣＣを供給する駆動電圧源１１０と、４端子型センサ１２０と、駆動電流生成回路２３０と、バイアス電流出力回路２４０と、バイアス電流調整回路２５０と、電圧比較器１６０と、インピーダンス変換回路１７０とを備えて構成されている。
駆動電流生成回路２３０は、駆動電流を増幅するための演算増幅器２３１と、ＮＭＯＳトランジスタ２３２と、抵抗ＲＳとから構成されている。ＮＭＯＳトランジスタ２３２のドレインＤは、４端子型センサ１２０の入力端子７と接続されており、ＮＭＯＳトランジスタ２３２のソースＳは、ＲＳ抵抗と演算増幅器２３１のマイナス入力端子に接続されている。演演算増幅器２３１の出力端子は、ＮＭＯＳトランジスタ２３２のゲートＧに接続されている。演算増幅器２３１のプラス入力端子は、後述する図７に示したバイアス電圧出力回路２６０の出力であるＶＲＥＦ端子に接続されている。
【００３９】
バイアス電流出力回路２４０は、駆動電流を増幅するための演算増幅器２４１と、ＮＭＯＳトランジスタ２４２，２４３，２４４と、ＰＭＯＳトランジスタ２４５，２４６と、抵抗ＲＳとから構成されている。演算増幅器２４１のマイナス入力端子は、ＮＭＯＳトランジスタ２４２，２４３，２４５のソースＳと、抵抗ＲＳとの間に接続されている。演算増幅器２４１のプラス入力端子は、後述する図７に示したバイアス電圧出力回路２６０の出力であるＶＴＥＭＰ１，ＶＴＥＭＰ２に接続されている。
【００４０】
また、ＮＭＯＳトランジスタ２４２のドレインＤは、電圧比較器１６０のマイナス入力端子に接続され、ＰＭＯＳトランジスタ２４６のドレインＤは、インピーダンス変換回路１７０の演算増幅器１７１の出力と、抵抗ＲＳＵＭ１の間に接続されている。
図７は、図５に示したバイアス電圧出力回路を説明するための具体的な回路構成図で、一定の温度特性を有する電圧と、正の温度特性を有する電圧と、負の温度特性を有する電圧を切り替えて出力するバイアス電圧出力回路２６０の一例を示す回路構成図である。図中符号３００はバンドギャップ回路、３０１，３０２は演算増幅器を示している。
【００４１】
このバイアス電圧出力回路２６０は、バンドギャップ回路３００と、演算増幅器３０１，３０２と、抵抗Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９と、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とを備えている。
図８は、図７に示したバンドギャップ回路を説明するための具体的な回路構成図で、温度特性がフラットの電圧と、温度特性がプラスの電圧と、温度特性がマイナスの電圧を作り出すバンドギャップ回路を示している。
【００４２】
図８に示したバンドギャップ回路３００の出力電圧であるＶＢＧ，ＶＰＴＡＴ１，ＶＰＴＡＴ２は、それぞれ、温度特性がフラット（温度によらず一定）、正の温度特性、負の温度特性を有しており、図７に示したバンドギャップ回路３００のＶＲＥＦ，ＶＴＥＭＰ１，ＶＴＥＭＰ２に対応している。
図７に示したスイッチＳＷ１，ＳＷ３が導通し、ＳＷ２，ＳＷ４が解放されるとＶＰＴＡＴ１が選択され、演算増幅器３０１の非反転入力端子に入力される。演算増幅器３０１の出力端子は、反転入力端子に入力され、入力電圧をそのまま出力するボルテージフォロアを構成する。そして、抵抗Ｒ５，Ｒ６，Ｒ７により抵抗分圧され、ＶＴＥＭＰ１として出力される。また、ＳＷ１，ＳＷ３が解放し、ＳＷ２，ＳＷ４が導通されるとＶＰＴＡＴ２が選択され、演算増幅器３０１の非反転入力端子に入力される。演算増幅器３０１の出力端子は、抵抗Ｒ５を介して反転入力端子に入力され、抵抗Ｒ６，Ｒ７により抵抗分圧され、ＶＴＥＭＰ２として出力される。
【００４３】
そして、スイッチングのタイミングは、Ｂｏｐ動作のときにはＶＰＴＡＴ１（ＶＴＥＭＰ１）、Ｂｒｐ動作の時にはＶＰＴＡＴ２（ＶＴＥＭＰ２）が選択されるようにスイッチＳＷ１〜ＳＷ４を切り替える。
図５に示した駆動電流生成回路２３０のＮＭＯＳトランジスタ２３２のドレインＤは、４端子型センサ１２０の入力端子７に接続されており、駆動電流Ｉ＝ＶＲＥＦ／ＲＳをシンクする。上述したように、ＶＲＥＦ電圧は、温度特性がフラットであるので、駆動電流Ｉは、周辺温度に対して一定の電流値となる。
【００４４】
バイアス電流調整回路２５０は、ＰＭＯＳトランジスタ２５１で構成され、電圧比較器１６０の出力電圧ＶＣＯＭＰが、ＬレベルのときにＰＭＯＳトランジスタ２５１が導通し、ＨレベルのときにはＰＭＯＳトランジスタ２５１が解放する。バイアス電流出力回路２４０のＮＭＯＳトランジスタ２４２，２４３，２４４とＰＭＯＳトランジスタ２４５，２４６は、それぞれ電流ミラー回路の構成である。
【００４５】
今、ＮＭＯＳトランジスタ２４２，２４３，２４４のサイズと、ＰＭＯＳトランジスタ２４５，２４６のサイズがそれぞれ同じであるとすると、電圧比較器１６０の出力電圧ＶＣＯＭＰがＨレベルで、バイアス電流調整回路２５０のＰＭＯＳトランジスタ２５１が解放するときは、ＮＭＯＳトランジスタ２４２，２４４に流れるバイアス電流ＩＢは、ＩＢ＝ＶＴＥＭＰ１／（２×ＲＳ）となる。
【００４６】
また、電圧比較器１６０の出力電圧ＶＣＯＭＰがＬレベルで、バイアス電流調整回路２５０のＰＭＯＳトランジスタ２５１が導通するときは、ＮＭＯＳトランジスタ２４２，２４３，２４４に流れるバイアス電流ＩＢ’は、ＩＢ’＝ＶＴＥＭＰ２／（３×ＲＳ）となる。
次に、図６に示した本発明のセンサ閾値決定回路の動作について説明する。  
【００４７】
インピーダンス変換回路１７０のインピーダンス変換用抵抗ＲＳＵＭ１にバイアス電流ＩＢ又はＩＢ’を流して、センサ閾値電圧Ｖｘ＝ＩＢ×ＲＳＵＭ１又はＶｘ’＝ＩＢ’×ＲＳＵＭ１を発生させる。このとき、ＶＴＥＭＰ１が正の温度特性をもち、ＶＴＥＭＰ２が負の温度特性をもつことより、ＩＢ及びＩＢ’は、それぞれ、正の温度特性と負の温度特性を有する。これにより、Ｖｘ，Ｖｘ’も同様に、それぞれ正の温度特性と負の温度特性をもつことになる。つまり、Ｂｏｐ動作のときには、正の温度特性をもたせ、Ｂｒｐ動作のときには負の温度特性をもたせる。
【００４８】
図９は、本発明における４端子型センサの検出対象であるセンサ外部入力の閾値（縦軸）と、周辺温度（横軸）との関係を示す図である。
上述したように、Ｂｏｐ，Ｂｒｐにそれぞれ正の温度特性と負の温度特性を持たせることにより、図９に示すように、ノイズが無い状態の破線Ｂｏｐ，Ｂｒｐのように、周辺温度が高くなるにつれて、Ｂｈが広がっていくことになる。これにより、ノイズが発生する際の、Ｂｈの値が徐々に小さくなる現象と相殺され、Ｂｏｐ’，Ｂｒｐ’，Ｂｈ’のように、周辺温度特性にフラットなセンサ外部入力閾値にすることができる。
【００４９】
図１に示した従来のセンサ閾値決定回路では、抵抗ＲＳＵＭ１が正の温度特性をもつため、センサ閾値を決定する要素であるＶｘ，Ｖｘ’には正の温度特性しかもたせることが出来ないため、傾きをフラットに戻すことは回路構成上不可能である。
本実施形態では、バイアス電流ＩＢ又はＩＢ’を演算増幅器１７１の出力とＲＳＵＭ１抵抗との間に供給し、ＶＳＵＭＮからＮＭＯＳ２４２へ流れる形態としているが、図１のように、ＶＳＵＭＮにバイアス電流を供給して閾値電圧を生成させる形態であってもよい。
【００５０】
また、バイアス電流調整回路として、調整電流を減算する形態としているが、加算することで調整する形態であってもよい。また、上述したように、ヒステリシス幅が、温度が高くなると、幅が広がるようにバイアス電流の温度特性が設定されていればよい。
また、本実施形態では、駆動電流の温度特性が一定となる駆動電流と設定し、例えば、温度によってセンサの感度が変動する影響も取り込んで、バイアス電圧に温度特性を持たせることで、センサ感度の温度変動の影響も低減することが可能となる。
【００５１】
また、磁気センサ１２０と、上述したセンサ閾値決定回路１１とが、半導体基板上に形成された磁気センサＩＣチップを構成することも可能である。
さらに、本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらすすべての実施形態をも含む。さらに、本発明の技術的範囲は、すべての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって構成されうる。
【符号の説明】
【００５２】
４，５，４０  分岐点
６，７  入力端子
８，９  出力端子
１０，１１  センサ閾値決定回路
１１０  駆動電圧源
１２０  ４端子型センサ（４端子型磁気センサ）
１３０，２３０  駆動電流生成回路
１４０，２４０  バイアス電流出力回路
１４１，１７１，１７２，２３１，２４１，３０１，３０２  演算増幅器
１４２，１５１，２５１，２４５，２４６  ＰＭＯＳトランジスタ
１５０，２５０  バイアス電流調整回路
１５２，２３２，２４２，２４３，２４４  ＮＭＯＳトランジスタ
１５３  インバータ
１６０  電圧比較器
１７０  インピーダンス変換回路
３００  バンドギャップ回路
【図１】
2015172553.tif 000003
【図２】
2015172553.tif 000004
【図３】
2015172553.tif 000005
【図４】
2015172553.tif 000006
【図５】
2015172553.tif 000007
【図６】
2015172553.tif 000008
【図７】
2015172553.tif 000009
【図８】
2015172553.tif 000010
【図９】
2015172553.tif 000011