(57)【要約】【課題】画品位低下の改善を図る。【解決手段】光源と、光源の輝度を制御するための、第１のビット数の第１の輝度制御信号に対して、第１の輝度制御信号で表現される値を、第１のビット数よりも小さな第２のビット数を持つ第２の輝度制御信号で時分割し、第２の輝度制御信号で表現される値に対応するパルス幅を持つ第３の輝度制御信号を生成する時分割制御部と、第３の輝度制御信号にもとづいて、光源を発光させるための駆動信号を生成して、光源へ供給する駆動部とを有する照明装置および表示装置に関する。【選択図】図１
2015210323.tif 000002
【特許請求の範囲】
【請求項１】
光源と、
前記光源の輝度を制御するための、第１のビット数の第１の輝度制御信号に対して、前記第１の輝度制御信号で表現される値を、前記第１のビット数よりも小さな第２のビット数を持つ第２の輝度制御信号で時分割し、前記第２の輝度制御信号で表現される値に対応するパルス幅を持つ第３の輝度制御信号を生成する時分割制御部と、
前記第３の輝度制御信号にもとづいて、前記光源を発光させるための駆動信号を生成して、前記光源へ供給する駆動部と、
を有する照明装置。
【請求項２】
前記時分割制御部は、
前記第１のビット数をＫビット、前記第２のビット数をＬ（＜Ｋ）ビットとした場合、
前記第１の輝度制御信号の所定の時間領域から２K-L個の分割領域を生成し、
前記第１のビット数で表現される輝度階調の値を２K-Lで除算し、
前記分割領域に割り振られた値の総和を２K-Lで割った平均値が、前記除算の結果の値となるように、前記分割領域に対して、前記第２のビット数で表せる整数値を割り当てる、
請求項１に記載の照明装置。
【請求項３】
前記時分割制御部は、前記除算の結果の整数部分と端数部分とに対して、前記端数部分に対応させた変化量を前記整数部分に加減算し、前記整数部分の値と、前記整数部分に加減算した値とで、前記分割領域に対して、前記第２のビット数で表せる整数値を割り当てる、
請求項２に記載の照明装置。
【請求項４】
前記時分割制御部は、前記端数部分に対応させた変化量を前記整数部分に加減算して求めた値は、前記分割領域の中で分散させて割り当てる、
請求項３に記載の照明装置。
【請求項５】
前記第１のビット数の前記第１の輝度制御信号に対し、前記第１のビット数で表現される輝度階調の値を更新する更新部をさらに有し、前記更新部は、前記第３の輝度制御信号が第１の周期から第２の周期に切り替わるタイミングで、前記輝度階調の値を更新する、
請求項１に記載の照明装置。
【請求項６】
光源の輝度を制御するための、第１のビット数の第１の輝度制御信号に対して、前記第１の輝度制御信号で表現される値を、前記第１のビット数よりも小さな第２のビット数を持つ第２の輝度制御信号で時分割し、
前記第２の輝度制御信号で表現される値に対応するパルス幅を持つ第３の輝度制御信号を生成し、
前記第３の輝度制御信号にもとづいて、前記光源を発光させるための駆動信号を生成して、前記光源へ供給する照明制御方法。
【請求項７】
第１の副画素、第２の副画素および第３の副画素に対する第１の画像から伸長係数を算出し、光源の輝度を制御するための第１のビット数の第１の輝度制御信号を生成する画像解析部と、
前記伸長係数にもとづき、前記第１の副画素、前記第２の副画素、前記第３の副画素および前記第４の副画素に対する第２の画像を生成する画像生成部と、
前記第１の輝度制御信号で表現される値を、前記第１のビット数よりも小さな第２のビット数を持つ第２の輝度制御信号で時分割し、前記第２の輝度制御信号で表現される値に対応するパルス幅を持つ第３の輝度制御信号を生成し、前記第３の輝度制御信号にもとづいて、前記光源を制御するための駆動信号を生成し、前記光源へ供給する光源制御部と、
を有する表示装置。
【請求項８】
前記光源制御部は、
前記第１のビット数をＫビット、前記第２のビット数をＬ（＜Ｋ）ビットとした場合、
前記第１の輝度制御信号の所定の時間領域から２K-L個の分割領域を生成し、
前記第１のビット数で表現される輝度階調の値を２K-Lで除算し、
前記分割領域に割り振られた値の総和を２K-Lで割った平均値が、前記除算の結果の値となるように、前記分割領域に対して、前記第２のビット数で表せる整数値を割り当てる、
請求項７に記載の表示装置。
【請求項９】
前記光源制御部は、前記除算の結果の整数部分と端数部分とに対して、前記端数部分に対応させた変化量を前記整数部分に加減算し、前記整数部分の値と、前記整数部分に加減算した値とで、前記分割領域に対して、前記第２のビット数で表せる整数値を割り当てる、
請求項８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
照明装置、照明制御方法および表示装置に関する。
【背景技術】
【０００２】
近年、ＲＧＢＷ方式を採用した液晶パネル表示が開発されている。これは、通常のＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対して、Ｗ（白）の画素を追加して１つの画素を構成するものである。これにより、Ｗ画素の輝度を向上させる分、液晶パネルを背面等から照明するバックライトの輝度を下げることができ、装置全体の消費電力の低減化を可能にしている。
【０００３】
一方、上記のような表示方式では、バックライトの輝度の制御に伴って、画品位の低下が生じる場合がある。このため、例えば、画像信号に適した発光輝度となるように設定した輝度設定値を含む変換テーブルを用いて、輝度設定値をバックライト制御値に変換して、バックライトに供給する技術が提案されている（特許文献１）。
【０００４】
または、１画面毎の画像の平均輝度と、輝度調整直線とから、バックライト輝度を調整するための調整値を計算し、調整値に応じてバックライトを駆動するための信号を発生させて、バックライト輝度を制御する技術が提案されている（特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３２２８８１号公報
【特許文献２】特開２０１０−００２８７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、画品位低下の改善を図った照明装置、照明制御方法および表示装置を提供する。または高精度な輝度制御を実現した照明装置、照明制御方法および表示装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様は、光源と、前記光源の輝度を制御するための、第１のビット数の第１の輝度制御信号に対して、前記第１の輝度制御信号で表現される値を、前記第１のビット数よりも小さな第２のビット数を持つ第２の輝度制御信号で時分割し、前記第２の輝度制御信号で表現される値に対応するパルス幅を持つ第３の輝度制御信号を生成する時分割制御部と、前記第３の輝度制御信号にもとづいて、前記光源を発光させるための駆動信号を生成して、前記光源へ供給する駆動部とを有する照明装置である。
【図面の簡単な説明】
【０００８】
【図１】照明装置の構成例を示す図である。
【図２】ＰＷＭ信号の周期の伸長を示す図である。
【図３】ＰＷＭ信号の周期の伸長を示す図である。
【図４】ＰＷＭ信号の周期の伸長を示す図である。
【図５】１ビット当たりのＰＷＭ信号のパルス幅が狭くなる現象を示す図である。
【図６】１ビット当たりのＰＷＭ信号のパルス幅が狭くなる現象を示す図である。
【図７】１ビット当たりのＰＷＭ信号のパルス幅が狭くなる現象を示す図である。
【図８】ＢＬＰＷＭ時分割制御の概念を説明するための図である。
【図９】ＢＬＰＷＭ［９：２］の変化量を示す図である。
【図１０】ＢＬＰＷＭ時分割制御の一例を示す図である。
【図１１】ＢＬＰＷＭ時分割制御の一例を示す図である。
【図１２】ＢＬＰＷＭ［９：２］の変化量の他のバージョンを示す図である。
【図１３】ＢＬＰＷＭ時分割を示す図である。
【図１４】ＢＬＰＷＭ［９：２］の変化量の他のバージョンを示す図である。
【図１５】ＢＬＰＷＭ時分割を示す図である。
【図１６】ＢＬＰＷＭ［９：２］の変化量の他のバージョンを示す図である。
【図１７】ＢＬＰＷＭ時分割を示す図である。
【図１８】ＢＬＰＷＭ［１１：４］の変化量を示す図である。
【図１９】ＢＬＰＷＭ時分割制御の一例を示す図である。
【図２０】ＢＬＰＷＭ［１１：４］の変化量の他のバージョンを示す図である。
【図２１】照明装置の構成例を示す図である。
【図２２】ＢＬＰＷＭ信号の更新タイミングを示す図である。
【図２３】表示装置の構成例を示す図である。
【図２４】表示装置のハードウェア構成例を示す図である。
【図２５】表示装置が備える機能の構成例を示す図である。
【発明を実施するための形態】
【０００９】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
【００１０】
なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
【００１１】
また、本発明と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１２】
まず、本発明を図１を用いて簡潔に説明する。図１は照明装置の構成例を示す図である。照明装置１は、時分割制御部１ａ、駆動部１ｂおよび表示パネル等に使用される照明用の光源１ｃを備える。
【００１３】
時分割制御部１ａは、光源１ｃの輝度を制御するための、第１のビット数の輝度制御信号Ｐ１（第１の輝度制御信号）に対して、輝度制御信号Ｐ１で表現される値を、第１のビット数よりも小さな第２のビット数を持つ輝度制御信号Ｐ２（第２の輝度制御信号）で時分割する。
【００１４】
そして、時分割制御部１ａは、時分割した輝度制御信号Ｐ２で表現される各値に対応するパルス幅を持つ輝度制御信号Ｐ３（第３の輝度制御信号）を生成する。
【００１５】
駆動部１ｂは、輝度制御信号Ｐ３にもとづいて、光源１ｃを発光させるための駆動信号Ｄｒを生成して、光源１ｃへ供給する。
【００１６】
ここで、図１に示す時分割制御の例では、第１のビット数を１０ビット、第２のビット数を８ビットとすると、１０ビットの輝度制御信号Ｐ１で表現される２５７という値に対して、４つに時分割した６４、６４、６４、６５という値の８ビットの輝度制御信号Ｐ２が生成されている。
【００１７】
また、６４という値の輝度制御信号Ｐ２に対してはパルス幅（の長さ）がｗ１、６５という値の輝度制御信号Ｐ２に対してはパルス幅がｗ２（＞ｗ１）という、１ビットの輝度制御信号Ｐ３が生成されている。
【００１８】
このように、照明装置１では、第１のビット数の輝度制御信号Ｐ１で表現される値を、第１のビット数よりも小さな第２のビット数を持つ輝度制御信号Ｐ２で時分割して表現し、輝度制御信号Ｐ２で表現される各値に対応するパルス幅を持つ輝度制御信号Ｐ３を生成する。
【００１９】
そして、照明装置１では、輝度制御信号Ｐ３にもとづいて、光源１ｃを発光させる駆動信号Ｄｒを生成して光源１ｃへ供給する。
【００２０】
このような制御により、画品位低下の改善を図ることが可能になり、また、バックライトに対する高精度な輝度制御を実現することが可能になる。
【００２１】
以下に、本技術の詳細を説明する。なお、本発明の詳細を説明する前に、解決すべき課題について図２〜図７を用いて説明する。液晶パネルを背面等から照明するバックライトを有する照明装置では、表示される画像に応じて、バックライトの輝度を変化させる。バックライトの輝度は、ＰＷＭ（Pulse Width Modulated：パルス幅変調）信号によって制御される。
【００２２】
バックライトの輝度制御（ＰＷＭ制御）では、通常、パラレルビットのＰＷＭ信号を１ビットのＰＷＭ信号に変換し、１ビットのＰＷＭ信号でバックライトドライバ（ＢＬ（Back Light）ドライバ）の駆動制御を行っている。
【００２３】
なお、以降では、パラレルビットのＰＷＭ信号をＢＬＰＷＭ（Back Light PWM）信号と呼ぶ。また、１ビットのＰＷＭ信号を単にＰＷＭ信号とも呼ぶ。
【００２４】
バックライトの輝度を細かく制御する場合、ＢＬＰＷＭ信号のパラレルのビット数を増やして、ＰＷＭ信号の分解能を細かく設定することになるが、ＢＬＰＷＭ信号のビット数を単純に増やすと、下記のような問題が生じる。
【００２５】
（１）複数のビット数のＢＬＰＷＭ信号を、１ビットのＰＷＭ信号に変換する回路において、ＰＷＭ信号の周期が伸びてしまい、バックライトのちらつき（フリッカ）の原因となる。
【００２６】
（２）逆に、ＰＷＭ信号の周期を維持すると、１ビット当たりのＰＷＭ信号のパルス幅が狭くなり、ＢＬドライバがその狭いパルス幅の信号に応答できずに、輝度のリニアリティが保てなくなる。
【００２７】
以下、（１）については図２〜図４を用いて、（２）については図５〜図７を用いて説明する。図２〜図４はＰＷＭ信号の周期の伸長を示す図である。
【００２８】
図２では、８ビットのＢＬＰＷＭ信号のＰＷＭ信号への変換を示している。変換回路３１には、周波数ｆ０のクロック信号ｃｋと、８ビットのＢＬＰＷＭ信号とが入力し、変換回路３１から１ビットのＰＷＭ信号ｐ３−１が出力している。また、ＰＷＭ信号ｐ３−１の１周期をＴとし、ＰＷＭ信号ｐ３−１のＨレベルのパルス幅をτとする。
【００２９】
図３では、１０ビットのＢＬＰＷＭ信号のＰＷＭ信号への変換を示している。変換回路３１には、周波数ｆ０のクロック信号ｃｋと、１０ビットのＢＬＰＷＭ信号とが入力し、変換回路３１から１ビットのＰＷＭ信号ｐ３−２が出力している。
【００３０】
このとき、ＰＷＭ信号ｐ３−２のＨレベルのパルス幅を、図２のＰＷＭ信号ｐ３−１のパルス幅と同じτにした場合、ＰＷＭ信号ｐ３−２の１周期は４Ｔとなる。
【００３１】
図４では、１２ビットのＢＬＰＷＭ信号のＰＷＭ信号への変換を示している。変換回路３１には、周波数ｆ０のクロック信号ｃｋと、１２ビットのＢＬＰＷＭ信号とが入力し、変換回路３１から１ビットのＰＷＭ信号ｐ３−３が出力している。
【００３２】
このとき、ＰＷＭ信号ｐ３−３のＨレベルのパルス幅を、図２のＰＷＭ信号ｐ３−１のパルス幅と同じτにした場合、ＰＷＭ信号ｐ３−３の１周期は１６Ｔとなる。
【００３３】
ここで、ＢＬＰＷＭ信号からＰＷＭ信号を生成する際に要するクロック信号ｃｋのクロック数は、ＢＬＰＷＭ信号のビット数に応じて異なるものである。
【００３４】
すなわち、８ビットのＢＬＰＷＭ信号から１ビットのＰＷＭ信号を生成する場合は、２５６（＝２8）クロックを要する。また、１０ビットのＢＬＰＷＭ信号から１ビットのＰＷＭ信号を生成する場合は、１０２４（＝２10）クロックを要する。さらに、１２ビットのＢＬＰＷＭ信号から１ビットのＰＷＭ信号を生成する場合は、４０９６（＝２12）クロックを要する。
【００３５】
これに対して、上記の変換回路３１のように、入力クロック信号の周波数（クロック数）を固定にして、ＢＬＰＷＭ信号のビット数だけ変化させ、変換回路３１から出力されるＰＷＭ信号のパルス幅を、ＢＬＰＷＭ信号の最小ビット数のときのパルス幅と同じ値にする。すると、ＢＬＰＷＭ信号のビット数の増加に伴い、変換回路３１から出力されるＰＷＭ信号の周期が伸長することになる。
【００３６】
すなわち、図２〜図４に示すように、変換回路３１において、同じ周波数ｆ０のクロック信号ｃｋで、ＢＬＰＷＭ信号のビット数を８、１０、１２ビットと上げていく。そして、１０、１２ビットのＢＬＰＷＭ信号に対しても、そのとき出力されるＰＷＭ信号のパルスの変化幅を、８ビットのＢＬＰＷＭ信号のときと同じパルス幅にする（上記ではＨレベルを同じにしたが、Ｌレベルを同じにしてもよい）。
【００３７】
すると、８ビットＢＬＰＷＭ信号が入力されたときの変換回路３１から出力されるＰＷＭ信号の１周期がＴだったものが、１０ビットＢＬＰＷＭ信号の入力では、ＰＷＭ信号の１周期が４Ｔに伸長する。
【００３８】
また、８ビットＢＬＰＷＭ信号が入力されたときの変換回路３１から出力されるＰＷＭ信号の１周期がＴだったものが、１２ビットＢＬＰＷＭ信号の入力では、ＰＷＭ信号の１周期が１６Ｔに伸長する。
【００３９】
このように、ＢＬＰＷＭ信号のビット数を単に増やして、バックライトの輝度を細かく制御すると、ＰＷＭ信号の周期の増加（ＰＷＭ信号の周波数の低下）が生じてしまう。それがバックライトの画面ちらつきの原因となり、その結果、画品位の低下を引き起こすことになる。
【００４０】
図５〜図７は１ビット当たりのＰＷＭ信号のパルス幅の狭くなる現象を示す図である。ＢＬＰＷＭ信号のどのパラレルビット数に対しても、変換出力後のＰＷＭ信号の周期を同一にした場合には、ＰＷＭ信号のパルス幅が狭くなる。ＰＷＭ信号のパルス幅が狭くなる理由を以下に説明する。
【００４１】
なお、図中のＢＬ電流とは、バックライトの輝度を設定するための電流信号のことであり、ＢＬドライバがＰＷＭ信号にもとづいて生成する駆動信号である。また、ＢＬ電流がバックライトを構成するＬＥＤ（Light Emitting Diode）に供給されることで、ＢＬ電流の値に応じて、バックライトの輝度が設定されることになる。
【００４２】
図５では、８ビットのＢＬＰＷＭ信号に対する、変換出力後のＰＷＭ信号ｐ３−４と、ＰＷＭ信号ｐ３−４にもとづき、ＢＬドライバによって生成されるＢＬ電流Ｉ１との波形を示している。
【００４３】
８ビットのＢＬＰＷＭ信号に対して、ＰＷＭ信号ｐ３−４の１ビット変化に要する時間は、１／２５６時間であり、ＰＷＭ信号ｐ３−４の周期をＴとする。
【００４４】
ここで、ＰＷＭ信号ｐ３−４のＨレベルのパルス幅がτ１であれば、ＢＬドライバは、ＰＷＭ信号ｐ３−４に正常に応答して、バックライトの輝度を設定するに必要な電流値を持つＢＬ電流Ｉ１を生成することができるとする。
【００４５】
図６では、１０ビットのＢＬＰＷＭ信号に対する、変換出力後のＰＷＭ信号ｐ３−５と、ＰＷＭ信号ｐ３−５にもとづき、ＢＬドライバによって生成されるＢＬ電流Ｉ２との波形を示している。
【００４６】
１０ビットのＢＬＰＷＭ信号に対して、ＰＷＭ信号ｐ３−５も図５のＰＷＭ信号ｐ３−４と同じ周期Ｔにする。このとき、ＰＷＭ信号ｐ３−５の１ビット変化に要する時間は、１／１０２４時間であるので、ＰＷＭ信号ｐ３−５のパルス幅は、ＰＷＭ信号ｐ３−４のパルス幅＝τ１よりも狭いτ２（＜τ１）となっている。
【００４７】
図７では、１２ビットのＢＬＰＷＭ信号に対する、変換出力後のＰＷＭ信号ｐ３−６と、ＰＷＭ信号ｐ３−６にもとづき、ＢＬドライバによって生成されるＢＬ電流Ｉ３との波形を示している。
【００４８】
１２ビットのＢＬＰＷＭ信号に対して、ＰＷＭ信号ｐ３−６も図５のＰＷＭ信号ｐ３−４と同じ周期Ｔにする。このとき、ＰＷＭ信号ｐ３−６の１ビット変化に要する時間は、１／４０９６時間であるので、ＰＷＭ信号ｐ３−６のパルス幅は、ＰＷＭ信号ｐ３−４のパルス幅＝τ１およびＰＷＭ信号ｐ３−５のパルス幅＝τ２よりも狭いτ３（＜τ２＜τ１）となっている。
【００４９】
ここで、図６に示すＰＷＭ信号ｐ３−５のＨレベルのパルス幅＝τ２と、図７に示すＰＷＭ信号ｐ３−６のＨレベルのパルス幅＝τ３とは、ＢＬドライバが応答することができる所定値以下のパルス幅とする。
【００５０】
この場合、パルス幅＝τ２のＰＷＭ信号ｐ３−５がＢＬドライバに入力しても、ＢＬドライバは、ＰＷＭ信号ｐ３−５に正常に応答することができないので、バックライトを駆動するに必要なＢＬ電流を生成することができない。
【００５１】
同様に、パルス幅＝τ３のＰＷＭ信号ｐ３−６がＢＬドライバに入力しても、ＢＬドライバは、ＰＷＭ信号ｐ３−６に正常に応答することができないので、バックライトを駆動するに必要なＢＬ電流を生成することができない。
【００５２】
なぜなら、ＢＬドライバに入力するＰＷＭ信号のパルス幅が所定値以下であると、ＰＷＭ信号の立ち上がりに追従してＢＬ電流が立ち上がる際に、ＢＬ電流の立ち上がりが十分に確保される前にＰＷＭ信号がＬレベルになってしまい、ＰＷＭ信号が表す情報をＢＬ電流の電流量に反映できないからである。
【００５３】
このように、ＢＬＰＷＭ信号のビット数を増やして、バックライトの輝度を細かく制御する場合に、１ビット当たりのＰＷＭ信号のパルス幅が所定値以下まで狭くなってしまう。ＰＷＭ信号のパルス幅が狭くなると、ＢＬドライバが正常に応答できず、輝度のリニアリティが保てなくなってしまう。また、輝度のリニアリティが保てないと、結果的に画品位の低下を引き起こすことになる。
【００５４】
本技術はこのような点に鑑みてなされたものであり、バックライトの高精度な輝度制御を実現し、画品位低下の改善を図った照明制御を行うものである。
【００５５】
次に本技術の照明装置１について以降詳しく説明する。照明装置１の時分割制御部１ａでは、ＢＬＰＷＭ信号のビット数が増えても、ＰＷＭ信号の分解能はそのままにし、その代わりに時間方向にＰＷＭ信号を変化させて、ＢＬＰＷＭ信号のビット数の増加分を表現させる（以下、時分割制御部１ａで行われる制御をＢＬＰＷＭ時分割制御とも呼ぶ）。
【００５６】
図８はＢＬＰＷＭ時分割制御の概念を説明するための図である。ＢＬＰＷＭ信号は、１０ビットのパラレル信号とする。なお、図中の“ＢＬＰＷＭ１０ビット”は、図１の輝度制御信号Ｐ１に該当する。
【００５７】
また、図中の“ＢＬＰＷＭ時分割８ビット”は、図１の輝度制御信号Ｐ２に該当する。さらに、図中の“ＰＷＭ信号”は、図１の輝度制御信号Ｐ３に該当する。
【００５８】
一方、フレームＮでの１０ビットのＢＬＰＷＭ信号で表現する値（輝度階調値）が２５７、フレームＮ＋１での１０ビットのＢＬＰＷＭ信号で表現する値が９８３、フレームＮ＋２での１０ビットのＢＬＰＷＭ信号で表現する値が４３４であったとする。
【００５９】
このような１０ビットのＢＬＰＷＭ信号で表現されるフレーム対して、ＢＬＰＷＭ時分割制御として、１０ビットのＢＬＰＷＭ信号を、例えば８ビットのＢＬＰＷＭ信号に変換する場合を考える。
【００６０】
この場合、１０ビットの下位２ビットを切り捨てるが、これはビットシフト演算において２2での割り算に相当する。フレームＮに対しては、２５７を２2で割って、６４.２５（＝２５７／４）となる。６４.２５は、８ビットで表せる整数部分の６４と、端数部分の小数点０.２５とを含んでいる。
【００６１】
上記のように端数部分が生じた場合は、８ビットのＢＬＰＷＭ信号のうちの、少なくとも１つの整数部分を変化させることにより、１０ビットのＢＬＰＷＭ信号を表現する。例えば、フレームＮの時間領域において、１０ビットのＢＬＰＷＭ信号の２５７を、８ビットのＢＬＰＷＭ信号の６４、６４、６４、６５というそれぞれ８ビットデータに時分割して表現する。
【００６２】
このときの８ビットＢＬＰＷＭ信号の平均値は、（６４＋６４＋６４＋６５）／４＝６４.２５となっており、４つの６４、６４、６４、６５というそれぞれ８ビットのＢＬＰＷＭ時分割信号によって小数を表現している。
【００６３】
そして、６４、６５というそれぞれの値に応じたパルス幅を持つ、１ビットのＰＷＭ信号が生成される。図中の斜線部ａ１は、６４に対して１が加算された６５という値の１ビット増加分を表している。
【００６４】
なお、６５という８ビットデータの値は、図８ではフレームＮの時間帯の先頭から４番目に位置しているが、フレームＮの時間帯の中のどの位置にきてもよい。ただし、例えば、フレームＮの時間帯の４番目に位置させるとしたら、フレーム切替時において、フレームＮの時間帯では、４番目の位置に固定的に６５がくるようにする。
【００６５】
一方、フレームＮ＋１に対しては、９８３を２2で割って、２４５.７５（＝９８３／４）を求める。２４５.７５は、８ビットで表せる整数部分の２４５と、端数部分の小数点０.７５とを含んでいる。
【００６６】
したがって、フレームＮ＋１の時間帯において、１０ビットのＢＬＰＷＭ信号の９８３を、８ビットのＢＬＰＷＭ信号の２４５、２４６、２４６、２４６というそれぞれ８ビットデータに時分割して表現する。
【００６７】
このときの８ビットＢＬＰＷＭ信号の平均値は、（２４５＋２４６＋２４６＋２４６）／４＝２４５.７５となっており、４つの２４５、２４６、２４６、２４６というそれぞれ８ビットのＢＬＰＷＭ時分割信号によって小数を表現している。
【００６８】
そして、２４５、２４６というそれぞれの値に応じたパルス幅を持つ、１ビットのＰＷＭ信号が生成される。図中の斜線部ａ２は、２４５に対して１が加算された２４６という値の１ビット増加分を表している。
【００６９】
なお、２４６という８ビットデータの値は、図８ではフレームＮ＋１の時間帯の先頭から２、３、４番目に位置しているが、フレームＮ＋１の時間帯の中のどの位置にきてもよい。ただし、例えば、フレームＮ＋１の時間帯の２、３、４番目に位置させるとしたら、フレーム切替時において、フレームＮ＋１の時間帯では、２、３、４番目の位置に固定的に２４６がくるようにする。
【００７０】
同様に、フレームＮ＋２に対しては、４３４を２2で割って、１０８．５（＝４３４／４）を求める。１０８.５は、８ビットで表せる整数部分１０８と、端数部分の小数点０.５とを含んでいる。
【００７１】
したがって、フレームＮ＋２の時間帯において、１０ビットのＢＬＰＷＭ信号の４３４を、８ビットのＢＬＰＷＭ信号の１０８、１０９、１０８、１０９というそれぞれ８ビットデータに時分割して表現する。
【００７２】
このときの８ビットＢＬＰＷＭ信号の平均値は、（１０８＋１０９＋１０８＋１０９）／４＝１０８.５となっており、４つの１０８、１０９、１０８、１０９というそれぞれ８ビットのＢＬＰＷＭ時分割信号によって小数を表現している。
【００７３】
そして、１０８、１０９というそれぞれの値に応じたパルス幅を持つ、１ビットのＰＷＭ信号が生成される。図中の斜線部ａ３は、１０８に対して１が加算された１０９という値の１ビット増加分を表している。
【００７４】
なお、１０９という８ビットデータの値は、図８ではフレームＮ＋２の時間帯の先頭から２、４番目に位置しているが、フレームＮ＋２の時間帯の中のどの位置にきてもよい。ただし、例えば、フレームＮ＋２の時間帯の２、４番目に位置させるとしたら、フレーム切替時において、フレームＮ＋２の時間帯では、２、４番目の位置に固定的に１０９がくるようにする。
【００７５】
以上説明したように、照明装置１の時分割制御部１ａは、ＢＬＰＷＭ信号のパラレルビット数をＫビット、ＢＬＰＷＭ時分割信号のビット数をＬ（＜Ｋ）とした場合、ＢＬＰＷＭ信号の所定の時間領域（例えば、１フレームの時間領域）から２K-L個の分割領域を生成する。Ｋ＝１０、Ｌ＝８とすれば、４（＝２10-8）つの分割領域が生成される。
【００７６】
そして、Ｋビットで表現される輝度階調の値を２K-Lで除算する（１０ビットで表現される。例えば、２５７を２10-8で除算）。
【００７７】
そして、２K-L個の分割領域に対して、Ｌビットで表せる整数値を割り当てる。この場合、２K-L個の分割領域に割り振られた値の総和を２K-Lで割った平均値が、除算の結果の値となるように割り当てることになる。端数部分は、分割領域のうちの１つに割り当てる。例えば、６４、６４、６４、６５の総和を２10-8で徐算すれば、２５７／２10-8となるので、４つの分割領域には、６４、６４、６４、６５が割り当てられることになる。
【００７８】
なお、上記の図８では、各フレームに対するＢＬＰＷＭ時分割制御として、例えば、１０ビットのＢＬＰＷＭ信号を時間方向に８ビットデータに時分割し、そのとき生成されたＢＬＰＷＭ時分割信号の８ビットデータそれぞれを１ビットのＰＷＭ信号に変換している。
【００７９】
これにより、高精度の輝度制御を実行することが可能となる。また、ＢＬＰＷＭ信号をＰＷＭ信号に変換する場合に、ＢＬＰＷＭ信号のパラレルビット数の違いにおいても、ＰＷＭ信号の１周期を同じに維持でき、輝度のちらつきを抑制することが可能になる。
【００８０】
さらに、ＰＷＭ信号の１周期を維持しても、１ビット当たりのＰＷＭ信号の変化幅は同じになるため、図１の駆動部１ｂに該当するＢＬドライバが正常に応答することができ、輝度のリニアリティを確保することが可能になる。
【００８１】
次に１０ビットのＢＬＰＷＭ信号を８ビットのＢＬＰＷＭ時分割信号で表現する場合についてさらに詳しく説明する。なお、以降では、ビット表現を［ＭＳＢ：ＬＳＢ］で表す。ＭＳＢ（Most Significant Bit）は最上位ビット、ＬＳＢ（Least Significant Bit）は最下位ビットである。
【００８２】
例えば、Ａ信号［９：０］とは、Ａ信号は、最下位ビットが０ビットで、最上位ビットが９ビットであり、０ビット目から９ビット目までの全部で１０ビットの信号であることを表す。
【００８３】
また、例えば、Ｂ信号［９：２］とは、Ｂ信号は、最下位ビットが２ビットで、最上位ビットが９ビットであり、２ビット目から９ビット目までの全部で８ビットの信号であることを表す。
【００８４】
このような表記において以降では、１０ビットパラレルのＢＬＰＷＭ信号をＢＬＰＷＭ［９：０］と表記する。さらに、ＢＬＰＷＭ信号の２ビット目〜９ビット目までの８ビットの整数部分をＢＬＰＷＭ［９：２］と表記する。
【００８５】
さらにまた、ＢＬＰＷＭ信号の０ビット目〜１ビット目までの２ビットの小数部分をＢＬＰＷＭ［１：０］と表記する。さらに、８ビットのＢＬＰＷＭ時分割信号をＢＬＰＷＭ時分割［９：２］と表記する。
【００８６】
なお、小数点部分の２ビットは、０．００(10)を００(2)、０．２５(10)を０１(2)、０．５(10)を１０(2)、０．７５(10)を１１(2)にそれぞれ対応させることができる。したがって、小数０.００は、ＢＬＰＷＭ［１：０］＝０と表記する（００(2)→０）。
【００８７】
また、小数０.２５は、ＢＬＰＷＭ［１：０］＝１と表記する（０１(2)→１）。同様に、小数０.５０は、ＢＬＰＷＭ［１：０］＝２と表記し（１０(2)→２）、小数０.７５は、ＢＬＰＷＭ［１：０］＝３と表記する（１１(2)→３）。
【００８８】
図９はＢＬＰＷＭ［９：２］の変化量を示す図である。テーブルＴ１は、ＢＬＰＷＭ［１：０］と、ＢＬＰＷＭ［９：２］の変化量と、小数との項目を有する。なお、ＢＬＰＷＭ［９：２］の変化量は、ｎ、ｎ＋１、ｎ＋２、ｎ＋３の４つの時間領域に分割されており、ｎ、ｎ＋１、ｎ＋２、ｎ＋３は、カウンタのカウント値に相当する。
【００８９】
また、１フレーム内おいて、このカウンタは、ｎ→ｎ＋１→ｎ＋２→ｎ＋３→ｎ→ｎ＋１→・・・と巡回カウントを行うものとする。
【００９０】
テーブルＴ１において、ＢＬＰＷＭ［１：０］＝０は、小数０.００を表し、ＢＬＰＷＭ［９：２］の変化量における、カウントｎ、ｎ＋１、ｎ＋２、ｎ＋３はすべて“０”となる。なお、“０”とは、ＢＬＰＷＭ［９：２］の２ビット〜９ビットまでの８ビットデータで表現されるそのままの値が用いられるということである。
【００９１】
例えば、ＢＬＰＷＭ［９：０］で表現する値が２５６ならば、２５６／４＝６４となって小数は含まれない。したがって、１フレーム内のカウントｎ、ｎ＋１、ｎ＋２、ｎ＋３のすべての時間領域の値は、８ビットデータの整数（＝６４）で表現できるので、この場合、カウントｎ、ｎ＋１、ｎ＋２、ｎ＋３はすべて“０”となる。
【００９２】
また、ＢＬＰＷＭ［１：０］＝１は、小数０.２５を表し、ＢＬＰＷＭ［９：２］の変化量における、カウントｎ、ｎ＋１、ｎ＋２、ｎ＋３のいずれか１つは“＋１”となり、残り３つは“０”となる。
【００９３】
なお、“＋１”とは、ＢＬＰＷＭ［１：０］の０ビット〜１ビットまでの２ビットデータでの小数の表現を意味している。
【００９４】
例えば、ＢＬＰＷＭ［９：０］で表現する値が２５７ならば、２５７／４＝６４.２５となって小数０.２５を含んでいる。６４.２５は、６４、６４、６４、６５（＝６４＋１）の平均で表せるので、４つの時間領域の内の３つが“０”となって６４を表現し、４つの時間領域の内の１つが“＋１”となって６５を表現するものである。
【００９５】
図９の例では、ＢＬＰＷＭ［１：０］＝１の場合、カウントｎ、ｎ＋１、ｎ＋２の３つの時間領域が“０”、カウントｎ＋３の１つの時間領域が“１”となるように設定されている。
【００９６】
さらに、ＢＬＰＷＭ［１：０］＝２は、小数０.５０を表し、ＢＬＰＷＭ［９：２］の変化量における、カウントｎ、ｎ＋１、ｎ＋２、ｎ＋３のいずれか２つは“＋１”となり、残り２つは“０”となる。
【００９７】
例えば、ＢＬＰＷＭ［９：０］で表現する値が４３４ならば、４３４／４＝１０８.５となって小数０.５を含んでいる。１０８.５は、１０８、１０８、１０９（＝１０８＋１）、１０９（＝１０８＋１）の平均で表せるので、４つの時間領域の内の２つが“０”となって１０８を表現し、４つの時間領域の内の２つが“＋１”となって１０９を表現するものである。
【００９８】
図９の例では、ＢＬＰＷＭ［１：０］＝２の場合、カウントｎ、ｎ＋２の２つの時間領域が“０”、カウントｎ＋１、ｎ＋３の２つの時間領域が“＋１”となるように設定されている。
【００９９】
さらにまた、ＢＬＰＷＭ［１：０］＝３は、小数０.７５を表し、ＢＬＰＷＭ［９：２］の変化量における、カウントｎ、ｎ＋１、ｎ＋２、ｎ＋３のいずれか３つは“＋１”となり、残り１つは“０”となる。
【０１００】
例えば、ＢＬＰＷＭ［９：０］で表現する値が９８３ならば、９８３／４＝２４５．７５となって小数０.７５を含んでいる。２４５.７５は、２４５、２４６（＝２４５＋１）、２４６（＝２４５＋１）、２４６（＝２４５＋１）の平均で表せるので、４つの時間領域の内の１つが“０”となって２４５を表現し、４つの時間領域の内の３つが“＋１”となって２４６を表現するものである。
【０１０１】
図９の例では、ＢＬＰＷＭ［１：０］＝３の場合、カウントｎの１つの時間領域が“０”、カウントｎ＋１、ｎ＋２、ｎ＋３の３つの時間領域が“１”となるように設定されている。なお、変化量の他バージョンについては後述する。
【０１０２】
図１０、図１１はＢＬＰＷＭ時分割制御の一例を示す図である。１０ビット→８ビットのＢＬＰＷＭ時分割制御の例を示す。フレームＮでのＢＬＰＷＭ［９：０］で表現する値が１０２４、フレームＮ＋１でのＢＬＰＷＭ［９：０］で表現する値が２５９、フレームＮ＋２でのＢＬＰＷＭ［９：０］で表現する値が９８６とする。
【０１０３】
フレームＮについては、２５６（＝１０２４／４）なので、ＢＬＰＷＭ［９：２］＝２５６であり、ＢＬＰＷＭ［１：０］＝０（小数０.００に該当）となる。
【０１０４】
また、フレームＮ＋１については、６４.７５（＝２５９／４）なので、ＢＬＰＷＭ［９：２］＝６４であり、ＢＬＰＷＭ［１：０］＝３（小数０.７５に該当）となる。
【０１０５】
さらに、フレームＮ＋２については、２４６.５（＝９８６／４）なので、ＢＬＰＷＭ［９：２］＝２４６であり、ＢＬＰＷＭ［１：０］＝２（小数０.５０に該当）となる。
【０１０６】
ＢＬＰＷＭ時分割［９：２］について見ると、図１０において、フレームＮでは、ＢＬＰＷＭ［１：０］＝０なので、テーブルＴ１にもとづき、カウントｎ、ｎ＋１、ｎ＋２、ｎ＋３の時間領域はすべて“０”である。
【０１０７】
したがって、フレームＮのＢＬＰＷＭ時分割［９：２］は、カウントｎ、ｎ＋１、ｎ＋２、ｎ＋３の時間領域において、すべて２５６というそれぞれ８ビットデータになる。そして、２５６という値に応じたパルス幅を持つ、１ビットのＰＷＭ信号が生成されることになる。
【０１０８】
一方、図１１において、フレームＮ＋１では、ＢＬＰＷＭ［１：０］＝３なので、テーブルＴ１にもとづき、カウントｎの時間領域は“０”、カウントｎ＋１、ｎ＋２、ｎ＋３の時間領域は“＋１”となる。
【０１０９】
したがって、フレームＮ＋１のＢＬＰＷＭ時分割［９：２］は、カウントｎの時間領域の値は６４、カウントｎ＋１、ｎ＋２、ｎ＋３の時間領域は６５となる。そして、６４、６５というそれぞれの値に応じたパルス幅を持つ、１ビットのＰＷＭ信号が生成されることになる。
【０１１０】
さらに、図１１において、フレームＮ＋２では、ＢＬＰＷＭ［１：０］＝２なので、テーブルＴ１にもとづき、カウントｎ、ｎ＋２の時間領域は“０”、カウントｎ＋１、ｎ＋３の時間領域は“＋１”となる。
【０１１１】
したがって、フレームＮ＋２のＢＬＰＷＭ時分割［９：２］は、カウントｎ、ｎ＋２の時間領域の値は２４６、カウントｎ＋１、ｎ＋３の時間領域は２４７となる。そして、２４６、２４７というそれぞれの値に応じたパルス幅を持つ、１ビットのＰＷＭ信号が生成されることになる。
【０１１２】
上記のようなＢＬＰＷＭ時分割制御を行うことにより、ＢＬドライバが正常に応答できるＰＷＭ信号の最小のパルス幅を維持することができ、さらにＰＷＭ信号の周期も維持することが可能になる。
【０１１３】
なお、図９で示したテーブルＴ１では、ＢＬＰＷＭ［１：０］＝１のとき、カウントｎ＋３の時間領域を“＋１”としている。さらに、ＰＷＭ［１：０］＝２のとき、カウントｎ＋１、ｎ＋３の時間領域を“＋１”とし、ＢＬＰＷＭ［１：０］＝３のとき、カウントｎ＋１、ｎ＋２、ｎ＋３の時間領域を“＋１”としている。
【０１１４】
テーブルＴ１は一例であって、上記の変化量の“＋１”とする位置は、分散して設定し、またその設定位置は、任意に変更可能である。
【０１１５】
次にＢＬＰＷＭ［９：２］の変化量の他のバージョンについて説明する。図１２はＢＬＰＷＭ［９：２］の変化量の他のバージョンを示す図である。図１２のテーブルＴ１−１は、“＋１”とする設定箇所の異なるバージョンを示している。
【０１１６】
テーブルＴ１−１の端数部分の表現において、ＢＬＰＷＭ［１：０］＝１のとき、カウントｎの時間領域を“＋１”とし、ＢＬＰＷＭ［１：０］＝２のとき、カウントｎ、ｎ＋２の時間領域を“＋１”としている。また、ＢＬＰＷＭ［１：０］＝３のとき、カウントｎ、ｎ＋１、ｎ＋２の時間領域を“＋１”としている。
【０１１７】
図１３はＢＬＰＷＭ時分割を示す図である。テーブルＴ１−１に対応したＢＬＰＷＭ時分割［９：２］＝２４６、ＢＬＰＷＭ［１：０］＝２の場合と、ＢＬＰＷＭ時分割［９：２］＝６４、ＢＬＰＷＭ［１：０］＝３の場合とを示す。
【０１１８】
ＢＬＰＷＭ［９：２］＝２４６で、ＢＬＰＷＭ［１：０］＝２の場合、テーブルＴ１−１では、カウントｎ、ｎ＋２の時間領域が“＋１”、カウントｎ＋１、ｎ＋３の時間領域が“０”となっている。
【０１１９】
したがって、このときのＢＬＰＷＭ時分割［９：２］は、カウントｎ、ｎ＋２の時間領域に２４７が位置し、カウントｎ＋１、ｎ＋３の時間領域に２４６が位置することになる。
【０１２０】
また、ＢＬＰＷＭ［９：２］＝６４で、ＢＬＰＷＭ［１：０］＝３の場合、テーブルＴ１−１では、カウントｎ、ｎ＋１、ｎ＋２の時間領域が“＋１”、カウントｎ＋３の時間領域が“０”となっている。
【０１２１】
したがって、このときのＢＬＰＷＭ時分割［９：２］は、カウントｎ、ｎ＋１、ｎ＋２の時間領域に６５（＝６４＋１）が位置し、カウントｎ＋３の時間領域に６４（＝６４＋０）が位置することになる。
【０１２２】
図１４はＢＬＰＷＭ［９：２］の変化量の他のバージョンを示す図である。図９のテーブルＴ１では、ＢＬＰＷＭ［９：２］の変化量を“＋１”としたが、図１４のテーブルＴ１−２では、“＋１”に加えて、さらに“＋２”の変化量も設定して、端数部分を表現している。
【０１２３】
テーブルＴ１−２の端数部分の表現において、ＢＬＰＷＭ［１：０］＝１のとき、カウントｎの時間領域を“＋１”とし、ＢＬＰＷＭ［１：０］＝２のとき、カウントｎ、ｎ＋２の時間領域を“＋１”としている。また、ＢＬＰＷＭ［１：０］＝３のとき、カウントｎの時間領域を“＋２”、カウントｎ＋２の時間領域を“＋１”としている。
【０１２４】
図１５はＢＬＰＷＭ時分割を示す図である。テーブルＴ１−２に対応したＢＬＰＷＭ時分割［９：２］＝６４、ＢＬＰＷＭ［１：０］＝３の場合を示す。
【０１２５】
ＢＬＰＷＭ［９：２］＝６４で、ＢＬＰＷＭ［１：０］＝３の場合、テーブルＴ１−２では、カウントｎの時間領域を“＋２”、カウントｎ＋１、ｎ＋３の時間領域を“０”カウントｎ＋２の時間領域を“＋１”としている。
【０１２６】
したがって、このときのＢＬＰＷＭ時分割［９：２］は、カウントｎの時間領域に６６（＝６４＋２）が位置し、カウントｎ＋１、ｎ＋３の時間領域に６４（＝６４＋０）が位置し、カウントｎ＋２の時間領域に６５（＝６４＋１）が位置することになる。
【０１２７】
図１６はＢＬＰＷＭ［９：２］の変化量の他のバージョンを示す図である。図９のテーブルＴ１では、ＢＬＰＷＭ［９：２］の変化量を“＋１”としたが、図１６のテーブルＴ１−３では、“＋１”に加えて、さらに“＋２”の変化量、さらにまた“−１”の変化量も設定して、端数部分を表現している。
【０１２８】
テーブルＴ１−３の端数部分の表現において、ＢＬＰＷＭ［１：０］＝１のとき、カウントｎ、ｎ＋２の時間領域を“＋１”とし、カウントｎ＋３の時間領域を“−１”としている。ＢＬＰＷＭ［１：０］＝２のとき、カウントｎ、ｎ＋２の時間領域を“＋１”としている。また、ＢＬＰＷＭ［１：０］＝３のとき、カウントｎの時間領域を“＋２”、カウントｎ＋２の時間領域を“＋１”としている。
【０１２９】
図１７はＢＬＰＷＭ時分割を示す図である。テーブルＴ１−３に対応したＢＬＰＷＭ時分割［９：２］＝６４、ＢＬＰＷＭ［１：０］＝１の場合を示す。
【０１３０】
ＢＬＰＷＭ［９：２］＝６４で、ＢＬＰＷＭ［１：０］＝１の場合、テーブルＴ１−３では、カウントｎ、ｎ＋２の時間領域を“＋１”とし、カウントｎ＋１の時間領域を“０”とし、カウントｎ＋３の時間領域を“−１”としている。
【０１３１】
したがって、このときのＢＬＰＷＭ時分割［９：２］は、カウントｎ、ｎ＋２の時間領域に６５（＝６４＋１）が位置し、カウントｎ＋１の時間領域に６４（＝６４＋０）が位置し、カウントｎ＋３の時間領域に６３（＝６４−１）が位置することになる。なお、上記の変化量の設定は一例であって、上記以外のバージョンの変化量を設定することも可能である。
【０１３２】
次にＢＬＰＷＭ時分割制御の他の例として、１２ビットのＢＬＰＷＭ信号を８ビットのＢＬＰＷＭ時分割信号で表現する場合について説明する。ＢＬＰＷＭ信号は、１２ビットパラレルとする。また、フレームＮでの１２ビットのＢＬＰＷＭ信号で表現する値が３１６３であったとする。
【０１３３】
このような１２ビットのＢＬＰＷＭ信号で表現されるフレーム対して、ＢＬＰＷＭ時分割制御として、１２ビットのＢＬＰＷＭ信号を例えば、８ビットのＢＬＰＷＭ信号に変換する場合を考える。
【０１３４】
この場合、１２ビットの下位４ビットを切り捨てるが、これはビットシフト演算において２4での割り算に相当するので、フレームＮに対しては、３１６３を２4で割って、１９７.６８７５（＝３１６３／１６）を求める。１９７.６８７５は、８ビットで表せる整数部分の１９７と、端数部分の小数点０.６８７５を含んでいる。
【０１３５】
したがって、フレームＮの時間領域において、１２ビットのＢＬＰＷＭ信号の３１６３を、８ビットのＢＬＰＷＭ信号の５個の１９７という値と、８ビットのＢＬＰＷＭ信号の１１個の１９８という値とに時分割する。
【０１３６】
このときの８ビットＢＬＰＷＭ信号の平均値は、（１９７×５＋１９８×１１）／１６＝１９７.６８７５となっており、５個の１９７と、１１個の１９８というそれぞれ８ビットのＢＬＰＷＭ時分割制御信号によって小数を表現している。
【０１３７】
図１８はＢＬＰＷＭ［１１：４］の変化量を示す図である。テーブルＴ２は、ＢＬＰＷＭ［３：０］と、ＢＬＰＷＭ［１１：４］の変化量と、小数との項目を有する。
【０１３８】
なお、ＢＬＰＷＭ［１１：４］の変化量は、ｎ、ｎ＋１、・・・、ｎ＋１４、ｎ＋１５の１６個の時間領域に分割されており、ｎ、ｎ＋１、・・・、ｎ＋１４、ｎ＋１５は、カウンタのカウント値に相当する。
【０１３９】
また、１フレーム内おいて、このカウンタは、ｎ→ｎ＋１→・・・→ｎ＋１４→ｎ＋１５→ｎ→ｎ＋１→・・・と巡回カウントを行うとする。
【０１４０】
テーブルＴ２の端数部分の表現として、例えば、ＢＬＰＷＭ［３：０］＝１であるならば、小数０.０６２５を表し、ＢＬＰＷＭ［１１：４］の変化量における、カウントｎ、ｎ＋１、・・・、ｎ＋１４、ｎ＋１５のいずれか１個は“＋１”となり、残り１５個は“０”となる。
【０１４１】
また、例えば、ＢＬＰＷＭ［３：０］＝１１であるならば、小数０.６８７５を表し、ＢＬＰＷＭ［１１：４］の変化量における、カウントｎ、ｎ＋１、・・・、ｎ＋１４、ｎ＋１５のいずれか１１個は“＋１”となり、残り５個は“０”となる。
【０１４２】
なお、その他のＢＬＰＷＭ［３：０］についても同様な考え方の設定であり、テーブルの見方は上述したので説明は省略する。
【０１４３】
図１９はＢＬＰＷＭ時分割制御の一例を示す図である。１２ビット→８ビットのＢＬＰＷＭ時分割制御の例を示す。フレームＮ＋１でのＢＬＰＷＭ［１１：０］で表現する値が３１６３とする。
【０１４４】
フレームＮ＋１については、１９７.６８７５（＝３１６３／１６）なので、ＢＬＰＷＭ［１１：４］＝１９７であり、ＢＬＰＷＭ［３：０］＝１１（小数０.６８７５に該当）となる。
【０１４５】
フレームＮ＋１では、ＢＬＰＷＭ［３：０］＝１１なので、テーブルＴ２にもとづき、カウントｎ、ｎ＋３、ｎ＋６、ｎ＋９、ｎ＋１２の時間領域は“０”、カウントｎ＋１、ｎ＋２、ｎ＋４、ｎ＋５、ｎ＋７、ｎ＋８、ｎ＋１０、ｎ＋１１、ｎ＋１３、ｎ＋１４、ｎ＋１５の時間領域は“＋１”となる。
【０１４６】
したがって、フレームＮ＋１のＢＬＰＷＭ時分割［１１：４］は、カウントｎ、ｎ＋３、ｎ＋６、ｎ＋９、ｎ＋１２の時間領域は１９７（＝１９７＋０）、カウントｎ＋１、ｎ＋２、ｎ＋４、ｎ＋５、ｎ＋７、ｎ＋８、ｎ＋１０、ｎ＋１１、ｎ＋１３、ｎ＋１４、ｎ＋１５の時間領域は１９８（＝１９７＋１）となる。
【０１４７】
そして、１９７、１９８というそれぞれの値に応じたパルス幅を持つ、１ビットのＰＷＭ信号が生成されることになる。
【０１４８】
図２０はＢＬＰＷＭ［１１：４］の変化量の他のバージョンを示す図である。図１８のテーブルＴ２では、ＢＬＰＷＭ［１１：４］の変化量を“＋１”としたが、図２０のテーブルＴ２−１では、“＋１”に加えて、さらに“＋２”の変化量も設定して、端数部分を表現している。なお、テーブルの見方については詳述したので説明は省略する。
【０１４９】
次に照明装置１の他の実施の形態について説明する。図２１は照明装置の構成例を示す図である。照明装置１−１は、時分割制御部１ａ、駆動部１ｂ、光源１ｃおよび更新部１ｄを備える。なお、図１と同じ構成要素については説明は省略する。
【０１５０】
更新部１ｄは、第１のビット数の輝度制御信号Ｐ１に対し、第１のビット数で表現される輝度階調の値を更新する。この場合、輝度制御信号Ｐ３が第１の周期から第２の周期に切り替わるタイミングで、該輝度階調の値を更新する。
【０１５１】
図２２はＢＬＰＷＭ信号の更新タイミングを示す図である。ＢＬＰＷＭ［９：０］は、１０ビットデータの表現値が２５９、９８６、１０２０となっている。
【０１５２】
このように、ＢＬＰＷＭ［９：０］の輝度階調の値は更新されていくが、ＢＬＰＷＭ［９：０］からＢＬＰＷＭ時分割［９：２］に変換し、ＢＬＰＷＭ時分割［９：２］からＰＷＭ信号への生成時においては、ＰＷＭ信号の周期の切り替わりタイミングで、ＢＬＰＷＭ［９：２］の輝度階調の値を更新させる。
【０１５３】
例えば、ＰＷＭ信号のデューティＤｔ１の周期Ｆ１からデューティＤｔ２の周期Ｆ２への切り替わりタイミングで、ＢＬＰＷＭ［９：０］の輝度階調値が２５９から９８６に更新されている。
【０１５４】
また、ＰＷＭ信号のデューティＤｔ２の周期Ｆ２からデューティＤｔ３の周期Ｆ３への切り替わりタイミングで、ＢＬＰＷＭ［９：０］の輝度階調値が９８６から１０２０に更新されている（なお、実際には、回路処理上の遅延が発生するので、ＰＷＭ信号の周期の切れ目と、ＢＬＰＷＭ［９：０］の更新タイミングとにはタイムラグが発生するが、図２２は説明がわかりやすいように理想的な状態を示しているものである）。
【０１５５】
このような制御を行うことで、ＰＷＭ信号のあるデューティからなる１周期を壊さずにＰＷＭ信号の輝度階調の値を更新されるので、バックライトの輝度のちらつきをさらに低減することが可能になる。
【０１５６】
次に本発明の照明装置の機能を含む表示装置の構成について説明する。図２３は表示装置の構成例を示す図である。表示回路１０は、ガンマ（γ）変換部１１、画像解析部１２、画像信号生成部１３、逆ガンマ（１／γ）変換部１４、バックライト制御部１５およびバックライト１６を備える。
【０１５７】
なお、図１の時分割制御部１ａと駆動部１ｂの機能、さらに図２１の更新部１ｄの機能は、バックライト制御部１５に含まれる。また、図１の光源１ｃは、バックライト１６に該当する。
【０１５８】
ガンマ変換部１１は、Ｒ（第１の副画素）、Ｇ（第２の副画素）、Ｂ（第３の副画素）各々が例えば、８ビットの入力ＲＧＢ信号をガンマ変換して、各々が１６ビットのＲＧＢ信号（第１の画像信号）を出力する。
【０１５９】
画像解析部１２は、ガンマ変換部１１から出力されたＲＧＢ信号を受信すると、伸長係数α（例えば、１０ビット、小数点以下８ビット）を算出し、さらにバックライト１６の輝度を制御するためのＢＬＰＷＭ信号（第１の輝度制御信号）を生成する。
【０１６０】
画像信号生成部１３は、伸長係数αにもとづいてＷ（第４の副画素）信号を生成して、Ｒ、Ｇ、Ｂ、Ｗ各々が例えば、１６ビットのＲＧＢＷ信号（第２の画像信号）を出力する。
【０１６１】
逆ガンマ変換部１４は、画像信号生成部１３から出力されたＲＧＢＷ信号を逆ガンマ変換して、Ｒ、Ｇ、Ｂ、Ｗ各々が例えば、８ビットのＲＧＢＷ信号をディスプレイ側へ出力する。
【０１６２】
バックライト制御部１５は、画像解析部１２から出力されたＢＬＰＷＭ信号にもとづいてバックライト１６の輝度制御を行う。
【０１６３】
すなわち、バックライト制御部１５は、バックライト１６の輝度を制御するための、第１のビット数のＢＬＰＷＭ信号に対して、ＢＬＰＷＭ信号で表現される値を、第１のビット数よりも小さな第２のビット数を持つＢＬＰＷＭ時分割信号（第２の輝度制御信号）で時分割し、ＢＬＰＷＭ時分割信号で表現される値に対応するパルス幅を持つＰＷＭ信号（第３の輝度制御信号）を生成する。
【０１６４】
そして、バックライト制御部１５は、ＰＷＭ信号にもとづいて、バックライト１６を発光させるための駆動信号を生成して、バックライト１６へ供給する。
【０１６５】
次に表示装置のハードウェア構成例について説明する。図２４は表示装置のハードウェア構成例を示す図である。
【０１６６】
表示装置１００は、制御ユニット１００ａと、表示用ドライバＩＣ（Integrated Circuit）１００ｂ、ＬＥＤドライバＩＣ１００ｃ、入出力インタフェース１００ｄ、通信インタフェース１００ｅを含み、バス１００ｆを介して相互に信号が入出力可能に接続されている。さらに、表示装置１００は、画像表示パネル２００と、面状光源装置３００を含む。
【０１６７】
制御ユニット１００ａは、ＣＰＵ（Central Processing Unit：中央処理装置）１００ａ１を含み、ＣＰＵ１００ａ１により装置全体を制御する。このような制御ユニット１００ａは、さらに、ＲＡＭ（Random Access Memory）１００ａ２、ＲＯＭ（Read Only Memory）１００ａ３を含み、複数の周辺機器が接続されている。
【０１６８】
ＲＡＭ１００ａ２は、表示装置１００の主記憶装置として使用される。ＲＡＭ１００ａ２には、ＣＰＵ１００ａ１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１００ａ２には、ＣＰＵ１００ａ１による処理に必要な各種データが格納される。
【０１６９】
ＲＯＭ１００ａ３は、読出し専用の半導体記憶装置で、ＯＳのプログラム、アプリケーションプログラム、及び書き替えをしない固定データが格納される。また、ＲＯＭ１００ａ３の代わり、あるいはＲＯＭ１００ａ３に加えて、二次記憶装置としてフラッシュメモリ等の半導体記憶装置を使用することもできる。
【０１７０】
このような制御ユニット１００ａには、周辺機器として、例えば、表示用ドライバＩＣ１００ｂと、ＬＥＤドライバＩＣ１００ｃ、入出力インタフェース１００ｄ、通信インタフェース１００ｅが接続されている。
【０１７１】
表示用ドライバＩＣ１００ｂは、画像表示パネル２００が接続されている。表示用ドライバＩＣ１００ｂは、入力信号が入力されると、所定の処理を実行して、出力信号を生成する。表示用ドライバＩＣ１００ｂは、生成した出力信号に応じた制御信号を画像表示パネル２００に出力することによって画像表示パネル２００に画像を表示させる。
【０１７２】
ＬＥＤドライバＩＣ１００ｃには、面状光源装置３００に含まれるサイドライト光源の各光源に接続されている。ＬＥＤドライバＩＣ１００ｃは、光源制御信号に応じて光源を駆動し、面状光源装置３００の輝度を制御する。
【０１７３】
入出力インタフェース１００ｄには、利用者の指示を入力する入力装置が接続されている。例えば、キーボードや、ポインティングデバイスとして使用されるマウス、タッチパネル等の入力装置に接続される。入出力インタフェース１００ｄは、バス１００ｆを介して、入力装置から送られてくる信号をＣＰＵ１００ａ１に送信する。
【０１７４】
通信インタフェース１００ｅは、ネットワーク１０００に接続されている。通信インタフェース１００ｅは、ネットワーク１０００を介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
【０１７５】
表示装置１００は、例えば以上のハードウェア構成により、本実施の形態の処理機能を実現することができる。
【０１７６】
次に表示装置が備える機能の構成例について説明する。図２５は表示装置が備える機能の構成例を示す図である。
【０１７７】
表示装置１００は、画像出力部１１０と、信号処理部１２０とを含み、画像表示パネル駆動部４００に出力信号ＳＲＧＢＷを、面状光源装置駆動部５００に光源制御信号ＳＢＬをそれぞれ入力する。
【０１７８】
画像出力部１１０は、入力信号ＳＲＧＢ（例えば、表示階調ビット数は８ビット）を信号処理部１２０に出力する。入力信号ＳＲＧＢには、第１原色に対する入力信号値ｘ１（ｐ，ｑ）、第２原色に対する入力信号値ｘ２（ｐ，ｑ）、第３原色に対する入力信号値ｘ３（ｐ，ｑ）が含まれる。第２の実施の形態では、第１原色は赤色、第２原色は緑色、第３原色は青色であるとする。
【０１７９】
信号処理部１２０は、画像表示パネル２００を駆動する画像表示パネル駆動部４００と、面状光源装置３００を駆動する面状光源装置駆動部５００とに信号を供給する。信号処理部１２０は、入力信号ＳＲＧＢに応じて画像表示パネル２００の画素の輝度を調整する指標（または、面状光源装置３００の輝度を削減する指標）を決定し、当該指標に応じて面状光源装置３００の画素ごとの輝度情報を算出して出力信号ＳＲＧＢＷ（例えば、表示階調ビット数は、８ビット）に反映し、面状光源装置３００の画像表示を制御する。出力信号ＳＲＧＢＷには、第１副画素の出力信号値Ｘ１（ｐ，ｑ）、第２副画素の出力信号値Ｘ２（ｐ，ｑ）、第３副画素の出力信号値Ｘ３（ｐ，ｑ）に加え、第４の色を表示する第４副画素の出力信号値Ｘ４（ｐ，ｑ）が含まれる。第４の色は白色であるとする。
【０１８０】
このような信号処理部１２０の処理動作は、図２４に示した、表示用ドライバＩＣ１００ｂまたはＣＰＵ１００ａ１等によって実現される。
【０１８１】
表示用ドライバＩＣ１００ｂで実現する場合には、ＣＰＵ１００ａ１を介して入力信号ＳＲＧＢが表示用ドライバＩＣ１００ｂに入力される。表示用ドライバＩＣ１００ｂは、出力信号ＳＲＧＢＷを生成し、画像表示パネル２００を制御する。また、光源制御信号ＳＢＬを生成し、バス１００ｆを介してＬＥＤドライバＩＣ１００ｃに送る。
【０１８２】
ＣＰＵ１００ａ１によって実現する場合には、表示用ドライバＩＣ１００ｂには、ＣＰＵ１００ａ１から出力信号ＳＲＧＢＷが入力される。また、光源制御信号ＳＢＬもＣＰＵ１００ａ１によって生成され、バス１００ｆを介してＬＥＤドライバＩＣ１００ｃに送られる。
【０１８３】
なお、上記の照明装置または表示装置の処理機能は、コンピュータによって実現することができる。その場合、照明装置または表示装置が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。
【０１８４】
コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスクドライブ（ＨＤＤ:Hard Disk Drive）、フレキシブルディスク（ＦＤ）、磁気テープなどがある。光ディスクには、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ（Random Access Memory）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）などがある。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）などがある。
【０１８５】
プログラムを流通させる場合には、たとえば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【０１８６】
プログラムを実行するコンピュータは、たとえば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。
【０１８７】
そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムにしたがった処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムにしたがった処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムにしたがった処理を実行することもできる。
【０１８８】
また、上記の処理機能の少なくとも一部を、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）などの電子回路で実現することもできる。
【０１８９】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【０１９０】
（１）開示される発明の一態様は、
光源と、
前記光源の輝度を制御するための、第１のビット数の第１の輝度制御信号に対して、前記第１の輝度制御信号で表現される値を、前記第１のビット数よりも小さな第２のビット数を持つ第２の輝度制御信号で時分割し、前記第２の輝度制御信号で表現される値に対応するパルス幅を持つ第３の輝度制御信号を生成する時分割制御部と、
前記第３の輝度制御信号にもとづいて、前記光源を発光させるための駆動信号を生成して、前記光源へ供給する駆動部と、
を有する照明装置である。
【０１９１】
（２）開示される発明の一態様は、
前記時分割制御部は、
前記第１のビット数をＫビット、前記第２のビット数をＬ（＜Ｋ）ビットとした場合、
前記第１の輝度制御信号の所定の時間領域から２K-L個の分割領域を生成し、
前記第１のビット数で表現される輝度階調の値を２K-Lで除算し、
前記分割領域に割り振られた値の総和を２K-Lで割った平均値が、前記除算の結果の値となるように、前記分割領域に対して、前記第２のビット数で表せる整数値を割り当てる、
（１）に記載の照明装置である。
【０１９２】
（３）開示される発明の一態様は、
前記時分割制御部は、前記除算の結果の整数部分と端数部分とに対して、前記端数部分に対応させた変化量を前記整数部分に加減算し、前記整数部分の値と、前記整数部分に加減算した値とで、前記分割領域に対して、前記第２のビット数で表せる整数値を割り当てる、
（２）に記載の照明装置である。
【０１９３】
（４）開示される発明の一態様は、
前記時分割制御部は、前記端数部分に対応させた変化量を前記整数部分に加減算して求めた値は、前記分割領域の中で分散させて割り当てる、
（３）に記載の照明装置である。
【０１９４】
（５）開示される発明の一態様は、
前記第１のビット数の前記第１の輝度制御信号に対し、前記第１のビット数で表現される輝度階調の値を更新する更新部をさらに有し、前記更新部は、前記第３の輝度制御信号が第１の周期から第２の周期に切り替わるタイミングで、前記輝度階調の値を更新する、
（１）に記載の照明装置。
【０１９５】
（６）開示される発明の一態様は、
光源の輝度を制御するための、第１のビット数の第１の輝度制御信号に対して、前記第１の輝度制御信号で表現される値を、前記第１のビット数よりも小さな第２のビット数を持つ第２の輝度制御信号で時分割し、
前記第２の輝度制御信号で表現される値に対応するパルス幅を持つ第３の輝度制御信号を生成し、
前記第３の輝度制御信号にもとづいて、前記光源を発光させるための駆動信号を生成して、前記光源へ供給する照明制御方法である。
【０１９６】
（７）開示される発明の一態様は、
第１の副画素、第２の副画素および第３の副画素に対する第１の画像から伸長係数を算出し、光源の輝度を制御するための第１のビット数の第１の輝度制御信号を生成する画像解析部と、
前記伸長係数にもとづき、前記第１の副画素、前記第２の副画素、前記第３の副画素および前記第４の副画素に対する第２の画像を生成する画像生成部と、
前記第１の輝度制御信号で表現される値を、前記第１のビット数よりも小さな第２のビット数を持つ第２の輝度制御信号で時分割し、前記第２の輝度制御信号で表現される値に対応するパルス幅を持つ第３の輝度制御信号を生成し、前記第３の輝度制御信号にもとづいて、前記光源を制御するための駆動信号を生成し、前記光源へ供給する光源制御部と、
を有する表示装置である。
【０１９７】
（８）開示される発明の一態様は、
前記光源制御部は、
前記第１のビット数をＫビット、前記第２のビット数をＬ（＜Ｋ）ビットとした場合、
前記第１の輝度制御信号の所定の時間領域から２K-L個の分割領域を生成し、
前記第１のビット数で表現される輝度階調の値を２K-Lで除算し、
前記分割領域に割り振られた値の総和を２K-Lで割った平均値が、前記除算の結果の値となるように、前記分割領域に対して、前記第２のビット数で表せる整数値を割り当てる、
（７）に記載の表示装置である。
【０１９８】
（９）開示される発明の一態様は、
前記光源制御部は、前記除算の結果の整数部分と端数部分とに対して、前記端数部分に対応させた変化量を前記整数部分に加減算し、前記整数部分の値と、前記整数部分に加減算した値とで、前記分割領域に対して、前記第２のビット数で表せる整数値を割り当てる、
（８）に記載の表示装置である。
【符号の説明】
【０１９９】
１……照明装置、１ａ……時分割制御部、１ｂ……駆動部、１ｃ……光源、Ｐ１、Ｐ２、Ｐ３……輝度制御信号、ｄｒ……駆動信号、ｗ１、ｗ２……パルス幅
【図１】
2015210323.tif 000003
【図２】
2015210323.tif 000004
【図３】
2015210323.tif 000005
【図４】
2015210323.tif 000006
【図５】
2015210323.tif 000007
【図６】
2015210323.tif 000008
【図７】
2015210323.tif 000009
【図８】
2015210323.tif 000010
【図９】
2015210323.tif 000011
【図１０】
2015210323.tif 000012
【図１１】
2015210323.tif 000013
【図１２】
2015210323.tif 000014
【図１３】
2015210323.tif 000015
【図１４】
2015210323.tif 000016
【図１５】
2015210323.tif 000017
【図１６】
2015210323.tif 000018
【図１７】
2015210323.tif 000019
【図１８】
2015210323.tif 000020
【図１９】
2015210323.tif 000021
【図２０】
2015210323.tif 000022
【図２１】
2015210323.tif 000023
【図２２】
2015210323.tif 000024
【図２３】
2015210323.tif 000025
【図２４】
2015210323.tif 000026
【図２５】
2015210323.tif 000027