(57)【要約】【課題】現用光伝送路と迂回用光伝送路との遅延時間差を精度良く計測できる遅延時間差計測システム及び遅延時間差計測方法を提供する。【解決手段】遅延時間差計測システム３０Ａは、現用光伝送路を経た光通信信号ＬUP1をシリアル信号Ｓ1に変換する光電変換部３３ａ、及びＳ／Ｐ変換用のクロック信号Ｃ21を用いてシリアル信号Ｓ1をパラレル信号Ｐ1に変換するＳ／Ｐ変換部３３ｄを含む信号処理部３３と、迂回用光伝送路１３，１４を経た光通信信号ＬUP2をシリアル信号Ｓ2に変換する光電変換部３５ａ、及びＳ／Ｐ変換用のクロック信号Ｃ22を用いてシリアル信号Ｓ2をパラレル信号Ｐ2に変換するＳ／Ｐ変換部３５ｄを含む信号処理部３５と、クロック信号Ｃ21及びＣ22の時間差をもとに補正された、パラレル信号Ｐ1及びＰ2の時間差を遅延時間差として出力する遅延時間差演算部３９とを備える。【選択図】図２
2015154132.tif 000002
【特許請求の範囲】
【請求項１】
光通信信号を伝送する現用光伝送路に設けられる第１及び第２の光分岐結合部と、前記第１の光分岐結合部と前記第２の光分岐結合部との間に接続される迂回用光伝送路とを備える光伝送路二重化装置において、前記第１の光分岐結合部と前記第２の光分岐結合部との間の前記現用光伝送路と前記迂回用光伝送路とに生じる遅延時間差を計測するシステムであって、
前記第１の光分岐結合部において分岐されたのち前記現用光伝送路を経て前記第２の光分岐結合部に到達した光通信信号を電気的な第１のシリアル信号に変換する第１の光電変換部、及びシリアル／パラレル変換用の第１のクロック信号を用いて前記第１のシリアル信号を電気的な第１のパラレル信号に変換する第１の信号変換部を含む第１の信号処理部と、
前記第１の光分岐結合部において分岐されたのち前記迂回用光伝送路を経て前記第２の光分岐結合部に到達した光通信信号を電気的な第２のシリアル信号に変換する第２の光電変換部、及びシリアル／パラレル変換用の第２のクロック信号を用いて前記第２のシリアル信号を電気的な第２のパラレル信号に変換する第２の信号変換部を含む第２の信号処理部と、
前記第１のクロック信号と前記第２のクロック信号との間の第１の時間差をもとに補正された、前記第１のパラレル信号と前記第２のパラレル信号との間の第２の時間差を前記遅延時間差として出力する遅延時間差演算部と、
を備える、遅延時間差計測システム。
【請求項２】
前記第１の時間差を検出する時間差検出部を備え、
前記第１及び第２の信号変換部が共通のＩＣパッケージ内に収容されており、前記時間差検出部が前記ＩＣパッケージとは別のＩＣパッケージ内に収容されている、請求項１に記載の遅延時間差計測システム。
【請求項３】
光通信信号を伝送する現用光伝送路に設けられる第１及び第２の光分岐結合部と、前記第１の光分岐結合部と前記第２の光分岐結合部との間に接続される迂回用光伝送路とを備える光伝送路二重化装置において、前記第１の光分岐結合部と前記第２の光分岐結合部との間の前記現用光伝送路と前記迂回用光伝送路とに生じる遅延時間差を計測する方法であって、
前記第１の光分岐結合部において分岐されたのち前記現用光伝送路を経て前記第２の光分岐結合部に到達した光通信信号を電気的な第１のシリアル信号に変換し、シリアル／パラレル変換用の第１のクロック信号を用いて前記第１のシリアル信号を電気的な第１のパラレル信号に変換する第１の信号変換ステップと、
前記第１の信号変換ステップと並行して行われ、前記第１の光分岐結合部において分岐されたのち前記迂回用光伝送路を経て前記第２の光分岐結合部に到達した光通信信号を電気的な第２のシリアル信号に変換し、シリアル／パラレル変換用の第２のクロック信号を用いて前記第２のシリアル信号を電気的な第２のパラレル信号に変換する第２の信号変換ステップと、
前記第１のクロック信号と前記第２のクロック信号との間の第１の時間差をもとに補正された、前記第１のパラレル信号と前記第２のパラレル信号との間の第２の時間差を前記遅延時間差とする遅延時間差演算ステップと、
を備える、遅延時間差計測方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遅延時間差計測システム及び遅延時間差計測方法に関するものである。
【背景技術】
【０００２】
特許文献１には、光伝送路を無瞬断で切替可能にするための光伝送路二重化装置が記載されている。この装置は、光通信信号を伝搬する現用光伝送路に対し、当該現用光伝送路から分岐された状態で並行に配置される光通信信号の迂回線路ユニットと、現用光伝送路と迂回線路ユニットとの間の線路長の差により生じる遅延時間を調整する遅延制御ユニットとを備えている。遅延制御ユニットは、現用光伝送路と迂回線路ユニットとの間の線路長の差を検出する検出手段と、検出手段により検出された線路長の差に基づいて、当該線路長の差を減少させるべく光通信用の可変遅延器の遅延量を制御する制御手段とを有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１２６０８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光通信システムにおいて、例えば光通信用の光伝送路が敷設されている橋の架け替えといった設備工事により、光伝送路の変更が必要となることがある。このような場合、現用光伝送路から迂回用光伝送路に数十ミリ秒といった極めて短い時間で切り替える方式や、或いは、光カプラを介して現用光伝送路と迂回用光伝送路とを結合し、光通信信号を迂回用光伝送路に分岐させる方式（光伝送路二重化方式。例えば特許文献１を参照）などが考えられる。
【０００５】
これらのうち、光伝送路二重化方式では、迂回用光伝送路を設置する段階で、現用光伝送路の遅延時間と迂回用光伝送路の遅延時間との差をゼロに近づけることが望まれる。遅延時間に差があると、現用光伝送路を伝送された光通信信号と迂回用光伝送路を伝送された光通信信号とが互いに合波される際に信号波形が劣化し、通信状態に影響を及ぼすおそれがあるからである。そして、現用光伝送路と迂回用光伝送路との遅延時間差を精度良くゼロに近づけるためには、遅延時間差を精度良く計測することが求められる。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、現用光伝送路と迂回用光伝送路との遅延時間差を精度良く計測することができる遅延時間差計測システム及び遅延時間差計測方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明による遅延時間差計測システムは、光通信信号を伝送する現用光伝送路に設けられる第１及び第２の光分岐結合部と、第１の光分岐結合部と第２の光分岐結合部との間に接続される迂回用光伝送路とを備える光伝送路二重化装置において、第１の光分岐結合部と第２の光分岐結合部との間の現用光伝送路と迂回用光伝送路とに生じる遅延時間差を計測するシステムであって、第１の光分岐結合部において分岐されたのち現用光伝送路を経て第２の光分岐結合部に到達した光通信信号を電気的な第１のシリアル信号に変換する第１の光電変換部、及びシリアル／パラレル変換用の第１のクロック信号を用いて第１のシリアル信号を電気的な第１のパラレル信号に変換する第１の信号変換部を含む第１の信号処理部と、第１の光分岐結合部において分岐されたのち迂回用光伝送路を経て第２の光分岐結合部に到達した光通信信号を電気的な第２のシリアル信号に変換する第２の光電変換部、及びシリアル／パラレル変換用の第２のクロック信号を用いて第２のシリアル信号を電気的な第２のパラレル信号に変換する第２の信号変換部を含む第２の信号処理部と、第１のクロック信号と第２のクロック信号との間の第１の時間差をもとに補正された、第１のパラレル信号と第２のパラレル信号との間の第２の時間差を遅延時間差として出力する遅延時間差演算部と、を備える。
【０００８】
また、本発明による遅延時間差計測方法は、光通信信号を伝送する現用光伝送路に設けられる第１及び第２の光分岐結合部と、第１の光分岐結合部と第２の光分岐結合部との間に接続される迂回用光伝送路とを備える光伝送路二重化装置において、第１の光分岐結合部と第２の光分岐結合部との間の現用光伝送路と迂回用光伝送路とに生じる遅延時間差を計測する方法であって、第１の光分岐結合部において分岐されたのち現用光伝送路を経て第２の光分岐結合部に到達した光通信信号を電気的な第１のシリアル信号に変換し、シリアル／パラレル変換用の第１のクロック信号を用いて第１のシリアル信号を電気的な第１のパラレル信号に変換する第１の信号変換ステップと、第１の信号変換ステップと並行して行われ、第１の光分岐結合部において分岐されたのち迂回用光伝送路を経て第２の光分岐結合部に到達した光通信信号を電気的な第２のシリアル信号に変換し、シリアル／パラレル変換用の第２のクロック信号を用いて第２のシリアル信号を電気的な第２のパラレル信号に変換する第２の信号変換ステップと、第１のクロック信号と第２のクロック信号との間の第１の時間差をもとに補正された、第１のパラレル信号と第２のパラレル信号との間の第２の時間差を遅延時間差とする遅延時間差演算ステップと、を備える。
【発明の効果】
【０００９】
本発明による遅延時間差計測システム及び遅延時間差計測方法によれば、現用光伝送路と迂回用光伝送路との遅延時間差を精度良く計測することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の一実施形態に係る遅延時間差計測システムを備える光伝送路二重化装置の構成を示すブロック図である。
【図２】図２は、遅延時間差計測システムの内部構成を示すブロック図である。
【図３】図３は、シリアル／パラレル変換部におけるシリアル／パラレル変換の様子を示すタイミングチャートである。
【図４】図４は、時間差検出部の具体的な構成例を示す図である。
【図５】図５は、遅延時間差計測方法を示すフローチャートである。
【図６】図６は、一変形例として、遅延時間差計測システムの構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
［本願発明の実施形態の説明］
最初に、本願発明の実施形態の内容を列記して説明する。（１）本願発明による遅延時間差計測システムは、光通信信号を伝送する現用光伝送路に設けられる第１及び第２の光分岐結合部と、第１の光分岐結合部と第２の光分岐結合部との間に接続される迂回用光伝送路とを備える光伝送路二重化装置において、第１の光分岐結合部と第２の光分岐結合部との間の現用光伝送路と迂回用光伝送路とに生じる遅延時間差を計測するシステムであって、第１の光分岐結合部において分岐されたのち現用光伝送路を経て第２の光分岐結合部に到達した光通信信号を電気的な第１のシリアル信号に変換する第１の光電変換部、及びシリアル／パラレル変換用の第１のクロック信号を用いて第１のシリアル信号を電気的な第１のパラレル信号に変換する第１の信号変換部を含む第１の信号処理部と、第１の光分岐結合部において分岐されたのち迂回用光伝送路を経て第２の光分岐結合部に到達した光通信信号を電気的な第２のシリアル信号に変換する第２の光電変換部、及びシリアル／パラレル変換用の第２のクロック信号を用いて第２のシリアル信号を電気的な第２のパラレル信号に変換する第２の信号変換部を含む第２の信号処理部と、第１のクロック信号と第２のクロック信号との間の第１の時間差をもとに補正された、第１のパラレル信号と第２のパラレル信号との間の第２の時間差を遅延時間差として出力する遅延時間差演算部と、を備える。
【００１２】
（２）本願発明による遅延時間差計測方法は、光通信信号を伝送する現用光伝送路に設けられる第１及び第２の光分岐結合部と、第１の光分岐結合部と第２の光分岐結合部との間に接続される迂回用光伝送路とを備える光伝送路二重化装置において、第１の光分岐結合部と第２の光分岐結合部との間の現用光伝送路と迂回用光伝送路とに生じる遅延時間差を計測する方法であって、第１の光分岐結合部において分岐されたのち現用光伝送路を経て第２の光分岐結合部に到達した光通信信号を電気的な第１のシリアル信号に変換し、シリアル／パラレル変換用の第１のクロック信号を用いて第１のシリアル信号を電気的な第１のパラレル信号に変換する第１の信号変換ステップと、第１の信号変換ステップと並行して行われ、第１の光分岐結合部において分岐されたのち迂回用光伝送路を経て第２の光分岐結合部に到達した光通信信号を電気的な第２のシリアル信号に変換し、シリアル／パラレル変換用の第２のクロック信号を用いて第２のシリアル信号を電気的な第２のパラレル信号に変換する第２の信号変換ステップと、第１のクロック信号と第２のクロック信号との間の第１の時間差をもとに補正された、第１のパラレル信号と第２のパラレル信号との間の第２の時間差を遅延時間差とする遅延時間差演算ステップと、を備える。
【００１３】
上記の遅延時間差計測システム及び遅延時間差計測方法では、局側伝送装置（ＯＬＴ）又は加入者側伝送装置（ＯＮＵ）から送出された光通信信号が、第１の光分岐結合部によって分岐される。分岐された一方の光通信信号は、現用光伝送路を通って第２の光分岐結合部に達する。その後、この光通信信号は、第１の信号処理部において、第１のシリアル信号に変換されたのち第１のパラレル信号に変換される。また、分岐された他方の光通信信号は、迂回用光伝送路を通って第２の光分岐結合部に達する。その後、この光通信信号は、第２の信号処理部において、第２のシリアル信号に変換されたのち第２のパラレル信号に変換される。これらのパラレル信号は、遅延時間差演算部（遅延時間差演算ステップ）において互いに比較され、第１のパラレル信号と第２のパラレル信号との間の時間差（第２の時間差）が演算される。ここで、シリアル／パラレル変換用の第１及び第２のクロック信号のタイミングが一致している場合には、この第２の時間差が、第１の光分岐結合部と第２の光分岐結合部との間の現用光伝送路と迂回用光伝送路とに生じる遅延時間差と一致する。しかしながら、これらのクロック信号が互いにずれている場合、第１及び第２のパラレル信号のシリアル／パラレル変換タイミングが互いに異なることとなり、上記の時間差が遅延時間差と一致しなくなる。そこで、上記の遅延時間差計測システム及び遅延時間差計測方法では、遅延時間差演算部（遅延時間差演算ステップ）が、第１及び第２のパラレル信号の時間差を、第１のクロック信号と第２のクロック信号との間の時間差（第１の時間差）をもとに補正し、補正後の時間差を遅延時間差として出力する。これにより、シリアル／パラレル変換の際のクロック信号のずれによる影響を抑え、現用光伝送路と迂回用光伝送路との遅延時間差を精度良く計測することができる。
【００１４】
（３）上記の遅延時間差計測システムは、第１の時間差を検出する時間差検出部を備えてもよい。その場合、第１及び第２の信号変換部が共通のＩＣパッケージ内に収容されており、時間差検出部がＩＣパッケージとは別のＩＣパッケージ内に収容されていることが好ましい。近年の光通信システムにおいては、例えば１ＧＨｚ以上といった高速通信が主流であり、シリアル／パラレル変換用のクロック信号の周期も極めて短くなる。よって、第１のクロック信号と第２のクロック信号との時間差を検出するには、位相比較器または位相周波数比較器が出力するパルス幅を平均化した電圧を出力し、その値を元に位相差に変換する処理が必要となる。そのような場合、ディジタル処理のみを行う第１及び第２の信号変換部と、位相比較器または位相周波数比較器が出力するパルス幅を平均化した電圧を出力し、その値を元に位相差に変換する処理を含む時間差検出部とがそれぞれ別のＩＣパッケージ内に収容されることにより、各処理を好適に行うことができる。
【００１５】
［本願発明の実施形態の詳細］
本発明の実施形態にかかる遅延時間差計測システム及び遅延時間差計測方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１６】
図１は、本発明の一実施形態に係る遅延時間差計測システムを備える光伝送路二重化装置の構成を示すブロック図である。本実施形態の光伝送路二重化装置１Ａは、局側伝送装置（ＯＬＴ）１００と加入者側伝送装置（ＯＮＵ）１０１とを接続する現用光伝送路１０２の一部区間（例えば、設備工事等により経路の変更が必要な区間）に設置される。光伝送路二重化装置１Ａは、光分岐結合部１１及び１２、迂回用光伝送路１３及び１４、遅延時間調整部２０、並びに遅延時間差計測システム３０Ａを備えている。
【００１７】
光分岐結合部１１は、本実施形態における第１の光分岐結合部であって、上記一部区間の一端側（本実施形態ではＯＮＵ１０１側）における現用光伝送路１０２上に配置される。光分岐結合部１１には、迂回用光伝送路１３の一端が光結合される。光分岐結合部１１は、ＯＮＵ１０１から送出された光通信信号（上り信号）ＬUPを、現用光伝送路１０２及び迂回用光伝送路１３に分岐（分波）する。また、光分岐結合部１１は、ＯＬＴ１００から送出されて現用光伝送路１０２を伝送された光通信信号（下り信号）ＬDOWN1と、ＯＬＴ１００から送出されて迂回用光伝送路１３及び１４を伝送された光通信信号（下り信号）ＬDOWN2とを互いに結合（合波）してＯＮＵ１０１へ出力する。
【００１８】
光分岐結合部１２は、本実施形態における第２の光分岐結合部であって、上記一部区間の他端側（本実施形態ではＯＬＴ１００側）における現用光伝送路１０２上に配置される。光分岐結合部１２には、迂回用光伝送路１４の一端が光結合される。光分岐結合部１２は、ＯＬＴ１００から送出された光通信信号（下り信号）ＬDOWNを、現用光伝送路１０２及び迂回用光伝送路１４に分岐（分波）する。また、光分岐結合部１２は、ＯＮＵ１０１から送出されて現用光伝送路１０２を伝送された光通信信号（上り信号）ＬUP1と、ＯＮＵ１０１から送出されて迂回用光伝送路１３及び１４を伝送された光通信信号（上り信号）ＬUP2とを互いに結合（合波）してＯＬＴ１００へ出力する。
【００１９】
遅延時間調整部２０は、迂回用光伝送路１３及び１４と現用光伝送路１０２との間の遅延時間差を解消するために、迂回用光伝送路１３及び１４を伝送される光通信信号ＬDOWN2及びＬUP2に遅延を与える。本実施形態の遅延時間調整部２０は、光−電気変換器（Ｏ／Ｅ）２１及び２２と、可変遅延器２３及び２４と、電気−光変換器（Ｅ／Ｏ）２５及び２６とを有する。光−電気変換器（Ｏ／Ｅ）２１は、ＷＤＭカプラ２７を介して迂回用光伝送路１４の他端から光通信信号ＬDOWN2を受け、電気信号に変換する。可変遅延器２３は、この電気信号を入力し、所定時間の遅延を与えたのち電気−光変換器（Ｅ／Ｏ）２５へ出力する。電気−光変換器（Ｅ／Ｏ）２５は、この電気信号を再び光通信信号ＬDOWN2に変換し、ＷＤＭカプラ２８を介して迂回用光伝送路１３の他端に出力する。また、光−電気変換器（Ｏ／Ｅ）２２は、ＷＤＭカプラ２８を介して迂回用光伝送路１３の他端から光通信信号ＬUP2を受け、電気信号に変換する。可変遅延器２４は、この電気信号を入力し、所定時間の遅延を与えたのち電気−光変換器（Ｅ／Ｏ）２６へ出力する。電気−光変換器（Ｅ／Ｏ）２６は、この電気信号を再び光通信信号ＬUP2に変換し、ＷＤＭカプラ２７を介して迂回用光伝送路１４の他端に出力する。
【００２０】
なお、本実施形態では、電気−光変換器（Ｅ／Ｏ）２６は変換後の光通信信号ＬUP2の波長を可変とする機能を有する。ＯＮＵ１０１から送出される光通信信号ＬUPの波長をλ１としたとき、電気−光変換器（Ｅ／Ｏ）２６は、通常の光通信動作時には光通信信号ＬUP2の波長を例えばλ１とし、後述する遅延時間計測時には光通信信号ＬUP2の波長を例えばλ１とは異なるλ２とする。一実施例では、λ１＝１．３１μｍ、λ２＝１．６５μｍである。
【００２１】
遅延時間差計測システム３０Ａは、光分岐結合部１１と光分岐結合部１２との間の現用光伝送路１０２と迂回用光伝送路１３及び１４との間に生じる遅延時間差を計測するシステムである。遅延時間差計測システム３０Ａは、計測用光伝送路１５を介して光分岐結合部１２と光学的に結合されており、現用光伝送路１０２を伝送された光通信信号ＬUP1と、迂回用光伝送路１３及び１４を伝送された光通信信号ＬUP2とが合波された光信号ＬUP3を、光分岐結合部１２から受ける。
【００２２】
図２は、本実施形態の遅延時間差計測システム３０Ａの内部構成を示すブロック図である。図２に示されるように、遅延時間差計測システム３０Ａは、波長フィルタ３１ａ及び３１ｂと、第１の信号処理部３３と、第２の信号処理部３５と、時間差検出部３７と、遅延時間差演算部３９とを備えている。そして、第１の信号処理部３３は、光電変換部３３ａ、クロックデータリカバリ（ＣＤＲ）回路３３ｂ、パラレルクロック生成部３３ｃ、及びシリアル／パラレル（Ｓ／Ｐ）変換部３３ｄを含んで構成されている。同様に、第２の信号処理部３５は、光電変換部３５ａ、ＣＤＲ回路３５ｂ、パラレルクロック生成部３５ｃ、及びＳ／Ｐ変換部３５ｄを含んで構成されている。
【００２３】
本実施形態では、パラレルクロック生成部３３ｃ及びＳ／Ｐ変換部３３ｄと、パラレルクロック生成部３５ｃ及びＳ／Ｐ変換部３５ｄと、遅延時間差演算部３９とが共通のＩＣパッケージ４１（例えばＦＰＧＡ）内に収容されており、時間差検出部３７がＩＣパッケージ４１とは別のＩＣパッケージ４３内に収容されている。ＩＣパッケージ４１とＩＣパッケージ４３とは、例えば回路基板上の配線パターンによって互いに電気的に接続される。
【００２４】
波長フィルタ３１ａ及び３１ｂは、光通信信号ＬUP1と光通信信号ＬUP2とが合波されて成る光信号ＬUP3を入力する。波長フィルタ３１ａは、光通信信号ＬUP1（波長λ１）を通過させ、波長フィルタ３１ｂは、光通信信号ＬUP2（波長λ２）を通過させる。波長フィルタ３１ａを通過した光通信信号ＬUP1は、第１の信号処理部３３の光電変換部３３ａに入力される。波長フィルタ３１ｂを通過した光通信信号ＬUP2は、第２の信号処理部３５の光電変換部３５ａに入力される。
【００２５】
光電変換部３３ａは、光通信信号ＬUP1を受光し、光強度に応じた電気信号を生成することにより、光通信信号ＬUP1を電気的な第１のシリアル信号Ｓ1に変換する。光電変換部３３ａは、シリアル信号Ｓ1をＣＤＲ回路３３ｂを介してＳ／Ｐ変換部３３ｄに提供する。また、光電変換部３５ａは、光通信信号ＬUP2を受光し、光強度に応じた電気信号を生成することにより、光通信信号ＬUP2を電気的な第２のシリアル信号Ｓ2に変換する。光電変換部３５ａは、シリアル信号Ｓ2をＣＤＲ回路３５ｂを介してＳ／Ｐ変換部３５ｄに提供する。
【００２６】
本実施形態では、ＯＮＵ１０１から送出される光通信信号ＬUPにおいて、データにクロックが重畳されている。ＣＤＲ回路３３ｂは、光通信信号ＬUP1のクロックを表すクロック信号Ｃ11をシリアル信号Ｓ1から抽出し、抽出したクロック信号Ｃ11をパラレルクロック生成部３３ｃに提供する。また、ＣＤＲ回路３５ｂは、光通信信号ＬUP2のクロックを表すクロック信号Ｃ12をシリアル信号Ｓ2から抽出し、抽出したクロック信号Ｃ12をパラレルクロック生成部３５ｃに提供する。
【００２７】
パラレルクロック生成部３３ｃは、クロック信号Ｃ11に基づいて、シリアル／パラレル変換用の第１のクロック信号Ｃ21を生成する。同様に、パラレルクロック生成部３５ｃは、クロック信号Ｃ12に基づいて、シリアル／パラレル変換用の第２のクロック信号Ｃ22を生成する。Ｓ／Ｐ変換部３３ｄは、本実施形態における第１の信号変換部であって、クロック信号Ｃ21を用いてシリアル信号Ｓ1を電気的な第１のパラレル信号Ｐ1に変換する。また、Ｓ／Ｐ変換部３５ｄは、本実施形態における第２の信号変換部であって、クロック信号Ｃ22を用いてシリアル信号Ｓ2を電気的な第２のパラレル信号Ｐ2に変換する。
【００２８】
図３は、Ｓ／Ｐ変換部３３ｄ，３５ｄにおけるシリアル／パラレル変換の様子を示すタイミングチャートである。図３（ａ）〜図３（ｃ）はそれぞれシリアル信号Ｓ1、クロック信号Ｃ21、及びパラレル信号Ｐ1を示しており、図３（ｄ）〜図３（ｆ）はそれぞれシリアル信号Ｓ2、クロック信号Ｃ22、及びパラレル信号Ｐ2を示している。図３（ａ）及び図３（ｄ）に示されるように、シリアル信号Ｓ1及びＳ2は、時系列に並ぶ複数のビットデータＢＤを含んでいる。便宜上、同図では、遅延時間差計測システム３０Ａへの到達が早い順に、各ビットデータＢＤに番号が付されている。図３（ｂ）及び図３（ｅ）に示されるように、クロック信号Ｃ21及びＣ22は、それぞれシリアル信号Ｓ1及びＳ2に含まれる二以上の所定数のビット列（例えば１０ビット、２０ビット等）にわたる周期を有する。図３（ｃ）及び図３（ｆ）に示されるように、パラレル信号Ｐ1及びＰ2は、クロック信号Ｃ21及びＣ22に示される一周期内に含まれる所定数のビット列に相当するデータからなる。なお図３では、説明のため、クロック信号Ｃ22がクロック信号Ｃ21に対して２ビット分遅延している。同図には、クロック信号Ｃ21とクロック信号Ｃ22との時間差Ｔｄ1が示されている。
【００２９】
再び図２を参照する。時間差検出部３７は、パラレルクロック生成部３３ｃからクロック信号Ｃ21を入力し、パラレルクロック生成部３５ｃからクロック信号Ｃ22を入力する。そして、時間差検出部３７は、クロック信号Ｃ21とクロック信号Ｃ22との間の時間差（第１の時間差）Ｔｄ1を検出し、時間差Ｔｄ1を示す信号Ｓ3を遅延時間差演算部３９に提供する。時間差検出部３７は、例えば位相周波数比較器（例えばON Semiconductor MC100EP40DTG）によって好適に実現される。
【００３０】
図４は、時間差検出部３７の具体的な構成例を示す図である。図４に示されるように、時間差検出部３７は、位相比較器または位相周波数比較器を有する位相ＩＣ３７ａと、位相ＩＣ３７ａから出力されるパルスを平均化する平滑化回路３７ｂと、Ａ／Ｄ変換回路３７ｃと、差分演算回路３７ｄとを有する。位相比較器または位相周波数比較器を有する位相ＩＣ３７ａは、クロック信号Ｃ21及びクロック信号Ｃ22を入力し、クロック信号Ｃ21及びクロック信号Ｃ22の位相差に応じ、位相が進んでいる場合には信号Ｄ1、位相が遅れている場合には信号Ｄ2に、位相差に応じた幅を持つパルスを出力する。平滑化回路３７ｂは、パルス信号Ｄ1及びＤ2を平滑化する。これにより、クロック信号Ｃ21及びクロック信号Ｃ22の各位相に応じた大きさのアナログ信号Ａ1及びＡ2が生成される。Ａ／Ｄ変換回路３７ｃは、アナログ信号Ａ1及びＡ2をディジタル信号Ｄ3及びＤ4にそれぞれ変換する。差分演算回路３７ｄは、ディジタル信号Ｄ3とディジタル信号Ｄ4との差を演算することにより、クロック信号Ｃ21とクロック信号Ｃ22との位相差を示す信号Ｓ3を生成する。
【００３１】
遅延時間差演算部３９は、時間差Ｔｄ1をもとに補正された、第１のパラレル信号Ｐ1と第２のパラレル信号Ｐ2との間の時間差（第２の時間差）を示す信号Ｓ4を出力する。具体例としては、まず、第１のパラレル信号Ｐ1と第２のパラレル信号Ｐ2とを比較することにより、第１のパラレル信号Ｐ1に対する第２のパラレル信号Ｐ2の遅延時間Ｔｄ2を算出する。そして、クロック信号Ｃ22の位相がクロック信号Ｃ21の位相よりも遅い場合には、時間差遅延時間Ｔｄ2から時間差Ｔｄ1を差し引く。また、クロック信号Ｃ22の位相がクロック信号Ｃ21の位相よりも早い場合には、時間差遅延時間Ｔｄ2に時間差Ｔｄ1を加える。或いは、遅延時間差演算部３９は、時間差Ｔｄ1の分だけ第２のパラレル信号Ｐ2を時間的にずらした後に、第１のパラレル信号Ｐ1に対する第２のパラレル信号Ｐ2の遅延時間Ｔｄ2を算出し、この遅延時間Ｔｄ2を第２の時間差としてもよい。こうして求められた第２の時間差は、図１に示された光分岐結合部１１と光分岐結合部１２との間の現用光伝送路１０２と迂回用光伝送路１３及び１４との間に生じる遅延時間差として出力される。
【００３２】
一例として、現用光伝送路１０２と迂回用光伝送路１３及び１４との間の遅延時間差が１０００ｐｓであり、クロック信号Ｃ22がクロック信号Ｃ21に対して３０００ｐｓ遅れている場合を想定する。この場合、時間差検出部３７は、クロック信号Ｃ22とクロック信号Ｃ21との時間差Ｔｄ1として３０００ｐｓを検出する。また、遅延時間差演算部３９は、第１のパラレル信号Ｐ1に対する第２のパラレル信号Ｐ2の遅延時間Ｔｄ2として４０００ｐｓを検出する。その後、遅延時間差演算部３９は、時間差Ｔｄ1をもとに遅延時間Ｔｄ2を補正することにより、遅延時間差として１０００ｐｓを算出する。
【００３３】
再び図１を参照する。遅延時間差計測システム３０Ａから出力された信号Ｓ4は、制御装置４５に提供される。制御装置４５は、可変遅延器２３及び２４に対して遅延制御信号Ｓ5を提供する。遅延制御信号Ｓ5は、光通信信号ＬDOWN2及びＬUP2がそれぞれ変換された電気信号に可変遅延器２３及び２４それぞれが付与すべき遅延時間を示している。可変遅延器２３及び２４それぞれは、遅延制御信号Ｓ5に基づいて、光通信信号ＬDOWN2及びＬUP2それぞれに対応する電気信号を遅延させることより、現用光伝送路１０２の遅延時間と迂回用光伝送路１３，１４の遅延時間との差をゼロに近づける。
【００３４】
図５は、本実施形態の遅延時間差計測方法を示すフローチャートである。なお、本実施形態の遅延時間差計測方法は、光通信信号を伝送する現用光伝送路１０２に設けられる光分岐結合部１１，１２と、光分岐結合部１１と光分岐結合部１２との間に接続される迂回用光伝送路１３，１４とを備える光伝送路二重化装置１Ａにおいて、光分岐結合部１１と光分岐結合部１２との間の現用光伝送路１０２と迂回用光伝送路１３，１４との間に生じる遅延時間差を計測する方法である。
【００３５】
図５に示されるように、本実施形態の遅延時間差計測方法の第１の信号変換ステップＳ１１では、光分岐結合部１１において分岐されたのち現用光伝送路１０２を経て光分岐結合部１２に到達した光通信信号ＬUP1を電気的なシリアル信号Ｓ1に変換し、シリアル／パラレル変換用のクロック信号Ｃ21を用いてシリアル信号Ｓ1を電気的なパラレル信号Ｐ1に変換する。
【００３６】
また、第１の信号変換ステップＳ１１と並行して行われる第２の信号変換ステップＳ１２では、光分岐結合部１１において分岐されたのち迂回用光伝送路１３，１４を経て光分岐結合部１２に到達した光通信信号ＬUP2を電気的なシリアル信号Ｓ2に変換し、シリアル／パラレル変換用のクロック信号Ｃ22を用いてシリアル信号Ｓ2を電気的なパラレル信号Ｐ2に変換する。
【００３７】
続いて、第１及び第２の信号変換ステップＳ１１，Ｓ１２の後に行われる遅延時間差演算ステップＳ１３では、クロック信号Ｃ21とクロック信号Ｃ22との間の第１の時間差Ｔｄ1をもとに補正された、パラレル信号Ｐ1とパラレル信号Ｐ2との間の第２の時間差を遅延時間差として算出する。
【００３８】
その後、遅延時間差演算ステップＳ１３の後に行われるステップＳ１４において、算出された第２の時間差に基づき、現用光伝送路１０２の遅延時間と迂回用光伝送路１３，１４の遅延時間との差がゼロに近づくように、光通信信号ＬDOWN2及びＬUP2に所定時間の遅延を与える。
【００３９】
以上の構成を備える本実施形態の遅延時間差計測システム３０Ａ及び遅延時間差計測方法によって得られる効果について説明する。本実施形態の遅延時間差計測システム３０Ａにおいて、シリアル／パラレル変換用のクロック信号Ｃ21及びＣ22のタイミングが相互に一致している場合には、パラレル信号Ｐ1とパラレル信号Ｐ2との間の時間差は、現用光伝送路１０２と迂回用光伝送路１３，１４との間に生じる遅延時間差と一致する。しかしながら、これらのクロック信号Ｃ21及びＣ22が互いにずれている場合、パラレル信号Ｐ1及びＰ2のシリアル／パラレル変換タイミングが互いに異なることとなり、上記の時間差が遅延時間差と一致しなくなる。
【００４０】
そこで、本実施形態の遅延時間差計測システム３０Ａ及び遅延時間差計測方法では、遅延時間差演算部３９（遅延時間差演算ステップＳ１３）が、パラレル信号Ｐ1及びＰ2の時間差を、クロック信号Ｃ21とクロック信号Ｃ22との間の時間差（第１の時間差）Ｔｄ1をもとに補正し、補正後の時間差を遅延時間差として出力する。これにより、シリアル／パラレル変換の際のクロック信号Ｃ21，Ｃ22のずれによる影響を抑え、現用光伝送路１０２と迂回用光伝送路１３，１４との遅延時間差を精度良く計測することができる。
【００４１】
また、本実施形態のように、遅延時間差計測システム３０Ａは、時間差Ｔｄ1を検出する時間差検出部３７を備えてもよい。その場合、Ｓ／Ｐ変換部３３ｄ，３５ｄが共通のＩＣパッケージ４１内に収容されており、時間差検出部３７がＩＣパッケージ４１とは別のＩＣパッケージ４３内に収容されていることが好ましい。近年の光通信システムにおいては、例えば１ＧＨｚ以上といった高速通信が主流であり、シリアル／パラレル変換用のクロック信号の周期も極めて短くなる。よって、クロック信号Ｃ21とクロック信号Ｃ22との時間差を検出するには、アナログ処理が必要となる。そのような場合、ディジタル処理のみを行うＳ／Ｐ変換部３３ｄ，３５ｄと、アナログ処理を含む時間差検出部３７とがそれぞれ別のＩＣパッケージ４１，４３内に収容されることにより、各処理を好適に行うことができる。
【００４２】
（変形例）
図６は、上記実施形態の一変形例として、遅延時間差計測システム３０Ｂの構成を示すブロック図である。本変形例の遅延時間差計測システム３０Ｂは、上記実施形態の遅延時間差計測システム３０ＡにおけるＣＤＲ回路３３ｂ，３５ｂを備えておらず、パラレルクロック生成部３３ｃ、３５ｃが独自に（パッケージ４１内部のクロックを用いて）クロック信号Ｃ21，Ｃ22を生成している。このような形態であっても、上記実施形態と同様の作用効果を好適に奏することができる。
【００４３】
本発明による遅延時間差計測システム及び遅延時間差計測方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態ではＳ／Ｐ変換部３３ｄ，３５ｄと時間差検出部３７とが個別のＩＣパッケージに収容されている形態を例示したが、本発明の信号変換部及び時間差検出部は共通のＩＣパッケージ内に収容されていてもよい。また、上記実施形態ではＯＮＵ１０１から出力された光通信信号（上り信号）ＬUPを用いて遅延時間を計測しているが、ＯＬＴ１００から出力された光通信信号（下り信号）ＬDOWNを用いて遅延時間を計測してもよい。その場合、遅延時間差計測システム３０Ａ（又は３０Ｂ）は光分岐結合部１１に結合されるとよく、光分岐結合部１２が第１の光分岐結合部に相当し、光分岐結合部１１が第２の光分岐結合部に相当することとなる。
【符号の説明】
【００４４】
１Ａ…光伝送路二重化装置、１１，１２…光分岐結合部、１３，１４…迂回用光伝送路、１５…計測用光伝送路、２０…遅延時間調整部、２１，２２…光−電気変換器（Ｏ／Ｅ）、２３，２４…可変遅延器、２５，２６…電気−光変換器（Ｅ／Ｏ）、２７，２８…ＷＤＭカプラ、３０Ａ，３０Ｂ…遅延時間差計測システム、３１ａ，３１ｂ…波長フィルタ、３３…第１の信号処理部、３３ａ，３５ａ…光電変換部、３３ｂ，３５ｂ…ＣＤＲ回路、３３ｃ，３５ｃ…パラレルクロック生成部、３３ｄ，３５ｄ…Ｓ／Ｐ変換部、３５…第２の信号処理部、３７…時間差検出部、３９…遅延時間差演算部、４１，４３…ＩＣパッケージ、４５…制御装置、１００…局側伝送装置、１０１…加入者側伝送装置、１０２…現用光伝送路。
【図１】
2015154132.tif 000003
【図２】
2015154132.tif 000004
【図３】
2015154132.tif 000005
【図４】
2015154132.tif 000006
【図５】
2015154132.tif 000007
【図６】
2015154132.tif 000008