(57)【要約】【課題】入力電流の歪みを抑制して力率を改善できるブリッジレス型スイッチング電源装置を提供する。【解決手段】交流電源の一端が接続された第１入力端子からの入力交流電圧をスイッチングする第１スイッチング回路と、当該交流電源の他端が接続された第２入力端子からの入力交流電圧をスイッチングする第２スイッチング回路とを備える。第１スイッチング回路の回路構成は、前記第２スイッチング回路の回路構成と同一である。【選択図】図１
2015043663.tif 000002
【特許請求の範囲】
【請求項１】
交流電源との一端に接続された第１入力端子と、
前記交流電源の他端に接続された第２入力端子と、
前記第１入力端子にアノードが接続された第１整流ダイオードと、
前記第２入力端子にアノードが接続された第２整流ダイオードと、
前記第１整流ダイオードで整流された前記第１入力端子からの入力交流電圧をスイッチングする第１スイッチング回路と、
前記第２整流ダイオードで整流された前記第２入力端子からの入力交流電圧をスイッチングする第２スイッチング回路と、
前記第１スイッチング回路に接続された第１一次巻線、前記第２スイッチング回路に接続された第２一次巻線、及び二次巻線を有するトランスと、
前記二次巻線の一端と第１出力端子との間に設けられた第３整流ダイオードと、
前記第３整流ダイオードのカソードに接続され、前記負荷と並列に設けられた平滑コンデンサと、
を備え、
前記第１スイッチング回路の回路構成と前記第２スイッチング回路の回路構成とが同一であることを特徴とするスイッチング電源装置。
【請求項２】
前記第１スイッチング回路は、
前記第１整流ダイオードのカソードに入力端が接続された第１インダクタと、
前記第１インダクタの出力端と前記第１一次巻線との間に設けられ、直列接続された第１共振インダクタと第１共振コンデンサとを有する第１共振ＬＣ回路と、
前記第１インダクタの前記出力端と前記第１共振ＬＣ回路との接続点にドレインが接続され、前記第２の入力端子にソースが接続された第１スイッチング素子と、を備え、
前記第２スイッチング回路は、
前記第２整流ダイオードのカソードに入力端が接続された第２インダクタと、
前記第２インダクタの出力端と前記第２一次巻線との間に設けられ、直列接続された第２共振インダクタと第２共振コンデンサとを有する第２共振ＬＣ回路と、
前記第２インダクタの前記出力端と前記第２共振ＬＣ回路との接続点にドレインが接続され、前記第１の入力端子に  ソースが接続された第２スイッチング素子と、を備えることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記二次巻線の一端と前記第３ダイオードのアノードとの間に接続された第３共振コンデンサをさらに備える請求項１又は２に記載のスイッチング電源装置。
【請求項４】
前記第３共振コンデンサと前記第３整流ダイオードとの接続点にカソードが接続され、前記二次巻線の他端にアノードが接続された共振ダイオードをさらに備える請求項３に記載のスイッチング電源装置。
【請求項５】
交流電源との一端に接続された第１入力端子と、
前記交流電源の他端に接続された第２入力端子と、
第１スイッチング素子を含み、当該第１スイッチング素子をオンオフすることにより、前記第１入力端子からの入力交流電圧をスイッチングする第１スイッチング回路と、
第２スイッチング素子を含み、当該第２スイッチング素子をオンオフすることにより、前記第２入力端子からの入力交流電圧をスイッチングする第２スイッチング回路と、
前記第１スイッチング回路及び前記第２スイッチング回路からの出力電圧を整流及び平滑して得られた直流出力電圧を第１出力端子と第２出力端子との間に接続された負荷に出力する整流平滑回路と、
を備え、
前記第１スイッチング回路の回路構成と前記第２スイッチング回路の回路構成とが同一であることを特徴とするスイッチング電源装置。
【請求項６】
前記第１スイッチング回路は、
前記第１入力端子に入力端が接続された第１インダクタと、
前記第１インダクタの出力端と前記整流平滑回路との間に設けられ、直列接続された第１共振インダクタと第１共振コンデンサとを有する第１共振ＬＣ回路と、
を備え、
前記第２スイッチング回路は、
前記第２入力端子に入力端が接続された第２インダクタと、
前記第２インダクタの出力端と前記整流平滑回路との間に設けられ、直列接続された第２共振インダクタと第１共振コンデンサとを有する第２共振ＬＣ回路と、
を備えることを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記第１スイッチング素子は、そのドレインが前記第１インダクタの前記出力端と前記第１共振ＬＣ回路との接続点に接続され、そのソースが前記第２出力端子に接続されるように配置され、
前記第２スイッチング素子は、そのドレインが前記第２インダクタの前記出力端と前記第２共振ＬＣ回路との接続点に接続され、そのソースが前記第２出力端子に接続された、
ことを特徴とする請求項５又は６に記載のスイッチング電源装置。
【請求項８】
カソードが前記第１共振ＬＣ回路の出力端と前記整流平滑回路の入力端に接続され、アノードが前記第２出力端子に接続された第１共振ダイオードと、
カソードが前記第２共振ＬＣ回路の出力端と前記整流平滑回路の入力端に接続され、アノードが前記第２出力端子に接続された第２共振ダイオードと、
をさらに備えることを特徴とする請求項５ないし７のいずれか１項に記載のスイッチング電源装置。
【請求項９】
前記第１スイッチング素子及び前記第２スイッチング素子は、オン時間が一定のＰＦＭ制御されることを特徴とする請求項２又は請求項５に記載のスイッチング電源装置。
【請求項１０】
前記第１スイッチング素子のターンオン時間が、前記第１共振ＬＣ回路の時定数の０．５倍であり、前記第２スイッチング素子のターンオン時間が、前記第２共振ＬＣ回路の時定数の０．５倍であることを特徴とする請求項９に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電圧を直流電圧に変換して出力するスイッチング電源装置に関し、具体的には、交流電圧を直流電圧に変換する際の力率を改善できるスイッチング電源装置に関する。
【背景技術】
【０００２】
従来の典型的なスイッチング電源装置は、入力交流電圧を整流する整流回路と、この整流回路の下流側に設けられた力率改善コンバータを備えており、この力率改善コンバータで入力電流の波形を正弦波状に整形することにより力率の改善を図っている。
【０００３】
図１７は、従来の典型的なスイッチング電源装置を示す回路図である。図１７のスイッチング電源装置２１は、全波整流用ダイオードブリッジを構成するダイオードＤａ〜Ｄｄと、その下流側に設けられた昇圧型の力率改善コンバータとを備える。この昇圧型力率改善コンバータは、交流入力の電力エネルギーを蓄積すると共に蓄積した電力エネルギーを放出するインダクタＬと、不図示の制御回路の制御に基づいてスイッチング動作するスイッチング素子Ｑと、整流用のダイオードＤと、平滑用コンデンサＣｏと、を備える。ダイオードブリッジで整流された入力電圧は、スイッチング素子Ｑのスイッチング動作によりパルス電圧としてダイオードＤに入力される。このパルス電圧は、ダイオードＤにより整流され、平滑用コンデンサＣｏによって平滑化されて直流電圧が得られ、この直流電圧が、出力端子Ｏｕｔ１と出力端子Ｏｕｔ２との間の負荷Ｌｏａｄに供給される。図１７の回路では、ＰＷＭ制御等の公知の制御方法によりインダクタを流れる電流の波形が正弦波状に近づくようにスイッチング素子Ｑが制御されるので、力率を改善することができる。
【０００４】
しかしながら、この種の力率改善コンバータにおいては、スイッチング素子Ｑがオフからオンに切り替わる際にダイオードＤに逆バイアスが与えられるため、逆方向電流が瞬間的に流れてしまい、これにより損失（「逆回復損失」と呼ばれる。）が発生してしまう。
【０００５】
また、図１７に示す例においては、全波整流用ダイオードブリッジにより入力電圧を整流しているので、ダイオードＤａ〜Ｄｄの順方向電圧降下に起因する損失が発生する。この損失の発生を防ぐために、全波整流用ダイオードブリッジを用いないブリッジレスの力率改善コンバータが提案されている。例えば、米国特許出願公開第ＵＳ２０１１／２９２７０３号明細書（特許文献１）には、このようなブリッジレス型の力率改善コンバータの例が示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第ＵＳ２０１１／２９２７０３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の力率改善コンバータにおいては、交流入力電圧の極性が反転してから共振コンデンサ（Ｆｉｇ．１ａのＣｒ１、Ｃｒ２及びＦｉｇ．１１ａのＣｒ）の極性が反転するまでの遅延時間において、共振コンデンサの極板間電圧が交流入力電圧に重畳される。この力率改善コンバータでは出力電圧定電圧制御が行われるが、共振コンデンサの極板間電圧が重畳された入力電圧に基づいて出力電圧定電圧制御を行うと、Ｆｉｇ．１aのスイッチＳが、本来必要なパルス幅よりも狭いパルス幅で駆動されてしまう。これにより、入力電流の波形に歪みが生じる。そして、この入力電流の波形の歪みが力率悪化の原因となってしまう。
【０００８】
また、特許文献１に記載のコンバータでは、入力電圧の極性が正の場合と負の場合とで、電流が流れる経路の回路構成が異なっている。つまり、入力電圧の極性が正の場合に電流が流れる経路に配置されている回路素子は、入力電圧の極性が負の場合に電流が流れる経路に配置されている回路素子と異なっている。図１８及び図１９は、入力電圧の各極性における電流経路を説明するために、特許文献１のＦｉｇ．２６ａの回路を簡略化して示す図である。具体的には、図１８は、交流電源の図面上側の端子に正の極性の入力電圧が供給されている場合における電流経路を示し、図１９は、交流電源の図面下側の端子に正の極性の入力電圧が供給されている場合における電流経路を示す。特に、図１８（ａ）及び図１９（ａ）は、スイッチング素子（Ｓ１及びＳ２）がオンのときの電流経路を示し、図１８（ｂ）及び図１９（ｂ）は、スイッチング素子（Ｓ１及びＳ２）がオフのときの電流経路を示す。
【０００９】
図１８（ａ）と図１９（ａ）とを比較すると、入力電圧の極性に応じて、スイッチング素子がオンのときの電流経路に配置されている回路素子が異なっていることが分かる。また、図１８（ｂ）と図１９（ｂ）とを比べると、スイッチング素子がオフのときにも、入力電圧の極性に応じて、電流経路に配置されている回路素子が異なっている。このため、特許文献１に記載のコンバータでは、入力電圧の絶対値が同じであっても、その極性が変わると入力電流の大きさが変わってしまう。例えば、入力電圧が最大のときの入力電流の絶対値（入力電流の最大値の絶対値）と入力電圧が最小のときの入力電流の絶対値（入力電流の最小値の絶対値）とが異なってしまう。このように、入力交流電圧の極性によって電流が流れる経路が変わると、入力電流の波形が歪んでしまい、この入力電流の波形の歪みが力率劣化の原因となってしまう。
【００１０】
そこで、本発明は、入力電流の歪みを抑制して力率を改善できるブリッジレス型スイッチング電源装置を提供することを目的の１つとする。より具体的には、本発明の一態様は、入力電圧の極性反転時における共振コンデンサの極性反転の遅延による入力電流の歪みを抑制できるブリッジレス型スイッチング電源装置を提供することを目的とする。また、本発明の他の態様は、入力電圧の極性が入れ替わっても入力電流による消費電力が変わらないブリッジレス型スイッチング電源装置を提供することを目的の１つとする。本発明のこれら以外の目的は、本出願の明細書全体を参酌することにより理解される。
【課題を解決するための手段】
【００１１】
本発明の一実施形態に係るスイッチング電源装置は、２入力１出力トランスを有する絶縁型のスイッチング電源装置であり、交流電源との一端に接続された第１入力端子と、前記交流電源の他端に接続された第２入力端子と、前記第１入力端子にアノードが接続された第１整流ダイオードと、前記第２入力端子にアノードが接続された第２整流ダイオードと、前記第１整流ダイオードで整流された前記第１入力端子からの正の極性の入力交流電圧をスイッチングする第１スイッチング回路と、前記第２整流ダイオードで整流された前記第２入力端子からの正の極性の入力交流電圧をスイッチングする第２スイッチング回路と、を備える。このトランスは、前記第１スイッチング回路に接続された第１一次巻線、前記第２スイッチング回路に接続された第２一次巻線、及び二次巻線を有する。このスイッチング電源装置は、さらに前記二次巻線の一端と第１出力端子との間に設けられた第３整流ダイオードと、前記第３整流ダイオードのカソードに接続され、前記負荷と並列に設けられた平滑コンデンサとを備えてもよい。
【００１２】
本発明の一実施形態に係る絶縁型のスイッチング電源装置においては、前記第１スイッチング回路の回路構成と前記第２スイッチング回路の回路構成とが同一である。本発明の一実施形態に係る絶縁型のスイッチング電源装置において、第１スイッチング回路は、前記第１整流ダイオードのカソードに入力端が接続された第１インダクタと、前記第１インダクタの出力端と前記第１一次巻線との間に設けられ、直列接続された第１共振インダクタと第１共振コンデンサとを有する第１共振ＬＣ回路と、前記第１インダクタの前記出力端と前記第１共振ＬＣ回路との接続点にドレインが接続され、前記第２の入力端子にソースが接続された第１スイッチング素子と、を備え、第２スイッチング回路は、前記第２整流ダイオードのカソードに入力端が接続された第２インダクタと、前記第２インダクタの出力端と前記第２一次巻線との間に設けられ、直列接続された第２共振インダクタと第２共振コンデンサとを有する第２共振ＬＣ回路と、前記第２インダクタの前記出力端と前記第２共振ＬＣ回路との接続点にドレインが接続され、前記第１の入力端子に  ソースが接続された第２スイッチング素子と、を備える。
【００１３】
本発明の一部の実施形態に係る絶縁型のスイッチング電源装置は、前記二次巻線の一端と前記第３ダイオードのアノードとの間に接続された第３共振コンデンサをさらに備えてもよい。また、本発明の一部の実施形態に係るスイッチング電源装置は、前記第３共振コンデンサと前記第３整流ダイオードとの接続点にカソードが接続され、前記二次巻線の他端にアノードが接続された共振ダイオードをさらに備えてもよい。
【００１４】
本発明の一実施形態に係るスイッチング電源装置は、非絶縁型のスイッチング電源装置であり、交流電源との一端に接続された第１入力端子と、前記交流電源の他端に接続された第２入力端子と、第１スイッチング素子を含み、当該第１スイッチング素子をオンオフすることにより、前記第１入力端子からの正の極性の入力交流電圧をスイッチングする第１スイッチング回路と、第２スイッチング素子を含み、当該第２スイッチング素子をオンオフすることにより、前記第２入力端子からの正の極性の入力交流電圧をスイッチングする第２スイッチング回路と、前記第１スイッチング回路及び前記第２スイッチング回路からの出力電圧を整流及び平滑して得られた直流出力電圧を第１出力端子と第２出力端子との間に接続された負荷に出力する整流平滑回路と、を備える。
【００１５】
本発明の一実施形態に係る非絶縁型のスイッチング電源装置においては、前記第１スイッチング回路の回路構成と前記第２スイッチング回路の回路構成とが同一である。一実施形態において、第１スイッチング回路は、前記第１入力端子に入力端が接続された第１インダクタと、前記第１インダクタの出力端と前記整流平滑回路との間に設けられ、直列接続された第１共振インダクタと第１共振コンデンサとを有する第１共振ＬＣ回路と、を備え、第２スイッチング回路は、前記第２入力端子に入力端が接続された第２インダクタと、前記第２インダクタの出力端と前記整流平滑回路との間に設けられ、直列接続された第２共振インダクタと第１共振コンデンサとを有する第２共振ＬＣ回路と、を備える。
【００１６】
本発明の非絶縁型のスイッチング電源装置の一実施形態においては、前記第１スイッチング素子は、そのドレインが前記第１インダクタの前記出力端と前記第１共振ＬＣ回路との接続点に接続され、そのソースが前記第２出力端子に接続されるように配置され、また、前記第２スイッチング素子は、そのドレインが前記第２インダクタの前記出力端と前記第２共振ＬＣ回路との接続点に接続され、そのソースが前記第２出力端子に接続される。
【００１７】
本発明の一実施形態に係る非絶縁型のスイッチング電源装置は、カソードが前記第１共振ＬＣ回路の出力端と前記整流平滑回路の入力端に接続され、アノードが前記第２出力端子に接続された第１共振ダイオードと、カソードが前記第２共振ＬＣ回路の出力端と前記整流平滑回路の入力端に接続され、アノードが前記第２出力端子に接続された第２共振ダイオードと、をさらに備える。
【００１８】
本発明の一実施形態においては（絶縁型か非絶縁型かによらず）、前記第１スイッチング素子及び前記第２スイッチング素子は、オン時間が一定のＰＦＭ制御される。また、本発明の一実施形態においては（絶縁型か非絶縁型かによらず）前記第１スイッチング素子のターンオン時間が、前記第１共振ＬＣ回路の時定数の０．５倍であり、前記第２スイッチング素子のターンオン時間が、前記第２共振ＬＣ回路の時定数の０．５倍である。
【発明の効果】
【００１９】
本発明によれば、入力電流の歪みを抑制して力率を改善できるブリッジレス型スイッチング電源装置が提供される。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係るスイッチング電源装置を示す回路図
【図２】本発明の一実施形態に係るスイッチング電源装置の動作を説明する電圧及び電流波形図
【図３】本発明の一実施形態に係るスイッチング電源装置の動作を説明する電圧及び電流波形図
【図４】本発明の一実施形態に係るスイッチング電源装置の動作を説明する電圧及び電流波形図
【図５】本発明の一実施形態に係るスイッチング電源装置の動作を説明する電圧及び電流波形図
【図６】図１のスイッチング電源装置の動作時における電流経路を説明する図
【図７】図１のスイッチング電源装置の動作時における電流経路を説明する図
【図８】図１のスイッチング電源装置の動作時における電流経路を説明する図
【図９】図１のスイッチング電源装置の動作時における電流経路を説明する図
【図１０】図１のスイッチング電源装置の動作時における電流経路を説明する図
【図１１】図１のスイッチング電源装置の動作時における電流経路を説明する図
【図１２】本発明の他の実施形態に係るスイッチング電源装置を示す回路図
【図１３】図１２のスイッチング電源装置の動作時における電流経路を説明する図
【図１４】図１２のスイッチング電源装置の動作時における電流経路を説明する図
【図１５】図１２のスイッチング電源装置の動作時における電流経路を説明する図
【図１６】図１２のスイッチング電源装置の動作時における電流経路を説明する図
【図１７】従来のスイッチング電源装置を示す回路図
【図１８】従来のブリッジレス型のスイッチング電源装置における電流の流れを示すための簡略化回路図
【図１９】図１８と同じ回路において、入力電圧の極性が反転した場合の電流の流れを示すための簡略化回路図
【発明を実施するための形態】
【００２１】
以下、添付図面を参照して、本発明の実施形態に係るスイッチング電源装置について説明する。図１は、本発明の一実施形態に係るスイッチング電源装置の主要部を示す回路図である。図１に示すとおり、スイッチング電源装置１０は、入力端子ＩＮ１、ＩＮ２間に接続された交流電源ＰＳと出力端子Ｏｕｔ１、Ｏｕｔ２間に接続された負荷Ｌｏａｄとの間に絶縁トランスＴが設けられた絶縁型のスイッチング電源装置である。トランスＴは、２つの一次巻線ＮＰ１、ＮＰ２と、二次巻線ＮＳとを有する。
【００２２】
このスイッチング電源装置１０の一次側の回路は、交流電源ＰＳの一端に接続された入力端子ＩＮ１と、交流電源ＰＳの他端に接続された入力端子ＩＮ２と、入力端子ＩＮ１にアノードが接続された第１整流ダイオードＤ１と、入力端子ＩＮ２にアノードが接続された第２整流ダイオードＤ２と、第１整流ダイオードＤ１で整流された電圧が印加され、所定の駆動信号に基づいてスイッチング動作する第１スイッチング回路Ｓ１と、第２整流ダイオードＤ２で整流された電圧が印加され、所定の駆動信号に基づいてスイッチング動作する第２スイッチング回路Ｓ２と、を備える。
【００２３】
本発明の一実施形態における第１スイッチング回路Ｓ１は、第１整流ダイオードＤ１のカソードに入力端が接続された昇圧用の第１インダクタＬ１と、この第１インダクタＬ１の出力端とトランスＴの一次巻線ＮＰ１の一端との間に設けられた第１共振ＬＣ回路Ｒ１と、第１スイッチング素子Ｑ１とを備える。この第１共振ＬＣ回路Ｒ１は、直列接続された第１共振インダクタＬｒ１と第１共振コンデンサＣｒ１とを有する。図１の例では、第１共振インダクタＬｒ１の入力端が第１インダクタＬ１の出力端に接続されており、第１共振コンデンサＣｒ１は、その一方の電極が第１共振インダクタＬｒ１の出力端に接続され、他方の電極がトランスの一次巻線ＮＰ１の一端に接続されるように配置されている。
【００２４】
また、第２スイッチング回路Ｓ２は、第２整流ダイオードＤ２のカソードに入力端が接続された昇圧用の第２インダクタＬ２と、第２インダクタＬ２の出力端とトランスの一次巻線ＮＰ２との間に設けられた第２共振ＬＣ回路Ｒ２と、第１スイッチング素子Ｑ２とを備える。この第２共振ＬＣ回路Ｒ２は、直列接続された第２共振インダクタＬｒ２と第２共振コンデンサＣｒ２とを有する。図１の例では、第２共振インダクタＬｒ２の入力端が第２インダクタＬ２の出力端に接続されており、第２共振コンデンサＣｒ２は、その一方の電極が第２共振インダクタＬｒ２の出力端に接続され、他方の電極がトランスの一次巻線ＮＰ２の一端に接続されるように配置されている。
【００２５】
この図１のスイッチング電源装置１０においては、第１整流ダイオードＤ１の整流作用により、入力端子ＩＮ１に交流電源ＰＳから正の極性の入力電圧が供給されている場合に、第１スイッチング回路Ｓ１に入力電圧が印加され、逆に入力端子ＩＮ１に負の極性の入力電圧が供給されている場合には、第１スイッチング回路Ｓ１には入力電圧は印加されない。同様に、第２整流ダイオードＤ２の整流作用により、第２スイッチング回路Ｓ２に入力電源ＰＳからの入力電圧が印加されるのは、入力端子ＩＮ２に正の極性の入力電圧が供給されている場合であり、入力端子ＩＮ１に負の極性の入力電圧が供給されている場合には、第２スイッチング回路Ｓ２には入力電圧は印加されない。入力電圧の極性に応じた電流経路については後述する。
【００２６】
第１スイッチング回路Ｓ１及び第２スイッチング回路Ｓ２を構成する回路素子についてさらに説明する。本発明の一実施形態における第１インダクタＬ１は、第１スイッチング素子Ｑ１のスイッチング動作に応じて、第１整流ダイオードＤ１から入力された電力エネルギーを蓄積すると共に蓄積した電力エネルギーを放出する。また、第２インダクタＬ２は、第２スイッチング素子Ｑ２のスイッチング動作に応じて、第２整流ダイオードＤ２から入力された電力エネルギーを蓄積すると共に蓄積した電力エネルギーを放出する。本発明の一実施形態における第１インダクタＬ１及び第２インダクタＬ２として、漏れ磁束が少なく低ノイズ化できるトロイダルコイルや、巻線抵抗が低く巻線損失の少ないエッジワイズコイルを用いることができる。また、第１インダクタＬ１及び第２インダクタＬ２のコア材料として、Ｑ１、Ｑ２のスイッチング素子の動作周波数帯である１００ｋＨｚ帯でのコア損失が少ないフェライトを用いることができる。本明細書で具体的に説明する第１インダクタＬ１及び第２インダクタＬ２の種類やコア材料は一例に過ぎず、本発明においては、第１インダクタＬ１及び第２インダクタＬ２として様々な種類のインダクタを用いることができる。
【００２７】
本発明の一実施形態における第１共振インダクタＬｒ１や第２共振インダクタＬｒ２として、漏れ磁束が少なく低ノイズ化できるトロイダルコイルや、巻線抵抗が低く巻線損失の少ないエッジワイズコイルを用いることができる。また、トランスＴの漏れインダクタンスを第１共振インダクタＬｒ１や第２共振インダクタＬｒ２として利用してもよい。本明細書で具体的に説明する第１共振インダクタＬｒ１や第２共振インダクタＬｒ２の種類は一例に過ぎず、本発明においては、第１共振インダクタＬｒ１や第２共振インダクタＬｒ２として様々な種類のインダクタを用いることができる。
【００２８】
本発明の一実施形態における第１共振コンデンサＣｒ１や第２共振コンデンサＣｒ２として、共振周期が外的要因で変化しないために、直流バイアス特性や温度特性による静電容量の変化が小さく、かつ、コンデンサ電流で生じる損失が少なくなるように誘電正接（ｔａｎδ）が小さいコンデンサ、例えば、メタライズドポリプロピレンフィルムコンデンサを用いることができる。本明細書で具体的に説明する第１共振コンデンサＣｒ１や第２共振コンデンサＣｒ２の種類は一例に過ぎず、本発明においては、第１共振コンデンサＣｒ１や第２共振コンデンサＣｒ２として様々な種類のコンデンサを用いることができる。
【００２９】
本発明の一実施形態における第１スイッチング素子Ｑ１は、そのドレインが第１インダクタＬ１の出力端と第１共振ＬＣ回路との接続点（図１の例では、第１インダクタＬ１の出力端と第１共振インダクタＬｒ１との接続点）に接続され、ソースが入力端子ＩＮ２に接続されるように配置される。また、第２スイッチング素子Ｑ２は、そのドレインが第２インダクタＬ２の出力端と第２共振ＬＣ回路との接続点（図１の例では、第２インダクタＬ２の出力端と第２共振インダクタＬｒ２との接続点）に接続され、ソースが入力端子ＩＮ１に接続されるように配置される。
【００３０】
本発明の一実施形態における第１スイッチング素子Ｑ１や第２スイッチング素子Ｑ２として、様々な種類のトランジスタスイッチを用いることができる。図１の回路には、例えば、ゲートを電圧駆動でＯＮ／ＯＦＦでき、ゲート駆動回路の損失がバイポーラトランジスタに比べて低損失で、高速スイッチングが可能な電界効果トランジスタ（ＦＥＴ）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が特に適している。また、他の実施態様においては、高耐圧であって高速スイッチングも可能なシリコンカーバイド電界効果トランジスタ（ＳｉＣ−ＦＥＴ）を用いることもできる。図１の回路ではスイッチング素子Ｑ１、Ｑ２の寄生ダイオードを使用しないことから、寄生ダイオードが無いガリウムナイトライド電界効果トランジスタ（ＧａＮ−ＦＥＴ）を用いることもできる。本明細書で具体的に説明する第１スイッチング素子Ｑ１及び第２スイッチング素子の種類は一例に過ぎず、本発明においては、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２として様々な種類のスイッチング素子を用いることができる。
【００３１】
第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２は、不図示の制御回路からそれぞれのゲートに供給される駆動信号に基づいてスイッチング動作するように構成される。出力定電圧制御を行う場合は、制御回路の制御に基づいて、スイッチング素子Ｑ１，Ｑ２のオン時間を固定したＰＦＭ（Ｐｕｌｓｅ    Ｆｒｅｑｕｅｎｃｙ    Ｍｏｄｕｌａｔｉｏｎ）制御を行うことが好ましい。このようなＰＦＭ制御を行うことにより、制御範囲内においてスイッチング素子Ｑ１、Ｑ２のターンオン時間Ｔｏｎを、Ｌｒ１、Ｃｒ１からなるＬＣ直列回路、およびＬｒ２、Ｃｒ２からなるＬＣ直列回路の時定数τの０．５倍に設定することができる。
【００３２】
本発明の一実施形態においては、第１スイッチング回路Ｓ１の回路構成と第２スイッチング回路Ｓ２の回路構成とが同一になるように構成される。図１の例では、第１インダクタＬ１とこれに対応する第２インダクタＬ２、第１共振ＬＣ回路とこれに対応する第２共振ＬＣ回路、第１スイッチング素子Ｑ１とこれに対応する第２スイッチング素子Ｑ２を、それぞれ同一の素子とすることにより、第１スイッチング回路Ｓ１の回路構成を第２スイッチング回路Ｓ２と同一にすることができる。これにより、入力端子ＩＮ１に正の極性の入力電圧が供給されているときの電流経路（第１スイッチング回路Ｓ１を通過する）と、入力端子ＩＮ１に負の極性の入力電圧が供給されているときの電流経路（第２スイッチング回路Ｓ２を通過する）とが等しくなるので、入力電圧の極性の切り替えによる入力電流の波形の歪みを防止することができる。
【００３３】
次に、スイッチング電源装置１０の二次側の回路について説明する。一実施形態において、スイッチング電源装置１０の二次側の回路は、二次巻線ＮＳの一端と出力端子（正極出力端子）Ｏｕｔ１との間に直列に配置された第３共振コンデンサＣｒ３及び第３整流ダイオードＤ３と、負荷Ｌｏａｄに対して並列に配置された平滑コンデンサＣ0と、平滑コンデンサＣ0に並列に配置された共振ダイオードＤｒ１と、を備える。第３整流ダイオードＤ３及び平滑コンデンサＣ0により構成される整流平滑回路ＲＳは、印加された電圧を整流及び平滑化して、出力端子Ｏｕｔ１、Ｏｕｔ２間に接続された負荷Ｌｏａｄに出力する。
【００３４】
より具体的には、共振コンデンサＣｒ３は、その入力端が二次巻線ＮＳの一端と接続され、出力端が第３整流ダイオードＤ３のアノードに接続されている。共振ダイオードＤｒ１は、そのアノードが二次巻線ＮＳの他端と負極出力端子Ｏｕｔ２との接続点に接続され、そのカソードが第３共振コンデンサＣｒ３の出力端と第３整流ダイオードのアノードとの接続点に接続されるように配置される。平滑コンデンサＣ0は、その一端が正極出力端子Ｏｕｔ１と第３整流ダイオードＤのカソードの接続点に接続され、他端が二次巻線ＮＳの他端と負極出力端子Ｏｕｔ２との接続点に接続されるように配置される。
【００３５】
図２ないし図５は、スイッチング電源装置１０の動作を示す電圧及び電流波形図である。図２にはスイッチング素子Ｑ１、Ｑ２のゲート・ソース間電圧Ｖｇｓ、インダクタＬ１，Ｌ２に流れる電流、スイッチング素子Ｑ１、Ｑ２のドレイン電流、共振インダクタＬｒ１、Ｌｒ２に流れる電流、ダイオードＤ３の両端間電圧、ダイオードＤ１，Ｄ２に流れる電流の波形が描かれている。また、図３には交流電源ＰＳの出力電圧Ｖ＿ＡＣと、スイッチング素子Ｑ１のゲート・ソース間電圧Ｑ１＿Ｖｇｓ、スイッチング素子Ｑ２のゲート・ソース間電圧Ｑ２＿Ｖｇｓが示されている。また、図３における時間Ｔ１間の詳細波形が図４に、時間Ｔ２間の詳細波形が図５に示されている。本実施形態におけるスイッチング素子Ｑ１、Ｑ２のゲートには、図２ないし図５に示された制御電圧（駆動信号）が不図示の制御電圧発生回路から入力される。
【００３６】
次に、図６ないし図１１を参照して、本実施形態のスイッチング電源装置１０の動作を説明する。
【００３７】
図６は、入力端子ＩＮ１に正の極性の交流入力電圧が供給されている間に、スイッチング素子Ｑ１がオンしたときの電流経路を示す。図示のとおり、入力端子ＩＮ１から入力された電流は、第１整流ダイオードＤ１、インダクタＬ１、及びスイッチング素子Ｑ１を通って入力端子ＩＮ２に至る。これによりインダクタＬ１に電気エネルギーが蓄えられる。また、共振インダクタＬｒ１及び共振コンデンサＣｒ１に蓄えられた電気エネルギーがスイッチング素子Ｑ１に流れ込むので、共振コンデンサＣｒ１、共振インダクタＬｒ１、スイッチング素子Ｑ１、及び第１一次巻線ＮＰ１を通る電流が発生する。したがって、スイッチング素子Ｑ１に流れる電流はインダクタＬ１から流れ込む電流とインダクタＬｒ１から流れ込む電流の和となる。二次側においては、共振コンデンサＣｒ３に蓄えられた電気エネルギーに基づいて、共振コンデンサＣｒ３、二次巻線ＮＳ、及び共振ダイオードＤｒ１を通過する電流が発生する。また、平滑コンデンサＣ0に蓄積された電気エネルギーが負荷Ｌｏａｄに流れ込む。
【００３８】
入力端子ＩＮ１に正の極性の交流入力電圧が供給されている間にスイッチング素子Ｑ１がオフされると電流経路は図７に示すように変化する。すなわち、スイッチング素子Ｑ１がオフされた時には、オン時にインダクタＬ１に蓄えられた電気エネルギーが交流電源ＰＳからの入力電圧に重畳され負荷Ｌｏａｄに出力される。二次巻線ＮＳには、一次巻線ＮＰ１を流れる励磁電流によって交番電圧が励起され、この交番電圧によって、二次巻線ＮＳ、第３共振コンデンサＣｒ３、第３整流ダイオードＤ３を流れる電流が発生する。このような電流の流れによって、電流経路上に配置されている第１共振インダクタＬｒ１、第１共振コンデンサＣｒ１、及び第３共振コンデンサＣｒ３に電気エネルギーが蓄えられる。
【００３９】
続いて、入力端子ＩＮ１に依然として正の極性の交流入力電圧が供給されている間にスイッチング素子Ｑ１がオフ状態から再びオン状態に切り替えられると、この切り替え直後の過渡期には、図８に示すように、第３整流ダイオードＤ３に逆バイアスがかかり、この逆バイアスがかかった直後からの短い時間（第３整流ダイオードＤ３の逆回復時間）には、第３整流ダイオードＤ３の整流作用に反する方向（カソードからアノードに向かう方向）に電流が流れるようになる。このとき、いわゆる逆回復損失が発生する。
【００４０】
しかし、この過渡期における電流は、第１共振インダクタＬｒ１に電力エネルギーを蓄積し、第１共振コンデンサＣｒ１、及び第３共振コンデンサＣｒ３を充電しながら流れるため、スイッチング素子Ｑ１がオフからオンに切り替えられたときの第３整流ダイオードＤ３にかかる電圧の変化が緩やかになり（図２のＢ２参照）、第１共振インダクタＬｒ１、第１共振コンデンサＣｒ１、及び第３共振コンデンサＣｒ３を備えない回路と比較して第３整流ダイオードＤ３に逆方向に流れる電流が減少する（図２のＢ３参照）。このため、図１の回路においては、第１共振インダクタＬｒ１、第１共振コンデンサＣｒ１、及び第３共振コンデンサＣｒ３を備えない回路よりも逆回復損失を低減することができる。また、同様の理由で、スイッチング素子Ｑ１に流れ込む電流も抑制されるので、スイッチング素子Ｑ１のドレインにサージ電流が流れることを防止できる（図２のＢ１参照）。
【００４１】
第３整流ダイオードＤ３の逆回復時間が経過すると、第３整流ダイオードＤ３には電流が流れなくなるため、電流は、再び図６に示した電流経路を流れるようになる。以後、入力端子ＩＮ１に正の極性の交流入力電圧が供給されている間には、スイッチング素子Ｑ１のオンオフの切り替えに応じて、図６、図７、及び図８に示した電流経路の変化が繰り返される。
【００４２】
次に、入力端子ＩＮ２に正の極性の交流入力電圧が供給される間（入力端子ＩＮ１には負の極性の交流電圧が供給される）の電流経路を説明する。図９には、入力端子ＩＮ２に正の極性の交流入力電圧が供給されている間に、スイッチング素子Ｑ２がオンしたときの電流経路を示す。第２スイッチング回路Ｓ２は、第１スイッチング回路Ｓ１と同じ回路構成を有しているので、入力端子ＩＮ２に正の極性の交流入力電圧が供給される間にスイッチング素子Ｑ２がオンされたときの電流経路は、図６の電流経路と同様である。すなわち、入力端子ＩＮ２から入力された電流は、第２整流ダイオードＤ２、インダクタＬ２、及びスイッチング素子Ｑ２を通って入力端子ＩＮ１に至る。これによりインダクタＬ２に電気エネルギーが蓄えられる。また、共振インダクタＬｒ２及び共振コンデンサＣｒ２に蓄えられた電気エネルギーがスイッチング素子Ｑ２に流れ込むので、共振コンデンサＣｒ２、共振インダクタＬｒ２、スイッチング素子Ｑ２、及び第２一次巻線ＮＰ２を通る電流が発生する。したがって、スイッチング素子Ｑ２に流れる電流はインダクタＬ２から流れ込む電流とインダクタＬｒ２から流れ込む電流の和となる。二次側においては、共振コンデンサＣｒ３に蓄えられた電気エネルギーに基づいて、共振コンデンサＣｒ３、二次巻線ＮＳ、及び共振ダイオードＤｒ１を通過する電流が発生する。また、平滑コンデンサＣ0に蓄積された電気エネルギーが負荷Ｌｏａｄに流れ込む。
【００４３】
入力端子ＩＮ２に正の極性の交流入力電圧が供給されている間にスイッチング素子Ｑ２がオフされると電流経路は図１０に示すように変化する。すなわち、スイッチング素子Ｑ２がオフされた時には、オン時にインダクタＬ２に蓄えられた電気エネルギーが交流電源ＰＳからの入力電圧に重畳され負荷Ｌｏａｄに出力される。二次巻線ＮＳには、一次巻線ＮＰ２を流れる励磁電流によって交番電圧が励起され、この交番電圧によって、二次巻線ＮＳ、第３共振コンデンサＣｒ３、第３整流ダイオードＤ３を流れる電流が発生する。このとき、電流経路上に配置されている第２共振インダクタＬｒ２、第２共振コンデンサＣｒ２、及び第３共振コンデンサＣｒ３に電気エネルギーが蓄えられる。
【００４４】
続いて、入力端子ＩＮ２に依然として正の極性の交流入力電圧が供給されている間にスイッチング素子Ｑ１がオフ状態から再びオン状態に切り替えられると、この切り替え直後の過渡期には、図１１に示すように、第３整流ダイオードＤ３に逆バイアスがかかり、この逆バイアスがかかった直後からの短い時間（第３整流ダイオードＤ３の逆回復時間）には、第３整流ダイオードＤ３の整流作用に反する方向（カソードからアノードに向かう方向）に電流が流れるようになる。
【００４５】
しかしながら、上述したように、この過渡期における電流は、第２共振インダクタＬｒ２、第１共振コンデンサＣｒ２、及び第３共振コンデンサＣｒ３に充電しながら流れるため、スイッチング素子Ｑ２がオフからオンに切り替えられたときのダイオードＤ３にかかる電圧の変化が緩やかになり（図２のＢ２参照）、第２共振インダクタＬｒ２、第２共振コンデンサＣｒ２、及び第３共振コンデンサＣｒ３を備えない回路と比較してダイオードＤ３に逆方向に流れる電流が減少する（図２のＢ３参照）。このため、第１共振インダクタＬｒ１、第１共振コンデンサＣｒ１、及び第３共振コンデンサＣｒ３を備えない回路よりも逆回復損失を低減することができる。また、同様の理由で、スイッチング素子Ｑ２に流れ込む電流も抑制されるので、スイッチング素子Ｑ２のドレインにサージ電流が流れることを防止できる（図２のＢ１参照）。
【００４６】
第３整流ダイオードＤ３の逆回復時間が経過すると、第３整流ダイオードＤ３には電流が流れなくなるため、電流は、再び図９に示した電流経路を流れるようになる。以後、入力端子ＩＮ２に正の極性の交流入力電圧が供給されている間には、スイッチング素子Ｑ２のオンオフの切り替えに応じて、図９、図１０、及び図１１に示した電流経路の変化が繰り返される。
【００４７】
次に、図１２を参照して、本発明の他の実施形態を説明する。図１２は、本発明の他の実施形態におけるスイッチング電源装置２０の主要部を示す回路図である。スイッチング電源装置２０は、トランスを備えない非絶縁型の回路構成を有する。図１２の回路の構成要素のうち図１と類似の構成要素は、図１と類似の符号で示される。
【００４８】
図１２に示すとおり、本発明の実施形態に係るスイッチング電源装置２０は、入力端子ＩＮ１、ＩＮ２間に接続された交流電源ＰＳと、入力端子ＩＮ１に接続された第１スイッチング回路Ｓ１と、入力端子ＩＮ２に接続された第２スイッチング回路Ｓ２と、整流平滑回路ＲＳと、第１共振ダイオードＤｒ１と、第２共振ダイオードＤｒ２とを備える。第１スイッチング回路Ｓ１は、第２スイッチング回路Ｓ２と並列に設けられている。
【００４９】
図１２の第１スイッチング回路Ｓ１は、入力端子ＩＮ１に入力端が接続された昇圧用の第１インダクタＬ１と、この第１インダクタＬ１の出力端と整流平滑回路ＲＳとの間に設けられた第１共振ＬＣ回路Ｒ１と、第１スイッチング素子Ｑ１とを備える。この第１共振ＬＣ回路Ｒ１は、直列接続された第１共振インダクタＬｒ１と第１共振コンデンサＣｒ１とを有する。また、図１２の第２スイッチング回路Ｓ２は、入力端子ＩＮ２に入力端が接続された昇圧用の第１インダクタＬ２と、この第２インダクタＬ２の出力端と整流平滑回路ＲＳとの間に設けられた第２共振ＬＣ回路Ｒ２と、第２スイッチング素子Ｑ１とを備える。この第２共振ＬＣ回路Ｒ２は、直列接続された第２共振インダクタＬｒ２と第２共振コンデンサＣｒ２とを有する。
【００５０】
第１スイッチング素子Ｑ１は、そのドレインがインダクタＬ１の出力端と第１共振ＬＣ回路Ｒ１との接続点に接続され、そのソースが出力端子Ｏｕｔ２に接続されるように配置される。また、第２スイッチング素子Ｑ２は、そのドレインがインダクタＬ２の出力端と第２共振ＬＣ回路Ｒ２との接続点に接続され、そのソースが出力端子Ｏｕｔ２に接続されるように配置される。
【００５１】
この図１２のスイッチング電源装置２０においては、入力端子ＩＮ１に交流電源ＰＳから正の極性の入力電圧が供給されている場合に、入力端子ＩＮ１から第１スイッチング回路Ｓ１に入力電圧が印加され、逆に入力端子ＩＮ１に負の極性の入力電圧が供給されている場合（入力端子ＩＮ２に正の極性の入力電圧が供給されている場合）には、入力端子ＩＮ２から第２スイッチング回路Ｓ２に入力電圧が印加され、第１スイッチング回路Ｓ１には入力電圧は印加されない。このように、第１スイッチング回路Ｓ１は、入力端子ＩＮ１からの正の極性の入力交流電圧をスイッチングし、第２スイッチング回路Ｓ２は、入力端子ＩＮ２からの正の極性の入力交流電圧をスイッチングする。
【００５２】
第１スイッチング回路Ｓ１及び第２スイッチング回路Ｓ２を構成する回路素子は、図１の実施形態において用いられる回路素子と同様のものが用いられ得る。また、図１の実施形態と同様に、図１２の実施形態においても、第１スイッチング回路Ｓ１の回路構成と第２スイッチング回路Ｓ２の回路構成とが同一になるように構成される。これにより、入力端子ＩＮ１に正の極性の入力電圧が供給されているときの電流経路（第１スイッチング回路Ｓ１を通過する）と、入力端子ＩＮ１に負の極性の入力電圧が供給されているときの電流経路（第２スイッチング回路Ｓ２を通過する）とが等しくなるので、入力電圧の極性の切り替えによる入力電流の波形の歪みを防止することができる。
【００５３】
整流平滑回路ＲＳは、前記第１スイッチング回路及び前記第２スイッチング回路からの出力電圧を整流及び平滑化して、出力端子Ｏｕｔ１、Ｏｕｔ２間に接続された負荷Ｌｏａｄに直流電圧を出力する。整流平滑回路ＲＳは、整流ダイオードＤ３、Ｄ４及び平滑コンデンサＣ0により構成される
【００５４】
次に、図１３ないし図１６を参照して、本実施形態のスイッチング電源装置２０の動作を説明する。
【００５５】
図１３は、入力端子ＩＮ１に正の極性の交流入力電圧が供給されている間に、スイッチング素子Ｑ１がオンしたときの電流経路を示す。入力端子ＩＮ１に正の極性の交流入力電圧が供給されている間、スイッチング素子Ｑ２は、常時オフされている。図示のとおり、入力端子ＩＮ１から入力された電流は、インダクタＬ１、スイッチング素子Ｑ１、スイッチング素子Ｑ２の寄生ダイオード成分を通って入力端子ＩＮ２に至る。これによりインダクタＬ１に電気エネルギーが蓄えられる。また、共振インダクタＬｒ１及び共振コンデンサＣｒ１に蓄えられた電気エネルギーがスイッチング素子Ｑ１に流れ込み、共振コンデンサＣｒ１、共振インダクタＬｒ１、第１共振ダイオードＤｒ１を通る電流が発生する。したがって、スイッチング素子Ｑ１に流れる電流はインダクタＬ１から流れ込む電流とインダクタＬｒ１から流れ込む電流の和となる。また、平滑コンデンサＣ0に蓄積された電気エネルギーが負荷Ｌｏａｄに流れ込む。
【００５６】
入力端子ＩＮ１に正の極性の交流入力電圧が供給されている間にスイッチング素子Ｑ１がオフされると電流経路は図１４に示すように変化する。すなわち、スイッチング素子Ｑ１がオフされた時には、オン時にインダクタＬ１に蓄えられた電気エネルギーが交流電源ＰＳからの入力電圧に重畳され負荷Ｌｏａｄに出力される。このような電流の流れによって、電流経路上に配置されている第１共振インダクタＬｒ１、第１共振コンデンサＣｒ１に電気エネルギーが蓄えられる。
【００５７】
続いて、入力端子ＩＮ１に依然として正の極性の交流入力電圧が供給されている間にスイッチング素子Ｑ１がオフ状態から再びオン状態に切り替えられると、図８の実施例と同様に、切り替え直後の過渡期には、整流ダイオードＤ３に逆バイアスがかかり、この逆バイアスがかかった直後の逆回復時間に、整流ダイオードＤ３の整流作用に反する方向に電流が流れる。しかし、この過渡期における電流は、第１共振インダクタＬｒ１、第１共振コンデンサＣｒ１を充電しながら流れるため、スイッチング素子Ｑ１がオフからオンに切り替えられたときの第３整流ダイオードＤ３にかかる電圧の変化が緩やかになり、第１共振インダクタＬｒ１及び第１共振コンデンサＣｒ１を備えない回路よりも整流ダイオードＤ３に流れる逆方向電流が減少する。これにより、図１２の回路では逆回復損失を低減することができるとともに、スイッチング素子Ｑ１のドレインにサージ電流が流れることを防止できる。
【００５８】
整流ダイオードＤ３の逆回復時間が経過すると、整流ダイオードＤ３には電流が流れなくなるため、電流は、再び図１３に示した電流経路を流れるようになる。以後、入力端子ＩＮ１に正の極性の交流入力電圧が供給されている間には、スイッチング素子Ｑ１のオンオフの切り替えに応じて、図１３及び図１４に示した電流経路の変化が繰り返される。
【００５９】
次に、入力端子ＩＮ２に正の極性の交流入力電圧が供給される間（入力端子ＩＮ１には負の極性の交流電圧が供給される）の電流経路を説明する。入力端子ＩＮ２に正の極性の交流入力電圧が供給されている間、スイッチング素子Ｑ１は、常時オフされている。図１５は、入力端子ＩＮ２に正の極性の交流入力電圧が供給されている間に、スイッチング素子Ｑ２がオンしたときの電流経路を示す。第２スイッチング回路Ｓ２は、第１スイッチング回路Ｓ１と同じ回路構成を有しているので、入力端子ＩＮ２に正の極性の交流入力電圧が供給される間にスイッチング素子Ｑ２がオンされたときの電流経路は、図１３の電流経路と同様である。すなわち、入力端子ＩＮ２から入力された電流は、インダクタＬ２、スイッチング素子Ｑ２、及びスイッチング素子Ｑ１の寄生ダイオードを通って入力端子ＩＮ１に至る。これによりインダクタＬ２に電気エネルギーが蓄えられる。また、共振インダクタＬｒ２及び共振コンデンサＣｒ２に蓄えられた電気エネルギーがスイッチング素子Ｑ２に流れ込むので、共振コンデンサＣｒ２、共振インダクタＬｒ２、スイッチング素子Ｑ２、及び第２共振ダイオードＤｒ１を通る電流が発生する。また、平滑コンデンサＣ0に蓄積された電気エネルギーが負荷Ｌｏａｄに流れ込む。
【００６０】
入力端子ＩＮ２に正の極性の交流入力電圧が供給されている間にスイッチング素子Ｑ２がオフされると電流経路は図１６に示すように変化する。すなわち、スイッチング素子Ｑ２がオフされた時には、オン時にインダクタＬ２に蓄えられた電気エネルギーが交流電源ＰＳからの入力電圧に重畳され負荷Ｌｏａｄに出力される。このとき、電流経路上に配置されている第２共振インダクタＬｒ２及び第２共振コンデンサＣｒ２に電気エネルギーが蓄えられる。
【００６１】
続いて、入力端子ＩＮ２に依然として正の極性の交流入力電圧が供給されている間にスイッチング素子Ｑ１がオフ状態から再びオン状態に切り替えられると、この切り替え直後の過渡期には、整流ダイオードＤ４に逆バイアスがかかり、この逆バイアスがかかった直後の逆回復時間には、整流ダイオードＤ４の整流作用に反する方向に逆方向電流が流れる。
【００６２】
しかしながら、上述したように、この過渡期における電流は、第２共振インダクタＬｒ２及び第１共振コンデンサＣｒ２を充電しながら流れるため、スイッチング素子Ｑ２がオフからオンに切り替えられたときのダイオードＤ４にかかる電圧の変化が緩やかになり、第２共振インダクタＬｒ２や第２共振コンデンサＣｒ２を備えない回路よりもダイオードＤ４に流れる逆方向電流が減少する。このため、逆回復損失を低減することができるとともに、スイッチング素子Ｑ２のドレインにサージ電流が流れることを防止できる。
【００６３】
整流ダイオードＤ４の逆回復時間が経過すると、整流ダイオードＤ４には電流が流れなくなるため、電流は、再び図１５に示した電流経路を流れるようになる。以後、入力端子ＩＮ２に正の極性の交流入力電圧が供給されている間には、スイッチング素子Ｑ２のオンオフの切り替えに応じて、図１５及び図１６に示した電流経路の変化が繰り返される。
【００６４】
以上のように、本発明の実施形態によれば、入力電源ＰＳから入力端子ＩＮ１に対して正の極性の電圧が供給される場合の電流経路（絶縁型回路については図６ないし図８、非絶縁型回路については図１３ないし図１４参照）と、負の極性の電圧が供給される場合の電流経路（絶縁型回路については図９ないし図１１、非絶縁型回路については図１５ないし図１６参照）とが等しいので、入力電圧の極性が切り替えられても入力電流に歪みが生じず、これによりスイッチング電源装置１０、２０の力率を高く維持することができる。
【００６５】
また、本発明の実施形態によれば、入力電源ＰＳから入力端子ＩＮ１に正の極性の入力電圧が供給されている場合には第１スイッチング回路Ｓ１を電流が流れ、入力電源ＰＳの極性が反転して入力端子ＩＮ２に正の極性の入力電圧が供給されている場合には第２スイッチング回路Ｓ２を電流が流れるので、入力電圧の極性の反転前後で異なる共振コンデンサが用いられる。これにより、共振コンデンサの極性反転の遅延に起因する入力電流の波形の歪みを防止できるので、スイッチング電源装置１０、２０の力率を高く維持することができる。
【００６６】
さらに、本実施形態によれば、昇圧用のインダクタＬ１又はインダクタＬ１の出力端と整流ダイオードＤ３又は整流ダイオードＤ４の入力端との間に、入力電流の電気エネルギーを蓄積する第１ＬＣ直列回路Ｒ１が設けられているので、スイッチング素子Ｑ１又はスイッチング素子Ｑ２のオンオフ切り替え時におけるダイオードＤ３又はダイオードＤ４の両端の電圧変動を緩やかにすることができるとともに、ダイオードＤ３又はダイオードＤ４の逆回復時間内にスイッチング素子Ｑ１、Ｑ２に流れる電流を低減して、これらのスイッチング素子Ｑ１、Ｑ２を流れる電流による損失も低減することができる。
【００６７】
以上、本発明の好ましい実施形態について説明したが、本発明は、本明細書において具体的に説明した態様に限定されず、本発明の趣旨を逸脱しない範囲で、本明細書において説明した実施形態に対して様々な変更を行うことができる。
【００６８】
本明細書において，発明の構成要素が単数もしくは複数のいずれか一方として説明された場合，又は，単数もしくは複数のいずれとも限定せずに説明された場合であっても，文脈上別に解すべき場合を除き，当該構成要素は単数又は複数のいずれであってもよい。
【符号の説明】
【００６９】
１０、２０…スイッチング電源装置、Ｓ１…第１スイッチング回路、Ｓ２…第２スイッチング回路、Ｃｏ…平滑用コンデンサ、Ｌ１、Ｌ２…インダクタ、Ｑ１，Ｑ２…スイッチング素子、Ｄ１、Ｄ２、Ｄ３、Ｄ４…整流用ダイオード、Ｌｒ１，Ｌｒ２…共振用インダクタ、Ｃｒ１、Ｃｒ２、Ｃｒ３…共振用コンデンサ、Ｄｒ１，Ｄｒ２…共振用ダイオード
【図１】
2015043663.tif 000003
【図６】
2015043663.tif 000004
【図７】
2015043663.tif 000005
【図８】
2015043663.tif 000006
【図９】
2015043663.tif 000007
【図１０】
2015043663.tif 000008
【図１１】
2015043663.tif 000009
【図１２】
2015043663.tif 000010
【図１３】
2015043663.tif 000011
【図１４】
2015043663.tif 000012
【図１５】
2015043663.tif 000013
【図１６】
2015043663.tif 000014
【図２】
2015043663.tif 000015
【図３】
2015043663.tif 000016
【図４】
2015043663.tif 000017
【図５】
2015043663.tif 000018
【図１７】
2015043663.tif 000019
【図１８】
2015043663.tif 000020
【図１９】
2015043663.tif 000021