(57)【要約】【課題】通信部が通信処理に用いるバスラインを通じて外部から電源供給されるときであっても安定した電源を生成できるようにした電源回路を提供する。【解決手段】電力線通信部が外部と通信処理するときには、マイコンが電力線通信部の通信時間Ｓ２内に制御スイッチＳＷをオフ制御することでサンプルホールド回路が基準電圧ＶＲＥＦを保持する。基準電圧ＶＲＥＦは徐々に低下するものの電源アンプによる電源出力を安定的に保持できる。マイコンは、通信時間Ｓ２以外の通信割当時間Ｕ１となる時間マージンＴＭ１ａ、ＴＭ１ｂ（所定時間領域）内に基準電圧ＶＲＥＦを制御する。【選択図】図４
2015121836.tif 000002
【特許請求の範囲】
【請求項１】
バスライン（４）からの供給電源を用い基準電圧生成部（１５）により生成された基準電圧を保持し、通信割当時間（Ｕ１、Ｕ２、Ｕ３）内の通信時間（Ｓ２、Ｓ３、Ｓ４）に通信部（１０）により前記バスライン（４）を通じて外部（２）と通信処理する最中には前記基準電圧生成部（１５）から遮断され基準電圧を保持する基準電圧保持部（１６）と、
前記通信時間（Ｓ２、Ｓ３、Ｓ４）以外の通信割当時間（Ｕ１、Ｕ２、Ｕ３）となる所定時間領域（ＴＭ１ａ、ＴＭ１ｂ、ＴＭ２ａ、ＴＭ２ｂ、ＴＭ３ａ、ＴＭ３ｂ）に前記基準電圧保持部（１６）の基準電圧を制御する制御部（１１、２０）と、を備えたことを特徴とする電源回路。
【請求項２】
請求項１記載の電源回路において、
前記所定時間領域は、前記通信部（１０）が通信開始する直前の時間領域（ＴＭ１ａ、ＴＭ２ａ、ＴＭ３ａ）を含むことを特徴とする電源回路。
【請求項３】
請求項１または２記載の電源回路において、
前記基準電圧保持部（１６）は、前記基準電圧生成部（１５）の基準電圧を充電しサンプルホールドするサンプルホールド回路（ＳＨ）と、前記基準電圧生成部（１５）と前記サンプルホールド回路（ＳＨ）との接続を通断切換可能にする制御スイッチ（ＳＷ）と、を備え、
前記サンプルホールド回路（ＳＨ）の出力を増幅し前記電源出力とする電源アンプ（１７）と、
前記電源アンプ（１７）の電源出力電圧の上昇度が所定勾配以上高いときに当該電源出力電圧の上昇を抑制制御可能なシンク回路（１９）と、を備え、
前記制御部（１１、２０）が前記基準電圧を制御するときには、前記基準電圧生成部（１５）と前記サンプルホールド回路（ＳＨ）との間を前記制御スイッチ（ＳＷ）により通電制御すると共に前記シンク回路（１９）を有効化することを特徴とする電源回路。
【請求項４】
請求項３記載の電源回路において、
前記通信部（１０）が通信処理する通信時間（Ｓ２、Ｓ３、Ｓ４）内に前記シンク回路（１９）を無効化する無効化制御部（１１、２０）をさらに備えることを特徴とする電源回路。
【請求項５】
請求項３または４記載の電源回路において、
前記シンク回路（１９）は、前記電源出力の電圧の上昇度が所定勾配以上高いときに当該電圧の上昇を抑制する回路と共用されていることを特徴とする電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信部が接続されるバスラインから電源供給され当該供給電源に応じて電源を生成する電源回路に関する。
【背景技術】
【０００２】
この種の電源回路はバスラインからの供給電源に応じて基準電圧を生成し基準電圧に応じて安定電源を生成する。この種の電源回路の一例が例えば特許文献１に開示されている。この特許文献１記載の技術によれば、基準電圧に基いて安定電源を生成できるため、電源回路の出力安定性を向上できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１６５７５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
通信部がバスラインを通じて外部と通信している最中には、特に基準電圧生成部にとって外乱を生じる。したがって電源回路がバスラインを通じて外部から電源供給されたとしても、基準電圧生成部の出力基準電圧を用いて安定電源を生成できない。
【０００５】
本発明の目的は、通信部が通信処理に用いるバスラインを通じて外部から電源供給されるときであっても安定した電源を生成できるようにした電源回路を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の発明によれば次のように作用する。基準電圧保持部は基準電圧生成部から遮断され基準電圧を保持するため、電源回路がこの保持された基準電圧を用いて電源を生成することにより安定電源を供給できる。また、制御部が通信時間以外の通信割当時間となる所定時間領域に基準電圧保持部の基準電圧を制御するため安定電源を保持できる。これにより、通信部が通信処理に用いるバスラインを通じて外部から電源供給されるときであっても、電源回路は安定した電源を生成できる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係るシステムを概略的に示す電気的構成図
【図２】インタフェース部の回路構成例を示す電気的構成図
【図３】制御スイッチとサンプルホールド回路の回路構成例を示す電気的構成図
【図４】同期パルスおよびスレーブ電流信号の波形と、通信割当時間および通信時間との関係を概略的に示すタイミングチャート
【図５】マスタおよびスレーブ間の通信処理の流れを概略的に示すタイミングチャート
【図６】制御スイッチのオンオフタイミングとシンク回路の有効無効切換スイッチのオンオフタイミングとをマスタ−スレーブ間の通信処理の流れと共に概略的に示すタイミングチャート
【図７】本発明の第２実施形態において、シンク回路の別の回路構成例を示す電気的構成図
【発明を実施するための形態】
【０００８】
以下、本発明の幾つかの実施形態について図面を参照しながら説明する。各実施形態間で同一又は類似の構成については、第２実施形態以降において同一又は類似の符号を付して要部のみ説明を行い同一部分の説明を必要に応じて省略する。
【０００９】
（第１実施形態）
図１〜図６は第１実施形態を示す。図１は例えば車両内に構成されるマスタスレーブシステム１の概要を示す。この車両内のシステム１は、マスタ２と複数のスレーブ３ａ〜３ｃとがバスライン４を通じて電気的に接続されることによって構成される。ここでマスタ２は、例えばＥＣＵ（Electronic Control Unit）となるシステム制御装置である。また複数のスレーブ３ａ〜３ｃは、加速度センサ（Ｇセンサ）の制御回路、圧力センサの制御回路、又は各種アクチュエータの制御回路など（何れも図示せず）によるものである。
【００１０】
このシステム１では、バスライン４を通じてマスタ２からスレーブ３ａ〜３ｃに直流電力を給電すると共に、マスタ２と個々のスレーブ３ａ〜３ｃとの間で電力線通信（ＰＬＣ：Power Line Communication）可能に構成されている。
【００１１】
図１に模式的に示すように、マスタ２は送信部５と受信部６とを備える。送信部５は、電源供給機能及び通信用同期信号の送信機能を備えたものであり、例えばスレーブ３ａ〜３ｃに給電するための直流電圧供給源７ａと、スレーブ３ａ〜３ｃにパルス状の同期信号を送信するための同期信号送信部７ｂと、を接続した形態に置き換えることができる。また受信部６は、各スレーブ３ａ〜３ｃから受信したデータを復調し当該データを受信するデータ受信機能を備える。マスタ２は直流電圧供給源７により直流電圧をバスライン４に出力する。
【００１２】
図１は、一つのスレーブ３ａ内の電気的構成も概略的に示している。なお、各スレーブ３ａ〜３ｃは、本願に関わる部分（特に通信処理、電源生成処理）については互いにほぼ同一構成であるため、一つのスレーブ３ａ内の電気的構成について説明し、その他のスレーブ３ｂ、３ｃ内の電気的構成はその説明を省略する。
【００１３】
スレーブ３ａは、マスタ２から与えられる直流電圧供給源７の直流電圧を受け入れる。スレーブ３ａは、電源生成部８、インタフェース部９、電力線通信部（ＰＬＣ）１０、及びマイクロコンピュータ（以下マイコンと略す）１１を備える。本実施形態では、電源生成部８及びマイコン１１が電源回路１２として構成される。
【００１４】
電源生成部８は、干渉バッファ１３、基準電流生成部１４、基準電圧生成部１５、基準電圧保持部１６、電源アンプ１７、ソース回路１８、シンク回路１９、及び、監視部２０を備え、負荷２１に安定電源を供給する。ここで負荷２１は、例えば前述した加速度センサなどの制御回路（図示せず）による。
【００１５】
スレーブ３ａは、電源出力端子としての電源パッド２２から直流電源を出力し電気的要素に電力供給する。なお、電源出力端子となる電源パッド２２には電源出力を安定化するためのコンデンサ２３が接続されている。
【００１６】
図２にはインタフェース部９の電気的構成例を概略的に示す。このインタフェース部９は、マスタ２−スレーブ３ａ間でバスライン４を通じてデータ通信するときの急激な信号変動を抑制するために設けられ、例えば抵抗Ｒ１及びコンデンサＣ１の直列回路とコンデンサＣ２とを並列接続した所謂スナバ回路などを使用して構成されている。
【００１７】
マイコン１１は、電力線通信部１０を通じて同期信号をマスタ２から受信し、逆に電力線通信部１０を通じて送信すべきデータをマスタ２に送信する。またマイコン１１は、スレーブ３内の各種電気的要素（例えば後述の制御スイッチＳＷ）に接続されており、これらの電気的要素に制御信号を出力する。
【００１８】
電力線通信部１０は、レシーバ及びトランスミッタ（何れも図示せず）を備えて構成され、マスタ２から送信される同期信号についてレシーバを用いて受信し、トランスミッタを用いてデータを送信する。
【００１９】
干渉バッファ１３は、バスライン４における電圧変動（信号変動）が電源生成部８内に影響を極力及ぼさないように設けられるもので、例えばローパスフィルタを用いて構成される。干渉バッファ１３の出力は、基準電流生成部１４、基準電圧生成部１５、電源アンプ１７、及び、ソース回路１８に与えられる。
【００２０】
基準電流生成部１４は、電源生成部８が安定電源を供給するための基準電流を生成するために設けられ、基準電圧生成部１５は、電源生成部８が安定電源を供給するための基準電圧を生成するために設けられる。
【００２１】
これらの基準電流生成部１４及び基準電圧生成部１５は例えば所謂バンドギャップリファレンス基準電圧回路（所謂ＢＧＲ（Band Gap Reference）回路）を用いて構成され、干渉バッファ１３の出力を用いてそれぞれ基準電流ＩＲＥＦ、基準電圧ＶＲＥＦを生成する。基準電流生成部１４の基準電流ＩＲＥＦはスレーブ３ａ内の各電気的要素（例えばマイコン１１、監視部２０など）に供給される。また、基準電圧生成部１５の基準電圧ＶＲＥＦは、基準電圧保持部１６を通じてスレーブ３ａ内の各電気的要素（例えばオペアンプＡＭＰ１〜ＡＭＰ３など）に供給される。
【００２２】
図３には基準電圧保持部１６の電気的構成例を概略的に示す。この基準電圧保持部１６は制御スイッチＳＷとサンプルホールド回路ＳＨとを備える。制御スイッチＳＷは、マイコン１１から与えられる制御信号に基づいて、基準電圧生成部１５により生成される基準電圧ＶＲＥＦをサンプルホールド回路ＳＨに通電オンオフする。
【００２３】
サンプルホールド回路ＳＨは、例えば抵抗Ｒ２とコンデンサＣ３とが直列接続された構成であり、この抵抗Ｒ２及びコンデンサＣ３間の共通接続ノードの電圧（例えば１．２Ｖ程度）をホールドして出力する。抵抗Ｒ２は、例えば１０ｋΩ程度の抵抗値に設定されており、コンデンサＣ３は、例えば４０ｐＦ程度の容量値に設定されている。これらの抵抗Ｒ２及びコンデンサＣ３の時定数は、マスタ２とスレーブ３ａ〜３ｃとが通信する同期信号の繰り返し周期（例えば５００μｓ）よりも大幅に短い時間に設定されている。
【００２４】
制御スイッチＳＷは、前記の同期信号の繰り返し周期だけかけて放電するのに十分小さいリーク電流特性を有する。この制御スイッチＳＷは、例えば車両使用時における高温環境下においてリーク電流１００ｐＡの特性を備える。すると、この制御スイッチＳＷとコンデンサＣ３とを組み合わせたときに、基準電圧ＶＲＥＦのホールド電圧１．２Ｖがリーク電流により５００μｓ程度放電したとしても大凡０．１％（１．２５ｍＶ）降圧するだけであり、十分なリーク電流特性を備える。
【００２５】
サンプルホールド回路ＳＨは、制御スイッチＳＷがオン制御されているときには、基準電圧生成部１５が出力する基準電圧ＶＲＥＦを充電する。逆に、制御スイッチＳＷがオフ制御されているときには、基準電圧生成部１５とサンプルホールド回路ＳＨとの間は遮断されることになり、サンプルホールド回路ＳＨは基準電圧ＶＲＥＦをサンプルホールドする。
【００２６】
図１に示すように、サンプルホールド回路ＳＨの出力は電源アンプ１７の入力に与えられる。この電源アンプ１７は、オペアンプＡＭＰ１と抵抗Ｒ３及びＲ４とを備える。抵抗Ｒ３及びＲ４は、オペアンプＡＭＰ１の出力端子とグランドとの間に直列接続されている。
【００２７】
電源アンプ１７は、これらの抵抗Ｒ３及びＲ４の共通接続ノードがオペアンプＡＭＰ１にフィードバックされており、これにより直流増幅する。この電源アンプ１７は、サンプルホールド回路ＳＨによりサンプルホールドされた基準電圧（例えば１．２Ｖ程度）に応じた標準電圧（例えば１０Ｖ〜１２Ｖ程度）の安定電源を出力する。
【００２８】
ソース回路１８は、例えばオペアンプＡＭＰ２と、このオペアンプＡＭＰ２の出力に接続されたＰＭＯＳトランジスタＭ１とを備える。このオペアンプＡＭＰ２は内部に電源スイッチ（図示せず）を備えた構成であり、監視部２０又はマイコン１１から動作の有効／無効を切換制御可能になっている。
【００２９】
また、シンク回路１９は、例えばオペアンプＡＭＰ３と、このオペアンプＡＭＰ３の出力に接続されたＮＭＯＳトランジスタＭ２とを備える。このオペアンプＡＭＰ３は内部に電源スイッチ（図示せず）を備えた構成であり、このオペアンプＡＭＰ３は監視部２０又はマイコン１１から動作の有効／無効を切換制御可能になっている。
【００３０】
ソース回路１８のオペアンプＡＭＰ２の一方の入力及びシンク回路１９のオペアンプＡＭＰ３の一方の入力には、サンプルホールド回路ＳＨ（基準電圧保持部１６）の出力が接続されている。
【００３１】
また、ソース回路１８のオペアンプＡＭＰ２の他方の入力、及び、シンク回路１９のオペアンプＡＭＰ３の他方の入力は、互いに共通接続されており、この共通接続ノードは電源アンプ１７の抵抗Ｒ３及びＲ４の共通接続ノードと接続されている。干渉バッファ１３の出力は、オペアンプＡＭＰ１及びＡＭＰ２の電源として与えられる。電源パッド２２の電圧はオペアンプＡＭＰ３の電源として与えられる。
【００３２】
監視部２０は、インタフェース回路９、電源アンプ１７の出力状態（電源パッド２２の出力状態）、及び、バスライン４の状態を検出し、これらの一部又は全部の検出信号に応じてソース回路１８又はシンク回路１９の動作の有効／無効を切換える。ここで、電源アンプ１７の出力状態とは、ＥＭＣ（Electro-Magnetic Compatibility）、ＥＳＤ（Electro-Static Discharge）の影響に応じて変動する出力電圧Ｖｏｕｔの状態、バスライン４の電圧変動に応じて変化する出力電圧Ｖｏｕｔの状態を示す。
【００３３】
また、スレーブ３ａの監視部２０が検出するバスライン４の状態とは、電源又は通信の瞬断、同期信号の有無、他のスレーブ３ｂ、３ｃなどの通信電流による電圧降下、などの状態を示す。
【００３４】
ソース回路１８は、電源アンプ１７の出力電圧Ｖｏｕｔが第１所定勾配より下降度が高いときに監視部２０により動作が有効化され、第１所定勾配以上の下降度であるときには監視部２０により動作が無効化される。
【００３５】
電源アンプ１７の出力電圧Ｖｏｕｔが下降したときにソース回路１８の動作が有効化されると、オペアンプＡＭＰ２がＰＭＯＳトランジスタＭ１をオンし干渉バッファ１３を通じて電源パッド２２の出力電圧Ｖoutを上昇させ電源パッド２２の電圧を標準電圧に近づける。
【００３６】
また、シンク回路１９は、電源アンプ１７の出力電圧が第２所定勾配より上昇度が高いときに監視部２０により動作が有効化され、第２所定勾配以下の上昇度であるときには監視部２０により動作が無効化される。
【００３７】
電源アンプ１７の出力電圧Ｖｏｕｔの上昇度が高いときにシンク回路１９の動作が有効化されると、オペアンプＡＭＰ３がＮＭＯＳトランジスタＭ２をオンし、電源パッド２２の電圧を低下させ当該電源パッド２２の電圧を標準電圧に近づける。
【００３８】
上記構成の作用について説明する。図４はマスタ２と全てのスレーブ３ａ〜３ｃとの間の通信処理時間の割当を概略的に示すタイミングチャートを示し、図５はマスタ２とある一つのスレーブ３ａとの間の通信処理の流れを概略的に示すシーケンス図を示す。また図６は充電タイミングのタイミングチャートを示す。
【００３９】
図４に示すように、マスタ２が例えばスレーブ３ａ〜３ｃと通信処理するときには、まずマスタ２はパルス状の同期信号を全てのスレーブ３ａ〜３ｃに向けて送信する（図４のタイミングＳ１参照）。この同期信号は、マスタ２が各スレーブ３ａ〜３ｃに送信タイミングを通知するために出力されるものであり、マスタ２と各スレーブ３ａ〜３ｃとの間の通信干渉を防ぐために出力される。
【００４０】
同期信号の送信時間（送信期間）Ｓ１は、各スレーブ３ａ、３ｂ、３ｃが通信割当時間Ｕ１、Ｕ２、Ｕ３をそれぞれ定めるための基準タイミングを示す。各スレーブ３ａ、３ｂ、３ｃは、同期信号をＰＬＣ１０のレシーバにより受信する（図５のＴ１参照）。ＰＬＣ１０はレシーバにより受信された同期信号をマイコン１１に送信する（図５のＴ２参照）。
【００４１】
マイコン１１は、同期信号を受信すると、個々のスレーブ３ａ〜３ｃ毎に予め設定された各スレーブ３ａ〜３ｃの送信タイミングをカウンタ（図示せず）により計時し、この間、マスタ２に送信すべき送信データを準備する（図５のＴ３参照）。
【００４２】
そして、各スレーブ３ａ〜３ｃのマイコン１１は送信データを準備すると、送信データをＰＬＣ１０のトランスミッタの送信バッファにセットした後、前記のカウンタにより計時された送信タイミングにて送信命令を出力する（図５のＴ４参照）。
【００４３】
マイコン１１がＰＬＣ１０に送信命令を出力すると、ＰＬＣ１０のトランスミッタは、送信バッファに記憶された送信データをマスタ２に送信する（図５のＴ５参照）。このデータ送信方法は、例えばＰＬＣ１０のトランスミッタがバスライン４から例えば電流を引抜くことでバスライン４の信号状態を変化させて送信することができる。
【００４４】
すると、マスタ２の受信部６は、このバスライン４の電流変化（信号状態変化）を電流電圧変換して復調する（図５のＴ６参照）。各スレーブ３ａ〜３ｃの送信タイミングは予め割り振られているため、前述のように時分割通信することで、マスタ２は複数のスレーブ３ａ〜３ｃのうち何れのスレーブから送信されたデータであるか把握でき、当該マスタ２は各スレーブ３ａ〜３ｃから送信されたデータを全て受信できる。
【００４５】
すなわち、図４に示すように、マスタ２による同期信号の通信時間Ｓ１、スレーブ３ａの送信信号による通信時間Ｓ２、スレーブ３ｂの送信信号による通信時間Ｓ３、及び、スレーブ３ｃの送信信号の通信時間Ｓ４は、互いに異なる期間に設定されることになり、これにより、マスタ２と複数のスレーブ３ａ〜３ｃとの間の通信処理を正常に行うことができる。各スレーブ３ａ〜３ｃに割当てられた通信割当時間Ｕ１〜Ｕ３は互いにほぼ同一期間に設定されている。
【００４６】
各スレーブ３ａ、３ｂ、３ｃのマイコン１１は、各スレーブ３ａ、３ｂ、３ｃ毎に割当てられた通信割当時間Ｕ１、Ｕ２、Ｕ３の範囲内で実際に通信処理を行う通信時間Ｓ２、Ｓ３、Ｓ４をそれぞれ設定することになる。
【００４７】
図４に示すように、これらの「通信割当時間Ｕ１、Ｕ２、Ｕ３」と「通信時間Ｓ２、Ｓ３、Ｓ４」との間には時間マージンＴＭ１ａ、ＴＭ１ｂ、ＴＭ２ａ、ＴＭ２ｂ、ＴＭ３ａ、ＴＭ３ｂが設けられる。
【００４８】
図４に示すように、時間マージンＴＭ１ａはスレーブ３ａの通信時間Ｓ２の直前に設けられ、時間マージンＴＭ１ｂは通信時間Ｓ２の直後に設けられる。時間マージンＴＭ２ａはスレーブ３ｂの通信時間Ｓ３の直前に設けられ、時間マージンＴＭ２ｂは通信時間Ｓ３の直後に設けられる。時間マージンＴＭ３ａはスレーブ３ｃの通信時間Ｓ４の直前に設けられ、時間マージンＴＭ３ｂは通信時間Ｓ４の直後に設けられる。なお、同期信号の通信時間Ｓ１とスレーブ３ａの通信割当時間Ｕ１との間には時間マージンを設けても設けなくても良い。
【００４９】
本実施形態では、図４及び図６に示すように、スレーブ３ａにおいては、時間マージンＴＭ１ａ、ＴＭ１ｂのうちの何れか少なくとも一つ以上の時間マージン内の時間（例えば制御スイッチＳＷのオン時間Ｃｈ１、Ｃｈ２参照）に充電処理するようにしている。
【００５０】
図６に示すように、通常時において、マスタ２−スレーブ３ａ〜３ｃ間で通信処理していないときには、制御スイッチＳＷはオン制御され、基準電圧ＶＲＥＦは常に充電されている。
【００５１】
しかし、各スレーブ３ａ〜３ｃのマイコン１１は、同期信号を受信すると制御スイッチＳＷをオフ制御する（図６のタイミングＸ１参照）。このとき、各スレーブ３ａ〜３ｃの通信割当期間Ｕ１〜Ｕ３中において、各スレーブ３ａ〜３ｃのマイコン１１は制御スイッチＳＷをオフに保持する。
【００５２】
制御スイッチＳＷがオフされていると、サンプルホールド回路ＳＨの保持電圧は、スレーブ３ａ内の電気的要素の電力消費、制御スイッチＳＷのリーク電流等に応じて低下する。このため、マイコン１１は、前記のオン時間Ｃｈ１を含む時間を使用してサンプルホールド回路ＳＨの充電制御する（図６のタイミングＸ２参照）。
【００５３】
なお、図６にはスレーブ３ａの電源生成部８が通信時間Ｓ１の直前のタイミングで充電する形態を示しているが、通信時間Ｓ１の直後の時間マージンＴＭ１ｂ中に行っても良い。すると基準電圧ＶＲＥＦの安定性を向上できる。これにより電源電圧変動除去比（ＰＳＲＲ：Power Supply Rejection Ratio）を良好にできる。
【００５４】
具体的な処理方法としては、マイコン１１が前述の時間Ｃｈ１又は／及びＣｈ２に制御スイッチＳＷをオン制御することにより、図６に示すように、基準電圧ＶＲＥＦのサンプルホールド回路ＳＨによる保持電圧の低下後の電圧を標準値Ｖａとなるように制御（補正）する。
【００５５】
このとき、マイコン１１は、制御スイッチＳＷをオン制御すると共に前記のシンク回路１９を有効化しても良い。シンク回路１９は、前述したように電源アンプ１７の出力電圧の上昇度が第２所定勾配より高いときに監視部２０により動作が有効化されるものであるものの、マイコン１１が制御スイッチＳＷをオン制御する充電処理中でも同様に、マイコン１１がシンク回路１９の動作を強制的に有効化すると良い。すると充電整定時間を例えば１０ｕｓ以下に抑制でき、バスライン４上に同期パルス信号もスレーブ電流も存在しない時間内で充電完了できる。
【００５６】
制御スイッチＳＷのオン時間Ｃｈ１及びシンク回路１９の有効化期間ＣＴは、マイコン１１により設定されるが、マイコン１１は当該マイコン１１内に設けられるカウンタ機能（通信制御ロジック回路又は制御ソフトの実行）を用いることで、同期信号の検出タイミングを基準としてオン時間Ｃｈ１及び有効化期間ＣＴを設定できる。
【００５７】
すると、スレーブ３ａの電源生成部８は、シンク回路１９の作用に応じて電源出力上昇を抑制制御できオーバーシュートを抑制できる（図６に破線で示したオーバーシュートＳＯのイメージ参照）。
【００５８】
シンク回路１９の有効化期間ＣＴは、制御スイッチＳＷをオン制御するオン時間Ｃｈ１及びその後の所定期間を含む期間に設定することが望ましい。すると、電源出力時のオーバーシュートの影響を抑制できる。
【００５９】
前述では、スレーブ３ａの電源生成部８が通信時間Ｓ１以外の通信割当時間Ｕ１中に制御スイッチＳＷをオン制御した形態を示したが、他のスレーブ３ｂ、３ｃがこの処理をそれぞれ実行するときには、その内部の電源生成部８が各通信時間Ｓ３、Ｓ４以外の各通信割当時間Ｕ２、Ｕ３中に制御スイッチＳＷをオン制御すると良い。また、各スレーブ３ｂ、３ｃ内のマイコン１１がシンク回路１９の動作を強制的に有効化すると良い。
【００６０】
なお、サンプルホールド回路ＳＨが、その出力電圧の充電処理をスレーブ３ａ〜３ｃの通信時間の直前の時間領域に行うときには、スレーブ３ａの電源生成部８は充電直後の基準電圧ＶＲＥＦを用いて電源生成できる。
【００６１】
＜まとめ＞
各スレーブ３ａ〜３ｃの電力線通信部１０が、バスライン４を通じて通信時間Ｓ２〜Ｓ４内にマスタ２と通信処理するときには、基準電圧生成部１５（電源生成部８）にとって外乱を生じてしまう。
本実施形態によれば、特に電力線通信部１０が外部と通信処理するときには、マイコン１１が、特に電力線通信部１０の通信時間Ｓ２内において制御スイッチＳＷをオフ制御することで基準電圧生成部１５とサンプルホールド回路ＳＨとの間を遮断し、サンプルホールド回路ＳＨが基準電圧ＶＲＥＦを保持する。このため、基準電圧ＶＲＥＦは徐々に低下するものの電源アンプ１７による電源出力を安定的に保持できる。電源生成部８はバスライン４上の通信による外乱を極力受けないようになり、安定した電源を電源パッド２２から出力できる。
【００６２】
また、例えばスレーブ３ａのマイコン１１は、通信時間Ｓ２以外の自身の通信割当時間Ｕ１となる時間マージンＴＭ１ａ、ＴＭ１ｂ（所定時間領域）に基準電圧ＶＲＥＦを制御しているため、基準電圧保持部１６は基準電圧ＶＲＥＦを標準値Ｖａ付近の電圧値で安定的に保持でき、安定的に電源の出力電圧Ｖｏｕｔを出力できる。
【００６３】
これにより、電源生成部８は電力線通信部１０が通信処理に用いるバスライン４を通じて外部から電源供給されるときであっても安定電源を生成できる。
また、ＥＳＤ（electro-static discharge）、ＥＭＣ（Electro-Magnetic Compatibility）、電圧パルスなどの外乱に対する耐量を向上させることができ、消費電流の安定性を向上できる。
【００６４】
また、マイコン１１が、基準電圧ＶＲＥＦを充電制御するときに、充電電圧値がオーバーシュート、又は、標準値Ｖａに整定（セトリング）するまでの制御速度不足などが懸念されるが、マイコン１１はシンク回路１９を同時に有効化して動作させるため、シンク回路１９の作用により電源出力の上昇を抑制制御できオーバーシュートを抑制できる。
【００６５】
マイコン１１は、電力線通信部１０が通信処理する通信時間Ｓ２内にはシンク回路１９を無効化するため、当該シンク回路１９の消費電力を削減でき、電源パッド２２からの電流供給能力を向上できる。
【００６６】
シンク回路１９は電源出力の電圧Ｖｏｕｔの上昇度が第２所定勾配以上高いときに当該電圧の上昇を抑制するように構成されているが、サンプリングホールド回路ＳＨが充電するときにはマイコン１１がこのシンク回路１９も有効に動作させるようにしている。このためこれらの機能を共用して構成できる。これにより、これらの双方の機能を備えるためのシンク回路１９のハードウェア構成をそれぞれ設ける必要がなくなり、回路規模を縮小化しながら構成できる。
【００６７】
さらに、通信時間Ｓ２、Ｓ３、Ｓ４中にはマイコン１１が制御スイッチ１１をオフ制御することで、基準電圧生成部１５とサンプリングホールド回路ＳＨとを切り離すことができる。このため、電源生成部８がバスライン４の通信電流波形に与える影響を抑制でき、通信波形の乱れを抑制できる。
【００６８】
これまで外部からノイズによる過剰電荷が出力電圧Ｖｏｕｔの電源パッド２２に印加された場合に対処が困難であった。例えば、特に電源パッド２２に正電圧が印加された場合、印加された正電圧を抑制する事が出来ない。本実施形態によれば、監視部２０がシンク回路１９を有効に動作させることで出力電圧Ｖｏｕｔのオーバーシュートを抑制できる。また監視部２０がソース回路１８を有効に動作することで出力電圧Ｖｏｕｔのアンダーシュートを抑制できる。これによりＥＳＤ対策を施すことができる。
【００６９】
（第２実施形態）
図７は第２実施形態を示す。この第２実施形態は電源アンプ１７およびシンク回路１９の変形例１７ａ、１９ａを示す。なお、図７には、ソース回路１８の構成は図示していない。
【００７０】
基準電圧保持部１６の出力は電源アンプ１７ａの入力に与えられると共に、シンク回路１９ａの入力に与えられている。
電源アンプ１７ａは、基準電圧保持部１６の出力が入力されるオペアンプＡＭＰ１と、オペアンプＡＭＰ１の出力端子とグランドとの間に直列接続された抵抗Ｒ３及びＲ４と、抵抗Ｒ５とを備え、抵抗Ｒ３及びＲ４の共通接続ノードの信号が抵抗Ｒ５を介してオペアンプＡＭＰ１にフィードバックするように接続されている。
【００７１】
また、シンク回路１９ａは、基準電圧保持部１６の出力が入力されるオペアンプＡＭＰ３ａと、このオペアンプＡＭＰ３ａの出力端子とグランドとの間に直列接続された抵抗Ｒ６及びＲ７と、抵抗Ｒ８と、オペアンプＡＭＰ３ａの出力とグランドとの間にドレインソース間が接続されると共にゲートがオペアンプＡＭＰ３ａの低電源電位側に接続されたＮＭＯＳトランジスタＭ２とを備える。
【００７２】
オペアンプＡＭＰ３ａはその高電源電位側ノードがスイッチＳＷ１を介してオペアンプＡＭＰ１の出力ノードに接続されている。また、オペアンプＡＭＰ３ａの出力ノードはスイッチＳＷ２を介してオペアンプＡＭＰ１の出力ノードに接続されている。
【００７３】
これらのスイッチＳＷ１及びＳＷ２はマイコン１１からオンオフ制御可能になっており、マイコン１１は、これらのスイッチＳＷ１及びＳＷ２をオン制御することでシンク回路１９ａを有効に動作させ、逆にスイッチＳＷ１及びＳＷ２をオフ制御することでシンク回路１９ａの動作を無効化する。シンク回路１９ａが有効に動作すると、シンク回路１９ａは前述実施形態と同様の作用に応じて出力電圧Ｖｏｕｔを標準値に制御できる。これにより、シンク回路１９ａは、出力電圧Ｖｏｕｔのオーバーシュートを抑制でき、前述実施形態と同様の作用効果を奏する。
【００７４】
（他の実施形態）
前述実施形態に限定されるものではなく、例えば、以下に示す変形又は拡張が可能である。マイコン１１が、制御スイッチＳＷのオンオフ切換制御、オペアンプＡＭＰ２、ＡＭＰ３の有効／無効切換制御する形態を示したが、監視部２０が行っても良い。
【００７５】
なお、特許請求の範囲内に付した括弧付き符号は本願添付明細書の構成要素に対応する符号を付したものであり構成要素の一例を挙げたものである。したがって、本願に係る発明は当該特許請求の範囲の構成要素の符号の内容に限られるわけではなく、特許請求の範囲内の用語又はその均等の範囲で様々な拡張が可能である。
【符号の説明】
【００７６】
図面中、２はマスタ（外部）、３ａ〜３ｃはスレーブ、４はバスライン、８は電源生成部、１０は電力線通信部（通信部）、１１はマイクロコンピュータ（制御部、無効化制御部）、１２は電源回路、１５は基準電圧生成部、１６は基準電圧保持部、１７は電源アンプ、１９はシンク回路、２０は監視部（制御部、無効化制御部）、Ｕ１、Ｕ２、Ｕ３は通信割当時間、Ｓ２、Ｓ３、Ｓ４は通信時間、ＴＭ１ａ、ＴＭ１ｂ、ＴＭ２ａ、ＴＭ２ｂ、ＴＭ３ａ、ＴＭ３ｂは時間マージン（所定時間領域）、Ｃｈ１、Ｃｈ２は制御スイッチのオン時間、ＳＨはサンプルホールド回路、ＳＷは制御スイッチ、を示す。
【図１】
2015121836.tif 000003
【図２】
2015121836.tif 000004
【図３】
2015121836.tif 000005
【図４】
2015121836.tif 000006
【図５】
2015121836.tif 000007
【図６】
2015121836.tif 000008
【図７】
2015121836.tif 000009