(57)【要約】【課題】データ欠損が発生することなく、高速なデータ伝送を可能とする。【解決手段】送信カード１は、ダミーデータが一定の挿入間隔で挿入されたシリアルデータを送信する。受信カード２は、送信カード１から送信されたデータを受信する。記憶部４は、キャリブレーション用試験データを記憶する。ＣＰＵカード３は、記憶部４で記憶されたキャリブレーション用試験データに挿入されるダミーデータの挿入間隔を変化させながら、キャリブレーション用試験データを、送信カード１から受信カード２に送受信させ、受信カード２の受信結果を得る。ＣＰＵカード３は、受信カード２の受信結果に基づいて、データ欠損が発生しないダミーデータの最大挿入間隔をダミーデータの設定挿入間隔として決定する。【選択図】図１
2015154233.tif 000002
【特許請求の範囲】
【請求項１】
送信側と受信側のクロックの差を調整するためのダミーデータが一定の挿入間隔で挿入されたシリアルデータを送信する送信カードと、
前記送信カードから送信されたデータを受信する受信カードと、
を備えるデータ伝送装置において、
キャリブレーション用試験データを記憶する第１の記憶部と、
前記第１の記憶部で記憶された前記キャリブレーション用試験データに挿入されるダミーデータの挿入間隔を変化させながら、前記キャリブレーション用試験データを、前記送信カードから前記受信カードに送受信させ、前記受信カードの受信結果を得る制御部と、
前記受信カードの受信結果に基づいて、データ欠損が発生しないダミーデータの最大挿入間隔を前記ダミーデータの設定挿入間隔として決定する決定部と、
前記決定部で決定された前記設定挿入間隔を記憶する第２の記憶部と、
を含み、
前記送信カードは、
前記第２の記憶部に記憶された前記設定挿入間隔でダミーデータが挿入されたシリアルデータを前記受信カードに送信するデータ伝送装置。
【請求項２】
前記制御部は、
前記ダミーデータの挿入間隔を増加させながら、前記キャリブレーション用試験データの送受信を前記受信カードでの受信が失敗するまで繰り返し、
前記決定部は、
前記受信カードで受信が最後に成功した前記キャリブレーション用試験データに含まれる前記ダミーデータの挿入間隔を、前記ダミーデータの設定挿入間隔として決定する、
請求項１に記載のデータ伝送装置。
【請求項３】
前記制御部は、
前記ダミーデータの挿入間隔を減少させながら、前記キャリブレーション用試験データの送受信を前記受信カードでの受信が成功するまで繰り返し、
前記決定部は、
前記受信カードで受信が最初に成功した前記キャリブレーション用の試験データに含まれる前記ダミーデータの挿入間隔を、前記ダミーデータの設定挿入間隔として決定する、
請求項１に記載のデータ伝送装置。
【請求項４】
前記送信カードは、複数の中間カードを介して、前記受信カードに前記シリアルデータを送信し、
前記送信カードと前記受信カードとの組について、
前記制御部は、
前記キャリブレーション用試験データに挿入されるダミーデータの挿入間隔を変化させながら、前記キャリブレーション用試験データを、前記送信カードから前記受信カードに送受信させ、前記受信カードの受信結果を得、
前記決定部は、
前記受信カードの受信結果に基づいて、データ欠損が発生しないダミーデータの最大挿入間隔を求める、
請求項１から３のいずれか一項に記載のデータ伝送装置。
【請求項５】
複数の通信カードがデイジーチェーン接続されており、
前記複数の通信カードのうち、隣接する通信カードを送信カード及び受信カードとし、前記隣接する通信カードの組についてそれぞれ、
前記制御部は、
前記キャリブレーション用試験データに挿入されるダミーデータの挿入間隔を変化させながら、前記キャリブレーション用試験データを、前記送信カードから前記受信カードに送受信させ、前記受信カードの受信結果を得、
前記決定部は、
前記受信カードの受信結果に基づいて、データ欠損が発生しないダミーデータの最大挿入間隔を求める、
請求項１から３のいずれか一項に記載のデータ伝送装置。
【請求項６】
請求項１から５のいずれか一項に記載のデータ伝送装置と、
前記データ伝送装置において送信カードから受信カードに伝送されるシリアルデータを生成し、前記データ伝送装置に送信する送受信装置と、
前記データ伝送装置の前記受信カードでのシリアルデータの受信結果を表示する表示装置と、
を備えるデータ伝送システム。
【請求項７】
送信側と受信側のクロックの差を調整するためのダミーデータが一定の挿入間隔で挿入されたシリアルデータを送信する送信カードと、
前記送信カードから送信されたデータを受信する受信カードと、
を備えるデータ伝送装置のキャリブレーション方法において、
キャリブレーション用試験データを第１の記憶装置に記憶する第１の記憶ステップと、
前記第１の記憶装置に記憶された前記キャリブレーション用試験データに挿入されるダミーデータの挿入間隔を変化させながら、前記キャリブレーション用試験データを、前記送信カードから前記受信カードに送受信させ、前記受信カードの受信結果を得る制御ステップと、
前記受信カードの受信結果に基づいて、データ欠損が発生しないダミーデータの最大挿入間隔を前記ダミーデータの設定挿入間隔として決定する決定ステップと、
前記決定ステップで決定された前記設定挿入間隔を第２の記憶装置に記憶する第２の記憶ステップと、
を含むキャリブレーション方法。
【請求項８】
送信側と受信側のクロックの差を調整するためのダミーデータが一定の挿入間隔で挿入されたシリアルデータを送信する送信カードと、
前記送信カードから送信されたデータを受信する受信カードと、
を備えるデータ伝送装置を制御するコンピュータを、
キャリブレーション用試験データを記憶する第１の記憶部、
前記第１の記憶部で記憶された前記キャリブレーション用試験データに挿入されるダミーデータの挿入間隔を変化させながら、前記キャリブレーション用試験データを、前記送信カードから前記受信カードに送受信させ、前記受信カードの受信結果を得る制御部、
前記受信カードの受信結果に基づいて、データ欠損が発生しないダミーデータの最大挿入間隔を前記ダミーデータの設定挿入間隔として決定する決定部、
前記決定部で決定された前記設定挿入間隔を記憶する第２の記憶部、
として機能させ、
前記送信カードに、
前記第２の記憶部に記憶された前記設定挿入間隔でダミーデータが挿入されたシリアルデータを前記受信カードに送信させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、データ伝送装置、データ伝送システム、キャリブレーション方法及びプログラムに関する。
【背景技術】
【０００２】
一般的なシリアル通信方式の１つにＰＣＩ  Ｅｘｐｒｅｓｓがある。ＰＣＩ  Ｅｘｐｒｅｓｓは、２００２年にＰＣＩ−ＳＩＧによって策定されたＩ／Ｏシリアルインタフェース（拡張バスの一種）である。ＰＣＩ  Ｅｘｐｒｅｓｓは、データを送信する送信装置とそのデータを受信する受信装置との間で共通クロックを有しない。このため、送信装置と受信装置との間で周波数偏差が発生する。
【０００３】
この周波数偏差、すなわち送信装置のクロックと、受信装置のクロックとの速度差を吸収するため、エラスティック・バッファと呼ばれるＦＩＦＯ（Ｆｉｒｓｔ  Ｉｎ  Ｆｉｒｓｔ  Ｏｕｔ）記憶部が用いられている。このバッファでは、送信装置のクロックの方が受信装置のクロックより早い場合にはオーバーフローが発生する。一方、受信装置のクロックの方が送信装置より早い場合にはアンダーフローが発生する。
【０００４】
エラスティック・バッファのオーバーフローが発生すると、受信装置において、送信装置から送信されたシリアルデータの一部が消失する、いわゆるデータ欠落が発生する。データ欠落を防止するため、送信装置は、送信するシリアルデータに、予め、ＰＣＩ  Ｅｘｐｒｅｓｓの規格で想定されている最大周波数偏差から求めた速度調整用のＳＫＰシンボル（ダミーキャラクタ）を一定数挿入したうえで、シリアルデータを送信している（例えば、特許文献１、非特許文献１参照）。このＳＫＰシンボルを受信装置で間引くことにより、速度差が吸収される。一方、送信装置のクロックの方が受信装置のクロックより遅いときは、受信装置でＳＫＰシンボルが挿入され、シンボル数が調整される。
【０００５】
この他、データを送信する送信装置とそのデータを受信する受信装置との間で同期をとるために、回線の状況に応じて周期信号の挿入間隔を自動的に変更させるなど、様々な手法が導入されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２０１９０９号公報
【特許文献２】特開平１−１９１５３９号公報
【非特許文献】
【０００７】
【非特許文献１】畑山仁  著  「ＰＣＩ  Ｅｘｐｒｅｓｓ設計の基礎と応用」ＣＱ出版株式会社、２０１０年５月１５日、p．４５
【発明の概要】
【発明が解決しようとする課題】
【０００８】
各種電気信号を処理する信号処理装置では、その装置の規模が大きくなるにしたがって、装置が有する複数の機能が、例えば機能ごとにモジュールとして分割されるようになる。このようなシステムでは、機能モジュール間でデータ伝送が必要となる。このような構成では、デイジーチェーン接続により、各機能モジュールが接続されるのが一般的である。デイジーチェーン接続では、機能モジュールが接続された順番に、データ処理結果が伝送される。
【０００９】
信号処理装置における機能モジュール間のデイジーチェーン接続で行われる高速シリアル通信においても、ＰＣＩ  Ｅｘｐｒｅｓｓと同様に、送信装置と受信装置とのクロック周波数のズレ（クロック偏差）を特定のコードの挿抜により吸収する必要がある。このコードをＳＹＮＣコードという。ＳＹＮＣコードは、送信装置と受信装置との間で同期をとるためのコードであり、いわゆるダミーキャラクタである。ＳＹＮＣコードは、送信装置が送信データを作成する際、送信データに、一定間隔で挿入される。ＳＹＮＣコードの挿入間隔は、送信データの伝送レートに影響しない程度とする必要がある。ＳＹＮＣコードの挿入間隔が短くなり、その挿入頻度が高まれば、送信データの伝送レートが低下するからである。
【００１０】
ダミーキャラクタを一定間隔で挿入する際には、主として、以下の（１）、（２）、（３）の課題が生じる。
（１）送信データ間に挿入されるＳＹＮＣコードの挿入頻度が高い場合、シリアルデータに含まれる送信データの比率が下がって、遅延が生じ、データ伝送が低速になる。ＰＣＩ  ＥＸｐｒｅｓｓでは、規格で想定される最大周波数偏差に基づいて、ＳＫＰシンボルの数が決定されている。このため、実際の周波数偏差が小さい場合には、余分なＳＫＰシンボルが送信装置で送信データに挿入されることになる。その余分なＳＫＰシンボルは、データ伝送効率を低下させる。
（２）デイジーチェーン接続された複数の通信カードを経由してシリアルデータを伝送する場合には、隣接する通信カードの間で個別にクリック偏差が発生する。この場合、複数のクロック偏差に基づいて、最適なデータ伝送条件を導くのは極めて困難である。
（３）ダミーキャラクタの挿入間隔を調整する場合には、調整処理が必要となり、この調整処理が、却ってデータ伝送レートを低下させるおそれがある。
【００１１】
この発明は、上記実情に鑑みてなされたものであり、データ欠損を発生することなく、高速なデータ伝送が可能となるデータ伝送装置、データ伝送システム、キャリブレーション方法及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、この発明に係るデータ伝送装置において、送信カードは、送信側と受信側のクロックの差を調整するためのダミーデータが一定の挿入間隔で挿入されたシリアルデータを送信する。受信カードは、送信カードから送信されたデータを受信する。第１の記憶部は、キャリブレーション用試験データを記憶する。制御部は、第１の記憶部で記憶されたキャリブレーション用試験データに挿入されるダミーデータの挿入間隔を変化させながら、キャリブレーション用試験データを、送信カードから受信カードに送受信させ、受信カードの受信結果を得る。決定部は、受信カードの受信結果に基づいて、データ欠損が発生しないダミーデータの最大挿入間隔をダミーデータの設定挿入間隔として決定する。第２の記憶部は、決定部で決定された設定挿入間隔を記憶する。送信カードは、第２の記憶部に記憶された設定挿入間隔でダミーデータが挿入されたシリアルデータを受信カードに送信する。
【発明の効果】
【００１３】
この発明によれば、実際にシリアルデータを転送する前に、複数の異なる挿入間隔でダミーデータが挿入されたキャリブレーション用試験データの送受信を送信カードと受信カードの間で実際に行う。このキャリブレーションにより、データ欠損が発生しないダミーデータの最大挿入間隔をデータ送受信に先だって求めることができる。このため、データ欠損が発生しないダミーデータの最大挿入間隔でのシリアルデータの転送が可能になる。この結果、送信カードと受信カードとの間のクロックの周波数偏差を考慮することなく、データ欠損が発生しない、高速なデータ伝送が可能となる。
【図面の簡単な説明】
【００１４】
【図１】この発明の実施の形態１に係るデータ伝送装置の構成を示すブロック図である。
【図２】シリアルデータ（実データ）のデータ構造を示す図である。
【図３】ＳＹＮＣコードが挿入されたシリアルデータのデータ構造を示す図である。
【図４】実施の形態１に係るデータ伝送装置のＣＰＵカードで実行されるキャリブレーション処理のフローチャートである。
【図５】実施の形態１に係るデータ伝送装置のデータの流れ（その１）を示す図である。
【図６】ＳＹＮＣコードの挿入間隔が更新される様子を示す図である。
【図７】データ欠損が発生する様子を示す図である。
【図８】実施の形態１に係るデータ伝送装置のデータの流れ（その２）を示す図である。
【図９】この発明の実施の形態２に係るデータ伝送システムの構成を示すブロック図である。
【図１０】実施の形態２に係るデータ伝送システムのデータの流れを示す図である。
【図１１】この発明の実施の形態３に係るデータ伝送システムのデータの流れを示す図である。
【発明を実施するための形態】
【００１５】
この発明に係る実施の形態について図面を参照して詳細に説明する。
【００１６】
実施の形態１．
まず、この発明の実施の形態１について説明する。
【００１７】
図１に示すように、データ伝送装置１００は、シリアルデータを送信する送信カード１及びそのシリアルデータを受信する受信カード２を備える。送信カード１と受信カード２は所定の通信ネットワークで接続されている。シリアルデータは、この通信ネットワークを介して送受信される。
【００１８】
送信カード１は、送信部１０とクロック発生部１１とを備える。送信部１０は、シリアルデータを受信カード２に送信する。クロック発生部１１は、シリアルデータの送信用のクロック信号を送信部１０に出力する。送信部１０は、クロック発生部１１で発生したクロック信号に従って、シリアルデータを受信カード２に送信する。
【００１９】
図２には、送信カード１から送信されるシリアルデータ（実データ）が示されている。図２に示すシリアルデータには、送信部１０により、図３に示すように、挿入間隔ＬでＳＹＮＣコードが挿入される。ＳＹＮＣコードは所定バイトのダミーキャラクタから成るコードである。結果的に、送信カード１から送信されるのはＳＹＮＣコードが一定間隔Ｌで挿入されたシリアルデータである（図３参照）。Ｌは、ＳＹＮＣコード間にある実データのデータ長であるということもできる。以上のように、送信カード１は、送信側と受信側のクロックの差を調整するためのダミーデータ（ＳＹＮＣコード）が一定の挿入間隔Ｌで挿入されたシリアルデータを送信する。
【００２０】
受信カード２は、受信部２０とクロック発生部２１とを備える。受信部２０は、送信カード１から送信されるシリアルデータを受信する。クロック発生部２１は、受信用のクロック信号を発生させる。受信部２０は、クロック発生部２１で発生するクロック信号に従って、シリアルデータを受信する。
【００２１】
図１に示すように、データ伝送装置１００は、ＣＰＵカード３と記憶部４、５をさらに備える。
【００２２】
ＣＰＵカード３は、データ伝送装置１００全体を統括制御する。ＣＰＵカード３は、送信カード１及び受信カード２との通信インターフェイスを有する。この通信インターフェイスを介して、ＣＰＵカード３は、送信カード１及び受信カード２を制御する。また、ＣＰＵカード３は、記憶部４、５に対してデータの書き込み／読み出しが可能である。また、送信カード１は、記憶部５からのデータの読み出しが可能である。
【００２３】
記憶部４、５は、データを格納する記憶部、ハードディスクなどの記憶装置である。第１の記憶部としての記憶部４は、データ伝送装置１００のキャリブレーション用試験データ（そのデータパターン）を記憶する。第２の記憶部としての記憶部５は、データ伝送装置１００において実施されたキャリブレーションの結果（ＳＹＮＣコードの設定挿入間隔Ｌ等）を記憶する。すなわち、記憶部５は、ＣＰＵカード３で決定されたＳＹＮＣコードの設定挿入間隔Ｌを記憶する。
【００２４】
ＣＰＵカード３は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）を中心として構成されるコンピュータ（情報処理装置）であり、コントローラ（制御装置）である。ＣＰＵカード３では、ＣＰＵがメモリに格納されたプログラム（処理）を実行することにより、その機能が実現される。
【００２５】
ＣＰＵカード３は、制御部３０と、決定部３１とを備える。制御部３０は、記憶部４で記憶されたキャリブレーション用試験データに挿入されるＳＹＮＣコード（ダミーデータ）の挿入間隔Ｌを変化させながら、キャリブレーション用試験データを、送信カード１から受信カード２に送受信させる。そして、制御部３０は、受信カード２の受信結果を得る。
【００２６】
決定部３１は、受信カード２の受信結果に基づいて、データ欠損が発生しないＳＹＮＣカード（ダミーデータ）の最大挿入間隔ＬをＳＹＮＣコードの設定挿入間隔Ｌとして決定する。
【００２７】
キャリブレーション終了後、送信カード１は、記憶部５に記憶された設定挿入間隔ＬでＳＹＮＣコード（ダミーデータ）が挿入されたシリアルデータを受信カード２に送信する。
【００２８】
次に、この発明の実施の形態に係るデータ伝送装置１００の動作について説明する。
【００２９】
このデータ伝送装置１００では、シリアルデータ（実データ）の伝送前に、事前にキャリブレーション処理が行われる。図４には、実施の形態１に係るデータ伝送装置１００のＣＰＵカード３で行われるキャリブレーション処理の流れが示されている。
【００３０】
図４に示すように、まず、ＣＰＵカード３は、キャリブレーション用試験データを記憶部４に記憶する（ステップ３００）。ＣＰＵカード３は、キャリブレーション用試験データを記憶部４から取得して、送信カード１に送信する（ステップ３０１）。図５のＡ１、Ａ２には、このときの試験データの流れが示されている。
【００３１】
続いて、ＣＰＵカード３は、送信カード１に、ＳＹＮＣコードの挿入間隔Ｌを設定する（ステップ３０２）。ここでは、挿入間隔Ｌの初期値（デフォルト値）が設定される。挿入間隔Ｌの初期値には、データ欠損が発生しないことが十分に確実な値が設定されている。
【００３２】
続いて、ＣＰＵカード３は、送信カード１に、キャリブレーション用試験データにＳＹＮＣコードを一定間隔Ｌで挿入してシリアルデータを生成し、生成したシリアルデータを受信カード２に送信させる（ステップ３０３）。図５のＡ３に、このときのシリアルデータの流れが示されている。
【００３３】
続いて、ＣＰＵカード３は、受信カード２で受信されたシリアルデータを受信カード２から取得する（ステップ３０４）。図５のＡ４には、このときのデータの流れが示されている。
【００３４】
続いて、ＣＰＵカード３は、キャリブレーション用試験データと受信されたシリアルデータとを比較して、受信に失敗したか否かを判定する（ステップ３０５）。データ欠損等がなく、受信が失敗していなければ（ステップ３０５；Ｎｏ）、ＣＰＵカード３は、前回送信した試験データ長より長くなるように、すなわちＳＹＮＣコードの挿入間隔Ｌが長くなるように、Ｌを設定（更新）する（ステップ３０１）。具体的には、図６に示すように、挿入間隔Ｌを例えば１バイト分長くする。
【００３５】
このように、ステップ３０５でデータの受信に失敗していないとの判定が続く限り（ステップ３０５；Ｎｏ）、ステップ３０２、ステップ３０３、ステップ３０４、ステップ３０５の処理が繰り返される。データの受信に失敗したと判定されると（ステップ３０５；Ｙｅｓ）、ＣＰＵカード３は、キャリブレーション結果（送信が失敗しなかった最後のＳＹＮＣコードの挿入間隔Ｌ）を設定挿入間隔Ｌとして記憶部５に記憶する（ステップ３０６）。図８のＡ５には、そのデータの流れが示されている。
【００３６】
例えば、図７（Ａ）に示すように、送信側におけるＳＹＮＣコードの挿入間隔Ｌが１０２４バイトだった場合に、受信したシリアルデータの１０２３バイト目が欠損していた場合には、その直前の試験データ長１０２３バイトが、シリアルデータ（実データ）の１単位のデータ長とされ、そのデータ長が、ＳＹＮＣコードの設定挿入間隔Ｌとして決定される。
【００３７】
続いて、ＣＰＵカード３は、記憶部５から、求められたＳＹＮＣコードの設定挿入間隔Ｌを読み込み（図８のＡ６）、送信カード１に、シリアルデータの送信を開始させる（ステップ３０７）。これにより、送信カード１は、記憶部５に記憶されたＳＹＮＣコードの設定挿入間隔Ｌで、ＳＹＮＣコードを挿入してシリアルデータを生成して、受信カード２に送信するようになる。図８のＡ７には、このデータの流れが示されている。
【００３８】
このように、この実施の形態では、制御部３０は、ＳＹＮＣコード（ダミーデータ）の挿入間隔Ｌを順番に減少させながら、キャリブレーション用試験データの送受信を受信カード２での受信が失敗するまで繰り返す。決定部３１は、受信カード２で受信が初めて失敗したキャリブレーション用試験データに含まれるＳＹＮＣコード（ダミーデータ）の挿入間隔Ｌを、ＳＹＮＣコード（ダミーデータ）の設定挿入間隔Ｌとして決定する。
【００３９】
以上詳細に説明したように、この実施の形態によれば、実際にシリアルデータ（実データ）を転送する前に、複数の異なる挿入間隔ＬでＳＹＮＣコード（ダミーデータ）が挿入されたキャリブレーション用試験データの送受信を送信カード１と受信カード２の間で実際に行う。これにより、データ欠損が発生しないＳＹＮＣコード（ダミーデータ）の最大挿入間隔Ｌをデータ伝送前に求めることができる。この結果、データ欠損が発生しないダミーデータの最大挿入間隔Ｌでのシリアルデータの転送が可能になる。この結果、送信カードと受信カードとの間のクロックの周波数偏差を考慮することなく、データ欠損が発生しない、高速なデータ伝送が可能となる。
【００４０】
なお、制御部３０は、ＳＹＮＣコード（ダミーデータ）の挿入間隔Ｌを受信が失敗する十分な長さとし、挿入間隔Ｌを順番に減少させながら、キャリブレーション用試験データの送受信を受信カード２での受信が成功するまで繰り返するようにしてもよい。この場合、決定部３１は、受信カード２で受信が初めて成功したキャリブレーション用試験データに含まれるＳＹＮＣコード（ダミーデータ）の挿入間隔Ｌを、ＳＹＮＣコードの設定挿入間隔として決定するようになる。
【００４１】
また、実データの送受信中に、ＳＹＮＣコードの挿抜のような調整処理を行う必要がないので、そのために伝送レートが低下するおそれもない。
【００４２】
実施の形態２．
次に、この発明の実施の形態２について説明する。
【００４３】
図９に示すように、実施の形態２に係るデータ伝送システム２００は、送受信装置１０１を備える。送受信装置１０１は、伝送データを生成する装置である。このデータ伝送システム２００は、通信カード１０２1〜１０２nをさらに備える。
【００４４】
通信カード１０２1〜１０２nは、この順で、デイジーチェーン接続されている。通信カード１０２1は、送受信装置１０１から伝送データを受け取り、高速シリアル通信にてデータを通信カード１０２2に送信する。また、通信カード１０２1から送信されたシリアルデータは、通信カード１０２2で受信される。この順で、シリアルデータは、最終的に通信カード１０２nによって受信される。このデータ伝送システム２００は、表示装置１０４をさらに備える。表示装置１０４は、伝送されたシリアルデータの結果を表示する。
【００４５】
図１０には、実施の形態２に係るデータ伝送システム２００のデータの流れの一例が示されている。図１０に示す構成は、図１のデータ伝送装置の構成とほぼ同じである。この実施の形態では、デイジーチェーン接続において、隣接して接続する通信カードの組についてそれぞれキャリブレーションが行われる。送信カード２０１は、図９の通信カード１０２kであり、受信カード２０２は、図９の通信カード１０２k+1である（ｋは１〜ｎ−１のいずれか）。
【００４６】
ＣＰＵカード２０３は、データ伝送システム２００全体の制御を行う。記憶部２０４は、データを格納する記憶装置である。記憶部２０４は、データ伝送システム２００のキャリブレーション用データ（そのデータパターン）を記憶する。記憶部２０５は、データを格納する記憶装置である。記憶部２０５は、データ伝送システム２００において取得されたキャリブレーション結果（ＳＹＮＣコードの設定挿入間隔Ｌ）を記憶する。
【００４７】
この実施の形態でも、ＣＰＵカード２０３は、制御部３０及び決定部３１を備えている。制御部３０は、キャリブレーション用試験データに挿入されるＳＹＮＣコード（ダミーデータ）の挿入間隔Ｌを変化させながら、キャリブレーション用試験データを、送信カード２０１から受信カード２０２に送受信させ、受信カード２０２の受信結果を得る。決定部３１は、受信カード２０２の受信結果に基づいて、データ欠損が発生しないＳＹＮＣコード（ダミーデータ）の最大挿入間隔Ｌを求め、設定挿入間隔Ｌとして決定する。
【００４８】
次に、この実施の形態に係るデータ伝送システム２００の動作について説明する。
【００４９】
図１０は、実施の形態２に係るデータ伝送システム２００のデータの流れを示すデータフローである。この実施の形態では、実データの伝送前に、事前にキャリブレーションが行われる。まず、ＣＰＵカード２０３が記憶部２０４からキャリブレーション用試験データを取得して、キャリブレーション用試験データを送信カードに送信する。このデータの流れは、図１０のＢ１、Ｂ２として示されている。
【００５０】
続いて、送信カード２０１は、受信カード２０２へキャリブレーション用試験データを送信する。このデータの流れは、図１０のＢ３として示されている。
【００５１】
受信カード２０２は、キャブレーション試験データを受信し、受信結果をＣＰＵカード２０３へ書き込む。このデータの流れは、図１０のＢ４として示されている。
【００５２】
続いて、ＣＰＵカード２０３は、受信に失敗したか否かを判定する。データ欠損等がなく、受信が失敗していなければ、前回送信した試験データ長より長いデータ長、すなわちＳＹＮＣコードの挿入頻度を上げて、再度送信する。ここで、図１０のＢ２、Ｂ３、Ｂ４のデータの流れが繰り返される。
【００５３】
このようにデータの受信に失敗したと判定されるまで、上述の処理が繰り返される。データの受信に失敗したと判定されると、ＣＰＵカード２０３は、キャリブレーション結果（最後に送信成功したＳＹＮＣコードの設定挿入間隔Ｌ）を記憶部２０５に記憶する。ここでは、失敗する直前の試験データ長が、データ長とされ、ＳＹＮＣの挿入頻度が求められる。このデータの流れが、図１０のＢ５に示されている。
【００５４】
続いて、ＣＰＵカード２０３は、ＳＹＮＣコードの設定挿入間隔Ｌを記憶部２０５から読み出す（図１０のＢ６）。ＳＹＮＣコードの設定挿入間隔Ｌは、ＣＰＵカード２０３から送信カード２０１に送られる（図１０のＢ７）。送信カード２０１は、送信成功したＳＹＮＣコードの設定挿入間隔Ｌに基づいて、シリアルデータにＳＹＮＣコードを挿入することにより、データ伝送を開始する（図１０のＢ８）。
【００５５】
この実施の形態では、上述のＳＹＮＣコードの挿入間隔Ｌのキャリブレーション処理が、隣接する通信カード（１０２1、１０２2）、（１０２2、１０２3）、…、（１０２n-1、１０２n）についてそれぞれ行われ、それぞれのＳＹＮＣコードの設定挿入間隔Ｌが求められる。これにより、この結果、送信カードと受信カードとの間のクロックの周波数偏差を考慮することなく、データ欠損が発生しない、高速なデータ伝送が可能となる。
【００５６】
実施の形態３．
次に、この発明の実施の形態３について説明する。
【００５７】
上記実施の形態２では、デイジーチェーン接続された通信カード１０２1〜１０２nのデータ伝送について、隣接する通信カード間でそれぞれＳＹＮＣコードの挿入間隔Ｌのキャリブレーションを行った。本実施の形態では、通信カード（送信カード）１０２1が、複数の通信カード（中間カード）１０２2〜１０２n-1を介して、通信カード（受信カード）１０２nにシリアルデータを送信するものとして、通信カード１０２1〜１０２n全体で、ＳＹＮＣコードの設定挿入間隔Ｌが求められる。
【００５８】
図１１には、実施の形態３に係るデータ伝送システム２００でのデータの流れが示されている。このデータ伝送システム２００では、複数の通信カード１０２1〜１０２nの間でデータ送受信が行われる。
【００５９】
ＣＰＵカード４０４は、ＣＰＵカード３、２０３と同一のＣＰＵカードである。ＣＰＵカード４０４はデータ伝送システム２００の制御を行う。記憶部４０５は、記憶部２０４と同一のデータを格納する記憶装置である。記憶部４０５はデータ伝送システム２００のキャリブレーション用試験データ（そのデータパターン）を記憶する記憶装置である。記憶部４０５は、記憶部２０５と同一のデータを記憶する記憶装置である。記憶部４０６は、データ伝送システム２００において実施したキャリブレーション結果（ＳＹＮＣコードの設定挿入間隔Ｌ）を記憶する記憶装置である。
【００６０】
シリアルデータをデイジーチェーン接続にて複数の通信カード１０２1〜１０２n間で送受信を行うデータ伝送システムにおいて、実データの伝送前に、事前にキャリブレーションが行われる。ＣＰＵカード４０４は、キャブレーション用試験データを取得して通信カード１０２1に送る（図１１のＣ１、Ｃ２）。通信カード１０２1から複数の通信カード１０２2〜１０２n-1を経由し、通信カード１０２nへキャリブレーション用試験データを送信する（図１１のＣ３、Ｃ４、Ｃ５）。通信カード１０２nは、キャリブレーション用試験データを受信し、受信結果をＣＰＵカード４０４へ書き込む（図１１のＣ６）。受信が成功（データ欠損等がない）であれば、キャリブレーション用試験データへのＳＹＮＣコードの挿入間隔Ｌを変更しながら、図１１のＣ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６に示す処理が繰り返される。
【００６１】
受信が失敗するまでこの処理は繰り返される。受信に失敗した時点で、通信カード１０２1は、失敗する直前の試験データ長をデータ長とするＳＹＮＣコードの挿入間隔Ｌが求められる。ＣＰＵカード４０４は、このキャリブレーション結果（送信が成功したＳＹＮＣコードの設定挿入間隔Ｌ）を記憶する（図１１のＣ７）。通信カード１０２1は、記憶されたＳＹＮＣコードの設定挿入間隔Ｌを読み出して（図１１のＣ８）、通信カード１０２1は、ＳＹＮＣコードの設定挿入間隔Ｌで、シリアルデータのＳＹＮＣコードを挿入して、データ伝送を開始する（図１１のＣ９、Ｃ１０、Ｃ１１）。適切な設定挿入間隔Ｌとなっているため、通信カード１０２nでは、シリアルデータを正確に受信することができる。
【００６２】
以上詳細に説明したように、この実施の形態によれば、デイジーチェーン接続された複数の通信カード１０２1〜１０２nを経由した高速シリアル通信において、キャリブレーションを行うことにより、データ欠損が発生しないＳＹＮＣコードの最大挿入間隔Ｌをデータ伝送前に求めることができる。このため、周波数偏差を考慮することなく、データ欠損のない最速なデータ伝送が可能となる。
【００６３】
この実施の形態では、隣接する通信カードについてそれぞれキャリブレーションを行わずにすむので、キャリブレーションに要する時間を少なくすることができる。また、中間カードで、ＳＹＮＣコードの挿入を行わずにすむので、伝送レートを向上させることができる。
【００６４】
なお、上記各実施の形態では、キャリブレーション用シリアルデータを１つだけ用意し、送信カードでＳＹＮＣコードの挿入間隔Ｌを変更しながら、キャリブレーションを行ったが、ＳＹＮＣコードの挿入間隔Ｌが異なるキャリブレーション用試験データを記憶部４に複数記憶しておき、それらのキャリブレーション用試験データを用いてキャリブレーションを行うようにしてもよい。
【００６５】
なお、上記各実施の形態では、前述のように、ＳＹＮＣコードの挿入間隔Ｌを次第に増加させていったが、ＳＹＮＣコードの挿入間隔Ｌを最大にして、その挿入間隔Ｌを短くして、初めてデータ欠損が発生しなかった、すなわち受信に成功した挿入間隔Ｌを、設定挿入間隔Ｌとして送信カード１に設定するようにしてもよい。
【００６６】
なお、上記各実施の形態では、ＳＹＮＣコードの挿入間隔Ｌのキャリブレーションを行ったが、ＳＹＮＣコードのデータ長のキャリブレーションを行うようにしてもよい。
【００６７】
この発明は、この発明の広義の精神と範囲を逸脱することなく、様々な実施の形態及び変形が可能とされるものである。また、上述した実施の形態は、この発明を説明するためのものであり、この発明の範囲を限定するものではない。すなわち、この発明の範囲は、実施の形態ではなく、特許請求の範囲によって示される。そして、特許請求の範囲内及びそれと同等の発明の意義の範囲内で施される様々な変形が、この発明の範囲内とみなされる。
【符号の説明】
【００６８】
１…送信カード、２…受信カード、３…ＣＰＵカード、４、５…記憶部、１０…送信部、１１…クロック発生部、２０…受信部、２１…クロック発生部、３０…制御部、３１…決定部、１００…データ伝送装置、１０１…送受信装置、１０２1〜１０２n…通信カード、１０４…表示装置、２００…データ伝送システム、２０１…送信カード、２０２…受信カード、２０３…ＣＰＵカード、２０４、２０５…記憶部、４０４…ＣＰＵカード、４０５、４０６…記憶部。
【図１】
2015154233.tif 000003
【図２】
2015154233.tif 000004
【図３】
2015154233.tif 000005
【図４】
2015154233.tif 000006
【図５】
2015154233.tif 000007
【図６】
2015154233.tif 000008
【図７】
2015154233.tif 000009
【図８】
2015154233.tif 000010
【図９】
2015154233.tif 000011
【図１０】
2015154233.tif 000012
【図１１】
2015154233.tif 000013