(57)【要約】      （修正有）【課題】ブートストラップ回路を有するＤＣ−ＤＣコンバータを長期間のスイッチング休止状態から通常状態に復帰可能にする。【解決手段】ＤＣ／ＤＣコンバータは、ハイサイドスイッチ（Ｑ１）のオン駆動電圧を引き上げるブートストラップ回路（Ｄ２、Ｃ２）と、ハイサイドスイッチ（Ｑ１）をスイッチング制御する制御回路（ＩＣ１）と、ブートストラップ回路（Ｄ２、Ｃ２）電圧が何らかの原因で低下した場合の補助電源回路（Ｄ３，Ｑ２、Ｒ１，ＺＤ１）とを備えている。補助電源回路（Ｄ３，Ｑ２、Ｒ１，ＺＤ１）に流れる電流は出力端子Ｖｏｕtに流れるので、２つのカレントミラー回路（Ｑ３，Ｑ４，Ｑ５，Ｑ６）を介して出力端子Ｖｏｕｔから消費させることを特徴とする。【選択図】図１
2015154682.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧とグランドとの間に直列接続されたハイサイドスイッチとリアクトルとコンデンサを有し、
前記リアクトルと前記コンデンサとの直列回路と並列に回生ダイオード又はローサイドスイッチが並列接続され、前記ハイサイドスイッチをスイッチング制御して前記入力電圧を降圧して出力電圧を生成するＤＣ／ＤＣコンバータであって、
前記ハイサイドスイッチのオン駆動電圧を引き上げるブートストラップ回路と、
前記ブートストラップ回路の出力に接続された前記コンデンサの充電電圧未満の電圧を出力する補助電源回路と、を備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記補助電源回路は、前記ブートストラップ回路の出力電圧が前記補助電源回路の出力電圧を下回ったとき、前記入力電圧から前記ハイサイドスイッチのオン駆動電圧を供給することを特徴とする請求項1記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記入力電圧とグランドとの間に第１のカレントミラー回路の一方のトランジスタと前記補助電源回路とが接続され、
前記出力電圧とグランドとの間に第２のカレントミラー回路の一方のトランジスタが接続され、
前記第１のカレントミラー回路の他方と前記第２のカレントミラー回路の他方のトランジスタとが直列接続されていることを特徴とする請求項１乃至２記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記入力電圧とグランドとの間に前記第１のカレントミラー回路の他方と前記第２のカレントミラー回路の他方のトランジスタとスイッチ素子とが直列接続され、
前記ハイサイドスイッチのスイッチングが停止したことを検出する手段を有し、
前記ハイサイドスイッチのスイッチング停止検出後に前記スイッチ素子をオンさせることを特徴とする請求項３記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記補助電源回路はＰＮＰトランジスタを備え、
前記補助電源回路の負端子に前記ＰＮＰトランジスタのエミッタ端子が接続され、ベース端子が前記ハイサイドスイッチと前記リアクトルとの接続箇所に接続され、コレクタはグランドに接続されて、
前記補助電源回路の回路電流をグランドに放電する請求項１項記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関し、特に、ＤＣ／ＤＣコンバータにおけるハイサイドスイッチのオン駆動電圧のブートストラップに関する。
【背景技術】
【０００２】
各種電子機器の直流電源としてスイッチング方式のＤＣ／ＤＣコンバータがよく用いられる。一般に、ＤＣ／ＤＣコンバータは、入力電圧とグランドとの間に直列接続されたハイサイドスイッチおよびローサイドスイッチをスイッチング制御してインダクタに蓄積される電気エネルギーを平滑コンデンサで平滑化して出力電圧を生成する。
【０００３】
ＤＣ／ＤＣコンバータの小型化および性能向上の目的でハイサイドスイッチをＮチャネルＭＯＳＦＥＴで構成することがある。この場合、ハイサイドスイッチのオン駆動電圧を入力電圧以上にする必要からブートストラップ回路が設けられる。ブートストラップ回路はハイサイドスイッチとローサイドスイッチとの接続点に接続されたコンデンサを備えており、このコンデンサの充電電圧でハイサイドスイッチのオン駆動電圧を引き上げる。
【０００４】
一般に、ハイサイドスイッチのオン駆動電圧のブートストラップ中にコンデンサの電荷が電源側に逆流しないようにコンデンサと電源との間にダイオードが設けられる。また、ダイオードに代えて電圧降下の小さいスイッチングトランジスタを設けてコンデンサの充電電圧の低下を阻止しているものがある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１９５３６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ブートストラップ回路がハイサイドスイッチのオン駆動電圧を入力電圧以上に引き上げるには、ローサイドスイッチがある程度の期間オン状態を維持してコンデンサが十分に充電されなければならない。しかし、ローサイドスイッチの代わりにダイオードで行う方式、或いは待機時や過電圧検出後の一時停止時などのようにＤＣ／ＤＣコンバータのスイッチング動作が休止する期間が長時間におよぶ場合、コンデンサが放電してしまい、ハイサイドスイッチのオン駆動電圧が十分に上がらなくなる。この結果、動作再開時にハイサイドスイッチをオン制御してもハイサイドスイッチはターンオンせずにＤＣ／ＤＣコンバータが再起動できなくなるおそれがある。
【０００７】
上記問題に鑑み、本発明は、ブートストラップ回路を有するＤＣ／ＤＣコンバータを長期間のスイッチング休止状態から通常状態に復帰可能にすることを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明に係るＤＣ／ＤＣコンバータは、入力電圧とグランドとの間に直列接続されたハイサイドスイッチとリアクトルとコンデンサを有し、前記リアクトルと前記コンデンサとの直列回路と並列に回生ダイオード又はローサイドスイッチが並列接続され、前記ハイサイドスイッチをスイッチング制御して前記入力電圧を降圧して出力電圧を生成するＤＣ／ＤＣコンバータであって、前記ハイサイドスイッチのオン駆動電圧を引き上げるブートストラップ回路と、前記ブートストラップ回路の出力に接続された前記コンデンサの充電電圧未満の電圧を出力する補助電源回路と、を備えたことを特徴とする。
【発明の効果】
【０００９】
本発明によると、ブートストラップ回路を有するＤＣ−ＤＣコンバータが長期間のスイッチング休止状態から通常状態に復帰可能になる。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１の実施形態に係るＤＣ−ＤＣコンバータの構成図である。
【図２】図２は、第１の実施形態の応用例を示したＤＣ−ＤＣコンバータの構成図である。
【図３】図３は、図２の補助電源回路周辺の各部電圧波形を示す。
【図４】図４は、第２の実施形態に係るＤＣ−ＤＣコンバータの構成図である。
【発明を実施するための形態】
【００１１】
（第1の実施形態）
図１は、１の実施形態に係るＤＣ−ＤＣコンバータ１の構成図である。入力電圧VinとグランドGNDとの間にはハイサイドスイッチQ1とリアクトルL1とコンデンサC1とが直列接続されている。
また、リアクトルL1とコンデンサC1の直列回路の両端には回生ダイオードＤ１が接続されている。
ハイサイドスイッチQ1はN−ＭＯＳＦＥＴで構成されており、制御ＩＣ１からハイサイドスイッチQ1のオン／オフ駆動信号ＶＧが出力される。
また、制御ＩＣは、入出力電圧及び負荷状態から定まる所定のデューティーで、ハイサイドスイッチQ1のオン／オフさせることで、リアクトルＬ１に磁気エネルギーを蓄積／回生させてコンデンサＣ１の電圧Ｖｏｕｔが一定になるように出力電圧ＶｏｕｔをＶｏ端子で検出し、制御させる。
【００１２】
ブートストラップ回路はコンデンサＣ２とダイオードＤ２から構成され、制御電源電圧ＶｃｃをハイサイドスイッチQ1のゲート駆動電圧としてレベルシフトさせる。
ここで、コンデンサＣ２はコンデンサＣ１より小さな値であって、起動時には、制御電源電圧ＶｃｃをコンデンサＣ１とＣ２の容量比で分圧する。コンデンサＣ２の容量はコンデンサＣ１より小さいので、制御電源電圧Ｖｃｃの１／２以上の電圧が充電される。起動後は、ダイオードＤ１を介したリアクトルＬ１の回生動作により、ＶＳ端子がグランドＧＮＤ電位よりもダイオードＤ１の順方向電圧分の負電位に低下するので、制御電源電圧Ｖｃｃ→ダイオードＤ２→コンデンサＣ２→ダイオードＤ１（順方向電圧の負電位）→制御電源電圧グランドＧＮＤの経路に電流が流れる。または、起動後はダイオードＤ１を介したリアクトルＬ１の回生動作により、制御電源電圧Ｖｃｃ→ダイオードＤ２→コンデンサＣ２→リアクトルＬ１→コンデンサＣ１→制御電源電圧グランドＧＮＤの経路に電流が流れる。
従って、コンデンサＣ２には、ほぼ制御電源電圧Ｖｃｃが充電され、ハイサイドスイッチQ1をオン／オフ駆動する時のゲート駆動電圧として供給されることになる。
【００１３】
ブートストラップ回路のコンデンサＣ２の両端子間には、補助電源回路の出力がダイオードＤ３を介して接続されている。また、補助電源回路は、ＮＰＮトランジスタＱ２とツェナーダイオードＺＤ１、抵抗Ｒ１からなるドロッパー回路で構成され、第１のカレントミラー回路の一方のトランジスタを介して入力電圧Ｖｉｎに接続されている。
第１のカレントミラー回路の他方のトランジスタは、第２のカレントミラー回路と接続され、第２のカレントミラー回路の他方のトランジスタのコレクタ端子は出力電圧Ｖｏｕｔと接続されている。即ち、第１のカレントミラー回路と第２のカレントミラー回路を介して、補助電源回路に流れる電流と同値の電流を出力電圧側から消費させる構成となっている。
この構成とすることで、無負荷状態時に補助電源回路に流れる電流によりコンデンサＣ１を充電し、出力電圧Ｖｏｕtを上昇させる新たな不具合を防止することができる。
【００１４】
次に、図１の補助電源回路と第１、及び第２のカレントミラー回路の構成について詳細に説明する。
第1のカレントミラー回路はＰＮＰトランジスタＱ３，Ｑ４で構成され、各エミッタは入力電圧Ｖｉｎの正極に接続されている。また、ＰＮＰトランジスタＱ３、Ｑ４のベース端子間は接続され、ＰＮＰトランジスタＱ３のコレクタ端子と、補助電源回路のＮＰＮトランジスタＱ２のコレクタ及び抵抗Ｒ１の一方の端子に接続されている。抵抗Ｒ１の他方の端子はＮＰＮトランジスタＱ２のベース端子とツェナーダイオードＺＤ１のカソードに接続され、ツェナーダイオードＺＤ１のアノードは、ブートストラップ回路のグランドに相当するＶＳ端子に接続されている。ＮＰＮトランジスタＱ２のエミッタ端子は、ダイオードＤ３のアノードに接続され、カソードはブートストラップ回路の正極であるコンデンサＣ２の一方の端子とダイオードＤ２のカソードに接続されている。
【００１５】
第1のカレントミラー回路のＰＮＰトランジスタＱ４のコレクタ端子は、第２のカレントミラー回路のＰＮＰトランジスタＱ５、Ｑ６のベース端子間とＮＰＮトランジスタＱ５のコレクタ端子に接続されている。ＰＮＰトランジスタＱ６のコレクタ端子は、出力端子Ｖｏｕtに接続され、ＰＮＰトランジスタＱ５、Ｑ６のエミッタ端子はグランドＧＮＤに接地されている。
【００１６】
補助電源回路の出力電圧Ｖｓｕｂは、ブートストラップ回路の電圧（制御電源電圧Ｖｃｃ）よりも低く設定され、かつ、ハイサイドスイッチQ1のゲート駆動が十分可能な電圧に設定される。これにより、ブートストラップ回路を有するＤＣ−ＤＣコンバータ１が長期間のスイッチング休止状態時に、ブートストラップ回路電圧が放電しても、補助電源回路の出力電圧Ｖｓｕｂを維持するので、ハイサイドスイッチQ1のゲート駆動を可能とする。  
【００１７】
但し、このとき補助電源回路に流れる回路電流が出力側に流れこみ、無負荷または軽負荷状態の場合に出力電圧を上昇させてしまう問題を生じる。このため、第1のカレントミラー回路のＰＮＰトランジスタＱ３に流れる補助電源回路の回路電流を、ＰＮＰトランジスタＱ４を介して第２のカレントミラー回路のＮＰＮトランジスタＱ５、Ｑ６に流れる構成とし、ＮＰＮトランジスタＱ６が出力電圧Ｖｏｕｔから同値の電流を放電させる。これにより、出力電圧Ｖｏｕｔの上昇を防ぐことが可能になる。
【００１８】
以上のように、第１の実施形態によれば、ブートストラップ回路を有するＤＣ−ＤＣコンバータ１が長期間のスイッチング休止状態から通常状態に復帰可能になる。
【００１９】
図２は、第１の実施形態の応用例を示したＤＣ−ＤＣコンバータ１ａの構成図である。
第１の実施形態においては、長期間のスイッチング休止状態における無負荷、軽負荷状態での出力電圧Ｖｏｕｔの上昇を防止できるが、定常動作時において、ツェナーダイオードＺＤ１に流れる電流を、さらに第1及び第２のカレントミラー回路を介して無駄にしてしまう。
図２は、図1の構成に対してスイッチ素子Ｑ７、コンデンサＣ３、ダイオードＤ４、抵抗Ｒ２を追加し、前述の定常動作時におけるエネルギー消費を抑制する。
【００２０】
図２に示すように、回生ダイオードＤ１の両端子間にダイオードＤ４と抵抗Ｒ２の並列回路とコンデンサＣ３との直列回路が接続されている。ダイオードＤ４と抵抗Ｒ２の並列回路とコンデンサＣ３との接続点にスイッチ素子Ｑ７のゲート端子が接続され、コンデンサの他端とスイッチ素子Ｑ７のソース端子はグランドＧＮＤに接続されている。スイッチ素子Ｑ７のドレイン端子は、第２のカレントミラー回路のＮＰＮトランジスタＱ５、Ｑ６のエミッタ端子に接続されている。
【００２１】
図３に、図２の補助電源回路周辺の各部電圧波形を示す。
回生ダイオードＤ１の端子間電圧ＶＳ〜ＧＮＤは、定常動作時には方形波であり、スイッチ素子Ｑ７のゲート・ソース端子間に抵抗Ｒ２、コンデンサＣ３を介して入力される。ここで、図３のＱ７ｇで示すように、抵抗Ｒ２、コンデンサＣ３の時定数を任意に設定することでスイッチ素子Ｑ７のオン動作を定常動作時には停止させておくことが可能である。ダイオードＤ４はコンデンサＣ３の放電方向に接続されているため、より時定数を延長させることに寄与する。
【００２２】
図３の時刻Ｔ１においてＤＣ−ＤＣコンバータ１ａが長期間のスイッチング休止状態になった時、時刻Ｔ２にて、スイッチ素子Ｑ７のゲート電圧Ｑ７ｇがしきい電圧Ｖｔｈに達すると、スイッチ素子Ｑ７はオフ状態からオン状態になる。このとき、ブートストラップ回路電圧が低下して補助電源回路から電流Ｉｓｕｂが流れ始めると第１及び第２のカレントミラー回路電流が時刻Ｔ２以降より流れる。
従って、ＤＣ−ＤＣコンバータ１ａの定常動作時には第１及び第２のカレントミラー回路電流を遮断し、ＤＣ−ＤＣコンバータ１ａが長期間のスイッチング休止状態になった時には第１及び第２のカレントミラー回路電流を導通させることができ、ＤＣ−ＤＣコンバータ１ａの省エネルギーに寄与できる。
【００２３】
（第２の実施形態）
図４は、第２の実施形態に係るＤＣ−ＤＣコンバータ１ｂの構成図である。
図４は、制御回路ＩＣ１のハイサイドスイッチQ1のゲート駆動回路消費電力が極めて少なく、オフ状態時でもほとんど消費しない場合、補助電源回路部品を削減した構成を示す。
前述の条件では、ＤＣ−ＤＣコンバータ１ｂが長期間のスイッチング休止状態になった時には、ブートストラップ回路電圧を保持すれば良く、最小限の供給を行えばよい。そこで、補助電源回路を構成するツェナ―ダイオードＺＤ１電流Ｉｚが出力端子側に流れこまない様にＰＮＰトランジスタＱ８のエミッタ端子をツェナ―ダイオードＺＤ１と接続し、ベース端子をＶＳ端子に接続し、コレクタ端子からツェナ―ダイオードＺＤ１電流ＩｚをＧＮＤへ放出する。
これによりツェナ―ダイオードＺＤ１電流Ｉｚが出力端子側に流れこむ値はＰＮＰトランジスタＱ８の電流増幅度ｈｆｅの逆数となる。図示していないが、制御回路ＩＣ１の出力電圧検出のために分圧抵抗等が一般的に使用されており、前述のＩｚ／ｈｆｅの電流は分圧抵抗による消費電力未満とすることができるので、出力電圧Ｖｏｕｔの上昇にならない。
【００２４】
以上、本発明の実施の形態を説明したが、上記実施形態は、本発明の技術的思想を具体化するための例示であって、個々の構成、組合せ等を上記のものに特定するものではない。本発明は、要旨を逸脱しない範囲内で種々変更して実施できる。
【産業上の利用可能性】
【００２５】
以上のように、本発明に係るＤＣ―ＤＣコンバータは、休止状態から通常状態に復帰することができるため、ダイナミック負荷を有する電源、或いは外部オン／オフモードを有する負荷回路の電源に用いるのに好適である。
【符号の説明】
【００２６】
１、１ａ，１ｂ  ＤＣ−ＤＣコンバータ
Ｃ１〜Ｃ３  コンデンサ
Ｄ１〜Ｄ４  ダイオード
ＩＣ１  制御回路
Ｌ１  リアクトル
Ｖｃｃ  制御電源
Ｖｉｎ  入力電圧
Ｑ１  ハイサイドスイッチ
Ｑ２、Ｑ５、Ｑ６  ＮＰＮトランジスタ
Ｑ３、Ｑ４、Ｑ８  ＰＮＰトランジスタ
Ｑ７  スイッチ素子
Ｒ１、Ｒ２  抵抗
ＺＤ１  ツェナーダイオード
【図１】
2015154682.tif 000003
【図２】
2015154682.tif 000004
【図３】
2015154682.tif 000005
【図４】
2015154682.tif 000006