(57)【要約】      （修正有）【課題】Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステムに関し、低温成長層中におけるキャリアのトラップによる効率低下を低減する。【解決手段】表面が単結晶Ｓｉ層４である基板１の単結晶Ｓｉ層４上にｉ型ＳｉｘＧｅ１−ｘ層６（但し、０＜ｘ＜１）を介してｐｎ接合或いはｐｉｎ接合のいずれかが形成されたＳｉｙＧｅ１−ｙ層７（但し、０≦ｙ＜ｘ）を設ける。【選択図】図１
2015220290.tif 000002
【特許請求の範囲】
【請求項１】
表面が単結晶Ｓｉ層である基板と、
前記単結晶Ｓｉ層上に設けたｉ型ＳｉｘＧｅ１−ｘ層（但し、０＜ｘ＜１）と、
前記ｉ型ＳｉｘＧｅ１−ｘ層に設けられて、ｐ型層／ｎ型層からなるｐｎ接合或いはｐ型層／ｉ型層／ｎ型層からなるｐｉｎ接合のいずれかが形成されたＳｉｙＧｅ１−ｙ層（但し、０≦ｙ＜ｘ）と、
前記ｐ型層及びｎ型層に形成された電極と
を有することを特徴とするＧｅ系半導体装置。
【請求項２】
ｐ型層／ｎ型層からなるｐｎ接合或いはｐ型層／ｉ型層／ｎ型層からなるｐｉｎ接合が、前記ＳｉｙＧｅ１−ｙ層の成長方向に対して横方向に形成されていることを特徴とする請求項１に記載のＧｅ系半導体装置。
【請求項３】
ｐ型層／ｎ型層からなるｐｎ接合或いはｐ型層／ｉ型層／ｎ型層からなるｐｉｎ接合が、前記ＳｉｙＧｅ１−ｙ層の成長方向に対して成長方向に形成されており、且つ、前記ｉ型ＳｉｘＧｅ１−ｘ層に接する層の平面面積が最大となるメサ構造を有していることを特徴とする請求項１に記載のＧｅ系半導体装置。
【請求項４】
前記ＳｉｙＧｅ１−ｙ層に形成されるｐ型層／ｎ型層からなるｐｎ接合或いはｐ型層／ｉ型層／ｎ型層からなるｐｉｎ接合が、ｐ型層の表面の一部に形成されたｎ型層或いはｎ型層の表面の一部に形成されたｐ型層からなるｐｎ接合、または、ｉ型層の両側面に形成されたｐ型層と前記ｉ型層の表面の一部に形成されたｎ型層或いはｉ型層の両側面に形成されたｎ型層と前記ｉ型層の表面の一部に形成されたｐ型層からなるｐｉｎ接合であることを特徴とする請求項１に記載のＧｅ系半導体装置。
【請求項５】
前記ｐｎ接合或いはｐｉｎ接合によりフォトダイオードを形成し、前記フォトダイオードを複数個並列に配置するとともに、
前記基板の表面の単結晶Ｓｉ層の一部に複数の光導波路を設け、前記光導波路を前記フォトダイオードと光学的に結合した請求項２乃至請求項４のいずれか１項に記載のＧｅ系半導体装置。
【請求項６】
表面が単結晶Ｓｉ層である基板上に、減圧化学気相成長法により、３００℃乃至４００℃の成長温度で、Ｇｅを種元素とするガス及びＳｉを種元素とするガスを供給することによりｉ型ＳｉｘＧｅ１−ｘ層（但し、０＜ｘ＜１）を成長する第１の成長工程と、
前記ｉ型ＳｉｘＧｅ１−ｘ層上に、減圧化学気相成長法により、６００℃乃至７００℃の成長温度で少なくともＧｅを種元素とするガスを供給することによりＳｉｙＧｅ１−ｙ層（但し、０≦ｙ＜ｘ）を成長する第２の成長工程と
前記ＳｉｙＧｅ１−ｙ層中にｐｎ接合或いはｐｉｎ接合のいずれかを形成する工程と
を有することを特徴とするＧｅ系半導体装置の製造方法。
【請求項７】
請求項５に記載のＧｅ系半導体装置の前記単結晶Ｓｉ層を加工して光分波器を形成し、前記フォトダイオードと結合した光導波路と前記光分波器の出力導波路とを結合した集積型光受信器と、
表面が単結晶Ｓｉ層である基板の前記単結晶Ｓｉ層を加工して設けた光合波器と、前記光合波器の入力導波路に接続された半導体レーザと、前記光合波器の出力導波路に結合されたリング共振器とを有する集積型光送信器と、
前記光合波器の前記出力導波路と前記光分波器の入力導波路を接続する光ファイバと
を備えたことを特徴とする光インターコネクトシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｇｅ系半導体装置、その製造方法及び光インターコネクトシステムに関するものであり、例えば、光通信及びデータ通信に用いられるＳｉ基板上のＧｅ系半導体を吸収層とする半導体受光素子等に関するものである。
【背景技術】
【０００２】
サーバＣＰＵ間のデータ伝送量の増大に伴い、従来のＣｕ配線を用いた電気信号による伝送での対応が限界に近づきつつある。このボトルネックを解消するためには、光インターコネクト、即ち、光信号によるデータ伝送が必要とされる。さらには、低消費電力、小面積化の観点から、光送受信に必要となる光送信器、光変調器、受信器、合分波器等の各種光コンポーネントをＳｉ基板上に集積化することが必要となる。
【０００３】
この場合、Ｓｉ基板上に形成した光導波路での損失が小さい波長１．３０μｍ〜１．５５μｍを伝送波長帯として使用することが好ましい。この波長帯での光伝送で適用されるＳｉ基板上の受信器（フォトディテクター）には、Ｓｉと同じＩＶ族で１．５５μｍ近傍に吸収端を有するＧｅを吸収層として適用することが好ましい。
【０００４】
しかし、Ｓｉ基板上にＧｅ層をエピタキシャル成長させた場合には、４．２％の格子定数差に起因してＧｅ層に貫通転位や欠陥が発生する。このような貫通転位や欠陥はＧｅ層中で発生したフォトキャリアをトラップするため、フォトディテクターの応答感度を低下させることになる。したがって、フォトダイオードの応答感度を高めるには、Ｇｅ層に発生する結晶欠陥を低減する必要がある。
【０００５】
そこで、Ｇｅ成長初期を３００℃〜４００℃の低温で成長し、その後、温度を上げて６００℃〜７００℃の高温で成長することにより、高温成長Ｇｅ層の貫通転位や欠陥密度を低減する手法が提案されている（例えば、非特許文献１参照）。このような低温／高温の二段階成長により、貫通転位や欠陥は低温成長Ｇｅ層／高温成長Ｇｅ層の界面にルーピングされるため、高温成長Ｇｅ層の貫通転位や欠陥密度が低減する。
【０００６】
また、ＳｉとＧｅの間の格子定数を有するＳｉＧｅ混晶を初期の低温成長層として適用する手法が提案されている（例えば、非特許文献２参照）。また、上述の低温／高温の二段階成長貫通転位及び欠陥密度を低減した高温成長Ｇｅ層を吸収層としたフォトディテクターが提案されている（例えば、非特許文献３参照）。例えば、非特許文献３に提案されている。この場合、ＳＯＩ基板を用いて表面の単結晶Ｓｉ層をｐ型層として、その上にｉ型Ｇｅ層を成長させ、その表面をｎ＋＋型Ｇｅ層としてＰＩＮ型フォトダイオードを形成している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−０７４０１６号公報
【非特許文献】
【０００８】
【非特許文献１】Ｖ．Ａ．Ｓｈａｈ，Ａ．Ｄｏｂｂｉｅ，Ｍ. Ｍｙｒｏｎｏｖ，Ｄ．Ｒ． Ｌｅａｄｌｅｙ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ Ｖｏｌ．５１９，（２０１１）ｐｐ．７９１１−７９１７
【非特許文献２】Ｔ．Ｈ．Ｌｏｈ，Ｈ．Ｓ．Ｎｇｕｙｅｎ，Ｃ．Ｈ．Ｔｕｎｇ，Ａ．Ｄ．Ｔｒｉｇｇ，Ｇ．Ｑ．Ｌｏ，Ｎ．Ｂａｌａｓｕｂｒａｍａｎｉａｎ，Ｄ．Ｌ．Ｋｗｏｎｇ，ａｎｄ Ｓ．Ｔｒｉｐａｔｈｙ，ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ Ｖｏｌ．９０，ｐ．０９２１０８ （２００７）
【非特許文献３】Ｔａｏ Ｙｉｎ，Ｒａｍｉ Ｃｏｈｅｎ，Ｍｉｋｅ Ｍ．Ｍｏｒｓｅ，Ｇａｄｉ Ｓａｒｉｄ，Ｙｏｅｌ Ｃｈｅｔｒｉｔ，Ｄｏｒｏｎ Ｒｕｂｉｎ，ａｎｄ Ｍａｒｉｏ Ｊ．Ｐａｎｉｃｃｉａ，Ｏｐｔｉｃｓ Ｅｘｐｒｅｓｓ，Ｖｏｌ．１５, ｐ．１３９６６ （２００７）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、非特許文献３において提案されているフォトディテクター構造では、ｐ型Ｓｉ層とＧｅ層との界面近傍の貫通転位や欠陥密度の高い低温成長Ｇｅ層をｉ型Ｇｅ層で発生したフォトキャリアが通過する。その結果、フォトキャリアは貫通転位や欠陥にトラップされるため、フォトディテクターの応答感度は低下するという問題がある。
【００１０】
したがって、Ｇｅ系半導体装置において、低温成長層中におけるキャリアのトラップによる効率低下を低減することを目的とする。
【課題を解決するための手段】
【００１１】
開示する一観点からは、表面が単結晶Ｓｉ層である基板と、前記単結晶Ｓｉ層上に設けたｉ型ＳｉｘＧｅ１−ｘ層（但し、０＜ｘ＜１）と、前記ｉ型ＳｉｘＧｅ１−ｘ層に設けられて、ｐ型層／ｎ型層からなるｐｎ接合或いはｐ型層／ｉ型層／ｎ型層からなるｐｉｎ接合のいずれかが形成されたＳｉｙＧｅ１−ｙ層（但し、０≦ｙ＜ｘ）と、前記ｐ型層及びｎ型層に形成された電極とを有することを特徴とするＧｅ系半導体装置が提供される。
【００１２】
また、開示する別の観点からは、表面が単結晶Ｓｉ層である基板上に、減圧化学気相成長法により、３００℃乃至４００℃の成長温度で、Ｇｅを種元素とするガス及びＳｉを種元素とするガスを供給することによりｉ型ＳｉｘＧｅ１−ｘ層（但し、０＜ｘ＜１）を成長する第１の成長工程と、前記ｉ型ＳｉｘＧｅ１−ｘ層上に、減圧化学気相成長法により、６００℃乃至７００℃の成長温度で少なくともＧｅを種元素とするガスを供給することによりＳｉｙＧｅ１−ｙ層（但し、０≦ｙ＜ｘ）を成長する第２の成長工程と前記ＳｉｙＧｅ１−ｙ層中にｐｎ接合或いはｐｉｎ接合のいずれかを形成する工程とを有することを特徴とするＧｅ系半導体装置の製造方法が提供される。
【００１３】
また、開示するさらに別の観点からは、上述のＧｅ系半導体装置の前記単結晶Ｓｉ層を加工して光分波器を形成し、前記フォトダイオードと結合した光導波路と前記光分波器の出力導波路とを結合した集積型光受信器と、表面が単結晶Ｓｉ層である基板の前記単結晶Ｓｉ層を加工して設けた光合波器と、前記光合波器の入力導波路に接続された半導体レーザと、前記光合波器の出力導波路に結合されたリング共振器とを有する集積型光送信器と、前記光合波器の前記出力導波路と前記光分波器の入力導波路を接続する光ファイバとを備えたことを特徴とする光インターコネクトシステムが提供される。
【発明の効果】
【００１４】
開示のＧｅ系半導体装置、その製造方法及び光インターコネクトシステムによれば、低温成長層中におけるキャリアのトラップによる効率低下を低減することが可能になる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態の半導体受光素子の概略的斜視図である。
【図２】本発明の実施の形態の半導体受光素子のバンド構造の説明図である。
【図３】本発明の実施例１の半導体受光素子の透視斜視図である。
【図４】本発明の実施例１の半導体受光素子の製造工程の途中までの説明図である。
【図５】本発明の実施例１の半導体受光素子の製造工程の図４以降の途中までの説明図である。
【図６】本発明の実施例１の半導体受光素子の製造工程の図５以降の途中までの説明図である。
【図７】本発明の実施例１の半導体受光素子の製造工程の図６以降の途中までの説明図である。
【図８】本発明の実施例１の半導体受光素子の製造工程の図７以降の途中までの説明図である。
【図９】本発明の実施例１の半導体受光素子の製造工程の図８以降の説明図である。
【図１０】本発明の実施例２の半導体受光素子の透視斜視図である。
【図１１】本発明の実施例３の半導体受光素子の透視斜視図である。
【図１２】本発明の実施例３の半導体受光素子の製造工程の途中までの説明図である。
【図１３】本発明の実施例３の半導体受光素子の製造工程の図１２以降の途中までの説明図である。
【図１４】本発明の実施例３の半導体受光素子の製造工程の図１３以降の途中までの説明図である。
【図１５】本発明の実施例３の半導体受光素子の製造工程の図１４以降の途中までの説明図である。
【図１６】本発明の実施例３の半導体受光素子の製造工程の図１５以降の説明図である。
【図１７】本発明の実施例４の半導体受光素子の透視斜視図である。
【図１８】本発明の実施例４の半導体受光素子の製造工程の途中までの説明図である。
【図１９】本発明の実施例４の半導体受光素子の製造工程の図１８以降の途中までの説明図である。
【図２０】本発明の実施例４の半導体受光素子の製造工程の図１９以降の途中までの説明図である。
【図２１】本発明の実施例４の半導体受光素子の製造工程の図２０以降の途中までの説明図である。
【図２２】本発明の実施例４の半導体受光素子の製造工程の図２１以降の説明図である。
【図２３】本発明の実施例５の半導体受光素子の説明図である。
【図２４】本発明の実施例６の半導体受光素子の説明図である。
【図２５】本発明の実施例７の半導体受光素子の説明図である。
【図２６】本発明の実施例８の集積型光受信器の説明図である。
【図２７】本発明の実施例９の光インターコネクトシステムに用いる集積型光送信器の説明図である。
【図２８】本発明の実施例９の光インターコネクトシステムの概念的構成図である。
【発明を実施するための形態】
【００１６】
ここで、図１及び図２を参照して、本発明の実施の形態のＧｅ系半導体装置を説明するが、ここでは、一例として、導波路結合型半導体受光素子として説明するが、電界吸収型の変調器でも良い。図１は、本発明の実施の形態の半導体受光素子の概略的斜視図であり、表面が単結晶Ｓｉ層４である基板１の単結晶Ｓｉ層４上にｉ型ＳｉｘＧｅ１−ｘ層（但し、０＜ｘ＜１）６を介して設けたＳｉｙＧｅ１−ｙ層（但し、０≦ｙ＜ｘ）７を素子形成領域とする。このＳｉｙＧｅ１−ｙ層（但し、０≦ｙ＜ｘ）７に、ｐ型層１０／ｎ型層９からなるｐｎ接合或いはｐ型層１０／ｉ型層８／ｎ型層９からなるｐｉｎ接合のいずれかを形成する。この場合の表面が単結晶Ｓｉ層４である基板１は、典型的には単結晶シリコン基板或いは単結晶Ｓｉ基板２上に酸化膜３を介して単結晶Ｓｉ層４を設けたＳＯＩ基板である。
【００１７】
ここで、ＳｉｙＧｅ１−ｙ層７中の貫通転位密度及び欠陥密度は、低温成長層であるｉ型ＳｉｘＧｅ１−ｘ層６の貫通転位密度及び欠陥密度より低い。また、ＳｉｙＧｅ１−ｙ層７の組成比ｙは０≦ｙ≦０．２０とする。ｙが、０．２０を超えると１．３０μｍ〜１．５５μｍを伝送波長帯に対する応答感度が低くなる。一方、ｉ型ＳｉｘＧｅ１−ｘ層６の組成ｘは、０＜ｘ≦０．４０とする。ｘが０．４０を超えると歪緩和効果が不十分になる。
【００１８】
この場合のｐｎ接合或いはｐｉｎ接合は、ＳｉｙＧｅ１−ｙ層７の成長方向に対して横方向に形成しても良いし、縦方向に形成しても良いし、或いは、それらの中間形態の縦横型に形成しても良い。
【００１９】
このフォトダイオードにパッシブ型の光導波路５を光学的に結合しても良い。この場合の光導波路５は、基板１としてＳＯＩ基板を用いる場合には、ＳＯＩ基板の表面の単結晶Ｓｉ層４を加工してリブ型導波路を形成すれば良い。この場合の上部クラッド層としては選択成長マスク１１とコンタクトホールを形成するための絶縁膜１２を用いても良いし、絶縁膜１２のみで上部クラッド層を形成しても良い。或いは、基板１として単結晶Ｓｉ基板を用いる場合には、下部クラッド層となる絶縁膜を介して設けた多結晶Ｓｉ膜を加工してチャネル型導波路を形成すれば良い。
【００２０】
また、これらの導波路結合型フォトダイオードを複数個並列に配置すれば集積型光受信器を形成することができる。この場合、ＡＷＧ分波器等の分波器も単結晶Ｓｉ層４を利用して形成することができる。
【００２１】
この集積型光受信器と、集積型光送信器とを光ファイバで結合することによって、光インターコネクトシステムを構築することができる。この場合の集積型光送信器としては、ＳＯＩ基板にＡＷＧ合波器等の合波器を設けて、その入力導波路に互いに異なる波長で発振する半導体レーザをハイブリッド的に結合したものを用いる。この時、合波器の出力導波路に沿って互いにリング長の異なるリング共振器を配置して変調器を構成すれば良い。或いは、変調器として上述のフォトダイオードの形成工程を利用して電界吸収型変調器を形成して合波器の入力導波路と結合させても良い。
【００２２】
なお、フォトダイオードに光導波路を結合させることは必須ではなく、単独のフォトダイオードとしても良い。この場合には、基板１はＳＯＩ基板である必要はなく、単結晶Ｓｉ基板を用いても良い。また、単独のフォトダイオードの場合も導波路結合型フォトダイオードの場合にも、ｐ型層の位置とｎ型層の位置は互いに入れ替えることができる。
【００２３】
このようなフォトダイオードを形成するためには、まず、表面が単結晶Ｓｉ層４である基板１上に、減圧化学気相成長法により、３００℃乃至４００℃の成長温度で、Ｇｅを種元素とするガス及びＳｉを種元素とするガスを供給することによりｉ型ＳｉｘＧｅ１−ｘ層６（但し、０＜ｘ＜１）を成長させる。次いで、ｉ型ＳｉｘＧｅ１−ｘ層６上に、減圧化学気相成長法により、６００℃乃至７００℃の成長温度で少なくともＧｅを種元素とするガスを供給することによりＳｉｙＧｅ１−ｙ層（但し、０≦ｙ＜ｘ）７を成長させる。そして、このＳｉｙＧｅ１−ｙ層７中にｐｎ接合或いはｐｉｎ接合のいずれかを形成すれば良い。
【００２４】
図２は本発明の形態の半導体受光素子のバンド構造の説明図であり、図２（ａ）は半導体受光素子の断面図であり、図２（ｂ）は断面に沿ったバンドラインアップである。ＳｉｙＧｅ１−ｙ層７の表面準位によるフェルミレベルピニング効果により、ＳｉｙＧｅ１−ｙ層７とｉ型ＳｉｘＧｅ１−ｘ層６のバンドラインナップは図２（ｂ）に示すようにｔｙｐｅ−Ｉ型となる。
【００２５】
ＳｉｙＧｅ１−ｙ層７の吸収層（空乏層）で発生したフォトキャリア、即ち、電子とホールはそれぞれにビルトインポテンシャルもしくは逆バイアスによる電界によりそれぞれ、ｎ側電極１３及びｐ側電極１４に向かう。この時、各フォトキャリアはＳｉｙＧｅ１−ｙ層７とｉ型ＳｉｘＧｅ１−ｘ層６との界面のエネルギー障壁（バンドオフセット）によって高欠陥層であるｉ型ＳｉＧｅ層６に侵入することなく、ＳｉｙＧｅ１−ｙ層７のみを通過する。図２（ａ）に示すように、ｉ型ＳｉｘＧｅ１−ｘ層６にｐ型層１０が接する場合には、ホールはｉ型ＳｉｘＧｅ1-ｘ層６に侵入することなくｐ側電極１４に引き抜かれる。
【００２６】
このように、本発明の実施の形態においては、ＳｉｙＧｅ１−ｙ層７の空乏層で発生したフォトキャリアは欠陥密度の高い低温成長層であるｉ型ＳｉｘＧｅ１−ｘ層６を通過しない。それによって、ｉ型ＳｉｘＧｅ１−ｘ層６中の欠陥、貫通転位によるフォトキャリアのトラップを削減することが可能となる。その結果、非特許文献３に開示された半導体受光素子と比較して、例えば、ＳｉｙＧｅ１−ｙ層７の厚さを５００ｎｍにした素子で２０％程度高い効率を有する半導体受光素子の実現が可能となる。
【実施例１】
【００２７】
次に、図３乃至図９を参照して、本発明の実施例１の半導体受光素子を説明する。図３は、本発明の実施例１の半導体受光素子の透視斜視図であり、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ（埋込酸化膜）層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて作製する。この実施例１は、Ｓｉリブ型導波路２４と導波路結合型ラテラルＰＩＮフォトダイオードを一体化した半導体受光素子である。
【００２８】
Ｓｉリブ型導波路２４は、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５とスラブ部２６とを有し、テラス部２８との接続部にはテーパ部２７が設けられている。テラス部２８上には、低温成長により成膜されたｉ型ＳｉＧｅ層３０を介してｉ型Ｇｅ層３１が設けられ、このｉ型Ｇｅ層３１の両側にｎ型Ｇｅ層３２とｐ型Ｇｅ層３３が設けられてＰＩＮ型のラテラルフォトダイオードとなる。
【００２９】
Ｓｉリブ型導波路２４に入力した信号光はｉ型Ｇｅ層３１で吸収されてフォトキャリアを生成し、生成したフォトキャリアはｎ側電極３６及びｐ側電極３７を介して電気信号として取り出される。なお、ここでは、ｉ型Ｇｅ層３１を選択成長させる際に用いたＳｉＯ２マスク２９及びコンタクトホールを形成するためのＳｉＯ２膜３４を合せてＳｉリブ型導波路２４の上部クラッド層としている。
【００３０】
このラテラルフォトダイオードにおいては、電流が横方向に流れるとともに、ｉ型ＳｉＧｅ層３０側に拡散していくフォトキャリアは界面における電子障壁によりｉ型ＳｉＧｅ層３０には流れ込まない。それによって、フォトキャリアが貫通転位や欠陥にトラップされることがないので、受光感度が向上する。
【００３１】
次に、図４乃至図９を参照して本発明の実施例１の半導体受光素子の製造工程を説明するが、各図における図（ａ）は斜視図であり、図（ｂ）は図（ａ）における一点鎖線で示す平面で切った断面図である。まず、図４に示すように、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて、Ｓｉリブ型導波路２４を形成する。まず、ＳＯＩ基板上にレジストを塗布しＥＢ（電子線）リソグラフィによりＳｉリブ型導波路形状を露光して、ウェットエッチングによる現像を行ってレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとして、ＩＣＰ（誘導結合プラズマ）ドライエッチングにより、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５、テーパ部２７及びスラブ部２６とを有するＳｉリブ型導波路２４を形成する。この時、残ったｉ型Ｓｉ層２３がフォトダイオードを形成するテラス部２８となる。
【００３２】
次いで、図５に示すようにＬＰ−ＣＶＤ法を用いてＳＯＩ基板上にテラス部２８上における厚さが０．１μｍになるようにＳｉＯ２膜を成長させる。次いで、レジストを塗布し、i線リソグラフィ法によりＧｅ層を成長する領域を露光したのち現像して幅２０μｍで長さが５０μｍの開口部を有するレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングによりＳｉＯ２膜をエッチングし、Ｏ２アッシング法によりレジストパターンを剥離することで２０μｍ×５０μｍの開口部を有するＳｉＯ２マスク２９が形成される。
【００３３】
次いで、ウェーハを成長チャンバ内に導入し、ランプヒータを加熱させて、Ｈ２雰囲気下で成長温度を例えば９００℃まで昇温し、５分間温度を保持し、表面に吸着したＯ２を取り除く。引き続いて、同じくＨ２雰囲気下で成長温度を４００℃まで下げ、原料としてＧｅＨ４を及びＳｉＨ２Ｃｌ２（ＤＣＳ）を供給して厚さが１００ｎｍのｉ型ＳｉＧｅ層３０を形成する。なお、このｉ型ＳｉＧｅ層３０の組成比はＳｉ０．７Ｇｅ０．３とする。引き続いて、Ｈ２雰囲気下で成長温度を６００℃まで昇温したのち、原料としてＧｅＨ４を供給して、ｉ型ＳｉＧｅ層３０上に、厚さが５００ｎｍのｉ型Ｇｅ層３１を形成する。
【００３４】
次いで、図６に示すように、レジストを塗布し、ｉ線ステッパにより露光したのち、ウェットエッチングにより現像し、Ｐ注入用の開口パターンを有するレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとして、ドーズ量５．０×１０１５ｃｍ−２、注入エネルギー１０ｋｅＶの条件でＰをイオン注入してｎ型Ｇｅ層３２を形成する。
【００３５】
次いで、レジストパターンを剥離したのち、再び、レジストを塗布し、ｉ線ステッパにより露光したのち、ウェットエッチングにより現像し、Ｂ注入用の開口パターンを有するレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとして、ドーズ量５．０×１０１５ｃｍ−２、注入エネルギー１０ｋｅＶの条件でＢをイオン注入してｐ型Ｇｅ層３３を形成する。
【００３６】
次いで、ＳＯＩ基板をイオン注入装置から取り出し、Ｏ２アッシング法によりレジストパターンを剥離した後、アニール装置に投入し、Ｎ２雰囲気中において８００℃で１分間アニールを施し、注入したＰイオン及びＢイオンを活性化させる。
【００３７】
次いで、図７に示すように、プラズマＣＶＤ法によりｉ型Ｇｅ層３１上の厚さが５００ｎｍになるように、ＳｉＯ２膜３４を成膜する。このＳｉＯ２膜３４とＳｉＯ２マスク２９とが、Ｓｉリブ型導波路２４の上部クラッド層となる。
【００３８】
次いで、図８に示すようにレジストを塗布し、i線ステッパによりｎ型Ｇｅ層３２及びｐ型Ｇｅ層３３に対するコンタクトホールのパターンの露光を行い現像してレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングにより、コンタクトホール３５を形成する。この時、コンタクトホール３５のサイズは、５μｍ×５０μｍとする。次いで、Ｏ２アッシング法によりレジストパターンを除去する。
【００３９】
次いで、図９に示すように、スパッタリング法を用いて厚さが５００ｎｍのＡｌ膜を蒸着する。次いで、レジストを塗布し、i線リソグラフィによって電極パターンを露光し現像してレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとしてＡｌエッチャー装置を用いてＡｌ膜をパターニングすることによってｎ側電極３６とｐ側電極３７を形成することで、本発明の実施例１の半導体受光素子の基本構造が完成する。
【００４０】
このように、本発明の実施例１においては、ｉ型Ｓｉ層２３上にＧｅフォトダイオードを形成する際に、低温成長層を介して形成したＧｅ層にラテラル構造のフォトダイオードを形成しているので、結晶性の良好なフォトダイオードとすることができる。
【００４１】
また、ラテラル構造であるので、フォトキャリアが低温成長層であるｉ型ＳｉＧｅ層３０を流れることが無い。また、ｉ型ＳｉＧｅ層３０のバンドギャップはＧｅより大きいので、フォトキャリアがｉ型ＳｉＧｅ層３０に向かって拡散していっても界面における電位障壁によりｉ型ＳｉＧｅ層３０に流れ込むことがなく、貫通転位や欠陥によるフォトキャリアのトラップを低減することができる。なお、この実施例１においては、選択成長マスクとなるＳｉＯ２マスク２９とＳｉＯ２膜３４を上部クラッド層としているが、ＳｉＯ２マスク２９を除去してからＳｉＯ２膜３４を成膜して、ＳｉＯ２膜３４のみを上部クラッド層としても良い。
【実施例２】
【００４２】
次に、図１０を参照して、本発明の実施例２の半導体受光素子を説明する。図１０は、本発明の実施例２の半導体受光素子の透視斜視図であり、Ｓｉ基板４１上に直接ラテラルフォトダイオードを形成するとともに、Ｓｉチャネル型導波路４３をラテラルフォトダイオードに対してバットジョイント結合させたものである。
【００４３】
ラテラルフォトダイオードは、Ｓｉ基板４１上に上記の実施例１と同様に低温成長させたｉ型ＳｉＧｅ層３０上に高温成長によりｉ型Ｇｅ層３１を形成し、イオン注入によりｎ型Ｇｅ層３２及びｐ型Ｇｅ層３３を形成したものである。また、Ｓｉチャネル型導波路４３は、下部クラッド層４２上に堆積させた多結晶シリコン層を加工した幅が５００ｎｍで高さが２００ｎｍの断面形状のチャネル層４４とテーパ部４５によって形成する。また、コンタクトホールを形成するためのＳｉＯ２膜３４が上部クラッド層となる。
【００４４】
この場合も、ラテラルフォトダイオードにおいては、電流が横方向に流れるとともに、ｉ型ＳｉＧｅ層３０側に拡散していくフォトキャリアは界面における電子障壁によりｉ型ＳｉＧｅ層３０には流れ込まない。それによって、フォトキャリアが貫通転位や欠陥にトラップされることがないので、受光感度が向上する。
【００４５】
このように、ＳＯＩ基板ではなく、単結晶Ｓｉ基板を用いても導波路結合型フォトダイオードを形成することができる。なお、実施例２における下部クラッド層４２は、Ｇｅ層を形成する際の選択成長マスクをそのまま用いても良いし、新たにＳｉＯ２膜を堆積させて下部クラッド層としても良い。
【実施例３】
【００４６】
次に、図１１乃至図１６を参照して、本発明の実施例３の半導体受光素子を説明する。図１１は、本発明の実施例３の半導体受光素子の透視斜視図であり、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて作製する。この実施例３は、Ｓｉリブ型導波路２４と導波路結合型メサ型ＰＩＮフォトダイオードを一体化した半導体受光素子である。
【００４７】
Ｓｉリブ型導波路２４は、上記の実施例１と同様に、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５とスラブ部２６とを有し、テラス部２８との接続部にはテーパ部２７が設けられている。テラス部２８上には、低温成長により成膜されたｉ型ＳｉＧｅ層３０を介してｐ型Ｇｅ層５１、ｉ型Ｇｅ層５２及びｎ型Ｇｅ層５３が積層され、ｉ型Ｇｅ層５２及びｎ型Ｇｅ層５３がメサエッチングされてメサ型ＰＩＮフォトダイオードとなる。
【００４８】
Ｓｉリブ型導波路２４に入力した信号光はｉ型Ｇｅ層５２で吸収されてフォトキャリアを生成し、生成したフォトキャリアはｎ側電極５６及び一対のｐ側電極５７を介して電気信号として取り出される。なお、ここでも、Ｇｅ層を選択成長させる際に用いたＳｉＯ２マスク２９及びコンタクトホールを形成するためのＳｉＯ２膜３４を合せてＳｉリブ型導波路２４の上部クラッド層としている。
【００４９】
このメサ型ＰＩＮフォトダイオードにおいては電流は縦方向に流れるが、ｐ型Ｇｅ層５１において横方向に流れるとともに、ｉ型ＳｉＧｅ層３０側に拡散していくフォトキャリアは界面における電子障壁によりｉ型ＳｉＧｅ層３０には流れ込まない。それによって、フォトキャリアが貫通転位や欠陥にトラップされることがないので、受光感度が向上する。
【００５０】
次に、図１２乃至図１６を参照して本発明の実施例３の半導体受光素子の製造工程を説明するが、各図における図（ａ）は斜視図であり、図（ｂ）は図（ａ）における一点鎖線で示す平面で切った断面図である。まず、図１２に示すように、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて、Ｓｉリブ型導波路２４を形成する。まず、ＳＯＩ基板上にレジストを塗布しＥＢリソグラフィによりＳｉリブ型導波路形状を露光して、ウェットエッチングによる現像を行ってレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとして、ＩＣＰドライエッチングにより、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５、テーパ部２７及びスラブ部２６とを有するＳｉリブ型導波路２４を形成する。この時、残ったｉ型Ｓｉ層２３がフォトダイオードを形成するテラス部２８となる。
【００５１】
次いで、図１３に示すようにＬＰ-ＣＶＤ法を用いてＳＯＩ基板上にテラス部２８上における厚さが０．１μｍになるようにＳｉＯ２膜を成長させる。次いで、レジストを塗布し、i線リソグラフィ法によりＧｅ層を成長する領域を露光したのち現像して幅２０μｍで長さが５０μｍの開口部を有するレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングによりＳｉＯ２膜をエッチングし、Ｏ２アッシング法によりレジストパターンを剥離することで２０μｍ×５０μｍの開口部を有するＳｉＯ２マスク２９が形成される。
【００５２】
次いで、ウェーハを成長チャンバ内に導入し、ランプヒータを加熱させて、Ｈ２雰囲気下で成長温度を例えば９００℃まで昇温し、５分間温度を保持し、表面に吸着したＯ２を取り除く。引き続いて、同じくＨ２雰囲気下で成長温度を４００℃まで下げ、原料としてＧｅＨ４を及びＳｉＨ２Ｃｌ２（ＤＣＳ）を供給して厚さが１００ｎｍのｉ型ＳｉＧｅ層３０を形成する。なお、このｉ型ＳｉＧｅ層３０の組成比はＳｉ０．８Ｇｅ０．２とする。
【００５３】
引き続いて、Ｈ２雰囲気下で成長温度を６００℃まで昇温したのち、原料としてＧｅＨ４、ドーパント源としてＢ２Ｈ６を供給して、ｉ型ＳｉＧｅ層３０上に、厚さが２００ｎｍで２．０×１０１９ｃｍ−３のドーピング濃度のｐ型Ｇｅ層５１を形成する。引き続いて、成長温度６００℃において、Ｂ２Ｈ６の供給を停止し、ＧｅＨ４を供給して厚さが５００ｎｍのｉ型Ｇｅ層５２を形成する。引き続いて、成長温度６００℃において、ＧｅＨ４とともに、ドーパント源としてＰＨ３を供給して厚さが３００ｎｍで２．０×１０１９ｃｍ−３のドーピング濃度のｎ型Ｇｅ層５３を形成する。
【００５４】
次いで、図１４に示すように、レジストを塗布し、ｉ線ステッパにより露光したのち、ウェットエッチングにより現像し、幅１０μｍ、長さ５０μｍのレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとして、ＩＣＰドライエッチングにより、ｐ型Ｇｅ層５１が露出するまでエッチングしてメサ構造を形成する。次いで、Ｏ２アッシング法によりレジストパターンを剥離する。
【００５５】
次いで、図１５に示すように、プラズマＣＶＤ法によりｎ型Ｇｅ層５３上の厚さが５００ｎｍになるように、ＳｉＯ２膜５４を成膜する。このＳｉＯ２膜５４とＳｉＯ２マスク２９とが、Ｓｉリブ型導波路２４の上部クラッド層となる。
【００５６】
次いで、レジストを塗布し、i線ステッパによりｎ型Ｇｅ層５３及びｐ型Ｇｅ層５１に対するコンタクトホールのパターンの露光を行い現像してレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングにより、コンタクトホール５５を形成する。次いで、Ｏ２アッシング法によりレジストパターンを除去する。
【００５７】
次いで、図１６に示すように、スパッタリング法を用いて厚さが５００ｎｍのＡｌ膜を蒸着する。次いで、レジストを塗布し、i線リソグラフィによって電極パターンを露光し現像してレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとしてＡｌエッチャー装置を用いてＡｌ膜をパターニングすることによってｎ側電極５６とｐ側電極５７を形成することで、本発明の実施例３の半導体受光素子の基本構造が完成する。
【００５８】
このように、本発明の実施例３においては、ｉ型Ｓｉ層２３上にＧｅフォトダイオードを形成する際に、低温成長層を介して形成したＰＩＮ積層構造によりメサ構造のフォトダイオードを形成しているので、結晶性の良好なフォトダイオードとすることができる。また、ｉ型Ｇｅ層で生成されたフォトキャリアが低温成長層であるｉ型ＳｉＧｅ層３０に向かって拡散して行っても界面における電位障壁によりｉ型ＳｉＧｅ層３０に流れ込むことがなく、貫通転位や欠陥によるフォトキャリアのトラップを低減することができる。なお、この実施例３においても、選択成長マスクとなるＳｉＯ２マスク２９とＳｉＯ２膜５４を上部クラッド層としているが、ＳｉＯ２マスク２９を除去してからＳｉＯ２膜５４を成膜して、ＳｉＯ２膜５４のみを上部クラッド層としても良い。
【実施例４】
【００５９】
次に、図１７乃至図２２を参照して、本発明の実施例４の半導体受光素子を説明する。図１７は、本発明の実施例４の半導体受光素子の透視斜視図であり、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて作製する。この実施例４は、Ｓｉリブ型導波路２４と導波路結合型の縦横型のＰＩＮフォトダイオードを一体化した半導体受光素子である。
【００６０】
Ｓｉリブ型導波路２４は、上記実施例１と同様に、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５とスラブ部２６とを有し、テラス部２８との接続部にはテーパ部２７が設けられている。テラス部２８上には、低温成長により成膜されたｉ型ＳｉＧｅ層３０を介してｉ型Ｇｅ層３１が設けられ、このｉ型Ｇｅ層３１の両側に一対のｐ型Ｇｅ層３３が設けられるとともに、ｉ型Ｇｅ層３１の表面の一部にｎ型Ｇｅ層３２が形成されて縦横型のＰＩＮフォトダイオードとなる。
【００６１】
Ｓｉリブ型導波路２４に入力した信号光はｉ型Ｇｅ層３１で吸収されてフォトキャリアを生成し、生成したフォトキャリアはｎ側電極３６及び一対のｐ側電極３７を介して電気信号として取り出される。なお、ここでは、ｉ型Ｇｅ層３１を選択成長させる際に用いたＳｉＯ２マスク２９及びコンタクトホールを形成するためのＳｉＯ２膜３４を合せてＳｉリブ型導波路２４の上部クラッド層としている。
【００６２】
この縦横型のＰＩＮフォトダイオードにおいては、電流が横方向及び縦方向に流れるが、縦方向に流れてｉ型ＳｉＧｅ層３０側に拡散していくフォトキャリアは界面における電子障壁によりｉ型ＳｉＧｅ層３０には流れ込まない。それによって、フォトキャリアが貫通転位や欠陥にトラップされることがないので、受光感度が向上する。
【００６３】
次に、図１８乃至図２２を参照して本発明の実施例４の半導体受光素子の製造工程を説明するが、各図における図（ａ）は斜視図であり、図（ｂ）は図（ａ）における一点鎖線で示す平面で切った断面図である。まず、図１８に示すように、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて、Ｓｉリブ型導波路２４を形成する。まず、ＳＯＩ基板上にレジストを塗布しＥＢリソグラフィによりＳｉリブ型導波路形状を露光して、ウェットエッチングによる現像を行ってレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとして、ＩＣＰドライエッチングにより、幅が５００ｎｍで高さが２００ｎｍの断面形状のコア層２５、テーパ部２７及びスラブ部２６とを有するＳｉリブ型導波路２４を形成する。この時、残ったｉ型Ｓｉ層２３がフォトダイオードを形成するテラス部２８となる。
【００６４】
次いで、図１９に示すようにＬＰ-ＣＶＤ法を用いてＳＯＩ基板上にテラス部２８上における厚さが０．１μｍになるようにＳｉＯ２膜を成長させる。次いで、レジストを塗布し、i線リソグラフィ法によりＧｅ層を成長する領域を露光したのち現像して幅１４μｍで長さが５０μｍの開口部を有するレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングによりＳｉＯ２膜をエッチングし、Ｏ２アッシング法によりレジストパターンを剥離することで１４μｍ×５０μｍの開口部を有するＳｉＯ２マスク２９が形成される。
【００６５】
次いで、ウェーハを成長チャンバ内に導入し、ランプヒータを加熱させて、Ｈ２雰囲気下で成長温度を例えば９００℃まで昇温し、５分間温度を保持し、表面に吸着したＯ２を取り除く。引き続いて、同じくＨ２雰囲気下で成長温度を４００℃まで下げ、原料としてＧｅＨ４を及びＳｉＨ２Ｃｌ２（ＤＣＳ）を供給して厚さが２００ｎｍのｉ型ＳｉＧｅ層３０を形成する。なお、このｉ型ＳｉＧｅ層３０の組成比はＳｉ０．９Ｇｅ０．１とする。引き続いて、Ｈ２雰囲気下で成長温度を６００℃まで昇温したのち、原料としてＧｅＨ４を供給して、ｉ型ＳｉＧｅ層３０上に、厚さが５００ｎｍのｉ型Ｇｅ層３１を形成する。
【００６６】
次いで、図２０に示すように、レジストを塗布し、ｉ線ステッパにより露光したのち、ウェットエッチングにより現像し、Ｐ注入用の５μｍ×５０μｍの開口パターンを有するレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとして、ドーズ量５．０×１０１５ｃｍ−２、注入エネルギー１０ｋｅＶの条件でＰをイオン注入してｎ型Ｇｅ層３２を形成する。
【００６７】
次いで、レジストパターンを剥離したのち、再び、レジストを塗布し、ｉ線ステッパにより露光したのち、ウェットエッチングにより現像し、Ｂ注入用の２μｍ×５０μｍの２つの開口パターンを有するレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとして、ドーズ量５．０×１０１５ｃｍ−２、注入エネルギー１０ｋｅＶの条件でＢをイオン注入してｐ型Ｇｅ層３３を形成する。
【００６８】
次いで、ＳＯＩ基板をイオン注入装置から取り出し、Ｏ２アッシング法によりレジストパターンを剥離した後、アニール装置に投入し、Ｎ２雰囲気中において８００℃で１分間アニールを施し、注入したＰイオン及びＢイオンを活性化させる。
【００６９】
次いで、図２１に示すように、プラズマＣＶＤ法によりＧｅ層上の厚さが５００ｎｍになるように、ＳｉＯ２膜３４を成膜する。このＳｉＯ２膜３４とＳｉＯ２マスク２９とが、Ｓｉリブ型導波路２４の上部クラッド層となる。
【００７０】
次いで、レジストを塗布し、i線ステッパによりｎ型Ｇｅ層３２及びｐ型Ｇｅ層３３に対するコンタクトホールのパターンの露光を行い現像してレジストパターン（図示は省略）を形成する。次いで、このレジストパターンをマスクとしてＩＣＰドライエッチングにより、コンタクトホール３５を形成する。この時、コンタクトホール３５のサイズは、ｐ型Ｇｅ層３３に対しては２μｍ×５０μｍとし、ｎ型Ｇｅ層３２に対しては５μｍ×５０μｍとする。次いで、Ｏ２アッシング法によりレジストパターンを除去する。
【００７１】
次いで、図２２に示すように、スパッタリング法を用いて厚さが５００ｎｍのＡｌ膜を蒸着する。次いで、レジストを塗布し、i線リソグラフィによって電極パターンを露光し現像してレジストパターン（図示は省略）を形成する。次いで、レジストパターンをマスクとしてＡｌエッチャー装置を用いてＡｌ膜をパターニングすることによってｎ側電極３６とｐ側電極３７を形成することで、本発明の実施例４の半導体受光素子の基本構造が完成する。
【００７２】
このように、本発明の実施例４においては、ｉ型Ｓｉ層２３上にＧｅフォトダイオードを形成する際に、低温成長層を介して形成したＧｅ層に縦横型のフォトダイオードを形成しているので、結晶性の良好なフォトダイオードとすることができる。また、ｉ型Ｇｅ層では生成されたフォトキャリアがｉ型ＳｉＧｅ層３０に向かって拡散していっても界面における電位障壁によりｉ型ＳｉＧｅ層３０に流れ込むことがなく、貫通転位や欠陥によるフォトキャリアのトラップを低減することができる。なお、この実施例４においては、選択成長マスクとなるＳｉＯ２マスク２９とＳｉＯ２膜３４を上部クラッド層としているが、ＳｉＯ２マスク２９を除去してからＳｉＯ２膜３４を成膜して、ＳｉＯ２膜３４のみを上部クラッド層としても良い。
【実施例５】
【００７３】
次に、図２３を参照して、本発明の実施例５の半導体受光素子を説明する。図２３は、本発明の実施例５の半導体受光素子の透視斜視図であり、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて作製する。この実施例５は、Ｓｉリブ型導波路２４を形成しない以外は、上記の実施例１と全く同じ製造工程で形成することができる。この場合、信号光は上部から入射させれば良い。
【００７４】
上方から入射した信号光はｉ型Ｇｅ層３１で吸収されてフォトキャリアを生成し、生成したフォトキャリアはｎ側電極３６及びｐ側電極３７を介して電気信号として取り出される。この時、フォトキャリアは横方向に流れるとともに、ｉ型ＳｉＧｅ層３０側に拡散していくが、ｉ型ＳｉＧｅ層３０側に拡散していくフォトキャリアは界面における電子障壁によりｉ型ＳｉＧｅ層３０には流れ込まない。それによって、フォトキャリアが貫通転位や欠陥にトラップされることがないので、受光感度が向上する。
【実施例６】
【００７５】
次に、図２４を参照して、本発明の実施例６の半導体受光素子を説明する。図２４は、本発明の実施例６の半導体受光素子の透視斜視図であり、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて作製する。この実施例６は、Ｓｉリブ型導波路２４を形成しない以外は、上記の実施例３と全く同じ製造工程で形成することができる。この場合も、信号光は上部から入射させれば良い。但し、ｎ側電極５６によって信号光が遮られるのを防止するために、ｎ側電極５６の幅をｎ型Ｇｅ層５３の幅より狭くする。
【００７６】
上方から入射した信号光はｎ型Ｇｅ層５３の両側を透過してｉ型Ｇｅ層５２で吸収されてフォトキャリアを生成し、生成したフォトキャリアはｎ側電極５６及びｐ側電極５７を介して電気信号として取り出される。この時、フォトキャリアは縦方向に流れてｉ型ＳｉＧｅ層３０側に拡散していくが、ｉ型ＳｉＧｅ層３０側に拡散していくフォトキャリアは界面における電子障壁によりｉ型ＳｉＧｅ層３０には流れ込まない。それによって、フォトキャリアが貫通転位や欠陥にトラップされることがないので、受光感度が向上する。
【実施例７】
【００７７】
次に、図２５を参照して、本発明の実施例７の半導体受光素子を説明する。図２５は、本発明の実施例７の半導体受光素子の透視斜視図であり、Ｓｉ基板２１上に厚さが３．０μｍのＢＯＸ層２２を介して厚さが３００ｎｍで（００１）面を主面とするｉ型Ｓｉ層２３を設けたＳＯＩ基板を用いて作製する。この実施例７は、Ｓｉリブ型導波路２４を形成しない以外は、上記の実施例４と全く同じ製造工程で形成することができる。この場合も、信号光は上部から入射させれば良い。
【００７８】
上方から入射した信号光はｉ型Ｇｅ層３１で吸収されてフォトキャリアを生成し、生成したフォトキャリアはｎ側電極３６及びｐ側電極３７を介して電気信号として取り出される。この時、フォトキャリアは横方向及び縦方向に流れるが、ｉ型ＳｉＧｅ層３０側に拡散していくフォトキャリアは界面における電子障壁によりｉ型ＳｉＧｅ層３０には流れ込まない。それによって、フォトキャリアが貫通転位や欠陥にトラップされることがないので、受光感度が向上する。
【実施例８】
【００７９】
次に、図２６を参照して、本発明の実施例８の集積型光受信器を説明する。図２６は本発明の実施例８の集積型光受信器の説明図であり、図２６（ａ）は概念的平面図であり、図２６（ｂ）はＡＷＧ分波器の概念的構成図である。図２６（ａ）に示すように、上記の実施例１に示した導波路結合型ＰＩＮフォトダイオード４０を複数個並列配置するとともに、リブ型Ｓｉ導波路をＡＷＧ分波器６０の出力導波路６５に接続する。なお、ここでは、導波路結合型ＰＩＮフォトダイオード４０を一例として４つ図示している。
【００８０】
図２６（ｂ）に示すように、ＡＷＧ分波器６０は、一本の入力導波路６１、スラブ導波路６２、アレイ導波路６３、スラブ導波路６４及び複数本に分岐した出力導波路６５を備え、ＳＯＩ基板２０の表面のｉ型Ｓｉ層を加工して形成する。なお、ここでは、導波路結合型ＰＩＮフォトダイオード４０の配列数に併せて出力導波路６５を４本に分岐している。
【００８１】
波長多重（ＭＤＷ）化された信号光が入力導波路６１に入射すると、アレイ導波路６３において異なった波長毎に分岐されて出力導波路６５から出力されて導波路結合型ＰＩＮフォトダイオード４０で電気信号に変換される。なお、ここでは、ＡＷＧ分波器６０を一体形成しているが、ＡＷＧ分波器６０を設けずに、導波路結合型ＰＩＮフォトダイオードアレイにより集積型光受信器を形成しても良い。
【実施例９】
【００８２】
次に、図２７及び図２８を参照して、本発明の実施例９の光インターコネクトシステムを説明する。図２７は本発明の実施例９の光インターコネクトシステムに用いる集積型光送信器の説明図であり、図２７（ａ）は概念的平面図であり、図２７（ｂ）はＡＷＧ合波器の概念的構成図である。図２７（ａ）に示すように、ＳＯＩ基板２０の表面のｉ型Ｓｉ層を加工してＡＷＧ合波器７０を形成して、このＡＷＧ合波器７０の入力導波路７１に互いに異なった波長で発振する半導体レーザ８０をハイブリッド的に一体接続する。
【００８３】
また、出力導波路７５には、半導体レーザ８０の発振波長に応じて互いに異なったリング共振器長を有するリング共振器を出力導波路７５に沿って配列して変調器８１を形成している。ここでは、半導体レーザ８０を一例として４つ図示しているので、リング共振器の数も４つにしている。
【００８４】
図２７（ｂ）に示すように、ＡＷＧ合波器７０は、複数本に分岐した入力導波路７１、スラブ導波路７２、アレイ導波路７３、スラブ導波路７４及び１本の出力導波路７５を備え、ＳＯＩ基板２０の表面のｉ型Ｓｉ層を加工して形成する。このＡＷＧ合波器７０は、図２６（ｂ）に示したＡＷＧ分波器６０の入力側と出力側を入れ替えただけで実質的構造は同じである。
【００８５】
半導体レーザ８０から出力された互いに波長の異なる４つの連続光はＡＷＧ合波器７０で合波されたのち、リング共振器を備えた変調器８１によって変調されて、波長多重化信号として出力導波路７５から出力される。
【００８６】
図２８は、本発明の実施例９の光インターコネクトシステムの概念的構成図であり、図２７に示した集積型光送信器のＡＷＧ合波器７０の出力導波路７５と図２６に示した集積型光受信器のＡＷＧ分波器６０の入力導波路６１を光ファイバ９０で接続したものである。
【００８７】
半導体レーザ８０から出力された互いに波長の異なる４つの連続光はＡＷＧ合波器７０で合波されたのち、リング共振器を備えた変調器８１によって変調されて、波長多重化信号として出力導波路６５から出力されて光ファイバ９０を導波する。
【００８８】
光ファイバ９０を導波した波長多重化信号は、入力導波路６１に入射すると、ＡＷＧ分波器６０のアレイ導波路６３において異なった波長毎に分岐されて出力導波路６５から出力されて導波路結合型ＰＩＮフォトダイオード４０で電気信号に変換される。
【００８９】
本発明の実施例９においては、ＳＯＩ基板を利用して高感度の集積型光受信器を形成しているので、高性能の光インターコネクトシステムをコンパクトに形成することができる。
【００９０】
ここで、実施例１乃至実施例９を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）表面が単結晶Ｓｉ層である基板と、前記単結晶Ｓｉ層上に設けたｉ型ＳｉｘＧｅ1-ｘ層（但し、０＜ｘ＜１）と、前記Ｉ型ＳｉｘＧｅ1-ｘ層に設けられて、ｐ型層／ｎ型層からなるｐｎ接合或いはｐ型層／ｉ型層／ｎ型層からなるｐｉｎ接合のいずれかが形成されたＳｉｙＧｅ1-ｙ層（但し、０≦ｙ＜ｘ）と、前記ｐ型層及びｎ型層に形成された電極とを有することを特徴とするＧｅ系半導体装置。
（付記２）前記ＳｉｙＧｅ1-ｙ層中の貫通転位密度及び欠陥密度が、前記ｉ型ＳｉｘＧｅ1-ｘ層中の貫通転位密度及び欠陥密度より低いことを特徴とする付記１に記載のＧｅ系半導体装置。
（付記３）前記ＳｉｙＧｅ1-ｙ層の組成比ｙが、０≦ｙ≦０．２０であることを特徴とする付記１または付記２に記載のＧｅ系半導体装置。
（付記４）前記基板が、Ｓｉ基板、または、Ｓｉ基板上に絶縁膜を介して単結晶Ｓｉ層を設けたＳＯＩ基板のいずれかであることを特徴とする付記１乃至付記３のいずれか１に記載のＧｅ系半導体装置。
（付記５）ｐ型層／ｎ型層からなるｐｎ接合或いはｐ型層／ｉ型層／ｎ型層からなるｐｉｎ接合が、前記ＳｉｙＧｅ1-ｙ層の成長方向に対して横方向に形成されていることを特徴とする付記１乃至付記５のいずれか１に記載のＧｅ系半導体装置。
（付記６）ｐ型層／ｎ型層からなるｐｎ接合或いはｐ型層／ｉ型層／ｎ型層からなるｐｉｎ接合が、前記ＳｉｙＧｅ1-ｙ層の成長方向に対して成長方向に形成されており、且つ、前記ｉ型ＳｉｘＧｅ1-ｘ層に接する層の平面面積が最大となるメサ構造を有していることを特徴とする付記１乃至付記５のいずれか１に記載のＧｅ系半導体装置。
（付記７）前記ＳｉｙＧｅ1-ｙ層に形成されるｐ型層／ｎ型層からなるｐｎ接合或いはｐ型層／ｉ型層／ｎ型層からなるｐｉｎ接合が、ｐ型層の表面の一部に形成されたｎ型層或いはｎ型層の表面の一部に形成されたｐ型層からなるｐｎ接合、または、ｉ型層の両側面に形成されたｐ型層と前記ｉ型層の表面の一部に形成されたｎ型層或いはｉ型層の両側面に形成されたｎ型層と前記ｉ型層の表面の一部に形成されたｐ型層からなるｐｉｎ接合であることを特徴とする付記１乃至付記５のいずれか１に記載のＧｅ系半導体装置。
（付記８）前記ｐｎ接合或いはｐｉｎ接合によりフォトダイオードを形成し、前記フォトダイオードを複数個並列に配置するとともに、前記基板の表面の単結晶Ｓｉ層の一部に複数の光導波路を設け、前記光導波路を前記フォトダイオードと光学的に結合したことを特徴とする付記２乃至付記４のいずれか１に記載のＧｅ系半導体装置。
（付記９）表面が単結晶Ｓｉ層である基板上に、減圧化学気相成長法により、３００℃乃至４００℃の成長温度で、Ｇｅを種元素とするガス及びＳｉを種元素とするガスを供給することによりｉ型ＳｉｘＧｅ1-ｘ層（但し、０＜ｘ＜１）を成長する第１の成長工程と、前記ｉ型ＳｉｘＧｅ1-ｘ層上に、減圧化学気相成長法により、６００℃乃至７００℃の成長温度で少なくともＧｅを種元素とするガスを供給することによりＳｉｙＧｅ1-ｙ層（但し、０≦ｙ＜ｘ）を成長する第２の成長工程と前記ＳｉｙＧｅ1-ｙ層中にｐｎ接合或いはｐｉｎ接合いずれかを形成する工程とを有することを特徴とするＧｅ系半導体装置の製造方法。
（付記１０）付記８に記載のＧｅ系半導体装置の前記単結晶Ｓｉ層を加工して光分波器を形成し、前記フォトダイオードと結合した光導波路と前記光分波器の出力導波路とを結合した集積型光受信器と、表面が単結晶Ｓｉ層である基板の前記単結晶Ｓｉ層を加工して設けた光合波器と、前記光合波器の入力導波路に接続された半導体レーザと、前記光合波器の出力導波路に結合されたリング共振器とを有する集積型光送信器と、前記光合波器の前記出力導波路と前記光分波器の入力導波路を接続する光ファイバとを備えたことを特徴とする光インターコネクトシステム。
【符号の説明】
【００９１】
１  基板
２  単結晶Ｓｉ基板
３  酸化膜
４  単結晶Ｓｉ層
５  光導波路
６  ｉ型ＳｉｘＧｅ１−ｘ層
７  ＳｉｙＧｅ１−ｙ層
８  ｉ型層
９  ｎ型層
１０  ｐ型層
１１  選択成長マスク
１２  絶縁膜
１３  ｎ側電極
１４  ｐ側電極
２０  ＳＯＩ基板
２１  Ｓｉ基板
２２  ＢＯＸ層
２３  ｉ型Ｓｉ層
２４  Ｓｉリブ型導波路
２５  コア層
２６  スラブ部
２７  テーパ部
２８  テラス部
２９  ＳｉＯ２マスク
３０  ｉ型ＳｉＧｅ層
３１  ｉ型Ｇｅ層
３２  ｎ型Ｇｅ層
３３  ｐ型Ｇｅ層
３４，５４  ＳｉＯ２膜
３５，５５  コンタクトホール
３６，５６  ｎ側電極
３７，５７  ｐ側電極
４０  導波路結合型ＰＩＮフォトダイオード
４１  Ｓｉ基板
４２  下部クラッド層
４３  Ｓｉチャネル型導波路
４４  チャネル層
４５  テーパ部
５１  ｐ型Ｇｅ層
５２  ｉ型Ｇｅ層
５３  ｎ型Ｇｅ層
６０  ＡＷＧ分波器
６１  入力導波路
６２  スラブ導波路
６３  アレイ導波路
６４  スラブ導波路
６５  出力導波路
７０  ＡＷＧ合波器
７１  入力導波路
７２  スラブ導波路
７３  アレイ導波路
７４  スラブ導波路
７５  出力導波路
８０  半導体レーザ
８１  変調器
９０  光ファイバ
【図１】
2015220290.tif 000003
【図２】
2015220290.tif 000004
【図３】
2015220290.tif 000005
【図４】
2015220290.tif 000006
【図５】
2015220290.tif 000007
【図６】
2015220290.tif 000008
【図７】
2015220290.tif 000009
【図８】
2015220290.tif 000010
【図９】
2015220290.tif 000011
【図１０】
2015220290.tif 000012
【図１１】
2015220290.tif 000013
【図１２】
2015220290.tif 000014
【図１３】
2015220290.tif 000015
【図１４】
2015220290.tif 000016
【図１５】
2015220290.tif 000017
【図１６】
2015220290.tif 000018
【図１７】
2015220290.tif 000019
【図１８】
2015220290.tif 000020
【図１９】
2015220290.tif 000021
【図２０】
2015220290.tif 000022
【図２１】
2015220290.tif 000023
【図２２】
2015220290.tif 000024
【図２３】
2015220290.tif 000025
【図２４】
2015220290.tif 000026
【図２５】
2015220290.tif 000027
【図２６】
2015220290.tif 000028
【図２７】
2015220290.tif 000029
【図２８】
2015220290.tif 000030