(57)【要約】【課題】より高品質な画像を得ることができるようにする。【解決手段】固体撮像素子の画素アレイ部では、垂直信号線の負荷容量を低下させるために、浮遊拡散領域から離れた、電源配線の直下に垂直信号線が設けられている。また、各垂直信号線の電源配線に対する被覆率がほぼ均一になるように電源配線が配線されている。これにより、画素ごとの垂直信号線の負荷容量のばらつきを抑制することができ、黒レベルのずれや電荷転送のばらつき、セトリングのばらつきを抑制し、より高品質な画像を得ることができるようになる。本技術は、固体撮像素子に適用することができる。【選択図】図２
2015079899.tif 000002
【特許請求の範囲】
【請求項１】
画素ごとに設けられた、被写体から入射した光を受光して光電変換する光電変換部を有する基板と、
前記基板上に設けられ、前記画素に接続された配線を有する第１の配線層と、
前記基板上に設けられ、前記基板の法線方向から見たときに、各前記配線における電源配線と重なる領域の面積がほぼ均一となるように前記電源配線が配線されている第２の配線層と
を備える固体撮像素子。
【請求項２】
前記第１の配線層は、前記基板と前記第２の配線層の間に配置されている
請求項１に記載の固体撮像素子。
【請求項３】
前記第１の配線層には、所定方向に長い前記配線が前記所定方向とは垂直な方向に複数並べられて設けられている
請求項１に記載の固体撮像素子。
【請求項４】
前記電源配線は、前記法線方向から見たときに、前記配線に対して所定の角度をなすように配置されている
請求項１に記載の固体撮像素子。
【請求項５】
前記第２の配線層には、第１の方向に長い前記電源配線と、前記第１の方向に垂直な第２の方向に長い前記電源配線とが設けられている
請求項４に記載の固体撮像素子。
【請求項６】
前記電源配線は、前記法線方向から見たときに、前記配線に対して略垂直に交わるように配置されている
請求項１に記載の固体撮像素子。
【請求項７】
前記第２の配線層には、互いに幅の異なる複数の前記電源配線が設けられている
請求項６に記載の固体撮像素子。
【請求項８】
前記第１の配線層は、前記第２の配線層の直下に設けられている
請求項１に記載の固体撮像素子。
【請求項９】
前記配線は前記光電変換部で得られた電荷に応じた電圧信号を読み出す信号線である
請求項１に記載の固体撮像素子。
【請求項１０】
前記配線は前記画素に設けられた素子を駆動するドライバ配線である
請求項１に記載の固体撮像素子。
【請求項１１】
前記固体撮像素子は、裏面照射型の撮像素子である
請求項１に記載の固体撮像素子。
【請求項１２】
前記電源配線の幅は、前記画素の幅よりも広くなっている
請求項１に記載の固体撮像素子。
【請求項１３】
画素ごとに設けられた、被写体から入射した光を受光して光電変換する光電変換部を有する基板と、
前記基板上に設けられ、前記画素に接続された配線を有する第１の配線層と、
前記基板上に設けられ、前記基板の法線方向から見たときに、各前記配線における電源配線と重なる領域の面積がほぼ均一となるように前記電源配線が配線されている第２の配線層と
を有する固体撮像素子を備える
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は固体撮像素子および電子機器に関し、特に、より高品質な画像を得ることができるようにした固体撮像素子および電子機器に関する。
【背景技術】
【０００２】
従来、被写体からの光を集光するオンチップレンズと、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に、被写体からの光を受光するフォトダイオードが設けられた裏面照射型の固体撮像素子が知られている。
【０００３】
裏面照射型の固体撮像素子では、光を集光するレンズと、光を受光するフォトダイオードとの間にトランジスタ配線等が設けられていないので、画素開口を大きくしてより多くの光を受光させることができ、高品質な画像を得ることができる。
【０００４】
ところで、裏面照射型の固体撮像素子では、画素サイズの微細化によって、画素で得られた信号を読み出す垂直信号線の負荷容量など、配線間容量が増加してきている。そこで、垂直信号線の負荷容量を低減させるために、垂直信号線を浮遊拡散領域層から離れた上層に配置する技術が提案されている（例えば、許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１９１１１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した技術では、十分に高品質な画像を得ることができなかった。
【０００７】
例えば、垂直信号線を浮遊拡散領域層から離して配置すれば、垂直信号線の負荷容量を低減させることはできるが、画素サイズの微細化により増大した配線容量が画素ごとにばらついてしまう。したがって、垂直信号線の負荷容量にもばらつきが生じてしまう。
【０００８】
そうすると、画素間の黒レベルのずれや電荷転送のばらつき、セトリングのばらつきなどが発生し、得られる画像の画質が劣化してしまう。特に、裏面照射型の固体撮像素子においては、電源電圧の揺らぎを抑制するために画素サイズを超える広い線幅の電源配線が用いられている。そのため、画素ごとに電源配線に対する被覆率、つまり各画素に接続されるメタル配線における電源配線と重なる部分の面積が異なり、画素ごとに配線容量が大きくばらついてしまう。
【０００９】
本技術は、このような状況に鑑みてなされたものであり、より高品質な画像を得ることができるようにするものである。
【課題を解決するための手段】
【００１０】
本技術の第１の側面の固体撮像素子は、画素ごとに設けられた、被写体から入射した光を受光して光電変換する光電変換部を有する基板と、前記基板上に設けられ、前記画素に接続された配線を有する第１の配線層と、前記基板上に設けられ、前記基板の法線方向から見たときに、各前記配線における電源配線と重なる領域の面積がほぼ均一となるように前記電源配線が配線されている第２の配線層とを備える。
【００１１】
前記第１の配線層を、前記基板と前記第２の配線層の間に配置することができる。
【００１２】
前記第１の配線層に、所定方向に長い前記配線を前記所定方向とは垂直な方向に複数並べて設けることができる。
【００１３】
前記電源配線を、前記法線方向から見たときに、前記配線に対して所定の角度をなすように配置することができる。
【００１４】
前記第２の配線層に、第１の方向に長い前記電源配線と、前記第１の方向に垂直な第２の方向に長い前記電源配線とを設けることができる。
【００１５】
前記電源配線を、前記法線方向から見たときに、前記配線に対して略垂直に交わるように配置することができる。
【００１６】
前記第２の配線層に、互いに幅の異なる複数の前記電源配線を設けることができる。
【００１７】
前記第１の配線層を、前記第２の配線層の直下に設けることができる。
【００１８】
前記配線を前記光電変換部で得られた電荷に応じた電圧信号を読み出す信号線とすることができる。
【００１９】
前記配線を前記画素に設けられた素子を駆動するドライバ配線とすることができる。
【００２０】
前記固体撮像素子を、裏面照射型の撮像素子とすることができる。
【００２１】
前記電源配線の幅を、前記画素の幅よりも広くすることができる。
【００２２】
本技術の第１の側面においては、画素ごとに設けられた、被写体から入射した光を受光して光電変換する光電変換部を有する基板と、前記基板上に設けられ、前記画素に接続された配線を有する第１の配線層と、前記基板上に設けられ、前記基板の法線方向から見たときに、各前記配線における電源配線と重なる領域の面積がほぼ均一となるように前記電源配線が配線されている第２の配線層とが設けられる。
【００２３】
本技術の第２の側面の電子機器は、画素ごとに設けられた、被写体から入射した光を受光して光電変換する光電変換部を有する基板と、前記基板上に設けられ、前記画素に接続された配線を有する第１の配線層と、前記基板上に設けられ、前記基板の法線方向から見たときに、各前記配線における電源配線と重なる領域の面積がほぼ均一となるように前記電源配線が配線されている第２の配線層とを有する固体撮像素子を備える。
【００２４】
本技術の第２の側面においては、画素ごとに設けられた、被写体から入射した光を受光して光電変換する光電変換部を有する基板と、前記基板上に設けられ、前記画素に接続された配線を有する第１の配線層と、前記基板上に設けられ、前記基板の法線方向から見たときに、各前記配線における電源配線と重なる領域の面積がほぼ均一となるように前記電源配線が配線されている第２の配線層とが設けられる。
【発明の効果】
【００２５】
本技術の第１の側面および第２の側面によれば、より高品質な画像を得ることができる。
【００２６】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載された何れかの効果であってもよい。
【図面の簡単な説明】
【００２７】
【図１】固体撮像素子の構成例を示す図である。
【図２】画素アレイ部の構成を示す図である。
【図３】電源配線と配線間容量のばらつきについて説明する図である。
【図４】セトリングのばらつきについて説明する図である。
【図５】電源配線の配線パターンの例を示す図である。
【図６】電源配線と配線間容量のばらつきの抑制について説明する図である。
【図７】電源配線の配線パターンの例を示す図である。
【図８】電源配線の配線パターンの例を示す図である。
【図９】電源配線の配線パターンの例を示す図である。
【図１０】電源配線の配線パターンの例を示す図である。
【図１１】撮像装置の構成例を示す図である。
【発明を実施するための形態】
【００２８】
以下、図面を参照して、本技術を適用した実施の形態について説明する。
【００２９】
〈第１の実施の形態〉
〈固体撮像素子の構成例〉
まず、本技術を適用した固体撮像素子の構成例について説明する。図１は、本技術を適用した固体撮像素子の一実施の形態の構成例を示す図である。
【００３０】
固体撮像素子１１は、例えばCMOS（Complementary Metal Oxide Semiconductor）イメージセンサなどからなる裏面照射型のイメージセンサであり、被写体からの光を受光して光電変換し、画像信号を生成することで画像を撮像する。
【００３１】
なお、裏面照射型のイメージセンサとは、被写体からの光を入射させる受光面、つまり光を集光するオンチップレンズと、各画素を駆動させるトランジスタ等の配線が設けられた配線層との間に、被写体からの光を受光するフォトダイオードが設けられている構成のイメージセンサである。
【００３２】
固体撮像素子１１は、画素アレイ部２１、垂直駆動部２２、カラム処理部２３、水平駆動部２４、システム制御部２５、画素駆動線２６、垂直信号線２７、信号処理部２８、およびデータ格納部２９から構成される。
【００３３】
固体撮像素子１１では、図示せぬ半導体基板（チップ）上に画素アレイ部２１が形成され、さらに半導体基板上に垂直駆動部２２乃至システム制御部２５が集積されている。
【００３４】
画素アレイ部２１は、被写体から入射した光の量に応じた電荷を生成して蓄積する光電変換部としてのフォトダイオードを有する画素からなり、画素アレイ部２１を構成する画素は、図中、横方向（行方向）および縦方向（列方向）に２次元配置されている。
【００３５】
例えば、画素アレイ部２１では、行方向に配列された画素からなる画素行ごとに、画素駆動線２６が行方向に沿って配線され、列方向に配列された画素からなる画素列ごとに、垂直信号線２７が列方向に沿って配線されている。
【００３６】
垂直駆動部２２は、シフトレジスタやアドレスデコーダなどからなり、複数の画素駆動線２６を介して各画素に信号等を供給することで、画素アレイ部２１の各画素を全画素同時に、または行単位等で駆動する。
【００３７】
カラム処理部２３は、画素アレイ部２１の画素列ごとに垂直信号線２７を介して各画素から信号を読み出して、ノイズ除去処理、相関二重サンプリング処理、A/D（Analog to Digital）変換処理などを行なって画素信号を生成する。
【００３８】
水平駆動部２４は、シフトレジスタやアドレスデコーダなどからなり、カラム処理部２３の画素列に対応する単位回路を順番に選択する。この水平駆動部２４による選択走査により、カラム処理部２３において単位回路ごとに信号処理された画素信号が順番に信号処理部２８に出力される。
【００３９】
システム制御部２５は、各種のタイミング信号を生成するタイミングジェネレータなどからなり、タイミングジェネレータで生成されたタイミング信号に基づいて、垂直駆動部２２、カラム処理部２３、および水平駆動部２４の駆動制御を行なう。
【００４０】
信号処理部２８は、必要に応じてデータ格納部２９にデータを一時的に格納しながら、カラム処理部２３から供給された画素信号に対して演算処理等の信号処理を行ない、各画素信号からなる画像信号を出力する。
【００４１】
次に、固体撮像素子１１を構成する画素アレイ部２１の断面構造について説明する。画素アレイ部２１の断面は、例えば図２に示す構成となっている。なお、図２は、図１中、下から上方向に画素アレイ部２１を見たときの画素アレイ部２１の一部分を示している。
【００４２】
この例では、シリコン等により形成された基板５１の上に複数の配線層５２乃至配線層５７が積層されて設けられている。
【００４３】
基板５１内には、画素アレイ部２１の各画素に設けられたフォトダイオードから転送されてきた電荷を蓄積する浮遊拡散領域６１−１乃至浮遊拡散領域６１−４が設けられており、これらの浮遊拡散領域６１−１乃至浮遊拡散領域６１−４は、配線層５３に設けられた配線と接続されている。なお、以下、浮遊拡散領域６１−１乃至浮遊拡散領域６１−４を特に区別する必要のない場合、単に浮遊拡散領域６１とも称する。浮遊拡散領域６１は、フローティングディフュージョンとも呼ばれている。
【００４４】
また、基板５１の図中、下側には図示せぬオンチップレンズやカラーフィルタが設けられており、図中、被写体からの光は下方向から基板５１に入射するようになされている。
【００４５】
配線層５２には、浮遊拡散領域６１の電位をリセットするリセットトランジスタ６２−１およびリセットトランジスタ６２−２が設けられている。なお、以下、リセットトランジスタ６２−１およびリセットトランジスタ６２−２を特に区別する必要のない場合、単にリセットトランジスタ６２とも称することとする。
【００４６】
配線層５３、配線層５４、および配線層５５には、画素アレイ部２１に設けられたリセットトランジスタ６２などの各素子に接続されているドライバ配線や、浮遊拡散領域６１などの画素の各部に接続されている配線など、各種の配線が設けられている。例えば、リセットトランジスタ６２等の素子に接続されるドライバ配線は、それらの素子を駆動するための配線であり、図１に示した画素駆動線２６に接続されている。
【００４７】
配線層５６には、浮遊拡散領域６１に蓄積された電荷を電圧に変換することで得られた電圧信号をカラム処理部２３へと読み出すための垂直信号線２７が設けられている。また、配線層５７は電源配線層であり、配線層５７には画素アレイ部２１を構成する各画素に電源（電圧）を供給するための電源配線６３が設けられている。
【００４８】
ところで、画素アレイ部２１では垂直信号線２７には、電源配線６３や浮遊拡散領域６１、その他の配線との間で容量が生じる。特に、２つの配線間、例えば垂直信号線２７と電源配線６３などの配線間に生じた容量は配線間容量と呼ばれ、それらの配線間容量などによって垂直信号線２７に付加される容量は負荷容量と呼ばれている。もちろん、垂直信号線２７とは異なる配線間にも配線間容量が生じる。
【００４９】
例えば画素アレイ部２１において、垂直信号線２７の負荷容量が大きくなると、浮遊拡散領域６１に蓄積された電荷の電圧信号への変換効率が低下してしまう。また、画素ごとに垂直信号線２７や他の配線の配線間容量にばらつきが生じると、固体撮像素子１１により撮像される画像の画質が劣化してしまう。
【００５０】
例えば仮に、図３の矢印Ｑ１１に示すように電源層の電源配線が垂直方向および水平方向に配線されているとする。なお、図３は、画素アレイ部を画素アレイ部の受光面と垂直な方向から見た図であり、電源配線９１は、図中、垂直方向に延在する配線と、図中、水平方向に延在する配線とから構成されている。
【００５１】
ここで、矢印Ｑ１２に示すように電源配線９１が配線されていない領域Ａ１１の図中、奥行き側には、いくつかの画素とそれらの画素に接続されている垂直信号線が配置されている。なお、矢印Ｑ１２に示す図は、矢印Ｑ１１に示す電源層における領域Ａ１１の部分を拡大して示す図である。
【００５２】
この例では、領域Ａ１１には画素ＧＳ１１−１が設けられており、この画素ＧＳ１１−１は図中、縦方向（垂直方向）に長い垂直信号線９２に接続されている。
【００５３】
画素ＧＳ１１−１では、リセットトランジスタ９３により浮遊拡散領域９４がリセットされると、その後、フォトダイオード９５に蓄積されている電荷が、転送トランジスタ９６によって浮遊拡散領域９４に転送される。そして、浮遊拡散領域９４に蓄積された電荷は、増幅トランジスタ９７により電圧信号に変換され、選択トランジスタ９８を介して垂直信号線９２に出力される。なお、この例では画素ＧＳ１１−１を構成する素子として、リセットトランジスタ９３乃至選択トランジスタ９８が設けられている。
【００５４】
画素ＧＳ１１−１や、画素ＧＳ１１−１に接続される垂直信号線９２は、画素アレイ部の受光面と垂直な方向から見たときに、電源層にある電源配線９１とは重なっていないことが分かる。
【００５５】
一方、矢印Ｑ１３に示すように電源配線９１が配線されている領域Ａ１２の図中、奥行き側にも、いくつかの画素とそれらの画素に接続されている垂直信号線が配置されている。なお、矢印Ｑ１３に示す図は、矢印Ｑ１１に示す電源層における領域Ａ１２の部分を拡大して示す図である。
【００５６】
この例では、領域Ａ１２には画素ＧＳ１１−２が設けられており、この画素ＧＳ１１−２は図中、縦方向（垂直方向）に長い垂直信号線９９に接続されている。また、画素ＧＳ１１−２には、リセットトランジスタ１００、浮遊拡散領域１０１、フォトダイオード１０２、転送トランジスタ１０３、増幅トランジスタ１０４、および選択トランジスタ１０５が設けられている。これらのリセットトランジスタ１００乃至選択トランジスタ１０５は、リセットトランジスタ９３乃至選択トランジスタ９８と同様であるので、その説明は省略する。
【００５７】
画素ＧＳ１１−２や、画素ＧＳ１１−２に接続される垂直信号線９９は、その殆どの領域または全部の領域が画素アレイ部の受光面と垂直な方向から見たときに、電源層にある電源配線９１と重なっていることが分かる。
【００５８】
このように、垂直方向に長い配線および水平方向に長い配線を、それぞれ垂直方向および水平方向に並べた電源配線９１を電源層に配置した場合には、各画素同士や垂直信号線等のメタルの配線同士で、電源配線９１に対する被覆率が異なる。すなわち、画素アレイ部の受光面と垂直な方向から見たときに電源配線９１と重なる領域の面積が異なる。
【００５９】
そのため、画素ごとに、その画素に接続される配線の配線間容量がばらついてしまう。そうすると、黒レベルのずれや電荷転送のばらつき、セトリングのばらつきなどが発生し、得られる画像の画質が劣化してしまう。
【００６０】
具体的には、例えば画素ごとの配線間容量、特に垂直信号線の配線間容量（負荷容量）がばらつくと、フォトダイオードに同じだけ電荷が蓄積されたとしても、各画素でフォトダイオードから浮遊拡散領域へと転送される電荷の量に差ができてしまい、電荷転送ばらつきとなる。
【００６１】
また、例えば垂直信号線の負荷容量にばらつきが生じると、例えば図４に示すようにセトリングのばらつきも生じる。なお、図４において、縦軸および横軸は、電圧および時間を示している。
【００６２】
図４では、曲線Ｌ１１乃至曲線Ｌ１３は、それぞれ異なる垂直信号線により読み出される電圧信号のレベルを示しており、折れ線Ｌ１４は後段において用いられる参照信号のレベルを示している。参照信号は、電圧信号のレベルを読み取るために利用される。
【００６３】
曲線Ｌ１１乃至曲線Ｌ１３の矢印Ｑ２１に示す部分は、各画素の黒レベルの読み出し時における電圧信号のレベルを示しており、曲線Ｌ１１乃至曲線Ｌ１３の矢印Ｑ２２に示す部分は、各画素の信号レベルの読み出し時における電圧信号のレベルを示している。そして、読み出された黒レベルと信号レベルの差が、各画素の画素値とされる。
【００６４】
この例では、各垂直信号線の負荷容量（配線間容量）にばらつきが生じているので、曲線Ｌ１１乃至曲線Ｌ１３に示すように、黒レベルの読み出し後や信号レベルの読み出し後に、電圧信号のレベルが読み出し前の一定のレベルに戻るまでの時間にもばらつきがある。
【００６５】
図４では期間Ｔ１１乃至期間Ｔ１３は、曲線Ｌ１１乃至曲線Ｌ１３に示す電圧信号の黒レベル読み出し後のセトリングの時間を示しており、期間Ｔ１４乃至期間Ｔ１６は曲線Ｌ１１乃至曲線Ｌ１３に示す電圧信号の信号レベル読み出し後のセトリングの時間を示している。このように各垂直信号線の負荷容量にばらつきがあると、セトリングのばらつきが生じることが分かる。セトリングの時間が長くなると、黒レベルが大きくなってしまうので黒レベルのずれが生じ、これにより画素ごとの黒レベルのばらつきが生じてしまう。
【００６６】
以上のように、電源層の電源配線パターンによっては画素ごとに電源配線に対する被覆率が異なるため、画素ごとに垂直信号線や他の配線の配線間容量にばらつきが生じ、その結果、黒レベルのずれ、電荷転送のばらつき、セトリングのばらつき等が発生してしまう。そうすると、画像の画質が劣化してしまう。特に、浮遊拡散領域に接続されている垂直信号線の負荷容量が大きくなったり、画素ごとに負荷容量にばらつきが生じたりすると、画質の劣化が顕著になる。
【００６７】
そこで、本技術を適用した固体撮像素子１１の画素アレイ部２１では、例えば図５に示す配線パターンで、配線層５７に電源配線６３が設けられている。なお、図５は、図２に示した画素アレイ部２１を図２中、上から下方向、つまり基板５１の法線方向から見た図を示している。
【００６８】
この例では、電源配線６３は、図中、左斜め上方向に長く、互いに等間隔で横方向に並べられた配線１４１−１乃至配線１４１−１３と、図中、右斜め上方向に長く、互いに等間隔で横方向に並べられた配線１４２−１乃至配線１４２−１３とから構成されている。
【００６９】
なお、以下、配線１４１−１乃至配線１４１−１３を特に区別する必要のない場合、単に配線１４１とも称し、配線１４２−１乃至配線１４２−１３を特に区別する必要のない場合、単に配線１４２とも称する。配線１４１と配線１４２とは、それらの長手方向がほぼ垂直となるように配置されている。
【００７０】
また、図５には図中、横方向に並ぶ複数の垂直信号線２７が配置されている。すなわち、図中、縦方向に長い垂直信号線２７が、図中、横方向、つまり垂直信号線２７の長手方向と垂直な方向に複数並べられている。図２に示したように、これらの垂直信号線２７は電源配線６３の直下に配置されている。
【００７１】
電源配線６３を構成する各配線１４１および配線１４２は、複数の垂直信号線２７を横切るように配置されている。また、電源配線６３を構成する各配線１４１および配線１４２は、各垂直信号線２７に対して斜め方向に交差するように、つまり所定の角度をなすように配置されている。電源配線６３の配線パターンをこのようなパターンとすることで、各垂直信号線２７における電源配線６３と重なる部分の面積、つまり被覆率をほぼ均一にすることができる。これにより、各画素の垂直信号線２７の負荷容量のばらつきを抑制することができる。
【００７２】
同様に、例えば図中、縦方向または横方向に長く配線される、各画素に接続されるドライバ配線の電源配線６３に対する被覆率もほぼ均一にすることができる。
【００７３】
例えば、図６に示すように電源配線６３の異なる位置に注目すると、それらの位置の下にある画素では、画素自体の電源配線６３に対する被覆率は異なるが、列方向で考えると垂直信号線２７等の各メタル配線の電源配線６３に対する被覆率はほぼ均一化されていることが分かる。
【００７４】
なお、図６は、本技術を適用した固体撮像素子１１における画素アレイ部２１を受光面と垂直な方向、すなわち基板５１の法線方向から見た図であり、図６において、図５または図２における場合と対応する部分には同一の符号を付してあり、その説明は省略する。
【００７５】
矢印Ｑ３１に示すように配線層５７の電源配線６３が配線されている場合、例えば矢印Ｑ３２に示すように電源配線６３が配線されている領域Ａ２１の図中、奥行き側には、いくつかの画素とそれらの画素に接続されている垂直信号線２７が配置されている。なお、矢印Ｑ３２に示す図は、矢印Ｑ３１に示す領域Ａ２１の部分を拡大して示す図である。また、この図では、図をより見やすくするために配線１４１の幅が実際の幅よりも狭く描かれている。
【００７６】
この例では、領域Ａ２１には画素ＧＳ２１−１が設けられており、この画素ＧＳ２１−１は配線層５７の図中、奥側に設けられている。また、画素ＧＳ２１−１は図中、縦方向（垂直方向）に長い１つの垂直信号線２７に接続されている。
【００７７】
画素ＧＳ２１−１では、フォトダイオード１７１が被写体からの光を受光して光電変換し、その結果得られた電荷を蓄積する。フォトダイオード１７１は、被写体から入射した光を光電変換により電荷に変換する光電変換部であり、基板５１内に形成されている。また、リセットトランジスタ６２により浮遊拡散領域６１がリセットされると、その後、フォトダイオード１７１に蓄積されている電荷が転送トランジスタ１７２によって浮遊拡散領域６１に転送される。そして、浮遊拡散領域６１に蓄積された電荷は、増幅トランジスタ１７３により電圧信号に変換され、選択トランジスタ１７４を介して垂直信号線２７に出力される。なお、この例では画素ＧＳ２１−１を構成する素子として、浮遊拡散領域６１、リセットトランジスタ６２、およびフォトダイオード１７１乃至選択トランジスタ１７４が設けられている。これらの浮遊拡散領域６１、リセットトランジスタ６２、およびフォトダイオード１７１乃至選択トランジスタ１７４は、基板５１および配線層５２に設けられている。
【００７８】
この例では画素ＧＳ２１−１や、画素ＧＳ２１−１に接続される垂直信号線２７の画素ＧＳ２１−１近傍の部分は、画素アレイ部２１の受光面と垂直な方向から見たときに、電源配線６３（配線１４１）と重なっており、電源配線６３に対する被覆率が高いことが分かる。
【００７９】
一方、矢印Ｑ３３に示すように電源配線６３が配線されている領域Ａ２２の図中、奥行き側にも、いくつかの画素とそれらの画素に接続されている垂直信号線２７が配置されている。なお、矢印Ｑ３３に示す図は、矢印Ｑ３１に示す領域Ａ２２の部分を拡大して示す図である。また、この図では、図をより見やすくするために配線１４１の幅が実際の幅よりも狭く描かれている。
【００８０】
この例では、領域Ａ２２には画素ＧＳ２１−２が設けられており、この画素ＧＳ２１−２は図中、縦方向（垂直方向）に長い垂直信号線２７に接続されている。また、画素ＧＳ２１−２には、リセットトランジスタ６２、浮遊拡散領域６１、フォトダイオード１７５、転送トランジスタ１７６、増幅トランジスタ１７７、および選択トランジスタ１７８が設けられている。これらのフォトダイオード１７５乃至選択トランジスタ１７８は、フォトダイオード１７１乃至選択トランジスタ１７４と同様であるので、その説明は省略する。
【００８１】
この例では画素ＧＳ２１−２や、画素ＧＳ２１−２に接続される垂直信号線２７の画素ＧＳ２１−２近傍の部分は、画素アレイ部２１の受光面と垂直な方向から見たときに、電源配線６３（配線１４１）と重なっておらず、電源配線６３に対する被覆率が低い。しかし、垂直信号線２７に沿って並ぶ画素の列の方向、つまり図中、上下方向で考えたときには、画素ＧＳ２１−２に接続される垂直信号線２７の電源配線６３に対する被覆率（画素列の被覆率）は、画素ＧＳ２１−１における場合とほぼ同じとなることが分かる。
【００８２】
各画素の電源配線６３に対する被覆率がほぼ均一になるように電源配線６３を配線すれば、配線間容量や負荷容量の画素ごとのばらつきを抑制することができ、より高品質な画像を得ることができる。
【００８３】
以上のように、固体撮像素子１１では垂直信号線２７を浮遊拡散領域６１から離れた、電源配線６３直下に設けることで、垂直信号線２７の負荷容量を低減させ、浮遊拡散領域６１での電荷から電圧信号への変換効率を向上させることができる。
【００８４】
また、リセットトランジスタ６２等の素子のドライバ配線や垂直信号線２７など、各メタル配線の電源配線６３に対する被覆率がほぼ均一になるように、電源配線６３を配置することで、各配線の配線間容量、垂直信号線２７の負荷容量などのばらつきを抑制することができる。これにより、黒レベルのずれや電荷転送のばらつき、セトリングのばらつきなどの発生を抑制し、より高品質な画像を得ることができる。
【００８５】
〈第２の実施の形態〉
〈電源配線の配線パターンについて〉
また、以上においては、配線層５７に設けられる電源配線６３は図５に示す配線パターンとされると説明したが、垂直信号線２７等のメタル配線の電源配線６３に対する被覆率がほぼ均一となるような配線パターンであれば、どのようなものであってもよい。
【００８６】
例えば図７に示す配線パターンで、配線層５７に電源配線６３が設けられるようにしてもよい。なお、図７は、図２に示した画素アレイ部２１を図２中、上から下方向、すなわち基板５１の法線方向に見た図を示しており、図７において図５における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００８７】
この例では、電源配線６３は、図中、右斜め上方向に長く、互いに等間隔で横方向に並べられた配線１４２−１乃至配線１４２−１３から構成されており、配線１４２の短手方向の幅は、画素アレイ部２１に設けられた各画素の幅よりも広くなっている。
【００８８】
電源配線６３を構成する各配線１４２は、複数の垂直信号線２７を横切るように配置されている。また、電源配線６３を構成する各配線１４２は、各垂直信号線２７に対して所定の角度をなすように配置されている。電源配線６３の配線パターンをこのようなパターンとすることで、各垂直信号線２７の電源配線６３に対する被覆率をほぼ均一にすることができ、各画素の配線間容量や垂直信号線２７の負荷容量のばらつきを抑制することができる。
【００８９】
同様に、例えば図中、縦方向または横方向に長く配線される、各画素に接続されるドライバ配線の電源配線６３に対する被覆率もほぼ均一にすることができる。
【００９０】
〈第３の実施の形態〉
〈電源配線の配線パターンについて〉
さらに例えば図８に示す配線パターンで、配線層５７に電源配線６３が設けられるようにしてもよい。なお、図８は、図２に示した画素アレイ部２１を図２中、上から下方向に見た図を示しており、図８において図５における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００９１】
この例では、電源配線６３は、図中、横方向に長く、縦方向に等間隔で並べられた配線２０１−１乃至配線２０１−６から構成されており、これらの配線２０１−１乃至配線２０１−６は、全ての垂直信号線２７を横切るように配置されている。なお、以下、配線２０１−１乃至配線２０１−６を特に区別する必要のない場合、単に配線２０１とも称する。
【００９２】
各配線２０１は同じ幅となっており、配線２０１の短手方向の幅は、画素アレイ部２１に設けられた各画素の幅よりも広くなっている。
【００９３】
電源配線６３を構成する各配線２０１は、各垂直信号線２７に対してほぼ垂直に交わるように配置されている。電源配線６３の配線パターンをこのようなパターンとすることで、各垂直信号線２７の電源配線６３に対する被覆率を均一にすることができ、各画素の配線間容量や垂直信号線２７の負荷容量のばらつきを抑制することができる。
【００９４】
同様に、例えば図中、縦方向または横方向に長く配線される、各画素に接続されるドライバ配線の電源配線６３に対する被覆率も均一にすることができる。
【００９５】
〈第４の実施の形態〉
〈電源配線の配線パターンについて〉
また、例えば図９に示す配線パターンで、配線層５７に電源配線６３が設けられるようにしてもよい。なお、図９は、図２に示した画素アレイ部２１を図２中、上から下方向に見た図を示しており、図９において図５における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００９６】
この例では、電源配線６３は、図中、横方向に長く、縦方向に等間隔で並べられた配線２２１−１乃至配線２２１−６から構成されており、これらの配線２２１−１乃至配線２２１−６は、全ての垂直信号線２７を横切るように配置されている。なお、以下、配線２２１−１乃至配線２２１−６を特に区別する必要のない場合、単に配線２２１とも称する。
【００９７】
各配線２２１は互いに異なる幅となっており、各配線２２１の短手方向の幅は、画素アレイ部２１に設けられた各画素の幅よりも広くなっている。
【００９８】
電源配線６３を構成する各配線２２１は、各垂直信号線２７に対して垂直に交わるように配置されている。図９に示す配線パターンは、各配線２２１の幅が均一ではない点で図８に示した配線パターンと異なる。
【００９９】
電源配線６３の配線パターンをこのようなパターンとすることで、各垂直信号線２７の電源配線６３に対する被覆率を均一にすることができ、各画素の配線間容量や垂直信号線２７の負荷容量のばらつきを抑制することができる。
【０１００】
同様に、例えば図中、縦方向または横方向に長く配線される、各画素に接続されるドライバ配線の電源配線６３に対する被覆率も均一にすることができる。
【０１０１】
なお、電源配線６３が図８または図９に示した配線パターンとされる場合には、裏面照射型のイメージセンサではない通常のイメージセンサに対しても本技術を適用することが可能である。ここで、通常のイメージセンサとは、オンチップレンズとフォトダイオードの間に配線層が設けられた構成のイメージセンサである。
【０１０２】
〈第５の実施の形態〉
〈電源配線の配線パターンについて〉
さらに、例えば図１０に示す配線パターンで、配線層５７に電源配線６３が設けられるようにしてもよい。なお、図１０は、図２に示した画素アレイ部２１を図２中、上から下方向に見た図を示しており、図１０において図５における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【０１０３】
この例では、電源配線６３は、配線層５７の全面、つまり画素アレイ部２１の全面を覆うように設けられている。したがって、この場合には、電源配線６３によって、全ての垂直信号線２７が覆われるので、各垂直信号線２７の電源配線６３に対する被覆率を均一にすることができ、各画素の配線間容量や垂直信号線２７の負荷容量のばらつきを抑制することができる。
【０１０４】
同様に、例えば図中、縦方向または横方向に長く配線される、各画素に接続されるドライバ配線の電源配線６３に対する被覆率も均一にすることができる。
【０１０５】
〈撮像装置の構成例〉
さらに、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、光電変換部に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１０６】
図１１は、本技術を適用した電子機器としての、撮像装置の構成例を示す図である。
【０１０７】
図１１の撮像装置３０１は、レンズ群などからなる光学部３１１、固体撮像素子（撮像デバイス）３１２、およびカメラ信号処理回路であるＤＳＰ(Digital Signal Processor)回路３１３を備える。また、撮像装置３０１は、フレームメモリ３１４、表示部３１５、記録部３１６、操作部３１７、および電源部３１８も備える。ＤＳＰ回路３１３、フレームメモリ３１４、表示部３１５、記録部３１６、操作部３１７および電源部３１８は、バスライン３１９を介して相互に接続されている。
【０１０８】
光学部３１１は、被写体からの入射光（像光）を取り込んで固体撮像素子３１２の撮像面上に結像する。固体撮像素子３１２は、光学部３１１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子３１２は、上述した固体撮像素子１１に対応する。
【０１０９】
表示部３１５は、例えば、液晶パネルや有機ＥＬ(electro luminescence)パネル等のパネル型表示装置からなり、固体撮像素子３１２で撮像された動画像または静止画像を表示する。記録部３１６は、固体撮像素子３１２で撮像された動画像または静止画像を、ビデオテープやＤＶＤ(Digital Versatile Disk)等の記録媒体に記録する。
【０１１０】
操作部３１７は、ユーザによる操作の下に、撮像装置３０１が持つ様々な機能について操作指令を発する。電源部３１８は、ＤＳＰ回路３１３、フレームメモリ３１４、表示部３１５、記録部３１６および操作部３１７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１１１】
なお、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本技術はCMOSイメージセンサへの適用に限られるものではなく、固体撮像素子全般に対して適用可能である。
【０１１２】
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１１３】
さらに、本明細書中に記載された効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
【０１１４】
さらに、本技術は、以下の構成とすることも可能である。
【０１１５】
（１）
画素ごとに設けられた、被写体から入射した光を受光して光電変換する光電変換部を有する基板と、
前記基板上に設けられ、前記画素に接続された配線を有する第１の配線層と、
前記基板上に設けられ、前記基板の法線方向から見たときに、各前記配線における電源配線と重なる領域の面積がほぼ均一となるように前記電源配線が配線されている第２の配線層と
を備える固体撮像素子。
（２）
前記第１の配線層は、前記基板と前記第２の配線層の間に配置されている
（１）に記載の固体撮像素子。
（３）
前記第１の配線層には、所定方向に長い前記配線が前記所定方向とは垂直な方向に複数並べられて設けられている
（１）または（２）に記載の固体撮像素子。
（４）
前記電源配線は、前記法線方向から見たときに、前記配線に対して所定の角度をなすように配置されている
（１）乃至（３）の何れか一項に記載の固体撮像素子。
（５）
前記第２の配線層には、第１の方向に長い前記電源配線と、前記第１の方向に垂直な第２の方向に長い前記電源配線とが設けられている
（４）に記載の固体撮像素子。
（６）
前記電源配線は、前記法線方向から見たときに、前記配線に対して略垂直に交わるように配置されている
（１）乃至（３）の何れか一項に記載の固体撮像素子。
（７）
前記第２の配線層には、互いに幅の異なる複数の前記電源配線が設けられている
（６）に記載の固体撮像素子。
（８）
前記第１の配線層は、前記第２の配線層の直下に設けられている
（１）乃至（７）の何れか一項に記載の固体撮像素子。
（９）
前記配線は前記光電変換部で得られた電荷に応じた電圧信号を読み出す信号線である
（１）乃至（８）の何れか一項に記載の固体撮像素子。
（１０）
前記配線は前記画素に設けられた素子を駆動するドライバ配線である
（１）乃至（８）の何れか一項に記載の固体撮像素子。
（１１）
前記固体撮像素子は、裏面照射型の撮像素子である
（１）乃至（１０）の何れか一項に記載の固体撮像素子。
（１２）
前記電源配線の幅は、前記画素の幅よりも広くなっている
（１）乃至（１１）の何れか一項に記載の固体撮像素子。
（１３）
画素ごとに設けられた、被写体から入射した光を受光して光電変換する光電変換部を有する基板と、
前記基板上に設けられ、前記画素に接続された配線を有する第１の配線層と、
前記基板上に設けられ、前記基板の法線方向から見たときに、各前記配線における電源配線と重なる領域の面積がほぼ均一となるように前記電源配線が配線されている第２の配線層と
を有する固体撮像素子を備える
電子機器。
【符号の説明】
【０１１６】
１１  固体撮像素子，  ２１  画素アレイ部，  ２６  画素駆動線，  ２７  垂直信号線，  ５１  基板，  ５６  配線層，  ５７  配線層，  ６１  浮遊拡散領域，  ６３  電源配線，  ３０１  撮像装置
【図１】
2015079899.tif 000003
【図２】
2015079899.tif 000004
【図３】
2015079899.tif 000005
【図４】
2015079899.tif 000006
【図５】
2015079899.tif 000007
【図６】
2015079899.tif 000008
【図７】
2015079899.tif 000009
【図８】
2015079899.tif 000010
【図９】
2015079899.tif 000011
【図１０】
2015079899.tif 000012
【図１１】
2015079899.tif 000013