(57)【要約】【課題】低温ポリシリコン薄膜トランジスタの製造方法を提供する。【解決手段】本願の方法は、基板の上にポリシリコン層を形成するステップと、ポリシリコン層の上に、酸化シリコンと窒化シリコンの積層構造を有するゲート絶縁層と、ゲート層とを順に形成するステップと、ゲート層の上にパターニングされたフォトレジストを形成するステップと、基板に対してプラズマエッチングと反応性イオンエッチングを行うことにより、フォトレジストにより覆われていない窒化シリコンとゲート層を除去するステップと、ゲート層を部分除去することにより、ゲートフートとゲートを形成するステップと、フォトレジストを除去すると共に、ゲートとゲートフートをマスクとして高濃度ドーピングを行うことによりソース／ドレインと低ドープドレインを形成するステップとを含む。本発明の製造方法によれば、ゲート層とＳｉＮｘをエッチングするときの窒化シリコンの損失を減少することが可能となる。【選択図】図５
2015079936.tif 000002
【特許請求の範囲】
【請求項１】
基板の上にポリシリコン層を形成するステップと、
前記ポリシリコン層の上に、酸化シリコンと窒化シリコンの積層構造を有するゲート絶縁層と、ゲート層とを順に形成するステップと、
前記ゲート層の上にパターニングされたフォトレジストを形成するステップと、
前記基板に対してプラズマエッチングと反応性イオンエッチングを行うことにより、前記フォトレジストにより覆われていない窒化シリコンとゲート層を除去するステップと、
前記ゲート層を部分除去することにより、ゲートフートとゲートを形成するステップと、
フォトレジストを除去すると共に、前記ゲートと前記ゲートフートをマスクとして高濃度ドーピングを行なうことによりソース／ドレインと低ドープドレインを形成するステップと
を含むことを特徴とする低温ポリシリコン薄膜トランジスタの製造方法。
【請求項２】
前記基板に対してプラズマエッチングと反応性イオンエッチングを行う過程において、フッ化硫黄と酸素の混合ガスを反応性ガスとすることを特徴とする請求項１に記載の低温ポリシリコン薄膜トランジスタの製造方法。
【請求項３】
前記フッ化硫黄と酸素の割合はエッチングレシオと薄膜トランジスタの歩留まりによって決められることを特徴とする請求項２に記載の低温ポリシリコン薄膜トランジスタの製造方法。
【請求項４】
前記基板に対してエッチングを行う過程において、使用される温度は６０℃より低いことを特徴とする請求項１に記載の低温ポリシリコン薄膜トランジスタの製造方法。
【請求項５】
前記基板に対してエッチングを行う過程において、使用される温度は２５℃であることを特徴とする請求項４に記載の低温ポリシリコン薄膜トランジスタの製造方法。
【請求項６】
形成されたシリコン薄膜トランジスタのゲートフートの傾斜角度を分析するステップと、
ゲートフートの傾斜角度に対応する反応性イオンエッチングのパワーとプラズマエッチングのパワーを確定するステップと、
ゲートフートの傾斜角度に対応する反応性イオンエッチングのパワーとプラズマエッチングのパワーで、反応性イオンエッチングとプラズマエッチングを行うステップと
を更に含むことを特徴とする請求項１に記載の低温ポリシリコン薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ分野の技術に関し、特に低温ポリシリコン薄膜トランジスタ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｉｌｉｃｏｎ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，  ＬＴＰＳ  ＴＦＴ）の製造方法に関する。
【背景技術】
【０００２】
ＬＴＰＳプロセスにおいて、低ドープドレイン（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ，  ＬＤＤ）の存在がリーク電流（Ｉｏｆｆ）の抑制にとって非常に重要である。ＬＤＤ製造方法の一つとして、酸化シリコンと窒化シリコンの積層構造（ＳｉＯｘ／ＳｉＮｘ）を有するゲート絶縁層を形成し、このゲート絶縁層の上にゲート層を形成した後、ドライエッチングよってゲートフート、すなわち、ＳｉＮｘフートを形成する。
【０００３】
図１〜図４は従来技術のＬＴＰＳプロセスのＴＦＴ構造を示す。
図１に示すように、ドライエッチングの前に、ポリシリコン層１３の上方に、ＳｉＯｘとＳｉＮｘが積層されてなるゲート絶縁層１４を形成する。その後、図２が示すように、物理的なエッチングや化学的なエッチングによって、フォトレジストＰＲによって覆われていないゲート層１５とゲート絶縁層１４のＳｉＮｘをエッチングして除去した。続いて、図３が示すように、ゲート層１５を更にエッチングして、ＳｉＮｘフート１４ａを形成した。その後、フォトレジストを除き、ドーピングによってＬＤＤ構造を形成した。
【０００４】
図１〜図３に示した従来技術のＬＴＰＳプロセスは次のような問題点がある。即ち、ゲート層１５とゲート絶縁層１４のＳｉＮｘをエッチングする過程において、物理的エッチングが過度に行なわれ、ゲート絶縁層１４のＳｉＯｘの損失を引き起こす（図４）。その結果、閾値電圧がシフトされ、リーク電流の経路が短くなり、リーク電流が増加することがある。なお、ＳｉＯｘの損失の不均一により、ムラが発生することがある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような従来技術の問題点を解決するために、本発明はＳｉＯｘの損失を避けることができるＬＴＰＳ  ＴＦＴの製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明は
基板の上にポリシリコン層を形成するステップと、
前記ポリシリコン層の上に、酸化シリコンと窒化シリコンの積層構造を有するゲート絶縁層と、ゲート層とを順に形成するステップと、
前記ゲート層の上にパターニングされたフォトレジストを形成するステップと、
前記基板に対してプラズマエッチングと反応性イオンエッチングを行うことにより、前記フォトレジストにより覆われていない窒化シリコンとゲート層を除去するステップと、
前記ゲート層を部分除去することにより、ゲートフートとゲートを形成するステップと、
フォトレジストを除去すると共に、前記ゲートと前記ゲートフートをマスクとして高濃度ドーピングを行うことによりソース／ドレインと低ドープドレインを形成するステップと
を含むことを特徴とＬＴＰＳ  ＴＦＴの製造方法を提供する。
【発明の効果】
【０００７】
本発明のＬＴＰＳ  ＴＦＴの製造方法によれば、ゲート層とＳｉＮｘをエッチングするステップにおいて、プラズマエッチング（Ｐｌａｓｍａ  Ｅｔｃｈｉｎｇ，  ＰＥ）と反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｃｈｉｎｇ，  ＲＩＥ）との二種類のエッチングを行うと共に、ＲＩＥのパワーを減少させることができる。つまり、エッチングのステップにおけるＲＩＥの割合を減少することにより、物理的なエッチングの影響を減少でき、ゲート層とＳｉＮｘをエッチングするときのＳｉＯｘの損失を避けることができる。従って、ＳｉＯｘ損失による閾値のシフトやリーク電流の増加などの欠点を避けることができる。
【図面の簡単な説明】
【０００８】
【図１】従来技術のＬＴＰＳプロセスにおけるＴＦＴ構造を模式的に示す図である。
【図２】従来技術のＬＴＰＳプロセスにおけるＴＦＴ構造を模式的に示す図である。
【図３】従来技術のＬＴＰＳプロセスにおけるＴＦＴ構造を模式的に示す図である。
【図４】従来技術のＬＴＰＳプロセスにおけるＴＦＴ構造を模式的に示す図である。
【図５】本発明のＬＴＰＳ  ＴＦＴの製造方法の実施例のフローチャートを模式的に示す。
【図６】本発明のＬＴＰＳ  ＴＦＴの製造方法の実施例によって製造されたＴＦＴを模式的に示す断面図である。
【図７】本発明のＬＴＰＳ  ＴＦＴの製造方法の実施例によって製造されたＴＦＴを模式的に示す断面図である。
【図８】本発明のＬＴＰＳ  ＴＦＴの製造方法の実施例によって製造されたＴＦＴを模式的に示す断面図である。
【図９】本発明のＬＴＰＳ  ＴＦＴの製造方法の実施例によって製造されたＴＦＴを模式的に示す断面図である。
【図１０】本発明のＬＴＰＳ  ＴＦＴの製造方法の実施例によって製造されたＴＦＴを模式的に示す断面図である。
【図１１】本発明のＬＴＰＳ  ＴＦＴの製造方法の実施例によって製造されたＴＦＴを模式的に示す断面図である。
【図１２】Ｏ２のパーセント数と相対的エッチングレシオの関係を示すグラフである。
【発明を実施するための形態】
【０００９】
図５は本発明のＬＴＰＳ  ＴＦＴの製造方法の実施例のフローチャートを模式的に示す。図６〜図１０は本発明のＬＴＰＳ  ＴＦＴ製造方法の実施例によって製造されたＴＦＴを模式的に示す断面図である。
【００１０】
ステップＳ１０１では、図６に示すように、基板２１の上にポリシリコン層２３を形成する。この基板は、ガラス基板またはディスプレイに適用できる他の基板である。ポリシリコン層は、チャネル部２３ａ、低ドープドレイン形成部２３ｂおよびソース／ドレイン形成部２３ｃを含んでよい。本発明は、ポリシリコン層２３の形成方法に対して特に限定するものではない。たとえば、該ポリシリコン層２３の形成方法として、基板２１の上にアモルファスシリコン層を形成した後、アモルファスシリコン層がポリシリコン層になるように該アモルファスシリコン層に対しエキシマレーザアニールまたは熱処理を行うものであってもよい。
【００１１】
基板２１とポリシリコン層２３の間にもバッファ層２２を形成してもよい。該バッファ層２２は、ＳｉＯｘとＳｉＮｘで形成された積層構造であってもよい。
【００１２】
ステップＳ１０２では、図７に示すように、ポリシリコン層２３の上に、ＳｉＯｘとＳｉＮｘの積層構造を有するゲート絶縁層２４と、ゲート層２５とを順に形成する。該ゲート層２５の材料として、たとえば、モリブデン（Ｍｏ）などの金属であってもよい。該ステップでは、ゲート絶縁層２４とゲート層２５の形成方法は特に限定されるものではなく、たとえば、化学気相成長、スパッタリング、蒸着などの方法を使ってもよい。
【００１３】
ステップＳ１０３では、図８に示すように、ゲート層２５の上にパターニングされたフォトレジストＰＲを形成する。具体的には、ゲート層２５の上にフォトレジストＰＲ層を形成した後、パターニングされたマスクを利用して、フォトリソグラフィー技術により該フォトレジストＰＲ層に対して露光、現像などの処理を行い、これにより、パターニングされたフォトレジストＰＲを形成する。該フォトレジストＰＲのパターンは、形成するゲートの寸法とゲートフートの寸法によって決められる。
【００１４】
ステップＳ１０４では、図９に示すように、図８に示すような基板に対してプラズマエッチングと反応性イオンエッチングを行うことにより、フォトレジストＰＲにより覆われていないＳｉＮｘとゲート層２５を除去する。たとえば、このステップは、プラズマエッチングと反応性イオンエッチングを同時に行うことができる装置（たとえば、誘導結合プラズマ装置）において行われてもよい。この過程において、反応性イオンエッチングのパワーを減少させることによって、イオン衝撃を減少させることができる。イオン衝撃を減少させるので、エッチングにおけるＳｉＯｘのエッチングを減少でき、ＳｉＯｘの損失を減少させる。
【００１５】
ステップＳ１０４で、導入される反応性ガスは、フッ化硫黄（ＳＦ６）と酸素（Ｏ２）の混合ガスであってもよい。ここで、酸素の割合は膜のエッチングレシオと薄膜トランジスタの歩留まり（Ｙｉｅｌｄ）によって決められる。図１２はＯ２のパーセント数と相対的エッチングレシオの関係を示すグラフである。該図から分かるように、Ｏ２の割合が約２５％であれば、ＳｉＯｘのエッチングレシオが最も大きい。該図にＴＦＴの歩留まりも加味すれば、ＳＦ６とＯ２の混合ガスに対する酸素の割合を適当に確定することができる。その原則として、決して高いエッチングレシオだけを追求するためにＴＦＴの歩留まりを無視することはできなく、エッチングレシオとＴＦＴの歩留まりの両者を考慮する必要がある。
【００１６】
勿論、たとえばフッ化カーボン（ＣＦ４）などのほかの反応性ガスを使用してもよい。
ステップＳ１０４では、均一性（ＴＦＴ品質に関わるキーポイント）に基づいて、エッチング時に使用される温度を設定することができる。たとえば、約６０℃以下の温度でエッチングを行ってもよく、更に、室温（約２５℃）でエッチングを行うことが好ましい。また、反応性ガスの量および温度に基づいてエッチング時に使用される圧力を設定することができる。
【００１７】
ステップＳ１０５では、図１０に示すように、ゲート層２５を部分除去することにより、ゲートフートを形成すると共にゲート２５ａを形成する。このステップで使用されるガスは塩素ガス（Ｃｌ２）とＯ２の混合ガスであってもよい。
【００１８】
ステップＳ１０６では、図１１に示すように、フォトレジストＰＲを除去した後、ゲート２５ａとゲートフート２４ａをマスクとして高濃度ドーピングを行なうことにより、ソース／ドレインと低ドープドレインを形成する。具体的には、ゲートフート２４ａにより覆われていないソース／ドレイン形成部２３ｃが高濃度ドーピングされるように高濃度ドーピングを行うことにより、ソース／ドレインを形成する。これに対し、ＬＬＤ形成部２３ｂは、ゲートフート２４ａの遮蔽作用で低濃度ドーピングの領域となる。
【００１９】
ステップＳ１０６の後、更に、ソース／ドレインに接触する接触線および絶縁層などを形成してもよいが、これらは周知の技術により形成されることができるので、本発明では詳細的に説明しない。
【００２０】
本発明のＬＴＰＳ  ＴＦＴの製造方法は、更に、形成されたシリコン薄膜トランジスタのゲートフートの傾斜角度を分析する（たとえば、走査型電子顕微鏡（  Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ，  ＳＥＭ  ）の分析方法で分析する）ステップと、ゲートフートの傾斜角度に対応する反応性イオンエッチングのパワーとプラズマエッチングのパワーを確定する（具体的には、好ましいゲートフートの傾斜角度に対応する反応性イオンエッチングのパワーとプラズマエッチングのパワーを確定する）ステップと、ゲートフートの傾斜角度に対応する反応性イオンエッチングのパワーとプラズマエッチングのパワーによって、反応性イオンエッチングとプラズマエッチングを行うステップとを含んでもよい。
【００２１】
ＬＤＤ構造を有するＴＦＴでは、ゲートフート（ｇａｔｅ  ｆｏｏｔ）の傾斜角度が小さいほど、すなわち、ゲートフートが緩やかであるほど、ＬＤＤの電気性能が良くなる。逆に、ゲートフートの傾斜角度が大きいほど、すなわち、ゲートフートが急峻であるほど、ＬＤＤの電気性能が悪くなる。
【００２２】
ＬＤＤ  ＴＦＴの形成において、ゲートフートの傾斜角度をリアルタイムに監視することが難しい。従って、ＴＦＴの形成後に、ＳＥＭ方法により、形成されたゲートフートの傾斜角度を分析し、更に、好ましいゲートフートの傾斜角度に対応する反応性イオンエッチングのパワーとプラズマエッチングのパワーを確定することができる。
【００２３】
具体的には、ＲＩＥのパワーが大きい場合、すなわち、同時にＲＩＥとＰＥでエッチングするステップでＲＩＥに偏る場合、ゲートフートの傾斜角度が比較的に大きくなり、即ちゲートフートが比較的に急峻になる。逆に、ＰＥのパワーが大きい場合、すなわち、同時にＲＩＥとＰＥでエッチングするステップでＰＥに偏る場合、ゲートフートの傾斜角度が比較的に小さくなり、ゲートフートが比較的に緩やかになる。
【００２４】
したがって、ＳＥＭ方法により分析して、形成されたゲートフートの傾斜角度が好ましいゲートフートの傾斜角度より大きいと確定する場合、その後の製造において、ＰＥのパワーを増加すると共にＲＩＥのパワーを減少することにより、その後に形成するゲートフートが緩やかになる。
【００２５】
本発明のＬＴＰＳ  ＴＦＴの製造方法によれば、ゲート層とＳｉＮｘをエッチングするステップにおいて、ＰＥとＲＩＥの二種類のエッチング（例えば、ＰＥとＲＩＥの二種類のエッチングを行うことができる装置において、エッチングしてもよい）を行うと共に、ＲＩＥのパワーを減少させることができる。つまり、エッチングのプロセスにおけるＲＩＥの割合を減少することにより、物理的なエッチングの影響を減少でき、ゲート層とＳｉＮｘをエッチングするときのＳｉＯｘの損失を避けることができる。従って、ＳｉＯｘ損失による閾値のシフト、リーク電流パスの減少やリーク電流の増加などの欠点を避け、ＬＴＰＳ素子の信頼性が向上することができる。
【００２６】
また、本発明のＬＴＰＳ  ＴＦＴの製造方法によれば、ＳＥＭ分析方法で、形成されたゲートフートの傾斜角度を分析することにより、ＰＥとＲＩＥのパワーを確定する。そして、ＰＥのパワーを増加させることによって、ゲートフートの傾斜角度を減少させ、即ち、ゲートフートが緩やかになり、電気性能が優れたＬＤＤを作成することができる。
【００２７】
上記のように、本発明のＬＴＰＳ  ＴＦＴの製造方法によれば、最大限にＬＤＤの性能を発揮できるように要求に応じるＳｉＮｘフートを形成することができると共に、ＳｉＯｘ損失による一連の問題を避けるようにＳｉＯｘ損失を避けることができる。
【００２８】
本発明の図６〜図１０は、主にＰチャネル型ＴＦＴを例として説明したが、該ＴＦＴはＮチャネル型ＴＦＴであってもよい。その場合の具体的な製造プロセスもＰチャネルＴＦＴとほぼ同様であるので、ここでその説明を省略する。
【００２９】
発明を詳細に描写して説明したが、既述の説明は例示的であって限定的なものではない。従って、本発明の範囲を逸脱しない限り、多数の変形や態様が可能であるといえる。
【符号の説明】
【００３０】
２１  基板、２３  ポリシリコン層、２３ａ  チャネル部、２３ｂ  低ドープドレイン形成部、２３ｃ  ソース／ドレイン形成部。
【図１】
2015079936.tif 000003
【図２】
2015079936.tif 000004
【図３】
2015079936.tif 000005
【図４】
2015079936.tif 000006
【図５】
2015079936.tif 000007
【図６】
2015079936.tif 000008
【図７】
2015079936.tif 000009
【図８】
2015079936.tif 000010
【図９】
2015079936.tif 000011
【図１０】
2015079936.tif 000012
【図１１】
2015079936.tif 000013
【図１２】
2015079936.tif 000014