(57)【要約】【課題】基板表面の実装領域を圧迫することなく、かつ、コスト低減化を図ることのできる信号伝送装置を得る。【解決手段】基板間コネクタ２ａ，２ｂにおける複数の未使用ピンとプリント配線板１ａ，１ｂのグラウンド準位のグラウンド接続点１０ａ〜１０ｇとの間を信号の遅延が生じる構造とする。また、これら遅延構造の遅延量を、未使用ピン間で異なる値とする。【選択図】図１
2015220289.tif 000002
【特許請求の範囲】
【請求項１】
基板間を接続する多ピンコネクタを有する信号伝送装置において、
前記多ピンコネクタにおける複数の未使用ピンと前記基板のグラウンド準位の接続部との間に信号の遅延が生じる構造を設け、
前記各遅延構造の遅延量が、少なくとも、前記基板間の信号送受を行う信号ピンに隣接した未使用ピン間で異なる値としたことを特徴とする信号伝送装置。
【請求項２】
前記各遅延構造の遅延量を、全ての未使用ピンで異なる値としたことを特徴とする請求項１記載の信号伝送装置。
【請求項３】
前記遅延構造が線路であることを特徴とする請求項１または請求項２記載の信号伝送装置。
【請求項４】
前記遅延構造が、２つの基板のうちの一方に設けられていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の信号伝送装置。
【請求項５】
前記遅延構造が、２つの基板の両方に設けられていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の信号伝送装置。
【請求項６】
前記遅延構造の遅延量が、前記信号の主要周波数のλ／２未満で異なることを特徴とする請求項１から請求項５のうちのいずれか１項記載の信号伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速なデジタル信号伝送における、コネクタ部の伝送特性劣化の影響を低減する信号伝送装置に関するものである。
【背景技術】
【０００２】
複数の基板で構成されるデジタル機器では、基板間をコネクタで接続し信号を伝送させている。必要な信号本数よりコネクタのピン数が多い場合、一般的に未使用ピンはグランドと接続する処理が多く行われている。ところが、数Ｇｂｐｓの高速な信号に対してこのような処理を行うと、未使用ピンが両端接地状態の伝送線路の様に動作し、特定の周波数で共振してしまい、伝送特性が劣化する事が知られている。
この対策として、従来、コネクタの未使用ピンの両端に終端抵抗を接続し、この終端抵抗とグランドまたは電源に接続して、未使用ピンの共振による伝送特性劣化を低減するようにしたものがあった（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２７３７２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のコネクタ未使用ピンの共振抑制手法は、部品として抵抗素子を使用するため、基板表面の実装領域を圧迫するという課題があった。さらには部品点数増加によりコストが増加するという課題もあった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、基板表面の実装領域を圧迫することなく、かつ、コスト低減化を図ることのできる信号伝送装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る信号伝送装置は、基板間を接続する多ピンコネクタを有する信号伝送装置において、多ピンコネクタにおける複数の未使用ピンと基板のグラウンド準位の接続部との間に信号の遅延が生じる構造を設け、各遅延構造の遅延量が、少なくとも、基板間の信号送受を行う信号ピンに隣接した未使用ピン間で異なる値としたものである。
【発明の効果】
【０００７】
この発明の信号伝送装置は、未使用ピンと基板のグラウンド準位の接続部との間に信号の遅延が生じる構造を設け、各遅延構造の遅延量が未使用ピン間で異なるようにしたので、基板表面の実装領域を圧迫することがなく、かつ、コスト低減化を図ることができる。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による信号伝送装置を示す構成図である。
【図２】信号伝送装置の比較例を示す構成図である。
【図３】この発明の実施の形態１による信号伝送装置と比較例との伝送特性のシミュレーション結果を示す説明図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１による信号伝送装置を示す構成図である。
図１において、プリント配線板１ａには基板間コネクタ２ａが実装されており、プリント配線板１ｂには基板間コネクタ２ｂが実装されている。プリント配線板１ａとプリント配線板１ｂは、基板間コネクタ２ａと基板間コネクタ２ｂを介して接続され、多数の信号線が通されている。以下の説明では、全ての信号線について、プリント配線板１ａが信号送信側、プリント配線板１ｂが信号受信側として説明するが、一部または全ての信号伝送方向が逆であっても良い。
【００１０】
信号線３ｐ，３ｎは、プリント配線板１ａの送信側から基板配線を経由し、基板間コネクタ２ａへ配線されており、基板間コネクタ２ａと基板間コネクタ２ｂを経由し、プリント配線板１ｂの基板配線を通り、受信側へ信号を伝送する。信号線３ｐ，３ｎの２本で差動配線を構成している。また、信号線４ｐ，４ｎも同様に差動配線を構成している。
【００１１】
基板間コネクタ２ａ，２ｂの未使用ピンは、プリント配線板１ａ，１ｂのグラウンドと接続される。ここで、例えば図２に示すように、未使用ピンを単純にグラウンドに接続した場合（グラウンド接続点１０ａ〜１０ｇ参照）、特に数ＧＨｚの高い周波数では、未使用ピンが両端接地状態の同一電気長の伝送線路として動作し、コネクタ内部のピン長を半波長とする周波数で、一斉に共振してしまう。その結果、信号線３ｐ，３ｎや信号線４ｐ，４ｎからなる差動配線の伝送特性が劣化し、信号伝送に支障をきたしてしまうことになる。
【００１２】
そこで、本実施の形態では、未使用ピンとプリント配線板１ａ，１ｂのＧＮＤ準位の接続部との間に信号の遅延が生じる構造を設け、各遅延構造の遅延量が未使用ピン間で異なる値としている。具体的には、図１に示すように、基板間コネクタ２ａ，２ｂの未使用ピンをプリント配線板１ａ，１ｂ上でそれぞれ異なる長さの配線で引き出した後、グラウンド接続点１０ａ〜１０ｇでグラウンドと接続するようにしている。このような構成により、信号線３ｐ，３ｎや信号線４ｐ，４ｎからなる差動配線の伝送特性の劣化を防ぐことができる。
【００１３】
ここで、未使用ピンごとの付加した遅延構造の遅延量は、信号の主要周波数のλ／２未満で異なることが望ましい。これは、遅延量０の基本共振と，遅延量が半波長相当の２倍共振の周波数が一致するのを回避するためである。
例えば、元の未使用ピンの長さが３ＧＨｚの半波長相当であるとすると、基本共振周波数３ＧＨｚの整数倍の３ＧＨｚ，６ＧＨｚ，９ＧＨｚ…で共振する。ここで、半波長相当の遅延構造を付加すると、基本共振周波数は１．５ＧＨｚに低下するが、その整数倍の１．５ＧＨｚ，３ＧＨｚ，４．５ＧＨｚ，…が共振周波数となり、３ＧＨｚの共振が一致してしまうことになる。このような現象を回避するため、“主要周波数のλ／２未満”とすることが望ましい。
【００１４】
このように構成された信号伝送装置における各未使用ピンの共振周波数は、コネクタ内部のピン長に引き出し配線長を加えた長さを半波長とする周波数であり、引き出し配線長が異なるため、共振周波数もそれぞれ異なり、全ての未使用ピンが同一周波数で一斉に共振する事を抑制することが出来る。このため、図２に示す構成と比較して、弱い共振しか生じない様にすることができ、伝送特性の劣化を抑制できる。
【００１５】
図３に、図１の構成と図２の構成における伝送特性のシミュレーション結果の一例を比較して示す。実線で示した特性が図１で示した実施の形態１の信号伝送装置の特性であり、破線で示す特性が対策なしの図２の構成である。図３から、実線で示した実施の形態１の特性の方が共振が弱められていることが確認出来る。
【００１６】
このように、実施の形態１の信号伝送装置では、プリント配線板１ａ，１ｂを接続する基板間コネクタ２ａ，２ｂにおいて、コネクタの未使用ピンとプリント配線板１ａ，１ｂのＧＮＤ準位の接続部に遅延が生じる構造を接続することで、各未使用ピンの電気長が異なるようにしたので、各未使用ピンがそれぞれ異なる周波数で共振するようになり、特定の周波数で全ての空きピンが同時に共振する状態を回避することができる。
また、実施の形態１の信号伝送装置では、従来技術のように、部品として抵抗素子を使用しないためコストを低減でき、遅延構造を基板内層の導体パターンで形成すれば、基板表面の実装領域を圧迫せず、共振現象による伝送特性悪化を抑制することができる。
【００１７】
なお、以上の説明では、基板間コネクタ２ａ，２ｂの未使用ピンとプリント配線板１ａ，１ｂのＧＮＤ準位の接続部に遅延を生じさせる構造が、プリント配線板１ａとプリント配線板１ｂの両側にあるとして説明したが、いずれか一方のみ遅延構造を付加する構成でも本発明の効果を得ることができる。この場合、遅延構造を付加しない側のプリント配線板は、従来通りの設計手法を適用できるので、設計時間や工数の増加を抑制しつつ、本発明を適用出来るという効果が得られる。
【００１８】
また、上記例では、遅延構造を線路で構成したが、これ以外にも、例えば、並列容量（線路とＧＮＤ間を接続）や、直列Ｌと並列Ｃを繰り返すラダー回路（伝送線路の等価回路）といった構成を用いてもよい。
【００１９】
さらに、上記例では、遅延構造の遅延量を全てで異なる値としたが、必ずしも全てが異なる値でなくてもよい。例えば、少なくとも信号ピンに隣接する未使用ピン間（例えば図１におけるグラウンド接続点１０ｂで接続される線路とグラウンド接続点１０ｃで接続される線路）のみで異なる値としても未使用ピンの共振による伝送特性劣化を低減することができるという効果を得ることができる。
【００２０】
また、上記例では、信号線３ｐ，３ｎや信号線４ｐ，４ｎといった差動配線を例に説明したが、差動配線の信号ピンの構成に限定されるものではなく、一本の信号配線に接続された信号ピンに隣接した未使用ピンであっても、同様に適用可能である。
【００２１】
以上説明したように、実施の形態１の信号伝送装置によれば、基板間を接続する多ピンコネクタを有する信号伝送装置において、多ピンコネクタにおける複数の未使用ピンと基板のグラウンド準位の接続部との間に信号の遅延が生じる構造を設け、各遅延構造の遅延量が、少なくとも、基板間の信号送受を行う信号ピンに隣接した未使用ピン間で異なる値としたので、基板表面の実装領域を圧迫することがなく、かつ、コスト低減化を図ることができる。
【００２２】
また、実施の形態１の信号伝送装置によれば、各遅延構造の遅延量を、全ての未使用ピンで異なる値としたので、未使用ピンの共振による伝送特性劣化の低減化をより確実に行うことができる。
【００２３】
また、実施の形態１の信号伝送装置によれば、遅延構造を線路としたので、基板表面の実装領域を圧迫することがなく、未使用ピンの共振による伝送特性の劣化を低減することができる。
【００２４】
また、実施の形態１の信号伝送装置によれば、遅延構造が、２つの基板のうちの一方に設けられているようにしたので、設計時間や工数の増加を抑制しつつ未使用ピンの共振による伝送特性の劣化を低減することができる。
【００２５】
また、実施の形態１の信号伝送装置によれば、遅延構造が、２つの基板の両方に設けられているようにしたので、未使用ピンの共振による伝送特性劣化の低減効果をより大きく得ることができる。
【００２６】
また、実施の形態１の信号伝送装置によれば、遅延構造の遅延量が、信号の主要周波数のλ／２未満で異なるようにしたので、遅延量０の基本共振と、遅延量が半波長相当の２倍共振の周波数が一致するのを回避することができる。
【００２７】
なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。
【符号の説明】
【００２８】
１ａ，１ｂ  プリント配線板、２ａ，２ｂ  基板間コネクタ、３ｐ，３ｎ、４ｐ，４ｎ  信号線、１０ａ〜１０ｇ  グラウンド接続点。
【図１】
2015220289.tif 000003
【図２】
2015220289.tif 000004
【図３】
2015220289.tif 000005