(57)【要約】【課題】消費電力を低減可能であると共に容易な実装を可能にする構造を有する量子カスケード半導体レーザを提供する。【解決手段】量子カスケード半導体レーザ１１では、導体１７が半導体積層１５の上面１５ｇから半導体積層１５の第１端面１５ａにわたって延在するので、金属層２５が半導体積層１５の第１端面１５ａに設けられる。量子カスケード半導体レーザ１１の光共振器を構成する第１端面１５ａに、金属層２５に応じた反射率又は透過率を提供できる。また、半導体積層１５の第１端面１５ａが基板１３の第１領域１３ａと第２領域１３ｂとの境界に位置して基板１３の端面から後退しているので、当該量子カスケード半導体レーザ１１を実装する際に、実装用の導電性接着材が半導体積層１５の第１端面１５ａ上の金属層２５に接触することを回避できる。【選択図】図１
2015222811.tif 000002
【特許請求の範囲】
【請求項１】
量子カスケード半導体レーザであって、
第１軸の方向に配列された第１領域及び第２領域を含む基板と、
前記第１軸に交差する第１端面及び第２端面を有しており前記基板の前記第２領域の主面上に設けられる半導体積層と、
前記半導体積層の前記第１端面に設けられる第１部分と前記半導体積層の上面上に設けられる第２部分とを含む共に前記半導体積層の前記上面から前記半導体積層の前記第１端面にわたって延在する導体と、
前記基板の裏面上に設けられた電極と、
を備え、
前記基板は第１端面及び第２端面を有し、前記基板の前記第１端面及び前記第２端面の各々は、前記第１軸の方向に交差する基準面に沿って延在し、
前記半導体積層は量子カスケード半導体レーザのための活性層を含み、
前記半導体積層の前記第１端面は前記基板の前記第１領域と前記第２領域との境界に位置し、
前記導体は導電層及び金属層を含み、前記導電層は前記半導体積層の前記上面に接触を成し、前記金属層は前記導電層上に設けられ、前記導電層の厚さは前記金属層の厚さより薄い、量子カスケード半導体レーザ。
【請求項２】
前記基板の前記第１領域上に設けられる第１部分、前記半導体積層の前記第１端面に設けられる第２部分、及び前記半導体積層の上面上に設けられる第３部分を含む共に前記半導体積層の前記上面から前記第１端面を介して前記基板の前記第２領域にわたって延在する絶縁性保護層を更に備える、請求項１に記載された量子カスケード半導体レーザ。
【請求項３】
前記金属層は５０ｎｍ以上の厚さを有する、請求項１又は請求項２に記載された量子カスケード半導体レーザ。
【請求項４】
前記金属層は３０ｎｍ以下１０ｎｍ以上の厚さを有する、請求項１又は請求項２に記載された量子カスケード半導体レーザ。
【請求項５】
前記基板は第３領域を更に含み、前記基板の前記第２領域は前記基板の前記第１領域と前記基板の前記第３領域との間に位置し、
前記基板において前記第１領域、前記第２領域及び前記第３領域は前記第１軸の方向に配列されており、前記半導体積層の前記第２端面は前記基板の前記第２領域と前記第３領域との境界に位置し、
前記導電層は、前記半導体積層の前記第２端面に設けられる共に前記半導体積層の前記上面から前記第２端面にわたって延在し、
前記金属層は前記半導体積層の前記第２端面において３０ｎｍ以下の厚さを有する、請求項１〜請求項４のいずれか一項に記載された量子カスケード半導体レーザ。
【請求項６】
前記半導体積層の前記第２端面及び前記基板の前記第２端面はへき開面を備える、請求項１〜請求項４のいずれか一項に記載された量子カスケード半導体レーザ。
【請求項７】
前記金属層は前記半導体積層の前記第１端面上において５０ｎｍ以上の厚さを有し、前記基板の前記第１端面及び前記半導体積層の前記第２端面はへき開面を備える、請求項１又は請求項２に記載された量子カスケード半導体レーザ。
【請求項８】
前記導体は、前記半導体積層の前記第２端面上に設けられ、前記半導体積層の前記第２端面は前記基板の前記第２端面から後退しており、
前記金属層は前記半導体積層の前記第１端面上において５０ｎｍ以上の厚さを有し、前記金属層は前記半導体積層の前記第２端面上おいて１０ｎｍ以上３０ｎｍ以下の厚さを有する、請求項１又は請求項２に記載された量子カスケード半導体レーザ。
【請求項９】
前記金属層は前記半導体積層の前記第１端面上において１０ｎｍ以上３０ｎｍ以下の厚さを有し、前記基板の前記第１端面及び前記半導体積層の前記第２端面はへき開面を備える、請求項１又は請求項２に記載された量子カスケード半導体レーザ。
【請求項１０】
前記金属層は前記半導体積層の前記第１端面上において１０ｎｍ以上３０ｎｍ以下の厚さを有し、前記半導体積層の前記第２端面は前記基板の前記第２端面から後退しており、前記金属層は前記半導体積層の前記第２端面上において１０ｎｍ以上３０ｎｍ以下の厚さを有する、請求項１又は請求項２に記載された量子カスケード半導体レーザ。
【請求項１１】
量子カスケード半導体レーザを作製する方法であって、
第１軸の方向に配列された第１領域及び第２領域を有する基板上に、量子カスケード半導体レーザのためのエピタキシャル半導体積層を形成する工程と、
前記基板の前記第２領域上に位置し前記第１軸の方向に延在するストライプパターンを有すると共に前記基板の前記第１領域上に位置する開口を有するマスクを前記エピタキシャル半導体積層上に形成する工程と、
前記マスクを用いてエピタキシャル半導体積層をエッチングして、前記第１軸の方向に延在する半導体積層を前記基板の前記第２領域上に形成すると共に前記基板の前記第１領域上に接続溝を形成する工程と、
前記エピタキシャル半導体積層をエッチングした後に、金属の堆積を行って前記第１領域の前記接続溝の底面及び前記半導体積層の第１端面に金属層を形成すると共に前記基板の裏面上に電極を形成する工程と、
前記金属層を形成した後に、前記接続溝の前記底面において、前記第１軸に交差する第２軸の方向に前記基板を分離して、レーザバーを形成する工程と、
を備え、
前記レーザバーの前記基板は第１端面及び第２端面を有し、前記基板の前記第１端面及び前記第２端面の各々は、前記第１軸の方向に交差する基準面に沿って延在し、
前記半導体積層は前記基板の前記第１領域と前記第２領域との境界に位置する第１端面を備え、前記半導体積層の前記第１端面は、前記第１軸の方向に交差する、量子カスケード半導体レーザを作製する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、量子カスケード半導体レーザ、及び量子カスケード半導体レーザを作製する方法に関する。
【背景技術】
【０００２】
非特許文献１は、量子カスケード半導体レーザを開示する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】APPLIED  PHYSICS  LETTERS  96,  241107  2010
【発明の概要】
【発明が解決しようとする課題】
【０００４】
量子カスケード半導体レーザの駆動電圧が高く、これ故に、その消費電力も高くなる。発明者らの検討によれば、量子カスケード半導体レーザの消費電力を低減するためにはいくつかの手法がある。ファブリペロ型の量子カスケード半導体レーザでは、共振器端面の反射率を高めミラー損失を低減して、しきい値電流を下げる。しきい値電流の低減は低消費電力化に役立つ。共振器端面の反射率を高めるために、高反射膜（ＨＲ膜）として金属膜が用いられる。高反射膜のための金属膜は共振器端面の全体にわたって成膜される。
【０００５】
本発明の一側面は、上記の事情を鑑みて為されたものであり、消費電力を低減可能であると共に容易な実装を可能にする構造を有する量子カスケード半導体レーザを提供することを目的とする。また、本発明の別の側面は、この量子カスケード半導体レーザを作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面は、量子カスケード半導体レーザであって、第１軸の方向に配列された第１領域及び第２領域を含む基板と、前記第１軸に交差する第１端面及び第２端面を有しており前記基板の前記第２領域の主面上に設けられる半導体積層と、前記半導体積層の前記第１端面に設けられる第１部分と前記半導体積層の上面上に設けられる第２部分とを含む共に前記半導体積層の前記上面から前記半導体積層の前記第１端面にわたって延在する導体と、前記基板の裏面に設けられた電極と、を備え、前記基板は第１端面及び第２端面を有し、前記基板の前記第１端面及び前記第２端面の各々は、前記第１軸の方向に交差する基準面に沿って延在し、前記半導体積層は量子カスケード半導体レーザのための活性層を含み、前記半導体積層の前記第１端面は前記基板の前記第１領域と前記第２領域との境界に位置し、前記導体は導電層及び金属層を含み、前記導電層は前記半導体積層の前記上面に接触を成し、前記金属層は前記導電層上に設けられ、前記導電層の厚さは前記金属層の厚さより薄い。
【０００７】
本発明の別の側面は、量子カスケード半導体レーザを作製する方法であって、第１軸の方向に配列された第１領域及び第２領域を有する基板上に、量子カスケード半導体レーザのためのエピタキシャル半導体積層を形成する工程と、前記基板の前記第２領域上に位置し前記第１軸の方向に延在するストライプパターンを有すると共に前記基板の前記第１領域上に位置する開口を有するマスクを前記エピタキシャル半導体積層上に形成する工程と、前記マスクを用いてエピタキシャル半導体積層をエッチングして、前記第１軸の方向に延在する半導体積層を前記基板の前記第２領域上に形成すると共に前記基板の前記第１領域上に接続溝を形成する工程と、前記エピタキシャル半導体積層をエッチングした後に、金属の堆積を行って前記第１領域の前記接続溝の底面及び前記半導体積層の第１端面に金属層を形成すると共に前記基板の裏面上に電極を形成する工程と、前記金属層を形成した後に、前記接続溝の前記底面において、前記第１軸に交差する第２軸の方向に前記基板を分離して、レーザバーを形成する工程と、を備え、前記レーザバーの前記基板は第１端面及び第２端面を有し、前記基板の前記第１端面及び前記第２端面の各々は、前記第１軸の方向に交差する基準面に沿って延在し、前記半導体積層は前記基板の前記第１領域と前記第２領域との境界に位置する第１端面を備え、前記半導体積層の前記第１端面は、前記第１軸の方向に交差する。
【０００８】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【０００９】
以上説明したように、本発明の一側面によれば、消費電力を低減可能であると共に容易な実装を可能にする構造の量子カスケード半導体レーザが提供される。本発明の別の側面によれば、消費電力を低減可能であると共に容易な実装を可能にする構造を形成できる量子カスケード半導体レーザを作製する方法が提供される。
【図面の簡単な説明】
【００１０】
【図１】図１は、本実施の形態に係る量子カスケード半導体レーザを概略的に示す図面である。
【図２】図２は、金属層の厚さと、共振器端面における反射率、透過率及び光吸収率との関係を示す。
【図３】図３は、本実施の形態に従ったいくつかの典型的な量子カスケード半導体レーザを模式的に示す図面である。
【図４】図４は、実装された量子カスケード半導体レーザを模式的に示す図面である。
【図５】図５は、量子カスケード半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図６】図６は、量子カスケード半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図７】図７は、量子カスケード半導体レーザを作製する方法における主要な工程を模式的に示す図面である。
【図８】図８は、量子カスケード半導体レーザを作製する方法における主要な工程にて基板生産物ＳＰを模式的に示す図面である。
【発明を実施するための形態】
【００１１】
引き続き、いくつかの形態を説明する。
【００１２】
一形態に係る量子カスケード半導体レーザは、（ａ）第１軸の方向に配列された第１領域及び第２領域を含む基板と、（ｂ）前記第１軸に交差する第１端面及び第２端面を有しており前記基板の前記第２領域上に設けられる半導体積層と、（ｃ）前記半導体積層の前記第１端面に設けられる第１部分と前記半導体積層の上面上に設けられる第２部分とを含む共に前記半導体積層の前記上面から前記半導体積層の前記第１端面にわたって延在する導体と、（ｄ）前記基板の裏面上に設けられた電極と、を備える。前記基板は第１端面及び第２端面を有し、前記基板の前記第１端面及び前記第２端面の各々は、前記第１軸の方向に交差する基準面に沿って延在し、前記半導体積層は量子カスケード半導体レーザのための活性層を含み、前記半導体積層の前記第１端面は前記基板の前記第１領域と前記第２領域との境界に位置し、前記導体は導電層及び金属層を含み、前記導電層は前記半導体積層の前記上面に接触を成し、前記金属層は前記導電層上に設けられ、前記導電層の厚さは前記金属層の厚さより薄い。
【００１３】
この量子カスケード半導体レーザによれば、導体が半導体積層の上面から半導体積層の第１端面にわたって延在するので、金属層が半導体積層の第１端面に設けられる。量子カスケード半導体レーザの光共振器を構成する第１端面及び第２端面のうちの第１端面に、金属層に応じた反射率及び透過率を提供できる。
【００１４】
また、半導体積層の第１端面が基板の第１領域と第２領域との境界に位置して基板の第１端面から後退されているので、当該量子カスケード半導体レーザの実装により、実装用の導電性接着材を介して基板裏面上の電極と半導体積層の第１端面上の金属層とが互いに接触することを避けることができる。
【００１５】
一形態に係る量子カスケード半導体レーザは、前記基板の前記第２領域上に設けられる第１部分、前記半導体積層の前記第１端面に設けられる第２部分、及び前記半導体積層の上面上に設けられる第３部分を含む共に前記半導体積層の前記上面から前記第１端面を介して前記基板の前記第２領域にわたって延在する絶縁性保護層を更に備えることができる。この量子カスケード半導体レーザによれば、絶縁性保護層は半導体積層を導体から電気的に絶縁する。
【００１６】
一形態に係る量子カスケード半導体レーザでは、前記金属層は５０ｎｍ以上の厚さを有することができる。この量子カスケード半導体レーザによれば、５０ｎｍ以上の厚さの金属層は非常に高い反射率を提供できる。これ故に、半導体積層の第１端面が光反射面として働く。
【００１７】
一形態に係る量子カスケード半導体レーザでは、前記金属層は３０ｎｍ以下１０ｎｍ以上の厚さを有することができる。この量子カスケード半導体レーザによれば、厚さ３０ｎｍ以下１０ｎｍ以上の金属層は、光反射及び光透過の両方に適用可能である。これ故に、半導体積層の第１端面が光出射面又は光反射面のいずれかとして働く。
【００１８】
一形態に係る量子カスケード半導体レーザでは、前記基板は第３領域を更に含み、前記基板の前記第２領域は前記基板の前記第１領域と前記基板の前記第３領域との間に位置し、前記基板において前記第１領域、前記第２領域及び前記第３領域は前記第１軸の方向に配列されており、前記半導体積層の前記第２端面は前記基板の前記第２領域と前記第３領域との境界に位置し、前記導電層は、前記半導体積層の前記第２端面に設けられる共に前記半導体積層の前記上面から前記第２端面にわたって延在し、前記金属層は前記半導体積層の前記第２端面において３０ｎｍ以下の厚さを有することができる。この量子カスケード半導体レーザによれば、半導体積層の第２端面が光出射面として働く。
【００１９】
一形態に係る量子カスケード半導体レーザでは、前記半導体積層の前記第２端面及び前記基板の前記第２端面はへき開面を備えることができる。この量子カスケード半導体レーザによれば、半導体積層の第２端面が、大きな光出力を提供できる光出射面として働く。
【００２０】
一形態に係る量子カスケード半導体レーザでは、前記金属層は前記半導体積層の前記第１端面上において５０ｎｍ以上の厚さを有し、前記半導体積層の前記第２端面はへき開面を備えることができる。
【００２１】
一形態に係る量子カスケード半導体レーザでは、前記導体は、前記半導体積層の前記第２端面上に設けられ、前記金属層は前記半導体積層の前記第１端面上において５０ｎｍ以上の厚さを有し、前記半導体積層の前記第２端面は前記基板の前記第２端面から後退しており、前記金属層は前記半導体積層の前記第２端面上において１０ｎｍ以上３０ｎｍ以下の厚さを有することができる。
【００２２】
一形態に係る量子カスケード半導体レーザでは、前記金属層は前記半導体積層の前記第１端面上において１０ｎｍ以上３０ｎｍ以下の厚さを有し、前記半導体積層の前記第２端面はへき開面を備えることができる。
【００２３】
一形態に係る量子カスケード半導体レーザでは、前記金属層は前記半導体積層の前記第１端面上において１０ｎｍ以上３０ｎｍ以下の厚さを有し、前記半導体積層の前記第２端面は前記基板の前記第２端面から後退しており、前記金属層は前記半導体積層の前記第２端面上において１０ｎｍ以上３０ｎｍ以下の厚さを有することができる。
【００２４】
別の形態に係る量子カスケード半導体レーザを作製する方法は、（ａ）第１軸の方向に配列された第１領域及び第２領域を有する基板上に、量子カスケード半導体レーザのためのエピタキシャル半導体積層を形成する工程と、（ｂ）前記基板の前記第２領域上に位置し前記第１軸の方向に延在するストライプパターンを有すると共に前記基板の前記第１領域上に位置する開口を有するマスクを前記エピタキシャル半導体積層上に形成する工程と、（ｃ）前記マスクを用いてエピタキシャル半導体積層をエッチングして、前記第１軸の方向に延在する半導体積層を前記基板の前記第２領域上に形成すると共に前記基板の前記第１領域上に接続溝を形成する工程と、（ｄ）前記エピタキシャル半導体積層をエッチングした後に、金属の堆積を行って前記第１領域の前記接続溝の底面及び前記半導体積層の第１端面に金属層を形成すると共に前記基板の裏面上に電極を形成する工程と、（ｅ）前記金属層を形成した後に、前記接続溝の前記底面において、前記第１軸に交差する第２軸の方向に前記基板を分離して、レーザバーを形成する工程と、を備える。前記レーザバーの前記基板は第１端面及び第２端面を有し、前記基板の前記第１端面及び前記第２端面の各々は、前記第１軸の方向に交差する基準面に沿って延在し、前記半導体積層は前記基板の前記第１領域と前記第２領域との境界に位置する第１端面を備え、前記半導体積層の前記第１端面は、前記第１軸の方向に交差する。
【００２５】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の量子カスケード半導体レーザ、及び量子カスケード半導体レーザを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２６】
図１は、本実施の形態に係る量子カスケード半導体レーザを概略的に示す図面である。図１の（ａ）部、（ｂ）部及び（ｃ）部を参照すると、本実施形態の一例としての量子カスケード半導体レーザ１１が示されている。量子カスケード半導体レーザ１１はファブリペロ型の共振器を備える。量子カスケード半導体レーザ１１は、基板１３、半導体積層１５、及び導体１７を備える。図１の（ｂ）部は、量子カスケード半導体レーザ１１の一端部を拡大して示す斜視図であり、図１の（ｃ）部は、量子カスケード半導体レーザ１１の他端部を拡大して示す斜視図である。図１の（ｂ）部及び（ｃ）部においては、基板１３及び半導体積層１５の表面を表すために、一部分破断されている。図１の（ａ）部は、図１の（ｂ）部及び（ｃ）部におけるＩ−Ｉ線に沿って取られた断面を示す。基板１３は、第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃを含む。第１領域１３ａ、第２領域１３ｂ及び第３領域１３ｃは、第１軸Ａｘ１の方向に配列されている。また、基板１３は主面１３ｄ及び裏面１３ｅを有しており、主面１３ｄは裏面１３ｅの反対側にある。半導体積層１５は基板１３の第２領域１３ｂ上に設けられる。半導体積層１５は、第１端面１５ａ及び第２端面１５ｂを有する。第１端面１５ａ及び第２端面１５ｂは、第１軸Ａｘ１に交差する。第１端面１５ａ及び第２端面１５ｂは、ファブリペロ型の光共振器のために設けられる。半導体積層１５は、第１軸Ａｘ１の方向に延在するストライプメサを含む。必要な場合には、ストライプメサを埋込領域で埋め込むようにしてもよい。半導体積層１５の第１端面１５ａは基板１３の第１領域１３ａと第２領域１３ｂとの境界に位置している。
【００２７】
基板１３は第１端面１３ｆ及び第２端面１３ｇを有する。基板１３の第１端面１３ｆ及び第２端面１３ｇの各々は、第１軸Ａｘ１の方向に交差する基準面に沿って延在する。半導体積層１５の第１端面１５ａは、基板１３の第１端面１３ｆを基準にして量子カスケード半導体レーザ１１の中央に向けて後退している。
【００２８】
半導体積層１５のストライプメサは、第１クラッド層１５ｃ、活性層１５ｄ、第２クラッド層１５ｅ、及びコンタクト層１５ｆを含む。活性層１５ｄは量子カスケード半導体レーザのための多重量子井戸構造を有する。第１クラッド層１５ｃ及び第２クラッド層１５ｅは、同一の導電型のIII−Ｖ化合物半導体を備える。コンタクト層１５ｆは第２クラッド層１５ｅと同じ導電型のIII−Ｖ化合物半導体を備える。
【００２９】
半導体積層１５の一例は以下のものである。
基板１３：ｎ型ＩｎＰ、基板主面の面方位１００面。
第１クラッド層１５ｃ：ｎ型ＩｎＰ。
活性層１５ｄ：ＧａＩｎＡｓ／ＡｌＩｎＡｓ。
第２クラッド層１５ｅ：ｎ型ＩｎＰ。
コンタクト層１５ｆ：ｎ型ＧａＩｎＡｓ。
ストライプメサの埋込領域：半絶縁性ＩｎＰ。
ストライプメサの向き：１１０軸。
量子カスケード半導体レーザ１１は、赤外領域のレーザ光を生成し、その波長は、一例として４μｍ〜１０μｍの範囲にある。
【００３０】
導体１７は、半導体積層１５の上面１５ｇから半導体積層１５の第１端面１５ａにわたって延在する。本実施例では、基板１３の第１領域１３ａ及び第２領域１３ｂ、並びに半導体積層１５の上面１５ｇ及び第１端面１５ａ上には、導体１７が設けられる。この形態では、導体１７は、第１部分１７ａ、第２部分１７ｂ及び第３部分１７ｃを有する。第１部分１７ａは基板１３の第１領域１３ａ上に設けられ、第２部分１７ｂは半導体積層１５の第１端面１５ａ上に設けられ、第３部分１７ｃは半導体積層１５の上面１５ｇ上に設けられる。
【００３１】
導体１７は、導電層２３及び金属層２５を含み、金属層２５は導電層２３上に設けられる。導電層２３は半導体積層１５の上面にオーミック接触を成す。金属層２５は、例えば一又は複数の金層を備える。導電層２３は、Ｔｉ／Ａｕ等を備える。導電層２３の厚さは金属層２５の厚さより薄い。導電層２３の厚さは、例えば１０ｎｍ〜６００ｎｍの範囲内にある。基板１３の裏面１３ｅ上には、電極３３が設けられている、この電極３３は、第１端面が基板端面を基準に後退しているセットバック構造により、基板１３の厚みの距離だけ導体１７から隔置される。実装の際の半田材が導体１７又は電極３３のいずれか一方に接することになり、この隔置は、導体１７又は電極３３のいずれか他方に半田材が接触することを避けることを可能にする。
【００３２】
この量子カスケード半導体レーザ１１によれば、導体１７が半導体積層１５の上面１５ｇから半導体積層１５の第１端面１５ａにわたって延在するので、金属層２５が半導体積層１５の第１端面１５ａに設けられる。量子カスケード半導体レーザ１１の光共振器を構成する第１端面１５ａ及び第２端面１５ｂのうちの第１端面１５ａに、金属層２５に応じた反射率及び透過率を提供できる。
【００３３】
また、半導体積層１５の第１端面１５ａが基板１３の第１領域１３ａと第２領域１３ｂとの境界に位置して基板１３の第１端面１３ｆから後退している。この後退により、当該量子カスケード半導体レーザ１１を実装する際に、実装用の導電性接着材が半導体積層１５の第１端面１５ａ上の金属層２５と電極３３とを互いに接続することを避けることができる。
【００３４】
半導体積層１５の第１端面１５ａにおける下端と基板１３の第１端面１３ｆにおける上端との間隔（後退量）は、例えば１５μｍ程度であることができる。バーへき開時の位置ずれバラツキの許容値を考慮して、１０μｍ以上であることができる。
【００３５】
量子カスケード半導体レーザ１１では、導電層２３及び金属層２５が半導体積層１５の第１端面１５ａに設けられる一方で、導電層２３が半導体積層１５の第２端面１５ｂに設けられる。第１端面１５ａ上に金属層２５が設けられるので、第１端面１５ａに係る反射率は第２端面１５ｂに係る反射率より大きい。この形態の量子カスケード半導体レーザ１１では、第２端面１５ｂが出射端面として働く。
【００３６】
図１に示される量子カスケード半導体レーザ１１では、基板１３の第３領域１３ｃ上に半導体積層１５が設けられていないので、半導体積層１５の第２端面１５ｂは、基板１３は第２端面１３ｇを基準にして量子カスケード半導体レーザ１１の中央に向けて後退している。半導体積層１５の第２端面１５ｂは基板１３の第２領域１３ｂと第３領域１３ｃとの境界に位置している。製造方法の簡素化のために、基板１３の第１端面１３ｆ及び第２端面１３ｇは劈開面を備えることがよい。
【００３７】
必要な場合には、基板１３の第３領域１３ｃ、及び半導体積層１５の第２端面１５ｂ上にも導体１７が設けられることができる。この形態のための導体１７は、第１部分１７ａ、第２部分１７ｂ及び第３部分１７ｃに加えて、第４部分１７ｄ及び第５部分１７ｅを有する。第４部分１７ｄは、半導体積層１５の第２端面１５ｂ上に設けられ、及び第５部分１７ｅは基板１３の第３領域１３ｃ上に設けられる。本実施例では、導体１７は、半導体積層１５の上面１５ｇから半導体積層１５の第１端面１５ａを介して基板１３の第１領域１３ａにわたって延在すると共に、半導体積層１５の上面１５ｇから半導体積層１５の第２端面１５ｂを介して基板１３の第３領域１３ｃにわたって延在する。
【００３８】
基板１３の第１領域１３ａ及び第２領域１３ｂ、並びに半導体積層１５の上面１５ｇ及び第１端面１５ａ上には、絶縁性保護層２１が設けられる。絶縁性保護層２１は、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃを有する。第１部分２１ａは基板１３の第１領域１３ａ上に設けられ、第２部分２１ｂは半導体積層１５の第１端面１５ａ上に設けられ、第３部分２１ｃは半導体積層１５の上面１５ｇ上に設けられる。絶縁性保護層２１は、例えばアルミナ、ＳｉＮ，ＳｉＯ２等を備える。
【００３９】
図１に示される量子カスケード半導体レーザ１１では、基板１３の第３領域１３ｃ上に半導体積層１５が設けられていないので、基板１３の第３領域１３ｃ及び半導体積層１５の第２端面１５ｂ上にも、絶縁性保護層２１が設けられる。絶縁性保護層２１は、第１部分２１ａ、第２部分２１ｂ及び第３部分２１ｃに加えて、第４部分２１ｄ及び第５部分２１ｅを有する。第４部分２１ｄは、半導体積層１５の第２端面１５ｂ上に設けられ、第５部分２１ｅは基板１３の第３領域１３ｃ上に設けられる。
【００４０】
本実施例では、絶縁性保護層２１は、半導体積層１５の上面１５ｇから第１端面１５ａを介して基板１３の第１領域１３ａにわたって一体に延在すると共に、半導体積層１５の上面１５ｇから第２端面１５ｂを介して基板１３の第３領域１３ｃにわたって一体に延在する。この量子カスケード半導体レーザ１１では、絶縁性保護層２１は、半導体積層１５及び基板１３を導体１７から電気的に絶縁するために役立つと共に、半導体積層１５内の第１クラッド層１５ｃ、活性層１５ｄ、第２クラッド層１５ｅ、及びコンタクト層１５ｆが導体１７を介して電気的に接続されることを避けるために役立つ。
【００４１】
図２は、金属層の厚さと、共振器端面における反射率、透過率及び光吸収率との関係を示す。図２の（ａ）部を参照すると、絶縁性保護層２１として、厚さ６００ｎｍのアルミナ膜が用いられている。図２の（ｂ）部を参照すると、絶縁性保護層２１として、厚さ１００ｎｍのアルミナ膜が用いられている。これらのグラフにおいて、光波長７．５４μｍにおける金膜の反射率、透過率及び光吸収率が示されている。
【００４２】
図２に示されたグラフに基づく発明者の検討によれば、金属層２５は５０ｎｍ以上の厚さを有することができる。厚さ５０ｎｍ以上の金属層２５は、共振器端面に非常に高い反射率を提供できる。このような金属の厚膜の利用により、半導体積層１５の第１端面１５ａが光反射面として働くと共に、第２端面１５ｂが光出射面として働く。或いは、金属層２５は１０ｎｍ以上の厚さを有することができ、また３０ｎｍ以下の厚さを有することができる。厚さ１０ｎｍ以上３０ｎｍ以下の金属層２５は、光反射及び光透過の両方に適用可能である。このような金属の薄膜の利用により、半導体積層１５の第１端面１５ａが光出射面又は光反射面のいずれか一方として働くと共に、第２端面１５ｂが光出射面又は光反射面のいずれか他方として働く。
【００４３】
図１に示される量子カスケード半導体レーザ１１とは異なる量子カスケード半導体レーザの構造として、半導体積層１５を基板１３の第３領域１３ｃ上に設けて、半導体積層１５の第２端面１５ｂを基板１３の第２端面１３ｇと一緒にへき開により形成することができる。この形態では、半導体積層１５の第２端面１５ｂ及び基板１３の第２端面１３ｇは、一体に形成されたへき開面を備える。このへき開面は、半導体積層１５の第２端面１５ｂの上端から基板１３の第２端面１３ｇの下端まで単一の基準面に沿って延在する。
【００４４】
図３は、本実施の形態に従ったいくつかの典型的な量子カスケード半導体レーザを模式的に示す図面である。図３において、量子カスケード半導体レーザは出力光ＯＵＴを生成する。
【００４５】
図３の（ａ）部を参照すると、共振器のための第１端面１５ａは、基板１３の第１端面１３ｆから後退しており、半導体積層１５の上面１５ｇから第１端面１５ａにわたって導電層２３及び金属層２５が設けられている。この実施例では、金属層２５は厚さ５０ｎｍ以上の金層を備える。共振器のための第２端面１５ｂは、基板１３の第２端面１３ｇと一緒に形成されたへき開面を備えるへき開で形成される共振器端面は、量子カスケード半導体レーザの上縁（半導体積層の上縁）から下縁（基板の下縁）まで延在する。図３の（ａ）部に示される素子形態では、へき開面にコーティング膜を設けていないので、高光出力の量子カスケード半導体レーザを提供できる。
【００４６】
図３の（ｂ）部を参照すると、共振器のための第１端面１５ａは、基板１３の第１端面１３ｆから後退しており、共振器のための第２端面１５ｂも基板１３の第２端面１３ｇから後退している。第１端面１５ａから半導体積層１５の上面を介して第２端面１５ｂにわたって導電層２３及び金属層２５が設けられている。この実施例では、光出射面としての第２端面１５ｂ上の金属層２５は厚さ１０〜３０ｎｍの範囲の金層を備える。光反射面としての第１端面１５ａ上の金属層２５は厚さ５０ｎｍ以上の範囲の金層を備え、第１端面１５ａ上の金属層２５は例えば厚さ１０〜３０ｎｍの範囲の第１金層と、５０ｎｍ以上（総厚）を達成するための追加の第２金層を備えることができる。或いは、第１端面１５ａ上の金属層２５と、第２端面１５ｂ上の金属層２５とを別々の工程で形成してもよい。図３の（ｂ）部に示される素子形態では、光反射面に大きな光反射率（９５％以上）を付与すると共に、光出射面にも、ある程度の光反射率（７０〜９０％）を付与しているので、低いしきい値電流の量子カスケード半導体レーザを提供できる。
【００４７】
図３の（ｃ）部を参照すると、共振器のための第１端面１５ａは、基板１３の第１端面１３ｆから後退しており、半導体積層１５の上面から第１端面１５ａにわたって導電層２３及び金属層２５が設けられている。この実施例では、光反射面としての第１端面１５ａ上の金属層２５は厚さ１０〜３０ｎｍの範囲の金層を備える。この厚さの金層は、量子カスケード半導体レーザ動作のモニタリングを可能にする程度の光量を背面光として提供でき、光モニタリング可能な量子カスケード半導体レーザを提供できる。共振器のための第２端面１５ｂは、基板１３の第２端面１３ｇと一緒に形成されたへき開面を備える。図３の（ｃ）部に示される素子形態では、へき開面にコーティング膜を設けていない。
【００４８】
厚さ３０ｎｍ程度までの金属層は例えば蒸着により形成できる。厚さ３０ｎｍを越える金属層は例えばメッキ法により形成することが良い。
【００４９】
図３の（ｄ）部を参照すると、共振器のための第１端面１５ａは、基板１３の第１端面１３ｆから後退しており、共振器のための第２端面１５ｂも基板１３の第２端面１３ｇから後退している。第１端面１５ａから半導体積層１５の上面にわたって導電層２３及び金属層２５が設けられている。第２端面１５ｂには金属層２５が設けられること無く導電層２３が設けられている。光反射面としての第１端面１５ａ上には金属層２５が設けられる。光反射面としての第１端面１５ａ上の金層の厚さは１０〜３０ｎｍの範囲にある。この厚さの金層は、量子カスケード半導体レーザ動作のモニタリングを可能にする程度の光量を背面光として提供できる。図３の（ｄ）部に示される素子形態では、薄膜の金層を通した光モニタリング可能な量子カスケード半導体レーザを提供できる。この実施例では、光出射面としての第２端面１５ｂ上には、金属層２５が設けられること無く導電層２３が層３１を介して設けられている。
【００５０】
図４は、実装された量子カスケード半導体レーザを模式的に示す図面である。図４の（ａ）部を参照すると、サブマウント４１上に半田材４３を介して量子カスケード半導体レーザ１１が実装されている。半田材４３は例えばＩｎ半田であることができる。サブマウント４１は絶縁性の材料、例えばＡｌＮ等からなることができる。図４の（ｂ）部に示されるように、共振器のための端面の後退により、金属層２５は、半田材４３から基板１３の厚さにより隔置される。サブマウント４１上の量子カスケード半導体レーザ１１はハウジング４５内に収容されている。
【００５１】
図５〜図７を参照しながら、量子カスケード半導体レーザを作製する方法を説明する。半導体基板５１を準備する。この半導体基板５１上には、製造方法の適用のために、複数の素子区画のアレイが形成される。引き続く説明においては、理解を容易にするために一素子区画のサイズを図面に描く。図５の（ａ）部に示されるように、半導体基板５１上に、量子カスケード半導体レーザ用の活性層５３及び回折格子層５５を順に有機金属気相成長法で成長する。必要な場合には、活性層５３の成長に先だって、下部クラッド層を成長するようにしてもよい。半導体基板５１は例えばｎ導電性ＩｎＰウエハであることができ、回折格子層５５は例えばｎ型ＩｎＧａＡｓ層（厚さ、５００ｎｍ）であることができる。次いで、図５の（ｂ）部に示されるように、フォトリソグラフィ及びエッチングを用いて、分布帰還のための回折格子５７を回折格子層５５に形成する。回折格子５７を形成した後に、図５の（ｃ）部に示されるように、回折格子５７上に上部クラッド層５９及びコンタクト層６１を順に有機金属気相成長法で成長する。これらの工程により、量子カスケード半導体レーザのためのエピタキシャル半導体積層６３が形成される。引き続く説明では、一素子区画（基板）は、ある軸（図１における第１軸Ａｘ１に対応する軸）の方向に配列された第１領域及び第２領域を有する。第１領域上に開口部を形成すると共に、第２領域上に光源のための半導体積層が形成される。
【００５２】
図６の（ａ）部に示されるように、エピタキシャル半導体積層６３上にメサストライプのためのマスク６５を形成する。マスク６５は、半導体基板５１の第２領域上において第１軸Ａｘ１の方向に延在するストライプパターン６５ａと、半導体基板５１の第１領域上に位置する接続溝のための開口６５ｂとを有する。マスク６５は、ストライプパターンを規定するための第１トレンチ開口６５ｃ及び第２トレンチ開口６５ｄを有する。第１トレンチ開口６５ｃはストライプパターン６５ａ及び第１テラスパターン６５ｅにより規定される。第２トレンチ開口６５ｄはストライプパターン６５ａ及び第２テラスパターン６５ｆにより規定される。マスク６５は、例えばＳｉＮからなることができる。マスク６５を形成するために、成膜、フォトリソグラフィ及びエッチングが用いられる。
【００５３】
マスク６５の形成の後に、図６の（ｂ）部に示されるように、マスク６５を用いてエピタキシャル半導体積層６３をエッチングして、第１軸Ａｘ１の方向に延在する半導体積層６９ａを半導体基板５１の第２領域上に形成する。エッチングの後に、マスク６５を除去する。半導体積層６９ａは、半導体基板５１の第１領域と第２領域との境界に位置する第１端面６９ｂ（第１端面１５ａ）を有する。マスク６５の開口６５ｂに対応してエピタキシャル半導体積層６３がエッチングされて、半導体基板５１の第１領域と第２領域との境界に位置する第１端面６９ｂ（第１端面１５ａ）が形成される。第１端面６９ｂは、第１軸Ａｘ１の方向に延在する第１トレンチ溝６９ｃ及び第２トレンチ溝６９ｄを互いに繋ぐ接続溝６９ｇ（開口部）により規定される。第１端面６９ｂは、第１軸Ａｘ１の方向に交差するように延在する。この接続溝も第１軸Ａｘ１の方向に交差するように延在する。半導体積層６９ａは、第１トレンチ溝６９ｃと第２トレンチ溝６９ｄとの間に設けられる。第１トレンチ溝６９ｃは、ストライプ形状の半導体積層６９ａと第１テラス６９ｅとによって規定される。第２トレンチ溝６９ｄは、ストライプ形状の半導体積層６９ａと第２テラス６９ｆとによって規定される。
【００５４】
エッチング及びマスク６５の除去の後に、図６の（ｃ）部に示されるように、全面に、絶縁性保護膜７１を成長する。絶縁性保護膜７１は、半導体積層６９ａの全表面を覆うので、半導体積層６９ａの上面から第１端面６９ｂにわたって絶縁性保護膜７１が設けられる。
【００５５】
図７の（ａ）部に示されるように、半導体積層６９ａの上面に到達する開口７１ａを絶縁性保護膜７１に形成する。次いで、図７の（ｂ）部に示されるように、導体層７３の堆積を全面に行って、接続溝６９ｇ（開口部）の底面（半導体基板５１の第１領域）、接続溝６９ｇの側面（半導体積層６９ａの第１端面６９ｂ）、及び半導体積層６９ａの上面に導体層７３を形成する。導体のうちの導体層７３を、接続溝６９ｇの底面（半導体基板５１の第１領域）だけでなく、接続溝６９ｇの側面（半導体積層６９ａの第１端面６９ｂ）にも成膜するために、半導体基板５１の主面に対して傾斜した方向から蒸着することが好適である。この蒸着中に、半導体基板５１を支持するステージを自転及び公転させることにより、半導体基板５１の主面に対してほぼ垂直な、半導体積層６９ａの第１端面６９ｂ（接続溝６９ｇの側面）にも成膜が可能になる。半導体基板５１の主面に対する傾斜角は、例えば３０度であることができ、１０度〜３０度の角度範囲であることができる。導体層７３を形成した後に、図７の（ｃ）部に示されるように、引き続いて金属層７５を成膜することができる。或いは、厚膜の金属層７５を形成するためには、メッキ法を用いることができる。金属層７５は、半導体基板５１の第１領域（接続溝の底面）から半導体積層６９ａの第１端面６９ｂ（接続溝の側面）を介して半導体積層６９ａの上面にまで延在する。金属層７５は、第１トレンチ溝６９ｃ及び第２トレンチ溝６９ｄ内にも形成され、また第１テラス６９ｅ及び第２テラス６９ｆ上にも形成される。金属層７５のためのメッキパターンを規定するために、フォトリソグラフィによりマスクを形成することができる。金属層７５は、素子区画の境界を跨ぐことなく、金属層７５のエッジは素子区画の境界から離れている。これは、引き続くレーザーバーの作製を容易にするためである。導体層７３及び金属層７５を形成すると共に、半導体基板５１の裏面に裏面電極７７を形成する。
【００５６】
これらの工程により、図８に示されるように、基板生産物ＳＰが形成される。図８の（ａ）部は基板生産物ＳＰを示す平面図であり、図８の（ｂ）部は、図８の（ａ）部に示されたＶＩＩＩｂ−ＶＩＩＩｂ線に沿って取られた断面を示し、図８の（ｂ）部は、図８の（ａ）部に示されたＶＩＩＩｃ−ＶＩＩＩｃ線に沿って取られた断面を示す。図８の（ａ）部を参照すると、第１軸Ａｘ１の方向に２素子の素子区画が示されている。金属層７５及び裏面電極７７を形成した後に、基板生産物ＳＰからレーザバーを形成する。レーザバーの形成は、例えば第１軸Ａｘ１に交差する第２軸Ａｘ２の方向に向くへき開ラインＬＣＶに沿って基板生産物ＳＰのへき開を行って、基板生産物ＳＰを分離する。へき開ラインＬＣＶは、金属層７５のエッジから離れて接続溝６９ｇの底面を通過する。次いで、レーザバーを個々のチップに分離して、多数の量子カスケード半導体レーザが得られる。
【００５７】
図３の（ａ）部及び（ｃ）部に示される劈開面を半導体積層の第２端面に適用する素子を作製する方法では、半導体積層６９ａが素子区画の境界線（へき開ライン）を横切って延在するように形成するとき、ウエハ上の半導体積層６９ａはへき開ラインに沿って分離させて、分離された半導体積層は、基板の端面と一括して形成されるへき開面を備える。
【００５８】
本実施の形態では、量子カスケード半導体レーザ（ＱＣＬ）において、ウエハプロセスで電極を形成する際に、金を含む高反射（ＨＲ）膜を端面に形成する。これにより、へき開後にレーザーバーに対してＨＲ膜のコーティングを必要としない。一例を示せば、ＱＣＬメサをエッチング加工する際に、ＱＣＬメサに、基板主面に垂直な端面を形成する。また、ＱＣＬメサの上面及び端面に、金を含む膜を成長して、電極及び反射膜として働く導体を形成する。厚膜の金層を金メッキにより後端面に形成することによって、量子カスケード半導体レーザの発振波長帯において１００％近い十分な反射率のＨＲ膜が得られる。
【００５９】
また、具体的には、前端面には、後端面よりも低い反射率の薄膜の金属膜を適用することによって、ＨＲ−ＨＲ構造をウエハプロセス内で作り込むことができる。この後においては、レーザバー形成、及びチップ形成を行うことによって、ＨＲ−ＨＲ構造の量子カスケード半導体レーザチップを作製できる。また、共振器端面をドライエッチングで加工するために、これまでに比べて短い共振器長のファブリペロ共振器を備えるレーザバーを形成できる。このレーザバーのハンドリングは容易である。共振器長は例えば共振器長２００μｍ程度まで可能であり、２００μｍ以下の量子カスケード半導体レーザチップを形成できる。
【００６０】
（実施例１）
ｎ型ＩｎＰ基板の上に有機金属気相成長法を用いてＧａＩｎＡｓ／ＡｌＩｎＡｓの多重量子井戸構造を成長し、その上にｎ型ＩｎＰクラッド層、ｎ型ＧａＩｎＡｓコンタクト層を成長する。ｎ型ＧａＩｎＡｓコンタクト層上にエッチングマスクを形成し、フォトリソグラフ及び反応性イオンエッチングを用いてストライプ状の発光部メサを形成する。同時に、このとき、へき開面を形成するラインより内側にＨＲ−ＨＲ端面となるメサ端面を形成する。発光部メサの典型的な幅は１０μｍ、発光部メサの典型的な深さは６μｍである。メサの形成の後に、全面にシリコン系無機絶縁膜（例えばＳｉＮ、ＳｉＯＮ等）からなる保護膜を形成する。この保護膜は、フォトリソグラフ及び反応性イオンエッチングを用いて発光部メサの頂部に位置する開口を有する。配線金属として、Ｔｉ／Ａｕ、又はＴｉ／Ｐｔ／Ａｕ等を蒸着で形成する。この後に、端面コーティング金属として、メサ後端面上に５μｍの厚みのＡｕメッキ層を形成する。次いで、ｎ型ＩｎＰ基板を厚み１００μｍまで薄くする研磨を行う。ｎ型ＩｎＰ基板の研磨裏面にＡｕＧｅ／Ｎｉ／Ａｕからなる裏面配線金属を形成する。このように形成された基板生産物の劈開によりレーザーバーを形成して、発光部メサの両端にミラー面を有する量子カスケード半導体レーザチップを形成する。共振器長方向の典型的な長さは２ｍｍであり、幅は０．５ｍｍである。
【００６１】
この実施例では、発光部メサの前端面及び後端面がへき開ラインから離れている。また、別の実施例において、発光部メサの前端面がへき開面を備え、発光部メサの後端面がへき開ラインから離れている。これらの実施例では、高い反射率を付与する端面に金属膜を形成する一方で、この端面を半導体チップ縁から離している。これ故に、基板のへき開面よりも内側に発光部メサにおける少なくとも一方の端面を形成するので、この端面にウエハプロセス中にＨＲ膜を形成できる。したがって、へき開の後に、この端面のために端面コーティングを行うことがない。レーザーバーを形成した後のコーティングは、ハンドリングミスに起因するレーザーバーへ損傷を与える可能性があり、これによる歩留まり低下が懸念される。本実施例の作製方法は、ウエハプロセス中に電極と一緒に端面コート膜を作り込むので、ウエハプロセス後のへき開及び実装工程における歩留まり低下の可能性を下げることができる。
【００６２】
図３を参照しながら説明したように、下地の絶縁膜として厚さ６００ｎｍのアルミナが形成されるとき、金のＨＲ膜としての光学特性は、厚さ６０ｎｍ程度において１００％近い高反射を示す一方で、略ゼロの透過率を示す。この光学特性は、後端面の反射膜としては受け入れ可能であるが、光を取り出す前端面の光学特性としては、厚さ２０ｎｍ程度の金層が好適である。図２の計算結果からは、厚さ５〜３０ｎｍ程度の金層は、７０％〜９５％の反射率を示し、０．５％〜５％の透過率を示す。この値は、ＨＲ−ＨＲ構造として望ましい。本実施例では、蒸着で前端面に薄いＨＲ膜を成膜しておき、後端面に厚い金メッキ膜を成膜することによって、ＨＲ−ＨＲ構造が実現可能となる。特に、前端面から光出力を大きくしたい場合は、前端面のＨＲ膜としては、厚さ５〜１０ｎｍ程度の金層が好適である。この場合、金層の透過率として１％以上の高い透過率を得ることが可能である。また、厚さ１０ｎｍ以上で３０ｎｍ以下の金属層は、光反射及び光透過の両方に適用可能である。従い、このような金属層を発光部メサ（半導体積層）の端面に適用することにより、光出射面又は光反射面のいずれかとして利用することができる。
また、蒸着による成膜は、蒸着源に対して斜めにウエハを配置することによって、メサ側壁の端面にも薄く成膜することが可能である。斜めの角度としては、当然蒸着装置に依存するが、本実施例としては、蒸着源に対して１０度〜３０度程度の範囲でウエハ主面を傾斜させることが好適である。発明者が用いた成膜装置によれば、３０度より大きな傾斜入射は、コーティング端面に厚く成膜される傾向を示し、また蒸着膜のリフトオフ性も悪くなる。
【００６３】
（実施例２）
続いて、実装を説明する。量子カスケード半導体レーザ（ＱＣＬ）の実装にはＡｕ／Ｓｎ半田又はＩｎ半田が用いられる。液体窒素温度程度の低温動作では、Ａｕ／Ｓｎ半田による実装は、ＩｎＰ基板のＩｎＰとＡｕＳｎとの熱膨張係数の違いにより応力が発生して、レーザ特性を劣化させる傾向にある、このため、低温動作にはＩｎ半田による実装が量子カスケード半導体レーザに適用される。
【００６４】
一方、低消費電力駆動の量子カスケード半導体レーザは、本実施例のように共振器端面に高反射のコーティング膜を得るために、高反射膜としてＡｕを用いる。このＡｕがへき開端面に付いていると、Ｉｎ半田実装の際に、僅かながらＩｎとＡｕが接触するとき、接触箇所において合金反応が進む。そして、合金化の影響がレーザ端面の活性層付近にまで及ぶ可能性がある。合金反応が進み過ぎると金が脆くなる。
【００６５】
本実施例の素子構造を用いることによって、素子のＡｕが実装用のＩｎに接触することを回避できる。本実施例では、共振器端面はドライエッチングにより加工し、その加工の深さとしては１０μｍ程度であり、一方、ウエハの厚さが１００μｍ程度である。実装に用いる半田は、ウエハの厚さを越えて電極にまで達しない。また、Ａｕを含む電極をドライエッチングで削れた面に成膜するので、へき開、またはスクライブされたチップ端面には電極は無い。このチップをエピサイドアップ実装することによって半導体レーザ素子の電極間の短絡が生じることはない。
【００６６】
以上のように、本実施例におけるＨＲ−ＨＲ構造の量子カスケード半導体レーザ用の素子構造は、実装時の半田材としてインジウムを用いることを可能にし、また液体窒素温度程度の低温から、室温以上の高温までＨＲ−ＨＲ構造の量子カスケード半導体レーザを駆動できる。
【００６７】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００６８】
本実施の形態によれば、消費電力を低減可能であり容易に実装可能な量子カスケード半導体レーザを提供できる。本実施の形態によれば、消費電力を低減可能であり容易な実装を可能にする量子カスケード半導体レーザを作製する方法を提供できる。
【符号の説明】
【００６９】
１１…量子カスケード半導体レーザ、１３…基板、１５…半導体積層、１５ｃ…第１クラッド層、１５ｄ…活性層、１５ｅ…第２クラッド層、１５ｆ…コンタクト層、１７…導体、１５ａ…第１端面、１５ｂ…第２端面、２３…導電層、２５…金属層。
【図１】
2015222811.tif 000003
【図２】
2015222811.tif 000004
【図３】
2015222811.tif 000005
【図４】
2015222811.tif 000006
【図５】
2015222811.tif 000007
【図６】
2015222811.tif 000008
【図７】
2015222811.tif 000009
【図８】
2015222811.tif 000010