(57)【要約】【課題】位相情報を持った定包絡な信号に対して、タイミングずれのないパルス変調を行う。【解決手段】変調波信号６１を生成する信号生成部１と、変調波信号６１から位相情報及びエンベロープ成分に基づくパルス信号を取得するデータ変換部２と、基準信号を生成する基準信号源３と、基準信号に同期し、位相情報に基づく位相制御及びパルス信号に基づく０π変調を行った信号６２を生成するＡＤＰＬＬ４と、基準信号に同期し、位相情報に基づく位相制御を行った信号６３を生成するＡＤＰＬＬ５と、信号６２，６３を合成する合成器６と、合成された信号を増幅するＨＰＡ７と、増幅された信号６４から不要波を取り除くＢＰＦ８とを備えた。【選択図】図１
2015220479.tif 000002
【特許請求の範囲】
【請求項１】
変調波信号を生成する信号生成部と、
前記信号生成部により生成された変調波信号から、位相情報、及びエンベロープ成分に基づくパルス信号を取得するデータ変換部と、
基準信号を生成する基準信号源と、
前記基準信号源により生成された基準信号に同期し、前記データ変換部により取得された位相情報に基づく位相制御及び前記パルス信号に基づく０π変調を行った信号を生成する第１の信号源と、
前記基準信号源により生成された基準信号に同期し、前記データ変換部により取得された位相情報に基づく位相制御を行った信号を生成する第２の信号源と、
前記第１，２の信号源により生成された信号を合成する合成器と、
前記合成器により合成された信号を増幅する増幅器と、
前記増幅器により増幅された信号から不要波を取り除くバンドパスフィルタと
を備えた低歪み送信機。
【請求項２】
前記第１，２の信号源はＡＤＰＬＬである
ことを特徴とする請求項１記載の低歪み送信機。
【請求項３】
前記合成器の前段に設けられ、前記第１，２の信号源により生成された信号を増幅又は減衰する可変利得器と、
前記合成器により合成された信号を検出する信号検出器と、
前記信号検出器により検出された信号に基づいて、前記可変利得器を制御することで、当該可変利得器から出力される両信号の振幅を一定にする制御部とを備えた
ことを特徴とする請求項１又は請求項２記載の低歪み送信機。
【請求項４】
前記合成器の前段に設けられ、前記第１，２の信号源により生成された信号を増幅又は減衰する可変利得器と、
前記バンドパスフィルタにより不要波が取り除かれた信号をＡＤ変換するＡＤ変換器と、
前記信号生成部により生成された変調波信号と、前記ＡＤ変換器によりＡＤ変換された信号とを比較する比較器と、
前記比較器による比較結果に基づいて位相誤差及び振幅誤差を検出し、前記データ変換部及び前記可変利得器を制御する制御部とを備えた
ことを特徴とする請求項１又は請求項２記載の低歪み送信機。
【請求項５】
前記第１の信号源に並列接続され、前記基準信号源により生成された基準信号に同期し、前記データ変換部により取得された位相情報に基づく位相制御及び前記パルス信号に基づく０π変調を行った信号を生成する第３の信号源と、
前記第２の信号源に並列接続され、前記基準信号源により生成された基準信号に同期し、前記データ変換部により取得された位相信号に基づく位相制御を行った信号を生成する第４の信号源と、
前記第１，３の信号源により生成された信号を合成する第２の合成器と、
前記第２，４の信号源により生成された信号を合成する第３の合成器と、
前記バンドパスフィルタにより不要波が取り除かれた信号をＡＤ変換するＡＤ変換器と、
前記信号生成部により生成された変調波信号と、前記ＡＤ変換器により変換された信号とを比較する比較器と、
前記比較器による比較結果に基づいて位相誤差及び振幅誤差を検出し、前記データ変換部を制御する制御部とを備え、
前記合成器は、前記第１，２の合成器により合成された信号を合成する
ことを特徴とする請求項１又は請求項２記載の低歪み送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、送信機の線形性と高効率を同時に実現する低歪み送信機に関するものである。
【背景技術】
【０００２】
一般に、通信に用いられる送信機には、信号を効率よく増幅するために高効率であることが求められ、また、信号精度を維持して送信するために線形性が求められる。しかしながら、送信機に内蔵されている従来の線形電力増幅器は、線形成と効率がトレードオフの関係にあり、両立しない。そのため、従来では、電力増幅器の効率を上げる手法とは別に、線形化技術として歪み補償回路を適用し、送信機の線形性と高効率を両立していた。
【０００３】
また、２０００年代ごとから注目を浴びている技術としてポーラ変調がある。この技術は、理論的には送信機の高線形成と高効率を実現するものである。代表的なポーラ変調として、例えば非特許文献１に開示された包絡線除去及び復元方式（ＥＥＲ：Ｅｎｖｅｌｏｐｅ  Ｅｌｉｍｉｎａｔｉｏｎ  ａｎｄ  Ｒｅｓｔｏｒａｔｉｏｎ）がある。この方式では、通信に用いられる変調波信号をポーラ成分（極座標系）に分解して位相成分及び振幅成分を取得し、２つの成分を別々に増幅した後再結合して、増幅した信号精度の劣化のない変調波信号を生成する。この際、定包絡なため、位相成分を増幅する際に非線形増幅器の飽和近傍を使用することができ、高効率に増幅することができる。また、振幅成分を増幅する際には、変調波信号のエンベロープ成分を検出してオーディオの増幅器と同じくＤ級増幅することで、高効率に増幅することができる。そして、この２つの信号を再度変調することで元の変調波信号を得ることができる。この変調波信号は理想的には高効率に増幅され、かつ線形成が保たれる。
【０００４】
しかしながら、非特許文献１に開示されたＥＥＲ方式を理想的に実現することは難しい。そこで、例えば特許文献１〜３に開示されるような工夫がなされている。特許文献１では、Ｄ級増幅器に対して線形成を改善している。また、特許文献２では、振幅変調及び高周波増幅時のトランジスタの制御に対して線形成を改善している。また、特許文献３では、フィードバック信号を元のエンベロープ信号と比較することで線形成を改善している。
また、ＥＥＲ方式の亜流の構成が非特許文献２に開示されている。この構成では、飽和増幅器に直接振幅情報を変調するのではなく、予めスイッチで定包絡の位相信号を変調している。
【０００５】
以下では、非特許文献１，２及び特許文献２，３に開示されているＥＥＲ方式の基本原理について説明する。まず、非特許文献１及び特許文献２，３に開示されているＥＥＲ方式の原理を、図９を用いて説明する。
図９に示すように、信号生成部１０１で生成された変調波信号５１のうちエンベロープ成分５２は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）１０２に入力され、パルス変調される。パルス変調された信号５３は、ＬＰＦ（Ｌｏｗ−Ｐａｓｓ  Ｆｉｌｔｅｒ）１０３で平滑化され、ＨＰＡ（Ｈｉｇｈ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）１０５のドレイン（コレクタ）バイアスに入力されて振幅変調される。また、信号生成部１０１で生成された変調波信号５１はリミッター１０４に入力され、位相情報を持った定包絡な信号５５に変換される。この信号５５は、定包絡な信号のため、ＨＰＡ１０５が飽和増幅器であっても歪みは発生しない。そして、ＨＰＡ１０５では、位相情報を持った定包絡な信号５５と、振幅情報を持った信号５４がドレイン（コレクタ）バイアスによって振幅変調された信号とが合成される。その結果、理想的には信号生成部１０１で生成された変調波信号５１がそのまま増幅された信号５６が出力される。
【０００６】
しかしながら、ドレイン（コレクタ）バイアスで振幅変調された信号は、変調率１００％で変調した場合に歪みを発生させる。また、ドレイン（コレクタ）バイアスを変化させるとＡＭ−ＰＭ特性がダイナミックに変動する。そして、この場合に出力された信号５６ｂは、入力した変調波信号５１と比較して波形が歪む。よって、信号精度の劣化につながるという課題がある。
【０００７】
次に、非特許文献２に開示されているＥＥＲ方式の原理を、図１０を用いて説明する。
図１０に示すように、信号生成部１０１で生成された変調波信号５１のうちエンベロープ成分５２はＰＷＭ１０２に入力され、パルス変調される。パルス変調された信号５３は、ＳＷ１０６で後述する位相情報を持った定包絡な信号５５をパルス変調する。また、信号生成部１０１で生成された変調波信号５１はリミッター１０４に入力され、位相情報を持った定包絡な信号５５に変換される。そして、ＳＷ１０６によりパルス変調されたバースト信号は、飽和増幅器であるＨＰＡ１０７で増幅される。増幅された信号５７はバースト信号であるため、スプリアスが発生する。発生したスプリアスはＢＰＦ１０８により取り除かれ、理想的には信号生成部１０１で生成された変調波信号５１がそのまま増幅された信号５６が出力される。以上により、図９に示されるドレインバイアスによる歪みの劣化については解決される。
【０００８】
しかしながら、振幅情報を持ったＰＷＭ１０２から出力される信号５３と、位相情報を持ったリミッター１０４から出力される信号５５とのタイミングが合わないと、信号精度の劣化につながる。変調速度が高くなるほど、その精度が求められることになる。また、ＰＷＭ１０２とリミッター１０４の群遅延時間の温度変動は同じ能動デバイスを使用していないため異なる。したがって、温度変動まで含めてタイミングを合わせることが困難であるという課題がある。図９に示されるＥＥＲ方式においても同様のことが言える。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】「Single-Sided Transmission by Envelope Elimination and Restoration」、Ｐｒｏｃ. ＩＲＥ、１９５２年７月、ｐｐ.８０３〜８０６
【非特許文献２】「AN EER TRANSMITTER ARCHITECTURE WITH BURST-WIDTH ENVELOPE MODULATION BASED ON TRIANGLE-WAVE COMPARISON PWM」PIMRC 2007. IEEE 18th International Symposium
【特許文献】
【００１０】
【特許文献１】特開２００４−３２５３２号公報
【特許文献２】特開２００６−９３８７４号公報
【特許文献３】特開平１０−２５６８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述したように、非特許文献１及び特許文献２，３に開示されたＥＥＲ方式では、ドレイン（コレクタ）バイアスで振幅変調された信号は、変調率１００％で変調した場合に歪みを発生させる。また、ドレイン（コレクタ）バイアスを変化させるとＡＭ−ＰＭ特性がダイナミックに変動する。そして、この場合に出力された信号５６ｂは、入力した変調波信号５１と比較して波形が歪む。よって、信号精度の劣化につながるという課題がある。
また、非特許文献２に開示されたＥＥＲ方式では、上記課題は回避されるが、振幅情報を持ったＰＷＭ１０２から出力される信号５３と、位相情報を持ったリミッター１０４から出力される信号５５とのタイミングが合わないと、信号精度の劣化につながる。また、ＰＷＭ１０２とリミッター１０４の群遅延時間の温度変動は同じ能動デバイスを使用していないため異なる。したがって、温度変動まで含めてタイミングを合わせることが困難であるという課題がある。
【００１２】
この発明は、上記のような課題を解決するためになされたもので、位相情報を持った定包絡な信号に対して、タイミングずれのないパルス変調を行うことができる低歪み送信機を提供することを目的としている。
【課題を解決するための手段】
【００１３】
この発明に係る低歪み送信機は、変調波信号を生成する信号生成部と、信号生成部により生成された変調波信号から、位相情報、及びエンベロープ成分に基づくパルス信号を取得するデータ変換部と、基準信号を生成する基準信号源と、基準信号源により生成された基準信号に同期し、データ変換部により取得された位相情報に基づく位相制御及びパルス信号に基づく０π変調を行った信号を生成する第１の信号源と、基準信号源により生成された基準信号に同期し、データ変換部により取得された位相情報に基づく位相制御を行った信号を生成する第２の信号源と、第１，２の信号源により生成された信号を合成する合成器と、合成器により合成された信号を増幅する増幅器と、増幅器により増幅された信号から不要波を取り除くバンドパスフィルタとを備えたものである。
【発明の効果】
【００１４】
この発明によれば、上記のように構成したので、位相情報を持った定包絡な信号に対して、タイミングずれのないパルス変調を行うことができる。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態１に係る低歪み送信機の構成を示す図である。
【図２】この発明の実施の形態１に係る低歪み送信機の動作を示すフローチャートである。
【図３】この発明の実施の形態１におけるＡＤＰＬＬの動作を示す図であり、（ａ）単一のＡＤＰＬＬによる位相制御を示す図であり、（ｂ）２つのＡＤＰＬＬによる振幅制御を示す図であり、（ｃ）ＡＤＰＬＬを用いたＯｎ−Ｏｆｆ−Ｋｅｙｉｎｇ変調を示す図である。
【図４】この発明の実施の形態２に係る低歪み送信機の構成を示す図である。
【図５】この発明の実施の形態２におけるＡＤＰＬＬの動作を示す図であり、（ａ）振幅誤差がない場合を示す図であり、（ｂ）振幅誤差がある場合を示す図である。
【図６】この発明の実施の形態３に係る低歪み送信機の構成を示す図である。
【図７】この発明の実施の形態４に係る低歪み送信機の構成を示す図である。
【図８】この発明の実施の形態４におけるＡＤＰＬＬの動作を示す図であり、（ａ）振幅制御を示す図であり、（ｂ）（ａ）と同位相で異なる振幅に制御した場合を示す図である。
【図９】従来の低歪み送信機の構成を示す図である。
【図１０】従来の低歪み送信機の別の構成を示す図である。
【発明を実施するための形態】
【００１６】
以下、この発明の実施の形態について図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１に係る低歪み送信機の構成を示す図である。
低歪み送信機は、図１に示すように、信号生成部１、データ変換部２、源振（基準信号源）３、２つのＡＤＰＬＬ（Ａｌｌ  Ｄｉｇｉｔａｌ  Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）４，５、合成器６、ＨＰＡ（飽和増幅器）７、ＢＰＦ（バンドパスフィルタ）８及びアンテナ９から構成されている。
【００１７】
信号生成部１は、変調波信号を生成するものである。
データ変換部２は、信号生成部１により生成された変調波信号から、位相情報、及びエンベロープ成分に基づくパルス信号を取得するものである。
源振３は、ＡＤＰＬＬ４，５により生成される信号を同期させるための基準信号を生成するものである。
【００１８】
ＡＤＰＬＬ（第１の信号源）４は、源振３により生成された基準信号に同期し、データ変換部２により取得された位相情報に基づく位相制御及びパルス信号に基づく０π変調を行った信号を生成するものである。
ＡＤＰＬＬ（第２の信号源）５は、源振３により生成された基準信号に同期し、データ変換部２により取得された位相情報に基づく位相制御を行った信号を生成するものである。
【００１９】
合成器６は、ＡＤＰＬＬ４，５により生成された信号を合成するものである。
ＨＰＡ７は、合成器６により合成された信号を増幅するものである。
ＢＰＦ８は、ＨＰＡ７により増幅された信号から不要波を取り除くものである。
アンテナ９は、ＢＰＦ８により不要波が取り除かれた信号を出力するものである。
【００２０】
次に、上記のように構成された低歪み送信機の動作について、図１〜３を参照しながら説明する。
低歪み送信機の動作では、図１，２に示すように、まず、信号生成部１は変調波信号６１を生成し、データ変換部２は当該変調波信号６１から位相情報及びエンベロープ成分に基づくパルス信号を取得する（ステップＳＴ１，２）。そして、データ変換部２は、ＡＤＰＬＬ５にて上記位相情報を持った定包絡な信号６３を出力させるために必要な制御信号をＡＤＰＬＬ５に伝達する。また、データ変換部２は、ＡＤＰＬＬ４にて、ＡＤＰＬＬ５で出力される信号６３に上記パルス信号のＯｎとＯｆｆの時間的なプロファイルで０π変調した信号６２を出力させるために必要な制御信号をＡＤＰＬＬ４に伝達する。
【００２１】
次いで、ＡＤＰＬＬ４は、源振３により生成された基準信号に同期し、データ変換部２により取得された位相情報に基づく位相制御及びパルス信号に基づく０π変調を行った信号６２を生成する（ステップＳＴ３）。また、ＡＤＰＬＬ５は、源振３により生成された基準信号に同期し、データ変換部２により得られた位相情報に基づく位相制御を行った信号６３を生成する（ステップＳＴ４）。このＡＤＰＬＬ４，５により生成された信号６２，６３は、基準信号をもとに同期がとられている。次いで、合成器６は、ＡＤＰＬＬ４，５により生成された信号６２，６３を合成する（ステップＳＴ５）。
【００２２】
ここで、非特許文献２に開示されたＥＥＲ方式を実現するためには、変調波信号６１の位相情報を持った定包絡な信号６３に対して、変調波信号６１のエンベロープ成分から得られるパルス信号で、Ｏｎ−Ｏｆｆ−Ｋｅｙｉｎｇ変調を行う必要がある。
【００２３】
それに対し、図３（ａ）に示すように、ＡＤＰＬＬ４，５では、振幅一定で任意の位相に設定できるという特徴がある。そのため、上記ＥＥＲ方式を実現するための１つの条件である、変調波信号６１の位相情報を持った定包絡な信号６３を簡単に作り出すことができる。
【００２４】
また、上記ＥＥＲ方式を実現するためのもう１つの条件である、Ｏｎ−Ｏｆｆ−Ｋｅｙｉｎｇ変調を、２つのＡＤＰＬＬ４，５を用いて作り出す。上述したようにＡＤＰＬＬ４，５では振幅一定で任意の位相に設定できる特徴があるため、源振３を同じにして２つのＡＤＰＬＬ４，５から出力される信号を同期させて同じ信号を出力させて足し合わせると、２倍の出力が得られる。また、図３（ｂ）に示すように、一方の信号の位相を１８０度反転させて足し合わせると、信号がキャンセルされ出力がなくなる。
【００２５】
本発明では、上記特性を利用して、図３（ｃ）に示すように、０変調の区間では同位相の信号を足し合わせ、π変調の区間では逆位相の信号を足し合わせる。このように、変調波信号６１のエンベロープ成分から得られるパルス信号のＯｎとＯｆｆの時間的なプロファイルがわかることで、ＡＤＰＬＬ４をそのプロファイルをもとに０π変調することができ、Ｏｎ−Ｏｆｆ−Ｋｅｙｉｎｇ変調を実現できる。
【００２６】
次いで、ＨＰＡ７は、合成器６により合成された信号を増幅する（ステップＳＴ６）。このＨＰＡ７により増幅された信号６４は、π変調がかかっている時間帯は信号が無いバースト信号になる。
【００２７】
次いで、ＢＰＦ８はＨＰＡ７により増幅された信号６４から不要波を取り除き、アンテナ９はその信号６５を出力する（ステップＳＴ７，８）。このように、ＨＰＡ７による増幅後、ＢＰＦ８を通すことで、信号生成部１で生成された変調波信号６１がそのまま増幅された信号６５が出力される。
【００２８】
以上のように、この実施の形態１によれば、基準信号が共通である２つのＡＤＰＬＬ４，５を用い、一方を０π変調するように構成したので、位相情報を持った定包絡な信号に対して、タイミングずれのないパルス変調を行うことができる。すなわち、２つのＡＤＰＬＬ４，５が源振３により同期させられており、経路差も生じないため、タイミングずれが生じない。また、２つのＡＤＰＬＬ４，５は同一ディジタル基板上に存在し、同一プロセスであることから、環境温度の変動によるずれは同じであり、温度によるタイミングずれは生じない。その結果、入力された変調波信号を高効率に増幅しかつ高い線形を保つことが可能となる。
【００２９】
なお上記では、２つのＡＤＰＬＬ４，５を用いた場合を示したが、２つ以上のＡＤＰＬＬを用いてもよい。これは以下の実施の形態についても同様である。
【００３０】
実施の形態２．
図４はこの発明の実施の形態２に係る低歪み送信機の構成を示す図である。図４に示す実施の形態２に係る低歪み送信機は、図１に示す実施の形態１に係る低歪み送信機に、可変利得増幅器（可変利得器）１０，１１、信号検出器１２及び制御部１３を追加したものである。そのほかの構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。
【００３１】
可変利得増幅器１０は、合成器６の前段に設けられ、ＡＤＰＬＬ４により生成された信号を増幅するものである。
可変利得増幅器１１は、合成器６の前段に設けられ、ＡＤＰＬＬ５により生成された信号を増幅するものである。
【００３２】
信号検出器１２は、合成器６により合成された信号を検出するものである。
制御部１３は、信号検出器１２により検出された信号に基づいて、可変利得増幅器１０，１１を制御することで、当該可変利得増幅器１０，１１から出力される両信号の振幅を一定にするものである。この制御部１３は、ソフトウェアに基づくＣＰＵを用いたプログラム処理によって実行される。
【００３３】
次に、上記のように構成された低歪み送信機の実施の形態１との差異について述べる。なお、実施の形態２に係る低歪み送信機の基本的な動作は実施の形態１と同じである。
実施の形態１において、ＡＤＰＬＬ４，５により生成された信号の振幅は理想的には一定である。しかしながら、実際には、部品のバラツキや寸法の誤差により振幅誤差が発生することがある。
【００３４】
ここで、ＡＤＰＬＬ４，５により生成された信号の振幅が一定の場合には、図５（ａ）に示すように、信号検出器１２により検出される信号にはπ変調の区間に振幅は現れない。一方、部品のバラツキや寸法の誤差により振幅誤差が発生した場合には、図５（ｂ）に示すように、信号検出器１２により検出される信号にはπ変調の区間に微弱な信号が発生する。この微弱な信号は、信号精度が劣化する原因となる。そこで、π変調の区間における微弱な信号がなくなるように、制御部１３にて可変利得増幅器１０，１１を制御する。
【００３５】
なお上記の信号検出器１２では、信号のエンベロープ成分を検出することを想定しているが、π変調の区間の信号をモニタできる検出方法であればどのような方法を用いてもよい。
また上記では、可変利得器として、信号を増幅する可変利得増幅器１０，１１を用いた場合を示したが、信号を減衰する可変減衰器を用いてもよい。
また、制御部１３は、信号をモニタしながら動的に制御を行ってもよいし、予めπ変調の区間の信号を校正信号として出力し、静的に制御を行ってもよい。
【００３６】
以上のように、この実施の形態２によれば、ＡＤＰＬＬ４，５の出力信号の振幅誤差を検出し、可変利得増幅器１０，１１により振幅補正を行うように構成したので、実施の形態１の効果に加え、ＡＤＰＬＬ４，５の出力信号に振幅誤差が発生しても、信号精度を劣化させずに線形増幅できる。
【００３７】
実施の形態３．
図６はこの発明の実施の形態３に係る低歪み送信機の構成を示す図である。図１に示す実施の形態１に係る低歪み送信機に、可変利得増幅器（可変利得器）１０，１１、ＡＤ変換器１４、比較器１５及び制御部１６を追加したものである。その他の構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。なお可変利得増幅器１０，１１は、実施の形態２に示す構成と同様であり、その説明を省略する。
【００３８】
ＡＤ変換器１４は、ＢＰＳ８により不要波が取り除かれた信号をＡＤ変換するものである。
比較器１５は、信号生成部１により生成された変調波信号と、ＡＤ変換器１４によりＡＤ変換された信号とを比較するものである。
【００３９】
制御部１６は、比較器１５による比較結果に基づいて位相誤差及び振幅誤差を検出し、データ変換部２及び可変利得増幅器１０，１１を制御するものである。この制御部１６は、ソフトウェアに基づくＣＰＵを用いたプログラム処理によって実行される。
【００４０】
次に、上記のように構成された低歪み送信機の実施の形態１との差異について述べる。なお、実施の形態３に係る低歪み送信機の基本的な動作は実施の形態１と同じである。
実施の形態１において、ＡＤＰＬＬ４，５により生成された信号の振幅は理想的には一定であり、位相は、０変調の区間では同位相で、π変調の区間では１８０度の位相差が発生する。しかしながら、実際には、部品のバラツキや寸法の誤差により位相誤差及び振幅誤差が発生することがある。
【００４１】
そこで、ＢＰＦ８を通過後の信号の一部をフィードバックし、ＡＤ変換器１４によるＡＤ変換後、元の変調波信号と比較することで位相誤差及び振幅誤差を検出し、制御部１６にてデータ変換部２及び可変利得増幅器１０，１１に対して制御信号を送って信号精度の劣化を取り除く。ここでは、フィードバック信号と元の変調波信号とを比較する場合を示したが、歪み成分を抽出し、その成分が小さくなるように制御する等の同様の方法を用いてもよい。
【００４２】
以上のように、この実施の形態３によれば、フィードバック信号と変調波信号とを比較して位相誤差及び振幅誤差を検出し、データ変換部２及び可変利得増幅器１０，１１を制御することで位相補正及び振幅補正を行うように構成したので、実施の形態１の効果に加え、ＡＤＰＬＬ４，５の出力信号に位相誤差及び振幅誤差が発生しても、信号精度を劣化させずに線形増幅できる。
【００４３】
実施の形態４．
図７はこの発明の実施の形態４に係る低歪み送信機の構成を示す図である。図７に示す実施の形態１に係る低歪み送信機は、図６に示す実施の形態３に係る低歪み送信機から可変利得増幅器１０，１１を削除し、ＡＤＰＬＬ（第３，４の信号源）１７，１８及び合成器（第２，３の合成器）１９，２０を追加したものである。そのほかの構成は同様であり、同一の符号を付して異なる部分についてのみ説明を行う。
【００４４】
ＡＤＰＬＬ１７は、ＡＤＰＬＬ４に並列接続され、源振３により生成された基準信号に同期し、データ変換部２により取得された位相信号に基づく位相制御及びパルス信号に基づく０π変調を行った信号を生成するものである。
ＡＤＰＬＬ１８は、ＡＤＰＬＬ５に並列接続され、源振３により生成された基準信号に同期し、データ変換部２により取得された位相信号に基づく位相制御を行った信号を生成するものである。
【００４５】
合成器１９は、ＡＤＰＬＬ４，１７により生成された信号を合成するものである。
合成器２０は、ＡＤＰＬＬ５，１８により生成された信号を合成するものである。
なお、合成器６は、合成器１９，２０により合成された信号を合成する。
また、制御部１６は、比較器１５による比較結果に基づいて位相誤差及び振幅誤差を検出し、データ変換部２のみを制御する。
【００４６】
次に、上記のように構成された低歪み送信機の実施の形態３との差異について述べる。なお、実施の形態４に係る低歪み送信機の基本的な動作は実施の形態３と同じである。
実施の形態３ではデータ変換部２の制御に伴うＡＤＰＬＬ４，５により位相補正を行い、可変利得増幅器１０，１１により振幅補正を行う場合について示した。それに対し、実施の形態４ではＡＤＰＬＬ４，１７とＡＤＰＬＬ５，１８により位相補正及び振幅補正を行う。すなわち、図８に示すように、２つのＡＤＰＬＬ４，１７（又はＡＤＰＬＬ５，１８）を用いることで振幅及び位相を自在に変化することができる。なお図８（ａ），（ｂ）は同位相で異なる振幅となる場合を示している。したがって、実施の形態４の構成では、制御部１６は、データ変換部２のみを制御することで、ＡＤＰＬＬ４，１７とＡＤＰＬＬ５，１８により位相補正及び振幅補正を行うことができる。
【００４７】
以上のように、この実施の形態４によれば、可変利得増幅器１０，１１に代えて、ＡＤＰＬＬ１７，１８を用いるようにしても、実施の形態３と同様の効果を得ることができる。
【００４８】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００４９】
１  信号生成部、２  データ変換部、３  源振（基準信号源）、４，５，１７，１８  ＡＤＰＬＬ（第１〜４の信号源）、６，１９，２０  合成器、７  ＨＰＡ（飽和増幅器）、８  ＢＰＦ（バンドパスフィルタ）、９  アンテナ、１０，１１  可変利得増幅器（可変利得器）、１２  信号検出器、１３，１６  制御部、１４  ＡＤ変換器、１５  比較器。
【図１】
2015220479.tif 000003
【図２】
2015220479.tif 000004
【図３】
2015220479.tif 000005
【図４】
2015220479.tif 000006
【図５】
2015220479.tif 000007
【図６】
2015220479.tif 000008
【図７】
2015220479.tif 000009
【図８】
2015220479.tif 000010
【図９】
2015220479.tif 000011
【図１０】
2015220479.tif 000012