(57)【要約】      （修正有）【課題】製品の歩留まりと性能の信頼性を大幅に向上させながら、より広い電源線を配線するためのスペースを提供し、かつ構造が簡単で、その製造方法も比較的に簡便であり、応用範囲が広い薄膜トランジスタアレイ基板及びその製造方法を提供する。【解決手段】薄膜トランジスタアレイ基板の製造過程において、フォトリソグラフィにより、金属膜をパターニングしてＶＤＤ線及びＶＳＳ線を形成すると共に、ベース板に金属膜を覆う第１の絶縁層を成長させることで、ＶＤＤ線とＶＳＳ線がいずれも第一回のフォトリソグラフィで完成され、かつ全ての絶縁層の下に埋め込まれる。これにより、ＶＤＤ線とＶＳＳ線が空気中に直接に露出し、又はフリットペーストと直接に接触することを有効的に防止できる。【選択図】なし【特許請求の範囲】
【請求項１】
ベース板と、
前記ベース板上に形成され、下電極、パターニングにより形成されたＶＤＤ線、及びＶＳＳ線を有する金属膜と、
前記ベース板上に形成され、前記金属膜を覆う第１の絶縁層と、
前記第１の絶縁層上に形成され、パターニングにより形成された第１の薄膜トランジスタのソース、及び第２の薄膜トランジスタのソースを有する半導体層と、
前記第１の絶縁層及び前記半導体層の上に形成された第２の絶縁層と、
上電極、パターニングにより形成された第１の薄膜トランジスタのゲート、及び第２の薄膜トランジスタのゲートとドレインを有する第１の金属層と、
前記第１の金属層上に形成されており、前記半導体層上の第１の薄膜トランジスタのソースを露出させる第１の接続孔と、前記第１の薄膜トランジスタのソースと第２の薄膜トランジスタのゲートを露出させる第２の接続孔と、前記ＶＤＤ線及び第２の薄膜トランジスタのドレインを露出させる第３の接続孔と、前記半導体層上の第２の薄膜トランジスタのソースを露出させる第４の接続孔とがが開設されている第３の絶縁層と、
前記第３の絶縁層上に形成されており、パターニングにより形成されたデータ線であって、前記第１の接続孔を介して前記第１の薄膜トランジスタのソースに接続され、前記第２の接続孔を介して前記第１の薄膜トランジスタのソースと第２の薄膜トランジスタのゲートに電気的に接続され、前記第３の接続孔を介して前記ＶＤＤ線及び第２の薄膜トランジスタのドレインに電気的に接続され、前記第４の接続孔を介して前記第２の薄膜トランジスタのソースに接続されたデータ線を有する第２の金属層と、
を備えることを特徴とする薄膜トランジスタ基板。
【請求項２】
前記第２の金属層上に形成され、前記第４の接続孔に対応する位置に第２の薄膜トランジスタのソースに接続されたデータ線を露出させるための開孔が設置されている平坦化層
を更に備えることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項３】
ＯＬＥＤ陽極として前記平坦化層上に形成され、前記データ線を介して前記第２の薄膜トランジスタのソースに接続された第３の金属層
を更に備えることを特徴とする、請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記第１の薄膜トランジスタがスイッチ薄膜トランジスタであり、前記第２の薄膜トランジスタが駆動薄膜トランジスタであることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項５】
前記半導体層が多結晶シリコン層であることを特徴とする、請求項１に記載の薄膜トランジスタ基板。
【請求項６】
（１）ベース板上に一層の金属膜を成長させ、下電極、パターニングされたＶＤＤ線及びＶＳＳ線を形成するステップと、
（２）前記ベース板と前記金属膜上に第１の絶縁層を成長させるステップと、
（３）前記第１の絶縁層上に半導体層を成長させ、当該半導体層をパターニングして第１の薄膜トランジスタのソースと第２の薄膜トランジスタのソースを形成するステップと、
（４）前記第１の絶縁層と前記半導体層上に第２の絶縁層を成長させるステップと、
（５）前記第２の絶縁層上に、ゲート金属及び上電極として第１の金属層を成長させ、前記第１の金属層をパターニングして第１の薄膜トランジスタのゲート及び第２の薄膜トランジスタのゲートとドレインを形成するステップと、
（６）前記第１の金属層上に第３の絶縁層を成長させ、当該第３の絶縁層上に、前記半導体層上の第１の薄膜トランジスタのソースを露出させる第１の接続孔と、前記第１の薄膜トランジスタのソースと第２の薄膜トランジスタのゲートを露出させる第２の接続孔と、前記ＶＤＤ線及び第２の薄膜トランジスタのドレインを露出させる第３の接続孔と、前記半導体層上の第２の薄膜トランジスタのソースを露出させる第４の接続孔とを開設するステップと、
（７）前記第３の絶縁層上に第２の金属層を成長させ、当該第２の金属層をパターニングして、前記第１の接続孔を介して前記第１の薄膜トランジスタのソースに接続され、前記第２の接続孔を介して前記第１の薄膜トランジスタのソースと第２の薄膜トランジスタのゲートに電気的に接続され、前記第３の接続孔を介して前記ＶＤＤ線及び第２の薄膜トランジスタのドレインに電気的に接続され、前記第４の接続孔を介して前記第２の薄膜トランジスタのソースに接続されたデータ線を形成し、当該データ線により前記蓄積キャパシタにデータ電圧を書き込むステップと、
を備えることを特徴とする薄膜トランジスタアレイ基板の製造方法。
【請求項７】
（８）前記第２の金属層上に平坦化層として有機膜を成長させ、前記平坦化層における前記第４の接続孔に対応する位置に、第２の薄膜トランジスタのソースに接続されたデータ線を露出させるための開孔を開設するステップ
を更に備えることを特徴とする、請求項６に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項８】
前記ステップ（８）は、具体的に、
（８１）前記第２の金属層上に、平坦化層として有機膜を成長させるステップと、
（８２）現像方法により、前記第４の接続孔に対応する位置にある一部の平坦化層を除去し、第２の薄膜トランジスタのソースに接続されたデータ線を露出させる開孔を形成するステップと、
を備えることを特徴とする、請求項7に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項９】
（９）前記平坦化層上に、ＯＬＥＤ陽極として、前記データ線を介して前記第２の薄膜トランジスタのソースに接続される第３の金属層を成長させるステップ
を更に備えることを特徴とする、請求項７又は８に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項１０】
前記ステップ（３）は、具体的に、
（３１）前記第１の絶縁層上に非結晶シリコン層を成長させるステップと、
（３２）エキシマレーザ結晶化又は熱アニール方法により、前記非結晶シリコン層を多結晶シリコン層に形成させるステップと、
（３３）前記多結晶シリコン層をパターニングして第１の薄膜トランジスタのソースと第２の薄膜トランジスタのソースを形成するステップと、
を備えることを特徴とする、請求項６に記載の薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示設備の技術分野に関し、特に、発光ダイオードディスプレイの技術分野に関し、具体的には、薄膜トランジスタアレイ基板及びその製造方法を開示する。
【背景技術】
【０００２】
従来の薄膜トランジスタ（ＴＦＴ）アレイ基板の構造には、図１に示すように、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ，チップオンガラス）に近い側の回路において、フリット（ガラスフリット）ペースト１２の下方及び周囲には、有機膜が存在してはいけないので、ＶＤＤ線１１とＶＳＳ線１３（ＶＳＳ  ｏｕｔ）、１４（ＶＳＳ  ｉｎ）はいずれもデータ線のある金属層により配線され、したがって、ＶＤＤ線１１とＶＳＳ線１３、１４は、フリットペースト１２と直接に接触し、又は空気中に直接に露出するため、後加工の影響を受けやすく、製品の信頼性に影響してしまう。
【０００３】
同時に、ＶＤＤ線がＯＬＥＤデバイスの電源であり、解像力の向上につれて、画素のサイズが小さくなり、プロセス要求として、望ましくはＶＤＤ電源線が広ければ広いほどよいが、従来のＴＦＴ基板ではＶＤＤ線を配線するための十分なスペースがない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記の従来技術における欠点を克服し、一回のフォトリソグラフィプロセスを増加することにより、ＶＤＤ線とＶＳＳ線がいずれも第一回のフォトリソグラフィで完成され、全ての絶縁層の下に埋め込まれ、これにより、ＶＤＤ線とＶＳＳ線が空気中に直接に露出し、又はフリットペーストと直接に接触することを防止し、製品の歩留まりと性能の信頼性を向上させながら、より広い電源線を配線するためのスペースを提供でき、解像力のより高い表示設備に非常に好適であり、かつ構造が簡単で、製造方法が比較的に簡便な薄膜トランジスタアレイ基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を実現するために、本発明に係る薄膜トランジスタ基板は以下の構成を有する。
【０００６】
当該薄膜トランジスタ基板は、ベース板と、金属膜と、第１の絶縁層と、半導体層と、第２の絶縁層と、第１の金属層と、第３の絶縁層と、第２の金属層とを備える。
【０００７】
そのうち、金属膜は下電極として前記ベース板上に形成され、パターニングによりＶＤＤ線及びＶＳＳ線が形成された。第１の絶縁層はベース板上に形成され、前記金属膜を覆っている。半導体層は、前記第１の絶縁層上に形成され、パターニングにより形成された第１の薄膜トランジスタのソースと第２の薄膜トランジスタのソースを有している。第２の絶縁層は、前記第１の絶縁層と前記半導体層の上に形成されている。第１の金属層は、ゲート金属及び上電極とされ、パターニングにより第１の薄膜トランジスタのゲート及び第２の薄膜トランジスタのゲートとドレインが形成された。第３の絶縁層は、前記第１の金属層上に形成され、当該第３の絶縁層には、前記半導体層上の第1の薄膜トランジスタのソースを露出させる第１の接続孔と、前記第１の薄膜トランジスタのソースと第２の薄膜トランジスタのゲートを露出させる第２の接続孔と、前記ＶＤＤ線及び第２の薄膜トランジスタのドレインを露出させる第３の接続孔と、前記半導体層上の第２の薄膜トランジスタのソースを露出させる第４の接続孔と、が開設されている。第２の金属層は、前記第３の絶縁層の上に形成されており、パターニングにより形成されたデータ線であって、前記第１の接続孔を介して前記第１の薄膜トランジスタのソースに接続され、前記第２の接続孔を介して前記第１の薄膜トランジスタのソースと第２の薄膜トランジスタのゲートに電気的に接続され、前記第３の接続孔を介して前記ＶＤＤ線及び第２の薄膜トランジスタのドレインに電気的に接続され、前記第４の接続孔を介して前記第２の薄膜トランジスタのソースに接続されたデータ線を有している。
【０００８】
当該薄膜トランジスタ基板は、前記第２の金属層上に形成され、前記第４の接続孔に対応する位置に第２の薄膜トランジスタのソースに接続されたデータ線を露出させる開孔が設置されている平坦化層を更に備える。
【０００９】
当該薄膜トランジスタ基板は、ＯＬＥＤ陽極として前記平坦化層上に形成され、前記データ線を介して前記第２の薄膜トランジスタのソースに接続された第３の金属層を更に備える。
【００１０】
当該薄膜トランジスタ基板では、前記第1の薄膜トランジスタがスイッチ薄膜トランジスタであり、前記第２の薄膜トランジスタが駆動薄膜トランジスタである。
【００１１】
当該薄膜トランジスタ基板では、前記半導体層が多結晶シリコン層である。
【００１２】
本発明は、薄膜トランジスタアレイ基板の製造方法を更に提供し、当該方法は、
（１）ベース板上に一層の金属膜を成長させ、下電極、パターニングされたＶＤＤ線及びＶＳＳ線を形成するステップと、
（２）前記ベース板と前記金属膜上に第１の絶縁層を成長させるステップと、
（３）前記第１の絶縁層上に半導体層を成長させ、当該半導体層をパターニングして第１の薄膜トランジスタのソースと第２の薄膜トランジスタのソースを形成するステップと、
（４）前記第１の絶縁層と前記半導体層上に第２の絶縁層を成長させるステップと、
（５）前記第２の絶縁層上に、ゲート金属及び上電極として第１の金属層を成長させ、当該第１の金属層をパターニングして第１の薄膜トランジスタのゲート及び第２の薄膜トランジスタのゲートとドレインを形成するステップと、
（６）前記第１の金属層上に第３の絶縁層を成長させ、当該第３の絶縁層上に、前記半導体層上の第１の薄膜トランジスタのソースを露出させる第１の接続孔と、前記第１の薄膜トランジスタのソースと第２の薄膜トランジスタのゲートを露出させる第２の接続孔と、前記ＶＤＤ線及び第２の薄膜トランジスタのドレインを露出させる第３の接続孔と、前記半導体層上の第２の薄膜トランジスタのソースを露出させる第４の接続孔とを開設するステップと、
（７）前記第３の絶縁層上に第２の金属層を成長させ、当該第２の金属層をパターニングして、前記第１の接続孔を介して前記第１の薄膜トランジスタのソースに接続され、前記第２の接続孔を介して前記第１の薄膜トランジスタのソースと第２の薄膜トランジスタのゲートに電気的に接続され、前記第３の接続孔を介して前記ＶＤＤ線及び第２の薄膜トランジスタのドレインに電気的に接続され、前記第４の接続孔を介して前記第２の薄膜トランジスタのソースに接続されたデータ線を形成し、当該データ線により前記蓄積キャパシタにデータ電圧を書き込むステップと、を備える。
【００１３】
当該薄膜トランジスタアレイ基板の製造方法では、
（８）前記第２の金属層上に、平坦化層として有機膜を成長させ、当該平坦化層における前記第４の接続孔に対応する位置に、第２の薄膜トランジスタのソースに接続されたデータ線を露出させるための開孔を開設するステップを更に備える。
【００１４】
当該薄膜トランジスタアレイ基板の製造方法では、前記ステップ（８）は、具体的に、
（８１）前記第２の金属層上に平坦化層として有機膜を成長させるステップと、
（８２）現像方法により、前記第４の接続孔に対応する位置にある一部の平坦化層を除去し、第２の薄膜トランジスタのソースに接続されたデータ線を露出させる開孔を形成するステップと、を備える。
【００１５】
当該薄膜トランジスタアレイ基板の製造方法では、
（９）前記平坦化層に、ＯＬＥＤ陽極として、データ線を介して前記第２の薄膜トランジスタのソースに接続される第３の金属層を成長させるステップを更に備える。
【００１６】
当該薄膜トランジスタアレイ基板の製造方法では、前記ステップ（３）は、具体的に、
（３１）前記第１の絶縁層上に非結晶シリコン層を成長させるステップと、
（３２）エキシマレーザ結晶化又は熱アニール方法により、前記非結晶シリコン層を多結晶シリコン層に形成させるステップと、
（３３）前記多結晶シリコン層をパターニングして第１の薄膜トランジスタのソースと第２の薄膜トランジスタのソースを形成するステップと、を備える。
【発明の効果】
【００１７】
本発明に係る薄膜トランジスタアレイ基板及びその製造方法を採用すると、フォトリソグラフィにより金属膜をパターニングしてＶＤＤ線及びＶＳＳ線を形成するとともに、金属膜上に第１の絶縁層を成長させることで、ＶＤＤ線とＶＳＳ線がいずれも第一回のフォトリソグラフィで完成され、全ての絶縁層の下に埋め込まれ、これにより、ＶＤＤ線とＶＳＳ線が空気中に直接に露出し、又はフリットペーストと直接に接触することを有効的に防止し、製品の歩留まりと性能の信頼性を大幅に向上させながら、より広い電源線を配線するためのスペースを提供でき、解像力のより高い表示設備に好適であり、かつ本発明の薄膜トランジスタアレイ基板は構造が簡単で、その製造方法も比較的に簡便であり、応用範囲が広い。
【図面の簡単な説明】
【００１８】
【図１】従来技術における薄膜トランジスタアレイ基板の構造模式図である。
【図２】本発明に係る薄膜トランジスタアレイ基板の構造模式図である。
【図３ａ】本発明に係る薄膜トランジスタアレイ基板の製造過程におけるＶＤＤ線を形成する模式図である。
【図３ｂ】本発明に係る薄膜トランジスタアレイ基板の製造過程における多結晶シリコン層を形成する模式図である。
【図３ｃ】本発明に係る薄膜トランジスタアレイ基板の製造過程におけるゲート金属を形成する模式図である。
【図３ｄ】本発明に係る薄膜トランジスタアレイ基板の製造過程における接触接続孔を形成する模式図である。
【図３ｅ】本発明に係る薄膜トランジスタアレイ基板の製造過程におけるデータ線金属を形成する模式図である。
【図３ｆ】本発明に係る薄膜トランジスタアレイ基板の製造過程における陽極接触開孔を形成する模式図である。
【図３ｇ】本発明に係る薄膜トランジスタアレイ基板の製造過程におけるＯＬＥＤ陽極を形成する模式図である。
【図４】本発明に係る薄膜トランジスタアレイ基板におけるＶＤＤ線と駆動ＴＦＴのドレインとの接続方式の模式図である。
【図５】本発明に係る薄膜トランジスタアレイ基板とＦＰＣフレキシブルプリント回路板との接続方式の模式図である。
【図６】本発明に係る薄膜トランジスタアレイ基板におけるＶＳＳ線と陰極との接続方式の模式図である。
【発明を実施するための形態】
【００１９】
本発明の技術内容をより明らかに理解するために、以下の実施例を挙げて詳細的に説明する。
【００２０】
一つの実施形態において、図２、３ａ〜３ｅ、４〜６に示されるように、本発明に係る薄膜トランジスタ基板は、ベース板と、金属膜３１と、第１の絶縁層３２と、半導体層３３と、第２の絶縁層３４と、第１の金属層３５と、第３の絶縁層３６と、第２の金属層３７とを備える。
【００２１】
金属膜３１は、前記ベース板上に形成されており、本実施形態において、金属膜３１は、蓄積キャパシタＣｓとしての下電極、パターニングにより形成されたＶＤＤ線及びＶＳＳ線を備える。
【００２２】
第１の絶縁層３２は、前記ベース板上に形成されているとともに前記金属膜３１を覆っている。
【００２３】
半導体層３３は、前記第１の絶縁層３２上に形成されており、パターニングにより形成された第１の薄膜トランジスタＴ１のソースと第２の薄膜トランジスタＴ２のソースを有し、そのうち、前記第１の薄膜トランジスタＴ１がスイッチ薄膜トランジスタであり、前記第２の薄膜トランジスタＴ２が駆動薄膜トランジスタである。
【００２４】
第２の絶縁層３４は、前記第１の絶縁層３２と前記半導体層３３上に形成されている。
【００２５】
第１の金属層３５は、ゲート金属３５及び蓄積キャパシタＣｓの上電極とされ、パターニングにより形成された第１の薄膜トランジスタＴ１のゲート及び第２の薄膜トランジスタＴ２のゲートとドレインを有している。
【００２６】
第３の絶縁層３６は、前記第１の金属層３５上に形成されており、当該第３の絶縁層３６上には、前記半導体層３３上の第１の薄膜トランジスタＴ１のソースを露出させる第１の接続孔Ｖ１と、前記第１の薄膜トランジスタＴ１のソースと第２の薄膜トランジスタＴ２のゲートを露出させる第２の接続孔Ｖ２と、前記ＶＤＤ線３１及び第２の薄膜トランジスタＴ２のドレインを露出させる第３の接続孔Ｖ３と、前記半導体層３３上の第２の薄膜トランジスタＴ２のソースを露出させる第４の接続孔Ｖ４と、が開設されている。第２の金属層３７は、前記第３の絶縁層３６上に形成されており、パターニングにより形成されたデータ線３７であって、前記第１の接続孔Ｖ１を介して前記第１の薄膜トランジスタＴ１のソースに接続され、前記第２の接続孔Ｖ２を介して前記第１の薄膜トランジスタＴ１のソースと第２の薄膜トランジスタＴ２のゲートに電気的に接続され、前記第３の接続孔Ｖ３を介して前記ＶＤＤ線３１及び第２の薄膜トランジスタＴ２のドレインに電気的に接続され、前記第４の接続孔Ｖ４を介して前記第２の薄膜トランジスタＴ２のソースに接続されたデータ線３７を有している。
【００２７】
当該実施形態に記載の薄膜トランジスタアレイ基板の製造方法は、
（１）ベース板上に一層の金属膜３１を成長させて蓄積キャパシタＣｓの下電極、パターニングされたＶＤＤ線及びＶＳＳ線を形成するステップと、
（２）前記ベース板と前記金属膜３１上に第１の絶縁層３２を成長させるステップと、
（３）前記第１の絶縁層３２上に半導体層３３を成長させ、当該半導体層３３をパターニングして第１の薄膜トランジスタＴ１のソースと第２の薄膜トランジスタＴ２のソースを形成するステップと、
（４）前記第１の絶縁層３２と前記半導体層３３上に第２の絶縁層３４を成長させるステップと、
（５）前記第２の絶縁層３４上に、ゲート金属３５及び蓄積キャパシタＣｓの上電極として、第１の金属層３５を成長させ、当該第１の金属層３５をパターニングして第１の薄膜トランジスタＴ１のゲート及び第２の薄膜トランジスタＴ２のゲートとドレインを形成するステップと、
（６）前記第１の金属層３５上に、第３の絶縁層３６を成長させ、当該第３の絶縁層３６上に、前記半導体層３３上の第１の薄膜トランジスタＴ１のソースを露出させる第１の接続孔Ｖ１と、前記第１の薄膜トランジスタＴ１のソースと第２の薄膜トランジスタＴ２のゲートを露出させる第２の接続孔Ｖ２と、前記ＶＤＤ線３１及び第２の薄膜トランジスタＴ２のドレインを露出させる第３の接続孔Ｖ３と、前記半導体層３３上の第２の薄膜トランジスタＴ２のソースを露出させる第４の接続孔Ｖ４と、を開設するステップと、
（７）前記第３の絶縁層３６上に、第２の金属層３７を成長させ、当該第２の金属層３７をパターニングして、前記第１の接続孔Ｖ１を介して前記第１の薄膜トランジスタＴ１のソースに接続され、前記第２の接続孔Ｖ２を介して前記第１の薄膜トランジスタＴ１のソースと第２の薄膜トランジスタＴ２のゲートに電気的に接続され、前記第３の接続孔Ｖ３を介して前記ＶＤＤ線３１及び第２の薄膜トランジスタＴ２のドレインに電気的に接続され、前記第４の接続孔Ｖ４を介して前記第２の薄膜トランジスタＴ２のソースに接続されたデータ線３７を形成し、当該データ線３７により、前記蓄積キャパシタＣｓにデータ電圧を書き込むステップと、を備える。
【００２８】
好ましい実施形態においては、図３ｆ及び３ｇに示されるように、当該薄膜トランジスタ基板は、前記第２の金属層３７上に形成された平坦化層３８と、平坦化層３８上の第３の金属層３９とを更に備え、当該平坦化層３８上における前記第４の接続孔Ｖ４に対応する位置に、第２の薄膜トランジスタＴ２のソースに接続されたデータ線３７を露出させる開孔が設置されている。第３の金属層３９は、ＯＬＥＤ陽極として、前記データ線３７を介して前記第２の薄膜トランジスタＴ２のソースに接続されている。
【００２９】
当該好ましい実施形態に記載の薄膜トランジスタ基板の製造方法は、
（８）前記第２の金属層３７上に、平坦化層３８として有機膜３８を成長させ、当該平坦化層３８における前記第４の接続孔Ｖ４に対応する位置に、第２の薄膜トランジスタＴ２のソースに接続されたデータ線３７を露出させるための開孔を開設するステップと、
（９）前記平坦化層３８上に、ＯＬＥＤ陽極として、前記データ線３７を介して前記第２の薄膜トランジスタＴ２のソースに接続される第３の金属層３９を成長させるステップと、を更に備える。
【００３０】
そのうち、前記ステップ（８）は、具体的に、
（８１）前記第２の金属層３７上に、平坦化層３８として有機膜３８を成長させるステップと、
（８２）現像方法により、前記第４の接続孔Ｖ４に対応する位置にある一部の平坦化層３８を除去して、第２の薄膜トランジスタＴ２のソースに接続されたデータ線３７を露出させる開孔を形成するステップと、を備える。
【００３１】
より好ましい実施形態においては、前記半導体層３３がｐ−Ｓｉ多結晶シリコン層である。
【００３２】
当該より好ましい実施形態に記載の薄膜トランジスタ基板の製造方法においては、前記ステップ（３）は、具体的に、
（３１）前記第１の絶縁層３２に、非結晶シリコン層を成長させるステップと、
（３２）エキシマレーザ結晶化又は熱アニール方法により、前記非結晶シリコン層を多結晶シリコン層３３に形成させるステップと、
（３３）前記多結晶シリコン層３３をパターニングして第１の薄膜トランジスタＴ１のソースと第２の薄膜トランジスタＴ２のソースを形成するステップと、を備える。
【００３３】
本発明に係る薄膜トランジスタアレイ基板の実際の製造過程においては、まず、一層の金属膜を成長させ、ＶＤＤ線３１と蓄積キャパシタの下電極を形成する。パターニングされたＶＤＤ線３１上に、絶縁層３２と非結晶シリコン３３を順次に成長させ、ＥＬＡ（エキシマレーザ結晶化）又は熱アニールの方法により、ｐ−Ｓｉを形成し、最後に、半導体パターン３３を形成する。パターニングされたｐ−Ｓｉ３３上に、絶縁層３４（図示せず）とゲート金属３５を順次に成長させ、ゲート金属層３５をエッチングして、駆動Ｔ１のゲートとゲート線、Ｔ２のゲート、蓄積キャパシタＣｓの上電極を形成し、そのうち、Ｔ１がスイッチＴＦＴであり、Ｔ２が駆動ＴＦＴであり、ＣｓがトランジスタＴ２のゲートとドレインの前の蓄積キャパシタであり。その後、パターニングされたゲート金属３５に、絶縁層３６を成長させ、全ての絶縁層３２、３４および３６をエッチングして、機能が異なる接触孔Ｖ１、Ｖ２、Ｖ３、Ｖ４を形成する。そのうち、接触孔Ｖ１がＰ−Ｓｉを露出させ、そしてデータ線に接続し、駆動電圧を書き込むためのものであり、接触孔Ｖ２がＴ１のソースとＴ２のゲートを露出させ、そしてデータ線金属により、それらを電気的に接続するためのものであり、接触孔Ｖ３がＶＤＤ線とトランジスタＴ２のドレインを露出させ、そして後加工においてデータ線により、ＶＤＤ線とトランジスタＴ２のドレインを電気的に接続するためのものであり、接触孔Ｖ４がＰ−Ｓｉを露出させ、トランジスタＴ２のソースとＯＬＥＤデバイスの陽極を接続し、ＯＬＥＤを駆動して発光させるためのものである。接触孔のエッチングが完成された後、金属層３７を成長させ、そしてデータ線パターンを形成し、データ線３７は、接触孔Ｖ１を介して、Ｔ１のソースに接続され、データ電圧をＣｓに書き込み、保存するためのものであり、Ｖ２、Ｖ３、Ｖ４のいずれかの上方に金属層３７を覆う。金属層３７の上方に、一層の有機膜を平坦化層３８としてスピンコートし、そして、金属層３７を露出させるために、Ｖ４上方のＯＣ層を現像の方式により除去し、Ｔ２のソースとＯＬＥＤの陽極を接続する。最後に、平坦層３８の上方に、ＯＬＥＤ表示デバイスの陽極として一層の金属３９を成長させる。
【００３４】
本発明に係る薄膜トランジスタアレイ基板のＶＤＤ線と駆動ＴＦＴのドレインとの接続方式、ＦＰＣフレキシブルプリント回路板との接続方式、及びＶＳＳ線と陰極との接続方式は、それぞれ図４、５、６に示されるとおりである。符号３９が画素電極であり、符号４０が画素境界層であり、符号４１が陰極である。
【００３５】
本発明の方法を採用して薄膜トランジスタアレイ基板を生産すると、一層のフォトリソグラフィの回数を増加し、ＶＤＤ線とＶＳＳ線の上に一層の保護層を形成するだけで、後加工において影響を受けることを防止する。同時に、ＶＤＤ線をＰ−Ｓｉ膜層以下に配線し、ＶＤＤ線がフリットペーストと直接に接触することを有効的に防止できる。
【００３６】
当該発明に係る薄膜トランジスタアレイ基板及びその製造方法を採用すると、フォトリソグラフィにより金属膜をパターニングしてＶＤＤ線及びＶＳＳ線を形成するとともに、金属膜上に、第１の絶縁層を成長させることで、ＶＤＤ線とＶＳＳ線がいずれも第一回のフォトリソグラフィで完成され、全ての絶縁層の下に埋め込まれ、これにより、ＶＤＤ線とＶＳＳ線が空気中に直接に露出し、又はフリットペーストと直接に接触することを有効的に防止し、製品の歩留まりと性能の信頼性を大幅に向上させながら、より広い電源線を配線するためのスペースを提供でき、解像力のより高い表示設備に好適であり、且つ本発明に係る薄膜トランジスタアレイ基板は構造が簡単で、その製造方法も比較的に簡便であり、応用範囲が広い。
【００３７】
本明細書において、本発明は、その特定の実施例を参照して説明された。しかし、本発明の精神と範囲を逸脱しない限り、様々な補正と変更が可能であることが自明である。したがって、明細書と図面は制限的なものではなく説明的なものであると考えられるべきである。
【図１】
2015154072.tif 000002
【図２】
2015154072.tif 000003
【図３ａ】
2015154072.tif 000004
【図３ｂ】
2015154072.tif 000005
【図３ｃ】
2015154072.tif 000006
【図３ｄ】
2015154072.tif 000007
【図３ｅ】
2015154072.tif 000008
【図３ｆ】
2015154072.tif 000009
【図３ｇ】
2015154072.tif 000010
【図４】
2015154072.tif 000011
【図５】
2015154072.tif 000012
【図６】
2015154072.tif 000013