(57)【要約】【課題】ブランキング期間の前後における表示異常を抑制する。【解決手段】複数の画素がマトリクス状に配置された表示装置の駆動方法は、一のフィールドと当該一のフィールドに後続する他のフィールドとの間にブランキング期間を有し、制御部３０により、一のフィールドの最終行に印加されるデータ電圧の平均値と他のフィールドの先頭行に印加されるデータ電圧の平均値とを算出するステップと、一のフィールドの最終行に印加されるデータ電圧の平均値と他のフィールドの先頭行に印加されるデータ電圧の平均値とに基づいて、ブランキング期間の開始電圧とブランキング期間の最終電圧とをそれぞれ設定するステップと、データ電圧がブランキング期間の開始電圧からブランキング期間の最終電圧へと徐々に変化するように、ブランキング期間のデータ電圧を設定するステップと、を含む。【選択図】図６
2015222327.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリクス状に配置された表示装置の駆動方法であって、
前記表示装置の駆動方法は、一のフィールドと当該一のフィールドに後続する他のフィールドとの間にブランキング期間を有し、
制御部により、前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とを算出するステップと、
前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とに基づいて、前記ブランキング期間の開始電圧と前記ブランキング期間の最終電圧とをそれぞれ設定するステップと、
前記データ電圧が前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと徐々に変化するように、前記ブランキング期間のデータ電圧を設定するステップと、を含む、
表示装置の駆動方法。
【請求項２】
前記ブランキング期間の開始電圧は、前記一のフィールドの最終行に印加されるデータ電圧の平均値であり、
前記ブランキング期間の最終電圧は、前記他のフィールドの先頭行に印加されるデータ電圧の平均値である、
請求項１に記載の表示装置の駆動方法。
【請求項３】
前記データ電圧は、前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと一定の割合で徐々に変化する、
請求項１または２に記載の表示装置の駆動方法。
【請求項４】
前記一定の割合は、０である、
請求項３に記載の表示装置の駆動方法。
【請求項５】
前記データ電圧は、前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと段階的に徐々に変化する、
請求項１または２に記載の表示装置の駆動方法。
【請求項６】
複数の画素がマトリクス状に配置された表示装置であって、
前記表示装置は、前記複数の画素に供給される映像信号に対応するデータ電圧を出力するソースドライバ回路と、前記ソースドライバ回路から出力される前記データ電圧を制御する制御部とを備え、
前記表示装置は、一のフィールドと当該一のフィールドに後続する他のフィールドとの間にブランキング期間を有するように駆動され、
前記制御部は、
前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とを算出し、
前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とに基づいて、前記ブランキング期間の開始電圧と前記ブランキング期間の最終電圧とをそれぞれ設定し、
前記データ電圧が前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと徐々に変化するように、前記ブランキング期間のデータ電圧を設定する、
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、有機エレクトロルミネッセンス（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ。以下、ＥＬ、またはＯＬＥＤと呼ぶことがある。）素子などを有する画像表示装置などの表示装置に関するものである。
【背景技術】
【０００２】
有機ＥＬ素子をマトリクス状に備えたアクティブマトリックス（Ａｃｔｉｖｅ−Ｍａｔｒｉｘ、以下、ＡＭと略する場合がある）型の表示装置がスマートフォンなどの表示パネルに採用され、商品化されている。近年は、表示素子として、有機ＥＬ素子を用いた表示装置が販売されている。
【０００３】
有機ＥＬ素子を用いた表示パネルにおいては、従来、その点灯時に、ブランキング期間（垂直ブランキング期間）や表示状態の影響により各電源線に流れる電流負荷が変動し、それによって各電源線の電圧リップル量が変動するため、表示画像に暗線や暗帯が出てしまうという課題があった。
【０００４】
このような表示ムラを抑制すべく、例えば、ブランキング期間直後にプリチャージ期間を設け、映像信号に対応した電圧を印加する前にデータ線を所定の電圧にプリチャージすることで表示ムラを抑制する技術が開示されている（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３０９２８２号公報
【特許文献２】特開２００６−３４９８７３号公報
【特許文献３】特開２００８−２６８３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、データ線の電位と逆極性のプリチャージ電圧を供給する技術が開示されている。特許文献２では、前のＴＶフィールドの映像信号に応じてプリチャージ電圧を印加する技術が開示されている。特許文献３では、駆動信号の極性に合わせたプリチャージ信号として、極性ごとに中間調レベルで電位の異なる複数種類の電圧を与える技術が開示されている。
【０００７】
しかし、ブランキング期間にデータ線に印加される電圧はＧＮＤ（０Ｖ）に設定されるため、過渡応答により、ブランキング期間の前後では、データ線に所望の電圧が印加されず暗線が生じるという問題がある。
【０００８】
また、データ線と、各トランジスタのゲート、ＲＥＦ電圧およびＩＮＩ電圧用の配線がパネル内部で容量結合しているため、ブランキング期間の前後でデータ電圧が変動するたびに、データ電圧の過渡応答の影響により各トランジスタのゲートおよび画素回路中の各電圧（ＲＥＦ電圧およびＩＮＩ電圧）にノイズが発生し、表示異常が生じる問題がある。
【０００９】
本開示は、上述の課題に鑑みてなされたものであり、ブランキング期間の前後における表示異常を抑制することができる表示装置の駆動方法および表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本開示にかかる表示装置は、複数の画素がマトリクス状に配置された表示装置の駆動方法であって、前記表示装置の駆動方法は、一のフィールドと当該一のフィールドに後続する他のフィールドとの間にブランキング期間を有し、制御部により、前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とを算出するステップと、前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とに基づいて、前記ブランキング期間の開始電圧と前記ブランキング期間の最終電圧とをそれぞれ設定するステップと、前記データ電圧が前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと徐々に変化するように、前記ブランキング期間のデータ電圧を設定するステップと、を含む。
【発明の効果】
【００１１】
本開示によれば、ブランキング期間の前後における表示異常を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本実施の形態にかかる表示装置の構成を示す概略図
【図２】本実施の形態にかかる表示装置の構成を示すブロック図
【図３】本実施の形態にかかる表示装置の画素回路図
【図４】本実施の形態にかかる表示装置の一部の構成を示す概念図
【図５】本実施の形態にかかる表示装置の動作について説明するための図
【図６】本実施の形態にかかる表示装置の制御部の動作について説明するための図
【図７】ブランキング期間中のデータ電圧の一例を示す図
【図８】ブランキング期間中のデータ電圧の他の例を示す図
【図９】ブランキング期間中のデータ電圧の他の例を示す図
【図１０】ブランキング期間中のデータ電圧の他の例を示す図
【図１１】表示装置におけるブランキング期間を説明するための図
【図１２】ブランキング期間前後のデータ電圧の影響を説明するための図
【図１３】実施の形態に係る表示装置を内蔵した薄型フラットＴＶの外観図
【発明を実施するための形態】
【００１３】
（本開示の基礎となった知見）
本発明者は、「背景技術」の欄において記載したアクティブマトリクス型の有機ＥＬディスプレイに関し、以下の問題が生じることを見出した。以下、本問題について説明する。
【００１４】
図１１は、表示装置におけるブランキング期間を説明するための図である。図１２は、ブランキング期間前後のデータ電圧の影響を説明するための図である。
【００１５】
図１１に示すように、表示装置は、画素１１６が行列状に配置された表示画面１２０と、ゲートドライバを構成する回路１３１と、ソースドライバを構成する回路１３２とを備えている。回路１３１は、表示画面１２０の列方向の一端に沿って、複数配置されている。回路１３２は、表示画面１２０の行方向の一端に沿って、複数配置されている。また、回路１３１は、ゲート線１１７によって画素１１６に接続されている。回路１３２は、データ線１１８によって画素１１６に接続されている。
【００１６】
この表示装置は、例えば、有機ＥＬ発光パネルのプログレッシブ駆動方式により駆動される。複数の画素１１６が行列状に配置された表示画面１２０において、初期化動作、Ｖｔｈ（閾値電圧）検出動作、書き込み動作、および発光動作が行順次に実行される。すなわち、表示画面１２０の行数１行目からｎ行目（例えば、ｎ＝２１６０行）まで、順に駆動される。
【００１７】
この表示装置において映像を表示する際には、図１１に示すように、先頭行の１行目から最終行のｎ行目まで、それぞれ初期化動作、Ｖｔｈ検出動作、書き込み動作、発光動作の順に画素回路の動作が行われる。ここで、あるＴＶフィールドのｎ行目の書き込み期間が終了してから、次のＴＶフィールドの１行目の書き込み期間が開始するまでの間、ブランキング期間が設けられている。
【００１８】
図１１では、表示画面１２０の１行目以前に、ブランキング行なる仮想行が示されている。これは、回路１３１が走査最終行（第２１６０行）から走査開始行（次のＴＶフィールドの第１行）へ走査を戻す時間を確保するブランキング期間に相当するものであり、当該ブランキング期間を、当該期間に相当する走査行数で表したものである。
【００１９】
ブランキング期間は、外部から入力される映像信号に含まれている帰線期間であり、ブラウン管における映像信号の走査において、最終行から先頭行に走査を戻すための期間である。有機ＥＬディスプレイにおいては、技術的にはこのようなブランキング期間は必要ではないが、映像信号にこのような期間が含まれているため、有機ＥＬディスプレイ装置においても映像信号に表示方式を対応させる必要があるため、ブランキング期間が設けられている。
【００２０】
ここで、図１２の（ａ）に示すように、ブランキング期間にデータ線１１８に印加される電圧はＧＮＤ（０Ｖ）に設定されるため、過渡応答により、ブランキング期間の前後では、データ線１１８に所望の電圧（ＶａｖｅＡ、ＶａｖｅＢ）が印加されず暗線が生じるという問題がある。
【００２１】
また、データ線１１８と、画素１１６の回路中の他の配線、例えば、各トランジスタのゲート、ＲＥＦ電圧およびＩＮＩ電圧用の配線は、パネル内部で容量結合している。そのため、図１２の（ｂ）に示すように、ブランキング期間の前のＴＶフィールドにおける最終行と、ブランキング期間の後のＴＶフィールドにおける１行目においてデータ電圧が変動するたびに、データ電圧の過渡応答の影響により、各トランジスタのゲートおよび画素回路中の各電圧にノイズが発生する。これにより、表示画面１２０では、ブランキング期間の前後の画素行において暗線または明線が発生する等の表示異常が生じるという問題がある。
【００２２】
上述のような問題を解決するために、本開示の一態様に係る表示装置の駆動方法は、複数の画素がマトリクス状に配置された表示装置の駆動方法であって、前記表示装置の駆動方法は、一のフィールドと当該一のフィールドに後続する他のフィールドとの間にブランキング期間を有し、制御部により、前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とを算出するステップと、前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とに基づいて、前記ブランキング期間の開始電圧と前記ブランキング期間の最終電圧とをそれぞれ設定するステップと、前記データ電圧が前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと徐々に変化するように、前記ブランキング期間のデータ電圧を設定するステップと、を含む。
【００２３】
この構成によれば、ブランキング期間の前後において、データ電圧の変動により発生する画素回路中の他の電圧へのノイズを最小限にし、ブランキング期間の前後における表示異常を抑制することができる。
【００２４】
また、前記ブランキング期間の開始電圧は、前記一のフィールドの最終行に印加されるデータ電圧の平均値であり、前記ブランキング期間の最終電圧は、前記他のフィールドの先頭行に印加されるデータ電圧の平均値であってもよい。
【００２５】
この構成によれば、ブランキング期間の開始電圧と最終電圧とを、ブランキング期間の前のフィールドの最終行のデータ電圧の平均値とブランキング期間の後のフィールドの先頭行のデータ電圧の平均値を算出することで、容易に得ることができる。
【００２６】
また、前記データ電圧は、前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと一定の割合で徐々に変化してもよい。
【００２７】
この構成によれば、ブランキング期間中においてデータ電圧の変動を一定にするので、データ電圧の変動により発生する画素回路中の他の電圧へのノイズを抑制することができる。
【００２８】
また、前記一定の割合は、０であってもよい。
【００２９】
この構成によれば、ブランキング期間の前後の階調が同一の場合に、データ電圧を変動させることがないので、データ電圧の変動により発生する画素回路中の他の電圧へのノイズをより抑制することができる。
【００３０】
また、前記データ電圧は、前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと段階的に徐々に変化してもよい。
【００３１】
この構成によれば、データ電圧として供給される電圧がデジタル信号により構成される電圧であっても、データ電圧の変動により発生する画素回路中の他の電圧へのノイズを抑制することができる。
【００３２】
また、本開示の一態様に係る表示装置は、複数の画素がマトリクス状に配置された表示装置であって、前記表示装置は、前記複数の画素に供給される映像信号に対応するデータ電圧を出力するソースドライバ回路と、前記ソースドライバ回路から出力される前記データ電圧を制御する制御部とを備え、前記表示装置は、一のフィールドと当該一のフィールドに後続する他のフィールドとの間にブランキング期間を有するように駆動され、前記制御部は、前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とを算出し、前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とに基づいて、前記ブランキング期間の開始電圧と前記ブランキング期間の最終電圧とをそれぞれ設定し、前記データ電圧が前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと徐々に変化するように、前記ブランキング期間のデータ電圧を設定する。
【００３３】
この構成によれば、ブランキング期間の前後において、データ電圧の変動により発生する画素回路中の他の電圧へのノイズを最小限にし、ブランキング期間の前後における表示異常を抑制することができる。
【００３４】
（実施の形態１）
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００３５】
なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するものであって、これらによって請求の範囲に記載の主題を限定することを意図するものではない。
【００３６】
［１．表示装置の構成］
図１は、本実施の形態に係る表示装置の構成を示す概略図である。図２は、本実施の形態にかかる表示装置の構成を示すブロック図である。図３は、本実施の形態にかかる表示装置の画素１６の回路図である。
【００３７】
図１および図２に示すように、本実施の形態にかかる表示装置は、表示画面２０と、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）３４と、ゲートプリント基板３５ａおよび３５ｂと、ソースプリント基板３６とを備えている。
【００３８】
ＣＯＦ３４には、ゲートドライバを構成する回路３１またはソースドライバを構成する回路３２が配置されている。回路３１が配置されたＣＯＦ３４は、表示画面２０とゲートプリント基板３５ａまたは３５ｂとを接続するように配置されている。回路３２が配置されたＣＯＦ３４は、表示画面２０とソースプリント基板３６とを接続するように配置されている。ＣＯＦ３４は、表示画面２０、ゲートプリント基板３５ａおよび３５ｂ、ソースプリント基板３６に、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）樹脂で接続されている。
【００３９】
ここで、表示画面２０とゲートプリント基板３５ａとの間に配置された複数の回路３１を、まとめてゲートドライバ回路１２ａと呼ぶ。表示画面２０とゲートプリント基板３５ｂとの間に配置された複数の回路３１を、まとめてゲートドライバ回路１２ｂと呼ぶ。表示画面２０とソースプリント基板３６との間に配置された複数の回路３２を、まとめてソースドライバ回路１４と呼ぶ。
【００４０】
ゲートドライバ回路１２ａおよび１２ｂは、走査線１７に接続され、走査線１７に画素１６のスイッチ用トランジスタ１１ｂ〜１１ｅをオンまたはオフさせる制御電圧を印加する。ソースドライバ回路１４は、データ線１８に接続され、データ線１８に映像信号を印加する。
【００４１】
表示画面２０には、複数の画素１６が行列状に配置されている。画素１６には、図２に示すように、ゲートドライバ回路１２ａまたは１２ｂに電気的に接続された走査線１７と、ソースドライバ回路１４に電気的に接続されたデータ線１８とが接続されている。
【００４２】
画素１６は、図３に示すように、有機ＥＬ素子１５と、駆動用トランジスタ１１ａと、スイッチ用トランジスタ１１ｂ〜１１ｅと、容量素子１９とを備えている。また、画素１６には、参照電源線２２（Ｖｒｅｆ）と、ＥＬアノード電源線２３（Ｖｔｆｔ）と、ＥＬカソード電源線２４（Ｖｅｌ）と、初期化電源線２５（Ｖｉｎｉ）と、走査線１７（ｓｃａｎ）と、参照電圧制御線２７（ｒｅｆ）と、初期化制御線（ｉｎｉ）と、イネーブル線２８（ｅｎｂ）と、データ線１８（Ｖｄａｔａ）とが配線されている。
【００４３】
ＥＬアノード電源線２３（Ｖｔｆｔ）には、有機ＥＬ素子１５に印加するアノード電圧を発生するアノード電圧発生回路（図示せず）が接続されている。ＥＬカソード電源線２４（Ｖｅｌ）には、有機ＥＬ素子１５に印加するカソード電圧を発生するカソード電圧発生回路（図示せず）が接続されている。なお、ＥＬカソード電源線２４（Ｖｅｌ）は、カソード電圧発生回路に接続される代わりに、接地されてもよい。初期化電源線２５（Ｖｉｎｉ）は、容量素子１９を初期化するときの初期化電圧Ｖｉｎｉを発生するＶｉｎｉ電圧発生回路（図示せず）に接続されている。この構成により、有機ＥＬ素子１５に電流を安定して流すことができる。
【００４４】
なお、画素１６の構成は、図３に示した構成に限らず、他の構成であってもよい。少なくとも画素１６としての機能を果たすことができる最小の構成として、駆動用トランジスタ１１ａと、スイッチ用トランジスタ１１ｂと、有機ＥＬ素子１５と、容量素子１９とを備えていればよい。
【００４５】
図４は、本実施の形態にかかる表示装置の一部の構成を示す概念図である。詳細には、ソースドライバ回路１４およびこれに接続されている制御部３０の構成を示す図である。
【００４６】
図４に示すように、ソースドライバ回路１４は、制御部３０に接続されている。ソースドライバ回路１４には、制御部３０から制御信号が供給される。また、ソースドライバ回路１４は、ソース線１８を介して画素１６にデータ電圧を供給する。
【００４７】
ソースドライバ回路１４は、レシーバ＆デコーダ４０と、シフトレジスタ４２と、ラッチ回路４４と、ＤＡコンバータ４６と、バッファ回路４８と、スイッチ５０とを備えている。レシーバ＆デコーダ４０、シフトレジスタ４２、ラッチ回路４４、ＤＡコンバータ４６、バッファ回路４８、スイッチ５０には、制御部３０から、それぞれに対応する制御信号が出力される。そして、所定のタイミングでスイッチ５０がオン状態となることにより、ソースドライバ回路１４から、映像信号に対応するデータ電圧が一行分一斉に出力される。これにより、表示画面２０の一行分の各画素１６に一斉にデータ電圧が供給される。さらに、表示画面２０に映像が表示される。
【００４８】
ここで、制御部３０からソースドライバ回路１４に供給される制御信号のうち、信号線５１を介してスイッチ５０に供給される信号ＯＣは、ブランキング期間に画素１６に印加される電圧を制御するための制御信号である。
【００４９】
以下、本実施の形態にかかる表示装置の駆動方法について、詳細に説明する。
【００５０】
［２．表示装置の駆動方法］
次に、表示装置の駆動方法について説明する。図５は、本実施の形態にかかる表示装置の動作について説明するための図である。図６は、本実施の形態にかかる表示装置の制御部の動作について説明するための図である。
【００５１】
本実施の形態に係る表示装置は、例えば、有機ＥＬ発光パネルのプログレッシブ駆動方式により駆動される。図２に示した、複数の画素１６が行列状に配置された表示画面２０において、初期化動作、Ｖｔｈ（閾値電圧）検出動作、書き込み動作、および発光動作が行順次に実行される。すなわち、表示画面２０の行数１行目から最終行目まで、順に駆動される。
【００５２】
この表示装置において映像を表示する際には、先頭行の１行目から最終行目まで、それぞれ初期化動作、Ｖｔｈ検出動作、書き込み動作、発光動作の順に画素回路の動作が行われる。ここで、あるＴＶフィールド（本発明における一のフィールド）のｎ行目の書き込み期間が終了してから、後続する次のＴＶフィールド（本発明における他のフィールド）の１行目の書き込み期間が開始するまでの間の期間を、ブランキング期間と呼ぶ。
【００５３】
ブランキング期間にデータ線１８に印加される電圧は、ブランキング期間の開始電圧とブランキング期間の最終電圧とが算出され、当該開始電圧から最終電圧へと徐々にデータ電圧が変化するように設定される。詳細には、以下のように設定される。
【００５４】
図５に示すように、ブランキング期間の開始電圧は、ブランキング期間の前のＴＶフィールド（０Ｆ目）における映像信号に基づいて設定される。詳細には、図５の（ａ）に示すように、０Ｆ目の最終行の各画素のデータ電圧に基づいて、０Ｆ目の最終行のデータ電圧の平均値（平均電圧ＶａｖｅＡ）が算出される。この０Ｆ目の最終行のデータ電圧の平均値は、ブランキング期間の開始電圧として設定される。
【００５５】
また、ブランキング期間の最終電圧は、ブランキング期間の後のＴＶフィールド（＋１Ｆ目）における映像信号に基づいて設定される。詳細には、図５の（ｂ）に示すように、＋１Ｆ目の先頭行の各画素のデータ電圧に基づいて、＋１Ｆ目の先頭行のデータ電圧の平均値（平均電圧ＶａｖｅＢ）が算出される。＋１Ｆ目の先頭行のデータ電圧の平均値は、ブランキング期間の最終電圧として設定される。
【００５６】
なお、ブランキング期間の開始電圧とブランキング期間の最終電圧とは、上述したように、それぞれ、０Ｆ目の最終行のデータ電圧の平均値と＋１Ｆ目の先頭行のデータ電圧の平均値としてもよいし、０Ｆ目の最終行のデータ電圧の平均値と＋１Ｆ目の先頭行のデータ電圧の平均値とに基づく値であれば、他の値に設定されてもよい。
【００５７】
ブランキング期間の開始電圧とブランキング期間の最終電圧との算出は、制御部３０により行われる。図６に示すように、制御部３０において、０Ｆ目の最終行の各画素１６に印加されるデータ電圧（映像信号）から、０Ｆ目の最終行のデータ電圧の平均値が算出される。同様に、制御部３０において、＋１Ｆ目の先頭行の各画素１６に印加されるデータ電圧（映像信号）から、＋１Ｆ目の先頭行のデータ電圧の平均値が算出される。このとき、＋１Ｆ目の先頭行のデータ電圧は未来（ブランキング期間後）のデータ電圧の情報であるため、＋１Ｆ目の先頭行のデータ電圧の平均値は、一旦ＴＶフィールドメモリに記憶されているデータ電圧の値から計算される。なお、０Ｆ目の最終行のデータ電圧の平均値は、＋１Ｆ目の先頭行のデータ電圧の平均値と同様、一旦ＴＶフィールドメモリに記憶されているデータ電圧の値から計算されてもよいし、データ電圧の実測値から計算されてもよい。
【００５８】
その後、０Ｆ目の最終行の平均電圧と＋１Ｆ目の先頭行の平均電圧とに基づいて、ブランキング期間中のデータ電圧のデータが作成される。制御部３０は、作成されたデータ電圧のデータに基づいて、制御信号ＯＣによってソースドライバ回路１４から出力されるデータ電圧の制御を行う。
【００５９】
図７は、ブランキング期間中のデータ電圧の一例を示す図である。図７の（ａ）は、あるＴＶフィールドとそれに続くＴＶフィールドのデータ電圧を示す図である。図７の（ｂ）は、図７の（ａ）に示したデータ電圧の、一のブランキング期間（同図における破線の円で囲まれたブランキング期間）の前後を拡大して示した図である。また、図７の（ｂ）では、対応する期間の各ゲート、Ｖｒｅｆ、Ｖｉｎｉ電圧の変化も併せて示している。
【００６０】
図７では、ブランキング期間の前のＴＶフィールドが白表示、ブランキング期間の後のＴＶフィールドが黒表示の場合について示している。
【００６１】
ソースドライバ回路１４から出力されるデータ電圧は、図７の（ａ）に示すように、ブランキング期間において、データ電圧がブランキング期間の開始電圧から最終電圧へと徐々に変化される電圧となる。図７の（ａ）では、ブランキング期間の最終電圧である平均電圧ＶａｖｅＢは、ブランキング期間の開始電圧である平均電圧ＶａｖｅＡよりも大きい。したがって、ブランキング期間のデータ電圧は、平均電圧ＶａｖｅＡから平均電圧ＶａｖｅＢへと一定の割合で徐々に増加するように設定されている。
【００６２】
これにより、図７の（ｂ）に示すように、各ゲート、Ｖｒｅｆ、Ｖｉｎｉ電圧について、ブランキング期間の開始時と最終時におけるノイズが抑制される。特に、図１２に示したように、ブランキング期間中にデータ電圧をＧＮＤ（０Ｖ）に設定していた場合と比較して、過渡現象による影響が抑制される。したがって、ブランキング期間の前後において、データ電圧の変動により発生する画素回路中の他の電圧へのノイズを最小限にし、ブランキング期間の前後における表示異常を抑制することができる。
【００６３】
以上、本実施の形態に係る表示装置の駆動方法によれば、複数の画素がマトリクス状に配置された表示装置の駆動方法であって、前記表示装置の駆動方法は、一のフィールドと当該一のフィールドに後続する他のフィールドとの間にブランキング期間を有し、制御部により、前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とを算出するステップと、前記一のフィールドの最終行に印加されるデータ電圧の平均値と前記他のフィールドの先頭行に印加されるデータ電圧の平均値とに基づいて、前記ブランキング期間の開始電圧と前記ブランキング期間の最終電圧とをそれぞれ設定するステップと、前記データ電圧が前記ブランキング期間の開始電圧から前記ブランキング期間の最終電圧へと徐々に変化するように、前記ブランキング期間のデータ電圧を設定するステップと、を含む。これにより、ブランキング期間の前後における表示異常を抑制することができる。
【００６４】
なお、上述した実施の形態では、ブランキング期間の前のＴＶフィールドが白表示、ブランキング期間の後のＴＶフィールドが黒表示の場合について示したが、ブランキング期間の前のＴＶフィールドが黒表示、ブランキング期間の後のＴＶフィールドが白表示の場合についても同様である。
【００６５】
つまり、上述した実施の形態では、ブランキング期間の最終電圧である平均電圧ＶａｖｅＢは、ブランキング期間の開始電圧である平均電圧ＶａｖｅＡよりも大きいため、ブランキング期間のデータ電圧は、平均電圧ＶａｖｅＡから平均電圧ＶａｖｅＢへと徐々に増加するように設定されていたが、ブランキング期間の最終電圧である平均電圧ＶａｖｅＢが、ブランキング期間の開始電圧である平均電圧ＶａｖｅＡよりも小さい場合には、ブランキング期間のデータ電圧は、平均電圧ＶａｖｅＡから平均電圧ＶａｖｅＢへと徐々に減少するように設定される。
【００６６】
また、上述した実施の形態では、ブランキング期間において、データ電圧がブランキング期間の開始電圧から最終電圧へと一定の割合で徐々に変化される電圧を示したが、データ電圧は、ブランキング期間の開始電圧から最終電圧へと一定の割合で徐々に変化されなくてもよい。例えば、ブランキング期間中、データ電圧は、指数関数的に変化されてもよい。
【００６７】
（実施の形態２）
次に、実施の形態２について説明する。本実施の形態に係る表示装置の駆動方法が実施の形態１に示した表示装置の駆動方法と異なる点は、ブランキング期間において、データ電圧がブランキング期間の開始電圧から最終電圧へと段階的に徐々に変化される電圧となる。
【００６８】
図８は、ブランキング期間中のデータ電圧の一例を示す図である。図８の（ａ）は、あるＴＶフィールドとそれに続くＴＶフィールドのデータ電圧を示す図である。図８の（ｂ）は、図８の（ａ）に示したデータ電圧の、一のブランキング期間（同図における破線の円で囲まれたブランキング期間）の前後を拡大して示した図である。また、図８の（ｂ）では、対応する期間の各ゲート、Ｖｒｅｆ、Ｖｉｎｉ電圧の変化も併せて示している。
【００６９】
図８においても、ブランキング期間の前のＴＶフィールドは白表示、ブランキング期間の後のＴＶフィールドは黒表示の場合を示している。
【００７０】
ソースドライバ回路１４から出力されるデータ電圧は、図８の（ａ）に示すように、ブランキング期間において、データ電圧がブランキング期間の開始電圧から最終電圧へと徐々に変化される電圧となる。図８の（ａ）では、ブランキング期間の最終電圧である平均電圧ＶａｖｅＢは、ブランキング期間の開始電圧である平均電圧ＶａｖｅＡよりも大きい。したがって、ブランキング期間のデータ電圧は、平均電圧ＶａｖｅＡから平均電圧ＶａｖｅＢへと段階的に徐々に増加するように設定されている。
【００７１】
これにより、図８の（ｂ）に示すように、各ゲート、Ｖｒｅｆ、Ｖｉｎｉ電圧について、ブランキング期間の開始時と最終時におけるノイズが抑制される。したがって、ブランキング期間の前後において、データ電圧の変動により発生する画素回路中の他の電圧へのノイズを最小限にし、ブランキング期間の前後における表示異常を抑制することができる。
【００７２】
（実施の形態３）
次に、実施の形態３について説明する。本実施の形態に係る表示装置の駆動方法が実施の形態１に示した表示装置の駆動方法と異なる点は、ブランキング期間の開始電圧と最終電圧とが同じ電圧値である点である。
【００７３】
図９は、ブランキング期間中のデータ電圧の一例を示す図である。図９の（ａ）は、あるＴＶフィールドとそれに続くＴＶフィールドのデータ電圧を示す図である。図９の（ｂ）は、図９の（ａ）に示したデータ電圧の、一のブランキング期間（同図における破線の円で囲まれたブランキング期間）の前後を拡大して示した図である。また、図９の（ｂ）では、対応する期間の各ゲート、Ｖｒｅｆ、Ｖｉｎｉ電圧の変化も併せて示している。
【００７４】
ソースドライバ回路１４から出力されるデータ電圧は、図９の（ａ）では、ブランキング期間の最終電圧である平均電圧ＶａｖｅＢ（白表示）は、ブランキング期間の開始電圧である平均電圧ＶａｖｅＡと同じ電圧値である。ここで、ブランキング期間において、データ電圧がブランキング期間の開始電圧から最終電圧へと徐々に変化される電圧となるが、ブランキング期間の開始電圧と最終電圧とは同一であるため、ブランキング期間のデータ電圧は、平均電圧ＶａｖｅＡからＶａｖｅＢへ一定値となるように設定されている。
【００７５】
これにより、図９の（ｂ）に示すように、各ゲート、Ｖｒｅｆ、Ｖｉｎｉ電圧について、ブランキング期間の開始時と最終時におけるノイズはより抑制される。したがって、ブランキング期間の前後において、データ電圧の変動により発生する画素回路中の他の電圧へのノイズを最小限にし、ブランキング期間の前後における表示異常を抑制することができる。特に、データ電圧として高い電圧が設定される白表示の場合において、過渡現象の影響を抑制して、ブランキング期間の前後における表示異常を抑制することができる。
【００７６】
同様に、図１０は、ブランキング期間中のデータ電圧の一例を示す図である。図１０の（ａ）は、あるＴＶフィールドとそれに続くＴＶフィールドのデータ電圧を示す図である。図１０の（ｂ）は、図１０の（ａ）に示したデータ電圧の、一のブランキング期間（同図における破線の円で囲まれたブランキング期間）の前後を拡大して示した図である。また、図１０の（ｂ）では、対応する期間の各ゲート、Ｖｒｅｆ、Ｖｉｎｉ電圧の変化も併せて示している。
【００７７】
ソースドライバ回路１４から出力されるデータ電圧は、図１０の（ａ）では、ブランキング期間の最終電圧である平均電圧ＶａｖｅＢ（黒表示）は、ブランキング期間の開始電圧である平均電圧ＶａｖｅＡと同じ電圧値である。ここで、ブランキング期間において、データ電圧がブランキング期間の開始電圧から最終電圧へと徐々に変化される電圧となるが、ブランキング期間の開始電圧と最終電圧とは同一であるため、ブランキング期間のデータ電圧は、平均電圧ＶａｖｅＡからＶａｖｅＢへ一定値となるように設定されている。
【００７８】
これにより、データ電圧値の低い黒表示の場合にも、図１０の（ｂ）に示すように、各ゲート、Ｖｒｅｆ、Ｖｉｎｉ電圧について、ブランキング期間の開始時と最終時におけるノイズはより抑制される。したがって、ブランキング期間の前後において、データ電圧の変動により発生する画素回路中の他の電圧へのノイズを最小限にし、ブランキング期間の前後における表示異常を抑制することができる。
【００７９】
（他の実施の形態）
以上、実施の形態に係る表示装置について説明したが、表示装置は、上述した実施の形態に限定されるものではない。上述した実施の形態に対して、本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、表示装置を内蔵した各種機器も本発明に含まれる。
【００８０】
例えば、上述した実施の形態では、ブランキング期間において、データ電圧がブランキング期間の開始電圧から最終電圧へと一定の割合で徐々に変化される電圧を示したが、データ電圧は、ブランキング期間の開始電圧から最終電圧へと一定の割合で徐々に変化されなくてもよい。例えば、ブランキング期間中、データ電圧は、段階的に変化されてもよいし、指数関数的に変化されてもよい。また、データ電圧は、ブランキング期間の開始電圧および最終電圧の値が同一である場合には、一定の電圧値に設定されてもよい。
【００８１】
また、ブランキング期間の開始電圧とブランキング期間の最終電圧とは、上述した実施の形態に示したように、それぞれ、０Ｆ目の最終行のデータ電圧の平均値と＋１Ｆ目の先頭行のデータ電圧の平均値としてもよいし、０Ｆ目の最終行のデータ電圧の平均値と＋１Ｆ目の先頭行のデータ電圧の平均値とに基づく値であれば、他の値に設定されてもよい。
【００８２】
また、上述した実施の形態では、本発明に係る表示装置が有する画素回路構成の一例を挙げたが、画素１６の回路構成は上記回路構成に限定されない。上述した実施の形態では、ＥＬアノード電源線２３とＥＬカソード電源線２４との間に、駆動用トランジスタ１１ａ及び有機ＥＬ素子１５が、この順に配置され、ＥＬアノード電源線２３と駆動用トランジスタ１１ａとの間にスイッチ用トランジスタ１１ｅを備える構成を示したが、少なくとも画素１６としての機能を果たすことができる最小の構成として、駆動用トランジスタ１１ａと、スイッチ用トランジスタ１１ｂと、有機ＥＬ素子１５と、容量素子１９とを備えていればよい。
【００８３】
また、上記した実施の形態では、スイッチ用トランジスタ１１ｂ〜１１ｅは、ゲート電極、ソース電極及びドレイン電極を有するＭＯＳＦＥＴであることを前提として説明してきたが、これらのトランジスタには、ベース、コレクタ及びエミッタを有するバイポーラトランジスタが適用されてもよい。この場合にも、本発明の目的が達成され同様の効果を奏する。
【００８４】
また、上述した実施の形態に係る表示装置に含まれる制御回路及び演算回路は、典型的には集積回路であるＬＳＩとして実現される。なお、上述した表示装置に含まれる制御回路及び演算回路の一部を、表示画面２０と同一の基板上に集積することも可能である。また、専用回路又は汎用プロセッサで実現してもよい。また、ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【００８５】
また、実施の形態に係る表示装置に含まれる走査線駆動回路、データ線駆動回路、制御回路、及び演算回路の機能の一部を、ＣＰＵ等のプロセッサがプログラムを実行することにより実現してもよい。
【００８６】
また、上記実施の形態に係る表示装置では、有機ＥＬ素子を用いた表示装置である場合を例に述べたが、有機ＥＬ素子以外の発光素子を用いた表示装置に適用してもよい。
【００８７】
また、例えば、実施の形態に係る表示装置は、図１３に示されたような薄型フラットＴＶに内蔵される。実施の形態に係る表示装置が内蔵されることにより、表示ムラが抑制された高精度な画像表示が可能な薄型フラットＴＶが実現される。
【産業上の利用可能性】
【００８８】
本発明は、特に、アクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
【符号の説明】
【００８９】
１１ａ  駆動用トランジスタ
１１ｂ、１１ｃ、１１ｄ、１１ｅ  スイッチ用トランジスタ
１２ａ、１２ｂ  ゲートドライバ回路
１４  ソースドライバ回路
１５  有機ＥＬ素子
１６、１１６  画素
１７、１１７  走査線
１８、１１８  データ線
１９  容量素子
２０、１２０  表示画面
３０  制御部
３１、３２、１３１、１３２  回路
３４  ＣＯＦ
３５ａ、３５ｂ  ゲートプリント基板
３６  ソースプリント基板
４０  レシーバ＆デコーダ
４２  シフトレジスタ
４４  ラッチ回路
４６  ＤＡコンバータ
４８  バッファ回路
５０  スイッチ
【図１】
2015222327.tif 000003
【図２】
2015222327.tif 000004
【図３】
2015222327.tif 000005
【図４】
2015222327.tif 000006
【図５】
2015222327.tif 000007
【図６】
2015222327.tif 000008
【図７】
2015222327.tif 000009
【図８】
2015222327.tif 000010
【図９】
2015222327.tif 000011
【図１０】
2015222327.tif 000012
【図１１】
2015222327.tif 000013
【図１２】
2015222327.tif 000014
【図１３】
2015222327.tif 000015