(57)【要約】【課題】スイッチング素子の数を減らして小型化する。【解決手段】制御部９は、第１入出力端子２ｐ、２ｎから第２入出力端子３ｐ、３ｎに電力を伝送するときには、トランジスタＱ３、Ｑ４をオフ駆動した状態でトランジスタＱ１の両端電圧がゼロまたは負となる期間にトランジスタＱ１をオン駆動し、その後トランジスタＱ２をオン駆動した状態でトランジスタＱ１をオフ駆動し、少なくともトランジスタＱ１の両端電圧が正の向きに増加した後ゼロに戻るまでの間トランジスタＱ２をオン状態に維持する。第２入出力端子３ｐ、３ｎから第１入出力端子２ｐ、２ｎに電力を伝送するときも同様の動作となる。【選択図】図１
2015154525.tif 000002
【特許請求の範囲】
【請求項１】
第１入出力端子（２ｐ，２ｎ）側に設けられた第１コンバータ部（４）、第２入出力端子（３ｐ，３ｎ）側に設けられた第２コンバータ部（５）、前記第１コンバータ部と前記第２コンバータ部とを接続するフライバックトランス（６）、および前記第１コンバータ部と前記第２コンバータ部を制御する制御部（９）を備え、
前記第１コンバータ部は、前記第１入出力端子間に前記フライバックトランスの一方の巻線（６１）と直列に設けられた第１スイッチング素子（Ｑ１）と、前記第１スイッチング素子に対し並列に設けられた第１共振コンデンサ（Ｃ１）と第２スイッチング素子（Ｑ２）との直列回路を備え、
前記第２コンバータ部は、前記第２入出力端子間に前記フライバックトランスの他方の巻線（６２）と直列に設けられた第３スイッチング素子（Ｑ３）と、前記第３スイッチング素子に対し並列に設けられた第２共振コンデンサ（Ｃ２）と第４スイッチング素子（Ｑ４）との直列回路を備え、
前記制御部は、前記第１入出力端子から前記第２入出力端子に電力を伝送するときには、前記第３、第４スイッチング素子をオフ駆動した状態で前記第１スイッチング素子の両端電圧がゼロまたは負となる期間に前記第１スイッチング素子をオン駆動し、その後前記第２スイッチング素子をオン駆動した状態で前記第１スイッチング素子をオフ駆動し、少なくとも前記第１スイッチング素子の両端電圧が正の向きに増加した後ゼロに戻るまでの間前記第２スイッチング素子をオン状態に維持するように制御し、前記第２入出力端子から前記第１入出力端子に電力を伝送するときには、前記第１、第２スイッチング素子をオフ駆動した状態で前記第３スイッチング素子の両端電圧がゼロまたは負となる期間に前記第３スイッチング素子をオン駆動し、その後前記第４スイッチング素子をオン駆動した状態で前記第３スイッチング素子をオフ駆動し、少なくとも前記第３スイッチング素子の両端電圧が正の向きに増加した後ゼロに戻るまでの間前記第４スイッチング素子をオン状態に維持するように制御することを特徴とする双方向フライバックコンバータ。
【請求項２】
前記制御部は、前記第１入出力端子から前記第２入出力端子に電力を伝送するときには、前記フライバックトランスから前記第２入出力端子に電流が流れている期間の少なくとも一部において前記第３スイッチング素子をオン駆動し、前記第２入出力端子から前記第１入出力端子に電力を伝送するときには、前記フライバックトランスから前記第１入出力端子に電流が流れている期間の少なくとも一部において前記第１スイッチング素子をオン駆動することを特徴とする請求項１記載の双方向フライバックコンバータ。
【請求項３】
前記第１コンバータ部は、前記第１入出力端子と前記フライバックトランスとの間に平滑化回路（Ｃ３）を備え、前記第２コンバータ部は、前記第２入出力端子と前記フライバックトランスとの間に平滑化回路（Ｃ４）を備えていることを特徴とする請求項１または２記載の双方向フライバックコンバータ。
【請求項４】
前記第１から第４スイッチング素子には、それぞれ逆並列にショットキーバリアダイオード（Ｄ１〜Ｄ４）が接続されていることを特徴とする請求項１から３の何れか一項に記載の双方向フライバックコンバータ。
【請求項５】
前記第１入出力端子間の電圧を検出する第１電圧検出回路（７）と、
前記第２入出力端子間の電圧を検出する第２電圧検出回路（８）とを備え、
前記制御部は、前記第１入出力端子から前記第２入出力端子に電力を伝送するときには、前記第２電圧検出回路により検出された電圧が目標電圧に等しくなるように前記第１スイッチング素子のオン駆動時間を制御し、前記第２入出力端子から前記第１入出力端子に電力を伝送するときには、前記第１電圧検出回路により検出された電圧が目標電圧に等しくなるように前記第３スイッチング素子のオン駆動時間を制御することを特徴とする請求項１から４の何れか一項に記載の双方向フライバックコンバータ。
【請求項６】
前記第１入出力端子間および前記第２入出力端子間の少なくとも一方にインバータ（３２）を備えていることを特徴とする請求項１から５の何れか一項に記載の双方向フライバックコンバータ。
【請求項７】
前記第１から第４スイッチング素子は、炭化ケイ素(ＳｉＣ)または窒化ガリウム(ＧａＮ)を用いた半導体素子からなることを特徴とする請求項１から６の何れか一項に記載の双方向フライバックコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁共振形の双方向フライバックコンバータに関する。
【背景技術】
【０００２】
従来から、大電力向けの双方向コンバータにはフルブリッジ回路を用いた構成が提案されている。特許文献１に記載された絶縁共振形の双方向コンバータは、単相フルブリッジ構成の低圧側スイッチング部、単相フルブリッジ構成の高圧側スイッチング部、両スイッチング部を接続する絶縁トランス、および絶縁トランスと一方のスイッチング部との間に接続されたＬＣ共振回路を備えている。また、スイッチング部の各アームのスイッチング素子と並列に、補助共振コンデンサと逆並列ダイオード付補助スイッチング素子の直列回路を備えている。
【０００３】
この双方向コンバータは、低圧側または高圧側スイッチング部の各アームにおけるスイッチング素子のオン期間の初期に、補助スイッチング素子をオンさせる。これにより、トランス巻数比以上にコンバータの出力電圧を高くでき、低圧側と高圧側の電圧変動に対してロバストな特性が得られる。また、１つのスイッチング素子にかかる電圧と電流をそれぞれ半分にして消費電力を低減できるので、大電力の用途に適している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４５２７６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載された双方向コンバータは、低圧側スイッチング部と高圧側スイッチング部にそれぞれ４個ずつのスイッチング素子を必要とする。このため、回路サイズが大きくなり、コストが増大するという問題があった。
【０００６】
本発明は上記事情に鑑みてなされたもので、その目的は、スイッチング素子の数を減らして小型化した双方向フライバックコンバータを提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載した双方向フライバックコンバータは、第１入出力端子側に設けられた第１コンバータ部、第２入出力端子側に設けられた第２コンバータ部、第１コンバータ部と第２コンバータ部とを接続するフライバックトランス、および第１コンバータ部と第２コンバータ部を制御する制御部を備えている。
【０００８】
第１コンバータ部は、第１入出力端子間にフライバックトランスの一方の巻線と直列に設けられた第１スイッチング素子と、第１スイッチング素子に対し並列に設けられた第１共振コンデンサと第２スイッチング素子との直列回路を備えている。同様に、第２コンバータ部は、第２入出力端子間にフライバックトランスの他方の巻線と直列に設けられた第３スイッチング素子と、第３スイッチング素子に対し並列に設けられた第２共振コンデンサと第４スイッチング素子との直列回路を備えている。
【０００９】
制御部は、第１入出力端子から第２入出力端子に電力を伝送するときには、第３、第４スイッチング素子をオフ駆動した状態で、第１スイッチング素子の両端電圧がゼロまたは負となる期間に第１スイッチング素子をオン駆動する。このとき、第１スイッチング素子はゼロ電圧スイッチングおよびゼロ電流スイッチングとなるので、スイッチング損失を低減できる。第１スイッチング素子がオンすると、フライバックトランスの一方の巻線の電流が増加して、フライバックトランスにエネルギーが蓄積される。
【００１０】
その後、制御部は、第２スイッチング素子をオン駆動した状態で第１スイッチング素子をオフ駆動する。これにより、フライバックトランスの他方の巻線に電流が流れて第２入出力端子側に電力が伝送される。制御部は、少なくとも第１スイッチング素子の両端電圧が正の向きに増加した後ゼロに戻るまでの間、第２スイッチング素子をオン状態に維持する。これにより、第２スイッチング素子を通して、フライバックトランスの一方の巻線に存する漏れインダクタンスと第１共振コンデンサとによる共振電流が流れる。
【００１１】
第１共振コンデンサは、第１スイッチング素子がオフした時の第１スイッチング素子の電圧の急峻な立ち上がりを抑える。これにより、第１スイッチング素子はゼロ電圧スイッチングとなり、スイッチング損失が低減する。その後、制御部は、第１スイッチング素子の両端電圧がゼロまたは負となるのを待って第１スイッチング素子を再びオン駆動する。
【００１２】
制御部は、第２入出力端子から第１入出力端子に電力を伝送するときには、第１、第２スイッチング素子をオフ駆動した状態で第３スイッチング素子の両端電圧がゼロまたは負となる期間に第３スイッチング素子をオン駆動する。その後、第４スイッチング素子をオン駆動した状態で第３スイッチング素子をオフ駆動し、少なくとも第３スイッチング素子の両端電圧が正の向きに増加した後ゼロに戻るまでの間、第４スイッチング素子をオン状態に維持するように制御する。このときも、第２共振コンデンサの作用により第３スイッチング素子のスイッチング損失を低減できる。
【００１３】
本構成の第１、第２コンバータ部は、それぞれ２個のスイッチング素子を備えればよいので、従来のフルブリッジ構成の双方向コンバータに比べてスイッチング素子の数を１／２に減らして小型化できる。
【００１４】
請求項２記載の手段によれば、制御部は、第１入出力端子から第２入出力端子に電力を伝送するときには、フライバックトランスから第２入出力端子に電流が流れている期間の少なくとも一部において第３スイッチング素子をオン駆動する。第２入出力端子から第１入出力端子に電力を伝送するときには、フライバックトランスから第１入出力端子に電流が流れている期間の少なくとも一部において第１スイッチング素子をオン駆動する。これにより同期整流が行われ、第１、第３スイッチング素子の通電損失を低減できる。
【００１５】
請求項３記載の手段によれば、第１コンバータ部は、第１入出力端子とフライバックトランスとの間に平滑化回路を備え、第２コンバータ部は、第２入出力端子とフライバックトランスとの間に平滑化回路を備えている。これにより、第１入出力端子間の電圧および第２入出力端子間の電圧の変動を抑制できる。
【００１６】
請求項４記載の手段によれば、第１から第４スイッチング素子には、それぞれ逆並列にショットキーバリアダイオードが接続されている。スイッチング素子のボディダイオードの順方向電圧は比較的高いので、スイッチング素子にショットキーバリアダイオードを並列接続することで通電損失を一層低減することができる。
【００１７】
請求項５記載の手段によれば、第１入出力端子間の電圧を検出する第１電圧検出回路と、第２入出力端子間の電圧を検出する第２電圧検出回路とを備えている。制御部は、第１入出力端子から第２入出力端子に電力を伝送するときには、第２電圧検出回路により検出された電圧が目標電圧に等しくなるように第１スイッチング素子のオン駆動時間を制御する。制御部は、第２入出力端子から第１入出力端子に電力を伝送するときには、第１電圧検出回路により検出された電圧が目標電圧に等しくなるように第３スイッチング素子のオン駆動時間を制御する。これによりＰＦＭ（Pulse Frequency Modulation）制御が行われ、出力側の電圧が目標電圧に一致するように変換電力が調整される。
【００１８】
請求項６記載の手段によれば、第１入出力端子間および第２入出力端子間の少なくとも一方にインバータを備えている。これにより、商用電源のような交流電源との間でも電力の伝送が可能になる。
【００１９】
請求項７記載の手段によれば、第１から第４スイッチング素子は、炭化ケイ素(ＳｉＣ)または窒化ガリウム(ＧａＮ)を用いた半導体素子からなる。これらの半導体素子は、高耐圧、低損失の特性を持つので、双方向フライバックコンバータの損失を一層低減できる。
【図面の簡単な説明】
【００２０】
【図１】第１の実施形態を示す双方向フライバックコンバータの構成図
【図２】波形図
【図３】第２の実施形態を示す図１相当図
【図４】第３の実施形態を示す図１相当図
【図５】第４の実施形態を示す図１相当図
【発明を実施するための形態】
【００２１】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、第１の実施形態について図１および図２を参照しながら説明する。図１に示す双方向フライバックコンバータ１は、第１入出力端子２ｐ、２ｎ間に接続された直流電源Ｅ１と第２入出力端子３ｐ、３ｎ間に接続された直流電源Ｅ２との間で双方向に電力を伝送する。直流電源Ｅ１、Ｅ２は、例えば太陽電池、蓄電池（車載を含む）、燃料電池などが想定される。
【００２２】
第１入出力端子２（２ｐ、２ｎ）側には第１コンバータ部４が設けられ、第２入出力端子３（３ｐ、３ｎ）側には第２コンバータ部５が設けられている。第１コンバータ部４と第２コンバータ部５は、図示結合を有するフライバックトランス６を介して接続されている。
【００２３】
第１コンバータ部４の第１入出力端子２ｐ、２ｎ間には、フライバックトランス６の一方の巻線６１とＮチャネル型ＭＯＳトランジスタＱ１のドレイン・ソース間とが直列に接続されている。また、トランジスタＱ１に対し並列に、第１共振コンデンサＣ１とＮチャネル型ＭＯＳトランジスタＱ２のドレイン・ソース間との直列回路が接続されている。
【００２４】
同様に、第２コンバータ部５の第２入出力端子３ｐ、３ｎ間には、フライバックトランス６の他方の巻線６２とＮチャネル型ＭＯＳトランジスタＱ３のドレイン・ソース間とが直列に接続されている。また、トランジスタＱ３に対し並列に、第２共振コンデンサＣ２とＮチャネル型ＭＯＳトランジスタＱ４のドレイン・ソース間との直列回路が接続されている。これらのトランジスタＱ１からＱ４は、本発明でいう第１から第４スイッチング素子に相当する。トランジスタＱ１からＱ４には寄生ダイオード（ボディダイオード）が形成されている。
【００２５】
第１入出力端子２ｐ、２ｎ間には、当該端子間の電圧を検出する第１電圧検出回路７を備えている。第２入出力端子３ｐ、３ｎ間には、当該端子間の電圧を検出する第２電圧検出回路８を備えている。制御部９は、出力側となる端子間の電圧が目標電圧に等しくなるように、トランジスタＱ１〜Ｑ４にゲート電圧を与えてオンオフ駆動の制御を実行する。
【００２６】
次に、第１入出力端子２側から第２入出力端子３側に電力を伝送するときの動作について図２を参照しながら説明する。第２入出力端子３側から第１入出力端子２側に電力を伝送するときも同様の動作となる。
【００２７】
電流Ｉ１は、直流電源Ｅ１から第１入出力端子２を通して第１コンバータ部４に入力される電流を表しており、電流Ｉ２は、第２コンバータ部５から第２入出力端子３を通して直流電源Ｅ２に出力される電流を表している。共振電流ＩＣ１は、第１共振コンデンサＣ１に流れる電流を表しており、共振電流ＩＣ２は、第２共振コンデンサＣ２に流れる電流を表している。何れの電流も図に示す向きを正としている。
【００２８】
制御部９は、トランジスタＱ３、Ｑ４をオフ駆動した状態で、トランジスタＱ１のドレイン・ソース間電圧（以下、単に電圧と言う）がゼロまたは負となる期間にトランジスタＱ１をオン駆動する。図２に示す場合、制御部９は、共振電流ＩＣ１が負となってトランジスタＱ１の電圧が−Ｖｆ（Ｖｆ：ダイオードの順方向電圧）まで低下し、トランジスタＱ１の寄生ダイオードに電流が流れ始める時刻ｔ２、ｔ７でトランジスタＱ１をオン駆動する。このとき、トランジスタＱ１はゼロ電圧スイッチングおよびゼロ電流スイッチングとなるので、トランジスタＱ１のスイッチング損失を低減できる。
【００２９】
トランジスタＱ１がオンすると、フライバックトランス６の巻線６１の電流が増加して、フライバックトランス６にエネルギーが蓄積される。制御部９は、第２電圧検出回路８により検出された電圧が目標電圧に等しくなるようにトランジスタＱ１のオン駆動時間を制御する。制御部９は、このフィードバック制御に基づいて、時刻ｔ３でトランジスタＱ１をオフ駆動する。
【００３０】
第１共振コンデンサＣ１に共振電流ＩＣ１を流すため、トランジスタＱ１をオフ駆動する時にはトランジスタＱ２をオン駆動した状態としておく。トランジスタＱ１がオンしている期間中、トランジスタＱ２はオン、オフ何れであってもよい。本実施形態ではトランジスタＱ２を常にオン駆動している。
【００３１】
時刻ｔ３でトランジスタＱ１がオフすると、フライバックトランス６の巻線６２に正の電流Ｉ２が流れて第２入出力端子３側に電力が伝送される。また、トランジスタＱ２を通して、フライバックトランス６の巻線６１に存する漏れインダクタンスと第１共振コンデンサＣ１との共振による共振電流ＩＣ１が流れる。制御部９は、少なくともトランジスタＱ１の電圧が正の向きに増加した後減少してゼロに戻る時刻ｔ６までの間、トランジスタＱ２をオン駆動し続ける必要がある。上述したように、本実施形態ではトランジスタＱ２を常にオン駆動している。
【００３２】
第１共振コンデンサＣ１は、トランジスタＱ１がオフした時のトランジスタＱ１の電圧の急峻な立ち上がりを抑える作用を奏する。これにより、トランジスタＱ１はゼロ電圧スイッチングとなり、トランジスタＱ１のスイッチング損失を低減できる。
【００３３】
第２コンバータ部５における正の電流Ｉ２は、トランジスタＱ３の寄生ダイオードを通して流れる。このときの通電損失を低減するため同期整流を行っている。すなわち、フライバックトランス６から第２入出力端子３に電流Ｉ２が流れている期間（時刻ｔ３から時刻ｔ７までの期間）の少なくとも一部（ここでは時刻ｔ４から時刻ｔ５までの期間）において、トランジスタＱ３をオン駆動する。その後、制御部９は、上述したようにトランジスタＱ１の電圧がゼロまたは負となるのを待ってトランジスタＱ１を再びオン駆動する（時刻ｔ７）。トランジスタＱ１がオンすると、トランジスタＱ３、Ｑ４の電圧が立ち上がる。
【００３４】
以上説明した動作において、制御部９は、期間Ｔ１の幅を変更して変換電力を調整する。一方、期間Ｔ２の幅は、フライバックトランス６の巻線６１の漏れインダクタンスと第１共振コンデンサＣ１の容量とから決定される共振周波数により一定となる。従って、ＰＦＭ制御が行われて、第２入出力端子３ｐ、３ｎ間の電圧が目標電圧に一致するように制御される。一つの現実的な数値例として、ＰＦＭ制御の周波数は１０ｋＨｚ〜２００ｋＨｚ、期間Ｔ２に対応する共振周波数は１００ｋＨｚ程度となる。
【００３５】
漏れインダクタンスによるサージがないため、トランジスタＱ２、Ｑ４の耐圧は、トランジスタＱ１、Ｑ３の耐圧よりも低い。また、トランジスタＱ１、Ｑ３に流れる電流は、電力変換に必要なフライバックトランス６の主電流であり、トランジスタＱ２、Ｑ４に流れる電流は共振電流である。このため、トランジスタＱ１、Ｑ３に流れる電流は、トランジスタＱ２、Ｑ４に流れる電流よりも大きくなる。従って、トランジスタＱ１、Ｑ３の素子サイズは、トランジスタＱ２、Ｑ４の素子サイズよりも大きくなる。
【００３６】
トランジスタＱ１、Ｑ３に印加される最大電圧は、フライバックトランス６の巻線６１、６２の漏れインダクタンスと共振コンデンサＣ１、Ｃ２の容量とにより決まる。実際の共振コンデンサＣ１、Ｃ２にはフィルムコンデンサ、セラミックコンデンサ等を使用するので、高耐圧且つ大容量のものが存在しない。このため、適用できるコンデンサのバリエーションから検討すると、トランジスタＱ１、Ｑ３に印加される電圧は直流電源Ｅ１、Ｅ２の電圧に対し高電圧（例えば５〜７倍程度）になる。特に高負荷、低周波数のときに（Ｔ１＞＞Ｔ２）、トランジスタＱ１、Ｑ３の印加電圧が高くなる。
【００３７】
トランジスタＱ１からＱ４にＩＧＢＴ、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）等の高耐圧で低損失の半導体素子を用いることにより損失を低減することができる。例えば、電源電圧Ｅ１を２００Ｖとし、共振によりその１０倍の２０００Ｖの耐圧が必要なトランジスタＱ１の場合、ＳｉのＭＯＳトランジスタのオン抵抗は１３００ｍΩcm２（理論値）、ＳｉＣのＭＯＳトランジスタのオン抵抗は２ｍΩcm２（理論値）となる。従って、ＳｉＣのＭＯＳトランジスタを用いることにより、素子の通電損失を大幅に低減することができる。
【００３８】
高耐圧素子を用いることにより、共振コンデンサＣ１、Ｃ２の容量値が小さくてもトランジスタＱ１、Ｑ３の両端電圧に生じるサージ電圧を吸収できるため、共振コンデンサＣ１、Ｃ２を小型化することができる。また、ＳｉＣ、ＧａＮは、ＩＧＢＴに比べて高周波領域でも駆動させることができるので、フライバックトランス６を小型化することができる。フライバックトランス６を小型化すると巻線６１、６２の漏れインダクタンスが小さくなるので、共振コンデンサＣ１、Ｃ２も容量値を減らして小型化することができる。さらに、巻線６１、６２の漏れインダクタンスが小さくなると期間Ｔ２の幅が短くなるので、フライバックトランス６を一層小型化することができる。
【００３９】
以上説明したように、双方向フライバックコンバータ１の第１、第２コンバータ部４、５は、それぞれ２個のトランジスタ（スイッチング素子）を備えればよいので、従来のフルブリッジ構成の双方向コンバータに比べてトランジスタの数を１／２に減らして小型化できる。高耐圧で低損失のトランジスタは比較的高価であるため、コストを低減することができる。
【００４０】
フライバックトランス６の巻線比を変えることにより、様々な電圧Ｅ１、Ｅ２に対応することができる。これにより、直流電源Ｅ１とＥ２の電圧差が大きい場合でも、電力の伝送が可能となる。また、上述したようにトランジスタＱ１、Ｑ３がゼロ電圧スイッチングおよびゼロ電流スイッチングとなるように駆動制御するので、スイッチング損失を低減して効率を高められる。さらに、出力側となるコンバータ部に存するトランジスタＱ１またはＱ３をオンして同期整流を行っているので、トランジスタＱ１またはＱ３の通電損失を低減でき、効率を一層高められる。
【００４１】
（第２の実施形態）
図３に示す第２の実施形態の双方向フライバックコンバータ１１は、第１入出力端子２ｐ、２ｎ間に平滑化回路に相当するコンデンサＣ３を備え、第２入出力端子３ｐ、３ｎ間に平滑化回路に相当するコンデンサＣ４を備えている。コンデンサＣ３と巻線６１の漏れインダクタンスおよびコンデンサＣ４と巻線６２の漏れインダクタンスにより、それぞれローパスフィルタが構成される。本実施形態によれば、電圧Ｅ１、Ｅ２の変動を抑制することができる。その他、第１の実施形態と同様の作用および効果が得られる。
【００４２】
（第３の実施形態）
図４に示す第３の実施形態の双方向フライバックコンバータ２１は、トランジスタＱ１〜Ｑ４と逆並列にショットキーバリアダイオードＤ１〜Ｄ４を備えている。ＭＯＳトランジスタには寄生ダイオード（ボディダイオード）が形成されているが、ＳｉＣのＭＯＳトランジスタに形成された寄生ダイオードの順方向電圧は、ＳｉのＭＯＳトランジスタに形成された寄生ダイオードの順方向電圧と比べて大きい。そこで、本実施形態のようにＭＯＳトランジスタと並列にショットキーバリアダイオードを備えることにより、トランジスタＱ１〜Ｑ４の通電損失を低減することができる。その他、第１の実施形態と同様の作用および効果が得られる。
【００４３】
（第４の実施形態）
図５に示す第４の実施形態の双方向フライバックコンバータ３１は、図３に示した双方向フライバックコンバータ１１の第２入出力端子３ｐ、３ｎ間にインバータ３２を備えている。図３に示したコンデンサＣ３は必要に応じて設ければよい。図５において、第１電圧検出回路７と第２電圧検出回路８は記載を省略している。
【００４４】
インバータ３２は、Ｎチャネル型ＭＯＳトランジスタＱ５〜Ｑ８からなる単相インバータであり、その入力端子３３ｐ、３３ｎがそれぞれ第２入出力端子３ｐ、３ｎに接続されている。インバータ３２の各相の出力ノードＮ１、Ｎ２は、リアクトル３４を介して出力端子３５ｐ、３５ｎに接続されている。直流電源Ｅ１は例えば燃料電池であり、出力端子３５ｐ、３５ｎは交流電源、例えば単相の商用電源系統（１００Ｖ／２００Ｖ）が接続されている。
【００４５】
本実施形態によれば、直流電源と交流電源との間でも双方向の電力の伝送が可能となる。なお、上記構成に替えて第１入出力端子２ｐ、２ｎ間にインバータを設けてもよく、第１入出力端子２ｐ、２ｎ間と第２入出力端子３ｐ、３ｎ間の双方にインバータを設けてもよい。インバータは三相構成であってもよい。
【００４６】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００４７】
第１の実施形態で説明した同期整流は必要に応じて行えばよい。
第２の実施形態において、第１入出力端子２ｐとフライバックトランス６との間および第２入出力端子３ｐとフライバックトランス６との間に、サージ電圧の増大に留意しつつそれぞれリアクトルを設けてもよい。また、第２の実施形態で、第１コンバータ部４の第１入出力端子２ｐ、２ｎとフライバックトランス６との間および第２コンバータ部５の第２入出力端子３ｐ、３ｎとフライバックトランス６との間には、それぞれコンデンサＣ３、Ｃ４以外の構成を持つ平滑化回路を備えてもよい。
【００４８】
第４の実施形態において、双方向フライバックコンバータ１１に替えて、双方向フライバックコンバータ１または２１とインバータ３２とを組み合わせてもよい。
出力電圧の制御は、上述したフィードバック制御に限らずオープンループ制御であってもよい。第１電圧検出回路７および第２電圧検出回路８は必要に応じて設ければよい。
【符号の説明】
【００４９】
図面中、１、１１、２１、３１は双方向フライバックコンバータ、２ｐ、２ｎは第１入出力端子、３ｐ、３ｎは第２入出力端子、４は第１コンバータ部、５は第２コンバータ部、６はフライバックトランス、７は第１電圧検出回路、８は第２電圧検出回路、９は制御部、３２はインバータ、６１は一方の巻線、６２は他方の巻線、Ｃ１は第１共振コンデンサ、Ｃ２は第２共振コンデンサ、Ｃ３、Ｃ４はコンデンサ（平滑化回路）、Ｑ１〜Ｑ４はＭＯＳトランジスタ（第１〜第４スイッチング素子）、Ｄ１〜Ｄ４はショットキーバリアダイオードである。
【図１】
2015154525.tif 000003
【図２】
2015154525.tif 000004
【図３】
2015154525.tif 000005
【図４】
2015154525.tif 000006
【図５】
2015154525.tif 000007