(57)【要約】【課題】増幅回路の帯域幅特性を改善することである。【解決手段】回路は増幅回路及びtコイルインダクタを含む。増幅回路は、入力ノードと、出力ノードと、増幅器と、フィードバックループとを含む。フィードバックループは、入力ノード及び出力ノードの間に結合される。増幅回路は、入力ノードで電流信号を受信し、電流信号に基づいて出力ノードで電圧信号を出力する。tコイルインダクタは第1部分及び第2部分を含む。第1部分の第1ノードは増幅回路の入力ノードに結合され、第2部分はフィードバックループに含まれる。【選択図】図１
2015154485.tif 000002
【特許請求の範囲】
【請求項１】
入力ノードと、出力ノードと、前記入力ノード及び前記出力ノードの間に結合された増幅器と含む増幅回路であって、前記入力ノード及び前記出力ノードの間にフィードバックループが結合され、該増幅回路は、前記入力ノードで電流信号を受信し、前記電流信号に基づいて前記出力ノードで電圧信号を出力する増幅回路と、
第１部分及び第２部分を含むtコイルインダクタであって、前記第１部分の第１ノードは前記増幅回路の前記入力ノードに結合され、前記第２部分は前記フィードバックループに含まれる、tコイルインダクタと
を有する回路。
【請求項２】
前記フィードバックループはレジスタを含む、請求項１に記載の回路。
【請求項３】
前記第１部分のインダクタンスは、前記第２部分のインダクタンスと実質的に等しくない、請求項１に記載の回路。
【請求項４】
前記増幅器が反転増幅器である、請求項１に記載の回路。
【請求項５】
前記第１部分の実効インダクタンスは、前記第２部分の実効インダクタンスと実質的に等しい、請求項３に記載の回路。
【請求項６】
前記第１部分のインダクタンスは、前記増幅回路のトランスインピーダンス帯域幅を拡大するように設定され、前記第２部分のインダクタンスは、前記増幅回路の入力インピーダンス帯域幅を拡大するように設定される、請求項１に記載の回路。
【請求項７】
前記tコイルインダクタがモノリシックである、請求項１に記載の回路。
【請求項８】
前記増幅回路及び前記tコイルインダクタが集積回路に形成される、請求項１に記載の回路。
【請求項９】
前記集積回路は、前記集積回路をトレースに結合するためのパッドを含み、前記tコイルインダクタの第２部分は前記パッドに結合され、前記第２部分のインピーダンスは、前記増幅回路の入力インピーダンスが前記トレースの特性インピーダンスに近似的に等しくなるように選択されている、請求項８に記載の回路。
【請求項１０】
入力ノードと、出力ノードと、前記入力ノード及び前記出力ノードの間に結合された増幅器と含むトランスインピーダンス増幅回路であって、前記入力ノード及び前記出力ノードの間にフィードバックループが結合される、トランスインピーダンス増幅回路と、
第１、第２及び第３ノードを有するtコイルインダクタであって、前記tコイルインダクタの第１部分は前記第１及び第２ノードの間に結合され、前記tコイルインダクタの第２部分は前記第２及び第３ノードの間に結合され、前記第２ノードは前記トランスインピーダンス増幅回路の前記入力ノードに結合され、前記第１ノードは前記フィードバックループ内にある、tコイルインダクタと
を有する回路。
【請求項１１】
前記フィードバックループ内の第３ノードと前記出力ノードとの間にレジスタが結合される、請求項１０に記載の回路。
【請求項１２】
前記第１部分のインダクタンスが、前記第２部分のインダクタンスに実質的に等しくない、請求項１０に記載の回路。
【請求項１３】
前記第２部分のインダクタンスが、前記第１部分のインダクタンスより大きい、請求項１２に記載の回路。
【請求項１４】
前記トランスインピーダンス増幅回路の入力インピーダンスが、前記第３ノードに結合されるトレースの特性インピーダンスに近似的に等しくなるように、前記第２部分のインダクタンスが選択される、請求項１３に記載の回路。
【請求項１５】
前記トランスインピーダンス増幅回路及び前記tコイルインダクタが集積回路内に形成される、請求項１３に記載の回路。
【請求項１６】
前記第１部分のインダクタンスは、前記トランスインピーダンス増幅回路のトランスインピーダンス帯域幅を拡大するように設定され、前記第２部分のインダクタンスは、前記トランスインピーダンス増幅回路の入力インピーダンス帯域幅を拡大するように設定される、請求項１０に記載の回路。
【請求項１７】
増幅回路の帯域幅を改善するための方法であって、
tコイルインダクタの第１部分をフィードバックループの中に結合することにより、増幅器及び前記フィードバックループを有するトランスインピーダンス増幅回路のトランスインピーダンス帯域幅を拡張するステップと、
前記tコイルインダクタの第２部分の第１ノードを、前記トランスインピーダンス増幅回路の入力ノードに結合することにより、前記トランスインピーダンス増幅回路の入力インピーダンス帯域幅を拡大するステップと
を有する方法。
【請求項１８】
前記tコイルインダクタの前記第２部分のインダクタンスより大きくなるように、前記tコイルインダクタの前記第１部分のインダクタンスを選択するステップを有する請求項１７に記載の方法。
【請求項１９】
前記tコイルインダクタの前記第２部分のインダクタンスより大きくなるように、前記tコイルインダクタの前記第１部分のインダクタンスを選択する前記ステップは、
前記tコイルインダクタの前記第１部分の実効インダクタンスが、前記tコイルインダクタの前記第２部分の前記実効インダクタンスに近似的に等しくなるように、前記tコイルインダクタの前記第１部分のインダクタンスを設定するステップを含む、請求項１８に記載の方法。
【請求項２０】
前記トランスインピーダンス増幅回路の前記入力ノードの入力インピーダンスが、前記tコイルインダクタの第２部分の第２ノードに結合されるトレースの特性インピーダンスに近似的に等しくなるように、前記tコイルインダクタの前記第２部分のインダクタンスを選択するステップを有する請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される実施の形態は増幅回路の帯域幅を改善すること等に関連する。
【背景技術】
【０００２】
高速信号を受信する場合、増幅器の入力は、高速信号を増幅器の入力に与える伝送線路との間のインピーダンス不整合の影響を被ることが懸念される。インピーダンス不整合は、伝送線路のインピーダンス及び増幅器の入力のインピーダンスの相違に起因する。「不整合」は「ミスマッチ」等と言及されてもよい。インピーダンス不整合は、高速信号の1つ以上の信号反射を引き起こし、信号の損失や、到来する信号の歪みを招くこと等が懸念される。信号反射の影響は、信号のリターンロスとして定量化される。「リターンロス」は「反射損失」、「反射減衰」等と言及されてもよい。増幅器におけるリターンロスの程度は、伝送線路、増幅器の設計、送信される信号の周波数等に依存して異なる。
【０００３】
また、増幅器は高速信号を増幅する。高速信号を増幅する増幅器の能力は、増幅器の帯域幅に関連する。増幅器の帯域幅が広い場合、その増幅器により高速信号を適切に増幅することができる。
【０００４】
本願により開示される事項は、何れの問題も解決する実施形態や、上記のような環境でしか動作しない実施形態に限定されない。むしろ「背景技術」の欄は本願で説明される実施形態が使用されてもよい技術分野の一例を示しているに過ぎない。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一つの側面における実施の形態の課題は、増幅回路の帯域幅特性を改善することである。
【課題を解決するための手段】
【０００６】
一実施形態による回路は、
入力ノードと、出力ノードと、前記入力ノード及び前記出力ノードの間に結合された増幅器と含む増幅回路であって、前記入力ノード及び前記出力ノードの間にフィードバックループが結合され、該増幅回路は、前記入力ノードで電流信号を受信し、前記電流信号に基づいて前記出力ノードで電圧信号を出力する増幅回路と、
第１部分及び第２部分を含むtコイルインダクタであって、前記第１部分の第１ノードは前記増幅回路の前記入力ノードに結合され、前記第２部分は前記フィードバックループに含まれる、tコイルインダクタと
を有する回路である。
【発明の効果】
【０００７】
増幅回路の帯域幅特性を改善することができる。
【図面の簡単な説明】
【０００８】
【図１】改善された帯域幅を有する回路例の回路図。
【図２Ａ】図1の回路例の複数の特性のグラフを示す図。
【図２Ｂ】図1の回路例の複数の特性のグラフを示す図。
【図３】改善された帯域幅を有する別の回路例の回路図。
【図４】改善された帯域幅を有する増幅回路例を含む集積回路の回路図。
【図５】増幅回路の帯域幅を改善するための方法例のフローチャートを示す図。
【発明を実施するための形態】
【０００９】
＜実施の形態の概要＞
一実施形態によれば、回路は増幅回路及びtコイルインダクタを含む。増幅回路は、入力ノードと、出力ノードと、フィードバックループとを含む。フィードバックループは、入力ノード及び出力ノードの間に結合される。増幅回路は、入力ノードで電流信号を受信し、電流信号に基づいて出力ノードで電圧信号を出力する。tコイルインダクタは第1部分及び第2部分を含む。第1部分の第1ノードは増幅回路の入力ノードに結合され、第2部分はフィードバックループに含まれる。
【００１０】
実施形態の課題及び利点は特許請求の範囲に関連して例示的に説明される特徴、要素及び組み合わせ等により適切に実現及び達成される。
【００１１】
上記の一般的な説明及び以下の詳細な説明は何れも例示及び具体例にすぎず、本願発明の限定ではないことが理解されるべきである。
【００１２】
＜図面＞
実施形態は、添付図面を利用することにより具体的かつ詳細に開示及び説明される。
【００１３】
図1は改善された帯域幅を有する回路例の回路図を示す。
【００１４】
図2A及び図2Bは図1の回路例の複数の特性のグラフを示す。
【００１５】
図3は改善された帯域幅を有する別の回路例の回路図を示す。
【００１６】
図4は改善された帯域幅を有する増幅回路例を含む集積回路の回路図を示す。
【００１７】
図5は増幅回路の帯域幅を改善するための方法例のフローチャートを示す。
【００１８】
＜実施の形態の詳細な説明＞
一実施形態によれば、トランスインピーダンス増幅器を含む回路が開示され、拡張された入力インピーダンス帯域幅及び拡張されたトランスインピーダンス帯域幅をもたらす。トランスインピーダンス増幅器の拡張された帯域幅は、トランスインピーダンス増幅器に結合されるtコイルインダクタを含む回路に起因する。tコイルインダクタは第1及び第2部分を含む。tコイルインダクタの第1部分は、トランスインピーダンス増幅器のフィードバックループに含まれ、トランスインピーダンス増幅器のトランスインピーダンス帯域幅を拡張することに貢献する。tコイルインダクタの第2部分は、トランスインピーダンス増幅器の入力ノードに結合され、トランスインピーダンス増幅器の入力インピーダンス帯域幅を拡張することに貢献する。
【００１９】
以下、添付図面を参照しながら本願による実施形態を説明する。
【００２０】
図1は、改善された帯域幅を有する回路例100の回路図を示し、回路は本願で説明される少なくとも1つの実施形態に従って形成されている。回路100は増幅回路110及びtコイルインダクタ120を含む。
【００２１】
増幅回路110は、増幅器111と、入力ノード112と、出力ノード114と、フィードバックループ116とを含む。増幅器111は、入力ノード112及び出力ノード114の間に結合される反転増幅器であってもよい。反転増幅器の場合、増幅器111は、入力ノード112に結合された反転入力と、グランドに結合された非反転入力とを有する。この形態の場合、増幅器111は、入力における電圧の増加が出力における電圧の減少となるように形成される。フィードバックループ116は、入力ノード112と出力ノード114との間に結合される。フィードバックループ116は、1つ以上のレジスタ又はレジスタンスを提供する他の素子(例えば、線形領域で動作するトランジスタ)のようなレジスタ118を含む。「レジスタ」は「抵抗器」等と言及されてもよい。「レジスタンス」は「抵抗」又は「抵抗値」等と言及されてもよい。混乱のおそれがない限り、レジスタ及びレジスタンスは抵抗と言及されてもよい。
【００２２】
増幅回路110は、トランスインピーダンス増幅回路として形成されてもよい。上記及び他の実施形態において、増幅回路110は、入力ノード112において電流信号を受信し、出力ノード114において電圧信号を出力し、電圧信号は、増幅回路110のゲイン又は増幅率及び電流信号に基づく。増幅回路110は、フィードバックループ116のレジスタ118を利用して、入力ノード112における電流信号を、出力ノード114における電圧信号に変換する。すなわち、レジスタ118を介して流れる電流信号に関する電流は、出力ノード114における電圧信号を生成する。一実施形態において、増幅回路110のゲインは正、負又はゼロであってもよい。「ゲイン」は「利得」等と言及されてもよい。
【００２３】
tコイルインダクタ120は、第1、第2、第3ノード126、127、128を含む。tコイルインダクタ120は、第1、第2ノード126、127の間の第1部分122と、第2、第3ノード127、128の間の第2部分124とを含む。第1部分122及び第2部分124は磁気的に結合されていてもよい。一実施形態において、第1部分122及び第2部分124は、単独の誘導的な構造(single inductive structure)により形成されてもよい。一実施形態において、第1部分122及び第2部分124はのインダクタンスは実質的に同一であってもよいし或いは異なっていてもよい。一実施形態において、tコイルインダクタ120はモノリシック(monolithic)であってもよい。
【００２４】
第1ノード126は電流信号を受信するように形成され、電流信号は、増幅回路110により、出力ノード114における電圧信号出力に変換される。第2ノード127は、増幅回路110の入力ノード112に結合される。第3ノード128は、増幅回路110のフィードバックループ116の一部分であってよい。上記及び他の実施形態において、tコイルインダクタ120の第2部分124は、増幅回路110のフィードバックループ116の一部分として含まれる。
【００２５】
増幅回路110とtコイルインダクタ120とを上述したように組み合わせることは、増幅回路110にとっての利益をもたらす。例えば、tコイルインダクタ120は、増幅回路110の入力インピーダンス帯域幅を拡大することに貢献する。特に、回路100の入力である第1ノード126と入力ノード112との間に直列に第1部分122が結合されている。第1部分122を入力ノード112に直列に結合することは、増幅回路110の入力インピーダンス帯域幅を拡大することに貢献する。入力インピーダンス帯域幅を拡大することは、広い周波数範囲にわたって、入力インピーダンスを指定された値に維持することに貢献する。
【００２６】
増幅回路110の入力ノード112で寄生容量が及ぼす影響を減らすことを促すことにより、第1部分122は、増幅回路110の入力インピーダンス帯域幅を拡張することに貢献する。代替的又は追加的に、高い周波数において、入力インピーダンスが変わらず、第1ノード126と第1ノード126に結合されるトレースとの間の反射を抑制するように、増幅回路110の第1ノード126及び入力ノード112を見込むインピーダンスを維持することにより、第1部分122は、増幅回路110の入力インピーダンス帯域幅を拡大することに貢献する。例えば、仮に、回路100が第1部分122を含んでいない例の場合、入力ノード112のインピーダンスは高い周波数において減少し、その結果、入力ノード112と入力ノード112に結合されるトレースとの間でインピーダンス不整合を招いてしまう。インピーダンス不整合は反射を招くかもしれない。入力ノード112に第1部分122が結合されている場合、高い周波数において、第1部分122のインピーダンスは高い周波数範囲で増加する傾向を有するので、高い周波数範囲における入力ノード112でのインピーダンスの他の減少分を補償する。高い周波数範囲は、回路100を含む実現手段及び増幅回路100の構成に依存して、500メガヘルツ(MHz)、1ギガヘルツ(GHz)、2GHz、5GHz、10GHz、20GHz、40GHz又はそれ以上高い周波数を含んでもよい。第1部分122によるインピーダンスの増加作用は、高い周波数において増幅回路110の入力インピーダンスを安定に維持する結果となり、増幅回路110の入力インピーダンス(帯域幅)を拡大する。
【００２７】
増幅回路110とtコイルインダクタ120とを上述したように組み合わせることは、増幅回路110のトランスインピーダンス帯域幅を拡大することにも貢献する。特に、tコイルインダクタ120の第2部分124は、増幅回路110のトランスインピーダンス帯域幅を拡大することに貢献する。増幅回路110のトランスインピーダンス帯域幅を拡大は、入力ノード112における電流信号の変化が出力ノード114における出力電圧信号の類似する変化をもたらす周波数に関連する。トランスインピーダンス帯域幅は、増幅回路110及び回路100の寄生容量の影響を有し、寄生容量は、第1ノード126、入力ノード112及び出力ノード114における寄生容量を含む。仮に、第2部分124が無いとした場合のフィードバックループ116のインピーダンスは周波数が高い場合に減少し、その結果、フィードバックループ116における電流変化がフィードバックループ116を介して電圧の類似する変化を生成せず、出力電圧信号の変化が得られない結果となる。しかしながら、第2部分124が存在する場合、第2部分124のインピーダンスは、増幅回路110及び回路100の寄生容量のインピーダンスの減少分を補填するように増える。増幅回路110及び回路100並びにフィードバックループ116で同程度のインピーダンスを維持することにより、増幅回路110が低い周波数で動作するのと同様な方法で、増幅回路は、高い周波数においても電流信号を電圧信号に変換するように動作し、これにより増幅回路110のトランスインピーダンス帯域幅を拡大する。
【００２８】
一実施形態において、回路100の動作中に、第1、第2部分122、124各々のインダクタンスを近似的に等しくすることは有利である。第2部分124は増幅回路110のフィードバックループ116の中にあることに起因して、第2部分124の動作インダクタンス(実効インダクタンス又は有効インダクタンスとも言及される)は、増幅回路110の動作中に、第2部分124の実際のインダクタンスよりも少なくなる。一実施形態では、第1部分122の実際のインダクタンスを、第2部分124の実際のインダクタンスより大きく設定することにより、第2部分124の実効インダクタンスが、増幅回路110の動作中に、第1部分122の実効インダクタンスに近似的に等しくなるように、tコイルインダクタ120が形成されてもよい。
【００２９】
本願による開示範囲から逸脱することなく、回路100に対して修正、追加又は省略が施されてもよい。例えば、一実施形態において、トランジスタやダイオードのようなアクティブ素子(能動素子)、或いは、レジスタ(抵抗器)、キャパシタ(コンデンサ)及びインダクタ(誘導子)のようなパッシブ素子(受動素子)のうちの1つ以上が、回路100の一部を形成してもよい。例えば、ダイオードが、静電放電(electrostatic  discharge：ESD)保護のために入力ノード112又は第1ノード126に結合されてもよい。
【００３０】
図2Aでは、本願で開示される少なくとも1つの実施形態による図1に示す回路100の特性を示すグラフ200が示されている。グラフ200は、増幅回路110が受信する信号の周波数を示すx軸を有する。グラフ200は、増幅回路110のトランスインピーダンスの大きさを示すy軸を有する。ライン又は線210は、回路100がtコイルインダクタ120を有する場合における増幅回路110のトランスインピーダンスの大きさと周波数との関係を示す。ライン又は線212は、回路100がtコイルインダクタ120を有していない場合における増幅回路110のトランスインピーダンスの大きさと周波数との関係を示す。
【００３１】
例えば、回路100がtコイルインダクタ120を有していない場合において、第1の周波数220であった場合、増幅回路110のトランスインピーダンスは、ライン212により示されているように許容可能な最小値未満に減少している。回路100がtコイルインダクタ120を有する場合、増幅回路110のトランスインピーダンスに関する帯域幅は、ライン210により示されているように、拡大される。特に、図2Aに示されているように、トランスインピーダンスの帯域幅は、増幅回路110のトランスインピーダンスが許容可能な最小値未満に減少する前に、第2の周波数230に至るまで拡大される。
【００３２】
図2Bでは、本願で開示される少なくとも1つの実施形態による図1に示す回路100の特性を示すグラフ250が示されている。グラフ250は、増幅回路110が受信する信号の周波数を示すx軸を有する。グラフ250は、増幅回路110の入力インピーダンスの大きさを示すy軸を有する。ライン又は線260は、回路100がtコイルインダクタ120を有する場合における増幅回路110の入力インピーダンスの大きさと周波数との関係を示す。ライン又は線262は、回路100がtコイルインダクタ120を有しない場合における増幅回路110の入力インピーダンスの大きさと周波数との関係を示す。
【００３３】
例えば、回路100がtコイルインダクタ120を有しない場合において、第1の周波数270であった場合、増幅回路110の入力インピーダンスは、ライン262により示されているように、許容可能な最小値未満に減少する。回路100がtコイルインダクタ120を有する場合、増幅回路110の入力インピーダンスの帯域幅は、ライン260により示されているように拡大される。特に、図2Bに示されているように、入力インピーダンスの帯域幅は、入力インピーダンスが許容可能な最小値未満に減少する前に、第2の周波数280に至るまで拡大される。
【００３４】
図3は、本願で開示される少なくとも1つの実施形態に従って形成された改善された帯域幅を有する別の回路300の回路図を示す。回路300は、増幅回路310及びtコイルインダクタ320を含む。
【００３５】
増幅回路310はトランスインピーダンス増幅器として形成されてもよい。特に、増幅回路310は、反転トランスインピーダンス増幅器(インバータを利用した増幅器)として形成されてもよい。増幅回路310は、第1のトランジスタ311と、第2のトランジスタ312と、入力ノード313と、出力ノード314と、フィードバックループ316とを含んでよい。第1、第2のトランジスタ311、312は、入力ノード313及び出力ノード314に結合する反転増幅器を形成する。フィードバックループ316は、入力ノード313を出力ノード314に結合する。フィードバックループ316は、トランジスタのボディのようにレジスタンスをもたらす1つ以上のレジスタ又は他の素子のようなレジスタ318を含む。
【００３６】
第1のトランジスタ311は、p-チャネル金属酸化物半導体電界効果トランジスタ(MOSFET)又はその他のタイプのp-チャネル型トランジスタであってもよい。第2のトランジスタ312は、n-チャネルMOSFET又はその他のタイプのn-チャネル型トランジスタであってよい。第1及び第2のトランジスタ311及び312のゲートは入力ノード313に結合される。第1、第2のトランジスタ311、312のソースは出力ノード314に結合される。第1のトランジスタ311のドレインは電位源(又は高電位源)に結合される。第2のトランジスタ312のドレインはグランド(又は接地電位源又は低電位源)に結合される。
【００３７】
図3に示されているように、tコイルインダクタ320はモノリシック構造を有してもよい。モノリシック構造を有する場合、tコイルインダクタ320は、回路300の信号入力328とフィードバックループ316との間に結合される1つの連続的な導電層であってもよい。信号入力328は、増幅回路310の方に仕向けられた電流信号を受信するように形成される回路300のノードである。tコイルインダクタ320は入力ノード313に結合されるタップ330も含む。
【００３８】
信号入力328とタップ330との間のtコイルインダクタ320の部分は、第1部分322である。第1部分322は、増幅回路310の入力ノード313より前にあり、増幅回路310の入力インピーダンス帯域幅を増やすことに貢献する。
【００３９】
タップ330とレジスタ318との間のtコイルインダクタ320の部分は、第2部分324である。第2部分324は、フィードバックループ316の一部分であり、増幅回路310のトランスインピーダンス帯域幅を増やすことに貢献する。
【００４０】
第1部分322及び第2部分324各々の実際のインダクタンスは、(1)第1部分322及び第2部分324各々の長さ、(2)第1部分322及び第2部分324の互いの位置関係、(3)第1部分322及び第2部分324各々の構成又は形態、及び(4)第1部分322及び第2部分324と回路300内の他の素子との間の結合(カップリング)の強さ等に依存してもよい。
【００４１】
一実施形態において、第2部分324が有する実際のインダクタンスは第1部分322のものより高くてもよい。第2部分324の実効インピーダンスが第2部分324の実際のインピーダンスと相違することに起因して、回路300の動作中の第1、第2部分322、324の実効インピーダンスが同一になるように、第1、第2部分322、324のインダクタンスの差分が決定されていてもよい。
【００４２】
本願による開示範囲から逸脱することなく、回路300に対して修正、追加又は省略が施されてもよい。例えば、一実施形態において、増幅回路310は第1、第2のトランジスタ311、312より多いトランジスタを含んでもよい。例えば、増幅回路310は、第1、第2のトランジスタ311、312の動作に類似する動作を行うように形成された第1、第2のトランジスタ311、312に結合される他の複数のトランジスタを含んでもよい。例えば、カスコード(cascade)型の増幅回路310を形成するように、追加的なトランジスタが増幅回路310により使用されてもよい。代替的又は追加的に、図3に示されるような矩形のループ形状とは異なる形状を有するように、tコイルインダクタ320の1つの連続的な導電層が形成されてもよい。例えば、1つの連続的な導電層の形状は、円形、八角形、六角形、五角形、四角形、三角形等であってもよい。
【００４３】
図4は、本願で開示される少なくとも1つの実施形態に従って形成された集積回路400の回路図を示し、集積回路400は改善された帯域幅を有する例示の増幅回路410を含む。集積回路400は増幅回路410、tコイルインダクタ420及びパッド430を含む。
【００４４】
増幅回路410は、増幅器411と、入力ノード412と、出力ノード414と、フィードバックループ416とを含む。増幅器411は、入力ノード412と出力ノード414との間に結合された反転増幅器であってもよい。反転増幅器の場合、増幅器411は、入力ノード412に結合される反転入力部と、グランドに結合される非反転入力部とを有する。この形態の場合、増幅器411は、入力部における電圧の増加が、出力部における電圧の減少をもたらすように形成される。
【００４５】
入力ノード412及び出力ノード414の間にはフィードバックループ416が結合される。フィードバックループ416はレジスタ418を含む。tコイルインダクタ420は、パッド430及び入力ノード412の間に結合される第1部分422と、フィードバックループ416の中でレジスタ418及び入力ノード412の間に結合される第2部分424とを含む。増幅回路410及びtコイルインダクタ420は、図1の増幅回路110及びtコイルインダクタ120と同様に動作する。従って図4に関して更なる動作説明は省略される。
【００４６】
図4において、ぞふくかいろ410及びtコイルインダクタ420は、集積回路400の一部分として形成されてもよい。従って、増幅回路410及びtコイルインダクタ420は、集積回路400の製造工程において、単独の基板上に一緒に形成されてもよい。
【００４７】
集積回路400におけるパッド430は、集積回路400を、他の回路、トレース、素子又は類似する要素に結合するように形成されてもよい。例えば、パッド430は、半田フローを利用して、集積回路400を印刷回路基板(PCB)又は他の装置に結合するために使用される。一実施形態において、パッド430は、金属のような導電性材料であってもよい。図4に示されるように、パッド430はトレース440に結合されてもよい。トレース440はフォトダイオード450に結合されてもよい。フォトダイオード450は受信した光又は照明に基づいて電流信号を生成するように形成される。電流信号はトレース440を介してパッド430に至る。パッド430は電流信号を第1部分422に提供し、第1部分422は、その電流信号を、上述したように電圧信号に変換するために増幅回路410に送る。
【００４８】
一実施形態において、トレース440は、或る特性インピーダンスの伝送線路として機能する程度に十分長くてもよい。例えば、トレース440は50、60、75、90、100オームの特性インピーダンス又は他の値の特性インピーダンスを有してもよい。特性インピーダンスは、整合インピーダンス等と言及されてもよい。上記及び他の実施形態において、第1部分422のインダクタンスは、増幅回路410の入力インピーダンス帯域幅を改善するために、パッド430のキャパシタンスを補正する(埋め合わせる)ように選択される。代替的又は追加的に、第1部分422のインダクタンスは、増幅回路410の入力インピーダンスがトレース440の特性インピーダンスに近似的に等しくなるように、パッド430のキャパシタンス及び他の特性に応じて選択される。増幅回路410の入力インピーダンスを、トレース440の特性インピーダンスに近似的に等しくなるように選択することにより、集積回路400をトレース440に結合することにより懸念される電流信号の反射量が削減される。反射量を減らすことは、フォトダイオード450により生成される電流信号についての属性のうち、特に信号の完全性(integrity)及び/又は信号対雑音比を向上させる。
【００４９】
本願の開示範囲から逸脱することなく、回路400に対して修正、追加又は省略が施されてもよい。例えば、一実施形態において、トレース440を介して集積回路400に提供される電流信号を生成するように、フォトダイオード450以外の他の素子が使用されてもよい。
【００５０】
図5は、本願により開示される少なくとも1つの実施形態により増幅器の帯域幅を改善するための方法例500のフローチャートを示す。一実施形態において、本方法500は、図1、図3、図4の回路100、300、400等のような回路により実行されてもよい。別々のブロックとして説明されているが、所望の実現手段に依存して、個々のブロックは、更なるブロックに分割されてもよいし、より少ない数のブロックに統合されてもよいし、省略されてもよい。
【００５１】
方法500はブロック502から始まり、tコイルインダクタの第1部分をフィードバックループの中に結合することにより、増幅器及びフィードバックループを有するトランスインピーダンス増幅回路のトランスインピーダンス帯域幅が拡張される。
【００５２】
ブロック504において、tコイルインダクタの第2部分の第1ノードを、トランスインピーダンス増幅回路の入力ノードに結合することにより、トランスインピーダンス増幅回路の入力インピーダンス帯域幅が拡大される。
【００５３】
本願で開示される上記及び他の処理及び方法に関し、処理及び方法で実行される機能は異なる順序で実行されてもよいことを、当業者は認めるであろう。更に、説明されたステップ及び動作は例示として示されているに過ぎず、開示される実施形態の本質から逸脱することなく、ステップ及び動作のうちの一部は選択的であってもよいし、より少数のステップ及び動作に統合されてもよいし、追加的なステップ及び動作を含むように拡張されてもよい。
【００５４】
例えば、方法500は、tコイルインダクタの第2部分のインダクタンスより大きくなるように、tコイルインダクタの第1部分のインダクタンスを選択するステップを含んでいてもよい。一実施形態において、tコイルインダクタの第2部分のインダクタンスより大きくなるように、tコイルインダクタの第1部分のインダクタンスを選択するステップは、Tコイルインダクタの第1部分の実効インダクタンスが、tコイルインダクタの第2部分の実効インダクタンスに近似的に等しくなるように、tコイルインダクタの第1部分のインダクタンスを設定するステップを含んでもよい。
【００５５】
代替的又は追加的に、方法500は、トランスインピーダンス増幅回路の入力ノードの入力インピーダンスが、tコイルインダクタの第2部分の第2ノードに結合されるトレースの特性インピーダンスに近似的に等しくなるように、tコイルインダクタの第2部分のインダクタンスを選択するステップを含んでもよい。
【００５６】
本願で言及されている上記の具体例及び条件を付する言葉は、発明者等が従来技術に対して貢献した技術内容及び概念を読者が理解することを促すように教示を目的として使用されており、そのような具体的に言及された具体例や条件に限定することなく解釈されるべきである。本願の実施形態は詳細に説明されているが、本願の精神及び範囲から逸脱することなく、様々な変形、置換及び代替がなされてよいことは理解されるべきである。
【符号の説明】
【００５７】
110  増幅回路
111  増幅器
112  入力ノード
114  出力ノード
116  フィードバックループ
118  レジスタ
120  tコイルインダクタ
122  第1部分
124  第2部分
126、127、128  ノード
【図１】
2015154485.tif 000003
【図２Ａ】
2015154485.tif 000004
【図２Ｂ】
2015154485.tif 000005
【図３】
2015154485.tif 000006
【図４】
2015154485.tif 000007
【図５】
2015154485.tif 000008