(57)【要約】【課題】画像処理の負担を軽減する。【解決手段】表示装置は、画素が行列状に配置される画像表示パネルと、画像表示パネルの表示面を、走査方向に複数個の領域に分割して設定される分割領域と、分割領域ごとに設けられる信号処理部と、画素情報を含む画像信号を分割領域ごとに分割して分割画像信号を生成し、分割領域が隣接する信号処理部に対し、一方の信号処理部と他方の信号処理部とでは分割画像信号の画素順を逆順にして出力する画像出力部と、を有し、信号処理部は、分割画像信号が入力され、予め記憶した分割領域の設定情報に基づいて、分割領域が隣接する隣接信号処理部との間で、隣接する分割領域の境界を挟んで隣り合う境界画素の画素情報を互いに転送し、転送された隣接境界画素の画素情報と、入力された分割画像信号と、に基づいて、画像表示パネルの表示を制御する表示用信号を生成する。【選択図】図１
2015210324.tif 000002
【特許請求の範囲】
【請求項１】
画素が行列状に配置される画像表示パネルと、
前記画像表示パネルの表示面を、走査方向に複数個の領域に分割して設定される分割領域と、
前記分割領域ごとに設けられる信号処理部と、
画素情報を含む画像信号を前記分割領域ごとに分割して分割画像信号を生成し、前記分割領域が隣接する前記信号処理部に対し、一方の前記信号処理部と他方の前記信号処理部とでは前記分割画像信号の画素順を逆順にして出力する画像出力部と、
を有し、
前記信号処理部は、
前記分割画像信号が入力され、
予め記憶した前記分割領域の設定情報に基づいて、前記分割領域が隣接する隣接信号処理部との間で、隣接する前記分割領域の境界を挟んで隣り合う境界画素の画素情報を互いに転送し、
転送された隣接境界画素の画素情報と、入力された前記分割画像信号と、に基づいて、前記画像表示パネルの表示を制御する表示用信号を生成する、
表示装置。
【請求項２】
前記信号処理部は、
前記隣接信号処理部との間でデータ交換を行うインタフェース部を有し、
順次入力する前記分割画像信号に前記境界画素の画素情報を検出したときは、前記インタフェース部を介して前記境界画素の画素情報を前記隣接信号処理部に転送する、
請求項１に記載の表示装置。
【請求項３】
前記信号処理部は、
前記設定情報に基づいて、前記境界画素に対応する前記画素情報が入力するタイミングを検出し、検出した前記タイミングに応じて前記隣接境界画素の画素情報を、前記画素順が先頭の前記画素情報の前、または最終の前記画素情報の後に付加する、
請求項１または２に記載の表示装置。
【請求項４】
前記信号処理部は、
前記分割画像信号の対象画素に対応する画素情報と、前記対象画素に隣接する隣接画素の画素情報とを用いたフィルター処理を行って前記対象画素の前記表示用信号を生成し、
前記対象画素が前記境界画素であるときは、前記隣接境界画素を前記隣接画素として前記表示用信号を生成する、
請求項１乃至３のいずれか１に記載の表示装置。
【請求項５】
前記画素は、
第１原色を表示する第１副画素、第２原色を表示する第２副画素及び第３原色を表示する第３副画素と、第４の色を表示する第４副画素とを備え、
前記信号処理部は、
前記分割画像信号の対象画素の画素情報と、前記対象画素に隣接する隣接画素の画素情報と、における前記第１原色、前記第２原色及び前記第３原色の色情報に基づいて、前記対象画素の画素情報を前記第４の色の信号値を含む表示用信号に変換する変換係数を算出し、
前記変換係数に基づいて前記対象画素の前記表示用信号を生成し、
前記対象画素が前記境界画素であるときは、前記隣接境界画素を前記隣接画素として前記表示用信号を生成する、
請求項１乃至４のいずれか１に記載の表示装置。
【請求項６】
画素が行列状に配置される画像表示パネルと、前記画像表示パネルの表示面を走査方向に複数個の領域に分割して設定される分割領域と、前記分割領域ごとに設けられる信号処理部と、画像出力部と、を有する表示装置の駆動方法であり、
前記画像出力部が、
画素情報を含む画像信号を前記分割領域ごとに分割して分割画像信号を生成し、
前記分割領域が隣接する前記信号処理部に対し、一方の前記信号処理部と他方の前記信号処理部とでは前記分割画像信号の画素順を逆順にして出力し、
前記信号処理部が、
予め記憶された前記分割領域の設定情報に基づいて、前記分割領域が隣接する隣接信号処理部との間で隣接する前記分割領域の境界を挟んで隣り合う境界画素の画素情報を互いに転送し、
転送された隣接境界画素の画素情報と、入力した前記分割画像信号と、に基づいて前記画像表示パネルの表示を制御する表示用信号を生成する、
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、表示装置は、解像度や輝度といった表示性能の向上や画像処理の高機能化などが進んでおり、これに伴って画像処理に要する負担も増大している。例えば、単に、画像信号を表示用信号に変換するばかりでなく、画像信号にシャープネス処理やノイズ除去処理などを施す技術がある。また、例えば、単に、赤色、緑色及び青色の色情報を有する画像信号をそれぞれの色に対応する副画素を備えた画素に表示するのではなく、さらに、画素に第４の色の副画素を備え、画像信号を第４の色を含む表示用信号に変換する画像処理技術が知られている。この第４の色の信号値を決める際に、周囲の画素の色情報を参照する技術もある（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１５４３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、画像処理の負担を軽減する表示装置及び表示装置の駆動方法を提供する。または、画質の向上が図れる表示装置及び表示装置の駆動方法を提供する。
【課題を解決するための手段】
【０００５】
画素が行列状に配置される画像表示パネルと、前記画像表示パネルの表示面を、走査方向に複数個の領域に分割して設定される分割領域と、前記分割領域ごとに設けられる信号処理部と、画素情報を含む画像信号を前記分割領域ごとに分割して分割画像信号を生成し、前記分割領域が隣接する前記信号処理部に対し、一方の前記信号処理部と他方の前記信号処理部とでは前記分割画像信号の画素順を逆順にして出力する画像出力部と、を有し、前記信号処理部は、前記分割画像信号が入力され、予め記憶した前記分割領域の設定情報に基づいて、前記分割領域が隣接する隣接信号処理部との間で、隣接する前記分割領域の境界を挟んで隣り合う境界画素の画素情報を互いに転送し、転送された隣接境界画素の画素情報と、入力された前記分割画像信号と、に基づいて、前記画像表示パネルの表示を制御する表示用信号を生成する、表示装置である。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態の表示装置の構成の一例を示した図である。
【図２】第２の実施形態の表示装置の構成の一例を示した図である。
【図３】第２の実施形態の表示装置のハードウェア構成の一例を示した図である。
【図４】第２の実施形態の信号処理部の機能構成を示したブロック図である。
【図５】第２の実施形態の分割画像信号の一例を示した図である。
【図６】境界に向かう方向に入力する場合の動作を示したタイムチャートである。
【図７】境界から離れる方向に入力する場合の動作を示したタイムチャートである。
【図８】第４副画素を備えた画像表示パネルの構成の一例を示した図である。
【図９】表示面を３分割した場合の構成を示した図である。
【図１０】境界情報Ｉ／Ｆ回路における初期設定処理手順を示したフローチャートである。
【図１１】境界情報Ｉ／Ｆ回路における転送処理の処理手順を示したフローチャートである。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
【０００８】
また、本発明と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
［第１の実施形態］
第１の実施形態の表示装置について図１を用いて説明する。図１は、第１の実施形態の表示装置の構成の一例を示した図である。
図１に示した表示装置１は、信号処理部２ａ，２ｂと、画像表示パネル３と、画像出力部１１と、を有している。
【００１０】
まず、画像表示パネル３について説明する。画像表示パネル３は、Ｐ×Ｑ個の画素が行列状に配置される。画像表示パネル３の表示を制御する表示用信号は、表示面を走査方向に複数個の領域に分割した分割領域ごとに生成される。図１の例では、画像表示パネル３には、分割領域Ａ，Ｂが設定されている。なお、分割数はこれに限定されない。また、走査方向は、走査線に平行な方向を指し、図１では図の水平方向である。
【００１１】
信号処理部２ａ，２ｂは、分割領域ごとに設けられ、それぞれの領域に対応する分割画像信号を処理する。信号処理部２ａは分割領域Ａに対応し、信号処理部２ｂは分割領域Ｂに対応する。信号処理部２ａ，２ｂの構成は同様であるので、信号処理部２ａを代表として説明する。
【００１２】
信号処理部２ａは、予め記憶部に記憶する設定情報２０１に基づき、画素情報転送２０２、表示用信号生成２０３の各処理を実行する。
画像出力部１１は、画像信号を分割領域ごとに分割し、分割した分割画像信号を信号処理部２ａ，２ｂに出力する。画像信号には、画像表示パネル３の画素に対応する画素情報が含まれており、各画素の画素情報は所定の画素順で出力される。画素順は、分割領域の設定時に決められる。以下の説明では、便宜的に図１に示した表示面の左の画素から右の画素へ向かう画素順を順方向７ａ、右の画素から左の画素へ向かう画素順を逆方向７ｂとする。画像出力部１１では、分割領域Ａに対応する分割画像信号を信号処理部２ａに出力し、分割領域Ｂに対応する分割画像信号を信号処理部２ｂに出力する。このとき、隣接する分割領域Ａと分割領域Ｂとでは、分割画像信号の画素情報の画素順を逆順にする。信号処理部２ａには、画素順を順方向７ａとして分割画像信号を順次出力し、信号処理部２ｂには、隣接する分割領域Ａとは逆に、画素順を逆方向７ｂとして分割画像信号を出力する。また、各信号処理部２ａ，２ｂの分割画像信号は、同期して出力する。例えば、分割領域Ａの左端の画素の画素情報と、分割領域Ｂの右端の画素の画素情報は同じタイミングで出力される。これにより、分割領域Ａの右端の画素ＡRの画素情報と、分割領域Ｂの左端の画素ＢLの画素情報の出力タイミングを近くすることができる。
【００１３】
信号処理部２ａには、画像出力部１１から分割領域Ａの分割画像信号が順次入力する。分割画像信号の画素順は順方向７ａであり、行方向に、分割領域Ａの左端の画素から隣接する分割領域Ｂとの境界の画素までの画素情報が順次入力する。
【００１４】
設定情報２０１は、分割領域に関する情報であり、隣接する画素領域の有無、画素順の方向などの情報を有し、予め記憶部に記憶されている。信号処理部２ａでは、設定情報２０１に基づき、隣接する信号処理部２ｂとの間で分割領域Ａ，Ｂの境界を挟んで隣り合う画素の画素情報を互いに相手に転送する。以下の説明では、境界を挟んで隣り合う画素のうち、対応する分割領域内の画素を境界画素、隣接する分割領域内の画素を隣接境界画素と呼ぶ。図１の例では、信号処理部２ａは、分割領域Ａに対応し、行方向の右端の画素を境界画素ＡRとし、この画素情報を信号処理部２ｂに転送する。一方、信号処理部２ｂからは分割領域Ｂの左端の隣接境界画素ＢLの画素情報が転送されてくる。信号処理部２ａは、転送された隣接境界画素ＢLの画素情報と、画像出力部１１から取得した分割領域Ａの分割画像信号とを表示用信号生成２０３へ出力する。表示用信号生成２０３では、分割領域Ａの分割画像信号と、隣接境界画素ＢLの画素情報とを用いて、画像表示パネル３の分割領域Ａの表示用信号を生成する。
【００１５】
信号処理部２ｂは、信号処理部２ａと同様の処理を行い、分割領域Ｂの表示用信号を生成する。画像表示パネル３は、信号処理部２ａによる分割領域Ａの表示用信号と、信号処理部２ｂによる分割領域Ｂの表示用信号に基づいて、表示面の表示を制御する。
【００１６】
このように、表示装置１では、隣接する分割領域の信号処理部２ａ，２ｂの間で境界を挟んで隣り合う境界画素の画素情報が互いに転送されるため、隣接する画素の画素情報を用いた画像処理を適切に行うことができる。また、分割画像信号の画素情報の出力順は、境界を挟んで逆順になるので、分割画像信号として取得する境界画素の画素情報と、この隣接境界画素の画素情報の取得タイミングとが近くなる。このため、出力時の画素順を同じとした場合と比べ、隣接する画素の画素情報を用いた画像処理が遅延することがない。
【００１７】
［第２の実施形態］
次に、第２の実施形態の表示装置について説明する。まず、表示装置の構成について説明し、次に表示装置が行う処理について説明する。
【００１８】
図２は、第２の実施形態の表示装置の構成の一例を示した図である。
図２に示した表示装置１０は、画像出力部１１と、信号処理部２０と、画像表示パネル３０と、画像表示パネル駆動部４０と、バックライト５０と、光源駆動部６０と、を有する。表示装置１０は、図１に示した表示装置１の一実施形態である。
【００１９】
図２に示した表示装置１０は、画像表示パネル３０の表示面の走査方向を２分割した分割領域Ｌと、分割領域Ｒとが設定される。図２に示した例では、分割領域Ｌと分割領域Ｒとは、同じ大きさである。
【００２０】
画像出力部１１は、分割領域Ｌと、分割領域Ｒとに対応する分割画像信号を生成し、それぞれに設けられた信号処理部２０の各部に分割画像信号を出力する。図２の例では、画像表示パネル３０の左半分の分割領域Ｌの画素の画素情報を含む分割画像信号ＳＬは左側信号処理部２０Ｌに出力する。画像表示パネル３０の右半分の分割領域Ｒの画素の画素情報を含む分割画像信号ＳＲは右側信号処理部２０Ｒに出力する。分割画像信号ＳＬと分割画像信号ＳＲとは、同期して出力する。
【００２１】
信号処理部２０は、左側信号処理部２０Ｌと、右側信号処理部２０Ｒと、を有し、画像表示パネル３０を駆動する画像表示パネル駆動部４０と、バックライト５０を駆動する光源駆動部６０とに接続する。左側信号処理部２０Ｌは分割画像信号ＳＬを表示用信号に変換し、右側信号処理部２０Ｒは分割画像信号ＳＲを表示用信号に変換して画像表示パネル駆動部４０に出力する。左側信号処理部２０Ｌ及び右側信号処理部２０Ｒは、信号処理部２ａ，２ｂの一実施形態である。また、信号処理部２０は、画像信号に基づいて、画像表示パネル３０における画素の輝度に応じた光源点灯量ＳＢＬを算出し、光源駆動部６０に出力する。
【００２２】
画像表示パネル３０は、画素４８がＰ×Ｑ個、２次元の行列状に配列されている。画像表示パネル駆動部４０は、信号出力回路４１と、走査回路４２とを備え、信号処理部２０から入力する表示用信号によって画像表示パネル３０の表示制御を行う。
【００２３】
バックライト５０は、画像表示パネル３０の背面に配置され、画像表示パネル３０に向けて光を照射することで、画像表示パネル３０を照明する。光源駆動部６０は、信号処理部２０から出力される光源点灯量ＳＢＬに基づいて、バックライト５０の輝度を制御する。
【００２４】
次に、表示装置１０のハードウェア構成について説明する。図３は、第２の実施形態の表示装置のハードウェア構成の一例を示した図である。
表示装置１０は、制御部１００によって装置全体が制御されている。制御部１００は、ＣＰＵ（Central Processing Unit）１０１を有し、ＣＰＵ１０１には、バス１０８を介してＲＡＭ（Random Access Memory）１０２及びＲＯＭ（Read Only Memory）１０３と複数の周辺機器が接続されている。
【００２５】
ＣＰＵ１０１は、制御部１００の処理機能を実現するプロセッサである。
ＲＡＭ１０２は、制御部１００の主記憶装置として使用される。ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に必要な各種データが格納される。
【００２６】
ＲＯＭ１０３は、読出し専用の半導体記憶装置で、ＯＳのプログラム、アプリケーションプログラム、及び書き替えをしない固定データが格納される。また、ＲＯＭ１０３の代わり、あるいはＲＯＭ１０３に加えて、二次記憶装置としてフラッシュメモリ等の半導体記憶装置を使用することもできる。
【００２７】
バス１０８に接続されている周辺機器としては、表示用ドライバＩＣ（Integrated Circuit）１０４Ａ，１０４Ｂと、ＬＥＤドライバＩＣ１０５と、入力インタフェース１０６と、通信インタフェース１０７と、がある。
【００２８】
表示用ドライバＩＣ１０４Ａ，１０４Ｂは、画像表示パネル駆動部４０を介して画像表示パネル３０に接続される。表示用ドライバＩＣ１０４Ａ，１０４Ｂは、それぞれ図２に示した右側信号処理部２０Ｒ、左側信号処理部２０Ｌの処理機能を実現する。
【００２９】
ＬＥＤドライバＩＣ１０５には、バックライト５０が接続されている。ＬＥＤドライバＩＣ１０５は、光源点灯量ＳＢＬによってバックライト５０の輝度を制御する。
入力インタフェース１０６には、利用者の指示を入力する入力装置が接続されている。例えば、キーボードや、ポインティングデバイスとして使用されるマウス、タッチパネル等の入力装置が接続される。入力インタフェース１０６は、入力装置から送られてくる信号をＣＰＵ１０１に送信する。
【００３０】
通信インタフェース１０７は、ネットワーク１１０に接続されている。通信インタフェース１０７は、ネットワーク１１０を介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
【００３１】
以上のようなハードウェア構成によって、本実施形態の処理機能を実現することができる。上記構成は一例であり、構成は適宜変更される。
【００３２】
次に、信号処理部２０が備える機能構成について説明する。図４は、第２の実施形態の信号処理部の機能構成を示したブロック図である。
信号処理部２０は、左側信号処理部２０Ｌと、右側信号処理部２０Ｒとを有する。左側信号処理部２０Ｌと右側信号処理部２０Ｒとは、画素情報を交換するインタフェース回路によって接続されている。左側信号処理部２０Ｌ及び右側信号処理部２０Ｒの構成は同様であり、インタフェース（以下、Ｉ／Ｆとする）制御回路２１Ｌ，２１Ｒと、設定情報格納メモリ２２Ｌ，２２Ｒと、境界情報Ｉ／Ｆ回路２３Ｌ，２３Ｒと、画像信号処理回路２４Ｌ，２４Ｒと、ガンマ（以下、γとする）補正回路２５Ｌ，２５Ｒと、デジタル／アナログ（以下、Ｄ／Ａとする）変換回路２６Ｌ，２６Ｒと、タイミング生成回路２７Ｌ，２７Ｒと、を有する。左側信号処理部２０Ｌには分割画像信号ＳＬが、右側信号処理部２０Ｒには分割画像信号ＳＲが入力される。分割画像信号ＳＬ及び分割画像信号ＳＲは、画素４８それぞれに対して、その位置で表示する画像の色情報を含んでいる。また、分割画像信号ＳＬと、分割画像信号ＳＲとでは、画像出力部１１から出力される画素順が逆順になる。
【００３３】
各処理部について説明する。
Ｉ／Ｆ制御回路２１Ｌ，２１Ｒは、画像出力部１１から分割画像信号ＳＬ，ＳＲと制御コマンドを取得し、取得した分割画像信号ＳＲ，ＳＬを境界情報Ｉ／Ｆ回路２３Ｌ，２３Ｒと、タイミング生成回路２７Ｌ，２７Ｒと、に出力する。
【００３４】
設定情報格納メモリ２２Ｌ，２２Ｒは、分割領域に関する設定情報を記憶する。設定情報には、隣接する分割領域の有無と、分割画像信号の画素順と、が含まれる。
【００３５】
境界情報Ｉ／Ｆ回路２３Ｌ，２３Ｒは、Ｉ／Ｆ制御回路２１Ｌ，２１Ｒから取得した分割画像信号ＳＬ，ＳＲを画像信号処理回路２４Ｌ，２４Ｒに出力する。また、境界画素の画素情報を検出し、隣接する境界情報Ｉ／Ｆ回路２３Ｒ，２３Ｌとの間で境界画素の画素情報を交換する。交換により取得した隣接境界画素の画素情報は、分割画像信号ＳＬ，Ｒとタイミングを合わせて画像信号処理回路２４Ｌ，２４Ｒに出力する。
【００３６】
画像信号処理回路２４Ｌ，２４Ｒは、境界情報Ｉ／Ｆ回路２３Ｌ，２３Ｒを介して取得した分割画像信号ＳＬ，ＳＲと、隣接境界画素の画素情報に基づいて分割画像信号ＳＬ，ＳＲを表示用信号に変換する。例えば、入力した分割画像信号ＳＬ，ＳＲに対して、ハイパスフィルター（シャープネス）処理、ローパスフィルター（ノイズ除去、ぼかし）処理、３原色の色情報を含む画像信号を４色の表示用信号に変換するＲＧＢＷ処理などの変換処理を行って表示用信号を生成する。生成した表示用信号は、γ補正回路２５Ｌ，２５Ｒに出力する。
【００３７】
γ補正回路２５Ｌ，２５Ｒは、画像信号処理回路２４Ｌ，２４Ｒより送られてきた表示用信号に対し、γ補正を行う。
Ｄ／Ａ変換回路２６Ｌ，２６Ｒは、γ補正が施された表示用信号をアナログ信号に変換し、画像表示パネル駆動部４０に出力する。
【００３８】
タイミング生成回路２７Ｌ，２７Ｒは、分割画像信号ＳＬ，ＳＲに基づくタイミングで、所定の交流駆動方式に基づいて極性反転信号及び水平方向クロック信号を含む制御信号を信号出力回路４１及び走査回路４２へ送出する。
【００３９】
このような構成の表示装置１０の動作について説明する。
まず、分割画像信号について図５を用いて説明する。図５は、第２の実施形態の分割画像信号の一例を示した図である。
【００４０】
図５の例では、左側分割領域３０Ｌでは、領域の左端の画素Ｌ０から右端画素Ｌｎが行方向に配列されている。また、右側分割領域３０Ｒでは、領域の左端の画素Ｒ０から右端画素Ｒｎが行方向に配列されている。隣接する左側分割領域３０Ｌと右側分割領域３０Ｒとの境界を挟んで隣り合う画素Ｌｎと、画素Ｒ０とがそれぞれの分割領域の境界画素となる。
【００４１】
画像出力部１１は、左側分割領域３０Ｌに対応する分割画像信号ＳＬと、右側分割領域３０Ｒに対応する分割画像信号ＳＲと、を生成し、下記のように画素順を逆にして出力する。左側信号処理部２０Ｌ及び右側信号処理部２０Ｒでは、分割画像信号ＳＬ，ＳＲは、１ラインごとに、表示領域の左から右に向かう画素順（順方向）、または右から左に向かう画素順（逆方向）のいずれかの順で入力する。図５（１）は、分割画像信号ＳＬ，ＳＲが分割領域の境界に向かう方向に入力する場合を示し、図５（２）は、分割画像信号ＳＬ，ＳＲが境界から離れる方向に入力する場合を示している。
【００４２】
（１）境界に向かう方向に入力する場合では、左側信号処理部２０Ｌには、順方向７１Ｌの画素順で分割画像信号ＳＬが入力し、これに同期して、右側信号処理部２０Ｒには、逆方向７１Ｒの画素順で分割画像信号ＳＲが入力する。具体的には、左側信号処理部２０Ｌには、左側分割領域３０Ｌの左端の画素Ｌ０から境界画素Ｌｎの順に分割画像信号ＳＬが入力する。一方、右側信号処理部２０Ｒには、右側分割領域３０Ｒの右端の画素Ｒｎから境界画素Ｒ０の順に分割画像信号ＳＲが入力する。このように境界画素Ｌｎと境界画素Ｒ０とは、ともに分割画像信号ＳＬ，ＳＲの１ラインの最終画素情報として出力される。
【００４３】
（２）境界から離れる方向に入力する場合では、左側信号処理部２０Ｌには、逆方向７２Ｌの画素順で分割画像信号ＳＬが入力し、これに同期して、右側信号処理部２０Ｒには、順方向７２Ｒの画素順で分割画像信号ＳＲが入力する。具体的には、左側信号処理部２０Ｌには、境界画素Ｌｎから左側分割領域の左端の画素Ｌ０の順に分割画像信号ＳＬが入力する。一方、右側信号処理部２０Ｒには、境界画素Ｒ０から右端の画素Ｒｎの順に分割画像信号ＳＲが入力する。このように境界画素Ｌｎと境界画素Ｒ０とは、ともに分割画像信号ＳＬ，ＳＲの１ラインの先頭の画素情報として出力される。
【００４４】
このように、画像出力部１１が左側信号処理部２０Ｌに出力する分割画像信号ＳＬと、右側信号処理部２０Ｒに出力する分割画像信号ＳＲの画素順を互いに逆順としたことによって、境界画素Ｌｎ，Ｒ０の画素情報が、同じタイミングで左側信号処理部２０Ｌと右側信号処理部２０Ｒに入力する。
【００４５】
図４に戻って説明する。
画像出力部１１が出力する分割画像信号ＳＬ，ＳＲは、それぞれのＩ／Ｆ制御回路２１Ｌ，２１Ｒを経由して境界情報Ｉ／Ｆ回路２３Ｌ，２３Ｒに入力する。
【００４６】
境界情報Ｉ／Ｆ回路２３Ｌ，２３Ｒでは、設定情報格納メモリ２２Ｌ，２２Ｒに記憶する設定情報に基づき、入力する分割画像信号ＳＬ，ＳＲに境界画素Ｌｎ，Ｒ０の画素情報を検出したときは、隣接分割領域の境界情報Ｉ／Ｆ回路２３Ｒ，２３Ｌに転送する。
【００４７】
図５（１）に示した境界に向かう方向に入力する場合では、境界情報Ｉ／Ｆ回路２３Ｌは、分割画像信号ＳＬの１ラインの最終の境界画素Ｌｎの画素情報を検出し、この画素情報を境界情報Ｉ／Ｆ回路２３Ｒに転送する。一方、隣接する右側信号処理部２０Ｒにおいても分割画像信号ＳＲの１ラインの最終の境界画素Ｒ０の画素情報を検出し、この画素情報を境界情報Ｉ／Ｆ回路２３Ｌに送る。これにより、境界情報Ｉ／Ｆ回路２３Ｌでは隣接境界画素Ｒ０の画素情報、境界情報Ｉ／Ｆ回路２３Ｒでは隣接境界画素Ｌｎの画素情報を取得する。続いて、境界情報Ｉ／Ｆ回路２３Ｌは、分割領域３０Ｌの境界画素Ｌｎの画素情報の後に隣接境界画素Ｒ０の画素情報を出力する。これにより、画像信号処理回路２４Ｌでは、分割画像信号ＳＬには含まれない隣接境界画素Ｒ０の画素情報を得ることができる。右側信号処理部２０Ｒでも同様の処理が行われ、画像信号処理回路２４Ｒでは、分割画像信号ＳＲには含まれない隣接境界画素Ｌｎの画素情報を得ることができる。
【００４８】
図５（２）に示した境界から離れる方向に入力する場合では、境界情報Ｉ／Ｆ回路２３Ｌは、分割画像信号ＳＬの１ラインの先頭の境界画素Ｌｎの画素情報を検出し、この画素情報を境界情報Ｉ／Ｆ回路２３Ｒに転送する。また、隣接する右側信号処理部２０Ｒは、分割画像信号ＳＲの１ラインの先頭の境界画素Ｒ０の画素情報を検出し、この画素情報を境界情報Ｉ／Ｆ回路２３Ｌに送る。続いて、境界情報Ｉ／Ｆ回路２３Ｌは、分割領域３０Ｌの境界画素Ｌｎの画素情報の前に隣接境界画素Ｒ０の画素情報を出力する。これにより、画像信号処理回路２４Ｌでは、分割画像信号ＳＬには含まれない隣接境界画素Ｒ０の画素情報を得ることができる。右側信号処理部２０Ｒでも同様の処理が行われ、画像信号処理回路２４Ｒでは、分割画像信号ＳＲには含まれない隣接境界画素Ｌｎの画素情報を得ることができる。
【００４９】
画像信号処理回路２４Ｌ，２４Ｒでは、境界情報Ｉ／Ｆ回路２３Ｌ，２３Ｒから転送された分割画像信号ＳＬ，ＳＲと、隣接境界画素Ｌｎ，Ｒ０の画素情報に基づき、分割画像信号ＳＬ，ＳＲに変換処理を施す。例えば、ハイパスフィルター処理やローパスフィルター処理などのフィルター処理では、変換の対象画素に隣接する画素の画素情報を参照し、対象画素の変換処理を行う。画像信号処理回路２４Ｌでは、境界画素Ｌｎに隣接する隣接境界画素Ｒ０の画素情報を取得しているので、境界画素Ｌｎを対象画素とした画像処理において隣接境界画素Ｒ０を参照することができる。一方、画像信号処理回路２４Ｒでは、境界画素Ｒ０に隣接する隣接境界画素Ｌｎの画素情報を取得しているので、境界画素Ｒ０を対象画素とした画像処理において隣接境界画素Ｌｎを参照することができる。このように、境界を挟んで隣り合う画素の画像処理を行う際に、互いの画素情報を利用することができるので、境界において画像に不整合が生じることがない。
【００５０】
次に、信号処理部２０の各部の動作タイミングを図５（１）に示した場合と、図５（２）に示した場合と、について説明する。
【００５１】
まず、図５（１）に示した境界に向かう方向に入力する場合について図６を用いて説明する。図６は、境界に向かう方向に入力する場合の動作を示したタイムチャートである。ここで、分割画像信号ＳＬ，ＳＲは、分割画像信号ＳＬ，ＳＲが境界情報Ｉ／Ｆ回路２３Ｌ，２３Ｒに入力するタイミングを示している。隣接境界画素情報ＮＢＰＬ，ＮＢＰＲは、転送された隣接境界画素の画素情報の取得タイミングを示している。境界情報Ｉ／Ｆ回路画像信号ＮＩＦＰＳＬ，ＮＩＦＰＳＲは、分割画像信号ＳＬ，ＳＲが境界情報Ｉ／Ｆ回路２３Ｌ、２３Ｒから画像信号処理回路２４Ｌ，２４Ｒへ出力されるタイミングを示している。そして、画像信号処理回路表示用信号ＰＲＤＳＬ，ＰＲＤＳＲは、画像信号処理回路２４Ｌ，２４Ｒが表示用信号を出力するタイミングを示している。なお、それぞれの回路へのデータ取り込みを指示するデータイネーブル信号は省略している。
【００５２】
図６に示したように、左側信号処理部２０Ｌには、水平同期信号ＨＳＹＮのリーディングエッジの後に、ｍライン目の分割画像信号ＳＬ８００が順方向７１Ｌの画素順、すなわち、画素Ｌ０，Ｌ１，・・・Ｌｎの順に入力する。この分割画像信号ＳＬ８００は、Ｉ／Ｆ制御回路２１Ｌを経由して境界情報Ｉ／Ｆ回路２３Ｌに入力する。一方、右側信号処理部２０Ｒにおいても、水平同期信号ＨＳＹＮのリーディングエッジの後に、ｍライン目の分割画像信号ＳＲ８１０が逆方向７１Ｒの画素順、画素Ｒｎ，Ｒｎ−１，・・・，Ｒ０の順に境界情報Ｉ／Ｆ回路２３Ｒに順次入力する。
【００５３】
境界情報Ｉ／Ｆ回路２３Ｌでは、境界画素Ｌｎの画素情報８０１を入力したときは、境界画素Ｌｎの画素情報８０１を境界情報Ｉ／Ｆ回路２３Ｒに転送する。これは、右側信号処理部２０Ｒにおいて、隣接境界画素情報ＮＢＰＲ８０５として検出される。同様に、境界情報Ｉ／Ｆ回路２３Ｒから境界画素Ｒ０の画素情報８１１が転送され、左側信号処理部２０Ｌにおいて、隣接画素境界情報ＮＢＰＬ８１５として検出される。
【００５４】
境界情報Ｉ／Ｆ回路２３Ｌでは、入力した分割画像信号ＳＬ８００を境界情報Ｉ／Ｆ回路画像信号ＮＩＦＰＳＬとして、順次画像信号処理回路２４Ｌに出力する。また、最終の境界画素Ｌｎの画素情報８０２を出力した後に、境界情報Ｉ／Ｆ回路２３Ｒから転送された境界画素Ｒ０の画素情報８１６を画像信号処理回路２４Ｌに出力する。同様に、右側信号処理部２０Ｒでは、分割画像信号ＳＲ８１０を画像信号処理回路２４Ｒに出力し、境界画素Ｒ０の画素情報８１２を出力した後に、境界情報Ｉ／Ｆ回路２３Ｌから転送された境界画素Ｌｎの画素情報８０６を画像信号処理回路２４Ｒに出力する。
【００５５】
画像信号処理回路２４Ｌには、分割画像信号ＳＬ８００と、境界画素Ｒ０の画素情報８１６とが入力する。そして、分割画像信号ＳＬ８００及び境界画素Ｒ０の画素情報８１６を用いて分割画像信号ＳＬ８００を変換し、表示用信号を生成する。ここで、図６の例では、分割画像信号ＳＬ８００に対し、各画素に隣接する画素の画素情報を参照して表示用信号を生成するフィルター処理を行うとする。変換対象の画素Ｌｎの画素情報８０２と、その１つ前に入力した左隣の画素の画素情報と、右隣の画素Ｒ０の画素情報８１６と、に基づいて境界画素Ｌｎの画素情報８０２を画素情報８０３に変換する。
【００５６】
画像信号処理回路２４Ｒも同様にして、分割画像信号ＳＲ８１０及び境界画素Ｌｎの画素情報８０５を用いて分割画像信号ＳＲ８１０を変換し、表示用信号を生成する。画像信号処理回路２４Ｌと同様に、変換対象の画素Ｒ０の画素情報８１２と、その１つ前に入力した右隣の画素の画素情報と、左隣の画素Ｌｎの画素情報８０６と、に基づいて境界画素Ｒ０の画素情報８１２を画素情報８１３に変換する。
【００５７】
次に、図５（２）に示した境界から離れる方向に入力する場合について図７を用いて説明する。図７は、境界から離れる方向に入力する場合の動作を示したタイムチャートである。
【００５８】
左側信号処理部２０Ｌには、水平同期信号ＨＳＹＮのリーディングエッジの後に、ｍライン目の分割画像信号ＳＬ８２０が逆方向７２Ｌの画素順、すなわち、画素Ｌｎ，Ｌｎ−１，・・・，Ｌ１，Ｌ０の順に入力する。この分割画像信号ＳＬ８２０は、Ｉ／Ｆ制御回路２１Ｌを経由して境界情報Ｉ／Ｆ回路２３Ｌに入力する。一方、右側信号処理部２０Ｒにおいても、水平同期信号ＨＳＹＮのリーディングエッジの後に、ｍライン目の分割画像信号ＳＲ８３０が順方向７２Ｒの画素順、画素Ｒ０，Ｒ１，・・・，Ｒｎの順に境界情報Ｉ／Ｆ回路２３Ｒに順次入力する。
【００５９】
境界情報Ｉ／Ｆ回路２３Ｌでは、境界画素Ｌｎの画素情報８２１を入力したときは、境界画素Ｌｎの画素情報８２１を境界情報Ｉ／Ｆ回路２３Ｒに転送する。これは、右側信号処理部２０Ｒにおいて、隣接境界画素情報ＮＢＰＲ８２５として検出される。同様に、境界情報Ｉ／Ｆ回路２３Ｒから境界画素Ｒ０の画素情報８３１が転送され、左側信号処理部２０Ｌにおいて、隣接境界画素情報ＮＢＰＬ８３５として検出される。
【００６０】
境界情報Ｉ／Ｆ回路２３Ｌでは、入力した分割画像信号ＳＬ８２０を境界情報Ｉ／Ｆ回路画像信号ＮＩＦＰＳＬとして、順次画像信号処理回路２４Ｌに出力する。また、最初の境界画素Ｌｎの画素情報８２２を出力する前に、境界情報Ｉ／Ｆ回路２３Ｒから転送された境界画素Ｒ０の画素情報８３６を画像信号処理回路２４Ｌに出力する。同様に、右側信号処理部２０Ｒでは、分割画像信号ＳＲ８３０を画像信号処理回路２４Ｒに出力し、境界画素Ｒ０の画素情報８３２を出力する前に、境界情報Ｉ／Ｆ回路２３Ｌから転送された境界画素Ｌｎの画素情報８２６を画像信号処理回路２４Ｒに出力する。
【００６１】
画像信号処理回路２４Ｌには、分割画像信号ＳＬ８２０と、境界画素Ｒ０の画素情報８３６とが入力する。そして、分割画像信号ＳＬ８２０及び境界画素Ｒ０の画素情報８３６を用いて分割画像信号ＳＬ８２０を変換し、表示用信号を生成する。図７の例では、変換対象の画素Ｌｎの画素情報８２２と、その次に入力した右隣の画素の画素情報と、左隣の画素Ｒ０の画素情報８３６と、に基づいて境界画素Ｌｎの画素情報８２２を画素情報８２３に変換する。
【００６２】
画像信号処理回路２４Ｒも同様にして、分割画像信号ＳＲ８３０及び境界画素Ｌｎの画素情報８２６を用いて分割画像信号ＳＲ８３０を変換し、表示用信号を生成する。図７の例では、変換対象の画素Ｒ０の画素情報８３２と、その１つ前に入力した右隣の画素の画素情報と、左隣の画素Ｌｎの画素情報８２６と、に基づいて境界画素Ｒ０の画素情報８３２を画素情報８３３に変換する。
【００６３】
このような表示装置１０では、画像表示パネル３０の表示面を２分割し、各分割領域に左側信号処理部２０Ｌと右側信号処理部２０Ｒを設けたので、1ラインの画像信号の処理を分担することが可能となる。図６、７に示したように、左側信号処理部２０Ｌと、右側信号処理部２０Ｒとは並行して画像信号処理を行うため、信号処理部２０全体として画像処理に要する負担を軽減することができる。また、解像度の増加や画像処理の高機能化にも容易に対応することができ、画質の向上を図ることができる。
【００６４】
また、左側信号処理部２０Ｌと、右側信号処理部２０Ｒとは、境界を挟んで隣り合う境界画素の画素情報を交換し、画像処理において参照するので、分割領域の境界において画像の連続性を保つことができる。さらに、隣接する分割領域において画像信号の画素順を逆順としたので、画素順を同じとした場合と比較し、隣接境界画素の画素情報を取得するための遅延時間を短縮することができる。
【００６５】
例えば、比較例として図７に示した左側信号処理部２０Ｌに入力する分割画像信号ＳＬ８２０が順方向、すなわち、Ｌ０，Ｌ１，・・・，Ｌｎの画素順であった場合を考える。この場合、左側信号処理部２０Ｌでは、画素Ｌｎの画素情報は最後に入力されるので、右側信号処理部２０Ｒが画素Ｌｎの画素情報を受け取れるのは、分割画像信号ＳＲ８３０の画素Ｒｎの画素情報を入力した後のタイミングになってしまう。すると、その期間、画像信号処理回路２４Ｒにおける処理を遅延しなければならない。また、その間の１ライン分の分割画像信号をメモリに保存しておかなければならない。
一方、表示装置１０によれば、このようなメモリも必要がない。また、画像信号処理回路２４Ｒの大幅な遅延も生じない。
【００６６】
上記のように、表示装置１０では、分割領域の境界において画像の連続性を保つことができる。一例として、シャープネス処理を行う場合について説明する。
【００６７】
シャープネス処理では、水平方向の画素の位置をｎ−１，ｎ，ｎ＋１として、それぞれの画素について、
【００６８】
Ｙ（ｎ）＝Ｒｉｎ（ｎ）×７７／２５６＋Ｇｉｎ（ｎ）×１５０／２５６＋Ｂｉｎ（ｎ）×２９／２５６                                                ・・・（１）
を算出する。Ｒｉｎ、Ｇｉｎ、Ｂｉｎは、それぞれ画像信号の赤色、緑色、青色の階調値である。それぞれの画素について算出したＹ（ｎ−１），Ｙ（ｎ），Ｙ（ｎ＋１）を用いて、次の式（２）によりエッジを算出する。
【００６９】
Ｙｅｄｇｅ（ｎ）＝−１／２×Ｙ（ｎ−１）＋Ｙ（ｎ）−１／２×Ｙ（ｎ）
・・・（２）
対象画素（ｎ）の表示用信号は、次の式（３）により求める。
【００７０】
Ｒｏｕｔ（ｎ）＝Ｒｉｎ（ｎ）＋Ｙｅｄｇｅ（ｎ）、
Ｇｏｕｔ（ｎ）＝Ｇｉｎ（ｎ）＋Ｙｅｄｇｅ（ｎ）、
Ｂｏｕｔ（ｎ）＝Ｂｉｎ（ｎ）＋Ｙｅｄｇｅ（ｎ）                ・・・（３）
【００７１】
例えば、画素（ｎ＋１）が隣接する分割領域にあってその画素情報を取得できないときは、Ｙ（ｎ＋１）を算出することができないため、Ｙ（ｎ）で代替を行うとする。同じ処理が隣接する分割領域でも行われると、境界に画像の不連続が生じてしまう。
一方、表示装置１０では、各分割領域において隣接境界画素を得ることができるため、境界を挟んで画像を連続して表示することが可能となる。また、境界画素と隣接境界画素を連続して取得することができるので、処理の遅延が生じることもない。なお、本願発明は、シャープネス処理ばかりでなく、隣接する画素の画像情報を用いた画像変換処理において同様の効果を得ることができる。
【００７２】
表示装置１０は、また、第１原色を表示する第１副画素、第２原色を表示する第２副画素及び第３原色を表示する第３副画素と、第４の色を表示する第４副画素を有する画素の表示用信号を、第１原色、第２原色及び第３原色の色情報を有する画像信号を生成する処理にも適用することができる。
【００７３】
図８は、第４副画素を備えた画像表示パネルの構成の一例を示した図である。
図８に示した画像表示パネル３０では、２次元の行列状に配列される画素４８が、第１副画素４９Ｒと、第２副画素４９Ｇと、第３副画素４９Ｂと、第４副画素４９Ｗとを有する。第２の実施形態では、第１副画素４９Ｒは赤色、第２副画素４９Ｇは緑色、第３副画素４９Ｂは青色、第４副画素４９Ｗは白色を表示する。第１副画素４９Ｒ、第２副画素４９Ｇ及び第３副画素４９Ｂの色は、これに限定されず、補色など色が異なっていればよい。また、第４副画素４９Ｗの色は、白色に限られず、例えば、黄色等でもよいが、電力低減には白色が効果的である。なお、第４副画素４９Ｗは、同じ点灯量で照射された場合、第１副画素４９Ｒ、第２副画素４９Ｇ及び第３副画素４９Ｂよりも明るいことが好ましい。以下において、第１副画素４９Ｒと、第２副画素４９Ｇと、第３副画素４９Ｂと、第４副画素４９Ｗとをそれぞれ区別する必要がないときは、副画素４９と表記する。
【００７４】
表示装置１０では、画素４８に第４の色（白色）を出力する第４副画素４９Ｗを備えることによって、表示装置１０で再現可能な再現ＨＳＶ色空間における明度のダイナミックレンジを広げることができる。表示装置１０では、画像信号から表示用信号を生成する際に、伸張係数αを変換係数に用いて画素の輝度を向上させる処理を行うことができる。なお、Ｈは色相（Hue）、Ｓは彩度（Saturation）、Ｖは明度（Value）を表している。
【００７５】
第４の色を加えた再現ＨＳＶ色空間は、第１副画素４９Ｒ、第２副画素４９Ｇ及び第３副画素４９Ｂが表示することのできるＨＳＶ色空間を拡大することができる。信号処理部２０には、第４の色を加えることで拡大された再現ＨＳＶ色空間における彩度Ｓを変数とした明度の最大値Ｖｍａｘ（Ｓ）が記憶されている。なお、画像信号は、第１原色、第２原色及び第３原色に対応する画像信号値を有する信号であるため、表示用信号は、再現ＨＳＶ色空間に対し、画像信号を伸張した伸張画像信号として算出することができる。この伸張画像信号は、再現ＨＳＶ色空間における明度レベルを比較することで決定される伸張係数αによって伸張する。伸張係数αによって画像信号の信号レベルを伸張することで、第４副画素４９Ｗの値を大きくとることができ、画像全体の輝度を向上することができる。
【００７６】
次に、画像信号の伸張について説明する。
χを表示装置１０に依存した定数としたとき、第（ｐ，ｑ）番目の画素（または第１副画素４９Ｒ、第２副画素４９Ｇ及び第３副画素４９Ｂの組）への第１副画素４９Ｒの表示用信号であるＸ１(p,q)、第２副画素４９Ｇの表示用信号であるＸ２(p,q)及び第３副画素４９Ｂの表示用信号であるＸ３(p,q)は、伸張係数αと定数χを用いて、次のように表現することができる。なお、χは、第１副画素４９Ｒ、第２副画素４９Ｇ及び第３副画素４９Ｂの集合体による最大輝度ＢＮ1-3、第４副画素４９Ｗの最大輝度をＢＮ4としたとき、χ＝ＢＮ4／ＢＮ1-3で表される。
【００７７】
Ｘ１(p,q)＝α・ｘ１(p,q)−χ・Ｘ４(p,q)                      ・・・（４）
【００７８】
Ｘ２(p,q)＝α・ｘ２(p,q)−χ・Ｘ４(p,q)                      ・・・（５）
【００７９】
Ｘ３(p,q)＝α・ｘ３(p,q)−χ・Ｘ４(p,q)                      ・・・（６）
【００８０】
また、表示用信号値Ｘ４(p,q)は、Ｍｉｎ(p,q)と伸張係数αとの積に基づき求めることができる。Ｍｉｎ(p,q)は、画像信号値ｘ１(p,q)、ｘ２(p,q)、ｘ３(p,q)のうちの最小値である。具体的には、下記の式（７）に基づいて、表示用信号値Ｘ４(p,q)を求めることができる。
【００８１】
Ｘ４(p,q)＝Ｍｉｎ(p,q)・α／χ                              ・・・（７）
【００８２】
なお、式（７）では、Ｍｉｎ(p,q)と伸張係数αとの積をχで除しているが、これに限定するものではない。また、伸張係数αは、１画像表示フレームごとに決定される。
【００８３】
以下、これらの点について説明する。
一般に、第（ｐ，ｑ）番目の画素において、第１原色の画像信号値ｘ１(p,q)、第２原色の画像信号値ｘ２(p,q)及び第３原色の画像信号値ｘ３(p,q)を含む画像信号に基づき、円柱のＨＳＶ色空間における彩度Ｓ(p,q)及び明度Ｖ（Ｓ）(p,q)は、次の式（８）、（９）から求めることができる。
【００８４】
Ｓ(p,q)＝（Ｍａｘ(p,q)−Ｍｉｎ(p,q)）／Ｍａｘ(p,q)          ・・・（８）
【００８５】
Ｖ（Ｓ）(p,q)＝Ｍａｘ(p,q)                                  ・・・（９）
【００８６】
なお、Ｍａｘ(p,q)は、画像信号の画像信号値ｘ１(p,q)、ｘ２(p,q)、ｘ３(p,q)のうちの最大値である。Ｍｉｎ(p,q)は、３つの副画素の入力値のうちの最小値である。また、彩度Ｓは０から１までの値をとることができ、明度Ｖ（Ｓ）は０から（２n−１）までの値をとることができる。ｎは、表示階調ビット数である。
【００８７】
ところで、表示用信号値Ｘ４(p,q)が、上記の式（７）で与えられる場合、再現ＨＳＶ色空間における彩度Ｓを変数とした明度の最大値Ｖｍａｘ（Ｓ）は、次の式（１０）、（１１）で表すことができる。
【００８８】
Ｓ≦Ｓ0の場合、
Ｖｍａｘ（Ｓ）＝（χ＋１）・（２n−１）                    ・・・（１０）
【００８９】
Ｓ0＜Ｓ≦１の場合、
Ｖｍａｘ（Ｓ）＝（２n−１）・（１／Ｓ）                    ・・・（１１）
ここで、Ｓ0＝１／（χ＋１）である。
【００９０】
このようにして得られた、第４の色を加えることによって再現ＨＳＶ色空間における彩度Ｓを変数とした明度の最大値Ｖｍａｘ（Ｓ）が、例えば、信号処理部２０に一種のルックアップテーブルとして記憶されている。あるいは、再現ＨＳＶ色空間における彩度Ｓを変数とした明度の最大値Ｖｍａｘ（Ｓ）は、都度、信号処理部２０において求められる。
【００９１】
伸張係数αは、ＨＳＶ色空間における明度Ｖ（Ｓ）を再現ＨＳＶ色空間に伸張する係数であり、次の式（１２）で表すことができる。
【００９２】
α（Ｓ）＝Ｖｍａｘ（Ｓ）／Ｖ（Ｓ）                        ・・・（１２）
【００９３】
伸張演算では、例えば、複数の画素４８において求められたα（Ｓ）に基づき、伸張係数αを決定する。
画素４８の輝度を伸張する伸張係数αは、隣接する間で輝度が大きく変わらないように、隣接する画素間で調整される。このような構成において、境界を挟んで隣接する隣接境界画素の画素情報を取得できるため、伸張係数αを最適な値とすることができ、画質を向上させることができる。
【００９４】
また、図８では、１画素４８に、第１副画素４９Ｒ、第２副画素４９Ｇ、第３副画素４９Ｂ及び第４副画素４９Ｗを有する構成を示したが、本発明はこれに限定されない。例えば、第１原色を表示する第１副画素、第２原色を表示する第２副画素及び第３原色を表示する第３副画素を有する第１画素と、第１原色を表示する第１副画素、第２原色を表示する第２副画素及び第４の色を表示する第４副画素を有する第２画素とが、第１の方向に沿って交互に並ぶ構成としてもよい。
【００９５】
このような構成において伸張係数αを算出する際には、第４副画素を有する第２画素に隣接する第１画素の画素情報を参照する必要がある。表示装置１０によれば、境界を挟んで隣り合う境界画素の画素情報をそれぞれの分割領域の信号処理部で取得する。よって、伸張係数αを最適に算出することができる。
【００９６】
また、上記の第２の実施形態では、画像表示パネル３０の表示面を２分割する構成を示したが、分割数はこれに限定されない。
図９は、表示面を３分割した場合の構成を示した図である。
【００９７】
図９に示した例では、画像表示パネル３０の表示面を、左側分割領域３００Ｌ、中央分割領域３００Ｃ及び右側分割領域３００Ｒに３分割している。また、左側分割領域３００Ｌには左側信号処理部２００Ｌ、中央分割領域３００Ｃには中央信号処理部２００Ｃ、右側分割領域３００Ｒには右側信号処理部２００Ｒが設けられている。
【００９８】
ここで、左側信号処理部２００Ｌに入力する分割画像信号の画素順を順方向７３Ｌとすると、分割領域が隣接する中央信号処理部２００Ｃに入力する分割画像信号の画素順は逆方向７３Ｃとなる。また、中央信号処理部２００Ｃの右側で分割領域が隣接する右側信号処理部２００Ｒに入力する画素順は、中央信号処理部２００Ｃと逆順の順方向７３Ｒになる。
【００９９】
このような構成によれば、左側分割領域３００Ｌと中央分割領域３００Ｃとは、図５（１）に示した境界に向かう方向に入力する場合に相当する。左側信号処理部２００Ｌは左側信号処理部２０Ｌ、中央信号処理部２００Ｃは右側信号処理部２０Ｒと同様の処理を行う。また、中央分割領域３００Ｃと右側分割領域３００Ｒとは、図５（２）に示した境界から離れる方向に入力する場合に相当する。中央信号処理部２００Ｃは左側信号処理部２０Ｌ、右側信号処理部２００Ｒは右側信号処理部２０Ｒと同様の処理を行う。
【０１００】
なお、中央信号処理部２００Ｃでは、分割画像信号は逆方向７３Ｃに入力され、右側分割領域３００Ｒに隣接する境界画素Ｃｎの画素情報は分割画像信号の先頭の画素の画素情報として入力する。また、左側分割領域３００Ｌに隣接する境界画素Ｃ０の画素情報は分割画像信号の最終の画素の画素情報として入力する。したがって、中央信号処理部２００Ｃは、分割画像信号の先頭の画素として境界画素Ｃｎが入力したときは右側信号処理部２００Ｒとの間で境界画素Ｃｎ，Ｒ０の画素情報を交換する。また、分割画像信号の最終の画素として境界画素Ｃ０が入力したときは左側信号処理部２００Ｌとの間で境界画素Ｃ０，Ｌｎの画素情報を交換する。
【０１０１】
このように、画像表示パネル３０の表示面を３分割した場合にも分割領域の境界における画像の連続性を保つことができる。なお、分割領域がさらに増えても同様に対応することができる。
【０１０２】
次に、境界情報Ｉ／Ｆ回路における処理手順を、図１０、１１を用いて説明する。ここでは、一例として、予め初期設定処理として、設定情報に基づいて隣接する分割領域の信号処理部に転送する境界画素の位置を判別しておく場合について説明する。なお、分割領域が３以上の場合も同様に処理が実行されるので、以下の説明では特に区別する必要がないときは、Ｉ／Ｆ制御回路２１、設定情報格納メモリ２２、境界情報Ｉ／Ｆ回路２３、画像信号処理回路２４と表記する。
【０１０３】
図１０は、境界情報Ｉ／Ｆ回路における初期設定処理手順を示したフローチャートである。境界情報Ｉ／Ｆ回路２３では、起動後に初期設定処理を行う。
［ステップＳ０１］境界情報Ｉ／Ｆ回路２３は、設定情報格納メモリ２２に格納される設定情報を読み出す。
【０１０４】
［ステップＳ０２］境界情報Ｉ／Ｆ回路２３は、設定情報に基づき、対応する分割領域の左側に分割領域があるか否かを判定する。設定情報には、隣接する分割領域に関する情報が設定されている。左側に分割領域があると判定したときは、処理をステップＳ０３に進める。左側に分割領域はないと判定したときは、処理をステップＳ０６に進める。
【０１０５】
［ステップＳ０３］境界情報Ｉ／Ｆ回路２３は、左側に分割領域があると判定したので、設定情報に基づき、画素情報の出力方向が順方向であるかを判定する。順方向と判定したときは、処理をステップＳ０４に進める。逆方向と判定したときは、処理をステップＳ０５に進める。
【０１０６】
［ステップＳ０４］境界情報Ｉ／Ｆ回路２３は、左側に分割領域があり、画素順が順方向である場合、境界画素は先頭に入力する画素情報に対応すると判定する。図５に示した例では、（２）境界から離れる方向に入力する場合の右側信号処理部２０Ｒの場合と同様である。判定結果は、メモリに保存し、処理をステップＳ０６に進める。
【０１０７】
［ステップＳ０５］境界情報Ｉ／Ｆ回路２３は、左側に分割領域があり、画素順が逆方向である場合、境界画素は最終に入力する画素情報に対応すると判定する。図５に示した例では、（１）境界に向かう方向に入力する場合の右側信号処理部２０Ｒの場合と同様である。判定結果は、メモリに保存する。
【０１０８】
［ステップＳ０６］境界情報Ｉ／Ｆ回路２３は、設定情報に基づき、対応する分割領域の右側に分割領域があるか否かを判定する。右側に分割領域があると判定したときは、処理をステップＳ０７に進める。右側に分割領域はないと判定したときは、処理を終了する。
【０１０９】
［ステップＳ０７］境界情報Ｉ／Ｆ回路２３は、右側に分割領域があると判定したので、設定情報に基づき、画素情報の出力方向が順方向であるかを判定する。順方向と判定したときは、処理をステップＳ０８に進める。逆方向と判定したときは、処理をステップＳ０９に進める。
【０１１０】
［ステップＳ０８］境界情報Ｉ／Ｆ回路２３は、右側に分割領域があり、画素順が順方向である場合、境界画素は最終に入力する画素情報に対応すると判定する。図５に示した例では、（１）境界に向かう方向に入力する場合の左側信号処理部２０Ｌの場合と同様である。判定結果は、メモリに保存し、処理を終了する。
【０１１１】
［ステップＳ０９］境界情報Ｉ／Ｆ回路２３は、右側に分割領域があり、画素順が逆方向である場合、境界画素は先頭に入力する画素情報に対応すると判定する。図５に示した例では、（２）境界から離れる方向に入力する場合の左側信号処理部２０Ｌの場合と同様である。判定結果は、メモリに保存し、処理を終了する。
以上の処理手順が実行されることにより、判定結果がメモリに保存される。判定結果には、分割画像信号のどのタイミングで境界画素が検出されるかが設定される。
【０１１２】
次に、分割画像信号の転送処理について説明する。
図１１は、境界情報Ｉ／Ｆ回路における転送処理の処理手順を示したフローチャートである。境界情報Ｉ／Ｆ回路２３に分割画像信号ＳＬ，ＳＲの入力開始によって処理が開始される。
【０１１３】
［ステップＳ１１］境界情報Ｉ／Ｆ回路２３は、初期設定処理においてメモリに記憶した判定結果を参照し、境界画素は先頭であるか否かを判定する。境界画素が先頭に入力する画素情報に対応するときは、処理をステップＳ１２に進める。境界画素が先頭に入力する画素情報に対応しないときは、処理をステップＳ１４に進める。
【０１１４】
［ステップＳ１２］境界情報Ｉ／Ｆ回路２３は、先頭の画素の画素情報が境界画素の画素情報であるので、先頭画素の画素情報を隣接する分割領域の境界情報Ｉ／Ｆ回路２３に転送する。なお、隣接する分割領域が両側にあるときは、設定情報などによりいずれの分割領域の境界情報Ｉ／Ｆ回路２３に転送するのかを判断して行う。
【０１１５】
［ステップＳ１３］境界情報Ｉ／Ｆ回路２３は、隣接する分割領域の境界情報Ｉ／Ｆ回路２３から転送された隣接境界画素の画素情報を取得し、これを画像信号処理回路２４に出力する。
【０１１６】
［ステップＳ１４］境界情報Ｉ／Ｆ回路２３は、Ｉ／Ｆ制御回路２１から入力した画素情報を画像信号処理回路２４に出力する。
［ステップＳ１５］境界情報Ｉ／Ｆ回路２３は、画像信号処理回路２４に出力した画素情報が、分割画像信号の１ラインの最終の画素の画素情報であるか否かを判定する。最終の画素の画素情報であれば、処理をステップＳ１６に進める。最終の画素の画素情報でなければ、処理をステップＳ１４に戻し、次の画素の画素情報の処理を行う。
【０１１７】
［ステップＳ１６］境界情報Ｉ／Ｆ回路２３は、分割画像信号の１ラインの最終の画素の画素情報を画像信号処理回路２４へ出力したので、初期設定処理においてメモリに記憶した判定結果を参照し、境界画素は最終であるか否かを判定する。境界画素が最終に入力する画素情報に対応するときは、処理をステップＳ１７に進める。境界画素が最終に入力する画素情報に対応しないときは、処理を終了する。
【０１１８】
［ステップＳ１７］境界情報Ｉ／Ｆ回路２３は、最終の画素の画素情報が境界画素の画素情報であるので、最終画素の画素情報を隣接する分割領域の境界情報Ｉ／Ｆ回路２３に転送する。なお、隣接する分割領域が両側にあるときは、設定情報などによりいずれの分割領域の境界情報Ｉ／Ｆ回路２３に転送するのかを判断して行う。
【０１１９】
［ステップＳ１８］境界情報Ｉ／Ｆ回路２３は、隣接する分割領域の境界情報Ｉ／Ｆ回路２３から転送された隣接境界画素の画素情報を取得し、これを画像信号処理回路２４に出力し、処理を終了する。
【０１２０】
以上の処理手順が実行されることにより、それぞれ隣接する分割領域に対応する信号処理部２０は、隣接する分割領域と境界を挟んで隣り合う境界画素の画素情報を相互に転送し、隣接境界画素を取得する。このため、境界において画像の連続性を保持することができる。また、分割画像信号の画素順は、ともに境界に向かう方向、またはともに境界から離れる方向にあるので、隣接する分割領域の信号処理部２０間で同じタイミングで境界画素の画素情報を取得し、相互に転送することができる。よって、以降の画像処理に遅延が生じない。
なお、上記の説明では、予め設定情報を解析し、判定結果をメモリに記憶しておくとしたが、ステップＳ１１及びステップＳ１６において毎回判定を行うとしてもよい。
【０１２１】
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、表示装置が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスクドライブ（ＨＤＤ；Hard Disk Drive）、フレキシブルディスク（ＦＤ）、磁気テープなどがある。光ディスクには、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ（Random Access Memory）、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）などがある。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）などがある。
【０１２２】
プログラムを流通させる場合には、例えば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムにしたがった処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムにしたがった処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムにしたがった処理を実行することもできる。
また、上記の処理機能の少なくとも一部を、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）などの電子回路で実現することもできる。
【０１２３】
なお、本実施形態においては、開示例として液晶表示装置の場合を例示したが、本発明はこれに限定されない。その他の適用例として、有機ＥＬ（ElectroLuminescence）表示装置、その他の自発光型表示装置、あるいは電気泳動素子などを有する電子ペーパー型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることは言うまでもない。
【０１２４】
また、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【０１２５】
（１）開示される発明の一態様は、
画素が行列状に配置される画像表示パネルと、
前記画像表示パネルの表示面を、走査方向に複数個の領域に分割して設定される分割領域と、
前記分割領域ごとに設けられる信号処理部と、
画素情報を含む画像信号を前記分割領域ごとに分割して分割画像信号を生成し、前記分割領域が隣接する前記信号処理部に対し、一方の前記信号処理部と他方の前記信号処理部とでは前記分割画像信号の画素順を逆順にして出力する画像出力部と、
を有し、
前記信号処理部は、
前記分割画像信号が入力され、
予め記憶した前記分割領域の設定情報に基づいて、前記分割領域が隣接する隣接信号処理部との間で、隣接する前記分割領域の境界を挟んで隣り合う境界画素の画素情報を互いに転送し、
転送された隣接境界画素の画素情報と、入力された前記分割画像信号と、に基づいて、前記画像表示パネルの表示を制御する表示用信号を生成する、
表示装置である。
【０１２６】
（２）開示される発明の一態様は、
前記信号処理部は、
前記隣接信号処理部との間でデータ交換を行うインタフェース部を有し、
順次入力する前記分割画像信号に前記境界画素の画素情報を検出したときは、前記インタフェース部を介して前記境界画素の画素情報を前記隣接信号処理部に転送する、
（１）に記載の表示装置である。
【０１２７】
（３）開示される発明の一態様は、
前記信号処理部は、
前記設定情報に基づいて、前記境界画素に対応する前記画素情報が入力するタイミングを検出し、検出した前記タイミングに応じて前記隣接境界画素の画素情報を、前記画素順が先頭の前記画素情報の前、または最終の前記画素情報の後に付加する、
（１）または（２）に記載の表示装置。
【０１２８】
（４）開示される発明の一態様は、
前記信号処理部は、
前記分割画像信号の対象画素に対応する画素情報と、前記対象画素に隣接する隣接画素の画素情報とを用いたフィルター処理を行って前記対象画素の前記表示用信号を生成し、
前記対象画素が前記境界画素であるときは、前記隣接境界画素を前記隣接画素として前記表示用信号を生成する、
（１）乃至（３）のいずれか１に記載の表示装置である。
【０１２９】
（５）開示される発明の一態様は、
前記画素は、
第１原色を表示する第１副画素、第２原色を表示する第２副画素及び第３原色を表示する第３副画素と、第４の色を表示する第４副画素とを備え、
前記信号処理部は、
前記分割画像信号の対象画素の画素情報と、前記対象画素に隣接する隣接画素の画素情報と、における前記第１原色、前記第２原色及び前記第３原色の色情報に基づいて、前記対象画素の画素情報を前記第４の色の信号値を含む表示用信号に変換する変換係数を算出し、
前記変換係数に基づいて前記対象画素の前記表示用信号を生成し、
前記対象画素が前記境界画素であるときは、前記隣接境界画素を前記隣接画素として前記表示用信号を生成する、
（１）乃至（４）のいずれか１に記載の表示装置である。
【０１３０】
（６）開示される発明の一態様は、
画素が行列状に配置される画像表示パネルと、前記画像表示パネルの表示面を走査方向に複数個の領域に分割して設定される分割領域と、前記分割領域ごとに設けられる信号処理部と、画像出力部と、を有する表示装置の駆動方法であり、
前記画像出力部が、
画素情報を含む画像信号を前記分割領域ごとに分割して分割画像信号を生成し、
前記分割領域が隣接する前記信号処理部に対し、一方の前記信号処理部と他方の前記信号処理部とでは前記分割画像信号の画素順を逆順にして出力し、
前記信号処理部が、
予め記憶された前記分割領域の設定情報に基づいて、前記分割領域が隣接する隣接信号処理部との間で隣接する前記分割領域の境界を挟んで隣り合う境界画素の画素情報を互いに転送し、
転送された隣接境界画素の画素情報と、入力した前記分割画像信号と、に基づいて前記画像表示パネルの表示を制御する表示用信号を生成する、
表示装置の駆動方法である。
【符号の説明】
【０１３１】
１・・・表示装置、２ａ，２ｂ・・・信号処理部、３・・・画像表示パネル、１０・・・表示装置、１１・・・画像出力部、２０・・・信号処理部、２０Ｌ・・・左側信号処理部、２０Ｒ・・・右側信号処理部、２１Ｌ，２１Ｒ・・・Ｉ／Ｆ制御回路、２２Ｌ，２２Ｒ・・・設定情報格納メモリ、２３Ｌ，２３Ｒ・・・境界情報Ｉ／Ｆ回路、２４Ｌ，２４Ｒ・・・画像信号処理回路、２５Ｌ，２５Ｒ・・・γ補正回路、２６Ｌ，２６Ｒ・・・Ｄ／Ａ変換回路、２７Ｌ，２７Ｒ・・・タイミング生成回路、３０・・・画像表示パネル、４０・・・画像表示パネル駆動部、４１・・・信号出力回路、４２・・・走査回路、４８・・・画素、５０・・・バックライト、６０・・・光源駆動部、１００・・・制御部、１０１・・・ＣＰＵ、１０２・・・ＲＡＭ、１０３・・・ＲＯＭ、１０４Ａ，１０４Ｂ・・・表示用ドライバＩＣ、１０５・・・ＬＥＤドライバＩＣ、１０６・・・入力インタフェース、１０７・・・通信インタフェース、１０８・・・バス、１１０・・・ネットワーク
【図１】
2015210324.tif 000003
【図２】
2015210324.tif 000004
【図３】
2015210324.tif 000005
【図４】
2015210324.tif 000006
【図５】
2015210324.tif 000007
【図６】
2015210324.tif 000008
【図７】
2015210324.tif 000009
【図８】
2015210324.tif 000010
【図９】
2015210324.tif 000011
【図１０】
2015210324.tif 000012
【図１１】
2015210324.tif 000013