(57)【要約】【課題】消費電流を低減して、出力素子の破壊を抑制することが可能なインバータ出力回路を提供する。【解決手段】インバータ出力回路は、一端が第３ノードに接続され、他端が接地に接続された、ノーマリーオフ型のＭＯＳトランジスタを備える。インバータ出力回路は、負電圧を検出し、負電圧が負の基準電圧以上の場合には、スイッチ用ＭＯＳトランジスタをオフし、一方、負電圧が負の基準電圧未満の場合には、スイッチ用ＭＯＳトランジスタをオンする電圧検出回路を備える。【選択図】図１
2015154594.tif 000002
【特許請求の範囲】
【請求項１】
一端が電源線に接続され、他端が第１ノードに接続された、ノーマリーオン型の第１のＭＯＳトランジスタと、
一端が前記第１ノードに接続され、他端が第３ノードに接続された、ノーマリーオン型の第２のＭＯＳトランジスタと、
一端が前記電源線に接続され、他端が第２ノードに接続された、ノーマリーオン型の第３のＭＯＳトランジスタと、
一端が前記第２ノードに接続され、他端が前記第３ノードに接続された、ノーマリーオン型の第４のＭＯＳトランジスタと、
第１の制御信号が供給される入力部、前記第１のＭＯＳトランジスタのゲートに接続された出力部、第１の電源供給ノード、および前記第１のＭＯＳトランジスタの他端に接続された第２の電源供給ノードを有する第１のインバータと、
第２の制御信号が供給される入力部、出力が前記第２のＭＯＳトランジスタのゲートに接続された出力部、第３の電源供給ノード、および前記第２のＭＯＳトランジスタの他端に接続された第４の電源供給ノードを有する第２のインバータと、
第３の制御信号が供給される入力部、出力が前記第３のＭＯＳトランジスタのゲートに接続された出力部、接地線に接続された第５の電源供給ノード、および第６の電源供給ノードを有する第３のインバータと、
第４の制御信号が供給される入力部、出力が前記第４のＭＯＳトランジスタのゲートに接続された出力部、前記接地線に接続された第７の電源供給ノード、および前記第４の電源供給ノードに接続された第８の電源供給ノードを有する第４のインバータと、
前記接地線の接地電圧よりも低い負電圧を前記第４および第８の電源供給ノードに供給する接地側チャージポンプと、
一端が前記第３ノードに接続され、他端が接地された、ノーマリーオフ型のＭＯＳトランジスタと、
前記負電圧を検出し、前記負電圧が負の基準電圧以上の場合には、前記ノーマリーオフ型のＭＯＳトランジスタをオフし、一方、前記負電圧が前記負の基準電圧未満の場合には、前記ノーマリーオフ型のＭＯＳトランジスタをオンするように構成された電圧検出回路と、を備えることを特徴とするインバータ出力回路。
【請求項２】
前記ノーマリーオン型の前記第１から第４のＭＯＳトランジスタは、デプレション型ＭＯＳトランジスタであり、
前記ノーマリーオフ型のＭＯＳトランジスタは、エンハンスメント型ＭＯＳトランジスタであることを特徴とする請求項１に記載のインバータ出力回路。
【請求項３】
前記ノーマリーオフ型のＭＯＳトランジスタは、前記ノーマリーオン型の前記第１から第４のＭＯＳトランジスタよりも、耐圧が低いことを特徴とする請求項１に記載のインバータ出力回路。
【請求項４】
第１の高電圧を前記第１の電源供給ノードに供給するとともに、前記第１の高電圧よりも低い第１の低電圧を前記第２の電源供給ノードに供給し、また、第２の高電圧を前記第５の電源供給ノードに供給するとともに、前記第２の高電圧よりも低い第２の低電圧を前記第６の電源供給ノードに供給する電源側チャージポンプをさらに備え、
前記電源側チャージポンプは、
第１のクロック信号が入力される第１のチャージ用インバータと、
一端が前記第１のチャージ用インバータの出力に接続された第１のチャージ用キャパシタと、
アノードが前記第１のチャージ用キャパシタの他端に接続され、カソードが前記電源線に接続された第１のチャージ用ダイオードと、
カソードが前記第１のチャージ用キャパシタの他端に接続され、アノードが前記第２の電源供給ノードに接続された第１の電源側ダイオードと、
カソードが前記第１のチャージ用キャパシタの他端に接続され、アノードが前記第６の電源供給ノードに接続された第２の電源側ダイオードと、
一端が前記第１の電源供給ノードに接続され、他端が前記第２の電源供給ノードに接続された第１の電源側キャパシタと、
一端が前記第５の電源供給ノードに接続され、他端が前記第５の電源供給ノードに接続された第２の電源側キャパシタと、を備えることを特徴とする請求項１に記載のインバータ出力回路。
【請求項５】
前記接地側チャージポンプは、
第２のクロック信号が入力される第２のチャージ用インバータと、
一端が前記第２のチャージ用インバータの出力に接続された第２のチャージ用キャパシタと、
アノードが前記第２のチャージ用キャパシタの他端に接続され、カソードが前記接地線に接続された第２のチャージ用ダイオードと、
カソードが前記第２のチャージ用キャパシタの他端に接続され、アノードが前記第４の電源供給ノードに接続された接地側ダイオードと、
一端が前記第３の電源供給ノードに接続され、他端が前記第４の電源供給ノードに接続され接地側キャパシタと、を備えることを特徴とする請求項１に記載のインバータ出力回路。
【請求項６】
前記電圧検出回路は、
非反転入力端子に前記基準電圧が供給され、反転入力端子が前記第４の電源供給ノードに接続され、出力が前記ノーマリーオフ型のＭＯＳトランジスタのゲートに接続されたコンパレータであることを特徴とする請求項１に記載のインバータ出力回路。
【請求項７】
前記接地電圧よりも低い前記負の基準電圧を生成する基準電圧生成回路をさらに備えることを特徴とする請求項１に記載のインバータ出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
インバータ出力回路に関する。
【背景技術】
【０００２】
従来、モータ制御などに用いられるインバータ出力回路は、出力素子にエンハンスメント型ＭＯＳＦＥＴなどのノーマリーオフＭＯＳトランジスタが適用される。
【０００３】
近年、このインバータ出力回路には、高効率化のためにON抵抗やスイッチング速度を改良した高電子移動度トランジスタやデプレッション型ＭＯＳＦＥＴなどのノーマリーオンデバイスが適用されるようになった。
【０００４】
このような出力素子をオフさせるためには、出力素子を構成するノーマリーオンＭＯＳトランジスタのゲートとソースに負電圧を印加する必要がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−２８２３８６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
出力素子に十分な負電圧を与えることが可能なインバータ出力回路を提供する。
【課題を解決するための手段】
【０００７】
実施形態に従ったインバータ出力回路は、一端が電源線に接続され、他端が第１ノードに接続された、ノーマリーオン型の第１のＭＯＳトランジスタを備える。インバータ出力回路は、一端が前記第１ノードに接続され、他端が第３ノードに接続された、ノーマリーオン型の第２のＭＯＳトランジスタを備える。インバータ出力回路は、一端が前記電源線に接続され、他端が第２ノードに接続された、ノーマリーオン型の第３のＭＯＳトランジスタを備える。インバータ出力回路は、一端が前記第２ノードに接続され、他端が前記第３ノードに接続された、ノーマリーオン型の第４のＭＯＳトランジスタを備える。インバータ出力回路は、第１の制御信号が供給される入力部、前記第１のＭＯＳトランジスタのゲートに接続された出力部、第１の電源供給ノード、および前記第１のＭＯＳトランジスタの他端に接続された第２の電源供給ノードを有する第１のインバータを備える。インバータ出力回路は、第２の制御信号が供給される入力部、出力が前記第２のＭＯＳトランジスタのゲートに接続された出力部、第３の電源供給ノード、および前記第２のＭＯＳトランジスタの他端に接続された第４の電源供給ノードを有する第２のインバータを備える。インバータ出力回路は、第３の制御信号が供給される入力部、出力が前記第３のＭＯＳトランジスタのゲートに接続された出力部、接地線に接続された第５の電源供給ノード、および第６の電源供給ノードを有する第３のインバータを備える。インバータ出力回路は、第４の制御信号が供給される入力部、出力が前記第４のＭＯＳトランジスタのゲートに接続された出力部、前記接地線に接続された第７の電源供給ノード、および前記第４の電源供給ノードに接続された第８の電源供給ノードを有する第４のインバータを備える。インバータ出力回路は、前記接地線の接地電圧よりも低い負電圧を前記第４および第８の電源供給ノードに供給する接地側チャージポンプを備える。インバータ出力回路は、一端が前記第３ノードに接続され、他端が接地された、ノーマリーオフ型のＭＯＳトランジスタを備える。インバータ出力回路は、前記負電圧を検出し、前記負電圧が負の基準電圧以上の場合には、前記ノーマリーオフ型のＭＯＳトランジスタをオフし、一方、前記負電圧が前記負の基準電圧未満の場合には、前記ノーマリーオフ型のＭＯＳトランジスタをオンするように構成された電圧検出回路を備える。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係るインバータ出力回路１００の構成の一例を示す回路図である。
【図２】図２は、図１に示すインバータ出力回路１００の第１、第２のインバータＩ１、Ｉ２の回路構成の一例を示す回路図である。
【図３】図３は、第２の実施形態に係るインバータ出力回路２００の構成の一例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１０】
図１は、第１の実施形態に係るインバータ出力回路１００の構成の一例を示す回路図である。また、図２は、図１に示すインバータ出力回路１００の第１、第２のインバータＩ１、Ｉ２の回路構成の一例を示す回路図である。
【００１１】
図１に示すように、第１の出力端子（ノード）Ｔ１と第２の出力端子（ノード）Ｔ２との間にモータ（ここでは、単相モータ）Ｍが接続されている。
【００１２】
そして、インバータ出力回路１００は、第１から第４の制御信号Ｓ１〜Ｓ４に応じて、この単相モータが駆動するように、第１の出力端子Ｔ１と第２の出力端子Ｔ２から単相モータのコイルに駆動電流を供給する。
【００１３】
このインバータ出力回路１００は、例えば、図１に示すように、ノーマリーオン型の第１のＭＯＳトランジスタＱ１と、ノーマリーオン型の第２のＭＯＳトランジスタＱ２と、ノーマリーオン型の第３のＭＯＳトランジスタＱ３と、ノーマリーオン型の第４のＭＯＳトランジスタＱ４と、第１のインバータＩ１と、第２のインバータＩ２と、第３のインバータＩ３と、第４のインバータＩ４と、電源側チャージポンプＰａと、接地側チャージポンプＰｂと、ノーマリーオン型のスイッチ用ＭＯＳトランジスタＸと、電圧検出回路Ｖｄと、基準電圧生成回路Ｂと、を備える。
【００１４】
第１のＭＯＳトランジスタＱ１は、一端（ドレイン）が電源線ＶＤＤに接続され、他端（ソース）が第１の出力端子Ｔ１に接続されている。
【００１５】
第２のＭＯＳトランジスタＱ２は、一端（ドレイン）が第１の出力端子Ｔ１に接続され、他端（ソース）が接続ノードＮＸに接続されている。
【００１６】
第３のＭＯＳトランジスタＱ３は、一端（ドレイン）が電源線ＶＤＤに接続され、他端（ソース）が第２の出力端子Ｔ２に接続されている。
【００１７】
第４のＭＯＳトランジスタＱ４は、一端（ドレイン）が第２の出力端子Ｔ２に接続され、他端（ソース）が接続ノードＮＸに接続されている。
【００１８】
なお、これらの出力素子であるノーマリーオン型の第１から第４のＭＯＳトランジスタＱ１〜Ｑ４は、デプレション型ＭＯＳトランジスタであり、例えば、ＧａＮ等のワイドバンドギャップ半導体を使用して製造される。
【００１９】
第１のインバータＩ１は、第１の制御信号Ｓ１が供給される入力部１ａと、第１のＭＯＳトランジスタＱ１のゲートに接続された出力部１ｂとを有する。この第１のインバータＩ１は、第１の電源供給ノード１ｃと、第１のＭＯＳトランジスタＱ１の他端に接続された第２の電源供給ノード１ｄと、を有する。
【００２０】
この第１のインバータＩ１は、例えば、図２（ａ）に示すように、ソースが第１の電源供給ノード１ｃに接続され、ドレインが出力部１ｂに接続され、ゲートが入力部１ａに接続されたｐＭＯＳトランジスタＭ１ｐと、ドレインが第２の電源供給ノード１ｄに接続され、ソースが出力部１ｂに接続され、ゲートが入力部１ａに接続されたｎＭＯＳトランジスタＭ１ｎとを有する。
【００２１】
この第１のインバータＩ１は、入力部１ａに入力された信号を反転させて、出力部１ｂから出力する。
【００２２】
なお、第３のインバータＩ３も、この図２（ａ）に示す第１のインバータＩ１と同様の回路構成を有する。
【００２３】
第２のインバータＩ２は、第２の制御信号Ｓ２が供給された入力部２ａと、第２のＭＯＳトランジスタＱ２のゲートに接続された出力部２ｂと、有する。この第２のインバータＩ２は、第３の電源供給ノード２ｃと、第２のＭＯＳトランジスタＱ２の他端に接続された第４の電源供給ノード２ｄと、を有する。
【００２４】
この第２のインバータＩ２は、例えば、図２（ｂ）に示すように、ソースが第３の電源供給ノード２ｃに接続され、ドレインが出力部２ｂに接続され、ゲートが入力部２ａに接続されたｐＭＯＳトランジスタＭ２ｐと、ドレインが第４の電源供給ノード２ｄに接続され、ソースが出力部２ｂに接続され、ゲートが入力部２ａに接続されたｎＭＯＳトランジスタＭ２ｎとを有する。
【００２５】
この第２のインバータＩ２は、入力部２ａに入力された信号を反転させて、出力部２ｂから出力する。
【００２６】
なお、第４のインバータＩ４も、この図２（ｂ）に示す第２のインバータＩ２と同様の回路構成を有する。
【００２７】
また、第３のインバータＩ３は、第３の制御信号Ｓ３が供給される入力部３ａと、第３のＭＯＳトランジスタＱ３のゲートに接続された出力部３ｂと、有する。この第３のインバータＩ３は、接地線ＶＳＳに接続された第５の電源供給ノード３ｃと、第６の電源供給ノード３ｄと、を有する。
【００２８】
第４のインバータＩ４は、第４の制御信号Ｓ４が供給される入力部４ａと、第４のＭＯＳトランジスタＱ４のゲートに接続された出力部４ｂとを有するる。この第４のインバータＩ４は、接地線ＶＳＳに接続された第７の電源供給ノード４ｃと、第４の電源供給ノード２ｄに接続された第８の電源供給ノード４ｄと、を有する。
【００２９】
電源側チャージポンプＰａは、第１の高電圧を第１の電源供給ノード１ｃに供給するとともに、第１の高電圧よりも低い第１の低電圧を第２の電源供給ノード１ｄに供給する。さらに、電源側チャージポンプＰａは、第２の高電圧を第５の電源供給ノード３ｃに供給するとともに、第２の高電圧よりも低い第２の低電圧を第６の電源供給ノード３ｄに供給する。
【００３０】
この電源側チャージポンプＰａは、例えば、図１に示すように、第１のチャージ用インバータＩａと、第１のチャージ用キャパシタＣａｘと、第１のチャージ用ダイオードＤａｘと、第１の電源側ダイオードＤａ１と、第２の電源側ダイオードＤａ２と、第１の電源側キャパシタＣａ１と、第２の電源側キャパシタＣａ２と、を備える。
【００３１】
第１のチャージ用インバータＩａは、第１のクロック信号ＣＬａが入力される。
【００３２】
第１のチャージ用キャパシタＣａｘは、一端が第１のチャージ用インバータＩａの出力に接続されている。
【００３３】
第１のチャージ用ダイオードＤａｘは、アノードが第１のチャージ用キャパシタＣａｘの他端に接続され、カソードが電源線ＶＤＤに接続されている。
【００３４】
第１の電源側ダイオードＤａ１は、カソードが第１のチャージ用キャパシタＣａｘの他端に接続され、アノードが第２の電源供給ノード１ｄに接続されている。
【００３５】
第２の電源側ダイオードＤａ２は、カソードが第１のチャージ用キャパシタＣａｘの他端に接続され、アノードが第６の電源供給ノード３ｄに接続されている。
【００３６】
第１の電源側キャパシタＣａ１は、一端が第１の電源供給ノード１ｃに接続され、他端が第２の電源供給ノード１ｄに接続されている。
【００３７】
第２の電源側キャパシタＣａ２は、一端が第５の電源供給ノード３ｃに接続され、他端が第５の電源供給ノード３ｃに接続されている。
【００３８】
この電源側チャージポンプＰａは、第１のクロック信号ＣＬａに応じて、第１、第２の高電圧を出力するとともに、第１、第２の低電圧を出力する。
【００３９】
接地側チャージポンプＰｂは、接地線ＶＳＳの接地電圧よりも低い負電圧を第４および第８の電源供給ノード４ｄに供給する。
【００４０】
この接地側チャージポンプＰｂは、例えば、図１に示すように、第２のチャージ用インバータＩｂと、第２のチャージ用キャパシタＣｂｘと、第２のチャージ用ダイオードＤｂｘと、接地側ダイオードＤｂ１と、接地側キャパシタＣｂ１と、を備える。
【００４１】
第２のチャージ用インバータＩｂは、第２のクロック信号ＣＬｂが入力される。
【００４２】
第２のチャージ用キャパシタＣｂｘは、一端が第２のチャージ用インバータＩｂの出力に接続されている。
【００４３】
第２のチャージ用ダイオードＤｂｘは、アノードが第２のチャージ用キャパシタＣｂｘの他端に接続され、カソードが接地線ＶＳＳＶＳＳに接続されている。
【００４４】
接地側ダイオードＤｂ１は、カソードが第２のチャージ用キャパシタＣｂｘの他端に接続され、アノードが第４の電源供給ノード２ｄに接続されている。
【００４５】
接地側キャパシタＣｂ１は、一端が第３の電源供給ノード２ｃに接続され、他端が第４の電源供給ノード２ｄに接続されている。
【００４６】
この接地側チャージポンプＰｂは、第２のクロック信号ＣＬｂに応じて、負電圧を出力する。
【００４７】
また、スイッチ用ＭＯＳトランジスタＸは、一端が接続ノードＮＸに接続され、他端が接地線ＶＳＳに接続されている。
【００４８】
このスイッチ用ＭＯＳトランジスタＸは、エンハンスメント型ＭＯＳトランジスタであり、例えば、ＧａＮ等のワイドバンドギャップ半導体を使用して製造される。そして、このスイッチ用ＭＯＳトランジスタＸは、ノーマリーオン型の第１から第４のＭＯＳトランジスタＱ１〜Ｑ４よりも、耐圧が低くなっている。
【００４９】
また、基準電圧生成回路Ｂは、接地電圧よりも低い負の基準電圧Ｖｒｅｆを生成する。
【００５０】
電圧検出回路Ｖｄは、接地側チャージポンプＰｂが出力する負電圧を検出するように構成されている。そして、電圧検出回路Ｖｄは、負電圧が負の基準電圧Ｖｒｅｆ以上の場合には、スイッチ用ＭＯＳトランジスタＸをオフし、一方、負電圧が負の基準電圧Ｖｒｅｆ未満の場合には、スイッチ用ＭＯＳトランジスタＸをオンするように構成されている。
【００５１】
この電圧検出回路Ｖｄは、例えば、図１に示すように、非反転入力端子に基準電圧Ｖｒｅｆが供給され、反転入力端子が第４の電源供給ノード２ｄに接続され、出力がスイッチ用ＭＯＳトランジスタＸのゲートに接続されたコンパレータＣＯＭである。
【００５２】
ここで、以上のような構成を有する本実施形態に係るインバータ出力回路１００の動作特性について説明する。
【００５３】
既述のように、インバータ出力回路１００のスイッチ用ＭＯＳトランジスタＸは、ノーマリーオフ型のエンハンスメント型ＭＯＳトランジスタであり、出力素子である第１から第４のＭＯＳトランジスタＱ１〜Ｑ４は、ノーマリーオン型のデプレション型ＭＯＳトランジスタである。
【００５４】
例えば、電圧検出回路Ｖｄは、負電圧が負の基準電圧Ｖｒｅｆ以上の場合には、スイッチ用ＭＯＳトランジスタＸをオフする。
【００５５】
これにより、出力素子である第２、第４のＭＯＳトランジスタＱ２、Ｑ４を駆動するための負電圧が十分な電位でない条件では、これらの出力素子に流れる電流（消費電流）が遮断される。これにより、出力素子の破壊を防ぎ、システムの待機時などの消費電流を低減することができる。
【００５６】
一方、負電圧が負の基準電圧Ｖｒｅｆ未満の場合には、スイッチ用ＭＯＳトランジスタＸをオンする。
【００５７】
これにより、出力素子である第２、第４のＭＯＳトランジスタＱ２、Ｑ４を駆動するための負電圧が十分な電位である条件では、出力素子に電流が流れる状態になる。すなわち、第１から第４の制御信号Ｓ１〜Ｓ４に応じて、この単相モータが駆動するように、第１の出力端子Ｔ１と第２の出力端子Ｔ２から単相モータのコイルに駆動電流を供給可能な状態になる。
【００５８】
以上のように、本実施形態に係るインバータ出力回路によれば、消費電流を低減して、出力素子の破壊を抑制することができる。
【第２の実施形態】
【００５９】
図３は、第２の実施形態に係るインバータ出力回路２００の構成の一例を示す回路図である。なお、この図３において、図１の符号と同じ符号は、第１の実施形態と同様の構成を示す。
【００６０】
図３に示すように、第１の出力端子（ノード）Ｔ１、第２の出力端子（ノード）Ｔ２、および、第３の出力端子（ノード）Ｔ３の間にモータ（ここでは、３相モータ）Ｍが接続されている。
【００６１】
そして、インバータ出力回路２００は、第１から第６の制御信号Ｓ１〜Ｓ６に応じて、この３相モータが駆動するように、第１の出力端子Ｔ１、第２の出力端子Ｔ２、および第３の出力端子Ｔ３から３相モータのコイルに駆動電流を供給する。
【００６２】
このインバータ出力回路２００は、例えば、図３に示すように、ノーマリーオン型の第１のＭＯＳトランジスタＱ１と、ノーマリーオン型の第２のＭＯＳトランジスタＱ２と、ノーマリーオン型の第３のＭＯＳトランジスタＱ３と、ノーマリーオン型の第４のＭＯＳトランジスタＱ４と、ノーマリーオン型の第５のＭＯＳトランジスタＱ５と、ノーマリーオン型の第６のＭＯＳトランジスタＱ６と、第１のインバータＩ１と、第２のインバータＩ２と、第３のインバータＩ３と、第４のインバータＩ４と、第５のインバータＩ５と、第６のインバータＩ６と、電源側チャージポンプＰａと、接地側チャージポンプＰｂと、ノーマリーオン型のスイッチ用ＭＯＳトランジスタＸと、電圧検出回路Ｖｄと、基準電圧生成回路Ｂと、を備える。
【００６３】
すなわち、インバータ出力回路２００は、第１の実施形態のインバータ出力回路１００と比較して、ノーマリーオン型の第５のＭＯＳトランジスタＱ５と、ノーマリーオン型の第６のＭＯＳトランジスタＱ６と、第５のインバータＩ５と、第６のインバータＩ６と、をさらに備える。
【００６４】
第５のＭＯＳトランジスタＱ５は、一端（ドレイン）が電源線ＶＤＤに接続され、他端（ソース）が第３の出力端子Ｔ３に接続されたている。
【００６５】
第６のＭＯＳトランジスタＱ６は、一端（ドレイン）が第３の出力端子Ｔ３に接続され、他端が接続ノードＮＸに接続されている。
【００６６】
また、第５のインバータＩ５は、第５の制御信号Ｓ５が供給される入力部５ａと、第５のＭＯＳトランジスタＱ５のゲートに接続された出力部５ｂとを有する。この第５のインバータＩ５は、電源線ＶＤＤに接続された第９の電源供給ノード５ｃと、第１０の電源供給ノード５ｄと、を有する。
【００６７】
なお、この第５のインバータＩ５も、この図２（ａ）に示す第１のインバータＩ１と同様の回路構成を有する。
【００６８】
第６のインバータＩ６は、第６の制御信号Ｓ６が供給される入力部６ａと、第６のＭＯＳトランジスタＱ６のゲートに接続された出力部６ｂと、を有する。この第６のインバータＩ６は、接地線ＶＳＳに接続された第１１の電源供給ノード６ｃと、第４の電源供給ノード２ｄに接続された第１２の電源供給ノード６ｄを有する。
【００６９】
なお、この第６のインバータＩ６も、この図２（ｂ）に示す第２のインバータＩ２と同様の回路構成を有する。
【００７０】
ここで、この電源側チャージポンプＰａは、第１の実施形態と比較して、例えば、図３に示すように、第３の電源側ダイオードＤａ３と、第３の電源側キャパシタＣａ３と、をさらに備える。
【００７１】
第３の電源側ダイオードＤａ３は、カソードが第１のチャージ用キャパシタＣａｘの他端に接続され、アノードが第１０の電源供給ノード５ｄに接続されている。
【００７２】
第３の電源側キャパシタＣａ３は、一端が第９の電源供給ノード５ｃに接続され、他端が第１０の電源供給ノード５ｄに接続されている。
【００７３】
すなわち、電源側チャージポンプＰａは、第１の実施形態と比較して、さらに、第３の高電圧を第９の電源供給ノード５ｃに供給するとともに、第３の高電圧よりも低い第３の低電圧を第１０の電源供給ノード５ｄに供給する。
【００７４】
そして、接地側チャージポンプＰｂは、第１の実施形態と比較して、さらに、負電圧を第１２の電源供給ノード６ｄに供給する。
【００７５】
このインバータ出力回路２００のその他の構成・機能は、第１の実施形態のインバータ出力回路１００と同様である。
【００７６】
そして、本実施形態に係るインバータ出力回路２００の動作特性も、第１の実施形態のインバータ出力回路１００と同様である。
【００７７】
例えば、電圧検出回路Ｖｄは、第３の低電圧が負の基準電圧Ｖｒｅｆ以上の場合には、スイッチ用ＭＯＳトランジスタＸをオフする。
【００７８】
これにより、出力素子である第２、第４、第６のＭＯＳトランジスタＱ２、Ｑ４、Ｑ６を駆動するための負電圧が十分な電位でない条件では、これらの出力素子に流れる電流（消費電流）が遮断される。これにより、出力素子の破壊を防ぎ、システムの待機時などの消費電流を低減することができる。
【００７９】
一方、負電圧が負の基準電圧Ｖｒｅｆ未満の場合には、スイッチ用ＭＯＳトランジスタＸをオンする。
【００８０】
これにより、出力素子である第２、第４、第６のＭＯＳトランジスタＱ２、Ｑ４、Ｑ６を駆動するための負電圧が十分な電位である条件では、出力素子に電流が流れる状態になる。すなわち、第１から第６の制御信号Ｓ１〜Ｓ６に応じて、この３相モータが駆動するように、第１の出力端子Ｔ１、第２の出力端子Ｔ２、および第３の出力端子Ｔ３から３相モータのコイルに駆動電流を供給可能な状態になる。
【００８１】
以上のように、本実施形態に係るインバータ出力回路によれば、消費電流を低減して、出力素子の破壊を抑制することができる。
【００８２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００８３】
１００、２００  インバータ出力回路
Ｑ１  第１のＭＯＳトランジスタ
Ｑ２  第２のＭＯＳトランジスタ
Ｑ３  第３のＭＯＳトランジスタ
Ｑ４  第４のＭＯＳトランジスタ
Ｉ１  第１のインバータ
Ｉ２  第２のインバータ
Ｉ３  第３のインバータ
Ｉ４  第４のインバータ
Ｐａ  電源側チャージポンプ
Ｐｂ  接地側チャージポンプ
Ｘ  スイッチ用ＭＯＳトランジスタ
Ｖｄ  電圧検出回路
Ｂ  基準電圧生成回路
【図１】
2015154594.tif 000003
【図２】
2015154594.tif 000004
【図３】
2015154594.tif 000005