(57)【要約】【課題】より一層の小型化を図ることが可能な電源装置および照明器具を提供する。【解決手段】電源装置１０は、電源部１、変換部２、制御部３を備える。変換部２は、メインスイッチング素子Ｑ１、サブスイッチング素子Ｑ２、１次巻線Ｌ１と２次巻線Ｌ２を具備するトランスＴ１、整流素子４を備える。１次巻線Ｌ１は、メインスイッチング素子Ｑ１と直列接続され、共振用コンデンサＣ１とサブスイッチング素子Ｑ２の直列回路と並列接続される。２次巻線Ｌ２は、整流素子４と共振用インダクタＬ５の直列回路と直列接続される。共振用コンデンサＣ１のキャパシタンスおよび共振用インダクタＬ５のインダクタンスそれぞれは、サブスイッチング素子Ｑ２がオン状態のとき、少なくとも共振用コンデンサＣ１と共振用インダクタＬ５との共振現象によりメインスイッチング素子Ｑ１の第１および第２主端子の間に発生する電圧波形が凸曲線となるように、設定されている。【選択図】図１
2015163041.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から直流電圧を生成する電源部と、前記電源部から出力された前記直流電圧を異なる直流電圧に変換する変換部と、前記変換部を制御する制御部とを備え、
前記変換部は、アクティブクランプ型のフライバックコンバータであって、メインスイッチング素子と、サブスイッチング素子と、１次巻線および２次巻線を具備するフライバック型のトランスと、前記２次巻線で発生した電圧を半波整流する整流素子とを備え、
前記メインスイッチング素子および前記サブスイッチング素子それぞれは、トランジスタ構造を備え、
前記１次巻線は、前記メインスイッチング素子と直列に接続され、かつ、共振用コンデンサと前記サブスイッチング素子との直列回路と並列に接続され、
前記２次巻線は、前記整流素子と共振用インダクタとの直列回路と直列に接続され、
前記制御部は、前記メインスイッチング素子および前記サブスイッチング素子を制御するように構成され、制御モードとして、前記メインスイッチング素子をオン状態、かつ、前記サブスイッチング素子をオフ状態にさせる第１制御モードと、前記メインスイッチング素子をオフ状態、かつ、前記サブスイッチング素子をオン状態にさせる第２制御モードと、前記メインスイッチング素子および前記サブスイッチング素子それぞれをオフ状態にさせる第３制御モードとを備え、
前記制御部は、前記第１制御モードと前記第２制御モードとを、前記第３制御モードを介して交互に繰り返すように構成され、
前記共振用コンデンサのキャパシタンスおよび前記共振用インダクタのインダクタンスそれぞれは、前記メインスイッチング素子がオフ状態、かつ、前記サブスイッチング素子がオン状態のとき、少なくとも前記共振用コンデンサと前記１次巻線と前記共振用インダクタとの共振現象により前記メインスイッチング素子の第１主端子および第２主端子の間に発生する電圧の波形が凸曲線となるように、設定されている
ことを特徴とする電源装置。
【請求項２】
前記整流素子は、第１ダイオードにより構成され、
前記１次巻線の第１端は、前記電源部の高電位側に接続され、かつ、前記共振用コンデンサを介して前記サブスイッチング素子の第１主端子に接続され、
前記サブスイッチング素子の第２主端子は、前記１次巻線の第２端に接続され、かつ、前記メインスイッチング素子の前記第１主端子に接続され、
前記メインスイッチング素子の前記第２主端子は、前記電源部の低電位側に接続され、
前記メインスイッチング素子および前記サブスイッチング素子それぞれの制御端子は、前記制御部に接続され、
前記２次巻線の第１端は、前記第１ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記共振用インダクタに接続され、前記２次巻線の第２端は、前記電源部の前記低電位側に接続されている
ことを特徴とする請求項１記載の電源装置。
【請求項３】
前記共振用コンデンサのキャパシタンスおよび前記共振用インダクタのインダクタンスそれぞれは、前記メインスイッチング素子がオフ状態、かつ、前記サブスイッチング素子がオン状態のとき、前記メインスイッチング素子の前記第１主端子および前記第２主端子の間に発生する前記電圧のピーク値が、前記電源部の出力電圧以上、かつ、前記メインスイッチング素子の耐圧未満となるように、設定されている
ことを特徴とする請求項１または請求項２記載の電源装置。
【請求項４】
前記共振用コンデンサのキャパシタンスおよび前記共振用インダクタのインダクタンスそれぞれは、前記メインスイッチング素子がオフ状態、かつ、前記サブスイッチング素子がオン状態のとき、前記サブスイッチング素子に流れる電流の波形がＳ字状となるように、設定されている
ことを特徴とする請求項１ないし請求項３のいずれか１項に記載の電源装置。
【請求項５】
前記制御部は、前記変換部の出力電流を定電流化するように前記変換部を制御する
ことを特徴とする請求項１ないし請求項４のいずれか１項に記載の電源装置。
【請求項６】
前記トランスの結合係数は、０．９以上１以下である
ことを特徴とする請求項１ないし請求項５のいずれか１項に記載の電源装置。
【請求項７】
前記制御部は、前記メインスイッチング素子を制御する第１制御回路と、前記サブスイッチング素子を制御する第２制御回路とを備え、
前記トランスの１次側には、前記１次巻線と磁気的に結合する３次巻線および４次巻線が設けられ、
前記第１制御回路は、前記３次巻線で発生する電圧を動作電源とし、かつ、前記変換部の出力電流の大きさに基づいて前記メインスイッチング素子を制御するように構成され、
前記第２制御回路は、前記４次巻線に発生する電圧の大きさに基づいて前記サブスイッチング素子を制御するように構成されている
ことを特徴とする請求項１ないし請求項６のいずれか１項に記載の電源装置。
【請求項８】
前記第２制御回路は、自励式の制御回路であって、前記第１制御回路による前記メインスイッチング素子のオンオフに連動して前記サブスイッチング素子をオフオンさせるように構成されている
ことを特徴とする請求項７記載の電源装置。
【請求項９】
前記第１制御回路は、前記変換部の出力電流に対応する第１検出信号と、前記メインスイッチング素子に流れる電流に対応する第２検出信号と、前記電源部の前記入力電圧の波形、前記入力電圧の波形における振幅、前記入力電圧の波形における位相の少なくとも１つの電源情報を具備する電源情報信号とが入力されるように構成されている
ことを特徴とする請求項７または請求項８記載の電源装置。
【請求項１０】
前記第１制御回路は、前記変換部の出力電圧に対応する第３検出信号が入力されるように構成され、
前記第１制御回路は、前記第３検出信号の大きさに基づいて、前記メインスイッチング素子を制御するように構成されている
ことを特徴とする請求項７ないし請求項９のいずれか１項に記載の電源装置。
【請求項１１】
前記電源部の入力側には、正弦波状の交流電圧を位相制御する位相制御回路が電気的に接続され、
前記電源部は、前記位相制御回路により位相制御された電圧を前記入力電圧として前記直流電圧を生成するように構成されている
ことを特徴とする請求項１ないし請求項１０のいずれか１項に記載の電源装置。
【請求項１２】
前記位相制御回路は、前記変換部の出力側に電気的に接続される固体発光素子を調光させるように構成されている
ことを特徴とする請求項１１記載の電源装置。
【請求項１３】
前記電源情報信号は、前記固体発光素子の調光レベルを指示する第１調光信号であって、前記位相制御回路により位相制御された電圧の波形からなる
ことを特徴とする請求項１２記載の電源装置。
【請求項１４】
前記電源部の入力側には、正弦波状の交流電圧が全波整流された電圧の力率を改善する力率改善回路が、電気的に接続され、
前記電源部は、前記力率改善回路の出力電圧を前記入力電圧として前記直流電圧を生成するように構成されている
ことを特徴とする請求項１ないし請求項１０のいずれか１項に記載の電源装置。
【請求項１５】
前記力率改善回路の入力側には、正弦波状の交流電圧を全波整流する整流回路が電気的に接続され、
前記力率改善回路は、前記整流回路により全波整流された電圧の波形における谷部を平滑する平滑回路である
ことを特徴とする請求項１４記載の電源装置。
【請求項１６】
前記第１制御回路は、前記メインスイッチング素子のオンオフを制御する第１制御部と、前記第１制御部を制御する第２制御部とを備え、
前記第１制御部は、前記第１検出信号が入力されるように構成され、
前記第２制御部は、前記電源情報信号が入力され、かつ、前記電源情報信号の前記電源情報に基づいて前記第１制御部を制御するための第１制御信号を前記第１制御部へ出力するように構成され、
前記第１制御信号は、第１ＰＷＭ信号であり、
前記第１制御部は、前記第２制御部から出力された前記第１制御信号の第１デューティ比と前記第１検出信号の大きさとに基づいて、前記メインスイッチング素子のオンオフを制御するように構成されている
ことを特徴とする請求項９ないし請求項１５のいずれか１項に記載の電源装置。
【請求項１７】
前記第２制御部は、前記第３検出信号が入力されるように構成され、
前記第２制御部は、前記第３検出信号の大きさが予め設定された閾値以上のとき、前記第１制御部による前記メインスイッチング素子のオンオフを停止させる、もしくは、前記変換部の動作を停止させる
ことを特徴とする請求項１６記載の電源装置。
【請求項１８】
前記第２制御部は、前記固体発光素子の調光レベルを指示する第２調光信号が入力されるように構成され、
前記第２調光信号は、第２ＰＷＭ信号であり、
前記第２制御部は、前記第２調光信号の第２デューティ比に基づいて前記第１制御部を制御するための第２制御信号を前記第１制御部へ出力するように構成され、
前記第２制御信号は、第３ＰＷＭ信号であり、
前記第１制御部は、前記第２制御部から出力された前記第２制御信号の第３デューティ比と前記第１検出信号の大きさとに基づいて、前記メインスイッチング素子のオンオフを制御する機能を更に備えている
ことを特徴とする請求項１６または請求項１７記載の電源装置。
【請求項１９】
前記第１制御回路は、前記第２制御部に入力された前記電源情報信号の前記電源情報に基づいて前記変換部の出力電流の大きさを調節するための調節信号を出力する第３制御部を備え、
前記第１制御部は、前記第１検出信号と前記調節信号とを備えた第４検出信号が入力されるように構成され、
前記第１制御部は、前記第４検出信号の大きさに基づいて、前記メインスイッチング素子のオンオフを制御する機能を更に備えている
ことを特徴とする請求項１６ないし請求項１８のいずれか１項に記載の電源装置。
【請求項２０】
請求項１ないし請求項１９のいずれか１項に記載の電源装置と、前記電源装置により点灯可能な光源部と、前記電源装置および前記光源部が取り付けられた器具本体とを備えている
ことを特徴とする照明器具。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置およびそれを用いた照明器具に関する。
【背景技術】
【０００２】
従来、各種の電子機器に電源として備えられるスイッチング電源回路が提案されている（例えば、特許文献１）。
【０００３】
特許文献１に記載されたスイッチング電源回路７０は、図１２に示すように、ブリッジ整流回路７１および平滑コンデンサ７２からなる全波整流回路と、メインスイッチング素子７３とを備えている。また、スイッチング電源回路７０は、メインスイッチング素子７３を駆動するスイッチング駆動部７４と、１次巻線７５および２次巻線７６を具備する絶縁コンバータトランス７７とを備えている。
【０００４】
メインスイッチング素子７３としては、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が用いられている。メインスイッチング素子７３のドレイン−ソース間には、並列共振コンデンサ７８が接続されている。また、メインスイッチング素子７３のドレイン−ソース間には、クランプダイオード７９が接続されている。
【０００５】
１次巻線７５には、アクティブクランプ回路８０が並列に接続されている。アクティブクランプ回路８０は、補助スイッチング素子８１と、補助スイッチング素子８１を駆動する自励駆動回路と、クランプコンデンサ８２と、クランプダイオード８３とを備えている。上記自励駆動回路は、絶縁コンバータトランス７７に巻装された駆動巻線８４と、コンデンサ８５と、２つの抵抗８６，８７とを備えている。
【０００６】
絶縁コンバータトランス７７の２次側には、２次巻線７６、直列共振コンデンサ８８、２つの整流ダイオード８９，９０、平滑コンデンサ９１からなる倍電圧半波整流回路が形成されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−３３９９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
スイッチング電源回路７０では、絶縁コンバータトランス７７の２次側に倍電圧半波整流回路が形成されているので、スイッチング電源回路７０のより一層の小型化を図ることが難しい。また、近年、各種の電子機器に電源として備えられる電源装置のより一層の小型化が望まれている。
【０００９】
本発明は上記事由に鑑みて為されたものであり、その目的は、より一層の小型化を図ることが可能な電源装置およびそれを用いた照明器具を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の電源装置は、入力電圧から直流電圧を生成する電源部と、前記電源部から出力された前記直流電圧を異なる直流電圧に変換する変換部と、前記変換部を制御する制御部とを備えている。前記変換部は、アクティブクランプ型のフライバックコンバータである。前記変換部は、メインスイッチング素子と、サブスイッチング素子と、１次巻線および２次巻線を具備するフライバック型のトランスと、前記２次巻線で発生した電圧を半波整流する整流素子とを備えている。前記メインスイッチング素子および前記サブスイッチング素子それぞれは、トランジスタ構造を備えている。前記１次巻線は、前記メインスイッチング素子と直列に接続され、かつ、共振用コンデンサと前記サブスイッチング素子との直列回路と並列に接続されている。前記２次巻線は、前記整流素子と共振用インダクタとの直列回路と直列に接続されている。前記制御部は、前記メインスイッチング素子および前記サブスイッチング素子を制御するように構成されている。前記制御部は、制御モードとして、前記メインスイッチング素子をオン状態、かつ、前記サブスイッチング素子をオフ状態にさせる第１制御モードと、前記メインスイッチング素子をオフ状態、かつ、前記サブスイッチング素子をオン状態にさせる第２制御モードと、前記メインスイッチング素子および前記サブスイッチング素子それぞれをオフ状態にさせる第３制御モードとを備えている。前記制御部は、前記第１制御モードと前記第２制御モードとを、前記第３制御モードを介して交互に繰り返すように構成されている。前記共振用コンデンサのキャパシタンスおよび前記共振用インダクタのインダクタンスそれぞれは、前記メインスイッチング素子がオフ状態、かつ、前記サブスイッチング素子がオン状態のとき、少なくとも前記共振用コンデンサと前記１次巻線と前記共振用インダクタとの共振現象により前記メインスイッチング素子の第１主端子および第２主端子の間に発生する電圧の波形が凸曲線となるように、設定されている。
【００１１】
この電源装置において、前記整流素子は、第１ダイオードにより構成され、前記１次巻線の第１端は、前記電源部の高電位側に接続され、かつ、前記共振用コンデンサを介して前記サブスイッチング素子の第１主端子に接続され、前記サブスイッチング素子の第２主端子は、前記１次巻線の第２端に接続され、かつ、前記メインスイッチング素子の前記第１主端子に接続され、前記メインスイッチング素子の前記第２主端子は、前記電源部の低電位側に接続され、前記メインスイッチング素子および前記サブスイッチング素子それぞれの制御端子は、前記制御部に接続され、前記２次巻線の第１端は、前記第１ダイオードのアノードに接続され、前記第１ダイオードのカソードは、前記共振用インダクタに接続され、前記２次巻線の第２端は、前記電源部の前記低電位側に接続されていることが好ましい。
【００１２】
この電源装置において、前記共振用コンデンサのキャパシタンスおよび前記共振用インダクタのインダクタンスそれぞれは、前記メインスイッチング素子がオフ状態、かつ、前記サブスイッチング素子がオン状態のとき、前記メインスイッチング素子の前記第１主端子および前記第２主端子の間に発生する前記電圧のピーク値が、前記電源部の出力電圧以上、かつ、前記メインスイッチング素子の耐圧未満となるように、設定されていることが好ましい。
【００１３】
この電源装置において、前記共振用コンデンサのキャパシタンスおよび前記共振用インダクタのインダクタンスそれぞれは、前記メインスイッチング素子がオフ状態、かつ、前記サブスイッチング素子がオン状態のとき、前記サブスイッチング素子に流れる電流の波形がＳ字状となるように、設定されていることが好ましい。
【００１４】
この電源装置において、前記制御部は、前記変換部の出力電流を定電流化するように前記変換部を制御することが好ましい。
【００１５】
この電源装置において、前記トランスの結合係数は、０．９以上１以下であることが好ましい。
【００１６】
この電源装置において、前記制御部は、前記メインスイッチング素子を制御する第１制御回路と、前記サブスイッチング素子を制御する第２制御回路とを備え、前記トランスの１次側には、前記１次巻線と磁気的に結合する３次巻線および４次巻線が設けられ、前記第１制御回路は、前記３次巻線で発生する電圧を動作電源とし、かつ、前記変換部の出力電流の大きさに基づいて前記メインスイッチング素子を制御するように構成され、前記第２制御回路は、前記４次巻線に発生する電圧の大きさに基づいて前記サブスイッチング素子を制御するように構成されていることが好ましい。
【００１７】
この電源装置において、前記第２制御回路は、自励式の制御回路であって、前記第１制御回路による前記メインスイッチング素子のオンオフに連動して前記サブスイッチング素子をオフオンさせるように構成されていることが好ましい。
【００１８】
この電源装置において、前記第１制御回路は、前記変換部の出力電流に対応する第１検出信号と、前記メインスイッチング素子に流れる電流に対応する第２検出信号と、前記電源部の入力電圧の波形、前記入力電圧の波形における振幅、前記入力電圧の波形における位相の少なくとも１つの電源情報を具備する電源情報信号とが入力されるように構成されていることが好ましい。
【００１９】
この電源装置において、前記第１制御回路は、前記変換部の出力電圧に対応する第３検出信号が入力されるように構成され、前記第１制御回路は、前記第３検出信号の大きさに基づいて、前記メインスイッチング素子を制御するように構成されていることが好ましい。
【００２０】
この電源装置において、前記電源部の入力側には、正弦波状の交流電圧を位相制御する位相制御回路が電気的に接続され、前記電源部は、前記位相制御回路により位相制御された電圧を前記入力電圧として前記直流電圧を生成するように構成されていることが好ましい。
【００２１】
この電源装置において、前記位相制御回路は、前記変換部の出力側に電気的に接続される固体発光素子を調光させるように構成されていることが好ましい。
【００２２】
この電源装置において、前記電源情報信号は、前記固体発光素子の調光レベルを指示する第１調光信号であって、前記位相制御回路により位相制御された電圧の波形からなることが好ましい。
【００２３】
この電源装置において、前記電源部の入力側には、正弦波状の交流電圧が全波整流された電圧の力率を改善する力率改善回路が、電気的に接続され、前記電源部は、前記力率改善回路の出力電圧を前記入力電圧として前記直流電圧を生成するように構成されていることが好ましい。
【００２４】
この電源装置において、前記力率改善回路の入力側には、正弦波状の交流電圧を全波整流する整流回路が電気的に接続され、前記力率改善回路は、前記整流回路により全波整流された電圧の波形における谷部を平滑する平滑回路であることが好ましい。
【００２５】
この電源装置において、前記第１制御回路は、前記メインスイッチング素子のオンオフを制御する第１制御部と、前記第１制御部を制御する第２制御部とを備え、前記第１制御部は、前記第１検出信号が入力されるように構成され、前記第２制御部は、前記電源情報信号が入力され、かつ、前記電源情報信号の前記電源情報に基づいて前記第１制御部を制御するための第１制御信号を前記第１制御部へ出力するように構成され、前記第１制御信号は、第１ＰＷＭ信号であり、前記第１制御部は、前記第２制御部から出力された前記第１制御信号の第１デューティ比と前記第１検出信号の大きさとに基づいて、前記メインスイッチング素子のオンオフを制御するように構成されていることが好ましい。
【００２６】
この電源装置において、前記第２制御部は、前記第３検出信号が入力されるように構成され、前記第２制御部は、前記第３検出信号の大きさが予め設定された閾値以上のとき、前記第１制御部による前記メインスイッチング素子のオンオフを停止させる、もしくは、前記変換部の動作を停止させることが好ましい。
【００２７】
この電源装置において、前記第２制御部は、前記固体発光素子の調光レベルを指示する第２調光信号が入力されるように構成され、前記第２調光信号は、第２ＰＷＭ信号であり、前記第２制御部は、前記第２調光信号の第２デューティ比に基づいて前記第１制御部を制御するための第２制御信号を前記第１制御部へ出力するように構成され、前記第２制御信号は、第３ＰＷＭ信号であり、前記第１制御部は、前記第２制御部から出力された前記第２制御信号の第３デューティ比と前記第１検出信号の大きさとに基づいて、前記メインスイッチング素子のオンオフを制御する機能を更に備えていることが好ましい。
【００２８】
この電源装置において、前記第１制御回路は、前記第２制御部に入力された前記電源情報信号の前記電源情報に基づいて前記変換部の出力電流の大きさを調節するための調節信号を出力する第３制御部を備え、前記第１制御部は、前記第１検出信号と前記調節信号とを備えた第４検出信号が入力されるように構成され、前記第１制御部は、前記第４検出信号の大きさに基づいて、前記メインスイッチング素子のオンオフを制御する機能を更に備えていることが好ましい。
【００２９】
本発明の照明器具は、前記電源装置と、前記電源装置により点灯可能な光源部と、前記電源装置および前記光源部が取り付けられた器具本体とを備えている。
【発明の効果】
【００３０】
本発明の電源装置では、前記共振用コンデンサのキャパシタンスおよび前記共振用インダクタのインダクタンスそれぞれが、前記メインスイッチング素子がオフ状態、かつ、前記サブスイッチング素子がオン状態のとき、少なくとも前記共振用コンデンサと前記１次巻線と前記共振用インダクタとの共振現象により前記メインスイッチング素子の第１主端子および第２主端子の間に発生する電圧の波形が凸曲線となるように、設定されている。よって、本発明の電源装置においては、前記メインスイッチング素子がオフ状態、かつ、前記サブスイッチング素子がオン状態のときに、前記トランスの前記１次巻線に共振電圧を発生させることが可能となり、前記変換部の出力電圧を昇圧することが可能となる。これにより、本発明の電源装置においては、前記トランスの前記２次巻線の巻数を減らすことが可能で、前記トランスの小型化を図ることが可能となる。しかして、本発明の電源装置においては、より一層の小型化を図ることが可能となる。
【００３１】
本発明の照明器具では、前記電源装置と、前記電源装置により点灯可能な光源部と、前記電源装置および前記光源部が取り付けられた器具本体とを備えている。よって、本発明の照明器具においては、より一層の小型化を図ることが可能となる。
【図面の簡単な説明】
【００３２】
【図１】実施形態１の電源装置の回路図である。
【図２】実施形態１の電源装置の動作を説明するタイミングチャートである。
【図３】実施形態１の電源装置に関し、シミュレーション用にモデル化した電源装置の回路図である。
【図４】シミュレーション用にモデル化した電源装置の動作のシミュレーション結果を示すタイミングチャートである。
【図５】シミュレーション用にモデル化した電源装置の動作のシミュレーション結果を示す他のタイミングチャートである。
【図６】シミュレーション用にモデル化した電源装置の動作のシミュレーション結果を示す別のタイミングチャートである。
【図７】シミュレーション用にモデル化した電源装置の動作のシミュレーション結果に関し、トランスの巻数比と共振用コンデンサのキャパシタンスとの相関図である。
【図８】実施形態１の照明器具の施工状態における概略側面図である。
【図９】実施形態１の照明器具の概略斜視図である。
【図１０】実施形態２の電源装置の回路図である。
【図１１】実施形態２の電源装置において、整流回路と力率改善回路と電源部を示す回路図である。
【図１２】従来例のスイッチング電源回路の回路図である。
【発明を実施するための形態】
【００３３】
（実施形態１）
以下、本実施形態の電源装置１０について、図１および図２を参照しながら説明する。
【００３４】
電源装置１０は、負荷２１に電力を供給するように構成されている。負荷２１としては、例えば、固体発光素子２２を備えた光源部２３などを用いることができる。固体発光素子２２としては、例えば、発光ダイオードなどを用いることができる。なお、電源装置１０は、負荷２１を構成要件として含まない。
【００３５】
光源部２３は、複数の固体発光素子２２を備えている。複数の固体発光素子２２の電気的な接続関係は、直列接続としているがこれに限らない。複数の固体発光素子２２の電気的な接続関係は、並列接続であってもよいし、直列接続と並列接続とを組み合わせた接続であってもよい。固体発光素子２２の発光色は、白色としているが、この色を特に限定するものではない。
【００３６】
光源部２３では、固体発光素子２２の数を複数としているが、１つであってもよい。また、光源部２３では、固体発光素子２２として発光ダイオードを用いているがこれに限らない。光源部２３では、固体発光素子２２として、例えば、半導体レーザ素子、有機エレクトロルミネッセンス素子などを用いることもできる。なお、電源装置１０では、負荷２１として光源部２３を用いているがこれに限らない。電源装置１０では、負荷２１として、例えば、２次電池などを用いることもできる。
【００３７】
電源装置１０は、入力電圧から直流電圧を生成する電源部１と、電源部１から出力された直流電圧を異なる直流電圧に変換する変換部２と、変換部２を制御する制御部３とを備えている。
【００３８】
電源部１の入力側には、正弦波状の交流電圧を位相制御する位相制御回路１１が電気的に接続されている。位相制御回路１１の入力側には、例えば、商用電源２５などが電気的に接続される。位相制御回路１１は、変換部２の出力側に電気的に接続される光源部２３の各固体発光素子２２を調光させるように構成されている。位相制御回路１１としては、例えば、調光器などを用いることができる。
【００３９】
電源部１は、位相制御回路１１により位相制御された電圧を入力電圧として直流電圧を生成するように構成されている。電源部１としては、例えば、ダイオードブリッジとコンデンサとを備えた整流平滑回路などを用いることができる。
【００４０】
変換部２は、アクティブクランプ型のフライバックコンバータである。変換部２は、メインスイッチング素子Ｑ１と、サブスイッチング素子Ｑ２と、１次巻線Ｌ１および２次巻線Ｌ２を具備するフライバック型のトランスＴ１と、２次巻線Ｌ２で発生した電圧を半波整流する整流素子４とを備えている。メインスイッチング素子Ｑ１およびサブスイッチング素子Ｑ２それぞれは、トランジスタ構造を備えている。メインスイッチング素子Ｑ１およびサブスイッチング素子Ｑ２としては、例えば、ノーマリオフ型のｎチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などを用いることができる。整流素子４としては、例えば、ダイオード（第１ダイオード）などを用いることができる。トランスＴ１の１次側には、１次巻線Ｌ１と磁気的に結合する３次巻線Ｌ３および４次巻線Ｌ４が設けられている。４次巻線Ｌ４は、１次巻線Ｌ１で発生する電圧とは逆極性の電圧が得られるように１次巻線Ｌ１と磁気的に結合されている。
【００４１】
１次巻線Ｌ１の第１端は、電源部１の高電位側に接続され、かつ、共振用コンデンサＣ１を介してサブスイッチング素子Ｑ２の第１主端子（本実施形態では、ドレイン端子）に接続されている。サブスイッチング素子Ｑ２の第２主端子（本実施形態では、ソース端子）は、１次巻線Ｌ１の第２端に接続され、かつ、メインスイッチング素子Ｑ１の第１主端子（本実施形態では、ドレイン端子）に接続されている。要するに、１次巻線Ｌ１は、メインスイッチング素子Ｑ１と直列に接続され、かつ、共振用コンデンサＣ１とサブスイッチング素子Ｑ２との直列回路と並列に接続されている。
【００４２】
メインスイッチング素子Ｑ１の第２主端子（本実施形態では、ソース端子）は、抵抗Ｒ１を介して、電源部１の低電位側に接続されている。電源部１の低電位側は、接地されている。
【００４３】
メインスイッチング素子Ｑ１およびサブスイッチング素子Ｑ２それぞれの制御端子（本実施形態では、ゲート端子）は、制御部３に接続されている。メインスイッチング素子Ｑ１の図記号におけるダイオード７は、メインスイッチング素子Ｑ１として用いるｎチャネルＭＯＳＦＥＴの寄生ダイオードを表している。また、メインスイッチング素子Ｑ１の図記号におけるコンデンサ８は、メインスイッチング素子Ｑ１として用いるｎチャネルＭＯＳＦＥＴの寄生容量を表している。サブスイッチング素子Ｑ２の図記号におけるダイオード９は、サブスイッチング素子Ｑ２として用いるｎチャネルＭＯＳＦＥＴの寄生ダイオードを表している。
【００４４】
２次巻線Ｌ２の第１端は、整流素子４の第１端（本実施形態では、ダイオードのアノード）に接続されている。整流素子４の第２端（本実施形態では、ダイオードのカソード）は、共振用インダクタＬ５の第１端に接続されている。共振用インダクタＬ５の第２端は、平滑用のコンデンサＣ２の高電位側に接続されている。コンデンサＣ２の低電位側は、２次巻線Ｌ２の第２端に接続されている。２次巻線Ｌ２の第２端は、電源部１の低電位側に接続されている。要するに、２次巻線Ｌ２は、整流素子４と共振用インダクタＬ５との直列回路と直列に接続されている。
【００４５】
制御部３は、メインスイッチング素子Ｑ１およびサブスイッチング素子Ｑ２を制御するように構成されている。また、制御部３は、制御モードとして、第１制御モードと、第２制御モードと、第３制御モードとを備えている。第１制御モードは、メインスイッチング素子Ｑ１をオン状態、かつ、サブスイッチング素子Ｑ２をオフ状態にさせる制御モードである。第２制御モードは、メインスイッチング素子Ｑ１をオフ状態、かつ、サブスイッチング素子Ｑ２をオン状態にさせる制御モードである。第３制御モードは、メインスイッチング素子Ｑ１およびサブスイッチング素子Ｑ２それぞれをオフ状態にさせる制御モードである。制御部３は、図２に示すように、第１制御モードと第２制御モードとを、第３制御モードを介して交互に繰り返すように構成されている。なお、図２中のＳ１は、制御部３の制御モードが第１制御モードとなっている期間を表している。また、図２中のＳ２は、制御部３の制御モードが第２制御モードとなっている期間を表している。また、図２中のＳ３は、制御部３の制御モードが第３制御モードとなっている期間を表している。
【００４６】
制御部３は、メインスイッチング素子Ｑ１を制御する第１制御回路５と、サブスイッチング素子Ｑ２を制御する第２制御回路６とを備えている。
【００４７】
第１制御回路５は、トランスＴ１の３次巻線Ｌ３で発生する電圧を動作電源とし、かつ、変換部２の出力電流Ｉ１の大きさに基づいてメインスイッチング素子Ｑ１を制御するように構成されている。３次巻線Ｌ３の第１端は、ダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードは、第１制御回路５に接続されている。また、ダイオードＤ１のカソードは、コンデンサＣ３を介して、電源部１の低電位側に接続されている。３次巻線Ｌ３の第２端は、抵抗Ｒ２を介して、ダイオードＤ２のアノードに接続されている。ダイオードＤ２のアノードは、第１制御回路５に接続されている。ダイオードＤ２のカソードは、電源部１の低電位側に接続されている。電源装置１０では、３次巻線Ｌ３が１次巻線Ｌ１と磁気的に結合されているので、１次巻線Ｌ１に電流が流れると、３次巻線Ｌ３にも電流が流れる。これにより、第１制御回路５は、トランスＴ１の３次巻線Ｌ３で発生する電圧を動作電源として用いることが可能となる。
【００４８】
第１制御回路５は、変換部２の出力電流Ｉ１に対応する第１検出信号が入力されるように構成されている。第１制御回路５は、抵抗Ｒ５と抵抗Ｒ６との直列回路を介して、コンデンサＣ２の低電位側に接続されている。電源装置１０では、抵抗Ｒ５および抵抗Ｒ６の接続点とコンデンサＣ２の高電位側との間に、光源部２３が接続される。光源部２３のアノード側は、コンデンサＣ２の高電位側に接続される。光源部２３のカソード側は、抵抗Ｒ５および抵抗Ｒ６の接続点に接続される。
【００４９】
抵抗Ｒ５は、変換部２の出力電流Ｉ１を検出するための抵抗である。すなわち、電源装置１０では、抵抗Ｒ５の両端電圧が、変換部２の出力電流Ｉ１に対応する。電源装置１０では、抵抗Ｒ５の両端電圧の電圧信号が、変換部２の出力電流Ｉ１を検出するための第１検出信号を構成している。よって、第１制御回路５は、変換部２の出力電流Ｉ１を検出することが可能となり、第１検出信号の大きさに基づいてメインスイッチング素子Ｑ１を制御することが可能となる。言い換えれば、第１制御回路５は、変換部２の出力電流Ｉ１の大きさに基づいてメインスイッチング素子Ｑ１を制御するように構成されている。これにより、第１制御回路５は、変換部２の出力電流Ｉ１を定電流化することが可能となる。つまり、制御部３は、変換部２の出力電流Ｉ１を定電流化するように変換部２を制御する。
【００５０】
また、第１制御回路５は、メインスイッチング素子Ｑ１に流れる電流Ｉ２に対応する第２検出信号が入力されるように構成されている。第１制御回路５は、メインスイッチング素子Ｑ１のソース端子に接続されている。
【００５１】
抵抗Ｒ１は、メインスイッチング素子Ｑ１に流れる電流Ｉ２を検出するための抵抗である。すなわち、電源装置１０では、抵抗Ｒ１の両端電圧が、メインスイッチング素子Ｑ１に流れる電流Ｉ２に対応する。電源装置１０では、抵抗Ｒ１の両端電圧の電圧信号が、メインスイッチング素子Ｑ１に流れる電流Ｉ２を検出するための第２検出信号を構成している。よって、第１制御回路５は、メインスイッチング素子Ｑ１に流れる電流Ｉ２を検出することが可能となり、第２検出信号の大きさに基づいて、メインスイッチング素子Ｑ１を制御することが可能となる。
【００５２】
第１制御回路５は、電源部１の入力電圧の波形、電源部１の入力電圧の波形における振幅、電源部１の入力電圧の波形における位相の少なくとも１つの電源情報を具備する電源情報信号が入力されるように構成されている。第１制御回路５は、位相制御回路１１と電源部１との接続点に接続されている。電源装置１０では、電源情報信号が、例えば、各固体発光素子２２の調光レベルを指示する調光信号（第１調光信号）であって、位相制御回路１１により位相制御された電圧の波形からなる。これにより、電源装置１０は、例えば、電源情報信号の電源情報（本実施形態では、位相）に基づいて光源部２３を調光させることが可能となる。
【００５３】
また、第１制御回路５は、変換部２の出力電圧Ｖ１に対応する第３検出信号が入力されるように構成されている。コンデンサＣ２には、抵抗Ｒ７と抵抗Ｒ８との直列回路が並列接続されている。第１制御回路５は、抵抗Ｒ７と抵抗Ｒ８との接続点に接続されている。
【００５４】
抵抗Ｒ７と抵抗Ｒ８との直列回路は、変換部２の出力電圧Ｖ１を検出するための分圧回路である。すなわち、電源装置１０では、抵抗Ｒ８の両端電圧が、変換部２の出力電圧Ｖ１に対応する。電源装置１０では、抵抗Ｒ８の両端電圧の電圧信号が、変換部２の出力電圧Ｖ１を検出するための第３検出信号を構成している。よって、第１制御回路５は、変換部２の出力電圧Ｖ１を検出することが可能となり、第３検出信号の大きさに基づいて、メインスイッチング素子Ｑ１を制御することが可能となる。つまり、第１制御回路５は、第３検出信号の大きさに基づいて、メインスイッチング素子Ｑ１を制御するように構成されている。
【００５５】
第２制御回路６は、自励式の制御回路であって、４次巻線Ｌ４に発生する電圧の大きさに基づいてサブスイッチング素子Ｑ２を制御するように構成されている。第２制御回路６は、２つの抵抗Ｒ３，Ｒ４と、コンデンサＣ４とを備えている。４次巻線Ｌ４の第１端は、メインスイッチング素子Ｑ１のドレイン端子とサブスイッチング素子Ｑ２のソース端子とに、それぞれ接続されている。４次巻線Ｌ４の第２端は、抵抗Ｒ３とコンデンサＣ４と抵抗Ｒ４との直列回路を介して、メインスイッチング素子Ｑ１のドレイン端子とサブスイッチング素子Ｑ２のソース端子とに、それぞれ接続されている。コンデンサＣ４と抵抗Ｒ４との接続点は、サブスイッチング素子Ｑ２のゲート端子に接続されている。これにより、第２制御回路６は、第１制御回路５によるメインスイッチング素子Ｑ１のオンオフに連動してサブスイッチング素子Ｑ２をオフオンさせることが可能となる。つまり、第２制御回路６は、第１制御回路５によるメインスイッチング素子Ｑ１のオンオフに連動してサブスイッチング素子Ｑ２をオフオンさせるように構成されている。
【００５６】
第１制御回路５は、メインスイッチング素子Ｑ１のオンオフを制御する第１制御部１２と、第１制御部１２を制御する第２制御部１３とを備えている。第１制御部１２としては、例えば、第１制御用ＩＣなどを用いることができる。第２制御部１３としては、例えば、マイクロコンピュータなどを用いることができる。
【００５７】
第１制御部１２は、メインスイッチング素子Ｑ１のゲート端子に接続されている。また、第１制御部１２は、メインスイッチング素子Ｑ１のソース端子に接続されている。さらに、第１制御部１２は、抵抗Ｒ５と抵抗Ｒ６との直列回路を介して、コンデンサＣ２の低電位側に接続されている。要するに、第１制御部１２は、第１検出信号が入力されるように構成されている。
【００５８】
第２制御部１３は、ダイオードＤ２のアノードに接続されている。また、第２制御部１３は、抵抗Ｒ７と抵抗Ｒ８との接続点に接続されている。さらに、第２制御部１３は、位相制御回路１１と電源部１との接続点に接続されている。要するに、第２制御部１３は、第３検出信号および電源情報信号がそれぞれ入力されるように構成されている。
【００５９】
第２制御部１３は、電源情報信号が入力されたとき、電源情報信号の電源情報（本実施形態では、位相）に基づいて第１制御部１２を制御するための第１制御信号を生成する。第１制御信号としては、例えば、第１ＰＷＭ（Pulse Width Modulation）信号などを用いることができる。第２制御部１３は、第２制御部１３に予め設けられた第１記憶部（図示せず）に、電源情報信号の電源情報と第１制御信号の第１デューティ比とが対応付けられた第１データテーブルが記憶されている。第２制御部１３は、第１データテーブルに従って、電源情報信号の電源情報に対応する第１デューティ比を備えた第１制御信号を生成する。
【００６０】
また、第２制御部１３は、第１制御信号を第１制御部１２へ出力するように構成されている。要するに、第２制御部１３は、電源情報信号の電源情報に基づいて第１制御部１２を制御するための第１制御信号を第１制御部１２へ出力するように構成されている。
【００６１】
第１制御部１２は、第２制御部１３から出力された第１制御信号の第１デューティ比と第１検出信号の大きさとに基づいて、メインスイッチング素子Ｑ１のオンオフを制御するように構成されている。一例を挙げて説明すると、第１制御部１２は、第２制御部１３から出力された第１制御信号の第１デューティ比に従って変換部２の出力電流Ｉ１を変更する（第１検出信号の大きさが変わる）ように、メインスイッチング素子Ｑ１のオンオフを制御する。これにより、電源装置１０は、例えば、光源部２３を調光させることが可能で、かつ、変換部２の出力電流Ｉ１の変動を抑制することが可能となる。よって、電源装置１０は、光源部２３を調光可能で、かつ、光源部２３から放射される光のちらつきを抑制することが可能となる。
【００６２】
第２制御部１３は、第３検出信号の大きさが予め設定された閾値以上のとき、第１制御部１２によるメインスイッチング素子Ｑ１のオンオフを停止させる、もしくは、変換部２の動作を停止させるように構成されている。これにより、電源装置１０は、例えば、電源部１の入力電圧に雷サージ電圧が印加されたときに、光源部２３に過電流が流れるのを抑制することが可能となる。なお、上記閾値は、第２制御部１３の上記第１記憶部に予め記憶されている。
【００６３】
電源装置１０は、例えばリモートコントローラ（以下、リモコン）２４からの無線信号を受信可能な受信器１５を備えている。上記無線信号としては、例えば、赤外線信号、電波信号などを用いることができる。電源装置１０では、上記無線信号に、各固体発光素子２２の点灯、消灯もしくは調光を指示する調光信号（第２調光信号）が重畳される。第２調光信号としては、例えば、第２ＰＷＭ信号などを用いることができる。
【００６４】
受信器１５は、第２制御部１３と電気的に接続されている。また、受信器１５は、リモコン２４からの上記無線信号が受信されたとき、上記無線信号に重畳された第２調光信号を第２制御部１３へ出力するように構成されている。要するに、第２制御部１３は、各固体発光素子２２の調光レベルを指示する第２調光信号が入力されるように構成されている。
【００６５】
第２制御部１３は、受信器１５から第２調光信号が入力されたとき、第２調光信号の第２デューティ比に基づいて第１制御部１２を制御するための第２制御信号を生成する。第２制御信号としては、例えば、第３ＰＷＭ信号などを用いることができる。第２制御部１３は、第２制御部１３の上記第１記憶部に、第２調光信号の第２デューティ比と第２制御信号の第３デューティ比とが対応付けられた第２データテーブルが記憶されている。第２制御部１３は、第２データテーブルに従って、第２調光信号の第２デューティ比に対応する第３デューティ比を備えた第２制御信号を生成する。
【００６６】
また、第２制御部１３は、第２制御信号を第１制御部１２へ出力するように構成されている。要するに、第２制御部１３は、第２調光信号の第２デューティ比に基づいて第１制御部１２を制御するための第２制御信号を第１制御部１２へ出力するように構成されている。
【００６７】
第１制御部１２は、第２制御部１３から出力された第２制御信号の第３デューティ比と第１検出信号の大きさとに基づいて、メインスイッチング素子Ｑ１のオンオフを制御するように構成されている。言い換えれば、第１制御部１２は、第２制御部１３から出力された第２制御信号の第３デューティ比と第１検出信号の大きさとに基づいて、メインスイッチング素子Ｑ１のオンオフを制御する機能を更に備えている。一例を挙げて説明すると、第１制御部１２は、第２制御部１３からの第２制御信号が入力されたとき、第２制御信号の第３デューティ比に従って変換部２の出力電流Ｉ１を変更する（第１検出信号の大きさが変わる）ように、メインスイッチング素子Ｑ１のオンオフを制御する。これにより、電源装置１０は、例えば、光源部２３を調光させることが可能で、かつ、変換部２の出力電流Ｉ１の変動を抑制することが可能となる。よって、電源装置１０は、光源部２３を調光可能で、かつ、光源部２３から放射される光のちらつきを抑制することが可能となる。なお、電源装置１０は、受信器１５を備えているが、これを特に限定するものではなく、受信器１５を備えていなくてもよい。
【００６８】
第１制御回路５は、変換部２の出力電流Ｉ１の大きさを調節するための調節信号を出力する第３制御部１４を備えている。第３制御部１４としては、例えば、第２制御用ＩＣなどを用いることができる。第３制御部１４は、第２制御部１３に入力された電源情報信号の電源情報に基づいて上記調節信号を出力するように構成されている。第３制御部１４は、第２制御部１３と電気的に接続されている。第２制御部１３は、電源情報信号が入力されたとき、電源情報信号を第３制御部１４へ出力するように構成されている。第３制御部１４は、第３制御部１４に予め設けられた第２記憶部（図示せず）に、電源情報信号の電源情報（本実施形態では、位相）と上記調節信号の大きさとが対応付けられた第３データテーブルが記憶されている。第３制御部１４は、第３データテーブルに従って、電源情報信号の電源情報に対応する上記調節信号を出力する。一例を挙げて説明すると、第３制御部１４は、電源情報信号の電源情報に従って変換部２の出力電流Ｉ１の大きさを調節するような上記調節信号を出力する。
【００６９】
第１制御部１２は、第１検出信号と上記調節信号とを備えた第４検出信号が入力されるように構成されている。第３制御部１４は、抵抗Ｒ９を介して抵抗Ｒ６に接続されている。また、第３制御部１４は、抵抗Ｒ９を介して第１制御部１２に接続されている。電源装置１０では、第１検出信号に上記調節信号が重畳された信号が、第４検出信号を構成している。
【００７０】
第１制御部１２は、第４検出信号の大きさに基づいて、メインスイッチング素子Ｑ１のオンオフを制御するように構成されている。言い換えれば、第１制御部１２は、第４検出信号の大きさに基づいて、メインスイッチング素子Ｑ１のオンオフを制御する機能を更に備えている。これにより、電源装置１０では、変換部２の出力電流Ｉ１を任意に変更することが可能となる。
【００７１】
ところで、共振用コンデンサＣ１のキャパシタンスおよび共振用インダクタＬ５のインダクタンスそれぞれは、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、少なくとも共振用コンデンサＣ１と１次巻線Ｌ１と共振用インダクタＬ５との共振現象によりメインスイッチング素子Ｑ１のドレイン端子およびソース端子の間に発生する電圧Ｖ２の波形Ａ１が凸曲線（図２参照）となるように、設定されている。共振用コンデンサＣ１のキャパシタンスは、１次巻線Ｌ１および共振用インダクタＬ５による等価インダクタンスとの共振現象によりトランスＴ１の１次巻線Ｌ１に共振電圧が発生するように、設定されている。これにより、電源装置１０では、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のときに、トランスＴ１の１次巻線Ｌ１に共振電圧を発生させることが可能となり、変換部２の出力電圧Ｖ１を昇圧することが可能となる。よって、電源装置１０では、トランスＴ１の２次巻線Ｌ２の巻数を減らすことが可能となり、トランスＴ１の小型化を図ることが可能となる。しかして、電源装置１０では、小型化を図ることが可能となる。なお、共振用コンデンサＣ１のキャパシタンスは、１次巻線Ｌ１および共振用インダクタＬ５による等価インダクタンスとの共振現象によりトランスＴ１の１次巻線Ｌ１に共振電圧が発生するように、設定されているがこれに限らない。共振用コンデンサＣ１のキャパシタンスは、例えば、１次巻線Ｌ１、共振用インダクタＬ５、２次巻線Ｌ２、トランスＴ１の漏れインダクタによる等価インダクタンスとの共振現象によりトランスＴ１の１次巻線Ｌ１に共振電圧が発生するように、設定されていてもよい。メインスイッチング素子Ｑ１の電圧Ｖ２の波形Ａ１は、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、凸曲線となる。言い換えれば、メインスイッチング素子Ｑ１の電圧Ｖ２の波形Ａ１は、電圧Ｖ２の電圧値が、時間経過に伴って徐々に増加して電圧Ｖ２のピーク値に達した後、時間経過に伴って徐々に減少するような波形となる。
【００７２】
電源装置１０では、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、サブスイッチング素子Ｑ２に流れる電流Ｉ３の波形Ａ２がＳ字状（図２参照）となる。つまり、共振用コンデンサＣ１のキャパシタンスおよび共振用インダクタＬ５のインダクタンスそれぞれは、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、サブスイッチング素子Ｑ２に流れる電流Ｉ３の波形Ａ２がＳ字状となるように、設定されている。サブスイッチング素子Ｑ２に流れる電流Ｉ３の波形Ａ２は、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、Ｓ字状となる。言い換えれば、サブスイッチング素子Ｑ２に流れる電流Ｉ３の波形Ａ２は、サブスイッチング素子Ｑ２に流れる電流Ｉ３の電流値が、時間経過に伴って負の最大値から正の最大値へ徐々に変化するような波形となる。
【００７３】
また、共振用コンデンサＣ１のキャパシタンスおよび共振用インダクタＬ５のインダクタンスそれぞれは、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、メインスイッチング素子Ｑ１の電圧Ｖ２のピーク値が、電源部１の出力電圧Ｖ３以上、かつ、メインスイッチング素子Ｑ１の耐圧未満となるように、設定されている。これにより、電源装置１０では、メインスイッチング素子Ｑ１として比較的に低い耐圧を有するスイッチング素子を選定することが可能で、かつ、変換部２の出力電圧Ｖ１を昇圧することが可能となる。よって、電源装置１０では、小型化および低コスト化を図ることが可能となる。
【００７４】
以下、本実施形態の電源装置１０の動作について、図１および図２に基づいて説明する。なお、以下では、電源装置１０に、商用電源２５から電力が供給されているものとして説明する。図２中のＶ４は、共振用コンデンサＣ１の両端電圧を表している。また、図２中のＶ５は、サブスイッチング素子Ｑ２のゲート−ソース間電圧を表している。また、図２中のＶ６は、サブスイッチング素子Ｑ２のドレイン−ソース間電圧を表している。
【００７５】
電源装置１０では、メインスイッチング素子Ｑ１がオフ状態からオン状態になると（図２中のｔ１の時点）、トランスＴ１の１次巻線Ｌ１を介して、メインスイッチング素子Ｑ１に電流Ｉ２が流れる。これにより、電源装置１０では、１次巻線Ｌ１に磁気エネルギーが蓄積される。
【００７６】
また、電源装置１０では、メインスイッチング素子Ｑ１がオン状態からオフ状態になると（図２中のｔ２の時点）、１次巻線Ｌ１に逆起電力が発生する。これにより、電源装置１０では、コンデンサ８が充電され、メインスイッチング素子Ｑ１の電圧Ｖ２が上昇する（図２中のｔ２〜ｔ３の期間）。そして、電源装置１０では、コンデンサ８が充電されるときに、ダイオード９に電流が流れて、共振用コンデンサＣ１が逆充電される（図２中のｔ３〜ｔ４の期間）。
【００７７】
また、電源装置１０では、共振用コンデンサＣ１が逆充電されるときに、トランスＴ１の４次巻線Ｌ４で発生した誘起電圧（サブスイッチング素子Ｑ２のゲート−ソース間電圧Ｖ５）が、サブスイッチング素子Ｑ２のゲート閾値電圧Ｖｔｈ以上になると（図２中のｔ３の時点）、サブスイッチング素子Ｑ２がオフ状態からオン状態になる。これにより、電源装置１０では、１次巻線Ｌ１から共振用コンデンサＣ１を介してサブスイッチング素子Ｑ２に電流Ｉ３が流れ、メインスイッチング素子Ｑ１の電圧Ｖ２の波形Ａ１が凸曲線となる。よって、電源装置１０では、メインスイッチング素子Ｑ１の電圧Ｖ２のピーク値が急に上昇するのを抑制することが可能となり、メインスイッチング素子Ｑ１が絶縁破壊するのを抑制することが可能となる。また、電源装置１０では、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、サブスイッチング素子Ｑ２に流れる電流Ｉ３の波形Ａ２がＳ字状となる。
【００７８】
また、電源装置１０では、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき（図２中のｔ３〜ｔ４の期間）に、少なくとも共振用コンデンサＣ１と１次巻線Ｌ１と共振用インダクタＬ５との共振現象によってトランスＴ１の１次巻線Ｌ１に共振電圧が発生する。そして、電源装置１０では、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のときに、１次巻線Ｌ１で発生した共振電圧が、２次巻線Ｌ２に伝達される。これにより、電源装置１０では、共振用インダクタＬ５に電流Ｉ４が流れ、コンデンサＣ２が充電される。よって、電源装置１０は、コンデンサＣ２の両端電圧が各固体発光素子２２の順電圧（順方向電圧）の合計電圧以上になると、光源部２３を点灯させることが可能となる。
【００７９】
また、電源装置１０では、トランスＴ１の４次巻線Ｌ４で発生した誘起電圧がサブスイッチング素子Ｑ２のゲート閾値電圧Ｖｔｈ未満になると（図２中のｔ４の時点）、サブスイッチング素子Ｑ２がオン状態からオフ状態になる。これにより、電源装置１０では、共振用コンデンサＣ１に蓄積された電荷が、電源部１を介してグランドへ放電される。また、電源装置１０では、コンデンサ８に蓄積された電荷が、１次巻線Ｌ１と電源部１との経路を介してグランドへ放電される。
【００８０】
ところで、本願発明者らは、図３に示すように、本実施形態の電源装置１０に関し、シミュレーション用にモデル化した電源装置１６を考えた。電源部１は、一定の直流電圧を出力する直流電源である。なお、電源装置１６では、電源装置１０と同様の構成要素に同一の符号を付して説明を適宜省略する。図３中のコンデンサ１７は、サブスイッチング素子Ｑ２の寄生容量を表している。また、図３中の各スイッチング素子Ｑ１，Ｑ２の図記号は、ＭＯＳＦＥＴを簡略化して表している。
【００８１】
電源装置１６では、電源部１の出力電圧を１４０Ｖ、メインスイッチング素子Ｑ１のスイッチング周波数を２００ｋＨｚ、サブスイッチング素子Ｑ２のスイッチング周波数を２００ｋＨｚにそれぞれ設定しているが、これらの数値を特に限定するものではない。各スイッチング素子Ｑ１，Ｑ２のオンデューティ比は、一例として、３８％とした。
【００８２】
また、本願発明者らは、電源装置１６において、共振用コンデンサＣ１以外の回路部品の定数を固定値とし、共振用コンデンサＣ１のキャパシタンスを種々変化させてシミュレーションを行った。なお、本願発明者らは、電源装置１６においてシミュレーションを行う際に、例えば、回路シミュレータなどを用いた。
【００８３】
電源装置１６では、共振用コンデンサＣ１のキャパシタンスを１００ｎＦに設定した場合、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、図４に示すように、メインスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖ７の波形Ａ３が平坦になった。電圧Ｖ７のピーク値は、２４６．６Ｖであった。変換部２の出力電流Ｉ５の平均値は、１５１．１ｍＡであった。図４中のＩ６は、メインスイッチング素子Ｑ１に流れる電流を表している。また、図４中のＶ８は、サブスイッチング素子Ｑ２のドレイン−ソース間電圧を表している。また、図４中のＩ７は、サブスイッチング素子Ｑ２に流れる電流を表している。
【００８４】
また、電源装置１６では、共振用コンデンサＣ１のキャパシタンスを１０ｎＦに設定した場合、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、図５に示すように、メインスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖ７の波形Ａ４が凸曲線（以下、第１の凸曲線）になった。電圧Ｖ７のピーク値は、２５７．１Ｖであった。変換部２の出力電流Ｉ５の平均値は、１４９．８ｍＡであった。図５中のＩ６は、メインスイッチング素子Ｑ１に流れる電流を表している。また、図５中のＶ８は、サブスイッチング素子Ｑ２のドレイン−ソース間電圧を表している。また、図５中のＩ７は、サブスイッチング素子Ｑ２に流れる電流を表している。
【００８５】
また、電源装置１６では、共振用コンデンサＣ１のキャパシタンスを１．５ｎＦに設定した場合、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、図６に示すように、メインスイッチング素子Ｑ１の電圧Ｖ７の波形Ａ５が凸曲線（以下、第２の凸曲線）になった。第２の凸曲線の曲率は、第１の凸曲線の曲率よりも大きくなった。電圧Ｖ７のピーク値は、４２６．１Ｖであった。変換部２の出力電流Ｉ５の平均値は、１５１．６ｍＡであった。図６中のＩ６は、メインスイッチング素子Ｑ１に流れる電流を表している。また、図６中のＶ８は、サブスイッチング素子Ｑ２のドレイン−ソース間電圧を表している。また、図６中のＩ７は、サブスイッチング素子Ｑ２に流れる電流を表している。
【００８６】
したがって、電源装置１６では、共振用コンデンサＣ１のキャパシタンスを１０ｎＦおよび１．５ｎＦにそれぞれ設定した場合、電圧Ｖ７の波形Ａ４および波形Ａ５がそれぞれ凸曲線となり、電圧Ｖ７のピーク値が、共振用コンデンサＣ１のキャパシタンスを１００ｎＦに設定した場合に比べて、大きくなる。よって、電源装置１６では、共振用コンデンサＣ１のキャパシタンスが、電圧Ｖ７の波形Ａ３が平坦になる場合の共振用コンデンサＣ１のキャパシタンスよりも十分小さい場合に、電圧Ｖ７の波形Ａ４，Ａ５が凸曲線となり、電圧Ｖ７のピーク値を大きくすることが可能となる。すなわち、電源装置１０では、共振用コンデンサＣ１のキャパシタンスが、メインスイッチング素子Ｑ１の電圧Ｖ２の波形が平坦になる場合の共振用コンデンサＣ１のキャパシタンスよりも十分小さい場合に、電圧Ｖ２の波形が凸曲線となり、電圧Ｖ２のピーク値を大きくすることが可能となる。電圧Ｖ２の波形が平坦になる場合の共振用コンデンサＣ１のキャパシタンスよりも十分小さいとは、例えば、電圧Ｖ２の波形が平坦になる場合の共振用コンデンサＣ１のキャパシタンスの１／１００〜１／１０の範囲内であることが好ましい。なお、以下では、説明の便宜上、共振用コンデンサＣ１のキャパシタンスが、電圧Ｖ７の波形Ａ３が平坦になる場合の共振用コンデンサＣ１のキャパシタンスよりも十分小さいことを、単に、「共振用コンデンサＣ１のキャパシタンスが十分小さい」と称する。
【００８７】
図７は、電源装置１６のシミュレーション結果の一例であり、変換部２の出力電流Ｉ５の平均値を１５０ｍＡおよび７５ｍＡにそれぞれ設定した場合における、トランスＴ１の巻数比と共振用コンデンサＣ１のキャパシタンスとの相関図である。トランスＴ１の巻数比とは、１次巻線Ｌ１の巻数と２次巻線Ｌ２の巻数の比を意味する。図７中のＢ１は、変換部２の出力電流Ｉ５の平均値が１５０ｍＡである場合のシミュレーション結果を表している。また、図７中のＢ２は、変換部２の出力電流Ｉ５の平均値が７５ｍＡである場合のシミュレーション結果を表している。
【００８８】
電源装置１６では、共振用コンデンサＣ１のキャパシタンスが１０ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が１５０ｍＡであるとき、トランスＴ１の巻数比が０．５８であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが４．７ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が１５０ｍＡであるとき、トランスＴ１の巻数比が０．５７５であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが２．２ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が１５０ｍＡであるとき、トランスＴ１の巻数比が０．５１８であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが１．５ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が１５０ｍＡであるとき、トランスＴ１の巻数比が０．４６２であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが１．２ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が１５０ｍＡであるとき、トランスＴ１の巻数比が０．４２であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが１ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が１５０ｍＡであるとき、トランスＴ１の巻数比が０．３８２であった。
【００８９】
また、電源装置１６では、共振用コンデンサＣ１のキャパシタンスが１０ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が７５ｍＡであるとき、トランスＴ１の巻数比が０．４７９であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが４．７ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が７５ｍＡであるとき、トランスＴ１の巻数比が０．４７２であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが２．２ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が７５ｍＡであるとき、トランスＴ１の巻数比が０．４３であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが１．５ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が７５ｍＡであるとき、トランスＴ１の巻数比が０．３８５であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが１．２ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が７５ｍＡであるとき、トランスＴ１の巻数比が０．３５２であった。電源装置１６では、共振用コンデンサＣ１のキャパシタンスが１ｎＦに設定され、かつ、変換部２の出力電流Ｉ５の平均値が７５ｍＡであるとき、トランスＴ１の巻数比が０．３２であった。
【００９０】
したがって、電源装置１６では、トランスＴ１の１次巻線Ｌ１の巻数が一定で、かつ、共振用コンデンサＣ１のキャパシタンスが十分小さい値に設定された場合、トランスＴ１の２次巻線Ｌ２の巻数を減らすことが可能となる。すなわち、電源装置１０では、トランスＴ１の１次巻線Ｌ１の巻数が一定で、かつ、共振用コンデンサＣ１のキャパシタンスが十分小さい値に設定された場合、トランスＴ１の２次巻線Ｌ２の巻数を減らすことが可能となる。これにより、電源装置１０では、トランスＴ１の小型化を図ることが可能となる。
【００９１】
電源装置１０では、共振用コンデンサＣ１のキャパシタンスが十分小さい値に設定された場合、メインスイッチング素子Ｑ１の電圧Ｖ２の波形Ａ１が凸曲線となり、この電圧Ｖ２のピーク値を大きくすることが可能となる。また、電源装置１０では、共振用コンデンサＣ１のキャパシタンスが十分小さい値に設定された場合、トランスＴ１の２次巻線Ｌ２の巻数を減らすことが可能となり、トランスＴ１の小型化を図ることが可能となる。
【００９２】
また、電源装置１０では、２次巻線Ｌ２が、整流素子４と共振用インダクタＬ５との直列回路と直列に接続されている。そして、電源装置１０では、共振用コンデンサＣ１のキャパシタンスおよび共振用インダクタＬ５のインダクタンスそれぞれが、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、少なくとも共振用コンデンサＣ１と１次巻線Ｌ１と共振用インダクタＬ５との共振現象によりメインスイッチング素子Ｑ１の電圧Ｖ２の波形Ａ１が凸曲線となるように、設定されている。よって、電源装置１０では、図１２に示す構成を備えた従来例のスイッチング電源回路７０における倍電圧半波整流回路が不要となり、従来例のスイッチング電源回路７０に比べて、より一層の小型化を図ることが可能となる。
【００９３】
以上説明した本実施形態の電源装置１０は、入力電圧から直流電圧を生成する電源部１と、電源部１から出力された直流電圧を異なる直流電圧に変換する変換部２と、変換部２を制御する制御部３とを備えている。変換部２は、アクティブクランプ型のフライバックコンバータである。変換部２は、メインスイッチング素子Ｑ１と、サブスイッチング素子Ｑ２と、１次巻線Ｌ１および２次巻線Ｌ２を具備するフライバック型のトランスＴ１と、２次巻線Ｌ２で発生した電圧を半波整流する整流素子４とを備えている。メインスイッチング素子Ｑ１およびサブスイッチング素子Ｑ２それぞれは、トランジスタ構造を備えている。１次巻線Ｌ１は、メインスイッチング素子Ｑ１と直列に接続され、かつ、共振用コンデンサＣ１とサブスイッチング素子Ｑ２との直列回路と並列に接続されている。２次巻線Ｌ２は、整流素子４と共振用インダクタＬ５との直列回路と直列に接続されている。制御部３は、メインスイッチング素子Ｑ１およびサブスイッチング素子Ｑ２を制御するように構成されている。制御部３は、制御モードとして、メインスイッチング素子Ｑ１をオン状態、かつ、サブスイッチング素子Ｑ２をオフ状態にさせる第１制御モードと、メインスイッチング素子Ｑ１をオフ状態、かつ、サブスイッチング素子Ｑ２をオン状態にさせる第２制御モードと、メインスイッチング素子Ｑ１およびサブスイッチング素子Ｑ２それぞれをオフ状態にさせる第３制御モードとを備えている。制御部３は、第１制御モードと第２制御モードとを、第３制御モードを介して交互に繰り返すように構成されている。共振用コンデンサＣ１のキャパシタンスおよび共振用インダクタＬ５のインダクタンスそれぞれは、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、少なくとも共振用コンデンサＣ１と１次巻線Ｌ１と共振用インダクタＬ５との共振現象によりメインスイッチング素子Ｑ１の第１主端子（ドレイン端子）および第２主端子（ソース端子）の間に発生する電圧Ｖ２の波形Ａ１が凸曲線となるように、設定されている。これにより、電源装置１０では、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のときに、トランスＴ１の１次巻線Ｌ１に共振電圧を発生させることが可能となり、変換部２の出力電圧Ｖ１を昇圧することが可能となる。よって、電源装置１０では、トランスＴ１の２次巻線Ｌ２の巻数を減らすことが可能で、トランスＴ１の小型化を図ることが可能となり、従来例のスイッチング電源回路７０に比べて、より一層の小型化を図ることが可能となる。また、電源装置１０では、メインスイッチング素子Ｑ１として比較的に低い耐圧を有するスイッチング素子を選定することが可能で、かつ、トランスＴ１の小型化を図ることが可能となる。
【００９４】
また、電源装置１０では、制御部３が、第１制御モードと第２制御モードとを、第３制御モードを介して交互に繰り返すように構成されている。これにより、電源装置１０では、各スイッチング素子Ｑ１，Ｑ２を、ソフトスイッチングさせることが可能となる。よって、電源装置１０では、各スイッチング素子Ｑ１，Ｑ２のスイッチング損失を抑制することが可能となる。また、電源装置１０では、各スイッチング素子Ｑ１，Ｑ２をソフトスイッチングさせることが可能となるので、ノイズが発生するのを抑制することが可能となる。よって、電源装置１０では、例えば、ノイズフィルタなどが不要となり、より一層の小型化を図ることが可能となる。
【００９５】
また、電源装置１０では、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、少なくとも共振用コンデンサＣ１と１次巻線Ｌ１と共振用インダクタＬ５との共振現象によりメインスイッチング素子Ｑ１の第１主端子および第２主端子の間に発生する電圧Ｖ２の波形Ａ１が凸曲線となる。これにより、電源装置１０では、メインスイッチング素子Ｑ１の第１主端子および第２主端子の間に発生する電圧Ｖ２の高調波成分を抑制することが可能となり、ノイズが発生するのを抑制することが可能となる。よって、電源装置１０では、例えば、ノイズフィルタなどが不要となり、より一層の小型化を図ることが可能となる。
【００９６】
また、電源装置１０では、２次巻線Ｌ２が、整流素子４と共振用インダクタＬ５との直列回路と直列に接続されている。これにより、電源装置１０では、共振用インダクタＬ５に流れる電流Ｉ４を定電流化することが可能となり、例えば、光源部２３から放射される光のちらつきを抑制することが可能となる。
【００９７】
共振用コンデンサＣ１のキャパシタンスおよび共振用インダクタＬ５のインダクタンスそれぞれは、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、サブスイッチング素子Ｑ２に流れる電流Ｉ３の波形Ａ２がＳ字状となるように、設定されている。これにより、電源装置１０では、メインスイッチング素子Ｑ１として比較的に低い耐圧を有するスイッチング素子を選定することが可能で、かつ、トランスＴ１の小型化を図ることが可能となる。
【００９８】
共振用コンデンサＣ１のキャパシタンスおよび共振用インダクタＬ５のインダクタンスそれぞれは、メインスイッチング素子Ｑ１がオフ状態、かつ、サブスイッチング素子Ｑ２がオン状態のとき、メインスイッチング素子Ｑ１の第１主端子および第２主端子の間に発生する電圧Ｖ２のピーク値が、電源部１の出力電圧Ｖ３以上、かつ、メインスイッチング素子Ｑ１の耐圧未満となるように、設定されている。これにより、電源装置１０では、メインスイッチング素子Ｑ１の電圧Ｖ２のピーク値がメインスイッチング素子Ｑ１の耐圧以上となるのを抑制することが可能となる。
【００９９】
制御部３は、変換部２の出力電流Ｉ１を定電流化するように変換部２を制御する。これにより、電源装置１０では、変換部２の出力電流Ｉ１の変動を抑制することが可能となる。よって、電源装置１０では、例えば、光源部２３に電力を供給する場合、光源部２３から放射された光のちらつきを抑制することが可能となる。
【０１００】
トランスＴ１の結合係数は、０．９以上１以下であることが好ましい。これにより、電源装置１０では、トランスＴ１の結合係数が０．９未満の場合に比べて、トランスＴ１の小型化をより図ることが可能となる。
【０１０１】
制御部３は、メインスイッチング素子Ｑ１を制御する第１制御回路５と、サブスイッチング素子Ｑ２を制御する第２制御回路６とを備えている。トランスＴ１の１次側には、１次巻線Ｌ１と磁気的に結合する３次巻線Ｌ３および４次巻線Ｌ４が設けられている。第１制御回路５は、３次巻線Ｌ３に発生する電圧を動作電源とし、かつ、変換部２の出力電流Ｉ１の大きさに基づいてメインスイッチング素子Ｑ１を制御するように構成されている。第２制御回路６は、４次巻線Ｌ４に発生する電圧の大きさに基づいてサブスイッチング素子Ｑ２を制御するように構成されている。これにより、電源装置１０では、第１制御回路５が、変換部２の出力電流Ｉ１に応じてメインスイッチング素子Ｑ１を制御することが可能となる。また、電源装置１０では、第２制御回路６が、１次巻線Ｌ１に流れる電流に応じてサブスイッチング素子Ｑ２を制御することが可能となる。
【０１０２】
第２制御回路６は、自励式の制御回路であって、第１制御回路５によるメインスイッチング素子Ｑ１のオンオフに連動してサブスイッチング素子Ｑ２をオフオンさせるように構成されている。これにより、電源装置１０では、第２制御回路６が他励式の制御回路である場合に比べて、小型化を図ることが可能となる。
【０１０３】
第１制御回路５は、変換部２の出力電流Ｉ１に対応する第１検出信号と、メインスイッチング素子Ｑ１に流れる電流Ｉ２に対応する第２検出信号と、電源部１の入力電圧の波形、前記入力電圧の波形における振幅、前記入力電圧の波形における位相の少なくとも１つの電源情報を具備する電源情報信号とが入力されるように構成されている。これにより、第１制御回路５は、第１検出信号、第２検出信号、電源情報信号の少なくとも１つに基づいて、例えば、変換部２の出力電流Ｉ１を変更するように、メインスイッチング素子Ｑ１を制御することが可能となる。
【０１０４】
第１制御回路５は、変換部２の出力電圧Ｖ１に対応する第３検出信号が入力されるように構成されている。第１制御回路５は、第３検出信号の大きさに基づいて、メインスイッチング素子Ｑ１を制御するように構成されている。これにより、第１制御回路５は、例えば、光源部２３に過電圧が印加されるのを抑制することが可能となる。
【０１０５】
電源部１の入力側には、正弦波状の交流電圧を位相制御する位相制御回路１１が電気的に接続されている。電源部１は、位相制御回路１１により位相制御された電圧を前記入力電圧として前記直流電圧を生成するように構成されている。これにより、電源装置１０は、位相制御回路１１により位相制御された電圧を動作電源として用いることが可能となる。
【０１０６】
位相制御回路１１は、変換部２の出力側に電気的に接続される固体発光素子２２を調光させるように構成されている。これにより、電源装置１０は、例えば、変換部２の出力側に光源部２３が接続された場合に、各固体発光素子２２を調光させることが可能となる。
【０１０７】
前記電源情報信号は、固体発光素子２２の調光レベルを指示する第１調光信号であって、位相制御回路１１により位相制御された電圧の波形からなる。これにより、第１制御回路５は、例えば、変換部２の出力側に光源部２３が接続された場合、電源情報信号の電源情報（位相）に基づいてメインスイッチング素子Ｑ１を制御することによって、各固体発光素子２２を調光させることが可能となる。
【０１０８】
第１制御回路５は、メインスイッチング素子Ｑ１のオンオフを制御する第１制御部１２と、第１制御部１２を制御する第２制御部１３とを備えている。第１制御部１２は、前記第１検出信号が入力されるように構成されている。第２制御部１３は、前記電源情報信号が入力され、かつ、前記電源情報信号の電源情報に基づいて第１制御部１２を制御するための第１制御信号を第１制御部１２へ出力するように構成されている。第１制御信号は、第１ＰＷＭ信号である。第１制御部１２は、第２制御部１３から出力された前記第１制御信号の第１デューティ比と前記第１検出信号の大きさとに基づいて、メインスイッチング素子Ｑ１のオンオフを制御するように構成されている。これにより、第１制御部１２は、第１制御信号の第１デューティ比と第１検出信号の大きさとに基づいて、メインスイッチング素子Ｑ１のオンオフを制御することが可能となる。よって、電源装置１０は、例えば、位相制御回路１１として用いられる調光器から出力された電源情報信号の電源情報（位相）に基づいて、光源部２３を調光させることが可能となる。
【０１０９】
第２制御部１３は、前記第３検出信号が入力されるように構成されている。第２制御部１３は、前記第３検出信号の大きさが予め設定された閾値以上のとき、第１制御部１２によるメインスイッチング素子Ｑ１のオンオフを停止させる、もしくは、変換部２の動作を停止させる。これにより、電源装置１０は、例えば、光源部２３に過電流が流れるのを抑制することが可能となる。
【０１１０】
第２制御部１３は、固体発光素子２２の調光レベルを指示する第２調光信号が入力されるように構成されている。第２調光信号は、第２ＰＷＭ信号である。第２制御部１３は、前記第２調光信号の第２デューティ比に基づいて第１制御部１２を制御するための第２制御信号を第１制御部１２へ出力するように構成されている。第２制御信号は、第３ＰＷＭ信号である。第１制御部１２は、第２制御部１３から出力された前記第２制御信号の第３デューティ比と前記第１検出信号の大きさとに基づいて、メインスイッチング素子Ｑ１のオンオフを制御する機能を更に備えている。これにより、第１制御部１２は、第２制御信号の第３デューティ比と第１検出信号の大きさとに基づいて、メインスイッチング素子Ｑ１のオンオフを制御することが可能となる。よって、電源装置１０は、例えば、リモコン２４からの上記無線信号に重畳された第２調光信号の第２デューティ比に基づいて、光源部２３を調光させることが可能となる。
【０１１１】
第１制御回路５は、第２制御部１３に入力された前記電源情報信号の電源情報に基づいて変換部２の出力電流Ｉ１の大きさを調節するための調節信号を出力する第３制御部１４を備えている。第１制御部１２は、前記第１検出信号と前記調節信号とを備えた第４検出信号が入力されるように構成されている。第１制御部１２は、前記第４検出信号の大きさに基づいて、メインスイッチング素子Ｑ１のオンオフを制御する機能を更に備えている。これにより、電源装置１０では、変換部２の出力電流Ｉ１を任意に変更することが可能となる。
【０１１２】
以下、本実施形態の電源装置１０を備えた照明器具３０の一例について、図８および図９に基づいて簡単に説明する。
【０１１３】
照明器具３０は、例えば、天井材４０に直付けされるように構成されている。照明器具３０は、電源装置１０と、電源装置１０により点灯可能な固体発光素子２２を具備する光源部２３とを備えている。
【０１１４】
光源部２３は、複数の固体発光素子２２と、実装基板２６とを備えている。実装基板２６としては、例えば、プリント配線板などを用いることができる。実装基板２６の第１面側（図８では、下面側）には、複数の固体発光素子２２が実装されている。複数の固体発光素子２２は、実装基板２６の第１面における仮想円の円周上において等間隔に配置されている。実装基板２６は、一対の第１接続線（図示せず）を介して電源装置１０と電気的に接続されている。なお、図９では、複数の固体発光素子２２および実装基板２６の図示を省略している。
【０１１５】
また、照明器具３０は、電源装置１０および光源部２３が取り付けられた器具本体３１と、各固体発光素子２２から放射された光を拡散する拡散部３２とを備えている。
【０１１６】
器具本体３１は、有底筒状（本実施形態では、有底円筒状）の本体部３３と、本体部３３の側壁における開口側（図８では、下側）の端部から外方へ突出された鍔部３４とを備えている。器具本体３１の材料としては、例えば、金属（例えば、鉄、アルミニウム、ステンレスなど）などを用いることができる。
【０１１７】
本体部３３の底壁には、商用電源２５（図１参照）に電気的に接続された一対の第２接続線３５，３６を通すための第１孔（図示せず）が、形成されている。一対の第２接続線３５，３６は、天井材４０に予め設けられた第２孔４１から導出されている。照明器具３０では、一対の第２接続線３５，３６が電源装置１０と電気的に接続される。
【０１１８】
拡散部３２の材料としては、例えば、透光性材料（例えば、アクリル樹脂、ガラスなど）などを用いることができる。拡散部３２は、器具本体３１の鍔部３４に着脱自在に取り付けられている。
【０１１９】
照明器具３０では、器具本体３１を天井材４０に直付けする手段として、例えば、ねじなどを用いている。本体部３３の底壁には、上記ねじを通すための第３孔（図示せず）が形成されている。これにより、照明器具３０では、器具本体３１を天井材４０に直付けすることが可能となる。
【０１２０】
以上説明した本実施形態の照明器具３０は、電源装置１０と、電源装置１０により点灯可能な固体発光素子２２を具備する光源部２３と、電源装置１０および光源部２３が取り付けられた器具本体３１とを備えている。これにより、照明器具３０では、より一層の小型化を図ることが可能となる。
【０１２１】
（実施形態２）
本実施形態の電源装置２０の基本構成は、実施形態１の電源装置１０と同じであり、図１０および図１１に示すように、電源部１の入力側に、正弦波状の交流電圧が全波整流された電圧の力率を改善する力率改善回路１８が電気的に接続されている点が実施形態１と相違する。なお、本実施形態では、実施形態１と同様の構成要素に同一の符号を付して説明を適宜省略する。
【０１２２】
電源部１は、力率改善回路１８の出力電圧を入力電圧として直流電圧を生成するように構成されている。
【０１２３】
力率改善回路１８の入力側には、正弦波状の交流電圧を全波整流する整流回路１９が電気的に接続されている。整流回路１９の入力側には、例えば、商用電源２５が電気的に接続される。なお、電源装置２０では、整流回路１９と商用電源２５との間の給電路に、商用電源２５から電源装置２０への給電をオンオフする壁スイッチ（図示せず）が設けられている。
【０１２４】
整流回路１９としては、例えば、図１１に示すように、ダイオードブリッジなどを用いることができる。整流回路１９として用いられるダイオードブリッジの一対の入力端子１９ａ，１９ｂは、商用電源２５に接続される。整流回路１９として用いられるダイオードブリッジの一対の出力端子１９ｃ，１９ｄは、力率改善回路１８に接続されている。
【０１２５】
力率改善回路１８としては、例えば、整流回路１９により全波整流された電圧の波形における谷部を平滑する平滑回路などを用いることができる。平滑回路は、例えば、図１１に示すように、３つのダイオードＤ３〜Ｄ５と、２つのコンデンサＣ５，Ｃ６とを備えている。要するに、力率改善回路１８は、整流回路１９により全波整流された電圧の波形における谷部を平滑する平滑回路であって、複数（本実施形態では、３つ）のダイオードＤ３〜Ｄ５と複数（本実施形態では、２つ）のコンデンサＣ５，Ｃ６とを備えている。
【０１２６】
整流回路１９における一対の出力端子１９ｃ，１９ｄ間には、コンデンサＣ５とダイオードＤ３との直列回路が接続されている。コンデンサＣ５の高電位側は、整流回路１９の出力端子１９ｃに接続されている。コンデンサＣ５の低電位側は、ダイオードＤ３のカソードに接続されている。ダイオードＤ３のアノードは、整流回路１９の出力端子１９ｄに接続されている。
【０１２７】
コンデンサＣ５の高電位側と整流回路１９の出力端子１９ｃとの接続点Ｐ１と、ダイオードＤ３のアノードと整流回路１９の出力端子１９ｄとの接続点Ｐ２との間には、ダイオードＤ４とコンデンサＣ６との直列回路が接続されている。ダイオードＤ４のカソードは、接続点Ｐ１に接続されている。ダイオードＤ４のアノードは、コンデンサＣ６を介して、接続点Ｐ２に接続されている。
【０１２８】
コンデンサＣ５とダイオードＤ３との接続点Ｐ３と、ダイオードＤ４とコンデンサＣ６との接続点Ｐ４との間には、ダイオードＤ５が接続されている。ダイオードＤ５のアノードは、接続点Ｐ３に接続されている。ダイオードＤ５のカソードは、接続点Ｐ４に接続されている。
【０１２９】
力率改善回路１８では、整流回路１９の出力端子１９ｃからの出力電流Ｉ８が、コンデンサＣ５、ダイオードＤ５、コンデンサＣ６の経路を経て、整流回路１９の出力端子１９ｄに流れる。力率改善回路１８では、コンデンサＣ５およびコンデンサＣ６それぞれのキャパシタンスを、同じキャパシタンスに設定してある。これにより、力率改善回路１８では、コンデンサＣ５およびコンデンサＣ６それぞれが、整流回路１９により全波整流された電圧（以下、全波整流電圧）の波形において全波整流電圧が相対的に高い期間のときに、充電される。
【０１３０】
コンデンサＣ５およびコンデンサＣ６の各々は、全波整流電圧の波形において全波整流電圧が相対的に低い期間のときに、２つのコンデンサＣ５，Ｃ６それぞれに充電された充電電圧Ｖ９を、力率改善回路１８の高電位側へ放電する。これにより、力率改善回路１８では、全波整流電圧の波形における谷部を平滑することが可能となる。つまり、力率改善回路１８は、整流回路１９により全波整流された電圧の波形における谷部を平滑するように構成されている。
【０１３１】
なお、電源装置２０では、力率改善回路１８として平滑回路を用いているが、これを特に限定するものではない。また、電源装置２０では、電源部１の入力側に力率改善回路１８を備えているが、これを特に限定するものではなく、力率改善回路１８を備えていなくてもよい。この場合、電源部１としては、例えば、ＡＣ／ＤＣコンバータなどを用いることが好ましい。
【０１３２】
以上説明した本実施形態の電源装置２０は、電源部１の入力側に、正弦波状の交流電圧が全波整流された電圧の力率を改善する力率改善回路１８が電気的に接続されている。電源部１は、力率改善回路１８の出力電圧を前記入力電圧として前記直流電圧を生成するように構成されている。これにより、電源装置２０は、電源部１の入力側に力率改善回路１８が接続されない場合に比べて、高い力率を得ることが可能となる。よって、電源装置２０は、高調波規制（例えば、ＪＩＳ  Ｃ  ６１０００−３−２）を満足することが可能となる。
【０１３３】
また、電源装置２０は、力率改善回路１８の入力側に、正弦波状の交流電圧を全波整流する整流回路１９が電気的に接続されている。力率改善回路１８は、整流回路１９により全波整流された電圧の波形における谷部を平滑する平滑回路である。これにより、電源装置２０は、簡単な構成で高い力率を得ることが可能となる。
【０１３４】
なお、本実施形態の電源装置２０は、例えば、実施形態１の照明器具３０に適用してもよい。
【符号の説明】
【０１３５】
１  電源部
２  変換部
３  制御部
４  整流素子
５  第１制御回路
６  第２制御回路
１０  電源装置
１１  位相制御回路
１２  第１制御部
１３  第２制御部
１４  第３制御部
１８  力率改善回路
１９  整流回路
２０  電源装置
２２  固体発光素子
２３  光源部
３０  照明器具
３１  器具本体
Ｃ１  共振用コンデンサ
Ｌ１  １次巻線
Ｌ２  ２次巻線
Ｌ３  ３次巻線
Ｌ４  ４次巻線
Ｌ５  共振用インダクタ
Ｑ１  メインスイッチング素子
Ｑ２  サブスイッチング素子
Ｔ１  トランス
【図１】
2015163041.tif 000003
【図２】
2015163041.tif 000004
【図３】
2015163041.tif 000005
【図４】
2015163041.tif 000006
【図５】
2015163041.tif 000007
【図６】
2015163041.tif 000008
【図７】
2015163041.tif 000009
【図８】
2015163041.tif 000010
【図９】
2015163041.tif 000011
【図１０】
2015163041.tif 000012
【図１１】
2015163041.tif 000013
【図１２】
2015163041.tif 000014