(57)【要約】【課題】グラフェン・トランジスタは、第１のグラフェン１ａを有するエミッタと、第２のグラフェン１ｂを有するベースと、第３のグラフェン１ｃを有するコレクタと、第１のグラフェン１ａと第２のグラフェン１ｂとの間に挿入された第１のＢＣＮ層２ａと、第２のグラフェン１ｂと第３のグラフェン１ｃとの間に挿入された第２のＢＣＮ層２ｂとを備えて構成される。【解決手段】グラフェンの高い移動度特性と低いリーク電流とを兼ね備えた信頼性の高い半導体装置を実現する。【選択図】図１
2015154006.tif 000002
【特許請求の範囲】
【請求項１】
第１のグラフェンを有するエミッタと、
第２のグラフェンを有するベースと、
第３のグラフェンを有するコレクタと、
前記第１のグラフェンと前記第２のグラフェンとの間に挿入された第１のＢＣＮ層と、
前記第２のグラフェンと前記第３のグラフェンとの間に挿入された第２のＢＣＮ層と
を含むことを特徴とする半導体装置。
【請求項２】
前記第１のグラフェン、前記第２のグラフェン及び前記第３のグラフェンと、前記第１のＢＣＮ層及び前記第２のＢＣＮ層とは、平面上に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ベースは、前記第２のグラフェン上に絶縁膜を介してベース電極が形成されてなるものであることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
各々間隔を置いて、第１のグラフェン、第２のグラフェン及び第３のグラフェンを形成する工程と、
前記第１のグラフェンと前記第２のグラフェンとの間に第１のＢＣＮ層を、前記第２のグラフェンと前記第３のグラフェンとの間に第２のＢＣＮ層を、それぞれ挿入形成する工程と、
前記第１のグラフェン上にエミッタ電極を、前記第２のグラフェン上にベース電極を、前記第３のグラフェンのグラフェン上にコレクタ電極を、それぞれ形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
前記第１のグラフェン、前記第２のグラフェン及び前記第３のグラフェンと、前記第１のＢＣＮ層及び前記第２のＢＣＮ層とを、平面上に配置されていることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記ベースを、前記第２のグラフェン上に絶縁膜を介して形成することを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
グラフェンは、高い移動度(２００，０００ｃｍ2／Ｖｓ以上)、２次元構造という特徴を持ち、グラフェンをチャネルとした電界効果トランジスタ（グラフェンＦＥＴ)の研究開発が盛んである。ところが、単層のグラフェンはバンドギャップを有しないため、グラフェンＦＥＴはリーク電流が多く、良好なオフ特性を示さない。このリーク電流を抑制するべく、グラフェンにバンドギャップを持たせる試みが多く提案されてきた。例えば、グラフェン・ナノリボン、グラフェン・ナノメッシュ、２層グラフェン等が開発されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】N. Harada et al., Jpn. J. of Appl. Phys. 52, 094301 (2013).
【非特許文献２】M. P. Levendorf et al., nature 488, 627 (2012).
【非特許文献３】G. Fiori et al., ACS Nano 6, 2642 (2012).
【非特許文献４】K. S. Novoselov et al., science 306, 666 (2004).
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、グラフェンにバンドギャップを持たせると、グラフェンに電子のバンド構造が同時に変化し、電子に有限な有効質量が生じてしまう。
グラフェンにおける電子の分散関係（エネルギ−波数関係）を図９に示す。（ａ）にバンドギャップを有する場合を、（ｂ）にバンドギャップを有しない場合をそれぞれ表示する。
【０００５】
グラフェンに有効質量が発生して電子の分散関係が直線（図９（ａ））から放物線（図９（ｂ））になると、分散関係の傾きから決まる電子速度が低下する。その結果、グラフェンの特長である高移動度は失われてしまう。グラフェン・ナノリボンの場合のバンドギャップ−電子有効質量関係は、例えば非特許文献１に見ることができるが、既存の半導体材料と比較して必ずしも有利（軽い有効質量）とは言えない。このため、グラフェン材料において高移動度とバンドギャップとを両立することができず、実用化の妨げとなっている。
【０００６】
近年、グラフェンとＢＮからなる横方向ヘテロ接合が作製されている（非特許文献２）。更に、上記のヘテロ接合を用いた新規なデバイスが提案されている（非特許文献３）。上記文献３では、グラフェンとＢＮとの混晶であるｈＢＣＮ(hexagonal boron carbon nitride)をチャネルとしたグラフェンＦＥＴが提案されている。ＢＮは、バンドギャップが５ｅＶ程度あって絶縁体であるが、ＢＣＮ混晶ではバンドギャップを制御することができる。グラフェンとＢＮとが１：１の場合（ＢＣ2Ｎ）の単位格子を図１０（ａ）に、エネルギーバンドの計算結果を図１０（ｂ）に示す。バンドギャップは、１．９８ｅＶと半導体的な値を示している。このヘテロ接合を用いることにより、グラフェンを基本としたバンドエンジニアリングが可能となる。
【０００７】
しかしながら、ＢＣ2Ｎの電子有効質量は０．５７ｍ0と大きい。このことから、ＢＣＮを用いたとしても、グラフェンＦＥＴにおいて高移動度特性及び低リーク電流を両立させることは達成されておらず、今後の課題として残されている。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、グラフェンの高い移動度特性と低いリーク電流とを兼ね備えた信頼性の高い半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体装置は、第１のグラフェンを有するエミッタと、第２のグラフェンを有するベースと、第３のグラフェンを有するコレクタと、前記第１のグラフェンと前記第２のグラフェンとの間に挿入された第１のＢＣＮ層と、前記第２のグラフェンと前記第３のグラフェンとの間に挿入された第２のＢＣＮ層とを含む。
【００１０】
本発明の半導体装置の製造方法は、各々間隔を置いて、第１のグラフェン、第２のグラフェン及び第３のグラフェンを形成する工程と、前記第１のグラフェンと前記第２のグラフェンとの間に第１のＢＣＮ層を、前記第２のグラフェンと前記第３のグラフェンとの間に第２のＢＣＮ層を、それぞれ挿入形成する工程と、前記第１のグラフェン上にエミッタ電極を、前記第２のグラフェン上にベース電極を、前記第３のグラフェンのグラフェン上にコレクタ電極を、それぞれ形成する工程とを含む。
【発明の効果】
【００１１】
本発明によれば、グラフェンの高い移動度特性と低いリーク電流とを兼ね備えた信頼性の高い半導体装置を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態のグラフェン・トランジスタの概略構成を示す斜視図である。
【図２】第１の実施形態のグラフェン・トランジスタのエネルギーバンドの状態を示す模式図である。
【図３】第１の実施形態のグラフェン・トランジスタにおけるＢＣＮ層の近傍部分を拡大して示す模式図である。
【図４】エミッタからコレクタへの電子の透過率の計算結果を示す特性図である。
【図５】第１の実施形態によるグラフェン・トランジスタの製造方法を工程順に示す模式図である。
【図６】図５に引き続き、第１の実施形態によるグラフェン・トランジスタの製造方法を工程順に示す模式図である。
【図７】図６に引き続き、第１の実施形態によるグラフェン・トランジスタの製造方法を工程順に示す模式図である。
【図８】第２の実施形態のグラフェン・トランジスタの概略構成を示す斜視図である。
【図９】グラフェンにおける電子の分散関係（エネルギ−波数関係）を特性図である。
【図１０】ＢＣ2Ｎの単位格子及びエネルギーバンドの計算結果を示す図である。
【発明を実施するための形態】
【００１３】
以下、半導体装置及びその製造方法の具体的な諸実施形態について、図面を参照しながら詳細に説明する。以下の諸実施形態では、半導体装置としてグラフェンを用いたグラフェン・トランジスタを開示する。
【００１４】
（第１の実施形態）
図１は、第１の実施形態のグラフェン・トランジスタの概略構成を示す斜視図である。
このグラフェン・トランジスタは、第１のグラフェン層１ａを有するエミッタと、第２のグラフェン層１ｂを有するベースと、第３のグラフェン層１ｃを有するコレクタと、第１のグラフェン層１ａと第２のグラフェン１ｂとの間に挿入された第１のＢＣＮ層２ａと、第２のグラフェン層１ｂと第３のグラフェン１ｃとの間に挿入された第２のＢＣＮ層２ｂとを備えて構成されている。
【００１５】
エミッタは、第１のグラフェン層１ａ上にエミッタ電極３が設けられている。ベースは、第２のグラフェン層１ｂ上にベース電極４が設けられている。コレクタは、第３のグラフェン層１ｃ上にコレクタ電極５が設けられている。
本実施形態では、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃと、第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂとは、平面上、例えば表面が平坦な所定の基板上に平面状に配置されている。
【００１６】
このグラフェン・トランジスタでは、電子の走行するチャネル（ベース）には第２のグラフェン１ｂを用い、エミッタ及びコレクタには第１及び第３のグラフェン１ａ，１ｃを用いる。チャネルとエミッタとの間には第１のＢＣＮ層２ａを、チャネルとコレクタとの間には第２のＢＣＮ層２ｂをそれぞれ介在させる。
【００１７】
電子はエミッタにおける第１のグラフェン１ａから第１のＢＣＮ層２ａをトンネル効果により透過して高移動度のベースにおける第２のグラフェン１ｂに注入され、高速で走行した後、第２のＢＣＮ層２ｂを走行し、コレクタにおける第３のグラフェン１ｃに到達する。図２に本実施形態のグラフェン・トランジスタにおけるエネルギーバンドの状態を示す。ベースの第２のグラフェン層１ｂはバンドギャップを持たないため、移動度、ひいては電子速度が高く保たれる。また、グラフェン層における電子の平均自由行程は４００ｎｍ程度と十分に大きいため（非特許文献４を参照）、ベース層の長さがそれよりも小さければ、殆どの電子はベースの第２のグラフェン層１ｂを通過することが期待される。ベースとコレクタとの間の第２のＢＣＮ層２ｂは、前述のように約２ｅＶのバンドギャップを有するため、ベースとコレクタとの間のリーク電流は十分に小さい。
【００１８】
このように、本実施形態のグラフェン・トランジスタにおいては、電子速度を高く保ったままで電源オフ時のリーク電流を低く抑えることが可能であり、高い移動度特性と低いリーク電流を両立することができる。
【００１９】
図３は、本実施形態のグラフェン・トランジスタにおけるＢＣＮ層の近傍部分を拡大して示す模式図である。ＢＣＮ層の長さは２．３ｎｍ程度（２０原子層程度）である。図３では、ＢＣＮ層の幅方向においては１周期分のみを表示しており、実際は複数周期繰り返して配置されている。エミッタからコレクタへの電子の透過率の計算結果を図４に示す。約２ｅＶの範囲で電子の透過率がほぼ０となっており、トランスポートギャップが形成されていることが判る。これは、本実施形態のグラフェン・トランジスタにおいて、リーク電流を十分に低くできることを示している。このときのベース層の長さは１０ｎｍ程度である。
【００２０】
以下、本実施形態によるグラフェン・トランジスタの製造方法について説明する。
図５〜図７は、本実施形態によるグラフェン・トランジスタの製造方法を工程順に示す模式図である。図５〜図７における（ａ）〜（ｃ）及び（ｄ）では、下図が断面図、上図が平面図である。
【００２１】
先ず、図５（ａ）に示すように、グラフェン膜１を成膜する。
詳細には、例えばＳｉ基板１１上にＳｉＯ2層１２を成膜し、ＳｉＯ2層１２上にスパッタ法等によりＣｕ層１３を成膜する。Ｃｕ層１３は、例えば３００ｎｍ程度〜１０００ｎｍ程度の厚みに堆積する。
次に、例えばＣＨ4ガス、Ｈ2ガス、及びＡｒガスとの混合ガスを原料として、ＣＶＤ法により、Ｃｕ層１３上に単原子層のグラフェン膜１を成膜する。
【００２２】
続いて、図５（ｂ）に示すように、グラフェン膜１を加工して、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃを形成する。
詳細には、例えば電子ビームリソグラフィーによりパターニングした後、例えばＯ2プラズマを用いたプラズマエッチング法により、グラフェン膜１におけるＢＣＮ層の形成予定部分を除去する。これにより、グラフェン膜１が溝１Ａ，１Ｂで分断され、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃが形成される。
なお、リソグラフィープロセスを経ずに、ＨｅイオンやＡｒイオンを用いたイオンビームエッチングにより、グラフェン膜１を加工することもできる。
【００２３】
続いて、図５（ｃ）に示すように、溝１Ａ，１Ｂに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂを挿入形成する。
詳細には、例えばＣＨ4ガス、アンモニアジボラン、Ｈ2ガス、及びＡｒガスの混合ガスを原料として、ＣＶＤ法により、１Ａ，１Ｂに単原子層の第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂを挿入形成する。第１及び第２のＢＣＮ層２ａ，２ｂにおけるＣとＢＮとの組成比は上記原料ガスの混合比を適切に選択ことにより決定される。
【００２４】
続いて、図６（ａ）に示すように、ＰＭＭＡ樹脂１４を塗布形成する。
詳細には、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂの全面にＰＭＭＡ樹脂１４を塗布形成する。
【００２５】
続いて、図６（ｂ）に示すように、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂをＳｉ基板１１から切り離す。
詳細には、例えば塩化鉄溶液を用いてＣｕ層１３を溶解する。これにより、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂがＳｉ基板１１から離間される。
【００２６】
続いて、図６（ｃ）に示すように、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂを別のＳｉ基板２１に転写する。
詳細には、表面にＳｉＯ2層２２が成膜された基板、ここではＳｉ基板２１を用意し、ＳｉＯ2層２２上に、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂを貼付する。転写する基板としては、Ｓｉ基板２１の代わりに、ガラス基板、サファイア基板、更にはポリイミド等の各種フレキシブル基板等、目的に応じて選択される。
【００２７】
続いて、図６（ｄ）に示すように、ＰＭＭＡ樹脂１４を除去する。
詳細には、所定の有機溶剤を用いて、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂの上に存するＰＭＭＡ樹脂１４を溶解除去する。
【００２８】
続いて、図７（ａ）に示すように、レジストパターン２３を形成する。
詳細には、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂの上にレジストを塗布し、このレジストをリソグラフィーによりパターニングする。以上により、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂの上にレジストパターン２３が形成される。
【００２９】
続いて、図７（ｂ）に示すように、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂを加工する。
詳細には、レジストパターン２３をエッチングマスクとして用いて、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂを、例えばＨｅイオンビームを用いて除去して加工する。
【００３０】
続いて、図７（ｃ）に示すように、エミッタ電極３、ベース電極４及びコレクタ電極５を形成する。
詳細には、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃ、並びに第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂを覆うようにＳｉＯ2層２２の全面にレジストを塗布する。リソグラフィーによりレジストをパターニングし、第１のグラフェン１ａの一部、第２のグラフェン１ｂの一部、第３のグラフェン１ｃの一部を露出させるように、エミッタ電極、ベース電極、コレクタ電極の形成予定部位に形成する。これにより、レジストパターンが形成される。
【００３１】
このレジストパターンをマスクとして用いて、例えば真空蒸着法により、各開口を埋め込むようにレジストパターンの全面に電極材料、例えばＴｉ及びＡｕを順次堆積する。Ｔｉの厚みを１０ｎｍ程度、Ａｕの厚みを２００ｎｍ程度とする。その後、リフトオフ法により、レジストパターン及びその上の電極材料を除去する。
以上により、第１のグラフェン１ａの一部、第２のグラフェン１ｂの一部、第３のグラフェン１ｃの一部とそれぞれ重畳するように、エミッタ電極３、ベース電極４及びコレクタ電極５が形成される。
【００３２】
以上説明したように、本実施形態によれば、グラフェンの高い移動度特性と低いリーク電流とを兼ね備えた信頼性の高いグラフェン・トランジスタを実現することができる。
【００３３】
（第２の実施形態）
以下、第２の実施形態について説明する。本実施形態では、第１の実施形態と同様にグラフェン・トランジスタを開示するが、ベース電極下に絶縁膜を有する点で第１の実施形態と相違する。
【００３４】
図８は、第２の実施形態のグラフェン・トランジスタの概略構成を示す斜視図である。
このグラフェン・トランジスタは、第１の実施形態と同様に、第１のグラフェン層１ａを有するエミッタと、第２のグラフェン層１ｂを有するベースと、第３のグラフェン層１ｃを有するコレクタと、第１のグラフェン層１ａと第２のグラフェン１ｂとの間に挿入された第１のＢＣＮ層２ａと、第２のグラフェン層１ｂと第３のグラフェン１ｃとの間に挿入された第２のＢＣＮ層２ｂとを備えて構成されている。
【００３５】
エミッタは、第１のグラフェン層１ａ上にエミッタ電極３が設けられている。ベースは、第２のグラフェン層１ｂ上に、薄い絶縁膜６を介してベース電極７が設けられている。コレクタは、第３のグラフェン層１ｃ上にコレクタ電極５が設けられている。
本実施形態では、第１のグラフェン１ａ、第２のグラフェン１ｂ及び第３のグラフェン１ｃと、第１のＢＣＮ層２ａ及び第２のＢＣＮ層２ｂとは、平面上、例えば表面が平坦な所定の基板上に平面状に配置されている。
【００３６】
本実施形態によるグラフェン・トランジスタでは、第２のグラフェン層１ｂ上に絶縁膜６を介してベース電極７が形成されており、絶縁ゲート型電界効果トランジスタと同様に、絶縁膜７を介してチャネルの電位を制御する。本実施形態のグラフェン・トランジスタは、第１の実施形態のグラフェン・トランジスタに較べて、素子面積を縮小することができるという利点がある。
【００３７】
本実施形態によるグラフェン・トランジスタの製造方法は、絶縁膜７を形成する工程が付加されること以外は、第１の実施形態と同様である。
絶縁膜７を形成する際には、例えば原子層堆積法（Atomic Layer Deposition法）等の手法を用いて、Ａｌ2Ｏ3やＨｆＯ2等を第２のグラフェン１ｂ上に堆積して形成すれば良い。
【００３８】
以上説明したように、本実施形態によれば、グラフェンの高い移動度特性と低いリーク電流とを兼ね備えた信頼性の高いグラフェン・トランジスタを実現することができる。
【００３９】
以下、半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
【００４０】
（付記１）第１のグラフェンを有するエミッタと、
第２のグラフェンを有するベースと、
第３のグラフェンを有するコレクタと、
前記第１のグラフェンと前記第２のグラフェンとの間に挿入された第１のＢＣＮ層と、
前記第２のグラフェンと前記第３のグラフェンとの間に挿入された第２のＢＣＮ層と
を含むことを特徴とする半導体装置。
【００４１】
（付記２）前記第１のグラフェン、前記第２のグラフェン及び前記第３のグラフェンと、前記第１のＢＣＮ層及び前記第２のＢＣＮ層とは、平面上に配置されていることを特徴とする付記１に記載の半導体装置。
【００４２】
（付記３）前記ベースは、前記第２のグラフェン上に絶縁膜を介してベース電極が形成されてなるものであることを特徴とする付記１又は２に記載の半導体装置。
【００４３】
（付記４）各々間隔を置いて、第１のグラフェン、第２のグラフェン及び第３のグラフェンを形成する工程と、
前記第１のグラフェンと前記第２のグラフェンとの間に第１のＢＣＮ層を、前記第２のグラフェンと前記第３のグラフェンとの間に第２のＢＣＮ層を、それぞれ挿入形成する工程と、
前記第１のグラフェン上にエミッタ電極を、前記第２のグラフェン上にベース電極を、前記第３のグラフェンのグラフェン上にコレクタ電極を、それぞれ形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【００４４】
（付記５）前記第１のグラフェン、前記第２のグラフェン及び前記第３のグラフェンと、前記第１のＢＣＮ層及び前記第２のＢＣＮ層とを、平面上に配置されていることを特徴とする付記４に記載の半導体装置の製造方法。
【００４５】
（付記６）前記ベースを、前記第２のグラフェン上に絶縁膜を介して形成することを特徴とする付記４又は５に記載の半導体装置の製造方法。
【符号の説明】
【００４６】
１  グラフェン膜
１ａ  第１のグラフェン層
１ｂ  第２のグラフェン層
１ｃ  第３のグラフェン層
２ａ  第１のＢＣＮ層
２ｂ  第２のＢＣＮ層
３  エミッタ電極
４，７  ベース電極
５  コレクタ電極
６  絶縁膜
１１，２１  Ｓｉ基板
１２，２２  ＳｉＯ2層
１３  Ｃｕ層
１４  ＰＭＭＡ樹脂
２３  レジストパターン
【図１】
2015154006.tif 000003
【図２】
2015154006.tif 000004
【図３】
2015154006.tif 000005
【図４】
2015154006.tif 000006
【図５】
2015154006.tif 000007
【図６】
2015154006.tif 000008
【図７】
2015154006.tif 000009
【図８】
2015154006.tif 000010
【図９】
2015154006.tif 000011
【図１０】
2015154006.tif 000012