(57)【要約】【課題】画素の飽和電子数を減少させることなく、変換ゲインを向上させることが可能な固体撮像装置を提供する。【解決手段】光電変換された電荷を蓄積する画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにマトリックス状に配置された画素アレイ部１と、画素ＰＣで生成された電荷を電圧に変換する電圧変換部をポテンシャルが互いに異なる第１電圧変換部と第２電圧変換部とに分割する分割トランジスタＴＲｍｉｘとを備える。【選択図】図１
2015220577.tif 000002
【特許請求の範囲】
【請求項１】
光電変換された電荷を蓄積する画素がロウ方向およびカラム方向にマトリックス状に配置された画素アレイ部と、
前記画素は、
光電変換した電荷を生成するフォトダイオードと、
前記フォトダイオードで生成された信号電荷を電圧変換部に読み出す読み出しトランジスタと、
前記電圧変換部で変換された信号電圧を増幅して出力する増幅トランジスタと、
前記電圧変換部をリセットするためのリセットトランジスタとを有し、
さらに、前記電圧変換部は前記読出しトランジスタ側の第１電圧変換部と前記増幅トランジスタ側の第２電圧変換部に分割するための分割トランジスタと、
前記分割トランジスタを切替制御する切替制御部とを備えたことを特徴とする固体撮像装置。
【請求項２】
前記分割トランジスタには、
前記切替制御部から低電圧の第１電圧を印加することで、前記電圧変換部を分割して高変換ゲインで出力する第１読出し動作と、
前記切替制御部から高電圧の第２電圧を印加することで、前記電圧変換部を分割しない低変換ゲインで出力する第２読出し動作とを有することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記増幅トランジスタは同一カラムの第１画素と第２画素で共有され、
前記第１画素は、
光電変換した電荷を生成する第１フォトダイオードと、
前記第１フォトダイオードで生成された電荷を前記電圧変換部に読み出す第１読み出しトランジスタとを備え、
前記第２画素は、
光電変換した電荷を生成する第２フォトダイオードと、
前記第２フォトダイオードで生成された電荷を前記電圧変換部に読み出す第２読み出しトランジスタとを備え、
前記分割トランジスタは、
前記電圧変換部を前記第３電圧変換部と前記第４電圧変換部とに分割する第１分割トランジスタと、
前記電圧変換部を前記第３電圧変換部と第５電圧変換部とに分割する第２分割トランジスタとを備え、
前記第１電圧変換部は前記第１読み出しトランジスタ側に配置され、前記第４電圧変換部は前記増幅トランジスタ側に配置され、前記第５電圧変換部は前記第２読み出しトランジスタ側に配置されている請求項１に記載の固体撮像装置。
【請求項４】
第１読み出し動作時では、前記第３電圧変換部より前記第４電圧変換部のポテンシャルが深くなるように前記第１分割トランジスタのゲート電位が設定されることで、前記第１フォトダイオードで生成された電荷が検出され、
第２読み出し動作時では前記第３電圧変換部と前記第４電圧変換部のポテンシャルが等しくなるように前記第１分割トランジスタのゲート電位が設定されることで、前記第１フォトダイオードで生成された電荷が検出され、
第３読み出し動作時では、前記第３電圧変換部および前記第５電圧変換部より前記第２電圧変換部のポテンシャルが深くなるように前記第１分割トランジスタおよび前記第２分割トランジスタのゲート電位が設定されることで、前記第１フォトダイオードおよび前記第２フォトダイオードで生成された電荷が検出され、
第４読み出し動作時では前記第３電圧変換部と前記第４電圧変換部と前記第５電圧変換部のポテンシャルが等しくなるように前記第１分割トランジスタおよび前記第２分割トランジスタのゲート電位が設定されることで、前記第１フォトダイオードおよび前記第２フォトダイオードで生成された電荷が検出される請求項３に記載の固体撮像装置。
【請求項５】
前記第２電圧変換部もしくは前記第4電圧変換部には、
さらに、結合トランジスタを接続し、
前記結合トランジスタには容量が接続されていることを特徴とする請求項１あるいは請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置では、飽和電子数を増大させるために、画素で生成された電荷を電圧に変換する電圧変換部の容量を増大させると、変換ゲインが低下し、低照度撮像時の画質が低下していた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３３２８８０号公報
【特許文献２】特開２０１３−３４０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態は、画素の飽和電子数を減少させることなく、変換ゲインを向上させることが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの実施形態によれば、画素アレイ部と、分割トランジスタとを備える。画素アレイ部は、光電変換された電荷を蓄積する画素がロウ方向およびカラム方向にマトリックス状に配置されている。分割トランジスタは、前記画素で生成された電荷を電圧に変換する電圧変換部をポテンシャルが互いに異なる第１電圧変換部と第２電圧変換部とに分割する。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２は、図１の固体撮像装置の画素の構成例を示す回路図である。
【図３】図３（ａ）は、図２の画素の第１読み出し動作時の各部の電圧波形を示すタイミングチャート、図３（ｂ）は、図２の画素の第２読み出し動作時の各部の電圧波形を示すタイミングチャートである。
【図４】図４（ａ）は、図２の画素の一部の概略構成を示す断面図、図４（ｂ）〜図４（ｅ）は、図４（ａ）の構成において図３（ａ）の各時刻ｔ１〜ｔ４におけるポテンシャル分布を示す図である。
【図５】図５（ａ）は、図２の画素の一部の概略構成を示す断面図、図５（ｂ）は、第１読み出し時における図５（ａ）の構成のポテンシャル分布を示す図、図５（ｃ）は、第２読み出し時における図５（ａ）の構成のポテンシャル分布を示す図である。
【図６】図６（ａ）は、第２実施形態に係る固体撮像装置の画素の一部の概略構成を示す断面図、図６（ｂ）は、第１読み出し時における図６（ａ）の構成のポテンシャル分布を示す図、図６（ｃ）は、第２読み出し時における図６（ａ）の構成のポテンシャル分布を示す図である。
【図７】図７は、第３実施形態に係る固体撮像装置の画素の構成例を示す回路図である。
【図８】図８（ａ）は、図７の画素の一部の概略構成を示す断面図、図８（ｂ）は、第１読み出し時における図８（ａ）の構成のポテンシャル分布を示す図、図８（ｃ）は、第２読み出し時における図８（ａ）の構成のポテンシャル分布を示す図である。
【図９】図９は、第４実施形態に係る固体撮像装置の４画素１セル構成における横２×縦４画素分の画素の構成例を示す回路図である。
【図１０】図１０（ａ）は、図９の画素の第１読み出し動作時の各部の電圧波形を示すタイミングチャート、図１０（ｂ）は、図９の画素の第２読み出し動作時の各部の電圧波形を示すタイミングチャートである。
【図１１】図１１（ａ）は、図９の画素の一部の概略構成を示す断面図、図１１（ｂ）は、第１読み出し時における図１１（ａ）の構成のポテンシャル分布を示す図、図１１（ｃ）は、第２読み出し時における図１１（ａ）の構成のポテンシャル分布を示す図である。
【図１２】図１２（ａ）は、図９の画素の第３読み出し動作時の各部の電圧波形を示すタイミングチャート、図１２（ｂ）は、図９の画素の第４読み出し動作時の各部の電圧波形を示すタイミングチャートである。
【図１３】図１３（ａ）は、図９の画素の一部の概略構成を示す断面図、図１３（ｂ）は、第３読み出し時における図１３（ａ）の構成のポテンシャル分布を示す図、図１３（ｃ）は、第４読み出し時における図１３（ａ）の構成のポテンシャル分布を示す図である。
【図１４】図１４は、図９の画素のレイアウト構成を示す平面図である。
【図１５】図１５は、第５実施形態に係る固体撮像装置の４画素１セル構成における横２×縦４画素分の画素の構成例を示す回路図である。
【図１６】図１６（ａ）は、図１５の画素の一部の概略構成を示す断面図、図１６（ｂ）は、第１読み出し時における図１６（ａ）の構成のポテンシャル分布を示す図、図１６（ｃ）は、第２読み出し時における図１６（ａ）の構成のポテンシャル分布を示す図である。
【図１７】図１７（ａ）は、図１５の画素の一部の概略構成を示す断面図、図１７（ｂ）は、第３読み出し時における図１７（ａ）の構成のポテンシャル分布を示す図、図１７（ｃ）は、第４読み出し時における図１７（ａ）の構成のポテンシャル分布を示す図である。
【図１８】図１８は、図１５の画素のレイアウト構成を示す平面図である。
【図１９】図１９（ａ）は、第６実施形態に係る固体撮像装置に適用される分割トランジスタの構成例を示す回路図、図１９（ｂ）は、図１９（ａ）の分割トランジスタのレイアウト構成例を示す平面図である。
【図２０】図２０（ａ）は、第７実施形態に係る固体撮像装置に適用される分割トランジスタの構成例を示す回路図、図２０（ｂ）は、図２０（ａ）の分割トランジスタのレイアウト構成例を示す平面図である。
【図２１】図２１は、第８実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにｍ（ｍは正の整数）行×ｎ（ｎは正の整数）列分だけマトリックス状に配置されている。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。なお、画素ＰＣは、２個の緑色用画素Ｇｒ、Ｇｂと１個の赤色用画素Ｒと１個の青色用画素Ｂからなるベイヤ配列を構成することができる。また、画素アレイ部１には、画素ＰＣで生成された電荷を電圧に変換する電圧変換部をポテンシャルが互いに異なる第１電圧変換部と第２電圧変換部とに分割する分割トランジスタＴＲｍｉｘが設けられている。分割トランジスタＴＲｍｉｘは画素ＰＣごとに設けることができる。ここで、第１電圧変換部と第２電圧変換部のポテンシャルを互いに異ならせることにより、第１電圧変換部の容量と第２電圧変換部の容量を互いに分割することができる。
【０００９】
また、固体撮像装置には、読み出し対象となる画素ＰＣを垂直方向に走査する垂直走査回路２、画素ＰＣとの間でソースフォロア動作を行うことにより、画素ＰＣから垂直信号線Ｖｌｉｎにカラムごとに画素信号を読み出す負荷回路３、各画素ＰＣの信号成分のみを抽出するためのＣＤＳ処理を実施するとともにデジタル信号に変換するカラムＡＤＣ回路４、カラムＡＤＣ回路４にて検出された各画素ＰＣの信号成分をカラムごとに記憶するラインメモリ５、読み出し対象となる画素ＰＣを水平方向に走査する水平走査回路６、カラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力する基準電圧発生回路７、各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路８および分割トランジスタＴＲｍｉｘを切替制御する切替制御部９が設けられている。なお、タイミング制御回路８にはマスタークロックＭＣＫが入力される。基準電圧ＶＲＥＦはランプ波を用いることができる。切替制御部９は、低照度撮像時では、分割トランジスタＴＲｍｉｘを介して電圧変換部を分割させることにより変換ゲインを上げることができる。また、切替制御部９は、高照度撮像時では、分割トランジスタＴＲｍｉｘを介して電圧変換部が分割されないようにすることにより飽和電子数を増大させることができる。分割トランジスタＴＲｍｉｘは、外部の照度の計測結果に基づいて自動で切り替えられるようにしてもよいし、ユーザが任意に切り替えられるようにしてもよい。分割トランジスタＴＲｍｉｘの制御は、全て同時に制御する方法と垂直走査回路２に同期させて水平制御線Ｈｌｉｎ毎に制御することができる。
【００１０】
そして、垂直走査回路２にて画素ＰＣが１ラインずつ垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作がカラムごとに行われることにより、画素ＰＣから読み出された画素信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路７において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われデジタル信号に変換する。その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、ラインメモリ５を介して出力信号Ｓｏｕｔとして出力される。
【００１１】
ここで、電圧変換部の容量が分割された場合、電圧変換部の容量が分割されない場合に比べて、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を小さくすることができ、ＳＮ比を向上させることができる。一方、電圧変換部の容量が分割されない場合、電圧変換部の容量が分割された場合に比べて電圧変換部の飽和電子数を増大させることができ、ダイナミックレンジを増大させることができる。
【００１２】
図２は、図１の固体撮像装置の画素の構成例を示す回路図である。
図２において、画素ＰＣには、フォトダイオードＰＤ、行選択トランジスタＴＲａｄｒ、増幅トランジスタＴＲａｍｐ、リセットトランジスタＴＲｒｓｔおよび読み出しトランジスタＴＧが設けられている。また、読み出しトランジスタＴＧ側には第１電圧変換部としてフローティングディフュージョンＦＤ１が形成され、増幅トランジスタＴＲａｍｐ側には第２電圧変換部としてフローティングディフュージョンＦＤｍが形成されている。フローティングディフュージョンＦＤ１、ＦＤｍ間には分割トランジスタＴＲｍｉｘが設けられている。
【００１３】
そして、フォトダイオードＰＤは読み出しトランジスタＴＧを介してフローティングディフュージョンＦＤ１に接続されている。増幅トランジスタＴＲａｍｐのゲートはフローティングディフュージョンＦＤｍに接続され、増幅トランジスタＴＲａｍｐのソースは行選択トランジスタＴＲａｄｒを介して垂直信号線Ｖｌｉｎ１に接続され、増幅トランジスタＴＲａｍｐのドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤｍは、リセットトランジスタＴＲｒｓｔを介して電源電位ＶＲＤに接続されている。分割トランジスタＴＲｍｉｘのドレインはフローティングディフュージョンＦＤ１に接続され、分割トランジスタＴＲｍｉｘのソースはフローティングディフュージョンＦＤｍに接続されている。電源電位VDDと電源電位VRDは共通にすることができる。また、行選択トランジスタＴＲａｄｒは、増幅トランジスタＴＲａｍｐと電源電位ＶＤＤ間に設けることができる。さらに、行選択トランジスタＴＲａｄｒは、省略することもできる。
【００１４】
図３（ａ）は、図２の画素の第１読み出し動作時（高変換ゲイン）の各部の電圧波形を示すタイミングチャート、図３（ｂ）は、図２の画素の第２読み出し動作時（低変換ゲイン）の各部の電圧波形を示すタイミングチャート、図４（ａ）は、図２の画素の一部の概略構成を示す断面図、図４（ｂ）〜図４（ｅ）は、図４（ａ）の構成において図３（ａ）の各時刻ｔ１〜ｔ４におけるポテンシャル分布を示す図である。なお、図４（ａ）では、図２のフォトダイオードＰＤ、フローティングディフュージョンＦＤ１、ＦＤｍ、分割トランジスタＴＲｍｉｘ、リセットトランジスタＴＲｒｓｔおよび読み出しトランジスタＴＧを示した。
【００１５】
図４（ａ）において、半導体層Ｂ１には、拡散層Ｈ１〜Ｈ５が形成されている。拡散層Ｈ２は拡散層Ｈ１上に積層され、拡散層Ｈ１、Ｈ３〜Ｈ５は分離されている。なお、半導体層Ｂ１はｐ型、拡散層Ｈ１はｎ−型、拡散層Ｈ２はｐ＋型、拡散層Ｈ３〜Ｈ５はｎ＋型に設定することができる。拡散層Ｈ２、Ｈ３間にはゲート電極Ｇ１が配置され、拡散層Ｈ３、Ｈ４間にはゲート電極Ｇ２が配置され、拡散層Ｈ４、Ｈ５間にはゲート電極Ｇ３が配置されている。拡散層Ｈ１、Ｈ２はフォトダイオードＰＤに用いることができる。拡散層Ｈ３はフローティングディフュージョンＦＤ１に用いることができる。拡散層Ｈ４はフローティングディフュージョンＦＤｍに用いることができる。ゲート電極Ｇ１は読み出しトランジスタＴＧに用いることができる。ゲート電極Ｇ２は分割トランジスタＴＲｍｉｘに用いることができる。ゲート電極Ｇ３はリセットトランジスタＴＲｒｓｔに用いることができる。
【００１６】
一方、図３（ａ）において、第１読み出し動作では、分割トランジスタＴＲｍｉｘのゲート電位がロウレベルＬＯとハイレベルＨＩとの間の中間電位ＭＩＤに設定されることで、フローティングディフュージョンＦＤｍの方がフローティングディフュージョンＦＤ１よりもポテンシャルが深くなるように設定される。ここで、フローティングディフュージョンＦＤｍの方がフローティングディフュージョンＦＤ１よりもポテンシャルが深くなるように設定することにより、フローティングディフュージョンＦＤｍの容量をフローティングディフュージョンＦＤ１の容量および分割トランジスタＴＲｍｉｘの容量と分離することができる。
そして、行選択トランジスタＴＲａｄｒがオフの場合、増幅トランジスタＴＲａｍｐはソースフォロワ動作しないため、垂直信号線Ｖｌｉｎ１に信号は出力されない。ここで、電源電位ＶＲＤがハイレベルＨＩの時にリセットトランジスタＴＲｒｓｔおよび読み出しトランジスタＴＧがオンすると、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤ１、ＦＤｍに排出される。そして、リセットトランジスタＴＲｒｓｔを介して電源電位ＶＲＤに排出される。フォトダイオードＰＤに蓄積されていた電荷が電源電位ＶＲＤに排出された後、読み出しトランジスタＴＧがオフすると、フォトダイオードＰＤでは、信号電荷の蓄積が開始される。
【００１７】
次に、リセットトランジスタＴＲｒｓｔがオンの状態で電源電位ＶＲＤがロウレベルＬＯに変化すると、図４（ｂ）に示すように、電荷ｊがフローティングディフュージョンＦＤ１、ＦＤｍに注入される（ｔ１）。そして、リセットトランジスタＴＲｒｓｔがオフすることで電荷ｊがフローティングディフュージョンＦＤ１、ＦＤｍ内に隔離された後、電源電位ＶＲＤがハイレベルＨＩに変化する。
【００１８】
次に、リセットトランジスタＴＲｒｓｔがオンすると、電荷ｊが電源電位ＶＲＤに排出される。この時、フローティングディフュージョンＦＤ１では電荷ｊが不完全転送されるため、図４（ｃ）に示すように、フローティングディフュージョンＦＤ１に残留電荷ｒが残される。そして、残留電荷ｒがバイアス電荷として働くことで、リーク電流などで発生した余分な電荷がフローティングディフュージョンＦＤ１からフローティングディフュージョンＦＤｍに転送される（ｔ２）。
【００１９】
そして、行選択トランジスタＴＲａｄｒがオンすると、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤｍのリセットレベルＲ１に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲ１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００２０】
次に、読み出しトランジスタＴＧがオンすると、図４（ｄ）に示すように、フォトダイオードＰＤに蓄積されていた電荷ｅがフローティングディフュージョンＦＤ１、ＦＤｍに転送される（ｔ３）。そして、読み出しトランジスタＴＧがオフし、残留電荷ｒがバイアス電荷として働くことで、図４（ｅ）に示すように、電荷ｅがフローティングディフュージョンＦＤ１からフローティングディフュージョンＦＤｍに転送される（ｔ４）。
【００２１】
そして、フローティングディフュージョンＦＤｍの信号レベルＳ１に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳ１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳ１の画素信号とリセットレベルＲ１の画素信号との差分が取られることでフォトダイオードＰＤに蓄積された電荷ｅに応じた信号成分が検出される。この時、フォトダイオードＰＤの蓄積時間はＴＭ１となる。
【００２２】
一方、図３（ｂ）において、第２読み出し動作では、分割トランジスタＴＲｍｉｘのゲート電位がハイレベルＨＩに設定されることで、フローティングディフュージョンＦＤ１、ＦＤｍのポテンシャルが互に等しくなるように設定される。また、電源電位ＶＲＤはハイレベルＨＩに設定される。ここで、フローティングディフュージョンＦＤ１、ＦＤｍのポテンシャルが互に等しくなるように設定されることで、フローティングディフュージョンＦＤ１、ＦＤｍの容量を互いに結合することができる。
そして、行選択トランジスタＴＲａｄｒがオフの場合、増幅トランジスタＴＲａｍｐはソースフォロワ動作しないため、垂直信号線Ｖｌｉｎ１に信号は出力されない。ここで、リセットトランジスタＴＲｒｓｔおよび読み出しトランジスタＴＧがオンすると、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤ１、ＦＤｍに排出される。そして、リセットトランジスタＴＲｒｓｔを介して電源電位ＶＲＤに排出される。フォトダイオードＰＤに蓄積されていた電荷が電源電位ＶＲＤに排出された後、読み出しトランジスタＴＧがオフすると、フォトダイオードＰＤでは、信号電荷の蓄積が開始される。
【００２３】
次に、リセットトランジスタＴＲｒｓｔがオンからオフした直後に、行選択トランジスタＴＲａｄｒがオンすると、増幅トランジスタＴＲａｍｐのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐがソースフォロア動作する。そして、フローティングディフュージョンＦＤ１、ＦＤｍのリセットレベルＲ２に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲ２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００２４】
次に、読み出しトランジスタＴＧがオンすると、フォトダイオードＰＤに蓄積されていた電荷ｅがフローティングディフュージョンＦＤ１、ＦＤｍに転送される。そして、フローティングディフュージョンＦＤ１、ＦＤｍの信号レベルＳ２に応じた電圧が増幅トランジスタＴＲａｍｐのゲートにかかり、増幅トランジスタＴＲａｍｐのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳ２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳ２の画素信号とリセットレベルＲ２の画素信号との差分が取られることでフォトダイオードＰＤに蓄積された電荷に応じた信号成分が検出される。この時、フォトダイオードＰＤの蓄積時間はＴＭ２となる。なお、以上の動作は水平同期信号ＨＤに従って行うことができる。
【００２５】
図５（ａ）は、図２の画素の一部の概略構成を示す断面図、図５（ｂ）は、第１読み出し時における図５（ａ）の構成のポテンシャル分布を示す図、図５（ｃ）は、第２読み出し時における図５（ａ）の構成のポテンシャル分布を示す図である。
図５（ｂ）において、第１読み出し動作では、分割トランジスタＴＲｍｉｘにてフローティングディフュージョンＦＤ１、ＦＤｍを切り離すことができ、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を小さくすることができる。このため、信号成分検出時の変換ゲインを上げることができ、ＳＮ比を向上させることができる。
図５（ｃ）において、第２読み出し動作では、分割トランジスタＴＲｍｉｘにてフローティングディフュージョンＦＤ１、ＦＤｍを結合させることができ、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を大きくすることができる。このため、信号成分検出時の飽和電子数を増大させることができ、ダイナミックレンジを向上させることができる。
【００２６】
（第２実施形態）
図６（ａ）は、第２実施形態に係る固体撮像装置の画素の一部の概略構成を示す断面図、図６（ｂ）は、第１読み出し時における図６（ａ）の構成のポテンシャル分布を示す図、図６（ｃ）は、第２読み出し時における図６（ａ）の構成のポテンシャル分布を示す図である。
【００２７】
図６（ａ）の構成では、図４（ａ）の拡散層Ｈ３の代わりに拡散層Ｈ６、Ｈ７が半導体層Ｂ２に設けられている。拡散層Ｈ７は拡散層Ｈ６上に積層されている。なお、拡散層Ｈ６はｎ型に設定することができる。拡散層Ｈ７はｐ＋型に設定することができる。拡散層Ｈ６、Ｈ７はフローティングディフュージョンＦＤ１に用いることができる。フローティングディフュージョンＦＤ１はフォトダイオードＰＤよりもポテンシャルを深くすることができる。
【００２８】
ここで、第１読み出し時において、拡散層Ｈ６上に拡散層Ｈ７を積層することにより、分割トランジスタＴＲｍｉｘのチャネルポテンシャルをフローティングディフュージョンＦＤ１のポテンシャルよりも浅くすることができる。このため、図５（ｂ）の残留電荷ｒをバイアス電荷として用いることなく、電荷ｅを完全転送することができる。例えば、フローティングディフュージョンＦＤ１からフローティングディフュージョンＦＤｍに電荷ｅを転送する時に、分割トランジスタＴＲｍｉｘのゲート電位をハイレベルＨＩに設定し、図６（ｂ）に示すように、フローティングディフュージョンＦＤｍの電荷ｅを検出する時に分割トランジスタＴＲｍｉｘのゲート電位をロウレベルＬＯに設定することで、電荷ｅの完全転送を図りつつ、変換ゲインを向上させることができる。
【００２９】
一方、第２読み出し時においては、電源電位ＶＲＤをロウレベルＬＯに設定し、分割トランジスタＴＲｍｉｘのゲート電位をハイレベルＨＩに設定し、リセットトランジスタＴＲｒｓｔをオンすることで、フローティングディフュージョンＦＤ１、ＦＤｍに電荷ｊを注入することができる。そして、図６（ｃ）に示すように、リセットトランジスタＴＲｒｓｔをオフしてから、フローティングディフュージョンＦＤ１、ＦＤｍおよび分割トランジスタＴＲｍｉｘのチャネル領域に電荷ｅを読み出させることができる。このため、電荷ｅを電圧に変換する電圧変換部の容量を増大させることができ、電圧変換部の飽和電子数を増大させることができる。
【００３０】
（第３実施形態）
図７は、第３実施形態に係る固体撮像装置の画素の構成例を示す回路図、図８（ａ）は、図７の画素の一部の概略構成を示す断面図、図８（ｂ）は、第１読み出し時における図８（ａ）の構成のポテンシャル分布を示す図、図８（ｃ）は、第２読み出し時における図８（ａ）の構成のポテンシャル分布を示す図である。図７において、画素ＰＣ´には、図２の画素ＰＣに転送トランジスタＴＲｆが追加されている。転送トランジスタＴＲｆは、読み出しトランジスタＴＧと分割トランジスタＴＲｍｉｘとの間に配置されている。
また、図８（ａ）の構成には、図５（ａ）の構成にゲート電極Ｇ４が半導体層Ｂ３に追加されている。また、拡散層Ｈ３の代わりに拡散層Ｈ３´が設けられている。なお、拡散層Ｈ３´はｎ−型に設定することができる。ゲート電極Ｇ４は拡散層Ｈ３´上に配置されている。ゲート電極Ｇ４は転送トランジスタＴＲｆに用いることができる。
【００３１】
ここで、第１読み出し時において、フォトダイオードＰＤ→フローティングディフュージョンＦＤ１→分割トランジスタＴＲｍｉｘのチャネル領域→フローティングディフュージョンＦＤｍという経路でポテンシャルが順次深くなるように転送トランジスタＴＲｆおよび分割トランジスタＴＲｍｉｘのゲート電位を設定することにより、図５（ｂ）の残留電荷ｒをバイアス電荷として用いることなく、電荷ｅを完全転送することができる。また、図８（ｂ）に示すように、フローティングディフュージョンＦＤｍの電荷ｅを検出する時に分割トランジスタＴＲｍｉｘのゲート電位をロウレベルＬＯに設定することで、変換ゲインを向上させることができる。
【００３２】
一方、第２読み出し時においては、電源電位ＶＲＤ、分割トランジスタＴＲｍｉｘのゲート電位および転送トランジスタＴＲｆのゲート電位をハイレベルＨＩに設定し、リセットトランジスタＴＲｒｓｔをオンすることで、フローティングディフュージョンＦＤ１、ＦＤｍをリセットすることができる。そして、図８（ｃ）に示すように、リセットトランジスタＴＲｒｓｔをオフしてから、フローティングディフュージョンＦＤ１、ＦＤｍおよび分割トランジスタＴＲｍｉｘのチャネル領域に電荷ｅを読み出させることができる。このため、電荷ｅを電圧に変換する電圧変換部の容量を増大させることができ、電圧変換部の飽和電子数を増大させることができる。
【００３３】
（第４実施形態）
図９は、第４実施形態に係る固体撮像装置の４画素１セル構成における横２×縦４画素分の画素の構成例を示す回路図である。
図９において、ベイヤ配列ＢＨ１、ＢＨ２がカラム方向ＣＤに隣接して配置されている。
ベイヤ配列ＢＨ１には、緑色用画素Ｇｒに対してフォトダイオードＰＤ＿Ｇｒ１が設けられ、青色用画素Ｂに対してフォトダイオードＰＤ＿Ｂ１が設けられ、赤色用画素Ｒに対してフォトダイオードＰＤ＿Ｒ１が設けられ、緑色用画素Ｇｂに対してフォトダイオードＰＤ＿Ｇｂ１が設けられている。ベイヤ配列ＢＨ２には、緑色用画素Ｇｒに対してフォトダイオードＰＤ＿Ｇｒ２が設けられ、青色用画素Ｂに対してフォトダイオードＰＤ＿Ｂ２が設けられ、赤色用画素Ｒに対してフォトダイオードＰＤ＿Ｒ２が設けられ、緑色用画素Ｇｂに対してフォトダイオードＰＤ＿Ｇｂ２が設けられている。また、ベイヤ配列ＢＨ１には、読み出しトランジスタＴＧｇｒ１、ＴＧｂ１、ＴＧｒ１、ＴＧｇｂ１および分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＢ１が設けられ、ベイヤ配列ＢＨ２には、読み出しトランジスタＴＧｇｒ２、ＴＧｂ２、ＴＧｒ２、ＴＧｇｂ２および分割トランジスタＴＲｍｉｘＡ２、ＴＲｍｉｘＢ２が設けられている。また、行選択トランジスタＴＲａｄｒＡ、ＴＲａｄｒＢ、増幅トランジスタＴＲａｍｐＡ、ＴＲａｍｐＢ、リセットトランジスタＴＲｒｓｔＡ、ＴＲｒｓｔＢが、ベイヤ配列ＢＨ１、ＢＨ２に共通に設けられている。また、読み出しトランジスタＴＧｇｒ１、ＴＧｂ１の接続点には第１電圧変換部としてフローティングディフュージョンＦＤＡ１が形成され、増幅トランジスタＴＲａｍｐＡとリセットトランジスタＴＲｒｓｔＡとの接続点には第２電圧変換部としてフローティングディフュージョンＦＤＡｍが形成され、読み出しトランジスタＴＧｇｒ２、ＴＧｂ２の接続点には第３電圧変換部としてフローティングディフュージョンＦＤＡ２が形成されている。読み出しトランジスタＴＧｒ１、ＴＧｇｂ１の接続点には第１電圧変換部としてフローティングディフュージョンＦＤＢ１が形成され、増幅トランジスタＴＲａｍｐＢとリセットトランジスタＴＲｒｓｔＢとの接続点には第２電圧変換部としてフローティングディフュージョンＦＤＢｍが形成され、読み出しトランジスタＴＧｒ２、ＴＧｇｂ２の接続点には第３電圧変換部としてフローティングディフュージョンＦＤＢ２が形成されている。
【００３４】
そして、フォトダイオードＰＤ＿Ｇｒ１は読み出しトランジスタＴＧｇｒ１を介してフローティングディフュージョンＦＤＡ１に接続され、フォトダイオードＰＤ＿Ｂ１は読み出しトランジスタＴＧｂ１を介してフローティングディフュージョンＦＤＡ１に接続されている。フォトダイオードＰＤ＿Ｇｒ２は読み出しトランジスタＴＧｇｒ２を介してフローティングディフュージョンＦＤＡ２に接続され、フォトダイオードＰＤ＿Ｂ２は読み出しトランジスタＴＧｂ２を介してフローティングディフュージョンＦＤＡ２に接続されている。  
【００３５】
増幅トランジスタＴＲａｍｐＡのゲートはフローティングディフュージョンＦＤＡｍに接続され、増幅トランジスタＴＲａｍｐＡのソースは行選択トランジスタＴＲａｄｒＡを介して垂直信号線Ｖｌｉｎ１に接続され、増幅トランジスタＴＲａｍｐＡのドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤＡｍは、リセットトランジスタＴＲｒｓｔＡを介して電源電位ＶＲＤに接続されている。
【００３６】
フォトダイオードＰＤ＿Ｒ１は読み出しトランジスタＴＧｒ１を介してフローティングディフュージョンＦＤＢ１に接続され、フォトダイオードＰＤ＿Ｇｂ１は読み出しトランジスタＴＧｇｂ１を介してフローティングディフュージョンＦＤＢ１に接続されている。フォトダイオードＰＤ＿Ｒ２は読み出しトランジスタＴＧｒ２を介してフローティングディフュージョンＦＤＢ２に接続され、フォトダイオードＰＤ＿Ｇｂ２は読み出しトランジスタＴＧｇｂ２を介してフローティングディフュージョンＦＤＢ２に接続されている。
【００３７】
増幅トランジスタＴＲａｍｐＢのゲートはフローティングディフュージョンＦＤＢｍに接続され、増幅トランジスタＴＲａｍｐＢのソースは行選択トランジスタＴＲａｄｒＢを介して垂直信号線Ｖｌｉｎ２に接続され、増幅トランジスタＴＲａｍｐＢのドレインは電源電位ＶＤＤに接続されている。また、フローティングディフュージョンＦＤＢｍは、リセットトランジスタＴＲｒｓｔＢを介して電源電位ＶＲＤに接続されている。
【００３８】
フローティングディフュージョンＦＤＡ１、ＦＤＡｍ間には分割トランジスタＴＲｍｉｘＡ１が接続され、フローティングディフュージョンＦＤＡ２、ＦＤＡｍ間には分割トランジスタＴＲｍｉｘＡ２が接続されている。
【００３９】
なお、行選択トランジスタＴＲａｄｒＡ、ＴＲａｄｒＢ、リセットトランジスタＴＲｒｓｔＡ、ＴＲｒｓｔＢおよび読み出しトランジスタＴＧｇｒ１、ＴＧｂ１、ＴＧｒ１、ＴＧｇｂ１、ＴＧｇｒ２、ＴＧｂ２、ＴＧｒ２、ＴＧｇｂ２のゲートには水平制御線Ｈｌｉｎを介して信号を入力することができる。分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＢ１、ＴＲｍｉｘＡ２、ＴＲｍｉｘＢ２のゲートには切替制御部９から信号を入力することができる。
【００４０】
図１０（ａ）は、図９の画素の第１読み出し動作時の各部の電圧波形を示すタイミングチャート、図１０（ｂ）は、図９の画素の第２読み出し動作時の各部の電圧波形を示すタイミングチャートである。
【００４１】
図１０（ａ）において、第１読み出し動作では、分割トランジスタＴＲｍｉｘＡ１のゲート電位がロウレベルＬＯとハイレベルＨＩとの間の中間電位ＭＩＤに設定されることで、フローティングディフュージョンＦＤＡｍの方がフローティングディフュージョンＦＤＡ１よりもポテンシャルが深くなるように設定され、フローティングディフュージョンＦＤＡ１、ＦＤＡｍの容量が互いに分離される。また、分割トランジスタＴＲｍｉｘＡ２のゲート電位がロウレベルＬＯに設定されることで、フローティングディフュージョンＦＤＡ２、ＦＤＡｍが互いに分離される。
そして、リセットトランジスタＴＲｒｓｔＡがオンの状態で電源電位ＶＲＤがロウレベルＬＯに変化すると、電荷ｊがフローティングディフュージョンＦＤＡ１、ＦＤＡｍに注入される（ｔ１）。そして、リセットトランジスタＴＲｒｓｔＡがオフすることで電荷ｊがフローティングディフュージョンＦＤＡ１、ＦＤＡｍ内に隔離された後、電源電位ＶＲＤがハイレベルＨＩに変化する。
【００４２】
次に、リセットトランジスタＴＲｒｓｔＡがオンすると、電荷ｊが電源電位ＶＲＤに排出される。この時、フローティングディフュージョンＦＤＡ１では電荷ｊが不完全転送されるため、フローティングディフュージョンＦＤＡ１に残留電荷ｒが残される。そして、残留電荷ｒがバイアス電荷として働くことで、リーク電流などで発生した余分な電荷がフローティングディフュージョンＦＤＡ１からフローティングディフュージョンＦＤＡｍに転送される（ｔ２）。
【００４３】
そして、行選択トランジスタＴＲａｄｒＡがオンすると、増幅トランジスタＴＲａｍｐＡのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐＡがソースフォロア動作する。そして、フローティングディフュージョンＦＤＡｍのリセットレベルＲｇ１に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲｇ１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００４４】
次に、読み出しトランジスタＴＧｇｒ１がオンすると、フォトダイオードＰＤ＿Ｇｒ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡｍに転送される（ｔ３）。そして、読み出しトランジスタＴＧｇｒ１がオフし、残留電荷ｒがバイアス電荷として働くことで、電荷ｅがフローティングディフュージョンＦＤＡ１からフローティングディフュージョンＦＤＡｍに転送される（ｔ４）。
【００４５】
そして、フローティングディフュージョンＦＤＡｍの信号レベルＳｇ１に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｇ１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｇ１の画素信号とリセットレベルＲｇ１の画素信号との差分が取られることでフォトダイオードＰＤ＿Ｇｒ１に蓄積された電荷ｅに応じた信号成分が検出される。この時、フォトダイオードＰＤ＿Ｇｒ１の蓄積時間はＴＭ３となる。
【００４６】
信号レベルＳｇ１の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔＡがオンし、電源電位ＶＲＤがロウレベルＬＯに変化すると、電荷ｊがフローティングディフュージョンＦＤＡ１、ＦＤＡｍに注入される。そして、リセットトランジスタＴＲｒｓｔＡがオフすることで電荷ｊがフローティングディフュージョンＦＤＡ１、ＦＤＡｍ内に隔離された後、電源電位ＶＲＤがハイレベルＨＩに変化する。
【００４７】
次に、リセットトランジスタＴＲｒｓｔＡがオンすると、電荷ｊが電源電位ＶＲＤに排出される。この時、フローティングディフュージョンＦＤＡ１では電荷ｊが不完全転送されるため、フローティングディフュージョンＦＤＡ１に残留電荷ｒが残される。そして、残留電荷ｒがバイアス電荷として働くことで、リーク電流などで発生した余分な電荷がフローティングディフュージョンＦＤＡ１からフローティングディフュージョンＦＤＡｍに転送される。
【００４８】
そして、フローティングディフュージョンＦＤＡｍのリセットレベルＲｂ１に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲｂ１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００４９】
次に、読み出しトランジスタＴＧｂ１がオンすると、フォトダイオードＰＤ＿Ｂ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡｍに転送される。そして、読み出しトランジスタＴＧｂ１がオフし、残留電荷ｒがバイアス電荷として働くことで、電荷ｅがフローティングディフュージョンＦＤＡ１からフローティングディフュージョンＦＤＡｍに転送される。
【００５０】
そして、フローティングディフュージョンＦＤＡｍの信号レベルＳｂ１に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｂ１の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｂ１の画素信号とリセットレベルＲｂ１の画素信号との差分が取られることでフォトダイオードＰＤ＿Ｂ１に蓄積された電荷ｅに応じた信号成分が検出される。
【００５１】
一方、図１０（ｂ）において、第２読み出し動作では、分割トランジスタＴＲｍｉｘＡ１のゲート電位がハイレベルＨＩに設定されることで、フローティングディフュージョンＦＤＡ１、ＦＤＡｍのポテンシャルが互に等しくなるように設定され、フローティングディフュージョンＦＤＡ１、ＦＤＡｍの容量が互いに結合される。また、分割トランジスタＴＲｍｉｘＡ２のゲート電位がロウレベルＬＯに設定されることで、フローティングディフュージョンＦＤＡ２、ＦＤＡｍが互いに分離される。また、電源電位ＶＲＤはハイレベルＨＩに設定される。
そして、リセットトランジスタＴＲｒｓｔＡがオンしている時に、行選択トランジスタＴＲａｄｒＡがオンすると、増幅トランジスタＴＲａｍｐＡのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐＡがソースフォロア動作する。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡｍのリセットレベルＲｇ２に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲｇ２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００５２】
次に、読み出しトランジスタＴＧｇｒ１がオンすると、フォトダイオードＰＤ＿Ｇｒ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡｍの信号レベルＳｇ２に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｇ２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｇ２の画素信号とリセットレベルＲｇ２の画素信号との差分が取られることでフォトダイオードＰＤ＿Ｇｒ１に蓄積された電荷に応じた信号成分が検出される。この時、フォトダイオードＰＤ＿Ｇｒ１の蓄積時間はＴＭ４となる。
【００５３】
信号レベルＳｇ２の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔＡがオンすると、フローティングディフュージョンＦＤＡ１、ＦＤＡｍのリセットレベルＲｂ２に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲｂ２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００５４】
次に、読み出しトランジスタＴＧｂ１がオンすると、フォトダイオードＰＤ＿Ｂ１に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡｍの信号レベルＳｂ２に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｂ２の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｂ２の画素信号とリセットレベルＲｂ２の画素信号との差分が取られることでフォトダイオードＰＤ＿Ｂ１に蓄積された電荷に応じた信号成分が検出される。
【００５５】
図１１（ａ）は、図９の画素の一部の概略構成を示す断面図、図１１（ｂ）は、第１読み出し時における図１１（ａ）の構成のポテンシャル分布を示す図、図１１（ｃ）は、第２読み出し時における図１１（ａ）の構成のポテンシャル分布を示す図である。なお、図１１（ａ）では、図９のフォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍ、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２および読み出しトランジスタＴＧｂ１、ＴＧｂ２を示した。
【００５６】
図１１（ａ）において、半導体層Ｂ４には、拡散層Ｈ１１〜Ｈ１７が形成されている。拡散層Ｈ１２は拡散層Ｈ１１上に積層され、拡散層Ｈ１７は拡散層Ｈ１６上に積層され、拡散層Ｈ１１、Ｈ１３〜Ｈ１６は分離されている。なお、半導体層Ｂ４はｐ型、拡散層Ｈ１１、Ｈ１６はｎ−型、拡散層Ｈ１２、Ｈ１７はｐ＋型、拡散層Ｈ１３〜Ｈ１５はｎ＋型に設定することができる。拡散層Ｈ１２、Ｈ１３間にはゲート電極Ｇ１１が配置され、拡散層Ｈ１３、Ｈ１４間にはゲート電極Ｇ１２が配置され、拡散層Ｈ１４、Ｈ１５間にはゲート電極Ｇ１３が配置され、拡散層Ｈ１５、Ｈ１７間にはゲート電極Ｇ１４が配置されている。拡散層Ｈ１１、Ｈ１２はフォトダイオードＰＤ＿Ｂ１に用いることができる。拡散層Ｈ１６、Ｈ１７はフォトダイオードＰＤ＿Ｂ２に用いることができる。拡散層Ｈ１３はフローティングディフュージョンＦＤＡ１に用いることができる。拡散層Ｈ１４はフローティングディフュージョンＦＤＡｍに用いることができる。拡散層Ｈ１５はフローティングディフュージョンＦＤＡ２に用いることができる。ゲート電極Ｇ１１は読み出しトランジスタＴＧｂ１に用いることができる。ゲート電極Ｇ１２は分割トランジスタＴＲｍｉｘＡ１に用いることができる。ゲート電極Ｇ１３は分割トランジスタＴＲｍｉｘＡ２に用いることができる。ゲート電極Ｇ１４は読み出しトランジスタＴＧｂ２に用いることができる。
【００５７】
図１１（ｂ）において、第１読み出し動作では、分割トランジスタＴＲｍｉｘＡ１にてフローティングディフュージョンＦＤＡ１、ＦＤＡｍの容量を分離するとともに、分割トランジスタＴＲｍｉｘＡ２にてフローティングディフュージョンＦＤＡ２、ＦＤＡｍを分離することができ、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を小さくすることができる。このため、信号成分検出時の変換ゲインを上げることができ、ＳＮ比を向上させることができる。
図１１（ｃ）において、第２読み出し動作では、分割トランジスタＴＲｍｉｘＡ１にてフローティングディフュージョンＦＤＡ１、ＦＤＡｍの容量を結合させるとともに、分割トランジスタＴＲｍｉｘＡ２にてフローティングディフュージョンＦＤＡ２、ＦＤＡｍを分離することができ、フォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積された電荷をビニングさせることなく、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を大きくすることができる。このため、信号成分検出時の飽和電子数を増大させることができ、ダイナミックレンジを向上させることができる。
【００５８】
図１２（ａ）は、図９の画素の第３読み出し動作時の各部の電圧波形を示すタイミングチャート、図１２（ｂ）は、図９の画素の第４読み出し動作時の各部の電圧波形を示すタイミングチャートである。
【００５９】
図１２（ａ）において、第３読み出し動作では、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２のゲート電位がロウレベルＬＯとハイレベルＨＩとの間の中間電位ＭＩＤに設定されることで、フローティングディフュージョンＦＤＡｍの方がフローティングディフュージョンＦＤＡ１、ＦＤＡ２よりもポテンシャルが深くなるように設定され、フローティングディフュージョンＦＤＡ１、ＦＤＡ２の容量とフローティングディフュージョンＦＤＡｍの容量が互いに分離される。
そして、リセットトランジスタＴＲｒｓｔＡがオンの状態で電源電位ＶＲＤがロウレベルＬＯに変化すると、電荷ｊがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに注入される。そして、リセットトランジスタＴＲｒｓｔＡがオフすることで電荷ｊがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍ内に隔離された後、電源電位ＶＲＤがハイレベルＨＩに変化する。
【００６０】
次に、リセットトランジスタＴＲｒｓｔＡがオンすると、電荷ｊが電源電位ＶＲＤに排出される。この時、フローティングディフュージョンＦＤＡ１、ＦＤＡ２では電荷ｊが不完全転送されるため、フローティングディフュージョンＦＤＡ１、ＦＤＡ２に残留電荷ｒが残される。そして、残留電荷ｒがバイアス電荷として働くことで、リーク電流などで発生した余分な電荷がフローティングディフュージョンＦＤＡ１、ＦＤＡ２からフローティングディフュージョンＦＤＡｍに転送される。
【００６１】
そして、行選択トランジスタＴＲａｄｒＡがオンすると、増幅トランジスタＴＲａｍｐＡのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐＡがソースフォロア動作する。そして、フローティングディフュージョンＦＤＡｍのリセットレベルＲｇ３に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲｇ３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００６２】
次に、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２がオンすると、フォトダイオードＰＤ＿Ｇｒ１、ＰＤ＿Ｇｒ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２がオフし、残留電荷ｒがバイアス電荷として働くことで、電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２からフローティングディフュージョンＦＤＡｍに転送される。
【００６３】
そして、フローティングディフュージョンＦＤＡｍの信号レベルＳｇ３に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｇ３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｇ３の画素信号とリセットレベルＲｇ３の画素信号との差分が取られることでフォトダイオードＰＤ＿Ｇｒ１、ＰＤ＿Ｇｒ２に蓄積された電荷ｅに応じた信号成分が検出される。この時、フォトダイオードＰＤ＿Ｇｒ１、ＰＤ＿Ｇｒ２の蓄積時間はＴＭ５となる。
【００６４】
信号レベルＳｇ３の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔＡがオンし、電源電位ＶＲＤがロウレベルＬＯに変化すると、電荷ｊがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに注入される。そして、リセットトランジスタＴＲｒｓｔＡがオフすることで電荷ｊがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍ内に隔離された後、電源電位ＶＲＤがハイレベルＨＩに変化する。
【００６５】
次に、リセットトランジスタＴＲｒｓｔＡがオンすると、電荷ｊが電源電位ＶＲＤに排出される。この時、フローティングディフュージョンＦＤＡ１、ＦＤＡ２では電荷ｊが不完全転送されるため、フローティングディフュージョンＦＤＡ１に残留電荷ｒが残される。そして、残留電荷ｒがバイアス電荷として働くことで、リーク電流などで発生した余分な電荷がフローティングディフュージョンＦＤＡ１、ＦＤＡ２からフローティングディフュージョンＦＤＡｍに転送される。
【００６６】
そして、フローティングディフュージョンＦＤＡｍのリセットレベルＲｂ３に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲｂ３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００６７】
次に、読み出しトランジスタＴＧｂ１、ＴＧｂ２がオンすると、フォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、読み出しトランジスタＴＧｂ１、ＴＧｂ２がオフし、残留電荷ｒがバイアス電荷として働くことで、電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２からフローティングディフュージョンＦＤＡｍに転送される。
【００６８】
そして、フローティングディフュージョンＦＤＡｍの信号レベルＳｂ３に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｂ３の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｂ３の画素信号とリセットレベルＲｂ３の画素信号との差分が取られることでフォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積された電荷ｅに応じた信号成分が検出される。
【００６９】
一方、図１２（ｂ）において、第４読み出し動作では、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２のゲート電位がハイレベルＨＩに設定されることで、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍのポテンシャルが互に等しくなるように設定され、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの容量が互いに結合される。また、電源電位ＶＲＤはハイレベルＨＩに設定される。
そして、リセットトランジスタＴＲｒｓｔＡがオンしている時に、行選択トランジスタＴＲａｄｒＡがオンすると、増幅トランジスタＴＲａｍｐＡのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴＲａｍｐＡがソースフォロア動作する。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍのリセットレベルＲｇ４に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲｇ４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００７０】
次に、読み出しトランジスタＴＧｇｒ１、ＴＧｇｒ２がオンすると、フォトダイオードＰＤ＿Ｇｒ１、ＰＤ＿Ｇｒ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｇ４に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｇ４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｇ４の画素信号とリセットレベルＲｇ４の画素信号との差分が取られることでフォトダイオードＰＤ＿Ｇｒ１、ＰＤ＿Ｇｒ２に蓄積された電荷に応じた信号成分が検出される。この時、フォトダイオードＰＤ＿Ｇｒ１、ＰＤ＿Ｇｒ２の蓄積時間はＴＭ６となる。
【００７１】
信号レベルＳｇ４の画素信号が垂直信号線Ｖｌｉｎ１に出力された後、リセットトランジスタＴＲｒｓｔＡがオンすると、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍのリセットレベルＲｂ４に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、リセットレベルＲｂ４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。
【００７２】
次に、読み出しトランジスタＴＧｂ１、ＴＧｂ２がオンすると、フォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積されていた電荷ｅがフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍに転送される。そして、フローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの信号レベルＳｂ４に応じた電圧が増幅トランジスタＴＲａｍｐＡのゲートにかかり、増幅トランジスタＴＲａｍｐＡのゲート電圧に垂直信号線Ｖｌｉｎ１の電圧が追従することで、信号レベルＳｂ４の画素信号が垂直信号線Ｖｌｉｎ１を介してカラムＡＤＣ回路４に出力される。そして、信号レベルＳｂ４の画素信号とリセットレベルＲｂ４の画素信号との差分が取られることでフォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積された電荷に応じた信号成分が検出される。
【００７３】
図１３（ａ）は、図９の画素の一部の概略構成を示す断面図、図１３（ｂ）は、第３読み出し時における図１３（ａ）の構成のポテンシャル分布を示す図、図１３（ｃ）は、第４読み出し時における図１３（ａ）の構成のポテンシャル分布を示す図である。
【００７４】
図１３（ｂ）において、第３読み出し動作では、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２にてフローティングディフュージョンＦＤＡ１、ＦＤＡ２の容量とフローティングディフュージョンＦＤＡｍの容量を分離することができ、フォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積された電荷をビニング（加算）させつつ、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を小さくすることができる。このため、信号成分検出時の変換ゲインを上げることができ、ＳＮ比を向上させることができる。
図１３（ｃ）において、第４読み出し動作では、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２にてフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの容量を結合させることができ、フォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積された電荷をビニングさせつつ、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を大きくすることができる。このため、信号成分検出時の飽和電子数を増大させることができ、ダイナミックレンジを向上させることができる。
【００７５】
図１４は、図９の画素のレイアウト構成例を示す平面図である。
図１４において、フォトダイオードＰＤ＿Ｇｒ１、ＰＤ＿Ｂ１、ＰＤ＿Ｒ１、ＰＤ＿Ｇｂ１が２行２列に配置され、フォトダイオードＰＤ＿Ｇｒ２、ＰＤ＿Ｂ２、ＰＤ＿Ｒ２、ＰＤ＿Ｇｂ２が２行２列に配置されている。フォトダイオードＰＤ＿Ｇｒ１、ＰＤ＿Ｂ１間にはフローティングディフュージョンＦＤＡ１が配置され、フォトダイオードＰＤ＿Ｒ１、ＰＤ＿Ｇｂ１間にはフローティングディフュージョンＦＤＢ１が配置され、フォトダイオードＰＤ＿Ｇｒ２、ＰＤ＿Ｂ２間にはフローティングディフュージョンＦＤＡ２が配置され、フォトダイオードＰＤ＿Ｒ２、ＰＤ＿Ｇｂ２間にはフローティングディフュージョンＦＤＢ２が配置されている。
【００７６】
フォトダイオードＰＤ＿Ｇｒ１とフローティングディフュージョンＦＤＡ１との間には読み出しトランジスタＴＧｇｒ１が配置され、フォトダイオードＰＤ＿Ｂ１とフローティングディフュージョンＦＤＡ１との間には読み出しトランジスタＴＧｂ１が配置され、フォトダイオードＰＤ＿Ｒ１とフローティングディフュージョンＦＤＢ１との間には読み出しトランジスタＴＧｒ１が配置され、フォトダイオードＰＤ＿Ｇｂ１とフローティングディフュージョンＦＤＢ１との間には読み出しトランジスタＴＧｇｂ１が配置されている。フォトダイオードＰＤ＿Ｇｒ２とフローティングディフュージョンＦＤＡ２との間には読み出しトランジスタＴＧｇｒ２が配置され、フォトダイオードＰＤ＿Ｂ２とフローティングディフュージョンＦＤＡ２との間には読み出しトランジスタＴＧｂ２が配置され、フォトダイオードＰＤ＿Ｒ２とフローティングディフュージョンＦＤＢ２との間には読み出しトランジスタＴＧｒ２が配置され、フォトダイオードＰＤ＿Ｇｂ２とフローティングディフュージョンＦＤＢ２との間には読み出しトランジスタＴＧｇｂ２が配置されている。
【００７７】
ベイヤ配列ＢＨ１、ＢＨ２間には、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２がカラム方向ＣＤに隣接して配置されている。また、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２にロウ方向ＲＤに隣接してリセットトランジスタＴＲｒｓｔＡが配置され、リセットトランジスタＴＲｒｓｔＡにロウ方向ＲＤに隣接して増幅トランジスタＴＲａｍｐＡが配置され、増幅トランジスタＴＲａｍｐＡにロウ方向ＲＤに隣接して選択トランジスタＴＲａｄｒＡが配置されている。
【００７８】
また、ベイヤ配列ＢＨ１、ＢＨ２間には、分割トランジスタＴＲｍｉｘＢ１、ＴＲｍｉｘＢ２がカラム方向ＣＤに隣接して配置されている。また、分割トランジスタＴＲｍｉｘＢ１、ＴＲｍｉｘＢ２にロウ方向ＲＤに隣接してリセットトランジスタＴＲｒｓｔＢが配置され、リセットトランジスタＴＲｒｓｔＢにロウ方向ＲＤに隣接して増幅トランジスタＴＲａｍｐＢが配置され、増幅トランジスタＴＲａｍｐＢにロウ方向ＲＤに隣接して選択トランジスタＴＲａｄｒＢが配置されている。
これにより、ベイヤ配列ＢＨ１、ＢＨ２における画素配置の均一性を損なうことなく、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２をカラム方向ＣＤに隣接して配置するとともに、分割トランジスタＴＲｍｉｘＢ１、ＴＲｍｉｘＢ２をカラム方向ＣＤに隣接して配置することができる。このため、フローティングディフュージョンＦＤＡｍ、ＦＤＢｍの容量を小さくすることができ、変換ゲインを向上させることができる。
【００７９】
（第５実施形態）
図１５は、第５実施形態に係る固体撮像装置の４画素１セル構成における横２×縦４画素分の画素の構成例を示す回路図である。
図１５において、この固体撮像装置では、図９の構成に転送トランジスタＴＧＯＡ１、ＴＧＯＡ２、ＴＧＯＢ１、ＴＧＯＢ２が追加されている。読み出しトランジスタＴＧｇｒ１、ＴＧｂ１は、転送トランジスタＴＧＯＡ１を介してフローティングディフュージョンＦＤＡ１に接続されている。読み出しトランジスタＴＧｇｒ２、ＴＧｂ２は、転送トランジスタＴＧＯＡ２を介してフローティングディフュージョンＦＤＡ２に接続されている。読み出しトランジスタＴＧｒ１、ＴＧｇｂ１は、転送トランジスタＴＧＯＢ１を介してフローティングディフュージョンＦＤＢ１に接続されている。読み出しトランジスタＴＧｒ２、ＴＧｇｂ２は、転送トランジスタＴＧＯＢ２を介してフローティングディフュージョンＦＤＢ２に接続されている。
なお、図１５の固体撮像装置の動作は、図１０（ａ）、図１０（ｂ）、図１２（ａ）および図１２（ｂ）と同様である。ここで、読み出しトランジスタＴＧｇｒ１、ＴＧｂ１、ＴＧｇｒ２、ＴＧｂ２、ＴＧｒ１、ＴＧｇｂ１、ＴＧｒ２、ＴＧｇｂ２を介して電荷ｅを読み出す時に、転送トランジスタＴＧＯＡ１、ＴＧＯＡ２、ＴＧＯＢ１、ＴＧＯＢ２は、ロウレベルＬＯとハイレベルＨＩとの間の中間電位ＭＩＤにゲート電位を設定することができる。このため、読み出しトランジスタＴＧｇｒ１、ＴＧｂ１、ＴＧｇｒ２、ＴＧｂ２、ＴＧｒ１、ＴＧｇｂ１、ＴＧｒ２、ＴＧｇｂ２を介して電荷ｅを読み出す時に、読み出しトランジスタＴＧｇｒ１、ＴＧｂ１、ＴＧｇｒ２、ＴＧｂ２、ＴＧｒ１、ＴＧｇｂ１、ＴＧｒ２、ＴＧｇｂ２をパルス動作させた場合に発生するフローティングディフュージョンＦＤＡ１、ＦＤＡ２の残留電荷ｒの電荷量の変動を低減させることができ、ランダムノイズを低減させることができる。
【００８０】
図１６（ａ）は、図１５の画素の一部の概略構成を示す断面図、図１６（ｂ）は、第１読み出し時における図１６（ａ）の構成のポテンシャル分布を示す図、図１６（ｃ）は、第２読み出し時における図１６（ａ）の構成のポテンシャル分布を示す図である。
【００８１】
図１６（ａ）において、半導体層Ｂ５には、図１１（ａ）の構成にゲート電極Ｇ１５、Ｇ１６が追加されている。ゲート電極Ｇ１５は、ゲート電極Ｇ１１と拡散層Ｈ１３との間に配置され、ゲート電極Ｇ１６は、ゲート電極Ｇ１４と拡散層Ｈ１５との間に配置されている。ゲート電極Ｇ１５、Ｇ１６の材料は、例えば、多結晶シリコンを用いることができる。ゲート電極Ｇ１５は転送トランジスタＴＧＯＡ１に用いることができる。ゲート電極Ｇ１６は転送トランジスタＴＧＯＡ２に用いることができる。
【００８２】
図１６（ｂ）において、第１読み出し動作では、分割トランジスタＴＲｍｉｘＡ１にてフローティングディフュージョンＦＤＡ１、ＦＤＡｍの容量を分離するとともに、分割トランジスタＴＲｍｉｘＡ２にてフローティングディフュージョンＦＤＡ２、ＦＤＡｍを分離することができ、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を小さくすることができる。この時、転送トランジスタＴＧＯＡ１のゲート電位をロウレベルＬＯとハイレベルＨＩとの間の中間電位ＭＩＤに設定することにより、フローティングディフュージョンＦＤＡ１の残留電荷ｒの電荷量の変動を低減させることができ、ランダムノイズを低減させることができる。
図１６（ｃ）において、第２読み出し動作では、分割トランジスタＴＲｍｉｘＡ１にてフローティングディフュージョンＦＤＡ１、ＦＤＡｍの容量を結合させるとともに、分割トランジスタＴＲｍｉｘＡ２にてフローティングディフュージョンＦＤＡ２、ＦＤＡｍを分離することができ、フォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積された電荷をビニングさせることなく、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を大きくすることができる。
【００８３】
図１７（ａ）は、図１５の画素の一部の概略構成を示す断面図、図１７（ｂ）は、第３読み出し時における図１７（ａ）の構成のポテンシャル分布を示す図、図１７（ｃ）は、第４読み出し時における図１７（ａ）の構成のポテンシャル分布を示す図である。
【００８４】
図１７（ｂ）において、第３読み出し動作では、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２にてフローティングディフュージョンＦＤＡ１、ＦＤＡ２の容量とフローティングディフュージョンＦＤＡｍの容量を分離することができ、フォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積された電荷をビニングさせつつ、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を小さくすることができる。この時、転送トランジスタＴＧＯＡ１、ＴＧＯＡ２のゲート電位をロウレベルＬＯとハイレベルＨＩとの間の中間電位ＭＩＤに設定することにより、フローティングディフュージョンＦＤＡ１、ＦＤＡ２の残留電荷ｒの電荷量の変動を低減させることができ、ランダムノイズを低減させることができる。
図１７（ｃ）において、第４読み出し動作では、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２にてフローティングディフュージョンＦＤＡ１、ＦＤＡ２、ＦＤＡｍの容量を結合させることができ、フォトダイオードＰＤ＿Ｂ１、ＰＤ＿Ｂ２に蓄積された電荷をビニングさせつつ、画素ＰＣに蓄積された電荷を電圧に変換する電圧変換部の容量を大きくすることができる。
【００８５】
図１８は、図１５の画素のレイアウト構成例を示す平面図である。
図１８の構成では、図１４の構成に対し、読み出しトランジスタＴＧｇｒ１、ＴＧｂ１間に転送トランジスタＴＧＯＡ１が配置され、読み出しトランジスタＴＧｇｒ２、ＴＧｂ２間に転送トランジスタＴＧＯＡ２が配置され、読み出しトランジスタＴＧｒ１、ＴＧｇｂ１間に転送トランジスタＴＧＯＢ１が配置され、読み出しトランジスタＴＧｒ２、ＴＧｇｂ２間に転送トランジスタＴＧＯＢ２が配置されている。
また、転送トランジスタＴＧＯＡ１にロウ方向ＲＤに隣接してフローティングディフュージョンＦＤＡ１が配置され、転送トランジスタＴＧＯＡ２にロウ方向ＲＤに隣接してフローティングディフュージョンＦＤＡ２が配置され、転送トランジスタＴＧＯＢ１にロウ方向ＲＤに隣接してフローティングディフュージョンＦＤＢ１が配置され、転送トランジスタＴＧＯＢ２にロウ方向ＲＤに隣接してフローティングディフュージョンＦＤＢ２が配置されている。
これにより、ベイヤ配列ＢＨ１、ＢＨ２における画素配置の均一性を損なうことなく、分割トランジスタＴＲｍｉｘＡ１、ＴＲｍｉｘＡ２および転送トランジスタＴＧＯＡ１、ＴＧＯＡ２、ＴＧＯＢ１、ＴＧＯＢ２を配置することができる。
【００８６】
（第６実施形態）
図１９（ａ）は、第６実施形態に係る固体撮像装置に適用される分割トランジスタの構成例を示す回路図、図１９（ｂ）は、図１９（ａ）の分割トランジスタのレイアウト構成例を示す平面図である。
図１９（ａ）において、この固体撮像装置では、図９のフローティングディフュージョンＦＤＡｍに結合トランジスタＴＲｃを介して容量Ｃｐが付加されている。また、図１９（ｂ）に示すように、結合トランジスタＴＲｃにはゲート電極Ｇ２１が設けられ、分割トランジスタＴＲｍｉｘＡ１にはゲート電極Ｇ２２が設けられ、分割トランジスタＴＲｍｉｘＡ２にはゲート電極Ｇ２３が設けられ、リセットトランジスタＴＲｒｓｔＡにはゲート電極Ｇ２４が設けられている。ゲート電極Ｇ２１〜Ｇ２４間には拡散層Ｈ２２が形成され、ゲート電極Ｇ２１に対して拡散層Ｈ２２の反対側には拡散層Ｈ２１が形成され、ゲート電極Ｇ２２に対して拡散層Ｈ２２の反対側には拡散層Ｈ２３が形成され、ゲート電極Ｇ２３に対して拡散層Ｈ２２の反対側には拡散層Ｈ２４が形成され、ゲート電極Ｇ２４に対して拡散層Ｈ２２の反対側には拡散層Ｈ２５が形成されている。拡散層Ｈ２１には容量Ｃｐが接続されている。
ここで、結合トランジスタＴＲｃをオンさせることでフローティングディフュージョンＦＤＡｍに容量Ｃｐを付加させることができ飽和電子数を増大させることが可能となる。また、ゲート電極Ｇ２１をフローティングディフュージョンＦＤＡｍに隣接して配置することにより、フローティングディフュージョンＦＤＡｍと結合トランジスタＴＲｃとを接続する配線を不要とすることができ、レイアウト面積の増大を抑制することができる。
【００８７】
（第７実施形態）
図２０（ａ）は、第７実施形態に係る固体撮像装置に適用される分割トランジスタの構成例を示す回路図、図２０（ｂ）は、図２０（ａ）の分割トランジスタのレイアウト構成例を示す平面図である。
図２０（ａ）において、この固体撮像装置では、図２のフローティングディフュージョンＦＤｍに結合トランジスタＴＲｃを介して容量Ｃｐが付加されている。また、図２０（ｂ）に示すように、結合トランジスタＴＲｃにはゲート電極Ｇ３１が設けられ、分割トランジスタＴＲｍｉｘにはゲート電極Ｇ３２が設けられ、リセットトランジスタＴＲｒｓｔにはゲート電極Ｇ３３が設けられている。ゲート電極Ｇ３１、Ｇ３２間には拡散層Ｈ３１が形成され、ゲート電極Ｇ３２、Ｇ３３間には拡散層Ｈ３４が形成されている。ゲート電極Ｇ３１に対して拡散層Ｈ３２の反対側には拡散層Ｈ３１が形成され、ゲート電極Ｇ３３に対して拡散層Ｈ３４の反対側には拡散層Ｈ３５が形成されている。また、ゲート電極Ｇ３２に隣接して拡散層Ｈ３３が形成されている。拡散層Ｈ３１には容量Ｃｐが接続されている。
ここで、結合トランジスタＴＲｃをオンさせることでフローティングディフュージョンＦＤｍに容量Ｃｐを付加させることができ飽和電子数を増大させることが可能となる。また、ゲート電極Ｇ３１をゲート電極Ｇ３２に隣接して配置することにより、フローティングディフュージョンＦＤｍと結合トランジスタＴＲｃとを接続する配線を不要とすることができ、レイアウト面積の増大を抑制することができる。
【００８８】
（第８実施形態）
図２１は、第８実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
図２１において、デジタルカメラ１１は、カメラモジュール１２および後段処理部１３を有する。カメラモジュール１２は、撮像光学系１４および固体撮像装置１５を有する。後段処理部１３は、イメージシグナルプロセッサ（ＩＳＰ）１６、記憶部１７及び表示部１８を有する。なお、ＩＳＰ１６の少なくとも一部の構成は固体撮像装置１５とともに１チップ化するようにしてもよい。固体撮像装置１５としては、図１および図７、図９および図１５のいずれかの構成を用いることができる。
【００８９】
撮像光学系１４は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１５は、被写体像を撮像する。ＩＳＰ１６は、固体撮像装置１５での撮像により得られた画像信号を信号処理する。記憶部１７は、ＩＳＰ１６での信号処理を経た画像を格納する。記憶部１７は、ユーザの操作等に応じて、表示部１８へ画像信号を出力する。表示部１８は、ＩＳＰ１６あるいは記憶部１７から入力される画像信号に応じて、画像を表示する。表示部１８は、例えば、液晶ディスプレイである。なお、カメラモジュール１２は、デジタルカメラ１１以外にも、例えばカメラ付き携帯端末等の電子機器に適用するようにしてもよい。
【００９０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９１】
１  画素アレイ部、２  垂直走査回路、３  負荷回路、４  カラムＡＤＣ回路、５  ラインメモリ、６  水平走査回路、７基準電圧発生回路、８  タイミング制御回路、９  切替制御部、ＰＣ  画素、Ｖｌｉｎ  垂直信号線、Ｈｌｉｎ  水平制御線、ＴＲｍｉｘ  分割トランジスタ  
【図１】
2015220577.tif 000003
【図２】
2015220577.tif 000004
【図３】
2015220577.tif 000005
【図４】
2015220577.tif 000006
【図５】
2015220577.tif 000007
【図６】
2015220577.tif 000008
【図７】
2015220577.tif 000009
【図８】
2015220577.tif 000010
【図９】
2015220577.tif 000011
【図１０】
2015220577.tif 000012
【図１１】
2015220577.tif 000013
【図１２】
2015220577.tif 000014
【図１３】
2015220577.tif 000015
【図１４】
2015220577.tif 000016
【図１５】
2015220577.tif 000017
【図１６】
2015220577.tif 000018
【図１７】
2015220577.tif 000019
【図１８】
2015220577.tif 000020
【図１９】
2015220577.tif 000021
【図２０】
2015220577.tif 000022
【図２１】
2015220577.tif 000023