(57)【要約】【課題】消費電力を低減することができるイメージセンサを提供する。【解決手段】ｎ個の第１から第ｎの受光素子Ｐ＿１〜Ｐ＿ｎは、受光面に入射した光の量に応じた光電変換信号を各々生成する。ｎ個の第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎは、第ｋの水平制御信号が入力されるシーケンサ入力端子ｉｎ、シーケンサ入力端子ｉｎに第ｋの水平制御信号が入力された後に第（ｋ＋１）の水平制御信号を出力するシーケンサ出力端子、を各々有する。ｎ個の第１から第ｎのスイッチＳＷ１〜ＳＷｎは、第ｋの受光素子で生成された光電変換信号に応じた信号が入力されるスイッチ入力端子、第ｋの水平制御信号に基づく第ｋの画素制御信号が入力されるスイッチ制御端子、スイッチ制御端子に入力される第ｋの画素制御信号に応じてスイッチ入力端子と導通するスイッチ出力端子、を各々有する。ｎは２以上の自然数であり、ｋは１以上ｎ以下の自然数である。【選択図】図１
2015220641.tif 000002
【特許請求の範囲】
【請求項１】
受光面に入射した光の量に応じた光電変換信号を各々生成する、ｎ個の第１から第ｎの受光素子と、
第ｋの水平制御信号が入力されるシーケンサ入力端子、前記シーケンサ入力端子に前記第ｋの水平制御信号が入力された後に第（ｋ＋１）の水平制御信号を出力するシーケンサ出力端子、を各々有する、ｎ個の第１から第ｎのシーケンサと、
前記第ｋの受光素子で生成された前記光電変換信号に応じた信号が入力されるスイッチ入力端子、前記第ｋの水平制御信号に基づく第ｋの画素制御信号が入力されるスイッチ制御端子、前記スイッチ制御端子に入力される前記第ｋの画素制御信号に応じて前記スイッチ入力端子と導通するスイッチ出力端子、を各々有する、ｎ個の第１から第ｎのスイッチと、
を有し、ｎは２以上の自然数であり、ｋは１以上ｎ以下の自然数であるイメージセンサ。
【請求項２】
前記第１から第ｎのシーケンサは、前記シーケンサ入力端子に前記第ｋの水平制御信号が入力された後に前記第ｋの画素制御信号を出力する画素制御信号出力端子をさらに有する請求項１に係るイメージセンサ。
【請求項３】
前記第ｋの受光素子で生成された前記光電変換信号が入力されるアンプ入力端子、前記アンプ入力端子に前記光電変換信号が入力されてから所定の処理時間が経過した後に、前記光電変換信号を増幅した増幅信号を出力するアンプ出力端子、を各々有する、ｎ個の第１から第ｎのアンプ、をさらに有し、
前記第ｋのアンプの前記アンプ出力端子は、前記第ｋのスイッチの前記スイッチ入力端子に接続され、
前記第ｋのシーケンサは、前記シーケンサ入力端子に前記第ｋの水平制御信号が入力されてから所定の遅延時間が経過した後に前記シーケンサ出力端子から前記第（ｋ＋１）の水平制御信号を出力し、前記所定の遅延時間は、前記所定の処理時間以上である
請求項１または請求項２に係るイメージセンサ。
【請求項４】
前記第ｋのシーケンサを構成するデバイスの出力電流能力の平均値の逆数に対する負荷容量の比が、前記第ｋのアンプを構成するデバイスの出力電流能力の逆数に対する負荷容量の比に対して所定の割合以上であることを特徴とする請求項３に係るイメージセンサ。
【請求項５】
前記第ｋの受光素子で生成された前記光電変換信号が入力されるアンプ入力端子、前記アンプ入力端子に入力された前記光電変換信号を増幅した増幅信号を出力するアンプ出力端子、前記増幅信号が出力されるタイミングに応じたタイミングで第ｋの動作完了信号を出力するアンプ完了端子、を各々有する、ｎ個の第１から第ｎのアンプ、をさらに有し、
前記第１から第ｎのシーケンサは、前記第ｋのアンプから出力された前記第ｋの動作完了信号が入力される動作完了信号入力端子、をさらに有し、
前記第ｋのアンプの前記アンプ出力端子は、前記第ｋのスイッチの前記スイッチ入力端子に接続され、
前記第（ｋ＋１）のシーケンサは、前記第ｋのアンプから出力された前記第ｋの動作完了信号が入力されたタイミングに応じて前記画素制御信号出力端子と前記シーケンサ出力端子とから第（ｋ＋１）の画素制御信号と第（ｋ＋２）の水平制御信号とを出力し、前記第（ｋ＋１）のアンプから出力された前記第（ｋ＋１）の動作完了信号が入力されたタイミングに応じて、前記シーケンサ出力端子からの第（ｋ＋２）の水平制御信号の出力を停止する
請求項２に係るイメージセンサ。
【請求項６】
前記第１から第ｎのアンプの前記アンプ完了端子と接続されたセレクタ入力端子、前記第１から第ｎのアンプの何れか１つから出力された前記動作完了信号が前記セレクタ入力端子に入力されるとデータ取得信号を出力するセレクタ出力端子、を有するセレクタと、
前記第１から第ｎのスイッチの前記スイッチ出力端子と接続されたＡＤ入力端子、前記セレクタ出力端子と接続されたＡＤ制御端子、前記ＡＤ制御端子に前記データ取得信号が入力されたときに前記ＡＤ入力端子に入力された信号にＡＤ変換を行った信号を出力するＡＤ出力端子、を有するＡＤ変換器と、
をさらに有する、請求項５に係るイメージセンサ。
【請求項７】
前記ＡＤ変換器は、前記データ取得信号が有効であるときのみ、前記ＡＤ入力端子に入力された信号をサンプリングして、アナログ信号からデジタル信号に変換して前記ＡＤ出力端子から前記デジタル信号を出力する請求項６に係るイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサの走査回路は一般に同期設計されている。つまり、ＣＭＯＳイメージセンサの走査回路は、複数のラッチ（シフトレジスタ）を同期して動作させることにより、必要な画素の情報を選択して読み出す。特許文献１の図８に示す、ｎ＋１行かつｎ＋１列の画素マトリックスを有するイメージセンサにおいて、画素の列選択を行うための列走査回路と、画素の行選択を行うためのデータ出力回路とのそれぞれがラッチを有している。
【０００３】
画素の行選択を行うためのデータ出力回路におけるデータの取り込みを的確かつ高精度に行うため、クロック供給回路から供給されるマスタクロックが、最も遠い側のラッチから順番に供給される。データ出力回路は、マスタクロックを基準として位相が調整された取り込みクロックにより、センスアンプ回路の出力データを取り込む。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３０６６９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したクロックの位相調整を行うためには、少なくともｎ＋１個のバッファが必要である。これらのバッファに供給されるクロックは、信号を読み出す画素が切り替わる毎に変化する。したがって、読み出しの行われない画素に対応したバッファも、クロックが切り替わるタイミング毎に動作することになるため、電力の消費が発生していた。
【０００６】
本発明は、消費電力を低減することができるイメージセンサを提供する。
【課題を解決するための手段】
【０００７】
本発明は、受光面に入射した光の量に応じた光電変換信号を各々生成する、ｎ個の第１から第ｎの受光素子と、第ｋの水平制御信号が入力されるシーケンサ入力端子、前記シーケンサ入力端子に前記第ｋの水平制御信号が入力された後に第（ｋ＋１）の水平制御信号を出力するシーケンサ出力端子、を各々有する、ｎ個の第１から第ｎのシーケンサと、前記第ｋの受光素子で生成された前記光電変換信号に応じた信号が入力されるスイッチ入力端子、前記第ｋの水平制御信号に基づく第ｋの画素制御信号が入力されるスイッチ制御端子、前記スイッチ制御端子に入力される前記第ｋの画素制御信号に応じて前記スイッチ入力端子と導通するスイッチ出力端子、を各々有する、ｎ個の第１から第ｎのスイッチと、を有し、ｎは２以上の自然数であり、ｋは１以上ｎ以下の自然数であるイメージセンサである。
【０００８】
また、本発明のイメージセンサにおいて、前記第１から第ｎのシーケンサは、前記シーケンサ入力端子に前記第ｋの水平制御信号が入力された後に前記第ｋの画素制御信号を出力する画素制御信号出力端子をさらに有する。
【０００９】
また、本発明のイメージセンサは、前記第ｋの受光素子で生成された前記光電変換信号が入力されるアンプ入力端子、前記アンプ入力端子に前記光電変換信号が入力されてから所定の処理時間が経過した後に、前記光電変換信号を増幅した増幅信号を出力するアンプ出力端子、を各々有する、ｎ個の第１から第ｎのアンプ、をさらに有し、前記第ｋのアンプの前記アンプ出力端子は、前記第ｋのスイッチの前記スイッチ入力端子に接続され、前記第ｋのシーケンサは、前記シーケンサ入力端子に前記第ｋの水平制御信号が入力されてから所定の遅延時間が経過した後に前記シーケンサ出力端子から前記第（ｋ＋１）の水平制御信号を出力し、前記所定の遅延時間は、前記所定の処理時間以上である。
【００１０】
また、本発明のイメージセンサにおいて、前記第ｋのシーケンサを構成するデバイスの出力電流能力の平均値の逆数に対する負荷容量の比が、前記第ｋのアンプを構成するデバイスの出力電流能力の逆数に対する負荷容量の比に対して所定の割合以上であることを特徴とする。
【００１１】
また、本発明のイメージセンサは、前記第ｋの受光素子で生成された前記光電変換信号が入力されるアンプ入力端子、前記アンプ入力端子に入力された前記光電変換信号を増幅した増幅信号を出力するアンプ出力端子、前記増幅信号が出力されるタイミングに応じたタイミングで第ｋの動作完了信号を出力するアンプ完了端子、を各々有する、ｎ個の第１から第ｎのアンプ、をさらに有し、前記第１から第ｎのシーケンサは、前記第ｋのアンプから出力された前記第ｋの動作完了信号が入力される動作完了信号入力端子、をさらに有し、前記第ｋのアンプの前記アンプ出力端子は、前記第ｋのスイッチの前記スイッチ入力端子に接続され、前記第（ｋ＋１）のシーケンサは、前記第ｋのアンプから出力された前記第ｋの動作完了信号が入力されたタイミングに応じて前記画素制御信号出力端子と前記シーケンサ出力端子とから第（ｋ＋１）の画素制御信号と第（ｋ＋２）の水平制御信号とを出力し、前記第（ｋ＋１）のアンプから出力された前記第（ｋ＋１）の動作完了信号が入力されたタイミングに応じて、前記シーケンサ出力端子からの第（ｋ＋２）の水平制御信号の出力を停止する。
【００１２】
また、本発明のイメージセンサは、前記第１から第ｎのアンプの前記アンプ完了端子と接続されたセレクタ入力端子、前記第１から第ｎのアンプの何れか１つから出力された前記動作完了信号が前記セレクタ入力端子に入力されるとデータ取得信号を出力するセレクタ出力端子、を有するセレクタと、前記第１から第ｎのスイッチの前記スイッチ出力端子と接続されたＡＤ入力端子、前記セレクタ出力端子と接続されたＡＤ制御端子、前記ＡＤ制御端子に前記データ取得信号が入力されたときに前記ＡＤ入力端子に入力された信号にＡＤ変換を行った信号を出力するＡＤ出力端子、を有するＡＤ変換器と、をさらに有する。
【００１３】
また、本発明のイメージセンサにおいて、前記ＡＤ変換器は、前記データ取得信号が有効であるときのみ、前記ＡＤ入力端子に入力された信号をサンプリングして、アナログ信号からデジタル信号に変換して前記ＡＤ出力端子から前記デジタル信号を出力する。
【発明の効果】
【００１４】
本発明によれば、第ｋのシーケンサは、第ｋの水平制御信号が入力されてから第（ｋ＋１）の水平制御信号を出力するまでの期間のみ動作すればよい。また、第ｋのシーケンサに常にクロックを供給するバッファが不要である。このため、消費電力を低減することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態に係るイメージセンサの構成を示すブロック図である。
【図２】本発明の第１の実施形態に係るイメージセンサの動作を示すタイミングチャートである。
【図３】本発明の第１の実施形態に係るイメージセンサが有するシーケンサの構成を示す回路図である。
【図４】本発明の第１の実施形態に係るイメージセンサが有するシーケンサの動作を示すタイミングチャートである。
【図５】本発明の第１の実施形態に係るイメージセンサが有するアンプの構成を示す回路図である。
【図６】本発明の第２の実施形態に係るイメージセンサの構成を示すブロック図である。
【図７】本発明の第２の実施形態に係るイメージセンサの状態遷移を示す参考図である。
【図８】本発明の第２の実施形態に係るイメージセンサの動作を示すタイミングチャートである。
【図９】本発明の実施形態の第１の変形例に係るイメージセンサの構成を示すブロック図である。
【図１０】本発明の実施形態の第２の変形例に係るシーケンサが有するインバータの構成を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照し、本発明の実施形態を説明する。
【００１７】
（第１の実施形態）
まず、本発明の第１の実施形態を説明する。
【００１８】
（イメージセンサ全体の構成）
本実施形態に係るイメージセンサＩＭＧ１の構成について、図１を用いて説明する。図１は、イメージセンサＩＭＧ１の構成を示している。図１に示すように、イメージセンサＩＭＧ１は、ｎ個の第１から第ｎの受光素子Ｐ＿１〜Ｐ＿ｎと、ｎ個の第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎと、ｎ個の第１から第ｎのスイッチＳＷ１〜ＳＷｎと、ｎ個の第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎと、を有する。図１では図示の都合上、ｎは３以上の自然数であるが、ｎは２以上の自然数であればよい。また、以下で記載するｋは１以上ｎ以下の自然数である。
【００１９】
第１から第ｎの受光素子Ｐ＿１〜Ｐ＿ｎは、受光面に入射した光の量に応じた光電変換信号ＳＩＧ１〜ＳＩＧｎを各々生成する。第ｋの受光素子Ｐ＿ｋの動作は、第ｋの画素制御信号ＥＮ＿ｋによって制御される。
【００２０】
第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎは、第１から第ｎの受光素子Ｐ＿１〜Ｐ＿ｎに各々接続されている。第ｋのアンプＡＭＰｋは、第ｋの受光素子Ｐ＿ｋで生成された光電変換信号ＳＩＧｋが入力されるアンプ入力端子と、アンプ入力端子に光電変換信号ＳＩＧｋが入力されてから所定の処理時間が経過した後に、光電変換信号ＳＩＧｋを増幅した増幅信号Ａ＿ＳＩＧｋを出力するアンプ出力端子と、を各々有する。第ｋのアンプＡＭＰｋの動作は、第ｋの画素制御信号ＥＮ＿ｋによって制御される。
【００２１】
第１から第ｎのスイッチＳＷ１〜ＳＷｎは、第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎのアンプ出力端子に各々接続されている。第ｋのスイッチＳＷｋは、第ｋの受光素子Ｐ＿ｋで生成された光電変換信号ＳＩＧｋに応じた増幅信号Ａ＿ＳＩＧｋが入力されるスイッチ入力端子、第ｋの水平制御信号ｃｌｋｈ＿ｋに基づく第ｋの画素制御信号ＥＮ＿ｋが入力されるスイッチ制御端子、スイッチ制御端子に入力される第ｋの画素制御信号ＥＮ＿ｋに応じてスイッチ入力端子と導通するスイッチ出力端子、を各々有する。第ｋのアンプＡＭＰｋのアンプ出力端子が第ｋのスイッチＳＷｋのスイッチ入力端子に接続されている。第ｋのスイッチＳＷｋの動作は、第ｋの画素制御信号ＥＮ＿ｋによって制御される。第ｋのスイッチＳＷｋがオンであるとき、第ｋのスイッチＳＷｋのスイッチ入力端子とスイッチ出力端子とが導通した状態となる。第ｋのスイッチＳＷｋがオフであるとき、第ｋのスイッチＳＷｋのスイッチ入力端子とスイッチ出力端子との間が高抵抗な状態となる。
【００２２】
第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎは走査回路を構成する。第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎは直列に接続されている。第ｋのシーケンサＳＥＱｋは、第ｋの水平制御信号ｃｌｋｈ＿ｋが入力されるシーケンサ入力端子ｉｎ、シーケンサ入力端子ｉｎに第ｋの水平制御信号ｃｌｋｈ＿ｋが入力された後に第（ｋ＋１）の水平制御信号ｃｌｋｈ＿ｋ＋１を出力するシーケンサ出力端子ｏｕｔ、シーケンサ入力端子ｉｎに第ｋの水平制御信号ｃｌｋｈ＿ｋが入力された後に第ｋの画素制御信号ＥＮ＿ｋを出力する画素制御信号出力端子ＥＮを各々有する。第ｋのシーケンサＳＥＱｋは、シーケンサ入力端子ｉｎに第ｋの水平制御信号ｃｌｋｈ＿ｋが入力されてから所定の遅延時間が経過した後にシーケンサ出力端子ｏｕｔから第（ｋ＋１）の水平制御信号ｃｌｋｈ＿ｋ＋１を出力する。所定の遅延時間は、第ｋのアンプＡＭＰｋが増幅処理を行う所定の処理時間以上である。
【００２３】
（シーケンサの構成、動作）
イメージセンサＩＭＧ１を構成する第ｋのシーケンサＳＥＱｋの構成について、図３を用いて説明する。図３は、第ｋのシーケンサＳＥＱｋの構成を示している。第ｋのシーケンサＳＥＱｋは、第１のインバータＩＮＶ１と、第２のインバータＩＮＶ２と、アンドゲートＡＮＤ１と、負荷容量ＣＩＮＶとを有する。
【００２４】
第１のインバータＩＮＶ１の入力端子は、第ｋの水平制御信号ｃｌｋｈ＿ｋが入力されるシーケンサ入力端子ｉｎに接続されている。第２のインバータＩＮＶ２の入力端子は第１のインバータＩＮＶ１の出力端子に接続されている。第２のインバータＩＮＶ２の出力端子は、第（ｋ＋１）の水平制御信号ｃｌｋｈ＿ｋ＋１を出力するシーケンサ出力端子ｏｕｔに接続されている。アンドゲートＡＮＤ１の第１の入力端子はシーケンサ入力端子ｉｎに接続されている。アンドゲートＡＮＤ１の第２の入力端子は第１のインバータＩＮＶ１の出力端子に接続されている。アンドゲートＡＮＤ１の出力端子は、第ｋの画素制御信号ＥＮ＿ｋを出力する画素制御信号出力端子ＥＮに接続されている。負荷容量ＣＩＮＶの第１の端子は第１のインバータＩＮＶ１の出力端子に接続されている。負荷容量ＣＩＮＶの第２の端子はグランドに接続されている。
【００２５】
第１のインバータＩＮＶ１と第２のインバータＩＮＶ２とは、各々の入力端子に入力された信号を反転して各々の出力端子から出力する。アンドゲートＡＮＤ１は、第１の入力端子に入力された第ｋの水平制御信号ｃｌｋｈ＿ｋと、第２の入力端子に入力された、第１のインバータＩＮＶ１から出力される信号Ｍｉｄとのアンド演算を行った結果を示す信号を出力端子から出力する。
【００２６】
以下、第ｋのシーケンサＳＥＱｋの動作について、図４を用いて説明する。図４は、第ｋのシーケンサＳＥＱｋ内の各信号の電圧の変化を示している。図４の横軸が時間、図４の縦軸が電圧を示している。図４において、上から順に、第ｋの水平制御信号ｃｌｋｈ＿ｋの電圧、第１のインバータＩＮＶ１の出力端子から出力される信号Ｍｉｄの電圧、第（ｋ＋１）の水平制御信号ｃｌｋｈ＿ｋ＋１の電圧、第ｋの画素制御信号ＥＮ＿ｋの電圧が示されている。
【００２７】
電源が投入された直後に、第ｋのシーケンサＳＥＱｋ内の各信号線は、図示しないリセット機構により初期化される。初期化により、第ｋの水平制御信号ｃｌｋｈ＿ｋの電圧が「Ｌ」、信号Ｍｉｄの電圧が「Ｈ」、第（ｋ＋１）の水平制御信号ｃｌｋｈ＿ｋ＋１の電圧が「Ｌ」、第ｋの画素制御信号ＥＮ＿ｋの電圧が「Ｌ」となるように第ｋのシーケンサＳＥＱｋ内の各電圧がセットされる。「Ｈ」はハイレベル（ＶＤＤ：電源電圧）であり、「Ｌ」はローレベル（ＧＮＤ：グラウンドレベル）である。
【００２８】
前段のシーケンサＳＥＱｋ−１から入力される第ｋの水平制御信号ｃｌｋｈ＿ｋが「Ｌ」から「Ｈ」に切り替わると、第１のインバータＩＮＶ１が出力する信号Ｍｉｄの電圧は、時間ｔ＿ｔｒａｎｓ＿ｋをかけて「Ｈ」から「Ｌ」に遷移する。（１）式は時間ｔ＿ｔｒａｎｓ＿ｋを示している。ただし、（１）式においてＩＯＵＴ＿ＩＮＶは第１のインバータＩＮＶ１の出力電流能力の平均値であり、ＣＩＮＶは負荷容量ＣＩＮＶの容量値である。
【００２９】
【数１】
2015220641.tif 000003
【００３０】
アンドゲートＡＮＤ１の閾値電圧はＶＤＤ／２である。このため、第ｋの画素制御信号ＥＮ＿ｋは、時刻ｔ＿ｋ＿ｉｎｉで「Ｈ」となった後、ｔ＿ｔｒａｎｓ＿ｋ／２＝ｔ＿ｒｅａｄ＿ｋの期間、「Ｈ」のままであり、時刻ｔ＿ｋ＿ｆｉｎで再び「Ｌ」に戻る。
【００３１】
（アンプの構成、動作）
イメージセンサＩＭＧ１を構成する第ｋのアンプＡＭＰｋの構成について、図５を用いて説明する。図５は、第ｋのアンプＡＭＰｋの構成を示している。第ｋのアンプＡＭＰｋは、入力容量Ｃｓと、帰還容量Ｃｆと、トランスコンダクタンスアンプＯＴＡとを有する。図５の負荷容量ＣＬは、第ｋのアンプＡＭＰｋの後段に接続される回路（例えばＡＤ変換器）の入力容量や寄生容量などの総和を表す。
【００３２】
入力容量Ｃｓの第１の端子は、光電変換信号ＳＩＧｋが入力されるアンプ入力端子に接続されている。トランスコンダクタンスアンプＯＴＡの負入力端子は入力容量Ｃｓの第２の端子に接続されている。トランスコンダクタンスアンプＯＴＡの正入力端子は、基準電圧Ｖｒｅｆが入力される基準電圧入力端子に接続されている。トランスコンダクタンスアンプＯＴＡの出力端子は、増幅信号Ａ＿ＳＩＧｋを出力するアンプ出力端子に接続されている。帰還容量Ｃｆの第１の端子は入力容量Ｃｓの第２の端子とトランスコンダクタンスアンプＯＴＡの負入力端子とに接続されている。帰還容量Ｃｆの第２の端子はトランスコンダクタンスアンプＯＴＡの出力端子とアンプ出力端子とに接続されている。
【００３３】
上記のように構成された第ｋのアンプＡＭＰｋが出力する増幅信号Ａ＿ＳＩＧｋは、（２）式で表される時定数τＡＭＰで安定する。（２）式においてＣｓは入力容量Ｃｓの容量値であり、Ｃｆは帰還容量Ｃｆの容量値であり、ＣＬは負荷容量ＣＬの容量値であり、ＧｍはトランスコンダクタンスアンプＯＴＡのトランスコンダクタンスである。
【００３４】
【数２】
2015220641.tif 000004
【００３５】
したがって、（３）式が満たされれば、画素制御信号ＥＮ＿ｋが「Ｈ」である時間ｔ＿ｔｒａｎｓ＿ｋ／２は、第ｋのアンプＡＭＰｋから出力される増幅信号Ａ＿ＳＩＧｋが安定するまでに十分な時間となる。
【００３６】
【数３】
2015220641.tif 000005
【００３７】
（２）式において、Ｇｍ＝αＩｄ（α：１〜４０程度の定数、Ｉｄ：アンプの入力差動対であるトランスコンダクタンスアンプＯＴＡに流れる電流）と表すと、（３）式は（４）式のように変形できる。
【００３８】
【数４】
2015220641.tif 000006
【００３９】
（４）式からわかる通り、第ｋのシーケンサＳＥＱｋを構成するデバイスすなわち第１のインバータＩＮＶ１の出力電流能力ＩＯＵＴ＿ＩＮＶの平均値の逆数に対する負荷容量の比が、第ｋのアンプＡＭＰｋを構成するデバイスすなわちトランスコンダクタンスアンプＯＴＡの出力電流能力Ｉｄの逆数に対する負荷容量の比に対して所定の割合以上である。これによって、画素制御信号ＥＮ＿ｋが「Ｈ」である時間ｔ＿ｔｒａｎｓ＿ｋ／２内に、第ｋのアンプＡＭＰｋから出力される増幅信号が安定する。つまり、第ｋのアンプＡＭＰｋから出力される増幅信号Ａ＿ＳＩＧｋが安定してから第（ｋ＋１）のアンプＡＭＰｋ＋１が増幅動作を開始できる。
【００４０】
（イメージセンサ全体の動作）
イメージセンサＩＭＧ１全体の動作について、図２を用いて説明する。図２は、イメージセンサＩＭＧ１内の主要な信号の電圧の変化を示している。図２の横軸が時間、図２の縦軸が電圧を示している。図２において、上から順に、第１の水平制御信号ｃｌｋｈ＿１の電圧、第１の画素制御信号ＥＮ＿１の電圧、第２の水平制御信号ｃｌｋｈ＿２の電圧、第２の画素制御信号ＥＮ＿２の電圧、・・・、第ｎの水平制御信号ｃｌｋｈ＿ｎの電圧、第ｎの画素制御信号ＥＮ＿ｎの電圧、第１から第ｎのスイッチＳＷ１〜ＳＷｎの何れかから出力される増幅信号Ａ＿ＳＩＧｘの電圧が示されている。図２に示す各信号に対応する個別の動作については既に説明したため、説明を省略する。
【００４１】
時刻ｔ１において、第１のシーケンサＳＥＱ１のシーケンサ入力端子ｉｎに入力される第１の水平制御信号ｃｌｋｈ＿１が「Ｌ」から「Ｈ」に変化すると、第１のシーケンサＳＥＱ１は第１の画素制御信号ＥＮ＿１を「Ｌ」から「Ｈ」に変化させる。この第１の画素制御信号ＥＮ＿１の変化により、第１の受光素子Ｐ＿１が光電変換信号ＳＩＧ１を出力すると共に、第１のアンプＡＭＰ１が増幅動作を開始する。
【００４２】
これと同時に、第１のスイッチＳＷ１がオンとなる。また、第１のシーケンサＳＥＱ１は、時刻ｔ１から所定の期間ｔ＿ｒｅａｄ＿１が経過した後の時刻ｔ２において、第１の画素制御信号ＥＮ＿１を「Ｌ」に変化させる。第２のシーケンサＳＥＱ２のシーケンサ入力端子ｉｎに入力される第２の水平制御信号ｃｌｋｈ＿２が「Ｌ」から「Ｈ」に変化すると、第２のシーケンサＳＥＱ２は第２の画素制御信号ＥＮ＿２を「Ｌ」から「Ｈ」に変化させる。この第２の画素制御信号ＥＮ＿２の変化により、第２の受光素子Ｐ＿２が光電変換信号ＳＩＧ２を出力すると共に、第２のアンプＡＭＰ２が増幅動作を開始する。
【００４３】
これと同時に、第２のスイッチＳＷ２がオンとなる。この動作は、第１のシーケンサＳＥＱ１から第ｎのシーケンサＳＥＱｎに向かって、順番に繰り返される。
【００４４】
（付加説明）
本実施形態において、第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎは必須ではない。また、第１から第ｎの受光素子Ｐ＿１〜Ｐ＿ｎと第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎとが第１から第ｎの画素制御信号ＥＮ＿１〜ＥＮ＿ｎによって制御されることは必須ではない。
【００４５】
（作用および効果）
本実施形態によれば、受光面に入射した光の量に応じた光電変換信号ＳＩＧ１〜ＳＩＧｎを各々生成する、ｎ個の第１から第ｎの受光素子Ｐ＿１〜Ｐ＿ｎと、第ｋの水平制御信号ｃｌｋｈ＿ｋが入力されるシーケンサ入力端子ｉｎ、シーケンサ入力端子ｉｎに第ｋの水平制御信号ｃｌｋｈ＿ｋが入力された後に第（ｋ＋１）の水平制御信号ｃｌｋｈ＿ｋ＋１を出力するシーケンサ出力端子ｏｕｔ、を各々有する、ｎ個の第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎと、第ｋの受光素子Ｐ＿ｋで生成された光電変換信号ＳＩＧｋに応じた信号が入力されるスイッチ入力端子、第ｋの水平制御信号ｃｌｋｈ＿ｋに基づく第ｋの画素制御信号ＥＮ＿ｋが入力されるスイッチ制御端子、スイッチ制御端子に入力される第ｋの画素制御信号ＥＮ＿ｋに応じてスイッチ入力端子と導通するスイッチ出力端子、を各々有する、ｎ個の第１から第ｎのスイッチＳＷ１〜ＳＷｎと、を有し、ｎは２以上の自然数であり、ｋは１以上ｎ以下の自然数であるイメージセンサＩＭＧ１が構成される。
【００４６】
本実施形態では、第ｋのシーケンサＳＥＱｋは、前段の第（ｋ−１）のシーケンサＳＥＱｋ−１から入力される第ｋの水平制御信号ｃｌｋｈ＿ｋが「Ｌ」から「Ｈ」に変化したときに、第ｋの画素制御信号ＥＮ＿ｋを「Ｌ」から「Ｈ」に変化させる第１の動作を行う。また、第ｋのシーケンサＳＥＱｋは、第ｋの画素制御信号ＥＮ＿ｋが「Ｈ」に変化してから所定の期間ｔ＿ｒｅａｄ＿ｋが経過した後に第ｋの画素制御信号ＥＮ＿ｋを「Ｈ」から「Ｌ」に変化させる第２の動作を行う。また、第ｋのシーケンサＳＥＱｋは、第ｋ＋１のシーケンサＳＥＱｋ＋１に出力される第ｋ＋１の水平制御信号ｃｌｋｈ＿ｋ＋１を「Ｌ」から「Ｈ」に変化させる第３の動作を行う。第ｋのシーケンサＳＥＱｋが行う動作は上記の第１〜第３の動作のみであるので、これらの動作以外の時間における消費電力は発生しない。
【００４７】
つまり、第ｋのシーケンサＳＥＱｋは、第ｋの水平制御信号ｃｌｋｈ＿ｋが入力されてから第（ｋ＋１）の水平制御信号ｃｌｋｈ＿ｋ＋１を出力するまでの期間のみ動作すればよい。また、第ｋのシーケンサにクロックを供給するために常時動作するバッファが不要である。このため、消費電力を低減することができる。
【００４８】
（第２の実施形態）
次に、本発明の第２の実施形態を説明する。
【００４９】
（イメージセンサの構成）
本実施形態に係るイメージセンサＩＭＧ２の構成について、図６を用いて説明する。図６は、イメージセンサＩＭＧ２の構成を示している。図６に示すように、イメージセンサＩＭＧ２は、ｎ個の第１から第ｎの受光素子Ｐ＿１〜Ｐ＿ｎと、ｎ個の第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎと、ｎ個の第１から第ｎのスイッチＳＷ１〜ＳＷｎと、ｎ個の第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎと、セレクタＳＥＬと、ＡＤ変換器ＡＤＣと、オアゲートＯＲ１とを有する。図６では図示の都合上、ｎは３以上の自然数である。ｎは２以上の自然数であればよい。また、以下で記載するｋは１以上ｎ以下の自然数である。
【００５０】
以下では、第１の実施形態に係るイメージセンサＩＭＧ１と異なる点を説明する。第ｋのアンプＡＭＰｋは、アンプ入力端子と、アンプ出力端子と、増幅信号Ａ＿ＳＩＧｋが出力されるタイミングに応じたタイミングで第ｋの動作完了信号ｒｄｙ＿ｋを出力するアンプ完了端子と、を有する。アンプ入力端子とアンプ出力端子とについては第１の実施形態と同様である。
【００５１】
第ｋのシーケンサＳＥＱｋは、シーケンサ入力端子ｉｎと、画素制御信号出力端子ＥＮと、シーケンサ出力端子ｏｕｔと、第ｋのアンプＡＭＰｋから出力された第ｋの動作完了信号ｒｄｙ＿ｋが入力される第１の動作完了信号入力端子と、第（ｋ＋１）のアンプＡＭＰｋ＋１から出力された第（ｋ＋１）の動作完了信号ｒｄｙ＿ｋ＋１が入力される第２の動作完了信号入力端子と、を有する。シーケンサ入力端子ｉｎと、画素制御信号出力端子ＥＮと、シーケンサ出力端子ｏｕｔと、については第１の実施形態と同様である。
【００５２】
第（ｋ＋１）のシーケンサＳＥＱｋ＋１は、第１の実施形態で説明した動作に加えて、以下の動作を行う。第（ｋ＋１）のシーケンサＳＥＱｋ＋１は、第ｋのアンプＡＭＰｋから出力された第ｋの動作完了信号ｒｄｙ＿ｋが入力されたタイミングに応じて画素制御信号出力端子ＥＮとシーケンサ出力端子ｏｕｔとから第（ｋ＋１）の画素制御信号ＥＮ＿ｋ＋１と第（ｋ＋２）の水平制御信号ｃｌｋｈ＿ｋ＋２とを出力する。また、第（ｋ＋１）のシーケンサＳＥＱｋ＋１は、第（ｋ＋１）のアンプＡＭＰｋ＋１から出力された第（ｋ＋１）の動作完了信号ｒｄｙ＿ｋ＋１が入力されたタイミングに応じて、シーケンサ出力端子ｏｕｔからの第（ｋ＋２）の水平制御信号ｃｌｋｈ＿ｋ＋２の出力を停止する。
【００５３】
すなわち、本実施形態では、第（ｋ＋１）のシーケンサＳＥＱｋ＋１は、第ｋのアンプＡＭＰｋが増幅動作を完了してから動作を開始する。また、第（ｋ＋１）のシーケンサＳＥＱｋ＋１は、第（ｋ＋１）のアンプＡＭＰｋ＋１が増幅動作を完了してから動作を停止する。本実施形態では、回路素子の特性のばらつきによる信号の遅延時間のばらつきによって動作が破綻することはない。
【００５４】
セレクタＳＥＬは第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎのアンプ完了端子に接続されている。セレクタＳＥＬは、第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎのアンプ完了端子と接続されたセレクタ入力端子、第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎの何れか１つから出力された動作完了信号がセレクタ入力端子に入力されるとデータ取得信号Ａｃｑを出力するセレクタ出力端子、を有する。
【００５５】
セレクタＳＥＬは、第１から第ｎの動作完了信号ｒｄｙ＿１〜ｒｄｙ＿ｎの全てが「Ｌ」のとき、状態が「Ｌ」であるデータ取得信号Ａｃｑを出力する。セレクタＳＥＬは、第１から第ｎの動作完了信号ｒｄｙ＿１〜ｒｄｙ＿ｎの何れかが「Ｌ」から「Ｈ」になると、データ取得信号Ａｃｑを「Ｈ」にする。
【００５６】
ＡＤ変換器ＡＤＣは第１から第ｎのスイッチＳＷ１〜ＳＷｎのスイッチ出力端子とセレクタＳＥＬのセレクタ出力端子とに接続されている。ＡＤ変換器ＡＤＣは、第１から第ｎのスイッチＳＷ１〜ＳＷｎのスイッチ出力端子と接続されたＡＤ入力端子、セレクタＳＥＬのセレクタ出力端子と接続されたＡＤ制御端子、ＡＤ制御端子にデータ取得信号Ａｃｑが入力されたときにＡＤ入力端子に入力された信号（増幅信号Ａ＿ＳＩＧｘ）にＡＤ変換を行った信号（ＡＤ変換結果ＲＥＳ［ｘ］）を出力するＡＤ出力端子、を有する。
【００５７】
ＡＤ変換器ＡＤＣは、データ取得信号Ａｃｑが「Ｌ」の状態で、第１から第ｎのスイッチＳＷ１〜ＳＷｎによって選択された増幅信号Ａ＿ＳＩＧｘをサンプリング（トラッキング）し続ける。ＡＤ変換器ＡＤＣは、データ取得信号Ａｃｑが「Ｌ」から「Ｈ」に遷移すると、遷移が起こった瞬間におけるサンプリング電圧をＡＤ変換器ＡＤＣ内部に保持（ホールド）する。ＡＤ変換器ＡＤＣは、ホールド動作が完了した直後からＡＤ変換を開始し、データ取得信号Ａｃｑが「Ｌ」から「Ｈ」に遷移した時刻から、時間ｔ＿ｃｏｎｖが経過した後にＡＤ変換結果ＲＥＳ［ｋ］を出力する。なお、正確なＡＤ変換を行うため、ＡＤ変換が行われている間、サンプリング電圧はＡＤ変換器ＡＤＣ内部にホールドされている必要がある。このため、データ取得信号Ａｃｑは少なくとも時間ｔ＿ｃｏｎｖの間、「Ｈ」の状態を続けた後で「Ｌ」に戻る必要がある。つまり、ＡＤ変換器ＡＤＣは、データ取得信号Ａｃｑが「Ｈ」すなわち有効に遷移すると、サンプリング中の増幅信号Ａ＿ＳＩＧｘをホールドして、増幅信号Ａ＿ＳＩＧｘをアナログ信号からデジタル信号すなわちＡＤ変換結果ＲＥＳ［ｋ］に変換してＡＤ出力端子からＡＤ変換結果ＲＥＳ［ｋ］を出力する。
【００５８】
オアゲートＯＲ１は、スタート信号ｓｔａｒｔが入力される第１の入力端子、第ｎ＋１の水平制御信号ｃｌｋｈ＿ｎ＋１が入力される第２の入力端子、第１の水平制御信号ｃｌｋｈ＿１を出力する出力端子、を有する。オアゲートＯＲ１は、第１の入力端子に入力されたスタート信号ｓｔａｒｔと、第２の入力端子に入力された第ｎ＋１の水平制御信号ｃｌｋｈ＿ｎ＋１とのオア演算を行った結果を示す信号を第１の水平制御信号ｃｌｋｈ＿１として出力する。オアゲートＯＲ１は、第１から第ｎの受光素子Ｐ＿１〜Ｐ＿ｎから出力される光電変換信号ＳＩＧ１〜ＳＩＧｎの処理を繰り返し行うために設けられている。
【００５９】
（イメージセンサ全体の動作）
イメージセンサＩＭＧ２全体の動作について、図７と図８とを用いて説明する。図７は、イメージセンサＩＭＧ２の状態遷移を示している。図７に示す状態Ｓ１〜状態Ｓ５の５つの状態が繰り返される。それぞれの状態の詳細については、図８を用いて説明する。
【００６０】
図８は、イメージセンサＩＭＧ２内の主要な信号の電圧の変化を示している。図８の横軸が時間、図８の縦軸が電圧を示している。図８において、上から順に、第１の画素制御信号ＥＮ＿１と第１の水平制御信号ｃｌｋｈ＿１との電圧、第１の動作完了信号ｒｄｙ＿１の電圧、第２の画素制御信号ＥＮ＿２と第２の水平制御信号ｃｌｋｈ＿２との電圧、第２の動作完了信号ｒｄｙ＿２の電圧、第３の画素制御信号ＥＮ＿３と第３の水平制御信号ｃｌｋｈ＿３との電圧、第３の動作完了信号ｒｄｙ＿３の電圧、・・・、第ｎの画素制御信号ＥＮ＿ｎと第ｎの水平制御信号ｃｌｋｈ＿ｎとの電圧、第ｎの動作完了信号ｒｄｙ＿ｎの電圧が示されている。なお、第ｎ＋１の水平制御信号ｃｌｋｈ＿ｎ＋１は実質的に第１の水平制御信号ｃｌｋｈ＿１と等価なため、図からは省略してある。また、図８には、第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎの状態と、ＡＤ変換器ＡＤＣの状態とが示されている。
【００６１】
電源が投入された直後の時刻ｔ０において、第ｋのシーケンサＳＥＱｋ内の各信号線は、図示しないリセット機構により初期化される。初期化により、第ｋの水平制御信号ｃｌｋｈ＿ｋの電圧が「Ｌ」、第（ｋ＋１）の水平制御信号ｃｌｋｈ＿ｋ＋１の電圧が「Ｌ」、第ｋの画素制御信号ＥＮ＿ｋの電圧が「Ｌ」、第ｋの動作完了信号ｒｄｙ＿ｋの電圧が「Ｌ」、第（ｋ＋１）の動作完了信号ｒｄｙ＿ｋ＋１の電圧が「Ｌ」となるように第ｋのシーケンサＳＥＱｋ内の各電圧がセットされる。
【００６２】
また、第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎの全てが休止状態ＷＡＩＴにあり、第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎのアンプ完了端子から出力される第１〜第ｎの動作完了信号ｒｄｙ＿１〜ｒｄｙ＿ｎの全てが「Ｌ」となる。ＡＤ変換器ＡＤＣから出力されるＡＤ変換結果ＲＥＳ［ｘ］も全て０にセットされ、ＡＤ変換器ＡＤＣは休止状態ｗａｉｔにある。このとき、第１のシーケンサＳＥＱ１の状態は図７の状態Ｓ１（ＷＡＩＴ）である。
【００６３】
時刻ｔ１において、休止状態ＷＡＩＴにある第１のシーケンサＳＥＱ１に入力される第１の水平制御信号ｃｌｋｈ＿１が「Ｌ」から「Ｈ」に切り替わる。第１のシーケンサＳＥＱ１は、第１の水平制御信号ｃｌｋｈ＿１が「Ｌ」から「Ｈ」に切り替わるのと同時に第１の画素制御信号ＥＮ＿１を「Ｌ」から「Ｈ」に変化させる。この第１の画素制御信号ＥＮ＿１の変化により、第１のアンプＡＭＰ１は増幅動作を開始する。また、第１の受光素子Ｐ＿１が光電変換信号ＳＩＧ１を出力すると共に、第１のスイッチＳＷ１がオンとなる。このとき、第１のアンプＡＭＰ１の状態は図７の状態Ｓ２（ＡＭＰ［１］）である。
【００６４】
時刻ｔ２において、増幅動作が完了した第１のアンプＡＭＰ１のアンプ完了端子から出力される第１の動作完了信号ｒｄｙ＿１が「Ｌ」から「Ｈ」に切り替わる。この第１の動作完了信号ｒｄｙ＿１は第１のシーケンサＳＥＱ１の第１の動作完了信号入力端子と、セレクタＳＥＬのセレクタ入力端子と、第ｎのシーケンサＳＥＱｎの第２の動作完了信号入力端子とに入力される。セレクタＳＥＬは、「Ｈ」である第１の動作完了信号ｒｄｙ＿１がセレクタ入力端子に入力されると、データ取得信号Ａｃｑを「Ｌ」から「Ｈ」に変化させる。ＡＤ変換器ＡＤＣは、データ取得信号Ａｃｑの立ち上がりエッジを検出すると、第１のスイッチＳＷ１から出力された増幅信号Ａ＿ＳＩＧ１のデジタル変換を開始する。このとき、ＡＤ変換器ＡＤＣの状態は図７の状態Ｓ３（ＣＯＮＶ＿ＩＮＩ［１］）である。
【００６５】
時刻ｔ２から所定の処理時間が経過した時刻ｔ３において、第１のアンプＡＭＰ１は、第１の動作完了信号ｒｄｙ＿１を「Ｈ」から「Ｌ」に変化させ、再び休止状態となる。第１の動作完了信号ｒｄｙ＿１が「Ｈ」から「Ｌ」に変化すると、第１のシーケンサＳＥＱ１は、第２の水平制御信号ｃｌｋｈ＿２を「Ｌ」から「Ｈ」に変化させる。第２のシーケンサＳＥＱ２は、第２の水平制御信号ｃｌｋｈ＿２が「Ｌ」から「Ｈ」に切り替わるのと同時に第２の画素制御信号ＥＮ＿２を「Ｌ」から「Ｈ」に変化させる。この第２の画素制御信号ＥＮ＿２の変化により、第２のアンプＡＭＰ２は増幅動作を開始する。また、第２の受光素子Ｐ＿２が光電変換信号ＳＩＧ２を出力すると共に、第２のスイッチＳＷ２がオンとなる。第２のアンプＡＭＰ２の状態は図７の状態Ｓ４（ＡＭＰ［２］）である。
【００６６】
また、第１の動作完了信号ｒｄｙ＿１はセレクタＳＥＬのセレクタ入力端子に入力される。セレクタＳＥＬは、セレクタ入力端子に入力される第１の動作完了信号ｒｄｙ＿１が「Ｈ」から「Ｌ」に変化すると、データ取得信号Ａｃｑを「Ｈ」から「Ｌ」に変化させる。
【００６７】
ＡＤ変換器ＡＤＣは、時刻ｔ２から所定の時間が経過した後の時刻ｔ３’にＡＤ変換結果ＲＥＳ［１］を出力する。ＡＤ変換器ＡＤＣは、ＡＤ変換の動作が終わると、ＡＤ変換結果ＲＥＳ［１］を保持したまま、ＡＤ変換動作を行うコア部分を休止状態とする。時刻ｔ３と時刻ｔ３’とは、後述する時刻ｔ４よりも前である必要があるが、時刻ｔ３と時刻ｔ３’とはどちらが先であっても構わない。
【００６８】
時刻ｔ４において、増幅動作が完了した第２のアンプＡＭＰ２のアンプ完了端子から出力される第２の動作完了信号ｒｄｙ＿２が「Ｌ」から「Ｈ」に切り替わる。この第２の動作完了信号ｒｄｙ＿２は第２のシーケンサＳＥＱ２の第１の動作完了信号入力端子と、第１のシーケンサＳＥＱ１の第２の動作完了信号入力端子とに入力される。第１のシーケンサＳＥＱ１は、第２の動作完了信号ｒｄｙ＿２が「Ｌ」から「Ｈ」に変化したことを検知すると、第１の水平制御信号ｃｌｋｈ＿１と第１の画素制御信号ＥＮ＿１との両方を「Ｈ」から「Ｌ」に変化させる。また、第２の動作完了信号ｒｄｙ＿２はセレクタＳＥＬのセレクタ入力端子に入力される。セレクタＳＥＬは、「Ｈ」である第２の動作完了信号ｒｄｙ＿２がセレクタ入力端子に入力されると、データ取得信号Ａｃｑを「Ｌ」から「Ｈ」に変化させる。ＡＤ変換器ＡＤＣは、データ取得信号Ａｃｑの立ち上がりエッジを検出すると、第２のスイッチＳＷ２から出力された増幅信号Ａ＿ＳＩＧ２のデジタル変換を開始する。このとき、ＡＤ変換器ＡＤＣの状態は図７の状態Ｓ５（ＣＯＮＶ＿ＩＮＩ［２］）である。
【００６９】
時刻ｔ４から所定の時間が経過した時刻ｔ５において、第２のアンプＡＭＰ２は、第２の動作完了信号ｒｄｙ＿２を「Ｈ」から「Ｌ」に変化させ、再び休止状態となる。第２の動作完了信号ｒｄｙ＿２が「Ｈ」から「Ｌ」に変化すると、第２のシーケンサＳＥＱ２は、第３の水平制御信号ｃｌｋｈ＿３を「Ｌ」から「Ｈ」に変化させる。第３のシーケンサＳＥＱ３は、第３の水平制御信号ｃｌｋｈ＿３が「Ｌ」から「Ｈ」に切り替わるのと同時に第３の画素制御信号ＥＮ＿３を「Ｌ」から「Ｈ」に変化させる。この第３の画素制御信号ＥＮ＿３の変化により、第３のアンプＡＭＰ３は増幅動作を開始する。また、第３の受光素子Ｐ＿３が光電変換信号ＳＩＧ３を出力すると共に、第３のスイッチＳＷ３がオンとなる。
【００７０】
また、第２の動作完了信号ｒｄｙ＿２はセレクタＳＥＬのセレクタ入力端子に入力される。セレクタＳＥＬは、セレクタ入力端子に入力される第２の動作完了信号ｒｄｙ＿２が「Ｈ」から「Ｌ」に変化すると、データ取得信号Ａｃｑを「Ｈ」から「Ｌ」に変化させる。
【００７１】
また、第２の動作完了信号ｒｄｙ＿２は第１のシーケンサＳＥＱ１の第２の動作完了信号入力端子に入力される。第２の動作完了信号ｒｄｙ＿２が「Ｈ」から「Ｌ」に戻ると、第１のシーケンサＳＥＱ１の全ての入力端子と出力端子との電圧が「Ｌ」となる。このとき、第１のシーケンサＳＥＱ１の状態は図７の状態Ｓ１（ＷＡＩＴ）に戻る。時刻ｔ５以降、第１のシーケンサＳＥＱ１に対する全てのクロックの入力と出力とが行われなくなり、第１のシーケンサＳＥＱ１の消費電力は発生しない。
【００７２】
以上の説明のように、第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎと、第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎとは、図６の左側から右側に向かって動作を順次開始する。また、第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎと、第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎとは、各列の増幅動作が終わると休止状態となる。すなわち、第ｋのシーケンサＳＥＱｋは、クロックが全く入力されない休止状態ＷＡＩＴに移行し、第ｋのアンプＡＭＰｋも休止状態となる。
【００７３】
（作用および効果）
本実施形態における第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎの、休止状態ＷＡＩＴにおける消費電力は０である。動作しないシーケンサに常にクロックを供給するためのバッファが不要になるため、消費電力を低減することができる。また、第ｋのアンプＡＭＰｋによる増幅動作が完了してから第ｋ＋１のシーケンサＳＥＱｋ＋１が動作を開始し、第ｋ＋１のアンプＡＭＰｋ＋１による増幅動作が完了してから第ｋ＋１のシーケンサＳＥＱｋ＋１が動作を停止するので、信号の遅延時間のばらつきによる動作の破綻を低減することができる。
【００７４】
また、ＡＤ変換器ＡＤＣは、データ取得信号Ａｃｑが「Ｌ」から「Ｈ」に変化した直後からＡＤ変換を開始し、ＡＤ変換が終了すると、その結果を保持したまま休止状態に移行する。したがって、消費電力をより低減することができる。
【００７５】
（第１の変形例）
次に、本発明の実施形態の第１の変形例について、図９を用いて説明する。図９は、本変形例に係るイメージセンサＩＭＧ３の構成を示している。イメージセンサＩＭＧ３は２次元センサである。図９に示すように、イメージセンサＩＭＧ３は、ｍ×ｎ個の受光素子Ｐ＿１＿１〜Ｐ＿ｍ＿ｎと、ｎ個の第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎと、ｎ個の第１から第ｎのスイッチＳＷ１〜ＳＷｎと、ｎ個の第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎと、ｎ個の第１から第ｍのシーケンサＶＳＥＱ１〜ＶＳＥＱｎと、セレクタＳＥＬと、ＡＤ変換器ＡＤＣと、オアゲートＯＲ１と、アンドゲートＡＮＤ２と、を有する。図９では図示の都合上、ｍとｎとは３以上の自然数である。ｍとｎとは２以上の自然数であればよい。また、以下で記載するｋは１以上ｎ以下の自然数である。また、以下で記載するｊは１以上ｍ以下の自然数である。
【００７６】
以下では、図６に示すイメージセンサＩＭＧ２と異なる点を説明する。受光素子Ｐ＿１＿１〜Ｐ＿ｍ＿ｎは行列状に配置されている。第ｋの画素制御信号ＥＮ＿ｋと、第ｊのシーケンサＶＳＥＱｊからの第ｊの行選択信号ｒｄｙｖ＿ｊとがｊ行目の受光素子Ｐ＿ｊ＿１〜Ｐ＿ｊ＿ｎに入力される。
【００７７】
第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎは画素制御信号出力端子ＥＮを有していない。図７における第ｋの水平制御信号ｃｌｋｈ＿ｋと第ｋの画素制御信号ＥＮ＿ｋとの変化が同一であるので、図９では第ｋの水平制御信号ｃｌｋｈ＿ｋは第ｋの画素制御信号ＥＮ＿ｋとしても機能する。
【００７８】
第１から第ｍのシーケンサＶＳＥＱ１〜ＶＳＥＱｍは垂直走査回路を構成する。第１から第ｍのシーケンサＶＳＥＱ１〜ＶＳＥＱｍは直列に接続されている。第ｊのシーケンサＶＳＥＱｊは、第ｊの垂直制御信号ｃｌｋｖ＿ｊが入力されるシーケンサ入力端子ｉｎ、行動作完了信号Ｈ＿ｒｄｙが入力される行動作完了信号入力端子ｒｄｙ、シーケンサ入力端子ｉｎに第ｊの垂直制御信号ｃｌｋｖ＿ｊが入力された後、行動作完了信号入力端子ｒｄｙに行動作完了信号Ｈ＿ｒｄｙが入力されたときに第（ｊ＋１）の垂直制御信号ｃｌｋｖ＿ｊ＋１を出力するシーケンサ出力端子ｏｕｔ、シーケンサ入力端子ｉｎに第ｊの垂直制御信号ｃｌｋｖ＿ｊが入力された後に第ｊの行選択信号ｒｄｙｖ＿ｊを出力する行選択信号出力端子Ｓｅｌ、を各々有する。
【００７９】
第ｊのシーケンサＶＳＥＱｊは、シーケンサ入力端子ｉｎに入力される第ｊの垂直制御信号ｃｌｋｖ＿ｊが「Ｌ」から「Ｈ」に切り替わると、第ｊの行選択信号ｒｄｙｖ＿ｊを「Ｌ」から「Ｈ」に変化させる。これにより、ｊ行目の受光素子Ｐ＿ｊ＿１〜Ｐ＿ｊ＿ｎが有効になる。ｊ行目の受光素子Ｐ＿ｊ＿１〜Ｐ＿ｊ＿ｎが有効になっている間に、第１から第ｎのシーケンサＳＥＱ１〜ＳＥＱｎが順次走査動作を行うことにより、ｊ行目の受光素子Ｐ＿ｊ＿１〜Ｐ＿ｊ＿ｎからの光電変換信号は順次読み出される。
【００８０】
また、第ｊのシーケンサＶＳＥＱｊは、シーケンサ入力端子ｉｎに入力される第ｊの垂直制御信号ｃｌｋｖ＿ｊが「Ｈ」になった後、行動作完了信号入力端子ｒｄｙに入力される行動作完了信号Ｈ＿ｒｄｙが「Ｌ」から「Ｈ」に切り替わると、第（ｊ＋１）の垂直制御信号ｃｌｋｖ＿ｊ＋１を「Ｌ」から「Ｈ」に変化させると共に、第ｊの行選択信号ｒｄｙｖ＿ｊを「Ｈ」から「Ｌ」に変化させる。行動作完了信号Ｈ＿ｒｄｙは、第ｎ＋１の水平制御信号ｃｌｋｈ＿ｎ＋１と同一の信号である。第１から第ｎのアンプＡＭＰ１〜ＡＭＰｎの全てが増幅動作を完了すると、第ｎ＋１の水平制御信号ｃｌｋｈ＿ｎ＋１すなわち行動作完了信号Ｈ＿ｒｄｙが「Ｌ」から「Ｈ」に切り替わる。これによって、ｊ行目の光電変換信号の読み出しが終了し、（ｊ＋１）行目の光電変換信号の読み出しが開始される。
【００８１】
第ｍのシーケンサＶＳＥＱｍのシーケンサ出力端子ｏｕｔから出力される第ｍの垂直制御信号ｃｌｋｖ＿ｍは、動作完了信号ｆｉｎとしてアンドゲートＡＮＤ２に出力される。アンドゲートＡＮＤ２は、動作完了信号ｆｉｎを反転した信号が入力される第１の入力端子、第ｎ＋１の水平制御信号ｃｌｋｈ＿ｎ＋１が入力される第２の入力端子、オアゲートＯＲ１の第２の入力端子に入力される信号を出力する出力端子、を有する。アンドゲートＡＮＤ２は、第１の入力端子に入力された動作完了信号ｆｉｎと、第２の入力端子に入力された第ｎ＋１の水平制御信号ｃｌｋｈ＿ｎ＋１とのアンド演算を行った結果を示す信号を出力端子から出力する。第ｍの垂直制御信号ｃｌｋｖ＿ｍすなわち動作完了信号ｆｉｎが「Ｌ」から「Ｈ」に切り替わると、アンドゲートＡＮＤ２は「Ｌ」の信号を出力する。これにより、全ての行の光電変換信号の読み出しが完了する。
【００８２】
（第２の変形例）
次に、本発明の実施形態の第２の変形例について、図１０を用いて説明する。図１０（ａ）は、図３に示す第１のインバータＩＮＶ１の構成として一般的な構成を示している。図１０（ａ）に示すように、第１のインバータＩＮＶ１は、Ｐ型の第１のＭＯＳトランジスタＭ１と、Ｎ型の第２のＭＯＳトランジスタＭ２とを有する。第１のＭＯＳトランジスタＭ１と第２のＭＯＳトランジスタＭ２とのゲートは共通に第１のインバータＩＮＶ１の入力端子に接続されている。第１のＭＯＳトランジスタＭ１のドレインと第２のＭＯＳトランジスタＭ２のドレインとは共通に第１のインバータＩＮＶ１の出力端子に接続されている。第１のＭＯＳトランジスタＭ１のソースは電源ＶＤＤに接続されている。第２のＭＯＳトランジスタＭ２のソースはグランドに接続されている。
【００８３】
図１０（ｂ）は、図３に示す第１のインバータＩＮＶ１に代えて適用可能な第１のインバータＩＮＶ１’の構成を示している。図１０（ｂ）に示すように、第１のインバータＩＮＶ１’では、図１０（ａ）に示す第１のインバータＩＮＶ１に対して第１の定電流源Ｉ１と第２の定電流源Ｉ２とが追加されている。
【００８４】
第１の定電流源Ｉ１の第１の端子は第１のＭＯＳトランジスタＭ１のドレインに接続されている。第１の定電流源Ｉ１の第２の端子と第２の定電流源Ｉ２の第１の端子とは共通に第１のインバータＩＮＶ１’の出力端子に接続されている。第２の定電流源Ｉ２の第２の端子は第２のＭＯＳトランジスタＭ２のドレインに接続されている。
【００８５】
第１の定電流源Ｉ１と第２の定電流源Ｉ２との出力電流能力はＩＯＵＴ＿ＩＮＶである。第ｋの水平制御信号ｃｌｋｈ＿ｋの電圧に依存して出力電流能力が大きく変化する図１０（ａ）の構成に比べ、第ｋの水平制御信号ｃｌｋｈ＿ｋの電圧に対する出力電流能力の変化が小さい図１０（ｂ）の構成では、論理の遷移に要する時間であるｔ＿ｔｒａｎｓ＿ｋをより正確に制御することができる。
【００８６】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【符号の説明】
【００８７】
ＩＭＧ１，ＩＭＧ２，ＩＭＧ３  イメージセンサ
Ｐ＿１，Ｐ＿２，・・・，Ｐ＿ｎ  受光素子
ＡＭＰ１，ＡＭＰ２，・・・，ＡＭＰｎ  アンプ
ＳＷ１，ＳＷ２，・・・，ＳＷｎ  スイッチ
ＳＥＱ１，ＳＥＱ２，・・・，ＳＥＱｎ  シーケンサ
ＳＥＬ  セレクタ
ＡＤＣ  ＡＤ変換器
【図１】
2015220641.tif 000007
【図２】
2015220641.tif 000008
【図３】
2015220641.tif 000009
【図４】
2015220641.tif 000010
【図５】
2015220641.tif 000011
【図６】
2015220641.tif 000012
【図７】
2015220641.tif 000013
【図８】
2015220641.tif 000014
【図９】
2015220641.tif 000015
【図１０】
2015220641.tif 000016