(57)【要約】【課題】精度の高い試験が可能な電極パッド構造を提供すること。【解決手段】本発明は、絶縁膜１２上に設けられ、中央部に接続箇所２２を有する電極パターン１６と、絶縁膜１２の接続箇所２２に対応する領域に配置されたビアホールと、絶縁膜１２の下に位置し、ビアホール１２ａを介して電極パターン１６と接続されてなる信号配線１４ａと、電極パターン１６上に配置され、接続箇所２２までの距離が、その上面の何れの位置からも実質的に一定な表面を備えた半球状のパッド１８と、を有する電極パッド構造である。【選択図】図２
2015079892.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜上に設けられ、中央部に接続箇所を有する電極パターンと、
前記絶縁膜の前記接続箇所に対応する領域に配置されたビアホールと、
前記絶縁膜の下に位置し、前記ビアホールを介して前記電極パターンと接続されてなる配線と、
前記電極パターン上に配置され、前記接続箇所までの距離が、その上面の何れの位置からも実質的に一定な表面を備えた半球状のパッドと、を有することを特徴とする電極パッド構造。
【請求項２】
前記パッドには高周波信号が流れることを特徴とする請求項１記載の電極パッド構造。
【請求項３】
前記電極パターンは信号パターンおよび接地パターンを含み、
前記パッドは、前記信号パターンの上に形成された信号パッド、および前記接地パターンの上に形成された接地パッドを含むことを特徴とする請求項１または２記載の電極パッド構造。
【請求項４】
前記配線は、前記信号パターンの中央部に接続された信号配線、および前記接地パターンの中央部に接続された接地配線を含むことを特徴とする請求項３記載の電極パッド構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電極パッド構造に関する。
【背景技術】
【０００２】
高周波帯域において使用する電子装置の設計において、Ｓパラメータなどの電気的特性の試験を行う。試験の結果を基に回路を設計する。特許文献１には、試験のためのプローブが記載されている。プローブをパッドに接触させることにより試験を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００４／０９２７４８号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
試験においては測定の誤差を小さくすることが要求される。しかしプローブのパッドへの接触位置が試験ごとに変わることにより、パッドの電気長が変化する。電気長の変化により、信号の位相差が大きくなり、誤差が増大する。特に高周波信号においては、小さな位置のズレでも大きな誤差が生じる。本願発明は、上記課題に鑑み、精度の高い試験が可能な電極パッド構造を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、絶縁膜上に設けられ、中央部に接続箇所を有する電極パターンと、前記絶縁膜の前記接続箇所に対応する領域に配置されたビアホールと、前記絶縁膜の下に位置し、前記ビアホールを介して前記電極パターンと接続されてなる配線と、前記電極パターン上に配置され、前記接続箇所までの距離が、その上面の何れの位置からも実質的に一定な表面を備えた半球状のパッドと、を有する電極パッド構造である。
【０００６】
上記構成において、前記パッドには高周波信号が流れる構成とすることができる。
【０００７】
上記構成において、前記電極パターンは信号パターンおよび接地パターンを含み、前記パッドは、前記信号パターンの上に形成された信号パッド、および前記接地パターンの上に形成された接地パッドを含む構成とすることができる。
【０００８】
上記構成において、前記配線は、前記信号パターンの中央部に接続された信号配線、および前記接地パターンの中央部に接続された接地配線を含む構成とすることができる。
【発明の効果】
【０００９】
本発明によれば、精度の高い試験が可能な電極パッド構造を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】図１は実施例１に係る半導体装置を例示する平面図である。
【図２】図２（ａ）は図１の線Ａ−Ａに沿った断面図である。図２（ｂ）は図１の線Ｂ−Ｂに沿った断面図である。図２（ｃ）は図１の線Ｃ−Ｃに沿った断面図である。
【図３】図３は試験を例示する平面図である。
【図４】図４（ａ）は図３の線Ａ−Ａに沿った断面図である。図４（ｂ）は入力端子Ｉｎを拡大した模式図である。図４（ｃ）は図３の線Ｃ−Ｃに沿った断面図である。
【図５】図５（ａ）から図５（ｃ）はパッドの製造方法を例示する断面図である。
【図６】図６はパッドを拡大した模式図である。
【図７】図７は比較例に係る半導体装置を例示する平面図である。
【発明を実施するための形態】
【００１１】
本発明の実施例について説明する。
【実施例１】
【００１２】
実施例１はパッドを半球状にした例である。図１は実施例１に係る半導体装置１００を例示する平面図である。図２（ａ）は図１の線Ａ−Ａに沿った断面図である。図２（ｂ）は図１の線Ｂ−Ｂに沿った断面図である。図２（ｃ）は図１の線Ｃ−Ｃに沿った断面図である。
【００１３】
図２（ａ）から図２（ｃ）に示すように、半導体基板１０の上に絶縁膜１２が設けられている。絶縁膜１２には、配線、電極パターン１６およびパッド１８を含むパターンが形成されている。絶縁膜１２の内部には、信号配線１４ａ（図１、図２（ａ）および図２（ｃ））および接地配線２０（図２（ａ）および図２（ｂ））が設けられている。信号配線１４ａおよび接地配線２０は、絶縁膜１２の面が広がる方向（図２（ａ）の水平方向）に延び、さらに絶縁膜１２に設けられたビアホール１２ａ（貫通孔）内に配線材料となる金属が埋め込まれてなる部分を有する。図１および図２（ａ）に示すように、信号配線１４ａと接地層１４ｂとはマイクロストリップライン１４（伝送線路）を形成する。接地配線２０は接地層１４ｂと電気的に接続されている。
【００１４】
絶縁膜１２の上面には、接地層１４ｂおよび電極パターン１６が設けられている。電極パターン１６は金（Ａｕ）層１６ａおよびニッケル（Ｎｉ）層１６ｂを含む。Ａｕ層１６ａには信号配線１４ａが電気的に接続されている。Ｎｉ層１６ｂはＡｕ層１６ａの上面に接触している。Ｎｉ層１６ｂの上には、半球状のパッド１８が設けられている。複数の電極パターン１６は接地パターンおよび信号パターンを含む。複数のパッド１８は入力端子Ｉｎ、出力端子Ｏｕｔおよび接地端子ＧＮＤを含む。配線（信号配線１４ａまたは接地配線２０）と電極パターン１６との接続箇所２２は、電極パターン１６の中央部に位置し、電極パターン１６およびパッド１８への給電点として機能する。信号配線１４ａは入力端子Ｉｎおよび出力端子Ｏｕｔに接続されている。接地配線２０は接地端子ＧＮＤおよび接地層１４ｂに接続されている。
【００１５】
図１に示すように、半導体基板１０は電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）１０ａを含む。信号配線１４ａはＦＥＴ１０ａに接続されている。入力端子Ｉｎから入力される高周波信号はマイクロストリップライン１４を伝播し、ＦＥＴ１０ａにより増幅され、出力端子Ｏｕｔから出力される。高周波信号は例えばミリ波帯域（３０ＧＨｚ以上３００ＧＨｚ以下）の信号である。接地端子ＧＮＤおよび接地配線２０は基準電位（接地電位）を有する。キャパシタ、インダクタなどの回路要素が半導体基板１０または絶縁膜１２に設けられてもよい。つまり半導体装置１００はＭＭＩＣ（Monolithic Microwave Integrated Circuit）とすることができる。
【００１６】
半導体基板１０は例えばガリウム砒素（ＧａＡｓ）など砒素系半導体により形成されている。ＦＥＴ１０ａのチャネル層はインジウムガリウム砒素（ＩｎＧａＡｓ）、電子供給層はアルミニウムガリウム砒素（ＡｌＧａＡｓ）により形成されている。絶縁膜１２は例えばポリイミドなど樹脂により形成されている。信号配線１４ａ、接地層１４ｂ、および接地配線２０は例えば銅（Ｃｕ）などの金属により形成されている。パッド１８は例えば銀、銅および錫の合金（Ａｇ−Ｃｕ−Ｓｎ）などを含む半田により形成されている。
【００１７】
半導体装置１００の電気的な特性を評価するために試験を行う。図３は試験を例示する平面図である。図４（ａ）は図３の線Ａ−Ａに沿った断面図である。図４（ｂ）は入力端子Ｉｎを拡大した模式図である。図４（ｃ）は図３の線Ｃ−Ｃに沿った断面図である。図３から図４（ｃ）ではパッド１８のうち左側の３つに対する試験を図示しているが、右側の３つのパッド１８にもプローブ２４を接触させ、試験を行う。
【００１８】
図３に示すように、プローブ２４の接触部２４ａおよび２２ｂをパッド１８に接触させ、電気信号を入力することにより試験を行う。接触部２４ａは入力端子Ｉｎまたは出力端子Ｏｕｔに接触する。接触部２４ｂは接地端子ＧＮＤに接触する。接触部２４ａおよび２２ｂをパッド１８に押圧することで接触を確保する。
【００１９】
図４（ａ）にブロック矢印で示すように、押圧により接触部２４ａがドライブし、接触部２４ａのパッド１８への接触位置がずれる。図４（ｂ）に示すように、例えばパッド１８の中央部に接触部２４ｂを接触させた場合、ドライブにより接触部２４ａは＋Ｘ方向または−Ｘ方向に距離Ｄ１移動する。ドライブ量（Ｄ１）の制御は難しいため、Ｘ方向のずれは大きくなる。図示しないが、ドライブにより接触部２４ｂの接触位置もずれる。図３および図４（ｃ）に示すＹ方向においてプローブ２４の位置を定める。図４（ｃ）に示すように、Ｙ方向において接触部２４ｂの接触位置がずれる。図示しないが接触部２４ａの接触位置もずれる。
【００２０】
実施例１によれば、パッド１８が半球形を有するため、パッド１８の表面は、パッド１８の上面において、プローブ２４が接触する何れの位置においても、プローブ２４から接続箇所２２までの距離が実質的に一定となる形状となる。従って、接触部２４ａがドライブしても、接続箇所２２から接触部２４ａまでの距離は略一定である。接触部２４ｂも半球状のパッド１８に接触するため、接続箇所２２から接触部２４ｂまでの距離は略一定である。
【００２１】
給電点である接続箇所２２から接触部２４ａおよび２４ｂまでの距離が略一定となることにより、接触部の位置のばらつきによる信号の位相差が小さくなる。この結果、電気的特性の精度の高い試験が可能である。接続箇所２２は電極パターン１６の中央部に位置することが好ましい。接続箇所２２から接触部２４ａおよび２４ｂまでの距離が略一定になるからである。なお図４（ｂ）に示すパッド１８の半径ｒ１は例えば６３μｍである。
【００２２】
パッド１８の製造方法を、接地端子ＧＮＤを例に説明する。図５（ａ）から図５（ｃ）はパッド１８の製造方法を例示する断面図である。図５（ａ）に示すように、電極パターン１６の上面にフラックス２６を印刷する。図５（ｂ）に示すように、フラックス２６の上に半田ボール２８を配置する。図５（ｃ）に示すように、リフロー処理により半田ボール２８からパッド１８を形成する。入力端子Ｉｎまたは出力端子Ｏｕｔとして機能するパッド１８も図５（ａ）から図５（ｃ）の方法により形成される。
【００２３】
半田ボール２８の半径をｒ２とすると、パッド１８の半径ｒ１は（３√２）ｒ２である。半田ボール２８の体積４πｒ２３／３とパッド１８の体積２πｒ１３／３とが同一になる。なお電極パターン１６の半径をｒ１とすることで、半径ｒ１を有するパッド１８が形成される。半田ボール２８は、ボール・グリッド・アレイ（Ball Grid Array：ＢＧＡ）に使用される半田ボールでよい。
【００２４】
半田ボール２８の寸法の公差は±５％程度である。例えば直径１００μｍの半田ボール２８において公差は±５μｍである。直径Ｄ＝９５μｍ、１００μｍおよび１０５μｍそれぞれの半田ボール２８からパッド１８を形成する。図６はパッド１８を拡大した模式図である。実線はＤ＝１００μｍの例、破線はＤ＝１０５μｍの例、点線はＤ＝９５μｍの例、それぞれにおけるパッド１８を表す。
【００２５】
図６に示すように、半田ボール２８の直径のばらつきによりパッド１８の半径ｒ１も変化する。実線の例における半径ｒ１ａは６３μｍである。破線の例の半径ｒ１ｂは６９μｍである。点線の例における半径ｒ１ｃは、図６の位置Ｐ１において５７μｍ、位置Ｐ２において５８μｍである。半径ｒ１ａを基準にすると、半径ｒ１の公差は±６μｍである。このため接続箇所２２からプローブ２４の接触部までの距離の公差も±６μｍとなる。
【００２６】
比較例はパッドが板状の例である。図７は比較例に係る半導体装置１００Ｒを例示する平面図である。図７に示すように、絶縁膜１２上に板状のパッド１９が設けられている。プローブ２４を接地層１４ｂおよびパッド１９に接触させることで試験を行う。比較例においてはドライブにより、プローブの接触部と接続箇所（給電点）との距離は約３０μｍ変化する。信号の周波数が６０ＧＨｚの場合、３０μｍの変化による位相の誤差は約１１°である。
【００２７】
これに対し実施例１によれば距離の変化は約６μｍである。この結果、６０ＧＨｚにおいて位相の誤差は約２°に低減される。プローブ２４に加える圧力によりドライブする距離は変化する。実施例１によればドライブの距離によらず、接続箇所２２から接触部２４ａおよび２４ｂまでの距離が略一定であるため、試験の精度が高くなる。Ｓパラメータの試験を行い、適切なＳパラメータを有する回路を設計することができる。比較例では、Ｓパラメータに大きな誤差が生じたまま回路設計をしてしまうことになる。
【００２８】
パッド１８は半球状、または略半球状であればよい。半導体基板１０にはＦＥＴ以外のトランジスタが設けられてもよい。半導体基板１０は、砒素系半導体以外に窒化物半導体からなるとしてもよい。窒化物半導体とは、Ｎを含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。半導体装置１００にはコプレーナラインなどの伝送線路が設けられてもよい。
【００２９】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３０】
１０                      半導体基板
１０ａ                    ＦＥＴ
１２                      絶縁膜
１２ａ                    ビアホール
１４                      マイクロストリップライン
１４ａ                    信号配線
１６                      電極パターン
１８                      パッド
２０                      接地配線
２２                      接続箇所
２４                      プローブ
２４ａ、２４ｂ            接触部
２８                      半田ボール
【図１】
2015079892.tif 000003
【図２】
2015079892.tif 000004
【図３】
2015079892.tif 000005
【図４】
2015079892.tif 000006
【図５】
2015079892.tif 000007
【図６】
2015079892.tif 000008
【図７】
2015079892.tif 000009