(57)【要約】  【課題】記録媒体の表面改質を行うための高圧電源を安価かつ小型化して誘電体バリア放電改質装置を画像形成装置に内蔵できるものとし、従来の誘電体バリア放電用高圧電源に比して環境要因や経時劣化、記録媒体等に影響される負荷変動によく対応し、電力の調整も容易な充電制御装置を提供する。  【解決手段】一次側巻き線は中性点を持たない出力トランス４１と、スイッチング素子９の電流や回生電流または一次側巻き線の電流を検出する電流検出手段と、一次側の電圧が０Ｖまたはスイッチング素子９のスイッチング損失で無視できる程度の低電圧であることを検出する電圧検出手段と、電圧検出手段で０Ｖまたはスイッチング素子９のスイッチング損失で無視できる程度の低電圧を検出したときまたは電流検出手段で回生電流が流れていることを検出したときにスイッチング素子９を導通させ、電流検出手段でスイッチング素子９の電流が所定値となったときにスイッチング素子９を非導通にさせる制御手段８とを有する高圧電源１１。【選択図】図１
2015220917.tif 000002
【特許請求の範囲】
【請求項１】
一次側はスイッチング素子で駆動し二次側はインダクタと共振回路を形成する静電容量を有する電極を備え、一次側巻き線は中性点を持たない出力トランスと、
前記スイッチング素子の電流や回生電流または一次側巻き線の電流を検出する電流検出手段と、
一次側の電圧が０Ｖまたは前記スイッチング素子のスイッチング損失で無視できる程度の低電圧であることを検出する電圧検出手段と、
前記電圧検出手段で０Ｖまたは前記スイッチング素子のスイッチング損失で無視できる程度の低電圧を検出したときまたは前記電流検出手段で回生電流が流れていることを検出したときに前記スイッチング素子を導通させ、前記電流検出手段で前記スイッチング素子の電流が所定値となったときに前記スイッチング素子を非導通にさせる制御手段と
を有する高圧電源。
【請求項２】
請求項１記載の高圧電源において、
前記スイッチング素子は電圧共振を用いて電圧がかかっていないときに導通への切り替えが行われることを特徴とする高圧電源。
【請求項３】
請求項１または２記載の高圧電源において、
フライバックコンバータ方式であることを特徴とする高圧電源。
【請求項４】
請求項１ないし３の何れか一つに記載の高圧電源において、
放電電極の静電容量を共振回路の共振要素として利用することを特徴とする高圧電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェット方式の画像形成装置、印刷装置等によって画像が形成される記録媒体に対する表面改質技術に用いられる高圧電源に関する。
【背景技術】
【０００２】
インクジェット方式の画像形成装置では、用紙やフィルム等の記録媒体にインクを付着させることにより画像を形成するが、インクと記録媒体との組み合わせによってはインクが記録媒体に付着しない場合があり、その組み合わせでの画像形成は不可能である。ただし、画像形成装置のインクを記録媒体に合わせて変えれば画像形成は可能であるが、多くの種類の記録媒体を使用するケースを考えても画像形成装置へ充填したインクを抜き取り、他のインクに入れ替えることは事実上不可能である。しかし、樹脂コートされた用紙やフィルム等のインクが付着しにくい記録媒体への画像形成の需要は多く、記録媒体自体の濡れ性を改善することで対応することが必要となる。そのため、記録媒体にプレコート液を塗布して画像形成を行うことが一般的であるが、液体を塗布すると乾燥が必要となり、乾燥のためのエネルギやプレコート液が乾燥時に発生するガスや臭いが敬遠されるケースも多い。
【０００３】
近年では環境に配慮し、ガス等を発生させずに放電現象を使用して記録媒体自体を改質し、インクに対する濡れ性を改善する官能基を用い記録媒体の濡れ性を改善する方法も注目されており、プッシュプルもしくはフルブリッジ方式の交流インバータ形式の高圧電源を用い、誘電体バリア放電によって親水性官能基を発生させて濡れ性を向上させる技術が知られている。そして、トランスの損失を最小限に抑えることを目的として、一次側を開放して測定される二次巻き線の自己共振周波数を駆動回路の駆動周波数に近づけることでトランスの温度上昇を抑えることができるため、比較的安価なトランス巻き線線材を用いることが可能である技術が知られている（例えば「特許文献１」参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の誘電体バリア放電を用いて表面改質を行う技術では、交流高圧電圧を印加して一様な電界を作成することでプラズマを発生させ、プラズマが親水性官能基を創出することで記録媒体の濡れ性を向上させる改質を行っていた。理想的な誘電体バリア放電はアーク等を発生しないが、現実的には負荷の変動や記録媒体の誘電率変化、気温、湿度、気圧等の環境変化による負荷変動で発振周期がずれ、目標とした制御対象の定数に合わせ込んだ制御回路の発振周期等が合わなくなり、回路の損失増大による効率の悪化、発熱、故障といった不具合の対策として冷却装置の設置が必要であった。
【０００５】
通常、誘電体バリア放電ではない放電の場合は絶縁破壊を起こし、絶縁破壊した部位でアークや火花放電を発生する。その場合は絶縁破壊を起こした部位の絶縁性が下がってしまうので、その部位のみで放電が持続してしまい記録媒体の改質に斑が発生する。つまり均一な画像を得るためには均一な放電状態を保つために高精度の高圧電源や気圧、湿度、放電部周囲のガスの種類や濃度の微細な制御が必要となり、これらが管理できないとアーク放電や火花放電が発生するため、簡単な装置では実現が困難である。
【０００６】
誘電体は電界をかけると電気的に分極し、分極が安定するまで電荷の移動、すなわち電流が流れる。この特性を用いた放電が誘電体バリア放電である。また、誘電体はそれ自体が絶縁体であるため、その他の放電とは異なり絶縁を空間や気体に依存しないため、誘電体バリア放電は絶縁破壊に対し均一な安定した放電技術である。誘電体バリア放電は、電極間に誘電体と空隙とを設け、電極間に電圧をかけると空隙に電荷が流れて放電を行う。誘電体を挟んでいるため、誘電体が分極してしまうと電荷が流れなくなり、ある部位で放電が発生するとその部位の誘電体は分極して放電が停止し、未放電の部位に放電が移行する。この現象が電極間で繰り返して起こるため、誘電体を挟んだ電極間全体で均一な放電が短時間で発生する。
【０００７】
具体的には、ある程度の面積を持った導体間に誘電体と空間を挟んで対向する電極間に高電圧をかけて誘電体バリア放電を発生させた場合、誘電体は放電プラズマが放電路と直交方向に広がらない性質を有しているので小さな直径の放電になる。一度放電した部分は誘電体が分極しているので電荷が移動できないために再放電せず、放電は小さな直径のまま未放電部位に移動する。すなわち小さな直径の放電プラズマが誘電体上に一様に多数本発生することになる。ただし、一度放電した部位は放電路に対して直列に分極した誘電体が存在するので、全誘電体表面で放電が起き電荷が蓄積されると放電は終了してしまう。
【０００８】
このときに電界を逆方向にかけると誘電体の分極方向も逆方向になるため、逆方向の放電を起こすことができる。そのため電界の方向が定期的に反転する交流高圧電源を使用することで、誘電体バリア放電を繰り返し継続することができる。ただし、放電は２極間での放電であるが、導体に施す誘電体処理はコストがかかるため、電極対の一方の電極の表面を誘電体で覆う構造となる。近似すると誘電体バリア放電の電極はコンデンサであり、電流を流すためには交流の高圧電源が必要であるが、交流高圧電源は複雑な回路と大きなトランスとを必要とし大型である。また、誘電体バリア放電の電極はコンデンサであるため、環境や記録媒体の誘電率、電極間に入っている記録媒体の大きさ、使用することでの電極の劣化等で容量が変化する。容量の変化は交流高圧電源としては望ましい現象ではなく、放電電極容量とその他の要因とによって決まる固有の発振周波数が変化してしまうため、想定した動作周波数で駆動する交流高圧電源は発熱、損失の増大、効率の悪化等の望ましくない状態となってしまうという問題点がある。
【０００９】
「特許文献１」に開示された技術では、プッシュプル方式の交流高圧電源はトランスが大きく、また発振周期は設計段階で想定した負荷に予め合わせ込むため、環境や経時劣化、負荷自体の誘電率等の変化に対応できず、負荷の変動による影響という問題は解消できない。また、電力の制御も共振に依存してしまうので、任意の電力で制御することは困難である。
【００１０】
本発明は上述の問題点を解決し、誘電体バリア放電によって記録媒体の表面改質を行うための高圧電源を負荷変動があっても効率や信頼性を損なわない安価で小型なものとして、従来は移動が不可能であるほど大きな設備として存在していた誘電体バリア放電改質装置を画像形成装置に内蔵できるものとし、従来の誘電体バリア放電用高圧電源に比して環境要因や経時劣化、記録媒体等に影響される負荷変動によく対応し、電力の調整も容易な高圧電源の提供を目的とする。
【課題を解決するための手段】
【００１１】
請求項１記載の発明は、一次側はスイッチング素子で駆動し二次側はインダクタと共振回路を形成する静電容量を有する電極を備え、一次側巻き線は中性点を持たない出力トランスと、前記スイッチング素子の電流や回生電流または一次側巻き線の電流を検出する電流検出手段と、一次側の電圧が０Ｖまたは前記スイッチング素子のスイッチング損失で無視できる程度の低電圧であることを検出する電圧検出手段と、前記電圧検出手段で０Ｖまたは前記スイッチング素子のスイッチング損失で無視できる程度の低電圧を検出したときまたは前記電流検出手段で回生電流が流れていることを検出したときに前記スイッチング素子を導通させ、前記電流検出手段で前記スイッチング素子の電流が所定値となったときに前記スイッチング素子を非導通にさせる制御手段とを有することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、電界が変化すれば誘電体の帯電量が変わるため直流高圧電源でも誘電体バリア放電を発生でき、負荷変動が生じても効率や信頼性を損なわない安価で小型な電源を備えた充電制御装置を提供することができる。これにより誘電体バリア放電改質装置を画像形成装置に内蔵することができ大幅な小型化を達成することができると共に、様々な要因の変化に対応して電力調整を容易に行うことが可能な誘電体バリア放電用高圧電源を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態を適用可能な誘電体バリア放電用高圧電源の概略図である。
【図２】本発明の一実施形態における電流及び電圧の挙動を説明する概略図である。
【図３】本発明の一実施形態における制御回路の動作を説明するフローチャートである。
【図４】本発明の一実施形態の変形例における制御回路の動作を説明するフローチャートである。
【図５】本発明の一実施形態に用いられる制御回路を説明する概略図である。
【発明を実施するための形態】
【００１４】
先ず、本発明の概要を説明する。本発明は、誘電体バリア放電によって記録媒体の表面改質を行うための高圧電源を備えた充電制御装置に関する。詳しくは、誘電体バリア放電によって記録媒体の表面改質を行うための高圧電源として、交流高圧電源を使用せずに出力が定期的に変動するフライバック型直流高圧電源を使用する。誘電体バリア放電は、誘電体を挟んでコンデンサ構造となっており、そこに電界をかけると誘電体に電荷が流れるが、誘電体が帯電して分極し電気的に平衡した状態では電流が流れなくなる。この平衡状態で電界の極性を変えると誘電体を逆方向に帯電させるための電流が流れ、誘電体が帯電して平衡するまで電流が流れ続ける。
【００１５】
「特許文献１」に開示された技術や通常の誘電体バリア放電を用いた表面改質方法では誘電体表面に電荷が蓄積されると放電できなくなり、電界の方向が入れ替わる必要があるために交流高圧電源を使用する。また周波数は、設計段階での放電電極やその他の因子で決定される共振周波数に合わせて決められた固定されている周波数で動作する交流高圧電源が使用されていた。
【００１６】
しかし、誘電体は交流でなく電界の方向が変わらなくても電界強度に変化があれば電界強度の変化分に相当する電流が流れ、正負非対称な波形の交流や直流の電界の変化に応じた電流を流すことができ、誘電体バリア放電を発生させることが可能である。従って、交流ではなく制御の容易な直流パルスまたは正負方向が非対称な直流高圧電源でフライバック型の高圧電源を使用し、電極の容量変化が発生した場合でも自動的に負荷で決定される効率のよい周波数になる高圧電源とする。そして、自身では周波数を決定することなく、負荷とその他の因子とによる共振を利用したフライバック型として、ソフトスイッチングを行う高圧電源とすることでトランスのみならず駆動回路の損失も軽減できるため、小型化が可能なことが特徴である。以下、図面を用いて詳細に説明する。
【００１７】
図１は、本発明の一実施形態を適用可能な誘電体バリア放電を発生させる非交流式の高圧電源を示している。同図において高圧電源１１は、交流電源１を整流して直流に変換するダイオード２，３，４，５、整流された直流のリップルを平滑させるコンデンサ６を備えている。また高圧電源１１は、相互に電気結合した中性点を持たない出力トランス４１を形成するインダクタ１２，１３を備えている。また高圧電源１１は、インダクタ１２を励磁するため電流を流すＦＥＴゲート駆動回路７を備えており、ＦＥＴゲート駆動回路７はＦＥＴ９、回生用ダイオード１０、電流検出抵抗１７、回路を制御するための制御手段である制御回路８から構成されている。ＦＥＴゲート駆動回路７は、制御信号２３によって動作と停止との制御が行われる。さらに高圧電源１１は、電極１４、表面に誘電体１６が形成され電極１４との間で誘電体バリア放電を行う電極１５を有している。
【００１８】
次に、図５を用いて制御回路８の一例を説明する。制御信号２３は、１ショットマルチバイブレータ２４、インバータ２５、ＯＲ回路２７に接続される。ドレイン電圧２２は、端子４４から入力されてコンデンサ４０と抵抗３７とからなる微分回路を介してコンパレータ４３と抵抗３８，３９とからなるドレイン電圧下降検出部に接続される。また端子４４は、抵抗４７，４８とＯＰアンプ４９とで構成されるドレイン電圧反転増幅器に接続される。電流検出端子４５は電流検出抵抗１７に接続され、抵抗３３，３４とＯＰアンプ２８とからなる回生電流検出器に接続されていると共に、抵抗３５，３６とコンパレータ２９とからなるドレイン電流検出器に接続されている。ＯＰアンプ２８とコンパレータ２９とで電流検出手段が、コンパレータ４３とＯＰアンプ４９とで電圧検出手段がそれぞれ構成される。
【００１９】
制御信号２３と１ショットマルチバイブレータ２４との出力はＡＮＤ回路４２に接続され、ＡＮＤ回路４２の出力はＯＲ回路２７に接続されており、制御信号２３とドレイン電圧下降検出部出力とドレイン電圧反転増幅器出力と回生電流検出器出力とはＡＮＤ回路２６に入力される。制御信号２３のインバータ２５を経由した出力とドレイン電流検出器出力とはＯＲ回路３０に入力される。ＯＲ回路２７の出力はＲＳフリップフロップ３１のセット（Ｓ）端子に、ＯＲ回路３０の出力はＲＳフリップフロップ３１のリセット（Ｒ）端子にそれぞれ接続される。ＲＳフリップフロップ３１の出力ＱはＦＥＴゲート駆動回路２７の入力に接続され、ＦＥＴゲート駆動回路３２の出力端子４６はＦＥＴ９のゲートに接続される信号である。
【００２０】
次に、図２及び図３を用いて、図１に示した高圧電源１１の回路動作を説明する。交流電源１は、ダイオード２，３，４，５で整流されてインダクタ１２に電圧を印加する。制御信号２３が入力されると（ＳＴ０１）、制御回路８はスイッチング素子であるＦＥＴ９を導通させてインダクタ１２経由でＦＥＴ９に電流が流れ込む（ＳＴ０２）。ＦＥＴ９が導通すると、図２に示すＦＥＴ９のドレイン電流１９は期間Ａに示すように時間と共に立ち上がっていく。このときにインダクタ１２に流れる電流１９は、ＦＥＴ９に流れるドレイン電流と等しい。インダクタ１２に流れる電流１９が必要な電力から算出された予め設定された電流値に達すると（ＳＴ０３）、ＦＥＴ９は期間Ａの終了時の様に非導通となり（ＳＴ０４）インダクタ１２に流れる１９はカットオフされる。この電流の設定値は、ＦＥＴ９のドレイン電流だけを決定するのではなく電圧共振時のインダクタ１３の電圧にも影響する。
【００２１】
インダクタ１２に流れる電流１９がカットオフされた後の図２に示す期間Ｂでは、電極１４，１５で形成されるコンデンサとインダクタ１３との共振によりＦＥＴ９のドレイン電圧２２及びインダクタ１３が発生させる電極１５の電圧２１のように電圧が発生する。このときにインダクタ１３に流れる電流１８は、インダクタ１３の発生する電極１５の電圧２１と位相が９０度ずれているために電力は消費せず、放電現象で気体をプラズマ化するために失われる分のみの小さな電力となる。
【００２２】
電圧共振では、ドレイン電圧２２は一度立ち上がる（ＳＴ０５）が１．０ｋＶをピークとして徐々に下降する（ＳＴ０６）。このとき制御回路８はドレイン電圧２２がピークを越えた立ち下がりを検出し、立ち下がった後にドレイン電圧２２が０Ｖになることを監視する。次に、電圧共振が終了して図２の期間Ｃにおいてドレイン電圧２２が０Ｖとなると（ＳＴ０７）、インダクタ１２の電流２０が回生用ダイオード１０を経由して回生する。回生用ダイオード１０に流れる回生電流２０はインダクタ１２の回生電流であり、インダクタ１２に流れる電流２０はドレイン電流が流れていたときのインダクタ１２に流れる電流１９の方向とは逆方向に流れる。制御回路８は、回生電流が流れていることを抵抗１７で検出し（ＳＴ０８）、制御信号２３がオフされていないことを確認した後（ＳＴ０９）、回生電流が流れている間にＦＥＴ９を再度導通させる（ＳＴ０２）。インダクタ１２の回生電流２０は時間と共に減少し最終的には０となるが、インダクタ１２の回生電流２０が０となったときにＦＥＴ９が導通しているため、回生電流が流れ終わった後にインダクタ１２からＦＥＴ９へのドレイン電流１９が流れる。以降は、図２に示した期間Ａ，Ｂ，Ｃのサイクルを繰り返し、制御信号２３がオフされた場合はＦＥＴ９を非導通（ＳＴ１０）として停止する。
【００２３】
ＦＥＴ９は非導通時において電流が流れないため損失は発生せず、導通状態ではドレイン−ソース間の電圧が発生しないため電力損失が発生せず、導通から非導通または非導通から導通への移行時に電圧が発生し電流が流れるために損失が発生する。本発明では、上述の動作で、期間Ｃから期間Ａへの移行時には、ＦＥＴ９が導通する瞬間はドレイン電圧２２が０Ｖである。このため、ＦＥＴ９の損失電力＝ドレイン電圧×ドレイン電流は理論上０となり、ＦＥＴ９のスイッチングロスが発生せず電力のロス及びＦＥＴ９の発熱はない。また、期間Ａから期間Ｂへの移行時にはＦＥＴ９が導通から非導通に切り替わるが、ドレイン電圧２２は０ＶであるためＦＥＴ９のスイッチングロスが発生せず、電力のロス及びＦＥＴ９の発熱はない。このように、本回路においてＦＥＴ９での損失は小さくなり、ＦＥＴ９の耐久性が向上して信頼性が向上すると共に電力の損失もなく省エネである。また、スイッチングロスが出ないことでＦＥＴ９の冷却を簡略化または不要にでき、回路を小さくかつ安価にすることができる。二次的にドレイン電圧２２が０Ｖでのスイッチングを行うことで電圧の急激な変化がなく、パルス状の電流や電圧が発生しないので、周囲の機器に与える電源ノイズや望ましくない電磁波等のノイズも発生しない。このように、期間Ａ，Ｂ，Ｃにおける動作の繰り返しで共振を使用した発振を継続することができ、効率的な継続放電を維持することができる。
【００２４】
ＦＥＴ９のスイッチングを行う制御回路８の役割は、適切なタイミングでＦＥＴ９の導通と非導通とを繰り返し行うことである。従来技術にあるように、一般的に負荷変動等の共振周波数が変動しない場合は制御回路８で発信器を備え、固定周波数でのＰＷＭ制御のように決まった周期でＦＥＴ９を一定時間導通させることにより達成することができる。しかし、負荷である電極１４，１５で創出する容量が変動する場合が一般的である。例えば、電極が放電によって摩耗する、誘電体が劣化して誘電率が変化する、改質したい記録媒体の大きさが変化する、記録媒体の材質による誘電体の差がある等の電極１４，１５の静電容量に影響を及ぼす要因は多く存在する。そして、容量に変化があることが一般的であるが、その場合は上述した共振周期がずれてしまい、本発明の特徴であるドレイン電圧２２が０ＶのポイントでＦＥＴ９を導通させることができなくなる。その場合はＦＥＴ９のドレインに、高電圧印加時にＦＥＴ９が導通となってしまうためＦＥＴ９のスイッチングロスが大きくなり、ＦＥＴ９は故障し最悪の場合は焼損してしまう。
【００２５】
本発明では、上述した負荷の容量変動によって共振周波数がずれた場合に、不具合を発生させないため制御回路８では容量変化に対応する制御を行う。先ず、期間ＡでＦＥＴ９が導通してインダクタ１２に電流が流れている状他で、制御回路８はＦＥＴ９のソースに接続された電流検出抵抗１７の電圧を読み取り、ＦＥＴ９に流れる電流を検出する。制御回路８は、ＦＥＴ９に流れる電流が設定値以上となった場合にＦＥＴ９を非導通とするように動作する。本実施形態では設定値を１４Ａとしている。ＦＥＴ９はドレイン電流１９が１４Ａとなったときに非導通となり、期間Ｂに移行する。
【００２６】
期間Ｂでは、電圧共振によってドレイン電圧２２、電極１５の電圧２１が発生する。ドレイン電圧２２と電圧２１とは共振により一度増加するが、再度減少してドレイン電圧２２が０Ｖとなった時点で期間Ｂに示す電圧共振は終了する。次に期間Ｃでは、電圧共振でドレイン電圧２２が０Ｖ以下となると、回生用ダイオード１０が導通してインダクタ１２からの回生電流２０を流し始める。インダクタ１２に流れる回生電流２０は、ＦＥＴ９の導通時にインダクタ１２に流れる電流１９とは逆向きに流れる。回生用ダイオード１０に流れる回生電流は、電流２０のように流れ始めは大きく、時間と共に減衰して最終的には０Ａに達する。このときに制御回路８はドレイン電圧２２が下降して０Ｖになったこと、かつ電流検出抵抗１７に回生電流が流れていることで電圧共振の期間Ｂが終了したことを検知してＦＥＴ９を導通させる。ノイズでの誤動作の心配がなく検出が安定している場合は、ＦＥＴ９の導通の条件は図４に示すフローチャートのようであってもよい。すなわち、ドレイン電流１９の下降及びドレイン電圧２２の０Ｖ検出を省略し、電流検出抵抗１７に回生電流が流れていること、またはドレイン電圧２２が０Ｖであることを検出することのみで電圧共振の期間Ｂが終了したと判断してＦＥＴ９を導通させてもよい。
【００２７】
次に、０Ｖになった回生電流は再度期間Ａと同じ動作を繰り返すことで電極１４，１５間の放電が継続する。期間Ａから期間Ｂに移行するときにＦＥＴ９は導通から非導通となるが、このときのドレイン電圧２２は０Ｖであるためスイッチング損失は発生しない。また期間Ｃから期間Ａへの移行時は、期間ＣにＦＥＴ９が導通するためドレイン電圧２２は０Ｖであり、回生電流も回生用ダイオード１０を流れているのでスイッチング損失は発生しない。従って、ＦＥＴ９でのスイッチング電力損失が少ないため、無駄な電力の消費が少なく省エネ効果があり、また電力損失がないためにインバータ２５の発熱が少なく、放熱板や冷却のためのファンが簡易化または省略できる。
【００２８】
次に、この制御回路８の動作を説明する。一般的な交流高圧電源は一定周期でＰＷＭ制御を行うことで負荷に放電を発生させるが、その際に発振周期がずれた場合は、スイッチング素子は電圧が０Ｖではないタイミングで導通や非導通の切り替えを行うハードスイッチング状態となる。そして、電力の損失やＦＥＴ９の発熱を引き起こし、最悪の場合には焼損を引き起こすこととなる。本発明の特徴は、ＦＥＴ９及び回生用ダイオード１０に流れる電流や電圧のみでＦＥＴ９の導通と非導通とを切り替える。このため、例えば電極１４，１５で形成されるコンデンサの容量が経時変化した場合、環境要因が変化した場合、処理する記録媒体の誘電率が変化した場合でも最適なタイミングで切り替えが行われることとなる。以上の動作は図３のフローチャートに示した通りである。また、図４に示したフローチャートでも同じ動作となるが、ノイズ等で誤動作した場合には判断要因が多いため図３に示したフローチャートの方が信頼性は高い。ノイズ等の誤動作要因のない良好な環境であれば、図４に示したフローチャートでも十分である。
【００２９】
次に、図５を用いて制御回路８の一例について説明する。制御信号２３はインバータ２５の駆動信号であり、停止時にはＬ、動作時にはＨとすることでインバータ２５の動作を制御することができる。制御信号２３がＬからＨに変化すると、１ショットマルチバイブレータ２４は一つだけパルスを出力し、ＡＮＤ回路４２で制御信号２３とＡＮＤ信号を作成してＯＲ回路２７を経由してＲＳフリップフロップ３１をセット状態にする。ＲＳフリップフロップ３１はセット状態になるとその状態を維持するためＦＥＴゲート駆動回路３２がＦＥＴ９のゲートを駆動してＦＥＴ９を導通させる。
【００３０】
ＦＥＴ９が導通すると、ドレイン電流１９をモニタする電流検出抵抗１７の電圧を電流検出端子４５でモニタし、ドレイン電流１９が制御電流値に設定されている基準電圧５０に達するとコンパレータ２９が反転する。そしてＲＳフリップフロップ３１のリセット端子をリセットし、ＲＳフリップフロップ３１がリセット状態となるとＦＥＴゲート駆動回路３２はＦＥＴ９を非導通に切り替える。ＦＥＴ９が非導通となるとコンパレータ２９は再度Ｌになるが、ＲＳフリップフロップ３１はリセット状態を維持する。その後、ＬＣ共振が発生して制御回路８はＦＥＴ９を非導通状態のままホールドするが、共振電圧がピークを過ぎて下降を始めると端子４４の電圧からコンデンサ４０と抵抗３７との微分回路はマイナス方向の電圧を発生してコンパレータ４３がＨとなる。
【００３１】
さらに共振により端子４４の電圧が下がり０Ｖとなると、抵抗４７，４８とＯＰアンプ２８とからなる増幅回路もＨとなり、次に回生用ダイオード１０に回生電流が流れると電流検出端子４５はマイナスとなる。このためＯＰアンプ２８はＨとなり、制御信号２３とコンパレータ４３とＯＰアンプ４９とＯＰアンプ２８との出力のＡＮＤを取り、ＡＮＤ回路２６はＨとなりＯＲ回路２７を経由してＲＳフリップフロップ３１をセット状態にさせる。そしてＦＥＴゲート駆動回路３２をＨとさせてＦＥＴ９を導通させ、この状態からドレイン電流１９が立ち上がって抵抗１７の電圧が制御電流値に設定されている基準電圧５０に達するまで動作するサイクルを繰り返す。このサイクルは、制御信号２３をＬとすることにより停止させることができる。
【００３２】
上述の構成により本発明によれば、電界が変化すれば誘電体の帯電量が変わるため直流高圧電源でも誘電体バリア放電を発生でき、負荷変動が生じても効率や信頼性を損なわない安価で小型な誘電体バリア放電用の高圧電源を提供することができる。これにより誘電体バリア放電改質装置を画像形成装置に内蔵することができ大幅な小型化を達成することができると共に、様々な要因の変化に対応して電力調整を容易に行うことが可能な充電制御装置を提供することができる。
【００３３】
また、スイッチング素子は電圧共振を用いて電圧がかかっていないときに導通への切り替えが行われるので、エネルギのロスや発熱が少ない電源を提供できると共に、信頼性や寿命が向上しかつノイズを少なくすることができる。また、フライバックコンバータ方式を採用することにより、回路構成が単純で小型化が達成でき、トランスの大きさや重さを半減することができると共に、電流値を任意に設定できるので他方式では困難な出力調整を容易に行うことができる。また、高圧電源が放電電極の静電容量を共振回路の共振要素として利用するので、負荷変動があった場合でも自動的に最適な動作を行うことができる。
【００３４】
以上、本発明の好ましい実施の形態について説明したが、本発明は上述した特定の実施形態に限定されるものではなく、上述の説明で特に限定していない限り、特許請求の範囲に記載された本発明の趣旨の範囲内において、種々の変形・変更が可能である。  
例えば、本発明を適用する画像形成装置は、上述のタイプの画像形成装置に限らず、他のタイプの画像形成装置であってもよい。すなわち、本発明を適用する画像形成装置は、プリンタ、ファクシミリの単体、あるいはこれらの複合機、これらに関するモノクロ機やカラー機等の複合機であってもよい。その他、本発明を適用する画像形成装置は、電気回路形成に用いられる画像形成装置、バイオテクノロジー分野において所定の画像を形成するのに用いられる画像形成装置であってもよい。  
本発明の実施の形態に記載された効果は本発明から生じる最も好適な効果を列挙したに過ぎず、本発明による効果は本発明の実施の形態に記載されたものに限定されるものではない。
【符号の説明】
【００３５】
８  制御手段（制御回路）
９  スイッチング素子（ＦＥＴ）
１１  高圧電源
１２，１３  インダクタ
１４，１５  電極
４１  出力トランス
【先行技術文献】
【特許文献】
【００３６】
【特許文献１】特許第３９１０２１０号公報
【図１】
2015220917.tif 000003
【図２】
2015220917.tif 000004
【図３】
2015220917.tif 000005
【図４】
2015220917.tif 000006
【図５】
2015220917.tif 000007