(57)【要約】【課題】動作停止の際に生じる過電圧、過電流を防止可能なＤＣ／ＤＣコンバータおよびその動作方法、および電子機器を提供する。【解決手段】ＤＣ／ＤＣコンバータ１０は、入力と出力との間に配置されたトランス１５と、トランスの１次側インダクタンスＬ１と接地電位との間に直列接続されたメインＭＯＳトランジスタＱMMAINと、トランスの２次側インダクタンスＬ２と接地電位との間に直列接続された同期整流用ＭＯＳトランジスタＱM2Fと、トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタＱM2Rと、メインＭＯＳトランジスタおよび同期整流用ＭＯＳトランジスタに接続され、入力電流を制御すると共に、出力電流も制御可能なコントローラ３０とを備え、動作が停止されると、コントローラは、同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタをソフトストップ動作によって停止する。【選択図】図６
2015043652.tif 000002
【特許請求の範囲】
【請求項１】
入力と出力との間に配置されたトランスと、
前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、
前記トランスの２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、
前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、
前記メインＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタに接続され、入力電流を制御すると共に、出力電流も制御可能なコントローラと
を備え、
所定の時刻において動作が停止されると、前記コントローラは、前記メインＭＯＳトランジスタを停止させると共に、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタをソフトストップ動作によって、一定期間経過後、停止することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
所定の時刻において動作が停止されると、前記コントローラから出力される前記同期整流用ＭＯＳトランジスタの駆動パルス、前記還流用ＭＯＳトランジスタの駆動パルスのオン／オフ切り替えのタイミングにおいて、オンーオンのオーバーラップ時間を生成してデッドタイムを無くし、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタのドレインに発生する過電圧を抑制することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記トランスの１次側インダクタンスと接地電位との間にキャパシタを介して直列接続され、かつ前記１次側メインＭＯＳトランジスタと並列接続された補助ＭＯＳトランジスタを備えることを特徴とする請求項１または２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記コントローラは、前記補助ＭＯＳトランジスタに接続され、所定の時刻において電源回路の動作が停止されると、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタに同期して、前記補助ＭＯＳトランジスタをソフトストップ動作によって、一定期間経過後、停止することを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記コントローラは、第１絶縁トランスを介して前記同期整流用ＭＯＳトランジスタのゲートに接続されることを特徴とする請求項１〜４のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記コントローラは、第２絶縁トランスを介して前記還流用ＭＯＳトランジスタのゲートに接続されることを特徴とする請求項１〜５のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記トランスの２次側出力と前記出力との間に接続された出力コイルと、
前記出力と接地電位との間に接続された出力キャパシタと
備えることを特徴とする請求項１〜６のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記ソフトストップ動作は、パルス幅変調方式でパルス幅のデューティ比を制御して行うことを特徴とする請求項１〜７のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項９】
入力と出力との間に配置されたトランスと、
前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、
前記トランスの１次側インダクタンスと接地電位との間にキャパシタを介して直列接続され、かつ前記１次側メインＭＯＳトランジスタと並列接続された補助ＭＯＳトランジスタと、
前記トランスの２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、
前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、
前記メインＭＯＳトランジスタ、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタ、および前記還流用ＭＯＳトランジスタを制御可能なコントローラと
を備え、
所定の時刻において動作が停止されると、前記コントローラから出力される前記メインＭＯＳトランジスタの駆動パルスが停止され、前記コントローラから出力される前記同期整流用ＭＯＳトランジスタの駆動パルス、前記還流用ＭＯＳトランジスタの駆動パルスおよび前記補助ＭＯＳトランジスタの駆動パルスは、ソフトストップ動作によって、一定期間経過後、停止されることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１０】
前記ソフトストップ動作は、パルス幅変調方式でパルス幅のデューティ比を制御して行うことを特徴とする請求項９に記載のＤＣ／ＤＣコンバータ。
【請求項１１】
入力と出力との間に配置されたトランスと、
前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、
前記トランスの１次側インダクタンスと接地電位との間にキャパシタを介して直列接続され、かつ前記１次側メインＭＯＳトランジスタと並列接続された補助ＭＯＳトランジスタと、
前記トランスの２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、
前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、
前記メインＭＯＳトランジスタ、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタ、および前記還流用ＭＯＳトランジスタを制御可能なコントローラと
を備え、
所定の時刻において動作が停止されると、前記コントローラから出力される前記同期整流用ＭＯＳトランジスタの駆動パルス、前記還流用ＭＯＳトランジスタの駆動パルスのオン／オフ切り替えのタイミングにおいて、オンーオンのオーバーラップ時間を生成してデッドタイムを無くし、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタのドレインに発生する過電圧を抑制することを特徴とするＤＣ／ＤＣコンバータ。
【請求項１２】
入力と出力との間に配置されたトランスと、前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、前記トランスの１次側インダクタンスと接地電位との間にキャパシタを介して直列接続され、かつ前記１次側メインＭＯＳトランジスタと並列接続された補助ＭＯＳトランジスタと、前記トランスの２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、前記メインＭＯＳトランジスタ、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタ、および前記還流用ＭＯＳトランジスタに接続され、入力電流を制御すると共に、出力電流も制御可能なコントローラとを備えるＤＣ／ＤＣコンバータの停止動作方法において、
前記メインＭＯＳトランジスタを第１のタイミングにおいてオフとするステップと、
前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタを、前記第１のタイミングにおいて停止させず、一定期間スイッチングを継続させるステップと、
前記一定期間の経過の後、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタをオフとするステップと
を有し、前記還流用ＭＯＳトランジスタに導通する過電流を抑制したことを特徴とするＤＣ／ＤＣコンバータの動作方法。
【請求項１３】
入力と出力との間に配置されたトランスと、前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、前記トランスの１次側インダクタンスと接地電位との間にキャパシタを介して直列接続され、かつ前記１次側メインＭＯＳトランジスタと並列接続された補助ＭＯＳトランジスタと、前記トランスの２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、前記メインＭＯＳトランジスタ、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタ、および前記還流用ＭＯＳトランジスタに接続され、入力電流を制御すると共に、出力電流も制御可能なコントローラとを備えるＤＣ／ＤＣコンバータの停止動作方法において、
前記メインＭＯＳトランジスタを第１のタイミングにおいてオフとするステップと、
前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタを、前記第１のタイミングにおいて停止させず、一定期間スイッチングを継続させるステップと、
前記一定期間の経過の後、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタをオフとするステップと
を有し、
前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタのオン／オフ切り替えのタイミングにおいて、オンーオンのオーバーラップ時間を生成してデッドタイムを無くし、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタのドレインに発生する過電圧を抑制したことを特徴とするＤＣ／ＤＣコンバータの動作方法。
【請求項１４】
前記一定期間スイッチングを継続させるステップは、ソフトストップ動作を行うことを特徴とする請求項１２または１３に記載のＤＣ／ＤＣコンバータの動作方法。
【請求項１５】
前記ソフトストップ動作は、パルス幅変調方式でパルス幅のデューティ比を制御して行うことを特徴とする請求項１４に記載のＤＣ／ＤＣコンバータの動作方法。
【請求項１６】
請求項１〜１１のいずれか１項に記載のＤＣ／ＤＣコンバータを搭載したことを特徴とする電子機器。
【請求項１７】
前記電子機器は、モニタ、外部ハードディスクドライブ、セットトップボックス、ラップトップＰＣ、タブレットＰＣ、スマートホン、バッテリーチャージャーシステム、パーソナルコンピュータ、ディスプレイ、プリンタ、掃除機、冷蔵庫、ファクシミリ、電話機、通信機器、サーバのいずれかであることを特徴とする請求項１６に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータおよびその動作方法、および電子機器に関し、特に、過電圧、過電流を防止可能なＤＣ／ＤＣコンバータおよびその動作方法、および電子機器に関する。
【背景技術】
【０００２】
電力供給を実施する電源として、ＤＣ／ＤＣコンバータがある。ＤＣ／ＤＣコンバータには、ダイオード整流方式と同期整流方式がある。同期整流方式のＤＣ／ＤＣコンバータには、自己駆動方式がある（例えば、特許文献１〜３参照。）さらに、同期整流方式のＤＣ／ＤＣコンバータにおいて、１次側スイッチング素子を制御する１次側コントローラによって、２次側同期整流用スイッチング素子も制御するコントロール駆動方式も提案されている（例えば、特許文献４〜５参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１８７６５３号公報
【特許文献２】特開平０６−９８５４０号公報
【特許文献３】米国特許第５,５９０,０３２号明細書
【特許文献４】特開平１０−３１３５７３号公報
【特許文献５】特開２００４−１７３４８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、動作停止の際に生じる過電流、過電圧を防止可能なＤＣ／ＤＣコンバータおよびその動作方法、およびこのＤＣ／ＤＣコンバータを搭載した電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、入力と出力との間に配置されたトランスと、前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、前記２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、前記メインＭＯＳトランジスタおよび前記同期整流用ＭＯＳトランジスタに接続され、入力電流を制御すると共に、出力電流も制御可能なコントローラとを備え、所定の時刻において動作が停止されると、前記コントローラは、前記メインＭＯＳトランジスタを停止させると共に、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタをソフトストップ動作によって、一定期間経過後、停止するＤＣ／ＤＣコンバータが提供される。
【０００６】
本発明の他の態様によれば、入力と出力との間に配置されたトランスと、前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、前記トランスの１次側インダクタンスと接地電位との間にキャパシタを介して直列接続され、かつ前記１次側メインＭＯＳトランジスタと並列接続された補助ＭＯＳトランジスタと、前記トランスの２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、前記メインＭＯＳトランジスタ、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタ、および前記還流用ＭＯＳトランジスタを制御可能なコントローラとを備え、所定の時刻において動作が停止されると、前記コントローラから出力される前記メインＭＯＳトランジスタの駆動パルスが停止され、前記コントローラから出力される前記同期整流用ＭＯＳトランジスタの駆動パルス、前記還流用ＭＯＳトランジスタの駆動パルスおよび前記補助ＭＯＳトランジスタの駆動パルスは、ソフトストップ動作によって、一定期間経過後、停止されるＤＣ／ＤＣコンバータが提供される。
【０００７】
本発明の他の態様によれば、入力と出力との間に配置されたトランスと、前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、前記トランスの１次側インダクタンスと接地電位との間にキャパシタを介して直列接続され、かつ前記１次側メインＭＯＳトランジスタと並列接続された補助ＭＯＳトランジスタと、前記トランスの２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、前記メインＭＯＳトランジスタ、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタ、および前記還流用ＭＯＳトランジスタを制御可能なコントローラとを備え、所定の時刻において動作が停止されると、前記コントローラから出力される前記同期整流用ＭＯＳトランジスタの駆動パルス、前記還流用ＭＯＳトランジスタの駆動パルスのオン／オフ切り替えのタイミングにおいて、オンーオンのオーバーラップ時間を生成してデッドタイムを無くし、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタのドレインに発生する過電圧を抑制するＤＣ／ＤＣコンバータが提供される。
【０００８】
本発明の他の態様によれば、入力と出力との間に配置されたトランスと、前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、前記トランスの１次側インダクタンスと接地電位との間にキャパシタを介して直列接続され、かつ前記１次側メインＭＯＳトランジスタと並列接続された補助ＭＯＳトランジスタと、前記トランスの２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、前記メインＭＯＳトランジスタ、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタ、および前記還流用ＭＯＳトランジスタに接続され、入力電流を制御すると共に、出力電流も制御可能なコントローラとを備えるＤＣ／ＤＣコンバータの停止動作方法において、前記メインＭＯＳトランジスタを第１のタイミングにおいてオフとするステップと、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタを、前記第１のタイミングにおいて停止させず、一定期間スイッチングを継続させるステップと、前記一定期間の経過の後、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタをオフとするステップとを有し、前記還流用ＭＯＳトランジスタに導通する過電流を抑制したＤＣ／ＤＣコンバータの動作方法が提供される。
【０００９】
本発明の他の態様によれば、入力と出力との間に配置されたトランスと、前記トランスの１次側インダクタンスと接地電位との間に直列接続されたメインＭＯＳトランジスタと、前記トランスの１次側インダクタンスと接地電位との間にキャパシタを介して直列接続され、かつ前記１次側メインＭＯＳトランジスタと並列接続された補助ＭＯＳトランジスタと、前記トランスの２次側インダクタンスと接地電位との間に直列接続された同期整流用ＭＯＳトランジスタと、前記トランスの２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタと、前記メインＭＯＳトランジスタ、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタ、および前記還流用ＭＯＳトランジスタに接続され、入力電流を制御すると共に、出力電流も制御可能なコントローラとを備えるＤＣ／ＤＣコンバータの停止動作方法において、前記メインＭＯＳトランジスタを第１のタイミングにおいてオフとするステップと、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタを、前記第１のタイミングにおいて停止させず、一定期間スイッチングを継続させるステップと、前記一定期間の経過の後、前記補助ＭＯＳトランジスタ、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタをオフとするステップとを有し、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタのオン／オフ切り替えのタイミングにおいて、オンーオンのオーバーラップ時間を生成してデッドタイムを無くし、前記同期整流用ＭＯＳトランジスタおよび前記還流用ＭＯＳトランジスタのドレインに発生する過電圧を抑制したＤＣ／ＤＣコンバータの動作方法が提供される。
【発明の効果】
【００１０】
本発明によれば、動作停止の際に生じる過電流、過電圧を防止可能なＤＣ／ＤＣコンバータおよびその動作方法、およびこのＤＣ／ＤＣコンバータを搭載した電子機器を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】比較例に係るＤＣ／ＤＣコンバータの回路構成図。
【図２】比較例に係るＤＣ／ＤＣコンバータの動作波形例。
【図３】実施の形態に係るＤＣ／ＤＣコンバータの回路構成図。
【図４】実施の形態に係るＤＣ／ＤＣコンバータの動作波形例。
【図５】コントロール駆動方式による同期整流型ＤＣ／ＤＣコンバータにおいて、停止動作の比較例を説明する動作波形図。
【図６】図５に対応する停止動作時の動作波形例。
【図７】コントロール駆動方式による同期整流型ＤＣ／ＤＣコンバータにおいて、絶縁トランスを用いて、1次側コントローラから還流用ＭＯＳトランジスタＱM2Rを制御する動作を説明するための部分拡大された回路構成図。
【図８】図７において、２次側還流用ＭＯＳトランジスタＱM2Rのゲート電圧上昇時に出力コイルＬを導通する過大電流の模式的波形図。
【図９】図７のノードＮ１の電圧ＶN1であって、（ａ）連続動作時の波形図、（ｂ）停止動作時の波形図。
【図１０】図７のノードＮ３の電圧ＶN3であって、（ａ）連続動作時の波形図、（ｂ）停止動作時の波形図。
【図１１】図７のノードＮ５の電圧ＶN5であって、（ａ）連続動作時の波形図、（ｂ）停止動作時の波形図。
【図１２】実施の形態に係るＤＣ／ＤＣコンバータにおいて、過大電流を抑制可能な停止動作例を説明する動作波形図。
【図１３】実施の形態に係るＤＣ／ＤＣコンバータにおいて、図１２に対応する停止動作時の動作波形例（過大電流抑制効果）。
【図１４】実施の形態に係るＤＣ／ＤＣコンバータにおいて、過大電流抑制動作を説明する回路動作図。
【図１５】実施の形態に係るＤＣ／ＤＣコンバータにおいて、メインＭＯＳトランジスタＱMMAINのオフ後、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rの継続スイッチング時に出力コイルＬを導通する負荷電流の拡大された模式的波形であって、図１３のＧ領域に対応し、過大電流抑制効果を説明する波形図。
【図１６】実施の形態に係るＤＣ／ＤＣコンバータにおいて、２次側同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧Ｍ２ＦＧと、２次側還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧの動作タイミング波形であって、デッドタイム（Dead Time）ΔｔDを有する例の説明図。
【図１７】実施の形態に係るＤＣ／ＤＣコンバータにおいて、停止動作時、デッドタイムΔｔD期間に過電圧が発生する様子を示す動作波形例。
【図１８】実施の形態に係るＤＣ／ＤＣコンバータにおいて、デッドタイムΔｔD時の２次側同期整流用ＭＯＳトランジスタＱM2Fおよび２次側還流用ＭＯＳトランジスタＱM2Rの動作を説明するための回路動作図。
【図１９】実施の形態に係るＤＣ／ＤＣコンバータにおいて、２次側同期整流用ＭＯＳトランジスタＭＱM2Fのゲート電圧Ｍ２ＦＧと、２次側還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧの動作タイミング波形であって、オーバーラップ期間（Overlap Time）ΔｔOLを有する例の説明図。
【図２０】実施の形態に係るＤＣ／ＤＣコンバータにおいて、オーバーラップ期間ΔｔOLを設定することによって、停止動作時に過大電圧が抑制された様子を示す動作波形例（過大電圧抑制効果）。
【図２１】実施の形態に係るＤＣ／ＤＣコンバータにおいて、オーバーラップ期間ΔｔOLを設定することによって、停止動作時に過電圧が抑制されるソフトストップ動作を説明するための回路動作図。
【図２２】実施の形態に係るＤＣ／ＤＣコンバータにおいて、ソフトストップ動作中における動作波形例。
【図２３】実施の形態に係るＤＣ／ＤＣコンバータにおいて、ソフトストップ動作を説明するための回路動作図。
【図２４】実施の形態に係るＤＣ／ＤＣコンバータと比較例に係るＤＣ／ＤＣコンバータの電力変換効率と出力コイルＬを導通する負荷電流ＩLとの関係の比較特性例。
【発明を実施するための形態】
【００１２】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１３】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１４】
以下の説明において、「ＭＯＳトランジスタ」は、「絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect Transistor）」を表すが、単に、「ＭＯＳトランジスタ」と表記し統一する。
【００１５】
［比較例］
比較例に係るＤＣ／ＤＣコンバータ１０Ａは、図１に示すように、入力と出力との間に配置されたトランス１５と、トランス１５の１次側インダクタンスＬ１と接地電位との間に直列接続されたメインＭＯＳトランジスタＱMMAINと、トランス１５の２次側インダクタンスＬ２と接地電位との間に直列接続された同期整流用ＭＯＳトランジスタＱM2Fと、トランス１５の２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタＱM2Rと、同期整流用ＭＯＳトランジスタＱM2Fをクランプするクランプ用ＭＯＳトランジスタＱCL1と、還流用ＭＯＳトランジスタＱM2Rをクランプするクランプ用ＭＯＳトランジスタＱCL2と、トランス１５の１次側インダクタンスＬ１と接地電位との間にキャパシタＣtを介して直列接続され、かつメインＭＯＳトランジスタＱMMAINと並列接続された補助ＭＯＳトランジスタＱMAUXと、メインＭＯＳトランジスタＱMMAINおよび補助ＭＯＳトランジスタＱMAUXに接続され、入力電流を制御するコントローラ３０とを備える。
【００１６】
ここで、ＤＣ／ＤＣコンバータ１０Ａの入力には、ラインの電圧ＥLが供給される。また、トランス１５の２次側インダクタンスＬ２は、出力コイルＬを介して、ＤＣ／ＤＣコンバータ１０Ａの出力に接続される。ＤＣ／ＤＣコンバータ１０Ａの出力には、出力キャパシタＣOが接続される。
【００１７】
クランプ用ＭＯＳトランジスタＱCL1およびクランプ用ＭＯＳトランジスタＱCL2のゲートは、ＤＣ／ＤＣコンバータ１０Ａの出力に接続され、例えば、出力電圧ＶOに等しい値、例えば、１２Ｖの一定電圧が供給される。
【００１８】
比較例に係るＤＣ／ＤＣコンバータ１０Ａの動作波形例は、図２に示すように表される。
【００１９】
比較例に係るＤＣ／ＤＣコンバータ１０Ａの動作上、図２に示すように、コントローラ３０から、メインＭＯＳトランジスタＱMMAINおよび補助ＭＯＳトランジスタＱMAUXを駆動するゲート電圧波形ＭＭＡＩＮＧおよびＭＡＵＸＧが供給されると、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rのゲート電圧波形は、それぞれＭ２ＦＧおよびＭ２ＲＧで表される過渡応答動作を示す。
【００２０】
自己駆動方式による同期整流型ＤＣ／ＤＣコンバータでは、クランプ用ＭＯＳトランジスタＱCL1・ＱCL2による寄生容量の増加およびＯＮ抵抗が大きいことにより、図２に示すように、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rのゲート電圧波形の立ち上りが遅くなる。特に、図２のＡ部分に示すように、クランプ用ＭＯＳトランジスタＱCL1のＯＮ抵抗が大きいため、同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧波形Ｍ２ＦＧの立ち上りが遅くなる。この結果として、比較例に係るＤＣ／ＤＣコンバータ１０Ａは、その分だけ電力変換効率が低下する。
【００２１】
[実施の形態]
実施の形態に係るＤＣ／ＤＣコンバータ１０は、図３に示すように、入力と出力との間に配置されたトランス１５と、トランス１５の１次側インダクタンスＬ１と接地電位との間に直列接続されたメインＭＯＳトランジスタＱMMAINと、トランス１５の２次側インダクタンスＬ２と接地電位との間に直列接続された同期整流用ＭＯＳトランジスタＱM2Fと、トランス１５の２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタＱM2Rと、メインＭＯＳトランジスタＱMMAINおよび同期整流用ＭＯＳトランジスタＱM2Fに接続され、入力電流を制御すると共に、出力電流も制御可能なコントローラ３０とを備える。ここで、所定の時刻において電源回路の動作が停止されると、コントローラ３０は、メインＭＯＳトランジスタＱMMAINを停止させると共に、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rをソフトストップ（ＳＳ：Soft Stop）動作によって、一定期間経過後、停止するようにしても良い。
【００２２】
また、所定の時刻において電源回路の動作が停止されると、コントローラ３０から出力される同期整流用ＭＯＳトランジスタＱM2Fの駆動パルス、還流用ＭＯＳトランジスタＱM2Rの駆動パルスのオン／オフ切り替えのタイミングにおいて、オンーオンのオーバーラップ時間を生成してデッドタイムを無くし、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rのドレインに発生する過電圧を抑制しても良い。
【００２３】
ここで、実施の形態に係るＤＣ／ＤＣコンバータ１０の入力には、図３に示すように、ラインの電圧ＥLが供給される。
【００２４】
実施の形態に係るＤＣ／ＤＣコンバータ１０は、トランス１５の２次側出力とＤＣ／ＤＣコンバータ１０の出力との間に接続された出力コイルＬと、ＤＣ／ＤＣコンバータ１０の出力と接地電位との間に接続された出力キャパシタＣOとを備えていても良い。
【００２５】
また、実施の形態に係るＤＣ／ＤＣコンバータ１０は、図３に示すように、トランス１５の１次側インダクタンスＬ１と接地電位との間にキャパシタＣtを介して直列接続され、かつメインＭＯＳトランジスタＱMMAINと並列接続された補助ＭＯＳトランジスタＱMAUXを備えていても良い。
【００２６】
コントローラ３０は、補助ＭＯＳトランジスタＱMAUXに接続され、所定の時刻において電源回路の動作が停止されると、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rに同期して、補助ＭＯＳトランジスタＱMAUXをソフトストップ動作によって、一定期間経過後、停止するようにしても良い。
【００２７】
ここで、補助ＭＯＳトランジスタＱMAUXは、アクティブクランプ用の補助スイッチとして機能し、メインＭＯＳトランジスタＱMMAINと並列接続されることから、メインＭＯＳトランジスタＱMMAINのスナバ作用を有すると共に、トランス１５の磁束リセット作用を有する。
【００２８】
また、コントローラ３０は、還流用ＭＯＳトランジスタＱM2Rに接続され、還流用ＭＯＳトランジスタＱM2Rを制御しても良い。
【００２９】
また、コントローラ３０は、補助ＭＯＳトランジスタＱMAUXに接続され、補助ＭＯＳトランジスタＱMAUXを制御しても良い。
【００３０】
また、コントローラ３０は、第１絶縁トランス２０を介して同期整流用ＭＯＳトランジスタＱM2Fのゲートに接続されていても良い。
【００３１】
また、コントローラ３０は、第２絶縁トランス２２を介して還流用ＭＯＳトランジスタＱM2Rのゲートに接続されていても良い。
【００３２】
ソフトストップ動作は、パルス幅変調（ＰＷＭ：Pulse Width Modulation）方式でパルス幅のデューティ比を制御して行っても良い。
【００３３】
（制御回路部）
実施の形態に係るＤＣ／ＤＣコンバータ１０において、１次側に配置されたコントローラ３０は、メインＭＯＳトランジスタＱMMAIN若しくは補助ＭＯＳトランジスタＱMAUXに接続され、入力電流を制御すると共に、出力電流も制御可能である。
【００３４】
実施の形態に係るＤＣ／ＤＣコンバータ１０において、１次側に配置されたコントローラ３０から、２次側に配置された同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rを制御する制御回路部４０は、図３の参照番号４０で示された破線部に示すように構成される。すなわち、制御回路部４０は、１次側に配置されたコントローラ３０と、コントローラ３０にキャパシタＣ11を介して接続された第１絶縁トランス２０と、第１絶縁トランス２０とキャパシタＣ12およびドライバ２４を介して接続された同期整流用ＭＯＳトランジスタＱM2Fと、コントローラ３０にキャパシタＣ21を介して接続された第２絶縁トランス２２と、第２絶縁トランス２２とキャパシタＣ22およびドライバ２６を介して接続された還流用ＭＯＳトランジスタＱM2Rとを備える。尚、ドライバ２４・２６の各入力と接地電位間には、ダイオードＤ１・Ｄ２が接続されている。
【００３５】
制御回路部４０は、１次側に配置されたコントローラ３０によって、２次側に配置された同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rを制御する構成であれば良く、図３に示された構成に限定されるものではない。例えば、絶縁トランス２０・２２は、一般的な絶縁回路が適用可能であり、キャパシタ、フォトカプラなどを適用可能である。また、用途に応じて、絶縁ドライバ付き双方向トランス、双方向素子などを適用しても良い。
【００３６】
実施の形態に係るＤＣ／ＤＣコンバータ１０の動作波形例は、図４に示すように表される。
【００３７】
実施の形態に係るＤＣ／ＤＣコンバータ１０の動作上、図４に示すように、コントローラ３０から、メインＭＯＳトランジスタＱMMAINおよび補助ＭＯＳトランジスタＱMAUXを駆動するゲート電圧波形ＭＭＡＩＮＧおよびＭＡＵＸＧが供給されると、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rのゲート電圧波形は、それぞれＭ２ＦＧおよびＭ２ＲＧで表される過渡応答動作を示す。
【００３８】
実施の形態に係るＤＣ／ＤＣコンバータ１０は、１次側に配置されたコントローラ３０によって、２次側に配置された同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rを制御するコントロール駆動方式であるため、自己駆動方式による比較例に比べ、寄生容量およびＯＮ抵抗の増大が抑制可能である。このため、図４に示すように、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rのゲート電圧波形の立ち上りが、図２（比較例）に比べて、高速化可能である。特に、図４のＢ部分に示すように、コントローラ３０によって、同期整流用ＭＯＳトランジスタＱM2Fを直接駆動しているため、同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧波形Ｍ２ＦＧの立ち上りが高速化される。
【００３９】
この結果として、実施の形態に係るＤＣ／ＤＣコンバータ１０の電力変換効率は、後述する図２４に示すように、比較例に比べて、約０．５％〜約２％改善可能である。
【００４０】
（停止動作方法）
実施の形態に係るコントロール駆動方式による同期整流型のＤＣ／ＤＣコンバータ１０において、所定の時刻ｔSにおいて電源回路の動作を停止（保護による停止も含む）する際、１次側のメインＭＯＳトランジスタＱMMAINは即座にオフとなるが、１次側のリセット用の補助ＭＯＳトランジスタＱMAUXや２次側の同期整流用ＭＯＳトランジスタＱM2Fは、すぐにスイッチングを停止させず、一定期間スイッチングを継続させることによって、２次側の出力側から２次側の還流用ＭＯＳトランジスタＱM2Rに過電流が流れないようにすることができる。
【００４１】
また、この時の２次側の同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rのオン／オフ切り替えのタイミングにおいて、通常動作時のように、デッドタイムΔｔDが存在すると、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rのドレイン端子において、過電流が発生してしまう。このことについては、デッドタイムΔｔDを無くし、ＯＮ−ＯＮのオーバーラップ時間ΔｔOLを生成して過電圧の発生を抑制することができる。
【００４２】
実施の形態に係るコントロール駆動方式による同期整流型のＤＣ／ＤＣコンバータの動作方法を採用することによって、２次側の同期整流用ＭＯＳトランジスタＱM2Fを過電流や、過電圧の問題を伴わずに１次側からコントロールできるようになり、クランプ用のＭＯＳトランジスタによる寄生容量の増加やゲート波形の立ち上り遅延が無く、電力効率を上昇することができる。
【００４３】
ここで、具体的に、実施の形態に係るコントロール駆動方式による同期整流型のＤＣ／ＤＣコンバータ１０は、入力と出力との間に配置されたトランス１５と、トランス１５の１次側インダクタンスＬ１と接地電位との間に直列接続されたメインＭＯＳトランジスタＱMMAINと、トランス１５の１次側インダクタンスＬ１と接地電位との間にキャパシタＣtを介して直列接続され、かつ１次側メインＭＯＳトランジスタＱMMAINと並列接続された補助ＭＯＳトランジスタＱMAUXと、トランス１５の２次側インダクタンスＬ２と接地電位との間に直列接続された同期整流用ＭＯＳトランジスタＱM2Fと、トランス１５の２次側出力と接地電位との間に接続され、出力電流を還流可能な還流用ＭＯＳトランジスタＱM2Rと、メインＭＯＳトランジスタＱMMAIN、補助ＭＯＳトランジスタＱMAUX、同期整流用ＭＯＳトランジスタＱM2F、および還流用ＭＯＳトランジスタＱM2Rを制御可能なコントローラ３０とを備えていても良い。
【００４４】
―過電流抑制―
実施の形態に係るＤＣ／ＤＣコンバータの停止動作方法は、メインＭＯＳトランジスタを第１のタイミングにおいてオフとするステップと、補助ＭＯＳトランジスタ、同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタを、第１のタイミングにおいて停止させず、一定期間スイッチングを継続させるステップと、一定期間の経過の後、補助ＭＯＳトランジスタ、同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタをオフとするステップとを有し、還流用ＭＯＳトランジスタに導通する過電流を抑制することができる。
【００４５】
―過電流抑制―
実施の形態に係るＤＣ／ＤＣコンバータの停止動作方法は、メインＭＯＳトランジスタを第１のタイミングにおいてオフとするステップと、補助ＭＯＳトランジスタ、同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタを、第１のタイミングにおいて停止させず、一定期間スイッチングを継続させるステップと、一定期間の経過の後、補助ＭＯＳトランジスタ、同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタをオフとするステップとを有し、同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタのオン／オフ切り替えのタイミングにおいて、オンーオンのオーバーラップ時間を生成してデッドタイムを無くし、同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタのドレインに発生する過電圧を抑制することができる。
【００４６】
また、実施の形態に係るＤＣ／ＤＣコンバータの停止動作方法において、一定期間スイッチングを継続させるステップは、ＰＷＭ制御によるＳＳ動作を行っていても良い。
【００４７】
実施の形態に係るＤＣ／ＤＣコンバータの停止動作方法を適用することによって、動作停止の際に２次側回路で生じる異常な過電流および過電圧を防止することができる。
【００４８】
比較例に係るＤＣ／ＤＣコンバータの停止動作方法では、１次側の補助ＭＯＳトランジスタＱMAUXのみのソフトストップ動作を行っているが、実施の形態に係るＤＣ／ＤＣコンバータの停止動作方法においては、１次側の補助ＭＯＳトランジスタＱMAUXのみならず、２次側の同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタも加えたＳＳ動作を行っている。
【００４９】
実施の形態に係るＤＣ／ＤＣコンバータでは、コントロール駆動方式とすることで、同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタの立ち上り時間／立ち下がり時間の短縮を可能にするとともに、１次側および２次側のＳＳ動作および最適なデッドタイムΔｔDの調整も容易化でき、２次側回路に生じる過電流を抑制可能である。
【００５０】
（コントロール駆動方式：比較例）
―動作停止時の過大電流発生メカニズム―
コントロール駆動方式による同期整流型ＤＣ／ＤＣコンバータにおいて、電源回路の動作を停止した際、停止動作の比較例を説明する動作波形は、図５に示すように表される。また、図５に対応する停止動作時の動作波形例は、図６に示すように表される。コントロール駆動方式によるＤＣ／ＤＣコンバータの停止動作方法の比較例では、１次側の補助ＭＯＳトランジスタＱMAUXのみのＳＳ動作を行う。特に、図５に示すように、時刻ｔSにおいて電源回路の動作が停止されると、コントローラ３０からメインＭＯＳトランジスタＱMMAINを駆動するパルス波形ＯＵＴ・同期整流用ＭＯＳトランジスタＱM2Fを駆動するパルス波形ＯＵＴ２Ｆおよび還流用ＭＯＳトランジスタＱＭ２Ｒを駆動するパルス波形ＯＵＴ２Ｒも同時に停止される。一方、１次側の補助ＭＯＳトランジスタＱMAUXは、ＳＳ動作によって、ＰＷＭ方式でパルス幅のデューティ比を制御して、次第にパルス幅が狭くなるような制御を行い、一定期間経過後、停止している。
【００５１】
コントロール駆動方式によるＤＣ／ＤＣコンバータの停止動作の比較例においては、動作停止時のタイミングで、出力コイルＬを流れる負荷電流ＩLの波形に、図６のＤ部分に示すように、逆方向の過大電流が導通することがある。この過大電流のピーク値は、例えば、約７０Ａ以上である。
【００５２】
また、コントロール駆動方式によるＤＣ／ＤＣコンバータの停止動作の比較例においては、動作停止時のタイミングで、図６の矢印Ｃ部分に示すように、同期整流用ＭＯＳトランジスタのゲート電圧Ｍ２ＦＧおよび還流用ＭＯＳトランジスタのゲート電圧Ｍ２ＲＧにおいて、スイッチング停止後、ゲート浮き上がりが観測される。すなわち、同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧Ｍ２ＦＧおよび還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧの上昇時に負荷電流ＩLの過大電流が観測されることがある。
【００５３】
コントロール駆動方式による同期整流型ＤＣ／ＤＣコンバータにおいて、絶縁トランス２２を用いて、1次側コントローラから２次側還流用ＭＯＳトランジスタＱM2Rを制御する動作を説明するための部分拡大された回路構成は、図７に示すように表される。図７において、バイポーラトランジスタＱp・Ｑnによってドライバが構成されている。このドライバは、図３のドライバ２６に相当する。
【００５４】
コントロール駆動方式による同期整流型ＤＣ／ＤＣコンバータにおいても電源回路の動作を停止した際、２次側において異常な過電流や、過電圧が発生することがある。
【００５５】
図７において、２次側の還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧ上昇時に出力コイルＬを導通する過大電流の模式的波形は、図８に示すように表される。コントロール駆動方式による同期整流型ＤＣ／ＤＣコンバータにおいては、絶縁トランス２２に蓄積されていたエネルギーがあるため、時刻ｔSにおいて電源回路の動作が停止されると、過度的に２次側の還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧが持ち上がり、図８に示すように、出力から逆方向異常過大電流が発生する。すなわち、時刻ｔSにおいて電源回路の動作が停止されると、絶縁トランス２２の蓄積エネルギーが放出されることにより、異常電流が発生する。
【００５６】
図７のノードＮ１の電圧ＶN1であって、連続動作時の波形は、図９（ａ）に示すように表され、時刻ｔSにおける停止動作時の波形は、図９（ｂ）に示すように表される。
【００５７】
図７のノードＮ３の電圧ＶN3であって、連続動作時の波形は、図１０（ａ）に示すように表され、時刻ｔSにおける停止動作時の波形は、図１０（ｂ）に示すように表される。ノードＮ３の電圧ＶN3の平均ＤＣレベルは、図１０（ａ）に示すように、０Ｖとなるようにスイッチングされる。時刻ｔSにおいて電源回路の動作が停止されると、ノードＮ３の電圧ＶN3は、図１０（ｂ）に示すように、絶縁トランス２２に蓄積されていたエネルギーにより、負に振れてから０Ｖへと収束する。尚、図１０（ａ）において、電圧ＶN3のハイレベル電圧＝ＶＤＤ／２、ローレベル電圧＝−ＶＤＤ／２としているが、これはデューティファクタが５０％のときに相当している。デューティファクタが５０％でないときは、電圧ＶN3のハイレベル電圧およびローレベル電圧は、平均値が０Ｖとなるように電位が決まる。
【００５８】
図７のノードＮ５の電圧ＶN5であって、連続動作時の波形は、図１１（ａ）に示すように表され、時刻ｔSにおける停止動作時の波形は、図１１（ｂ）に示すように表される。時刻ｔSにおいて電源回路の動作が停止されると、ノードＮ５の電圧ＶN5は、図１１（ｂ）に示すように、ノードＮ４の電圧が０Ｖへ収束する過程に電圧上昇し、その後、０Ｖに至る。
【００５９】
（過電流抑制動作：実施の形態）
実施の形態に係るＤＣ／ＤＣコンバータにおいて、過大電流を抑制可能な停止動作例を説明する動作波形は、図１２に示すように表される。
【００６０】
また、図１２に対応する停止動作時の動作波形例（過大電流抑制効果）は、図１３に示すように表される。実施の形態に係るＤＣ／ＤＣコンバータの停止動作方法では、１次側の補助ＭＯＳトランジスタＱMAUXのみならず、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2RにおいてもＳＳ動作を行う。
【００６１】
図１２に示すように、時刻ｔSにおいて電源回路の動作が停止されると、コントローラ３０からメインＭＯＳトランジスタＱMMAINを駆動するパルス波形ＯＵＴが停止される。一方、コントローラ３０から同期整流用ＭＯＳトランジスタＱM2Fを駆動するパルス波形ＯＵＴ２Ｆ、還流用ＭＯＳトランジスタＱＭ２Ｒを駆動するパルス波形ＯＵＴ２Ｒおよび１次側の補助ＭＯＳトランジスタＱMAUXを駆動するパルス波形ＡＵＸは、ＳＳ動作によって、ＰＷＭ方式でパルス幅のデューティ比を制御して、次第にパルス幅が狭くなるような制御を行い、一定期間経過後停止している。ここで、動作停止までの一定期間は、例えば、約１ｍｓｅｃである。
【００６２】
実施の形態に係るＤＣ／ＤＣコンバータにおいては、動作停止時のタイミングで、出力コイルＬを流れる負荷電流ＩLの波形には、図１３のＧ部分に示すように、逆方向の過大電流の導通は観測されていない。
【００６３】
また、実施の形態に係るＤＣ／ＤＣコンバータにおいては、動作停止時のタイミングで、同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧Ｍ２ＦＧおよび還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧにおいて、ＰＷＭ制御による連続波形が観測されており、同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧Ｍ２ＦＧおよび還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧの上昇も観測されていない。
【００６４】
実施の形態に係るＤＣ／ＤＣコンバータにおいて、過大電流抑制動作を説明する回路動作は、図１４に示すように表される。
【００６５】
また、実施の形態に係るＤＣ／ＤＣコンバータにおいて、メインＭＯＳトランジスタＱMMAINのオフ後、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rの継続スイッチング時に出力コイルＬを導通する負荷電流ＩLの拡大された模式的波形は、図１５に示すように表される。図１５の波形は、図１３のＧ領域に対応し、過大電流抑制効果を説明する波形に対応している。
【００６６】
時刻ｔSにおいて、メインＭＯＳトランジスタＱMMAINの駆動パルスＯＵＴが停止されると、メインＭＯＳトランジスタＱMMAINはオフ状態となり、メインＭＯＳトランジスタＱMMAINを導通する電流をＩ12は、停止される。
【００６７】
一方、補助ＭＯＳトランジスタＱMAUXの駆動パルスＡＵＸは、ＳＳ動作のオン／オフ動作を繰り返すため、補助ＭＯＳトランジスタＱMAUXには、双方向電流Ｉ12が導通する。同様に、同期整流用ＭＯＳトランジスタＱM2Fの駆動パルスＯＵＴ２Ｆ、還流用ＭＯＳトランジスタＱM2Rの駆動パルスＯＵＴ２Ｒは、図１２に示すように、ＳＳ動作のオン／オフ動作を繰り返す。
【００６８】
図１４において、還流用ＭＯＳトランジスタＱM2Rを導通する電流をＩL1、同期整流用ＭＯＳトランジスタＱM2Fを導通する電流をＩL2とすると、出力コイルＬを導通する負荷電流ＩLは、ＩL1＋ＩL2で表され、還流用ＭＯＳトランジスタＱM2Rと同期整流用ＭＯＳトランジスタＱM2FとのＳＳ動作によるオン／オフ時に出力コイルＬを導通する負荷電流ＩLが切り替わる。
【００６９】
図１５において、例えば、Δｔ１のフェーズでは、負荷電流ＩLは増加するが、Δｔ２のフェーズでは、負荷電流ＩLが減少することで電流増加が抑制され、過電流は発生しない。
【００７０】
実施の形態に係るＤＣ／ＤＣコンバータにおいては、動作停止時のタイミングで、２次側の還流用ＭＯＳトランジスタＱM2R・同期整流用ＭＯＳトランジスタＱM2Fを継続的にスイッチングさせながら、ゆっくりパルス幅のデューティを絞っていくＳＳ動作を行う。この結果、電流増加の抑制が働き、過大電流の発生を防止することができる。
【００７１】
（過電圧抑制動作：実施の形態）
実施の形態に係るＤＣ／ＤＣコンバータにおいて、２次側同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧Ｍ２ＦＧと、２次側還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧの動作タイミング波形であって、デッドタイムΔｔDを有する例は、図１６に示すように表される。
【００７２】
また、実施の形態に係るＤＣ／ＤＣコンバータにおいて、停止動作時、デッドタイムΔｔD期間に過電圧が発生する様子を示す動作波形例は、図１７に示すように表される。図１７においては、メインＭＯＳトランジスタＱMMAINのドレイン電圧ＭＭＡＩＮＤ、ＤＣ／ＤＣコンバータの出力電圧ＶO、同期整流用ＭＯＳトランジスタＱM2Fのドレイン電圧Ｍ２ＦＤ、還流用ＭＯＳトランジスタＱM2Rのドレイン電圧Ｍ２ＲＤの動作波形が示されている。
【００７３】
同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧Ｍ２ＦＧと還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧの動作タイミングにデッドタイムΔｔDを有すると、同期整流用ＭＯＳトランジスタＱM2Fのドレイン電圧Ｍ２ＦＤおよび流用ＭＯＳトランジスタＱM2Rのドレイン電圧Ｍ２ＲＤの波形において、図１７のＨ部分に示すように、大きな電圧跳ね上がりが観測されている。
【００７４】
実施の形態に係るＤＣ／ＤＣコンバータにおいて、デッドタイムΔｔD時の２次側同期整流用ＭＯＳトランジスタＱM2Fおよび２次側還流用ＭＯＳトランジスタＱM2Rの動作を説明するための回路動作は、図１８に示すように表される。
【００７５】
実施の形態に係るＤＣ／ＤＣコンバータのＳＳ停止動作においては、メインＭＯＳトランジスタＱMMAINはオフ状態に固定され、補助ＭＯＳトランジスタＱMAUX、同期整流用ＭＯＳトランジスタＱM2Fおよび２次側還流用ＭＯＳトランジスタＱM2Rが、ＳＳ動作によるオン／オフを繰り返す。ＳＳ停止動作は、放電過程のため、出力コイルＬには、逆方向の負荷電流ＩLが導通する。
【００７６】
動作停止時の特に、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rの両方が共にオフ状態となるデッドタイムΔｔD時において、同期整流用ＭＯＳトランジスタＱM2Fのドレイン電圧Ｍ２ＦＤ、および還流用ＭＯＳトランジスタＱM2Rのドレイン電圧Ｍ２ＲＤの電圧が、図１７に示すように、跳ね上がる。すなわち、動作停止の時、出力放電過程のためコイルに一定の逆方向電流が流れるため、デッドタイムΔｔD期間に過大な電圧が発生してしまう。
【００７７】
―オーバーラップ期間ΔｔOL―
実施の形態に係るＤＣ／ＤＣコンバータにおいて、２次側同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧Ｍ２ＦＧと、２次側還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧの動作タイミング波形であって、オーバーラップ期間ΔｔOLを有する例は、図１９に示すように表される。
【００７８】
また、実施の形態に係るＤＣ／ＤＣコンバータにおいて、オーバーラップ期間ΔｔOLを設定することによって、停止動作時に過大電圧が抑制された様子を示す動作波形例（過大電圧抑制効果）は、図２０に示すように表される。図２０においては、メインＭＯＳトランジスタＱMMAINのドレイン電圧ＭＭＡＩＮＤ、ＤＣ／ＤＣコンバータの出力電圧ＶO、同期整流用ＭＯＳトランジスタＱM2Fのドレイン電圧Ｍ２ＦＤ、還流用ＭＯＳトランジスタＱM2Rのドレイン電圧Ｍ２ＲＤの動作波形が示されている。
【００７９】
同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧Ｍ２ＦＧと還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧの動作タイミングに、両者がオン−オン状態となるオーバーラップ期間ΔｔOLを有すると、同期整流用ＭＯＳトランジスタＱM2Fのドレイン電圧Ｍ２ＦＤおよび流用ＭＯＳトランジスタＱM2Rのドレイン電圧Ｍ２ＲＤの波形には、図２０に示すように、電圧跳ね上がりは観測されない。
【００８０】
実施の形態に係るＤＣ／ＤＣコンバータにおいて、オーバーラップ期間ΔｔOLを設定することによって、停止動作時に、同期整流用ＭＯＳトランジスタＱM2Fのドレイン電圧Ｍ２ＦＤおよび還流用ＭＯＳトランジスタＱM2Rのドレイン電圧Ｍ２ＲＤに過電圧の発生が抑制されるソフトストップ動作を説明するための回路動作は、図２１に示すように表される。
【００８１】
実施の形態に係るＤＣ／ＤＣコンバータのＳＳ停止動作においては、メインＭＯＳトランジスタＱMMAINはオフ状態に固定され、補助ＭＯＳトランジスタＱMAUX、同期整流用ＭＯＳトランジスタＱM2Fおよび２次側還流用ＭＯＳトランジスタＱM2Rが、ＳＳ動作によるオン／オフを繰り返す。ＳＳ停止動作は、放電過程のため、出力コイルＬには、逆方向の負荷電流ＩLが導通する。
【００８２】
動作停止の時のみ、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rが共にオフ状態となるデッドタイムΔｔDを無くし、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rの両方が共にオン状態となるオーバーラップ期間ΔｔOLを生成するようにしたことで、過電圧の発生を防止することができる。
【００８３】
また、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rの両方が共にオン状態となるオーバーラップ期間ΔｔOLにおいては、図２１に示すように、還流用ＭＯＳトランジスタＱM2Rを導通する電流をＩMR2、同期整流用ＭＯＳトランジスタＱM2Fを導通する電流をＩM2Fとすると、出力コイルＬを導通する負荷電流ＩLは、ＩMR2＋ＩM2Fで表され、還流用ＭＯＳトランジスタＱM2Rと同期整流用ＭＯＳトランジスタＱM2FとのＳＳ動作によるオン／オフ時に、オーバーラップ期間ΔｔOLのために過電流が発生することもない。
【００８４】
実施の形態に係るＤＣ／ＤＣコンバータにおいて、ソフトストップ動作中における動作波形例は、図２２に示すように表される。
【００８５】
図２２においては、補助ＭＯＳトランジスタＱMAUXのゲート電圧ＭＡＵＸＧ、同期整流用ＭＯＳトランジスタＱM2Fのゲート電圧Ｍ２ＦＧ、還流用ＭＯＳトランジスタＱM2Rのゲート電圧Ｍ２ＲＧ、メインＭＯＳトランジスタＱMMAINのドレイン電圧ＭＭＡＩＮＤ、同期整流用ＭＯＳトランジスタＱM2Fのドレイン電圧Ｍ２ＦＤ、還流用ＭＯＳトランジスタＱM2Rのドレイン電圧Ｍ２ＲＤ、ＤＣ／ＤＣコンバータの１次側入力電流Ｉin、出力コイルＬを導通する負荷電流ＩL、同期整流用ＭＯＳトランジスタＱM2Fのドレイン電流ＩM2FD、還流用ＭＯＳトランジスタＱM2Rのドレイン電流ＩM2RDが示されており、図示の通りのオン／オフ動作が繰り返される。
【００８６】
実施の形態に係るＤＣ／ＤＣコンバータにおいて、ソフトストップ動作を説明するための回路動作は、図２３に示すように表される。
【００８７】
図２２において、時刻ｔ２〜時刻ｔ３の期間を状態Ａ、時刻ｔ３〜時刻ｔ４の期間を状態Ｂ、時刻ｔ４〜時刻ｔ５の期間を状態Ｃとする。
【００８８】
ソフトストップ状態では、以下の（ａ）〜（ｃ）までの動作が繰り返されながら、出力キャパシタＣOなどに蓄積していたエネルギーを放出していく。
【００８９】
（ａ）状態Ａにおいては、状態Ｃから、ゲート電圧が切り替わり、蓄積されていた磁束により１次側に励磁電流が誘起される。
【００９０】
（ｂ）状態Ｂにおいては、同期整流用ＭＯＳトランジスタＱM2Fがオンし、還流用ＭＯＳトランジスタＱM2Rがオフすることにより、負荷電流ＩLはすべて同期整流用ＭＯＳトランジスタＱM2Fに流れることになる。１次側では、状態Ａで励磁された励磁電流に加えて２次側からの反射電流が加算される。ここで、図２２において、Ｉ1B＝Ｉ1A−（ｎ２／ｎ１）Ｉ2Bが成り立つ。ｎ１はトランス１５の１次側巻数、ｎ２はトランス１５の２次側巻数である。１次側の導通電流は、メインＭＯＳトランジスタＱMMAINのボディーダイオードを電流導通経路として流れる。トランス１５の１次側インダクタンスＬ１両端の電圧Ｖ１（＝Ｖline）には正電圧が印加され、励磁電流が増加していく。この時、２次側インダクタンスＬ２両端の電圧Ｖ２には、Ｖ２＝（ｎ２／ｎ１）×Ｖlineが発生し、出力コイルＬには、正電圧ＶL（＝Ｖ２−ＶO）が印加され、放電電流の抑制が働く（過電流防止）。
【００９１】
（ｃ）状態Ｃにおいては、２次側からの反射電流と釣り合う（Ｉin＝０）まで、トランス１５の励磁電流が増加してくると、メインＭＯＳトランジスタＱMMAINのドレイン電圧ＶＭＡＩＮＤがライン電圧Ｖlineと等しくなる（Ｖ１＝０）まで電圧上昇することになる。これに伴い、Ｖ２も０Ｖとなり、また、２次側電流ＩM2FDには、負荷電流ＩLに加えて励磁電流が誘起される。負荷電流ＩLと２次側電流ＩM2FDの差分電流は、還流用ＭＯＳトランジスタＱM2Rのボディーダイオードから供給される。この時、Ｖ１≒Ｖ２≒０Ｖより、１次側入力電流Ｉin、２次側電流ＩM2FDは変化しない。
【００９２】
（電力変換効率）
実施の形態に係るコントロール駆動方式のＤＣ／ＤＣコンバータと比較例に係る自己駆動方式のＤＣ／ＤＣコンバータの電力変換効率と出力コイルＬを導通する負荷電流ＩLとの関係は、図２４に示すように表される。
【００９３】
実施の形態に係るコントロール駆動方式のＤＣ／ＤＣコンバータにおいては、ＰＷＭ方式によるＳＳ動作による過電流抑制、および動作停止の時のみ、同期整流用ＭＯＳトランジスタＱM2Fおよび還流用ＭＯＳトランジスタＱM2Rが共にオフ状態となるデッドタイムΔｔDを無くし、両方が共にオン状態となるオーバーラップ期間ΔｔOLを生成するようにした過電圧抑制を実施している。
【００９４】
この結果として、実施の形態に係るＤＣ／ＤＣコンバータの電力変換効率は、図２４に示すように、比較例に比べて、広い負荷電流範囲に亘り、約０．５％〜約２％改善可能であることがわかる。
【００９５】
（電子機器）
実施の形態に係るＤＣ／ＤＣコンバータは、電子機器に内蔵可能である。電子機器としては、例えば、スマートホン、ラップトップＰＣ、タブレットＰＣ、モニタ若しくはＴＶ、外部ハードディスクドライブ、セットトップボックス、掃除機、冷蔵庫、洗濯機、電話器、ファクシミリ、プリンタ、レーザディスプレイ、通信機器、サーバなどさまざまな機器において適用可能である。
【００９６】
実施の形態に係るＤＣ／ＤＣコンバータでは、同期整流用ＭＯＳトランジスタおよび還流用ＭＯＳトランジスタの立ち上り時間／立ち下がり時間の短縮を可能にするとともに、１次側および２次側のＳＳ動作およびオーバーラップ期間ΔｔOLを生成する調整によって、２次側回路に生じる過電流、過電圧を抑制可能である。
【００９７】
以上説明したように、本実施の形態によれば、動作停止の際に生じる過電圧、過電流を防止可能なＤＣ／ＤＣコンバータおよびその動作方法、およびこのＤＣ／ＤＣコンバータを搭載した電子機器を提供することができる。
【００９８】
[その他の実施の形態]
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００９９】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【０１００】
本発明のＤＣ／ＤＣコンバータは、家電機器、モバイル機器などの電気機器内の絶縁型ＤＣ／ＤＣコンバータに適用可能である。
【符号の説明】
【０１０１】
１０、１０Ａ…ＤＣ／ＤＣコンバータ
１５…トランス
２０、２２…絶縁トランス
２４、２６…ドライバ
３０…コントローラ（コントロールＩＣ）
４０…制御回路部
Ｌ１…トランスの１次側インダクタンス
Ｌ２…トランスの２次側インダクタンス
Ｄ１、Ｄ２…ダイオード
ＥL…１次側ライン電圧
ＶO…出力電圧
ＣO…出力キャパシタ
Ｃt、Ｃ11、Ｃ12、Ｃ21、Ｃ22…キャパシタ
Ｌ…出力コイル
ＱMAUX…補助ＭＯＳトランジスタ
ＱMMAIN…メインＭＯＳトランジスタ
ＱCL1、ＱCL2…クランプ用ＭＯＳトランジスタ
ＱM2R…還流用ＭＯＳトランジスタ
ＱM2F…同期整流用ＭＯＳトランジスタ
ΔｔD…デッドタイム（Dead Time）
ΔｔOL…オーバーラップ期間（Overlap Time）
【図１】
2015043652.tif 000003
【図２】
2015043652.tif 000004
【図３】
2015043652.tif 000005
【図４】
2015043652.tif 000006
【図５】
2015043652.tif 000007
【図６】
2015043652.tif 000008
【図７】
2015043652.tif 000009
【図８】
2015043652.tif 000010
【図９】
2015043652.tif 000011
【図１０】
2015043652.tif 000012
【図１１】
2015043652.tif 000013
【図１２】
2015043652.tif 000014
【図１３】
2015043652.tif 000015
【図１４】
2015043652.tif 000016
【図１５】
2015043652.tif 000017
【図１６】
2015043652.tif 000018
【図１７】
2015043652.tif 000019
【図１８】
2015043652.tif 000020
【図１９】
2015043652.tif 000021
【図２０】
2015043652.tif 000022
【図２１】
2015043652.tif 000023
【図２２】
2015043652.tif 000024
【図２３】
2015043652.tif 000025
【図２４】
2015043652.tif 000026