(57)【要約】【課題】入力負荷回路や平衡−不平衡回路における伝送線路を共用にして、小型化を図ることができるようにする。【解決手段】平衡−不平衡回路９であるマーチャントバラン１０が、単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子１３ａがＮＰＮトランジスタ２ａ，２ｂのエミッタ端子と接続され、その差動信号の他方の信号が流れる平衡端子１３ｂがＮＰＮトランジスタ２ｃ，２ｄのエミッタ端子と接続されているように構成する。【選択図】図１
2015100078.tif 000002
【特許請求の範囲】
【請求項１】
自己のベース端子から第１の信号が入力される第１のトランジスタと、
自己のベース端子から前記第１の信号と位相が反転している第２の信号が入力され、自己のエミッタ端子が前記第１のトランジスタのエミッタ端子と接続されている第２のトランジスタと、
自己のベース端子から前記第２の信号が入力される第３のトランジスタと、
自己のベース端子から前記第１の信号が入力され、自己のエミッタ端子が前記第３のトランジスタのエミッタ端子と接続されている第４のトランジスタと、
前記第１及び第３のトランジスタのコレクタ端子と電源間に接続されている第１の出力負荷回路と、
前記第２及び第４のトランジスタのコレクタ端子と前記電源間に接続されている第２の出力負荷回路と、
単相信号を差動信号に変換し、前記差動信号の一方の信号が流れる第１の平衡端子が前記第１及び第２のトランジスタのエミッタ端子と接続され、前記差動信号の他方の信号が流れる第２の平衡端子が前記第３及び第４のトランジスタのエミッタ端子と接続されている平衡−不平衡回路と
を備えた周波数変換器。
【請求項２】
前記第１の平衡端子を流れる前記差動信号の一方の信号の周波数と前記第１の信号の入力に伴って前記第１のトランジスタを流れる電流の周波数とが混合された信号及び前記第２の平衡端子を流れる前記差動信号の他方の信号の周波数と前記第２の信号の入力に伴って前記第３のトランジスタを流れる電流の周波数とが混合された信号が、前記第１の出力負荷回路と接続されている第１の出力端子から出力され、
前記第１の平衡端子を流れる前記差動信号の一方の信号の周波数と前記第２の信号の入力に伴って前記第２のトランジスタを流れる電流の周波数とが混合された信号及び前記第２の平衡端子を流れる前記差動信号の他方の信号の周波数と前記第１の信号の入力に伴って前記第４のトランジスタを流れる電流の周波数とが混合された信号が、前記第２の出力負荷回路と接続されている第２の出力端子から出力されることを特徴とする請求項１記載の周波数変換器。
【請求項３】
自己のベース端子から第１の信号が入力される第１のトランジスタと、
自己のベース端子から前記第１の信号と位相が反転している第２の信号が入力され、自己のエミッタ端子が前記第１のトランジスタのエミッタ端子と接続されている第２のトランジスタと、
自己のベース端子から前記第２の信号が入力される第３のトランジスタと、
自己のベース端子から前記第１の信号が入力され、自己のエミッタ端子が前記第３のトランジスタのエミッタ端子と接続されている第４のトランジスタと、
前記第１及び第２のトランジスタのコレクタ端子と電源間に接続されている第１の出力負荷回路と、
前記第３及び第４のトランジスタのコレクタ端子と前記電源間に接続されている第２の出力負荷回路と、
単相信号を差動信号に変換し、前記差動信号の一方の信号が流れる第１の平衡端子が前記第１及び第２のトランジスタのエミッタ端子と接続され、前記差動信号の他方の信号が流れる第２の平衡端子が前記第３及び第４のトランジスタのエミッタ端子と接続されている平衡−不平衡回路と
を備えた周波数変換器。
【請求項４】
前記第１の平衡端子を流れる前記差動信号の一方の信号の周波数と前記第１の信号の入力に伴って前記第１のトランジスタを流れる電流の周波数とが混合された信号及び前記第１の平衡端子を流れる前記差動信号の一方の信号の周波数と前記第２の信号の入力に伴って前記第２のトランジスタを流れる電流の周波数とが混合された信号が、前記第１の出力負荷回路と接続されている第１の出力端子から出力され、
前記第２の平衡端子を流れる前記差動信号の他方の信号の周波数と前記第２の信号の入力に伴って前記第３のトランジスタを流れる電流の周波数とが混合された信号及び前記第２の平衡端子を流れる前記差動信号の他方の信号の周波数と前記第１の信号の入力に伴って前記第４のトランジスタを流れる電流の周波数とが混合された信号が、前記第２の出力負荷回路と接続されている第２の出力端子から出力されることを特徴とする請求項３記載の周波数変換器。
【請求項５】
前記平衡−不平衡回路は、
一端が前記第１の平衡端子と接続され、他端が接地されている線路長が入力周波数の四分の一波長の長さである第１の伝送線路と、
一端が前記第２の平衡端子と接続され、他端が接地されている線路長が入力周波数の四分の一波長の長さである第２の伝送線路と、
一端が前記単相信号を入力する入力端子と接続され、線路長が入力周波数の四分の一波長の長さである第３の伝送線路と、
一端が前記第３の伝送線路の他端と接続され、他端が開放されている線路長が入力周波数の四分の一波長の長さである第４の伝送線路とから構成され、
前記第１の伝送線路と前記第３の伝送線路が平行に配置されて、前記第１の伝送線路と前記第３の伝送線路が電磁結合し、前記第２の伝送線路と前記第４の伝送線路が平行に配置されて、前記第２の伝送線路と前記第４の伝送線路が電磁結合することを特徴とする請求項１から請求項４のうちのいずれか１項記載の周波数変換器。
【請求項６】
前記平衡−不平衡回路は、
一端が前記第１の平衡端子と接続され、他端が接地されている第１のコイルと、
一端が前記第１のコイルの他端と接続され、他端が前記第２の平衡端子と接続されている第２のコイルと、
一端が前記単相信号を入力する入力端子と接続され、他端が接地されている第３のコイルとから構成され、
前記第１及び第２のコイルと前記第３のコイルが平行に配置されており、前記単相信号によって前記第３のコイルに生じる電圧に応じて、前記第１及び第２のコイルに電圧が誘起されることを特徴とする請求項１から請求項４のうちのいずれか１項記載の周波数変換器。
【請求項７】
前記第１の出力負荷回路は、
自己のベース端子及びコレクタ端子が前記第１及び第３のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記電源と接続されている第５のトランジスタと、
自己のベース端子が前記第５のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のコレクタ端子が前記第１の出力端子と接続されている第６のトランジスタとから構成され、
前記第２の出力負荷回路は、
自己のベース端子及びコレクタ端子が前記第２及び第４のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記電源と接続されている第７のトランジスタと、
自己のベース端子が前記第７のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のコレクタ端子が前記第２の出力端子と接続されている第８のトランジスタとから構成されていることを特徴とする請求項２記載の周波数変換器。
【請求項８】
前記第１の出力負荷回路は、
自己のベース端子及びコレクタ端子が前記第１及び第２のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記電源と接続されている第５のトランジスタと、
自己のベース端子が前記第５のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のコレクタ端子が前記第１の出力端子と接続されている第６のトランジスタとから構成され、
前記第２の出力負荷回路は、
自己のベース端子及びコレクタ端子が前記第３及び第４のトランジスタのコレクタ端子と接続され、自己のエミッタ端子が前記電源と接続されている第７のトランジスタと、
自己のベース端子が前記第７のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のコレクタ端子が前記第２の出力端子と接続されている第８のトランジスタとから構成されていることを特徴とする請求項４記載の周波数変換器。
【請求項９】
前記第１の出力負荷回路は、
自己のコレクタ端子が前記第１及び第３のトランジスタのコレクタ端子及び前記第１の出力端子と接続され、自己のエミッタ端子が前記電源と接続されている第５のトランジスタから構成され、
前記第２の出力負荷回路は、
自己のコレクタ端子が前記第２及び第４のトランジスタのコレクタ端子及び前記第２の出力端子と接続され、自己のエミッタ端子が前記電源と接続されている第６のトランジスタから構成されており、
自己のベース端子が前記第５及び第６のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のベース端子及びコレクタ端子が定電流源と接続されている第７のトランジスタが設けられていることを特徴とする請求項２記載の周波数変換器。
【請求項１０】
前記第１の出力負荷回路は、
自己のコレクタ端子が前記第１及び第２のトランジスタのコレクタ端子及び前記第１の出力端子と接続され、自己のエミッタ端子が前記電源と接続されている第５のトランジスタから構成され、
前記第２の出力負荷回路は、
自己のコレクタ端子が前記第３及び第４のトランジスタのコレクタ端子及び前記第２の出力端子と接続され、自己のエミッタ端子が前記電源と接続されている第６のトランジスタから構成されており、
自己のベース端子が前記第５及び第６のトランジスタのベース端子と接続され、自己のエミッタ端子が前記電源と接続され、自己のベース端子及びコレクタ端子が定電流源と接続されている第７のトランジスタが設けられていることを特徴とする請求項４記載の周波数変換器。
【請求項１１】
前記第１から第４のトランジスタがＮＰＮトランジスタであることを特徴とする請求項１から請求項６のうちのいずれか１項記載の周波数変換器。
【請求項１２】
前記第１から第４のトランジスタがＮＭＯＳトランジスタであり、前記第１から第４のトランジスタのベース端子が前記ＮＭＯＳトランジスタのゲート端子、前記第１から第４のトランジスタのエミッタ端子が前記ＮＭＯＳトランジスタのソース端子、前記第１から第４のトランジスタのコレクタ端子が前記ＮＭＯＳトランジスタのドレイン端子に置き換えられていることを特徴とする請求項１から請求項６のうちのいずれか１項記載の周波数変換器。
【請求項１３】
前記第１から第４のトランジスタがＮＰＮトランジスタであり、前記第５から第８のトランジスタがＰＮＰトランジスタであることを特徴とする請求項７または請求項８記載の周波数変換器。
【請求項１４】
前記第１から第４のトランジスタがＮＰＮトランジスタであり、前記第５から第７のトランジスタがＰＮＰトランジスタであることを特徴とする請求項９または請求項１０記載の周波数変換器。
【請求項１５】
前記第１から第４のトランジスタがＮＭＯＳトランジスタ、前記第５から第８のトランジスタがＰＮＰトランジスタであり、
前記第１から第４のトランジスタのベース端子が前記ＮＭＯＳトランジスタのゲート端子、前記第１から第４のトランジスタのエミッタ端子が前記ＮＭＯＳトランジスタのソース端子、前記第１から第４のトランジスタのコレクタ端子が前記ＮＭＯＳトランジスタのドレイン端子に置き換えられ、
前記第５から第８のトランジスタのベース端子が前記ＰＭＯＳトランジスタのゲート端子、前記第５から第８のトランジスタのエミッタ端子が前記ＰＭＯＳトランジスタのソース端子、前記第５から第８のトランジスタのコレクタ端子が前記ＰＭＯＳトランジスタのドレイン端子に置き換えられていることを特徴とする請求項７または請求項８記載の周波数変換器。
【請求項１６】
前記第１から第４のトランジスタがＮＭＯＳトランジスタ、前記第５から第７のトランジスタがＰＮＰトランジスタであり、
前記第１から第４のトランジスタのベース端子が前記ＮＭＯＳトランジスタのゲート端子、前記第１から第４のトランジスタのエミッタ端子が前記ＮＭＯＳトランジスタのソース端子、前記第１から第４のトランジスタのコレクタ端子が前記ＮＭＯＳトランジスタのドレイン端子に置き換えられ、
前記第５から第７のトランジスタのベース端子が前記ＰＭＯＳトランジスタのゲート端子、前記第５から第７のトランジスタのエミッタ端子が前記ＰＭＯＳトランジスタのソース端子、前記第５から第７のトランジスタのコレクタ端子が前記ＰＭＯＳトランジスタのドレイン端子に置き換えられていることを特徴とする請求項９または請求項１０記載の周波数変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、ＵＨＦ、マイクロ波、ミリ波などの高周波帯の信号を逓倍あるいは混合する周波数変換器に関するものである。
【背景技術】
【０００２】
以下の特許文献１に開示されている周波数変換器は、下記の３つのＮＰＮトランジスタから構成されている。
（１）コレクタ端子が出力負荷を介して電源に接続されている第１のＮＰＮトランジスタ
（２）コレクタ端子が第１のＮＰＮトランジスタのコレクタ端子と接続され、エミッタ端
子が第１のＮＰＮトランジスタのエミッタ端子と接続されている第２のＮＰＮトラン
ジスタ
（３）コレクタ端子が第１及び第２のＮＰＮトランジスタのエミッタ端子と接続され、エ
ミッタ端子がグランドと接続されている第３のＮＰＮトランジスタ
【０００３】
この周波数変換器では、第１及び第２のＮＰＮトランジスタのベース端子に差動入力端子が接続され、第３のＮＰＮトランジスタのベース端子に単相入力端子が接続されており、差動入力端子から入力された第１の信号の周波数と単相入力端子から入力された第２の信号の周波数が混合された信号が、第１及び第２のＮＰＮトランジスタのコレクタ端子に接続されている出力端子から出力される。
しかし、この周波数変換器では、第３のＮＰＮトランジスタの大信号特性によって、周波数変換器の飽和特性及び歪特性が決定付けられるため、良好な飽和特性及び歪特性が得られ難い課題があった。
以下の特許文献２では、上記の課題を解決するために、第２の信号の入力部分に能動素子であるトランジスタを用いずに、入力負荷回路として伝送線路を設けている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】ＷＯ２００１／００１５６４号公報（図１）
【特許文献２】特開２０１０−１１８９３０号公報（図２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の周波数変換器は以上のように構成されているので、入力負荷回路には、直流電流を通す一方で、第２の信号の周波数で高インピーダンスとなる回路素子を実装する必要がある。そのため、第２の信号の周波数に対して、線路長が約λ／４（λは波長）の長さとなる伝送線路を設ける必要がある。また、アンテナにより受信された信号が単相信号である場合、その単相信号を差動信号に変換する平衡−不平衡回路を信号入力端子の前段に設置する必要があり、例えば、平衡−不平衡回路がマーチャントバランであれば、第２の信号の周波数に対して、線路長が約λ／４の長さとなる伝送線路を備えている。このため、第２の信号の周波数が低い場合には、入力負荷回路や平衡−不平衡回路における伝送線路の線路長が長くなり、回路規模が大きくなってしまう課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、入力負荷回路や平衡−不平衡回路における伝送線路を共用にして、小型化を図ることができる周波数変換器を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る周波数変換器は、自己のベース端子から第１の信号が入力される第１のトランジスタと、自己のベース端子から第１の信号と位相が反転している第２の信号が入力され、自己のエミッタ端子が第１のトランジスタのエミッタ端子と接続されている第２のトランジスタと、自己のベース端子から第２の信号が入力される第３のトランジスタと、自己のベース端子から第１の信号が入力され、自己のエミッタ端子が第３のトランジスタのエミッタ端子と接続されている第４のトランジスタと、第１及び第３のトランジスタのコレクタ端子と電源間に接続されている第１の出力負荷回路と、第２及び第４のトランジスタのコレクタ端子と電源間に接続されている第２の出力負荷回路とを備え、平衡−不平衡回路が、単相信号を差動信号に変換し、その差動信号の一方の信号が流れる第１の平衡端子が第１及び第２のトランジスタのエミッタ端子と接続され、その差動信号の他方の信号が流れる第２の平衡端子が第３及び第４のトランジスタのエミッタ端子と接続されているようにしたものである。
【発明の効果】
【０００８】
この発明によれば、平衡−不平衡回路が、単相信号を差動信号に変換し、その差動信号の一方の信号が流れる第１の平衡端子が第１及び第２のトランジスタのエミッタ端子と接続され、その差動信号の他方の信号が流れる第２の平衡端子が第３及び第４のトランジスタのエミッタ端子と接続されているように構成したので、入力負荷回路や平衡−不平衡回路における伝送線路を共用にして、小型化を図ることができる効果がある。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１による周波数変換器を示す構成図である。
【図２】この発明の実施の形態２による周波数変換器を示す構成図である。
【図３】この発明の実施の形態３による周波数変換器を示す構成図である。
【図４】この発明の実施の形態４による周波数変換器を示す構成図である。
【図５】この発明の実施の形態５による周波数変換器を示す構成図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１はこの発明の実施の形態１による周波数変換器を示す構成図である。
図１において、ＬＯ波入力端子１ａは周波数がｆL0の第１のＬＯ波（第１の信号）を入力する端子である。
ＬＯ波入力端子１ｂは第１の信号と位相が反転している周波数ｆL0の第２のＬＯ波（第２の信号）を入力する端子である。
なお、第１のＬＯ波と第２のＬＯ波は一対の差動信号である。
【００１１】
ＮＰＮトランジスタ２ａは自己のベース端子がＬＯ波入力端子１ａと接続されている第１のトランジスタである。
ＮＰＮトランジスタ２ｂは自己のベース端子がＬＯ波入力端子１ｂと接続され、自己のエミッタ端子がＮＰＮトランジスタ２ａのエミッタ端子と接続されている第２のトランジスタである。
なお、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂからトランジスタ対３ａが構成されている。
【００１２】
ＮＰＮトランジスタ２ｃは自己のベース端子がＬＯ波入力端子１ｂ及びＮＰＮトランジスタ２ｂのベース端子と接続されている第３のトランジスタである。
ＮＰＮトランジスタ２ｄは自己のベース端子がＬＯ波入力端子１ａ及びＮＰＮトランジスタ２ａのベース端子と接続され、自己のエミッタ端子がＮＰＮトランジスタ２ｃのエミッタ端子と接続されている第４のトランジスタである。
なお、ＮＰＮトランジスタ２ｃとＮＰＮトランジスタ２ｄからトランジスタ対３ｂが構成されている。
【００１３】
スイッチング回路４はトランジスタ対３ａとトランジスタ対３ｂからなり、４ａ，４ｂはスイッチング入力信号端子、４ｃ，４ｄはスイッチング出力信号端子である。
出力負荷回路５ａは一端がスイッチング出力信号端子４ｃ（ＮＰＮトランジスタ２ａ，２ｃのコレクタ端子）及び信号出力端子７ａ（第１の出力端子）と接続され、他端が電源６と接続されている第１の出力負荷回路である。
出力負荷回路５ｂは一端がスイッチング出力信号端子４ｄ（ＮＰＮトランジスタ２ｂ，２ｄのコレクタ端子）及び信号出力端子７ｂ（第２の出力端子）と接続され、他端が電源６と接続されている第２の出力負荷回路である。
バイアス回路８はＮＰＮトランジスタ２ａ〜２ｄのベース端子にバイアスを供給する回路である。
【００１４】
平衡−不平衡回路９はマーチャントバラン１０を備えており、不平衡端子１２が単相信号を入力する信号入力端子１１と接続されている。
マーチャントバラン１０は単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子１３ａ（第１の平衡端子）がスイッチング入力信号端子４ａ（ＮＰＮトランジスタ２ａ，２ｂのエミッタ端子）と接続され、その差動信号の他方の信号が流れる平衡端子１３ｂ（第２の平衡端子）がスイッチング入力信号端子４ｂ（ＮＰＮトランジスタ２ｃ，２ｄのエミッタ端子）と接続されている。
【００１５】
マーチャントバラン１０の伝送線路１４は一端が平衡端子１３ａと接続され、他端が接地されている第１の伝送線路であり、伝送線路１４の線路長は入力周波数の略四分の一波長の長さである。
伝送線路１５は一端が平衡端子１３ｂと接続され、他端が接地されている第２の伝送線路であり、伝送線路１５の線路長は入力周波数の略四分の一波長の長さである。
伝送線路１６は一端が不平衡端子１２と接続されている第３の伝送線路であり、伝送線路１６の線路長は入力周波数の略四分の一波長の長さである。
伝送線路１７は一端が伝送線路１６の他端と接続され、他端が開放されている第４の伝送線路であり、伝送線路１７の線路長は入力周波数の略四分の一波長の長さである。
なお、マーチャントバラン１０では、伝送線路１４と伝送線路１６が平行に配置されて、伝送線路１４と伝送線路１６が電磁結合し、伝送線路１５と伝送線路１７が平行に配置されて、伝送線路１５と伝送線路１７が電磁結合する。
【００１６】
次に動作について説明する。
ＬＯ波入力端子１ａから周波数ｆL0の第１のＬＯ波が入力されて、第１のＬＯ波がＮＰＮトランジスタ２ａ，２ｄのベース端子に入力される一方、ＬＯ波入力端子１ｂから周波数ｆL0の第２のＬＯ波が入力されて、第２のＬＯ波がＮＰＮトランジスタ２ｂ，２ｃのベース端子に入力される。
ＮＰＮトランジスタ２ａ，２ｂのＯＮ／ＯＦＦ状態は、ベース端子に入力される信号レベルで決定されるが、第１のＬＯ波と第２のＬＯ波は、一対の差動信号であり、互いの位相が反転しているため、ＮＰＮトランジスタ２ａがＯＮ状態であるときはＮＰＮトランジスタ２ｂがＯＦＦ状態になり、ＮＰＮトランジスタ２ａがＯＦＦ状態であるときはＮＰＮトランジスタ２ｂがＯＮ状態になる。
また、ＮＰＮトランジスタ２ｃ，２ｄのＯＮ／ＯＦＦ状態は、ベース端子に入力される信号レベルで決定されるが、第１のＬＯ波と第２のＬＯ波は、一対の差動信号であり、互いの位相が反転しているため、ＮＰＮトランジスタ２ｃがＯＮ状態であるときはＮＰＮトランジスタ２ｄがＯＦＦ状態になり、ＮＰＮトランジスタ２ｃがＯＦＦ状態であるときはＮＰＮトランジスタ２ｄがＯＮ状態になる。
【００１７】
第１及び第２のＬＯ波の周波数はｆL0であるため、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂは、１／ｆL0の周期で交互にＯＮ状態になる。
また、ＮＰＮトランジスタ２ｃとＮＰＮトランジスタ２ｄは、１／ｆL0の周期で交互にＯＮ状態になる。
なお、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｄのゲート端子には、同じ第１のＬＯ波が入力されるため、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｄは同時にＯＮ状態になる。
また、ＮＰＮトランジスタ２ｂとＮＰＮトランジスタ２ｃのゲート端子には、同じ第２のＬＯ波が入力されるため、ＮＰＮトランジスタ２ｂとＮＰＮトランジスタ２ｃは同時にＯＮ状態になる。
【００１８】
ＮＰＮトランジスタ２ａ，２ｄがＯＮ状態であるときは、電源６から出力負荷回路５ａ、ＮＰＮトランジスタ２ａ及び伝送線路１４を通ってグランドに電流が流れるとともに、電源６から出力負荷回路５ｂ、ＮＰＮトランジスタ２ｄ及び伝送線路１５を通ってグランドに電流が流れる。
一方、ＮＰＮトランジスタ２ｂ，２ｃがＯＮ状態であるときは、電源６から出力負荷回路５ｂ、ＮＰＮトランジスタ２ｂ及び伝送線路１４を通ってグランドに電流が流れるとともに、電源６から出力負荷回路５ａ、ＮＰＮトランジスタ２ｃ及び伝送線路１５を通ってグランドに電流が流れる。
【００１９】
また、信号入力端子１１から単相信号が入力され、その単相信号が不平衡端子１２からマーチャントバラン１０に入力される。
不平衡端子１２から入力された単相信号は、伝送線路１６，１７に流れるが、その際、伝送線路１４と伝送線路１６が電磁結合するとともに、伝送線路１５と伝送線路１７が電磁結合する。
これにより、振幅は同一であるが、位相が互いに逆相の関係にある周波数ｆinの差動信号が平衡端子１３ａ，１３ｂから出力される。
平衡端子１３ａから差動信号の一方の信号が出力されることで、その信号の振幅に応じた電流が、電源６から出力負荷回路５ａ、ＮＰＮトランジスタ２ａ及び伝送線路１４を通ってグランドに電流が流れる。あるいは、電源６から出力負荷回路５ｂ、ＮＰＮトランジスタ２ｂ及び伝送線路１４を通ってグランドに電流が流れる。
また同様に、平衡端子１３ｂから差動信号の他方の信号が出力されることで、その信号の振幅に応じた電流が、電源６から出力負荷回路５ａ、ＮＰＮトランジスタ２ｃ及び伝送線路１５を通ってグランドに電流が流れる。あるいは、電源６から出力負荷回路５ｂ、ＮＰＮトランジスタ２ｄ及び伝送線路１５を通ってグランドに電流が流れる。
【００２０】
この結果、ＮＰＮトランジスタ２ａ，２ｄがＯＮ状態であるときは、第１のＬＯ波の入力に伴ってＮＰＮトランジスタ２ａを流れる電流の周波数ｆL0と、平衡端子１３ａから出力される周波数ｆinの差動信号の一方の信号とが混合され、周波数Ｆｏ（＝ｆL0±ｆin）の周波数混合信号が、出力負荷回路５ａに接続されている信号出力端子７ａから出力される。
また、第１のＬＯ波の入力に伴ってＮＰＮトランジスタ２ｄを流れる電流の周波数ｆL0と、平衡端子１３ｂから出力される周波数ｆinの差動信号の他方の信号とが混合され、周波数Ｆｏ（＝ｆL0±ｆin）の周波数混合信号（信号出力端子７ａから出力される周波数混合信号と位相が反転している信号）が、出力負荷回路５ｂに接続されている信号出力端子７ｂから出力される。
【００２１】
一方、ＮＰＮトランジスタ２ｂ，２ｃがＯＮ状態であるときは、第２のＬＯ波の入力に伴ってＮＰＮトランジスタ２ｂを流れる電流の周波数ｆL0と、平衡端子１３ａから出力される周波数ｆinの差動信号の一方の信号とが混合され、周波数Ｆｏ（＝ｆL0±ｆin）の周波数混合信号が、出力負荷回路５ｂに接続されている信号出力端子７ｂから出力される。
また、第２のＬＯ波の入力に伴ってＮＰＮトランジスタ２ｃを流れる電流の周波数ｆL0と、平衡端子１３ｂから出力される周波数ｆinの差動信号の他方の信号とが混合され、周波数Ｆｏ（＝ｆL0±ｆin）の周波数混合信号（信号出力端子７ｂから出力される周波数混合信号と位相が反転している信号）が、出力負荷回路５ａに接続されている信号出力端子７ａから出力される。
これにより、信号出力端子７ａと信号出力端子７ｂから差動の周波数混合信号が出力される。
【００２２】
ここで、マーチャントバラン１０では、周波数ｆinの差動信号に対して、伝送線路１４，１５の線路長が周波数ｆinの略四分の一波長の長さであるため、その差動信号が入力されるスイッチング回路４のスイッチング入力信号端子４ａ，４ｂは、線路長が略四分の一波長である伝送線路を介して接地されていることになる。
このため、スイッチング回路４のスイッチング入力信号端子４ａ，４ｂは、その差動信号の周波数ｆinで電気的にオープンとなるので、その差動信号に対しては高入力インピーダンスとなる。
したがって、スイッチング入力信号端子４ａ，４ｂからスイッチング回路４に入力された差動信号の振幅を高く保つことができ、また、スイッチング回路４の入力負荷回路に能動素子であるトランジスタを用いていないため、高い飽和特性及び歪特性を得ることができる。
また、スイッチング回路４の入力負荷回路である伝送線路を、一方が接地された伝送線路１４，１５を備えたマーチャントバラン１０と共用しているので、周波数変換器と平衡−不平衡回路を一体化することができる。
【００２３】
以上で明らかなように、この実施の形態１によれば、平衡−不平衡回路９であるマーチャントバラン１０が、単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子１３ａがＮＰＮトランジスタ２ａ，２ｂのエミッタ端子と接続され、その差動信号の他方の信号が流れる平衡端子１３ｂがＮＰＮトランジスタ２ｃ，２ｄのエミッタ端子と接続されているように構成したので、入力負荷回路や平衡−不平衡回路における伝送線路を共用にして、小型化を図ることができる効果を奏する。
【００２４】
実施の形態２．
図２はこの発明の実施の形態２による周波数変換器を示す構成図であり、図２において、図１と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態１では、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｃのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路５ａと接続され、ＮＰＮトランジスタ２ｂとＮＰＮトランジスタ２ｄのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路５ｂと接続されているものを示したが、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路５ａと接続され、ＮＰＮトランジスタ２ｃとＮＰＮトランジスタ２ｄのコレクタ端子が接続されて、それらのコレクタ端子が出力負荷回路５ｂと接続されているようにしてもよい。
【００２５】
次に動作について説明する。
ＬＯ波入力端子１ａから周波数ｆL0の第１のＬＯ波が入力されて、第１のＬＯ波がＮＰＮトランジスタ２ａ，２ｄのベース端子に入力される一方、ＬＯ波入力端子１ｂから周波数ｆL0の第２のＬＯ波が入力されて、第２のＬＯ波がＮＰＮトランジスタ２ｂ，２ｃのベース端子に入力される。
ＮＰＮトランジスタ２ａ，２ｂのＯＮ／ＯＦＦ状態は、ベース端子に入力される信号レベルで決定されるが、第１のＬＯ波と第２のＬＯ波は、一対の差動信号であり、互いの位相が反転しているため、ＮＰＮトランジスタ２ａがＯＮ状態であるときはＮＰＮトランジスタ２ｂがＯＦＦ状態になり、ＮＰＮトランジスタ２ａがＯＦＦ状態であるときはＮＰＮトランジスタ２ｂがＯＮ状態になる。
また、ＮＰＮトランジスタ２ｃ，２ｄのＯＮ／ＯＦＦ状態は、ベース端子に入力される信号レベルで決定されるが、第１のＬＯ波と第２のＬＯ波は、一対の差動信号であり、互いの位相が反転しているため、ＮＰＮトランジスタ２ｃがＯＮ状態であるときはＮＰＮトランジスタ２ｄがＯＦＦ状態になり、ＮＰＮトランジスタ２ｃがＯＦＦ状態であるときはＮＰＮトランジスタ２ｄがＯＮ状態になる。
【００２６】
第１及び第２のＬＯ波の周波数はｆL0であるため、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂは、１／ｆL0の周期で交互にＯＮ状態になる。
また、ＮＰＮトランジスタ２ｃとＮＰＮトランジスタ２ｄは、１／ｆL0の周期で交互にＯＮ状態になる。
なお、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｄのゲート端子には、同じ第１のＬＯ波が入力されるため、ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｄは同時にＯＮ状態になる。
また、ＮＰＮトランジスタ２ｂとＮＰＮトランジスタ２ｃのゲート端子には、同じ第２のＬＯ波が入力されるため、ＮＰＮトランジスタ２ｂとＮＰＮトランジスタ２ｃは同時にＯＮ状態になる。
【００２７】
ＮＰＮトランジスタ２ａ，２ｄがＯＮ状態であるときは、電源６から出力負荷回路５ａ、ＮＰＮトランジスタ２ａ及び伝送線路１４を通ってグランドに電流が流れるとともに、電源６から出力負荷回路５ｂ、ＮＰＮトランジスタ２ｄ及び伝送線路１５を通ってグランドに電流が流れる。
一方、ＮＰＮトランジスタ２ｂ，２ｃがＯＮ状態であるときは、電源６から出力負荷回路５ａ、ＮＰＮトランジスタ２ｂ及び伝送線路１４を通ってグランドに電流が流れるとともに、電源６から出力負荷回路５ｂ、ＮＰＮトランジスタ２ｃ及び伝送線路１５を通ってグランドに電流が流れる。
【００２８】
また、信号入力端子１１から単相信号が入力され、その単相信号が不平衡端子１２からマーチャントバラン１０に入力される。
不平衡端子１２から入力された単相信号は、伝送線路１６，１７に流れるが、その際、伝送線路１４と伝送線路１６が電磁結合するとともに、伝送線路１５と伝送線路１７が電磁結合する。
これにより、振幅は同一であるが、位相が互いに逆相の関係にある周波数ｆinの差動信号が平衡端子１３ａ，１３ｂから出力される。
平衡端子１３ａから差動信号の一方の信号が出力されることで、その信号の振幅に応じた電流が、電源６から出力負荷回路５ａ、ＮＰＮトランジスタ２ａ及び伝送線路１４を通ってグランドに電流が流れる。あるいは、電源６から出力負荷回路５ａ、ＮＰＮトランジスタ２ｂ及び伝送線路１４を通ってグランドに電流が流れる。
また同様に、平衡端子１３ｂから差動信号の他方の信号が出力されることで、その差動信号の振幅に応じた電流が、電源６から出力負荷回路５ｂ、ＮＰＮトランジスタ２ｃ及び伝送線路１５を通ってグランドに電流が流れる。あるいは、電源６から出力負荷回路５ｂ、ＮＰＮトランジスタ２ｄ及び伝送線路１５を通ってグランドに電流が流れる。
【００２９】
この結果、ＮＰＮトランジスタ２ａがＯＮ状態であるときは、第１のＬＯ波の入力に伴ってＮＰＮトランジスタ２ａを流れる電流の周波数ｆL0と、平衡端子１３ａから出力される周波数ｆinの差動信号の一方の信号とが混合され、周波数Ｆｏ（＝ｆL0±ｆin）の周波数混合信号が、出力負荷回路５ａに接続されている信号出力端子７ａから出力される。
一方、ＮＰＮトランジスタ２ｂがＯＮ状態であるときは、第２のＬＯ波の入力に伴ってＮＰＮトランジスタ２ｂを流れる電流の周波数ｆL0と、平衡端子１３ａから出力される周波数ｆinの差動信号の一方の信号とが混合され、周波数Ｆｏ（＝ｆL0±ｆin）の周波数混合信号が、出力負荷回路５ａに接続されている信号出力端子７ａから出力される。
ＮＰＮトランジスタ２ａとＮＰＮトランジスタ２ｂは、上述したように、１／ｆL0の周期で交互にＯＮ状態になるので、周波数２ｆL0と周波数ｆinが混合されていることと等価であり、信号出力端子７ａから出力される周波数混合信号の周波数Ｆｏは、２ｆL0±ｆinになる。
【００３０】
また同様に、ＮＰＮトランジスタ２ｄがＯＮ状態であるときは、第１のＬＯ波の入力に伴ってＮＰＮトランジスタ２ｄを流れる電流の周波数ｆL0と、平衡端子１３ｂから出力される周波数ｆinの差動信号の他方の信号とが混合され、周波数Ｆｏ（＝ｆL0±ｆin）の周波数混合信号が、出力負荷回路５ｂに接続されている信号出力端子７ｂから出力される。
一方、ＮＰＮトランジスタ２ｃがＯＮ状態であるときは、第２のＬＯ波の入力に伴ってＮＰＮトランジスタ２ｃを流れる電流の周波数ｆL0と、平衡端子１３ｂから出力される周波数ｆinの差動信号の他方の信号とが混合され、周波数Ｆｏ（＝ｆL0±ｆin）の周波数混合信号が、出力負荷回路５ｂに接続されている信号出力端子７ｂから出力される。
ＮＰＮトランジスタ２ｃとＮＰＮトランジスタ２ｄは、上述したように、１／ｆL0の周期で交互にＯＮ状態になるので、周波数２ｆL0と周波数ｆinが混合されていることと等価であり、信号出力端子７ｂから出力される周波数混合信号の周波数Ｆｏは、２ｆL0±ｆinになる。
これにより、信号出力端子７ａと信号出力端子７ｂから差動の周波数混合信号が出力される。
【００３１】
この実施の形態２の場合も、上記実施の形態１と同様の理由で、高い飽和特性及び歪特性を得ることができる。
また、スイッチング回路４の入力負荷回路である伝送線路を、一方が接地された伝送線路１４，１５を備えたマーチャントバラン１０と共用しているので、周波数変換器と平衡−不平衡回路を一体化することができ、周波数変換器の小型化を図ることができる。
【００３２】
実施の形態３．
図３はこの発明の実施の形態３による周波数変換器を示す構成図であり、図３において、図１と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態１，２では、平衡−不平衡回路９がマーチャントバラン１０を備えているものを示したが、図３に示すように、平衡−不平衡回路９がトランスバラン２０を備えるようにしてもよい。
図３の周波数変換器は、図１の周波数変換器における平衡−不平衡回路９をトランスバラン２０で構成している例を示しているが、図２の周波数変換器における平衡−不平衡回路９をトランスバラン２０で構成してもよい。
トランスバラン２０は単相信号を差動信号に変換し、その差動信号の一方の信号が流れる平衡端子１３ａがスイッチング入力信号端子４ａと接続され、その差動信号の他方の信号が流れる平衡端子１３ｂがスイッチング入力信号端子４ｂと接続されている。
【００３３】
トランスバラン２０のコイル２１は一端が平衡端子１３ａと接続され、他端が接地されている第１のコイルである。
コイル２２は一端がコイル２１の他端と接続され（一端が接地されている）、他端が平衡端子１３ｂと接続されている第２のコイルである。
コイル２３は一端が不平衡端子１２と接続され、他端が接地されている第３のコイルである。
なお、トランスバラン２０では、コイル２１，２２とコイル２３が平行に配置されており、入力された単相信号によってコイル２３に生じる電圧に応じて、コイル２１，２２に電圧が誘起される。
【００３４】
次に動作について説明する。
平衡−不平衡回路９がトランスバラン２０で構成されている点以外は、上記実施の形態１，２と同様であるため、ここでは、トランスバラン２０の動作だけを説明する。
信号入力端子１１から単相信号が入力されると、その単相信号が不平衡端子１２からトランスバラン２０に入力される。
【００３５】
トランスバラン２０のコイル２３は、不平衡端子１２から単相信号が入力されると、その単相信号によって電圧が生じる。
トランスバラン２０では、コイル２１，２２とコイル２３が平行に配置されているため、コイル２３に生じる電圧に応じて、コイル２１，２２に電圧が誘起される。
このとき、コイル２１とコイル２２の接続部分が接地されているので、平衡端子１３ａと平衡端子１３ｂでは、逆の位相の電圧となり、その結果、差動信号が平衡端子１３ａ，１３ｂから出力される。なお、周波数変換動作は、上記実施の形態１，２と同様である。
【００３６】
また、トランスバラン２０では、コイル２１とコイル２２の接続部分が接地されているので、平衡端子１３ａ，１３ｂが接続されているスイッチング回路４のスイッチング入力信号端子４ａ，４ｂは、差動信号の周波数ｆin（高周波帯）に対して、電気的にオープンとなる。
したがって、スイッチング入力信号端子４ａ，４ｂからスイッチング回路４に入力された差動信号の振幅を高く保つことができ、また、スイッチング回路４の入力負荷回路に能動素子であるトランジスタを用いていないため、高い飽和特性及び歪特性を得ることができる。
また、スイッチング回路４の入力負荷回路である伝送線路を、一方が接地されたコイルを備えたトランスバラン２０と共用しているので、周波数変換器と平衡−不平衡回路を一体化することができ、周波数変換器の小型化を図ることができる。
【００３７】
実施の形態４．
図４はこの発明の実施の形態４による周波数変換器を示す構成図であり、図４において、図１と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態１〜３では、出力負荷回路５ａ，５ｂの具体的な構成を開示していないが、この実施の形態４では、出力負荷回路５ａ，５ｂの具体的な構成を開示する。
【００３８】
出力負荷回路５ａのＰＮＰトランジスタ３１ａは自己のベース端子及びコレクタ端子がスイッチング出力信号端子４ｃと接続され、自己のエミッタ端子が電源６と接続されている第５のトランジスタである。
ＰＮＰトランジスタ３１ｂは自己のベース端子がＰＮＰトランジスタ３１ａのベース端子と接続され、自己のエミッタ端子が電源６と接続され、自己のコレクタ端子が信号出力端子７ａと接続されている第６のトランジスタである。
【００３９】
出力負荷回路５ｂのＰＮＰトランジスタ３１ｃは自己のベース端子及びコレクタ端子がスイッチング出力信号端子４ｄと接続され、自己のエミッタ端子が電源６と接続されている第７のトランジスタである。
ＰＮＰトランジスタ３１ｄは自己のベース端子がＰＮＰトランジスタ３１ｃのベース端子と接続され、自己のエミッタ端子が電源６と接続され、自己のコレクタ端子が信号出力端子７ｂと接続されている第８のトランジスタである。
図４の周波数変換器では、図１の周波数変換器における出力負荷回路５ａ，５ｂの具体的な構成を開示しているが、この出力負荷回路５ａ，５ｂの具体的な構成を図１〜図３の周波数変換器に適用してもよい。
【００４０】
出力負荷回路５ａにおけるＰＮＰトランジスタ３１ａとＰＮＰトランジスタ３１ｂはカレントミラーの関係にあり、また、出力負荷回路５ｂにおけるＰＮＰトランジスタ３１ｃとＰＮＰトランジスタ３１ｄはカレントミラーの関係にあり、トランジスタの面積比によって流れる電流比が決まる。
スイッチング回路４のスイッチング出力信号端子４ｃ，４ｄから出力される周波数混合信号は、ＰＮＰトランジスタ３１ａ，３１ｃからカレントミラーの関係によってＰＮＰトランジスタ３１ｂ，３１ｄに発生し、その周波数混合信号が信号出力端子７ａ，７ｂから出力される。
【００４１】
このようなＰＮＰトランジスタによる能動負荷回路は、抵抗による出力負荷回路と比べて、電源電圧や電流値の制限が少なく、ＰＮＰトランジスタの出力抵抗を負荷とするため、高負荷インピーダンスが得られる。したがって、出力振幅を大きくとることができるため、高変換利得を実現することができる。
なお、ＰＮＰトランジスタの面積比（カレントミラー比）は、必要な出力電力や負荷条件によって適宜設定するものである。
【００４２】
実施の形態５．
図５はこの発明の実施の形態５による周波数変換器を示す構成図であり、図５において、図１と同一符号は同一または相当部分を示すので説明を省略する。
上記実施の形態１〜３では、出力負荷回路５ａ，５ｂの具体的な構成を開示していないが、この実施の形態５では、出力負荷回路５ａ，５ｂの具体的な構成を開示する。
【００４３】
出力負荷回路５ａは、自己のコレクタ端子がスイッチング出力信号端子４ｃ及び信号出力端子７ａと接続され、自己のエミッタ端子が電源６と接続されているＰＮＰトランジスタ３２ａ（第５のトランジスタ）から構成されている。
出力負荷回路５ｂは、自己のコレクタ端子がスイッチング出力信号端子４ｄ及び信号出力端子７ｂと接続され、自己のエミッタ端子が電源６と接続されているＰＮＰトランジスタ３２ｂ（第６のトランジスタ）から構成されている。
【００４４】
ＰＮＰトランジスタ３３は自己のベース端子がＰＮＰトランジスタ３２ａ，３２ｂのベース端子と接続され、自己のエミッタ端子が電源６と接続され、自己のベース端子及びコレクタ端子が定電流源３４と接続されている第７のトランジスタである。
図５の周波数変換器では、図１の周波数変換器における出力負荷回路５ａ，５ｂの具体的な構成を開示しているが、この出力負荷回路５ａ，５ｂの具体的な構成を図１〜図３の周波数変換器に適用してもよい。
【００４５】
ＰＮＰトランジスタ３２ａ，３２ｂと、ベース端子とコレクタ端子が短絡されているカレントミラー基準トランジスタであるＰＮＰトランジスタ３３とは、それぞれベース端子を共通に接続しているカレントミラーの関係にある。
バイアス回路８の設定によって決まるトランジスタ対３ａ，３ｂを流れる電流値と、カレントミラーの関係により決まるＰＮＰトランジスタ３２ａ，３２ｂを流れる電流値を等しく設定することにより、ＰＮＰトランジスタ３２ａ，３２ｂは、それぞれ能動負荷回路として動作する。
【００４６】
このようなＰＮＰトランジスタによる能動負荷回路は、抵抗による出力負荷回路と比べて、電源電圧や電流値の制限が少なく、ＰＮＰトランジスタの出力抵抗を負荷とするため、高負荷インピーダンスが得られる。したがって、出力振幅を大きくとることができるため、高変換利得を実現することができる。
【００４７】
実施の形態６．
上記実施の形態１〜５では、スイッチング回路４を構成している全てのトランジスタがＮＰＮトランジスタ（接合型バイポーラトランジスタ）であるものを示したが、スイッチング回路４を構成している全てのトランジスタがＮＭＯＳトランジスタ（電界効果トランジスタ）であってもよく、同一の動作及び同様の効果が得られる。
スイッチング回路４を構成している全てのトランジスタをＮＭＯＳトランジスタとする場合、全てのＮＰＮトランジスタのベース端子をＮＭＯＳトランジスタのゲート端子に置き換え、全てのＮＰＮトランジスタのエミッタ端子をＮＭＯＳトランジスタのソース端子に置き換え、全てのＮＰＮトランジスタのコレクタ端子をＮＭＯＳトランジスタのドレイン端子に置き換えるようにすればよい。
【００４８】
また、上記実施の形態４，５では、出力負荷回路５ａ，５ｂを構成している全てのトランジスタ及び第６のトランジスタがＰＮＰトランジスタ（接合型バイポーラトランジスタ）であるものを示したが、出力負荷回路５ａ，５ｂを構成している全てのトランジスタ及び第６のトランジスタがＰＭＯＳトランジスタ（電界効果トランジスタ）であってもよく、同一の動作及び同様の効果が得られる。
出力負荷回路５ａ，５ｂを構成している全てのトランジスタ及び第６のトランジスタをＰＮＰトランジスタとする場合、全てのＰＮＰトランジスタのベース端子をＰＭＯＳトランジスタのゲート端子に置き換え、全てのＰＮＰトランジスタのエミッタ端子をＰＭＯＳトランジスタのソース端子に置き換え、全てのＰＮＰトランジスタのコレクタ端子をＰＭＯＳトランジスタのドレイン端子に置き換えるようにすればよい。
【００４９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００５０】
１ａ，１ｂ  ＬＯ波入力端子、２ａ  ＮＰＮトランジスタ（第１のトランジスタ）、２ｂ  ＮＰＮトランジスタ（第２のトランジスタ）、２ｃ  ＮＰＮトランジスタ（第３のトランジスタ）、２ｄ  ＮＰＮトランジスタ（第４のトランジスタ）、３ａ，３ｂ  トランジスタ対、４  スイッチング回路、４ａ，４ｂ  スイッチング入力信号端子、４ｃ，４ｄ  スイッチング出力信号端子、５ａ  出力負荷回路（第１の出力負荷回路）、５ｂ  出力負荷回路（第２の出力負荷回路）、６  電源、７ａ  信号出力端子（第１の出力端子）、７ｂ  信号出力端子（第２の出力端子）、８  バイアス回路、９  平衡−不平衡回路、１０  マーチャントバラン、１１  信号入力端子、１２  不平衡端子、１３ａ  平衡端子（第１の平衡端子）、１３ｂ  平衡端子（第２の平衡端子）、１４  伝送線路（第１の伝送線路）、１５  伝送線路（第２の伝送線路）、１６  伝送線路（第３の伝送線路）、１７  伝送線路（第４の伝送線路）、２０  トランスバラン、２１  コイル（第１のコイル）、２２  コイル（第２のコイル）、２３  コイル（第３のコイル）、３１ａ  ＰＮＰトランジスタ（第５のトランジスタ）、３１ｂ  ＰＮＰトランジスタ（第６のトランジスタ）、３１ｃ  ＰＮＰトランジスタ（第７のトランジスタ）、３１ｄ  ＰＮＰトランジスタ（第８のトランジスタ）、３２ａ  ＰＮＰトランジスタ（第５のトランジスタ）、３２ｂ  ＰＮＰトランジスタ（第６のトランジスタ）、３３  ＰＮＰトランジスタ（第７のトランジスタ）、３４  定電流源。
【図１】
2015100078.tif 000003
【図２】
2015100078.tif 000004
【図３】
2015100078.tif 000005
【図４】
2015100078.tif 000006
【図５】
2015100078.tif 000007