(57)【要約】【課題】アクティブマトリクス型ＥＬ表示装置において、画素を構成するＴＦＴの特性のバラつきや、表示装置を使用する環境温度の変化に対して、輝度表示のバラつきを抑えることを課題とする。【解決手段】時間階調方式を用いる。且つＥＬ駆動用ＴＦＴを、オン状態において飽和領域で動作させることにより、ＥＬ駆動用ＴＦＴのドレイン電流を一定に保つことができる。これにより、ＥＬ素子に一定の電流を流すことができ、正確な階調表示の高画質なアクティブマトリクス型ＥＬ表示装置が提供される。【選択図】図１
2015132835.tif 000002
【特許請求の範囲】
【請求項１】
ＥＬ素子と、第１及び第２のトランジスタと、抵抗と、を有し、
前記第１のトランジスタは、ゲートがゲート信号を供給することができる機能を有する配線に電気的に接続され、ソースまたはドレインの一方がソース信号を供給することができる機能を有する配線に電気的に接続され、ソースまたはドレインの他方が、第２のトランジスタのゲートに電気的に接続され、
前記第２のトランジスタは、ソースまたはドレインの一方が、前記抵抗の第１の端子に電気的に接続され、ソースまたはドレインの他方が、前記ＥＬ素子の第１の電極と電気的に接続され、
前記抵抗は、第２の端子が電源を供給することができる機能を有する配線に電気的に接続される画素を有する表示装置であって、
１フレーム期間を複数のサブフレーム期間に分割し、前記複数のサブフレーム期間それぞれにおいて、前記第２のトランジスタのゲートに、第１のゲート電圧または第２のゲート電圧が印加され、
前記第１のゲート電圧が、前記第２のトランジスタのゲートに印加されると、前記第２のトランジスタのドレイン電流が、前記ＥＬ素子の両電極間に流れ、前記ＥＬ素子は発光状態となり、
前記第２のゲート電圧が、前記第２のトランジスタのゲートに印加されると、前記第２のトランジスタが非導通状態となって、前記ＥＬ素子は非発光状態となり、
前記第１のゲート電圧が、前記第２のトランジスタのゲートに印加されるとき、前記第２のトランジスタのゲート・ソース間の電圧の絶対値は、前記第２のトランジスタのドレイン・ソース間の電圧の絶対値以下であることを特徴とする表示装置。
【請求項２】
請求項１において、
前記抵抗の抵抗値は１×１０６Ω以上であり、
前記ＥＬ素子が発光状態である時、前記電源を供給することができる機能を有する配線と前記第２のトランジスタのゲートとに与えられる電位差は１２Ｖ以上であることを特徴とする表示装置。
【請求項３】
請求項１または２において、
前記抵抗の抵抗値が２×１０６Ωであり、前記電源を供給することができる機能を有する配線と前記第２のトランジスタのゲートとに与えられる電位差が２０Ｖであり、前記第２のトランジスタのドレイン電流と、第２のＥＬ素子と電気的に接続された第３のトランジスタのドレイン電流と、のばらつきは０．６％以下であることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子
表示装置の駆動方法に関する。特に半導体素子（半導体薄膜を用いた素子）を用いたＥＬ
表示装置の駆動方法に関する。またＥＬ表示装置を表示部に用いた電子機器に関する。
【０００２】
なお、本明細書中では、ＥＬ素子とは、一重項励起子からの発光（蛍光）を利用するも
のと、三重項励起子からの発光（燐光）を利用するものの両方を示すものとする。
【背景技術】
【０００３】
近年、自発光型素子としてＥＬ素子を有したＥＬ表示装置の開発が活発化している。Ｅ
Ｌ表示装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）
又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）
とも呼ばれている。
【０００４】
ＥＬ表示装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極（陽極
と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となってい
る。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層
／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く
、現在、研究開発が進められているＥＬ表示装置はほとんどこの構造を採用している。
【０００５】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層の順に積層する構
造、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構
造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００６】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よっ
て上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層
に含まれる。
【０００７】
そして、上記構造でなるＥＬ層に一対の電極（両電極）間に所定の電圧をかけ、それに
より発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素
子が発光することを、ＥＬ素子が駆動すると呼ぶ。
【０００８】
ＥＬ表示装置の駆動方法として、アクティブマトリクス型ＥＬ表示装置が挙げられる。
【０００９】
図３に、アクティブマトリクス型ＥＬ表示装置の画素部の構成の例を示す。ゲート信号
線駆動回路から選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイ
ッチング用ＴＦＴ３０１のゲート電極に接続されている。また、各画素が有するスイッチ
ング用ＴＦＴ３０１のソース領域とドレイン領域は、一方がソース信号線駆動回路から信
号を入力するソース信号線（Ｓ１〜Ｓｘ）に、他方がＥＬ駆動用ＴＦＴ３０２のゲート電
極及び各画素が有するコンデンサ３０３の一方の電極に接続されている。コンデンサ３０
３のもう一方の電極は、電源供給線（Ｖ１〜Ｖｘ）に接続されている。各画素の有するＥ
Ｌ駆動用ＴＦＴ３０２のソース領域とドレイン領域の一方は、電源供給線（Ｖ１〜Ｖｘ）
に、他方は、各画素が有するＥＬ素子３０４の一方の電極に接続されている。
【００１０】
ＥＬ素子３０４は、陽極と、陰極と、陽極と陰極の間に設けられたＥＬ層とを有する。
ＥＬ素子３０４の陽極がＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域と接続
している場合、ＥＬ素子３０４の陽極が画素電極、陰極が対向電極となる。逆に、ＥＬ素
子３０４の陰極がＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域と接続してい
る場合、ＥＬ素子３０４の陰極が画素電極、陽極が対向電極となる。
【００１１】
なお、本明細書において、対向電極の電位を対向電位という。なお、対向電極に対向電
位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動
電圧であり、このＥＬ駆動電圧がＥＬ層に印加される。
【００１２】
上記ＥＬ表示装置の階調表示方法として、アナログ階調方式と、時間階調方式が挙げら
れる。
【００１３】
まず、ＥＬ表示装置のアナログ階調方式について説明する。図３で示した表示装置をア
ナログ階調方式で駆動した場合のタイミングチャートを図４に示す。１つのゲート信号線
が選択されてから、その次のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）
と呼ぶ。また、１つの画像が選択されてから、次の画像が選択されるまでの期間が、１フ
レーム期間に相当する。図３のＥＬ表示装置の場合、ゲート信号線はｙ本あるので、１フ
レーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【００１４】
解像度が高くなるにつれ、１フレーム期間中のライン期間の数も増え、駆動回路を高い
周波数で駆動しなければならなくなる。
【００１５】
電源供給線（Ｖ１〜Ｖｘ）は、一定の電位（電源電位）に保たれている。また、対向電
位も一定に保たれている。対向電位は、ＥＬ素子が発光する程度に電源電位との間に電位
差を有している。
【００１６】
第１のライン期間（Ｌ１）においてゲート信号線Ｇ１にはゲート信号線駆動回路からの
選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信
号が入力される。
【００１７】
ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ３０１はオンの状態になる
ので、ソース信号線（Ｓ１〜Ｓｘ）に入力されたアナログのビデオ信号は、スイッチング
用ＴＦＴ３０１を介してＥＬ駆動用ＴＦＴ３０２のゲート電極に入力される。
【００１８】
スイッチング用ＴＦＴ３０１がオンとなって画素内に入力されたアナログのビデオ信号
の電位により、ＥＬ駆動用ＴＦＴ３０２のゲート電圧が変化する。このときＥＬ駆動用Ｔ
ＦＴ３０２のＩｄ−Ｖｇ特性に従ってゲート電圧に対してドレイン電流が１対１で決まる
。即ち、ＥＬ駆動用ＴＦＴ３０２のゲート電極に入力されるアナログのビデオ信号の電位
に対応して、ドレイン領域の電位（オンのＥＬ駆動電位）が定まり、所定のドレイン電流
がＥＬ素子に流れ、その電流量に対応した発光量で前記ＥＬ素子が発光する。
【００１９】
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入
力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓ
ｘ）へのアナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて
１つのライン期間としても良い。そして次に第２のライン期間（Ｌ２）となりゲート信号
線Ｇ２に選択信号が入力される。そして第１のライン期間（Ｌ１）と同様にソース信号線
（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。
【００２０】
そして全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期
間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレー
ム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形
成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム
期間としても良い。
【００２１】
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光
量の制御によって階調表示がなされる。このように、アナログ階調方式では、ソース信号
線に入力されるアナログのビデオ信号の電位の変化で階調表示が行われる。
【００２２】
次に、時間階調方式について説明する。
【００２３】
時間階調方式では、画素にデジタル信号を入力して、ＥＬ素子の発光状態もしくは非発
光状態を選択し、１フレーム期間あたりにＥＬ素子が発光した期間の累計によって階調を
表現する。
【００２４】
ここでは２n（ｎは、自然数）階調を表現する場合ついて説明する。図３で示した表示
装置を、この時間階調方式で駆動した場合のタイミングチャートを図５に示す。まず、１
フレーム期間をｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）に分割する。なお、画素部の全
ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。また、１フレーム
期間をさらに複数に分割した期間をサブフレーム期間と呼ぶ。階調数が多くなるにつれて
１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００２５】
１つのサブフレーム期間は書き込み期間（Ｔａ）と表示期間（Ｔｓ）とに分けられる。
書き込み期間とは、１サブフレーム期間中、全画素にデジタル信号を入力する期間であり
、表示期間（点灯期間とも呼ぶ）とは、入力されたデジタル信号によってＥＬ素子が発光
または非発光状態となり、表示を行う期間を示している。
【００２６】
また、図５に示したＥＬ駆動電圧は発光状態を選択されたＥＬ素子のＥＬ駆動電圧を表
す。すなわち、発光状態を選択されたＥＬ素子のＥＬ駆動電圧（図５）
は、書き込み期間中は０Ｖとなり、表示期間中はＥＬ素子が発光する程度の大きさを有す
る。
【００２７】
対向電位は外部スイッチ（図示せず）により制御され、対向電位は、書き込み期間にお
いて電源電位とほぼ同じ高さに保たれ、表示期間において電源電位との間にＥＬ素子が発
光する程度の電位差を有する。
【００２８】
まず、それぞれのサブフレーム期間が有する書き込み期間と表示期間について、図３と
図５を用いて詳しく説明し、その後、時間階調表示について説明する。
【００２９】
まずゲート信号線Ｇ１にゲート信号が入力され、ゲート信号線Ｇ１に接続されている全
てのスイッチング用ＴＦＴ３０１がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｘ
）に順にデジタル信号が入力される。対向電位は電源供給線（Ｖ１〜Ｖｘ）の電位（電源
電位）と同じ高さに保たれている。デジタル信号は「０」または「１」の情報を有してい
る。「０」と「１」のデジタル信号はそれぞれＨｉまたはＬｏのいずれかの電圧を有する
信号を意味する。
【００３０】
そしてソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッ
チング用ＴＦＴ３０１を介してＥＬ駆動用ＴＦＴ３０２のゲート電極に入力される。また
コンデンサ３０３にもデジタル信号が入力され保持される。
【００３１】
そして順にゲート信号線Ｇ２〜Ｇｙにゲート信号を入力することで上述した動作を繰り
返し、全ての画素にデジタル信号が入力され、各画素において入力されたデジタル信号が
保持される。全ての画素にデジタル信号が入力されるまでの期間を書き込み期間と呼ぶ。
【００３２】
全ての画素にデジタル信号が入力されると、全てのスイッチング用ＴＦＴ３０１はオフ
の状態となる。そして対向電極に接続されている外部スイッチ（図示せず）によって、対
向電位は、電源電位との間にＥＬ素子３０４が発光する程度の電位差を有するように変化
する。
【００３３】
デジタル信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ３０２はオフの状態
となりＥＬ素子３０４は発光しない。逆に、「１」の情報を有していた場合、ＥＬ駆動用
ＴＦＴ３０２はオンの状態となる。その結果ＥＬ素子３０４の画素電極はほぼ電源電位に
等しく保たれ、ＥＬ素子３０４は発光する。このようにデジタル信号が有する情報によっ
て、ＥＬ素子の発光状態または非発光状態が選択され、全ての画素が一斉に表示を行う。
全ての画素が表示を行うことによって、画像が形成される。画素が表示を行う期間を表示
期間と呼ぶ。
【００３４】
ｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）がそれぞれ有する書き込み期間（Ｔａ1〜Ｔ
ａn）の長さは全て同じである。ＳＦ1〜ＳＦnがそれぞれ有する表示期間（Ｔｓ）をそれ
ぞれＴｓ1〜Ｔｓnとする。
【００３５】
表示期間の長さは、Ｔｓ1：Ｔｓ2：Ｔｓ3：…：Ｔｓ(n-1)：Ｔｓn＝２0：２-1：２-2：
…：２-(n-2)：２-(n-1)となるように設定する。この表示期間の組み合わせで２n階調の
うち所望の階調表示を行うことができる。
【００３６】
表示期間はＴｓ1〜Ｔｓnまでのいずれかの期間である。ここではＴｓ1の期間、所定の
画素を点灯させたとする。
【００３７】
次に、再び書き込み期間に入り、全画素にデータ信号を入力したら表示期間に入る。こ
のときはＴｓ2〜Ｔｓnのいずれかの期間が表示期間となる。ここではＴｓ2の期間、所定
の画素を点灯させたとする。
【００３８】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ3、Ｔ
ｓ4…Ｔｓnと表示期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとす
る。
【００３９】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、
画素が点灯していた表示期間の長さを積算することによって、その画素の階調がきまる。
例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると
、Ｔｓ1とＴｓ2において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ3とＴｓ5
とＴｓ8を選択した場合には１６％の輝度が表現できる。
【００４０】
なお、ｎビットのデジタル信号を入力して階調を表現する時間階調方式の駆動方法にお
いて、１フレーム期間を複数のサブフレーム期間に分割する際の、分割数や個々のサブフ
レーム期間の長さ等は、上記に限定されない。
【発明の概要】
【発明が解決しようとする課題】
【００４１】
従来例に示したアナログ階調方式を用いる場合の問題点を次に挙げる。
【００４２】
アナログ階調方式では、ＴＦＴの特性のバラツキが、階調表示に大きく影響するという
問題点がある。例えばスイッチング用ＴＦＴのＩｄ−Ｖｇ特性が、同じ階調を表現する２
つの画素で異なる場合（どちらかの画素の特性が、もう一方に対して全体的にプラス又は
マイナス側へシフトした場合）を想定する。
【００４３】
その場合、各スイッチング用ＴＦＴのドレイン電流は異なる値となり、各画素のＥＬ駆
動用ＴＦＴには異なる値のゲート電圧が印加されることになる。即ち、各ＥＬ素子に対し
て異なる量の電流が流れ、結果として異なる発光量となり、同じ階調を表現することがで
きなくなる。
【００４４】
また、仮に各画素のＥＬ駆動用ＴＦＴに等しいゲート電圧が印加されたとしても、ＥＬ
駆動用ＴＦＴのＩｄ−Ｖｇ特性にバラツキがあれば、同じドレイン電流を出力することは
できない。そのため、Ｉｄ−Ｖｇ特性が僅かでも異なれば、等しいゲート電圧が印加され
ても、出力される電流量は大きく異なるといった事態が生じうる。すると僅かなＩｄ−Ｖ
ｇ特性のバラツキによって、同じ電圧の信号を入力してもＥＬ素子の発光量が隣接画素で
大きく異なってしまう。
【００４５】
実際には、スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴとの、両者のバラツキの相乗効果
となるので、さらに大きく階調表示がバラつくことになる。このように、アナログ階調表
示はＴＦＴの特性バラツキに対して極めて敏感である。そのため、このＥＬ表示装置が、
階調表示を行う場合、その表示にムラが多いことが問題となる。
【００４６】
次に、時間階調方式を用いる場合の問題点を挙げる。
【００４７】
時間階調方式では、ＥＬ素子の輝度は、ＥＬ素子に電流が流れ発光していた時間によっ
て表現される。そのため、上記のアナログ階調方式において問題となった、ＴＦＴの特性
バラツキによる表示ムラは、大幅に抑えられる。しかし、別の問題がある。
【００４８】
ＥＬ素子に流れる電流は、ＥＬ素子の両電極間に印加される電圧（ＥＬ駆動電圧）によ
って制御されている。このＥＬ駆動電圧は、電源電位と対向電位の電位差から、ＥＬ駆動
用ＴＦＴのドレイン・ソース間の電圧を差し引いた電圧である。ＥＬ駆動用ＴＦＴの特性
のバラツキによるドレイン・ソース間電圧のバラツキの影響を避け、このＥＬ駆動電圧を
一定に保つため、ＥＬ駆動用ＴＦＴのドレイン・ソース間の電圧は、ＥＬ駆動電圧に比べ
て遙かに小さく設定される。このとき、ＥＬ駆動用ＴＦＴは線形領域で動作している。
【００４９】
ＴＦＴ動作において、線型領域とは、ＴＦＴのドレイン・ソース間の電圧ＶDSが、ＴＦ
Ｔのゲート電圧ＶGSより小さな場合の動作領域に相当する。
【００５０】
ここで、ＥＬ素子の両電極間を流れる電流は、温度によって影響を受ける。図１７は、
ＥＬ素子の温度特性を示すグラフである。このグラフにより、ある温度下において、ＥＬ
素子の両電極間に印加された電圧に対して、ＥＬ素子の両電極間を流れる電流量を知るこ
とができる。温度Ｔ1は、温度Ｔ2よりも高く、温度Ｔ2は温度Ｔ3よりも高い。画素部のＥ
Ｌ素子の両電極間に印加される電圧が同じであっても、ＥＬ素子が有する温度特性によっ
て、ＥＬ層の温度が高くなれば高くなるほど、ＥＬ素子の両電極間を流れる電流は大きく
なることがわかる。
【００５１】
また、ＥＬ素子の輝度は、ＥＬ素子の両電極間を流れる電流量に比例する。
【００５２】
この様に、ＥＬ表示装置を使用する環境温度の変化により、たとえ一定の電圧をＥＬ素
子の両電極間に加え続けていたとしても、ＥＬ素子の両電極間を流れる電流が変動し、輝
度が変化してしまい、正確な階調表示ができなくなることが問題である。
【００５３】
アクティブマトリクス型ＥＬ表示装置において、従来のようなアナログ階調方式及び時
間階調方式を用いる場合、上述した理由により正確な階調表示ができない。そこで本発明
は、正確な階調表示の可能にし、高画質表示が可能なＥＬ表示装置の駆動方法を提供する
ことを課題とする。
【課題を解決するための手段】
【００５４】
本発明は、アクティブマトリクス型ＥＬ表示装置を時間階調方式によって駆動する。こ
のとき、ＥＬ駆動用ＴＦＴを飽和領域で動作させ、ドレイン電流を、温度変化に対して一
定に保つことを特徴とする。
【００５５】
これにより、ＥＬ素子の両電極間に流れる電流を、ＴＦＴの特性のバラツキや、環境温
度の変化に対して一定に保つことができ、正確な階調表示が可能で、高画質表示が可能な
ＥＬ表示装置の駆動方法を提供することができる。
【００５６】
以下に本発明の構成を示す。
【００５７】
本発明によって、  ＥＬ素子と、トランジスタとをそれぞれ有する画素を備え、  １フ
レーム期間を複数のサブフレーム期間に分割し、前記複数のサブフレーム期間それぞれに
おいて、前記トランジスタのゲート電極に、第１のゲート電圧または第２のゲート電圧が
印加され、  前記第１のゲート電圧が、前記トランジスタのゲート電極に印加されると、
前記トランジスタのドレイン電流が、前記ＥＬ素子の両電極間に流れ、前記ＥＬ素子は発
光状態となり、  前記第２のゲート電圧が、前記トランジスタのゲート電極に印加される
と、前記トランジスタが非導通状態となって、前記ＥＬ素子は非発光状態となる表示装置
の駆動方法であって、  前記第１のゲート電圧の絶対値は、前記トランジスタのドレイン
・ソース間の電圧の絶対値以下であることを特徴とする表示装置の駆動方法が提供される
。
【００５８】
本発明によって、  ＥＬ素子と、トランジスタと、抵抗とをそれぞれ有する画素を備え
、  １フレーム期間を複数のサブフレーム期間に分割し、前記複数のサブフレーム期間そ
れぞれにおいて、前記トランジスタのゲート電極に、第１のゲート電圧または第２のゲー
ト電圧が印加され、  前記第１のゲート電圧が、前記トランジスタのゲート電極に印加さ
れると、前記トランジスタのドレイン電流が、前記抵抗及び前記ＥＬ素子の両電極間に流
れ、前記ＥＬ素子は発光状態となり、  前記第２のゲート電圧が、前記トランジスタのゲ
ート電極に印加されると、前記トランジスタが非導通状態となって、前記ＥＬ素子は非発
光状態となる表示装置の駆動方法であって、  前記第１のゲート電圧の絶対値は、前記ト
ランジスタのドレイン・ソース間の電圧の絶対値以下であることを特徴とする表示装置の
駆動方法が提供される。
【００５９】
前記トランジスタの、ゲート幅のゲート長に対する比が１より小さければ小さいほど、
前記トランジスタのゲート電極に印加される前記第１のゲート電圧の絶対値が、前記トラ
ンジスタのドレイン・ソース間電圧の絶対値を超えない範囲で大きいことを特徴とする表
示装置の駆動方法であってもよい。
【００６０】
前記ＥＬ素子は、単色発光するＥＬ層を用い、色変換層と組み合わせて、カラー表示を
可能にすることを特徴とする表示装置の駆動方法であってもよい。
【００６１】
前記ＥＬ素子は、白色発光するＥＬ層を用い、カラーフィルタと組み合わせて、カラー
表示を可能にすることを特徴とする表示装置の駆動方法であってもよい。
【００６２】
前記ＥＬ素子のＥＬ層は、低分子系有機物質またはポリマー系有機物質であることを特
徴とする表示装置の駆動方法であってもよい。
【００６３】
前記低分子系有機物質は、Ａｌｑ3（トリス−８−キノリライト−アルミニウム）また
はＴＰＤ（トリフェニルアミン誘導体）からなることを特徴とする表示装置の駆動方法で
あってもよい。
【００６４】
前記ポリマー系有機物質は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニル
カルバゾール）またはポリカーボネートからなることを特徴とする表示装置の駆動方法で
あってもよい。
【００６５】
前記ＥＬ素子のＥＬ層は、無機物質であることを特徴とする表示装置の駆動方法であっ
てもよい。
【００６６】
前記表示装置の駆動方法を用いることを特徴とするビデオカメラ、画像再生装置、ヘッ
ドマウントディスプレイ、携帯電話または携帯情報端末であってもよい。
【発明の効果】
【００６７】
アクティブマトリクス型ＥＬ表示装置において、従来の階調表示方式では、画素部のＴ
ＦＴの特性のバラツキや、使用する際の環境温度の変化によりＥＬ素子を流れる電流量が
バラつくため、輝度表示にバラツキが生じるという問題があった。
【００６８】
しかし、本発明は、上記構成によって、画素部ＥＬ素子に流れる電流を温度変化に対し
て一定に保ち、表示のバラツキを抑えることができる。これにより、高画質表示が可能な
ＥＬ表示装置の駆動方法を提供することができる。
【図面の簡単な説明】
【００６９】
【図１】本発明の表示装置の駆動方法を示す図。
【図２】本発明の駆動方法を用いる表示装置の画素部の構成を示す図。
【図３】ＥＬ表示装置の画素部の構成を示す図。
【図４】従来のＥＬ表示装置の駆動方法を示すタイミングチャートを示す図。
【図５】ＥＬ表示装置の駆動方法を示すタイミングチャートを示す図。
【図６】ＥＬ表示装置のソース信号線駆動回路の回路図。
【図７】ＥＬ表示装置のラッチの上面図。
【図８】ＥＬ表示装置の作製工程を示す図。
【図９】ＥＬ表示装置の作製工程を示す図。
【図１０】ＥＬ表示装置の作製工程を示す図。
【図１１】ＥＬ表示装置の上面図及び断面図。
【図１２】ＥＬ表示装置の上面図及び断面図。
【図１３】ＥＬ表示装置の画素部の断面図。
【図１４】ＥＬ表示装置の画素部の断面図。
【図１５】ＥＬ表示装置の上面図及び断面図。
【図１６】ＥＬ表示装置の断面図。
【図１７】ＥＬ素子の温度特性を示す図。
【図１８】本発明の駆動方法を用いるＥＬ表示装置を備えた電子機器の図。
【発明を実施するための形態】
【００７０】
本発明の実施の形態について図1を用いて説明する。
【００７１】
図１（Ａ）は、本発明のＥＬ表示装置の画素の構成を示したものである。スイッチング
用ＴＦＴ９０３のゲート電極は、ゲート信号線９０６に接続されている。スイッチング用
ＴＦＴ９０３のソース領域とドレイン領域とは、一方はソース信号線９０５に接続され、
もう一方はＥＬ駆動用ＴＦＴ９００のゲート電極及びコンデンサ９０４に接続されている
。ＥＬ駆動用ＴＦＴ９００のソース領域とドレイン領域とは、一方は電源供給線９０２に
接続されており、もう一方はＥＬ素子９０１の陽極もしくは陰極に接続されている。
【００７２】
スイッチング用ＴＦＴ９０３よりＥＬ駆動用ＴＦＴ９００のゲート・ソース間に印加さ
れる電圧（ゲート電圧）をＶGSとする。また、ＥＬ駆動用ＴＦＴ９００のドレイン・ソー
ス間に与えられる電圧（ドレイン・ソース間電圧）をＶDSとし、このときドレイン・ソー
ス間を流れる電流（ドレイン電流）をＩDとする。このドレイン電流ＩDが、ＥＬ素子９０
１に入力される。また、ＥＬ素子９０１の両電極間に印加される電圧（ＥＬ駆動電圧）を
ＶELとすると、電源供給線９０２から画素部（ＥＬ素子の対向電極）に印加される電圧Ｖ
INは、ドレイン・ソース間電圧ＶDSとＥＬ駆動電圧ＶELの和で与えられる。
【００７３】
ここで、図１（Ｂ）に、ドレイン・ソース間電圧ＶDSとドレイン電流ＩDの関係をグラ
フに示す。ゲート電圧ＶGSは一定である。このグラフにおいて、ドレイン・ソース間電圧
ＶDSに対してドレイン電流ＩDが１対１で対応する領域を線型領域といい、ドレイン・ソ
ース間電圧ＶDSがゲート電圧ＶGSに比べて小さな場合に相当する。また、ドレイン・ソー
ス間電圧ＶDSに対して、ドレイン電流ＩDがほぼ一定の領域を飽和領域という。これは、
ドレイン・ソース間電圧ＶDSがゲート電圧ＶGS以上の場合に相当する。
【００７４】
従来の時間階調方式によるＥＬ表示装置の駆動方法では、ＥＬ素子の両電極間に印加さ
れる電圧が一定になるよう制御していた。このとき、ＥＬ駆動用ＴＦＴのドレイン・ソー
ス間電圧ＶDSがＴＦＴの特性のバラツキによりバラつくと、ＥＬ駆動電圧ＶELに影響を与
えてしまう。そこで、このバラツキの影響をできるだけ抑えるために、ＥＬ駆動用ＴＦＴ
のドレイン・ソース間電圧ＶDSを、ＥＬ駆動電圧ＶELに対して小さく設定し、画素に入力
される電圧ＶINの大部分がＥＬ素子の両電極間に印加されるようにしていた。そのため、
ＥＬ駆動用ＴＦＴは、ドレイン・ソース間電圧ＶDSがゲート電圧ＶGSに比べて小さな場合
に相当する、線型領域で動作させていた。
【００７５】
本発明のＥＬ表示装置では、ＥＬ駆動用ＴＦＴ９００の、ドレイン・ソース間電圧ＶDS
をゲート電圧ＶGS以上に設定し、ＥＬ駆動用ＴＦＴ９００をドレイン・ソース間電圧ＶDS
に関わらず一定のドレイン電流ＩDを流す、飽和領域で動作させる。これにより、ＥＬ素
子には、温度変化によらず常に一定の電流が供給されることになる。
【００７６】
ＥＬ素子、ＥＬ駆動用ＴＦＴに入力される電圧の値の例を以下に示す。
【００７７】
例えば、ＥＬ駆動用ＴＦＴのしきい値電圧を、２Ｖ程度とする。ここで、ＥＬ素子の発
光状態を選択された画素において、ＥＬ駆動用ＴＦＴのゲート電圧ＶGSを５Ｖとした場合
、表示期間における、ＥＬ素子の対向電極と電源供給線との間の電圧（対向電位と電源電
位との差）を、１５Ｖ程度とする。このとき、ＥＬ素子の両電極間の電圧ＶELは、５〜１
０Ｖ程度の値をとり、ＥＬ駆動用ＴＦＴのドレイン・ソース間電圧ＶDSは、５Ｖ以上とな
る。このとき、ＥＬ駆動用ＴＦＴのドレイン・ソース間の電圧ＶDSは、ゲート電圧ＶGS以
上になって、ＥＬ駆動用ＴＦＴは、飽和領域で動作する。
【００７８】
これにより、ＥＬ素子には、温度変化によらず常に一定の電流が流れることになり、一
定の輝度で発光する。
【００７９】
以下に、本発明の実施例について説明する。
【実施例１】
【００８０】
発明の実施の形態で述べた、ＥＬ駆動用ＴＦＴを飽和領域で動作させＥＬ素子の両電極
間に流れる電流ＩDを一定に保つ手法において、本実施例では、ＥＬ駆動用ＴＦＴの特性
のバラツキの影響を抑える方法について述べる。説明には、図１（Ａ）において用いた符
号と同一の符号及び新しく追加した符号を用いる。
【００８１】
ＥＬ駆動用ＴＦＴ９００を飽和領域で動作させる場合、以下に示す式１が成立する。
【００８２】
（式１）
ＩD＝α(Ｗ/Ｌ)(ＶGS-Ｖth)2
【００８３】
式１において、ＩDはドレイン電流、ＶGSはゲート電圧、Ｖthはしきい値電圧、Ｗはゲ
ート幅、Ｌはゲート長、αは定数である。ここで、しきい値電圧Ｖthは、バラツキを持つ
ため、ドレイン電流ＩDがバラツキを持ってしまう。
【００８４】
そこで、このバラツキを抑えるため、飽和領域で動作する範囲において、ゲート幅Ｗの
ゲート長Ｌに対する比Ｗ／Ｌを小さくし、且つゲート電圧ＶGSを大きくする。これにより
、ＥＬ駆動用ＴＦＴ９００のしきい値電圧Ｖthのバラツキによる、ドレイン電流ＩDのバ
ラツキを抑えることができる。
【００８５】
例えば、しきい値電圧Ｖthが、２±０.１Ｖの値をとり、５％のバラツキを持つとする
。Ｗ／Ｌを８としたとき、ゲート電圧ＶGSを３Ｖとする。このとき、ドレイン電流ＩDの
値を計算すると、約２０％のバラツキを持つことになる。ここで、ドレイン電流ＩDの平
均値はＩ0であるとする。一方、Ｗ／Ｌを０．５にすると、ドレイン電流ＩDの平均値Ｉ0
をＷ／Ｌが８の場合と同じにするために、ゲート電圧ＶGSは約６Ｖにする必要がある。ゲ
ート電圧ＶGSが６Ｖのとき、ドレイン電流ＩDの値を計算すると、約５％のバラツキに抑
えられる。
【００８６】
この様に、Ｗ／Ｌを１未満に、望ましくは０．５以下にするとよい。
【実施例２】
【００８７】
発明の実施の形態で述べた、ＥＬ駆動用ＴＦＴを飽和領域で動作させＥＬ素子の両電極
間に流れる電流ＩDを一定に保つ手法において、本実施例では、実施例１とは異なった方
法で、ＥＬ駆動用ＴＦＴの特性のバラツキの影響を抑える方法について述べる。
【００８８】
図２に、本実施例の表示装置の画素部の構成を示す。基本的な構造は、図１（Ａ）と同
様であるので、変更部分に異なる符号を付して説明する。
【００８９】
スイッチング用ＴＦＴ９０３のゲート電極は、ゲート信号線９０６に接続されている。
スイッチング用ＴＦＴ９０３のソース領域とドレイン領域とは、一方はソース信号線９０
５に接続され、もう一方はＥＬ駆動用ＴＦＴ９００のゲート電極及びコンデンサ９０４の
一方の電極に接続されている。コンデンサ９０４のもう一方の電極は、電源供給線９０２
に接続されている。ＥＬ駆動用ＴＦＴ９００のソース領域とドレイン領域とは、一方は抵
抗９０７を介して電源供給線９０２に接続されており、もう一方はＥＬ素子９０１の陽極
もしくは陰極に接続されている。
【００９０】
本実施例の画素の構成の場合、実施例１で示した式１と、次に示す式２が同時に成立する
。
【００９１】
（式２）
Ｖ＝ＶGS＋ＲＩD
【００９２】
ここで、ＶはＥＬ駆動用ＴＦＴ９００のゲート電極と電源供給線９０２の間に与えられ
る電位差である。また、Ｒは抵抗９０７の抵抗値である。
【００９３】
式１と式２により、抵抗９０７を図２に示すように配した場合の、ゲート電圧ＶGSとド
レイン電流ＩDが求められる。このとき、しきい値電圧Ｖthのバラツキに対する、ドレイ
ン電流ＩDのバラつきを計算する。
【００９４】
例えば、式１及び式２において、αを、２×１０-6Ｆ／Ｖ・ｓとし、Ｗ/Ｌを１とする。
ここで、Ｖthは２±０.１Ｖの値をとり、５％のバラツキを持つとする。
【００９５】
はじめに、Ｒが、０の場合（抵抗９０７が無い場合）を考える。Ｖを４Ｖとする。ゲー
ト電圧ＶGSは、Ｖと一致し４Ｖとなる。このときのドレイン電流のバラツキは、約１０％
である。このとき、ドレイン電流の平均値は、約８×１０-6Ａである。
【００９６】
次に、Ｒが、１×１０6Ωの場合を考える。ドレイン電流の平均値を、約８×１０-6Ａ
に保つため、Ｖを１２Ｖとする。このとき、しきい値電圧Ｖthのバラつきに対するドレイ
ン電流ＩDのバラツキは、約１％に抑えられる。
【００９７】
今度は、Ｒが、２×１０6Ωの場合を考える。ドレイン電流の平均値を、約８×１０-6
Ａに保つため、Ｖは２０Ｖとする。このとき、しきい値電圧Ｖthのバラつきに対するドレ
イン電流ＩDのバラツキは、約０.６％に抑えられる。
【００９８】
この様に、抵抗を９０７を配し、その抵抗値を大きくとることにより、しきい値電圧Ｖ
thのバラつきに対するドレイン電流ＩDのバラツキを抑えることができる。
【００９９】
本実施例は、実施例１と自由に組み合わせて実施することが可能である。
【実施例３】
【０１００】
本実施例では、本発明の駆動方法を用いる表示装置の画素部とその周辺に設けられる駆
動回路部（ソース信号線側駆動回路、ゲート信号線側駆動回路）のＴＦＴを同時に作製す
る方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単
位であるＣＭＯＳ回路を図示することとする。
【０１０１】
まず、図８（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラス
などに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガ
ラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン
膜などの絶縁膜から成る下地膜５００２を形成する。
例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜
５００２ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成し、同様にＳｉＨ4
、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm]（好ま
しくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では下地膜５００２を２層
構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成して
も良い。
【０１０２】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法
や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５０
０３〜５００６の厚さは２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する
。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウ
ム（ＳｉＧｅ）合金などで形成すると良い。
【０１０３】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用
いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体
膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、
エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密
度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧ
レーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０[kHz]とし、
レーザーエネルギー密度を３００〜６００[mJ/cm2](代表的には３５０〜５００[mJ/cm2])
とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレ
ーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバー
ラップ率）を８０〜９８[％]として行う。
【０１０４】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲ
ート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[n
m]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定され
るものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例
えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ort
hosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、
高周波（１３．５６[MHz]）、電力密度０．５〜０．８[W/cm2]で放電させて形成すること
が出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱
アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【０１０５】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８
と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５
０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さ
に形成する。
【０１０６】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。
この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を
防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電
極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート
電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構
造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相の
Ｔａ膜を容易に得ることが出来る。
【０１０７】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フ
ッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにして
もゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[
μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図る
ことが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化
する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを
用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成す
ることにより、抵抗率９〜２０[μΩcm]を実現することが出来る。
【０１０８】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとした
が、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素
、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、
リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても
よい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５０
０８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、
第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌ
とする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導
電膜５００９をＣｕとする組み合わせが挙げられる。
【０１０９】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１の
エッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型
プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧
力でコイル型の電極に５００[W]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生
成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６[MHz]）電力を投
入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜
及びＴａ膜とも同程度にエッチングされる。
【０１１０】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより
、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテ
ーパー形状となる。テーパー部の角度は１５〜４５°となる。
ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割
合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２
〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜
が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッ
チング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５
０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）
を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１
〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成
される。
（図８（Ｂ））
【０１１１】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。
ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法
の条件はドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[
keV]として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン
（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層
５０１１〜５０１５がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第
１の不純物領域５０１７〜５０２５が形成される。第１の不純物領域５０１７〜５０２５
には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でｎ型を付与する不純物元素を添加
する。（図８（Ｂ））
【０１１２】
次に、図８（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング
処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチング
する。この時、第２のエッチング処理により第２の形状の導電層５０２６〜５０３１（第
１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ）を形成する
。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０３１
で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成され
る。
【０１１３】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカル
またはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と
塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5
、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴ
ａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2
が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フ
ッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相
対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、
Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しな
いためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング
速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが
可能となる。
【０１１４】
そして、図９（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドー
ピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素
をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]
のドーズ量で行い、図８（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新
たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０３０を不
純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０３０ａの下側の領域
にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３
２〜５０３６が形成される。この第３の不純物領域５０３２〜５０３６に添加されたリン
（Ｐ）
の濃度は、第１の導電層５０２６ａ〜５０３０ａのテーパー部の膜厚に従って緩やかな濃
度勾配を有している。なお、第１の導電層５０２６ａ〜５０３０ａのテーパー部と重なる
半導体層において、第１の導電層５０２６ａ〜５０３０ａのテーパー部の端部から内側に
向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１１５】
図９（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を用
い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により
、第１の導電層５０２６ａ〜５０３１ａのテーパー部を部分的にエッチングして、第１の
導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形
状の導電層５０３７〜５０４２（第１の導電層５０３７ａ〜５０４２ａと第２の導電層５
０３７ｂ〜５０４２ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３
の形状の導電層５０３７〜５０４２で覆われない領域はさらに２０〜５０[nm]程度エッチ
ングされ薄くなった領域が形成される。
【０１１６】
第３のエッチング処理によって、第３の不純物領域５０３２〜５０３６においては、第
１の導電層５０３７ａ〜５０４１ａと重なる第３の不純物領域５０３２ａ〜５０３６ａと
、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３２ｂ〜５０３６
ｂとが形成される。
【０１１７】
そして、図９（Ｃ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層５００
４、５００６に第1の導電型とは逆の導電型の第４の不純物領域５０４３〜５０５４を形
成する。第３の形状の導電層５０３８ｂ、５０４１ｂを不純物元素に対するマスクとして
用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島
状半導体層５００３、５００５および配線部５０４２はレジストマスク５２００で全面を
被覆しておく。不純物領域５０４３〜５０５４にはそれぞれ異なる濃度でリンが添加され
ているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域にお
いても不純物濃度が２×１０20〜２×１０21[atoms/cm3]となるようにする。
【０１１８】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と
重なる第３の形状の導電層５０３７〜５０４１がゲート電極として機能する。また、５０
４２は島状のソース信号線として機能する。
【０１１９】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半
導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール
炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマ
ルアニール法（ＲＴＡ法）を適用することが出来る。
熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で
４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５
００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用
いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分
とする）を形成した後で活性化を行うことが好ましい。
【０１２０】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間
の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水
素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として
、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１２１】
次いで、図１０（Ａ）に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜
から１００〜２００[nm]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間
絶縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、
およびゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線（接続配線、信
号線を含む）５０５７〜５０６２、５０６４をパターニング形成した後、接続配線５０６
２に接する画素電極５０６３をパターニング形成する。
【０１２２】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂と
してはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用する
ことが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦
化しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μm]（さらに好ましくは２〜
４[μm]）とすれば良い。
【０１２３】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、ｎ型
の不純物領域５０１７、５０１８、５０２１、５０２３及びｐ型の不純物領域５０４３〜
５０５４に達するコンタクトホール、配線５０４２に達するコンタクトホール、電源供給
線に達するコンタクトホール（図示せず）、およびゲート電極に達するコンタクトホール
（図示せず）をそれぞれ形成する。
【０１２４】
また、配線（接続配線、信号線を含む）５０５７〜５０６２、５０６４として、Ｔｉ膜
を１００[nm]、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１５０[nm]をスパッタ法
で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、
他の導電膜を用いても良い。
【０１２５】
また、本実施例では、画素電極５０６３としてＩＴＯ膜を１１０[nm]の厚さに形成し、
パターニングを行った。画素電極５０６３を接続配線５０６２と接して重なるように配置
することでコンタクトを取っている。また、酸化インジウムに２〜２０[％]の酸化亜鉛（
ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０６３がＥＬ素子の陽極
となる。（図１０（Ａ））
【０１２６】
次に、図１０（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５
００[nm]の厚さに形成し、画素電極５０６３に対応する位置に開口部を形成して、バンク
として機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエ
ッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁
が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため
、注意が必要である。
【０１２７】
次に、ＥＬ層５０６６および陰極（ＭｇＡｇ電極）５０６７を、真空蒸着法を用いて大
気解放しないで連続形成する。なお、ＥＬ層５０６６の膜厚は８０〜２００[nm]（典型的
には１００〜１２０[nm]）、陰極５０６７の厚さは１８０〜３００[nm]（典型的には２０
０〜２５０[nm]）とすれば良い。
【０１２８】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に
対して順次、ＥＬ層および陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいた
めフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタル
マスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層および陰極を形成す
るのが好ましい。
【０１２９】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて
赤色発光のＥＬ層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマス
クをセットし、そのマスクを用いて緑色発光のＥＬ層を選択的に形成する。次いで、同様
に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光の
ＥＬ層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載してい
るが、同じマスクを使いまわしても構わない。
【０１３０】
ここではＲＧＢに対応した３種類のＥＬ素子を形成する方式を用いたが、白色発光のＥ
Ｌ素子とカラーフィルタを組み合わせた方式、青色または青緑発光のＥＬ素子と蛍光体（
蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用
してＲＧＢに対応したＥＬ素子を重ねる方式などを用いても良い。
【０１３１】
なお、ＥＬ層５０６６としては公知の材料を用いることが出来る。公知の材料としては
、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層
、発光層および電子注入層でなる４層構造をＥＬ層とすれば良い。
【０１３２】
次に、同じゲート信号線にゲート電極が接続されたスイッチング用ＴＦＴを有する画素
（同じラインの画素）上に、メタルマスクを用いて陰極５０６７を形成する。なお本実施
例では陰極５０６７としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極５０
６７として他の公知の材料を用いても良い。
【０１３３】
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００[nm]の厚さに形成する
。パッシベーション膜５０６８を形成しておくことで、ＥＬ層５０６６を水分等から保護
することができ、ＥＬ素子の信頼性をさらに高めることが出来る。
【０１３４】
こうして図１０（Ｂ）に示すような構造のＥＬ表示装置が完成する。なお、本実施例に
おけるＥＬ表示装置の作製工程においては、回路の構成および工程の関係上、ゲート電極
を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ドレイン・ソース電
極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材
料を用いても良い。
【０１３５】
ところで、本実施例のＥＬ表示装置は、画素部だけでなく駆動回路部にも最適な構造の
ＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結
晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それに
よって、ソース信号線駆動回路の駆動周波数を１０[MHz]以上にすることが可能である。
【０１３６】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有する
ＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴとして用いる。なお
、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動
におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【０１３７】
本実施例の場合、ｎチャネル型ＴＦＴの活性層は、ソース領域、ドレイン領域、ゲート
絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領域（ＬOV領域）、ゲート
絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領域（ＬOFF領域）および
チャネル形成領域を含む。
【０１３８】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気
にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様
にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１３９】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ
回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いら
れる場合、ＣＭＯＳ回路を形成するｎチャネル型ＴＦＴは、チャネル形成領域の両サイド
にチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例とし
ては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回
路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭ
ＯＳ回路を形成するｎチャネル型ＴＦＴは、ＬOV領域を有していることが好ましい。この
ような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙
げられる。
【０１４０】
なお、実際には図１０（Ｂ）の状態まで完成したら、さらに外気に曝されないように、
気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィ
ルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際
、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム
）を配置したりするとＥＬ素子の信頼性が向上する。
【０１４１】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は
回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプ
リントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷出来る状
態にまでした状態を本明細書中では表示装置という。
【０１４２】
また、本実施例で示す工程に従えば、表示装置の作製に必要なフォトマスクの数を抑え
ることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与
することが出来る。
【実施例４】
【０１４３】
図１１（Ａ）は本発明の駆動方法を用いるＥＬ表示装置の上面図である。図１１（Ａ）
において、４０１０は基板、４０１１は画素部、４０１２はソース信号線駆動回路、４０
１３はゲート信号側駆動回路であり、それぞれの駆動回路は配線４０１４、４０１６を経
てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１４４】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー
材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリン
グ材）７００１が設けられている。
【０１４５】
また、図１１（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地
膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型
ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０
２３（但し、ここではＥＬ駆動用ＴＦＴだけ図示している。）が形成されている。これら
のＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造など）を用いれば良い
。
【０１４６】
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層
間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続
する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウ
ムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合
物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形
成し、画素電極４０２７上に開口部を形成する。
【０１４７】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正
孔輸送層、発光層、電子輸送層及び電子注入層）を自由に組み合わせて積層構造または単
層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ
材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合
は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはイ
ンクジェット法等の簡易な方法を用いることが可能である。
【０１４８】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマス
クを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色
発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）
とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた
方式があるがいずれの方法を用いても良い。
勿論、単色発光のＥＬ表示装置とすることもできる。
【０１４９】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ
層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真
空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施
例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述の
ような成膜を可能とする。
【０１５０】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミ
ニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉ
Ｆ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。
勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３
１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所
定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ
４０１７に接続される。
【０１５１】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するた
めに、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある
。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良
い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチ
ングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれ
ば、コンタクトホールの形状を良好なものとすることができる。
【０１５２】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充
填材６００４、カバー材６０００が形成される。
【０１５３】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の間にシーリ
ング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシー
リング材）７００１が形成される。
【０１５４】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても
機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）
、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレ
ンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設け
ておくと、吸湿効果を保持できるので好ましい。
【０１５５】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーを
ＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１５６】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和すること
ができる。また、パッシベーション膜６００３とは別に、スペーサー圧を緩和する樹脂膜
などを設けてもよい。
【０１５７】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）
板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィ
ルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢ
やＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィ
ルムで挟んだ構造のシートを用いることが好ましい。
【０１５８】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光
性を有する必要がある。
【０１５９】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との
隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６につい
て説明したが、他の配線４０１４も同様にしてシーリング材７０００および密封材７００
１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１６０】
なお図１１では、充填材６００４を設けてからカバー材６０００を接着し、充填材６０
０４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材
６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。
この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている
空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下
）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気
圧よりも高くして、充填材を空隙の中に充填する。
【実施例５】
【０１６１】
次に、図１１（Ａ）、（Ｂ）とは異なる形態のＥＬ表示装置を作製した例について、図
１２（Ａ）、（Ｂ）を用いて説明する。図１１（Ａ）、（Ｂ）と同じ番号のものは同じ部
分を指しているので説明は省略する。
【０１６２】
図１２（Ａ）は本実施例のＥＬ表示装置の上面図であり、図１２（Ａ）をＡ-Ａ'で切断
した断面図を図１２（Ｂ）に示す。
【０１６３】
図１１に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する
。
【０１６４】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、
カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、
ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニル
ブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填
材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１６５】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーを
ＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１６６】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和すること
ができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設
けてもよい。
【０１６７】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）
板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィ
ルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢ
やＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィ
ルムで挟んだ構造のシートを用いることが好ましい。
【０１６８】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光
性を有する必要がある。
【０１６９】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面
（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリ
ング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材
６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬
化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過し
ない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加して
あっても良い。
【０１７０】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４
０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配
線４０１４も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接
続される。
【０１７１】
なお図１２では、充填材６００４を設けてからカバー材６０００を接着し、充填材６０
０４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材６
０００及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。この
場合、基板４０１０、カバー材６０００及びフレーム材６００１で形成されている空隙に
通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし
、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧より
も高くして、充填材を空隙の中に充填する。
【実施例６】
【０１７２】
ＥＬ表示装置における画素部のさらに詳細な断面構造を図１３に示す。図１３において
、基板４５０１上に設けられたスイッチング用ＴＦＴ４５０２は公知の方法を用いて形成
されたｎチャネル型ＴＦＴを用いる。本実施例では、２つのゲート電極３９ａ及び３９ｂ
を有するダブルゲート構造としている。ダブルゲート構造とすることで実質的に二つのＴ
ＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。な
お、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、
トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また
、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。
【０１７３】
また、ＥＬ駆動用ＴＦＴ４５０３は公知の方法を用いて形成されたｎチャネル型ＴＦＴ
を用いる。ＥＬ駆動用ＴＦＴのゲート電極３７は配線３６によって、スイッチング用ＴＦ
Ｔ４５０２のドレイン配線３５に電気的に接続されている。
【０１７４】
ＥＬ駆動用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの
電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そ
のため、ＥＬ駆動用ＴＦＴ４５０３のドレイン側に、ゲート絶縁膜を介してゲート電極に
重なるようにＬＤＤ領域を設ける本発明の構造は極めて有効である。
【０１７５】
また、本実施例ではＥＬ駆動用ＴＦＴ４５０３を、１つのゲート電極３７を有するシン
グルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造とし
ても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分
割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。
【０１７６】
また、本実施例では、トップゲート型のＴＦＴを用いているが、ボトムゲート型のＴＦ
Ｔを用いても構わない。
【０１７７】
また、ソース配線４０は電源供給線（図示せず）に接続され、常に一定の電圧が加えら
れている。
【０１７８】
スイッチング用ＴＦＴ４５０２、ＥＬ駆動用ＴＦＴ４５０３の上には第１パッシベーシ
ョン膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜
４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥ
Ｌ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従っ
て、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化してお
くことが望ましい。
【０１７９】
また、４３は反射性の高い導電膜でなる画素電極（この場合ＥＬ素子の陰極）
であり、ＥＬ駆動用ＴＦＴ４５０３のドレイン配線３３に電気的に接続される。
画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜
またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても
良い。
【０１８０】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４ａ、４４ｂにより形成された
溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示し
ていないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い
。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー
系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（
ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１８１】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.B
ecker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting D
iodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に
記載されたような材料を用いれば良い。
【０１８２】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、
緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェ
ニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１８３】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これ
に限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わ
せてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い
。
【０１８４】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有
機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料
を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。
【０１８５】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリア
ニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。
そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場
合、発光層４５で生成された光は上面側に向かって（ＴＦＴの形成された基板４５０１と
は反対の方向に向かって）放射されるため、陽極は透光性でなければならない。透明導電
膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物
を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため
、可能な限り低温で成膜できるものが好ましい。
【０１８６】
陽極４７まで形成された時点でＥＬ素子４５０５が完成する。なお、ここでいうＥＬ素
子４５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成
される。画素電極４３は画素の面積にほぼ一致させているため、画素全体がＥＬ素子とし
て機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１８７】
また本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。
第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この
目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ
意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表
示装置の信頼性が高められる。
【０１８８】
以上のように本発明の駆動方法を用いるＥＬ表示装置は、図１３のような構造の画素か
らなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア
注入に強いＥＬ駆動用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像
表示が可能なＥＬ表示装置が得られる。
【実施例７】
【０１８９】
本実施例では、実施例６に示した画素部において、ＥＬ素子４５０５の構造を反転させ
た構造について説明する。説明には図１４を用いる。なお、図１３の構造と異なる点はＥ
Ｌ素子の部分とＥＬ駆動用ＴＦＴだけであるので、その他の説明は省略することとする。
【０１９０】
図１４において、ＥＬ駆動用ＴＦＴ４５０３は公知の方法を用いて形成されたｐチャネ
ル型ＴＦＴを用いる。
【０１９１】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化イン
ジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズと
の化合物でなる導電膜を用いても良い。
【０１９２】
そして、絶縁膜でなるバンク５１ａ、５１ｂが形成された後、溶液塗布によりポリビニ
ルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネー
ト（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４
が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥ
Ｌ素子４７０１が形成される。
【０１９３】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成され
た基板４５０１の方に向かって放射される。
【実施例８】
【０１９４】
本実施例では、ソース信号線駆動回路の構成について説明する。
【０１９５】
図６に、ソース信号線駆動回路の回路図を示す。シフトレジスタ８８０１、ラッチ（Ａ
）（８８０２）、ラッチ（Ｂ）（８８０３）、が図に示すように配置されている。本実施
例では、１組のラッチ（Ａ）（８８０２）と１組のラッチ（Ｂ）（８８０３）が、４本の
ソース信号線Ｓ＿ａ〜Ｓ＿ｄに対応している。また本実施例では信号が有する電圧の振幅
の幅を変えるレベルシフタを設けなかったが、設計者が適宜設けるようにしても良い。
【０１９６】
クロック信号ＣＬＫ、ＣＬＫの極性が反転したクロック信号ＣＬＫＢ、スタートパルス
信号ＳＰ、駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフトレジスタ
８８０１に入力される。また外部から入力されるデジタル信号ＶＤは4分割され、図に示
した配線からラッチ（Ａ）（８８０２）に入力される。ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡ
Ｔの極性が反転した信号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ（Ｂ）（８８
０３）に入力される。
【０１９７】
シフトレジスタ８８０１からの信号が入力されると、4分割されたデジタル信号ＶＤよ
り、ラッチ（Ａ）（８８０２）は4つの信号を同時に得る。ラッチ信号Ｓ＿ＬＡＴ及びＳ
＿ＬＡＴｂにより、デジタル信号ＶＤをラッチ（Ｂ）（８８０３）が保持し、ソース信号
線Ｓ＿ａ〜Ｓ＿ｄに出力する。
【０１９８】
本実施例では、４分割されたビデオ信号を用い、４本のソース信号線に対応する信号を
同時にサンプリングする手法について述べたが、一般に、ｎ分割されたデジタル信号を用
い、ｎ本のソース信号線に対応する信号を同時にサンプリングしても良い。
【０１９９】
ラッチ（Ａ）（８８０２）の詳しい構成について、ソース信号線Ｓ＿ａに対応するラッ
チ（Ａ）（８８０２）の一部８８０４を例にとって説明する。ラッチ（Ａ）（８８０２）
の一部８８０４は２つのクロックドインバータと２つのインバータを有している。
【０２００】
ラッチ（Ａ）（８８０２）の一部８８０４の上面図を図７に示す。８３１ａ、８３１ｂ
はそれぞれ、ラッチ（Ａ）（８８０２）の一部８８０４が有するインバータの１つを形成
するＴＦＴの活性層であり、８３６は該インバータの１つを形成するＴＦＴの共通のゲー
ト電極である。また８３２ａ、８３２ｂはそれぞれ、ラッチ（Ａ）（８８０２）の一部８
８０４が有するもう１つのインバータを形成するＴＦＴの活性層であり、８３７ａ、８３
７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設けられたゲート電極である。なおゲート
電極８３７ａ、８３７ｂは電気的に接続されている。
【０２０１】
８３３ａ、８３３ｂはそれぞれ、ラッチ（Ａ）（８８０２）の一部８８０４が有するク
ロックドインバータの１つを形成するＴＦＴの活性層である。活性層８３３ａ上にはゲー
ト電極８３８ａ、８３８ｂが設けられており、ダブルゲート構造となっている。また活性
層８３３ｂ上にはゲート電極８３８ｂ、８３９が設けられており、ダブルゲート構造とな
っている。
【０２０２】
８３４ａ、８３４ｂはそれぞれ、ラッチ（Ａ）（８８０２）の一部８８０４が有するも
う１つのクロックドインバータを形成するＴＦＴの活性層である。活性層８３４ａ上には
ゲート電極８３９、８４０が設けられており、ダブルゲート構造となっている。また活性
層８３４ｂ上にはゲート電極８４０、８４１が設けられており、ダブルゲート構造となっ
ている。
【実施例９】
【０２０３】
本実施例では、本発明の駆動方法を用いるＥＬ表示装置を作製した例について図１５（
Ａ）、（Ｂ）を用いて説明する。図１５（Ａ）は、ＥＬ素子の形成されたアクティブマト
リクス基板において、ＥＬ素子の封入まで行った状態を示す上面図である。点線で示され
た６８０１はソース信号線駆動回路、６８０２はゲート信号線駆動回路、６８０３は画素
部である。また、６８０４はカバー材、６８０５は第１シール材、６８０６は第２シール
材であり、第１シール材６８０５で囲まれた内側のカバー材とアクティブマトリクス基板
との間には充填材６８０７（図１５（Ｂ）参照）が設けられる。
【０２０４】
なお、６８０８はソース信号線駆動回路６８０１、ゲート信号線駆動回路６８０２及び
画素部６８０３に入力される信号を伝達するための接続配線であり、外部機器との接続端
子となるＦＰＣ（フレキシブルプリントサーキット）６８０９からビデオ信号やクロック
信号を受け取る。
【０２０５】
ここで、図１５（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図１５（Ｂ）に示
す。なお、図１５（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０２０６】
図１５（Ｂ）に示すように、基板６８００上には画素部６８０３、ソース側駆動回路６
８０１が形成されており、画素部６８０３はＥＬ素子に流れる電流を制御するためのＴＦ
Ｔ６８５１（以下、ＥＬ駆動用ＴＦＴという）及びそのドレイン領域に電気的に接続され
た画素電極６８５２等を含む複数の画素により形成される。本実施例ではＥＬ駆動用ＴＦ
Ｔ６８５１をｐチャネル型ＴＦＴとする。また、ソース信号線駆動回路６８０１はｎチャ
ネル型ＴＦＴ６８５３とｐチャネル型ＴＦＴ６８５４とを相補的に組み合わせたＣＭＯＳ
回路を用いて形成される。
【０２０７】
各画素は画素電極の下にカラーフィルタ（Ｒ）６８５５、カラーフィルタ（Ｇ）６８５
６及びカラーフィルタ（Ｂ）（図示せず）を有している。ここでカラーフィルタ（Ｒ）と
は赤色光を抽出するカラーフィルタであり、カラーフィルタ（Ｇ）は緑色光を抽出するカ
ラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出するカラーフィルタである。なお、
カラーフィルタ（Ｒ）６８５５は赤色発光の画素に、カラーフィルタ（Ｇ）６８５６は緑
色発光の画素に、カラーフィルタ（Ｂ）は青色発光の画素に設けられる。
【０２０８】
これらのカラーフィルタを設けた場合の効果としては、まず発光色の色純度が向上する
点が挙げられる。例えば赤色発光の画素からはＥＬ素子から赤色光が放射される（本実施
例では画素電極側に向かって放射される）が、この赤色光を、赤色光を抽出するカラーフ
ィルタに通すことにより赤色の純度を向上させることができる。このことは、他の緑色光
、青色光の場合においても同様である。
【０２０９】
また、従来のカラーフィルタを用いない構造ではＥＬ表示装置の外部から侵入した可視
光がＥＬ素子の発光層を励起させてしまい、所望の発色が得られない問題が起こりうる。
しかしながら、本実施例のようにカラーフィルタを設けることでＥＬ素子には特定の波長
の光しか入らないようになる。即ち、外部からの光によりＥＬ素子が励起されてしまうよ
うな不具合を防ぐことが可能である。
【０２１０】
なお、カラーフィルタを設ける構造は従来提案されているが、ＥＬ素子は白色発光のも
のを用いていた。この場合、赤色光を抽出するには他の波長の光をカットしていたため、
輝度の低下を招いていた。しかしながら、本実施例では、例えばＥＬ素子から発した赤色
光を、赤色光を抽出するカラーフィルタに通すため、輝度の低下を招くようなことがない
。
【０２１１】
次に、画素電極６８５２は透明導電膜で形成され、ＥＬ素子の陽極として機能する。ま
た、画素電極６８５２の両端には絶縁膜６８５７が形成され、さらに赤色に発光する発光
層６８５８、緑色に発光する発光層６８５９が形成される。なお、図示しないが隣接する
画素には青色に発光する発光層が設けられ、赤、緑及び青に対応した画素によりカラー表
示が行われる。勿論、青色の発光層が設けられた画素は青色を抽出するカラーフィルタが
設けられている。
【０２１２】
なお、ＥＬ材料として有機材料だけでなく無機材料を用いることができる。また、発光
層だけでなく電子注入層、電子輸送層、正孔輸送層、正孔注入層を組み合わせた積層構造
としても良い。
【０２１３】
また、各発光層の上にはＥＬ素子の陰極６８６０が遮光性を有する導電膜でもって形成
される。この陰極６８６０は全ての画素に共通であり、接続配線６８０８を経由してＦＰ
Ｃ６８０９に電気的に接続されている。
【０２１４】
次に、第１シール材６８０５をディスペンサー等で形成し、スペーサ（図示せず）を撒
布してカバー材６８０４を貼り合わせる。そして、アクティブマトリクス基板６８００、
カバー材６８０４及び第１シール材６８０５で囲まれた領域内に充填材６８０７を真空注
入法により充填する。
【０２１５】
また、本実施例では充填材６８０７に予め吸湿性物質６８６１として酸化バリウムを添
加しておく。なお、本実施例では吸湿性物質を充填材に添加して用いるが、塊状に分散さ
せて充填材中に封入することもできる。また、図示されていないがスペーサの材料として
吸湿性物質を用いることも可能である。
【０２１６】
次に、充填材６８０７を紫外線照射または加熱により硬化させた後、第１シール材６８
０５に形成された開口部（図示せず）を塞ぐ。第１シール材６８０５の開口部を塞いだら
、導電性材料６８６２を用いて接続配線６８０８及びＦＰＣ６８０９を電気的に接続させ
る。さらに、第１シール材６８０５の露呈部及びＦＰＣ６８０９の一部を覆うように第２
シール材６８０６を設ける。第２シール材６８０６は第１シール材６８０５と同様の材料
を用いれば良い。
【０２１７】
以上のような方式を用いてＥＬ素子を充填材６８０７に封入することにより、ＥＬ素子
を外部から完全に遮断することができ、外部から水分や酸素等の有機材料の酸化を促す物
質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製するこ
とができる。
【実施例１０】
【０２１８】
本実施例では、実施例９に示したＥＬ表示装置において、ＥＬ素子から発する光の放射
方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図１６を用い
るが、基本的な構造は図１５（Ｂ）と同様であるので変更部分に新しい符号を付して説明
する。
【０２１９】
画素部６９０１はＥＬ素子に流れる電流を制御するためのＴＦＴ６９０２（以下、ＥＬ
駆動用ＴＦＴという）及びそのドレイン領域に電気的に接続された画素電極６９０３等を
含む複数の画素により形成される
【０２２０】
本実施例では画素部６９０１にはＥＬ駆動用ＴＦＴ６９０２としてｎチャネル型ＴＦＴ
が用いられている。また、ＥＬ駆動用ＴＦＴ６９０２のドレインには画素電極６９０３が
電気的に接続され、この画素電極６９０３は遮光性を有する導電膜で形成されている。本
実施例では画素電極６９０３がＥＬ素子の陰極となる。
【０２２１】
また、赤色に発光する発光層６８５８、緑色に発光する発光層６８５９の上には各画素
に共通な透明導電膜６９０４が形成される。この透明導電膜６９０４はＥＬ素子の陽極と
なる。
【０２２２】
さらに、本実施例ではカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）
６９０６及びカラーフィルタ（Ｂ）（図示せず）がカバー材６８０４に形成されている点
に特徴がある。本実施例のＥＬ素子の構造とした場合、発光層から発した光の放射方向が
カバー材側に向かうため、図１６の構造とすればその光の経路にカラーフィルタを設置す
ることができる。
【０２２３】
本実施例のようにカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及び
カラーフィルタ（Ｂ）（図示せず）をカバー材６８０４に設けると、アクティブマトリク
ス基板の工程を少なくすることができ、歩留まり及びスループットの向上を図ることがで
きるという利点がある。
【実施例１１】
【０２２４】
本発明の駆動方法を用いるＥＬ表示装置において、ＥＬ素子が有するＥＬ層に用いられ
る材料は、有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在
の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を
有するＴＦＴを用いなければならない。
【０２２５】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用す
ることは可能である。
【実施例１２】
【０２２６】
本発明の駆動方法を用いるＥＬ表示装置において、ＥＬ層として用いる有機物質は低分
子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。低分子系有機
物質はＡｌｑ3（トリス−８−キノリライト−アルミニウム）
、ＴＰＤ（トリフェニルアミン誘導体）等を中心とした材料が知られている。ポリマー系
有機物質として、π共役ポリマー系の物質が挙げられる。代表的には、ＰＰＶ（ポリフェ
ニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられ
る。
【０２２７】
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、
ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方
法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０２２８】
またＥＬ表示装置が有するＥＬ素子において、そのＥＬ素子が有するＥＬ層が、電子輸
送層と正孔輸送層とを有している場合、電子輸送層と正孔輸送層とを無機の材料、例えば
非晶質のＳｉまたは非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良い。
【０２２９】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界
面において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させること
ができるとともに、高輝度化を図ることもできる。
【０２３０】
また有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させて
も良い。ドーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、
キナクリドン等が挙げられる。
【実施例１３】
【０２３１】
本実施例では、本発明の駆動方法を用いるＥＬ表示装置を表示媒体として組み込んだ電
子機器について説明する。
【０２３２】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュ
ータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げら
れる。それらの一例を図１８に示す。
【０２３３】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部
２００３、キーボード２００４等を含む。本発明の駆動方法を用いるＥＬ表示装置はパー
ソナルコンピュータの表示部２００３に用いることができる。
【０２３４】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明の
駆動方法を用いるＥＬ表示装置はビデオカメラの表示部２１０２に用いることができる。
【０２３５】
図１８（Ｃ）は頭部取り付け型（ヘッドマウントディスプレイ）の表示装置の一部（右
片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モ
ニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明の駆動方法を用いるＥ
Ｌ表示装置は頭部取り付け型の表示装置の表示部２３０６に用いることができる。
【０２３６】
図１８（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ
２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）は主と
して画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明の駆動方
法を用いるＥＬ表示装置は記録媒体を備えた画像再生装置の表示部（ａ）２４０４、（ｂ
）２４０５に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ
再生装置、ゲーム機器などに本発明を用いることができる。
【０２３７】
図１８（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５
０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明の駆動
方法を用いるＥＬ表示装置は携帯型（モバイル）コンピュータの表示部２５０５に用いる
ことができる。
【０２３８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること
が可能である。また、本実施例の電子機器は実施例１〜１２のどのような組み合わせから
なる構成を用いても実現することができる。
【図１】
2015132835.tif 000003
【図２】
2015132835.tif 000004
【図３】
2015132835.tif 000005
【図４】
2015132835.tif 000006
【図５】
2015132835.tif 000007
【図６】
2015132835.tif 000008
【図７】
2015132835.tif 000009
【図８】
2015132835.tif 000010
【図９】
2015132835.tif 000011
【図１０】
2015132835.tif 000012
【図１１】
2015132835.tif 000013
【図１２】
2015132835.tif 000014
【図１３】
2015132835.tif 000015
【図１４】
2015132835.tif 000016
【図１５】
2015132835.tif 000017
【図１６】
2015132835.tif 000018
【図１７】
2015132835.tif 000019
【図１８】
2015132835.tif 000020