(57)【要約】【課題】電源電圧Ｖｄｄが低下した場合でも消費電流が増加しない低飽和レギュレータを提供することを課題とする。【解決手段】電源電圧を入力して出力電圧を出力する出力トランジスタと、出力電圧を分圧した分圧電圧を生成する分圧電圧生成部と、分圧電圧及び基準電圧に基づいて出力トランジスタを駆動する増幅器と、出力トランジスタから流れる負荷電流の大きさに応じた大きさの電流を増幅器に供給する電流源回路と、電源電圧が予め定められた閾値よりも低下したことに応じて増幅器に供給される基準電圧及び分圧電圧の一方を制御する電圧制御回路と、を備える低飽和レギュレータを提供する。【選択図】図１
2015132990.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を入力して出力電圧を出力する出力トランジスタと、
前記出力電圧を分圧した分圧電圧を生成する分圧電圧生成部と、
前記分圧電圧及び基準電圧に基づいて出力トランジスタを駆動する増幅器と、
前記出力トランジスタから流れる負荷電流の大きさに応じた大きさの電流を前記増幅器に供給する電流源回路と、
前記電源電圧が予め定められた閾値よりも低下したことに応じて前記増幅器に供給される基準電圧及び分圧電圧の一方を制御する電圧制御回路と、
を備える低飽和レギュレータ。
【請求項２】
前記電圧制御回路は、前記電源電圧が予め定められた閾値よりも低下したことに応じて前記増幅器に供給する基準電圧を低下させる、
請求項１に記載の低飽和レギュレータ。
【請求項３】
電流源と、
前記電流源からの電流を流して前記基準電圧を生成する基準抵抗と、
を更に備え、
前記電圧制御回路は、前記基準抵抗に流れる電流を制御することで前記基準電圧を制御する、
請求項１又は２に記載の低飽和レギュレータ。
【請求項４】
前記電源電圧が予め定められた閾値よりも低い場合、前記電圧制御回路は、前記基準抵抗に流れる電流を、前記電流源が出力する電流よりも小さくする、
請求項３に記載の低飽和レギュレータ。
【請求項５】
前記電圧制御回路は、前記電源電圧が予め定められた閾値よりも低い場合、前記基準抵抗の抵抗値を低下させる、
請求項３に記載の低飽和レギュレータ。
【請求項６】
前記基準抵抗は、直列された第１基準分圧抵抗及び第２基準分圧抵抗を含み、
前記電圧制御回路は、前記電源電圧が予め定められた閾値よりも低い場合、前記第１基準分圧抵抗及び前記第２基準分圧抵抗の間のノードを接地電位に接続するスイッチを有する、
請求項３に記載の低飽和レギュレータ。
【請求項７】
前記電圧制御回路は、前記電源電圧が予め定められた閾値よりも低下したことに応じて、前記分圧電圧生成部が前記増幅器に供給する前記分圧電圧を上昇させる、
請求項１に記載の低飽和レギュレータ。
【請求項８】
前記分圧電圧生成部は、前記出力トランジスタのドレインに接続された第１分圧抵抗及び前記第１分圧抵抗及び前記増幅器に接続されて前記分圧電圧を出力する第２分圧抵抗を有し、
前記電圧制御回路は、前記電源電圧が予め定められた閾値よりも低下したことに応じて前記第１分圧抵抗の抵抗値を低下させる、
請求項７に記載の低飽和レギュレータ。
【請求項９】
前記第１分圧抵抗は、直列した複数の分割分圧抵抗を含み、
前記分圧電圧生成部は、前記複数の分割分圧抵抗の一部を短絡させるスイッチを有し、
前記電圧制御回路は、前記電源電圧が予め定められた閾値よりも低下した場合に、前記スイッチをオンにして前記第１分圧抵抗の抵抗値を低下させる、
請求項８に記載の低飽和レギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低飽和レギュレータに関する。
【背景技術】
【０００２】
バッテリー等を電源とし、電子機器に安定した電圧を低ノイズで供給する電源装置としてリニアレギュレータが知られている。特に、入力電圧値と出力電圧値が近接した状況でも使用可能な低飽和レギュレータ（Ｌｏｗ  Ｄｒｏｐｏｕｔ  Ｒｅｇｕｌａｔｏｒ：ＬＤＯ）が広い範囲で用いられている。
【０００３】
一般的にリニアレギュレータにおいては、消費電流と負荷過渡応答特性がトレードオフの関係となるが、無負荷時の消費電流低減と負荷過渡応答の高速化との両立を図る技術として特許文献１に示す装置が知られている。
【０００４】
図１０は、特許文献１のレギュレータ回路を示す。図示するようにレギュレータ回路は、出力トランジスタ３、出力トランジスタ３とカレントミラー接続されたトランジスタＭ６、出力トランジスタ３及びトランジスタＭ６のゲートを駆動しＭ１〜Ｍ４トランジスタを有する誤差増幅器２、トランジスタＭ６の低電位側に配されたトランジスタＭ７、及び、トランジスタＭ７とカレントミラー接続されたトランジスタＭ８を備える。
【０００５】
トランジスタＭ６に流れる電流は、トランジスタＭ７及びＭ８を介して誤差増幅器２に与えられる。レギュレータ回路が出力トランジスタ３から負荷に電流を供給する間、出力トランジスタ３とカレントミラー接続されたトランジスタＭ６にも電流が流れ、更にトランジスタＭ７及びＭ８にも電流が流れる。この結果、誤差増幅器２のスルーレートＳＲがトランジスタＭ８を流れる電流分向上する。一方、レギュレータ回路が出力トランジスタ３から負荷に電流を供給しない間、トランジスタＭ６〜Ｍ８には電流が流れず、レギュレータ回路全体の消費電流が上昇することがない。このように図１０に係るレギュレータ回路は、負荷電流の有無で誤差増幅器に与える電流を変えることにより、無負荷時の消費電流低減と負荷過渡応答の高速化とを両立できる。
【０００６】
しかし、このレギュレータ回路は、図１０の右上の端子から入力される電源電圧Ｖｄｄが低下してレギュレータ回路の出力設定電圧値ＶｏｕｔＴｙｐ＿０を下回る場合、出力端子４から出力される出力電圧ＶｏｕｔがＶｏｕｔ＜ＶｏｕｔＴｙｐ＿０となり、トランジスタＭ３のゲート電位がトランジスタＭ４のゲート電位よりも高くなる。その結果、誤差増幅器２は、出力トランジスタ３及びトランジスタＭ６をＬレベルで駆動する。
【０００７】
従って、電源電圧Ｖｄｄが出力設定電圧値ＶｏｕｔＴｙｐ＿０を下回る場合、出力トランジスタ３から負荷に電流を供給しているか否かに係わらず、トランジスタＭ６からトランジスタＭ７及びＭ８に電流が流れてしまう。このため、例えば、バッテリーが消耗して電源電圧Ｖｄｄが出力電圧の目標値ＶｏｕｔＴｙｐ＿０を下回った場合等に消費電流が増加してしまう。
【０００８】
図１１は、特許文献１のレギュレータ回路の動作具体例を示す。図１１（ａ）は電源電圧Ｖｄｄ及び出力電圧Ｖｏｕｔの関係を示し、（ｂ）は電源電圧Ｖｄｄ及びレギュレータ回路が出力目標とする電圧値ＶｏｕｔＴｙｐの関係を示し、（ｃ）は電源電圧Ｖｄｄ及びレギュレータ回路の消費電流Ｉｄｄの関係を示す。
【０００９】
図示するように、電源電圧Ｖｄｄが予め設定された出力設定電圧値ＶｏｕｔＴｙｐ＿０よりも高い場合、レギュレータ回路は出力電圧Ｖｏｕｔとして出力設定電圧値ＶｏｕｔＴｙｐ＿０を出力する。電源電圧Ｖｄｄが出力設定電圧値ＶｏｕｔＴｙｐ＿０よりも低下すると、出力電圧Ｖｏｕｔが低下するがＶｏｕｔＴｙｐは減少しないので、トランジスタＭ６のゲート電位がＬレベルに駆動され、この結果、レギュレータ回路の消費電流Ｉｄｄは増加する。
［特許文献１］特開平３−１５８９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本願発明は、このような事情に鑑みて、電源電圧Ｖｄｄが低下した場合でも消費電流Ｉｄｄが増加しない低飽和レギュレータを提供することを課題とする。
【課題を解決するための手段】
【００１１】
本発明の第１の態様においては、電源電圧を入力して出力電圧を出力する出力トランジスタと、出力電圧を分圧した分圧電圧を生成する分圧電圧生成部と、分圧電圧及び基準電圧に基づいて出力トランジスタを駆動する増幅器と、出力トランジスタから流れる負荷電流の大きさに応じた大きさの電流を増幅器に供給する電流源回路と、電源電圧が予め定められた閾値よりも低下したことに応じて増幅器に供給される基準電圧及び分圧電圧の一方を制御する電圧制御回路と、を備える低飽和レギュレータを提供する。
【００１２】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１３】
【図１】本実施形態に係る低飽和レギュレータ１０の一例を示す。
【図２】本実施形態に係る電圧制御回路１３０の一例を示す。
【図３】本実施形態に係る低飽和レギュレータ１０の具体的動作例を示す。
【図４】本実施形態の第１変形例に係る低飽和レギュレータ１０の一例を示す。
【図５】本変形例に係る電圧制御回路２３０の一例を示す。
【図６】本変形例に係る低飽和レギュレータ１０の具体的動作例を示す。
【図７】本実施形態の第２変形例に係る低飽和レギュレータ１０の一例を示す。
【図８】本変形例に係る電圧制御回路３３０及び分圧電圧生成部３５０の一例を示す。
【図９】本変形例に係る低飽和レギュレータ１０の具体的動作例を示す。
【図１０】特許文献１のレギュレータ回路を示す。
【図１１】特許文献１のレギュレータ回路の具体的動作例を示す。
【発明を実施するための形態】
【００１４】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１５】
図１は、本実施形態に係る低飽和レギュレータ１０の一例を示す。低飽和レギュレータ１０は、電源から電源電圧Ｖｄｄを入力し、電源電圧Ｖｄｄが低下した場合でも消費電流を増加せず、安定化された出力電圧Ｖｏｕｔを出力する。低飽和レギュレータ１０は、電圧電流源回路１１０と、増幅器１２０と、電圧制御回路１３０と、電流源回路１４０と、分圧電圧生成部１５０と、出力トランジスタ１６０とを備える。
【００１６】
電圧電流源回路１１０は、増幅器１２０に対して基準電圧Ｖｒｅｆ及び電流を供給する。電圧電流源回路１１０は、電流源ＩＲＥＦ、ＮＭＯＳトランジスタＭＮ１、ＮＭＯＳトランジスタＭＮ２、ＮＭＯＳトランジスタＭＮ３、ＰＭＯＳトランジスタＭＰ１、ＰＭＯＳトランジスタＭＰ２、及び、基準抵抗１１２を有する。
【００１７】
電流源ＩＲＥＦは、一端が電源電圧Ｖｄｄに接続され、予め定められた基準電流Ｉｒｅｆを流す。
【００１８】
ＮＭＯＳトランジスタＭＮ１は、ドレイン及びゲートが電流源ＩＲＥＦに接続され、ソースが接地電位に接続される。これにより、ＮＭＯＳトランジスタＭＮ１は、ドレイン電流として基準電流Ｉｒｅｆを流す。
【００１９】
ＮＭＯＳトランジスタＭＮ２は、ゲートが電流源ＩＲＥＦに接続され、ソースが接地電位に接続され、ドレインがＰＭＯＳトランジスタＭＰ１に接続される。ＮＭＯＳトランジスタＭＮ１及びＮＭＯＳトランジスタＭＮ２は、ゲートを共通に結線して電位ＶＢＮを入力するカレントミラー接続を形成し、これによりＮＭＯＳトランジスタＭＮ２は、基準電流Ｉｒｅｆと略同一の電流値のドレイン電流を流す。
【００２０】
ＮＭＯＳトランジスタＭＮ３は、ゲートが電流源ＩＲＥＦに接続され、ソースが接地電位に接続され、ドレインが増幅器１２０に接続される。ＮＭＯＳトランジスタＭＮ１及びＮＭＯＳトランジスタＭＮ３は、ゲートを共通に結線して電位ＶＢＮを入力するカレントミラー接続を形成し、これによりＮＭＯＳトランジスタＭＮ３は、基準電流Ｉｒｅｆと略同一の電流値のドレイン電流を流す。ＮＭＯＳトランジスタＭＮ３は、増幅器１２０に流れる電流の少なくとも一部を供給する。
【００２１】
ＰＭＯＳトランジスタＭＰ１は、ソースが電源電圧Ｖｄｄに接続されドレイン及びゲートがＮＭＯＳトランジスタＭＮ２のドレインに接続される。これにより、ＰＭＯＳトランジスタＭＰ１は、ＮＭＯＳトランジスタＭＮ２へ電流を供給する。
【００２２】
ＰＭＯＳトランジスタＭＰ２は、ソースが電源電圧Ｖｄｄに接続されゲートがＰＭＯＳトランジスタＭＰ１のゲートと共通に接続され、カレントミラー接続を形成する。これにより、ＰＭＯＳトランジスタＭＰ２は、ＰＭＯＳトランジスタＭＰ１のドレイン電流と略同一の電流値のドレイン電流を流す。
【００２３】
基準抵抗１１２は、一端がＰＭＯＳトランジスタＭＰ２のドレイン、増幅器１２０の−端子、及び、電圧制御回路１３０に接続され、他端が接地電位に接続されて、電流源ＩＲＥＦが流す電流と略同一の電流値の電流を流して基準電圧Ｖｒｅｆを生成する。例えば、ＰＭＯＳトランジスタＭＰ２のドレイン電流をＩｒｅｆとすると、抵抗値ｒ０の基準抵抗１１２は、基準電圧Ｖｒｅｆ＝Ｉｒｅｆ×ｒ０を生成する。
【００２４】
増幅器１２０は、＋端子に分圧電圧Ｖｄｉｖを入力し、−端子に基準電圧Ｖｒｅｆを入力し、分圧電圧Ｖｄｉｖ及び基準電圧Ｖｒｅｆに基づいて出力トランジスタ１６０を駆動する。即ち、増幅器１２０は、＋端子に入力される分圧電圧生成部１５０から入力される分圧電圧Ｖｄｉｖと−端子に入力される基準電圧Ｖｒｅｆとの差分を増幅した電圧を、ＰＭＯＳトランジスタＭＰ３及び出力トランジスタ１６０のゲートに出力する。
【００２５】
電圧制御回路１３０は、電源電圧Ｖｄｄ及び電位ＶＢＮが入力され、電源電圧Ｖｄｄが予め定められた閾値よりも低下したことに応じて増幅器１２０に供給される基準電圧Ｖｒｅｆを制御する。例えば、電圧制御回路１３０は、基準抵抗１１２に流れる電流を制御することで基準電圧Ｖｒｅｆを制御する。
【００２６】
一例として、電源電圧Ｖｄｄが予め定められた出力設定電圧値ＶｏｕｔＴｙｐ＿０よりも低い場合、電圧制御回路１３０は、ＰＭＯＳトランジスタＭＰ２から基準抵抗１１２に流れる電流の一部を引き込み、基準抵抗１１２に流れる電流を電流源ＩＲＥＦが出力する電流Ｉｒｅｆよりも小さくする。これにより、電圧制御回路１３０は、増幅器１２０に入力される基準電圧Ｖｒｅｆを低下させる。
【００２７】
電流源回路１４０は、出力トランジスタ１６０から流れる負荷電流の大きさに応じた大きさの電流を増幅器１２０に供給する。電流源回路１４０は、ＰＭＯＳトランジスタＭＰ３、ＮＭＯＳトランジスタＭＮ４、及び、ＮＭＯＳトランジスタＭＮ５を有する。
【００２８】
ＰＭＯＳトランジスタＭＰ３は、ゲートが出力トランジスタ１６０のゲートと共通に結線されて増幅器１２０の出力に接続され、ソースが電源電圧Ｖｄｄに接続され、ドレインがＮＭＯＳトランジスタＭＮ４及びＭＮ５に接続される。これにより、ＰＭＯＳトランジスタＭＰ３のゲートは、出力トランジスタ１６０のゲートと共に制御され、ＰＭＯＳトランジスタＭＰ３は出力トランジスタ１６０を流れる負荷電流の大きさに応じた大きさの電流を流す。
【００２９】
ＮＭＯＳトランジスタＭＮ４は、ゲートがＰＭＯＳトランジスタＭＰ３のドレインに接続され、ドレインがＮＭＯＳトランジスタＭＮ３と共に増幅器１２０に接続され、ソースが接地電位に接続される。
【００３０】
ＮＭＯＳトランジスタＭＮ５は、ゲートがＮＭＯＳトランジスタＭＮ４と共にＰＭＯＳトランジスタＭＰ３のドレインに接続され、ドレインがゲートと共通接続され、ソースが接地電位に接続される。
【００３１】
ＮＭＯＳトランジスタＭＮ４及びＮＭＯＳトランジスタＭＮ５は、カレントミラー接続を形成する。これにより、ＰＭＯＳトランジスタＭＰ３を流れた電流は、ＮＭＯＳトランジスタＭＮ５を介してＮＭＯＳトランジスタＭＮ４に流れる。そして、ＮＭＯＳトランジスタＭＮ４は、増幅器１２０に電流を供給する。このように、電流源回路１４０は増幅器１２０に負荷電流に応じた電流を供給する。
【００３２】
分圧電圧生成部１５０は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄｉｖを生成して、増幅器１２０の＋端子に出力する。分圧電圧生成部１５０は、抵抗値ｒ１の第１分圧抵抗Ｒ１及び抵抗値ｒ２の第２分圧抵抗Ｒ２を有する。
【００３３】
第１分圧抵抗Ｒ１は、一端が出力トランジスタ１６０のドレイン及び出力端子に接続され、他端が第２分圧抵抗Ｒ２及び増幅器１２０の＋端子に接続される。第２分圧抵抗Ｒ２は、一端が第１分圧抵抗Ｒ１及び増幅器１２０の＋端子に接続され、他端が接地電位に接続される。これにより、分圧電圧生成部１５０は、Ｖｄｉｖ＝Ｖｏｕｔ×ｒ２／（ｒ１＋ｒ２）で表される分圧電圧Ｖｄｉｖを生成する。
【００３４】
出力トランジスタ１６０は、ゲートがＰＭＯＳトランジスタＭＰ３のゲートと共通に増幅器１２０の出力に接続され、ソースが電源電圧Ｖｄｄに接続され、ドレインが分圧電圧生成部１５０に接続されて、電源電圧Ｖｄｄを入力して出力電圧Ｖｏｕｔを出力する。
【００３５】
このように、本願発明の低飽和レギュレータ１０は、分圧電圧生成部１５０と増幅器１２０により負帰還制御され安定化された出力電圧Ｖｏｕｔを出力する。例えば、低飽和レギュレータ１０は、ＶｏｕｔＴｙｐ＿０＝Ｖｒｅｆ×｛（ｒ１＋ｒ２）／ｒ２｝と表される予め定められた出力設定電圧値ＶｏｕｔＴｙｐ＿０と等しくなるように出力電圧Ｖｏｕｔを負帰還制御する。
【００３６】
低飽和レギュレータ１０は、出力トランジスタ１６０から流れる負荷電流に応じた電流を電流源回路１４０を介して誤差増幅器１２０に与える。これにより、低飽和レギュレータ１０は、負荷電流が流れる間、低飽和レギュレータ１０のスルーレートを向上させる。また、低飽和レギュレータ１０は、負荷電流が流れない間、電流源回路１４０に電流を流さない。これにより、低飽和レギュレータ１０は、負荷電流が流れていない間の消費電流を抑えつつ、負荷電流の大きさに応じて負荷過渡応答を高速化する。
【００３７】
更に、本実施形態の低飽和レギュレータ１０は、電源電圧Ｖｄｄが低下した場合に電圧制御回路１３０により基準電圧Ｖｒｅｆを低下させる。これにより、ＶｄｄがＶｏｕｔＴｙｐを下回らずにＶｏｕｔ＝ＶｏｕｔＴｙｐとなるので、ＭＰ３のゲートがＬに駆動される事がなく、消費電流の増加を防ぐことができる。
【００３８】
図２は、本実施形態に係る電圧制御回路１３０の一例を示す。電圧制御回路１３０は、ＰＭＯＳトランジスタＭＰ４、ＰＭＯＳトランジスタＭＰ５、ＮＭＯＳトランジスタＭＮ６、ＮＭＯＳトランジスタＭＮ７、及び、抵抗Ｒ３を有する。
【００３９】
ＰＭＯＳトランジスタＭＰ４は、ソースが電源電圧Ｖｄｄに接続され、ゲート及びドレインが抵抗Ｒ３に接続される。
【００４０】
ＰＭＯＳトランジスタＭＰ５は、ソースが電源電圧Ｖｄｄに接続され、ドレインがＮＭＯＳトランジスタＭＮ７のドレイン及び電圧制御回路１３０出力端子に接続され、ゲートがＰＭＯＳトランジスタＭＰ４のゲートと共通に結線されてＰＭＯＳトランジスタＭＰ４とカレントミラー接続を形成する。
【００４１】
ＮＭＯＳトランジスタＭＮ６は、ゲートが電位ＶＢＮに接続され、ドレインが抵抗Ｒ３に接続され、ソースが接地電位に接続される。
【００４２】
ＮＭＯＳトランジスタＭＮ７は、ゲートがＮＭＯＳトランジスタＭＮ６のゲートに共通に結線され、また電位ＶＢＮにも接続されてＮＭＯＳトランジスタＭＮ６とカレントミラー接続を形成し、ドレインがＰＭＯＳトランジスタＭＰ５のドレイン及び電圧制御回路１３０出力端子に接続され、ソースが接地電位に接続される。
【００４３】
抵抗Ｒ３は、一端がＰＭＯＳトランジスタＭＰ４のゲート及びドレインに接続され、他端がＮＭＯＳトランジスタＭＮ６のドレインに接続される。抵抗Ｒ３の抵抗値ｒ３は、ドレイン電流値がＩｒｅｆである時のＰＭＯＳトランジスタＭＰ４のゲート−ソース間電圧をＶｇｓ＿０とし、ドレイン電流値がＩｒｅｆであるときのＮＭＯＳトランジスタＭＮ６のドレイン−ソース間電圧をＶｄｓ＿０としたときに、ＶｏｕｔＴｙｐ＿０＝Ｖｇｓ＿０＋Ｖｄｓ＿０＋Ｉｒｅｆ×ｒ３となるように設定されてよい。
【００４４】
ここで、本実施形態の増幅器１２０及び電圧制御回路１３０等の動作について説明する。
【００４５】
ＮＭＯＳトランジスタＭＮ６及びＭＮ７は、ゲートに電位ＶＢＮを接続し、電圧電流源回路１１０のＮＭＯＳトランジスタＭＮ１及びＭＮ２とカレントミラー接続を形成する。このため、ＮＭＯＳトランジスタＭＮ６及びＭＮ７のドレインには、ＮＭＯＳトランジスタＭＮ１及びＭＮ２のドレインと同じく基準電流Ｉｒｅｆと略同じ電流値の電流が流れる。
【００４６】
電源電圧Ｖｄｄが予め定められた出力設定電圧値ＶｏｕｔＴｙｐ＿０よりも高い場合、ＰＭＯＳトランジスタＭＰ４のドレインには、ＮＭＯＳトランジスタＭＮ６のドレインと同量の電流Ｉｒｅｆが流れ、ＰＭＯＳトランジスタＭＰ４とカレントミラー接続されたＰＭＯＳトランジスタＭＰ５のドレインにも同量の電流Ｉｒｅｆが流れる。
【００４７】
ＰＭＯＳトランジスタＭＰ５及びＮＭＯＳトランジスタＭＮ７のドレインに流れる電流が等しくなるので、電圧制御回路１３０の出力端子から外部に流れる電流は０となる。この場合、電圧電流源回路１１０の基準抵抗１１２は、ＰＭＯＳトランジスタＭＰ２から電流Ｉｒｅｆのみが与えられて、基準電圧Ｖｒｅｆ＿０＝Ｉｒｅｆ×ｒ０を生成する。
【００４８】
電源電圧Ｖｄｄが出力設定電圧値ＶｏｕｔＴｙｐ＿０よりも低い場合、ＰＭＯＳトランジスタＭＰ４のゲート−ソース間には電圧Ｖｇｓ＿０よりも小さい電圧Ｖｇｓ＿１が生じ、ＰＭＯＳトランジスタＭＰ４のドレイン電流はＩｒｅｆよりも小さいＩ'となる。また、ＮＭＯＳトランジスタＭＮ６にはドレイン電流Ｉ'が流れ、ドレイン電流Ｉ'に対応するドレイン−ソース間電圧Ｖｄｓ＿１が生じる。低下した電源電圧Ｖｄｄに対して、Ｖｄｄ＝Ｖｇｓ＿１＋Ｖｄｓ＿１＋ｒ３×Ｉ'が成立する。
【００４９】
ＰＭＯＳトランジスタＭＰ４及びＭＰ５はカレントミラー接続されているので、ＰＭＯＳトランジスタＭＰ５にはドレイン電流Ｉ'が流れる。ここで、ＮＭＯＳトランジスタＭＮ７は、電流Ｉ'よりも大きい基準電流Ｉｒｅｆと略同じ電流値の電流を流す。
【００５０】
この結果、電圧制御回路１３０は、ＰＭＯＳトランジスタＭＰ５及びＮＭＯＳトランジスタＭＮ７のドレイン電流の差分である−（Ｉｒｅｆ−Ｉ'）の電流を、出力端子であるＶｒｅｆノードに出力する。すなわち、電圧制御回路１３０は、Ｉｒｅｆ−Ｉ'の大きさの正電流をＶｒｅｆノードから引き込む。
【００５１】
ここで、Ｖｒｅｆノードには、電圧電流源回路１１０のＰＭＯＳトランジスタＭＰ２から電流Ｉｒｅｆが供給されているので、基準抵抗１１２にはＩｒｅｆ−（Ｉｒｅｆ−Ｉ'）＝Ｉ'の電流が流れる。基準抵抗１１２は、Ｖｒｅｆ＿０よりも低い基準電圧Ｖｒｅｆ＿１＝Ｉ'×ｒ０を生成する。
【００５２】
増幅器１２０の−端子は基準電圧Ｖｒｅｆ＿１を入力し、これにより低飽和レギュレータ１０は、出力電圧Ｖｏｕｔが、ＶｏｕｔＴｙｐ＿１＝Ｖｒｅｆ＿１×｛（Ｒ１＋Ｒ２）／Ｒ２｝と表される出力設定電圧値ＶｏｕｔＴｙｐ＿１となるようにする。なお、Ｖｒｅｆ＿１＜Ｖｒｅｆ＿０となるので、ＶｏｕｔＴｙｐ＿１＜ＶｏｕｔＴｙｐ＿０となる。
【００５３】
このように、本実施形態の電圧制御回路１３０は、電源電圧Ｖｄｄが低下したときに、ＰＭＯＳトランジスタＭＰ２から基準抵抗１１２に流れる電流の一部を引き込むことにより、基準電圧Ｖｒｅｆを低下させる。
【００５４】
図３は、本実施形態に係る低飽和レギュレータ１０の具体的動作例を示す。図３（ａ）は電源電圧Ｖｄｄ及び出力電圧Ｖｏｕｔの関係を示し、（ｂ）は電源電圧Ｖｄｄ及び出力設定電圧値ＶｏｕｔＴｙｐの関係を示し、（ｃ）は電源電圧Ｖｄｄ及び低飽和レギュレータ１０の消費電流Ｉｄｄの関係を示す。
【００５５】
図示するように、電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも高い場合、低飽和レギュレータ１０は、出力設定電圧値ＶｏｕｔＴｙｐをＶｏｕｔＴｙｐ＿０とし、ＶｏｕｔＴｙｐ＿０を出力電圧Ｖｏｕｔとして出力する。電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも低下すると、低飽和レギュレータ１０は、出力設定電圧値ＶｏｕｔＴｙｐ及び出力電圧Ｖｏｕｔを電源電圧Ｖｄｄに応じて低下させる。
【００５６】
すなわち、低飽和レギュレータ１０は、電源電圧Ｖｄｄの値に関わらず、ＶｏｕｔＴｙｐ＝Ｖｏｕｔを維持する。この結果、基準電圧Ｖｒｅｆと分圧電圧Ｖｄｉｖはほぼ等しくなるので、増幅器１２０は出力トランジスタ１６０及びＰＭＯＳトランジスタＭＰ３をＬレベルに駆動せず、電流源回路１４０を流れる電流を増加させないので、消費電流Ｉｄｄも増加させずに抑えることができる。
【００５７】
図４は、本実施形態の第１変形例に係る低飽和レギュレータ１０の一例を示す。本変形例において、電圧制御回路２３０は、増幅器１２０に与えられる基準電圧Ｖｒｅｆを電源電圧Ｖｄｄの低下に応じて非連続的に低下させる。本変形例において、図１〜図３に示す実施形態と同一又は類似する構成については同一の符号を付し、説明を省略することがある。
【００５８】
本変形例の電圧電流源回路１１０は、複数の分圧抵抗を含む基準抵抗１１２を有する。基準抵抗１１２は、ＰＭＯＳトランジスタＭＰ２を介して基準電流Ｉｒｅｆを流す。
【００５９】
基準抵抗１１２は、一端がＰＭＯＳトランジスタＭＰ２のドレイン、増幅器１２０の−端子に接続され、他端が接地電位に接続されて、電流源ＩＲＥＦが流す電流と略同一の電流値の電流を流して基準電圧Ｖｒｅｆを生成する。基準抵抗１１２は、直列された第１基準分圧抵抗１１４及び第２基準分圧抵抗１１６を含み、第１基準分圧抵抗１１４及び第２基準分圧抵抗１１６の中間のノードにおいて電圧制御回路２３０に接続する。
【００６０】
第１基準分圧抵抗１１４は、抵抗値ｒ４を有し、一端がＰＭＯＳトランジスタＭＰ２のドレイン及び増幅器１２０の−端子に接続され、他端が第２基準分圧抵抗１１６及び電圧制御回路２３０に接続される。
【００６１】
第２基準分圧抵抗１１６は、抵抗値ｒ５を有し、一端が第１基準分圧抵抗１１４及び電圧制御回路２３０に接続され、他端が接地電位に接続される。抵抗値ｒ４及びｒ５は、予め定められた基準電圧Ｖｒｅｆ＿０に対してＶｒｅｆ＿０＝Ｉｒｅｆ×（ｒ４＋ｒ５）を満たすように設定されてよい。また、抵抗値ｒ４及びｒ５は等しくてよい。
【００６２】
本変形例の電圧制御回路２３０は、電源電圧Ｖｄｄが予め定められた閾値よりも低い場合、基準抵抗１１２の抵抗値を低下させる。例えば、電圧制御回路２３０は、電源電圧Ｖｄｄが出力設定電圧値ＶｏｕｔＴｙｐ＿０よりも低い場合、基準抵抗１１２の抵抗値をｒ４＋ｒ５からｒ４に低下させる。これにより、電圧制御回路２３０は、増幅器１２０に入力される基準電圧Ｖｒｅｆを、Ｖｒｅｆ＿０からｒ５／（ｒ４＋ｒ５）低下させたＶｒｅｆ＿１とする。
【００６３】
図５は、本変形例に係る電圧制御回路２３０の一例を示す。電圧制御回路２３０は、抵抗Ｒ３、ＮＭＯＳトランジスタＭＮ８、反転器２３２、及び、スイッチ２３４を有する。
【００６４】
抵抗Ｒ３は、一端が電源電圧Ｖｄｄに接続され、他端がＮＭＯＳトランジスタＭＮ８のドレイン及び反転器２３２の入力に接続され、抵抗値ｒ３を有する。
【００６５】
ＮＭＯＳトランジスタＭＮ８は、ゲートが電位ＶＢＮに接続され、ソースが接地電位に接続され、ドレインが抵抗Ｒ３及び反転器２３２の入力に接続される。これにより、ＮＭＯＳトランジスタＭＮ８は、ＮＭＯＳトランジスタＭＮ１とカレントミラー接続され、ＮＭＯＳトランジスタＭＮ１と同量のドレイン電流Ｉｒｅｆを流す。
【００６６】
反転器２３２は、入力が抵抗Ｒ３及びＮＭＯＳトランジスタＭＮ８のドレインに接続され、出力がスイッチ２３４に接続され、入力された電圧を反転して出力する。例えば、反転器２３２は、閾値電圧以上の電圧を入力した場合、予め定められた大きさのＬレベルの電圧を出力し、閾値電圧未満の電圧を入力した場合、予め定められた大きさのＨレベルの電圧を出力してよい。一例として、反転器２３２は、Ｖｔｈ＝ＶｏｕｔＴｙｐ＿０−Ｉｒｅｆ×ｒ３となる閾値電圧Ｖｔｈを有してよい。
【００６７】
スイッチ２３４は、反転器２３２の出力に制御され、出力端子である抵抗１１４と１１６の共通接続部と接地電位との接続のオン／オフを切り替える。スイッチ２３４は、Ｈレベルの電圧が入力に与えられたときに接続をオンにし、Ｌレベルの電圧が与えられたときに接続をオフとする。
【００６８】
ここで、本変形例の増幅器１２０及び電圧制御回路１３０等の動作について説明する。
【００６９】
抵抗Ｒ３には基準電流Ｉｒｅｆが流れるので、反転器２３２の入力電圧は、Ｖｄｄ−Ｒ３×Ｉｒｅｆとなる。電源電圧Ｖｄｄが出力設定電圧値ＶｏｕｔＴｙｐ＿０よりも高い場合、閾値電圧Ｖｔｈよりも高くなる。従って、反転器２３２は、Ｌレベルの出力をスイッチ２３４に供給し、スイッチ２３４をオフとする。
【００７０】
これにより、基準抵抗１１２の第１基準分圧抵抗１１４及び第２基準分圧抵抗１１６は、電流Ｉｒｅｆを流し、増幅器１２０にＩｒｅｆ×（ｒ４＋ｒ５）となる基準電圧Ｖｒｅｆ＿０を供給する。この結果、低飽和レギュレータ１０は、ＶｏｕｔＴｙｐ＿０を出力電圧設定値とし、出力電圧ＶｏｕｔとしてＶｏｕｔＴｙｐ＿０を出力する。
【００７１】
電源電圧Ｖｄｄが出力設定電圧値ＶｏｕｔＴｙｐ＿０よりも低い場合、反転器２３２の入力電圧は、閾値電圧Ｖｔｈよりも低くなる。従って、反転器２３２は、Ｈレベルの出力をスイッチ２３４に供給し、スイッチ２３４をオンとする。この結果、スイッチ２３４は、第１基準分圧抵抗１１４及び第２基準分圧抵抗１１６の間のノードを接地電位に接続し、これにより基準電圧ＶｒｅｆをＶｒｅｆ＿１＝Ｉｒｅｆ×ｒ５を満たすＶｒｅｆ＿１とする。例えば、ｒ４とｒ５が等しい場合、Ｖｒｅｆ１＝１／２Ｖｒｅｆ＿０となる。
【００７２】
この結果、低飽和レギュレータ１０は、ＶｏｕｔＴｙｐ＿０よりも小さいＶｏｕｔＴｙｐ＿１を出力電圧設定値とし、出力電圧ＶｏｕｔとしてＶｏｕｔＴｙｐ＿１を出力する。例えば、低飽和レギュレータ１０は、ｒ４とｒ５が等しい場合、出力電圧Ｖｏｕｔとして１／２ＶｏｕｔＴｙｐ＿０を出力する。
【００７３】
図６は、本変形例に係る低飽和レギュレータ１０の具体的動作例を示す。図６（ａ）は電源電圧Ｖｄｄ及び出力電圧Ｖｏｕｔの関係を示し、（ｂ）は電源電圧Ｖｄｄ及び出力設定電圧値ＶｏｕｔＴｙｐの関係を示し、（ｃ）は電源電圧Ｖｄｄ及び低飽和レギュレータ１０の消費電流Ｉｄｄの関係を示す。なお、本図ではｒ４とｒ５が等しい場合の例について説明する。
【００７４】
図６（ａ）及び（ｂ）に示すように、電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも高い場合、低飽和レギュレータ１０は、出力設定電圧値をＶｏｕｔＴｙｐ＿０とし、出力電圧をＶｏｕｔＴｙｐ＿０をとする。電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも低くＶｏｕｔＴｙｐ＿０×１／２よりも高い場合、低飽和レギュレータ１０は、スイッチ２３４がオンとなることにより、ＶｏｕｔＴｙｐ＿０×１／２の出力設定電圧値ＶｏｕｔＴｙｐ及び出力電圧Ｖｏｕｔを出力する。
【００７５】
すなわち、電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも低くＶｏｕｔＴｙｐ＿０×１／２よりも高い場合、低飽和レギュレータ１０は、ＶｏｕｔＴｙｐ＝Ｖｏｕｔを維持する。この結果、基準電圧Ｖｒｅｆと分圧電圧Ｖｄｉｖはほぼ等しくなるので、増幅器１２０は出力トランジスタ１６０及びＰＭＯＳトランジスタＭＰ３をＬレベルに駆動せず、電流源回路１４０を流れる電流を増加させないので、消費電流Ｉｄｄも増加させずに抑えることができる。
【００７６】
電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０×１／２よりも更に低下した場合、低飽和レギュレータ１０は、出力電圧Ｖｏｕｔを電源電圧Ｖｄｄに応じて更に低下させる。ここで、出力設定電圧値ＶｏｕｔＴｙｐはＶｏｕｔＴｙｐ＿０×１／２のままであるので、増幅器１２０はＰＭＯＳトランジスタＭＰ３をＬレベルに駆動にする。このため、低飽和レギュレータ１０の消費電流Ｉｄｄは増加する。
【００７７】
このように本変形例の低飽和レギュレータ１０は、負荷電流が流れていない間の消費電流を抑えつつ、負荷電流の大きさに応じて負荷過渡応答を高速化する。特に、本変形例の低飽和レギュレータ１０は、電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも低くＶｏｕｔＴｙｐ＿１（例えば、ＶｏｕｔＴｙｐ＿０×１／２）よりも高い場合に、低飽和レギュレータ１０の消費電流を低減することができる。
【００７８】
図７は、本実施形態の第２変形例に係る低飽和レギュレータ１０の一例を示す。本変形例において、電圧制御回路３３０は、分圧電圧生成部３５０を制御して、増幅器１２０に供給される分圧電圧Ｖｄｉｖを制御する。例えば、電圧制御回路３３０は、電源電圧Ｖｄｄが予め定められた閾値よりも低下したことに応じて、分圧電圧生成部３５０が増幅器１２０に供給する分圧電圧Ｖｄｉｖを上昇させる。
【００７９】
本変形例に係る低飽和レギュレータ１０は、電源電圧Ｖｄｄが低下した場合に基準電圧Ｖｒｅｆを低下させる代わりに分圧電圧Ｖｄｉｖを上昇させることにより、出力設定電圧値ＶｏｕｔＴｙｐを低下させる。
【００８０】
図８は、本変形例に係る電圧制御回路３３０及び分圧電圧生成部３５０の一例を示す。電圧制御回路３３０は、抵抗Ｒ３、ＮＭＯＳトランジスタＭＮ９、及び、反転器３３２を有する。
【００８１】
抵抗Ｒ３は、一端が電源電圧Ｖｄｄに接続され、他端がＮＭＯＳトランジスタＭＮ９のドレイン及び反転器３３２の入力に接続され、抵抗値ｒ３を有する。
【００８２】
ＮＭＯＳトランジスタＭＮ９は、ゲートが電位ＶＢＮに接続され、ソースが接地電位に接続され、ドレインが抵抗Ｒ３及び反転器３３２の入力に接続される。これにより、ＮＭＯＳトランジスタＭＮ９は、ＮＭＯＳトランジスタＭＮ１とカレントミラー接続され、ＮＭＯＳトランジスタＭＮ１と同量のドレイン電流Ｉｒｅｆを流す。
【００８３】
反転器３３２は、入力が抵抗Ｒ３及びＮＭＯＳトランジスタＭＮ９のドレインに接続され、出力が分圧電圧生成部３５０に接続され、入力された電圧を反転して出力する。例えば、反転器３３２は、閾値電圧以上の電圧を入力した場合、予め定められた大きさのＬレベルの電圧を出力し、閾値電圧未満の電圧を入力した場合、予め定められた大きさのＨレベルの電圧を出力してよい。一例として、反転器３３２は、Ｖｔｈ＝ＶｏｕｔＴｙｐ＿０−Ｉｒｅｆ×ｒ３となる閾値電圧Ｖｔｈを有してよい。
【００８４】
分圧電圧生成部３５０は、スイッチ３５２、第１分圧抵抗３５４、及び、第２分圧抵抗３５６を有し、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄｉｖを生成する。
【００８５】
スイッチ３５２は、電圧制御回路３３０の反転器３３２に制御され、第２分圧抵抗３５６と第１分圧抵抗３５４内のノードとの接続のオン／オフを切り替える。スイッチ３５２は、Ｈレベルの電圧が入力に与えられたときに接続をオンにし、Ｌレベルの電圧が与えられたときに接続をオフにする。
【００８６】
第１分圧抵抗３５４は、一端が出力トランジスタ１６０のドレインに接続され、他端が増幅器１２０の＋端子及び第２分圧抵抗３５６に接続される。第１分圧抵抗３５４は、電圧制御回路３３０がスイッチ３５２のオン／オフを制御することにより、抵抗値が制御される。
【００８７】
例えば、第１分圧抵抗３５４は、直列した複数の分割分圧抵抗Ｒ４及びＲ５を含み、分割分圧抵抗Ｒ４及びＲ５の間のノードはスイッチ３５２の一端と接続する。複数の分割分圧抵抗Ｒ４及びＲ５は、スイッチ３５２がオンになることにより一部が短絡し、第１分圧抵抗３５４は分割分圧抵抗Ｒ４のみとして機能する。複数の分割分圧抵抗Ｒ４及びＲ５は、スイッチ３５２がオフとなる場合、第１分圧抵抗３５４は直列された分割分圧抵抗Ｒ４及びＲ５として機能する。
【００８８】
第２分圧抵抗３５６は、一端が第１分圧抵抗３５４及び増幅器１２０の＋端子に接続され、他端が接地電位に接続されて分圧電圧Ｖｄｉｖを増幅器１２０に出力する。
【００８９】
基準抵抗１１２、分割分圧抵抗Ｒ４、分割分圧抵抗Ｒ５、及び、第２分圧抵抗３５６の抵抗値をそれぞれｒａ、ｒｂ、ｒｃ、及び、ｒｄすると、これらの抵抗値はＶｏｕｔＴｙｐ＿０＝Ｉｒｅｆ×ｒａ×（ｒｂ＋ｒｃ＋ｒｄ）／ｒｄを満たす関係であってよい。また、ｒｂ＝ｒｃであってよい。
【００９０】
ここで、本変形例の増幅器１２０、電圧制御回路３３０及び分圧電圧生成部３５０等の動作について説明する。
【００９１】
抵抗Ｒ３には基準電流Ｉｒｅｆが流れるので、反転器３３２の入力電圧は、Ｖｄｄ−Ｒ３×Ｉｒｅｆとなる。電源電圧Ｖｄｄが出力設定電圧値ＶｏｕｔＴｙｐ＿０よりも高い場合、閾値電圧Ｖｔｈよりも高くなる。従って、反転器３３２は、Ｌレベルの出力をスイッチ３５２に供給し、スイッチ３５２をオフとする。
【００９２】
この結果、分圧電圧生成部３５０は、分圧電圧ＶｄｉｖとしてＶｏｕｔＴｙｐ＿０×ｒｄ／（ｒｂ＋ｒｃ＋ｒｄ）＝Ｉｒｅｆ×ｒａを増幅器１２０に入力する。低飽和レギュレータ１０は、ＶｏｕｔＴｙｐ＿０を出力電圧Ｖｏｕｔとして出力する。
【００９３】
電源電圧Ｖｄｄが予め定められた閾値（例えば、出力設定電圧値ＶｏｕｔＴｙｐ＿０）よりも低い場合、反転器３３２の入力電圧は、閾値電圧Ｖｔｈよりも低くなる。従って、反転器３３２は、Ｈレベルの出力をスイッチ３５２に供給し、スイッチ３５２をオンとする。
【００９４】
これにより、電圧制御回路３３０は、第１分圧抵抗３５４の抵抗値を低下させる。例えば、スイッチ３５２は、オン状態で、複数の分割分圧抵抗Ｒ４及びＲ５のうちＲ５を短絡させて、第１分圧抵抗３５４の抵抗値を低下させる。これにより、分圧電圧生成部３５０は、増幅器１２０に出力する分圧電圧Ｖｄｉｖを増加させる。この結果、低飽和レギュレータ１０は、ＶｏｕｔＴｙｐ＿１＝Ｉｒｅｆ×ｒａ×（ｒｂ＋ｒｄ）／ｒｄとなるＶｏｕｔＴｙｐ＿１を出力設定電圧値ＶｏｕｔＴｙｐとし、ＶｏｕｔＴｙｐ＿１を出力電圧Ｖｏｕｔとして出力する。
【００９５】
図９は、本変形例に係る低飽和レギュレータ１０の具体的動作例を示す。図９（ａ）は電源電圧Ｖｄｄ及び出力電圧Ｖｏｕｔの関係を示し、（ｂ）は電源電圧Ｖｄｄ及び出力設定電圧値ＶｏｕｔＴｙｐの関係を示し、（ｃ）は電源電圧Ｖｄｄ及び低飽和レギュレータ１０の消費電流Ｉｄｄの関係を示す。
【００９６】
図９（ａ）及び（ｂ）に示すように、電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも高い場合、低飽和レギュレータ１０は、出力設定電圧値をＶｏｕｔＴｙｐ＿０とし、出力電圧もＶｏｕｔＴｙｐ＿０とする。電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも低くＶｏｕｔＴｙｐ＿１よりも高い場合、低飽和レギュレータ１０は、スイッチ３５２がオンとなることにより、ＶｏｕｔＴｙｐ＿１の出力設定電圧値ＶｏｕｔＴｙｐ及び出力電圧Ｖｏｕｔを出力する。
【００９７】
すなわち、電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも低くＶｏｕｔＴｙｐ＿１よりも高い場合、低飽和レギュレータ１０は、ＶｏｕｔＴｙｐ＝Ｖｏｕｔを維持する。この結果、基準電圧Ｖｒｅｆと分圧電圧Ｖｄｉｖはほぼ等しくなるので、増幅器１２０は出力トランジスタ１６０及びＰＭＯＳトランジスタＭＰ３をＬレベルに駆動せず、電流源回路１４０を流れる電流を増加させないので、消費電流Ｉｄｄも増加させずに抑えることができる。
【００９８】
電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿１よりも更に低下した場合、低飽和レギュレータ１０は、出力電圧Ｖｏｕｔを電源電圧Ｖｄｄに応じて更に低下させる。ここで、出力設定電圧値ＶｏｕｔＴｙｐはＶｏｕｔＴｙｐ＿１のままであるので、増幅器１２０はＰＭＯＳトランジスタＭＰ３をオンにする。このため、低飽和レギュレータ１０の消費電流Ｉｄｄは増加する。
【００９９】
このように本変形例の低飽和レギュレータ１０は、負荷電流が流れていない間の消費電流Ｉｄｄを抑えつつ、負荷電流の大きさに応じて負荷過渡応答を高速化する。特に、本変形例の低飽和レギュレータ１０は、電源電圧ＶｄｄがＶｏｕｔＴｙｐ＿０よりも低くＶｏｕｔＴｙｐ＿１よりも高い場合に、低飽和レギュレータ１０の消費電流Ｉｄｄを低減することができる。
【０１００】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【０１０１】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【０１０２】
２  誤差増幅器、３  出力トランジスタ、１０  低飽和レギュレータ、１１０  電圧電流源回路、１１２  基準抵抗、１１４  第１基準分圧抵抗、１１６  第２基準分圧抵抗、１２０  増幅器、１３０  電圧制御回路、１４０  電流源回路、１５０  分圧電圧生成部、１６０  出力トランジスタ、２３０  電圧制御回路、２３２  反転器、２３４  スイッチ、３３０  電圧制御回路、３３２  反転器、３５０  分圧電圧生成部、３５２  スイッチ、３５４  第１分圧抵抗、３５６  第２分圧抵抗
【図１】
2015132990.tif 000003
【図２】
2015132990.tif 000004
【図３】
2015132990.tif 000005
【図４】
2015132990.tif 000006
【図５】
2015132990.tif 000007
【図６】
2015132990.tif 000008
【図７】
2015132990.tif 000009
【図８】
2015132990.tif 000010
【図９】
2015132990.tif 000011
【図１０】
2015132990.tif 000012
【図１１】
2015132990.tif 000013