(57)【要約】      （修正有）【課題】アナログ電気信号による大量情報数値の高速演算を実現する。【解決手段】１０進法ＡＤ変換回路を応用した高速アナログ信号の整流回路とルクス計の回路を応用した信号制御回路と、ドットマトリックス状の電気演算集積回路により、１０進法演算処理と数値情報の短縮一括送受信を行い、演算回路全体での演算処理速度の向上を図る。高速電気アナログ信号の生成装置に接続された演算信号を分散できる同期接続用制御回路を内蔵する総合導電制御回路は１０進法アナログ電気信号の桁数値分離回路と演算方法別ドットマトリックス切り替え回路から流れる整流された電気信号により、桁数ごとの演算素子を通電させて通電素子の数値判定により演算を行う。演算方法により、仮想領域となる桁下がり・桁上がり用演算素子を通電させる事により、総合導電整流制御回路を通じて演算結果を出力する。【選択図】図２
2015079408.tif 000002
【特許請求の範囲】
【請求項１】
１０進法の電気信号をアナログ整流回路を通じ整数数値信号に置き換えて、ドットマトリックス状の電気演算集積回路で演算を行う演算回路。
【請求項２】
ドットマトリックス状の電気演算集積回路のうち、数値情報の表示回路となる１つの集積回路と対になる仮想演算領域となる集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、１０進法の電気信号をアナログ整流回路を通じ整数数値信号に置き換えて、ドットマトリックス状の電気演算集積回路で演算を行う演算回路、またはドットマトリックス状の電気演算集積回路のうち、数値情報の表示回路となる１つの集積回路と対になる仮想演算領域となる集積回路に関するものである。
【背景技術】
【０００２】
近年の光伝送の技術進歩は著しく、通信会社などで１秒間に１テラバイト以上という高速通信が実現している。すなわちそれだけの速度の発光技術が実現しているという事であるが、その発光技術を演算装置に用いたレーザー光や光による演算回路は実現していない。その理由として「１」という発光単位が、０と１の２進法では「ある」の１として認識されているわけであるが、実際は減衰変形したりした信号であるアナログ信号の加算としての光合成や、除算や数千倍に乗算する、といった演算方法の確立に数値演算としての精密さで困難を伴うからである。
【０００３】
その演算方法の困難さは、光演算装置そのものが光は１ビットの大量同時発生現象であるという考えに沿ったものではないかと思われるため、光演算結果をアナログ信号の連続した情報媒体である光で演算する際に、実際の精密演算の困難さと検出限界がある。この現象は、例えば「水」で演算は成り立つのか、という問いに等しいが、絶対安定温度の水で仮にモル数や重量などを用いて密度を測定するなどの方法で演算を成立させようとしても水の１分子単位まで計測するのは不可能である。
【０００４】
しかしながら、水を１ｃｃという定量のマスに入れた上でマスの数に応じた差し引きや切り取り算を行うことは可能であり、このような考えから、１０進法のＡＤ変換回路を応用してデジタル信号の出力部分を１０進法のアナログ電気信号に置換したアナログ数値の整流回路を使用したドットマトリックス状の集積回路を使用して演算に用いるという考えに至った。なお、１０進法のアナログ整流回路に使用するアナログ信号は特願2013-167564で記述している通り、発光現象前のアナログ電気信号で実現できる。
【０００５】
一方で光演算回路関係の特許には、ＡＤ変換回路を否定した案件や触れられていない案件が存在するが、現実的な現象として勘案すると現在の２進法コンピュータでも電気から２ビットへの変換というステップは行われており、光演算回路でも電気から光へと変換した上で検出というステップを踏むので、１０進法電気演算回路が例えば９という数値を入力して、０．９アンペアの電流を発生させて電流同士の合成演算を行ったり、アナログ整流回路で変換させた上でドット状集積回路によるスイッチング演算を行ったからとて演算処理速度で不利になるわけではないと考える。むしろ、５桁程度の数値では現在一般市販流通のルクス計のようなＡＤ変換回路でも判別可能であるので、ルクス計のＡＤ変換回路の信号入力部を電気信号に置き換えて応答速度の向上を図ると共に、デジタル出力部を図４の高速フラッシュ型回路を応用した高速アナログ出力回路を採用して電気信号による情報数値の一括伝達処理を実施すれば演算処理速度の向上が実現できる。  
【０００６】
ＡＤ変換回路では１０Ｇビット程度の処理速度がKEMPテクノロジーズ インク（KEMP）社のLoadMaster5300（製品名）などで実現しているので、デジタル出力部分を図４による高速ＡＤ変換回路のフラッシュ型回路でn bit出力のAD変換であれば、2^n-1個の比較器を用意して変換を行う事になるが、出力部分を１０進法の電気信号にすれば実現は可能である。たとえば0Vから15Vまで1V間隔でAD変換して１bit出力を得る場合であれば、1Vから15Vまで15個の比較器を用意して入力と比較を行い、必要があればそれらの出力を１０進数の電気信号にエンコードする。１０進法の電気信号に変換することにより、一般的ではあるがルクス計の電子回路を応用して図４の１０進法アナログ電気信号の桁数分離回路とし、計測桁数ごとの数値をドットマトリックス状集積回路の桁数毎に割り振れば９９９９という５桁の数値でも電気演算装置は１ビットで表すことが可能である事を考えると、アナログ整流回路使用による演算速度の低下デメリットというのは考えにくい。唯一、既存のルクス計の回路の応用による電子的な応答速度が懸念ではあるが、フォトダイオードを介さない直接的な電気信号の入力になる事で電気信号の演算用サンプリング速度を高める事や、高速ＡＤ変換回路のフラッシュ型回路を採用してデジタル出力部分を１０進法のアナログ電気信号へと置き換えた図４の高速フラッシュ型回路をアナログ整流回路に用いる事で実現する。また、桁数の少ない演算処理では電気信号をアナログ整流回路で整流した上で、電気信号の合成による直接演算を行う。桁下がり処理が必要となる減算や除算では、図２の総合導電制御回路により１つのドット状集積回路と対になる桁下がり用仮想演算領域のドット状集積回路を起動させて、桁下がり用入力数値の演算領域とする。
【０００７】
演算速度の向上数値の目安としては２進法から１０進法への演算回路の変更により、ビット信号の圧縮や１０進法による倍数処理で演算処理速度の向上はおよそ４倍から７倍ほどは見込める。(出典:2006年 Fall Processor Forumにおける発表資料)「マイナビニュース  ２００７／１２／２０  IBMのPOWER6プロセサJava（登録商標）の10進浮動小点演算を使う実アプリで7倍以上、C言語では4倍の性能が得られたという。」演算装置へ入出力信号を図２の１０進法アナログ電気信号の桁数分離回路により電気信号による数値報の１０進法による５桁程度の一括１０進法数値情報とする事により、電気回路の通信速の向上が２倍から１５倍程見込めるため、回路全体として数値情報量が多いほど２進法にる演算回路よりも演算処理速度が向上できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開番号  ＷＯ９９／４８２１０
【特許文献２】特願2013-167564
【発明の概要】
【０００９】
１０進法による演算速度の向上と情報数値の一括通信による回路全体での処理速度向上を目的とし、桁数ごとの階層演算処理を実現するためにアナログ・デジタル変換回路を応用したアナログ整流回路によるドットマトリックス状電気演算集積回路の構成方法。
【発明が解決しようとする課題】
【００１０】
アナログ電気信号による大量情報数値の高速演算を実現する事である。
【課題を解決するための手段】
【００１１】
図２の高速電気アナログ信号の生成装置に接続された演算信号を分散できる同期接続用制御回路を内蔵する総合導電制御回路は、１０進法アナログ電気信号の桁数値分離回路と演算方法別ドットマトリックス切り替え回路から流れる整流された電気信号により、桁数ごとの演算素子を通電させて通電素子の数値判定により演算を行う。演算方法により、仮想領域となる桁下がり・桁上がり用演算素子を通電させる事により、総合導電整流制御回路を通じて演算結果を出力する。
【発明の効果】
【００１２】
１０進法の採用と数値情報の一括アナログ電気信号処理により、演算速度の向上を図
る。
【００１３】
アナログ整流回路使用によるドットマトリックス状電気演算集積回路は配線などによる電気抵抗や光演算回路などの物理的変動現象に影響されずにドットマトリックス状の電気演算集積回路にて１０進法の電気演算を行うので、新しい高速演算装置の実現という点において現実的である。ドットマトリックス状集積回路の仮想演算領域となる対の集積回路を１つ以外に２つ、３つと増やしてゆけば制御用演算回路の切り替えにより、任意の数値Ｎ進法での演算が可能となる。
【図面の簡単な説明】
【００１４】
【図１】１ＴＢの大容量情報伝達装置を取り囲むように配列した１０進法アナログ整流電気演算集積回路の説明図である。
【図２】１０進法アナログ整流電気演算集積回路の演算作用原理の説明図である。
【図３】１０進法アナログ整流電気演算集積回路の除算方法例の解説図である。
【図４】高速フラッシュ型アナログ信号整流変換回路の構造図である。
【図５】１０進法アナログ整流電気演算集積回路の演算素子と対になる仮想演算用素子の説明図である。
【発明を実施するための形態】
【００１５】
図１による本発明のドットマトリクス状集積回路の同期接続された演算回路では、１ＴＢの発光装置（電気信号生成装置）を中心に、同期接続されたドットマトリクス状集積回路が取り囲む説明図である。大量の演算用データを同期回路で制御信号ごとに各集積回路に分散して演算させ、制御信号ごとに演算結果を合成すれば高速演算装置が完成することになる。但し、発光装置側でも１０進法に基づいた信号の生成が必要である。
【実施例】
【００１６】
各演算方法は、図５による演算方法ごとのドットマトリックス状１０進法電気演算集積回路の演算回路の切り替えにて実施する。１０進法数値情報の発生装置から入力された電気信号は、直接１０進法の電気信号数値として（例えば数字の９なら０．９アンペアや９ボルト）１０進法アナログ整流回路を通して数値の演算素子を通電させる。演算結果は演算素子の通電状態の数値判定により行う。
【００１７】
演算例として加算減算や乗算は各桁数ごとの縦制御演算回路にて、スイッチングにより０から９の加算と乗算用倍数出力回路と桁上がりスイッチング回路を持ち、減算では０から９の消灯スイッチング回路と桁下がりスイッチング回路を持つ。
【００１８】
除算は除算用の各桁数に分割したドットマトリックスのうち、例えば33567÷295であれば１桁目の数値３×１０＾２ー２９５の余り５ドットを２桁目の３００にプラスして３０５と計算して同じ演算方法を繰り返すことで成り立つ。あるいは、Ａ／Ｂの数式である数値Ａ／Ｂの小数点桁数比較を行った上でＡ＞Ｂ判定により先頭桁数の１０のｎ乗の加算処理を行い、演算素子の切電による切り取り算でＡ＜Ｂになれば桁下がり処理で演算を繰り返す。なお、この場合は図３のように１つのドットにつき対となる仮想繰り下がり用ドットを用いて、桁下がり用仮想数値を加算して対になった演算素子は同時通電時に電気信号判定回路により対になった演算素子を同時切電すれば桁数値の繰り下がり処理まで桁下がり用数値を保持できる。図３では、５５÷３８という数式を白黒ドットによる対切電と桁下がり処理で演算が成り立つ例を示した。
【産業上の利用可能性】
【００１９】
光ファイバーから２進法を１０進法へ変換しての直接演算や、ビッグデータを一括電気信号にまとめて分散処理する事により、迅速な処理が求められる業態での活用が見込まれる。また、演算用ドットマトリックスの制御方法を切り替える事で、ドットマトリックス状電気演算集積回路の仮想演算領域となる演算素子を増やす事により任意の数値Ｎ進法での演算が可能となるので、学術研究用の演算回路としても有用である。
【図１】
2015079408.tif 000003
【図２】
2015079408.tif 000004
【図３】
2015079408.tif 000005
【図４】
2015079408.tif 000006
【図５】
2015079408.tif 000007