(57)【要約】【課題】高品位画像を可能にする事。【解決手段】電気光学装置２００は、第一容量素子４９１と第二容量素子４９２と第三容量素子４９３とを備えている。第一容量素子４９１は、第一導電膜４０８と、第二導電膜４１１の第一部分と、第一誘電体膜４１０と、を有している。第二容量素子４９２は、第三導電膜４１６と、第四導電膜４１８の第二部分と、第二誘電体膜４１７と、を有している。第三容量素子４９３は、第三導電膜４１６と、第四導電膜４１８の第三部分と、第二誘電体膜４１７と、を有している。狭い領域に大きな容量値を有する容量素子が形成されるので、高精細化を進めて画素が小さくなっても、表示不良が抑制された優良な電気光学装置を実現する事ができる。【選択図】図５
2015197584.tif 000002
【特許請求の範囲】
【請求項１】
トランジスターと、
第一容量素子と、
第二容量素子と、
第三容量素子と、
を備え、
前記第一容量素子は、第一導電膜と、第二導電膜の第一部分と、前記第一導電膜と前記
第二導電膜との間に配置された第一誘電体膜と、を含み、
前記第一導電膜は第一面を有し、
前記第一部分は前記第一面に対向する様に配置され、
前記第二容量素子は、第三導電膜と、第四導電膜の第二部分と、前記第三導電膜と前記
第四導電膜との間に配置された第二誘電体膜と、を含み、
前記第三導電膜は第二面を有し、
前記第二部分は前記第二面に対向する様に配置され、
前記第三容量素子は、前記第三導電膜と、前記第四導電膜の第三部分と、前記第二誘電
体膜と、を含み、
前記第三導電膜は第三面を有し、
前記第三部分は前記第三面に対向する様に配置され、
前記トランジスターの半導体膜を絶縁膜が覆い、
断面視にて、前記半導体膜と前記第四導電膜との間に前記第一導電膜が配置され、前記
第一導電膜と前記第四導電膜との間に前記第二導電膜が配置され、前記第二導電膜と前記
第四導電膜との間に前記第三導電膜が配置され、
前記第三面の少なくとも一部は、前記絶縁膜に開口され、前記トランジスターのソース
ドレインの一方又は他方と前記第二導電膜とを電気的に接続する為のコンタクトホールの
内部に形成されている事を特徴とする電気光学装置。
【請求項２】
前記第一導電膜の第一面と前記第二導電膜の第一部分との少なくとも一方は、前記トラ
ンジスターを覆っている事を特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第三導電膜の第二面と前記第四導電膜の第二部分との少なくとも一方は、前記第一
容量素子を覆っている事を特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記第一容量素子と前記第二容量素子とは、電気的に並列に接続されている事を特徴と
する請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
第四容量素子を更に備え、
前記第四容量素子は、前記第一導電膜と、前記第二導電膜の第四部分と、前記第一誘電
体膜と、を含み、
前記第一導電膜は第四面を有し、
前記第四部分は前記第四面に対向する様に配置され、
前記第一面と前記第四面とは交差する事を特徴とする請求項１乃至４のいずれか一項に
記載の電気光学装置。
【請求項６】
前記絶縁膜と前記第一導電膜との間に第一保護膜が配置される事を特徴とする請求項１
乃至５のいずれか一項に記載の電気光学装置。
【請求項７】
前記第一導電膜と前記第四導電膜とを電気的に接続するコンタクトホールを更に備えて
いる事を特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置。
【請求項８】
走査線と信号線と画素スイッチング素子とを備え、
前記画素スイッチング素子は前記トランジスターを含み、前記トランジスターのゲート
は前記走査線に電気的に接続され、前記トランジスターのソースドレインの一方は前記信
号線に電気的に接続され、前記トランジスターのソースドレインの他方は前記第二導電膜
に電気的に接続される事を特徴とする請求項１乃至７のいずれか一項に記載の電気光学装
置。
【請求項９】
半導体膜を形成する工程と、
絶縁膜を形成する工程と、
第一導電膜を形成する工程と、
第一誘電体膜を形成する工程と、
第二導電膜を形成する工程と、
前記絶縁膜にコンタクトホールを開口する工程と、
第三導電膜を形成する工程と、
第二誘電体膜を形成する工程と、
第四導電膜を形成する工程と、
を含む事を特徴とする電気光学装置の製造方法。
【請求項１０】
前記絶縁膜を形成する工程と前記第一導電膜を形成する工程との間に、第一保護膜を形
成する工程を含む事を特徴とする請求項９に記載の電気光学装置の製造方法。
【請求項１１】
前記第二導電膜を形成する工程と前記コンタクトホールを開口する工程との間に第二層
間絶縁膜を形成する工程を含み、
前記コンタクトホールを開口する工程では前記第二層間絶縁膜にも前記コンタクトホー
ルが開口される事を特徴とする請求項９又は１０に記載の電気光学装置の製造方法。
【請求項１２】
前記第一導電膜と前記第三導電膜との厚みは６００ナノメートル以下である事を特徴と
する請求項９乃至１１のいずれか一項に記載の電気光学装置の製造方法。
【請求項１３】
請求項１乃至８のいずれか一項に記載の電気光学装置を備えた事を特徴とする電子機器
。
【請求項１４】
請求項９乃至１２のいずれか一項に記載の電気光学装置の製造方法にて製造された電気
光学装置を備えた事を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の製造方法、及び電子機器に関する。
【背景技術】
【０００２】
表示機能が付いた電子機器では、透過型電気光学装置や反射型電気光学装置が使用され
ている。これらの電気光学装置に光が照射され、電気光学装置により変調された透過光や
反射光が表示画像となったり、或いはスクリーンに投影されて投射画像となったりしてい
る。この様な電子機器に使用される電気光学装置としては液晶装置が知られており、これ
は液晶の誘電異方性と液晶層に於ける光の旋光性とを利用して画像を形成する物である。
液晶装置では、画像表示領域に走査線と信号線とが配置されて、これらの交点に画素が行
列状に配置されている。画素には画素トランジスターと画素容量とが設けられ、画素トラ
ンジスターを介して各画素に画像信号が供給され、この画像信号を画素容量が保持する事
で画像が形成される。
【０００３】
一方、電気光学装置では、表示品質を高めるべく、画素の高精細化が進められている。
これに伴い画素容量の容量値が減少し、画像信号を安定的に保持し難い状況が生じて来て
いる。液晶装置では画像信号を保持できないと、表示不良が発生する。この課題を解決す
る方法が、例えば特許文献１に記載されている。特許文献１では、２つの容量素子を並列
に接続し、これら２つの容量素子を積層している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−２３７７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されている電気光学装置では、更なる高精細化が進む
と共に容量値が低下し、表示不良を招きかねない状況にあった。換言すると、従来の電気
光学装置では、高精細画像を高い表示品位にて表示する事が困難であると云う課題があっ
た。又、大きな容量値の容量素子を必要とする駆動回路では、高精細化を進め難いと云う
課題があった。
【課題を解決するための手段】
【０００６】
本発明は、前述の課題の少なくとも一部を解決する為になされたものであり、以下の形
態又は適用例として実現する事が可能である。
【０００７】
（適用例１）  本適用例に係わる電気光学装置は、トランジスターと、第一容量素子と
、第二容量素子と、第三容量素子と、を備え、第一容量素子は、第一導電膜と、第二導電
膜の第一部分と、第一導電膜と第二導電膜との間に配置された第一誘電体膜と、を含み、
第一導電膜は第一面を有し、第一部分は第一面に対向する様に配置され、第二容量素子は
、第三導電膜と、第四導電膜の第二部分と、第三導電膜と第四導電膜との間に配置された
第二誘電体膜と、を含み、第三導電膜は第二面を有し、第二部分は第二面に対向する様に
配置され、第三容量素子は、第三導電膜と、第四導電膜の第三部分と、第二誘電体膜と、
を含み、第三導電膜は第三面を有し、第三部分は第三面に対向する様に配置され、トラン
ジスターの半導体膜を絶縁膜が覆い、断面視にて、半導体膜と第四導電膜との間に第一導
電膜が配置され、第一導電膜と第四導電膜との間に第二導電膜が配置され、第二導電膜と
第四導電膜との間に第三導電膜が配置され、第三面の少なくとも一部は、絶縁膜に開口さ
れ、トランジスターのソースドレインの一方又は他方と第二導電膜とを電気的に接続する
為のコンタクトホールの内部に形成されている事を特徴とする。
この構成によると、第一導電膜の第一面と第二導電膜の第一部分とを用いて第一容量素
子が形成され、第三導電膜の第二面と第四導電膜の第二部分とを用いて第二容量素子が形
成され、第三導電膜の第三面と第四導電膜の第三部分とを用いて第三容量素子が形成され
る。更に第一容量素子と第二容量素子とが積層され、第三容量素子がコンタクトホールの
内部に形成されるので、単位面積当たりの容量値を増やす事ができる。即ち、狭い領域に
大きな容量値を有する容量素子を形成する事ができる。従って、例えば、画素にこの構成
を適応すると、高精細化が進められて画素が小さくなっても、表示不良が抑制される優良
な電気光学装置を実現する事ができる。又、例えば、容量分割型のデジタルアナログ変換
回路（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇｕｅ  Ｃｏｎｖｅｒｔｅｒ、ＤＡＣ）を用い
た信号線駆動回路等にこの構成を適応すると、回路面積を狭める事ができるので、高精細
化とデジタル駆動による階調表現とが両立した電気光学装置を実現する事ができる。
【０００８】
（適用例２）  上記適用例１に記載の電気光学装置に於いて、第一導電膜の第一面と第
二導電膜の第一部分との少なくとも一方は、トランジスターを覆っている事が好ましい。
この構成によると、第一容量素子とトランジスターとを積層する事ができる。従って、
単位面積当たりの容量値を増やす事ができる。
【０００９】
（適用例３）  上記適用例１又は２に記載の電気光学装置に於いて、第三導電膜の第二
面と第四導電膜の第二部分との少なくとも一方は、第一容量素子を覆っている事が好まし
い。
この構成によると、第一容量素子と第二容量素子とを積層する事ができる。従って、単
位面積当たりの容量値を増やす事ができる。
【００１０】
（適用例４）  上記適用例１乃至３のいずれか一項に記載の電気光学装置に於いて、第
一容量素子と第二容量素子とは、電気的に並列に接続されている事が好ましい。
この構成によると、第一容量素子と第二容量素子と第三容量素子とが並列に接続される
ので、狭い領域に大きな容量値を有する容量素子を形成する事ができる。
【００１１】
（適用例５）  上記適用例１乃至４のいずれか一項に記載の電気光学装置に於いて、第
四容量素子を更に備え、第四容量素子は、第一導電膜と、第二導電膜の第四部分と、第一
誘電体膜と、を含み、第一導電膜は第四面を有し、第四部分は第四面に対向する様に配置
され、第一面と第四面とは交差する事が好ましい。
この構成によると、第一導電膜の第四面と第二導電膜の第四部分とを用いて第四容量素
子を形成するので、単位面積当たりの容量値を増やす事ができる。
【００１２】
（適用例６）  上記適用例１乃至５のいずれか一項に記載の電気光学装置に於いて、絶
縁膜と第一導電膜との間に第一保護膜が配置される事が好ましい。
この構成によると、第一導電膜の第一面や第四面から絶縁膜を除去する工程を行っても
、第一導電膜の下部に存在する絶縁膜が除去される恐れがなくなる。第一導電膜の第一面
や第四面から絶縁膜を除去すると、第一導電膜の第一面や第四面を用いて第一容量素子や
第四容量素子を形成する事ができる。従って、第一容量素子と第四容量素子とを形成する
と共に、電気光学装置の信頼性を高める事ができる。
【００１３】
（適用例７）  上記適用例１乃至６のいずれか一項に記載の電気光学装置に於いて、第
一導電膜と第四導電膜とを電気的に接続するコンタクトホールを更に備えている事が好ま
しい。
この構成によると、狭い領域に積層して設けられた第一導電膜と第四導電膜とを等電位
とする事ができる。
【００１４】
（適用例８）  上記適用例１乃至７のいずれか一項に記載の電気光学装置に於いて、走
査線と信号線と画素スイッチング素子とを備え、画素スイッチング素子はトランジスター
を含み、トランジスターのゲートは走査線に電気的に接続され、トランジスターのソース
ドレインの一方は信号線に電気的に接続され、トランジスターのソースドレインの他方は
第二導電膜に電気的に接続される事が好ましい。
この構成によると、小さな画素に大きな容量値を有する容量素子を形成する事ができる
。従って、高精細化が進められて画素が小さくなっても、容量不足に起因する表示不良が
抑制され、優良な電気光学装置を実現する事ができる。
【００１５】
（適用例９）  本適用例に係わる電気光学装置の製造方法は、半導体膜を形成する工程
と、絶縁膜を形成する工程と、第一導電膜を形成する工程と、第一誘電体膜を形成する工
程と、第二導電膜を形成する工程と、絶縁膜にコンタクトホールを開口する工程と、第三
導電膜を形成する工程と、第二誘電体膜を形成する工程と、第四導電膜を形成する工程と
、を含む事を特徴とする。
この方法によれば、第一導電膜の第一面と第二導電膜の第一部分とを用いて第一容量素
子を形成し、第三導電膜の第二面と第四導電膜の第二部分とを用いて第二容量素子を形成
し、第三導電膜の第三面と第四導電膜の第三部分とを用いて第三容量素子を形成し、第一
導電膜の第四面と第二導電膜の第四部分とを用いて第四容量素子を形成し、第三導電膜の
第五面と第四導電膜の第五部分とを用いて第五容量素子を形成し、第三導電膜の第六面と
第四導電膜の第六部分とを用いて第六容量素子を形成するので、単位面積当たりの容量値
を増やす事ができる。狭い領域に大きな容量値を有する容量素子を形成する事ができる。
従って、例えば、画素形成にこの方法を適応すると、高精細化を進めて画素が小さくなっ
ても、容量不足に起因する表示不良が抑制される優良な電気光学装置を実現する事ができ
る。又、例えば、容量分割型のＤＡＣを用いた信号線駆動回路等の形成にこの方法を適応
すると、回路面積を狭める事ができるので、高精細化とデジタル駆動による階調表現とが
両立した電気光学装置を実現する事ができる。
【００１６】
（適用例１０）  上記適用例９に記載の電気光学装置の製造方法に於いて、絶縁膜を形
成する工程と第一導電膜を形成する工程との間に、第一保護膜を形成する工程を含む事が
好ましい。
この方法によると、第一導電膜の第一面や第四面から絶縁膜を除去する工程を行っても
、第一導電膜の下部に存在する絶縁膜が除去される恐れがなくなる。第一導電膜の第一面
や第四面から絶縁膜を除去すると、第一導電膜の第一面や第四面を用いて第一容量素子や
第四容量素子を形成する事ができる。従って、第一容量素子と第四容量素子とを形成する
と共に、電気光学装置の信頼性を高める事ができる。
【００１７】
（適用例１１）  上記適用例９又は１０に記載の電気光学装置の製造方法に於いて、第
二導電膜を形成する工程とコンタクトホールを開口する工程との間に第二層間絶縁膜を形
成する工程を含み、コンタクトホールを開口する工程では第二層間絶縁膜にもコンタクト
ホールが開口される事が好ましい。
この方法によると、第一層間絶縁膜などの半導体膜を覆う絶縁膜と第二層間絶縁膜とに
コンタクトホールを開口する事になるので、第三容量素子の容量値を大きくする事ができ
る。
【００１８】
（適用例１２）  上記適用例９乃至１１のいずれか一項に記載の電気光学装置の製造方
法に於いて、第一導電膜と第三導電膜との厚みは６００ナノメートル以下である事が好ま
しい。
この方法によると、第一導電膜と第三導電膜とが６００ナノメートル以下と薄いので、
第一導電膜や第三導電膜に起因する応力を弱くし、クラックの発生を抑制する事ができる
。従って、電気光学装置の信頼性を高める事ができる。
【００１９】
（適用例１３）  上記適用例１乃至８のいずれか一項に記載の電気光学装置を備えた事
を特徴とする電子機器。
この構成によると、解像度が高く表示不良が抑制された優良な電気光学装置や、解像度
が高くデジタル駆動による階調表現が可能となった電気光学装置、等を備えた電子機器を
実現する事ができる。
【００２０】
（適用例１４）  上記適用例９乃至１２のいずれか一項に記載の電気光学装置の製造方
法にて製造された電気光学装置を備えた事を特徴とする電子機器。
この構成によると、解像度が高く表示不良が抑制された優良な電気光学装置や、解像度
が高くデジタル駆動による階調表現が可能となった電気光学装置、等を備えた電子機器を
実現する事ができる。
【図面の簡単な説明】
【００２１】
【図１】電子機器の一例である投射型表示装置の模式図。
【図２】電気光学装置の回路ブロック図。
【図３】画素の回路図。
【図４】液晶装置の模式断面図。
【図５】実施形態１に係わる半導体回路の構成を説明した断面図。
【図６】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図７】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図８】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図９】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図１０】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図１１】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図１２】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図１３】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図１４】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図１５】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図１６】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図１７】実施形態１に係わる電気光学装置の製造方法を説明した図。
【図１８】実施形態２に係わる信号線駆動回路を説明する図。
【発明を実施するための形態】
【００２２】
以下、本発明の実施形態について、図面を参照して説明する。尚、以下の各図において
は、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは
異ならせしめている。
【００２３】
（実施形態１）
「電子機器の概要」
図１は、電子機器の一例である投射型表示装置（３板式のプロジェクター）の模式図で
ある。以下、図１を参照して電子機器の構成を説明する。
【００２４】
電子機器（投射型表示装置１０００）は、３枚の電気光学装置２００（図２参照、以下
、第一パネル２０１、第二パネル２０２、第三パネル２０３と略称する）と、これら電気
光学装置２００に制御信号を供給する制御装置３０と、を少なくとも有している。第一パ
ネル２０１と第二パネル２０２と第三パネル２０３とは、相異なる表示色（赤色や緑色、
青色）に対応する３個の電気光学装置２００である。以下、特に第一パネル２０１と第二
パネル２０２と第三パネル２０３とを区別する必要がなければ、これらを纏めて単に電気
光学装置２００と称する。
【００２５】
照明光学系１１００は、照明装置（光源）１２００からの出射光のうち赤色成分ｒを第
一パネル２０１に供給し、緑色成分ｇを第二パネル２０２に供給し、青色成分ｂを第三パ
ネル２０３に供給する。各電気光学装置２００は、照明光学系１１００から供給される各
色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系
１３００は、各電気光学装置２００からの出射光を合成して投射面１４００に投射する。
【００２６】
「電子機器の回路構成」
図２は、電気光学装置の回路ブロック図である。次に、図２を参照して電気光学装置２
００の回路ブロック構成を説明する。
【００２７】
図２に示す様に、電気光学装置２００は表示領域４０と駆動部５０とを少なくとも具備
している。更に電気光学装置２００は実装領域２０（図４参照）を備えている。電気光学
装置２００の表示領域４０には、相交差する複数の走査線４２と複数の信号線４３とが形
成され、走査線４２と信号線４３との各交差に対応して画素４１が行列状に配列されてい
る。走査線４２は行方向に延在しており、信号線４３は列方向に延在している。本明細書
では、行方向をＸ軸に平行な方向とし、列方向をＹ軸に平行な方向としている。尚、走査
線４２の内でｉ行目の走査線４２を特定する際には、走査線Ｇｉと表記し、信号線４３の
内でｊ列目の信号線４３を特定する際には、信号線Ｓｊと表記する。表示領域４０には、
ｍ本の走査線４２とｎ本の信号線４３とが形成されている（ｍは２以上の整数、ｎは２以
上の整数）。尚、本実施形態では、ｍ＝２１６８で、ｎ＝４１１２を例として、電気光学
装置２００を説明する。この場合、２１６８行×４１１２列の表示領域４０に対し、２１
６０行×４０９６行の所謂４Ｋ画像が表示される。
【００２８】
表示領域４０には駆動部５０から各種信号が供給され、画像が表示領域４０に表示され
る。即ち、駆動部５０は、複数の走査線４２と複数の信号線４３とに駆動信号を供給する
。具体的に、駆動部５０は、各画素４１を駆動する駆動回路５１と、駆動回路５１に表示
用信号を供給する表示用信号供給回路３２と、フレーム画像を一時的に記憶する記憶回路
３３と、を含んで構成される。記憶回路３３に記憶されたフレーム画像から、表示用信号
供給回路３２は表示用信号（画像信号やクロック信号等）を作製し、これを駆動回路５１
に供給する。表示用信号供給回路３２はプリチャージ信号も作製し、これを駆動回路５１
に供給する。
【００２９】
駆動回路５１は走査線駆動回路５２と信号線駆動回路５３とを含んで構成される。走査
線駆動回路５２は画素４１を行方向に選択又は非選択する走査信号を各走査線４２に出力
し、走査線４２はこの走査信号を画素４１に伝える。言い換えると、走査信号は選択状態
と非選択状態とを有しており、走査線４２は、走査線駆動回路５２からの走査信号を受け
て、適宜選択され得る。走査線駆動回路５２は不図示のシフトレジスター回路を備えてお
り、シフトレジスター回路をシフトする信号が、一段毎にシフト出力信号として出力され
る。このシフト出力信号を用いて走査信号が形成される。信号線駆動回路５３は、走査線
４２の選択に同期してｎ本の信号線４３の各々にプリチャージ信号や画像信号を供給する
事ができる。
【００３０】
一枚の表示画像は１フレーム期間に形成される。１フレーム期間には各走査線４２が少
なくとも一度は選択される。通常は、各走査線４２が一度ずつ選択される。一つの走査線
が選択される期間を水平走査期間と呼ぶので、１フレーム期間には少なくともｍ個の水平
走査期間が含まれる。１行目走査線Ｇ１から順にｍ行目の走査線Ｇｍまで（或いは、ｍ行
目走査線Ｇｍから順に１行目の走査線Ｇ１まで）順次走査線４２が選択されて１フレーム
期間が構成されるので、フレーム期間を垂直走査期間とも呼ぶ。
【００３１】
本実施形態では電気光学装置２００は素子基板６２（図４参照）を用いて形成され、駆
動回路５１はこの素子基板６２に薄膜トランジスター等の薄膜素子を用いて形成されてい
る。表示用信号供給回路３２と記憶回路３３とが制御装置３０に含まれており、制御装置
３０は単結晶半導体基板に形成される半導体集積回路で構成されている。素子基板６２に
は実装領域２０が設けられており、実装領域２０に配置された端子とフレキシブルプリン
ト基板（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ；  ＦＰＣ）とを介して
制御装置３０から表示用信号が駆動回路５１に供給される。
【００３２】
「画素の構成」
図３は、各画素の回路図である。次に、図３を参照して画素４１の構成を説明する。
【００３３】
本実施形態の電気光学装置２００は液晶装置であり、電気光学材料は液晶４６となる。
図３に示す様に、各画素４１は、液晶素子ＣＬと画素スイッチング素子と容量素子とを含
んで構成される。画素スイッチング素子はトランジスターからなり、本明細書ではこれを
画素トランジスター４４と称する。容量素子は第一容量素子４９１と第二容量素子４９２
と第三容量素子４９３と第四容量素子４９４と第五容量素子４９５と第六容量素子４９６
と第七容量素子４９７とを含んでいる。第一容量素子４９１と第二容量素子４９２と第三
容量素子４９３と第四容量素子４９４と第五容量素子４９５と第六容量素子４９６と第七
容量素子４９７とは並列に電気的に接続されており、画素４１と言った狭い領域に大きな
容量値を有する容量素子が実現されている。
【００３４】
液晶素子ＣＬは相対向する画素電極４５と共通電極４７とを有し、これら両電極間には
電気光学材料である液晶４６が配置されている。その結果、画素電極４５と共通電極４７
との間に印加される電界に応じて液晶４６を通過する光の透過率が変化する事になる。尚
、電気光学材料としては、液晶４６に代わり、電気泳動材料を用いても良い。その場合、
電気光学装置２００は電気泳動装置となり、電子書籍などに使用される。或いは、電気光
学材料としては、液晶４６に代わり、有機ＥＬ材料を用いても良い。その場合、電気光学
装置２００は有機ＥＬ装置となり、スマートフォンやタブレット端末等に使用される。
【００３５】
画素トランジスター４４は、走査線４２にゲートが電気的に接続されたＮ型の薄膜トラ
ンジスターで構成され、液晶素子ＣＬと信号線４３との間に介在して両者の電気的な接続
（導通／非導通）を制御する。即ち、画素トランジスター４４のゲートは走査線４２に電
気的に接続され、画素トランジスター４４のソースドレインの一方は信号線４３に電気的
に接続され、画素トランジスターのソースドレインの他方は容量素子の第二電極９２と画
素電極４５とに電気的に接続されている。容量素子の第一電極９１と共通電極４７とは共
通電位線４７１に電気的に接続される。共通電位線４７１には共通電位が供給される。従
って、画素４１（液晶素子ＣＬ）は、画素トランジスター４４がオン状態とされた際に信
号線４３へ供給されている電位（画像信号）を容量素子に保持し、この画像信号に応じた
表示を行う。高精細化が進められて画素４１が小さくなっても、画素４１と言った狭い領
域に大きな容量値を有する容量素子が形成されているので、高解像度で、容量素子の容量
値不足に起因する表示不良が抑制された優良な電気光学装置が実現する。
【００３６】
尚、電気光学装置２００が有機ＥＬ装置で有る場合、有機ＥＬ装置の画素４１の回路的
な構成は図３に示す構成とは若干異なり、不図示の駆動トランジスターを更に有する。こ
の際に、画素トランジスター４４の出力（ソースドレインの他方）が容量素子の第二電極
９２と駆動トランジスターのゲートに電気的に接続され、駆動トランジスターのソースド
レインの一方が電源に接続され、駆動トランジスターのソースドレインの他方が画素電極
４５に接続される。有機ＥＬ装置の場合にも、画素４１と言った狭い領域に大きな容量値
を有する容量素子が形成されるので、高解像度で、表示不良が抑制された優良な電気光学
装置が実現される。
【００３７】
尚、本明細書にて、端子１と端子２とが電気的に接続されているとは、端子１と端子２
とが同じ論理状態（設計概念上の電位）になり得る事を意味している。具体的には、端子
１と端子２とが配線により直に接続されている場合の他に、抵抗素子やスイッチング素子
等を介して接続されている場合を含む。即ち、端子１での電位と端子２での電位とが多少
異なっていても、回路上で同じ論理を持たせる場合、端子１と端子２とは電気的に接続さ
れている事になる。従って、例えば、図３に示す様に、信号線４３と画素電極４５との間
に画素トランジスター４４が配置された場合も、画素トランジスター４４がオン状態では
、信号線４３の画像信号が画素電極４５に供給されるので、信号線４３と画素電極４５と
は電気的に接続されている事になる。
【００３８】
「液晶装置の構造」
図４は液晶装置の模式断面図である。以下、液晶装置の断面構造を、図４を参照して説
明する。尚、以下の形態において、「○○上に」と記載された場合、○○の上に接する様
に配置される場合、又は、○○の上に他の構成物を介して配置される場合、又は、○○の
上に一部が接する様に配置され一部が他の構成物を介して配置される場合、を表すものと
する。
【００３９】
電気光学装置２００（液晶装置）では、一対の基板を構成する素子基板６２と対向基板
６３とが、平面視で略矩形枠状に配置されたシール材６４にて貼り合わされている。液晶
装置は、シール材６４に囲まれた領域内に液晶４６が封入された構成になっている。液晶
４６としては、例えば、正の誘電率異方性を有する液晶材料が用いられる。液晶装置は、
シール材６４の内周近傍に沿って遮光性材料からなる平面視矩形枠状の遮光膜４８が対向
基板６３に形成されており、この遮光膜４８の内側の領域が表示領域４０となっている。
遮光膜４８は、例えば、遮光性材料であるアルミニウム（Ａｌ）で形成されており、対向
基板６３側の表示領域４０の外周を区画する様に設けられている。
【００４０】
図４に示す様に、素子基板６２の液晶４６側には、複数の画素電極４５が形成されてお
り、これら画素電極４５を覆う様に第１配向膜６５が形成されている。画素電極４５は、
インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）等の透明導電材料か
らなる導電膜である。一方、対向基板６３の液晶４６側には、遮光膜４８が形成され、そ
の上に平面ベタ状の共通電極４７が形成されている。そして、共通電極４７上には、第２
配向膜６６が形成されている。共通電極４７は、ＩＴＯ等の透明導電材料からなる導電膜
である。
【００４１】
液晶装置は透過型であって、素子基板６２及び対向基板６３における光の入射側と出射
側とにそれぞれ偏光板（図示せず）等が配置されて用いられる。尚、液晶装置の構成は、
これに限定されず、反射型や半透過型の構成であっても良い。
【００４２】
「半導体回路」
図５は、実施形態１に係わる半導体回路の構成を説明した断面図である。次に、図５を
参照して半導体回路の構成を説明する。
【００４３】
トランジスターと容量素子とを有する従来の半導体回路では、微細化の進展に伴い、容
量素子の容量値が著しく減少するとの課題があった。電気光学装置等に使用される半導体
回路では、電気光学材料に対してスケーリング則をそのまま適応できない場合が多い。例
えば、デザインルールを０．５倍としても、電気光学材料への印加電圧を０．５倍に下げ
られない場合が多く、それ故に容量素子の誘電体膜の厚みも０．５倍にし得ない状況に到
る。斯うした場合、デザインルールを０．５倍とすると、容量素子が有する容量値は０．
５倍よりも小さくなって仕舞い、半導体回路として正常動作する範囲が制限される事にな
る。これに対して、本実施形態が示す半導体回路では、微細化を進めても容量素子の容量
値の減少を抑制し、場合によっては増やす事すら可能となる。以下、この点を説明する。
【００４４】
図５に示す様に、本実施形態の半導体回路はトランジスターと容量素子とを有している
。本実施形態では、一例として、半導体回路は電気光学装置２００の画素４１に用いられ
る画素回路であり、具体的に、トランジスターは画素トランジスター４４である。容量素
子は第一容量素子４９１と第二容量素子４９２と第三容量素子４９３と第四容量素子４９
４と第五容量素子４９５と第六容量素子４９６と第七容量素子４９７とを含んでいる。ト
ランジスターのソースドレインの一方又は他方は、容量素子の第一電極９１又は第二電極
９２に電気的に接続されており、本実施形態では、画素トランジスター４４のソースドレ
インの他方が、容量素子の第二電極９２に電気的に接続されている。
【００４５】
トランジスター（画素トランジスター４４）は半導体膜４０３とゲート絶縁膜とゲート
（本実施形態では第六導電膜４０５）とを有し、これらを第一層間絶縁膜４０６が覆って
いる。要するに、トランジスターの半導体膜は第一層間絶縁膜４０６にて覆われている。
本実施形態では、更に第一層間絶縁膜４０６を第一保護膜４０７が覆っている。第一保護
膜４０７の上には第一導電膜４０８が形成され、第一導電膜４０８を第一誘電体膜４１０
が覆っている。第一誘電体膜４１０の上には第二導電膜４１１が形成されている。第二導
電膜４１１を第二層間絶縁膜４１４が覆い、第二層間絶縁膜４１４には第二コンタクトホ
ール４１５が開口されている。第三導電膜４１６は第二層間絶縁膜４１４の上に形成され
、第二コンタクトホール４１５を介して第二導電膜４１１とは第三導電膜４１６とは電気
的に接続されている。第三導電膜４１６を第二誘電体膜４１７が覆っており、第二誘電体
膜４１７の上に第四導電膜４１８が形成されている。従って、断面視にて、半導体膜４０
３と第四導電膜４１８との間に第一導電膜４０８が配置され、第一導電膜４０８と第四導
電膜４１８との間に第二導電膜４１１が配置され、第二導電膜４１１と第四導電膜４１８
との間に第三導電膜４１６が配置されている。或いは、断面視にて、半導体膜４０３と第
二導電膜４１１との間に第一導電膜４０８が配置され、第一導電膜４０８と第三導電膜４
１６との間に第二導電膜４１１が配置され、第二導電膜４１１と第四導電膜４１８との間
に第三導電膜４１６が配置される。
【００４６】
ゲート絶縁膜と第一層間絶縁膜４０６と第一保護膜４０７と第一誘電体膜４１０と第二
層間絶縁膜４１４には第三コンタクトホール４１２が開口されている。この、第三コンタ
クトホール４１２はトランジスターのソースドレインの一方又は他方（本実施形態では、
画素トランジスター４４のソースドレインの他方）と第一電極９１又は第二電極９２（本
実施形態では第二電極９２で、第二導電膜４１１と第三導電膜４１６）とを電気的に接続
する為である。実際、第三コンタクトホール４１２に延在する第三導電膜４１６を介して
、画素トランジスター４４のソースドレインの他方と第二導電膜４１１とが電気的に接続
されている。
【００４７】
第一容量素子４９１は、第一導電膜４０８と、第二導電膜４１１の第一部分（第二導電
膜４１１の一つの平面、本実施形態では底面）と、第一導電膜４０８と第二導電膜４１１
との間に配置された第一誘電体膜４１０と、を有している。第一導電膜４０８は、第一面
（第一導電膜４０８の一つの平面、本実施形態では上面）と、第一面と交差する第四面（
第一導電膜４０８の他の面、本実施形態では側面）とを含んでいる。本実施形態では、第
一導電膜４０８の平面形状が多角形であるので（図９（ａ）参照）、側面となる第四面は
、平らな断面（平面から構成される断面）を、多角形の辺の数だけ含んでいる。但し、第
一導電膜４０８の平面形状が円や楕円等の曲線で描写される形状であれば、第四面は一つ
の連続した曲面から構成される断面となる。第一容量素子４９１では、第一部分（本実施
形態では、第二導電膜４１１の底面）は第一面（本実施形態では、第一導電膜４０８の上
面）に対向する様に配置されている。この様に、第一導電膜４０８の第一面と第二導電膜
４１１の第一部分とを用いて第一容量素子４９１は形成されている。
【００４８】
第四容量素子４９４は、第一導電膜４０８と、第二導電膜４１１の第四部分と、第一導
電膜４０８と第二導電膜４１１との間に配置された第一誘電体膜４１０と、を有している
。第二導電膜４１１の第四部分は、第二導電膜４１１の一部で、第一部分に交差する面で
あり、本実施形態では側面となる。従って第二導電膜４１１の第四部分（本実施形態では
、第二導電膜４１１の側面）は第一導電膜４０８の第四面（本実施形態では、第一導電膜
４０８の側面）に対向する様に配置される。この様に、第一導電膜４０８の第四面と第二
導電膜４１１の第四部分とを用いて第四容量素子４９４は形成されている。第一導電膜４
０８は容量素子の第一電極９１として機能し、第二導電膜４１１は容量素子の第二電極９
２として機能する。
【００４９】
第四容量素子４９４を形成すべく、第二導電膜４１１は平面視にて少なくとも第一導電
膜４０８の外周（第四面）の一部を覆う様に形成される。第二導電膜４１１は、第一導電
膜４０８への第五コンタクトホール４２１（図１６参照）の形成部を除いて、第一導電膜
４０８の外周（第四面）の大半を覆う様に形成されて、容量値を増やしている。尚、第一
導電膜４０８の平面形状は図９に描かれ、第二導電膜４１１の平面形状は図１１に描かれ
ている。
【００５０】
第一導電膜４０８の第一面と第二導電膜４１１の第一部分との少なくとも一方は、トラ
ンジスターを覆っている事が好ましい。即ち、第六導電膜４０５から構成されるトランジ
スターのゲートと半導体膜４０３とが、平面視にて、重なり合う領域（チャンネル形成領
域）と、チャンネル形成領域の境界部（チャンネル形成領域とソースとの境界部、及びチ
ャンネル形成領域とドレインとの境界部）とが、第一導電膜４０８の第一面又は第二導電
膜４１１の第一部分、或いは、第一導電膜４０８の第一面と第二導電膜４１１の第一部分
との両者、に覆われている事が好ましい。こうすると、第一容量素子４９１とトランジス
ターとが積層されるので、トランジスターと容量素子とを含んだ半導体回路で、トランジ
スターが容量素子への信号伝播を制御すると共に、単位面積当たりの容量値を増やす事が
可能となる。又、容量素子が比較的大きな容量値を求められる理由は、温度や光により、
保持すべき情報に相当する容量素子の電荷がトランジスターを介して漏れる為である。第
一容量素子４９１とトランジスターとを積層すると、光に起因するトランジスターの漏れ
電流を抑制する事になるので、容量素子の情報維持能力は更に向上し、半導体回路の正常
動作範囲が更に広がる事になる。
【００５１】
第二容量素子４９２は、第三導電膜４１６と、第四導電膜４１８の第二部分（第四導電
膜４１８の少なくとも一つの平面、本実施形態では底面）と、第三導電膜４１６と第四導
電膜４１８との間に配置された第二誘電体膜４１７と、を有している。第三導電膜４１６
は第二面（第三導電膜４１６の一つの平面、本実施形態では上面）を含んでいる。第二容
量素子４９２では、第二部分（本実施形態では、第四導電膜４１８の底面）は第二面（本
実施形態では、第三導電膜４１６の上面）に対向する様に配置されている。この様に、第
三導電膜４１６の第二面と第四導電膜４１８の第二部分とを用いて第二容量素子４９２は
形成されている。
【００５２】
第三導電膜４１６の第二面と第四導電膜４１８の第二部分との少なくとも一方は、第一
容量素子４９１を覆っている事が好ましい。即ち、第一導電膜４０８の第一面と第二導電
膜４１１の第一部分とが、平面視にて、重なり合う領域（第一容量素子４９１）が、第三
導電膜４１６の第二面又は第四導電膜４１８の第二部分、或いは、第三導電膜４１６の第
二面と第四導電膜４１８の第二部分との両者、に覆われている事が好ましい。こうすると
、第一容量素子４９１と第二容量素子４９２とを積層する事ができる。従って、単位面積
当たりの容量値を増やす事ができる。又、トランジスターへの上方からの遮光能力を更に
高める事ができる。この結果、半導体回路の正常動作範囲は更に広がる事になる。
【００５３】
第二導電膜４１１と第三導電膜４１６とは電気的に接続されており、第二導電膜４１１
の電位と第三導電膜４１６の電位とはほぼ等しい。斯うして、第二導電膜４１１と第三導
電膜４１６とは容量素子の第二電極９２として機能する。一方、第一導電膜４０８や第四
導電膜４１８は容量素子の第一電極９１として機能する。
【００５４】
第二導電膜４１１と第三導電膜４１６との間には第二層間絶縁膜４１４が配置され、こ
の第二層間絶縁膜４１４に第二コンタクトホール４１５が形成されている。第二コンタク
トホール４１５を平面視で覆う様に第三導電膜４１６を形成するので、図５に示す様に、
第三導電膜４１６は第二コンタクトホール４１５の境界にて段差を有する。その結果、第
三導電膜４１６の第二面（本実施形態では、第三導電膜４１６の上面）は、第二コンタク
トホール４１５の内側に形成された上面（内側上面）と第二コンタクトホール４１５の外
側に形成された上面（外側上面）とを有する。同様に、第四導電膜４１８の第二部分（本
実施形態では、第四導電膜４１８の底面）も、第二コンタクトホール４１５の内側に形成
された底面（内側底面）と第二コンタクトホール４１５の外側に形成された底面（外側底
面）とを有する。従って、第二容量素子４９２は、内側上面と内側底面とに形成された部
分と、外側上面と外側底面とに形成された部分と、を有する事になる。
【００５５】
第五容量素子４９５は、第三導電膜４１６と、第四導電膜４１８の第五部分と、第二誘
電体膜４１７と、を有する。第三導電膜４１６は、第二面と交差する第五面（第三導電膜
４１６の他の面、本実施形態では外周側面）を含んでいる。本実施形態では、第三導電膜
４１６の平面形状が多角形であるので（図１４参照）、外周側面となる第五面は、平らな
断面（平面から構成される断面）を、第三導電膜４１６の平面多角形の辺の数だけ含んで
いる。尚、第三導電膜４１６の平面形状が円や楕円等の曲線で描写される形状であれば、
第五面は一つの連続した曲面から構成される断面となる。第四導電膜４１８の第五部分は
、第四導電膜４１８の一部で、第二部分に交差する面であり、第三導電膜４１６の第五面
（本実施形態では、第三導電膜４１６の外周側面）に対向する様に配置されている。この
様に、第三導電膜４１６の第五面と第四導電膜４１８の第五部分とを用いて第五容量素子
４９５は形成されている。
【００５６】
第五容量素子４９５を形成すべく、第四導電膜４１８は平面視にて少なくとも第三導電
膜４１６の外周（第五面）の一部を覆う様に形成される。本実施形態では、第四導電膜４
１８は、第三導電膜４１６の外周側面（第五面）の大半を覆う様に形成されて、容量値を
増やしている。尚、第三導電膜４１６の平面形状は図１４に描かれ、第四導電膜４１８の
平面形状は図１５に描かれている。
【００５７】
第六容量素子４９６は、第三導電膜４１６と、第四導電膜４１８の第六部分と、第二誘
電体膜４１７と、を有する。第三導電膜４１６は、第三導電膜４１６の第二面と交差し、
第五面とは異なる第六面を含んでいる。図５に示す様に、第三導電膜４１６は第二コンタ
クトホール４１５に起因する段差を有するので、この段差部に第三導電膜４１６の第六面
（内周側面）が形成される。第四導電膜４１８の第六部分は、この第六面に対向する様に
配置される。
【００５８】
第三容量素子４９３は、第三導電膜４１６と、第四導電膜４１８の第三部分と、第二誘
電体膜４１７と、を含んでいる。第三導電膜４１６は第三面を有し、第二面と交差し、第
五面と第六面とは異なっている。第三容量素子４９３は第三コンタクトホール４１２の内
部に形成される。即ち、第三面の少なくとも一部は、第三コンタクトホール４１２の内部
に形成されている。具体的に、第三導電膜４１６は平面視にて少なくとも第三コンタクト
ホール４１２の一部を覆う様に形成される。本実施形態では、第三導電膜４１６は、第三
コンタクトホール４１２の全体を覆う様に形成され、第三面は第三コンタクトホール４１
２の側面（コンタクトホール側面と称する）にほぼ平行な面となる。第二誘電体膜４１７
も、平面視にて少なくとも第三コンタクトホール４１２の一部を覆う様に形成され、本実
施形態では、第三コンタクトホール４１２の全体を覆う様に形成されている。第四導電膜
４１８も、平面視にて少なくとも第三コンタクトホール４１２の一部を覆う様に形成され
、本実施形態では、第三コンタクトホール４１２の全体を覆う様に形成されている。第四
導電膜４１８の第三部分は、第三導電膜４１６の第三面に第二誘電体膜４１７を介して対
向する様に配置されているので、コンタクトホール側面にほぼ平行な面となる。
【００５９】
第七容量素子４９７は、第三導電膜４１６と、第四導電膜４１８の第七部分と、第二誘
電体膜４１７と、を有する。第三導電膜４１６は、第三導電膜４１６の第三面（コンタク
トホール側面にほぼ平行な面）と交差し、第二面（本実施形態では、第三導電膜４１６の
上面）とは異なる第七面（本実施形態では、第三コンタクトホール４１２の底面（コンタ
クトホール底面と称する）にほぼ平行な上面）、を含んでいる。第四導電膜４１８の第七
部分は、第三導電膜４１６の第七面に第二誘電体膜４１７を介して対向する様に配置され
ているので、コンタクトホール底面にほぼ平行な面となる。要するに、第三容量素子４９
３と第七容量素子４９７とは、第三コンタクトホール４１２の内部に形成される。
【００６０】
この様に、第三導電膜４１６の第二面と第四導電膜４１８の第二部分とを用いて第二容
量素子４９２が形成され、第三導電膜４１６の第三面と第四導電膜４１８の第三部分とを
用いて第三容量素子４９３が形成され、第三導電膜４１６の第五面と第四導電膜４１８の
第五部分とを用いて第五容量素子４９５が形成され、第三導電膜４１６の第六面と第四導
電膜４１８の第六部分とを用いて第六容量素子４９６が形成され、第三導電膜４１６の第
七面と第四導電膜４１８の第七部分とを用いて第七容量素子４９７が形成されるので、単
位面積当たりの容量値が増加する。換言すると、画素４１と言った狭い領域に大きな容量
値を有する容量素子（並列配置された第一容量素子４９１と第二容量素子４９２と第三容
量素子４９３と第四容量素子４９４と第五容量素子４９５と第六容量素子４９６と第七容
量素子４９７）が形成される。従って、高精細化を進めて画素４１が小さくなっても、容
量不足に起因する表示不良が抑制される事になる。
【００６１】
図５を見ると判る様に、第一導電膜４０８や第三導電膜４１６が厚い程、第四容量素子
４９４の容量値や第五容量素子４９５の容量値は大きくなり好ましいが、第一導電膜４０
８と第三導電膜４１６との厚みは６００ナノメートル（ｎｍ）以下である事が好ましい。
第一導電膜４０８と第三導電膜４１６とが６００ナノメートル（ｎｍ）以下と薄いと、第
一導電膜４０８や第三導電膜４１６に起因する応力が弱まり、第二層間絶縁膜４１４等に
クラックが発生する事態を抑制するからである。要するに、第一導電膜４０８と第三導電
膜４１６とを６００ナノメートル（ｎｍ）以下と薄くする事で、電気光学装置の信頼性が
高められるのである。
【００６２】
又、第二層間絶縁膜４１４が厚い程、第六容量素子４９６の容量値は大きくなり好まし
いが、第二層間絶縁膜４１４の厚みは４００ナノメートル（ｎｍ）以下である事が好まし
い。第二層間絶縁膜４１４が４００ナノメートル（ｎｍ）以下と薄いと、第二層間絶縁膜
４１４に起因する段差が小さくなる。その為に、第二層間絶縁膜４１４上に形成される信
号線４３等の各種配線の接続信頼性が高められるからである。更に、第二層間絶縁膜４１
４が４００ナノメートル以下と薄いので、第二層間絶縁膜４１４上に形成される第三導電
膜４１６等の導電膜を画素トランジスター４４の遮光膜として利用する場合、遮光性が向
上する。即ち、画素トランジスター４４の光リーク電流が抑制され、電気光学装置２００
の動作信頼性を高める事ができる。要するに、第二層間絶縁膜４１４の厚みを４００ナノ
メートル（ｎｍ）以下と薄くする事で、段差に起因する断線不良を抑制し、トランジスタ
ーの光リーク電流を抑制し、電気光学装置２００の信頼性が高められるのである。
【００６３】
尚、本実施形態では単位面積当たりの容量値を増やす為に、トランジスター上では、第
一導電膜４０８と第一誘電体膜４１０と第二導電膜４１１と第三導電膜４１６と第二誘電
体膜４１７と第四導電膜４１８とが積層されているが、断面構成はこれに限られない。例
えば、トランジスターを第一容量素子４９１と積層せず、トランジスターと第一容量素子
４９１とを、平面視で異なった位置に形成しても良い。或いは、トランジスターを第二容
量素子４９２と積層せず、トランジスターと第二容量素子４９２とを、平面視で異なった
位置に形成しても良い。或いは、第一容量素子４９１を第二容量素子４９２と積層せず、
第一容量素子４９１と第二容量素子４９２とを、平面視で異なった位置に形成しても良い
。
【００６４】
「製造方法」
図６乃至１７は、実施形態１に係わる電気光学装置の製造方法を説明した図で、（ａ）
は平面図、（ｂ）は（ａ）のＡ−Ａ’に於ける断面図、（ｃ）は（ａ）のＢ−Ｂ’に於け
る断面図ある。次に、図６乃至１７を参照して電気光学装置の製造方法を説明する。尚、
図７乃至１７では、説明を分かり易くする為に、一点鎖線の左側ではその図までに現れた
層を重ね書きし、一点鎖線の右側ではその図以前に現れた層を破線にて示し、その図で新
たに追加された層を、実線とハッチングとを用いて描いてある。尚、コンタクトホールに
はハッチングを用いていない。
【００６５】
素子基板６２は石英基板やガラス基板等の透光性の基板本体が用いられる。図６に示す
様に、まず基板本体の液晶４６側の基板面（対向基板６３と対向する表面側）に第五導電
膜４０１が形成される。第五導電膜４０１は下側の走査線４２兼下側遮光膜であり、導電
性のポリシリコン膜、金属シリサイド膜、金属膜或いは金属化合物膜等の導電膜からなる
。本実施形態で、第五導電膜４０１は、タングステンシリサイド（ＷＳｉ）等の遮光性の
金属膜からなり、素子基板６２側から入射した光が画素トランジスター４４の半導体膜４
０３（図７参照）に入射して画素トランジスター４４で光電流に起因する誤動作が発生す
ることを防止している。第五導電膜４０１は、Ｘ方向に延在する直線的に延びた主線部分
と、後に形成される信号線４３と重なる様に延びたＹ方向に延在する副線部分と、画素ト
ランジスター４４や容量素子が形成される矩形部分と、を備えている。
【００６６】
基板本体の表面側において、第五導電膜４０１（下側の走査線４２兼下側遮光膜）の上
層側には、透光性の下地絶縁膜４０２が形成されており、下地絶縁膜４０２の表面側に、
半導体膜４０３を備えた画素トランジスター４４が形成される。下地絶縁膜４０２は、意
図的に不純物を導入していない酸化珪素膜（Ｎｏｎ−ｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇ
ｌａｓｓ、ＮＳＧ膜と称する）や、窒化珪素膜からなる。こうした下地絶縁膜４０２は、
シランガス（ＳｉＨ4）、２塩化シラン（ＳｉＣｌ2Ｈ2）、ＴＥＯＳ（テトラエトキシシ
ラン／テトラ・エチル・オルソ・シリケート／Ｓｉ（ＯＣ2Ｈ5）4）、アンモニア（ＮＨ3
）等を用いた常圧ＣＶＤ法や減圧ＣＶＤ法、或いはプラズマＣＶＤ法等により形成される
。
【００６７】
次に、図７に示す様に、下地絶縁膜４０２上に半導体膜４０３を形成する工程を進める
。半導体膜４０３は、ポリシリコン膜（多結晶シリコン膜）等によって構成されている。
画素トランジスター４４はこの半導体膜４０３を活性層として利用する。半導体膜４０３
は、まず減圧ＣＶＤ法などで非晶質シリコン膜が堆積された後に結晶化が施されて多結晶
膜となる。半導体膜４０３は非晶質シリコン膜が堆積された後、信号線４３の延在方向（
Ｙ方向）に沿った形へとパターニング加工される。そして、次工程でゲート絶縁膜を形成
する際に多結晶膜へと改変される。ゲート絶縁膜は、半導体膜４０３を熱酸化した酸化珪
素膜からなる第１ゲート絶縁膜と、温度が７００℃から９００℃の高温条件での減圧ＣＶ
Ｄ法により形成された酸化珪素膜からなる第２ゲート絶縁膜との二層構造からなる。
【００６８】
次に、図８に示す様に、ゲート絶縁膜と下地絶縁膜４０２とに第一コンタクトホール４
０４を開口した後に、ゲート絶縁膜上に第六導電膜４０５を形成する。第一コンタクトホ
ール４０４は第五導電膜４０１と第六導電膜４０５との電気的な接続を取る。第六導電膜
４０５は上側の走査線４２として機能し、第六導電膜４０５に対してゲート絶縁膜を介し
て対向する半導体膜４０３はチャネル形成領域となる。従って、第六導電膜４０５で半導
体膜４０３と平面視で重なる部分は画素トランジスター４４のゲートである。画素トラン
ジスター４４は、平面視にて、チャネル形成領域の両側にソース及びドレインを備えると
共にＬＤＤ構造を有している。即ち、ソース及びドレインは各々、チャネル形成領域の両
側に低濃度領域を備え、低濃度領域に対してチャネル形成領域とは反対側で隣接する領域
に高濃度領域を備えている。
【００６９】
第六導電膜４０５（上側の走査線４２）は、縮体半導体（導電性のポリシリコン膜）、
金属シリサイド膜、金属膜或いは金属化合物膜等の導電膜からなる。本実施形態では、第
六導電膜４０５は導電性のポリシリコン膜とタングステンシリサイド膜との二層構造をな
している。導電性のポリシリコン膜は減圧ＣＶＤ法で燐がドープされた多結晶シリコン膜
を堆積した後に、燐拡散を行い、半導体中に燐原子が１×１０19個／ｃｍ3以上の濃度で
含まれる様に形成される。
【００７０】
次に、第六導電膜４０５を覆う様に第一層間絶縁膜４０６を形成する工程を進める。第
一層間絶縁膜４０６は、ＮＳＧ膜や、或いは、燐を含む酸化珪素膜（Ｐｈｏｓｐｈｏ  ｓ
ｉｌｉｃａｔｅ  ｇｌａｓｓ、ＰＳＧ膜と称する）、硼素を含む酸化珪素膜（Ｂｏｒｏ  
ｓｉｌｉｃａｔｅ  ｇｌａｓｓ、ＢＳＧ膜と称する）、硼素と燐とを含む酸化珪素膜（Ｂ
ｏｒｏ−ｐｈｏｓｐｈｏ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ、ＢＰＳＧ膜と称する）等の酸
化珪素膜からなる。これらの絶縁膜は、シランガス、２塩化シラン、ＴＥＯＳ、ＴＥＢ（
テトラ・エチル・ボートレート）、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）
等を用いた常圧ＣＶＤ法や減圧ＣＶＤ法、或いはプラズマＣＶＤ法等により形成される。
【００７１】
次に、第一層間絶縁膜４０６を覆う様に第一保護膜４０７を形成する工程を進める。第
一保護膜４０７は窒化珪素膜（ＳｉＮ）からなり、シランガス、２塩化シラン、アンモニ
ア（ＮＨ3）、窒素（Ｎ2）等を用いた常圧ＣＶＤ法や減圧ＣＶＤ法、或いはプラズマＣＶ
Ｄ法等により形成される。
【００７２】
次に、図９に示す様に、第一保護膜４０７上に第一導電膜４０８を形成する工程を進め
る。第一導電膜４０８は、燐原子が１×１０19個／ｃｍ3以上の濃度で含まれている縮体
半導体である。
【００７３】
次に、図１０に示す様に、第一導電膜４０８上に第二保護膜４０９を形成する工程と、
第一導電膜４０８の上面及び外周の一部から第二保護膜４０９を除去する工程と、を進め
る。第二保護膜４０９はＮＳＧ膜やＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等の酸化珪素膜から
なり、第一層間絶縁膜４０６と同様に堆積された後、第一導電膜４０８の一部（後に第五
コンタクトホール４２１が形成される箇所）を覆う様にパターニング加工される。これが
第二保護膜４０９を形成する工程である。第二保護膜４０９を形成する工程の後に、フッ
化水素酸水溶液を用いたウエットエッチング法にて第一導電膜４０８の上面（第一面）及
び外周側面（第四面）に残留した第二保護膜４０９を除去する。これが第一導電膜４０８
の外周の一部から第二保護膜４０９を除去する工程である。要するに第一容量素子４９１
と第四容量素子４９４とが形成される領域から第二保護膜４０９を取り除く。第二保護膜
４０９と第一層間絶縁膜４０６とは共に酸化膜である為に両者はウエットエッチングにて
エッチングされ得る。窒化膜からなる第一保護膜４０７を設ける事で、第一導電膜４０８
の外周の一部から第二保護膜４０９を除去する工程で、第一層間絶縁膜４０６がエッチン
グされる恐れはなくなり、第一導電膜４０８の下部がエッチングされる恐れがなくなる。
即ち、第一保護膜４０７は、第一導電膜４０８の外周の一部から第二保護膜４０９を除去
する工程でのエッチングストッパーとなっている。
【００７４】
第一導電膜４０８の第一面と第四面とから酸化膜を除去した後に、第一誘電体膜４１０
を形成する工程と、第二導電膜４１１を形成する工程と、を進める。第一誘電体膜４１０
は、酸化珪素膜や窒化珪素膜等のシリコン化合物を用いる事が可能である他、アルミニウ
ム酸化膜、チタン酸化膜、タンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン
酸化膜、ジルコニウム酸化膜等の高誘電率の誘電体膜を用いる事もできる。第二導電膜４
１１は、導電性のポリシリコン膜や金属シリサイド膜、金属膜或いは金属化合物膜等の導
電膜を用いる事ができる。本実施形態では、第一誘電体膜４１０は窒化珪素膜であり、第
二導電膜４１１は縮体半導体である。
【００７５】
次に、図１１に示す様に、第二導電膜４１１をパターニング加工する工程を進める。第
二導電膜４１１のパターニング加工時に、画素４１の開口領域（画素４１で、第五導電膜
４０１にも、第二導電膜４１１にも、後に形成される信号線４３（図１７参照）にも、平
面視で重ならない領域）に存在する第一保護膜４０７を除去するのが好ましい。斯うする
事で、後に行われるフォーミングガス（不活性気体中に水素を４％未満の濃度で含んだ気
体）アニールや水素プラズマ処理にて、水素が半導体膜４０３へと拡散させられ、半導体
膜４０３の欠陥（不対結合対や積層欠陥等）の終端が促進される。又、この際に、第二保
護膜４０９はエッチングストッパーとして機能する。第二保護膜４０９に覆われている第
一電極９１（第一導電膜４０８）部分は、後工程で共通電極線に接続される。第二保護膜
４０９が存在しない場合、第二電極９２（第二導電膜４１１）のエッチング時に、第一電
極９１（第一導電膜４０８）がエッチングされて仕舞い、共通電極線への電気的な接続が
できなくなるが、第二保護膜４０９が存在する事で第一導電膜４０８と共通電位線４７１
への電気的な接続が確実となる。第一保護膜４０７と第一導電膜４０８と第一誘電体膜４
１０と第二導電膜４１１とは、後に第三コンタクトホール４１２（図１３参照）が形成さ
れる部位から取り除いておくのが好ましい。
【００７６】
次に、図１２に示す様に、第二導電膜４１１を形成する工程と第三コンタクトホール４
１２を開口する工程との間に、第二層間絶縁膜４１４を形成する工程を進める。第二層間
絶縁膜４１４は、ＮＳＧ膜や、或いは、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等の酸化珪素膜
からなる。これらの絶縁膜は、シランガス、２塩化シラン、ＴＥＯＳ、ＴＥＢ、ＴＭＯＰ
等を用いた常圧ＣＶＤ法や減圧ＣＶＤ法、或いはプラズマＣＶＤ法等により形成される。
第二層間絶縁膜４１４を堆積した後に、第二導電膜４１１の内側に第二コンタクトホール
４１５を開口する。
【００７７】
次に、図１３に示す様に、画素トランジスター４４のソースドレインの他方と容量素子
の第二電極９２とを電気的に接続する第三コンタクトホール４１２を開口する。要するに
、第二導電膜４１１を形成する工程と第三導電膜４１６を形成する工程との間に、第二層
間絶縁膜４１４と第一層間絶縁膜４０６とゲート絶縁膜とに第三コンタクトホール４１２
を開口する工程を進める。第三コンタクトホール４１２を開口するには、フッ化水素酸水
溶液を用いたウエットエッチング法を適応する事ができる。第二導電膜４１１はこの際に
第一誘電体膜４１０をフッ化水素酸水溶液から保護する役目も担っている。第三コンタク
トホール４１２は、ゲート絶縁膜や第一層間絶縁膜４０６などの半導体膜を覆う絶縁膜と
第二層間絶縁膜４１４とに開口される事になるので、第三容量素子４９３の容量値が大き
くなる。
【００７８】
次に、図１４に示す様に、第二導電膜４１１上に第三導電膜４１６を形成する工程と、
第二誘電体膜４１７を形成する工程と、を進める。第三導電膜４１６は、導電性のポリシ
リコン膜や金属シリサイド膜、金属膜或いは金属化合物膜等の導電膜を用いる事ができる
。第三導電膜４１６により画素トランジスター４４のソースドレインの他方と容量素子の
第二電極９２とが電気的に接続される。第二誘電体膜４１７は、酸化珪素膜や窒化珪素膜
等のシリコン化合物を用いる事が可能である他、アルミニウム酸化膜、チタン酸化膜、タ
ンタル酸化膜、ニオブ酸化膜、ハフニウム酸化膜、ランタン酸化膜、ジルコニウム酸化膜
等の高誘電率の誘電体膜を用いる事もできる。本実施形態では、第三導電膜４１６は縮体
半導体であり、第二誘電体膜４１７は窒化珪素膜である。第三導電膜４１６は、平面視で
、第二コンタクトホール４１５を完全に覆う様に形成する。
【００７９】
次に、図１５に示す様に、第四導電膜４１８を形成する工程を進める。第四導電膜４１
８は、導電性のポリシリコン膜や金属シリサイド膜、金属膜或いは金属化合物膜等の導電
膜を用いる事ができ、本実施形態では、第四導電膜４１８は金属膜で、具体的にはタング
ステンシリサイドである。第四導電膜４１８は、開口率（画素４１に於ける開口領域の割
合）を損なわぬ範囲で、平面視にて、第三導電膜４１６をできる限り覆う様に形成する。
これにより、第五容量素子４９５の容量値を大きくする事ができる。第四導電膜４１８を
形成した後に、第三層間絶縁膜４１９を形成する工程を進める。第三層間絶縁膜４１９は
、ＮＳＧ膜や、或いは、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等の酸化珪素膜からなる。これ
らの絶縁膜は、シランガス、２塩化シラン、ＴＥＯＳ、ＴＥＢ、ＴＭＯＰ等を用いた常圧
ＣＶＤ法や減圧ＣＶＤ法、或いはプラズマＣＶＤ法等により形成される。
【００８０】
次に、図１６に示す様に、第四コンタクトホール４２０等を開口する工程を進める。こ
の工程では、第四コンタクトホール４２０の他に第五コンタクトホール４２１や第六コン
タクトホール４２２も開口される。第四コンタクトホール４２０は信号線４３と画素トラ
ンジスター４４のソースドレインの一方とを電気的に接続する為のコンタクトホールであ
る。第五コンタクトホール４２１は第一電極９１（第一導電膜４０８と第四導電膜４１８
）と共通電位線用中継電極４７２（図１７参照）とを電気的に接続する為のコンタクトホ
ールである。第六コンタクトホール４２２は第二電極９２（やそれに電気的に接続する第
二導電膜４１１や第三導電膜４１６）と画素電極用中継電極４５２（図１７参照）とを電
気的に接続する為のコンタクトホールである。
【００８１】
第一導電膜４０８と第四導電膜４１８とを電気的に接続する第五コンタクトホール４２
１により、狭い領域に積層して設けられた第一導電膜４０８と第四導電膜４１８とを等電
位とする事が可能となる。第五コンタクトホール４２１は、第三層間絶縁膜４１９と第二
誘電体膜４１７と第二層間絶縁膜４１４と第二保護膜４０９とを貫通して第一導電膜４０
８に至る部位と、第三層間絶縁膜４１９を貫通して第四導電膜４１８に至る部位と、を有
している。即ち、第五コンタクトホール４２１の内部の一部には第一導電膜４０８が露出
しており、第五コンタクトホール４２１の内部の他の一部には第四導電膜４１８が露出し
ている。第五コンタクトホール４２１の内部の他の一部に第四導電膜４１８が延在してい
る、とも言える。要するに１工程で開口された一つの第五コンタクトホール４２１を介し
て第一導電膜４０８と第四導電膜４１８とは電気的に接続されるのである。
【００８２】
次に、図１７に示す様に、信号線４３等を形成する工程を進める。この工程では、共通
電位線用中継電極４７２と画素電極用中継電極４５２とも形成される。信号線４３と共通
電位線用中継電極４７２や画素電極用中継電極４５２とは、導電性のポリシリコン膜、金
属シリサイド膜、金属膜或いは金属化合物膜等の導電膜からなる。この導電膜により、信
号線４３では第四コンタクトホール４２０が埋められ、共通電位線用中継電極４７２では
第五コンタクトホール４２１が埋められ、画素電極用中継電極４５２では第六コンタクト
ホール４２２が埋められる。本実施形態では、信号線４３及び共通電位線用中継電極４７
２や画素電極用中継電極４５２は、アルミニウム合金膜や、窒化チタン膜とアルミニウム
膜とが二層から四層に積層された膜からなる。
【００８３】
信号線４３及び共通電位線用中継電極４７２や画素電極用中継電極４５２の上層側には
酸化珪素膜等からなる透光性の不図示の第四層間絶縁膜が形成され、第四層間絶縁膜の表
面は平坦化される。第四層間絶縁膜の上層側には、アルミニウム膜やアルミニウム合金膜
等を含む共通電位線４７１が形成されている。共通電位線４７１は第四層間絶縁膜に開口
された不図示の第七コンタクトホールを介して、共通電位線用中継電極４７２に電気的に
接続される。
【００８４】
更に、共通電位線４７１の上層側には酸化珪素膜等からなる透光性の不図示の第五層間
絶縁膜が形成され、第五層間絶縁膜の表面は平坦化される。第五層間絶縁膜の上層側には
、ＩＴＯ等からなる透明導電膜が画素電極４５として形成されている。画素電極４５は第
四層間絶縁膜と第五層間絶縁膜とに開口された不図示の第八コンタクトホールを介して、
画素電極用中継電極４５２に電気的に接続される。
【００８５】
その後、画素電極４５を覆う様に第１配向膜６５が形成されて、電気光学装置２００を
構成する素子基板６２が完成する。
【００８６】
又、本明細書にて「ほぼ等しい」とは、設計概念上等しい事を意味する。即ち、多少の
誤差等が生じていても、設計概念で意図的に異ならせた他は「ほぼ等しい」と言える。
【００８７】
「他の電子機器」
電気光学装置２００は上述の構成をなすが、この電気光学装置２００を組み込んだ電子
機器としては、図１を参照して説明したプロジェクターの他にも、リアプロジェクション
型テレビ、直視型テレビ、携帯電話、携帯用オーディオ機器、パーソナルコンピューター
、ビデオカメラのモニター、カーナビゲーション装置、ページャー、電子手帳、電卓、ワ
ードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカ
メラなどを挙げる事ができる。斯うして解像度が高く表示不良が抑制された優良な電気光
学装置を備えた電子機器が実現される。
【００８８】
（実施形態２）
「ＤＡＣ」
図１８は、実施形態２に係わる信号線駆動回路を説明する図である。次に、図１８を参
照して、実施形態２に係わる電気光学装置２００を説明する。尚、実施形態１と同一の構
成部位については、同一の符号を附し、重複する説明は省略する。
【００８９】
図１８に示す本実施形態の電気光学装置２００では、信号線駆動回路５３に容量分割型
のＤＡＣが用いられており、このＤＡＣに実施形態１（図５）にて詳述した半導体回路が
用いられている。それ以外の構成は、実施形態１とほぼ同様である。
【００９０】
図１８に示す様に、本実施形態の信号線駆動回路５３は４ビットデジタルデータドライ
バー（４ビットＤＡＣ５３４）を含んでいる。信号線駆動回路５３は、不図示のシフトレ
ジスター回路等を含む選択回路５３１、第一ビット信号線Ｂ１Ｓと第二ビット信号線Ｂ２
Ｓと第三ビット信号線Ｂ３Ｓと第四ビット信号線Ｂ４Ｓとを含むデジタル映像信号線、第
一ラッチ回路５３２、ラッチパルス線ＬＰ、第二ラッチ回路５３３、第一リセット信号線
ＲＳ１、基準電位線Ｖ０、第二リセット信号線ＲＳ２、４ビットＤＡＣ５３４、共通電位
線４７１、等を含んでいる。４ビットＤＡＣ５３４の出力が信号線４３へとつながってい
る。
【００９１】
４ビットＤＡＣ５３４は容量分割型で、第一ビット信号に対応する第一ビット容量素子
（容量値をＣ１にて表す）と、第二ビット信号に対応する第二ビット容量素子（容量値を
Ｃ２にて表す）と、第三ビット信号に対応する第三ビット容量素子（容量値をＣ３にて表
す）と、第四ビット信号に対応する第四ビット容量素子（容量値をＣ４にて表す）と、を
含んでいる。各容量値は、Ｃ１＝Ｃ２／２＝Ｃ３／４＝Ｃ４／８との関係を満たしている
。デジタル映像信号線には表示用信号供給回路３２から出力されるデジタル映像信号が直
接入力され得る。第一ビット信号は第一制御トランジスター５４１の動作を制御する。第
一ビット容量素子には第一リセットトランジスター５５１を介して基準電位が充電される
。同様に、第二ビット信号は第二制御トランジスター５４２の動作を制御する。第二ビッ
ト容量素子には第二リセットトランジスター５５２を介して基準電位が充電される。同様
に、第三ビット信号は第三制御トランジスター５４３の動作を制御する。第三ビット容量
素子には第三リセットトランジスター５５３を介して基準電位が充電される。同様に、第
四ビット信号は第四制御トランジスター５４４の動作を制御する。第四ビット容量素子に
は第四リセットトランジスター５５４を介して基準電位が充電される。
【００９２】
容量値が最も小さい第一ビット容量素子の容量値Ｃ１でも、優良な表示をなす為には、
信号線４３の寄生容量の容量値と画素４１の容量素子の容量値と液晶容量の容量値との和
よりも十分に大きくする事が求められる。従って、これらのビット容量素子の容量値は、
一般に画素４１の容量素子の容量の１０倍以上と大きくなり、この大きな容量を画素４１
ピッチ内（或いは、信号線４３とその隣の信号線４３との間）に形成する必要がある。本
実施形態では、実施形態１にて詳述した半導体回路を４ビットＤＡＣ５３４に適応してい
る。具体的に、第一ビット信号に対して、実施形態１で述べたトランジスターは第一制御
トランジスター５４１と第一リセットトランジスター５５１との少なくとも一方であり、
実施形態１で述べた容量素子は第一ビット容量素子となる。同様に、第二ビット信号に対
して、実施形態１で述べたトランジスターは第二制御トランジスター５４２と第二リセッ
トトランジスター５５２との少なくとも一方であり、実施形態１で述べた容量素子は第二
ビット容量素子となる。同様に、第三ビット信号に対して、実施形態１で述べたトランジ
スターは第三制御トランジスター５４３と第三リセットトランジスター５５３との少なく
とも一方であり、実施形態１で述べた容量素子は第三ビット容量素子となる。同様に、第
四ビット信号に対して、実施形態１で述べたトランジスターは第四制御トランジスター５
４４と第四リセットトランジスター５５４との少なくとも一方であり、実施形態１で述べ
た容量素子は第四ビット容量素子となる。斯うする事で信号線４３間との狭い領域にデジ
タルデータドライバーを形成する事ができ、高精細化とデジタル駆動による階調表現とを
両立した電気光学装置２００を実現する事ができる。
【００９３】
この電気光学装置２００をフルカラーの携帯型タブレット端末に組み込んだ。４ビット
デジタルデータドライバーを素子基板６２が内蔵しており、制御装置３０からのデジタル
映像信号が直接電気光学装置２００に入力される為、回路構成が簡素と化し、同時に消費
電力も窮めて小さく成った。電気光学装置２００が高性能で有る為、この携帯型タブレッ
ト端末は非常に美しい表示画面を有する良好な電子機器で有る。この様に、解像度が高く
デジタル駆動による階調表現が可能となった電気光学装置を備えた電子機器が実現された
。
【００９４】
本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを
加えることが可能である。
【符号の説明】
【００９５】
２０…実装領域、３０…制御装置、３２…表示用信号供給回路、３３…記憶回路、４０
…表示領域、４１…画素、４２…走査線、４３…信号線、４４…画素トランジスター、４
５…画素電極、４６…液晶、４７…共通電極、４８…遮光膜、５０…駆動部、５１…駆動
回路、５２…走査線駆動回路、５３…信号線駆動回路、６２…素子基板、６３…対向基板
、６４…シール材、６５…第１配向膜、６６…第２配向膜、９１…第一電極、９２…第二
電極、２００…電気光学装置、２０１…第一パネル、２０２…第二パネル、２０３…第三
パネル、４０１…第五導電膜、４０２…下地絶縁膜、４０３…半導体膜、４０４…第一コ
ンタクトホール、４０５…第六導電膜、４０６…第一層間絶縁膜、４０７…第一保護膜、
４０８…第一導電膜、４０９…第二保護膜、４１０…第一誘電体膜、４１１…第二導電膜
、４１２…第三コンタクトホール、４１４…第二層間絶縁膜、４１５…第二コンタクトホ
ール、４１６…第三導電膜、４１７…第二誘電体膜、４１８…第四導電膜、４１９…第三
層間絶縁膜、４２０…第四コンタクトホール、４２１…第五コンタクトホール、４２２…
第六コンタクトホール、４５２…画素電極用中継電極、４７１…共通電位線、４７２…共
通電位線用中継電極、４９１…第一容量素子、４９２…第二容量素子、４９３…第三容量
素子、４９４…第四容量素子、４９５…第五容量素子、４９６…第六容量素子、４９７…
第七容量素子、５３１…選択回路、５３２…第一ラッチ回路、５３３…第二ラッチ回路、
５３４…４ビットＤＡＣ、５４１…第一制御トランジスター、５４２…第二制御トランジ
スター、５４３…第三制御トランジスター、５４４…第四制御トランジスター、５５１…
第一リセットトランジスター、５５２…第二リセットトランジスター、５５３…第三リセ
ットトランジスター、５５４…第四リセットトランジスター、１０００…投射型表示装置
、１１００…照明光学系、１３００…投射光学系、１４００…投射面。
【図１】
2015197584.tif 000003
【図２】
2015197584.tif 000004
【図３】
2015197584.tif 000005
【図４】
2015197584.tif 000006
【図５】
2015197584.tif 000007
【図６】
2015197584.tif 000008
【図７】
2015197584.tif 000009
【図８】
2015197584.tif 000010
【図９】
2015197584.tif 000011
【図１０】
2015197584.tif 000012
【図１１】
2015197584.tif 000013
【図１２】
2015197584.tif 000014
【図１３】
2015197584.tif 000015
【図１４】
2015197584.tif 000016
【図１５】
2015197584.tif 000017
【図１６】
2015197584.tif 000018
【図１７】
2015197584.tif 000019
【図１８】
2015197584.tif 000020