(57)【要約】【課題】本発明は、耐圧を向上させ、ドレイン電流−電圧特性およびパルス特性を改善できる、ヘテロ接合電界効果型トランジスタおよびその製造方法を提供する。【解決手段】本発明は、第１窒化物半導体層２上の第２窒化物半導体層３と、第２窒化物半導体層上の第３窒化物半導体層４と、第３窒化物半導体層上の第４窒化物半導体層５と、一端が第２窒化物半導体層と接触し、かつ、他端が外部まで延設された電極１１とを備える。第３窒化物半導体層が、第１窒化物半導体層および第２窒化物半導体層よりもバンドギャップが小さい。【選択図】図１
2015079806.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、
半導体基板上に形成された、バッファ層である第１窒化物半導体層と、
前記第１窒化物半導体層上に形成された、障壁層である第２窒化物半導体層と、
前記第２窒化物半導体層上に形成された、チャネル層である第３窒化物半導体層と、
前記第３窒化物半導体層上に形成された、バリア層である第４窒化物半導体層と、
前記第４窒化物半導体層上に形成されたゲート電極と、
前記第４窒化物半導体層上に形成されたソース電極と、
前記第４窒化物半導体層上に形成され、前記ゲート電極の前記ソース電極が配置された側とは反対側に配置されたドレイン電極と、
一端が前記第２窒化物半導体層と接触し、かつ、他端が外部まで延設された電極とを備え、
前記第２窒化物半導体層がＡｌＮからなり、
０≦ｅ＜１、０≦ｆ≦１および０≦ｅ＋ｆ≦１とする場合に、
前記第１窒化物半導体層がＡｌｅＩｎｆＧａ１−（ｅ＋ｆ）Ｎで表され、
０≦ｘ＜１、０≦ｙ≦１および０≦ｘ＋ｙ≦１とする場合に、
前記第３窒化物半導体層がＡｌｘＩｎｙＧａ１−（ｘ＋ｙ）Ｎで表され、
前記第３窒化物半導体層が、前記第１窒化物半導体層および前記第２窒化物半導体層よりもバンドギャップエネルギーが小さいことを特徴とする、
ヘテロ接合電界効果型トランジスタ。
【請求項２】
前記電極が、前記半導体基板側または前記第４窒化物半導体層側から層構造を貫通し、前記第２窒化物半導体層に達して形成されていることを特徴とする、
請求項１に記載のヘテロ接合電界効果型トランジスタ。
【請求項３】
前記電極の、前記層構造を貫通する側面を覆って形成された絶縁膜である電極部絶縁膜をさらに備えることを特徴とする、
請求項２に記載のヘテロ接合電界効果型トランジスタ。
【請求項４】
前記電極が前記第４窒化物半導体層側から前記層構造を貫通して形成されている場合、
前記電極の前記他端が、前記ソース電極と接続されていることを特徴とする、
請求項２または３に記載のヘテロ接合電界効果型トランジスタ。
【請求項５】
前記電極が前記第４窒化物半導体層側から前記層構造を貫通して形成されている場合、
前記電極の前記他端が、前記ソース電極の前記ゲート電極側の端部よりも前記ゲート電極から離れる方向の、前記第４窒化物半導体層表面の領域内に配置されていることを特徴とする、
請求項２〜４のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項６】
前記電極の前記他端が、前記ソース電極の前記端部とは反対側の端部よりも前記ゲート電極から離れる方向の、前記第４窒化物半導体層表面の領域内に配置されていることを特徴とする、
請求項５に記載のヘテロ接合電界効果型トランジスタ。
【請求項７】
前記電極が前記半導体基板側から前記層構造を貫通して形成されている場合、
前記電極が、前記半導体基板裏面における前記ソース電極に対向する位置に配置されていることを特徴とする、
請求項２に記載のヘテロ接合電界効果型トランジスタ。
【請求項８】
前記電極が、前記第２窒化物半導体層とオーミック接触していることを特徴とする、
請求項１〜７のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項９】
０≦ｃ＜１、０≦ｄ≦１および０≦ｃ＋ｄ≦１とする場合に、
前記第４窒化物半導体層がＡｌｃＩｎｄＧａ１−（ｃ＋ｄ）Ｎで表され、
前記第４窒化物半導体層が、前記第３窒化物半導体層よりもバンドギャップエネルギーが大きいことを特徴とする、
請求項１〜８のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項１０】
前記第１窒化物半導体層と前記第２窒化物半導体層との界面における伝導体準位が、フェルミ準位よりも高いことを特徴とする、
請求項１〜９のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項１１】
前記第３窒化物半導体層は、バンドギャップエネルギーがＧａＮよりも大きいことを特徴とする、
請求項１〜１０のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項１２】
前記ソース電極下方および前記ドレイン電極下方において形成された、ｎ型不純物濃度が前記第１〜第４窒化物半導体層よりも高いｎ型不純物領域をさらに備えることを特徴とする、
請求項１〜１１のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項１３】
前記ソース電極の一部および前記ドレイン電極の一部が、前記第４窒化物半導体層内に埋没して形成されていることを特徴とする、
請求項１〜１２のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項１４】
前記ゲート電極の一部が、前記第４窒化物半導体層内に埋没して形成されていることを特徴とする、
請求項１〜１３のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項１５】
前記ゲート電極が、前記第４窒化物半導体層に接触する底面よりも前記底面と対向する上面の面積が広いことを特徴とする、
請求項１〜１４のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項１６】
前記ソース電極、前記ドレイン電極および前記ゲート電極が形成された箇所を除く前記第４窒化物半導体層表面に形成された絶縁膜である表面絶縁膜をさらに備えることを特徴とする、
請求項１〜１５のいずれか１項に記載のヘテロ接合電界効果型トランジスタ。
【請求項１７】
前記表面絶縁膜が、前記ゲート電極上面の下方のみに形成されていることを特徴とする、
請求項１６に記載のヘテロ接合電界効果型トランジスタ。
【請求項１８】
前記ゲート電極が、前記表面絶縁膜表面に接触しつつ、前記表面絶縁膜上に延び出て形成されていることを特徴とする、
請求項１６または１７に記載のヘテロ接合電界効果型トランジスタ。
【請求項１９】
前記ゲート電極が、前記表面絶縁膜表面には接触せず、前記表面絶縁膜上に延び出て形成されていることを特徴とする、
請求項１６または１７に記載のヘテロ接合電界効果型トランジスタ。
【請求項２０】
（ａ）半導体基板上に、バッファ層である第１窒化物半導体層を形成する工程と、
（ｂ）前記第１窒化物半導体層上に、障壁層である第２窒化物半導体層を形成する工程と、
（ｃ）前記第２窒化物半導体層上に、チャネル層である第３窒化物半導体層を形成する工程と、
（ｄ）前記第３窒化物半導体層上に、バリア層である第４窒化物半導体層を形成する工程と、
（ｅ）前記第４窒化物半導体層上に、ゲート電極を形成する工程と、
（ｆ）前記第４窒化物半導体層上に、ソース電極を形成する工程と、
（ｇ）前記第４窒化物半導体層上において、前記ゲート電極の前記ソース電極が配置された側とは反対側にドレイン電極を形成する工程と、
（ｈ）一端が前記第２窒化物半導体層と接続され、他端が外部と接続された電極を形成する工程とを備え、
前記第２窒化物半導体層がＡｌＮからなり、
０≦ｅ＜１、０≦ｆ≦１および０≦ｅ＋ｆ≦１とする場合に、
前記第１窒化物半導体層がＡｌｅＩｎｆＧａ１−（ｅ＋ｆ）Ｎで表され、
０≦ｘ＜１、０≦ｙ≦１および０≦ｘ＋ｙ≦１とする場合に、
前記第３窒化物半導体層がＡｌｘＩｎｙＧａ１−（ｘ＋ｙ）Ｎで表され、
前記第３窒化物半導体層が、前記第１窒化物半導体層および前記第２窒化物半導体層よりもバンドギャップエネルギーが小さいことを特徴とする、
ヘテロ接合電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
窒化物半導体を用いたＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）は、高破壊電界かつ高電子移動度という特長を有しており、高周波および高出力で動作するデバイスとして期待されている。従来の、窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタにおいて、高周波化に伴いゲート長の微細化が必要になると、ゲートによる二次元電子ガス（ｔｗｏ  ｄｉｍｅｎｓｉｏｎ  ｅｌｅｃｔｒｏｎ  ｇａｓ、２ＤＥＧ）の変調効果が低下する、いわゆる短チャンネル効果が発生する（例えば、非特許文献１参照）。
【０００３】
上記の短チャンネル効果を抑制するためには、二次元電子ガスの閉じ込めを高めるエピタキシャル構造が効果的であり、ＡｌＸ１Ｇａ１−Ｘ１Ｎバリア層／ＧａＮチャネル層からなる窒化物半導体を含むヘテロ接合電界効果型トランジスタにおいて、ＡｌＸ１Ｇａ１−Ｘ１Ｎ（１≧Ｘ１）バリア層のバンドギャップエネルギーよりも小さいバンドギャップエネルギーを有するＡｌＸ２Ｇａ１−Ｘ２Ｎ（１≧Ｘ１＞Ｘ２＞０）からなる層をＧａＮチャネル層下層に設けることによって、二次元電子ガスの閉じ込めを向上させる構造が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１４９７３２号公報
【非特許文献】
【０００５】
【非特許文献１】Ｌ．Ｋｌｅｙ他，“Ｓｈｏｒｔ−ｃｈａｎｎｅｌ  ｅｆｆｅｃｔｓ  ｉｎ  ＡｌＧＡＮ／ＧａＮ  ＨＥＭＴｓ”，Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｂ８２，２００１，ｐ．ｐ．２３８−２４０
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１においてはさらに、ＡｌＸ１Ｇａ１−Ｘ１Ｎバリア層／ＧａＮチャネル層／ＡｌＮ障壁層／ＡｌＸ２Ｇａ１−Ｘ２Ｎバッファ層（１≧Ｘ１＞Ｘ２＞０）からなる構造とすることで二次元電子ガスの閉じ込めが向上し、短チャンネル効果は抑制されている。しかし、ＧａＮチャネル層／ＡｌＮ障壁層界面に正孔が形成されインパクトイオン化を引き起こしやすくなり、耐圧の低下、ドレイン電流−電圧特性におけるキンクの発生、またはパルス特性の劣化等の問題を生じる。
【０００７】
本発明は、上記のような問題を解決するためになされたものであり、耐圧を向上させ、かつ、ドレイン電流−電圧特性およびパルス特性を改善させることができる、ヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に関するヘテロ接合電界効果型トランジスタは、半導体基板上に形成された、バッファ層である第１窒化物半導体層と、前記第１窒化物半導体層上に形成された、障壁層である第２窒化物半導体層と、前記第２窒化物半導体層上に形成された、チャネル層である第３窒化物半導体層と、前記第３窒化物半導体層上に形成された、バリア層である第４窒化物半導体層と、前記第４窒化物半導体層上に形成されたゲート電極と、前記第４窒化物半導体層上に形成されたソース電極と、前記第４窒化物半導体層上に形成され、前記ゲート電極の前記ソース電極が配置された側とは反対側に配置されたドレイン電極と、一端が前記第２窒化物半導体層と接触し、かつ、他端が外部まで延設された電極とを備え、前記第２窒化物半導体層がＡｌＮからなり、０≦ｅ＜１、０≦ｆ≦１および０≦ｅ＋ｆ≦１とする場合に、前記第１窒化物半導体層がＡｌｅＩｎｆＧａ１−（ｅ＋ｆ）Ｎで表され、０≦ｘ＜１、０≦ｙ≦１および０≦ｘ＋ｙ≦１とする場合に、前記第３窒化物半導体層がＡｌｘＩｎｙＧａ１−（ｘ＋ｙ）Ｎで表され、前記第３窒化物半導体層が、前記第１窒化物半導体層および前記第２窒化物半導体層よりもバンドギャップエネルギーが小さいことを特徴とする。
【０００９】
本発明の一態様に関するヘテロ接合電界効果型トランジスタの製造方法は、（ａ）半導体基板上に、バッファ層である第１窒化物半導体層を形成する工程と、（ｂ）前記第１窒化物半導体層上に、障壁層である第２窒化物半導体層を形成する工程と、（ｃ）前記第２窒化物半導体層上に、チャネル層である第３窒化物半導体層を形成する工程と、（ｄ）前記第３窒化物半導体層上に、バリア層である第４窒化物半導体層を形成する工程と、（ｅ）前記第４窒化物半導体層上に、ゲート電極を形成する工程と、（ｆ）前記第４窒化物半導体層上に、ソース電極を形成する工程と、（ｇ）前記第４窒化物半導体層上において、前記ゲート電極の前記ソース電極が配置された側とは反対側にドレイン電極を形成する工程と、（ｈ）一端が前記第２窒化物半導体層と接続され、他端が外部と接続された電極を形成する工程とを備え、前記第２窒化物半導体層がＡｌＮからなり、０≦ｅ＜１、０≦ｆ≦１および０≦ｅ＋ｆ≦１とする場合に、前記第１窒化物半導体層がＡｌｅＩｎｆＧａ１−（ｅ＋ｆ）Ｎで表され、０≦ｘ＜１、０≦ｙ≦１および０≦ｘ＋ｙ≦１とする場合に、前記第３窒化物半導体層がＡｌｘＩｎｙＧａ１−（ｘ＋ｙ）Ｎで表され、前記第３窒化物半導体層が、前記第１窒化物半導体層および前記第２窒化物半導体層よりもバンドギャップエネルギーが小さいことを特徴とする。
【発明の効果】
【００１０】
本発明の上記態様によれば、第２窒化物半導体層と第３窒化物半導体層との界面に形成される正孔を、第２窒化物半導体層と接続された電極から外部へ排出できるため、耐圧を向上させ、かつ、ドレイン電流−電圧特性およびパルス特性を改善させることができる。
【図面の簡単な説明】
【００１１】
【図１】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図２】実施形態に関するキャリア濃度の分布を示す図である。
【図３】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図４】実施形態に関するキャリア濃度の分布を示す図である。
【図５】実施形態に関する二次元電子ガス濃度の分布を示す図である。
【図６】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図７】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図８】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図９】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１０】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１１】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１２】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１３】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１４】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１５】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１６】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１７】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１８】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図１９】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図２０】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図２１】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図２２】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図２３】実施形態に関するヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【図２４】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図２５】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図２６】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図２７】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図２８】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図２９】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３０】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３１】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３２】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３３】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３４】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３５】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３６】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３７】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３８】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【図３９】実施形態に関するヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。
【発明を実施するための形態】
【００１２】
以下、添付の図面を参照しながら実施形態について説明する。
【００１３】
なお、本実施形態において、表面、裏面または底面等の用語が用いられるが、これらの用語は、各面を便宜上区別するために用いられているものであり、実際の上下左右の方向とは関係しない。
【００１４】
＜第１実施形態＞
＜構成＞
図１は、ヘテロ接合電界効果型トランジスタの構造の一例を示す図である。
【００１５】
図１に示されるように、ヘテロ接合電界効果型トランジスタは、半絶縁性ＳｉＣ基板１上に形成されたＡｌ０．０５Ｇａ０．９５Ｎからなる第１窒化物半導体層２（バッファ層）と、第１窒化物半導体層２上に形成されたＡｌＮからなる第２窒化物半導体層３（障壁層）と、第２窒化物半導体層３上に形成され、第１窒化物半導体層２および第２窒化物半導体層３よりも小さいバンドギャップエネルギーを有する例えばＧａＮからなる第３窒化物半導体層４（チャネル層）と、第３窒化物半導体層４上に形成され、当該第３窒化物半導体層４よりも大きいバンドギャップエネルギーを有するＡｌ０．２５Ｇａ０．７５Ｎからなる第４窒化物半導体層５（バリア層）とを備えている。第３窒化物半導体層４（ＧａＮチャネル層）表面には、二次元電子ガス１２が模式的に示されている。
【００１６】
また、第４窒化物半導体層５の表面上には、ショットキー電極として形成されたＮｉ／Ａｕからなるゲート電極８と、当該ゲート電極８を挟んで対向して配置された、Ｔｉ／Ａｌからなるオーミック電極であるソース電極６およびドレイン電極７とが備えられている。
【００１７】
素子分離領域９は、隣接するヘテロ接合型電界効果トランジスタを分離するために設けられた領域である。また、第４窒化物半導体層５表面および素子分離領域９表面においては、ソース電極６、ドレイン電極７およびゲート電極８が形成された箇所を除く領域を覆って、表面絶縁膜１０が形成されている。
【００１８】
さらに、半絶縁性ＳｉＣ基板１裏面から第１窒化物半導体層２（Ａｌ０．０５Ｇａ０．９５Ｎバッファ層）を介し、第２窒化物半導体層３（ＡｌＮ障壁層）に至るまでの開口２０が形成され、当該開口２０内において、一端が第２窒化物半導体層３（ＡｌＮ障壁層）と接触し、かつ、他端が外部まで延設された（延び出て形成された）、Ｎｉ／Ａｕからなる電極１１が設けられている。
【００１９】
図２は、図１に示されたエピタキシャル構造であるＡｌ０．２５Ｇａ０．７５Ｎ／ＧａＮ／ＡｌＮ／Ａｌ０．０５Ｇａ０．９５Ｎ構造におけるバンド構造と二次元電子ガス１２のキャリア分布との関係を、一次元バンド計算シミュレータソフトを用いて計算した結果を示した図である。図２において、縦軸はエネルギー（ｅＶ）およびキャリア濃度（ｃｍ−３）を示し、横軸は第４窒化物半導体層５（バリア層）表面からの距離（ｎｍ）を示している。ここで、第１窒化物半導体層２は、Ａｌ０．０５Ｇａ０．９５Ｎからなり、かつ、膜厚が５００ｎｍであり、第２窒化物半導体層３は、ＡｌＮからなり、かつ、膜厚が２ｎｍであり、第３窒化物半導体層４は、ＧａＮからなり、かつ、膜厚が２００ｎｍであり、第４窒化物半導体層５は、Ａｌ０．２５Ｇａ０．７５Ｎからなり、かつ、膜厚が２０ｎｍであるものとする。また、各窒化物半導体層のキャリア濃度は１×１０１６ｃｍ−３とし、第４窒化物半導体層５の表面ピニングエネルギーを１．５４ｅＶとして計算するものとする。
【００２０】
図２に示されるように、図１の各窒化物半導体層の中で最もバンドギャップエネルギーが大きい第２窒化物半導体層３（ＡｌＮ障壁層）を第３窒化物半導体層４（ＧａＮチャネル層）直下の層として形成することによって、二次元電子ガス１２の分布は、第４窒化物半導体層５（ＡｌＧａＮバリア層）と第３窒化物半導体層４（ＧａＮチャネル層）との界面近くにほぼ全体が閉じ込められる。この二次元電子ガス１２の閉じ込めが向上することによって、ゲート電極８のゲート長が短くなった場合でも、ゲート電極８による二次元電子ガス１２の変調制御が可能となり（すなわち、短チャンネル効果が抑制され）、効率向上も含めた高周波領域でのトランジスタ特性の向上が可能となる。
【００２１】
一方、第３窒化物半導体層４（ＧａＮチャネル層）と第２窒化物半導体層３（ＡｌＮ障壁層）との間には大きなバンドギャップエネルギー差があり、かつ、第２窒化物半導体層３（ＡｌＮ障壁層）が薄い障壁層であるために、第３窒化物半導体層４（ＧａＮチャネル層）と第２窒化物半導体層３（ＡｌＮ障壁層）との間には正孔が形成される。この正孔によってインパクトイオン化が引き起こされやすくなり、耐圧の低下、ドレイン電流−電圧特性におけるキンクの発生、またはパルス特性の劣化等の問題を生じる。
【００２２】
しかし、この正孔は、半絶縁性ＳｉＣ基板１裏面から第２窒化物半導体層３（ＡｌＮ障壁層）に到達して形成された電極１１を伝導し、当該領域から排出される。この際、電極１１の他端は接地（０Ｖ）もしくは負の電圧が印加されていることが望ましい。または、電極１１の他端は、第４窒化物半導体層５（ＡｌＧａＮバリア層）表面に備えたソース電極６と接続されていてもよい。さらに、第２窒化物半導体層３（ＡｌＮ障壁層）と電極１１とはオーミック性接触している、すなわち、電極１１が第２窒化物半導体層３（ＡｌＮ障壁層）へのオーミック電極であることが望ましい。この場合、電極１１における発熱を抑え、正孔を速やかに外部へ排出できる。
【００２３】
このような構成により、二次元電子ガス１２の閉じ込めを向上させ、かつ、装置の耐圧を向上させることができる。また、ドレイン電流−電圧特性およびパルス特性を改善させることができ、かつ、装置を高電圧および高周波で動作させることが可能となる。
【００２４】
半絶縁性ＳｉＣ基板１裏面から第２窒化物半導体層３（ＡｌＮ障壁層）に到達して形成される開口２０の位置は、半絶縁性ＳｉＣ基板１裏面における、ソース電極６に対向する位置であることが望ましい。これは、ドレイン電圧を正に印加した場合に、正孔がソース側に蓄積するためである。
【００２５】
また、電極１１の構成としては、Ｎｉ／Ａｕだけでなく、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、Ｎｉ、Ｐｄ、Ｉｒ、Ｗ、ＴａまたはＣｕ等の金属、ＩｒＳｉ、ＰｔＳｉまたはＮｉＳｉ２等のシリサイド、ＴｉＮ、ＷＮまたはＴａＮ等の窒化物金属、または、これらから構成される多層膜等で形成されていてもよい。
【００２６】
また、電極１１は、第２窒化物半導体層３（ＡｌＮ障壁層）のみとオーミック接触していればよく、電極１１の側壁（側面）が半絶縁性ＳｉＣ基板１または第１窒化物半導体層２（Ａｌ０．０５Ｇａ０．９５Ｎバッファ層）と電気的な接触をしている必要がない。そのため、開口２０の側壁（側面）全体、さらには、側壁の第２窒化物半導体層３（ＡｌＮ障壁層）との接触面の一部を絶縁膜で形成し、その後、開口２０内に電極１１を形成してもよい。
【００２７】
図３は、ヘテロ接合電界効果型トランジスタの構造の一例を示す図である。ただし図１に示された構造とは異なり、開口２０の側壁全体、さらには半絶縁性ＳｉＣ基板１裏面全体において電極部絶縁膜１００が形成され、電極１１は、電極部絶縁膜１００が形成されていない開口２０の底部において、第２窒化物半導体層３（ＡｌＮ障壁層）とオーミック性接触している。
【００２８】
図３における電極部絶縁膜１００の形成方法としては、例えば蒸着法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：気相成長法）法、Ｃａｔ（Ｃａｔａｌｙｔｉｃ）‐ＣＶＤ法またはＡＬＥ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｅｐｉｔａｘｙ）法等が想定される。また、電極部絶縁膜１００は、Ａｌ、Ｇａ、Ｓｉ、Ｈｆ、Ｔｉ、Ｚｒ、ＴａまたはＶ等のうち少なくとも１種類以上の原子を含む酸化物、窒化物または酸窒化物等からなる絶縁膜であることが望ましい。
【００２９】
図２では、第１窒化物半導体層２がＡｌ０．０５Ｇａ０．９５Ｎであるものとして説明したが、第１窒化物半導体層２がＧａＮである場合における二次元電子ガスのキャリア分布を図４に示す。なお、第１窒化物半導体層２以外の各窒化物半導体層は、図２において示されたものと同様であり、縦軸はエネルギー（ｅＶ）およびキャリア濃度（ｃｍ−３）を示し、横軸は第４窒化物半導体層５（バリア層）表面からの距離（ｎｍ）を示している。
【００３０】
図４に示されるように、第４窒化物半導体層５（ＡｌＧａＮバリア層）と第３窒化物半導体層４（ＧａＮチャネル層）との界面近傍に分布する二次元電子ガス１２については図２に示される場合とほぼ同様であるが、第２窒化物半導体層３（ＡｌＮ障壁層）と第１窒化物半導体層２（ＧａＮバッファ層）との界面にも二次元電子ガスが生じ、ダブルチャネル構造となっている。従って、ダブルチャネルが形成されないように（すなわち、第２窒化物半導体層３と第１窒化物半導体層２との界面に二次元電子ガスが生じないように）、第１窒化物半導体層２のバンドギャップエネルギーを第３窒化物半導体層４のバンドギャップエネルギーよりも大きくする必要がある。
【００３１】
また、図２および図４では、第２窒化物半導体層３であるＡｌＮ層の膜厚が２ｎｍであるものとして説明したが、第２窒化物半導体層３の膜厚を大きく（厚く）すると、第１窒化物半導体層２と第２窒化物半導体層３との界面にチャネルが形成されてダブルチャネル構造となり、リーク電流の増加、または、耐圧の低下が生じるため望ましくない。第２窒化物半導体層３は、第２窒化物半導体層３の上下層である第１窒化物半導体層２および第３窒化物半導体層４とのバンドギャップエネルギーの差が大きく、また、第２窒化物半導体層３の膜厚が小さい（薄い）ことで急激なバンドギャップエネルギー差を生じさせることができるため望ましい。
【００３２】
図５は、第２窒化物半導体層３と第１窒化物半導体層２との間において発生する二次元電子ガス濃度のＡｌＮ層厚さ依存性を示した図である。図５において、縦軸は二次元電子ガス濃度（ｃｍ−３）を示し、横軸はＡｌＮ膜厚（ｎｍ）を示している。ここで、第１窒化物半導体層２は、Ａｌ０．０５Ｇａ０．９５Ｎからなり、かつ、膜厚が３００ｎｍであり、第３窒化物半導体層４は、ＧａＮからなり、かつ、膜厚が２００ｎｍであり、第４窒化物半導体層は、Ａｌ０．２５Ｇａ０．７５Ｎからなり、かつ、膜厚が２０ｎｍであるものとする。第２窒化物半導体層３のＡｌＮ膜厚を１ｎｍ、２ｎｍ、５ｎｍおよび１０ｎｍとした場合についてそれぞれ計算したものである。
【００３３】
図５に示されるように、第２窒化物半導体層３（ＡｌＮ障壁層）の膜厚が増加すると、第２窒化物半導体層３と第１窒化物半導体層２との界面における伝導帯準位がフェルミ準位よりも低くなり、第２窒化物半導体層３と第１窒化物半導体層２との間においてキャリアが発生してキャリア濃度が増加するため、ダブルチャネル構造となってしまう。従って、第２窒化物半導体層３と第１窒化物半導体層２との間において発生するキャリア濃度は、窒化物半導体のバックグラウンドレベルである１×１０１５ｃｍ−３よりも低いことが望ましく、ダブルチャネルを形成しないためにも、図５に示されるように第２窒化物半導体層３の膜厚は４ｎｍ以下とすることが望ましく、さらに薄くする方がより望ましい。すなわち、第１窒化物半導体層２と第２窒化物半導体層３との界面における伝導体準位は、フェルミ準位よりも高くなる構造がよい。このようにすれば、ダブルチャネルは形成されず、二次元電子ガスの閉じ込めが向上する。
【００３４】
なお、上記では、本実施形態におけるヘテロ接合電界効果型トランジスタの代表的な構造（図１参照）について説明したが、下記に示すような各構造にしても同様の効果が得られる。以下、本実施形態によるヘテロ接合電界効果型トランジスタの各変形例について説明する。
【００３５】
＜変形例１＞
上記の図１および図３では、第２窒化物半導体層３（ＡｌＮ障壁層）と接続される電極１１（Ｎｉ／Ａｕ電極）が半絶縁性ＳｉＣ基板１裏面から形成された構造として説明したが、第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から第２窒化物半導体層３（ＡｌＮ障壁層）と接続されるように電極１１（Ｎｉ／Ａｕ電極）が形成された構造であっても上記と同様の効果を奏する。
【００３６】
図６は、ヘテロ接合電界効果型トランジスタの構造の一例を示す図（断面図）であり、図７は、図６に示された構造の上面図である。
【００３７】
図６に示されるように、電極１１が第２窒化物半導体層３（ＡｌＮ障壁層）と接続されるための開口２０ａは、第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から形成されている。また図７に示されるように、開口２０ａは、第４窒化物半導体層５（ＡｌＧａＮバリア層）表面における領域２３内に形成され、より望ましくは領域２４内に形成される。開口２０ａの第４窒化物半導体層５（ＡｌＧａＮバリア層）表面側から見た形状および面積は特に制限されるものではなく、領域２３内（望ましくは領域２４内）に収まるものであればよい。
【００３８】
ここで領域２３は、素子分離領域９に囲まれ、かつ、ソース電極６のゲート電極８側の端部２１よりもゲート電極８から離れる方向の、第４窒化物半導体層５（ＡｌＧａＮバリア層）表面の領域である。また領域２４は、領域２３のうち、ソース電極６のゲート電極８側とは反対側の端部２２よりもゲート電極８から離れる方向の、第４窒化物半導体層５（ＡｌＧａＮバリア層）表面の領域である。図７においては、開口２０ａは領域２４内に形成され、電極１１（の他端）が開口２０ａ内に形成されている。
【００３９】
電極１１（Ｎｉ／Ａｕ）の他端（第２窒化物半導体層３と接続されていない端部）は接地（０Ｖ）もしくは負の電圧を印加していることが望ましい。また図８に示されるように、電極１１ａ（Ｎｉ／Ａｕ）の他端（第２窒化物半導体層３（ＡｌＮ障壁層）と接触していない端部）がソース電極６と接続されていてもよい。
【００４０】
その際、電極１１の側壁は、第４窒化物半導体層５（ＡｌＧａＮバリア層）および第３窒化物半導体層４（ＧａＮチャネル層）と電気的な接触をしている必要がないため、電極１１の側壁全体、さらには、側壁の第２窒化物半導体層３（ＡｌＮ障壁層）との接触面の一部を電極部絶縁膜１００で形成し、その後、開口２０ａ内に電極１１を形成してもよい（図９参照）。ここで形成される電極部絶縁膜１００は、半絶縁性ＳｉＣ基板１裏面に電極１１が形成された場合と同様の形成方法でよく、その場合と同様の元素から構成される。この電極部絶縁膜１００は、開口２０ａの形成後、第４窒化物半導体層５（ＡｌＧａＮバリア層）表面に形成される表面絶縁膜１０と同時に形成されてもよい。
【００４１】
上記の図１では、Ａｌ０．２５Ｇａ０．７５Ｎ／ＧａＮ／ＡｌＮ／Ａｌ０．０５Ｇａ０．９５Ｎ構造として説明したが、第４窒化物半導体層５のバンドギャップエネルギーが第３窒化物半導体層４のバンドギャップエネルギーより大きくなるように、第１窒化物半導体層２、第３窒化物半導体層４および第４窒化物半導体層５を、ＡｌｘＩｎｙＧａ１−（ｘ＋ｙ）Ｎ（０≦ｘ＜１、０≦ｙ≦１および０≦ｘ＋ｙ≦１）のＡｌ、ＩｎおよびＧａの組成を決めた構造としても上記と同様の効果が得られる。
【００４２】
また、第１窒化物半導体層２が第３窒化物半導体層４よりもバンドギャップエネルギーが大きくなるように、第１窒化物半導体層２をＡｌｅＩｎｆＧａ１−（ｅ＋ｆ）Ｎ（０≦ｅ＜１、０≦ｆ≦１および０≦ｅ＋ｆ≦１）のＡｌ、ＩｎおよびＧａの組成を決めた構造としても、上記と同様の効果が得られる。
【００４３】
窒化物半導体からなるヘテロ接合電界効果型トランジスタは、チャネル層に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。従って、本実施形態に関するヘテロ接合電界効果型トランジスタにおいて、上記と同様、第４窒化物半導体層５のバンドギャップエネルギーが第３窒化物半導体層４のバンドギャップエネルギーより大きいという条件を満たした上で、第３窒化物半導体層４のバンドギャップエネルギーがＧａＮのバンドギャップエネルギーよりも大きくなるように、第３窒化物半導体層４をＡｌｘＩｎｙＧａ１−（ｘ＋ｙ）Ｎ（０≦ｘ＜１、０≦ｙ≦１および０≦ｘ＋ｙ≦１）のＡｌ、ＩｎおよびＧａの組成を決めた構造とすることによって、上記（第３窒化物半導体層４がＧａＮの場合）の効果に加えてさらなる高耐圧化が可能になる。
【００４４】
第１、第３および第４窒化物半導体層ＡｌｘＩｎｙＧａ１−（ｘ＋ｙ）Ｎ（０≦ｘ＜１、０≦ｙ≦１および０≦ｘ＋ｙ≦１）は、上記のバンドギャップエネルギーの条件を満たす四元窒化物半導体だけではなく、図１の説明で用いられたＡｌＧａＮ以外の三元窒化物半導体であるＡｌＩｎＮまたはＩｎＧａＮを用いても上記と同様の効果が得られる。
【００４５】
また、例えば図１においては、第２窒化物半導体層３を二元合金のＡｌＮ層とすることによって合金散乱を低減することができたが、第３窒化物半導体層４と第４窒化物半導体層５との間にもＡｌＮ層を形成した構造とすることによって、合金散乱をさらに低減することができる。また当該構造によれば、キャリアの移動度の向上、電流値の増加および相互コンダクタンスの向上が図られることにより、高出力および高周波特性を向上させることが可能となる。
【００４６】
図１における半絶縁性ＳｉＣ基板１は、Ｓｉ、サファイア、ＧａＮまたはＡｌＮ等でもあってもよい。
【００４７】
＜変形例２＞
また図１０および図１１に示されるように、ソース電極６下方およびドレイン電極７下方の、少なくとも一部の半導体層内において、窒化物半導体にとってｎ型不純物となるＳｉが高濃度にドーピングされた高濃度ｎ型不純物領域１３が形成されていてもよい。ここで高濃度ｎ型不純物領域１３は、ｎ型不純物濃度が第１〜第４窒化物半導体層よりも高い領域である。なお図１０は、電極１１（Ｎｉ／Ａｕ電極）が半絶縁性ＳｉＣ基板１裏面から層構造を貫通して形成された場合を示した図であり、図１１は、電極１１（Ｎｉ／Ａｕ電極）が第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から層構造を貫通して形成された場合を示した図である。
【００４８】
このような構造にすることによって、ソース電極６およびドレイン電極７と、これらの各電極と接触する第４窒化物半導体層５との間における接触抵抗が低減されるだけでなく、第３窒化物半導体層４と第４窒化物半導体層５との界面において発生する二次元電子ガス１２と、ソース電極６およびドレイン電極７との間における抵抗を低減することができる。よって、トランジスタの高効率化または大電流化による高出力化に有利であり、より好ましい構造と言える。
【００４９】
なお、高濃度ｎ型不純物領域１３のドーピングされる不純物はＳｉに限られず、ｎ型不純物が高濃度にドーピングされていればよい。すなわち、窒化物半導体中でｎ型の不純物準位を形成する材料（Ｏ、Ｃ、Ｎまたは空孔等）がドーピングされていればよい。また、ドーピングの方法としては、イオン注入法または熱拡散法を用いて高濃度ｎ型不純物領域１３を形成してもよいし、ソース電極６下方およびドレイン電極７下方の窒化物半導体層をエッチング等で除去後、当該領域にｎ型不純物を添加した例えばｎ−ＧａＮを再成長法で形成してもよい。また、図１０および図１１において、ｎ型不純物が高濃度にドーピングされた高濃度ｎ型不純物領域１３は、窒化物半導体層の表面から第３窒化物半導体層４（チャネル層）に至る領域にまで形成されているが、当該領域に限らず、当該領域よりも大きいあるいは小さくても、ソース電極６およびドレイン電極７の下側の少なくとも一部の窒化物半導体層内に形成されていれば上記の効果が得られる。
【００５０】
＜変形例３＞
また、図１、図３または図６〜図１１におけるソース電極６下方およびドレイン電極７下方の少なくとも一部の窒化物半導体層は、図１２および図１３に示されるように除去されていてもかまわない。すなわち、例えば図１２および図１３に示されるように、ソース電極６ａの一部およびドレイン電極７ａの一部が第４窒化物半導体層５内に埋め込まれるように形成されていてもよい。なお図１２は、電極１１（Ｎｉ／Ａｕ電極）が半絶縁性ＳｉＣ基板１裏面から層構造を貫通して形成された場合を示した図であり、図１３は、電極１１（Ｎｉ／Ａｕ電極）が第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から層構造を貫通して形成された場合を示した図である。
【００５１】
このような構造にすることによって、第３窒化物半導体層４（チャネル層）と第４窒化物半導体層５（バリア層）との界面において発生する二次元電子ガス１２と、ソース電極６ａおよびドレイン電極７ａとの間における抵抗を低減することができる。よって、トランジスタの高効率化または大電流化による高出力化に有利となり、より好ましい構造と言える。
【００５２】
なお、図１２および図１３において、第４窒化物半導体層５（バリア層）を除去する深さ方向の限度は、第３窒化物半導体層４と第４窒化物半導体層５との界面までとし、ソース電極６ａ下方およびドレイン電極７ａ下方の少なくとも一部の窒化物半導体層内が除去されていれば上記の効果が得られる。
【００５３】
また、図１、図３または図６〜図１３に示されたソース電極およびドレイン電極は、必ずしもＴｉ／Ａｌである必要はなく、オーミック特性が得られれば、Ｔｉ、Ａｌ、Ｎｂ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、Ａｕ、Ｐｔ、Ｖ、ＭｏまたはＷ等の金属、またはこれらから構成される多層膜で形成されていてもよい。
【００５４】
＜変形例４＞
また、図１、図３または図６〜図１３に示されたゲート電極８は、図１４および図１５に示されるように、ゲート電極の底面が第４窒化物半導体層５（バリア層）表面と接触しない、すなわち、ゲート電極８ａの一部が第４窒化物半導体層５内に埋没して形成されていることによって、ゲート電極底面が第４窒化物半導体層５表面と接触している場合に比べて、電流コラプスを抑制し相互コンダクタンスを増加させることができる（図１４および図１５におけるゲート電極８ａ参照）。なお図１４は、電極１１（Ｎｉ／Ａｕ電極）が半絶縁性ＳｉＣ基板１裏面から層構造を貫通して形成された場合を示した図であり、図１５は、電極１１（Ｎｉ／Ａｕ電極）が第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から層構造を貫通して形成された場合を示した図である。
【００５５】
＜変形例５＞
また、図１、図３または図６〜図１５に示されたゲート電極は、必ずしもその断面形状が各図に示すような四角形である必要はなく、例えば、図１６および図１７に示されるような断面形状がＴ型またはＹ型である構造、すなわち、表面絶縁膜１０表面には接触せず、表面絶縁膜１０上に延び出て形成されたゲート電極８１であってもよい。当該構造においては、第４窒化物半導体層５に接触する底面よりも、当該底面と対向する上面の面積の方が広い。このような構造にすることによって、ゲート電極８１が窒化物半導体層と接触する面積を維持したまま、ゲート抵抗を低減することができる。なお図１６は、電極１１（Ｎｉ／Ａｕ電極）が半絶縁性ＳｉＣ基板１裏面から層構造を貫通して形成された場合を示した図であり、図１７は、電極１１（Ｎｉ／Ａｕ電極）が第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から層構造を貫通して形成された場合を示した図である。
【００５６】
＜変形例６＞
また、図１６および図１７では、Ｔ型のゲート電極８１の傘下（ゲート電極８１における第４窒化物半導体層５と接触している面よりも拡がって形成されている傘部の、第４窒化物半導体層５に対向する側）が表面絶縁膜１０と接触していない構造を示されているが、図１８および図１９に示されるように、Ｔ型のゲート電極８１ａの傘下が表面絶縁膜１０と接触しつつ、表面絶縁膜１０上に延び出て形成されていてもよい。このような構造にすることによって、高電圧動作時においてゲート電極８１ａのドレイン電極７側の端部に集中する電界を緩和させることができ、電流コラプスを抑制するとともに耐圧を高くすることができる。なお図１８は、電極１１（Ｎｉ／Ａｕ電極）が半絶縁性ＳｉＣ基板１裏面から層構造を貫通して形成された場合を示した図であり、図１９は、電極１１（Ｎｉ／Ａｕ電極）が第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から層構造を貫通して形成された場合を示した図である。
【００５７】
＜変形例７＞
また、図２０および図２１に示されるように、表面絶縁膜１０ａをゲート電極８１の傘下のみ（ゲート電極８１上面の下方のみ）に形成してもよい。このような構造にすることによって、ソース電極６とゲート電極８１との間、または、ゲート電極８１とドレイン電極７との間において発生する容量を低減できることができ、高周波動作時の利得および効率を向上させることが可能となる。なお図２０は、電極１１（Ｎｉ／Ａｕ電極）が半絶縁性ＳｉＣ基板１裏面から層構造を貫通して形成された場合を示した図であり、図２１は、電極１１（Ｎｉ／Ａｕ電極）が第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から層構造を貫通して形成された場合を示した図である。
【００５８】
また、図１、図３または図６〜図２１に示された表面絶縁膜１０または表面絶縁膜１０ａは、Ａｌ、Ｇａ、Ｓｉ、Ｈｆ、Ｔｉ、Ｚｒ、ＴａまたはＶ等のうち少なくとも１種類以上の原子の酸化物、窒化物または酸窒化物等、またはこれらから構成される多層膜等で形成されていてもよい。
【００５９】
また、図１、図３または図６〜図２１に示されたゲート電極は、必ずしもＮｉ／Ａｕである必要はなく、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、Ｎｉ、Ｐｄ、Ｉｒ、Ｗ、ＴａまたはＣｕ等の金属、ＩｒＳｉ、ＰｔＳｉまたはＮｉＳｉ２等のシリサイド、またはＴｉＮ、ＷＮまたはＴａＮ等の窒化物金属、もしくはこれらから構成される多層膜等で形成されていてもよい。
【００６０】
なお、上述した構造は全て個々に採用する必要はなく、例えば図２２および図２３に示されるように、それぞれを組み合わせた構造としてもよい（ゲート電極８１ｂの一部が、第４窒化物半導体層５内に埋没して形成されている）。なお図２２は、電極１１（Ｎｉ／Ａｕ電極）が半絶縁性ＳｉＣ基板１裏面から層構造を貫通して形成された場合を示した図であり、図２３は、電極１１（Ｎｉ／Ａｕ電極）が第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から層構造を貫通して形成された場合を示した図である。
【００６１】
以上では、トランジスタとして動作する必要最小限の要素のみを記載したが、本実施形態によるヘテロ接合電界効果型トランジスタは、最終的には配線およびバイアホール等が形成された構造においてデバイスとして用いられる。
【００６２】
＜効果＞
本実施形態によれば、ヘテロ接合電界効果型トランジスタが、半導体基板（半絶縁性ＳｉＣ基板１）上に形成された、バッファ層である第１窒化物半導体層２と、第１窒化物半導体層２上に形成された、障壁層である第２窒化物半導体層３と、第２窒化物半導体層３上に形成された、チャネル層である第３窒化物半導体層４と、第３窒化物半導体層４上に形成された、バリア層である第４窒化物半導体層５と、第４窒化物半導体層５上に形成されたゲート電極８と、第４窒化物半導体層５上に形成されたソース電極６と、第４窒化物半導体層５上に形成され、ゲート電極８のソース電極６が配置された側とは反対側に配置されたドレイン電極７と、一端が第２窒化物半導体層３と接触し、かつ、他端が外部まで延設された電極１１とを備える。
【００６３】
第２窒化物半導体層３はＡｌＮからなる。また、０≦ｅ＜１、０≦ｆ≦１および０≦ｅ＋ｆ≦１とする場合に、第１窒化物半導体層２がＡｌｅＩｎｆＧａ１−（ｅ＋ｆ）Ｎで表される。また、０≦ｘ＜１、０≦ｙ≦１および０≦ｘ＋ｙ≦１とする場合に、第３窒化物半導体層４がＡｌｘＩｎｙＧａ１−（ｘ＋ｙ）Ｎで表される。
【００６４】
また、第３窒化物半導体層４が、第１窒化物半導体層２および第２窒化物半導体層３よりもバンドギャップエネルギーが小さい。
【００６５】
なお、ゲート電極８は、ゲート電極８ａ、ゲート電極８１またはゲート電極８１ａと入れ替えることも可能である。また、ソース電極６は、ソース電極６ａと入れ替えることも可能である。また、ドレイン電極７は、ドレイン電極７ａと入れ替えることも可能である。また、電極１１は、電極１１ａと入れ替えることも可能である。
【００６６】
このような構成によれば、第２窒化物半導体層３と第３窒化物半導体層４との界面に形成される正孔を、第２窒化物半導体層３と接続された電極１１から外部へ排出できるため、耐圧を向上させ、かつ、ドレイン電流−電圧特性およびパルス特性を改善させることができる。
【００６７】
また、二次元電子ガスの閉じ込めを向上させることができる。また、高電圧および高周波での動作が可能となる。
【００６８】
また、本実施形態によれば、ヘテロ接合電界効果型トランジスタが、電極１１の、層構造を貫通する側面を覆って形成された絶縁膜である電極部絶縁膜１００を備える。
【００６９】
このような構成によれば、電極１１（Ｎｉ／Ａｕ電極）が半絶縁性ＳｉＣ基板１裏面から層構造を貫通して形成された場合においては、ドレインリーク電流を抑制することができる。また、電極１１（Ｎｉ／Ａｕ電極）が第４窒化物半導体層５（ＡｌＧａＮバリア層）表面から層構造を貫通して形成された場合においては、ゲートリーク電流を抑制することができる。
【００７０】
＜第２実施形態＞
＜製造工程＞
次に、本実施形態によるヘテロ接合電界効果型トランジスタの製造工程について説明する。
【００７１】
図２４〜図３９は、本実施形態におけるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。なお、これらの図において、第１実施形態において付した符号と同一の符号を付した構成要素は、同一または対応する構成要素を示すものとする。
【００７２】
まず、図２４に示されるように、例えば、サファイア、ＳｉＣ（炭化珪素）、ＧａＮまたはＳｉ等からなる基板を準備する。本実施形態では、半絶縁性ＳｉＣ基板１を準備する。
【００７３】
次に、例えば、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：分子線エピタキシャル成長法）またはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：気相成長法）により、半絶縁性ＳｉＣ基板１の主表面上に、第１窒化物半導体層２、ＡｌＮからなる第２窒化物半導体層３、チャネル層である第３窒化物半導体層４およびバリア層である第４窒化物半導体層５を順次に積層する。以下では、Ａｌ０．２Ｇａ０．８Ｎ（第４窒化物半導体層）／ＧａＮ（第３窒化物半導体層）／ＡｌＮ（第２窒化物半導体層）／Ａｌ０．０５Ｇａ０．９５Ｎ（第１窒化物半導体層）の構造を半絶縁性ＳｉＣ基板１上にエピタキシャル成長させる一例について説明する。
【００７４】
第１窒化物半導体層２のバンドギャップエネルギーは、第２窒化物半導体層３（ＡｌＮ層）との界面にチャネルを形成しないようにするために、第３窒化物半導体層４のバンドギャップエネルギーよりも大きくする必要がある。
【００７５】
また、第１窒化物半導体層２の膜厚は、半絶縁性ＳｉＣ基板１との格子不整合による転移を上層のエピタキシャル結晶層（第２窒化物半導体層３）に及ぼさない厚さであることが望ましい。ここでは、第１窒化物半導体層２をＡｌ０．０５Ｇａ０．９５Ｎとし膜厚を３００ｎｍとした。
【００７６】
第２窒化物半導体層３（ＡｌＮ層）は、各窒化物半導体層中で最もバンドギャップエネルギーが大きいため、ＡｌＮの価電子帯は電子に対する障壁（障壁層）となる。従って、第２窒化物半導体層３の膜厚は４ｎｍ以下程度の薄い層である方が、隣接する層（第１窒化物半導体層および第３窒化物半導体層）との間で急激なバンドギャップエネルギー差を生じさせることができるため望ましい。第２窒化物半導体層３の膜厚を４ｎｍより厚くすると、第１窒化物半導体層２との界面にチャネルを形成してダブルチャネル構造となり、リーク電流の増加または耐圧の低下が生じる。これらを抑制するためにも、第２窒化物半導体層３の膜厚は４ｎｍ以下であることが望ましい。本実施形態では、第２窒化物半導体層３（ＡｌＮ層）の膜厚を２ｎｍとした。
【００７７】
また、第３窒化物半導体層４（チャネル層）はＧａＮとし膜厚を２００ｎｍとした。また、第４窒化物半導体層５（バリア層）はＡｌ０．２５Ｇａ０．７５Ｎとし膜厚を３００ｎｍとした。
【００７８】
なお、第１窒化物半導体層２、第２窒化物半導体層３、第３窒化物半導体層４および第４窒化物半導体層５の不純物濃度は１×１０１８ｃｍ−３以下であればよく、特に第４窒化物半導体層５（バリア層）の不純物濃度は、高耐圧層とするために１×１０１８ｃｍ−３以下に設定される。ここで、不純物の導電型は常にｎ型である。窒化物半導体層では、意図的に不純物を導入しない場合（ノンドープ）であっても、成長炉または雰囲気ガス中から不純物が窒化物半導体中に入り、窒化物半導体はｎ型の不純物を含むことになる。従って、結晶成長時においてノンドープであっても、実際の不純物濃度が１×１０１８ｃｍ−３以下であればよい。
【００７９】
また、第３窒化物半導体層４の形成後、ＡｌＮ層を形成し、続けてバリア層としての第４窒化物半導体層５を形成することで、上述のエピタキシャル構造を形成することができる。このときのＡｌＮ層の厚さとしては、第２窒化物半導体層３（ＡｌＮ障壁層）と同様に、４ｎｍ以下程度の薄い層の方が急激なバンドギャップエネルギー差を生じさせることができるため望ましく、特に１〜２ｎｍとすることがより望ましい。
【００８０】
このようなエピタキシャル構造を備えた半絶縁性ＳｉＣ基板１上に、後述するトランジスタの製造方法によって、上述のような構造の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することができる。
【００８１】
次に、図２５に示されるように、レジストパターン等をマスク１４として、ソース電極６を形成する領域の下方およびドレイン電極７を形成する領域の下方の少なくとも一部の窒化物半導体層内に、イオン注入法等を用いて、注入ドーズ量１×１０１３〜１×１０１７（ｃｍ−２）、かつ、注入エネルギー１０〜１０００（ｋｅＶ）の条件下で、各窒化物半導体層においてｎ型となるＳｉ等のイオン１５を打ち込む。そして、その後の熱処理によって高濃度ｎ型不純物領域１３を形成する。
【００８２】
高濃度ｎ型不純物領域１３の不純物濃度は、結晶成長時に意図的にｎ型のＧａＮまたはＡｌＧａＮを形成する際に用いられるのと同等かそれ以上が望ましく、例えば１×１０１８ｃｍ−３以上、より好ましくは１×１０１９ｃｍ−３以上、またはそれより高い濃度であることが望ましい。
【００８３】
高濃度ｎ型不純物領域１３内の不純物の望ましい分布の一つとしては、ソース電極６下方およびドレイン電極７下方の半導体表面から、電子の流れる第４窒化物半導体層５（バリア層）と第３窒化物半導体層４（チャネル層）との界面および当該界面よりチャネル層側に１０ｎｍ程度までの領域で、例えば１×１０１８ｃｍ−３以上の高い不純物濃度を有する分布がある。このような不純物分布を形成する注入量および注入エネルギーの決め方としては、モンテカルロ計算によって注入エネルギーおよび照射対象物の構造をパラメータにしてイオンの飛程をシミュレートすることで、上記条件を満たす注入エネルギーおよび注入ドーズ量を決めることができる。
【００８４】
ここで、注入されたイオンにより第４窒化物半導体層５を構成する原子（Ａｌ、Ｇａ、ＩｎまたはＮ等）が真空中に跳ね飛ばされることを抑制するために、第４窒化物半導体５上に１０〜１００ｎｍ程度の窒化膜（ＳｉＮｘまたはＡｌＮ等）あるいは酸化膜等（ＳｉＯ２またはＡｌ２Ｏ３等）の表面絶縁膜１０を形成した後、注入マスクとしてのレジストパターンを形成してもよい（図２６参照）。
【００８５】
その後、熱処理を行い、注入したイオンを活性化させることによって、ソース電極６下方およびドレイン電極７下方の高濃度ｎ型不純物領域１３を低抵抗化させる。この熱処理の際に、半導体表面から窒素原子が抜けることを防止するために、第４窒化物半導体層５上に１０〜１００ｎｍ程度の窒化膜（ＳｉＮｘまたはＡｌＮ等）、酸化膜等（ＳｉＯ２またはＡｌ２Ｏ３等）の表面絶縁膜１０で窒化物半導体の表面を被った後に熱処理を行ってもよい。
【００８６】
次に、図２７に示されるように、マスク１４を除去した後、例えばＴｉ、Ａｌ、Ｎｂ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、Ａｕ、Ｐｔ、Ｖ、ＭｏまたはＷ等の金属、もしくはこれらから構成される多層膜からなるソース電極６およびドレイン電極７を蒸着法またはスパッタ法を用いて堆積し、さらにリフトオフ法等により形成する。なお、図２６において示された表面絶縁膜１０は形成されていないものとして説明する（すなわち、図２５の後の工程として説明する）。また、電極形成後に熱処理を行い半導体層との反応層（合金層）を形成し、接触抵抗およびアクセス抵抗のさらなる低減を行ってもよい。
【００８７】
次に、図２８に示されるように、レジストパターン等をマスク１４ａとして、トランジスタを作製する領域外の第１窒化物半導体層２から第４窒化物半導体層５にかけて、例えばＨｅ、Ｎ、Ｏ、Ｍｇ、Ａｒ、Ｃａ、Ｆｅ、Ｚｎ、ＳｒまたはＢａ等のイオン１５を照射するイオン注入法（図２８参照）またはエッチング等を用いて、素子分離領域９を形成する。
【００８８】
次に、図２９に示されるように、マスク１４ａを除去した後、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、ＮｉまたはＰｄ等の金属、あるいはＩｒＳｉ、ＰｔＳｉまたはＮｉＳｉ２等のシリサイド、あるいはＴｉＮ、ＷＮまたはＴａＮ等の窒化物金属、もしくはこれらから構成される多層膜からなるゲート電極８を、蒸着法またはスパッタ法を用いて堆積し、リフトオフ法等により形成する。なお、図２９においては高濃度ｎ型不純物領域１３が図示を省略されているが、実際に高濃度ｎ型不純物領域１３の形成が省略されてもよい。以降では、高濃度ｎ型不純物領域１３が形成されていない場合について説明していく。
【００８９】
次に、図３０に示されるように、Ａｌ、Ｇａ、Ｓｉ、Ｈｆ、Ｔｉ、Ｚｒ、ＴａまたはＶ等のうち少なくとも１種類以上の原子の酸化物、窒化物または酸窒化物等、もしくはこれらから構成される多層膜からなる表面絶縁膜１０を、プラズマＣＶＤ法、Ｃａｔ‐ＣＶＤ法あるいはスパッタ法等によって形成する。なお、図２６において示されるように既に表面絶縁膜１０が形成されている場合は、図３０に示される工程は省略される。
【００９０】
次に、図３１に示されるように、半絶縁性ＳｉＣ基板１裏面に開口を有するレジストパターン等をマスク１４ｂとして、Ｃｌ２等を用いたドライエッチング法等によって、半絶縁性ＳｉＣ基板１および第１窒化物半導体層２を除去し、開口２０を形成する。
【００９１】
このレジストパターンの開口位置は、ソース電極６に対向する位置に設けることが望ましく、両面アライナー等を用いることで重ね合わせ精度よく形成することができる。また、半絶縁性ＳｉＣ基板１を研磨等によってあらかじめ薄板化しておき、開口を有するレジストマスクによって半絶縁性ＳｉＣ基板１および第１窒化物半導体層２をエッチング除去してもよい。
【００９２】
続けて、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、ＮｉまたはＰｄ等の金属、あるいはＩｒＳｉ、ＰｔＳｉまたはＮｉＳｉ２等のシリサイド、あるいはＴｉＮ、ＷＮまたはＴａＮ等の窒化物金属、もしくはこれらから構成される多層膜からなり、第２窒化物半導体層３にオーミック接触する金属を蒸着法またはスパッタ法を用いて堆積し、リフトオフ法等により電極１１を形成する。
【００９３】
以上の方法により、図１に示された構造を持ったヘテロ接合電界効果型トランジスタが作製できる。以上では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には配線等の形成プロセスを経てデバイスとして用いられる。
【００９４】
また以上の記載では、エピタキシャル結晶作製後の製造工程順の一例として、ソース電極６下方およびドレイン電極７下方における低抵抗層の形成、当該低抵抗層上におけるソース電極６およびドレイン電極７の形成、素子分離領域９の形成、ゲート電極８の形成、表面絶縁膜１０の形成、開口２０の形成、さらには電極１１の形成の順に製造することについて説明した。しかし、ゲート電極８の形成後に素子分離領域９の形成を行ってもよい。また、表面絶縁膜１０を形成し、さらにゲート形成領域の表面絶縁膜１０を除去した後に、ゲート電極８を形成してもよい。また、表面絶縁膜１０の形成後に素子分離領域９を形成し、さらにゲート形成領域の表面絶縁膜１０を除去した後に、ゲート電極８を形成してもよい。
【００９５】
なお、図２４に示された構造をＭＯＣＶＤ法（Ｍｅｔａｌ  ＯｒｇａｎｉｃＣｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて半絶縁性ＳｉＣ基板１上にエピタキシャル成長させる場合に、窒化物半導体の原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、あるいは、ｎ型ドーパントの原料ガスとなるシラン等の、流量、圧力、温度または時間等を調整し、各窒化物半導体層を所望の組成、膜厚およびドーピング濃度とすることによって、図１に示された種々の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することができる。
【００９６】
また、図２５および図２６に示されたソース電極６およびドレイン電極７の形成領域へのイオン注入（ｎ型不純物）前に、図３２に示されるように、レジストパターン等をマスク１４ｃとして、Ｃｌ２等を用いたドライエッチング法等によって、ソース電極６を形成する領域の下方およびドレイン電極７を形成する領域の下方の少なくとも一部の窒化物半導体層内を除去することによって、図１２および図１３に示されるような構造の窒化物半導体ヘテロ接合電界効果型トランジスタを作製することができる。
【００９７】
なお、ソース電極６の形成領域下方およびドレイン電極７の形成領域下方への低抵抗層の形成工程は、図３２に示されたエッチング工程の前後いずれであってもよい。形成した低抵抗層上にリフトオフ法等によりソース電極６およびドレイン電極７を形成することによって、図１２および図１３に示されるような構造の窒化物半導体ヘテロ接合電界効果型トランジスタが作製できる。
【００９８】
また、図２９に示されるゲート電極８を形成する前に、図３３に示されるように、レジストパターン等をマスク１４０として、ゲート電極を形成するゲート形成領域１６の第４窒化物半導体層５の一部を、Ｃｌ２等を用いたドライエッチング法等によって除去する。エッチングを行う際に、エッチング時間またはガス流量を調整することによって、所望のエッチング深さを形成することができる。その後、図２９で示された方法でゲート電極を形成することで、図１４および図１５に示されるようなリセス深さをもつ構造の窒化物半導体へテロ接合電界効果型トランジスタを作製することができる。
【００９９】
また、図２９に示されるゲート電極８の形成前に、図３４に示されるように、窒化物半導体層の表面を、例えば蒸着法、プラズマＣＶＤ法、Ｃａｔ‐ＣＶＤ法またはＡＬＥ法等を用いて、Ａｌ、Ｇａ、Ｓｉ、Ｈｆ、Ｔｉ、Ｚｒ、ＴａまたはＶ等のうち少なくとも１種類以上の原子を含む酸化物、窒化物または酸窒化物等からなる表面絶縁膜１０を堆積し、そして、ゲート電極を形成するゲート形成領域１６に開口を持つマスク１４０または酸化膜マスク等を介して、ドライエッチングあるいはウェットエッチングによってゲート形成領域１６の表面絶縁膜１０を除去する。マスク１４０の除去後、エッチングによって開口した表面絶縁膜１０の開口よりも広い開口を有するレジストパターンを利用して、蒸着法によってゲートメタルとなる電極金属を堆積させ、リフトオフ法等によってゲート電極８１ａを形成することで、図１８および図１９に示される構造の窒化物半導体電界効果型トランジスタを作製することができる。
【０１００】
また、最終的にデバイスとして使用するには、ソース電極６上およびドレイン電極７上を覆うように形成された表面絶縁膜１０の一部を、例えばフッ酸等を用いてウェットエッチングして除去した後、配線電極を形成する必要がある。ここで、表面絶縁膜１０を形成した後に、ウェットエッチングで容易に除去できる絶縁膜１１０（例えばＳｉＯ等）を表面絶縁膜１０上に形成する。その後、図３５に示されるように、ゲート電極８を形成するゲート形成領域１６に開口を持つマスク１４０を介して、ドライエッチングまたはウェットエッチングによってゲート形成領域１６の絶縁膜１１０および表面絶縁膜１０を順次除去する。
【０１０１】
マスク１４０の除去後、エッチングによって開口した絶縁膜１１０および表面絶縁膜１０の開口よりも広い開口を有するレジストパターンを利用して、蒸着法によってゲートメタルとなる電極金属を堆積させ、リフトオフ法等によってゲート電極８１を形成する。そして、ウェットエッチングされやすい絶縁膜１１０を例えばバッファードフッ酸によって除去することで、ゲート電極８１の傘下の絶縁膜１１０がない構造である、図１６および図１７に示される構造の窒化物半導体電界効果型トランジスタを作製することができる。さらに、ウェットエッチングの処理条件（時間または濃度）を調整することによって、所望の領域に表面絶縁膜１０ａを残した図２０および図２１に示される構造の窒化物半導体電界効果型トランジスタを作製することができる。
【０１０２】
また、ゲートリセス構造を形成した後に、種々の形状のゲート電極８を形成してもよい。
【０１０３】
また、図１８および図１９に示されるソース電極形成領域下およびドレイン電極形成領域下の低抵抗領域（高濃度ｎ型不純物領域１３）の形成、および、ソース電極６およびドレイン電極７の形成、図２８に示される素子分離領域９の形成、図２９および図３３〜３５に示されるゲート電極の形成の３つの工程は、必ずしもこの順に行われる必要はなく、工程の順番が入れ替えられてもよい。例えば、ソース電極６およびドレイン電極７を形成する前に、素子分離領域９を形成してもよい。また、リセス形成、絶縁膜形成、さらにはゲート電極形成の順に形成した後に、再度絶縁膜形成を行い、ゲート電極と第４窒化物半導体層５との側面における絶縁性を高めてもよい。
【０１０４】
また、図３１に示される半絶縁性ＳｉＣ基板１および第１窒化物半導体層２を除去して開口２０を形成した後に、レジストを除去し、Ａｌ、Ｇａ、Ｓｉ、Ｈｆ、Ｔｉ、Ｚｒ、ＴａまたはＶ等のうち少なくとも１種類以上の原子の酸化物、窒化物または酸窒化物等、もしくはこれらから構成される多層膜からなる電極部絶縁膜１００を、プラズマＣＶＤ法、Ｃａｔ‐ＣＶＤ法、あるいはスパッタ法によって形成する。
【０１０５】
開口を有するレジストパターンをマスク１４ｂとして形成し、塩素を含まないフッ素系のガス（ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８またはＣＨＦ３等）、このフッ素系ガスにＡｒまたは酸素を混合したガスを用いたドライエッチング法等、または、フッ酸またはバッファードフッ酸を用いたウェットエッチング法によって、第２窒化物半導体層３に形成された電極部絶縁膜１００を除去する（図３６）。その後、リフトオフ法等により、第２窒化物半導体層３にオーミック接触する金属を蒸着法またはスパッタ法等を用いて堆積させて電極１１を形成することで、図３に示される構造の窒化物半導体電界効果型トランジスタを作製することができる。
【０１０６】
また、図３０に示される表面絶縁膜１０の形成前に、第４窒化物半導体５表面に開口を有するレジストパターン等をマスク１４ｄとして、Ｃｌ２等を用いたドライエッチング法等によって第４窒化物半導体層５、さらには第３窒化物半導体層４を順次除去し、第２窒化物半導体層３（ＡｌＮ障壁層）と接続するための開口２０ａを形成する（図３７）。開口２０ａは、第４窒化物半導体層５（ＡｌＧａＮバリア層）表面における領域２３内に形成され、より望ましくは領域２４内に形成される（図３８）。開口２０ａを形成した後、リフトオフ法等により第２窒化物半導体層３（ＡｌＮ障壁層）にオーミック接触する金属を蒸着法またはスパッタ法を用いて堆積させて電極１１を形成することで、図６に示される構造の窒化物半導体電界効果型トランジスタを作製することができる。
【０１０７】
また、図３７で示された、第２窒化物半導体層３（ＡｌＮ障壁層）と接続するための開口２０ａを形成する際のドライエッチングにおいて、第４窒化物半導体５の除去にはＣｌ２等を用い、第３窒化物半導体４の除去にもＣｌ２等を用いてもよいが、第３窒化物半導体４を完全に除去せずに、エッチングガスに塩素を含まないフッ素系のガス（ＣＦ４、Ｃ２Ｆ６、Ｃ３Ｆ８またはＣＨＦ３等）、または、このフッ素系ガスにＡｒまたは酸素を混合したガスを用いることで、第３窒化物半導体４を除去した後、ＡｌＮからなる第２窒化物半導体３のエッチングが始まると、ＡｌＮはこのフッ素系ガスでエッチングされにくいためエッチングはほぼ停止する。すなわち、第２窒化物半導体３（ＡｌＮ障壁層）手前でエッチングガスをフッ素系に切りかえることで、確実に第２窒化物半導体３（ＡｌＮ障壁層）までの開口を形成することができる。
【０１０８】
ここで、電極１１の他端（第２窒化物半導体層３（ＡｌＮ障壁層）と接続されていない端部）は接地（０Ｖ）もしくは負の電圧を印加していることが望ましい。または、ソース電極６と接続されていてもよく、抵抗の低い金属で電極１１とソース電極６とを接続することで、図８に示される構造の窒化物半導体電界効果型トランジスタを作製することができる。
【０１０９】
また、第２窒化物半導体層３（ＡｌＮ障壁層）と接続するための開口２０ａを形成後、電極１１は、第２窒化物半導体層３のみとオーミック接触すればよく、電極１１の側壁が第４窒化物半導体層５（ＡｌＧａＮバリア層）および第３窒化物半導体層４（ＧａＮチャネル層）と電気的な接触が必要ないため、電極１１の側壁全体、さらには、側壁の第２窒化物半導体層３（ＡｌＮ障壁層）との接触面の一部を電極部絶縁膜１００で形成し、第２窒化物半導体層３（ＡｌＮ障壁層）に電気的な接続をするための絶縁膜を開口加工し、その後、開口２０ａ内に電極１１を形成してもよい（図３９）。この際、絶縁膜加工は、第２窒化物半導体層３（ＡｌＮ障壁層）上だけではなく、ソース電極６、ドレイン電極７およびゲート電極８への配線形成のための開口加工も同時に行うことができ、さらに、電極１１の形成も上記配線と同じ金属種で形成してもよい。絶縁膜の膜種、形成方法、加工法さらには電極１１の金属種およびその形成方法は、図３６における場合と同様に行うことで、図９に示される構造の窒化物半導体電界効果型トランジスタを作製することができる。
【０１１０】
また、ゲート電極８形成前に、第２窒化物半導体層３（ＡｌＮ障壁層）と接続するための開口を形成し、電極部絶縁膜１００を形成する。その後、第２窒化物半導体層３（ＡｌＮ障壁層）と接続するための開口と、ゲート電極８を形成するためのゲート形成領域１６に形成する開口とを同時に絶縁膜加工によって形成し、続けて、同じ種類の金属電極を形成することで、図１８および図１９に示される構造の窒化物半導体電界効果型トランジスタを作製することができる。
【０１１１】
また、上述したプロセスは全て個々に採用する必要はなく、それぞれを組み合わせたプロセスによって図２２および図２３に示されるような構造が形成できる。
【０１１２】
以上のことから、本実施形態によれば、窒化物半導体からなるヘテロ接合電界効果型トランジスタにおいて、図１に示される各窒化物半導体層の中で最もバンドギャップエネルギーが大きい第２窒化物半導体層３（ＡｌＮ障壁層）を第３窒化物半導体層４（ＧａＮチャネル層）の直下層として形成することによって、二次元電子ガス１２の分布は、第４窒化物半導体層５（ＡｌＧａＮバリア層）と第３窒化物半導体層４との界面近くにほぼ全体が閉じ込められる。
【０１１３】
この二次元電子ガス１２の閉じ込めが向上することによって、ゲート電極８のゲート長が短くなっても、ゲート電極８による二次元電子ガス１２の変調制御が可能となり（すなわち、短チャンネル効果が抑制され）、効率向上も含めた高周波領域でのトランジスタ特性の向上が可能となる。
【０１１４】
一方、第３窒化物半導体層４（ＧａＮチャネル層）と第２窒化物半導体層３（ＡｌＮ障壁層）の間には大きなバンドギャップエネルギー差があり、かつ、第２窒化物半導体層３（ＡｌＮ障壁層）が薄い障壁層であるために、第３窒化物半導体層４（ＧａＮチャネル層）と第２窒化物半導体層３（ＡｌＮ障壁層）との間には正孔が形成される。この正孔によってインパクトイオン化が引き起こされやすくなり、耐圧の低下、ドレイン電流−電圧特性におけるキンクの発生、またはパルス特性の劣化等の問題を生じる。
【０１１５】
しかし、この正孔は、半絶縁性ＳｉＣ基板１の裏面から第２窒化物半導体層３（ＡｌＮ障壁層）に到達して形成された電極１１を伝導し、当該領域から排出される。この際、電極１１の他端は接地（０Ｖ）もしくは負の電圧を印加していることが望ましい。または、電極１１の他端は、第４窒化物半導体層５（ＡｌＧａＮバリア層）表面に備えたソース電極６と接続されていてもよい。さらに、第２窒化物半導体層３（ＡｌＮ障壁層）と電極１１とはオーミック性接触している、すなわち、電極１１が第２窒化物半導体層３（ＡｌＮ障壁層）へのオーミック電極であることが望ましい。この場合、電極１１における発熱を抑え、正孔を速やかに外部へ排出できる。
【０１１６】
このような構成により、二次元電子ガス１２の閉じ込めを向上させ、かつ、装置の耐圧を向上させることができる。また、ドレイン電流−電圧特性およびパルス特性を改善させることができ、かつ、装置を高電圧および高周波で動作させることが可能となる。
【０１１７】
＜効果＞
本実施形態によれば、半導体基板（半絶縁性ＳｉＣ基板１）上に、バッファ層である第１窒化物半導体層２を形成する工程と、第１窒化物半導体層２上に、障壁層である第２窒化物半導体層３を形成する工程と、第２窒化物半導体層３上に、チャネル層である第３窒化物半導体層４を形成する工程と、第３窒化物半導体層４上に、バリア層である第４窒化物半導体層５を形成する工程と、第４窒化物半導体層５上に、ゲート電極８を形成する工程と、第４窒化物半導体層５上に、ソース電極６を形成する工程と、第４窒化物半導体層５上において、ゲート電極８のソース電極６が配置された側とは反対側にドレイン電極７を形成する工程と、一端が第２窒化物半導体層３と接続され、他端が外部と接続された電極１１を形成する工程とを備える。
【０１１８】
ここで、第２窒化物半導体層３はＡｌＮからなる。また、０≦ｅ＜１、０≦ｆ≦１および０≦ｅ＋ｆ≦１とする場合に、第１窒化物半導体層２がＡｌｅＩｎｆＧａ１−（ｅ＋ｆ）Ｎで表される。また、０≦ｘ＜１、０≦ｙ≦１および０≦ｘ＋ｙ≦１とする場合に、第３窒化物半導体層４がＡｌｘＩｎｙＧａ１−（ｘ＋ｙ）Ｎで表される。
【０１１９】
また、第３窒化物半導体層４は、第１窒化物半導体層２および第２窒化物半導体層３よりもバンドギャップエネルギーが小さい。
【０１２０】
このような構成によれば、第２窒化物半導体層３と第３窒化物半導体層４との界面に形成される正孔を、第２窒化物半導体層３と接続された電極１１から外部へ排出できるため、耐圧を向上させ、かつ、ドレイン電流−電圧特性およびパルス特性を改善させることができる。
【０１２１】
また、二次元電子ガスの閉じ込めを向上させることができる。また、高電圧および高周波での動作が可能となる。
【０１２２】
上記実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【０１２３】
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。
【符号の説明】
【０１２４】
１  半絶縁性ＳｉＣ基板、２  第１窒化物半導体層、３  第２窒化物半導体層、４  第３窒化物半導体層、５  第４窒化物半導体層、６，６ａ  ソース電極、７，７ａ  ドレイン電極、８，８ａ，８１，８１ａ，８１ｂ  ゲート電極、９  素子分離領域、１０，１０ａ，１１０  表面絶縁膜、１１，１１ａ  電極、１２  二次元電子ガス、１３  高濃度ｎ型不純物領域、１４，１４ａ，１４ｂ，１４ｃ，１４ｄ，１４０  マスク、１５  イオン、１６  ゲート形成領域、２０，２０ａ  開口、２１，２２  端部、２３，２４  領域、１００  電極部絶縁膜。
【図１】
2015079806.tif 000003
【図２】
2015079806.tif 000004
【図３】
2015079806.tif 000005
【図４】
2015079806.tif 000006
【図５】
2015079806.tif 000007
【図６】
2015079806.tif 000008
【図７】
2015079806.tif 000009
【図８】
2015079806.tif 000010
【図９】
2015079806.tif 000011
【図１０】
2015079806.tif 000012
【図１１】
2015079806.tif 000013
【図１２】
2015079806.tif 000014
【図１３】
2015079806.tif 000015
【図１４】
2015079806.tif 000016
【図１５】
2015079806.tif 000017
【図１６】
2015079806.tif 000018
【図１７】
2015079806.tif 000019
【図１８】
2015079806.tif 000020
【図１９】
2015079806.tif 000021
【図２０】
2015079806.tif 000022
【図２１】
2015079806.tif 000023
【図２２】
2015079806.tif 000024
【図２３】
2015079806.tif 000025
【図２４】
2015079806.tif 000026
【図２５】
2015079806.tif 000027
【図２６】
2015079806.tif 000028
【図２７】
2015079806.tif 000029
【図２８】
2015079806.tif 000030
【図２９】
2015079806.tif 000031
【図３０】
2015079806.tif 000032
【図３１】
2015079806.tif 000033
【図３２】
2015079806.tif 000034
【図３３】
2015079806.tif 000035
【図３４】
2015079806.tif 000036
【図３５】
2015079806.tif 000037
【図３６】
2015079806.tif 000038
【図３７】
2015079806.tif 000039
【図３８】
2015079806.tif 000040
【図３９】
2015079806.tif 000041