(57)【要約】【課題】信頼性の高い静電容量型トランスデューサなどのデバイスを作製することができる方法を提供する。【解決手段】第１の基板２１と、第１の基板を貫通する貫通配線３３、３４と、第１の基板上に形成された第１の電極と間隙３６を挟んで設けられた第２の電極２９を含む振動膜を有するセルと、を有する静電容量型トランスデューサなどのデバイスの作製方法である。第１の面から第２の面まで貫通する貫通孔２２、２３が形成され、貫通孔の内側面に絶縁膜２４が形成された第１の基板の第１の面に第２の基板２５を貼り合わせて貫通孔の第１の面側の開口に蓋をし、第２の基板の上にセル等のデバイス構造を形成する。デバイス構造を形成する工程の後に貫通孔に貫通配線３３、３４を形成し、各貫通配線を第２の基板の適宜の部分と電気的に接続する。【選択図】図２
2015154469.tif 000002
【特許請求の範囲】
【請求項１】
デバイスの作製方法において、
第１の面から第２の面まで貫通する貫通孔が形成され、前記貫通孔の内側面に絶縁膜が形成された第１の基板の前記第１の面に第２の基板を貼り合わせて前記貫通孔の前記第１の面側の開口に蓋をする工程と、
前記第２の基板の上に前記デバイスの構造を形成する工程と、
前記デバイスの構造を形成する工程の後に前記貫通孔に前記貫通配線を形成し、前記貫通配線を前記第２の基板と電気的に接続する貫通配線形成工程と、
を有することを特徴とするデバイスの作製方法。
【請求項２】
前記デバイスは、前記第１の基板上に形成された第１の電極と間隙を挟んで設けられた第２の電極を含む振動膜を有するセルを有する静電容量型トランスデューサであることを特徴とする請求項１に記載のデバイスの作製方法。
【請求項３】
前記セルであるデバイスの構造を形成する工程では、前記第２の基板の一部を前記第１の電極とする請求項２に記載のデバイスの作製方法。
【請求項４】
前記第２の基板を、前記セルの第１の電極となる第１の導体部と、前記第２の電極に電気的に接続する第２の導体部と、に分離する工程を有する請求項２又は３に記載のデバイスの作製方法。
【請求項５】
前記第２の基板は、導体もしくは半導体の基板である請求項１乃至４のいずれか１項に記載のデバイスの作製方法。
【請求項６】
前記貫通孔の内側面に絶縁膜を形成する工程の後に、前記第１の面の反対側の第２の面に第３の基板を貼り合わせて前記貫通孔の前記第２の面側の開口に蓋をする工程と、
前記貫通配線形成工程の前に前記第３の基板を除去する工程と、
を有する請求項１乃至５のいずれか１項に記載のデバイスの作製方法。
【請求項７】
前記第１の基板はケイ素の単結晶であり、前記絶縁膜は熱酸化処理によって形成された酸化ケイ素を含み、前記第２の基板はＳＯＩウエハの活性層であり、
前記第１の基板と前記第２の基板を貼り合わせた後に、前記ＳＯＩウエハのハンドル層を除去する工程を有する請求項１乃至６のいずれか１項に記載のデバイスの作製方法。
【請求項８】
前記貫通配線形成工程は、前記第２の基板を電解メッキ電極として、前記貫通孔に電解メッキで導体を充填する工程を有する請求項１乃至７のいずれか１項に記載のデバイスの作製方法。
【請求項９】
前記貫通配線形成工程は、成膜により前記貫通孔に導体を充填する工程を有する請求項１乃至８のいずれか１項に記載のデバイスの作製方法。
【請求項１０】
前記導体は金属を含む請求項８又は９に記載のデバイスの作製方法。
【請求項１１】
前記貫通孔の前記第１の面側の開口に蓋をする工程は、前記第１の基板に貫通孔を形成する工程と、前記貫通孔の内側面を含む第１の基板の面に絶縁膜を形成する工程と、前記第１の基板の第１の面に前記第２の基板を貼り合わせる工程と、を含む請求項１乃至１０のいずれか１項に記載のデバイスの作製方法。
【請求項１２】
前記セルを形成する工程は、前記第１の電極上に犠牲層を形成する工程と、前記犠牲層上に前記振動膜を含む薄膜を形成する工程と、エッチング孔を形成して前記犠牲層を除去する工程と、前記エッチング孔を封止する封止層を形成する工程と、を有する請求項２乃至４のいずれか１項に記載のデバイスの作製方法。
【請求項１３】
前記セルを形成する工程の前に、前記第２の基板の一部を加工後、絶縁膜を成膜する工程を有する請求項２乃至４及び１２のいずれか１項に記載のデバイスの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波変換素子などとして用いられる静電容量型トランスデューサなどのデバイスの作製方法に関する。
【背景技術】
【０００２】
従来、マイクロマシニング技術によって製造される微小機械部材はマイクロメータオーダの加工が可能であり、これらを用いて様々な微小機能素子が実現されている。このような技術を用いた静電容量型トランスデューサは、圧電素子を用いるトランスデューサの代替品として研究されている。こうした静電容量型トランスデューサによると、振動膜の振動を用いて超音波などの音響波を送信、受信することができ、特に液中において優れた広帯域特性を容易に得ることができる。
【０００３】
上記技術に関連して、ケイ素基板の接合工程、基板の貫通エッチング工程、および貫通孔側壁に絶縁膜および導体膜を成膜する工程を実行して作製される静電容量型トランスデューサが存在する（特許文献１参照）。また、貫通配線を施した基板上に、振動膜をサーフェスマイクロマシニング技術で作製する静電容量型トランスデューサが存在する（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−８５２３９号公報
【特許文献２】米国特許第６８３６０２０号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
静電容量型トランスデューサを高密度アレイ素子として作製する場合において、貫通配線を用いて信号線を基板の裏面から取り出すことにより、配線インピーダンスを低減した、広周波帯域で高密度多チャンネルのトランスデューサを実現できる。低抵抗の貫通配線を形成するためには、金属材料で貫通部分を埋め込むのが望ましい。しかし、貫通配線形成後にトランスデューサ部分の作製の為に熱がかかる際、基板と貫通配線の材料の熱膨張係数の差により、貫通配線が基板に対して膨張・収縮し、基板上面に作製するトランスデューサの電極との断線が生じやすい。
【０００６】
これを回避する手段として、トランスデューサを先に作製した後に貫通配線部分を形成する方法がある。しかし、貫通孔を開けた後に基板と貫通配線との間の絶縁を取るための絶縁膜を成膜する際に高温になるため、トランスデューサ内部の電極材料の膨張・収縮が生じ、振動膜の撓みばらつきや配線の断線や性能の劣化が起こることがある。
【課題を解決するための手段】
【０００７】
上記課題に鑑み、第１の基板と、該第１の基板を貫通する貫通配線と、前記第１の基板上に形成された第１の電極と間隙を挟んで設けられた第２の電極を含む振動膜を有するセルと、を有する静電容量型トランスデューサの本発明の作製方法は以下の工程を有する。第１の面から第２の面まで貫通する貫通孔が形成され、前記貫通孔の内側面に絶縁膜が形成された第１の基板の前記第１の面に第２の基板を貼り合わせて前記貫通孔の前記第１の面側の開口に蓋をする工程。前記第２の基板の上に前記セルを形成する工程。前記セルを形成する工程の後に前記貫通孔に前記貫通配線を形成し、前記貫通配線を前記第２の基板と電気的に接続する貫通配線形成工程。また、上記課題に鑑み、本発明のデバイスの作製方法は以下の工程を有する。第１の面から第２の面まで貫通する貫通孔が形成され、前記貫通孔の内側面に絶縁膜が形成された第１の基板の前記第１の面に第２の基板を貼り合わせて前記貫通孔の前記第１の面側の開口に蓋をする工程。前記第２の基板の上に前記デバイスの構造を形成する工程。前記デバイスの構造を形成する工程の後に前記貫通孔に前記貫通配線を形成し、前記貫通配線を前記第２の基板と電気的に接続する貫通配線形成工程。
【発明の効果】
【０００８】
本発明の作製方法では、第１の基板に貫通孔を開けた後に、例えば高温状態で良質の絶縁膜を形成する。その後、セル構造などのデバイス構造を形成し、そして貫通孔を金属などの導体で充填することで貫通配線を形成する。これにより、貫通配線には低抵抗の金属などを使用することが可能になり、貫通配線形成後に温度変化して配線が膨張・収縮することによる断線などのリスクを低減することができる。従って本発明により、信頼性が高い静電容量型トランスデューサなどのデバイスを作製することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明により作製される静電容量型トランスデューサの例を説明する図。
【図２】本発明の実施例１を説明するための断面図。
【図３】本発明の実施例２を説明するための断面図。
【発明を実施するための形態】
【００１０】
本発明の作製方法は、第１の基板と、第１の基板を貫通する貫通配線と、第１の基板上に形成された第１の電極と間隙を挟んで設けられた第２の電極を含む振動膜を有するセルと、を有する静電容量型トランスデューサなどのデバイスの作製方法である。第１の基板の第１の面から第２の面まで貫通する貫通孔が形成され、貫通孔の内側面に絶縁膜が形成された第１の基板の第１の面に第２の基板を貼り合わせて貫通孔の第１の面側の開口に蓋をし、第２の基板の上にセル等のデバイス構造を形成する。そして、セル等のデバイス構造を形成する工程の後に貫通孔に貫通配線を形成し、各貫通配線を第２の基板の適宜の部分と電気的に接続する。こうした作製方法により、第１の基板に貫通孔を開けた後に、例えば高温状態で良質の絶縁膜を形成することができる。その後、セル構造等のデバイス構造を形成し、そして貫通孔を金属などの導体で充填することで貫通配線を形成する。これにより、貫通配線には低抵抗の金属などを使用することが可能になり、貫通配線形成後に温度変化して配線が膨張・収縮することによる断線などのリスクを低減できる。
【００１１】
以下に、本発明の実施の形態について図１、図２を用いて説明する。図１（ａ）は、本発明の作製方法の一実施形態により作製した静電容量型トランスデューサの上面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ’ 断面図であり、図１（ｃ）は図１（ａ）のＢ−Ｂ’ 断面図である。図２は、本実施形態の静電容量型トランスデューサの作製方法を説明するための図１（ａ）のＡ−Ａ’ 断面部及びＢ−Ｂ’ 断面部における断面図である。
【００１２】
本実施形態の作製方法で作製される静電容量型トランスデューサは、複数のセル１で構成されるエレメント２を有している。図１（ａ）の構成では、エレメント２に含まれるセル数は８個であるが、幾つであっても構わない。ここではセル１の並び方は等間隔の正方格子であるが、並び方は六方最密でもよいし、不等間隔などでもよい。また、図１（ａ）の静電容量型トランスデューサでは、エレメント２は１つであるが複数でも構わない。その場合、複数のエレメント２の間において第１の電極３と第２の電極７の少なくとも一方は電気的に分離されている。逆に、第１の電極３と第２の電極７のうち、どちらか一方は複数のエレメント２で共通であってもよい。
【００１３】
セル１は、第１の電極３と間隙（キャビティ）５を挟んで設けられた第２の電極７を含む振動膜が振動可能に支持されている構造を有する。以下、振動膜は、間隙５直上の第１のメンブレン６、第２のメンブレン８、第２の電極7、封止層１０で構成されるものとする。第１の電極３及び第２の電極７の一方は、バイアス電圧を印加する電極、または電気信号を加えるか電気信号を取り出すかするための電極として用いる。一方をバイアス電圧を印加する電極として用いる場合、他方を電気信号を加えるか電気信号を取り出すかするための電極として用いる。一方を電気信号を加えるか電気信号を取り出すかするための電極として用いる場合、他方をバイアス電圧を印加する電極として用いる。ここでは、バイアス電圧を印加する電極はエレメント内で共通となっている。バイアス電圧を印加する電極はエレメント間で共通となる構成としても構わない一方、信号取り出し電極はエレメント毎に電気的に分離されていなければならない。第１の電極３は第１の貫通配線１１で基板９の裏面に引き出され、第２の電極７は引き出し配線１３と導体部１４を経て第２の貫通配線１２に接続されている。第１の貫通配線１１と第２の貫通配線１２は電気的に分離されている。貫通配線の使い方は、以上の使用法に限られない。第１の電極の全部又は一部のみを貫通配線を介して他部に電気的に繋ぐ使用法や、第２の電極の全部又は一部のみを貫通配線を介して他部に電気的に繋ぐ使用法などもある。
【００１４】
本実施形態の作製方法で作製される静電容量型トランスデューサの駆動原理を説明する。静電容量型トランスデューサで超音波を受信する場合、図示しない電圧印加手段で、第１の電極３と第２の電極７との間に電位差を形成する。超音波を受信すると、第２の電極７を有する振動膜が振動するため、エレメント２の静電容量が変化する。この静電容量変化によって、信号取り出し電極に交流電流が流れる。このように、超音波が電気信号に変換されることで超音波を受信することができる。上述したように引き出し配線の構成を変更することによって、直流電圧を第２の電極７に印加し、第１の電極３から電気信号を引き出してもよい。
【００１５】
一方で、第１の電極３と第２の電極７との間に直流電圧に加えて交流電圧を印加すると静電気力の時間変化によって振動膜が振動する。振動膜の振動は数十キロヘルツから数十メガヘルツであり、超音波の周波数帯である。振動膜上の物質を直接振動させることで超音波が発生する原理である。このように、電気信号が超音波に変換されることで、超音波を送信することができる。
【００１６】
本実施形態の作製方法を説明する。図２は本発明の静電容量型トランスデューサの作製方法を示し、左側の列は図１（ａ）のＡ−Ａ’断面部分を示し、右側の列はＢ−Ｂ’断面部分を示す。まず、図２（ａ）に示すように、第１の基板２１に貫通孔２２、２３を開け、絶縁膜２４を成膜する。第１の基板２１は単結晶ケイ素、ヒ化ガリウム、炭化ケイ素、リン化ガリウム、チッ化ガリウム等が挙げられる。絶縁膜２４は酸化ケイ素、チッ化ケイ素等が挙げられる。第１の基板２１を貫通させる工程は、反応性イオンエッチングなどのドライエッチングや機械加工を用いる。絶縁膜２４の成膜方法は熱酸化処理、Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｉｐｏｓｉｔｉｏｎ（ＰＶＤ）、Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｉｐｏｓｉｔｉｏｎ（ＣＶＤ）などが挙げられる。既に貫通孔と絶縁膜が形成された貫通配線基板を用意してもよく、その場合は、この工程を省略できる。
【００１７】
次に、図２（ｂ）に示すように、第１の基板２１の第１の面（後述のセルの側）に第２の基板（蓋基板）２５を貼り合わせる。蓋基板２５は最終的には貫通配線と接続するため、導体もしくは半導体が好ましい。また、この後の工程で温度が上がることから、比較的融点の高い材質であると良い。蓋基板２５の材料としては、アルミニウム、チタン、タングステン、モリブデンなどの金属もしくはその合金、あるいはケイ素、ヒ化ガリウム、炭化ケイ素などの半導体などが良い。基板２１と蓋基板２５を貼りつける工程は、直接接合、金属接合などのウエハ接合技術や接着を用いる。蓋基板２５の面上に金属薄膜を成膜してもよい。
【００１８】
次に、図２（ｃ）に示すように、蓋基板２５の一部を加工後、絶縁膜２６をＣＶＤ、ＰＶＤ等で成膜する。絶縁膜２６は酸化ケイ素、チッ化ケイ素等が挙げられる。図２（ｄ）、（ｅ）、（ｆ）は静電容量型トランスデューサのセル１の形成工程を示す。静電容量型トランスデューサのセル構造の作製方法として、表面マイクロマシニング技術を用いたものと、ケイ素基板の接合技術を用いたものの２つに大別することができる。本作製方法では前者の表面マイクロマシニング技術を用いた方法で説明する。
【００１９】
蓋基板２５の上（すなわち、セルの第１の電極上）に犠牲層２７を形成する。犠牲層２７の材料は多結晶ケイ素、非晶質ケイ素、クロム、モリブデンなどが好ましい。成膜方法は、電子ビーム蒸着もしくはスパッタリングやＣＶＤである。次に犠牲層上に第１のメンブレン２８を成膜する。メンブレン２８は振動膜の一部になるため、バネ性と応力制御性が求められる。メンブレン２８の材料としてはケイ素、炭化ケイ素、チッ化ケイ素がよく、ＣＶＤで形成する。続いて、第２の電極２９を形成する。第２の電極２９の材料は低抵抗の金属であり、作製温度に耐えうる材料であることが求められる。また、振動膜の一部となるため応力が比較的小さいことも求められる。材料としてはアルミニウム、チタンやそれらの化合物が良い。第２の電極２９は電子ビーム蒸着かスパッタリングで作製し、ウエットまたはドライエッチングで形状を形成する。次に第２のメンブレン３０を成膜する。第１のメンブレンと同様の材料が好ましい。そして、犠牲層２７上の第１のメンブレンと第２のメンブレンの一部にウエットまたはドライエッチングで孔３１を開ける。図２（ｆ）では、エッチングで犠牲層２７を除去し、封止層３２を成膜する。封止層３２も振動膜の一部になるため、バネ性と応力制御性が求められる。材料としてはケイ素、炭化ケイ素、チッ化ケイ素がよく、ＣＶＤで形成する。ここでも、既にセルが作製されたセル付きの貫通配線基板を用意してもよく、その場合は、ここまでの工程を省略できる。
【００２０】
その後、図２（ｇ）に示すように、第１のメンブレン２８、第２のメンブレン３０、封止層３２の一部にエッチングにより孔を開けて、上面から蓋基板２５の一部と第２の電極２９を露出させる。そして、貫通孔２２、２３に導体を充填させて貫通配線３３、３４を形成する。貫通配線３３、３４は低抵抗であることが求められる。材料としては、金、銀、銅、アルミニウムなどの金属や、リン、ヒ素、ホウ素などの不純物を注入したケイ素などが良い。貫通配線３３、３４の形成方法は、ＣＶＤやＰＶＤなどの成膜もしくはメッキである。図２（ｇ）の工程では、先に貫通配線３３、３４を形成した後に、蓋基板２５と第２の電極２９を露出させてもよい。
【００２１】
そして、図２（ｈ）に示すように、蓋基板２５の一部をエッチングし（図２（ｈ）の右側の図を参照）、貫通配線３３と貫通配線３４を電気的に分離し、接続配線３５を形成して第２の電極２９と貫通配線３４を導通させる。この接続配線の材料は例えばアルミニウムなどの金属やその化合物が好ましい。
【００２２】
本実施形態は、貫通配線を有する静電容量型のトランスデューサの作製方法について、貫通孔を開けて絶縁膜で被覆した後に、セル構造を形成し、最後に貫通配線部分を形成する方法に係る。このトランスデューサの作製方法はこれまで、貫通配線基板を形成後にトランスデューサ部分を作製する方法が一般的であった。しかし、貫通配線部分が、温度に弱く膨張・収縮するため、断線が生じやすかった。また、熱耐性が強い材料の場合は、抵抗を小さくすることが困難であった。一方で、貫通配線部分を最後に形成する方法も考案されている。しかし、トランスデューサが既に作製されている基板に貫通孔を開けた後に貫通孔の側面に絶縁膜を形成する際、成膜時の熱によりトランスデューサ部分の金属材料の膨張・収縮が起こり、振動膜の撓みばらつきに起因して配線部分の断線が生じる可能性がある。本実施形態などを含む本発明はこれらの課題を一度に解決するものである。本作製方法によって、低抵抗の貫通配線を形成でき、電極との接続信頼性の低下も抑制でき、貫通配線と基板を絶縁する絶縁膜も高温で成膜できるなどの理由によって、より信頼性が高く、性能の良い静電容量型トランスデューサを実現できる。
【００２３】
以下、より具体的な実施例を挙げて本発明を詳細に説明する。
（実施例１）
図２を用いて本発明の実施例１を説明する。図２（ａ）の工程において、単結晶ケイ素の第１の基板２１に、ケイ素の深堀りエッチング手法であるボッシュプロセスなどのドライエッチングプロセスを用いて貫通孔２２、２３を空ける。基板２１の厚さは２００μｍ乃至７００μｍであり、貫通孔２２、２３の直径は５０μｍ乃至２００μｍである。その後、絶縁膜２４を熱酸化で成膜する。絶縁膜２４は酸化ケイ素であり、厚さは０．５μｍ乃至２．０μｍである。さらにＬｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ（ＬＰＣＶＤ）を用いてチッ化ケイ素を成膜してもよい。
【００２４】
次に、Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ（ＳＯＩ）ウエハの活性層を基板２１とボンディングし、ＳＯＩのハンドル層とＢＯＸ層を研削またはエッチングで除去することで第２の基板である蓋基板２５を形成する。蓋基板２５はＳＯＩの活性層のケイ素であり、導電性が高いほど良い。蓋基板２５は厚さが０．５μｍから５．０μｍ程度が好ましい。また、上からアルミニウム等の金属薄膜を成膜してもよい。これにより面内方向の電気抵抗が低減できる。
【００２５】
続いて、図２（ｃ）に示すように、蓋基板２５の一部をエッチングする。この際、貫通孔の開いている部分の直上にある蓋基板２５はウエハ面内ですべて繋がっている状態である。絶縁膜２６はＰｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ  （ＰＥＣＶＤ）により形成した酸化ケイ素膜であり、厚さは０．０５μｍ乃至０．３μｍである。
【００２６】
絶縁膜２６の上に犠牲層２７を形成する。犠牲層はクロムで厚さが１２０ナノメートル乃至３００ナノメートルであり、電子ビーム蒸着もしくはスパッタリングで成膜する。クロムのエッチングは硝酸セリウムアンモニウム水溶液などを用いたウエットエッチングであり、周囲の酸化ケイ素膜やチッ化ケイ素膜などとの選択性が良い。犠牲層２７の直径は２５μｍ乃至６０μｍで、これが振動膜の直径となる。次に、第１のメンブレン２８をＰＥＣＶＤで成膜する。厚さは３００ナノメートル乃至６００ナノメートルである。続いて第２の電極２９を電子ビーム蒸着またはスパッタリングで成膜し、エッチングして形成する。第２の電極はアルミニウムまたはアルミニウムの化合物であり、厚さは１００ナノメートル程度である。
【００２７】
図３（ｅ）の工程において、第２のメンブレン３０を第１のメンブレン２８と同じ手法で成膜する。第２のメンブレン３０の厚さは３００ナノメートル乃至６００ナノメートルである。第１のメンブレン２８と第２のメンブレン３０の応力は２５ＭＰa乃至１５０ＭＰａの引張応力である。そして、犠牲層２７上にエッチング孔３１を形成する。犠牲層エッチングは、Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇを用いる。エッチング孔３１からクロムエッチング溶液を侵入させ、犠牲層２７を除去する。洗浄、乾燥後、封止層３２を成膜する。封止層の材質はチッ化ケイ素であり、ＰＥＣＶＤで成膜するため、キャビティ３６は大気圧よりも十分低い３００Ｐａ以下で封止される。封止層３２の厚さは４００ナノメートル乃至８００ナノメートルであり、応力は２５ＭＰa乃至１５０ＭＰａの引張応力である。
【００２８】
続いて、図２（ｇ）に示すように、第１のメンブレン２８、第２のメンブレン３０、封止層３２の一部にエッチングにより孔を開けて、上面から蓋基板２５の一部と第２の電極２９を露出させる。この時点で、蓋基板２５はウエハ内で全て電気的に接続している。ここで、蓋基板２５を、電解メッキ電極であるシード電極として銅の電解メッキを行い、貫通孔内に銅を充填する。メッキ電極は第１の基板２１の上面側、つまり振動膜を形成した側から与え、上面側をメッキ液に触れないようにすることで、蓋基板２５の下面側のみに銅が成長する。メッキ成長のばらつきにより、基板２１の下面で貫通配線の長さにばらつきが生じることがある。このばらつきは、Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ（ＣＭＰ）などの研磨で凹凸を低減することができる。
【００２９】
その後、図２（ｈ）に示すように、蓋基板２５をエッチングで分離し、図１における第１の電極３となる部分と、第２の電極７と接続する部分と、が電気的に分離される。これにより、多チャンネルの静電容量型トランスデューサが形成される。そして、接続配線３５を、アルミニウムまたはその合金でスパッタリング、または電子ビーム蒸着とエッチングとで形成することで、第２の電極２９と貫通配線３４が電気的に連結される。
【００３０】
本実施例の静電容量型トランスデューサの作製方法では、貫通孔を開けた後に酸化ケイ素膜を熱酸化で成膜できる。これにより貫通配線と第１の基板との絶縁性が良くなる。また、第２の基板の蓋基板をシード電極としてメッキすることで、蓋基板と貫通電極の電気接続も確保される。さらに、メッキ後はＣＶＤなどの温度が高い工程がないことから、貫通配線が膨張・収縮して断線あるいは欠損する危険性も殆ど無くなる。貫通配線材料も低抵抗の銅であり、エレメントのインピーダンスを低減できるため、高感度、広帯域、高信頼性で高密度多チャンネルの静電容量型トランスデューサを実現できる。
【００３１】
（実施例２）
図３を用いて本発明の実施例２を説明する。図３（ａ）の工程は図２（ａ）の工程と同じである。次に図３（ｂ）に示すように、絶縁膜３９で被覆された第１の基板４０の貫通孔４１、４２の上下面（セル側が第１の面、裏面側が第２の面）を基板で蓋をする。ＳＯＩウエハの活性層を基板４０の第１の面とボンディングし、ＳＯＩのハンドル層とＢＯＸ層を研削またはエッチングで除去することで第２の基板の蓋基板４３を形成する。蓋基板４３はＳＯＩの活性層のケイ素であり、導電性が高いほど良い。蓋基板４３は厚さが０．５μｍから５．０μｍ程度が好ましい。また、上からアルミニウム等の金属薄膜を成膜してもよい。これにより面内方向の電気抵抗が低減できる。第１の基板４０の下面（第１の面の反対側の第２の面）には、単結晶ケイ素基板を第３の基板４４として接合し、貼り合わせる。
【００３２】
次に、図３（ｃ）に示すように、蓋基板４３の一部をエッチングする。この際、貫通孔の開いている部分の直上にある蓋基板４３はウエハ面内ですべて繋がっている状態である。絶縁膜４５はＰＥＣＶＤにより形成した酸化ケイ素膜であり、厚さは５０ナノメートル乃至３００ナノメートルである。
【００３３】
図３（ｄ）の工程において、絶縁膜４５の上に犠牲層４６を形成する。犠牲層はクロムで１２０ナノメートル乃至３００ナノメートルであり、電子ビーム蒸着もしくはスパッタリングで成膜する。クロムのエッチングは硝酸セリウムアンモニウム水溶液などを用いたウエットエッチングであり、周囲の酸化ケイ素膜やチッ化ケイ素膜などとの選択性が良い。犠牲層４６の直径は２５μｍ乃至６０μｍで、これが振動膜の直径となる。次に第１のメンブレン４７をＰＥＣＶＤで成膜する。厚さは３００ナノメートル乃至６００ナノメートルである。続いて第２の電極４８を電子ビーム蒸着またはスパッタリングで成膜し、エッチングして形成する。第２の電極４８はアルミニウムまたはアルミニウムの化合物であり、厚さは１００ナノメートル程度である。
【００３４】
図３（ｅ）の工程において、第２のメンブレン３０を第１のメンブレン４７と同じ手法で成膜する。第２のメンブレン４９の厚さは３００ナノメートル乃至６００ナノメートルである。第１のメンブレン４７と第２のメンブレン４９の応力は２５ＭＰa乃至１５０ＭＰａの引張応力である。そして、犠牲層４６上にエッチング孔５０を形成する。Ｃｈｅｍｉｃａｌ  Ｄｒｙ  Ｅｔｃｈｉｎｇを用いる。
【００３５】
図３（ｆ）の工程を説明する。エッチング孔５０からクロムエッチング溶液を侵入させ、犠牲層４６を除去する。洗浄、乾燥後、封止層５１を成膜する。封止層の材質はチッ化ケイ素であり、ＰＥＣＶＤで成膜するため、キャビティ５２は大気圧よりも十分低い３００Ｐａ以下で封止される。封止層５１の厚さは４００ナノメートル乃至８００ナノメートルであり、応力は２５ＭＰa乃至１５０ＭＰａの引張応力である。
【００３６】
次に、図３（ｇ）に示すように、第１のメンブレン４７、第２のメンブレン４９、封止層５１の一部にエッチングにより孔を開けて、上面から蓋基板４３の一部と第２の電極４８を露出させる。この時点で、第２の基板の蓋基板４３はウエハ内で全て電気的に接続している。その後、第３の基板４４を研削して除去する。この工程はドライまたはウエットエッチングでもよい。次に、蓋基板４３をシード電極として銅の電解メッキを行い、貫通孔内に銅を充填する。メッキ電極は蓋基板４３の上面側、つまり振動膜を形成した側から与え、上面側をメッキ液に触れないようにすることで、第１の基板４０の下面側のみに銅が成長する。メッキ成長のばらつきにより基板４０の下面で貫通配線の長さにばらつきが生じるが、これはＣＭＰなどの研磨で凹凸を低減することができる。
【００３７】
その後、図３（ｈ）に示すように、蓋基板４３をエッチングで分離し、図１における第１の電極３となる部分と、第２の電極７と接続する部分と、に電気的に分離される。これにより、多チャンネルの静電容量型トランスデューサが形成される。そして、接続配線５３を形成することで、第２の電極４８と貫通配線５５が電気的に連結される。
【００３８】
本実施例の静電容量型トランスデューサの作製方法では、メッキ直前まで貫通孔を塞いでいるため、途中工程での貫通孔への異物混入などを防ぐことができる。これにより、清浄な状態で貫通配線形成ができるため、より信頼性の高い静電容量型トランスデューサを提供できる。
【００３９】
上述した静電容量型トランスデューサの作製方法は、ＬＳＩチップやマイクロマシン素子を含めた様々なデバイスやシステムの作製に応用することができる。
【符号の説明】
【００４０】
１・・セル、２・・エレメント、３・・第１の電極、５、３６・・間隙（キャビティ）、７、２９・・第２の電極、９、２１・・第１の基板、１１、１２、３３、３４・・貫通配線、１３、３５・・接続配線、２２、２３・・貫通孔、２４・・絶縁膜、２５・・第２の基板（第１の電極）
【図１】
2015154469.tif 000003
【図２】
2015154469.tif 000004
【図３】
2015154469.tif 000005