(57)【要約】【課題】  周波数に応じて移相器を細かく制御することなく、細かい周波数間隔で周波数を出力できる自己注入同期発振器を得る。【解決手段】  制御電圧を印加する制御端子と注入波を注入する注入端子と出力波を出力する出力端子を有する電圧制御発振器と、前記電圧制御発振器の前記出力波を遅延させて前記注入波として前記電圧制御発振器の注入端子に注入する遅延回路と、前記電圧制御発振器の制御端子に印加する前記制御電圧としての異なる複数の制御電圧を時分割で切り替える制御回路と、を備えたことを特徴とする。【選択図】  図１
2015220474.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧を印加する制御端子と注入波を注入する注入端子と出力波を出力する出力端子を有する電圧制御発振器と、
前記電圧制御発振器の前記出力波を遅延させて前記注入波として前記電圧制御発振器の注入端子に注入する遅延回路と、
前記電圧制御発振器の制御端子に印加する前記制御電圧としての異なる複数の制御電圧を時分割で切り替える制御回路と、
を備えたことを特徴とする自己注入同期発振器。
【請求項２】
前記制御回路により時分割で切り替えられる前記複数の制御電圧の各々は、前記電圧制御発振器における前記注入波と前記出力波の位相差が略ゼロとなる電圧値である
ことを特徴とする請求項１に記載の自己注入同期発振器。
【請求項３】
前記遅延回路は前記注入波の遅延位相を可変できる可変遅延回路であり、
前記制御回路は、前記電圧制御発振器の制御端子に印加する制御電圧と前記可変遅延回路の遅延位相とを同時に時分割で切り替える
ことを特徴とする請求項１または請求項２に記載の自己注入同期発振器。
【請求項４】
前記電圧制御発振器の前記出力波の一部を分周する分周器と、
前記分周器で分周された信号と外部から入力する基準信号との位相と周波数を比較し、前記制御回路に負帰還をかける位相周波数比較器と、
を備えたことを特徴とする請求項１から請求項３のいずれか１項に記載の自己注入同期発振器。
【請求項５】
前記可変遅延回路は、電気長が固定の遅延線路と、通過位相を可変できる可変移相器とを有する
ことを特徴とする請求項３に記載の自己注入同期発振器。
【請求項６】
前記可変遅延回路は、電気長が異なる複数の遅延線路からなる遅延線路群と、前記複数の遅延線路のいずれに信号を通過させるかを選択するスイッチとを有する
ことを特徴とする請求項３に記載の自己注入同期発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信機器などにおいて使用される自己注入同期発振器に関するものである。
【背景技術】
【０００２】
無線通信の品質を左右する部品の一つとして、位相雑音の低い電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）に高い需要がある。自己注入同期は、発振器の出力を遅延回路を通して発振器自身に注入する技術であり、発振器の位相雑音を低下させるために使用される。従来の自己注入同期発振器は、発振周波数に応じて遅延回路の電気長を調整し発振信号と注入信号の位相を同位相にすることによって、発振器の低位相雑音化を図っている。また、広帯域な低位相雑音ＶＣＯにするために、位相検出回路によって発振信号と注入信号の位相差を検出し、遅延回路の電気長を制御したりする方法も提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−２４４５８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１０は、従来の自己注入同期発振器における動作を説明する図である。従来の自己注入同期発振器では、帰還させる注入信号の遅延量を一定にした場合、図１０（ａ）に示すように、ＶＣＯの制御電圧に対する発振周波数特性に不連続な部分が生じることが分かった。また、同図（ｂ）に示すように、発振周波数が連続な部分の中心となる制御電圧の動作点付近では位相雑音が最も低くなり、最適な動作点となるが、制御電圧がずれた場合、位相雑音が徐々に大きくなり位相雑音特性が劣化することがわかった。さらに、同図（ｃ）に示すように、発振波と注入波の位相差をΔφとすると、最適な動作点ではほぼΔφ＝０、すなわち、発振波と注入波の位相差がほぼゼロとなり、位相雑音特性が劣化する部分ではΔφ＝０の条件から外れていることが分かった。
したがって、従来の自己注入同期ＶＣＯでは、任意の発振周波数を得るとともに、かつ位相雑音が最も低くなるようにするためには、常にΔφ＝０の条件を満たすようにする必要があるため、例えば可変移相器を用いて発振波と注入波の位相差を常に０とし、それに伴ってＶＣＯの制御電圧を細かく制御しなければならなかった。
【０００５】
この発明は上記のような問題を解決するためのものであり、細かな制御を行う必要がないように、ＶＣＯの最適な動作点を時分割で切り替える制御をする。この制御方法によって、周波数に応じて移相器を細かく制御することなく、細かい周波数間隔で周波数を出力できる自己注入同期発振器を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る自己注入同期発振器は、
制御電圧を印加する制御端子と注入波を注入する注入端子と出力波を出力する出力端子を有する電圧制御発振器と、
前記電圧制御発振器の前記出力波を遅延させて前記注入波として前記電圧制御発振器の注入端子に注入する遅延回路と、
前記電圧制御発振器の制御端子に印加する前記制御電圧としての異なる複数の制御電圧を時分割で切り替える制御回路と、
を備えたことを特徴とするものである。
【発明の効果】
【０００７】
この発明によれば、周波数に応じて移相器を細かく制御することなく、細かい周波数間隔で周波数を出力できる自己注入同期発振器を実現できるという効果がある。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による自己注入同期発振器を示す構成図
【図２】この発明の実施の形態１による自己注入同期発振器の動作を説明する図
【図３】この発明の実施の形態１による自己注入同期発振器の動作を説明する図
【図４】この発明の実施の形態２による自己注入同期発振器を示す構成図
【図５】この発明の実施の形態２による自己注入同期発振器の動作を説明する図
【図６】この発明の実施の形態２による自己注入同期発振器の動作を説明する図
【図７】この発明の実施の形態３による自己注入同期発振器を示す構成図
【図８】この発明の実施の形態４による自己注入同期発振器を示す構成図
【図９】この発明の実施の形態５による自己注入同期発振器を示す構成図
【図１０】従来の自己注入同期発振器の動作を説明する図
【発明を実施するための形態】
【０００９】
実施の形態１．
以下図面を用いて本発明の実施の形態１を説明する。
図１は実施の形態１に係る自己注入同期発振器の回路構成図である。
図１において、１は電圧制御発振器であるＶＣＯ（Voltage Controlled Oscillator）、２は分配器、３は出力端子（Output）、４は遅延回路である遅延線路、５は制御回路である時分割切り替え回路である。
【００１０】
図１において、ＶＣＯ１の出力端子は分配器２に接続されている。分配器２の出力は自己注入同期発振器の出力端子３と遅延線路４に接続されている。遅延線路４の遅延量は固定となっている。遅延線路４の出力はＶＣＯ１の注入端子に接続されている。時分割切り替え回路５はＶＣＯ１の制御端子である周波数制御端子に接続されている。
【００１１】
次に動作について説明する。ＶＣＯ１は、時分割切り替え回路５から出力される電圧によって周波数を制御された高周波信号を発振する。その発振波は分配器２で出力波と注入波に分けられる。出力波は出力端子３から出力される。注入波は遅延線路４を通り、再びＶＣＯ１の注入端子に注入される。
【００１２】
この自己注入同期発振器の制御方法について説明する。図２に自己注入同期ＶＣＯの発振周波数特性を示す。ｆ１〜ｆ４は位相雑音が小さくなる発振周波数であり、Ｖ１〜Ｖ４は、それぞれｆ１〜ｆ４を出力するためのＶＣＯ１の制御電圧である。従来の可変移相器を用いない自己注入同期ＶＣＯにおいては、例えばｆ１とｆ２の中間の発振周波数を出力することはできなかった。本実施の形態では、所定の設定パラメータを時分割切り替え回路５に入力し、時分割切り替え回路５から異なる複数値の制御電圧Ｖ１、Ｖ２を図３のように周期的に時分割で切り替えて、ＶＣＯ１に入力する。この制御電圧の時間平均をＶａｖ＝（Ｖ１＋Ｖ２）／２とすると、ＶＣＯ１の出力周波数も時間平均ｆａｖ＝（ｆ１＋ｆ２）／２を出力することができる。本制御における制御電圧Ｖ１とＶ２は、いずれも発振出力信号の位相雑音が小さくなる条件であり、時分割で切り替えた時も出力波の位相雑音を大きくすることなく、低く保つことができる。
【００１３】
なお本実施の形態では、制御電圧Ｖ１とＶ２とを、デューティ比（Duty比）を５０％として切り替えた場合を示したが、デューティ比を適宜変えることによって、時間平均出力周波数ｆａｖの値をｆ１＜ｆａｖ＜ｆ２となる範囲で任意に選ぶことができる。具体的には、Ｖ１の制御電圧を印加する時間割合をａ（０＜ａ＜１）、Ｖ２の制御電圧を印加する時間割合を１−ａとすれば、時間平均出力周波数ｆａｖの値をｆａｖ＝ａｆ１＋（１−ａ）ｆ２とすることができる。なお、制御電圧をＶ１とＶ２とで切り替える以外にも、Ｖ２とＶ３とで切り替えてもよく、Ｖ３とＶ４とで切り替えてもよい。この場合には、それぞれ、ｆ２とｆ３の間の周波数、ｆ３とｆ４の間の周波数、を細かく出力できることは言うまでもない。
【００１４】
また、異なる制御電圧を印加するデューティ比は常に一定でなくても時間的に変動させても良いし、異なるデューティ比の複数のパターンを繰り返して印加するようにしても良い。さらに、制御電圧を２値の切り替えだけではなく３値以上の切り替えとすることも可能である。また、ΔΣ変調器などでより細かい切り替えパターンを作ることで、スプリアスの低減を図ることもできる。
【００１５】
以上のように、本発明の実施の形態１に係る自己注入同期発振器によれば、移相器を用いなくても、また、移相器を用いたとしても細かい制御をすることなく、細かい周波数間隔で周波数を出力できる自己注入同期発振器を得ることができる効果がある。
【００１６】
実施の形態２.
図４はこの発明の実施の形態２を示す回路構成図である。
図４において、図１と同一符号は同一または相当部分を表し、説明を省略する。６は可変遅延回路である可変遅延線路である。図４において、ＶＣＯ１の出力は分配器２に接続されている。分配器２の２つの出力は出力端子（Output）３と可変遅延線路６にそれぞれ接続されている。可変遅延線路６の出力はＶＣＯ１の注入端子に接続されている。時分割切り替え回路５はＶＣＯ１の周波数制御端子と可変遅延線路６の遅延量制御端子に接続されている。
【００１７】
動作について説明する。ＶＣＯ１は、時分割切り替え回路５から出力される電圧によって発振し、その発振波は分配器２で出力波と注入波に分けられる。出力波は出力端子３から出力される。注入波は可変遅延線路６を通り、ＶＣＯ１の注入端子に注入される。可変遅延線路６は、時分割切り替え回路５の制御値によって異なる遅延量Ｌ１およびＬ２が切り替えられる遅延線路である。ここで注入波を遅延する手段は遅延線路としているが、位相遅れを作る他の回路を用いてもよい。
【００１８】
制御方法について説明する。図５に、自己注入同期ＶＣＯ１の発振周波数特性を示す。ｆ１〜ｆ４は可変遅延線路６の遅延量がＬ１のとき、位相雑音が小さくなる発振周波数である。Ｖ１〜Ｖ４は、それぞれｆ１〜ｆ４を出力するためのＶＣＯ１の制御電圧である。一方、ｆａ〜ｆｄは可変遅延線路６の遅延量がＬ１とは異なるＬ２のときに、位相雑音が小さくなる発振周波数である。り、Ｖａ〜Ｖｄは、それぞれｆａ〜ｆｄを出力するためのＶＣＯ１の制御電圧である。従来の可変移相器を用いない自己注入同期ＶＣＯにおいては、可変遅延線路６を用いたとしても、ｆ１とｆａの間の発振周波数を出力することはできなかった。
【００１９】
本実施の形態では、所定の設定パラメータを時分割切り替え回路５に入力し、ＶＣＯ１の制御電圧Ｖ１、Ｖａと遅延量Ｌ１、Ｌ２を図６のように時分割で切り替えて、ＶＣＯ１の制御電圧と遅延線路の電気長（＝遅延量）の時間平均をそれぞれ、Ｖａｖ＝（Ｖ１＋Ｖａ）／２とＬａｖ＝（Ｌ１＋Ｌ２）／２とする。これにより、ＶＣＯ１の出力周波数も時間平均ｆａｖ＝（ｆ１＋ｆａ）／２を出力することができる。また、本制御における制御値（Ｖ１、Ｌ１）と（Ｖａ、Ｌ２）は、いずれも位相雑音が小さくなる条件であるので、これらを時分割で切り替えた時も位相雑音を低く保つことができる。本実施の形態では、実施の形態１と比べて、制御電圧のみでなく遅延線路の電気長も同時に切り替えるため、切り替える２つの周波数の差を小さくすることができ、出力スプリアスをさらに低減することができる
【００２０】
なお本実施の形態では、Ｖ１とＶａをデューティ比５０％で切り替えたが、デューティ比を変えることで、ｆａｖの値をｆ１＜ｆａｖ＜ｆａの範囲で任意に選ぶことができる。ｆ１とｆａの範囲以外の周波数においても印加する制御電圧を変えることで同様に動作させることができる。さらに、２値の制御値の切り替えだけではなく３値以上の制御値の切り替えも可能である。また、ΔΣ変調器などで切り替えパターンを作ることで、さらにスプリアスの低減を図ることもできる。
【００２１】
以上のように、本発明の実施の形態２に係る自己注入同期発振器によれば、実施の形態１と同様の効果が得られるともに、出力スプリアスをさらに低減することができる自己注入同期発振器を得ることができる効果がある。
【００２２】
実施の形態３.
図７はこの発明の実施の形態３を示す回路構成図である。
図７において、図１、図４と同一符号は同一または相当部分を表し、説明を省略する。７は分周器、８は位相周波数比較器である。
図７において、ＶＣＯ１の出力は分配器２に接続されている。分配器２の出力は出力端子３と可変遅延線路６、および分周器７に接続されている。可変遅延線路６の出力はＶＣＯ１の注入端子に接続されている。分周器７の出力波は位相周波数比較器８に接続されていて、位相周波数比較器８は時分割切り替え回路５に接続されている。時分割切り替え回路５はＶＣＯ１の周波数制御端子と可変遅延線路６の遅延量制御端子に接続されている。
【００２３】
次に動作について説明する。ＶＣＯ１は、時分割切り替え回路５から出力される電圧によって発振し、その発振波は分配器２で出力波と注入波に分けられる。出力波は出力端子３から出力される。注入波は可変遅延線路６で遅延されて、ＶＣＯ１に注入される。分周器７に入力される遅延波はＮ分周され（Ｎは２以上の整数）、位相周波数比較器８で基準信号Ｒｅｆ．に対して位相と周波数の比較が行われる。位相周波数比較器８の出力は、時分割切り替え回路５に入力される。時分割切り替え回路５はＶＣＯ１と可変遅延線路６の制御値を出力する。
【００２４】
制御方法について説明する。実施の形態２と同様に、図５に自己注入同期ＶＣＯの発振周波数特性を示す。ｆ１〜ｆ４は可変遅延線路６の遅延量がＬ１のとき、位相雑音が最適となる発振周波数であり、Ｖ１〜Ｖ４は、それぞれｆ１〜ｆ４を出力するためのＶＣＯ１の制御電圧である。ｆａ〜ｆｄは可変遅延線路６の遅延量がＬ２のとき、位相雑音が最適となる発振周波数であり、Ｖａ〜Ｖｄは、それぞれｆａ〜ｆｄを出力するためのＶＣＯ１の制御電圧である。従来の可変移相器を用いない自己注入同期ＶＣＯにおいては、例えばｆ１とｆａの間の発振周波数を出力することはできなかった。本実施の形態では、位相周波数比較器８の出力が、時分割切り替え回路５に入力される。時分割切り替え回路５は位相周波数比較器８の出力結果に応じて負帰還がかかるようにＶＣＯ１の制御電圧Ｖ１、Ｖａと遅延量Ｌ１、Ｌ２を出力する。
【００２５】
また本実施の形態においては、ＶＣＯ１の発振出力の一部を分周器７でＮ分周し、位相周波数比較器８に入力し、基準信号Ｒｅｆ．との比較を行っている。この比較結果を時分割切り替え回路５に入力することで、帰還制御をかけることができ、その結果、ＶＣＯ１の出力周波数は平均的に基準信号周波数のＮ倍の周波数に収束する。基準信号Ｒｅｆ．はＶＣＯ１の発振周波数に対して低い周波数の信号を用いることができるため、安定な基準信号を用いることができる。Ｎを１００程度のオーダーにすることも可能である。したがって、ＶＣＯ１の発振信号も基準信号に伴って安定した信号を得ることができる。
【００２６】
また、本制御における制御値（Ｖ１、Ｌ１）と（Ｖａ、Ｌ２）はいずれも位相雑音が低い条件であり、時分割で切り替えた時も位相雑音を低く保つことができる。
【００２７】
なお本実施の形態では、（Ｖ１、Ｌ１）と（Ｖａ、Ｌ２）をデューティ比５０％で切り替えたが、デューティ比を変えることで、ｆａｖの値をｆ１＜ｆａｖ＜ｆａの範囲で任意に選ぶことができる。ｆ１とｆａの範囲以外の周波数でも同様に動作させることができる。さらに、２値の制御値の切り替えだけではなく３値以上の制御値の切り替えをΔΣ変調器などで作ることで、スプリアスの低減を図ることもできる。
【００２８】
また本実施の形態では、実施の形態２と同様に可変遅延線路６を用いて可変遅延線路６の遅延量を制御する場合を示したが、固定の遅延線路を用い、時分割切り替え回路５からの制御信号を、ＶＣＯ１にのみ帰還させる構成にすることもできる。
【００２９】
以上のように、本発明の実施の形態３に係る自己注入同期発振器によれば、実施の形態１もしくは実施の形態２と同様の効果が得られるともに、出力信号をさらに安定させることができる自己注入同期発振器を得ることができる効果がある。
【００３０】
実施の形態４.
図８はこの発明の実施の形態４を示す回路構成図である。
図８において、図１、図４、図７と同一符号は同一または相当部分を表し、説明を省略する。９は可変移相器、１０は電気長が固定の遅延線路である。可変移相器９と遅延線路１０で可変遅延回路を構成している。
【００３１】
図８において、ＶＣＯ１の出力は分配器２に接続されている。分配器２の出力は出力端子３と可変移相器９、分周器７に接続されている。可変移相器９は、時分割切り替え回路５によって制御され、信号の位相、すなわち遅延量を制御する。可変移相器９の出力は、遅延線路１０に接続されている。遅延線路１０はＶＣＯ１の注入端子に接続されている。分周器７の出力は位相周波数比較器８に接続されている。位相周波数比較器８は時分割切り替え回路５に接続されている。時分割切り替え回路５はＶＣＯ１の周波数制御端子と可変移相器９の位相量制御端子に接続されている。
【００３２】
動作について説明する。ＶＣＯ１は、時分割切り替え回路５から出力される電圧によって発振し、その発振波は分配器２で出力波と注入波に分けられる。出力波は出力端子３から出力される。注入波は可変移相器９と遅延線路１０で遅延されて、ＶＣＯ１に注入される。可変移相器９は時分割切り替え回路５の出力によって遅延量が制御される。分周器７に入力される遅延波の一部は基準信号に近い周波数へ分周され位相周波数比較器８で基準信号に対して位相と周波数の比較が行われる。位相周波数比較器８の出力は、時分割切り替え回路５に入力される。時分割切り替え回路はＶＣＯ１と可変移相器９の制御値を出力する。
他の制御方法については実施の形態３と同じであるためここでは省略する。
【００３３】
以上のように、本発明の実施の形態４に係る自己注入同期発振器によれば、実施の形態３同様の効果が得られる。また可変移相器９を用いることにより、具体的な可変遅延線路６の構成手段を得られる効果がある。
【００３４】
実施の形態５.
図９はこの発明の実施の形態を示す回路構成図である。
図９において、図１、図４、図７、図８と同一符号は同一または相当部分を表し、説明を省略する。１１はスイッチ、１２は電気長が異なる複数の遅延線路からなる遅延線路群、１３はスイッチである。遅延線路群１２とスイッチ１１、１３とで可変遅延回路を構成している。
【００３５】
図９において、ＶＣＯ１の出力は分配器２に接続されている。分配器２の出力は出力端子３とスイッチ１１、分周器７に接続されている。スイッチ１１の出力は遅延線路群１２に接続されている。遅延線路群１２は異なる遅延量を有する複数の遅延線路から構成されており、スイッチ１３に接続されている。スイッチ１３の出力はＶＣＯ１の注入端子に接続されている。分周器７の出力は位相周波数比較器８に接続されていて、位相周波数比較器８の出力は時分割切り替え回路５に接続されている。時分割切り替え回路５の出力はＶＣＯ１の周波数制御端子とスイッチ１１、スイッチ１３の制御端子に接続されている。
【００３６】
動作について説明する。ＶＣＯ１は、時分割切り替え回路５から出力される電圧によって発振し、その発振波は分配器２で出力波と注入波に分けられる。出力波は出力端子３から出力される。注入波は遅延線路群１２のいずれかの遅延線路で遅延されて、ＶＣＯ１に注入される。遅延線路群１２には電気長の異なる複数の遅延線路が含まれており、時分割切り替え回路５から出力される制御値に基づいてスイッチ１１とスイッチ１３で遅延線路群１２の遅延線路を切り替えられる。分周器７に入力される遅延波の一部は基準信号に近い周波数へ変換され、位相周波数比較器８で基準信号に対して位相と周波数の比較が行われる。位相周波数比較器８の出力は、時分割切り替え回路５に入力される。位相周波数比較器８の出力は、時分割切り替え回路５に入力されて、ＶＣＯ１とスイッチ１１、スイッチ１３の制御値を出力する。
他の制御方法については実施の形態３、実施の形態４と同じであるためここでは省略する。
【００３７】
以上のように、本発明の実施の形態４に係る自己注入同期発振器によれば、実施の形態３同様の効果が得られる。また遅延線路群１２とスイッチ１１、１３を用いることにより、具体的な可変遅延線路６の構成手段を得られる効果がある。
【符号の説明】
【００３８】
１  電圧制御発振器（ＶＣＯ）、２  分配器、３出力端子、４遅延線路（遅延長固定）、５  時分割切り替え回路、６  可変遅延線路、７  分周器、８  位相周波数比較器（ＰＤＦ）、９  可変移相器、１０  遅延線路、１１  スイッチ、１２  遅延線路群、１３  スイッチ
【図１】
2015220474.tif 000003
【図２】
2015220474.tif 000004
【図３】
2015220474.tif 000005
【図４】
2015220474.tif 000006
【図５】
2015220474.tif 000007
【図６】
2015220474.tif 000008
【図７】
2015220474.tif 000009
【図８】
2015220474.tif 000010
【図９】
2015220474.tif 000011
【図１０】
2015220474.tif 000012