(57)【要約】【課題】ＰＬＬ回路がロックしたときの出力信号の周波数変化を所望の範囲内に維持しつつ、回路動作の停止時間を長くする。【解決手段】ＰＬＬ回路１は、基準信号を出力する基準発振器１１と、周波数制御信号に基づいて第１発振信号を出力する電圧制御発振器１２と、第１発振信号の周波数を分周して第２発振信号を出力する分周器１３と、基準信号と第２発振信号との位相差に応じた位相差信号を出力する位相比較器１４と、位相差信号から所定の周波数より低い周波数を抽出した平滑化信号を出力するローパスフィルタ１６と、位相比較器１４とローパスフィルタ１６との間を短絡状態にするか開放状態にするかを切り替えるスイッチ１５と、スイッチ１５が開放状態である場合に平滑化信号の変化量を補正する補正電圧信号を発生する補正電圧発生器１８と、平滑化信号と補正電圧信号とを加算し周波数制御信号として電圧制御発振器１２に出力する加算器２０とを備える。【選択図】図１
2015220494.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を出力する基準発振器と、
周波数制御信号に基づいて第１発振信号を出力する電圧制御発振器と、
前記第１発振信号の周波数を分周して第２発振信号を出力する分周器と、
前記基準信号の位相と前記第２発振信号の位相との位相差に応じた位相差信号を出力する位相比較器と、
前記位相比較器が出力する前記位相差信号から所定の周波数より低い周波数を抽出した平滑化信号を出力するローパスフィルタと、
前記位相比較器と前記ローパスフィルタとの間を短絡状態にするか開放状態にするかを切り替えるスイッチと、
前記スイッチが開放状態である場合に前記平滑化信号の変化量を補正する補正電圧信号を発生する補正電圧発生器と、
前記平滑化信号と前記補正電圧発生器から出力された前記補正電圧信号とを加算し、前記周波数制御信号として前記電圧制御発振器に出力する加算器と、
を備えるＰＬＬ回路。
【請求項２】
前記位相差信号の電圧が所定の電圧になったことを検出すると、前記スイッチを開放状態に切り替えるとともに前記基準発振器、前記位相比較器及び前記分周器の少なくともいずれかの動作を停止させ、前記周波数制御信号の電圧が設定範囲を超えたことを検出すると、前記スイッチを短絡状態に切り替えるとともに前記基準発振器、前記位相比較器及び前記分周器を動作させる制御回路をさらに備える、
請求項１に記載のＰＬＬ回路。
【請求項３】
前記補正電圧発生器は、前記ローパスフィルタのリーク電流による前記平滑化信号の電圧の変化量に基づいて前記補正電圧信号を発生する、
請求項１又は２に記載のＰＬＬ回路。
【請求項４】
前記ローパスフィルタは、電荷を蓄積するコンデンサを有し、
前記補正電圧発生器は、前記コンデンサの容量に基づいて定められた前記補正電圧信号を発生する、
請求項１から３のいずれか１項に記載のＰＬＬ回路。
【請求項５】
前記補正電圧発生器は、周囲の温度の変化量にさらに基づいて、前記補正電圧信号を発生する、
請求項１から４のいずれか１項に記載のＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路に関する。
【背景技術】
【０００２】
従来、ＰＬＬ回路の一部を間欠的に動作させることによってＰＬＬ回路の低消費電力化を行うことが知られている。図６は、特許文献１に記載された従来のＰＬＬ回路１００の回路構成図である。図７は、従来のＰＬＬ回路１００のローパスフィルタ１６から出力される周波数制御信号の動作波形及びＰＬＬ回路の消費電流を示す図である。
【０００３】
例えば、ＰＬＬ回路１００では、ＰＬＬ回路１００がロックすると、位相比較器１４からローパスフィルタへの信号の入力を切り離すことにより（図７のｔ１０）、ローパスフィルタ１６の内部容量に蓄積された電荷に基づいた、電圧制御発振器１２を制御する周波数制御信号を出力させ続け、電圧制御発振器１２が出力する発振信号の周波数を一定時間維持させる。ＰＬＬ回路１００では、ローパスフィルタ１６が、内部容量に蓄積された電荷に基づいた周波数制御信号を出力し続ける間、制御回路１７の制御により分周器１３や位相比較器１４を停止させ、低消費電力化を実現している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３１６８６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ローパスフィルタ１６の内部容量に蓄積された電荷の量は、リーク電流によって変化する。これにより、図７のｔ１０からｔ１１に示されるように、ローパスフィルタ１６が出力する周波数制御信号の電位ＶＯが変化し、結果として、電圧制御発振器１２が出力する発振信号の周波数も変化する。発振信号の周波数変化を所望の範囲内に維持するために、ＰＬＬ回路１００では、電圧変動検出器１９が、周波数制御信号の電位が一定の大きさ以上変化したことを検出したことに応じて（図７のｔ１１）、頻繁に、分周器１３や位相比較器１４の動作を再開させる必要があった。したがって、消費電力を十分に低減することができないという問題があった。
【０００６】
ＰＬＬ回路１００は、ロックしている間に一部の回路を停止させることにより低消費電力化を実現することから、ＰＬＬ回路１００の動作時間のうち、ロックしている時間の割合を高くすることで、消費電力をさらに抑制することができる。
【０００７】
ＰＬＬ回路１００がロックしている時間の割合を高くするには、ローパスフィルタ１６の内部容量に蓄積された電荷のリーク電流を低減することが考えられる。しかしながら、リーク電流は、電圧制御発振器等の入力インピーダンスによりゼロにすることができない。よって、リーク電流の低減だけでは、低消費電力化に限界があるという問題がある。
【０００８】
そこで、本発明はこれらの点に鑑みてなされたものであり、ＰＬＬ回路がロックしたときの出力信号の周波数変化を所望の範囲内に維持しつつ、回路動作の停止時間を長くすることができるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の態様に係るＰＬＬ回路は、基準信号を出力する基準発振器と、周波数制御信号に基づいて第１発振信号を出力する電圧制御発振器と、前記第１発振信号の周波数を分周して第２発振信号を出力する分周器と、前記基準信号の位相と前記第２発振信号の位相との位相差に応じた位相差信号を出力する位相比較器と、前記位相比較器が出力する前記位相差信号から所定の周波数より低い周波数を抽出した平滑化信号を出力するローパスフィルタと、前記位相比較器と前記ローパスフィルタとの間を短絡状態にするか開放状態にするかを切り替えるスイッチと、前記スイッチが開放状態である場合に前記平滑化信号の変化量を補正する補正電圧信号を発生する補正電圧発生器と、前記平滑化信号と前記補正電圧発生器から出力された前記補正電圧信号とを加算し、前記周波数制御信号として前記電圧制御発振器に出力する加算器と、を備える。
【００１０】
また、前記ＰＬＬ回路は、前記位相差信号の電圧が所定の電圧になったことを検出すると、前記スイッチを開放状態に切り替えるとともに前記基準発振器、前記位相比較器及び前記分周器の少なくともいずれかの動作を停止させ、前記周波数制御信号の電圧が設定範囲を超えたことを検出すると、前記スイッチを短絡状態に切り替えるとともに前記基準発振器、前記位相比較器及び前記分周器を動作させる制御回路をさらに備えてもよい。
【００１１】
また、前記補正電圧発生器は、前記ローパスフィルタのリーク電流による前記平滑化信号の電圧の変化量に基づいて前記補正電圧信号を発生してもよい。また、前記ローパスフィルタは、電荷を蓄積するコンデンサを有し、前記補正電圧発生器は、前記コンデンサの容量に基づいて定められた前記補正電圧信号を発生してもよい。また、前記補正電圧発生器は、周囲の温度の変化量にさらに基づいて、前記補正電圧信号を発生してもよい。
【発明の効果】
【００１２】
本発明によれば、ＰＬＬ回路がロックしたときの出力信号の周波数変化を所望の範囲内に維持しつつ、回路動作の停止時間を長くすることができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態に係るＰＬＬ回路の回路構成図である。
【図２】第１実施形態に係る補正電圧発生器の回路構成の一例を示す図である。
【図３】第１の実施形態に係るＰＬＬ回路における各信号の電圧波形及びＰＬＬ回路の消費電流を示す図である。
【図４】補正電圧発生器の回路構成の他の例を示す図である。
【図５】第２実施形態に係る補正電圧発生器の回路構成の一例を示す図である。
【図６】従来のＰＬＬ回路の回路構成図である。
【図７】従来のＰＬＬ回路のローパスフィルタから出力される周波数制御信号の動作波形及びＰＬＬ回路の消費電流を示す図である。
【発明を実施するための形態】
【００１４】
＜第１の実施形態＞
［ＰＬＬ回路１の構成］
図１は、第１の実施形態に係るＰＬＬ回路１の回路構成図である。
ＰＬＬ回路１は、基準発振器１１と、電圧制御発振器１２と、分周器１３と、位相比較器１４と、スイッチ１５と、ローパスフィルタ１６と、制御回路１７と、補正電圧発生器１８と、電圧変動検出器１９と、加算器２０とを備える。
【００１５】
基準発振器１１は、例えば振動子として水晶振動子を備えており、当該水晶振動子を発振させることにより基準信号を生成して出力する。
電圧制御発振器１２は、例えば水晶振動子及び可変容量ダイオードを備えており、加算器２０から出力された周波数制御信号に基づいて当該可変容量ダイオードの容量値を変化させることにより、周波数可変の第１発振信号ｆ０を生成する。電圧制御発振器１２は、第１発振信号を外部に出力するとともに、分周器１３に出力する。
【００１６】
分周器１３は、第１発振信号の周波数を分周して第２発振信号を位相比較器１４に出力する。
位相比較器１４は、基準発振器１１から出力された基準信号の位相と、分周器１３から出力された第２発振信号の位相とを比較し、位相差に応じた位相差信号をスイッチ１５に出力する。
【００１７】
スイッチ１５は、位相比較器１４と、ローパスフィルタ１６との間に設けられている。スイッチ１５は、制御回路１７の制御によって位相比較器１４とローパスフィルタ１６との間を短絡状態にするか開放状態にするかを切り替える。
【００１８】
ローパスフィルタ１６は、抵抗とコンデンサとから構成されている。抵抗の一端はスイッチ１５に接続され、他端は加算器２０に接続されている。コンデンサの一端は抵抗と加算器２０との接続点に接続され、他端はグランドに接続されている。ローパスフィルタ１６は、位相比較器１４が出力する位相差信号から所定の周波数より低い周波数の平滑化信号ＶＬを抽出し、当該平滑化信号ＶＬを、電圧制御発振器１２を制御する信号として加算器２０に出力する。
【００１９】
制御回路１７は、ＰＬＬ回路１がロック状態であるか否かに基づいて、基準発振器１１、分周器１３、位相比較器１４、スイッチ１５、補正電圧発生器１８及び電圧変動検出器１９の制御を行う。制御回路１７の詳細については後述する。
【００２０】
補正電圧発生器１８は、スイッチ１５が開放状態である場合に、平滑化信号の変化量を補正する補正電圧信号ＶＣを発生する。図２は、第１実施形態に係る補正電圧発生器１８の回路構成を示す図である。
【００２１】
補正電圧発生器１８は、抵抗１８１と、抵抗１８２と、スイッチ１８３と、コンデンサ１８４と、抵抗１８５と、抵抗１８６と、オペアンプ１８７とを備える。抵抗１８１と抵抗１８２とは直列に接続されている。抵抗１８１の一端は、電源と接続されており、電源電圧Ｖｃｃが印加される。抵抗１８２の一端は、グランドに接続されている。スイッチ１８３は、一端が抵抗１８１と抵抗１８２との接続点に接続され、他端がオペアンプ１８７のマイナス端子に接続されている。
【００２２】
コンデンサ１８４は、一端がスイッチ１８３とオペアンプ１８７との接続点に接続され、他端がグランドに接続されている。このコンデンサ１８４の容量は、ローパスフィルタ１６に設けられているコンデンサの容量と同一である。抵抗１８５と抵抗１８６とは直列に接続されている。抵抗１８５の一端は、電源と接続されており、電源電圧Ｖｃｃが印加される。抵抗１８６の一端は、グランドに接続されている。ここで、抵抗１８１と抵抗１８５は、同一の抵抗値を有しており、抵抗１８２と抵抗１８６も、同一の抵抗値を有している。オペアンプ１８７は、マイナス端子がスイッチ１８３に接続され、プラス端子が、抵抗１８５と抵抗１８６との接続点に接続されている。オペアンプ１８７は、電源電圧Ｖｃｃが印加されており、プラス端子に印加された電圧とマイナス端子に印加された電圧との差分を補正電圧信号ＶＣとして出力する。
【００２３】
電圧変動検出器１９は、周波数制御信号の電位が閾値Ｖｔｈ以下であるか否かを検出し、検出結果を示す信号を制御回路１７に出力する。
加算器２０は、ローパスフィルタ１６から出力された平滑化信号ＶＬと補正電圧発生器１８から出力された補正電圧信号ＶＣとを加算し、周波数制御信号ＶＯとして電圧制御発振器１２に出力する。
【００２４】
［ＰＬＬ回路１の動作］
続いて、ＰＬＬ回路１の動作について説明する。図３（ａ）は、第１の実施形態に係るローパスフィルタ１６から出力される平滑化信号ＶＬ、補正電圧発生器１８から出力される補正電圧信号ＶＣ、及び周波数制御信号ＶＯの電圧波形を示す図であり、図３（ｂ）は、ＰＬＬ回路１の消費電流を示す図である。ここで、図３（ａ）及び図３（ｂ）の横軸は同一の時間軸であることとする。
【００２５】
図３の時間ｔ１０より前の時間において、ＰＬＬ回路１の基準発振器１１、分周器１３及び位相比較器１４は動作しており、スイッチ１５は短絡状態である。また、補正電圧発生器１８のスイッチ１８３は、短絡状態である。
【００２６】
制御回路１７は、時間ｔ１０においてＰＬＬ回路１がロックしたことを検出すると、位相比較器１４からローパスフィルタ１６への位相差信号の入力を切り離すことにより、ローパスフィルタ１６に、内部容量に蓄積された電荷に基づいた平滑化信号ＶＬを出力させる。
【００２７】
具体的には、制御回路１７は、位相比較器１４から出力される位相差信号の電位が所定時間（例えば、発振周波数の数周期分の時間）にわたって所定の電圧になったことを検出すると、ＰＬＬ回路１がロックしたと判定する。ＰＬＬ回路１がロックしている場合、周波数制御信号ＶＯの電位と、所定電位Ｖａとは等しい状態となる。また、ローパスフィルタ１６のコンデンサ及び補正電圧発生器１８のコンデンサ１８４には、同量の電荷が蓄積された状態となる。
【００２８】
制御回路１７は、時間ｔ１０においてＰＬＬ回路１がロックしたと判定すると、スイッチ１５を短絡状態から開放状態に切り替えるとともに基準発振器１１、分周器１３及び位相比較器１４の動作を停止させる。また、制御回路１７は、補正電圧発生器１８のスイッチ１８３を開放状態に切り替えるとともに、電圧変動検出器１９を動作させる。
【００２９】
時間ｔ１０以降、ローパスフィルタ１６には位相差信号が入力されないので、ローパスフィルタ１６は、コンデンサに蓄積された電荷によって平滑化信号ＶＬを出力し続ける。ここで、ローパスフィルタ１６では、リーク電流等によってコンデンサに蓄積された電荷が流出することから、平滑化信号ＶＬは、図３（ａ）に示すように時間の経過にしたがって徐々に低下する。
【００３０】
また、時間ｔ１０以降、補正電圧発生器１８は、ローパスフィルタ１６のリーク電流による平滑化信号ＶＬの電圧の変化量に相当する補正電圧信号ＶＣを発生する。具体的には、補正電圧発生器１８は、コンデンサ１８４の容量に基づいて定められた補正電圧信号ＶＣを発生する。
【００３１】
補正電圧発生器１８では、コンデンサ１８４に蓄積された電荷が、ローパスフィルタ１６に設けられたコンデンサに蓄積された電荷と同様に徐々にリークすることから、オペアンプ１８７のマイナス端子に印加される電圧は徐々に低下する。ここで、コンデンサ１８４の容量は、ローパスフィルタ１６に設けられているコンデンサの容量と同一であることから、オペアンプ１８７は、平滑化信号ＶＬの電位の低下の特性と逆特性の補正電圧信号ＶＣを出力する。すなわち、オペアンプ１８７は、平滑化信号ＶＬの電位の低下量に相当する電圧の補正電圧信号ＶＣを発生する。
【００３２】
補正電圧信号ＶＣの電位が上昇し続けている間（時間ｔ１０から時間ｔ２０の間）、加算器２０は、リーク電流等によって電位が低下している平滑化信号ＶＬと、平滑化信号ＶＬと逆特性の補正電圧信号ＶＣとを加算することから、周波数制御信号ＶＯの電位の変動が抑制される。
【００３３】
しかしながら、時間ｔ２０において、補正電圧信号ＶＣの電位が電源電圧Ｖｃｃに達すると、これ以降は電源電圧Ｖｃｃより高い電圧が出力されないことから、補正電圧信号ＶＣが平滑化信号ＶＬの低下分を補うことができず、周波数制御信号ＶＯの電位が低下し始める。
【００３４】
その後、時間ｔ３０において、周波数制御信号ＶＯの電位が閾値Ｖｔｈ以下となったことを電圧変動検出器１９が検出すると、制御回路１７は、スイッチ１５を開放状態から短絡状態に切り替えるとともに基準発振器１１、分周器１３及び位相比較器１４を動作させる。また、制御回路１７は、時間ｔ３０において、補正電圧発生器１８のスイッチ１８３を短絡状態に切り替えるとともに、電圧変動検出器１９の動作を停止させる。これにより、ＰＬＬ回路１は、時間ｔ４０において初期状態と同様の状態となる。その後、ＰＬＬ回路１は、上述した動作を繰り返す。
【００３５】
［第１の実施形態の効果］
以上のとおり、第１の実施形態のＰＬＬ回路１は、平滑化信号の変化量を補正する補正電圧信号を発生する補正電圧発生器１８と、ローパスフィルタ１６から出力された平滑化信号と補正電圧発生器１８から出力された補正電圧信号とを加算し、周波数制御信号として出力する加算器２０とを備える。
【００３６】
ＰＬＬ回路１が初期状態と同様の状態となる時間は、図３に示すようにｔ４０であり、図６に示す従来のＰＬＬ回路１００が初期状態と同様の状態となる時間は、図７に示すようにｔ１２である。ｔ１０からｔ４０までの時間間隔は、ｔ１０からｔ１２までの時間間隔よりも長いことから、ＰＬＬ回路１は、初期状態と同様の状態となるまでの時間が、従来のＰＬＬ回路１００に比べて長い。よって、ＰＬＬ回路１は、ＰＬＬ回路１がロックしている時間を長くすることができ、ロックしている時間において基準発振器１１、分周器１３及び位相比較器１４を停止させることができる。これにより、ＰＬＬ回路１は、ＰＬＬ回路１がロックしたときの出力信号の周波数変化を所望の範囲内に維持しつつ、従来のＰＬＬ回路１００に比べて回路動作の停止時間を長くすることができる。
【００３７】
なお、第１の実施形態において、補正電圧発生器１８は、抵抗１８１及び抵抗１８２に対して電源電圧Ｖｃｃを印加させ、コンデンサ１８４にローパスフィルタ１６のコンデンサと同量の電荷を蓄積させるようにしたが、これに限らない。例えば、補正電圧発生器１８は、抵抗１８１及び抵抗１８２の代わりに電流源を用いてもよい。また、補正電圧発生器１８は、図４に示すように、抵抗１８１、抵抗１８２、スイッチ１８３及びコンデンサ１８４を備えずに、ローパスフィルタ１６の制御信号が入力されるようにしてもよい。また、補正電圧発生器１８は、ＰＬＬ回路１がロックしたことを制御回路１７が検出してからの経過時間と、補正電圧との関係をＲＯＭに記憶しておき、ＤＡコンバータを用いて、当該経過時間に応じた補正電圧を出力するようにしてもよい。
【００３８】
また、上記の説明においては、コンデンサ１８４の容量が、ローパスフィルタ１６に設けられているコンデンサの容量と同一であるものとして説明したが、これに限らない。補正電圧発生器１８が、ローパスフィルタ１６に設けられているコンデンサの容量と異なる値の容量のコンデンサ１８４を有していても、オペアンプ１８７の増幅率を調整することによっても、平滑化信号ＶＬの低下分を補う補正電圧信号ＶＣを発生することができる。
【００３９】
＜第２の実施形態＞
［温度の変化量に基づいた補正電圧信号を出力する］
続いて、第２の実施形態について説明する。第２の実施形態の補正電圧発生器１８は、ローパスフィルタ１６におけるリーク電流及び周囲の温度の変化量に基づいた補正電圧信号を出力する点で第１の実施形態と異なり、その他の点では同じである。
【００４０】
図５は、第２の実施形態に係る補正電圧発生器１８の一例を示す図である。補正電圧発生器１８は、温度検出部１８８と、ＥＥＰＲＯＭ１８９と、温度補償部１９０と、加算器１９１とをさらに備える。
【００４１】
温度検出部１８８は、補正電圧発生器１８の周囲の温度を検出する。
ＥＥＰＲＯＭ１８９は、周囲温度と周波数制御信号の補正量との関係を示すテーブルを記憶する。
温度補償部１９０は、ＥＥＰＲＯＭ１８９に記憶されているテーブルを参照し、温度検出部１８８が検出した周囲の温度に対応する補正量を特定する。温度補償部１９０は、特定した補正量を示す温度補正信号を出力する。
【００４２】
加算器１９１は、オペアンプ１８７から出力された信号と、温度補償部１９０から出力された温度補正信号とを加算し、補正電圧信号ＶＣとして出力する。
【００４３】
［第２の実施形態の効果］
以上のとおり、第２の実施形態の補正電圧発生器１８は、周囲の温度の変化量に基づいた補正電圧信号ＶＣを出力することから、ＰＬＬ回路１がロックした後に周囲の温度が変化した場合であっても、電圧制御発振器１２が出力する第１発振信号が変動することを抑制することができる。
【００４４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【符号の説明】
【００４５】
１・・・ＰＬＬ回路、１１・・・基準発振器、１２・・・電圧制御発振器、１３・・・分周器、１４・・・位相比較器、１５・・・スイッチ、１６・・・ローパスフィルタ、１７・・・制御回路、１８・・・補正電圧発生器、１９・・・電圧変動検出器、２０・・・加算器
【図１】
2015220494.tif 000003
【図２】
2015220494.tif 000004
【図３】
2015220494.tif 000005
【図４】
2015220494.tif 000006
【図５】
2015220494.tif 000007
【図６】
2015220494.tif 000008
【図７】
2015220494.tif 000009