(57)【要約】【課題】半導体チップへ損傷を与えず、半導体チップの電気的特性を正確に測定可能な半導体チップ試験装置および半導体チップ試験方法を提供する。【解決手段】半導体チップ試験装置１００は、表面と裏面の両方に電極が形成された半導体チップに通電して当該チップの電気的特性を測定する。装置１００のステージ１０は、チップ１を支持するチップ支持部と、チップ支持部の周囲に平面視でチップの外周部と重なるように設けられた溝部とを含む。ステージ１０は、チップ支持部および溝部に設けられた複数の貫通孔を有する。当該複数の貫通孔は、排気孔または吸気孔として機能させる。【選択図】図２
2015132476.tif 000002
【特許請求の範囲】
【請求項１】
表面と裏面の両方に電極が形成された半導体チップに通電して該半導体チップの電気的特性を測定する半導体チップ試験装置であって、
前記半導体チップの表面に形成された電極に接触するプローブと、
前記半導体チップを支持するチップ支持部と、該チップ支持部の周囲に、平面視で前記半導体チップの外周部と重なるように設けられた溝部とを含むステージとを備え、
前記ステージは、前記チップ支持部および前記溝部に設けられた複数の貫通孔を有することを特徴とする、半導体チップ試験装置。
【請求項２】
前記ステージの溝部には、互いに隣接する２つの貫通孔が設けられたことを特徴とする、請求項１に記載の半導体チップ試験装置。
【請求項３】
前記ステージのチップ支持部には、さらに縞状の溝列部が設けられたことを特徴とする、請求項１または２に記載の半導体チップ試験装置。
【請求項４】
前記ステージのチップ支持部には、さらに格子状溝部が設けられたことを特徴とする、請求項１または２に記載の半導体チップ試験装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体チップ試験装置を用いた半導体チップ試験方法であって、
前記半導体チップの裏面を清浄にするために、前記複数の貫通孔の少なくとも一部を排気孔として作動させる工程と、
前記ステージの表面を清浄にするために、前記複数の貫通孔の少なくとも一部を吸気孔として作動させる工程とを含むことを特徴とする方法。
【請求項６】
請求項２に記載の半導体チップ試験装置を用いた半導体チップ試験方法であって、
前記半導体チップの側面を清浄にするために、前記互いに隣接する２つの貫通孔のうち、内側の貫通孔を排気孔として作動させ、外側の貫通孔を吸気孔として作動させる工程を含むことを特徴とする方法。
【請求項７】
半導体チップの電気的特性を測定する半導体チップ試験装置用のステージであって、
前記半導体チップを支持するチップ支持部と、該チップ支持部の周囲に、平面視で前記半導体チップの外周部と重なるように設けられた溝部とを含み、かつ、
前記チップ支持部および前記溝部に設けられた複数の貫通孔を有することを特徴とする、ステージ。
【発明の詳細な説明】
【技術分野】
【０００１】
両面に電極が形成された半導体チップに通電して当該半導体チップの電気的特性を測定する半導体チップ試験装置、半導体チップ試験方法、および半導体チップ試験装置用のステージに関する。
【背景技術】
【０００２】
半導体チップ試験装置は、半導体チップに形成された電極にプローブを接触させて通電し、半導体チップの電気的特性を測定する装置である。両面に電極が形成され、縦方向に通電する構造を有する半導体チップの場合、半導体チップが搭載されるステージを測定電極として用いることができる。
【０００３】
ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体チップでは、例えばオン抵抗の低下など、その電気的特性を向上させる目的で薄厚化が進んでおり、厚さが数μｍのものも存在する。
【０００４】
このとき、半導体チップの薄厚化に伴ってチップ裏面の電極構造（例えばコレクタ層、コレクタ電極）も薄膜化するため、ステージ表（おもて）面に付着した異物がチップ裏面の接合部（例えばコレクタ接合）を突き破ってその電気的特性に影響を与えることが考えられる。さらに、ステージ表面に異物が残留すると、電気的特性の測定結果が不安定となり、本来良品判定のものが誤判定となり歩留まりを低下させる原因となる。これに対し、例えば特許文献１には、ブローノズルまたはクリーニングブラシなどのクリーニング機構を用いて、半導体チップの裏面と接触するステージ表面を予め清浄にする半導体試験装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−７７０７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、例えば半導体チップをステージに搭載する際にも、半導体チップの外周部がステージに接触して屑が発生する。また一般に、半導体チップをステージ上に安定に保持するための吸着機構が装置に設けられており、当該屑が半導体チップの中央に吸い込まれてステージ表面に付着する場合がある。それゆえ、特許文献１のように、クリーニング機構を用いてステージ表面を予め清浄にしたとしても、やはり半導体チップへの損傷、電気的特性測定の誤判定による歩留まり低下を防止できなかった。
【０００７】
本発明は、上記課題を解決するためになされたものであり、半導体チップへ損傷を与えず、半導体チップの電気的特性を正確に測定できる半導体チップ試験装置および半導体チップ試験方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体チップ試験装置は、表面と裏面の両方に電極が形成された半導体チップに通電して当該半導体チップの電気的特性を測定する装置であり、
半導体チップの表面に形成された電極に接触するプローブと、
半導体チップを支持するチップ支持部と、当該チップ支持部の周囲に、平面視で半導体チップの外周部と重なるように設けられた溝部とを含むステージとを備える。
ステージは、チップ支持部および溝部に設けられた複数の貫通孔を有する。
【発明の効果】
【０００９】
本発明によれば、半導体チップへ損傷を与えず、半導体チップの電気的特性を正確に測定可能な半導体チップ試験装置および半導体チップ試験方法が実現される。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る半導体チップ試験装置のステージを示す斜視図である。
【図２】本発明の実施の形態１に係る半導体チップ試験装置のステージを示す平面図である。
【図３】本発明の実施の形態１に係る半導体チップ試験装置を示す図であり、図１のＡ−Ａ線断面図を、プローブが取り付けられた状態で示す。
【図４】本発明の実施の形態１に係る半導体チップ試験方法を説明する図であり、（ａ）はチップ裏面クリーニング工程を、（ｂ）はステージ表面クリーニング工程を示す。
【図５】本発明の実施の形態２に係る半導体チップ試験方法のステージ表面クリーニング工程を説明する図である。
【図６】本発明の実施の形態３に係る半導体チップ試験装置のステージを示す斜視図である。
【図７】本発明の実施の形態３に係る半導体チップ試験方法を説明する図であり、（ａ）はチップ裏面クリーニング工程を、（ｂ）はチップ側面クリーニング工程を示す。
【図８】本発明の実施の形態４に係る半導体チップ試験装置のステージを示す平面図である。
【図９】本発明の実施の形態４に係る半導体チップ試験方法を説明する図である。
【図１０】本発明の実施の形態５に係る半導体チップ試験装置のステージを示す平面図である。
【図１１】本発明の実施の形態５に係る半導体チップ試験方法を説明する図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態に係る半導体チップ試験装置および半導体チップ試験方法について、図面を参照しながら説明する。なお、各実施形態の説明において、同一または対応する構成には同一または対応する符号を付し、説明の繰り返しを省略する場合がある。以下、半導体チップを単にチップという。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係るチップ試験装置のステージを示す斜視図である。図２は、同ステージを示す平面図である。また、図３は、チップ試験装置を示す図である。図３は、図１のＡ−Ａ線断面図（図２のＢ−Ｂ線断面図）を、プローブが取り付けられた状態で示している。
チップ試験装置１００は、チップ１に通電して、当該チップ１の電気的特性を測定する装置である。チップ１としては、表面と裏面の両方に電極が形成され、縦方向に通電する構造を有するものを想定しているが、これに限定されることはない。チップ１がＩＧＢＴである場合、例えばその表面にはゲート電極とエミッタ電極とが形成され、裏面にはコレクタ電極が形成されている。
【００１３】
チップ試験装置１００は、チップ１が搭載されるステージ１０と、チップ１をステージ１０に搬送するコレット６０（図４参照）と、ステージ１０の上方に設置されたカメラ（図示せず）と、チップ１の表面電極に接触するプローブ５０などを備える。図３に示すように、プローブ５０は電源５１と電圧計・電流計（テスタ）５２に接続される。
【００１４】
図２には、ステージ１０の表面においてチップ１が搭載されるチップ搭載領域を破線で示している。ステージ１０には、そのチップ搭載領域の外周部を覆うようにその周方向に沿って溝部１１が設けられている。溝部１１の内側には、チップ１を支持するチップ支持部１２が画定される。チップ支持部１２の面積は、試験対象のチップ１の面積（チップ搭載領域の面積）よりも小さい。すなわち、溝部１１は、チップ支持部１２の周囲に、平面視でチップ１の外周部と重なるように設けられている。溝部１１の断面形状は、図３に図示した長方形に限られず、Ｕ字溝、Ｖ字溝などであってもよい。
【００１５】
ステージ１０には、外側から１３（１３ａ，１３ｂ），１４（１４ａ，１４ｂ），１５の符号を付して示す複数の貫通孔が設けられている。これらの貫通孔は、図１中のｚ方向、すなわちチップ１の表面から裏面に延びる。図２に示すように、貫通孔１４，１５はチップ支持部１２に設けられ、最も外側の貫通孔１３は溝部１１に連通するように設けられている。また、中央の貫通孔１５の径は、その他の貫通孔１３，１４の径に比べて大きい。
【００１６】
なお、図１では、ｘ方向に延びる中心線に沿って貫通孔が形成されたステージ１０を図示しているが、もちろんこれ以外の位置に貫通孔が形成されていてもよく、貫通孔の数は図示したものに限られない。また、貫通孔の形状は図示した円柱状に限られず、角柱状などであってもよい。これは、以下で説明する実施形態でも同様である。
【００１７】
ステージ１０は、例えば無酸素銅、タフピッチ銅、黄銅のような導電性材料からなる。本実施形態１では、ステージ１０を測定電極として機能させる。それゆえ、ステージ１０の表面には、接触抵抗を低減するために、金めっき、電解ニッケルめっき、無電解ニッケルリンめっきなどが施されている。
【００１８】
ステージ１０は、図示しない吸排気制御システムに接続されているおり、チップ１に向かう空気の流れ（図中の上向き矢印）を作る排気孔として作動するか、排気孔とは逆向きの空気の流れ（図中の下向き矢印）を作る吸気孔として作動するかを貫通孔ごとに制御できるように構成されている。一例として、ステージ１０は加圧ポンプと真空ポンプ（共に図示せず）にバルブを介して接続されてもよい。チップ１の電気的特性を測定する際には、図２に示すように、貫通孔の少なくとも一部が吸気孔として作動し、チップ１を吸着保持するように構成されている。
【００１９】
次に、上記チップ試験装置１００を用いたチップ試験方法について、図４を用いて説明する。
まず、予め両面に電極が形成されかつチップ状に分割された（ダイシング工程）半導体ウエハから、コレット６０を用いてチップ１を吸着および搬送し、ステージ１０の上に搭載する（チップ搭載工程Ｓ１０）。なお、コレット６０は、チップ１への損傷を防ぐためにラバー系などの柔らかい材料からなる。また、コレット６０は筒状に形成されており、図示しない真空ポンプに接続されてチップ１を吸着できるように構成されている。図４に示すように、コレット６０を用いてチップ１の中央部を吸着すると、チップ１の外周部がステージ１０側に垂れ下がるように変形する。
【００２０】
上記チップ搭載工程Ｓ１０は、チップ裏面クリーニング工程Ｓ１１とステージ表面クリーニング工程Ｓ１２とを含む。
【００２１】
図４（ａ）は、チップ裏面クリーニング工程Ｓ１１を示す。
チップ裏面クリーニング工程Ｓ１１では、貫通孔１３〜１５を排気孔として作動させる。すなわち、ステージ１０の上方で、貫通孔１３〜１５を通じてチップ１の裏面に対して空気（不活性ガス）を吹き付ける。空気が吹き付けられると、チップ１の裏面に付着した異物ｆｃが除去されることになる。本実施形態１では、ステージ１０に設けられる複数の貫通孔１３〜１５のうち中央に設けられる貫通孔１５が最も大きい径を有するため、チップ１の裏面で中央部から外周部に向かう空気の流れが生じ、異物ｆｃが効率的に除去されることになる。
【００２２】
図４（ｂ）は、ステージ表面クリーニング工程Ｓ１２を示す。
ステージ表面クリーニング工程Ｓ１２では、貫通孔１３〜１５を吸気孔として作動させ、かつチップ１をステージ１０に向けて下降させる。チップ１の下降と共に吸着力が増加し、ステージ表面の異物ｆｓ、ダイシング工程で発生するチップ側面の切削屑ｓｄが、いずれかの貫通孔１３〜１５により、吸引および除去されることになる。
【００２３】
工程Ｓ１０に続いて、吸着保持されたチップ１の電気的特性をプローブ５０により測定する（工程Ｓ２０）。このとき、チップ１の表面に形成された電極をカメラで認識することにより、当該電極に対してプローブ５０を正確に接触させることができる。
【００２４】
以上で説明したチップ試験装置１００およびそれを用いたチップ試験方法によれば、以下のような効果が得られる。
【００２５】
まず、工程Ｓ１１とＳ１２により、チップ裏面の異物ｆｃ、ステージ表面の異物ｆｓおよびチップ側面の切削屑ｓｄが効率的に除去される。
【００２６】
さらに、従来のチップ試験装置の構成では、チップをステージに搭載する際にチップの外周部がステージの表面に接触していたため、当該接触により発生した屑がステージ表面に付着することがあった。
一方、装置１００ではステージ１０に溝部１１が設けられており、チップ１の外周部がステージ１０と接触しないため、そもそも接触による屑が発生しない。
【００２７】
また、半導体ウエハのダイシング工程で発生したチップ１の（Ｓｉ、ＳｉＣなどの材料からなる）切削屑ｓｄがチップ１の裏面電極の一部と繋がった状態でチップ１の外周部側面に存在する可能性があるところ、装置１００ではステージ１０に溝部１１が設けられており、チップ１の外周部がステージ１０と接触しないため、切削屑ｓｄがステージ１０の表面に付着することがない。
【００２８】
以上のようにして、チップ１へ損傷を与えず、チップ１の電気的特性を正確に測定できるチップ試験装置１００およびチップ試験方法が実現される。
【００２９】
実施の形態２．
図５は、本発明の実施の形態２に係るチップ試験方法を説明する図である。
本実施形態２では、上記ステージ表面クリーニング工程Ｓ１２において貫通孔１４を排気孔として作動させることが特徴である。その他の構成については、実施形態１と同様であり、説明を省略する。
【００３０】
この構成によれば、上記工程Ｓ１２において、貫通孔１４から貫通孔１３に向かう空気の流れが生じる。この空気の流れにより、工程Ｓ１２では、チップ１とステージ１０との間からステージ１０表面の異物ｆｓが確実に除去される。さらに、チップ１の切削屑ｓｄ、チップ１裏面の異物ｆｃなどがチップ１とステージ１０との間に残留していたとしても、これらは上記空気の流れにより確実に除去され、したがって挟み込まれることがない。それゆえ本実施形態２によれば、実施形態１で説明した効果がより確実に得られる。
【００３１】
実施の形態３．
図６は、本発明の実施の形態３に係るチップ試験装置のステージを示す斜視図である。
本実施形態３に係るチップ試験装置は、ステージ２０の構成において実施形態１に係るチップ試験装置１００と異なる。ステージ２０には、複数の貫通孔２３（２３ａ〜２３ｄ），２５が設けられており、ステージ２０の溝部に、互いに隣接する２つの貫通孔が設けられていることを特徴とする。図６に示すように、溝部２１に設けられた貫通孔２３ａと２３ｂとが隣接し、貫通孔２３ｃと２３ｄとが隣接している。また、中央の貫通孔２５の径は、貫通孔２３の径に比べて大きい。
【００３２】
図７は、本発明の実施の形態３に係るチップ試験方法を説明する図である。
本実施形態３では、上記チップ裏面クリーニング工程Ｓ１１において貫通孔２３，２５を排気孔として作動させ、続いてステージ側面クリーニング工程Ｓ１３（図７（ｂ）参照）を実施する。図７（ｂ）に示すように、この工程Ｓ１３では、中央の貫通孔２５と最も外側の貫通孔２３ａ，２３ｄとを吸気孔として、貫通孔２３ｂ，２３ｃを排気孔として作動させる。
【００３３】
その他の構成については、実施形態１と同様であり、説明を省略する。
【００３４】
本実施形態３によれば、ステージ側面クリーニング工程Ｓ１３において、貫通孔２２ｂ（２２ｃ）から貫通孔２２ａ（２２ｄ）に向かう空気の流れが生じる。それゆえ、チップ裏面クリーニング工程Ｓ１１において除去されたチップ側面の切削屑ｓｄがチップ１とステージ２０との間に残留したとしても、上記空気の流れにより溝部２３内に吸い込まれて確実に除去され、したがって挟み込まれることが防止される。それゆえ本実施形態３によれば、実施形態１で説明した効果がより確実に得られる。
【００３５】
実施の形態４．
図８は、本発明の実施の形態４に係るチップ試験装置のステージを示す平面図である。
本実施形態３に係るチップ試験装置は、ステージ３０の構成において実施形態１に係るチップ試験装置１００と異なる。ステージ３０では、実施形態１で説明したチップ支持部に縞状の溝列部８１が設けられている。溝列部８１は、ｙ方向に延びる１列または複数列の溝（図８では６列）から構成される。また、ステージ３０には、複数の貫通孔３３（３３ａ，３３ｂ），８３（８３ａ，８３ｂ），８４（８４ａ〜８４ｄ），８５が設けられている。最も外側の貫通孔３３は、溝部３１に設けられている。貫通孔８３，８４は、溝列部８１の溝の谷部分にそれぞれ設けられ、中央の貫通孔８５は、溝列部８１の溝の山部分に設けられている。中央の貫通孔８５の径は、その他の貫通孔３３，８３，８４の径に比べて大きい。なお、図９では溝部３１の深さと溝列部８１の深さを同等に描いているが、両者は同一である必要はない。
【００３６】
図９は、本発明の実施の形態４に係るチップ試験方法を説明する図である。
本実施形態４では、上記チップ搭載工程Ｓ１０にわたって、貫通孔３３，８４，８５を吸気孔として作動させ、貫通孔８３を排気孔として作動させる。
【００３７】
その他の構成については、実施形態１と同様であり、説明を省略する。
【００３８】
本実施形態４によれば、チップ裏面の異物ｆｃ、ステージ表面の異物ｆｓなどが溝列部８１に吸い込まれやすくなり、チップ１とステージ３０の間に挟み込まれることが防止される。それゆえ本実施形態４によれば、実施形態１で説明した効果がより確実に得られる。
【００３９】
なお、溝列部８１の溝列の数は、チップ１の大きさなどに応じて適宜増加、減少させることができる。より多くの溝列を設けることにより、本実施形態４の効果を高めることができる。また、必ずしも溝列部８１のすべての溝の谷部分に貫通孔が設けられる必要はない。
【００４０】
実施の形態５．
図１０は、本発明の実施の形態５に係るチップ試験装置のステージを示す平面図である。
本実施形態３に係るチップ試験装置は、ステージ４０の構成において実施形態１に係るチップ試験装置１００と異なる。
ステージ４０では、実施形態１で説明したチップ支持部に格子状溝部９１が設けられている。格子状溝部９１は、ｘ方向に延びる１行または複数行の溝（図１０では１行）と、ｙ方向に延びる１列または複数列の溝（図９では６列）とから構成される。また、ステージ４０には、４３（４３ａ，４３ｂ），９３（９３ａ，９３ｂ），９４（９４ａ〜９４ｄ），９５が設けられている。最も外側の貫通孔４３は、溝部４１に設けられている。貫通孔９３，９４は、格子状溝部９１の溝の谷部分にそれぞれ設けられ、好ましくは格子状溝部９１の谷部分において、ｘ方向に延びる溝とｙ方向に延びる溝とが交差する位置に設けられる（図１０参照）。中央の貫通孔９５の径は、その他の貫通孔４３，９３，９４の径に比べて大きい。なお、図１１では溝部４１の深さと溝列部９１の深さを同等に描いているが、両者は同一である必要はない。
【００４１】
図１１は、本発明の実施の形態５に係るチップ試験方法を説明する図である。
本実施形態５では、上記チップ搭載工程Ｓ１０にわたって、貫通孔４３，９４，９５を吸気孔として作動させ、貫通孔９３を排気孔として作動させる。
【００４２】
その他の構成については、実施形態１と同様であり、説明を省略する。
【００４３】
本実施形態５によれば、実施形態４と同様に、実施形態１で説明した効果をさらに高めることができる。
【００４４】
なお、格子状溝部９１の溝の行数と列数は、チップ１の大きさなどに応じて適宜増加、減少させることができる。溝の行数と列数をより増加させることで、本実施形態５の効果を高めることができる。また、必ずしも格子状溝部９１のｙ方向に延びるすべての溝の谷部分に、貫通孔が設けられる必要はない。
【００４５】
以上で説明した各実施の形態は、発明の要旨を逸脱しない範囲で組み合わせることができ、種々の変更、改良が加えられてもよい。
【符号の説明】
【００４６】
１  半導体チップ、  １０，２０，３０，４０  ステージ、  １１，２１，３１，４１  溝部、  １２，２２  チップ支持部、  １３〜１５、２２，２５、３３，８３〜８５、４３，９３〜９５  貫通孔、  ５０  プローブ、  ６０  コレット、  ８１  溝列部、  ９１  格子状溝部、  １００  半導体チップ試験装置。
【図１】
2015132476.tif 000003
【図２】
2015132476.tif 000004
【図３】
2015132476.tif 000005
【図４】
2015132476.tif 000006
【図５】
2015132476.tif 000007
【図６】
2015132476.tif 000008
【図７】
2015132476.tif 000009
【図８】
2015132476.tif 000010
【図９】
2015132476.tif 000011
【図１０】
2015132476.tif 000012
【図１１】
2015132476.tif 000013