(57)【要約】【課題】向上した電流駆動能力を有し、安定して動作するバッファ回路を提供する。【解決手段】本実施形態に係るバッファ回路は、第１〜第４のトランジスタと第１〜第３の電流源とを備える。第１のトランジスタは、制御端子を入力端子に接続され、第１の端子を出力端子と接続される。第２のトランジスタは、制御端子を入力端子に接続され、第１の端子を出力端子と接続され、第２の端子を第１の電源と接続される。第１の電流源は、第１のトランジスタの第２の端子と第１の電源との間に接続される。第３のトランジスタは、第１の端子を出力端子と接続される。第４のトランジスタは、第１の端子を第１のトランジスタの第２の端子と接続され、制御端子からバイアス電圧を印加され、第２の端子を第３のトランジスタの制御端子と接続される。第２の電流源は、第４のトランジスタの第２の端子と第２の電源との間に接続される。第３の電流源は、出力端子と接続される。【選択図】図１
2015100036.tif 000002
【特許請求の範囲】
【請求項１】
制御端子を入力端子に接続され、第１の端子を出力端子と接続された第１のトランジスタと、
制御端子を前記入力端子に接続され、第１の端子を前記出力端子と接続され、第２の端子を第１の電源と接続された第２のトランジスタと、
前記第１のトランジスタの第２の端子と前記第１の電源との間に接続された第１の電流源と、
第１の端子を前記出力端子と接続された第３のトランジスタと、
第１の端子を前記第１のトランジスタの第２の端子と接続され、制御端子からバイアス電圧を印加され、第２の端子を前記第３のトランジスタの制御端子と接続された第４のトランジスタと、
前記第４のトランジスタの第２の端子と第２の電源との間に接続された第２の電流源と、
前記出力端子と接続された第３の電流源と、
を備えるバッファ回路。
【請求項２】
制御端子を入力端子に接続され、第１の端子を出力端子と接続された第１のトランジスタと、
制御端子を前記入力端子に接続され、第１の端子を前記出力端子と接続され、第２の端子を第１の電源と接続された第２のトランジスタと、
前記第１のトランジスタの第２の端子と前記第１の電源との間に接続された第１の電流源と、
第１の端子を前記出力端子と接続された第３のトランジスタと、
第１の端子を前記第１のトランジスタの第２の端子と接続され、制御端子からバイアス電圧を印加され、第２の端子を前記第３のトランジスタの制御端子と接続された第４のトランジスタと、
前記第４のトランジスタの第２の端子と第２の電源との間に接続された第２の電流源と、
第１の端子を前記第４のトランジスタの第２の端子と接続され、制御端子からバイアス電圧を印加される第５のトランジスタと、
を備えたバッファ回路。
【請求項３】
前記出力端子と接続された第３の電流源をさらに備える請求項２に記載のバッファ回路。
【請求項４】
前記出力端子と前記第４のトランジスタの第１の端子との間に容量素子を備えた請求項１〜請求項３のいずれか１項に記載のバッファ回路。
【請求項５】
前記第１の電流源が供給する電流は、前記第２の電流源が供給する電流よりも大きい請求項１〜請求項４のいずれか１項に記載のバッファ回路。
【請求項６】
前記第１のトランジスタ及び第２のトランジスタの第１の端子はソース端子又はエミッタ端子であり、
前記第１のトランジスタ及び第２のトランジスタの第２の端子と前記第３のトランジスタの第１の端子とはドレイン端子又はコレクタ端子であり、
前記第１のトランジスタ及び第２のトランジスタの前記制御端子はゲート端子又はベース端子である請求項１〜請求項５のいずれか１項に記載のバッファ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、バッファ回路に関する。
【背景技術】
【０００２】
従来、バッファ回路としてソースフォロア回路が広く用いられている。しかし、ソースフォロア回路には、ソース端子に接続されるバイアス電流源の電流により電流駆動能力が制限されるという課題があった。この課題を解決するために、並列に接続された２つのトランジスタのゲート端子にそれぞれ入力電圧を印加し、一方のトランジスタのドレイン電流が少なくなった場合にバイアス電流源の電流を制御するソースフォロア回路が提案されている。しかし、このようなソースフォロア回路は、電流駆動能力を向上させるためにバイアス電流を大きくする必要があるため、消費電力が大きくなってしまうという問題があった。
【０００３】
また、ソースフォロア回路を構成するトランジスタのドレイン電流を一定電流と比較し、比較結果を電圧に変換し、当該電圧によりバイアス電流を制御するように構成されたソースフォロア回路も提案されている。しかし、このようなソースフォロア回路は、トランジスタのドレイン電流が比較される一定電流により電流駆動能力が制限されるという問題があった。
【０００４】
さらに、上述のような従来のソースフォロア回路は、トランジスタの寄生容量による位相遅れなどの影響により、動作が不安定になることがあった。例えば、従来のソースフォロア回路では、周波数特性にピークが生じ、出力電圧にリンギングが生じることがあった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１７１８５４号公報
【非特許文献】
【０００６】
【非特許文献１】IEEE ISCAS 1999, pp.II-212 - II-215
【発明の概要】
【発明が解決しようとする課題】
【０００７】
向上した電流駆動能力を有し、安定して動作するバッファ回路を提供する。
【課題を解決するための手段】
【０００８】
本実施形態に係るバッファ回路は、第１のトランジスタと、第２のトランジスタと、第１の電流源と、第３のトランジスタと、第４のトランジスタと、第２の電流源と、第３の電流源と、を備える。第１のトランジスタは、制御端子を入力端子に接続され、第１の端子を出力端子と接続される。第２のトランジスタは、制御端子を入力端子に接続され、第１の端子を出力端子と接続され、第２の端子を第１の電源と接続される。第１の電流源は、第１のトランジスタの第２の端子と第１の電源との間に接続される。第３のトランジスタは、第１の端子を出力端子と接続される。第４のトランジスタは、第１の端子を第１のトランジスタの第２の端子と接続され、制御端子からバイアス電圧を印加され、第２の端子を第３のトランジスタの制御端子と接続される。第２の電流源は、第４のトランジスタの第２の端子と第２の電源との間に接続される。第３の電流源は、出力端子と接続される。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係るバッファ回路を示す回路図。
【図２】図１のバッファ回路のＡＣ解析のシミュレーション結果を示す図。
【図３】図１のバッファ回路のトランジェント解析のシミュレーション結果を示す図。
【図４】位相補償容量を備えた図１のバッファ回路を示す回路図。
【図５】図４のバッファ回路のＡＣ解析のシミュレーション結果を示す図。
【図６】第２実施形態に係るバッファ回路を示す回路図。
【図７】図６のバッファ回路のトランジェント解析のシミュレーション結果を示す図。
【図８】図６のバッファ回路のＡＣ解析のシミュレーション結果を示す図。
【図９】第３実施形態に係るバッファ回路を示す回路図。
【図１０】図９のバッファ回路のトランジェント解析のシミュレーション結果を示す図。
【図１１】位相補償容量を備えた図９のバッファ回路を示す回路図。
【図１２】図１１のバッファ回路のトランジェント解析のシミュレーション結果を示す図。
【発明を実施するための形態】
【００１０】
バッファ回路は、入力端子Ｉｎｐｕｔから入力された信号を増幅し、出力端子Ｏｕｔｐｕｔから出力する。以下では、ＭＯＳトランジスタにより構成されたバッファ回路について説明するが、バッファ回路は、バイポーラトランジスタを用いて構成することも可能である。以下の説明におけるＭＯＳトランジスタをバイポーラトランジスタと置換し、ソース端子をエミッタ端子と、ドレイン端子をコレクタ端子と、ゲート端子をベース端子と置換することにより、バイポーラトランジスタを用いてバッファ回路を構成することができる。
【００１１】
また、以下ではＮ型のＭＯＳトランジスタを主として用いた実施形態について説明するが、Ｐ型のＭＯＳトランジスタやＰＮＰ型のバイポーラトランジスタを主として用いてバッファ回路を構成することもできる。以下の説明におけるＮ型（Ｐ型）のＭＯＳトランジスタをＰ型（Ｎ型）のＭＯＳトランジスタ又はＰＮＰ型（ＮＰＮ型）のバイポーラトランジスタと置換し、グランド（電源）と接続された端子を電源（グランド）と接続することにより、Ｐ型のＭＯＳトランジスタやＰＮＰ型のバイポーラトランジスタを主として用いたバッファ回路を構成することができる。
【００１２】
（第１実施形態）
以下、第１実施形態に係るバッファ回路について図１〜図５を参照して説明する。ここで、図１は、第１実施形態に係るバッファ回路を示す回路図である。図１に示すように、バッファ回路は、入力端子Ｉｎｐｕｔと、出力端子Ｏｕｔｐｕｔと、トランジスタＭ１〜Ｍ４と、電流源Ｉｂ１〜Ｉｂ３と、を備える。
【００１３】
トランジスタＭ１（第１のトランジスタ）は、Ｎ型のＭＯＳトランジスタ（以下、「ＮＭＯＳトランジスタ」という）であって、ゲート端子（制御端子）を入力端子Ｉｎｐｕｔと接続され、ソース端子（第１の端子）を出力端子Ｏｕｔｐｕｔと接続され、ドレイン端子（第２の端子）を電流源Ｉｂ１と接続されている。トランジスタＭ１には、入力端子Ｉｎｐｕｔから入力された入力電圧Ｖｉｎと出力端子Ｏｕｔｐｕｔから出力される出力電圧との差に応じたドレイン電流Ｉ１が流れる。
【００１４】
トランジスタＭ２（第２のトランジスタ）は、ＮＭＯＳトランジスタであって、ゲート端子（制御端子）を入力端子Ｉｎｐｕｔと接続され、ソース端子（第１の端子）を出力端子Ｏｕｔｐｕｔと接続され、ドレイン端子（第２の端子）を電源（第１の電源）と接続されている。トランジスタＭ２には、入力端子Ｉｎｐｕｔから入力された入力電圧Ｖｉｎと出力端子Ｏｕｔｐｕｔから出力される出力電圧との差に応じたドレイン電流Ｉ２が流れる。
【００１５】
トランジスタＭ３（第３のトランジスタ）は、ＮＭＯＳトランジスタであって、ゲート端子（制御端子）をトランジスタＭ４のドレイン端子と接続され、ソース端子をグランド（第２の電源）と接続され、ドレイン端子（第１の端子）を出力端子Ｏｕｔｐｕｔと接続されている。トランジスタＭ３には、入力端子Ｉｎｐｕｔから入力された入力電圧Ｖｉｎと出力端子Ｏｕｔｐｕｔから出力される出力電圧との差に応じたドレイン電流Ｉ３が流れる。
【００１６】
トランジスタＭ４（第４のトランジスタ）は、Ｐ型のＭＯＳトランジスタ（以下、「ＰＭＯＳトランジスタ」という）であって、ゲート端子（制御端子）からバイアス電圧Ｖｂ１を印加され、ソース端子（第１の端子）をトランジスタＭ１のドレイン端子と接続され、ドレイン端子（第２の端子）をトランジスタＭ３のゲート端子と接続されている。トランジスタＭ４には、電流源Ｉｂ１の電流Ｉｂ１とトランジスタＭ１を流れるドレイン電流Ｉ１との差分のドレイン電流Ｉ４が流れる（Ｉ４＝Ｉｂ１−Ｉ１）。
【００１７】
電流源Ｉｂ１（第１の電流源）は、電源とトランジスタＭ１のドレイン端子及びトランジスタＭ４のソース端子との間に接続されている。電流源Ｉｂ１は、トランジスタＭ１，Ｍ４にバイアス電流Ｉｂ１を供給する。
【００１８】
電流源Ｉｂ２（第２の電流源）は、グランドとトランジスタＭ３のゲート端子及びトランジスタＭ４のドレイン端子との間に接続されている。電流源Ｉｂ２は、トランジスタＭ４にバイアス電流Ｉｂ２を供給する。なお、バイアス電流Ｉｂ１，Ｉｂ２は、Ｉｂ１＞Ｉｂ２となるように設定されている。
【００１９】
電流源Ｉｂ３（第３の電流源）は、グランドと出力端子との間に接続されている。電流源Ｉｂ３は、トランジスタＭ１，Ｍ２にバイアス電流Ｉｂ３を供給する。
【００２０】
次に、本実施形態の動作について説明する。入力端子Ｉｎｐｕｔから入力電圧Ｖｉｎが入力されると、略１倍の利得で増幅されたＶｏｕｔが出力端子Ｏｕｔｐｕｔから出力される（Ｖｉｎ≒Ｖｏｕｔ）。入力電圧Ｖｉｎが一定の場合、Ｉ４＝Ｉｂ２，Ｉ１＝Ｉｂ１−Ｉｂ２で一定となり、トランジスタＭ１，Ｍ３，Ｍ４からなる電流制御回路を流れる電流の変化は小さくなる。この場合、トランジスタＭ２と電流源Ｉｂ３とから構成されるソースフォロア回路の動作が支配的になり、バッファ回路の動作に対する電流制御回路の影響は抑制される。したがって、バッファ回路は安定動作が可能となる。
【００２１】
入力電圧Ｖｉｎが緩やかに変化する場合も同様であり、入力電圧Ｖｉｎ、すなわちトランジスタＭ１のゲート端子の電圧の変化に追従してトランジスタＭ１のソース端子の電圧が変化するため、Ｉ４＝Ｉｂ２，Ｉ１＝Ｉｂ１−Ｉｂ２となる。したがって、バッファ回路は安定動作が可能となる。
【００２２】
これに対して、入力電圧Ｖｉｎが急激に変化した場合、トランジスタＭ１のソース端子の電圧は入力電圧Ｖｉｎの変化に瞬間的に追従できない。例えば、入力電圧Ｖｉｎが急激に上昇した場合、トランジスタＭ１のソース端子の電圧は、入力電圧Ｖｉｎの変化に追従して上昇することができないため、トランジスタＭ１のゲートソース間電圧が上昇する。これにより、ドレイン電流Ｉ１は増加するが、バイアス電流Ｉｂ１で制限されてしまう。ドレイン電流Ｉ１が増加すると、Ｉ４＝Ｉｂ１−Ｉ１であるから、ドレイン電流Ｉ４が減少する（Ｉ４＜Ｉｂ２）。ドレイン電流Ｉ４が減少すると、トランジスタＭ４のドレイン端子の電圧、すなわち、トランジスタＭ３のゲート端子の電圧が低下し、ドレイン電流Ｉ３が減少する。ドレイン電流Ｉ３が減少することにより、出力端子Ｏｕｔｐｕｔへの吐き出し電流が増加する。入力電圧Ｖｉｎが急激に上昇した場合に、トランジスタＭ４のドレイン電流が０となるように設定することもできる。この場合、Ｉ１＝Ｉｂ１，Ｉ４＝０となり、ドレイン電流Ｉ３がより減少し、出力端子Ｏｕｔｐｕｔへの吐き出し電流がより増加する。また、トランジスタＭ２のドレイン電流は制限されないため、大電流を出力端子Ｏｕｔｐｕｔへの吐き出すことができる。このように入力電圧Ｖｉｎが急激に変化した場合、吐き出し電流が増加し、出力電圧であるトランジスタＭ２，Ｍ１のソース端子の電圧は入力電圧Ｖｉｎに追従して上昇する。入力電圧Ｖｉｎの変化が少なくなると入力電圧Ｖｉｎの上昇が緩やかになり、トランジスタＭ１のソース端子の電圧がＶｉｎの変化に追従して上昇する。これにより、電流制御回路は、Ｉ４＝Ｉｂ２となるように動作する。
【００２３】
また、入力電圧Ｖｉｎが急激に低下した場合、トランジスタＭ１，Ｍ２のソース端子の電圧は、入力電圧Ｖｉｎの変化に追従して低下することができないため、トランジスタＭ１，Ｍ２のゲートソース間電圧が低下する。これにより、ドレイン電流Ｉ１、ドレイン電流Ｉ２が減少する。ドレイン電流Ｉ１が減少すると、Ｉ４＝Ｉｂ１−Ｉ１であるから、ドレイン電流Ｉ４が増加する（Ｉ４＞Ｉｂ２）。ドレイン電流Ｉ４が増加すると、トランジスタＭ４のドレイン端子の電圧、すなわち、トランジスタＭ３のゲート端子の電圧が上昇し、ドレイン電流Ｉ３が増加する。ドレイン電流Ｉ３が増加することにより、出力端子Ｏｕｔｐｕｔからの吸い込み電流が増加する。入力電圧Ｖｉｎが急激に低下した場合に、トランジスタＭ１がオフとなるように設定することもできる。この場合、Ｉ４＝Ｉｂ１，Ｉ１＝０となり、ドレイン電流Ｉ３がより増加し、出力端子Ｏｕｔｐｕｔからの吸い込み電流がより増加する。入力電圧Ｖｉｎの変化が少なくなると、入力電圧Ｖｉｎの低下が緩やかになり、トランジスタＭ１のソース端子の電圧がＶｉｎの変化に追従して低下する。これにより、電流制御回路は、Ｉ４＝Ｉｂ２となるように動作する。
【００２４】
以上説明したとおり、本実施形態によれば、トランジスタＭ１，Ｍ３，Ｍ４からなる電流制御回路により、出力端子Ｏｕｔｐｕｔの吐き出し電流及び吸い込み電流を増加させ、電流駆動能力を向上させることができる。また、入力電圧Ｖｉｎが一定の場合や緩やかに変化する場合には、トランジスタＭ２と電流源Ｉｂ３からなるソースフォロア回路の動作が支配的になるとともに、入力電圧Ｖｉｎの各状態において、電流源Ｉｂ３が供給するバイアス電流によりバッファ回路全体の位相ずれが抑制される。したがって、本実施形態に係るバッファ回路は安定動作が可能である。
【００２５】
図２は、本実施形態に係るバッファ回路のトランジェント解析によるシミュレーション結果である。図２に示すように、出力電圧にはリンギングが生じておらず、バッファ回路が安定的に動作していることが確認できる。また、図３は、本実施形態に係るバッファ回路のＡＣ解析によるシミュレーション結果である。図３に示すように、周波数特性には不安定を示すようなピーキングが形成されていないことが確認できる。
【００２６】
図４は、本実施形態の変形例を示す回路図である。図４に示すように、バッファ回路は、出力端子ＯｕｔｐｕｔとトランジスタＭ４のソース端子との間に容量Ｃｃを備える。これにより、入力電圧Ｖｉｎが急激に変化した場合のドレイン電流Ｉ３，Ｉ４の変化が抑制される。したがって、出力電圧Ｖｏｕｔのオーバーシュートやアンダーシュートを抑制することができる。
【００２７】
図５は、図４のバッファ回路のトランジェント解析によるシミュレーション結果である。図４に示すように、出力電圧にはリンギングが生じておらず、バッファ回路が安定的に動作していることが確認できる。また、図２において入力電圧の立下り時に見られた出力電圧のアンダーシュートが改善されていることが確認できる。
【００２８】
（第２実施形態）
次に、第２実施形態に係るバッファ回路について図６〜図８を参照して説明する。ここで、図６は、第２実施形態に係るバッファ回路を示す回路図である。図６に示すように、バッファ回路は、入力端子Ｉｎｐｕｔと、出力端子Ｏｕｔｐｕｔと、トランジスタＭ１〜Ｍ７と、電流源Ｉｂ１，Ｉｂ２，Ｉｂ４と、を備える。トランジスタＭ１〜Ｍ４及び電流源Ｉｂ１，Ｉｂ２は、第１実施形態と同様の構成であるため説明を省略する。
【００２９】
トランジスタＭ５（第５のトランジスタ）は、ＮＭＯＳトランジスタであって、ゲート端子（制御端子）をトランジスタＭ６のゲート端子と接続され、ソース端子（第１の端子）をトランジスタＭ４のドレイン端子と接続され、ドレイン端子（第２の端子）を電源と接続されている。トランジスタＭ５には、所定のバイアス電圧Ｖｂ２が印加されており、バイアス電圧Ｖｂ２に応じたバイアス電流Ｉ５が流れている。
【００３０】
トランジスタＭ６，Ｍ７及び電流源Ｉｂ４は、トランジスタＭ５にバイアス電圧Ｖｂ２を印加するためのバイアス回路である。トランジスタＭ６，Ｍ７はＮＭＯＳトランジスタであり、縦積みに接続されている。入力電圧Ｖｉｎが略一定の時、トランジスタＭ５のソース電圧はトランジスタＭ３のゲート電圧であり、トランジスタＭ７のゲート電圧、つまり、トランジスタＭ６のソース電圧と概ね同じである。よって、トランジスタＭ５には電流源Ｉｂ４から供給された電流に応じたドレイン電流が流れる。なお、トランジスタＭ５のバイアス回路の構成は、任意に選択することができる。
【００３１】
次に、本実施形態の動作について説明する。入力端子Ｉｎｐｕｔから入力電圧Ｖｉｎが入力されると、略１倍の利得で増幅されたＶｏｕｔが出力端子Ｏｕｔｐｕｔから出力される（Ｖｉｎ≒Ｖｏｕｔ）。入力電圧Ｖｉｎが一定の場合、Ｉ４＝Ｉｂ２−Ｉ５，Ｉ１＝Ｉｂ１−（Ｉｂ２−Ｉ５）で一定となり、トランジスタＭ１，Ｍ３，Ｍ４からなる電流制御回路を流れる電流の変化は小さくなる。この場合、トランジスタＭ３のゲート電圧はトランジスタＭ５のソース電圧によりほぼ決定されるため、トランジスタＭ３は電流源として動作する。よってトランジスタＭ２により構成されるソースフォロア回路は、従来の単純なソースフォロアと同じ動作となり、バッファ回路は安定動作が可能となる。
【００３２】
入力電圧Ｖｉｎが緩やかに変化する場合も同様であり、入力電圧Ｖｉｎ、すなわちトランジスタＭ１のゲート端子の電圧の変化に追従してトランジスタＭ１のソース端子の電圧が変化するため、Ｉ４＝Ｉｂ２−Ｉ５，Ｉ１＝Ｉｂ１−（Ｉｂ２−Ｉ５）となる。したがって、バッファ回路は安定動作が可能となる。
【００３３】
より詳細には、入力電圧Ｖｉｎが緩やかに上昇する場合、本実施形態において、ドレイン電流Ｉ４が減少し、ドレイン電流Ｉ５が増加する。トランジスタＭ３のゲート端子の電圧の低下は、トランジスタＭ５のドレイン電流の変化によるトランジスタＭ５のゲートソース間電圧の変化分となるので、第１実施形態に比べて小さくなる。すなわち、本実施形態におけるトランジスタＭ４のドレイン端子におけるインピーダンスは、トランジスタＭ５のトランスコンダクタンスｇｍ分の１であり、第１実施形態の場合に比べて低くなっている。このため、ドレイン電流Ｉ４の変化によるトランジスタＭ３のゲート端子の電圧の変化、すなわち、ドレイン電流Ｉ３の変化が第１実施形態の場合に比べて小さくなる。したがって、バッファ回路が安定的に動作可能となる。
【００３４】
また、入力電圧Ｖｉｎが緩やかに低下する場合、本実施形態において、ドレイン電流Ｉ４が増加し、ドレイン電流Ｉ５は減少する。ただし、ドレイン電流Ｉ５はゼロにはならない。トランジスタＭ３のゲート端子の電圧の上昇は、トランジスタＭ５のドレイン電流の変化によるトランジスタＭ５のゲートソース間電圧の変化分となるので、第１実施形態に比べて小さくなる。すなわち、本実施形態におけるトランジスタＭ４のドレイン端子におけるインピーダンスは、トランジスタＭ５のトランスコンダクタンスｇｍ分の１であり、第１実施形態の場合に比べて低くなっている。このため、ドレイン電流Ｉ４の変化によるトランジスタＭ３のゲート端子の電圧の変化、すなわち、ドレイン電流Ｉ３の変化が第１実施形態の場合に比べて小さくなる。したがって、バッファ回路が安定的に動作可能となる。
【００３５】
これに対して、入力電圧Ｖｉｎが急激に変化した場合、トランジスタＭ１のソース端子の電圧は入力電圧Ｖｉｎの変化に瞬間的に追従できない。例えば、入力電圧Ｖｉｎが急激に上昇した場合、トランジスタＭ１のソース端子の電圧は、入力電圧Ｖｉｎの変化に追従して上昇することができないため、トランジスタＭ１のゲートソース間電圧が上昇する。これにより、ドレイン電流Ｉ１が増加する。ドレイン電流Ｉ１が増加すると、Ｉ４＝Ｉｂ１−Ｉ１であるから、ドレイン電流Ｉ４が減少する。ドレイン電流Ｉ４の減少分、トランジスタＭ５のドレイン電流Ｉ５が増えるため、トランジスタＭ５のゲートソース間電圧が大きくなる。このため、トランジスタＭ３のゲート端子の電圧が低下し、ドレイン電流Ｉ３が減少する。ドレイン電流Ｉ３が減少することにより、出力端子Ｏｕｔｐｕｔへの吐き出し電流が増加する。また、トランジスタＭ２のドレイン電流は制限されないため、大電流を出力端子Ｏｕｔｐｕｔへ吐き出すことができる。このように入力電圧Ｖｉｎが急激に変化した場合、吐き出し電流が増加する。出力電圧であるトランジスタＭ１，Ｍ２のソース端子の電圧は、入力電圧Ｖｉｎの上昇にわずかに遅れて追従して上昇する。
【００３６】
なお、入力電圧Ｖｉｎが急激に上昇した場合に、トランジスタＭ４のドレイン電流が０となるように設定することもできる。この場合、Ｉ１＝Ｉｂ１，Ｉ４＝０となり、ドレイン電流Ｉ３がより減少し、出力端子Ｏｕｔｐｕｔへの吐き出し電流がより増加する。入力電圧Ｖｉｎの変化が少なくなると、入力電圧Ｖｉｎの上昇が緩やかになり、トランジスタＭ１のソース端子の電圧が入力電圧Ｖｉｎの変化に追従して上昇する。これにより、電流制御回路は、Ｉ４＝Ｉｂ２−Ｉ５，Ｉ１＝Ｉｂ１−（Ｉｂ２−Ｉ５）となる。したがって、バッファ回路は安定動作が可能となる。
【００３７】
また、入力電圧Ｖｉｎが急激に低下した場合、トランジスタＭ１のソース端子の電圧は、入力電圧Ｖｉｎの変化に追従して低下することができないため、トランジスタＭ１のゲートソース間電圧が低下する。これにより、ドレイン電流Ｉ１が減少する。ドレイン電流Ｉ１が減少すると、Ｉ４＝Ｉｂ１−Ｉ１であるから、ドレイン電流Ｉ４が増加する。増加したドレイン電流Ｉ４がＩｂ２より大きくなると、トランジスタＭ５はオフし、トランジスタＭ３のゲート端子の電圧が上昇し、ドレイン電流Ｉ３が増加する。ドレイン電流Ｉ３が増加することにより、出力端子Ｏｕｔｐｕｔからの吸い込み電流が増加する。
【００３８】
入力電圧Ｖｉｎの変化が少なくなると、入力電圧Ｖｉｎの低下が緩やかになり、トランジスタＭ１のソース端子の電圧がＶｉｎの変化に追従して低下する。これにより、電流制御回路は、Ｉ４＝Ｉｂ２−Ｉ５，Ｉ１＝Ｉｂ１−（Ｉｂ２−Ｉ５）となる。したがって、バッファ回路は安定動作が可能となる。
【００３９】
以上説明したとおり、本実施形態によれば、トランジスタＭ１，Ｍ３，Ｍ４からなる電流制御回路により、出力端子Ｏｕｔｐｕｔの吐き出し電流及び吸い込み電流を増加させ、電流駆動能力を向上させることができる。また、入力電圧Ｖｉｎが一定の場合や緩やかに変化する場合には、トランジスタＭ５により、トランジスタＭ３のゲート電圧の変化が小さくなり、トランジスタＭ３のドレイン電流の変化も小さく、ほぼ一定となる。このため、トランジスタＭ２によるソースフォロア回路の動作が支配的になる。したがって、本実施形態に係るバッファ回路は安定動作が可能である。
【００４０】
図７は、本実施形態に係るバッファ回路のトランジェント解析によるシミュレーション結果である。図７に示すように、出力電圧にはリンギングが生じておらず、バッファ回路が安定的に動作していることが確認できる。また、図８は、本実施形態に係るバッファ回路のＡＣ解析によるシミュレーション結果である。図８に示すように、周波数特性には不安定を示すようなピーキングが形成されていないことが確認できる。なお、本実施形態に係るバッファ回路は、出力端子ＯｕｔｐｕｔとトランジスタＭ４のソース端子との間に容量Ｃｃを備えてもよい。これにより、入力電圧Ｖｉｎが急激に変化した場合のドレイン電流Ｉ３，Ｉ４の変化が抑制される。したがって、出力電圧Ｖｏｕｔのオーバーシュートやアンダーシュートを抑制することができる。
【００４１】
（第３実施形態）
次に、第３実施形態に係るバッファ回路について図９〜図１２を参照して説明する。ここで、図９は、第３実施形態に係るバッファ回路を示す回路図である。図９に示すように、本実施形態に係るバッファ回路は、第１実施形態と第２実施形態とを組み合わせて構成され、入力端子Ｉｎｐｕｔと、出力端子Ｏｕｔｐｕｔと、トランジスタＭ１〜Ｍ７と、電流源Ｉｂ１〜Ｉｂ４と、を備える。本実施形態の各構成及び動作は、第１実施形態及び第２実施形態で説明した通りであるため説明を省略する。
【００４２】
図１０は、本実施形態に係るバッファ回路のトランジェント解析によるシミュレーション結果である。図１０に示すように、出力電圧にはリンギングが生じておらず、バッファ回路が安定的に動作していることが確認できる。
【００４３】
図１１は、本実施形態の変形例を示す回路図である。図１１に示すように、バッファ回路は、出力端子ＯｕｔｐｕｔとトランジスタＭ４のソース端子との間に容量Ｃｃを備える。これにより、入力電圧Ｖｉｎが急激に変化した場合のドレイン電流Ｉ３，Ｉ４の変化が抑制される。したがって、出力電圧Ｖｏｕｔのオーバーシュートやアンダーシュートを抑制することができる。
【００４４】
図１２は、図１１のバッファ回路のトランジェント解析によるシミュレーション結果である。図１２に示すように、出力電圧にはリンギングが生じておらず、バッファ回路が安定的に動作していることが確認できる。また、図１２において入力電圧の立下り時に見られた出力電圧のアンダーシュートが改善されていることが確認できる。
【００４５】
なお、本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素を適宜組み合わせることによって種々の発明を形成できる。また例えば、各実施形態に示される全構成要素からいくつかの構成要素を削除した構成も考えられる。さらに、異なる実施形態に記載した構成要素を適宜組み合わせてもよい。
【図１】
2015100036.tif 000003
【図２】
2015100036.tif 000004
【図３】
2015100036.tif 000005
【図４】
2015100036.tif 000006
【図５】
2015100036.tif 000007
【図６】
2015100036.tif 000008
【図７】
2015100036.tif 000009
【図８】
2015100036.tif 000010
【図９】
2015100036.tif 000011
【図１０】
2015100036.tif 000012
【図１１】
2015100036.tif 000013
【図１２】
2015100036.tif 000014