(57)【要約】【課題】シャーシ型の中継装置において、ＰＣＩｅネットワークを用いた可用性が高い管理機能を実現する。【解決手段】ファブリックカードＦＣは、エンドポイント（１４）と、ＰＣＩｅポートＰＴ１〜ＰＴ３を持つＰＣＩｅスイッチ１３と、バス番号設定部３２と、を備える。ＰＣＩｅポートＰＴ１は、トランスペアレント・ブリッジ（ＴＢ）が設定され、マスタ用管理カードＭＣ［１］のルートコンプレックス１２ａに接続される。ＰＴ２は、ノン・トランスペアレント・ブリッジ（ＮＴＢ）が設定され、バックアップ用管理カードＭＣ［２］のルートコンプレックス１２ｂに接続される。ＰＴ３は、ＴＢが設定され、エンドポイント（１４）に接続される。バス番号設定部３２は、ＰＴ１〜ＰＴ３が持つコンフィグレーションレジスタに含まれるバス番号を固定的に設定する。【選択図】図３
2015154127.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ、イーサネットフレームに対する所定の処理を行うエンドポイントと、ＰＣＩｅ規格に基づくパケットを中継するＰＣＩｅスイッチと、バス番号設定部と、を備える複数の処理カードと、
第１プロセッサと、第１ルートコンプレックスと、を備え、前記複数の処理カードを管理するマスタ用管理カードと、
第２プロセッサと、第２ルートコンプレックスと、を備え、前記マスタ用管理カードに障害が生じた場合に、前記マスタ用管理カードに代わって前記複数の処理カードを管理するバックアップ用管理カードと、
前記複数の処理カード、前記マスタ用管理カードおよび前記バックアップ用管理カードがそれぞれ着脱される複数のカードスロットを備える配線基板と、
を有する中継装置であって、
前記ＰＣＩｅスイッチは、
トランスペアレント・ブリッジが設定され、前記配線基板を介して前記第１ルートコンプレックスに接続される第１ポートと、
ノン・トランスペアレント・ブリッジが設定され、前記配線基板を介して前記第２ルートコンプレックスに接続される第２ポートと、
トランスペアレント・ブリッジが設定され、同一の処理カード上の前記エンドポイントに接続される第３ポートと、
を備え、
前記バス番号設定部は、前記第１ポート、前記第２ポートおよび前記第３ポートが持つコンフィグレーションレジスタに含まれるバス番号を固定的に設定する、
中継装置。
【請求項２】
請求項１記載の中継装置において、
前記配線基板は、前記複数のカードスロットに対してそれぞれ異なるスロット番号を固定的に設定するスロット番号設定機構を備え、
前記バス番号設定部は、自身が取り付けられるカードスロットから前記スロット番号設定機構によって設定される前記スロット番号を取得し、当該スロット番号に基づいて前記バス番号を設定する、
中継装置。
【請求項３】
請求項２記載の中継装置において、さらに、
前記マスタ用管理カードと前記バックアップ用管理カードとの間を接続する、ＰＣＩｅバスとは異なる第１通信回線を備え、
前記マスタ用管理カードと前記バックアップ用管理カードは、前記第１通信回線を介して前記複数の処理カードの管理情報を同期し、
前記バックアップ用管理カードは、前記第１通信回線を介して前記マスタ用管理カードの障害有無を監視する、
中継装置。
【請求項４】
請求項２記載の中継装置において、
前記中継装置は、さらに、前記複数の処理カードのそれぞれと、前記バックアップ用管理カードとの間を接続する、ＰＣＩｅバスとは異なる複数の第２通信回線を備え、
前記複数の処理カードのそれぞれは、さらに、
前記エンドポイントの障害を検出する障害検出部と、
前記障害検出部によって障害が検出された際に、前記第２通信回線を介して前記バックアップ用管理カードに通知を行う障害通知部と、
を有する、
中継装置。
【請求項５】
請求項２記載の中継装置において、
前記複数のカードスロットには、さらに、装置外部との間でイーサネットフレームの送信または受信を行う複数のラインカードが取り付けられ、
前記複数の処理カードが備える前記エンドポイントのそれぞれは、前記配線基板を介して前記複数のラインカード間でのイーサネットフレームの中継を行う、
中継装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シャーシ型の中継装置に関し、例えば、中継装置の内部管理機能に関する。
【背景技術】
【０００２】
例えば、特許文献１には、ＰＣＩエクスプレス（以降、ＰＣＩｅと略す）スイッチにノン・トランスペアレント・ブリッジを設定することで構築したマルチホストシステムにおいて、ＰＣＩｅの通信経路とは異なる通信経路で各ホスト間の同期を行う同期手段を備えた構成が示されている。同期手段は、デバイスドライバ情報の通知作業等を行う。
【０００３】
特許文献２には、複数のゲストＯＳを搭載した物理サーバと、複数のＩＯデバイスと、物理サーバと複数のＩＯデバイスとの間を接続するスイッチとを備えた計算システムにおいて、複数のＩＯデバイスに接続されるスイッチ内のＩＯブリッジにＰＣＩバス番号を固定的に割り当てる方式が示されている。これにより、ホットプラグに伴い生じ得る、ゲストＯＳが使用する各ＩＯデバイスの論理的なＩＯリソースＩＤと、物理的なＩＯリソースＩＤとの間の不一致を防止できる。
【０００４】
特許文献３には、ＰＣＩｅネットワークシステムにおいて、ノン・トランスペアレント・ブリッジの一方側から他方側にコンフィグレーション・リクエストを発行することができないという問題を解決するための方式が示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２４８６６２号公報
【特許文献２】特開２０１０−３９７６０号公報
【特許文献３】特開２０１２−８３９７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば、一つの筐体内に、複数のラインカードと、ファブリックカードと、管理カードとを搭載した所謂シャーシ型と呼ばれる中継装置が知られている。各ラインカードは、装置外部との間でフレームの送信または受信を行い、ファブリックカードは、複数のラインカード間でのフレームの中継を担う。管理カードは、各ラインカードやファブリックカードの設定や状態等の管理を含めて中継装置全体を管理する。
【０００７】
管理カードは、信頼性の向上のため、多重化される場合が多い。例えば、中継装置は、マスタ用管理カードとバックアップ用管理カードを搭載し、マスタ用管理カードに障害が生じた際にはバックアップ用管理カードに切り替える。また、ファブリックカードも、信頼性の向上や負荷分散のため、多重化される場合が多い。この場合、あるラインカードが装置外部から受信した各フレームは、複数のファブリックカードに適宜分散して送信されたのち、他のラインカードに中継される。また、複数のファブリックカードのいずれかに障害が生じた際、フレームの中継処理は、残りのファブリックカードに縮退して行われる。
【０００８】
このような構成において、例えば、各ファブリックカードにプロセッサ（ＣＰＵ：Central Processing Unit）が搭載される場合、管理カードは、自身のプロセッサと各ファブリックカードに搭載されるプロセッサとの間の通信を介して各ファブリックカードを管理することができる。ただし、各ファブリックカードにプロセッサを搭載した場合、中継装置の小型化や低コスト化等が図れない場合がある。そこで、例えば、各管理カードと各ファブリックカードとの間で、ＰＣＩｅ規格に基づくＰＣＩｅネットワークを構築することが考えれる。
【０００９】
当該ＰＣＩｅネットワークを用いた場合、管理カード内にはＰＣＩｅ規格に基づくルートコンプレックスが搭載される。管理カード内のプロセッサは、ルートコンプレックスを介して各ファブリックカードに搭載された所定の機能を持つエンドポイントとの間で通信を行い、これによって各ファブリックカードを管理する。ただし、当該エンドポイントは、実際には、前述した管理カードの多重化に伴い、２個のルートコンプレックスに接続する必要がある。しかしながら、ＰＣＩｅ規格では、１つのルートコンプレックスを頂点としたツリー状のネットワーク構造を用いることが原則とされ、１つのＰＣＩｅネットワーク内には１個のルートコンプレックスしか存在することができない。
【００１０】
このような２個のルートコンプレックスが存在する場合に対応するため、ポートに対して、通常のトランスペアレント・ブリッジ（以下、ＴＢと略す）と呼ばれる機能ではなく、ノン・トランスペアレント・ブリッジ（以下、ＮＴＢと略す）と呼ばれる機能を設定可能なＰＣＩｅスイッチが知られている。例えば、各ファブリックカードに当該ＰＣＩｅスイッチを搭載した場合、当該ＰＣＩｅスイッチの各ポートは、それぞれ、マスタ用管理カードと、スレーブ用管理カードと、同一ファブリックカード上のエンドポイントとに接続される。そして、スレーブ用管理カードが接続されるポートにはＮＴＢが設定され、それ以外のポートにはＴＢが設定される。
【００１１】
ここで、例えば、ファブリックカードは、適宜、着脱が行われる場合がある。しかしながら、ＮＴＢの設定機能を持つＰＣＩｅスイッチの中には、ＮＴＢが、所謂ホットプラグに対応できない仕様となっているものがある。この場合、バックアップ用管理カードは、アクティブ状態となった場合に、ファブリックカードを適切に管理できなくなる。
【００１２】
本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、ＰＣＩｅネットワークを用いた可用性が高い管理機能を持つシャーシ型の中継装置を提供することにある。
【００１３】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【００１５】
本実施の形態による中継装置は、複数の処理カードと、マスタ用管理カードと、バックアップ用管理カードと、配線基板と、を備える。複数の処理カードは、それぞれ、イーサネット（登録商標）フレームに対する所定の処理を行うエンドポイントと、ＰＣＩｅ規格に基づくパケットを中継するＰＣＩｅスイッチと、バス番号設定部と、を備える。マスタ用管理カードは、第１プロセッサと、第１ルートコンプレックスと、を備え、複数の処理カードを管理する。バックアップ用管理カードは、第２プロセッサと、第２ルートコンプレックスと、を備え、マスタ用管理カードに障害が生じた場合に、マスタ用管理カードに代わって複数の処理カードを管理する。配線基板は、複数の処理カード、マスタ用管理カードおよびバックアップ用管理カードがそれぞれ着脱される複数のカードスロットを備える。ＰＣＩｅスイッチは、第１〜第３ポートを備える。第１ポートは、トランスペアレント・ブリッジが設定され、配線基板を介して第１ルートコンプレックスに接続される。第２ポートは、ノン・トランスペアレント・ブリッジが設定され、配線基板を介して第２ルートコンプレックスに接続される。第３ポートは、トランスペアレント・ブリッジが設定され、同一の処理カード上のエンドポイントに接続される。バス番号設定部は、第１ポート〜第３ポートが持つコンフィグレーションレジスタに含まれるバス番号を固定的に設定する。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、シャーシ型の中継装置において、ＰＣＩｅネットワークを用いた可用性が高い管理機能を実現可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１による中継装置において、その構成の一例を示す概略図である。
【図２】図１の中継装置において、その外形の一例を示す概略図である。
【図３】図１および図２の中継装置において、その主要部の構成例を示す概略図である。
【図４】図３におけるＮＴＢの主要な機能の一例を示す概念図である。
【図５】図３のＰＣＩｅスイッチの各ＰＣＩｅポートが持つコンフィグレーションレジスタの一例を示す概略図である。
【図６】（ａ）および（ｂ）は、図３におけるスロット番号設定機構のそれぞれ異なる構成例を示す概略図である。
【図７】図１および図３等の中継装置において、通常時の概略的な管理動作の一例を示す説明図である。
【図８】図１および図３等の中継装置において、マスタ用管理カードに障害が生じた場合の概略的な管理動作の一例を示す説明図である。
【図９】図１および図３等の中継装置において、ホットプラグが生じた場合の概略的な管理動作の一例を示す説明図である。
【図１０】本発明の実施の形態２による中継装置において、その構成の一例を示す概略図である。
【発明を実施するための形態】
【００１８】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１９】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
《中継装置の全体構成》
図１は、本発明の実施の形態１による中継装置において、その構成の一例を示す概略図である。図１に示す中継装置１０は、１個の筐体内に複数のカードを搭載したシャーシ型のスイッチ装置となっている。中継装置１０は、例えば、ＯＳＩ（Open Systems Interconnection）に基づくレイヤ２の中継処理を行うＬ２ＳＷや、レイヤ３の中継処理を行うＬ３ＳＷ等に該当する。ここでは、便宜上、中継装置１０がＬ２ＳＷである場合を例として説明を行う。
【００２２】
中継装置１０は、複数（ここではｍ枚）のラインカードＬＣ［１］〜ＬＣ［ｍ］と、複数（ここでは３枚）のファブリックカードＦＣ［１］〜ＦＣ［３］と、複数（ここでは２枚）の管理カードＭＣ［１］，ＭＣ［２］と、を備える。以降、複数のラインカードＬＣ［１］〜ＬＣ［ｍ］のそれぞれを代表してラインカードＬＣと称し、複数のファブリックカードＦＣ［１］〜ＦＣ［３］のそれぞれを代表してファブリックカードＦＣと称する。また、複数の管理カードＭＣ［１］，ＭＣ［２］のそれぞれを代表して管理カードＭＣと称する。
【００２３】
各ラインカードＬＣは、複数（ここではｎ個）の外部ポートＰ［１］〜Ｐ［ｎ］と、複数のファブリックカード用ポートＦ［１］〜Ｆ［３］と、を備え、イーサネット（登録商標）フレーム（以降、フレームと略す）に対する所定の処理を行う。具体的には、各ラインカードＬＣは、装置外部との間で、外部ポートＰ［１］〜Ｐ［ｎ］およびイーサネット回線１８を介してフレームの送信または受信を行う。以降、外部ポートＰ［１］〜Ｐ［ｎ］のそれぞれを代表して外部ポートＰと称し、ファブリックカード用ポートＦ［１］〜Ｆ［３］のそれぞれを代表してファブリックカード用ポートＦと称する。
【００２４】
ファブリックカードＦＣ［１］，ＦＣ［２］，ＦＣ［３］は、それぞれ、ＰＣＩｅスイッチ１３ａ，１３ｂ，１３ｃと、スイッチデバイス１４ａ，１４ｂ，１４ｃと、を備える。以降、ＰＣＩｅスイッチ１３ａ，１３ｂ，１３ｃのそれぞれを代表してＰＣＩｅスイッチ１３と称し、スイッチデバイス１４ａ，１４ｂ，１４ｃのそれぞれを代表してスイッチデバイス１４と称する。
【００２５】
各スイッチデバイス１４は、ＰＣＩｅ規格に基づくエンドポイントであり、フレームに対する所定の処理を行う。具体的には、各スイッチデバイス１４は、複数のラインカードＬＣ［１］〜ＬＣ［ｍ］にそれぞれ通信回線１７を介して接続され、複数のラインカード間でのフレームの中継を行う。通信回線１７は、特に限定はされないが、例えば、イーサネット回線等である。ここでは、スイッチデバイス１４ａは、各ラインカードＬＣのファブリックカード用ポートＦ［１］にそれぞれ接続される。同様に、スイッチデバイス１４ｂは、各ファブリックカード用ポートＦ［２］にそれぞれ接続され、スイッチデバイス１４ｃは、各ファブリックカード用ポートＦ［３］にそれぞれ接続される。
【００２６】
管理カード（マスタ用管理カード）ＭＣ［１］は、プロセッサ（第１プロセッサ）１１ａと、ＰＣＩｅ規格に基づくルートコンプレックス１２ａと、を備え、複数のファブリックカードＦＣ［１］〜ＦＣ［３］を管理する。管理カード（バックアップ用管理カード）ＭＣ［２］は、プロセッサ（第２プロセッサ）１１ｂと、ルートコンプレックス１２ｂと、を備え、管理カードＭＣ［１］に障害が生じた場合に、これに代わって複数のファブリックカードＦＣ［１］〜ＦＣ［３］を管理する。
【００２７】
各ファブリックカードＦＣのＰＣＩｅスイッチ１３は、３個のＰＣＩｅポート（第１〜第３ポート）ＰＴ１〜ＰＴ３を備え、各ＰＣＩｅポート間でＰＣＩｅ規格に基づくパケットを中継する。各ＰＣＩｅポート（第１ポート）ＰＴ１は、ＰＣＩｅバス１５を介して管理カードＭＣ［１］上のルートコンプレックス（第１ルートコンプレックス）１２ａに接続される。各ＰＣＩｅポート（第２ポート）ＰＴ２は、ＰＣＩｅバス１５を介して管理カードＭＣ［２］上のルートコンプレックス（第２ルートコンプレックス）１２ｂに接続される。各ＰＣＩｅポート（第３ポート）ＰＴ３は、ＰＣＩｅバス１６を介して同一ファブリックカードＦＣ上のスイッチデバイス（すなわちエンドポイント）１４に接続される。
【００２８】
ここで、アクティブ状態の管理カードＭＣに搭載されたプロセッサ（１１ａ又は１１ｂ）は、ＰＣＩｅ規格に基づく通信を介して、複数のファブリックカードＦＣ［１］〜ＦＣ［３］の内部設定や内部状態等の管理を行う。通常時には、管理カード（マスタ用管理カード）ＭＣ［１］がアクティブ状態、管理カード（バックアップ用管理カード）ＭＣ［２］がスタンバイ状態となる。一方、管理カードＭＣ［１］に障害が生じた場合には、管理カードＭＣ［２］がアクティブ状態、管理カードＭＣ［１］がスタンバイ状態となる。
【００２９】
また、管理カードＭＣ［１］と管理カードＭＣ［２］との間は、ＰＣＩｅバスと異なる通信回線（第１通信回線）１９を介して接続される。管理カードＭＣ［１］と管理カードＭＣ［２］は、通信回線１９を介して前述した複数のファブリックカードＦＣ［１］〜ＦＣ［３］の管理情報を同期する。また、管理カードＭＣ［２］は、通信回線１９を介して管理カードＭＣ［１］の障害有無を監視する。通信回線１９は、特に限定はされないが、イーサネット回線等である。
【００３０】
《中継装置のフレーム中継処理》
次に、図１の中継装置が行うフレームの中継処理について簡単に説明する。まず、各ラインカードＬＣは、図示は省略するが、ポートと当該ポートの先に存在するＭＡＣアドレスとの関係を保持するアドレステーブルを備える。各ラインカードＬＣは、外部ポートＰ［１］〜Ｐ［ｎ］のいずれかでフレームを受信した際に、アドレステーブルに基づいて宛先のポートを判別し、当該宛先のポートに当該フレームを中継する。
【００３１】
具体的には、各ラインカードＬＣは、宛先のポートが自身のラインカードの外部ポートＰである場合には、当該外部ポートＰにフレームを中継する。一方、各ラインカードＬＣは、宛先のポートが他のラインカードの外部ポートＰである場合には、所定の分散規則に基づいてファブリックカード用ポートＦ［１］〜Ｆ［３］のいずれかを選択し、当該選択したファブリックカード用ポートにフレームを中継する。
【００３２】
このファブリックカード用ポートへのフレームの中継に際し、各ラインカードＬＣは、宛先のラインカードＬＣおよび外部ポートＰを示す識別子を当該フレームに付加する。ラインカードＬＣからのフレームを受信したスイッチデバイス１４は、当該フレームに付加された識別子に基づき、所定のラインカードＬＣに当該フレームを中継する。また、スイッチデバイス１４からのフレームを受信したラインカードＬＣも、当該フレームに付加された識別子に基づき、所定の外部ポートＰに当該フレームを中継する。
【００３３】
このように、複数のラインカードＬＣ［１］〜ＬＣ［ｍ］の間でのフレームの中継は、所定の分散規則に基づき、複数のファブリックカードＦＣ［１］〜ＦＣ［３］のいずれかを介して行われる。これにより、処理負荷の分散や、通信帯域の向上が図れる。また、複数のファブリックカードＦＣ［１］〜ＦＣ［３］のいずれかに障害が生じた場合、フレームの中継は、残りのファブリックカードＦＣに縮退して行われる。これにより、耐障害性（可用性）の向上が実現可能になる。
【００３４】
《中継装置の外形》
図２は、図１の中継装置において、その外形の一例を示す概略図である。図２に示す中継装置１０は、前述したラインカードＬＣ、ファブリックカードＦＣおよび管理カードＭＣに加えて、配線基板２５を有する。ラインカードＬＣには、装置外部に向けて複数の外部ポートＰが設けられる。配線基板２５は、ラインカードＬＣ、ファブリックカードＦＣおよび管理カードＭＣがそれぞれ着脱される複数のカードスロット２６を持つ。図１に示したＰＣＩｅバス１５および通信回線１７は、配線基板２５に形成される。図１に示した通信回線１９は、例えば、配線基板２５に形成される場合や、装置外部のイーサネット回線で構成される場合がある。後者の場合、管理カードＭＣは、例えば、装置外部に向けた管理用の外部ポートを持つ。
【００３５】
《中継装置の問題点》
例えば、図１の各ファブリックカードＦＣがプロセッサを備える場合、各管理カードＭＣのプロセッサ（１１ａ，１１ｂ）は、各ファブリックカードＦＣのプロセッサとの間で通信を行うことで各ファブリックカードＦＣのスイッチデバイス１４を管理することができる。ただし、中継装置１０の小型化のためには、各ファブリックカードＦＣは、プロセッサを搭載しないことが望ましい。
【００３６】
そこで、図１では、管理カードＭＣ［１］，ＭＣ［２］にルートコンプレックス１２ａ，１２ｂを搭載し、各ファブリックカードＦＣにＰＣＩｅスイッチ１３を搭載することで、ＰＣＩｅネットワークが構築されている。ＰＣＩｅスイッチ１３において、ルートコンプレックス１２ａに接続されるＰＣＩｅポート（第１ポート）ＰＴ１には、トランスペアレント・ブリッジ（ＴＢ）が設定され、ルートコンプレックス１２ｂに接続されるＰＣＩｅポート（第２ポート）ＰＴ２には、ノン・トランスペアレント・ブリッジ（ＮＴＢ）が設定される。また、スイッチデバイス（エンドポイント）１４に接続されるＰＣＩｅポート（第３ポート）ＰＴ３には、ＴＢが設定される。
【００３７】
このようにＮＴＢを設定することで、プロセッサ１１ａ（ルートコンプレックス１２ａ）とプロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、互いに相手の存在が見えなくなり、互いに独立したアドレス空間でスイッチデバイス（エンドポイント）１４にアクセスすることが可能になる。例えば、ＮＴＢは、プロセッサ１１ｂからスイッチデバイス１４にアクセスがあった場合、そのアドレス空間を、プロセッサ１１ａ側から見たスイッチデバイス１４のアドレス空間に変換したのち、スイッチデバイス１４にアクセスする。
【００３８】
しかしながら、ＮＴＢは、例えば、図２に示したような各ファブリックカードＦＣの着脱時にホットプラグを行えない場合がある。ホットプラグとは、例えば、各ファブリックカードＦＣの着脱時に、それに応じた適切な各種設定変更を、ＰＣＩｅネットワークのリセットを経ることなく動的に行う機能を意味する。
【００３９】
具体的には、例えば、図１におけるファブリックカードＦＣ［１］に障害が生じた場合を想定する。この場合、当該ファブリックカードＦＣ［１］は、通常、カードスロット２６から取り外されて修理等が行われたのち、再度、カードスロット２６に取り付けられる。ＴＢ側のプロセッサ１１ａ（ルートコンプレックス１２ａ）は、ファブリックカードＦＣ［１］が取り付けられたことを認識し、当該ファブリックカードＦＣ［１］のＰＣＩｅスイッチ１３ａ等に対してバス番号を動的に割り当て、スイッチデバイス（エンドポイント）１４ａにアクセスするためのアドレス空間を動的にマッピングする。すなわち、プロセッサ１１ａは、ホットプラグを行う。
【００４０】
ただし、当該プロセッサ１１ａ（ルートコンプレックス１２ａ）によって割り当てられるバス番号は、ファブリックカードＦＣ［１］の取り外し前と取り付け後とで異なる場合がある。アドレス空間のマッピングは、バス番号に応じて順次行われる場合が多く、バス番号が変更されると、スイッチデバイス（エンドポイント）１４ａにアクセスするためのアドレス空間も変更され得る。このように、動的にバス番号やアドレス空間が変更されると、これに応じてＮＴＢにおけるアドレス空間の変換規則も動的に変更する必要がある。
【００４１】
しかしながら、ＮＴＢは、このアドレス空間の変換規則を動的に変更できない場合がある。その結果、バックアップ用管理カードＭＣ［２］がアクティブ状態となった際に、ＮＴＢ側のプロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、スイッチデバイス（エンドポイント）１４ａにアクセスすることができず、ファブリックカードＦＣ［１］を管理することができなくなる。
【００４２】
このような問題を解決するため、例えば、バックアップ用管理カードＭＣ［２］がアクティブ状態となった際に、ＰＣＩｅネットワークをリセットし、ＰＣＩｅポートＰＴ１をＮＴＢに、ＰＣＩｅポートＰＴ２をＴＢに再設定するような方法が考えられる。この場合、プロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、リセット後のコンフィグレーション・アクセスを介してＰＣＩｅネットワークを適切に設定できるようになり、その後のホットプラグにも対応可能になる。ただし、ＰＣＩｅネットワークのリセットを行うと、スイッチデバイス（エンドポイント）１４にもリセットが生じるため、リセット後の所定の期間で、中継装置１０によるフレームの中継動作が停止することになる。
【００４３】
なお、図１では省略されているが、各管理カードＭＣは、実際には、各ラインカードＬＣの管理も行う。各ラインカードＬＣには、通常、フィルタリングやマルチキャスト等の複雑なフレーム処理に対応するためのプロセッサが搭載される。したがって、各管理カードＭＣのプロセッサ（１１ａ，１１ｂ）は、各ラインカードＬＣのプロセッサとの間で通信を行うことで各ラインカードを管理することができる。ただし、各ラインカードＬＣがプロセッサを搭載しない場合には、前述したファブリックカードＦＣの場合と同様の問題が生じることになる。
【００４４】
《中継装置の主要部の構成》
図３は、図１および図２の中継装置において、その主要部の構成例を示す概略図である。図３では、図１における３枚のファブリックカードＦＣ［１］〜ＦＣ［３］の中の１枚のファブリックカード（処理カード）ＦＣが代表的に示されている。残りの２枚のファブリックカードに関しても、図３と同様の構成になる。また、ここでは、エンドポイントが搭載される処理カードをファブリックカードＦＣとするが、前述したように、各ラインカードＬＣがプロセッサを搭載しない場合には、処理カードをラインカードＬＣとすることも可能である。この場合、エンドポイントは、ラインカードＬＣ上に搭載される各種デバイスとなる。さらに、各処理カード上のエンドポイントの数は、１個に限らず、複数個であってもよい。この場合、ＰＣＩｅスイッチ１３が持つＰＣＩｅポート（第３ポート）ＰＴ３の数が、当該エンドポイントの数に応じて増加することになる。
【００４５】
図３に示す配線基板２５は、図２に示したカードスロット２６に加えて、スロット番号設定機構３３を備える。スロット番号設定機構３３は、詳細は図６で述べるが、複数のカードスロット２６に対してそれぞれ異なるスロット番号を固定的に設定する。図３に示すファブリックカードＦＣは、図１に示したＰＣＩｅスイッチ１３およびスイッチデバイス１４に加えて、スロットコネクタ３１と、バス番号設定部３２と、を備える。スロットコネクタ３１は、カードスロット２６に対して電気的および物理的に着脱するためのコネクタである。
【００４６】
図３のＰＣＩｅスイッチ１３は、図１で述べたように、トランスペアレント・ブリッジ（ＴＢ）が設定されるＰＣＩｅポートＰＴ１と、ノン・トランスペアレント・ブリッジ（ＮＴＢ）が設定されるＰＣＩｅポートＰＴ２と、ＴＢが設定されるＰＣＩｅポートＰＴ３と、を備える。ＮＴＢは、仮想的に、ＴＢと、内部側エンドポイントＥＰｉと、外部側エンドポイントＥＰｅとで構成される。ＰＣＩｅポートＰＴ１のＴＢは、ブリッジの両側の一方が仮想ＰＣＩｅバス３０に接続され、他方が配線基板２５を介してルートコンプレックス１２ａに接続される。ＰＣＩｅポートＰＴ３のＴＢは、ブリッジの両側の一方が仮想ＰＣＩｅバス３０に接続され、他方がスイッチデバイス（エンドポイント）１４に接続される。
【００４７】
ＰＣＩｅポートＰＴ２のＴＢは、ブリッジの両側の一方が仮想ＰＣＩｅバス３０に接続され、他方が内部側エンドポイントＥＰｉに接続される。外部側エンドポイントＥＰｅは、配線基板２５を介してルートコンプレックス１２ｂに接続される。このように、ＮＴＢは、ルートコンプレックス１２ａからは内部側エンドポイントＥＰｉとして見え、ルートコンプレックス１２ｂからは外部側エンドポイントＥＰｅとして見える。これにより、アドレス空間の分離が可能となり、ＰＣＩｅネットワーク内に複数のルートコンプレックス１２ａ，１２ｂが共存可能になる。
【００４８】
図４は、図３におけるＮＴＢの主要な機能の一例を示す概念図である。ＮＴＢは、主に、アドレス空間を分離すると共に、この分離したアドレス空間の間でアドレス空間の変換を行う。具体的には、図４に示すように、まず、ＴＢ側のプロセッサ１１ａ（ルートコンプレックス１２ａ）は、コンフィグレーション・アクセスを介して自身のアドレスマップ３７の中にスイッチデバイス（エンドポイント）１４のアドレス空間３８をマッピングする。
【００４９】
一方、外部側エンドポイントＥＰｅは、ベースレジスタ３５と、変換レジスタ３６とを備えている。ベースレジスタ３５には、予め、アドレス空間３８で必要とされるサイズ等が設定されている。ＮＴＢ側のプロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、ベースレジスタ３５等に対するコンフィグレーション・アクセスを介してアドレス空間３８のサイズを認識すると共に、これに基づくアドレス空間を自身のアドレスマップにマッピングする。そして、プロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、このマッピングしたアドレス空間のアドレス値をベースレジスタ３５に設定する。
【００５０】
変換レジスタ３６には、プロセッサ１１ａ（ルートコンプレックス１２ａ）とプロセッサ１１ｂ（ルートコンプレックス１２ｂ）との間の情報交換によってアドレスマップ３７上のアドレス空間３８のアドレス値が設定される。これにより、ＮＴＢ側のプロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、ベースレジスタ３５に設定されたアドレス空間にアクセスすることで、変換レジスタ３６を介してアドレス空間３８にアクセスすることが可能になる。なお、図示は省略するが、内部側エンドポイントＥＰｉに関しても、同様の仕組みにより、外部側エンドポイントＥＰｅとは逆方向の変換を行う。また、ＮＴＢの仕組みは、このような方式に限らず、実際には様々な方式が存在する。
【００５１】
ここで、前述したように、ＴＢ側のプロセッサ１１ａ（ルートコンプレックス１２ａ）がホットプラグに伴いバス番号やアドレス空間の動的な変更を行った際には、変換レジスタ３６の内容も動的に変更されなければならない。しかしながら、このような変換レジスタ３６の設定処理は、ＰＣＩｅで標準的に行われる各種設定処理とは異なるため、場合によっては、ホットプラグ時の処理内容には含まれず、変換レジスタ３６の動的な設定変更を行えない事態が生じ得る。
【００５２】
そこで、バス番号設定部３２は、各ＰＣＩｅポート（第１〜第３ポート）ＰＴ１〜ＰＴ３が持つコンフィグレーションレジスタに含まれるバス番号を固定的に設定する。この際に、より望ましくは、バス番号設定部３２は、自身が取り付けられるカードスロット２６からスロット番号設定機構３３によって設定されるスロット番号を取得し、当該スロット番号に基づいてバス番号を設定する。
【００５３】
図５は、図３のＰＣＩｅスイッチの各ＰＣＩｅポートが持つコンフィグレーションレジスタの一例を示す概略図である。各ＰＣＩｅポートＰＴ１〜ＰＴ３のそれぞれは、前述したように、トランスペアレント・ブリッジ（ＴＢ）を備える。各ＴＢは、通過を許可するバス番号やアドレス空間等の設定を行うための、所謂タイプ１のヘッダを持つコンフィグレーションレジスタを備える。
【００５４】
図５に示すように、当該タイプ１のヘッダを持つコンフィグレーションレジスタ４０の中には、プライマリバス番号４１、セカンダリバス番号４２およびサブオーディネットバス番号４３が含まれる。図３のバス番号設定部３２は、より具体的には、この各番号（４１，４２，４３）を固定的に設定する。この際の実際の設定方法は、ＢＩＯＳやＰＣＩｅスイッチ１３の仕様に応じて異なり、バス番号設定部３２は、各番号（４１，４２，４３）を直接的に設定する場合や、ＢＩＯＳを介して間接的に設定する場合等がある。
【００５５】
なお、図示は省略するが、内部側エンドポイントＥＰｉおよび外部側エンドポイントＥＰｅのそれぞれは、自身に割り当てられるアドレス空間（例えばベースアドレスレジスタ３５）等の設定を行うための、所謂タイプ０のヘッダを持つコンフィグレーションレジスタを備える。
【００５６】
このようにバス番号が動的ではなく、固定的に設定される仕組みを設けることで、前述したようなホットプラグが生じた場合でも、ＰＣＩｅスイッチ１３上でバス番号が変更されることは無い。これに伴い、ＴＢ側のプロセッサ１１ａ（ルートコンプレックス１２ａ）によってスイッチデバイス（エンドポイント）１４に割り当てられるアドレス空間３８も変更されることはない。これにより、例えば、変換レジスタ３６の内容を変更せずとも、ＮＴＢ側のプロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、自身の管理カードＭＣがアクティブ状態の際に、スイッチデバイス（エンドポイント）１４に対して正常にアクセスすることが可能になる。その結果、ＰＣＩｅネットワークを用いた可用性が高い管理機能を構築することが可能になる。
【００５７】
また、ここでは、スロット番号設定機構３３に基づいてバス番号の設定が行われている。言い換えれば、ファブリックカードＦＣではなく、カードスロット２６に対応付ける方式でバス番号が定められる。例えば、ファブリックカードＦＣに対応付けてバス番号を定めた場合、所定のバス番号を持つファブリックカードＦＣに障害が生じた場合に、当該ファブリックカードＦＣを複数のカードスロット２６の中から見つけ出す必要がある。このような手間を防止するため、例えば、各ファブリックカードＦＣと各カードスロット２６との対応関係を人為的な規則により定めることも可能である。ただし、この場合、「ファブリックカードＦＣが規則とは異なるカードスロット２６に取り付けられる」といったような人為的なミスが懸念される。
【００５８】
一方、カードスロット２６に対応付けてバス番号を定めた場合、所定のバス番号を持つファブリックカードＦＣに障害が生じた場合に、カードスロット２６が一義的に定まり、ファブリックカードＦＣを即座に特定することが可能になる。さらに、このような効果は、カードスロット２６に複数のファブリックカードＦＣの中のいずれを取り付けた場合でも得られる。すなわち、前述したような人為的な規則は不要となり、人為的なミスも無くなる。これらの結果、管理効率を向上させることが可能になる。
【００５９】
なお、前述した特許文献２には、ゲストＯＳによる論理的なリソースと、物理サーバによる物理的なリソースとの間の不一致を鑑みて、ＰＣＩバス番号を固定的に割り当てる方式が示されている。これは、例えば、図３において、プロセッサ１１ａとルートコンプレックス１２ａとで同一のデバイスを異なって認識するような場合に相当するが、本実施の形態では、当該文献のような仮想化環境とは前提が異なるため、当該文献のような問題は特に生じない。すなわち、本実施の形態の方式は、ＮＴＢを用いて２個のプロセッサを切り替える構成を前提としたものである。
【００６０】
《スロット番号設定機構の詳細》
図６（ａ）および図６（ｂ）は、図３におけるスロット番号設定機構のそれぞれ異なる構成例を示す概略図である。図６（ａ）において、ファブリックカードＦＣのスロットコネクタ３１には、複数の端子４５が設けられ、カードスロット２６にも、複数の端子４５にそれぞれ接続するための複数の端子４６が設けられる。ここで、複数の端子４６の一部は、スロット番号設定機構３３を構成する。具体的には、スロット番号設定機構３３を構成する各端子４６には、２種類の状態４６ａ，４６ｂが固定的に設定される。
【００６１】
特に限定はされないが、例えば、状態４６ａ，４６ｂの一方は、配線基板２５を介して電源電圧が印加され、他方は配線基板２５を介してグラウンド電圧が印加される。あるいは、状態４６ａ，４６ｂの一方は、端子が存在し（すなわち電流が流れる状態であり）、他方は、端子が存在しない（すなわち電流が流れない状態である）。ファブリックカードＦＣのバス番号設定部３２は、スロット番号設定機構３３を構成する各端子４６の状態を複数の端子４５を介して判別し、この判別した状態の組合せによってスロット番号を認識する。
【００６２】
一方、図６（ｂ）では、配線基板２５上で、各カードスロット２６毎にディップスイッチ４７が設けられ、このディップスイッチ４７によってスロット番号設定機構３３が構成される。ディップスイッチ４７の設定状態は、配線基板２５を介して複数の端子４６の一部に反映される。ファブリックカードＦＣのバス番号設定部３２は、当該複数の端子４６の一部の設定状態を複数の端子４５を介して判別し、この判別した状態の組合せによってスロット番号を認識する。なお、ここでは、ディップスイッチ４７を用いたが、ジャンパーピン等を用いてもよい。
【００６３】
《中継装置の管理動作》
図７は、図１および図３等の中継装置において、通常時の概略的な管理動作の一例を示す説明図である。図７に示すように、通常時には、マスタ用管理カードＭＣ［１］がアクティブ状態となり、各ファブリックカード（ここでは便宜上、２枚のみ図示）ＦＣ［１］，ＦＣ［２］を管理する。前述したバス番号設定部３２により、ＰＣＩｅスイッチ１３ａ，１３ｂの各ＰＣＩｅポートＰＴ１〜ＰＴ３が持つコンフィグレーションレジスタ４０には、バス番号が固定的に設定される。以降、説明の便宜上、ファブリックカードＦＣ［１］側に着目して説明を行う。
【００６４】
ＰＣＩｅスイッチ１３ａのＰＣＩｅポートＰＴ１（具体的にはその中のＴＢ）が持つコンフィグレーションレジスタ４０には、プライマリバス番号４１＝＃１、セカンダリバス番号４２＝＃２、サブオーディネットバス番号４３＝＃４がそれぞれ設定される。ＰＣＩｅスイッチ１３ａのＰＣＩｅポートＰＴ２（具体的にはその中のＴＢ）が持つコンフィグレーションレジスタ４０には、プライマリバス番号４１＝＃２、セカンダリバス番号４２＝＃４、サブオーディネットバス番号４３＝＃４がそれぞれ設定される。ＰＣＩｅスイッチ１３ａのＰＣＩｅポートＰＴ３（具体的にはその中のＴＢ）が持つコンフィグレーションレジスタ４０には、プライマリバス番号４１＝＃２、セカンダリバス番号４２＝＃３、サブオーディネットバス番号４３＝＃３がそれぞれ設定される。なお、これらのバス番号は、固定であればよく、必ずしも図７の値に限定されるものではない。
【００６５】
マスタ用管理カードＭＣ［１］のプロセッサ１１ａ（ルートコンプレックス１２ａ）は、ブート時に、当該コンフィグレーションレジスタ４０の情報を読み出し、当該情報に従ってバス番号を確定する。そして、プロセッサ１１ａ（ルートコンプレックス１２ａ）は、スイッチデバイス（エンドポイント）１４ａにアクセスするためのアドレス空間（図４のアドレス空間３８）や内部側エンドポイントＥＰｉにアクセスするためのアドレス空間をマッピングする。
【００６６】
一方、バックアップ用管理カードＭＣ［２］のプロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、ブート時に、ＰＣＩｅスイッチ１３ａのＰＣＩｅポートＰＴ２（すなわち外部側エンドポイントＥＰｅ）に対して所定のバス番号を割り当てる。そして、プロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、外部側エンドポイントＥＰｅが持つコンフィグレーションレジスタに基づき、外部側エンドポイントＥＰｅを介してスイッチデバイス１４ａにアクセスするためのアドレス空間をマッピングする。すなわち、プロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、図４に示したベースアドレス３５の設定等を行う。その後、プロセッサ１１ａ（ルートコンプレックス１２ａ）とプロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、図４に示した変換レジスタ３６の設定を代表とするＮＴＢでのアドレス変換に必要な各種設定を行う。
【００６７】
以上のようなブート時の動作を終えたのち、マスタ用管理カードＭＣ［１］のプロセッサ１１ａ（ルートコンプレックス１２ａ）は、マッピングされたアドレス空間を用いてスイッチデバイス１４ａにアクセスする。これにより、マスタ用管理カードＭＣ［１］のプロセッサ１１ａ（ルートコンプレックス１２ａ）は、スイッチデバイス１４ａに対する各種設定の書き込みや、スイッチデバイス１４ａが持つ内部状態の読み出し等によって、スイッチデバイス１４ａを管理する。また、マスタ用管理カードＭＣ［１］のプロセッサ１１ａは、バックアップ用管理カードＭＣ［２］のプロセッサ１１ｂとの間で、通信回線（第１通信回線）１９を介してスイッチデバイス１４ａに対する各種管理情報を同期する。
【００６８】
図８は、図１および図３等の中継装置において、マスタ用管理カードに障害が生じた場合の概略的な管理動作の一例を示す説明図である。図８において、バックアップ用管理カードＭＣ［２］は、通信回線（第１通信回線）１９を介してマスタ用管理カードＭＣ［１］の障害有無を監視する。特に限定はされないが、例えば、各管理カードＭＣ間で、生存確認用のフレームを通信回線（第１通信回線）１９を介して定期的に送信および受信することで障害有無を監視する。
【００６９】
バックアップ用管理カードＭＣ［２］は、マスタ用管理カードＭＣ［１］の障害を検出した際には、スタンバイ状態からアクティブ状態に切り替わり、これに応じて、マスタ用管理カードＭＣ［１］は、アクティブ状態からスタンバイ状態に切り替わる。これにより、バックアップ用管理カードＭＣ［２］のプロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、マッピングされたアドレス空間を用い、ＰＣＩｅスイッチ１３ａのＮＴＢ（すなわち図４の外部側エンドポイントＥＰｅ）を介してスイッチデバイス１４ａを管理する。
【００７０】
図９は、図１および図３等の中継装置において、ホットプラグが生じた場合の概略的な管理動作の一例を示す説明図である。図９では、図７に示した通常時の状態から、ファブリックカードＦＣ［１］がカードスロット（図３のカードスロット２６）から一旦取り外され、その後、再度、取り付けられている。ファブリックカードＦＣ［１］が取り付けられた際、マスタ用管理カードＭＣ［１］のプロセッサ１１ａ（ルートコンプレックス１２ａ）は、ファブリックカードＦＣ［１］に対してホットプラグを行う。また、バックアップ用管理カードＭＣ［２］のプロセッサ１１ｂ（ルートコンプレックス１２ｂ）も、ファブリックカードＦＣ［１］（具体的にはその中の外部側エンドポイントＥＰｅ）に対してホットプラグを行う。
【００７１】
マスタ用管理カードＭＣ［１］のプロセッサ１１ａ（ルートコンプレックス１２ａ）は、このホットプラグに伴い、ＰＣＩｅスイッチ１３ａに対するバス番号の動的な割り付けや、スイッチデバイス（エンドポイント）１４ａに対するアドレス空間の動的なマッピングを行う。この際に、プロセッサ１１ａ（ルートコンプレックス１２ａ）は、バス番号設定部３２が無い場合には、ＰＣＩｅスイッチ１３ａに対するバス番号を図７の場合とは異なる値に設定することがある。
【００７２】
しかしながら、ここでは、バス番号設定部３２が有るため、プロセッサ１１ａ（ルートコンプレックス１２ａ）は、図７の場合と同じバス番号を設定する。これに伴い、プロセッサ１１ａ（ルートコンプレックス１２ａ）は、スイッチデバイス１４ａに対して図７の場合と同じアドレス空間をマッピングする。その結果、仮に、その後に、バックアップ用管理カードＭＣ［２］がスタンバイ状態からアクティブ状態に切り替わった場合でも、プロセッサ１１ｂ（ルートコンプレックス１２ｂ）は、スイッチデバイス１４ａに対して正常にアクセスすることが可能である。
【００７３】
以上、本実施の形態１の中継装置を用いることで、代表的には、シャーシ型の中継装置において、ＰＣＩｅネットワークを用いた可用性が高い管理機能を実現可能になる。
【００７４】
（実施の形態２）
ノン・トランスペアレント・ブリッジ（ＮＴＢ）は、実施の形態１で述べたような問題点に加えて、エンドポイント側からルートコンプレックス側に向けたリクエストを受け付けない場合がある。すなわち、例えば、図３において、プロセッサ１１ｂは、スイッチデバイス（エンドポイント）１４に対してライトリクエストおよびリードリクエストを発行可能であるが、スイッチデバイス１４は、プロセッサ１１ｂに対してライトリクエストおよびリードリクエストを発行できない場合がある。この場合、各ファブリックカードＦＣは、自身で検出した障害をバックアップ用管理カードＭＣ［２］に通知できない事態が生じ得る。そこで、図１０に示すような構成例を用いることが有益となる。
【００７５】
《中継装置の全体構成（応用例）》
図１０は、本発明の実施の形態２による中継装置において、その構成の一例を示す概略図である。図１０に示す中継装置５０は、図１の中継装置１０の中からファブリックカードＦＣ［３］の記載を便宜上省略した構成となっている。また、当該中継装置５０の各ファブリックカードＦＣ［１］，ＦＣ［２］は、図示は省略しているが、実際には、図３に示したような構成（バス番号設定部３２等）を備える。以降、図１０の中継装置５０と、図１および図３に示した中継装置１０との実質的な相違点に着目して説明を行う。
【００７６】
複数のファブリックカードＦＣ［１］，ＦＣ［２］は、それぞれ、障害検出部５１ａ，５１ｂと、障害通知部５２ａ，５２ｂと、を備える。マスタ用管理カードＭＣ［１］およびバックアップ用管理カードＭＣ［２］は、それぞれ、受信部５３ａおよび受信部５３ｂを備える。さらに、中継装置５０は、複数のファブリックカードＦＣ［１］，ＦＣ［２］のそれぞれと、バックアップ用管理カードＭＣ［２］との間を接続する複数のシリアルバス（第２通信回線）５４ａ，５４ｂを備える。図１０の例では、シリアルバス５４ａ，５４ｂのそれぞれには、バックアップ用管理カードＭＣ［２］に加えてマスタ用管理カードＭＣ［１］も接続されている。シリアルバス５４ａ，５４ｂは、ＰＣＩｅバスとは異なり、特に限定はされないが、例えばＩ２Ｃ（アイ・スクエア・シー）等である。
【００７７】
障害検出部５１ａ，５１ｂは、例えば、スイッチデバイス（エンドポイント）１４ａ，１４ｂ内にそれぞれ搭載され、スイッチデバイス１４ａ，１４ｂの障害をそれぞれ検出する。特に限定はされないが、一例として、障害検出部５１ａは、スイッチデバイス１４ａに接続される通信回線１７のリンクダウン等を検出する。障害通知部５２ａ，５２ｂは、それぞれ、障害検出部５１ａ，５１ｂによって障害が検出された際に、シリアルバス（第２通信回線）５４ａ，５４ｂを介してバックアップ用管理カードＭＣ［２］およびマスタ用管理カードＭＣ［１］に通知を行う。
【００７８】
具体的には、障害通知部５２ａは、シリアルバス５４ａおよびバックアップ用管理カードＭＣ［２］の受信部５３ｂを介してプロセッサ１１ｂに通知を行い、シリアルバス５４ａおよびマスタ用管理カードＭＣ［１］の受信部５３ａを介してプロセッサ１１ａに通知を行う。同様に、障害通知部５２ｂは、シリアルバス５４ｂおよびバックアップ用管理カードＭＣ［２］の受信部５３ｂを介してプロセッサ１１ｂに通知を行い、シリアルバス５４ｂおよびマスタ用管理カードＭＣ［１］の受信部５３ａを介してプロセッサ１１ａに通知を行う。
【００７９】
これにより、各ファブリックカードＦＣは、バックアップ用管理カードＭＣ［２］に対して、自身で検出した障害を通知することが可能になる。なお、ここでは、障害通知部５２ａ，５２ｂは、バックアップ用管理カードＭＣ［２］に加えてマスタ用管理カードＭＣ［１］に対しても障害の通知を行っている。このように、障害通知方式をマスタ用管理カードＭＣ［１］とバックアップ用管理カードＭＣ［２］とで同じにすることで、各管理カードＭＣは、同じ内容の処理を行えばよく、処理の簡素化等が図れる。
【００８０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００８１】
１０，５０  中継装置
１１ａ，１１ｂ  プロセッサ
１２ａ，１２ｂ  ルートコンプレックス
１３，１３ａ〜１３ｃ  ＰＣＩｅスイッチ
１４，１４ａ〜１４ｃ  スイッチデバイス（エンドポイント）
１５，１６  ＰＣＩｅバス
１７  通信回線
１８  イーサネット回線
１９  通信回線
２５  配線基板
２６  カードスロット
３０  仮想ＰＣＩｅバス
３１  スロットコネクタ
３２  バス番号設定部
３３  スロット番号設定機構
３５  ベースレジスタ
３６  変換レジスタ
３７  アドレスマップ
３８  アドレス空間
４０  コンフィグレーションレジスタ
４１  プライマリバス番号
４２  セカンダリバス番号
４３  サブオーディネットバス番号
４５，４６  端子
４６ａ，４６ｂ  状態
４７  ディップスイッチ
５１ａ，５１ｂ  障害検出部
５２ａ，５２ｂ  障害通知部
５３ａ，５３ｂ  受信部
５４ａ，５４ｂ  シリアルバス
ＥＰｅ  外部側エンドポイント
ＥＰｉ  内部側エンドポイント
Ｆ［１］〜Ｆ［３］  ファブリックカード用端子
ＦＣ，ＦＣ［１］〜ＦＣ［３］  ファブリックカード
ＬＣ，ＬＣ［１］〜ＬＣ［ｍ］  ラインカード
ＭＣ，ＭＣ［１］，ＭＣ［２］  管理カード
ＮＴＢ  ノン・トランスペアレント・ブリッジ
Ｐ，Ｐ［１］〜Ｐ［ｎ］  外部ポート
ＰＴ１〜ＰＴ３  ＰＣＩｅポート
ＴＢ  トランスペアレント・ブリッジ
【図１】
2015154127.tif 000003
【図２】
2015154127.tif 000004
【図３】
2015154127.tif 000005
【図４】
2015154127.tif 000006
【図５】
2015154127.tif 000007
【図６】
2015154127.tif 000008
【図７】
2015154127.tif 000009
【図８】
2015154127.tif 000010
【図９】
2015154127.tif 000011
【図１０】
2015154127.tif 000012