(57)【要約】【課題】銀からなる電極を備える光電変換素子において、電極を剥がれ難くする。【解決手段】光電変換素子（１０）は、シリコン基板（１２）と、シリコン基板（１２）の裏面側に形成されたパッシベーション層（５８）又は非晶質半導体層（１８、２０）と、パッシベーション層（５８）又は非晶質半導体層（１８、２０）に接して形成され、銀からなる電極（６０、２２、２４）とを備える。電極（６０、２２、２４）は、少なくとも１つの角部（６０Ａ、２２Ａ、２４Ａ）を含む。光電変換素子（１０）は、密着部（７０、４２、４６）をさらに備える。密着部（７０、４２、４６）は、電極（６０、２２、２４）の角部（６０Ａ、２２Ａ、２４Ａ）をパッシベーション層（５８）又は非晶質半導体層（１８、２０）に密着させる。【選択図】図１
2015220236.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子であって、
シリコン基板と、
前記シリコン基板の裏面側に形成されたパッシベーション層又は非晶質半導体層と、
前記パッシベーション層又は前記非晶質半導体層に接して形成され、銀からなる電極とを備え、
前記電極は、少なくとも１つの角部を含み、
前記光電変換素子はさらに、
前記電極の角部を前記パッシベーション層又は前記非晶質半導体層に密着させる密着部を備える、光電変換素子。
【請求項２】
請求項１に記載の光電変換素子であって、
前記密着部は、
前記パッシベーション層又は前記非晶質半導体層と、前記角部との間に配置された密着層である、光電変換素子。
【請求項３】
請求項１に記載の光電変換素子であって、
前記密着部は、
前記パッシベーション層又は前記非晶質半導体層の一部と、前記角部とを覆う被覆層である、光電変換素子。
【請求項４】
請求項１に記載の光電変換素子であって、
前記密着部は、
前記パッシベーション層又は前記非晶質半導体層のうち、前記角部が接する部分に形成された凹凸である、光電変換素子。
【請求項５】
請求項１〜４の何れか１項に記載の光電変換素子であって、さらに、
前記電極のうち前記角部を除いた部分と、前記パッシベーション層又は前記非晶質半導体層との間に配置された、少なくとも１つの密着層を備える、光電変換素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子に関する。
【背景技術】
【０００２】
光電変換素子には、例えば、銀を含有する電極を備えるものがある。このような光電変換素子は、例えば、特開２０１４−３３１７５号公報に開示されている。
【０００３】
上記公報に記載の光電変換素子において、銀を含有する電極は、以下のようにして形成される。先ず、銀ペーストをスクリーン印刷法により塗布する。続いて、銀ペーストを焼成する。これにより、銀を含有する電極が形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−３３１７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
光電変換素子の特性を向上させるために、例えば、電極の接触抵抗を小さくすることが考えられる。電極の接触抵抗を小さくするために、銀ペーストを焼成して電極を形成する代わりに、例えば、スパッタリング等により、銀からなる電極を形成することが考えられる。しかしながら、このような電極は剥離しやすいことが、本発明者等によって明らかになった。
【０００６】
本発明の目的は、銀からなる電極を備える光電変換素子において、電極を剥がれ難くすることである。
【課題を解決するための手段】
【０００７】
本発明の実施の形態による光電変換素子は、シリコン基板と、シリコン基板の裏面側に形成されたパッシベーション層又は非晶質半導体層と、パッシベーション層又は非晶質半導体層に接して形成され、銀からなる電極とを備える。電極は、少なくとも１つの角部を含む。光電変換素子は、密着部をさらに備える。密着部は、電極の角部をパッシベーション層又は非晶質半導体層に密着させる。
【発明の効果】
【０００８】
本発明の実施の形態による光電変換素子においては、銀からなる電極を剥がれ難くすることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施の形態による光電変換素子の概略構成の一例を示す断面図である。
【図２】図１に示す光電変換素子の密着層と電極の角部との関係を示す平面図である。
【図３Ａ】図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面の全体にテクスチャ構造が形成された状態を示す断面図である。
【図３Ｂ】図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面の全体に真性非晶質半導体層及びｎ型非晶質半導体層が形成された状態を示す断面図である。
【図３Ｃ】図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側に、真性非晶質半導体層及びｐ型非晶質半導体層が形成され、且つ、真性非晶質半導体層及びｎ型非晶質半導体層が形成された状態を示す断面図である。
【図３Ｄ】図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面側に反射防止膜が形成された状態を示す断面図である。
【図３Ｅ】図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側に密着層が形成された状態を示す断面図である。
【図３Ｆ】図１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側に電極が形成された状態を示す断面図である。
【図４】図１に示す光電変換素子の電極の応用例を示す平面図である。
【図５】本発明の第２の実施の形態による光電変換素子の概略構成の一例を示す断面図である。
【図６Ａ】図５に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面の全体にテクスチャ構造が形成された状態を示す断面図である。
【図６Ｂ】図５に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側にｎ型拡散領域とｐ型拡散領域とが形成された状態を示す断面図である。
【図６Ｃ】図５に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側に第１パッシベーション層及び第２パッシベーション層が形成された状態を示す断面図である。
【図６Ｄ】図５に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の表面側に反射防止膜が形成された状態を示す断面図である。
【図６Ｅ】図５に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側に密着層が形成された状態を示す断面図である。
【図６Ｆ】図５に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側に電極が形成された状態を示す断面図である。
【図７】本発明の第３の実施の形態による光電変換素子の概略構成の一例を示す断面図である。
【図８】図７に示す光電変換素子の密着層と電極の角部との関係を示す平面図である。
【図９Ａ】図７に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面の全体にテクスチャ構造が形成された状態を示す断面図である。
【図９Ｂ】図７に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面の全体に真性非晶質半導体層及びｐ型非晶質半導体層が形成され、且つ、シリコン基板の裏面の全体に真性非晶質半導体層及びｎ型非晶質半導体層が形成された状態を示す断面図である。
【図９Ｃ】図７に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面側に反射防止膜が形成された状態を示す断面図である。
【図９Ｄ】図７に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側に密着層が形成された状態を示す断面図である。
【図９Ｅ】図７に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の表面側及び裏面側に電極が形成された状態を示す断面図である。
【図１０】図７に示す光電変換素子の裏面側の電極とｎ型非晶質半導体層との間に配置される密着層の一例を示す平面図である。
【図１１】本発明の第４の実施の形態による光電変換素子の概略構成の一例を示す断面図である。
【図１２Ａ】図１１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面の全体にテクスチャ構造が形成された状態を示す断面図である。
【図１２Ｂ】図１１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面側にｎ型拡散領域が形成され、且つ、シリコン基板の裏面側にｐ型拡散領域が形成された状態を示す断面図である。
【図１２Ｃ】図１１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の受光面側にパッシベーション層が形成され、且つ、シリコン基板の裏面側にパッシベーション層が形成された状態を示す断面図である。
【図１２Ｄ】図１１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側に密着層が形成された状態を示す断面図である。
【図１２Ｅ】図１１に示す光電変換素子の製造方法を説明するための断面図であって、シリコン基板の裏面側に電極が形成された状態を示す断面図である。
【図１３】本発明の第５の実施の形態による光電変換素子の概略構成の一例を示す断面図である。
【図１４】本発明の第６の実施の形態による光電変換素子の概略構成の一例を示す断面図である。
【図１５Ａ】電極の角部の他の一例を示す平面図である。
【図１５Ｂ】電極の角部の他の一例を示す平面図である。
【図１５Ｃ】電極の角部の他の一例を示す平面図である。
【図１６】本発明の実施の形態による光電変換素子を備える光電変換モジュールの構成の一例を示す概略図である。
【図１７】本発明の実施の形態による光電変換素子を備える太陽光発電システムの構成の一例を示す概略図である。
【図１７Ａ】本発明の実施の形態による光電変換素子を備える太陽光発電システムの構成の他の一例を示す概略図である。
【図１８】図１７に示す光電変換モジュールアレイの構成の一例を示す概略図である。
【図１９】本発明の実施の形態による光電変換素子を備える太陽光発電システムの構成の一例を示す概略図である。
【図１９Ａ】本発明の実施の形態による光電変換素子を備える太陽光発電システムの構成の他の一例を示す概略図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態による光電変換素子は、シリコン基板と、シリコン基板の裏面側に形成されたパッシベーション層又は非晶質半導体層と、パッシベーション層又は非晶質半導体層に接して形成され、銀からなる電極とを備える。電極は、少なくとも１つの角部を含む。光電変換素子は、密着部をさらに備える。密着部は、電極の角部をパッシベーション層又は非晶質半導体層に密着させる。
【００１１】
銀からなる電極において、最も剥離しやすいのは、角部である。その理由としては、例えば、電極に応力がかかるためであると考えられる。当該応力は、スパッタリングや蒸着等で銀を堆積して電極を形成することで発生する。
【００１２】
例えば、スパッタリングの場合には、成膜時に、アルゴン等の雰囲気ガスが膜中に取り込まれる。膜中に取り込まれたガスは、成膜後に放出される。これにより、膜が収縮し、引張応力が発生する。
【００１３】
例えば、蒸着の場合には、蒸着時、つまり、成膜時に、基板の温度が上昇している。ここで、銀は、シリコンよりも、熱膨張係数が大きい。そのため、成膜後に温度が低下すると、シリコン基板よりも膜（電極）のほうが縮んだ状態になる。そのため、膜に引張応力が発生する。
【００１４】
上記光電変換素子においては、密着部により、電極の角部がパッシベーション層又は非晶質半導体層に密着している。そのため、電極がパッシベーション層又は非晶質半導体層から剥離し難くなる。
【００１５】
上記光電変換素子において、角部は、例えば、電極の面内方向で内側から外側に向かって幅が狭くなる部分である。
【００１６】
上記光電変換素子において、銀からなる電極は、塗布した銀ペーストを焼成することで形成されるものを含まない。つまり、銀からなる電極は、電極をパッシベーション層又は非晶質半導体層に密着させ易くする成分（例えば、銀ペーストに含まれるガラス成分等）を含んでいないものをいう。なお、銀からなる電極は、電極を形成するときに不可避的に含まれる不純物は含んでいてもよいものとする。
【００１７】
上記光電変換素子において、パッシベーション層は、例えば、シリコン基板中であって、且つ、シリコン基板の裏面側に形成された拡散領域を覆う。拡散領域には、ｎ型の不純物が拡散されていてもよいし、ｐ型の不純物が拡散されていてもよい。
【００１８】
上記光電変換素子において、非晶質半導体層は、ｎ型の不純物を含んでいてもよいし、ｐ型の不純物を含んでいてもよい。
【００１９】
密着部は、例えば、密着層である。密着層は、パッシベーション層又は非晶質半導体層と、角部との間に配置される。このような光電変換素子であっても、電極がパッシベーション層又は非晶質半導体層から剥離し難くなる。
【００２０】
密着部は、例えば、被覆層である。被覆層は、パッシベーション層又は非晶質半導体層の一部と、角部とを覆う。このような光電変換素子であっても、電極がパッシベーション層又は非晶質半導体層から剥離し難くなる。
【００２１】
密着部は、例えば、パッシベーション層又は非晶質半導体層のうち、角部が接する部分に形成された凹凸である。このような光電変換素子であっても、電極がパッシベーション層又は非晶質半導体層から剥離し難くなる。
【００２２】
光電変換素子は、少なくとも１つの密着層をさらに備えてもよい。密着層は、電極のうち角部を除いた部分と、パッシベーション層又は非晶質半導体層との間に配置される。
【００２３】
このような光電変換素子においては、電極のうち角部を除いた部分と、パッシベーション層又は非晶質半導体層とを密着させることができる。そのため、電極がパッシベーション層又は非晶質半導体層からさらに剥離し難くなる。
【００２４】
本発明の実施の形態による太陽光発電システムは、本発明の実施の形態による光電変換素子を用いた光電変換素子モジュールを含む。この場合、光電変換素子において、電極がパッシベーション層又は非晶質半導体層から剥離し難くなる。その結果、光電変換素子モジュール、延いては、太陽光発電システムにおいて、不良品が発生し難くなる。
【００２５】
以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００２６】
［第１の実施の形態］
図１を参照しながら、本発明の第１の実施の形態による光電変換素子１０について説明する。光電変換素子１０は、シリコン基板１２と、真性非晶質半導体層１４，１６と、ｎ型非晶質半導体層１８と、ｐ型非晶質半導体層２０と、電極２２、２４と、真性非晶質半導体層２６と、ｎ型非晶質半導体層２８と、反射防止膜３０と、密着層４２、４６とを備える。
【００２７】
シリコン基板１２は、ｎ型単結晶シリコン基板である。シリコン基板１２の厚さは、例えば、１００〜３００μｍである。シリコン基板１２の比抵抗は、例えば、０．１〜１０．０Ω・ｃｍである。
【００２８】
シリコン基板１２の受光面には、テクスチャ構造３２が形成されている。これにより、シリコン基板１２に入射した光を閉じ込めて、光の利用効率を高めることができる。
【００２９】
シリコン基板１２の面方位は（１００）が望ましい。これにより、テクスチャ構造３２の形成が容易になる。
【００３０】
シリコン基板１２の受光面は、真性非晶質半導体層２６で覆われている。真性非晶質半導体層２６は、例えば、ｉ型アモルファスシリコン（ａ‐Ｓｉ）からなる。真性非晶質半導体層２６の厚みは、例えば、２〜２５ｎｍである。
【００３１】
真性非晶質半導体層２６は、ｎ型非晶質半導体層２８で覆われている。ｎ型非晶質半導体層２８は、例えば、ｎ型不純物（例えば、リン）を含むａ‐Ｓｉからなる。ｎ型非晶質半導体層２８の厚みは、例えば、２〜５０ｎｍである。
【００３２】
ｎ型非晶質半導体層２８は、反射防止膜３０で覆われている。反射防止膜３０は、例えば、酸化シリコン、窒化シリコン及び酸窒化シリコンの何れかからなる。反射防止膜３０は、ｎ型非晶質半導体層２８の表面のパッシベーションを考慮すると、好ましくは、窒化シリコン又は酸窒化シリコンからなる。反射防止膜３０の厚みは、例えば、８０〜３００ｎｍである。
【００３３】
シリコン基板１２の裏面は、真性非晶質半導体層１４、１６で覆われている。
【００３４】
真性非晶質半導体層１４，１６は、例えば、ｉ型ａ‐Ｓｉからなる。真性非晶質半導体層１４は、シリコン基板１２の裏面の一部に形成されている。真性非晶質半導体層１６は、シリコン基板１２の面内方向において、真性非晶質半導体層１４が形成された領域に隣接して形成されている。つまり、真性非晶質半導体層１４、１６は、シリコン基板１２の裏面の全体に形成されている。真性非晶質半導体層１４、１６の厚みは、例えば、２〜１０ｎｍである。
【００３５】
ｎ型非晶質半導体層１８は、ｎ型不純物（例えば、リン）を含むａ‐Ｓｉからなる。ｎ型非晶質半導体層１８は、真性非晶質半導体層１４に接して形成されている。ｎ型非晶質半導体層１８の厚さは、例えば、２〜５０ｎｍである。
【００３６】
ｐ型非晶質半導体層２０は、ｐ型不純物（例えば、ボロン）を含むａ‐Ｓｉからなる。ｐ型非晶質半導体層２０は、真性非晶質半導体層１６に接して形成されている。ｐ型非晶質半導体層２０の厚さは、例えば、２〜５０ｎｍである。
【００３７】
電極２２は、ｎ型非晶質半導体層１８及び密着層４２に接して形成されている。これにより、電極２２がｎ型非晶質半導体層１８に対して電気的に接続されている。電極２２は、銀（Ａｇ）からなる。電極２２の厚みは、例えば、１００〜１０００ｎｍである。
【００３８】
電極２４は、ｐ型非晶質半導体層２０及び密着層４６に接して形成されている。これにより、電極２４がｐ型非晶質半導体層２０に対して電気的に接続されている。電極２４は、銀（Ａｇ）からなる。電極２４の厚みは、例えば、１００〜１０００ｎｍである。
【００３９】
図２を参照しながら、電極２２及び電極２４について説明する。
【００４０】
電極２２は、電極部３４と、複数の電極部３６とを含む。電極部３４は、第１方向（図２の横方向）に一定の幅で延びており、平面視で横長の長方形状を有する。電極部３６は、第１方向に直交する第２方向（図２の縦方向）に一定の幅で延びており、平面視で縦長の長方形状を有する。電極部３６は、第２方向における電極部３４の端縁から第２方向に延びている。複数の電極部３６は、第１方向に等間隔に配置されている。
【００４１】
電極２４は、電極部３８と、複数の電極部４０とを含む。電極部３８は、第１方向（図２の横方向）に一定の幅で延びており、平面視で横長の長方形状を有する。電極部３８は、電極部３４と平行である。電極部４０は、第１方向に直交する第２方向（図２の縦方向）に一定の幅で延びており、平面視で縦長の長方形状を有する。電極部４０は、電極部３６と平行である。電極部４０は、第１方向において、電極部３６と交互に配置されている。電極部４０は、電極部３８において第１方向に延びる端縁のうち、電極部３４に近いほうの端縁から電極部３４に向かって延びている。複数の電極部４０は、第１方向に等間隔に配置されている。
【００４２】
電極２２は、複数（本実施形態では、１０個）の角部２２Ａを含む。具体的には、電極部３４は、２つの角部２２Ａを含む。各電極部３６は、２つの角部２２Ａを含む。
【００４３】
角部２２Ａは、第１方向に延びる端縁の一部と、第２方向に延びる端縁の一部と、第１方向に延びる端縁の一部と第２方向に延びる端縁の一部とによって形成される頂点とを含む。角部２２Ａの頂点は、平面視で尖っている。電極部３４が有する角部２２Ａは、電極部３４の面内方向で内側から外側に向かって幅が狭くなっている部分である。電極部３６が有する角部２２Ａは、電極部３６の面内方向で内側から外側に向かって幅が狭くなっている部分である。
【００４４】
角部２２Ａとｎ型非晶質半導体層１８との間には、密着層４２が配置されている。密着層４２は、角部２２Ａをｎ型非晶質半導体層１８から剥がれ難くする。密着層４２の厚みは、例えば、１０〜５００ｎｍである。
【００４５】
密着層４２が薄すぎると、密着層４２の厚みが不均一であった場合に、局所的に密着層４２が形成されないことがある。そのため、密着層４２の厚みは、１０ｎｍ以上であることが好ましい。
【００４６】
密着層４２が厚すぎると、密着層４２を形成するための時間が多くなる。そのため、密着層４２の厚みは、５００ｎｍ以下であることが好ましい。
【００４７】
なお、密着層４２が所望の効果を発揮するのであれば、密着層４２の厚みは、上記の範囲に限定されない。
【００４８】
密着層４２は、銀よりもｎ型非晶質半導体層１８との接着性に優れ、且つ、ｎ型非晶質半導体層１８よりも銀との接着性に優れるものであれば、特に限定されない。密着層４２は、例えば、絶縁膜であってもよいし、導電膜であってもよい。絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜である。導電膜は、例えば、インジウム酸化錫（ＩＴＯ）等からなる透明導電膜であってもよいし、チタン（Ｔｉ）、クロム（Ｃｒ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）等の金属膜であってもよい。密着層４２が導電膜である場合には、密着層４２が実質的に電極としても機能する。
【００４９】
電極２４は、複数（本実施形態では、１０個）の角部２４Ａを含む。具体的には、電極部３８は、４つの角部２４Ａを含む。各電極部４０は、２つの角部２４Ａを含む。
【００５０】
角部２４Ａは、第１方向に延びる端縁の一部と、第２方向に延びる端縁の一部と、第１方向に延びる端縁の一部と第２方向に延びる端縁の一部とによって形成される頂点とを含む。角部２４Ａの頂点は、平面視で尖っている。電極部３８が有する角部２４Ａは、電極部３８の面内方向で内側から外側に向かって幅が狭くなっている部分である。電極部４０が有する角部２４Ａは、電極部４０の面内方向で内側から外側に向かって幅が狭くなっている部分である。
【００５１】
角部２４Ａとｐ型非晶質半導体層２０との間には、密着層４６が配置されている。密着層４６は、角部２４Ａをｐ型非晶質半導体層２０から剥がれ難くする。密着層４６の厚みは、例えば、１０〜５００ｎｍである。
【００５２】
密着層４６の厚み及び材料は、密着層４２の厚み及び材料と同じであってもよいし、異なっていてもよい。密着層４６の厚み及び材料が密着層４２の厚み及び材料と同じである場合には、密着層４６及び密着層４２を同じ工程で形成することができる。
【００５３】
密着層４６は、銀よりもｐ型非晶質半導体層２０との接着性に優れ、且つ、ｐ型非晶質半導体層２０よりも銀との接着性に優れるものであれば、特に限定されない。密着層４６は、例えば、絶縁膜であってもよいし、導電膜であってもよい。絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜である。導電膜は、例えば、インジウム酸化錫（ＩＴＯ）等からなる透明導電膜であってもよいし、チタン（Ｔｉ）、クロム（Ｃｒ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）等の金属膜であってもよい。密着層４６が導電膜である場合には、密着層４６が実質的に電極としても機能する。
【００５４】
［光電変換素子の製造方法］
図３Ａ〜図３Ｆを参照しながら、光電変換素子１０の製造方法について説明する。
【００５５】
先ず、図３Ａに示すように、受光面の全体にテクスチャ構造３２を有するシリコン基板１２を準備する。具体的には、以下のとおりである。
【００５６】
先ず、シリコンのインゴットをスライスして、シリコン基板を切り出す。続いて、切り出したシリコン基板をアルカリ溶液でエッチングし、所定の厚みを有するシリコン基板を得る。
【００５７】
続いて、スパッタリング等により、シリコン基板の裏面にシリコン酸化膜を形成する。この状態で、シリコン基板をウェットエッチングする。これにより、受光面の全体にテクスチャ構造３２が形成される。
【００５８】
受光面の全体にテクスチャ構造３２が形成された状態で、シリコン基板１２の裏面に形成されているシリコン酸化膜をウェットエッチングにより除去する。これにより、目的とするシリコン基板１２が得られる。
【００５９】
続いて、図３Ｂに示すように、シリコン基板１２の受光面に真性非晶質半導体層２６及びｎ型非晶質半導体層２８を順次形成する。真性非晶質半導体層２６及びｎ型非晶質半導体層２８は、例えば、プラズマＣＶＤ法により形成することができる。
【００６０】
続いて、図３Ｃに示すように、シリコン基板１２の裏面の一部に真性非晶質半導体層１６及びｐ型非晶質半導体層２０を形成し、且つ、シリコン基板１２の裏面のうち、真性非晶質半導体層１６及びｐ型非晶質半導体層２０で覆われていない領域に、真性非晶質半導体層１４及びｎ型非晶質半導体層１８を形成する。具体的には、以下のとおりである。
【００６１】
先ず、シリコン基板１２の裏面の全体に、真性非晶質半導体層及びｐ型非晶質半導体層を順次形成する。真性非晶質半導体層及びｐ型非晶質半導体層は、例えば、プラズマＣＶＤ法により形成することができる。続いて、フォトリソグラフィ法により、真性非晶質半導体層及びｐ型非晶質半導体層をパターニングする。これにより、シリコン基板１２の裏面の一部が真性非晶質半導体層１６及びｐ型非晶質半導体層２０で覆われる。
【００６２】
続いて、シリコン基板１２の裏面と、ｐ型非晶質半導体層２０上に形成された上記パターニングのマスクとを覆う真性非晶質半導体層及びｎ型非晶質半導体層を順次形成する。真性非晶質半導体層及びｎ型非晶質半導体層は、例えば、プラズマＣＶＤ法により形成することができる。続いて、上記マスクを除去する。これにより、シリコン基板１２の裏面のうち、真性非晶質半導体層１６及びｐ型非晶質半導体層２０で覆われていない領域に、真性非晶質半導体層１４及びｎ型非晶質半導体層１８が形成される。
【００６３】
続いて、図３Ｄに示すように、ｎ型非晶質半導体層２８上に反射防止膜３０を形成する。反射防止膜３０は、例えば、プラズマＣＶＤ法により形成できる。
【００６４】
続いて、図３Ｅに示すように、ｎ型非晶質半導体層１８上に密着層４２を形成し、ｐ型非晶質半導体層２０上に密着層４６を形成する。具体的には、以下のとおりである。なお、以下の説明では、密着層４２、４６が透明導電膜（例えば、インジウム酸化錫膜）である場合について説明する。
【００６５】
先ず、ｎ型非晶質半導体層１８及びｐ型非晶質半導体層２０を覆う透明導電膜を形成する。透明導電膜は、例えば、スパッタリング等によって形成できる。
【００６６】
続いて、フォトリソグラフィ法により、透明導電膜をパターニングする。これにより、密着層４２、４６が形成される。
【００６７】
続いて、図３Ｆに示すように、電極２２、２４を形成する。具体的には、以下のとおりである。
【００６８】
先ず、ｎ型非晶質半導体層１８、ｐ型非晶質半導体層２０及び密着層４２、４６を覆う金属膜を形成する。金属膜は、銀からなる。金属膜は、スパッタリングや蒸着等によって形成される。
【００６９】
続いて、フォトリソグラフィ法により、金属膜をパターニングする。これにより、電極２２、２４が形成され、目的とする光電変換素子１０が得られる。
【００７０】
光電変換素子１０において、銀からなる電極２２、２４は、塗布した銀ペーストを焼成することで形成されていない。この場合、電極２２、２４は、銀ペーストに含まれるガラス成分等を含んでいない。そのため、電極２２、２４の接触抵抗を低くすることができる。その結果、ＦＦが向上する。
【００７１】
ここで、光電変換素子１０においては、電極２２の角部２２Ａとｎ型非晶質半導体層１８との間に密着層４２が形成されており、電極２４の角部２４Ａとｐ型非晶質半導体層２０との間に密着層４６が形成されている。そのため、電極２２、２４が剥がれ難くなる。
【００７２】
光電変換素子１０においては、密着層４２と密着層４６とが形成されているが、例えば、密着層４６だけが形成されていてもよい。その理由は、以下のとおりである。
【００７３】
本発明者等の研究によれば、ｐ型非晶質半導体層に接して形成された電極は、ｎ型非晶質半導体層に接して形成された電極よりも剥がれ易い。光電変換素子１０においては、ｐ型非晶質半導体層２０に接して形成された電極２４の角部２４Ａとｐ型非晶質半導体層２０との間に密着層４６が形成されている。そのため、ｐ型非晶質半導体層２０に接して形成された電極２４が剥がれ難くなる。つまり、光電変換素子１０においては、少数キャリアを収集する電極が剥がれ難くなる。そのため、変換効率の低下を抑制できる。
【００７４】
［第１の実施の形態の応用例］
図４を参照しながら、第１の実施の形態の応用例に係る光電変換素子１０Ａについて説明する。光電変換素子１０Ａでは、第１の実施の形態と比べて、電極が異なる。具体的には、電極２２の代わりに、電極２３が配置されている。電極２４の代わりに、電極２５が配置されている。電極２３は、電極２２と比べて、電極部３４を備えていない。つまり、電極２３は、複数の電極部３６からなる。電極２５は、電極２４と比べて、電極部３８を備えていない。つまり、電極２５は、複数の電極部４０からなる。
【００７５】
各電極部３６は、４つの角部２２Ａを含む。各角部２２Ａとｎ型非晶質半導体層１８との間には、密着層４２が配置されている。
【００７６】
各電極部４０は、４つの角部２４Ａを含む。各角部２４Ａとｐ型非晶質半導体層２０との間には、密着層４６が配置されている。
【００７７】
このような光電変換素子１０Ａにおいても、第１の実施の形態と同様な効果を得ることができる。
【００７８】
［第２の実施の形態］
図５を参照しながら、本発明の第２の実施の形態による光電変換素子５０について説明する。光電変換素子５０は、シリコン基板５２と、反射防止膜５４と、パッシベーション膜５６と、パッシベーション膜５８と、電極６０と、電極６２と、密着層７０とを備える。
【００７９】
シリコン基板５２は、ｎ型の単結晶シリコン基板である。シリコン基板５２の厚さや比抵抗等は、シリコン基板１２と同じである。シリコン基板５２の受光面には、テクスチャ構造６８が形成されている。
【００８０】
シリコン基板５２は、ｎ型拡散領域６４と、ｐ型拡散領域６６とを含む。
【００８１】
ｎ型拡散領域６４は、シリコン基板５２の裏面側に形成されている。ｎ型拡散領域６４の不純物濃度は、例えば、１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。ｎ型拡散領域６４の深さ寸法（図５の上下方向の寸法）は、例えば、０．３〜１．０μｍである。
【００８２】
ｐ型拡散領域６６は、シリコン基板５２の裏面側に形成されている。ｐ型拡散領域６６の不純物濃度は、例えば、１×１０１９ｃｍ−３〜１×１０２０ｃｍ−３である。ｐ型拡散領域６６の深さ寸法（図５の上下方向の寸法）は、例えば、０．３〜１．０μｍである。
【００８３】
シリコン基板５２の受光面は、反射防止膜５４で覆われている。反射防止膜５４は、例えば、シリコン窒化膜である。シリコン窒化膜の厚さは、例えば、８０〜３００ｎｍである。
【００８４】
パッシベーション膜５６は、ｐ型拡散領域６６に接して形成される。本実施形態では、シリコン基板５２の裏面のうち、ｐ型拡散領域６６がパッシベーション５６で覆われている。パッシベーション膜５６は、例えば、シリコン窒化膜やシリコン酸窒化膜である。パッシベーション膜５６の厚さは、例えば、５〜１００ｎｍである。
【００８５】
パッシベーション膜５８は、シリコン基板５２及びパッシベーション膜５６に接して形成される。パッシベーション膜５８は、例えば、シリコン窒化膜やシリコン酸窒化膜である。パッシベーション膜５８の厚さは、例えば、１０〜２００ｎｍである。
【００８６】
電極６０は、コンタクトホール７２を介して、ｎ型拡散領域６４に接している。コンタクトホール７２は、パッシベーション膜５８を貫通して形成されている。電極６０は、銀からなる。電極６０は、例えば、図４に示す電極部４０のように、平面視で長方形状を有する。
【００８７】
電極６２は、コンタクトホール７４を介して、ｐ型拡散領域６６に接している。コンタクトホール７４は、パッシベーション５８及びパッシベーション膜５６を貫通して形成されている。電極６２は、銀からなる。電極６２は、例えば、図４に示す電極部３６のように、平面視で長方形状を有する。
【００８８】
密着層７０は、電極６０の角部６０Ａとパッシベーション膜５８との間、及び、電極６２の角部６２Ａとパッシベーション膜５８との間に配置されている。密着層７０は、角部６０Ａ、６２Ａをパッシベーション膜５８から剥がれ難くする。密着層７０の厚みは、例えば、１０〜５００ｎｍである。角部６０Ａは、電極６０の面内方向で内側から外側に向かって幅が狭くなっている部分である。角部６２Ａは、電極６２の面内方向で内側から外側に向かって幅が狭くなっている部分である。
【００８９】
密着層７０は、銀よりもパッシベーション膜５８との接着性に優れ、且つ、パッシベーション膜５８よりも銀との接着性に優れるものであれば、特に限定されない。密着層７０は、例えば、絶縁膜であってもよいし、導電膜であってもよい。絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜である。導電膜である。導電膜は、例えば、インジウム酸化錫（ＩＴＯ）等からなる透明導電膜であってもよいし、チタン（Ｔｉ）、クロム（Ｃｒ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）等の金属膜であってもよい。密着層７０が導電膜である場合には、密着層７０が実質的に電極としても機能する。
【００９０】
［光電変換素子の製造方法］
続いて、図６Ａ〜図６Ｆを参照しながら、光電変換素子５０の製造方法について説明する。
【００９１】
先ず、図６Ａに示すように、受光面の全体にテクスチャ構造６８を有するシリコン基板５２を準備する。具体的には、以下のとおりである。
【００９２】
最初に、所定の厚みを有するシリコン基板を、第１の実施の形態で説明した方法により準備する。続いて、スパッタリング等により、シリコン基板の裏面にシリコン酸化膜を形成する。この状態で、シリコン基板をウェットエッチングする。これにより、受光面の全体にテクスチャ構造６８が形成される。
【００９３】
続いて、図６Ｂに示すように、シリコン基板５２の裏面側にｎ型拡散領域６４とｐ型拡散領域６６とを形成する。具体的には、以下のとおりである。
【００９４】
先ず、シリコン基板５２の受光面及び裏面に、例えば、スパッタリングやＣＶＤにより、シリコン酸化膜を形成する。続いて、シリコン基板５２の裏面に形成されたシリコン酸化膜にエッチングペーストを印刷する。エッチングペーストを印刷する方法としては、例えば、スクリーン印刷法等がある。続いて、エッチングペーストが印刷されたシリコン基板５２を加熱する。これにより、シリコン基板５２の裏面に形成されたシリコン酸化膜のうち、エッチングペーストの印刷された部分のみが除去される。その後、シリコン基板５２を水中に浸し、超音波洗浄等を施す。これにより、エッチングペーストが除去される。
【００９５】
続いて、ｐ型不純物としてのボロンを気相拡散させる。これにより、シリコン基板５２のうち、シリコン酸化膜で覆われていない部分にｐ型拡散領域６６が形成される。その後、シリコン基板５２の受光面及び裏面に形成されたシリコン酸化膜、及び、ボロンを気相拡散することで形成されたＢＳＧ（Boron Silicate Glass）膜等をフッ化水素水溶液等を用いて除去する。このときのフッ化水素水溶液としては、例えば、５.２重量％のフッ化水素酸水溶液を用いることができる。
【００９６】
続いて、シリコン基板５２の受光面及び裏面にシリコン酸化膜を形成する。続いて、シリコン基板５２の裏面に形成されたシリコン酸化膜をエッチングする。エッチングの方法としては、例えば、エッチングペーストを用いる方法がある。
【００９７】
続いて、ｎ型不純物としてのリンを気相拡散させる。これにより、シリコン基板５２のうち、シリコン酸化膜で覆われていない部分にｎ型拡散領域６４が形成される。その後、シリコン基板５２の受光面及び裏面に形成されたシリコン酸化膜、及び、リンを気相拡散することで形成されたＰＳＧ（Phosphorus Silicate Glass）膜等を、フッ化水素水溶液等を用いて除去する。このときのフッ化水素水溶液としては、例えば、５.２重量％のフッ化水素酸水溶液を用いることができる。
【００９８】
続いて、図６Ｃに示すように、シリコン基板５２の裏面のうち、ｐ型拡散領域６６が形成された領域をパッシベーション膜５６で覆い、それ以外の領域をパッシベーション膜５８で覆う。具体的には、以下のとおりである。
【００９９】
先ず、シリコン基板５２に対して、熱酸化処理を行う。これにより、シリコン基板５２の受光面及び裏面にシリコン酸化膜が形成される。続いて、シリコン基板５２の裏面に形成されたシリコン酸化膜をエッチングする。エッチングの方法としては、例えば、エッチングペーストを用いる方法がある。シリコン酸化膜をエッチングすることにより、シリコン酸化膜のうち、ｐ型拡散領域６６に接する部分のみが残る。
【０１００】
続いて、シリコン基板５２の裏面、及び、パッシベーション膜５６を覆うパッシベーション膜５８を形成する。パッシベーション膜５８は、例えば、プラズマＣＶＤ法により形成できる。
【０１０１】
続いて、シリコン基板５２の受光面に形成されたシリコン酸化膜を、フッ化水素水溶液等を用いて除去する。これにより、図６Ｃに示すように、シリコン基板５２の受光面が露出され、且つ、シリコン基板５２の裏面がパッシベーション膜５６、５８で覆われる。
【０１０２】
続いて、図６Ｄに示すように、シリコン基板５２の受光面に反射防止膜５４を形成する。反射防止膜５４は、例えば、プラズマＣＶＤ法等で形成できる。
【０１０３】
続いて、図６Ｅに示すように、パッシベーション膜５８上に密着層７０を形成する。具体的には、以下のとおりである。なお、以下の説明では、密着層７０が透明導電膜（例えば、インジウム酸化錫膜）である場合について説明する。
【０１０４】
先ず、パッシベーション膜５８を覆う透明導電膜を形成する。透明導電膜は、例えば、スパッタリング等によって形成できる。
【０１０５】
続いて、フォトリソグラフィ法により、透明導電膜をパターニングする。これにより、密着層７０が形成される。
【０１０６】
続いて、図６Ｆに示すように、電極６０、６２を形成する。具体的には、以下のとおりである。
【０１０７】
先ず、パッシベーション膜５６、５８の一部をエッチングにより除去して、コンタクトホール７２、７４を形成する。エッチングの方法としては、例えば、エッチングペーストを用いる方法等がある。
【０１０８】
続いて、パッシベーション膜５８及び密着層７０上に金属膜を形成する。金属膜は、コンタクトホール７２、７４内にも形成される。金属膜は、密着層７０を覆う。金属膜は、銀からなる。金属膜は、スパッタリングや蒸着等によって形成される。
【０１０９】
続いて、フォトリソグラフィ法により、金属膜をパターニングする。これにより、電極６０、６２が形成され、目的とする光電変換素子５０が得られる。
【０１１０】
このような光電変換素子５０においても、第１の実施の形態と同様な効果を得ることができる。
【０１１１】
［第３の実施の形態］
図７を参照しながら、本発明の第３の実施の形態による光電変換素子８０について説明する。光電変換素子８０は、シリコン基板１２と、真性非晶質半導体層８２と、ｎ型非晶質半導体層８４と、電極８６と、密着層８８と、真性非晶質半導体層９０と、ｐ型非晶質半導体層９２と、透明導電膜９４と、電極９６とを備える。
【０１１２】
真性非晶質半導体層９０は、シリコン基板１２の受光面を覆う。真性非晶質半導体層９０は、例えば、ｉ型ａ‐Ｓｉからなる。真性非晶質半導体層９０の厚みは、例えば、２〜１０ｎｍである。
【０１１３】
ｐ型非晶質半導体層９２は、例えば、ｐ型不純物（例えば、ボロン）を含むａ‐Ｓｉからなる。ｐ型非晶質半導体層９２は、真性非晶質半導体層９０を覆う。ｐ型非晶質半導体層９２の厚さは、例えば、２〜５０ｎｍである。
【０１１４】
透明導電膜９４は、例えば、インジウム酸化錫（ＩＴＯ）からなる。透明導電膜９４は、ｐ型非晶質半導体層９２を覆う。透明導電膜９４の厚みは、例えば、１０〜１００ｎｍである。
【０１１５】
電極９６は、例えば、銀を含む。電極９６は、透明導電膜９４に接して形成されている。電極９６の厚みは、例えば、１〜５０μｍである。
【０１１６】
真性非晶質半導体層８２は、シリコン基板１２の裏面を覆う。真性非晶質半導体層８２は、例えば、ｉ型ａ‐Ｓｉからなる。真性非晶質半導体層８２の厚みは、例えば、２〜１０ｎｍである。
【０１１７】
ｎ型非晶質半導体層８４は、ｎ型不純物（例えば、リン）を含むａ‐Ｓｉからなる。ｎ型非晶質半導体層８４は、真性非晶質半導体層８２を覆う。ｎ型非晶質半導体層８４の厚さは、例えば、２〜５０ｎｍである。
【０１１８】
電極８６は、ｎ型非晶質半導体層８４及び密着層８８に接して形成されている。これにより、電極８６がｎ型非晶質半導体層８４に対して電気的に接続されている。電極８６は、銀（Ａｇ）からなる。電極８６の厚みは、例えば、１００〜１０００ｎｍである。
【０１１９】
ここで、電極８６は、図８に示すように、４つの角部８６Ａを含む。各角部８６Ａは、第１方向（図８中の上下方向）に延びる端縁の一部と、第１方向に垂直な第２方向（図８中の左右方向）に延びる端縁の一部と、第１方向に延びる端縁の一部と第２方向に延びる端縁の一部とによって形成される頂点とを含む。角部８６Ａの頂点は、平面視で尖っている。各角部８６Ａは、電極８６の面内方向で内側から外側に向かって幅が狭くなっている部分である。
【０１２０】
各角部８６Ａとｎ型非晶質半導体層８４との間には、図７及び図８に示すように、密着層８８が配置されている。密着層８８は、角部８６Ａをｎ型非晶質半導体層８４から剥がれ難くする。密着層８８の厚みは、例えば、１０〜５００ｎｍである。
【０１２１】
密着層８８は、銀よりもｎ型非晶質半導体層８４との接着性に優れ、且つ、ｎ型非晶質半導体層８４よりも銀との接着性に優れるものであれば、特に限定されない。密着層８８は、例えば、絶縁膜であってもよいし、導電膜であってもよい。絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜である。導電膜は、例えば、インジウム酸化錫（ＩＴＯ）等からなる透明導電膜であってもよいし、チタン（Ｔｉ）、クロム（Ｃｒ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）等の金属膜であってもよい。密着層８８が導電膜である場合には、密着層８８が実質的に電極としても機能する。
【０１２２】
［光電変換素子の製造方法］
図９Ａ〜図９Ｅを参照しながら、光電変換素子８０の製造方法について説明する。
【０１２３】
先ず、図９Ａに示すように、シリコン基板１２を準備する。シリコン基板１２は、第１の実施の形態で説明した方法によって得られる。
【０１２４】
続いて、図９Ｂに示すように、シリコン基板１２の受光面に真性非晶質半導体層９０及びｐ型非晶質半導体層９２を順次形成し、且つ、シリコン基板１２の裏面に真性非晶質半導体層８２及びｎ型非晶質半導体層８４を順次形成する。具体的には、以下のとおりである。
【０１２５】
先ず、シリコン基板１２の受光面に、真性非晶質半導体層９０及びｐ型非晶質半導体層９２を順次形成する。真性非晶質半導体層９０及びｐ型非晶質半導体層９２は、例えば、プラズマＣＶＤ法により形成することができる。
【０１２６】
続いて、シリコン基板１２の裏面に、真性非晶質半導体層８２及びｎ型非晶質半導体層８４を順次形成する。真性非晶質半導体層８２及びｎ型非晶質半導体層８４は、例えば、プラズマＣＶＤ法により形成することができる。
【０１２７】
続いて、図９Ｃに示すように、ｐ型非晶質半導体層９２上に透明導電膜９４を形成する。透明導電膜９４は、例えば、スパッタリング等で形成できる。
【０１２８】
続いて、図９Ｄに示すように、ｎ型非晶質半導体層８４上に密着層８８を形成する。具体的には、以下のとおりである。なお、以下では、密着層８８が透明導電膜（例えば、インジウム酸化錫膜）である場合について説明する。
【０１２９】
先ず、ｎ型非晶質半導体層８４を覆う透明導電膜を形成する。透明導電膜は、例えば、スパッタリング等によって形成できる。
【０１３０】
続いて、フォトリソグラフィ法により、透明導電膜をパターニングする。これにより、密着層８８が形成される。
【０１３１】
続いて、図９Ｅに示すように、電極８６及び電極９６を形成する。具体的には、以下のとおりである。
【０１３２】
電極８６は、スパッタリングや蒸着等により、ｎ型非晶質半導体層８４及び密着層８８上に銀を堆積することで形成される。電極９６は、例えば、銀ペーストを印刷し、焼成することで形成される。これにより、目的とする光電変換素子８０が得られる。
【０１３３】
このような光電変換素子８０においても、第１の実施の形態と同様な効果を得ることができる。
【０１３４】
［第３の実施の形態の応用例１］
図１０を参照しながら、第３の実施の形態の応用例１に係る光電変換素子について説明する。応用例１に係る光電変換素子においては、電極８６とｎ型非晶質半導体層８４との間には、４つの密着層８８だけでなく、複数の密着層９８が配置されている。複数の密着層９８は、電極８６とｎ型非晶質半導体層８４との間において、４つの密着層８８が配置された部分とは異なる部分に格子状に配置されている。密着層９８は、電極８６をｎ型非晶質半導体層８４から剥がれ難くする。密着層９８は、銀よりもｎ型非晶質半導体層８４との接着性に優れ、且つ、ｎ型非晶質半導体層８４よりも銀との接着性に優れるものであれば、特に限定されない。密着層９８の厚みや材料は、例えば、密着層８８の厚みや材料と同じであってもよいし、異なっていても良い。密着層９８は、例えば、密着層８８と同じ工程で形成することができる。
【０１３５】
第３の実施の形態の応用例１に係る光電変換素子においては、電極８６とｎ型非晶質半導体層８４との間に、複数の密着層９８が配置されているので、電極８６がｎ型非晶質半導体層８４からさらに剥がれ難くなる。
【０１３６】
［第３の実施の形態の応用例２］
第３の実施の形態では、受光面側にｐ型非晶質半導体層９２が形成され、裏面側にｎ型非晶質半導体層８４が形成されていたが、例えば、受光面側にｎ型非晶質半導体層が形成され、裏面側にｐ型非晶質半導体層が形成されていてもよい。
【０１３７】
［第４の実施の形態］
図１１を参照しながら、本発明の第４の実施の形態による光電変換素子１００について説明する。光電変換素子１００は、シリコン基板１０２と、電極１０４と、パッシベーション膜１０６と、電極１０８と、パッシベーション膜１１０と、密着層１１６とを備える。
【０１３８】
シリコン基板１０２は、単結晶シリコン基板であってもよいし、多結晶シリコン基板であってもよい。シリコン基板１０２が単結晶シリコン基板である場合には、変換効率を向上させやすい。シリコン基板１０２が多結晶シリコン基板である場合には、製造コストを抑えることができる。シリコン基板１０２の導電型は、ｎ型であってもよいし、ｐ型であってもよい。本実施形態では、ｎ型単結晶シリコン基板が採用されている。シリコン基板１０２の厚さは、例えば、１００〜３００μｍである。シリコン基板１２の比抵抗は、例えば、０．１〜１０．０Ω・ｃｍである。
【０１３９】
シリコン基板１０２は、ｐ型拡散領域１１２を含む。ｐ型拡散領域１１２は、シリコン基板１０２の受光面側に形成されている。ｐ型拡散領域１１２の表面不純物濃度は、例えば、１×１０１９ｃｍ−３以上である。ｐ型拡散領域１１２のシート抵抗は、例えば、２０〜５０Ω／□である。ｐ型拡散領域１１２の深さ寸法（図１１の上下方向の寸法）は、例えば、０．３〜０．７μｍである。
【０１４０】
シリコン基板１０２は、高濃度領域１１４を含む。高濃度領域１１４は、シリコン基板１０２の裏面側に形成されている。高濃度領域１１４には、シリコン基板１０２と同じ導電型を有する不純物が高濃度にドーピングされている。高濃度領域１１４は、ＢＳＦ（Back Surface Field）として機能する。高濃度領域１１４の深さ寸法は、例えば、０．３〜５．０μｍである。高濃度領域１１４の不純物濃度は、例えば、１×１０２０ｃｍ−３である。
【０１４１】
シリコン基板１０２の受光面には、テクスチャ構造１２２が形成されている。
【０１４２】
パッシベーション膜１０６は、シリコン基板１０２の受光面を覆う。パッシベーション膜１０６は、例えば、熱酸化膜である。パッシベーション膜１０６の厚みは、例えば、５０〜１００ｎｍである。パッシベーション膜１０６は、反射防止膜としても機能する。
【０１４３】
パッシベーション膜１１０は、シリコン基板１０２の裏面を覆う。パッシベーション膜１１０は、例えば、熱酸化膜である。パッシベーション膜１１０の膜厚は、例えば、５０〜１００ｎｍである。
【０１４４】
電極１０４は、例えば、銀を含む導電性材料からなる。電極１０４は、パッシベーション膜１０６に形成されたコンタクトホール１１８を通じて、ｐ型拡散領域１１２に接続されている。
【０１４５】
電極１０８は、パッシベーション膜１１０及び密着層１１６を覆う。電極１０８は、銀からなる。電極１０８は、例えば、図８に示す電極８６のように、平面視で正方形状を有する。電極１０８は、パッシベーション膜１１０に形成されたコンタクトホール１２０を通じて、高濃度領域１１４に接続されている。このことから明らかなように、本実施形態では、ＢＳＲ（Back Surface Reflector）構造が採用されている。
【０１４６】
密着層１１６は、電極１０８の角部１０８Ａとパッシベーション膜１１０との間に配置されている。密着層１１６は、角部１０８Ａをパッシベーション膜１１０から剥がれ難くする。密着層１１６の厚みは、例えば、１０〜５００ｎｍである。角部１０８Ａは、電極１０８の面内方向で内側から外側に向かって幅が狭くなっている部分である。
【０１４７】
密着層１１６は、銀よりもパッシベーション膜１１０との接着性に優れ、且つ、パッシベーション膜１１０よりも銀との接着性に優れるものであれば、特に限定されない。密着層１１６は、例えば、絶縁膜であってもよいし、導電膜であってもよい。絶縁膜は、例えば、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜である。導電膜は、例えば、インジウム酸化錫（ＩＴＯ）等からなる透明導電膜であってもよいし、チタン（Ｔｉ）、クロム（Ｃｒ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）等の金属膜であってもよい。密着層１１６が導電膜である場合には、密着層１１６が実質的に電極としても機能する。
【０１４８】
［光電変換素子の製造方法］
図１２Ａ〜図１２Ｅを参照しながら、光電変換素子１００の製造方法について説明する。
【０１４９】
先ず、図１２Ａに示すように、受光面にテクスチャ構造１２２が形成されたシリコン基板１０２を準備する。テクスチャ構造１２２は、第１の実施の形態で説明した方法によって形成される。
【０１５０】
続いて、図１２Ｂに示すように、シリコン基板１０２の受光面側にｐ型拡散領域１１２を形成し、且つ、シリコン基板１０２の裏面側に高濃度領域１１４を形成する。ｐ型拡散領域１１２は、例えば、シリコン基板１０２の受光面からｐ型不純物を熱拡散させることによって形成される。ｐ型不純物の拡散源は、例えば、ＢＳＧ（Boron Silicate Glass）である。高濃度領域１１４は、例えば、シリコン基板１０２の裏面からｎ型不純物を熱拡散させることによって形成される。ｎ型不純物の拡散源は、例えば、ＰＳＧ（Phosphorus Silicate Glass）である。
【０１５１】
続いて、図１２Ｃに示すように、シリコン基板１０２の受光面にパッシベーション膜１０６を形成し、且つ、シリコン基板１０２の裏面にパッシベーション膜１１０を形成する。パッシベーション膜１０６、１１０は、熱酸化によって形成される。熱酸化は、酸素雰囲気中で酸化を行うドライ酸化であってもよいし、水蒸気雰囲気中で酸化を行うウェット酸化であってもよい。
【０１５２】
続いて、図１２Ｄに示すように、パッシベーション膜１１０上に密着層１１６を形成する。具体的には、以下のとおりである。なお、以下では、密着層１１６が透明導電膜（例えば、インジウム酸化錫膜）である場合について説明する。
【０１５３】
先ず、パッシベーション膜１１０を覆う透明導電膜を形成する。透明導電膜は、例えば、スパッタリング等によって形成できる。
【０１５４】
続いて、フォトリソグラフィ法により、透明導電膜をパターニングする。これにより、密着層１１６が形成される。
【０１５５】
続いて、図１２Ｅに示すように、電極１０４及び電極１０８を形成する。具体的には、以下のとおりである。
【０１５６】
パッシベーション膜１０６にコンタクトホール１１８を形成する。コンタクトホール１１８は、例えば、フォトリソグラフィ法によって形成される。続いて、コンタクトホール１１８が形成された位置に銀ペーストを印刷し、焼成する。これにより、電極１０４が形成される。
【０１５７】
パッシベーション膜１１０にコンタクトホール１２０を形成する。コンタクトホール１２０は、例えば、フォトリソグラフィ法によって形成される。続いて、スパッタリングや蒸着等により、パッシベーション膜１１０上に銀を堆積する。これにより、電極１０８が形成される。
【０１５８】
このようにして、電極１０４及び電極１０８が形成されることにより、目的とする光電変換素子１００が得られる。
【０１５９】
このような光電変換素子１００においても、第１の実施の形態と同様な効果を得ることができる。
【０１６０】
［密着部の応用例］
上記第１〜第４の実施の形態では、密着部としての密着層を備える場合について説明したが、密着部は密着層に限定されない。以下、図１３及び図１４を参照しながら、密着部の応用例について説明する。なお、図１３及び図１４には、第３の実施の形態の光電変換素子８０の変形例を示しているが、図１３及び図１４に示す密着部の応用例は、第１、第２及び第４の実施の形態に係る光電変換素子１０、５０、１００に対しても、同様に、適用することができる。
【０１６１】
［第５の実施の形態］
図１３を参照しながら、本発明の第５の実施の形態による光電変換素子１３０について説明する。光電変換素子１３０では、光電変換素子８０と比べて、電極が異なっている。また、密着層８８の代わりに、被覆層１３２が形成されている。
【０１６２】
光電変換素子１３０は、電極８６の代わりに、電極８７を備える。電極８７は、電極８６と比べて、一回り小さい。電極８７は、例えば、ｎ型非晶質半導体層８４の全面を覆う金属膜を形成し、当該金属膜をパターニングすることで形成される。電極８７は、例えば、図８に示す電極８６のように、平面視で正方形状を有する。
【０１６３】
被覆層１３２は、電極８７の角部８７Ａ及びｎ型非晶質半導体層８４の一部を覆う。被覆層１３２は、角部８７Ａをｎ型非晶質半導体層８４から剥がれ難くする。被覆層１３２の厚みは、例えば、１０〜５００ｎｍである。角部８７Ａは、電極８７の面内方向で内側から外側に向かって幅が狭くなっている部分である。
【０１６４】
被覆層１３２は、銀よりもｎ型非晶質半導体層８４との接着性に優れるものであれば、特に限定されない。被覆層１３２は、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜等の絶縁膜である。なお、被覆層１３２は、導電膜であってもよい。導電膜は、例えば、インジウム酸化錫（ＩＴＯ）等からなる透明導電膜であってもよいし、チタン（Ｔｉ）、クロム（Ｃｒ）、バナジウム（Ｖ）、ニッケル（Ｎｉ）等の金属膜であってもよい。被覆層１３２が導電膜である場合には、被覆層１３２が実質的に電極としても機能する。
【０１６５】
被覆層１３２は、例えば、電極８７及びｎ型非晶質半導体層８４の一部を覆う絶縁膜を形成し、当該絶縁膜をパターニングすることで形成できる。
【０１６６】
このような光電変換素子１３０であっても、第１の実施の形態と同様な効果を得ることができる。
【０１６７】
［第６の実施の形態］
図１４を参照しながら、本発明の第６の実施の形態による光電変換素子１４０について説明する。光電変換素子１４０では、光電変換素子８０と比べて、密着層８８が形成されていない。その代わりに、凹凸１４２がシリコン基板１２に形成されている。
【０１６８】
凹凸１４２は、シリコン基板１２の角部に形成されている。凹凸１４２は、例えば、テクスチャ構造３２と同時に形成することができる。凹凸１４２の高さは、例えば、０．５〜１０μｍである。凹凸１４２の高さは、テクスチャ構造１３２が有する凹凸の高さと同じであってもよいし、異なっていてもよい。
【０１６９】
凹凸１４２がシリコン基板１２に形成されていることにより、凹凸１４２に対応した凹凸が、真性非晶質半導体層８２の角部と、ｎ型非晶質半導体層８４の角部と、電極８６の角部８６Ａに形成される。これにより、接触面積が大きくなり、角部８６Ａがｎ型非晶質半導体層８４から剥がれ難くなる。
【０１７０】
［電極の角部の応用例］
電極の角部１５０Ａの頂点は、例えば、図１５Ａに示すように、円弧状に湾曲する部分を有していてもよい。電極の角部１５０Ｂの頂点を形成する２つの端縁が為す角度は、例えば、図１５Ｂに示すように、鋭角であってもよい。電極の角部１５０Ｃの頂点は、例えば、図１５Ｃに示すように、平面視で放物線状であってもよい。
【０１７１】
以下、本発明の実施の形態による光電変換素子を備える光電変換モジュール及び太陽光発電システムについて説明する。
【０１７２】
本発明の実施の形態による光電変換素子は、高い変換効率を有する。そのため、本発明の実施の形態による光電変換素子を備える光電変換モジュール及び太陽光発電システムも高い変換効率を有することができる。
【０１７３】
［光電変換モジュール］
図１６は、本実施形態に係る光電変換モジュールの構成の一例を示す概略図である。図１６を参照して光電変換モジュール１０００は、複数の光電変換素子１００１と、カバー１００２と、出力端子１０１３，１０１４とを備える。
【０１７４】
複数の光電変換素子１００１はアレイ状に配列され直列に接続されている。図１６では、光電変換素子１００１を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。複数の光電変換素子１００１の各々には、本発明の実施の形態による光電変換素子が用いられる。なお、光電変換モジュール１０００に含まれる光電変換素子１００１の数は、２以上の任意の整数とすることができる。
【０１７５】
カバー１００２は、耐候性のカバーから構成されており、複数の光電変換素子１００１を覆う。
【０１７６】
出力端子１０１３は、直列に接続された複数の光電変換素子１００１の一方端に配置される光電変換素子１００１に接続される。
【０１７７】
出力端子１０１４は、直列に接続された複数の光電変換素子１００１の他方端に配置される光電変換素子１００１に接続される。
【０１７８】
［太陽光発電システム］
図１７は、本実施形態に係る太陽光発電システムの構成の一例を示す概略図である。図１７を参照して、太陽光発電システム２０００は、光電変換モジュールアレイ２００１と、接続箱２００２と、パワーコンディショナ２００３と、分電盤２００４と、電力メータ２００５とを備える。後述するように光電変換モジュールアレイ２００１は複数の光電変換モジュール１０００から構成される。
【０１７９】
太陽光発電システム２０００には、一般に「ホーム・エネルギー・マネジメント・システム（ＨＥＭＳ：Home Energy Management System）」と呼ばれる機能を付加することが
できる。これにより部屋ごとの電力使用状況を監視しつつ個別の家単位で節電に貢献することもできる。
【０１８０】
接続箱２００２は、光電変換モジュールアレイ２００１に接続される。パワーコンディショナ２００３は、接続箱２００２に接続される。分電盤２００４は、パワーコンディショナ２００３及び電気機器類２０１１に接続される。電力メータ２００５は、分電盤２００４及び系統連系に接続される。
【０１８１】
続いて、太陽光発電システム２０００の動作を説明する。
【０１８２】
光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を接続箱２００２へ供給する。
【０１８３】
接続箱２００２は、光電変換モジュールアレイ２００１が発電した直流電力を受け、直流電力をパワーコンディショナ２００３へ供給する。
【０１８４】
パワーコンディショナ２００３は、接続箱２００２から受けた直流電力を交流電力に変換して分電盤２００４へ供給する。あるいは、接続箱２００２から受けた直流電力の一部を交流電力に変換せずに、直流電力のままで分電盤２００４へ供給してもよい。
【０１８５】
分電盤２００４は、パワーコンディショナ２００３から受けた交流電力及び電力メータ２００５を介して受けた商用電力の少なくともいずれかを電気機器類２０１１へ供給する。分電盤２００４は、パワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも多いとき、パワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。分電盤２００４は、余った交流電力を、電力メータ２００５を介して、系統連系へ供給する。
【０１８６】
分電盤２００４は、パワーコンディショナ２００３から受けた交流電力が電気機器類２０１１の消費電力よりも少ないとき、系統連系から受けた交流電力及びパワーコンディショナ２００３から受けた交流電力を電気機器類２０１１へ供給する。
【０１８７】
電力メータ２００５は、系統連系から分電盤２００４へ向かう方向の電力を計測するとともに、分電盤２００４から系統連系へ向かう方向の電力を計測する。
【０１８８】
なお、図１７Ａに示すように、パワーコンディショナ２００３には、蓄電池２１００が接続されていても良い。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても、蓄電池２１００に蓄電された電力を供給することができる。蓄電池２１００は、パワーコンディショナ２００３に内蔵されていてもよい。
【０１８９】
なお、図１７Ａに示すように、パワーコンディショナ２００３に蓄電池２１００が接続されている場合（または、蓄電池２１００がパワーコンディショナ２００３に内蔵されている場合）、パワーコンディショナ２００３は、接続箱２００２から受けた直流電力の一部または全部を適切に電力変換して、蓄電池２１００に蓄電することができる。蓄電池２１００に蓄電された電力は、光電変換モジュールの発電量や電気機器類２０１１の電力消費量の状況に応じて、適宜、パワーコンディショナ２００３側に供給され、適切に電力変換されて、分電盤２００４へ供給される。
【０１９０】
続いて、光電変換モジュールアレイ２００１について説明する。
【０１９１】
図１８は、図１７に示す光電変換モジュールアレイ２００１の構成の一例を示す概略図である。図１８を参照して、光電変換モジュールアレイ２００１は、複数の光電変換モジュール１０００と出力端子２０１３，２０１４とを含む。
【０１９２】
複数の光電変換モジュール１０００は、アレイ状に配列され直列に接続されている。図１８では、光電変換モジュール１０００を直列に接続する配列を図示しているが、配列および接続方式はこれに限定されず、並列に接続して配列してもよいし、直列と並列とを組み合わせた配列としてもよい。なお、光電変換モジュールアレイ２００１に含まれる光電変換モジュール１０００の数は、２以上の任意の整数とすることができる。
【０１９３】
出力端子２０１３は、直列に接続された複数の光電変換モジュール１０００の一方端に位置する光電変換モジュール１０００に接続される。
【０１９４】
出力端子２０１４は、直列に接続された複数の光電変換モジュール１０００の他方端に位置する光電変換モジュール１０００に接続される。
【０１９５】
なお、以上の説明はあくまでも一例であり、本実施形態の太陽光発電システムは、本発明の実施の形態による光電変換素子を備える限り、上記の説明に限定されず如何なる構成もとり得るものとする。
【０１９６】
［大規模太陽光発電システム］
図１９は、太陽光発電システムの構成の他の一例を示す概略図である。図１９に示す太陽光発電システムは、図１７に示す太陽光発電システムよりも大規模な太陽光発電システムである。図１９に示す太陽光発電システムも、本発明の実施の形態による光電変換素子を備える。
【０１９７】
図１９を参照して、太陽光発電システム４０００は、複数のサブシステム４００１と、複数のパワーコンディショナ４００３と、変圧器４００４とを備える。
【０１９８】
複数のパワーコンディショナ４００３は、それぞれサブシステム４００１に接続される。太陽光発電システム４０００において、パワーコンディショナ４００３及びそれに接続されるサブシステム４００１の数は、２以上の任意の整数とすることができる。
【０１９９】
変圧器４００４は、複数のパワーコンディショナ４００３および系統連系に接続される。
【０２００】
複数のサブシステム４００１の各々は、複数のモジュールシステム３０００から構成される。サブシステム４００１内のモジュールシステム３０００の数は、２以上の任意の整数とすることができる。
【０２０１】
複数のモジュールシステム３０００の各々は、複数の光電変換モジュールアレイ２００１と、複数の接続箱３００２と、集電箱３００４とを含む。モジュールシステム３０００内の接続箱３００２及びそれに接続される光電変換モジュールアレイ２００１の数は、２以上の任意の整数とすることができる。
【０２０２】
集電箱３００４は、複数の接続箱３００２に接続される。パワーコンディショナ４００３は、サブシステム４００１内の複数の集電箱３００４に接続される。
【０２０３】
なお、図１９Ａに示すように、パワーコンディショナ４００３には、蓄電池４１００が接続されていても良い。この場合、日照量の変動による出力変動を抑制することができるとともに、日照のない時間帯であっても、蓄電池４１００に蓄積された電力を供給することができる。また、前記蓄電池４１００は、パワーコンディショナ４００３に内蔵されていても良い。
【０２０４】
続いて、太陽光発電システム４０００の動作を説明する。
【０２０５】
モジュールシステム３０００の複数の光電変換モジュールアレイ２００１は、太陽光を電気に変換して直流電力を発電し、直流電力を、接続箱３００２を介して、集電箱３００４へ供給する。サブシステム４００１内の複数の集電箱３００４は、直流電力をパワーコンディショナ４００３へ供給する。複数のパワーコンディショナ４００３は、直流電力を交流電力に変換して、交流電力を変圧器４００４へ供給する。
【０２０６】
なお、図１９Ａに示すように、パワーコンディショナ４００３に蓄電池４１００が接続されている場合（または、蓄電池４１００がパワーコンディショナ４００３に内蔵されている場合）、パワーコンディショナ４００３は、集電箱３００４から受けた直流電力の一部または全部を適切に電力変換して、蓄電池４１００に蓄電することができる。蓄電池４１００に蓄電された電力は、サブシステム４００１の発電量に応じて、適宜、パワーコンディショナ４００３側に供給され、適切に電力変換されて変圧器４００４へ供給される。
【０２０７】
変圧器４００４は、複数のパワーコンディショナ４００３から受けた交流電力の電圧レベルを変換して系統連系へ供給する。
【０２０８】
なお太陽光発電システム４０００は、本発明の実施の形態による光電変換素子を備えるものであればよく、太陽光発電システム４０００に含まれる全ての光電変換素子が本発明の実施の形態による光電変換素子でなくてもよい。例えば、あるサブシステム４００１に含まれる光電変換素子の全てが本発明の実施の形態による光電変換素子であり、別のサブシステム４００１に含まれる光電変換素子の一部もしくは全部が、本発明の実施の形態による光電変換素子でない場合もあり得るものとする。
【０２０９】
以上、本発明の実施形態について、詳述してきたが、これらはあくまでも例示であって、本発明は、上述の実施形態によって、何等、限定されない。
【符号の説明】
【０２１０】
１０：光電変換素子、１２：シリコン基板、１４：真性非晶質半導体層、１６：真性非晶質半導体層、１８：ｎ型非晶質半導体層、２０：ｐ型非晶質半導体層、２２：電極、２２Ａ：角部、２４：電極、２４Ａ：角部、４２：密着部、４６：密着部
【図１】
2015220236.tif 000003
【図２】
2015220236.tif 000004
【図３Ａ】
2015220236.tif 000005
【図３Ｂ】
2015220236.tif 000006
【図３Ｃ】
2015220236.tif 000007
【図３Ｄ】
2015220236.tif 000008
【図３Ｅ】
2015220236.tif 000009
【図３Ｆ】
2015220236.tif 000010
【図４】
2015220236.tif 000011
【図５】
2015220236.tif 000012
【図６Ａ】
2015220236.tif 000013
【図６Ｂ】
2015220236.tif 000014
【図６Ｃ】
2015220236.tif 000015
【図６Ｄ】
2015220236.tif 000016
【図６Ｅ】
2015220236.tif 000017
【図６Ｆ】
2015220236.tif 000018
【図７】
2015220236.tif 000019
【図８】
2015220236.tif 000020
【図９Ａ】
2015220236.tif 000021
【図９Ｂ】
2015220236.tif 000022
【図９Ｃ】
2015220236.tif 000023
【図９Ｄ】
2015220236.tif 000024
【図９Ｅ】
2015220236.tif 000025
【図１０】
2015220236.tif 000026
【図１１】
2015220236.tif 000027
【図１２Ａ】
2015220236.tif 000028
【図１２Ｂ】
2015220236.tif 000029
【図１２Ｃ】
2015220236.tif 000030
【図１２Ｄ】
2015220236.tif 000031
【図１２Ｅ】
2015220236.tif 000032
【図１３】
2015220236.tif 000033
【図１４】
2015220236.tif 000034
【図１５Ａ】
2015220236.tif 000035
【図１５Ｂ】
2015220236.tif 000036
【図１５Ｃ】
2015220236.tif 000037
【図１６】
2015220236.tif 000038
【図１７】
2015220236.tif 000039
【図１７Ａ】
2015220236.tif 000040
【図１８】
2015220236.tif 000041
【図１９】
2015220236.tif 000042
【図１９Ａ】
2015220236.tif 000043