(57)【要約】【課題】発光画素や駆動回路の静電破壊を確実に低減または防止することのできる電気光学装置、電子機器を提供する。【解決手段】有機ＥＬ装置は、基板１０と、基板１０上に形成され、複数の発光画素６２が二次元配列された表示領域１１と、行方向に並ぶ各発光画素６２に接続された走査線と、列方向に並ぶ各発光画素６２に接続された信号線と、走査線に駆動信号を供給する走査線駆動回路１４と、走査線駆動回路１４または信号線に電気的に接続された検査端子２４Ａと、検査端子２４Ａに接続された静電保護回路と、を有し、静電保護回路の少なくとも一部が検査端子２４Ａと平面視で重なっていることを特徴とする。【選択図】図２
2015163941.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、複数の発光画素が二次元配列されたアレイ領域と、
行方向に並ぶ各発光画素に接続された第１駆動線と、
列方向に並ぶ各発光画素に接続された第２駆動線と、
前記第１駆動線又は前記第２駆動線の少なくとも一方に駆動信号を供給する駆動回路と、
前記駆動回路又は前記第２駆動線に電気的に接続された検査端子と、
前記検査端子に接続された静電保護回路と、を有し、
前記静電保護回路の少なくとも一部が前記検査端子と平面視で重なっていることを特徴とする電気光学装置。
【請求項２】
請求項１に記載の電気光学装置であって、
前記検査端子の表面が絶縁性の封止膜で覆われていることを特徴とする電気光学装置。
【請求項３】
請求項１又は請求項２に記載の電気光学装置であって、
前記静電保護回路は、平面視における面積が前記検査端子の面積よりも大きい形状とされていることを特徴とする電気光学装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置であって、
前記基板上の前記アレイ領域とは異なる領域に形成された実装端子を備え、
前記検査端子は、矩形を呈する前記基板の前記実装端子が配置された辺とは異なる辺に配置されていることを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置であって、
前記検査端子は、前記実装端子が配置された前記辺とは異なる他の三辺に配置されていることを特徴とする電気光学装置。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の電気光学装置であって、
前記静電保護回路が前記検査端子よりも下層側に形成されており、
平面視で重なる前記静電保護回路と前記検査端子との間に複数の絶縁層が存在していることを特徴とする電気光学装置。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の電気光学装置であって、
前記静電保護回路は、ダイオード接続されたトランジスターを有し、
前記トランジスターのソースが前記検査端子に接続され、ゲート及びドレインが基板電位に接続されていることを特徴とする電気光学装置。
【請求項８】
請求項１乃至請求項７のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電子機器に関する。
【背景技術】
【０００２】
従来、電気光学装置として、例えば有機エレクトロルミネッセンス装置（以下、有機ＥＬ装置と呼ぶ）において、発光画素となる発光素子（以下、有機ＥＬ素子と呼ぶこともある）及び有機ＥＬ素子を駆動する回路が形成された素子基板には、製造の途中で有機ＥＬ素子及び駆動回路を検査するための検査端子と、外部回路と接続するための外部接続端子と、が設けられている。有機ＥＬ装置の製造の途中において、検査端子を用いて有機ＥＬ素子及び駆動回路の電気的な特性を測定して、早期に不良を検出していた。一方で、有機ＥＬ装置の完成後、検査端子が露出した状態では、外部から検査端子を経て侵入した静電気により駆動回路が故障して誤動作を起こす原因となっていた。そのため、検査端子上に保護膜、例えば樹脂層を形成することで誤動作を防止していた（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１６０９５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、検査時にプローブを検査端子と接触させることで傷が生じ、検査端子の表面に形成された凹凸によって検査端子を覆う保護膜に欠陥が発生することがある。保護膜が破損してしまうと静電気が検査端子に流入して、有機ＥＬ素子や駆動回路の静電破壊を引き起こしかねない。そのため、保護膜だけでは静電破壊を低減または防止するには不十分であった。
【０００５】
本発明は、上記従来技術の問題点に鑑み成されたものであって、発光素子や駆動回路の静電破壊を確実に防止することのできる電気光学装置、電子機器を提供することを目的の一つとしている。
【課題を解決するための手段】
【０００６】
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置は、基板と、前記基板上に形成され、複数の発光画素が二次元配列されたアレイ領域と、行方向に並ぶ各発光画素に接続された第１駆動線と、列方向に並ぶ各発光画素に接続された第２駆動線と、前記第１駆動線又は前記第２駆動線の少なくとも一方に駆動信号を供給する駆動回路と、前記駆動回路又は前記第２駆動線に電気的に接続された検査端子と、前記検査端子に接続された静電保護回路と、を有し、前記静電保護回路の少なくとも一部が前記検査端子と平面視で重なっていることを特徴とする。
【０００８】
本適用例によれば、駆動回路や第２駆動線に接続された検査端子に静電保護回路が接続されているため、発光画素（発光素子）や駆動回路の静電破壊を低減または防止することができる。また、検査端子と静電保護回路とが平面視で重なっていることから装置全体の小型化を図ることができる。
【０００９】
［適用例２］上記適用例に係る電気光学装置において、前記検査端子の表面が絶縁性の封止膜で覆われていることが好ましい。
【００１０】
本適用例によれば、検査端子からの静電気の侵入による発光画素や駆動回路の破壊を低減または防止することができる。
【００１１】
［適用例３］上記適用例に係る電気光学装置において、前記静電保護回路は、平面視における面積が前記検査端子の面積よりも大きい形状とされていることが好ましい。
【００１２】
本適用例によれば、静電保護回路の能力を高めることができる。
【００１３】
［適用例４］上記適用例に係る電気光学装置において、前記基板上の前記アレイ領域とは異なる領域に形成された実装端子を備え、前記検査端子は、矩形を呈する前記基板の前記実装端子が配置された辺とは異なる辺に配置されていることが好ましい。
【００１４】
本適用例によれば、同一基板上に検査端子と実装端子とを同時に設ける場合、実装端子と異なる辺に検査端子を設けることで基板上を有効に活用することができる。また、実装端子と異なる領域に検査端子を設けることで、実装端子を露出させるように封止膜を形成することが容易である。
【００１５】
［適用例５］上記適用例に係る電気光学装置において、前記検査端子は、前記実装端子が配置された前記辺とは異なる他の三辺に配置されていることが好ましい。
【００１６】
本適用例によれば、多数の検査端子を設けることができる。
【００１７】
［適用例６］上記適用例に係る電気光学装置において、前記静電保護回路が前記検査端子よりも下層側に形成されており、平面視で重なる前記静電保護回路と前記検査端子との間に複数の絶縁層が存在していることが好ましい。
【００１８】
本適用例によれば、検査時に検査端子に応力がかかった場合でも下層側の静電保護回路に影響が及び難く、静電保護回路の破壊を低減または防止することができる。
【００１９】
［適用例７］上記適用例に係る電気光学装置において、前記静電保護回路は、ダイオード接続されたトランジスターを有し、前記トランジスターのソースが前記検査端子に接続され、ゲート及びドレインが基板電位に接続されていることが好ましい。
【００２０】
本適用例によれば、静電保護回路は、ダイオード接続されたトランジスターを有し、トランジスターのソースが検査端子に接続され、ゲート及びドレインが基板電位に接続されている構成としてもよい。これによれば、トランジスターがダイオードとして機能するため、発光画素や駆動回路の静電破壊を確実に低減または防止することができる。
【００２１】
［適用例８］本適用例に係る電子機器は、上記の電気光学装置を備えることを特徴とする。
【００２２】
本適用例によれば、静電破壊を低減または防止する構造を持つ電気光学装置を備えることから、信頼性の高い電子機器を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】第１実施形態における有機ＥＬ装置の構成を示す分解斜視図。
【図２】第１実施形態における有機ＥＬパネルの概略構成を示す平面図。
【図３】表示領域内の一つの発光画素（画素回路）の回路図。
【図４】周辺領域内の一つの静電保護回路の回路図。
【図５】図２におけるＡ−Ａ断面図であって有機ＥＬパネルの一部構造を詳細に示す図。
【図６】静電保護回路及び検査端子の平面視における配置を示す図。
【図７】第２実施形態における有機ＥＬ装置の概略構成を示す平面図。
【図８】第３実施形態における有機ＥＬ装置の概略構成を示す平面図。
【図９】電子機器の一例としてのヘッドマウントディスプレイを示す概略図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２５】
（第１実施形態）
＜有機ＥＬ装置＞
本発明における電気光学装置の第１実施形態として、有機ＥＬ装置の構成について述べる。図１は、第１実施形態における有機ＥＬ装置１の構成を示す分解斜視図である。
【００２６】
本実施形態における有機ＥＬ装置（電気光学装置）１は、素子基板１００および封止基板８０を含む有機ＥＬパネル２と、フレキシブル配線板５と、を有している。有機ＥＬパネル２は、素子基板１００、封止基板８０、素子基板１００と封止基板８０とを接着するシール材７０を備えている。
【００２７】
素子基板１００には、外部接続端子である複数の実装端子２０が設けられており、フレキシブル配線板５には、素子基板１００と対向する基板面上に複数の接続端子５９が設けられている。素子基板１００上に設けられた複数の実装端子２０と、フレキシブル配線板５に設けられた複数の接続端子５９と、はそれぞれ異方性導電膜（以下、ＡＣＦ（Anisotropic Conductive Film）と呼ぶ）５４によって電気的に接続されている。なお、有機ＥＬ装置１における、実装端子２０及び接続端子５９同士の電気的な接続には、ＡＣＦ５４に限らず、例えば、ソルダーペースト、銀ペースト、導電性接合材等を用いても構わない。
【００２８】
図２は、第１実施形態における有機ＥＬパネル２の概略構成を示す平面図である。以下、有機ＥＬパネル２の概略構成を、図２を参照しながら説明する。
【００２９】
図２に示すように、本実施形態における有機ＥＬパネル２は、平面視において矩形を呈する基板１０を有する。具体的に基板１０は、第１辺１０ａと、上記第１辺１０ａと直交する第２辺１０ｂ（−Ｘ軸方向と交差する辺部）、第３辺１０ｃ（＋Ｘ軸方向と交差する辺部）及び上記第１辺１０ａと平行する第４辺１０ｄ（＋Ｙ軸方向と交差する辺部）とを有する。このような基板１０の第１面Ｐ１には、表示領域（アレイ領域）１１と周辺領域１３と実装領域１５とが設けられている。
【００３０】
表示領域１１は、複数の発光画素６２が配列された矩形状の領域である。表示領域１１には、Ｘ方向（行方向）に延在する複数の走査線（第１駆動線）２２（図３）と、各走査線２２（図３）に対応してＸ方向に延在する複数の制御線２３（図３）と、Ｘ方向（行方向）と交差するＹ方向（列方向）に延在する複数の信号線（第２駆動線）２７（図３）と、が形成される。発光画素６２は、複数の走査線２２（図３）と複数の信号線２７（図３）との各交差に対応した領域である。したがって、複数の発光画素６２は、基板１０の第１面Ｐ１上における表示領域１１のＸ方向およびＹ方向にわたってマトリクス状に配列される。
【００３１】
周辺領域１３は、基板１０の周辺に設けられ、表示領域１１を囲む矩形枠状の領域である。周辺領域１３には、２つの走査線駆動回路１４を含む駆動回路３０と、信号線駆動回路１２と検査回路１６と、検査端子群２４と、静電保護回路群２５と、を有する。検査端子群２４は複数の検査端子２４Ａを有し、静電保護回路群２５は複数の静電保護回路２５Ａ（図４）を有する。駆動回路３０は、表示領域１１内の各発光画素６２を駆動する回路である。
【００３２】
有機ＥＬ装置１は、駆動回路３０が基板１０の表面に直接形成されたトランジスター等の能動素子で構成される回路内蔵型の表示装置である。なお、画像表示に直接寄与しないダミー画素が周辺領域１３内に形成されていてもよい。
【００３３】
静電保護回路群２５は、一対の走査線駆動回路１４及び検査回路１６のそれぞれに接続された複数の検査端子群２４に対して設けられている。詳細は後述するが、静電保護回路群２５を構成する複数の静電保護回路２５Ａ（図４）の各々は、検査端子２４Ａの一つ一つに接続されている。
【００３４】
実装領域１５は、周辺領域１３を挟んで表示領域１１とは反対側（すなわち周辺領域１３の外側）の領域に設けられている。実装領域１５には、外部回路との電気的な接続を図るための複数の実装端子２０が配列されている。制御信号や電源電位は、制御回路や電源回路等の各種の外部回路（図示略）から各実装端子２０に供給される。外部回路は、例えば実装領域１５に接合された可撓性のフレキシブル配線板５（図１）に実装される。
【００３５】
発光画素６２は、基板１０の表示領域（アレイ領域）１１に二次元的に多数配置されている。青色（Ｂ）の発光が得られる発光画素６２Ｂと、緑色（Ｇ）の発光が得られる発光画素６２Ｇと、赤色（Ｒ）の発光が得られる発光画素６２Ｒとがある。また、同色の発光が得られる発光画素６２が図面上において縦方向（Ｙ軸方向）に配列し、異なる色の発光が得られる発光画素６２が、図面上において横方向（Ｘ軸方向）にＢ，Ｇ，Ｒの順に繰り返して配置されている。このような発光画素６２の配置は、ストライプ方式と呼ばれるものであるが、これに限定されるものではない。例えば、異なる色の発光が得られる発光画素６２の横方向（Ｘ軸方向）における配置は、Ｂ，Ｇ，Ｒの順でなくてもよく、例えば、Ｒ，Ｇ，Ｂの順としてもよい。
【００３６】
発光画素６２Ｂ，６２Ｇ，６２Ｒは、サブ画素として機能するものであり、Ｂ，Ｇ，Ｒに対応する発光が得られる３つの発光画素６２Ｂ，６２Ｇ，６２Ｒにより、画像表示における１つの画素単位が構成されている。なお、画素単位の構成はこれに限定されず、Ｂ，Ｇ，Ｒ以外の発光色（白色を含む）が得られる発光画素６２が画素単位に含まれていてもよい。なお、基板１０において、異なる色の発光画素６２が並ぶ方向をＸ軸方向とし、同じ色の発光画素６２が並ぶ方向をＹ軸方向として、以降説明する。
【００３７】
実装端子２０は、矩形状を呈する基板１０の第１辺１０ａ（−Ｙ軸方向と交差する辺部）に沿って、Ｘ軸方向に配列して設けられている。また、複数の発光画素６２を駆動制御する信号線駆動回路１２及び走査線駆動回路１４のそれぞれとは配線３１及び配線３２より電気的に接続されている。
【００３８】
検査端子２４Ａは、実装端子２０が配置された第１辺１０ａとは異なる辺に配置されている。具体的に、検査端子２４Ａは、第２辺１０ｂ、第３辺１０ｃ及び第４辺１０ｄに沿って、Ｙ軸方向とＸ軸方向にそれぞれ配列して設けられている。検査端子２４Ａは、発光画素６２の表示領域１１と基板１０の外縁部との間に設けられ、走査線駆動回路１４及び検査回路１６のそれぞれとは配線２６により電気的に接続されている。
【００３９】
信号線駆動回路１２は、Ｙ軸方向において実装端子２０と表示領域１１との間に配置され、基板１０の第１辺１０ａに沿ってＸ軸方向に延在している。
【００４０】
一対の走査線駆動回路１４は、Ｘ軸方向において発光画素６２の表示領域１１を挟んで互いに対向するように設けられ、第２辺１０ｂ及び第３辺１０ｃと発光画素６２の表示領域１１との間に配置され、第２辺１０ｂ及び第３辺１０ｃに沿ってＹ軸方向にそれぞれ延在している。
【００４１】
検査回路１６は、Ｙ軸方向において検査端子２４Ａと発光画素６２の表示領域１１との間に配置され、第４辺１０ｄに沿ってＸ軸方向に延在している。
【００４２】
静電保護回路群２５は、各走査線駆動回路１４及び検査回路１６よりも基板１０の周縁側であって、各走査線駆動回路１４及び検査回路１６ごとにそれぞれ接続された検査端子群２４（複数の検査端子２４Ａ）と平面視で重なるように設けられている。
【００４３】
封止基板８０は、発光画素６２等を保護するように素子基板１００に対向配置される。封止基板８０の材料としては、光透過性を有するガラス基板が挙げられる。
【００４４】
本実施形態では、有機ＥＬ装置１がトップエミッション構造であることから、素子基板１００を構成する基板１０の材料には、光透過性を有するガラス基板だけでなく、不透明なセラミック基板や半導体基板を用いることができる。半導体基板としては、例えばシリコン基板が挙げられる。
【００４５】
図１に示したように、素子基板１００と封止基板８０とは、接着性と透明性とを兼ね備えたシール材７０を介して貼り合わされる。シール材７０は、例えば、熱硬化型や光硬化型のエポキシ樹脂材料などを用いることができる。シール材７０を素子基板１００に塗布した後に、封止基板８０を素子基板１００に押圧して、シール材７０を所定の範囲に押し広げた後に硬化させる。
【００４６】
図３は、表示領域１１内の一つの発光画素（画素回路）６２の回路図である。以下、一つの発光画素６２の回路図を、図３を参照しながら説明する。
【００４７】
図３に示すように、発光画素６２は、発光素子４５、駆動トランジスターＴＤＲ、発光制御トランジスターＴＥＬ、選択トランジスターＴＳＬ、および容量素子Ｃを備える。なお、第１実施形態では、発光画素６２のトランジスター（ＴＤＲ，ＴＥＬ，ＴＳＬ）をＰチャネル型のトランジスターで構成するが、Ｎチャネル型のトランジスターで構成することも可能である。
【００４８】
発光素子４５は、有機ＥＬ材料の発光層を含む有機層４６を第１画素電極（陽極）Ｅ１と共通電極（陰極）Ｅ２との間に介在させた有機ＥＬ素子（電気光学素子）である。第１画素電極Ｅ１は発光画素６２毎に個別に形成され、共通電極Ｅ２は複数の発光画素６２にわたって連続して形成される。
【００４９】
図３に示すように、発光素子４５は、第１電源導電体４１と第２電源導電体４２とを結ぶ電流経路上に配置される。第１電源導電体４１は、高電位側の電源電位ＶＥＬが供給される電源配線である。第２電源導電体４２は、低電位側の電源電位ＶＣＴが供給される電源配線である。
【００５０】
駆動トランジスターＴＤＲと発光制御トランジスターＴＥＬとは、第１電源導電体４１と第２電源導電体４２とを結ぶ電流経路上で発光素子４５に対して直列に接続されている。具体的には、駆動トランジスターＴＤＲの一対の電流端のうちの一方（ソース領域Ｓ）は第１電源導電体４１に接続されている。発光制御トランジスターＴＥＬは、駆動トランジスターＴＤＲの一対の電流端のうちの他方（ドレイン領域Ｄ）と発光素子４５の第１画素電極Ｅ１との導通状態（導通／非導通）を制御するスイッチとして機能する。駆動トランジスターＴＤＲは、自身のゲート−ソース間の電圧に応じた電流量に相当する駆動電流を生成する。
【００５１】
発光制御トランジスターＴＥＬがオン状態に制御された状態では、駆動電流が駆動トランジスターＴＤＲから発光制御トランジスターＴＥＬを経由して発光素子４５に供給される。このとき、発光素子４５は、駆動電流の電流量に応じた輝度で発光する。発光制御トランジスターＴＥＬがオフ状態に制御された状態では、発光素子４５に対する駆動電流の供給が遮断される。このとき、発光素子４５は消灯する。発光制御トランジスターＴＥＬのゲートは、制御線２３に接続されている。
【００５２】
図３に示す選択トランジスターＴＳＬは、信号線２７と駆動トランジスターＴＤＲのゲートとの導通状態（導通／非導通）を制御するスイッチとして機能する。選択トランジスターＴＳＬのゲートは走査線２２に接続されている。容量素子Ｃは、第１容量電極Ｃ１と第２容量電極Ｃ２との間に誘電体を介在させた静電容量である。第１容量電極Ｃ１は、駆動トランジスターＴＤＲのゲートに接続されている。第２容量電極Ｃ２は、第１電源導電体４１（駆動トランジスターＴＤＲのソース）に接続されている。したがって、容量素子Ｃは、駆動トランジスターＴＤＲのゲート−ソース間の電圧を保持する。
【００５３】
図２に示す信号線駆動回路１２は、外部回路から供給される画像信号を、発光画素６２毎に指定する階調に応じた階調電位（データ信号）として、書込期間（水平走査期間）毎に図３における複数の信号線２７に対して並列に供給する。他方、走査線駆動回路１４は、複数の走査線２２の各々に走査信号を供給することにより、複数の走査線２２の各々を書込期間毎に順次選択する。走査線駆動回路１４が選択した走査線２２に対応する発光画素６２の選択トランジスターＴＳＬは、オン状態に遷移する。このとき、各発光画素６２の駆動トランジスターＴＤＲのゲートに、信号線２７と選択トランジスターＴＳＬとを経由して階調電位が供給され、階調電位に応じた電圧が容量素子Ｃに保持される。
【００５４】
他方、書込期間での走査線２２の選択が終了すると、走査線駆動回路１４は、各制御線２３に制御信号を供給することにより、制御線２３に対応する発光画素６２の発光制御トランジスターＴＥＬをオン状態に制御する。したがって、直前の書込期間で容量素子Ｃに保持された電圧に応じた駆動電流は、駆動トランジスターＴＤＲから発光制御トランジスターＴＥＬを経由して発光素子４５に供給される。以上のように、発光素子４５が階調電位に応じた輝度で発光することで、画像信号が指定する任意の画像が表示領域１１に表示される。
【００５５】
図４は、周辺領域１３内の一つの静電保護回路２５Ａの回路図である。以下、静電保護回路２５Ａの回路図について、図４を参照しながら説明する。
【００５６】
図４に示すように、静電保護回路２５Ａは、静電気等に起因するサージ電流を共通配線へと流すもので、駆動回路３０及び検査回路１６と各検査端子２４Ａとの間に設けられている。静電保護回路２５Ａは、ダイオード接続されたトランジスターＴｒを有し、トランジスターＴｒのソースが検査端子２４Ａに接続され、ゲート及びドレインが低電位線（基板電位）２８に接続されている。
【００５７】
図５は、図２におけるＡ−Ａ断面図であって有機ＥＬパネル２の一部構造を詳細に示す図である。なお、選択トランジスターＴＳＬ、実装端子２０の図示および選択トランジスターＴＳＬ、実装端子２０に関連する具体的な配線の図示等は、便宜的に省略する。
【００５８】
図５に示すように、シリコン等の半導体材料で形成された基板１０の表面のうち、表示領域１１内に発光画素６２のトランジスターＴ（ＴＤＲ，ＴＥＬ，ＴＳＬ（図５では不図示））が形成され、周辺領域１３内には駆動回路３０のトランジスターＴＲと、静電保護回路２５ＡのトランジスターＴｒと、トランジスターＴｒに接続される低電位線２８とが形成される。
【００５９】
トランジスターＴ、ＴＲ、Ｔｒは、基板１０の表面に形成された能動領域１０Ａ（ソース領域Ｓ／ドレイン領域Ｄ）と、基板１０の表面を被覆する絶縁膜Ｌ０（ゲート絶縁膜）と、絶縁膜Ｌ０上に形成されたゲートＧと、を含んで構成される。能動領域１０Ａは、基板１０内に不純物イオンが注入されたイオン注入領域で構成される。発光画素６２のトランジスターＴ（ＴＤＲ，ＴＥＬ，ＴＳＬ（図５では不図示））のチャネル領域はソース領域Ｓとドレイン領域Ｄとの間に存在する。チャネル領域には、能動領域１０Ａとは別種類のイオンが注入されるが、図示は省略する。各トランジスターＴ、ＴＲ、ＴｒのゲートＧは、絶縁膜Ｌ０を挟んでチャネル領域に対向する位置に配置される。
【００６０】
図５に示すように、各トランジスターＴのゲートＧが形成された絶縁膜Ｌ０上には、複数の絶縁層（ＬＡ〜ＬＥ）と複数の配線層（ＷＡ〜ＷＦ）とを交互に積層した多層配線層が形成される。各絶縁層は、例えばシリコン化合物（典型的には窒化シリコンや酸化シリコン）等の絶縁性の無機材料で形成される。各配線層Ｗは、アルミニウムや銀等を含有する低抵抗の導電材料で形成される。以下の説明では、導電層（単層または複数層）を選択的に除去することにより複数の要素が同一工程で一括的に形成される関係を「同層から形成される」と表記する。
【００６１】
図５の絶縁層ＬＡは、各トランジスターＴ、ＴＲ、ＴrのゲートＧが形成された絶縁膜Ｌ０の面上に形成される。絶縁層ＬＡの面上には、複数の中継電極ＱＡ（ＱＡ１〜ＱＡ４）、接続部２９を含む導体パターンが同層（配線層ＷＡ）から形成される。中継電極ＱＡ１は、絶縁層ＬＡと絶縁膜Ｌ０とを貫通する導通孔（コンタクトホール）を介して発光制御トランジスターＴＥＬの能動領域１０Ａ（ドレイン領域Ｄ）に導通する。中継電極ＱＡ２は、絶縁層ＬＡを貫通する導通孔を介して駆動トランジスターＴＤＲのゲートＧに導通する。
【００６２】
中継電極ＱＡ３は、絶縁層ＬＡおよび絶縁膜Ｌ０を貫通する導通孔を介して駆動トランジスターＴＤＲの能動領域１０Ａ（ソース領域Ｓ）に導通する。中継電極ＱＡ４は、絶縁層ＬＡおよび絶縁膜Ｌ０を貫通する各導通孔を介して発光制御トランジスターＴＥＬの能動領域１０Ａ（ソース領域Ｓ）と、駆動トランジスターＴＤＲの能動領域１０Ａ（ドレイン領域Ｄ）と、に導通する。すなわち、図３に示すように、駆動トランジスターＴＤＲと発光制御トランジスターＴＥＬとが直列に接続されている。
【００６３】
また、接続部２９は、絶縁層ＬＡを貫通する導通孔を介して静電保護回路２５ＡのトランジスターＴｒのゲートＧに導通し、絶縁膜Ｌ０及び絶縁層ＬＡを貫通する導通孔を介してトランジスターＴｒのドレイン領域Ｄおよび低電位線２８に導通する。すなわち、接続部２９を介してトランジスターＴｒのゲートＧ、ドレイン領域Ｄ及び低電位線２８が電気的に接続されている。
【００６４】
図５の絶縁層ＬＢは、配線層ＷＡが形成された絶縁層ＬＡの面上に形成される。絶縁層ＬＢの面上には、接続用導電体５２と複数の中継電極ＱＢ（ＱＢ１，ＱＢ２）とを含む導体パターンが同層（配線層ＷＢ）から形成される。接続用導電体５２は、絶縁層ＬＢを貫通する導通孔を介して配線層ＷＡの中継電極ＱＡ３に導通する。すなわち、接続用導電体５２は、駆動トランジスターＴＤＲの能動領域１０Ａ（ソース領域Ｓ）に導通する。
【００６５】
図５に示すように、絶縁層ＬＣは、配線層ＷＢが形成された絶縁層ＬＢの面上に形成される。絶縁層ＬＣの面上には、容量素子Ｃの第１容量電極Ｃ１と複数の中継電極ＱＣ（ＱＣ１，ＱＣ４）とを含む導体パターンが同層（配線層ＷＣ）から形成される。第１容量電極Ｃ１は、絶縁層ＬＣを貫通する導通孔を介して配線層ＷＢの中継電極ＱＢ２に導通する。すなわち、容量素子Ｃの第１容量電極Ｃ１は、中継電極ＱＢ２と中継電極ＱＡ２とを介して駆動トランジスターＴＤＲのゲートＧに導通する。中継電極ＱＣ１は、絶縁層ＬＣを貫通する導通孔を介して中継電極ＱＢ１に導通する。中継電極ＱＣ４は、周辺領域１３に形成され、中継電極ＱＣ３、中継電極ＱＣ２を介して静電保護回路２５ＡのトランジスターＴｒのソース領域Ｓに導通する。
【００６６】
図５の絶縁層ＬＤは、配線層ＷＣが形成された絶縁層ＬＣの面上に形成される。絶縁層ＬＤの面上には、容量素子Ｃの第２容量電極Ｃ２と中継電極ＱＤ１と導電部５６と検査端子２４Ａとを含む導体パターンが同層（配線層ＷＤ）から形成される。
【００６７】
第２容量電極Ｃ２は、平面視で第１容量電極Ｃ１に重なる形状および位置に形成される。これにより、第１容量電極Ｃ１と第２容量電極Ｃ２とで絶縁層ＬＤを挟んだ構造の容量素子Ｃが発光画素６２毎に形成される。
【００６８】
中継電極ＱＤ１は、絶縁層ＬＤを貫通する導通孔を介して配線層ＷＣの中継電極ＱＣ１に導通する。
【００６９】
検査端子２４Ａは、周辺領域１３に形成され、絶縁層ＬＤを貫通する導通孔を介して配線層ＷＣの中継電極ＱＣ４に導通する。つまり、検査端子２４Ａは、中継電極ＱＣ４，中継電極ＱＣ３，中継電極ＱＣ２を介して静電保護回路２５ＡのトランジスターＴｒのソース領域Ｓに導通する。静電保護回路２５Ａは検査端子２４Ａよりも下層側に形成されており、検査端子２４Ａとの間に複数の絶縁層（ＬＢ，ＬＣ，ＬＤ）が存在する。
【００７０】
図５の絶縁層ＬＥは、配線層ＷＤが形成された絶縁層ＬＤの面上に形成される。絶縁層ＬＥの面上には、第１電源導電体４１と第２電源導電体４２とを含む導体パターンが同層（配線層ＷＥ）から形成される。配線層ＷＥは、アルミニウムや銀等を含有する光反射性の導電材料で形成される。
【００７１】
中継電極ＱＥ１は、絶縁層ＬＥを貫通する導通孔を介して配線層ＷＤの中継電極ＱＤ１に導通する。電源電位供給用の実装端子２０（図２）は、接続用導電体５２に導通する。
【００７２】
第１電源導電体４１は、平面視で表示領域１１の略全域にわたる矩形状のベタパターンに形成される。第１電源導電体４１は、例えばアルミニウムや銀等を含有する光反射性の導電材料で形成される。第１電源導電体４１は、具体的には、アルミニウムや銀等の単体材料でもよいし、例えばチタン（Ｔｉ）／ＡｌＣｕ（アルミニウム・銅合金）の積層膜等で構成されていてもよい。ただし、隣り合う画素領域間の領域には第１電源導電体４１が設けられていない。
【００７３】
第１電源導電体４１は、絶縁層ＬＥを貫通する複数の導通孔Ｈ２２を介して配線層ＷＤの第２容量電極Ｃ２に導通する。Ｙ方向に配列する複数（５個）の導通孔Ｈ２２が発光画素６２毎に形成される。第１電源導電体４１は、第１電源導電体４１と接続用導電体５２との層間に位置する絶縁層Ｌ（ＬＥ，ＬＤ，ＬＣ）を貫通する複数の導通孔を介して配線層ＷＢの接続用導電体５２に導通する。
【００７４】
第１電源導電体４１は、図５に示すように、接続用導電体５２と中継電極ＱＡ３とを介して駆動トランジスターＴＤＲの能動領域１０Ａ（ソース領域Ｓ）に導通するとともに、接続用導電体５２等を介して電源電位の供給用の実装端子２０（図２）に導通する。
【００７５】
第２電源導電体４２は、絶縁層ＬＥを貫通する導通孔を介して配線層ＷＤの導電部５６に導通する。すなわち、実装端子２０（図２）に供給される低電位側の電源電位は、導電部５６を介して第２電源導電体４２に供給される。
【００７６】
図５の第１光学調整層ＬＦは、配線層ＷＥが形成された絶縁層ＬＥの面上に形成される。第１光学調整層ＬＦの面上には、中継電極ＱＦ１と保護導電層５８とを含む導体パターンが同層（配線層ＷＦ）から形成される。配線層ＷＦは、例えば遮光性の導電材料（例えば窒化チタン）で形成される。
【００７７】
中継電極ＱＦ１は、第１光学調整層ＬＦを貫通する導通孔を介して中継電極ＱＥ１に導通する。図５に示すように、中継電極ＱＦ１は、第１電源導電体４１の開口部４１Ａに平面視で重なるように形成される。すなわち、中継電極ＱＦ１の外周縁は、平面視で開口部４１Ａの内周縁の外側に位置する。中継電極ＱＦ１は遮光性の導電材料で形成されるため、多層配線層に対する開口部４１Ａからの外光の侵入が中継電極ＱＦ１により阻止される。したがって、光照射に起因した各トランジスターＴの電流リークを低減または防止できるという利点がある。
【００７８】
図５の保護導電層５８は、第１光学調整層ＬＦを貫通する導通孔を介して第２電源導電体４２に導通する。
【００７９】
図５に示すように、配線層ＷＦが形成された第１光学調整層ＬＦの面上に第２光学調整層６０が形成される。第１光学調整層ＬＦおよび第２光学調整層６０は、各発光画素６２の共振構造（詳細は後述）の共振波長を規定する光透過性の膜体である。具体的には、第１光学調整層ＬＦおよび第２光学調整層６０は、シリコン化合物（典型的には窒化シリコンや酸化シリコン）等の光透過性の絶縁材料で形成される。
【００８０】
図５に示すように、第２光学調整層６０の面上には、表示領域１１内の発光画素６２毎の第１画素電極Ｅ１と、周辺領域１３内の導通用電極６３と、実装領域１５内の複数の実装端子２０（図２）と、が同層から形成される。第１画素電極Ｅ１と導通用電極６３と実装端子２０（図２）とは、例えばＩＴＯ（Indium Tin Oxide）等の光透過性の導電材料で形成される。
【００８１】
第１画素電極Ｅ１は、発光素子４５の陽極として機能する略矩形状の電極（画素電極）である。第２光学調整層６０を貫通する導通孔を介して中継電極ＱＦ１に導通する。すなわち、第１画素電極Ｅ１は、多層配線層の各中継電極（ＱＦ１，ＱＥ１，ＱＤ１，ＱＣ１，ＱＢ１，ＱＡ１）を介して発光制御トランジスターＴＥＬの能動領域１０Ａ（ドレイン領域Ｄ）に導通する。多層配線層の各中継電極（ＱＦ１，ＱＥ１，ＱＤ１，ＱＣ１，ＱＢ１，ＱＡ１）は、第１画素電極Ｅ１とトランジスター（第１実施形態の例示では発光制御トランジスターＴＥＬ）とを電気的に接続するためのものである。他方、周辺領域１３内の導通用電極６３は、第２光学調整層６０を貫通する導通孔を介して保護導電層５８に導通する。
【００８２】
図２に示した実装領域１５内の各実装端子２０は、多層配線層内の配線に適宜導通する。例えば、高電位側の電源電位が供給される実装端子２０（図２）は、多層配線層の各中継電極を介して接続用導電体５２に導通する。したがって、実装端子２０（図２）に供給される高電位の電源電位は、各中継電極と接続用導電体５２とを経由して第１電源導電体４１に供給される。低電位側の電源電位が供給される実装端子２０は、多層配線層の導電部５６を介して第２電源導電体４２に導通する。したがって、低電位の電源電位は、多層配線層の導電部５６を介して第２電源導電体４２に供給される。
【００８３】
第１画素電極Ｅ１と導通用電極６３と実装端子２０（図２）が形成された第２光学調整層６０の面上には、表示領域１１の全域にわたって形成される画素分離層６５が形成される。
【００８４】
画素分離層６５は、例えばシリコン化合物（典型的には窒化シリコンや酸化シリコン）等の絶縁層の無機材料で形成される。画素分離層６５には、表示領域１１内の第１画素電極Ｅ１に対応する開口部６５Ａ、実装領域１５内の各実装端子２０（図２）に対応する開口部（図５では不図示）と、が形成される。実装端子２０（図２）は、開口部（図５では不図示）を介して外部回路に電気的に接続される。
【００８５】
本実施形態における画素分離層６５は、周辺領域１３に設けられた複数の検査端子２４Ａの表面を覆うようにして形成される。具体的に画素分離層６５は、複数の検査端子２４Ａ上の第２光学調整層６０、第１光学調整層ＬＦ、絶縁層ＬＥを貫通して形成された開口部６６の内面に沿って形成される。開口部６６から露出した各検査端子２４Ａの表面はこの画素分離層６５により覆われる。
【００８６】
画素分離層６５が形成された第２光学調整層６０の面上には、有機層４６が部分的に形成される。有機層４６は、表示領域１１内に形成されて複数の発光画素６２にわたって連続して設けられている。有機層４６は、有機ＥＬ材料で形成された発光層を含んで構成されている。
【００８７】
図５では図示を省略したが、有機層４６は、正孔注入層、発光層、電子注入層を含む。有機層４６は、電流の供給により白色光を放射する。白色光は、青色の波長域と緑色の波長域と赤色の波長域とにわたるスペクトルを有する光であり、可視光の波長域内に少なくとも２個のピークを有する。
【００８８】
有機層４６が形成された第２光学調整層６０の面上には、表示領域１１および周辺領域１３の双方にわたって共通電極Ｅ２が形成される。共通電極Ｅ２は、発光素子４５の陰極として機能する。有機層４６のうち、画素分離層６５の開口部６５Ａの内側にて第１画素電極Ｅ１と共通電極Ｅ２とに挟まれた領域が発光領域として発光する。すなわち、開口部６５Ａの内側において第１画素電極Ｅ１と有機層４６と共通電極Ｅ２とが積層された部分が発光素子４５として機能する。
【００８９】
共通電極Ｅ２は、表面に到達した光の一部を透過するとともに残りを反射する性質（半透過反射性）を有する半透過反射層として機能する。半透過反射性の共通電極Ｅ２は、例えば銀やマグネシウムを含有する合金等の光反射性の導電材料を充分に薄い膜厚に形成することで実現できる。有機層４６からの放射光は、第１電源導電体４１と共通電極Ｅ２との間で往復し、特定の共振波長の成分や選択的に増幅された上で、共通電極Ｅ２を透過して観測側（基板１０とは反対側）に射出される。すなわち、反射層として機能する第１電源導電体４１と半透過反射層として機能する共通電極Ｅ２との間で、有機層４６からの射出光を共振させる共振器構造が形成される。
【００９０】
第１光学調整層ＬＦおよび第２光学調整層６０は、共振器構造の共振波長（表示色）を発光画素６２の表示色ごとに個別に設定するための要素である。具体的には、共振構造を構成する第１電源導電体４１と共通電極Ｅ２との間の光路長（光学的距離）を第１光学調整層ＬＦ及び第２光学調整層６０の膜厚に応じて適宜に調整することにより、各発光画素６２の射出光の共振波長が表示色毎に設定される。
【００９１】
共通電極Ｅ２の面上には、表示領域１１及び周辺領域１３にわたって封止層（封止膜）７１が形成される。封止層７１は、基板１０上に形成された各構成要素を封止することにより外気や水分の侵入を低減または防止する膜体であって、光透過性を有する。
【００９２】
封止層７１は、無機材料や有機材料の単層または複数層で形成される。封止層７１は、図２に示す実装領域１５には形成されておらず、実装領域１５においては各実装端子２０が露出する。
【００９３】
本実施形態における検査端子２４Ａ上には、周辺領域１３における画素分離層６５および封止層７１により構成された多層封止膜５０が形成されている。検査端子２４Ａは、その表面が多層封止膜５０で覆われた状態のため外部に露出していない。
【００９４】
図６は、静電保護回路２５Ａ及び検査端子２４Ａの平面視における配置を示す図である。
【００９５】
図６に示すように、静電保護回路２５Ａは、平面視における面積が検査端子２４Ａの面積よりも大きい形状とされている。本実施形態においては、静電保護回路２５Ａの少なくとも一部が検査端子２４Ａと平面視で重なるように構成されている。図６では、静電保護回路２５Ａと検査端子２４Ａとの周縁部どうしが一部重なるように配置されているが、検査端子２４Ａの全体が静電保護回路２５Ａと平面視で重なっていてもよい。
【００９６】
静電保護回路２５Ａを構成するトランジスターのゲートが検査端子２４Ａと平面視で重なるように構成されてもよいし、静電保護回路２５Ａを構成するトランジスターの能動領域又は半導体膜が検査端子２４Ａと平面視で重なるように構成されてもよい。また、静電保護回路２５Ａを構成するトランジスターのドレイン領域Ｄ或いはソース領域Ｓ、さらにはドレイン領域Ｄ或いはソース領域Ｓに接続された配線が検査端子２４Ａと平面視で重なるように構成されてもよい。また、低電位線２８が検査端子２４Ａと平面視で重なるように構成されてもよい。
【００９７】
有機ＥＬ装置１では、検査端子２４Ａを用いて、発光素子４５や駆動回路３０などの電気的な特性を調べる検査が実施される。このような検査は、多層封止膜５０を形成する前に実施され、開口部６６から露出した検査端子２４Ａの表面に、検査用プローブを接触させることによって行われる。検査終了後、駆動回路３０（一対の走査線駆動回路１４、検査回路１６）上に多層封止膜５０を形成することにより、検査のために露出させていた各検査端子２４Ａの表面を多層封止膜５０で覆い封止する。これにより、静電気が検査端子２４Ａから侵入するのを防ぎ、駆動回路３０等の静電破壊を低減または防止できる。
【００９８】
検査端子２４Ａを用いて発光素子４５や駆動回路３０などの電気的な特性を調べる検査を実施すると、検査端子２４Ａにプローブを接触させた際に検査端子２４Ａの表面に生じた傷の凹凸によって、検査後の多層封止膜５０の形成時に膜厚が不均一になったり欠陥が生じたりすることがある。多層封止膜５０に欠陥等が生じていると、静電気が検査端子２４Ａに流入して発光素子４５や駆動回路３０の静電破壊が引き起こされるおそれがある。
【００９９】
そこで、本実施形態の有機ＥＬ装置１は、検査端子２４Ａと駆動回路３０との間に静電保護回路２５Ａを備えている。静電保護回路２５Ａが備えるトランジスターＴｒは、ゲート―ドレイン間がダイオード接続されたもので、ドレインに基板電位が印加されている。このため、静電保護回路２５Ａは、静電気により検査端子２４Ａに電荷が注入された場合でも、発光素子４５、駆動回路３０、検査回路１６などの基板１０上の電子部品が破壊されることなく静電気による電荷を逃がすことが可能となる。
【０１００】
検査端子２４Ａを用いた特性検査は、検査端子２４Ａにプローブを接触させることにより行われるため、プローブ接触時の応力による静電保護回路２５Ａの破壊が懸念される。このことを考慮すると、検査端子２４Ａと静電保護回路２５Ａとを同一基板上に設ける場合には、互いに平面視で重なることのないように配置するのが通常である。しかしながら、検査端子２４Ａと静電保護回路２５Ａとを同時に備える構成において装置の小型化を図ることは難しい。
【０１０１】
そこで本実施形態では、基板１０上に検査端子２４Ａと静電保護回路２５Ａとが平面視で一部重なるように配置してある。このため、平面視で重ならないように検査端子２４Ａ及び静電保護回路２５Ａを配置するよりも装置の小型化を図ることができる。特に、周辺領域１３の面積が大きくなるのを防止することができる。また、本実施形態の構成では、図６に示したように、検査端子２４Ａの大部分（重畳する領域以外の部分）が静電保護回路２５Ａとは平面視で重なっていないため、プローブ接触時の応力が下層の静電保護回路２５Ａにまで影響し難い。
【０１０２】
また、検査端子２４Ａと静電保護回路２５Ａとの平面視における重なり量は如何ようにでも調整できる。そのため、能力を高めるために静電保護回路２５Ａの平面視における構造を大きくした場合でも、検査端子２４Ａの全体を静電保護回路２５Ａに重ねて配置すれば、装置の大型化を阻止できる。さらに本実施形態では、静電保護回路２５Ａと検査端子２４Ａとの間には多数の絶縁層Ｌ（ＬＢ，ＬＣ，ＬＤ）が形成されているため、平面視における検査端子２４Ａと静電保護回路２５Ａとの重畳領域が大きくなったとしても、静電保護回路２５Ａにまでプローブ接触時の応力の影響が及びにくい。このため、平面視における検査端子２４Ａと静電保護回路２５Ａとの重なり程度に関わらず、静電保護回路２５Ａが破壊する心配をなくすことができる。
【０１０３】
なお、本実施形態では、複数の検査端子２４Ａが走査線駆動回路１４や検査回路１６に接続されているが、信号線駆動回路１２にも接続されていてもよい。あるいは、走査線２２や信号線２７に検査端子２４Ａが直接接続されていてもよい。
【０１０４】
（第２実施形態）
次に、第２実施形態における有機ＥＬ装置について述べる。図７は、第２実施形態における有機ＥＬ装置（電気光学装置）３の概略構成を示す平面図である。
【０１０５】
第２実施形態の有機ＥＬ装置３の基本構成は、第１実施形態の有機ＥＬ装置と同様にトップエミッション型の有機ＥＬ装置である。
【０１０６】
図７に示すように、本実施形態の有機ＥＬ装置３は、一対の走査線駆動回路１４及び検査回路１６の他に、信号線駆動回路（駆動回路）１２に対しても複数の検査端子２４Ａが接続された構成とされている。これにより、発光画素６２や一対の走査線駆動回路１４、検査回路１６、信号線駆動回路１２の静電破壊を低減または防止することができる。
【０１０７】
（第３実施形態）
次に、第３実施形態における有機ＥＬ装置について述べる。図８は、第３実施形態における有機ＥＬ装置（電気光学装置）４の概略構成を示す平面図である。第３実施形態の有機ＥＬ装置４の基本構成は、第１実施形態の有機ＥＬ装置と同様にトップエミッション型の有機ＥＬ装置である。
【０１０８】
図８に示すように、本実施形態の有機ＥＬ装置４では、複数の信号線２７（第２駆動線）の各々に検査端子２４Ａが直接接続されている。信号線２７側にも検査端子群２４を設けたことにより、一対の走査線駆動回路１４側の各検査端子群２４とともに複数の発光画素６２の電気的な特性検査の精度を高めながら、発光画素６２の静電破壊を確実に低減または防止することができる。
【０１０９】
以上、本発明の実装構造、電気光学装置及び電子機器について、図示の実施形態に基づいて説明したが、本発明は、これに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、各実施形態の構成を適宜組み合わせてもよい。
【０１１０】
上記実施形態において、基板１０はシリコン等の半導体材料であり、トランジスターＴ、ＴＲ、Ｔｒは、基板１０の表面に形成された能動領域１０Ａ（ソース領域Ｓ／ドレイン領域Ｄ）を有していたが、基板１０はガラス等の絶縁基板であってもよく、トランジスターＴ、ＴＲ、Ｔｒの能動領域は、絶縁基板上に設けられた半導体膜で構成してもよい。
【０１１１】
（第４実施形態）
＜電子機器＞
次に、本発明の実施形態に係る電子機器について、図９を参照して説明する。図９は電子機器の一例としてのヘッドマウントディスプレイを示す概略図である。
【０１１２】
図９に示すように、本実施形態の電子機器としてのヘッドマウントディスプレイ（ＨＭＤ）１０００は、左右の目に対応して設けられた２つの表示部１００１を有している。観察者Ｍはヘッドマウントディスプレイ１０００を眼鏡のように頭部に装着することにより、表示部１００１に表示された文字や画像などを見ることができる。例えば、左右の表示部１００１に視差を考慮した画像を表示すれば、立体的な映像を見て楽しむこともできる。
【０１１３】
表示部１００１には、上記実施形態の自発光型の表示装置である有機ＥＬ装置が搭載されている。従って、発光機能において高い信頼性品質を有する軽量なヘッドマウントディスプレイ１０００を提供することができる。
【０１１４】
ヘッドマウントディスプレイ１０００は、観察者Ｍが表示部１００１の表示内容を直接見る構成に限定されず、ミラーなどによって間接的に表示内容を見る構成としてもよい。また、ヘッドマウントディスプレイ１０００は、２つの表示部１００１を有することに限定されず、左右の目のいずれかに対応させた１つの表示部１００１を備える構成としてもよい。
【０１１５】
なお、上記有機ＥＬ装置１が搭載される電子機器は、ヘッドマウントディスプレイ１０００に限定されない。例えば、ヘッドアップディスプレイや、デジタルカメラのＥＶＦ（電子ビューファー）、携帯型情報端末、ナビゲーターなどの表示部を有する電子機器が挙げられる。また、表示部に限定されず、本発明を照明装置や露光装置にも適用することができる。
【符号の説明】
【０１１６】
１，３，４…有機ＥＬ装置（電気光学装置）、Ｇ…ゲート、Ｔ，Ｔｒ，ＴＲ…トランジスター、１０…基板、１１…表示領域（アレイ領域）、１２…信号線駆動回路（駆動回路）、１４…走査線駆動回路（駆動回路）、２０…実装端子、２２…走査線（第１駆動線）、２４Ａ…検査端子、２５Ａ…静電保護回路、２７…信号線（第２駆動線）、２８…低電位線（基板電位）、３０…駆動回路、３１，３２…配線、４５…発光素子、６２，６２Ｂ，６２Ｇ，６２Ｒ…発光画素、７１…封止層（封止膜）、Ｌ０…絶縁膜、Ｐ１…面、１０００…ヘッドマウントディスプレイ。
【図１】
2015163941.tif 000003
【図２】
2015163941.tif 000004
【図３】
2015163941.tif 000005
【図４】
2015163941.tif 000006
【図５】
2015163941.tif 000007
【図６】
2015163941.tif 000008
【図７】
2015163941.tif 000009
【図８】
2015163941.tif 000010
【図９】
2015163941.tif 000011