(57)【要約】【課題】電力消費を抑えつつ、蓄電セル間の電圧を効率よく均等化させる【解決手段】２つのスイッチング素子Ｓ１，Ｓ２を相補的にオンオフ制御することにより蓄電セルＢ１，Ｂ２に対する電流の供給を制御し、それによりインダクタＬを介して蓄電セル間で電力の授受を生じさせて蓄電セルＢ１，Ｂ２間の電圧を均等化させるコンバータ方式のバランス補正回路１において、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも高いとき（Ｖｘ＞０）はスイッチング素子Ｓ１のみをオンオフ制御し、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも低いとき（Ｖｘ＜０）はスイッチング素子Ｓ２のみをオンオフ制御する。【選択図】図２Ａ
2015100176.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された複数の蓄電セルからなる集合電池における、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、
直列接続された第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、
前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第１のスイッチング素子と、
前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第２のスイッチング素子と、
前記第１の蓄電モジュールの電圧ＶＢ１と前記第２の蓄電モジュールの電圧ＶＢ２との差である電圧差Ｖｘ＝ＶＢ１−ＶＢ２を検出する電圧差検出部と、
前記第１のスイッチング素子又は前記第２のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、
を有するバランス補正ユニットを備え、  
前記スイッチング制御部は、
前記第１の蓄電モジュールの電圧ＶＢ１が前記第２の蓄電モジュールの電圧ＶＢ２よりも高いとき（Ｖｘ＞０）は前記第１のスイッチング素子のみをオンオフ制御し、
前記第１の蓄電モジュールの電圧ＶＢ１が前記第２の蓄電モジュールの電圧ＶＢ２よりも低いとき（Ｖｘ＜０）は前記第２のスイッチング素子のみをオンオフ制御する
バランス補正装置。
【請求項２】
請求項１に記載のバランス補正装置であって、
前記第１の蓄電モジュールの電圧に対して逆方向となるように第１の一方向性素子Ｄ１が接続され、前記第２の蓄電モジュールの電圧に対して逆方向となるように第２の一方向性素子Ｄ２が接続されている
バランス補正装置。
【請求項３】
請求項２に記載のバランス補正装置であって、
前記第１の一方向性素子Ｄ１は、前記第１のスイッチング素子の寄生ダイオードであり、前記第２の一方向性素子Ｄ２は、前記第２のスイッチング素子の寄生ダイオードである
バランス補正装置。
【請求項４】
請求項１乃至３のいずれか一項に記載のバランス補正装置であって、
前記スイッチング制御部は、前記電圧差Ｖｘの絶対値が予め設定された閾値Ｖｔ１（＞０）を超えているとき、前記第１及び前記第２のスイッチング素子の双方を相補的にオンオフ制御する
バランス補正装置。
【請求項５】
請求項１乃至４のいずれか一項に記載のバランス補正装置であって、
前記スイッチング制御部は、
前記電圧差Ｖｘが予め設定された閾値Ｖｔ２（＞０）を超えているとき、前記第１のスイッチング素子のみを周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御し、
前記電圧差Ｖｘが−Ｖｔ２未満であるとき、前記第２のスイッチング素子のみを周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御する
バランス補正装置。
【請求項６】
請求項５に記載のバランス補正装置であって、
前記スイッチング制御部は、
前記電圧差ＶｘがＶｔ２以下かつ予め設定された閾値Ｖｔ３（Ｖｔ２＞Ｖｔ３＞０）を超えているとき、前記第１のスイッチング素子のみを周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御し、
前記電圧差Ｖｘが−Ｖｔ３未満かつ−Ｖｔ２以上であるとき、前記第２のスイッチング素子のみを周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御する
バランス補正装置。
【請求項７】
請求項６に記載のバランス補正装置であって、
前記周期Ｔ２は前記周期Ｔ１のｎ倍（ｎは２以上の自然数）である
バランス補正装置。
【請求項８】
請求項５乃至７のいずれか一項に記載のバランス補正装置であって、
前記スイッチング制御部は、
前記電圧差Ｖｘが予め設定された閾値Ｖｔ１（＞Ｖｔ２）を超えているときは、前記第１のスイッチング素子のみを周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御し、
前記電圧差Ｖｘが−Ｖｔ１（＜−Ｖｔ２）未満であるときは、前記第２のスイッチング素子のみを周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御する
バランス補正装置。
【請求項９】
請求項１乃至８のいずれか一項に記載のバランス補正装置であって、
前記スイッチング制御部は、前記電圧差Ｖｘの絶対値が予め設定された閾値Ｖｔ３（＞０）未満であるとき、前記第１及び前記第２のスイッチング素子のオンオフ制御を停止する
バランス補正装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載のバランス補正装置であって、
前記第１の蓄電モジュールと前記第２の蓄電モジュールの直列電圧を分圧する分圧回路を備え、
前記電圧差検出部は、前記分圧回路により前記直列電圧を等分割して得られる電圧と、前記第１の蓄電モジュールと前記第２の蓄電モジュールの直列接続点の電圧との差に基づき、前記電圧差Ｖｘを検出する
バランス補正装置。
【請求項１１】
請求項１乃至１０のいずれか一項に記載のバランス補正装置であって、
複数の前記バランス補正ユニットを備え、
一の前記バランス補正ユニットの前記第１の蓄電モジュールが、他の一の前記バランス補正ユニットの前記第２の蓄電モジュールと同一の前記蓄電モジュールとなるように結線されている
バランス補正装置。
【請求項１２】
前記複数の蓄電セルと、請求項１乃至１１のいずれか一項に記載の前記バランス補正装置とを、備える蓄電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直列接続された複数の蓄電セルからなる集合電池において、蓄電セル間又は直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置及び蓄電装置に関する。
【背景技術】
【０００２】
複数の蓄電セルが直列接続されてなる集合電池にあっては、放電能力の低下や寿命の短縮化を防ぐために蓄電セル間の電圧（起電力）のばらつきを抑える必要がある。とくに電気自動車等に用いられる蓄電装置のように、多数の蓄電セルからなる集合電池については蓄電セル間の電圧のばらつきを厳密に抑えることが求められる。
【０００３】
蓄電セル間の電圧を均等化させる仕組みとして、例えば、特許文献１には、直列接続された二次電池Ｂ１，Ｂ２の接続点にインダクタＬの一端を接続しておき、スイッチング素子Ｓ１，Ｓ２を交互にオンオフすることにより、インダクタＬの他端を電池Ｂ１の他端に接続して形成される第１閉回路に電流を流す第１モードと、インダクタＬの他端を電池Ｂ２の他端に接続して形成される第２閉回路に電流を流す第２モードとを短時間ずつ交互に繰り返すスイッチング動作を適当な期間、実行して二次電池Ｂ１，Ｂ２の電圧を均等化する、いわゆるコンバータ方式のバランス補正方法について開示されている。
【０００４】
ここで上記特許文献１に記載のバランス補正回路では、二次電池Ｂ１，Ｂ２がバランス状態あるか否かに拘わらずインダクタＬの充放電が行われており、スイッチング動作が常に行われている。このため、インダクタＬやスイッチング素子Ｓ１，Ｓ２に寄生する抵抗等のインピーダンス成分による無駄な電力損失が多いという課題がある。
【０００５】
そこでこの電力損失を低減すべく、例えば、特許文献２には、２つの蓄電セル間の電圧差Ｖｘが縮小した場合に両スイッチング素子Ｓ１，Ｓ２を共にオフにさせる休止期間ｔｄを置くようにすることが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１８５２２９号公報
【特許文献２】特開２００８−０１７６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図７にコンバータ方式のバランス補正回路７の一例を示している。同図に示すように、このバランス補正回路７は、インダクタＬ、２つのスイッチング素子Ｓ１，Ｓ２、及び制御回路２０を備えている。
【０００８】
同図において、インダクタＬは、その一端が、直列接続順で前後する第１の蓄電セルＢ１と第２の蓄電セルＢ２の中間接続点Ｎに接続されている。第１のスイッチング素子Ｓ１は、上記インダクタＬの他端と２つの蓄電セルＢ１，Ｂ２の一方の直列接続端との間に介在して開閉回路を形成する。
【０００９】
同様に、第２のスイッチング素子Ｓ２は、上記インダクタＬの他端と２つの蓄電セルＢ１，Ｂ２の他方の直列接続端との間に介在して開閉回路を形成する。制御回路２０は方形波のパルス信号φ１，φ２を発生してスイッチング素子Ｓ１，Ｓ２を相補的にオンオフさせる。
【００１０】
図８にスイッチング素子Ｓ１，Ｓ２のオンオフの状態とインダクタＬを流れる電流（以下、インダクタ電流ｉＬと称する）との関係を示している。
【００１１】
図８（ａ）は、制御回路２０が、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を行っている期間に生成する、制御信号φ１，φ２の波形である。上記期間中、制御回路２０は、例えば、同図に示すような同一周期で相補的にオンオフされる方形波からなる制御信号φ１，φ２を生成する。
【００１２】
図８（ｂ）〜（ｄ）は、スイッチング素子Ｓ１，Ｓ２のオンオフ制御を行っている期間においてインダクタＬを流れる電流ｉＬの波形である。このうち図８（ｂ）は、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも高い場合にインダクタＬを流れる電流ｉＬの波形であり、図８（ｃ）は、蓄電セルＢ１の電圧Ｅ１が蓄電セルＢ２の電圧Ｅ２よりも低い場合にインダクタＬを流れる電流ｉＬの波形であり、図８（ｄ）は、蓄電セルＢ１の電圧Ｅ１と蓄電セルＢ２の電圧Ｅ２とが均等である（略等しい）場合にインダクタＬを流れる電流ｉＬの波形である。
【００１３】
図８（ｂ）に示すように、蓄電セルＢ１の電圧が蓄電セルＢ２の電圧よりも高い場合（Ｂ１＞Ｂ２）、スイッチング素子Ｓ１がオンでスイッチング素子Ｓ２がオフの期間中は、主に蓄電セルＢ１の正極→スイッチング素子Ｓ１→インダクタＬ→中間接続点Ｎ→蓄電セルＢ１の負極の経路（以下、これを第１経路と称する。）で電流ｉＬが流れる。つまりこの期間中は主に図７に示す実線矢印の方向に電流ｉＬが流れてインダクタＬにエネルギーが蓄積される。
【００１４】
その後、スイッチング素子Ｓ１がオフしてスイッチング素子Ｓ２がオンすると、インダクタＬに蓄積されていたエネルギーが、インダクタＬ→蓄電セルＢ２の正極→蓄電セルＢ２の負極→スイッチング素子Ｓ２→インダクタＬの経路で放出され、これにより蓄電セルＢ２が充電される。
【００１５】
図８（ｃ）に示すように、蓄電セルＢ１の電圧が蓄電セルＢ２の電圧よりも低い場合（Ｂ１＜Ｂ２）、スイッチング素子Ｓ１がオフでスイッチング素子Ｓ２がオンの期間中は、主に蓄電セルＢ２の正極→インダクタＬ→スイッチング素子Ｓ２→蓄電セルＢ２の負極の経路（以下、これを第２経路と称する。）で電流ｉＬが流れる。つまりこの期間中は主に図７に示す破線矢印の方向に電流ｉＬが流れてインダクタＬにエネルギーが蓄積される。
【００１６】
その後、スイッチング素子Ｓ２がオフしてスイッチング素子Ｓ１がオンすると、インダクタＬに蓄積されていたエネルギーが、インダクタＬ→スイッチング素子Ｓ１→蓄電セルＢ１の正極→蓄電セルＢ１の負極→インダクタＬの経路で放出され、これにより蓄電セルＢ１が充電される。
【００１７】
図８（ｄ）に示すように、蓄電セルＢ１の電圧と蓄電セルＢ２の電圧とが均等である場合（Ｂ１＝Ｂ２）、スイッチング素子Ｓ１，Ｓ２のオンオフ制御に伴って蓄電セルＢ１，Ｂ２間で授受されるエネルギーの収支はバランスしており、蓄電セルＢ１，Ｂ２間の電圧は均等に保たれる。
【００１８】
このように、蓄電セルＢ１，Ｂ２間の電圧差が存在する場合、第１経路及び第２経路に交互に電流ｉＬが流れることにより、蓄電セルＢ１と蓄電セルＢ２との間でエネルギーの授受が行われ、その結果両者の電圧が均等化されてセルバランスが確保される。
【００１９】
上記のバランス補正回路７においては、蓄電セルＢ１，Ｂ２の電圧差がいずれの場合であってもインダクタｉＬが双方向に流れてインダクタＬは常に充放電を繰り返している。そのため、スイッチング素子Ｓ１，Ｓ２や配線の抵抗により電力が無駄に消費されている。さらに、２つのスイッチング素子Ｓ１，Ｓ２は、これらをオンオフさせるのに所定の駆動電力を必要とするので、スイッチング素子Ｓ１，Ｓ２は不必要に動作させないようにすることが消費電力低減の観点から望ましい。
【００２０】
本発明は、このような背景に鑑みてなされたもので、電力消費を抑えつつ、蓄電セル間の電圧を効率よく均等化させることが可能な、バランス補正装置及び蓄電装置を提供することを目的としている。
【課題を解決するための手段】
【００２１】
上記目的を達成するための本発明のうちの一つは、直列接続された複数の蓄電セルからなる集合電池における、前記蓄電セル間又は直列接続された複数の前記蓄電セルからなる蓄電モジュール間の電圧を均等化するバランス補正装置であって、直列接続された第１の前記蓄電モジュールと第２の前記蓄電モジュールとの接続点にその一端が接続される、インダクタと、前記第１の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第１のスイッチング素子と、前記第２の蓄電モジュールの正負端子間に前記インダクタとともに直列接続される、第２のスイッチング素子と、前記第１の蓄電モジュールの電圧ＶＢ１と前記第２の蓄電モジュールの電圧ＶＢ２との差である電圧差Ｖｘ＝ＶＢ１−ＶＢ２を検出する電圧差検出部と、前記第１のスイッチング素子又は前記第２のスイッチング素子をオンオフ制御することにより前記蓄電モジュールの夫々に対する電流の供給を制御し、それにより前記インダクタを介して前記蓄電モジュール間で電力の授受を生じさせて前記蓄電モジュール間の電圧を均等化させる、スイッチング制御部と、を有するバランス補正ユニットを備え、前記スイッチング制御部は、前記第１の蓄電モジュールの電圧ＶＢ１が前記第２の蓄電モジュールの電圧ＶＢ２よりも高いとき（Ｖｘ＞０）は前記第１のスイッチング素子のみをオンオフ制御し、前記第１の蓄電モジュールの電圧ＶＢ１が前記第２の蓄電モジュールの電圧ＶＢ２よりも低いとき（Ｖｘ＜０）は前記第２のスイッチング素子のみをオンオフ制御することとする。
【００２２】
本発明の他の一つは、上記バランス補正装置であって、前記第１の蓄電モジュールの電圧に対して逆方向となるように第１の一方向性素子Ｄ１が接続され、前記第２の蓄電モジュールの電圧に対して逆方向となるように第２の一方向性素子Ｄ２が接続されていることとする。
【００２３】
本発明の他の一つは、上記バランス補正装置であって、前記第１の一方向性素子Ｄ１は、前記第１のスイッチング素子の寄生ダイオードであり、前記第２の一方向性素子Ｄ２は、前記第２のスイッチング素子の寄生ダイオードであることとする。
【００２４】
本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Ｖｘの絶対値が予め設定された閾値Ｖｔ１（＞０）を超えているとき、前記第１及び前記第２のスイッチング素子の双方を相補的にオンオフ制御することとする。
【００２５】
本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Ｖｘが予め設定された閾値Ｖｔ２（＞０）を超えているとき、前記第１のスイッチング素子のみを周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御し、前記電圧差Ｖｘが−Ｖｔ２未満であるとき、前記第２のスイッチング素子のみを周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御することとする。
【００２６】
本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差ＶｘがＶｔ２以下かつ予め設定された閾値Ｖｔ３（Ｖｔ２＞Ｖｔ３＞０）を超えているとき、前記第１のスイッチング素子のみを周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御し、前記電圧差Ｖｘが−Ｖｔ３未満かつ−Ｖｔ２以上であるとき、前記第２のスイッチング素子のみを周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御することとする。
【００２７】
本発明の他の一つは、上記バランス補正装置であって、前記周期Ｔ２は前記周期Ｔ１のｎ倍（ｎは２以上の自然数）であることとする。
【００２８】
本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Ｖｘが予め設定された閾値Ｖｔ１（＞Ｖｔ２）を超えているときは、前記第１のスイッチング素子のみを周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御し、前記電圧差Ｖｘが−Ｖｔ１（＜−Ｖｔ２）未満であるときは、前記第２のスイッチング素子のみを周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御することとする。
【００２９】
本発明の他の一つは、上記バランス補正装置であって、前記スイッチング制御部は、前記電圧差Ｖｘの絶対値が予め設定された閾値Ｖｔ３（＞０）未満であるとき、前記第１及び前記第２のスイッチング素子のオンオフ制御を停止することとする。
【００３０】
本発明の他の一つは、上記バランス補正装置であって、前記第１の蓄電モジュールと前記第２の蓄電モジュールの直列電圧を分圧する分圧回路を備え、前記電圧差検出部は、前記分圧回路により前記直列電圧を等分割して得られる電圧と、前記第１の蓄電モジュールと前記第２の蓄電モジュールの直列接続点の電圧との差に基づき、前記電圧差Ｖｘを検出することとする。
【００３１】
本発明の他の一つは、上記バランス補正装置であって、複数の前記バランス補正ユニットを備え、一の前記バランス補正ユニットの前記第１の蓄電モジュールが、他の一の前記バランス補正ユニットの前記第２の蓄電モジュールと同一の前記蓄電モジュールとなるように結線されていることとする。
【００３２】
本発明の他の一つは、蓄電装置であって、前記複数の蓄電セルと上記バランス補正装置を備えることとする。
【００３３】
その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄、及び図面により明らかにされる。
【発明の効果】
【００３４】
本発明によれば、電力消費を抑えつつ、蓄電セル間の電圧を効率よく均等化させることができる。
【図面の簡単な説明】
【００３５】
【図１】バランス補正回路１の構成を示す図である。
【図２Ａ】第１実施例のバランス補正回路１のスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。
【図２Ｂ】第１実施例のバランス補正回路１のスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。
【図３】第１実施例の変形例として示す、バランス補正回路１のスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。
【図４Ａ】第２実施例のバランス補正回路１のスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。
【図４Ｂ】第２実施例のバランス補正回路１のスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。
【図４Ｃ】第２実施例のバランス補正回路１のスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。
【図５】第２実施例の変形例として示す、スイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。
【図６】３つ以上の蓄電セルの電圧の均等化に対応したバランス補正回路６の一例である。
【図７】コンバータ方式のバランス補正回路７の一例である。
【図８】スイッチング素子Ｓ，Ｓ２のオンオフの状態とインダクタ電流ｉＬとの関係を示す図である。
【発明を実施するための形態】
【００３６】
以下、本発明の実施形態について説明する。尚、以下の説明において、同一又は類似の部分に同一の符号を付して重複する説明を省略することがある。また符号の添字部分を省略して同一の構成要素を総称することがある（例えば、制御回路１０Ａ，１０Ｂ，１０Ｃを制御回路１０と総称する）。
【第１実施例】
【００３７】
［バランス補正回路の基本構成］
図１にコンバータ方式のバランス補正回路１（バランス補正装置）を示している。バランス補正回路１は、例えば、直列接続された複数の蓄電セルからなる集合電池を利用する蓄電装置（電気自動車、ハイブリッド自動車、電気二輪車、鉄道車両、昇降機、系統連携用蓄電装置、パーソナルコンピュータ、ノートブック型コンピュータ、携帯電話機、スマートフォン、ＰＤＡ機器等）に適用される。蓄電セルは、例えば、リチウムイオン二次電池、リチウムイオンポリマー二次電池等であるが、電気二重層キャパシタ等の他の種類の蓄電素子であってもよい。
【００３８】
集合電池を構成している蓄電セル間で製造品質や劣化の度合いが異なる場合、蓄電セル間の電池特性（電池容量、放電電圧特性）に差が生じることがあり、この電池特性の差に起因して、充放電時等に蓄電セル間の電圧にばらつきが生じることがある。このばらつきの発生を防ぐべく、バランス補正回路１は、蓄電セル間の電圧もしくは直列接続された複数の蓄電セルからなる蓄電モジュール間の電圧を均等化させる（セルバランスが確保される）ように動作する。
【００３９】
同図に示すように、直列接続された蓄電セルＢ１，Ｂ２によって集合電池３が構成されている。集合電池３の正負端子３１，３２には、例えば、集合電池３に充電電流を供給する電流供給源（例えば、充電器、回生回路等）、集合電池３の起電力を利用して機能する負荷（例えば、モータ、電子回路、電気製品等）等が接続される。
【００４０】
蓄電セルＢ１の負極と蓄電セルＢ２の正極とを結ぶ線路（蓄電セルＢ１，Ｂ２の直列接続点Ｎｍを含む線路）には、インダクタＬの一端が接続している。インダクタＬの他端と蓄電セルＢ１の正極とを結ぶ線路には、スイッチング素子Ｓ１が設けられている。インダクタＬの他端と蓄電セルＢ２の負極とを結ぶ線路には、スイッチング素子Ｓ２が設けられている。
【００４１】
スイッチング素子Ｓ１，Ｓ２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor)を用いて構成されている。スイッチング素子Ｓ１，Ｓ２は、後述する制御信号生成回路１２（スイッチング制御部）から入力される制御信号φ１，φ２によって、図示しないゲートドライバを介してオンオフ制御される。尚、スイッチング素子Ｓ１，Ｓ２はバイポーラトランジスタを用いて構成することも可能である。
【００４２】
スイッチング素子Ｓ１，Ｓ２には、夫々、一方向性素子Ｄ１，Ｄ２（ダイオード等）が並列に接続されている。一方向性素子Ｄ１は、蓄電セルＢ１の電圧（端子間電圧）に対して逆方向に（インダクタＬから蓄電セルＢ１に流れ込む電流に対しては順方向に）に接続されている。また一方向性素子Ｄ２は、蓄電セルＢ２の電圧（端子間電圧）に対して逆方向に（インダクタＬから蓄電セルＢ２に流れ込む電流に対しては順方向に）接続されている。
【００４３】
スイッチング素子Ｓ１，Ｓ２が共にオフとなった期間にインダクタ電流ｉＬが残留していた場合、その残留インダクタ電流ｉＬは一方向性素子Ｄ１,Ｄ２を経由して流れ続けることができる。これによりインダクタＬに蓄えられたエネルギーを無駄なく利用することができる。またインダクタ電流ｉＬを遮断した場合に生じるサージ電圧の発生も抑制することができる。
【００４４】
尚、ＭＯＳＦＥＴには通常、ソース−ドレイン間に並列して寄生ダイオード（内部ダイオードとも称する）が形成されているが、これを上記一方向性素子Ｄ１，Ｄ２として利用すれば、回路構成の簡素化、素子数の減少、製造コストの低減を図ることができる。
【００４５】
制御回路１０は、制御信号生成回路１２、抵抗素子Ｒ１，Ｒ２、及び差動増幅回路１３を含む。
【００４６】
抵抗素子Ｒ１，Ｒ２の抵抗値は等値に設定されていて、これらは上記２つの蓄電セルＢ１，Ｂ２の直列電圧（集合電池３の正負端子３１，３２間の電圧）を等分割する分圧回路を構成している。
【００４７】
差動増幅回路１３は、蓄電セルＢ１，Ｂ２の中間接続点Ｎｍに現れる電圧Ｖｍと抵抗素子Ｒ１，Ｒ２の接続点Ｎｎに現れる分圧電圧Ｖｎとの電圧差Ｖｘ（＝Ｖｍ−Ｖｎ＝蓄電セルＢ１の電圧ＶＢ１−蓄電セルＢ２の電圧ＶＢ２）を所定の利得で線形増幅して制御回路１０に入力する。
【００４８】
制御信号生成回路１２は、ゲートドライバの夫々に供給する２相の制御信号φ１，φ２を生成する。本実施形態では、制御信号φ１，φ２は、所定のデューティ比の２相（ハイレベル（High level)、ローレベル（Low level)）の方形波（例えばＰＷＭパルス（PWM:Pulse Width Modulation）であるものとする。制御信号生成回路１２は、差動増幅回路１３から入力される上記電圧差Ｖｘに応じて制御信号φ１，φ２のデューティ幅や制御信号φ１，φ２の生成有無等を決定する。制御信号生成回路１２は、例えば、演算装置（ＣＰＵ（Central Processing Unit），ＭＰＵ（Micro Processing Unit）等）や記憶装置（ＲＡＭ（Random Access Memory），ＲＯＭ（Read Only Memory）等）を備えたマイクロコンピュータを用いて構成されている。
【００４９】
以上の構成の他、スイッチング素子のオンオフ動作に起因して生じるノイズの低減、スイッチング素子のオンオフ動作に起因して蓄電セルＢ１，Ｂ２に生じる電圧変化の緩和などを目的として、蓄電セルＢ１，Ｂ２の夫々の正負端子間、集合電池３の正負端子３１，３２間等に容量素子を設けてもよい。
【００５０】
続いて、第１実施例のバランス補正回路１の動作について説明する。
図２Ａ及び図２Ｂに、バランス補正回路１のスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形を示している。
【００５１】
図２Ａ（ａ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり高い」（Ｖｘ＞Ｖｔ１）（Ｖｔ１は予め設定された正の閾値）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ａ（ｂ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「高い」（Ｖｔ１≧Ｖｘ＞Ｖｔ２）（Ｖｔ２は予め設定された正の閾値）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ａ（ｃ）は、蓄電セルＢ１の電圧ＶＢ１と蓄電セルＢ２の電圧ＶＢ２とが「ほぼ等しい（均等）」（Ｖｔ２≧Ｖｘ≧−Ｖｔ２）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ｂ（ｄ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「低い」（−Ｖｔ２＞Ｖｘ≧−Ｖｔ１）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。また図２Ｂ（ｅ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり低い」（−Ｖｔ１＞Ｖｘ）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。
【００５２】
図２Ａ（ａ），（ｂ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり高い」（Ｖｘ＞Ｖｔ１）か、もしくは「高い」（Ｖｔ１≧Ｖｘ＞Ｖｔ２）とき、制御信号生成回路１２は、スイッチング素子Ｓ１のみを一定周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御する。これにより蓄電セルＢ１から流れ込むインダクタ電流ｉＬ（このインダクタ電流ｉＬは図１の実線矢印の方向に流れる）によってインダクタＬが充電される充電期間と、インダクタＬに充電されたエネルギーに基づくインダクタ電流ｉＬ（このインダクタ電流ｉＬは図１の実線矢印の方向に流れる）によって蓄電セルＢ２を充電するインダクタＬの放電期間（このとき一方向性素子Ｄ２を経由して蓄電セルＢ２にインダクタ電流ｉＬが流れ込む）とが交互に発生する。またこのとき、制御信号生成回路１２は、スイッチング素子Ｓ２についてはオンオフ制御を停止するので、図１の破線矢印の方向にはインダクタ電流ｉＬは流れない（蓄電セルＢ２から蓄電セルＢ１にエネルギーが移動しない）。またスイッチング素子Ｓ２のオンオフ制御が停止していることでスイッチング素子Ｓ２のオンオフ制御に伴う損失も発生しない。
【００５３】
尚、制御信号生成回路１２は、例えば、バランス補正回路１の利用目的、バランス補正回路１を構成している素子の性質、バランス補正回路１に要求される性能等に応じて、周期Ｔ１、オン期間ｔｗ１、及びオフ期間ｔｄ１を適切な値に設定する。この図２Ａ（ａ），（ｂ）では制御信号生成回路１２は電圧差Ｖｘに応じてオン期間ｔｗ１及びオフ期間ｔｄ１を設定している。即ち図２Ａ（ａ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり高い」（Ｖｘ＞Ｖｔ１）ときはオン期間ｔｗ１が大きくなり（例えば、オン期間ｔｗ１＝オフ期間ｔｄ１とする）、図２Ａ（ｂ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「高い」（Ｖｔ１≧Ｖｘ＞Ｖｔ２）ときはオン期間ｔｗ１が小さくなる（例えば、オン期間ｔｗ１＜オフ期間ｔｄ１とする）。これにより、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり高い」（Ｖｘ＞Ｖｔ１）ときはインダクタＬ１を介して行われる蓄電セルＢ１から蓄電セルＢ２への充電量（電気エネルギー）が大きくなって、蓄電セルＢ１，Ｂ２間の電圧を急速に均等化することができる。また蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「高い」（Ｖｔ１≧Ｖｘ＞Ｖｔ２）ときはオン期間ｔｗ１が短くなって電力損失を増大させる過剰動作を回避することができる。
【００５４】
このように、バランス補正回路１は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり高い」（Ｖｘ＞Ｖｔ１）か、もしくは「高い」（Ｖｔ１≧Ｖｘ＞Ｖｔ２）とき、大きな電力損失をともなうことなく、直列接続された複数の蓄電セルの電圧を効率良く均等化させることができる。
【００５５】
図２Ａ（ｃ）に示すように、蓄電セルＢ１の電圧ＶＢ１と蓄電セルＢ２の電圧ＶＢ２の電圧が「ほぼ等しい（均等）」（Ｖｔ２≧Ｖｘ≧−Ｖｔ２）とき、制御信号生成回路１２は、第１及び第２のスイッチングＳ１，Ｓ２のいずれについてもオンオフ制御を停止する。このため、スイッチング素子Ｓ１，Ｓ２をオンオフ制御することに伴う損失は発生しない。
【００５６】
図２Ｂ（ｄ），（ｅ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「低い」（−Ｖｔ２＞Ｖｘ≧−Ｖｔ１）又は「かなり低い」（−Ｖｔ１＞Ｖｘ）とき、制御信号生成回路１２は、スイッチング素子Ｓ２のみを一定周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御する。これにより蓄電セルＢ２から流れ込むインダクタ電流ｉＬ（このインダクタ電流ｉＬは図１の破線矢印の方向に流れる）によってインダクタＬが充電される充電期間と、インダクタＬに充電されたエネルギーに基づくインダクタ電流ｉＬ（このインダクタ電流ｉＬは図１の破線矢印の方向に流れる）によって蓄電セルＢ２を充電するインダクタＬの放電期間（このとき一方向性素子Ｄ１を経由して蓄電セルＢ１にインダクタ電流ｉＬが流れ込む）とが交互に発生する。またこのとき、制御信号生成回路１２は、スイッチング素子Ｓ１についてはオンオフ制御を停止するので、図１の実線矢印の方向にはインダクタ電流ｉＬは流れない（蓄電セルＢ１から蓄電セルＢ２にエネルギーが移動しない）。またスイッチング素子Ｓ１のオンオフ制御が停止していることでスイッチング素子Ｓ１のオンオフ制御に伴う損失も発生しない。
【００５７】
尚、制御信号生成回路１２は、例えば、バランス補正回路１の利用目的、バランス補正回路１を構成している素子の性質、バランス補正回路１に要求される性能等に応じて、周期Ｔ１、オン期間ｔｗ１、及びオフ期間ｔｄ１を適切な値に設定する。この図２Ｂ（ｄ），（ｅ）では制御信号生成回路１２は電圧差Ｖｘに応じてオン期間ｔｗ１及びオフ期間ｔｄ１を設定している。即ち図２Ｂ（ｄ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「低い」（−Ｖｔ２＞Ｖｘ≧−Ｖｔ１）ときはオン期間ｔｗ１は小さくなり（例えば、オン期間ｔｗ１＜オフ期間ｔｄ１とする）、図２Ｂ（ｅ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり低い」（−Ｖｔ１＞Ｖｘ）ときはオン期間ｔｗ１は大きくなる（例えば、オン期間ｔｗ１＝オフ期間ｔｄ１とする）。これにより、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「低い」（−Ｖｔ２＞Ｖｘ≧−Ｖｔ１）ときはオン期間ｔｗ１が短くなって電力損失を増大させる過剰動作を回避することができる。また蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり低い」（−Ｖｔ１＞Ｖｘ）ときはインダクタＬ１を介して行われる蓄電セルＢ２から蓄電セルＢ１への充電量（電気エネルギー）が大きくなって、蓄電セルＢ１，Ｂ２間の電圧を急速に均等化することができる。
【００５８】
このように、バランス補正回路１は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「低い」（−Ｖｔ２＞Ｖｘ≧−Ｖｔ１）か、もしくは蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり低い」（−Ｖｔ１＞Ｖｘ）とき、大きな電力損失をともなうことなく、直列接続された複数の蓄電セルの電圧を効率良く均等化させることができる。
【００５９】
尚、電圧差Ｖｘの絶対値が大きい場合（例えば、Ｖｘ＞Ｖｔ１又は−Ｖｔ１＞Ｖｘである場合）、制御信号生成回路１２が、２つのスイッチング素子Ｓ１，Ｓ２の双方を相補的にオンオフ制御するようにしてもよい。その場合の波形を図３に示す。図３（ａ）はＶｘ＞Ｖｔ１の場合であり、図３（ｅ）は−Ｖｔ１＞Ｖｘの場合である。そのようにすれば、インダクタＬに充電されたエネルギーを電圧の高い蓄電セルから電圧の低い蓄電セルにより効率よく供給することができ、蓄電セルＢ１，Ｂ２の電圧を迅速に均等化することができる。
【００６０】
また図２Ａ（ａ）と図２Ｂ（ｅ）、もしくは図２Ａ（ｂ）と図２Ｂ（ｄ）とで、オン期間ｔｗ１（又はオフ期間ｔｄ１）は必ずしも同じ値に設定する必要はなく、異なる値に設定してもよい。
【第２実施例】
【００６１】
第２実施例のバランス補正回路１の構成は基本的に第１実施例と同様である。第２実施例では、電圧差Ｖｘに応じて周期Ｔ１（＝オン期間ｔｗ＋オフ期間ｔｄ）を変化させることにより、蓄電セルＢ１，Ｂ２の電圧を効率よく均等化するようにしている。
【００６２】
図４Ａ乃至図４Ｃに第２実施例のバランス補正回路１のスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形を示している。
【００６３】
図４Ａ（ａ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり高い」（Ｖｘ＞Ｖｔ１）（Ｖｔ１は予め設定された正の閾値）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。図４Ａ（ｂ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「高い」（Ｖｔ１≧Ｖｘ＞Ｖｔ２）（Ｖｔ２は予め設定された正の閾値）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。図４Ａ（ｃ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや高い」（Ｖｔ２≧Ｖｘ＞Ｖｔ３）（Ｖｔ３は予め設定された正の閾値）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。図４Ｂ（ｄ）は、蓄電セルＢ１の電圧ＶＢ１と蓄電セルＢ２の電圧ＶＢ２とが「ほぼ等しい（均等）」（Ｖｔ３≧Ｖｘ≧−Ｖｔ３）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。図４Ｂ（ｅ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや低い」（−Ｖｔ３＞Ｖｘ≧−Ｖｔ２）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。図４Ｂ（ｆ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや低い」（−Ｖｔ２＞Ｖｘ≧−Ｖｔ１）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。図４Ｃ（ｇ）は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり低い」（−Ｖｔ１＞Ｖｘ）ときのスイッチング素子Ｓ１，Ｓ２のオンオフ状態並びにインダクタ電流ｉＬの波形である。
【００６４】
図４Ａ（ａ），（ｂ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「かなり高い」（Ｖｘ＞Ｖｔ１）か、もしくは「高い」（Ｖｔ１≧Ｖｘ＞Ｖｔ２）とき、制御信号生成回路１２は、スイッチング素子Ｓ１のみを一定周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御する。尚、このときのバランス補正回路１の動作は図２Ａ（ａ），（ｂ）の場合と同様である。
【００６５】
図４Ａ（ｃ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや高い」（Ｖｔ２≧Ｖｘ＞Ｖｔ３）とき、制御信号生成回路１２は、スイッチング素子Ｓ１のみを、周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御する。
【００６６】
このように蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや高い」（Ｖｔ２≧Ｖｘ＞Ｖｔ３）とき、制御信号生成回路１２は、スイッチング素子Ｓ１のみを周期Ｔ１よりも長い周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御し、それによりオフ期間ｔｄ２を長くするので、スイッチング素子Ｓ１をオンオフさせることによる電力損失を低減することができる。またこの場合でもスイッチング素子Ｓ１のオン期間の存在により「やや高い」電圧差を解消させるために必要となるインダクタＬの充放電電流ｉＬは確保することができるので、スイッチング素子Ｓ１，Ｓ２の電圧を効率良く均等化させることができる。
【００６７】
尚、図４Ａ（ｃ）において、スイッチング素子Ｓ１を周期Ｔ１のｎ倍（ｎは２以上の整数）の周期Ｔ２（＝オンｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御するようにしてもよい。このように周期Ｔ２を周期Ｔ１の整数倍とすることで、回路構成を簡素化することができ、例えば、図４Ａ（ｂ）に示す波形からオン期間ｔｗ１を間引く（スキップする）回路を構成する（もしくはそのようなアルゴリズムとする）ことで、図４Ａ（ｃ）に示したような制御を容易に実現することができる。
【００６８】
図４Ｂ（ｄ）に示すように、蓄電セルＢ１の電圧ＶＢ１と蓄電セルＢ２の電圧ＶＢ２とが「ほぼ等しい（均等）」（Ｖｔ３≧Ｖｘ≧−Ｖｔ３）とき、制御信号生成回路１２は、スイッチングＳ１，Ｓ２のいずれについてもオンオフ制御を停止し、オフ状態を継続する。このため、スイッチング素子Ｓ１，Ｓ２をオンオフ制御することに伴う損失は発生しない。尚、スイッチＳ１，Ｓ２が共にオフとなった期間にインダクタ電流ｉＬが残留していても、その残留インダクタ電流ｉＬは一方向性素子Ｄ１,Ｄ２を経由して流れ続けることができる。このため、インダクタＬに蓄えられたエネルギーを無駄なく利用することができ、インダクタ電流ｉＬを遮断した場合に生じるサージ電圧の発生を抑えることができる。
【００６９】
図４Ｂ（ｅ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや低い」（−Ｖｔ３＞Ｖｘ≧−Ｖｔ２）とき、制御信号生成回路１２は、スイッチング素子Ｓ２のみを、周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御する。
【００７０】
このように蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや低い」（−Ｖｔ３≧Ｖｘ＞−Ｖｔ２）とき、制御信号生成回路１２は、スイッチング素子Ｓ２のみを周期Ｔ１よりも長い周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御し、オフ期間ｔｄ２を長くするので、スイッチング素子Ｓ１をオンオフさせることによる電力損失を低減することができる。またこの場合でもスイッチング素子Ｓ２のオン期間の存在により、「やや低い」電圧差を解消させるために必要となるインダクタ電流ｉＬは確保することができるので、スイッチング素子Ｓ１の電圧を効率良く均等化させることができる。
【００７１】
尚、図４Ｂ（ｅ）において、スイッチング素子Ｓ２を周期Ｔ１のｎ倍（ｎは２以上の整数）の周期Ｔ２（＝オンｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御するようにしてもよい。このように周期Ｔ２を周期Ｔ１の整数倍とすることで、回路構成を簡素化することができる。例えば、図４Ｂ（ｆ）に示す波形からオン期間ｔｗ１を間引く（スキップする）回路を構成する（もしくはそのようなアルゴリズムとする）ことで、図４Ｂ（ｅ）に示したような制御を容易に実現することができる。
【００７２】
図４Ｂ（ｆ）、図４Ｃ（ｇ）に示すように、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「低い」（−Ｖｔ２＞Ｖｘ≧−Ｖｔ１）か、もしくは「かなり低い」（−Ｖｔ１＞Ｖｘ）とき、制御信号生成回路１２は、スイッチング素子Ｓ２のみを一定周期Ｔ１（＝オン期間ｔｗ１＋オフ期間ｔｄ１）でオンオフ制御する。尚、このときのバランス補正回路１の具体的な動作は図２Ｂ（ｄ），（ｅ）の場合と同様である。
【００７３】
以上に説明したように、制御信号生成回路１２は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや高い」（Ｖｔ２≧Ｖｘ＞Ｖｔ３）（図４Ａ（ｃ））とき、スイッチング素子Ｓ１のみを、周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御し、オフ期間ｔｄ２を長くする。このため、スイッチング素子Ｓ２のオンオフ制御に伴う損失は発生せず、またスイッチング素子Ｓ１をオンオフさせることにより生じる電力損失を低減することができる。また制御信号生成回路１２は、蓄電セルＢ１の電圧ＶＢ１が蓄電セルＢ２の電圧ＶＢ２よりも「やや低い」（−Ｖｔ３＞Ｖｘ≧−Ｖｔ２）（図４Ｂ（ｅ））とき、スイッチング素子Ｓ２のみを、周期Ｔ２（＞Ｔ１）（＝オン期間ｔｗ２（＜ｔｗ１）＋オフ期間ｔｄ２（＞ｔｄ１））でオンオフ制御し、オフ期間ｔｄ２を長くする。このため、スイッチング素子Ｓ１のオンオフ制御に伴う損失は発生せず、またスイッチング素子Ｓ２をオンオフさせることにより生じる電力損失を低減することができる。そして以上により本実施例のバランス補正回路１は電圧差Ｖｘがどのような値であっても、大きな電力損失をともなうことなく直列接続された複数の蓄電セルの電圧を効率良く均等化させることができる。
【００７４】
尚、電圧差Ｖｘの絶対値が大きい場合（例えば、Ｖｘ＞Ｖｔ１又は−Ｖｔ１＞Ｖｘの場合）、制御信号生成回路１２が、２つのスイッチング素子Ｓ１，Ｓ２の双方を相補的にオンオフ制御するようにしてもよい。その場合の波形を図５に示す。図５（ａ）はＶｘ＞Ｖｔ１の場合、図５（ｇ）は−Ｖｔ１＞Ｖｘの場合）。そのようにすれば、インダクタＬに充電されたエネルギーを、電圧の高い蓄電セルから電圧の低い蓄電セルに効率よく供給することができ、蓄電セルＢ１，Ｂ２の電圧を迅速に均等化することができる。
【００７５】
また図４Ａ（ａ）と図４Ｃ（ｇ）、図４Ａ（ｂ）と図４Ｂ（ｆ）とで、オン期間ｔｗ１（又はオフ期間ｔｄ１）は必ずしも同じ値に設定する必要はなく、異なる値に設定してもよい。また図４Ａ（ｃ）と図４Ｂ（ｅ）とで、オン期間ｔｗ２（又はオフ期間ｔｄ２）は必ずしも同じ値に設定する必要はなく、異なる値に設定してもよい。
【００７６】
ところで、以上に説明した実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。
【００７７】
例えば、以上に説明したバランス補正回路１において、蓄電セルＢ１，Ｂ２の電圧差Ｖｘに代えて、インダクタ電流ｉＬに応じてオン期間ｔｗ１，ｔｗ２及びオフ期間ｔｄ１，ｔｄ２を設定するようにしてもよい。この場合、インダクタ電流ｉＬは、インダクタＬに直列に設けた電流センサにより取得してもよいし、インダクタＬに並列に設けた電圧センサによりインダクタ電圧ｖＬを検出し、これを積分することにより取得するようにしてもよい。
【００７８】
また以上に説明したバランス補正回路１の構成は、蓄電セルが３つ以上の場合に拡張することができる。図６は３つ以上の蓄電セルの電圧の均等化に対応したバランス補正回路の一例である。尚、同図にはバランス補正回路の要部のみを示している。このバランス補正回路６は、前述したバランス補正回路１と同等の構成を有する複数のバランス補正ユニット６１を含む。
【００７９】
同図に示すように、このバランス補正回路６にあっては、一のバランス補正ユニット６１の蓄電セルの一つが、前後して設けられている他の一のバランス補正ユニット６１の蓄電セルの一つと共通になるように結線されている。制御回路１０Ａは、スイッチング素子Ｓ１，Ｓ２を相補的にオンオフして蓄電セルＢ１の電圧と蓄電セルＢ２の電圧を均等化させ、また制御回路１０Ｂは、スイッチング素子Ｓ３，Ｓ４を相補的にオンオフして蓄電セルＢ２の電圧と蓄電セルＢ３の電圧を均等化させる。その結果、蓄電セルＢ２の電圧は２つの蓄電セルＢ１，Ｂ３の双方の電圧と均等化され、３つの蓄電セルＢ１，Ｂ２，Ｂ３の電圧が均等化されることとなる。そして同様に他の蓄電セルＢ４，Ｂ５，Ｂ６・・・の電圧も均等化され、バランス補正回路６の均等化の対象になっている全ての蓄電セル間で電圧が均等化されることとなる。
【００８０】
本発明のバランス補正回路は、蓄電セルとは別体に設けられるものであってもよいし、蓄電セルと一体化されて電池パック等を構成するものであってもよい。
【符号の説明】
【００８１】
１  バランス補正回路、１０  制御回路、１２  制御信号生成回路、１３  差動増幅回路、Ｂ１，Ｂ２  蓄電セル、Ｓ１，Ｓ２  スイッチング素子、Ｄ１，Ｄ２  一方向性素子  
【図１】
2015100176.tif 000003
【図２Ａ】
2015100176.tif 000004
【図２Ｂ】
2015100176.tif 000005
【図３】
2015100176.tif 000006
【図４Ａ】
2015100176.tif 000007
【図４Ｂ】
2015100176.tif 000008
【図４Ｃ】
2015100176.tif 000009
【図５】
2015100176.tif 000010
【図６】
2015100176.tif 000011
【図７】
2015100176.tif 000012
【図８】
2015100176.tif 000013