(57)【要約】      （修正有）【課題】小型化したチップ電子部品において高インダクタンスを具現することが可能であり品質係数が向上したチップ電子部品、その実装基板及び包装体を提供する。【解決手段】厚さが幅より大きく、厚さ方向に対向する第１の主面及び第２の主面、幅方向に対向する第１の側面及び第２の側面、及び長さ方向に対向する第１の端面及び第２の端面を有する磁性体本体５０と、磁性体本体５０の内部に配置された内部コイルパターン部４２，４４と、磁性体本体５０の少なくとも一面に配置された外部電極８１，８２と、を含み、内部コイルパターン部４２，４４が磁性体本体５０の第１の主面及び第２の主面に対して垂直に配置される。【選択図】図１
2015079958.tif 000002
【特許請求の範囲】
【請求項１】
厚さが幅より大きく、厚さ方向に対向する第１の主面及び第２の主面、幅方向に対向する第１の側面及び第２の側面、及び長さ方向に対向する第１の端面及び第２の端面を有する磁性体本体と、
前記磁性体本体の内部に配置された内部コイルパターン部と、
前記磁性体本体の少なくとも一面に配置された外部電極と、
を含み、
前記内部コイルパターン部が前記磁性体本体の第１の主面及び第２の主面に対して垂直に配置される、チップ電子部品。
【請求項２】
前記磁性体本体は、１６０８以下のサイズを有する、請求項１に記載のチップ電子部品。
【請求項３】
前記内部コイルパターン部は、前記磁性体本体の第１の側面及び第２の側面に対して平行に配置される、請求項１または２に記載のチップ電子部品。
【請求項４】
前記内部コイルパターン部は、絶縁基板の少なくとも一面にメッキで形成された平面コイルパターンを含む、請求項１から３の何れか１項に記載のチップ電子部品。
【請求項５】
前記内部コイルパターン部は、内部コイルパターン部の両端部が伸びて形成され、前記磁性体本体の第１の端面及び第２の端面にそれぞれ引き出される第１の引出部及び第２の引出部を含み、
前記外部電極は、前記磁性体本体の第１の端面及び第２の端面にそれぞれ配置されて前記第１の引出部及び第２の引出部とそれぞれ接続する第１の外部電極及び第２の外部電極を含む、請求項１から４の何れか１項に記載のチップ電子部品。
【請求項６】
前記内部コイルパターン部は、内部コイルパターン部の両端部が伸びて形成され、前記磁性体本体の第１の主面にそれぞれ引き出される第１の引出部及び第２の引出部を含み、
前記外部電極は、前記第１の引出部及び第２の引出部とそれぞれ接続するように前記磁性体本体の第１の主面にそれぞれ配置された第１の外部電極及び第２の外部電極を含む、請求項１から４の何れか１項に記載のチップ電子部品。
【請求項７】
前記内部コイルパターン部は、内部コイルパターン部の両端部が伸びて形成され、前記磁性体本体の第１の主面と第１の端面及び第２の端面にそれぞれ引き出される第１の引出部及び第２の引出部を含み、
前記外部電極は、前記第１の引出部及び第２の引出部とそれぞれ接続するように前記磁性体本体の第１の主面と前記第１の主面に隣接した前記第１の端面及び第２の端面にそれぞれ配置された第１の外部電極及び第２の外部電極を含む、請求項１から４の何れか１項に記載のチップ電子部品。
【請求項８】
上部に電極パッドが配置された印刷回路基板と、
前記電極パッド上に外部電極が位置するように実装されたチップ電子部品と、
を含み、
前記チップ電子部品は、厚さが幅より大きく、厚さ方向に対向する第１の主面及び第２の主面、幅方向に対向する第１の側面及び第２の側面、及び長さ方向に対向する第１の端面及び第２の端面を有する磁性体本体、前記磁性体本体の内部に配置された内部コイルパターン部、及び前記磁性体本体の少なくとも一面に配置された外部電極を含み、前記内部コイルパターン部が前記印刷回路基板の実装面に対して垂直に配置される、チップ電子部品の実装基板。
【請求項９】
前記チップ電子部品は、前記磁性体本体の第１の主面が前記印刷回路基板の実装面と対向するように実装される、請求項８に記載のチップ電子部品の実装基板。
【請求項１０】
前記磁性体本体は、１６０８以下のサイズを有する、請求項８または９に記載のチップ電子部品の実装基板。
【請求項１１】
前記印刷回路基板に実装された半導体チップ（ＩＣ）をさらに含み、
前記チップ電子部品は前記印刷回路基板に実装された半導体チップ（ＩＣ）と比べて厚さが同じか小さい、請求項８から１０の何れか１項に記載のチップ電子部品の実装基板。
【請求項１２】
前記内部コイルパターン部は、内部コイルパターン部の両端部が伸びて形成され、前記磁性体本体の第１の端面及び第２の端面にそれぞれ引き出される第１の引出部及び第２の引出部を含み、
前記外部電極は、前記磁性体本体の第１の端面及び第２の端面にそれぞれ配置されて前記第１の引出部及び第２の引出部とそれぞれ接続する第１の外部電極及び第２の外部電極を含む、請求項８から１１の何れか１項に記載のチップ電子部品の実装基板。
【請求項１３】
前記内部コイルパターン部は、内部コイルパターン部の両端部が伸びて形成され、前記磁性体本体の第１の主面にそれぞれ引き出される第１の引出部及び第２の引出部を含み、
前記外部電極は、前記第１の引出部及び第２の引出部とそれぞれ接続するように前記磁性体本体の第１の主面にそれぞれ配置された第１の外部電極及び第２の外部電極を含む、請求項８から１１の何れか１項に記載のチップ電子部品の実装基板。
【請求項１４】
前記内部コイルパターン部は、内部コイルパターン部の両端部が伸びて形成され、前記磁性体本体の第１の主面と第１の端面及び第２の端面にそれぞれ引き出される第１の引出部及び第２の引出部を含み、
前記外部電極は、前記第１の引出部及び第２の引出部とそれぞれ接続するように前記磁性体本体の第１の主面と前記第１の主面に隣接した前記第１の端面及び第２の端面にそれぞれ配置された第１の外部電極及び第２の外部電極を含む、請求項８から１１の何れか１項に記載のチップ電子部品の実装基板。
【請求項１５】
上部に電極パッドが配置された印刷回路基板と、
前記電極パッドと外部電極が連結されるように実装されたチップ電子部品と、
を含み、
前記チップ電子部品は、厚さが幅より大きく、厚さ方向に対向する第１の主面及び第２の主面、幅方向に対向する第１の側面及び第２の側面、及び長さ方向に対向する第１の端面及び第２の端面を有する磁性体本体、前記磁性体本体の内部に配置された内部コイルパターン部、及び前記磁性体本体の少なくとも一面に配置された外部電極を含み、前記内部コイルパターン部が前記磁性体本体の第１の側面及び第２の側面に対して平行に配置され、前記磁性体本体の第１の側面及び第２の側面が前記印刷回路基板の実装面に対して垂直に実装される、チップ電子部品の実装基板。
【請求項１６】
前記磁性体本体は、１６０８以下のサイズを有する、請求項１５に記載のチップ電子部品の実装基板。
【請求項１７】
前記磁性体本体は、長さが１．６±０．２ｍｍ、幅が０．８±０．２ｍｍである、請求項１５または１６に記載のチップ電子部品の実装基板。
【請求項１８】
前記磁性体本体は、厚さが１．０±０．２ｍｍを満たす範囲内で厚さが幅より大きく形成される、請求項１７に記載のチップ電子部品の実装基板。
【請求項１９】
前記磁性体本体は、長さが１．０±０．２ｍｍ、幅が０．５±０．２ｍｍである、請求項１５または１６に記載のチップ電子部品の実装基板。
【請求項２０】
前記磁性体本体は、厚さが０．８±０．２ｍｍを満たす範囲内で厚さが幅より大きく形成される、請求項１９に記載のチップ電子部品の実装基板。
【請求項２１】
前記磁性体本体は、長さが０．６±０．１ｍｍ、幅が０．３±０．１ｍｍである、請求項１５または１６に記載のチップ電子部品の実装基板。
【請求項２２】
前記磁性体本体は、厚さが０．５±０．２ｍｍを満たす範囲内で厚さが幅より大きく形成される、請求項２１に記載のチップ電子部品の実装基板。
【請求項２３】
前記磁性体本体は、長さが０．４±０．１ｍｍ、幅が０．２±０．１ｍｍである、請求項１５または１６に記載のチップ電子部品の実装基板。
【請求項２４】
前記磁性体本体は、厚さが０．３±０．２ｍｍを満たす範囲内で厚さが幅より大きく形成される、請求項２３に記載のチップ電子部品の実装基板。
【請求項２５】
前記印刷回路基板に実装された半導体チップ（ＩＣ）をさらに含み、
前記チップ電子部品は前記印刷回路基板に実装された半導体チップ（ＩＣ）と比べて厚さが同じか小さい、請求項１５から２４の何れか１項に記載のチップ電子部品の実装基板。
【請求項２６】
請求項１から７の何れか１項に記載のチップ電子部品と、
前記チップ電子部品が収納される収納部が形成された包装シートと、
を含み、
前記収納部の底面に対して前記内部コイルパターン部が垂直に配置されて整列される、チップ電子部品の包装体。
【請求項２７】
前記収納部内に収納される前記チップ電子部品のそれぞれは、前記磁性体本体の第１の主面及び第２の主面のうちいずれか一つが前記収納部の底面に向かうように配置される、請求項２６に記載のチップ電子部品の包装体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ電子部品、その実装基板及び包装体に関する。
【背景技術】
【０００２】
チップ電子部品の一つであるインダクタ（ｉｎｄｕｃｔｏｒ）は、抵抗及びキャパシタと共に電子回路をなしてノイズ（Ｎｏｉｓｅ）を除去する代表的な受動素子である。
【０００３】
薄膜型インダクタは、内部コイルパターン部を形成した後、磁性体粉末及び樹脂を混合して形成した磁性体シートを積層、圧着及び硬化して製造される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】日本特開２００７−０６７２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、小型化したチップ電子部品において高インダクタンス（Ｉｎｄｕｃｔａｎｃｅ、Ｌｓ）を具現することが可能であり品質係数（Ｑｕａｌｉｔｙ  ｆａｃｔｏｒ、Ｑ）が向上したチップ電子部品、その実装基板及び包装体を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、厚さが幅より大きく、厚さ方向に対向する第１の主面及び第２の主面、幅方向に対向する第１の側面及び第２の側面、及び長さ方向に対向する第１の端面及び第２の端面を有する磁性体本体と、上記磁性体本体の内部に配置された内部コイルパターン部と、上記磁性体本体の少なくとも一面に配置された外部電極と、を含み、上記内部コイルパターン部が上記磁性体本体の第１の主面及び第２の主面に対して垂直に配置されるチップ電子部品が提供される。
【０００７】
上記磁性体本体は、１６０８以下のサイズを有する。
【０００８】
本発明の他の実施形態によれば、上部に電極パッドが配置された印刷回路基板と、上記電極パッド上に外部電極が位置するように実装されたチップ電子部品と、を含み、上記チップ電子部品は、厚さが幅より大きく、厚さ方向に対向する第１の主面及び第２の主面、幅方向に対向する第１の側面及び第２の側面、及び長さ方向に対向する第１の端面及び第２の端面を有する磁性体本体、上記磁性体本体の内部に配置された内部コイルパターン部、及び上記磁性体本体の少なくとも一面に配置された外部電極を含み、上記内部コイルパターン部が上記印刷回路基板の実装面に対して垂直に配置されるチップ電子部品の実装基板が提供される。
【０００９】
上記印刷回路基板に実装された半導体チップ（ＩＣ）をさらに含み、上記チップ電子部品は上記印刷回路基板に実装された半導体チップ（ＩＣ）と比べて厚さが同じか小さい。
【００１０】
本発明の他の実施形態によれば、上記チップ電子部品と、上記チップ電子部品が収納される収納部が形成された包装シートと、を含み、上記収納部の底面に対して上記内部コイルパターン部が垂直に配置されて整列されるチップ電子部品の包装体が提供される。
【発明の効果】
【００１１】
本発明の一実施形態によれば、チップ電子部品のサイズが小型化しても高インダクタンス（Ｉｎｄｕｃｔａｎｃｅ、Ｌｓ）を具現することが可能であり品質係数（Ｑｕａｌｉｔｙ  ｆａｃｔｏｒ、Ｑ）が向上したチップ電子部品を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態によるチップ電子部品の内部コイルパターン部を示す概略斜視図である。
【図２】本発明の一実施形態によるチップ電子部品の部分切開斜視図である。
【図３】図１のＡ‐Ａ'線に沿う断面図である。
【図４】本発明の他の実施形態によるチップ電子部品の内部コイルパターン部を示す概略斜視図である。
【図５】図４のＢ‐Ｂ'線に沿う断面図である。
【図６】本発明の他の実施形態によるチップ電子部品の内部コイルパターン部を示す概略斜視図である。
【図７】図６のＣ‐Ｃ'線に沿う断面図である。
【図８】本発明の一実施形態によるチップ電子部品の実装基板を示す斜視図である。
【図９】本発明の一実施形態による実装基板に実装されたチップ電子部品を示す図８の「Ｅ」部分の拡大図である。
【図１０】本発明の他の実施形態による実装基板に実装されたチップ電子部品を示す斜視図である。
【図１１】本発明の他の実施形態による実装基板に実装されたチップ電子部品を示す斜視図である。
【図１２】従来の水平構造の内部コイルパターン部が形成されたチップ電子部品（ａ）及び本発明の一実施形態による垂直構造の内部コイルパターン部が形成されたチップ電子部品（ｂ）の磁束分布を示す図である。
【図１３】本発明の一実施形態によるチップ電子部品が包装体に実装される態様を示す概略斜視図である。
【図１４】図１３の包装体をリール状に巻き取って示す概略断面図である。
【発明を実施するための形態】
【００１３】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００１４】
［チップ電子部品］
図１は本発明の一実施形態によるチップ電子部品の内部コイルパターン部を示す概略斜視図であり、図２は本発明の一実施形態によるチップ電子部品の部分切開斜視図であり、図３は図１のＡ‐Ａ'線に沿う断面図である。
【００１５】
図１〜図３を参照すると、チップ電子部品の一例として電源供給回路の電源ラインに用いられる薄膜型インダクタ１００が示されている。
【００１６】
本発明の一実施形態による薄膜型インダクタ１００は、磁性体本体５０と、上記磁性体本体５０の内部に配置された内部コイルパターン部４２、４４と、上記磁性体本体５０の外側に配置された外部電極８１、８２と、を含む。
【００１７】
本発明の一実施形態による薄膜型インダクタ１００において、長さ方向は図１のＬ方向、幅方向はＷ方向、厚さ方向はＴ方向である。
【００１８】
上記磁性体本体５０は、厚さ方向に対向する第１の主面ＳＢ及び第２の主面ＳＴと、長さ方向に対向する第１の端面ＳＬ１及び第２の端面ＳＬ２と、幅方向に対向する第１の側面ＳＷ１及び第２の側面ＳＷ２と、を有する。
【００１９】
本発明の一実施形態による薄膜型インダクタ１００は、サイズが小型化することにより上記磁性体本体５０の厚さ（Ｔ）が幅（Ｗ）より大きい形態であることを特徴とする。
【００２０】
従来では、１６０８サイズを超える２０１２サイズ（長さ２．０ｍｍ×幅１．２ｍｍ）、２５２０サイズ（長さ２．５ｍｍ×幅２．０ｍｍ）等の場合、厚さ（Ｔ）が約１．０ｍｍで、磁性体本体の厚さ（Ｔ）が幅（Ｗ）より小さい。
【００２１】
しかしながら、チップ電子部品の小型化の要求に応じて薄膜型インダクタ１００も１６０８以下のサイズに小型化することにより厚さ（Ｔ）が幅（Ｗ）より大きい磁性体本体を形成するようになった。
【００２２】
これは、薄膜型インダクタ１００のサイズが小型化する場合はインダクタンス（Ｌｓ）及び品質係数（Ｑ）等のインダクタ性能が低下する可能性があることから、サイズが小型化しても優れたインダクタ性能を確保するために小型化過程で磁性体本体の長さ（Ｌ）と幅（Ｗ）は減らしても厚さ（Ｔ）は維持したためである。
【００２３】
特に、電源供給回路の電源ラインに用いられるパワーインダクタは、サイズが小型化して性能が低下する場合は電力変換効率が急速に悪くなる可能性がある。よって、優れたインダクタ性能を確保するために磁性体本体の長さ（Ｌ）と幅（Ｗ）は減らし且つ厚さ（Ｔ）は最大限維持することにより厚さ（Ｔ）が幅（Ｗ）より大きい磁性体本体の形状を示すようになった。
【００２４】
この際、薄膜型パワーインダクタは、電源供給回路に位置するＰＭＩＣ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＡＰ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ）等の半導体チップ（ＩＣ）の厚さと類似した厚さで最大限の厚さ（Ｔ）を確保することができる。
【００２５】
本発明の一実施形態による薄膜型インダクタ１００のサイズは、外部電極８１、８２を含まず、磁性体本体５０の長さが１．６±０．２ｍｍ、幅が０．８±０．１ｍｍ（１６０８サイズ）であるか又は１６０８以下のサイズである。
【００２６】
例えば、１６０８サイズの場合は、磁性体本体５０の長さが１．６±０．２ｍｍ、幅が０．８±０．２ｍｍのとき、厚さが１．０±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きい。
【００２７】
本発明の一実施形態による薄膜型インダクタ１００は、１６０８以下のサイズを有し、幅（Ｗ）より厚さ（Ｔ）が大きい形態であるため、上記磁性体本体５０のＬＴ方向断面の断面積がＬＷ方向断面の断面積より大きい。
【００２８】
上記磁性体本体５０は、薄膜型インダクタ１００の外観をなし、磁気特性を示す材料であれば特に制限されず、例えば、フェライト又は金属系軟磁性材料が充填されて形成されることができる。
【００２９】
上記フェライトとして、Ｍｎ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ系フェライト、Ｎｉ‐Ｚｎ‐Ｃｕ系フェライト、Ｍｎ‐Ｍｇ系フェライト、Ｂａ系フェライト又はＬｉ系フェライト等の公知のフェライトを含むことができる。
【００３０】
上記金属系軟磁性材料として、Ｆｅ、Ｓｉ、Ｃｒ、Ａｌ及びＮｉからなる群から選択されたいずれか一つ以上を含む合金、例えば、Ｆｅ‐Ｓｉ‐Ｂ‐Ｃｒ系非晶質金属粒子を含むことができるが、これに制限されない。
【００３１】
上記金属系軟磁性材料は、粒径が０．１μｍ〜３０μｍであり、エポキシ（ｅｐｏｘｙ）樹脂又はポリイミド（ｐｏｌｙｉｍｉｄｅ）等の高分子上に分散された形で含まれることができる。
【００３２】
上記磁性体本体５０の内部に配置された内部コイルパターン部４２、４４は、絶縁基板２３の少なくとも一面に形成されることができる。
【００３３】
上記絶縁基板２３は、例えば、ポリプロピレングリコール（ＰＰＧ）基板、フェライト基板又は金属系軟磁性基板等で形成される。
【００３４】
上記絶縁基板２３の中央部は貫通されてホールを形成し、上記ホールはフェライト又は金属系軟磁性材料等の磁性体で充填されてコア部７１を形成する。このように磁性体で充填されるコア部７１を形成することによりインダクタンス（Ｌｓ）を向上させることができる。また、上記コア部７１の面積を増加させることによりインダクタンス（Ｌｓ）を向上させることができる。
【００３５】
上記絶縁基板２３の一面にコイル状のパターンを有する内部コイルパターン部４４が形成され、上記絶縁基板２３の反対面にもコイル状のパターンを有する内部コイルパターン部４２が形成されることができる。
【００３６】
上記内部コイルパターン部４２、４４は、絶縁基板２３上にメッキで形成され、平面コイルパターン状であればよい。
【００３７】
本発明の一実施形態によれば、上記内部コイルパターン部４２、４４は、上記磁性体本体５０の第１の主面ＳＢ及び第２の主面ＳＴに対して垂直に配置される。
【００３８】
上記内部コイルパターン部４２、４４が磁性体本体５０の第１の主面ＳＢ及び第２の主面ＳＴに対して垂直に配置されるとは、図１のように内部コイルパターン部４２、４４が絶縁基板２３と接する面が磁性体本体５０の第１の主面ＳＢ又は第２の主面ＳＴに対して９０°に又は９０°に近く形成されたことをいう。例えば、上記内部コイルパターン部４２、４４は、磁性体本体５０の第１の主面ＳＢ又は第２の主面ＳＴに８０〜１００°に直立して形成されることができる。
【００３９】
一方、上記内部コイルパターン部４２、４４は、上記磁性体本体５０の第１の側面Ｓｗ１及び第２の側面Ｓｗ２に対して平行に配置される。即ち、内部コイルパターン部４２、４４が絶縁基板２３と接する面は、磁性体本体５０の第１の側面Ｓｗ１及び第２の側面Ｓｗ２と平行することができる。
【００４０】
前述したように、薄膜型インダクタ１００が１６０８以下のサイズに小型化することにより厚さ（Ｔ）が幅（Ｗ）より大きい磁性体本体５０を形成するようになり、上記磁性体本体５０のＬＴ方向断面の断面積がＬＷ方向断面の断面積より大きくなる。
【００４１】
したがって、内部コイルパターン部４２、４４が磁性体本体５０の第１の主面ＳＢ及び第２の主面ＳＴに対して垂直に配置されることにより内部コイルパターン部４２、４４が形成される面積が増加する。
【００４２】
例えば、本発明の一実施形態によれば、磁性体本体５０の長さが１．６±０．２ｍｍ、幅が０．８±０．２ｍｍ（１６０８サイズ）のとき、厚さが１．０±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きく形成されるため、内部コイルパターン部４２、４４が磁性体本体５０の第１の主面ＳＢ及び第２の主面ＳＴに対して水平に配置されるよりも垂直に配置された方がより広い面積を確保することができる。
【００４３】
一方、薄膜型インダクタ１００のサイズが小型化することにより磁性体本体の内部に内部コイルパターン部が形成される空間が減少するため、高インダクタンス（Ｌｓ）を確保するのが困難となり、内部コイルパターン部の幅が小さくなって直流及び交流抵抗が増加し、品質係数（Ｑ）が低下するという問題があった。
【００４４】
よって、本発明の一実施形態によれば、内部コイルパターン部４２、４４を磁性体本体５０の第１の主面ＳＢ及び第２の主面ＳＴに対して垂直に配置することにより内部コイルパターン部４２、４４が形成される面積を増加させ、インダクタンス（Ｌｓ）及び品質係数（Ｑ）を向上させた。
【００４５】
しかしながら、１６０８サイズを超える２０１２サイズ（長さ２．０ｍｍ×幅１．２ｍｍ）、２５２０サイズ（長さ２．５ｍｍ×幅２．０ｍｍ）等の場合、半導体チップ（ＩＣ）の厚さと類似した厚さで約１ｍｍの厚さ（Ｔ）を有するように製造されるため、厚さ（Ｔ）が幅（Ｗ）より小さい。
【００４６】
したがって、１６０８サイズを超える薄膜型インダクタは、磁性体本体のＬＴ方向断面の断面積がＬＷ方向断面の断面積より小さくなるため、内部コイルパターン部が垂直に配置されることが好ましくない。
【００４７】
上述した１６０８サイズ以外に、本発明の一実施形態による１６０８以下のサイズを有する薄膜型インダクタ１００は、例えば、磁性体本体５０の長さが１．０±０．２ｍｍ、幅が０．５±０．２ｍｍ（１００５サイズ）で、厚さが０．８±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きい形状であってもよい。
【００４８】
また、磁性体本体５０の長さが０．６±０．１ｍｍ、幅が０．３±０．１ｍｍ（０６０３サイズ）で、厚さが０．５±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きい形状であってもよい。
【００４９】
また、磁性体本体５０の長さが０．４±０．１ｍｍ、幅が０．２±０．１ｍｍ（０４０２サイズ）で、厚さが０．３±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きい形状であってもよい。
【００５０】
但し、これに制限されず、１６０８以下のサイズを満たし且つ厚さが幅より大きい形状の磁性体本体を有する薄膜型インダクタであればいずれのものでも本発明の範囲に該当する。
【００５１】
上記絶縁基板２３の一面と反対面に形成される内部コイルパターン部４２、４４は、上記絶縁基板２３に形成されるビア電極４６を介して電気的に接続される。
【００５２】
上記内部コイルパターン部４２、４４及びビア電極４６は、電気伝導性に優れた金属を含んで形成され、例えば、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、金（Ａｕ）、銅（Ｃｕ）、白金（Ｐｔ）又はこれらの合金等で形成されることができる。
【００５３】
本発明の一実施形態によれば、絶縁基板２３の一面に形成される内部コイルパターン部４４の端部が伸びて第１の引出部６２を形成し、上記第１の引出部６２が磁性体本体５０の第１の端面ＳＬ１に露出する。また、絶縁基板２３の反対面に形成される内部コイルパターン部４２の端部が伸びて第２の引出部６４を形成し、上記第２の引出部６４が磁性体本体５０の第２の端面ＳＬ２に露出する。
【００５４】
上記磁性体本体５０の第１の端面ＳＬ１及び第２の端面ＳＬ２に露出する第１の引出部６２及び第２の引出部６４と接続するように、第１の端面ＳＬ１及び第２の端面ＳＬ２にそれぞれ第１の外部電極８１及び第２の外部電極８２が配置される。上記第１及び第２の外部電極８１、８２は、上記磁性体本体５０の第１の主面ＳＢ、第２の主面ＳＴ、第１の側面ＳＷ１、第２の側面ＳＷ２に伸びて形成されることができる。
【００５５】
図４は本発明の他の実施形態によるチップ電子部品の内部コイルパターン部を示す概略斜視図であり、図５は図４のＢ‐Ｂ'線に沿う断面図である。
【００５６】
以下、上述した実施形態と異なる構成要素を中心に説明し、同じ構成要素に関する詳細な説明は省略する。
【００５７】
図４及び図５を参照すると、本発明の他の実施形態による薄膜型インダクタ２００は、内部コイルパターン部４２、４４の両端部が伸びて形成され、上記磁性体本体５０の第１の主面ＳＢにそれぞれ引き出される第１の引出部６２及び第２の引出部６４を含む。
【００５８】
上記第１の引出部６２及び第２の引出部６４は、上記絶縁基板２３の一面に形成された上記内部コイルパターン部４４の一端部と、上記絶縁基板２３の反対面に形成された内部コイルパターン部４２の一端部からそれぞれ伸びる。したがって、上記第１及び第２の引出部６２、６４のそれぞれは上記絶縁基板２３の一面と反対面に形成される。
【００５９】
上記磁性体本体５０の第１の主面ＳＢに引き出された第１の引出部６２及び第２の引出部６４とそれぞれ接続するように、磁性体本体５０の第１の主面ＳＢに第１の外部電極８３及び第２の外部電極８４が配置される。
【００６０】
第１及び第２の外部電極８３、８４が磁性体本体５０の第１の主面ＳＢに形成されることにより、磁束の流れを妨害する外部電極の影響を減らし、インダクタンス（Ｌｓ）及び品質係数（Ｑ）等のインダクタ性能をより向上させることができる。
【００６１】
図６は本発明の他の実施形態によるチップ電子部品の内部コイルパターン部を示す概略斜視図であり、図７は図６のＣ‐Ｃ'線に沿う断面図である。
【００６２】
以下、上述した実施形態と異なる構成要素を中心に説明し、同じ構成要素に関する詳細な説明は省略する。
【００６３】
図６及び図７を参照すると、本発明の他の実施形態による薄膜型インダクタ３００は、内部コイルパターン部４２、４４の両端部が伸びて形成され、磁性体本体５０の第１の主面ＳＢに引き出されると共に磁性体本体５０の第１の端面ＳＬ１及び第２の端面ＳＬ２にそれぞれ引き出される第１の引出部６２及び第２の引出部６４を含む。
【００６４】
上記磁性体本体５０の第１の主面ＳＢと第１の端面ＳＬ１及び第２の端面ＳＬ２にそれぞれ引き出された第１及び第２の引出部６２、６４と接続するように、上記磁性体本体５０の第１の主面ＳＢと第１の主面ＳＢに隣接した第１の端面ＳＬ１及び第２の端面ＳＬ２にそれぞれ第１の外部電極８５及び第２の外部電極８６が配置される。
【００６５】
このように磁性体本体５０の第１の主面ＳＢと第１の端面ＳＬ１及び第２の端面ＳＬ２に第１及び第２の引出部６２、６４が引き出され、第１及び第２の外部電極８５、８６が形成されることにより、磁束の流れを妨害する外部電極の影響を減らし、且つ磁性体本体５０の第１の端面ＳＬ１及び第２の端面ＳＬ２まで上記内部コイルパターン部４２、４４を拡張することができる。したがって、内部コイルパターン部４２、４４が形成される面積が広くなり、より高いインダクタンス（Ｌｓ）を具現することができる。
【００６６】
［チップ電子部品の実装基板］
図８は、本発明の一実施形態によるチップ電子部品の実装基板を示す斜視図である。
【００６７】
図８を参照すると、チップ電子部品の実装基板の一例として携帯電話の電源供給回路の一部が示されている。
【００６８】
本発明の一実施形態によるチップ電子部品の実装基板１０００は、印刷回路基板１１００と、上記印刷回路基板１１００上に実装された薄膜型インダクタ１００と、を含む。
【００６９】
電源供給回路の一部を示す上記チップ電子部品の実装基板１０００は、印刷回路基板１１００上に実装された半導体チップ（ＩＣ）５００をさらに含む。
【００７０】
電源供給回路に位置する上記半導体チップ（ＩＣ）５００は、例えば、ＰＭＩＣ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）又はＡＰ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ）等であればよい。
【００７１】
電源供給回路に用いられるパワーインダクタである上記薄膜型インダクタ１００は、上記半導体チップ（ＩＣ）５００の周辺に実装され、電力変換時に電流を制御して電圧を安定化させる役割をする。
【００７２】
この際、パワーインダクタは電源供給回路において最も大きな実装空間を占めるため、回路の小型化のためにはパワーインダクタのサイズを減らすことが必須である。
【００７３】
よって、電源供給回路に用いられるパワーインダクタは、２５２０サイズ（長さ２．５ｍｍ×幅２．０ｍｍ）、２０１２サイズ（長さ２．０ｍｍ×幅１．２ｍｍ）等から１６０８サイズ（長さ１．６ｍｍ×幅０．８ｍｍ）以下にサイズが次第に小型化している。
【００７４】
しかしながら、電源供給回路に用いられるパワーインダクタのサイズが小型化することによりインダクタンス（Ｌｓ）及び品質係数（Ｑ）等のインダクタ性能が低下する場合は、電力変換効率が急速に悪くなる可能性がある。
【００７５】
よって、優れたインダクタ性能を確保し、電力変換効率の低下を防止するために、上記パワーインダクタの磁性体本体の長さ（Ｌ）と幅（Ｗ）を減らし且つ厚さ（Ｔ）を最大限維持する方向で小型化が進行されている。
【００７６】
一方、携帯電話の電源供給回路に用いられるＰＭＩＣ（Ｐｏｗｅｒ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）又はＡＰ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ）等の上記半導体チップ（ＩＣ）５００の厚さｔＩＣを減らすのには限界がある。よって、上記半導体チップ（ＩＣ）５００の周辺に実装されるパワーインダクタは、上記半導体チップ（ＩＣ）５００の厚さｔＩＣと類似した厚さで最大限の厚さｔｃを確保している。
【００７７】
即ち、本発明の一実施形態によるパワーインダクタである上記薄膜型インダクタ１００は、上記半導体チップ（ＩＣ）５００と比べて厚さが同じか小さい。
【００７８】
例えば、携帯電話の電源供給回路に用いられる上記半導体チップ（ＩＣ）５００の厚さｔＩＣを約１ｍｍ以下にするのが困難であるため、上記半導体チップ（ＩＣ）５００の周辺に実装される薄膜型インダクタ１００の厚さｔｃも約１ｍｍ程度である。
【００７９】
よって、１６０８サイズを超える２０１２サイズ（長さ２．０ｍｍ×幅１．２ｍｍ）、２５２０サイズ（長さ２．５ｍｍ×幅２．０ｍｍ）等の場合、半導体チップ（ＩＣ）５００の厚さｔＩＣと類似した厚さで約１ｍｍの厚さ（Ｔ）を有するように製造されるため、厚さ（Ｔ）が幅（Ｗ）より小さい。
【００８０】
一方、本発明の一実施形態による薄膜型インダクタ１００は、１６０８以下のサイズを有し、１６０８以下のサイズを有するように磁性体本体５０の長さ（Ｌ）と幅（Ｗ）を減らし且つ厚さ（Ｔ）を最大約１ｍｍ程度に維持することにより厚さ（Ｔ）が幅（Ｗ）より大きい磁性体本体５０の形状を示す。
【００８１】
例えば、１６０８サイズの場合、磁性体本体５０の長さが１．６±０．２ｍｍ、幅が０．８±０．２ｍｍのとき、厚さが１．０±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きい。
【００８２】
本発明の一実施形態による薄膜型インダクタ１００は、１６０８以下のサイズを有し、幅（Ｗ）より厚さ（Ｔ）が大きい形態であるため、上記磁性体本体５０のＬＴ方向断面の断面積がＬＷ方向断面の断面積より大きい。
【００８３】
図９は、本発明の一実施形態による実装基板に実装されたチップ電子部品を示す図８の「Ｅ」部分の拡大図である。
【００８４】
図９を参照すると、本発明の一実施形態による薄膜型インダクタ１００の実装基板１０００は、薄膜型インダクタ１００が実装される印刷回路基板１１００と、印刷回路基板１１００の上部に配置された第１及び第２の電極パッド１１１０、１１２０と、を含む。
【００８５】
この際、薄膜型インダクタ１００は、第１及び第２の外部電極８１、８２がそれぞれ第１及び第２の電極パッド１１１０、１１２０上に接触するように位置した状態でハンダ１２００によって印刷回路基板１１００と電気的に連結される。
【００８６】
上記薄膜型インダクタ１００は、磁性体本体５０の第１の主面ＳＢが印刷回路基板１１００上に形成されるように実装される。即ち、上記磁性体本体５０の第１の主面ＳＢが印刷回路基板１１００の実装面ＳＭと対向するように実装され、上記実装面ＳＭに対して垂直な軸の方向が上記薄膜型インダクタ１００の厚さ（Ｔ）方向となる。
【００８７】
この際、上記内部コイルパターン部４２、４４は、上記薄膜型インダクタ１００が実装された印刷回路基板１１００の実装面ＳＭに対して垂直に配置される。
【００８８】
上記内部コイルパターン部４２、４４が実装面ＳＭに対して垂直に配置されるとは、図９のように内部コイルパターン部４２、４４が絶縁基板２３と接する面が上記実装面ＳＭに対して９０°に又は９０°に近く形成されたことをいう。例えば、上記内部コイルパターン部４２、４４は、上記実装面ＳＭに８０〜１００°に直立して形成されることができる。
【００８９】
一方、上記内部コイルパターン部４２、４４は上記磁性体本体５０の第１の側面Ｓｗ１及び第２の側面Ｓｗ２に対して平行に配置され、上記第１の側面Ｓｗ１及び第２の側面Ｓｗ２は印刷回路基板１１００の実装面ＳＭに対して垂直に実装されることができる。
【００９０】
前述したように、本発明の一実施形態による上記薄膜型インダクタ１００が１６０８以下のサイズに小型化することにより厚さ（Ｔ）が幅（Ｗ）より大きい磁性体本体５０を形成するようになる。
【００９１】
したがって、内部コイルパターン部４２、４４が印刷回路基板１１００の実装面ＳＭに対して水平に形成されるよりも垂直に形成された方が、内部コイルパターン部４２、４４が形成される面積が増加する。内部コイルパターン部４２、４４が形成される面積が増加することによりインダクタンス（Ｌｓ）及び品質係数（Ｑ）が向上することができる。
【００９２】
しかしながら、１６０８サイズを超える２０１２サイズ（長さ２．０ｍｍ×幅１．２ｍｍ）、２５２０サイズ（長さ２．５ｍｍ×幅２．０ｍｍ）等の場合、半導体チップ（ＩＣ）５００の厚さｔＩＣと類似した厚さで約１ｍｍの厚さｔｃを有するように製造されるため、厚さ（Ｔ）が幅（Ｗ）より小さい。
【００９３】
したがって、１６０８サイズを超える薄膜型インダクタは磁性体本体のＬＴ方向断面の断面積がＬＷ方向断面の断面積より小さくなるため、内部コイルパターン部が垂直に配置されることが好ましくない。
【００９４】
本発明の一実施形態による１６０８以下のサイズを有する薄膜型インダクタ１００は、例えば、磁性体本体５０の長さが１．６±０．２ｍｍ、幅が０．８±０．２ｍｍ（１６０８サイズ）で、厚さが１．０±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きい形状であってもよい。
【００９５】
また、磁性体本体５０の長さが１．０±０．２ｍｍ、幅が０．５±０．２ｍｍ（１００５サイズ）で、厚さが０．８±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きい形状であってもよい。
【００９６】
また、磁性体本体５０の長さが０．６±０．１ｍｍ、幅が０．３±０．１ｍｍ（０６０３サイズ）で、厚さが０．５±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きい形状であってもよい。
【００９７】
また、磁性体本体５０の長さが０．４±０．１ｍｍ、幅が０．２±０．１ｍｍ（０４０２サイズ）で、厚さが０．３±０．２ｍｍを満たす範囲内で厚さ（Ｔ）が幅（Ｗ）より大きい形状であってもよい。
【００９８】
但し、これに制限されず、１６０８以下のサイズを満たし且つ厚さが幅より大きい形状の磁性体本体を有する薄膜型インダクタであればいずれのものでも本発明の範囲に該当する。
【００９９】
また、内部コイルパターン部４２、４４が実装面ＳＭに対して垂直に配置されることにより、磁束の流れを妨害する印刷回路基板１１００の影響を最小化することができる。
【０１００】
即ち、内部コイルパターン部４２、４４が実装面ＳＭに対して水平に形成されるときは全ての磁束の流れが印刷回路基板１１００によって妨害を受けるが、本発明の一実施形態により実装面ＳＭに対して垂直に形成されるときはコア部７１の上部に該当する内部コイルパターン部から発生する磁束の流れが印刷回路基板１１００によって妨害を受けない。これにより、インダクタンス（Ｌｓ）及び品質係数（Ｑ）等のインダクタ性能を向上させることができる。
【０１０１】
図１０及び図１１は、本発明の他の実施形態による実装基板に実装されたチップ電子部品を示す斜視図である。
【０１０２】
以下、上述した実施形態と異なる構成要素を中心に説明し、同じ構成要素に関する詳細な説明は省略する。
【０１０３】
図１０を参照すると、内部コイルパターン部４２、４４の両端部が伸びて形成される第１及び第２の引出部６２、６４が磁性体本体５０の第１の主面ＳＢに引き出され、上記第１及び第２の引出部６２、６４と接続するように磁性体本体５０の第１の主面ＳＢに第１及び第２の外部電極８３、８４が配置される。
【０１０４】
図１１を参照すると、内部コイルパターン部４２、４４の両端部が伸びて形成される第１及び第２の引出部６２、６４が磁性体本体５０の第１の主面ＳＢに引き出されると共に磁性体本体５０の第１及び第２の端面ＳＬ１、ＳＬ２にそれぞれ引き出され、上記第１及び第２の引出部６２、６４と接続するように磁性体本体５０の第１の主面ＳＢと第１の主面ＳＢに隣接した第１及び第２の端面ＳＬ１、ＳＬ２に第１及び第２の外部電極８５、８６が配置される。
【０１０５】
上記第１の外部電極８３、８５は第１の電極パッド１１１０上に接触するように位置し、上記第２の外部電極８４、８６は第２の電極パッド１１２０上に接触するように位置した状態でハンダ１２００によって印刷回路基板１１００と電気的に連結される。
【０１０６】
図９及び図１０のように、外部電極が磁性体本体５０の第１の主面ＳＢのみに形成されるか又は第１の主面ＳＢと第１及び第２の端面ＳＬ１、ＳＬ２に伸びるＬ字型に形成された場合は、磁束の流れを妨害する外部電極の影響を減らしてインダクタ性能をより向上させることができる。また、外部電極と内部コイルパターン部間の寄生容量成分を減らすことができる。
【０１０７】
下記表１は、本発明の一実施形態による図９及び図１０の内部コイルパターン部が垂直に形成された構造と従来の内部コイルパターン部が水平に形成される構造に対するインダクタンス（Ｌｓ）及び直流抵抗（Ｒｄｃ）を比較した結果である。
【０１０８】
長さ（Ｌ）：１．６ｍｍ、幅（Ｗ）：０．８ｍｍ、厚さ（Ｔ）：１．０ｍｍ
【０１０９】
【表１】
2015079958.tif 000003
【０１１０】
上記表１から分かるように、従来の内部コイルパターン部が水平に形成された構造と比べ、図９の一実施形態のように内部コイルパターン部が垂直に形成された構造はインダクタンス（Ｌｓ）が顕著に増加し、図１０の一実施形態のように内部コイルパターン部４２、４４が垂直に形成され且つ外部電極８３、８４が第１の主面ＳＢに形成された構造はインダクタンス（Ｌｓ）がより増加して従来より約７０％増加した。
【０１１１】
図１２は、従来の水平構造の内部コイルパターン部が形成されたチップ電子部品（ａ）及び本発明の一実施形態による垂直構造の内部コイルパターン部が形成されたチップ電子部品（ｂ）のコイル印加電流による磁束分布を示す図である。
【０１１２】
本発明の一実施形態によるチップ電子部品（ｂ）は、従来の水平構造のチップ電子部品（ａ）とは異なり、コア部７１の上部に該当する内部コイルパターン部から発生する磁束の流れが印刷回路基板によって妨害を受けない。
【０１１３】
下記表２は、薄膜型インダクタのサイズと内部コイルパターン部の垂直又は水平構造（実装面基準）によるインダクタンス（Ｌｓ）及び直流抵抗（Ｒｄｃ）を比較した結果である。
【０１１４】
【表２】
2015079958.tif 000004
【０１１５】
上記表２から分かるように、１６０８以下のサイズである１６０８サイズ、１００５サイズ、０６０３サイズ、０４０２サイズの場合は、本発明の一実施形態により内部コイルパターン部が垂直構造の方がインダクタンス（Ｌｓ）が顕著に増加した。
【０１１６】
但し、１６０８サイズを超える２０１２サイズ、２５２０サイズの場合は、内部コイルパターンが垂直構造の方よりも水平構造の方がより優れたインダクタンス（Ｌｓ）及び直流抵抗（Ｒｄｃ）を示した。
【０１１７】
［チップ電子部品の包装体］
図１３は、本発明の一実施形態によるチップ電子部品が包装体に実装される態様を示す概略斜視図である。
【０１１８】
図１３を参照すると、本発明の一実施形態によるチップ電子部品の包装体２０００は、チップ電子部品である薄膜型インダクタ１００が収納される収納部２２５０が形成された包装シート２２００を含む。
【０１１９】
上記包装シート２２００の収納部２２５０は、薄膜型インダクタ１００に対応する形状を有することができる。
【０１２０】
この際、上記薄膜型インダクタ１００は、上記収納部２２５０の底面２２５１に対して内部コイルパターン部４２、４４が垂直に形成されるように配置される。
【０１２１】
上記薄膜型インダクタ１００は、電子部品整列装置を用いて内部コイルパターン部４２、４４が垂直に整列された状態を維持し、移送装置を用いて包装シート２２００に移動する。したがって、包装シート２２００の収納部２２５０の底面２２５１を基準に内部コイルパターン部４２、４４が垂直に配置されることができる。このような方法で、包装シート２２００内の多数の薄膜型インダクタ１００が上記包装シート２２００内で同じ方向性を有するように配置されることができる。
【０１２２】
上記収納部２２５０内に収納される上記薄膜型インダクタ１００のそれぞれは、上記磁性体本体５０の第１の主面ＳＢ又は第２の主面ＳＴが上記収納部２２５０の底面２２５１に向かうように配置されることができる。
【０１２３】
上記チップ電子部品の包装体２０００は、上記収納部２２５０の底面２２５１に対して内部コイルパターン部４２、４４が垂直に配置された薄膜型インダクタ１００が収納された上記包装シート２２００を覆う包装膜２４００をさらに含むことができる。
【０１２４】
図１４は、図１３の包装体をリール状に巻き取って示す概略断面図である。
【０１２５】
図１４を参照すると、リール状に巻かれた形のチップ電子部品の包装体２０００は、連続的に巻かれて形成されることができる。
【０１２６】
なお、上記チップ電子部品の包装体に関する内容のうち上述したチップ電子部品と同じ事項については、説明の重複を避けるためにその詳細な説明を省略する。
【０１２７】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１２８】
１００、２００、３００  薄膜型インダクタ
２３  絶縁基板
４２、４４  内部コイルパターン部
６２、６４  第１及び第２の引出部
５０  磁性体本体
７１  コア部
８１、８２、８３、８４、８５、８６  第１及び第２の外部電極
１０００  実装基板
５００  半導体チップ（ＩＣ）
１１００  印刷回路基板
１１１０、１１２０  第１及び第２の電極パッド
１２００  ハンダ
２０００  包装体
２２００  包装シート
２４００  包装膜
２２５０  収納部
【図１】
2015079958.tif 000005
【図２】
2015079958.tif 000006
【図３】
2015079958.tif 000007
【図４】
2015079958.tif 000008
【図５】
2015079958.tif 000009
【図６】
2015079958.tif 000010
【図７】
2015079958.tif 000011
【図８】
2015079958.tif 000012
【図９】
2015079958.tif 000013
【図１０】
2015079958.tif 000014
【図１１】
2015079958.tif 000015
【図１３】
2015079958.tif 000016
【図１４】
2015079958.tif 000017
【図１２】
2015079958.tif 000018