(57)【要約】      （修正有）【課題】耐湿信頼性に優れた積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１では、セラミック素体１０の幅方向における寸法が、セラミック素体１０の厚み方向における寸法より大きく、かつ、ＳＧを幅方向Ｗにおいて内部電極１１，１２の端部とセラミック素体１０の側面との間の距離、ＯＴを主面１０ａ、１０ｂに最も近接した内部電極１１，１２と当該主面１０ａ、１０ｂとの間の距離、ＥＴ１を第３及び第４の端子電極１７，１８の主面１０ａ、１０ｂ上に位置する部分の厚み、ＥＴ２を第３及び第４の端子電極１７，１８の側面上に位置する部分の厚みととしたとき、下記の式（１）及び式（２）が満たされる。ＳＧ＞ＯＴ………（１）、ＥＴ１＞ＥＴ２………（２）【選択図】図５
2015043448.tif 000002
【特許請求の範囲】
【請求項１】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有し、幅方向における寸法が厚み方向における寸法よりも大きいセラミック素体と、
前記セラミック素体内に設けられており、前記第１及び第２の側面に引き出された第１の内部電極と、
前記セラミック素体内に設けられており、前記第１及び第２の端面に引き出された第２の内部電極と、
前記第１の側面から前記第１及び第２の主面のそれぞれに至る第１の端子電極と、
前記第２の側面から前記第１及び第２の主面のそれぞれに至る第２の端子電極と、
前記第１の端面から前記第１及び第２の主面並びに第１及び第２の側面のそれぞれに至る第３の端子電極と、
前記第２の端面から前記第１及び第２の主面並びに第１及び第２の側面のそれぞれに至る第４の端子電極と、
を備え、
幅方向において前記内部電極の端部と前記セラミック素体の側面との間の距離をＳＧとし、
前記主面に最も近接した内部電極と当該主面との間の距離をＯＴとし、
前記第３及び第４の端子電極の前記主面上に位置する部分の厚みをＥＴ１とし、
前記第３及び第４の端子電極の前記側面上に位置する部分の厚みをＥＴ２としたときに、下記の式（１）及び式（２）を満たす、積層セラミックコンデンサ。
ＳＧ＞ＯＴ  ………  （１）
ＥＴ１＞ＥＴ２  ………  （２）
【請求項２】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有し、幅方向における寸法が厚み方向における寸法よりも小さいセラミック素体と、
前記セラミック素体内に設けられており、前記第１及び第２の側面に引き出された第１の内部電極と、
前記セラミック素体内に設けられており、前記第１及び第２の端面に引き出された第２の内部電極と、
前記第１の側面から前記第１及び第２の主面のそれぞれに至る第１の端子電極と、
前記第２の側面から前記第１及び第２の主面のそれぞれに至る第２の端子電極と、
前記第１の端面から前記第１及び第２の主面並びに第１及び第２の側面のそれぞれに至る第３の端子電極と、
前記第２の端面から前記第１及び第２の主面並びに第１及び第２の側面のそれぞれに至る第４の端子電極と、
を備え、
幅方向において前記内部電極の端部と前記セラミック素体の側面との間の距離をＳＧとし、
前記主面に最も近接した内部電極と当該主面との間の距離をＯＴとし、
前記第３及び第４の端子電極の前記主面上に位置する部分の厚みをＥＴ１とし、
前記第３及び第４の端子電極の前記側面上に位置する部分の厚みをＥＴ２としたときに、下記の式（３）及び式（４）を満たす、積層セラミックコンデンサ。
ＳＧ＜ＯＴ  ………  （３）
ＥＴ１＜ＥＴ２  ………  （４）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関する。
【背景技術】
【０００２】
従来、セラミック素体の第１及び第２の端面のそれぞれの上に信号端子電極が設けられている一方、第１及び第２の側面のそれぞれの上に接地用端子電極が設けられている積層セラミックコンデンサが知られている（例えば、特許文献１等）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２０１４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
積層セラミックコンデンサには、耐湿信頼性が要求される。
【０００５】
本発明の主な目的は、耐湿信頼性に優れた積層セラミックコンデンサを提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係る第１の積層セラミックコンデンサは、セラミック素体と、第１の内部電極と、第２の内部電極と、第１の端子電極と、第２の端子電極と、第３の端子電極と、第４の端子電極とを備える。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。セラミック素体の幅方向における寸法が、セラミック素体の厚み方向における寸法よりも大きい。第１の内部電極は、セラミック素体内に設けられている。第１の内部電極は、第１及び第２の端面に引き出されている。第２の内部電極は、セラミック素体内に設けられている。第２の内部電極は、第１及び第２の側面に引き出されている。第１の端子電極は、第１の側面から第１及び第２の主面のそれぞれに至る。第２の端子電極は、第２の側面から第１及び第２の主面のそれぞれに至る。第３の端子電極は、第１の端面から第１及び第２の主面並びに第１及び第２の側面のそれぞれに至る。第４の端子電極は、第２の端面から第１及び第２の主面並びに第１及び第２の側面のそれぞれに至る。幅方向において内部電極の端部とセラミック素体の側面との間の距離をＳＧとする。主面に最も近接した内部電極と当該主面との間の距離をＯＴとする。第３及び第４の端子電極の主面上に位置する部分の厚みをＥＴ１とする。第３及び第４の端子電極の側面上に位置する部分の厚みをＥＴ２とする。本発明に係る第１の積層セラミックコンデンサは、下記の式（１）及び式（２）を満たす。
【０００７】
ＳＧ＞ＯＴ  ………  （１）
ＥＴ１＞ＥＴ２  ………  （２）
本発明に係る第２の積層セラミックコンデンサは、セラミック素体と、第１の内部電極と、第２の内部電極と、第１の端子電極と、第２の端子電極と、第３の端子電極と、第４の端子電極とを備える。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。セラミック素体の幅方向における寸法が、セラミック素体の厚み方向における寸法よりも小さい。第１の内部電極は、セラミック素体内に設けられている。第１の内部電極は、第１及び第２の端面に引き出されている。第２の内部電極は、セラミック素体内に設けられている。第２の内部電極は、第１及び第２の側面に引き出されている。第１の端子電極は、第１の側面から第１及び第２の主面のそれぞれに至る。第２の端子電極は、第２の側面から第１及び第２の主面のそれぞれに至る。第３の端子電極は、第１の端面から第１及び第２の主面並びに第１及び第２の側面のそれぞれに至る。第４の端子電極は、第２の端面から第１及び第２の主面並びに第１及び第２の側面のそれぞれに至る。幅方向において内部電極の端部とセラミック素体の側面との間の距離をＳＧとする。主面に最も近接した内部電極と当該主面との間の距離をＯＴとする。第３及び第４の端子電極の主面上に位置する部分の厚みをＥＴ１とする。第３及び第４の端子電極の側面上に位置する部分の厚みをＥＴ２とする。本発明に係る第２の積層セラミックコンデンサは、下記の式（３）及び式（４）を満たす。
【０００８】
ＳＧ＜ＯＴ  ………  （３）
ＥＴ１＜ＥＴ２  ………  （４）
【発明の効果】
【０００９】
本発明によれば、耐湿信頼性に優れた積層セラミックコンデンサを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る積層セラミックコンデンサの模式的斜視図である。
【図２】本発明の一実施形態に係る積層セラミックコンデンサの模式的平面図である。
【図３】本発明の一実施形態に係る積層セラミックコンデンサの模式的側面図である。
【図４】図１の線ＩＶ−ＩＶにおける模式的断面図である。
【図５】図１の線Ｖ−Ｖにおける模式的断面図である。
【図６】図５の線ＶＩ−ＶＩにおける模式的断面図である。
【図７】図５の線ＶＩＩ−ＶＩＩにおける模式的断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１２】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１３】
本実施形態に係るセラミック電子部品は、セラミックコンデンサであってもよいし、圧電部品、サーミスタまたはインダクタ等であってもよい。以下では、一例として、本実施形態に係るセラミック電子部品がセラミックコンデンサである場合について説明する。
【００１４】
図１は、本実施形態に係る積層セラミックコンデンサの模式的斜視図である。図２は、本実施形態に係る積層セラミックコンデンサの模式的平面図である。図３は、本実施形態に係る積層セラミックコンデンサの模式的側面図である。図４は、図１の線ＩＶ−ＩＶにおける模式的断面図である。図５は、図１の線Ｖ−Ｖにおける模式的断面図である。図６は、図５の線ＶＩ−ＶＩにおける模式的断面図である。図７は、図５の線ＶＩＩ−ＶＩＩにおける模式的断面図である。
【００１５】
図１〜図３に示されるように、積層セラミックコンデンサ１は、セラミック素体１０を備えている。セラミック素体１０は、略直方体状である。セラミック素体１０の角部や稜線部は、面取り状に設けられていてもよいし、丸められた形状を有していてもよい。また、主面、側面には、凹凸が設けられていてもよい。
【００１６】
セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。
【００１７】
第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ、幅方向Ｗとに沿って延びている。長さ方向Ｌは、幅方向Ｗに対して垂直である。第１の主面１０ａと第２の主面１０ｂとは、厚み方向Ｔにおいて対向している。厚み方向Ｔは、長さ方向Ｌと幅方向Ｗとのそれぞれに対して垂直である。第１及び第２の主面１０ａ、１０ｂのそれぞれの幅方向Ｗにおける寸法は、第１及び第２の主面１０ａ、１０ｂのそれぞれの長さ方向Ｌにおける寸法よりも短い。第１及び第２の主面１０ａ、１０ｂのそれぞれの幅方向Ｗにおける寸法は、第１及び第２の主面１０ａ、１０ｂのそれぞれの長さ方向Ｌにおける寸法の０．６０倍〜０．７０倍であることが好ましく、０．６３倍〜０．６７倍であることがより好ましい。
【００１８】
第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌと、厚み方向Ｔとに沿って延びている。第１の側面１０ｃと第２の側面１０ｄとは、幅方向Ｗにおいて対向している。
【００１９】
第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗと、厚み方向Ｔとに沿って延びている。第１の端面１０ｅと第２の端面１０ｆとは、幅方向Ｗに沿って対向している。
【００２０】
セラミック素体１０は、例えば、誘電体セラミックスにより構成することができる。誘電体セラミックスの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体には、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などが添加されていてもよい。
【００２１】
図４〜図７に示されるように、セラミック素体１０の内部には、第１の内部電極１１と第２の内部電極１２とが設けられている。第１及び第２の内部電極１１，１２は、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの金属により構成することができる。
【００２２】
図４及び図５に示すように、第１の内部電極１１と第２の内部電極１２とは、厚み方向Ｔにおいてセラミック部１０ｇを介して対向している。
【００２３】
図４及び図６に示すように、第１の内部電極１１は、第１の側面１０ｃと第２の側面１０ｄとのそれぞれに引き出されている。第２の内部電極１２は、第１の端面１０ｅと第２の端面１０ｆとには引き出されていない。図５及び図７に示すように、第２の内部電極１２は、第１の端面１０ｅと第２の端面１０ｆとのそれぞれに引き出されている。第２の内部電極１２は、第１及び第２の側面１０ｃ、１０ｄとは離間している。
【００２４】
図１及び図２に示すように、第１の側面１０ｃの上には、第１の信号端子電極１５が設けられている。本実施形態では、第１の信号端子電極１５が、第１の端子電極を構成している。
【００２５】
具体的には、第１の信号端子電極１５は、第１の側面１０ｃの長さ方向Ｌにおける中央部に設けられている。図４に示すように、第１の信号端子電極１５は、第１の側面１０ｃの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれに至っている。
【００２６】
図１〜図３に示すように、第２の側面１０ｄの上には、第２の信号端子電極１６が設けられている。本実施形態では、第２の信号端子電極１６が第２の端子電極を構成している。
【００２７】
具体的には、第２の信号端子電極１６は、第２の側面１０ｄの長さ方向Ｌにおける中央部に設けられている。図４に示すように、第２の信号端子電極１６は、第２の側面１０ｄの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれに至っている。
【００２８】
図５〜図７に示すように、第１の端面１０ｅの上には、第１の接地用端子電極１７が設けられている。本実施形態では、第１の接地用端子電極１７が第３の端子電極を構成している。
【００２９】
第１の接地用端子電極１７は、第１の端面１０ｅの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの上とに至っている。
【００３０】
図５〜図７に示すように、第２の端面１０ｆの上には、第２の接地用端子電極１８が設けられている。本実施形態では、第２の接地用端子電極１８が第４の端子電極を構成している。
【００３１】
第２の接地用端子電極１８は、第２の端面１０ｆの上から、第１及び第２の主面１０ａ、１０ｂのそれぞれの上と、第１及び第２の側面１０ｃ、１０ｄのそれぞれの上とに至っている。
【００３２】
なお、各端子電極１５〜１８は、それぞれ、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金等の適宜の導電剤等により構成することができる。各端子電極１５〜１８は、例えば、ガラスを含む焼成電極層と、その上に形成されためっき層との積層体により構成されていてもよい。
【００３３】
本実施形態では、端子電極１５，１６が信号端子電極を構成しており、端子電極１７，１８が接地用端子電極を構成している例について説明したが、本発明は、この構成に限定されない。例えば、端子電極１５，１６が接地用端子電極を構成しており、端子電極１７，１８が信号端子電極を構成していてもよい。
【００３４】
端子電極１５〜１８の厚みは、セラミック素体の側面又は端面を、厚みが１／２となるまで研磨することにより得られた断面を走査型電子顕微鏡を用いて３０μｍ□の範囲を観察して測定することができる。
【００３５】
積層セラミックコンデンサ１の製造方法は、特に限定されない。積層セラミックコンデンサ１は、例えば、以下の要領で製造することができる。
【００３６】
まず、セラミック粉末を含むセラミックグリーンシートを用意する。セラミックグリーンシートは、例えば、セラミック粉末等を含むセラミックペーストを印刷することにより作製することができる。
【００３７】
次に、セラミックグリーンシートの上に導電性ペーストを塗布することにより、第１及び第２の内部電極１１，１２を構成するための導電性ペースト層を形成する。導電性ペーストの塗布は、例えば、スクリーン印刷法等の各種印刷法により行うことができる。
【００３８】
次に、導電性ペースト層が印刷されていないセラミックグリーンシートと、導電性ペースト層が印刷されたセラミックグリーンシートとを適宜積層し、プレスすることによりマザー積層体を作製する。
【００３９】
次に、仮想のカットラインに沿ってマザー積層体をカッティングすることにより、マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切により行うことができる。
【００４０】
生のセラミック積層体作成後、バレル研磨などにより、生のセラミック積層体の稜線部及び稜線部の面取りまたはＲ面取り及び表層の研磨を行うようにしてもよい。
【００４１】
次に、生のセラミック積層体の焼成を行う。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。
【００４２】
その後、端子電極１５〜１８を形成する。端子電極１５、１６は、セラミック積層体の第１および第２の側面１０ｃ、１０ｄに導電性ペーストが充填されたローラーを押しつけ、セラミック積層体の第１および第２の側面１０ｃ、１０ｄの側面から第１の主面１０a、１０ｂに至るように導電性ペーストを塗布した後に焼き付けおよびめっきを行うことにより形成することができる。また、端子電極１７、１８は、セラミック積層体の第１および第２の端面１０e、１０ｆを導電性ペースト槽に浸漬し、セラミック積層体の第１および第２の端面１０e、１０ｆから第１の主面１０a、１０ｂおよび第１および第２の側面１０ｃ、１０ｄに至るように導電性ペーストを塗布した後に焼き付けおよびめっきを行うことにより形成することができる。
【００４３】
ここで、
ＳＧ：幅方向Ｗにおいて内部電極１１，１２の端部とセラミック素体１０の側面１０ｃ、１０ｄとの間の距離、
ＯＴ：主面１０ａ、１０ｂに最も近接した内部電極１１，１２と当該主面１０ａ、１０ｂとの間の距離、
ＥＴ１：第３及び第４の端子電極１７，１８の主面１０ａ、１０ｂ上に位置する部分の厚み、
ＥＴ２：第３及び第４の端子電極１７，１８の側面１０ｃ、１０ｄ上に位置する部分の厚み、
とする。
【００４４】
積層セラミックコンデンサ１では、セラミック素体１０の幅方向における寸法が、セラミック素体１０の厚み方向における寸法より大きく、かつ、下記の式（１）及び式（２）が満たされる。このため、積層セラミックコンデンサ１は、耐湿信頼性に優れている。
【００４５】
ＳＧ＞ＯＴ  ………  （１）
ＥＴ１＞ＥＴ２  ………  （２）
その理由としては、セラミック素体１０の幅方向における寸法が、セラミック素体１０の厚み方向における寸法より大きい場合は、相対的に長い、セラミック素体１０の厚み方向に沿った稜線部の上に位置する部分において端子電極１７，１８が特に薄くなりやすい。式（２）を満足させることにより、セラミック素体１０の厚み方向に沿った稜線部の上に位置する部分における端子電極１７，１８の厚みを大きくすることができる。従って、セラミック素体１０の厚み方向に沿った稜線部からのセラミック素体１０内への水分の侵入を抑制することができる。従って、優れた耐湿信頼性を実現することができる。
【００４６】
より優れた耐湿信頼性を実現する観点からは、ＥＴ１がＥＴ２の１．５倍〜２．２倍であることがより好ましい。
【００４７】
また、より優れた耐湿信頼性を実現する観点からは、ＳＧが１．３倍〜２．５倍であることが好ましい。
【００４８】
なお、セラミックグリーンシートの上に第１及び第２の内部電極１１，１２を構成するための導電性ペースト層を形成する際の形成面積を制御するとともに、セラミック積層体の第１及び第２の端面１０e、１０ｆを導電性ペースト槽に浸漬する際の、導電性ペーストの粘度、浸漬速度等を制御することにより、上記式（１）、（２）を満たす積層セラミックコンデンサを作製することができる。
【００４９】
また、セラミック素体１０の端面を研磨することにより、第３及び第４の端子電極１７，１８の主面１０ａ、１０ｂ上に位置する部分、側面１０ｃ、１０ｄ上に位置する部分および内部電極が表れた断面を露出させる。その断面の３０μｍ□の範囲を走査型電子顕微鏡を用いて観察する。そして、最上層の内部電極の上端から第１の主面１０ａまでの距離と、最下層の内部電極の下端から第２の主面１０ｂまでの距離を求めると共に、第３及び第４の端子電極１７，１８の主面１０ａ、１０ｂ上に位置する部分の厚み、側面１０ｃ、１０ｄ上に位置する部分の厚みを測定することによって、上記式（１）、（２）の関係を満たすことを確認できる。
【００５０】
同様の理由から、セラミック素体１０の幅方向における寸法が、セラミック素体１０の厚み方向における寸法より小さい場合は、下記の式（３）及び下記の式（４）が満たされるようにすることにより優れた耐湿信頼性を実現することができる。
【００５１】
ＳＧ＜ＯＴ  ………  （３）
ＥＴ１＜ＥＴ２  ………  （４）
（実験例）
表１に記載のパラメータ以外は、実質的に同様の条件で、上記実施形態に記載の製造方法により積層セラミックコンデンサのサンプルを３６個ずつ作製した。次に、各サンプルに対して耐湿信頼性試験を行った。具体的には、８５℃、８５％ＲＨの環境下で４Ｖの電圧を５００時間印加した。結果を表１に示す。なお、積層セラミックコンデンサの長さ寸法は、１．０４ｍｍ、幅寸法は、０．６７０ｍｍ、厚み寸法は、０．４５０ｍｍとした。積層セラミックコンデンサの容量は、４．３μＦとした。定格電圧は、４Ｖとした。
【００５２】
耐湿信頼性は、絶縁抵抗が１×１０６Ω以上の場合を「良品」とし、絶縁抵抗が１×１０６Ω未満の場合を「不良品」とした。
【００５３】
【表１】
2015043448.tif 000003
【符号の説明】
【００５４】
１  積層セラミックコンデンサ
１０  セラミック素体
１０ａ  第１の主面
１０ｂ  第２の主面
１０ｃ  第２の側面
１０ｄ  第２の側面
１０ｅ  第１の端面
１０ｆ  第２の端面
１０ｇ  セラミック部
１１  第１の内部電極
１２  第２の内部電極
１５  第１の信号端子電極
１６  第２の信号端子電極
１７  第１の接地用端子電極
１８  第２の接地用端子電極
【図１】
2015043448.tif 000004
【図２】
2015043448.tif 000005
【図３】
2015043448.tif 000006
【図４】
2015043448.tif 000007
【図５】
2015043448.tif 000008
【図６】
2015043448.tif 000009
【図７】
2015043448.tif 000010