(57)【要約】【課題】  検査用TFT素子を小さくして液晶表示パネルの額縁領域を狭くすること、また光リーク電流が生じにくい検査用TFT素子を有するLCDとすること。【解決手段】  LCDは、基板上の表示領域に第１の方向に形成された複数本の第１のゲート信号線１（G1〜Gn）と、基板上の表示領域周辺の非表示領域に形成された第２のゲート信号線２（Gd1,Gd2）と、第１の方向と交差する第２の方向に第１のゲート信号線１と交差させて形成された複数本の画像信号線S1〜Smと、第１のゲート信号線１と画像信号線S1〜Smの交差部における第１のゲート信号線１上に形成された画素用TFT素子11（T1）と、第２のゲート信号線２上に形成された検査用TFT素子13,14（DT1）と、を有しており、第２のゲート信号線２は、第１のゲート信号線１を覆うゲート絶縁層上に形成されている。【選択図】  図１
2015210310.tif 000002
【特許請求の範囲】
【請求項１】
基板上の表示領域に第１の方向に形成された複数本の第１のゲート信号線と、前記基板上の前記表示領域周辺の非表示領域に形成された第２のゲート信号線と、前記第１の方向と交差する第２の方向に前記第１のゲート信号線と交差させて形成された複数本の画像信号線と、前記第１のゲート信号線と前記画像信号線の交差部における前記第１のゲート信号線上に形成された画素用薄膜トランジスタ素子と、前記第２のゲート信号線上に形成された検査用薄膜トランジスタ素子と、を有しており、前記第２のゲート信号線は、前記第１のゲート信号線を覆うゲート絶縁層上に形成されている液晶表示装置。
【請求項２】
前記表示領域に前記第１のゲート信号線に沿って形成された画素容量線と、前記第１のゲート信号線及び前記画素容量線と前記画像信号線の交差部における前記画素容量線上に形成された画素容量素子と、を有しており、前記画素容量線は、前記第１のゲート信号線を覆う前記ゲート絶縁層上に形成されている請求項１に記載の液晶表示装置。
【請求項３】
前記検査用薄膜トランジスタ素子は、遮光膜によって覆われている請求項１または請求項２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査用薄膜トランジスタ素子を有する液晶表示装置（Liquid  Crystal  Display：LCD）に関するものである。
【背景技術】
【０００２】
従来のアクティブマトリクス型のLCDの基本構成の１例を図５に示す。例えば、画素用薄膜トランジスタ（Thin  Film  Transistor：TFT）素子21を含む画素電極部（P11〜Pnm）が多数形成されたアレイ側基板は、その上面の第１の方向（例えば、行方向）に形成された複数本の第１のゲート信号線G1,G2,G3・・・Gn及び画素容量線CS1,CS2,CS3・・・CSnと、第１の方向と交差する第２の方向（例えば、列方向）に第１のゲート信号線G1〜Gn及び画素容量線CS1〜CSnと交差させて形成された複数本の画像信号線S1,S2,S3・・・Smと、第１のゲート信号線G1〜Gn及び画素容量線CS1〜CSnと画像信号線S1〜Smの交差部に形成された、画素用TFT素子21、画素電極及びその画素電極との間で液晶に印加する横電界等の電界を形成するための共通電極（基準電極）を含む画素電極部P11,P12,P13,・・・Pnmと、共通電極に共通電圧（Vcom）を供給する共通電圧線26と、を有する構成である。
【０００３】
第１のゲート信号線G1〜Gnは画素用TFT素子21に接続されており、画素容量線CS1〜CSnは、各画素電極部P11〜Pnmに形成されている画素容量素子22に接続されている。アレイ側基板の上面の表示領域周辺の非表示領域には、第２のゲート信号線Gd1,Gd2に接続された検査用TFT素子23,24が形成されている。検査用TFT素子23,24は、画素電極部P11〜Pnmの画素用TFT素子21と同様の製造工程で同時的に作製されたものであり、画素用TFT素子21と同様の構成を有する。なお、図５において、27はゲート信号線駆動回路、28は画像信号（ソース信号）線駆動回路である。図５の構成において、基板上に、ゲート信号線駆動回路に代えて第１のゲート信号線G1〜Gnにゲート信号を入力するための入力端子が形成されている場合もある。
【０００４】
検査用TFT素子23は、画質検査用ゲートパルスを第１のゲート信号線G1〜Gnに入力するためのものである。そして、検査用TFT素子23は、第２のゲート線Gd1から入力されたゲート信号によってソース−ドレイン間のチャネルが導通し、その状態で画質検査用ゲートパルス線Sd1から入力された画質検査用ゲートパルスが検査用TFT素子23のソース−ドレイン間を通って第１のゲート信号線G1〜Gnに入力される。なお、23aは第２のゲート線Gd1にゲート信号を入力するための入力端子、23bは画質検査用ゲートパルス線Sd1に画質検査用ゲートパルスを入力するための入力端子である。
【０００５】
検査用TFT素子24は、画質検査用画像信号を画像信号線S1〜Smに入力するためのものである。そして、検査用TFT素子24は、第２のゲート線Gd2から入力されたゲート信号によってソース−ドレイン間のチャネルが導通し、その状態で画質検査用画像信号線Sd2から入力された画質検査用画像信号が検査用TFT素子24のソース−ドレイン間を通って画像信号線S1〜Smに入力される。なお、24aは第２のゲート線Gd2にゲート信号を入力するための入力端子、24bは画質検査用画像信号線Sd2に画質検査用画像信号を入力するための入力端子である。
【０００６】
図６は他の従来例を示すものであり、図５の構成において、静電気放電（Electro-Static  Discharge：ＥＳＤ）対策用の双方向ダイオード25を、非表示領域の画像信号線S1〜Smのそれぞれの画像信号線駆動回路28側に、並列的に接続したものである。双方向ダイオード25は、ソース電極とドレイン電極を共通接続した２つのTFT素子から成り、１方のTFT素子のゲート電極とソース共通電極を接続線によって電気的に接続し、他方のTFT素子のゲート電極とドレイン共通電極を接続線によって電気的に接続して成り、例えばドレイン共通電極が共通電圧線26に接続されている。そして、例えば、双方向ダイオード25は、画像信号線駆動回路28側の入力端子等から過剰な静電気が画像信号線S1〜Smを通って画素電極部P11〜Pnmに入り込むことを防ぐように機能する。即ち、過剰な静電気を、画素電極部P11〜Pnm側へ通さずに、双方向ダイオード25を通して共通電圧線26に逃がす。この双方向ダイオード25は、非表示領域の第１のゲート信号線G1〜Gnのそれぞれのゲート信号線駆動回路27側に、並列的に接続される場合もある。この場合にも、ゲート信号線駆動回路27側で発生した過剰な静電気を、画素電極部P11〜Pnm側へ通さずに、双方向ダイオード25を通して共通電圧線26に逃がすように機能する。
【０００７】
図５、図６のLCDにおけるTFT素子21（T2）、画素容量素子22（C2,C3）の拡大断面図を図７（ａ），（ｂ）に示す。図７（ａ）は、画素用TFT素子T2が構成される第１のゲート信号線31と、画素容量素子C2が構成される画素容量線32が、高さ方向において同位に形成された例を示すものであり、図７（ｂ）は、画素容量線32aが高さ方向において第１のゲート信号線31よりも高位に形成された例を示すものである。図７（ａ）の構成の場合、第１のゲート信号線31と画素容量線32との間の距離を５μｍ程度と短くすると、製造時の露光工程で残留した金属粒子等によってそれらがショートしやすいという問題点がある。この問題点を解消するために、図７（ｂ）の構成の画素容量素子C3が採用されている。この場合、第１のゲート信号線31と画素容量線32aとが横方向において近づいたとしても、高さ方向においてそれらの間には第１のゲート絶縁層33が存在するために、それらがショートすることはない。
【０００８】
図７（ａ），（ｂ）において、第１のゲート信号線31上には、窒化珪素（ＳｉＮx）等から成る第１のゲート絶縁層33、窒化珪素（ＳｉＮx）等から成る第２のゲート絶縁層34、アモルファスシリコン（ａ−Ｓｉ）半導体層35、ｎ型ａ−Ｓｉ半導体層36、ａ−Ｓｉ半導体層35がエッチングされないようにするチャネル部エッチングストッパー用の絶縁層39、ソース信号線及びドレイン信号線としての信号線37、窒化珪素（ＳｉＮx）等から成る保護絶縁層38が順次積層されている。
【０００９】
図７（ａ）において、画素容量線32上には、第１のゲート絶縁層33、第２のゲート絶縁層34、アモルファスシリコン（ａ−Ｓｉ）半導体層35、ｎ型ａ−Ｓｉ半導体層36、信号線37、保護絶縁層38が順次積層されている。図７（ｂ）において、画素容量線32aは第１のゲート信号線31を覆う第１のゲート絶縁層33の部分層上に形成されている。第１のゲート絶縁層33の部分層とは、第１のゲート絶縁層33を複数工程に分けて形成した場合の各形成工程での形成層であり、例えば１回目の形成層に相当する。第１のゲート絶縁層33上には、第２のゲート絶縁層34、アモルファスシリコン（ａ−Ｓｉ）半導体層35、ｎ型ａ−Ｓｉ半導体層36、信号線37、保護絶縁層38が順次積層されている。
【００１０】
図８（ａ）〜（ｃ）は従来の検査用TFT素子(DT5,DT6)を示すものであり、図８（ａ）は図７（ｂ）の構成の画素用TFT素子T2及び画素容量素子C3を示す拡大断面図、図８（ｂ）は検査用TFT素子DT5の拡大断面図、図８（ｃ）は検査用TFT素子DT6の拡大断面図である。図８（ｂ）の検査用TFT素子DT5は、図８（ａ）の画素用TFT素子T2と同じ構成である。図８（ｃ）の検査用TFT素子DT6は、図８（ｂ）の検査用TFT素子DT5上に黒色樹脂遮光材料（Black  Matrix  on  Array：BOA）等から成る遮光膜40が形成されたものである。また、画素用TFT素子T2上にも遮光膜40が形成される場合がある。
【００１１】
また、他の従来例として、アレイ基板のゲート駆動用半導体チップが搭載される領域には、ゲート線に接続されてアレイ基板の周辺部に引き回された複数の引き回し線を導入し、アレイ基板のソース駆動用半導体チップが搭載される領域には、ソース線に接続されてアレイ基板の周辺部に引き回された複数本の引き回し線を導入し、これらの引き回し線にゲート駆動用半導体チップ及びソース駆動用半導体チップと接続する実装用端子をそれぞれ設け、これらの実装用端子のそれぞれから引出線を引出し、これらの引出線に検査用端子を形成しており、さらに、ゲート駆動用半導体チップが搭載される領域及びソース駆動用半導体チップが搭載される領域の少なくとも一方に形成された複数本の引出線を互いに隣接する引出線を２本ずつ組分けして一方を低位に、他方を間に絶縁層を介在させて高位に積層した液晶表示パネルが提案されている（特許文献１を参照）。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００７−２１９０４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、図８（ｂ）に示した従来の検査用TFT素子DT5は、画素電極部の画素用TFT素子T2と同じ構成であるために、画素用TFT素子T2よりも大きさを小さくすることができず、その結果、検査用TFT素子DT5が位置する液晶表示パネルの額縁領域を狭くすることができなかった。また、図８（ｃ）に示した従来の検査用TFT素子DT6は、上方から入射してくる光L1は遮光膜40によって遮光されるが、下方から入射してくる光L2の一部はａ−Ｓｉ半導体層35に到達して光リーク電流を発生させるという問題点があった。また、特許文献１に開示された検査用端子は、配線の断線、短絡を検査するためのものであるにすぎない。
【００１４】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、検査用TFT素子の大きさを小さくして液晶表示パネルの額縁領域を狭くしたLCDとすること、また光リーク電流が生じにくいことから表示画像の画質の劣化が有効に抑えられる検査用TFT素子を有するLCDとすることである。
【課題を解決するための手段】
【００１５】
本発明の液晶表示装置は、基板上の表示領域に第１の方向に形成された複数本の第１のゲート信号線と、前記基板上の前記表示領域周辺の非表示領域に形成された第２のゲート信号線と、前記第１の方向と交差する第２の方向に前記第１のゲート信号線と交差させて形成された複数本の画像信号線と、前記第１のゲート信号線と前記画像信号線の交差部における前記第１のゲート信号線上に形成された画素用薄膜トランジスタ素子と、前記第２のゲート信号線上に形成された検査用薄膜トランジスタ素子と、を有しており、前記第２のゲート信号線は、前記第１のゲート信号線を覆うゲート絶縁層上に形成されている構成である。
【００１６】
本発明の液晶表示装置は、好ましくは、前記表示領域に前記第１のゲート信号線に沿って形成された画素容量線と、前記第１のゲート信号線及び前記画素容量線と前記画像信号線の交差部における前記画素容量線上に形成された画素容量素子と、を有しており、前記画素容量線は、前記第１のゲート信号線を覆う前記ゲート絶縁層上に形成されている。
【００１７】
また本発明の液晶表示装置は、好ましくは、前記検査用薄膜トランジスタ素子は、遮光膜によって覆われている。
【発明の効果】
【００１８】
本発明の液晶表示装置は、基板上の表示領域に第１の方向に形成された複数本の第１のゲート信号線と、基板上の表示領域周辺の非表示領域に形成された第２のゲート信号線と、第１の方向と交差する第２の方向に第１のゲート信号線と交差させて形成された複数本の画像信号線と、第１のゲート信号線と画像信号線の交差部における第１のゲート信号線上に形成された画素用薄膜トランジスタ素子と、第２のゲート信号線上に形成された検査用薄膜トランジスタ素子と、を有しており、第２のゲート信号線は、第１のゲート信号線を覆うゲート絶縁層上に形成されていることから、検査用薄膜トランジスタ素子上に存在するゲート絶縁層を薄くすることができ、その結果、検査用薄膜トランジスタ素子のソース電極とドレイン電極間に電流が流れやすくなるために、検査用薄膜トランジスタ素子を小さく形成することができる。これにより、液晶表示パネルの額縁領域を狭くすることができる。
【００１９】
また、検査用薄膜トランジスタ素子上に存在するゲート絶縁層を薄くすることができることから、検査用薄膜トランジスタ素子に下方から入射してくる光の光量を低減させることができる。その結果、検査用薄膜トランジスタ素子は、光リーク電流が生じにくいものとなる。これにより、光リーク電流による表示画像の画質の劣化を抑えることができる。即ち、通常の駆動時（検査駆動時ではない）にオフ状態の第１のゲート信号線、画像信号線から検査用薄膜トランジスタ素子を通して電流が漏れることを抑えることができる。
【００２０】
また、非表示領域にＥＳＤ対策用の双方向ダイオードを設けた場合に、検査用薄膜トランジスタ素子と同様の構成の双方向ダイオードとすることにより、双方向ダイオードを構成する薄膜トランジスタ素子のソース電極とドレイン電極間に電流が流れやすくなるために、画素電極部に生じた静電気を双方向ダイオードを通して効果的に除去することができる。
【００２１】
本発明の液晶表示装置は、表示領域に第１のゲート信号線に沿って形成された画素容量線と、第１のゲート信号線及び画素容量線と画像信号線の交差部における画素容量線上に形成された画素容量素子と、を有しており、画素容量線は、第１のゲート信号線を覆うゲート絶縁層上に形成されている場合、画素容量素子上に存在するゲート絶縁層を薄くすることができ、その結果、画素容量素子を小さく形成することができる。これにより、画素電極部の開口率を高くすることができる。
【００２２】
本発明の液晶表示装置は、検査用薄膜トランジスタ素子は、遮光膜によって覆われている場合、検査用薄膜トランジスタ素子に上方から入射してくる光を遮光することができるだけではなく、検査用薄膜トランジスタ素子の下方から入射してくる光の光量も低減できる。その結果、検査用薄膜トランジスタ素子は、光リーク電流が生じにくいものとなる。これにより、光リーク電流による表示画像の画質の劣化をより効果的に抑えることができる。即ち、通常の駆動時にオフ状態の第１のゲート信号線、画像信号線から検査用薄膜トランジスタ素子を通して電流が漏れることを抑えることができる。
【図面の簡単な説明】
【００２３】
【図１】図１（ａ）〜（ｃ）は、本発明のLCDについて実施の形態の１例を示す図であり、（ａ）は画素用TFT素子T1を示す拡大断面図、（ｂ）は検査用TFT素子DT1の拡大断面図、（ｃ）は検査用TFT素子DT2の拡大断面図である。
【図２】図２は、図１の構成のLCDの１例を示すブロック回路図である。
【図３】図３は、図１の構成のLCDの他例を示すブロック回路図である。
【図４】図４（ａ）〜（ｃ）は、本発明のLCDについて実施の形態の１例を示す図であり、（ａ）は画素用TFT素子T1及び画素容量素子C1を示す拡大断面図、（ｂ）は検査用TFT素子DT3の拡大断面図、（ｃ）は検査用TFT素子DT4の拡大断面図である。
【図５】図５は、図４の構成のLCDのブロック回路図である。
【図６】図６は、従来のLCDのブロック回路図である。
【図７】図７は、従来のLCDにおける画素用TFT素子（T2）及び画素容量素子（C2,C3）の拡大断面図であり、（ａ）は画素用TFT素子（T2）及び画素容量素子（C2）が高さ方向において同位にある例の拡大断面図、（ｂ）は画素容量素子（C3）が高さ方向において画素用TFT素子（T2）よりも高位にある例の拡大断面図である。
【図８】図８（ａ）〜（ｃ）は、従来の検査用TFT素子(DT5,DT6)を示すものであり、（ａ）は図７（ｂ）の構成の画素用TFT素子T2及び画素容量素子C3を示す拡大断面図、（ｂ）は検査用TFT素子DT5の拡大断面図、（ｃ）は検査用TFT素子DT6の拡大断面図である。
【発明を実施するための形態】
【００２４】
以下、本発明のLCDの実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明のLCDの実施の形態における構成部材のうち、本発明のLCDを説明するための主要部を示している。従って、本発明に係るLCDは、図に示されていない回路基板、配線導体、制御IC，LSI等の周知の構成部材を備えていてもよい。
【００２５】
本発明のLCDは、図１、図２に示すように、基板上の表示領域に第１の方向に形成された複数本の第１のゲート信号線１（G1,G2,G3・・・Gn）と、基板上の表示領域周辺の非表示領域に形成された第２のゲート信号線２（Gd1,Gd2）と、第１の方向と交差する第２の方向に第１のゲート信号線１（G1〜Gn）と交差させて形成された複数本の画像信号線S1,S2,S3・・・Smと、第１のゲート信号線１（G1〜Gn）と画像信号線S1〜Smの交差部における第１のゲート信号線１（G1〜Gn）上に形成された画素用TFT素子11（T1）と、第２のゲート信号線２（Gd1,Gd2）上に形成された検査用TFT素子13（DT1）と、を有しており、第２のゲート信号線２（Gd1,Gd2）は、第１のゲート信号線１（G1〜Gn）を覆うゲート絶縁層上に形成されている。そのゲート絶縁層は、図１の構成の場合、第１のゲート絶縁層３の部分層であり、部分層とは、第１のゲート絶縁層３を複数工程に分けて形成した場合の各形成工程での形成層であり、例えば１回目の形成層に相当する。
【００２６】
上記の構成により、検査用TFT素子13（DT1）上に存在するゲート絶縁層を薄くすることができ、その結果、検査用TFT素子13（DT1）のソース電極とドレイン電極間に電流が流れやすくなるために、検査用TFT素子13（DT1）を小さく形成することができる。これにより、液晶表示パネルの額縁領域を狭くすることができる。
【００２７】
また、検査用TFT素子13（DT1）上に存在するゲート絶縁層を薄くすることができることから、検査用TFT素子13（DT1）に下方から入射してくる光L2の光量を低減させることができる。その結果、検査用TFT素子13（DT1）は、光リーク電流が生じにくいものとなる。これにより、光リーク電流による表示画像の画質の劣化を抑えることができる。即ち、通常の駆動時にオフ状態の第１のゲート信号線（G1〜Gn）、画像信号線S1〜Smから検査用TFT素子13（DT1）を通して電流が漏れることを抑えることができる。
【００２８】
また、図３の好適な例に示すように、非表示領域の画像信号線S1〜Smのそれぞれの画像信号線駆動回路18側に、ＥＳＤ対策用の双方向ダイオード15を並列的に設けた場合、検査用TFT素子13（DT1）と同様の構成の双方向ダイオード15とすることにより、双方向ダイオード15を構成するTFT素子のソース電極とドレイン電極間に電流が流れやすくなる。その結果、画像信号線駆動回路18側の入力端子等から過剰な静電気が画像信号線S1〜Smを通って画素電極部P11〜Pnmに入り込むことを効果的に防ぐことができる。この双方向ダイオード15は、非表示領域の第１のゲート信号線G1〜Gnのそれぞれのゲート信号線駆動回路17側にも、並列的に設けることができる。
【００２９】
図２において、検査用TFT素子13は、画質検査用ゲートパルスを第１のゲート信号線G1〜Gnに入力するためのものである。そして、検査用TFT素子13は、第２のゲート線Gd1から入力されたゲート信号によってソース−ドレイン間のチャネルが導通し、その状態で画質検査用ゲートパルス線Sd1から入力された画質検査用ゲートパルスが検査用TFT素子13のソース−ドレイン間を通って第１のゲート信号線G1〜Gnに入力される。なお、13aは第２のゲート線Gd1にゲート信号を入力するための入力端子、13bは画質検査用ゲートパルス線Sd1に画質検査用ゲートパルスを入力するための入力端子である。
【００３０】
検査用TFT素子14は、画質検査用画像信号を画像信号線S1〜Smに入力するためのものである。そして、検査用TFT素子14は、第２のゲート線Gd2から入力されたゲート信号によってソース−ドレイン間のチャネルが導通し、その状態で画質検査用画像信号線Sd2から入力された画質検査用画像信号が検査用TFT素子14のソース−ドレイン間を通って画像信号線S1〜Smに入力される。なお、14aは第２のゲート線Gd2にゲート信号を入力するための入力端子、14bは画質検査用画像信号線Sd2に画質検査用画像信号を入力するための入力端子である。なお、画質検査用ゲートパルスの入力と画質検査用画像信号の入力は同時的に行われる。
【００３１】
図３は本発明のLCDについて実施の形態の他例を示すものであり、図２の構成において、ＥＳＤ対策用の双方向ダイオード15を、非表示領域の画像信号線S1〜Smのそれぞれの画像信号線駆動回路18側に、並列的に接続したものである。双方向ダイオード15は、ソース電極とドレイン電極を共通接続した２つのTFT素子から成り、１方のTFT素子のゲート電極とソース共通電極を接続線によって電気的に接続し、他方のTFT素子のゲート電極とドレイン共通電極を接続線によって電気的に接続して成り、例えばドレイン共通電極が共通電圧線16に接続されている。そして、例えば、双方向ダイオード15は、画像信号線駆動回路18側の入力端子等から過剰な静電気が画像信号線S1〜Smを通って画素電極部P11〜Pnmに入り込むことを防ぐように機能する。即ち、過剰な静電気を、画素電極部P11〜Pnm側へ通さずに、双方向ダイオード15を通して共通電圧線16に逃がす。この双方向ダイオード15は、非表示領域の第１のゲート信号線G1〜Gnのそれぞれのゲート信号線駆動回路17側に、並列的に接続される場合もある。この場合にも、ゲート信号線駆動回路17側で発生した過剰な静電気を、画素電極部P11〜Pnm側へ通さずに、双方向ダイオード15を通して共通電圧線16に逃がすように機能する。
【００３２】
図１（ａ）において、第１のゲート信号線１上には、窒化珪素（ＳｉＮx）等から成る第１のゲート絶縁層３、窒化珪素（ＳｉＮx）等から成る第２のゲート絶縁層４、アモルファスシリコン（ａ−Ｓｉ）半導体層５、ｎ型ａ−Ｓｉ半導体層６、ａ−Ｓｉ半導体層５がエッチングされないようにするチャネル部エッチングストッパー用の絶縁層９、ソース信号線及びドレイン信号線としての信号線７、窒化珪素（ＳｉＮx）等から成る保護絶縁層８が順次積層されている。これにより、画像電極部P11〜Pnmにある画素用TFT素子11（T1）が構成される。
【００３３】
図１（ｂ）において、第２のゲート信号線２は第１のゲート絶縁層３の下側部分層上に形成されており、第２のゲート信号線２上には、第１のゲート絶縁層３の上側部分層、第２のゲート絶縁層４、ａ−Ｓｉ半導体層５、ｎ型ａ−Ｓｉ半導体層６、絶縁層９、信号線７、保護絶縁層８が順次積層されている。これにより、検査用TFT素子13（DT1）が非表示領域に形成される。
【００３４】
図１（ｃ）に示すように、検査用TFT素子13（DT2）は、黒色樹脂遮光材料（Black  Matrix  on  Array：BOA）等から成る遮光膜10によって覆われていることが好ましい。この構成により、検査用TFT素子13（DT2）に上方から入射してくる光L1を遮光することができるだけではなく、検査用TFT素子13（DT2）の下方から入射してくる光L2の光量を低減できる。その結果、検査用TFT素子13（DT2）は、光リーク電流が生じにくいものとなる。これにより、光リーク電流による表示画像の画質の劣化を抑えることができる。遮光膜10の厚みは５００ｎｍ〜２０００ｎｍ程度である。遮光膜10は画素用TFT素子11（T1）上にも形成されていてもよい。
【００３５】
第２のゲート信号線２は、第１のゲート信号線１の高さよりも５０ｎｍ〜２５０ｎｍ程度高いことが好ましい。５０ｎｍ未満では、検査用TFT素子13（DT1,DT2）の小型化がなされにくくなる。２５０ｎｍを超えると、第２のゲート信号線２上のゲート絶縁層が薄くなりすぎて製造の歩留まりが低下しやすくなる。因みにゲート絶縁層のトータルの厚みは３００ｎｍ程度であり、その範囲内で前記高さを調整する必要がある。また、例えば、前記高さの差が１５０ｎｍ程度である場合、検査用TFT素子13（DT1,DT2）の下方から入射してくる光L2の光量を、従来の構成（図８（ｂ））の検査用TFT素子DT5に比較して４０％程度低減できる。
【００３６】
図２は、図１に示す、本発明のアクティブマトリクス型のLCDの基本構成を示すブロック回路図である。図２のLCDにおいて、例えば、画素用TFT素子11を含む画素電極部（P11〜Pnm）が多数形成されたアレイ側基板は、その上面の第１の方向（例えば、行方向）に形成された複数本の第１のゲート信号線G1〜Gnと、第１の方向と交差する第２の方向（例えば、列方向）に第１のゲート信号線G1〜Gnと交差させて形成された複数本の画像信号線S1〜Smと、第１のゲート信号線G1〜Gnと画像信号線S1〜Smの交差部に形成された、画素用TFT素子11、画素電極及びその画素電極との間で液晶に印加する横電界等の電界を形成するための共通電極（基準電極）を含む画素電極部P11〜Pnmと、共通電極に共通電圧（Vcom）を供給する共通電圧線16と、を有している。
【００３７】
第１のゲート信号線G1〜Gnは、画素用TFT素子11に接続されており、第２のゲート信号線Gd1,Gd2は、非表示領域に形成されているとともに検査用TFT素子13に接続されている。検査用TFT素子13は、アレイ側基板の上面の表示領域周辺の非表示領域に形成されている。画素容量線CS1〜CSnは、各画素電極部P11〜Pnmに形成されている画素容量素子12に接続されている。
【００３８】
例えば、検査用TFT素子13は、画素電極部P11〜Pnmの画素用TFT素子11と同様の製造工程で作製される。ただし、検査用TFT素子13の第２のゲート信号線Gd1,Gd2は、第１のゲート絶縁層３（図１に示す）の形成工程時にそれを一時中断し、次に第２のゲート信号線２（Gd1,Gd2）を形成し、その後第１のゲート絶縁層３の形成を再開し終了することによって、形成される。このとき、図４に示すように、画素容量素子12（C1）の画素容量線2a（CS1〜CSn）も第２のゲート信号線２（Gd1,Gd2）と同時的に形成できる。従って、第２のゲート信号線２（Gd1,Gd2）は、高さ方向において第１のゲート信号線１よりも高位に位置することになる。図１に示す第１及び第２のゲート信号線１，２は、CVD（Chemical  Vapor  Deposition）法、スパッタリング法等の薄膜形成法によって形成される。その他の層も同様の薄膜形成法によって形成される。なお、図２において、17はゲート信号線駆動回路、18は画像信号（ソース信号）線駆動回路である。また、基板上に、ゲート信号線駆動回路17に代えて第１のゲート信号線G1〜Gnにゲート信号を入力するための入力端子が形成されていてもよい。
【００３９】
図３は、図１に示す、本発明のアクティブマトリクス型のLCDの他例を示すブロック回路図である。図３のLCDは、図２の構成のLCDにおいて、ＥＳＤ対策用の双方向ダイオード15を、非表示領域の画像信号線S1〜Smのそれぞれの画像信号線駆動回路18側に、並列的に接続したものであり、その他の構成は図２と同様である。
【００４０】
また本発明のLCDは好ましくは、図４に示すように、ガラス基板等の基板上の表示領域に第１のゲート信号線1aに沿って形成された画素容量線2aと、第１のゲート信号線1a及び画素容量線2aと画像信号線S1〜Smの交差部における画素容量線2a上に形成された画素容量素子C1と、を有しており、画素容量線2aは、第１のゲート信号線1aを覆うゲート絶縁層上に形成されている。そのゲート絶縁層は、図４の構成の場合、第１のゲート絶縁層３の部分層であり、部分層とは、第１のゲート絶縁層３を複数工程に分けて形成した場合の各形成工程での形成層であり、例えば１回目の形成層に相当する。
【００４１】
この構成により、画素容量素子C1を小さく形成することができ、また画素用TFT素子T1と画素容量素子C1との間の距離を短くすることができるので、画素電極部P11〜Pnmの開口率を高くすることができる。
【００４２】
図４（ａ）において、第１のゲート信号線1a上には、窒化珪素（ＳｉＮx）等から成る第１のゲート絶縁層３、窒化珪素（ＳｉＮx）等から成る第２のゲート絶縁層４、アモルファスシリコン（ａ−Ｓｉ）半導体層５、ｎ型ａ−Ｓｉ半導体層６、絶縁膜９、ソース信号線及びドレイン信号線としての信号線７、窒化珪素（ＳｉＮx）等から成る保護絶縁層８が順次積層されている。これにより、画像電極部P11〜Pnmにある画素用TFT素子11（T1）が構成される。
【００４３】
図４（ａ）において、第１のゲート絶縁層３の下側部分層上に画素容量線2aが形成されている。画素容量線2a上には、第１のゲート絶縁層３の上側部分層、第２のゲート絶縁層４、ａ−Ｓｉ半導体層５、ｎ型ａ−Ｓｉ半導体層６、信号線７、保護絶縁層８が順次積層されている。これにより、画素用TFT素子11（T1）に隣接して位置する画素容量素子12（C1）が構成される。
【００４４】
また、図４（ｂ）に示すように、非表示領域の第２のゲート信号線2bは第１のゲート絶縁層３の下側部分層上に形成されており、第２のゲート信号線2b上には、第１のゲート絶縁層３の上側部分層、第２のゲート絶縁層４、ａ−Ｓｉ半導体層５、ｎ型ａ−Ｓｉ半導体層６、絶縁膜９、信号線７、保護絶縁層８が順次積層されている。これにより、検査用TFT素子13,14（DT3）が非表示領域に形成される。
【００４５】
図４（ｃ）に示すように、検査用TFT素子13（DT4）は、黒色樹脂遮光材料（Black  Matrix  on  Array：BOA）等から成る遮光膜10によって覆われていることが好ましい。これにより、上述した効果が得られる。
【００４６】
画素容量線2aと第２のゲート信号線2bは、上述したように、薄膜形成法による第１のゲート絶縁層３の形成工程時にそれを複数工程に分割して形成する際に、同時的に形成することができる。従って、画素容量線2aは、高さ方向において第１のゲート信号線1aよりも高位に位置するとともに、第２のゲート信号線2bと同位及び同層に位置することになる。
【００４７】
本発明のLCDは以下のようにして作製される。例えば、画素用TFT素子11を含む画素電極部P11〜Pnmが多数形成されたアレイ側基板と、カラーフィルタ及びブラックマトリクスが形成されたカラーフィルタ側基板とを互いに対向させて、それらの基板を所定の間隔でもって貼り合わせ、それらの基板間に液晶を充填、封入させることによって作製される。また、一般的に、カラーフィルタ側基板は、画素用TFT素子11及び画素電極に対向する側の主面の全面に、画素電極との間で液晶に印加する垂直電界を形成するための共通電極（基準電極）が形成されている。この共通電極は、アレイ側基板の画素電極部P11〜Pnmに画素電極と同じ面内に形成されることによって横電界を生じさせるIPS（In-Plane  Switching）方式のものであってもよく、またアレイ側基板の画素電極部P11〜Pnmに画素電極の上方または下方に絶縁層を挟んで形成されることによって端部電界（Fringe  Field）を生じさせるFFS（Fringe  Field  Switching）方式のものであってもよい。また、カラーフィルタ側基板の上記主面には、それぞれの画素に対応する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが形成されており、それぞれの画素を通過する光が相互に干渉することを防ぐブラックマトリクスがカラーフィルタの外周を囲むように形成されている。
【００４８】
なお、本発明は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲内で種々の設計的な改良、変更を行ってもよい。
【産業上の利用可能性】
【００４９】
本発明のLCDは各種の電子機器に適用できる。その電子機器としては、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、ヘッドアップディスプレイ、医療用表示装置、デジタル表示式腕時計などがある。
【符号の説明】
【００５０】
１，１ａ  第１のゲート信号線
２  第２のゲート信号線
２ａ  画素容量線
３  第１のゲート絶縁層
４  第２のゲート絶縁層
５  ａ−Ｓｉ半導体層
６  ｎ型ａ−Ｓｉ半導体層
７  信号線
８  保護絶縁層
９  絶縁層
１０  遮光膜
１１  画素用TFT素子
１２  画素容量素子
１３，１４  検査用TFT素子
１５  双方向ダイオード
【図１】
2015210310.tif 000003
【図２】
2015210310.tif 000004
【図３】
2015210310.tif 000005
【図４】
2015210310.tif 000006
【図５】
2015210310.tif 000007
【図６】
2015210310.tif 000008
【図７】
2015210310.tif 000009
【図８】
2015210310.tif 000010