(57)【要約】【課題】トップエミッション型の有機ＥＬ表示パネルを使用する表示装置において、シェーディングが発生するのを防止する。【解決手段】各画素は、第１の有機ＥＬ素子と第２の有機ＥＬ素子とから成る一対の有機ＥＬ素子を少なくとも一対有する表示装置であって、基板と、前記基板上に形成され、前記各画素の画素回路が形成される画素回路部と、前記画素回路部上に形成され、前記各画素の前記少なくとも一対の有機ＥＬ素子が形成される素子形成部と、前記素子形成部上に形成される誘電体層と、前記誘電体層上に形成される透明導電膜と、交流駆動電圧源とを有し、前記素子形成部に形成される前記少なくとも一対の有機ＥＬ素子における前記第１の有機ＥＬ素子と前記第２の有機ＥＬ素子は、互いに並列で、ダイオード特性が互いに逆方向になるように接続され、点灯期間に、前記少なくとも一対の有機ＥＬ素子に対して、前記交流駆動電圧源から交流駆動電圧を印加する。【選択図】        図１
2015043021.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素を有し、
前記各画素は、第１の有機ＥＬ素子と第２の有機ＥＬ素子とから成る一対の有機ＥＬ素子を少なくとも一対有する表示装置であって、
基板と、
前記基板上に形成され、前記各画素の画素回路が形成される画素回路部と、
前記画素回路部上に形成され、前記各画素の前記少なくとも一対の有機ＥＬ素子が形成される素子形成部と、
前記素子形成部上に形成される誘電体層と、
前記誘電体層上に形成される導電膜と、
交流駆動電圧源とを有し、
前記素子形成部に形成される前記少なくとも一対の有機ＥＬ素子における前記第１の有機ＥＬ素子と前記第２の有機ＥＬ素子は、互いに並列で、ダイオード特性が互いに逆方向になるように接続され、
点灯期間に、前記少なくとも一対の有機ＥＬ素子に対して、前記交流駆動電圧源から交流駆動電圧を印加することを特徴とする表示装置。
【請求項２】
マトリクス状に配置された複数の画素を有し、
前記各画素は、第１の有機ＥＬ素子と第２の有機ＥＬ素子とから成る一対の有機ＥＬ素子を少なくとも一対有する表示装置であって、
基板と、
前記基板上に形成され、前記各画素の画素回路が形成される画素回路部と、
前記画素回路部上に形成され、前記各画素の前記少なくとも一対の有機ＥＬ素子が形成される素子形成部と、
前記素子形成部上に形成される誘電体層と、
前記誘電体層上に形成される導電膜と、
交流駆動電圧源とを有し、
前記素子形成部に形成される前記少なくとも一対の有機ＥＬ素子における前記第１の有機ＥＬ素子と前記第２の有機ＥＬ素子は、互いに並列に接続され、
前記第１の有機ＥＬ素子は、アノード電極として機能する第１の下部電極と、カソード電極として機能する第１の上部電極と、前記第１の下部電極と、前記第１の上部電極との間に挟持される有機層とで構成され、
前記第２の有機ＥＬ素子は、カソード電極として機能する第２の下部電極と、アノード電極として機能する第２の上部電極と、前記第２の下部電極と、前記第２の上部電極との間に挟持される有機層とで構成され、
前記各画素の前記画素回路は、第２電極が前記第１および第２の下部電極に接続される駆動トランジスタを有し、
前記交流駆動電圧源は、前記各画素の前記駆動トランジスタの第１電極と、前記導電膜との間に接続され、
点灯期間に、前記各画素の前記駆動トランジスタをオンとして、前記少なくとも一対の有機ＥＬ素子に対して、前記交流駆動電圧源から交流駆動電圧を印加することを特徴とする表示装置。
【請求項３】
前記第１の上部電極と前記第２の上部電極、および、前記第１の下部電極と前記第２の下部電極の少なくとも一方は、共通の電極で構成されることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記各画素の前記画素回路には、データ線と、リセット線と、走査線と、消去線とが入力され、
前記各画素の前記画素回路は、一端が前記駆動トランジスタのゲートに接続される容量素子と、
ゲートが前記リセット線に接続されるとともに、前記駆動トランジスタのゲートと前記駆動トランジスタの第２電極との間に接続される第１トランジスタと、
ゲートが前記走査線に接続されるとともに、前記容量素子の他端と前記データ線との間に接続される第２トランジスタと、
ゲートが前記消去線に接続されるとともに、前記容量素子の他端と接地電位との間に接続される第３トランジスタとを有することを特徴とする請求項２または請求項３に記載の表示装置。
【請求項５】
1フレームは、複数のサブフィールドに分割されており、
前記各サブフィールドは、書込期間と、点灯期間とを有し、
前記点灯期間は、前記各サブフィールド毎に異なっていることを特徴とする請求項１なしい請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記各画素の前記画素回路には、データ線と、リセット線と、走査線と、消去線とが入力され、
前記各画素の前記画素回路は、一端が前記駆動トランジスタのゲートに接続される容量素子と、
ゲートが前記リセット線に接続されるとともに、前記駆動トランジスタのゲートと前記駆動トランジスタの第２電極との間に接続される第１トランジスタと、
ゲートが前記走査線に接続され、第１電極が前記容量素子の他端に接続されるとともに、第２電極に一定の電圧が印加される第２トランジスタと、
前記容量素子の他端と接地電位との間に接続される第３トランジスタと第４トランジスタの直列回路を有し、
前記第４トランジスタのゲートは、前記データ線に接続され、
前記第３トランジスタのゲートは、前記消去線に接続されることを特徴とする請求項２または請求項３に記載の表示装置。
【請求項７】
前記各画素の前記画素回路には、データ線と、リセット線と、走査線と、消去線とが入力され、
前記各画素の前記画素回路は、一端が前記駆動トランジスタのゲートに接続されるとともに、他端が前記走査線に接続される容量素子と、
ゲートが前記リセット線に接続されるとともに、前記駆動トランジスタのゲートと前記駆動トランジスタの第２電極との間に接続される第１トランジスタと、
前記容量素子の他端と接地電位との間に接続される第２トランジスタと第３トランジスタの直列回路を有し、
前記第２トランジスタのゲートは、前記データ線に接続され、
前記第３トランジスタのゲートは、前記消去線に接続されることを特徴とする請求項２または請求項３に記載の表示装置。
【請求項８】
１フレームは、書込期間と、複数の点灯期間とに分割されており、
前記少なくとも一対の有機ＥＬ素子が点灯する点灯期間の個数が、表示される画像の階調に応じて異なっていることを特徴とする請求項１、または、請求項２、または、請求項３、または、請求項６、または請求項７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係わり、特に、トップエミッション型の有機ＥＬ表示パネルを採用する有機ＥＬ表示装置に適用して有効な技術に関する。
【背景技術】
【０００２】
近年、フラットディスプレイ装置の需要が増大している。特に、有機ＥＬ（Electro Luminescence）素子（ＯＬＥＤ；Oganic Light Emitting Diode）を用いた有機ＥＬ表示パネルは、消費電力、軽さ、薄さ、動画特性、視野角などの点で優れており、開発、実用化も進んでいる。有機ＥＬ表示パネルは、電流駆動素子であり、直流電流で駆動するのが一般的である。
これに対して、下記特許文献１には、並列に一対の有機ＥＬ素子を設け、一対の有機ＥＬ素子の一方の有機ＥＬ素子のアノードを、他方の有機ＥＬ素子のカソードに接続するとともに、一対の有機ＥＬ素子の一方の有機ＥＬ素子のカソードを、他方の有機ＥＬ素子のアノードに接続し、当該一対の有機ＥＬ素子を、高周波誘導電流で駆動して発光させることが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４４７３４７２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
トップエミッション型の有機ＥＬ表示パネルでは、有機ＥＬ素子の色度視角対策でキャビティレス構造を採用すると、カソード電極の抵抗値が高いことによるシェーディングが発生するという問題点がある。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、トップエミッション型の有機ＥＬ表示パネルを使用する表示装置において、シェーディングが発生するのを防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）マトリクス状に配置された複数の画素を有し、前記各画素は、第１の有機ＥＬ素子と第２の有機ＥＬ素子とから成る一対の有機ＥＬ素子を少なくとも一対有する表示装置であって、基板と、前記基板上に形成され、前記各画素の画素回路が形成される画素回路部と、前記画素回路部上に形成され、前記各画素の前記少なくとも一対の有機ＥＬ素子が形成される素子形成部と、前記素子形成部上に形成される誘電体層と、前記誘電体層上に形成される透明導電膜と、交流駆動電圧源とを有し、前記素子形成部に形成される前記少なくとも一対の有機ＥＬ素子における前記第１の有機ＥＬ素子と前記第２の有機ＥＬ素子は、互いに並列で、ダイオード特性が互いに逆方向になるように接続され、点灯期間に、前記少なくとも一対の有機ＥＬ素子に対して、前記交流駆動電圧源から交流駆動電圧を印加する。
【０００６】
（２）マトリクス状に配置された複数の画素を有し、前記各画素は、第１の有機ＥＬ素子と第２の有機ＥＬ素子とから成る一対の有機ＥＬ素子を少なくとも一対有する表示装置であって、基板と、前記基板上に形成され、前記各画素の画素回路が形成される画素回路部と、前記画素回路部上に形成され、前記各画素の前記少なくとも一対の有機ＥＬ素子が形成される素子形成部と、前記素子形成部上に形成される誘電体層と、前記誘電体層上に形成される透明導電膜と、交流駆動電圧源とを有し、前記素子形成部は、下部電極と、上部電極と、前記下部電極と前記上部電極とに挟持される有機層とを有し、前記各画素の前記画素回路は、第２電極が前記下部電極に接続される駆動トランジスタを有し、前記交流駆動電圧源は、前記各画素の前記駆動トランジスタの第１電極と、前記透明導電膜との間に接続され、前記素子形成部に形成される前記少なくとも一対の有機ＥＬ素子における前記第１の有機ＥＬ素子と前記第２の有機ＥＬ素子は、互いに並列に接続され、前記第１の有機ＥＬ素子は、前記下部電極がアノード電極として機能するとともに、前記上部電極がカソード電極として機能し、前記第２の有機ＥＬ素子は、前記上部電極がアノード電極として機能するとともに、前記下部電極がカソード電極として機能し、点灯期間に、前記各画素の前記駆動トランジスタをオンとして、前記少なくとも一対の有機ＥＬ素子に対して、前記交流駆動電圧源から交流駆動電圧を印加する。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、トップエミッション型の有機ＥＬ表示パネルを使用する表示装置において、シェーディングが発生するのを防止することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例１の有機ＥＬ表示装置の画素構造と、画素回路の回路構成を示す図である。
【図２】本発明の実施例１の有機ＥＬ表示装置の画素構造の一例を示す図である。
【図３】本発明の実施例１の有機ＥＬ表示装置の画素構造の他の例を示す図である。
【図４】本発明の実施例１の有機ＥＬ表示装置の駆動方法を説明するための図である。
【図５】本発明の実施例２の有機ＥＬ表示装置の画素構造と、画素回路の回路構成を示す図である。
【図６】本発明の実施例２の有機ＥＬ表示装置の変形例の画素構造と、画素回路の回路構成を示す図である。
【図７】本発明の実施例２の有機ＥＬ表示装置の駆動方法を説明するための図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。
図１は、本発明の実施例１の有機ＥＬ表示装置の画素構造と、画素回路の回路構成を示す図である。
本実施例の有機ＥＬ表示装置は、マトリクス状に配置された複数の画素（または、サブピクセル）を有する。これらの画素は、有機ＥＬ表示パネル上に形成される。
図１に示すように、有機ＥＬ表示パネルは、基板１０と、基板１０上に形成される画素回路部１１と、画素回路部１１上に形成される素子形成部１２と、素子形成部１２上に形成される誘電体膜１３と、誘電体膜１３上に形成される陰極配線部１４とを有する。
画素回路部１１と素子形成部１２とは、各画素毎に形成され、誘電体膜１３と陰極配線部１４とは、各画素に共通に形成される。なお、陰極配線部１４は、例えば、ＩＴＯ（Indium Tin Oxide）等の透明導電膜で構成される。
図１に示すように、各画素の素子形成部１２には、有機ＥＬ素子が形成されるが、本実施例では、各画素の素子形成部１２には、少なくとも一対の有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）が形成される。
ここで、素子形成部１２に形成される、少なくとも一対の有機ＥＬ素子（ＯＬＥＤ１）と有機ＥＬ素子（ＯＬＥＤ２）は、互いに並列で、ダイオード特性が互いに逆方向になるように接続される。
【００１０】
図１に示すように、各画素の画素回路には、データ線（Ｄａｔａ）と、走査線（Ｓｃａｎ）と、リセット線（Ｒｅｓｅｔ）と、消去線（Ｅｒａｓｅ）とが入力される。
各画素の画素回路は、駆動トランジスタ（ＴｒＤ）と、駆動トランジスタ（ＴｒＤ）のドレイン（または、ソース）とゲートとの間に接続されるスイッチングトランジスタ（Ｔｒ１）と、駆動トランジスタ（ＴｒＤ）のゲートとデータ線（Ｄａｔａ）との間に接続されるスイッチングトランジスタ（Ｔｒ２）と容量素子（Ｃ１）の直列回路と、スイッチングトランジスタ（Ｔｒ２）と容量素子（Ｃ１）の接続点に、基準電圧（ＧＮＤ）を入力するスイッチングトランジスタ（Ｔｒ３）とを有する。
ここで、スイッチングトランジスタ（Ｔｒ１）のゲートは、リセット線（Ｒｅｓｅｔ）に接続され、スイッチングトランジスタ（Ｔｒ２）のゲートは、走査線（Ｓｃａｎ）に接続され、スイッチングトランジスタ（Ｔｒ３）のゲートは、消去線（Ｅｒａｓｅ）に接続される。
陰極配線部１４は、誘電体膜１３を介して、一対の有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）と対向している。したがって、有機ＥＬ素子（ＯＬＥＤ１）のアノードと、有機ＥＬ素子（ＯＬＥＤ２）のカソードは、容量素子（Ｃ２）を介して、陰極配線部１４と接続される。
【００１１】
駆動トランジスタ（ＴｒＤ）のソース（または、ドレイン）は、交流駆動電圧源１５の一方の端子に接続され、交流駆動電圧源１５の他方の端子は、陰極配線部１４に接続される。
交流駆動電圧源１５は、点灯期間に、ｓｕｓｔａｉｎパルスを全画素に印加し、駆動トランジスタ（ＴｒＤ）がオンの画素のみ、駆動トランジスタ（ＴｒＤ）→有機ＥＬ素子（ＯＬＥＤ１）、あるいは、有機ＥＬ素子（ＯＬＥＤ２）→駆動トランジスタ（ＴｒＤ）の経路で、交流電流が流れ、有機ＥＬ素子（ＯＬＥＤ１）と、有機ＥＬ素子（ＯＬＥＤ２）が発光する。
このとき、一対の有機ＥＬ素子（ＯＬＥＤ１）と有機ＥＬ素子（ＯＬＥＤ２）とは、互いに並列で、ダイオード特性が互いに逆方向になるように接続されているため、画素回路側が正となる電圧の時でも、陰極配線部１４側が正となる電圧の場合でも、一対の有機ＥＬ素子（ＯＬＥＤ１）と有機ＥＬ素子（ＯＬＥＤ２）とは発光する。
【００１２】
図２は、本発明の実施例１の有機ＥＬ表示装置の画素構造の一例を示す図である。
図２に示すように、図１の素子形成部１２は、各画素毎に、電極２０と、有機層Ａ（２１Ａ）と、有機層Ｂ（２１Ｂ）と、電極２２とで構成される。なお、電極２０と、有機層Ａ（２１Ａ）と、有機層Ｂ（２１Ｂ）と、電極２２とは、周囲は誘電体層２３で覆われている。
電極２０と、有機層Ａ（２１Ａ）と、電極２２とが、有機ＥＬ素子（ＯＬＥＤ１）を構成し、電極２０と、有機層Ｂ（２１Ｂ）と、電極２２とが、有機ＥＬ素子（ＯＬＥＤ２）を構成する。
したがって、有機ＥＬ素子（ＯＬＥＤ１）において、電極２０がアノード電極を構成し、電極２２がカソード電極を構成し、有機ＥＬ素子（ＯＬＥＤ２）において、電極２２がアノード電極を構成し、電極２０がカソード電極を構成する。
有機層Ａ（２１Ａ）、および、有機層Ｂ（２１Ｂ）は、発光層のみの単一層構造、又は有機正孔輸送層と発光層から成る２層構造、或いは有機正孔輸送層と発光層及び有機電子輸送層から成る３層構造、さらには、これらの適当な層間に電子又は正孔の注入層やキャリアブロック層を挿入した複数の層からなる積層構造体で構成される。
図２の電極２０は、図１の駆動トランジスタ（ＴｒＤ）のドレイン（またはソース）に接続され、図２の電極２２と、誘電体膜１３と、陰極配線部１４とは、容量素子（Ｃ２）を形成する。
【００１３】
図３は、本発明の実施例１の有機ＥＬ表示装置の画素構造の他の例を示す図である。
図２では、電極２０は、有機ＥＬ素子（ＯＬＥＤ１）と有機ＥＬ素子（ＯＬＥＤ２）に対して共通に形成したが、図３では、電極２０を、有機ＥＬ素子（ＯＬＥＤ１）用の電極（２０Ａ）と、有機ＥＬ素子（ＯＬＥＤ２）用の電極（２０Ｂ）に分離し、それぞれ個別に形成したものである。
同様に、電極２２も、有機ＥＬ素子（ＯＬＥＤ１）用の電極（２２Ａ）と、有機ＥＬ素子（ＯＬＥＤ２）用の電極（２２Ｂ）に分離し、それぞれ個別に形成したものである。
図３では、有機ＥＬ素子（ＯＬＥＤ１）において、電極（２０Ａ）がアノード電極を構成し、電極（２２Ａ）がカソード電極を構成し、有機ＥＬ素子（ＯＬＥＤ２）において、電極（２２Ｂ）がアノード電極を構成し、電極（２０Ａ）がカソード電極を構成する。
図３の電極（２０Ａ）と電極（２０Ｂ）とは、図１の駆動トランジスタ（ＴｒＤ）のドレイン（またはソース）に接続され、図３の電極（２２Ａ）および電極（２２Ｂ）と、誘電体膜１３と、陰極配線部１４とは、容量素子（Ｃ２）を形成する。
なお、本実施例において、図２に示す電極２０、あるいは、電極２２の一方を、図３に示すように、有機ＥＬ素子（ＯＬＥＤ１）用と、有機ＥＬ素子（ＯＬＥＤ２）用の電極に分離し、それぞれ個別に形成してもよい。
【００１４】
本実施例では、サブフィールド法により、有機ＥＬ表示パネルに表示される画像の階調を制御する。
図４は、本発明の実施例１の有機ＥＬ表示装置の駆動方法を説明するための図である。  本実施例は、サブフィールド法を用いて階調表示する場合の印加電圧を示す図である。
図４では、１２８０（データ線）×７２０（走査線）個の画素の有機ＥＬ表示パネルを、１フレーム（Ｆｒａｍｅ）を６つのサブフィールドに分けて、点灯時間を制御することにより６ビットの階調表示（６４階調表示）を行う例を示している。なお、サブフィールドは、より点灯時間の長いサブフィールドを複数のサブフィールドに分割することも出来る。
各サブフィールドは、書込期間と点灯期間に大別される。
書込期間の動作は以下のようになる。
（１）全画素のリセット線（Ｒｅｓｅｔ）に、Ｒｅｓｅｔパルスを印加して、駆動トランジスタ（ＴｒＤ）の０点補正を行う。
即ち、全画素のリセット線（Ｒｅｓｅｔ）に、Ｒｅｓｅｔパルスを印加して、スイッチングトランジスタ（Ｔｒ１）をオンとして、駆動トランジスタ（ＴｒＤ）をダイオード接続とした後、スイッチングトランジスタ（Ｔｒ１）をオフとして、駆動トランジスタ（ＴｒＤ）のゲート電圧を閾値電圧とする。
（２）走査線（Ｓｃａｎ）に、順次、走査パルス（Ｓｃａｎパルス）を印加して、スイッチングトランジスタ（Ｔｒ２）をオンとするとともに、当該サブフィールドで点灯させる画素のデータ線（Ｄａｔａ）に、Ｄａｔａパルスを印加して、容量素子（Ｃ１）を充電する。これにより、当該サブフィールドで点灯させる画素の駆動トランジスタ（ＴｒＤ）がオン状態となる。
（３）前述した動作を、書込期間中に全画素に対して行う。
点灯期間には、全画素に対して、交流駆動電圧源１５からｓｕｓｔａｉｎパルスを印加し、駆動トランジスタ（ＴｒＤ）がオンとなった画素の、有機ＥＬ素子（ＯＬＥＤ１）と、有機ＥＬ素子（ＯＬＥＤ２）のみが発光する。
点灯期間終了後、全画素の消去線（Ｅｒａｓｅ）に、Ｅｒａｓｅパルスを印加し、全画素の容量素子（Ｃ１）の電荷を放電して、点灯期間を終了する。
その後、次のサブフィールドの動作に移る。
【００１５】
前述したように、トップエミッション型の有機ＥＬ表示パネルにおいて、色度視角対策でキャビティレス構造をとると、カソード電極の抵抗値が高いことによるシェーディングが発生する。
本実施例では、一つの画素に、有機ＥＬ素子（ＯＬＥＤ１）と有機ＥＬ素子（ＯＬＥＤ２）を、互いに並列で、ダイオード特性が互いに逆方向になるように配置する。そして、電極２０には直接給電し、電極２２は誘電体膜１３を介して陰極配線部１４に接続する。
したがって、本実施例では、陰極配線部１４と、有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）との直接オーミックコンタクトが不要であるので、独立した製造プロセスで陰極配線部１４を形成できるので、陰極配線部１４の抵抗値を下げることが可能となる。
これにより、陰極配線部１４の抵抗値による輝度シェーディングのない中型の有機ＥＬ表示パネル、あるいは、小画面のモバイル製品で、高効率でかつ色度視角の特性の良い薄型の有機ＥＬ表示パネルを実現することが可能となる。
【００１６】
図５は、本発明の実施例２の有機ＥＬ表示装置の画素構造と、画素回路の回路構成を示す図である。
本実施例の有機ＥＬ表示装置は、画素構造は、前述の実施例１と同じであるが、画素回路の構成が、前述の実施例１と相違する。
図５に示すように、本実施例では、スイッチングトランジスタ（Ｔｒ２）と容量素子（Ｃ１）の接続点と、スイッチングトランジスタ（Ｔｒ３）との間にスイッチングトランジスタ（Ｔｒ４）が接続される。
このスイッチングトランジスタ（Ｔｒ４）のゲートは、データ線（Ｄａｔａ）に接続される。そのため、スイッチングトランジスタ（Ｔｒ２）のドレイン（または、ソース）には、一定電位の電圧（Ｖｄａｔａ）が入力される。
図５において、走査線（Ｓｃａｎ）のインピーダンスが高い場合は、図６に示すように、スイッチングトランジスタ（Ｔｒ２）を省略することも可能である。
なお、図６は、本発明の実施例２の有機ＥＬ表示装置の変形例の画素構造と、画素回路の回路構成を示す図である
図６に示す画素回路は、スイッチングトランジスタ（Ｔｒ２）を省略して、容量素子（Ｃ１）の他端（駆動トランジスタ（ＴｒＤ）のゲートに接続される側と反対側の一端）を、走査線（Ｓｃａｎ）に接続して、容量素子（Ｃ１）に他端に、一定電位の電圧（Ｖｄａｔａ）を印加するようにしたものである。
【００１７】
図７は、本発明の実施例２の有機ＥＬ表示装置の駆動方法を説明するための図である。
図７では、１２８０（データ線）×７２０（走査線）個の画素の有機ＥＬ表示パネルで、２５６階調を表示を行う場合の印加電圧を示している。
本実施例では、フレーム（Ｆｒａｍｅ）は、１個の書込期間と、２５６個の点灯期間に分割される。
書込期間の動作は以下のようになる。
（１）全画素のリセット線（Ｒｅｓｅｔ）に、Ｒｅｓｅｔパルスを印加して、駆動トランジスタ（ＴｒＤ）の０点補正を行う。
即ち、全画素のリセット線（Ｒｅｓｅｔ）に、Ｒｅｓｅｔパルスを印加して、スイッチングトランジスタ（Ｔｒ１）をオンとして、駆動トランジスタ（ＴｒＤ）をダイオード接続とした後、スイッチングトランジスタ（Ｔｒ１）をオフとして、駆動トランジスタ（ＴｒＤ）のゲート電圧を閾値電圧とする。
（２）画素回路の構成が、図５の場合は、走査線（Ｓｃａｎ）に、順次、走査パルス（Ｓｃａｎパルス）を印加して、スイッチングトランジスタ（Ｔｒ２）をオンとして、画素の容量素子（Ｃ１）に、一定電位の電圧（Ｖｄａｔａ）を印加して、全ての画素の容量素子（Ｃ１）を充電する。これにより、全ての画素の駆動トランジスタ（ＴｒＤ）がオン状態となる。
なお、走査線（Ｓｃａｎ）に、順次、走査パルス（Ｓｃａｎパルス）を印加する代わりに、全ての走査線（Ｓｃａｎ）に走査パルス（Ｓｃａｎパルス）を一度に印加して、全ての画素の容量素子（Ｃ１）を一括して充電するようにしてもよい。
また、画素回路の構成が、図６の場合は、走査線（Ｓｃａｎ）に、順次、一定電位の電圧（Ｖｄａｔａ）を印加し、あるいは、全ての走査線（Ｓｃａｎ）に、一定電位の電圧（Ｖｄａｔａ）を一括して印加し、全ての画素の容量素子（Ｃ１）を充電する。
【００１８】
（１）点灯期間には、全画素に対して、交流駆動電圧源１５からｓｕｓｔａｉｎパルスが印加されるので、全画素の有機ＥＬ素子（ＯＬＥＤ１）と、有機ＥＬ素子（ＯＬＥＤ２）が発光する。
（２）低階調側から各階調毎に消去線（Ｅｒａｓｅ）に、順次、Ｅｒａｓｅパルスを印加する。この際、当該階調で消灯させる画素のデータ線（Ｄａｔａ）に、Ｄａｔａパルスを印加する。
これにより、当該階調で消灯させる画素の容量素子（Ｃ１）が放電され、駆動トランジスタ（ＴｒＤ）がオフ状態となるので、当該階調で消灯させる画素の有機ＥＬ素子（ＯＬＥＤ１）と、有機ＥＬ素子（ＯＬＥＤ２）が消灯する。
前述した動作を、２５６階調毎に順次実行して、２５６階調の画素が消灯したのちに、次のフレームとなる。これにより、ＰＷＭ方式に相当する駆動が可能となる。
本実施例においても、陰極配線部１４と、有機ＥＬ素子（ＯＬＥＤ１，ＯＬＥＤ２）との直接オーミックコンタクトが不要であるので、独立した製造プロセスで陰極配線部１４を形成できるので、陰極配線部１４の抵抗値を下げることが可能となる。
これにより、陰極配線部１４の抵抗値による輝度シェーディングのない中型の有機ＥＬ表示パネル、あるいは、小画面のモバイル製品で、高効率でかつ色度視角の特性の良い薄型の有機ＥＬ表示パネルを実現することが可能となる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【符号の説明】
【００１９】
１０  基板
１１  画素回路部
１２  素子形成部
１３，２３  誘電体膜
１４  陰極配線部
１５  交流駆動電圧源
２０，２０Ａ，２０Ｂ，２２，２２Ａ，２２Ｂ  電極
２１Ａ  有機層Ａ
２１Ｂ  有機層Ｂ
ＯＬＥＤ１，ＯＬＥＤ２  有機ＥＬ素子
Ｄａｔａ  データ線
Ｓｃａｎ  走査線
Ｒｅｓｅｔ  リセット線
Ｅｒａｓｅ  消去線
ＴｒＤ  駆動トランジスタ
Ｔｒ１〜Ｔｒ４  スイッチングトランジスタ
Ｃ１，Ｃ２  容量素子
【図１】
2015043021.tif 000003
【図２】
2015043021.tif 000004
【図３】
2015043021.tif 000005
【図４】
2015043021.tif 000006
【図５】
2015043021.tif 000007
【図６】
2015043021.tif 000008
【図７】
2015043021.tif 000009