(57)【要約】【課題】基板とともにＭＥＭＳ素子を収容する空洞を形成する膜の変形を抑制できるＭＥＭＳデバイスを提供すること。【解決手段】ＭＥＭＳデバイスは、基板と、前記基板上に設けられたＭＥＭＳ素子と、前記基板とともに前記ＭＥＭＳ素子を収納する空洞を形成し、複数の貫通孔を有する第１の膜とを備えている。前記ＭＥＭＳデバイスは、さらに、前記第１の膜上に設けられた第２の膜と、前記第２の膜上に設けられ、前記基板からの高さが互いに異なる第１の領域および前記第１の領域の外側の第２の領域に設けられた第３の膜を備えている。前記第１の領域に設けられた前記第３の膜は前記第２の領域に設けられた前記第３の膜よりも前記基板からの高さが低い。【選択図】      図１０Ａ
2015174150.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられたＭＥＭＳ素子と、
前記基板とともに前記ＭＥＭＳ素子を収納する空洞を形成し、複数の貫通孔を有する第１の膜と、
前記第１の膜上に設けられた第２の膜と、
前記第２の膜上に設けられ、前記基板からの高さが互いに異なる第１の領域および前記第１の領域の外側の第２の領域を有する第３の膜と
を具してなり、
前記第１の領域に設けられた前記第３の膜は前記第２の領域に設けられた前記第３の膜よりも前記基板からの高さが低いことを特徴とするＭＥＭＳデバイス。
【請求項２】
前記第１の領域に設けられた前記第３の膜は、前記ＭＥＭＳ素子の上方に配置されていることを特徴とする請求項１に記載のＭＥＭＳデバイス。
【請求項３】
前記第２の領域は、前記第１の領域を取り囲むように配置されていることを特徴とする請求項１または２に記載のＭＥＭＳデバイス。
【請求項４】
前記第３の膜は、前記第２の領域の外側に配置された第３の領域をさらに具備してなり、前記第３の領域に設けられた前記第３の膜は、前記基板からの高さが、前記第１の領域に設けられた前記第３の膜よりも高く、かつ、前記第２の領域に設けられた前記第３の膜よりも低いことを特徴とする請求項１ないし３のいずれか１項に記載のＭＥＭＳデバイス。
【請求項５】
基板上にＭＥＭＳ素子を形成する工程と、
前記基板上に前記ＭＥＭＳ素子を覆う犠牲層を形成する工程と、
前記犠牲層上に複数の貫通孔を有する第１の膜を形成する工程と、
前記複数の貫通孔を通して前記犠牲層を除去することにより、前記基板と前記第１の膜とにより前記ＭＥＭＳ素子を収納する空洞を形成する工程と、
前記第１の膜上に、前記複数の貫通孔を塞ぐように、第２の膜を形成する工程と、
前記第２の膜上に、前記基板からの高さが互いに異なる第１の領域および前記第１の領域の外側の第２の領域を有する第３の膜を形成する工程であって、前記第１の領域に設けられた前記第３の膜は前記第２の領域に設けられた前記第３の膜よりも前記基板からの高さが低い前記工程と
を具備してなることを特徴とするＭＥＭＳデバイスの製造方法。
【請求項６】
前記第１の領域に設けられた前記第３の膜は、前記ＭＥＭＳ素子の上方に配置されていることを特徴とする請求項５に記載のＭＥＭＳデバイスの製造方法。
【請求項７】
前記第３の膜を形成する工程は、
前記第２の膜上に、前記第３の膜となる膜を形成する工程と、
前記第１の領域に対応する前記第３の膜の領域が露出し、かつ、前記第２の領域に対応する前記第３の膜の領域が覆われるように、前記第３の膜となる前記膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記第３の膜となる前記膜をエッチングすることにより、前記第１の領域に対応する前記第３の膜の前記領域の高さを前記第２の領域に対応する前記第３の膜よりも低くする工程と
を具備してなることを特徴とする請求項５または６に記載のＭＥＭＳデバイスの製造方法。
【請求項８】
前記第３の膜を形成する工程の後に、粘着性を有するテープの粘着面を前記第３の膜の前記第２の領域に設けられた前記第３の膜に貼り付けた状態で、前記基板の裏面を研磨して前記基板を薄くする工程と、前記薄くした基板をダイシングすることにより、前記基板から前記ＭＥＭＳ素子、前記第１の膜、前記第２の膜および前記第３の膜を含むチップを取り出す工程とをさらに具備してなることを特徴とする請求項５ないし７のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＭＥＭＳ（Micro Electro Mechanical Systems）素子を含むデバイス（ＭＥＭＳデバイス）およびその製造方法に関する。
【背景技術】
【０００２】
ＭＥＭＳ素子を含むデバイスの製造方法の一つとして、ウェハの表面上に複数の封止されたＭＥＭＳ素子を形成し、前記複数の封止されたＭＥＭＳデバイスをテープで固定した状態で、前記ウェハをその裏面から研磨して前記ウェハを薄くし、そして、前記薄くしたウェハをダイシングして、前記ウェハから複数のＭＥＭＳデバイスを取り出す方法が知られている。
【０００３】
ＭＥＭＳ素子は、基板上に形成された固定電極（下部電極）と、この固定電極の上方に形成された可動電極（上部電極）とを備えている。基板上にはさらにダイヤフラムが形成されている。基板およびダイヤフラムは、固定電極および可動電極を収容する空洞を形成する。ＭＥＭＳ素子は基板およびダイヤフラによって封止される。ダイヤフラムは、複数の貫通孔を有するキャップ膜と、このキャップ膜上に形成され、前記複数の貫通孔を塞ぐためのキャップ膜とを含む。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９６０７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、基板とともにＭＥＭＳ素子を収容する空洞を形成する膜に起因する特性劣化を抑制できるＭＥＭＳデバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態のＭＥＭＳデバイスは、基板と、前記基板上に設けられたＭＥＭＳ素子と、前記基板とともに前記ＭＥＭＳ素子を収納する空洞を形成し、複数の貫通孔を有する第１の膜とを備えている。前記ＭＥＭＳデバイスは、さらに、前記第１の膜上に設けられた第２の膜と、前記第２の膜上に設けられ、前記基板からの高さが互いに異なる第１の領域および前記第１の領域の外側の第２の領域に設けられた第３の膜を備えている。前記第１の領域に設けられた前記第３の膜は前記第２の領域に設けられた前記第３の膜よりも前記基板からの高さが低い。
【０００７】
実施形態のＭＥＭＳデバイスの製造方法は、基板上にＭＥＭＳ素子を形成する工程と、前記基板上に前記ＭＥＭＳ素子を覆う犠牲層を形成する工程と、前記犠牲層上に複数の貫通孔を有する第１の膜を形成する工程と、前記複数の貫通孔を通して前記犠牲層を除去することにより、前記基板と前記第１の膜とにより前記ＭＥＭＳ素子を収納する空洞を形成する工程とを備えている。前記製造方法は、さらに、前記第１の膜上に、前記複数の貫通孔を塞ぐように、第２の膜を形成する工程と、前記第２の膜上に、前記基板からの高さが互いに異なる第１の領域および前記第１の領域の外側の第２の領域に設けられた第３の膜を形成する工程とを備えている。前記第１の領域に設けられた前記第３の膜は前記第２の領域に設けられた前記第３の膜よりも前記基板からの高さが低い。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図２】図２は、図１に続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図３】図３は、図２に続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図４】図４は、図３に続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図５】図５は、図４に続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図６】図６は、図５に続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図７】図７は、図６に続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図８】図８は、図７に続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図９Ａ】図９Ａは、図８に続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図９Ｂ】図９Ｂは、図９Ａの第３のキャップ膜の平面パターンを示す平面図である。
【図１０Ａ】図１０Ａは、図９Ａに続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図１０Ｂ】図１０Ｂは、図１０Ａの第３のキャップ膜の平面パターンを示す平面図である。
【図１１】図１１は、図１０に続く第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。
【図１２】図１２は、比較例の問題点を説明するための断面図である。
【図１３】図１３は、第２の実施形態に係るＭＥＭＳデバイスを説明するための断面図である。
【図１４】図１４は、第２の実施形態に係るＭＥＭＳデバイスのアンカー部の形成方法を説明するための断面図である。
【図１５】図１５は、図１４に続く第２の実施形態に係るＭＥＭＳデバイスのアンカー部の形成方法を説明するための断面図である。
【図１６】図１６は、第３の実施形態に係るＭＥＭＳデバイスを説明するための断面図である。
【図１７】図１７は、第３の実施形態に係るＭＥＭＳデバイスの第３のキャップ膜の平面パターンの一例を示す図である。
【図１８】図１８は、第３の実施形態に係るＭＥＭＳデバイスの第３のキャップ膜の形成方法の一例を説明するための断面図である。
【図１９】図１９は、図１８に続く第３の実施形態に係るＭＥＭＳデバイスの領域を含む第３のキャップ膜の形成方法の一例を説明するための断面図である。
【図２０】図２０は、図１９に続く第３の実施形態に係るＭＥＭＳデバイスの第３のキャップ膜の形成方法の一例を説明するための断面図である。
【図２１】図２１は、第３の実施形態のＭＥＭＳデバイスの変形例を説明するための断面図である。
【図２２】図２２は、第３の実施形態のＭＥＭＳデバイスの変形例の第３のキャップ膜の平面パターンを示す平面図である。
【図２３】図２３は、第３の実施形態のＭＥＭＳデバイスの他の変形例の第３のキャップ膜の平面パターンを示す平面図である。
【図２４】図２４は、第１の実施形態のＭＥＭＳデバイスの変形例を説明するための断面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら本発明の実施形態を説明する。図面において、同一符号は同一符号または相当部分を付してあり、重複した説明は必要に応じて行う。
【００１０】
（第１の実施形態）
図１−図１１は、第１の実施形態に係るＭＥＭＳデバイスの製造方法を説明するための断面図である。本実施形態では、前工程で複数のＭＥＭＳ素子をウェハ上で薄膜によって一括封止する場合（インラインＷＬＰ（Wafer Level Package））について説明するが、以下の説明では、簡単のために、一つのＭＥＭＳデバイスについて説明する。本実施例のＭＥＭＳデバイスは、例えば、ＲＦ用キャパシタとして用いられる。
【００１１】
［図１］
半導体基板１００上に絶縁膜１０１が形成される。半導体基板１００は、例えば、シリコン基板である。シリコン基板の代わりに、ＳＯＩ基板などの半導体基板を用いても構わない。絶縁膜１０１は、例えば、シリコン酸化膜である。以下、半導体基板１００と絶縁膜１０１とをまとめて基板ともいう。
【００１２】
次に、絶縁膜１０１上に、第１の配線（固定電極）１０２となる導電膜が形成される。フォトリソグラフィ法およびエッチング法を用いて、上記導電膜を加工することにより、第１の配線１０２が形成される。上記エッチング法は、例えば、ＲＩＥ（Reactive Ion Etching）法である。ＲＩＥ法の代わりに、ウエットエッチング法を用いても構わない。前記導電膜は、例えば、アルミニウム膜である。このアルミニウム膜は、例えば、スパッタリング法を用いて形成される。第１の配線１０２の厚さは、例えば、数百ｎｍ〜数μｍである。
【００１３】
次に、絶縁膜１０１および第１の配線１０２を含む領域上にパッシベーション膜１０３が形成され、そして、フォトリソグラフィ法よびＲＩＥ法を用いてパッシベーション膜１０３中に、第１の配線１０２に達する貫通孔が形成される。パッシベーション膜１０３は、例えば、ＣＶＤ（Chemical Vapor Deposition）法により形成される。パッシベーション膜１０３は、例えば、シリコン酸化膜やシリコン窒化膜等の絶縁膜である。パッシベーション膜１０３の厚さは、例えば、数十ｎｍ〜数μｍである。
【００１４】
［図２］
第１の配線１０２およびパッシベーション膜１０３の上に、所定の形状を有する第１の犠牲層１０５が形成される。第１の犠牲層１０５は、パッシベーション膜１０３の貫通孔に連通する貫通孔を有する。第１の犠牲層１０５は、例えば、ポリイミド等の有機物を材料とする絶縁膜である。第１の犠牲層１０５の厚さは、例えば、数百ｎｍ〜数μｍである。
【００１５】
第１の犠牲層１０５を形成するためには、例えば、以下の三つの方法がある。
【００１６】
第１の方法は、塗布法により第１の犠牲層１０５となる絶縁膜（塗布膜）が数百ｎｍ〜数μｍの厚さでもって全面に形成され、その後、露光および現像により上記塗布膜の不要な部分が除去されることにより、所望形状を有する第１の犠牲層１０５が形成される。
【００１７】
第２の方法は、上記塗布膜が形成された後、リソグラフィ法を用いて上記塗布膜上にレジストパターンが形成され、このレジストパターンをマスクにして上記塗布膜がＲＩＥ法を用いてエッチングされることにより、所定の形状を有する第１の犠牲層１０５が形成される。
【００１８】
第３の方法は、上記塗布膜が形成され、その後、上記塗布膜上にハードマスクが形成され、これをマスクにして塗布膜がＲＩＥ法またはウエットプロセスによりエッチングされることにより、所定の形状を有する第１の犠牲層１０５が形成される。上記ハードマスクを形成する工程は、上記塗布膜上にシリコン酸化膜またはシリコン窒化膜等の絶縁膜を形成する工程と、この絶縁膜上にレジストパターンを形成する工程と、このレジストパターンをマスクにして上記絶縁膜をＲＩＥプロセスによりエッチングする工程とを含む。
【００１９】
［図３］
パッシベーション膜１０３および第１の犠牲層１０５の貫通孔が埋められるようにアルミニウム膜等の導電膜が全面に形成され、その後、前記導電膜を加工することにより、複数の第２の配線（可動電極）１０６が形成される。上記導電膜の加工は、例えば、フォトリソグラフィ法およびＲＩＥ法を用いて行われる。ＲＩＥ法の代わりにウエットエッチング法を用いても構わない。第２の配線１０６の厚さは、例えば、数百ｎｍ〜数μｍである。図３に示された中央の第２の配線１０６は、パッシベーション膜１０３および第１の犠牲層１０５の貫通孔を介して、第１の配線１０２に接続される。
【００２０】
［図４］
厚さ数百ｎｍ〜数μｍのシリコン窒化膜等の絶縁膜がＣＶＤ法により堆積され、その後、上記絶縁膜をフォトリソグラフィ法およびエッチング法を用いて加工することにより、第２の配線１０６同士を接続する絶縁性の接続部（ばね）１０７が形成される。これでＭＥＭＳ素子１０２，１０６，１０７が完成する。ここでは、絶縁性の接続部とする例を示しているが、金属で形成された接続部、つまり、導電性の接続部を用いても構わない。
【００２１】
［図５］
続いて、ＷＬＰ（Wafer Level Package）の工程に入る。
【００２２】
ＭＥＭＳ素子の固定電極１０２、可動電極１０６および接続部１０７を含む領域を覆う所定の形状を有する第２の犠牲層１０８が形成される。第２の犠牲層１０８の上面は例えば平坦である。第２の犠牲層１０８は、例えば、塗布法により、ポリイミド等の有機物を材料とする厚さ数百ｎｍ〜数μｍの膜（塗布膜）を形成し、その後、この塗布膜をパターニングすることによる得られる。
【００２３】
上記塗布膜のパターニング方法については、第２の犠牲層１０８の塗布後に、露光および現像により第２の犠牲層１０８の不要な部分を除去する方法、または、リソグラフィ法を用いて第２の犠牲層１０８上にレジストパターンを形成し、このレジストパターンをマスクにして第２の犠牲層１０８をＲＩＥ法を用いてエッチングすることにより、第２の犠牲層１０８の不要な部分を除去する方法、または、第２の犠牲層１０８上にハードマスクを形成し、このハードマスクをマスクにして第２の犠牲層１０８をＲＩＥ法またはウエットプロセスによりエッチングすることにより、第２の犠牲層１０８の不要な部分を除去する方法がある。
【００２４】
［図６］
第２の犠牲層１０８上に貫通孔１０９を有する第１のキャップ膜１１０が形成される。本実施形態では、貫通孔１０９は、第１のキャップ膜１１０の上面（天井）に形成されている。貫通孔１０９は、第１および第２の犠牲層１０５，１０８を除去するためのガスを第１のキャップ膜１１０内に供給するために利用される。第１のキャップ膜１１０は数百ｎｍ〜数μｍの無機薄膜（例えば、シリコン酸化膜）である。第１のキャップ膜１１０は、例えば、ＣＶＤプロセスにより形成される。
【００２５】
貫通孔１０９は、例えば、上記無機薄膜上に複数の貫通孔を有するレジストパターン（不図示）を形成し、このレジストパターンをマスクにして上記無機薄膜をＲＩＥ法またはウエットエッチング法を用いて加工することにより得られる。
【００２６】
［図７］
酸素（Ｏ2 ）ガス等を用いたアッシングにより、上記複数の貫通孔を有するレジストパターン、第１の犠牲層１０５、第２の犠牲層１０８が除去される。これにより、ＭＥＭＳ素子がリリースされ、半導体基板１００と第１のキャップ膜１１０とにより、ＭＥＭＳ素子の動作空間である空洞（キャビティ）１１１が形成される。
【００２７】
［図８］
第１のキャップ膜１１０上に第２のキャップ膜１１２が塗布法により形成される。本実施形態では、第２のキャップ膜１１２は、ポリイミド系樹脂等の有機物を材料とする有機膜（絶縁膜）とする。この場合、第２のキャップ膜１１２は、第１のキャップ膜１１０の複数の貫通孔を埋めるように形成でき、そして、第２のキャップ膜１１２は第１のキャップ膜１１０よりもガス透過率が高くなる。第２のキャップ膜１１２は、貫通孔１０９の複数の貫通孔を埋めていなくても、上記複数の貫通孔を塞いでいればよい。
【００２８】
［図９Ａおよび図９Ｂ］
第２のキャップ膜１１２上に、第３のキャップ膜１１３が形成される。図９Ｂは第３のキャップ膜１１３の平面パターンを示しており、本実施形態では第３のキャップ膜１１３は八角形の平面パターンを有するとするが、その平面パターン八角形には限定されない。第３のキャップ膜１１３は防湿膜としての役割を果たす。そのためには、第３のキャップ膜１１３は、第２のキャップ膜１１２よりもガス透過率が低いことが好ましい。このようなガス透過率の関係は、例えば、第３のキャップ膜１１３はＣＶＤ法による堆積膜とし、第２のキャップ膜１１２はスピンコート法による塗布膜とすることで、実現できる。
【００２９】
第３のキャップ膜１１３を形成するためのプロセスは、例えば、数百ｎｍ〜数μｍのシリコン窒化膜等の絶縁膜をＣＶＤ法により形成すること、前記絶縁膜上にフォトリソグラフィ法を用いて八角形の平面パターンを有するレジストパターンを形成すること、前記レジストパターンをマスクにして前記絶縁膜をＲＩＥ法またはウエットエッチング法を用いて加工することを含む。
【００３０】
［図１０Ａおよび図１０Ｂ］
リソグラフィ法およびエッチング法を用いて第３のキャップ膜１１３を加工し、基板からの高さが互いに異なる第１の領域に設けられた膜１１３Ａおよび第２の領域に設けられた膜１１３Ｂを有する第３のキャップ膜１１３に形成する。図１０Ｂは膜１１３Ａ，１１３Ｂを有する第３のキャップ膜１１３の平面パターンを示している。
【００３１】
膜１１３Ａは膜１１３Ｂよりも基板からの高さが低く、膜１１３Ｂは、膜１１３Ａの外側にあり、膜１１３Ａを取り囲むように配置されている。膜１１３Ａは、膜１１３Ｂよりも厚い。
【００３２】
本実施形態のＷＬＰの薄膜ドーム（キャップ膜１１０，１１２，１１３）の上部側は、周辺部（膜１１３Ｂ）に対して中央部（膜１１３Ａ）の高さが低い形状を有する。
【００３３】
図９の工程で、例えば、第３のキャップ膜１１３として厚さ１０μｍのシリコン窒化膜を形成した場合、膜１１３Ｂに対して、膜１１３Ａの高さは例えば７μｍ低くする。この場合、膜１１３Ａの残膜は３μｍである。このような高低差を有する構造（リセス構造）は、例えば、以下のプロセスで得られる。すなわち、上記シリコン窒化膜上に平面パターンが八角形のレジストパターン（不図示）を形成し、このレジストパターンをマスクにしてＲＩＥ法を用いて上記シリコン窒化膜をエッチングすることにより、上記リセス構造が得られる。
【００３４】
［図１１］
第３のキャップ膜１１３の上方にダイシングテープ１１５を配置し、ダイシングテープ１１５の粘着面を第３のキャップ膜１１３の上面に貼付け、ＭＥＭＳデバイスをダイシングテープ１１５で固定する。
【００３５】
ダイシングテープ１１５を第３のキャップ膜１１３に貼り付けるときに、第３のキャップ膜１１３の膜１１３Ｂはダイシングテープ１１５から力２０１を受ける。しかし、第３のキャップ膜１１３の膜１１３Ａはダイシングテープ１１５から力を受けない。その結果、ＭＥＭＳ素子上に位置する膜１１３Ａの変形は抑制され、薄膜ドーム（キャップ膜１１０，１１２，１１３）の変形は抑制される。力２０１の大きさは、例えば、大気圧の５倍から１０倍である。
【００３６】
第３のキャップ膜１１３の上面が平坦または略平坦な場合（比較例）、ダイシングテープを第３のキャップ膜１１３に貼付けると、図１３に示すように、ＭＥＭＳ素子上に位置する第３のキャップ膜１１３はダイシングテープ１１５から力２０１を受け、ＭＥＭＳ素子上に位置する膜１１３Ａは変形する。その結果、例えば、ＭＥＭＳデバイスの特性の劣化につながる、第１のキャップ膜１１０の接続部１０７への接触が発生する。本実施形態の場合、上記の通りに、第３のキャップ膜１１３の膜１１３Ａはダイシングテープ１１５から力を受けないので、第１のキャップ膜１１０が接続部１０７に接触することは抑制される。
【００３７】
この後は、周知の工程が行われる。例えば、ＭＥＭＳデバイスをダイシングテープ１１５で固定した状態で、半導体基板１００（ウェハ）をその裏面から研磨して半導体基板１００を薄くする工程、薄くした基板をダイシングして、基板から複数のＭＥＭＳデバイス（チップ）を取り出す工程が行われる。
【００３８】
以上述べたように本実施形態によれば、ＭＥＭＳ製造時において、基板とともにＭＥＭＳ素子を収容する空洞を形成する薄膜ドーム膜の変形を抑制できる。これにより薄膜ドーム膜に起因するＭＥＭＳデバイスの歩留まり低下や特性劣化を抑制できる。その結果、精度および応答性が良好なＭＥＭＳデバイおよびその製造方法を提供できるようになる。
【００３９】
（第２の実施形態）
図１３は、第２の実施形態に係るＭＥＭＳデバイスを説明するための断面図である。
【００４０】
本実施形態が第１の実施形態と異なる点は、可動電極１０６がアンカー部４０１を介して薄膜ドーム（キャップ膜１１０，１１２，１１３）に接続されていることにある。
【００４１】
その結果、薄膜ドーム（キャップ膜１１０，１１２，１１３）にかかる圧力が可動電極１０６に伝わり、圧力センサの機能を有するＭＥＭＳデバイスが実現される。
【００４２】
圧力センサの感度を高めるためには、外気圧の変化に応じて可動電極１０６が上方向または下方向に可動し、固定電極１０２と可動電極１０６との間の距離が容易に変動する必要がある。そのためには、膜１１３Ｂよりも内側の部分の、薄膜ドーム（キャップ膜１１０，１１２，１１３）の厚さは、より薄い方がよい。例えば、膜１１３Ａの厚さは、例えば、３〜５μｍである。膜１１３Ａの下の第２のキャップ膜１１２の上面部の厚さも、例えば、３〜５μｍである。第２のキャップ膜１１２の上面部の下の第１のキャップ膜１１０の厚さは、例えば、３μｍである。
【００４３】
図１４および図１５は、アンカー部４０１の形成方法の一例を説明するための断面図である。この形成方法では、アンカー部４０１は第１のキャップ膜１１０と同じ絶縁膜で形成される。
【００４４】
図５の工程の後、図１４に示すように、アンカー部４０１に対応する領域に開口部２０３を有する第２の犠牲層１０８を形成する。次に、図１５に示すように、第１のキャップ膜１１０およびアンカー部４０１としての絶縁膜１１０を形成する。図１４に示された開口部２０３は絶縁膜１１０によって埋め込まれる。この後は、図６の場合と同様に、第１のキャップ膜１１０中に貫通孔が形成される。
【００４５】
なお、アンカー部４０１および第１のキャップ膜１１０はそれぞれ異なる材料で形成されていても構わない。この場合、アンカー部４０１が形成された後、第１のキャップ膜１１０が形成される。
【００４６】
（第３の実施形態）
図１６は、第３の実施形態に係るＭＥＭＳデバイスを説明するための断面図である。
【００４７】
本実施形態のＭＥＭＳデバイスが第２の実施形態と異なる点は、第３のキャップ膜１１３が第３の領域に形成された膜１１３Ｃを備えていることにある。膜１１３Ｃは、膜１１３Ｂの外側に設けられている。
【００４８】
第３のキャップ膜１１３は、膜１１３Ｃによって横方向に厚くなるので、横方向から加わる力による薄膜ドームの変形を抑制できる。横方向とは、例えば、膜の積層方向に対して垂直方向のことである。
【００４９】
また、本実施形態では、図１６に示すように、膜１１３Ｃの高さｈ２は、膜１１３Ａの高さｈ１よりも高くし、膜１１３Ｃは膜１１３Ａよりも厚い。これにより、ダイシングテープの貼付時（図１１）に、膜１１３Ｂがダイシングテープから受けた力は膜１１３Ｃに分散されて、膜１１３Ｂにかかる荷重は低減される。その結果、ＭＥＭＳ素子上に位置する膜１１３Ａの変形はより効果的に抑制される。
【００５０】
図１７に、本実施形態の膜１１３Ｃを含む第３のキャップ膜１１３の平面パターンの一例を示す。図１７には、八角形の平面パターンを有する第３のキャップ膜１１３が示されている。
【００５１】
図１８−図２０は、本実施形態の第３のキャップ膜１１３の形成方法の一例を説明するための断面図である。
【００５２】
第２のキャップ膜１１２を形成した後、図１８に示すように、全面に厚さｈ２の第３のキャップ膜となる絶縁膜１１３を形成する。次に、図１９に示すように、絶縁膜１１３上に第２の領域および第３の領域となる部分を覆うレジストパターン１１６を形成する。そして、図２０に示すように、第１の領域となる部分の高さがｈ１となるまで、レジストパターン１１６をマスクにして絶縁膜１１３をエッチングすることにより、第１の領域、第２の領域および第３の領域を含む第３のキャップ膜１１３が得られる。その後、レジストパターン１１６は除去される。
【００５３】
図２１は、本実施形態のＭＥＭＳデバイスの変形例を説明するための断面図である。この変形例は、第３のキャップ膜１１３の膜１１３Ｃの一部が除去されている。
【００５４】
図２２は、本変形例の第３のキャップ膜１１３の平面パターンの一例を示す平面図である。図２２に示すように、本変形例の膜１１３Ｃは、格子状のパターンを備えている。言い換えれば、膜１１３Ｃは、複数の開口部を有する絶縁体で構成されている。
【００５５】
図２３は、本実施形態のＭＥＭＳデバイスのさらに別の変形例を説明するための第３のキャップ膜１１３の平面パターンを示す平面図である。図２３に示すように、本変形例の膜１１３Ｃは、複数の島状のパターンを備えている。言い換えれば、膜１１３Ｃは、複数の島状の絶縁体で構成されている。
【００５６】
また、第１の実施形態の変形例としては、例えば、図２４に示すように、第３のキャップ膜１１３の膜１１３Ａ上に凸形状の第４の領域１１３Ｄが設けられた構造があげられる。
【００５７】
第４の領域１１３Ｄの高さは、ダイシングテープ１１５を第３のキャップ膜１１３に貼り付けるときに、第４の領域１１３Ｄがダイシングテープ１１５から力を受けないように設定される。第４の領域１１３Ｄの平面パターンは、例えば、八角形である。
【００５８】
以上述べた実施形態の上位概念、中位概念および下位概念の一部または全ては、例えば以下のような付記１−２０で表現できる。
【００５９】
［付記１］
基板と、
前記基板上に設けられたＭＥＭＳ素子と、
前記基板とともに前記ＭＥＭＳ素子を収納する空洞を形成し、複数の貫通孔を有する第１の膜と、
前記第１の膜上に設けられた第２の膜と、
前記第２の膜上に設けられ、前記基板からの高さが互いに異なる第１の領域および前記第１の領域の外側の第２の領域を有する第３の膜と
を具してなり、
前記第１の領域に設けられた前記第３の膜は前記第２の領域に設けられた前記第３の膜よりも前記基板からの高さが低いことを特徴とするＭＥＭＳデバイス。
【００６０】
［付記２］
前記第１の領域に設けられた前記第３の膜は、前記ＭＥＭＳ素子の上方に配置されていることを特徴とする付記１に記載のＭＥＭＳデバイス。
【００６１】
［付記３］
前記第１の領域に設けられた前記第３の膜は、前記第２の領域に設けられた前記第３の膜よりも厚いことを特徴とする付記１または２に記載のＭＥＭＳデバイス。
【００６２】
［付記４］
前記第２の領域は、前記第１の領域を取り囲むように配置されていることを特徴とする付記１ないし３のいずれか１項に記載のＭＥＭＳデバイス。
【００６３】
［付記５］
前記ＭＥＭＳ素子は、
前記基板上に固定された第１電極と、
前記第１電極の上方に対向して配置され、上下方向に可動である第２電極と、
前記第１のキャップ膜と同じ材料で形成され、前記第１のキャップ膜と前記第２電極とを接続するためのアンカー部と
を具備してなることを特徴とする付記１ないし４のいずれか１項に記載のＭＥＭＳデバイス。
【００６４】
［付記６］
前記第１の領域に設けられた前記第３の膜の厚さは、外気圧の変化に応じて前記第２電極が上方向または下方向に可動するように設定されていることを特徴とする付記５に記載のＭＥＭＳデバイス。
【００６５】
［付記７］
前記第３の膜は、前記第２の領域の外側に配置された第３の領域をさらに具備してなることを特徴とする付記１ないし６のいずれ１項に記載のＭＥＭＳデバイス。
【００６６】
［付記８］
前記第３の領域に設けられた前記第３の膜は、前記基板からの高さが、前記第１の領域に設けられた前記第３の膜よりも高く、かつ、前記第２の領域に設けられた前記第３の膜よりも低いことを特徴とする付記７に記載のＭＥＭＳデバイス。
【００６７】
［付記９］
前記第３の領域は、複数の島状のパターンまたは格子状のパターンを有することを特徴とする付記７または８に記載のＭＥＭＳデバイス。
【００６８】
［付記１０］
前記第２の膜は前記複数の貫通孔を埋めるように設けられていることを特徴とする付記１に記載のＭＥＭＳデバイス。
【００６９】
［付記１１］
前記第１の膜、前記第２の膜および前記第３の膜はそれぞれ絶縁性の膜であることを特徴とする付記１に記載のＭＥＭＳデバイス。
【００７０】
［付記１２］
前記第２の膜は、前記第１の膜よりもガス透過率が高いことを特徴とする付記１に記載のＭＥＭＳデバイス。
【００７１】
［付記１３］
前記第３の膜は、前記第２の膜よりもガス透過率が低いことを特徴とする付記１に記載のＭＥＭＳデバイス。
【００７２】
［付記１４］
前記基板は、半導体基板と、前記半導体基板上に設けられた絶縁膜とを含むことを特徴とする付記１ないし１３のいずれか１項に記載のＭＥＭＳデバイス。
【００７３】
［付記１５］
基板上にＭＥＭＳ素子を形成する工程と、
前記基板上に前記ＭＥＭＳ素子を覆う犠牲層を形成する工程と、
前記犠牲層上に複数の貫通孔を有する第１の膜を形成する工程と、
前記複数の貫通孔を通して前記犠牲層を除去することにより、前記基板と前記第１の膜とにより前記ＭＥＭＳ素子を収納する空洞を形成する工程と、
前記第１の膜上に、前記複数の貫通孔を塞ぐように、第２の膜を形成する工程と、
前記第２の膜上に、前記基板からの高さが互いに異なる第１の領域および前記第１の領域の外側の第２の領域を有する第３の膜を形成する工程であって、前記第１の領域に設けられた前記第３の膜は前記第２の領域に設けられた前記第３の膜よりも前記基板からの高さが低い前記工程と
を具備してなることを特徴とするＭＥＭＳデバイスの製造方法。
【００７４】
［付記１６］
前記第１の領域に設けられた前記第３の膜は、前記ＭＥＭＳ素子の上方に配置されていることを特徴とする付記１５に記載のＭＥＭＳデバイスの製造方法。
【００７５】
［付記１７］
前記第３の膜を形成する工程は、
前記第２の膜上に、前記第３の膜となる膜を形成する工程と、
前記第１の領域に対応する前記第３の膜の領域が露出し、かつ、前記第２の領域に対応する前記第３の膜の領域が覆われるように、前記第３の膜となる前記膜上にレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記第３の膜となる前記膜をエッチングすることにより、前記第１の領域に対応する前記第３の膜の前記領域の高さを前記第２の領域に対応する前記第３の膜よりも低くする工程と
を具備してなることを特徴とする付記１５または１６に記載のＭＥＭＳデバイスの製造方法。
【００７６】
［付記１８］
前記第３の膜を形成する工程は、前記第２の領域の外側に配置された第３の領域に設けられた第３の膜を形成することを含むことを特徴とする付記１５ないし１７のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【００７７】
［付記１９］
前記第３の膜を形成する工程の後に、粘着性を有するテープの粘着面を前記第３の膜の前記第２の領域に設けられた前記第３の膜に貼り付けた状態で、前記基板の裏面を研磨して前記基板を薄くする工程と、前記薄くした基板をダイシングすることにより、前記基板から前記ＭＥＭＳ素子、前記第１の膜、前記第２の膜および前記第３の膜を含むチップを取り出す工程とをさらに具備してなることを特徴とする付記１５ないし１８のいずれか１項に記載のＭＥＭＳデバイスの製造方法。
【００７８】
［付記２０］
前記基板は、半導体基板と、前記半導体基板上に設けられた絶縁膜とを含むことを特徴とする付記１５ないし１９のいずれか１項に記載のＭＥＭＳデバイス。
【００７９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８０】
１００…半導体基板、１０１…絶縁膜、１０２…第１の配線（固定電極）、１０３…パッシベーション膜、１０５…第１の犠牲層、１０６…第２の配線（可動電極）、１０７…接続部（ばね）、１０８…第２の犠牲層、１０９…貫通孔、１１０…空洞（キャビティ）、１１１…第１のキャップ膜（第１の膜）、１１２…第２のキャップ膜（第２の膜）、１１２…レジストパターン、１１３…第３のキャップ膜（第３の膜）、１１３Ａ…第１の領域に形成された膜、１１３Ｂ…第２の領域に形成された膜、１１３Ｃ…第３の領域に形成された膜、１１３Ｄ…第４の領域、１１５…ダイシングテープ（粘着性を有するテープ）、１１６…レジストパターン、２０１…力、３０１…ウェハ、３０２…ＭＥＭＳデバイス、４０１…アンカー部
【図１】
2015174150.tif 000003
【図２】
2015174150.tif 000004
【図３】
2015174150.tif 000005
【図４】
2015174150.tif 000006
【図５】
2015174150.tif 000007
【図６】
2015174150.tif 000008
【図７】
2015174150.tif 000009
【図８】
2015174150.tif 000010
【図９Ａ】
2015174150.tif 000011
【図９Ｂ】
2015174150.tif 000012
【図１０Ａ】
2015174150.tif 000013
【図１０Ｂ】
2015174150.tif 000014
【図１１】
2015174150.tif 000015
【図１２】
2015174150.tif 000016
【図１３】
2015174150.tif 000017
【図１４】
2015174150.tif 000018
【図１５】
2015174150.tif 000019
【図１６】
2015174150.tif 000020
【図１７】
2015174150.tif 000021
【図１８】
2015174150.tif 000022
【図１９】
2015174150.tif 000023
【図２０】
2015174150.tif 000024
【図２１】
2015174150.tif 000025
【図２２】
2015174150.tif 000026
【図２３】
2015174150.tif 000027
【図２４】
2015174150.tif 000028