(57)【要約】【課題】センサ電圧に依らずに増幅率を変化させることが可能な増幅器を提供する。【解決手段】差動増幅回路（１０）と、入力抵抗部（２０）と、帰還抵抗部（３０）と、を有する増幅器であって、帰還抵抗部および入力抵抗部の少なくとも一方は、自身が設けられた配線に直列接続された複数の基本抵抗（５０ａ〜５０ｃ）と、複数の基本抵抗の内の任意の２つの間の中点に設けられた可変抵抗部（６０ａ〜６０ｃ）と、を有し、可変抵抗部は、２つの基本抵抗の中点から基準電位に向かって順に直列接続された抵抗（６４ａ〜６４ｃ，６５ａ〜６５ｃ）とスイッチ（６６ａ〜６６ｃ，６７ａ〜６７ｃ）、および、スイッチの駆動を制御する制御部（６３）を有し、スイッチはＭＯＳＦＥＴであり、スイッチのソース電極若しくはドレイン電極が基準電位に接続されている。【選択図】図１
2015154349.tif 000002
【特許請求の範囲】
【請求項１】
センサ電圧の入力される第１入力端子（１１）、閾値電圧の入力される第２入力端子（１２）、および、前記センサ電圧と前記閾値電圧との差分に基づいた差分信号に増幅率（ｈ）を乗算した信号を出力する出力端子（１３）を有する差動増幅回路（１０）と、
前記第１入力端子に接続された入力配線（１４）と、
前記入力配線に設けられた入力抵抗部（２０）と、
前記入力配線における前記入力抵抗部と前記第１入力端子との間の中点と前記出力端子とを接続する帰還配線（１７）と、
前記帰還配線に設けられた帰還抵抗部（３０）と、を有し、
前記増幅率が前記入力抵抗部と前記帰還抵抗部それぞれの抵抗値によって定められた増幅器であって、
前記帰還抵抗部および前記入力抵抗部の少なくとも一方は、
自身が設けられた配線に直列接続された複数の基本抵抗（５０ａ〜５０ｃ）と、
複数の前記基本抵抗の内の任意の２つの間の中点に設けられた可変抵抗部（６０ａ〜６０ｃ）と、を有し、
前記可変抵抗部は、２つの前記基本抵抗の中点から基準電位に向かって順に直列接続された抵抗（６４ａ〜６４ｃ，６５ａ〜６５ｃ）とスイッチ（６６ａ〜６６ｃ，６７ａ〜６７ｃ）、および、前記スイッチの駆動を制御する制御部（６３）を有し、
前記スイッチはＭＯＳＦＥＴであり、前記スイッチのソース電極若しくはドレイン電極が前記基準電位に接続されていることを特徴とする増幅器。
【請求項２】
前記抵抗として、高電位側抵抗（６４ａ〜６４ｃ）および低電位側抵抗（６５ａ〜６５ｃ）を有し、
前記スイッチとして、高電位側スイッチ（６６ａ〜６６ｃ）および低電位側スイッチ（６７ａ〜６７ｃ）を有し、
前記基準電位として、高基準電位および低基準電位を有し、
２つの前記基本抵抗の中点から前記高基準電位に向かって順に前記高電位側抵抗と前記高電位側スイッチが直列接続され、
２つの前記基本抵抗の中点から前記低基準電位に向かって順に前記低電位側抵抗と前記低電位側スイッチが直列接続されていることを特徴とする請求項１に記載の増幅器。
【請求項３】
前記高電位側スイッチはＰチャネル型ＭＯＳＦＥＴであり、
前記低電位側スイッチはＮチャネル型ＭＯＳＦＥＴであり、
前記高電位側スイッチと前記低電位側スイッチそれぞれのゲート電極に共通して接続された共通配線（７１ａ〜７１ｃ）を有し、
前記共通配線における前記高電位側スイッチのゲート電極と前記低電位側スイッチのゲート電極との間にＮＯＴゲート（７０ａ〜７０ｃ）が設けられていることを特徴とする請求項２に記載の増幅器。
【請求項４】
Ｎを２以上の自然数とすると、前記帰還抵抗部および前記入力抵抗部の少なくとも一方は、前記可変抵抗部をＮ個有し、
Ｎ個の前記可変抵抗部の抵抗値が互いに異なっており、
Ｒを所定の抵抗値、ｋを０以上Ｎ−１以下の自然数とすると、Ｎ個の前記可変抵抗部の抵抗値は、Ｒ×２ｋと表されることを特徴とする請求項１〜３いずれか１項に記載の増幅器。
【請求項５】
前記帰還抵抗部および前記入力抵抗部の少なくとも一方は、前記基本抵抗（５０ａ，５０ｂ）を２つ有しており、
２つの前記基本抵抗の抵抗値は相等しいことを特徴とする請求項１〜４いずれか１項に記載の増幅器。
【請求項６】
前記帰還抵抗部は、前記帰還配線に直列接続された複数の前記基本抵抗と、複数の前記基本抵抗の内の任意の２つの間の中点に設けられた前記可変抵抗部と、を有し、
前記入力抵抗部は、前記入力配線に設けられた入力抵抗（２１）を有することを特徴とする請求項１〜５いずれか１項に記載の増幅器。
【請求項７】
前記入力抵抗部は、前記入力配線に直列接続された複数の前記基本抵抗と、複数の前記基本抵抗の内の任意の２つの間の中点に設けられた前記可変抵抗部と、を有し、
前記帰還抵抗部は、前記帰還配線に設けられた帰還抵抗（３１）を有することを特徴とする請求項１〜５いずれか１項に記載の増幅器。
【請求項８】
前記帰還抵抗部および前記入力抵抗部それぞれは、複数の前記基本抵抗と、前記可変抵抗部と、を有することを特徴とする請求項１〜５いずれか１項に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅回路と、入力抵抗部と、帰還抵抗部と、を有し、増幅率が入力抵抗部と帰還抵抗部それぞれの抵抗値によって定められた増幅器に関するものである。
【背景技術】
【０００２】
特許文献１に示されるように、演算増幅器と、演算増幅器の帰還ループに接続された可変抵抗回路と、を有する演算増幅回路が提案されている。上記した可変抵抗回路は、直列接続されたＮ個の抵抗と、Ｎ個の抵抗の各々に並列接続されたＮ個のＣＭＯＳスイッチと、を有し、Ｎ個のＣＭＯＳスイッチをオン／オフすることにより抵抗値が変化する。これにより演算増幅回路の増幅率が変動される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２７４６４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記したように特許文献１に示される演算増幅回路では、演算増幅器の帰還ループにてＣＭＯＳスイッチが抵抗と並列接続されている。そのためＣＭＯＳスイッチを構成するＮチャネル型ＭＯＳ電界効果トランジスタ、および、Ｐチャネル型ＭＯＳ電界効果トランジスタそれぞれのソース電極とドレイン電極とが演算増幅器の入力配線と出力配線とに接続される。したがってＣＭＯＳスイッチのソース電極若しくはドレイン電極の電圧が入力配線に入力される電圧（センサ電圧）に依存することなり、ソース電極とゲート電極との電位差をＣＭＯＳスイッチがＯＮ状態とするまで上昇できなくなる虞がある。この結果、演算増幅器（増幅器）を所望の増幅率に変化できなくなる虞がある。
【０００５】
そこで本発明は上記問題点に鑑み、センサ電圧に依らずに増幅率を変化させることが可能な増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記した目的を達成するために、本発明は、センサ電圧の入力される第１入力端子（１１）、閾値電圧の入力される第２入力端子（１２）、および、センサ電圧と閾値電圧との差分に基づいた差分信号に増幅率（ｈ）を乗算した信号を出力する出力端子（１３）を有する差動増幅回路（１０）と、第１入力端子に接続された入力配線（１４）と、入力配線に設けられた入力抵抗部（２０）と、入力配線における入力抵抗部と第１入力端子との間の中点と出力端子とを接続する帰還配線（１７）と、帰還配線に設けられた帰還抵抗部（３０）と、を有し、増幅率が入力抵抗部と帰還抵抗部それぞれの抵抗値によって定められた増幅器であって、帰還抵抗部および入力抵抗部の少なくとも一方は、自身が設けられた配線に直列接続された複数の基本抵抗（５０ａ〜５０ｃ）と、複数の基本抵抗の内の任意の２つの間の中点に設けられた可変抵抗部（６０ａ〜６０ｃ）と、を有し、可変抵抗部は、２つの基本抵抗の中点から基準電位に向かって順に直列接続された抵抗（６４ａ〜６４ｃ，６５ａ〜６５ｃ）とスイッチ（６６ａ〜６６ｃ，６７ａ〜６７ｃ）、および、スイッチの駆動を制御する制御部（６３）を有し、スイッチはＭＯＳＦＥＴであり、スイッチのソース電極若しくはドレイン電極が基準電位に接続されていることを特徴とする。
【０００７】
このように本発明によれば、増幅器（１００）の増幅率（ｈ）を定める帰還抵抗部（３０）および入力抵抗部（２０）の少なくとも一方が、複数の基本抵抗（５０ａ〜５０ｃ）と、複数の基本抵抗（５０ａ〜５０ｃ）の間に設けられた可変抵抗部（６０ａ〜６０ｃ）と、を有する。そして可変抵抗部（６０ａ〜６０ｃ）の有するスイッチ（６６ａ〜６６ｃ，６７ａ〜６７ｃ）はＭＯＳＦＥＴであり、そのソース電極若しくはドレイン電極が基準電位に接続されている。これによれば、スイッチのソース電極若しくはドレイン電極が基準電位ではなく第１入力端子や出力端子に接続される構成とは異なり、基準電位を基準としてスイッチ（６６ａ〜６６ｃ，６７ａ〜６７ｃ）が駆動する。そのためにセンサ電圧が変動したとしても、それによってスイッチ（６６ａ〜６６ｃ，６７ａ〜６７ｃ）が駆動し難くなることが抑制される。更に言えば、増幅器（１００）（制御部（６３））に入力される電源電圧が低下され、それによってスイッチ（６６ａ〜６６ｃ，６７ａ〜６７ｃ）に入力される信号の電圧レベルが低下したとしても、それによってスイッチ（６６ａ〜６６ｃ，６７ａ〜６７ｃ）が駆動し難くなることが抑制される。
【０００８】
なお、特許請求の範囲に記載の請求項、および、課題を解決するための手段それぞれに記載の要素に括弧付きで符号をつけているが、この括弧付きの符号は実施形態に記載の各構成要素との対応関係を簡易的に示すためのものであり、実施形態に記載の要素そのものを必ずしも示しているわけではない。括弧付きの符号の記載は、いたずらに特許請求の範囲を狭めるものではない。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係る増幅器の概略構成を示すブロック図である。
【図２】図１に示す帰還抵抗部を示す回路図である。
【図３】帰還抵抗部の抵抗を示す模式図である。
【図４】Ｙ−Δ変換された帰還抵抗部の抵抗を示す模式図である。
【図５】増幅器の変形例を示すブロック図である。
【図６】基本抵抗と可変抵抗部の変形例を示す回路図である。
【図７】基本抵抗と可変抵抗部の変形例を示す回路図である。
【図８】基本抵抗と可変抵抗部の変形例を示す回路図である。
【図９】センサ電圧の信号中心値の変動を説明するための模式図である。
【図１０】基本抵抗と可変抵抗部の変形例を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明に係る増幅器が磁気センサに適用された場合の実施形態を説明する。
（第１実施形態）
図１〜図４に基づいて本実施形態に係る増幅器を説明する。図１に示すように増幅器１００は、差動増幅回路１０と、入力抵抗部２０と、帰還抵抗部３０と、を有する。差動増幅回路１０は２つの入力端子１１，１２と１つの出力端子１３を有し、第１入力端子１１に第１入力配線１４の一端が接続され、その他端が磁気センサ９０と電気的に接続されている。磁気センサ９０は磁気抵抗効果素子９１，９２が電源からグランドに向って直列接続されてハーフブリッジ回路を組んでおり、その磁気抵抗効果素子９１，９２の中点に第１入力配線１４の他端が接続されている。第１入力配線１４に入力抵抗部２０が設けられており、磁気センサ９０のセンサ電圧（磁気抵抗効果素子９１，９２の中点電位）は入力抵抗部２０を介して第１入力端子１１に入力される。第２入力端子１２には第２入力配線１５の一端が接続され、その他端がグランドに接続されている。そして第２入力配線１５に閾値電圧生成部４０が設けられている。これにより閾値電圧生成部４０にて生成された閾値電圧が第２入力端子１２に入力される。出力端子１３には出力配線１６の一端が接続され、その他端が後段の回路に接続される。そして第１入力配線１４における入力抵抗部２０と第１入力端子１１との間の中点と出力配線１６（出力端子１３）とが帰還配線１７を介して電気的に接続され、帰還配線１７に帰還抵抗部３０が設けられている。これによりセンサ電圧と閾値電圧との差分に基づいた差分信号に、入力抵抗部２０と帰還抵抗部３０それぞれの抵抗値によって定められた増幅率の乗算された信号（増幅信号）が、出力端子１３から出力される。このように増幅器１００からは、センサ電圧に基づいた差分信号に増幅率を乗算した増幅信号が出力される。なお、上記した第１入力配線が特許請求の範囲に記載の入力配線に相当する。
【００１１】
帰還抵抗部３０および入力抵抗部２０の少なくとも一方は、自身が設けられた配線（帰還配線１７若しくは第１入力配線１４）に直列接続された複数の基本抵抗５０と、複数の基本抵抗５０の内の任意の２つの間の中点に設けられた可変抵抗部６０と、を有する。本実施形態では、入力抵抗部２０は第１入力配線１４に設けられた入力抵抗２１を有し、帰還抵抗部３０が上記した基本抵抗５０と可変抵抗部６０を有する。より詳しく言えば、帰還抵抗部３０は、帰還配線１７に直列接続された２つの基本抵抗５０ａ，５０ｂと、２つの基本抵抗５０ａ，５０ｂの間の中点に設けられた可変抵抗部６０と、を有する。本実施形態では基本抵抗５０ａ，５０ｂそれぞれの抵抗値は相等しくなっている。
【００１２】
図２に示すように、可変抵抗部６０は、２つの基本抵抗５０ａ，５０ｂの中点から基準電位に向かって順に直列接続された抵抗６１とスイッチ６２、および、スイッチ６２の駆動を制御する制御部６３を有する。スイッチ６２はＭＯＳＦＥＴであり、スイッチ６２のソース電極若しくはドレイン電極が基準電位に接続されている。そして抵抗６１として高電位側抵抗６４および低電位側抵抗６５を有し、スイッチ６２として高電位側スイッチ６６および低電位側スイッチ６７を有する。また上記した基準電位としては高基準電位および低基準電位があり、高基準電位は電源電位、低基準電位はグランド電位である。
【００１３】
以下においては表現が複雑となることを避けるために、高電位側抵抗６４をハイサイド抵抗６４、低電位側抵抗６５をローサイド抵抗６５、高電位側スイッチ６６をハイサイドスイッチ６６、低電位側スイッチ６７をローサイドスイッチ６７と示す。なお、ハイサイド抵抗６４の抵抗値とローサイド抵抗６５の抵抗値の比率は、閾値電圧と、差動増幅回路１０に入力される電源電圧から閾値電圧を減算した電圧の比率と等しくなるように設定される。
【００１４】
帰還抵抗部３０はＮを２以上の自然数とすると、上記した可変抵抗部６０をＮ個有する。本実施形態ではＮ＝３であり、帰還抵抗部３０は可変抵抗部６０として３つの可変抵抗部６０ａ〜６０ｃを有する。図２に示すように第１可変抵抗部６０ａは、抵抗６１として第１ハイサイド抵抗６４ａおよび第１ローサイド抵抗６５ａを有し、スイッチ６２として第１ハイサイドスイッチ６６ａおよび第１ローサイドスイッチ６７ａを有する。帰還配線１７から電源電位（電源６８）に向かって順に第１ハイサイド抵抗６４ａと第１ハイサイドスイッチ６６ａが直列接続され、グランド電位（グランド６９）に向かって順に第１ローサイド抵抗６５ａと第１ローサイドスイッチ６７ａが直列接続されている。
【００１５】
第１可変抵抗部６０ａと同様にして、第２可変抵抗部６０ｂは第２ハイサイド抵抗６４ｂおよび第２ローサイド抵抗６５ｂを有し、第２ハイサイドスイッチ６６ｂおよび第２ローサイドスイッチ６７ｂを有する。帰還配線１７から電源６８に向かって順に第２ハイサイド抵抗６４ｂと第２ハイサイドスイッチ６６ｂが直列接続され、グランド６９に向かって順に第２ローサイド抵抗６５ｂと第２ローサイドスイッチ６７ｂが直列接続されている。
【００１６】
可変抵抗部６０ａ，６０ｂと同様にして、第３可変抵抗部６０ｃは第３ハイサイド抵抗６４ｃおよび第３ローサイド抵抗６５ｃを有し、第３ハイサイドスイッチ６６ｃおよび第３ローサイドスイッチ６７ｃを有する。帰還配線１７から電源６８に向かって順に第３ハイサイド抵抗６４ｃと第３ハイサイドスイッチ６６ｃが直列接続され、グランド６９に向かって順に第３ローサイド抵抗６５ｃと第３ローサイドスイッチ６７ｃが直列接続されている。そして上記した３つの可変抵抗部６０ａ〜６０ｃそれぞれは制御部６３を共有している。
【００１７】
ハイサイドスイッチ６６ａ〜６６ｃそれぞれはＰチャネル型ＭＯＳＦＥＴであり、ローサイドスイッチ６７ａ〜６７ｃそれぞれはＮチャネル型ＭＯＳＦＥＴである。ハイサイドスイッチ６６ａ〜６６ｃそれぞれのソース電極が電源６８に接続され、ローサイドスイッチ６７ａ〜６７ｃそれぞれのソース電極がグランド６９に接続されている。そして第１ハイサイドスイッチ６６ａと第１ローサイドスイッチ６７ａそれぞれのゲート電極に共通して第１共通配線７０ａが接続され、第１共通配線７０ａにおける第１ハイサイドスイッチ６６ａのゲート電極と第１ローサイドスイッチ６７ａのゲート電極との間に第１ＮＯＴゲート７１ａが設けられている。同様にして第２ハイサイドスイッチ６６ｂと第２ローサイドスイッチ６７ｂそれぞれのゲート電極に共通して第２共通配線７０ｂが接続され、第２共通配線７０ｂにおける第２ハイサイドスイッチ６６ｂのゲート電極と第２ローサイドスイッチ６７ｂのゲート電極との間に第２ＮＯＴゲート７１ｂが設けられている。これも同様にして第３ハイサイドスイッチ６６ｃと第３ローサイドスイッチ６７ｃそれぞれのゲート電極に共通して第３共通配線７０ｃが接続され、第３共通配線７０ｃにおける第３ハイサイドスイッチ６６ｃのゲート電極と第３ローサイドスイッチ６７ｃのゲート電極との間に第３ＮＯＴゲート７１ｃが設けられている。以上の構成により、共通配線７０ａ〜７０ｃそれぞれに入力された信号がローサイドスイッチ６７ａ〜６７ｃそれぞれのゲート電極に入力され、ＮＯＴゲート７１ａ〜７１ｃそれぞれによって電圧レベルの反転された信号がハイサイドスイッチ６６ａ〜６６ｃそれぞれのゲート電極に入力される。
【００１８】
共通配線７０ａ〜７０ｃそれぞれには上記した制御部６３からスイッチ６６ａ〜６６ｃ，６７ａ〜６７ｃそれぞれの駆動を制御するための制御信号がそれぞれに独立して入力される。例えば電圧レベルがＨｉ信号よりも低いＬｏ信号が共通配線７０ａ〜７０ｃそれぞれに入力されると、Ｌｏ信号がローサイドスイッチ６７ａ〜６７ｃそれぞれに入力されるが、ＮＯＴゲート７１ａ〜７１ｃのために電圧レベルが反転されてＨｉ信号がハイサイドスイッチ６６ａ〜６６ｃに入力される。したがってスイッチ６６ａ〜６６ｃ，６７ａ〜６７ｃそれぞれは駆動せず、基本抵抗５０ａ，５０ｂ間の抵抗値は変動しない。そのために帰還抵抗部３０の抵抗値も変動せず、帰還抵抗部３０と入力抵抗部２０それぞれの抵抗値によって定まる増幅率も変動しない。しかしながらＨｉ信号が共通配線７０ａ〜７０ｃそれぞれに入力されると、Ｈｉ信号がローサイドスイッチ６７ａ〜６７ｃそれぞれに入力され、ＮＯＴゲート７１ａ〜７１ｃのためにＬｏ信号がハイサイドスイッチ６６ａ〜６６ｃに入力される。これによってスイッチ６６ａ〜６６ｃ，６７ａ〜６７ｃそれぞれが駆動し、基本抵抗５０ａ，５０ｂ間の抵抗値が変動する。すなわち帰還抵抗部３０の抵抗値が変動し、増幅率が変動する。以上示したように、共通配線７０ａ〜７０ｃのいずれかにＨｉ信号を入力することで増幅率が変動される。
【００１９】
本実施形態では、可変抵抗部６０ａ〜６０ｃそれぞれの抵抗値が互いに異なっている。すなわち、抵抗６４ａ，６５ａの合成抵抗値、抵抗６４ｂ，６５ｂの合成抵抗値、および、抵抗６４ｃ，６５ｃの合成抵抗値それぞれが異なっている。Ｒを所定の抵抗値とし、ｋを０以上Ｎ−１以下の自然数とすると、合成抵抗値はＲ×２ｋと表される。本実施形態ではＮ＝３なので、ｋは０以上２以下の自然数、すなわち、０，１，２である。
【００２０】
本実施形態では、抵抗６４ａ，６５ａそれぞれが１０ｋΩ、抵抗６４ｂ，６５ｂそれぞれが２０ｋΩ、抵抗６４ｃ，６５ｃそれぞれが４０ｋΩである。これら抵抗は並列接続されているので、抵抗６４ａ，６５ａの合成抵抗値は５ｋΩ、抵抗６４ｂ，６５ｂの合成抵抗値は１０ｋΩ、抵抗６４ｃ，６５ｃの合成抵抗値は２０ｋΩである。したがって抵抗６４ａ，６５ａの合成抵抗値は５×２０ｋΩ、抵抗６４ｂ，６５ｂの合成抵抗値は５×２１ｋΩ、抵抗６４ｃ，６５ｃの合成抵抗値は５×２２ｋΩと表すことができる。このように本実施形態ではＲが５となっている。
【００２１】
ここで、第１基本抵抗５０ａの抵抗値をＲａ、第２基本抵抗５０ｂの抵抗値をＲｂ、可変抵抗部６０の抵抗値をＲｘとすると、帰還抵抗部３０の抵抗Ｒｏｕｔは、Ｒａ＋Ｒｂ＋Ｒａ×Ｒｂ／Ｒｘと表される。また入力抵抗部２０の抵抗をＲｉｎとし、増幅率をｈとすると、ｈ＝Ｒｏｕｔ／Ｒｉｎと表すことができ、ｈ＝（Ｒａ＋Ｒｂ＋Ｒａ×Ｒｂ／Ｒｘ）／Ｒｉｎとなる。本実施形態では基本抵抗５０ａ，５０ｂそれぞれの抵抗値が４０ｋΩ、入力抵抗部２０の抵抗値が８０ｋΩである。したがって増幅率ｈ＝１＋２０／Ｒｘとなる。ただし、全ての共通配線７０ａ〜７０ｃにＨｉ信号が入力されない（Ｌｏ信号が入力される）場合、Ｒｏｕｔは８０ｋΩなので、ｈ＝８０／８０＝１となり、センサ電圧は増幅されない。
【００２２】
上記したように共通配線７０ａ〜７０ｃにＨｉ信号が入力されない場合、センサ電圧は増幅されず、増幅率ｈは１である。しかしながら例えば第３共通配線７０ｃのみにＨｉ信号が入力された場合、Ｒｘは２０ｋΩとなり、増幅率ｈは１＋１＝２となる。また第２共通配線７０ｂのみにＨｉ信号が入力された場合、Ｒｘは１０ｋΩとなり、増幅率ｈは１＋２＝３となる。そして第１共通配線７０ａのみにＨｉ信号が入力された場合、Ｒｘは５ｋΩとなり、増幅率ｈは１＋４＝５となる。更に言えば、共通配線７０ｂ，７０ｃにＨｉ信号が入力された場合、可変抵抗部６０ｂ，６０ｃが並列接続されるためにＲｘは２０／３ｋΩとなり、増幅率ｈは１＋３＝４となる。また共通配線７０ａ，７０ｃにＨｉ信号が入力された場合、可変抵抗部６０ａ，６０ｃが並列接続されるためにＲｘは４ｋΩとなり、増幅率ｈは１＋５＝６となる。共通配線７０ａ，７０ｂにＨｉ信号が入力された場合、可変抵抗部６０ａ，６０ｂが並列接続されるためにＲｘは１０／３ｋΩとなり、増幅率ｈは１＋６＝７となる。最後に、全ての共通配線７０ａ〜７０ｃそれぞれにＨｉ信号が入力された場合、可変抵抗部６０ａ〜６０ｃが並列接続されるためにＲｘは７／２０ｋΩとなり、増幅率ｈは１＋７＝８となる。以上示したように、本実施形態に係る増幅器１００は共通配線７０ａ〜７０ｃに入力する制御信号を調整することで、増幅率ｈを１〜８倍に線形に変更することができる。なお、実際にこのように増幅率ｈを所望の値に調整するには、図３および図４に示すように回路を変換して抵抗値を調整する。帰還抵抗部３０の抵抗は図３に示すように模式的に示すことができるため、Ｙ−Δ変換により、図４に示すように帰還抵抗部３０の抵抗を変換することができる。
【００２３】
次に、本実施形態に係る増幅器１００の作用効果を説明する。上記したように、増幅器１００の増幅率ｈに係る帰還抵抗部３０が、複数の基本抵抗５０ａ，５０ｂと、複数の基本抵抗５０ａ，５０ｂの間に設けられた可変抵抗部６０ａ〜６０ｃと、を有する。そして可変抵抗部６０ａ〜６０ｃの有するスイッチ６６ａ〜６６ｃ，６７ａ〜６７ｃはＭＯＳＦＥＴであり、そのソース電極が基準電位（電源６８、グランド６９）に接続されている。これによれば、スイッチのソース電極若しくはドレイン電極が基準電位ではなく差動増幅回路の入力端子や出力端子に接続される構成とは異なり、基準電位を基準としてスイッチが駆動する。そのためにセンサ電圧が変動したとしても、それによってスイッチ６６ａ〜６６ｃ，６７ａ〜６７ｃが駆動し難くなることが抑制される。更に言えば、増幅器１００（制御部６３）に入力される電源電圧が低下され、それによってスイッチ６６ａ〜６６ｃ，６７ａ〜６７ｃに入力される制御信号の電圧レベルが低下したとしても、それによってスイッチ６６ａ〜６６ｃ，６７ａ〜６７ｃが駆動し難くなることが抑制される。
【００２４】
可変抵抗部６０ａ〜６０ｃそれぞれの抵抗値が互いに異なっており、抵抗６４ａ，６５ａの合成抵抗値、抵抗６４ｂ，６５ｂの合成抵抗値、および、抵抗６４ｃ，６５ｃの合成抵抗値がＲ×２ｋと表される。これにより、増幅率ｈを線形に変更することができる。
【００２５】
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
【００２６】
本実施形態では増幅器１００が磁気センサ９０に適用された場合の実施形態を説明した。しかしながら増幅器１００が適用されるセンサとしては上記例に限定されず、例えば圧力センサに適用することができる。
【００２７】
また本実施形態では磁気センサ９０が２つの磁気抵抗効果素子９１，９２によってハーフブリッジ回路を組んでいる例を示した。図示しないが、磁気センサ９０が４つの磁気抵抗効果素子を有し、それらによってフルブリッジ回路を組んでいてもよい。
【００２８】
本実施形態では、入力抵抗部２０は第１入力配線１４に設けられた入力抵抗２１を有し、帰還抵抗部３０が基本抵抗５０と可変抵抗部６０を有する例を示した。しかしながら図５に示すように、入力抵抗部２０が基本抵抗５０と可変抵抗部６０を有し、帰還抵抗部３０が帰還抵抗３１を有する構成を採用することもできる。入力抵抗部２０についてより詳しく言えば、入力抵抗部２０が第１入力配線１４に直列接続された複数の基本抵抗５０ａ，５０ｂと、複数の基本抵抗５０ａ，５０ｂの中点に設けられた可変抵抗部６０と、を有する構成を採用することができる。またこれについては図示しないが、帰還抵抗部３０および入力抵抗部２０それぞれが、複数の基本抵抗５０と、可変抵抗部６０と、を有する構成を採用することもできる。
【００２９】
本実施形態では、帰還抵抗部３０は２つの基本抵抗５０ａ，５０ｂを有し、２つの基本抵抗５０ａ，５０ｂの間の中点に可変抵抗部６０が設けられた例を示した。しかしながら基本抵抗５０の数としては上記例に限定されず、可変抵抗部６０の設けられる中点についても上記例に限定されない。例えば図６に示すように、帰還抵抗部３０が３つの基本抵抗５０ａ〜５０ｃを有し、２つの基本抵抗５０ｂ，５０ｃの間の中点に可変抵抗部６０が設けられた構成を採用することができる。
【００３０】
本実施形態では基本抵抗５０ａ，５０ｂそれぞれの抵抗値が相等しい例を示した。しかしながら基本抵抗５０ａ，５０ｂそれぞれの抵抗値が異なっていても良い。
【００３１】
本実施形態では、可変抵抗部６０は抵抗６１としてハイサイド抵抗６４およびローサイド抵抗６５を有し、スイッチ６２としてハイサイドスイッチ６６およびローサイドスイッチ６７を有する例を示した。しかしながら図７に示すように可変抵抗部６０は抵抗６１としてローサイド抵抗６５のみを有し、スイッチ６２としてローサイドスイッチ６７のみを有する構成を採用することもできる。また図８に示すように可変抵抗部６０は抵抗６１としてハイサイド抵抗６４のみを有し、スイッチ６２としてハイサイドスイッチ６６のみを有する構成を採用することもできる。しかしながら図７および図８に示す構成の場合、図９に示すように、ローサイドスイッチ６７、若しくは、ハイサイドスイッチ６６の駆動によって第１入力配線１４と帰還配線１７を流れる電流（センサ電流）が変動し、それによってセンサ電圧の信号中心値（ゼロ点）が変動する虞がある。これに対して本実施形態ではローサイドスイッチ６７およびハイサイドスイッチ６６それぞれを同時に駆動させるので、ハイサイドスイッチ６６、ハイサイド抵抗６４、ローサイド抵抗６５、および、ローサイドスイッチ６７それぞれを介して電源６８からグランド６９へと貫通電流が流れるだけとなって、センサ電圧の信号中心値の変動が起き難い。したがって可変抵抗部６０の構成としては本実施形態で示した構成のほうが好ましい。
【００３２】
本実施形態では帰還抵抗部３０が可変抵抗部６０を３個有する例を示した。しかしながら図１０に示すように、帰還抵抗部３０は１つの可変抵抗部６０を有する構成を採用することもできる。また、図示しないが、帰還抵抗部３０は可変抵抗部６０を２つ、若しくは、４つ以上有していてもよいことは言うまでもない。なお、図６〜図８および図１０では帰還抵抗部３０が基本抵抗５０と可変抵抗部６０が有する構成を示しているが、入力抵抗部２０が図６〜図８および図１０に示す基本抵抗５０と可変抵抗部６０を有し、同一の構成を成していてもよいことは言うまでもない。
【００３３】
本実施形態では第１ハイサイドスイッチ６６ａと第１ローサイドスイッチ６７ａそれぞれのゲート電極に共通して第１共通配線７０ａが接続され、第１共通配線７０ａにおける第１ハイサイドスイッチ６６ａのゲート電極と第１ローサイドスイッチ６７ａのゲート電極との間に第１ＮＯＴゲート７１ａが設けられている例を示した。同様にして第２ハイサイドスイッチ６６ｂと第２ローサイドスイッチ６７ｂそれぞれのゲート電極に共通して第２共通配線７０ｂが接続され、第２共通配線７０ｂにおける第２ハイサイドスイッチ６６ｂのゲート電極と第２ローサイドスイッチ６７ｂのゲート電極との間に第２ＮＯＴゲート７１ｂが設けられている例を示した。これも同様にして第３ハイサイドスイッチ６６ｃと第３ローサイドスイッチ６７ｃそれぞれのゲート電極に共通して第３共通配線７０ｃが接続され、第３共通配線７０ｃにおける第３ハイサイドスイッチ６６ｃのゲート電極と第３ローサイドスイッチ６７ｃのゲート電極との間に第３ＮＯＴゲート７１ｃが設けられている例を示した。しかしながら図示しないが、ハイサイドスイッチ６６ａ〜６６ｃ、ローサイドスイッチ６７ａ〜６７ｃそれぞれに独立して配線が接続され、それぞれに対して制御信号が入力される構成を採用することもできる。
【００３４】
本実施形態では可変抵抗部６０ａ〜６０ｃそれぞれの抵抗値が互いに異なっている例を示した。しかしながら可変抵抗部６０ａ〜６０ｃそれぞれの抵抗値が互いに異なっていなくとも良い。すなわち、可変抵抗部６０ａ〜６０ｃそれぞれの抵抗値の少なくとも一部が同一でもよい。
【００３５】
本実施形態では、抵抗６４ａ，６５ａの合成抵抗値は５×２０ｋΩ、抵抗６４ｂ，６５ｂの合成抵抗値は５×２１ｋΩ、抵抗６４ｃ，６５ｃの合成抵抗値は５×２２ｋΩである例を示した。しかしながら合成抵抗値としては上記例に限定されないことは言うまでもない。
【符号の説明】
【００３６】
１０・・・差動増幅回路、１１・・・第１入力端子、１２・・・第２入力端子、１３・・・出力端子、１４・・・第１入力配線、１７・・・帰還配線、２０・・・入力抵抗部、３０・・・帰還抵抗部、５０ａ〜５０ｃ・・・基本抵抗、６０ａ〜６０ｃ・・・可変抵抗部、６３・・・制御部、６４ａ〜６４ｃ・・・ハイサイド抵抗、６５ａ〜６５ｃ・・・ローサイド抵抗、６６ａ〜６６ｃ・・・ハイサイドスイッチ、６７ａ〜６７ｃ・・・ローサイドスイッチ、１００・・・増幅器
【図１】
2015154349.tif 000003
【図２】
2015154349.tif 000004
【図３】
2015154349.tif 000005
【図４】
2015154349.tif 000006
【図５】
2015154349.tif 000007
【図６】
2015154349.tif 000008
【図７】
2015154349.tif 000009
【図８】
2015154349.tif 000010
【図９】
2015154349.tif 000011
【図１０】
2015154349.tif 000012