(57)【要約】【課題】正確な位相差と、同一の振幅とを有する偶数個の電気信号の組を出力できる多相出力発振器を提供する。【解決手段】電圧制御発振器（１）は、等しい長さの信号線（２１ａ〜２４ａ・２１ｂ〜２４ｂ）によってループ状に接続され、位相が異なる電気信号を出力し、かつ、同一の構成を備えた複数の差動回路（１１〜１４）と、該信号線によって各差動回路に接続された出力端子（３１ａ〜３４ａ・３１ｂ〜３４ｂ）とを備える。【選択図】図１
2015154110.tif 000002
【特許請求の範囲】
【請求項１】
等しい長さの内部信号線によってループ状に接続され、位相が異なる電気信号を出力し、かつ、同一の構成を備えた複数の差動回路と、
等しい長さの出力信号線によって各差動回路に接続された出力端子と、
を備えることを特徴とする発振器。
【請求項２】
上記差動回路は、正多角形の頂点をなす位置に配されており、
上記出力端子は、上記正多角形の略中心に配されている、
ことを特徴とする請求項１に記載の発振器。
【請求項３】
上記差動回路は、
巻線からなるインダクタと、
上記巻線を二等分する位置に配され、上記インダクタに接続された中間端子と、
上記中間端子から電源を与えられ、上記電気信号を制御するトランジスタと、
を備え、
上記中間端子は、上記正多角形の頂点と上記正多角形の中心とを通過する直線上に配され、
上記中間端子と上記中心との間の距離と、他の上記中間端子と上記中心との間の距離とは、概ね等しい、
ことを特徴とする請求項２に記載の発振器。
【請求項４】
上記差動回路は、クロスカップル接続され、上記電気信号を制御する複数のトランジスタを備えることを特徴とする請求項１から３のいずれか１項に記載の発振器。
【請求項５】
上記内部信号線のうちの少なくとも一つは、外部回路に接続され、
上記外部回路に接続されない上記内部信号線は、入力インピーダンスが上記外部回路と同一であるダミー回路に接続される、
ことを特徴とする請求項１から４のいずれか１項に記載の発振器。
【請求項６】
上記差動回路は、出力端子間に可変容量素子を備えることを特徴とする請求項１から５のいずれか１項に記載の発振器。
【請求項７】
上記差動回路は、
上記電気信号を制御するトランジスタと、
上記トランジスタのソース電極およびドレイン電極に接続されたバックゲート電極と、
を備えることを特徴とする請求項１から６のいずれか１項に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多相出力発振器に関する。
【背景技術】
【０００２】
一般的な多相出力発振器として、リング発振器が知られている。
【０００３】
ここで、多相出力発振器とは、周波数が等しく、かつ、位相が異なる、複数の電気信号の組を出力する発振器を意味する。
【０００４】
通常のリング発振器は、縦続接続された奇数個のインバータ（否定回路）を備える。該リング発振器は、偶数個の電気信号の組を直接出力できない。例えば、従来のリング発振器は、位相が９０度ずつ異なる４個の電気信号の組、または、位相が４５度ずつ異なる８個の電気信号の組、などを直接出力することが困難である。
【０００５】
特許文献１は、４個のリング発振器をループ状に直列結合し、位相が９０度ずつ異なるの電気信号の組を出力する多相出力発振器などを開示している。
【０００６】
しかし、特許文献１が開示する多相出力発振器では、高周波の電気信号（例えば、周波数が１００ＧＨｚ以上である電気信号）を出力することが難しい。
【０００７】
なお、高周波の電気信号を出力する多相出力発振器として、インダクタと、キャパシタと、トランジスタとを備えるＬＣ発振器が知られている。
【０００８】
非特許文献１は、偶数個のＬＣ発振器を縦続接続し、偶数個の電気信号の組を出力する多相出力発振器を開示している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平６−１８８６３４号公報（１９９４年７月８日公開）
【非特許文献】
【００１０】
【非特許文献１】Liping Zhang；Alexander A. Sawchuk，“MONOLITHIC MULTI-PHASE LC-VCO IN ULTRA-THIN SILICON-ON-INSULATOR (UTSI-SOI) CMOS TECHNOLOGY”，（米国），ISCAS 2002；IEEE International Symposium on Circuits and Systems， 2002年5月26日，vol. 2，p.804-806
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、上述する従来の多相出力発振器では、電気信号は、該電気信号が伝搬する信号線に発生する寄生容量や、該信号線に発生する寄生抵抗や、該信号線のインダクタンスに起因するカットオフ周波数の影響を受ける。これにより、電気信号の組のうち少なくとも一部の電気信号の位相および振幅が変化する。
【００１２】
以上の問題を鑑み、本発明は、正確な位相差と、同一の振幅とを有する偶数個の電気信号の組を出力できる多相出力発振器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明の一態様に係る発振器は、等しい長さの内部信号線によってループ状に接続され、位相が異なる電気信号を出力し、かつ、同一の構成を備えた複数の差動回路と、等しい長さの出力信号線によって各差動回路に接続された出力端子とを備える。
【発明の効果】
【００１４】
本発明の一態様によれば、正確な位相差と、同一の振幅とを有する偶数個の電気信号の組を出力できるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１の電圧制御発振器の構成を示す回路図であり、（ａ）は電圧制御発振器の全体を示し、（ｂ）は電圧制御発振器の内部に配置する周波数変換器を示す。
【図２】図１に示される電圧制御発振器の差動回路の構成を示す回路図である。
【図３】図１に示される電圧制御発振器の一部構成および周波数変換器のみを示す回路図である。
【図４】図１に示される電圧制御発振器に対する、図２に示される差動回路の中間端子の位置を示す回路図である。
【図５】図２に示される差動回路を半導体基板上に実現する構成を示す断面図である。
【図６】実施の形態２に係る、図２に示される差動回路を変形した構成を示す回路図である。
【図７】実施の形態３に係る、図２に示される差動回路を変形した構成を示す回路図である。
【図８】実施の形態４に係る、外部回路として分周器の入力を接続された、図１に示される電圧制御発振器の構成を示す回路図である。
【図９】実施の形態５の電圧制御発振器の構成を示す回路図である。
【図１０】実施の形態６の電圧制御発振器の構成を示す回路図である。
【発明を実施するための形態】
【００１６】
〔実施の形態１〕
本発明の実施の形態について、図１〜図５に基づいて説明すれば、以下のとおりである。
【００１７】
＜電圧制御発振器１の構成＞
図１は、本実施形態の電圧制御発振器１（発振器）の構成を示す回路図であり、（ａ）は電圧制御発振器１の全体を示し、（ｂ）は電圧制御発振器１の内部に配置する周波数変換器２を示す。
【００１８】
図１の（ａ）に示されるように、電圧制御発振器１は、４個の差動回路１１〜１４と、８本の信号線２１ａ〜２４ａ・２１ｂ〜２４ｂ（内部信号線、出力信号線）とを備える。
【００１９】
また、電圧制御発振器１には、外部回路が接続される。
【００２０】
（外部回路）
電圧制御発振器１の外部回路として、周波数変換器２と、アンテナ４１と、低雑音増幅器４２と、後段増幅器４５とが、電圧制御発振器１の周囲に接続される。
【００２１】
信号線２１ａ〜２４ａ・２１ｂ〜２４ｂの一端は、後述の出力端子を介して周波数変換器２へ接続される。
【００２２】
アンテナ４１と、低雑音増幅器４２とは、互いに接続される。
【００２３】
低雑音増幅器４２は、配線４３を介して周波数変換器２へ接続される。
【００２４】
換言するならば、アンテナ４１は、低雑音増幅器４２と、配線４３とを介し、周波数変換器２へ接続される。なお、該構成に限定されるわけではなく、アンテナ４１は、低雑音増幅器４２と互いに接続されずに、配線４３のみを介して周波数変換器２へ接続されてもよい。
【００２５】
周波数変換器２は、配線４４を介して後段増幅器４５へ接続される。
【００２６】
ここで、配線４３は、信号線２１ａ・２１ｂと交差し、かつ、配線４４は、信号線２３ａ・２３ｂと交差するように見えるが、この構成に限定されるわけではない。配線４３・４４は、いずれの信号線と交差してもよい。
【００２７】
（信号線の接続）
信号線２１ａは、分岐しており、差動回路１１から差動回路１２へ接続され、かつ、差動回路１１から周波数変換器２へ接続される。また、信号線２２ａは、分岐しており、差動回路１２から差動回路１３へ接続され、かつ、差動回路１２から周波数変換器２へ接続される。また、信号線２３ａは、分岐しており、差動回路１３から差動回路１４へ接続され、かつ、差動回路１３から周波数変換器２へ接続される。また、信号線２４ａは、分岐しており、差動回路１４から差動回路１１へ接続され、かつ、差動回路１４から周波数変換器２へ接続される。
【００２８】
信号線２１ｂ〜２４ｂは、それぞれ、信号線２１ａ〜２４ａと同様に接続される。
【００２９】
図１の（ｂ）に示されるように、電圧制御発振器１は、出力端子３１ａ〜３４ａ・３１ｂ〜３４ｂをさらに備える。
【００３０】
信号線２１ａ〜２４ａ・２１ｂ〜２４ｂの一端は、それぞれ、出力端子３１ａ〜３４ａ・３１ｂ〜３４ｂを介して周波数変換器２へ接続される。
【００３１】
（差動回路）
差動回路１１〜１４は、信号線２１ａ〜２４ａ・２１ｂ〜２４ｂによってループ状に接続される。
【００３２】
また、差動回路１１〜１４は、正四角形（正多角形）の頂点に位置するように接続される。周波数変換器２は、該正四角形の中心に接続される。そして、出力端子３１ａ〜３４ａ・３１ｂ〜３４ｂは、該正四角形の略中心に位置する。
【００３３】
また、差動回路１１〜１４は、同一の構成を備える。
【００３４】
図２は、図１に示される電圧制御発振器１の差動回路１１〜１４の構成を示す回路図である。
【００３５】
図２に示されるように、差動回路１１〜１４は、それぞれ、動作部１１１と、２個のインダクタ１１２ａ・１１２ｂとを備える。
【００３６】
動作部１１１は、２個のＮチャネル型のモス（ＭＯＳ；Metal Oxide Semiconductor）トランジスタ（以下、ＮＭＯＳトランジスタ）１２１ａ・１２１ｂ（トランジスタ）と、２個の出力端子１２２ａ・１２２ｂと、電流源１２３とを備える。
【００３７】
インダクタ１１２ａの一端と、ＮＭＯＳトランジスタ１２１ａのドレイン電極とは、互いに接続される。
【００３８】
インダクタ１１２ｂの一端と、ＮＭＯＳトランジスタ１２１ｂのドレイン電極とは、互いに接続される。
【００３９】
インダクタ１１２ａの他端と、インダクタ１１２ｂの他端とは、互いに接続される。
【００４０】
（差動回路の入力信号線・出力信号線）
入力信号線１３１ａ・１３１ｂは、それぞれ、ＮＭＯＳトランジスタ１２１ａ・１２１ｂのゲート電極へ接続される。
【００４１】
ここで、入力信号線１３１ａ・１３１ｂは、差動回路１１において、それぞれ、信号線２４ａ・２４ｂに対応する。また、入力信号線１３１ａ・１３１ｂは、差動回路１２において、それぞれ、信号線２１ａ・２１ｂに対応する。また、入力信号線１３１ａ・１３１ｂは、差動回路１３において、それぞれ、信号線２２ａ・２２ｂに対応する。また、入力信号線１３１ａ・１３１ｂは、差動回路１４において、それぞれ、信号線２３ａ・２３ｂに対応する。
【００４２】
出力端子１２２ａ・１２２ｂには、それぞれ、出力信号線１３２ａ・１３２ｂが接続される。
【００４３】
ここで、出力信号線１３２ａ・１３２ｂは、差動回路１１において、それぞれ、信号線２１ａ・２１ｂに対応する。また、出力信号線１３２ａ・１３２ｂは、差動回路１２において、それぞれ、信号線２２ａ・２２ｂに対応する。また、出力信号線１３２ａ・１３２ｂは、差動回路１３において、それぞれ、信号線２３ａ・２３ｂに対応する。また、出力信号線１３２ａ・１３２ｂは、差動回路１４において、それぞれ、信号線２４ａ・２４ｂに対応する。
【００４４】
＜電圧制御発振器１の動作＞
（位相差を有する電気信号の組の生成）
差動回路１１〜１４は、それぞれ、入力信号線１３１ａから入力された電気信号の位相とは４５度異なる位相の電気信号を、出力信号線１３２ａから出力する。また、差動回路１１〜１４は、それぞれ、入力信号線１３１ｂから入力された電気信号の位相とは４５度異なる位相の電気信号を、出力信号線１３２ｂへ出力する。
【００４５】
なお、出力信号線１３２ａ・１３２ｂへ出力される電気信号の位相は、インダクタ１１２ａ・１１２ｂのインダクタンスを変更することによって変更できる。
【００４６】
ここで、図１に示される電圧制御発振器１において、信号線２１ａを伝搬する電気信号の位相と、信号線２２ａを伝搬する電気信号の位相とは、４５度異なる。また、信号線２２ａを伝搬する電気信号の位相と、信号線２３ａを伝搬する電気信号の位相とは、４５度異なる。また、信号線２３ａを伝搬する電気信号の位相と、信号線２４ａを伝搬する電気信号の位相とは、４５度異なる。また、信号線２４ａを伝搬する電気信号の位相と、信号線２１ａを伝搬する電気信号の位相とは、４５度異なる。
【００４７】
同様に、信号線２１ｂを伝搬する電気信号の位相と、信号線２２ｂを伝搬する電気信号の位相とは、４５度異なる。また、信号線２２ｂを伝搬する電気信号の位相と、信号線２３ｂを伝搬する電気信号の位相とは、４５度異なる。また、信号線２３ｂを伝搬する電気信号の位相と、信号線２４ｂを伝搬する電気信号の位相とは、４５度異なる。また、信号線２４ｂを伝搬する電気信号の位相と、信号線２１ｂを伝搬する電気信号の位相とは、４５度異なる。
【００４８】
ここで、差動回路１１〜１４は、それぞれ、出力信号線１３２ａから出力される電気信号の位相とは１８０度異なる位相の電気信号を、出力信号線１３２ｂから出力する。
【００４９】
つまり、図１に示される電圧制御発振器１において、信号線２１ａを伝搬する電気信号の位相と、信号線２１ｂを伝搬する電気信号の位相とは、１８０度異なる。また、信号線２２ａを伝搬する電気信号の位相と、信号線２２ｂを伝搬する電気信号の位相とは、１８０度異なる。また、信号線２３ａを伝搬する電気信号の位相と、信号線２３ｂを伝搬する電気信号の位相とは、１８０度異なる。また、信号線２４ａを伝搬する電気信号の位相と、信号線２４ｂを伝搬する電気信号の位相とは、１８０度異なる。
【００５０】
一般的に、信号線を伝搬する前の電気信号の位相と、信号線を伝搬した後の電気信号の位相とは異なる。なぜならば、電気信号は、信号線に発生する寄生容量や、信号線に発生する寄生抵抗や、信号線のインダクタンスの影響を受けるからである。同様の理由から、信号線を伝搬する前の電気信号の振幅と、信号線を伝搬した後の電気信号の振幅とも異なる。
【００５１】
しかし、信号線の伝搬によって電気信号の位相および振幅が変化するにもかかわらず、電圧制御発振器１は、正確な位相差および同一の振幅を有する電気信号の組を、外部回路へ出力できる。以下では、この原理について、電圧制御発振器１の特徴を述べた上で説明する。
【００５２】
（電圧制御発振器１の特徴）
図３は、図１に示される電圧制御発振器１の一部構成および周波数変換器２のみを示す回路図である。
【００５３】
図３では、差動回路１１〜１３と、信号線２１ａ・２２ａとが、示されている。さらに、図３では、電圧制御発振器１の外部回路である周波数変換器２が示されている。
【００５４】
ここで、ノード２１は、信号線２１ａの分岐点である。また、ノード２２は、信号線２２ａの分岐点である。
【００５５】
図３に示されるように、下記（１）〜（６）の長さは等しい。
（１）差動回路１１と、ノード２１との間の信号線
（２）ノード２１と、周波数変換器２との間の信号線
（３）ノード２１と、差動回路１２との間の信号線
（４）差動回路１２と、ノード２２との間の信号線
（５）ノード２２と、周波数変換器２との間の信号線
（６）ノード２２と、差動回路１３との間の信号線
（差動回路と他の差動回路との間における電気信号の位相）
上記（１）、（３）、（４）、（６）より、下記（Ａ）〜（Ｂ）の長さが等しい。
（Ａ）差動回路１１と、差動回路１２とを接続する信号線
（Ｂ）差動回路１２と、差動回路１３とを接続する信号線
同様の理由から、図１において、上記（Ａ）〜（Ｂ）に加えて下記（Ｃ）〜（Ｄ）の長さも等しくなる。
（Ｃ）差動回路１３と、差動回路１４とを接続する信号線
（Ｄ）差動回路１４と、差動回路１１とを接続する信号線
上記（Ａ）〜（Ｄ）の長さが等しいので、差動回路１１〜１４のうちの一つの差動回路から該差動回路に接続された差動回路へ伝搬する電気信号の位相の変化と、差動回路１１〜１４のうちの他の差動回路から該差動回路に接続された差動回路へ伝搬する電気信号の位相の変化とは、等しくなる。
【００５６】
図２に示されるように、差動回路１１〜１４のうちの一つの差動回路は、他の差動回路から伝搬された電気信号（入力信号線１３１ａ・１３１ｂから入力される信号）の位相を一定量変化させ、該電気信号をさらに他の差動回路へ出力する。そして、この一定の変化量は、差動回路１１〜１４のいずれにおいても等しい。
【００５７】
よって、差動回路１１〜１４のうちの一つの差動回路から出力されてから、該差動回路と接続された差動回路から出力されるまでの電気信号の位相の変化と、差動回路１１〜１４のうちの他の差動回路から出力されてから、該差動回路と接続された差動回路から出力されるまでの電気信号の位相の変化とは、等しくなる。
【００５８】
（差動回路が出力する電気信号の振幅）
図２に示されるように、差動回路１１〜１４は、それぞれ、電流源１２３を備えるので、入力された電気信号の振幅によらず、一定の振幅を有する電気信号を出力できる。
【００５９】
（差動回路と外部回路との間における電気信号の位相および振幅）
上記（１）、（２）、（４）、（５）より、下記（ａ）〜（ｂ）の長さが等しくなる。
（ａ）差動回路１１と、周波数変換器２とを接続する信号線
（ｂ）差動回路１２と、周波数変換器２とを接続する信号線
同様の理由から、図１において、上記（ａ）〜（ｂ）に加えて下記（ｃ）〜（ｄ）の長さも等しくなる。
（ｃ）差動回路１３と、周波数変換器２とを接続する信号線
（ｄ）差動回路１４と、周波数変換器２とを接続する信号線
上記（ａ）〜（ｄ）の長さが等しいので、差動回路１１〜１４のうちの一つの差動回路から周波数変換器２へ伝搬する電気信号の位相および振幅の変化と、差動回路１１〜１４のうちの他の差動回路から周波数変換器２へ伝搬する電気信号の位相および振幅の変化とは、等しくなる。
【００６０】
＜電圧制御発振器１の効果＞
以上のように、差動回路と他の差動回路との間における電気信号の位相について、差動回路１１〜１４のうちの一つの差動回路から出力されてから、該差動回路と接続された差動回路から出力されるまでの電気信号の位相の変化と、差動回路１１〜１４のうちの他の差動回路から出力されてから、該差動回路と接続された差動回路から出力されるまでの電気信号の位相の変化とは、等しくなる。
【００６１】
これにより、差動回路１１〜１４は、それぞれ、正確な位相差を有する電気信号を出力できる。
【００６２】
また、差動回路が出力する電気信号の振幅について、差動回路１１〜１４は、それぞれ、一定の振幅を有する電気信号を出力できる。
【００６３】
よって、差動回路１１〜１４は、それぞれ、正確な位相差と、一定の振幅とを有する電気信号を出力できる。
【００６４】
そして、差動回路と外部回路との間における電気信号の位相および振幅について、差動回路１１〜１４のうちの一つの差動回路から周波数変換器２へ伝搬する電気信号の位相および振幅の変化と、差動回路１１〜１４のうちの他の差動回路から周波数変換器２へ伝搬する電気信号の位相および振幅の変化とは、等しくなる。
【００６５】
よって、周波数変換器２に出力される電気信号の位相差および振幅は、同一である。
【００６６】
さらに、差動回路１１〜１４は、８個の電気信号の組を周波数変換器２に出力する。
【００６７】
以上より、電圧制御発振器１は、正確な位相差と、一定の振幅とを有する８個の電気信号の組を、外部回路である周波数変換器２に出力できる。
【００６８】
また、差動回路１１〜１４が、点対称に配されるので、電気信号が伝搬する信号線２１ａ〜２４ａ・２１ｂ〜２４ｂに発生する寄生容量や、信号線２１ａ〜２４ａ・２１ｂ〜２４ｂに発生する寄生抵抗や、信号線２１ａ〜２４ａ・２１ｂ〜２４ｂのインダクタンスに起因する悪影響が抑えられる。
【００６９】
なお、出力しようとする電気信号が高周波である場合、従来の多相出力発振器では、外部回路に出力する電気信号の組のうち一部の電気信号の位相および振幅は、出力する電気信号が低周波である場合と比較して大きく変化することがある。
【００７０】
しかし、電圧制御発振器１は、出力する電気信号の周波数によらず、正確な位相差および同一の振幅を有する８個の電気信号の組を出力できる。
【００７１】
また、従来の多相出力発振器では、電気信号が伝搬する複数の信号線の長さは、多相出力発振器を構成する要素のレイアウトに依存するので、互いに異なることがある。この場合、該電気信号の組の位相差は、正確にはならず、かつ、該組の振幅は、同一にはならない。このような多相出力発振器が、例えばイメージ周波数除去回路に利用される場合、イメージ信号抑圧レベルが減少し、該イメージ信号を受信する受信機などでは、イメージ周波数に起因する混信が発生する。
【００７２】
しかし、電圧制御発振器１では、電気信号が伝搬する複数の信号線の長さは、電圧制御発振器１を構成する要素のレイアウトに依存しない。また、電圧制御発振器１は、イメージ周波数除去回路に利用されても、イメージ信号抑圧レベルが減少せず、該イメージ信号を受信する受信機などでは、イメージ周波数による混信が発生しない。
【００７３】
＜その他の構成＞
（中間端子）
図２において、インダクタ１１２ａと、インダクタ１１２ｂとは、一本の巻線からなってよい。
【００７４】
該巻線は、ＮＭＯＳトランジスタ１２１ａのドレイン電極と、ＮＭＯＳトランジスタ１２１ｂのドレイン電極とを接続する。
【００７５】
差動回路１１〜１４は、それぞれ、該巻線を二等分する位置に配された中間端子１１３をさらに備えてよい。
【００７６】
図４は、図１に示される電圧制御発振器１に対する、図２に示される差動回路１１〜１４の中間端子１１３の位置を示す回路図である。
【００７７】
なお、図４では、外部回路の一部は、省略されている。
【００７８】
図４に示されるように、４個の中間端子１１３は、それぞれ、差動回路１１〜１４と、差動回路１１〜１４がなす正四角形の中心とを通過する直線（図４における一点鎖線）上に位置する。換言するならば、４個の中間端子１１３は、該正四角形の対角線を延長した直線上に配置され、かつ、該正四角形の中心からの距離が等しくなる。
【００７９】
なお、一つの中間端子１１３は、差動回路１１〜１４のいずれか一つに対する電源として、電圧Ｖｃｃを与えられる。
【００８０】
以上の構成により、差動回路１１〜１４の内部構成が、点対称に配されるので、電気信号が伝搬する信号線に発生する寄生容量や、該信号線に発生する寄生抵抗や、該信号線のインダクタンスに起因する悪影響がさらに抑えられる。
【００８１】
（発振信号の周波数設定）
図５は、図２に示される差動回路１１〜１４を半導体基板上に実現する構成を示す断面図である。
【００８２】
図５に示されるように、ｐ型基板５０は、ｎ型の埋め込み層５１と、ｐ型のウェル５２と、バックゲート電極ＢＧと、ＮＭＯＳトランジスタ部５３とを備える。
【００８３】
ＮＭＯＳトランジスタ部５３は、ソース電極Ｓと、ゲート電極Ｇと、ドレイン電極Ｄとを備える。
【００８４】
ここで、ＮＭＯＳトランジスタ部５３は、図２のＮＭＯＳトランジスタ１２１ａ・１２１ｂや、後述する図６のＮＭＯＳトランジスタ１２３ａ・１２３ｂとして利用できる。以下では、ＮＭＯＳトランジスタ部５３が、ＮＭＯＳトランジスタ１２１ａ・１２１ｂに利用される場合について説明する。
【００８５】
上記構成によれば、ｐ型のウェル５２の電位を、バックゲート電極ＢＧに電圧を印加することにより、接地電位以外の電位に設定できる。
【００８６】
ここで、バックゲート電極ＢＧに印加される電圧が変化すると、図２に示される差動回路１１〜１４のインダクタンスとキャパシタンスとの積が変化する。そして、差動回路１１〜１４から出力される信号の周波数は、該積によって定まる。
【００８７】
以上より、電圧制御発振器１は、発振信号の周波数を設定できる。
【００８８】
なお、バックゲート電極ＢＧに印加される電圧は、すべての差動回路１１〜１４において変化させてもよいし、差動回路１１〜１４のうちの特定の差動回路のみにおいて変化させてもよい。
【００８９】
また、該電圧は、差動回路１１〜１４に含まれるＮＭＯＳトランジスタのうちの特定のＮＭＯＳトランジスタのみにおいて変化させてもよい。
【００９０】
また、ｐ型基板５０は、バックゲート電極ＢＧを複数備えてよい。
【００９１】
〔実施の形態２〕
本発明の他の実施の形態について、図６に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【００９２】
図６は、本実施形態に係る、図２に示される差動回路１１〜１４を変形した差動回路１１Ａ〜１４Ａの構成を示す回路図である。
【００９３】
図６に示されるように、差動回路１１Ａ〜１４Ａは、それぞれ、差動回路１１〜１４とは異なり、ＮＭＯＳトランジスタ１２３ａ・１２３ｂ（トランジスタ）をさらに備える。
【００９４】
ノード１２４ａにおいて、出力端子１２２ａと、ＮＭＯＳトランジスタ１２３ａのドレイン電極と、ＮＭＯＳトランジスタ１２３ｂのゲート電極とが、互いに接続される。
【００９５】
ノード１２５ａにおいて、ＮＭＯＳトランジスタ１２１ａのソース電極と、ＮＭＯＳトランジスタ１２３ａのソース電極と、電流源１２３と、ノード１２５ｂとが、互いに接続される。
【００９６】
ノード１２４ｂにおいて、出力端子１２２ｂと、ＮＭＯＳトランジスタ１２３ｂのドレイン電極と、ＮＭＯＳトランジスタ１２３ａのゲート電極とが、互いに接続される。
【００９７】
ノード１２５ｂにおいて、ＮＭＯＳトランジスタ１２１ｂのソース電極と、ＮＭＯＳトランジスタ１２３ｂのソース電極と、電流源１２３と、ノード１２５ｂとが、互いに接続される。
る。
【００９８】
以上のように、差動回路１１Ａ〜１４Ａが、クロスカップル接続を含むことにより、電気信号の信号対において差動信号を発振することができ、信号振幅や位相差のズレを抑えることができる。
【００９９】
ここで、信号対とは、信号線２１ａを伝搬する電気信号と信号線２１ｂを伝搬する電気信号との対、信号線２２ａを伝搬する電気信号と信号線２２ｂを伝搬する電気信号との対、信号線２３ａを伝搬する電気信号と信号線２３ｂを伝搬する電気信号との対、または、信号線２４ａを伝搬する電気信号と信号線２４ｂを伝搬する電気信号との対を意味する。
【０１００】
〔実施の形態３〕
本発明の他の実施の形態について、図７に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１０１】
図７は、本実施形態に係る、図２に示される差動回路１１〜１４を変形した差動回路１１Ｂ〜１４Ｂの構成を示す回路図である。
【０１０２】
図７に示されるように、差動回路１１Ｂ〜１４Ｂは、それぞれ、差動回路１１〜１４とは異なり、出力端子１２２ａと出力端子１２２ｂとの間に、可変容量素子１４０をさらに備える。
【０１０３】
可変容量素子１４０は、例えば、バラクタダイオード、スイッチ容量であってよい。
【０１０４】
上記構成によれば、差動回路１１Ｂ〜１４Ｂは、可変容量素子１４０のキャパシタンスを変化させ、差動回路１１Ｂ〜１４Ｂのインダクタンスとキャパシタンスとの積を変化させることができる。
【０１０５】
以上により、差動回路１１Ｂ〜１４Ｂは、発振する信号の周波数を調整できる。
【０１０６】
〔実施の形態４〕
本発明の他の実施の形態について、図８に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１０７】
図８は、本実施形態に係る、外部回路として分周器６１〜６４（外部回路）の入力を接続された、図１に示される電圧制御発振器１の構成を示す回路図である。
【０１０８】
なお、図８では、外部回路の一部は、省略されている。
【０１０９】
分周器６１〜６４は、電圧制御発振器１が出力する信号の位相同期に利用される。
【０１１０】
図８に示されるように、分周器６１は、トランジスタ７１ａ・７１ｂを備える。また、分周器６２は、トランジスタ７２ａ・７２ｂを備える。また、分周器６３は、トランジスタ７３ａ・７３ｂを備える。また、分周器６４は、トランジスタ７４ａ・７４ｂを備える。
【０１１１】
トランジスタ７１ａ・７１ｂのゲート電極は、それぞれ、信号線２１ａ・２１ｂに接続される。また、トランジスタ７２ａ・７２ｂのゲート電極は、それぞれ、信号線２２ａ・２２ｂに接続される。また、トランジスタ７３ａ・７３ｂのゲート電極は、それぞれ、信号線２３ａ・２３ｂに接続される。また、トランジスタ７４ａ・７４ｂのゲート電極は、それぞれ、信号線２４ａ・２４ｂに接続される。
【０１１２】
そして、トランジスタ７１ａ〜７４ａ・７１ｂ〜７４ｂのゲート電極の入力インピーダンスは、等しい。
【０１１３】
上記構成によれば、信号線２１ａ〜２４ａ・２１ｂ〜２４ｂのインピーダンスの容量成分を、同一値に合わせこめる。
【０１１４】
そして、例えば、分周器６３のみが、上述の位相同期に利用され、分周器６１〜６２・６４は、該位相同期に利用せず、上述のインピーダンスの容量成分の合わせこみにのみ利用されてよい。つまり、分周器６１〜６４のうちの一部の分周器は、ダミー回路として利用されてよい。
【０１１５】
このとき、分周器６３は、トランジスタ７３ａとトランジスタ７３ｂとから入力される差動信号ではなく、トランジスタ７３ａまたはトランジスタ７３ｂから入力される単相信号のみを、上述の位相同期に利用してもよい。
【０１１６】
〔実施の形態５〕
本発明の他の実施の形態について、図９に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１１７】
図９は、本実施形態の電圧制御発振器１Ａの構成を示す回路図である。
【０１１８】
図９に示されるように、電圧制御発振器１Ａは、電圧制御発振器１とは異なり、８個の差動回路１１〜１８と、１６本の信号線２１ａ〜２８ａ・２１ｂ〜２８ｂ（内部信号線、出力信号線）とを備える。
【０１１９】
ここで、配線４３は、信号線２２ａ・２２ｂと交差し、かつ、配線４４は、信号線２７ａ・２７ｂと交差するように見えるが、この構成に限定されるわけではない。配線４３・４４は、どの信号線と交差してもよい。
【０１２０】
差動回路１１〜１８は、同一の構成を備え、信号線２１ａ〜２８ａ・２１ｂ〜２８ｂによってループ状に接続される。
【０１２１】
また、差動回路１１〜１８は、正八角形（正多角形）の頂点に位置するように接続される。周波数変換器２は、該正八角形の中心に接続される。
【０１２２】
また、差動回路１１〜１８は、図２に示される差動回路１１〜１４と同じ構成を備える。
【０１２３】
しかし、差動回路１１〜１８は、差動回路１１〜１４とは異なり、それぞれ、入力信号線１３１ａから入力された信号の位相と２２．５度異なる位相の信号を、出力信号線１３２ａから出力する。また、差動回路１１〜１８は、それぞれ、入力信号線１３１ｂから入力された信号の位相と２２．５度異なる位相の信号を、出力信号線１３２ｂから出力する。
【０１２４】
以上の構成により、電圧制御発振器１Ａは、外部回路である周波数変換器２に対し、正確な位相差と、同一の振幅とを有する１６個の信号を出力できる。
【０１２５】
〔実施の形態６〕
本発明の他の実施の形態について、図１０に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。
【０１２６】
図１０は、本実施形態の電圧制御発振器１Ｂの構成を示す回路図である。
【０１２７】
図１０に示されるように、電圧制御発振器１Ｂは、電圧制御発振器１とは異なり、２個の差動回路１１・１２を備える。
【０１２８】
差動回路１１・１２は、同一の構成を備え、信号線２１ａ・２２ａ・２１ｂ・２２ｂによってループ状に接続される。
【０１２９】
なお、図１０では、差動回路１１・１２を接続する信号線として、信号線２１ａ・２２ａのみが、示されている。
【０１３０】
ここで、差動回路１１・１２は、それぞれ、入力信号線１３１ａから入力された信号の位相と９０度異なる位相の信号を、出力信号線１３２ａから出力する。また、差動回路１１・１２は、それぞれ、入力信号線１３１ｂから入力された信号の位相と９０度異なる位相の信号を、出力信号線１３２ｂから出力する。
【０１３１】
図１０に示されるように、下記（１）〜（２）の長さは等しい。
（１）差動回路１１と、ノード２１Ｂとの間の信号線
（２）差動回路１２と、ノード２２Ｂとの間の信号線
また、下記（３）〜（４）の長さは等しい。
（３）ノード２１Ｂと、周波数変換器２との間の信号線
（４）ノード２２Ｂと、周波数変換器２との間の信号線
また、下記（５）〜（６）の長さは等しい。
（５）ノード２１Ｂと、差動回路１２との間の信号線
（６）ノード２２Ｂと、差動回路１１との間の信号線
（差動回路と他の差動回路との間における電気信号の位相）
上記（１）〜（２）、（５）〜（６）より、下記（Ａ）〜（Ｂ）の長さが等しい。
（Ａ）差動回路１１から、差動回路１２へ接続される信号線
（Ｂ）差動回路１２から、差動回路１１へ接続される信号線
上記（Ａ）〜（Ｂ）の長さが等しいので、差動回路１１・１２のうちの一つの差動回路から該差動回路に接続された差動回路へ伝搬する電気信号の位相の変化と、差動回路１１・１２のうちの他の差動回路から該差動回路に接続された差動回路へ伝搬する電気信号の位相の変化とは、等しくなる。
【０１３２】
図２に示されるように、差動回路１１・１２のうちの一つの差動回路は、他の差動回路から伝搬された電気信号（入力信号線１３１ａ・１３１ｂから入力される信号）の位相を一定量変化させ、該電気信号をさらに他の差動回路へ出力する。
【０１３３】
よって、差動回路１１・１２のうちの一つの差動回路から出力されてから、該差動回路と接続された差動回路から出力されるまでの電気信号の位相の変化と、差動回路１１・１２のうちの他の差動回路から出力されてから、該差動回路と接続された差動回路から出力されるまでの電気信号の位相の変化とは、等しくなる。
【０１３４】
（差動回路が出力する電気信号の振幅）
図２に示されるように、差動回路１１・１２は、それぞれ、電流源１２３を備えるので、入力された電気信号の振幅によらず、一定の振幅を有する電気信号を出力できる。
【０１３５】
（差動回路と外部回路との間における電気信号の位相および振幅）
上記（１）〜（４）より、下記（ａ）〜（ｂ）の長さが等しくなる。
（ａ）差動回路１１と、周波数変換器２とを接続する信号線
（ｂ）差動回路１２と、周波数変換器２とを接続する信号線
上記（ａ）〜（ｂ）の長さが等しいので、差動回路１１・１２のうちの一つの差動回路から周波数変換器２へ伝搬する電気信号の位相および振幅の変化と、差動回路１１・１２のうちの他の差動回路から周波数変換器２へ伝搬する電気信号の位相および振幅の変化とは、等しくなる。
【０１３６】
さらに、差動回路１１・１２は、４個の電気信号の組を周波数変換器２に出力する。
【０１３７】
以上より、電圧制御発振器１は、正確な位相差と、一定の振幅とを有する４個の電気信号の組を、外部回路である周波数変換器２に出力できる。
【０１３８】
〔まとめ〕
本発明の態様１に係る発振器（電圧制御発振器１・１Ａ・１Ｂ）は、等しい長さの内部信号線（信号線２１ａ〜２８ａ・２１ｂ〜２８ｂ）によってループ状に接続され、位相が異なる電気信号を出力し、かつ、同一の構成を備えた複数の差動回路（１１〜１８・１１Ａ〜１４Ａ・１１Ｂ〜１４Ｂ）と、等しい長さの出力信号線（信号線２１ａ〜２８ａ・２１ｂ〜２８ｂ）によって各差動回路に接続された出力端子（信号線３１ａ〜３４ａ・３１ｂ〜３４ｂ）とを備える。
【０１３９】
上記構成によれば、複数の差動回路が、等しい長さの内部信号線によってループ状に接続されるので、複数の差動回路のうちの一つの差動回路から出力されてから、該差動回路と接続された差動回路から出力されるまでの電気信号の位相の変化と、複数の差動回路のうちの他の差動回路から出力されてから、該差動回路と接続された差動回路から出力されるまでの電気信号の位相の変化とは、等しくなる。
【０１４０】
これにより、差動回路は、それぞれ、正確な位相差を有する電気信号を出力できる。
【０１４１】
また、電流源などにより、差動回路は、それぞれ、一定の振幅を有する電気信号を出力できる。
【０１４２】
よって、差動回路は、それぞれ、正確な位相差と、一定の振幅とを有する電気信号を出力できる。
【０１４３】
そして、出力端子が、等しい長さの出力信号線によって各差動回路に接続されるので、複数の差動回路のうちの一つの差動回路から出力端子へ伝搬する電気信号の位相および振幅の変化と、複数の差動回路のうちの他の差動回路から出力端子へ伝搬する電気信号の位相および振幅の変化とは、等しくなる。
【０１４４】
よって、出力端子に出力される電気信号の位相差および振幅は、同一である。
【０１４５】
さらに、各差動回路は、それぞれ、２個の電気信号を出力端子に出力する。つまり、複数の差動回路は、複数の差動回路の個数を２倍した数の電気信号の組を出力する。
【０１４６】
以上より、発振器は、正確な位相差と、同一の振幅とを有する偶数個の電気信号の組を出力できる。
【０１４７】
本発明の態様２に係る発振器では、上記態様１において、上記差動回路は、正多角形（正四角形、正八角形）の頂点をなす位置に配されており、上記出力端子は、上記正多角形の略中心に配されてよい。
【０１４８】
上記構成によれば、複数の差動回路が、点対称に配されるので、電気信号が伝搬する信号線に発生する寄生容量や、該信号線に発生する寄生抵抗や、該信号線のインダクタンスに起因する悪影響が抑えられる。
【０１４９】
本発明の態様３に係る発振器では、上記態様２において、上記差動回路は、巻線からなるインダクタ１１２ａ・１１２ｂと、上記巻線を二等分する位置に配され、上記インダクタに接続された中間端子１１３と、上記中間端子から電源を与えられ、上記電気信号を制御するトランジスタ（ＮＭＯＳトランジスタ１２１ａ・１２１ｂ）とを備え、上記中間端子は、上記正多角形の頂点と上記正多角形の中心とを通過する直線上に配され、上記中間端子と上記中心との間の距離と、他の上記中間端子と上記中心との間の距離とは、概ね等しくてよい。
【０１５０】
上記構成によれば、複数の差動回路の内部構成が、点対称に配されるので、電気信号が伝搬する信号線に発生する寄生容量や、該信号線に発生する寄生抵抗や、該信号線のインダクタンスに起因する悪影響がさらに抑えられる。
【０１５１】
なお、中間端子と上述の中心との間の距離と、他の中間端子と該中心との間の距離とは、完全に等しくなる構成に限定されない。例えば、複数の差動回路のうちの一つの差動回路の負荷インピーダンスと、他の差動回路の負荷インピーダンスとは、異なることがある。このような差動回路間の差異を含め、上述の寄生容量や、寄生抵抗や、インダクタンスに起因する悪影響を抑制するために、各距離は、概ね等しければよい。
【０１５２】
本発明の態様４に係る発振器では、上記態様１から３のいずれか１態様において、上記差動回路は、クロスカップル接続され、上記電気信号を制御する複数のトランジスタ（ＮＭＯＳトランジスタ１２３ａ・１２３ｂ）を備えてよい。
【０１５３】
上記構成によれば、差動回路が、クロスカップル接続を含むことにより、電気信号の信号対において差動信号を発振することができ、信号振幅や位相差のズレを抑えることができる。
【０１５４】
本発明の態様５に係る発振器では、上記態様１から４のいずれか１態様において、上記内部信号線のうちの少なくとも一つは、外部回路（分周器６１〜６４）に接続され、上記外部回路に接続されない上記内部信号線は、入力インピーダンスが上記外部回路と同一であるダミー回路（分周器６１〜６４）に接続されてよい。
【０１５５】
上記構成によれば、複数の差動回路を接続する信号線のインピーダンスの容量成分を、同一値に合わせこめる。
【０１５６】
本発明の態様６に係る発振器では、上記態様１から５のいずれか１態様において、上記差動回路は、出力端子１２２ａ・１２２ｂ間に可変容量素子１４０を備えてよい。
【０１５７】
上記構成によれば、差動回路は、可変容量素子のキャパシタンスを変化させ、差動回路のインダクタンスとキャパシタンスとの積を変化させることができる。
【０１５８】
したがって、差動回路は、発振する信号の周波数を調整できる。
【０１５９】
本発明の態様７に係る発振器では、上記態様１から６のいずれか１態様において、上記差動回路は、上記電気信号を制御するトランジスタ（ＮＭＯＳトランジスタ１２１ａ・１２１ｂ・１２３ａ・１２３ｂ）と、上記トランジスタのソース電極Ｓおよびドレイン電極Ｄに接続されたバックゲート電極ＢＧとを備えてよい。
【０１６０】
上記構成によれば、バックゲート電極に印加される電圧が変化すると、差動回路のインダクタンスとキャパシタンスとの積が変化する。そして、差動回路から出力される信号の周波数は、該積によって定まる。
【０１６１】
したがって、発振器は、発振信号の周波数を設定できる。
【０１６２】
〔付記事項〕
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【産業上の利用可能性】
【０１６３】
本発明は、イメージ周波数除去回路にも利用することができる。
【符号の説明】
【０１６４】
１  電圧制御発振器（発振器）
１Ａ  電圧制御発振器（発振器）
１Ｂ  電圧制御発振器（発振器）
１１〜１８  差動回路
１１Ａ〜１４Ａ  差動回路
１１Ｂ〜１４Ｂ  差動回路
２１ａ〜２８ａ  信号線（内部信号線、出力信号線）
２１ｂ〜２８ｂ  信号線（内部信号線、出力信号線）
３１ａ〜３４ａ  出力端子
３１ｂ〜３４ｂ  出力端子
６１〜６４  分周器（外部回路）
１１２ａ  インダクタ
１１２ｂ  インダクタ
１１３  中間端子
１２１ａ  ＮＭＯＳトランジスタ（トランジスタ）
１２１ｂ  ＮＭＯＳトランジスタ（トランジスタ）
１２３ａ  ＮＭＯＳトランジスタ（トランジスタ）
１２３ｂ  ＮＭＯＳトランジスタ（トランジスタ）
１４０  可変容量素子
ＢＧ  バックゲート電極
Ｄ  ドレイン電極
Ｓ  ソース電極
【図１】
2015154110.tif 000003
【図２】
2015154110.tif 000004
【図３】
2015154110.tif 000005
【図４】
2015154110.tif 000006
【図５】
2015154110.tif 000007
【図６】
2015154110.tif 000008
【図７】
2015154110.tif 000009
【図８】
2015154110.tif 000010
【図９】
2015154110.tif 000011
【図１０】
2015154110.tif 000012