(57)【要約】【課題】１つの実施形態は、例えば、簡易な構成で不要トーンを低減できる分数分周回路を提供することを目的とする。【解決手段】１つの実施形態によれば、整数分周回路と調整回路とを有する分数分周回路が提供される。整数分周回路は、基準信号を、Ｋ個（Ｋは正の整数）の位相信号に変換する。Ｋ個の位相信号は、基準信号のｎ分の１（ｎは正の整数）の周波数をそれぞれ有する。Ｋ個の位相信号は、互いに位相が異なる。調整回路は、Ｋ個の位相信号に応じた複数の信号を重みづけ加算して、分数分周信号を生成する。分数分周信号は、複数の位相信号のそれぞれのｍ倍（ｍは、ｎの倍数でない正の整数）の周波数を有する。【選択図】図１
2015043536.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を、前記基準信号のｎ分の１（ｎは正の整数）の周波数をそれぞれ有し互いに位相の異なるＫ個（Ｋは正の整数）の位相信号に変換する整数分周回路と、
前記Ｋ個の位相信号に応じた複数の信号を重みづけ加算して、前記複数の位相信号のそれぞれのｍ倍（ｍは、ｎの倍数でない正の整数）の周波数を有する分数分周信号を生成する調整回路と、
を備えたことを特徴とする分数分周回路。
【請求項２】
前記Ｋ個の位相信号を補間して、互いに位相の異なるＰ個（ＰはＫより大きい整数）の位相信号を生成する補間回路をさらに備え、
前記調整回路は、前記Ｐ個の位相信号を重みづけ加算する
ことを特徴とする請求項１に記載の分数分周回路。
【請求項３】
前記調整回路は、重みづけ加算すべき複数の信号に対応して互いに異なるディメンジョンを有する複数のトランジスタを有する
ことを特徴とする請求項１又は２に記載の分数分周回路。
【請求項４】
前記調整回路は、
前記Ｋ個の位相信号に応じた複数の信号を重みづけ加算して、前記複数の位相信号のそれぞれの１倍の周波数を有する補正信号を生成する生成回路と、
前記生成された分数分周信号を前記生成された補正信号で補正する補正回路と、
をさらに備えた
ことを特徴とする請求項１から３のいずれか１項に記載の分数分周回路。
【請求項５】
前記Ｋ個の位相信号に応じた複数の信号を重みづけ加算して、前記複数の位相信号のそれぞれの１倍の周波数を有する補正信号を生成する生成回路と、
前記生成された補正信号の振幅及び位相を調整する第１の変調回路と、
前記生成された分数分周信号に応じた信号を前記調整された補正信号で補正する補正回路と、
をさらに備えた
ことを特徴とする請求項１から３のいずれか１項に記載の分数分周回路。
【請求項６】
前記生成された分数分周信号の振幅及び位相を調整する第２の変調回路をさらに備え、
前記補正回路は、前記調整された分数分周信号を前記調整された補正信号で補正する
ことを特徴とする請求項５に記載の分数分周回路。
【請求項７】
前記Ｋ個の位相信号に応じた複数の信号を受ける遅延回路と、
前記遅延回路を通った複数の位相信号と前記補正回路から出力された信号とに基づいて、変調制御信号を生成して前記第１の変調回路へ供給する変調制御回路と、
をさらに備えた
ことを特徴とする請求項５又は６に記載の分数分周回路。
【請求項８】
前記調整回路は、前記Ｋ個の位相信号に応じた複数の信号を重みづけ加算するとともに前記複数の信号の振幅及び位相を変調信号で変調して、前記複数の位相信号のそれぞれのｍ倍の周波数を有する分数分周信号を生成する
ことを特徴とする請求項１から７のいずれか１項に記載の分数分周回路。
【請求項９】
請求項１から７のいずれか１項に記載の分数分周回路と、
前記分数分周回路から出力された分数分周信号を変調信号で変調して、送信すべき信号を生成するミキサと、
を備えたことを特徴とする送信機。
【請求項１０】
請求項８に記載の分数分周回路を有し、前記分数分周回路から出力された分数分周信号を用いて、送信すべき信号を生成するミキサを備えたことを特徴とする送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、分数分周回路及び送信機に関する。
【背景技術】
【０００２】
ダイレクトコンバージョン送信機では、ローカル信号を生成する際の発振器の発振周波数とパワーアンプの出力信号の周波数とが同じか整数倍の関係であると、パワーアンプの出力信号に応じたノイズが発振器の動作に影響することがある。この場合、ローカル信号が歪んでミキサにおける変調精度が劣化する可能性がある。それに対して、発振器の出力を分数分周回路に通してローカル信号を生成し、発振器の発振周波数とパワーアンプの出力信号の周波数とを分数の関係にすることが提案されている。このとき、簡易な構成で不要トーンを低減することが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−６７５２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
１つの実施形態は、例えば、簡易な構成で不要トーンを低減できる分数分周回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
１つの実施形態によれば、整数分周回路と調整回路とを有する分数分周回路が提供される。整数分周回路は、基準信号を、Ｋ個（Ｋは正の整数）の位相信号に変換する。Ｋ個の位相信号は、基準信号のｎ分の１（ｎは正の整数）の周波数をそれぞれ有する。Ｋ個の位相信号は、互いに位相が異なる。調整回路は、Ｋ個の位相信号に応じた複数の信号を重みづけ加算して、分数分周信号を生成する。分数分周信号は、複数の位相信号のそれぞれのｍ倍（ｍは、ｎの倍数でない正の整数）の周波数を有する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態にかかる分数分周回路の構成を示す図。
【図２】第１の実施形態における整数分周回路の構成を示す図。
【図３】第１の実施形態における調整回路の構成を示す図。
【図４】第１の実施形態にかかる分数分周回路の動作を示す図。
【図５】第２の実施形態にかかる分数分周回路の構成を示す図。
【図６】第２の実施形態における補間回路の構成を示す図。
【図７】第２の実施形態における補間回路の動作を示す図。
【図８】第２の実施形態における調整回路の構成を示す図。
【図９】第２の実施形態の変形例における補間回路の構成を示す図。
【図１０】第２の実施形態の変形例における補間回路の動作を示す図。
【図１１】第３の実施形態における調整回路の構成を示す図。
【図１２】第４の実施形態にかかる分数分周回路の構成を示す図。
【図１３】第５の実施形態にかかる分数分周回路の構成を示す図。
【図１４】第６の実施形態にかかる分数分周回路の構成を示す図。
【図１５】第７の実施形態にかかる分数分周回路を適用した送信機の構成を示す図。
【図１６】第７の実施形態にかかる分数分周回路の構成を示す図。
【図１７】第７の実施形態における調整回路の構成を示す図。
【図１８】第７の実施形態の変形例にかかる分数分周回路の構成を示す図。
【図１９】第７の実施形態の他の変形例にかかる分数分周回路の構成を示す図。
【図２０】第７の実施形態の他の変形例にかかる分数分周回路の構成を示す図。
【図２１】第７の実施形態の他の変形例にかかる分数分周回路の構成を示す図。
【図２２】第８の実施形態にかかる分数分周回路の構成を示す図。
【図２３】第８の実施形態の変形例にかかる分数分周回路の構成を示す図。
【図２４】基本の形態にかかる分数分周回路を適用した送信機の構成を示す図。
【図２５】基本の形態にかかる分数分周回路の構成を示す図。
【図２６】基本の形態にかかる分数分周回路の動作を示す図。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる分数分周回路を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１の実施形態）
第１の実施形態にかかる分数分周回路について説明する前に、基本の形態にかかる分数分周回路について図２４を用いて説明する。図２４は、基本の形態にかかる分数分周回路を適用した送信機ＴＲの構成を示す図である。
【０００９】
送信機ＴＲは、ダイレクトコンバージョン方式を採用した送信機である。送信機ＴＲは、送信すべき信号の周波数と略同じ周波数のローカル信号を変調信号で変調する。
【００１０】
具体的には、図２４に示すように、送信機ＴＲは、ＤＡコンバータ（ＤＡＣ）９１、フィルタ９２、ミキサ９８、フィルタ９４、パワーアンプ９５、フィルタ９６、及びアンテナ９９を備える。
【００１１】
ＤＡコンバータ９１は、送信したい信号に対応したＩデータ及びＱデータをそれぞれＤ／Ａ変換してＩ信号（アナログ信号）及びＱ信号（アナログ信号）を生成してフィルタ９２へ出力する。フィルタ９２は、Ｉ信号及びＱ信号にフィルタ処理を施してそれぞれミキサ９８に出力する。
【００１２】
ミキサ９８は、ミキサ９３−Ｉ、ミキサ９３−Ｑ、及び加算器９７を有する。ミキサ９３−Ｉは、ローカル信号ＬＯ−ＩをＩ信号（変調信号）で変調しＩ成分信号を生成する。ミキサ９３−Ｑは、ローカル信号ＬＯ−ＱをＱ信号（変調信号）で変調しＱ成分信号を生成する。なお、ローカル信号ＬＯ−Ｉ，ＬＯ−Ｑは、発振器ＯＳＣで発振され発振器ＯＳＣから出力された発振信号に応じて生成された信号である。ローカル信号ＬＯ−Ｉ，ＬＯ−Ｑの周波数は、送信すべき信号の周波数と略同じである。
【００１３】
加算器９７は、Ｉ成分信号及びＱ成分信号を加算して送信すべき信号を生成してフィルタ９４に出力する。
【００１４】
フィルタ９４は、送信すべき信号にフィルタ処理を施してパワーアンプ９５に出力する。パワーアンプ９５は、フィルタ処理後の信号を電力増幅してフィルタ９６に出力する。フィルタ９６は、電力増幅後の信号にフィルタ処理を施してアンテナ９９に出力する。アンテナ９９は、フィルタ９６から受けた信号を無線信号として空間へ送信する。
【００１５】
この送信機ＴＲにおいて、仮に、ローカル信号ＬＯを生成する際の発振器ＯＳＣの発振周波数とパワーアンプ９５の出力信号の周波数とが同じか整数倍の関係であると、パワーアンプ９５の出力信号に応じたノイズが発振器ＯＳＣの動作に影響することがある。例えば、パワーアンプ９５の出力信号に応じたノイズが、電源回路及び／又は空間経由で発振器ＯＳＣに到達すると、発振器ＯＳＣの発振周波数が変動したり、発振器ＯＳＣの出力波形が歪んだりすることがある。この場合、ローカル信号が歪んでミキサ９８における変調精度が劣化する可能性がある。
【００１６】
それに対して、基本の形態では、発振器ＯＳＣの出力を分数分周回路１−Ｉ，１−Ｑに通してローカル信号ＬＯ−Ｉ，ＬＯ−Ｑを生成し、発振器ＯＳＣの発振周波数とパワーアンプ９５の出力信号の周波数とを整数でない分数の関係にする。これにより、パワーアンプ９５の出力信号に応じたノイズが発振器ＯＳＣの動作に影響することを抑制できる。
【００１７】
分数分周回路１−Ｉ，１−Ｑは、それぞれ、Ｉ信号及びＱ信号に対応した回路である。分数分周回路１−Ｉ，１−Ｑは、生成するローカル信号ＬＯ−Ｉ，ＬＯ−Ｑの位相がπ／２異なることを除けば基本的に同様であるので、主として、分数分周回路１として説明する。
【００１８】
具体的には、図２５に示すように、分数分周回路１は、発振器ＯＳＣから出力された基準信号をその３／２の周波数の信号に分周する。すなわち、送信すべき信号の周波数をｆｃとするとき、発振器ＯＳＣの発振周波数は、２ｆｃ／３になるように予め調整されている。
【００１９】
例えば、分数分周回路１は、分周器２、乗算器３、及びバンドパスフィルタ４を有する。分周器２は、発振器ＯＳＣから出力された基準信号を２分周し、２ｆｃ／３×１／２＝ｆｃ／３の周波数を有する分周信号を生成する。
【００２０】
乗算器３は、基準信号と分周信号とを乗算し、２ｆｃ／３＋ｆｃ／３＝ｆｃの周波数を有する分数分周信号を生成する。すなわち、乗算器３は、基準信号と分周信号とを乗算することにより、基準信号の周波数と分周信号の周波数とを加算する。乗算器３で生成された分数分周信号には、図２６の左下図に示すように、不要トーン３ＬＯ２，５ＬＯ２，７ＬＯ２が含まれている。
【００２１】
仮に、この分数分周信号をそのままローカル信号ＬＯ−Ｉ，ＬＯ−Ｑとして用いてミキサ９３で変調を行うと、変調後の信号にも、図２６の右図に示すように、不要トーン３ＬＯ２，５ＬＯ２，７ＬＯ２が含まれてしまう。
【００２２】
それに対して、基本の形態では、乗算器３で生成した分数分周信号をバンドパスフィルタ４に通してからミキサ９８へ供給する。バンドパスフィルタ４は、並列ＬＣ共振回路で構成され、分数分周信号における不要トーン３ＬＯ２，５ＬＯ２，７ＬＯ２を抑制するように動作する。
【００２３】
しかし、並列ＬＣ共振回路は、大きなチップ面積を占めるので、分数分周回路が大型化しやすく、送信機ＴＲが大型化しやすい。また、並列ＬＣ共振回路は、共振周波数の調整機構が必要になるので、分数分周回路の構成が複雑化しやすく、送信機ＴＲの構成が複雑化しやすい。これにより、送信機ＴＲの製造コストが増大する可能性がある。
【００２４】
そこで、本実施形態では、分数分周回路１００において、並列ＬＣ共振回路を用いることなく、簡易な構成で不要トーンを低減することを目指す。
【００２５】
具体的には、図１に示すように、分数分周回路１００は、発振器ＯＳＣから出力された基準信号をそのｍ／ｎの周波数の信号に分周する。ｎは、正の整数であり、ｍは、ｎの倍数でない正の整数であり、ｍ／ｎは、整数にならない分数である。すなわち、送信すべき信号の周波数をｆｃとするとき、発振器ＯＳＣの発振周波数は、ｎ×ｆｃ／ｍになるように予め調整されている。図１では、ｍ＝３、ｎ＝４の場合が例示されている。
【００２６】
分数分周回路１００は、整数分周回路１０、及び調整回路２０を有する。整数分周回路１０は、発振器ＯＳＣから出力された基準信号をｎ分周する。これにより、整数分周回路１０は、基準信号をＫ個の位相信号に変換する。Ｋは、正の整数である。例えば、Ｋ＝２ｎである。Ｋ個の位相信号は、それぞれ、基準信号のｎ分の１の周波数を有する。Ｋ個の位相信号は、それぞれ、ｎ×ｆｃ／ｍ×１／ｎ＝ｆｃ／ｍの周波数を有する。Ｋ個の位相信号は、互いに位相が異なる。Ｋ個の位相信号は、最も位相の近い位相信号との位相差が均等（例えば、２π／Ｋ）である。
【００２７】
例えば、ｍ＝３、ｎ＝４の場合、発振器ＯＳＣの発振周波数は、４ｆｃ／３になるように予め調整されている。整数分周回路１０は、基準信号を４分周して、８相の多相信号、すなわち８個の位相信号を生成する。８個の位相信号は、それぞれ、ｆｃ／３の周波数を有する。８個の位相信号は、互いに位相が異なり、最も位相の近い位相信号との位相差が略２π／８＝π／４で均等である。
【００２８】
整数分周回路１０は、変換されたＫ個の位相信号を調整回路２０に出力する。例えば、ｍ＝３、ｎ＝４の場合、整数分周回路１０は、８相の多相信号、すなわち８個の位相信号を調整回路２０に出力する。
【００２９】
調整回路２０は、Ｋ個の位相信号を整数分周回路１０から受ける。調整回路２０は、Ｋ個の位相信号を重みづけ加算して、分数分周信号を生成する。分数分周信号は、複数の位相信号のそれぞれのｍ倍の周波数を有する。分数分周信号は、ｆｃ／ｍ×ｍ＝ｆｃの周波数を有する。調整回路２０は、Ｋ個の位相信号を重みづけ加算することにより、Ｋ個の位相信号のそれぞれをｍ逓倍しながら信号の波形を正弦波に近くなるように整えることができる。例えば、調整回路２０は、Ｋ個の位相信号のそれぞれをｍ逓倍しながら信号の波形を正弦波に対応して階段状の波形（図４の左上図参照）に整えることができる。すなわち、調整回路２０は、不要トーン３ＬＯ２，５ＬＯ２，７ＬＯ２を抑制するような、ＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタとして機能することができる。
【００３０】
例えば、ｍ＝３、ｎ＝４の場合、調整回路２０は、８個の位相信号を３逓倍及び波形調整して分数分周信号を生成する。分数分周信号は、ｆｃの周波数を有する。
【００３１】
調整回路２０は、生成された分数分周信号をミキサ９８に出力する。
【００３２】
次に、整数分周回路１０の構成について図２を用いて説明する。図２は、整数分周回路１０の構成を示す図である。
【００３３】
整数分周回路１０は、方形波生成回路１１及びＫ／２個の遅延回路１２〜１５を有する。方形波生成回路１１は、発振器ＯＳＣから出力された基準信号（例えば、正弦波）を受ける。方形波生成回路１１は、基準信号の波形を方形波に成形し、基準信号に対応した方形波信号を生成する。
【００３４】
なお、Ｉ信号用の分数分周回路１００−Ｉと、Ｑ信号用の分数分周回路１００−Ｑとを共通化することも可能である。
【００３５】
方形波生成回路１１は、生成された方形波信号をＫ／２個の遅延回路１２〜１５の制御端子へ供給する。
【００３６】
Ｋ／２個の遅延回路１２〜１５は、基準信号に同期して信号を転送し互いに位相の反転した２つの信号を出力する。各遅延回路１２〜１５は、例えば、差動型Ｄラッチ回路、又はゲーテッドＳＲ型ラッチ回路である。整数分周回路１０では、例えば、差動型Ｄラッチ回路をＫ／２＝ｎ段組み合わせる。整数分周回路１０では、方形波信号の立ち上がりエッジでラッチする差動型Ｄラッチ回路と、方形波信号の立ち下がりエッジでラッチする差動型Ｄラッチ回路とを交互に組み合わせる。そして、整数分周回路１０では、最終段の差動型Ｄラッチ回路の出力と初段の差動型Ｄラッチ回路の入力とで非反転相及び反転相が入れ替わるように、最終段の差動型Ｄラッチ回路から初段の差動型Ｄラッチ回路へ信号をフィードバックさせる。これにより、ｎ分周回路が構成されている。すなわち、Ｋ／２個の遅延回路１２〜１５は、方形波信号の略半周期で信号を転送するシフトレジスタとして機能することができる。
【００３７】
図２では、ｍ＝３、ｎ＝４であり、Ｋ＝２ｎ＝８であり、各遅延回路１２〜１５が差動型Ｄラッチ回路である場合について例示している。図２では、差動型Ｄラッチ回路を８／２＝４段組み合わせることで、４分周回路が構成されている。
【００３８】
すなわち、遅延回路１２〜１４のＱ端子がそれぞれ遅延回路１３〜１５のＤ端子に接続され、遅延回路１２〜１４のＱ￣端子がそれぞれ遅延回路１３〜１５のＤ￣端子に接続されている。最終段の遅延回路１５のＱ端子が初段の遅延回路１２のＤ￣端子に接続され、最終段の遅延回路１５のＱ￣端子が初段の遅延回路１２のＤ端子に接続されている。遅延回路１２，１４は、クロック端子ＣＬＫで方形波信号を受け、遅延回路１３，１５は、反転クロック端子ＣＬＫ￣で方形波信号を受ける。
【００３９】
遅延回路１２は、Ｑ端子及びＱ￣端子からそれぞれ位相信号ＤＳ１，ＤＳ５を出力する。遅延回路１３は、Ｑ端子及びＱ￣端子からそれぞれ位相信号ＤＳ２，ＤＳ６を出力する。遅延回路１４は、Ｑ端子及びＱ￣端子からそれぞれ位相信号ＤＳ３，ＤＳ７を出力する。遅延回路１５は、Ｑ端子及びＱ￣端子からそれぞれ位相信号ＤＳ４，ＤＳ８を出力する。
【００４０】
すなわち、４個の遅延回路１２〜１５は、８相の多相信号、すなわち８個の位相信号ＤＳ１〜ＤＳ８を出力する。８個の位相信号ＤＳ１〜ＤＳ８は、それぞれ、ｆｃ／３の周波数を有する。８個の位相信号ＤＳ１〜ＤＳ８は、互いに位相が異なり、最も位相の近い位相信号との位相差が略２π／８＝π／４で均等である。
【００４１】
次に、調整回路２０の構成について図３を用いて説明する。図３は、調整回路２０の構成を示す図である。
【００４２】
調整回路２０は、Ｋ個のアンプ２１〜２８及び加算器ＡＤＤ１を有する。Ｋ個のアンプ２１〜２８は、Ｋ個の位相信号に対応しており、それぞれ、対応する位相信号を受ける。Ｋ個のアンプ２１〜２８は、互いに異なる固定の利得で位相信号を増幅する。固定の利得は、フーリエ変換の重みをｗとするとき、ｗ３Ｎ（Ｎ＝０，１，２，・・・，Ｋ−１）の実部又は虚部である。例えば、ＬＯ−Ｉ信号の分数分周回路１００−Ｉに実部を用いた場合、ＬＯ−Ｑ信号の分数分周回路１００−Ｑに虚部を用いる。フーリエ変換の重みは、例えば、虚数単位をｊとするとき、ｗ＝ｅｘｐ（２πｊ／Ｋ）である。
【００４３】
すなわち、調整回路２０では、加算器ＡＤＤ１に対してＫ個のアンプ２１〜２８が並列接続されている。Ｋ個のアンプ２１〜２８は、Ｋ個の位相信号を並行して受け、受けた位相信号を固定の利得「ｗ３Ｎの実部又は虚部」で増幅して加算器ＡＤＤ１へ供給する。加算器ＡＤＤ１は、増幅されたＫ個の位相信号を加算して、加算結果を分数分周信号として出力する。これにより、ｍ逓倍しながら信号の波形を正弦波に近くなるように整えることができるＦＩＲフィルタが構成されている。
【００４４】
図３では、ｍ＝３、ｎ＝４であり、Ｋ＝２ｎ＝８である場合について例示している。図３では、８個のアンプ２１〜２８を加算器ＡＤＤ１の入力側に並列接続することで、ＦＩＲフィルタが構成されている。
【００４５】
すなわち、アンプ２１は、位相信号ＤＳ１を受け、「ｗ０＝１の実部又は虚部」の利得で位相信号ＤＳ１を増幅して加算器ＡＤＤ１へ供給する。アンプ２２は、位相信号ＤＳ２を受け、「ｗ３の実部又は虚部」の利得で位相信号ＤＳ２を増幅して加算器ＡＤＤ１へ供給する。アンプ２３は、位相信号ＤＳ３を受け、「ｗ６の実部又は虚部」の利得で位相信号ＤＳ３を増幅して加算器ＡＤＤ１へ供給する。アンプ２４は、位相信号ＤＳ４を受け、「ｗ９の実部又は虚部」の利得で位相信号ＤＳ４を増幅して加算器ＡＤＤ１へ供給する。アンプ２５は、位相信号ＤＳ５を受け、「ｗ１２の実部又は虚部」の利得で位相信号ＤＳ５を増幅して加算器ＡＤＤ１へ供給する。アンプ２６は、位相信号ＤＳ６を受け、「ｗ１５の実部又は虚部」の利得で位相信号ＤＳ６を増幅して加算器ＡＤＤ１へ供給する。アンプ２７は、位相信号ＤＳ７を受け、「ｗ１８の実部又は虚部」の利得で位相信号ＤＳ７を増幅して加算器ＡＤＤ１へ供給する。アンプ２８は、位相信号ＤＳ８を受け、「ｗ２１の実部又は虚部」の利得で位相信号ＤＳ８を増幅して加算器ＡＤＤ１へ供給する。加算器ＡＤＤ１は、増幅された位相信号ＤＳ１〜ＤＳ８を加算して、加算結果を分数分周信号として出力する。分数分周信号は、ｆｃの周波数を有する。
【００４６】
次に、分数分周回路１００の動作について図４を用いて説明する。図４は、分数分周回路１００の動作を示す図である。
【００４７】
分数分周回路１００では、調整回路２０における重み付け加算により出力波形が正弦波に近い階段状波形となり、図４の左下図に示すように、基本の形態（図２６）に比較して、例えば、不要トーン３ＬＯ２ｈ，５ＬＯ２ｈが抑制されている。そのため、この分数分周信号をそのままローカル信号ＬＯ−Ｉ，ＬＯ−Ｑとして用いてミキサ９３で変調を行うと、変調後の信号においても、図４の右図に示すように、不要トーン３ＬＯ２ｈ，５ＬＯ２ｈが抑制されている。
【００４８】
以上のように、第１の実施形態では、分数分周回路１００において、整数分周回路１０が、基準信号を、基準信号のｎ分の１（ｎは正の整数）の周波数をそれぞれ有し互いに位相の異なるＫ個（Ｋは正の整数）の位相信号に変換する。調整回路２０が、Ｋ個の位相信号を重みづけ加算して、Ｋ個の位相信号のそれぞれのｍ倍（ｍは、ｎの倍数でない正の整数）の周波数を有する分数分周信号を生成する。これにより、調整回路２０でＫ個の位相信号をｍ逓倍しながら生成されるべき分数分周信号の不要トーンを抑制できるＦＩＲフィルタとして機能させることができるので、並列ＬＣ共振回路を用いることなく、簡易な構成で不要トーンを低減できる。
【００４９】
したがって、基本の形態に比較して、分数分周回路のチップ面積を低減でき、送信機ＴＲをコンパクト化できる。また、並列ＬＣ共振回路を用いないので、共振周波数の調整機構も不要であり、分数分周回路の構成が簡易化しやすく、送信機ＴＲの構成が簡易化しやすい。これにより、送信機ＴＲの製造コストを低減できる。
【００５０】
また、第１の実施形態では、分数分周回路１００の整数分周回路１０において、Ｋ／２個の遅延回路１２〜１５が、基準信号に同期して信号を転送し互いに位相の反転した２つの信号を出力する。調整回路２０において、Ｋ個のアンプ２１〜２８が、Ｋ個の位相信号を互いに異なる固定の利得で増幅する。加算器ＡＤＤ１が、増幅されたＫ個の位相信号を加算して、加算結果を分数分周信号として出力する。すなわち、分数分周回路１００では、基準信号に応じた信号（方形波信号）をクロックとして用い、クロックと複数信号パスの利得の比に応じて周波数特性を決定できるので、基準信号の周波数に追従して周波数特性を決めることができる。
【００５１】
したがって、基準信号の周波数が変わるとＬやＣの値を調整する必要がある基本の形態に比較して、第１の実施形態によれば、そのような調整が不要であるので、基準信号の変更に容易に対応できる。
【００５２】
また、第１の実施形態では、調整回路２０において、固定の利得は、フーリエ変換の重みをｗとするとき、ｗ３Ｎ（Ｎ＝０，１，２，・・・，Ｋ−１）の実部又は虚部である。これにより、調整回路２０において、Ｋ個の位相信号を重みづけ加算することで、Ｋ個の位相信号のそれぞれをｍ逓倍しながら信号の波形を正弦波に近くなるように整えることができる。例えば、調整回路２０は、Ｋ個の位相信号のそれぞれをｍ逓倍しながら信号の波形を正弦波に対応して階段状の波形（図４の左上図参照）に整えることができる。
【００５３】
なお、図１〜図３では、ｍ＝３、ｎ＝４の場合を例示しているが、ｍ、ｎは、この値に限定されない。例えば、ｍ＝５、ｎ＝４であってもよい。あるいは、例えば、ｍ＝３、ｎ＝８であってもよい。あるいは、例えば、ｍ＝５、ｎ＝８であってもよい。あるいは、例えば、ｍ＝２、ｎ＝３であってもよい。あるいは、例えば、ｍ＝４、ｎ＝３であってもよい。あるいは、例えば、ｍ＝５、ｎ＝３であってもよい。
【００５４】
（第２の実施形態）
次に、第２の実施形態にかかる分数分周回路２００について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
【００５５】
第１の実施形態では、Ｋ個の位相信号をそのまま重みづけ加算しているが、第２の実施形態では、Ｋ個の位相信号を補間して相数を増やしてから重みづけ加算する。
【００５６】
具体的には、図５に示すように、分数分周回路２００は、補間回路２３０をさらに備え、調整回路２０（図１参照）に代えて調整回路２２０を備える。図５は、分数分周回路２００の構成を示す図である。
【００５７】
補間回路２３０は、整数分周回路１０からＫ個の位相信号を受ける。補間回路２３０は、Ｋ個の位相信号を補間して、互いに位相の異なるＰ個の位相信号を生成する。Ｐは、Ｋより大きい整数である。例えば、Ｐ＝２Ｋである。Ｐ個の位相信号は、それぞれ、基準信号のｎ分の１の周波数を有する。Ｐ個の位相信号は、それぞれ、ｎ×ｆｃ／ｍ×１／ｎ＝ｆｃ／ｍの周波数を有する。Ｐ個の位相信号は、互いに位相が異なる。Ｐ個の位相信号は、最も位相の近い位相信号との位相差が均等（例えば、２π／Ｐ＝π／Ｋ）である。
【００５８】
例えば、ｍ＝３、ｎ＝４の場合、補間回路２３０は、８相の多相信号、すなわち８個の位相信号を整数分周回路１０から受ける。補間回路２３０は、８個の位相信号を補間して、１６相の多相信号、すなわち１６個の位相信号を生成する。１６個の位相信号は、それぞれ、ｆｃ／３の周波数を有する。１６個の位相信号は、互いに位相が異なり、最も位相の近い位相信号との位相差が略２π／１６＝π／８で均等である。
【００５９】
補間回路２３０は、生成されたＰ個の位相信号を調整回路２２０に出力する。例えば、ｍ＝３、ｎ＝４の場合、補間回路２３０は、１６相の多相信号、すなわち１６個の位相信号を調整回路２２０に出力する。
【００６０】
調整回路２２０は、Ｐ個の位相信号を重みづけ加算して、分数分周信号を生成する。例えば、ｍ＝３、ｎ＝４の場合、調整回路２２０は、１６個の位相信号を重みづけ加算して、分数分周信号を生成する。
【００６１】
次に、補間回路２３０について図６及び図７を用いて説明する。図６は、補間回路２３０の構成を示す図である。図７は、補間回路２３０の動作を示す図である。
【００６２】
補間回路２３０は、Ｋ個のキャパシタＣ１１〜Ｃ１８及びＫ対のキャパシタＣ２１ａ，Ｃ２１ｂ〜Ｃ２８ａ，Ｃ２８ｂを有する。補間回路２３０では、入力側（図６の上側）と出力側（図６の下側）との間において、Ｋ個のキャパシタＣ１１〜Ｃ１８及びＫ対のキャパシタＣ２１ａ，Ｃ２１ｂ〜Ｃ２８ａ，Ｃ２８ｂが並列接続されている。
【００６３】
Ｋ個のキャパシタＣ１１〜Ｃ１８は、Ｋ個の位相信号に対応しており、それぞれ、対応する位相信号をその一端で受ける。Ｋ個のキャパシタＣ１１〜Ｃ１８は、それぞれ、受けた位相信号をその他端側へ伝達する。すなわち、Ｋ個のキャパシタＣ１１〜Ｃ１８は、受けたＫ個の位相信号に対応したＫ個の位相信号を出力する。
【００６４】
Ｋ対のキャパシタＣ２１ａ，Ｃ２１ｂ〜Ｃ２８ａ，Ｃ２８ｂは、Ｋ個の位相信号のうち最も位相の近い２つの位相信号に対応している。各対のキャパシタは、対応する２つの位相信号をその一端側で受ける。各対のキャパシタは、受けた２つの位相信号を平均化して、２つの位相信号の間の位相を有する位相信号を生成してその他端側へ伝達する（図７参照）。すなわち、Ｋ対のキャパシタＣ２１ａ，Ｃ２１ｂ〜Ｃ２８ａ，Ｃ２８ｂは、Ｋ個の位相信号のうち最も位相の近い２つの位相信号をそれぞれ補間して、補間結果としてＫ個の位相信号を出力する。
【００６５】
図６では、ｍ＝３、ｎ＝４であり、Ｋ＝２ｎ＝８であり、Ｐ＝２Ｋ＝１６である場合について例示している。図６では、入力側（図６の上側）と出力側（図６の下側）との間において、８個のキャパシタＣ１１〜Ｃ１８及び８群のキャパシタＣ２１ａ，Ｃ２１ｂ〜Ｃ２８ａ，Ｃ２８ｂが並列接続されている。
【００６６】
キャパシタＣ１１は、一端側で受けた位相信号ＤＳ１を他端側に位相信号ＤＳ１１として伝達する。キャパシタＣ１２は、一端側で受けた位相信号ＤＳ２を他端側に位相信号ＤＳ１２として伝達する。キャパシタＣ１３は、一端側で受けた位相信号ＤＳ３を他端側に位相信号ＤＳ１３として伝達する。キャパシタＣ１４は、一端側で受けた位相信号ＤＳ４を他端側に位相信号ＤＳ１４として伝達する。キャパシタＣ１５は、一端側で受けた位相信号ＤＳ５を他端側に位相信号ＤＳ１５として伝達する。キャパシタＣ１６は、一端側で受けた位相信号ＤＳ６を他端側に位相信号ＤＳ１６として伝達する。キャパシタＣ１７は、一端側で受けた位相信号ＤＳ７を他端側に位相信号ＤＳ１７として伝達する。キャパシタＣ１８は、一端側で受けた位相信号ＤＳ８を他端側に位相信号ＤＳ１８として伝達する。
【００６７】
１対のキャパシタＣ２１ａ，Ｃ２１ｂは、一端側で受けた２つの位相信号ＤＳ１，ＤＳ２を平均化して、２つの位相信号ＤＳ１，ＤＳ２の間の位相を有する位相信号ＤＳ２１を生成してその他端側へ伝達する（図７参照）。１対のキャパシタＣ２２ａ，Ｃ２２ｂは、一端側で受けた２つの位相信号ＤＳ２，ＤＳ３を平均化して、２つの位相信号ＤＳ２，ＤＳ３の間の位相を有する位相信号ＤＳ２２を生成してその他端側へ伝達する。１対のキャパシタＣ２３ａ，Ｃ２３ｂは、一端側で受けた２つの位相信号ＤＳ３，ＤＳ４を平均化して、２つの位相信号ＤＳ３，ＤＳ４の間の位相を有する位相信号ＤＳ２３を生成してその他端側へ伝達する。１対のキャパシタＣ２４ａ，Ｃ２４ｂは、一端側で受けた２つの位相信号ＤＳ４，ＤＳ５を平均化して、２つの位相信号ＤＳ４，ＤＳ５の間の位相を有する位相信号ＤＳ２４を生成してその他端側へ伝達する。１対のキャパシタＣ２５ａ，Ｃ２５ｂは、一端側で受けた２つの位相信号ＤＳ５，ＤＳ６を平均化して、２つの位相信号ＤＳ５，ＤＳ６の間の位相を有する位相信号ＤＳ２５を生成してその他端側へ伝達する。１対のキャパシタＣ２６ａ，Ｃ２６ｂは、一端側で受けた２つの位相信号ＤＳ６，ＤＳ７を平均化して、２つの位相信号ＤＳ６，ＤＳ７の間の位相を有する位相信号ＤＳ２６を生成してその他端側へ伝達する。１対のキャパシタＣ２７ａ，Ｃ２７ｂは、一端側で受けた２つの位相信号ＤＳ７，ＤＳ８を平均化して、２つの位相信号ＤＳ７，ＤＳ８の間の位相を有する位相信号ＤＳ２７を生成してその他端側へ伝達する。１対のキャパシタＣ２８ａ，Ｃ２８ｂは、一端側で受けた２つの位相信号ＤＳ８，ＤＳ１を平均化して、２つの位相信号ＤＳ８，ＤＳ１の間の位相を有する位相信号ＤＳ２８を生成してその他端側へ伝達する。
【００６８】
すなわち、補間回路２３０は、１６相の多相信号、すなわち１６個の位相信号ＤＳ１１〜ＤＳ１８，ＤＳ２１〜ＤＳ２８を出力する。１６個の位相信号ＤＳ１１〜ＤＳ１８，ＤＳ２１〜ＤＳ２８は、それぞれ、ｆｃ／３の周波数を有する。１６個の位相信号ＤＳ１１〜ＤＳ１８，ＤＳ２１〜ＤＳ２８は、互いに位相が異なり、最も位相の近い位相信号との位相差が略２π／１６＝π／８で均等である。
【００６９】
次に、調整回路２２０の構成について図８を用いて説明する。図８は、調整回路２２０の構成を示す図である。
【００７０】
調整回路２２０は、Ｐ個のアンプ２１〜３６及び加算器ＡＤＤ２を有する。Ｐ個のアンプ２１〜３６は、Ｐ個の位相信号に対応しており、それぞれ、対応する位相信号を受ける。Ｐ個のアンプ２１〜３６は、互いに異なる固定の利得で位相信号を増幅する。固定の利得は、フーリエ変換の重みをｗとするとき、ｗ３Ｎ（Ｎ＝０，１，２，・・・，Ｐ−１）の実部又は虚部である。フーリエ変換の重みは、例えば、虚数単位をｊとするとき、ｗ＝ｅｘｐ（２πｊ／Ｐ）である。
【００７１】
すなわち、調整回路２２０では、加算器ＡＤＤ２に対してＰ個のアンプ２１〜３６が並列接続されている。Ｐ個のアンプ２１〜３６は、Ｐ個の位相信号を並行して受け、受けた位相信号を固定の利得「ｗ３Ｎの実部又は虚部」で増幅して加算器ＡＤＤ２へ供給する。加算器ＡＤＤ２は、増幅されたＰ個の位相信号を加算して、加算結果を分数分周信号として出力する。これにより、ｍ逓倍しながら信号の波形を正弦波に近くなるように整えることができるＦＩＲフィルタが構成されている。
【００７２】
図８では、ｍ＝３、ｎ＝４であり、Ｋ＝２ｎ＝８であり、Ｐ＝２Ｋ＝１６である場合について例示している。図８では、１６個のアンプ２１〜３６を加算器ＡＤＤ２の入力側に並列接続することで、ＦＩＲフィルタが構成されている。
【００７３】
例えば、アンプ２９は、位相信号ＤＳ１５を受け、「ｗ２４の実部又は虚部」の利得で位相信号ＤＳ１５を増幅して加算器ＡＤＤ２へ供給する。アンプ３０は、位相信号ＤＳ２５を受け、「ｗ２７の実部又は虚部」の利得で位相信号ＤＳ２５を増幅して加算器ＡＤＤ２へ供給する。アンプ３１は、位相信号ＤＳ１６を受け、「ｗ３０の実部又は虚部」の利得で位相信号ＤＳ１６を増幅して加算器ＡＤＤ２へ供給する。アンプ３２は、位相信号ＤＳ２６を受け、「ｗ３３の実部又は虚部」の利得で位相信号ＤＳ２６を増幅して加算器ＡＤＤ２へ供給する。アンプ３３は、位相信号ＤＳ１７を受け、「ｗ３６の実部又は虚部」の利得で位相信号ＤＳ１７を増幅して加算器ＡＤＤ２へ供給する。アンプ３４は、位相信号ＤＳ２７を受け、「ｗ３９の実部又は虚部」の利得で位相信号ＤＳ２７を増幅して加算器ＡＤＤ２へ供給する。アンプ３５は、位相信号ＤＳ１８を受け、「ｗ４２の実部又は虚部」の利得で位相信号ＤＳ１８を増幅して加算器ＡＤＤ２へ供給する。アンプ３６は、位相信号ＤＳ２８を受け、「ｗ４５の実部又は虚部」の利得で位相信号ＤＳ２８を増幅して加算器ＡＤＤ２へ供給する。加算器ＡＤＤ２は、増幅された位相信号ＤＳ１１〜ＤＳ２８を加算して、加算結果を分数分周信号として出力する。分数分周信号は、ｆｃの周波数を有する。
【００７４】
以上のように、第２の実施形態では、分数分周回路２００において、補間回路２３０が、整数分周回路１０から出力されたＫ個の位相信号を補間して、互いに位相の異なるＰ個（ＰはＫより大きい整数）の位相信号を生成して調整回路２２０へ供給する。調整回路２２０は、Ｐ個の位相信号を重みづけ加算して、分数分周信号を生成する。これにより、調整回路２２０において、第１の実施形態より多くの相数の位相信号を重みづけ加算することができ、信号の波形をより正弦波に近くなるように整えることができる。例えば、調整回路２２０は、信号の波形を正弦波に対応して階段状の波形（図４の左上図参照）に整える際に、その階段の幅をより狭くでき、その階段の段数をより多くすることができる。
【００７５】
すなわち、基準信号に応じた信号（方形波信号）をクロックとして用いるので、相の数が例えば２倍になると、等価的に、単位時間あたりのクロックの立ち上がりエッジ及び立ち下がりエッジの数が２倍になりクロック周波数を２倍にしたことと同様の効果があり、ＦＩＲフィルタ（調整回路２２０）で除去できる周波数を２倍に拡大できる。これにより、除去できる不要トーンの種類を増やすことができる。例えば、不要トーン７ＬＯ２ｈ（図４の左下図参照）をさらに抑制できる。
【００７６】
また、第２の実施形態では、分数分周回路２００の補間回路２３０において、Ｋ対のキャパシタＣ２１ａ，Ｃ２１ｂ〜Ｃ２８ａ，Ｃ２８ｂが、Ｋ個の位相信号のうち最も位相の近い２つの位相信号をそれぞれ補間して調整回路２２０へ供給する。Ｋ個のキャパシタＣ１１〜Ｃ１８が、それぞれ、Ｋ個の位相信号のうち対応する位相信号を受け、受けたＫ個の位相信号に対応したＫ個の位相信号を調整回路２２０へ供給する。すなわち、補間回路２３０が、Ｋ＋Ｋ＝２Ｋ＝Ｐ個の位相信号を調整回路２２０へ供給する。調整回路２２０において、Ｐ個のアンプ２１〜３６が、Ｐ個の位相信号を互いに異なる固定の利得でそれぞれ増幅する。これにより、簡易な構成で、重みづけ加算すべき位相信号の相数を増やすことができ、波形成形の精度を向上できる。
【００７７】
また、第２の実施形態では、調整回路２２０において、固定の利得は、フーリエ変換の重みをｗとするとき、ｗ３Ｎ（Ｎ＝０，１，２，・・・，Ｐ−１）の実部又は虚部である。これにより、調整回路２２０において、Ｋ個より多いＰ個の位相信号を重みづけ加算することができる。
【００７８】
なお、図９及び図１０に示すように、補間回路２３０ｊは、重み付け加算による補間を行ってもよい。図９は、補間回路２３０ｊの構成を示す図である。図１０は、補間回路２３０ｊの動作を示す図である。
【００７９】
補間回路２３０ｊは、Ｋ群のキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１１ｃ〜Ｃ１８ａ，Ｃ１８ｂ，Ｃ１８ｃ及びＫ群のキャパシタＣ２１ａ，Ｃ２１ｂ，Ｃ２１ｃ，Ｃ２１ｄ〜Ｃ２８ａ，Ｃ２８ｂ，Ｃ２８ｃ，Ｃ２８ｄを有する。補間回路２３０ｊでは、入力側（図９の左側）と出力側（図９の上側）との間において、Ｋ群のキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１１ｃ〜Ｃ１８ａ，Ｃ１８ｂ，Ｃ１８ｃ及びＫ群のキャパシタＣ２１ａ，Ｃ２１ｂ，Ｃ２１ｃ，Ｃ２１ｄ〜Ｃ２８ａ，Ｃ２８ｂ，Ｃ２８ｃ，Ｃ２８ｄが並列接続されている。
【００８０】
Ｋ群のキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１１ｃ〜Ｃ１８ａ，Ｃ１８ｂ，Ｃ１８ｃは、Ｋ個の位相信号に対応しており、それぞれ、対応する位相信号をその一端側で受ける。このとき、Ｋ群のキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１１ｃ〜Ｃ１８ａ，Ｃ１８ｂ，Ｃ１８ｃは、Ｋ群のキャパシタＣ２１ａ，Ｃ２１ｂ，Ｃ２１ｃ，Ｃ２１ｄ〜Ｃ２８ａ，Ｃ２８ｂ，Ｃ２８ｃ，Ｃ２８ｄの特性に近づけるために、対応する位相信号に加えて、その位相信号に最も位相の近い両隣の位相信号も一端側で受ける。Ｋ群のキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１１ｃ〜Ｃ１８ａ，Ｃ１８ｂ，Ｃ１８ｃは、それぞれ、受けた位相信号及び両隣の位相信号を平均化して、受けた位相信号を両隣の位相信号も加味して微調整しながらその他端側へ伝達する。すなわち、Ｋ群のキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１１ｃ〜Ｃ１８ａ，Ｃ１８ｂ，Ｃ１８ｃは、受けたＫ個の位相信号に対応したＫ個の位相信号を出力する。
【００８１】
Ｋ群のキャパシタＣ２１ａ，Ｃ２１ｂ，Ｃ２１ｃ，Ｃ２１ｄ〜Ｃ２８ａ，Ｃ２８ｂ，Ｃ２８ｃ，Ｃ２８ｄは、Ｋ個の位相信号のうち最も位相の近い２つの位相信号に対応している。各群のキャパシタは、対応する２つの位相信号をその一端側で受ける。このとき、各群のキャパシタは、２つの位相信号に加えて、その２つの位相信号に対して次に位相の近い両隣の位相信号も一端側で受ける。各対のキャパシタは、受けた２つの位相信号及び両隣の位相信号を平均化して、両隣の位相信号を加味して微調整しながら２つの位相信号の間の位相を有する位相信号を生成してその他端側へ伝達する（図１０参照）。すなわち、Ｋ対のキャパシタＣ２１ａ，Ｃ２１ｂ〜Ｃ２８ａ，Ｃ２８ｂは、Ｋ個の位相信号のうち最も位相の近い２つの位相信号をそれぞれ補間して、補間結果としてＫ個の位相信号を出力する。
【００８２】
図９では、ｍ＝３、ｎ＝４であり、Ｋ＝２ｎ＝８であり、Ｐ＝２Ｋ＝１６である場合について例示している。図９では、入力側（図９の左側）と出力側（図９の上側）との間において、８群のキャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１１ｃ〜Ｃ１８ａ，Ｃ１８ｂ，Ｃ１８ｃ及び８群のキャパシタＣ２１ａ，Ｃ２１ｂ，Ｃ２１ｃ，Ｃ２１ｄ〜Ｃ２８ａ，Ｃ２８ｂ，Ｃ２８ｃ，Ｃ２８ｄが並列接続されている。
【００８３】
１群のキャパシタＣ１１ａ〜Ｃ１１ｃは、一端側で受けた位相信号ＤＳ１及び両隣の位相信号ＤＳ８，ＤＳ２を平均化して、位相信号ＤＳ１の位相が微調整された位相信号ＤＳ１１を生成して他端側に伝達する。１群のキャパシタＣ１２ａ〜Ｃ１２ｃは、一端側で受けた位相信号ＤＳ２及び両隣の位相信号ＤＳ１，ＤＳ３を平均化して、位相信号ＤＳ２の位相が微調整された位相信号ＤＳ１２を生成して他端側に伝達する。１群のキャパシタＣ１３ａ〜Ｃ１３ｃは、一端側で受けた位相信号ＤＳ３及び両隣の位相信号ＤＳ２，ＤＳ４を平均化して、位相信号ＤＳ３の位相が微調整された位相信号ＤＳ１３を生成して他端側に伝達する。１群のキャパシタＣ１４ａ〜Ｃ１４ｃは、一端側で受けた位相信号ＤＳ４及び両隣の位相信号ＤＳ３，ＤＳ５を平均化して、位相信号ＤＳ４の位相が微調整された位相信号ＤＳ１４を生成して他端側に伝達する。１群のキャパシタＣ１５ａ〜Ｃ１５ｃは、一端側で受けた位相信号ＤＳ５及び両隣の位相信号ＤＳ４，ＤＳ６を平均化して、位相信号ＤＳ５の位相が微調整された位相信号ＤＳ１５を生成して他端側に伝達する。１群のキャパシタＣ１６ａ〜Ｃ１６ｃは、一端側で受けた位相信号ＤＳ６及び両隣の位相信号ＤＳ５，ＤＳ７を平均化して、位相信号ＤＳ６の位相が微調整された位相信号ＤＳ１６を生成して他端側に伝達する。１群のキャパシタＣ１７ａ〜Ｃ１７ｃは、一端側で受けた位相信号ＤＳ７及び両隣の位相信号ＤＳ６，ＤＳ８を平均化して、位相信号ＤＳ７の位相が微調整された位相信号ＤＳ１７を生成して他端側に伝達する。１群のキャパシタＣ１８ａ〜Ｃ１８ｃは、一端側で受けた位相信号ＤＳ８及び両隣の位相信号ＤＳ７，ＤＳ１を平均化して、位相信号ＤＳ８の位相が微調整された位相信号ＤＳ１８を生成して他端側に伝達する。
【００８４】
１群のキャパシタＣ２１ａ〜Ｃ２１ｄは、一端側で受けた２つの位相信号ＤＳ１，ＤＳ２及び両隣の位相信号ＤＳ８，ＤＳ３を平均化して、２つの位相信号ＤＳ１，ＤＳ２の間の位相を有する位相信号ＤＳ２１を生成してその他端側へ伝達する。１群のキャパシタＣ２２ａ〜Ｃ２２ｄは、一端側で受けた２つの位相信号ＤＳ２，ＤＳ３及び両隣の位相信号ＤＳ１，ＤＳ４を平均化して、２つの位相信号ＤＳ２，ＤＳ３の間の位相を有する位相信号ＤＳ２２を生成してその他端側へ伝達する（図１０参照）。１群のキャパシタＣ２３ａ〜Ｃ２３ｄは、一端側で受けた２つの位相信号ＤＳ３，ＤＳ４及び両隣の位相信号ＤＳ２，ＤＳ５を平均化して、２つの位相信号ＤＳ３，ＤＳ４の間の位相を有する位相信号ＤＳ２３を生成してその他端側へ伝達する。１群のキャパシタＣ２４ａ〜Ｃ２４ｄは、一端側で受けた２つの位相信号ＤＳ４，ＤＳ５及び両隣の位相信号ＤＳ３，ＤＳ６を平均化して、２つの位相信号ＤＳ４，ＤＳ５の間の位相を有する位相信号ＤＳ２４を生成してその他端側へ伝達する。１群のキャパシタＣ２５ａ〜Ｃ２５ｄは、一端側で受けた２つの位相信号ＤＳ５，ＤＳ６及び両隣の位相信号ＤＳ４，ＤＳ７を平均化して、２つの位相信号ＤＳ５，ＤＳ６の間の位相を有する位相信号ＤＳ２５を生成してその他端側へ伝達する。１群のキャパシタＣ２６ａ〜Ｃ２６ｄは、一端側で受けた２つの位相信号ＤＳ６，ＤＳ７及び両隣の位相信号ＤＳ５，ＤＳ８を平均化して、２つの位相信号ＤＳ６，ＤＳ７の間の位相を有する位相信号ＤＳ２６を生成してその他端側へ伝達する。１群のキャパシタＣ２７ａ〜Ｃ２７ｄは、一端側で受けた２つの位相信号ＤＳ７，ＤＳ８及び両隣の位相信号ＤＳ６，ＤＳ１を平均化して、２つの位相信号ＤＳ７，ＤＳ８の間の位相を有する位相信号ＤＳ２７を生成してその他端側へ伝達する。１群のキャパシタＣ２８ａ〜Ｃ２８ｄは、一端側で受けた２つの位相信号ＤＳ８，ＤＳ１及び両隣の位相信号ＤＳ７，ＤＳ２を平均化して、２つの位相信号ＤＳ８，ＤＳ１の間の位相を有する位相信号ＤＳ２８を生成してその他端側へ伝達する。
【００８５】
このように、補間回路２３０ｊでは、重み付け加算による補間を行うので、Ｋ個の位相信号のうち最も位相の近い２つの位相信号の間の位相信号を、両隣の位相も加味しながら、滑らかに補間することができる。
【００８６】
（第３の実施形態）
次に、第３の実施形態にかかる分数分周回路３００について説明する。以下では、第１の実施形態と異なる部分を中心に説明する。
【００８７】
第１の実施形態では、重みづけ加算する際の重みをアンプの利得で設定しているが、第３の実施形態では、重みづけ加算する際の重みをトランジスタのディメンジョン（＝Ｗ／Ｌ、Ｗ：チャネル幅、Ｌ：チャネル長）で設定する。
【００８８】
具体的には、分数分周回路３００は、図３に示す調整回路２０に代えて、図１１に示す調整回路３２０を備える。調整回路３２０は、複数のバイアストランジスタＢＴ１〜ＢＴ８、複数の入力トランジスタＩＴ１〜ＩＴ８、ＤＡコンバータＤＡＣ１〜ＤＡＣ４、及び出力端子ＯＴＭ１〜ＯＴＭ３を有する。図１１は、調整回路３２０の構成を示す図である。
【００８９】
複数のバイアストランジスタＢＴ１〜ＢＴ８は、複数の入力トランジスタＩＴ１〜ＩＴ８に対してソース側に配される。複数のバイアストランジスタＢＴ１〜ＢＴ４は、互いに共通のバイアス（例えば、固定バイアス）がゲートに供給され、それぞれ、定電流源として機能する。複数のバイアストランジスタＢＴ５〜ＢＴ８は、互いに共通のバイアス（例えば、固定バイアス）がゲートに供給され、それぞれ、定電流源として機能する。
【００９０】
複数の入力トランジスタＩＴ１〜ＩＴ８は、重みづけ加算すべき複数の信号に対応して互いに異なるディメンジョン（＝Ｗ／Ｌ）を有する。Ｋ個の入力トランジスタＩＴ１〜ＩＴ８は、Ｋ個の位相信号に対応しており、それぞれ、対応する位相信号をゲートで受ける。Ｋ個の入力トランジスタＩＴ１〜ＩＴ８は、ゲートで受けた位相信号を互いに異なる固定の利得で増幅する。固定の利得は、フーリエ変換の重みをｗとするとき、ｗ３Ｎ（Ｎ＝０，１，２，・・・，Ｋ−１）の実部又は虚部である。フーリエ変換の重みは、例えば、虚数単位をｊとするとき、ｗ＝ｅｘｐ（２πｊ／Ｋ）である。すなわち、Ｋ個の入力トランジスタＩＴ１〜ＩＴ８のディメンジョンは、固定の利得に対応した値であり、例えば、ｗ３Ｎ（Ｎ＝０，１，２，・・・，Ｋ−１）の実部又は虚部に比例する値である。
【００９１】
図１１では、ｍ＝３、ｎ＝４であり、Ｋ＝２ｎ＝８である場合について例示している。図３では、８個の入力トランジスタＩＴ１〜ＩＴ８を出力端子ＯＴＭ１〜ＯＴＭ３に対して並列接続することで、ＦＩＲフィルタが構成されている。例えば、入力トランジスタＩＴ１〜ＩＴ８のディメンジョンをＷ１／Ｌ１〜Ｗ８／Ｌ８とすると、次の数式１の関係が成り立つ。数式１において、Ｒｅ（ｗ３Ｎ）は、ｗ３Ｎの実部を表している。
【００９２】
Ｗ１／Ｌ１：Ｗ２／Ｌ２：Ｗ３／Ｌ３：Ｗ４／Ｌ４：Ｗ５／Ｌ５：Ｗ６／Ｌ６：Ｗ７／Ｌ７：Ｗ８／Ｌ８＝Ｒｅ（ｗ０）：Ｒｅ（ｗ３）：Ｒｅ（ｗ６）：Ｒｅ（ｗ９）：Ｒｅ（ｗ１２）：Ｒｅ（ｗ１５）：Ｒｅ（ｗ１８）：Ｒｅ（ｗ２１）・・・数式１
【００９３】
なお、８個の入力トランジスタＩＴ１〜ＩＴ８のディメンジョンは、チャネル長を共通に（Ｌ１＝Ｌ２＝・・・＝Ｌ８に）した状態で、チャネル幅を変えることで数式１を満たすように調整されてもよい。あるいは、８個の入力トランジスタＩＴ１〜ＩＴ８のディメンジョンは、チャネル幅を共通に（Ｗ１＝Ｗ２＝・・・＝Ｗ８に）した状態で、チャネル長を変えることで数式１を満たすように調整されてもよい。あるいは、８個の入力トランジスタＩＴ１〜ＩＴ８のディメンジョンは、チャネル幅及びチャネル長の両方を変えることで数式１を満たすように調整されてもよい。
【００９４】
このとき、複数の入力トランジスタＩＴ１〜ＩＴ８の製造バラツキ等に起因して、複数の入力トランジスタＩＴ１〜ＩＴ８のディメンジョンが数式１に示すものからずれることがある。
【００９５】
そこで、ＤＡコンバータＤＡＣ１〜ＤＡＣ４は、複数の入力トランジスタＩＴ１〜ＩＴ８のディメンジョンのずれによるドレイン電流値のずれを補正するように、対応するトランジスタにそれぞれ補正電流を供給する。
【００９６】
なお、各入力トランジスタＩＴ１〜ＩＴ８のディメンジョンのずれによるドレイン電流値のずれは、分数分周回路３００を製造後であって出荷前に、各入力トランジスタＩＴ１〜ＩＴ８の特性を測定することで求めることができる。そして、制御部ＣＴＲ３００には、測定結果に応じた補正データＣＤ１〜ＣＤ４が設定される。これにより、分数分周回路３００の出荷後に、制御部ＣＴＲ３００は、補正データＣＤ１〜ＣＤ４をＤＡコンバータＤＡＣ１〜ＤＡＣ４に供給する。そして、ＤＡコンバータＤＡＣ１〜ＤＡＣ４は、補正データＣＤ１〜ＣＤ４をＤ／Ａ変換して、対応するトランジスタにそれぞれ補正電流を供給する。
【００９７】
ＤＡコンバータＤＡＣ１は、入力トランジスタＩＴ１，ＩＴ５のソース側に補正電流を供給する。例えば、ＤＡコンバータＤＡＣ１は、バイアストランジスタＢＴ１とバイアストランジスタＢＴ５との間のノードＮ１に補正電流を供給する。
【００９８】
ＤＡコンバータＤＡＣ２は、入力トランジスタＩＴ２，ＩＴ６のソース側に補正電流を供給する。例えば、ＤＡコンバータＤＡＣ２は、バイアストランジスタＢＴ２とバイアストランジスタＢＴ６との間のノードＮ２に補正電流を供給する。
【００９９】
ＤＡコンバータＤＡＣ３は、入力トランジスタＩＴ３，ＩＴ７のソース側に補正電流を供給する。例えば、ＤＡコンバータＤＡＣ３は、バイアストランジスタＢＴ３とバイアストランジスタＢＴ７との間のノードＮ３に補正電流を供給する。
【０１００】
ＤＡコンバータＤＡＣ４は、入力トランジスタＩＴ４，ＩＴ８のソース側に補正電流を供給する。例えば、ＤＡコンバータＤＡＣ４は、バイアストランジスタＢＴ４とバイアストランジスタＢＴ８との間のノードＮ４に補正電流を供給する。
【０１０１】
出力端子ＯＴＭ１〜ＯＴＭ３では、複数の入力トランジスタＩＴ１〜ＩＴ８で増幅された信号、すなわち複数の入力トランジスタＩＴ１〜ＩＴ８のドレイン電流が加算される。例えば、出力端子ＯＴＭ１は、入力トランジスタＩＴ１〜ＩＴ４のドレイン側に接続され、位相信号ＤＳ１〜ＤＳ４に応じて入力トランジスタＩＴ１〜ＩＴ４が発生させたドレイン電流が加算される。例えば、出力端子ＯＴＭ２は、入力トランジスタＩＴ５〜ＩＴ８のドレイン側に接続され、位相信号ＤＳ５〜ＤＳ８に応じて入力トランジスタＩＴ５〜ＩＴ８が発生させたドレイン電流が加算される。例えば、出力端子ＯＴＭ３は、出力端子ＯＴＭ１及び出力端子ＯＴＭ２に接続され、出力端子ＯＴＭ１で加算された電流と出力端子ＯＴＭ２で加算された電流とがさらに加算される。
【０１０２】
以上のように、第３の実施形態では、分数分周回路３００の調整回路３２０において、複数の入力トランジスタＩＴ１〜ＩＴ８が、重みづけ加算すべき複数の信号に対応して互いに異なるディメンジョンを有する。例えば、各入力トランジスタＩＴ１〜ＩＴ８は、そのディメンジョンが上記の数式１を満たすように構成されている。これにより、Ｋ個の位相信号をｍ逓倍しながら生成されるべき分数分周信号の不要トーンを抑制できるＦＩＲフィルタ（調整回路３２０）を、簡易に構成することができる。
【０１０３】
また、第３の実施形態では、分数分周回路３００の調整回路３２０において、複数のＤＡコンバータＤＡＣ１〜ＤＡＣ４が、複数の入力トランジスタＩＴ１〜ＩＴ８のうち対応する入力トランジスタにそれぞれ補正電流を供給する。これにより、複数の入力トランジスタＩＴ１〜ＩＴ８の製造バラツキ等に起因したディメンジョンのずれによる影響を低減できる。
【０１０４】
（第４の実施形態）
次に、第４の実施形態にかかる分数分周回路４００について説明する。以下では、第２の実施形態と異なる部分を中心に説明する。
【０１０５】
第２の実施形態では、調整回路２２０から出力された分数分周信号をそのままミキサ９８（図２４参照）へ供給しているが、第４の実施形態では、調整回路２２０から出力された分数分周信号を補正してからミキサ９８へ供給する。
【０１０６】
具体的には、図１２に示すように、分数分周回路４００は、生成回路４５０及び補正回路４６０をさらに備える。図１２は、分数分周回路４００の構成を示す図である。
【０１０７】
生成回路４５０は、Ｐ個の位相信号を補間回路２３０から受ける。生成回路４５０は、Ｐ個の位相信号を重みづけ加算して、Ｐ個の位相信号のそれぞれの１倍の周波数を有する補正信号を生成する。すなわち、生成回路４５０は、調整回路２２０から出力される分数分周信号における特定の不要トーンを打ち消すように、特定の不要トーンに対して逆位相で且つ絶対値の均等な振幅を有する特定のトーンを補正信号として発生させる。
【０１０８】
なお、生成回路４５０は、その内部構成が調整回路２２０と同様なＦＩＲフィルタの構成（図３参照）であるが、Ｐ個の位相信号をそれぞれ１逓倍するようにその利得が制御部ＣＴＲ４００により制御される。
【０１０９】
補正回路４６０は、分数分周信号を調整回路２２０から受け、補正信号を生成回路４５０から受ける。補正回路４６０は、分数分周信号を補正信号で補正する。補正回路４６０は、加算器４６１及びバッファー４６２を有する。加算器４６１は、分数分周信号及び補正信号を加算する。これにより、調整回路２２０から出力される分数分周信号における特定の不要トーンを打ち消すことができる。加算器４６１は、加算結果を補正後の分数分周信号としてバッファー４６２経由でミキサ９８に出力する。
【０１１０】
以上のように、第４の実施形態では、分数分周回路４００において、生成回路４５０が、Ｐ個の位相信号を重みづけ加算して、Ｐ個の位相信号のそれぞれの１倍の周波数を有する補正信号を生成する。補正回路４６０が、調整回路２２０から出力された分数分周信号を補正信号で補正してミキサ９８に出力する。これにより、調整回路２２０から出力される分数分周信号における特定の不要トーンを打ち消すことができ、ミキサ９８に供給すべきローカル信号における不要トーンをさらに低減できる。
【０１１１】
なお、図１２では、説明および図示の簡略化のため、生成回路４５０を１つだけ示しているが、実際には、４個（±Ｉ用及び±Ｑ用）が必要になる。
【０１１２】
あるいは、分数分周回路４００は、補間回路２３０が省略された構成であってもよい。すなわち、第１の実施形態の構成（図１参照）に対して生成回路４５０及び補正回路４６０が追加された構成であってもよい。
【０１１３】
（第５の実施形態）
次に、第５の実施形態にかかる分数分周回路５００について説明する。以下では、第４の実施形態と異なる部分を中心に説明する。
【０１１４】
第４の実施形態では、生成回路４５０で生成された補正信号をそのまま補正回路４６０へ供給しているが、生成回路４５０（例えば、ＦＩＲフィルタ）の係数が誤差を含むことがある。この係数の誤差により、補正回路４６０における補正の精度が低下する可能性がある。
【０１１５】
そこで、第５の実施形態では、生成回路４５０で生成された補正信号の振幅及び位相を調整してから補正回路４６０へ供給する。
【０１１６】
具体的には、分数分周回路５００は、図１３に示すように、変調回路（第１の変調回路）５７０をさらに備える。図１３は、分数分周回路５００の構成を示す図である。
【０１１７】
変調回路５７０は、生成回路４５０の係数の誤差による影響を抑制するように、生成回路４５０で生成された補正信号の振幅及び位相を調整する。変調回路５７０は、例えば、直交変調と同様の原理を用いて、生成回路４５０で生成された補正信号の振幅及び位相を調整する。
【０１１８】
なお、生成回路４５０の係数の誤差は、分数分周回路５００を製造後であって出荷前に、分数分周回路５００の特性を測定することで求めることができる。そして、制御部ＣＴＲ５００には、測定結果に応じた補正データＣＤ５が設定される。これにより、分数分周回路５００の出荷後に、制御部ＣＴＲ５００は、補正データＣＤ５をＤＡコンバータＤＡＣ５に供給する。そして、ＤＡコンバータＤＡＣ５は、補正データＣＤ５をＤ／Ａ変換して、変調回路５７０に変調制御信号（例えば、直流電圧）を供給する。変調回路５７０は、変調制御信号にしたがって、生成回路４５０で生成された補正信号の振幅及び位相を調整する。すなわち、分数分周回路５００は、フィードフォワード制御を行って、補正信号の振幅及び位相を調整できる。
【０１１９】
また、第４の実施形態では、調整回路２２０で生成された分数分周信号をそのまま補正回路４６０へ供給しているが、調整回路２２０（例えば、ＦＩＲフィルタ）の係数が誤差を含むことがある。この係数の誤差によっても、補正回路４６０における補正の精度が低下する可能性がある。
【０１２０】
そこで、第５の実施形態では、図１３に示すように、調整回路２２０で生成された分数分周信号の振幅及び位相を調整してから補正回路４６０へ供給する。
【０１２１】
具体的には、分数分周回路５００は、変調回路（第２の変調回路）５８０をさらに備える。変調回路５８０は、調整回路２２０の係数の誤差による影響を抑制するように、調整回路２２０で生成された分数分周信号の振幅及び位相を調整する。変調回路５８０は、例えば、直交変調と同様の原理を用いて、調整回路２２０で生成された分数分周信号の振幅及び位相を調整する。
【０１２２】
なお、調整回路２２０の係数の誤差は、分数分周回路５００を製造後であって出荷前に、分数分周回路５００の特性を測定することで求めることができる。そして、制御部ＣＴＲ５００には、測定結果に応じた補正データＣＤ６が設定される。これにより、分数分周回路５００の出荷後に、制御部ＣＴＲ５００は、補正データＣＤ６をＤＡコンバータＤＡＣ６に供給する。そして、ＤＡコンバータＤＡＣ６は、補正データＣＤ６をＤ／Ａ変換して、変調回路５８０に変調制御信号（例えば、直流電圧）を供給する。変調回路５８０は、変調制御信号にしたがって、調整回路２２０で生成された分数分周信号の振幅及び位相を調整する。すなわち、分数分周回路５００は、フィードフォワード制御を行って、分数分周信号の振幅及び位相を調整できる。
【０１２３】
以上のように、第５の実施形態では、分数分周回路５００において、変調回路５７０が、生成回路４５０で生成された補正信号の振幅及び位相を調整して補正回路４６０へ供給する。これにより、分数分周信号に対する補正信号の振幅及び位相のずれを低減させた状態において分数分周信号を補正信号で補正できるので、補正回路４６０における補正精度を向上できる。
【０１２４】
また、第５の実施形態では、分数分周回路５００において、変調回路５８０が、調整回路２２０で生成された分数分周信号の振幅及び位相を調整して補正回路４６０へ供給する。これにより、補正信号に対する分数分周信号の振幅及び位相のずれを低減させた状態において分数分周信号を補正信号で補正できるので、補正回路４６０における補正精度を向上できる。
【０１２５】
なお、調整回路２２０の係数の誤差が無視できる場合、分数分周回路５００は、変調回路５８０が省略された構成であってもよい。この場合でも、変調回路５７０により補正信号の振幅及び位相を調整して補正回路４６０へ供給できるので、分数分周信号に対する補正信号の振幅及び位相のずれを低減させた状態において分数分周信号を補正信号で補正できる。
【０１２６】
あるいは、分数分周回路５００は、補間回路２３０が省略された構成であってもよい。すなわち、第１の実施形態の構成（図１参照）に対して生成回路４５０、補正回路４６０、変調回路５７０、及び変調回路５８０が追加された構成であってもよい。
【０１２７】
（第６の実施形態）
次に、第６の実施形態にかかる分数分周回路６００について説明する。以下では、第５の実施形態と異なる部分を中心に説明する。
【０１２８】
第５の実施形態では、フィードフォワード制御を行って、補正信号の振幅及び位相を調整するが、第６の実施形態では、フィードバック制御を行って、補正信号の振幅及び位相を調整する。
【０１２９】
具体的には、分数分周回路６００は、図１４に示すように、遅延回路６９０及び変調制御回路６４０をさらに備える。図１４は、分数分周回路６００の構成を示す図である。
【０１３０】
遅延回路６９０は、Ｐ個の位相信号を補間回路２３０から受ける。遅延回路６９０は、補正回路４６０からフィードバックラインＦＢＬ経由で変調制御回路６４０へ補正後の分数分周信号をフィードバックする際の遅延に対応した遅延量で、Ｐ個の位相信号を遅延させて変調制御回路６４０へ供給する。例えば、遅延回路６９０は、補正回路４６０におけるバッファー４６２におけるＤラッチの段数と同じ段数のＤラッチ回路を有する。
【０１３１】
変調制御回路６４０は、補正回路４６０からフィードバックラインＦＢＬ経由で補正後の分数分周信号がフィードバックされる。変調制御回路６４０は、遅延回路６９０を通ったＰ個の位相信号と補正回路４６０から出力された信号（補正後の分数分周信号）とに基づいて、変調制御信号を生成する。変調制御回路６４０は、生成された変調制御信号（例えば、直流電圧）を変調回路５７０へ供給する。
【０１３２】
具体的には、変調制御回路６４０は、生成回路６４１及び復調回路６４２を有する。生成回路６４１は、生成回路４５０と同様の内部構成を有している。すなわち、生成回路６４１は、その内部構成が調整回路２２０と同様なＦＩＲフィルタの構成（図３参照）であるが、Ｐ個の位相信号をそれぞれ１逓倍するようにその利得が制御部ＣＴＲ４００により制御される。
【０１３３】
生成回路６４１は、Ｐ個の位相信号を遅延回路６９０から受ける。生成回路６４１は、Ｐ個の位相信号を重みづけ加算して、Ｐ個の位相信号のそれぞれの１倍の周波数を有する参照信号を生成して復調回路６４２へ供給する。参照信号は、生成回路４５０で生成される補正信号と均等な信号である。
【０１３４】
復調回路６４２は、参照信号を生成回路６４１から受ける。復調回路６４２は、補正回路４６０からフィードバックラインＦＢＬ経由で補正後の分数分周信号がフィードバックされる。復調回路６４２は、例えば直交変調と同様の原理を用いて、補正後の分数分周信号に対して復調を行い、変調をかける前の信号を推定する。復調回路６４２は、参照信号の振幅の絶対値と推定された信号における特定の不要トーン（例えば、３ＬＯ２）の振幅の絶対値との差が小さくなるように、変調制御信号を生成する。復調回路６４２は、生成された変調制御信号（例えば、直流電圧）を変調回路５７０へ供給する。
【０１３５】
以上のように、第６の実施形態では、変調制御回路６４０が、遅延回路６９０を通った複数の位相信号と補正回路４６０から出力された信号とに基づいて、変調制御信号を生成して変調回路５７０へ供給する。これにより、生成回路４５０の係数の誤差が経時的に変化する場合でも、生成回路４５０の係数の誤差による影響を抑制できる。
【０１３６】
また、変調制御回路６４０が、遅延回路６９０を通った複数の位相信号と補正回路４６０から出力された信号とに基づいて、変調制御信号を生成する。これにより、補間回路２３０から遅延回路６９０経由で変調制御回路６４０に至る経路と補正回路４６０からフィードバックラインＦＢＬ経由で変調制御回路６４０に至る経路との遅延量を均等にできる。その結果、変調制御信号を生成する際の制御精度を向上できる。
【０１３７】
（第７の実施形態）
次に、第７の実施形態にかかる分数分周回路７９３について説明する。以下では、第１の実施形態及び第３の実施形態と異なる部分を中心に説明する。
【０１３８】
第１の実施形態及び第３の実施形態では、分数分周回路１００が送信機ＴＲにおけるミキサ９８の外部に設けられているが、第７の実施形態では、分数分周回路７９３が送信機ＴＲ７００におけるミキサ７９８の内部に設けられている。
【０１３９】
具体的には、送信機ＴＲ７００は、図１５に示すように、ミキサ９８（図２４参照）に代えて、ミキサ７９８を備える。ミキサ７９８は、発振器ＯＳＣとの間に分数分周回路を有さない。図１５は、分数分周回路７９３を適用した送信機ＴＲ７００の構成を示す図である。
【０１４０】
ミキサ７９８は、ミキサ９３−Ｉ，９３−Ｑ（図２４参照）に代えて、分数分周回路７９３−Ｉ，７９３−Ｑを有する。分数分周回路７９３−Ｉは、内部的に生成したローカル信号をＩ信号（変調信号）で変調するとともにｍ逓倍し、Ｉ成分信号を生成する。送信すべき信号の周波数をｆｃとするとき、Ｉ信号の周波数は、ｆｃ／ｍとなるように調整されている。分数分周回路７９３−Ｑは、内部的に生成したローカル信号をＱ信号（変調信号）で変調するとともにｍ逓倍し、Ｑ成分信号を生成する。送信すべき信号の周波数をｆｃとするとき、Ｑ信号の周波数は、ｆｃ／ｍとなるように調整されている。加算器９７は、Ｉ成分信号及びＱ成分信号を加算して送信すべき信号を生成してフィルタ９４に出力する。
【０１４１】
なお、分数分周回路７９３−Ｉ，７９３−Ｑは、生成する信号の位相がπ／２異なることを除けば基本的に同様であるので、主として、分数分周回路７９３として説明する。
【０１４２】
分数分周回路７９３は、その基本的構成が分数分周回路１００（図１参照）と同様であるが、調整回路７２０に変調信号（Ｉ信号又はＱ信号）がフィルタ９２から入力される点で分数分周回路１００と異なる。すなわち、調整回路７２０は、複数の信号を重みづけ加算するとともに複数の信号の振幅及び位相を変調信号で変調して、複数の位相信号のそれぞれのｍ倍の周波数を有する分数分周信号を生成する。分数分周回路７９３では、整数分周回路１０から調整回路７２０へ供給される多相信号（例えば、Ｋ個の位相信号ＤＳ１〜ＤＳ８）を、内部的に生成したローカル信号とみなすことができる。このとき、調整回路７２０は、多相信号を重みづけ加算する回路としての機能と、ローカル信号を変調信号で変調するミキサとしての機能とを兼用している。
【０１４３】
具体的には、調整回路７２０は、複数のバイアストランジスタＢＴ１〜ＢＴ４（図１１参照）に代えて、複数のバイアストランジスタＢＴ７０１〜ＢＴ７０４を有する。複数のバイアストランジスタＢＴ７０１〜ＢＴ７０４は、それぞれ、変調信号がゲートに供給され、可変電流源として機能する。すなわち、各バイアストランジスタＢＴ７０１〜ＢＴ７０４は、変調信号に応じて、対応する入力トランジスタＩＴ１〜ＩＴ８に流す電流値を変える。これにより、複数の入力トランジスタＩＴ１〜ＩＴ８から出力端子ＯＴＭ１〜ＯＴＭ３側へ供給されるドレイン電流は、変調信号に応じた変調がかけられた電流値を有するものとなる。このように、調整回路７２０は、ローカル信号を変調信号で変調するミキサとして機能することができる。
【０１４４】
例えば、調整回路７２０において、単にバイアスを増減するだけであれば、ＡＭ変調を行うことができる。あるいは、例えば、正負の変調を組み合わせると、平衡変調を行うことができる。あるいは、例えば、さらにＩ／Ｑを組み合わせると、直交変調を行うことができる。
【０１４５】
以上のように、第７の実施形態では、送信機ＴＲ７００において、ミキサ７９８が、分数分周回路７９３−Ｉ，７９３−Ｑを有する。ミキサ７９８は、分数分周回路７９３−Ｉ，７９３−Ｑから出力された分数分周信号を用いて、送信すべき信号を生成する。これにより、ミキサ７９８において内部的にローカル信号を生成でき、内部的に生成したローカル信号を変調信号で変調できるので、ミキサ７９８と発振器ＯＳＣとの間に分数分周回路を設ける必要がない。この結果、送信機ＴＲ７００の構成を簡略化できる。
【０１４６】
また、第７の実施形態では、分数分周回路７９３において、調整回路７２０は、Ｋ個の位相信号を重みづけ加算するとともにＫ個の位相信号の振幅及び位相を変調信号で変調して、Ｋ個の位相信号のそれぞれのｍ倍の周波数を有する分数分周信号を生成する。これにより、調整回路７２０を、多相信号を重みづけ加算する回路、及びローカル信号を変調信号で変調するミキサとして兼用できる。
【０１４７】
なお、第７の実施形態の考え方を第２の実施形態に適用してもよい。例えば、図１８に示すように、第２の実施形態の分数分周回路２００における調整回路２２０（図５参照）を調整回路７２０で置き換えることで分数分周回路８９３（８９３−Ｉ，８９３−Ｑ）を構成できる。調整回路７２０は、フィルタ９２から変調信号が入力される点で、調整回路２２０と異なる。
【０１４８】
あるいは、第７の実施形態の考え方を第４の実施形態に適用してもよい。例えば、図１９に示すように、第４の実施形態の分数分周回路４００における生成回路４５０，調整回路２２０（図１２参照）を生成回路７５０、調整回路７２０で置き換えることで分数分周回路９９３を構成できる。生成回路７５０は、その内部構成が調整回路７２０と同様なＦＩＲフィルタの構成（図１７参照）であるが、Ｐ個の位相信号をそれぞれ１逓倍するようにその利得が制御部ＣＴＲ４００により制御される。生成回路７５０及び調整回路７２０は、それぞれ、フィルタ９２から変調信号が入力される点で、生成回路４５０及び調整回路２２０と異なる。
【０１４９】
あるいは、第７の実施形態の考え方を第５の実施形態に適用してもよい。例えば、図２０に示すように、第５の実施形態の分数分周回路５００における生成回路４５０，調整回路２２０（図１３参照）を生成回路７５０、調整回路７２０で置き換えることで分数分周回路１０９３を構成できる。生成回路７５０は、その内部構成が調整回路７２０と同様なＦＩＲフィルタの構成（図１７参照）であるが、Ｐ個の位相信号をそれぞれ１逓倍するようにその利得が制御部ＣＴＲ４００により制御される。生成回路７５０及び調整回路７２０は、それぞれ、フィルタ９２から変調信号が入力される点で、生成回路４５０及び調整回路２２０と異なる。
【０１５０】
あるいは、第７の実施形態の考え方を第６の実施形態に適用してもよい。例えば、図２１に示すように、第６の実施形態の分数分周回路６００における生成回路６４１、生成回路４５０，調整回路２２０（図１４参照）を生成回路７５０、調整回路７２０で置き換えることで分数分周回路１１９３を構成できる。変調制御回路７４０における生成回路７４１は、その内部構成が調整回路７２０と同様なＦＩＲフィルタの構成（図１７参照）であるが、Ｐ個の位相信号をそれぞれ１逓倍するようにその利得が制御部ＣＴＲ４００により制御される。生成回路７５０は、その内部構成が調整回路７２０と同様なＦＩＲフィルタの構成（図１７参照）であるが、Ｐ個の位相信号をそれぞれ１逓倍するようにその利得が制御部ＣＴＲ４００により制御される。生成回路７５０及び調整回路７２０は、それぞれ、フィルタ９２から変調信号が入力される点で、生成回路４５０及び調整回路２２０と異なる。
【０１５１】
（第８の実施形態）
次に、第８の実施形態にかかる分数分周回路１２００について説明する。以下では、基本の形態と異なる部分を中心に説明する。
【０１５２】
基本の形態では、バンドパスフィルタ４に通すことで分数分周信号における不要トーンの抑制を図っているが、第８の実施形態では、補正信号で補正することで分数分周信号における不要トーンの抑制を図る。
【０１５３】
具体的には、分数分周回路１２００は、図２２に示すように、バンドパスフィルタ４（図２５参照）に代えて、変調回路１２７０、変調回路１２８０、及び補正回路１２６０を備える。図２２は、分数分周回路１２００の構成を示す図である。
【０１５４】
変調回路１２７０は、分周器２の係数の誤差による影響を抑制するように、分周器２で生成された分周信号の振幅及び位相を調整する。変調回路１２７０は、例えば、直交変調と同様の原理を用いて、分周器２で生成された分周信号の振幅及び位相を調整する。変調回路１２７０は、振幅及び位相が調整された分周信号を補正信号として補正回路１２６０へ供給する。
【０１５５】
なお、分周器２の係数の誤差は、分数分周回路１２００を製造後であって出荷前に、分数分周回路１２００の特性を測定することで求めることができる。そして、制御部ＣＴＲ１２００には、測定結果に応じた補正データＣＤ７が設定される。これにより、分数分周回路１２００の出荷後に、制御部ＣＴＲ１２００は、補正データＣＤ７をＤＡコンバータＤＡＣ７に供給する。そして、ＤＡコンバータＤＡＣ７は、補正データＣＤ７をＤ／Ａ変換して、変調回路１２７０に変調制御信号（例えば、直流電圧）を供給する。変調回路１２７０は、変調制御信号にしたがって、分周器２で生成された分周信号の振幅及び位相を調整する。すなわち、分数分周回路１２００は、フィードフォワード制御を行って、分周信号の振幅及び位相を調整できる。
【０１５６】
変調回路１２８０は、乗算器３の係数の誤差による影響を抑制するように、乗算器３で生成された分数分周信号の振幅及び位相を調整する。変調回路１２８０は、例えば、直交変調と同様の原理を用いて、乗算器３で生成された分数分周信号の振幅及び位相を調整して補正回路１２６０へ供給する。
【０１５７】
なお、乗算器３の係数の誤差は、分数分周回路１２００を製造後であって出荷前に、分数分周回路１２００の特性を測定することで求めることができる。そして、制御部ＣＴＲ１２００には、測定結果に応じた補正データＣＤ８が設定される。これにより、分数分周回路１２００の出荷後に、制御部ＣＴＲ１２００は、補正データＣＤ８をＤＡコンバータＤＡＣ８に供給する。そして、ＤＡコンバータＤＡＣ８は、補正データＣＤ８をＤ／Ａ変換して、変調回路１２８０に変調制御信号（例えば、直流電圧）を供給する。変調回路１２８０は、変調制御信号にしたがって、乗算器３で生成された分数分周信号の振幅及び位相を調整する。すなわち、分数分周回路１２００は、フィードフォワード制御を行って、分数分周信号の振幅及び位相を調整できる。
【０１５８】
補正回路１２６０は、分数分周信号を変調回路１２８０から受け、補正信号を変調回路１２７０から受ける。補正回路１２６０は、分数分周信号を補正信号で補正する。補正回路１２６０は、加算器１２６１及びバッファー１２６２を有する。加算器１２６１は、分数分周信号及び補正信号を加算する。これにより、乗算器３から出力される分数分周信号における特定の不要トーンを打ち消すことができる。加算器１２６１は、加算結果を補正後の分数分周信号としてバッファー１２６２経由でミキサ９８（図２４参照）に出力する。
【０１５９】
以上のように、第８の実施形態では、分数分周回路１２００において、補正回路１２６０が、乗算器３から出力された分数分周信号を補正信号で補正してミキサ９８に出力する。これにより、乗算器３から出力される分数分周信号における特定の不要トーンを打ち消すことができ、ミキサ９８に供給すべきローカル信号における不要トーンを低減できる。
【０１６０】
また、第８の実施形態では、分数分周回路１２００において、変調回路１２７０が、分周器２で生成された分周信号の振幅及び位相を調整して補正信号として補正回路１２６０へ供給する。これにより、分数分周信号に対する補正信号の振幅及び位相のずれを低減させた状態において分数分周信号を補正信号で補正できるので、補正回路１２６０における補正精度を向上できる。
【０１６１】
また、第８の実施形態では、分数分周回路１２００において、変調回路１２８０が、乗算器３で生成された分数分周信号の振幅及び位相を調整して補正回路１２６０へ供給する。これにより、補正信号に対する分数分周信号の振幅及び位相のずれを低減させた状態において分数分周信号を補正信号で補正できるので、補正回路１２６０における補正精度を向上できる。
【０１６２】
なお、分数分周回路は、フィードフォワード制御を行う代わりに、フィードバック制御を行って、補正信号の振幅及び位相を調整してもよい。
【０１６３】
具体的には、分数分周回路１３００は、図２３に示すように、遅延回路１３９０及び変調制御回路１３４０をさらに備える。図２３は、分数分周回路１３００の構成を示す図である。
【０１６４】
遅延回路１３９０は、分周信号を分周器２から受ける。遅延回路１３９０は、補正回路１２６０からフィードバックラインＦＢＬ経由で変調制御回路１３４０へ補正後の分数分周信号をフィードバックする際の遅延に対応した遅延量で、分周信号を遅延させる。遅延回路１３９０は、遅延させた分周信号を参照信号として変調制御回路１３４０へ供給する。例えば、遅延回路１３９０は、補正回路１２６０におけるバッファー１２６２におけるＤラッチの段数と同じ段数のＤラッチ回路を有する。
【０１６５】
変調制御回路１３４０は、補正回路１２６０からフィードバックラインＦＢＬ経由で補正後の分数分周信号がフィードバックされる。変調制御回路１３４０は、遅延回路１３９０を通った分周信号と補正回路１２６０から出力された信号（補正後の分数分周信号）とに基づいて、変調制御信号を生成する。変調制御回路１３４０は、生成された変調制御信号（例えば、直流電圧）を変調回路１２７０へ供給する。
【０１６６】
具体的には、変調制御回路１３４０は、復調回路１３４２を有する。復調回路１３４２は、参照信号を遅延回路１３９０から受ける。復調回路１３４２は、補正回路１２６０からフィードバックラインＦＢＬ経由で補正後の分数分周信号がフィードバックされる。復調回路１３４２は、例えば直交変調と同様の原理を用いて、補正後の分数分周信号に対して復調を行い、変調をかける前の信号を推定する。復調回路１３４２は、参照信号の振幅の絶対値と推定された信号における特定の不要トーン（例えば、３ＬＯ２）の振幅の絶対値との差が小さくなるように、変調制御信号を生成する。復調回路１３４２は、生成された変調制御信号（例えば、直流電圧）を変調回路１２７０へ供給する。
【０１６７】
このように、分数分周回路１３００では、変調制御回路１３４０が、遅延回路１３９０を通った複数の位相信号と補正回路１２６０から出力された信号とに基づいて、変調制御信号を生成して変調回路１２７０へ供給する。これにより、分周器２の係数の誤差が経時的に変化する場合でも、分周器２の係数の誤差による影響を抑制できる。
【０１６８】
また、変調制御回路１３４０が、遅延回路１３９０を通った分周信号と補正回路１２６０から出力された信号とに基づいて、変調制御信号を生成する。これにより、分周器２から遅延回路１３９０経由で変調制御回路１３４０に至る経路と補正回路１２６０からフィードバックラインＦＢＬ経由で変調制御回路１３４０に至る経路との遅延量を均等にできる。その結果、変調制御信号を生成する際の制御精度を向上できる。
【０１６９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７０】
１，１００，２００，３００，４００，５００，６００，７９３，８９３，９９３，１０９３，１１９３，１２００，１３００  分数分周回路、ＴＲ，ＴＲ７００  送信機。
【図１】
2015043536.tif 000003
【図２】
2015043536.tif 000004
【図３】
2015043536.tif 000005
【図４】
2015043536.tif 000006
【図５】
2015043536.tif 000007
【図６】
2015043536.tif 000008
【図７】
2015043536.tif 000009
【図８】
2015043536.tif 000010
【図９】
2015043536.tif 000011
【図１０】
2015043536.tif 000012
【図１１】
2015043536.tif 000013
【図１２】
2015043536.tif 000014
【図１３】
2015043536.tif 000015
【図１４】
2015043536.tif 000016
【図１５】
2015043536.tif 000017
【図１６】
2015043536.tif 000018
【図１７】
2015043536.tif 000019
【図１８】
2015043536.tif 000020
【図１９】
2015043536.tif 000021
【図２０】
2015043536.tif 000022
【図２１】
2015043536.tif 000023
【図２２】
2015043536.tif 000024
【図２３】
2015043536.tif 000025
【図２４】
2015043536.tif 000026
【図２５】
2015043536.tif 000027
【図２６】
2015043536.tif 000028