(57)【要約】【課題】半導体膜中にキャリアを捕獲する欠陥を含む蓄積型の電界効果ＴＦＴについて、欠陥密度を測定する。【解決手段】欠陥密度測定装置１は、ゲート容量測定値入力手段１１で、低周波ＣＶ法で測定したゲート容量の測定値を入力するとともに、パラメータ設定手段１３で欠陥密度に関するパラメータ群の値を仮設定し、フェルミ準位計算手段１５と表面ポテンシャル計算手段１６とゲート容量計算手段１７とで、仮設定したパラメータ群を用いてフラットバンド条件でのフェルミ準位及びフラットバンド電圧と表面ポテンシャルとゲート容量とを順次計算する。次に、ゲート容量比較手段１８でゲート容量の測定値と計算値とを比較し、一致しない場合は、パラメータ変更手段１３２でパラメータ群の値を変更して、ゲート容量を再計算する。一致する場合は、当該計算値の算出に用いたパラメータ群の値を欠陥密度の測定値として出力する。【選択図】図５
2015079938.tif 000002
【特許請求の範囲】
【請求項１】
測定の対象が半導体膜中にキャリアを捕獲する欠陥を含む蓄積型の薄膜トランジスタであって、前記半導体膜と絶縁膜とゲート電極とをこの順で積層した構造を有する電界効果型の前記薄膜トランジスタについて、前記半導体膜中の欠陥密度を測定する欠陥密度測定装置であって、
前記薄膜トランジスタのゲート容量を低周波ＣＶ法によって測定した測定値を入力するゲート容量測定値入力手段と、
前記欠陥密度に関するパラメータ群の値を設定するパラメータ設定手段と、
前記パラメータ設定手段によって設定された前記欠陥密度に関するパラメータ群の値を用いて、前記半導体膜のフラットバンド条件でのフェルミ準位及びフラットバンド電圧を計算するフェルミ準位計算手段と、
前記半導体膜の電荷密度として、電子密度、ホール密度、ドナー密度、及びバンドギャップ中に指数関数型の状態密度を持つアクセプタ型欠陥の密度並びにドナー型欠陥の密度を含む一次元ポアソン方程式を、前記欠陥密度に関するパラメータ群の値、前記フラットバンド条件でのフェルミ準位の値及びフラットバンド電圧の値を用いて解くことにより前記半導体膜の前記絶縁膜との界面におけるポテンシャルである表面ポテンシャルを計算する表面ポテンシャル計算手段と、
前記表面ポテンシャルを用いて、低周波におけるゲート容量を計算するゲート容量計算手段と、
前記ゲート容量の測定値と、前記ゲート容量の計算値とを比較して、所定の条件で一致するかどうかを判定するゲート容量比較手段と、
前記ゲート容量を比較判定した結果が、前記所定の条件で一致することを示す場合に、当該比較に用いたゲート容量の計算値を計算する際に用いた前記欠陥密度に関するパラメータ群を、欠陥密度の測定値として出力するパラメータ出力手段と、を備え、
前記パラメータ設定手段は、
前記ゲート容量を比較判定した結果が、前記所定の条件で一致しないことを示す場合に、前記ゲート容量の計算値を計算する際に用いた前記欠陥密度に関するパラメータ群の値を変更するパラメータ変更手段を有し、
前記フェルミ準位計算手段、前記表面ポテンシャル計算手段及び前記ゲート容量計算手段は、当該パラメータ変更手段が変更した欠陥密度に関するパラメータ群の値に基づいて、それぞれ前記フラットバンド条件でのフェルミ準位及びフラットバンド電圧、前記表面ポテンシャル及び前記ゲート容量を順次に計算し、
前記ゲート容量比較手段が、前記ゲート容量の測定値と、当該変更された欠陥密度に関するパラメータ群の値に基づいて計算された前記ゲート容量の計算値とを比較判定した結果が、前記所定の条件で一致することを示すまで、前記パラメータ変更手段による前記欠陥密度に関するパラメータ群の値の変更と、当該変更された欠陥密度に関するパラメータ群の値に基づく前記ゲート容量の計算とを反復して行うことを特徴とする欠陥密度測定装置。
【請求項２】
前記欠陥密度に関するパラメータ群の変更と、当該変更された欠陥密度に関するパラメータ群の値に基づく前記ゲート容量の計算との反復において、
前記欠陥密度に関するパラメータ群の中から予め定められた１又は２以上のパラメータについて、優先的に、前記ゲート容量の測定値と計算値との一致度が向上するように最適化することを特徴とする請求項１に記載の欠陥密度測定装置。
【請求項３】
前記フェルミ準位計算手段は、前記フラットバンド条件でのフェルミ準位についての方程式である式（２４）により、前記フラットバンド条件でのフェルミ準位を算出し、
前記表面ポテンシャル計算手段は、式（３９）及び式（５１）によって定められる前記表面ポテンシャルと前記薄膜トランジスタのゲート−ソース間電圧との関係式により、前記表面ポテンシャルと前記ゲート−ソース間電圧との関係を示す数値関数を算出し、
前記ゲート容量計算手段は、式（５３）又は式（５４）により、前記ゲート容量と前記ゲート−ソース間電圧との関係を示すＣＶ特性を算出し、
前記式（２４）は、
【数１】
2015079938.tif 000034
であり、
前記式（３９）及び式（５１）は、
【数２】
2015079938.tif 000035
であり、
前記式（５３）及び式（５４）は、
【数３】
2015079938.tif 000036
であり、
ここで、
【数４】
2015079938.tif 000037
β＝ｑ／ｋＴ、
γｄ＿ｋ＝ｑ／Ｅｄｄ＿ｋ（ｋ＝１〜ｍ１、ｍ１は正の整数）、
γａ＿ｋ＝ｑ／Ｅａｄ＿ｋ（ｋ＝１〜ｍ２、ｍ２は正の整数）、
Ｖｆｂ＝（Ｅｆ−Ｅｆｍ）／ｑ、
ｃｉｎ＝εｉｎ／ｔｉｎ、
Ｖｇ’＝Ｖｇｓ−Ｖｆｂ、
であり、
ｋはボルツマン定数、
Ｔは絶対温度、
ｑは電気素量、
ｐ０は前記半導体膜のフラットバンド条件におけるホール密度、
ｎ０は前記半導体膜のフラットバンド条件における電子密度、
Ｎｄは前記ドナー密度、
Ｎｄｄ０＿ｋ（ｋ＝１〜ｍ１）は前記半導体膜のフラットバンド条件における正に帯電したドナー型欠陥のディープステートにおける密度、
Ｎａｄ０＿ｋ（ｋ＝１〜ｍ２）は前記半導体膜のフラットバンド条件における負に帯電したアクセプタ型欠陥のディープステートにおける密度、
Ｎａｔ０＿ｋ（ｋ＝１〜ｍ３、ｍ３は正の整数）は前記半導体膜のフラットバンド条件における負に帯電したアクセプタ型欠陥のテールステートにおける密度、
ｇｄｄ０＿ｋ（ｋ＝１〜ｍ１）は前記半導体膜の価電子帯上端でのドナー型欠陥のディープステートにおける状態密度、
ｇａｄ０＿ｋ（ｋ＝１〜ｍ２）は前記半導体膜の伝導帯下端でのアクセプタ型欠陥のディープステートにおける状態密度、
ｇａｔ０＿ｋ（ｋ＝１〜ｍ３）は前記半導体膜の伝導帯下端でのアクセプタ型欠陥のテールステートにおける状態密度、
Ｅｖは前記半導体膜の価電子帯上端のエネルギー、
Ｅｃは前記半導体膜の伝導帯下端のエネルギー、
Ｅｆは前記半導体膜のフラットバンド条件でのフェルミ準位、
Ｅｄｄ＿ｋは前記半導体膜のドナー型欠陥のディープステートにおける状態密度分布の傾きの逆数、
Ｅａｄ＿ｋは前記半導体膜のアクセプタ型欠陥のディープステートにおける状態密度分布の傾きの逆数、
Ｅａｔ＿ｋは前記半導体膜のアクセプタ型欠陥のテールステートにおける状態密度分布の傾きの逆数、
ｎｉは前記半導体膜の真性キャリア密度、
Ｅｉは前記半導体膜の真性フェルミ準位、
εｓｃは前記半導体膜の誘電率、
ｔｓｃは前記半導体膜の膜厚、
εｉｎは前記絶縁膜の誘電率、
ｔｉｎは前記絶縁膜の膜厚、
ｃｇｇはゲート容量、
ｃｇｇ’は規格化されたゲート容量、
Ｌは前記半導体膜のチャネル長、
Ｗは前記半導体膜にチャネル幅、
Ｖｇｓは前記ゲート−ソース間電圧、
Ｖｆｂはフラットバンド電圧、
Ｅｆｍは前記ゲート電極のフラットバンド条件でのフェルミ準位、
φはポテンシャル、
φｓは前記表面ポテンシャル、
φｂは前記半導体膜の前記絶縁膜との界面と反対側の面におけるポテンシャル、
であり、
前記欠陥密度に関するパラメータ群が、
前記半導体膜の価電子帯上端でのドナー型欠陥のディープステートにおける状態密度ｇｄｄ０＿ｋ（ｋ＝１〜ｍ１）、
前記半導体膜の伝導帯下端でのアクセプタ型欠陥のディープステートにおける状態密度ｇａｄ０＿ｋ（ｋ＝１〜ｍ２）、
前記半導体膜の伝導帯下端でのアクセプタ型欠陥のテールステートにおける状態密度ｇａｔ０＿ｋ（ｋ＝１〜ｍ３）、
前記半導体膜のドナー型欠陥のディープステートにおける状態密度分布の傾きの逆数Ｅｄｄ＿ｋ（ｋ＝１〜ｍ１）、
前記半導体膜のアクセプタ型欠陥のディープステートにおける状態密度分布の傾きの逆数Ｅａｄ＿ｋ（ｋ＝１〜ｍ２）、
前記半導体膜のアクセプタ型欠陥のテールステートにおける状態密度分布の傾きの逆数Ｅａｔ＿ｋ（ｋ＝１〜ｍ３）、
及び、前記ドナー密度Ｎｄ、
であることを特徴とする請求項１又は請求項２に記載の欠陥密度測定装置。
【請求項４】
前記ドナー密度Ｎｄを、前記優先的に最適化するパラメータとすることを特徴とする請求項２を引用する請求項３に記載の欠陥密度測定装置。
【請求項５】
コンピュータを、請求項１乃至請求項４の何れか一項に記載の欠陥密度測定装置として機能させるための欠陥密度測定プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜中にキャリアを捕獲する欠陥を含む蓄積型の電界効果型薄膜トランジスタについて、半導体膜中の欠陥密度を測定する装置及びそのプログラムに関する。
【背景技術】
【０００２】
近年、ディスプレイ駆動素子等に活用することを目的としたＴＦＴ（Thin-Film Transistor；薄膜トランジスタ）として、アモルファスＩＧＺＯ（ＩｎＧａＺｎＯ；インジウム・ガリウム・亜鉛酸化物）などの酸化物半導体を用いたＴＦＴが注目されている。酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴに比べて移動度が高く、また、多結晶シリコンＴＦＴに比べて均一性が高いという優れた特徴を有している。 
【０００３】
このような酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴや多結晶シリコンＴＦＴと同様に、ＴＦＴの活性層（半導体層）内に欠陥が存在する。そして、こうした活性層内の欠陥は、ＴＦＴの電気特性や信頼性に大きな影響を与える。このため、ＴＦＴの特性解析を行うには、活性層中の欠陥密度の評価が必要となる。
これまでに、アモルファスシリコンＴＦＴや多結晶シリコンＴＦＴに関して、その活性層中の欠陥密度の測定方法（例えば、特許文献１参照）が提案され、ＴＦＴの特性解析に用いられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２００３−５０２８３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴや多結晶シリコンＴＦＴとは異なり、多数キャリアを使う蓄積型の電界効果トランジスタである。このため、このような酸化物半導体ＴＦＴには、特許文献１で提案されたようなアモルファスシリコンＴＦＴや多結晶シリコンＴＦＴに用いられる欠陥密度の測定方法をそのまま適用することはできない。
【０００６】
そこで、本発明は、酸化物半導体ＴＦＴのように、活性層中にキャリアを捕獲する欠陥を含む蓄積型の電界効果型の薄膜トランジスタに適用可能な、半導体膜中の欠陥密度の測定装置及び測定プログラムを提供することを課題とする。
【課題を解決するための手段】
【０００７】
前記した課題を解決するために、本発明に係る欠陥密度測定装置は、測定の対象が半導体膜中にキャリアを捕獲する欠陥を含む蓄積型の薄膜トランジスタであって、前記半導体膜と絶縁膜とゲート電極とをこの順で積層した構造を有する電界効果型の前記薄膜トランジスタについて、前記半導体膜中の欠陥密度を測定する欠陥密度測定装置であって、ゲート容量測定値入力手段と、パラメータ設定手段と、フェルミ準位計算手段と、表面ポテンシャル計算手段と、ゲート容量計算手段と、ゲート容量比較手段と、パラメータ出力手段と、を備え、前記パラメータ設定手段は、パラメータ変更手段を有するように構成した。
【０００８】
かかる構成によれば、欠陥密度測定装置は、ゲート容量測定値入力手段によって、前記薄膜トランジスタのゲート容量を低周波ＣＶ法によって測定した測定値を入力する。また、欠陥密度測定装置は、パラメータ設定手段によって、前記欠陥密度に関するパラメータ群の値を設定する。また、欠陥密度測定装置は、フェルミ準位計算手段によって、前記パラメータ設定手段によって設定された前記欠陥密度に関するパラメータ群の値を用いて、前記半導体膜のフラットバンド条件でのフェルミ準位及びフラットバンド電圧を計算する。また、欠陥密度測定装置は、表面ポテンシャル計算手段によって、前記半導体膜の電荷密度として、電子密度、ホール密度、ドナー密度、及びバンドギャップ中に指数関数型の状態密度を持つアクセプタ型欠陥の密度並びにドナー型欠陥の密度を含む一次元ポアソン方程式を、前記欠陥密度に関するパラメータ群の値、前記フラットバンド条件でのフェルミ準位の値及びフラットバンド電圧の値を用いて解くことにより前記半導体膜の表面ポテンシャルを計算する。また、欠陥密度測定装置は、ゲート容量計算手段によって、前記表面ポテンシャルを用いて、低周波におけるゲート容量を計算する。また、欠陥密度測定装置は、ゲート容量比較手段によって、前記ゲート容量の測定値と、前記ゲート容量の計算値とを比較して、所定の条件で一致するかどうかを判定する。
【０００９】
ここで、前記ゲート容量を比較判定した結果が、前記所定の条件で一致することを示す場合に、欠陥密度測定装置は、パラメータ出力手段によって、当該比較に用いたゲート容量の計算値を計算する際に用いた前記欠陥密度に関するパラメータ群を、欠陥密度の測定値として出力する。
一方、前記ゲート容量を比較判定した結果が、前記所定の条件で一致しないことを示す場合に、パラメータ出力手段は、パラメータ変更手段によって、前記ゲート容量の計算値を計算する際に用いた前記欠陥密度に関するパラメータ群の値を変更する。
【００１０】
そして、欠陥密度測定装置は、前記フェルミ準位計算手段、前記表面ポテンシャル計算手段及び前記ゲート容量計算手段によって、当該パラメータ変更手段が変更した欠陥密度に関するパラメータ群の値に基づいて、それぞれ前記フラットバンド条件でのフェルミ準位及びフラットバンド電圧、前記表面ポテンシャル並びに前記ゲート容量を順次に計算し、前記ゲート容量比較手段によって、前記ゲート容量の測定値と、当該変更された欠陥密度に関するパラメータ群の値に基づいて計算された前記ゲート容量の計算値とを比較判定した結果が、前記所定の条件で一致することを示すまで、前記パラメータ変更手段による前記欠陥密度に関するパラメータ群の値の変更と、当該変更された欠陥密度に関するパラメータ群の値に基づく前記ゲート容量の計算とを反復して行う。
欠陥密度測定装置は、かかる反復計算を行うことによって、欠陥密度に関するパラメータ群の値を、測定対象である前記薄膜トランジスタの半導体膜中の欠陥密度として抽出する。
【００１１】
なお、本発明に係る欠陥密度測定装置は、一般的なコンピュータが備えるＣＰＵ（中央演算装置）、メモリ、ハードディスクなどのハードウェア資源を、欠陥密度測定装置を構成する各手段として機能させるためのプログラムによって実現することもできる。このプログラムは、通信回線を介して配布してもよく、ＣＤ−ＲＯＭやフラッシュメモリなどの記録媒体に記録して配布してもよい。
【発明の効果】
【００１２】
本発明によれば、酸化物半導体ＴＦＴのような、半導体膜中にキャリアを捕獲する欠陥を含む蓄積型の電界効果型の薄膜トランジスタについて、半導体膜中の欠陥密度の測定が可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態における測定対象であるＴＦＴの構造を示す模式的断面図である。
【図２】本発明の実施形態における測定対象であるＴＦＴにおける半導体膜の欠陥のバンドギャップ中の状態密度分布を示す図である。
【図３】本発明の実施形態における測定対象であるＴＦＴについて、フラットバンド条件を説明するための図である。
【図４】本発明の実施形態における測定対象であるＴＦＴについて、ポアソン方程式を解く際の境界条件を説明するための図である。
【図５】本発明の実施形態に係る欠陥密度測定装置の構成を示すブロック図である。
【図６】本発明の実施形態に係る欠陥密度測定装置による測定処理の流れを示すフローチャートである。
【図７】本発明の実施形態に係る欠陥密度測定装置を用いて欠陥密度を測定した実施例において、規格化したゲート容量の測定値と計算値とを示すグラフ図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について、適宜に図面を参照して説明する。ここでは、欠陥密度の測定対象であるＴＦＴとして、ｎ型半導体を用いた蓄積型の電界効果型のＴＦＴを例に説明する。
本発明では、低周波ＣＶ法によるＴＦＴのゲート容量の測定値と、欠陥密度の値を様々に変えて算出するゲート容量の計算値とを比較し、ゲート容量の測定値と計算値とが所定の条件で一致するときに、当該ゲート容量の計算に用いた欠陥密度の値を抽出する。すなわち、ゲート容量の計算値が測定値を所定の条件（すなわち、所定の精度）で再現するような欠陥密度の値を抽出し、抽出した欠陥密度の値を、当該ＴＦＴの活性層（半導体層）中の欠陥密度の測定値とするものである。
【００１５】
なお、ゲート容量はゲート−ソース間電圧（又はゲート電圧）に依存する物理量である。このため、ゲート容量として、所定範囲において所定間隔で定められた複数点でのゲート−ソース間電圧について測定及び計算することにより求められるＣＶ特性（容量−電圧特性）を用いるものである。
【００１６】
［欠陥密度の測定方法］
まず、本発明に係る欠陥密度測定装置による欠陥密度の測定方法について、順を追って説明する。
図１を参照して、欠陥密度の測定対象であるＴＦＴの構成について説明する。図１に示した例では、電界効果トランジスタであるＴＦＴは、ボトムゲート、トップコンタクト型の構造を有しているが、本発明が適用可能なＴＦＴは、この構造に限定されるものではない。
【００１７】
図１において、ｔｓｃは半導体膜ＳＣの膜厚であり、ｔｉｎはゲート絶縁膜ＩＮの膜厚であり、ＬはＴＦＴのチャネル長である。座標系は、半導体膜ＳＣの厚さ方向である図面の上下方向をｘ方向とし、チャネル長方向である図面の左右方向をｙ方向とする。ｘ方向の座標は、半導体膜ＳＣとゲート絶縁膜ＩＮの界面をｘ＝０とし、上端面はｘ＝ｔｓｃとする。また、ｙ方向の座標は、半導体膜ＳＣがソース電極Ｓの右端部と接触する位置をｙ＝０とし、半導体膜ＳＣがドレイン電極Ｄの左端部を接触する位置をｙ＝Ｌとする。
【００１８】
なお、半導体膜ＳＣの膜厚ｔｓｃ、ゲート絶縁膜ＩＮの膜厚ｔｉｎ、チャネル長Ｌ、チャネル幅Ｗは、ＴＦＴのデバイスパラメータとして、予め与えられるものである。
また、半導体膜ＳＣについての真性フェルミ準位Ｅｉ、真性キャリア密度ｎｉ、価電子帯上端のエネルギーＥｖ、伝導帯下端のエネルギーＥｃ、誘電率εｓｃ及びゲート絶縁膜ＩＮの誘電率εｉｎは、ＴＦＴに用いられる材料に固有の固有パラメータとして、予め与えられるものである。
【００１９】
（フラットバンド条件でのフェルミ準位（Ｅｆ）の計算）
まず、フラットバンド条件でのフェルミ準位Ｅｆを計算する。
半導体膜ＳＣ中のポアソン方程式は、式（１）のように表わすことができる。但し、半導体膜ＳＣ中の電荷密度ρは、キャリアを捕獲する欠陥の密度を考慮して、式（２）のように表すことができる。
【００２０】
【数１】
2015079938.tif 000003
【００２１】
ここで、φは静電ポテンシャル、ｘは半導体膜ＳＣの厚さ方向の距離、εｓｃは半導体の誘電率、ｑは電気素量、ｐはホール密度、ｎは電子密度、Ｎｄは酸素欠損や不純物水素などに由来する実効的なドナー密度、Ｎｄｄ＿ｋは正に帯電したドナー型欠陥のディープステート（Deep state）における密度、Ｎａｄ＿ｋは負に帯電したアクセプタ型欠陥のディープステート（Deep state）における密度、Ｎａｔ＿ｋは負に帯電したアクセプタ型欠陥のテールステート（Tail state）における密度である。
なお、ゲート容量に対するドナー型欠陥のテールステート（Tail state）の影響は小さいため、それに関する項は式（２）では無視している。
【００２２】
また、式（２）において、ｍ１、ｍ２、ｍ３は正の整数であり、前記した型及び状態（state）で定められる種類の欠陥に属する欠陥の種別数を示す。更に、式（２）及び以降で説明する数式に含まれ、「Ｎｄｄ＿ｋ」，「ｇｄｄ＿ｋ」等のような形式で記載された変数において、添字中の「ｄｄ」等は「型及び状態」を示し、添字中の「ｋ」又は数字は当該型及び状態に属する欠陥の種別を識別する「識別番号」を示す。
【００２３】
なお、「正に帯電したドナー型欠陥のディープステート（Deep state）における密度Ｎｄｄ＿ｋ」などは、適宜「正に帯電したドナー型欠陥（Deep state）の密度Ｎｄｄ＿ｋ」のように記載する。
また、「ディープステート（Deep state）」及び「テールステート（Tail state）」についての説明は後記する。
【００２４】
ここで、ホール密度ｐは式（３）のように与えられる。
【００２５】
【数２】
2015079938.tif 000004
【００２６】
ここで、式（４）で表わされるｐ０は、フラットバンド条件での半導体膜ＳＣのホール密度であり、βは熱電圧の逆数である。すなわち、β＝ｑ／ｋＴであり、ｋはボルツマン定数、Ｔは絶対温度である。また、ｎｉは真性キャリア密度、Ｅｉは真性フェルミ準位、Ｅｆはフラットバンド条件でのフェルミ準位である。
【００２７】
また、電子密度ｎは式（５）のように与えられる。
なお、式（６）で表わされるｎ０は、フラットバンド条件での半導体膜ＳＣの電子密度である。
【００２８】
【数３】
2015079938.tif 000005
【００２９】
また、本実施形態における測定方法では、酸素欠損や不純物水素などに由来する実効的なドナー密度Ｎｄは、静電ポテンシャルに依存せずに、製造プロセスによって決まる、ある一定値をとると近似する。
【００３０】
次に、キャリアを捕獲する欠陥の密度について詳しく説明する。図２はバンドギャップ中のドナー型欠陥（Deep state）とアクセプタ型欠陥（Deep state, Tail state）の状態密度を表した図である。
なお、「Deep state」とは、価電子帯上端のエネルギーＥｖと伝導帯下端のエネルギーＥｃとの間のエネルギー状態において、中央部のエネルギー状態をいうものである。また、「Tail state」とは、前記したエネルギー間で、価電子帯上端のエネルギーＥｖの近傍又は伝導帯下端のエネルギーＥｃの近傍のエネルギー状態をいうものである。
【００３１】
ここで、ドナー型欠陥（Deep state）の状態密度ｇｄｄ＿ｋは、バンドギャップ中のエネルギーＥの関数として、式（７）で与えられる。
【００３２】
【数４】
2015079938.tif 000006
【００３３】
ここで、ｇｄｄ０＿ｋは価電子帯上端でのドナー型欠陥（Deep state）の状態密度、Ｅｖは価電子帯上端のエネルギーである。また、Ｅｄｄ＿ｋはドナー型欠陥（Deep state）の状態密度分布の傾きの逆数で、Ｅｄｄ＿ｋ＞ｋＴ（ｋＴは室温で２６ｍｅＶ）である。
【００３４】
正に帯電したドナー型欠陥（Deep state）の密度Ｎｄｄ＿ｋは、欠陥準位の占有確率をｆ（Ｅ）とすると、式（７）に（１−ｆ（Ｅ））を掛けて、ＥｖからＥｃまで積分することにより、式（８）のように表わすことができる。
【００３５】
【数５】
2015079938.tif 000007
【００３６】
ここで、Ｅｆｅはフェルミ準位である。式（８）の積分計算は数値的に行う必要があるが、Ｅｄｄ＿ｋ＞ｋＴであることを考慮して、式（１０）及び式（１１）に示す解析的な近似解が得られる。
なお、これらの近似解の導出については、参考文献１を参照されたい。
（参考文献１：特開２０１３−１３１６４０号公報）
【００３７】
【数６】
2015079938.tif 000008
【００３８】
また、アクセプタ型欠陥（Deep state）の状態密度ｇａｄ＿ｋは式（１３）で与えられる。
【００３９】
【数７】
2015079938.tif 000009
【００４０】
ここで、ｇａｄ０＿ｋは伝導帯下端でのアクセプタ型欠陥（Deep state）の状態密度、Ｅｃは伝導帯下端のエネルギー、Ｅａｄ＿ｋはアクセプタ型欠陥（Deep state）の状態密度分布の傾きの逆数で、Ｅａｄ＿ｋ＞ｋＴである。
【００４１】
負に帯電したアクセプタ型欠陥（Deep state）の密度Ｎａｄ＿ｋは、式（１３）に欠陥準位の占有確率ｆ（Ｅ）を掛けて、ＥｖからＥｃまで積分することにより、式（１４）のように表わすことができる。
【００４２】
【数８】
2015079938.tif 000010
【００４３】
式（８）の積分計算の場合と同様に、式（１４）の積分計算も数値的に行う必要があるが、Ｅａｄ＿ｋ＞ｋＴであることを考慮して、式（１５）及び式（１６）に示す解析的な近似解が得られる。
なお、これらの近似解の導出については、前記した参考文献１を参照されたい。
【００４４】
【数９】
2015079938.tif 000011
【００４５】
同様に、アクセプタ型欠陥（Tail state）の状態密度ｇａｔ＿ｋは式（１８）で与えられる。
【００４６】
【数１０】
2015079938.tif 000012
【００４７】
ここで、ｇａｔ０＿ｋは伝導帯下端でのアクセプタ型欠陥（Tail state）の状態密度、Ｅａｔ＿ｋはアクセプタ型欠陥（Tail state）の状態密度分布の傾きの逆数で、Ｅａｔ＿ｋ＜ｋＴである。
【００４８】
また、負に帯電したアクセプタ型欠陥（Tail state）の密度Ｎａｔ＿ｋは、式（１８）に欠陥準位の占有確率ｆ（Ｅ）を掛けて、ＥｖからＥｃまで積分することにより、式（１９）のように表わすことができる。
【００４９】
【数１１】
2015079938.tif 000013
【００５０】
式（８）、式（１４）の積分計算の場合と同様に、式（１９）の積分計算も数値的に行う必要があるが、Ｅａｔ＿ｋ＜ｋＴであることを考慮すると、式（２０）及び式（２１）に示す解析的な近似解が得られる。
なお、これらの近似解の導出については、前記した参考文献１を参照されたい。
【００５１】
【数１２】
2015079938.tif 000014
【００５２】
ここで、図３を参照して、フラットバンド条件について説明する。フラットバンド条件とは、図３に示すように、ＴＦＴのエネルギーバンド図において、半導体膜ＳＣにおけるエネルギーバンドが曲がらず、フラットになる条件のことである。また、ゲート電極Gである金属の仕事関数と半導体膜ＳＣの仕事関数との間に差がある場合や、ゲート絶縁膜ＩＮ中に電荷がある場合に、これらによって生じる半導体膜ＳＣ中のエネルギーバンドの曲がりを補償して、エネルギーバンドをフラットにするのに必要なゲート−ソース間電圧Ｖｇｓがフラットバンド電圧Ｖｆｂである。
【００５３】
また、図３に示すように、フラットバンド条件においては、ゲート電極Ｇである金属のフェルミ準位Ｅｆｍと、半導体膜ＳＣのフェルミ準位Ｅｆｓとの間には、式（２２）の関係がある。
Ｅｆｓ＝Ｅｆｍ＋ｑＶｆｂ      …（２２）
【００５４】
式（２）に、式（３）、式（５）、式（１０）、式（１５）、式（２０）を代入して、ρ＝０，φ＝０とすることで、式（２３）が得られる。
【００５５】
【数１３】
2015079938.tif 000015
【００５６】
そして、式（２３）に、式（４）、式（６）、式（１１）、式（１６）、式（２１）を代入すると、式（２４）が得られる。
【００５７】
【数１４】
2015079938.tif 000016
【００５８】
ここで、式（２４）において、未知数はフラットバンド条件でのフェルミ準位Ｅｆのみである。したがって、式（２４）を、例えば、反復計算を用いた求根アルゴリズムであるニュートン法や二分法などの公知の手法により数値解析することで、フラットバンド条件でのフェルミ準位Ｅｆを算出することができる。
【００５９】
なお、式（２４）において、真性キャリア密度ｎｉ、真性フェルミ準位Ｅｉ、価電子帯上端のエネルギーＥｖ及び伝導帯下端のエネルギーＥｃは、既知の固有パラメータとして予め与えられるものである。
また、価電子帯上端でのドナー型欠陥（Deep state）の状態密度ｇｄｄ０＿ｋ、ドナー型欠陥（Deep state）の状態密度分布の傾きの逆数Ｅｄｄ＿ｋ、伝導帯下端でのアクセプタ型欠陥（Deep state）の状態密度ｇａｄ０＿ｋ、アクセプタ型欠陥（Deep state）の状態密度分布の傾きの逆数Ｅａｄ＿ｋ、伝導帯下端でのアクセプタ型欠陥（Tail state）の状態密度ｇａｔ０＿ｋ、アクセプタ型欠陥（Tail state）の状態密度分布の傾きの逆数Ｅａｔ＿ｋ、及び酸素欠損や不純物水素などに由来する実効的なドナー密度Ｎｄは、本実施形態において測定（抽出）される欠陥密度に関するパラメータ群である。これらの欠陥密度に関するパラメータ群は、初期値又は適宜に調整した値が用いられるが、式（２４）を用いてフラットバンド条件でのフェルミ準位Ｅｆを算出する際には、定数として扱われるものである。
【００６０】
式（２４）から算出したフラットバンド条件でのフェルミ準位Ｅｆを式（４）、式（６）、式（１１）、式（１６）、式（２１）に代入することで、半導体膜ＳＣのフラットバンド条件における、ホール密度ｐ０、電子密度ｎ０、正に帯電したドナー型欠陥（Deep state）の密度Ｎｄｄ０＿ｋ、負に帯電したアクセプタ型欠陥（Deep state）の密度Ｎａｄ０＿ｋ、負に帯電したアクセプタ型欠陥（Tail state）の密度Ｎａｔ０＿ｋが得られる。そして、これらの値を用いて、次に説明する表面ポテンシャルφｓの計算を行う。
【００６１】
また、フラットバンド電圧Ｖｆｂは、式（２２）を変形した式（２５）により得ることができる。なお、式（２５）において、式（２２）に示した半導体膜ＳＣのフラットバンド条件でのフェルミ準位Ｅｆｓは、式（２４）により得られるフラットバンド条件でのフェルミ準位Ｅｆに書き改めている。また、ゲート電極Ｇである金属のフラットバンド条件でのフェルミ準位Ｅｆｍは、固有パラメータとして、予め与えられるものである。
Ｖｆｂ＝（Ｅｆ−Ｅｆｍ）／ｑ      …（２５）
【００６２】
なお、フラットバンド条件でのフェルミ準位Ｅｆ及びフラットバンド電圧Ｖｆｂと、欠陥密度の関するパラメータ群とは、互いに依存する物理量であるから、これらの変数の値を互いに調整しながら定めることが好ましい。
【００６３】
（表面ポテンシャル（φｓ）の計算）
式（１）に示したポアソン方程式は、適切な境界条件を用いることで、市販の偏微分方程式ソルバー（例えば、PDE Solutions社のFlexPDE）などを使用してその解を求めることができるが、以下の方法を用いることで、より簡便に計算することができる。
【００６４】
まず、式（１）の両辺に２（ｄφ／ｄｘ）を掛けると、式（２６）が得られる。
ここで、式（２６）の左辺は、式（２７）のように変形することができる。
更に、式（２６）及び式（２７）から、式（２８）が得られる。
【００６５】
【数１５】
2015079938.tif 000017
【００６６】
次に、式（２８）の両辺をｘについて、ｘ＝０からｘ＝ｔｓｃ（膜厚：図１参照）まで積分する。
ここで、
【００６７】
【数１６】
2015079938.tif 000018
【００６８】
とおき、式（２８）の左辺をｘについて積分すると、式（３０）が得られる。
【００６９】
【数１７】
2015079938.tif 000019
【００７０】
また、式（２８）の右辺をｘについて積分すると、式（３１）が得られる。
【００７１】
【数１８】
2015079938.tif 000020
【００７２】
ここで、φｓは表面ポテンシャル（図１におけるｘ＝０の位置でのポテンシャル）、φｂは裏面ポテンシャル（図１におけるｘ＝ｔｓｃの位置でのポテンシャル）である。
よって、式（３０）及び式（３１）から式（３２）が得られる。
【００７３】
【数１９】
2015079938.tif 000021
【００７４】
ここで、ポアソン方程式を解く際の境界条件として、図４に模式的に示したように、まず、ゲート電極Ｇにおいてφ＝Ｖｇｓ−Ｖｆｂとし、ゲート絶縁膜ＩＮと半導体膜ＳＣとの界面（ｘ＝０）において電束密度が連続となるようにする。さらに、ｘ＞ｔｓｃに十分に厚い絶縁膜層を仮定し、ｘ＝ｔｓｃにおいて電界がゼロとなるようにすると、式（３３）及び式（３４）に示す境界条件が得られる。
なお、Ｖｇｓはゲート−ソース間電圧（ゲート電圧Ｖｇとソース電圧Ｖｓとの差（Ｖｇ−Ｖｓ））、Ｖｆｂはフラットバンド電圧である。
【００７５】
【数２０】
2015079938.tif 000022
【００７６】
ここで、εｉｎはゲート絶縁膜ＩＮの誘電率、ｔｉｎはゲート絶縁膜ＩＮの厚さである。
また、式（３２）の右辺に式（２）を代入すると、式（３７）が得られる。
【００７７】
【数２１】
2015079938.tif 000023
【００７８】
そして、式（３２）に、式（３３）、式（３４）、式（３７）を代入すると、式（３８）を得る。
【００７９】
【数２２】
2015079938.tif 000024
【００８０】
従って、式（３８）の平方根をとることで、表面ポテンシャルφｓとゲート−ソース間電圧Ｖｇｓとの間の関係は、式（３９）のように表わすことができる。
【００８１】
【数２３】
2015079938.tif 000025
【００８２】
式（３９）から所望のゲート−ソース間電圧Ｖｇｓにおける表面ポテンシャルφｓを計算するためには、表面ポテンシャルφｓと裏面ポテンシャルφｂとの間の関係式が必要となる。
本実施形態においては、表面ポテンシャルφｓと裏面ポテンシャルφｂとの間の関係式として、近似式を用いる。
【００８３】
次に、本実施形態で用いる表面ポテンシャルφｓと裏面ポテンシャルφｂとの間の近似式について説明する。
半導体膜ＳＣの裏面（ｘ＝ｔｓｃ）での電荷密度をρｂとすると、式（２）に、式（３）、式（５）、式（１０）、式（１５）及び式（２０）を代入し、φ＝φｂとすることで、式（４０）を得る。
【００８４】
【数２４】
2015079938.tif 000026
【００８５】
ここで、式（１）に示したポアソン方程式における電荷密度ρは、ｘの値（深さ方向の位置）に厳密には依存するが、ＴＦＴの場合は半導体膜厚が薄いので、電荷密度ρはｘの値に依存せず、式（４１）に示すように、半導体膜ＳＣ中で一定であると近似する。
そして、式（４１）を式（１）に代入することで、式（４２）を得る。
【００８６】
【数２５】
2015079938.tif 000027
【００８７】
ここで、式（４２）の右辺はｘの値に依存しないので、式（４２）は簡単に積分することができ、順次にｘについて積分して式（４３）及び式（４４）を得ることができる。
【００８８】
【数２６】
2015079938.tif 000028
【００８９】
ここで、Ｃ１及びＣ２は積分定数である。
まず、ｘ＝ｔｓｃの場合について考えると、式（３３）より、式（４３）の値は、式（４５）に示すようにゼロとなる。
そして、式（４５）から、積分定数Ｃ１が式（４６）のように得られる。
【００９０】
【数２７】
2015079938.tif 000029
【００９１】
次に、式（４６）を式（４４）に代入すると、式（４７）が得られる。
そして、式（４７）において、ｘ＝ｔｓｃとすると、φ＝φｂであるから、式（４８）を得る。
従って、積分定数Ｃ２は、式（４９）のようになる。
【００９２】
【数２８】
2015079938.tif 000030
【００９３】
式（４７）に式（４９）を代入し、さらに、ｘ＝０とすると、φ＝φｓであるから、式（５０）を得る。
そして、式（５０）に、式（４０）を代入し、式（５１）を得る。
【００９４】
【数２９】
2015079938.tif 000031
【００９５】
式（３９）及び式（５１）から、所望のゲート−ソース間電圧Ｖｇｓ（又はゲート電圧Ｖｇ）における表面ポテンシャルφｓを算出することができる。従って、所定範囲において所定間隔で定められた複数点でのゲート−ソース間電圧Ｖｇｓについて表面ポテンシャルφｓを計算することで、表面ポテンシャルφｓとゲート−ソース間電圧Ｖｇｓとの関係を数値関数として得ることができる。
【００９６】
（ゲート容量（ｃｇｇ）の計算）
次に、ゲート容量の計算方法について説明する。
ゲート電荷ＱＧは、チャネル長をＬ、チャネル幅をＷとすると、式（５２）のように与えられる。
【００９７】
【数３０】
2015079938.tif 000032
【００９８】
また、ゲート容量ｃｇｇは、ＴＦＴに印加されるゲート−ソース間電圧Ｖｇｓが低周波である場合に、式（５２）をゲート−ソース間電圧Ｖｇｓで微分することにより、式（５３）のように与えられる。
更に、式（５３）において両辺をｃｉｎＬＷで割ると、式（５４）に示すように規格化されたゲート容量ｃｇｇ’が得られる。
【００９９】
【数３１】
2015079938.tif 000033
【０１００】
すなわち、表面ポテンシャルφｓとゲート−ソース間電圧Ｖｇｓ（又はゲート電圧Ｖｇ）との関係を用いることで、ゲート容量（ｃｇｇ，ｃｇｇ’）を計算することができる。
【０１０１】
なお、前記したようにゲート容量は、ゲート−ソース間電圧Ｖｇｓに依存して変化する物理量である。従って、計算するゲート容量は、所定範囲において所定間隔で定められた複数点のゲート−ソース間電圧Ｖｇｓについて計算する。すなわち、ゲート容量とゲート−ソース間電圧Ｖｇｓとの関係を示すＣＶ特性を計算する。
【０１０２】
（ゲート容量（ｃｇｇ）の測定値と計算値との比較）
次に、式（５３）又は式（５４）から得られるＴＦＴのゲート容量の計算値と、低周波ＣＶ法によるゲート容量の測定値との比較を行い、計算値が所定の条件で測定値と一致するか否かを比較判定する。
【０１０３】
ここで、所定の条件で一致するとは、例えば、ゲート容量の測定値と計算値の差である誤差が、予め定めておいた許容誤差εより小さくなることをいうものである。前記したように、ここで用いるゲート容量は、複数点におけるゲート容量値からなるＣＶ特性である。従って、所定の条件としては、複数点における測定値と計算値との差である誤差の何れもが、許容誤差εより小さくなることとすることができる。
【０１０４】
また、ゲート容量の測定値と計算値とが一致しない場合は、欠陥密度の値として計算に用いるパラメータ群の値を変更して、前記した手順により、フェルミ準位Ｅｆ、フラットバンド電圧Ｖｆｂ、表面ポテンシャルφｓ及びゲート容量を再計算する。そして、ゲート容量の測定値と計算値とが一致するまで、欠陥密度に関するパラメータ群の値の変更とフェルミ準位Ｅｆ及び表面ポテンシャルφｓの計算を含むゲート容量の計算とを繰り返す。
ゲート容量の測定値と計算値とが一致すると、当該ゲート容量の計算値の計算に用いた欠陥密度に関するパラメータ群の値が、測定対象であるＴＦＴの半導体膜ＳＣにおける欠陥密度の測定値であると決定する。
【０１０５】
なお、計測値と測定値との比較に用いるゲート容量は、式（５３）に示したＴＦＴの生のゲート容量ｃｇｇでもよく、式（５４）で示したように、規格化されたゲート容量ｃｇｇ’でもよい。規格化されたゲート容量ｃｇｇ’を用いることにより、ゲート容量の測定値と計算値を比較する際に用いる許容誤差εの値を、ゲート容量の大小に関らずに定めることができる。
【０１０６】
また、本実施形態において、測定（抽出）すべき欠陥密度に関するパラメータ群とは、以下のものを指す。
（欠陥密度に関するパラメータ群）
価電子帯上端でのドナー型欠陥（Deep state）の状態密度ｇｄｄ０＿ｋ（ｋ＝１〜ｍ１）
ドナー型欠陥（Deep state）の状態密度分布の傾きの逆数Ｅｄｄ＿ｋ（ｋ＝１〜ｍ１）
伝導帯下端でのアクセプタ型欠陥（Deep state）の状態密度ｇａｄ０＿ｋ（ｋ＝１〜ｍ２）
アクセプタ型欠陥（Deep state）の状態密度分布の傾きの逆数Ｅａｄ＿ｋ（ｋ＝１〜ｍ２）
伝導帯下端でのアクセプタ型欠陥（Tail state）の状態密度ｇａｔ０＿ｋ（ｋ＝１〜ｍ３）
アクセプタ型欠陥（Tail state）の状態密度分布の傾きの逆数Ｅａｔ＿ｋ（ｋ＝１〜ｍ３）
実効的なドナー密度Ｎｄ
但し、ｍ１、ｍ２、ｍ３は正の整数である。
【０１０７】
なお、ドナー型欠陥（Deep state）、アクセプタ型欠陥（Deep state）、アクセプタ型欠陥（Tail state）の内で、ゲート容量又はその他の電気特性に対して影響が小さいパラメータについては、測定（抽出）したパラメータを用いて電気特性を計算する際に必要となる計算精度に応じて、前記したドナー型欠陥（Tail state）のように、適宜に測定（抽出）対象から除外するようにしてもよい。
【０１０８】
また、低周波ＣＶ法によるゲート容量の測定において、測定に用いる電源の周波数は、例えば、１０Ｈｚ〜１ｋＨｚ程度の間で適宜に定めることができる。このとき、周波数を変化させてもＣＶ曲線の形状が実質的に変化しない範囲で、周波数は高く設定することが好ましい。周波数を高くすることにより、ゲート容量の測定値に対するノイズの影響を低減することができる。このため、例えば、１０Ｈｚ，１００Ｈｚ，１ｋＨｚについて、低周波数側からゲート容量を測定し、ＣＶ曲線の形状が変化し始める直前の周波数における測定値を用いるようにすることができる。
【０１０９】
なお、ＣＶ特性の測定値と計算値とが一致するかどうかの判定方法は、前記した方法に限定されるものではない。例えば、ＣＶ特性の測定値と計算値との一致度を示すフィッティング評価式を用い、フィッティング評価式の値と所定の閾値とを比較することで行うこともできる。フィッティング評価式としては、例えば、各点における誤差の二乗の和又は誤差の絶対値の和を用いることができる。そして、このフィッティング評価式の値が、所定の閾値よりも小さいときに、測定値と計算値とが一致すると判定することができる。
【０１１０】
（欠陥密度の関するパラメータ群の値の変更方法）
次に、ゲート容量の測定値と計算値とが所定の条件で一致するように、欠陥密度に関するパラメータ群の値を変更（調整）する方法について説明する。
【０１１１】
（第１の方法）
まず、欠陥密度に関するパラメータ群の値として経験的に定められる値を初期値として設定する。そして、当該初期値を用いて、フラットバンド条件でのフェルミ準位Ｅｆ、フラットバンド電圧Ｖｆｂ、表面ポテンシャルφｓ及び規格化されたゲート容量ｃｇｇ’を順次に計算する。
そして、ゲート容量の測定値と計算値とが、所定の条件で一致しない場合は、図７に示すように、ゲート容量の測定値と計算値とをグラフ表示させて、操作者が結果を参照しながら経験的に調整量を決定する。そして、この調整量を用いて変更した欠陥密度に関するパラメータ群の値を用いて、フラットバンド条件でのフェルミ準位Ｅｆ、フラットバンド電圧Ｖｆｂ、表面ポテンシャルφｓ及びゲート容量ｃｇｇ’を順次に再計算する。
【０１１２】
このように欠陥密度に関するパラメータ群の値の調整とゲート容量の計算とを、ゲート容量の測定値と計算値とが所定の条件で一致するまで反復実行することで、欠陥密度に関するパラメータ群の値を抽出することができる。
なお、欠陥密度に関するパラメータ群の値の調整値を操作者が経験的に設定するのではなく、例えば、遺伝的アルゴリズムを用いて自動的に調整値を設定するようにしてもよい。
【０１１３】
（第２の方法）
欠陥密度に関する各パラメータについて、それぞれのパラメータが取り得る所定範囲（数値範囲）を、必要とする測定精度を考慮した所定間隔（数値間隔）で順次設定する。このようにして設定される各パラメータのすべての組合せについて、順次に前記した手順でゲート容量を計算する。そして、最適なもの（例えば、前記したフィッティング評価式の値が最小のもの）を抽出する。この方法では、所定範囲及び所定間隔を定めるだけで、調整値を経験的に定める必要がない。
また、すべての組み合わせについて計算を実行するのではなく、すべての組合せについて順次に計算する際に、最初に所定の条件を満足するパラメータ群の値を測定値として採用し、以降の組合せについては計算を省略するようにしてもよい。
【０１１４】
（第３の方法）
また、第１の方法において、欠陥密度に関するパラメータ群の値を調整する際に、すべてのパラメータを同時に調整するのではなく、ゲート容量の計算値に対して影響の大きな１又は２以上のパラメータを優先的に最適化するようにしてもよい。
なお、パラメータの調整値は、操作者が経験的に設定するようにしてもよく、遺伝的アルゴリズムなどを用いて自動的に設定するようにしてもよい。
【０１１５】
優先度の高いパラメータとしては、例えば、実効的なドナー密度Ｎｄを挙げることができる。実効的なドナー密度Ｎｄは、他のパラメータに比べて、フラットバンド条件でのフェルミ準位Ｅｆに大きな影響を与えるパラメータである。また、フェルミ準位Ｅｆは、式（１１）、式（１６）及び式（２１）に示すように、一定値であると仮定する実効的なドナー密度Ｎｄ以外のパラメータに影響を与えるものである。そこで、最初に、すなわち他のパラメータに優先して、実効的なドナー密度Ｎｄを、ゲート容量の測定値と計算値とが所定の条件で一致するようにする最適化するか、又は両者の一致度が向上するようにするように、すなわち最適値に近づけるようにすることが好ましい。
以下、特に断らない限り、最適化すること（所定の条件でゲート容量の測定値と計測値とが一致すること）及び最適値に近づけるようにすること（両者が所定の条件で一致するには至らないが、できる限り一致するように調整すること）を併せて、単に最適化という。
【０１１６】
以下、実効的なドナー密度Ｎｄを優先的に最適化する場合について、パラメータ群の値の調整方法について説明する。なお、この説明においては、特に断らない限り、パラメータとは、欠陥密度に関するパラメータを指すものとする。
まず、すべてのパラメータについて初期値を設定する。これらの初期値は経験的に定めることができる。そして、当該初期値を用いて、フェルミ準位Ｅｆ、表面ポテンシャルφｓ及びゲート容量を順次計算する。
【０１１７】
初期値を用いた計算では、一般的に所定の条件は満足しないため、パラメータを調整することになる。このとき、実効的なドナー密度Ｎｄの値のみを調整し、他のパラメータは初期値のままとする。そして、実効的なドナー密度Ｎｄの値のみの調整とゲート容量の計算とを反復して行い、実効的なドナー密度Ｎｄの最適化を行う。なお、この最適化では、ゲート容量の測定値と計算値とが所定の条件で一致する必要はなく、両者がより近づくように実効的なドナー密度Ｎｄの値を調整するものである。他のパラメータが初期値とする条件で、実効的なドナー密度Ｎｄの値が最適化されたかどうかは、図７に示すようにゲート容量の測定値と計算値とを比較表示し、操作者が経験的に判断するようにしてもよい。また、例えば、前記したフィッティング評価式の値の収束性から判断するようにしてもよく、所定回数（例えば、１０回）のパラメータの調整及びゲート容量の計算を行うことで、最適化したと見なすようにしてもよい。
【０１１８】
次に、実効的なドナー密度Ｎｄの値を前工程で最適化した値のまま変更せずに、他のパラメータの調整とゲート容量の計算とを反復して行うことにより、他のパラメータの最適化を行う。そして、ゲート容量の測定値と計算値とが所定の条件で一致すると、反復計算を終了する。
なお、前記したようにフェルミ準位Ｅｆは、実効的なドナー密度Ｎｄの影響が最も大きい。このため、ゲート容量の再計算の際に、フェルミ準位Ｅｆの計算は行わずに、実効的なドナー密度Ｎｄの値として最適化した値を用い、他のパラメータの値として初期値を用いて計算したフェルミ準位Ｅｆの値を用いるようにしてもよい。これにより、計算量を低減することができる。また、フラットバンド電圧Ｖｆｂについては、フェルミ準位Ｅｆの値の変更に連動して、再計算するようにすればよい。
【０１１９】
また、他のパラメータの調整とゲート容量の計算とを反復して行っても、ゲート容量の測定値と計算値とが所定の条件で一致しない場合は、それまでの反復計算で得た他のパラメータの値の最適値を用いて、再度、実効的なドナー密度Ｎｄの最適化を行う。また、実効的なドナー密度Ｎｄの値を調整する際には、フェルミ準位Ｅｆの値を再計算して用いるようにしてもよい。
【０１２０】
以上のように、実効的なドナー密度Ｎｄの最適化と、他のパラメータの最適化とを交互に繰り返すことにより、ゲート容量の測定値と計算値とが所定の条件で一致するパラメータ群の値を抽出する。
なお、他のパラメータについても、更にこれらの中で優先度を設定し、順次に最適化を行うようにしてもよい。例えば、アクセプタ型欠陥（Deep state）についてのパラメータ（ｇａｄ０＿ｋ，Ｅａｄ＿ｋ）について優先的に最適化を行うようにすることができる。
【０１２１】
このように、ゲート容量の計算に影響が大きなパラメータを優先的に最適化することにより、ゲート容量の測定値と計算値とが所定の条件で一致するパラメータ群の値を、効率よく、すなわち少ない計算量又は少ない反復回数で抽出することができる。また、それぞれの最適化処理において、調整するパラメータ数が少ないため、容易にパラメータの調整値を定めることができる。
【０１２２】
［欠陥密度測定装置の構成］
次に、図５を参照して、前記した測定方法によって欠陥密度を測定する欠陥密度測定装置の構成について説明する。
図５に示すように、本実施形態に係る欠陥密度測定装置１は、ゲート容量測定値入力手段１１と、ゲート容量測定値記憶手段１２と、パラメータ設定手段１３と、パラメータ記憶手段１４と、フェルミ準位計算手段１５と、表面ポテンシャル計算手段１６と、ゲート容量計算手段１７と、ゲート容量比較手段１８と、パラメータ出力手段１９と、を備えて構成されている。また、パラメータ設定手段１３は、初期値入力手段１３１と、パラメータ変更手段１３２とを備えている。
【０１２３】
なお、欠陥密度測定装置１は、専用のハードウェアによって構成することもできるが、パソコン（パーソナルコンピュータ）などの一般的なコンピュータに、ゲート容量の計算を介して欠陥密度を測定（抽出）するための前記した各手段を実現するプログラム（欠陥密度測定プログラム）を実行させることによって実現することができる。本実施形態は、パソコンに欠陥密度測定プログラムを実行させて欠陥密度測定装置１を実現するものである。
以下、各手段について詳細に説明する。
【０１２４】
ゲート容量測定値入力手段１１は、欠陥密度の測定対象であるＴＦＴについて、インピーダンスアナライザなどを用いて低周波ＣＶ法によって測定したゲート容量を入力する手段である。ここで、ゲート容量は、所定の電圧範囲において所定間隔に定められた複数点のゲート−ソース間電圧Ｖｇｓについての測定値が入力される。入力される複数点についてのゲート容量の測定値は、ＣＶ特性を示すＣＶ曲線を構成するものである。
ゲート容量測定値入力手段１１は、入力したゲート容量の測定値を、ゲート容量測定値記憶手段１２に記憶させる。
【０１２５】
前記したように、ゲート容量は、式（５３）で示されるＴＦＴの生のゲート容量ｃｇｇでもよく、式（５４）で示される規格化されたゲート容量ｃｇｇ’でもよい。また、ゲート容量比較手段１８で、規格化されたゲート容量ｃｇｇ’を用いて比較する場合は、ゲート容量測定値入力手段１１は、生のゲート容量ｃｇｇを外部から入力し、外部から別途に入力されるデバイスパラメータ（チャネル長Ｌ、チャネル幅Ｗ、絶縁膜の厚さｔｉｎ及び絶縁膜の誘電率εｉｎ）を用いて規格化して用いるようにしてもよい。
なお、以降の説明では特に断らない限り、測定値及び計算値として用いるゲート容量は、規格化されたゲート容量ｃｇｇ’を用いるものとする。
【０１２６】
ゲート容量測定値記憶手段１２は、ゲート容量測定値入力手段１１が入力したゲート容量の測定値を記憶する手段である。ゲート容量測定値記憶手段１２に記憶されるゲート容量の測定値は、ゲート容量比較手段１８によって参照される。
【０１２７】
パラメータ設定手段１３は、初期値入力手段１３１とパラメータ変更手段１３２とを備え、ゲート容量の計算をするために必要な欠陥密度に関するパラメータ群（ｇｄｄ０＿ｋ，Ｅｄｄ＿ｋ，ｇａｄ０＿ｋ，Ｅａｄ＿ｋ，ｇａｔ０＿ｋ，Ｅａｔ＿ｋ，Ｎｄ）の値を設定する手段である。
前記したように、ゲート容量を計算するためには、フラットバンド条件でのフェルミ準位Ｅｆ及び表面ポテンシャルφｓを計算する必要がある。そして、フラットバンド条件でのフェルミ準位Ｅｆ及び表面ポテンシャルφｓを計算するためには、欠陥密度に関するパラメータ群の値が必要となる。すなわち、ゲート容量の計算をするためには、欠陥密度に関するパラメータ群の値を定める必要がある。
このために、パラメータ設定手段１３は、欠陥密度に関するパラメータ群の値を定め、定めた欠陥密度に関するパラメータ群の値をフェルミ準位計算手段１５及び表面ポテンシャル計算手段１６に出力するものである。
【０１２８】
また、パラメータ設定手段１３は、ゲート容量比較手段１８から、ゲート容量の測定値と計算値との比較結果を入力し、入力した比較結果が、両者が所定の条件で一致しない（例えば、両者の差である誤差が所定の許容誤差ε以上である）こと示す場合は、欠陥密度に関するパラメータ群の値の設定を変更する。
【０１２９】
本実施形態では、パラメータ設定手段１３は、初期値入力手段１３１によって入力した欠陥密度に関するパラメータ群の値をパラメータ記憶手段１４に記憶させる。また、パラメータ設定手段１３は、パラメータ変更手段１３２によって欠陥密度に関するパラメータ群の値の設定を変更した場合は、パラメータ記憶手段１４に記憶されているパラメータ群の値を、変更後の値に更新する。
【０１３０】
初期値入力手段１３１は、例えば、キーボードなどの入力手段（不図示）を介して、ゲート容量を計算する際に用いる欠陥密度に関するパラメータ群の初期値を入力する手段である。初期値入力手段１３１が入力した初期値は、ゲート容量の反復計算を行う際に、欠陥密度に関するパラメータ群の最初の値として設定される。
なお、欠陥密度に関するパラメータ群の初期値は、ＴＦＴとして用いられる材料に応じて経験的に定めることができる。
【０１３１】
パラメータ変更手段１３２は、ゲート容量比較手段１８からゲート容量の測定値と計算値との比較結果を入力し、入力した比較結果が測定値と計算値とが所定の条件で一致しないことを示す場合に、前記した変更方法に従って、欠陥密度に関するパラメータ群の値の設定を変更するものである。
なお、パラメータ群の値の変更は、前記したように、操作者の指示によって手動的に設定又は所定のアルゴリズムによって自動的に調整することで行うことができる。ここで、操作者の指示によって手動的にパラメータ群の設定を変更する場合は、パラメータ変更手段１３２は、前記した初期値入力手段１３１と同様に、キーボードなどの入力手段（不図示）を介して、パラメータ群の値を入力し、パラメータ群の値を当該入力したパラメータ群の値に変更するようにすればよい。
また、入力した比較結果が、測定値と計算値とが所定の条件で一致することを示す場合には、欠陥密度測定装置１はゲート容量の計算をやり直す必要がないため、パラメータ変更手段１３２は、欠陥密度に関するパラメータ群の変更処理を行わない。
【０１３２】
パラメータ記憶手段１４は、パラメータ設定手段１３によって設定された欠陥密度に関するパラメータ群の値を記憶するものである。また、本実施形態においては、ゲート容量の計算に必要となるデバイスパラメータ及び固有パラメータは、予めパラメータ記憶手段１４に記憶されているものとする。
また、パラメータ記憶手段１４に記載されている欠陥密度に関するパラメータ群は、パラメータ設定手段１３及びパラメータ出力手段１９によって適宜に参照される。更にまた、パラメータ記憶手段１４に記載されているデバイスパラメータ及び固有パラメータは、フェルミ準位計算手段１５、表面ポテンシャル計算手段１６及びゲート容量計算手段１７によって適宜に参照される。
【０１３３】
フェルミ準位計算手段１５は、パラメータ設定手段１３から欠陥密度に関するパラメータ群の値を入力し、入力した欠陥密度に関するパラメータ群の値を用いて、前記した式（２４）により、フラットバンド条件でのフェルミ準位Ｅｆを算出する。また、フェルミ準位計算手段１５は、算出したフラットバンド条件でのフェルミ準位Ｅｆを式（２５）に代入することで、フラットバンド電圧Ｖｆｂを算出する。
フェルミ準位計算手段１５は、算出したフラットバンド条件でのフェルミ準位Ｅｆ及びフラットバンド電圧Ｖｆｂを表面ポテンシャル計算手段１６に出力する。
なお、フェルミ準位計算手段１５は、フェルミ準位Ｅｆ及びフラットバンド電圧Ｖｆｂの計算の際に必要となるＴＦＴのデバイスパラメータ及び固有パラメータについては、パラメータ記憶手段１４に予め記憶されている値を参照するものとする。
【０１３４】
表面ポテンシャル計算手段１６は、フェルミ準位計算手段１５からフラットバンド条件でのフェルミ準位Ｅｆ及びフラットバンド電圧Ｖｆｂを入力し、入力したフェルミ準位Ｅｆ及びフラットバンド電圧Ｖｆｂを用いて、前記した式（３９）及び式（５１）により、表面ポテンシャルφｓを算出する。表面ポテンシャル計算手段１６は、算出した表面ポテンシャルφｓをゲート容量計算手段１７に出力する。
なお、表面ポテンシャル計算手段１６は、表面ポテンシャルφｓの計算の際に必要となる欠陥密度に関するパラメータ群については、パラメータ設定手段１３からフェルミ準位計算手段１５を介して入力する。また、表面ポテンシャル計算手段１６は、ＴＦＴのデバイスパラメータ及び固有パラメータについては、パラメータ記憶手段１４に予め記憶されている値を参照するものとする。
【０１３５】
ゲート容量計算手段１７は、表面ポテンシャル計算手段１６から表面ポテンシャルφｓを入力し、入力した表面ポテンシャルφｓを用いて、前記した式（５４）により、ゲート容量ｃｇｇ’を算出する。ゲート容量計算手段１７は、算出したゲート容量ｃｇｇ’を、ゲート容量比較手段１８に出力する。
なお、ゲート容量計算手段１７は、ゲート容量ｃｇｇ’の計算の際に必要となるＴＦＴのデバイスパラメータ及び固有パラメータについては、パラメータ記憶手段１４に予め記憶されている値を参照するものとする。
【０１３６】
ゲート容量比較手段１８は、ゲート容量計算手段１７からゲート容量ｃｇｇ’の計算値を入力するとともに、ゲート容量測定値記憶手段１２に記憶されているゲート容量ｃｇｇ’の測定値を参照し、両者が所定の条件で一致するか否かを比較判定する。そして、ゲート容量比較手段１８は、この比較結果をパラメータ変更手段１３２及びパラメータ出力手段１９に出力する。
ここで、ゲート容量の測定値及び計算値は、図７に示したＣＶ曲線のように、複数点のデータである。そのため、ゲート容量比較手段１８は、例えば、複数点における測定値と計算値との差である誤差の内の最大値について、許容誤差εよりも小さいか否かを比較判定する。
【０１３７】
なお、測定値と計算値との一致を判定するための所定の条件は、複数点の内の最大の誤差が許容誤差εよりも小さいか否かで判定することの限定されるものではない。前記したように、例えば、ＣＶ曲線の測定値と計算値の一致度を示す適宜なフィッティング評価式を用い、当該フィッティング評価式の値の大きさによって一致するか否か判定するようにしてもよい。
【０１３８】
パラメータ出力手段１９は、ゲート容量比較手段１８からゲート容量の測定値と計算値との比較結果を入力し、入力した比較結果が測定値と計算値とが所定の条件で一致することを示す場合に、当該ゲート容量の計算に用いられた欠陥密度に関するパラメータ群の値を、パラメータ記憶手段１４から読み出して欠陥密度の測定値として外部に出力するものである。
【０１３９】
［欠陥密度測定装置の動作］
次に、図６を参照（適宜図１及び図５参照）して、欠陥密度測定装置１の動作について説明する。
図６に示すように、本実施形態に係る欠陥密度測定装置１は、ゲート容量測定値入力手段１１によって、低周波ＣＶ法によるゲート容量の測定値を入力する（ステップＳ１１）。また、入力したゲート容量の測定値は、ゲート容量測定値入力手段１１によって、ゲート容量測定値記憶手段１２に記憶される。
なお、ステップＳ１１と、後記するステップＳ１２とは、何れを先に行ってもよく、並列して行うようにしてもよい。
【０１４０】
次に、欠陥密度測定装置１は、パラメータ設定手段１３の初期値入力手段１３１によって、外部から欠陥密度に関するパラメータ群の初期値を入力するとともに、当該初期値を、ゲート容量を計算するための欠陥密度に関するパラメータ群の値として設定する（ステップＳ１２）。また、欠陥密度測定装置１は、初期値入力手段１３１によって、入力した当該初期値を欠陥密度に関するパラメータ群の測定値の候補として、パラメータ記憶手段１４に記憶させる。
また、本実施形態では、欠陥密度測定装置１は、初期値入力手段１３１によって、欠陥密度に関するパラメータ群の初期値の入力とともに、測定対象であるＴＦＴについてのデバイスパラメータ及び固有パラメータを入力して、パラメータ記憶手段１４に記憶させるものとする。
なお、デバイスパラメータ及び固有パラメータは、欠陥密度に関するパラメータ群の初期値の入力とは別に、予めパラメータ記憶手段１４に記憶させておくようにしてもよい。
【０１４１】
次に、欠陥密度測定装置１は、フェルミ準位計算手段１５によって、ステップＳ１２で設定した欠陥密度に関するパラメータ群の初期値と、パラメータ記憶手段１４に記憶されているデバイスパラメータ及び固有パラメータとを用いて、式（２４）により、フラットバンド条件でのフェルミ準位Ｅｆを計算するとともに、当該フェルミ準位Ｅｆを用いて、式（２５）により、フラットバンド電圧Ｖｆｂを計算する（ステップＳ１３）。
【０１４２】
次に、欠陥密度測定装置１は、表面ポテンシャル計算手段１６によって、ステップＳ１３で算出したフラットバンド条件でのフェルミ準位Ｅｆ及びフラットバンド電圧Ｖｆｂと、ステップＳ１２で設定した欠陥密度に関するパラメータ群の初期値と、パラメータ記憶手段１４に記憶されているデバイスパラメータ及び固有パラメータとを用いて、式（３９）及び式（５１）により、表面ポテンシャルφｓを計算する（ステップＳ１４）。
【０１４３】
次に、欠陥密度測定装置１は、ゲート容量計算手段１７によって、ステップＳ１４で算出した表面ポテンシャルφｓと、パラメータ記憶手段１４に記憶されているデバイスパラメータ及び固有パラメータとを用いて、式（５４）により、ゲート容量ｃｇｇ’を計算する（ステップＳ１５）。
【０１４４】
次に、欠陥密度測定装置１は、ゲート容量比較手段１８によって、ステップＳ１１で入力してゲート容量測定値記憶手段１２に記憶されているゲート容量の測定値と、ステップＳ１５で算出されたゲート容量の計算値とを比較して、両者が所定の条件で一致するか否かを比較判定する（ステップＳ１６）。
【０１４５】
両者が所定の条件で一致する場合は（ステップＳ１６でＹｅｓ）、欠陥密度測定装置１は、パラメータ出力手段１９によって、欠陥密度に関するパラメータ群の測定値の候補としてパラメータ記憶手段１４に記憶されている欠陥密度に関するパラメータ群の値を、欠陥密度の測定値として外部に出力して（ステップＳ１７）、欠陥密度の測定処理を終了する。
【０１４６】
一方、両者が所定の条件で一致しない場合は（ステップＳ１６でＮｏ）、欠陥密度測定装置１は、パラメータ設定手段１３のパラメータ変更手段１３２によって、欠陥密度に関するパラメータ群の値の設定を変更する（ステップＳ１８）。また、欠陥密度測定装置１は、パラメータ変更手段１３２によって、変更した欠陥密度に関するパラメータ群の値で、パラメータ記憶手段１４に記憶されている測定値の候補を更新する。
【０１４７】
欠陥密度測定装置１は、変更した欠陥密度に関するパラメータ群の値を用いて、ステップＳ１３〜ステップＳ１５の処理を行い、ゲート容量を算出する。そして、ステップＳ１６でゲート容量の測定値と計算値とが所定の条件で一致するまで、欠陥密度に関するパラメータ群の値の変更（ステップＳ１８）とゲート容量の計算までの処理（ステップＳ１３〜ステップＳ１５）とを反復して実行する。
【０１４８】
なお、一部のパラメータについて優先的に最適化を行う場合、例えば、実効的なドナー密度Ｎｄについて優先的に最適化を行う場合は、前記したようにステップＳ１３〜ステップＳ１５及びステップＳ１８の処理を反復して実行する際に、ステップＳ１８において、欠陥密度測定装置１は、パラメータ変更手段１３２によって、他のパラメータは変更せずに、実効的なドナー密度Ｎｄについてのみ値を変更する。これによって、実効的なドナー密度Ｎｄが優先的に最適化される。
【０１４９】
次に、ステップＳ１３〜ステップＳ１５及びステップＳ１８の処理を反復して実行する際に、ステップＳ１８において、欠陥密度測定装置１は、パラメータ変更手段１３２によって、優先的に最適化した実効的なドナー密度Ｎｄの値を変更せずに、他のパラメータについて値を変更する。これによって、他のパラメータが最適化される。
なお、実効的なドナー密度Ｎｄの最適化と、他のパラメータの最適化とを１回行うことで、所定の条件を満足しない場合は、所定の条件を満足するまで、実効的なドナー密度Ｎｄの最適化処理と、他のパラメータの最適化処理とを交互に繰り返すようにすればよい。
【０１５０】
以上の手順により、欠陥密度測定装置１は、前記した所定の条件で定められる精度（例えば、許容誤差ε）で、すなわち、ゲート容量の計算精度に応じた精度で、欠陥密度を測定（抽出）することができる。
【実施例】
【０１５１】
本発明に係る欠陥密度測定装置の実施例について説明する。
図７は、本発明に係る欠陥密度測定装置を用いて欠陥密度を測定（抽出）する際に、ゲート容量の測定値と計算値とを重ねて示した図である。図７において、ゲート容量は規格化された値であり、ゲート容量の測定値を「○」で示し、欠陥密度の測定値として抽出した欠陥密度に関するパラメータ群の値を用いて計算した計算値を実線で示している。縦軸は規格化したゲート容量ｃｇｇ’（式（５４）参照）を示し、横軸はゲート−ソース間電圧Ｖｇｓを示している。測定対象のＴＦＴは、半導体膜ＳＣにアモルファスＩＧＺＯを、ゲート絶縁膜ＩＮにＳｉＯ２をそれぞれ用い、半導体膜厚ｔｓｃ＝５０［ｎｍ］、ゲート絶縁膜厚ｔｉｎ＝２００［ｎｍ］とした。ゲート容量の測定には、市販のインピーダンスアナライザを使用し、測定周波数ｆ＝１００［Ｈｚ］とした。また、本実施例では、簡単のため、半導体膜ＳＣ中の欠陥として、アクセプタ型欠陥（Deep state）のみが１種類存在するものと仮定し、欠陥密度の測定として、欠陥密度に関するパラメータ群の値の抽出を行った。抽出した欠陥密度に関するパラメータ群の値は、ｇａｄ０＿１＝６×１０１８［ｃｍ−３ｅＶ−１］、Ｅａｄ＿１＝０．１４［ｅＶ］、Ｎｄ＝１．１５×１０１７［ｃｍ−３］である。
【０１５２】
図７に示すように、ゲート容量の計算値（実線）が測定値（○）を精度良く再現しており、本発明により、欠陥密度に関するパラメータ群を精度よく測定（抽出）できていることが分かる。
また、測定で得られた欠陥密度に関するパラメータ群は、ＴＦＴについて、例えばドレイン電流のような、各種の電気特性のシミュレーションに有効であることを示している。
【０１５３】
以上、本発明の実施形態に係る欠陥密度測定装置及び欠陥密度測定プログラムについて、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変等したものも本発明の趣旨に含まれることはいうまでもない。
【符号の説明】
【０１５４】
１      欠陥密度測定装置
１１    ゲート容量測定値入力手段
１２    ゲート容量測定値記憶手段
１３    パラメータ設定手段
１３１  初期値入力手段
１３２  パラメータ変更手段
１４    パラメータ記憶手段
１５    フェルミ準位計算手段
１６    表面ポテンシャル計算手段
１７    ゲート容量計算手段
１８    ゲート容量比較手段
１９    パラメータ出力手段
Ｓ      ソース電極
Ｄ      ドレイン電極
Ｇ      ゲート電極
ＳＣ    半導体膜
ＩＮ    ゲート絶縁膜
【図１】
2015079938.tif 000038
【図２】
2015079938.tif 000039
【図３】
2015079938.tif 000040
【図４】
2015079938.tif 000041
【図５】
2015079938.tif 000042
【図６】
2015079938.tif 000043
【図７】
2015079938.tif 000044