(57)【要約】【課題】入力電圧変更部の消費電力を低減すること。【解決手段】ＣＰＵ１００は、所定の出力電圧に対応したトランス１１０への入力電圧を変更するためのトランス制御アナログ信号ＡＮＰと、トランス１１０を駆動するトランス制御クロック信号ＣＬＫＰを出力し、ＦＥＴ１０１は、トランス制御クロック信号ＣＬＫＰの周波数でトランス１１０の一次側に流れる電流をスイッチングすることによりトランス１１０を駆動し、トランス１１０への入力電圧を変更する入力電圧変更部１３９はトランス１１０が駆動されたときにトランス制御アナログ信号ＡＮＰに基づいた入力電圧をトランス１１０に供給し、ＣＰＵ１００はトランス１１０の出力電圧及びトランス１１０の出力電流を検知する出力電流検知部１４９が検知した出力電流に基づいて、トランス制御クロック信号ＣＬＫＰの周波数を変更する。【選択図】図２
2015122882.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
前記トランスの一次側に入力する入力電圧を変更する変更手段と、
前記トランスの一次側に流れる電流をスイッチングし、前記トランスを駆動する駆動手段と、
前記トランスの二次側の出力電流を検知する検知手段と、
前記変更手段に入力され、前記トランスから所定の出力電圧が出力されるように前記トランスへの入力電圧を変更するための第一の信号と、前記駆動手段に入力され、前記駆動手段が前記トランスを駆動するための第二の信号と、を出力する制御手段と、
を備え、
前記制御手段は、前記第一の信号及び前記第二の信号を出力し、
前記駆動手段は、前記トランスの一次側に流れる電流を、前記第二の信号の周波数でスイッチングすることにより、前記トランスを駆動し、
前記変更手段は、前記トランスが駆動されたときに前記第一の信号に基づいた入力電圧を前記トランスに供給し、
前記制御手段は、前記トランスの出力電圧及び前記検知手段が検知した前記出力電流に基づいて、前記第二の信号の周波数を変更することを特徴とする電源装置。
【請求項２】
前記駆動手段は、前記第二の信号によりオン状態又はオフ状態となるスイッチング素子を有し、
前記第二の信号は、前記スイッチング素子がオン状態となるレベルと、前記スイッチング素子がオフ状態となるレベルが交互に繰り返されるクロック信号であることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御手段は、前記第二の信号の周波数を変更する場合には、前記スイッチング素子がオフ状態となるレベルの時間は所定の時間とし、前記スイッチング素子がオン状態となるレベルの時間を変更することにより、前記第二の信号の周波数を変更することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記所定の時間は、前記第二の信号の周波数において前記変更手段における消費電力が略最小となる時間であることを特徴とする請求項３に記載の電源装置。
【請求項５】
前記変更手段における消費電力は、前記第二の信号の周波数が高いほど小さいことを特徴とする請求項１ないし４のいずれか１項に記載の電源装置。
【請求項６】
前記トランスの出力電流と前記変更手段における消費電力と前記第二の信号の周波数と前記トランスの出力電圧と前記第一の信号の電圧とを対応付けたテーブルを格納した記憶部を有し、
前記制御手段は、前記検知手段により検知された前記出力電流に基づいて、前記テーブルを用いて前記変更手段における消費電力を推定することを特徴とする請求項１ないし５のいずれか１項に記載の電源装置。
【請求項７】
前記制御手段は、
前記トランスが前記所定の出力電圧を出力することができない場合には、前記第二の信号の周波数をそのときの前記駆動手段に出力している周波数よりも下げ、
前記トランスが前記所定の出力電圧を出力することができるが、前記変更手段における消費電力が所定の閾値以上の場合には、前記第二の信号の周波数をそのときの前記駆動手段に出力している周波数よりも上げることを特徴とする請求項６に記載の電源装置。
【請求項８】
前記変更手段は、前記第一の信号により指示される前記所定の出力電圧と前記トランスの出力電圧に基づいてエミッタ電圧が変更されるトランジスタと、一端が前記トランジスタのエミッタ端子に接続され、他端が接地されたコンデンサと、を有し、
前記トランジスタのエミッタ端子は、前記駆動手段が接続された前記トランスの一次巻線の端部とは反対側の端部に接続されていることを特徴とする請求項１ないし７のいずれか１項に記載の電源装置。
【請求項９】
前記変更手段は、前記第一の信号により指示される前記所定の出力電圧に基づいてエミッタ電圧が変更されるトランジスタと、一端が前記トランジスタのエミッタ端子に接続され、他端が接地されたコンデンサと、を有し、
前記トランジスタのエミッタ端子は、前記駆動手段が接続された前記トランスの一次巻線の端部とは反対側の端部に接続されていることを特徴とする請求項１ないし７のいずれか１項に記載の電源装置。
【請求項１０】
前記変更手段における消費電力は、前記トランジスタにおける消費電力であることを特徴とする請求項８又は９に記載の電源装置。
【請求項１１】
前記所定の閾値は、前記トランジスタの消費電力又は温度上昇が前記トランジスタの使用可能な範囲を超える電力値であることを特徴とする請求項８ないし１０のいずれか１項に記載の電源装置。
【請求項１２】
像担持体上に形成されたトナー像を記録材に転写する転写部と、
請求項１ないし１１のいずれか１項に記載の電源装置と、を備え、
前記電源装置は、前記記録材が前記転写部を通過している期間に前記転写部に対して前記出力電圧を印加することを特徴とする画像形成装置。
【請求項１３】
前記電源装置は、前記記録材が前記転写部を通過していない期間に前記第二の信号の周波数を変更することを特徴とする請求項１２に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び電源装置を備えた画像形成装置に関する。
【背景技術】
【０００２】
従来の高電圧を出力する電源装置には、広範囲な出力能力が要求されるものがある。要求される電圧もしくは電流が、負荷や周囲環境の条件によって大きく異なるからである。
【０００３】
例えば、電子写真方式の画像形成装置における電源装置では、記録材や電圧を印加するローラやその他の画像形成装置の構成部材の負荷変動が大きく、漏れ電流も変動する（例えば、特許文献１参照）。負荷や漏れ電流は温度や湿度の変動によっても大きく変化する。これらの変動やばらつきに対応するため、電源装置には広範囲な出力電圧や出力電流が要求される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１７２９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の電源装置は、広範囲な電圧を高精度に出力するために入力電圧変更部を設け、入力電圧変更部は、トランスへの入力電圧を変更することで出力電圧を制御している。この構成において、電源装置の出力電圧や出力電流によっては入力電圧変更部の消費電力が大きくなり、その結果、入力電圧変更部における発熱量が増え、温度が上昇する場合があった。そのため、入力電圧変更部で用いている半導体等の電気部品の消費電力が大きくなったり、電気部品の温度が高くなったりするという課題があり、対策が求められていた。そこで、電気部品を所定の電力範囲内及び所定の温度範囲内で使用するために、消費電力やコレクタ損失の許容量の大きな電気部品を使用したり、部品の温度を下げるためにヒートシンク等の放熱部材やファン等を設けて放熱したりすることにより対策していた。いずれの対策においても、電源装置の面積や体積が大きくなり、コストが増すという課題があった。
【０００６】
本発明は、このような状況のもとでなされたもので、入力電圧変更部の消費電力を低減することを目的とする。
【課題を解決するための手段】
【０００７】
前述の課題を解決するために、本発明は以下の構成を備える。
【０００８】
（１）トランスと、前記トランスの一次側に入力する入力電圧を変更する変更手段と、前記トランスの一次側に流れる電流をスイッチングし、前記トランスを駆動する駆動手段と、前記トランスの二次側の出力電流を検知する検知手段と、前記変更手段に入力され、前記トランスから所定の出力電圧が出力されるように前記トランスへの入力電圧を変更するための第一の信号と、前記駆動手段に入力され、前記駆動手段が前記トランスを駆動するための第二の信号と、を出力する制御手段と、を備え、前記制御手段は、前記第一の信号及び前記第二の信号を出力し、前記駆動手段は、前記トランスの一次側に流れる電流を、前記第二の信号の周波数でスイッチングすることにより、前記トランスを駆動し、前記変更手段は、前記トランスが駆動されたときに前記第一の信号に基づいた入力電圧を前記トランスに供給し、前記制御手段は、前記トランスの出力電圧及び前記検知手段が検知した前記出力電流に基づいて、前記第二の信号の周波数を変更することを特徴とする電源装置。
【０００９】
（２）像担持体上に形成されたトナー像を記録材に転写する転写部と、前記（１）の電源装置と、を備え、前記電源装置は、前記記録材が前記転写部を通過している期間に前記転写部に対して前記出力電圧を印加することを特徴とする画像形成装置。
【発明の効果】
【００１０】
本発明によれば、入力電圧変更部の消費電力を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１〜４の画像形成装置、及び電源装置の構成の概要を示す図
【図２】実施例１の電源装置の回路構成を示す図
【図３】実施例１の電源装置の出力電流と消費電力との関係を示す図、アナログ信号の電圧と出力電圧との関係を示す図
【図４】実施例１の電源装置の制御シーケンスを示すフローチャート
【図５】実施例２の電源装置の動作波形のタイムチャートを示す図
【図６】実施例２の電源装置のクロック信号のオフ時間と消費電力との関係を示す図
【図７】実施例３の電源装置の回路構成を示す図
【図８】実施例４の電源装置の回路構成を示す図
【図９】実施例４の電源装置のアナログ信号の電圧と出力電圧との関係を示す図
【図１０】実施例５の画像形成装置のタイムチャートを示す図
【発明を実施するための形態】
【００１２】
以下に、図面を参照して本発明の実施形態について詳細に説明する。
【実施例１】
【００１３】
［画像形成装置の概要］
実施例１の電源装置及び電源装置を備えた画像形成装置について、以下に述べる。図１（ａ）は、本実施例の画像形成装置２００の構成を示す概略断面図である。図１（ａ）において、像担持体である感光ドラム２０６は、図中の矢印方向に回転し、所定のタイミングで、帯電ローラ２２０には帯電電圧が、現像部である現像ローラ２０４には現像電圧が印加される。また、所定のタイミングで露光部であるレーザスキャナユニット２１２からレーザ光が出力される。感光ドラム２０６は帯電ローラ２２０によって一様に帯電される。レーザスキャナユニット２１２より出射されたレーザ光は、感光ドラム２０６へ照射され、感光ドラム２０６上（像担持体上）に静電潜像が形成される。トナー容器２０２にはトナーが充填され、現像ローラ２０４が回転することによりトナーが感光ドラム２０６上に供給され、静電潜像がトナー像として顕像化される。記録媒体である記録材は給紙カセット２１８に積載され、所定のタイミングで給紙ローラ２１６により１枚ずつ給紙されて、搬送ローラ２１４及び搬送ローラ２１５によって転写ローラ２０５に搬送される。転写部である転写ローラ２０５は、記録材を挟んで感光ドラム２０６に対向する位置に配置されている。転写ローラ２０５に電源装置２０１から転写電圧が印加される。トナーとは極性の異なる電圧の転写電圧を転写ローラ２０５に印加することによって、感光ドラム２０６上のトナー像は記録材に転写される。トナー像を転写された記録材は、定着部である定着ユニット２１０によって加熱、加圧され、トナー像が記録材上に定着される。トナー像が定着された記録材は、搬送ローラ２１１によって画像形成装置２００の外に排出される。
【００１４】
画像形成終了後に転写ローラ２０５上に付着したトナーをクリーニングするために、画像形成以外のタイミングで、転写ローラ２０５に対して、トナーと同じ極性の負極性の直流電圧が印加される。その結果、転写ローラ２０５上に付着したトナーは、感光ドラム２０６に戻され、転写ローラ２０５がクリーニングされる。転写ローラ２０５のクリーニングは画像形成前の前回転時や、画像形成装置の電源投入時、あるいは記録材のジャム処理後の前回転時にも行われる。また、センサ２１３は、搬送される記録材の端部を検出する。
【００１５】
［電源装置の構成の概要］
図１（ｂ）は、本実施例の電源装置２０１の構成の概要を示すブロック図である。図１（ｂ）において、中央処理装置であるＣＰＵ１００は、電源装置２０１を制御する。また、ＣＰＵ１００は、不図示のＲＯＭ、ＲＡＭを有する。ＲＯＭには、電源装置２０１を制御するプログラムやデータが格納されており、ＲＡＭは、ＣＰＵ１００が実行する制御プログラムが一時的に情報を保存するために使用されるメモリである。入力電圧変更部１３９は、目標とする出力電圧を指示するためにＣＰＵ１００から出力される第一の信号であるトランス制御アナログ信号ＡＮＰに基づいて、トランス及び整流部１１９に供給する入力電圧Ｖｔｒを変更する。また、入力電圧変更部１３９には、電源電圧Ｖｃｃが供給される。トランス駆動部１０９は、トランスを駆動するための駆動信号として、ＣＰＵ１００から出力された第二の信号であるトランス制御クロック信号ＣＬＫＰに基づいて、トランス及び整流部１１９のトランスをスイッチング駆動する。トランス及び整流部１１９は、トランスをスイッチング駆動し、出力端子Ｔｏｕｔから直流電圧を出力する。出力電流検知部１４９は、トランス及び整流部１１９のトランスの出力電流を検知し、出力電流検知信号ＡＮＣをＣＰＵ１００に出力する。ＣＰＵ１００は、トランス及び整流部１１９の出力電圧が所定の電圧に近づくように、又は出力電流検知信号ＡＮＣで示される電流値が所定の電流値に近づくように、トランス制御アナログ信号ＡＮＰを変更する。
【００１６】
電源装置２０１から転写ローラ２０５に転写電圧を印加する場合には、電源装置２０１の出力端子Ｔｏｕｔが転写ローラ２０５に接続される。このときの電源装置２０１の負荷は、転写ローラ２０５、転写ローラ２０５に接する記録材やその他、画像形成装置２００の構成部材である。これらの負荷や漏れ電流は、温度・湿度の変動、画像形成条件によって大きく変化する。負荷の変動やばらつきに対応するため、電源装置２０１には広範囲な出力電圧や出力電流が要求される。以下では、電源装置２０１の負荷を、単に負荷ＬＯＡＤと呼ぶ。
【００１７】
［電源装置の回路構成］
図２は、本実施例の電源装置２０１の回路構成を示す図であり、電源装置２０１は正極性の直流電圧及び負極性の直流電圧を出力することができる。
【００１８】
（正極性の直流電圧を出力するための構成）
まず、はじめに電源装置２０１における正極性の直流電圧を出力するための構成について説明する。電源装置２０１は、電源装置２０１を制御する制御部である中央処理装置１００（以下、ＣＰＵ１００と記す）を有する。高電圧を出力するためのトランス１１０には、入力電圧変更部１３９が接続されており、トランス１１０に電圧Ｖｔｒが供給される。トランス１１０をスイッチング駆動するためのトランス駆動信号として、トランス駆動信号出力部でもあるＣＰＵ１００からトランス制御クロック信号ＣＬＫＰが出力される。ゲート端子に入力されるトランス駆動クロック信号ＣＬＫＰに基づいて、トランス１１０を駆動するスイッチング素子であるＦＥＴ１０１は導通又は非導通状態となる。ＦＥＴ１０１が導通状態になると、トランス１１０の一次側（図２のトランス１１０の左側）には交流電圧が印加される。整流手段であるダイオード１０２及びコンデンサ１０３が、ＦＥＴ１０１と並列に接続されている。ダイオード１０２のアノードはグラウンド（ＧＮＤ）側に、カソードはトランス１１０側に接続されている。ここで、トランス１１０の一次側に流れる電流Ｉ１は、図２に示す矢印方向を正の向き（正方向）とする。ＦＥＴ１０１が導通状態のとき、又はコンデンサ１０３に電荷が蓄えられるときには、電流Ｉ１は正の向きに流れる。一方、ＦＥＴ１０１が非導通状態で、コンデンサ１０３の電荷が放電するときには、電流Ｉ１は図２の矢印とは逆方向の負の向き（負方向）に流れる。コンデンサ１０３が放電された後も、ダイオード１０２が導通状態であれば、ダイオード１０２を経由して、負の向きに電流Ｉ１は流れることができる。
【００１９】
トランス及び整流部１１９は、トランス１１０、及びダイオード１１１、１１２、コンデンサ１１３、１１４、抵抗１１５で構成された整流回路により構成され、出力端子Ｔｏｕｔには、抵抗１１６を介して、正極性の直流電圧が出力される。
【００２０】
トランス駆動クロック信号ＣＬＫＰは、ハイ（Ｈｉｇｈ）レベルとロー（Ｌｏｗ）レベルが交互に繰り返されるクロック信号であり、ハイレベルのときにはＦＥＴ１０１が導通状態となり、ローレベルのときにはＦＥＴ１０１は非導通状態となる。なお、以下では、ＦＥＴ１０１の導通状態を「オン状態」、非導通状態を「オフ状態」と呼び、ＦＥＴ１０１が導通状態の期間を「オン時間」、非導通状態の期間を「オフ時間」と呼ぶ。また、トランス駆動クロック信号ＣＬＫＰの周波数、ハイレベルの時間、ローレベルの時間は、ＣＰＵ１００により変更可能である。
【００２１】
電源装置２０１の出力端子Ｔｏｕｔから出力される出力電圧Ｖｏｕｔは、抵抗１１７、１１８で分圧され、抵抗１２６を介してオペアンプ１２０の反転入力端子（−）に入力される。一方、ＣＰＵ１００のアナログポートから出力されるトランス制御アナログ信号ＡＮＰ（以下、アナログ信号ＡＮＰと呼ぶ）は、抵抗１２１を介して、入力電圧変更部１３９のオペアンプ１２０の非反転入力端子（＋）に接続される。オペアンプ１２０の出力は、抵抗１２２を介してトランジスタ１３０のベース端子に接続されている。オペアンプ１２０は、アナログ信号ＡＮＰの入力電圧と出力電圧Ｖｏｕｔの電圧を比較する。アナログ信号ＡＮＰの入力電圧の方が高ければ、オペアンプ１２０の出力電圧が高くなり、トランジスタ１３０はベース電圧が高くなり、コレクタ−エミッタ間電圧が低くなる。一方、アナログ信号ＡＮＰの入力電圧の方が低ければ、オペアンプ１２０の出力電圧が低くなり、トランジスタ１３０はベース電圧が低くなり、コレクタ−エミッタ間電圧が高くなる。これにより、トランジスタ１３０はトランス１１０への入力電圧Ｖｔｒを制御することにより、出力電圧Ｖｏｕｔが制御される。トランジスタ１３０のコレクタ端子には、抵抗１３２を介して電源電圧Ｖｃｃが入力される。トランジスタ１３０のエミッタ端子とグラウンドの間には、キャパシタであるコンデンサ１３１が接続され、トランス１１０への入力電圧Ｖｔｒを平滑化している。トランジスタ１３０のベース端子とエミッタ端子間には、ダイオード１３３が接続されている。トランス駆動クロック信号ＣＬＫＰの発振が停止され、アナログ信号ＡＮＰの電圧が０Ｖになると、ダイオード１３３を介してコンデンサ１３１に蓄えられた電荷が放電されてトランジスタ１３０はオフ状態となり、電圧Ｖｔｒが約０ボルトとなる。その結果、出力端子Ｔｏｕｔに出力電圧Ｖｏｕｔが出力されなくなる。以上述べた構成によりアナログ信号ＡＮＰの電圧レベルに対応した出力電圧Ｖｏｕｔが得られるように制御される。トランス１１０の入力電圧Ｖｔｒはアナログ信号ＡＮＰの電圧レベルによって変化し、また、出力電圧Ｖｏｕｔによっても変化する。
【００２２】
（出力電流検知部の構成）
次に、出力端子Ｔｏｕｔから出力される電流Ｉｏｕｔを検知する出力電流検知部１４９の構成について述べる。出力電流Ｉｏｕｔは、出力端子Ｔｏｕｔに接続された負荷ＬＯＡＤを経由してグラウンド（ＧＮＤ）に流れ、オペアンプ１４０のグラウンド端子からオペアンプ１４０の出力端子、抵抗１４１、抵抗１４２、抵抗１４３を介して流れる。抵抗１４１と抵抗１４２との接続点が抵抗１４４の一端に接続され、抵抗１４４の他端はオペアンプ１４０の反転入力端子（−）に接続されている。抵抗１４２と抵抗１４３との接続点にはコンデンサ１４５の一端が接続され、他端はグラウンド側に接続（接地）され、電圧が安定化される。オペアンプ１４０の非反転入力端子（＋）には、抵抗１４７を介して基準電圧１４６が印加される。オペアンプ１４０の出力は、抵抗１４８を介して、出力電流検知信号ＡＮＣとしてＣＰＵ１００のアナログポートに入力される。出力電流Ｉｏｕｔは、基準電圧１４６と抵抗１４１とオペアンプ１４０の出力、すなわち出力電流検知信号ＡＮＣの電圧との関係により、ＣＰＵ１００において算出することができる。図２において、抵抗１４１と抵抗１４２との接続点の電圧は、基準電圧１４６と同じ電圧値となる。また、オペアンプ１４０の出力電圧は、出力電流検知信号ＡＮＣの電圧と同じ電圧値である。また、出力電流Ｉｏｕｔは、抵抗１４１を流れる電流値と略同じなので、出力電流Ｉｏｕｔの電流値は、（基準電圧１４６−出力電流検知信号ＡＮＣの電圧）／（抵抗１４１の抵抗値）により算出することができる。
【００２３】
（負極性の直流電圧を出力するための構成）
次に、負極性の直流電圧を出力する回路構成について説明する。トランス１５０の一次側には電源電圧Ｖｃｃが供給される。ＣＰＵ１００から出力される負極性の直流電圧用のクロック信号ＣＬＫＮによりＦＥＴ１５１は駆動される。そして、ＦＥＴ１５１が駆動されることによりトランス１５０がスイッチング駆動されて、トランス１５０の一次側（図２のトランス１５０の左側）には交流電圧が印加される。トランス１５０の二次側（図２のトランス１５０の右側）にはダイオード１５４、コンデンサ１５５で構成された整流回路が接続されており、出力端子Ｔｏｕｔには抵抗１１５、１１６を介して負極性の直流電圧が出力される。また、コンデンサ１５３及びダイオード１５２がＦＥＴ１５１と並列に接続されており、その動作は前述したダイオード１０２及びコンデンサ１０３と同様である。
【００２４】
なお、電源装置２０１が負極性の直流電圧を出力するときは、正極性の直流電圧を出力するためのトランス制御クロック信号ＣＬＫＰ及びアナログ信号ＡＮＰの電圧をローレベルにしておく。同様に、電源装置２０１が正極性の直流電圧を出力するときは、負極性の直流電圧を出力するための負極性の直流電圧用クロック信号ＣＬＫＮの電圧をローレベルにしておく。また、出力端子Ｔｏｕｔから出力される出力電圧Ｖｏｕｔに要求される高電圧は、画像形成条件や温度や湿度等の条件によって変わり、正極性電圧であれば、例えば百Ｖから数千Ｖになる。そして、要求される出力電流は、例えば１０分の１μＡから数十μＡになる。また、負極性電圧に要求される出力電圧は、例えばマイナス数千Ｖになる。
【００２５】
［トランジスタの消費電力、出力電流、トランスの駆動周波数の関係］
以下では、正極性の直流電圧を出力する場合を例にして説明する。図３（ａ）は、電源装置２０１の出力電圧Ｖｏｕｔを一定にして、出力電流Ｉｏｕｔを変化させたときのトランジスタ１３０の消費電力の変化を示したグラフである。図３（ａ）において、横軸は出力電流Ｉｏｕｔ、縦軸はトランジスタ１３０の消費電力を示し、電力閾値Ｐｔｈは、電源装置２０１が動作し続けた場合に、トランジスタ１３０の消費電力や温度上昇がトランジスタ１３０の使用可能な範囲を超える電力値を指す。また、実線で示すグラフは、トランス制御クロック信号ＣＬＫＰの周波数が低い（Ｆｌｏ）場合、破線で示すグラフは、トランス制御クロック信号ＣＬＫＰの周波数が高い（Ｆｈｉ）場合の出力電圧Ｉｏｕｔとトランジスタ１３０の消費電力の関係を示している。このときのトランス制御クロック信号ＣＬＫＰは、オン時間とオフ時間の比、すなわちデューティを一定にしている。図３（ａ）に示すように、トランス制御クロック信号ＣＬＫＰの周波数を変化させると、低い周波数Ｆｌｏではトランジスタ１３０の消費電力が大きく、高い周波数Ｆｈｉにおいては、トランジスタ１３０の消費電力が小さくなる。なお、トランス制御クロック信号ＣＬＫＰの周波数は図３（ａ）の２つの周波数に限定するものではなく、２つ以上、もしくは連続的に任意の周波数を選択できる構成であっても構わない。
【００２６】
次に、トランス制御クロック信号ＣＬＫＰ（以下、クロック信号ＣＬＫＰと呼ぶ）の周波数を変化させると、トランジスタ１３０の消費電力が変化する現象について説明する。クロック信号ＣＬＫＰにより、トランス１１０を駆動するＦＥＴ１０１がオン状態又はオフ状態に駆動される。ＦＥＴ１０１がオンしている間、トランス１１０の一次側に電流が流れ、トランス１１０にはエネルギーが蓄積される。トランスの一次側に流れる電流は、ＦＥＴ１０１がオンしている期間は略線形に増加し、電流が増加する傾きはトランス１１０のインダクタンス及びトランス１１０の入力電圧Ｖｔｒによって決まる。ＦＥＴ１０１をオフすると、トランス１１０の二次側に電流が流れ、トランス１１０に蓄積されたエネルギーは二次側に伝達される。
【００２７】
クロック信号ＣＬＫＰのデューティを一定にした状態で、クロック信号ＣＬＫＰの周波数を高くすると、ＦＥＴ１０１のオン時間とオフ時間の両方が短くなる。ＦＥＴ１０１のオン時間が短くなると、トランス１１０の一次側に流れる電流は小さくなる。トランス１１０の一次側に流れる電流は、トランジスタ１３０のコレクタ電流及びコンデンサ１３１から供給される。トランス１１０の一次側に流れる電流が小さくなれば、トランジスタ１３０のコレクタ電流も小さくなる。その結果、トランス１１０に蓄積されるエネルギーが小さくなり、ＦＥＴ１０１のオフ時にトランス１１０の二次側に流れる電流及びエネルギーも小さくなり、電源装置２０１の出力電圧Ｖｏｕｔが低下する。出力電圧Ｖｏｕｔが低下すると、トランス１１０の入力電圧Ｖｔｒを大きくするように、入力電圧変更部１３９によりフィードバック制御される。トランス１１０の入力電圧Ｖｔｒが大きくなると、トランジスタ１３０のコレクタ−エミッタ間電圧が小さくなる。また、トランジスタ１３０のコレクタ電流が小さくなると、トランジスタ１３０のベース電流が小さくなるため、トランジスタ１３０のベース電圧が上がる。トランジスタ１３０のコレクタ電流及びベース−エミッタ間電圧は一意に定まるため、トランジスタ１３０のエミッタ電圧も高くなる。その結果、トランジスタ１３０のコレクタ−エミッタ間電圧は更に小さくなる。
【００２８】
上述した回路動作により、クロック信号ＣＬＫＰの駆動周波数が高くなると、トランジスタ１３０のコレクタ電流とコレクタ−エミッタ間電圧がそれぞれ小さくなる。トランジスタ１３０の消費電力はコレクタ電流とコレクタ−エミッタ間電圧の積であり、コレクタ電流とコレクタ−エミッタ間電圧がそれぞれ小さくなるので、トランジスタ１３０の消費電力も小さくなる。
【００２９】
図３（ａ）は、出力電圧Ｖｏｕｔが一定のときの、出力電流Ｉｏｕｔとトランジスタ１３０の消費電力との関係を示したグラフである。図３（ａ）において、クロック信号ＣＬＫＰの周波数が一定のとき、出力電流Ｉｏｕｔが小さい領域では出力電流Ｉｏｕｔが増すとトランジスタ１３０の消費電力が増え、逆に出力電流Ｉｏｕｔが大きい領域では出力電流Ｉｏｕｔが増すと消費電力が減少している。この現象について、以下に説明する。出力電流Ｉｏｕｔが大きくなると出力電圧Ｖｏｕｔが下がるため、トランス１１０の入力電圧Ｖｔｒを大きくするように入力電圧変更部１３９によるフィードバック制御が働き、トランジスタ１３０のコレクタ−エミッタ間の電圧は小さくなる。トランス１１０の入力電圧Ｖｔｒが大きくなると、ＦＥＴ１０１がオンしているときにトランス１１０の一次側に流れる電流が大きくなるため、トランジスタ１３０のコレクタ電流が増加する。出力電流Ｉｏｕｔが小さい領域で出力電流Ｉｏｕｔが増加すると、トランジスタ１３０のコレクタ電流が増加する割合がコレクタ−エミッタ間の電圧が減少する割合よりも大きいため、その積であるトランジスタ１３０の消費電力は増加する。一方、出力電流Ｉｏｕｔが大きい領域で出力電流Ｉｏｕｔが増加すると、トランジスタ１３０のコレクタ電流が増加する割合がコレクタ−エミッタ間の電圧が減少する割合よりも小さいため、その積であるトランジスタ１３０の消費電力は減少する。
【００３０】
［アナログ信号ＡＮＰ、出力電圧、トランスの駆動周波数、負荷抵抗の関係］
図３（ｂ）、（ｃ）は、アナログ信号ＡＮＰを変化させたときの出力電圧Ｖｏｕｔの変化を示したグラフである。図３（ｂ）、（ｃ）において、横軸はアナログ信号ＡＮＰの電圧、縦軸は出力電圧Ｖｏｕｔの電圧を示している。
【００３１】
図３（ｂ）では、出力端子Ｔｏｕｔに接続された負荷ＬＯＡＤの抵抗値を一定にして、クロック信号ＣＬＫＰの周波数を変化させた場合のアナログ信号ＡＮＰと出力電圧Ｖｏｕｔの最大値との関係を示している。図３（ｂ）において、クロック信号ＣＬＫＰのオン時間とオフ時間の比であるデューティは一定である。実線で示すグラフはクロック信号ＣＬＫＰの低い周波数Ｆｌｏの場合（周波数低Ｆｌｏ）の、破線で示すグラフはクロック信号ＣＬＫＰの高い周波数Ｆｈｉの場合（周波数高Ｆｈｉ）の、アナログ信号ＡＮＰと出力電圧Ｖｏｕｔの最大値との関係を示している。なお、クロック信号ＣＬＫＰの高い周波数Ｆｈｉの場合のグラフは、破線で表示された出力電圧Ｖｏｕｔまでは、クロック信号ＣＬＫＰの低い周波数Ｆｌｏの場合と同じ変化のグラフとなる。図３（ｂ）に示すように、クロック信号ＣＬＫＰの周波数が高い場合も低い場合も共に、それぞれ出力電圧Ｖｏｕｔが所定の電圧になると、アナログ信号ＡＮＰの電圧を上げても、出力電圧Ｖｏｕｔはそれ以上増加せず横ばい状態となる。
【００３２】
図３（ｂ）に示すように、クロック信号ＣＬＫＰの高い周波数Ｆｈｉの場合には、低い周波数Ｆｌｏの場合に比べて、出力電圧Ｖｏｕｔの最大値が小さくなる。これは、トランス１１０の駆動周波数を高くすると、ＦＥＴ１０１のオン時にトランス１１０に蓄積され、ＦＥＴ１０１のオフ時にトランス１１０の二次側に供給できるエネルギーが小さくなり、出力電圧Ｖｏｕｔが下がるためである。したがって、出力電圧Ｖｏｕｔが高い領域ではクロック信号ＣＬＫＰの周波数が高いか低いかによって、出力される電圧Ｖｏｕｔに差が生じる。一方、出力電圧Ｖｏｕｔが低い領域では、出力電圧Ｖｏｕｔは入力電圧変更部１３９により所定の電圧にフィードバック制御されているため、クロック信号ＣＬＫＰの周波数の高低による出力電圧Ｖｏｕｔの差は生じない。なお、トランス制御クロック信号ＣＬＫＰの周波数は図３（ｂ）の２つの周波数に限定するものではなく、２つ以上、もしくは連続的に任意の周波数を選択できる構成であっても構わない。
【００３３】
また、図３（ｃ）ではクロック信号ＣＬＫＰの周波数を一定にして、出力端子Ｔｏｕｔに接続された負荷ＬＯＡＤの抵抗値を変化させた場合のアナログ信号ＡＮＰと出力電圧Ｖｏｕｔの最大値との関係を示している。図３（ｃ）において、クロック信号ＣＬＫＰのオン時間とオフ時間の比であるデューティは一定である。実線で示したグラフは、負荷ＬＯＡＤの抵抗値が大きい場合（負荷抵抗大）の、破線で示したグラフは負荷ＬＯＡＤの抵抗値が小さい場合（負荷抵抗小）の、アナログ信号ＡＮＰと出力電圧Ｖｏｕｔの最大値との関係を示している。なお、負荷ＬＯＡＤの抵抗値が小さい場合のグラフは、破線で表示された出力電圧Ｖｏｕｔまでは、負荷ＬＯＡＤの抵抗値が大きい場合と同じ変化のグラフとなる。図３（ｃ）に示すように、負荷ＬＯＡＤの抵抗値が大きい場合も小さい場合も、それぞれ出力電圧Ｖｏｕｔが所定の電圧になると、アナログ信号ＡＮＰの電圧を上げても、出力電圧Ｖｏｕｔはそれ以上増加せず横ばい状態となる。
【００３４】
負荷ＬＯＡＤの抵抗値が小さい場合、すなわち出力電流Ｉｏｕｔが大きい場合の方が、負荷ＬＯＡＤの抵抗値が大きい場合よりも、出力電圧Ｖｏｕｔの最大値は小さくなる。トランスにおいては、トランスに入力できる電力（入力電力）はトランス及びトランス駆動回路によって上限が決まる。トランスの出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔの積が出力電力であり、出力電力は入力電力未満に制限されるため、出力電流Ｉｏｕｔが大きい場合には、出力電圧の最大値が小さくなる。更に、トランスに電圧を印加することにより発生する鉄損と、負荷電流が流れることで発生する銅損と呼ばれる損失が生じる。そのため、出力電流Ｉｏｕｔが大きくなると、発生する銅損も大きくなり、その結果、出力電流Ｉｏｕｔが小さい場合と比べて損失が大きくなり、出力電圧の最大値が小さくなる。なお、負荷抵抗ＬＯＡＤの抵抗値は図３（ｃ）の２つの抵抗値に限定するものではなく、２つ以上、もしくは連続的に任意の抵抗値を選択できる構成であっても構わない。
【００３５】
図３（ａ）に示すように、クロック信号ＣＬＫＰの周波数を高くすると、トランジスタ１３０の消費電力が低くなる。一方、図３（ｂ）に示すように、クロック信号ＣＬＫＰの周波数を高くすると、出力電圧Ｖｏｕｔの最大値が小さくなる。また、出力電流Ｉｏｕｔによっても、トランジスタ１３０の消費電力及び出力電圧Ｖｏｕｔの最大値は変化する。そのため、電源装置２０１は、要求される出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの条件を満たすと共に、トランジスタ１３０の消費電力を低くできる条件で動作させることが望ましい。
【００３６】
［電源装置の制御シーケンス］
次に、電源装置２０１の出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔに応じて、トランス１１０の駆動周波数を変更する制御シーケンスについて述べる。図２に示す回路において、前述したように、電源装置２０１の出力電流Ｉｏｕｔは、出力電流検知部１４９から出力される出力電流検知信号ＡＮＣの電圧に基づいて算出することができる。また、出力電圧Ｖｏｕｔの目標値は、ＣＰＵ１００から入力電圧変更部１３９に出力されるアナログ信号ＡＮＰの電圧によって設定される。トランジスタ１３０の消費電力及び出力電圧Ｖｏｕｔの最大値は、出力電流Ｉｏｕｔ、出力電圧Ｖｏｕｔ、及びクロック信号ＣＬＫＰの周波数の３つの情報に基づいて、前述した図３（ａ）、（ｂ）から推定することができる。
【００３７】
図４は、本実施例におけるＣＰＵ１００による出力電流Ｉｏｕｔ、出力電圧Ｖｏｕｔ、及びクロック信号ＣＬＫＰの制御シーケンスを示すフローチャートである。図４を参照して、画像形成時の制御シーケンスについて説明する。なお、ＣＰＵ１００の記憶部である不図示のＲＯＭには、トランジスタ１３０の消費電力、出力電圧Ｖｏｕｔの最大値を推定するために、次のようなデータから構成されたテーブルが格納されている。１つ目のテーブルである第一のテーブルは、図３（ａ）のグラフに示す出力電流Ｉｏｕｔ、トランジスタ１３０の消費電力、クロック信号ＣＬＫＰの周波数を対応付けたテーブルである。図３（ａ）では、クロック信号ＣＬＫＰの周波数は２種類（Ｆｈｉ、Ｆｌｏ）しか表示されていないが、このテーブルにおけるクロック信号ＣＬＫＰの周波数は、ＣＰＵ１００が出力可能な全ての周波数に対応付けられたデータが格納されている。２つ目のテーブルである第二のテーブルは、図３（ｂ）のグラフに示す出力電圧Ｖｏｕｔ、アナログ信号ＡＮＰの電圧、クロック信号ＣＬＫＰの周波数を対応付けたテーブルである。図３（ｂ）では、クロック信号ＣＬＫＰの周波数は２種類（Ｆｈｉ、Ｆｌｏ）しか表示されていないが、このテーブルにおけるクロック信号ＣＬＫＰの周波数は、ＣＰＵ１００が出力可能な全ての周波数に対応付けられたデータが格納されている。
【００３８】
ステップ１０１（以下、Ｓ１０１のように記す）では、ＣＰＵ１００は、電源装置２０１の出力電圧Ｖｏｕｔの目標電圧を決定する。ここで設定する目標値は、画像形成装置２００に設けられた電源装置２０１では、画像形成装置２００が設置された環境の温度湿度や、画像形成を行う記録材の材質やサイズ等に基づいて決定される。Ｓ１０２では、ＣＰＵ１００は、出力電圧Ｖｏｕｔの目標電圧に対応したアナログ信号ＡＮＰを、入力電圧変更部１３９に出力する。Ｓ１０３では、ＣＰＵ１００は、第一の周波数である所定の周波数（例えば４０ＫＨｚ）のクロック信号ＣＬＫＰをトランス駆動部１０９に出力する。クロック信号ＣＬＫＰによりトランス駆動部１０９のＦＥＴ１０１が駆動されて、トランス１１０をスイッチング駆動して、出力電圧Ｖｏｕｔが出力される。
【００３９】
Ｓ１０４では、ＣＰＵ１００は、出力電流検知部１４９よりＣＰＵ１００に入力された出力電流検知信号ＡＮＣに基づいて、前述した方法により出力電流Ｉｏｕｔを算出する。Ｓ１０５では、ＣＰＵ１００は、トランス駆動部１０９に出力しているクロック信号ＣＬＫＰの周波数と、アナログ信号ＡＮＰの電圧と、前述した図３（ｂ）のグラフに基づいたテーブルにより、出力電圧Ｖｏｕｔの出力可能な最大値である最大電圧を推定する。更に、ＣＰＵ１００は、Ｓ１０４で算出した出力電流Ｉｏｕｔと、トランス駆動部１０９に出力しているクロック信号ＣＬＫＰの周波数と、前述した図３（ａ）のグラフに基づいたテーブルにより、トランジスタ１３０の消費電力を推定する。Ｓ１０６では、ＣＰＵ１００は、Ｓ１０１で決定した出力電圧Ｖｏｕｔの目標電圧と、Ｓ１０５で推定した出力電圧Ｖｏｕｔの最大電圧を比較し、目標電圧を出力可能かどうか判断する。ＣＰＵ１００は、目標電圧が最大電圧未満であれば目標電圧を出力可能と判断しＳ１０７に進み、目標電圧が最大電圧以上であれば目標電圧を出力不可能と判断しＳ１１０に進む。Ｓ１０７では、ＣＰＵ１００は、Ｓ１０６で推定したトランジスタ１３０の消費電力がトランジスタ１３０を使用可能な最大の消費電力である電力閾値Ｐｔｈ未満かどうかを判断する。ＣＰＵ１００は、トランジスタ１３０の消費電力が電力閾値Ｐｔｈ以上であればＳ１０８に進み、電力閾値Ｐｔｈ未満であれば処理を終了する。Ｓ１０８では、ＣＰＵ１００は、トランス駆動部１０９に出力しているクロック信号ＣＬＫＰの周波数を上げて、現在の周波数よりも高い第二の周波数（例えば６０ＫＨｚ）に設定し、Ｓ１０４に戻る。
【００４０】
Ｓ１１０では、ＣＰＵ１００は、前述した図３（ｂ）のグラフに基づいたテーブルから、目標電圧を出力可能なクロック信号ＣＬＫＰの周波数を取得し、取得した周波数のクロック信号ＣＬＫＰをトランス駆動部１０９に出力する。このときのクロック信号ＣＬＫＰの変更後の周波数は、図３（ｂ）のグラフに示すように、変更前の周波数よりも低い周波数となる。Ｓ１１１では、ＣＰＵ１００は、Ｓ１１０で変更したクロック信号ＣＬＫＰの周波数と、Ｓ１０４で算出した出力電流Ｉｏｕｔと、前述した図３（ａ）のグラフに基づいたテーブルにより、トランジスタ１３０の消費電力を推定する。Ｓ１１２では、Ｓ１１１で推定されたトランジスタ１３０の消費電力が、トランジスタ１３０を使用可能な最大の消費電力である電力閾値Ｐｔｈ未満かどうかを判断し、電力閾値Ｐｔｈ以上であればＳ１１３に進み、電力閾値Ｐｔｈ未満であれば処理を終了する。Ｓ１１３では、ＣＰＵ１００は、出力電圧Ｖｏｕｔの目標電圧を下げて、現在の目標電圧よりも低い目標電圧に設定し、Ｓ１０２に戻る。
【００４１】
図４のフローチャートにおいては、トランジスタ１３０の消費電力及び出力電圧Ｖｏｕｔの最大値の推定は、図３（ａ）、（ｂ）に示すデータをテーブル化し、クロック信号ＣＬＫＰの周波数、出力電圧Ｖｏｕｔ、及び出力電流Ｉｏｕｔに基づいて行っている。なお、図３（ａ）、（ｂ）に示す特性を、例えば理論的な式や近似式等で表し、その式に基づいてトランジスタ１３０の消費電力及び出力電圧Ｖｏｕｔの最大値を推定してもよい。
【００４２】
上述した制御シーケンスにより、電源装置２０１に要求される出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの条件を満たし、トランジスタ１３０の消費電力を電力閾値Ｐｔｈ未満に、もしくは、トランジスタ１３０の温度上昇を所定の範囲内にすることができる。また、所定の消費電力や所定の温度の範囲内であれば、出力電圧Ｖｏｕｔの最大値を大きくするようにクロック信号ＣＬＫＰの周波数を変更してもよい。トランジスタ１３０の消費電力の電力閾値Ｐｔｈは、例えば１Ｗであり、トランジスタ１３０の仕様によって異なってもよい。
【００４３】
図４のＳ１１３では、トランジスタ１３０の消費電力が所定の電力閾値以上なので出力電圧Ｖｏｕｔの目標電圧を下げる処理を行っている。目標電圧を下げるほかに、例えば電源装置２０１を間欠動作させて、出力電圧Ｖｏｕｔを出力しない期間を増やすことにより、トランジスタ１３０の温度が所定の温度（例えば１００度）を超えないようにすることもできる。これによりトランジスタ１３０の消費電力の平均値を下げることができる。また、Ｓ１１３で出力電圧Ｖｏｕｔの目標値を下げるためには、例えば画像形成装置２００の画像形成速度やプロセス条件を変更することにより、出力電圧Ｖｏｕｔの目標電圧を変更することもできる。
【００４４】
例えば、ＣＰＵ１００が出力するクロック信号ＣＬＫＰの周波数が、図３（ａ）に示すように低い周波数Ｆｌｏと高い周波数Ｆｈｉの２種類だとすると、出力電流Ｉｏｕｔとトランジスタ１３０の消費電力の関係は、図３（ｄ）に示すようになる。すなわち、出力電流Ｉｏｕｔが小さい範囲では、トランジスタ１３０の消費電力が電力閾値Ｐｔｈ未満であるため、クロック信号ＣＬＫＰの周波数は低い周波数Ｆｌｏにしておく。そして、出力電流Ｉｏｕｔが大きくなると、トランジスタ１３０の消費電力が増えて電力閾値Ｐｔｈを超えてしまうため、クロック信号ＣＬＫＰの周波数を高い周波数Ｆｈｉに変更する。その結果、図３（ｄ）に示すように、トランジスタ１３０の消費電力は電力閾値Ｐｔｈ未満で、電源装置２０１は出力電圧Ｖｏｕｔを出力することができる。また、出力電流Ｉｏｕｔが小さく、かつトランジスタ１３０の消費電力が電力閾値Ｐｔｈ未満である領域においては、クロック信号ＣＬＫＰを低い周波数Ｆｌｏにして、出力電圧Ｖｏｕｔの最大値を大きくしておくことができる。なお、クロック信号ＣＬＫＰの高い周波数Ｆｈｉは例えば６０ｋＨｚであり、クロック信号ＣＬＫＰの低い周波数Ｆｌｏは例えば４０ｋＨｚである。
【００４５】
また、クロック信号ＣＬＫＰの周波数を変更した後に、電源装置２０１の負荷ＬＯＡＤの温度湿度による変化や経時変化により、図３（ｃ）に示すように、電源装置２０１に要求される出力電圧Ｖｏｕｔや出力電流Ｉｏｕｔが変化する場合がある。その結果、要求される出力電圧Ｖｏｕｔが出力できなくなる場合がある。この場合には、図３（ｂ）に示すように、クロック信号ＣＬＫＰの周波数が低くなるように変更して、出力可能な電圧の最大値を高くする。具体的な場合としては、例えば、図４のＳ１０８でクロック信号ＣＬＫＰを第２の周波数に変更してＳ１０４に戻った後に、Ｓ１０６にて出力電圧Ｖｏｕｔの目標値を出力できないと判断された場合が該当する。この場合には、Ｓ１１０でＣＰＵ１００は、クロック信号ＣＬＫＰの周波数を現在の周波数よりも低い第３の周波数に変更する。第３の周波数は、第２の周波数（６０ＫＨｚ）よりも低く、例えば５０ｋＨｚである。
【００４６】
以上述べたように、出力電圧Ｖｏｕｔや出力電流Ｉｏｕｔに応じてクロック信号ＣＬＫＰの駆動周波数を変更することで、入力電圧変更部１３９のトランジスタ１３０の消費電力を低減でき、所定の温度範囲内での動作が実現できる。また、所定の温度や消費電力の条件を満たしながら、出力電圧Ｖｏｕｔの最大値が大きくなるように、クロック信号ＣＬＫＰの周波数を変更することもできる。以上説明したように、本実施例によれば、入力電圧変更部の消費電力を低減することができる。
【実施例２】
【００４７】
実施例１では、クロック信号ＣＬＫＰのオン時間とオフ時間の比、すなわちデューティを一定にした状態で周波数を変更する場合の制御について述べた。実施例２では、クロック信号ＣＬＫＰのオン時間とオフ時間の比であるデューティを変更する場合について述べる。なお、本実施例における電源装置２０１の回路構成は、実施例１の図２に示した回路構成と同様であり、説明は省略する。
【００４８】
［デューティを変更した場合のトランスの入力電流、出力電圧］
以下では、トランジスタ１３０の周波数が一定の場合に、クロック信号ＣＬＫＰのオン時間を変更することで、トランジスタ１３０の消費電力が変化する現象について説明する。図５に、クロック信号ＣＬＫＰによりトランス１１０が駆動されるときのトランス１１０の電流、電圧の波形の概略を示す。
【００４９】
図５（ａ）は上から順に、クロック信号ＣＬＫＰの信号波形、ＦＥＴ１０１のオン（ＯＮ）・オフ（ＯＦＦ）状態、トランス１１０の一次側に流れる電流Ｉ１の電流波形、トランス１１０の一次側の端子電圧Ｖ１の電圧波形を示した図である。図５（ａ）において、横軸は時間でありＴ１１〜Ｔ１５は時間タイミングを示し、クロック信号ＣＬＫＰの縦軸は電圧レベル（ハイレベル、ローレベル）、電流Ｉ１の電流波形の縦軸は電流値、電圧Ｖ１の電圧波形の縦軸は電圧値を示す。
【００５０】
図５（ａ）において、タイミングＴ１１でクロック信号ＣＬＫＰの電圧がハイレベルになると、ＦＥＴ１０１がオンする。このとき、トランス１１０の一次側に流れる電流Ｉ１の傾きは、トランス１１０のインダクタンス及びトランス１１０の入力電圧Ｖｔｒによって決まる。タイミングＴ１２でクロック信号ＣＬＫＰの電圧がローレベルになると、ＦＥＴ１０１がオフされる。このとき、トランス１１０に蓄えられたエネルギーがトランス１１０の二次側に出力される。コンデンサ１０３から電流が流れ、トランス１１０の一次側の電流Ｉ１の流れは正方向（図２に示す矢印方向）から負方向（図２に示す矢印とは逆方向）に変わる。その結果、トランス１１０の一次側の巻線で、トランジスタ１３０が接続されている一次巻線の端子の電圧より、反対側の端子の電圧Ｖ１の方が高くなる。タイミングＴ１３で、ダイオード１０２を通してトランス１１０の電流Ｉ１が負方向に流れる。このときのトランス１１０の電流Ｉ１及び電圧Ｖ１の動作及びタイミングＴ１２とタイミングＴ１３の間の時間は、主にトランス１１０のインダクタンスとコンデンサ１０３の容量との関係によって決まる。ＣＰＵ１００は、トランス１１０の一次巻線に流れる電流Ｉ１が、約０ＡになるタイミングＴ１４で、クロック信号ＣＬＫＰの電圧をハイレベルにすると、再度ＦＥＴ１０１がオンし、トランス１１０の一次側に電流Ｉ１が正方向に流れる。タイミングＴ１２からタイミングＴ１４の間で、トランスの一次側を電流Ｉ１が負方向に流れている間は、コンデンサ１３１に電荷が蓄えられ、コンデンサ１３１の両端電圧が増加する。タイミングＴ１３からタイミングＴ１４の間では、電圧Ｖ１はダイオード１０２の順方向電圧分だけ低くなる。この繰り返しにより、トランス１１０の一次側に電流を流してトランス１１０にエネルギーを蓄え、ＦＥＴ１０１をオフすることでトランスの二次側に電流が流れ、出力端子Ｔｏｕｔに電圧を出力することができる。
【００５１】
次に、図５（ｂ）の波形図について説明する。図５（ｂ）は、クロック信号ＣＬＫＰのオン時間とオフ時間の比は図５（ａ）と同じであるが、周波数を高くしたときの波形を示した図である。基本的な動作、波形図の見方は図５（ａ）と同じであるため、図５（ａ）と異なる点についてのみ述べる。なお、図中、Ｔ２１〜Ｔ２４は時間タイミングを示す。
【００５２】
クロック信号ＣＬＫＰの周波数を高くすると、トランス１１０の一次側に流れる電流Ｉ１のピーク電流値は、図５（ａ）に比べて低くなる。これは、ＦＥＴ１０１がオンしている時間が短くなるためである。また、ダイオード１０２を経由してトランス１１０の一次側を電流Ｉ１が負方向に流れる時間が短くなる。その結果、クロック信号ＣＬＫＰの周波数を高くしすぎると、目標とする出力電圧Ｖｏｕｔが得られなくなる。これは、ＦＥＴ１０１がオン時間が短くなることで、トランス１１０の一次側に蓄えられるエネルギーが減り、更にＦＥＴ１０１のオフ時間も短くなることで、ＦＥＴ１０１がオフの期間にトランス１１０の二次側に供給されるエネルギーが小さくなるからである。
【００５３】
続いて、図５（ｃ）の波形図について説明する。図５（ｃ）は、クロック信号ＣＬＫＰの周波数は図５（ａ）と同じ周波数であるが、図５（ａ）と比べてオン時間をオフ時間よりも長くした場合の波形を示した図である。波形図の見方は図５（ａ）と同じであるため、説明を省略する。なお、Ｔ１１〜Ｔ１６は時間タイミングを示す。図５（ｃ）のように、図５（ａ）に比べて、クロック信号ＣＬＫＰのオン時間を長くしてオフ時間を短くすると、トランス１１０の一次側の電流Ｉ１が負方向に流れているときに、ＦＥＴ１０１がオンすることになる。このとき、ダイオード１０２の順方向電圧よりもＦＥＴ１０１のドレイン−ソース間電圧が低いため、電流はダイオード１０２ではなく、ＦＥＴ１０１のドレイン−ソース間を流れる。図５（ｃ）では、タイミングＴ１６で、ＦＥＴ１０１はオンしている。タイミングＴ１３からタイミングＴ１６の間では、電圧Ｖ１は、ダイオード１０２の順方向電圧分だけ低くなる。また、ＦＥＴ１０１をオンしたタイミングＴ１６からタイミングＴ１５まで、電圧Ｖ１はＦＥＴ１０１のドレイン−ソース間の電圧となる。図５（ｃ）の電流Ｉ１の枠部Ａの部分を拡大した図が、図５（ｄ）である。図５（ｄ）において、破線は図５（ａ）における電流Ｉ１の波形、実線は図５（ｃ）における電流Ｉ１の波形を示す。図５（ａ）では、タイミングＴ１４にてＦＥＴ１０１がオンされる。一方、図５（ｃ）では、タイミングＴ１６でＦＥＴ１０１がオンされ、タイミングＴ１６からタイミングＴ１４の間は、ＦＥＴ１０１を経由して電流Ｉ１が負方向に流れる。このとき、ＦＥＴ１０１はダイオード１０２に比べて電流が流れやすいため、トランス１１０の一次側の負方向に流れる電流Ｉ１の絶対値が大きくなる。このときのトランス１１０の一次側の負方向に流れる電流Ｉ１による電荷はコンデンサ１３１に蓄えられるため、図５（ｃ）では、図５（ａ）に比べてコンデンサ１３１の両端電圧が高くなる。
【００５４】
トランス１１０を正方向に流れる正の電流Ｉ１は、トランジスタ１３０のコレクタ電流及びコンデンサ１３１から供給される。ＦＥＴ１０１のオン時間を長くしてもトランス１１０を正方向に流れる正の電流Ｉ１はあまり変わらないものの、図５（ｃ）では、図５（ａ）に比べてコンデンサ１３１から供給される電流量が増えるため、トランジスタ１３０のコレクタ電流が小さくなる。更に、コンデンサ１３１の両端電圧が増すと、トランジスタ１３０のコレクタ−エミッタ間電圧が小さくなる。トランジスタ１３０のコレクタ電流とコレクタ−エミッタ間電圧がそれぞれ小さくなるため、その積であるトランジスタ１３０の消費電力も小さくなる。すなわち、図５（ａ）の場合に比べて、図５（ｃ）のように、クロック信号ＣＬＫＰのオン時間を長くすることで、ＦＥＴ１０１のオン時間も長くなり、その結果、トランジスタ１３０の消費電力を小さくすることができる。しかしながら、ＦＥＴ１０１のオン時間を長くしすぎると、ＦＥＴ１０１がオフの期間にトランス１１０の二次側に供給されるエネルギーが小さくなり、トランス１１０の変換効率が下がる。そのため、トランス１１０の変換効率が下がらないように、オン時間を長くしすぎないようにした方がよい。
【００５５】
［クロック信号ＣＬＫＰのオフ時間とトランジスタの消費電力との関係］
図６は、電源装置２０１の出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔを一定にして、クロック信号ＣＬＫＰのオフ時間を変化させたときのトランジスタ１３０の消費電力の変化を示したグラフである。図６において、横軸はクロック信号ＣＬＫＰのオフ時間を示し、縦軸はトランジスタ１３０の消費電力を示す。Ｔｏｆｆ０、Ｔｏｆｆ１、Ｔｏｆｆ２、Ｔｏｆｆ３、Ｔｏｆｆ４は、クロック信号ＣＬＫＰのオフ時間を示す。また、破線で示すグラフはクロック信号ＣＬＫＰの周波数が低い（Ｆｌｏ）場合の、実線で示すグラフはクロック信号ＣＬＫＰの周波数が高い（Ｆｈｉ）場合の、クロック信号ＣＬＫＰのオフ時間とトランジスタ１３０の消費電力の関係を示している。
【００５６】
トランジスタ１３０の消費電力が略最小となるオフ時間Ｔｏｆｆ０は、トランス１１０に蓄えられたエネルギーが二次側に出力されるときにトランス１１０のインダクタンスとコンデンサ１０３の容量との関係で決まる時間である。そして、オフ時間Ｔｏｆｆ０は、クロック信号ＣＬＫＰの周波数によらず、ほぼ一定の時間である。オフ時間がＴｏｆｆ０以下の範囲では、オフ時間が増加するにつれて、トランジスタ１３０の消費電力は単調減少する。これは、ＦＥＴ１０１のオフ時間が時間Ｔｏｆｆ０よりも短くなると、コンデンサ１０３からコンデンサ１３１に電流が流れる間に、ＦＥＴ１０１がオンしてしまうからである。その結果、コンデンサ１３１に供給される電荷が少なくなることにより、コンデンサ１３１の両端電圧が下がり、同時にトランジスタ１３０のコレクタ−エミッタ間電圧が高くなるためトランジスタ１３０の消費電力が高くなる。
【００５７】
クロック信号ＣＬＫＰの周波数が高い周波数Ｆｈｉでは、オフ時間がＴｏｆｆ０からＴｏｆｆ１にかけて、トランジスタ１３０の消費電力は単調増加する。これは、前述したようにＦＥＴ１０１のオフ時間が長くなると、ダイオード１０２を経由して電流が流れる時間が増すためである。また、オフ時間がＴｏｆｆ１より長くなると、トランス１１０とコンデンサ１０３とで不安定な共振が発生してしまう。このとき、消費電力は多少減少する場合があるものの、電源装置２０１の動作として望ましくない。更に、オフ時間が長くなり、Ｔｏｆｆ２以上になると、目標とする出力電圧Ｖｏｕｔが得られなくなる。クロック信号ＣＬＫＰの周波数が低い周波数Ｆｌｏにおいても、クロック信号ＣＬＫＰの周波数が高い周波数Ｆｈｉと同様である。すなわち、オフ時間がＴｏｆｆ０からＴｏｆｆ３にかけてはトランジスタ１３０の消費電力は単調増加し、オフ時間がＴｏｆｆ３より大きくなると消費電力は減少し、オフ時間がＴｏｆｆ４以上になると、目標とする出力電圧Ｖｏｕｔが得られなくなる。したがって、実施例１の図４のＳ１０８、Ｓ１１０において、クロック信号ＣＬＫＰの周波数を変更する際には、本実施例を適用してオフ時間をＴｏｆｆ０付近であまり変更せずに、オン時間を大きく変化させる。これにより、トランジスタ１３０の消費電力を低減することができる。なお、この場合、オン時間とオフ時間の比が変わるため、クロック信号ＣＬＫＰのデューティは変化することになる。
【００５８】
以上述べたように、クロック信号ＣＬＫＰの周波数を低く変更したときは、クロック信号ＣＬＫＰのオフ時間の増加量よりもオン時間の増加量を大きくすることで、トランジスタ１３０の消費電力を低減することができる。一方、クロック信号ＣＬＫＰの周波数を高く変更したときは、クロック信号ＣＬＫＰのオフ時間の減少量よりもオン時間の減少量を大きくするほうがよい。また、オフ時間を一定にして、オン時間のみを変更しても、トランジスタの消費電力を低減することができる。そして、トランジスタ１３０の消費電力を低減することにより、トランジスタ１３０の温度も低減することができる。また、クロック信号ＣＬＫＰのオン時間を変更する際に、オン時間が短すぎるとトランス１１０に十分なエネルギーが供給されなくなり、出力電圧Ｖｏｕｔが低下することになる。一方、オン時間を長くしすぎると、トランス１１０に流れる電流が大きくなり、磁気飽和を起こす可能性がある。そのため、磁気飽和を起こさないように、オン時間を長くしすぎないようにした方がよい。
【００５９】
本実施例は、クロック信号ＣＬＫＰの電圧レベルがハイレベルのときにＦＥＴ１０１がオンし、ローレベルのときにＦＥＴ１０１がオフする構成となっている。しかしながら、クロック信号ＣＬＫＰの電圧レベルとトランス駆動部のオン・オフの論理は上述したように限定するものではなく、たとえば、トランス駆動信号がハイレベルのときにＦＥＴがオフし、ローレベルのときのＦＥＴがオンする回路構成であってもよい。以上説明したように、本実施例によれば、入力電圧変更部の消費電力を低減することができる。
【実施例３】
【００６０】
実施例１の図２に示す回路構成では、出力電圧Ｖｏｕｔの電圧値をＣＰＵ１００が直接検知することができなかったが、実施例３では、ＣＰＵ１００が出力電圧Ｖｏｕｔの電圧値を直接検知できる回路構成について説明する。
【００６１】
［電源装置の回路構成］
図７は、本実施例の電源装置２０１の回路構成を示す図である。実施例１の図２と同じ構成については同一符号を付している。以下では、実施例１と異なる回路構成について説明する。
【００６２】
実施例１では、トランス１１０の出力電圧Ｖｏｕｔは抵抗１１７、１１８で分圧され、入力電圧変更部１３９のオペアンプ１２０の反転入力端子（−）に抵抗１２６を介して入力されていた。本実施例では、トランス１１０の出力電圧は抵抗１１７及び抵抗１１８で分圧され、抵抗１２５を介してＣＰＵ１００のアナログポートに出力電圧検知信号ＡＮＶとして入力されている。本実施例のオペアンプ１２０の非反転入力端子（＋）には、実施例１と同様に、ＣＰＵ１００のアナログポートから出力されるアナログ信号ＡＮＰが抵抗１２１を介して入力される。本実施例のオペアンプ１２０の出力は、抵抗１２４、１２６を介してオペアンプ１２０の反転入力端子（−）に接続されている。以上の点が実施例１と本実施例の回路構成の相違点である。その他の回路構成は、実施例１と同じであるため説明を省略する。
【００６３】
そして、本実施例においても図７に示すように、オペアンプ１２０の出力は抵抗１２２を介してトランジスタ１３０のベース端子に接続されており、トランジスタ１３０がトランス１１０への入力電圧Ｖｔｒを変更することにより出力電圧Ｖｏｕｔを制御する。これにより、本実施例でも、アナログ信号ＡＮＰの電圧レベルに対応した出力電圧Ｖｏｕｔが得られるように制御される。
【００６４】
実施例１では、出力電圧Ｖｏｕｔを直接ＣＰＵ１００で検知できなかったが、本実施例では、電源装置２０１の出力電圧Ｖｏｕｔは、出力電圧検知信号ＡＮＶによって、直接ＣＰＵ１００で検知することができる。その結果、出力電圧Ｖｏｕｔが目標電圧レベルより低い場合にはトランス１１０への入力電圧Ｖｔｒが高くなるように、ＣＰＵ１００でアナログ信号ＡＮＰの電圧レベルを高くする。出力電圧Ｖｏｕｔが目標電圧レベルより高い場合にはトランス１１０への入力電圧Ｖｔｒが低くなるように、ＣＰＵ１００でアナログ信号ＡＮＰの電圧レベルを低くする。このように、ＣＰＵ１００は出力電圧Ｖｏｕｔが目標電圧レベルに近づくように制御することができる。
【００６５】
実施例１では、電源装置２０１の出力電圧Ｖｏｕｔの目標値に基づいて、クロック信号ＣＬＫＰの駆動周波数を変更している。一方、本実施例においては出力電圧Ｖｏｕｔを直接検知しているため、より高精度にトランジスタ１３０の消費電力や出力電圧Ｖｏｕｔの最大値を算出することが可能になる。以上説明したように、本実施例によれば、入力電圧変更部の消費電力を低減することができる。
【実施例４】
【００６６】
実施例４では、実施例１の図２に示す回路構成において、出力電圧Ｖｏｕｔをフィードバックしない回路構成に変更した実施例について説明する。
【００６７】
［電源装置の回路構成］
図８は、本実施例の電源装置２０１の回路構成を示す図である。実施例１の図２と同じ構成については同一符号を付している。以下では、実施例１と異なる回路構成について説明する。
【００６８】
実施例１では、トランス１１０の出力電圧Ｖｏｕｔは、抵抗１１７、１１８で分圧され、入力電圧変更部１３９にフィードバックされていた。本実施例では、出力電圧Ｖｏｕｔは実施例１のように入力電圧変更部１３９にフィードバックされずに、抵抗１１６を介してオープンループで出力端子Ｔｏｕｔに出力される。また、本実施例では、抵抗１１７、１１８は削除されている。
【００６９】
本実施例の入力電圧変更部１３９のオペアンプ１２０の非反転入力端子（＋）には、実施例１と同様に、ＣＰＵ１００のアナログポートから出力されるアナログ信号ＡＮＰが抵抗１２１を介して入力される。オペアンプ１２０の出力は、抵抗１２４、１２６を介してオペアンプ１２０の反転入力端子（−）に入力される。以上の点が実施例１と本実施例の回路構成の相違点である。その他の回路構成は、実施例１と同じであるため説明を省略する。
【００７０】
そして、本実施例においても、図８に示すように、オペアンプ１２０の出力は抵抗１２２を介してトランジスタ１３０のベース端子に接続されており、トランジスタ１３０がトランス１１０への入力電圧Ｖｔｒを制限し、出力電圧Ｖｏｕｔを制御する。これにより、本実施例でも、アナログ信号ＡＮＰの電圧レベルに対応した出力電圧Ｖｏｕｔが得られるように制御される。
【００７１】
［アナログ信号ＡＮＰと出力電圧Ｖｏｕｔの関係］
図９（ａ）、（ｂ）は、アナログ信号ＡＮＰを変化させたときの出力電圧Ｖｏｕｔの変化を示したグラフである。図９（ａ）、（ｂ）において、横軸はアナログ信号ＡＮＰの電圧、縦軸は出力電圧Ｖｏｕｔの電圧を示している。
【００７２】
図９（ａ）は、クロック信号ＣＬＫＰの周波数、デューティ及び負荷ＬＯＡＤを一定にして、出力電流Ｉｏｕｔを変化させた場合のアナログ信号ＡＮＰと出力電圧Ｖｏｕｔとの関係を示している。実線で示すグラフは出力電流Ｉｏｕｔの電流値が小さい場合（出力電流小）の、破線で示すグラフは出力電流Ｉｏｕｔの電流値が大きい場合（出力電流大）の、アナログ信号ＡＮＰと出力電圧Ｖｏｕｔとの関係を示している。アナログ信号ＡＮＰと出力電圧Ｖｏｕｔとの関係は線形になることが理想的であるが、図９（ａ）に示すように、アナログ信号ＡＮＰの電圧が増加するにつれて、出力電圧Ｖｏｕｔの増加率は低くなっている。更に、出力電圧Ｖｏｕｔについては、出力電流Ｉｏｕｔが大きい場合の方が、出力電流Ｉｏｕｔが小さい場合に比べて、出力電圧Ｖｏｕｔは小さくなっている。
【００７３】
本実施例の回路構成では、実施例１とは異なり、出力電圧Ｖｏｕｔのフィードバックは行っていない。しかしながら、実施例１と同様に、クロック信号ＣＬＫＰのオン時間とオフ時間の比（デューティ）を固定して、クロック信号ＣＬＫＰの周波数を高くすると、ＦＥＴ１０１のオン時間が短くなり、トランジスタ１３０のコレクタ電流は小さくなる。逆に、クロック信号ＣＬＫＰの周波数を低くすると、ＦＥＴ１０１のオン時間が長くなり、トランジスタ１３０のコレクタ電流は大きくなる。また、トランジスタ１３０のコレクタ電流が小さくなるとトランジスタ１３０のベース電流が小さくなるため、トランジスタ１３０のベース電圧が上がる。トランジスタ１３０のコレクタ電流及びベース−エミッタ間電圧は一意に定まるため、トランジスタ１３０のエミッタ電圧も高くなる。その結果、トランジスタ１３０のコレクタ−エミッタ間電圧は小さくなる。すなわち、クロック信号ＣＬＫＰの周波数を高くすると、トランジスタ１３０のコレクタ電流が小さくなり、コレクタ−エミッタ間電圧も小さくなるため、トランジスタ１３０の消費電力も小さくなる。逆に、クロック信号ＣＬＫＰの周波数を低くすると、トランジスタ１３０の消費電力は大きくなる。
【００７４】
図９（ｂ）は、出力端子に接続された負荷ＬＯＡＤを一定にして、クロック信号ＣＬＫＰの周波数を変化させた場合のアナログ信号ＡＮＰと出力電圧Ｖｏｕｔとの関係を示している。実線で示すグラフはクロック信号ＣＬＫＰの周波数が低い場合（周波数低Ｆｌｏ）の、破線で示すグラフはクロック信号ＣＬＫＰの周波数が高い場合（周波数高Ｆｈｉ）の、アナログ信号ＡＮＰと出力電圧Ｖｏｕｔとの関係を示している。アナログ信号ＡＮＰと出力電圧Ｖｏｕｔとの関係は線形になることが理想的であるが、図９（ｂ）に示すように、アナログ信号ＡＮＰの電圧が増加するにつれて、出力電圧Ｖｏｕｔの増加率は低くなっている。更に、出力電圧Ｖｏｕｔについては、クロック信号ＣＬＫＰの周波数が高い場合の方が、クロック信号ＣＬＫＰの周波数が低い場合に比べて、出力電圧Ｖｏｕｔは小さくなっている。クロック信号ＣＬＫＰの周波数が変化すると出力電圧Ｖｏｕｔが変化する。すなわち、アナログ信号ＡＮＰを上限にしたときの出力電圧Ｖｏｕｔの最大値も、クロック信号ＣＬＫＰの周波数により変化する。本実施例の回路構成では、出力電圧Ｖｏｕｔを直接検知することができず、また、出力電流Ｉｏｕｔによって出力電圧Ｖｏｕｔが変化するため、実施例１と比較して出力電圧Ｖｏｕｔの精度は下がる可能性がある。しかしながら、ＣＰＵ１００は、出力電流検知信号ＡＮＣによって出力電流Ｉｏｕｔを検知することができる。そこで、例えば複数のクロック信号ＣＬＫＰの周波数について、図９（ａ）に示す特性データを予め測定しておき、出力電流Ｉｏｕｔ、アナログ信号ＡＮＰの電圧、出力電圧Ｖｏｕｔを対応付けたテーブルをＣＰＵ１００の不図示のＲＯＭに記憶させておく。ＣＰＵ１００は、検知した出力電流、クロック信号ＣＬＫＰの周波数、及び記憶されたテーブルの内容に基づいて出力電圧Ｖｏｕｔを推定できるため、目標とする出力電圧Ｖｏｕｔを出力させることが可能となる。
【００７５】
本実施例においても実施例１と同様に、クロック信号ＣＬＫＰの駆動周波数によってトランジスタ１３０の消費電力が変わる。したがって、電源装置２０１の出力電圧Ｖｏｕｔや出力電流Ｉｏｕｔに応じてクロック信号ＣＬＫＰの駆動周波数を変更することで、トランジスタ１３０の消費電力を低減でき、所定の温度範囲内での動作が実現できる。また、トランジスタ１３０の所定の温度や消費電力を満たしながら、出力電圧Ｖｏｕｔの最大値が大きくなるようにクロック信号ＣＬＫＰの周波数を変更することもできる。その他の点については、実施例１と同様であるため説明は省略する。以上説明したように、本実施例によれば、入力電圧変更部の消費電力を低減することができる。
【実施例５】
【００７６】
実施例５では、実施例１で説明した画像形成装置２００において、画像形成動作時に電源装置２０１が転写ローラ２０５に転写電圧を印加する制御について説明する。なお、画像形成装置２００の構成は、実施例１で説明した図１（ａ）と同じ構成であり、ここでの説明は省略する。また、画像形成装置２００が有する電源装置２０１は、実施例１〜４に示す電源装置２０１のいずれであってもよい。
【００７７】
［転写電圧の印加制御］
図１０は、画像形成装置２００における画像形成動作と、電源装置２０１が転写ローラ２０５に転写電圧を出力するタイミングとの関係を示すタイミングチャートである。図１０において、プリントモードは、画像形成装置２００の画像形成動作における、転写ローラ２０５の状態を示す。「前回転」は、記録材への画像形成に備えた画像形成部の事前準備を指し、例えば感光ドラム２０６の回転等が開始される。「記録材にトナー像転写」は、転写ローラ２０５と感光ドラム２０６で形成されるニップ部において、感光ドラム２０６上のトナー像が記録材に転写されている状態を指す。「紙間」は、搬送される記録材と記録材の間でニップ部を記録材が通過していない状態を指す。また、図１０のグラフは、プリントモードにおける電源装置２０１からの転写ローラ２０５への出力電圧（転写出力電圧）の状態を示している。図１０の縦軸は転写出力電圧を示し、横軸は時間経過を示す。Ｔ１〜Ｔ４は時間タイミングを示す。
【００７８】
感光ドラム２０６の回転が開始された後のタイミングＴ１で、電源装置２０１は正極性の転写電圧を転写ローラ２０５へ出力し、出力電流検知部１４９で検知した出力電流Ｉｏｕｔが所定の電流値になるように、出力端子Ｔｏｕｔの電圧Ｖｏｕｔを調整する。電源装置２０１は、出力電圧Ｖｏｕｔ又は出力電圧Ｖｏｕｔの目標値、検知した出力電流Ｉｏｕｔに基づいて、記録材が転写ローラ２０５に当接していないときの画像形成装置２００の負荷抵抗値を算出する。算出された負荷抵抗値は、温度や湿度、転写ローラ２０５の状態やばらつきによって大きく変化する。例えば、転写ローラ２０５の状態は、長期的には画像形成装置２００の経時変化により、短期的には記録材に画像形成する枚数や頻度により変化する。電源装置２０１は、算出された負荷抵抗値に基づいて、記録材にトナーを転写するときの出力電圧Ｖｏｕｔの目標電圧Ｖｐｒ１を決定する。電源装置２０１は、記録材が転写ローラ２０５と感光ドラム２０６で形成されるニップ部に入る直前のタイミングＴ２で、出力電圧Ｖｏｕｔの目標電圧を電圧Ｖｐｒ１に切り替えて、電圧を出力する。記録材がニップ部に達すると、感光ドラム２０６上のトナー像の記録材への転写が行われる。画像形成装置２００は、記録材がニップ部に入るタイミング及びニップ部から出るタイミングを、センサ２１３で検知する。記録材の後端がニップ部を出た直後のタイミングＴ３で、電源装置２０１は、出力電圧Ｖｏｕｔの切り換え、又は出力の停止を行い、記録材の１枚目に対するトナー像の転写は終了する。そのまま画像形成を終了する場合は、画像形成装置２００は、転写ローラ２０５上に残留したトナーのクリーニング等を行う後回転処理に移行する。
【００７９】
２枚目以降の記録材の画像形成を行う場合は、電源装置２０１は、１枚目の記録材と同様のシーケンスを繰り返す。記録材の１枚目と２枚目との間の期間、すなわち紙間において、電源装置２０１は、出力電流検知部１４９で検知した出力電流Ｉｏｕｔが所定の値になるように出力電圧Ｖｏｕｔを調整する。電源装置２０１は、出力電圧Ｖｏｕｔ又は出力電圧Ｖｏｕｔの目標値、及び検知した出力電流Ｉｏｕｔから、記録材が転写ローラ２０５に接していないときの画像形成装置２００の負荷抵抗値を算出する。電源装置２０１は、出力電流Ｉｏｕｔが所定の値になるように出力電圧Ｖｏｕｔの電圧を調整し、この出力電流Ｉｏｕｔ及び出力電圧Ｖｏｕｔから、記録材がニップ部に無い場合の画像形成装置２００の負荷抵抗値を算出する。算出した負荷抵抗値に基づいて、電源装置２０１は、記録材にトナーを転写するときの出力電圧Ｖｏｕｔの目標電圧Ｖｐｒ２を決定する。２枚目の記録材がニップ部に入る直前のタイミングＴ４で、電源装置２０１は電圧がＶｐｒ２になるように出力電圧Ｖｏｕｔの目標値を切り替えた後に、感光ドラム２０６上のトナー像の記録材への転写が行われる。
【００８０】
連続して画像形成される複数枚の記録材が同じサイズや同じ材質等の同一紙種であった場合のように、１枚目と２枚目以降で転写電圧に要求される出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔが略同じである場合については、以下のような処理が行われる。すなわち、図１０において、電源装置２０１は、タイミングＴ２からタイミングＴ３の間で記録材の１枚目に感光ドラム２０６上のトナー像を転写している期間の出力電流Ｉｏｕｔを検知する。電源装置２０１は、出力電流検知部１４９で検知した出力電流Ｉｏｕｔ及び、出力電圧Ｖｏｕｔ又は出力電圧Ｖｏｕｔの目標値に基づいて、クロック信号ＣＬＫＰの周波数やオン時間を、記録材への転写が終了した紙間で変更する。すなわち、図１０におけるタイミングＴ３とタイミングＴ４の間で、電源装置２０１はクロック信号ＣＬＫＰの周波数やオン時間を変更する。この方法により、実際に画像形成しているときの出力電流Ｉｏｕｔや出力電圧Ｖｏｕｔに基づいて、クロック信号ＣＬＫＰの周波数やオン時間を定めることができる。記録材へトナー像を転写しているとき、すなわちタイミングＴ２からタイミングＴ３の間にクロック信号ＣＬＫＰの周波数やオン時間を変更すると、変更時に出力電圧Ｖｏｕｔや出力電流Ｉｏｕｔが変動してしまう可能性がある。そのため、記録材に画像形成された画質が低下する場合がある。したがって、本実施例のように、クロック信号ＣＬＫＰの周波数やオン時間は、紙間で変更することが望ましい。
【００８１】
本実施例では、記録材１枚目の転写が終了した紙間で、電源装置２０１はクロック信号ＣＬＫＰの駆動周波数やオン時間を変更している。例えば、画像形成時の出力電圧Ｖｏｕｔや出力電流Ｉｏｕｔを記憶しておき、電源装置２０１は、過去の画像形成時の出力電圧Ｖｏｕｔや出力電流Ｉｏｕｔに基づいて、１枚目の転写が始まる前にクロック信号ＣＬＫＰの周波数やオン時間を変更してもよい。また、記録材の紙種が変わる場合には、過去にその紙種の記録材に画像形成したときの出力電圧Ｖｏｕｔや出力電流Ｉｏｕｔに基づいて、転写が始まる前にクロック信号ＣＬＫＰの駆動周波数やオン時間を変更してもよい。
【００８２】
本実施例における画像形成装置２００の電源装置２０１では、実際に記録材に感光ドラム２０６上のトナー像を転写しているとき、すなわち電源装置２０１の実駆動条件で、出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔを検知することができる。その結果、電源装置２０１のトランス１１０への入力電圧Ｖｔｒを変更制御しているトランジスタ１３０について、実際の使用条件での消費電力を算出することができ、消費電力を低減することができる。以上説明したように、本実施例によれば、入力電圧変更部の消費電力を低減することができる。
【符号の説明】
【００８３】
１００    ＣＰＵ
１０１    ＦＥＴ
１１０    トランス
１３９    入力電圧変更部
１４９    出力電流検知部
【図１】
2015122882.tif 000003
【図２】
2015122882.tif 000004
【図３】
2015122882.tif 000005
【図４】
2015122882.tif 000006
【図５】
2015122882.tif 000007
【図６】
2015122882.tif 000008
【図７】
2015122882.tif 000009
【図８】
2015122882.tif 000010
【図９】
2015122882.tif 000011
【図１０】
2015122882.tif 000012