(57)【要約】      （修正有）【課題】振動素子と電子素子とを備える振動デバイスのコストを下げる。【解決手段】振動素子１０と、可変容量素子及びサーミスタから選択された一の電子素子２０と、振動素子１０の一端と接続された第１電極と、電子素子２０の一端と接続された第２電極と、振動素子１０の他端と接続された第３電極と、電子素子２０の他端と接続された第４電極と、振動素子１０と第１電極とを接続する第１配線５１と、電子素子２０と第２電極とを接続する第２配線５２と、振動素子１０と第３電極とを接続する第３配線５３と、電子素子２０がサーミスタである場合に、電子素子２０と第４電極とを接続する第４配線５４と、電子素子２０が可変容量素子である場合に、電子素子２０と第１電極１及び振動素子１０とを接続する第５配線５５と、を備える。【選択図】図３
2015170999.tif 000002
【特許請求の範囲】
【請求項１】
振動素子と、
可変容量素子及びサーミスタから選択された一の電子素子と、
前記振動素子の一端と接続された第１電極と、
前記電子素子の一端と接続された第２電極と、
前記振動素子の他端と接続された第３電極と、
前記電子素子の他端と接続された第４電極と、
前記振動素子と前記第１電極とを接続する第１配線と、
前記電子素子と前記第２電極とを接続する第２配線と、
前記振動素子と前記第３電極とを接続する第３配線と、
前記電子素子が前記サーミスタである場合に、前記電子素子と前記第４電極とを接続する第４配線と、
前記電子素子が前記可変容量素子である場合に、前記電子素子と前記第１電極及び前記振動素子とを接続する第５配線と、
を備える振動デバイス。
【請求項２】
前記第４配線は、前記電子素子が前記可変容量素子である場合に、前記電子素子と前記電極４との間で切断されている、
請求項１に記載の振動デバイス。
【請求項３】
前記第５配線は、前記電子素子が前記サーミスタである場合に、前記電子素子と前記第１電極との間で切断されている、
請求項１又は２に記載の振動デバイス。
【請求項４】
前記振動素子及び前記電子素子が実装された基板と、
前記電子素子の高さよりも高く、前記基板と前記振動素子とを接続する接続部と、
を備え、
前記電子素子は、少なくとも一部の領域が、前記接続部に接続された前記振動素子と重なる位置において前記基板に実装されている、
請求項１から３のいずれか１項に記載の振動デバイス。
【請求項５】
振動素子の一端と接続される第１電極と、
可変容量素子及びサーミスタから選択された一の電子素子の一端と接続される第２電極と、
前記振動素子の他端と接続される第３電極と、
前記電子素子の他端と接続される第４電極と、
前記振動素子と前記第１電極とを接続する第１配線と、
前記電子素子と前記第２電極とを接続する第２配線と、
前記振動素子と前記第３電極とを接続する第３配線と、
前記電子素子と前記第４電極とを接続する第４配線と、
前記電子素子と前記第１電極及び前記振動素子とを接続する第５配線と、
を備える振動デバイス用の基板。
【請求項６】
請求項５に記載の基板を準備する工程と、
前記電子素子の種類に応じて、前記第４配線及び前記第５配線のいずれかを切断する工程と、
前記基板に前記電子素子を実装する工程と、
前記電子素子を実装する工程の後に、前記基板に前記振動素子を実装する工程と、
を備える振動デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動デバイス、振動デバイス用基板、及び振動デバイスの製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化に伴い、発振信号の生成に用いられる発振回路の小型化の要求が高まっている。そこで、電子機器に搭載する電子デバイスの実装密度を高めるために、電圧が印加されることにより振動する水晶振動子等の振動素子と、振動素子と電気的に接続された電子素子とを１つの振動デバイスの筐体内に設ける技術が開示されている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−１８２５６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
振動素子と接続される電子素子としては、サーミスタ、可変容量素子、抵抗等があり、水晶振動子が用いられる電気回路の構成ごとに、振動素子と接続すべき電子素子の種類が異なる。振動素子と電子素子との接続形態は、電子素子の種類によって異なるので、振動素子と電子素子とを備える従来の振動デバイスでは、振動素子に接続される電子素子の種類に応じて設計された基板が用いられていた。
【０００５】
電子素子の種類に応じて振動デバイスの基板を設計することにより、振動素子と電子素子との接続形態に最適化された基板を用いることができる。しかし、このような場合、電子素子の種類に応じて異なる基板を製造する必要があるので、各基板の量産効果が小さく、振動デバイスのコストを下げることが困難であった。
【０００６】
そこで、本発明はこれらの点に鑑みてなされたものであり、振動素子と電子素子とを備える振動デバイスのコストを下げることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様に係る振動デバイスは、振動素子と、可変容量素子及びサーミスタから選択された一の電子素子と、前記振動素子の一端と接続された第１電極と、前記電子素子の一端と接続された第２電極と、前記振動素子の他端と接続された第３電極と、前記電子素子の他端と接続された第４電極と、前記振動素子と前記第１電極とを接続する第１配線と、前記電子素子と前記第２電極とを接続する第２配線と、前記振動素子と前記第３電極とを接続する第３配線と、前記電子素子が前記サーミスタである場合に前記電子素子と前記第４電極とを接続する第４配線と、前記電子素子が前記可変容量素子である場合に前記電子素子と前記第１電極及び前記振動素子とを接続する第５配線と、を備える。
【０００８】
前記第４配線は、前記電子素子が前記可変容量素子である場合に、前記電子素子と前記第４電極との間で切断されている。前記第５配線は、前記電子素子が前記サーミスタである場合に、前記電子素子と前記第１電極との間で切断されている。
【０００９】
また、上記の振動デバイスは、前記振動素子及び前記電子素子が実装された基板と、前記電子素子の高さよりも高く、前記基板と前記振動素子とを接続する接続部と、を備え、前記電子素子は、少なくとも一部の領域が、前記接続部に接続された前記振動素子と重なる位置において前記基板に実装されていてもよい。
【００１０】
本発明の第２の態様に係る振動デバイス用の基板は、振動素子の一端と接続される第１電極と、可変容量素子及びサーミスタから選択された一の電子素子の一端と接続される第２電極と、前記振動素子の他端と接続される第３電極と、前記電子素子の他端と接続される第４電極と、前記振動素子と前記第１電極とを接続する第１配線と、前記電子素子と前記第２電極とを接続する第２配線と、前記振動素子と前記第３電極とを接続する第３配線と、前記電子素子と前記第４電極とを接続する第４配線と、前記電子素子と前記第１電極及び前記振動素子とを接続する第５配線と、を備える。
【００１１】
本発明の第３の態様に係る振動デバイスの製造方法は、上記の基板を準備する工程と、前記電子素子の種類に応じて、前記第４配線及び前記第５配線のいずれかを切断する工程と、前記基板に前記電子素子を実装する工程と、前記電子素子を実装する工程の後に、前記基板に前記振動素子を実装する工程と、を備える。
【発明の効果】
【００１２】
本発明によれば、振動素子と電子素子とを備える振動デバイスのコストを下げることができるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態に係る振動デバイスの回路構成を示す図である。
【図２】振動デバイスの内部配線パターンを示す図である。
【図３】振動デバイスにおける振動素子を透視した状態の内部配線パターンを示す図である。
【図４】電子素子としてショート抵抗が実装された振動デバイスの回路構成を示す図である。
【図５】振動デバイスの内部配線パターンを示す図である。
【図６】電子素子としてサーミスタが実装された振動デバイスの回路構成を示す図である。
【図７】振動デバイスの内部配線パターンを示す図である。
【図８】電子素子として可変容量素子が実装された振動デバイスの回路構成を示す図である。
【図９】振動デバイスの内部配線パターンを示す図である。
【図１０】第２の実施形態に係る振動デバイスにおける振動素子を透視した状態の内部配線パターンを示す図である。
【発明を実施するための形態】
【００１４】
＜第１の実施形態＞
図１は、第１の実施形態に係る振動デバイス１００の回路構成を示す図である。図２は、振動デバイス１００の内部配線パターンを示す図である。図３は、振動デバイス１００における振動素子１０を透視した状態の内部配線パターンを示す図である。図３（ａ）は平面図であり、図３（ｂ）は、図３（ａ）のＡ−Ａ線断面図である。
【００１５】
以下、図１、図２及び図３を参照して、振動デバイス１００の構成について説明する。
振動デバイス１００は、振動素子１０と、電子素子２０とを備える。振動素子１０は、例えば、水晶振動子、ＭＥＭＳ振動子、圧電振動子等である。振動素子１０及び電子素子２０は、基板５に実装されている。
【００１６】
図２に示すように、振動素子１０は、水晶素板１１と、励振用電極１２とを有する。振動素子１０は、外部からの電圧が励振用電極１２を介して水晶素板１１に印加されると、所定の振動モード及び周波数で振動する。
【００１７】
電子素子２０は、可変容量素子（例えば、バリキャップダイオード）及びサーミスタから選択された素子である。電子素子２０は、抵抗素子であってもよい。電子素子２０として選択される可変容量素子、サーミスタ及び抵抗素子は、基板５に実装された際に基板５に接する面が、ほぼ等しい大きさを有する。
【００１８】
例えば、可変容量素子は、縦１．０ｍｍ×横０．６ｍｍ×高さ０．５ｍｍの直方体形状であり、サーミスタは、縦１．０ｍｍ×横０．５ｍｍ×高さ０．５ｍｍの直方体形状であり、抵抗素子は、縦１．０ｍｍ×横０．５ｍｍ×高さ０．２ｍｍの直方体形状である。このように、電子素子２０は、基板５に接する面として、１．０ｍｍ×０．５ｍｍの抵抗素子と同程度の大きさの面を有する。なお、電子素子２０は、基板５に接する面の大きさが、１．６ｍｍ×０．８ｍｍ等のように、他の大きさであってもよい。
【００１９】
図３（ａ）に示すように、基板５には、振動素子１０を基板５に実装するための接続部３１及び接続部３３が形成されている。接続部３１及び接続部３３は、導電性の部材である。また、基板５には、電子素子２０を基板５に実装するための接続部３２及び接続部３４が形成されている。接続部３２及び接続部３４も、導電性の部材である。
【００２０】
また、基板５には、電極１、電極２、電極３及び電極４が設けられている。図２に示すように、電極１、電極２、電極３及び電極４は、基板５の四隅に形成された導電性の部材により構成されている。
【００２１】
電極１は、振動素子１０の一端と接続されている。電極２は、電子素子２０の一端と接続されている。電極３は、振動素子１０の他端、すなわち、振動素子１０における電極１と接続された側と反対側の端子と接続されている。電極４は、電子素子２０の他端、すなわち、電子素子２０における電極２と接続された側と反対側の端子と接続されている。これらの電極は、電子素子２０の種類に応じて、異なる機能を有する。電子素子２０の種類に応じた電極の機能については後述する。
【００２２】
電極１、電極２、電極３及び電極４は、基板５に形成された導電性の電極パターン４１、電極パターン４２、電極パターン４３及び電極パターン４４、並びに第１配線５１、第２配線５２、第３配線５３、第４配線５４及び第５配線５５を介して、振動素子１０又は電子素子２０に接続されている。第１配線５１は、電極パターン４１及び接続部３１を介して、振動素子１０と電極１とを接続する。第２配線５２は、電極パターン４２及び接続部３２を介して、電子素子２０と電極２とを接続する。第３配線５３は、電極パターン４３及び接続部３３を介して、振動素子１０と電極３とを接続する。
【００２３】
第４配線５４は、電子素子２０がサーミスタ又は抵抗である場合に、電極パターン４４及び接続部３４を介して、電子素子２０と電極４とを接続する。第４配線５４は、電子素子２０が可変容量素子である場合に、電子素子２０と電極４とを接続しない。この場合、第４配線５４の一部が、例えばレーザにより切断されており、電子素子２０と電極４とが電気的に非導通状態になっている。
【００２４】
第５配線５５は、電子素子２０が可変容量素子である場合に、電極パターン４１、接続部３１及び接続部３４を介して、電子素子２０と電極１及び振動素子１０とを接続する。第５配線５５は、電子素子２０がサーミスタ又は抵抗である場合に、電子素子２０と電極１及び振動素子１０とを接続しない。この場合、第５配線５５の一部が、例えばレーザにより切断されており、電子素子２０と電極１及び振動素子１０とが電気的に非導通状態になっている。
【００２５】
図３（ｂ）を参照すると、接続部３１の高さは、電子素子２０の高さよりも大きい。そして、電子素子２０は、少なくとも一部の領域が、接続部３１及び接続部３３に接続された振動素子１０と重なる位置において基板５に実装されている。図３（ｂ）において、電子素子２０は、接続部３１に接続された振動素子１０により全ての領域が重なる位置において基板５に電気的に接続されている。電子素子２０は、振動素子１０と基板５との間に形成される空間に配置されている。振動素子１０と電子素子２０とがこのような構成で配置されることにより、振動デバイス１００の大きさを、振動素子１０のみを搭載する場合とほぼ同等の大きさにすることができる。なお、振動素子１０及び電子素子２０は、基板５に結合された筐体６により覆われている。
【００２６】
図４は、電子素子２０としてショート抵抗２１（０Ω抵抗）が実装された振動デバイス２００の回路構成を示す図である。図５は、振動デバイス２００の内部配線パターンを示す図である。
電子素子２０がショート抵抗２１である場合、第５配線５５は接続部３１と接続部３４との間で切断されており、電極１及び電極３は、外部回路と振動素子１０とを接続する端子として機能する。また、電極２及び電極４は、グランド端子として機能する。
【００２７】
図６は、電子素子２０としてサーミスタ２２が実装された振動デバイス３００の回路構成を示す図である。図７は、振動デバイス３００の内部配線パターンを示す図である。
電子素子２０がサーミスタ２２である場合、電極１及び電極３は、外部回路と振動素子１０とを接続する端子として機能する。電極２は、グランド端子として機能する。電極４は、サーミスタ２２からの出力電圧を外部回路に出力するための端子として機能する。振動デバイス３００は、サーミスタ２２を内蔵しているので、温度補償型水晶振動子（ＴＣＸＯ）に適している。この場合、第５配線５５は、接続部３１と接続部３４との間で切断されている。
【００２８】
図８は、電子素子２０として可変容量素子２３が実装された振動デバイス４００の回路構成を示す図である。図９は、振動デバイス４００の内部配線パターンを示す図である。電子素子２０が可変容量素子２３である場合、電極１及び電極３は、外部回路と振動素子１０とを接続する端子として機能する。電極１は、可変容量素子２３に印加する電圧を入力する端子としても機能する。電極２及び電極４は、グランドとして機能する。振動デバイス４００は、可変容量素子２３を内蔵しているので、電圧制御振動子（ＶＣＯ）に適している。この場合、第４配線５４は、電極パターン４４と接続部３４との間で切断されている。  
【００２９】
［振動デバイス２００、振動デバイス３００及び振動デバイス４００の製造方法］
以下、振動デバイス２００、振動デバイス３００及び振動デバイス４００を製造する方法について説明する。
まず、電極１、電極２、電極３、電極４、第１配線５１、第２配線５２、第３配線５３、第４配線５４及び第５配線５５が形成された基板５を準備する。
【００３０】
次に、電子素子２０の種類に応じて、第４配線５４及び第５配線５５のいずれかを切断する。すなわち、電子素子２０としてショート抵抗２１又はサーミスタ２２が選択された場合には、レーザにより、接続部３１と接続部３４との間で第５配線５５を切断する。電子素子２０として可変容量素子２３が選択された場合には、レーザにより、電極パターン４４と接続部３４との間で第４配線５４を切断する。
【００３１】
続いて、電子素子２０として選択されたショート抵抗２１、サーミスタ２２又は可変容量素子２３を、基板５に実装する。例えば、導電性接着剤を用いて、ショート抵抗２１、サーミスタ２２又は可変容量素子２３を基板５に実装することができる。半田付けにより、ショート抵抗２１、サーミスタ２２又は可変容量素子２３を基板５に実装してもよい。続いて、電子素子２０を基板５に実装した後に、振動素子１０を基板５に実装する。振動素子１０は、例えば半田付けにより基板５に実装される。
【００３２】
以上のとおり、本実施形態に係る振動デバイス１００によれば、振動素子１０とともに搭載する電子素子２０の種類によらず、同一の基板５を用いることができる。したがって、振動デバイス２００、振動デバイス３００及び振動デバイス４００の生産数量の合計量に相当する基板５を量産することができるので、製造コストを下げることができる。
【００３３】
さらに、本実施形態に係る振動デバイス１００によれば、振動素子１０と基板５とを接続する接続部３１及び接続部３３の高さが、電子素子２０の高さよりも大きく、電子素子２０は、振動素子１０と基板５との間の空間に配置されている。したがって、振動デバイス１００が振動素子１０とともに電子素子２０を備えるにもかかわらず、振動デバイス１００が電子素子２０を備えない場合と同程度の大きさとなる。よって、外部回路を設計するユーザは、外部回路の仕様に応じて振動デバイス２００、振動デバイス３００及び振動デバイス４００のいずれか最適な振動デバイスを選択して、回路の小型化を実現することができる。
【００３４】
＜第２の実施形態＞
図１０は、第２の実施形態に係る振動デバイス５００における振動素子を透視した状態の内部配線パターンを示す図である。図１０に示す振動デバイス５００は、第５配線５５の一部が、振動素子１０により覆われる領域の外に形成されている点で、図３に示した振動デバイス１００と異なり、他の点で同じである。このように、第４配線５４の少なくとも一部、及び第５配線５５の少なくとも一部が、振動素子１０により覆われる領域の外に形成されていることにより、振動素子１０を実装した後で、第４配線５４及び第５配線５５の切断状態を確認したり、振動素子１０を実装した後に、第４配線５４及び第５配線５５を切断したりすることが可能になる。
【００３５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３６】
例えば、上記の実施形態においては、電子素子２０が振動素子１０と重なる位置において基板５に実装されていたが、振動素子１０と電子素子２０との位置関係は、上記の構成に限定されるものではない。振動素子１０と電子素子２０とが、基板５における異なる領域において、同じ高さで実装されていてもよい。
【００３７】
また、上記の実施形態においては、第４配線５４及び第５配線５５をレーザにより切断するものとして説明したが、レーザ以外の方法により、これらの配線を切断してもよい。例えば、振動素子１０が電子素子２０に比べて十分に大きい場合、第４配線５４及び第５配線５５の途中にショート抵抗を実装するためのランドを設けて、電子素子２０の種類に応じて、第４配線５４の途中に設けられたランドにショート抵抗を実装するか、第５配線５５の途中に設けられたランドにショート抵抗を実装するかを選択してもよい。
【符号の説明】
【００３８】
１、２、３、４・・・電極
５・・・基板
６・・・筐体
１０・・・振動素子
１１・・・水晶素板
１２・・・励振用電極
２０・・・電子素子
２１・・・ショート抵抗
２２・・・サーミスタ
２３・・・可変容量素子
３１、３２、３３、３４・・・接続部
４１、４２、４３、４４・・・電極パターン
５１・・・第１配線
５２・・・第２配線
５３・・・第３配線
５４・・・第４配線
５５・・・第５配線
１００、２００、３００、４００・・・振動デバイス
【図１】
2015170999.tif 000003
【図２】
2015170999.tif 000004
【図３】
2015170999.tif 000005
【図４】
2015170999.tif 000006
【図５】
2015170999.tif 000007
【図６】
2015170999.tif 000008
【図７】
2015170999.tif 000009
【図８】
2015170999.tif 000010
【図９】
2015170999.tif 000011
【図１０】
2015170999.tif 000012