(57)【要約】【課題】相互容量方式のタッチパネルに接続されるタッチパネル制御回路において、従来よりも外来ノイズを抑制する効果を向上する。【解決手段】タッチパネル制御回路は、複数のＹ電極のそれぞれに接続され所定期間毎に複数のパルスを対応するＹ電極に印加する複数の駆動回路と、複数のＸ電極のそれぞれに接続される複数の検出回路とを有する。検出回路は、Ｙ電極に印加される複数のパルスに同期するタイミングだけでなく、前記パルスが印加されないタイミングにも、接続されるＸ電極の信号のサンプリングを継続するスイッチトキャパシタ回路を備える。スイッチトキャパシタ回路は、例えば積分回路であり、または、ＦＩＲフィルタとＩＩＲフィルタとが前置された積分回路である。【選択図】図９
2015122020.tif 000002
【特許請求の範囲】
【請求項１】
複数のＹ電極と複数のＸ電極が交差する複数の交点のそれぞれに交点容量が形成されたタッチパネルに接続可能であり、前記複数のＹ電極のそれぞれに接続され、所定期間毎に複数のパルスを、対応するＹ電極に印加する複数の駆動回路と、前記複数のＸ電極のそれぞれに接続される複数の検出回路とを有し、
前記検出回路は、前記複数のパルスに同期するタイミングだけでなく前記所定期間内に前記パルスが前記Ｙ電極に印加されないタイミングにも、接続されるＸ電極の信号をサンプリングするスイッチトキャパシタ回路を備える、
タッチパネル制御回路。
【請求項２】
請求項１において、前記タッチパネル制御回路は、前記タッチパネルが表示パネルと重ね合せて実装され、前記表示パネルの表示駆動期間と前記タッチパネルのタッチ検出期間とを時分割するためのタイミング制御を実行可能に構成され、
前記駆動回路は、前記表示駆動期間に前記パルスの出力を停止し、
前記検出回路は、前記表示駆動期間と前記タッチ検出期間に、前記スイッチトキャパシタ回路にＸ電極の信号をサンプリングする動作を継続させる、
タッチパネル制御回路。
【請求項３】
請求項１または請求項２において、シーケンス制御回路をさらに備え、前記シーケンス制御回路は、前記駆動回路と前記検出回路を同一のクロックに同期して制御する、
タッチパネル制御回路。
【請求項４】
請求項１から請求項３のうちのいずれか１項において、前記スイッチトキャパシタ回路がＸ電極の信号をサンプリングする動作は、前記所定期間内に所定の周期で連続的に継続される、
タッチパネル制御回路。
【請求項５】
請求項２において、前記駆動回路と前記検出回路を同一のクロックに同期して制御する、シーケンス制御回路をさらに備え、
前記タッチパネル制御回路には、前記表示パネルに表示される画像の水平同期信号または前記水平同期信号に基づくタイミング制御情報が入力され、前記タッチ検出期間は、前記水平同期信号または前記タイミング制御情報に基づいて制御され、
前記シーケンス制御回路は、前記スイッチトキャパシタ回路によるＸ電極の信号をサンプリングする動作を、前記表示駆動期間と前記タッチ検出期間に前記クロックに基づく所定周期で連続的に継続させ、前記タッチ検出期間に前記駆動回路から前記クロックに基づく前記所定周期で前記パルスを出力させ、前記表示駆動期間に前記駆動回路からの前記パルスの出力を停止させる、
タッチパネル制御回路。
【請求項６】
請求項５において、前記タイミング制御情報は、前記水平同期信号から前記表示駆動期間の開始までの期間を規定する第１情報と、前記水平同期信号から前記タッチ検出期間の開始までの期間を規定する第２情報と、前記パルスの周期とハイ期間を規定する第３情報とを含む、
タッチパネル制御回路。
【請求項７】
請求項６において、前記第１情報、第２情報及び第３情報のうちの少なくとも１つの情報を格納可能な記憶装置を備える、タッチパネル制御回路。
【請求項８】
請求項１において、前記スイッチトキャパシタ回路は、前記所定期間内に前記パルスに同期して前記Ｘ電極に接続されるとともに、前記パルスが入力されない期間にも前記Ｘ電極に接続され、前記Ｘ電極から入力される信号電荷を累積加算する積分回路を含む、
タッチパネル制御回路。
【請求項９】
請求項８において、前記積分回路は、前記パルスの立上りエッジと立下りエッジのそれぞれに応じた期間に前記Ｘ電極に接続され、前記パルスが前記Ｙ電極に印加されない期間にも、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジと立下りエッジのそれぞれに応じた期間に前記Ｘ電極に接続され、立上りエッジに対応する期間に入力される信号電荷を加算するときの極性と、立下りエッジに対応する期間に入力される信号電荷を加算するときの極性とを互いに反転させて、前記累積加算を行う、
タッチパネル制御回路。
【請求項１０】
請求項１において、前記スイッチトキャパシタ回路は、前記所定期間内に前記パルスに同期して前記Ｘ電極に接続されるとともに、前記パルスが前記Ｙ電極に印加されない期間にも前記Ｘ電極に接続され、前記Ｘ電極から入力される信号電荷に対してフィルタ処理を行うスイッチトキャパシタフィルタと、前記スイッチトキャパシタフィルタの出力を累積加算する積分回路を含む、
タッチパネル制御回路。
【請求項１１】
請求項１０において、前記スイッチトキャパシタフィルタは、前記パルスの立上りエッジと立下りエッジのそれぞれに応じた期間に前記Ｘ電極に接続され、前記パルスが前記Ｙ電極に印加されない期間にも、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジと立下りエッジのそれぞれに応じた期間に前記Ｘ電極に接続され、立上りエッジに対応する期間に入力される信号電荷を加算するときの極性と、立下りエッジに対応する期間に入力される信号電荷を加算するときの極性とを互いに反転させて、前記フィルタ処理を行う、
タッチパネル制御回路。
【請求項１２】
請求項８から請求項１１のうちのいずれか１項において、シーケンス制御回路と、アナログディジタル変換回路と、前記複数の検出回路の出力をそれぞれ保持する複数のサンプルホールド回路と、前記複数のサンプルホールド回路のそれぞれに保持される電圧から１の電圧を選択して前記アナログディジタル変換回路に供給する選択回路とをさらに備え、
前記シーケンス回路は、前記複数のＹ電極に対して順次それぞれが所定期間に前記複数のパルスが印加されるように、前記複数の駆動回路をクロックに同期して制御し、前記所定期間毎に前記複数の検出回路を前記クロックに同期して並列動作させ、前記複数の検出回路の出力が順次前記アナログディジタル変換回路に供給されるように、前記選択回路を制御する、
タッチパネル制御回路。
【請求項１３】
請求項１から請求項１２のうちのいずれか１項に記載されるタッチパネル制御回路を単一半導体基板上に備える、半導体集積回路。
【請求項１４】
請求項１３において、前記タッチパネルと重ね合せて構成される表示パネルに接続されて前記表示パネルを駆動し制御可能な表示駆動回路を、さらに前記半導体基板上に備える、半導体集積回路。
【請求項１５】
請求項１４において、前記タッチパネル制御回路を制御可能であり、前記検出回路の出力に基づくデータを読み出し可能なマイクロコントローラを、さらに前記半導体基板上に備える、半導体集積回路。
【請求項１６】
複数のＹ電極と複数のＸ電極が交差する複数の交点のそれぞれに交点容量が形成されたタッチパネルに接続可能であり、前記複数のＹ電極のそれぞれに接続され、所定期間毎に複数のパルスを、対応するＹ電極に印加する複数の駆動回路と、前記複数のＸ電極のそれぞれに複数の入力端子を介して接続される複数の検出回路と、前記駆動回路と前記検出回路の動作シーケンスを制御するシーケンス制御回路とを有し、
前記検出回路は、スイッチトキャパシタ回路と、対応するＸ電極に接続されるための前記入力端子と前記スイッチトキャパシタ回路とを導通させまたは遮断する制御が可能な入力スイッチとを備え、
前記シーケンス制御回路は、前記所定期間に所定周期で繰り返し連続して前記入力スイッチを前記検出回路に対して導通させ遮断する制御を行い、前記駆動回路に対して前記複数のパルスを、前記所定期間に前記所定周期に同期して間欠的に、対応するＹ電極に印加させる、
タッチパネル制御回路。
【請求項１７】
請求項１６において、前記スイッチトキャパシタ回路は、正極側入力が所定電位に固定される第１演算増幅器と、前記第１演算増幅器の負極側入力と出力との間に接続される第１積分容量と、前記第１演算増幅器の負極側入力と出力との間に接続される第１スイッチと、前記入力スイッチとを含んで構成され、前記入力スイッチは前記入力端子と前記第１演算増幅器の負極側入力との間に接続され、
前記シーケンス制御回路は、前記駆動回路に対して前記複数のパルスを、前記所定期間に前記所定周期と同じ周期で間欠的に、対応するＹ電極に印加させ、前記所定期間毎に前記第１スイッチを導通させることにより、前記第１積分容量を放電する、
タッチパネル制御回路。
【請求項１８】
請求項１７において、前記スイッチトキャパシタ回路は、前記第１積分容量の接続方向を反転させる制御を可能に構成され、
前記シーケンス制御回路は、前記検出回路の前記入力スイッチと前記第１スイッチをオン／オフするタイミングと、前記第１積分容量の接続方向を反転させるタイミングとを、前記駆動回路に出力させる前記複数のパルスの立上りエッジと立下りエッジとに同期させて制御し、前記パルスが前記Ｙ電極に印加されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジと立下りエッジのそれぞれに応じたタイミングに前記入力スイッチをオン／オフし、立上りエッジに対応する期間の前記第１積分容量の接続方向と、立下りエッジに対応する期間の前記第１積分容量の接続方向とを互いに反転させる、
タッチパネル制御回路。
【請求項１９】
請求項１６において、前記検出回路は、前記入力スイッチに接続される第１スイッチトキャパシタ回路と、第１サンプルホールド回路と、第２スイッチトキャパシタ回路と、第２サンプルホールド回路と、積分回路と、前記検出回路の出力を保持する第３サンプルホールド回路とが、順次接続され、
前記第１スイッチトキャパシタ回路は、正極側入力が所定電位に固定される第１演算増幅器と、前記第１演算増幅器の負極側入力と出力との間に接続される第１積分容量と、前記第１演算増幅器の負極側入力と出力との間に接続される第１スイッチと、前記入力端子と前記第１演算増幅器の負極側入力との間に接続される第２スイッチとを含んで構成され、前記入力スイッチは、前記入力端子と前記第１演算増幅器の負極側入力との間に接続され、
前記第２スイッチトキャパシタ回路は、正極側入力が所定電位に固定される第２演算増幅器と、前記第２演算増幅器の負極側入力と出力との間に接続され、容量値の一部または全部が制御によって放電可能に構成される第２積分容量と、前記第１サンプルホールド回路の出力と前記第２演算増幅器の負極側入力との間に接続される、第４スイッチとを含んで構成され、
前記積分回路は、正極側入力が所定電位に固定される第３演算増幅器と、前記第３演算増幅器の負極側入力と出力との間に接続される第３積分容量と、前記第３演算増幅器の負極側入力と出力との間に接続される第３スイッチと、前記第２サンプルホールド回路の出力と前記第３演算増幅器の負極側入力との間に接続される第５スイッチとを含んで構成され、
前記シーケンス制御回路は、前記検出回路の前記入力スイッチと前記第１から第５スイッチをそれぞれオン／オフするタイミングと、前記第２積分容量の一部または全部を放電するタイミングとを、前記駆動回路に出力させる前記複数のパルスに同期させ、前記パルスが入力されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときのタイミングに同期させて、連続的に制御する、
タッチパネル制御回路。
【請求項２０】
請求項１９において、前記スイッチトキャパシタ回路は、前記第１積分容量の接続方向を反転させる制御を可能に構成され、
前記シーケンス制御回路は、前記検出回路の前記入力スイッチと前記第１スイッチをオン／オフするタイミングと、前記第２積分容量の一部または全部を放電するタイミングとを、前記駆動回路に出力させる前記複数のパルスの立上りエッジと立下りエッジとに同期させ、前記パルスが入力されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジと立下りエッジのそれぞれに応じたタイミングに同期させて連続的に制御し、
前記シーケンス制御回路は、前記複数のパルスの立上りエッジ、及び、前記パルスが入力されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジのそれぞれに対応するタイミングの前記第１積分容量の接続方向と、前記複数のパルスの立下りエッジ、及び、前記パルスが入力されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときの立下りエッジのそれぞれに対応するタイミングの前記第１積分容量の接続方向とを互いに反転させる、
タッチパネル制御回路。
【請求項２１】
請求項１６から請求項２０のうちのいずれか１項に記載されるタッチパネル制御回路を単一半導体基板上に備える、半導体集積回路。
【請求項２２】
請求項２１において、前記タッチパネルと重ね合せて構成される表示パネルに接続されて前記表示パネルを駆動し制御可能な表示駆動回路を、さらに前記半導体基板上に備える、半導体集積回路。
【請求項２３】
請求項２２において、前記タッチパネル制御回路を制御可能であり、前記検出回路の出力に基づくデータを読み出し可能なマイクロコントローラを、さらに前記半導体基板上に備える、半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タッチパネル制御回路及びそれを備える半導体集積回路に関し、特に表示パネルに重ね合せて実装されたタッチパネルに接続されるタッチパネル制御回路に好適に利用できるものである。
【背景技術】
【０００２】
スマートフォンやタブレット端末に使用される表示パネルにはタッチパネルが重ね合せて実装されており、ユーザが表示画面上を指などでタッチする（接近し、触れるあるいはなぞる）ことにより、機器を操作することができる。タッチパネル制御回路は、タッチパネルに接続されて、ユーザがタッチした表示画面上の座標を検出する。例えば相互容量方式のタッチパネルは、駆動電極としてのＹ電極と検出電極としてのＸ電極が誘電体を挟んで直交するように配置され、それぞれの交差に容量（交点容量）が構成される。交点容量の近傍に指や手による容量が存在すると、当該交点における相互容量は、指や手による容量によって充電される電荷が分割される分だけ、交点容量から減少する。タッチパネル制御回路は、この相互容量の変化がどの交点でどの程度の大きさで発生したかを検出する。
【０００３】
特許文献１に開示されるタッチパネル制御回路は、Ｙ電極から交点容量に対して繰り返しパルス状の交流駆動電圧を印加し、そのときの交点容量の容量値に対応する電荷を転送し、Ｘ電極に接続される積分回路で累積加算して検出する。このとき、印加する駆動交流電圧の振幅を大きくすることにより信号レベル（転送される電荷量）を増大させ、表示パネルを駆動する信号との間でタイミングをずらすことにより表示駆動信号から受ける雑音レベルを低下させ、もって信号／雑音比（Ｓ／Ｎ比）を向上させる。
【０００４】
特許文献２に開示される表示装置では、表示パネルを駆動する期間とタッチセンスを行う期間を時分割することにより、表示駆動を行う信号がタッチ検出に対してノイズとして影響するのを回避する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２３４４７４号公報
【特許文献２】特開２０１２−５９２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び２について本発明者が検討した結果、以下のような新たな課題があることがわかった。
【０００７】
特許文献１及び２では、表示パネルに重ね合せて実装されたタッチパネルに接続されるタッチパネル制御回路において、表示パネルを駆動する信号がタッチ検出に対してノイズとなる点に着目している。即ち、タッチパネルの交点容量に対して、表示パネルから混入するノイズを減らすことができる。
【０００８】
発明者が検討した結果、より過酷な環境では、交点容量に対するノイズにおいて、タッチパネルを操作するユーザの指などから混入するノイズが無視できない程度に大きいことがわかった。例えば、タッチパネルが搭載される機器が、商用電源からの充電器に接続されているときの接地レベルからの機器の電位変動や、電源配線やユーザ自身がアンテナとなって受信する、環境に存在する電磁波からの影響が、ノイズとなって混入する。特許文献１に開示される積分回路はノイズを抑圧する効果を有するが、上記のような過酷な環境では、ノイズ抑圧効果が十分ではない場合があることがわかった。さらに、特許文献１に記載される技術に、特許文献２に記載される時分割動作を組合せることにより、表示パネルから混入するノイズを減らすことができるが、それでもなおノイズ抑圧効果が十分ではない場合があることがわかった。
【０００９】
本発明の目的は、さらに高いノイズ抑圧効果を得ることであり、特に、表示パネルから混入するノイズ以外の外来のノイズをさらに抑圧することである。
【００１０】
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
一実施の形態によれば、下記の通りである。
【００１２】
複数のＹ電極と複数のＸ電極が交差する複数の交点のそれぞれに交点容量が形成されたタッチパネルに接続されるタッチパネル制御回路であって、以下のように構成される。
【００１３】
タッチパネル制御回路は、複数のＹ電極のそれぞれに接続され所定期間毎に複数のパルスを対応するＹ電極に印加する複数の駆動回路と、複数のＸ電極のそれぞれに接続される複数の検出回路とを有する。検出回路は、Ｙ電極に印加される複数のパルスに同期するタイミングだけでなく、前記パルスが印加されないタイミングにも、接続されるＸ電極の信号のサンプリングを継続するスイッチトキャパシタ回路を備える。
【発明の効果】
【００１４】
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
【００１５】
すなわち、Ｙ電極にパルスが印加されない期間にもサンプリングを継続するため、外来ノイズを抑圧する効果を向上することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明が適用される電子機器の一例である表示及び入力装置の全体的な構成を示すブロック図である。
【図２】図２は、タッチパネルの電極構成を例示する平面図である。
【図３】図３は、表示パネルの電極構成を例示する平面図である。
【図４】図４は、タッチパネルコントローラの全体的な構成を例示するブロック図である。
【図５】図５は、タッチパネルの等価回路と検出回路の一例を示すブロック図である。
【図６】図６は、本発明のタッチパネルコントローラを含む表示及び入力装置の構成を例示するブロック図である。
【図７】図７は、検出回路に含まれるスイッチトキャパシタ回路の一例である積分回路の構成例を示す回路図である。
【図８】図８は、従来のタッチパネルコントローラの動作例を示すタイミングチャートである。
【図９】図９は、本発明のタッチパネルコントローラの動作例を示すタイミングチャートである。
【図１０】図１０は、従来の検出回路の周波数特性を表すグラフである。
【図１１】図１１は、本発明の検出回路の周波数特性を表すグラフである。
【図１２】図１２は、実施形態２に係る検出回路（片エッジ検出タイプ）の構成例を表す回路図である。
【図１３】図１３は、実施形態２に係る検出回路（片エッジ検出タイプ）の第1動作モード（ＦＩＲ＋ＩＩＲ＋積分回路）を表すタイミングチャートである。
【図１４】図１４は、実施形態２に係る検出回路の第２動作モード（片エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）を表すタイミングチャートである。
【図１５】図１５は、実施形態２に係る検出回路の第３動作モード（片エッジ検出タイプ積分回路のみ）を表すタイミングチャートである。
【図１６】図１６は、実施形態３に係る検出回路（両エッジ検出タイプ）の構成例を表す回路図である。
【図１７】図１７は、実施形態３に係る検出回路の第４動作モード（両エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）を表すタイミングチャートである。
【図１８】図１８は、実施形態３に係る検出回路の第５動作モード（両エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）を表すタイミングチャートである。
【図１９】図１９は、実施形態３に係る検出回路の第６動作モード（両エッジ検出タイプ積分回路のみ）を表すタイミングチャートである。
【発明を実施するための形態】
【００１７】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１８】
〔１〕＜Ｙ電極の駆動パルスよりも高い周波数でＸ電極をサンプリングする検出回路＞
本願において開示される代表的な実施の形態に係るタッチパネル制御回路（ＴＰＣ，３）は、複数のＹ電極（Ｙ１〜ＹＭ）と複数のＸ電極（Ｘ１〜ＸＮ）が交差する複数の交点のそれぞれに交点容量（Ｃｘｙ）が形成されたタッチパネル（ＴＰ，１）に接続可能であって、以下のように構成される。
【００１９】
前記複数のＹ電極のそれぞれに接続され、所定期間毎に複数のパルスを、対応するＹ電極に印加する複数の駆動回路（３０＿１〜３０＿Ｍ）と、前記複数のＸ電極のそれぞれに接続される複数の検出回路（１０＿１〜１０＿Ｎ）とを有する。
【００２０】
前記検出回路（１０）は、前記複数のパルスに同期するタイミングだけでなく前記所定期間内に前記パルスが前記Ｙ電極に印加されないタイミングにも、接続されるＸ電極の信号をサンプリングするスイッチトキャパシタ回路（１１、１２、１３）を備える。
【００２１】
これにより、さらに高いノイズ抑圧効果を得ることができる。Ｙ電極へのパルス駆動は所定期間内に間欠的に行われるのに対し、検出回路（１０）に含まれるスイッチトキャパシタ回路（１１）によるサンプリングは、Ｙ電極へパルスが印加されない期間にも継続される。このため、表示駆動とタッチ検出を時分割で行う場合に、外来ノイズを抑圧する効果を高めることができる。
【００２２】
〔２〕＜駆動パルスは表示期間に停止・検出は連続動作＞
項１において、前記タッチパネル制御回路は、前記タッチパネルが表示パネル（２）と重ね合せて実装され、前記表示パネルの表示駆動期間と前記タッチパネルのタッチ検出期間とを時分割するためのタイミング制御を実行可能に構成される。
【００２３】
前記駆動回路は、前記表示駆動期間に前記パルスの出力を停止し、前記検出回路は、前記表示駆動期間と前記タッチ検出期間に、前記スイッチトキャパシタ回路にＸ電極の信号をサンプリングする動作を継続させる。
【００２４】
これにより、表示パネルから混入するノイズ以外の外来のノイズをさらに抑圧することができる。
【００２５】
〔３〕＜駆動回路と検出回路を同一クロックに同期して制御＞
項１または項２において、前記タッチパネル制御回路は、シーケンス制御回路（ＳＱＥＮＣ，３０８）をさらに備え、前記シーケンス制御回路は、前記駆動回路と前記検出回路を同一のクロック（ＣＬＫ）に同期して制御する。
【００２６】
これにより、Ｙ電極を駆動するパルスと検出回路のサンプリングとの間のタイミング制御を、簡易な回路で高精度に行うことができる。
【００２７】
〔４〕＜検出回路は連続動作＞
項１から項３のうちのいずれか１項において、前記スイッチトキャパシタ回路がＸ電極の信号をサンプリングする動作は、前記所定期間内に所定の周期で連続的に継続される。
【００２８】
これにより、ノイズ抑圧効果は最大化される。スイッチトキャパシタ回路の周波数特性に、間欠動作に伴う通過特性のピークが発生することがなく、また、標本化周波数が前記所定期間内の前記所定周期で取り得る、最高の周波数となるからである。
【００２９】
〔５〕＜タッチ検出ウィンドウ＞
項２において、前記タッチパネル制御回路は、前記駆動回路と前記検出回路を同一のクロック（ＣＬＫ）に同期して制御する、シーケンス制御回路（ＳＱＥＮＣ，３０８）をさらに備える。
【００３０】
前記タッチパネル制御回路には、前記表示パネルに表示される画像の水平同期信号（Ｈｓｙｎｃ）または前記水平同期信号に基づくタイミング制御情報（ＴＰＣｔｉｍｉｎｇ、ＴＰＣｐａｒａｍ、ＤＰｔｉｍｉｎｇ、ＤＰＣｐａｒａｍ）が入力され、前記タッチ検出期間は、前記水平同期信号または前記タイミング制御情報とに基づいて制御される。
【００３１】
前記シーケンス制御回路は、前記スイッチトキャパシタ回路によるＸ電極の信号をサンプリングする動作を、前記表示駆動期間と前記タッチ検出期間に前記クロックに基づく所定周期で連続的に継続させ、前記タッチ検出期間に前記駆動回路から前記クロックに基づく前記所定周期で前記パルスを出力させ、前記表示駆動期間に前記駆動回路からの前記パルスの出力を停止させる。
【００３２】
これにより、Ｙ電極を駆動するパルスと検出回路のサンプリングとの間のタイミング制御を、簡易な回路で高精度に行うことができる。
【００３３】
〔６〕＜表示駆動／タッチ検出期間を表すタイミング制御情報＞
項５において、前記タイミング制御情報は、前記水平同期信号から前記表示駆動期間の開始までの期間を規定する第１情報（ｂ）と、前記水平同期信号から前記タッチ検出期間の開始までの期間を規定する第２情報（ａ）と、前記パルスの周期とハイ期間を規定する第３情報（ｃ）とを含む（図９参照）。
【００３４】
これにより、Ｙ電極を駆動するパルスと検出回路のサンプリングとの間のタイミングを、より簡易な回路で確実に制御することができる。
【００３５】
〔７〕＜タイミング制御レジスタ＞
項６において、前記タッチパネル制御回路は、前記第１情報、第２情報及び第３情報のうちの少なくとも１つの情報を格納可能な記憶装置（ＣＲＥＧ，３２０）を備える。
【００３６】
これにより、Ｙ電極を駆動するパルスと検出回路のサンプリングとの間のタイミングを、プログラマブルに制御することができる。記憶装置（ＣＲＥＧ，３２０）は、例えばレジスタで構成される。
【００３７】
〔８〕＜積分回路＞
項１から項７のうちのいずれか１項において、前記スイッチトキャパシタ回路は、前記所定期間内に前記パルスに同期して前記Ｘ電極に接続されるとともに、前記パルスが入力されない期間にも前記Ｘ電極に接続され、前記Ｘ電極から入力される信号電荷を累積加算する積分回路（１３）を含む（図１２、１５参照）。
【００３８】
これにより、表示駆動とタッチ検出を時分割で行う場合に、ノイズ抑圧効果を高めることができる。
【００３９】
〔９〕＜両エッジ検出タイプの積分回路＞
項８において、前記積分回路は、前記パルスの立上りエッジと立下りエッジのそれぞれに応じた期間に前記Ｘ電極に接続され、前記パルスが前記Ｙ電極に印加されない期間にも、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジと立下りエッジのそれぞれに応じた期間に前記Ｘ電極に接続され、立上りエッジに対応する期間に入力される信号電荷を加算するときの極性と、立下りエッジに対応する期間に入力される信号電荷を加算するときの極性とを互いに反転させて、前記累積加算を行う（図１６、１９参照）。
【００４０】
これにより、表示駆動とタッチ検出を時分割で行う場合に、さらにノイズ抑圧効果を高めることができ、また、１個のパルスに対して立上りと立下りの２度サンプリングを行うので、信号レベルを増大させ、タッチ検出の感度を向上することができる。
【００４１】
〔１０〕＜スイッチトキャパシタフィルタ＋積分回路＞
項１から項７のうちのいずれか１項において、前記スイッチトキャパシタ回路は、前記所定期間内に前記パルスに同期して前記Ｘ電極に接続されるとともに、前記パルスが前記Ｙ電極に印加されない期間にも前記Ｘ電極に接続され、前記Ｘ電極から入力される信号電荷に対してフィルタ処理を行うスイッチトキャパシタフィルタ（１１、１２）と、前記スイッチトキャパシタフィルタの出力を累積加算する積分回路（１３）を含む（図１２〜１５参照）。
【００４２】
これにより、スイッチトキャパシタフィルタ（ＳＣＦ：Switched Capacitor Filter）と積分回路で構成される検出回路の、ノイズ抑圧効果をさらに高めることができる。
【００４３】
〔１１〕＜両エッジ検出タイプのスイッチトキャパシタフィルタ＞
項１０において、前記スイッチトキャパシタフィルタは、前記パルスの立上りエッジと立下りエッジのそれぞれに応じた期間に前記Ｘ電極に接続され、前記パルスが前記Ｙ電極に印加されない期間にも、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジと立下りエッジのそれぞれに応じた期間に前記Ｘ電極に接続され、立上りエッジに対応する期間に入力される信号電荷を加算するときの極性と、立下りエッジに対応する期間に入力される信号電荷を加算するときの極性とを互いに反転させて、前記フィルタ処理を行う（図１６〜１９参照）。
【００４４】
これにより、スイッチトキャパシタフィルタ（ＳＣＦ）と積分回路で構成される検出回路のノイズ抑圧効果を高めることができ、また、１個のパルスに対して立上りと立下りの２度サンプリングを行うので、信号レベルを増大させ、タッチ検出の感度を向上することができる。
【００４５】
〔１２〕＜＋ＳＨ＋セレクタ＋ＡＤＣ＞
項８から項１１のうちのいずれか１項において、シーケンス制御回路（ＳＱＥＮＣ，３０８）と、アナログディジタル変換回路（３０４）と、前記複数の検出回路の出力をそれぞれ保持する複数のサンプルホールド回路（１４）と、前記複数のサンプルホールド回路のそれぞれに保持される電圧から１の電圧を選択して前記アナログディジタル変換回路に供給する選択回路（３０３）とをさらに備える。
【００４６】
前記シーケンス回路は、前記複数のＹ電極（Ｙ１〜ＹＭ）に対して順次それぞれが所定期間に前記複数のパルスが印加されるように、前記複数の駆動回路（３０＿１〜３０＿Ｍ）をクロック（ＣＬＫ）に同期して制御し、前記所定期間毎に前記複数の検出回路（１０＿１〜１０＿Ｎ）を前記クロックに同期して並列動作させ、前記複数の検出回路の出力が順次前記アナログディジタル変換回路に供給されるように、前記選択回路を制御する。
【００４７】
これにより、２次元に配置される交差容量それぞれの容量変化を、１個のアナログディジタル変換器によって順次測定することができ、タッチ座標の検出等の処理を、ディジタル信号処理によって行うためのディジタルデータを供給することができる。
【００４８】
〔１３〕＜タッチパネルコントローラＩＣ＞
本願において開示される代表的な実施の形態に係る半導体集積回路は、項１から項１２のうちのいずれか１項に記載されるタッチパネル制御回路（ＴＰＣ，３）を単一半導体基板上に備える、半導体集積回路（３、１０１、１０２）である。
【００４９】
これにより、ノイズ耐性が高いタッチパネル制御回路を備える、半導体集積回路（ＩＣ: Integrated Circuit）としてタッチパネルコントローラＩＣが提供される。
【００５０】
〔１４〕＜表示ドライバ＋タッチパネルコントローラＩＣ＞
項１３において、前記タッチパネルと重ね合せて構成される表示パネルに接続されて駆動、制御可能な表示駆動回路（ＤＰＣ，４）を、さらに前記半導体基板上に備える、半導体集積回路（１０１、１０２）である。
【００５１】
これにより、表示パネルとタッチパネルが積層され一体として構成された表示・タッチパネルに接続される集積された半導体集積回路（ＩＣ）が提供され、表示駆動とタッチセンス制御を互いに連携させることが容易になる。
【００５２】
〔１５〕＜表示ドライバ＋タッチパネルコントローラ＋マイコンＩＣ＞
項１４において、前記タッチパネル制御回路を制御可能であり、前記検出回路の出力に基づくデータを読み出し可能なマイクロコントローラ（ＳＭＰＵ，５）を、さらに前記半導体基板上に備える、半導体集積回路（１０２）である。
【００５３】
これにより、さらにマイクロコントローラが同一チップに集積された半導体集積回路（ＩＣ）が提供され、表示駆動とタッチセンス制御を互いに連携させることがさらに容易になり、外付けされるアプリケーションプロセッサの負担を軽減することができる。
【００５４】
〔１６〕＜Ｙ電極の駆動パルスよりも高い周波数でＸ電極をサンプリングする検出回路＞
本願において開示される代表的な実施の形態に係るタッチパネル制御回路（ＴＰＣ，３）は、複数のＹ電極（Ｙ１〜ＹＭ）と複数のＸ電極（Ｘ１〜ＸＮ）が交差する複数の交点のそれぞれに交点容量（Ｃｘｙ）が形成されたタッチパネル（ＴＰ，１）に接続可能であって、以下のように構成される。
【００５５】
前記複数のＹ電極のそれぞれに接続され、所定期間毎に複数のパルスを、対応するＹ電極に印加する複数の駆動回路（３０＿１〜３０＿Ｍ）と、前記複数のＸ電極のそれぞれに複数の入力端子（ＰＸ１〜ＰＸＮ）を介して接続される複数の検出回路（１０＿１〜１０＿Ｎ）と、前記駆動回路と前記検出回路の動作シーケンスを制御するシーケンス制御回路（ＳＱＥＮＣ，３０８）とを有する。
【００５６】
前記検出回路は、スイッチトキャパシタ回路（１１、１２、１３）と、対応するＸ電極に接続されるための前記入力端子と前記スイッチトキャパシタ回路とを導通させまたは遮断する制御が可能な入力スイッチ（Ｓ２）とを備える。
【００５７】
前記シーケンス制御回路は、前記所定期間に所定周期で繰り返し連続して前記入力スイッチを前記検出回路に対して導通させ遮断する制御を行い、前記駆動回路に対して前記複数のパルスを、前記所定期間に前記所定周期に同期して間欠的に、対応するＹ電極に印加させる。
【００５８】
これにより、さらに高いノイズ抑圧効果を得ることができる。検出回路に含まれるスイッチトキャパシタ回路によるサンプリングは、所定期間内に連続して継続されるのに対し、Ｙ電極へのパルス駆動は間欠的に行われるため、表示駆動とタッチ検出を時分割で行う場合にも、ノイズ抑圧効果を高めることができる。
【００５９】
〔１７〕＜積分回路＞
項１６において、前記スイッチトキャパシタ回路は、正極側入力が所定電位（ＶＨＳＰ）に固定される第１演算増幅器（ＡＭＰ１）と、前記第１演算増幅器の負極側入力と出力との間に接続される第１積分容量（Ｃｓ１）と、前記第１演算増幅器の負極側入力と出力との間に接続される第１スイッチ（Ｓ１）と、前記入力スイッチ（Ｓ２）とを含んで構成され、前記入力スイッチは前記入力端子と前記第１演算増幅器の負極側入力との間に接続される（図１２参照）。
【００６０】
前記シーケンス制御回路は、前記駆動回路に対して前記複数のパルスを、前記所定期間に前記所定周期と同じ周期で間欠的に、対応するＹ電極に印加させ、前記所定期間毎に前記第１スイッチを導通させることにより、前記第１積分容量を放電する（図１５参照）。
【００６１】
これにより、スイッチトキャパシタ回路は、積分回路として構成される。表示駆動とタッチ検出を時分割で行う場合に、従来の積分回路よりもノイズ抑圧効果を高めることができる。
【００６２】
〔１８〕＜積分回路（Dual Edge Type）＞
項１７において、前記スイッチトキャパシタ回路は、前記第１積分容量の接続方向を反転させる制御を可能に構成される（図１６参照）。
【００６３】
前記シーケンス制御回路は、前記検出回路の前記入力スイッチと前記第１スイッチをオン／オフするタイミングと、前記第１積分容量の接続方向を反転させるタイミングとを、前記駆動回路に出力させる前記複数のパルスの立上りエッジと立下りエッジとに同期させて制御する。前記シーケンス制御回路は、前記パルスが入力されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジと立下りエッジのそれぞれに応じたタイミングに前記入力スイッチをオン／オフし、立上りエッジに対応する期間の前記第１積分容量の接続方向と、立下りエッジに対応する期間の前記第１積分容量の接続方向とを互いに反転させる（図１９参照）。
【００６４】
これにより、同じ時間内での積算回数を従来の積分回路の２倍に増やすことができ、タッチ検出の感度を向上することができる。
【００６５】
〔１９〕＜ＦＩＲ＋ＩＩＲ＋積分回路＞
項１６において、前記検出回路は、前記入力スイッチに接続される第１スイッチトキャパシタ回路（１１）と、第１サンプルホールド回路（Ｓ４１，Ｃｓｈ１）と、第２スイッチトキャパシタ回路（１２）と、第２サンプルホールド回路（Ｓ４３，Ｃｓｈ２）と、積分回路（１３）と、前記検出回路の出力を保持する第３サンプルホールド回路（１４）とが、順次接続される（図１２参照）。
【００６６】
前記第１スイッチトキャパシタ回路は、正極側入力が所定電位（ＶＨＳＰ）に固定される第１演算増幅器（ＡＭＰ１）と、前記第１演算増幅器の負極側入力と出力との間に接続される第１積分容量（Ｃｓ１）と、前記第１演算増幅器の負極側入力と出力との間に接続される第１スイッチ（Ｓ１）と、前記入力端子と前記第１演算増幅器の負極側入力との間に接続される第２スイッチ（Ｓ２）とを含んで構成され、前記入力スイッチは、前記入力端子（ＰＸ１）と前記第１演算増幅器の負極側入力との間に接続される。
【００６７】
前記第２スイッチトキャパシタ回路は、正極側入力が所定電位（ＶＨＳＰ）に固定される第２演算増幅器（ＡＭＰ２）と、前記第２演算増幅器の負極側入力と出力との間に接続され、容量値の一部または全部が制御によって放電可能に構成される第２積分容量（Ｃｓ２ａ，Ｃｓ２ｂ）と、前記第１サンプルホールド回路の出力と前記第２演算増幅器の負極側入力との間に接続される、第４スイッチ（Ｓ４２）とを含んで構成される。
【００６８】
前記積分回路は、正極側入力が所定電位（ＶＨＳＰ）に固定される第３演算増幅器（ＡＭＰ３）と、前記第３演算増幅器の負極側入力と出力との間に接続される第３積分容量（Ｃｓ３）と、前記第３演算増幅器の負極側入力と出力との間に接続される第３スイッチ（Ｓ１４）と、前記第２サンプルホールド回路の出力と前記第３演算増幅器の負極側入力との間に接続される第５スイッチ（Ｓ４４）とを含んで構成される。
【００６９】
前記シーケンス制御回路は、前記検出回路の前記入力スイッチと前記第１から第５スイッチをそれぞれオン／オフするタイミングと、前記第２積分容量の一部または全部を放電するタイミングとを、前記駆動回路に出力させる前記複数のパルスに同期させ、前記パルスが入力されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときのタイミングに同期させて、連続的に制御する（図１３〜１４参照）。
【００７０】
これにより、スイッチトキャパシタ回路は、ＦＩＲフィルタとして動作可能な第１スイッチトキャパシタ回路と、ＩＩＲフィルタとして動作可能な第２スイッチトキャパシタ回路と、積分回路とによって構成される。表示駆動とタッチ検出を時分割で行う場合に、従来の積分回路よりもノイズ抑圧効果を高めることができる。
【００７１】
〔２０〕＜ＦＩＲ（Dual Edge Type）＋ＩＩＲ＋積分回路＞
項１９において、前記スイッチトキャパシタ回路は、前記第１積分容量の接続方向を反転させる制御を可能に構成される（図１６参照）。
【００７２】
前記シーケンス制御回路は、前記検出回路の前記入力スイッチと前記第１スイッチをオン／オフするタイミングと、前記第２積分容量の一部または全部を放電するタイミングとを、前記駆動回路に出力させる前記複数のパルスの立上りエッジと立下りエッジとに同期させ、前記パルスが入力されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジと立下りエッジのそれぞれに応じたタイミングに同期させて連続的に制御する。
【００７３】
前記シーケンス制御回路は、前記複数のパルスの立上りエッジ、及び、前記パルスが入力されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときの立上りエッジのそれぞれに対応するタイミングの前記第１積分容量の接続方向と、前記複数のパルスの立下りエッジ、及び、前記パルスが入力されない期間には、前記パルスがそのままの周期で継続されたものと仮定したときの立下りエッジのそれぞれに対応するタイミングの前記第１積分容量の接続方向とを互いに反転させる、（図１７〜１８参照）。
【００７４】
これにより、初段のＦＩＲフィルタへの同じ時間内での入力回数を従来の２倍に増やすことができ、タッチ検出の感度を向上することができる。
【００７５】
〔２１〕＜タッチパネルコントローラＩＣ＞
本願において開示される代表的な実施の形態に係る半導体集積回路は、項１６から項２０のうちのいずれか１項に記載されるタッチパネル制御回路（ＴＰＣ，３）を単一半導体基板上に備える、半導体集積回路（３、１０１、１０２）である。
【００７６】
これにより、ノイズ耐性が高いタッチパネル制御回路を備える、タッチパネルコントローラＩＣが提供される。
【００７７】
〔２２〕＜表示ドライバ＋タッチパネルコントローラＩＣ＞
項２１において、前記タッチパネルと重ね合せて構成される表示パネルに接続されて前記表示パネルを駆動し制御可能な表示駆動回路（ＤＰＣ，４）を、さらに前記半導体基板上に備える、半導体集積回路（１０１、１０２）である。
【００７８】
これにより、表示パネルとタッチパネルが積層され一体として構成された表示・タッチパネルに接続される集積された半導体集積回路（ＩＣ）が提供され、表示駆動とタッチセンス制御を互いに連携させることが容易になる。
【００７９】
〔２３〕＜表示ドライバ＋タッチパネルコントローラ＋マイコンＩＣ＞
項２２において、前記タッチパネル制御回路を制御可能であり、前記検出回路の出力に基づくデータを読み出し可能なマイクロコントローラ（ＳＭＰＵ，５）を、さらに前記半導体基板上に備える、半導体集積回路（１０２）である。
【００８０】
これにより、さらにマイクロコントローラが同一チップに集積された半導体集積回路（ＩＣ）が提供され、表示駆動とタッチセンス制御を互いに連携させることがさらに容易になり、外付けされるアプリケーションプロセッサの負担を軽減することができる。
【００８１】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００８２】
〔実施形態１〕＜Ｙ電極の駆動パルス停止期間もサンプリングを継続する検出回路＞
図１には本発明が適用される表示及び入力装置１００の全体的な構成が例示される。同図に示される表示及び入力装置１００は本発明に係る電子機器の一例であり、例えばＰＤＡ（Personal Digital Assistant）や携帯電話機などの携帯端末の一部を構成し、タッチパネル（ＴＰ）１、表示パネル（ＤＰ）２、タッチパネルコントローラ（ＴＰＣ）３、表示パネルコントローラ（ＤＰＣ）４、サブプロセッサ（ＳＭＰＵ）５、及びホストプロセッサ（ＨＭＰＵ）６を備える。タッチパネルコントローラ３及び表示パネルコントローラ４、更に必要に応じてサブプロセッサ５を含めて、１個の半導体チップに形成し、又は例えばマルチチップモジュールとして１個のパッケージに搭載して、単一の半導体装置１０１，１０２として実現することができる。例えば、タッチパネルコントローラ３及び表示パネルコントローラ４を１チップのＩＣ１０１として実装することにより、表示パネル２とタッチパネル１が積層され一体として構成された、例えばインセルタイプの表示・タッチパネルに接続され、表示駆動とタッチセンス制御を互いに連携させることが容易になる。また、さらにサブプロセッサ（ＳＭＰＵ）５が同一チップ１０２に集積されることにより、表示駆動とタッチセンス制御を互いに連携させることがさらに容易になり、外付けされるホストプロセッサ（ＨＭＰＵ）６の負担を軽減することができる。
【００８３】
タッチパネル１はマルチタッチ検出を可能にする相互容量方式のタッチパネルであって、複数の駆動電極（Ｙ電極）と複数の検出電極（Ｘ電極）によって形成された複数の交差部を備える。交差部には容量成分（交差容量）が形成されている。タッチパネルコントローラ３は駆動電極に順次駆動パルスを供給し、これによって検出電極から順次得られる信号に基づいて、各交差部における容量成分の変動に応じた検出データを得る。サブシステム用のマイクロプロセッサであるサブプロセッサ（ＳＭＰＵ）５はタッチパネル１の駆動を制御し、タッチパネルコントローラ３が取得した検出データから、タッチの状態や座標を検出する処理を行う。例えば、検出データに対してディジタルフィルタ演算を行い、これによってノイズが除去されたデータに基づいて容量変動が生じた交差部の位置座標を演算する。要するに、交差部のどの位置で浮遊容量が変化したか、即ち、交差部のどの位置で指が近接したか（タッチされたか、接触イベントが発生したか）を示すために、接触イベントが発生したときの位置座標を演算する。
【００８４】
タッチパネル１は透過性（透光性）の電極や誘電体膜を用いて構成され、例えば表示パネル２の表示面に重ねて配置される。タッチパネル１と表示パネル２は、一体として実装されたインセル構成でも良いし、タッチパネル１と上面に設置されるカバーガラスとが一体化されたカバーガラス一体構成であってもよい。
【００８５】
ホストプロセッサ（ＨＭＰＵ）６は表示データを生成し、表示パネルコントローラ４はホストプロセッサ６から受け取った表示データを表示パネル２に表示するための表示制御を行う。ホストプロセッサ６は、接触イベントが発生したときの位置座標のデータをサブプロセッサ５から取得し、表示パネル２における位置座標のデータと表示パネルコントローラ４に与えて表示させた表示画面との関係から、タッチパネル１の操作による入力を解析する。
【００８６】
特に制限されないが、ホストプロセッサ６には夫々図示を省略する、通信制御ユニット、画像処理ユニット、音声処理ユニット、及びその他アクセラレータなどが内蔵され或いは接続されることによって、例えば携帯端末が構成される。
【００８７】
図２にはタッチパネル１の電極構成が例示される。タッチパネル１は横方向に形成された多数の駆動電極（Ｙ電極）Ｙ１〜ＹＭ（Ｙ電極Ｙｍとも記す）と、縦方向に形成された多数の検出電極（Ｘ電極）Ｘ１〜ＸＮ（Ｘ電極Ｘｎとも記す）とが相互に電気的に絶縁されて構成される。Ｘ電極とＹ電極の交差部には各電極の容量電極を介して交点容量が形成される。交点容量に指などの物体が近接すると、当該物体を容量電極とする浮遊容量が前記交点容量に加わることになる。Ｙ電極Ｙ１〜ＹＭは、例えばその配列順にタッチパネルコントローラ３から駆動パルスが印加されて駆動される。図２には、電極形状が菱形のタッチパネル１が示されるが、電極形状は格子型等他の形状でもよい。
【００８８】
図３には表示パネル２の電極構成が例示される。同図に示される表示パネル２の表示サイズは例えばＶＧＡである４８０ＲＧＢ×６４０の規模とされる。表示パネル２は横方向に形成された走査電極としてのゲート電極Ｇ１〜Ｇ６４０と縦方向に形成された信号電極としてのドレイン電極Ｄ１〜Ｄ１４４０とが配置され、その交点部分には選択端子が対応する走査電極に接続され、入力端子が対応する信号電極に接続された多数の表示セルが配置される。ゲート電極Ｇ１〜Ｇ６４０は、例えばその配列順に表示パネルコントローラ４から走査パルスが印加されて駆動（走査駆動）される。ドレイン電極Ｄ１〜Ｄ１４４０にはゲート電極の走査駆動に同期して走査駆動ラインの階調データが供給される。表示パネル２の表示サイズは、図示された上記表示サイズに制限されず、任意である。
【００８９】
図４にはタッチパネルコントローラ３の全体的な構成が例示される。タッチパネルコントローラ３は駆動回路（ＹＤＲＶ）３００、検出回路（ＳＥＮＳ）３０１、サンプルホールド回路（ＳＨ）３０２、セレクタ（ＳＬＣＴ）３０３、アナログ／ディジタル変換回路（ＡＤＣ、以後ＡＤ変換回路と略す）３０４、ＲＡＭ（Random Access Memory）３０５、バスインタフェース回路（ＢＩＦ）３０６、及び制御回路としてのシーケンス制御回路（ＳＱＥＮＣ）３０８を有する。シーケンス制御回路（ＳＱＥＮＣ）３０８は、制御シーケンスをプログラマブルに設定することができる、制御レジスタ（ＣＲＥＧ）３２０が備えて構成されると好適である。制御レジスタ（ＣＲＥＧ）３２０は、不揮発性の記憶素子で構成されても良いし、揮発性の記憶素子で構成され、サブプロセッサ（ＳＭＰＵ）５等によって初期化或いは適宜変更することが可能なように構成されても良い。
【００９０】
駆動回路３００はタッチ検出のために、Ｙ電極Ｙ１〜ＹＭに駆動パルスを順次出力する動作を、所定タイミングで繰返す。Ｙ電極毎に供給される駆動パルスは一定の複数パルス数に制御される。Ｘ電極Ｘ１〜ＸＮには、交点容量を介して駆動パルスに同期した信号が現れる。交点容量にユーザの指などが触れまたは近づくと、駆動パルスから交点容量に充電された電荷が奪われる。検出回路３０１には、駆動パルスに同期してＸ電極Ｘ１〜ＸＮに生ずる電荷の移動に伴って発生する信号が入力される。検出回路３０１は、Ｘ電極からの入力信号が入力されるスイッチトキャパシタ回路を含んで構成される。検出回路３０１から出力される検出信号Ｖｏｕｔ１〜Ｖｏｕｔｎは検出電極毎にサンプルホールド回路３０２に保持され、保持された検出信号はセレクタ３０３で選択され、選択された検出信号はＡＤ変換回路３０４でディジタルの検出データＤｏｕｔに変換される。変換された検出データはＲＡＭ３０５に蓄積される。ＲＡＭ３０５に蓄積された検出データはバスインタフェース回路３０６を介してサブプロセッサ５に供給され、タッチ座標の演算に供される。
【００９１】
シーケンス制御回路３０８は制御信号Ｃｓｉｇ１〜Ｃｓｉｇ６を用いて駆動回路３００、検出回路３０１、サンプルホールド回路３０２、セレクタ３０３、ＡＤ変換回路３０４及びバスインタフェース回路３０６の動作を制御し、また、制御信号Ｃｓｉｇ７によってＲＡＭ３０５のアクセス制御を行う。特に制限されないが、駆動回路３００がＹ電極に出力する駆動パルスのパルス電圧Ｖｂｓｔ、検出回路３０１が入力するＸ電極の初期化電圧（プリチャージ電圧）ＶＨＳＰ、及びその他の電源電圧ＶＣＩはタッチパネルコントローラ３の外部から供給される。
【００９２】
図５にはタッチパネル１の等価回路と検出回路３０１の一例が示される。タッチパネル１には、Ｙ電極Ｙ１〜ＹＭとＸ電極Ｘ１〜ＸＮ電極がマトリクス状に配置され、その交差部には、交点容量（相互容量）Ｃｘｙが形成される。駆動回路３００には、Ｙ電極Ｙ１〜ＹＭそれぞれに対して、制御信号Ｃｓｉｇ１に基づいて、駆動パルスを供給する駆動アンプ３０＿1〜３０＿Ｍが含まれる。
【００９３】
検出回路３０１には、Ｘ電極Ｘ１〜ＸＮのそれぞれに対応する検出回路１０＿１〜１０＿Ｎが含まれる。Ｙ電極にパルスが印加されると、交差容量Ｃｘｙに対応する電荷がＸ電極Ｘ１〜ＸＮから検出回路１０＿１〜１０＿Ｎのそれぞれに並列に入力される。検出回路１０＿１〜１０＿Ｎのそれぞれは、スイッチトキャパシタ回路１１、１２、１３を含んで構成される。検出回路１０＿１〜１０＿Ｎの出力は、それぞれサンプルホールド回路１４＿１〜１４＿Ｎに転送され電圧値として保持される。セレクタ（ＳＬＣＴ）３０３は、サンプルホールド回路１４＿１〜１４＿Ｎに保持される電圧値を、制御信号Ｃｓｉｇ４に基づいて順次選択して、ＡＤ変換回路３０４に入力する。なお、本明細書では、Ｘ電極に対応する個々の検出回路を指すときは符号１０または符号１０＿１〜１０＿Ｎを用い、検出回路１０＿１〜１０＿Ｎを含む検出回路全体を指すときは符号３０１を用いる。また同様に、Ｘ電極に対応する個々のサンプルホールド回路を指すときは符号１４または符号１４＿１〜１４＿Ｎを用い、サンプルホールド回路１４＿１〜１４＿Ｎを含むサンプルホールド回路全体を指すときは符号３０２を用いる。
【００９４】
本発明の検出回路１０は、Ｙ電極に印加される複数のパルスに同期するタイミングだけでなく、そのパルスがされないタイミングにも、接続されるＸ電極の信号をサンプリングするスイッチトキャパシタ回路１１、１２、１３を備える。スイッチトキャパシタ回路は、例えば積分回路１３であり、またはスイッチトキャパシタフィルタ１１と１２とが前置された積分回路である。
【００９５】
これにより、従来よりも高いノイズ抑圧効果を得ることができる。従来のタッチ検出回路は、Ｙ電極を駆動するパルスが印加される毎に、サンプリング動作を行っていた。例えば特許文献１の図５に示されるように、サンプリング動作を行う積分回路はＸ電極に直結され、Ｙ電極にパルスが印加されるときに入力される信号電荷を積分する。このとき、特許文献２に開示される表示装置のように、表示駆動を行う信号がタッチ検出に対してノイズとして影響するのを回避するために、表示パネルを駆動する期間とタッチセンスを行う期間を時分割する場合には、表示期間にＹ電極へのパルスの印加が停止されると同時にサンプリング動作も停止される。
【００９６】
これに対し、本発明のタッチパネルコントローラ３では、Ｙ電極へのパルス駆動が表示パネル２の表示駆動期間に停止されるために間欠的に行われるのに対し、検出回路１０に含まれるスイッチトキャパシタ回路によるサンプリングは、Ｙ電極へパルスが印加されない期間にも継続される。このため、表示駆動とタッチ検出を時分割で行う場合に、ノイズ抑圧効果を高めることができる。その原理については以下に詳述する。
【００９７】
本発明のタッチパネルコントローラ３の動作について、さらに詳しく説明する。
【００９８】
図６は、本発明のタッチパネルコントローラ３を含む表示及び入力装置１００の構成を例示するブロック図である。表示装置１００は、タッチパネルコントローラ３と表示パネルコントローラ４とを単一チップに含むＩＣ１０１と、ホストプロセッサ（ＨＭＰＵ）６、サブプロセッサ（ＳＭＰＵ）５等を含んで構成される。サブプロセッサ（ＳＭＰＵ）５も同一チップに集積したＩＣ１０２としてもよい。ＩＣ１０１またはＩＣ１０２には、ホストプロセッサ（ＨＭＰＵ）６からクロックＣＬＫ＿ｈｏｓｔと、外部同期のタイミング信号である垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃが供給され、さらに、タッチパネルコントローラ３と表示パネルコントローラ４のそれぞれに、直接またはサブプロセッサ（ＳＭＰＵ）５を介して、制御コマンドや制御パラメータ、表示データなどを供給し、タッチ検出データなどを受信するための通信路Ｃｃｏｍが設けられている。タッチパネルコントローラ３には、クロックＣＬＫと、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃと、表示駆動とタッチ検出を時分割で行うためのタイミング情報が供給される。クロックとして、ホストプロセッサ（ＨＭＰＵ）６から供給されるクロックＣＬＫ＿ｈｏｓｔが入力されても良いし、表示パネルコントローラ４に内蔵される発振回路（ＯＳＣ）４１０で発振・生成されたクロックＣＬＫが供給されても良い。タッチパネルコントローラ３には、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃに代えて、表示タイミング信号（ＤＰＣｔｉｍｉｎｇ）やタッチ検出タイミング信号（ＴＰＣｔｉｍｉｎｇ）が供給されても良い。表示タイミング信号（ＤＰＣｔｉｍｉｎｇ）やタッチ検出タイミング信号（ＴＰＣｔｉｍｉｎｇ）は、表示パネルコントローラ４において、水平同期信号Ｈｓｙｎｃから生成することができる。表示駆動とタッチ検出を時分割で行うためのタイミング情報としては、表示パネルコントローラ４が表示駆動を行う期間を表す表示タイミング情報（ＤＰＣｐａｒａｍ）と、表示パネルコントローラ４が表示駆動を停止する期間を表すタッチ検出タイミング情報（ＴＰＣｐａｒａｍ）との一方または両方が供給される。表示タイミング情報とタッチ検出タイミング情報は、例えば水平同期信号ＨＳｙｎｃまたは表示タイミング信号（ＤＰＣｔｉｍｉｎｇ）やタッチ検出タイミング信号（ＴＰＣｔｉｍｉｎｇ）を基準として規定されるパラメータであってもよい。タイミング情報を規定するパラメータは、タッチパネルコントローラ３内のシーケンス制御回路（ＳＱＥＮＣ）３０８に備えられる制御レジスタ３２０に格納される。図６には、表示パネルコントローラ４がクロックを生成する発振回路（ＯＳＣ）４１０を備える例を示したが、タッチパネルコントローラ３側にクロック生成回路を備えても良い。表示パネルコントローラ４とタッチパネルコントローラ３は、互いに非同期で動作することができ、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃなどタイミング信号は、授受されるときに同期化処理される。
【００９９】
タッチパネルコントローラ３において、シーケンス制御回路３０８は例えば入力されるクロックＣＬＫに同期して動作する回路で構成され、制御信号Ｃｓｉｇ１〜Ｃｓｉｇ７を用いて駆動回路３００、検出回路３０１、サンプルホールド回路３０２、セレクタ３０３、ＡＤ変換回路３０４、バスインタフェース回路３０６及びＲＡＭ３０５の動作を制御する。特に、駆動回路３００と検出回路３０１とサンプルホールド回路３０２を制御する制御信号Ｃｓｉｇ１〜Ｃｓｉｇ３は、互いに同期して動作させるため、同じクロックＣＬＫに同期して制御するのが好適である。これにより、駆動回路３００からのＹ電極を駆動するパルスの出力タイミングと、検出回路３０１及びその後段のＸ電極からの信号電荷の入力タイミング及び処理タイミングとを同期させる回路の構成が、簡略化される。他の構成と動作は、図４を引用して上述したのと同様であるので、説明を省略する。
【０１００】
図７は、検出回路３０１に含まれるスイッチトキャパシタ回路の一例である積分回路の構成例を示す回路図である。入力端子ＰＸ１に検出回路１０が接続され、その出力にサンプルホールド回路１４が接続され、その出力がセレクタ３０３を介してＡＤ変換回路３０４に接続される。検出回路１０は、積分回路１３で構成されるスイッチトキャパシタ回路を含む。積分回路１３は、正極側入力（＋）が所定電位ＶＨＳＰに固定される演算増幅器（オペアンプ）ＡＭＰ１を備え、オペアンプＡＭＰ１の負極側入力（−）と出力Ｖｏｕｔ１との間に、積分容量Ｃｓ１とスイッチＳ１が並列に接続される。入力端子ＰＸ１とオペアンプＡＭＰ１の負極側入力（−）との間にはスイッチＳ２が接続される。入力端子ＰＸ１は、スイッチＳ３によって所定電位ＶＨＳＰに初期化することができる。例えば、Ｙ電極を駆動するパルスの印加とスイッチＳ２のタイミングがずれた場合にも、Ｘ電極の電位をスイッチＳ３によって所定電位ＶＨＳＰに初期化することができる。積分回路１３は、スイッチＳ１を閉じることによって積分容量Ｃｓ１が放電されて初期化され、スイッチＳ２が閉じる毎に、Ｘ電極から入力される電荷を、積分容量Ｃｓ１に累積的に加算する、積分動作を行う。サンプルホールド回路１４は、スイッチＳ４と、サンプルホールド容量ＣＳＨと、オペアンプＡＭＰ４とを含んで構成される。オペアンプＡＭＰ４は、負極側入力（−）と出力端子が短絡されてボルテージフォロワアンプを構成する。ボルテージフォロワアンプの入力であるオペアンプＡＭＰ４の正極側入力（＋）は、接地電位との間にはサンプルホールド容量ＣＳＨが接続され、検出回路１０である積分回路１３の出力Ｖｏｕｔ１との間にはスイッチＳ４が接続される。スイッチＳ１〜Ｓ３は制御信号Ｃｓｉｇ２によって制御され、スイッチＳ４はＣｓｉｇ３によって制御される。
【０１０１】
図８は、従来のタッチパネルコントローラの動作例を示すタイミングチャートである。横軸が時間であり、縦軸に上から順に、外部同期の垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、クロックＣＬＫ、ＩＣ１０１内の垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、表示期間を示す信号、Ｙ電極Ｙｍに印加される信号、及び、スイッチＳ１とＳ２を制御する信号が示される。内部の垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃは、外部同期の垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃにそれぞれ同期して生成される。内部の垂直同期信号Ｖｓｙｎｃは外部同期の垂直同期信号Ｖｓｙｎｃに同期して立上り、内部の水平同期信号Ｈｓｙｎｃは、クロックＣＬＫに同期させるために、例えば、外部同期の水平同期信号Ｈｓｙｎｃに同期して立下り、クロックＣＬＫに同期する所定期間後に立ち上がるように構成される。
【０１０２】
図示されるように、１ライン期間ｔＨの一部（図では後半）に表示期間を設け、表示期間が開始される前にタッチ検出を行う場合、Ｙｍ電極に印加されるパルスは、Ｈｓｙｎｃの立上りから所定期間ａ後に立上り、ハイ期間ｃ、周期ｄで表示期間が開始される前まで繰り返し出力される。図８には、１ライン毎に２パルス出力される例が示されているが、パルス数は１ライン期間ｔＨ中の表示期間の長さによって変動する。表示期間を長くするとタッチ検出に割くことができる期間が短くなり、タッチ検出の感度と精度が低下する一方、表示期間を短縮するためには、表示パネル２と表示パネルコントローラ４を高速な応答が可能なものとする必要がある。スイッチＳ１の制御信号は、Ｙｍ電極への一連のパルスの印加を開始する前に一旦ハイにされロウに戻されることにより、積分回路１３の積分容量Ｃｓ１が短絡、放電されて初期化される。スイッチＳ１の制御信号は、Ｙｍ電極への一連のパルスの印加と同期して制御される。即ち、Ｈｓｙｎｃの立上りから所定期間ａ後に立上り、周期ｔｓで表示期間が開始される前まで繰り返し出力される。ハイ期間の長さは、Ｙ電極に印加されるパルスのハイ期間ｃと一致させる必要はない。Ｙｍ電極にパルスが印加されることによって生じた電荷の移動を、スイッチＳ２を閉じることによって積分回路１３に取りこみ、所定の回数だけ積分、即ち繰り返し取りこまれた信号電荷を積分容量Ｃｓ１に累積加算する。表示期間には、Ｙｍ電極へのパルスの印加が停止されるので、これと同期して動作する積分回路１３への入力を制御する、スイッチＳ２もその期間中は開放され、積分回路１３の動作は停止する。積分回路１３は、表示期間に入力は中断されるが積分値は積分容量Ｃｓ１に保持されるので、入力が再開されたときに積分動作が再開し、所定のパルス数の入力に対応して、信号電荷が積分される。このように、検出回路３０１に含まれるスイッチトキャパシタ回路は、サンプリング周期ｔｓで間欠的に動作する。なお、図８に示される信号のハイ／ロウは一例に過ぎず、構成される回路の正論理／負論理によって適宜規定される。他のタイミングチャートについても同様である。
【０１０３】
図９は、本発明のタッチパネルコントローラの動作例を示すタイミングチャートである。横軸が時間であり、縦軸に上から順に、外部同期の垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、クロックＣＬＫ、ＩＣ１０１内の垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、表示期間を示す信号、タッチウィンドウを表す信号（Touch window）、Ｙ電極Ｙｍに印加される信号、及び、スイッチＳ１とＳ２を制御する信号が示される。外部同期の垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、クロックＣＬＫ、ＩＣ１０１内の垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、表示期間を示す信号、Ｙ電極Ｙｍに印加される信号、及び、スイッチＳ１の動作は、図８を引用して上述した従来のタッチパネルコントローラの動作例と同様であるので、説明を省略する。
【０１０４】
図９には、タッチ検出期間を示すタイミング情報として、タッチウィンドウ（Touch window）が示される。タッチウィンドウは表示期間と重ならない範囲で設定され、タッチパネルコントローラにタッチ検出動作を行わせる期間を示す信号である。内部の水平同期信号Ｈｓｙｎｃの立上りから期間ａ後に立上り、表示期間が開始れされるＨｓｙｎｃの立上りから期間ｂ後よりもβだけの余裕（マージン）をもってｂ＋β（β＜０）後に立ち下げられる。タッチウィンドウは、例えば表示パネルコントローラ４からタイミング信号ＴＰＣｔｉｍｉｎｇとして入力され、または、上述のａ、ｂ、βを制御レジスタ３２０にパラメータとして与えられて、シーケンス制御回路（ＳＱＥＮＣ）内で生成される。Ｙ電極Ｙｍに印加されるパルスの出力は、タッチウィンドウの範囲内に制限される。これにより、表示期間にＹ電極の駆動パルスが表示データに影響を与えて画質を劣化させることがないように、マージンを調節することができる。
【０１０５】
本発明の最も特徴的な点は、スイッチＳ２の動作である。図８に示される従来の動作例では、スイッチＳ２はＹｍ電極に印加されるパルスと同期して、表示期間に開放されていたが、本発明では図９に示されるように、Ｙｍ電極へのパルスの出力が停止されている期間も、同じ周期ｔｓでＸ電極からの信号電荷の取り込みを継続する。検出回路３０１の動作は表示期間中にも継続するが、Ｙｍ電極へのパルスの出力が停止されているので、表示データに影響を与えて画質を劣化させることがない。一方、本発明により、検出回路であるスイッチトキャパシタ回路の周波数特性は、以下のように著しく改善される。
【０１０６】
図１０と図１１は、それぞれ従来と本発明の検出回路の周波数特性を表すグラフである。横軸が周波数であり、縦軸には検出回路１０に含まれるスイッチトキャパシタ回路の通過特性が示される。図６〜図９を引用した上述の説明は、理解を容易にするために、スイッチトキャパシタ回路が積分回路１３のみで構成される例について説明したが、図１０と図１１に示される周波数特性は、検出回路１０に含まれるスイッチトキャパシタ回路を、ＱＶ変換回路とＩＩＲ（Infinite Impulse Response）フィルタと積分回路を縦続接続して構成した場合の例である。回路構成と動作については、後述の実施形態２において詳しく説明するが、周波数０で利得＝１（減衰なし）の低域通過特性を持つように設計される。スイッチトキャパシタ回路は、離散系であるので、周期ｔｓの逆数であるサンプリング周波数を単位として折り返される周期的な周波数特性を持つ。図１０と図１１には、サンプリング周波数が約２３０ｋＨｚである場合の周波数特性が示される。発明者は、従来の検出回路１０を構成するスイッチトキャパシタ回路が、上述のように、表示期間に動作を停止される場合に、図１０のような周波数特性を持つことを見出した。周波数０とサンプリング周波数約２３０ｋＨｚに利得＝１（減衰なし）の通過特性を持つことは、設計された低域通過特性の通りであるが、表示期間に同期して水平同期信号ｔＨの周期で間欠動作するため、周期ｔＨの逆数の周波数ごとに、ピークを持つ通過特性が重畳されていることが分かった。タッチ検出は、前述のように、Ｘ電極にユーザが指を触れるあるいは近付けることにより、Ｙ電極にパルスが印加されたときに交差容量ＣｘｙからＸ電極に移動する電荷量が、非タッチの場合よりも減少する現象を利用している。このとき、ユーザの体は外来ノイズに対するアンテナとなり、或いはタッチパネルとユーザの体の間に生じている電位差により、Ｘ電極には種々の外来ノイズが混入する。スイッチトキャパシタ回路に低域通過特性を持たせるのは、このような外来ノイズを抑圧する（除去する）目的であったが、図１０に示されるように、本来抑圧されるべき、周波数０とサンプリング周波数（約２３０ｋＨｚ）との間の周波数帯にも、間欠動作に起因して周波数１／ｔＨの周期で通過特性のピークを持つことが分かった。
【０１０７】
これに対して、本発明は、図９に示されるように、表示期間もスイッチＳ２を継続的に動作させて、周期ｔｓのサンプリング動作を継続する。これにより、スイッチトキャパシタ回路の通過特性は、図１１に示されるように、周波数０とサンプリング周波数（約２３０ｋＨｚ）のみに利得＝１（減衰なし）の通過特性を持ち、その間の周波数帯での通過特性がほとんど０に抑えられる。これにより、ノイズ抑圧効果を著しく向上することができる。
【０１０８】
検出回路１０を構成するスイッチトキャパシタ回路は、Ｙ電極に印加されるパルスと同一周期で同期するサンプリング周期で動作するスイッチトキャパシタ回路であり、Ｙ電極へのパルスの印加が間欠的であっても、その停止期間も連続的にサンプリングが継続されることにより、本発明の課題が解決される。したがって、スイッチトキャパシタ回路は、その発明の要旨を逸脱しない範囲において、種々の変更が可能であって、積分回路、スイッチトキャパシタフィルタ回路、ＱＶ変換回路、及びそれらの組合せによって構成されることができる。その例として、以下の実施形態２と実施形態３が示される。
【０１０９】
〔実施形態２〕＜プログラマブルＳＣＦ（片エッジ検出タイプ）＞
本発明の一実施形態に係る検出回路１０のより詳細な構成例について説明する。
【０１１０】
図１２は、実施形態２に係る検出回路（片エッジ検出タイプ）の構成例を表す回路図である。図１２には、検出回路３０１とサンプルホールド回路３０２、セレクタ３０３のうち、１個の検出電極（Ｘ電極）に接続される回路構成の一例が示される。例えば端子ＰＸ１を介して検出電極（Ｘ電極）Ｘ１に接続される。１個の検出電極（Ｘ１）に接続される検出回路１０＿１は、第１及び第２スイッチトキャパシタ回路１１と及び１２と積分回路１３とを含んで構成される。第１スイッチトキャパシタ回路１１の出力は、スイッチＳ４１とサンプルホールド容量Ｃｓｈ１を介して第２スイッチトキャパシタ回路１２に転送され、第２スイッチトキャパシタ回路１２の出力は、スイッチＳ４３とサンプルホールド容量Ｃｓｈ２を介して積分回路１３に転送される。積分回路１３の出力は、スイッチＳ４を介してサンプルホールド回路３０２を構成する１つのサンプルホールド回路１４に接続される。サンプルホールド回路１４の出力は、セレクタ３０３を構成する１つのスイッチＳ６＿ＲＸ１を介して、ＡＤ変換回路３０４に接続される。第１スイッチトキャパシタ回路１１の出力は、スイッチＳＩＴＧを介して、サンプルホールド回路１４の入力であるスイッチＳ４に接続されるとよい。第２スイッチトキャパシタ回路１２と積分回路１３を停止させこれらをバイパスして、第１スイッチトキャパシタ回路１１の出力をサンプルホールド回路１４に転送することができる。積分回路１３は、動作を停止したとき出力ＶＯＵＴ３がハイインピーダンスとなるように構成される。上述した各スイッチと後述する第１及び第２スイッチトキャパシタ回路１１と及び１２と積分回路１３内の各スイッチは、シーケンス制御回路３０８から出力される制御信号Ｃｓｉｇ２〜Ｃｓｉｇ４によって制御される。
【０１１１】
第１スイッチトキャパシタ回路１１は、正極側入力（＋）が所定電位ＶＨＳＰに固定されるオペアンプＡＭＰ１を含んで構成される。オペアンプＡＭＰ１の負極側入力（−）と出力ＶＯＵＴ１との間には、積分容量Ｃｓ１とスイッチＳ１が並列に接続される。入力端子ＰＸ１とオペアンプＡＭＰ１の負極側入力（−）との間にはスイッチＳ２が接続される。入力端子ＰＸ１は、スイッチＳ３によって所定電位ＶＨＳＰに固定することができる。例えば、Ｙ電極を駆動するパルスの印加とスイッチＳ２のタイミングがずれた場合にも、Ｘ電極の電位が変動しないように、スイッチＳ３によって所定電位ＶＨＳＰに固定することができる。第１スイッチトキャパシタ回路１１は、後述のように、スイッチＳ１〜Ｓ３と後段のサンプルホールド容量Ｃｓｈ１への転送を制御するスイッチＳ４１のタイミングを適切に制御することにより、ＦＩＲ（Finite Impulse Response）フィルタ、ＱＶ変換器、または、積分回路として動作させることができる。
【０１１２】
第２スイッチトキャパシタ回路１２は、正極側入力（＋）が所定電位ＶＨＳＰに固定されるオペアンプＡＭＰ２を含んで構成される。オペアンプＡＭＰ２の負極側入力（−）と出力ＶＯＵＴ２との間には、積分容量Ｃｓ２ａとＣｓ２ｂとスイッチＳ１２が並列に接続される。積分容量Ｃｓ２ａとＣｓ２ｂとはスイッチＣＦ１とＣＦ２によって、並列に接続されまたは切り離される。積分容量Ｃｓ２ａとＣｓ２ｂの一方また両方は、スイッチＳ１２によって短絡されて放電され、スイッチＳ１３によって所定電位ＶＨＳＰに初期化することができるように構成されている。即ち、積分容量Ｃｓ２ａ＋Ｃｓ２ｂは、容量値の一部（Ｃｓ２ｂのみ）または全部（Ｃｓ２ａ＋Ｃｓ２ｂ）が、スイッチＣＦ１とＣＦ２とＳ１２の制御によって放電可能に構成されている。サンプルホールド容量Ｃｓｈ１とオペアンプＡＭＰ２の負極側入力（−）との間にはスイッチＳ４２が接続される。第２スイッチトキャパシタ回路１２は、後述のように、サンプルホールド容量Ｃｓｈ１からの入力を制御するスイッチＳ４２と、スイッチＳ１２〜Ｓ１３とＣＦ１とＣＦ２と、後段のサンプルホールド容量Ｃｓｈ２への転送を制御するスイッチＳ４３のタイミングを適切に制御することにより、ＩＩＲフィルタとして動作させることができる。積分容量Ｃｓ２ａとＣｓ２ｂの容量値は、例えばレジスタ設定により変更することができるように構成されると好適である。積分容量Ｃｓ２ａとＣｓ２ｂの容量値によって、ＩＩＲフィルタの周波数特性が規定されるからである。
【０１１３】
積分回路１３は、正極側入力（＋）が所定電位ＶＨＳＰに固定されるオペアンプＡＭＰ３を含んで構成される。オペアンプＡＭＰ３の負極側入力（−）と出力ＶＯＵＴ３との間には、積分容量Ｃｓ３とスイッチＳ１４が並列に接続される。サンプルホールド容量Ｃｓｈ２とオペアンプＡＭＰ３の負極側入力（−）との間にはスイッチＳ４４が接続される。積分容量Ｃｓ３の容量値は、例えばレジスタ設定により変更することができるように構成されると好適である。積分回路１３では、サンプルホールド容量Ｃｓｈ２と積分容量Ｃｓ３の比により、増幅効果を得ることができるので、積分容量Ｃｓ３の容量値を可変とすることにより、増幅率を調整することができるからである。また、積分回路１３の動作回数、即ち積み上げ回数も、例えばレジスタ設定により変更することができるように構成されると好適である。積分回路１３の動作回数によっても、増幅率を調整することができるからである。
【０１１４】
サンプルホールド回路１４は、入力のスイッチＳ４とサンプルホールド容量ＣＳＨとオペアンプＡＭＰ４によるボルテージフォロワアンプによって構成される。
【０１１５】
上述の各スイッチを適切に制御することにより、検出回路３０１は、少なくとも下記３通りの動作モードで選択的に動作させることができる。動作モードの選択は、シーケンス制御回路（ＳＱＥＮＣ）３０８に制御レジスタ（ＣＲＥＧ）３２０を設けて、上述の各スイッチの制御シーケンスを適切に設定することができるように構成するのが好適である。制御レジスタ（ＣＲＥＧ）３２０は、不揮発性の記憶素子で構成されても良いし、揮発性の記憶素子で構成され、サブプロセッサ（ＳＭＰＵ）５等によって初期化或いは適宜変更することが可能なように構成されても良い。
【０１１６】
第１の動作モードでは、第１スイッチトキャパシタ回路１１をＦＩＲフィルタとして動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。第２動作モードでは、第１スイッチトキャパシタ回路１１をＱＶ変換回路として動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。第３動作モードでは、第１スイッチトキャパシタ回路１１を積分回路として動作させ、第２スイッチトキャパシタ回路１２と積分回路１３を停止させて、検出回路３０１の出力として第１スイッチトキャパシタ回路１１の出力ＶＯＵＴ１を出力する。
【０１１７】
これにより、タッチパネル制御回路３が実装され使用される環境に合わせて、検出回路３０１を上述の構成や他の構成の中から、最も適切な動作をさせることが可能な構成をプログラマブルに設定することができ、多様なノイズ環境に対応することができる。ここで他の構成とは、例えば、第２スイッチトキャパシタ回路１２をＩＩＲフィルタではなくＦＩＲフィルタとして動作させる場合などである。スイッチＣＦ１とＣＦ２を常時閉じておけば、積分容量Ｃｓ２ａとＣｓ２ｂは並列接続となり、第２スイッチトキャパシタ回路１２をＦＩＲフィルタとして動作させることができる。
【０１１８】
各動作モードについてさらに詳しく説明する。
【０１１９】
＜第１動作モード（ＦＩＲ＋ＩＩＲ＋積分回路）＞
第１動作モードでは、第１スイッチトキャパシタ回路１１をＦＩＲフィルタとして動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。
【０１２０】
図１３は、上述の第１の動作モード（ＦＩＲ＋ＩＩＲ＋積分回路）の動作例を表すタイミングチャートである。横軸に時刻が任意単位（a.u.: arbitrarily unit）で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述の各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図９を引用して説明したように、複数のパルスが間欠的に印加される。図１３にはその一部が示される。時刻t=0.5からＹ１電極に４個のパルスが印加され、時刻t=4〜15.5の表示期間（不図示）には印加が停止される。時刻t=16.5からＹ２電極に印加される４個のパルスが印加され、時刻t=20以降の表示期間（不図示）には印加が停止される。１つのＹ電極には、図９を引用して説明したように、１個または複数のパルスが印加される期間と表示のためにパルスの印加が停止される期間が繰り返し現れるが、図１３では簡略化されて、４個のパルス印加と停止期間（表示期間）のみが示されている。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。
【０１２１】
第１スイッチトキャパシタ回路１１のスイッチＳ２は、Ｙ電極に印加されるパルスに同期して閉じられ、入力される電荷を積分容量Ｃｓ１に転送する。電荷は転送される毎に積分容量Ｃｓ１に累積され、ＶＯＵＴ１に出力される。スイッチＳ１は、時刻t=0〜0.5、t=5〜5.5のように、積分容量Ｃｓ１に蓄積される電荷を周期的に放電する。出力ＶＯＵＴ１は、スイッチＳ４１を介してサンプルホールド容量Ｃｓｈ１に保持される。以上のように、第１スイッチトキャパシタ回路１１は、４次のＦＩＲフィルタとして動作し、Ｙ電極に印加されるパルスに同期して周期的にＰＸ１端子に入力される電荷を４パルス期間分積算して、４パルス期間ごとにサンプルホールド容量Ｃｓｈ１に出力する。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４１の動作は、Ｙ１電極へのパルスの印加が停止される期間t=4〜16も、上記と同じ周期で繰り返し継続される。
【０１２２】
サンプルホールド容量Ｃｓｈ１に保持される、第１スイッチトキャパシタ回路１１の出力は、スイッチＳ４２により４パルス期間ごとに第２スイッチトキャパシタ回路１２に入力される。時刻t=4〜4.5には、スイッチＣＦ１とＣＦ２は共に閉じられており、積分容量Ｃｓ２aとＣｓ２ｂは並列接続されて、容量値はＣｓ２a＋Ｃｓ２ｂとなっている。入力されたＦＩＲフィルタの出力は、積分容量Ｃｓ２a＋Ｃｓ２ｂに蓄積される。時刻t=4.5〜8に、スイッチＣＦ１とＣＦ２はともに開かれ、スイッチＳ１２とＳ１３が閉じられことにより、積分容量Ｃｓ２ｂが短絡されて放電され、電圧ＶＨＳＰに初期化される。次に時刻t=8〜8.5に、スイッチＣＦ１とＣＦ２は共に再び閉じられ、入力されたＦＩＲフィルタの次の出力が積分容量Ｃｓ２a＋Ｃｓ２ｂに蓄積される。このように、第２スイッチトキャパシタ回路１２は、前回のサンプリングまでに保持されていた電荷のうち、Ｃｓ２ｂ／（Ｃｓ２ａ＋Ｃｓ２ｂ）が捨てられ、新たに入力されるサンプリングデータが積分容量Ｃｓ２a＋Ｃｓ２ｂに蓄積される、ＩＩＲフィルタとして動作する。ＩＩＲフィルタのフィードバック係数を決める比Ｃｓ２ｂ／（Ｃｓ２ａ＋Ｃｓ２ｂ）によって、周波数特性を調整することができる。積分容量Ｃｓ２ａとＣｓ２ｂの容量値を、例えばレジスタ設定により変更することができるように構成することにより、周波数特性の調整を可能とすることができる。スイッチＳ４２、ＣＦ１，ＣＦ２、１２、１３の動作も同様に、Ｙ１電極へのパルスの印加が停止される期間t=4〜16にも、上記と同じ周期で繰り返し継続される。
【０１２３】
ＩＩＲフィルタとして動作する第２スイッチトキャパシタ回路１２の出力は、スイッチＳ４３が閉じられることによってサンプルホールド容量Ｃｓｈ２に転送され、スイッチＳ４４が閉じられることによって積分回路１３に入力される。積分回路１３では、時刻t=4.5とt=8.5とt=12.5とt=16.5の４回入力されるＩＩＲフィルタの出力を、積分容量Ｃｓ３に累積加算して出力する。積分回路１３の出力ＶＯＵＴ３は、スイッチＳ４が閉じられる（時刻t=17）ことによって、サンプルホールド回路１４のサンプルホールド容量ＣＳＨに転送され、一方、積分回路１３の積分容量Ｃｓ３に蓄えられた電荷は、スイッチＳ１４が閉じられる（時刻t=18）ことによって放電され、積分回路１３がリセットされる。スイッチＳ４３、Ｓ４４，Ｓ１４，Ｓ４の動作も同様に、Ｙ１電極へのパルスの印加が停止される期間t=4〜16にも、上記と同じ周期で繰り返し継続される。
【０１２４】
サンプルホールド容量ＣＳＨに保持される出力は、オペアンプＡＭＰ４によるボルテージフォロワアンプを介して、セレクタ３０３のスイッチＳ６＿ＲＸ１によって選択されたとき（時刻t=18）に、ＡＤ変換回路３０４に入力される。
【０１２５】
以降、図示は省略されるが、他の駆動アンプ３０＿２〜３０＿ＭによってＹ２〜ＹＭ電極に印加されるパルス（ＴＸ２〜ＴＸＭ）についても、検出回路３０３は上記と同様の動作を繰り返す。
【０１２６】
以上は、端子ＰＸ１に１６パルスが入力されたときに、第１スイッチトキャパシタ回路１１を４パルス毎に動作する４次のＦＩＲフィルタとして動作させ、第２スイッチトキャパシタ回路１２を４パルス毎に動作する４次のＩＩＲフィルタとして動作させる例を示したが、ＦＩＲフィルタとＩＩＲフィルタの次数は、任意に変更することができる。また、積分回路１３の動作回数、即ち積み上げ回数も、例えばレジスタ設定により変更することができるように構成されると好適である。
【０１２７】
図１３に示した、ＦＩＲフィルタとして動作する第１スイッチトキャパシタ回路１１、ＩＩＲフィルタとして動作する第２スイッチトキャパシタ回路１２、及び積分回路１３の間の、信号電荷の転送タイミングは、一例に過ぎず、任意に変更可能である。例えば、第２スイッチトキャパシタ回路１２への入力と出力が同じタイミングである例を示したが、スイッチＳ４２を閉じるタイミングに対してスイッチＳ４３を閉じるタイミングを数サイクル遅らせるなどによって、ＩＩＲフィルタの入力から出力までの余裕を増やすようにタイミング調整をすることができる。さらに、第２スイッチトキャパシタ回路１２は、スイッチＣＦ１とＣＦ２を常に閉じておくことにより、ＦＩＲフィルタとして動作させることも可能である。
【０１２８】
以上述べてきたように、第１動作モードでは、第１と第２スイッチトキャパシタ回路１１と１２をそれぞれＦＩＲフィルタとＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。ＦＩＲフィルタとＩＩＲフィルタとして動作する第１と第２スイッチトキャパシタ回路１１と１２及び積分回路１３は、Ｙ電極に印加されるパルスに同期して動作し、さらに、Ｙ電極へのパルスの印加が停止される期間にも、同じ周期でＸ電極のサンプリング動作とその後のフィルタ動作と積分動作を継続する。このため、Ｙ電極へのパルスの印加が表示駆動とタッチ検出のために１ライン周期ごとに間欠的に停止される場合であっても、１ライン周期の逆数の周波数に通過特性のピークを持つことがなく、ＦＩＲフィルタとＩＩＲフィルタの持つ本来の通過特性により、ノイズ抑圧効果をさらに高めることができる。
【０１２９】
＜第２動作モード（ＱＶ変換＋ＩＩＲ＋積分回路）＞
第２動作モードでは、第１スイッチトキャパシタ回路１１をＱＶ変換回路として動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。
【０１３０】
図１４は、上述の第２動作モード（ＱＶ変換＋ＩＩＲ＋積分回路）の動作例を表すタイミングチャートである。図１３と同様に横軸に時刻が任意単位で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述の各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図１３を引用して説明した第１動作モードと同様に、複数のパルスが間欠的に印加される。時刻t=0.5からＹ１電極に４個のパルスが印加され、時刻t=4〜15.5の表示期間（不図示）には印加が停止される。
【０１３１】
第１スイッチトキャパシタ回路１１のスイッチＳ２は、Ｙ電極に印加されるパルスに同期して閉じられ、入力される電荷を積分容量Ｃｓ１に転送する。電荷は転送される毎に積分容量Ｃｓ１に累積され、ＶＯＵＴ１に出力される。スイッチＳ１は、スイッチＳ２と逆位相で、積分容量Ｃｓ１に蓄積される電荷を周期的に放電する。出力ＶＯＵＴ１は、スイッチＳ４１を介してサンプルホールド容量Ｃｓｈ１に保持される。図１３を引用して説明したＦＩＲフィルタとしての動作とは異なり、Ｙ電極に入力される１パルスに対応する信号電荷が、累算されずにそのままＶＯＵＴ１に出力され、サンプルホールド容量Ｃｓｈ１に転送されて保持される。第１スイッチトキャパシタ回路１１は、入力される電荷Ｑを電圧Ｖに変換するＱＶ変換回路として動作する。Ｙ電極に印加されるパルスに同期して周期的にＰＸ１端子に入力される電荷を電圧ＶＯＵＴに変換して、１パルスごとにサンプルホールド容量Ｃｓｈ１に出力する。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４１の動作は、Ｙ１電極へのパルスの印加が停止される期間t=4〜16も、上記と同じ周期で繰り返し継続される。
【０１３２】
サンプルホールド容量Ｃｓｈ１に保持される、第１スイッチトキャパシタ回路１１の出力は、スイッチＳ４２により１パルス期間ごとに、第２スイッチトキャパシタ回路１２に入力される。第２スイッチトキャパシタ回路１２に入力された信号電荷は、スイッチＣＦ１とＣＦ２がそれぞれ閉じられることによって並列接続されている、積分容量Ｃｓ２a＋Ｃｓ２ｂに４回の入力毎に累積されて蓄積され、時刻t=4.5〜5, t=8.5〜9, t=12.5〜13,…に、Ｃｓ２ｂ／（Ｃｓ２ａ＋Ｃｓ２ｂ）が捨てられる。このように、第２スイッチトキャパシタ回路１２はＩＩＲフィルタとして動作する。スイッチＳ４２、ＣＦ１，ＣＦ２、１２、１３の動作も同様に、Ｙ１電極へのパルスの印加が停止される期間t=4〜16にも、上記と同じ周期で繰り返し継続される。
【０１３３】
ＩＩＲフィルタとして動作する第２スイッチトキャパシタ回路１２の出力は、スイッチＳ４３が閉じられることによってサンプルホールド容量Ｃｓｈ２に転送され、スイッチＳ４４が閉じられることによって積分回路１３に入力される。積分回路１３では、時刻t=4.5, t=8.5, t=12.5, t=16.5 の４回入力されるＩＩＲフィルタの出力を、積分容量Ｃｓ３に累積して出力する。積分回路１３の出力ＶＯＵＴ３は、スイッチＳ４が閉じられる（時刻t=17）ことによって、サンプルホールド回路１４のサンプルホールド容量ＣＳＨに転送され、一方、積分回路１３の積分容量Ｃｓ３に蓄えられた電荷は、スイッチＳ１４が閉じられる（時刻t=18〜21）ことによって放電し、積分回路１３がリセットされる。
【０１３４】
サンプルホールド容量ＣＳＨに保持される出力は、オペアンプＡＭＰ４によるボルテージフォロワアンプを介して、セレクタ３０３のスイッチＳ６＿ＲＸ１によって選択されたとき（t=18）にＡＤ変換回路３０４に入力される。
【０１３５】
以降、図示は省略されるが、他の駆動アンプ３０＿２〜３０＿ＭによってＹ２〜ＹＭ電極に印加されるパルス（ＴＸ２〜ＴＸＭ）についても、検出回路３０３は上記と同様の動作を繰り返す。
【０１３６】
以上は、端子ＰＸ１に４パルスが入力されたときに、第１スイッチトキャパシタ回路１１を１パルス毎に動作するＱＶ変換回路として動作させ、第２スイッチトキャパシタ回路１２を４パルス毎に動作するＩＩＲフィルタとして動作させる例を示したが、ＩＩＲフィルタの次数は任意に変更することができる。
【０１３７】
以上述べてきたように、第２動作モードでは、第１と第２スイッチトキャパシタ回路１１と１２をそれぞれＱＶ変換回路とＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。ＱＶ変換回路とＩＩＲフィルタとして動作する第１と第２スイッチトキャパシタ回路１１と１２及び積分回路１３は、Ｙ電極に印加されるパルスに同期して動作し、さらに、Ｙ電極へのパルスの印加が停止される期間にも、同じ周期でＸ電極のサンプリング動作とその後のフィルタ動作と積分動作を継続する。このため、Ｙ電極へのパルスの印加が表示駆動とタッチ検出のために１ライン周期ごとに間欠的に停止される場合であっても、１ライン周期の逆数の周波数に通過特性のピークを持つことがなく、ＱＶ変換回路とＩＩＲフィルタの持つ本来の通過特性により、ノイズ抑圧効果をさらに高めることができる。
【０１３８】
＜第３動作モード（積分器のみ）＞
第３動作モードでは、第１スイッチトキャパシタ回路１１を積分回路として動作させ、第２スイッチトキャパシタ回路１２と積分回路１３を停止させて、検出回路３０１の出力として第１スイッチトキャパシタ回路１１の出力ＶＯＵＴ１を出力する。
【０１３９】
図１５は、上述の第３動作モード（積分回路のみ）の動作例を表すタイミングチャートである。図１３、図１４と同様に横軸に時刻が任意単位で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述の各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図１３を引用して説明した第１動作モードと同様に、複数のパルスが間欠的に印加される。時刻t=0.5からＹ１電極に４個のパルスが印加され、時刻t=4〜15.5の表示期間（不図示）には印加が停止される。
【０１４０】
第１スイッチトキャパシタ回路１１のスイッチＳ２は、Ｙ電極に印加されるパルスに同期して閉じられ、入力される電荷を積分容量Ｃｓ１に転送する。電荷は転送される毎に積分容量Ｃｓ１に累積加算され、ＶＯＵＴ１に出力される。スイッチＳ２は、Ｙ１電極へのパルスの印加が停止される期間t=4〜16にも、同じ周期で繰り返し継続される。スイッチＳ１は、時刻t=0〜0.5とt=16〜16.5のように、積分容量Ｃｓ１に蓄積される電荷を周期的に放電する。出力ＶＯＵＴ１は、スイッチＳＩＧＴとスイッチＳ４を介してサンプルホールド容量ＣＳＨに保持される。第２スイッチトキャパシタ回路１２と積分回路１３は停止しており、特に積分回路１３のオペアンプＡＭＰ３の出力はハイインピーダンスに制御されている。
【０１４１】
以上のように、第３動作モードでは、第１スイッチトキャパシタ回路１１が積分回路として動作し、第２スイッチトキャパシタ回路１２と積分回路１３をバイパスして、直接サンプルホールド回路１４に接続される。第１スイッチトキャパシタ回路１１と第２スイッチトキャパシタ回路１２とをバイパスして積分回路１３のみを動作させる構成をとってもよい。積分回路として動作する第１スイッチトキャパシタ回路１１は、Ｙ電極に印加されるパルスに同期して動作し、さらに、Ｙ電極へのパルスの印加が停止される期間にも、同じ周期でＸ電極のサンプリングと積分動作を継続する。このため、Ｙ電極へのパルスの印加が表示駆動とタッチ検出のために１ライン周期ごとに間欠的に停止される場合であっても、１ライン周期の逆数の周波数に通過特性のピークを持つことがなく、積分回路が持つ本来の通過特性により、ノイズ抑圧効果をさらに高めることができる。
【０１４２】
〔実施形態３〕＜プログラマブルＳＣＦ（両エッジ検出タイプ）＞
上記実施形態２では、Ｙ１電極に印加されるパルスＴＸ１の立上りに、交差容量Ｃｘｙに対応する電荷が検出電極Ｘ１から入力され、その信号電荷に基づいて交差容量のタッチ／非タッチによる変動量が検出される。これに対し、本実施形態３においては、Ｙ１電極に印加されるパルスＴＸ１の立上りと立下りの両エッジで発生する電荷の移動を検出して、交差容量のタッチ／非タッチによる変動量が検出される。
【０１４３】
図１６は、実施形態３に係る検出回路（両エッジ検出タイプ）の構成例を表す回路図である。図１６には、図１２と同様に、検出回路３０１とサンプルホールド回路３０２、セレクタ３０３のうち、１個の検出電極（Ｘ電極）に接続される回路構成の一例が示される。第１スイッチトキャパシタ回路１１の入力は、端子ＰＸ１を介して検出電極（Ｘ電極）Ｘ１に接続され、出力はスイッチＳ４１とサンプルホールド容量Ｃｓｈ１を介して第２スイッチトキャパシタ回路１２に転送される。第２スイッチトキャパシタ回路１２の出力は、スイッチＳ４３とサンプルホールド容量Ｃｓｈ２を介して積分回路１３に転送される。積分回路１３の出力は、スイッチＳ４を介してサンプルホールド回路３０２を構成する１つのサンプルホールド回路１４に接続される。サンプルホールド回路１４の出力は、セレクタ３０３を構成する１つのスイッチＳ６＿ＲＸ１を介して、ＡＤ変換回路３０４に接続される。第１スイッチトキャパシタ回路１１の出力は、スイッチＳＩＴＧを介して、サンプルホールド回路１４の入力であるスイッチＳ４に接続される。上述した各スイッチと後述する第１及び第２スイッチトキャパシタ回路１１と及び１２と積分回路１３内の各スイッチは、シーケンス制御回路３０８から出力される制御信号Ｃｓｉｇ２〜Ｃｓｉｇ４によって制御される。
【０１４４】
第１スイッチトキャパシタ回路１１は、正極側入力（＋）が所定電位ＶＨＳＰに固定されるオペアンプＡＭＰ１を含んで構成される。オペアンプＡＭＰ１の負極側入力（−）と出力ＶＯＵＴ１との間には、積分容量Ｃｓ１とスイッチＳ１が並列に接続される。積分容量Ｃｓ１の両端には、スイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２が接続され、オペアンプＡＭＰ１に対する積分容量Ｃｓ１の接続関係を反転させることができるように構成されている。即ち、スイッチＣＦＡ１とＣＦＡ２を閉じスイッチＣＦＢ１とＣＦＢ２を開いた状態と、逆にスイッチＣＦＡ１とＣＦＡ２を開きスイッチＣＦＢ１とＣＦＢ２を閉じた状態とで、オペアンプＡＭＰ１に対する積分容量Ｃｓ１の接続関係を反転させることができる。他の構成は、図１２に示される第１スイッチトキャパシタ回路１１と同様であり、入力端子ＰＸ１とオペアンプＡＭＰ１の負極側入力（−）との間にはスイッチＳ２が接続され、入力端子ＰＸ１は、スイッチＳ３によって所定電位ＶＨＳＰに固定することができる。
【０１４５】
第１スイッチトキャパシタ回路１１は、後述のように、スイッチＳ１〜Ｓ３と、さらにスイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２と、後段のサンプルホールド容量Ｃｓｈ１への転送を制御するスイッチＳ４１のタイミングとを適切に制御することにより、ＦＩＲフィルタ、ＱＶ変換器、または、積分回路として動作させることができる。
【０１４６】
第２スイッチトキャパシタ回路１２と積分回路１３は、図１２と同様に構成される。説明は省略する。
【０１４７】
検出回路３０１は、実施形態２に示した３通りの動作モードに加え、さらに３通りの合計６通りの動作モードで選択的に動作させることができる。動作モードの選択は、実施形態２で説明したのと同様に、シーケンス制御回路（ＳＱＥＮＣ）３０８に制御レジスタ（ＣＲＥＧ）３２０を設けて、上述の各スイッチの制御シーケンスを適切に設定することができるように構成するのが好適である。
【０１４８】
第１から第３の動作モードでは、第１スイッチトキャパシタ回路１１を実施形態２で示したのと同様の片エッジ検出タイプの、ＦＩＲフィルタ、ＱＶ変換回路、または、積分回路として動作させる。片エッジ検出タイプの動作をさせるためには、例えばスイッチＣＦＡ１とＣＦＡ２を閉じ、スイッチＣＦＢ１とＣＦＢ２を開いた状態に固定して、実施形態２に示した各動作モードと同じように動作させればよい。
【０１４９】
これに対応して、第４から第６の動作モードでは、第１スイッチトキャパシタ回路１１を両エッジ検出タイプの、ＦＩＲフィルタ、ＱＶ変換回路、または、積分回路として動作させる。Ｙ１電極に印加されるパルスＴＸ１の立上りと立下りの両エッジで、スイッチＳ２をそれぞれ閉じる期間を設け、立上り期間と立下り期間で、オペアンプＡＭＰ１に対する積分容量Ｃｓ１の接続関係を反転させる。パルスＴＸ１の立上りと立下りでは、発生する信号電荷の移動の方向が反転するので、それに合わせて積分容量の極性を反転させることにより、パルスＴＸ１の立上りと立下りの両エッジで信号電荷を検出することができる。第４から第６の動作モードでは、検出される信号電荷量が２倍にすることができ、タッチ検出の感度を向上することができる。
【０１５０】
両エッジ検出タイプの第４から第６動作モードについて、さらに詳しく説明する。
【０１５１】
＜第４動作モード（両エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）＞
第４動作モードでは、第１動作モードと同様に、第１スイッチトキャパシタ回路１１をＦＩＲフィルタとして動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力するが、初段の第１スイッチトキャパシタ回路１１を両エッジ検出タイプのＦＩＲフィルタとして動作させる。
【０１５２】
図１７は、第４動作モード（両エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）の動作例を表すタイミングチャートである。横軸に時刻が任意単位（a.u.）で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述のスイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２を含む各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図１３〜１５を引用して説明した実施形態２の各動作モードと同様に、複数のパルスが間欠的に印加される。即ち、時刻t=0.5からＹ１電極に４個のパルスが印加され、時刻t=4〜15.5の表示期間（不図示）には印加が停止される。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。ここで、両エッジ検出タイプでは、Ｙ電極に印加されるパルスの立上りエッジと立下りエッジのそれぞれにおいて電荷の移動があること、及びその移動方向が逆であることを利用する。
【０１５３】
Ｙ電極に印加されるパルスの立上りエッジよりも前（時刻t=0.5−α）に第１スイッチトキャパシタ回路１１のスイッチＳ２が閉じられ、スイッチＣＦＡ１とＣＦＡ２が閉じられ、スイッチＣＦＢ１とＣＦＢ２が開かれる。時刻t=0.5に、Ｙ電極に印加されるパルスの立上りに応じて発生し、Ｘ電極から入力される信号電荷は、積分容量Ｃｓ１に転送される。次にＹ電極に印加されるパルスの立下りエッジよりも前（時刻t=1.0−α）に、スイッチＣＦＡ１とＣＦＡ２が開かれ、スイッチＣＦＢ１とＣＦＢ２が閉じられることにより、オペアンプＡＭＰ１に対する積分容量Ｃｓ１の接続関係が反転される。積分容量Ｃｓ１の極性を反転させるとも言うことができる。時刻t=1.0に、Ｙ電極に印加されるパルスの立下りに応じて発生し、Ｘ電極から入力される信号電荷は、反転された積分容量Ｃｓ１に転送される。以降同様に、Ｙ電極に印加されるパルスの立上りエッジ（時刻t=1.5, 2.5, 3.5）に同期して（エッジよりも前に）、スイッチＣＦＡ１とＣＦＡ２を閉じスイッチＣＦＢ１とＣＦＢ２を開き、立下がりエッジ（時刻t=2, 3, 4）に同期して（エッジよりも前に）、スイッチＣＦＡ１とＣＦＡ２を開きスイッチＣＦＢ１とＣＦＢ２を閉じる制御を繰り返す。Ｙ電極に印加されるパルスの立上りと立下りに応じて発生し、Ｘ電極から入力される信号電荷の移動方向は、立上りと立下りで反転する。Ｘ電極から入力される信号電荷は、パルスの両エッジで検出され、積分容量Ｃｓ１に絶対値的に累積加算される。スイッチＳ４１は、時刻t=0.5〜4の期間、閉じられ、出力ＶＯＵＴ１をサンプルホールド容量Ｃｓｈ１に転送する。サンプルホールド容量Ｃｓｈ１に保持される、第１スイッチトキャパシタ回路１１の出力は、スイッチＳ４２により時刻t=4に、第２スイッチトキャパシタ回路１２に入力される。積分容量Ｃｓ１に蓄積された電荷は、サンプルホールド容量Ｃｓｈ１に転送された後に、スイッチＳ１によって放電され初期化される。これ以降、第１スイッチトキャパシタ回路１１は、Ｙ１電極へのパルスの印加が停止される期間t=4〜16も、上述のシーケンスと同じ周期で、ＰＸ１端子に入力される電荷を４パルス期間分積算して、４パルス期間ごとにサンプルホールド容量Ｃｓｈ１に出力する、ＦＩＲフィルタとして動作する。
【０１５４】
後段の第２スイッチトキャパシタ回路１２と積分回路１３の動作は、実施形態２について図１３を引用して説明した、第１動作モード（片エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）と同じであるので、説明を省略する。
【０１５５】
以上述べてきたように、第４動作モード（両エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）では、第１と第２スイッチトキャパシタ回路１１と１２をそれぞれＦＩＲフィルタとＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。第１動作モードと比較して、初段のＦＩＲフィルタに入力される信号電荷の量が２倍になるので、タッチ検出の感度を向上させることができる。さらに、Ｙ電極へのパルスの印加が停止される期間にも、同じ周期でＸ電極のサンプリング動作とその後のフィルタ動作と積分動作を継続する。このため、Ｙ電極へのパルスの印加が表示駆動とタッチ検出のために１ライン周期ごとに間欠的に停止される場合であっても、１ライン周期の逆数の周波数に通過特性のピークを持つことがなく、ＦＩＲフィルタとＩＩＲフィルタの持つ本来の通過特性により、ノイズ抑圧効果をさらに高めることができる。
【０１５６】
＜第５動作モード（両エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）＞
第５動作モードでは、第２動作モードと同様に、第１スイッチトキャパシタ回路１１をＱＶ変換回路として動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力するが、初段の第１スイッチトキャパシタ回路１１を両エッジ検出タイプのＱＶ変換回路、として動作させる。
【０１５７】
図１８は、第５動作モード（両エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）の動作例を表すタイミングチャートである。図１７と同様に、横軸に時刻が任意単位（a.u.）で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述のスイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２を含む各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図１７を引用して説明した第４動作モードと同様に、複数のパルスが間欠的に印加される。即ち、時刻t=0.5からＹ１電極に４個のパルスが印加され、時刻t=4〜15.5の表示期間（不図示）には印加が停止される。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。ここで、第５動作モードも両エッジ検出タイプであるので、Ｙ電極に印加されるパルスの立上りエッジと立下りエッジのそれぞれにおいて電荷の移動があること、及びその移動方向が逆であることを利用する。
【０１５８】
Ｙ電極に印加されるパルスの立上りエッジ（時刻t=0.5）よりも前に第１スイッチトキャパシタ回路１１のスイッチＳ２が閉じられ、スイッチＣＦＡ１とＣＦＡ２が閉じられ、スイッチＣＦＢ１とＣＦＢ２が開かれる。時刻t=0.5に、Ｙ電極に印加されるパルスの立上りに応じて発生し、Ｘ電極から入力される信号電荷は、積分容量Ｃｓ１に転送される。次にＹ電極に印加されるパルスの立下りエッジ（時刻t=1.0）よりも前に、スイッチＣＦＡ１とＣＦＡ２が開かれ、スイッチＣＦＢ１とＣＦＢ２が閉じられることにより、オペアンプＡＭＰ１に対する積分容量Ｃｓ１の接続関係が反転される（積分容量Ｃｓ１の極性が反転される）。時刻t=1.0に、Ｙ電極に印加されるパルスの立下りに応じて発生し、Ｘ電極から入力される信号電荷は、反転された積分容量Ｃｓ１に転送され、立上りエッジに転送された電荷に累積加算され、ＶＯＵＴ１に出力される。スイッチＳ１は、スイッチＳ２と逆位相で、積分容量Ｃｓ１に蓄積される電荷を周期的に放電する。出力ＶＯＵＴ１は、スイッチＳ４１を介してサンプルホールド容量Ｃｓｈ１に保持される。図１７を引用して説明したＦＩＲフィルタとしての動作とは異なり、Ｙ電極に入力される１パルスに対応する信号電荷が、複数のサンプリング周期に渡って累算されるのではなく、１回のサンプリング周期の立上りと立下りのタイミングに同期して２回サンプリングされた信号電荷が互いに逆極性で加算されてＶＯＵＴ１に出力される。このように、第１スイッチトキャパシタ回路１１は、入力される電荷Ｑを電圧Ｖに変換するＱＶ変換回路として動作する。Ｙ電極に印加されるパルスに同期して周期的にＰＸ１端子に入力される電荷を電圧ＶＯＵＴに変換して、１パルスごとにサンプルホールド容量Ｃｓｈ１に出力する。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４１の動作は、Ｙ電極へのパルスの印加が停止される期間t=4〜16も、上記と同じ動作が同じ周期で繰り返し継続される。
【０１５９】
後段の第２スイッチトキャパシタ回路１２と積分回路１３の動作は、実施形態２について図１４を引用して説明した、第２動作モード（片エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）と同じであるので、説明を省略する。
【０１６０】
以上述べてきたように、第５動作モード（両エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）では、第１と第２スイッチトキャパシタ回路１１と１２をそれぞれＱＶ変換回路とＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。第２動作モードと比較して、初段のＦＩＲフィルタに入力される信号電荷の量が２倍になるので、タッチ検出の感度を向上させることができる。さらに、Ｙ電極へのパルスの印加が停止される期間にも、同じ周期でＸ電極のサンプリング動作とその後のフィルタ動作と積分動作を継続する。このため、Ｙ電極へのパルスの印加が表示駆動とタッチ検出のために１ライン周期ごとに間欠的に停止される場合であっても、１ライン周期の逆数の周波数に通過特性のピークを持つことがなく、ＱＶ変換回路とＩＩＲフィルタの持つ本来の通過特性により、ノイズ抑圧効果をさらに高めることができる。
【０１６１】
＜第６動作モード（両エッジ検出タイプ積分器のみ）＞
第６動作モードでは、第３動作モードと同様に、第１スイッチトキャパシタ回路１１を積分回路として動作させ、第２スイッチトキャパシタ回路１２と積分回路１３を停止させて、検出回路３０１の出力として第１スイッチトキャパシタ回路１１の出力ＶＯＵＴ１を出力するが、第１スイッチトキャパシタ回路１１を両エッジ検出タイプの積分回路として動作させる。
【０１６２】
図１９は、第６動作モード（両エッジ検出タイプ積分器のみ）の動作例を表すタイミングチャートである。図１７、１８と同様に、横軸に時刻が任意単位（a.u.）で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述のスイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２を含む各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図１７と図１８を引用して説明した第４と第５動作モードと同様に、複数のパルスが間欠的に印加される。即ち、時刻t=0.5からＹ１電極に４個のパルスが印加され、時刻t=4〜15.5の表示期間（不図示）には印加が停止される。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。ここで、第６動作モードも両エッジ検出タイプであるので、Ｙ電極に印加されるパルスの立上りエッジと立下りエッジのそれぞれにおいて電荷の移動があること、及びその移動方向が逆であることを利用する。
【０１６３】
Ｙ電極に印加されるパルスの立上りエッジよりも前（時刻t=0.5−α）に第１スイッチトキャパシタ回路１１のスイッチＳ２が閉じられ、スイッチＣＦＡ１とＣＦＡ２が閉じられ、スイッチＣＦＢ１とＣＦＢ２が開かれる。時刻t=0.5に、Ｙ電極に印加されるパルスの立上りに応じて発生し、Ｘ電極から入力される信号電荷は、積分容量Ｃｓ１に転送される。次にＹ電極に印加されるパルスの立下りエッジよりも前（時刻t=1.0−α）に、スイッチＣＦＡ１とＣＦＡ２が開かれ、スイッチＣＦＢ１とＣＦＢ２が閉じられることにより、オペアンプＡＭＰ１に対する積分容量Ｃｓ１の接続関係が反転される（積分容量Ｃｓ１の極性が反転される）。時刻t=1.0に、Ｙ電極に印加されるパルスの立下りに応じて発生し、Ｘ電極から入力される信号電荷は、反転された積分容量Ｃｓ１に転送され、立上りエッジに転送された電荷に累積加算される。以降同様に、Ｙ電極に印加されるパルスの立上りエッジ（時刻t=1.5, 2.5, 3.5, 4.5）に同期して（エッジよりも前に）、スイッチＣＦＡ１とＣＦＡ２を閉じスイッチＣＦＢ１とＣＦＢ２を開き、立下がりエッジ（時刻t=2, 3, 4, 5）に同期して（エッジよりも前に）、スイッチＣＦＡ１とＣＦＡ２を開きスイッチＣＦＢ１とＣＦＢ２を閉じる制御を繰り返す。Ｙ電極に印加されるパルスの立上りと立下りに応じて発生し、Ｘ電極から入力される信号電荷の移動方向は、立上りと立下りで反転する。Ｘ電極から入力される信号電荷は、パルスの両エッジで検出され、積分容量Ｃｓ１に絶対値的に累積加算され、ＶＯＵＴ１に出力される。スイッチＳ２、スイッチＣＦＡ１とＣＦＡ２及びスイッチＣＦＢ１とＣＦＢ２の動作は、Ｙ電極へのパルスの印加が停止される期間t=4〜16も、上記と同じ周期で繰り返し継続される。スイッチＳ１は、スイッチＳ２と逆位相で、積分容量Ｃｓ１に蓄積される電荷を周期的に放電する。出力ＶＯＵＴ１は、スイッチＳＩＧＴとスイッチＳ４を介してサンプルホールド容量ＣＳＨに保持される。第２スイッチトキャパシタ回路１２と積分回路１３は停止しており、特に積分回路１３のオペアンプＡＭＰ３の出力はハイインピーダンスに制御されている。
【０１６４】
以上述べてきたように、第６動作モード（両エッジ検出タイプ積分器のみ）では、第３動作モードと同様に、第１スイッチトキャパシタ回路１１が積分回路として動作し、第２スイッチトキャパシタ回路１２と積分回路１３をバイパスして、直接サンプルホールド回路１４に接続される。第６動作モードは、第３動作モードと比較して、積分回路として動作する第１スイッチトキャパシタ回路１１に入力される信号電荷の量が２倍になるので、タッチ検出の感度を向上させることができる。さらに、Ｙ電極へのパルスの印加が停止される期間にも、同じ周期でＸ電極のサンプリングと積分動作を継続する。このため、Ｙ電極へのパルスの印加が表示駆動とタッチ検出のために１ライン周期ごとに間欠的に停止される場合であっても、１ライン周期の逆数の周波数に通過特性のピークを持つことがなく、積分回路の持つ本来の通過特性により、ノイズ抑圧効果をさらに高めることができる。
【０１６５】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１６６】
例えば、表示パネル（ＤＰ）２は、液晶表示パネル、有機ＥＬ表示パネル、その他如何なる方式の表示パネルであっても良い。また、液晶表示パネルの場合、非晶質シリコンタイプでも、低温ポリシリコンタイプでも良い。
【符号の説明】
【０１６７】
１  タッチパネル（ＴＰ）
２  表示パネル（ＤＰ）
３  タッチパネルコントローラ（ＴＰＣ）
４  表示パネルコントローラ（ＤＰＣ）
５  サブプロセッサ（ＳＭＰＵ）
６  ホストプロセッサ（ＨＭＰＵ）
１０  検出回路
１１、１２  スイッチトキャパシタ回路
１３  積分回路
１４  サンプルホールド回路
３０  駆動アンプ
Ｙ１〜ＹＭ  駆動電極（Ｙ電極）
Ｘ１〜ＸＮ  検出電極（Ｘ電極）
Ｇ１〜Ｇ６４０  ゲート電極
Ｄ１〜Ｄ１４４０  ドレイン電極
１００  表示及び入力装置（電子機器）
１０１，１０２  半導体装置（ＩＣ、マルチチップモジュール）
３００  駆動回路（ＹＤＲＶ）
３０１  検出回路（ＳＥＮＳ）
３０２  サンプルホールド回路（ＳＨ）
３０３  セレクタ（ＳＬＣＴ）
３０４  アナログ／ディジタル変換回路（ＡＤＣ）
３０５  ＲＡＭ
３０６  バスインタフェース回路（ＢＩＦ）
３０８  シーケンス制御回路（ＳＱＥＮＣ）
３２０  制御レジスタ（ＣＲＥＧ）
４１０  発振回路（ＯＳＣ）
Ｃｓｉｇ１〜Ｃｓｉｇ７  制御信号
Ｃｃｏｍ  通信路
ＣＬＫ、ＣＬＫ＿ｈｏｓｔ  クロック
Ｖｓｙｎｃ  垂直同期信号
Ｈｓｙｎｃ  水平同期信号
ＶＨＳＰ  Ｘ電極の初期化電圧（プリチャージ電圧）
Ｃｘｙ  交点容量（相互容量）
ＰＸ１〜ＰＸＮ  検出電極Ｘ１〜ＸＮへの接続端子
ＡＭＰ  オペアンプ
Ｃｓ１，Ｃｓ２ａ，Ｃｓ２ｂ，Ｃｓ３  積分容量
Ｃｓｈ，Ｃｓｈ１，Ｃｓｈ２  サンプルホールド容量
Ｓ１〜Ｓ５、Ｓ６＿ＲＸ１〜ＲＸｍ，Ｓ１２〜Ｓ１４，Ｓ４１〜Ｓ４４，ＳＩＴＧ  スイッチ
ＣＦ１，ＣＦ２，ＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２  切り替えスイッチ
ＴＰＣｐａｒａｍ，ＴＰＣｔｉｍｉｎｇ  タッチ検出タイミング情報
ＤＰＣｐａｒａｍ，ＤＰＣｔｉｍｉｎｇ  表示タイミング情報
【図１】
2015122020.tif 000003
【図２】
2015122020.tif 000004
【図３】
2015122020.tif 000005
【図４】
2015122020.tif 000006
【図５】
2015122020.tif 000007
【図６】
2015122020.tif 000008
【図７】
2015122020.tif 000009
【図８】
2015122020.tif 000010
【図９】
2015122020.tif 000011
【図１０】
2015122020.tif 000012
【図１１】
2015122020.tif 000013
【図１２】
2015122020.tif 000014
【図１３】
2015122020.tif 000015
【図１４】
2015122020.tif 000016
【図１５】
2015122020.tif 000017
【図１６】
2015122020.tif 000018
【図１７】
2015122020.tif 000019
【図１８】
2015122020.tif 000020
【図１９】
2015122020.tif 000021