(57)【要約】【課題】選択ゲートやワード線の抵抗値を低減し、駆動電圧を低くすることが可能な不揮発性半導体記憶装置を提供する。【解決手段】半導体基板と、半導体基板上に形成された、複数の絶縁層と複数の導電層とが交互に積層された積層構造体とを有する。積層構造体上に形成された選択ゲート電極層と、積層構造体と選択ゲート電極層を貫通するホールとを有する。ホールの内側に形成された半導体ピラーと、半導体ピラーと導電層との間に形成された記憶層と、半導体ピラーと前記選択ゲート電極層との間に形成されたゲート絶縁膜と、を有する。選択ゲート電極は分断溝により分断されており、分断溝の底部は、複数の導電層のうち最上層の導電層の上面より下に位置し、最上層の導電層の分断溝に接する部分に、金属シリサイドが形成されている。【選択図】図２
2015170643.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された、複数の絶縁層と複数の導電層とが交互に積層された積層構造体と、
前記積層構造体上に形成された選択ゲート電極層と、
前記積層構造体と前記選択ゲート電極層を貫通するホールと、
前記ホールの内側に形成された半導体ピラーと、
前記半導体ピラーと前記導電層との間に形成された記憶層と、
前記半導体ピラーと前記選択ゲート電極層との間に形成されたゲート絶縁膜と、を有し、
前記選択ゲート電極層は分断溝により分断されており、
前記分断溝の底部は、前記複数の導電層のうち最上層の導電層の上面より下に位置し、
前記最上層の導電層の前記分断溝に接する部分に、金属シリサイドが形成されていることを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記分断溝に接する前記選択ゲート電極層の側面に金属シリサイドが形成されていることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
前記金属シリサイドは、少なくとも、ニッケル、コバルト、チタン、タングステン、モリブデンの何れかを含むことを特徴とする請求項１又は２に記載の不揮発性半導体記憶装置。
【請求項４】
前記半導体ピラーと前記導電層との交点に形成された複数のメモリセルと、前記半導体ピラーと前記選択ゲート電極層との交点に形成された選択トランジスタを有するメモリストリングを複数有し、
前記分断溝は、隣接する前記メモリストリング間に形成されていることを特徴とする請求項１から３の何れか一項に記載の不揮発性半導体記憶装置。
【請求項５】
前記メモリストリングは、前記隣接する半導体ピラーが底部において電気的に接続されたＵ字型のメモリストリングであることを特徴とする請求項４に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置として、例えば、データを格納するメモリセルが３次元マトリクス状に形成されたＮＡＮＤ型フラッシュメモリにおいて、選択ゲートやワード線を構成するシリコン層の抵抗値が高いため、駆動電圧が高くなる等の問題がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１６４４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
選択ゲートやワード線の抵抗値を低減し、駆動電圧を低くすることが可能な不揮発性半導体記憶装置を提供する。
【課題を解決するための手段】
【０００５】
本実施形態に係る不揮発性半導体記憶装置は、半導体基板と、半導体基板上に形成された、複数の絶縁層と複数の導電層とが交互に積層された積層構造体とを有する。積層構造体上に形成された選択ゲート電極層と、積層構造体と選択ゲート電極層を垂直に貫通するホールとを有する。ホールの内側に形成された半導体ピラーと、半導体ピラーと導電層との間に形成された記憶層と、を有する。半導体ピラーと前記選択ゲート電極層との間に形成されたゲート絶縁膜と、を有する。選択ゲート電極は分断溝により分断されており、分断溝の底部は、複数の導電層のうち最上層の導電層の上面より下に位置し、最上層の導電層の分断溝に接する部分に、金属シリサイドが形成されている。
【図面の簡単な説明】
【０００６】
【図１】実施形態に係る不揮発性半導体記憶装置のメモリセル領域の一部の構成を示す斜視図の一例。
【図２】図１のＡＡ線に沿った部分の断面構造を示す縦断面図の一例
【図３】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図４】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図５】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図６】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図７】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図８】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図９】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図１０】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図１１】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図１２】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図１３】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図１４】実施形態に係る不揮発性半導体記憶装置の製造方法を示すための縦断面図の一例
【図１５】変形例に係る不揮発性半導体記憶装置の構造を示すための斜視図の一例
【図１６】変形例に係る不揮発性半導体記憶装置の構成を示すための縦断面図の一例
【発明を実施するための形態】
【０００７】
以下に、実施形態について図面を参照しつつ説明する。なお、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは必ずしも一致しない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。また、上下左右の方向についても、後述する半導体基板における回路形成面側を上とした場合の相対的な方向を示し、必ずしも重力加速度方向を基準としたものとは一致しない。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。また、以下の説明において、説明の便宜上、ＸＹＺ直交座標系を使用する。この座標系においては、半導体基板の表面に対して平行な方向であって相互に直交する２方向をＸ方向およびＹ方向とし、これらＸ方向およびＹ方向の双方に対して直交する方向をＺ方向とする。また、本願明細書において、「積層」とは、複数の層が直接重ねられる場合の他、複数の層の間に他の要素が挿入されて重ねられる場合も含む。
【０００８】
（実施形態）
以下、図１から図１４を参照して、実施形態について説明する。図１は、本実施形態に係る不揮発性半導体記憶装置１０のメモリセル領域の一部の構成を示す斜視図の一例である。図２は、図１のＡＡ線に沿った部分の断面構造を示す縦断面図の一例である。図１においては、図を見やすくするために、導電部分のみを示し、絶縁部分は図示を省略している。本実施形態では、不揮発性半導体記憶装置１０として、Ｕ字型の３次元ＮＡＮＤ型フラッシュメモリを例示して説明する。すなわち、不揮発性半導体記憶装置１０において、隣接する半導体ピラーＳＰが底部で接続されてＵ字型のメモリストリングＭＳを構成している。なお、後述するように、本実施形態は、不揮発性半導体記憶装置１０として、Ｉ字型の３次元ＮＡＮＤ型フラッシュメモリにも適用できる。
【０００９】
図１及び図２に示すように、半導体基板１２表面に、下側のバックゲートＢＧ１及び上側のバックゲートＢＧ２を有している。バックゲートＢＧ１は例えば半導体基板１２に不純物が導入されて形成されている。バックゲートＢＧ１には、後述する複数の半導体ピラーＳＰを下部において接続する接続部ＳＣを有している。バックゲートＢＧ１は、接続部ＳＣ下部及び側部を覆うように形成されている。バックゲートＢＧ２は接続部ＳＣ上部を覆うように形成されている。バックゲートＢＧ２は例えば不純物が導入されたアモルファスシリコンにより形成されている。以下、バックゲートＢＧ１及びＢＧ２を一体としてバックゲートＢＧと称する。バックゲートＢＧは、バックゲートＢＧ１及びＢＧ２が一体となって、接続部ＳＣの周り（下部、上部、及び側部）を囲んで覆っている。
【００１０】
半導体基板１２としては、例えばシリコン基板などが用いられる。また、半導体基板１２として、例えばシリコン基板上に素子（図示せず）を形成し、これら素子の上部を絶縁膜で覆って上面を平坦化し、さらにその上部に例えばアモルファスシリコン層を形成した状態のものでも良い。この場合は、アモルファスシリコン層中にバックゲートＢＧ及び接続部ＳＣが形成される。
【００１１】
バックゲートＢＧ上には、ストッパ絶縁膜１６が形成されている。ストッパ絶縁膜１６は例えばタンタルオキサイド（ＴａＯ）により形成されている。
上述の構造の上部に積層構造体ＭＬが形成されている。積層構造体ＭＬは、図中Ｚ方向に交互に積層された複数の電極膜６０（下層から順に、６０１〜６０４）と複数の電極間絶縁膜６２とを有する。以下、個々の電極膜６０を特定しない場合は電極膜６０を用い、個々の電極膜６０を特定する場合は電極膜６０１、６０２、６０３，６０４を用いる。
【００１２】
電極膜６０は、図中Ｘ方向（図２において、手前−奥方向）に沿って延在する帯形状を有している。電極膜６０は本実施形態の不揮発性半導体記憶装置１０のワード線ＷＬとなる。電極膜６０としては、例えば、不純物が導入されて導電性が付与されたアモルファスシリコン（非晶質シリコン）、または、不純物が導入されて導電性が付与されたポリシリコン（多結晶シリコン）などを用いることができる。不純物としては、例えばボロン（Ｂ）を用いることができる。
【００１３】
電極間絶縁膜６２は積層される電極膜６０間を絶縁分離している。ここでは、電極膜６０が４層形成された構成を例示しているが、電極膜６０の層数は任意である。電極膜６０は、例えば、多くは８の倍数の膜数で形成されており、さらに上部に、例えば複数層のダミー層を有していても良い。電極間絶縁膜６２としては、例えばシリコン酸化膜を用いることができる。
【００１４】
最上層の電極膜６０（６０４）の上部（すなわち、積層構造体ＭＬの上部）には、層間絶縁膜１８を介して選択ゲート電極ＳＧが形成されている。選択ゲート電極ＳＧは、Ｘ方向（図２において、手前−奥方向）に延在する帯形状を有している。選択ゲート電極ＳＧにより構成されるトランジスタは、後述するメモリストリングＭＳの選択／非選択を制御するスイッチングトランジスタとして機能する。層間絶縁膜１８としては、例えば、シリコン酸化膜を用いることができる。選択ゲート電極ＳＧとしては、例えば、不純物が導入されて導電性が付与されたアモルファスシリコン（非晶質シリコン）、または、不純物が導入されて導電性が付与されたポリシリコン（多結晶シリコン）などを用いることができる。
【００１５】
不揮発性半導体記憶装置１０は、層間絶縁膜１８、積層構造体ＭＬ及び選択ゲート電極ＳＧをＺ方向に貫通する半導体ピラーＳＰを有する。以下、図に示された個々の半導体ピラーを特定しない場合は半導体ピラーＳＰを用い、個々の半導体ピラーを特定する場合は半導体ピラーＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４を用いる。
【００１６】
ピラー絶縁膜２８及び半導体ピラーＳＰは、積層構造体ＭＬ及び選択ゲート電極ＳＧをＺ方向に貫通するホール中に、埋め込み形成されている。半導体ピラーＳＰは、例えば、Ｚ方向に延在する筒状形状（例えば円筒状）または、柱状形状（例えば円柱状）を有している。半導体ピラーＳＰは、トランジスタのチャネル部となる。半導体ピラーＳＰの中心部は中空でも良く、また、絶縁膜で埋設されていても良い。
【００１７】
ピラー絶縁膜２８としては、例えば、半導体ピラーＳＰのホール内壁面から内側に向かって、第１のシリコン酸化膜（ＳｉＯ２）／シリコン窒化膜（ＳｉＮ）／第２のシリコン酸化膜（ＳｉＯ２）の積層膜を用いることができる。第１のシリコン酸化膜はブロック膜として機能する。シリコン窒化膜はチャージ膜として機能する。第２のシリコン酸化膜は、トンネル膜として機能する。トランジスタのチャネル部となる半導体ピラーＳＰを構成する半導体膜としては、例えばアモルファスシリコンを用いることができる。ピラー絶縁膜２８は、メモリセルＭＣの記憶層４８として、またメモリセルトランジスタのゲート酸化膜として機能する。また、ピラー絶縁膜２８は、選択ゲート電極ＳＧの選択ゲート絶縁膜ＳＧＩとして機能する。なお、メモリセルトランジスタのゲート電極は、電極膜６０（ワード線ＷＬ）である。
【００１８】
以下、図に示された個々の接続部を特定しない場合は接続部ＳＣを用い、個々の接続部を特定する場合は接続部ＳＣ１、ＳＣ２を用いる。また、個々のメモリストリングを特定しない場合はメモリストリングＭＳを用い、個々のメモリストリングを特定する場合はメモリストリングＭＳ１、ＭＳ２を用いる。
【００１９】
半導体ピラーＳＰは、ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４の順に配列している。半導体ピラーＳＰ１〜ＳＰ４は、積層構造体ＭＬをＺ方向に沿って貫通する。
隣接する半導体ピラーＳＰ１とＳＰ２は、下部において接続部ＳＣ１によって接続され、一つのメモリストリングＭＳ１を構成している。隣接する半導体ピラーＳＰ３とＳＰ４は、下部において接続部ＳＣ２によって接続され、一つのメモリストリングＭＳ２を構成している。接続部ＳＣ内部は半導体ピラーＳＰと同様の構造を有している。バックゲートＢＧに電圧を印加することにより接続部ＳＣ内部の半導体膜を導通状態とすることができる。
【００２０】
電極膜６０（６０１〜６０４）と半導体ピラーＳＰ（ＳＰ１〜ＳＰ４）とが交差する部分に、メモリセルトランジスタが形成されている。メモリセルトランジスタのチャネル部となる半導体ピラーＳＰと電極膜６０との間に記憶層４８を有する。記憶層４８としては、ピラー絶縁膜２８と同じ膜を用いることができる。メモリセルトランジスタは３次元マトリクス状に配列されている。メモリセルトランジスタのそれぞれは、記憶層４８に電荷が蓄積することにより情報（データ）を記憶するメモリセルＭＣとして機能する。メモリセルＭＣのそれぞれにおいて、記憶層４８は、半導体ピラーＳＰと電極膜６０との間に印加される電界によって電荷を蓄積または放出し、電荷蓄積層（情報記憶部）として機能する。
【００２１】
選択ゲート電極ＳＧ上には層間絶縁膜２０が設けられている。層間絶縁膜２０の上には、ソース線ＳＬとコンタクト電極４２とが設けられている。ソース線ＳＬの周りには層間絶縁膜２２が設けられている。ソース線ＳＬは、Ｘ方向（図２において、手前−奥方向）に延在する帯状の形状を有している。
【００２２】
ソース線ＳＬの上に層間絶縁膜２４が設けられている。層間絶縁膜２４の上にはビット線ＢＬが設けられている。ビット線ＢＬは、例えば、Ｙ方向（図２において左右方向）に延在する帯状の形状を有している。層間絶縁膜２０、２２、２４としては、例えばシリコン酸化膜を用いることができる。
【００２３】
選択ゲート電極ＳＧと半導体ピラーＳＰとの間に選択ゲート絶縁膜ＳＧＩが設けられる。選択ゲート絶縁膜ＳＧＩとしては、例えば、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜を用いることができる。選択ゲート絶縁膜ＳＧＩとしては、ピラー絶縁膜２８と同じ膜を用いることができる。
【００２４】
選択ゲート電極ＳＧと半導体ピラーＳＰとが交差する部分に選択ゲートトランジスタが形成される。選択ゲートトランジスタは、選択ゲート絶縁膜ＳＧＩをゲート酸化膜とし、半導体ピラーＳＰをチャネル部とするＭＯＳトランジスタとして機能する。また、選択ゲートトランジスタは、メモリストリングＭＳを選択するスイッチングトランジスタとして機能する。
【００２５】
半導体ピラーＳＰ２及びＳＰ３は、上部においてピラーコンタクト部４０を介してソース線ＳＬに接続している。ソース線ＳＬと最上層の電極膜６０４間の半導体ピラーＳＰ２及びＳＰ３の周りには、ソース側選択ゲート電極ＳＧ（ＳＧＳ）が配置されている。
【００２６】
半導体ピラーＳＰ１及びＳＰ４は、上部においてピラーコンタクト部４０及びコンタクト電極４２を介してビット線ＢＬに接続している。ビット線ＢＬと最上層の電極膜６０４間の半導体ピラーＳＰ１及びＳＰ４の周りには、ドレイン側選択ゲート電極ＳＧ（ＳＧＤ）が配置されている。
【００２７】
下部が接続部ＳＣ１によって連結されている半導体ピラーＳＰ１−ＳＰ２間においては、半導体ピラーＳＰ１−ＳＰ２間の選択ゲート電極ＳＧ及び電極膜６０を、Ｙ方向（図２において左右方向）に分断する分断絶縁膜ＩＬＰ１が設けられている。また、下部が接続部ＳＣ２によって連結されている半導体ピラーＳＰ３−ＳＰ４間においては、半導体ピラーＳＰ３−ＳＰ４間の選択ゲート電極ＳＧ及び電極膜６０を、Ｙ方向（図２において左右方向）に分断する分断絶縁膜ＩＬＰ１が設けられている。分断絶縁膜ＩＬＰ１は、Ｘ方向（図２において、手前−奥方向）に沿って延在している。
【００２８】
選択ゲート電極ＳＧ及び電極膜６０の分断絶縁膜ＩＬＰ１に接する（対向する）側面部に金属シリサイド層７２が形成されている。金属シリサイド層７２は分断絶縁膜ＩＬＰ１に沿って、図中Ｘ方向（図２において、手前−奥方向）に延在している。金属シリサイド層７２としては、例えば、ニッケルシリサイド（ＮｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）、チタンシリサイド（ＴｉＳｉ）、タングステンシリサイド（ＷＳｉ）、モリブデンシリサイド（ＭｏＳｉ）等、様々な金属シリサイドを用いることができる。
【００２９】
上述の分断絶縁膜ＩＬＰ１に接する電極膜６０（６０１〜６０４）及び選択ゲート電極ＳＧの側面に形成された金属シリサイド層７２によって、選択ゲート電極ＳＧ、及び電極膜６０を低抵抗化することができる。これにより、不揮発性半導体記憶装置１０の駆動電圧を低くすることができる。また、不揮発性半導体記憶装置１０の動作を高速化することができる。
【００３０】
隣接し、接続部ＳＣによって連結されていない半導体ピラーＳＰ２−ＳＰ３間においては、半導体ピラーＳＰ２−ＳＰ３間の選択ゲート電極ＳＧを、Ｙ方向（図２において左右方向）に分断する分断絶縁膜ＩＬＰ２が設けられている。分断絶縁膜ＩＬＰ２は、Ｘ方向（図２において、手前−奥方向）に沿って延在している。分断絶縁膜ＩＬＰ２は、最上層の電極膜６０４のＺ方向の中程まで溝を形成するように設けられている。分断絶縁膜ＩＬＰ２の底面は、最上層の電極膜６０の上面位置よりも低く形成されている。分断絶縁膜ＩＬＰ２は、隣接するメモリストリングＭＳ間の選択ゲート電極ＳＧをＹ方向（図２において左右方向）に分断している。分断絶縁膜ＩＬＰ２は、隣接するメモリストリングＭＳ間の最上層の電極膜６０（ワード線ＷＬ）の上面部に溝を形成するように設けられている。
【００３１】
選択ゲート電極ＳＧは、隣接するメモリストリングＭＳ間の半導体ピラーＳＰ間（ＳＰ２−ＳＰ３間）で、分断絶縁膜ＩＬＰ２によって分断されている。選択ゲート電極ＳＧには、分断絶縁膜ＩＬＰ２によって分断された箇所の側面部に金属シリサイド層７２が形成されている。選択ゲート電極ＳＧには、分断絶縁膜ＩＬＰ２と接する（対向する）側面部分において、金属シリサイド層７２が形成されている。金属シリサイド層７２は分断絶縁膜ＩＬＰ２に沿って、図中Ｘ方向（図２において、手前−奥方向）に延在している。このため、この部分でさらに抵抗が低減されている。
【００３２】
最上層の電極膜６０４（ワード線ＷＬ）は、隣接するメモリストリングＭＳ間の半導体ピラーＳＰ間（ＳＰ２−ＳＰ３間）で、図においてＺ方向（電極膜６０の膜厚方向）の上半分程度（電極膜６０上面高さから膜厚方向の中程）まで溝が形成されており、溝内には分断絶縁膜ＩＬＰ２が埋設されている。最上層の電極膜６０４上面に形成された溝の内面部、すなわち、溝部であって分断絶縁膜ＩＬＰ２と接する（対向する）部分に、金属シリサイド層７２が形成されている。このため、この部分でさらに抵抗が低減されている。
【００３３】
これにより、不揮発性半導体記憶装置１０の駆動電圧をさらに低くすることができ、動作を高速化することができる。
以上、説明したように、本実施形態によれば、電極膜６０（６０１〜６０４）及び選択ゲート電極ＳＧの側面部であって、分断絶縁膜ＩＬＰ１と接する（対向する）部分に形成された金属シリサイド層７２によって、選択ゲート電極ＳＧ、及び電極膜６０の抵抗が低減される。また、選択ゲート電極ＳＧ及び最上層の電極膜６０４（ワード線ＷＬ）の、分断絶縁膜ＩＬＰ２と接する（対向する）部分に形成された金属シリサイド層７２によって、選択ゲート電極ＳＧ、及び最上層の電極膜６０４の抵抗がさらに低減される。
これにより、不揮発性半導体記憶装置１０の駆動電圧を低くすることができ、不揮発性半導体記憶装置１０の高速動作を可能とすることができる。
【００３４】
（製造方法）
以下に、図２〜図１４を参照して、本実施形態に係る不揮発性半導体記憶装置１０の製造方法を説明する。図２〜図１４は、本実施形態に係る不揮発性半導体記憶装置１０の製造方法を示すための縦断面図であり、図１のＡＡ線部分の構成を工程順に示した模式的縦断面図の一例である。
【００３５】
まず、図３に示すように、半導体基板１２上に第１のバックゲートＢＧ１を形成する。半導体基板１２としては、例えば、シリコン基板を用いることができる。バックゲートＢＧ１は、例えばシリコン基板に不純物としてボロンを導入することにより形成することができる。
【００３６】
次に、リソグラフィ法及びＲＩＥ（Reactive Ion Etching、反応性イオンエッチング）法を用いて、バックゲートＢＧ１に溝１３を形成する。この溝１３は、平面視で長方形を有しており、後に接続部ＳＣとなる。
【００３７】
また、半導体基板１２としては、シリコン基板上に、例えば周辺回路を構成するトランジスタ等の素子を形成し、その上部を絶縁膜で覆って平坦化し、さらにその上部に例えばボロンが導入されたアモルファスシリコン膜を形成したものを用いても良い。この場合は、アモルファスシリコン膜がバックゲートＢＧ１となり、そこに溝１３が形成される。
【００３８】
次に、溝１３内に犠牲膜１４を埋設する。犠牲膜１４としては、例えば不純物が導入されていないノンドープシリコンを用いることができる。シリコンの成膜はＣＶＤ(Chemical Vapor Deposition)法を用いて行うことができ、例えばアモルファスシリコンを形成することができる。
【００３９】
次に、図４に示すように、バックゲートＢＧ１及び犠牲膜１４の上面に、第２のバックゲートＢＧ２を形成する。バックゲートＢＧ２としては、例えば、ボロンが導入されたアモルファスシリコン膜を用いることができる。アモルファスシリコンは、例えばＣＶＤ法によって形成することができる。
【００４０】
続いて、バックゲートＢＧ２上に、ストッパ絶縁膜１６を形成する。ストッパ絶縁膜１６としては、例えば、タンタルオキサイド（ＴａＯ）を用いることができる。タンタルオキサイドは、例えばスパッタリング法により形成することができる。
【００４１】
ストッパ絶縁膜１６としては、タンタルオキサイドに代えて、タングステンシリサイド（ＷＳｉ）、アルミナ（ＡｌＯ）、窒化アルミ（ＡｌＮ）、ハフニウムオキサイド（ＨｆＯ）、窒化ホウ素（ＢＮ）、チタンオキサイド（ＴｉＯ）等を用いることができる。ストッパ絶縁膜１６は、後の工程で、貫通ホール２６を形成する際のエッチングストッパとして機能する。
【００４２】
次に、図５に示すように、ストッパ絶縁膜１６上に、電極間絶縁膜６２と電極膜６０を繰り返し形成する。電極間絶縁膜６２としては、シリコン酸化膜を用いることができる。シリコン酸化膜は、例えばＣＶＤ法を用いて形成することができる。電極膜６０としては、アモルファスシリコンを用いることができる。アモルファスシリコンは例えばＣＶＤ法により成膜することができる。電極膜６０には例えば不純物が導入されて導電性が付与されている。不純物としては、例えばボロンを用いることができる。例えばＣＶＤによる成膜中にｉｎ-ｓｉｔｕでボロンを導入することで、不純物が導入されたアモルファスシリコンを形成することができる。
【００４３】
本実施形態では、電極膜６０を４層積層した例を示しており、ストッパ絶縁膜１６側から電極膜６０１、６０２、６０３、６０４が形成されている。なお、電極膜６０の積層数は上述のように任意であり、４層に限定されない。最上層の電極膜６０４上には層間絶縁膜１８が形成されている。層間絶縁膜１８としては、例えばシリコン酸化膜を用いることができる。シリコン酸化膜は、例えばＣＶＤ法を用いて形成することができる。
【００４４】
次に、図６に示すように、層間絶縁膜１８上面からストッパ絶縁膜１６上面まで達する第１分断溝３０を形成する。第１分断溝３０の形成には、リソグラフィ法及びＲＩＥ法を用いることができる。第１分断溝３０は、犠牲膜１４が形成された領域のＹ方向（図において左右方向）中央部の上方に位置し、図中Ｘ方向（図において、手前−奥方向）に延伸している。
【００４５】
このＲＩＥ法によるエッチングにおいては、層間絶縁膜１８（例えばシリコン酸化膜）、電極膜６０（例えばアモルファスシリコン）及び電極間絶縁膜６２（例えばシリコン酸化膜）のエッチングレート差が小さい条件を用いることができる。また、このＲＩＥ法によるエッチングにおいては、ストッパ絶縁膜１６（例えばタンタルオキサイド）のエッチングレートに比較して、層間絶縁膜１８（例えばシリコン酸化膜）、電極膜６０（例えばアモルファスシリコン）及び電極間絶縁膜６２（例えばシリコン酸化膜）のエッチングレートが大きい条件を用いることができる。このエッチングにより、第１分断溝３０の形成はストッパ絶縁膜１６上においてストップする。この時、ストッパ絶縁膜１６にはオーバーエッチングにより、溝（掘れ）が形成される。第１分断溝３０は、ストッパ絶縁膜１６を貫通していない。
【００４６】
次に、図７に示すように、第１分断溝３０を犠牲膜３２で埋設する。犠牲膜３２としては、例えばシリコン窒化膜（ＳｉＮ）を用いることができる。シリコン窒化膜は、例えばＣＶＤ法により形成することができる。シリコン窒化膜は、第１分断溝３０内を埋設し、さらに層間絶縁膜１８上面を覆うように形成した後、ＣＭＰ法（Chemical Mechanical Polishing;化学機械研磨法）又は、ＲＩＥ法を用いたエッチバックが施される。これにより、層間絶縁膜１８上面に形成されたシリコン窒化膜が除去される。
【００４７】
次に、図８に示すように、電極膜６４、層間絶縁膜２０を形成する。電極膜６４としては、例えばアモルファスシリコンを用いることができる。アモルファスシリコンは例えばＣＶＤ法により成膜することができる。電極膜６４には例えば不純物が導入されて導電性が付与されている。不純物としては、例えばボロンを用いることができる。例えばＣＶＤによる成膜中にｉｎ-ｓｉｔｕでボロンを導入することで、不純物が導入されたアモルファスシリコンを形成することができる。電極膜６４は、後に選択ゲート電極ＳＧとなる膜である。層間絶縁膜２０としては、例えばシリコン酸化膜を用いることができる。シリコン酸化膜は例えばＣＶＤ法を用いて成膜することができる。
【００４８】
次に、図９に示すように、層間絶縁膜２０表面から犠牲膜１４上面までを貫通する貫通ホール２６を形成する。貫通ホール２６は、犠牲膜３２の両脇に位置し、犠牲膜１４のＹ方向の両端上に接続するように形成される。貫通ホール２６は、リソグラフィ法及びＲＩＥ法を用いて形成することができる。このＲＩＥ法によるエッチングにおいては、層間絶縁膜２０、電極膜６４、層間絶縁膜１８、電極間絶縁膜６２、及び電極膜６０のエッチレート差が小さいエッチング条件を用いることができる。すなわち、シリコン酸化膜及びシリコン（アモルファスシリコン）のエッチングレート差が小さい条件を用いることができる。このエッチングにより、層間絶縁膜２０、電極膜６４、層間絶縁膜１８、電極間絶縁膜６２、電極膜６０の積層膜を一括してエッチング加工することができる。
【００４９】
また、このＲＩＥ法によるエッチングにおいては、ストッパ絶縁膜１６に対するエッチングレートが小さい条件を用いることができる。すなわち、ストッパ絶縁膜１６に対してエッチング選択比を有するエッチング条件を用いることができる。この条件を用いることにより、貫通ホール２６はストッパ絶縁膜１６表面でストップさせることができる。
【００５０】
次に、エッチング条件を、ストッパ絶縁膜１６（例えば、タンタルオキサイド）のエッチングレートに比較して、バックゲートＢＧ（アモルファスシリコン）のエッチングレートが低い条件に切替えてエッチングを施す。すなわち、バックゲートＢＧに対してエッチング選択比を有するエッチング条件に切替えて、エッチングを施す。これにより、ストッパ絶縁膜１６のエッチングが進行し、バックゲートＢＧ上でエッチングがストップする。
【００５１】
次に、バックゲートＢＧ（アモルファスシリコン）をエッチングするエッチング条件に切替えて、バックゲートＢＧの上部（すなわちバックゲートＢＧ２）の膜厚分をエッチングする時間を指定してエッチングを施す。これにより、貫通ホール２６下部のバックゲートＢＧ２がエッチングされ、犠牲膜１４上面が露出する。この時、犠牲膜１４上面に多少の溝（掘れ）が形成されていても良い。
【００５２】
次に、図１０に示すように犠牲膜１４をエッチング除去する。犠牲膜１４のエッチング除去には、例えばアルカリ系薬液による処理を用いることができる。これにより、犠牲膜１４を選択的に除去することができる。この工程により、隣接する貫通ホール２６が、犠牲膜１４を除去した後に出来た空洞１４２を介して接続された構造を形成することができる。
【００５３】
次に、図１１に示すように、貫通ホール２６及び空洞１４２内に、ピラー絶縁膜２８及び半導体ピラーＳＰを形成する。ピラー絶縁膜２８としては例えば、第１のシリコン酸化膜（ＳｉＯ２）／シリコン窒化膜（ＳｉＮ）／第２のシリコン酸化膜（ＳｉＯ２）の積層膜を用いることができる。第１のシリコン酸化膜、シリコン窒化膜、第２のシリコン酸化膜は例えばＣＶＤ法を用いて形成することができる。
【００５４】
半導体ピラーＳＰとしては、例えば半導体膜を用いることができ、半導体膜としては、例えば、アモルファスシリコンを用いることができる。アモルファスシリコンは、例えばＣＶＤ法を用いて形成することができる。これにより、貫通ホール２６及び空洞１４２内は、貫通ホール２６の側壁側から中心に向かって、第１のシリコン酸化膜、シリコン窒化膜、第２のシリコン酸化膜、アモルファスシリコンの順で形成された膜によって埋設される。犠牲膜１４が除去された空洞１４２に、ピラー絶縁膜２８及び半導体ピラーＳＰ形成において成膜されたアモルファスシリコンが埋設されることで接続部ＳＣが形成されている。貫通ホール２６及び空洞１４２の中心部は、空洞にとなっていても良いし、また、さらに追加形成した絶縁膜（例えばシリコン酸化膜）によって埋設されていても良い。
【００５５】
層間絶縁膜２０上部に形成されたピラー絶縁膜２８及び半導体ピラーＳＰは、ＲＩＥ法によるエッチングを用いてエッチバックすることにより除去することができる。ここで、半導体ピラーＳＰについて、図中Ｙ方向右側から順にＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４とする。また、半導体ピラーＳＰ１とＳＰ２を下部において接続する部分を接続部ＳＣ（ＳＣ１）とする。同様に、半導体ピラーＳＰ３とＳＰ４を下部において接続する部分を接続部ＳＣ（ＳＣ２）とする。
【００５６】
次に、図１２に示すように、第２分断溝３４及び第３分断溝３６を形成する。第２分断溝３４及び第３分断溝３６は、リソグラフィ法及びＲＩＥ法を用いて形成される。第２分断溝３４は、接続部ＳＣ１によって接続される半導体ピラーＳＰ１−ＳＰ２間、及び接続部ＳＣ２によって接続される半導体ピラーＳＰ３−ＳＰ４間の電極膜６４（選択ゲート電極ＳＧ）を分断するように形成される。第３分断溝３６は、接続部ＳＣによって接続されていない半導体ピラーＳＰ２−ＳＰ３間の電極膜６４（選択ゲート電極ＳＧ）を分断するように形成される。第２分断溝３４及び３６は、図中Ｘ方向（図において、手前−奥方向）に延在している。
【００５７】
本実施形態では、第２分断溝３４底部は、犠牲膜３２上部に溝を形成するように形成されているが、溝を形成せず。犠牲膜３２表面高さとなっていても良い。
第３分断溝３６下部は、最上層の電極膜６０４上面に達している。第３分断溝３６底面部は、電極膜６０４上部に溝を形成するように形成されている。第３分断溝３６底面の高さは、電極膜６０４上面高さよりも低い位置に配置されている。第３分断溝３６は、電極膜６０４を貫通していない。すなわち、第３分断溝３６は、電極膜６０４を分断していない。
【００５８】
次に、図１３に示すように、犠牲膜３２（例えばシリコン窒化膜）を除去する。犠牲膜３２は、例えばホットリン酸を用いて除去することができる。これにより、第１分断溝３０と第２分断溝３４は接続し、一続きの分断溝３５が形成される。この第１分断溝３０と第２分断溝３４によって形成された分断溝３５の底部にはストッパ絶縁膜１６が露出している。
【００５９】
分断溝３５の内壁面には、電極膜６０及び電極膜６４の側面が露出している。また、第３分断溝３６の内壁面には電極膜６４の側面が露出している。第３分断溝３６下部は、最上層の電極膜６０４上部の溝を構成しており、溝部分で電極膜６０４表面が露出している。
【００６０】
次に、図１４に示すように、電極膜６０（ワード線ＷＬ）及び電極膜６４（選択ゲート電極ＳＧ）の、分断溝３５及び第３分断溝３６の内壁に露出した部分に、金属シリサイド層７２を形成する。金属シリサイド層７２の形成は、以下の工程によって実施される。すなわち、先ず、分断溝３５、第３分断溝３６内に金属膜を形成する。金属膜としては、例えば、ニッケル（Ｎｉ）を形成することができる。ニッケルに代えて、例えば、コバルト（Ｃｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）を用いても良い。ニッケルは、例えばＣＶＤ法により形成することができる。ニッケルを成膜した後、アニールを施す。アニールは、例えば、温度３００〜６００℃、水素及び酸素の混合雰囲気で行うことができる。
【００６１】
このアニールによって、金属膜と電極膜６０（ワード線ＷＬ）及び電極膜６４（選択ゲート電極ＳＧ）が接する箇所において、金属シリサイド層７２（本実施形態においては、ニッケルシリサイド）が形成される。すなわち、半導体ピラーＳＰ１−ＳＰ２間、及び半導体ピラーＳＰ３−ＳＰ４間で分断溝３５によって分断された電極膜６４（選択ゲート電極ＳＧ）及び電極膜６０（ワード線ＷＬ）の側面に金属シリサイド層７２が形成される。
【００６２】
また、半導体ピラーＳＰ２−ＳＰ３間で第３分断溝３６により分断された電極膜６４（選択ゲート電極ＳＧ）の側面、及び最上層の電極膜６０４（ワード線ＷＬ）の上部溝部に金属シリサイド層７２が形成される。
【００６３】
次に、このアニール処理で未反応の金属膜（余剰金属）を除去する。余剰金属は、例えば硫酸過水溶液（硫酸と過酸化水素水との混合溶液）によって除去することができる。
次に、図２に示すように、第１分断溝３０と第２分断溝３４によって形成された分断溝３５内に分断絶縁膜ＩＬＰ１を、第３分断溝３６内に分断絶縁膜ＩＬＰ２を形成する。分断絶縁膜ＩＬＰ１、及びＩＬＰ２は、例えば絶縁膜により形成されている。絶縁膜としては、例えばシリコン酸化膜を用いることができ、例えばＣＶＤ法を用いて成膜することができる。分断絶縁膜ＩＬＰ１及びＩＰ２は、分断溝３５、第３分断溝３６内を絶縁膜で埋設し、層間絶縁膜２０上面に成膜された絶縁膜を、例えばＣＭＰ法（Chemical Mechanical Polishing;化学機械研磨法）を用いて研磨除去することにより形成することができる。このＣＭＰ法による研磨により、層間絶縁膜２０及び半導体ピラーＳＰの上部が僅かに研磨されても良い。
【００６４】
上述のように第１分断溝３０及び第２分断溝３４は連続して分断溝３５を構成しており、この内部に絶縁膜が埋設されて、分断絶縁膜ＩＬＰ１が形成される。また、第３分断溝３６の内部に絶縁膜が埋設されて分断絶縁膜ＩＬＰ２が形成される。
【００６５】
続いて、ピラーコンタクト部４０、層間絶縁膜２２、ソース線ＳＬ、層間絶縁膜２４、コンタクト電極４２及びビット線ＢＬを順次形成する。以上に説明した工程を経ることにより、本実施形態に係る不揮発性半導体記憶装置１０を形成することができる。
【００６６】
以上説明したように、本実施形態を用いれば、分断絶縁膜ＩＬＰ１に接する電極膜６０（６０１〜６０４）の側面部及び選択ゲート電極ＳＧの側面部に形成された金属シリサイド層７２によって、選択ゲート電極ＳＧ、及び電極膜６０の抵抗が低減される。これにより、不揮発性半導体記憶装置１０の駆動電圧を低くすることができ、不揮発性半導体記憶装置１０の動作を速くすることができる。
【００６７】
また、本実施形態を用いれば、分断絶縁膜ＩＬＰ２に接する最上層の電極膜６０４上面部、及び分断絶縁膜ＩＬＰ２に接する選択ゲート電極ＳＧの側面部に形成された金属シリサイド層７２によって、選択ゲート電極ＳＧ、及び最上層の電極膜６０４の抵抗が低減される。これにより、不揮発性半導体記憶装置１０の駆動電圧をさらに低くすることができ、不揮発性半導体記憶装置１０の動作をさらに高速化することができる。
【００６８】
以上説明したように、本実施形態を適用することにより、選択ゲートやワード線の抵抗値を低減し、駆動電圧を低くすることが可能な不揮発性半導体記憶装置を提供することができる。
【００６９】
（変形例）
次に、実施形態の変形例について、図１５及び図１６を参照しながら説明する。図１５は及び図１６は、変形例に係る不揮発性半導体記憶装置１０の構造を示す図である。変形例では、本実施形態を、不揮発性半導体記憶装置１０として、データを格納するメモリセルＭＣが３次元マトリクス状に形成され、メモリストリングＭＳがＩ字型であるＮＡＮＤ型フラッシュメモリに適用した例を例示して説明する。
【００７０】
図１５はメモリセル領域の一部の構成を示す斜視図の一例である。図１６は、図１のＢＢ線に沿った部分の断面構造を示す縦断面図の一例である。図１６においては、図を見易くするために、導電部分のみを示し、絶縁部分は図示を省略している。図１５及び図１６において、上述の実施形態における符号と同一の符号を付した部分は同一の要素を意味し、その説明は省略する。
【００７１】
変形例では、図１５及び図１６に示すように、半導体ピラーＳＰは図中Ｚ方向に延伸している。半導体ピラーＳＰは、Ｚ方向上部においてビット線ＢＬに接続している。半導体ピラーＳＰはＺ方向下部においてソース線ＳＬに接続している。積層構造体ＭＬは、複数の電極膜６０を有しており、その上方にドレイン側選択ゲート電極ＳＧ（ＳＧＤ）が、その下方にソース側選択ゲート電極ＳＧ（ＳＧＳ）が配置されている。
【００７２】
半導体ピラーＳＰは積層構造体ＭＬ及び選択ゲート電極ＳＧ（ＳＧＤ及びＳＧＳ）を貫通している。変形例では、選択ゲート電極ＳＧ（ＳＧＤ及びＳＧＳ）、電極膜６０（ワード線ＷＬ）及び半導体ピラーＳＰによって構成されるメモリストリングＭＳは、Ｉ字型を有している。
【００７３】
図１６に示すように、分断絶縁膜ＩＬＰ２は、隣接する半導体ピラーＳＰ間の選択ゲート電極ＳＧ（ドレイン側選択ゲート電極ＳＧＤ）を分断しており、その下部は最上層の電極膜６０４上面部に溝を形成するように設けられている。分断絶縁膜ＩＬＰ２は図中Ｘ方向（図において、手前−奥方向）に延在している。この分断絶縁膜ＩＬＰ２に接する（対向する）部分の選択ゲート電極ＳＧ（ＳＧＤ）側面には金属シリサイド層７２が形成されている。また、最上層の電極膜６０４の上部に形成された溝の内面に沿って金属シリサイド層７２が形成されている。
【００７４】
金属シリサイド層７２としては、例えば、ニッケルシリサイド（ＮｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）、チタンシリサイド（ＴｉＳｉ）、タングステンシリサイド（ＷＳｉ）、モリブデンシリサイド（ＭｏＳｉ）等、様々な金属シリサイドを用いることができる。
【００７５】
分断絶縁膜ＩＬＰ２に接する（対向する）部分の選択ゲート電極ＳＧ（ＳＧＤ）側面及び、最上層の電極膜６０４（ワード線ＷＬ）の上面部に形成された溝の内面に形成された金属シリサイド層７２によって、選択ゲート電極ＳＧ、及び電極膜６０の抵抗が低減される。これにより、不揮発性半導体記憶装置１０の駆動電圧を低くすることができ、不揮発性半導体記憶装置１０の動作を高速化することができる。
【００７６】
（他の実施形態）
上記に説明した実施形態は、ＮＡＮＤ型又はＮＯＲ型のフラッシュメモリ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、その他の不揮発性半導体記憶装置に適用しても良い。
【００７７】
上述のように、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７８】
図面中、１０は不揮発性半導体記憶装置、１２は半導体基板、１４は犠牲膜、１４２は空洞、１６はストッパ絶縁膜、１８、２０、２２、２４は層間絶縁膜、２６は貫通ホール、２８はピラー絶縁膜、３０は第１分断溝、３２は犠牲膜、３４は第２分断溝、３５は分断溝、３６は第３分断溝、４０はピラーコンタクト部、４２はコンタクト電極、６０は電極膜、ＢＧはバックゲート、ＳＧは選択ゲート電極、ＳＰは半導体ピラーである。
【図１】
2015170643.tif 000003
【図２】
2015170643.tif 000004
【図３】
2015170643.tif 000005
【図４】
2015170643.tif 000006
【図５】
2015170643.tif 000007
【図６】
2015170643.tif 000008
【図７】
2015170643.tif 000009
【図８】
2015170643.tif 000010
【図９】
2015170643.tif 000011
【図１０】
2015170643.tif 000012
【図１１】
2015170643.tif 000013
【図１２】
2015170643.tif 000014
【図１３】
2015170643.tif 000015
【図１４】
2015170643.tif 000016
【図１５】
2015170643.tif 000017
【図１６】
2015170643.tif 000018