(57)【要約】【課題】外部素子を接続することなく回路内の複数の素子に対するプローブテストを同時に行うことができる降圧コンバータ回路を提供する。【解決手段】第１のパッドＰ１と第２のパッドＰ２の間を短絡すると共に第１の選択器１１により増幅器１で増幅された差分信号Ｖｄｉｆを比較器４の第１入力に入力させ且つ第２の選択器１２により比較器４の出力信号を比較器４の第２入力に入力させた状態で、開閉器Ｇ５を閉じ且つ開閉器Ｇ６を開くことで、高圧側スイッチング素子ＴＨを駆動させたテストが行われ、開閉器Ｇ５を開き且つ開閉器Ｇ６を閉じることで、低圧側スイッチング素子ＴＬを駆動させたテストが行われる。【選択図】図１
2015177619.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧と接地電位の間に直列接続された高圧側スイッチング素子および低圧側スイッチング素子を有し、前記高圧側スイッチング素子と前記低圧側スイッチング素子の結合部に出力された電圧を一対の帰還抵抗で分圧すると共に分圧された電圧と参照電圧との差分信号を増幅器で増幅した後、増幅された差分信号を比較器で所定の発振信号と比較することにより得られたＰＷＭ信号に基づいて前記高圧側スイッチング素子および前記低圧側スイッチング素子を相補的にスイッチングする降圧コンバータ回路において、
前記高圧側スイッチング素子と前記低圧側スイッチング素子の結合部に接続された第１のパッドと、
前記一対の帰還抵抗の高圧側端部に接続された第２のパッドと、
前記所定の発振信号と前記増幅器で増幅された差分信号の一方を選択して前記比較器の第１入力に入力させる第１の選択器と、
前記増幅器で増幅された差分信号と前記比較器の出力信号の一方を選択して前記比較器の第２入力に入力させる第２の選択器と、
前記比較器の出力と前記高圧側スイッチング素子の制御端子の間を開閉する第１の開閉器と、
前記比較器の出力と前記低圧側スイッチング素子の制御端子の間を開閉する第２の開閉器と
を備え、前記第１のパッドと前記第２のパッドの間を短絡すると共に前記第１の選択器により前記増幅器で増幅された差分信号を前記比較器の第１入力に入力させ且つ前記第２の選択器により前記比較器の出力信号を前記比較器の第２入力に入力させた状態で、前記第１の開閉器を閉じて前記第２の開閉器を開くことで前記高圧側スイッチング素子を駆動させたテストが行われ、前記第１の開閉器を開いて前記第２の開閉器を閉じることで前記低圧側スイッチング素子を駆動させたテストが行われることを特徴とする降圧コンバータ回路。
【請求項２】
前記第１のパッドと前記第２のパッドの間に外部素子を接続すると共に前記第１の選択器により前記所定の発振信号を前記比較器の第１入力に入力させ且つ前記第２の選択器により前記増幅器で増幅された差分信号を前記比較器の第２入力に入力させ、前記第１の開閉器および前記第２の開閉器を共に開くことで、前記高圧側スイッチング素子と前記低圧側スイッチング素子の結合部に出力された電圧が前記外部素子で平滑化されて出力電圧となる請求項１に記載の降圧コンバータ回路。
【請求項３】
前記第１のパッドと前記第２のパッドの間を開閉する第３の開閉器をさらに備えた請求項１または２に記載の降圧コンバータ回路。
【請求項４】
前記高圧側スイッチング素子と並列に接続された第１の電流経路確保用素子と、
前記低圧側スイッチング素子と並列に接続された第２の電流経路確保用素子と、
前記参照電圧を発生する参照電圧発生回路と、
前記参照電圧発生回路で発生された前記参照電圧に基づいて前記第１の電流経路確保用素子および前記第２の電流経路確保用素子の制御端子に供給されるバイアス電圧を生成するバイアス電圧生成回路と
をさらに備えた請求項１〜３のいずれか一項に記載の降圧コンバータ回路。
【請求項５】
入力電圧と接地電位の間に直列接続された高圧側スイッチング素子および低圧側スイッチング素子を有し、前記高圧側スイッチング素子と前記低圧側スイッチング素子の結合部に出力された電圧を一対の帰還抵抗で分圧すると共に分圧された電圧と参照電圧との差分信号を増幅器で増幅した後、増幅された差分信号を比較器で所定の発振信号と比較することにより得られたＰＷＭ信号に基づいて前記高圧側スイッチング素子および前記低圧側スイッチング素子を相補的にスイッチングする降圧コンバータ回路のテスト方法において、
前記高圧側スイッチング素子と前記低圧側スイッチング素子の前記結合部に接続された第１のパッドと前記一対の帰還抵抗の高圧側端部に接続された第２のパッドの間を短絡し、
前記所定の発振信号と前記増幅器で増幅された前記差分信号を前記比較器に入力させる代わりに前記増幅器で増幅された前記差分信号と前記比較器の出力信号を前記比較器に入力させ、
前記高圧側スイッチング素子と前記低圧側スイッチング素子のうち前記高圧側スイッチング素子の制御端子にのみ前記比較器の出力を入力させることで前記高圧側スイッチング素子を駆動させたテストを行うと共に前記低圧側スイッチング素子の制御端子にのみ前記比較器の出力を入力させることで前記低圧側スイッチング素子を駆動させたテストを行うことを特徴とする降圧コンバータ回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、降圧コンバータ回路に係り、特に、一対の帰還抵抗で分圧された電圧に基づいて高圧側スイッチング素子および低圧側スイッチング素子を相補的にスイッチングさせることにより入力電圧を出力電圧に変換する降圧コンバータ回路に関する。
また、この発明は、このような降圧コンバータ回路をテストする方法にも関している。
【背景技術】
【０００２】
従来から、各種の降圧コンバータ回路が考案され使用されている。
例えば、特許文献１に開示されたＤＣ−ＤＣコンバータでは、入力電圧と接地電位の間に直列接続された一対のスイッチング素子を相補的にスイッチングすると共に一対のスイッチング素子の結合部に出力された電圧をインダクタおよびコンデンサで平滑化することで出力電圧を得ている。また、上記のインダクタを流れる電流を検出し、検出電流に応じて一対のスイッチング素子のオン／オフ時間を調整することにより、出力電圧の制御を行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１４９０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、一般的な電圧モード制御方式の降圧コンバータ回路の概略構成を図４に示す。入力電圧Ｖｉｎと接地電位の間に高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬが直列接続され、これら高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬの結合部ＡにインダクタＬｏｕｔおよびコンデンサＣｏｕｔが接続され、これらインダクタＬｏｕｔおよびコンデンサＣｏｕｔに出力端子ＯＵＴが接続されている。
【０００５】
出力端子ＯＵＴと接地電位の間に一対の帰還抵抗Ｒ１およびＲ２が直列接続され、帰還抵抗Ｒ１およびＲ２の結合部Ｂに増幅器１の負極入力端が接続されている。増幅器１の正極入力端には、参照電圧発生回路２が接続され、また、増幅器１の負極入力端と出力端との間にＲＣ回路３が接続されている。増幅器１の出力端には、比較器４の負極入力端が接続され、比較器４の正極入力端に発振器５が接続されている。さらに、比較器４の出力端には、制御回路６が接続され、制御回路６にプレドライバ７を介して高圧側スイッチング素子ＴＨのゲートが接続されると共に、プレドライバ８を介して低圧側スイッチング素子ＴＬのゲートが接続されている。
【０００６】
制御回路６により高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬが相補的にスイッチングされ、高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬの結合部Ａに出力された電圧がインダクタＬｏｕｔおよびコンデンサＣｏｕｔで平滑化されて出力電圧Ｖｏｕｔとなる。
【０００７】
出力電圧Ｖｏｕｔは、一対の帰還抵抗Ｒ１およびＲ２で分圧され、分圧された電圧Ｖｄｉｖと参照電圧発生回路２で生成された参照電圧Ｖｒｅｆとの差分が増幅器１で増幅されて差分信号Ｖｄｉｆとなり、さらに、比較器４において、差分信号Ｖｄｉｆが発振器５から発せられた三角波信号Ｖｏｓｃと比較されてＰＷＭ信号Ｓｐｗｍが形成され、このＰＷＭ信号Ｓｐｗｍに基づいて制御回路６による高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬのスイッチングが行われる。
【０００８】
半導体集積回路を用いて、このような降圧コンバータ回路を形成する際には、高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬの結合部ＡにインダクタＬｏｕｔおよびコンデンサＣｏｕｔからなる外部素子９を接続し、この外部素子９で平滑化された電圧を出力電圧Ｖｏｕｔとして使用している。
従って、降圧コンバータ回路の不良を検査するテストにおいては、通常、外部素子９をテストボード上に搭載して、出力電圧Ｖｏｕｔの動作測定を行っている。
【０００９】
しかしながら、半導体集積回路の製造工程において、半導体ウエハ上に形成された多数の集積回路チップを互いに切り離す前に実施されるプローブテストでは、プローブカードを用いて半導体ウエハ上の集積回路チップと検査装置とを接続するため、外部素子９を高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬの結合部Ａに接続した状態でテストを行うことが困難である。
このため、プローブテストにおいては、降圧コンバータ回路としてのテストを行うことができず、降圧コンバータ回路を構成する個々の回路素子毎に検査項目を設定してテストを行わなければならなかった。
【００１０】
この発明は、このような従来の問題点を解消するためになされたもので、外部素子を接続することなく回路内の複数の素子に対するプローブテストを同時に行うことができる降圧コンバータ回路を提供することを目的とする。
また、この発明は、このような降圧コンバータ回路をテストする降圧コンバータ回路のテスト方法を提供することも目的としている。
【課題を解決するための手段】
【００１１】
この発明に係る降圧コンバータ回路は、入力電圧と接地電位の間に直列接続された高圧側スイッチング素子および低圧側スイッチング素子を有し、高圧側スイッチング素子と低圧側スイッチング素子の結合部に出力された電圧を一対の帰還抵抗で分圧すると共に分圧された電圧と参照電圧との差分信号を増幅器で増幅した後、増幅された差分信号を比較器で所定の発振信号と比較することにより得られたＰＷＭ信号に基づいて高圧側スイッチング素子および低圧側スイッチング素子を相補的にスイッチングする降圧コンバータ回路において、高圧側スイッチング素子と低圧側スイッチング素子の結合部に接続された第１のパッドと、一対の帰還抵抗の高圧側端部に接続された第２のパッドと、所定の発振信号と増幅器で増幅された差分信号の一方を選択して比較器の第１入力に入力させる第１の選択器と、増幅器で増幅された差分信号と比較器の出力信号の一方を選択して比較器の第２入力に入力させる第２の選択器と、比較器の出力と高圧側スイッチング素子の制御端子の間を開閉する第１の開閉器と、比較器の出力と低圧側スイッチング素子の制御端子の間を開閉する第２の開閉器とを備え、第１のパッドと第２のパッドの間を短絡すると共に第１の選択器により増幅器で増幅された差分信号を比較器の第１入力に入力させ且つ第２の選択器により比較器の出力信号を比較器の第２入力に入力させた状態で、第１の開閉器を閉じて第２の開閉器を開くことで高圧側スイッチング素子を駆動させたテストが行われ、第１の開閉器を開いて第２の開閉器を閉じることで低圧側スイッチング素子を駆動させたテストが行われるものである。
【００１２】
第１のパッドと第２のパッドの間に外部素子を接続すると共に第１の選択器により所定の発振信号を比較器の第１入力に入力させ且つ第２の選択器により増幅器で増幅された差分信号を比較器の第２入力に入力させ、第１の開閉器および第２の開閉器を共に開くことで、高圧側スイッチング素子と低圧側スイッチング素子の結合部に出力された電圧を外部素子で平滑化して出力電圧とすることができる。
また、第１のパッドと第２のパッドの間を開閉する第３の開閉器をさらに備えることもできる。
さらに、高圧側スイッチング素子と並列に接続された第１の電流経路確保用素子と、低圧側スイッチング素子と並列に接続された第２の電流経路確保用素子と、参照電圧を発生する参照電圧発生回路と、参照電圧発生回路で発生された参照電圧に基づいて第１の電流経路確保用素子および第２の電流経路確保用素子の制御端子に供給されるバイアス電圧を生成するバイアス電圧生成回路とを備えることもできる。
【００１３】
この発明に係る降圧コンバータ回路のテスト方法は、入力電圧と接地電位の間に直列接続された高圧側スイッチング素子および低圧側スイッチング素子を有し、高圧側スイッチング素子と低圧側スイッチング素子の結合部に出力された電圧を一対の帰還抵抗で分圧すると共に分圧された電圧と参照電圧との差分信号を増幅器で増幅した後、増幅された差分信号を比較器で所定の発振信号と比較することにより得られたＰＷＭ信号に基づいて高圧側スイッチング素子および低圧側スイッチング素子を相補的にスイッチングする降圧コンバータ回路のテスト方法であって、高圧側スイッチング素子と低圧側スイッチング素子の結合部に接続された第１のパッドと一対の帰還抵抗の高圧側端部に接続された第２のパッドの間を短絡し、所定の発振信号と増幅器で増幅された差分信号を比較器に入力させる代わりに増幅器で増幅された差分信号と比較器の出力信号を比較器に入力させ、高圧側スイッチング素子と低圧側スイッチング素子のうち高圧側スイッチング素子の制御端子にのみ比較器の出力を入力させることで高圧側スイッチング素子を駆動させたテストを行うと共に低圧側スイッチング素子の制御端子にのみ比較器の出力を入力させることで低圧側スイッチング素子を駆動させたテストを行う方法である。
【発明の効果】
【００１４】
この発明によれば、高圧側スイッチング素子と低圧側スイッチング素子の結合部に接続された第１のパッドと、一対の帰還抵抗の高圧側端部に接続された第２のパッドと、所定の発振信号と増幅器で増幅された差分信号の一方を選択して比較器の第１入力に入力させる第１の選択器と、増幅器で増幅された差分信号と比較器の出力信号の一方を選択して比較器の第２入力に入力させる第２の選択器と、比較器の出力と高圧側スイッチング素子の制御端子の間を開閉する第１の開閉器と、比較器の出力と低圧側スイッチング素子の制御端子の間を開閉する第２の開閉器とを備えているので、第１のパッドと第２のパッドの間を短絡すると共に第１の選択器により増幅器で増幅された差分信号を比較器の第１入力に入力させ且つ第２の選択器により比較器の出力信号を比較器の第２入力に入力させた状態で、第１の開閉器および第２の開閉器を開閉することで、外部素子を接続することなく回路内の複数の素子に対するプローブテストを同時に行うことが可能となる。
【図面の簡単な説明】
【００１５】
【図１】この発明の実施の形態に係る降圧コンバータ回路の構成を示す回路図である。
【図２】高圧側スイッチング素子を駆動させたテストを行う際の実施の形態の降圧コンバータ回路を概略的に示す回路図である。
【図３】低圧側スイッチング素子を駆動させたテストを行う際の実施の形態の降圧コンバータ回路を概略的に示す回路図である。
【図４】従来の降圧コンバータ回路の構成を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、この発明の実施の形態を添付図面に基づいて説明する。
図１に、実施の形態に係る降圧コンバータ回路の構成を示す。降圧コンバータ回路は、入力電圧Ｖｉｎと接地電位の間に直列接続された高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬを有している。高圧側スイッチング素子ＴＨのゲートは、スイッチＴ１を介して入力電圧Ｖｉｎに接続され、低圧側スイッチング素子ＴＬのゲートは、スイッチＴ３を介して接地電位に接続されている。
また、高圧側スイッチング素子ＴＨに並列に第１の電流経路確保用素子ＴＨｐが接続され、この第１の電流経路確保用素子ＴＨｐのゲートが、スイッチＴ２を介して入力電圧Ｖｉｎに接続されると共に開閉器Ｇ１を介してバイアス電圧Ｐｂｉａｓに接続されている。同様に、低圧側スイッチング素子ＴＬに並列に第２の電流経路確保用素子ＴＬｐが接続され、この第２の電流経路確保用素子ＴＬｐのゲートが、スイッチＴ４を介して接地電位に接続されると共に開閉器Ｇ２を介してバイアス電圧Ｎｂｉａｓに接続されている。
【００１７】
また、高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬの結合部Ａに第１のパッドＰ１が接続されると共に開閉器Ｇ３を介して第２のパッドＰ２が接続されている。第２のパッドＰ２と接地電位の間に一対の帰還抵抗Ｒ１およびＲ２が直列接続され、帰還抵抗Ｒ１およびＲ２の結合部Ｂに増幅器１の負極入力端が接続されている。増幅器１の正極入力端には、参照電圧発生回路２が接続され、増幅器１の負極入力端と出力端との間にＲＣ回路３が接続されている。
増幅器１の出力端には、第１の選択器１１の第２入力端と第２の選択器１２の第１入力端がそれぞれ接続されており、第１の選択器１１の出力端に比較器４の正極入力端（第１入力）が接続されると共に第２の選択器１２の出力端に比較器４の負極入力端（第２入力）が接続されている。また、第１の選択器１１の第１入力端には、発振器５が接続され、第２の選択器１２の第２入力端には、比較器４の出力端が接続されている。
【００１８】
さらに、比較器４の出力端に、開閉器Ｇ４を介して発振防止抵抗Ｒ３の一端が接続され、発振防止抵抗Ｒ３の他端に、開閉器Ｇ５（第１の開閉器）を介して高圧側スイッチング素子ＴＨのゲートが接続されると共に開閉器Ｇ６（第２の開閉器）を介して低圧側スイッチング素子ＴＬのゲートが接続されている。
また、比較器４の出力端には、制御回路６が接続され、制御回路６にプレドライバ７を介して高圧側スイッチング素子ＴＨのゲートが接続されると共に、プレドライバ８を介して低圧側スイッチング素子ＴＬのゲートが接続されている。
【００１９】
なお、増幅器１は、一対の帰還抵抗Ｒ１およびＲ２で分圧された結合部Ｂにおける電圧Ｖｄｉｖと参照電圧発生回路２で生成された参照電圧Ｖｒｅｆとの差分を増幅し、差分信号Ｖｄｉｆとして出力する。
発振器５は、所定の発振信号Ｖｏｓｃとして三角波信号を出力する。
また、参照電圧発生回路２にバイアス電圧生成回路９が接続されている。このバイアス電圧生成回路９は、参照電圧発生回路２で得られる参照電圧Ｖｒｅｆを基に、開閉器Ｇ１を介して第１の電流経路確保用素子ＴＨｐのゲートに入力されるバイアス電圧Ｐｂｉａｓおよび開閉器Ｇ２を介して第２の電流経路確保用素子ＴＬｐのゲートに入力されるバイアス電圧Ｎｂｉａｓを生成するものである。
【００２０】
この降圧コンバータ回路では、２種類のテスト信号ＰｔｅｓｔおよびＮｔｅｓｔを用いて降圧コンバータ回路の動作状態が制御される。例えば、高圧側スイッチング素子ＴＨを駆動させたテストを行う際には、テスト信号ＰｔｅｓｔがＨレベルに設定されると共にテスト信号ＮｔｅｓｔがＬレベルに設定される。一方、低圧側スイッチング素子ＴＬを駆動させたテストを行う際には、テスト信号ＰｔｅｓｔがＬレベルに設定されると共にテスト信号ＮｔｅｓｔがＨレベルに設定される。さらに、テストではなく、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する降圧コンバータとして機能させるときには、２つのテスト信号ＰｔｅｓｔおよびＮｔｅｓｔが共にＬレベルに設定される。
また、降圧コンバータ回路の内部では、２つのテスト信号ＰｔｅｓｔおよびＮｔｅｓｔの論理和をとったテスト信号Ｔｅｓｔも使用される。
【００２１】
高圧側スイッチング素子ＴＨおよび第１の電流経路確保用素子ＴＨｐは、それぞれＰＭＯＳトランジスタで構成され、低圧側スイッチング素子ＴＬおよび第２の電流経路確保用素子ＴＬｐは、それぞれＮＭＯＳトランジスタで構成されている。
スイッチＴ１はテスト信号Ｎｔｅｓｔの反転信号により制御されるＰＭＯＳトランジスタ、スイッチＴ２はテスト信号Ｎｔｅｓｔにより制御されるＰＭＯＳトランジスタ、スイッチＴ３はテスト信号Ｐｔｅｓｔにより制御されるＮＭＯＳトランジスタ、スイッチＴ４はテスト信号Ｐｔｅｓｔの反転信号により制御されるＮＭＯＳトランジスタで構成されている。
開閉器Ｇ１〜Ｇ６は、それぞれトランスファゲートで構成され、開閉器Ｇ１およびＧ６はテスト信号Ｎｔｅｓｔにより、開閉器Ｇ２およびＧ５はテスト信号Ｐｔｅｓｔにより、開閉器Ｇ３およびＧ４はテスト信号Ｔｅｓｔにより、それぞれ開閉制御される。
【００２２】
第１の選択器１１および第２の選択器１２は、それぞれトランスファゲートで構成されたアナログマルチプレクサからなり、テスト信号Ｔｅｓｔによって制御される。具体的には、第１の選択器１１および第２の選択器１２は、それぞれ、テスト信号ＴｅｓｔがＬレベルのときには、第１入力端に入力された信号を出力端に出力し、一方、テスト信号ＴｅｓｔがＨレベルのときには、第２入力端に入力された信号を出力端に出力する。
【００２３】
すなわち、テスト信号ＴｅｓｔがＨレベルのときには、増幅器１から出力される差分信号Ｖｄｉｆが比較器４の正極入力端に入力すると共に比較器４からの出力信号が比較器４の負極入力端に入力する。これにより、比較器４は、利得「１」のバッファとして機能することとなり、増幅器１から出力される差分信号Ｖｄｉｆがそのまま比較器４から出力される。
一方、テスト信号ＴｅｓｔがＬレベルのときには、発振器５から出力される発振信号Ｖｏｓｃが比較器４の正極入力端に入力すると共に増幅器１から出力される差分信号Ｖｄｉｆが比較器４の負極入力端に入力し、差分信号Ｖｄｉｆが発振信号Ｖｏｓｃと比較されることで生成されたＰＷＭ信号Ｓｐｗｍが比較器４から出力される。
【００２４】
また、プレドライバ７および８は、テスト信号ＴｅｓｔがＨレベルのときには、非作動状態となり、テスト信号ＴｅｓｔがＬレベルのときには、制御回路６から出力されたスイッチング信号に基づいて高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬをそれぞれ駆動制御する。
【００２５】
次に、実施の形態に係る降圧コンバータ回路の動作について説明する。
（１）降圧コンバータとしての動作
まず、入力電圧Ｖｉｎを出力電圧Ｖｏｕｔに変換する降圧コンバータとして機能させるときには、テスト信号ＰｔｅｓｔおよびＮｔｅｓｔが共にＬレベルに設定され、これらテスト信号ＰｔｅｓｔおよびＮｔｅｓｔの論理和であるテスト信号ＴｅｓｔもＬレベルとなる。
これにより、スイッチＴ１およびＴ３がオフ状態となり、開閉器Ｇ４〜Ｇ６が開き、プレドライバ７および８が作動状態となって、高圧側スイッチング素子ＴＨのゲートおよび低圧側スイッチング素子ＴＬのゲートにそれぞれプレドライバ７および８を介して制御回路６から出力されたスイッチング信号が入力される。
【００２６】
なお、スイッチＴ２およびＴ４がオン状態となり、開閉器Ｇ１およびＧ２が開くため、ＰＭＯＳトランジスタからなる第１の電流経路確保用素子ＴＨｐのゲートに入力電圧Ｖｉｎが印加されて第１の電流経路確保用素子ＴＨｐがオフ状態となり、ＮＭＯＳトランジスタからなる第２の電流経路確保用素子ＴＬｐのゲートに接地電位が接続されて第２の電流経路確保用素子ＴＬｐもオフ状態となる。
また、開閉器Ｇ３が開くことで、第１のパッドＰ１と第２のパッドＰ２の間が遮断され、第１の選択器１１および第２の選択器１２にそれぞれＬレベルのテスト信号Ｔｅｓｔが入力されることで、発振器５から出力される発振信号Ｖｏｓｃが比較器４の正極入力端に入力すると共に増幅器１から出力される差分信号Ｖｄｉｆが比較器４の負極入力端に入力し、差分信号Ｖｄｉｆが発振信号Ｖｏｓｃと比較されることで生成されたＰＷＭ信号Ｓｐｗｍが比較器４から出力される。
【００２７】
その結果、第１のパッドＰ１と第２のパッドＰ２の間にインダクタＬｏｕｔおよびコンデンサＣｏｕｔからなる外部素子９を接続することで、高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬの結合部Ａから一対の帰還抵抗Ｒ１およびＲ２の結合部Ｂ、増幅器１および比較器４を介して制御回路６に戻る負帰還が形成され、図４に示した降圧コンバータ回路が形成されることとなる。
すなわち、制御回路６により高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬが相補的にスイッチングされ、高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬの結合部Ａに出力された電圧が外部素子９で平滑化されて出力電圧Ｖｏｕｔとなる。出力電圧Ｖｏｕｔは、帰還抵抗Ｒ１およびＲ２で分圧され、分圧された電圧Ｖｄｉｖと参照電圧発生回路２で生成された参照電圧Ｖｒｅｆとの差分が増幅器１で増幅されて差分信号Ｖｄｉｆとなり、さらに、比較器４において、差分信号Ｖｄｉｆが発振器５から発せられた三角波信号Ｖｏｓｃと比較されてＰＷＭ信号Ｓｐｗｍが形成され、このＰＷＭ信号Ｓｐｗｍに基づいて制御回路６による高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬのスイッチングが行われる。
【００２８】
このようにして、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに変換される。
このとき、電源電圧、増幅器１の利得、発振器５から発せられる三角波信号Ｖｏｓｃの振幅によって決定される負帰還の利得が十分に大きい場合には、高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬのスイッチングのデューティ比Ｄは、帰還抵抗Ｒ１およびＲ２の抵抗値ｒ１およびｒ２を用いて、
Ｄ＝ｒ１／（ｒ１＋ｒ２）
となり、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｉｎ×Ｄ＝Ｖｉｎ×ｒ１／（ｒ１＋ｒ２）
と表すことができる。
【００２９】
（２）高圧側スイッチング素子ＴＨを駆動させるテスト
次に、高圧側スイッチング素子ＴＨを駆動させるテストを行う際には、テスト信号ＰｔｅｓｔがＨレベルに設定されると共にテスト信号ＮｔｅｓｔがＬレベルに設定され、その結果、テスト信号ＰｔｅｓｔおよびＮｔｅｓｔの論理和であるテスト信号ＴｅｓｔはＨレベルとなる。
これにより、スイッチＴ１がオフ状態となり、開閉器Ｇ４およびＧ５が閉じ、プレドライバ７が非作動状態となって、高圧側スイッチング素子ＴＨのゲートに比較器４の出力端が接続されると共に、スイッチＴ２がオン状態となり、開閉器Ｇ１が開くため、第１の電流経路確保用素子ＴＨｐのゲートに入力電圧Ｖｉｎが印加されて第１の電流経路確保用素子ＴＨｐはオフ状態となる。
【００３０】
また、スイッチＴ３がオン状態となり、開閉器Ｇ６が開き、プレドライバ８が非作動状態となって、低圧側スイッチング素子ＴＬのゲートに接地電位が接続され、低圧側スイッチング素子ＴＬがオフ状態になると共に、スイッチＴ４がオフ状態となり、開閉器Ｇ２が閉じるため、第２の電流経路確保用素子ＴＬｐのゲートにバイアス電圧Ｎｂｉａｓが印加されて第２の電流経路確保用素子ＴＬｐがオン状態となる。すなわち、今回のテストの対象外である低圧側スイッチング素子ＴＬはオフ状態になるが、低圧側スイッチング素子ＴＬに並列に接続されている第２の電流経路確保用素子ＴＬｐがオン状態になることで、低圧側スイッチング素子ＴＬに代わって電流経路が確保される。
さらに、開閉器Ｇ３が閉じることで、第１のパッドＰ１と第２のパッドＰ２の間が短絡され、第１の選択器１１および第２の選択器１２にそれぞれＨレベルのテスト信号Ｔｅｓｔが入力されることで、増幅器１から出力される差分信号Ｖｄｉｆが比較器４の正極入力端に入力すると共に比較器４からの出力信号が比較器４の負極入力端に入力し、比較器４が利得「１」のバッファとして機能して、増幅器１から出力される差分信号Ｖｄｉｆがそのまま比較器４から出力される。
【００３１】
その結果、図２に示されるリニアレギュレータが形成される。すなわち、第１のパッドＰ１と第２のパッドＰ２の間に外部素子を接続することなく、負帰還が形成され、高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬの結合部Ａに出力された出力電圧Ｖｏｕｔが一対の帰還抵抗Ｒ１およびＲ２で分圧され、分圧された電圧Ｖｄｉｖと参照電圧発生回路２で生成された参照電圧Ｖｒｅｆとの差分が増幅器１で増幅されて差分信号Ｖｄｉｆとなり、比較器４および発振防止抵抗Ｒ３を介して高圧側スイッチング素子ＴＨのゲートに入力される。
【００３２】
（３）低圧側スイッチング素子ＴＬを駆動させるテスト
低圧側スイッチング素子ＴＬを駆動させるテストを行う際には、テスト信号ＰｔｅｓｔがＬレベルに設定されると共にテスト信号ＮｔｅｓｔがＨレベルに設定され、その結果、テスト信号ＰｔｅｓｔおよびＮｔｅｓｔの論理和であるテスト信号ＴｅｓｔはＨレベルとなる。
これにより、スイッチＴ１がオン状態となり、開閉器Ｇ５が開き、プレドライバ７が非作動状態となって、高圧側スイッチング素子ＴＨのゲートに入力電圧Ｖｉｎが印加され、高圧側スイッチング素子ＴＨがオフ状態になると共に、スイッチＴ２がオフ状態となり、開閉器Ｇ１が閉じるため、第１の電流経路確保用素子ＴＨｐのゲートにバイアス電圧Ｐｂｉａｓが印加されて第１の電流経路確保用素子ＴＨｐがオン状態となる。すなわち、今回のテストの対象外である高圧側スイッチング素子ＴＨはオフ状態になるが、高圧側スイッチング素子ＴＨに並列に接続されている第１の電流経路確保用素子ＴＨｐがオン状態になることで、高圧側スイッチング素子ＴＨに代わって電流経路が確保される。
【００３３】
また、スイッチＴ３がオフ状態となり、開閉器Ｇ４およびＧ６が閉じ、プレドライバ８が非作動状態となって、低圧側スイッチング素子ＴＬのゲートに比較器４の出力端が接続されると共に、スイッチＴ４がオン状態となり、開閉器Ｇ２が開くため、第２の電流経路確保用素子ＴＬｐのゲートに接地電位が接続されて第２の電流経路確保用素子ＴＬｐはオフ状態となる。
さらに、開閉器Ｇ３が閉じることで、第１のパッドＰ１と第２のパッドＰ２の間が短絡され、第１の選択器１１および第２の選択器１２にそれぞれＨレベルのテスト信号Ｔｅｓｔが入力されることで、増幅器１から出力される差分信号Ｖｄｉｆが比較器４の正極入力端に入力すると共に比較器４からの出力信号が比較器４の負極入力端に入力し、比較器４が利得「１」のバッファとして機能して、増幅器１から出力される差分信号Ｖｄｉｆがそのまま比較器４から出力される。
【００３４】
その結果、図３に示されるリニアレギュレータが形成される。すなわち、第１のパッドＰ１と第２のパッドＰ２の間に外部素子を接続することなく、負帰還が形成され、高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬの結合部Ａに出力された出力電圧Ｖｏｕｔが一対の帰還抵抗Ｒ１およびＲ２で分圧され、分圧された電圧Ｖｄｉｖと参照電圧発生回路２で生成された参照電圧Ｖｒｅｆとの差分が増幅器１で増幅されて差分信号Ｖｄｉｆとなり、比較器４および発振防止抵抗Ｒ３を介して低圧側スイッチング素子ＴＬのゲートに入力される。
【００３５】
このように、テスト信号ＰｔｅｓｔおよびＮｔｅｓｔのレベルをそれぞれ設定することにより、上記の（２）高圧側スイッチング素子ＴＨを駆動させるテストおよび（３）低圧側スイッチング素子ＴＬを駆動させるテストに記載したように、第１のパッドＰ１と第２のパッドＰ２の間に外部素子を接続することなく、負帰還を形成し、実施の形態に係る降圧コンバータ回路をリニアレギュレータとして作動させることができるため、プローブカードを用いて降圧コンバータ回路内の複数の素子に対するプローブテストを同時に行うことが可能となる。具体的には、帰還抵抗Ｒ１およびＲ２、増幅器１、参照電圧発生回路２、比較器４、高圧側スイッチング素子ＴＨ、低圧側スイッチング素子ＴＬに対するテストを行うことができる。
【００３６】
なお、リニアレギュレータとして作動する際も、増幅器１の利得が十分に大きければ、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖｉｎ×ｒ１／（ｒ１＋ｒ２）
と表され、降圧コンバータとして動作する際の出力電圧Ｖｏｕｔと等価と考えることができる。
【００３７】
また、高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬを多段に組み合わせて構成された降圧コンバータ回路に対しても、この発明を適用することができ、この場合、最終段の高圧側スイッチング素子ＴＨおよび低圧側スイッチング素子ＴＬのテストを行うことが可能となる。
【符号の説明】
【００３８】
１  増幅器、２  参照電圧発生回路、３  ＲＣ回路、４  比較器、５  発振器、６  制御回路、７，８  プレドライバ、９  バイアス電圧生成回路、１１  第１の選択器、１２  第２の選択器、ＴＨ  高圧側スイッチング素子、ＴＬ  低圧側スイッチング素子、ＴＨｐ  第１の電流経路確保用素子、ＴＬｐ  第２の電流経路確保用素子、Ｔ１〜Ｔ４  スイッチ、Ｇ１〜Ｇ６  開閉器、Ｐ１  第１のパッド、Ｐ２  第２のパッド、Ｒ１，Ｒ２  帰還抵抗、Ｒ３  発振防止抵抗、Ａ，Ｂ  結合部、Ｖｉｎ  入力電圧、Ｖｏｕｔ  出力電圧、Ｖｄｉｖ  分圧された電圧、Ｖｒｅｆ  参照電圧、Ｖｄｉｆ  差分信号、Ｖｏｓｃ  発振信号、Ｓｐｗｍ  ＰＷＭ信号、Ｐｔｅｓｔ，Ｎｔｅｓｔ，Ｔｅｓｔ  テスト信号。
【図１】
2015177619.tif 000003
【図２】
2015177619.tif 000004
【図３】
2015177619.tif 000005
【図４】
2015177619.tif 000006