(57)【要約】【課題】  低閾値セルの使用量を少なくすることのできるタイミング制約設定方法を提供する。【解決手段】  実施形態のタイミング制約設定方法は、低閾値セルによる速度向上分をマージン１３として本来のクロック周期から差し引いた値をレイアウト用クロック周期とし、入力されたタイミング制約１１に記載のクロックスキュー配分にもとづいてセルライブラリ１２の高閾値セルのみを使用して仮配置を行う（ステップＳ１）。仮配置の結果にもとづいて信号伝搬経路のタイミング検証を行う（ステップＳ２）。タイミング検証によりタイミング違反が検出された経路を抽出する（ステップＳ３）。抽出された経路に関係する遅延伝搬の詳細を解析する（ステップＳ４）。解析の結果にもとづいて、抽出された経路に関連する信号伝搬経路に配分するクロックスキュー量を算出してタイミング制約１１の更新を行い、本配置用タイミング制約２１を出力する（ステップＳ５）。【選択図】  図１
2015191393.tif 000002
【特許請求の範囲】
【請求項１】
低閾値セルによる速度向上分をマージンとして本来のクロック周期から差し引いた値をレイアウト用クロック周期とし、入力されたタイミング制約に記載のクロックスキュー配分にもとづいて高閾値セルのみを使用して仮配置を行うステップと、
前記仮配置の結果にもとづいて信号伝搬経路のタイミング検証を行うステップと、
前記タイミング検証によりタイミング違反が検出された経路を抽出するステップと、
前記抽出された経路に関係する遅延伝搬の詳細を解析するステップと、
前記解析の結果にもとづいて前記抽出された経路に関連する信号伝搬経路に配分するクロックスキュー量を算出して前記タイミング制約の更新を行い、本配置用タイミング制約を出力するステップと
を備えることを特徴とするタイミング制約設定方法。
【請求項２】
前記マージンが、前記高閾値セルに対する前記低閾値セルの速度向上率を前記本来のクロック周期に掛け合わせた値である
ことを特徴とする請求項１に記載のタイミング制約設定方法。
【請求項３】
前記タイミング制約の更新を行うステップが、
前記タイミング違反が発生する経路の数が最小となるように前記クロックスキュー量を算出する
ことを特徴とする請求項１または２に記載のタイミング制約設定方法。
【請求項４】
前記タイミング制約の更新を行うステップが、
前記タイミング違反の違反量の合計が最小となるように前記クロックスキュー量を算出する
ことを特徴とする請求項１または２に記載のタイミング制約設定方法。
【請求項５】
前記タイミング制約の更新を行うステップが、
前記解析の結果によらず、前記高閾値セルに設定されたアクセスタイムおよびセットアップタイムにもとづいて前記クロックスキュー量を算出する
ことを特徴とする請求項１または２に記載のタイミング制約設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、タイミング制約設定方法に関する。
【背景技術】
【０００２】
半導体集積回路のレイアウト工程では、論理合成段階で見積もられたタイミング制約にもとづいて、セルの自動配置、クロックツリーの生成、自動配線が、実行される。このとき、与えられたタイミング制約を満足するレイアウトが行われれば、レイアウト後のタイミング検証において、タイミング違反は発生しない。
【０００３】
しかし、論理合成段階での見積もりの精度は高くないので、レイアウト後のタイミング検証において、タイミング違反が発生することがある。タイミング違反が発生した場合、その対策の１つとして、高閾値セルを低閾値セルに置換することが行われる。低閾値セルは、低閾値のトランジスタで構成されるため、セルの動作速度が向上する。
【０００４】
ただし、低閾値のトランジスタはリーク電流が多いため、低閾値セルを多用すると、半導体集積回路の消費電流が増大する、という問題が生じる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１６１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、低閾値セルの使用量を少なくすることのできるタイミング制約設定方法を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態のタイミング制約設定方法は、低閾値セルによる速度向上分をマージンとして本来のクロック周期から差し引いた値をレイアウト用クロック周期とし、入力されたタイミング制約に記載のクロックスキュー配分にもとづいて高閾値セルのみを使用して仮配置を行う。前記仮配置の結果にもとづいて信号伝搬経路のタイミング検証を行う。前記タイミング検証によりタイミング違反が検出された経路を抽出する。前記抽出された経路に関係する遅延伝搬の詳細を解析する。前記解析の結果にもとづいて前記抽出された経路に関連する信号伝搬経路に配分するクロックスキュー量を算出して前記タイミング制約の更新を行い、本配置用タイミング制約を出力する。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態のタイミング制約設定方法の処理手順の例を示すフローチャート。
【図２】第１の実施形態のタイミング制約設定方法におけるマージンを説明するための図。
【図３】第１の実施形態のタイミング制約設定方法のクロックスキュー調整の例を示す図。
【図４】第２の実施形態のタイミング制約設定方法を説明するための図。
【図５】第２の実施形態のタイミング制約設定方法を説明するための図。
【図６】第３の実施形態のタイミング制約設定方法を説明するための図。
【図７】第４の実施形態のタイミング制約設定方法を説明するための図。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
【００１０】
（第１の実施形態）
本実施形態のタイミング制約設定方法の概要を述べると、まず、例えば論理合成段階で見積もられたタイミング制約にもとづいて、高閾値セルのみで仮配置を行い、その仮配置結果からタイミング制約違反が発生した信号伝搬経路を抽出する。その後、その違反が極力解消するように信号伝搬経路に分配するクロックスキュー量を算出してタイミング制約を更新し、本配置用のタイミング制約を生成する。
【００１１】
本実施形態のタイミング制約設定方法の詳細について、図１および図２を用いて説明する。図１は、本実施形態のタイミング制約設定方法の処理手順の例を示すフローチャートであり、図２は、本実施形態の仮配置で使用するマージンを説明するための図である。
【００１２】
図１に示すフローチャートでは、まず、入力されたタイミング制約１１に記載のクロックスキュー配分にもとづいて、セルライブラリ１２に登録されているセルの中の高閾値セルのみを使用して仮配置を行う（ステップＳ１）。
【００１３】
このとき、本実施形態では、高閾値セルを低閾値セルへ置換したときに見込める速度向上分をマージン１３として予め算出しておき、本来のクロック周期からこのマージン１３を差し引いた値をレイアウト用周期として用いる。
【００１４】
図２に、このマージン１３の算出方法の例を示す。
【００１５】
図２（ａ）に示すように、高閾値セルＨＴＣ１の入出力間の遅延時間をｄＴ１、低閾値セルＬＴＣ１の入出力間の遅延時間をｄＴ２とすると、高閾値セルＨＴＣ１を低閾値セルＬＴＣ１へ置換したときの速度向上率ＳＰは、
ＳＰ＝（ｄＴ１−ｄＴ２）／ｄＴ１
と表される。
【００１６】
例えば、ｄＴ１＝１００ｐｓ、ｄＴ２＝８０ｐｓである場合、
ＳＰ＝（１００−８０）／１００＝２０／１００＝０．２
すなわち、速度向上率ＳＰは２０％となる。
【００１７】
そこで、本実施形態では、半導体集積回路の本来のクロック周期Ｔ０に速度向上率ＳＰを掛け合わせた値をマージン１３として算出する。このマージン１３の値をＭとすると、
Ｍ＝ＳＰ×Ｔ０
と表される。
【００１８】
ステップＳ１の仮配置では、本来のクロック周期Ｔ０からマージン１３を差し引いた値をレイアウト用周期Ｔとして用いる。
【００１９】
図２（ｂ）に、本来のクロック周期Ｔ０とレイアウト用周期Ｔの関係を示す。レイアウト用周期Ｔは、マージン１３の値をＭとすると、
Ｔ＝Ｔ０−Ｍ
と表される。
【００２０】
すなわち、配置処理を行うレイアウト装置にとっては、高閾値セルしか使用しないステップＳ１の仮配置は、タイミング的には最も厳しい条件での配置処理となる。そのため、レイアウト装置は、高閾値セルの駆動能力を最大限に引き出すようなセル配置の最適化処理を行う。
【００２１】
図１のフローに戻って、次に、ステップＳ１の仮配置の結果にもとづいて信号伝搬経路のタイミング検証を行い（ステップＳ２）、タイミング違反が検出された経路を抽出する（ステップＳ３）。
【００２２】
上述したように、ステップＳ１の仮配置では高閾値セルの駆動能力を最大限に引き出すような配置が行われている。そのため、ステップＳ３で抽出された経路は、高閾値セルだけではタイミング仕様を満たすことのできない経路である。本実施形態では、このような経路を、１回の仮配置で総て抽出することができる。
【００２３】
次に、ステップＳ３で抽出された経路に関係する遅延伝搬の詳細を解析する（ステップＳ４）。
【００２４】
上述したように、ステップＳ３で抽出された経路は、高閾値セルだけではタイミング仕様を満たすことのできない経路であるが、その前後には、タイミング的に余裕のある経路が存在する場合がある。その場合、タイミング違反が検出された経路の前後の経路まで含めてクロックタイミングを調整することにより、タイミング違反の解消もしくはタイミング違反量の減少を図ることができる。
【００２５】
そこで、ステップＳ４では、ステップＳ３で抽出された経路およびその前後の経路の遅延の伝搬の様子を詳細に解析する。
【００２６】
次に、ステップＳ４の解析の結果にもとづいて、ステップＳ３で抽出された経路に関連する信号伝搬経路に配分するクロックスキュー量を算出してタイミング制約１２の更新を行い、本配置用タイミング制約２１を出力する（ステップＳ５）。
【００２７】
本配置用タイミング制約２１には、仮配置でタイミング違反が検出された経路のクロックスキュー量を調整したタイミング制約が記載されている。そのため、この本配置用タイミング制約２１を用いることにより、本配置でのタイミング違反の発生を少なくすることができる。
【００２８】
次に、図３（ａ）に示す回路を例にとって、本実施形態のタイミング制約設定方法によるクロックスキュー調整の例を示す。
【００２９】
図３（ａ）に示す回路では、レジスタセルＲＥＧ１とレジスタセルＲＥＧ２との間に論理回路やメモリなどのセルＣＴ１が接続されて信号伝搬の経路ｐａｔｈ１が形成され、レジスタセルＲＥＧ２とレジスタセルＲＥＧ３との間に論理回路やメモリなどのセルＣＴ２が接続されて信号伝搬の経路ｐａｔｈ２が形成されている。
【００３０】
レジスタセルＲＥＧ１、ＲＥＧ２、ＲＥＧ３には、それぞれ、クロック信号ＣＫ１、ＣＫ２、ＣＫ３が入力されている。ここでは、このクロック信号ＣＫ１、ＣＫ２、ＣＫ３に対して、タイミング制約１１として、クロックスキューｓｋｅｗ１、ｓｋｅｗ２、ｓｋｅｗ３が、それぞれ設定されているものとする。
【００３１】
図３（ｂ）〜図３（ｄ）に、図３（ａ）に示した回路に対して図１のフローを実行したときのクロックスキュー調整の例を示す。
【００３２】
図３（ｂ）に示す例は、図１のフローのステップＳ３のタイミング違反経路の抽出により、レジスタセルＲＥＧ２の前段の経路ｐａｔｈ１にタイミング違反が検出された例である。
【００３３】
この場合、ステップＳ４における詳細解析では、タイミング違反のない後段の経路ｐａｔｈ２も含めて、タイミングの余裕度を解析する。その結果、経路ｐａｔｈ１の余裕度が−ｓ１、経路ｐａｔｈ２の余裕度が＋ｓ２であることが判明する。ここで、余裕度の負号（−）は、タイミング不足であることを示す。
【００３４】
この解析結果にもとづいて、ステップＳ５では、レジスタセルＲＥＧ２のクロック信号ＣＫ２のスキュー量を調整する。このとき、ステップＳ５の処理は、レジスタセルＲＥＧ２の後段の余裕度ｓ２と前段の余裕度ｓ１（不足量）との大小に応じて、調整するスキュー量を変える。
【００３５】
すなわち、ｓ２≧ｓ１の場合は、クロック信号ＣＫ２のスキュー量をｓｋｅｗ２＋ｓ１に調整する。これにより、前段の余裕度がｓ１増加し、前段の経路ｐａｔｈ１のタイミング違反は解消する。このとき、後段の余裕度はｓ１減少するが、それでも後段の経路ｐａｔｈ２には、まだ（ｓ２−ｓ１）の余裕がある。
【００３６】
一方、ｓ２＜ｓ１の場合は、クロック信号ＣＫ２のスキュー量をｓｋｅｗ２＋ｓ２に調整する。この場合、前段の経路ｐａｔｈ１のタイミング違反は残るが、その違反量は（ｓ１−ｓ２）に減少する。また、後段の経路ｐａｔｈ２は余裕度が０になるが、タイミング違反は発生しない。
【００３７】
図３（ｃ）に示す例は、レジスタセルＲＥＧ２の後段の経路ｐａｔｈ２にタイミング違反が検出された例である。
【００３８】
この場合、経路ｐａｔｈ１の余裕度が＋ｓ１、経路ｐａｔｈ２の余裕度が−ｓ２であるとすると、ステップＳ５でのスキュー量の調整は、次のように行われる。
【００３９】
すなわち、ｓ１≧ｓ２の場合は、クロック信号ＣＫ２のスキュー量をｓｋｅｗ２−ｓ２に調整し、ｓ１＜ｓ２の場合は、クロック信号ＣＫ２のスキュー量をｓｋｅｗ２−ｓ１に調整する。
【００４０】
ｓ１≧ｓ２の場合、クロック信号ＣＫ２のスキュー量をｓｋｅｗ２−ｓ２に調整することにより、経路ｐａｔｈ２のタイミング違反が解消し、ｓ１＜ｓ２の場合、クロック信号ＣＫ２のスキュー量をｓｋｅｗ２−ｓ１に調整することにより、経路ｐａｔｈ２のタイミング違反量が（ｓ２−ｓ１）に減少する。
【００４１】
図３（ｄ）に示す例は、レジスタセルＲＥＧ２の前段の経路ｐａｔｈ１、後段の経路ｐａｔｈ２ともにタイミング違反が検出された例である。
【００４２】
この場合、クロック信号ＣＫ２のスキュー量を調整してもどちらのタイミング違反も解消しない。そこで、この場合、ステップＳ５での処理は、経路ｐａｔｈ１と経路ｐａｔｈ２のタイミング違反量が均等になるように、クロック信号ＣＫ２のスキュー量を調整する。
【００４３】
そのとき、経路ｐａｔｈ１の余裕度が−ｓ１、経路ｐａｔｈ２の余裕度が−ｓ２であるとすると、ステップＳ５でのスキュー量の調整は、次のように行われる。
【００４４】
すなわち、ｓ２≧ｓ１の場合は、クロック信号ＣＫ２のスキュー量をｓｋｅｗ２−（ｓ２−ｓ１）／２に調整し、ｓ１＜ｓ２の場合は、クロック信号ＣＫ２のスキュー量をｓｋｅｗ２＋（ｓ１−ｓ２）／２に調整する。
【００４５】
例えば、ｓ１＝１、ｓ２＝３、すなわち、経路ｐａｔｈ１のタイミング違反量が１、経路ｐａｔｈ２のタイミング違反量が３の場合、クロック信号ＣＫ２のスキュー量は，
ｓｋｅｗ２−（３−１）／２＝ｓｋｅｗ２−１
と調整され、クロック信号ＣＫ２が１だけ早くなる。これにより、経路ｐａｔｈ１、経路ｐａｔｈ２のタイミング違反量はともに２となる。
【００４６】
逆に、ｓ１＝３、ｓ２＝１の場合、クロック信号ＣＫ２のスキュー量は，
ｓｋｅｗ２＋（３−１）／２＝ｓｋｅｗ２＋１
と調整され、クロック信号ＣＫ２が１だけ遅くなる。これにより、経路ｐａｔｈ１、経路ｐａｔｈ２のタイミング違反量はともに２となる。
【００４７】
このように２つの経路のタイミング違反量を均等化することにより、タイミング違反量が大きな経路を減らすことができ、本配置実行後のタイミング違反対策が容易になる。
【００４８】
このような本実施形態によれば、低閾値セルによる速度向上分をマージンとして本来のクロック周期から差し引いたレイアウト用クロック周期を用いて高閾値セルのみにて仮配置を行う。そのため、高閾値セルの駆動能力が最大限に引き出され、高閾値セルだけではタイミング仕様を満たすことのできない経路を１回の仮配置で総て抽出することができる。
【００４９】
また、タイミング違反経路については、タイミング違反が解消または違反量が減少するようにクロック信号のスキュー量を調整した、本配置用タイミング制約を生成することができる。この本配置用タイミング制約を用いることにより、本配置における低閾値セルの使用量を少なくすることができる。
【００５０】
（第２の実施形態）
本実施形態では、ＳＲＡＭなどの多数の入力ピンと多数の出力ピンを有するセルのタイミング違反の改善に効果的なタイミング制約制定方法の例を示す。
【００５１】
図４は、第２の実施形態のタイミング制約制定方法を説明するための図である。
【００５２】
図４（ａ）に示す高閾値セルＨＴＣ１１は、多数の入力ピンと多数の出力ピンを有するセルであり、クロック信号としてクロック信号ＣＫ１１が入力される。このクロック信号ＣＫ１１に対して、タイミング制約１１には、スキュー量ｓｋｅｗ１１が記載されているものとする。
【００５３】
図４（ｂ）は、仮配置後（スキュー量調整前）の、入力ピンへの伝搬遅延値と出力ピンの伝搬遅延値の大きさを棒グラフで表したものである。このグラフでは、入力側タイミング仕様ｓｐｅｃ１と出力側タイミング仕様ｓｐｅｃ２の間が、タイミング仕様を満たす範囲である。
【００５４】
図４（ｂ）に示す例では、このタイミング仕様に違反する経路が、入力側に１本、出力側に５本ある。
【００５５】
そこで、本実施形態では、出力側のタイミング違反経路数を少なくするため、入力側経路の最小余裕Δｔ１だけ、クロック信号ＣＫ１１を早くする。そのため、タイミング制約上のクロック信号ＣＫ１１のスキュー量を、ｓｋｅｗ１１から（ｓｋｅｗ１１−Δｔ１）へ変更する。
【００５６】
図４（ｃ）は、クロック信号ＣＫ１１のスキュー量調整の効果を示す図である。クロック信号ＣＫ１１のスキュー量を（ｓｋｅｗ１１−Δｔ１）へ調整すると、出力側のタイミング違反経路が、この例では５本から１本へ減少する。
【００５７】
一方、入力側のタイミング違反経路は、スキュー量調整前と同じく、１本のままである。
【００５８】
図５（ａ）は、タイミング仕様に違反する経路が、入力側に５本、出力側に１本ある例である。この場合、入力側のタイミング違反経路を少なくするため、出力側経路の最小余裕Δｔ２だけ、クロック信号ＣＫ１１を遅くする。そのため、タイミング制約上のクロック信号ＣＫ１１のスキュー量を、ｓｋｅｗ１１から（ｓｋｅｗ１１＋Δｔ２）へ変更する。
【００５９】
図５（ｂ）は、クロック信号ＣＫ１１のスキュー量調整の効果を示す図である。クロック信号ＣＫ１１のスキュー量を（ｓｋｅｗ１１＋Δｔ２）へ調整すると、入力側のタイミング違反経路が、この例では５本から１本へ減少する。
【００６０】
一方、出力側のタイミング違反経路は、スキュー量調整前と同じく、１本のままである。
【００６１】
このような本実施形態によれば、タイミング違反経路数が最小となるようにクロック信号のスキューを調整することにより、多数の経路のタイミング違反を同時に改善することができる。また、タイミング違反経路数を最小にできるので、本配置に使用する低閾値セルの個数を少なくすることができる。
【００６２】
（第３の実施形態）
タイミング違反を評価する指標の１つとして、全違反経路のタイミング違反量の総計を表すＴＮＳ（Ｔｏｔａｌ  Ｎｅｇａｔｉｖｅ  Ｓｌａｃｋ）がある。本実施形態では、このＴＮＳが最小となるようにクロック信号のスキュー量を調整するタイミング制約設定方法の例を示す。
【００６３】
図６は、第３の実施形態のタイミング制約制定方法を説明するための図である。
【００６４】
図６（ａ）は、仮配置後（スキュー量調整前）の、ＴＮＳを表す図である。この図でハッチングを施した部分の面積が、ＴＮＳを表す。また、クロック入力の前段側のＴＮＳをＴＮＳ１、後段側のＴＮＳをＴＮＳ２とする。この例では、前段側と後段側ではＴＮＳに偏りがあり、ＴＮＳ２≫ＴＮＳ１である。
【００６５】
そこで、この場合、後段側のＴＮＳが減少するようにクロック信号のスキュー量を調整する。
【００６６】
図６（ｂ）に示すように、スキュー量を調整すると、クロック入力の前段側のＴＮＳがＴＮＳ１１、後段側のＴＮＳがＴＮＳ１２へ変化する。この場合、前段側のＴＮＳはやや増加するが、後段側のＴＮＳは大幅に減少する。
【００６７】
このような本実施形態によれば、クロック信号のスキュー量を調整によって削減されたタイミング違反量が、そのまま本配置における低閾値セルの削減量となるため、低閾値セルの使用率を低減させることができる。
【００６８】
（第４の実施形態）
本実施形態では、仮配置後のタイミング検証の解析結果によらず、高閾値セルに規定されたセットアップ時間とアクセス時間の値にもとづいてクロック信号のスキュー量を調整するタイミング制約設定方法の例を示す。本実施形態の方法は、セットアップ時間とアクセス時間との間に、数倍程度の差がある場合に有効である。
【００６９】
図７は、第４の実施形態のタイミング制約制定方法を説明するための図である。
【００７０】
図７（ａ）に示す高閾値セルＨＴＣ２１は、クロック信号ＣＫ２１に対する入力信号Ｄｉｎのセットアップ時間がｔｓｕと規定され、クロック信号ＣＫ２１に対する出力信号Ｄｏｕｔのアクセス時間がｔａｓと規定されている。
【００７１】
図７（ｂ）に示す例は、アクセス時間ｔａｓが、セットアップ時間ｔｓｕよりも数倍大きい（ｔａｓ≫ｔｓｕ）例である。
【００７２】
この場合、クロック信号ＣＫ２１に設定するスキュー量ｓｋｅｗ２１を
ｓｋｅｗ２１＝−（ｔａｓ−ｔｓｕ）／２
とする。すなわち、クロック信号ＣＫ２１をｓｋｅｗ２１だけ早くする。
【００７３】
このスキュー量の設定により、高閾値セルＨＴＣ２１の後段に対するタイミング余裕が増加し、アクセス時間が大きくても、タイミング違反が発生する確率を低下させることができる。
【００７４】
図７（ｃ）に示す例は、セットアップ時間ｔｓｕがアクセス時間ｔａｓよりも数倍大きい（ｔｓｕ≫ｔａｓ）例である。
【００７５】
この場合、クロック信号ＣＫ２１に設定するスキュー量ｓｋｅｗ２１を
ｓｋｅｗ２１＝＋（ｔｓｕ−ｔａｓ）／２
とする。すなわち、クロック信号ＣＫ２１をｓｋｅｗ２１だけ遅くする。
【００７６】
このスキュー量の設定により、高閾値セルＨＴＣ２１の前段に対するタイミング余裕が増加し、セットアップ時間の規定が大きくても、タイミング違反が発生する確率を低下させることができる。
【００７７】
このような本実施形態によれば、仮配置後のタイミング検証の解析を行わなくても、タイミング制約を設定することができる。
【００７８】
以上説明した少なくとも１つの実施形態のタイミング制約設定方法によれば、低閾値セルの使用量を少なくすることができる。
【００７９】
また、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８０】
１１  タイミング制約
１２  セルライブラリ
１３  マージン
２１  本配置用タイミング制約
ＨＴＣ１、ＨＴＣ１１、ＨＴＣ２１  高閾値セル
ＬＴＣ１  低閾値セル
ＲＥＧ１〜ＲＥＧ３  レジスタセル
ＣＴ１、ＣＴ２  セル
【図１】
2015191393.tif 000003
【図２】
2015191393.tif 000004
【図３】
2015191393.tif 000005
【図４】
2015191393.tif 000006
【図５】
2015191393.tif 000007
【図６】
2015191393.tif 000008
【図７】
2015191393.tif 000009