(57)【要約】【課題】レーザダイレクトの制御を行う画像形成装置において、ホワイトギャップを低減すべくバッググランド露光を行いつつ、不要輻射を低減する仕組みを提供する。【解決手段】本画像形成装置は、画像を出力するためのクロックに従って通常の画像データを出力する第１画像出力回路と、クロックをＳＳＣＧ回路により変化させたクロックに従って、微小発光用の画像データを出力する第２画像出力回路と、第１画像出力回路の出力と、第２画像出力回路の出力との論理和を演算し、演算結果を出力することを特徴とする。【選択図】  図７
2015075748.tif 000002
【特許請求の範囲】
【請求項１】
画像形成装置であって、
画像データを生成するとともに、該画像データに従って露光用のレーザをダイレクトに制御する制御手段と、
前記制御手段からの出力に従って記録材に画像を形成する画像形成手段とを備え、
前記制御手段は、
画像を出力するためのクロックに従って通常の画像データを出力する第１画像出力回路と、
前記クロックをスペクトラム拡散クロック発振器回路により変化させたクロックに従って、微小発光用の画像データを出力する第２画像出力回路と、
前記第１画像出力回路の出力と、前記第２画像出力回路の出力との論理和を演算し、演算結果を前記画像形成手段へ出力するＯＲ回路と
を備えることを特徴とする画像形成装置。
【請求項２】
前記第１画像出力回路は、前記第２画像出力回路からの出力をマスクするマスク信号を出力し、
前記制御手段は、さらに、
前記第２画像出力回路の出力と、前記マスク信号との論理積を演算するＡＮＤ回路をさらに備え、
前記ＯＲ回路は、前記第１画像出力回路の出力と、前記第２画像出力回路の出力の代わりに前記ＡＮＤ回路の出力との論理和を演算し、演算結果を前記画像形成手段へ出力することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記第１画像出力回路は、１ｄｏｔ区間の少なくとも一部で画像データの出力を行う場合は、当該１ｄｏｔ区間の全てにおいてｎＭＡＳＫ信号を出力することにより、前記第２画像出力回路からの出力をマスクすることを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記第１画像出力回路は、形成する画像の周辺画素において前記マスク信号を出力することを特徴とする請求項２又は３に記載の画像形成装置。
【請求項５】
前記周辺画素は、注目画素から、主走査方向及び副走査方向へ所定の画素までの範囲内に位置する画素を含むことを特徴とする請求項４に記載の画像形成装置。
【請求項６】
前記第１画像出力回路は、少なくとも３ライン分の画像データを保持するメモリを備えることを特徴とする請求項５に記載の画像形成装置。
【請求項７】
入力された画像データを処理して出力する画像出力回路であって、
画像を出力するためのクロックに従って通常の画像データを出力する第１画像出力回路と、
前記クロックをスペクトラム拡散クロック発振器回路により変化させたクロックに従って、微小発光用の画像データを出力する第２画像出力回路と、
前記第１画像出力回路の出力と、前記第２画像出力回路の出力との論理和を演算し、演算結果を出力するＯＲ回路と
を備えることを特徴とする画像出力回路。
【請求項８】
前記第１画像出力回路は、前記第２画像出力回路からの出力をマスクするマスク信号を出力し、
前記制御手段は、さらに、
前記第２画像出力回路の出力と、前記マスク信号との論理積を演算するＡＮＤ回路をさらに備え、
前記ＯＲ回路は、前記第１画像出力回路の出力と、前記第２画像出力回路の出力の代わりに前記ＡＮＤ回路の出力との論理和を演算し、演算結果を前記画像形成手段へ出力することを特徴とする請求項７に記載の画像出力回路。
【請求項９】
画像データを生成するとともに、該画像データに従って露光用のレーザをダイレクトに制御する制御手段と、前記制御手段からの出力に従って記録材に画像を形成する画像形成手段とを備える画像形成装置の制御方法であって、
前記制御手段が、
画像を出力するためのクロックに従って通常の画像データを出力する第１画像出力工程と、
前記クロックをスペクトラム拡散クロック発振器回路により変化させたクロックに従って、微小発光用の画像データを出力する第２画像出力工程と、
前記第１画像出力工程による出力と、前記第２画像出力工程による出力との論理和を演算し、演算結果を前記画像形成手段へ出力する工程と
を実行することを特徴とする制御方法。
【請求項１０】
請求項１乃至８の何れか１項の画像形成装置としてコンピュータを機能させるための該コンピュータで読み取り可能なプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非画像部における微少発光時の光量を安定化制御する画像形成装置、その制御方法、及びプログラムに関するものである。
【背景技術】
【０００２】
カラー画像形成装置では、異なる色で隣接して形成された画像の間に、本来あるべきでない白い隙間が空いてしまう、所謂ホワイトギャップという現象が知られている。この現象は、感光ドラム上に、ドラム表面電位が急峻に変化する静電潜像、例えば画像エッジ部が形成され、この部位を現像装置で現像した際、本来よりも顕画像が細く形成されることから発生する。例えばシアン色の帯とブラック色の帯を隣接させた画像において、本来であればシアン色の帯とブラック色の帯が隣接するはずが、夫々の顕画像が夫々細く形成されてしまい、記録材上の最終画像においてシアン色とブラック色との間に隙間ができてしまう。
【０００３】
この課題に対しては、印字可能領域全面における非画像部（非トナー像形成部）に、レーザスキャナの発光素子をトナー付着を起こさない程度に微少発光して、画像の細りを防止する方法が知られている。以下、この方法のことをバックグランド露光、或いは非画像部における微少発光等と称する。また、特許文献１は、画像が存在しない領域を転写媒体へ転写する際に発生する気中放電によって他の色の画像が乱れる事態を抑制する技術を提案している。特許文献２は、バックグラウンド露光を行う際に発生する不要輻射を低減する技術を提案している。特許文献３は、非画像部の微小発光時の光量を安定化させる技術を提案している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３６８４０８９号公報
【特許文献２】特開２００３−３１２０５０号公報
【特許文献３】特開２０１２−１３７７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術には以下に記載する問題がある。例えば、従来技術においては、バックグランド露光方式における不要輻射を低減する技術が提案されているが、プリンタ用画像を生成するコントローラ部からダイレクトにレーザを制御する印刷方式には当該方法が使用できない。最近のプリンタコントローラでは、パーソナルコンピュータと同様に画像処理やネットワーク処理等の向上、プリンタ速度の向上等のために制御する周波数が向上している。
【０００６】
そのため、パーソナルコンピュータやプリンタコントローラでは不要輻射の問題を解決するために最近はＳＳＣＧという技術を用いるのが一般的になっている。ＳＳＣＧとは、スペクトラム拡散クロック発振器（Ｓｐｒｅａｄ Ｓｐｅｃｔｒｕｍ Ｃｌｏｃｋ Ｇｅｎｅｒａｔｏｒ）のことであり、電子機器の放射電磁雑音（不要輻射）対策に用いる半導体技術のことである。
【０００７】
一般に、カラー画象形成装置を含んだ電子機器は、不要輻射に関する規制値をクリアしなければ、市場に投入することはできない。日本のＶＣＣＩの規格でもＣＬＡＳＳ Ａ，ＣＬＡＳＳ Ｂといったカテゴリがあり、ＣＬＡＳＳ−Ｂの方は家庭に設置する可能性のある製品のため規格として厳しいものであり、例えばＳＦＰはこの規格を取得する必要がある。こうした不要輻射規制は、周波数ごとにそれぞれ許容値が定められており、この許容値を少しでも超過したら規格を満足できない。ＳＳＣＧはピーク値を対象とする不要輻射の特徴を活用した不要輻射対策技術である。具体的には、クロック信号による不要輻射や、そのクロック信号を基準に動作するデバイスのスイッチング周波数による不要輻射のピーク値を抑えることができる。ただし、周波数を変動させただけなので、不要輻射の全エネルギ量は変化しない。
【０００８】
しかし、カラー画像形成装置において、コントローラからレーザへダイレクトに画像出力する回路のクロックにはＳＳＣＧ技術を使用することができない。なぜなら画像の幅が規定されている幅に対して微妙に変調がかかっているために出力画像が歪んでしまうためであり、レーザダイレクトの画像形成装置の画像出力信号にはＳＳＣＧを使用しないクロックを使用することが一般的である。このように、バッググランド露光を行うとＳＳＣＧのクロックが使用できないために不要輻射の問題が解決できず、市場に対して投入できないという課題がある。
【０００９】
本発明は、上述の問題に鑑みて成されたものであり、レーザダイレクトの制御を行う画像形成装置において、ホワイトギャップを低減すべくバッググランド露光を行いつつ、不要輻射を低減する仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、例えば、画像形成装置であって、画像データを生成するとともに、該画像データに従って露光用のレーザをダイレクトに制御する制御手段と、前記制御手段からの出力に従って記録材に画像を形成する画像形成手段とを備え、前記制御手段は、画像を出力するためのクロックに従って通常の画像データを出力する第１画像出力回路と、前記クロックをスペクトラム拡散クロック発振器回路により変化させたクロックに従って、微小発光用の画像データを出力する第２画像出力回路と、前記第１画像出力回路の出力と、前記第２画像出力回路の出力との論理和を演算し、演算結果を前記画像形成手段へ出力するＯＲ回路とを備えることを特徴とする。
【００１１】
また、本発明は、例えば、入力された画像データを処理して出力する画像出力回路であって、画像を出力するためのクロックに従って通常の画像データを出力する第１画像出力回路と、前記クロックをスペクトラム拡散クロック発振器回路により変化させたクロックに従って、微小発光用の画像データを出力する第２画像出力回路と、前記第１画像出力回路の出力と、前記第２画像出力回路の出力との論理和を演算し、演算結果を出力するＯＲ回路とを備えることを特徴とする。
【発明の効果】
【００１２】
本発明は、レーザダイレクトの制御を行う画像形成装置において、ホワイトギャップを低減すべくバッググランド露光を行いつつ、不要輻射を低減することができる。
【図面の簡単な説明】
【００１３】
【図１】一実施形態に係るシングルファンクションプリンタの構成を示す図。
【図２】ＳＯＣ１０３の内部ブロックを示す図。
【図３】比較例となるＳＯＣの制御ブロックを示す図。
【図４】比較例となるタイミングチャート。
【図５】通常印刷時のフローチャート。
【図６】通常印刷時のフローチャートの詳細。
【図７】本実施形態に係るＳＯＣ１０３の制御ブロックを示す図。
【図８】本実施形態に係るバックグランド露光の不要輻射対策におけるタイミングチャート。
【図９】本実施形態に係るバックグランド露光の不要輻射対策における処理手順を示すフローチャート。
【図１０】本実施形態の変形例１に係るＳＯＣ１０３の制御ブロックを示す図。
【図１１】バックグランド露光の不要輻射対策におけるタイミングチャート。
【図１２】本実施形態の変形例１に係る図７の場合の問題を回避した場合のタイミングチャート。
【図１３】本実施形態の変形例１に係るバックグランド露光の不要輻射対策における処理手順を示すフローチャート。
【図１４】画像のがたつきを表す画像図。
【図１５】本実施形態の変形例２に係るＳＰＣ１０３の制御ブロックを示す図。
【図１６】本実施形態の変形例２に係るタイミングチャート。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して本発明の実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
【００１５】
＜画像形成装置の構成＞
以下では、図１乃至図１６を参照して、本発明の一実施形態について説明する。まず、図１を参照して、本実施形態に係る画像形成装置であるシングルファンクションプリンタ（Ｓｉｎｇｌｅ Ｆｕｎｃｔｉｏｎ Ｐｒｉｎｔｅｒ：ＳＦＰ）の構成について説明する。
【００１６】
１００は、本実施形態に係る画像形成装置（例えば、印刷装置）のＳＦＰを示す。１０１は、記録材に画像を形成する、ＳＦＰ１００の実際の印刷部であるプリンタ印刷部である。１０２は、パーソナルコンピュータ（ＰＣ）等からの印刷要求データを具体的にイメージデータに変換してプリンタ印刷部１０１に適合したデータに変換する部分であり、一般的にはプリンタコントローラと呼ばれている画像データ生成部である。本画像形成装置１００においては、プリンタコントローラが画像データを生成するとともに、当該画像データに従って露光用のレーザをダイレクトに制御する。
【００１７】
１０３は、Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ（ＳＯＣ）であり、ＣＰＵやメモリ制御、プリンタ印刷部１０１との通信及び画像データ転送等の種々の制御を１つのＣｈｉｐで行うＣＰＵ内蔵の集積回路である。例えば、ＳＯＣ１０３は、ＰＣからの印刷要求データを受け付けるためのＵＳＢやＬＡＮの外部インタフェース等の制御も行う。
【００１８】
１０４は、ＳＯＣ１０３に内蔵されているＣＰＵを動作させるためのプログラムコードを格納し、またデータ等を格納するためのＦｌａｓｈ ＲＯＭでプログラムコードを必要に応じて変更することができる。１０５は、Ｆｌａｓｈ ＲＯＭ１０４に格納されているプログラムコードを展開したり、画像イメージデータを格納したり、プログラム用の一時データを格納したりするメモリでＳＤＲ−ＳＤＲＡＭ（又は、ＤＤＲ（１，２，３）−ＳＤＲＡＭ）である。１０６は、ＳＦＰ１００の電源が供給されなくても、必要な情報を保持することが可能な不揮発性メモリ（ＥＥＰＲＯＭ）である。
【００１９】
１０７は、ネットワーク（ＬＡＮ）のデータ通信用のドライバレシーバＩＣでＰＨＹ（ファイ）と呼ばれているものであり、１０Ｍｂｐｓ、１００Ｍｂｐｓ、１０００Ｍ（１Ｇ）ｂｐｓ等の転送速度をサポートしている。１０８は、ＬＡＮ（ネットワーク）インタフェースのコネクタでＲＪ４５と呼ばれている。このコネクタに有線ＬＡＮのケーブルを接続することにより、ネットワーク経由での印刷ができるようになる。１０９は、一般に知られているＵＳＢでＳＦＰ１００ではＵＳＢデバイスインタフェースと呼ばれており、ＵＳＢ１．１／２．０等で転送スピードが決められている。
【００２０】
１１０は、ＳＣＬＫ（Ｓｙｓｔｅｍ  ＣＬＯＣＫ）で１０３のＳＯＣの処理を動作させるための基本クロックである。ＳＣＬＫは、ＳＯＣ１０３内部に存在するＳＳＣＧ回路（スペクトラム拡散クロック発振器回路）に入り、ＦｌａｓｈＲＯＭ１０４やＳＤＲ−ＳＤＲＡＭ１０５、ＥＥＰＲＯＭ１０６等の制御に使われる。また、図示していない画像の生成等の回路もＳＣＬＫ１１０から出力される基本クロックにより制御される。
【００２１】
１１１は、ＳＯＣ１０３内部にある画像出力回路（画像出力装置）２０３１からプリンタ印刷部１０１に非同期で出力されるＹＭＣＫ出力画像信号１２２を生成するためのＶＣＬＫである。１１２は、ＬＡＮ用のＰＨＹ１０７を動作させるためのＰＣＬＫであり、２５ＭＨｚが一般的である。ＵＣＬＫ１１３は、ＵＳＢ−Ｄ（ＵＳＢデバイス）１０９を制御している。ＬＡＮ１０８を経由してＰＣ上にその印刷装置の状態を表すことのできる機能がありＲＵＩ（リモートＵＩ）と呼ばれている。リモートＵＩ経由で印刷装置の設定も可能である。
【００２２】
＜ＳＯＣの構成＞
次に、図２を参照して、ＳＯＣ１０３の内部ブロックの構成例について説明する。２０１は、画像データ生成部１０２を制御するためのＣＰＵである。ＲＯＭインタフェース２０４は、ＦｌａｓｈＲＯＭ１０４を制御する。ＳＤＲＡＭインタフェース２０５は、ＳＤＲＡＭ１０５を制御する。ＩＯインタフェース２０６は、ＥＥＰＲＯＭ１０６を制御する。ＰＨＹインタフェース２０７は、ＭＩＩ等の汎用インタフェースであり、ＰＨＹ１０７を制御する。ＵＳＢインタフェース２０９は、ＵＳＢ−Ｄ１０９を制御する。
【００２３】
プリンタインタフェース２１３は、プリンタインタフェース信号（ＳＣ／ＳＣＬＫ）２２１をプリンタ印刷部１０１とやり取りし、当該プリンタ印刷部１０１を制御する。パネルインタフェース２１４は、ＵＩ１１４を制御する。ＳｙｓｔｅｍＣＬＯＣＫ２１０からＳｙｓｔｅｍＣＬＯＣＫ用のＳＳＣＧ２０３２のブロックにスペクトル拡散発振のクロックが入力されて動作し、各コンポーネントが制御される。
【００２４】
また、ＰＨＹインタフェース２０７やＵＳＢインタフェース２０９は、ＳｙｓｙｔｅｍｕＣＬＯＣＫ２１０とＰＣＬＫやＵＣＬＫの各々の非同期転送動作を行うためにＳＳＣＧ２０３２を使用しないクロックであり、ブロック内で非同期でデータのやり取りを行う。ＰＬＬ２０３３は、ＶＤＯ ＣＬＯＣＫ信号２１１の周波数を上げてＳＳＣＧ２０３４と画像出力回路２０３１とに入力する。画像出力回路２０３１は、ＣＰＵ２０１やＳＤＲＡＭインタフェース２０５を経由して生成された画像を、ＶＣＬＫ２１１のクロック周波数に従って、ＶＤＯ信号２２２から非同期の画像データとして出力する。
【００２５】
＜比較例＞
次に、図３乃至図６を参照して、本発明との比較例として、バックグランド露光の不要輻射対策を行わない場合の画像出力方法を説明する。まず、図３を参照して、比較例となるＳＯＣの制御ブロックについて説明する。３００は、比較例となるＳＯＣを示す。ＶＬＣＫ３０１は、画像出力のためのクロックであり、プリンタ印刷部の１ｄｏｔを生成するための時間をもとに周波数が決められている水晶発振器である。また、この部品は水晶振動子でもよい。ＰＬＬ３０２は、入力されたクロックの周波数を上げて、画像を生成するのための周波数を生成する。画像出力回路３０３は、画像を実際にプリンタ印刷部に出力するための回路である。
【００２６】
画像データ３１１は、同じＳＯＣ３００の内部から画像出力回路３０３に転送されてくる。ＶＤＯ信号３０６として、ＰＬＬ３０２で生成されたクロックに同期して、画像がシリアル通信で転送され、実際にポリゴンミラーにレーザＩＣを通して照射される。照射タイミングについて図４を用いて説明する。
【００２７】
４０１はｎＴＯＰ信号を示す。４０２は、ｎＢＤ信号を示す。４０３〜４０６は、ＶＯＤ画像のそれぞれＹ、Ｍ、Ｃ、Ｋを示す。図４は、ｎＴＯＰ信号４０１が出力された後に、ｎＢＤ信号４０２に同期してＶＤＯ画像（ＹＭＣＫ）４０３〜４０６が、プリンタ印刷部１０１に非同期転送される様子を示す。
【００２８】
次に、図５を参照して、ＬＡＮから印刷データを取得して、印刷を実行する場合の通常時の印刷手順について説明する。Ｓ５０１において、ＳＯＣ３００は、画像印刷要求をＬＡＮ経由で受信し、Ｓ５０２でＬＡＮ経由で印刷データを受信する。続いて、Ｓ５０３において、ＳＯＣ３００は、ＳＯＣ３００内部で画像を生成する。Ｓ５０４において、ＳＯＣ３００は、印刷を開始させ、印刷が完了すると処理を終了する。
【００２９】
次に、図６を参照して、図４のタイミングチャートに対応する処理手順について説明する。Ｓ６０１において、ＳＯＣ３００は、ＳＣ／ＳＣＬＫでプリンタ印刷部に対して印刷可能状態を通知する。Ｓ６０２において、ＳＯＣ３００は、プリンタ印刷部による印刷要求であるｎＴＯＰ信号を受信し印刷を開始する。Ｓ６０３において、ＳＯＣ３００は、ｎＢＤ信号毎にＹＭＣＫ（Ｙｅｌｌｏｗ，Ｍａｚｅｎｄａ，Ｃｉａｎ，Ｂｌａｃｋ）のＶＤＯ信号をプリンタ制御部へ出力する。Ｓ６０４において、ＳＯＣ３００は、必要ライン数のＢＤを出力したか否かを判定する。画像サイズによりｎＢＤ信号が出力される回数が決まってくるため、所定回数が終了すると、印刷を終了する。これにより、１ページの印刷が終了する。
【００３０】
＜制御ブロック＞
次に、図７を参照して、本実施形態に係るＳＯＣ１０３の制御ブロックについて説明する。図３の比較例に対して、ＳＳＣＧ２０３４と、画像出力回路２０３１とが異なる。画像出力回路２０３１は、実際には、ＹＭＣＫの４色ごとの回路が存在している。７０３１がＹ用の画像出力用回路として、内部に従来からの画像出力回路７０４１と、バックグランド露光の際の微小発光パルス用の画像出力回路７０４２とが含まれて構成される。画像出力回路７０４１と画像出力回路７０４２から出力される画像がＯＲ回路７０４３によりＶＤＯ信号７０４４として出力される。
【００３１】
具体的には、画像出力回路７０４２は、ＶＣＬＫ１１１から出力されるＶｉｄｅｏＣＬＯＣＫのＰＬＬ２０３３で逓倍されたクロック周波数にＳＳＣＧ２０３４のスペクトル拡散技術で周波数が時間毎に変化するクロックで動作する。そして、画像出力回路７０４２は、バックグランド露光用の画像（画像データ７１１）の微小発光パルスをＯＲ回路７０４３へ出力する。一方、画像出力回路７０４１は、ＳＳＣＧ２０３４がかからないクロックで動作し、通常画像をＯＲ回路７０４３へ出力する。ＯＲ回路７０４３は、画像出力回路７０４１、７０４２からの入力を論理演算（ＯＲ）して、ＶＤＯ信号７０４４として出力する。なお、ＹＭＣＫ各プレーンは、すべて同じ回路構成である。
【００３２】
＜タイミングチャート＞
次に、図８を参照して、図７の回路構成におけるタイミングチャートについて説明する。ここでは、Ｙｅｌｌｏｗのみタイミングに記載するが、各色同じである。８０１は、ｎＢＤ信号を示す。８０２〜８０４は、ＶＤＯ信号を示す。
【００３３】
ＶＤＯ１（Ｙ）８０２は、画像出力回路（Ｙ）７０３１から１２ｄｏｔ分の画像が出力されている様子を示す。なお、ここでは、１ｄｏｔは１画素に相当するものとして説明する。ＶＤＯ２（Ｙ）８０３は、画像出力回路７０４２から、１／８ｄｏｔ間隔の幅、即ち、実際にはトナーが付着しない程度の微小発光用の画像が定期的に出力されている様子を示す。ここで、画像出力回路７０４２から出力されるＶＤＯ２（Ｙ）７０４６の画像は、プリンタの種類によってその画像幅やＳＳＣＧのレートや定期的に出力する間隔が変更される。
【００３４】
ＶＤＯ（Ｙ）８０４は、ＯＲ回路７０４３から実際にＶＤＯ信号２２２として出力される信号を示し、そのままプリンタ印刷部１０１へ出力される。図８に示すように、ＶＤＯ１（Ｙ）７０４５と、ＶＤＯ２（Ｙ）７０４６との論理和（ＯＲ）の信号が出力される。
【００３５】
＜処理手順＞
次に、図９を参照して、本実施形態における印刷処理時の処理手順について説明する。以下で説明する処理は、ＳＯＣ１０３（ＣＰＵ２０１）がメモリ等に格納された制御プログラムを読み出して実行することにより行われる。
【００３６】
Ｓ９０１において、ＳＯＣ１０３は、ＳＣ／ＳＣＬＫでプリンタ印刷部１０１に対して印刷可能状態を通知する。Ｓ９０２において、ＳＯＣ１０３は、プリンタ印刷部１０１による印刷要求であるｎＴＯＰ信号を受信し、印刷を開始する。Ｓ９０３において、ＳＯＣ１０３は、ｎＢＤ信号を受信し、受信するごとにＳ９０４で画像出力回路（Ｙ）７０４１が画像を取り込み、１ラインの画像を転送する。また、これと並行して、Ｓ９０５において、画像出力回路（Ｙ）７０４２が、微小発光パルスをＳＯＣ１０３内部に存在する不図示のレジスタ値に従った間隔及びパルス幅で、ＶＤＯ２（Ｙ）７０４６を発行する。
【００３７】
その後、Ｓ９０６において、ＳＯＣ１０３は、各々の画像の論理和を演算子、演算結果をＶＤＯ（Ｙ）７０４４として出力する。Ｓ９０７において、必要ライン数のＢＤが出力されたか否かを判定し、ｎＢＤの発行が終了すると、処理を終了する。
【００３８】
以上説明したように、本実施形態によれば、プリンタコントローラでバックグランド露光を行う場合の不要輻射を回避することができる。また、この微小発光のパルス幅や発行する間隔は、ＣＰＵ２０１等にて制御することが可能である。
【００３９】
＜変形例１＞
上記実施形態では、図７の構成において、カラー画像である場合には、１ｄｏｔの幅を分割して色を決定するため、色味が変わる可能性がある。例えば、ＡというプリンタではＡという設定で問題なくとも、プリンタの種類が異なるＢというプリンタでは、画像的に問題が発生する可能性もある。そこで、図１０を参照して、プリンタの種類が変わっても色見の変化を防止する回路構成について説明する。ここでは、図７の構成との差異について主に説明する。
【００４０】
図１０に示すように、１ｄｏｔ区間でＶＤＯ１（Ｙ）信号を出力し、画像出力回路７０４２がＶＤＯ２（Ｙ）を１ｄｏｔ単位で出力している場合、画像出力回路７０４１は、画像出力回路７０４２の出力に対してｎＭＡＳＫ信号（マスク信号）１０５２を発行する。この信号は通常Ｈ（Ｈｉｇｈ）だが、ＶＤＯ２（Ｙ）信号を出力したくない場合にＬ（Ｌｏｗ）にしてＶＤＯ２（Ｙ）信号が出力されないように１０５２のＡＮＤ回路１０５１を使用してマスクをかける。即ち、画像出力回路７０４２からのＶＯＤ２（Ｙ）信号と、ｎＭＡＳＫ信号とがＡＮＤ回路１０５１に入力され、当該演算結果（論理積）がＯＲ回路７０４３へ入力される。
【００４１】
図１１は図７の回路構成の場合のタイミングチャートを示し、図１２は図１０の回路構成の場合のタイミングチャートを示す。１１０１、１１０２は、それぞれＶＤＯ１（Ｙ）信号、ＶＤＯ２（Ｙ）信号を示す。１１０３及び１２０４は、図７、図１０の回路構成におけるＶＤＯ（Ｙ）信号を示す。１２０３は、ｎＭＡＳＫ信号を示す。
【００４２】
カラー画像の場合には、１ｄｏｔ区間が必ずＡｃｔｉｖｅになっているわけでもない。例えば、図１１に示すように、図７のような単純なＯＲ回路のときはカラーＹの画像の１ｄｏｔ区間中すべてをＨにしていない場合に、微小発光パルスが重なる可能性がある。
【００４３】
しかしながらこれだと場合によっては色味が変わる可能性があるため、画像出力中にＶＤＯ２（Ｙ）の微小発光パルスをマスクする。図１２に示すように、画像出力回路７０４１から正常画像に同期してｎＭＡＳＫ回路をＬにすると、ＶＤＯ２（Ｙ）の画像がマスクされて、正常画像のみがその区間に発行されることになる。ここで、画像出力回路７０４１は、１ｄｏｔ区間の少なくとも一部で画像データの出力を行う場合は、当該１ｄｏｔ区間の全てにおいてｎＭＡＳＫ信号を出力する。これにより、当該１ｄｏｔ区間内に発行される画像出力回路７０４２からの微小発光パルスをマスクすることができる。
【００４４】
続いて、図１３を参照して処理手順について説明する。ここでは、図９のフローチャートとの差異について説明する。図９のフローチャートと比較して、Ｓ１３０１とＳ１３０２とが追加されている。
【００４５】
Ｓ９０４が終了すると、Ｓ１３０１において、画像出力回路７０４１は、画像が存在する場合はその画像データにＦＦで１ｄｏｔ分画像を出力し、反転したデータｎＭＡＳＫ信号をＬにする。即ち、図１２の例では、３ｄｏｔ分の画像データの出力中は、ｎＭＡＳＫ信号をＬにする。また、Ｓ１３０１又はＳ９０５が終了すると、Ｓ１３０２に進み、画像出力回路２０３１は、画像出力回路７０４２から発行されるＶＤＯ２信号とｎＭＡＳＫ信号との論理積（ＡＮＤ）を演算し、画像があるときは微小発光パルスをマスクする。その後、Ｓ９０６に進み、画像出力回路２０３１は、論理和（ＯＲ）を演算して出力する。このようにして、画像データ出力中には、微小発光パルスの出力を抑えることにより、色味が変わることを抑えることが可能となる。
【００４６】
＜変形例２＞
また図７や図１０の回路構成だと図１４に示すような画像の周辺の点線で囲まれた箇所に微小発光がきた場合にはガタつきができてしまう可能性もある。図１４のＥという文字の周辺の点線部分あたり、即ち、注目画素の周辺画素において微小発光がくるとトナーが付着して画像がガタつく可能性もある。
【００４７】
以下では、図１５を参照して、画像等の周辺に微小発光のデータが存在しても、それを出力しない場合の回路構成について説明する。図１０とブロック構成は同じであるが、ｎＭＡＳＫ信号の発行タイミングを変えることにより、主走査方向だけでなく、副走査方向に対しても微小発光パルスを出力しないようにして、画像周辺のがたつきを回避することができる。
【００４８】
画像出力回路７０４１の画像出力部１５０１は、画像データであるＶＤＯ１（Ｙ）信号を出力する。１５０２は、少なくとも３ライン分の画像データを保持することができる、ＳＲＡＭ又はＦＩＦＯ（メモリ）である。１５０３は、画素ＷＩＮＤＯＷであり、ＳＲＡＭからｎドット、ｍラインの画素を取り込む。注目画素に対して上下、左右の所定の範囲内（数ドット）に位置するか判断して、予め決められたパターンマッチング１５０４と判定回路１５０５にてｎＭＡＳＫを制御し、注目画素から主走査方向及び副走査方向における周辺画素にバックグランド露光の画像を出力するか否かを判断する。このような方法により画像が存在する周囲に対して微小発光を行わないようにすることにより画像のがたつきを回避することができる。
【００４９】
図１６を参照して、当該変形例におけるタイミングチャートについて説明する。１６０１はｎＴＯＰ信号を示す。１６０２は、ｎＢＤ信号を示す。１６０３は、ＶＯＤ１（Ｙ）信号を示す。１６０４は、ＶＯＤ２（Ｙ）信号を示す。１６０５は、ｎＭＡＳＫ信号を示す。１６０６は、論理和が計算されたＶＤＯ（Ｙ）信号を示す。
【００５０】
当該ラインに画像が存在しなくてもＳＲＡＭからのデータの有無により画像が存在する１ライン上の画像領域や１ライン下の画像領域に対してもｎＭＡＳＫ信号をＬにしてＶＤＯ２信号からの出力をマスクすることができる。なお、これは主走査方向の画像の存在する数ドットの前後も同様である。以上のような方法で画像の周辺部分におけるがたつきを回避することができる。
【００５１】
＜その他の実施形態＞
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【図１】
2015075748.tif 000003
【図２】
2015075748.tif 000004
【図３】
2015075748.tif 000005
【図４】
2015075748.tif 000006
【図５】
2015075748.tif 000007
【図６】
2015075748.tif 000008
【図７】
2015075748.tif 000009
【図８】
2015075748.tif 000010
【図９】
2015075748.tif 000011
【図１０】
2015075748.tif 000012
【図１１】
2015075748.tif 000013
【図１２】
2015075748.tif 000014
【図１３】
2015075748.tif 000015
【図１４】
2015075748.tif 000016
【図１５】
2015075748.tif 000017
【図１６】
2015075748.tif 000018