(57)【要約】【課題】ブリッジ回路を構成する各抵抗素子のバラツキによって発生するオフセット電圧を良好にキャンセルでき、しかも出力信号に含まれるノイズを低減できるようにする。【解決手段】オフセットキャンセル回路９は、第１の増幅手段となるオペアンプ１１および第２の増幅手段となるオペアンプ１２のそれぞれの反転入力端子間に接続される抵抗１５と、その抵抗１５の両端に対して接続される電圧型ＤＡコンバータ６とを備える。電圧型ＤＡコンバータ６は、所定の基準電圧Ｖｒｅｆを分圧することによってブリッジ型センサー３から出力される第１及び第２の出力信号Ｖｉｐ，Ｖｉｎに含まれるオフセット電圧に応じた電位差を発生させて抵抗１５の両端に印加することにより、第１の増幅手段となるオペアンプ１１および第２の増幅手段となるオペアンプ１２の出力信号Ｖｏｐ，Ｖｏｎからオフセット電圧をキャンセルする。【選択図】図１
2015177205.tif 000002
【特許請求の範囲】
【請求項１】
複数の抵抗素子がブリッジ接続されて構成され、所定の基準電圧に基づいて動作するブリッジ型センサーの出力信号に含まれるオフセット電圧をキャンセルするオフセットキャンセル回路であって、
負帰還路に第１の抵抗が介挿され、前記ブリッジ型センサーから出力される第１の出力信号を非反転入力端子に入力して増幅する第１の増幅手段と、
負帰還路に第２の抵抗が介挿され、前記ブリッジ型センサーから出力される第２の出力信号を非反転入力端子に入力して増幅する第２の増幅手段と、
前記第１の増幅手段の反転入力端子と前記第２の増幅手段の反転入力端子との間に接続される第３の抵抗と、
前記第３の抵抗の両端に対して接続される電圧型ＤＡコンバータと、
を備え、
前記電圧型ＤＡコンバータは、前記所定の基準電圧を分圧することによって前記ブリッジ型センサーから出力される前記第１及び第２の出力信号に含まれるオフセット電圧に応じた電位差を発生させて前記第３の抵抗の両端に印加することにより、前記第１及び第２の増幅手段の出力信号から前記オフセット電圧をキャンセルすることを特徴とするオフセットキャンセル回路。
【請求項２】
前記電圧型ＤＡコンバータの一方の出力端子に接続される第１の出力抵抗と、
前記電圧型ＤＡコンバータの他方の出力端子に接続される第２の出力抵抗と、
を更に備え、
前記電圧型ＤＡコンバータは、前記第１の出力抵抗と前記第２の出力抵抗とを介して前記電位差を前記第３の抵抗の両端に印加することを特徴とする請求項１に記載のオフセットキャンセル回路。
【請求項３】
前記電圧型ＤＡコンバータは、Ｒ２Ｒラダー型ＤＡコンバータであることを特徴とする請求項１又は２に記載のオフセットキャンセル回路。
【請求項４】
前記第１の抵抗と、前記第２の抵抗と、前記第３の抵抗と、前記Ｒ２Ｒラダー型ＤＡコンバータに含まれる抵抗とが同じ材料で形成されることを特徴とする請求項３に記載のオフセットキャンセル回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の抵抗素子がブリッジ接続されて構成されるブリッジ型センサーのオフセット電圧をキャンセルするオフセットキャンセル回路に関する。
【背景技術】
【０００２】
従来、複数のＧＭＲ素子（巨大磁気抵抗効果素子）がブリッジ接続された磁気センサーが知られている（例えば特許文献１）。ＧＭＲ素子は、ピンド層の固定された磁化方向に対し、外部磁場に応じてフリー層の磁化方向が相対的に回転することによって電気抵抗が変化する。この電気的特性に着目すると、ＧＭＲ素子は磁気抵抗素子の一種であり、複数のＧＭＲ素子でブリッジ回路を構成すれば、そのブリッジ回路の２つの中点ノードの電位バランスの変化で外部磁場を検知することができる。
【０００３】
ところが、磁気抵抗素子の抵抗値にはバラツキがあるため、外部磁場が作用していない状態であっても、ブリッジ回路における２つの中点ノードの電位差がゼロにはならず、オフセット電圧が発生する。そのため、磁気センサーの出力で外部磁場を測定する際には、そのオフセット電圧をキャンセルする必要がある。
【０００４】
図７は、従来のオフセットキャンセル回路としてそれぞれ異なる２つの構成例を示す図である。図７（ａ）のオフセットキャンセル回路９１は、４つの磁気抵抗素子８１，８２，８３，８４がブリッジ接続されて構成される磁気センサー８０と、２つのオペアンプ８６，８７と３つの抵抗８８，８９，９０によって構成されるアンプ部８５との間に設けられ、２つの電流源９２，９３を備えて構成される。これら電流源９２，９３は、ブリッジ回路における２つの中点ノードａ，ｂのそれぞれに対して予め設定された定電流Ｉ１，Ｉ２を流すことにより、中点ノードａ，ｂ間に現れるオフセット電圧Ｖｏｆｆをキャンセルする。すなわち、各磁気抵抗素子８１，８２，８３，８４の抵抗値のバラツキは予め測定しておくことが可能であるため、オフセットキャンセル回路９１は、その予め測定したバラツキに基づいて各電流源９２，９３で発生させる電流Ｉ１，Ｉ２を調整することにより、抵抗値のバラツキに応じた電圧降下をブリッジ回路内に生じさせてオフセット電圧Ｖｏｆｆをキャンセルする。
【０００５】
一方、図７（ｂ）のオフセットキャンセル回路９４は、アンプ部８５の２つのオペアンプ８６，８７の反転入力端子間に接続された抵抗９０に対して一定の電流を流すための２つの電流源９５，９６を備えて構成される。このオフセットキャンセル回路９４は、ブリッジ回路における２つの中点ノードａ，ｂ間に現れるオフセット電圧Ｖｏｆｆに応じた電流Ｉを抵抗９０に流すことにより、オフセット電圧Ｖｏｆｆをキャンセルする。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２１２２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、図７（ａ）のオフセットキャンセル回路９１の場合、２つの電流源９２，９３において定電流Ｉ１，Ｉ２を発生させるための内部抵抗と、その定電流Ｉ１，Ｉ２を流す各磁気抵抗素子８１，８２，８３，８４とが異なる材質である。そのため、磁気抵抗素子８１，８２，８３，８４の温度特性と、各電流源９２，９３における内部抵抗の温度特性とが互いに異なり、温度が変化すると、各電流源９２，９３で発生する電流Ｉ１，Ｉ２が各磁気抵抗素子８１，８２，８３，８４の抵抗値のバラツキを解消するための適切な電流値から外れてしまう。それ故、図７（ａ）のオフセットキャンセル回路９１では、任意の温度域で抵抗値のバラツキに応じた電圧降下をブリッジ回路内で適切に発生させることが困難であり、ある特定の温度域でしかオフセット電圧Ｖｏｆｆを良好にキャンセルすることができないという問題がある。
【０００８】
これに対し、図７（ｂ）のオフセットキャンセル回路９４では、電流源９５，９６において定電流Ｉを発生させるために設けられる内部抵抗と、定電流Ｉが流れる抵抗９０とを同じ材質で形成することができるため、互いの温度特性を等しくすることができる。そのため、図７（ｂ）のオフセットキャンセル回路９４は、温度が変化した場合であっても抵抗９０において常に一定の電圧降下を生じさせることができ、オフセット電圧Ｖｏｆｆを良好にキャンセルすることが可能である。
【０００９】
一方、図７（ａ）及び（ｂ）のいずれの回路構成においても、電流源９２，９３，９５，９６には電流型ＤＡコンバータが使用されており、定電流を発生させるためにＭＯＳトランジスタで構成されるカレントミラー回路が含まれるため、ＭＯＳトランジスタのフリッカーノイズがアンプ部８５の出力信号Ｖｏｐ，Ｖｏｎに含まれてしまうという問題がある。フリッカーノイズを低減するためには、ＭＯＳトランジスタの面積を大きくする必要があり、スマートフォンなどの小型の情報機器に実装するための小型化が難しくなる。
【００１０】
また電流源９２，９３，９５，９６はいずれも磁気センサー８０の電源電圧Ｖｒｅｆと同じ電圧Ｖｒｅｆで動作する。電源電圧Ｖｒｅｆは、外部から供給される電圧である。このような構成では、電源電圧Ｖｒｅｆが変動すると、それに応じて磁気センサー８０における各中点ノードａ，ｂの電圧が変化するのに対し、各電流源９２，９３，９５，９６から出力される電流Ｉ１，Ｉ２，Ｉは変わらないため、アンプ部８５からの出力信号Ｖｏｐ，Ｖｏｎに電源電圧Ｖｒｅｆの変動に応じたノイズが含まれるという問題がある。
【００１１】
本発明は、上記従来の問題点を解決することを目的としてなされたものであり、ブリッジ回路を構成する各抵抗素子の温度特性の影響を受けることなく、各抵抗素子のバラツキによって発生するオフセット電圧を良好にキャンセルでき、しかもアンプ部の出力信号に含まれるノイズを低減できるようにしたオフセットキャンセル回路を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、第１に、複数の抵抗素子がブリッジ接続されて構成され、所定の基準電圧に基づいて動作するブリッジ型センサーの出力信号に含まれるオフセット電圧をキャンセルするオフセットキャンセル回路であって、負帰還路に第１の抵抗が介挿され、前記ブリッジ型センサーから出力される第１の出力信号を非反転入力端子に入力して増幅する第１の増幅手段と、負帰還路に第２の抵抗が介挿され、前記ブリッジ型センサーから出力される第２の出力信号を非反転入力端子に入力して増幅する第２の増幅手段と、前記第１の増幅手段の反転入力端子と前記第２の増幅手段の反転入力端子との間に接続される第３の抵抗と、前記第３の抵抗の両端に対して接続される電圧型ＤＡコンバータと、を備え、前記電圧型ＤＡコンバータが、前記所定の基準電圧を分圧することによって前記ブリッジ型センサーから出力される前記第１及び第２の出力信号に含まれるオフセット電圧に応じた電位差を発生させて前記第３の抵抗の両端に印加することにより、前記第１及び第２の増幅手段の出力信号から前記オフセット電圧をキャンセルする構成を解決手段として採用する。
【００１３】
また本発明は、第２に、上記第１の構成において、前記電圧型ＤＡコンバータの一方の出力端子に接続される第１の出力抵抗と、前記電圧型ＤＡコンバータの他方の出力端子に接続される第２の出力抵抗と、を更に備え、前記電圧型ＤＡコンバータは、前記第１の出力抵抗と前記第２の出力抵抗とを介して前記電位差を前記第３の抵抗の両端に印加する構成を解決手段として採用する。
【００１４】
また本発明は、第３に、上記第１又は第２の構成において、前記電圧型ＤＡコンバータが、Ｒ２Ｒラダー型ＤＡコンバータである構成を解決手段として採用する。
【００１５】
さらに本発明は、第４に、上記第３の構成において、前記第１の抵抗と、前記第２の抵抗と、前記第３の抵抗と、前記Ｒ２Ｒラダー型ＤＡコンバータに含まれる抵抗とが同じ材料で形成される構成を解決手段として採用する。
【発明の効果】
【００１６】
本発明によれば、電圧型ＤＡコンバータが、所定の基準電圧を分圧することによってブリッジ型センサーから出力される第１及び第２の出力信号に含まれるオフセット電圧に応じた電位差を発生させて第１の増幅手段と第２の増幅手段との間に接続される第３の抵抗の両端に印加することにより、第１及び第２の増幅手段の出力信号からオフセット電圧をキャンセルするため、ブリッジ型センサーにおけるブリッジ接続された各抵抗素子の温度特性の影響を受けることなく、各抵抗素子のバラツキによって発生するオフセット電圧を良好にキャンセルでき、しかも第１及び第２の増幅手段の出力信号に含まれるノイズを低減することも可能である。
【図面の簡単な説明】
【００１７】
【図１】オフセットキャンセルと信号増幅とを行うオフセットキャンセル回路を含むセンサー回路の一構成例を示す回路図である。
【図２】電圧型ＤＡコンバータの構成例を示す図である。
【図３】電圧型ＤＡコンバータに含まれるバッファの一構成例を示す図である。
【図４】第１及び第２のＤＡコンバータの出力電圧を示す図である。
【図５】第１及び第２のＤＡコンバータの等価回路を示す図である。
【図６】オフセットキャンセル回路の等価回路を示す図である。
【図７】従来のオフセットキャンセル回路の構成例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明に関する好ましい実施形態について図面を参照しつつ詳細に説明する。尚、以下に説明する実施形態において互いに共通する部材には同一符号を付しており、それらについての重複する説明は省略する。
【００１９】
図１は、本発明に関するオフセットキャンセルと信号増幅とを行うオフセットキャンセル回路９を含むセンサー回路１の一構成例を示す回路図である。このセンサー回路１は、センサー部２と、オフセットキャンセル回路９と、ＡＤコンバータ５とを備えて構成される。
【００２０】
センサー部２は、互いに直交する３軸方向の外部磁場を検知するために３つの磁気センサー３ａ，３ｂ，３ｃを備えており、各磁気センサー３ａ，３ｂ，３ｃがそれぞれ異なる方向の外部磁場を検知するように構成される。このセンサー部２は、３つの磁気センサー３ａ，３ｂ，３ｃを時分割で１つずつ順に測定モードへと移行させ、測定モードにある各磁気センサー３ａ，３ｂ，３ｃからの出力信号を一対の出力端子Ａ，Ｂから出力する。各磁気センサー３ａ，３ｂ，３ｃは、外部電源から供給される基準電圧Ｖｒｅｆに基づいて動作する。
【００２１】
磁気センサー３ａは、ＧＭＲ素子などの磁気抵抗素子で構成される４つの抵抗素子８ａ，８ｂ，８ｃ，８ｄがブリッジ接続されたブリッジ型センサー３を構成し、抵抗素子８ａと８ｂとの接続点が基準電圧Ｖｒｅｆに接続され、抵抗素子８ｃと抵抗素子８ｄとの接続点が接地される。そして抵抗素子８ｂと８ｄとの接続点、及び、抵抗素子８ａと８ｃとの接続点がブリッジ回路の２つの中点ノードａ，ｂを形成する。磁気センサー３ａは、それら２つの中点ノードａ，ｂのそれぞれを一対の出力端子Ａ，Ｂに接続するためのスイッチＳ１，Ｓ１を備えている。
【００２２】
同様に、磁気センサー３ｂは、ＧＭＲ素子などの磁気抵抗素子で構成される４つの抵抗素子８ｅ，８ｆ，８ｇ，８ｈがブリッジ接続されたブリッジ型センサー３を構成しており、ブリッジ回路の２つの中点ノードａ，ｂを出力端子Ａ，Ｂに接続するためのスイッチＳ２，Ｓ２を備えている。さらに、磁気センサー３ｃについても、同様であり、４つの抵抗素子８ｉ，８ｊ，８ｋ，８ｍがブリッジ接続されたブリッジ型センサー３を構成しており、ブリッジ回路の２つの中点ノードａ，ｂを出力端子Ａ，Ｂに接続するためのスイッチＳ３，Ｓ３を備えている。
【００２３】
センサー部２は、磁気センサー３ａ，３ｂ，３ｃに設けられた各スイッチＳ１，Ｓ２，Ｓ３を択一的に閉状態とすることにより、各磁気センサー３ａ，３ｂ，３ｃを順に測定モードへと移行させる。各磁気センサー３ａ，３ｂ，３ｃは、測定モードになると、基準電圧Ｖｒｅｆを各抵抗素子で分圧した中点ノードａ，ｂの電位を出力端子Ａ，Ｂへ出力する。このとき、各磁気センサー３ａ，３ｂ，３ｃに外部磁場が作用していれば、その外部磁場に応じてブリッジ回路を構成する各磁気抵抗素子の抵抗値が変化するため、２つの出力端子Ａ，Ｂ間に外部磁場に応じた電位差が発生する。ただし、センサー部２の出力端子Ａ，Ｂから出力される出力信号には、外部磁場に応じた電位差だけでなく、ブリッジ回路を構成する各磁気抵抗素子の抵抗値のバラツキによるオフセット電圧Ｖｏｆｆが含まれる。
【００２４】
オフセットキャンセル回路９は、センサー部２の一対の出力端子Ａ，Ｂから出力される出力信号に含まれるオフセット電圧Ｖｏｆｆをキャンセルし、外部磁場に応じた信号成分だけを増幅して出力する回路である。このオフセットキャンセル回路９は、センサー部２から出力される出力信号を増幅するアンプ部４と、電圧型ＤＡコンバータ６と、電圧型ＤＡコンバータ６の一方の出力端子に接続される第１の出力抵抗１６と、電圧型ＤＡコンバータ６の他方の出力端子に接続される第２の出力抵抗１７と、電圧型ＤＡコンバータ６を制御する制御回路７とを備えて構成される。これら各部のうち、少なくともアンプ部４と出力抵抗１６，１７と電圧型ＤＡコンバータ６とはＣＭＯＳプロセスによって同一の半導体チップ上に形成される。尚、２つの出力抵抗１６，１７の抵抗値は同じである。
【００２５】
アンプ部４は、センサー部２から出力端子Ａに出力される出力信号を増幅する第１の増幅手段となるオペアンプ１１と、センサー部２から出力端子Ｂに出力される出力信号を増幅する第２の増幅手段となるオペアンプ１２とを備え、これらオペアンプ１１，１２によりインスツルメンテーションアンプを構成する。すなわち、オペアンプ１１は、その出力端子と反転入力端子とを接続する負帰還路に第１の抵抗１３が介挿されており、センサー部２から出力端子Ａに出力される第１の出力信号Ｖｉｐが非反転入力端子に入力され、出力信号Ｖｏｐを出力する。また、オペアンプ１２は、その出力端子と反転入力端子とを接続する負帰還路に第２の抵抗１４が介挿されており、センサー部２から出力端子Ｂに出力される第２の出力信号Ｖｉｎが非反転入力端子に入力され、出力信号Ｖｏｎを出力する。尚、第１及び第２の抵抗１３，１４の抵抗値は、互いに等しい抵抗値に設定される。またアンプ部４は、第３の抵抗１５を備えており、この第３の抵抗１５を介してオペアンプ１１の反転入力端子とオペアンプ１２の反転入力端子とが互いに接続されている。この第３の抵抗１５の抵抗値を、第１及び第２の抵抗１３，１４の抵抗値と異なる値にして適宜調整することにより、アンプ部４における信号増幅率を所定倍率に設定することができる。
【００２６】
電圧型ＤＡコンバータ６は、制御回路７から出力される所定ビット数の制御信号ＣＮＴに応じた出力電圧Ｖ１，Ｖ２を生成し、第３の抵抗１５の両端に対して出力電圧Ｖ１，Ｖ２を印加する。この電圧型ＤＡコンバータ６は、センサー部２と同様、外部電源から供給される基準電圧Ｖｒｅｆに基づいて動作する。すなわち、電圧型ＤＡコンバータ６は、制御信号ＣＮＴに応じて基準電圧Ｖｒｅｆを分圧することにより、２つの出力端子に、センサー部２から出力される第１及び第２の出力信号Ｖｉｐ，Ｖｉｎに含まれるオフセット電圧Ｖｏｆｆに応じた電位差を発生させる。電圧型ＤＡコンバータ６は、その電位差を第３の抵抗１５の両端に印加することにより、オフセット電圧Ｖｏｆｆに応じた電流を第３の抵抗１５だけに流すことができ、第３の抵抗１５において電圧降下を生じさせることでオペアンプ１１，１２の出力信号Ｖｏｐ，Ｖｏｎからオフセット電圧Ｖｏｆｆをキャンセルする。
【００２７】
制御回路７は、センサー部２の動作を制御すると共に、電圧型ＤＡコンバータ６において生じさせる電位差を制御する回路である。すなわち、制御回路７は、センサー部２の各スイッチＳ１，Ｓ２，Ｓ３を切り替えて３つの磁気センサー３ａ，３ｂ，３ｃを時分割で１つずつ順に測定モードへと移行させると共に、各磁気センサー３ａ，３ｂ，３ｃが測定モードにあるときには、その磁気センサーの抵抗素子のバラツキによるオフセット電圧Ｖｏｆｆをキャンセルさせるための制御信号ＣＮＴを生成して電圧型ＤＡコンバータ６に出力することにより、電圧型ＤＡコンバータ６にオフセット電圧Ｖｏｆｆに応じた電位差を生じさせるように制御する。
【００２８】
この制御回路７は、例えば製品の出荷前に、センサー部２に外部磁場が作用していない状態で、磁気センサー３ａ，３ｂ，３ｃのそれぞれにおける各抵抗素子８ａ〜８ｍの抵抗値のバラツキによるオフセット電圧Ｖｏｆｆを予め測定し、その測定値を保持しておく。例えば、制御回路７は、センサー部２に外部磁場が作用していない状態でのＡＤコンバータ５の出力信号ＤＳに基づき、各磁気センサー３ａ，３ｂ，３ｃのオフセット電圧Ｖｏｆｆを保持しておく。そして製品の出荷後、外部磁場を測定するときには、予め測定しておいた各磁気センサー３ａ，３ｂ，３ｃのオフセット電圧Ｖｏｆｆに基づき、制御信号ＣＮＴを生成して電圧型ＤＡコンバータ６に出力する。
【００２９】
ＡＤコンバータ５は、オフセットキャンセル回路９のアンプ部４から出力される出力信号Ｖｏｐ，Ｖｏｎの電位差を所定ビット数のデジタル信号に変換し、出力信号ＤＳを出力する。この出力信号ＤＳは、センサー回路１から外部へ出力される信号となる。
【００３０】
次に電圧型ＤＡコンバータ６について詳しく説明する。電圧型ＤＡコンバータ６は、図２（ａ），（ｂ）に示すように第１及び第２のＤＡコンバータ６ａ，６ｂを備えており、第１のＤＡコンバータ６ａの出力電圧Ｖ１を出力抵抗１６を介して第３の抵抗１５の一端に印加し、第２のＤＡコンバータ６ｂの出力電圧Ｖ２を出力抵抗１７を介して第３の抵抗１５の他端に印加する。
【００３１】
第１のＤＡコンバータ６ａは、図２（ａ）に示すように、Ｒ２Ｒラダー型ＤＡコンバータとして構成され、制御回路７から出力される制御信号ＣＮＴの各ビット信号が入力されるバッファ部２１を備えている。バッファ部２１は、制御信号ＣＮＴのビット数に応じた複数のバッファ２２を有している。図３は、バッファ２２の一構成例を示す図である。バッファ２２は、Ｐ型ＭＯＳトランジスタ２５とＮ型ＭＯＳトランジスタ２６とによって構成される第１のインバータ２２ａ、及び、Ｐ型ＭＯＳトランジスタ２７とＮ型ＭＯＳトランジスタ２８とによって構成される第２のインバータ２２ｂを備えて構成される。このバッファ２２は、入力信号であるビット信号ｂｉｔＮが「１」のときには出力信号Ｖｏｕｔとして基準電圧Ｖｒｅｆを出力し、ビット信号ｂｉｔＮが「０」のときには出力信号Ｖｏｕｔとして接地電圧（０Ｖ）を出力する。つまり、バッファ部２１は複数のバッファ２２のそれぞれがビット信号に応じて基準電圧Ｖｒｅｆ又は接地電圧を出力する。そのため、第１のＤＡコンバータ６ａは、制御信号ＣＮＴに応じて基準電圧Ｖｒｅｆを分圧した出力信号Ｖ１を出力する。
【００３２】
第２のＤＡコンバータ６ｂは、図２（ｂ）に示すように、第１のＤＡコンバータ６ａと同様にＲ２Ｒラダー型ＤＡコンバータとして構成される。この第２のＤＡコンバータ６ｂは、上記と同様のバッファ部２１の前段に、制御信号ＣＮＴを反転させる反転部２３を有している。反転部２３は、制御回路７から出力される制御信号ＣＮＴの各ビット信号を反転させる複数のインバータ２４を備えている。そしてバッファ部２１は複数のバッファ２２のそれぞれが制御信号ＣＮＴの各ビットが反転した信号に基づいて基準電圧Ｖｒｅｆ又は接地電圧を出力する。そのため、第２のＤＡコンバータ６ｂは、制御信号ＣＮＴの各ビットが反転した信号に応じて基準電圧Ｖｒｅｆを分圧した出力信号Ｖ２を出力する。
【００３３】
図４は、第１及び第２のＤＡコンバータ６ａ，６ｂのそれぞれの出力電圧Ｖ１，Ｖ２を示す図である。第１及び第２のＤＡコンバータ６ａ，６ｂは、いずれも接地電圧（０Ｖ）から基準電圧Ｖｒｅｆの範囲内で制御信号ＣＮＴに応じた出力信号Ｖ１，Ｖ２を出力する。出力信号Ｖ１は制御信号ＣＮＴの値の増加に伴って増加し、出力信号Ｖ２は制御信号ＣＮＴの値の増加に伴って減少する。図４に示すように制御信号ＣＮＴが中間値のとき、第１及び第２のＤＡコンバータ６ａ，６ｂの出力信号Ｖ１，Ｖ２は、基準電圧Ｖｒｅｆの中間電圧（Ｖｒｅｆ／２）となって互いに等しくなる。センサー部２から一対の出力端子Ａ，Ｂに出力される出力信号にオフセット電圧Ｖｏｆｆが含まれていない場合、制御回路７は、制御信号ＣＮＴを中間値にして出力することにより、電圧型ＤＡコンバータ６から出力される２つの出力信号は（Ｖｒｅｆ／２）の同電位となり、第３の抵抗１５の両端には電位差が生じない。これに対し、センサー部２から一対の出力端子Ａ，Ｂに出力される出力信号にオフセット電圧Ｖｏｆｆが含まれている場合、制御回路７は、そのオフセット電圧Ｖｏｆｆに応じた制御信号ＣＮＴを出力することにより、電圧型ＤＡコンバータ６から出力される２つの出力信号が中間電圧（Ｖｒｅｆ／２）から外れてそれぞれ異なる電圧となり、第３の抵抗１５の両端にオフセット電圧Ｖｏｆｆに応じた電位差を生じさせることができる。
【００３４】
図５は、第１及び第２のＤＡコンバータ６ａ，６ｂの等価回路を示す図である。第１のＤＡコンバータ６ａは、上述したようにＲ２Ｒラダー型ＤＡコンバータとして構成されるため、図５（ａ）に示すように制御信号ＣＮＴに応じて出力電圧Ｖｏｕｔを変化させる電圧源３１ａに対し、抵抗値Ｒの抵抗３２ａが接続された構成と等価である。電圧源３１ａの出力電圧Ｖｏｕｔは、Ｖｒｅｆ／２＋ΔＶとなり、制御信号ＣＮＴに応じてΔＶを変化させる。また第２のＤＡコンバータ６ｂも同様であり、図５（ｂ）に示すように制御信号ＣＮＴに応じて出力電圧Ｖｏｕｔを変化させる電圧源３１ｂに対し、抵抗値Ｒの抵抗３２ｂが接続された構成と等価である。電圧源３１ｂの出力電圧Ｖｏｕｔは、Ｖｒｅｆ／２−ΔＶとなり、制御信号ＣＮＴに応じてΔＶを変化させる。
【００３５】
図５に示す等価回路を適用すると、図１に示すオフセットキャンセル回路９は、図６に示す回路構成と等価である。すなわち、上述した電圧型ＤＡコンバータ６は、制御回路７によって出力電圧Ｖｏｕｔが制御される２つの電圧源３１ａ，３１ｂを備える電圧調整部３１と、２つの電圧源３１ａ，３１ｂのそれぞれに接続される抵抗３２ａ，３２ｂとを備え、抵抗３２ａが第３の抵抗１５の一端に、抵抗３２ｂが第３の抵抗１５の他端に接続された構成と等価である。尚、図６では図５の抵抗３２ａ，３２ｂと図１の出力抵抗１６，１７を合成して新たな抵抗３２ａ，３２ｂとし、図５の抵抗３２ａ，３２ｂの抵抗値と図１の出力抵抗１６，１７の抵抗値との合計をＲ３として示している。ただし、図５に示した抵抗３２ａ，３２ｂの抵抗値をＲ３に調整し、図１に示した出力抵抗１６，１７を省略しても良い。
【００３６】
外部磁場がない状態において、図６に示すように、各磁気センサー３ａ，３ｂ，３ｃにおける抵抗素子が抵抗値Ｒ１，Ｒ２（ただし、Ｒ１≠Ｒ２）であり、これら抵抗値Ｒ１，Ｒ２によるオフセット電圧Ｖｏｆｆが出力端子Ａ，Ｂに現れる場合を仮定してオフセットキャンセル回路９の動作について説明する。この場合、出力端子Ａの第１の出力信号Ｖｉｐ及び出力端子Ｂの第２の出力信号Ｖｉｎは、それぞれ次の式１及び式２によって表される。
【００３７】
【数１】
2015177205.tif 000003
【００３８】
一方、アンプ部４においてそれら第１及び第２の出力信号Ｖｉｐ，Ｖｉｎを１０倍に増幅させる場合、図６に示すように、第１及び第２の抵抗１３，１４は抵抗値９Ｒ４となり、第３の抵抗１５は抵抗値２Ｒ４となる。このとき、アンプ部４におけるノードＰ１について次の式３が成立し、ノードＰ２について式４が成立する。
【００３９】
【数２】
2015177205.tif 000004
【００４０】
上記式３及び式４において（Ｖｒｅｆ／２＋ΔＶ）は、電圧源３１ａの出力電圧である。また（Ｖｒｅｆ／２−ΔＶ）は、電圧源３１ｂの出力電圧である。これら式３及び式４に基づいて演算を行うと、次の式５が得られる。
【００４１】
【数３】
2015177205.tif 000005
【００４２】
上記式５において、右辺が０になると、アンプ部４の出力信号Ｖｏｐ，ＶｏｎがＶｏｐ＝Ｖｏｎとなり、アンプ部４の出力信号Ｖｏｐ，Ｖｏｎからオフセット電圧Ｖｏｆｆがキャンセルされる。そこで、式１及び式２を用いて、式５の右辺が０になるときの、ΔＶを算出すると、次の式６が得られる。
【００４３】
【数４】
2015177205.tif 000006
【００４４】
つまり、電圧調整部３１は、式６に基づく出力電圧（（Ｖｒｅｆ／２＋ΔＶ）及び（Ｖｒｅｆ／２−ΔＶ））を出力することにより、各磁気センサー３ａ，３ｂ，３ｃの抵抗素子のバラツキによるオフセット電圧Ｖｏｆｆをキャンセルすることが可能である。尚、アンプ部４における増幅率が１０倍とは異なる場合、式６における右辺各項の係数が上記式６とは異なる値となる。
【００４５】
上記式６に基づいて各抵抗の温度特性を分析する。上記式６における右辺の各項は、いずれも同じ材質の抵抗比となっている。すなわち、（１＋９Ｒ４／１０Ｒ３）の第１項において、抵抗Ｒ３及びＲ４は同一のポリシリコン材料によって形成される抵抗であり、温度変化係数が互いに等しいため、温度が変化しても、（１＋９Ｒ４／１０Ｒ３）の値は変わらない。これは、（１０Ｒ３／１８Ｒ４）の第２項においても同様である。また、（（Ｒ１−Ｒ２）／（Ｒ１＋Ｒ２））の第３項において、抵抗Ｒ１及びＲ２は同一材料の磁気抵抗素子によって形成される抵抗であり、温度変化係数が互いに等しいため、温度が変化しても、（（Ｒ１−Ｒ２）／（Ｒ１＋Ｒ２））の値は変わらない。したがって、本実施形態のオフセットキャンセル回路９は、温度が変化する場合であっても、オフセット電圧ＶｏｆｆをキャンセルするためのΔＶの値は変わらないため、任意の温度域においてオフセット電圧Ｖｏｆｆを良好にキャンセルすることが可能である。
【００４６】
また上述した電圧型ＤＡコンバータ６は、ＭＯＳトランジスタ２５，２６，２７，２８を用いているものの、それらＭＯＳトランジスタ２５，２６，２７，２８を単なるスイッチング素子として使用し、電流源として使用していないため、フリッカーノイズの影響がでない構成となっている。それ故、ＭＯＳトランジスタ２５，２６，２７，２８の面積を大きくする必要はなく、回路規模を小型化することが可能である。
【００４７】
さらに上述した電圧型ＤＡコンバータ６は、各磁気センサー３ａ，３ｂ，３ｃが動作する基準電圧Ｖｒｅｆと同じ基準電圧Ｖｒｅｆを分圧してオフセット電圧Ｖｏｆｆをキャンセルする。そのため、外部電源から供給される基準電圧Ｖｒｅｆが変動し、各磁気センサー３ａ，３ｂ，３ｃにおける中点ノードａ，ｂの電圧が変化した場合であっても、電圧型ＤＡコンバータ６は、基準電圧Ｖｒｅｆの変動に連動させて分圧値を変化させることが可能であり、アンプ部４の出力信号Ｖｏｐ，Ｖｏｎに基準電圧Ｖｒｅｆの変動によるノイズが出ない構成である。
【００４８】
以上のように、本実施形態のオフセットキャンセル回路９は、負帰還路に第１の抵抗１３が介挿され、センサー部２から出力される第１の出力信号Ｖｉｐを非反転入力端子に入力して増幅する第１の増幅手段となるオペアンプ１１と、負帰還路に第２の抵抗１４が介挿され、センサー部２から出力される第２の出力信号Ｖｉｎを非反転入力端子に入力して増幅する第２の増幅手段となるオペアンプ１２と、オペアンプ１１の反転入力端子とオペアンプ１２の反転入力端子との間に接続される第３の抵抗１５と、第３の抵抗１５の両端に接続される電圧型ＤＡコンバータ６とを備えている。そして電圧型ＤＡコンバータ６は、所定の基準電圧Ｖｒｅｆを分圧することによってセンサー部２から出力される第１及び第２の出力信号Ｖｉｐ，Ｖｉｎに含まれるオフセット電圧Ｖｏｆｆに応じた電位差を発生させて第３の抵抗１５の両端に印加することにより、第１の増幅手段となるオペアンプ１１及び第２の増幅手段となるオペアンプ１２の出力信号Ｖｏｐ，Ｖｏｎからオフセット電圧Ｖｏｆｆをキャンセルする。このようなオフセットキャンセル回路９は、センサー部２においてブリッジ回路を構成する各抵抗素子の温度特性の影響を受けることなく、各抵抗素子のバラツキによって発生するオフセット電圧Ｖｏｆｆを良好にキャンセルすることが可能である。またフリッカーノイズや基準電圧Ｖｒｅｆの変動に伴うノイズを低減することが可能であり、アンプ部４の出力信号Ｖｏｐ，Ｖｏｎにノイズが含まれることを抑制することも可能である。さらにノイズを低減するために回路規模を大きくする必要がないため、スマートフォンなどの小型の情報機器に実装する回路としても適している。
【００４９】
また上述したオフセットキャンセル回路９は、電圧型ＤＡコンバータ６の一方の出力端子に接続される第１の出力抵抗１６と、電圧型ＤＡコンバータ６の他方の出力端子に接続される第２の出力抵抗１７とを備えており、電圧型ＤＡコンバータ６は、オフセット電圧Ｖｏｆｆに応じて発生させた電位差を、第１の出力抵抗１６及び第２の出力抵抗１７を介して第３の抵抗１５の両端に印加する。このような構成により、例えば電圧型ＤＡコンバータ６が上述したようなＲ２Ｒラダー型ＤＡコンバータではなく、一般的な電圧型ＤＡコンバータであってもオフセット電圧Ｖｏｆｆを良好にキャンセルすることができるようになる。つまり、理想的な電圧型ＤＡコンバータは、一般に出力インピーダンスがゼロであるため、図１に示したように電圧型ＤＡコンバータ６の一対の出力端子のそれぞれに出力抵抗１６，１７を接続することが必要となり、それらの出力抵抗１６，１７を接続することによりオフセット電圧Ｖｏｆｆをキャンセルすることができるようになる。
【００５０】
また出力抵抗１６，１７を設けることにより、出力抵抗１６，１７の抵抗値を変更すれば、上記（式６）における（Ｒ３／Ｒ４）の比を比較的簡単に調整することができる。そのため、（式６）におけるΔＶの全体スケールを比較的簡単に調整することができるという利点もある。すなわち、オフセット電圧Ｖｏｆｆは基準電圧Ｖｒｅｆと比較して小さいため、電圧型ＤＡコンバータ６の出力電圧Ｖ１，Ｖ２は図４に示したように０〜Ｖｒｅｆまでの広範囲な値を採り得るものである必要はなく、Ｖｒｅｆ／２を中心に一定の範囲内（例えば±Ｖｒｅｆ／４）の値を採り得るものであれば良い。このような出力電圧Ｖ１，Ｖ２の範囲は（Ｒ３／Ｒ４）の比を調整することにより変更可能であるため、出力抵抗１６，１７の抵抗値により（Ｒ３／Ｒ４）の比を調整できるようにすれば、回路設計が行い易くなる。
【００５１】
また電圧型ＤＡコンバータ６を、上述したようにＲ２Ｒラダー型ＤＡコンバータとして構成する場合には、Ｒ２Ｒラダー型ＤＡコンバータに含まれる各抵抗を、第１乃至第３の抵抗１３，１４，１５のそれぞれと同じ材料で形成することにより、温度変化などの影響を受けにくいオフセットキャンセル回路９を構成することが可能である。また第１の出力抵抗１６と第２の出力抵抗１７とを設ける構成においては、第１の出力抵抗１６及び第２の出力抵抗１７についても第１乃至第３の抵抗１３，１４，１５と同じ材料で形成することが好ましい。
【００５２】
以上、本発明の一実施形態について説明したが、本発明は上述した内容に限定されるものではない。
【００５３】
例えば、上記実施形態においては、ブリッジ型センサー３の一例として、磁気センサー３ａ，３ｂ，３ｃを例示した。しかし、上述したオフセットキャンセル回路９の適用範囲は、必ずしも磁気センサーに限られない。例えばブリッジ型センサー３は、圧力センサーであっても良いし、他のセンサーであっても良い。すなわち、上述したオフセットキャンセル回路９は、複数の抵抗素子がブリッジ接続されて構成される任意のブリッジ型センサー３の出力信号に含まれるオフセット電圧Ｖｏｆｆをキャンセルすることが可能である。
【００５４】
また上記実施形態においては、センサー部２に、互いに直交する３軸方向の外部磁場を検知するために３つの磁気センサー３ａ，３ｂ，３ｃが設けられる場合を例示したが、センサー部２は３軸方向の外部磁場を検知可能であることは必要でない。つまり、センサー部２には、少なくとも１つのブリッジ型センサー３が設けられていればよい。
【符号の説明】
【００５５】
１…センサー回路、２…センサー部、３…ブリッジ型センサー、３ａ，３ｂ，３ｃ…磁気センサー、４…アンプ部、５…ＡＤコンバータ、６…電圧型ＤＡコンバータ、７…制御回路、８ａ〜８ｍ…抵抗素子、９…オフセットキャンセル回路、１１…オペアンプ（第１の増幅手段）、１２…オペアンプ（第２の増幅手段）、１３…第１の抵抗、１４…第２の抵抗、１５…第３の抵抗、１６…出力抵抗（第１の出力抵抗）、１７…出力抵抗（第２の出力抵抗）、Ｓ１，Ｓ２，Ｓ３…スイッチ。
【図１】
2015177205.tif 000007
【図２】
2015177205.tif 000008
【図３】
2015177205.tif 000009
【図４】
2015177205.tif 000010
【図５】
2015177205.tif 000011
【図６】
2015177205.tif 000012
【図７】
2015177205.tif 000013