(57)【要約】      （修正有）【課題】半導体装置のオフ電流を抑制し安定した駆動が可能な表示装置を提供する。【解決手段】薄膜トランジスタは、チャネル領域ＳＣＣ、ソース領域ＳＣＳ、ドレイン領域ＳＣＤ、チャネル領域とソース領域との間の第１境界領域ＳＤ１、チャネル領域とドレイン領域との間の第２境界領域ＳＤ２、を有する半導体層ＳＣと、第１絶縁層１１を挟んで半導体層に対向する遮光層ＳＬ２と、第２絶縁層１２を挟んでチャネル領域に対向するゲート電極ＧＥと、ソース電極ＳＥと、ドレイン電極ＤＥと、を備えている。遮光層は、チャネル領域、第１境界領域、第２境界領域、ソース領域の第１境界領域側の端部、及びドレイン領域の第２境界領域側の端部と対向して配置され、遮光層において、第１境界領域及びソース領域の端部と重なる第１重複領域の第１面積は、第２境界領域及びドレイン領域端部と重なる第２重複領域の第２面積よりも大きい。【選択図】図３
2015170642.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、前記絶縁基板の上に設けられた複数の薄膜トランジスタと、を備え、
少なくとも１つの薄膜トランジスタは、
チャネル領域と、このチャネル領域を挟んだ両側にそれぞれ設けられたソース領域およびドレイン領域と、前記チャネル領域とソース領域との間に位置する第１境界領域と、前記チャネル領域とドレイン領域との間に位置する第２境界領域と、を有する半導体層と、
前記絶縁基板と前記半導体層との間に設けられ、第１絶縁層を挟んで前記半導体層に対向する遮光層と、
前記遮光層と反対側で、第２絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記ソース領域にコンタクトしたソース電極と、
前記ドレイン領域にコンタクトしたドレイン電極と、を備え、
前記遮光層は、前記チャネル領域、第１境界領域、第２境界領域、ソース領域の第１境界領域側の端部、およびドレイン領域の第２境界領域側の端部と対向して配置され、
前記遮光層において、前記第１境界領域およびソース領域の端部と重なる第１重複領域の第１面積は、前記第２境界領域およびドレイン領域端部と重なる第２重複領域の第２面積よりも大きい表示装置。
【請求項２】
前記第１面積に対する前記第２面積の比は、０．８以下である請求項１に記載の表示装置。
【請求項３】
前記遮光層は、前記チャネル領域のチャネル幅方向に延び前記ソース領域と重なって位置する第１側縁と、前記チャネル領域のチャネル幅方向に延び前記ドレイン領域と重なって位置する第２側縁とを有し、前記チャネル領域のチャネル長方向に沿った、前記第１側縁と前記チャネル領域のソース領域側端との間の第１長さは、前記第２側縁と前記チャネル領域のドレイン領域側端との間の第２長さよりも長い請求項１又は２に記載の表示装置。
【請求項４】
前記第２長さは、前記第２境界領域の幅以上に形成されている請求項３に記載の表示装置。
【請求項５】
前記遮光層は、その電位がフローティングである請求項１ないし４のいずれか１項に記載の表示装置。
【請求項６】
前記半導体層は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）の少なくとも１つを含む酸化物によって形成された酸化物半導体層である請求項１ないし５のいずれか１項に記載の表示装置。
【請求項７】
前記絶縁基板に設けられた複数の表示画素と、前記絶縁基板に設けられ、前記表示画素を駆動する駆動回路と、を備え、前記少なくとも１つの薄膜トランジスタは、前記駆動回路に設けられている請求項１ないし６のいずれか１項に記載の表示装置。
【請求項８】
絶縁基板と、前記絶縁基板の上に設けられた複数の薄膜トランジスタと、を備え、
少なくとも１つの薄膜トランジスタは、
チャネル領域と、このチャネル領域を挟んだ両側にそれぞれ設けられたソース領域およびドレイン領域と、前記チャネル領域とソース領域との間に設けられた第１低濃度不純物領域と、前記チャネル領域とドレイン領域との間に設けられた第２低濃度不純物領域と、前記第１低濃度不純物領域とソース領域との間に位置する第１境界領域と、前記第２低濃度不純物領域とドレイン領域との間に位置する第２境界領域と、を有する半導体層と、
前記絶縁基板と前記半導体層との間に設けられ、第１絶縁層を挟んで前記半導体層に対向する遮光層と、
前記遮光層と反対側で、第２絶縁層を挟んで前記チャネル領域に対向するゲート電極と、
前記ソース領域にコンタクトしたソース電極と、
前記ドレイン領域にコンタクトしたドレイン電極と、を備え、
前記遮光層は、前記チャネル領域、第１低濃度不純物領域、第２低濃度不純物領域、第１境界領域、第２境界領域、ソース領域の第１境界領域側の端部、およびドレイン領域の第２境界領域側の端部と対向して配置され、
前記遮光層において、前記第１境界領域およびソース領域の端部と重なる第１重複領域の第１面積は、前記第２境界領域およびドレイン領域の端部と重なる第２重複領域の第２面積よりも大きい表示装置。
【請求項９】
前記第１面積に対する前記第２面積の比は、０．８以下である請求項８に記載の表示装置。
【請求項１０】
前記遮光層は、前記チャネル領域のチャネル幅方向に延び前記ソース領域と重なって位置する第１側縁と、前記チャネル領域のチャネル幅方向に延び前記ドレイン領域と重なって位置する第２側縁とを有し、前記チャネル領域のチャネル長方向に沿った、前記第１側縁と前記第１低濃度不純物領域のソース領域側端との間の第１長さは、前記第２側縁と前記第２低濃度不純物領域のドレイン領域側端との間の第２長さよりも長い請求項８又は９に記載の表示装置。
【請求項１１】
前記第２長さは、前記第２境界領域の幅以上に形成されている請求項１０に記載の表示装置。
【請求項１２】
前記遮光層は、その電位がフローティングである請求項８ないし１１のいずれか１項に記載の表示装置。
【請求項１３】
前記半導体層は、ポリシリコンによって形成されたポリシリコン半導体層である請求項８ないし１２のいずれか１項に記載の表示装置。
【請求項１４】
前記絶縁基板に設けられた複数の表示画素と、前記絶縁基板に設けられ、前記表示画素を駆動する駆動回路と、を備え、前記少なくとも１つの薄膜トランジスタは、前記駆動回路に設けられている請求項８ないし１３のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置を有する表示装置に関する。
【背景技術】
【０００２】
近年、半導体装置として薄膜トランジスタを備えた表示装置が実用化されている。表示装置の一例として、液晶表示装置や有機エレクトロルミネッセンス表示装置等が挙げられる。
【０００３】
一般的な薄膜トランジスタは、アモルファスシリコンやポリシリコンなどからなる半導体層を備えている。また、最近では、薄膜トランジスタとして、酸化インジウムガリウム亜鉛（ＩＧＺＯ）を代表例とする酸化物半導体層を備えた構成が盛んに検討されている。  
このような薄膜トランジスタにおいては、特に半導体層の裏面側から照射された光が半導体層に入射することによりオフ電流が発生し、表示性能の劣化を招くことが知られている。このようなオフ電流を抑制する目的で、半導体層の直下に遮光膜を配置する技術が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２８４５９４号公報
【特許文献２】特開２０１２−０４７８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した遮光膜は、通常、電位が固定されていないフローティング状態で設置されている。薄膜トランジスタのドレインに高電圧を印加した場合、フローティング状態の遮光膜の電位が変動し、オフ電流が増加する。
【０００６】
この発明の実施形態の課題は、半導体装置の光リーク電流の低減、半導体層の光劣化の抑制を図ることが可能な表示装置を提供することにある。または、この発明の実施形態の課題は、オフ電流を抑制し安定した駆動が可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態に係る表示装置は、絶縁基板と、前記絶縁基板の上に設けられた複数の薄膜トランジスタと、を備えている。少なくとも１つの薄膜トランジスタは、チャネル領域と、このチャネル領域を挟んだ両側にそれぞれ設けられたソース領域およびドレイン領域と、前記チャネル領域とソース領域との間に位置する第１境界領域と、前記チャネル領域とドレイン領域との間に位置する第２境界領域と、を有する半導体層と、前記絶縁基板と前記半導体層との間に設けられ、第１絶縁層を挟んで前記半導体層に対向する遮光層と、前記遮光層と反対側で、第２絶縁層を挟んで前記チャネル領域に対向するゲート電極と、前記ソース領域にコンタクトしたソース電極と、前記ドレイン領域にコンタクトしたドレイン電極と、を備えている。前記遮光層は、前記チャネル領域、第１境界領域、第２境界領域、ソース領域の第１境界領域側の端部、およびドレイン領域の第２境界領域側の端部と対向して配置され、前記遮光層において、前記第１境界領域およびソース領域の端部と重なる第１重複領域の第１面積は、前記第２境界領域およびドレイン領域端部と重なる第２重複領域の第２面積よりも大きい。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係る表示装置の一構成例を概略的に示す図。
【図２】図２は、図１に示した液晶表示装置に適用可能なアレイ基板の一構成例を概略的に示す断面図。
【図３】図３は、図２に示した薄膜トランジスタの構成例を示す断面図。
【図４】図４は、図２に示した薄膜トランジスタの構成例を概略的に示す平面図。
【図５】図５は、本実施形態に係る薄膜トランジスタと、比較例に係る薄膜トランジスタとについて、チャネル長Ｌと、線形Ｉｄと飽和Ｉｄと閾値電圧の差ΔＶと、の関係を比較して示す図。
【図６】図６は、第２の実施形態に係る表示装置における薄膜トランジスタの構成例を示す断面図。
【図７】図７は、図６に示した薄膜トランジスタの構成例を概略的に示す平面図。
【発明を実施するための形態】
【０００９】
以下、図面を参照しながら、この発明の実施形態について詳細に説明する。  
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更であって容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１０】
図１は、本実施形態の表示装置の一構成例を概略的に示す図である。ここでは、半導体装置を有する表示装置として、液晶表示装置を例に説明する。液晶表示装置１は、例えばスマートフォン、タブレット端末、携帯電話機、ノートブックタイプＰＣ、携帯型ゲーム機、電子辞書、或いはテレビ装置などの各種の電子機器に組み込んで使用することができる。
【００１１】
図１に示すように、液晶表示装置１は、画像を表示する表示部（アクティブエリア）ＡＣＴと、表示部ＡＣＴを駆動する駆動回路ＧＤ、ＳＤと、を備えている。表示部ＡＣＴは、マトリクス状に配置された複数の表示画素ＰＸを備えている。
【００１２】
表示部ＡＣＴには、ゲート配線Ｇ（Ｇ１〜Ｇｎ）、容量線Ｃ（Ｃ１〜Ｃｎ）、ソース配線Ｓ（Ｓ１〜Ｓｍ）などが形成されている。各ゲート配線Ｇは、表示部ＡＣＴの外側に引き出され、ゲート駆動回路ＧＤに接続されている。各ソース配線Ｓは、表示部ＡＣＴの外側に引き出され、ソース駆動回路ＳＤに接続されている。容量線Ｃは、補助容量電圧が印加される電圧印加部ＶＣＳと電気的に接続されている。
【００１３】
各表示画素ＰＸは、液晶容量ＣＬＣ、薄膜トランジスタ（ＴＦＴ）ＴＲ１、液晶容量ＣＬＣと並列の蓄積容量ＣＳなどで構成されている。液晶容量ＣＬＣは、薄膜トランジスタＴＲに接続された画素電極ＰＥと、コモン電位の給電部ＶＣＯＭと電気的に接続された共通電極ＣＥと、画素電極ＰＥと共通電極ＣＥとの間に介在する液晶層とを備えている。  
薄膜トランジスタＴＲ１は、ゲート配線Ｇ及びソース配線Ｓに電気的に接続されている。ゲート配線Ｇには、ゲート駆動回路ＧＤから、薄膜トランジスタＴＲ１をオンオフ制御するための制御信号が供給される。ソース配線Ｓには、ソース駆動回路ＳＤから、映像信号が供給される。薄膜トランジスタＴＲ１は、ゲート配線Ｇに供給された制御信号に基づいてオンした際に、ソース配線Ｓに供給された映像信号に応じた画素電位を画素電極ＰＥに書き込む。コモン電位の共通電極ＣＥと画素電位の画素電極ＰＥとの間の電位差により、液晶層に印加される電圧が制御される。
【００１４】
蓄積容量ＣＳは、液晶層に印加される電圧を一定期間保持するものであって、絶縁層を介して対向する一対の電極で構成されている。例えば、蓄積容量ＣＳは、画素電極と同電位の第１電極と、容量線Ｃの一部あるいは容量線Ｃと電気的に接続された第２電極と、第１電極と第２電極との間に介在する絶縁層と、で構成されている。  
ゲート駆動回路ＧＤおよびソース駆動回路ＳＤは、それぞれスイッチング素子として機能する複数の薄膜トランジスタ（ＴＦＴ）ＴＲ２を備えている。
【００１５】
図２は、図１に示した液晶表示装置１に適用可能なアレイ基板の一構成例を概略的に示す断面図である。  
アレイ基板ＳＵＢ１は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１０を用いて形成されている。アレイ基板ＳＵＢ１は、絶縁基板１０の上に、各表示画素ＰＸを構成する薄膜トランジスタＴＲ１及び蓄積容量ＣＳ、並びに、ゲート駆動回路ＧＤおよびソース駆動回路ＳＤを構成する複数の薄膜トランジスタＴＲ２を備えている。ここでは、半導体装置として機能する薄膜トランジスタＴＲ１、ＴＲ２に着目して詳細に説明する。
【００１６】
図２に示す構成例では、絶縁基板１０の内面１０Ａは、第１絶縁層（アンダーコート層）１１により覆われている。第１絶縁層１１は、シリコン酸化物（ＳｉＯ）、シリコン酸窒化物（ＳｉＯＮ）などによって形成されている。  
薄膜トランジスタＴＲ１、ＴＲ２は、第１絶縁層１１上に設けられた半導体層ＳＣ、第２絶縁層１２を挟んで半導体層ＳＣの上に設けられたゲート電極ＧＥ、ゲート電極ＧＥを覆う第３絶縁層１３上に設けられたソース電極ＳＥおよびドレイン電極ＤＥを有し、トップゲート型のトランジスタを構成している。また、第１絶縁層１１内に、第１遮光層ＳＬ１および第２遮光層ＳＬ２が設けられている。第１遮光層ＳＬ１は、ゲート電極ＧＥと反対側で、第１絶縁層１１を挟んで薄膜トランジスタＴＲ１の半導体層ＳＣと対向している。第２遮光層ＳＬ２は、ゲート電極ＧＥと反対側で、第１絶縁層１１を挟んで薄膜トランジスタＴＲ２の半導体層ＳＣと対向している。なお、遮光層とは、遮光膜あるいは遮光フィルムを含む概念として用いている。
【００１７】
第１遮光層ＳＬ１および第２遮光層ＳＬ２は、導電性遮光材料によって形成され、例えば、モリブデン、タングステン、アルミニウム、チタンなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。第１遮光層ＳＬ１および第２遮光層ＳＬ２は、例えば、所定寸法の矩形状にパターニングされている。更に、第１遮光層ＳＬ１および第２遮光層ＳＬ２は、第１絶縁層１１により覆われ、その電位はフローティング状態となっている。
【００１８】
第１絶縁層１１の上には、半導体層ＳＣとして、例えば、酸化物半導体層ＳＣが形成されている。酸化物半導体層ＳＣは、例えば、ほぼ矩形状にパターニングされている。酸化物半導体層ＳＣは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つを含む酸化物によって形成されている。酸化物半導体層ＳＣを形成する代表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛スズ（ＺｎＳｎＯ）、酸化亜鉛（ＺｎＯ）などが挙げられる。このような酸化物半導体層ＳＣは、アモルファスシリコンからなる半導体層と比較して高移動度を実現することができ、ポリシリコンからなる半導体層と比較してより低温で大面積に亘って均一に成膜できるといった特徴を有する。
【００１９】
酸化物半導体層ＳＣは、第１遮光層ＳＬ１の上方に位置するチャネル領域（第１領域）ＳＣＣ、及び、チャネル領域ＳＣＣを挟んだ両側にそれぞれ位置するソース領域（第１低抵抗領域）ＳＣＳ及びドレイン領域（第２低抵抗領域）ＳＣＤを有している。ソース領域ＳＣＳ及びドレイン領域ＳＣＤは、チャネル領域ＳＣＣよりも低抵抗化されている。
【００２０】
チャネル領域ＳＣＣとソース領域ＳＣＳとの間に第１境界領域（第１空乏層）ＳＤ１が形成され、チャネル領域ＳＣＣとドレイン領域ＳＣＤとの間に第２境界領域（第２空乏層）ＳＤ２が形成されている。
【００２１】
酸化物半導体層ＳＣのチャネル領域ＳＣＣの上に、第２絶縁層（ゲート絶縁層）１２が形成されている。薄膜トランジスタＴＲ１、ＴＲ２を構成するゲート電極ＧＥは、第２絶縁層１２の上に形成されている。つまり、チャネル領域ＳＣＣとゲート電極ＧＥとは、第２絶縁層１２を介して対向している。
【００２２】
ゲート電極ＧＥは、配線材料によって形成され、例えば、モリブデン、タングステン、アルミニウム、チタンなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。ゲート電極ＧＥは、例えばゲート電極ＧＥと同一層に設けられたゲート配線Ｇと電気的に接続されている。
【００２３】
酸化物半導体層ＳＣのソース領域ＳＣＳおよびドレイン領域ＳＣＤ、およびゲート電極ＧＥは、第３絶縁層１３によって覆われている。また、第３絶縁層１３は、第２絶縁層１２の側面や、第１絶縁層１１の表面も覆っている。第３絶縁層１３を形成する材料としては、シリコン酸化物（ＳｉＯ）、シリコン酸窒化物（ＳｉＯＮ）等が利用可能である。
【００２４】
薄膜トランジスタＴＲ１、ＴＲ２を構成するソース電極ＳＥ及びドレイン電極ＤＥは、第３絶縁層１３の上に形成されている。ソース電極ＳＥは、第３絶縁層１３を貫通するコンタクトホールＣＨ１を介して酸化物半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。ソース電極ＳＥは、ソース配線Ｓに接続される。ドレイン電極ＤＥは、第３絶縁層１３を貫通するコンタクトホールＣＨ２を介して酸化物半導体層ＳＣのドレイン領域ＳＣＤにコンタクトしている。これらのソース電極ＳＥ及びドレイン電極ＤＥは、同一の配線材料によって形成されている。
【００２５】
表示画素ＰＸを構成する薄膜トランジスタＴＲ１のソース電極ＳＥおよびドレイン電極ＤＥは、それぞれソース配線Ｓおよび画素電極ＰＥに接続される。駆動回路を構成する薄膜トランジスタＴＲ２のソース電極ＳＥおよびドレイン電極ＤＥは、それぞれ駆動回路の制御配線に接続される。
【００２６】
次に、遮光層について詳細に説明する。図３は、１つの薄膜トランジスタ、例えば、薄膜トランジスタＴＲ２を拡大して示す断面図、図４は、薄膜トランジスタＴＲ２を模式的に示す平面図である。
【００２７】
図３および図４に示すように、酸化物半導体層ＳＣは、矩形状にパターニングされ、一定のチャネル幅Ｗを有している。チャネル領域ＳＣＣは、酸化物半導体層ＳＣの長手方向に沿った、チャネル長Ｌを有している。チャネル長Ｌは、ゲート電極ＧＥの幅にほぼ一致している。チャネル領域ＳＣＣの両側に位置する第１境界領域ＳＤ１および第２境界領域ＳＤ２は、それぞれチャネル長方向の幅が、例えば、約０．５μｍ程度となっている。
【００２８】
第２遮光層ＳＬ２は、ほぼ矩形状に形成され、絶縁基板１０の内面１０Ａと酸化物半導体層ＳＣとの間に、これらとほぼ平行に設けられている。第２遮光層ＳＬ２は、チャネル領域ＳＣＣ全体、第１境界領域ＳＤ１全体、第２境界領域ＳＤ２全体、チャネル領域ＳＣＣに近接するソース領域ＳＣＳの端部、およびチャネル領域ＳＣＣに近接するドレイン領域ＳＣＤの端部と対向する、すなわち、覆うように配置されている。
【００２９】
第２遮光層ＳＬ２は、チャネル幅Ｗよりも大きな幅を有し、この幅方向の両端部は、酸化物半導体層ＳＣの両側縁を越えて延出している。第２遮光層ＳＬ２は、それぞれチャネル幅Ｗ方向に延びる２側縁、すなわち、チャネル長Ｌと直交する方向に延びる２側縁を有している。この２側縁の内、第１側縁ＳＬＳは、ソース領域ＳＣＳに重なって位置し、チャネル領域ＳＣＣのソース領域側端からチャネル長方向に沿った長さ（第１長さ）Ｌｓｓだけ離間して位置している。この長さＬｓｓは、第１境界領域ＳＤ１の幅よりも長く設定されている。また、第２遮光層ＳＬ２の第２側縁ＳＬＤは、ドレイン領域ＳＣＤに重なって位置し、チャネル領域ＳＣＣのドレイン領域側端からチャネル長方向に沿った長さ（第２長さ）Ｌｓｄだけ離間して位置している。この長さＬｓｄは、第２境界領域ＳＤ１の幅よりも長く設定されている。
【００３０】
本実施形態において、長さＬｓｄは長さＬｓｓよりも短く（Ｌｓｓ＞Ｌｓｄ）形成されている。酸化物半導体層ＳＣのチャネル幅Ｗは一定であることから、（Ｌｓｓ＞Ｌｓｄ）とすることにより、第２遮光層ＳＬ２において、酸化物半導体層ＳＣの第１境界領域ＳＤ１およびソース領域ＳＣＳと対向する（絶縁基板１０の内面１０Ａに垂直な方向に重なる）第１重複領域の第１面積Ｓ１は、酸化物半導体層ＳＣの第２境界領域ＳＤ２およびドレイン領域ＳＣＤと対向する（絶縁基板１０の内面１０Ａに垂直な方向に重なる）第２重複領域の第２面積Ｓ２よりも大きい。すなわち、第２遮光層ＳＬ２は、Ｓ１＞Ｓ２、（Ｌｓｓ＞Ｌｓｄ）となるように形成および配置されている。
【００３１】
本実施形態において、第２遮光層ＳＬ２は、第１面積Ｓ１に対する第２面積Ｓ２の比（Ｓ２／Ｓ１）＝（Ｌｓｄ／Ｌｓｓ）が、０．８以下となるように形成されていることが望ましい。また、第２遮光層ＳＬ２は、第１境界領域ＳＤ１および第２境界領域ＳＤ２を完全に覆っていることが望ましい。一方、重複領域の面積が大きくなると、ソース領域、ドレイン領域と第２遮光層ＳＬ２と間の容量結合による電位変動が生じ易くなるため、重複領域の面積はできるだけ小さく形成することが望ましい。本実施形態においては、第１および第２境界領域の幅、および、製造時のマスクずれ等を考慮して、長さＬｓｄは、０．５μｍ以上に設定され、望ましくは、１〜２μｍに設定される。
【００３２】
以上、第２薄膜トランジスタＴＲ２について詳細に説明したが、第１薄膜トランジスタＴＲ１の酸化物半導体層ＳＣおよび第１遮光層ＳＬ１も、第２薄膜トランジスタＴＲ２と同様に構成されている。しかし、必ずしもこれに限定されることなく、第１薄膜トランジスタＴＲ１の第１遮光層ＳＬ１をＬｓｄ＝Ｌｓｓとなるように形成してもよい。
【００３３】
このような構成のアレイ基板ＳＵＢ１は、例えば、以下のようにして製造される。  
まず、絶縁基板１０の上に第１絶縁層１１を成膜する。この第１絶縁層１１上に導電性遮光材料を成膜した後に、島状にパターニングして第１遮光層ＳＬ１および第２遮光層ＳＬ２を形成する。続いて、第１遮光層ＳＬ１および第２遮光層ＳＬ２に重ねて、第１絶縁層１１上に、もう一層、第１絶縁層１１を成膜する。その後、第１絶縁層１１の上に酸化物半導体材料を成膜した後に、島状にパターニングして複数の酸化物半導体層ＳＣを形成する。
【００３４】
次いで、第２絶縁層１２を成膜し、更に、配線材料を成膜した後に、パターニングして、島状の第１絶縁層１２およびゲート電極ＧＥを形成する。その後、酸化物半導体層ＳＣの両端部を低抵抗化してソース領域ＳＣＳおよびドレイン領域ＳＣＤを形成する。その後、ゲート電極ＧＥおよび酸化物半導体層ＳＣに重ねて第３絶縁層１３を成膜した後、コンタクトホールＣＨ１、ＣＨ２をパターニングする。続いて、第３絶縁層１３の上に配線材料を成膜した後に、パターニングしてソース電極ＳＥ及びドレイン電極ＤＥを形成する。
【００３５】
なお、図示した構成例では、絶縁基板１０の上に１層目の第１絶縁層１１を成膜した後、この第１絶縁層１１上に遮光層ＳＬ１、ＳＬ２を形成する構成としているが、１層目の第１絶縁層１１が薄膜トランジスタにとって必ずしも有用でない場合には、１層目の第１絶縁層１１を省略しても良い。また、第２絶縁層１２は、島状にパターニングすることなく、酸化物半導体層ＳＣの全面を覆う絶縁層としてもよい。この場合、第２絶縁層上にゲート電極を形成した後、第２絶縁層を通して酸化物半導体層にレーザ光を照射することにより、酸化物半導体層のソース領域およびドレイン領域を低抵抗化することができる。
【００３６】
図示した構成例によれば、薄膜トランジスタＴＲ１、ＴＲ２において、第１遮光層ＳＬ１および第２遮光層ＳＬ２は、酸化物半導体層ＳＣのチャネル領域ＳＣＣ、第１および第２境界領域ＳＤ１、ＳＤ２の裏面側に位置し、絶縁基板１０を介して入射した光のチャネル領域ＳＣＣ、第１および第２境界領域ＳＤ１、ＳＤ２への照射を阻止する遮光膜として機能する。
【００３７】
このような構成によれば、半導体層として酸化物半導体層ＳＣを適用し、かつトップゲート構造を採用した薄膜トランジスタを形成することが可能となる。また、このような薄膜トランジスタＴＲ１、ＴＲ２を備えたアレイ基板ＳＵＢ１の背面にバックライトユニットを配置した液晶表示装置においても、酸化物半導体層ＳＣのチャネル領域ＳＣＣ、第１および第２境界領域ＳＤ１、ＳＤ２へのバックライト光などの光の照射を抑制することが可能となり、光照射による薄膜トランジスタＴＲ１、ＴＲ２のオフ電流の増加、トランジスタ特性の悪化を抑制することが可能となる。
【００３８】
また、本実施形態によれば、第１および第２遮光層ＳＬ１、ＳＬ２において、酸化物半導体層ＳＣの第２境界領域ＳＤ２およびドレイン領域ＳＣＤと重なる第２重複領域の第２面積Ｓ２は、酸化物半導体層ＳＣの第１境界領域ＳＤ１およびソース領域ＳＣＳと重なる第１重複領域の第１面積Ｓ１よりも小さく形成されている。すなわち、第１、第２遮光層ＳＬ１、ＳＬ２は、Ｓ１＞Ｓ２、（Ｌｓｓ＞Ｌｓｄ）となるように形成および配置されている。そのため、薄膜トランジスタのドレイン領域ＳＣＤに高電圧を印加した場合でも、フローティング状態の第１、第２遮光層ＳＬ１、ＳＬ２の電位がドレインの電圧に引っ張られて変動することを抑制することができる。これにより、薄膜トランジスタＴＲ１、ＴＲ２の閾値電圧の変動を抑制し、オフ電流（Ｉｏｆｆ（Ｖｇ＝０ＶでのＩｄ））の増加を抑制することが可能となる。
【００３９】
図５は、本実施形態に係る薄膜トランジスタ（Ｌｓｄ／Ｌｓｓ＝Ｓ２／Ｓ１＝０．８）と、比較例に係る薄膜トランジスタ（Ｌｓｄ／Ｌｓｓ＝Ｓ２／Ｓ１＝１．２）（ドレイン側よりもソース側の重複領域の面積が小さい）とについて、閾値電圧の変動を比較して示している。図５において、横軸は、半導体層のチャンネル長、縦軸は、１００ｐＡが流れる時のゲート電圧を閾値電圧とした場合の、線形Ｉｄ（Ｖｄ＝０．１Ｖ）での閾値電圧と飽和Ｉｄ（Ｖｄ＝１５．１Ｖ）での閾値電圧との差ΔＶを示している。また、酸化物半導体層のチャネル幅とチャネル長との比（Ｗ／Ｌ）は、例えば、５／３としている。
【００４０】
図５から、いずれのチャネル長Ｌにおいても、本実施形態に係る薄膜トランジスタ（Ｌｓｄ／Ｌｓｓ＝０．８）の方が、比較例に係る薄膜トランジスタ（Ｌｓｄ／Ｌｓｓ＝１．２）よりも、閾値電圧の差（ΔＶ）が小さいことが分かる。すなわち、本実施形態に係る薄膜トランジスタは、高電圧を印加した場合でも、閾値電圧の変動が小さいことが分かる。
【００４１】
以上のことから、本実施形態によれば、半導体装置の光リーク電流の低減、半導体層の光劣化の抑制を図るとともに、オフ電流を抑制することが可能な表示装置を提供することができる。上述した薄膜トランジスタの構成は、ソース、ドレインを反転駆動する場合のある表示画素の薄膜トランジスタＴＲ１によりも、電源によりソース、ドレインが決まる駆動回路の薄膜トランジスタＴＲ２に特に好適である。  
なお、上述した第１の実施形態では、遮光層はその電位をフローティングとしているが、これに限らず、遮光層を例えば、グランドに接続することも可能である。
【００４２】
次に、他の実施形態に係る表示装置の薄膜トランジスタについて説明する。なお、以下に説明する他の実施形態において、前述した第１の実施形態と同一の部分には、同一の参照符号を付してその詳細な説明を省略し、第１の実施形態と異なる部分を中心に詳しく説明する。
【００４３】
図６は、第２の実施形態に係る表示装置の薄膜トランジスタを示す断面図、図７は、薄膜トランジスタを模式的に示す平面図である。  
図６および図７に示すように、アレイ基板ＳＵＢ１を構成する絶縁基板１０の内面１０Ａは、第１絶縁層（アンダーコート層）１１により覆われている。第１絶縁層１１は、シリコン酸化物（ＳｉＯ）、シリコン酸窒化物（ＳｉＯＮ）などによって形成されている。  
薄膜トランジスタＴＲは、第１絶縁層１１上に設けられた半導体層ＳＣ、第２絶縁層１２を挟んで半導体層ＳＣの上に設けられたゲート電極ＧＥ、ゲート電極ＧＥを覆う第３絶縁層１３上に設けられたソース電極ＳＥおよびドレイン電極ＤＥを有し、トップゲート型のトランジスタを構成している。また、薄膜トランジスタＴＲは、第１絶縁層１１内に設けられた遮光層ＳＬを有している。遮光層ＳＬは、ゲート電極ＧＥと反対側で、第１絶縁層１１を挟んで薄膜トランジスタＴＲの半導体層ＳＣと対向している。なお、遮光層とは、遮光膜あるいは遮光フィルムを含む概念として用いている。
【００４４】
第２の実施形態において、薄膜トランジスタＴＲの半導体層ＳＣとして、ポリシリコン（ｐ−Ｓｉ）半導体層ＳＣが設けられている。ｐ−Ｓｉ半導体層ＳＣは、矩形状にパターニングされ、一定のチャネル幅Ｗを有している。ｐ−Ｓｉ半導体層ＳＣは、遮光層ＳＬの上方に位置するチャネル領域（第１領域）ＳＣＣ、チャネル領域ＳＣＣを挟んだ両側にそれぞれ位置するソース領域（第１低抵抗領域）ＳＣＳ及びドレイン領域（第２低抵抗領域）ＳＣＤ、ソース領域ＳＣＳとチャネル領域ＳＣＣとの間に位置する第１低濃度不純物（ＬＤＤ：Light1y Doped Drain）領域ＬＤＤ１、およびドレイン領域ＳＣＤとチャネル領域ＳＣＣとの間に位置する第２低濃度不純物（ＬＤＤ（Light1y Doped Drain）領域ＬＤＤ２を有している。ソース領域ＳＣＳ及びドレイン領域ＳＣＤは、チャネル領域ＳＣＣよりも低抵抗化されている。
【００４５】
第１ＬＤＤ領域ＬＤＤ１とソース領域ＳＣＳとの間に第１境界領域（第１空乏層）ＳＤ１が形成され、第２ＬＤＤ領域ＬＤＤ２とドレイン領域ＳＣＤとの間に第２境界領域（第２空乏層）ＳＤ２が形成されている。
【００４６】
チャネル領域ＳＣＣは、ｐ−Ｓｉ半導体層ＳＣの長手方向に沿った、チャネル長Ｌを有している。チャネル長Ｌは、ゲート電極ＧＥの幅にほぼ一致している。第１境界領域ＳＤ１および第２境界領域ＳＤ２は、それぞれチャネル長方向の幅が、例えば、約０．５μｍ程度となっている。
【００４７】
ｐ−Ｓｉ半導体層ＳＣのチャネル領域ＳＣＣの上に、第２絶縁層（ゲート絶縁層）１２が形成されている。薄膜トランジスタＴＲを構成するゲート電極ＧＥは、第２絶縁層１２の上に形成されている。つまり、チャネル領域ＳＣＣとゲート電極ＧＥとは、第２絶縁層１２を介して対向している。
【００４８】
ゲート電極ＧＥは、配線材料によって形成され、例えば、モリブデン、タングステン、アルミニウム、チタンなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。ゲート電極ＧＥは、例えばゲート電極ＧＥと同一層に設けられたゲート配線Ｇと電気的に接続される。
【００４９】
ｐ−Ｓｉ半導体層ＳＣの第１および第２ＬＤＤ領域ＬＤＤ１、ＬＤＤ２、ソース領域ＳＣＳ、ドレイン領域ＳＣＤ、およびゲート電極ＧＥは、第３絶縁層１３によって覆われている。また、第３絶縁層１３は、第２絶縁層１２の側面や、第１絶縁層１１の表面も覆っている。第３絶縁層１３を形成する材料としては、シリコン酸化物（ＳｉＯ）、シリコン酸窒化物（ＳｉＯＮ）等が利用可能である。
【００５０】
薄膜トランジスタＴＲを構成するソース電極ＳＥ及びドレイン電極ＤＥは、第３絶縁層１３の上に形成されている。ソース電極ＳＥは、第３絶縁層１３を貫通するコンタクトホールＣＨ１を介してｐ−Ｓｉ半導体層ＳＣのソース領域ＳＣＳにコンタクトしている。ソース電極ＳＥは、ソース配線Ｓに接続される。ドレイン電極ＤＥは、第３絶縁層１３を貫通するコンタクトホールＣＨ２を介して酸化物半導体層ＳＣのドレイン領域ＳＣＤにコンタクトしている。これらのソース電極ＳＥ及びドレイン電極ＤＥは、同一の配線材料によって形成されている。
【００５１】
薄膜トランジスタＴＲが表示画素ＰＸを構成する場合、ソース電極ＳＥおよびドレイン電極ＤＥは、それぞれソース配線および画素電極に接続される。また、薄膜トランジスタＴＲが駆動回路を構成する場合、ソース電極ＳＥおよびドレイン電極ＤＥは、それぞれ駆動回路の制御配線に接続される。
【００５２】
遮光層ＳＬは、導電性遮光材料によって形成され、例えば、モリブデン、タングステン、アルミニウム、チタンなどの金属材料あるいはこれらの金属材料を含む合金などによって形成されている。遮光層ＳＬは、例えば、所定寸法の矩形状にパターニングされている。更に、遮光層ＳＬは、第１絶縁層１１により覆われ、その電位はフローティング状態となっている。
【００５３】
遮光層ＳＬは、絶縁基板１０の内面１０Ａとｐ−Ｓｉ半導体層ＳＣとの間に、これらとほぼ平行に設けられている。遮光層ＳＬは、チャネル領域ＳＣＣ全体、第１および第２ＬＤＤ領域ＬＤＤ１、ＬＤＤ２の全体、第１境界領域ＳＤ１全体、第２境界領域ＳＤ２全体、チャネル領域ＳＣＣに近接するソース領域ＳＣＳの端部、およびチャネル領域ＳＣＣに近接するドレイン領域ＳＣＤの端部と対向する、すなわち、覆うように配置されている。
【００５４】
遮光層ＳＬは、チャネル幅Ｗよりも大きな幅を有し、この幅方向の両端部は、ｐ−Ｓｉ半導体層ＳＣの両側縁を越えて延出している。遮光層ＳＬは、チャネル幅Ｗ方向に延びる２側縁、すなわち、チャネル長Ｌと直交する方向に延びる２側縁を有している。この２側縁の内、ソース領域ＳＣＳ側の第１側縁ＳＬＳは、ソース領域ＳＣＳに重なって位置し、第１ＬＤＤ領域ＬＤＤ１のソース領域側端からチャネル長方向に沿った長さ（第１長さ）Ｌｓｓだけ離間して位置している。この長さＬｓｓは、第１境界領域ＳＤ１の幅よりも長く設定されている。遮光層ＳＬ２のドレイン領域ＳＣＤ側の第２側縁ＳＬＤは、ドレイン領域ＳＣＤに重なって位置し、第２ＬＤＤ領域ＬＤＤ２のドレイン領域側端からチャネル長方向に沿った長さ（第２長さ）Ｌｓｄだけ離間して位置している。この長さＬｓｄは、第２境界領域ＳＤ１の幅よりも長く設定されている。
【００５５】
本実施形態において、長さＬｓｄは長さＬｓｓよりも短く（Ｌｓｓ＞Ｌｓｄ）形成されている。ｐ−Ｓｉ半導体層ＳＣのチャネル幅Ｗは一定であることから、（Ｌｓｓ＞Ｌｓｄ）とすることにより、遮光層ＳＬにおいて、ｐ−Ｓｉ半導体層ＳＣの第１境界領域ＳＤ１およびソース領域ＳＣＳと対向する（絶縁基板１０の内面１０Ａに垂直な方向に重なる）第１重複領域の第１面積Ｓ１は、酸化物半導体層ＳＣの第２境界領域ＳＤ２およびドレイン領域ＳＣＤと対向する（絶縁基板１０の内面１０Ａに垂直な方向に重なる）第２重複領域の第２面積Ｓ２よりも大きい。すなわち、第２遮光層ＳＬ２は、Ｓ１＞Ｓ２、（Ｌｓｓ＞Ｌｓｄ）となるように形成および配置されている。
【００５６】
本実施形態において、遮光層ＳＬは、第１面積Ｓ１に対する第２面積Ｓ２の比（Ｓ２／Ｓ１）＝（Ｌｓｄ／Ｌｓｓ）が、０．８以下となるように形成されていることが望ましい。また、遮光層ＳＬ２は、第１境界領域ＳＤ１および第２境界領域ＳＤ２を完全に覆っていることが望ましい。一方、重複領域の面積が大きくなると、ソース領域、ドレイン領域と第２遮光層ＳＬ２間の容量結合による電位変動が生じやすくなるため、重複領域の面積は小さく形成することが望ましい。本実施形態においては、第１および第２境界領域の幅、および、製造時のマスクずれ等を考慮して、長さＬｓｄは、０．５μｍ以上に設定され、望ましくは、１〜２μｍに設定される。
【００５７】
第２の実施形態において、上述した構成以外のアレイ基板および液晶表示装置の他の構成は、前述した第１の実施形態と同様に構成されている。  
以上のように構成された第２の実施形態によれば、前述した第１の実施形態と同様の作用効果を得ることができる。すなわち、第２の実施形態によれば、遮光層ＳＬは、薄膜トランジスタＴＲにおいて、ｐ−Ｓｉ半導体層ＳＣのチャネル領域ＳＣＣ、第１および第２ＬＤＤ領域ＬＤＤ１、ＬＤＤ２、第１および第２境界領域ＳＤ１、ＳＤ２の裏面側に位置し、絶縁基板１０を介して入射した光のチャネル領域ＳＣＣ、第１および第２ＬＤＤ領域ＬＤＤ１、ＬＤＤ２、第１および第２境界領域ＳＤ１、ＳＤ２への照射を阻止する遮光膜として機能する。
【００５８】
このような構成によれば、半導体層としてｐ−Ｓｉ半導体層ＳＣを適用し、かつトップゲート構造を採用した薄膜トランジスタＴＲを形成することが可能となる。また、このような薄膜トランジスタＴＲを備えたアレイ基板ＳＵＢ１の背面にバックライトユニットを配置した液晶表示装置においても、ｐ−Ｓｉ半導体層ＳＣのチャネル領域ＳＣＣ、第１および第２ＬＤＤ領域ＬＤＤ１、ＬＤＤ２、第１および第２境界領域ＳＤ１、ＳＤ２へのバックライト光などの光の照射を抑制することが可能となり、光照射による薄膜トランジスタＴＲのオフ電流の増加、トランジスタ特性の悪化を抑制することが可能となる。
【００５９】
また、本実施形態によれば、遮光層ＳＬにおいて、ｐ−Ｓｉ半導体層ＳＣの第２境界領域ＳＤ２およびドレイン領域ＳＣＤと重なる第２重複領域の第２面積Ｓ２は、ｐ−Ｓｉ半導体層ＳＣの第１境界領域ＳＤ１およびソース領域ＳＣＳと重なる第１重複領域の第１面積Ｓ１よりも小さく形成されている。すなわち、遮光層ＳＬは、Ｓ１＞Ｓ２、（Ｌｓｓ＞Ｌｓｄ）となるように形成および配置されている。そのため、薄膜トランジスタのドレイン領域ＳＣＤに高電圧を印加した場合でも、フローティング状態の遮光層ＳＬの電位がドレインの電圧に引っ張られて変動することを抑制することができる。これにより、薄膜トランジスタＴＲの閾値電圧の変動を抑制し、オフ電流（Ｉｏｆｆ（Ｖｇ＝０ＶでのＩｄ））の増加を抑制することが可能となる。  
以上のことから、第２の実施形態によれば、半導体装置の光リーク電流の低減、半導体層の光劣化の抑制を図るとともに、オフ電流を抑制することが可能な表示装置を提供することができる。
【００６０】
上記実施形態においては、薄膜トランジスタを含む表示装置の開示例として液晶表示装置を示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、或いは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型の表示装置から大型の表示装置まで、特に限定することなく上記実施形態と同様の構成或いは製造工程を適用可能であることは言うまでもない。
【００６１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００６２】
本発明の実施形態として上述した各構成及び製造工程を基にして、当業者が適宜設計変更して実施し得る全ての構成及び製造工程も、本発明の要旨を包含する限り、本発明の範囲に属する。また、上述した実施形態によりもたらされる他の作用効果について本明細書の記載から明らかなもの、又は当業者において適宜想到し得るものついては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００６３】
１…表示装置、１０…絶縁基板、１１…第１絶縁層、１２…第２絶縁層、
１３…第３絶縁層、ＳＵＢ１…アレイ基板、
ＴＲ、ＴＲ１、ＴＲ２…薄膜トランジスタ、ＧＥ…ゲート電極、ＳＣ…半導体層、
ＳＥ…ソース電極、ＤＥ…ドレイン電極、ＳＣＣ…チャネル領域、
ＳＣＳ…ソース領域、ＳＣＤ…ドレイン領域、ＳＬ…遮光層、ＳＬ１…第１遮光層、
ＳＬ２…第２遮光層、ＣＨ１，ＣＨ２…コンタクトホール、
ＳＤ１…第１境界領域（空乏層）、ＳＤ２…第２境界領域（空乏層）、
ＬＤＤ１…第１低濃度不純物領域、ＬＤＤ２…第２低濃度不純物領域
【図１】
2015170642.tif 000003
【図２】
2015170642.tif 000004
【図３】
2015170642.tif 000005
【図４】
2015170642.tif 000006
【図５】
2015170642.tif 000007
【図６】
2015170642.tif 000008
【図７】
2015170642.tif 000009