(57)【要約】【課題】異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を決定するための方法およびシステムを提供すること。【解決手段】方法は、第２のクロック信号のエッジによって定義される瞬間において第１のクロック信号の値をサンプリングするステップと、第１のクロック信号のサンプリングされた値のシーケンスを定義するステップであって、シーケンスにおける連続したサンプル値は第２のクロック信号のＮサイクルだけ隔てられ、Ｎは１より大きい整数である、ステップと、定義されたシーケンスでの所定の値のパターンの発生を検出するステップとを備える。【選択図】図７
2015094764.tif 000002
【特許請求の範囲】
【請求項１】
異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を決定する方法であって、
前記第２のクロック信号のエッジによって定義される瞬間において、前記第１のクロック信号の値をサンプリングするステップと、
前記第１のクロック信号の前記サンプリングされた値のシーケンスを定義するステップであって、前記シーケンス内の連続したサンプル値は、前記第２のクロック信号のＮサイクルだけ隔てられ、Ｎは１より大きい整数である、ステップと、
前記定義されたシーケンスにおける所定の値のパターンの発生を検出するステップと、
前記所定のパターンの前記検出された発生に基づいて、前記第１のクロック信号と前記第２のクロック信号との間の位相整列を決定するステップと
を備える方法。
【請求項２】
前記サンプリングするステップが、
前記第２のクロック信号のＮサイクルごとに、前記第１のクロック信号の値をサンプリングするステップを備える、請求項１に記載の方法。
【請求項３】
前記第１のクロック信号と前記第２のクロック信号との間の前記位相整列は、前記第２のクロック信号のＮサイクル中にデルタ量だけ変化し、Ｎは前記デルタ量が前記第１および第２のクロック信号に対して取得可能な最小非ゼロ値となるように選択される、請求項１または２に記載の方法。
【請求項４】
前記第１および第２のクロック信号に対して取得可能な前記最小のゼロでないデルタ量は
【数１】
2015094764.tif 000007
に等しく、
ａｋはｋのすべての整数値に対してシーケンス
【数２】
2015094764.tif 000008
を定義し、ｋは
【数３】
2015094764.tif 000009
によってｋ＝１とｋ＝Ｍ−１の間に制限され、ｇｃｄは最大公約数であり、Ｆｃｌｋ１は前記第１のクロックの周波数、およびＦｃｌｋ２は前記第２のクロック信号の周波数である、
請求項３に記載の方法。
【請求項５】
Ｎは、前記デルタ量が１２０°未満になるように選択される、請求項３または４に記載の方法。
【請求項６】
前記所定の値のパターンが、反対の値の前記シーケンスの２つの連続したサンプル値を備え、それによって前記第１のクロック信号と前記第２のクロック信号が、０°または１８０°位相外れであることを示す、請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記第１のクロック信号と前記第２のクロック信号との間の前記位相整列が、前記第２のクロック信号のＮサイクル中にデルタ量だけ変化し、Ｎは前記デルタ量が１６５°になるように選択され、
前記所定の値のパターンが、前記シーケンスの３つの連続したサンプル値を備え、前記第１および第２の連続したサンプル値は反対の値であり、前記第３の連続したサンプル値は前記第２の連続したサンプル値に等しい、
請求項１または２に記載の方法。
【請求項８】
異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を反復して決定する方法であって、
請求項１から７のいずれか一項に記載の前記第１のクロック信号と前記第２のクロック信号との間の位相整列の第１の推定値を決定するステップであって、Ｎは第１の値Ｐに等しく、前記第１のクロック信号と前記第２のクロック信号との間の前記位相整列は、前記第２のクロック信号のＰサイクル中に第１のデルタ量だけ変化する、ステップと、
請求項１から７のいずれか一項に記載の前記第１のクロック信号と前記第２のクロック信号との間の位相整列の第２の推定値を決定するステップであって、Ｎは前記第１の値Ｐとは異なる第２の値Ｑに等しく、前記第１のクロック信号と前記第２のクロック信号との間の前記位相整列は、前記第２のクロック信号のＱサイクル中に第２のデルタ量だけ変化する、ステップと
を備え、
前記第１の値Ｐおよび第２の値Ｑは、前記第２のデルタ量が前記第１のデルタ量より小さくなるようなものである、
方法。
【請求項９】
全地球的航法衛星システムＧＮＳＳ受信機においてタイミング信号を発生する方法であって、
請求項１から８のいずれか一項に記載の方法により、異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を決定することと、
前記決定された位相整列に基づいてタイミング信号を発生することと
を備える、方法。
【請求項１０】
第１および第２のクロック信号の周波数を比較する方法であって、
請求項１から９のいずれか一項に記載の方法により、第１の時刻において、第１のクロック信号と第２のクロック信号との間の第１の位相整列を決定するステップと、
請求項１から９のいずれか一項に記載の方法により、第２の時刻において、第１のクロック信号と第２のクロック信号との間の第２の位相整列を決定するステップであって、前記第２の時刻は前記第１の時刻から第１の所定の期間後である、ステップと、
前記決定された第１の位相整列および前記決定された第２の位相整列に基づいて、第１のクロック信号と第２のクロック信号との間の位相の変化を決定するステップと
を備える方法。
【請求項１１】
異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を決定するシステムであって、
前記第２のクロック信号のエッジによって定義される瞬間において、前記第１のクロック信号の値をサンプリングするように適合されたサンプリング・ユニットと、
前記第１のクロック信号の前記サンプリングされた値のシーケンスを定義するように適合された処理ユニットであって、前記シーケンス内の連続したサンプル値は前記第２のクロック信号のＮサイクルだけ隔てられ、Ｎは１より大きい整数である、処理ユニットと、
前記定義されたシーケンスにおける所定の値のパターンの発生を検出するように適合された検出ユニットと、
前記所定のパターンの前記検出された発生に基づいて、前記第１のクロック信号と前記第２のクロック信号との間の位相整列を決定するように適合された位相整列決定ユニットと
を備える、システム。
【請求項１２】
前記サンプリング・ユニットが、前記第２のクロック信号のＮサイクルごとに、前記第１のクロック信号の値をサンプリングするように適合された、請求項１１に記載のシステム。
【請求項１３】
前記第１のクロック信号と前記第２のクロック信号との間の前記位相整列は、前記第２のクロック信号のＮサイクル中にデルタ量だけ変化し、Ｎは前記デルタ量が前記第１および第２のクロック信号に対して取得可能な最小非ゼロ値となるように選択される、請求項１１または１２に記載のシステム。
【請求項１４】
前記第１および第２のクロック信号に対して取得可能な前記最小のゼロでないデルタ量は
【数４】
2015094764.tif 000010
に等しく、ａｋはｋのすべての整数値に対してシーケンス
【数５】
2015094764.tif 000011
を定義し、ｋは
【数６】
2015094764.tif 000012
によってｋ＝１とｋ＝Ｍ−１の間に制限され、ｇｃｄは最大公約数であり、Ｆｃｌｋ１は前記第１のクロックの周波数、Ｆｃｌｋ２は前記第２のクロック信号の周波数である、請求項１３に記載のシステム。
【請求項１５】
前記所定の値のパターンが、反対の値の前記シーケンスの２つの連続したサンプル値を備え、それによって前記第１のクロック信号と前記第２のクロック信号が０°または１８０°位相外れであることを示す、請求項１１から１４のいずれか一項に記載のシステム。
【請求項１６】
前記第１のクロック信号と前記第２のクロック信号との間の前記位相整列が、前記第２のクロック信号のＮサイクル中にデルタ量だけ変化し、Ｎは前記デルタ量が１６５°になるように選択され、
前記所定の値のパターンは前記シーケンスの３つの連続したサンプル値を備え、前記第１および第２の連続したサンプル値は反対の値であり、前記第３の連続したサンプル値は前記第２の連続したサンプル値に等しい、
請求項１１または１２に記載のシステム。
【請求項１７】
前記システムは、請求項１から１６のいずれか一項に記載の前記第１のクロック信号と前記第２のクロック信号との間の位相整列の第１の推定値を決定するように適合され、Ｎは第１の値Ｐに等しく、前記第１のクロック信号と前記第２のクロック信号との間の前記位相整列は、前記第２のクロック信号のＰサイクル中に第１のデルタ量だけ変化し、
前記システムは、請求項１から１６のいずれか一項に記載の前記第１のクロック信号と前記第２のクロック信号との間の位相整列の第２の推定値を決定するようにさらに適合され、Ｎは前記第１の値Ｐとは異なる第２の値Ｑに等しく、前記第１のクロック信号と前記第２のクロック信号との間の前記位相整列は前記第２のクロック信号のＱサイクル中に第２のデルタ量だけ変化し、
前記第１の値Ｐおよび第２の値Ｑは、前記第２のデルタ量が前記第１のデルタ量より小さくなるように選択される、
請求項１１から１６のいずれか一項に記載のシステム。
【請求項１８】
請求項１１から１７のいずれか一項に記載のシステムを備える、全地球的航法衛星システムＧＮＳＳ受信機。
【請求項１９】
前記決定ユニットによって決定された前記位相整列に関する整列情報を記憶するように適合された少なくとも１つのレジスタをさらに備え、前記ＧＮＳＳ受信機は前記少なくとも１つのレジスタによって記憶された整列情報に基づいてタイミング信号を発生するように適合される、請求項１８に記載のＧＮＳＳ受信機。
【請求項２０】
プログラムがコンピュータ上で実行されるときに、請求項１から１０のいずれか一項に記載のすべてのステップを行うように適合されたコンピュータ・プログラム・コード手段を備える、コンピュータ・プログラム。
【請求項２１】
コンピュータ可読媒体上に含まれる、請求項２０に記載のコンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子信号のクロック信号の一般の分野に関し、より詳細には異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を決定することに関する。
【背景技術】
【０００２】
複数のクロック信号を使用するシステムでは、２つのクロックが一定の位相関係、すなわち互いに対して一定の位相整列を有したときを検出できることが、しばしば必要になる。当技術分野ではこれを達成するためのよく知られた技法があり、これらの技法は通常は高度の精度をもたらす。しかしこのような技法は典型的に極めて複雑なハードウェアを必要とする。
【０００３】
時にはシステムが導入された後に、２つの異なるクロック信号間の位相整列、または位相整列の検出が必要とされ得る。このような状況では一体化されたハードウェア・ソリューションのためには遅すぎるが、場合によっては知られている方法によりクロック信号整列を検出するための外部回路を組み込むことができる。これは、一体化およびロバスト性の観点から望ましくなく、さらにシステムのコストを増加させる。
【０００４】
全地球的航法衛星システム（ＧＮＳＳ）タイミング製品では、タイミング・アプリケーションにおいて用いられ得るタイミング信号を発生するために、ＧＮＳＳ受信機の精密な同期能力が用いられる。この信号は「パルス／秒（Ｐｕｌｓｅ  ｐｅｒ  Ｓｅｃｏｎｄ）」（ＰＰＳ）信号とすることができ、これは名前が示すようにＧＮＳＳ受信機によって出力される１Ｈｚの信号であり、ＧＮＳＳ衛星から受信される送信を通じてＵＴＣ秒ロールオーバ（ＵＴＣ  ｓｅｃｏｎｄ  ｒｏｌｌｏｖｅｒ）に同期される。あるいは、１ｋＨｚ信号、または「偶数秒（Ｅｖｅｎ  Ｓｅｃｏｎｄ）」信号（これは０．５Ｈｚであるが、具体的には偶数番号の秒を用いる）を用いることが知られている。
【０００５】
このパルスは通常はそれ自体では、ユーザ機器を同期させるのには不十分である。パルスはＵＴＣ秒ロールオーバが起きたことを示すが、実際の時間がいつであったかまたはいつであるかの情報はもたらさない。したがって典型的には、タイミング信号には時刻、日にち、および他のパラメータを定義するシリアル・メッセージが付随される。この追加の情報を用いて、タイミング信号は精密なタイミング・アプリケーションに用いられ得る。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
典型的なタイミング・アプリケーションでは図１に示されるように、ＧＮＳＳ受信機は同期のためのタイミングおよびシリアル信号を送出するように構成されることになる。顧客は通常は、単一のクロック供給源、例えば基準またはシステム・クロックから、システム全体をクロックすることを望む。これは通常は、タイミング信号自体が基準クロックから直接発生される限り問題を提起しない。
【０００７】
しかし一部の受信機では図１に示されるように、タイミング信号は基準クロックＲＥＦ＿ＣＬＫから直接ではなく、内部クロックＣＬＫ２から発生される。この内部クロックＣＬＫ２は、基準クロックＲＥＦ＿ＣＬＫと同じ周波数で動作しない場合がある。例えば基準クロックは２６ＭＨｚであり、一方内部クロックは４８ＭＨｚの場合がある。その結果としてタイミング信号は基準クロックと同期せず、これは以下を含むいくつかの問題を提起することができる。
【０００８】
−  顧客によってタイミング信号が用いられる時間は、タイミング信号が生じた後の次の２６ＭＨｚのエッジとなる。これは実効的にタイミング信号に２６ＭＨｚの鋸歯状誤差を追加する。
【０００９】
−  ２６ＭＨｚ基準クロックＲＥＦ＿ＣＬＫからクロックされるシステムの入力は、エッジがそのクロックに同期していないので、タイミング信号をメタステーブル事象として測定し得る。これを補正するためには数クロック・サイクルかかる場合があり、したがってさらに大きなタイミング誤差となり得る。さらにタイミング・パルスが短い場合は、それが観測されるのを全く妨げる場合がある。
【００１０】
−  システムはしばしば、タイミング事象（ＰＰＳ信号を用いた２６ＭＨｚのケースでは、２６，０００，０００個）間に、正確なクロック・サイクル数を要求することになる。タイミング信号が２６ＭＨｚクロックに同期していない場合は、これは保証され得ない。
【課題を解決するための手段】
【００１１】
２つの異なるクロック信号間の位相関係または整列を検出するための方法およびシステムが提案され、一方のクロック信号は他方のクロック信号をサンプリングするために用いられ、サンプル値は２つのクロック信号間の特定の位相関係または整列が生じたときを決定するために用いられる。したがって実施形態は、２つのクロック信号が整列された（例えば各クロック信号の立ち上がりエッジが実質的に同時に生じるように）、または互いに対して一定の位相関係を有するときを識別するために用いられ得る。
【００１２】
第１のクロック信号のサンプリングされた値を分析することによって、そこではサンプリングされた値は第２のクロック信号によって定義される瞬間において取得され、サンプル値における所定の値のパターンの発生を検出することによって、２つのクロック信号間の特定の整列が識別され得る。
【００１３】
実施形態は、既存のシステムにおいて、追加のおよび／または外部回路を必要とせずに使用され得る。例えば一実施形態は、ソフトウェアにおいて使用する、および／またはシステムの既存のハードウェアを利用することができる。したがって追加のハードウェアまたは回路の要件は低減され得る。また、実施形態のカスタム化または変更は、異なるシナリオに対応するように要求を満たすことができる。いくつかの実施形態は、全体的にソフトウェアで実装されてもよい（例えば、既存の複数クロック・システムにロードされ得るコンピュータ・プログラムのように）。
【００１４】
本発明の一態様によれば、異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を決定する方法が提供され、方法は、第２のクロック信号のエッジによって定義される瞬間において第１のクロック信号の値をサンプリングするステップと、第１のクロック信号のサンプリングされた値のシーケンスを定義するステップであって、シーケンスにおける連続したサンプル値は第２のクロック信号のＮサイクルだけ隔てられ、Ｎは１より大きい整数である、ステップと、定義されたシーケンスでの所定の値のパターンの発生を検出するステップと、所定のパターンの検出された発生に基づいて第１のクロック信号と第２のクロック信号との間の位相整列を決定するステップとを備える。
【００１５】
第１のクロック信号をサンプリングするステップは、第２のクロック信号のＮサイクル（但しＮは１より大きい整数）ごとに、第１のクロック信号の値をサンプリングするステップを備えることができる。言い換えれば第１のクロック信号は、第２のクロック信号の立ち上がりエッジごとにサンプリングされなくてもよく、その代わりにＮ番目（但しＮは１より大きい整数）の立ち上がりエッジごとにサンプリングされればよい。このようにして第１のクロック信号は、サンプリング周波数が第２のクロック信号の周波数をＮ（但しＮは１より大きい整数）で除算したものに等しくなるように、規則的な時間間隔においてサンプリングすることができる。
【００１６】
あるいは第１のクロック信号をサンプリングするステップは、第２のクロック信号のサイクルごとに第１のクロック信号の値をサンプリングするステップを備えることができるが、第１のクロック信号のサンプルのシーケンスを生成するために、サンプリングされた値のサブセットだけが用いられる。言い換えれば、第１のクロック信号は第２のクロック信号の立ち上がりエッジごとにサンプリングすることができ、次いでＮ番目（但しＮは１より大きい整数）のサンプルごとに選択することによってサンプルのシーケンスが形成される。このようにして、第１のクロック信号は第２のクロック信号の周波数においてサンプリングされ得る（例えば実装を容易にするために）が、サンプルのシーケンスを形成するためにはサンプリングされた値のサブセットだけが用いられる。
【００１７】
第１および第２のクロック信号の異なる周波数により、第１のクロック信号と第２のクロック信号との間の位相整列は、第２のクロック信号のＮサイクル中にデルタ量だけ変化し得る。Ｎは、デルタ量（すなわち位相整列における変化）が２５５°以下、好ましくは２２５°以下、より好ましくは１９５°以下、さらにより好ましくは１６５°以下、より好ましくは３０°以下、より好ましくは９０°以下、およびさらにより好ましくは１５°以下となるように選択され得る。言い換えればＮは、Ｎサイクル中に第１のクロック信号と第２のクロック信号との間の位相整列における変化（すなわちデルタ量）が、第１および第２のクロック信号に対して取得可能な最小非ゼロ値となるように選択され得る（およびこれは、第１および第２のクロック信号の周波数によって決定され得る）。
【００１８】
所定の値のパターンは、第１のクロック信号と第２のクロック信号が０°または１８０°位相外れであることを表す、反対の値のシーケンスの２つの連続したサンプル値を備えることができる。
【００１９】
他の実施形態では所定の値のパターンは、シーケンスの３つの連続したサンプル値を備えることができ、第１および第２の連続したサンプル値は反対の値であり、第３の連続したサンプル値は第２の連続したサンプル値に等しい。
【００２０】
他の実施形態は他の所定のパターンを使用することができ、所定のパターンは、Ｎサイクル中の第１のクロック信号と第２のクロック信号との間の位相整列における変化によって決まる。
【００２１】
実施形態は、異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を反復して決定するために使用され得る。第１のクロック信号と第２のクロック信号との間の位相整列の第１の推定値は、Ｎを、第２のクロック信号のＮサイクル中に結果として第１のクロック信号と第２のクロック信号との間の位相整列が第１のデルタ量だけ変化する、第１の値となるように選択することによって取得され得る。次いで第２の、改善された位相整列の推定値は、Ｎを、第２のクロック信号のＮサイクル中に結果として第１のクロック信号と第２のクロック信号との間の位相整列が第２のより小さなデルタ量だけ変化する、第２の値となるように選択することによって取得され得る。このようにして、第１の粗い位相整列の推定値を速やかに取得することができ、次いでその後に第２のより正確な位相整列の推定値を取得することができる。
【００２２】
次に本発明の好ましい実施形態について例のみとして添付の図面を参照して説明する。
【図面の簡単な説明】
【００２３】
【図１】関連するタイミング・アプリケーションを有するＧＮＳＳ受信機の概略ブロック図である。
【図２】２６ＭＨｚの基準クロックと４８ＭＨｚの内部サンプリング・クロックとの間の位相差の関係および進行を示す図である。
【図３】図２の内部サンプリング・クロックの立ち上がりエッジにおいて測定された、図２の基準クロックの位相差および対応するサンプリングされた値を示す表である。
【図４】３０．７２ＭＨｚの基準クロックと４８ＭＨｚの内部サンプリング・クロックとの間の位相差の関係および進行を示す図である。
【図５】図４の内部サンプリング・クロックの立ち上がりエッジにおいて測定された、図４の基準クロックの位相差および対応するサンプリングされた値を示す表である。
【図６】４８ＭＨｚの内部サンプリング・クロックの立ち上がりエッジにおいて測定された、２６ＭＨｚの基準クロックの位相差および対応するサンプリングされた値を示す表である。
【図７】一実施形態による方法のフロー図である。
【図８】本発明の一実施形態によるシステムの概略ブロック図である。
【図９】提案される実施形態による第１および第２のクロック信号の周波数を比較する方法のフロー図である。
【発明を実施するための形態】
【００２４】
異なる周波数の２つのクロックが位相整列になった（または互いに対して特定の位相関係を有した）ときを検出するための簡単な技法が提示される。この技法の大部分はソフトウェア・ベースとすることができ、その場合はただ１つの追加（または予備）のＩ／Ｏピンを実装するだけでよい。
【００２５】
着想は、第２のクロック信号（例えばＣＬＫ２）を用いて、第１のクロック信号（例えばＲＥＦ＿ＣＬＫ）をサンプリングすることである。このサンプリング動作は、一般に２つのクロック信号間の位相関係に応じて、論理１（「１」）または論理ゼロ（「０」）を発生することになる。したがってクロック信号の一方を用いて他方をサンプリングすることで、連続した論理値のストリームを発生することになり、値のパターンは２つのクロック信号間の位相関係によって決定付けられることになる。
【００２６】
第１のクロック信号（例えばＲＥＦ＿ＣＬＫ）（言い換えればサンプリングされるクロック）が５０％のデューティ・サイクルを有すると仮定すると、２つのクロック間の位相関係が１８０度未満のときは、サンプル値は論理１（「１」）になることがわかる。逆に関係が１８０度以上および３６０度未満のときは、対応するサンプル値は論理ゼロ（「０」）になる。したがって例えば第１のクロック信号（すなわちサンプリングされるクロック）が、５０％のデューティ・サイクルを有していない場合は、２つのクロック間の位相関係が異なる閾値（デューティ・サイクルに応じた）未満であるときは、サンプル値は論理１（「１」）になることが理解されるであろう。
【００２７】
２つのクロック信号間の開始位相差にかかわらず、発生されるサンプル値のパターンは、最終的にＭサンプルごとに繰り返すことになり、論理１（「１」）および論理ゼロ（「０」）の同じシーケンスを反復して生じる。
【００２８】
いずれの繰り返すパターン内で、第１のクロック信号（例えばＲＥＦ＿ＣＬＫ）の位相は、第２のクロック（例えばＣＬＫ２）の位相と一意の関係を有することになる。したがってクロックの一方を連続してサンプリングすることによって、２つのクロック間の１組の一意の関係が発生されるようになる。パターンは繰り返すのでこれはまた、Ｍサイクル後の位相関係がどうなるかを決定する。例えば特定のサンプルにおける２つのクロック間の位相関係がφである場合は、Ｍサイクル後の２つのクロック間の位相もφとなる。この特性は、例えばプロセッサが他のタスクでビジーであるなど、いつサンプルを取得できおよび取得できないかについて、システム・タイミングの制約がある場合の状況において利用され得る。
【００２９】
繰り返すパターン内の（基準点に対する）いずれの所与の位相関係の位置（サンプルの数での）はまた、同じサンプル数の後にどれだけ位相が進行するかを決定することになる。例えば、サンプル位置またはエッジ番号４におけるクロック・サンプルの位相関係が、φ度の位相を有する場合は、４サンプル後の位相はφ度だけ進行し、サンプル位置またはエッジ番号８において正確に２φ度の位相差をもたらす。この特性は、２つのクロック信号間に矛盾のない、確定した位相進行を発生するために利用される。
【００３０】
この位相進行は最終的に２つのクロックを近似的に整列させ、この整列はサンプリングされた値を検査し、サンプル値の一定のパターンまたはシーケンスを識別することによって検出され得る。したがってクロック信号の一方を他方のクロック信号でサンプリングすることにより、および特定の時点におけるサンプリングされた値を分析することによって、２つのクロック信号間の整列が決定され得る。
【実施例１】
【００３１】
図２は、２６ＭＨｚの基準クロックＲＥＦ＿ＣＬＫ（５０％のデューティ・サイクルを有する）と４８ＭＨｚの内部クロックＣＬＫ２との間の位相差の関係および進行を示す。これら２つのクロック信号間の位相差、および内部クロック信号ＣＬＫ２の立ち上がりエッジにおいて測定されることになる基準クロックＲＥＦ＿ＣＬＫの対応するサンプリングされた値は、図３の表に詳しく示される。
【００３２】
ここで、論理１（「１」）は、信号が同相である場合に対して想定され、さらにクロックは一番最初に整列していることが想定されていることが留意される。
【００３３】
２つのクロック間の最も小さなゼロでない位相差、したがって位相ステップは±１５°である（内部クロックＣＬＫ２立ち上がりエッジ番号１１および１３において）。特定の内部クロックＣＬＫ２立ち上がりエッジ番号における位相差は、正確にその数のサンプル（またはエッジ）の後にどれだけ位相が進行するかを決定する。例えば立ち上がりエッジ番号６において、クロック信号間の位相差は９０°である。したがってエッジ番号１２における位相差は１８０°となる。
【００３４】
さらに、位相差のパターンは、２４サンプルごとに繰り返すことがわかる。したがって任意の整数ｎに対して、位相進行は６＋２４×ｎサンプル後にも１８０°となる。
【００３５】
いつクロック信号が位相整列されるかを見出すために、上記で特定された性質を用いることによって、位相を進行させることができる。
【００３６】
この例をとると、第２のクロックの１３サイクルに対して、第１のクロック信号と第２のクロック信号との間の位相整列における最小のゼロでない変化（すなわちデルタ量）は１５°であり、１３＋２４×ｎクロック・サイクルごとにサンプルを採取すると、位相は前の測定値から１５°だけ前向きにシフトすることになる。対応する測定されたサンプルは次のようになる。
【００３７】
・・・１１１１１１１１１１１１００００００００００００１１１１１１１１１１１１００００００００００００１１１１１１１１１１１１・・・
１２個のサンプルの組ごとの後に、サンプルにおける遷移が見られる。サンプルにおいて見られる第１の遷移は１から０への遷移であり、クロック信号は１８０°位相外れであることを示す。したがってクロック信号が整列したときを決定するためには、論理ゼロ（「０」）から論理１（「１」）への遷移が観測されるまで、１３クロック・サンプルごとの値を調べることを続けるだけでよい（すなわち第２のクロック信号のＮサイクルだけ隔てられたサンプル値を選択する、但しＮは１３に等しい）。この点において２つのクロック信号間の位相は、０°に最も近くなる。
【００３８】
また、１１＋２４×ｎクロック・サンプルごとにサンプルを採取し、１から０への遷移を待つことによって、見かけ上逆方向に位相を進行させ得ることが留意される。実際にはこれは、３６０−１５°だけ前向き方向に進行したと理解することができ、動作的に−１５°だけ進行したことと等価である。この遷移が見出されたときは、０°の整列を得るためには、１３＋２４×ｎサンプル後に１つのサンプルを採取することによって、１回だけ前向き方向に位相を進める必要がある。言い換えれば、逆方向に動作させることで、同相位置を行き過ぎ、その結果として、クロック信号が可能な最も近い整列を有するように別の方向に１ステップ進行させることが必要になる。
【実施例２】
【００３９】
異なる基準クロックＲＥＦ＿ＣＬＫ信号が用いられる場合は、一実施形態は新しい基準周波数（ＲＥＦ＿ＣＬＫ）に対する内部クロック（ＣＬＫ２）の整列を検出するように容易に適合され得る。
【００４０】
例えば次に、４８ＭＨｚの周波数を有する前の内部クロック信号ＣＬＫ２と共に、３０．７２ＭＨｚの基準周波数ＲＥＦ＿ＣＬＫを用いるシステムを考察する。図４は、３０．７２ＭＨｚの基準クロックＲＥＦ＿ＣＬＫと、４８ＭＨｚの内部クロックＣＬＫ２との間の位相差の関係および進行を示す（再び０度の開始位置を仮定する）。これら２つのクロック信号間の位相差、および内部クロック信号ＣＬＫ２の立ち上がりエッジにおいて測定される基準クロックＲＥＦ＿ＣＬＫの対応するサンプリングされた値は、図５の表に詳しく示される。
【００４１】
この例では、位相差のパターンは２５クロック・サイクルごとに繰り返し、最も小さな位相ステップ（すなわち第１のクロック信号と第２のクロック信号との間の位相整列における最小のゼロでない変化）は１４．４°（これは１１サイクル中に、すなわちエッジ番号１１において生じる）、または−１４．４°（これは１４サイクル中に、すなわちエッジ番号１４において生じる）と等価な３４５．６°であることがわかる。したがって１１＋２５×ｎまたは１４＋２５×ｎクロック・サイクルごとにサンプルを採取することによって（例えばＮを１１または１４として選択することによって）、位相はそれぞれ１４．４°または３４５．６°だけ前向きに進行することになる。
【００４２】
クロック信号が特定の位相差を有するときを識別する概念は、サンプル値のシーケンスにおける論理１（「１」）および論理ゼロ（「０」）の数が対称でないことを除いて、前の例に対して詳述されたものと他の点では同じである。言い換えれば、パターンが繰り返す前に、１３個の論理１（「１」）と１２個の論理ゼロ（「０」）とを識別することになる。したがってこの例は、実施形態が繰り返すシーケンスの値の偶数個に限定されず、実際、等しい数の論理１（「１」）と論理ゼロ（「０」）に限定されないことを示す。
【００４３】
位相進行パラメータが変わっただけなので、単に方法のパラメータを変更して、この技法を新しい基準クロック周波数に適合させるだけでよい。
【００４４】
異なる周波数の２つのクロック信号に対する位相進行を特性化するために、式（式１）を用いることができ、
ｆΔｔ（ｔ）＝［θ（ｔ＋Δｔ）−θ（ｔ）］／２πΔｔ  （１）
これは以下のように整理され得る。
Δθ＝２πｔ・ｆΔｔ（ｔ）  （２）
但しΔｔはサンプリング・クロック信号の１サイクルの時間（すなわち周期）、Δθはサンプリング・クロックの各サイクルに対する２つの信号間の位相進行、およびｆΔｔ（ｔ）はサンプリングされるクロック信号の周波数である。
【実施例３】
【００４５】
基準クロック信号が４ＭＨｚの周波数を有し、サンプリング・クロック信号が９６ＭＨｚの周波数を有する（すなわちｆΔｔ＝４ＭＨｚ、Δｔ＝１／９６ＭＨｚ）例示のケースの場合に対して値を入れると、０．２６１８ラジアンまたは１５°の位相シフトが得られる。したがってサンプリング・クロック信号の各サイクルに対して、２つの信号間の位相差は１５°だけ進行することになる。これら２つのクロック信号間の位相差、およびサンプリング・クロック信号の立ち上がりエッジにおいて測定される第１のクロック信号の対応するサンプリングされた値は、図６の表に詳しく示される。θ＝θ±３６０°であるので、相対位相シフト（絶対値でなく）、すなわち図６の表の第３の行に示されるように繰り返す位相進行の観点から考えることができる。
【００４６】
位相が「繰り返す」までに要するサンプルの数は、サンプリング・クロック周波数をサンプリング・クロックと基準クロックの最大公約数で除算することによって決定され得る。例えばこのケースでは、サンプリング・クロック周波数は９６ＭＨｚで、２つのクロック（９６ＭＨｚおよび４ＭＨｚ）間の最大公約数（周波数）は４ＭＨｚとなる。したがってシーケンスは２４サンプルごとに繰り返す。
【００４７】
１３番目のサンプルごとに選択することにより、クロックの間の位相進行は１９５°となる。その場合、対応する測定されたサンプルは次のようになる。
【００４８】
・・・１０１０１０１０１０１００１０１０１０１０１０１１０１・・・
ここで０→１の遷移は、位相整列を一意に識別しない。しかし依然として、いつクロックの間の位相が０に最も近くなるかを決定することが可能である。これを見るためには、上記のサンプルのシーケンスを考察する必要がある。この状況では位相整列は、論理ゼロ（「０」）から論理１（「１」）、または論理１（「１」）から論理ゼロ（「０」）への遷移ではなく、２つの連続した論理１（すなわちシーケンス「１１」）によって得られる。別の見方をすれば、位相整列は、シーケンスが論理ゼロ（「０」）から論理１（「１」）のパターンから、論理１（「１」）から論理ゼロ（「０」）のパターンに切り換わるところで得られる。同様に完全に位相外れであるクロックは、２つの連続した論理ゼロ（すなわち「００」）によって、またはサンプリングされたシーケンスが論理１（「１」）から論理ゼロ（「０」）のパターンから、論理ゼロ（「０」）から論理１（「１」）のパターンに切り換わるところで得られる。連続した論理ゼロ（「０」）のストリームの後に連続した１のストリームが続く名目上のケースのように、検出に遅れはないことに留意されたい。
【実施例４】
【００４９】
位相ステップ／進行サイズが、連続した１のストリームの後に連続した論理ゼロ（「０」）のストリームが発生されるようなものである場合は、サンプル値における遷移を検出する必要があるだけである。より大きな位相ステップ／進行サイズを用いることは、上記の前の例で見たように、より複雑なサンプル値のシーケンスを検出することが必要になり得る。
【００５０】
例えば実施例１のクロック信号（２６ＭＨｚのＲＥＦ＿ＣＬＫ、および４８ＭＨｚの内部クロックＣＬＫ２）を用い、２３番目のサンプルごとに選択すると、クロックの間の位相進行は１６５°となる。位相進行サイズが１６５°である状況では、対応する測定されたサンプルは次のようになる。
【００５１】
・・・１１０１０１０１０１０１００１０１０１０１０１０１１０・・・
ここでこの例では、位相整列（例えば０°の位相差）は、サンプル値における論理ゼロ（「０」）から論理１（「１」）への遷移によってではなく、論理ゼロ（「０」）から論理１（「１」）への遷移の後に続く連続した論理１（「１」）（言い換えればシーケンス「０１１」）によって識別される。同様に、クロックが完全に位相外れであるとき（例えば１８０°の位相差）を検出するためには、論理１（「１」）から論理ゼロ（「０」）への遷移の後に続く連続した論理ゼロ（「０」）（すなわちシーケンス「１００」）が捜し求められる。
【００５２】
この１６５°の位相進行サイズの場合は、整列は遷移の後の次のサンプルの到着時にのみにわかることに留意されたい。したがって信号が整列した（または完全に整列しなくなった）ときを正確に検出するためには、正確にゼロ（または１８０度）の位相の位置が検出されるように、論理ゼロ（「０」）から論理１への遷移の数をカウントすることが必要になる。
【実施例５】
【００５３】
次に、実施例１のクロック信号（２６ＭＨｚのＲＥＦ＿ＣＬＫおよび４８ＭＨｚの内部クロックＣＬＫ２）を用い、５番目のサンプルごとに選択するさらなる例を考察すると、クロックの間の位相進行は２５５°となる。位相進行サイズが２５５°であるこのような状況の場合は、対応する測定されたサンプルは次のようになる。
【００５４】
・・・１０１１００１００１１００１００１１０１１００１１０・・・
ここで、同期された位置上の、すなわちサンプリングされた位相が０度での論理ゼロ（「０」）から論理１（「１」）への遷移はない。むしろ遷移は１サンプル早く起きる。したがってこの状況での２つのクロック間の整列の検出は、また再び異なるものとなる。ここでは、一意の識別するシーケンスは、「１１００１１」のパターンとなる。したがってこの例は時には、検出されることが必要な、より複雑なパターンを生じることを示す。
【００５５】
実用上の考察
いくつかの状況では、論理１（「１」）から論理ゼロ（「０」）、または論理ゼロ（「０」）から論理１（「１」）への遷移に最も近いサンプルは、誤差である場合がある。これはメタステーブル状態のために生じる場合があり（例えばクロックが完全に整列し、それらが同時に立ち上がるとき）、それによりサンプリングされた値は不確定となるまたは定義されない場合がある。しかし次に用いられるサンプル値はサンプリング・クロックの数サイクル後であり、その点までには測定値は整定し得るので、メタステーブル状態が伝播することは起こりそうにない。この状況では位相整列は最小ステップ・サイズだけ外れることになる。したがって提案される技法は、メタステーブル状態に対してかなりロバストである。
【００５６】
上記の実施例１および２では、前向きまたは後向き方向に位相を進行させるために、最も小さな位相進行サイズが用いられた。実施形態では、誤差を最小にするために最も小さな位相進行／ステップ・サイズを用いることが好ましい場合がある。式（式３）は、任意のクロック信号の対（異なる周波数を有する）に対する、最も小さな位相進行／ステップ・サイズを決定するために用いることができる。
【数１】
2015094764.tif 000003
但し、ａｋはｋのすべての整数値に対するシーケンス
【数２】
2015094764.tif 000004
を定義し、ｋはｋ＝１（下限）とｋ＝Ｍ−１（上限）の間に制限され、
【数３】
2015094764.tif 000005
（ｇｃｄ＝最大公約数（ｇｒｅａｔｅｓｔ  ｃｏｍｍｏｎ  ｄｅｎｏｍｉｎａｔｏｒ））であり、Ｆｃｌｋ１は第１のクロック（サンプリングされるクロック信号、例えばＲＥＦ＿ＣＬＫ）の周波数であり、およびＦｃｌｋ２は第２のクロック信号（サンプリングを行うクロック信号、例えばＣＬＫ２）の周波数である。Ｍは、シーケンスが繰り返すまでのサンプルの数である。
【００５７】
例としてＦｃｌｋ１＝３０．７２ＭＨｚ、Ｆｃｌｋ２＝４８ＭＨｚの場合は、ｍｉｎ（ａｋ）はｋ＝１１において、ａ（ｋ）＝１４．４度となる（言い換えれば４８ＭＨｚの１１クロック・サイクルは、３０．７２ＭＨｚ上の１４．４°の位相シフトを意味する）。しかしこの例に対しては、３４５．６°（または−１４．４°）の位相シフトが存在するｋ＝１４を使用できることが留意される。したがって動作的に等価な位相における後向きの進行をもたらすように、代替の式
【数４】
2015094764.tif 000006
を使用できることが理解されるであろう。
【００５８】
しかし本発明はまた、メタステーブル事象の間の制限された誤差がより大きくなり得るという制約を有する、他の位相差進行にも正しく動作することになる。より大きな位相進行サイズを用いる利点は、より速く同期が検出されるようになることである。したがって速やかでかつ粗い検出のために用いることができ、次いでこれはその後に、より小さな位相進行サイズを用いて繰り返すことによって改善され得る。
【００５９】
提案される技法は、両方向における位相進行を利用することができる。例えば１のシーケンスが、サンプリング・クロック信号のＮサイクルごとに（但しＮは１より大きい整数）サンプリングされた場合は、論理１（「１」）から論理ゼロ（「０」）の遷移が識別されるまで後向きの位相進行を表すやり方で進行し、次いで、論理ゼロ（「０」）から論理１（「１」）への遷移がその点において、見られた／検出された１サンプル値だけ前向きの（すなわち反対方向の）位相進行を表すやり方で進行することによって、位相同期を達成するのをより高速にすることができる。
【００６０】
提案される概念は、所与のサンプリング周波数ｆＣＬＫ１に対して、高調波関係にないすべての基準周波数ＲＥＦ＿ＣＬＫに対して正しく動作することが理論的に示され得る。しかし一部の周波数は繰り返しが見られるまで異常に長いシーケンスを呈し、それにより実際でのそれらの適用を制限し得る。例えば上記の実施例３のままであるが、サンプリング・クロック周波数４８ＭＨｚを用いた、１６．３６７６６７ＭＨｚ（２６ＭＨｚの代わりに）の基準周波数のサンプリングは理論的に正しく動作する。このケースでの最も小さな位相シフトは約±２２．５×１０−６度であり、非常に高い位相分解能となるが、シーケンスは約１６００万サイクル後に初めて繰り返す。この例は位相分解能と、位相シーケンスが繰り返すまでに必要なサンプル数との間のトレードオフを示す。
【００６１】
上記の例では２つのクロック信号間の位相整列の検出は、第２のクロック信号を用いてサンプリングされた基準クロック信号のサンプル値の、特定のパターンまたはシーケンスを捜し求めることによって達成される。一実施形態ではシーケンスは、論理ゼロ（「０」）から論理１（「１」）への遷移である。同様なやり方で、論理１（「１」）から論理ゼロ（「０」）への遷移が観測されるまで待つことによって、２つのクロック信号間の１８０度の位相差を検出することができる。
【００６２】
実際、クロックの整列は、完全に同相（０°）または全く位相（１８０°）外れの両極端に限定される必要はない。このような例の場合は、論理ゼロ（「０」）から論理１（「１」）（または論理１（「１」）から論理ゼロ（「０」））への遷移を監視し、この遷移点から特定のクロック・サンプルの数をカウントすることによって、クロックを任意の整列状態に整列することも可能である。例えば基準クロックが２６ＭＨｚで、サンプリング・クロックが４８ＭＨｚの場合は、２つのクロック信号間の位相差はサンプリング・クロック信号の１３サイクルごとに１５°だけ進行することが確認されているので、初めに論理ゼロ（「０」）から論理１（「１」）への遷移が観測されるまで待ち、次いで２組の１３＋２４×ｎ個（但しｎ＝０、１、２、３・・・など）のサンプリング・クロック・サイクルをカウントすることによって３０度の整列を検出することもできる。あるいは論理ゼロ（「０」）から論理１（「１」）への遷移が検出されるまで待ち、次いでこの遷移から２番目のサンプルを採取することができる（それによりエッジ番号２は３０°の進行をもたらすという特性を使用する）。
【００６３】
図７を参照すると、本発明の一実施形態による、異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を決定する方法のフロー図が示される。方法はステップ１００において開始し、第２のクロック信号のエッジによって定義される時刻において、第１のクロック信号の値がサンプリングされる。ここで、第１のクロック信号のサンプリングのタイミングをとるために用いられる第２のクロック信号のエッジは、第２のクロック信号の立ち上がりエッジとすることができる。
【００６４】
次にステップ１１０では、第２のクロック信号のＮサイクルだけ隔てられた第１のクロック信号のサンプルを選択することによって、第１のクロック信号のサンプルのシーケンスが定義され、但しＮは１より大きい整数である。言い換えれば、Ｎ個（Ｎ＞１）の完全なサイクルだけ隔てられた時間において取得された第１のクロック信号のサンプルが、サンプリングされた値のシーケンスを生成するために用いられる。したがって例えば第１のクロック信号が、第２のクロック信号の立ち上がりエッジごとにサンプリングされた場合は、シーケンスはＮ番目（但しＮ＞１）ごとのサンプリングされた値から生成され得る。他の例では第１のクロック信号が、第２のクロック信号のＮ番目（但しＮ＞１）の立ち上がりエッジごとにサンプリングされた場合は、サンプリングされた値のシーケンスはサンプルごとから、さらにはＭをＮより大きな整数として、Ｍ番目のサンプルごとから生成され得る。
【００６５】
次いでシーケンスにおける所定の値のパターンの発生が、ステップ１２０において検出される。上述の前の実施形態において示されたように、このような検出ステップは、反対の値を有するシーケンスの２つの連続したサンプル値を検出するステップを備えることができ、または論理ゼロ（「０」）から論理１（「１」）への遷移の後に続く連続した論理１（「１」）（言い換えれば「０１１」のシーケンス）を検出するステップを備えることができる。ここで検出されるべき値の正確なパターンは、第１および第２のクロック信号の周波数、および／または検出されるべき所望の位相整列などの様々な要因に依存し得ることが理解されるであろう。
【００６６】
次いでステップ１３０で、所定のパターンの検出された発生に基づいて、第１のクロック信号と第２のクロック信号との間の位相整列が決定される。
【００６７】
上記の実施形態は、サンプリング・クロック信号の正または立ち上がりエッジにおけるサンプリングが示されたが、本発明は代わりに内部クロックの負または立ち下がりエッジを使用し得ることが明らかであろう。この場合はサンプリングされたデータは異なり得るが、機能は依然として同じである。
【００６８】
図８を参照すると、本発明の一実施形態による、異なる周波数の第１のクロック信号と第２のクロック信号との間の位相整列を決定するためのシステム２００の概略ブロック図が示される。システム２００は、サンプリング・ユニット２１０およびデータ処理ユニット２２０を備える。データ処理ユニット２２０は、処理ユニット２２５、パターン検出ユニット２３０、および位相整列決定ユニット２３５を備える。
【００６９】
サンプリング・ユニット２１０は、第１のＣＬＫ１および第２のＣＬＫ２クロック信号を受け取り、第２のクロック信号を用いて第１のクロック信号をサンプリングする。例えばサンプリング・ユニット２１０は、第２のクロック信号の立ち上がりエッジごとに第１のクロック信号の値を決定する。
【００７０】
サンプリングされた値は、サンプリング・ユニット２１０から処理のためにデータ処理ユニット２２０に供給される。より具体的には、サンプリングされた値はデータ処理ユニット２２０の処理ユニット２２５に供給され、サンプリングされた値は、第２のクロック信号のＮサイクルだけ隔てられた第１のクロック信号の連続するサンプルのシーケンスを生成するために用いられ、但しＮは１より大きい整数である。シーケンスを生成した後に、処理ユニット２２５はシーケンスを、データ処理ユニット２２０内のパターン検出ユニット２３０に供給する。パターン検出ユニット２３０は、シーケンスにおける所定の値のパターンの発生を検出する目的でシーケンスを分析する。分析の結果は、位相整列決定ユニット２３５に供給され、位相整列決定ユニット２３５はそれに供給された結果を用いて、第１のＣＬＫ１クロック信号と第２のＣＬＫ２クロック信号との間の位相整列を決定する。言い換えれば位相整列ユニット２３５は、パターン検出ユニット２３０によって所定のパターンの検出された発生に基づいて、第１のＣＬＫ１クロック信号と第２のＣＬＫ２クロック信号との間の位相整列を決定する。
【００７１】
位相整列ユニット２３５は、ユーザおよび／または別の装置／システムによる使用のために、決定された位相整列を表す信号を出力する。例として出力信号は単に、２つのクロックが整列したときにおけるパルス信号を備えることができる。
【００７２】
例として、決定された位相整列を表す信号は、図１の受信機に供給することができ、それによりタイミング・アプリケーションのタイミング（例えばＰＰＳ）信号は、外部または基準クロック周波数に整列され得る。このためには、ベースバンド・プロセッサの内部の２つのレジスタを使用して、タイミング（例えばＰＰＳ）信号を新しいクロック周波数に整列させることができる。位相整列が検出されるとすぐに、クロック・サイクルにおける現在の時間を記憶するためのレジスタ（例えばＴＳＷレジスタ）、および最後のミリ秒クロック・パルスの時間を記録するためのレジスタ（例えばＴＭＳレジスタ）は読み出され、これら２つの読みの差が計算される。タイミング（例えばＰＰＳ）信号の将来の発生を生じるときは、タイミング信号をＲＥＦ＿ＣＬＫまたはＣＬＫ１に整列させるために、この差が適用される。
【００７３】
独立した供給源から供給される２つのクロック信号を備えるシステムにおいては、信号の近似の周波数は知られ得るが、それらは異なる供給源から供給されることにより、小さな相対周波数誤差を有し得る。したがってこのような信号の実際の相対周波数の、より正確な評価が望まれ得る。
【００７４】
第１のクロック信号と第２のクロック信号との間の位相整列を決定するための提案される概念はまた、周波数測定、具体的には相対周波数誤差の測定に拡張され得ることが理解される。このような提案される概念を用いて、２つの独立したクロック信号間の相対周波数誤差が確定され得る。
【００７５】
例えば、第１のクロック信号と第２のクロック信号との間の位相整列を決定する一実施形態は、第１の供給源（例えば第１の水晶）から供給される、公称周波数が２６ＭＨｚ（すなわちＦｅｘｔ＝２６ＭＨｚ）の第１のクロック信号を有するシステムにおいて、ミリ秒（ｍｓ）ごとに使用され得る。システムの内部サンプリング・クロック信号が４８ＭＨｚ（すなわちＦｃｌｋ２＝４８ＭＨｚ）の公称周波数を有するが、第２の供給源（例えば第２の水晶）から供給される例示のケースの場合は、２つの発振器（すなわち第１のクロック信号および内部サンプリング・クロック）は、それらの公称周波数に対して小さな相対周波数誤差を有し得ることが理解されるであろう。
【００７６】
ミリ秒ごとに、第１のクロック信号（２６ＭＨｚの期待される周波数を有する）の位相を、内部サンプリング・クロック信号（４８ＭＨｚの期待される周波数を有する）に対して測定した場合は、２つの信号間の位相差はゆっくり変化するのが見られることになる（２つの信号間の小さな相対周波数誤差のために）。所定の期間（例えば１秒など）の間に、位相差測定値を加え合わせることができ、次いでその期間にわたる周波数誤差がどれだけであったかを算出するのに用いることができる。
【００７７】
したがって例として、１ｍｓごとの間に２つの信号間の位相整列または差が１５°（例えば前述の技法を用いた、これら２つのクロック信号に対する可能な最も小さな位相測定値）だけ進むと仮定すると、位相測定値は１５°、３０°、４５°、６０°などと進行することになる。１秒の期間における１０００個の測定値にわたって、１５度の１０００ステップが観測されることになり、これは４１．６’（１０００×１５°／３６０°）サイクルに等しい。
【００７８】
逆に従来のやり方で（期間内の各信号のサイクル数をカウントすることによって）２つの信号の周波数を比較した場合は、内部サンプリング・クロックの４８，０００，０００サイクル中に２６，０００，０４１サイクルの測定値が得られることになる。
【００７９】
したがって全体のサイクルをカウントする従来の方法の精度は、位相測定を用いた提案される概念よりずっと低いことが理解されるであろう。より具体的には上記の例（１ｍｓごとの間に２つの信号間の位相差は１５°だけシフトする）において、提案される概念は各サイクル中で、１５°（すなわち±７．５°）の不確かさを有して２４個（３６０°／１５°）の可能な値の範囲（例えば１５°、３０°、４５°など）をもたらす。サイクル全体をカウントする従来の方法は、±１８０°の３６０°の不確かさをもたらす。
【００８０】
例えば第１のクロック信号の実際の周波数が２６ＭＨｚ＋１．５Ｈｚ誤差（すなわち２６０００００１．５Ｈｚ）であり、内部サンプリング・クロックの実際の周波数が４８ＭＨｚ＋１Ｈｚ誤差（すなわち４８０００００１Ｈｚ）である場合は、相対誤差を観測するために提案される概念が用いられ得、これはこの場合は０．５Ｈｚである。
【００８１】
したがって、クロック信号の互いに対する相対周波数誤差を測定するための概念が提案される。概念は、２つの信号間の位相整列を測定する（本発明の例示的実施形態により上述のように）方法を使用することができる。このような位相測定方法は、相対周波数が繰り返し測定される（したがって例えば監視される）ことを、または時間にわたる相対周波数誤差のより良い推定値を得ることを可能にするように、周期的に繰り返すことができる。
【００８２】
したがって例えば第１のクロック信号は、高度に正確で安定である第２の（基準）クロック信号と比較することができる。次いで第１のクロック信号の任意の決定された周波数誤差は、補正され得るまたは説明され得る。これはＧＮＳＳシステムにおける、より高速なスタートアップ時間を可能にすることができる。逆にこのようなシステムは、ＧＮＳＳシステムが内部クロックの正確な測定をもたらす場合は、ＧＮＳＳ供給源に対する外部クロックの周波数を正確に測定するために用いられ得る。
【００８３】
図９を参照すると、提案される実施形態による、第１および第２のクロック信号の周波数を比較する方法のフロー図が示される。この方法はステップ３００で開始し、時間Ｔ１における第１の点において、第１のクロック信号と第２のクロック信号との間の位相整列が決定される。ここで位相整列を決定するステップ３００は、前述のような本発明の一実施形態（例えば図７に示される方法など）を使用することによって行われる。それにより第１の時間Ｔ１に対して、第１のクロック信号と第２のクロック信号との間の位相整列の測定値が得られる。
【００８４】
次にステップ３１０では、時間Ｔ２における第２の点において、第１のクロック信号と第２のクロック信号との間の位相整列が決定される（時間Ｔ２における第２の点は、時間Ｔ１における第１の点から所定の時間の長さだけ後にある）。ステップ３００と同様に、位相整列を決定するステップ３１０は、前述のような本発明の一実施形態（例えば図７に示される方法など）を使用することによって行われる。したがって第２の時間Ｔ２に対して、第１のクロック信号と第２のクロック信号との間の位相整列の測定値が得られる。
【００８５】
したがって、ステップ３００および３１０を行って、第１の時間Ｔ１および第２の時間Ｔ２においてそれぞれ、第１のクロック信号と第２のクロック信号との間の２つの位相整列測定値が得られたことが理解されるであろう。これらの位相整列測定値から、Ｔ１からＴ２までの期間の間の位相の変化が、ステップ３２０において決定される。
【００８６】
計算された位相の変化は、次いでＴ１からＴ２までの期間にわたる第１のクロック信号と第２のクロック信号との間の相対周波数誤差を算出するために用いることができる。したがって相対周波数誤差の測定は、ステップ３２０の完了後に、位相シフト、すなわち単位時間当たりの位相差を調べることによって得ることができる。したがってステップ３２５で、さらなる位相整列測定は必要ないと判断することができ、その場合は、この方法はステップ３３０で終了する。
【００８７】
しかしステップ３２５でさらなる位相整列測定が望ましい（例えば相対周波数誤差における任意の変動を監視するため）と判断された場合は、方法はステップ３４０および３５０に進む。
【００８８】
ステップ３４０で、時間Ｔｎにおけるさらに先の点において、第１のクロック信号と第２のクロック信号との間の位相整列が決定される（時間Ｔｎにおけるさらに先の点は、時間Ｔｎ−１における前に用いられた点から所定の時間の長さだけ後にある）。ステップ３１０および３２０と同様に、位相整列を決定するステップ３４０は、前述のような本発明の一実施形態（例えば図７に示される方法など）を使用することによって行われる。それにより時間Ｔｎにおけるさらに先の点に対して、第１のクロック信号と第２のクロック信号との間の位相整列の測定値が得られる。
【００８９】
これらの得られた位相整列測定値から、次いでステップ３５０で、Ｔｎ−１からＴｎまでの期間の間の位相の変化が決定される。計算された位相の変化は、次いでＴｎ−１からＴｎまでの期間にわたる第１のクロック信号と第２のクロック信号との間の位相差を算出するために用いることができる。したがってステップ３５０の完了後に、相対周波数誤差の更新された測定が得られる。
【００９０】
方法は次いでステップ３２５に戻り、さらなる位相整列測定が望ましいかどうかが判断される。判断の結果に基づいて、方法は次いでステップ３３０で終了するか、または再びステップ３４０および３５０に進む。
【００９１】
したがってステップ３４０および３５０が繰り返し完了されることは、位相整列測定値の蓄積を本質的に実施していることが理解され得る。
【００９２】
位相の変化の計算を繰り返すことは、時間にわたる相対周波数誤差を監視するため、および／またはより正確な相対周波数誤差の読みを得るために用いられ得る。
【００９３】
第１および第２のクロック信号の周波数を比較する方法が提案され、この方法は、第１の所定の期間の間の、第１のクロック信号と第２のクロック信号との間の第１の位相の変化を決定するステップを備えることが理解されるであろう。
【００９４】
方法はさらに、決定された第１の位相の変化に基づいて、第２の所定の期間の間の、第１のクロック信号と第２のクロック信号との間の第２の位相の変化を計算するステップを備えることができ、第２の所定の期間は第１の所定の期間より長い。
【００９５】
第１の位相の変化を決定するステップは、本発明の一実施形態による第１のクロック信号と第２のクロック信号との間の位相整列を決定する方法（例えば前述のような）を使用することができる。
【００９６】
第１の所定の期間は、第１のクロック信号と第２のクロック信号との間の位相整列における第１の変化（すなわちデルタ量）が、３６０°未満、好ましくは２５５°以下、より好ましくは２２５°以下、さらにより好ましくは１９５°以下、さらにより好ましくは１６５°以下、より好ましくは３０°以下、より好ましくは９０°以下、およびさらにより好ましくは１５°以下となるように選択することができる。言い換えれば第１の所定の期間は、第１のクロック信号と第２のクロック信号との間の位相整列における変化（「デルタ量」とも呼ばれる）が、第１および第２のクロック信号の周波数によって決定される最小非ゼロ値であるように選択することができる。
【００９７】
また第２の所定の期間は、第１のクロック信号と第２のクロック信号との間の第２の位相の変化が、Ｔ×３６０°以上であるように選択することができ、但しＴは１以上である。好ましくは、Ｔは１０以上であり、より好ましくは１００より大きく、さらにより好ましくは５００より大きく、さらにより好ましくは１０００より大きい。言い換えれば第２の所定の期間は、第１のクロック信号と第２のクロック信号との間の位相の変化が、第１の所定の期間の間の第１のクロック信号と第２のクロック信号との間の位相の変化より１桁大きくなるように選択することができる。
【００９８】
また第１および第２のクロック信号の周波数を比較するためのシステムが提案され、システムは、第１の所定の期間の間の第１のクロック信号と第２のクロック信号との間の第１の位相の変化を決定するように適合された処理ユニットを備える。
【００９９】
システムはさらに、決定された第１の位相の変化に基づいて、第２の所定の期間の間の第１のクロック信号と第２のクロック信号との間の第２の位相の変化を計算するように適合された計算ユニットを備え、第２の所定の期間は第１の所定の期間より長い。
【０１００】
システムは、本発明の一実施形態による第１のクロック信号と第２のクロック信号との間の位相整列を決定するためのシステム（例えば前述のような）を使用することができる。
【０１０１】
第１および第２のクロック信号の周波数を比較するための概念は、全地球的航法衛星システム受信機において使用することができ、それによって改善された精度を可能にする。
【０１０２】
したがって当業者には、本発明の一実施形態の方法のすべてまたは一部は、方法のステップを行うように構成された論理要素を備える、論理装置または複数の論理装置において適切におよび有用に実施することができ、このような論理要素はハードウェア構成要素、ファームウェア構成要素、またはそれらの組み合わせを備え得ることが明らかになるであろう。
【０１０３】
同様に当業者には、本発明の一実施形態による論理構成のすべてまたは一部は、方法のステップを行うための論理要素を備えた論理装置において実施することができ、このような論理要素は、例えばプログラマブル・ロジック・アレイまたは特定用途向け集積回路における、論理ゲートなどの構成要素を備え得ることが明らかになるであろう。このような論理構成はさらに、例えば、固定または伝送可能な搬送媒体を用いて記憶または伝送され得る仮想ハードウェア記述言語を用いたアレイまたは回路において、論理構造を一時的にはまたは恒久的に確立するための可能化要素において実施され得る。
【０１０４】
上述の方法および構成はまた、１つまたは複数のプロセッサ（図示せず）上で動作するソフトウェアにおいて完全にまたは部分的に、適切に実行され得ること、およびソフトウェアは、磁気または光ディスクなどの任意の適切なデータ担体（同じく図示せず）上で運ばれる１つまたは複数のコンピュータ・プログラム要素の形で提供され得ることが理解されるであろう。データの伝送のためのチャネルは同様に、すべての種類の記憶媒体、ならびに有線または無線信号伝達媒体などの信号伝達媒体を備えることができる。
【０１０５】
方法は一般に、所望の結果に至る自己矛盾のない一連のステップと考えられる。これらのステップは、物理量の物理的な操作を必要とする。必然ではないが、通常はこれらの量は記憶され、転送され、組み合わされ、比較され、あるいは操作されることが可能な、電気または磁気信号の形をとる。主に一般的な使い方の理由から、時にはこれらの信号をビット、値、パラメータ、項目、要素、オブジェクト、記号、文字、用語、数などとして参照することが便利である。しかしすべてのこれらの用語および同様の用語は適当な物理量に関連付けられるものであって、これらの量に適用される単なる便宜上のラベルに過ぎないことが留意されるべきである。
【０１０６】
本発明はさらにコンピュータ・システムと共に使用するためのコンピュータ・プログラム製品として適切に実施され得る。このような実装形態は、コンピュータ可読媒体、例えばＣＤ−ＲＯＭ、ＤＶＤ、ＵＳＢスティック、メモリカード、ネットワーク・エリア記憶装置、インターネットでアクセス可能なデータ保管場所などの、有形媒体上に固定された、あるいは非限定的に光もしくはアナログ通信ラインを含む有形媒体を通して、または非限定的にマイクロ波、赤外線、もしくは他の伝送技術を含む無線技術を用いて無形に、モデムもしくは他のインターフェース装置を通じてコンピュータ・システムに伝送可能な、一連のコンピュータ可読命令を備えることができる。一連のコンピュータ可読命令は、本明細書で前に述べられた機能のすべてまたは一部を実施する。
【０１０７】
当業者は、このようなコンピュータ可読命令は、多くのコンピュータ・アーキテクチャまたはオペレーティング・システムと共に使用するためのいくつかのプログラム言語で書かれ得ることを理解するであろう。さらにこのような命令は、非限定的に半導体、磁気、もしくは光を含む、現在または将来の任意のメモリ技術を用いて記憶することができ、あるいは非限定的に光、赤外線、もしくはマイクロ波を含む、現在または将来の任意の通信技術を用いて伝送することができる。このようなコンピュータ・プログラム製品は、添付の印刷または電子ドキュメントを有したリムーバブル媒体、例えば、コンピュータ・システムを用いて例えばシステムＲＯＭもしくは固定ディスク上にプリ・ロードされる収縮包装されたソフトウェアとして配布することができ、あるいはネットワーク、例えばインターネットもしくはＷｏｒｌｄ  Ｗｉｄｅ  Ｗｅｂを通してサーバもしくは電子掲示板から配布することができることが企図される。
【０１０８】
１つの代替形態において一実施形態は、コンピュータ・インフラストラクチャ内に展開されそれらの上で実行されたときに、コンピュータ・システムに方法のすべてのステップを行わせるように動作可能な、コンピュータ・プログラム・コードを展開するステップを備えたサービスを展開する、コンピュータによって実施される方法の形で実現され得る。
【０１０９】
他の代替形態において一実施形態は、機能データをその上に有するデータ担体の形において実現することができ、機能データは、コンピュータ・システムにロードされそれによって動作されたときに、コンピュータ・システムが方法のすべてのステップを行うことを可能にするための、機能コンピュータ・データ構造を備える。
【０１１０】
上記の図におけるフローチャートおよびブロック図は、様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実装形態の、アーキテクチャ、機能、および動作を示す。この点に関して、フローチャートまたはブロック図における各ブロックは、（１つまたは複数の）特定の論理機能を実施するための１つまたは複数の実行可能命令を備えるモジュール、セグメント、またはコードの一部分を表すことができる。いくつかの代替実装形態では、ブロック内に示された機能は、図に示されたものと異なる順序で生じ得ることが留意されるべきである。例えば連続して示される２つのブロックは実際、関連する機能に応じて実質的に同時に実行することができ、またはブロックは時には逆の順序で実行することができる。またブロック図および／またはフローチャート図の各ブロック、ならびにブロック図および／またはフローチャート図のブロックの組み合わせは、特定の機能もしくは動作を行う特殊用途ハードウェア・ベースのシステム、または特殊用途ハードウェアとコンピュータ命令の組み合わせによって実施され得ることが理解されよう。
【０１１１】
１つまたは複数の実施形態について詳細に示されたが、当業者はこれらの実施形態に対する変更および適合化を行い得ることを理解するであろう。
【０１１２】
開示される実施形態に対する他の変形形態は、図面、開示、および添付の特許請求の範囲の考察から、特許請求される本発明の実践において当業者により理解され、達成され得る。特許請求の範囲では、「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語は他の要素またはステップを除外せず、不定冠詞「ａ」および「ａｎ」は複数を除外しない。単一のプロセッサまたは他のユニットは、特許請求の範囲に記載された幾つかの項目の機能を実行することができる。単にいくつかの方策が相互に異なる独立請求項に記載されているという事実は、これらの方策の組み合わせを有利に用いることができないということを示すものではない。特許請求の範囲におけるいずれの参照記号も、範囲を限定するものと解釈されるべきではない。
【符号の説明】
【０１１３】
２００  システム
２１０  サンプリング・ユニット
２２０  データ処理ユニット
２２５  処理ユニット
２３０  パターン検出ユニット
２３５  位相整列決定ユニット
【図１】
2015094764.tif 000013
【図２】
2015094764.tif 000014
【図３】
2015094764.tif 000015
【図４】
2015094764.tif 000016
【図５】
2015094764.tif 000017
【図６】
2015094764.tif 000018
【図７】
2015094764.tif 000019
【図８】
2015094764.tif 000020
【図９】
2015094764.tif 000021
【外国語明細書】
2015094764000001.pdf