(57)【要約】【課題】電源パターンのインピーダンスを低減できるようにすることを目的とする。【解決手段】多層回路基板１００は複数の絶縁層１１０と複数の導体層１２０と電源ビア１５０とグラウンドビア１６０とを備える。複数の絶縁層１１０と複数の導体層１２０とは交互に積層される。複数の導体層１２０は電源パターン層１３０とグラウンドパターン層１４０とを含む。電源ビア１５０は電源パターン層１３０とグラウンドパターン層１４０とを貫通し、電源パターン層１３０と導通し、グラウンドパターン層１４０と導通しない。グラウンドビア１６０は電源パターン層１３０とグラウンドパターン層１４０とを貫通し、グラウンドパターン層１４０と導通し、電源パターン層１３０と導通しない。電源パターン層１３０はグラウンドビア１６０の周囲にクリアランス１３２を備え、グラウンドパターン層１４０は電源ビア１５０の周囲にクリアランス１４２を備える【選択図】図１
2015149356.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続される電源パターンが設けられる電源パターン層とグラウンドに接続されるグラウンドパターンが設けられるグラウンドパターン層とを含む複数の導体層と、
前記複数の導体層と交互に積層される複数の絶縁層と、
前記電源パターン層と前記グラウンドパターン層とを貫通し、前記電源パターンと導通し、前記グラウンドパターンと導通しないビアホールである電源ビアと、
前記電源パターン層と前記グラウンドパターン層とを貫通し、前記グラウンドパターンと導通し、前記電源パターンと導通しないビアホールであるグラウンドビアと
を備えることを特徴とする多層回路基板。
【請求項２】
前記電源パターン層は、前記グラウンドビアが貫通する部分の周囲に、前記グラウンドビアを前記電源パターンから離すクリアランスを備える
ことを特徴とする請求項１に記載の多層回路基板。
【請求項３】
前記電源パターン層の前記クリアランスの幅は前記電源ビアと前記グラウンドビアとの間隔より狭い
ことを特徴とする請求項２に記載の多層回路基板。
【請求項４】
前記グラウンドパターン層は、前記電源ビアが貫通する部分の周囲に、前記電源ビアを前記グラウンドパターンから離すクリアランスを備える
ことを特徴とする請求項１から請求項３のいずれかに記載の多層回路基板。
【請求項５】
前記グラウンドパターン層の前記クリアランスの幅は前記グラウンドビアと前記電源ビアとの間隔より狭い
ことを特徴とする請求項４に記載の多層回路基板。
【請求項６】
前記複数の導体層は前記電源パターン層を複数備えることを特徴とする請求項１から請求項５のいずれかに記載の多層回路基板。
【請求項７】
前記複数の導体層は前記グラウンドパターン層を複数備えることを特徴とする請求項１から請求項６のいずれかに記載の多層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の層から成る多層回路基板に関するものである。
【背景技術】
【０００２】
回路基板上の高速デジタルＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）は、自身のスイッチングノイズ（電源のゆれ）の影響によって信号波形の歪み及び位相差によるジッタが発生し、高速信号の伝送品質が低下する。
このスイッチングノイズを低減するには、ＩＣに接続する電源パターンおよび電源ビアのインピーダンスを低減させる必要がある。
【０００３】
従来技術のノイズ低減方法は、ビアホールが持つ抵抗ＲとインダクタンスＬとキャパシターＣとの各成分によって簡易的なフィルター回路を回路基板に構成する（例えば、特許文献１）。
これにより、ノイズ帯域のインピーダンスが高まり、ＩＣから他の素子へ伝播する高周波ノイズが低減する。
しかし、従来技術のノイズ低減方法はＩＣのスイッチングノイズを抑制することができない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−３２２８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、電源パターンのインピーダンスを低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の多層回路基板は、
電源に接続される電源パターンが設けられる電源パターン層とグラウンドに接続されるグラウンドパターンが設けられるグラウンドパターン層とを含む複数の導体層と、
前記複数の導体層と交互に積層される複数の絶縁層と、
前記電源パターン層と前記グラウンドパターン層とを貫通し、前記電源パターンと導通し、前記グラウンドパターンと導通しないビアホールである電源ビアと、
前記電源パターン層と前記グラウンドパターン層とを貫通し、前記グラウンドパターンと導通し、前記電源パターンと導通しないビアホールであるグラウンドビアとを備える。
【発明の効果】
【０００７】
本発明によれば、電源パターンのインピーダンスを低減することができる。そして、多層回路基板に取り付けられるＩＣのスイッチングノイズを抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１における多層回路基板１００の断面図である。
【図２】実施の形態１における電源パターン層１３０の平面図である。
【図３】実施の形態１におけるグラウンドパターン層１４０の平面図である。
【図４】実施の形態１における多層回路基板１００の別例の断面図である。
【図５】実施の形態１における多層回路基板１００の別例の断面図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）のスイッチングノイズを抑制する形態について説明する。
【００１０】
図１は、実施の形態１における多層回路基板１００の断面図である。
実施の形態１における多層回路基板１００について、図１に基づいて説明する。
【００１１】
多層回路基板１００は、複数の絶縁層１１０と、複数の導体層１２０と、一つ以上の電源ビア１５０と、一つ以上のグラウンドビア１６０とを備える回路基板である。
多層回路基板１００には、スイッチングノイズが発生するＩＣ（図示省略）が取り付けられる。
【００１２】
複数の絶縁層１１０と複数の導体層１２０とは交互に積層される。
多層回路基板１００の表面（外面ともいう）を構成する二つの層を表層（または外層）といい、二つの表層の間に設けられる各層を内層という。
【００１３】
複数の導体層１２０は、一つ以上の電源パターン層１３０と、一つ以上のグラウンドパターン層１４０とを含む。
電源パターン層１３０は、電源に接続される回路（配線ともいう）を構成する導体パターンを備える層である。以下、電源パターン層１３０が備える導体パターンを電源パターンという。
グラウンドパターン層１４０は、グラウンド（アース又は接地もいう）に接続される回路を構成する導体パターンを備える層である。以下、グラウンドパターン層１４０が備える導体パターンをグラウンドパターンという。
複数の導体層１２０は、電源パターン層１３０とグラウンドパターン層１４０とのいずれとも異なる層を備えても構わない。つまり、複数の導体層１２０は、電源パターンとグラウンドパターンとのいずれとも異なる導体パターンを備える層を含んでも構わない。
【００１４】
図１に示す多層回路基板１００は、一つのグラウンドパターン層１４０と、そのグラウンドパターン層１４０の下方に設けられた三つの電源パターン層１３０と、を備えている。
また、多層回路基板１００は、グラウンドパターン層１４０の上、グラウンドパターン層１４０の下（三つの電源パターン層１３０の上）、各電源パターン層１３０の間、および、三つの電源パターン層１３０の下に、絶縁層１１０を備えている。
但し、グラウンドパターン層１４０の数は二つ以上であっても構わない。また、電源パターン層１３０の数は一つであっても、二つであっても、または四つ以上であっても構わない。
また、全ての電源パターン層１３０が二つのグラウンドパターン層１４０の間に設けられるように、全ての電源パターン層１３０の上方および下方にグラウンドパターン層１４０が設けられても構わない。逆に、全てのグラウンドパターン層１４０が二つの電源パターン層１３０の間に設けられるように、全てのグラウンドパターン層１４０の上方および下方に電源パターン層１３０が設けられても構わない。また、一つ以上の電源パターン層１３０と一つ以上のグラウンドパターン層１４０とが絶縁層１１０を挟んで交互に設けられても構わない。
【００１５】
電源ビア１５０は、複数の絶縁層１１０と複数の導体層１２０とを貫通するビアホール（ビア又はメッキ穴ともいう）である。つまり、電源ビア１５０は、一方の表層から他方の表層までの全ての層を貫通する貫通ビア（スルーホールともいう）である。
電源ビア１５０は、各電源パターン層１３０と導通するが、グラウンドパターン層１４０と導通しない。グラウンドパターン層１４０がグラウンドパターンを電源ビア１５０から離すクリアランス１４２を備えるためである。
【００１６】
グラウンドビア１６０は、複数の絶縁層１１０と複数の導体層１２０とを貫通するビアホール（貫通ビア）である。但し、グラウンドビア１６０は、多層回路基板１００を構成する複数の層のうちでグラウンドパターン層１４０と電源パターン層１３０とを少なくとも一つずつ含んだ一部の層を貫通するＩＶＨ（Ｉｎｔｅｒｓｔｉｔｉａｌ  Ｖｉａ  Ｈｏｌｅ）であっても構わない。例えば、グラウンドビア１６０は、一方の表層からいずれかの内層までを貫通するＩＶＨであるブラインドビア、または、内層間を貫通するベリードビアであっても構わない。
グラウンドビア１６０は、グラウンドパターン層１４０と導通するが、いずれの電源パターン層１３０とも導通しない。各電源パターン層１３０が電源パターンをグラウンドビア１６０から離すクリアランス１３２を備えるためである。
【００１７】
図１に示す多層回路基板１００は、一つの電源ビア１５０と、その電源ビア１５０の左右に設けられた二つのグラウンドビア１６０と、を備えている。
但し、電源ビア１５０の数は二つ以上であっても構わない。また、グラウンドビア１６０の数は一つであっても、三つ以上であっても構わない。
また、全てのグラウンドビア１６０が二つの電源ビア１５０の間に設けられるように、全てのグラウンドビア１６０の左右に電源ビア１５０が設けられても構わない。また、一つ以上の電源ビア１５０と一つ以上のグラウンドビア１６０とが交互に設けられても構わない。
【００１８】
図２は、実施の形態１における電源パターン層１３０の平面図である。
図２において、斜線の網掛け部分（電源ビア１５０を除く）は、電源パターン１３１を表している。電源パターン１３１は、どのような形状の導体パターンであっても構わない。
電源パターン層１３０は、各グラウンドビア１６０が貫通する部分の周囲に、電源パターン１３１をグラウンドビア１６０から離すクリアランス１３２を備える。
クリアランス１３２の幅Ｗは、電源ビア１５０とグラウンドビア１６０との間隔Ｄよりも狭い。つまり、電源パターン１３１からグラウンドビア１６０までの距離（Ｗ）は、電源ビア１５０からグラウンドビア１６０までの距離（Ｄ）よりも短い。
これにより、電源とグラウンドとの間の結合容量が大きくなり、電源パターン１３１のインピーダンスが低減され、電源パターン１３１に電位差が発生しない。そして、多層回路基板１００に取り付けられるＩＣのスイッチングノイズが抑制される。
【００１９】
図３は、実施の形態１におけるグラウンドパターン層１４０の平面図である。
図３において、点模様の網掛け部分（グラウンドビア１６０を除く）は、グラウンドパターン１４１を表している。グラウンドパターン１４１は、どのような形状の導体パターンであっても構わない。
グラウンドパターン層１４０は、電源ビア１５０が貫通する部分の周囲に、グラウンドパターン１４１を電源ビア１５０から離すクリアランス１４２を備える。
クリアランス１４２の幅Ｗは、グラウンドビア１６０と電源ビア１５０との間隔Ｄよりも狭い。つまり、グラウンドパターン１４１から電源ビア１５０までの距離（Ｗ）は、グラウンドビア１６０から電源ビア１５０までの距離（Ｄ）よりも短い。
これにより、電源とグラウンドとの間の結合容量が大きくなり、電源パターン１３１のインピーダンスが低減され、電源パターン１３１に電位差が発生しない。そして、多層回路基板１００に取り付けられるＩＣのスイッチングノイズが抑制される。
なお、グラウンドパターン層１４０が備えるクリアランス１４２の幅Ｗは、電源パターン層１３０が備えるクリアランス１３２の幅Ｗ（図２参照）と同じ幅であっても異なる幅であっても構わない。
【００２０】
図１から図３に示した多層回路基板１００構造は実施の形態１の一例である。
多層回路基板１００の構造は、図１から図３に示した構造と一部異なる構造であっても構わない。
例えば、多層回路基板１００の構造は、図４または図５に示すような構造であっても構わない。
図４、図５は、実施の形態１における多層回路基板１００の別例の断面図である。
【００２１】
図４において、多層回路基板１００は、一つの電源パターン層１３０と、三つのグラウンドパターン層１４０とを備えている。
電源パターン層１３０は、一つ目のグラウンドパターン層１４０と二つ目のグラウンドパターン層１４０との間に設けられている。
電源パターン層１３０は、図１および図２に示した電源パターン層１３０と同様に、電源パターンをグラウンドビア１６０から離すクリアランス１３２を備えている。
グラウンドパターン層１４０は、図１および図３に示したグラウンドパターン層１４０と同様に、グラウンドパターンを電源ビア１５０から離すクリアランス１４２を備えている。
【００２２】
図５において、多層回路基板１００は、二つの電源パターン層１３０と、二つのグラウンドパターン層１４０とを備えている。
各電源パターン層１３０と各グラウンドパターン層１４０とは、絶縁層１１０を挟んで、一つずつ交互に積層されている。
電源パターン層１３０は、図１および図２に示した電源パターン層１３０と同様に、電源パターンをグラウンドビア１６０から離すクリアランス１３２を備えている。
グラウンドパターン層１４０は、図１および図３に示したグラウンドパターン層１４０と同様に、グラウンドパターンを電源ビア１５０から離すクリアランス１４２を備えている。
【００２３】
実施の形態１において、ＩＣのスイッチングノイズが抑制される多層回路基板１００について説明した。
【符号の説明】
【００２４】
１００  多層回路基板、１１０  絶縁層、１２０  導体層、１３０  電源パターン層、１３１  電源パターン、１３２  クリアランス、１４０  グラウンドパターン層、１４１  グラウンドパターン、１４２  クリアランス、１５０  電源ビア、１６０  グラウンドビア。
【図１】
2015149356.tif 000003
【図２】
2015149356.tif 000004
【図３】
2015149356.tif 000005
【図４】
2015149356.tif 000006
【図５】
2015149356.tif 000007