(57)【要約】【課題】活性層を流れる電流の水平方向への拡がりを確保しながら、光の取り出し効率を更に向上させた半導体発光素子を実現する。【解決手段】  本発明の半導体発光素子の製造方法は、成長基板の上層に活性層を含む半導体層を形成する工程（ａ）、半導体層の上面に第一金属層を形成する工程（ｂ）、工程（ｂ）の後にアニール処理を行うことなく前記第一金属層の上面の一部に第二金属層を形成する工程（ｃ）、及び、工程（ｃ）の後にアニール処理を行う工程（ｄ）を有する。【選択図】        図１Ａ
2015177132.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光素子の製造方法であって、
成長基板の上層に活性層を含む半導体層を形成する工程（ａ）、
前記半導体層の上面に第一金属層を形成する工程（ｂ）、
前記工程（ｂ）の後にアニール処理を行うことなく前記第一金属層の上面の一部に第二金属層を形成する工程（ｃ）、
及び、前記工程（ｃ）の後にアニール処理を行う工程（ｄ）を有することを特徴とする半導体発光素子の製造方法。
【請求項２】
前記工程（ａ）は、前記成長基板の上層にｎ型又はｐ型の第一半導体層を形成する工程、前記第一半導体層の上層に前記活性層を形成する工程、及び前記活性層の上層に前記第一半導体層とは異なる導電型の第二半導体層を形成する工程を有しており、
前記工程（ｄ）の後に、前記第一金属層及び前記第二金属層の上層に支持基板を形成する工程（ｅ）、
前記成長基板を剥離する工程（ｆ）、
及び、前記第一半導体層の上面のうち、前記活性層とは反対側の面であって、前記支持基板の面に直交する方向に前記第二金属層と対向する位置に第一電極を形成する工程（ｇ）を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記第一金属層はＡｇを含む材料で構成され、
前記第二金属層はＴｉ、Ｐｔ、Ｍｏ、Ｒｈ、Ｃｕ、Ａｕ、Ｍｇ、Ｎｉ、及びＷの少なくとも一つを含む材料で構成されることを特徴とする請求項１又は２に記載の半導体発光素子の製造方法。
【請求項４】
支持基板上に、ｎ型又はｐ型の第一半導体層と、前記第一半導体層とは導電型の異なる第二半導体層と、前記第一半導体層及び前記第二半導体層の間に形成された活性層とを有する半導体発光素子であって、
前記第一半導体層の上面に接触して形成された第一電極と、
前記第二半導体層の底面に接触して形成された第一金属層と、
前記第一金属層の底面のうち、前記支持基板の面に直交する方向に関して前記第一電極と対向する位置に接触して形成された第二金属層を備え、
前記第一金属層と前記第二半導体層の界面のうち、前記支持基板の面に直交する方向に前記第二金属層と対向する位置の第一界面の抵抗が、前記方向に前記第二金属層と対向しない位置の第二界面の抵抗よりも高いことを特徴とする半導体発光素子。
【請求項５】
前記第一金属層はＡｇを含む材料で構成され、
前記第二金属層はＴｉ、Ｐｔ、Ｍｏ、Ｒｈ、Ｃｕ、Ａｕ、Ｍｇ、Ｎｉ、及びＷの少なくとも一つを含む材料で構成されることを特徴とする請求項４に記載の半導体発光素子。
【請求項６】
前記第一金属層の上面全面が前記第二半導体層の底面に接触していることを特徴とする請求項４又は５に記載の半導体発光素子。
【請求項７】
前記第二金属層が前記第一金属層の底面に接触している領域の総面積が、前記第二半導体層の面積の６０％以下であることを特徴とする請求項６に記載の半導体発光素子。
【請求項８】
前記第一半導体層と前記第一電極の接触面積は、当該第一電極と前記支持基板の面に直交する方向に対向する位置における前記第二金属層と前記第一金属層の接触面積の５０％以下であることを特徴とする請求項４〜７のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
従来、窒化物半導体を用いた発光素子においては、ｐ型半導体層とｎ型半導体層を表裏面に配置し給電する、いわゆる「縦型構造」の発光素子の開発が進められている。この縦型構造の発光素子を製造する際には、サファイア基板上に下から順にｎ型半導体層、活性層、ｐ型半導体層を配置し、当該ｐ型半導体層側にＳｉやＣｕＷからなる支持基板を接合した後、サファイア基板が除去される。素子表面はｎ型半導体層となり、このｎ型半導体側に電極（ｎ側電極）を設け、ｎ側電極に給電線であるワイヤを繋ぐことで電圧供給を行っている。縦型構造においては、ｐ型半導体層側の電極（ｐ側電極）とｎ側電極の間に電圧が印加されると、ｐ側電極から活性層を介してｎ側電極に電流が流れ、活性層が発光する。
【０００３】
ｐ側電極とｎ側電極は、支持基板の面に直交する方向（鉛直方向）に対向する位置関係に配置される。このため、両電極間に電圧が印加された場合、ｐ側電極からｎ側電極に向かってほぼ最短距離で向かう鉛直方向の電流経路が形成される。このとき、ｎ側電極の直下に位置する活性層内の領域を大部分の電流が流れ、活性層内の他の領域にはあまり電流が流れず、発光領域が限定的となり発光効率が低くなるという問題がある。そのため、種々の対策が講じられている。例えば、下記特許文献１には、電流を支持基板の基板面に対して平行な方向に拡げることを目的としてｎ側電極の直下の位置に絶縁層を設ける構成が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４２０７７８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１０は、特許文献１に開示された半導体発光素子の断面図を模式的に示したものである。従来の半導体発光素子９０は、支持基板９１上に導電層９２、反射膜９３、絶縁層９４、反射電極９５、半導体層９９、及びｎ側電極１００を備えて構成される。半導体層９９は、ｐ型半導体層９６と、ｐ型半導体層９６の上層に形成された活性層９７と、活性層９７の上層に形成されたｎ型半導体層９８とを有する。反射電極９５は前述の「ｐ側電極」に対応する電極である。
【０００６】
絶縁層９４は、ｎ側電極１００が形成されている位置の直下の位置を含む領域に形成される。絶縁層９４の下層には金属材料からなる反射膜９３が形成されているが、この反射膜９３はオーミック性を有さず電極としての機能を奏さない。一方、反射電極９５は金属材料からなり、ｐ型半導体層９６の間でオーミック接触が実現されることで電極（ｐ側電極）として機能している。
【０００７】
支持基板９１とｎ側電極１００の間に電圧が印加されると、ｎ側電極１００の直下の位置には絶縁層９４が設けられているため、ｎ側電極１００の直下の位置において活性層９７内を鉛直方向に大部分の電流が流れることが防止される。すなわち、電流は反射電極９５を通過した後、支持基板９１の面に対して平行な方向（水平方向）に拡がりながらｎ側電極１００に向かって流れる。これにより、活性層９７内を流れる電流を水平方向に拡げる効果が得られ、活性層９７内の発光領域が水平方向に拡げられる。
【０００８】
また、反射電極９５は、活性層９７で発光した光のうち、支持基板９１に向かう方向（図面下向き）に放射された光を反射させてｎ側半導体層９８側（図面上向き）に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜９３も同様の目的で形成されており、反射電極９５が形成されていない箇所を通過して下向きに進行した光を反射させてｎ側半導体層９８側に進行方向を変えることで、光の取り出し効率が高められる。
【０００９】
しかし、活性層９７から下向きに放射された光が反射膜９３によって反射されて上向きに取り出されるに際し、この光は、反射膜９３で反射される前と反射した後の２回にわたって、絶縁膜９４内を通過することになる。この結果、絶縁膜９４内を光が通過する際に数％の光が絶縁膜９４によって吸収されてしまう。より詳細には、活性層９７から絶縁膜９４を通過して反射膜９３に達するまでに３−４％程度の光が吸収され、更に反射膜９３で反射された光が絶縁膜９４を通過してｎ型半導体層９８側の外部に取り出されるまでに更に３−４％の光が吸収される。
【００１０】
つまり、従来の構成では、活性層９７から放射された光のうち、下向きに放射された光を反射させて取り出し効率を高めてはいるものの、一部の光が絶縁膜９４内に吸収されてしまうため、光の取り出し効率が十分に高められているとはいえない。
【００１１】
本発明は、上記の課題に鑑み、活性層を流れる電流の水平方向への拡がりを確保しながら、光の取り出し効率を更に向上させた半導体発光素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る半導体発光素子の製造方法は、
成長基板の上層に活性層を含む半導体層を形成する工程（ａ）、
前記半導体層の上面に第一金属層を形成する工程（ｂ）、
前記工程（ｂ）の後にアニール処理を行うことなく前記第一金属層の上面の一部に第二金属層を形成する工程（ｃ）、
及び、前記工程（ｃ）の後にアニール処理を行う工程（ｄ）を有することを特徴とする。
【００１３】
第一金属層の上面の一部に第二金属層を形成した状態でアニール処理を行うことにより、第一金属層のうち、上面に第二金属層が形成されている箇所と、上面が露出している箇所とで、アニール時に導入される酸素量に差が生じる。この結果、上面が露出している第一金属層の領域における半導体層との界面（以下、「第一界面」と呼ぶ。）にはオーミックコンタクトを構成する金属酸化物層が形成される一方、上面が第二金属層で覆われている第一金属層の領域における半導体層との界面（以下、「第二界面」と呼ぶ。）においては、十分に酸素が供給されない結果、第一界面と比べて形成される金属酸化物層が少ないか、又は全く形成されない。この結果、第二界面においては第一界面と比べてオーミックコンタクトが形成されなくなり、抵抗が高くなる。
【００１４】
つまり、上記の方法によれば、半導体層と第一金属層の界面において、第二金属層が形成されている領域と第二金属層が形成されていない領域とで、抵抗値を異ならせることができる。よって、基板の面に直交する方向に電流を流したくない領域に予め第二金属層を形成した上でアニール処理を行うことで、当該領域を隣接する領域よりも高抵抗とすることができるので、基板面に平行な方向に電流が流れやすくなる。この結果、活性層内を流れる電流を基板面に平行な方向（水平方向）に拡げることができるので、光取り出し効率が高められる。
【００１５】
ところで、図１０を参照して説明した従来の構成であれば、反射膜９３の上層に形成されていた絶縁層９４によって、活性層９７内を流れる電流を水平方向に拡げる効果を実現していた。そして、この反射膜９３の上層に絶縁層９４が設けられていることで、活性層９７から放射された光が反射膜９３で反射されて取り出されるまでの間に、絶縁層９４内を２回通過することを余儀なくされ、この絶縁層９４内で数％の光が吸収されてしまっていた。
【００１６】
これに対し、上記の方法によって製造された半導体発光素子によれば、第一金属層と半導体層の界面における抵抗を場所に応じて異ならせることで、活性層内を流れる電流を水平方向に拡げる効果が実現される。このため、第一金属層と半導体層の間に絶縁層を設ける必要がない。この結果、活性層から基板側に放射された光が第一金属層で反射されて光取り出し面に取り出されるまでに、絶縁層によって吸収されることがなく、従来よりも光取り出し効率が高められる。
【００１７】
また、前記工程（ａ）は、前記成長基板の上層にｎ型又はｐ型の第一半導体層を形成する工程、前記第一半導体層の上層に前記活性層を形成する工程、及び前記活性層の上層に前記第一半導体層とは異なる導電型の第二半導体層を形成する工程を有しており、
前記工程（ｄ）の後に、前記第一金属層及び前記第二金属層の上層に支持基板を形成する工程（ｅ）、
前記成長基板を剥離する工程（ｆ）、
及び、前記第一半導体層の上面のうち、前記活性層とは反対側の面であって、前記支持基板の面に直交する方向に前記第二金属層と対向する位置に第一電極を形成する工程（ｇ）を有するものとすることができる。
【００１８】
この方法によれば、第一金属層は、第一電極と支持基板の面に直交する方向（以下、「鉛直方向」と呼ぶことがある。）に対向する位置において、第一電極と鉛直方向に対向しない位置と比べて、半導体層（第二半導体層）との界面の接触抵抗が高くなる。よって、第一電極と第一金属層の間において、鉛直方向に電流を流しにくくすることができ、活性層内を流れる電流を水平方向に拡げる効果が得られる。
【００１９】
ここで、前記第一金属層はＡｇを含む材料で構成することができ、
前記第二金属層はＴｉ、Ｐｔ、Ｍｏ、Ｒｈ、Ｃｕ、Ａｕ、Ｍｇ、Ｎｉ、及びＷの少なくとも一つを含む材料で構成することができる。
【００２０】
また、本発明に係る半導体発光素子は、
支持基板上に、ｎ型又はｐ型の第一半導体層と、前記第一半導体層とは導電型の異なる第二半導体層と、前記第一半導体層及び前記第二半導体層の間に形成された活性層とを有する半導体発光素子であって、
前記第一半導体層の上面に接触して形成された第一電極と、
前記第二半導体層の底面に接触して形成された第一金属層と、
前記第一金属層の底面のうち、前記支持基板の面に直交する方向に関して前記第一電極と対向する位置に接触して形成された第二金属層を備え、
前記第一金属層と前記第二半導体層の界面のうち、前記支持基板の面に直交する方向に前記第二金属層と対向する位置の第一界面の抵抗が、前記方向に前記第二金属層と対向しない位置の第二界面の抵抗よりも高いことを特徴とする。
【００２１】
ここで、前記第一金属層の上面全面が前記第二半導体層の底面に接触しているものとすることができる。
【００２２】
また、前記第二金属層が前記第一金属層の底面に接触している領域の総面積を、前記ｐ型半導体層の面積の６０％以下としても構わない。この構成によれば、光取り出し効率を更に向上させる効果が得られる。
【００２３】
また、前記第一半導体層と前記第一電極の接触面積を、当該第一電極と前記支持基板の面に直交する方向に対向する位置における前記第二金属層と前記第一金属層の接触面積の５０％以下としても構わない。この構成によれば、光取り出し効率を更に向上させる効果が得られる。
【００２４】
なお、上記構成において、第一半導体層をｎ型半導体層、第二半導体層をｐ型半導体層とすることができる。この場合、第一電極がｎ側電極に相当し、第二電極がｐ側電極に相当する。
【発明の効果】
【００２５】
本発明によれば、活性層を流れる電流の水平方向への拡がりを確保しながら、従来よりも光の取り出し効率が更に向上した半導体発光素子が実現される。
【図面の簡単な説明】
【００２６】
【図１Ａ】半導体発光素子の実施形態の構成を模式的に示す断面図である。
【図１Ｂ】半導体発光素子の実施形態の構成を模式的に示す平面図である。
【図１Ｃ】図１Ａの一部を抜き出した図面である。
【図２Ａ】半導体発光素子の実施形態の工程断面図の一部である。
【図２Ｂ】半導体発光素子の実施形態の工程断面図の一部である。
【図２Ｃ】半導体発光素子の実施形態の工程断面図の一部である。
【図２Ｄ】半導体発光素子の実施形態の工程断面図の一部である。
【図２Ｅ】半導体発光素子の実施形態の工程断面図の一部である。
【図２Ｆ】半導体発光素子の実施形態の工程断面図の一部である。
【図２Ｇ】半導体発光素子の実施形態の工程断面図の一部である。
【図２Ｈ】半導体発光素子の実施形態の工程断面図の一部である。
【図２Ｉ】半導体発光素子の実施形態の工程断面図の一部である。
【図２Ｊ】半導体発光素子の実施形態の工程断面図の一部である。
【図３Ａ】実施例１の評価用素子の構成を模式的に示す断面図である。
【図３Ｂ】実施例１の評価用素子の構成を模式的に示す断面図である。
【図４Ａ】実施例２の評価用素子の構成を模式的に示す断面図である。
【図４Ｂ】実施例２の評価用素子の構成を模式的に示す断面図である。
【図５】実施例１及び実施例２の評価用素子における接触比抵抗をアニール温度毎に示した結果を示す表である。
【図６Ａ】比較例１の半導体発光素子の構造を模式的に示す断面図である。
【図６Ｂ】比較例２の半導体発光素子の構造を模式的に示す断面図である。
【図６Ｃ】比較例３の半導体発光素子の構造を模式的に示す断面図である。
【図７】実施例３及び比較例１〜３の各半導体発光素子のＩ−Ｌ特性（電流光出力特性）を示すグラフである。
【図８】実施例４〜７の半導体発光素子の光出力を比較した表である。
【図９】実施例８〜１１の半導体発光素子及び比較例２の半導体発光素子の光出力を比較した表である。
【図１０】従来の半導体発光素子の構成を模式的に示す断面図である。
【発明を実施するための形態】
【００２７】
本発明の半導体発光素子につき、図面を参照して説明する。各図において図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、ＡｌＧａＮという記述は、ＡｌｍＧａ１−ｍＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。ＩｎＧａＮ、ＩｎＧａＰ、及びＡｌＧａＩｎＰという記述についても同様である。
【００２８】
［構造］
図１Ａは、半導体発光素子の実施形態の構成を模式的に示す断面図である。半導体発光素子１は、支持基板１１、第一金属層１９、第二金属層２０、半導体層３０、及びｎ側電極（４２，４３）を含んで構成される。図１Ｂは、半導体発光素子１を上面から見たときの模式的な平面図であり、図１Ａは、図１ＢにおけるＡ−Ａ線断面図に対応している。また、図１Ｃは、説明の都合上、図１Ａの一部を抜き出して図示したものである。なお、本実施形態においては、ｎ側電極（４２，４３）が「第一電極」に対応する。
【００２９】
半導体発光素子１の、より詳細な構成は以下の通りである。半導体発光素子１は、支持基板１１の上層にハンダ層（１３，１５）を有し、ハンダ層（１３，１５）の上層にハンダ拡散防止層１７を有する。半導体発光素子１は、ハンダ拡散防止層１７の上層に第一金属層１９及び第二金属層２０を有する。第二金属層２０は、第一金属層１９の底面に接触して形成されており、図１Ａの構成では、第一金属層１９とハンダ拡散防止層１７に挟まれた位置に形成されている。
【００３０】
半導体発光素子１は、ハンダ拡散防止層１７の上層に絶縁層２１を有し、この絶縁層２１は第一金属層１９及び第二金属層２０の外側に位置して形成されている。半導体層３０は、ｐ型半導体層３２、ｐ型半導体層３１、活性層３３、及びｎ型半導体層３５を有する。第一金属層１９の上面に接触してｐ型半導体層３２が形成されている。ｐ型半導体層３２の上層にｐ型半導体層３１が形成され、ｐ型半導体層３１の上層に活性層３３が形成され、活性層３３の上層にｎ型半導体層３５が形成されている。そして、ｎ型半導体層３５の上層にはｎ側電極（４２，４３）が形成されている。なお、本実施形態においては、ｎ型半導体層３５が「第一半導体層」に対応し、ｐ型半導体層３１及びｐ型半導体層３２が「第二半導体層」に対応する。
【００３１】
（支持基板１１）
支持基板１１は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
【００３２】
（ハンダ層１３、ハンダ層１５、ハンダ拡散防止層１７）
ハンダ層１３及びハンダ層１５は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらのハンダ層１３とハンダ層１５は、支持基板１１上に形成されたハンダ層１３と、別の基板（後述する成長基板６１）上に形成されたハンダ層１５を対向させた後に、両者を貼り合わせることで形成されたものである。
【００３３】
ハンダ拡散防止層１７は、例えばＰｔ系の金属（ＴｉとＰｔの合金）、Ｗ、Ｍｏ、Ｎｉなどで構成される。後述するように、ハンダ層（１３，１５）を介した貼り合わせの際、ハンダ層（１３，１５）の構成材料が第一金属層１９側に拡散し、活性層３３から放射された光の反射率が落ちることによる発光効率の低下を防止する機能を果たしている。
【００３４】
ハンダ層１３、ハンダ層１５、ハンダ拡散防止層１７はいずれも導電性の高い材料（金属材料）で構成される。
【００３５】
（第一金属層１９、第二金属層２０）
第一金属層１９は、例えばＡｇ、Ａｇ合金（例えばＮｉ／Ａｇ）などで構成される。第一金属層１９は、ｐ型半導体層３２と接触しており、「ｐ側電極」を構成する。また、半導体発光素子１は、活性層３３から放射された光を図１Ａの上方向（ｎ型半導体層３５側）に取り出すことを想定しており、第一金属層１９は活性層３３から下向きに放射された光を上向きに反射させることで発光効率を高める機能を果たしている。なお、図１Ａ内における上向きの矢印は、光の取り出し方向を表している。
【００３６】
第一金属層１９は、ｎ側電極（４２，４３）の直下の位置を含むｐ型半導体層（３１，３２）の下層に形成されている。図１Ａに示すように、本実施形態では第一金属層１９の上面が全てｐ型半導体層３２と接触するように形成されている。ただし、これはあくまで一実施形態であり、第一金属層１９の上面の一部にｐ型半導体層３２と接触していない領域が存在していても構わない。
【００３７】
第二金属層２０は、Ｔｉ、Ｐｔ、Ｍｏ、Ｒｈ、Ｃｕ、Ａｕ、Ｍｇ、Ｎｉ、及びＷを少なくとも一つ含む材料で構成される。第二金属層２０は第一金属層１９の下層に形成されており、活性層３３から下向きに放射された光の大半は第一金属層１９において上向きに反射されるため、第二金属層２０は必ずしも第一金属層１９ほど反射率の高い材料で形成されていなくても構わない。また、第二金属層２０はハンダ拡散防止層１７と同一の材料で構成されても構わない。ただし、製造方法の説明において後述するように、仮に第二金属層２０とハンダ拡散防止層１７が同一の材料で構成されていたとしても、第二金属層２０を形成する工程の後、アニール処理を行ってからハンダ拡散防止層１７を形成する工程を経て半導体発光素子１が形成されるため、同一材料で構成される金属層を成膜する工程は複数回必要となる。
【００３８】
第二金属層２０は、その上面が第一金属層１９の底面に接触するように形成されている。ただし、第一金属層１９の全ての底面に第二金属層２０の上面が接触しているわけではない。つまり、図１Ａに示すように、第一金属層１９の底面は、第二金属層２０に接触している箇所と、ハンダ拡散防止層１７に接触している箇所が存在する。
【００３９】
第二金属層２０は、支持基板１１の面に直交する方向について、ｎ側電極（４２，４３）に対向する位置に形成されている。図１Ｃに示すように、第二金属層２０の幅Ｄは、ｎ側電極（４２，４３）の幅ｄよりも大きくなるように形成されている。
【００４０】
本実施形態においては、第一金属層１９の上面の全面が半導体層３０（ｐ型半導体層３２）に接触している。ここで、製造方法の説明において後述するように、半導体発光素子１を製造するに際しては、半導体層３０を形成した後、第一金属層１９を形成し、アニール処理を行うことなく引き続き第二金属層２０を形成する。そして、第二金属層２０が形成された後にアニール処理を行う。この結果、第二金属層２０が形成されている箇所と、第二金属層２０が形成されていない箇所において、第一金属層１９と半導体層３０の界面の抵抗に差が設けられる。より詳細には、第一金属層１９と半導体層３０の界面のうち、支持基板１１の面に直交する方向に第二金属層２０と対向する位置の第一界面５と、支持基板１１の面に直交する方向に第二金属層２０と対向しない位置の第二界面６とを比較すると、第一界面５の抵抗は第二界面６の抵抗よりも高くなる（図１Ｃ参照）。
【００４１】
このような構成の下で支持基板１１とｎ側電極（４２，４３）の間に電圧が印加されると、支持基板１１、ハンダ層（１３，１５）、ハンダ拡散防止層１７、第一金属層１９、半導体層３０を介してｎ側電極（４２，４３）へと流れる電流経路が形成される。ここで、第二金属層２０も金属材料であるため、第一金属層１９と同様に導電率が高いことが想定される。しかし、第二金属層２０が形成されている箇所の直上においては、半導体層３０と第一金属層１９の界面（第一界面５）の接触抵抗が、それ以外の箇所の界面（第二界面６）の接触抵抗よりも高くなっている。このため、半導体発光素子１に対して電圧が印加された場合、第二金属層２０から支持基板１１の基板面に直交する方向にｎ側電極（４２，４３）に向かう電流は流れにくい。
【００４２】
つまり、第一金属層１９を通過した電流は、第一界面５よりも抵抗の低い第二界面６を介して半導体層３０へと流れやすくなる。第二界面６は、支持基板１１の面に直交する方向に関してｎ側電極（４２，４３）に対向しない位置である。このため、第二界面６を介して半導体１０に流入した電流は、ｎ側電極（４２，４３）の方へ向かうにあたって、支持基板１１の面に平行な方向すなわち水平方向に拡がりながら半導体層３０内を流れる。この結果、活性層３３内の広い範囲に電流を流すことができるため、発光効率を高めることができる。
【００４３】
（絶縁層２１）
絶縁層２１は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３などで構成される。本実施形態では、絶縁層２１は第一金属層１９及び第二金属層２０の外側に形成されており、一部は半導体層３０の外側に位置している。製造方法の説明において後述するように、この絶縁層２１は素子分離時におけるエッチングストッパー層として機能する。
【００４４】
なお、絶縁層２１の一部分がｎ側電極４３の直下の位置に形成されているものとしても構わない。この場合、上述した第一界面５に加えて、絶縁層２１によっても第一金属層１９から支持基板１１の面に直交する方向に沿ってｎ側電極４３へと向かう電流を流しにくくする効果が得られる。
【００４５】
（半導体層３０）
上述したように、半導体層３０は、ｐ型半導体層３２、ｐ型半導体層３１、活性層３３、及びｎ型半導体層３５を有して構成される。
【００４６】
ｐ型半導体層３２は、例えばＧａＮで構成される。また、ｐ型半導体層３１は例えばＡｌＧａＮで構成される。いずれの層も、Ｍｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされている。なお、ｐ型半導体層３２は、ｐ型半導体層３１よりも不純物濃度が高濃度でありコンタクト層を形成している。
【００４７】
活性層３３は、例えばＩｎＧａＮからなる発光層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。
【００４８】
ｎ型半導体層は、例えばＡｌＧａＮで構成される層（電子供給層）とＧａＮで構成される層（保護層）を含む多層構造で構成される。少なくとも保護層には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされている。
【００４９】
（ｎ側電極４２，ｎ側電極４３）
ｎ側電極（４２，４３）はｎ型半導体層３５の上層であって、図１Ａに示す断面図においてｎ型半導体層３５の端部近傍領域と中央近傍領域に形成され、例えばＣｒ−Ａｕで構成される。端部近傍領域に形成されたものがｎ側電極４３、中央近傍領域に形成されたものがｎ側電極４２に対応する。また、ｎ側電極４３には、例えば領域４３ａ及び４３ｂにおいて、Ａｕ、Ｃｕなどで構成されるワイヤ４５が連絡されており（図１Ｂ参照）、このワイヤ４５の他方は、半導体発光素子１が配置されている基板（支持基板１１）の給電パターンなどに接続される（不図示）。つまり、ｎ側電極４３は半導体発光素子１の給電端子として機能している。
【００５０】
なお、図１Ａ、図１Ｂ、及び図１Ｃでは、ｎ側電極４２が中央近傍の１箇所に形成される構成としているが、このｎ側電極４２を複数形成することで、格子状に配置するものとしても構わない。更に、ｎ側電極４２同士を交差させて網目状に配置しても構わない。
【００５１】
また、図１Ｂにも示されるように、ｎ側電極４２とｎ側電極４３は半導体層３０の上層において連結されており、支持基板１１の面に平行な方向（水平方向）に電流経路を拡げる役目を果たしている。つまり、ｎ型半導体層３５の上面のうち、給電端子を構成するｎ側電極４３とは異なる箇所においてｎ型半導体層３５の上面と接触することで、通電時において水平方向に関してｎ型半導体層３５の広い範囲に電流を流し、これによって活性層３３内の広い範囲に電流を流すことを目的として形成されている。
【００５２】
なお、図示していないが、半導体層３０の側面に保護膜としての絶縁層を形成しても構わない。この保護膜としての絶縁層は、透光性を有する材料（例えばＳｉＯ２など）で構成するのが好ましい。また、光取り出し効率を更に高める目的で、ｎ型半導体層３５の上面に微小の凹凸（メサ構造）を形成しても構わない。
【００５３】
本実施形態の半導体発光素子１によれば、従来構成と同等の低電圧駆動を実現しながら、従来構成よりも光の取り出し効率が高められていることに関しては、「検証」の項において実施例及び比較例を参照して後述される。
【００５４】
［製造方法］
次に、半導体発光素子１の製造方法の一例につき、図２Ａ〜図２Ｌに示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
【００５５】
（ステップＳ１）
図２Ａに示すように、成長基板６１上にエピタキシャル層４０を形成する。このステップＳ１は例えば以下の手順により行われる。
【００５６】
（成長基板６１の準備）
まず、成長基板６１として利用されるｃ面サファイア基板のクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板６１を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。本実施形態では、サファイア基板のｃ面に半導体層をエピタキシャル成長させるものとして説明する。
【００５７】
（アンドープ層３６の形成）
次に、成長基板６１の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層３６に対応する。アンドープ層３６の具体的な形成方法は、例えば以下の通りである。
【００５８】
まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、ｃ面サファイア基板６１の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
【００５９】
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。
【００６０】
（ｎ型半導体層３５の形成）
次に、アンドープ層３６の上層にＡｌＧａＮからなるｎ型半導体層３５を形成する。ｎ型半導体層３５の具体的な形成方法は、例えば以下の通りである。
【００６１】
引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０２５μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ０．０６Ｇａ０．９４Ｎの組成を有し、Ｓｉ濃度が３×１０１９／ｃｍ３で、厚みが２μｍのｎ型半導体層３５がアンドープ層３６の上層に形成される。
【００６２】
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に厚みが５ｎｍのｎ型ＧａＮよりなる保護層を有するｎ型半導体層３５を実現してもよい。
【００６３】
上記の説明では、ｎ型半導体層３５に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅなどを用いることができる。
【００６４】
（活性層３３の形成）
次に、ｎ型半導体層３５の上層にＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する活性層３３を形成する。活性層３３の具体的な形成方法は、例えば以下の通りである。
【００６５】
まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層による１５周期の多重量子井戸構造を有する活性層３３が、ｎ型半導体層３５の上層に形成される。
【００６６】
（ｐ型半導体層３１、ｐ型半導体層３２の形成）
次に、活性層３３の上層に、ＡｌＧａＮで構成されるｐ型半導体層３１を形成し、ｐ型半導体層３１の上層にｐ型半導体層３２を形成する。ｐ型半導体層３１及びｐ型半導体層３２の具体的な形成方法は、例えば以下の通りである。
【００６７】
ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を処理炉内に６０秒間供給する。これにより、活性層３３の表面に、厚みが２０ｎｍのＡｌ０．３Ｇａ０．７Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ０．１３Ｇａ０．８７Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層３１が形成される。このｐ型半導体層３１のｐ型不純物濃度は、例えば３×１０１９／ｃｍ３程度である。
【００６８】
更にその後、ＴＭＡの供給を停止すると共に、ＣＰ２Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０２０／ｃｍ３程度のｐ型ＧａＮよりなるｐ型半導体層３２を形成する。
【００６９】
このようにしてサファイア基板６１上に、アンドープ層３６、ｎ型半導体層３５、活性層３３、ｐ型半導体層３１、及びｐ型半導体層３２からなるエピタキシャル層４０が形成される。このステップＳ１が工程（ａ）に対応する。
【００７０】
（ステップＳ２）
次に、ステップＳ１で得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【００７１】
（ステップＳ３）
次に、図２Ｂに示すように、ｐ型半導体層３２の上面の所定箇所に第一金属層１９を形成する。ここでは、ｐ型半導体層３２の形成領域よりも内側において、ｐ型半導体層３２のほぼ全域に第一金属層１９を形成する場合を示している。より具体的には、後の工程で給電端子としてのｎ側電極４２を形成する領域の直下に位置する箇所を含むように、例えばスパッタ装置にてｐ型半導体層３２の上面に膜厚０．７ｎｍのＮｉ及び膜厚１５０ｎｍのＡｇを成膜することで第一金属層１９を形成する。
【００７２】
このステップＳ３が工程（ｂ）に対応する。
【００７３】
（ステップＳ４）
次に、図２Ｃに示すように、第一金属層１９の上層の所定箇所に第二金属層２０を形成する。特に、後の工程でｎ側電極（４２，４３）を形成する領域の直下に位置する箇所に第二金属層２０を形成する。具体的な方法の一例としては、スパッタ装置にて第一金属層１９の上面に膜厚２０ｎｍのＮｉ、２０ｎｍのＴｉ及び膜厚３０ｎｍのＰｔを成膜することで、第二金属層２０を形成する。
【００７４】
このステップＳ４が工程（ｃ）に対応する。
【００７５】
（ステップＳ５）
第一金属層１９の一部の上面に第二金属層２０が形成された状態において、アニール処理を行う。具体的には、ＲＴＡ装置を用いてドライエア雰囲気中で４００℃、２分間のコンタクトアニールを行う。
【００７６】
図２Ｃに示すように、第一金属層１９には、上面が露出されている箇所と、上面が第二金属層２０で覆われている箇所が存在する。この状態でアニール処理を行うと、この両方の箇所でのアニール時に導入される酸素量に差が生じる。この結果、上面が露出している箇所の第一金属層１９の下層とｐ型半導体層３２との界面（上記の「第一界面５」に対応する。）には、オーミックコンタクトを構成する金属酸化物層が形成される。これに対し、上面が第二金属層２０で覆われている箇所の第一金属層１９の下層とｐ型半導体層３２との界面（上記の「第二界面６」に対応する。）においては、十分に酸素が供給されないため、第一界面５と比べて形成される金属酸化物層が少ないか、又は全く形成されない。この結果、第二界面６においては第一界面５と比べてオーミックコンタクトが形成されなくなり、抵抗が高くなる。
【００７７】
つまり、ステップＳ４において第二金属層２０を形成する箇所は、第一金属層１９とｐ型半導体層３２の界面における抵抗を高めたい領域の直上に位置する第一金属層１９の上層にするのが良い。より詳細には、半導体発光素子１において支持基板１１の基板面に直交する方向（鉛直方向）に沿って電流を流しにくくしたい領域に第二金属層２０を形成するのが良い。上述したように、本実施形態では、後の工程においてｎ側電極（４２，４３）を形成する領域の直下に位置する箇所に第二金属層２０を形成しているため、本ステップＳ５を経て形成される第一界面５は、半導体発光素子１として形成された時点において、鉛直方向に関してｎ側電極（４２，４３）と対向する位置となる。この結果、半導体層３０内を電流が鉛直方向に流れにくくなり、活性層３３内を流れる電流の経路を水平方向に拡げることができる。
【００７８】
このステップＳ５が工程（ｄ）に対応する。
【００７９】
（ステップＳ６）
次に、図２Ｄに示すように、第一金属層１９及び第二金属層２０の外側の位置において、ｐ型半導体層３２の上層に絶縁層２１を形成する。具体的な方法の一例としては、第一金属層１９及び第二金属層２０の上層をマスクしておき、例えばＳｉＯ２をスパッタリング法によって膜厚２００ｎｍ程度成膜する。なお成膜する材料は絶縁性材料であればよく、例えばＳｉＮ、Ａｌ２Ｏ３でも良い。
【００８０】
（ステップＳ７）
図２Ｅに示すように、第一金属層１９、第二金属層２０、及び絶縁層２１の上面を覆うようにハンダ拡散防止層１７を形成する。その後、ハンダ拡散防止層１７の上層にハンダ層１５を形成する。ハンダ拡散防止層１７及びハンダ層１５の具体的な形成方法は、例えば以下の通りである。
【００８１】
まず、電子線蒸着装置（ＥＢ装置）にて第一金属層１９、第二金属層２０、及び絶縁層２１の上面を覆うように、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで、ハンダ拡散防止層１７を形成する。更にその後、ハンダ拡散防止層１７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、ハンダ層１５を形成する。
【００８２】
なお、このハンダ層１５の形成ステップにおいて、成長基板６１とは別に準備された支持基板１１の上面にもハンダ層１３を形成するものとして構わない（図２Ｆ参照）。このハンダ層１３は、ハンダ層１５と同一の材料で構成されるものとしてよく、次のステップにおいてハンダ層１３と接合されることで、成長基板６１と支持基板１１が貼り合わせられる。この支持基板１１としては、構造の項で前述したように、例えばＣｕＷが用いられる。
【００８３】
更に、この図２Ｆにおいて、支持基板１１上にハンダ層１３の材料の拡散を防止するためのハンダ拡散防止層をハンダ拡散防止層１７と同様の材料で形成し、このハンダ拡散防止層の上層にハンダ層１３を形成するものとしても構わない。
【００８４】
（ステップＳ８）
次に、図２Ｇに示すように、成長基板６１と支持基板１１とを貼り合わせる。より具体的には、２８０℃の温度、０．２ＭＰａの圧力下で、ハンダ層１５と支持基板１１の上層に形成されたハンダ層１３とを貼り合わせる。このステップＳ８が工程（ｅ）に対応する。なお、上述したように、支持基板１１の上層にハンダ層１３が形成されていない場合には、ハンダ層１５を介して支持基板１１と成長基板６１を貼り合わせるものとして構わない。
【００８５】
（ステップＳ９）
次に、図２Ｈに示すように、成長基板６１を剥離する。より具体的には、成長基板６１を上に、支持基板１１を下に向けた状態で、成長基板６１側からＫｒＦエキシマレーザを照射して、成長基板６１とエピタキシャル層４０の界面を分解させることで成長基板６１の剥離を行う。成長基板６１を構成するサファイアはレーザが通過する一方、その下層のＧａＮ（アンドープ層３６）はレーザを吸収するため、この界面が高温化してＧａＮが分解される。これによって成長基板６１が剥離される。
【００８６】
その後、ウェハ上に残存しているＧａＮ（アンドープ層３６）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層３５を露出させる。本ステップＳ９を経て成長基板６１及びアンドープ層３６が除去されて、ｐ型半導体層３２、ｐ型半導体層３１、活性層３３、及びｎ型半導体層３５を有する半導体層３０が残存する。
【００８７】
このステップＳ９が工程（ｆ）に対応する。
【００８８】
（ステップＳ１０）
次に、図２Ｉに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層２１の上面が露出するまで半導体層３０をエッチングする。上述したように、このとき絶縁層２１はエッチング時のストッパーとしても機能する。
【００８９】
（ステップＳ１１）
次に、図２Ｊに示すように、ｎ型半導体層３５の上面のうち、支持基板１１の面に直交する方向に関し、第二金属層２０と対向する位置にｎ側電極（４２，４３）を形成する。具体的には、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕからなる電極を形成した後、窒素雰囲気中で２５０℃、１分間のシンタリングを行う。
【００９０】
このステップＳ１１が工程（ｇ）に対応する。
【００９１】
（ステップＳ１２）
その後、各素子同士を例えばレーザダイシング装置によって分離し、支持基板１１の裏面を例えばＡｇペーストにてパッケージと接合し、給電端子としてのｎ側電極４３に対してワイヤボンディングを行う。例えば、５０ｇの荷重でΦ１００μｍのボンディング領域にＡｕからなるワイヤ４５を連結させることで、ワイヤボンディングを行う。これにより、図１Ａに示す窒化物半導体発光素子１が形成される。
【００９２】
なお、ステップＳ８とステップＳ９の間に、ＫＯＨ等のアルカリ溶液を浸すことでｎ型半導体層３５の表面に凹凸（メサ構造）を形成しても構わない。また、ｎ型半導体層３５の上面にｎ側電極（４２，４３）を形成した後、半導体層３０の側面を覆うように絶縁層を形成しても構わない。
【００９３】
［実施例］
以下、実施例及び比較例を参照して、半導体発光素子１が従来素子よりも光取り出し効率が高められる点につき検証する。
【００９４】
＜界面抵抗に関する検証＞
まず、ステップＳ４において第二金属層２０を第一金属層１９の上面に部分的に形成した後に、ステップＳ５においてアニール処理を行うことで、第二金属層２０と半導体層３０の界面の抵抗に差を設けることができる点につき、実施例を参照して説明する。
【００９５】
（実施例１）
図３Ａは、実施例１として作成した評価用素子７０の構成を模式的に示す断面図であり、図３Ｂは評価用素子７０の構成を模式的に示す平面図である。評価用素子７０は以下の方法で製造されたものである。まず、ステップＳ１及びＳ２を実行後、ステップＳ３と同様の方法によって間隙７３を有した状態で２つの第一金属層１９（１９ａ，１９ｂ）を形成した。その後、ステップＳ４と同様の方法によって、第一金属層１９の上層に第二金属層２０（２０ａ，２０ｂ）を形成した後、ステップＳ５と同様の方法によってアニール処理を行った。なお、ステップＳ５において、３５０℃、４００℃、４５０℃及び５００℃の４種類の異なる温度でアニール処理を行って各評価用素子７０を作成した。
【００９６】
実施例１に対応する評価用素子７０として、間隙７３の距離を５μｍから３０μｍまで５μｍずつ異ならせた複数の素子を作成した。
【００９７】
（実施例２）
図４Ａは、実施例２として作成した評価用素子７１の構成を模式的に示す断面図であり、図４Ｂは評価用素子７１の構成を模式的に示す平面図である。評価用素子７０は以下の方法で製造されたものである。まず、ステップＳ１及びＳ２を実行後、ステップＳ３と同様の方法によって間隙７３を有した状態で２つの第一金属層１９（１９ａ，１９ｂ）を形成した。その後、ステップＳ４を行わずに、すなわち第二金属層２０を形成せずに、ステップＳ５と同様の方法によってアニール処理を行った。なお、実施例１と同様、３５０℃、４００℃、４５０℃及び５００℃の４種類の温度でアニールを行った。
【００９８】
実施例２に対応する評価用素子７１としても、間隙７３の距離を５μｍから３０μｍまで５μｍずつ異ならせた複数の素子を作成した。
【００９９】
（検証結果）
間隙７３の異なる複数の実施例１の評価用素子７０に対し、第二金属層２０ａにプローバ２３ａを接触させ、第二金属層２０ｂにプローバ２３ｂを接触させて、プローバ２３ａ及び２３ｂを通じて両電極間に電圧を印加したときの電流電圧特性（Ｉ−Ｖ特性）を得た。この測定方法はいわゆるＴＬＭ（Transmission Line Model）法に基づくものである。そして、得られたＩ−Ｖ特性から各評価用素子７０の抵抗値を導出し、間隙７３の距離と各評価用素子７０の抵抗値の関係から第二金属層２０とｐ型半導体層３２の接触比抵抗を算定した。
【０１００】
同様に、間隙７３の異なる複数の実施例２の評価用素子７１に対し、第一金属層１９ａにプローバ２３ａを接触させ、第一金属層１９ｂにプローバ２３ｂを接触させて、プローバ２３ａ及び２３ｂを通じて両電極間に電圧を印加したときの電流電圧特性（Ｉ−Ｖ特性）を得た。このＩ−Ｖ特性から各評価用素子７１の抵抗値を導出し、間隙７３の距離と各評価用素子７０の抵抗値の関係から第一金属層１９とｐ型半導体層３２の接触比抵抗を算定した。
【０１０１】
図５は、上記の方法によって算定された実施例１及び実施例２における接触比抵抗を、アニール温度毎に示した結果を示す表である。図５によれば、各アニール温度において、実施例１の接触比抵抗は、いずれも実施例２の接触比抵抗に比べて高くなっていることが分かる。実施例１の接触比抵抗は、上面に第二金属層２０が形成されている箇所における第一金属層１９と半導体層３０の界面、すなわち第一界面５の抵抗に対応し、実施例２の接触比抵抗は、上面に第二金属層２０が形成されていない箇所における第一金属層１９と半導体層３０の界面、すなわち第二界面６の抵抗に対応する。
【０１０２】
図５の結果より、第一金属層１９の上面に部分的に第二金属層２０を形成した状態でアニールを行うことで、第一金属層１９と半導体層３０の界面の抵抗に差を設けられることが分かる。なお、特にアニール温度が４００℃の場合と４５０℃の場合には、アニール温度が３５０℃の場合や５００℃の場合と比べて、実施例１と実施例２の接触比抵抗差を極めて大きくできていることが分かる。これにより、ステップＳ５におけるアニール処理は、４００℃以上４５０℃以下で実施するのがより好ましい。
【０１０３】
＜光出力に関する検証＞
次に、上述した方法によって製造された半導体発光素子１が、従来の構成よりも光出力が高くなるにつき、実施例及び比較例を参照して説明する。
【０１０４】
（実施例３）
上述したステップＳ１〜Ｓ１２を経て製造された半導体発光素子１（図１Ａ〜図１Ｃを参照）を実施例３の素子とした。
【０１０５】
（比較例１）
ステップＳ４を行わずに製造された半導体発光素子８１を比較例１の素子とした。すなわち、比較例１の半導体発光素子は、第一金属層１９を形成後、第二金属層２０を形成することなくアニール処理が行われ、その後ステップＳ６〜Ｓ１２を経て製造されたものに対応する。図６Ａは、比較例１の半導体発光素子８１の構造を模式的に示す断面図である。この構造は、従来例の半導体発光素子に対応するものである。
【０１０６】
（比較例２）
ステップＳ３の後、第二金属層２０を第一金属層１９の上面全面に形成し、ステップＳ５に係るアニール処理を行い、その後ステップＳ６〜Ｓ１２を経て製造された半導体発光素子８２を比較例２の素子とした。図６Ｂは、比較例２の半導体発光素子８２の構造を模式的に示す断面図である。
【０１０７】
（比較例３）
ステップＳ４とステップＳ５の順番を入れ替えて製造された半導体発光素子８３を比較例３の素子とした。すなわち、比較例３の素子は、第一金属層１９を形成後、先にアニール処理を行ってから実施例１と同様に第二金属層２０を形成し、その後ステップＳ６〜Ｓ１２を経て製造されたものに対応する。図６Ｃは、比較例３の半導体発光素子８３の構造を模式的に示す断面図である。比較例３の半導体発光素子８３は、構造的には図１Ａに示す実施例３の半導体発光素子１と同じになる。
【０１０８】
図７は、上記実施例３の半導体発光素子１及び比較例１〜３の各半導体発光素子（８１〜８３）のＩ−Ｌ特性（電流光出力特性）を示すグラフである。図７によれば、実施例３の半導体発光素子は、比較例１〜３の各半導体発光素子と比べて、光出力が極めて高くなっていることが分かる。
【０１０９】
比較例１の半導体発光素子８１は、ｎ側電極（４２，４３）の鉛直下方に抵抗の高い材料が形成されていない結果、電流が半導体層３０内を支持基板１１の面に直交する方向に沿って比較的流れやすくなっているものと考えられる。この結果、活性層３３内の限られた領域に多くの電流が流れてしまい、発光領域が限定的になってしまったことで、実施例３の半導体発光素子１よりも光出力が低くなっているものと推察される。
【０１１０】
比較例２の半導体発光素子８２は、第一金属層１９の全面に接触するように第二金属層２０が形成されている。この結果、第一金属層１９と半導体層３０の界面の抵抗が全体的に高くなっている。つまり、第一金属層１９と半導体層３０の界面において、抵抗の低い箇所と抵抗の高い箇所が形成されているわけではないため、やはり、支持基板１１の面に直交する方向に沿って半導体層３０内を比較的流れやすくなっているものと考えられる。
【０１１１】
比較例３の半導体発光素子８３は、第二金属層２０を形成する前にアニール処理を行っている。このため、アニール後に第二金属層２０を第一金属層１９の上層に部分的に形成したとしても、第一金属層１９と半導体層３０の界面の抵抗はアニール時において決定されるため、比較例１の半導体発光素子８１とほぼ同様の状態となる。つまり、ｎ側電極（４２，４３）の鉛直下方に抵抗の高い材料が形成されていないことになるので、支持基板１１の面に直交する方向に沿って半導体層３０内を比較的流れやすくなっているものと考えられる。
【０１１２】
これに対し、実施例１の半導体発光素子１は、第一金属層１９と半導体層３０の界面のうち、ｎ側電極（４２，４３）の鉛直下方の位置については、抵抗値が高い第一界面５が形成され、それ以外の箇所については、第一界面５よりも抵抗値が低い第二界面６が形成される。よって、電流は半導体層３０内を鉛直方向に流れにくくなり、活性層３３内を流れる電流の経路を水平方向に拡げることができる。これにより、活性層３３内を流れる電流を水平方向に拡げる効果が得られ、活性層３３内の発光領域が水平方向に拡げられることで、高い光出力が実現したものと考えられる。
【０１１３】
＜ｎ側電極（４２，４３）の幅と第二金属層２０の幅の関係に関する検証＞
ｎ側電極（４２，４３）の幅ｄと第二金属層２０の幅Ｄの関係を変えてステップＳ１〜Ｓ１２を経て複数の半導体発光素子１を作成した。
【０１１４】
（実施例４）
ｎ側電極（４２，４３）の幅ｄを１０μｍ、第二金属層２０の幅Ｄを３０μｍとして半導体発光素子１を作成した。このときのｄ／Ｄの値は３３％である。
（実施例５）
ｎ側電極（４２，４３）の幅ｄを２０μｍ、第二金属層２０の幅Ｄを５０μｍとして半導体発光素子１を作成した。このときのｄ／Ｄの値は４０％である。
（実施例６）
ｎ側電極（４２，４３）の幅ｄを１５μｍ、第二金属層２０の幅Ｄを３０μｍとして半導体発光素子１を作成した。このときのｄ／Ｄの値は５０％である。
（実施例７）
ｎ側電極（４２，４３）の幅ｄを２０μｍ、第二金属層２０の幅Ｄを３０μｍとして半導体発光素子１を作成した。このときのｄ／Ｄの値は６７％である。
【０１１５】
図８は、実施例４〜７の半導体発光素子１の光出力を比較した表である。評価の結果については、「◎」は従来の素子に対応する比較例１の半導体発光素子８１と比べて極めて光出力が向上していることを示している。「○」は、比較例１の半導体発光素子８１と比べて、「◎」の素子ほどではないが、光出力が向上していることを示している。「△」は比較例１の半導体発光素子８１と比べて、ほんのわずかに光出力が向上していることを示している。
【０１１６】
図８によれば、実施例４及び５の半導体発光素子１の光出力が高く、実施例６の半導体発光素子１の光出力が次に高く、実施例７の半導体発光素子１の光出力が最も低いことが分かる。すなわち、第二金属層２０の幅Ｄに対するｎ側電極（４２，４３）の幅ｄの値が５０％を超えると、半導体発光素子１の光出力を向上させる効果が十分には得られないと考えられる。
【０１１７】
上述したように、ステップＳ５のアニール工程において、上層に第二金属層２０が形成されている第一金属層１９の箇所に対しては、上面が露出している第一金属層１９の箇所よりも酸素の導入量が少なくなる結果、半導体層３０との界面における抵抗が高くなる。しかし、実際には第二金属層２０の側方からも酸素が導入されるため、上面に第二金属層２０に覆われた第一金属層１９の全てにおいて、半導体層３０との界面が高抵抗になるわけではない。すなわち、第一金属層１９の外縁に近い箇所においては、第二金属層２０の側方から導入される酸素によってコンタクトが形成されることが考えられる。
【０１１８】
そこで、第二金属層２０の側方から酸素が流入することに鑑み、第二金属層２０の幅Ｄをｎ側電極（４２，４３）の幅ｄよりも十分厚く設定しておく。これにより、仮に第二金属層２０の外縁から酸素が流入されたとしても、支持基板１１の面に平行な方向に係る第二金属層２０の中央付近、すなわちｎ側電極（４２，４３）と鉛直方向に対向する位置付近については十分な酸素が供給されない。
【０１１９】
図８の結果に鑑みれば、第二金属層２０の幅Ｄに対するｎ側電極（４２，４３）の幅ｄの値を５０％以下、すなわち、ｎ側電極（４２，４３）の幅ｄに対する第二金属層２０の幅Ｄの値を２倍以上としておくのが好ましいといえる。言い換えれば、ｎ型半導体層３５とｎ側電極（４２，４３）の接触面積を、支持基板１１の面に直交する方向にｎ側電極と対向する位置における第二金属層２０と第一金属層１９の接触面積の５０％以下としておくのが好ましいと言える。これにより、ｎ側電極（４２，４３）との鉛直方向に対向する位置において、第一金属層１９と半導体層３０の界面の抵抗を、ｎ側電極（４２，４３）との鉛直方向に対向しない位置よりも高く設定することができる。
【０１２０】
＜第一金属層１９と第二金属層２０の面積比に関する検証＞
ステップＳ４において形成する第二金属層２０の面積を変えてステップＳ１〜Ｓ１２を経て複数の半導体発光素子１を作成した。
【０１２１】
（実施例８）
第一金属層１９の面積Ｇ１を９４００００μｍ２とし、第二金属層２０の総面積Ｇ２を２８２０００μｍ２として半導体発光素子１を作成した。このときのＧ２／Ｇ１の値は３０％である。なお、以下の実施例９〜１１において、第一金属層１９の面積Ｇ１は共通とした。
（実施例９）
第二金属層２０の総面積Ｇ２を４７００００μｍ２とした。このときのＧ２／Ｇ１の値は５０％である。
（実施例１０）
第二金属層２０の総面積Ｇ２を５６５０００μｍ２とした。このときのＧ２／Ｇ１の値は６０％である。
（実施例１１）
第二金属層２０の総面積Ｇ２を６６００００μｍ２とした。このときのＧ２／Ｇ１の値は７０％である。
（比較例２）
第二金属層２０の総面積Ｇ２を９４００００μｍ２とした。この条件下で製造される素子は、第二金属層２０を第一金属層１９の上面全面に形成し、ステップＳ５に係るアニール処理を行い、その後ステップＳ６〜Ｓ１２を経て製造された、上記比較例２の半導体発光素子８２に対応するものである。なお、このときのＧ２／Ｇ１の値は１００％である。
【０１２２】
図９は、実施例８〜１１の半導体発光素子１及び比較例２の半導体発光素子８２の光出力を比較した表である。「◎」、「○」、「△」の評価の内容については、図８と同様である。また、「×」は従来の素子に対応する比較例１の半導体発光素子８１と同程度の光出力であることを示している。
【０１２３】
比較例２の半導体発光素子８２は、実施例８〜１１の半導体発光素子１と比べて著しく光出力が低かった。この理由は上述した通りである。また、実施例１１の半導体発光素子１は、実施例８〜１０の半導体発光素子１と比べると少し光出力が低下した。なお、実施例８〜１０の半導体発光素子１を見ると、実施例８及び９の半導体発光素子１が最も光出力が高く、実施例１０の半導体発光素子１は実施例８及び９よりは出力が低かったが、実施例１１よりは光出力が高かった。
【０１２４】
この結果より、第二金属層２０を第一金属層１９の上面に広範囲に形成すると、接触抵抗の高い第一界面５が形成される領域が極めて高まることで、半導体層３０内を流れる電流を水平方向に拡げる効果が抑制されてしまうことが示唆される。図９の結果からは、第一金属層１９の面積Ｇ１に対する第二金属層２０の面積Ｇ２の比（Ｇ２／Ｇ１）を６０％以下とするのが好ましいと言える。
【０１２５】
［別実施形態］
以下、別実施形態について説明する。
【０１２６】
〈１〉  上述した実施形態において、半導体発光素子１は第二金属層２０を備える構成とした。しかし、製造方法の説明に際して上述したように、第二金属層２０は、ステップＳ５に係るアニール工程時において、第一金属層１９の上面の一部を覆うことで酸素の導入量に差をつけるために設けられている。このため、ステップＳ５に係るアニール工程が完了した後は、第二金属層２０を除去しても構わない。
【０１２７】
〈２〉  上述した構造及び製造方法は、あくまで実施形態の一例であって、これらの構成やプロセスの全てを備えなければならないというものではない。例えばハンダ層１７は、成長基板６１と支持基板１１の貼り合わせを効率的に行うべく形成されたものであり、これら２基板の貼り合わせが実現できるのであれば半導体発光素子１の機能を実現する上で必ずしも必要なものではない。
【０１２８】
〈３〉  本明細書において、ある層Ａの「上層」又は「上方」に別の層Ｂが形成されるという表現は、素子を回転させたり上下を反転させることで、層Ａの上層又は上方に層Ｂが位置する構成を含む趣旨である。同様に、本明細書において、ある層Ａの「下層」又は「下方」に別の層Ｂが形成されるという表現は、素子を回転させたり上下を反転させることで、層Ａの下層又は下方に層Ｂが位置する構成を含む趣旨である。「上面」及び「底面」という表現についても同様である。
【０１２９】
また、上記実施形態では、第一金属層１９と接触しているのがｐ型半導体層（３１，３２）であり、ｎ型半導体層３５側から光を取り出す構成について説明したが、ｐ型半導体層とｎ型半導体層の位置を反転した構成を採用することも可能である。
【符号の説明】
【０１３０】
１      ：    本発明の半導体発光素子
５      ：    第一界面
６      ：    第二界面
１１      ：    支持基板
１３      ：    ハンダ層
１５      ：    ハンダ層
１７      ：    ハンダ拡散防止層
１９（１９ａ，１９ｂ）      ：    第一金属層
２０（２０ａ，２０ｂ）      ：    第二金属層
２１      ：    絶縁層
２３ａ，２３ｂ      ：    プローバ
３０      ：    半導体層
３１      ：    ｐ型半導体層
３２      ：    ｐ型半導体層
３３      ：    活性層
３５      ：    ｎ型半導体層
３６      ：    アンドープ層
４０      ：    エピタキシャル層
４２      ：    ｎ側電極
４３      ：    ｎ側電極
４５      ：    ワイヤ
６１      ：    成長基板
７０      ：    評価用素子
７１      ：    評価用素子
７３      ：    間隙
８１      ：    比較例１の半導体発光素子
８２      ：    比較例２の半導体発光素子
８３      ：    比較例３の半導体発光素子
９０      ：    従来の半導体発光素子
９１      ：    支持基板
９２      ：    導電層
９３      ：    反射膜
９４      ：    絶縁層
９５      ：    反射電極
９６      ：    ｐ型半導体層
９７      ：    活性層
９８      ：    ｎ型半導体層
９９      ：    半導体層
１００      ：    ｎ側電極
【図１Ａ】
2015177132.tif 000003
【図１Ｂ】
2015177132.tif 000004
【図１Ｃ】
2015177132.tif 000005
【図２Ａ】
2015177132.tif 000006
【図２Ｂ】
2015177132.tif 000007
【図２Ｃ】
2015177132.tif 000008
【図２Ｄ】
2015177132.tif 000009
【図２Ｅ】
2015177132.tif 000010
【図２Ｆ】
2015177132.tif 000011
【図２Ｇ】
2015177132.tif 000012
【図２Ｈ】
2015177132.tif 000013
【図２Ｉ】
2015177132.tif 000014
【図２Ｊ】
2015177132.tif 000015
【図３Ａ】
2015177132.tif 000016
【図３Ｂ】
2015177132.tif 000017
【図４Ａ】
2015177132.tif 000018
【図４Ｂ】
2015177132.tif 000019
【図５】
2015177132.tif 000020
【図６Ａ】
2015177132.tif 000021
【図６Ｂ】
2015177132.tif 000022
【図６Ｃ】
2015177132.tif 000023
【図７】
2015177132.tif 000024
【図８】
2015177132.tif 000025
【図９】
2015177132.tif 000026
【図１０】
2015177132.tif 000027