(57)【要約】【課題】並列接続したスイッチング素子の過電流検出回路で、ゲート駆動回路とスイッチング素子の制御端子とを接続する回路に磁気コアを用いた電流検出器を用いると、定常動作のターンオン時とターンオフ時に励磁を繰返し、高周波動作では損失が大きくなる。【解決手段】駆動回路から各半導体スイッチ素子の制御極端子へ個別に接続するＮ個の第１の配線と、駆動回路から各半導体スイッチ素子の負極端子と同電位の各制御端子へ個別に接続するＮ個の第２の配線と、を備えた駆動回路において、Ｎ個の中の何れか２個の第２の配線が定常動作時に互いの電流方向が逆方向となるように接続する二つの一次巻線と電流検出用の１個の二次巻線とを備えた（Ｎ−１）個の電流検出用変流器を介して各々接続し、並列接続した各半導体スイッチ素子の過電流を検出する。【選択図】図１
2015149828.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ（Ｎは２以上の整数）個の電圧駆動型半導体スイッチ素子を並列接続した回路の駆動回路であって、前記各々の半導体スイッチ素子の駆動端子に共通の駆動信号を出力する駆動回路と、前記各々の半導体スイッチ素子の各正極端子同士を接続する正極導体と、前記各々の半導体スイッチ素子の各負極端子同士を接続する負極導体と、前記駆動回路から前記各々の半導体スイッチ素子の各制御極端子へ個別に接続するN個の第１の配線と、前記駆動回路から前記各々の半導体スイッチ素子の負極端子と同電位の各制御端子へ個別に接続するN個の第２の配線と、を備えた半導体スイッチ素子並列接続回路の駆動回路において、
前記Ｎ個の中の何れか２個の第２の配線は定常動作時に互いの電流方向が逆方向となるように接続する二つの一次巻線と電流検出用の１個の二次巻線とを備えた（Ｎ−１）個の電流検出用変流器を介して各々接続することを特徴とする半導体スイッチ素子並列接続回路の駆動回路。
【請求項２】
請求項１に記載の半導体スイッチ素子並列接続回路の駆動回路において、前記二つの一次巻線は前記何れか２個の第２の配線を磁性コアに１回又は複数回貫通させる構造とすることを特徴とする半導体スイッチ素子並列接続回路の駆動回路。
【請求項３】
請求項１又は２に記載の半導体スイッチ素子並列接続回路の駆動回路において、前記電流検出用変流器の二次巻線の電流を整流して電圧信号に変換し、この電圧信号の電圧値が所定値を超えた時過電流と判定し、前記全ての半導体スイッチ素子へのオン信号をオフ信号へと変化させることを特徴とする半導体スイッチ素子並列接続回路の駆動回路。
【請求項４】
請求項３に記載の半導体スイッチ素子並列接続回路の駆動回路において、前記オフ信号は前記半導体スイッチ素子の制御極端子と制御端子との間の電圧を零とする信号とすることを特徴とする半導体スイッチ素子並列接続回路の駆動回路。
【請求項５】
Ｎ（Ｎは２以上の整数）個の電圧駆動型半導体スイッチ素子を並列接続した回路の駆動回路であって、前記各々の半導体スイッチ素子の駆動端子に共通の駆動信号を出力する駆動回路と、前記各々の半導体スイッチ素子の各正極端子同士を接続する正極導体と、前記各々の半導体スイッチ素子の各負極端子同士を接続する負極導体と、前記駆動回路から前記各々の半導体スイッチ素子の各制御極端子へ個別に接続するN個の第１の配線と、前記駆動回路から前記各々の半導体スイッチ素子の負極端子と同電位の各制御端子へ個別に接続するN個の第２の配線と、を備えた半導体スイッチ素子並列接続回路の駆動回路において、
前記各々の半導体スイッチ素子に接続される前記第１の配線と前記第２の配線は定常動作時に互いの電流方向が逆方向となるように接続する二つの一次巻線と電流検出用の１個の二次巻線とを備えた電流検出用変流器を介して各々接続することを特徴とする半導体スイッチ素子並列接続回路の駆動回路。
【請求項６】
請求項５に記載の半導体スイッチ素子並列接続回路の駆動回路において、前記二つの一次巻線は前記第１の配線と前記第２の配線を磁性コアに１回又は複数回貫通させる構造とすることを特徴とする半導体スイッチ素子並列接続回路の駆動回路。
【請求項７】
請求項５又は６に記載の半導体スイッチ素子並列接続回路の駆動回路において、前記電流検出用変流器の二次巻線の電流を整流して電圧信号に変換し、この電圧信号の電圧値が所定値を超えた時過電流と判定し、前記全ての半導体スイッチ素子へのオン信号をオフ信号へと変化させることを特徴とする半導体スイッチ素子並列接続回路の駆動回路。
【請求項８】
請求項７に記載の半導体スイッチ素子並列接続回路の駆動回路において、前記オフ信号は前記半導体スイッチ素子の制御極端子と制御端子との間の電圧を零とする信号とすることを特徴とする半導体スイッチ素子並列接続回路の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチ素子を複数個並列接続した回路の駆動回路に関し、特に並列接続された何れかの半導体スイッチ素子に過電流が流れた時の過電流検出回路と保護の方式に関する。
【背景技術】
【０００２】
図１０に、特許文献１に記載された従来例を示す。上下の各アームに半導体スイッチ素子を２個並列接続したスイッチ回路を用い、直流電源の正極Pと負極Nとの間に接続した回路における過電流検出の従来例である。インバータ回路やコンバータ回路では、この上下アームを複数回路並列接続して構成し、上下アームの接続点が交流端子となる。半導体スイッチ素子としてはＩＧＢＴを用いた例で、上アームがＩＧＢＴ２と３が、下アームがＩＧＢＴ６と７が、各々並列接続されている。４はＩＧＢＴ２のエミッタに接続された負極導体のインダクタンス、５はＩＧＢＴ３のエミッタに接続された負極導体のインダクタンス、８はＩＧＢＴ６のエミッタに接続された負極導体のインダクタンス、９はＩＧＢＴ７のエミッタに接続された負極導体のインダクタンスである。ＩＧＢＴの正極同士を接続する導体も存在するが、本発明では影響されないので、省略されている。また、過電流検出回路は、上アーム、下アーム共に同じ回路構成であるので、上アームについて説明する。
【０００３】
１１がゲート駆動回路で、ゲート駆動回路のｇ端子からゲート抵抗Ｒｇ１を介してＩＧＢＴ２のゲート（制御極端子）に、ゲート抵抗Ｒｇ２を介してＩＧＢＴ３のゲート（制御極端子）に、ｅ端子から各々ＩＧＢＴ２のエミッタ（負極端子と同電位の制御端子）とＩＧＢＴ３のエミッタ（負極端子と同電位の制御端子）に、各々個別に配線されている。ｅ端子とＩＧＢＴ２のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器１２の一次巻線が、ｅ端子とＩＧＢＴ３のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器１３の一次巻線が、各々接続される。また、電流検出器１２の検出巻線には極性検出器２１と過電流検出器３１が、電流検出器１３の検出巻線には極性検出器２２と過電流検出器３２が、各々接続される。極性検出器２１と２２の出力は各々排他的論理和素子２３の入力に、過電流検出器３１と３２の出力は各々論理和素子３３の入力に、排他的論理和素子２３の出力と論理和素子３３の出力は各々論理積素子３４の入力に、各々接続され、論理積素子３４の出力が過電流検出信号となる。
【０００４】
このような構成において、上下アームのＩＧＢＴに何らかの原因で同時にオン信号が入力されると上下アーム短絡電流が流れ、ＩＧＢＴが過電流破壊されることになる。本回路構成において、上アームのＩＧＢＴ３に過電流が流れた場合の過電流検出動作を図１０及び図１１に基づいて説明する。上アームのＩＧＢＴ３に過電流が流れると、配線インダクタンス５に電圧Ｅｏが誘起される。この電圧Ｅｏは配線のインダクタンスをＬ、電流の時間的変化をｄｉ／ｄｔとすると、Ｅｏ＝Ｌ×ｄｉ／ｄｔとなる。この電圧が誘起されると、配線インダクタンス５の誘起電圧が電源となり、配線インダクタンス５→電流検出器１３→電流検出器１２→配線インダクタンス４→配線インダクタンス５の経路で電流が流れる。
【０００５】
過電流が流れていない定常状態では、図１２に示すように、オン信号指令でゲート電圧を立ち上げる時に、電流検出器１２の電流方向はＩＧＢＴ２のエミッタからゲート駆動回路のｅ端子に向かう方向で、電流検出器１３の電流方向はＩＧＢＴ３のエミッタからゲート駆動回路のｅ端子に向かう方向となり、電流の極性は同じ方向となる。また、オフ信号指令でゲート電圧を立ち下げる時に、電流検出器１２の電流方向はゲート駆動回路のｅ端子からＩＧＢＴ２のエミッタに向かう方向で、電流検出器１３の電流方向はゲート駆動回路のｅ端子からＩＧＢＴ３のエミッタに向かう方向となり、電流の極性は同じ方向となる。
【０００６】
過電流が流れた場合は、図１１に示すように、配線インダクタンス５の誘起電圧Ｅｏが電源となり、電流検出器１２の電流方向はゲート駆動回路のｅ端子からＩＧＢＴ２のエミッタに向かう方向で、電流検出器１３の電流方向はＩＧＢＴ３のエミッタからゲート駆動回路のｅ端子に向かう方向である。図１１に過電流発生時の電流検出器の検出電流を示す。電流検出器１２と１３の定常状態の電流方向を同一方向とすると、過電流が流れた時は互いに反対方向となるので、これを排他的論理和素子２３で検出することができる。また、過電流の大きさを過電流検出器３１又は３２で検出することにより、定常時の電流との電流の大きさの違いを判定し、誤判定を防止している。
【０００７】
上アームのＩＧＢＴ２に過電流が流れた場合も同様の原理で検出することができる。上アームのＩＧＢＴ２に過電流が流れると、配線インダクタンス４に電圧が誘起される。この電圧が誘起されると、配線インダクタンス４の誘起電圧が電源となり、配線インダクタンス４→電流検出器１２→電流検出器１３→配線インダクタンス５→配線インダクタンス４の経路で電流が流れる。過電流が流れていない定常状態では、電流検出器１３の電流方向はＩＧＢＴ３のエミッタからゲート駆動回路のｅ端子に向かう方向で、電流検出器１２の電流方向はＩＧＢＴ２のエミッタからゲート駆動回路のｅ端子に向かう方向である。過電流が流れた場合は、電流検出器１２の電流方向はＩＧＢＴ２のエミッタからゲート駆動回路のｅ端子に向かう方向で、電流検出器１３の電流方向はゲート駆動回路のｅ端子からＩＧＢＴ３のエミッタに向かう方向である。従って、定常状態の電流方向を同一方向とすると、過電流が流れた時は互いに反対方向となるので、これを排他的論理和素子２３で検出することができる。また、過電流の大きさを過電流検出器３１又は３２で検出することにより、定常時の電流との電流の大きさの違いを判定し、誤判定を防止している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平１０−４２５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述のように、ＩＧＢＴに過電流が流れていない定常状態時は電流検出器１２と１３に流れる電流は、オン信号指令時はＩＧＢＴのエミッタからゲート駆動回路１１のｅ端子に向かう方向に、またオフ信号指令時はゲート駆動回路１１のｅ端子からＩＧＢＴのエミッタに向かう方向に電流が流れる。従って、電流検出器として磁気コアを用いた変流器（ＣＴ）を用いる場合、オン信号の立ち上がり時と立ち下がり時に磁気コアを励磁することになる。この結果、高周波スイッチング動作においては、磁気コアに大きな励磁損失が発生し、磁気コアの温度上昇を考慮した大型の磁気コアを用いる必要があり、電流検出器が大型になると共に、ゲート駆動回路の電源容量が大きくなり、装置が大型で、高価となる。また、ゲート駆動回路の電源容量が大きくなり電力変換装置の電力変換効率が低下する要因となる。
【００１０】
従って、本発明の課題は、高周波スイッチング動作における定常状態での電力損失が小さく、過電流が発生した時には並列接続されたスイッチング素子の過電流を確実に検出し、過電流保護が可能な駆動装置を提供することである。
【課題を解決するための手段】
【００１１】
上述の課題を解決するために、第1の発明においては、Ｎ（Ｎは２以上の整数）個の電圧駆動型半導体スイッチ素子を並列接続した回路の駆動回路であって、前記各々の半導体スイッチ素子の駆動端子に共通の駆動信号を出力する駆動回路と、前記各々の半導体スイッチ素子の各正極端子同士を接続する正極導体と、前記各々の半導体スイッチ素子の各負極端子同士を接続する負極導体と、前記駆動回路から前記各々の半導体スイッチ素子の各制御極端子へ個別に接続するN個の第１の配線と、前記駆動回路から前記各々の半導体スイッチ素子の負極端子と同電位の各制御端子へ個別に接続するN個の第２の配線と、を備えた半導体スイッチ素子並列接続回路の駆動回路において、前記Ｎ個の中の何れか２個の第２の配線は定常動作時に互いの電流方向が逆方向となるように接続する二つの一次巻線と電流検出用の１個の二次巻線とを備えた（Ｎ−１）個の電流検出用変流器を介して各々接続し、前記並列接続した各々の半導体スイッチ素子の過電流を検出する。
【００１２】
第２の発明においては、第１の発明における半導体スイッチ素子並列接続回路の駆動回路において、前記二つの一次巻線は前記何れか２個の第２の配線を磁性コアに１回又は複数回貫通させる構造とする。
【００１３】
第３の発明においては、第１又は第２の発明における半導体スイッチ素子並列接続回路の駆動回路において、前記電流検出用変流器の二次巻線の電流を整流して電圧信号に変換し、この電圧信号の電圧値が所定値を超えた時過電流と判定し、前記全ての半導体スイッチ素子へのオン信号をオフ信号へと変化させる。
【００１４】
第４の発明においては、第３の発明における半導体スイッチ素子並列接続回路の駆動回路において、前記オフ信号は前記半導体スイッチ素子の制御極端子と制御端子との間の電圧を零とする信号とする。
【００１５】
第５の発明においては、Ｎ（Ｎは２以上の整数）個の電圧駆動型半導体スイッチ素子を並列接続した回路の駆動回路であって、前記各々の半導体スイッチ素子の駆動端子に共通の駆動信号を出力する駆動回路と、前記各々の半導体スイッチ素子の各正極端子同士を接続する正極導体と、前記各々の半導体スイッチ素子の各負極端子同士を接続する負極導体と、前記駆動回路から前記各々の半導体スイッチ素子の各制御極端子へ個別に接続するN個の第１の配線と、前記駆動回路から前記各々の半導体スイッチ素子の負極端子と同電位の各制御端子へ個別に接続するN個の第２の配線と、を備えた半導体スイッチ素子並列接続回路の駆動回路において、前記各々の半導体スイッチ素子に接続される前記第１の配線と前記第２の配線は定常動作時に互いの電流方向が逆方向となるように接続する二つの一次巻線と電流検出用の１個の二次巻線とを備えた電流検出用変流器を介して各々接続し、前記並列接続した各々の半導体スイッチ素子の過電流を検出する。
【００１６】
第６の発明においては、第５の発明における半導体スイッチ素子並列接続回路の駆動回路において、前記二つの一次巻線は前記第１の配線と前記第２の配線を磁性コアに１回又は複数回貫通させる構造とする。
【００１７】
第７の発明においては、第５又は第６の発明における半導体スイッチ素子並列接続回路の駆動回路において、前記電流検出用変流器の二次巻線の電流を整流して電圧信号に変換し、この電圧信号の電圧値が所定値を超えた時過電流と判定し、前記全ての半導体スイッチ素子へのオン信号をオフ信号へと変化させる。
【００１８】
第８の発明においては、第７の発明における半導体スイッチ素子並列接続回路の駆動回路において、前記オフ信号は前記半導体スイッチ素子の制御極端子と制御端子との間の電圧を零とする信号とする。
【発明の効果】
【００１９】
本発明では、並列接続されたスイッチング素子の負極端子と同電位の制御端子とゲート駆動回路とを接続する配線２個を電流検出用の磁気コアの一次巻線として定常時の電流方向が逆方向となるように配線し、過電流が発生した時には電流検出用の磁気コアの検出巻線で過電流を検出するようにしている。また、並列接続されたスイッチング素子の制御極端子とゲート駆動回路との接続線及び並列接続されたスイッチング素子の負極端子と同電位の制御端子とゲート駆動回路との接続線を磁気コアの一次巻線として配線し、過電流が発生した時には電流検出用の磁気コアの検出巻線で過電流を検出するようにしている。
この結果、定常時の磁気コアの励磁動作がなく、高周波スイッチング動作においても励磁による損失がなくなり、過電流発生時は検出巻線で確実に過電流を検出することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の（N−１）個の電流検出器を用いた２並列接続時の実施例を示す回路図である。
【図２】図１の実施例の定常動作時の動作波形例である。
【図３】図１の実施例の過電流時の動作説明図である。
【図４】図１の実施例の変形回路図である。
【図５】本発明の（N−１）個の電流検出器を用いた３並列接続時の実施例を示す回路図である。
【図６】本発明のN個の電流検出器を用いた２並列接続時の実施例を示す回路図である。
【図７】図６の実施例の定常状態時の動作波形例である。
【図８】図６の実施例の過電流時の動作説明図である。
【図９】本発明のN個の電流検出器を用いた３並列接続時の実施例を示す回路図である。
【図１０】従来の実施例を示す回路図である。
【図１１】図１０の過電流検出時の各部の波形例を示す。
【図１２】図１０の定常状態時の動作波形例を示す。
【発明を実施するための形態】
【００２１】
本発明の要点は、Ｎ（Ｎは２以上の整数）個の電圧駆動型半導体スイッチ素子を並列接続した回路の駆動回路において、ゲート駆動回路と各々の半導体スイッチ素子の駆動端子とを接続する配線に磁気コアを用いた電流検出器を接続し、定常状態では磁気コアを励磁しないように構成し、過電流発生時は電流検出巻線で過電流を検出できるようにしている点である。基本的な構成は、２個の一次巻線と１個の検出巻線を備えた（Ｎ−１）個の電流検出器を用い、定常時はゲート駆動回路と半導体スイッチング素子２個の各々の負極端子と同電位の制御端子と接続する配線を、電流検出器の２個の一次巻線に逆方向の駆動電流を流すように配線する構成と、２個の一次巻線と１個の検出巻線を備えたＮ個の電流検出器を用い、ゲート駆動回路と各スイッチング素子の制御極端子及び負極端子と同電位の制御端子とを各々接続する配線を電流検出器の２個の一次巻線に逆方向の駆動電流を流すように配線する構成と、の二つの提案である。
【実施例１】
【００２２】
図１に、本発明の第1の実施例を示す。スイッチング素子の並列接続数Ｎを２とし、電流検出器として１個（（Ｎ−１）個）の変流器を用いた例である。スイッチング素子としてＩＧＢＴＴ１、Ｔ２を並列接続した上アームにおける実施例である。下アームにおいても同様に構成可能であるため、上アームについて説明する。請求項の記載では、スイッチング素子としてのＩＧＢＴのコレクタは正極端子、エミッタは負極端子、ゲートは制御極端子、ゲート駆動回路と接続するエミッタと同電位の端子を制御端子と呼ぶ。ＩＧＢＴＴ１のエミッタに接続された配線インダクタンスＬ１とＩＧＢＴＴ２のエミッタに接続された配線インダクタンスＬ２は、エミッタ同士を接続する導体のインダクタンスである。ＩＧＢＴの正極同士を接続する導体も存在するが、本発明では動作に影響されないので、省略する。
【００２３】
ＧＤＵがゲート駆動回路で、記載のない制御回路からのオンオフ信号をＩＧＢＴのゲート・エミッタ間をオンオフ制御するための信号に変換する機能を備える。正極ＰＧ、負極ＧＮ及び零極Ｍを備えたゲート駆動用電源ＧＰＳから抵抗Ｒ１、Ｒ２、トランジスタＱｆ、Ｑｒを介してｇ端子にｅ端子の電圧零を基準にしてオンオフ信号に応じた正負の電圧を出力する。ゲート駆動回路ＧＤＵの出力端子ｇは、ゲート抵抗Ｒｇ１を介してＩＧＢＴＴ１のゲート（制御極端子）に、ゲート抵抗Ｒｇ２を介してＩＧＢＴＴ３のゲート（制御極端子）に、ｅ端子は各々ＩＧＢＴＴ１のエミッタ（負極端子と同電位の制御端子）とＩＧＢＴＴ２のエミッタ（負極端子と同電位の制御端子）に、各々個別に配線される。ｅ端子とＩＧＢＴＴ１のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴの第1の一次巻線の端子Ｌ１、Ｋ１がこの順序で、ｅ端子とＩＧＢＴＴ２のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴの第２の一次巻線の端子Ｋ２、Ｌ２がこの順序で、各々接続される。ここで、電流検出器ＣＴの第1の一次巻線（Ｋ１、Ｌ１）を通過する電流方向と第２の一次巻線（Ｋ２、Ｌ２）を通過する電流方向とは各ＩＧＢＴに電流が平衡して流れる定常状態では逆方向となるように接続する。
【００２４】
また、電流検出器ＣＴの検出巻線（端子ａ、ｂ）には整流回路と抵抗からなる電流検出回路Ｉｄｔが、電流検出回路Ｉｄｔの出力には電圧比較器ＣＰのプラス端子（＋）が、電圧比較器ＣＰの出力にはＤフリップフロップＤＦのクロック端子が、ＤフリップフロップＤＦのＱ出力端子には増幅器ＡＭが、各々接続される。また、電圧比較器ＣＰのマイナス端子（−）には基準電圧Ｖｒｅｆが、ＤフリップフロップＤＦのＤ端子には、制御回路の正極電源Ｖｃ（Ｈレベルの電圧）が、各々接続される。
【００２５】
このような構成において、上下アームのＩＧＢＴに何らかの原因で同時にオン信号が入力されると上下アーム短絡電流が流れ、ＩＧＢＴが過電流破壊されることになる。本回路構成において、上アームのＩＧＢＴＴ１に過電流が流れた場合の過電流検出動作を図３に基づいて説明する。上アームのＩＧＢＴＴ１に過電流が流れると、配線インダクタンスＬ１に電圧ＶＬ１が誘起される。この電圧ＶＬ１は配線のインダクタンスをＬ１１、電流の時間的変化をｄｉ／ｄｔとすると、ＶＬ１＝Ｌ１１×ｄｉ／ｄｔとなる。この電圧が誘起されると、配線インダクタンスＬ１の電圧が電源となり、配線インダクタンスＬ１→電流検出器ＣＴの第1の一次巻線（端子Ｋ１、Ｌ１）→電流検出器ＣＴの第２の一次巻線（端子Ｋ２、Ｌ２）→配線インダクタンスＬ２→配線インダクタンスＬ１の経路で電流が流れる。この結果、電流検出器ＣＴの第1の一次巻線（Ｋ１、Ｌ１）と第２の一次巻線（Ｋ２、Ｌ２）には同じ方向に電流が流れ、電流検出器ＣＴの磁気コアを励磁し、検出巻線（端子ａ、ｂ）には、一次巻線と検出巻線の巻数比で決まる電流が流れる。
【００２６】
この電流を電流検出回路Ｉｄｔで整流後抵抗を介して電流値に応じた電圧に変換する。この電圧を電圧比較器ＣＰで基準値Ｖｒｅｆと比較することにより過電流が流れたことを判定する。過電流が流れると電圧比較器ＣＰの出力はハイ（Ｈ）信号となり、Ｄフリップフロップのクロック端子に入力される。ＤフリップフロップではＤ端子に制御電源電圧のＨレベルの電圧が接続されており、クロック端子への入力信号によりＱ出力端子はハイ（Ｈ）レベルとなる。この信号を増幅回路ＡＭで増幅して、ゲート駆動回路のトランジスタＱ１を動作させ、ゲート駆動回路の出力端子ｇの電圧を零（Ｍ点の電圧）に降下させて、ＩＧＢＴＴ１、Ｔ２をオフさせる。この時ＩＧＢＴＴ１は過電流を遮断することになるので、オフ時のゲート電圧は通常動作時の負電圧ではなく、零電圧に降下させることにより、遮断時のサージ電圧を抑制することが可能となる。
【００２７】
上アームのＩＧＢＴＴ２に過電流が流れた場合も同様の原理で検出することができる。上アームのＩＧＢＴＴ２に過電流が流れると、配線インダクタンスＬ２に電圧が誘起される。この電圧が誘起されると、配線インダクタンスＬ２の誘起電圧が電源となり、配線インダクタンスＬ２→電流検出器ＣＴの第２の一次巻線（端子Ｌ２、Ｋ２）→電流検出器ＣＴの第１の一次巻線（端子Ｌ１、Ｋ１）→配線インダクタンスＬ１→配線インダクタンスＬ２の経路で電流が流れる。この結果、電流検出器ＣＴの二つの一次巻線の電流方向は同じとなり、ＩＧＢＴＴ１に過電流が流れた場合と同様に過電流を検出することができる。電流検出器ＣＴの二つの一次巻線の流れる電流方向は同じであるが、ＩＧＢＴＴ１に過電流が流れた場合とは逆の方向となる。このため、電流検出回路Ｉｄｔでは電流方向が違っても同じように検出するために、整流回路と抵抗を用いた回路構成としている。
【００２８】
尚、電流検出器ＣＴの一次巻線は端子Ｋ１、Ｌ１を備えた第１の巻線と端子Ｋ２、Ｌ２を備えた第２の巻線とを備えた形態で記述したが、ゲート駆動回路のｅ端子とＩＧＢＴＴ１のエミッタと接続する配線及びゲート駆動回路のｅ端子とＩＧＢＴＴ２のエミッタと接続する配線を電流検出器の一次巻線として、磁気コアに１回又は複数回貫通させることにより実現できることは言うまでもない。
【００２９】
過電流が流れていない定常状態では、図２に示すように、オン信号指令でゲート電圧を立ち上げる時に、電流検出器ＣＴの第1の巻線（端子Ｋ１、Ｌ１）の電流方向はＩＧＢＴＴ１のエミッタからゲート駆動回路のｅ端子に向かう方向で、電流検出器ＣＴの第２の一次巻線（端子Ｋ２、Ｌ２）の電流方向はＩＧＢＴＴ２のエミッタからゲート駆動回路のｅ端子に向かう方向で、電流検出器ＣＴの二つの一次巻線の電流の極性は逆の方向となり、電流検出器ＣＴの磁気コアは励磁されない。また、オフ信号指令でゲート電圧を立ち下げる時に、電流検出器ＣＴの第1の一次巻線（端子Ｋ１、Ｌ１）の電流方向はゲート駆動回路のｅ端子からＩＧＢＴＴ１のエミッタに向かう方向で、電流検出器ＣＴ第２の一次巻線の電流方向はゲート駆動回路のｅ端子からＩＧＢＴＴ２のエミッタに向かう方向となり、電流検出器ＣＴの二つの一次巻線の電流の極性は逆の方向で、電流検出器ＣＴの磁気コアは励磁されない。従って、この構成においては、定常状態では、電流検出器の磁気コアは励磁されずに、励磁損失の低減とゲート駆動用電源容量の低減を図ることが可能となる。
【実施例２】
【００３０】
図４に、本発明の第２の実施例を示す。実施例１との違いは、ゲート駆動回路ＧＤＵのｅ端子とＩＧＢＴＴ１、Ｔ２の制御端子（エミッタと同電位の端子）との間に挿入する電流検出器ＣＴの接続方法の違いである。実施例１では、ｅ端子とＩＧＢＴＴ１のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴの第1の一次巻線（端子Ｌ１、Ｋ１）が、ｅ端子とＩＧＢＴＴ２のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴの第２の一次巻線（端子Ｋ２、Ｌ２）が、各々接続されているが、第２の実施例では、ｅ端子とＩＧＢＴＴ１のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴの第1の一次巻線（端子Ｋ１、Ｌ１）がこの順序で、ｅ端子とＩＧＢＴＴ２のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴの第２の一次巻線（端子Ｌ２、Ｋ２）がこの順序で、各々接続される。
【００３１】
第１の実施例とは過電流時の一次巻線の電流方向が逆方向となるが、検出巻線（端子ａ、ｂ）の出力に整流回路と抵抗からなる電流検出回路Ｉｄｔを用いているため、実施例１と同様に過電流を検出し、半導体スイッチング素子をオフさせることができる。また、定常状態では、電流検出器の磁気コアは励磁されることがなく、励磁損失の低減とゲート駆動用電源容量の低減を図ることが可能となる。
【実施例３】
【００３２】
図５に、本発明の第３の実施例を示す。スイッチング素子の並列接続数Ｎを３とし、電流検出器として２個（（Ｎ−１）個）の変流器を用いた例である。ＩＧＢＴＴ１のエミッタに接続された配線インダクタンスＬ１、ＩＧＢＴＴ２のエミッタに接続された配線インダクタンスＬ２及びＩＧＢＴＴ３のエミッタに接続された配線インダクタンスＬ３は、エミッタ同士を接続する導体のインダクタンスである。ＩＧＢＴの正極同士を接続する導体も存在するが、本発明では動作に影響されないので、省略する。
【００３３】
実施例１、２との違いは、スイッチング素子数の違いに伴うゲート駆動回路とスイッチング素子との間に挿入する電流検出器の配線方法である。ゲート駆動回路ＧＤＵの出力端子ｇは、ゲート抵抗Ｒｇ１を介してＩＧＢＴＴ１のゲート（制御極端子）に、ゲート抵抗Ｒｇ２を介してＩＧＢＴＴ３のゲート（制御極端子）に、ゲート抵抗Ｒｇ３を介してＩＧＢＴＴ３のゲート（制御極端子）に、各々配線される。また、ｅ端子は各々ＩＧＢＴＴ１のエミッタ（負極端子と同電位の制御端子）、ＩＧＢＴＴ２のエミッタ（負極端子と同電位の制御端子）及びＩＧＢＴＴ３のエミッタ（負極端子と同電位の制御端子）に、各々個別に配線される。
【００３４】
ｅ端子とＩＧＢＴＴ１のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴ１の第1の一次巻線の端子Ｌ１、Ｋ１がこの順序で、ｅ端子とＩＧＢＴＴ２のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴ１の第２の一次巻線の端子Ｋ２、Ｌ２と電流検出器ＣＴ２の第１の一次巻線の端子Ｌ１、Ｋ１とがこの順序で、ｅ端子とＩＧＢＴＴ３のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴ２の第２の一次巻線の端子Ｋ２、Ｌ２が、各々接続される。
【００３５】
ここで、電流検出器ＣＴ１の第1の一次巻線（Ｋ１、Ｌ１）を通過する電流方向と第２の一次巻線（Ｋ２、Ｌ２）を通過する電流方向と、電流検出器ＣＴ２の第1の一次巻線（Ｋ１、Ｌ１）を通過する電流方向と第２の一次巻線（Ｋ２、Ｌ２）を通過する電流方向とは、各ＩＧＢＴに電流が平衡して流れる定常状態では逆方向となるように接続する。また、電流検出器ＣＴ１の検出巻線（端子ａ、ｂ）には整流回路と抵抗からなる電流検出回路Ｉｄｔ１が、電流検出器ＣＴ２の検出巻線（端子ａ、ｂ）には整流回路と抵抗からなる電流検出回路Ｉｄｔ２が接続される。電流検出回路Ｉｄｔ１の出力と電流検出回路Ｉｄｔ２の出力とは各々ダイオードＤ１とＤ２を介して電圧比較器ＣＰのプラス端子（＋）に、電圧比較器ＣＰの出力にはＤフリップフロップＤＦのクロック端子が、ＤフリップフロップＤＦのＱ出力端子には増幅器ＡＭが、各々接続される。また、電圧比較器ＣＰのマイナス端子（−）には基準電圧Ｖｒｅｆが、ＤフリップフロップＤＦのＤ端子には、制御回路の正極電源Ｖｃ（Ｈレベルの電圧）が、各々接続される。
【００３６】
このような構成において、上下アームのＩＧＢＴに何らかの原因で同時にオン信号が入力されると上下アーム短絡電流が流れ、ＩＧＢＴが過電流破壊されることになる。本回路構成において、上アームのＩＧＢＴＴ１に過電流が流れた場合の過電流検出動作を説明する。上アームのＩＧＢＴＴ１に過電流が流れると、配線インダクタンスＬ１に電圧ＶＬ１が誘起される。この電圧ＶＬ１は配線のインダクタンスをＬ１１、電流の時間的変化をｄｉ／ｄｔとすると、ＶＬ１＝Ｌ１１×ｄｉ／ｄｔとなる。
【００３７】
この電圧が誘起されると、配線インダクタンスＬ１の電圧が電源となり、配線インダクタンスＬ１→電流検出器ＣＴ１の第1の一次巻線（端子Ｋ１、Ｌ１）→電流検出器ＣＴ１の第２の一次巻線（端子Ｋ２、Ｌ２）→電流検出器ＣＴ２の第1の一次巻線（端子Ｌ１、Ｋ１）→配線インダクタンスＬ２→配線インダクタンスＬ１の経路と、配線インダクタンスＬ１→電流検出器ＣＴ１の第1の一次巻線（端子Ｋ１、Ｌ１）→電流検出器ＣＴ２の第２の一次巻線（端子Ｋ２、Ｌ２）→配線インダクタンスＬ３→配線インダクタンスＬ１の経路と、で電流が流れる。この結果、電流検出器ＣＴ１の第1の一次巻線（Ｋ１、Ｌ１）と第２の一次巻線（Ｋ２、Ｌ２）には同じ方向に電流が流れ、電流検出器ＣＴ１の磁気コアを励磁し、検出巻線（端子ａ、ｂ）には、一次巻線と検出巻線の巻数比で決まる電流が流れる。
【００３８】
また、ＩＧＢＴＴ２に過電流が流れた場合には、配線インダクタンスＬ２に電圧ＶＬ２が誘起される。この電圧ＶＬ２は配線のインダクタンスをＬ１２、電流の時間的変化をｄｉ／ｄｔとすると、ＶＬ２＝Ｌ１２×ｄｉ／ｄｔとなる。この電圧が誘起されると、配線インダクタンスＬ２の誘起電圧が電源となり、配線インダクタンスＬ２→電流検出器ＣＴ２の第1の一次巻線（端子Ｋ１、Ｌ１）→電流検出器ＣＴ１の第２の一次巻線（端子Ｌ２、Ｋ２）→電流検出器ＣＴ１の第１の一次巻線（端子Ｌ１、Ｋ１）→配線インダクタンスＬ１→配線インダクタンスＬ２の経路と、配線インダクタンスＬ２→電流検出器ＣＴ２の第1の一次巻線（端子Ｋ１、Ｌ１）→電流検出器ＣＴ１の第２の一次巻線（端子Ｌ２、Ｋ２）→電流検出器ＣＴ２の第２の一次巻線（端子Ｋ２、Ｌ２）→配線インダクタンスＬ３→配線インダクタンスＬ２の経路で電流が流れる。
【００３９】
この結果、電流検出器ＣＴ１の第２の一次巻線（Ｌ２、Ｋ２）と第１の一次巻線（Ｌ１、Ｋ１）及び電流検出器ＣＴ２の第１の一次巻線（Ｋ１、Ｌ１）と第２の一次巻線（Ｋ２、Ｌ２）には同じ方向に電流が流れ、電流検出器ＣＴ１及びＣＴ２の磁気コアを励磁し、検出巻線（端子ａ、ｂ）には、一次巻線と検出巻線の巻数比で決まる電流が流れる。
【００４０】
また、ＩＧＢＴＴ３に過電流が流れると、配線インダクタンスＬ３に電圧ＶＬ３が誘起される。この電圧ＶＬ３は配線のインダクタンスをＬ１３、電流の時間的変化をｄｉ／ｄｔとすると、ＶＬ３＝Ｌ１３×ｄｉ／ｄｔとなる。この電圧が誘起されると、配線インダクタンスＬ３の電圧が電源となり、配線インダクタンスＬ３→電流検出器ＣＴ２の第２の一次巻線（端子Ｌ２、Ｋ２）→電流検出器ＣＴ１の第１の一次巻線（端子Ｌ１、Ｋ１）→配線インダクタンスＬ１→配線インダクタンスＬ３の経路と、配線インダクタンスＬ３→電流検出器ＣＴ２の第２の一次巻線（端子Ｌ２、Ｋ２）→電流検出器ＣＴ１の第２の一次巻線（端子Ｋ２、Ｌ２）→電流検出器ＣＴ２の第１の一次巻線（端子Ｌ１、Ｋ１）→配線インダクタンスＬ２→配線インダクタンスＬ３の経路と、で電流が流れる。この結果、電流検出器ＣＴ２の第1の一次巻線（Ｌ１、Ｋ１）と第２の一次巻線（Ｌ２、Ｋ２）には同じ方向に電流が流れ、電流検出器ＣＴ２の磁気コアを励磁し、検出巻線（端子ａ、ｂ）には、一次巻線と検出巻線の巻数比で決まる電流が流れる。
【００４１】
これらの電流を電流検出回路Ｉｄｔ１とＩｄｔ２で整流後抵抗を介して電流値に応じた電圧に変換する。この電圧をダイオードＤ１とＤ２を介して電圧比較器ＣＰの＋端子に入力し基準値Ｖｒｅｆと比較することにより過電流が流れたことを判定する。過電流が流れると電圧比較器ＣＰの出力はハイ（Ｈ）信号となり、Ｄフリップフロップのクロック端子に入力される。ＤフリップフロップではＤ端子に制御電源電圧のＨレベルの電圧が接続されており、クロック端子への入力信号によりＱ出力端子はハイ（Ｈ）レベルとなる。この信号を増幅回路ＡＭで増幅して、ゲート駆動回路のトランジスタＱ１を動作させ、ゲート駆動回路の出力端子ｇの電圧を零（Ｍ点の電圧）に降下させて、ＩＧＢＴＴ１、Ｔ２をオフさせる。この時ＩＧＢＴＴ１は過電流を遮断することになるので、オフ時のゲート電圧は通常動作時の負電圧ではなく、零電圧に降下させることにより、遮断時のサージ電圧を抑制することが可能となる。尚、電流検出器の接続方法はスイッチング素子（ＩＧＢＴ）の何れか２素子のエミッタ（制御端子）とゲート駆動回路のｅ端子とを接続する接続線が電流検出器の二つの一次巻線それぞれを介して接続されれば良い。
【００４２】
過電流が流れていない定常状態では、実施例１、２と同様に、オン信号指令でゲート電圧を立ち上げる時及びオフ信号指令でゲート電圧を立ち下げる時共に電流検出器ＣＴ１及びＣＴ２の第１の一次巻線の電流方向と第２の一次巻線の電流方向とは逆方向となり、電流検出器ＣＴ１及びＣＴ２の磁気コアは励磁されない。従って、この構成においては、定常状態では、電流検出器の磁気コアは励磁されずに、励磁損失の低減とゲート駆動用電源容量の低減を図ることが可能となる。
【実施例４】
【００４３】
図６に、本発明の第４の実施例を示す。スイッチング素子（ＩＧＢＴ）を２個並列接続した時の構成で、電流検出器の使用数とスイッチング素子の使用数は同じである。
ＩＧＢＴＴ１のエミッタに接続された配線インダクタンスＬ１とＩＧＢＴＴ２のエミッタに接続された配線インダクタンスＬ２は、エミッタ同士を接続する導体のインダクタンスである。ＩＧＢＴの正極同士を接続する導体も存在するが、本発明では動作に影響されないので、省略する。
【００４４】
ＧＤＵがゲート駆動回路で、記載のない制御回路からのオンオフ信号をＩＧＢＴのゲート・エミッタ間をオンオフ制御するための信号に変換する機能を備える。正極ＰＧ、負極ＧＮ及び零極Ｍを備えたゲート駆動用電源ＧＰＳから抵抗Ｒ１、Ｒ２、トランジスタＱｆ、Ｑｒを介してｇ端子にｅ端子電圧を零としたオンオフ信号に応じた正負の電圧を出力する。ゲート駆動回路ＧＤＵの出力端子ｇは、ゲート抵抗Ｒｇ１を介してＩＧＢＴＴ１のゲート（制御極端子）に、ゲート抵抗Ｒｇ２を介してＩＧＢＴＴ２のゲート（制御極端子）に、ｅ端子は各々ＩＧＢＴＴ１のエミッタ（負極端子と同電位の制御端子）とＩＧＢＴＴ２のエミッタ（負極端子と同電位の制御端子）に、各々個別に配線される。
【００４５】
ｇ端子とＩＧＢＴＴ１のゲートを接続する配線は電流検出器ＣＴ１の第１の一次巻線端子（Ｌ１、Ｋ１）を介して、ｅ端子とＩＧＢＴＴ１のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴ１の第２の一次巻線の端子Ｌ２、Ｋ２を介して、各々接続される。また、ｇ端子とＩＧＢＴＴ２のゲートを接続する配線は電流検出器ＣＴ２の第１の一次巻線端子（Ｌ１、Ｋ１）を介して、ｅ端子とＩＧＢＴＴ１のエミッタ（負極端子と同電位の制御端子）を接続する配線には電流検出器ＣＴ２の第２の一次巻線の端子Ｌ２、Ｋ２を介して、各々接続される。
【００４６】
ここで、電流検出器ＣＴ１、ＣＴ２の第1の一次巻線（Ｋ１、Ｌ１）を通過する電流方向と第２の一次巻線（Ｋ２、Ｌ２）を通過する電流方向とは各ＩＧＢＴに電流が平衡して流れる定常状態では逆方向となるように接続する。また、電流検出器ＣＴ１、ＣＴ２の検出巻線（端子ａ、ｂ）には整流回路と抵抗からなる電流検出回路Ｉｄｔ１、Ｉｄｔ２が、電流検出回路Ｉｄｔ１、Ｉｄｔ２の出力にはダイオードＤ１、Ｄ２を介して電圧比較器ＣＰのプラス端子（＋）が、電圧比較器ＣＰの出力にはＤフリップフロップＤＦのクロック端子が、ＤフリップフロップＤＦのＱ出力端子には増幅器ＡＭが、各々接続される。また、電圧比較器ＣＰのマイナス端子（−）には基準電圧Ｖｒｅｆが、ＤフリップフロップＤＦのＤ端子には、制御回路の正極電源Ｖｃ（Ｈレベルの電圧）が、各々接続される。
【００４７】
このような構成において、上下アームのＩＧＢＴに何らかの原因で同時にオン信号が入力されると上下アーム短絡電流が流れ、ＩＧＢＴが過電流破壊されることになる。
【００４８】
本回路構成において、上アームのＩＧＢＴＴ１に過電流が流れた場合の過電流検出動作を図８に基づいて説明する。上アームのＩＧＢＴＴ１に過電流が流れると、配線インダクタンスＬ１に電圧ＶＬ１が誘起される。この電圧ＶＬ１は配線のインダクタンスをＬ１１、電流の時間的変化をｄｉ／ｄｔとすると、ＶＬ１＝Ｌ１１×ｄｉ／ｄｔとなる。この電圧が誘起されると、配線インダクタンスＬ１の電圧が電源となり、配線インダクタンスＬ１→電流検出器ＣＴ１の第２の一次巻線（端子Ｋ２、Ｌ２）→電流検出器ＣＴ２の第２の一次巻線（端子Ｌ２、Ｋ２）→配線インダクタンスＬ２→配線インダクタンスＬ１の経路で電流が流れる。
【００４９】
この結果、電流検出器ＣＴ１とＣＴ２の磁気コアを励磁し、検出巻線（端子ａ、ｂ）には、一次巻線と検出巻線の巻数比で決まる電流が流れる。この電流を電流検出回路Ｉｄｔ１、Ｉｄｔ２で整流後抵抗を介して電流値に応じた電圧に変換する。この電圧を電圧比較器ＣＰで基準値Ｖｒｅｆと比較することにより過電流が流れたことを判定する。過電流が流れると電圧比較器ＣＰの出力はハイ（Ｈ）信号となり、Ｄフリップフロップのクロック端子に入力される。ＤフリップフロップではＤ端子に制御電源電圧のＨレベルの電圧が接続されており、クロック端子への入力信号によりＱ出力端子はハイ（Ｈ）レベルとなる。この信号を増幅回路ＡＭで増幅して、ゲート駆動回路のトランジスタＱ１を動作させ、ゲート駆動回路の出力端子ｇの電圧を零（Ｍ点の電圧）に降下させて、ＩＧＢＴＴ１、Ｔ２をオフさせる。この時ＩＧＢＴＴ１は過電流を遮断することになるので、オフ時のゲート電圧は通常動作時の負電圧ではなく、零電圧に降下させることにより、遮断時のサージ電圧を抑制することが可能となる。
【００５０】
ＩＧＢＴＴ２に過電流が流れると、配線インダクタンスＬ２に電圧ＶＬ２が誘起される。この電圧ＶＬ２は配線のインダクタンスをＬ１２、電流の時間的変化をｄｉ／ｄｔとすると、ＶＬ１＝Ｌ１２×ｄｉ／ｄｔとなる。この電圧が誘起されると、配線インダクタンスＬ２の電圧が電源となり、配線インダクタンスＬ２→電流検出器ＣＴ２の第２の一次巻線（端子Ｋ２、Ｌ２）→電流検出器ＣＴ１の第２の一次巻線（端子Ｌ２、Ｋ２）→配線インダクタンスＬ１→配線インダクタンスＬ２の経路で電流が流れる。この結果、電流検出器ＣＴ１とＣＴ２の磁気コアを励磁し、検出巻線（端子ａ、ｂ）には、一次巻線と検出巻線の巻数比で決まる電流が流れる。これ以降の動作は、ＩＧＢＴＴ１に過電流が流れた時と同様である。
【００５１】
過電流が流れていない定常状態では、図７に示すように、オン信号指令でゲート電圧を立ち上げる時及びオフ信号指令でゲート電圧を立ち下げる時共に電流検出器ＣＴ１及びＣＴ２の第１の一次巻線の電流方向と第２の一次巻線の電流方向とは逆方向となり、電流検出器ＣＴ１及びＣＴ２の磁気コアは励磁されない。従って、この構成においては、定常状態では、電流検出器の磁気コアは励磁されずに、励磁損失の低減とゲート駆動用電源容量の低減を図ることが可能となる。
【実施例５】
【００５２】
図９に、本発明の第５の実施例を示す。第４の実施例において、スイッチング素子（ＩＧＢＴ）を３個並列接続した時の構成で、電流検出器の使用数とスイッチング素子の使用数は同じである。
ＩＧＢＴＴ１のエミッタに接続された配線インダクタンスＬ１、ＩＧＢＴＴ２のエミッタに接続された配線インダクタンスＬ２及びＩＧＢＴＴ３のエミッタに接続された配線インダクタンスＬ３は、エミッタ同士を接続する導体のインダクタンスである。ＩＧＢＴの正極同士を接続する導体も存在するが、本発明では動作に影響されないので、省略する。
【００５３】
スイッチング素子（ＩＧＢＴ）を３個並列接続した構成では、第４の実施例に対して、ゲート抵抗Ｒｇ３、電流検出器ＣＴ３、電流検出回路Ｉｄｔ３及びダイオードＤ３が追加される。この他の構成は実施例４と同じである。動作は第４の実施例と同様で、何れかのＩＧＢＴに過電流が流れると、これを検出してゲート駆動回路でオン信号をオフ信号に切替えて全てのＩＧＢＴをオフさせる。また、過電流が流れていない定常状態では各電流検出器は励磁されないので、励磁損失の低減とゲート駆動用電源容量の低減を図ることが可能となる。
尚、上記実施例では、過電流を検出してゲート駆動回路内でオン信号をオフ信号に切替えているが、過電流検出信号を外部の制御回路に送出し、制御回路からシステム全体を停止させるようにすることも可能である。
【産業上の利用可能性】
【００５４】
本発明は、半導体スイッチング素子を並列接続して用いる場合の過電流保護に関するものであり、直流電源装置、交流電源装置、インバータ、無停電電源装置（ＵＰＳ）などへの適用が可能である。
【符号の説明】
【００５５】
Ｔ１〜Ｔ３、２，３、６，７・・・ＩＧＢＴ（スイッチング素子）
Ｌ１〜Ｌ３、４、５、８、９・・・配線インダクタンス
ＧＤＵ、１１・・・ゲート駆動回路          ２１、２２・・・極性検出器
３１、３２・・・過電流検出器          ２３・・・排他的論理和素子
１２、１３、ＣＴ、ＣＴ１〜ＣＴ３・・・電流検出器
３３・・・論理和素子          ３４・・・論理積素子
Ｒｇ１〜Ｒｇ３・・・ゲート抵抗            Ｒ１〜Ｒ３・・・抵抗
Ｉｄｔ、Ｉｄｔ１〜Ｉｄｔ３・・・電流検出回路
Ｄ１〜Ｄ３・・・ダイオード          ＣＰ・・・電圧比較器
ＤＦ・・・Ｄフリップフロップ          ＡＭ・・・増幅器
ＧＰＳ・・・ゲート駆動電源          Ｑｆ，Ｑｒ、Ｑ１・・・トランジスタ
【図１】
2015149828.tif 000003
【図２】
2015149828.tif 000004
【図３】
2015149828.tif 000005
【図４】
2015149828.tif 000006
【図５】
2015149828.tif 000007
【図６】
2015149828.tif 000008
【図７】
2015149828.tif 000009
【図８】
2015149828.tif 000010
【図９】
2015149828.tif 000011
【図１０】
2015149828.tif 000012
【図１１】
2015149828.tif 000013
【図１２】
2015149828.tif 000014