(57)【要約】【課題】従来技術であるトレリスシェイピング（ＴＳ）は、他のピーク電力低減法である選択マッピング法などと比較しても、必要な計算量に対して非常に良好な瞬時ピーク電力の低減性能を示す。しかしながら、ＴＳを含む通信システム、すなわち、通信路の符号化および送信シンボル変調を連接した送信・変調システムでは、受信装置側の受信処理に大きな負担が掛っており、無線装置の構成を複雑化していた。【解決手段】本発明の信号制御方法および無線装置では、信号制御を行うためのビットと、情報ビットとが分離して処理される構成を有する。このため、本発明によって信号制御を受けた送信信号を受信・復号する時の、軟判定出力の導出処理に関する複雑性は、従来技術のＴＳに比べて小さくなる。本発明は、従来技術におけるトレリスシェイピングが、送信側におけるピーク電力の抑制、すなわちＰＡＲの低減にのみ着目して、受信側における性能とのバランスを欠いていた状況に対して、新しい視点からその解決策を提供する。【選択図】図８
2015149673.tif 000002
【特許請求の範囲】
【請求項１】
情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置において、
前記変調部は、
前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の１つに対応することになる複数のビットからなる情報ビット列に順次分割する手段と、
前記信号制御のための少なくとも１ビットからなる制御ビットを順次生成する手段であって、前記順次生成されるＮ組の前記制御ビットの各々は、過去の（Ｋ−１）個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の１組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の１つから伸びるブランチは、候補となる制御ビットのみに対応している、制御ビットを生成する手段と、
前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成する変調器と
を備え、
前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定されることを特徴とする無線装置。
【請求項２】
前記少なくとも１ビットからなる制御ビットは、前記変調器への前記入力ビット列の上位側ビットを構成し、
前記情報ビット列は、前記変調器への前記入力ビット列の前記上位側ビットを除いた下位側ビットを構成することを特徴とする請求項１に記載の無線装置。
【請求項３】
前記トレリス構造は、前記Ｎ組の制御ビットに対応するＮ個のステージの状態の遷移を表しており、  
各状態から伸びた、次のステージの制御ビットの候補に対応したｎ本のブランチを有し、
ある状態は過去のステージのｎ個の状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存され、
Ｎ番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記Ｎ組の制御ビットが決定されること
を特徴とする請求項１または２に記載の無線装置。
【請求項４】
前記少なくとも１ビットからなる制御ビットは、前記変調器への前記入力ビット列の最上位ビット（ＭＳＢ）を構成し、
前記情報ビット列は、前記変調器への前記入力ビット列の前記ＭＳＢを除いた下位側ビットを構成することを特徴とする請求項１に記載の無線装置。
【請求項５】
前記トレリス構造は、前記Ｎ組の制御ビットに対応するＮ個のステージの状態の遷移を表しており、  
各状態から伸びた、次のステージの制御ビットの候補となる０または１に対応した２本のブランチを有し、
ある状態は過去のステージの２つの状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存され、
Ｎ番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記Ｎ組の制御ビットが決定されること
を特徴とする請求項４に記載の無線装置。
【請求項６】
前記送信信号は、直交周波数分割多重（ＯＦＤＭ）信号であって、
前記Ｎ組の前記制御ビットは、前記ＯＦＤＭ信号のＮ組のサブキャリアに対応し、
前記トレリス構造に基づく前記制御ビット列を一括して処理して前記シンボル列を生成して、前記ＯＦＤＭ信号のシンボル時間の時間信号を形成されることを特徴とする請求項１乃至５いずれかに記載の無線装置。
【請求項７】
前記送信信号は、シングルキャリア方式の送信信号であって、
前記トレリス構造に基づく前記Ｎ組の前記制御ビットを一括して処理して前記シンボル列が生成され、前記シングルキャリア方式の送信信号のＮシンボル分に対応する時間信号が形成されることを特徴とする請求項１乃至５いずれかに記載の無線装置。
【請求項８】
情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置において、信号制御を行う方法において、
前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の１つに対応することになる複数のビットからなる情報ビット列に分割するステップと、
前記信号制御のための少なくとも１ビットからなる制御ビットを順次生成するステップであって、前記順次生成されるＮ組の前記制御ビットの各々は、記憶手段に保存された過去の（Ｋ−１）個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の１組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の１つから伸びるブランチは、候補となる制御ビットのみに対応している、制御ビットを生成するステップと、
前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成するステップと
を備え、
前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定されることを特徴とする信号制御方法。
【請求項９】
前記制御ビットを生成するステップは、
前記トレリス構造を構成するステップであって、
初期状態が０であり、
前記トレリス構造は、前記Ｎ組の制御ビットに対応するＮ個のステージの状態の遷移を表しており、各状態から伸びた、次のステージの制御ビットの候補に対応したｎ本のブランチを有し、
ある状態は過去のステージのｎ個の状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存されるよう、前記トレリス構造を構成するステップと、
Ｎ番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記Ｎ組の制御ビットを決定するステップと
を含むことを特徴とする請求項８に記載の信号制御方法。
【請求項１０】
前記少なくとも１ビットからなる制御ビットは、前記変調器への前記入力ビット列の最上位ビット（ＭＳＢ）を構成し、
前記情報ビット列は、前記変調器への前記入力ビット列の前記ＭＳＢを除いた下位側ビットを構成することを特徴とする請求項８または９に記載の信号制御方法。
【請求項１１】
前記送信信号は、直交周波数分割多重（ＯＦＤＭ）信号であって、
前記Ｎ組の前記制御ビットは、前記ＯＦＤＭ信号のＮ組のサブキャリアに対応し、
前記トレリス構造に基づく前記制御ビット列を一括して処理して前記シンボル列を生成して、前記ＯＦＤＭ信号のシンボル時間の時間信号が形成されることを特徴とする請求項８乃至１０いずれかに記載の信号制御方法。
【請求項１２】
前記送信信号は、シングルキャリア方式の送信信号であって、
前記トレリス構造に基づく前記Ｎ組の前記制御ビットを一括して処理して前記シンボル列が生成され、前記シングルキャリア方式の送信信号のＮシンボル分に対応する時間信号が形成されることを特徴とする請求項８乃至１０いずれかに記載の信号制御方法。
【請求項１３】
情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置において、
前記変調部は、
前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の１つに対応することになる複数のビットからなる情報ビット列に順次分割するよう構成されたデマルチプレクサと、
前記信号制御のための１ビットからなる制御ビットを順次生成するよう構成された制御ビットセレクタであって、前記順次生成されるＮ組の前記制御ビットの各々は、過去の（Ｋ−１）個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の１組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の１つから伸びるブランチは、候補となる制御ビットのみを出力するように構成された制御ビットセレクタと、
前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成するよう構成された変調器と
を備え、
前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定され、
前記制御ビットは、前記変調器への前記入力ビット列の最上位ビット（ＭＳＢ）構成し、
前記情報ビット列は、前記変調器への前記入力ビット列の前記ＭＳＢを除いた下位側ビットを構成することを特徴とする無線装置。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明は、信号制御の方法および信号制御方法を使った無線装置に関する。より詳細には、トレリス構造に基づく簡易なピーク電力低減を実現する方法および装置に関する。
【０００２】
新しい形態の無線端末であるスマートフォンの爆発的な普及とあわせて、日本をはじめ各所においてもＬＴＥ（Long Term Evolution）システムのサービスが開始された。ＬＴＥシステムにおいては、基地局からの下り無線信号の変調方式として、周波数選択性フェージング特性に優れた耐性を持つＯＦＤＭ（Orthogonal Frequency-Division Multiplexing）が採用されている。また、移動局からの上り無線信号の変調方式としては、シングルキャリア方式が採用されている。ＯＦＤＭは、周波数利用効率や周波数選択性フェージング環境下での受信特性におけるメリットがある反面、ＰＡＲ（Peak-to-Average power Ratio）特性が非常に悪いという欠点を持っている。すなわち、平均電力に対して瞬時ピーク電力の変動幅が大きいという欠点がある。
【０００３】
ＰＡＲ特性の悪い送信信号は、一般に広いダイナミックレンジを持つ信号である。つまり、電力増幅器で増幅される変調送信信号の包絡線変動が大きいことを意味している。第２世代移動通信システム（２Ｇ）では、包絡線変動の少ない線形変調方式であるπ／４シフトＱＰＳＫ変調または定包絡線変調方式であるＧＭＳＫ変調が採用されていた。包絡線変動が少ないかまたは包絡線が一定の変調信号を増幅する場合に、電力付加効率の高いＢ級増幅器やＣ級増幅器を使用することもできるからである。
【０００４】
一方、ＯＦＤＭにおいては、平均電力と瞬時ピーク電力との比であるＰＡＲ値は、１０ｄＢにも達する。これは、π／４シフトＱＰＳＫ変調のＰＡＲ値が約３ｄＢ程度であるのと比較して、非常に大きい値である。このＯＦＤＭ特有のＰＡＲ特性は、送信機の最終段において使用される電力増幅器（ＰＡ）に非常に高い線形性を要求することになる。電力増幅器の線形性が十分でない場合、すなわち電力増幅器に非線形性がある場合には、送信信号のひずみの発生や帯域外の不要輻射電力の増大といった問題が生じてくる。
【０００５】
図１は、電力増幅器における動作点を説明する図である。横軸には電力増幅器への入力電力レベルを、縦軸には電力増幅器からの出力電力レベルを示している。例えば、入力と出力との関係が直線となっている線形領域４において、平均入力電力レベルを動作点２に設定した場合には、非線形ひずみは発生しない。一方、平均入力電力レベルを、入力と出力との関係が飽和状態を示す非線形領域３に近づけた動作点１に設定した場合には、電力付加効率は良くなるものの、非線形ひずみが増える。このように、電力増幅器の動作点によって、電力付加効率およびひずみの発生は相反する要素となっている。
【０００６】
電力増幅器における非線形ひずみの発生を抑えるためには、線形領域において電力増幅器を動作させることが必要である。すなわち、図１に示したように、電力増幅時に瞬時ピーク電力に対応する包絡線を線形に保存するため、電力増幅器には大きな出力バックオフ（ＯＢＯ：Output Back-Off）が必要となる。一般的に言えば、図１の動作点２のように、ＰＡＲ値以上のバックオフ領域（線形領域２）において電力増幅器を動作させる必要がある。
【０００７】
既に述べたように、出力バックオフを大きく確保すると、電力増幅器の電力付加効率は悪化する。スマートフォンをはじめとしたバッテリ駆動する携帯端末においては、ますますの省電力が求められている。携帯端末のＣＰＵなどにおける消費電力低減も必要とされるが、依然として、無線回路の中で最大の電力消費を生じる電力増幅器の電力付加効率の低下は重大な問題である。また、平均電力レベルを基準に考えると、出力バックオフの確保のためには、最大出力電力レベルの大きい電力増幅器を使用することが必要となる。最大出力電力レベルの大きい電力増幅器は一般に高価であり、一般の携帯端末にこれを搭載するのは、コストの点からも難しい。
【０００８】
ＬＴＥシステムをさらに発展させた第４世代移動通信システム（４Ｇ）では、静止時で１［Ｇｂｐｓ］、移動時でも１００［Ｍｂｐｓ］という高速通信が実現されようとしている。周波数資源の枯渇を考慮すると、変調において高い周波数利用効率が求められる。例えば、１［Ｈｚ］あたり４〜１０［ｂｉｔ／ｓｅｃ］が周波数利用効率の目標とされていた。このような高い周波数利用効率を持つ変調を実現する手段として、ＱＡＭなどの多値変調が利用されている。シングルキャリア方式においても、ＱＡＭ変調を用いる場合にはＯＦＤＭほどではないがＰＡＲ特性が劣化するという問題がある。大容量伝送のためにＱＡＭ変調を用いると、大きな瞬時ピーク電力が生じる。このため、電力増幅器の動作点を下げて、電力増幅器の出力バックオフを大きく確保する必要が生じる。結果として、電力増幅器の電力付加効率は低下する。
【０００９】
一般に、シングルキャリア方式を用いた線形変調においては、波形整形フィルタからの出力信号には振幅変動が生じ、特にロールオフ率αが小さくなるとダイナミックレンジも大きくなる。ロールオフ係数が小さければ、周波数軸上において変調信号のスペクトル拡がりを抑えることができるので、周波数利用効率を向上させることができる。しかし、変調信号のダイナミックレンジは大きくなるために、瞬時ピーク電力が増大し、電力増幅器の付加効率の要請と相容れない。
【００１０】
上述のように、現在運用中のそして今後新たに導入される無線通信システムのいずれにおいても、無線端末における電力効率を向上させるための重要な課題として、引き続き信号の瞬時ピーク電力の低減が求められている。瞬時ピーク電力低減の要請を背景に、送信電力を低減するための従来技術として、シェイピングが知られている。このシェイピングは、変調後のシンボルの分布を正規分布に近づけ、平均電力を低減して、通信路容量に近づけることを指す。一般には、正規分布に近づけることに限らず、通信路の特性に対応して、変調シンボル（信号点）の分布が好ましくなるように、入力ビット系列を符号化している。
【００１１】
シェイピング技術の１つとして、トレリスシェイピングが良く知られている（非特許文献１を参照）。トレリスシェイピングでは、ビタビアルゴリズムにおける符号語検索メトリックを適切に定義することによって、任意のシェイピングが可能となる。トレリスシェイピングによって、平均電力の低減だけでなく、送信信号のダイナミックレンジを低減することが検討されている。トレリスシェイピングは、π／４シフトＱＰＳＫ変調の考え方を発展させたものである。すなわち、帯域制限前の時間信号において、連続する２点間の遷移角度の合計がより小さくなるように送信シンボル系列を符号化する。
【００１２】
畳み込み符号が有するトレリス構造を用いた、従来技術のトレリスシェイピングは、ＯＦＤＭ信号およびシングルキャリア方式の信号の両方に応用可能である。ＬＴＥや４Ｇを含めほとんどの無線通信規格においては、送信情報データに対する誤り訂正符号の適用が必須である。これに対応して、受信時における受信機における正確な復号のために軟判定復号を行う必要がある。しかしながら、トレリスシェイピングは、受信機において軟判定復号を行うための処理の複雑性が増すという問題を有している。受信処理の複雑性によって、信号処理のためのプロセッサ（例えばデジタル信号プロセッサＤＳＰ）等の回路規模、およびその電力消費が逆に増えてしまう。
【００１３】
以下、ＬＴＥシステムにおいても現在利用されており、本発明が適用可能なＯＦＤＭ信号およびシングルキャリア方式の信号の性質について概観する。さらに、従来技術のトレリスシェイピングの問題点について詳しく説明する。
【００１４】
図２は、従来技術および本発明を適用することができる無線通信システムにおける送信側のモデルを示す図である。図２では、無線通信装置の送信側の構成を一般的に示すのではなく、デジタル情報の変調および本発明に関連するピーク電力の低減のための符号化および信号操作に着目した送信側システムの構成を示している点に注意されたい。送信側システム１０は、入力信号として情報ビット列のｄｌが与えられ、出力信号として時間信号ｓｌを出力する。送信側システム１０は、誤り訂正符号化部（error correcting encoding）１１、インターリーバ（π）１２、ピーク電力低減および変調部（peak reduction and modulation）１３、オーバーサンプリングおよびＩＦＦＴ部（oversampling and IFFT）１４が、この順に接続されて構成されている。後述するように、本発明は無線通信装置の送信側システム１０におけるピーク電力低減および変調部１３に関連している。尚、送信システム１０は、基地局（ノードＢ）または移動局のいずれにも適用され得る。また、シングルキャリア方式の場合には、オーバーサンプリングおよびＩＦＦＴ部１４は、フィルタ部（filtering）１４に置き換えられる。
【００１５】
以下、システムの動作を説明する。いま、システムに入力されるｌ番目（ｌはアルファベットのエル）の情報ビット列ｄｌは、誤り訂正符号化部１１によって誤り訂正符号化され、符号語c′l が得られる。符号語c′l はインターリーバ１２によりインターリーブされて、ビット列ｃｌ が得られる。ビット列ｃｌは、ピーク電力低減および変調部１３により変調され、次式の変調されたデータシンボル列Ｘｌが得られる。
【００１６】
【数１】
2015149673.tif 000003
【００１７】
変調されたデータシンボル列Ｘｌは、ＯＦＤＭ方式のシステムの場合は、オーバーサンプリングおよびＩＦＦＴ部１４によって、オーバーサンプリングされたのち高速逆フーリエ変換（ＩＦＦＴ：Inverse Fast Fourier Transform）によって時間信号に変換される。シングルキャリア方式のシステムの場合は、フィルタ部１４において、変調されたデータシンボル列Ｘｌは、帯域制限のためにそのまま波形整形フィルタに通される。式（１）において、ＮはＯＦＤＭ信号におけるサブキャリア数またはシングルキャリア方式のシステムにおいて一度に一括して処理されるシンボル数とする。また、式（１）において
【００１８】
【数２】
2015149673.tif 000004
【００１９】
はＭ値の信号点の集合ＸＭのＮ次元ベクトルとする。
【００２０】
このとき、ｌ番目のデータシンボル列Ｘｌに対応した時間信号ｓｌ（ｔ）は、シングルキャリア方式システムの場合、次式によって表される。
【００２１】
【数３】
2015149673.tif 000005
【００２２】
式（２）において、Ｔ０はデータシンボルの配置時間間隔、ｆ（ｔ）は送信フィルタを表す。
【００２３】
また、ＯＦＤＭ方式のシステムの場合の時間信号は、次式によって表される。
【００２４】
【数４】
2015149673.tif 000006
【００２５】
ここで、Ｔｇはガードインターバル（ＧＩ）長、ＮＴ０はＧＩを除いたＯＦＤＭ信号の１シンボルの長さである。ＧＩは信号のピーク電力の分布に影響を与えることはなく、周波数選択性フェージングによるシンボル間干渉（ＩＳＩ：Inter-Symbol Interference）の除去のために用いられる。式（２）および式（３）を用いると、ｌ番目のデータシンボル列Ｘｌに対応するｓｌ（ｔ）を連続的に送信した時間信号ｓ（ｔ） は、次式によって表される。
【００２６】
【数５】
2015149673.tif 000007
【００２７】
ここで、Ｔｓ＝ ＮＴ０＋Ｔｇ であり、ｗ（ｔ） は窓関数を表す。ここでは、ｗ（ｔ） は長さＴｓの矩形窓とする。
【００２８】
図３は、ＯＦＤＭシステムにおけるサブキャリアと時間信号との関係を説明する図である。ＯＦＤＭシステムにおいては、図３の（ａ）に示したように、周波数の異なる複数のサブキャリアに情報が与えられる。図３の（ａ）では、最小周波数の第１番目のサブキャリア１５−１からＮ番目のサブキャリア１５−ＮまでのＮ個のサブキャリアが配置された構成例を示している。各サブキャリアに対して、Ｉ軸およびＱ軸規定される複素信号空間上の信号点が対応付けられる。サブキャリアに対する変調方式に応じて信号点の数（Ｍ値の信号点に対応）が決定され、伝送可能な情報ビットの数も決定される。
【００２９】
上述のように、ｌ番目のデータシンボル列ＸｌにおけるＭ値の信号点の集合ＸＭのＮ次元ベクトル（式（１）を参照）は、Ｎ個のサブキャリアの各々に割り当てられる信号点と対応している。さらに、図３の（ｂ）に示された時間信号１６−１、１６−２、１６−３は、それぞれ、オーバーサンプリングおよびＩＦＦＴ部１４によって生成される時間信号ｓｌ（ｔ）に対応する（式（３）を参照）。各時間信号１６−１、１６−２、１６−３は、ＯＦＤＭシンボル時間を持っており、時間信号１６−１がｌ番目のデータシンボル列Ｘｌに対応しているとすると、時間信号１６−２は（ｌ＋１）番目のデータシンボル列Ｘｌ＋１に対応することになる。ＯＦＤＭ方式においては、この時間信号が無線周波数に周波数変換された後での、無線信号の瞬時ピークが問題となる点に留意されたい。
【００３０】
図４は、従来技術および本発明を適用可能な無線通信システムにおける受信側の構成を示す図である。受信システム２０は、図２の送信側システム１０に対応するものである。受信システム２０は、ＦＦＴ部（またはフィルタ部）２１、ＬＬＲ計算部（calculating LLR）２２、デインタリーバ（π−１）２３、誤り訂正および復号部（Error correcting and decoding）２４がこの順に接続されている。受信システム２０の上述の各要素は、送信システム１０の各要素に対応している。
【００３１】
受信側システム２０においては、受信した信号ｓｌ（ｔ）に対して（図４ではハット記号を付けて表示、以下図４の説明では、式を除いて記号はハット記号を略して記載し、ハット付きの記載を括弧書きで加える）、ＯＦＤＭ方式のシステムでは高速フーリエ変換（ＦＦＴ）により処理が行われて、次式で表される受信データシンボル列Ｘｌが得られる。
【００３２】
【数６】
2015149673.tif 000008
【００３３】
尚、シングルキャリア方式のシステムにおいては、受信した信号ｓｌ（ｔ）に対して、ＦＦＴに代えてフィルタによる処理が行われる。
【００３４】
加法性ホワイトガウスノイズ（ＡＷＧＮ）チャネルの場合、受信データシンボル列は、雑音成分をＷｌ＝（Ｗｌ,０, Ｗｌ,１，・・，Ｗｌ,Ｎ−１） として、次式によって表される。
【００３５】
【数７】
2015149673.tif 000009
【００３６】
ただし、Ｗｌ,０, Ｗｌ,１，・・，Ｗｌ,Ｎ−１ は平均０、分散Ｗ０／２ の複素ガウス分布に従うｉ.ｉ.ｄ.（independent and identically distributed）な確率変数である。
【００３７】
Ｘｌ（ハット付き）は、対数尤度比（ＬＬＲ： Log Likelihood Ratio）を求めるためのＬＬＲ計算部２２に入力され、対応するＬＬＲであるＬｌ（ハット付き） が生成される。このＬＬＲは、さらにデインタリーバ２３でデインタリーブされ、Ｌ’ｌ（ハット付き）となる。Ｌ’ｌ（ハット付き）に対して、さらに、誤り訂正および復号部２４で復号を行ったのち、推定ビットであるｄｌ（ハット付き）を得ることができる。
【００３８】
最初にも述べたように、上述のＯＦＤＭ方式の信号またはシングルキャリア方式の信号は瞬時ピーク変動を持つ。この瞬時ピーク変動を抑えるためのシェイピング技術の１つとして、トレリスシェイピングが良く知られている。従来技術の一例として、トレリス構造をピーク電力低減に利用するトレリスシェイピング（ＴＳ： Trellis Shaping）について説明する。
【００３９】
図５は、トレリスシェイピングの動作を説明するための図である。図５のトレリスシェイピング処理部３０は、図２のピーク電力低減および変調部１３に対応する。ここでは、トレリスシェイピング（以下、簡単のためＴＳと表記する）の典型例として、符号化率１／２の畳み込み符号を用いて信号点の象限を選択するｓｉｇｎ-ｂｉｔシェイピング（非特許文献１）を例として、その動作を説明する。また以下の説明では、データシンボル列Ｘｌに対応した、特定のｌ番目のＯＦＤＭシンボル、または、シングルキャリア方式のシステムにおいて、シェイピング（信号制御）のために一括して処理を行う信号点を含む処理単位にのみ着目する。したがって、式（１）〜式（４）で説明した送信系列、送信時間信号の各変数からはインデックスｌを除くこととする。
【００４０】
ＴＳではまず、畳み込み符号の生成行列Ｇ、およびＧに対応するパリティ検査行列ＨＴおよびその左逆行列（ＨＴ）−１を準備する。ここで、ｓｉｇｎ-ｂｉｔシェイピングでは、Ｇ および（ＨＴ）−１は、ともに符号化率１／２の畳み込み符号器、ＨＴはその復号器を表すこととなる。上述の決定された各行列に基づいて、ＴＳ処理部３０内のインバースシンドローム３２および符号生成器３３が構成される。
【００４１】
図６は、ｓｉｇｎ-ｂｉｔシェイピングにおける情報ビット列の処理手順の概略を説明する図である。以下、図５および図６を参照しながら、ＴＳ処理部３０におけるｓｉｇｎ-ｂｉｔシェイピングの動作を説明する。
【００４２】
ｓｉｇｎ-ｂｉｔシェイピングにおいては、ＴＳ処理部３０に入力された情報ビット列ｃは、まず、図５のデマルチプレクサ３１において、（Ｂ−１）ビットごとに処理ユニットに分割される。この処理ユニットは、ＯＦＤＭ方式のシステムでは、１つのサブキャリアに与えられる情報に対応することになる。１つの処理ユニットの情報ビットは、１ビットからなる上位側ビット（ＭＳＢ：Most Significant Bit）と、（Ｂ−２）ビットの下位側ビット（ＬＳＢ：Least Significant Bit）とで構成される。図６を参照すると、（ａ）に示すように、情報ビット列ｃ３６は、（ｂ）に示したように、（Ｂ−１）ビットの各処理ユニット３７−１、３７−２、３７−３に分割される。１つの処理ユニットは、図６の（ｃ）に示したように、上位側ビットである１ビットの情報ビットと、下位側ビットである（Ｂ−２）ビットからなる情報ビットを構成する。
【００４３】
上位側ビットは、簡単のために、図面上ではＭＳＢと表記しているが、通常の意味におけるＭＳＢとは異なる意味で使用されていることに注意されたい。通常、ＭＳＢは、最上位の１つのビット、１または０のバイナリビット列で表記した場合に、「最も左側に位置するビット」を言う。同様に、通常ＬＳＢは、最下位の１つのビット、１または０のバイナリビット列で表記した場合に、「最も右側に位置するビット」を言う。本明細書では、上位側にある１つ以上のビットをＭＳＢと示し、処理ユニットにおける、下位側にある残りの複数のビットをＬＳＢと示す。したがって、図５におけるＭＳＢ（１ビット）およびＬＳＢ（Ｂ−２ ビット）をこの順に並べることで、処理ユニット（Ｂ−１ ビット）が構成される関係となる。これは、図６の（ａ）〜（ｃ）を参照しても理解されるだろう。また、図５および図６では、上位側ビット（ＭＳＢ）が１ビットで構成される例を示しているが、ＴＳの具体的な構成法によって、上位側ビットが２ビット以上であっても良い。
【００４４】
図５のＴＳ処理部の構成からわかるように、上位側ビット（ＭＳＢ）および下位側ビット（ＬＳＢ）が合わさって、マッパ３５への入力となる。マッパ３５は、上位側ビット（ＭＳＢ）および下位側ビット（ＬＳＢ）に基づいて、対象となるシステムで使用される変調方式に応じた信号点の集合の内のいずれか１つの信号点が決定され、ＭＳＢおよびＬＳＢを並べたビット列が信号点（送信シンボル）にマッピングされる。すなわち、処理ユニットの情報ビットｃは、ＴＳ処理部３０内でシェイピングを受けた後で、１つのサブキャリアの信号点へマッピングがなされる。
【００４５】
図５を再び参照しながら、シェイピング動作をより具体的に説明する。情報ビット列の内、上位側ビット（ＭＳＢ）の系列はｕで、下位側ビット（ＬＳＢ）の系列はｂで表される。下位側ビット（ＬＳＢ）の系列ｂは、そのまま、信号点に対応するビット列の下位側ビット（ＬＳＢ）を構成する。一方、上位側ビット（ＭＳＢ）の系列ｕは、（ＨＴ）−１によって符号化され、符号語ｚが生成される。この符号語ｚに対して、シェイピング能力を持つ特定のビット列ｘを生成行列Ｇによって符号化した系列ｙが、２を法とした加算器３４によって足し合わされる。結果として、上位側ビット（ＭＳＢ）の入力１ビットから、２ビットからなる符号語系列ｒ（＝ｚ＋ｙ）が生成される。このｒは、信号点に対応するビット列の上位側の２ビット（ＭＳＢ）を構成することになる。尚、本例では、シェイピングビットとなるｘは、生成行列Ｇの符号化率が１／２の場合を考えるので、１ビットからなるものとする。
【００４６】
図６を参照すると、図６の（ｄ）に示したように、下位側ビット（ＬＳＢ）の系列ｂは、（Ｂ−２）ビットのビット列３９で表されている。また、符号語ｚと、生成行列Ｇによって符号化した系列ｙとが加算された結果であるビット列ｒは、２ビットのビット列３８で表されている。ビット列３８およびビット列３９を、この順に並べて得られるＢビットのビット列が、マッパ３９への入力となる。図６の（ｅ）は、ＯＦＤＭシステムにおける、シェイピング処理とサブキャリアとの関係を説明している。（ｂ）に示した１つの処理ユニットから、上述の一連のシェイピング処理によって得られるマッパへの入力となる、１組のＢビットが生成される。一連の処理ユニット３７−１、３７−２、３７−３、・・から、各々がＢビットからなるＮ組のビット列４０−１、４０−２、・・４０−Ｎが順次決定されることを示している。すなわち、１組のＢビットのビット列は、１つのサブキャリアの信号点に対応する。Ｎステージのシェイピング処理によって、Ｎ個のサブキャリアのセットに対して各サブキャリアの信号点が決定される。
【００４７】
ＴＳ処理部３０によって瞬時ピーク電力の低減が可能となるのは、符号生成器３３の生成行列Ｇによって符号化する系列ｘについて、瞬時ピーク電力が効率よく低減されるような最適な系列ｘを、すなわちシェイピングビットｘを探索するためである。この最適な系列ｘを探索する処理において、畳み込み符号のトレリス構造が用いられている。具体的には、畳み込み符号の復号法であるＶｉｔｅｒｂｉアルゴリズムに、ピーク電力低減に適したメトリックを利用することによって（非特許文献２、３を参照）、瞬時ピーク電力の低減に最も適切なｘが決定される。
【００４８】
ここで注意すべきことは、１つの信号点の決定のために、１ビットのシェイピングビット（制御ビット）ｘから、畳み込み符号化した２ビットの符号語を生成しており、さらに、情報ビットｕを畳み込み符号化した符号語ｚと足し合わせていることである。いわば、情報ビットとシェイピングビットとが、符号語として相互に埋め込まれる関係になっている。言い換えると、制御ビットは、対応する情報ビット列を使用した符号化を受けて決定されていた。
【先行技術文献】
【非特許文献】
【００４９】
【非特許文献１】G. D. Forney, Jr. “Trellis Shaping,” IEEE Trans. Inform. Theory, vol. 38, pp. 281−300, March 1992
【非特許文献２】H. Ochiai, “A novel trellis-shaping design with both peak and average power reduction for OFDM systems,” IEEE Trans. Commun., vol. 52, no. 11, pp.1916−1926, November 2004
【非特許文献３】M. Tanahashi and H. Ochiai, “Near constant envelope trellis shaping for PSK signaling,” IEEE Trans. Commun., vol. 57, no. 2, pp.450−458, February 2009
【非特許文献４】M. Tanahashi and H. Ochiai, “Turbo decoding of concatenated channel coding and trellis shaping for peak power controlled single-carrier systems,” IEEE Trans. Commun., vol. 58, no. 1, pp.9−15, January 2010
【非特許文献５】R. Yoshizawa and H. Ochiai, “A Serial Concatenation of Coding and Trellis Shaping for OFDM Systems with Peak Power Reduction” Proc. Int. Symp. Inform. Theory (ISIT 2012), Cambridge, MA, USA, July 2012
【非特許文献６】I. S. Morrison, “Trellis shaping applied to reducing the envelope fluctuation of MQAM and band-limited MPSK,” in Proc. Int. Conf. Digital Satellite Commun. (ICDSC'92), pp.143−149, May 1992
【非特許文献７】A. J. Cann,“Improved nonlinearity model with variable knee sharpness,” IEEE Trans. Aerosp. Elec. Sys., vol. 48, no. 4, October 2012
【非特許文献８】H. Ochiai, “An Analysis of Band-limited Communication Systems from Amplifier Efficiency and Distortion Perspective,” IEEE Trans. Commun., vol. 61, no. 4, pp.1460−1472, April 2013
【発明の概要】
【発明が解決しようとする課題】
【００５０】
従来技術であるトレリスシェイピング（以下ＴＳとも表記する）は、他のピーク電力低減法である選択マッピング法などと比較しても、必要な計算量に対して非常に良好な瞬時ピーク電力の低減性能を示す。しかしながら、ＴＳを含む通信システム、すなわち、通信路の符号化および送信シンボル変調を連接した送信・変調システムでは、受信装置側の受信処理に大きな負担が掛っており、受信側の装置構成を複雑化していた。図２に示したように、ＬＴＥなどの無線通信システムでは、瞬時ピーク電力の低減をするために、誤り訂正符号化部１１とピーク電力低減および変調部１３が連接されている。誤り訂正符号化の機能と、ＴＳなどの送信シンボルを変調する機能とを連接したシステムにおいては、受信側で軟判定復号を行うために非特許文献４、非特許文献５などで提案されている複雑な処理を行う必要があり、その受信機の構成が複雑になるという欠点を持っていた。
【００５１】
図７は、トレリスシェイピングされた信号を受信・復号する受信機構成の一例を示す図である（引用文献５を参照）。この受信機５０は、復号器５１、パリティ検査行列ＨＴからなるシンボル復調器５２、マルチプレクサ５３から構成される。まず、シンボル復調器５１において、受信信号Ｘ（ハット付き）から、上位側ビットＭＳＢおよび下位側ビットＬＳＢに対応する対数尤度比（ＬＬＲ：logarithm of likelihood ratio）のＬ（ｒ）およびＬ（ｂ）を、それぞれ出力する。ただし、Ｌ（ｒ）は、シェイピングビットｘの符号語ｙと、情報ビットｕの符号語ｚとの和ｒに対応するものである。Ｌ（ｒ）からは、さらに復号器（ＨＴ）５２のトレリスに対して、畳み込み符号の事後確率を最大化するＢＣＪＲアルゴリズムを適用することによって、受信信号Ｘ（ハット付き）の上位側ビット（ＭＳＢ）に含まれる情報ビットｕに対応するＬＬＲであるＬ（ｕ）を取り出す必要がある。すなわち、下位側ビットの情報ビットの尤度だけではなく、上位側ビットの２ビットの符号語から、情報ビットに対応する尤度を取り出す必要がある。
【００５２】
最終的にＬ（ｕ）およびＬ（ｂ）は結合され、Ｌ（ｃ）として誤り訂正符号の復号に用いられる。しかしながら、パリティ検査行列ＨＴへのＢＣＪＲアルゴリズムの適用は複雑である。また、パリティ検査行列ＨＴの状態数が増えるほど、情報ビットとシェイピングビットの曖昧さが増加するため、受信特性が劣化するという問題を持っている。
【００５３】
上述の受信機の構成および動作で説明したように、ＴＳにおいて誤り訂正符号を付加して軟判定復号を行う場合、誤り訂正符号の復号の際に尤度が用いられる。このとき、上位側ビット（ＭＳＢ）の尤度をどれだけ正しく見積もることができるかが重要になる。この側面についてはこれまであまり検討されてこなかったが、近年、非特許文献４、非特許文献５にも開示されているように、ＴＳの軟判定復号に関する研究が行われるようになった。しかしながら、引用文献５に開示されているように、上位側ビット（ＭＳＢ）の尤度自体の正確さは、計算量との間でトレードオフの関係がある。計算量的に適用がしやすいＢＣＪＲアルゴリズムでは、尤度の正確さが低下し、尤度計算に引き続く誤り訂正符号の復号特性が劣化する。  
【００５４】
信号点の数が非常に多くなることが予想される４Ｇシステムなどでは、計算量の増大は無線情報端末の受信機側での大きな計算能力を必要とすることになる。そのためのハードウェア資源および電力消費を抑える観点からも、送信信号の十分な瞬時ピーク電力の低減をしながら、同時に計算量を低減した受信機構成が実現できる仕組みが求められていた。
【００５５】
本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、送信信号の十分な瞬時ピーク電力の低減および電力増幅器の良好な電力付加効率での動作と、簡単な受信機構成および良好な復号特性とを両立する、送信信号の信号制御方法および無線装置を提供するところにある。
【課題を解決するための手段】
【００５６】
本発明は、このような目的を達成するために、請求項１に記載の発明は、情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置において、前記変調部は、前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の１つに対応することになる複数のビットからなる情報ビット列に順次分割する手段と、前記信号制御のための少なくとも１ビットからなる制御ビットを順次生成する手段であって、前記順次生成されるＮ組の前記制御ビットの各々は、過去の（Ｋ−１）個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の１組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の１つから伸びるブランチは、候補となる制御ビットのみに対応している、制御ビットを生成する手段と、前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成する変調器とを備え、前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定されることを特徴とする無線装置である。
【００５７】
請求項２に記載の発明は、請求項１の無線装置において、前記少なくとも１ビットからなる制御ビットは、前記変調器への前記入力ビット列の上位側ビットを構成し、前記情報ビット列は、前記変調器への前記入力ビット列の前記上位側ビットを除いた下位側ビットを構成することを特徴とする。
【００５８】
請求項３に記載の発明は、請求項１または２の無線装置において、前記トレリス構造は、前記Ｎ組の制御ビットに対応するＮ個のステージの状態の遷移を表しており、各状態から伸びた、次のステージの制御ビットの候補に対応したｎ本のブランチを有し、ある状態は過去のステージのｎ個の状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存され、Ｎ番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記Ｎ組の制御ビットが決定されることを特徴とする。
【００５９】
請求項４に記載の発明は、請求項１の無線装置において、前記少なくとも１ビットからなる制御ビットは、前記変調器への前記入力ビット列の最上位ビット（ＭＳＢ）を構成し、前記情報ビット列は、前記変調器への前記入力ビット列の前記ＭＳＢを除いた下位側ビットを構成することを特徴とする。
【００６０】
請求項５に記載の発明は、請求項４の無線装置において、前記トレリス構造は、前記Ｎ組の制御ビットに対応するＮ個のステージの状態の遷移を表しており、各状態から伸びた、次のステージの制御ビットの候補となる０または１に対応した２本のブランチを有し、ある状態は過去のステージの２つの状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存され、Ｎ番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記Ｎ組の制御ビットが決定されることを特徴とする。
【００６１】
請求項６に記載の発明は、請求項１乃至５いずれかの無線装置において、前記送信信号は、直交周波数分割多重（ＯＦＤＭ）信号であって、前記Ｎ組の前記制御ビットは、前記ＯＦＤＭ信号のＮ組のサブキャリアに対応し、前記トレリス構造に基づく前記制御ビット列を一括して処理して前記シンボル列を生成して、前記ＯＦＤＭ信号のシンボル時間の時間信号を形成されることを特徴とする。
【００６２】
請求項７に記載の発明は、請求項１乃至５いずれかの無線装置において、前記送信信号は、シングルキャリア方式の送信信号であって、前記トレリス構造に基づく前記Ｎ組の前記制御ビットを一括して処理して前記シンボル列が生成され、前記シングルキャリア方式の送信信号のＮシンボル分に対応する時間信号が形成されることを特徴とする。
【００６３】
請求項８に記載の発明は、情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置において、信号制御を行う方法において、前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の１つに対応することになる複数のビットからなる情報ビット列に分割するステップと、前記信号制御のための少なくとも１ビットからなる制御ビットを順次生成するステップであって、前記順次生成されるＮ組の前記制御ビットの各々は、記憶手段に保存された過去の（Ｋ−１）個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の１組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の１つから伸びるブランチは、候補となる制御ビットのみに対応している、制御ビットを生成するステップと、前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成するステップとを備え、前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定されることを特徴とする信号制御方法である。
【００６４】
請求項９に記載の発明は、請求項８の方法において、前記制御ビットを生成するステップは、前記トレリス構造を構成するステップであって、初期状態が０であり、前記トレリス構造は、前記Ｎ組の制御ビットに対応するＮ個のステージの状態の遷移を表しており、各状態から伸びた、次のステージの制御ビットの候補に対応したｎ本のブランチを有し、ある状態は過去のステージのｎ個の状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存されるよう、前記トレリス構造を構成するステップと、Ｎ番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記Ｎ組の制御ビットを決定するステップとを含むことを特徴とする。
【００６５】
請求項１０に記載の発明は、請求項８または９の方法において、前記少なくとも１ビットからなる制御ビットは、前記変調器への前記入力ビット列の最上位ビット（ＭＳＢ）を構成し、前記情報ビット列は、前記変調器への前記入力ビット列の前記ＭＳＢを除いた下位側ビットを構成することを特徴とする。
【００６６】
尚、上記の場合は、前記制御ビットを生成するステップは、前記トレリス構造を構成するステップであって、初期状態が０であり、前記トレリス構造は、前記Ｎ組の制御ビットに対応するＮ個のステージの状態の遷移を表しており、各状態から伸びた、次のステージの制御ビットの候補となる０または１に対応した２本のブランチを有し、ある状態は過去のステージの２つの状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存されるよう、前記トレリス構造を構成するステップと、Ｎ番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記Ｎ組の制御ビットを決定するステップとを含むことになる。
【００６７】
請求項１１に記載の発明は、請求項８乃至１０いずれかの方法において、前記送信信号は、直交周波数分割多重（ＯＦＤＭ）信号であって、前記Ｎ組の前記制御ビットは、前記ＯＦＤＭ信号のＮ組のサブキャリアに対応し、前記トレリス構造に基づく前記制御ビット列を一括して処理して前記シンボル列を生成して、前記ＯＦＤＭ信号のシンボル時間の時間信号が形成されることを特徴とする。
【００６８】
請求項１２に記載の発明は、請求項８乃至１０いずれかの方法において、前記送信信号は、シングルキャリア方式の送信信号であって、前記トレリス構造に基づく前記Ｎ組の前記制御ビットを一括して処理して前記シンボル列が生成され、前記シングルキャリア方式の送信信号のＮシンボル分に対応する時間信号が形成されることを特徴とする。
【００６９】
請求項１３に記載の発明は、情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置において、前記変調部は、前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の１つに対応することになる複数のビットからなる情報ビット列に順次分割するよう構成されたデマルチプレクサと、前記信号制御のための１ビットからなる制御ビットを順次生成するよう構成された制御ビットセレクタであって、前記順次生成されるＮ組の前記制御ビットの各々は、過去の（Ｋ−１）個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の１組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の１つから伸びるブランチは、候補となる制御ビットのみを出力するように構成された制御ビットセレクタと、前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成するよう構成された変調器とを備え、前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定され、前記制御ビットは、前記変調器への前記入力ビット列の最上位ビット（ＭＳＢ）構成し、前記情報ビット列は、前記変調器への前記入力ビット列の前記ＭＳＢを除いた下位側ビットを構成することを特徴とする無線装置である。
【発明の効果】
【００７０】
以上説明したように、本発明をＯＦＤＭおよびシングルキャリア通信システムに適用することにより、送信機では従来技術であるトレリスシェイピングと同じ計算量でほぼ同様なピーク電力低減能力を実現できる。さらに、同時に受信機では従来技術よりも複雑度の低い受信機構成でより良好な誤り率を得ることができる。本発明の信号制御方法では、信号制御を行うための制御ビットと、情報ビットとが分離した構造を有するため、軟判定出力の導出処理にかかる複雑性が従来技術に比べて小さくなる。
【図面の簡単な説明】
【００７１】
【図１】図１は、電力増幅器における動作点を説明する図である。
【図２】図２は、従来技術および本発明を適用可能な無線通信システムにおける送信側の構成を示す図である。
【図３】図３は、ＯＦＤＭシステムにおけるサブキャリアと時間信号との間の関係を説明する図である。
【図４】図４は、従来技術および本発明を適用可能な無線通信システムにおける受信側の構成を示す図である。
【図５】図５は、トレリスシェイピングの動作を説明するための図である。
【図６】図６は、ｓｉｇｎ-ｂｉｔシェイピングにおける情報ビット列の処理手順の概略を説明する図である。
【図７】図７は、トレリスシェイピングされた信号の受信機構成の一例を示す図である。
【図８】図８は、本発明の信号制御方法を実施するピーク電力低減および変調部の構成を示す図である。
【図９】図９は、本発明の信号制御方法における情報ビット列の処理手順の概略を説明する図である。
【図１０】図１０は、本発明の信号制御方法で用いられるトレリスの構造を説明する図である。
【図１１】図１１は、本発明の信号制御方法におけるトレリスのトレースバックを説明する第１の図である。
【図１２】図１２は、本発明の信号制御方法におけるトレリスのトレースバックを説明する第２の図である。
【図１３】図１３は、本発明の信号制御方法におけるトレリスのトレースバックを説明する第３の図である。
【図１４】図１４は、本発明の信号制御方法におけるトレリスのトレースバックを説明する第４の図である。
【図１５】図１５は、本発明の信号制御方法で制御された送信信号を受信する対応する受信機の構成を示す図である。
【図１６】図１６は、本発明の信号制御方法において利用される基準信号点ラベリングの例を示す図である。
【図１７】図１７は、本発明の信号制御方法において利用される、上位側ビットによる象限のラベリングの例を示す図である。
【図１８】図１８は、本発明の信号制御方法において利用される、上位側ビットによる象限のラベリングの別の例を示す図である。
【図１９】図１９は、ＯＦＤＭシステムに本発明の信号制御方法を適用した場合のピーク電力低減性能を示す図である。
【図２０】図２０は、１６値変調を用いたシングルキャリアシステムに本発明の信号制御方法を適用した場合の瞬時ピーク電力低減性能を示す図である。
【図２１】図２１は、３２値変調を用いたシングルキャリアシステムに本発明の信号制御方法を適用した場合の瞬時ピーク電力低減性能を示す図である。
【図２２】図２２は、ｐ＝２のＲａｐｐモデルでＡ級増幅を行った場合の、各変調方式における電力増幅効率η′を本発明と従来技術を対比して示した表である。
【図２３】図２３は、本発明の信号制御方法とタイプ１ベースのラベリングを用いた場合の、ＯＦＤＭシステムにおけるＢＥＲ特性を示す図である。
【図２４】図２４は、本発明の信号制御方法とタイプ２ベースのラベリングを用いた場合の、ＯＦＤＭシステムにおけるＢＥＲ特性を示す図である。
【図２５】図２５は、本発明の信号制御方法につき、１６値変調を用いた場合のシングルキャリアシステムにおけるＢＥＲ特性を従来技術と比較して示した図である。
【図２６】図２６は、本発明の信号制御方法につき、３２値変調を用いた場合のシングルキャリアシステムにおけるＢＥＲ特性を従来技術と比較して示した図である。
【発明を実施するための形態】
【００７２】
本発明は、通信路の符号化および送信シンボル変調を連接した送信・変調システムにおいて、送信信号の瞬時ピーク電力を低減する信号制御方法が開示される。本発明をＯＦＤＭシステムまたはシングルキャリア通信システムに適用することによって、送信機側では従来技術であるトレリスシェイピングと同量の計算量でほぼ同等なピーク電力低減能力を発揮する。さらに、これと同時に、従来技術よりも複雑度の小さい受信機構成でより良好な受信誤り率を得ることができる。
【００７３】
従来技術の信号制御方法であるトレリスシェイピングでは、情報ビットを符号化することによって信号の制御を行っていたため、誤り訂正符号と組み合わせた際に軟判定出力を得るための受信機構成が複雑なものとなる。一方、本発明の信号制御方法では、信号制御を行うためのビットと、情報ビットとが分離して処理される構成を有する。このため、本発明によって信号制御を受けた送信信号を受信・復号する時の、軟判定出力の導出処理に関する複雑性は、従来技術のトレリスシェイピングに比べて小さくなる。
【００７４】
本発明は、従来技術におけるトレリスシェイピングが、送信側における瞬時ピーク電力の抑制、すなわちＰＡＲの低減にのみ着目して、受信側における性能とのバランスを欠いていた状況に対して、新しい視点からその解決策を提供する。トレリスシェイピングの分野では、誤り訂正符号を付加せずに、主に硬判定復号を行った場合に着目して研究がなされていた。本発明の発明者らは、誤り訂正符号と送信信号の瞬時ピーク電力を低減する信号制御とを連接したシステムにおいて、受信側で軟判定復号を行う状況を検討し、送信側の信号制御および受信側の復号性能の両方を考慮することで生じる新しい課題を見出し、この課題に対して解決手段を提供するものである。
【００７５】
以下、従来技術のトレリスシェイピング（以下、簡単のためＴＳと略して記載）と比較をしながら、本発明の信号制御方法について説明する。
【００７６】
１．本発明の信号制御方法
本発明において、送信信号における信号制御とは、所定の変調方法によって伝送される変調信号の信号点を、所定の目的のために制御することを言う。信号点は、例えばＩ軸およびＱ軸によって規定される信号空間図（コンスタレーション図）上で相互に区別される点であって、各々の信号点に異なる送信情報を対応付けることができる。信号点の数が多い変調方式を採用することで、より多くの情報ビットを伝送することができる。通常、信号点は、複数のビットで構成されるシンボルと対応付けられる。したがって、異なる信号点は、異なる送信シンボルに対応することになる。
【００７７】
本発明において、用語「信号制御」は、主として送信信号の瞬時ピーク電力を低減する制御のことを意味する。後述するが、一般的に送信機の出力電力自体を減らすことによって、無線装置の消費電力を減らすことができるので、本発明では、平均電力を低減することも信号制御の目的として含むことができる。信号制御を行うために、変調信号点の制御が行われる。信号制御は、情報ビットに加えて、制御ビットを付加することによって行われる。
【００７８】
Ｍ値の信号点を用いた変調信号は、１シンボルあたりＢ＝ｌｏｇ２Ｍビットを伝送することが可能である。例えば、４値の信号点を持つＱＡＭ（Quadrature Amplitude Modulation）では、１つの信号点あたり２ビットの情報を伝送可能である。また、１６ＱＡＭでは４ビットの情報を、６４ＱＡＭでは６ビットの情報を、２５６ＱＡＭでは８ビットの情報をそれぞれ伝送できる。
【００７９】
本発明の信号制御方法では、変調信号が１シンボルによって伝送するＢビットのうち、例えば上位の１ビットを、情報ビットとは独立した信号制御専用の制御ビットとして割り当てることによって信号制御を行う。この制御ビットは、過去（Ｋ−１）ビット分がメモリに保存される。制御ビットの遷移は、２Ｋ−１個の状態と、１状態あたり２本のブランチ（枝）を有するトレリスによって定義可能である。制御ビットは、瞬時ピーク電力を低減できるように選択され、ビタビ（Viterbi）アルゴリズムにより制御ビットを適切に選択することで、効率良くピーク電力低減を行うことが可能である。さらに本発明の信号制御方法は、制御ビットと情報ビットとが完全に独立した構造を持っていることによって、従来技術のＴＳのように複雑な受信機構成を必要としないという優れた特徴を有する。以下、より詳細に、本発明の信号制御方法において使用されるトレリス構造および信号制御動作を説明する。
【００８０】
図８は、本発明の信号制御方法を実施するピーク電力低減および変調部の構成を示す図である。ピーク電力低減および変調部６０は、デマルチプレクサ６２、制御ビットセレクタ６１および変調器（マッパ）６３から構成される。本発明の信号制御方法では、入力される情報ビット列ｃは、そのまま信号点の下位側ビット（ＬＳＢ）の（Ｂ−１）ビットを構成する。一方で、１ビットの制御ビットが符号化を経ずにそのまま信号制御のために用いられ、上位側ビット（ＭＳＢ）を構成する。従来技術のＴＳでは、制御ビットがＧによって符号化を受け、かつ、一部の情報ビットが制御ビットとの間で相互に埋め込まれるよう構成されていた点で、大きく相違している。本発明の信号制御方法では、制御ビットは、対応する情報ビット列を使用した符号化を受けずに決定される。本発明は、制御ビットと情報ビットを完全に分離して取り扱う点で、従来技術のＴＳと大きく相違している点に注意されたい。
【００８１】
図９は、本発明の信号制御方法における情報ビット列の処理手順の概略を説明する図である。図９の（ａ）に示したように、デマルチプレクサ６２へは、情報ビットｃが入力される。デマルチプレクサ６２は、（ｂ）に示したように、情報ビット列ｃを（Ｂ−１）ビットの処理ユニット６５−１、６５−２、６５−３に分割する。制御ビットセレクタ６１によって選択された１ビットの制御ビットは、上位側ビット（ＭＳＢ）を構成し、（Ｂ−１）ビットの情報ビットは、下位側ビット（ＬＳＢ）を構成する。
【００８２】
図５の説明でも述べたように、用語「上位側ビット」は、簡単のために、カッコ書きでＭＳＢとも併記しているが、通常の意味におけるＭＳＢとは異なる意味で使用されていることに注意されたい。通常、ＭＳＢは、最上位の１つのビット、１または０のバイナリビット列で表記した場合に、「最も左側に位置するビット」を言う。同様に、通常ＬＳＢは、最下位の１つのビット、１または０のバイナリビット列で表記した場合に、「最も右側に位置するビット」を言う。本明細書では、信号制御に関する処理を一度に行う処理ユニットにおける、上位側にある１つ以上のビットをＭＳＢとも呼び、下位側にある残りの複数のビットをＬＳＢと呼ぶ。したがって上述のように、制御ビットセレクタ６１によって選択された１ビットの制御ビットは、上位側ビット（ＭＳＢ）を構成し、（Ｂ−１）ビットの情報ビットは、下位側ビット（ＬＳＢ）を構成する。
【００８３】
図９の（ｃ）に示したように、制御ビットの上位側ビットおよび情報ビットの下位側ビット６６を並べると、Ｂビットからなる変調器（マッパ）６３への入力ビット列となる。変調器（マッパ）６３は、入力ビット列に基づいて、対象となるシステムで使用される変調方式に応じた信号点の集合の内のいずれか１つの信号点が決定され、ＭＳＢおよびＬＳＢを並べた入力ビット列が信号点（送信シンボル）にマッピングされる。
【００８４】
従って、変調器６３は、制御ビット（上位側ビット）と、制御ビットに対応する分割された情報ビット列（下位側ビット）とを結合して得られる入力ビット列に基づいて、複数の変調信号点に対応したシンボルを生成することになる。
【００８５】
各々の処理ユニットに対して、同様の処理がＮ回繰り返されて、制御ビットが順次決定され、図９の（ｄ）に示したように、Ｎ組の、処理ユニットに対応したＢビットの入力ビット列６７−１、６７−２、・・６７−Ｎが生成される。ＯＦＤＭシステムの場合には、Ｎ個の処理ユニットの各々が、Ｎ個のサブキャリアにそれぞれ対応する。
【００８６】
１つの処理ユニットに対応する信号制御の処理段階（ステージ）において、制御ビットの系列ｙは、（Ｂ−１）ビットの情報ビットにしたがって、制御ビットセレクタ６１によって決定される。この決定は、以下の要素で定義されるトレリス構造に基づいてなされる。
・要素１：過去（Ｋ−１）ビット分の入力情報（制御ビット）を状態として有する。すなわち、状態数は２Ｋ−１となる。
・要素２：初期状態は０（メモリに保持するすべての制御ビットが０）である。
・要素３：各状態からは、次のステージの制御ビットの候補となる０または１に対応した２本のブランチが伸びる。
・要素４：各ブランチに対して、メトリック値が計算される。メトリック計算には、対応したステージの下位側ビット（情報ビット）も用いられる。
・要素５：ある状態は過去の２状態からのブランチを受け付けるが、より小さい値のメトリック値を有するブランチに対応する過去状態を由来状態として保存する。
【００８７】
図１０は、本発明の信号制御方法において用いられるトレリスの構造を説明する図である。図１０では、上述の本発明のトレリスを定義する各要素を説明するためのものであり、初期状態から、信号制御の第１ステージ〜第４ステージまでの状態遷移の様子を示している。この例では、Ｋ＝３の場合であって、過去２ビット分の制御ビットの情報を状態として有する。すなわち、２ビット分のメモリにストアされる、過去の２つの制御ビット１３３、１３４によって４つの状態（２３−１＝４）が定義される。メモリは、１ステージ前の制御ビットを保持する左側のビット１３３と、２ステージ前の制御ビットを保持する右側のビット１３４からなる。４つの状態は、００からなる状態０（１０１）と、０１からなる状態１（１０２）と、１０からなる状態２（１０３）と、１１からなる状態３（１０４）とから成る（・要素１）。状態の番号とビットの内容は、適宜決定すれば良いので、上記例には限定されない。
【００８８】
初期状態は、メモリのビットが００である状態０となる。したがって、初期状態は、状態１０６から始まる（・要素２）。状態１０６からは、次の第１ステージで制御ビット０が選ばれるときのブランチ１１２−１と、次の第１ステージで制御ビット１が選ばれるときのブランチ１１２−２の２つのブランチが伸びる（・要素３）。ブランチが到達した第１ステージの２つの状態からも、それぞれ２本のブランチが伸びる。図１０では、次のステージで制御ビット０が選ばれるときのブランチは点線の矢印で表記し、次のステージで制御ビット１が選ばれるときのブランチは実線の矢印で表記している。
【００８９】
各ブランチに対しては、メトリック値が計算される（・要素４）。第１ステージへのブランチ１１２−１、１１２−２では、それぞれメトリック値ｍ０（１２１、１２２）が計算される。このメトリック値を計算するメトリックは、必要とする信号制御の性質に応じて適切なものが選択される。本発明の場合は、瞬時ピーク電力の低減の程度を反映する特性を持ったメトリックが利用される。図１０では煩雑になるためすべてのメトリック値を表記していないが、第２ステージへのブランチに対するメトリック値ｍ１（１２３、１２４）、第３ステージへのブランチに対するメトリック値ｍ２（１２６、１２７、１２８）、第４ステージへのブランチに対するメトリック値ｍ３（１２９、１３０、１３１、１３２）が、それぞれ計算される。
【００９０】
図１０のトレリス構造から明らかなように、第３ステージ以降の状態については、１つの状態は２つのブランチを受け付ける（・要素５）。従って、第３ステージよりも後のステージでは、同様の状態遷移およびブランチが繰り返されることになる。第Ｎステージの状態も、図１０の第４ステージのものと同じとなる。また、１つの状態において、受け付ける２つのブランチの内で、より小さい値のメトリック値を有するブランチに対応する過去状態を由来状態とする（・要素５）。例えば、第３ステージの状態０（１０９）に着目すると、状態１０９は、第２ステージの状態０からのブランチ１１３−１と、第２ステージの状態０からのブランチ１１３−２とを受け付けている。ブランチ１１３−１はメトリック値ｍ２（１２６）を持ち、ブランチ１１３−２はメトリック値ｍ２（１２７）を持つ。そして、ブランチ１１３−１のほうがより小さいメトリック値１２６を持っている場合、状態１０９はランチ１１３−１の過去状態１０８を、由来状態として保持する（・要素５）。
【００９１】
従って、本発明はまず図８のピーク電力低減および変調部を含む無線装置として実現可能である。本発明の無線装置は、情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置を実現する。
【００９２】
この変調部は、前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の１つに対応することになる複数のビットからなる情報ビット列に順次分割する手段と、前記信号制御のための少なくとも１ビットからなる制御ビットを順次生成する手段であって、前記順次生成されるＮ組の前記制御ビットの各々は、過去の（Ｋ−１）個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の１組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の１つから伸びるブランチは、候補となる制御ビットのみに対応している、制御ビットを生成する手段とを備える。本発明の無線装置は、さらに、前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成する変調器とを備える。そして、前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定されることを特徴とする。
【００９３】
尚、図８には明示していないが、本発明の無線装置は、上述の制御ビットの生成を行うにあたって、図８のピーク電力低減および変調部の動作を制御する無線装置の制御部とともに動作することができる。すなわち、その信号処理をハードウェアのみを用いて、また、中央処理ユニット（ＣＰＵ、デジタル信号プロセッサ等）、メモリ等を利用したコンピュータプログラムに基づいたソフトウェア計算処理によって、また、ハードウェア処理およびソフトウェア処理を組み合わせて実現できる。
【００９４】
また本発明は、別の側面では、情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置において、信号制御を行う方法として実現できる。
【００９５】
この方法は、前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の１つに対応することになる複数のビットからなる情報ビット列に分割するステップと、前記信号制御のための少なくとも１ビットからなる制御ビットを順次生成するステップであって、前記順次生成されるＮ組の前記制御ビットの各々は、記憶手段に保存された過去の（Ｋ−１）個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の１組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の１つから伸びるブランチは、候補となる制御ビットのみに対応している、制御ビットを生成するステップと、前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成するステップとを備え、前記制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定されることを特徴とする。
【００９６】
一方で、本発明の信号制御において利用されるトレリス構造では、ブランチは次のステージの制御ビットの候補をそのまま出力し、この出力が直接、信号点の上位側ビットの選択に用いられる。情報ビットの制御ビットへの反映は、各ブランチにおいて利用されるメトリック値の計算時において、（Ｂ−１）ビットの情報ビットが使用されるという観点でなされる。言い換えると、各ブランチの出力は制御ビットのみであって、候補となる制御ビットのみに対応しており、制御ビットは、対応する情報ビット列を使用した符号化を受けずに決定される。したがって、本発明の信号制御方法で利用される制御ビットは、情報ビットとは完全に分離しており、かつ、制御ビットは情報ビットの復号に関与しない。すなわち、情報ビットに対応する軟判定出力は、復調器から直接得ることが可能であり、ＴＳで必要とされるような付加的な処理は必要としない。上述の点で、ＴＳと大きく相違していることに留意されたい。
【００９７】
本発明の信号制御方法は、新しい視点で、上述の制御ビットの利用方法を見出したものである。従来技術のトレリスシェイピングでは、送信側の性能、すなわちＰＡＲ（または平均電力）の低減性能をいかに高めるかというところに専ら重点が置かれていた。ＰＡＲの低減性能は，上位１ビットを直接用いて制御する本発明の信号制御方法よりも。１ビットの制御ビットで上位側の２ビットを間接的に制御するＴＳの方が高くなる。したがって、送信側の瞬時ピーク電力の低減特性をより向上させるためには、制御ビットと情報ビットとが相互に埋め込まれたいわば「混ぜこぜの構成」が必要とされていた。すなわち、制御ビットは、対応する情報ビット列を使用した符号化を受けることが必要であると考えられていた。しかしながら、発明者らは、この従来技術とは異なる受信機構成を簡略化する新しい視点から、制御ビットと情報ビットとを分離することに思い至った。
【００９８】
本発明の信号制御方法において、制御ビットセレクタは、上述の本発明に特有のトレリス構造を利用して、Ｎ個の処理ユニットに対応する最適の制御ビット系列を決定する。すなわち、毎ステージ、メモリに０および１の制御ビット候補の入力を行い、状態毎にブランチの選択と由来状態の保存を行う。この操作がＮステージ分終わると、図１０のトレリスにおいてＮステージ分の状態が含まれたトレリスが得られる。ここで、最も小さい累積メトリックが保存された状態から、順次、由来状態を初期状態に向かって逆方向にたどり、上位側ビット（ＭＳＢ）の制御ビット系列ｙを決定する。これをトレースバックと言う。
【００９９】
図１１〜図１４は、本発明の信号制御方法におけるトレリスのトレースバックを説明する図である。図１１は、トレリスのトレースバックを説明する第１の図であって、図１０で示した例示的なトレリスの最終段の第Ｎステージを含む図である。図１１において、第Ｎステージの４つの状態の内、最小累積メトリック値を持つブランチ１４１を受け付ける状態がトレースバックの起点となる。図１１の例では、ブランチ１４１が最小累積メトリック値を持っている例を示しており、状態０（１４０）が起点となる。したがって、この段階で、第Ｎステージの他の状態１、状態２、状態３を考慮する必要がないので、図１０では起点１４０が受け付けるブランチ以外のブランチは削除されている。状態０が起点１４０として特定され、ブランチ１４１が最小累積メトリック値を持つことが特定されたので、第Ｎステージで選択される制御ビットは、０となる。
【０１００】
図１２は、トレリスのトレースバックを説明する第２の図であって、図１１に引き続く処理を説明する図である。図１１のトレースバック処理の結果、第（Ｎ−１）ステージの状態０が由来状態１４２となる。今度は、状態０の由来状態１４２について、最小累積メトリック値を持つブランチ１４３が特定される。ブランチ１４３は、制御ビット０を選択したブランチなので、第（Ｎ−１）ステージの制御ビットは、０となる。
【０１０１】
図１３は、トレリスのトレースバックを説明する第３の図であって、図１２に引き続く処理を説明する図である。同様に、状態１の由来状態１４４について、最小累積メトリック値を持つブランチ１４５が特定される。ブランチ１４５は、制御ビット０を選択したブランチなので、第（Ｎ−２）ステージの制御ビットも、０となる。
【０１０２】
図１４は、トレリスのトレースバックを説明する第４の図であって、図１３に引き続く処理を説明する図である。今度は、状態３の由来状態１４６について、最小累積メトリック値を持つブランチ１４７が特定される。ブランチ１４７は、制御ビット１を選択したブランチなので、第（Ｎ−３）ステージの制御ビットは、１となる。このように、制御ビットは、第Ｎステージから第１ステージへ向かって、トレリスを構成していったのとは逆方向に、０→０→０→１→・・と決定されてゆくことになる。Ｎステージ分のトレースバックを完了した段階では、Ｎビットの制御ビット系列ｙが特定される。ここで、各ステージの制御ビットは、１つの処理ユニットに対応する、図９の（ｄ）に示した変調器（マッパ）６３へのＢビットの入力ビット列の上位側ビットとなる。また、各ステージの制御ビットは、図９の（ｅ）に示したＯＦＤＭ信号におけるサブキャリアの１つ１つに対応する。
【０１０３】
従って、図１０〜図１４で説明したように、本発明におけるトレリス構造は、Ｎ組の制御ビットに対応するＮ個のステージの状態の遷移を表しており、各状態から伸びた、次のステージの制御ビットの候補となる０または１に対応した２本のブランチを有し、ある状態は過去のステージの２つの状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存される。Ｎ番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記Ｎ組の制御ビットが決定される。
【０１０４】
尚、図１０〜図１４で説明した例では、制御ビットは最上位の１ビット（ＭＳＢ）のみで構成されるので、制御ビットの候補の数およびブランチの数は、２つであった。しかしながら、制御ビットが複数ビットで構成される場合であれば、制御ビットの候補の数およびブランチの数はこれに応じた数となる。例えば、制御ビットの数が２ビットであれば、ブランチの数は、４（２２）本となる。したがって、本発明のトレリス構造は、前記Ｎ組の制御ビットに対応するＮ個のステージの状態の遷移を表しており、各状態から伸びた、次のステージの制御ビットの候補に対応したｎ本のブランチを有し、ある状態は過去のステージのｎ個の状態からのブランチを受け付け、より小さい値のメトリック値を有するブランチに対応する過去状態が由来状態として保存される。そして、Ｎ番目のステージの状態の内で、最小の累積メトリック値を有するブランチを受け付ける状態を起点として、前記由来状態をトレースバックすることによって、前記Ｎ組の制御ビットが決定される。
【０１０５】
制御ビット系列ｙの選択においては、瞬時ピーク電力の低減に適したメトリックを利用する必要がある。本発明の信号制御方法は、トレリス構造をベースに信号制御を行なうという点でＴＳと同じであり、ＴＳで用いられるものと同じメトリックを用いることが可能である。本発明では、ＯＦＤＭ方式の信号の瞬時ピーク電力低減には周波数領域で定義されたメトリック（非特許文献２） を利用し、シングルキャリア方式の信号の瞬時ピーク電力低減には、リミッタ法（非特許文献３）に基づくメトリックを利用した。
【０１０６】
制御ビット系列ｙが決定された後、制御ビット系列ｙのうち１ビットと、入力ビット列ｃ＝（ｃ０，ｃ１，・・ ， ｃ（Ｂ−１）×Ｎ−１ ） のうちの（Ｂ−１）ビットとが、順次変調器６３に入力され、次式によって表される変調シンボル列Ｘが生成される。
【０１０７】
【数８】
2015149673.tif 000010
【０１０８】
変調シンボルは、図２に示したオーバーサンプリングおよびＩＦＦＴ部によって時間信号へと変換され、送信される。
【０１０９】
図１５は、本発明の信号制御方法で制御された送信信号を受信する対応する受信機の構成を示す図である。受信された受信信号Ｘ（ハット付き）は、シンボル復調器８１に入力される。復調器からの上位側ビット（ＭＳＢ）のＬＬＲであるＬ（ｙ）は、情報ビットを含んでいないので破棄される。下位側ビット（ＬＳＢ）の（Ｂ−１）ビットの情報ビットだけが、次のマルチプレクサ８２に与えられる。図１５において、マルチプレクサ８２からの出力Ｌ（ｃ）＝（Ｌ０， Ｌ１，・・ ， Ｌ（Ｂ−１）×Ｎ−１） は、符号系列ｃに対する対数尤度比（ＬＬＲ）の系列であり、次式によって表わされる。
【０１１０】
【数９】
2015149673.tif 000011
【０１１１】
ここで、ｐｉ，ｂ は、受信ビットｂ∈｛０,１｝に対応する事後確率を表し、ｊ番目のビットがｂである信号点の集合をｘｊ，ｂ⊂ｘＭ として、次式によって表される。
【０１１２】
【数１０】
2015149673.tif 000012
【０１１３】
本発明の信号制御方法では、信号制御のための制御ビットと情報ビットとが分離されており、情報ビットの復号は制御ビットの復号から独立している。このため、受信装置８０では、式（８）、式（９）を用いて情報ビットに対応する下位側ビットの（Ｂ−１）ビットのみについて軟判定出力を求めれば良い。図７に示した従来技術のＴＳのような複雑な受信機の構成を必要としない。したがって、本発明の信号制御方法によって生成された送信信号を受信する受信機は、ＴＳの受信機と比較して非常に簡易なものとなる。さらに後述するように、従来技術と同等の瞬時ピーク電力の低減と、より簡単な構成の受信機による良好な受信性能との間の両立を実現する。
【０１１４】
本発明の信制御方法は、信号制御を行うための制御ビットと、情報ビットとを完全に分離して取り扱うところに特徴があり、図８で説明したピーク電力低減および変調部６０の構成および図９において説明した制御ビットおよび信号ビットの構成、図１０において説明したトレリスの構造の例だけに限定はされない。例えば、上述の説明では制御ビットは１ビットで構成されるものとしたが、２ビット以上の複数ビットを用いても良い。本発明の信号制御方法では、制御ビットは信号制御のみに使用される。制御ビットを増やせば瞬時ピーク電力低減の性能はさらに向上するが、反面、情報伝送のスループットは低下する。しかしながら、将来的に２５６ＱＡＭ、１０２４ＱＡＭのような変調方式の多値化がさらに進めば、信号制御のために２ビット以上を利用できる場合がある。このような場合でも、本発明の信号制御方法のように信号制御を行う制御ビットと、情報ビットとを完全に分離して取り扱うことで受信機の構成を簡単にできる。
【０１１５】
また、図８に示した構成では、制御ビットを変調器６３への入力ビット列の上位側ビットｙとし、下位側ビットの（Ｂ−１）ビットを情報ビットとしたが、制御ビットを下位側ビットとして、上位側ビットの（Ｂ−１）ビットを情報ビットとすることもできる。復号時に動作を単純化できる限り、変調器６３への入力ビット列における制御ビットの位置は、図８の最上位ビットの構成だけに限られないことに留意されたい。ただし、次に述べるように、シェイピングを効果的にするために、変調器６３への入力ビット列における制御ビットの位置に応じて、変調信号点に対応付ける情報ビットのラベリングの最適化が必要となる。また、受信機の構成をできる限り簡単にするために、制御ビットの位置が決められることは言うまでもない。
【０１１６】
図８に示した変調部６０の構成は、本発明を最も簡単に構成する形態の１つであって、情報データに誤り訂正符号を付与する通信路符号化部と、前記通信路符号化部より出力されたビット列から複数の変調信号点に対応したシンボル列を生成および送信信号の瞬時ピーク電力を低減する信号制御を行う変調部とが連接された無線装置が実現される。
【０１１７】
この変調部は、前記通信路符号化部より出力された前記ビット列を、前記複数の変調信号点の１つに対応することになる複数のビットからなる情報ビット列に順次分割するよう構成されたデマルチプレクサと、前記信号制御のための１ビットからなる制御ビットを順次生成するよう構成された制御ビットセレクタであって、前記順次生成されるＮ組の前記制御ビットの各々は、過去の（Ｋ−１）個分の制御ビットを状態として有するトレリス構造において、前記情報ビット列の１組に基づいて、瞬時ピーク電力の低減を評価するメトリックを使って求められ、前記トレリス構造の前記状態の１つから伸びるブランチは、候補となる制御ビットのみを出力するように構成された制御ビットセレクタと、前記制御ビットと、前記制御ビットに対応する前記分割された情報ビット列とを結合して得られる入力ビット列に基づいて、前記複数の変調信号点に対応したシンボルを生成するよう構成された変調器とを備える。上述の制御ビットは、対応する前記情報ビット列を使用した符号化を受けずに決定され、前記制御ビットは、前記変調器への前記入力ビット列の最上位ビット（ＭＳＢ）を構成し、前記情報ビット列は、前記変調器への前記入力ビット列の前記ＭＳＢを除いた下位側ビットを構成することになる。
【０１１８】
本発明は、無線装置一般に広く適用可能であって、携帯電話システムの無線端末に限られない。電力消費が問題となる無線装置に広く適用可能である。さらに、本発明の信号制御方法を基地局に適用することによって、対向する移動無線端末側の受信回路が簡略される。したがって、基地局、ノードＢ、ｅノードＢ、各方式の無線ＬＡＮのアクセスポイントなどの電力消費が問題とならない無線装置にも適用することができる。これによって、対向する電力消費が問題となる無線端末装置の低消費電力化に貢献する。また、無線装置の形態は様々なものが可能であって、送信モジュール部品、本発明の信号制御方法を利用した集積回路（ＩＣ）、デジタル信号プロセッサ（ＤＳＰ）などにも適用可能である。
【０１１９】
また、本発明において、送信信号は、直交周波数分割多重（ＯＦＤＭ）信号であって、前記Ｎ組の前記制御ビットは、前記ＯＦＤＭ信号のＮ組のサブキャリアに対応し、前記トレリス構造に基づく前記制御ビット列を一括して処理して前記シンボル列を生成して、前記ＯＦＤＭ信号のシンボル時間の時間信号を形成されることになる。
【０１２０】
さらに、本発明において、送信信号は、シングルキャリア方式の送信信号であって、前記トレリス構造に基づく前記Ｎ組の前記制御ビットを一括して処理して前記シンボル列が生成され、前記シングルキャリア方式の送信信号のＮシンボル分に対応する時間信号が形成され得る。
【０１２１】
２．信号点のラベリング
デジタル変調では、変調方式によって決まる信号空間図上の複数の信号点と、情報ビット列を対応付けることを信号点のラベリングと言う。従来技術のトレリスシェイピング（ＴＳ）においては、トレリス構造上の同一の状態から伸びるブランチから生成される２つの信号点候補が、より異なる性質を持つように設計された信号点のラベリングを用いることで、より良好なピーク電力低減特性を示すことが知られている。すなわち、同じ状態から伸びる２つのブランチに対応した２つの信号点が、信号空間図上で原点対称な位置にある場合、ピーク電力低減性能は最も良好となる。本発明の信号制御方法においても、原点対称な２つの信号点を選択候補とするのが良いと考えられる。適切なラベリングの決定は、制御ビット系列を選択する際に累積メトリックの最小化処理において、そのメトリックの精度に影響を与える。以下、従来技術のトレリスシェイピング（ＴＳ）のために設計された信号点ラベリング手法をベースに、本発明の信号制御方法に最適なラベリング法について述べる。
【０１２２】
・下位側ビット（ＬＳＢ）の基準ラベリング
従来技術のＳｉｇｎ−ｂｉｔシェイピングに基づくＴＳでは、上位側ビット（ＭＳＢ）の２ビットは、信号空間図上で信号点が存在する象限を選択する。また、下位側ビット（ＬＳＢ）を構成する（Ｂ−２）ビットは、各象限内の信号点配置を決定する。ここで、第１象限における下位側ビット（ＬＳＢ）の信号点のラベリングを基準信号点ラベリングと定義する。
【０１２３】
図１６は、本発明の信号制御方法において利用される基準信号点ラベリングの例を示す図である。図１６の（ａ）はＱＡＭの基準信号点ラベリングを、（ｂ）はＰＳＫの基準信号点ラベリングを、（ｃ）はＡＰＳＫの基準信号点ラベリングをそれぞれ示す。受信側でのビット誤り率の観点から、情報ビットを含む下位側ビット（ＬＳＢ） の配置はＧｒａｙラベリングに従うことが良いとされている。図１６に示した各基準信号点ラベリングは、これを踏まえたものである。
【０１２４】
（ａ）に示したＱＡＭの場合、下位側ビット（ＬＳＢ） に対応する信号点配置は（Ｂ−２）ビットのＱＡＭの信号点配置を第１象限上にそのままシフトしたものとなる。したがって、例えば１６ＱＡＭ（４ビット）の場合は、ＱＰＳＫ（２ビット）の信号点配置を第１象限上に表現したものとなり、（ａ）に示したようなビット列のラベリングとなる。
【０１２５】
（ｂ）に示したＰＳＫの場合では、Ｂビットに対応した２Ｂ点分のＰＳＫ リングのうち、第１象限に位置する２Ｂ−２点に対して（Ｂ−２）ビットのＧｒａｙラベリングを施したものとなる。（ｂ）に示したのは１６−ＰＳＫに対応したものである。
【０１２６】
（ｃ）に示したＡＰＳＫの場合では、基準となる信号点ラベリングはＤＶＢ−Ｓ２（Digital Video Broadcasting - Satellite - Second Generation）で定義されたものを基礎としている。ＤＶＢ−Ｓ２では、１６−ＡＰＳＫ、３２−ＡＰＳＫのいずれの場合も、３ビット目および４ビット目が象限を決定するビットとなっている。このため、本発明の信号制御方法では、これらの象限を決定するビットを、それぞれ１、２ビット目（上位側ビット）に移動し、その他のビットは下位側ビット（ＬＳＢ）として下位側に移動する。（ｃ）に示したのは、１６−ＡＰＳＫ、３２−ＡＰＳＫに対応する信号点ラベリングである。括弧内が１６−ＡＰＳＫ、括弧のないものが３２−ＡＰＳＫの信号点に対応している。
【０１２７】
・上位側ビット（ＭＳＢ）のラベリング
図１７は、本発明の信号制御方法において利用される、上位側ビットによる象限のラベリングの例を示す図である。図１７の（ａ）は従来技術のＴＳにおけるタイプ１の象限ラベリングを示す。（ｂ）は、本発明の信号制御方法におけるタイプ１の象限ラベリングを示す。既に述べたように、下位側ビット（ＬＳＢ）が象限内の信号点にラベリングをするのに対して、上位側ビット（ＭＳＢ）２ビットは象限に対してラベリングされる。図１７においては、空間信号図内の４つの象限９１−１、９１−２、９１−３、９１−４に対して、上位側ビット（ＭＳＢ）である２ビット００（９０−１）、２ビット０１（９０−２）、２ビット１１（９０−３）、２ビット１０（９０−４）が、それぞれラベリングされている。
【０１２８】
さらに、空間信号図内の４つの象限９１−１、９１−２、９１−３、９１−４の中にそれぞれ表記したＧの文字が、図１６で説明をした下位側ビット（ＬＳＢ）の基準信号点ラベリングに基づく信号点配置を表している。文字Ｇは、例えば第２象限９１−２のように垂直軸（Ｑ軸）に対して鏡面対称となったり、第４象限９１−４のように水平軸（Ｉ軸）に対して鏡面対称となったりしている。これらのＧの回転状態が、図１６に示した基準信号点ラベリングで示される信号点配置自体の回転を表している。したがって、例えば、第２象限９１−２内の下位側ビットの配置は、図１６の（ａ）の配置を、垂直軸に対して鏡面対称に配置したものとなる。
【０１２９】
図１７の（ａ）および図１６の（ａ）の１６ＱＡＭを例にすると、第１象限９０−１に、図１６の（ａ）の信号点配置を適用すれば良い。このとき、第１象限内の右上の信号点は下位側ビット（ＬＳＢ）として００がラベリングされているので、第１象限に対してラベリングされた２ビット００（９０−１）に対応する上位側ビット（ＭＳＢ）とを組み合わせた、４ビットのビット列００００が第１象限９０−１の右上の信号点に対応付けられる。
【０１３０】
従来技術のＴＳに対しては、図７の（ａ）のように上位側ビット（ＭＳＢ）を象限に対してＧｒａｙラベリングすることで、対称な２つの信号点を選択候補とすることができる。これは、非特許文献２において、ピーク電力低減の専用目的に設計されたタイプ１マッピングに対応している。一方、本発明の信号制御方法において、図８で説明した構成例では、制御ビットを構成するのは上位側の１ビットのみである。そこで、図１７の（ｂ）のようにＭＳＢ２ビットを象限に対してＮａｔｕｒａｌラベリングすると、同一の下位側ビット（ＬＳＢ）の点に対する２つの候補信号点が原点対称な２点で構成される。このように、本発明の信号制御方法では、従来技術ＴＳで用いられていた象限ラベリングを本発明の制御ビット構成に適合させて決定する。
【０１３１】
図１７で示した上位側ビットのラベリングはピーク電力低減の専用目的に設計されたものであったが、異なる目的のラベリングも利用可能である。非特許文献２では、各サブキャリアがＱＡＭで変調されるＯＦＤＭ信号に対するトレリスシェイピングに対して、タイプ２のラベリングが開示されている。タイプ２のラベリングを利用すると、瞬時ピーク電力だけでなく、平均電力も同時に効果的に低減可能となる。
【０１３２】
図１８は、本発明の信号制御方法において利用される、上位側ビットによる象限のラベリングの別の例を示す図である。図１８の（ａ）に示した上位側ビット（ＭＳＢ）のラベリングを施した信号点配置は、従来技術のＴＳに対するタイプ２のラベリングに対応するものである。ＴＳでは、基準信号点ラベリングに基づく信号点配置（文字Ｇで表される）を回転することなく各象限に配置する。このタイプ２のラベリングにより、同一の下位側ビット（ＬＳＢ）の信号点に対する２つの候補信号点は、位相が１８０度回転し、かつ、電力の異なる２点で構成されることとなる。
【０１３３】
本発明の信号制御方法では、ＴＳの場合と同様、図１８の（ｂ）に示したように上位側ビット（ＭＳＢ）を象限に対してＮａｔｕｒａｌラベリングすることによって、電力は異なるが、原点対称な位置にある２つの信号点から信号を選択することが可能となる。タイプ１の場合と同様に、瞬時ピーク電力および平均電力を同時に効果的に低減可能な信号点のラベリングも、従来技術ＴＳで用いられていた象限ラベリングを本発明の制御ビット構成に適合させて決定する。
【０１３４】
３．本発明の信号制御方法の特性評価
以下、本発明の信号制御方法について、さらに具体的な構成、ならびに、ピーク電力低減性能、電力増幅効率および受信ビット誤り率特性（ＢＥＲ： Bit Error Rate）について説明する。本発明の信号制御方法と従来技術（トレリスシェイピング）との比較を行う形で計算機シミュレーションによって各特性を評価した
【実施例１】
【０１３５】
・評価条件
本発明の信号制御方法の特性評価の前提となるシステムの緒元は、ＯＦＤＭシステムについては、サブキャリア数が１２８のものを仮定する。比較のために適用するＴＳには、４状態を持つ生成行列Ｇのうち、これから生成される符号語の最小自由距離が最も大きいものを選択した。本発明の信号制御方法には、Ｋ＝３、すなわちトレリスの状態数が４となるものを利用し、帯域制限信号を生成するためのオーバーサンプリング数は８とした。また、信号点のラベリングには、ＴＳではタイプ１（図１７の（ａ））およびタイプ２（図１８の（ａ））を、本発明の信号制御方法では、タイプ１（図１７の（ｂ））およびタイプ２（図１８の（ｂ））を用いた。
【０１３６】
シングルキャリアシステムについては、ＴＳには、ＯＦＤＭの場合と同じ４状態のＧに外部メモリの数ｍｅｘ＝９を付加して拡張したものを選択した（非特許文献３、非特許文献６を参照）。本発明の信号制御方法には、Ｋ＝１２のものを用いた。すなわち、シングルキャリアシステムについて、ＴＳおよび本発明の信号制御方法の探索トレリスの状態数は、ともに２０４８となる。また、シングルキャリア信号を帯域制限するフィルタのロールオフ係数はα＝０．１とし、１つのトレリスを使用して一度に信号制御（瞬時ピーク電力の低減）を行う変調シンボルの数は、１０２４０とした。シングルキャリア方式においては、メトリックは瞬時ピーク電力低減のみを目的とした形で表現したものが使用される。このため、信号点のラベリングはタイプ１をベースとしたものを用いた。
【０１３７】
ＴＳおよび本発明の信号制御方法のシステムに適用する誤り訂正符号としては、１６値変調、３２値変調、２５６値変調に対して、それぞれ符号長が３８４bit、５１２bit、８９６bit のＬＤＰＣ（Low-Density Parity Check）符号を用いた。ただし、受信側では反復回数５０回のｓｕｍ−ｐｒｏｄｕｃｔ復号を利用した。また、ＴＳを受けた受信信号から軟判定出力を取り出すためには、非特許文献５で提案されている復号法を用いた。
【０１３８】
・ピーク電力低減特性および平均電力低減特性
本発明の信号制御方法の評価にあたっては、信号の正規化瞬時電力ζ（ｔ）の相補累積分布関数（ＣＣＤＦ: Complementary Cumulative Distribution Function）を、ピーク電力低減効果を評価する指標として用いた。ＣＣＤＦは、ζ（ｔ） があるしきい値ｘを超える確率として、次式のように定義される。
【０１３９】
【数１１】
2015149673.tif 000013
【０１４０】
ここで、ζ（ｔ）は次式によって表される。
【０１４１】
【数１２】
2015149673.tif 000014
【０１４２】
Ｐａｖ はｓ（ｔ）の平均電力を表す。
【０１４３】
図１９は、ＯＦＤＭシステムに本発明の信号制御方法を適用した場合のピーク電力低減性能を示す図である。ＯＦＤＭシステムにおいては、信号点の選択がサブキャリアに対してランダムであれば、その時間信号の振幅分布はガウス雑音状のものとなる。このとき、一次変調方式を変えてもピーク電力分布は変化しない。したがって、図１９では異なる変調方式の中から代表して２５６−ＱＡＭ のＣＣＤＦ特性を示す。図１９の横軸には、Ｐａvにより規格化した瞬時電力をｄＢで示し、縦軸にＣＣＤＦを示した。図１９では、本発明の信号制御方法をＴＭと表記している。
【０１４４】
図１９より、本発明の信号制御方法（ＴＭ）は、従来技術のトレリスシェイピング（ＴＳ）よりも若干瞬時ピーク電力の低減特性が劣るが、元々のＯＦＤＭ信号に比べるとピーク電力が大きく低減できている。また、ＯＦＤＭシステムにおいては、タイプ２を信号点ラベリングとして用いることにより、平均電力も低減可能である。平均電力低減性能は以下で定義される指標Λで定義できる（非特許文献２）。
【０１４５】
【数１３】
2015149673.tif 000015
【０１４６】
ここで、Ｐａｖ,ｕｎｉはＱＡＭ の信号点の生起確率が一様分布となる場合の平均電力を、Ｐａｖ,ｓｈａｐｅは、シェイピングを行った後の平均電力を表す。２５６−ＱＡＭ においては、従来技術のＴＳにタイプ２の信号点ラベリングを適用した場合で、３．０５ｄＢの平均電力低減効果が得られた。本発明の信号制御方法（ＴＭ）にタイプ２の信号点ラベリングを適用した場合でも、２．６０ｄＢの平均電力低減効果が得られた。したがって、本発明の信号制御方法（ＴＭ）は、ピーク電力低減の点においては従来技術のＴＳに非常に近い性能を有するが、平均電力低減性能の点ではＴＳよりも若干劣ることとなる。
【０１４７】
図２０および図２１は、それぞれ、１６値変調および３２値変調を用いたシングルキャリアシステムに本発明の信号制御方法を適用した場合の瞬時ピーク電力低減性能を示す図である。それぞれの図で、横軸にはＰａvにより規格化した瞬時電力をｄＢで示し、縦軸にはＣＣＤＦを示した。本発明の信号制御方法の結果を、Trellis Mappingと表記した曲線で示し、従来技術のＴＳをTrellis shapingと表記した曲線で示した。同一の一次変調を用いた場合、ＯＦＤＭシステムに本発明を適用した場合と同様、従来技術のＴＳと比較すると若干特性が劣るものの、信号制御の動作を行わない元々の信号と比較すると、効果的に瞬時ピーク電力の低減が可能であることが確認できた。
【実施例２】
【０１４８】
・電力増幅効率の比較
本発明の信号制御方法においては、電力付加効率を評価する電力増幅器のモデルとして、入出力特性（ＡＭ−ＡＭ特性）が以下の式で与えられるＲａｐｐモデル（非特許文献７、非特許文献８）を用いた。
【０１４９】
【数１４】
2015149673.tif 000016
【０１５０】
ここで、ｒｏｕｔ、ｒｉｎ はそれぞれ、モデルの出力および入力振幅、ｒｏｕｔ,ｍａｘ とｒｉｎ,ｍａｘ はそれぞれ出力と入力の飽和振幅を表している。ｐはｓｍｏｏｔｈｎｅｓｓ ｆａｃｔｏｒと呼ばれるパラメータであり、ここではｐ＝２を用いた。このモデルに対して、Ａ級増幅時の電力増幅効率は、次式で定義される（非特許文献８）。
【０１５１】
【数１５】
2015149673.tif 000017
【０１５２】
本発明の信号制御方法の電力効率を評価するにあたっては、
【０１５３】
【数１６】
2015149673.tif 000018
【０１５４】
を、線形増幅に必要な最小の飽和入力振幅とする。このとき、対応する飽和出力振幅は増幅器の利得をｇとして
【０１５５】
【数１７】
2015149673.tif 000019
【０１５６】
と表され、
【０１５７】
【数１８】
2015149673.tif 000020
【０１５８】
の場合の電力増幅効率は、線形増幅時の最大の電力増幅効率η′となる。ここでは、η′を用いて電力増幅効率の評価を行った。
【０１５９】
図２２は、ｐ＝２のＲａｐｐモデルでＡ級増幅を行った場合の、各変調方式における電力増幅効率η′を、本発明の信号制御方法と従来技術とを対比して示した表である。ＯＦＤＭシステムについては、実施例１の結果と同様に、用いる一次変調方式によって違いはほとんど見られなかったため、代表して２５６−ＱＡＭの結果を示した。表の変調方式の欄で、頭文字にＳＣ−を付加したものはシングルキャリアシステムの電力増幅効率である。表からは、本発明の信号制御方法を用いることによって、瞬時ピーク電力低減を行わなかった場合と比較して、大きく電力増幅効率を改善できていることが確認できる。また、従来技術のトレリスシェイピングと比較すると、電力増幅効率の改善量は若干劣るが、その差異は高々１％程度以内に収まっている。したがって、本発明の信号制御方法は、電力増幅器の電力増幅効率の点でも、従来技術のＴＳと比較して遜色のない性能が得られた。
【実施例３】
【０１６０】
・ビット誤り率特性
最後に、本発明の信号制御方法に対応する復調部とＬＤＰＣ符号とを連接した際の、ＡＷＧＮチャネルにおける受信ビット誤り率（ＢＥＲ）特性を示す。
【０１６１】
図２３は、本発明の信号制御方法にタイプ１ベースのラベリングを用いた場合の、ＯＦＤＭシステムにおけるＢＥＲ特性を示す図である。従来技術のトレリスシェイピング（ＴＳと表記）と本発明の信号制御方法（ＴＭと表記）とを比較すると、後者のほうがより良い（小さい）ＢＥＲを達成可能なことがわかる。これは、非特許文献５で提案されているＴＳの軟判定手法では，完全に正確な軟判定出力が得られないためである。すなわち、ＴＳにおいては正確な軟判定出力の導出が計算量の点で困難であることにある。この不正確性は、変調ビット数が増えるにつれて全体に対する影響が小さくなるため、ＴＳと本発明の信号制御方法（ＴＭ）のＢＥＲは近づいていく。しかし、図２３に示したように、２５６−ＱＡＭまでの観測においては、本発明の信号制御方法の方が、簡易な受信機の構成にもかかわらず、より良いＢＥＲ特性を達成可能であることが確認できる。
【０１６２】
図２４は、本発明の信号制御方法にタイプ２ベースのラベリングを用いた場合の、ＯＦＤＭシステムにおけるＢＥＲ特性を示す図である。この場合は、わずかながら従来技術ＴＳの方がより良いＢＥＲ特性を示している。これは、ＴＳにタイプ２の信号点ラベリングを適用したシステムの方が、本発明の信号制御方法にタイプ２の信号点ラベリングを適用したシステムよりも効果的に平均電力を低減できるためである。従来技術のＴＳにおける軟判定の不完全性による特性の劣化分を、平均電力低減効果による特性の向上分が相殺し、さらに上回った結果と考えられる。
【０１６３】
図２５は、本発明の信号制御方法につき、１６値変調を用いた場合のシングルキャリアシステムにおけるＢＥＲ特性を従来技術と比較して示した図である。同じ一次変調方式を用いた場合には本発明の信号制御方法（ＴＭと表記）の方が従来技術のＴＳよりも良好なＢＥＲを達成している。本発明の信号制御方法およびＴＳでは、いずれも、通常のＯＦＤＭと比較すると、信号制御のための冗長度１ビット分だけＢＥＲ特性が劣化する。しかしながら、実施例１および実施例２で示した通り、瞬時電力の低減性能および電力増幅効率の向上性能については、大きく改善されることに注目されたい。
【０１６４】
以上、詳細に説明してきたように、トレリス構造を用いた、信号の瞬時ピーク電力低減のための新たな信号制御方法、ならびに送信機および受信機の構成を提案した。本発明は、信号制御のためのビットおよび情報を構成するビットを分離して取り扱い、トレリス構造を用いて過去数ビット分の制御ビットの影響を考慮することにより、従来技術のトレリスシェイピングにせまるピーク電力低減性能を達成した。ビット誤り率については、専らピーク電力を低減するようなマッピングを利用した場合には、従来技術のＴＳよりも優れた特性が得られる。
【産業上の利用可能性】
【０１６５】
本発明は、一般的に無線通信システムに利用することができる。電力増幅効率の向上が必要な無線装置、無線システムに適用可能である。
【符号の説明】
【０１６６】
１０  送信側システム
１１  誤り訂正符号化部
１２  インターリーバ
１３、６０  ピーク電力低減および変調部
１４  オーバーサンプリングおよびＩＦＦＴ部
２０  受信側システム
２１  ＦＦＴ部またはフィルタ部
２２  ＬＬＲ計算部
２３  デインタリーバ
２４  誤り訂正および復号部
５１、８１  復号器
５２  シンボル復調器
５３、８２  マルチプレクサ
６１  制御ビットセレクタ
６２  デマルチプレクサ
６３  変調器（マッパ）
【図１】
2015149673.tif 000021
【図２】
2015149673.tif 000022
【図３】
2015149673.tif 000023
【図４】
2015149673.tif 000024
【図５】
2015149673.tif 000025
【図６】
2015149673.tif 000026
【図７】
2015149673.tif 000027
【図８】
2015149673.tif 000028
【図９】
2015149673.tif 000029
【図１０】
2015149673.tif 000030
【図１１】
2015149673.tif 000031
【図１２】
2015149673.tif 000032
【図１３】
2015149673.tif 000033
【図１４】
2015149673.tif 000034
【図１５】
2015149673.tif 000035
【図１６】
2015149673.tif 000036
【図１７】
2015149673.tif 000037
【図１８】
2015149673.tif 000038
【図１９】
2015149673.tif 000039
【図２０】
2015149673.tif 000040
【図２１】
2015149673.tif 000041
【図２２】
2015149673.tif 000042
【図２３】
2015149673.tif 000043
【図２４】
2015149673.tif 000044
【図２５】
2015149673.tif 000045
【図２６】
2015149673.tif 000046