(57)【要約】【課題】出力電圧の制御を効率よく行うことのできるスイッチング電源装置を提供する。【解決手段】電源装置１００は、電源Ｐに並列に接続されたスイッチング素子Ｑ１，Ｑ２の直列回路１及びスイッチング素子Ｑ３，Ｑ４の直列回路２と、スイッチング素子Ｑ２に並列接続された一次巻線Ｐ１及びコンデンサＣｒｉを含む直列共振回路と、スイッチング素子Ｑ３，Ｑ４の接続点とコンデンサＣｒｉとの間に接続されたリアクトルＬ１と、一次巻線Ｐ１及び二次巻線Ｓ１，Ｓ２を有するトランスＴと、二次巻線に接続された整流平滑回路と、任意周波数でスイッチング素子Ｑ１，Ｑ２を交互にオンオフさせ、該任意周波数と同一周波数でスイッチング素子Ｑ３，Ｑ４を交互にオンオフさせる制御回路３と、を備える。制御回路３は、直列回路１，２のスイッチング信号の位相差を制御する。【選択図】図１
2015139258.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線及び前記一次巻線と磁気結合する二次巻線を有するトランスと、
直流電源の両端に接続される第一のスイッチング素子及び第二のスイッチング素子の第一の直列回路と、
前記第二のスイッチング素子の一端に接続されたコンデンサ、及び、前記コンデンサと前記第二のスイッチング素子の他端との間に接続された前記一次巻線を含む直列共振回路と、
前記直流電源の両端に接続される第三のスイッチング素子及び第四のスイッチング素子の第二の直列回路と、
前記第三のスイッチング素子及び前記第四のスイッチング素子の接続点と、前記コンデンサの前記一次巻線側の端子との間に接続されたリアクトルと、
前記二次巻線に接続された整流平滑回路と、
前記第一のスイッチング素子と前記第二のスイッチング素子を互いにオフとなるデッドタイムを設けて交互にオンオフさせ、前記第三のスイッチング素子と前記第四のスイッチング素子を互いにオフとなるデッドタイムを設けて交互にオンオフさせる制御を、前記第一の直列回路と前記第二の直列回路のスイッチング信号の周波数を同じにして行う制御部と、を備え、
前記制御部は、前記第一の直列回路のスイッチング信号と前記第二の直列回路のスイッチング信号の位相差を制御するスイッチング電源装置。
【請求項２】
請求項１記載のスイッチング電源装置であって、
前記制御部は、前記整流平滑回路から出力される電圧に応じて前記位相差を制御するスイッチング電源装置。
【請求項３】
請求項１又は２記載のスイッチング電源装置であって、
前記制御部は、前記第一の直列回路のスイッチング信号の周波数と前記第二の直列回路のスイッチング信号の周波数を固定値とするスイッチング電源装置。
【請求項４】
請求項１又は２記載のスイッチング電源装置であって、
前記整流平滑回路に流れる電流が第一の閾値以下になるタイミングを検知する検知回路を更に備え、
前記制御部は、前記タイミングに同期したスイッチング信号で前記第一の直列回路及び前記第二の直列回路を制御するスイッチング電源装置。
【請求項５】
請求項４記載のスイッチング電源装置であって、
前記検知回路は、前記直列共振回路と直列接続された電流検出素子、又は、前記整流平滑回路と接続された電流検出素子を含み、前記電流検出素子により検出された電流に基づいて前記タイミングを検知するスイッチング電源装置。
【請求項６】
請求項１、２、４、又は５記載のスイッチング電源装置であって、
前記制御部は、前記位相差を最小にしても、前記整流平滑回路から出力される電圧が第二の閾値未満になる場合に、前記第一の直列回路及び前記第二の直列回路のスイッチング信号の周波数を、前記電圧が前記第二の閾値になっている場合よりも低下させるスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
テレビ、スマートフォン、パーソナルコンピュータ等の電子機器における電源は、一定の直流電圧を安定に供給しなければならない。そのような電源としてスイッチング電源装置が用いられている（例えば特許文献１，２参照）。
【０００３】
スイッチング電源装置は、ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、及びサイリスタ等の半導体素子をスイッチング素子として用い、スイッチング素子のオンオフにより入力直流電圧を一旦交流電圧に変換する。変換された交流電圧はトランス、整流回路、及び平滑回路を順に通って安定な直流電圧に変換され、出力される。
【０００４】
特許文献１に記載のスイッチング電源装置は、電流共振型コンバータであり、スイッチング信号の周波数が共振周波数より低くなり、共振はずれ状態となった場合に、スイッチング信号の周波数を適切な動作範囲に戻す制御を行っている。
【０００５】
特許文献２に記載のスイッチング電源装置は、フルブリッジ型コンバータを有しており、フルブリッジを構成する４つのスイッチ部のオンオフを制御することで、出力電圧制御を行っている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−３０８２４３号公報
【特許文献２】特開２００２−２０９３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に例示されるようなスイッチング信号の周波数を制御する方法では、例えば瞬断や停電等で入力電圧が低下した時に、スイッチング信号の周波数を共振周波数に近づけることで出力電圧を上げようとすると、二次側へ放出される負荷電流の導通角が極端に狭くなり、電流実効値が増加することで効率が著しく低下する。このため、効率の低下を防ぐために、スイッチング信号の周波数は変えずとも、出力電圧を上げられるようにすることが望ましい。
【０００８】
本発明は、上記事情に鑑みてなされたものであり、出力電圧の制御を効率よく行うことのできるスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のスイッチング電源装置は、一次巻線及び上記一次巻線と磁気結合する二次巻線を有するトランスと、直流電源の両端に接続される第一のスイッチング素子及び第二のスイッチング素子の第一の直列回路と、上記第二のスイッチング素子の一端に接続されたコンデンサ、及び、上記コンデンサと上記第二のスイッチング素子の他端との間に接続された上記一次巻線を含む直列共振回路と、上記直流電源の両端に接続される第三のスイッチング素子及び第四のスイッチング素子の第二の直列回路と、上記第三のスイッチング素子及び上記第四のスイッチング素子の接続点と、上記コンデンサの上記一次巻線側の端子との間に接続されたリアクトルと、上記二次巻線に接続された整流平滑回路と、上記第一のスイッチング素子と上記第二のスイッチング素子を互いにオフとなるデッドタイムを設けて交互にオンオフさせ、上記第三のスイッチング素子と上記第四のスイッチング素子を互いにオフとなるデッドタイムを設けて交互にオンオフさせる制御を、上記第一の直列回路と上記第二の直列回路のスイッチング信号の周波数を同じにして行う制御部と、を備え、上記制御部は、上記第一の直列回路のスイッチング信号と上記第二の直列回路のスイッチング信号の位相差を制御するものである。
【発明の効果】
【００１０】
本発明によれば、出力電圧の制御を効率よく行うことのできるスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態を説明するためのスイッチング電源装置１００の概略構成を示す回路図である。
【図２】図１に示すスイッチング電源装置１００における制御回路３の内部構成を示す回路図である。
【図３】図１に示すスイッチング電源装置１００における制御回路３の動作波形の一例を示す図である。
【図４】スイッチング電源装置１００の重負荷時の動作波形の一例を示す図である。
【図５】スイッチング電源装置１００の軽負荷時の動作波形の一例を示す図である。
【図６】（ａ）はスイッチング信号の周波数と電力との関係を示す図であり、（ｂ）はスイッチング信号の位相差と電力との関係を示す図である。
【図７】スイッチング電源装置１００の変形例であるスイッチング電源装置２００の概略構成を示す図である。
【図８】スイッチング電源装置２００における制御回路３Ａ及び電流検出回路５の内部構成を示す図である。
【図９】図７に示すスイッチング電源装置２００の動作波形の一例を示す図である。
【図１０】スイッチング電源装置１００の変形例であるスイッチング電源装置３００の概略構成を示す図である。
【図１１】スイッチング電源装置１００における制御回路３の内部構成の変形例を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態について図面を参照して説明する。
【００１３】
図１は、本発明の一実施形態を説明するためのスイッチング電源装置１００の概略構成を示す回路図である。
【００１４】
スイッチング電源装置１００は、例えば商用電源からの交流電圧を整流平滑して得られる直流電圧Ｖｉｎを供給する直流電源Ｐの一端に接続される端子Ｖ１と、直流電源Ｐの他端（グランド端）に接続される端子Ｖ２と、直流電源Ｐにそれぞれ並列接続された直列回路１，２と、リアクトルＬ１，Ｌ２と、コンデンサＣｒｉと、トランスＴと、ダイオードＤ１，Ｄ２と、コンデンサＣ１と、制御回路（Ｃｏｎｔｒｏｌ  ＩＣ）３と、ドライバＤＲ１，ＤＲ２と、を備える。制御回路３とドライバＤＲ１，ＤＲ２は制御部を構成する。
【００１５】
直列回路１は、ＭＯＳＦＥＴ、ＩＧＢＴ、及びサイリスタ等のオンオフ制御可能な半導体素子からなるスイッチング素子Ｑ１（図１の例ではＭＯＳＦＥＴ）と、スイッチング素子Ｑ１に直列接続されたスイッチング素子Ｑ２（図１の例ではＭＯＳＦＥＴ）と、スイッチング素子Ｑ１の両端に接続されたダイオード１１と、スイッチング素子Ｑ２の両端に接続されたダイオード１２とを含む。ダイオード１１はスイッチング素子Ｑ１の寄生ダイオードであってもよく、ダイオード１２はスイッチング素子Ｑ２の寄生ダイオードであってもよい。
【００１６】
直列回路２は、スイッチング素子Ｑ３（図１の例ではＭＯＳＦＥＴ）と、スイッチング素子Ｑ３に直列接続されたスイッチング素子Ｑ４（図１の例ではＭＯＳＦＥＴ）と、スイッチング素子Ｑ３の両端に接続されたダイオード２１と、スイッチング素子Ｑ４の両端に接続されたダイオード２２とを含む。ダイオード２１はスイッチング素子Ｑ３の寄生ダイオードであってもよく、ダイオード２２はスイッチング素子Ｑ４の寄生ダイオードであってもよい。
【００１７】
直列回路１におけるスイッチング素子Ｑ２の両端には、リアクトルＬ１と、トランスＴの一次巻線Ｐ１と、コンデンサＣｒｉとを直列接続した回路が接続されている。スイッチング素子Ｑ２の一端にはコンデンサＣｒｉの一端が接続され、コンデンサＣｒｉの他端とスイッチング素子Ｑ２の他端の間に一次巻線Ｐ１及びリアクトルＬ１が接続されている。
【００１８】
リアクトルＬ１は、一次巻線Ｐ１のリーケージインダクタンスを有するリアクトルであってもよい。リアクトルＬ１と、トランスＴの一次巻線Ｐ１と、コンデンサＣｒｉからなる直列回路は、スイッチング素子Ｑ２に並列接続された直列共振回路を構成する。
【００１９】
リアクトルＬ２は、直列回路２におけるスイッチング素子Ｑ３及びスイッチング素子Ｑ４の接続点と、直列共振回路のコンデンサＣｒｉ及び一次巻線Ｐ１の接続点との間に接続されている。リアクトルＬ２とコンデンサＣｒｉからなる直列回路は、スイッチング素子Ｑ４に並列接続された共振回路を構成する。
【００２０】
トランスＴは、一次巻線Ｐ１と、一次巻線Ｐ１と磁気結合された二次巻線Ｓ１，Ｓ２と、を備える。
【００２１】
二次巻線Ｓ１の一端（二次巻線Ｓ２との接続点側）はグランド端子に接続され、二次巻線Ｓ１の他端はダイオードＤ１のアノードに接続されている。二次巻線Ｓ２の一端（二次巻線Ｓ１との接続点側）はグランド端子ＧＮＤに接続され、二次巻線Ｓ２の他端はダイオードＤ２のアノードに接続されている。ダイオードＤ１，Ｄ２のカソードは図示しない出力端子に接続されている。
【００２２】
コンデンサＣ１は、二次巻線Ｓ１及び二次巻線Ｓ２の接続点と出力端子との間に接続されている。ダイオードＤ１，Ｄ２は、二次巻線Ｓ１，Ｓ２に生じる電圧を整流するためのものである。コンデンサＣ１は、二次巻線Ｓ１，Ｓ２に生じる電圧を平滑化するためのものである。ダイオードＤ１，Ｄ２とコンデンサＣ１により整流平滑回路が構成される。
【００２３】
ドライバＤＲ１は、制御回路３から入力されるクロックにしたがって、直列回路１に含まれるスイッチング素子Ｑ１，Ｑ２それぞれのオンオフ制御を行う。
【００２４】
ドライバＤＲ２は、制御回路３から入力されるクロックにしたがって、直列回路２に含まれるスイッチング素子Ｑ３，Ｑ４それぞれのオンオフ制御を行う。
【００２５】
図２は、図１に示すスイッチング電源装置１００における制御回路３の内部構成を示す回路図である。
【００２６】
制御回路３は、ドライバＤＲ１と接続された発振器ＯＳＣと、ダイオード３２、抵抗３３、及びコンデンサＣ１１を含む第一の時定数回路と、第一の時定数回路と発振器ＯＳＣとの間に接続されたＮＯＴ回路３１と、発振器ＯＳＣに接続されたダイオード３４、抵抗３５、及びコンデンサＣ１０を含む第二の時定数回路と、非反転入力端子が第一の時定数回路の出力と接続された比較器３８と、非反転入力端子が第二の時定数回路の出力と接続された比較器３７と、比較器３７，３８の出力と接続されたＲＳフリップフロップ（ＲＳ−ＦＦ）３９と、基準電圧Ｖｒｅｆを供給する電源Ｐ１と比較器３７，３８の反転入力端子との間に接続された抵抗３６と、比較器３７，３８の反転入力端子に接続されたフォトカプラＰＣと、を備える。
【００２７】
発振器ＯＳＣは、所定のデューティー比（例えば５０％）で任意周波数のクロックを生成し、生成したクロックをドライバＤＲ１に入力する。ドライバＤＲ１は、入力されたクロックにしたがってスイッチング素子Ｑ１，Ｑ２のゲートを制御するスイッチング信号を生成し、このスイッチング信号をスイッチング素子Ｑ１，Ｑ２に供給して、スイッチング素子Ｑ１とスイッチング素子Ｑ２を互いにオンとならないようデッドタイムを設けて交互にオンオフする。
【００２８】
発振器ＯＳＣで生成されたクロックは、ＮＯＴ回路３１を通って第一の時定数回路にも入力される。また、発振器ＯＳＣで生成されたクロックは、第二の時定数回路にも入力される。
【００２９】
第一の時定数回路と第二の時定数回路におけるダイオード３２，３４は、入力信号がローレベルとなったときにコンデンサＣ１０，Ｃ１１の電圧を瞬時に引き抜くための放電用のダイオードである。
【００３０】
第一の時定数回路と第二の時定数回路において、抵抗３３，３５及びコンデンサＣ１０，Ｃ１１はそれぞれ同じ定数に設定されている。したがって、比較器３７と比較器３８の非反転入力端子には、発振器ＯＳＣで生成されたクロックの立ち上がりと立ち下がりのタイミングから同じ時定数を有した電圧が入力される。
【００３１】
フォトカプラＰＣは、スイッチング電源装置１００の二次側に出力される電圧と目標電圧との差を制御回路３に伝達するための素子であり、負荷が小さいほど、フォトカプラＰＣを流れる電流（誤差信号）が大きくなる。したがって、抵抗３６とフォトカプラＰＣとの接続点の電圧Ｖｃｏｍｐは、スイッチング電源装置１００の二次側の負荷（整流平滑回路の出力電圧）に応じて変動する。
【００３２】
図３は、図１に示すスイッチング電源装置１００における制御回路３の動作波形の一例を示す図である。
【００３３】
図３において、“ＯＳＣ”は発振器ＯＳＣで生成されるクロック波形を示す。“Ｑ１  Ｖｇｓ”は、スイッチング素子Ｑ１のゲート信号を示す。“Ｑ２  Ｖｇｓ”は、スイッチング素子Ｑ２のゲート信号を示す。“Ｃ１０”は、コンデンサＣ１０の電圧波形を示す。“Ｃ１１”は、コンデンサＣ１１の電圧波形を示す。“ＲＳ−ＦＦ  Ｓ”は、ＲＳ−ＦＦ３９のセット端子の入力波形を示す。“ＲＳ−ＦＦ  Ｒ”は、ＲＳ−ＦＦ３９のリセット端子の入力波形を示す。“ＲＳ−ＦＦ  Ｑ”は、ＲＳ−ＦＦ３９の出力波形を示す。“Ｑ３  Ｖｇｓ”は、スイッチング素子Ｑ３のゲート信号を示す。“Ｑ４  Ｖｇｓ”は、スイッチング素子Ｑ４のゲート信号を示す。
【００３４】
発振器ＯＳＣで生成されるクロックは、５０％のデューティー比でオンオフを交互に繰り返している。ドライバＤＲ１は、このクロックから、数１００ｎｓのデッドタイムを有して交互にオンオフするゲート信号Ｑ１Ｖｇｓ，Ｑ２Ｖｇｓ（スイッチング信号）を生成し、ゲート信号Ｑ１Ｖｇｓをスイッチング素子Ｑ１に供給し、ゲート信号Ｑ２Ｖｇｓをスイッチング素子Ｑ２に供給する。
【００３５】
発振器ＯＳＣで生成されるクロックがハイレベルになるとコンデンサＣ１０の電圧は上昇し、クロックがローレベルになるとコンデンサＣ１０の電圧はゼロとなる。また、発振器ＯＳＣで生成されるクロックがローレベルになるとコンデンサＣ１１の電圧は上昇し、クロックがハイレベルになるとコンデンサＣ１１の電圧はゼロとなる。
【００３６】
コンデンサＣ１０の電圧がＶｃｏｍｐ以上の期間ではＲＳ−ＦＦ３９のリセット入力がハイレベルとなり、コンデンサＣ１０の電圧がＶｃｏｍｐ未満の期間ではＲＳ−ＦＦ３９のリセット入力がローレベルとなる。また、コンデンサＣ１１の電圧がＶｃｏｍｐ以上の期間ではＲＳ−ＦＦ３９のセット入力がハイレベルとなり、コンデンサＣ１１の電圧がＶｃｏｍｐ未満の期間ではＲＳ−ＦＦ３９のセット入力がローレベルとなる。
【００３７】
ＲＳ−ＦＦ３９の出力信号は、リセット入力とセット入力のそれぞれの立ち上がりのタイミングでハイレベルとローレベルが切り替わる。したがって、ＲＳ−ＦＦ３９の出力信号は、発振器ＯＳＣで生成されるクロックに対して位相が進んだ信号となる。
【００３８】
ドライバＤＲ２は、ＲＳ−ＦＦ３９の出力信号から、数１００ｎｓのデッドタイムを有して交互にオンオフするゲート信号Ｑ３Ｖｇｓ，Ｑ４Ｖｇｓ（スイッチング信号）を生成し、ゲート信号Ｑ３Ｖｇｓをスイッチング素子Ｑ３に供給し、ゲート信号Ｑ４Ｖｇｓをスイッチング素子Ｑ４に供給する。
【００３９】
以上の動作により、直列回路１のスイッチング素子Ｑ１，Ｑ２は、直列回路２のスイッチング素子Ｑ３，Ｑ４に対して、Ｖｃｏｍｐの大きさに応じた遅延をもって５０％のデューティー比で交互にオンオフされる。このように、制御回路３は、直列回路１のスイッチング信号の周波数と直列回路２のスイッチング信号の周波数を同一とし、かつ、直列回路１のスイッチング信号と直列回路２のスイッチング信号の位相差を出力電圧に応じて制御する。
【００４０】
図４及び図５は、スイッチング電源装置１００の動作波形の一例を示す図である。図４と図５では、スイッチング素子Ｑ２のゲート信号とスイッチング素子Ｑ４のゲート信号との位相差が異なっており、図５の方が、位相差が大きい。
【００４１】
スイッチング電源装置１００では、スイッチング素子Ｑ１，Ｑ２がデューティー比５０％で交互にオンオフすることにより、リアクトルＬ１、一次巻線Ｐ１、及びコンデンサＣｒｉからなる直列共振回路には正負対称の共振電流が流れる。この共振電流は、リアクトルＬ１と一次巻線Ｐ１のインダクタンスと共振コンデンサＣｒｉとの共振動作により一次側で循環する励磁電流に、リアクトルＬ１とコンデンサＣｒｉで決まる周波数の二次側へ放出される負荷電流が重畳した形となる。
【００４２】
また、スイッチング素子Ｑ３，Ｑ４もデューティー比５０％で交互にオンオフを繰り返すことにより、リアクトルＬ２には正負対称の共振電流が流れ、この共振電流がリアクトルＬ１の共振電流と合成されてコンデンサＣｒｉに流れ込む。図３の動作波形例では、直列回路２は直列回路１に対しては位相の進んだスイッチング動作となる。
【００４３】
図４，５に示すように、スイッチング素子Ｑ１，Ｑ２のスイッチング信号とスイッチング素子Ｑ３，Ｑ４のスイッチング信号との位相差が変化することで、リアクトルＬ１に流れる電流波形とリアクトルＬ２に流れる電流波形との位相差も変化する。この結果、コンデンサＣｒｉに流れ込む共振電流も変化する。したがって、スイッチング素子Ｑ１，Ｑ２のスイッチング信号とスイッチング素子Ｑ３，Ｑ４のスイッチング信号との位相差に応じて、スイッチング電源装置１００の出力電圧が変動することとなる。
【００４４】
図６（ａ）は、スイッチング素子Ｑ１，Ｑ２のスイッチング信号の周波数と電力との関係を示す図である。図６（ｂ）は、スイッチング素子Ｑ１，Ｑ２のスイッチング信号及びスイッチング素子Ｑ３，Ｑ４のスイッチング信号の位相差と電力との関係を示す図である。
【００４５】
図６（ａ）において“動作周波数”で示した周波数で発振器ＯＳＣの発振周波数を固定にしたとしても、位相差を変えることで、図６（ａ）に示すように電力を制御できる。位相差と電力の関係は図６（ｂ）に示す通りであり、位相差＝０°付近をピークとして、位相差（絶対値）が大きくなるほど電力は低下する。
【００４６】
したがって、制御回路３は、重負荷時や入力電圧低下時には位相差（絶対値）を小さくして出力を上げ、軽負荷時には位相差（絶対値）を大きくして出力を下げる制御を行うことで、出力電圧を一定に保つことができる。
【００４７】
図３の動作波形例では、直列回路１に対して直列回路２の位相が進んだ動作としているが、図６（ｂ）からも分かるように、直列回路１に対して直列回路２の位相が遅れるようにしても、同じ効果を得ることができる。
【００４８】
スイッチング電源装置１００によれば、スイッチング信号の周波数が固定であるため、二次側の負荷電流の導通角を最適化することができ高効率化が可能となる。また、ＡＭチューナーノイズや他のコンバータとの干渉等の影響がない周波数に設定することができ、信頼性を高めることができる。また、スイッチング信号の位相差を制御して出力電圧を制御することで、スイッチング信号の周波数を制御する場合と比べて、俊敏に対応することができ応答性を上げることができる。
【００４９】
図７は、スイッチング電源装置１００の変形例であるスイッチング電源装置２００の概略構成を示す図である。図７において図１と同じ構成には同一符号を付してある。
【００５０】
スイッチング電源装置２００は、トランスＴの二次巻線Ｓ１，Ｓ２の接続点とコンデンサＣ１との間に抵抗４を接続し、抵抗４の両端に接続された電流検出回路５を追加し、制御回路３を制御回路３Ａに変更した点を除いては、スイッチング電源装置１００と同じ構成である。抵抗４及び電流検出回路５は特許請求の範囲の検知回路として機能する。制御回路３ＡとドライバＤＲ１，ＤＲ２は制御部を構成する。
【００５１】
図８は、スイッチング電源装置２００における制御回路３Ａ及び電流検出回路５の内部構成を示す図である。図８において図２と同じ構成には同一符号を付してある。
【００５２】
制御回路３Ａは、制御回路３において発振器ＯＳＣを削除し、第一の時定数回路と第二の時定数回路のそれぞれの入力と電流検出回路５の出力とを接続した構成となっている。つまり、制御回路３Ａは、電流検出回路５の出力信号を、発振器ＯＳＣで生成するクロックの代わりに使用する。なお、図示していないが、起動時には、外部クロック信号をドライバＤＲ１に入力することで、スイッチング電源装置２００の発振を開始させる。
【００５３】
電流検出回路５は、比較器５１と、Ｔ型フリップフロップ（Ｔ−ＦＦ）５２と、を備える。
【００５４】
比較器５１は、トランスＴの二次巻線Ｓ１，Ｓ２の接続点と抵抗４との間に電源Ｐ２を介して非反転入力端子が接続され、抵抗４とグランドとの間に反転入力端子が接続されている。電源Ｐ２は、ゼロもしくはゼロより僅かに大きい値の基準電圧Ｖｒｅｆ２（第一の閾値）を供給する。
【００５５】
比較器５１は、二次側に流れる電流を抵抗４で電圧に変換し、この変換した電圧と、電源Ｐ２の基準電圧Ｖｒｅｆ２とを比較して、比較結果に応じた信号をＴ−ＦＦ５２のトリガ端子Ｔに入力する。
【００５６】
Ｔ−ＦＦ５２の出力端子Ｑは、ＮＯＴ回路３１と第二の時定数回路とドライバＤＲ１とに接続されている。図示は省略しているが、電流検出回路５と制御回路３Ａの間にはフォトカプラ等の絶縁手段を有しているものとする。
【００５７】
図９は、図７に示すスイッチング電源装置２００の動作波形の一例を示す図である。
【００５８】
比較器５１は、抵抗４により電圧に変換された二次側の正弦波状の負荷電流と基準電圧Ｖｒｅｆ２を比較し、二次側の負荷電流がほぼゼロとなるタイミングを検出している。
【００５９】
二次側の負荷電流がほぼゼロとなるタイミングで比較器５１はハイレベルの信号を出力し、その信号がＴ−ＦＦ５２のトリガ端子Ｔに入力される。これにより、Ｔ−ＦＦ５２は、負荷電流がほぼゼロになるタイミングで交互にオンオフを繰り返すこととなる。
【００６０】
ここで、二次側には、スイッチング素子Ｑ１のオン期間に流れる負荷電流とスイッチング素子Ｑ２のオン期間に流れる負荷電流とが交互に流れる。したがって、Ｔ−ＦＦ５２の出力Ｑはスイッチング素子Ｑ１のオン期間はハイを出力し、スイッチング素子Ｑ２のオン期間にはローを出力することとなり、図２に示した発振器ＯＳＣと同様のタイミングで信号を出力することとなる。よって、制御回路３Ａは、Ｔ−ＦＦ５２の出力Ｑを発振器ＯＳＣで生成されるクロックとして使用することにより、図１の構成と同様の動作が可能となる。
【００６１】
スイッチング電源装置２００では、基準電圧Ｖｒｅｆ２をゼロもしくはゼロより僅かに大きい値に設定している。このようにすることで、二次側に流れる負荷電流がゼロ又はほぼゼロになったタイミングで、Ｔ−ＦＦ５２の出力レベルを切り替えることができ、ゼロ電流スイッチングが可能となる。
【００６２】
また、スイッチング電源装置２００では、リアクトルＬ１，Ｌ２やコンデンサＣｒｉのばらつきなどにより二次側に流れる負荷電流の導通角が変わっても、それに追従してＴ−ＦＦ５２の出力Ｑが最適な周波数に変化するため、動作周波数が一定のスイッチング電源装置１００と比較して、高効率化を図ることができる。
【００６３】
また、負荷電流を検出するための電流検出素子は抵抗４に限らず、カレントトランスやホールセンサを用いて行ってもよい。
【００６４】
図１０は、スイッチング電源装置１００の変形例であるスイッチング電源装置３００の概略構成を示す図である。図１０において図７と同じ構成には同一符号を付してある。
【００６５】
スイッチング電源装置３００は、抵抗４を削除し、コンデンサＣｒｉと一次巻線Ｐ１との間に電流検出素子としてのカレントトランス６を追加し、カレントトランス６の両端に電流検出回路５を接続した点を除いては、スイッチング電源装置２００と同じ構成である。カレントトランス６と電流検出回路５は、特許請求の範囲の検知回路として機能する。
【００６６】
このように、二次側に流れる負荷電流の代わりに、一次側に流れる共振電流を検出し、一次側に流れる共振電流から、二次側に流れる負荷電流がほぼゼロになるタイミングを検出し、このタイミングでＴ−ＦＦ５２の出力レベルを切り替えるようにしても、スイッチング電源装置２００と同様の効果が得られる。
【００６７】
図１１は、スイッチング電源装置１００における制御回路３の内部構成の変形例を示す図である。
【００６８】
図１１に示す制御回路３は、図２の構成に対して増幅器７０を追加したものである。増幅器７０は、Ｖｃｏｍｐが非反転入力端子に入力され、電源Ｐ３から供給される基準電圧Ｖｒｅｆ３が反転入力端子に入力される。増幅器７０の出力は発振器ＯＳＣに接続され、発振器ＯＳＣは、増幅器７０の出力信号に応じて発振周波数を変更する。基準電圧Ｖｒｅｆ３は、基準電圧Ｖｒｅｆよりも低い値に設定されている。
【００６９】
定常の入出力範囲では、二次側から伝達された誤差信号が小さく、フォトカプラＰＣに流れる電流が大きいため、電圧Ｖｃｏｍｐは基準電圧Ｖｒｅｆよりも十分に低い電圧となっている。一方、入力電圧が低下した場合や重負荷時には、フォトカプラＰＣの電流が減少し、Ｖｃｏｍｐは上昇していく。この結果、直列回路１と直列回路２のスイッチング信号の位相差は小さくなって二次側に供給される電力が増加する。
【００７０】
しかし、入力電圧がさらに下がると、位相差を最小にしても二次側で電力を供給しきれなくなり、出力電圧が更に低下することとなる（出力電圧が目標電圧（第二の閾値）未満になる）。その場合、誤差信号はゼロになるため、Ｖｃｏｍｐの電圧は基準電圧Ｖｒｅｆとなる。基準電圧Ｖｒｅｆ３はＶｒｅｆより少し低い電圧に設定されているので、このとき増幅器７０の出力はハイレベルとなる。増幅器７０からハイレベルの信号が入力されることにより、発振器ＯＳＣは発振周波数を低下させる。これにより、スイッチング信号の周波数が、リアクトルＬ１とトランスＴ１の一次インダクタンスとコンデンサＣｒｉの容量で決まる共振周波数に近づくことになり、より広い入力電圧範囲で出力電圧を一定に制御することができる。
【００７１】
このように、制御回路３は、位相差を最小にしても、整流平滑回路から出力される電圧が目標電圧（第二の閾値）未満になる場合に、直列回路１及び直列回路２のスイッチング信号の周波数を、整流平滑回路から出力される電圧が目標電圧となっている場合よりも低下させることで、スイッチング信号の周波数が固定の場合と比べて、より広い入力電圧範囲で出力電圧を一定に制御することができる。
【００７２】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでも無い。
【００７３】
以上説明してきたように、本明細書には以下の事項が開示されている。
【００７４】
開示されたスイッチング電源装置は、一次巻線及び上記一次巻線と磁気結合する二次巻線を有するトランスと、直流電源の両端に接続される第一のスイッチング素子及び第二のスイッチング素子の第一の直列回路と、上記第二のスイッチング素子の一端に接続されたコンデンサ、及び、上記コンデンサと上記第二のスイッチング素子の他端との間に接続された上記一次巻線を含む直列共振回路と、上記直流電源の両端に接続される第三のスイッチング素子及び第四のスイッチング素子の第二の直列回路と、上記第三のスイッチング素子及び上記第四のスイッチング素子の接続点と、上記コンデンサの上記一次巻線側の端子との間に接続されたリアクトルと、上記二次巻線に接続された整流平滑回路と、上記第一のスイッチング素子と上記第二のスイッチング素子を互いにオフとなるデッドタイムを設けて交互にオンオフさせ、上記第三のスイッチング素子と上記第四のスイッチング素子を互いにオフとなるデッドタイムを設けて交互にオンオフさせる制御を、上記第一の直列回路と上記第二の直列回路のスイッチング信号の周波数を同じにして行う制御部と、を備え、上記制御部は、上記第一の直列回路のスイッチング信号と上記第二の直列回路のスイッチング信号の位相差を制御するものである。
【００７５】
開示されたスイッチング電源装置は、上記制御部が、上記整流平滑回路から出力される電圧に応じて上記位相差を制御するものである。
【００７６】
開示されたスイッチング電源装置は、上記制御部が、上記第一の直列回路のスイッチング信号の周波数と上記第二の直列回路のスイッチング信号の周波数を固定値とするものである。
【００７７】
開示されたスイッチング電源装置は、上記整流平滑回路に流れる電流が第一の閾値以下になるタイミングを検知する検知回路を更に備え、上記制御部は、上記タイミングに同期したスイッチング信号で上記第一の直列回路及び上記第二の直列回路を制御するものである。
【００７８】
開示されたスイッチング電源装置は、上記検知回路が、上記直列共振回路と直列接続された電流検出素子、又は、上記整流平滑回路と接続された電流検出素子を含み、上記電流検出素子により検出された電流に基づいて上記タイミングを検知するものである。
【００７９】
開示されたスイッチング電源装置は、上記制御部が、上記位相差を最小にしても、上記整流平滑回路から出力される電圧が第二の閾値未満になる場合に、上記第一の直列回路及び上記第二の直列回路のスイッチング信号の周波数を、上記電圧が上記第二の閾値になっている場合よりも低下させるものである。
【符号の説明】
【００８０】
１００  スイッチング電源装置
１，２  直列回路
３  制御回路
Ｖ１，Ｖ２  入力側端子
Ｐ  直流電源
Ｌ１，Ｌ２  リアクトル
Ｐ１  一次巻線
Ｓ１，Ｓ２  二次巻線
Ｑ１〜Ｑ４  スイッチング素子
ＤＲ１，ＤＲ２  ドライバ
Ｃｒｉ，Ｃ１  コンデンサ
Ｔ  トランス
Ｄ１，Ｄ２，１１，１２，２１，２２  ダイオード
【図１】
2015139258.tif 000003
【図２】
2015139258.tif 000004
【図３】
2015139258.tif 000005
【図４】
2015139258.tif 000006
【図５】
2015139258.tif 000007
【図６】
2015139258.tif 000008
【図７】
2015139258.tif 000009
【図８】
2015139258.tif 000010
【図９】
2015139258.tif 000011
【図１０】
2015139258.tif 000012
【図１１】
2015139258.tif 000013