(57)【要約】【課題】  完全なクラックフリーのエピタキシャルウェーハを得ることが可能なシリコン系基板上にエピタキシャル層を有するエピタキシャルウェーハの製造方法を提供することを目的とする。【解決手段】  シリコン系基板上にエピタキシャル層を有するエピタキシャルウェーハの製造方法であって、前記シリコン系基板の外周部をテラス加工した後に、前記シリコン系基板上に半導体層をエピタキシャル成長させることを特徴とするエピタキシャルウェーハの製造方法。【選択図】  図１
2015170616.tif 000002
【特許請求の範囲】
【請求項１】
シリコン系基板上にエピタキシャル層を有するエピタキシャルウェーハの製造方法であって、前記シリコン系基板の外周部をテラス加工した後に、前記シリコン系基板上に半導体層をエピタキシャル成長させることを特徴とするエピタキシャルウェーハの製造方法。
【請求項２】
前記テラス加工を砥石による研削で行うことを特徴とする請求項１に記載のエピタキシャルウェーハの製造方法。
【請求項３】
研削したテラス面を鏡面又は準鏡面とする工程をさらに含むことを特徴とする請求項２に記載のエピタキシャルウェーハの製造方法。
【請求項４】
前記エピタキシャル成長させる半導体層が窒化物半導体からなることを特徴とする請求項１から請求項３のいずれか１項に記載のエピタキシャルウェーハの製造方法。
【請求項５】
前記窒化物半導体が、ＡｌＮ、ＧａＮ、ＩｎＮ、又はそれらの混晶のいずれか１つ以上であることを特徴とする請求項４に記載のエピタキシャルウェーハの製造方法。
【請求項６】
半導体層をエピタキシャル成長させるためのエピタキシャル成長用シリコン系基板であって、
前記シリコン系基板の外周部がテラス加工され、テラス部を有するものであることを特徴とするエピタキシャル成長用シリコン系基板。
【請求項７】
前記テラス部のテラス面が鏡面又は準鏡面になっていることを特徴とする請求項６に記載のエピタキシャル成長用シリコン系基板。
【請求項８】
前記エピタキシャル成長させる半導体層が窒化物半導体からなることを特徴とする請求項６又は請求項７に記載のエピタキシャル成長用シリコン系基板。
【請求項９】
前記窒化物半導体が、ＡｌＮ、ＧａＮ、ＩｎＮ、又はそれらの混晶のいずれか１つ以上であることを特徴とする請求項８に記載のエピタキシャル成長用シリコン系基板。
【請求項１０】
請求項６から請求項９のいずれか一項に記載のエピタキシャル成長用シリコン系基板にエピタキシャル層が成長させられたものであることを特徴とするエピタキシャルウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン系基板上にエピタキシャル成長層を有するエピタキシャルウェーハの製造方法及びそれに用いるシリコン系基板に関する。
【背景技術】
【０００２】
半導体エピタキシャルウェーハを製造するためには、市販のエピタキシャル製造装置を用いてシリコン系基板（例えば、シリコン基板又はシリコンカーバイド基板）等の表面にエピタキシャル成長を行い、ヘテロ・ホモエピタキシャルウェーハの製造を行っている。
【０００３】
シリコン系基板上に窒化物半導体からなるエピタキシャル成長層を配置したエピタキシャルウェーハでは、外周部においてエピタキシャル成長層の膜厚が厚くなり、エピタキシャル成長層のクラウン（成長層の主表面より高くなる突起）が発生する。
半導体装置として使用するウェーハ中央部でシリコン系基板の反りとエピタキシャル成長層の応力が最適になるように、エピタキシャル成長層の各層の厚みなどの条件が選択されている。このため、上記クラウンが発生すると、エピタキシャル成長層に生じる応力と基板の反りのバランスが崩れてエピタキシャル成長層に影響を与え、外周部近傍のエピタキシャル成長層に亀甲模様のクラックなどが生じる（例えば、図４参照）。
【０００４】
このようなクラウンの発生を防止するために、シリコン系基板の外周部を面取りし、その上にエピタキシャル成長層を形成する方法などが提案されている（例えば、特開昭５９−２２７１１７号公報）。
また、クラック対策としては、Ｓｉ基板エッジ近傍を粗面化してからエピタキシャル成長を行うこと（特許文献２）や、＜１１１＞方向を回転軸として、＜１１０＞方向を左回りに３０°、９０°、１５０°のいずれかの角度だけ回転させた方向にオリフラを有する（１１１）面を主面とするシリコン基板をヘテロエピタキシャル成長用基板として使用すること（特許文献３）や、シリコン系基板の周辺部をリングで覆った状態でエピタキシャル成長を行うこと（特許文献４）等が提案されている。
【０００５】
また、シリコン基板上にＧａＮ層やＡｌＮ層をエピタキシャル成長させたエピタキシャルウェーハでは、エピタキシャル成長中にウェーハ端部にクラックが発生すると、クラックの隙間から原料であるＴＭＡ（トリメチルアルミニウム）やＴＭＧ（トリメチルガリウム）のガスが侵入し、Ｓｉと反応して反応痕が発生する。
このような反応痕への対策としては、ＳＯＩ基板上にバッファ膜（ＡｌＮ膜）を介して厚膜のＧａＮ膜をエピタキシャル成長させることが提案されている（特許文献５）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５９−２２７１１７号公報
【特許文献２】国際公開２０１１／１６１９７５号公報
【特許文献３】特開２０１１−１６５９６２号公報
【特許文献４】特開２０１３−１７１８９８号公報
【特許文献５】特開２００７−２４６２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、一般的には「クラックフリー」と呼ばれるエピタキシャルウェーハにおいても、クラウンの発生に起因して外周部から数ｍｍ程度の領域にはクラックが存在しているのが現状である。
【０００８】
このクラックはデバイスの製造工程において伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが懸念される。このため、完全にクラックフリーなエピタキシャル基板が望まれている。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、完全なクラックフリーのエピタキシャルウェーハを得ることが可能なエピタキシャルウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、シリコン系基板上にエピタキシャル層を有するエピタキシャルウェーハの製造方法であって、前記シリコン系基板の外周部をテラス加工した後に、前記シリコン系基板上に半導体層をエピタキシャル成長させることを特徴とするエピタキシャルウェーハの製造方法を提供する。
【００１１】
このように、シリコン系基板の外周部をテラス加工した後に、シリコン系基板上に半導体層をエピタキシャル成長させることで、容易に完全なクラックフリーのエピタキシャルウェーハを得ることができ、デバイス製造工程等の後工程において、クラックが伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが抑制できる。
【００１２】
このとき、前記テラス加工を砥石による研削で行うことが好ましい。
このようにテラス加工を砥石による研削で行うことで極めて簡単にテラス加工を行うことができる。
【００１３】
このとき、研削したテラス面を鏡面又は準鏡面とする工程をさらに含むことが好ましい。
このように研削したテラス面を鏡面又は準鏡面とすることで、研削したテラス面からの発塵を抑制し、発塵による不具合を防止することができる。
【００１４】
このとき、前記エピタキシャル成長させる半導体層が窒化物半導体からなる構成とすることができる。
エピタキシャル成長させる半導体層として、窒化物半導体を好適に用いることができる。
【００１５】
このとき、前記窒化物半導体を、ＡｌＮ、ＧａＮ、ＩｎＮ、又はそれらの混晶のいずれか１つ以上とすることができる。
エピタキシャル成長させる半導体層に用いる窒化物半導体として、上記のような材料を好適に用いることができる。
【００１６】
また、本発明は、半導体層をエピタキシャル成長させるためのエピタキシャル成長用シリコン系基板であって、前記シリコン系基板の外周部がテラス加工され、テラス部を有するものであることを特徴とするエピタキシャル成長用シリコン系基板を提供する。
【００１７】
このような外周部がテラス加工され、テラス部を有するシリコン系基板であれば、これを用いて半導体層のエピタキシャル成長を行うことによって、容易に完全なクラックフリーのエピタキシャルウェーハを得ることができ、デバイス製造工程等の後工程において、クラックが伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが抑制できる。
【００１８】
このとき、前記テラス部のテラス面が鏡面になっていることが好ましい。
このようにテラス部のテラス面が鏡面になっていることで、テラス面からの発塵を抑制し、発塵による不具合を防止することができる。
【００１９】
このとき、前記エピタキシャル成長させる半導体層が窒化物半導体からなる構成とすることができる。
エピタキシャル成長させる半導体層として窒化物半導体を用いるエピタキシャル成長用シリコン系基板に、本発明を好適に適用することができる。
【００２０】
このとき、前記窒化物半導体を、ＡｌＮ、ＧａＮ、ＩｎＮ、又はそれらの混晶のいずれか１つ以上とすることができる。
エピタキシャル成長させる半導体層に用いる窒化物半導体として上記のような材料を用いるエピタキシャル成長用シリコン系基板に、本発明を好適に適用することができる。
【００２１】
さらに、本発明は、上記のエピタキシャル成長用シリコン系基板にエピタキシャル層が成長させられたものであることを特徴とするエピタキシャルウェーハを提供する。
【００２２】
このような外周部がテラス加工され、テラス部を有するシリコン系基板にエピタキシャル層が成長させられたエピタキシャルウェーハであれば、容易に完全なクラックフリーのエピタキシャルウェーハとすることができ、デバイス製造工程等の後工程において、クラックが伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることがないエピタキシャルウェーハとすることができる。
【発明の効果】
【００２３】
以上のように、本発明によれば、容易に完全なクラックフリーの半導体エピタキシャルウェーハを得ることができ、デバイス製造工程等の後工程において、クラックが伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが抑制できる。
【図面の簡単な説明】
【００２４】
【図１】本発明のエピタキシャルウェーハの製造方法の製造フローの一例を示す図である。
【図２】本発明のエピタキシャルウェーハの製造方法の製造工程で得られるテラス加工されたシリコン系基板を示す図である。
【図３】実施例の製造方法によって製造されたエピタキシャルウェーハの周辺部を示す図である。
【図４】比較例の製造方法によって製造されたエピタキシャルウェーハの周辺部を示す図である。
【発明を実施するための形態】
【００２５】
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
前述のように、「クラックフリー」と呼ばれるエピタキシャルウェーハにおいても、クラウンの発生に起因して外周部から数ｍｍ程度の領域にはクラックが存在しているのが現状であり、このクラックはデバイスの製造工程において伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが懸念される。このため、完全にクラックフリーなエピタキシャル基板が望まれている。
【００２６】
そこで、発明者らは、容易に完全なクラックフリーのエピタキシャルウェーハを得ることができ、デバイス製造工程等の後工程において、クラックが伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが抑制できるエピタキシャルウェーハの製造方法について鋭意検討を重ねた。
その結果、シリコン系基板の外周部をテラス加工した後に、シリコン系基板上に半導体層をエピタキシャル成長させることで、容易に完全なクラックフリーのエピタキシャルウェーハを得ることができ、デバイス製造工程等の後工程において、クラックが伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが抑制できることを見出し、本発明をなすに至った。
【００２７】
以下、図１を参照しながら、本発明の半導体エピタキシャルウェーハの製造方法を説明する。
まず、図１（ａ）に示すようにシリコン系基板を準備する。シリコン系基板は、例えばシリコン（Ｓｉ）基板やシリコンカーバイド（ＳｉＣ）基板などである。
【００２８】
次に、図１（ｂ）に示すようにシリコン系基板の外周部をテラス加工する。
ここで、テラス加工とは、図２（ｅ）に示すように、シリコン基板のエピタキシャル層を形成する側の表面の外周部を、外径を変更することなく一定幅平坦に除去する加工を施すことを言い、この加工が施された部分をテラス部と呼び、形成された平坦な面をテラス面と呼ぶ。
このテラス加工は、例えば番手が＃８００〜＃４０００程度の粒度を有する砥石により、幅１ｍｍ以上、好ましくは１〜３ｍｍ、深さ３μｍ以上、好ましくは３〜５０μｍ研削する。
このようにしてテラス加工されたシリコン系基板を図２に示す。
図２（ａ）は幅３ｍｍ、深さ６μｍで研削したウェーハの外周部の写真であり、図２（ｂ）は図２（ａ）の拡大写真である。
また、図２（ｃ）は幅１ｍｍ、深さ６μｍで研削したウェーハの外周部の写真であり、図２（ｄ）は図２（ｃ）の拡大写真である。
さらに、図２（ｅ）は研削されたシリコン基板の周辺部の断面図である。
【００２９】
このようにシリコン系基板の外周部をテラス加工することで後工程のエピタキシャル成長で外周部におけるクラックやエピタキシャル層剥れ、反応痕の発生を抑制することができる。これはテラス加工したテラス部でエピタキシャル成長した層が多結晶となることで応力が緩和されることによって、クラックや反応痕の発生を抑制すると考えられる。
また、研削した後、混酸等によりエッチングを行ってテラス面を鏡面又は準鏡面にしてもよい。このようにエッチングを行ってテラス面を鏡面又は準鏡面にすることで発塵を抑制し、発塵による不具合を防止することができる。
【００３０】
次に、図１（ｃ）に示すように有機金属気相成長（ＭＯＣＶＤ）法等のエピタキシャル成長法を用いて９００℃以上、例えば１２００℃に設定されたシリコン系基板上にエピタキシャル成長層を形成する。
このエピタキシャル層の組成は特に限定されないが、窒化物半導体とすることができ、また、この窒化物半導体を、ＡｌＮ、ＡｌＧａＮ、ＧａＮのいずれか１つ以上とすることができる。例えば、ＡｌＮ層を形成した後、ＡｌＧａＮ層とＧａＮ層を交互に積層したバッファ層を成長させ、その表面にＧａＮ層を形成することができ、全体として３〜１０μｍ程度の厚さで成長させることができる。
【００３１】
上記で説明した図１の製造フローに従ってエピタキシャルウェーハを製造すれば、容易に完全なクラックフリーの半導体エピタキシャルウェーハを得ることができ、デバイス製造工程等の後工程において、クラックが伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが抑制できる。
【００３２】
次に、本発明のエピタキシャル成長用シリコン系基板を説明する。
本発明のエピタキシャル成長用シリコン系基板は、半導体層をエピタキシャル成長させるためのエピタキシャル成長用シリコン系基板であって、シリコン系基板の外周部がテラス加工され、テラス部を有するものである（図２（ｅ）参照）。
【００３３】
外周部がテラス加工され、テラス部を有するシリコン系基板を用いて、半導体層のエピタキシャル成長を行えば、容易に完全なクラックフリーのエピタキシャルウェーハを得ることができ、デバイス製造工程等の後工程において、クラックが伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることが抑制できる。
【００３４】
また、テラス部のテラス面が鏡面又は準鏡面になっていることが好ましい。
このようにテラス部のテラス面が鏡面又は準鏡面になっていることで、テラス面からの発塵を抑制し、発塵による不具合を防止することができる。
【００３５】
さらに、エピタキシャル成長させる半導体層が窒化物半導体からなる構成とすることができる。
エピタキシャル成長させる半導体層として窒化物半導体を用いるエピタキシャル成長用シリコン系基板に、本発明を好適に適用することができる。
【００３６】
この窒化物半導体を、ＡｌＮ、ＧａＮ、ＩｎＮ、又はそれらの混晶のいずれか１つ以上とすることができる。
エピタキシャル成長させる半導体層に用いる窒化物半導体として上記のような材料を用いるエピタキシャル成長用シリコン系基板に、本発明を好適に適用することができる。
【００３７】
また、本発明のエピタキシャルウェーハは、上記のエピタキシャル成長用シリコン系基板にエピタキシャル層が成長させられたものである。
【００３８】
このような外周部がテラス加工され、テラス部を有するシリコン系基板にエピタキシャル層が成長させられたエピタキシャルウェーハであれば、容易に完全なクラックフリーのエピタキシャルウェーハとすることができ、デバイス製造工程等の後工程において、クラックが伸張したり、エピタキシャル成長層の剥離を誘発して製造ラインを汚染したりすることがないエピタキシャルウェーハとすることができる。
【実施例】
【００３９】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００４０】
（実施例）
直径１５０ｍｍで厚さ１ｍｍのシリコン基板の外周部を、＃３０００の粒度を有する砥石を用いて、幅３ｍｍ、深さ６μｍ、５０μｍの２水準で、研削によりテラス加工を行った。
テラス加工を行ったシリコン基板にエピタキシャル成長によりＡｌＮ層を形成した後、ＡｌＧａＮ層とＧａＮ層を交互に積層したバッファ層をエピタキシャル成長させ、その表面にＧａＮ層をエピタキシャル成長させて、エピタキシャルウェーハを作製した。エピタキシャル層の厚さは全体で１０μｍであった。
上記のようにして作製されたエピタキシャルウェーハの外周部を集光灯で観察したところ、深さ６μｍの水準（図３（ａ）参照）にも、深さ５０μｍの水準（図３（ｂ）参照）にも、クラック、エピタキシャル層剥れ、反応痕の発生はなかった。
【００４１】
（比較例）
テラス加工を行わないことを除き、実施例と同様に直径１５０ｍｍで厚さ１ｍｍのシリコン基板上にエピタキシャル成長を行った。
その結果、図４に示すように、エピタキシャルウェーハのほぼ全周にクラックが見られた。また、エピタキシャル層剥がれが全周に散在し、反応痕が全周にまばらに散在した。
【００４２】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【図１】
2015170616.tif 000003
【図２】
2015170616.tif 000004
【図３】
2015170616.tif 000005
【図４】
2015170616.tif 000006