(57)【要約】【課題】ボイドの進展を抑制でき、スルーホールビアによる上層と下層との電気的導通が良好に取れるようにする。【解決手段】シリコンチップ４、７の厚み方向の中間位置において表面側および裏面側よりもスルーホールビア４ａ、７ａの断面積を大きくする。そして、その厚み方向の中間位置において球形もしくは楕円形状のボイド４ｄ、７ｄが形成されるようにする。これにより、ボイド４ｄ、７ｄのうちシリコンチップ４、７の表面側や裏面側となる先端位置に加わる応力を緩和することが可能となり、ボイド４ｄ、７ｄが高さ方向、つまりシリコンチップ４、７の厚み方向に進展し難くなる。したがって、ボイド４ｄ、７ｄがスルーホールビア４ａ、７ａを上下に貫通してしまわないようにでき、配線抵抗の増大や断線が生じて電気的導通が図れなくなることを抑制することが可能となる。【選択図】図２
2015170653.tif 000002
【特許請求の範囲】
【請求項１】
表面および裏面を有し、半導体基板にて構成され、前記表面から裏面に掛けてスルーホール（４ｂ、７ｂ）が形成されていると共に該スルーホール内に導体（４ｃ、７ｃ）が埋め込まれることでスルーホールビア（４ａ、７ａ）が形成され、該スルーホールビアを通じて前記表面側と前記裏面側との電気的な接続を行う半導体チップ（４、７）を有し、
前記スルーホールビアは、前記半導体チップの表面から裏面に至ると中途なる厚み方向の中間位置において、前記表面側および前記裏面側よりも該スルーホールビアの断面積が拡大された中太り形状とされており、該断面積が拡大された部分において前記導体内にボイド（４ｄ、７ｄ）が形成されていることを特徴とする半導体装置。
【請求項２】
前記ボイドは、前記半導体チップの表面側および裏面側の端部が丸まった形状になっていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ボイドは、真空もしくは熱膨張係数が前記導体よりも小さな材料で充填されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記ボイドは、前記スルーホールビアのうち前記表面側と前記裏面側よりも断面積が拡大された部分にのみ位置していることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記ボイドは、前記スルーホールビアの直径未満の大きさとされ、前記スルーホールビアにおける前記表面側と前記裏面側との間の導電性が維持されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導体が埋め込まれるスルーホールビアによって上層と下層との電気的接続を行った半導体装置に関するものである。
【背景技術】
【０００２】
従来より、スルーホール内に導体を埋め込んだスルーホールビアによって上層と下層との電気的接続が行われた半導体装置がある。例えば、導体としては、導電率の高い銅等の金属が用いられており、シリコン基板などの基材に形成したスルーホール内に金属が埋め込まれることでスルーホールビアが構成されている。
【０００３】
しかしながら、導電率の高い銅等の金属をスルーホール内に完全に埋め込むと、金属の方が基材よりも熱膨張係数が大きいために、その後の温度変化により、熱膨張によって金属が基材の表面から突き出したり、熱収縮によって金属が基材の表面より内側に入り込んだりする。そして、温度変化による熱膨張および熱収縮に対するマージンが無いため、応力により導体がスルーホール内壁面や電極との接触部から剥がれ、スルーホールビアによる上層と下層との間の電気的導通が取れなくなってしまう。
【０００４】
このため、特許文献１において、導体によってスルーホール内を完全に埋め込んでしまうのではなく、導体内にボイドが形成されるようにすることで応力緩和を図る構造が提案されている。このような構造とすることで、温度変化による熱膨張および熱収縮に対するマージンを取ることが可能となり、導体がスルーホール内壁面から剥がれることを抑制することが可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０３−１７４７２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載の構造のボイドは、円柱形状のスルーホールの中央部においてスルーホールの高さ方向に延びる直線状のものであるため、ボイドの両端に応力が集中し易く、ボイドが進展してスルーホールビアの上下を貫通してしまうことがある。そして、ボイドの進展方向が一定ではないことから、進展方向によっては配線抵抗が増大したり、断線が生じて電気的導通が図れなくなったりするという問題を発生させる。また、製造プロセス中にボイドがスルーホールビアの上下を貫通してしまうと、その後の工程で上層に成膜される材料、例えばフォト工程のレジストなどがボイド内に入り込んでしまうという問題もある。
【０００７】
本発明は上記点に鑑みて、スルーホールビア内にボイドを形成する構造において、ボイドの進展を抑制でき、スルーホールビアによる上層と下層との電気的導通を良好に取ることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明では、表面および裏面を有し、半導体基板にて構成され、表面から裏面に掛けてスルーホール（４ｂ、７ｂ）が形成されていると共に該スルーホール内に導体（４ｃ、７ｃ）が埋め込まれることでスルーホールビア（４ａ、７ａ）が形成され、該スルーホールビアを通じて表面側と裏面側との電気的な接続を行う半導体チップ（４、７）を有し、スルーホールビアは、半導体チップの表面から裏面に至る途中となる厚み方向の中間位置において、表面側および裏面側よりもスルーホールビアの断面積が拡大された中太り形状とされており、該断面積が拡大された部分において導体内にボイド（４ｄ、７ｄ）が形成されていることを特徴としている。
【０００９】
このように、半導体チップの厚み方向の中間位置において表面側および裏面側よりもスルーホールビアの断面積が大きくなるようにしている。そして、その厚み方向の中間位置においてボイドが形成されるようにしている。このような構成では、ボイドのうち半導体チップの表面側および裏面側の端部が丸まった形状になり、ボイドのうち半導体チップの表面側や裏面側となる先端位置に加わる応力を緩和することが可能となって、ボイドが高さ方向、つまり半導体チップの厚み方向に進展し難くなる。これにより、ボイドがスルーホールビアを上下に貫通してしまわないようにでき、配線抵抗の増大や断線が生じて電気的導通が図れなくなることを抑制することが可能となる。
【００１０】
よって、スルーホールビア内に意図的に応力が集中しにくいボイドを形成する構造において、ボイドの進展を抑制でき、スルーホールビアによる上層と下層との電気的導通を良好に取ることが可能な半導体装置とすることが可能となる。
【００１１】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態にかかる半導体装置の断面構成を示す図である。
【図２】図１に示す半導体装置のスルーホールビアの近傍を拡大した図である。
【図３】図１に示す半導体装置におけるスルーホールビアの形成工程を示した断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１４】
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、シリコンチップを多層に並べて３次元構造のモジュールとした半導体装置を例に挙げて説明する。
【００１５】
図１に示すように、本実施形態にかかる半導体装置１は、インターポーザ２の上に複数のシリコンチップ３〜８が搭載されることで構成されている。
【００１６】
インターポーザ２には、図示しない配線パターンが形成されており、積層されたシリコンチップ３〜５と積層されたシリコンチップ６〜８がインターポーザ２に対してフリップチップ実装などによって接合されている。これにより、３次元構造のモジュールとした半導体装置１が構成されている。例えば、インターポーザ２は、多層配線基板などによって構成されており、シリコンチップ３〜８が搭載された表面側におけるシリコンチップ３〜８と別の位置、もしくは、裏面において、配線パターンに繋がるパッドが形成され、このパッドを通じて外部との電気的接続が行えるようになっている。
【００１７】
シリコンチップ３、５には、図示しない半導体素子や配線層およびパッド部などが形成されており、シリコンチップ４に形成されたスルーホールビア４ａを介して例えばフリップチップ実装によって互いに電気的に接続されている。つまり、スルーホールビア４ａの上層に配置されたシリコンチップ３と下層に配置されたシリコンチップ５とがスルーホールビア４ａを介して電気的に接続されている。そして、シリコンチップ３〜５がインターポーザ２に対して実装されることで、シリコンチップ３〜５に形成された半導体素子などとインターポーザ２に形成された配線パターンとが電気的に接続されている。
【００１８】
同様に、シリコンチップ６、８には、図示しない半導体素子や配線層およびパッド部などが形成されており、シリコンチップ７に形成されたスルーホールビア７ａを介して例えばフリップチップ実装によって互いに電気的に接続されている。つまり、スルーホールビア７ａの上層に配置されたシリコンチップ６と下層に配置されたシリコンチップ８とがスルーホールビア７ａを介して電気的に接続されている。そして、シリコンチップ６〜８がインターポーザ２に対して実装されることで、シリコンチップ６〜８に形成された半導体素子などとインターポーザ２に形成された配線パターンとが電気的に接続されている。
【００１９】
このように構成される半導体装置１において、スルーホールビア４ａ、７ａを通じて上層と下層との電気的導通が良好に取れるように、スルーホールビア４ａ、７ａの構造を以下のようにしている。
【００２０】
具体的には、図２に示すように、スルーホールビア４ａ、７ａは、スルーホール４ｂ、７ｂの内部に導体４ｃ、７ｃ、例えば銅等の金属を埋め込むことで構成されている。本実施形態の場合、スルーホールビア４ａ、７ａは、シリコンチップ４、７の表面側および裏面側と比較して表面から裏面に至る途中となる厚み方向の中間位置において断面積（開口径）が拡大した中太り形状とされている。そして、スルーホールビア４ａ、７ａのうち断面積が大きくなった厚み方向の中間位置において、導体４ｃ、７ｃ内にボイド４ｄ、７ｄが備えられている。ボイド４ｄ、７ｄは、真空もしくは大気が充填されることで構成されている。
【００２１】
より詳しくは、スルーホールビア４ａ、７ａは、シリコンチップ４、７の表面側から裏面側に進むに連れて、断面積がほぼ一定とされた状態から徐々に断面積が拡大されるように内壁面が傾斜した逆テーパ形状となっている。また、スルーホールビア４ａ、７ａは、更にシリコンチップ４、７の裏面側に進むと再び断面積がほぼ一定となってから徐々に縮小されるように内壁面が傾斜したテーパ形状となっている。そして、スルーホールビア４ａ、７ａは、更にシリコンチップ４、７の裏面側に進むと、再び断面積がほぼ一定となってからシリコンチップ４、７の裏面に至る。このうちのスルーホールビア４ａ、７ａの断面積が拡大から縮小に転じる部分において、内壁面が丸まった形状となっている。
【００２２】
そして、このように構成されたスルーホールビア４ａ、７ａの内部において、ボイド４ｄ、７ｄが形成されている。具体的には、シリコンチップ４、７の表面側および裏面側ではスルーホール４ｂ、７ｂが導体４ｃ、７ｃによって完全に埋め込まれているが、シリコンチップ４、７の厚み方向の中間位置では内壁面から所定厚みだけ導体４ｃ、７ｃが形成されている。このため、シリコンチップ４、７の厚み方向中間位置において、ボイド４ｄ、７ｄが形成された状態になっている。ボイド４ｄ、７ｄの形状は、例えば球形もしくは楕円形状のように、シリコンチップ４、７の表面側および裏面側の端部が丸まった形状になっている。また、ボイド４ｄ、７ｄの直径はスルーホールビア４ａ、７ａの直径未満の大きさとされており、シリコンチップ４、７の表面側と裏面側との間の導電性が維持できる寸法とされている。
【００２３】
以上のようにして、本実施形態にかかる半導体装置１が構成されている。このように構成された半導体装置１では、シリコンチップ４、７の厚み方向の中間位置において表面側および裏面側よりもスルーホールビア４ａ、７ａの断面積が大きくなるようにしている。そして、その厚み方向の中間位置において球形もしくは楕円形状のボイド４ｄ、７ｄが形成されるようにしている。このように、ボイド４ｂ、７ｂの先端が丸まった形状となるようにしている。
【００２４】
したがって、ボイド４ｄ、７ｄのうちシリコンチップ４、７の表面側や裏面側となる先端位置に加わる応力を緩和することが可能となり、ボイド４ｄ、７ｄが高さ方向、つまりシリコンチップ４、７の厚み方向に進展し難くなる。これにより、ボイド４ｄ、７ｄがスルーホールビア４ａ、７ａを上下に貫通してしまわないようにでき、配線抵抗の増大や断線が生じて電気的導通が図れなくなることを抑制することが可能となる。
【００２５】
よって、スルーホールビア４ａ、７ａ内にボイド４ｄ、７ｄを形成する構造において、ボイド４ｄ、７ｄの進展を抑制でき、スルーホールビア４ａ、７ａによる上層と下層との電気的導通を良好に取ることが可能な半導体装置とすることが可能となる。
【００２６】
なお、ボイド４ｄ、７ｄについては、スルーホールビア４ａ、７ａ内に１つだけに限らず、複数個に分けて形成されていても良い。また、ボイド４ｄ、７ｄは、好ましくは、スルーホールビア４ａ、７ａのうちシリコンチップ４、７の表面側もしくは下面側の断面積が最も小さくなっている部分には含まれず、断面積が拡大されている領域内のみに位置した状態にされていると良い。このようにすることで、シリコンチップ４、７の厚み方向におけるボイド４ｄ、７ｄの寸法を小さくして、よりボイド４ｄ、７ｄが先細り形状となることを抑制できる。これにより、先細り形状となる場合のようにボイド４ｄ、７ｄがシリコンチップ４、７の表裏を貫通した状態になることをより抑制できる。
【００２７】
続いて、本実施形態にかかる半導体装置１の製造方法について説明するが、半導体装置１の製造方法のうち、スルーホールビア４ａ、７ａの形成工程以外については従来と同様であるため、スルーホールビア４ａ、７ａについて主に説明する。
【００２８】
まず、シリコンチップ３〜８を用意する。シリコンチップ３、５、６、８については、通常のシリコン基板に対するデバイス形成プロセスを行うことで作成できる。シリコンチップ４、７については、例えば次のような方法によって作成している。
【００２９】
図３（ａ）〜（ｅ）に示すように、シリコン基板１０を用意し、この上にレジストや酸化膜などのマスク材料１１を配置し、スルーホールビア４ａの形成位置においてマスク材料１１を開口させる。そして、マスク材料１１が開口させられた箇所においてシリコン基板１０をエッチングすることでスルーホール１２を形成する。このとき、エッチングを進める際にスルーホール１２の側壁を保護膜で覆いながら段階的にエッチングを行うといういわゆるボッシュプロセスを行うことでスルーホール１２を形成する。
【００３０】
まず、図３（ａ）に示すように、シリコン基板１０の表面から所定深さまで垂直にスルーホール１２が形成されるようにする。例えば、エッチングガスとしてＳＦ6を用いてエッチングを進めながら、それにより形成されるスルーホール１２の側壁を保護すべく、Ｃ4Ｆ8といった側壁保護膜を用いるだけでなく、エッチングガスを例えばＨｅとＯ2の混合ガスに切替えてスルーホール１２の内壁面により強固な保護膜１３を形成する。ＨｅとＯ2の混合ガスを用いる場合、シリコン基板１０を構成するシリコンと酸素とが反応してＳｉＯ2で構成される保護膜１３を形成できる。そして、エッチングガスと保護膜１３を形成するためのガスの導入を交互に繰り返し、保護膜１３で内壁面を保護しつつスルーホール１２のエッチングを進めている。
【００３１】
このとき、ＨｅとＯ2の混合ガスにおけるＯ2の比率を高くすること、例えば混合ガス中におけるＯ2の割合を４割にすると、保護膜１３をより厚くできることから、形成途中のスルーホール１２の底部が側壁よりも優先的に除去される。これにより、スルーホール１２がシリコン基板１０の表面に対して垂直に形成されるようにできる。
【００３２】
次に、図３（ｂ）に示すように、所定深さから更にスルーホール１２を深くする際に、スルーホール１２の断面積が徐々に大きくなる条件でエッチングを行う。具体的には、図３（ａ）と同様に、保護膜１３によってスルーホール１２の側壁保護を行いつつ、スルーホール１２の底部のエッチングを進める。すなわち、エッチングガスとして例えばＳＦ6を用いたエッチングを行いつつ、エッチングガスをＣ4Ｆ8といった側壁保護膜を用いるだけでなく、例えばＨｅとＯ2の混合ガスに切替えてスルーホール１２の内壁面に保護膜１３を形成するが、新たにエッチングが行われる部分については、保護膜１３による側壁保護よりも横方向エッチングが優位となるように、エッチング促進ガスとなるＣｌ2をエッチングガス中に添加する。これにより、新たにエッチングが進められる部分、つまり保護膜１３が薄い部分については横方向エッチングも進み、スルーホール１２の断面積が徐々に拡大されるように内壁面が傾斜した逆テーパ形状となる。
【００３３】
なお、このときの横方向エッチングにより、スルーホール１２のうちのシリコン基板１０の表面側も若干横方向エッチングされ、シリコン基板１０の表面に対して若干逆テーパ形状となる。
【００３４】
さらに、図３（ｃ）に示すように、逆テーパ形状とした部分から、更にエッチングを進める。このとき、再び、スルーホール１２の断面積が同じになるようにシリコン基板１０をエッチングしている。例えば、図３（ａ）に示す工程と同様のエッチング条件として、スルーホール１２を形成するためのエッチングを行っている。
【００３５】
続いて、図３（ｄ）に示すように、更にスルーホール１２を深くする際に、スルーホール１２の断面積が徐々に小さくなる条件でエッチングを行う。具体的には、図３（ａ）と同様に、保護膜１３によってスルーホール１２の側壁保護を行う際の混合比率を調整してスルーホール１２のエッチングを進める。すなわち、エッチングガスとして例えばＳＦ6を用いたエッチングを行いつつ、エッチングガスをＣ4Ｆ8といった側壁保護膜を用いるだけでなく、例えばＨｅとＯ2の混合ガスに切替えてスルーホール１２の内壁面に保護膜１３を形成する。
【００３６】
このとき、ＨｅとＯ2の混合ガスにおけるＯ2の比率を低くすること、例えば混合ガス中におけるＯ2の割合を２割以下にすると、保護膜１３をより薄くできる。このことから、形成途中のスルーホール１２の底部が十分に除去されるよりも先に側壁面上の保護膜１３も薄くなってくるため、より短時間で次の保護膜１３を形成するプロセスに切替えられることになる。このため、スルーホール１２の底部の断面積が大きくなる前に次の保護膜１３が形成されることとなって、徐々にスルーホール１２の断面積が小さくなるようにできる。
【００３７】
最後に、図３（ｃ）に示すように、テーパ形状とした部分から、更にエッチングを進める。このとき、再び、スルーホール１２の断面積が同じになるようにシリコン基板１０をエッチングしている。例えば、図３（ａ）に示す工程と同様のエッチング条件として、スルーホール１２を形成するためのエッチングを行っている。
【００３８】
このようにして、シリコン基板１０の表面側から裏面側に進むに連れて、断面積がほぼ一定とされた状態から徐々に断面積が拡大されるように内壁面が傾斜した逆テーパ形状となり、更に裏面側に進むと断面積が拡大から縮小に転じてから再び断面積がほぼ一定となったスルーホール１２が形成される。
【００３９】
この後、図示しないが、銅メッキなどを施すことによってスルーホール１２内を導体１４で埋め込む。これにより、スルーホール１２の内壁面において所定膜厚で導体１４が形成されることになり、スルーホール１２のうち断面積が大きくなっている部分において導体１４内にボイドが形成される。このときの導体１４を形成する処理を真空中（もしくは真空に近い減圧雰囲気）で行えばボイドは真空で構成されることになり、大気中で行えばボイドは大気が充填された構成となる。
【００４０】
以上のようにして、スルーホール１２内を導体１４で埋め込みつつ、導体１４内にボイドが形成された構造が構成される。そして、シリコン基板１０をチップ単位に分割することで、図１に示したシリコンチップ４、７を形成することができる。そして、このように形成したシリコンチップ４、７を他のシリコンチップ３、５やシリコンチップ６、８と共にインターポーザ２の上に積層し、フリップチップ実装などによって接合することで、本実施形態の半導体装置が完成する。
【００４１】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４２】
例えば、上記実施形態では、スルーホールビア４ａ、７ａの構造として、シリコンチップ４、７の表面側から裏面側に進むに連れて、断面積がほぼ一定とされた状態から徐々に拡大されたのち、再びほぼ一定となってから今度は徐々に縮小され、更にほぼ一定となる形状を例に挙げた。しかしながら、これは単なる一例を示したものであり、シリコンチップ４、７の表面から裏面に至る途中となる厚み方向の中間位置において断面積が拡大した中太り形状とされていれば良い。
【００４３】
また、上記実施形態では、スルーホールビアが適用される半導体装置の一例を例に挙げて説明した。具体的には、スルーホールビアが形成される半導体基板としてシリコン基板を用いた場合について例に挙げた。しかしながら、これも単なる一例を示したものであり、他の半導体材料、例えば炭化珪素などの化合物半導体を用いてスルーホールビアを形成する場合についても、本発明を適用することができる。
【００４４】
また、上記実施形態では、各スルーホールビア４ａ、７ａ内にボイド４ｄ、７ｄが１つ形成される例を示したが、ボイド４ｄ、７ｄが複数個に分かれて形成されていても良い。この場合においても、スルーホールビア４ａ、７ａのように、シリコンチップ４、７の厚み方向中間位置においてスルーホール４ｂ、７ｂの断面積が拡大された中太り形状となっていれば、各ボイド４ｄ、７ｄの形状を上記実施形態と同様の形状にできる。
【００４５】
また、上記実施形態では、ボイド４ｄ、７ｄを真空もしくは大気が充填されたものとしたが、このような構成にしたのは、ボイド４ｄ、７ｄを構成する材料によって導体４ｃ、７ｃを押し出してしまわないようにできるためである。つまり、ボイド４ｄ、７ｄ内が導体４ｃ、７ｃよりも熱膨張係数の大きな材料で充填されていると、熱膨張時に導体４ｃ、７ｃを内側から膨らませてしまう。これにより、スルーホール４ｂ、７ｂの内壁面との間に発生する応力を増大させ、導体４ｃ、７ｃがスルーホール４ｂ、７ｂの内壁面から剥がれる可能性がある。このため、ボイド４ｄ、７ｄは、真空もしくは熱膨張係数が導体４ｃ、７ｃよりも小さな材料で構成されているのが好ましい。
【符号の説明】
【００４６】
１                半導体装置
２                インターポーザ
３〜８            シリコンチップ
４ａ、７ａ        スルーホールビア
４ｂ、７ｂ、１２  スルーホール
４ｃ、７ｃ、１４  導体
４ｄ、７ｄ        ボイド
１０              シリコン基板
１１              マスク材料
１３              保護膜
【図１】
2015170653.tif 000003
【図２】
2015170653.tif 000004
【図３】
2015170653.tif 000005