(57)【要約】【課題】簡易な構成でチップ間同士の配線接続を容易に実行することが可能な半導体装置を提供する。【解決手段】半導体装置は、パッケージ基板上に搭載される第１および第２の半導体チップを含む。第１の半導体チップは、当該第１の半導体チップの一辺に沿って配置される複数の第１のボンディングパッドを含む。第２の半導体チップは、当該第２の半導体チップの一辺に沿って配置され、ワイヤボンディング接続により複数の第１のボンディングパッドと互いに接続するための複数の第２のボンディングパッドと、複数の第２のボンディングパッドに沿って配置され、ワイヤボンディング接続において他のワイヤと交差しないように複数の第１のボンディングパッドのうちの少なくとも１つの所定の第１のボンディングパッドと、対応する第２のボンディングパッドとを互いに中継接続することが可能な少なくとも１つの第３のボンディングパッドとを含む。【選択図】図６
2015177171.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ基板上に搭載される第１および第２の半導体チップを備え、
前記第１の半導体チップは、当該第１の半導体チップの一辺に沿って配置される複数の第１のボンディングパッドを含み、
前記第２の半導体チップは、
当該第２の半導体チップの一辺に沿って配置され、ワイヤボンディング接続により前記複数の第１のボンディングパッドと互いに接続するための複数の第２のボンディングパッドと、
前記複数の第２のボンディングパッドに沿って配置され、前記ワイヤボンディング接続において他のワイヤと交差しないように前記複数の第１のボンディングパッドのうちの少なくとも１つの所定の第１のボンディングパッドと、対応する第２のボンディングパッドとを互いに中継接続することが可能な少なくとも１つの第３のボンディングパッドとを含む、半導体装置。
【請求項２】
前記複数の第１のボンディングパッドの各々は、信号用パッドで構成される、請求項１記載の半導体装置。
【請求項３】
パッケージ基板上に搭載される第１および第２の半導体チップを備え、
前記第１の半導体チップは、当該第１の半導体チップの一辺に沿って配置される複数の第１のボンディングパッドを含み、
前記パッケージ基板は、当該基板の一辺に沿って配置され、ワイヤボンディング接続により前記複数の第１のボンディングパッドと互いに接続するための複数の第２のボンディングパッドを含み、
前記第２の半導体チップは、前記複数の第２のボンディングパッドに沿って配置され、前記ワイヤボンディング接続において他のワイヤと交差しないように前記複数の第１のボンディングパッドのうちの少なくとも１つの所定の第１のボンディングパッドと、対応する第２のボンディングパッドとをワイヤボンディング接続により中継接続することが可能な少なくとも１つの第３のボンディングパッドを含む、半導体装置。
【請求項４】
前記複数の第１のボンディングパッドの各々は、電源用パッドで構成される、請求項２記載の半導体装置。
【請求項５】
前記少なくとも１つの第３のボンディングパッドは、前記複数の第１のボンディングパッドと前記複数の第２のボンディングパッドとの間に配置される、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記第３のボンディングパッドは、複数個設けられ、
前記複数個の前記第３のボンディングパッドは、前記複数の第２のボンディングパッドに沿って互いに並列に配置される、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記第３のボンディングパッドは、複数個設けられ、
前記複数個の前記第３のボンディングパッドは、前記複数の第２のボンディングパッドに沿って互いに直列に配置される、請求項１〜５のいずれか一項に記載の半導体装置。
【請求項８】
前記第１の半導体チップは、データを記憶する記憶素子を有するメモリチップで構成される、請求項１〜７のいずれか一項に記載の半導体装置。
【請求項９】
前記第２の半導体チップは、論理回路を有するロジックチップで構成される、請求項１〜８のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものであり、特に複数の半導体チップが搭載される半導体装置に関するものである。
【背景技術】
【０００２】
電子機器の小型・軽量・薄型化を実現するキーテクノロジーの１つである、半導体チップの高密度実装を実現するために、半導体装置においてこれまで様々なパッケージング技術が開発されてきた。
【０００３】
マザーボードへの実装に必要とされる面積を低減させるための、半導体装置のパッケージ構造に関する技術として、ＤＩＰ（Dual Inline Package）などのピン挿入方式パッケージがある。また、ＳＯＰ（Small Outline Package）などの外周のリードによる表面実装パッケージ、さらにＢＧＡ（Ball Grid Array）などのパッケージ下面に格子状に外部出力端子を配置したパッケージといった技術が開発されてきた。
【０００４】
また、半導体チップに対するパッケージの面積比率を低減させることにより高密度実装を実現する技術として、基板配線の微細化による外部出力端子の狭ピッチ化およびパッケージサイズの縮小化も図られてきた。
【０００５】
さらに、複数の半導体チップをまとめて、単一のパッケージ内に実装するマルチチップパッケージ、マルチチップパッケージの中でも、さらに高密度実装を実現するために複数の半導体チップを積層実装したチップスタックドパッケージといった技術が開発されてきた。また、マルチチップパッケージの中でも、各々別機能をもつ複数の半導体チップを単一のパッケージに封止してシステム化を実現したものは、システムインパッケージ（ＳＩＰ）と呼ばれ、開発が進められてきた。
【０００６】
当該ＳＩＰの技術において、パッケージを縮小するためにチップ間同士の配線接続を工夫する必要があり、シリコンインタポーザと呼ばれる中継用部材を用いて配線接続する方式も提案されている（特許文献１および２）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許４６１５１８９号
【特許文献２】特開平５−１０２２２２号公報
【特許文献３】特開２００８−１７７２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、シリコンインタポーザのような中継部材を用いると当該中継部材の設計、製造にコストがかかるという課題がある。
【０００９】
一方で、特許文献３には、半導体素子のボンディングパッドとインナーリードとの間に中継部材を設けて配線接続を工夫する方式が提案されているが、当該中継部材についても半導体素子の表面に導電層を積層して部材を形成する方式が提案されており、設計、製造にコストがかかるという課題がある。
【００１０】
上記のような課題を解決するために、簡易な構成でチップ間同士の配線接続を容易に実行することが可能な半導体装置を提供する。
【００１１】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
一実施例によれば、半導体装置は、パッケージ基板上に搭載される第１および第２の半導体チップを含む。第１の半導体チップは、当該第１の半導体チップの一辺に沿って配置される複数の第１のボンディングパッドを含む。第２の半導体チップは、当該第２の半導体チップの一辺に沿って配置され、ワイヤボンディング接続により複数の第１のボンディングパッドと互いに接続するための複数の第２のボンディングパッドを含む。また、複数の第２のボンディングパッドに沿って配置され、ワイヤボンディング接続において他のワイヤと交差しないように複数の第１のボンディングパッドのうちの少なくとも１つの所定の第１のボンディングパッドと、対応する第２のボンディングパッドとを互いに中継接続することが可能な少なくとも１つの第３のボンディングパッドを含む。
【発明の効果】
【００１３】
一実施例によれば、上記構成により簡易な構成でチップ間同士の配線接続を容易に実行することが可能である。
【図面の簡単な説明】
【００１４】
【図１】本実施形態１に基づく半導体装置１の構成を説明する図である。
【図２】本実施形態１に基づく半導体装置１の構成を説明する別の図である。
【図３】本実施形態１に基づく半導体装置１と比較する比較例１としての半導体装置を説明する図である。
【図４】本実施形態１に基づく半導体装置１と比較する比較例２としての半導体装置を説明する図である。
【図５】本実施形態１に基づく半導体装置１と比較する比較例３としての別の半導体装置を説明する図である。
【図６】本実施形態１に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【図７】本実施形態１に基づく半導体装置１の別のワイヤボンディング接続を説明する図である。
【図８】本実施形態１の変形例に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【図９】本実施形態２に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【図１０】本実施形態２の変形例に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【図１１】本実施形態３に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【発明を実施するための形態】
【００１５】
本実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付し、その説明は繰り返さない。
【００１６】
（実施形態１）
図１は、本実施形態１に基づく半導体装置１の構成を説明する図である。
【００１７】
図１に示されるように、本例においては半導体装置１を上面から見た場合の図が示されている。半導体装置１は、複数の半導体チップを搭載したシステムインパッケージ（ＳＩＰ）である。
【００１８】
本例においては、複数の半導体チップとして、一例として第１の半導体チップ、第２の半導体チップとして説明する。第１の半導体チップは、本例においては記憶素子が設けられたメモリチップである。第２の半導体チップは、所定の演算処理を実行するロジック回路が設けられたロジックチップである。
【００１９】
ここでは、半導体装置１は、パッケージ基板ＰＫ１と、当該パッケージ基板ＰＫ１の上層に積層された半導体チップＣＰＡと、半導体チップＣＰＡの上層に積層された半導体チップＭＸとを含む。
【００２０】
パッケージ基板ＰＫ１、半導体チップＣＰＡ、ＭＸには、ワイヤボンディング接続するための複数のボンディングパッドＰＤがそれぞれ設けられる。ここでは、ワイヤボンディング接続の前の状態が示されている。
【００２１】
図２は、本実施形態１に基づく半導体装置１の構成を説明する別の図である。
図２に示されるように、本例においては半導体装置１を側面から見た場合の図が示されている。
【００２２】
半導体装置１は、パッケージ基板ＰＫ１と、当該パッケージ基板ＰＫ１の上層に積層された半導体チップＣＰＡと、半導体チップＣＰＡの上層に積層された半導体チップＭＸとを含む。
【００２３】
そして、パッケージ基板ＰＫ１と半導体チップＣＰＡとはワイヤボンディング接続される。また、半導体チップＣＰＡと半導体チップＭＸとはワイヤボンディング接続される。
【００２４】
これにより各チップ間同士の配線接続がなされ、所望の半導体装置を実現することが可能となる。
【００２５】
図３は、本実施形態１に基づく半導体装置１と比較する比較例１としての半導体装置を説明する図である。
【００２６】
図３に示されるように、半導体チップ１００は、電圧ＶＤＤ、ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ用のボンディングパッドＰＤを含む。
【００２７】
半導体チップ１０４、パッケージ基板１０６についても同様に、電圧ＶＤＤ、ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ用のボンディングパッドＰＤを含む。
【００２８】
ワイヤボンディング接続は、各チップ間同士の対応するボンディングパッド同士をワイヤ（リード）により接続する方式である。
【００２９】
本例に示されるように、半導体チップ１０４には、ワイヤボンディング接続によりチップ間の信号等の授受を実行する半導体チップ１００の複数のボンディングパッドにそれぞれ対応する複数のボンディングパッドが設けられる。さらに、半導体チップ１０４には、ワイヤボンディング接続によりチップ間の信号等の授受を実行するパッケージ基板１０６の複数のボンディングパッドにそれぞれ対応する複数のボンディングパッドが設けられる。
【００３０】
半導体チップ１００の信号Ｄ０のボンディングパッドと半導体チップ１０４の信号Ｄ０のボンディングパッドとがワイヤボンディング接続される。また、半導体チップ１０４の信号Ｄ０のボンディングパッドとパッケージ基板１０６の信号Ｄ０のボンディングパッドとがワイヤボンディング接続される。他の信号用のボンディングパッドについても同様である。なお、電圧ＶＤＤ、ＶＳＳ用のボンディングパッドについては、半導体チップ１０４において共用されている場合が示されている。
【００３１】
ここでは、各チップにおけるボンディングパッドＰＤの信号配列は、半導体チップ１００、半導体チップ１０４、パッケージ基板１０６においてともに同一の信号配列である場合が示されている。
【００３２】
当該構成において、ワイヤボンディング接続する複数のワイヤは、互いに交差することなく対向する対応するボンディングパッド同士を接続することが可能である。
【００３３】
図４は、本実施形態１に基づく半導体装置１と比較する比較例２としての半導体装置を説明する図である。
【００３４】
図４に示されるように、図３の半導体装置と比較して、半導体チップ１００が半導体チップ１０１に変更された場合が示されている。
【００３５】
当該図に示されるように、半導体チップ１０１は、半導体チップ１００と比較して、電圧ＶＤＤ、ＶＳＳのボンディングパッドの位置が異なる。具体的には、電圧ＶＤＤ、ＶＳＳのボンディングパッドの位置が入れ替わった場合が示されている。比較例２における半導体装置の構成においては、電圧ＶＤＤのボンディングパッドと、電圧ＶＳＳのボンディングパッドの位置関係が変更されているため、通常の方式に従ってワイヤボンディング接続すると他のワイヤと交差（クロス）することになる。当該構成は、ワイヤがショート（短絡）する可能性があるため設計を変更することが必要となる。つまり、半導体チップ１０１のボンディングパッドの信号配列に合わせる場合には、半導体チップ１０４およびパッケージ基板１０６のボンディングパッドの信号配列を半導体チップ１０１のパターンに合わせて変更することが必要となり、製造工程の変更が伴いコストが増加する可能性がある。
【００３６】
図５は、本実施形態１に基づく半導体装置１と比較する比較例３としての別の半導体装置を説明する図である。
【００３７】
図５に示されるように、図３の半導体装置と比較して、半導体チップ１００が半導体チップ１０２に変更された場合が示されている。
【００３８】
当該図に示されるように、半導体チップ１０２は、半導体チップ１００と比較して、電圧ＶＤＤ、ＶＳＳのボンディングパッドの位置が異なる。具体的には、電圧ＶＤＤ、ＶＳＳのボンディングパッドが半導体装置の１辺の中央付近に設けられている場合が示されている。
【００３９】
比較例３における半導体装置の構成においては、電圧ＶＤＤのボンディングパッドと、電圧ＶＳＳのボンディングパッドの位置関係が変更されているため、通常の方式に従ってワイヤボンディング接続すると他のワイヤと交差（クロス）することになる。当該構成は、ワイヤがショート（短絡）する可能性があるため設計を変更することが必要となる。つまり、半導体チップ１０２のボンディングパッドの信号配列に合わせる場合には、半導体チップ１０４およびパッケージ基板１０６のボンディングパッドの信号配列を半導体チップ１０２のパターンに合わせて変更することが必要となり、製造工程の変更が伴いコストが増加する可能性がある。
【００４０】
以下、本実施形態１に基づく半導体装置１のワイヤボンディング接続の方式について説明する。
【００４１】
図６は、本実施形態１に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【００４２】
図６に示されるように、半導体チップＭＸは、電圧ＶＤＤ、ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ用のボンディングパッドＰＤを含む。
【００４３】
信号配列は、本例においては、電圧ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ、電圧ＶＤＤの順番に半導体チップの一辺に沿って配置される。当該半導体チップＭＸは、半導体チップ１０１と同様の信号配列となっている。
【００４４】
ボンディングパッドＰＤの信号配列は、半導体チップＣＰＡ、パッケージ基板ＰＫ１において同一の信号配列であり、半導体チップ１０４，１０６とそれぞれ同じ場合が示されている。
【００４５】
当該構成において、半導体チップＣＰＡとパッケージ基板ＰＫ１とのワイヤボンディング接続は、対向する対応するボンディングパッド同士をワイヤにより接続することにより実行することが可能である。
【００４６】
一方で、半導体チップＣＰＡと半導体チップＭＸとについては、中継接続可能なボンディングパッドを介してワイヤボンディング接続する。
【００４７】
本例においては、中継接続可能なボンディングパッドとして２つのボンディングパッドＭＴ１，ＭＴ２を半導体チップの一辺に沿って配置された複数のボンディングパッドＰＤに沿って配置する。ボンディングパッドＭＴ１，ＭＴ２は、他の信号用のボンディングパッドと同一層の金属配線層を用いる。ボンディングパッドＭＴ１，ＭＴ２は、半導体チップの一辺に沿って配置された複数のボンディングパッドＰＤに沿って互いに並列に配置する。
【００４８】
本例において、ボンディングパッドＭＴ１は、電圧ＶＳＳの中継用のボンディングパッドとして用いる。また、ボンディングパッドＭＴ２は、電圧ＶＤＤの中継用のボンディングパッドとして用いる。
【００４９】
具体的には、半導体チップＭＸの電圧ＶＳＳのボンディングパッドからボンディングパッドＭＴ１に対してワイヤボンディング接続される。また、ボンディングパッドＭＴ１から半導体チップＣＰＡの電圧ＶＳＳのボンディングパッドに対してワイヤボンディング接続され、そしてパッケージ基板ＰＫ１の対応する電圧ＶＳＳのボンディングパッドに対してワイヤボンディング接続される。
【００５０】
中継用のボンディングパッドを介してワイヤボンディング接続することにより他のワイヤと交差しないように配線接続することが可能である。
【００５１】
また、半導体チップＭＸの電圧ＶＤＤのボンディングパッドからボンディングパッドＭＴ２に対してワイヤボンディング接続され、ボンディングパッドＭＴ２から半導体チップＣＰＡの電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続され、そしてパッケージ基板ＰＫ１の対応する電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続される。
【００５２】
中継用のボンディングパッドを介してワイヤボンディング接続することにより他のワイヤと交差しないように配線接続することが可能である。
【００５３】
当該ワイヤボンディング接続により他のワイヤと交差して配線接続する必要がなく、設計を変更することなく簡易な方式で配線接続することが可能である。
【００５４】
半導体チップＣＰＡに設けられたボンディングパッドＭＴ１，ＭＴ２は、他の信号用のボンディングパッドと同一層の金属配線層を用いることが可能である。したがって、当該ボンディングパッドＭＴ１，ＭＴ２を製造する製造工程を追加する等の変更も必要がなく、コストの増加を抑制しつつ簡易な方式でワイヤボンディング接続が可能となる。
【００５５】
図７は、本実施形態１に基づく半導体装置１の別のワイヤボンディング接続を説明する図である。
【００５６】
図７に示されるように、半導体チップＭＹは、電圧ＶＤＤ、ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ用のボンディングパッドＰＤを含む。
【００５７】
信号配列は、本例においては、データＤ０〜Ｄ３、電圧ＶＤＤ、電圧ＶＳＳ、データＤ４〜Ｄ７、制御信号ＣＴＬの順番に半導体チップの一辺に沿って配置される。当該半導体チップＭＹは、半導体チップ１０２と同様の信号配列となっている。
【００５８】
ボンディングパッドＰＤの信号配列は、半導体チップＣＰＡ、パッケージ基板ＰＫ１において同一の信号配列であり、半導体チップ１０４，１０６とそれぞれ同じ場合が示されている。
【００５９】
当該構成において、半導体チップＣＰＡとパッケージ基板ＰＫ１とのワイヤボンディング接続は、対向する対応するボンディングパッド同士をワイヤにより接続することにより実行することが可能となる。
【００６０】
一方で、半導体チップＣＰＡと半導体チップＭＸとについては、中継接続可能なボンディングパッドを介してワイヤボンディング接続する。
【００６１】
本例においては、中継接続可能なボンディングパッドとして２つのボンディングパッドＭＴ１，ＭＴ２を半導体チップの１辺に沿って配置された複数のボンディングパッドＰＤに沿って配置する。
【００６２】
本例において、ボンディングパッドＭＴ１は、電圧ＶＤＤの中継用のボンディングパッドとして用いる。また、ボンディングパッドＭＴ２は、電圧ＶＳＳの中継用のボンディングパッドとして用いる。
【００６３】
具体的には、半導体チップＭＹの電圧ＶＤＤのボンディングパッドからボンディングパッドＭＴ１に対してワイヤボンディング接続される。また、ボンディングパッドＭＴ１から半導体チップＣＰＡのボンディングパッドにワイヤボンディング接続され、そしてパッケージ基板ＰＫ１の電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続される。
【００６４】
中継用のボンディングパッドを介してワイヤボンディング接続することにより他のワイヤと交差しないように配線接続することが可能である。
【００６５】
また、半導体チップＭＹの電圧ＶＳＳのボンディングパッドからボンディングパッドＭＴ２に対してワイヤボンディング接続され、ボンディングパッドＭＴ２から半導体チップＣＰＡの電圧ＶＳＳのボンディングパッドに対してワイヤボンディング接続され、そして、パッケージ基板ＰＫ１の電圧ＶＳＳのボンディングパッドに対してワイヤボンディング接続される。
【００６６】
中継用のボンディングパッドを介してワイヤボンディング接続することにより他のワイヤと交差しないように配線接続することが可能である。
【００６７】
当該ワイヤボンディング接続により他のワイヤを交差して配線接続する必要がなく、設計を変更することなく簡易な方式で配線接続することが可能である。
【００６８】
半導体チップＣＰＡに設けられたボンディングパッドＭＴ１，ＭＴ２は、他の信号用のボンディングパッドと同一層の金属配線層を用いることが可能である。したがって、当該ボンディングパッドＭＴ１，ＭＴ２を製造する製造工程を追加する等の変更も必要がなく、コストの増加を抑制しつつ簡易な方式でワイヤボンディング接続が可能となる。
【００６９】
（変形例）
上記においては、２つのボンディングパッドＭＴ１，ＭＴ２を利用する場合について説明したが、特にこれに限定されず複数のボンディングパッドを利用することも可能である。
【００７０】
図８は、本実施形態１の変形例に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【００７１】
図８に示されるように、半導体チップＭＺは、電圧ＶＤＤ、ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ用のボンディングパッドＰＤを含む。
【００７２】
信号配列は、本例においては、制御信号ＣＴＬ、データＤ０〜Ｄ３、電圧ＶＤＤ、電圧ＶＳＳ、データＤ４〜Ｄ７の順番に一辺に沿って配置される。
【００７３】
ボンディングパッドＰＤの信号配列は、半導体チップＣＰＡ、パッケージ基板ＰＫ１において同一の信号配列である場合が示されている。
【００７４】
当該構成において、半導体チップＣＰＡとパッケージ基板ＰＫ１とのワイヤボンディング接続は、対向する対応するボンディングパッド同士をワイヤにより接続することにより実行することが可能となる。
【００７５】
一方で、半導体チップＣＰＡと半導体チップＭＺとについては、中継接続可能なボンディングパッドを介してワイヤボンディング接続する。
【００７６】
本例においては、中継接続可能なボンディングパッドとして３つのボンディングパッドＭＴ１，ＭＴ２，ＭＴ２＃を半導体チップの一辺に沿って配置された複数のボンディングパッドＰＤに沿って配置する。ボンディングパッドＭＴ１，ＭＴ２，ＭＴ２＃は、他の信号用のボンディングパッドと同一層の金属配線層を用いる。
【００７７】
本例において、ボンディングパッドＭＴ１は、制御信号ＣＴＬの中継用のボンディングパッドとして用いる。また、ボンディングパッドＭＴ２は、電圧ＶＤＤの中継用のボンディングパッドとして用いる。ボンディングパッドＭＴ２＃は、電圧ＶＳＳの中継用のボンディングパッドとして用いる。
【００７８】
具体的には、半導体チップＭＺの制御信号ＣＴＬのボンディングパッドからボンディングパッドＭＴ１に対してワイヤボンディング接続され、ボンディングパッドＭＴ１から半導体チップＣＰＡの制御信号ＣＴＬのボンディングパッドに対してワイヤボンディング接続される。また、半導体チップＣＰＡの制御信号ＣＴＬのボンディングパッドからパッケージ基板ＰＫ１の対応する制御信号ＣＴＬのボンディングパッドに対してワイヤボンディング接続される。
【００７９】
半導体チップＭＺの電圧ＶＤＤのボンディングパッドからボンディングパッドＭＴ２に対してワイヤボンディング接続され、ボンディングパッドＭＴ２から半導体チップＣＰＡの電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続され、そしてパッケージ基板ＰＫ１の対応する電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続される。
【００８０】
半導体チップＭＺの電圧ＶＳＳのボンディングパッドからボンディングパッドＭＴ２＃に対してワイヤボンディング接続され、ボンディングパッドＭＴ２＃から半導体チップＣＰＡの電圧ＶＳＳのボンディングパッドに対してワイヤボンディング接続され、そしてパッケージ基板ＰＫ１の対応する電圧ＶＳＳのボンディングパッドに対してワイヤボンディング接続される。
【００８１】
中継用のボンディングパッドを介してワイヤボンディング接続することにより他のワイヤと交差しないように配線接続することが可能である。
【００８２】
当該ワイヤボンディング接続により他のワイヤと交差して配線接続する必要がなく、設計を変更することなく簡易な方式で配線接続することが可能である。
【００８３】
半導体チップＣＰＡに設けられたボンディングパッドＭＴ１，ＭＴ２，ＭＴ２＃は、他の信号用のボンディングパッドと同一層の金属配線層を用いることが可能である。したがって、当該ボンディングパッドＭＴ１，ＭＴ２を製造する製造工程を追加する等の変更も必要がなく、コストの増加を抑制しつつ簡易な方式でワイヤボンディング接続が可能となる。
【００８４】
この点で、ボンディングパッドＭＴ２，ＭＴ２＃は、半導体チップの一辺に沿って配置された複数のボンディングパッドＰＤに沿って互いに直列に配置する。
【００８５】
製造工程において、当該ボンディングパッドＭＴ２，ＭＴ２＃の間の領域（互いに電気的に絶縁される部分）について、金属層が形成されないようにマスキングする。当該マスキングされた部分において金属層を形成しないように設計することにより容易に作成することが可能である。
【００８６】
なお、本例においては、３つのボンディングパッドＭＴ１，ＭＴ２，ＭＴ２＃を半導体チップの一辺に沿って配置された複数のボンディングパッドＰＤに沿って配置する場合について説明したが、特にこれに限られずさらに複数のボンディングパッドを配置することも可能である。
【００８７】
（実施形態２）
上記の実施形態１では、主に半導体チップＭＸの電圧ＶＤＤ、ＶＳＳのボンディングパッドの位置が半導体チップＣＰＡと、パッケージ基板ＰＫ１とそれぞれ異なる場合について説明した。さらに制御信号ＣＴＬのボンディングパッドの位置が半導体チップＣＰＡと、パッケージ基板ＰＫ１とそれぞれ異なる場合について説明する。
【００８８】
図９は、本実施形態２に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【００８９】
図９に示されるように、半導体チップＭＸ＃は、電圧ＶＤＤ、ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ用のボンディングパッドＰＤを含む。
【００９０】
信号配列は、本例においては、電圧ＶＳＳ、制御信号ＣＴＬ、データＤ０〜Ｄ７、電圧ＶＤＤの順番に一辺に沿って配置される。
【００９１】
ボンディングパッドＰＤの信号配列は、半導体チップＣＰＡ、パッケージ基板ＰＫ１において基本的に同一の信号配列であり、半導体チップ１０４，１０６とそれぞれ同様である場合が示されている。
【００９２】
当該構成において、半導体チップＣＰＡとパッケージ基板ＰＫ１とのワイヤボンディング接続は、対向する対応するボンディングパッド同士をワイヤにより接続することにより実行することが可能となる。
【００９３】
一方で、半導体チップＣＰＡと半導体チップＭＸ＃とについては、中継接続可能なボンディングパッドを介してワイヤボンディング接続される。
【００９４】
本例においては、中継接続可能なボンディングパッドとして２つのボンディングパッドＭＴ１，ＭＴ２を複数のボンディングパッドＰＤに沿って配置する。
【００９５】
ボンディングパッドＭＴ１は、制御信号ＣＴＬの中継用のボンディングパッドとして用いる。また、ボンディングパッドＭＴ２は、電圧ＶＤＤの中継用のボンディングパッドとして用いる。
【００９６】
半導体チップＭＸ＃の電圧ＶＳＳのボンディングパッドとのワイヤボンディング接続については、パッケージ基板ＰＫ１側において、他のワイヤと交差しない位置で半導体チップＭＸ＃とのワイヤボンディング接続が可能なようにボンディングパッドを延伸して接続する場合が示されている。
【００９７】
半導体チップＭＸ＃の制御信号ＣＴＬのボンディングパッドからボンディングパッドＭＴ１に対してワイヤボンディング接続され、ボンディングパッドＭＴ１からパッケージ基板ＰＫ１の制御信号ＣＴＬのボンディングパッドに対してワイヤボンディング接続される。
【００９８】
半導体チップＭＸ＃の電圧ＶＤＤのボンディングパッドからボンディングパッドＭＴ２に対してワイヤボンディング接続され、ボンディングパッドＭＴ２からパッケージ基板ＰＫ１の電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続される。
【００９９】
当該ワイヤボンディング接続により他のワイヤを交差して配線接続する必要がなく、設計を変更することなく簡易な方式で配線接続することが可能である。
【０１００】
当該構成においては半導体チップＭＸ＃の電圧ＶＤＤ、ＶＳＳ、制御信号ＣＴＬの３つのボンディングパッドの配置が異なるため３つの中継接続可能なボンディングパッドが必要となるが、パッケージ基板ＰＫ１において電圧ＶＳＳのボンディングパッドを延伸することにより、製造工程を追加することなく、コストの増加を抑制しつつ簡易な方式でワイヤボンディング接続が可能となる。
【０１０１】
（変形例）
図１０は、本実施形態２の変形例に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【０１０２】
図１０に示されるように、半導体チップＭＸ＃は、電圧ＶＤＤ、ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ用のボンディングパッドＰＤを含む。
【０１０３】
信号配列は、本例においては、電圧ＶＳＳ、制御信号ＣＴＬ、データＤ０〜Ｄ７、電圧ＶＤＤの順番に一辺に沿って配置される。
【０１０４】
ボンディングパッドＰＤの信号配列は、半導体チップＣＰＡ、パッケージ基板ＰＫ１において基本的に同一の信号配列であり、半導体チップ１０４，１０６とそれぞれ同様である場合が示されている。
【０１０５】
当該構成において、半導体チップＣＰＡとパッケージ基板ＰＫ１とのワイヤボンディング接続は、対向する対応するボンディングパッド同士をワイヤにより接続することにより実行することが可能となる。
【０１０６】
一方で、半導体チップＣＰＡと半導体チップＭＸ＃とについては、中継接続可能なボンディングパッドを介してワイヤボンディング接続される。
【０１０７】
本例においては、中継接続可能なボンディングパッドとして３つのボンディングパッドＭＴ１，ＭＴ２，ＭＴ２＃を複数のボンディングパッドＰＤに沿って配置する。
【０１０８】
ボンディングパッドＭＴ１は、制御信号ＣＴＬの中継用のボンディングパッドとして用いる。また、ボンディングパッドＭＴ２は、電圧ＶＳＳの中継用のボンディングパッドとして用いる。ボンディングパッドＭＴ２＃は、電圧ＶＤＤの中継用のボンディングパッドとして用いる。
【０１０９】
半導体チップＭＸ＃の制御信号ＣＴＬのボンディングパッドからボンディングパッドＭＴ１に対してワイヤボンディング接続され、ボンディングパッドＭＴ１から半導体チップの制御信号ＣＴＬのボンディングパッドに対してワイヤボンディング接続され、そして、パッケージ基板ＰＫ１の制御信号ＣＴＬのボンディングパッドに対してワイヤボンディング接続される。
【０１１０】
半導体チップＭＸ＃の電圧ＶＤＤのボンディングパッドからボンディングパッドＭＴ２＃に対してワイヤボンディング接続され、ボンディングパッドＭＴ２＃から半導体チップの電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続され、そして、パッケージ基板ＰＫ１の電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続される。
【０１１１】
半導体チップＭＸ＃の電圧ＶＳＳのボンディングパッドからボンディングパッドＭＴ２に対してワイヤボンディング接続され、ボンディングパッドＭＴ２から半導体チップの電圧ＶＳＳのボンディングパッドに対してワイヤボンディング接続され、そして、パッケージ基板ＰＫ１の電圧ＶＳＳのボンディングパッドに対してワイヤボンディング接続される。
【０１１２】
当該ワイヤボンディング接続により他のワイヤを交差して配線接続する必要がなく、設計を変更することなく簡易な方式で配線接続することが可能である。半導体チップＣＰＡに設けられたボンディングパッドＭＴ１，ＭＴ２，ＭＴ２＃は、他の信号用のボンディングパッドと同一層の金属配線層を用いることが可能である。したがって、当該ボンディングパッドＭＴ１，ＭＴ２を製造する製造工程を追加する等の変更も必要がなく、コストの増加を抑制しつつ簡易な方式でワイヤボンディング接続が可能となる。
【０１１３】
また、上記実施形態２の構成と比較して、半導体チップＭＸ＃の電圧ＶＳＳのボンディングパッドとパッケージ基板ＰＫ１の電圧ＶＳＳのボンディングパッドとを直接ワイヤ接続する必要が無く、ボンディングパッドＭＴ２を介して中継するためワイヤ長を短くすることが可能であり、ループ制御が容易となる。
【０１１４】
（実施形態３）
上記においては、主に上層に積層された半導体チップＭＸの電圧ＶＤＤ、ＶＳＳのボンディングパッドの位置が半導体チップＣＰＡと、パッケージ基板ＰＫ１とそれぞれ異なる場合について説明したが、本実施形態３においては、中間位置にある半導体チップのボンディングパッドの位置が異なる場合について説明する。
【０１１５】
図１１は、本実施形態３に基づく半導体装置１のワイヤボンディング接続を説明する図である。
【０１１６】
図１１に示されるように、半導体チップＭＰは、電圧ＶＤＤ、ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ用のボンディングパッドＰＤを含む。
【０１１７】
信号配列は、本例においては、電圧ＶＤＤ、データＤ０〜Ｄ７、制御信号ＣＴＬ、電圧ＶＳＳの順番に一辺に沿って配置される。
【０１１８】
ボンディングパッドＰＤの信号配列は、半導体チップＭＰとパッケージ基板ＰＫ１については同一の信号配列であるが、半導体チップＣＰＡ＃については異なる場合が示されている。
【０１１９】
半導体チップＣＰＡ＃は、半導体チップＣＰＡ＃は、電圧ＶＤＤ、ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ用のボンディングパッドＰＤを含む。
【０１２０】
信号配列は、本例においては、電圧ＶＳＳ、データＤ０〜Ｄ７、制御信号ＣＴＬ、電圧ＶＤＤの順番に一辺に沿って配置される。
【０１２１】
当該構成において、半導体チップＣＰＡ＃とパッケージ基板ＰＫ１とのワイヤボンディング接続は、対向する対応するボンディングパッド同士を接続することにより実行することが可能である。
【０１２２】
また、半導体チップＣＰＡ＃と半導体チップＭＰとのワイヤボンディング接続は、対向する対応するボンディングパッド同士を接続することにより実行することが可能である。
【０１２３】
一方で、一部のボンディングパッドについては、中継接続可能なボンディングパッドを介してワイヤボンディング接続する。
【０１２４】
本例においては、中継接続可能なボンディングパッドとして２つのボンディングパッドＭＴ１，ＭＴ２を複数のボンディングパッドＰＤに沿って配置する。
【０１２５】
ボンディングパッドＭＴ１は、電圧ＶＤＤの中継用のボンディングパッドとして用いる。また、ボンディングパッドＭＴ２は、電圧ＶＳＳの中継用のボンディングパッドとして用いる。
【０１２６】
具体的には、半導体チップＭＰの電圧ＶＤＤのボンディングパッドからボンディングパッドＭＴ１に対してワイヤボンディング接続される。また、ボンディングパッドＭＴ１から半導体チップＣＰＡ＃の電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続され、そして、ボンディングパッドＭＴ１からパッケージ基板ＰＫ１の対応する電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続される。
【０１２７】
半導体チップＭＰの電圧ＶＳＳのボンディングパッドからボンディングパッドＭＴ２に対してワイヤボンディング接続され、ボンディングパッドＭＴ２からパッケージ基板ＰＫ１の電圧ＶＤＤのボンディングパッドに対してワイヤボンディング接続され、そして、ボンディングパッドＭＴ２から半導体チップＣＰＡ＃の対応する電圧ＶＳＳのボンディングパッドに対してワイヤボンディング接続される。
【０１２８】
当該ワイヤボンディング接続により他のワイヤを交差して配線接続する必要がなく、設計を変更することなく簡易な方式で配線接続することが可能である。
【０１２９】
半導体チップＣＰＡに設けられたボンディングパッドＭＴ１，ＭＴ２は、他の信号用のボンディングパッドと同一層の金属配線層を用いることが可能である。したがって、当該ボンディングパッドＭＴ１，ＭＴ２を製造する製造工程を追加する等の変更も必要がなく、コストの増加を抑制しつつ簡易な方式でワイヤボンディング接続が可能となる。
【０１３０】
なお、上記においては、パッケージ基板に対して第１および第２の半導体装置が積層されるスタック型のＳＩＰについて説明したが、特にスタック型に限られず、同一平面に配置する平置き型のＳＩＰや、これらを併用したＳＩＰについても同様に適用可能である。
【０１３１】
また、上記の実施形態においては、半導体チップの一辺に沿って、主に２本のボンディングパッドＭＴ１，ＭＴ２を配置する場合について説明したが、１本のボンディングパッドにすることや、あるいは、さらに複数本のボンディングパッドを設けることも可能である。また、半導体チップの４辺のうちの１つの辺に設けるようにしても良いし、それぞれの辺に設けるようにしても良い。
【０１３２】
また、本例においては、第１の半導体チップの複数のボンディングパッドと、第２の半導体チップの複数のボンディングパッドとの間に中継用のボンディングパッドを配置する構成について説明したが、特にこれに限られず、たとえば、パッケージ基板の複数のボンディングパッドと第２の半導体チップの複数のボンディングパッドとの間に中継用のボンディングパッドを配置する構成にしても良く、その配置は特に限定されない。
【０１３３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は、実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１３４】
１  半導体装置、１００，１０１，１０２，１０４，ＣＰＡ，ＭＰ，ＭＸ，ＭＹ，ＭＺ  半導体チップ、１０６，ＰＫ１  パッケージ基板、ＭＴ１，ＭＴ２，ＰＤ  ボンディングパッド、ＶＤＤ，ＶＳＳ  電圧
【図１】
2015177171.tif 000003
【図２】
2015177171.tif 000004
【図３】
2015177171.tif 000005
【図４】
2015177171.tif 000006
【図５】
2015177171.tif 000007
【図６】
2015177171.tif 000008
【図７】
2015177171.tif 000009
【図８】
2015177171.tif 000010
【図９】
2015177171.tif 000011
【図１０】
2015177171.tif 000012
【図１１】
2015177171.tif 000013