(57)【要約】【課題】発振信号の振幅が所定の値より大きくなるまで発振信号の出力を行わない。【解決手段】発振信号出力回路１００は、発振信号の電圧と基準信号の電圧との電圧差に応じた差分信号を発生するコンパレータ２と、コンパレータ２の出力端子にアノードが接続されたダイオード３と、ダイオード３のカソードとグランドとの間に接続されたキャパシタ４と、ダイオード３とキャパシタ４との接続点における電圧に応じて、発振信号を出力するか否かを切り替えるＡＮＤゲート７と、を備える。発振信号出力回路１００は、ダイオードのカソードとグランドとの間に接続された抵抗をさらに備えてもよい。【選択図】図１
2015170998.tif 000002
【特許請求の範囲】
【請求項１】
発振信号の電圧と基準信号の電圧との電圧差に応じた差分信号を発生する差分信号発生部と、
前記差分信号発生部の出力端子にアノードが接続されたダイオードと、
前記ダイオードのカソードとグランドとの間に接続されたキャパシタと、
前記ダイオードと前記キャパシタとの接続点における電圧に応じて、前記発振信号を出力するか否かを切り替えるゲート素子と、
を備える発振信号出力回路。
【請求項２】
前記ダイオードのカソードとグランドとの間に接続された抵抗をさらに備える、
請求項１に記載の発振信号出力回路。
【請求項３】
前記発振信号を反転させるとともに直流レベルを変化させた前記基準信号を発生する基準信号発生部をさらに備え、
前記差分信号発生部は、前記発振信号の電圧と前記基準信号の電圧との電圧差に応じた前記差分信号を発生する、
請求項１又は２に記載の発振信号出力回路。
【請求項４】
前記差分信号発生部は、正極端子に前記発振信号が入力され、負極端子に前記基準信号が入力されるコンパレータを有する、
請求項１から３のいずれか１項に記載の発振信号出力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振信号を出力する発振信号出力回路に関する。
【背景技術】
【０００２】
発振回路の起動時には、発振信号の振幅が徐々に大きくなって安定状態に至ることが知られている。このように振幅が徐々に大きくなる間の不安定な振幅の発振信号を後段の回路に入力すると、回路の誤動作が生じるおそれがある。特に、発振信号の振幅が後段の論理回路の閾値付近である場合、論理回路が誤動作する場合がある。
【０００３】
閾値付近の振幅の発振信号が後段の回路に入力されることを防ぐために、例えば、特許文献１においては、発振信号のレベルを検出し、発振信号のレベルに応じて、後段の回路に発振信号を供給するか否かを選択する回路が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−１６０９０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の回路においては、それぞれ閾値が異なる２つのインバータを介して、発振信号を複数のＲＳフリップフロップに入力し、２つのＲＳフリップフロップの出力信号のレベルに基づいて、後段の回路に発振信号を供給するか否かが制御される。しかしながら、このような回路においては、ノイズ等により、インバータに入力される信号が一瞬だけでも閾値を超えると、ＲＳフリップフロップの出力信号がハイレベルになる。その結果、発振信号の電位が後段回路の閾値付近であるにもかかわらず、発振信号が後段の回路に供給され始めてしまうという問題があった。また、起動時に発振信号の直流レベルが変動することによっても、誤動作する可能性があった。
【０００６】
そこで、本発明は、ノイズ等の影響で発振信号の振幅が一時的に変動しても、発振信号の振幅が所定の値より大きくなるまで発振信号の出力を行わないようにすることができる発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る発振信号出力回路は、発振信号の電圧と基準信号の電圧との電圧差に応じた差分信号を発生する差分信号発生部と、前記差分信号発生部の出力端子にアノードが接続されたダイオードと、前記ダイオードのカソードとグランドとの間に接続されたキャパシタと、前記ダイオードと前記キャパシタとの接続点における電圧に応じて、前記発振信号を出力するか否かを切り替えるゲート素子と、を備える。
【０００８】
上記の発振信号出力回路は、前記ダイオードのカソードとグランドとの間に接続された抵抗をさらに備えてもよい。また、上記の発振信号出力回路は、前記発振信号を反転させるとともに直流レベルを変化させた前記基準信号を発生する基準信号発生部をさらに備え、前記差分信号発生部は、前記発振信号の電圧と前記基準信号の電圧との電圧差に応じた前記差分信号を発生してもよい。
【０００９】
前記差分信号発生部は、例えば、正極端子に前記発振信号が入力され、負極端子に前記基準信号が入力されるコンパレータを有する。
【発明の効果】
【００１０】
本発明によれば、発振信号の振幅が所定の値より大きくなるまで発振信号の出力を行わないようにすることができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る発振信号出力回路の構成を示す図である。
【図２】基準電圧発生部に入力される発振信号を示す図である。
【図３】入力発振信号とともに基準信号を示す図である。
【図４】コンパレータが出力する差分信号の波形を示す図である。
【図５】キャパシタの充電電圧の波形を示す。
【図６】ＡＮＤゲートが出力する発振信号の波形を示す図である。
【図７】第２の実施形態に係る発振信号出力回路の構成を示す図である。
【発明を実施するための形態】
【００１２】
＜第１の実施形態＞
図１は、第１の実施形態に係る発振信号出力回路１００の構成を示す図である。発振信号出力回路１００は、入力された発振信号の振幅が所定の電圧より大きくなってから出力を開始する。
【００１３】
図２は、発振信号出力回路１００の電源を投入してから５０μ秒までの間に基準電圧発生部１に入力される発振信号（以下、入力発振信号という）を示す図である。横軸は、電源投入後の経過時間を示し、縦軸は電圧を示している。入力発振信号は、１．６５Ｖを中心電位として１０μ秒から３０μ秒の間に徐々に振幅が大きくなり、その後、一定の振幅で安定している。発振信号出力回路１００は、入力発振信号の振幅がほぼ安定するまで入力発振信号を出力せず、入力発振信号の振幅が安定してから入力発振信号を出力する。具体的には、入力発振信号の振幅が後段の回路の閾値より大きくなるまでは、入力発振信号を出力せず、入力発振信号の振幅が後段の回路の閾値より大きくなってから、入力発振信号の出力を開始する。
【００１４】
発振信号出力回路１００は、基準電圧発生部１と、コンパレータ２と、ダイオード３と、キャパシタ４と、抵抗５と、オペアンプ６と、ＡＮＤゲート７とを備える。
【００１５】
基準電圧発生部１は、コンパレータ２の負極端子に入力される基準信号を発生する。本実施形態における基準電圧発生部１は、発振信号出力回路１００に入力される入力発振信号の位相を１８０°反転させるとともにオフセット電圧を加えることにより、入力発振信号から位相及び直流レベルを変化させた基準信号を発生する。
【００１６】
基準電圧発生部１は、電圧源１１と、抵抗１２と、抵抗１３と、オペアンプ１４とを有する。電圧源１１は、オフセット電圧を出力する電圧源である。抵抗１２、抵抗１３及びオペアンプ１４は、反転増幅器を構成する。抵抗１２及び抵抗１３は同一の抵抗値を有しており、オペアンプ１４は、入力発振信号と同一の振幅であり、かつ、電圧源１１が出力するオフセット電圧でレベルシフトされた基準信号を出力する。
【００１７】
図３は、入力発振信号とともに基準信号を示す図である。横軸は、図２と同様に、電源投入後の経過時間を示し、縦軸は電圧を示している。１．６Ｖを中心に振動している信号が入力発振信号であり、２．６Ｖを中心に振動している信号が基準信号である。基準信号は、位相が反転された入力発振信号に１．０Ｖのオフセット電圧が加えられている。オフセット電圧の大きさにより、発振信号出力回路１００が発振信号の出力を開始するときの入力発振信号の振幅の最小値が定められる。例えば、オフセット電圧が１．０Ｖの場合、入力発振信号の振幅が０．５Ｖ以上になると、発振信号出力回路１００は、発振信号の出力を開始する。
【００１８】
コンパレータ２は、入力発振信号の電圧と基準信号の電圧との電圧差に応じた差分信号を出力する差分信号発生部。コンパレータ２の正極端子には入力発振信号が入力され、負極端子には基準信号が入力される。コンパレータ２は、基準信号の電圧が入力発振信号の電圧よりも高い間は、ロウレベルの電圧を出力し、基準信号の電圧が入力発振信号の電圧以下の間は、ハイレベルの電圧を出力する。
【００１９】
図３に示すように、約２２μ秒までの間は、基準信号の電圧が入力発振信号の電圧よりも高いので、コンパレータ２はロウレベルの電圧を出力する。その後、基準信号と入力発振信号とが重なり始め、コンパレータ２は、入力発振信号の電圧が基準信号の電圧以上である間、ハイレベルの電圧を出力する。
【００２０】
図４は、コンパレータ２が出力する差分信号の波形を示す図である。約２３μ秒から差分信号が発生し始めて、入力発振信号の周期に同期して、パルス状の波形が発生することがわかる。時間の経過とともに、入力発振信号と基準信号とが重なる時間が長くなり、差分信号のパルス幅が大きくなっている。
【００２１】
ダイオード３は、コンパレータ２の出力端子にアノードが接続されている。ダイオード３のカソードは、接地されたキャパシタ４に接続されている。コンパレータ２が出力する差分信号がハイレベルの期間に、ダイオード３を介してキャパシタ４に電荷が蓄積される。ダイオード３は、キャパシタ４に蓄積された電荷が、差分信号がロウレベルの期間にコンパレータ２へと逆流することを防ぐ。
【００２２】
キャパシタ４は、差分信号により電荷を蓄積して充電される。
図５は、キャパシタ４の充電電圧の波形を示す。差分信号が発生し始める約２３μ秒において充電電圧波形が立ち上がっている。キャパシタ４は、差分信号がハイレベルの期間に充電され、差分信号がロウレベルの期間に放電されるので、入力発振信号の振幅の変化に同期して電圧が変動しているが、中間電位よりも高い電圧が維持されている。
【００２３】
抵抗５は、ダイオード３のカソードとグランドとの間に、キャパシタ４と並列に接続されている。抵抗５は、キャパシタ４に蓄積された電荷を放電する。抵抗５の抵抗値は、入力発振信号の周波数と、キャパシタ４の容量とに基づいて定められている。抵抗５の抵抗値は、差分信号のパルスによりキャパシタ４が充電されてから次のパルスが発生するまでの間に、ダイオード３とキャパシタ４との接続点の電位が中間電位になる抵抗値よりも大きい値に設定されている。
【００２４】
抵抗５が設けられていることにより、入力発振信号の振幅が安定していない期間、すなわち、差分信号が発生していない期間に発生したノイズによりキャパシタ４が充電された場合に、充電された電荷が抵抗５を介して放電される。したがって、ノイズの影響によりキャパシタ４が充電されたとしても、充電された状態に維持されることを防止できる。
【００２５】
オペアンプ６は、インピーダンス変換用のボルテージフォロワを構成する。オペアンプ６の正極端子には、ダイオード３のカソード、キャパシタ４及び抵抗５が接続されており、オペアンプ６は、キャパシタ４の充電電圧を、ＡＮＤゲート７の片方の端子に印加する。
【００２６】
ＡＮＤゲート７の一端には、充電電圧が入力され、他端には入力発振信号が入力される。ＡＮＤゲート７は、一端に入力される充電電圧の大きさに基づいて、入力発振信号を出力するか否かを切り替える。具体的には、ＡＮＤゲート７は、充電電圧がロウレベルの間はロウレベル信号を出力し、充電電圧がハイレベルの間は入力発振信号に同期してハイレベルとロウレベルとが変化する発振信号を出力する。
【００２７】
図６は、ＡＮＤゲート７が出力する発振信号の波形を示す図である。約２３μ秒の時点で図５に示した充電電圧がハイレベルに変化すると、その後、ＡＮＤゲート７から発振信号が出力されていることがわかる。
【００２８】
［第１の実施形態における効果］
以上のとおり、第１の実施形態に係る発振信号出力回路１００においては、入力発振信号の振幅が所定の大きさに達すると、キャパシタ４が充電されることにより、ＡＮＤゲート７が入力発振信号を出力する状態になる。したがって、入力発振信号の振幅が安定してから発振信号を出力することができる。
【００２９】
また、キャパシタ４と並列に抵抗５が設けられているので、入力発振信号の振幅が安定していない間にノイズが印加されてキャパシタ４が充電された場合であっても、抵抗５を介して放電されるので、ＡＮＤゲート７にはハイレベル信号が入力されない。したがって、入力発振信号の振幅が安定していない間に発振信号が出力されることを防ぐことができる。
【００３０】
また、発振信号出力回路１００においては、基準電圧発生部１が、入力発振信号の位相を反転させるとともに、直流レベルを変化させた基準信号を生成する。したがって、入力発振信号が中間電位よりも高い範囲のみで振動したり、中間電位よりも低い範囲のみで振動したりする場合であっても、コンパレータ２は、入力発振信号の振幅が所定値よりも大きくなると、確実に差分信号を出力できる。例えば、中間電位が１．６５Ｖである場合に、入力発振信号が、０．７５Ｖを中心に、０Ｖと１．５Ｖとの間で振動すると仮定する。この場合、基準電圧発生部１が１．０Ｖと２．５Ｖとの間で振動する、入力発振信号と位相が１８０°異なる基準信号を生成することにより、コンパレータ２は、入力信号の振幅が０．５Ｖを超えた時点で差分信号の出力を開始することができる。
【００３１】
さらに、コンパレータ２に入力される入力発振信号と基準信号との間には、常にオフセット電圧分の電位差があるので、入力発振信号の直流レベルが変動した場合であっても誤動作しない。
【００３２】
＜第２の実施形態＞
図７は、第２の実施形態に係る発振信号出力回路２００の構成を示す図である。発振信号出力回路２００は、コンパレータ２の負極端子に基準電圧発生部８１が接続されている点で第１の実施形態に係る発振信号出力回路１００と異なり、他の点で同じである。
【００３３】
基準電圧発生部８１は、直流の基準電圧を出力する。コンパレータ２は、入力発振信号の電圧が、基準電圧発生部８１が出力する基準電圧よりも低い間はロウレベルの電圧を出力する。その後、入力発振信号の電圧が基準電圧よりも高くなると、コンパレータ２がハイレベルの電圧を出力してキャパシタ４が充電される。
【００３４】
［第２の実施形態における効果］
第２の実施形態に係る発振信号出力回路２００によれば、入力発振信号の中心レベルが予め既知の場合に、基準電圧を、中心レベルに対して所定の値だけ大きい電圧にすることで、第１の実施形態に係る発振信号出力回路１００よりも簡単な構成で、入力発振信号の振幅が安定してから発振信号の出力を開始することができる。
【００３５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３６】
例えば、上記の実施形態においては、入力発振信号を出力するか否かを切り替えるゲート素子としてＡＮＤゲート７を用いる構成について説明したが、ゲート素子はＡＮＤゲート７以外の素子であってもよい。
【符号の説明】
【００３７】
１  基準電圧発生部
２  コンパレータ
３  ダイオード
４  キャパシタ
５  抵抗
６  オペアンプ
７  ゲート
１１  電圧源
１２  抵抗
１３  抵抗
１４  オペアンプ
８１  基準電圧発生部
１００  発振信号出力回路
２００  発振信号出力回路
【図１】
2015170998.tif 000003
【図２】
2015170998.tif 000004
【図３】
2015170998.tif 000005
【図４】
2015170998.tif 000006
【図５】
2015170998.tif 000007
【図６】
2015170998.tif 000008
【図７】
2015170998.tif 000009