(57)【要約】      （修正有）【課題】電力変換効率の低下と貫通電流による破損を防止できる、電力変換装置及び電力変換方法の提供。【解決手段】１次側フルブリッジ回路２００と、２次側フルブリッジ回路３００と、１次側フルブリッジ回路のスイッチングと２次側フルブリッジ回路のスイッチングとの間の位相差を調整して、１次側フルブリッジ回路と２次側フルブリッジ回路との間で伝送される伝送電力を制御する制御部５０とを備え、１次側フルブリッジ回路及び２次側フルブリッジ回路は、上アームと、前記上アームに直列に接続された下アームとを有し、制御部は、上アームと下アームがいずれもオンしないデッドタイムを伝送電力が所定電力値で伝送される伝送状態で短くし、上アームと下アームがいずれもオンするゲート駆動状態が検出されたときよりも長いデッドタイム値に、デッドタイムの伝送状態での調整値を設定する。【選択図】図１
2015139326.tif 000002
【特許請求の範囲】
【請求項１】
１次側フルブリッジ回路と、
２次側フルブリッジ回路と、
前記１次側フルブリッジ回路のスイッチングと前記２次側フルブリッジ回路のスイッチングとの間の位相差を調整して、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路との間で伝送される伝送電力を制御する制御部とを備え、
前記１次側フルブリッジ回路及び前記２次側フルブリッジ回路は、上アームと、前記上アームに直列に接続された下アームとを有し、
前記制御部は、前記上アームと前記下アームがいずれもオンしないデッドタイムを前記伝送電力が所定電力値で伝送される伝送状態で短くし、前記上アームと前記下アームがいずれもオンするゲート駆動状態が検出されたときよりも長いデッドタイム値に、前記デッドタイムの前記伝送状態での調整値を設定する、電力変換装置。
【請求項２】
前記制御部は、前記ゲート駆動状態が検出されたときのデッドタイム検出値に所定値を加えたデッドタイム変更値が基準値よりも長いとき、前記調整値を前記基準値よりも長くする、請求項１に記載の電力変換装置。
【請求項３】
前記制御部は、前記調整値を、前記基準値よりも長く前記デッドタイム変更値よりも短い値にする、請求項２に記載の電力変換装置。
【請求項４】
前記制御部は、前記設定値が前記基準値よりも長くされるとき、異常信号を出力する、請求項２又は３に記載の電力変換装置。
【請求項５】
前記制御部は、前記ゲート駆動状態が検出されたときのデッドタイム検出値に所定値を加えたデッドタイム変更値が基準値に等しい又は前記基準値よりも短いとき、前記調整値を前記基準値に設定又は前記基準値よりも長い値に設定する、請求項１から４のいずれか一項に記載の電力変換装置。
【請求項６】
前記基準値は、前記デッドタイムの初期調整値である、請求項２から５のいずれか一項に記載の電力変換装置。
【請求項７】
前記制御部は、前記伝送電力の各電力値について前記調整値を設定する、請求項１から６のいずれか一項に記載の電力変換装置。
【請求項８】
前記制御部は、前記ゲート駆動状態が検出されたとき、前記伝送電力が前記所定電力値とは別の電力値で伝送される伝送状態での前記デッドタイムの調整値も、前記ゲート駆動状態が検出されたときのデッドタイム検出値よりも長くする、請求項１から６のいずれか一項に記載の電力変換装置。
【請求項９】
前記制御部は、前記上アーム及び前記下アームのスイッチングが前記調整値を用いて制御されている制御状態で前記ゲート駆動状態が検出されたとき、前記調整値を長くする、請求項１から８のいずれか一項に記載の電力変換装置。
【請求項１０】
前記制御部は、前記制御状態で前記ゲート駆動状態が検出されたとき、前記上アームと前記下アームをオフし、前記上アームと前記下アームがオフした後のスイッチングタイミングで、前記調整値を長くする、請求項９に記載の電力変換装置。
【請求項１１】
前記制御部は、前記制御状態で前記調整値が長くされるとき、異常信号を出力する、請求項９又は１０に記載の電力変換装置。
【請求項１２】
前記制御部は、前記ゲート駆動状態が検出されたとき、前記上アームと前記下アームをオフする、請求項１から８のいずれか一項に記載の電力変換装置。
【請求項１３】
前記制御部は、前記上アームのゲート電極と前記下アームのゲート電極を地絡させて、前記上アームと前記下アームをオフする、請求項１２に記載の電力変換装置。
【請求項１４】
前記制御部は、前記上アームのゲート電極に入力される第１のゲート駆動信号と前記上アームのゲート閾値とを比較し、且つ、前記下アームのゲート電極に入力される第２のゲート駆動信号と前記下アームのゲート閾値とを比較して、前記ゲート駆動状態を検出する、請求項１から１３のいずれか一項に記載の電力変換装置。
【請求項１５】
１次側フルブリッジ回路と２次側フルブリッジ回路とを備え、前記１次側フルブリッジ回路及び前記２次側フルブリッジ回路は、上アームと、前記上アームに直列に接続された下アームとを有する、電力変換装置について、
前記１次側フルブリッジ回路のスイッチングと前記２次側フルブリッジ回路のスイッチングとの間の位相差を調整して、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路との間で伝送される伝送電力を制御する、電力変換方法であって、
前記上アームと前記下アームがいずれもオンしないデッドタイムを前記伝送電力が所定電力値で伝送される伝送状態で短くして前記上アームと前記下アームがいずれもオンするゲート駆動状態が検出されたとき、前記デッドタイムの前記伝送状態での調整値を、前記ゲート駆動状態が検出されたときよりも長いデッドタイム値に設定する、電力変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１次側フルブリッジ回路と２次側フルブリッジ回路との間で電力を変換する技術に関する。
【背景技術】
【０００２】
従来、１次側フルブリッジ回路と２次側フルブリッジ回路との間で電力を変換する電力変換装置が知られている（例えば、特許文献１を参照）。１次側フルブリッジ回路と２次側フルブリッジ回路は、それぞれ、上アームと、上アームに直列に接続される下アームとを有している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１９３７１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、各アームの特性（例えば、電流特性などの電気的特性）がばらつくと、上アームと下アームがいずれもオンしない期間（デッドタイム）が変動する。デッドタイムが長すぎると、損失が増えて電力変換効率が低下するおそれがある。逆に、デッドタイムが短すぎると、上アームと下アームが貫通電流によって破損するおそれがある。
【０００５】
そこで、電力変換効率の低下と貫通電流による破損を防止できる、電力変換装置及び電力変換方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
一つの案では、
１次側フルブリッジ回路と、
２次側フルブリッジ回路と、
前記１次側フルブリッジ回路のスイッチングと前記２次側フルブリッジ回路のスイッチングとの間の位相差を調整して、前記１次側フルブリッジ回路と前記２次側フルブリッジ回路との間で伝送される伝送電力を制御する制御部とを備え、
前記１次側フルブリッジ回路及び前記２次側フルブリッジ回路は、上アームと、前記上アームに直列に接続された下アームとを有し、
前記制御部は、前記上アームと前記下アームがいずれもオンしないデッドタイムを前記伝送電力が所定電力値で伝送される伝送状態で短くし、前記上アームと前記下アームがいずれもオンするゲート駆動状態が検出されたときよりも長いデッドタイム値に、前記デッドタイムの前記伝送状態での調整値を設定する、電力変換装置が提供される。
【発明の効果】
【０００７】
一態様によれば、電力変換効率の低下と貫通電流による破損を防止できる。
【図面の簡単な説明】
【０００８】
【図１】電力変換装置の構成例を示した図
【図２】制御部の構成例を示したブロック図
【図３】１次側回路及び２次側回路のスイッチング例を示したタイミングチャート
【図４】デッドタイムの一例を示すタイミングチャート
【図５】制御部の一例を示す構成図
【図６】電力変換方法の一例を示すフローチャート
【図７】電力変換方法の一例を示すフローチャート
【図８】電力変換方法の一例を示すフローチャート
【発明を実施するための形態】
【０００９】
＜電源装置１０１の構成＞
図１は、電力変換装置の一実施形態である電源装置１０１の構成例を示したブロック図である。電源装置１０１は、例えば、電源回路１０と、制御部５０と、センサ部７０とを備えた電源システムである。電源装置１０１は、例えば、自動車等の車両に搭載され、車載の各負荷に配電するシステムである。このような車両の具体例として、ハイブリッド車、プラグインハイブリッド車、電気自動車などが挙げられる。電源装置１０１は、エンジンを走行駆動源とする車両に搭載されてもよい。
【００１０】
電源装置１０１は、例えば、１次側高電圧系負荷６１ａが接続される第１入出力ポート６０ａと、１次側低電圧系負荷６１ｃ及び１次側低電圧系電源６２ｃが接続される第２入出力ポート６０ｃとを、１次側ポートとして有している。１次側低電圧系電源６２ｃは、１次側低電圧系電源６２ｃと同じ電圧系（例えば、１２Ｖ系）で動作する１次側低電圧系負荷６１ｃに電力を供給する。また、１次側低電圧系電源６２ｃは、１次側低電圧系電源６２ｃと異なる電圧系（例えば、１２Ｖ系よりも高い４８Ｖ系）で動作する１次側高電圧系負荷６１ａに、電源回路１０に構成される１次側変換回路２０によって昇圧された電力を供給する。１次側低電圧系電源６２ｃの具体例として、鉛バッテリ等の二次電池が挙げられる。
【００１１】
電源装置１０１は、例えば、２次側高電圧系負荷６１ｂ及び２次側高電圧系電源６２ｂが接続される第３入出力ポート６０ｂと、２次側低電圧系負荷６１ｄが接続される第４入出力ポート６０ｄとを、２次側ポートとして有している。２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと同じ電圧系（例えば、１２Ｖ系及び４８Ｖ系よりも高い２８８Ｖ系）で動作する２次側高電圧系負荷６１ｂに電力を供給する。また、２次側高電圧系電源６２ｂは、２次側高電圧系電源６２ｂと異なる電圧系（例えば、２８８Ｖ系よりも低い７２Ｖ系）で動作する２次側低電圧系負荷６１ｄに、電源回路１０に構成される２次側変換回路３０によって降圧された電力を供給する。２次側高電圧系電源６２ｂの具体例として、リチウムイオン電池等の二次電池が挙げられる。
【００１２】
電源回路１０は、上述の４つの入出力ポートを有し、それらの４つの入出力ポートのうちから任意の２つの入出力ポートが選択され、当該２つの入出力ポートの間で電力変換を行う機能を有する電力変換回路である。なお、電源回路１０を備えた電源装置１０１は、少なくとも３つ以上の複数の入出力ポートを有し、少なくとも３つ以上の複数の入出力ポートのうちどの２つの入出力ポート間でも電力を変換することが可能な装置でもよい。例えば、電源回路１０は、第４入出力ポート６０ｄが無い３つの入出力ポートを有する回路でもよい。
【００１３】
ポート電力Ｐａ，Ｐｃ，Ｐｂ，Ｐｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電力（入力電力又は出力電力）である。ポート電圧Ｖａ，Ｖｃ，Ｖｂ，Ｖｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電圧（入力電圧又は出力電圧）である。ポート電流Ｉａ，Ｉｃ，Ｉｂ，Ｉｄは、それぞれ、第１入出力ポート６０ａ，第２入出力ポート６０ｃ，第３入出力ポート６０ｂ，第４入出力ポート６０ｄにおける入出力電流（入力電流又は出力電流）である。
【００１４】
電源回路１０は、第１入出力ポート６０ａに設けられるキャパシタＣ１と、第２入出力ポート６０ｃに設けられるキャパシタＣ３と、第３入出力ポート６０ｂに設けられるキャパシタＣ２と、第４入出力ポート６０ｄに設けられるキャパシタＣ４とを備えている。キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４の具体例として、フィルムコンデンサ、アルミニウム電解コンデンサ、セラミックコンデンサ、固体高分子コンデンサなどが挙げられる。
【００１５】
キャパシタＣ１は、第１入出力ポート６０ａの高電位側の端子６１３と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ３は、第２入出力ポート６０ｃの高電位側の端子６１６と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４との間に挿入される。キャパシタＣ２は、第３入出力ポート６０ｂの高電位側の端子６１８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。キャパシタＣ４は、第４入出力ポート６０ｄの高電位側の端子６２２と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０との間に挿入される。
【００１６】
キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４は、電源回路１０の内部に設けられてもよいし、電源回路１０の外部に設けられてもよい。
【００１７】
電源回路１０は、１次側変換回路２０と、２次側変換回路３０とを含んで構成された電力変換回路である。なお、１次側変換回路２０と２次側変換回路３０とは、１次側磁気結合リアクトル２０４及び２次側磁気結合リアクトル３０４を介して接続され、且つ、変圧器４００（センタータップ式変圧器）で磁気結合されている。第１入出力ポート６０ａ及び第２入出力ポート６０ｃから構成される１次側ポートと、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄから構成される２次側ポートとは、変圧器４００を介して接続されている。
【００１８】
１次側変換回路２０は、１次側フルブリッジ回路２００と、第１入出力ポート６０ａと、第２入出力ポート６０ｃとを含んで構成された１次側回路である。１次側フルブリッジ回路２００は、変圧器４００の１次側コイル２０２と、１次側磁気結合リアクトル２０４と、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを含んで構成された１次側電力変換部である。ここで、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００１９】
１次側フルブリッジ回路２００は、第１入出力ポート６０ａの高電位側の端子６１３に接続される１次側正極母線２９８と、第１入出力ポート６０ａ及び第２入出力ポート６０ｃの低電位側の端子６１４に接続される１次側負極母線２９９とを有している。
【００２０】
１次側正極母線２９８と１次側負極母線２９９との間には、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１とを直列接続した１次側第１アーム回路２０７が取り付けられている。１次側第１アーム回路２０７は、１次側第１上アームＵ１及び１次側第１下アーム／Ｕ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第１電力変換回路部（１次側Ｕ相電力変換回路部）である。さらに、１次側正極母線２９８と１次側負極母線２９９との間には、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１とを直列接続した１次側第２アーム回路２１１が１次側第１アーム回路２０７と並列に取り付けられている。１次側第２アーム回路２１１は、１次側第２上アームＶ１及び１次側第２下アーム／Ｖ１のオンオフのスイッチング動作による電力変換動作が可能な１次側第２電力変換回路部（１次側Ｖ相電力変換回路部）である。
【００２１】
１次側第１アーム回路２０７の中点２０７ｍと１次側第２アーム回路２１１の中点２１１ｍを接続するブリッジ部分には、１次側コイル２０２と１次側磁気結合リアクトル２０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、１次側第１アーム回路２０７の中点２０７ｍには、１次側磁気結合リアクトル２０４の１次側第１リアクトル２０４ａの一方端が接続される。そして、１次側第１リアクトル２０４ａの他方端には、１次側コイル２０２の一方端が接続される。さらに、１次側コイル２０２の他方端には、１次側磁気結合リアクトル２０４の１次側第２リアクトル２０４ｂの一方端が接続される。それから、１次側第２リアクトル２０４ｂの他方端が１次側第２アーム回路２１１の中点２１１ｍに接続される。なお、１次側磁気結合リアクトル２０４は、１次側第１リアクトル２０４ａと、１次側第１リアクトル２０４ａと結合係数ｋ１で磁気結合する１次側第２リアクトル２０４ｂとを含んで構成される。
【００２２】
中点２０７ｍは、１次側第１上アームＵ１と１次側第１下アーム／Ｕ１との間の１次側第１中間ノードであり、中点２１１ｍは、１次側第２上アームＶ１と１次側第２下アーム／Ｖ１との間の１次側第２中間ノードである。
【００２３】
第１入出力ポート６０ａは、１次側正極母線２９８と１次側負極母線２９９との間に設けられるポートである。第１入出力ポート６０ａは、端子６１３と端子６１４とを含んで構成される。第２入出力ポート６０ｃは、１次側負極母線２９９と１次側コイル２０２のセンタータップ２０２ｍとの間に設けられるポートである。第２入出力ポート６０ｃは、端子６１４と端子６１６とを含んで構成される。
【００２４】
センタータップ２０２ｍは、第２入出力ポート６０ｃの高電位側の端子６１６に接続されている。センタータップ２０２ｍは、１次側コイル２０２に構成される１次側第１巻線２０２ａと１次側第２巻線２０２ｂとの中間接続点である。
【００２５】
２次側変換回路３０は、２次側フルブリッジ回路３００と、第３入出力ポート６０ｂと、第４入出力ポート６０ｄとを含んで構成された２次側回路である。２次側フルブリッジ回路３００は、変圧器４００の２次側コイル３０２と、２次側磁気結合リアクトル３０４と、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを含んで構成された２次側電力変換部である。ここで、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２は、それぞれ、例えば、Ｎチャネル型のＭＯＳＦＥＴと、当該ＭＯＳＦＥＴの寄生素子であるボディダイオードとを含んで構成されたスイッチング素子である。当該ＭＯＳＦＥＴに並列にダイオードが追加接続されてもよい。
【００２６】
２次側フルブリッジ回路３００は、第３入出力ポート６０ｂの高電位側の端子６１８に接続される２次側正極母線３９８と、第３入出力ポート６０ｂ及び第４入出力ポート６０ｄの低電位側の端子６２０に接続される２次側負極母線３９９とを有している。
【００２７】
２次側正極母線３９８と２次側負極母線３９９との間には、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２とを直列接続した２次側第１アーム回路３０７が取り付けられている。２次側第１アーム回路３０７は、２次側第１上アームＵ２及び２次側第１下アーム／Ｕ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第１電力変換回路部（２次側Ｕ相電力変換回路部）である。さらに、２次側正極母線３９８と２次側負極母線３９９との間には、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２とを直列接続した２次側第２アーム回路３１１が２次側第１アーム回路３０７と並列に取り付けられている。２次側第２アーム回路３１１は、２次側第２上アームＶ２及び２次側第２下アーム／Ｖ２のオンオフのスイッチング動作による電力変換動作が可能な２次側第２電力変換回路部（２次側Ｖ相電力変換回路部）である。
【００２８】
２次側第１アーム回路３０７の中点３０７ｍと２次側第２アーム回路３１１の中点３１１ｍを接続するブリッジ部分には、２次側コイル３０２と２次側磁気結合リアクトル３０４とが設けられている。ブリッジ部分についてより詳細に接続関係について説明すると、２次側第１アーム回路３０７の中点３０７ｍには、２次側磁気結合リアクトル３０４の２次側第１リアクトル３０４ａの一方端が接続される。そして、２次側第１リアクトル３０４ａの他方端には、２次側コイル３０２の一方端が接続される。さらに、２次側コイル３０２の他方端には、２次側磁気結合リアクトル３０４の２次側第２リアクトル３０４ｂの一方端が接続される。それから、２次側第２リアクトル３０４ｂの他方端が２次側第２アーム回路３１１の中点３１１ｍに接続される。なお、２次側磁気結合リアクトル３０４は、２次側第１リアクトル３０４ａと、２次側第１リアクトル３０４ａと結合係数ｋ２で磁気結合する２次側第２リアクトル３０４ｂとを含んで構成される。
【００２９】
中点３０７ｍは、２次側第１上アームＵ２と２次側第１下アーム／Ｕ２との間の２次側第１中間ノードであり、中点３１１ｍは、２次側第２上アームＶ２と２次側第２下アーム／Ｖ２との間の２次側第２中間ノードである。
【００３０】
第３入出力ポート６０ｂは、２次側正極母線３９８と２次側負極母線３９９との間に設けられるポートである。第３入出力ポート６０ｂは、端子６１８と端子６２０とを含んで構成される。第４入出力ポート６０ｄは、２次側負極母線３９９と２次側コイル３０２のセンタータップ３０２ｍとの間に設けられるポートである。第４入出力ポート６０ｄは、端子６２０と端子６２２とを含んで構成される。
【００３１】
センタータップ３０２ｍは、第４入出力ポート６０ｄの高電位側の端子６２２に接続されている。センタータップ３０２ｍは、２次側コイル３０２に構成される２次側第１巻線３０２ａと２次側第２巻線３０２ｂとの中間接続点である。
【００３２】
図１において、電源装置１０１は、センサ部７０を備えている。センサ部７０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙを所定の検出周期で検出し、その検出した入出力値Ｙに対応する検出値Ｙｄを制御部５０に対して出力する検出手段である。検出値Ｙｄは、入出力電圧を検出して得られた検出電圧でもよいし、入出力電流を検出して得られた検出電流でもよいし、入出力電力を検出して得られた検出電力でもよい。センサ部７０は、電源回路１０の内部に備えられても外部に備えられてもよい。
【００３３】
センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに生ずる入出力電圧を検出する電圧検出部を有している。センサ部７０は、例えば、入出力電圧Ｖａと入出力電圧Ｖｃの少なくとも一方の検出電圧を１次側電圧検出値として出力する１次側電圧検出部と、入出力電圧Ｖｂと入出力電圧Ｖｄの少なくとも一方の検出電圧を２次側電圧検出値として出力する２次側電圧検出部とを有している。
【００３４】
センサ部７０の電圧検出部は、例えば、少なくとも一つのポートの入出力電圧値をモニタする電圧センサと、該電圧センサによってモニタされた入出力電圧値に対応する検出電圧を制御部５０に対して出力する電圧検出回路とを有している。
【００３５】
センサ部７０は、例えば、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートに流れる入出力電流を検出する電流検出部を有している。センサ部７０は、例えば、入出力電流Ｉａと入出力電流Ｉｃの少なくとも一方の検出電流を１次側電流検出値として出力する１次側電流検出部と、入出力電流Ｉｂと入出力電流Ｉｄの少なくとも一方の検出電流を２次側電流検出値として出力する２次側電流検出部とを有している。
【００３６】
センサ部７０の電流検出部は、例えば、少なくとも一つのポートの入出力電流値をモニタする電流センサと、該電流センサによってモニタされた入出力電流値に対応する検出電流を制御部５０に対して出力する電流検出回路とを有している。
【００３７】
電源装置１０１は、制御部５０を備えている。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。制御部５０は、電源回路１０の内部に備えられても外部に備えられてもよい。
【００３８】
制御部５０は、第１乃至第４入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄの少なくとも一つのポートにおける入出力値Ｙの検出値Ｙｄが、該ポートに設定された目標値Ｙｏに収束するように、電源回路１０による電力変換動作をフィードバック制御する。目標値Ｙｏは、例えば、各入出力ポートに接続される負荷（例えば、１次側低電圧系負荷６１ｃ等）毎に規定される駆動条件に基づいて、制御部５０又は制御部５０以外の所定の装置によって設定される指令値である。目標値Ｙｏは、電力がポートから出力されるときには出力目標値として機能し、電力がポートに入力されるときには入力目標値として機能し、目標電圧値でもよいし、目標電流値でもよいし、目標電力値でもよい。
【００３９】
また、制御部５０は、１次側変換回路２０と２次側変換回路３０との間で変圧器４００を介して伝送される伝送電力Ｐが、設定された目標伝送電力Ｐｏに収束するように、電源回路１０による電力変換動作をフィードバック制御する。伝送電力は、電力伝送量とも呼ばれる。目標伝送電力は、指令伝送電力とも呼ばれる。
【００４０】
制御部５０は、所定の制御パラメータＸの値を変化させることによって、電源回路１０で行われる電力変換動作をフィードバック制御し、電源回路１０の第１乃至第４の各入出力ポート６０ａ，６０ｃ，６０ｂ，６０ｄにおける入出力値Ｙを調整できる。主な制御パラメータＸとして、位相差φ及びデューティ比Ｄ（オン時間δ）の２種類の制御変数が挙げられる。
【００４１】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。デューティ比Ｄ（オン時間δ）は、１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００に構成される各電力変換回路部でのスイッチング波形のデューティ比（オン時間）である。
【００４２】
これらの２つの制御パラメータＸは、互いに独立に制御されることが可能である。制御部５０は、位相差φ及びデューティ比Ｄ（オン時間δ）を用いた１次側フルブリッジ回路２００及び２次側フルブリッジ回路３００のデューティ比制御及び／又は位相制御によって、電源回路１０の各入出力ポートにおける入出力値Ｙを変化させる。
【００４３】
図２は、制御部５０のブロック図である。制御部５０は、１次側変換回路２０の１次側第１上アームＵ１等の各スイッチング素子と２次側変換回路３０の２次側第１上アームＵ２等の各スイッチング素子のスイッチング制御を行う機能を有する制御部である。制御部５０は、電力変換モード決定処理部５０２と、位相差φ決定処理部５０４と、オン時間δ決定処理部５０６と、１次側スイッチング処理部５０８と、２次側スイッチング処理部５１０とを含んで構成される。制御部５０は、例えば、ＣＰＵを内蔵するマイクロコンピュータを備えた電子回路である。
【００４４】
電力変換モード決定処理部５０２は、例えば、所定の外部信号（例えば、いずれかのポートにおける検出値Ｙｄと目標値Ｙｏとの偏差を表す信号）に基づいて、次に述べる電源回路１０の電力変換モードＡ〜Ｌの中から動作モードを選択して決定する。電力変換モードは、第１入出力ポート６０ａから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＡと、第１入出力ポート６０ａから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＢと、第１入出力ポート６０ａから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＣがある。
【００４５】
そして、第２入出力ポート６０ｃから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＤと、第２入出力ポート６０ｃから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＥと、第２入出力ポート６０ｃから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＦがある。
【００４６】
さらに、第３入出力ポート６０ｂから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＧと、第３入出力ポート６０ｂから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＨと、第３入出力ポート６０ｂから入力された電力を変換して第４入出力ポート６０ｄへ出力するモードＩがある。
【００４７】
それから、第４入出力ポート６０ｄから入力された電力を変換して第１入出力ポート６０ａへ出力するモードＪと、第４入出力ポート６０ｄから入力された電力を変換して第２入出力ポート６０ｃへ出力するモードＫと、第４入出力ポート６０ｄから入力された電力を変換して第３入出力ポート６０ｂへ出力するモードＬがある。
【００４８】
位相差φ決定処理部５０４は、電源回路１０をＤＣ−ＤＣコンバータ回路として機能させるために、１次側変換回路２０と２次側変換回路３０との間でのスイッチング素子のスイッチング周期運動の位相差φを設定する機能を有する。
【００４９】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０をそれぞれ昇降圧回路として機能させるために、１次側変換回路２０と２次側変換回路３０のスイッチング素子のオン時間δを設定する機能を有する。
【００５０】
１次側スイッチング処理部５０８は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する機能を有する。
【００５１】
２次側スイッチング処理部５１０は、電力変換モード決定処理部５０２と位相差φ決定処理部５０４とオン時間δ決定処理部５０６の出力に基づいて、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する機能を有する。
【００５２】
＜電源装置１０１の動作＞
上記電源装置１０１の動作について、図１及び図２を用いて説明する。例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合には、制御部５０の電力変換モード決定処理部５０２は、電源回路１０の電力変換モードをモードＦとして決定する。このとき、第２入出力ポート６０ｃに入力された電圧が１次側変換回路２０の昇圧機能によって昇圧され、その昇圧された電圧の電力が電源回路１０のＤＣ−ＤＣコンバータ回路としての機能によって第３入出力ポート６０ｂ側へと伝送され、さらに、２次側変換回路３０の降圧機能によって降圧されて第４入出力ポート６０ｄから出力される。
【００５３】
ここで、１次側変換回路２０の昇降圧機能について詳細に説明する。第２入出力ポート６０ｃと第１入出力ポート６０ａについて着目すると、第２入出力ポート６０ｃの端子６１６は、１次側第１巻線２０２ａと、１次側第１巻線２０２ａに直列接続される１次側第１リアクトル２０４ａを介して、１次側第１アーム回路２０７の中点２０７ｍに接続される。そして、１次側第１アーム回路２０７の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には昇降圧回路が取り付けられていることとなる。
【００５４】
さらに、第２入出力ポート６０ｃの端子６１６は、１次側第２巻線２０２ｂと、１次側第２巻線２０２ｂに直列接続される１次側第２リアクトル２０４ｂを介して、１次側第２アーム回路２１１の中点２１１ｍに接続される。そして、１次側第２アーム回路２１１の両端は、第１入出力ポート６０ａに接続されているため、第２入出力ポート６０ｃの端子６１６と第１入出力ポート６０ａとの間には、昇降圧回路が並列に取り付けられていることとなる。なお、２次側変換回路３０は、１次側変換回路２０とほぼ同様の構成を有する回路であるため、第４入出力ポート６０ｄの端子６２２と第３入出力ポート６０ｂとの間には、２つの昇降圧回路が並列に接続されていることとなる。したがって、２次側変換回路３０は、１次側変換回路２０と同様に昇降圧機能を有する。
【００５５】
次に、電源回路１０のＤＣ−ＤＣコンバータ回路としての機能について詳細に説明する。第１入出力ポート６０ａと第３入出力ポート６０ｂについて着目すると、第１入出力ポート６０ａには、１次側フルブリッジ回路２００が接続され、第３入出力ポート６０ｂは、２次側フルブリッジ回路３００が接続されている。そして、１次側フルブリッジ回路２００のブリッジ部分に設けられる１次側コイル２０２と、２次側フルブリッジ回路３００のブリッジ部分に設けられる２次側コイル３０２とが結合係数ｋＴで磁気結合することで、変圧器４００が巻き数１：Ｎのセンタータップ式変圧器として機能する。したがって、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００でのスイッチング素子のスイッチング周期運動の位相差φを調整することで、第１入出力ポート６０ａに入力された電力を変換して第３入出力ポート６０ｂに伝送させ、あるいは、第３入出力ポート６０ｂに入力された電力を変換して第１入出力ポート６０ａに伝送させることができる。
【００５６】
図３は、制御部５０の制御によって、電源回路１０に構成される各アームのオンオフのスイッチング波形のタイミングチャートを示す図である。図３において、Ｕ１は、１次側第１上アームＵ１のオンオフ波形であり、Ｖ１は、１次側第２上アームＶ１のオンオフ波形であり、Ｕ２は、２次側第１上アームＵ２のオンオフ波形であり、Ｖ２は、２次側第２上アームＶ２のオンオフ波形である。１次側第１下アーム／Ｕ１、１次側第２下アーム／Ｖ１、２次側第１下アーム／Ｕ２、２次側第２下アーム／Ｖ２のオンオフ波形は、それぞれ、１次側第１上アームＵ１、１次側第２上アームＶ１、２次側第１上アームＵ２、２次側第２上アームＶ２のオンオフ波形を反転した波形である（図示省略）。なお、上下アームの両オンオフ波形間には、上下アームの両方がオンすることで貫通電流が流れないようにデッドタイムが設けられているとよい。また、図３において、ハイレベルがオン状態を表し、ローレベルがオフ状態を表している。
【００５７】
ここで、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを変更することで、１次側変換回路２０と２次側変換回路３０の昇降圧比を変更することができる。例えば、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくすることで、１次側変換回路２０の昇降圧比と２次側変換回路３０の昇降圧比を等しくできる。
【００５８】
オン時間δ決定処理部５０６は、１次側変換回路２０と２次側変換回路３０の昇降圧比が互いに等しくなるように、Ｕ１とＶ１とＵ２とＶ２の各オン時間δを互いに等しくする（各オン時間δ＝１次側オン時間δ１１＝２次側オン時間δ１２＝時間値α）。
【００５９】
１次側変換回路２０の昇降圧比は、１次側フルブリッジ回路２００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。同様に、２次側変換回路３０の昇降圧比は、２次側フルブリッジ回路３００に構成されるスイッチング素子（アーム）のスイッチング周期Ｔに占めるオン時間δの割合であるデューティ比Ｄによって決まる。１次側変換回路２０の昇降圧比は、第１入出力ポート６０ａと第２入出力ポート６０ｃとの間の変圧比であり、２次側変換回路３０の昇降圧比は、第３入出力ポート６０ｂと第４入出力ポート６０ｄとの間の変圧比である。
【００６０】
したがって、例えば、
１次側変換回路２０の昇降圧比
＝第２入出力ポート６０ｃの電圧／第１入出力ポート６０ａの電圧
＝δ１１／Ｔ＝α／Ｔ
２次側変換回路３０の昇降圧比
＝第４入出力ポート６０ｄの電圧／第３入出力ポート６０ｂの電圧
＝δ１２／Ｔ＝α／Ｔ
と表される。つまり、１次側変換回路２０と２次側変換回路３０の昇降圧比は互いに同じ値（＝α／Ｔ）である。
【００６１】
なお、図３のオン時間δは、１次側第１上アームＵ１及び１次側第２上アームＶ１のオン時間δ１１を表すとともに、２次側第１上アームＵ２及び２次側第２上アームＶ２のオン時間δ１２を表す。また、１次側フルブリッジ回路２００に構成されるアームのスイッチング周期Ｔと２次側フルブリッジ回路３００に構成されるアームのスイッチング周期Ｔは等しい時間である。
【００６２】
また、Ｕ１とＶ１との位相差は、１８０度（π）で動作させ、Ｕ２とＶ２との位相差も１８０度（π）で動作させる。Ｕ１とＶ１との位相差は、タイミングｔ２とタイミングｔ６との間の時間差であり、Ｕ２とＶ２との位相差は、タイミングｔ１とタイミングｔ５との間の時間差である。
【００６３】
さらに、Ｕ１とＵ２の位相差φｕと、Ｖ１とＶ２の位相差φｖとの少なくとも一方を変更することで、１次側変換回路２０と２次側変換回路３０の間で伝送される伝送電力Ｐを調整することができる。位相差φｕは、タイミングｔ１とタイミングｔ２との間の時間差であり、位相差φｖは、タイミングｔ５とタイミングｔ６との間の時間差である。
【００６４】
位相差φｕ＞０又は位相差φｖ＞０であれば、１次側変換回路２０から２次側変換回路３０に伝送電力Ｐを伝送し、位相差φｕ＜０又は位相差φｖ＜０であれば、２次側変換回路３０から１次側変換回路２０に伝送電力Ｐを伝送することができる。つまり、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間において、上アームが先にオンした電力変換回路部を備えるフルブリッジ回路から、上アームが後にオンした電力変換回路部を備えるフルブリッジ回路に、伝送電力Ｐが伝送される。
【００６５】
例えば、図３の場合、２次側第１上アームＵ２のターンオンのタイミングｔ１が１次側第１上アームＵ１のターンオンのタイミングｔ２よりも先である。したがって、２次側第１上アームＵ２を有する２次側第１アーム回路３０７を備える２次側フルブリッジ回路３００から、１次側第１上アームＵ１を有する１次側第１アーム回路２０７を備える１次側フルブリッジ回路２００に、伝送電力Ｐが伝送される。同様に、２次側第２上アームＶ２のターンオンのタイミングｔ５が１次側第２上アームＶ１のターンオンのタイミングｔ６よりも先である。したがって、２次側第２上アームＶ２を有する２次側第２アーム回路３１１を備える２次側フルブリッジ回路３００から、１次側第２上アームＶ１を有する１次側第２アーム回路２１１を備える１次側フルブリッジ回路２００に、伝送電力Ｐが伝送される。
【００６６】
位相差φは、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で同じ相の電力変換回路部間でのスイッチングタイミングのずれ（タイムラグ）である。例えば、位相差φｕは、１次側第１アーム回路２０７と２次側第１アーム回路３０７との対応する相間でのスイッチングタイミングのずれであり、位相差φｖは、１次側第２アーム回路２１１と２次側第２アーム回路３１１との対応する相間でのスイッチングタイミングのずれである。
【００６７】
制御部５０は、通常、位相差φｕと位相差φｖとを互いに等しくしたまま制御するが、伝送電力Ｐに要求される精度が満たされる範囲内で、位相差φｕと位相差φｖとを互いにずらして制御してもよい。すなわち、位相差φｕと位相差φｖは、通常、互いに同じ値に制御されるが、伝送電力Ｐに要求される精度が満たされれば、互いに異なる値に制御されてもよい。
【００６８】
したがって、例えば、電源回路１０の電力変換モードをモードＦとして動作させることを要求する外部信号が入力されてきた場合に、電力変換モード決定処理部５０２はモードＦを選択することを決定する。そして、オン時間δ決定処理部５０６は、１次側変換回路２０を第２入出力ポート６０ｃに入力された電圧を昇圧して第１入出力ポート６０ａに出力する昇圧回路として機能させる場合の昇圧比を規定するオン時間δを設定する。なお、２次側変換回路３０では、オン時間δ決定処理部５０６によって設定されたオン時間δによって規定された降圧比で第３入出力ポート６０ｂに入力された電圧を降圧して第４入出力ポート６０ｄに出力する降圧回路として機能する。さらに、位相差φ決定処理部５０４は、第１入出力ポート６０ａに入力された電力を所望の電力伝送量Ｐで第３入出力ポート６０ｂに伝送するための位相差φを設定する。
【００６９】
１次側スイッチング処理部５０８は、１次側変換回路２０を昇圧回路として、かつ、１次側変換回路２０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、１次側第１上アームＵ１と、１次側第１下アーム／Ｕ１と、１次側第２上アームＶ１と、１次側第２下アーム／Ｖ１の各スイッチング素子をスイッチング制御する。
【００７０】
２次側スイッチング処理部５１０は、２次側変換回路３０を降圧回路として、かつ、２次側変換回路３０をＤＣ−ＤＣコンバータ回路の一部として機能させるように、２次側第１上アームＵ２と、２次側第１下アーム／Ｕ２と、２次側第２上アームＶ２と、２次側第２下アーム／Ｖ２の各スイッチング素子をスイッチング制御する。
【００７１】
上記のように、１次側変換回路２０および２次側変換回路３０を昇圧回路あるいは降圧回路として機能させることができ、かつ、電源回路１０を双方向ＤＣ−ＤＣコンバータ回路としても機能させることができる。したがって、電力変換モードＡ〜Ｌの全てのモードの電力変換を行うことができ、換言すれば、４つの入出力ポートのうちから選択された２つの入出力ポート間で電力変換をすることができる。
【００７２】
制御部５０により位相差φに応じて調整される伝送電力Ｐ（電力伝送量Ｐともいう）は、１次側変換回路２０と２次側変換回路３０において一方の変換回路から他方の変換回路に変圧器４００を介して送られる電力であり、
Ｐ＝（Ｎ×Ｖａ×Ｖｂ）／（π×ω×Ｌ）×Ｆ（Ｄ，φ）
・・・式１
で表される。
【００７３】
なお、Ｎは、変圧器４００の巻き数比、Ｖａは、第１入出力ポート６０ａの入出力電圧、Ｖｂは、第３入出力ポート６０ｂの入出力電圧である。πは、円周率、ω（＝２π×ｆ＝２π／Ｔ）は、１次側変換回路２０及び２次側変換回路３０のスイッチングの角周波数である。ｆは、１次側変換回路２０及び２次側変換回路３０のスイッチング周波数、Ｔは、１次側変換回路２０及び２次側変換回路３０のスイッチング周期、Ｌは、磁気結合リアクトル２０４，３０４と変圧器４００の電力伝送に関わる等価インダクタンスである。Ｆ（Ｄ，φ）は、デューティ比Ｄと位相差φを変数とする関数であり、デューティ比Ｄに依存せずに、位相差φが増加するにつれて単調増加する変数である。デューティ比Ｄ及び位相差φは、所定の上下限値に挟まれた範囲内で変化するように設計された制御パラメータである。
【００７４】
制御部５０は、１次側ポートと２次側ポートのうち少なくとも一つの所定のポートにおけるポート電圧Ｖｐが目標ポート電圧Ｖｏに収束するように、位相差φを変更することによって、伝送電力Ｐを調整する。したがって、当該所定のポートに接続される負荷の消費電流が増えても、制御部５０は、位相差φを変化させることにより伝送電力Ｐを調整することによって、ポート電圧Ｖｐが目標ポート電圧Ｖｏに対して落ち込むことを防止できる。
【００７５】
例えば、制御部５０は、１次側ポートと２次側ポートのうち伝送電力Ｐの伝送先である片方のポートにおけるポート電圧Ｖｐが目標ポート電圧Ｖｏに収束するように、位相差φを変更することによって、伝送電力Ｐを調整する。したがって、伝送電力Ｐの伝送先のポートに接続される負荷の消費電流が増えても、制御部５０は、位相差φを上昇変化させることにより伝送電力Ｐを増加方向に調整することによって、ポート電圧Ｖｐが目標ポート電圧Ｖｏに対して落ち込むことを防止できる。
【００７６】
＜電力変換効率の低下と貫通電流による破損を防止する電力変換方法＞
制御部５０は、位相差φｕ及び位相差φｖ（図３参照）を調整して、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間で伝送される伝送電力Ｐを制御する制御部の一例である。
【００７７】
位相差φｕは、１次側第１アーム回路２０７のスイッチングと２次側第１アーム回路３０７のスイッチングとの間の時間差である。例えば、位相差φｕは、１次側第１上アームＵ１のターンオンのタイミングｔ２と２次側第１上アームＵ２のターンオンのタイミングｔ１との間の差である。１次側第１アーム回路２０７のスイッチングと２次側第１アーム回路３０７のスイッチングは、制御部５０によって互いに同相で（すなわち、Ｕ相で）制御される。同様に、位相差φｖは、１次側第２アーム回路２１１のスイッチングと２次側第２アーム回路３１１のスイッチングとの間の時間差である。例えば、位相差φｖは、１次側第２上アームＶ１のターンオンのタイミングｔ６と２次側第２上アームＶ２のターンオンのタイミングｔ５との間の差である。１次側第２アーム回路２１１のスイッチングと２次側第２アーム回路３１１のスイッチングは、制御部５０によって互いに同相で（すなわち、Ｖ相で）制御される。
【００７８】
図４は、上アームＵ１と下アーム／Ｕ１がいずれもオンしないデッドタイムの一例を示すタイミングチャートである。図４のデッドタイムは、上アームＵ１と下アーム／Ｕ１がいずれもオフしている期間であり、デッドタイムｔｄ１とデッドタイムｔｄ２を有している。デッドタイムｔｄ１は、下アーム／Ｕ１がターンオフしてから上アームＵ１がターンオンするまでの期間であり、デッドタイムｔｄ２は、上アームＵ１がターンオフしてから下アーム／Ｕ１がターンオンするまでの期間である。図４は、上アームＵ１と下アーム／Ｕ１との間で生成されるデッドタイムを示しているが、他の上下アーム間で生成されるデッドタイムについては、図４と同様のため、図４の説明を援用する。
【００７９】
制御部５０は、上アームと下アームとがいずれもオンしないデッドタイムｔｄを伝送電力Ｐが所定電力値で伝送される伝送状態Ｓｔで短くして、前記上アームと前記下アームとがいずれもオンするゲート駆動状態Ｓｇを検出する。制御部５０は、ゲート駆動状態Ｓｇが検出されたとき、デッドタイムｔｄの伝送状態Ｓｔでの調整値ｔｄａを、ゲート駆動状態Ｓｇが検出されたときのデッドタイム検出値ｔｄｂよりも長いデッドタイム値ｔｄｃに設定する。
【００８０】
したがって、調整値ｔｄａがデッドタイム検出値ｔｄｂよりも長いデッドタイム値ｔｄｃに設定されることにより、フルブリッジ回路に構成される各アームの特性が各アーム間でばらついても、調整値ｔｄａを適正な値（デッドタイム値ｔｄｃ）に変更できる。よって、上下アームが同期間にオンして流れる貫通電流によって破損することを防止できる。また、各フルブリッジ回路の電力変換動作時の損失も抑えられるため、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００との間の電力変換効率の低下を防止できる。
【００８１】
図４において、制御部５０は、伝送状態Ｓｔでデッドタイムｔｄを短くする際、例えば、デッドタイムｔｄ１とデッドタイムｔｄ２の両方を徐々に短くする。制御部５０は、例えば、デッドタイムｔｄ１とデッドタイムｔｄ２とを、同時に徐々に短くしてもよいし、交互に徐々に短くしてもよい。また、制御部５０は、例えば、デッドタイムｔｄ１を固定したままデッドタイムｔｄ２を徐々に短くしてもよいし、デッドタイムｔｄ２を固定したままデッドタイムｔｄ１を徐々に短くしてもよい。
【００８２】
なお、デッドタイムｔｄは、位相差φ又はオン時間δ（図３参照）に対して十分小さいため、デッドタイムｔｄの変化に対する位相差φ及びデューティ比Ｄの変動は、無視する。
【００８３】
図５は、制御部５０の構成の一例を示す図である。制御部５０は、上アームＭ１と下アームＭ２とがいずれもオンしないデッドタイムｔｄの伝送状態Ｓｔでの調整値ｔｄａを設定する。上アームＭ１は、上アームＵ１等に相当し、上アームＭ１に中点ｍで直列に接続される下アームＭ２は、下アーム／Ｕ１等に相当する。中点ｍは、中点２０７ｍ等に相当する（図１参照）。図５において、制御部５０は、マイクロコンピュータ５１と、ゲート駆動回路５２と、保護回路５３とを有している。
【００８４】
マイクロコンピュータ５１は、伝送電力Ｐを変化させる位相差φを生成するためのパルス幅変調信号（ＰＷＭ（Pulse  Width  Modulation）信号）を出力する制御回路の一例である。ゲート駆動回路５２は、マイクロコンピュータ５１から出力されるＰＷＭ信号に従って、上アームＭ１をオンオフさせる第１のゲート駆動信号ＶＧ１と下アームＭ２をオンオフさせる第２のゲート駆動信号ＶＧ２を出力する駆動回路の一例である。
【００８５】
保護回路５３は、上アームＭ１と下アームＭ２がいずれもオンするゲート駆動状態Ｓｇが検出されたとき、上アームＭ１と下アームＭ２をオフする遮断回路の一例である。保護回路５３は、例えば、上アームＭ１のゲート電極Ｇ１と下アームＭ２のゲート電極Ｇ２を地絡させて、上アームＭ１と下アームＭ２をオフする回路を有している。
【００８６】
保護回路５３は、上アームＭ１のゲート駆動状態と下アームＭ２のゲート駆動状態を監視することで、上アームＭ１と下アームＭ２がいずれもオンするゲート駆動状態Ｓｇを検出する。保護回路５３は、例えば、ゲート駆動信号ＶＧ１と閾値電圧Ｖｔｈ１とを比較し、且つ、ゲート駆動信号ＶＧ２と閾値電圧Ｖｔｈ２とを比較して、ゲート駆動状態Ｓｇを検出する。
【００８７】
ゲート駆動信号ＶＧ１は、上アームＭ１のゲート電極Ｇ１に入力される第１のゲート駆動信号の一例である。図の場合、ゲート駆動信号ＶＧ１は、ゲート電極Ｇ１に直列に接続されたゲート抵抗Ｒ１に入力される前の信号である。ゲート駆動信号ＶＧ２は、下アームＭ２のゲート電極Ｇ２に入力される第２のゲート駆動信号の一例である。図の場合、ゲート駆動信号ＶＧ２は、ゲート電極Ｇ２に直列に接続されたゲート抵抗Ｒ２に入力される前の信号である。
【００８８】
閾値電圧Ｖｔｈ１は、上アームＭ１のゲート電極Ｇ１が反応するゲート閾値電圧と同じ電圧値に電圧生成回路５６によって生成された電圧である。閾値電圧Ｖｔｈ１は、上アームＭ１のソース基準（中点ｍ基準）の電圧である。閾値電圧Ｖｔｈ２は、下アームＭ２のゲート電極Ｇ２が反応するゲート閾値電圧と同じ電圧値に電圧生成回路５７によって生成された電圧である。閾値電圧Ｖｔｈ２は、下アームＭ２のソース基準（１次側負極母線２９９又は２次側負極母線３９９基準）の電圧である。
【００８９】
コンパレータ５４は、ゲート駆動信号ＶＧ１と閾値電圧Ｖｔｈ１とを比較し、ゲート駆動信号ＶＧ１の電圧が閾値電圧Ｖｔｈ１よりも高いとき、上アームＭ１がオンするゲート駆動状態を表すハイレベルの信号を出力する。コンパレータ５５は、ゲート駆動信号ＶＧ２と閾値電圧Ｖｔｈ２とを比較し、ゲート駆動信号ＶＧ２の電圧が閾値電圧Ｖｔｈ２よりも高いとき、下アームＭ２がオンするゲート駆動状態を表すハイレベルの信号を出力する。ＡＮＤゲート５８は、コンパレータ５４，５５の両方からハイレベルの信号を出力されることを検出した時、ゲート駆動状態Ｓｇが検出されたとして、フラグＦに１を立てる論理積回路である。フラグＦは、バッファ５９を介して、トランジスタＭ３とトランジスタＭ４の両方に供給される信号である。
【００９０】
保護回路５３は、ゲート駆動状態Ｓｇが検出されたとき、上アームＭ１のゲート電極Ｇ１とゲート抵抗Ｒ１との間に接続されたトランジスタＭ３をフラグＦによりオンすることによってゲート電極Ｇ１を中点ｍに地絡させて、上アームＭ１をオフする。同様に、保護回路５３は、ゲート駆動状態Ｓｇが検出されたとき、下アームＭ２のゲート電極Ｇ２とゲート抵抗Ｒ２との間に接続されたトランジスタＭ４をフラグＦによりオンすることによってゲート電極Ｇ２を地絡させて、下アームＭ２をオフする。
【００９１】
図６は、制御部５０によって出荷調整時に実施されるデッドタイム調整方法の一例を示すフローチャートである。図６に示すデッドタイム調整方法は、例えば、電源回路１０が製造工場から出荷される前の検査工程で実施される。
【００９２】
ステップＳ１１で、制御部５０は、デッドタイムｔｄを初期値ｔｄａに設定する。初期値ｔｄａは、予め決められた固定値である。ステップＳ１２で、制御部５０は、伝送電力Ｐが比較的小さな電力値で伝送されるように、初期値ｔｄａに設定されたデッドタイムｔｄで、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００のそれぞれの上下アームをオンオフさせる。
【００９３】
ステップＳ１３で、制御部５０は、１次側フルブリッジ回路２００の上アームと下アームに関して、ゲート駆動状態を表すフラグＦを監視しながら、伝送電力ＰがステップＳ１２で設定された電力値で伝送される伝送状態Ｓｔのまま、デッドタイムｔｄを初期値ｔｄａから逓減する。
【００９４】
制御部５０は、フラグＦが反応したことをステップＳ１４で検出すると、ステップＳ１５で、１次側フルブリッジ回路２００のデッドタイムｔｄの伝送状態Ｓｔでの出荷調整値を、フラグＦの反応時のデッドタイム検出値よりも長いデッドタイム値に設定する。制御部５０は、例えば、１次側フルブリッジ回路２００のデッドタイムｔｄの伝送状態Ｓｔでの出荷調整値を、フラグＦの反応時のデッドタイム検出値に所定の一定値を加えたデッドタイム変更値に設定する。
【００９５】
ステップＳ１６で、制御部５０は、２次側フルブリッジ回路３００の上アームと下アームに関して、ゲート駆動状態を表すフラグＦを監視しながら、伝送電力ＰがステップＳ１２で設定された電力値で伝送される伝送状態Ｓｔのまま、デッドタイムｔｄを初期値ｔｄａから逓減する。
【００９６】
制御部５０は、フラグＦが反応したことをステップＳ１７で検出すると、ステップＳ１８で、２次側フルブリッジ回路３００のデッドタイムｔｄの伝送状態Ｓｔでの出荷調整値を、フラグＦの反応時のデッドタイム検出値よりも長いデッドタイム値に設定する。制御部５０は、例えば、２次側フルブリッジ回路３００のデッドタイムｔｄの伝送状態Ｓｔでの出荷調整値を、フラグＦの反応時のデッドタイム検出値に所定の一定値を加えたデッドタイム変更値に設定する。
【００９７】
ステップＳ１９で、制御部５０は、ステップＳ１２からステップＳ１８までの一連の動作を伝送電力Ｐの各電力値について繰り返す。すなわち、制御部５０は、伝送電力Ｐを小電力値から大電力値まで順次変化させ、伝送電力Ｐが各電力値で伝送される各伝送状態での出荷調整値を設定する。そして、制御部５０は、伝送電力Ｐの各電力値に応じて設定された出荷調整値を、不揮発性メモリにデッドタイムｔｄの初期調整値として記憶する。ステップＳ１９では、制御部５０は、１次側フルブリッジ回路２００内の２組の上下アームのデッドタイムｔｄの出荷調整値（初期調整値）と、２次側フルブリッジ回路３００内の２組の上下アームのデッドタイムｔｄの出荷調整値（初期調整値）とを記憶する。以下、１次側フルブリッジ回路２００内の２組の上下アームのデッドタイムｔｄの出荷調整値（初期調整値）を、「出荷調整値ｔｄ１９ａ」といい、２次側フルブリッジ回路３００内の２組の上下アームのデッドタイムｔｄの出荷調整値（初期調整値）を、「出荷調整値ｔｄ１９ｂ」という。その後、電源回路１０は出荷され、車両に搭載される。
【００９８】
図７は、制御部５０によって起動時に実施されるデッドタイム補正方法の一例を示すフローチャートである。起動時とは、例えば、車両のエンジンを始動させるため、イグニッションスイッチがオフからオンに変化する時などである。
【００９９】
ステップＳ２１で、制御部５０は、デッドタイムｔｄを初期値ｔｄｂに設定する。初期値ｔｄｂは、予め決められた固定値である。初期値ｔｄｂは、上記の初期値ｔｄａと同じ値でも異なる値でもよい。ステップＳ２２で、制御部５０は、伝送電力Ｐが比較的小さな電力値で伝送されるように、初期値ｔｄｂに設定されたデッドタイムｔｄで、１次側フルブリッジ回路２００と２次側フルブリッジ回路３００のそれぞれの上下アームをオンオフさせる。
【０１００】
ステップＳ２３で、制御部５０は、１次側フルブリッジ回路２００の上アームと下アームに関して、ゲート駆動状態を表すフラグＦを監視しながら、伝送電力ＰがステップＳ２２で設定された電力値で伝送される伝送状態Ｓｔのまま、デッドタイムｔｄを初期値ｔｄｂから逓減する。以下、伝送電力ＰがステップＳ２２で設定された電力値で伝送される伝送状態Ｓｔを、「伝送状態Ｓｔ２３」という。
【０１０１】
制御部５０は、フラグＦが反応したことをステップＳ２４で検出すると、ステップＳ２５で、１次側フルブリッジ回路２００のデッドタイムｔｄの伝送状態Ｓｔ２３での起動時調整値を、フラグＦの反応時のデッドタイム検出値よりも長いデッドタイム値に設定する。以下、１次側フルブリッジ回路２００のデッドタイムｔｄの伝送状態Ｓｔ２３での起動時調整値を、「起動時調整値ｔｄ２５」という。制御部５０は、例えば、起動時調整値ｔｄ２５を、フラグＦの反応時のデッドタイム検出値に所定の一定値を加えたデッドタイム変更値に設定する。
【０１０２】
ステップＳ２６で、制御部５０は、２次側フルブリッジ回路３００の上アームと下アームに関して、ゲート駆動状態を表すフラグＦを監視しながら、伝送状態Ｓｔ２３のまま、デッドタイムｔｄを初期値ｔｄｂから逓減する。
【０１０３】
制御部５０は、フラグＦが反応したことをステップＳ２７で検出すると、ステップＳ２８で、２次側フルブリッジ回路３００のデッドタイムｔｄの伝送状態Ｓｔ２３での起動時調整値を、フラグＦの反応時のデッドタイム検出値よりも長いデッドタイム値に設定する。以下、２次側フルブリッジ回路３００のデッドタイムｔｄの伝送状態Ｓｔ２３での起動時調整値を、「起動時調整値ｔｄ２８」という。制御部５０は、例えば、起動時調整値ｔｄ２８を、フラグＦの反応時のデッドタイム検出値に所定の一定値を加えたデッドタイム変更値に設定する。
【０１０４】
ステップＳ２９で、制御部５０は、ステップＳ２５で設定された起動時調整値ｔｄ２５と、起動時調整値ｔｄ２５と同じ伝送状態Ｓｔ２３での出荷調整値ｔｄ１９ａ（すなわち、図６のステップＳ１９で不揮発性メモリに記憶された初期調整値）とを比較する。同様に、ステップＳ２９で、制御部５０は、ステップＳ２８で設定された起動時調整値ｔｄ２８と、起動時調整値ｔｄ２８と同じ伝送状態Ｓｔ２３での出荷調整値ｔｄ１９ｂ（すなわち、図６のステップＳ１９で不揮発性メモリに記憶された初期調整値）とを比較する。
【０１０５】
制御部５０は、起動時調整値ｔｄ２５が伝送状態Ｓｔ２３での出荷調整値ｔｄ１９ａに等しいとき、ステップＳ３０で、１次側フルブリッジ回路２００内の上下アームのデッドタイムｔｄの全伝送状態Ｓｔでの規定調整値を、それぞれ、対応する伝送状態での出荷調整値ｔｄ１９ａに設定する。以下、１次側フルブリッジ回路２００内の上下アームのデッドタイムｔｄの全伝送状態Ｓｔでの規定調整値を、「規定調整値ｔｄ３０ａ」という。同様に、制御部５０は、起動時調整値ｔｄ２８が伝送状態Ｓｔ２３での出荷調整値ｔｄ１９ｂに等しいとき、ステップＳ３０で、２次側フルブリッジ回路３００内の上下アームのデッドタイムｔｄの全伝送状態での規定調整値を、それぞれ、対応する伝送状態での出荷調整値ｔｄ１９ｂに設定する。以下、２次側フルブリッジ回路３００内の上下アームのデッドタイムｔｄの全伝送状態での規定調整値を、「規定調整値ｔｄ３０ｂ」という。
【０１０６】
すなわち、ステップＳ３０では、一つ又はいくつかの伝送状態の比較結果が等しければ、別の電力値で伝送される状態も含めた全伝送状態での規定調整値が、それぞれ、対応する伝送状態での出荷調整値と同じ値に設定される。起動時にデッドタイムｔｄの調整に許される時間は限られているので、ステップＳ３０のような処理をすることによって、起動時のデッドタイムｔｄの調整時間を短縮できる。
【０１０７】
制御部５０は、ステップＳ３０で設定された規定調整値ｔｄ３０ａを、１次側フルブリッジ回路２００の上下アームのデッドタイムｔｄに適用し、且つ、ステップＳ３０で設定された規定調整値ｔｄ３０ｂを、２次側フルブリッジ回路３００の上下アームのデッドタイムｔｄに適用して、当該上下アームのスイッチングタイミングを制御する。
【０１０８】
なお、制御部５０は、ステップＳ２９において、起動時調整値ｔｄ２５が伝送状態Ｓｔ２３での出荷調整値ｔｄ１９ａよりも短いとき、ステップＳ３０と同じ処理を実施してもよい。同様に、制御部５０は、ステップＳ２９において、起動時調整値ｔｄ２８が伝送状態Ｓｔ２３での出荷調整値ｔｄ１９ｂよりも短いとき、ステップＳ３０と同じ処理を実施してもよい。
【０１０９】
また、制御部５０は、ステップＳ３０で、規定調整値ｔｄ３０ａを、それぞれ、対応する伝送状態での出荷調整値ｔｄ１９ａよりも長い値に設定してもよい。同様に、制御部５０は、ステップＳ３０で、規定調整値ｔｄ３０ｂを、それぞれ、対応する伝送状態での出荷調整値ｔｄ１９ｂよりも長い値に設定してもよい。
【０１１０】
一方、制御部５０は、ステップＳ２９において、起動時調整値ｔｄ２５が伝送状態Ｓｔ２３での出荷調整値ｔｄ１９ａよりも長いとき、経年劣化等によりデッドタイムｔｄが延びたと判断して、ステップＳ３１の処理を実施する。同様に、制御部５０は、ステップＳ２９において、起動時調整値ｔｄ２８が伝送状態Ｓｔ２３での出荷調整値ｔｄ１９ｂよりも長いとき、経年劣化等によりデッドタイムｔｄが延びたと判断して、ステップＳ３１の処理を実施する。
【０１１１】
ステップＳ３１で、制御部５０は、規定調整値ｔｄ３０ａを、それぞれ、対応する伝送状態での出荷調整値ｔｄ１９ａよりも長いデッドタイム値に設定する。制御部５０は、例えば、規定調整値ｔｄ３０ａを、それぞれ、対応する伝送状態での出荷調整値ｔｄ１９ａに所定の一定値を加えたデッドタイム変更値に設定する。この場合、対応する伝送状態での出荷調整値ｔｄ１９ａに所定の一定値を加えたデッドタイム変更値は、起動時調整値ｔｄ２５よりも短い値に設定されることによって、規定調整値ｔｄ３０ａが必要以上に長い値に設定されることを防止できる。
【０１１２】
同様に、制御部５０は、規定調整値ｔｄ３０ｂを、それぞれ、対応する伝送状態での出荷調整値ｔｄ１９ｂよりも長いデッドタイム値に設定する。制御部５０は、例えば、規定調整値ｔｄ３０ｂを、それぞれ、対応する伝送状態での出荷調整値ｔｄ１９ｂに所定の一定値を加えたデッドタイム変更値に設定する。この場合、対応する伝送状態での出荷調整値ｔｄ１９ｂに所定の一定値を加えたデッドタイム変更値は、起動時調整値ｔｄ２８よりも短い値に設定されることによって、規定調整値ｔｄ３０ｂが必要以上に長い値に設定されることを防止できる。
【０１１３】
すなわち、ステップＳ３１では、一つ又はいくつかの伝送状態において起動時調整値が出荷調整値よりも長ければ、別の電力値で伝送される状態も含めた全伝送状態での規定調整値が、それぞれ、対応する伝送状態での出荷調整値に所定の一定値を一律に加えた値に設定される。起動時にデッドタイムｔｄの調整に許される時間は限られているので、ステップＳ３１のような処理をすることによって、起動時のデッドタイムｔｄの調整時間を短縮できる。
【０１１４】
制御部５０は、ステップＳ３１で設定された規定調整値ｔｄ３０ａを、１次側フルブリッジ回路２００の上下アームのデッドタイムｔｄに適用し、且つ、ステップＳ３１で設定された規定調整値ｔｄ３０ｂを、２次側フルブリッジ回路３００の上下アームのデッドタイムｔｄに適用して、当該上下アームのスイッチングタイミングを制御する。
【０１１５】
制御部５０は、ステップＳ３２で、規定調整値が出荷調整値よりも長いデッドタイム値に設定されたことを表す異常信号を出力する。異常信号は、乗員に知らせる警報信号でもよいし、メモリに入力されて格納される故障情報（ダイアグ情報）でもよい。異常信号が出力されることにより、修理工場などでの点検の際にデッドタイムｔｄの再調整することを促すことができる。この場合のデッドタイムｔｄの再調整は、例えば、不揮発性メモリに記憶された出荷調整値を書き換えることによって行われる。
【０１１６】
図８は、制御部５０によって通常動作時に実施されるデッドタイム補正方法の一例を示すフローチャートである。通常動作時とは、例えば、イグニッションスイッチのオンによる起動後からイグニッションスイッチがオフするまでの期間である。
【０１１７】
ステップＳ４１で、制御部５０は、伝送電力Ｐの各々の電力値に応じて設定された規定調整値ｔｄ３０ａ，ｔｄ３０ｂを用いて、上下アームのスイッチングを制御する。制御部５０は、規定調整値ｔｄ３０ａ，ｔｄ３０ｂが設定されていない電力値で伝送電力Ｐを伝送する場合、規定調整値ｔｄ３０ａ，ｔｄ３０ｂを補間して得られた値を用いて、上下アームのスイッチングを制御すればよい。制御部５０は、ステップＳ４２において、フラグＦをステップＳ４１の制御状態で監視する。
【０１１８】
制御部５０は、ステップＳ４３で、フラグＦがステップＳ４１の制御状態で反応しなければ、ステップＳ４４において、ステップＳ４１の制御状態を継続する。すなわち、制御部５０は、伝送電力Ｐの各々の電力値に応じて設定された規定調整値ｔｄ３０ａ，ｔｄ３０ｂを用いて、上下アームのスイッチングを制御することを継続する。
【０１１９】
一方、制御部５０は、ステップＳ４３で、フラグＦがステップＳ４１の制御状態で反応すると、ステップＳ４５において、規定調整値ｔｄ３０ａ，ｔｄ３０ｂよりも長い値を用いて、上下アームのスイッチングを制御することを継続する。例えば、制御部５０は、規定調整値ｔｄ３０ａ，ｔｄ３０ｂに所定の一定値を加えた値を用いて、上下アームのスイッチングを制御することを継続する。
【０１２０】
制御部５０は、フラグＦがステップＳ４１の制御状態で反応すると、経年劣化や温度変化等によりデッドタイムｔｄが延びたと判断し、上下アームを図５の保護回路５３によっていずれもオフする。制御部５０は、保護回路５３によってオフされた上下アームがオフした後のスイッチングタイミング（例えば、ターンオン又はターンオフタイミング）で、規定調整値ｔｄ３０ａ，ｔｄ３０ｂよりも長い値を用いて、上下アームのスイッチングを制御することを継続する。
【０１２１】
制御部５０は、例えば、上下アームがオフした後の次のスイッチング周期以降のスイッチングタイミングの規定調整値ｔｄ３０ａ，ｔｄ３０ｂを長くする。フラグＦが反応したスイッチング周期での電力伝送は一時的に停止するが、スイッチング周波数が数１０ｋＨｚと比較的高いため、フラグＦが反応したスイッチング周期で必要な電力はキャパシタ等によって賄うことができる。制御部５０は、次のスイッチング周期以降で、規定調整値ｔｄ３０ａ，ｔｄ３０ｂよりも長い値を用いて、上下アームのスイッチングを制御することを継続できる。
【０１２２】
制御部５０は、ステップＳ４６で、規定調整値ｔｄ３０ａ，ｔｄ３０ｂが長くされたことを表す異常信号を出力する。異常信号は、乗員に知らせる警報信号でもよいし、メモリに入力されて格納される故障情報（ダイアグ情報）でもよい。異常信号が出力されることにより、修理工場などでの点検の際にデッドタイムｔｄの再調整することを促すことができる。この場合のデッドタイムｔｄの再調整は、例えば、不揮発性メモリに記憶された出荷調整値を書き換えることによって行われる。
【０１２３】
以上、電力変換装置及び電力変換方法を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【０１２４】
例えば、上述の実施形態では、スイッチング素子の一例として、オンオフ動作する半導体素子であるＭＯＳＦＥＴを挙げた。しかしながら、スイッチング素子は、例えば、ＩＧＢＴ、ＭＯＳＦＥＴなどの絶縁ゲートによる電圧制御型パワー素子でもよいし、バイポーラトランジスタでもよい。
【０１２５】
また、第１入出力ポート６０ａに電源が接続されてもよいし、第４入出力ポート６０ｄに電源が接続されてもよい。また、第２入出力ポート６０ｃに電源が接続されなくてもよいし、第３入出力ポート６０ｂに電源が接続されなくてもよい。
【０１２６】
また、図１において、第２入出力ポート６０ｃに１次側低電圧系電源６２ｃが接続されているが、第１入出力ポート６０ａと第２入出力ポート６０ｃのいずれにも電源が接続されなくてもよい。
【０１２７】
また、本発明は、少なくとも３つ以上の複数の入出力ポートを有し、少なくとも３つ以上の複数の入出力ポートのうちどの２つの入出力ポート間でも電力を変換することが可能な電力変換装置に適用できる。例えば、本発明は、図１に例示された４つの入出力ポートのうちいずれか一つの入出力ポートが無い構成を有する電源装置に対しても適用できる。
【０１２８】
また、上述の説明において、１次側を２次側と定義し、２次側を１次側と定義してもよい。上述の説明では、伝送電力Ｐが２次側ポートから１次側ポートに伝送される場合を例示したが、伝送電力Ｐが１次側ポートから２次側ポートに伝送される場合に上述の説明を適用できる。
【０１２９】
例えば、制御部５０は、デッドタイムｔｄの調整値を温度変化に応じて補正してもよい。これにより、通常動作時のデッドタイムｔｄの補正をする回数を減らすことができる。
【符号の説明】
【０１３０】
１０  電源回路
２０  １次側変換回路
３０  ２次側変換回路
５０  制御部
５３  保護回路
６０ａ  第１入出力ポート
６０ｂ  第３入出力ポート
６０ｃ  第２入出力ポート
６０ｄ  第４入出力ポート
７０  センサ部
１０１，１０２  電源装置（電力変換装置の一例）
２００  １次側フルブリッジ回路
２０２  １次側コイル
２０４  １次側磁気結合リアクトル
２０７  １次側第１アーム回路（第１アーム回路の一例）
２１１  １次側第２アーム回路（第２アーム回路の一例）
２０７ｍ，２１１ｍ  中点
２９７  １次側第２正極母線
２９８  １次側正極母線（１次側第１正極母線）
２９９  １次側負極母線
３００  ２次側フルブリッジ回路
３０２  ２次側コイル
３０４  ２次側磁気結合リアクトル
３０７  ２次側第１アーム回路（第３アーム回路の一例）
３１１  ２次側第２アーム回路（第４アーム回路の一例）
３０７ｍ，３１１ｍ  中点
３９７  ２次側第２正極母線
３９８  ２次側正極母線（２次側第１正極母線）
３９９  ２次側負極母線
４００  変圧器
Ｕ＊，Ｖ＊  上アーム
／Ｕ＊，／Ｖ＊  下アーム
【図１】
2015139326.tif 000003
【図２】
2015139326.tif 000004
【図３】
2015139326.tif 000005
【図４】
2015139326.tif 000006
【図５】
2015139326.tif 000007
【図６】
2015139326.tif 000008
【図７】
2015139326.tif 000009
【図８】
2015139326.tif 000010