(57)【要約】      （修正有）【課題】コスト増加を伴うことなく、高パフォーマンスを追及する制御点検知パネル及びそのデザイン方法を提供する。【解決手段】制御点検知パネルの基板での電極配置構造は、Ｍ×Ｎの第一検知電極とＭ×Ｎの第二検知電極である。第一検知電極のＮに、電気的に並列に接続されるＭの信号入力／出力端子を含む第一信号入力／出力端子及び第二検知電極のＭに、電気的に直列に接続されるＮの信号入力／出力端子を含む第二信号入力／出力端子を有する。第一検知電極及び第二検知電極は同一平面上に形成する。また、Ｍ×Ｎの検知セル中にＭ×Ｎの電極並列ゾーンをそれぞれ形成する。【選択図】図１Ａ
2015122067.tif 000002
【特許請求の範囲】
【請求項１】
上にある制御物の動きに反応して制御点を検知する制御点検知パネルにおいて、
基板と、
前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、
それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、
前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、
それぞれ前記第二検知電極のＭに、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、
前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの電極並列ゾーンを形成し、前記電極並列ゾーンの各々は前記制御物の先端幅の０．５〜４．５倍の幅を有する、ことを特徴とする制御点検知パネル。
【請求項２】
同一コラム中のＭの前記第一検知電極は、それぞれ、信号線のセットに分類されたＭの信号線に接続され、その結果、前記制御点検知パネルが信号線のＮのセットを含み、ここで、同じ列の前記Ｎの第一検知電極に対応するＮの信号線は、並列に、前記第一入力／出力端子のセット中の前記Ｍの信号入力／出力端子の対応する１つに電気的に接続される、ことを特徴とする請求項１記載の制御点検知パネル。
【請求項３】
信号線の前記Ｎのセットが配線ゾーンのそれぞれのコラムを通過し、前記配線ゾーンの各々は隣接する２つの前記電極並列ゾーンの間に配置される、ことを特徴とする請求項２記載の制御点検知パネル。
【請求項４】
ダミー透明配線が形成された非配線領域を備える、ことを特徴とする請求項２記載の制御点検知パネル。
【請求項５】
前記第一検知電極及び前記第二検知電極はそれぞれ複数の副電極を有し、前記第一検知電極の副電極及び前記第二検知電極の副電極は同一平面上で、前記電極並列ゾーン中に１つおきに割り当てられる、ことを特徴とする請求項１記載の制御点検知パネル。
【請求項６】
前記電極並列ゾーンの少なくとも１つは前記制御物の先端幅より小さな幅を有し、前記第一検知電極又は前記第二検知電極の前記副電極の効果領域は特定方向に沿って減少する、ことを特徴とする請求項５記載の制御点検知パネル。
【請求項７】
上にある制御物の動きに反応して制御点を検知する制御点検知パネルにおいて、
Ｍ×Ｎの検知セルをその上に有する基板と、
前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、
それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、
前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、
それぞれ前記第二検知電極のＭに直列に、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、
前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの検知セル中にそれぞれＭ×Ｎの電極並列ゾーンを形成し、前記電極並列ゾーンの各々は、対応する前記検知セルの領域の１／３〜１／２倍となる領域を有する、ことを特徴とする制御点検知パネル。
【請求項８】
さらに、Ｍの信号線のＮのセットを有し、前記Ｍの信号線のそれぞれは同一コラム中で前記Ｍの第一検知電極に接続され、前記Ｎのセットの一つから選択され、前記同一コラム中の前記Ｎの第一検知電極の一つに対応した前記Ｎの信号線は、前記第一信号入力／出力端子のセット中の前記Ｍの信号入力／出力端子の対応する一つに、並列に、電気的に接続される、ことを特徴とする請求項７記載の制御点検知パネル。
【請求項９】
信号線の前記Ｎのセットが配線ゾーンのそれぞれのコラムを通過し、前記配線ゾーンの各々は隣接する２つの前記電極並列ゾーンの間に配置される、ことを特徴とする請求項８記載の制御点検知パネル。
【請求項１０】
ダミー透明配線が形成された非配線領域を備える、ことを特徴とする請求項８記載の制御点検知パネル。
【請求項１１】
前記第一検知電極及び前記第二検知電極はそれぞれ複数の副電極を有し、前記第一検知電極の副電極及び前記第二検知電極の副電極は同一平面上で、前記電極並列ゾーン中に１つおきに割り当てられる、ことを特徴とする請求項７記載の制御点検知パネル。
【請求項１２】
前記電極並列ゾーンの少なくとも１つは前記制御物の先端幅より小さな幅を有し、前記第一検知電極又は前記第二検知電極の前記副電極の効果領域は特定方向に沿って減少する、ことを特徴とする請求項１１記載の制御点検知パネル。
【請求項１３】
上にある制御物の動きに反応して制御点を検知する制御点検知パネルにおいて、
基板と、
前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、
それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、
前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、
それぞれ前記第二検知電極のＭに、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、
前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの電極並列ゾーンを形成し、前記電極並列ゾーンの２つの全ての隣接する間の間隙は、前記制御物の先端幅の０．５〜１．５倍となる、ことを特徴とする制御点検知パネル。
【請求項１４】
同一コラム中のＭの前記第一検知電極は、それぞれ、信号線のセットに分類されたＭの信号線に接続され、その結果、前記制御点検知パネルが信号線のＮのセットを含み、ここで同じ列の前記Ｎの第一検知電極に対応するＮの信号線は、並列に、前記第一入力／出力端子のセット中の前記Ｍの信号入力／出力端子の対応する１つに電気的に接続される、ことを特徴とする請求項１３記載の制御点検知パネル。
【請求項１５】
信号線の前記Ｎのセットが配線ゾーンのそれぞれのコラムを通過し、前記配線ゾーンの各々は隣接する２つの前記電極並列ゾーンの間に配置される、ことを特徴とする請求項１４記載の制御点検知パネル。
【請求項１６】
ダミー透明配線が形成された非配線領域を備える、ことを特徴とする請求項１４記載の制御点検知パネル。
【請求項１７】
前記第一検知電極及び前記第二検知電極はそれぞれ複数の副電極を有し、前記第一検知電極の副電極及び前記第二検知電極の副電極は同一平面上で、前記電極並列ゾーン中に１つおきに割り当てられる、ことを特徴とする請求項１３記載の制御点検知パネル。
【請求項１８】
前記電極並列ゾーンの少なくとも１つは前記制御物の先端幅より小さな幅を有し、前記第一検知電極又は前記第二検知電極の前記副電極の効果領域は特定方向に沿って減少する、ことを特徴とする請求項１７記載の制御点検知パネル。
【請求項１９】
電極配置構造を定義するためのデジタルデータ処理装置により実行可能な制御点検知パネルのデザイン方法であり、当該制御点検知パネルは、上にある制御物の動きに反応して制御点を検知するために用いられるものであり、当該デザイン方法は、
前記電極配置構造が形成される基板のサイズ、及び前記制御物の先端幅を入力し、
前記基板のサイズ、及び前記制御物の先端幅に応じて前記電極配置構造を取得し、ここで前記電極配置構造は、Ｍ×Ｎの第一検知電極；Ｍ×Ｎの第二検知電極；それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を含む第一信号入力／出力端子；それぞれ前記第二検知電極のＭに直列に、少なくとも電気的に接続されるＮの信号入力／出力端子を含む第二信号入力／出力端子を有し、
ここで、前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの検知セル中にＭ×Ｎの電極並列ゾーンをそれぞれ形成する、ことを特徴とする制御点検知パネルのデザイン方法。
【請求項２０】
前記電極並列ゾーンのそれぞれは、前記制御物の先端幅の０．５〜４．５倍の幅を有する、ことを特徴とする請求項１９記載の制御点検知パネルのデザイン方法。
【請求項２１】
前記電極並列ゾーンの２つの全ての隣接する間の間隙は、前記制御物の先端幅の０．５〜１．５倍となる、ことを特徴とする請求項１９記載の制御点検知パネルのデザイン方法。
【請求項２２】
前記電極並列ゾーンのそれぞれは、前記対応する検知セルの領域の１／３〜１／２倍となる領域を有する、ことを特徴とする請求項１９記載の制御点検知パネルのデザイン方法。
【請求項２３】
前記電極並列ゾーンの少なくとも１つは前記制御物の先端幅より小さな幅を有し、前記第一検知電極又は前記第二検知電極の副電極の効果領域は特定方向に沿って減少する、ことを特徴とする請求項１９記載の制御点検知パネルのデザイン方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、制御点検知パネルに関し、特に、２次元の制御点検出パネルに関する。本願発明はまた、制御点検知パネルのデザイン方法に関する。
【背景技術】
【０００２】
作動原理に基づくと、商業的に役立つタッチパネルは、抵抗方式タッチパネルと容量方式タッチパネルに分類される。ユーザが容量方式のタッチパネルの表面に指、若しくは制御物で触れ、又は近づけたとき、容量方式のタッチパネルの容量がそれに応じて変化する。接触位置は、容量変化の検出及び算出によって位置決めされる。従来の２次元の容量検出でのタッチパネルは、主にそれぞれ水平方向及び垂直方向に配列された検知パッドの２つのセットから構成され、当該検知パッドの２つのセットは、断熱材の交差部材で独立されて、その結果、容量が形成される。２次元の容量検出タッチパネルは、静電容量検知タッチパネルが主流であり、なぜなら、それは、市場において複数点のタッチ検知の需要を満たすためであり、同時に多数のタッチ位置を検出できるからである。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来の２次元の容量検知タッチパネルのコンデンサは、検知パッドの２つのセットの交差点において、断熱材で当該検知パッドの２つのセットを別々にすることにより形成されるため、複雑な手順が含まれ、このため比較的高コストになることが避けられない。さらに、従来の２次元の容量検知タッチパネルの検知精度を改善するために、検知パットの量を増やし、検知パットの領域を減らす必要があり、そのために、多量の検知ピンが駆動回路に要求され、また、このためのハードウェアのコストも増加する。
【０００４】
従って、本願発明の目的は、コスト増加を伴うことなく、高パフォーマンスを追及することである。
【課題を解決するための手段】
【０００５】
本願発明は、上にある制御物の動きに反応して制御点を検知する制御点検知パネルにおいて、基板と、前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、それぞれ前記第二検知電極のＭに、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの電極並列ゾーンを形成し、前記電極並列ゾーンの各々は前記制御物の先端幅の０．５〜４．５倍の幅を有する。
【０００６】
また、具体的には、前記制御点検知パネルはさらにＭの信号線のＮのセットを備え、ここで、同一コラム中のＭの前記第一検知電極は、それぞれ、信号線のセットに分類されたＭの信号線に接続され、その結果、前記制御点検知パネルが信号線のＮのセットを含み、ここで、同じ列の前記Ｎの第一検知電極に対応するＮの信号線は、並列に、前記第一入力／出力端子のセット中の前記Ｍの信号入力／出力端子の対応する１つに電気的に接続される。
【０００７】
また、具体的には、信号線の前記Ｎのセットが配線ゾーンのそれぞれのコラムを通過し、前記配線ゾーンの各々は隣接する２つの前記電極並列ゾーンの間に配置される。
【０００８】
また、具体的には、前記制御点検知パネルはさらにダミー透明配線が形成された非配線領域を備える。
【０００９】
また、具体的には、前記第一検知電極及び前記第二検知電極はそれぞれ複数の副電極を有し、前記第一検知電極の副電極及び前記第二検知電極の副電極は同一平面上で、前記電極並列ゾーン中に１つおきに割り当てられる。
【００１０】
また、具体的には、前記電極並列ゾーンの少なくとも１つは前記制御物の先端幅より小さな幅を有し、前記第一検知電極又は前記第二検知電極の前記副電極の効果領域は特定方向に沿って減少する。
【００１１】
本願発明の別の形態として、上にある制御物の動きに反応して制御点を検知する制御点検知パネルにおいて、Ｍ×Ｎの検知セルをその上に有する基板と、前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、それぞれ前記第二検知電極のＭに直列に、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの検知セル中にそれぞれＭ×Ｎの電極並列ゾーンを形成し、前記電極並列ゾーンの各々は、対応する前記検知セルの領域の１／３〜１／２倍となる領域を有する。
【００１２】
本願発明のさらに別の形態として、上にある制御物の動きに反応して制御点を検知する制御点検知パネルにおいて、基板と、前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、それぞれ前記第二検知電極のＭに、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの電極並列ゾーンを形成し、前記電極並列ゾーンの２つの全ての隣接する間の間隙は、前記制御物の先端幅の０．５〜１．５倍となる。
【００１３】
本願発明のまた更なる別の形態として、電極配置構造を定義するためのデジタルデータ処理装置により実行可能な制御点検知パネルのデザイン方法であり、当該制御点検知パネルは、上にある制御物の動きに反応して制御点を検知するために用いられるものであり、当該デザイン方法は、前記電極配置構造が形成される基板のサイズ、及び前記制御物の先端幅を入力し、前記基板のサイズ、及び前記制御物の先端幅に応じて前記電極配置構造を取得し、ここで前記電極配置構造は、Ｍ×Ｎの第一検知電極；Ｍ×Ｎの第二検知電極；それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を含む第一信号入力／出力端子；それぞれ前記第二検知電極のＭに直列に、少なくとも電気的に接続されるＮの信号入力／出力端子を含む第二信号入力／出力端子を有し、ここで、前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの検知セル中にＭ×Ｎの電極並列ゾーンをそれぞれ形成する。
【００１４】
より好ましくは、前記電極並列ゾーンのそれぞれは、前記制御物の先端幅の０．５〜４．５倍の幅を有し、前記電極並列ゾーンの２つの全ての隣接する間の間隙は、前記制御物の先端幅の０．５〜１．５倍となり、前記電極並列ゾーンのそれぞれは、前記対応する検知セルの領域の１／３〜１／２倍となる領域を有する。
【００１５】
ここで、上述の「交差」とは、表面上、第一及び第二検知電極が物理的にお互い接触されることを意味しているのではなく、原則的に、第一検知電極及び第二検知電極がお互いにそこで充分近いことを意味するものであることに留意されたい。
【図面の簡単な説明】
【００１６】
本願発明は、後述する実施形態と図面とを参照した後においては当業者が容易に実施できるようになる。
【００１７】
図１Ａは、２次元の制御点検知パネルの概略機能ブロック図である。
【００１８】
図１Ｂは、指が２次元の制御点検知パネルの信号伝送線及び信号受信線に近づくときに発生するコンデンサの組の概略回路図である。
【００１９】
図２Ａは、本願発明の実施形態に係る制御点検知パネルの検知セルを示す概略図である。
【００２０】
図２Ｂ及び図２Ｃは、本願発明の実施形態に係る制御点検知パネルのコーナーの検知セルの配置例を示す概略図である。
【００２１】
図３Ａ〜３Ｃは、本願発明の実施形態に係る制御点検知パネルにより実行される制御点検知ステップを示すフローチャートの一部である。
【００２２】
図４Ａは、本願発明の実施形態に係る制御点検知パネルの回路構造の一部を示す概略図である。
【００２３】
図４Ｂは、本願発明の実施形態に係る制御点検知パネルにより実行された制御点検知と関連する信号を示す波形図である。
【００２４】
図５Ａ〜５Ｄは、制御点検知において発生する固有値の配列の例を示す概略図である。
【００２５】
図６は、本願発明の実施形態に係る単一の制御点検知パネルを制御する複数チップの使用例を示す概略的な機能ブロック図である。
【００２６】
図７は、本願発明の実施形態に係る単一の制御点検知パネルを制御する複数チップの別の使用例を示す概略的な機能ブロック図である。
【００２７】
図８は、本願発明の実施形態に係る単一の制御点検知パネルを制御する複数チップの更なる別の使用例を示す概略的な機能ブロック図である。
【００２８】
図９は、図１Ａに示すコンパレータ回路に代えて、本願発明の別の実施形態に対応するコンパレータ回路を示す概略図である。
【００２９】
図１０は、本願発明の実施形態に係る制御点検知パネルの検知セル中の電極並列ゾーンの構造を例示する概略図である。
【００３０】
図１１は、本願発明の実施形態に係る制御点検知パネルの検知セル中の電極並列ゾーンの分布を示す概略図である。
【００３１】
図１２Ａ及び１２Ｂは、本願発明の実施形態に係る制御点検知パネルのコーナーの検知セルの更なる配置例を示す概略図である。
【発明を実施するための形態】
【００３２】
本願発明を、以下の実施形態を参照してより詳細に説明する。以下の本願発明のより好ましい実施形態の記載は、図面や説明のみの目的のためにここで提供されることに留意されたい。包括的若しくは開示された詳細な形に限定されることを意図したものではない。
【００３３】
図１Ａには２次元の制御点の検知パネルが構造的に示されており、ここで、Ｍの信号伝送線に１１〜１Ｍ、及びＮの信号受信線に２１〜２Ｎが割り当てられ、Ｍ×Ｎ電極並列ゾーンＰ１１〜Ｐｍｎが形成される。ユーザの指１７の近接又は接触、若しくは他の別の制御物の電極並列ゾーンＰ１１〜Ｐｍｎの特定の一つへの反応としては、図１Ｂに示すように、特定の電極並列ゾーンに関連付けられた一の伝送線１１及び一の受信線２１のコンデンサＣａ及びＣｂのそれぞれの組が変更する。検知パネルに生じている静電容量変化を検出することにより、制御点又は複数の制御点が位置決めされる。垂直線及び水平線は、模式的に交点で交わらないように示されているのだけれども、これらはそのような設定に限定されるものではないことに留意されたい。代わりに、それらは並列構成、例えば本実施形態中では電極が実際には同一平面上である。  この構成に関しては、後述する。
【００３４】
本実施形態に係る制御点の検知パネルの電極層構造は、模式的に図２Ａに示される。本図に示すように、Ｍ×Ｎの検知セル９００のマトリクスは、基板９０上に形成され、例えばＭ＝９、Ｎ＝１４であり、Ｍ×Ｎの電極並列ゾーン９３はそれぞれＭ×Ｎ検知セル９００内に割り当てられる。より好ましくは、各電極並列ゾーン９３の領域が対応の検知セル９００の領域の１／３〜１／２になることである。選択された検知セル９００の配置の詳細を模式的に図２Ｂ及び図２Ｃに示す。
【００３５】
図２Ｂにおいて、最下段、及び検知セル９００Ａに対応して配置される電極並列ゾーン９３Ａの検知セル９００Ａの電極配置構造を例示する。検知セル９００Ａの設定は基本的に繰り返しであるため、２の端部の検知セル９００Ａの詳細が示され、一方、図面上のドットは省略される検知セルを示している。本図に示すように、第一の検知電極９０１及び第二の検知電極９０２は、電極並列ゾーン９３Ａに１つおきに共存する。Ｍの信号線９１１〜９１Ｍは、それぞれが同一コラムのＭの第一検知電極９０１に接続され、信号セットを構成する。一方、図示されてはいないが、検知セルのＮのコラムに応じてＮの信号セットがあるべきことは理解できるものである。それぞれが、同列中のＮの第一検知電極９０１に、共通信号インプット／アウトプット末端に、接続されたＮの信号線のグループの電気接続によって、同列中の第一検知電極９０１は相互接続され得る。例えば、第一検知電極の第一列に接続された全ての信号線９１１は、共通の信号インプット／アウトプット末端１９１１に、並列に、電気的に接続され、こうして第一列の第一検知電極９０１が電気的に相互接続される。さらに、各同一コラムのＭの検知セル９００は、同一コラムの検知セル９００を介して、第二検知電極９０２で、共通の信号インプット／アウトプット末端９２１〜９２Ｎに、電気的に相互接続される。  検知セル９００Ａの繰り返しとは、検知セル９００Ａがゾーン９３Ａと似通った並列電極と電線構造とを有していることを意味し、しかしながら、検知セル９００Ａの領域、また同様に第一検知電極９０１及び第二検知電極９０２の副電極の数は、実用例とは異なるかもしれない。例えば、図２Ｂに例示するように、右側の検知セルは左側より大きく、第一検知電極９０１は、第二検知電極９０２より多くの副電極を有する。間に配置された繰返しの検知セルは、左のもの、右のもの、又はその他デザインされたもののようになる。同様に、図２Ｃは、先頭列の検知セル９００Ｂの電極配置構造、及び対応する検知セル９００Ｂに配置された電極並列ゾーン９３Ｂの実例を示す。
【００３６】
信号線及び信号インプット／アウトプット末端は、ともに基板９０上に形成される。代わりに、信号線を基板の外、例えば信号インプット／アウトプット末端が形成されたプリントされた回路基板にまで延長させることも可能である。デザインは実用例に応じて柔軟性を有している。
【００３７】
上述の制御点検知パネルで実行される制御点検知方法は、後述する。制御点検知パネルの検知セルのマトリクスは、電圧信号プロセッサ１８０、及び充電／放電信号生成器１９０（図１Ａ参照）に電気的に接続される。制御点検知方法に関して、図３Ａ〜３Ｃのフローチャートを参照して詳細に説明する。
【００３８】
ステップ１０１において、充電／放電信号生成器１９０は、それぞれＭの信号伝送線１１〜１Ｍから選択された信号伝送線の少なくとも２セットを介して入力された第一充電／放電信号、及び第二充電／放電信号を有し、そして、電圧信号プロセッサ１８０は、第一電圧信号及び第二電圧信号を受信し、  これらは、それぞれ第一期間中にＮの信号受信線から選択された信号受信線の少なくとも２セットを介して、第一充電／放電信号、及び第二充電／放電信号に対応して生成される。例えば、信号伝送線の２セットは、隣接する信号伝送線１２，１３となり、一方、信号受信線の２セットは、隣接する２つの信号受信線２２，２３となり得る。第一充電／放電信号は、０Ｖから３Ｖに上がる充電信号（図４Ｂ参照）、第二充電／放電信号は、３Ｖから０Ｖに下がる放電信号（図４Ｂ参照）となる。
それぞれ隣接する２つの信号受信線２２，２３から受信された第一電圧信号及び第二電圧信号は、図１Ａに示すコンパレータ回路１８で比較され、第一電圧差分値又は当該第一電圧差分値に等しい関数値が、第一電圧信号及び第二電圧信号の比較結果に応じて出力末端Ｖｏを介して出力される。例えば、同じ極性だが第一電圧差分値に非線形の関数値は、異なる方法や回路によって得ることができ、又は第一電圧差分値及び第二電圧差分値の関数は、充電／放電信号のレベルを調整することによって得られる。この詳細は下記後述する。
【００３９】
次に、ステップ１０２において、充電／放電信号生成器１９０は、それぞれ信号伝送線の同じセットを介して入力された第三充電／放電信号、及び第四充電／放電信号を有し、そして、電圧信号プロセッサ１８０は、第二の期間中、それぞれ信号受信線の同じセットを介して第三電圧信号及び第四電圧信号を受信する。つまり、信号伝送線の２つのセットは、隣接する信号伝送線１２，１３であり、一方、信号受信線の２つのセットは、隣接する２つの信号受信線２２，２３である。このステップにおいて、第三の充電／放電信号は３Ｖから０Ｖに下がる放電信号（図４Ｂ参照）、第四充電／放電信号は、０Ｖから３Ｖに上がる充電信号（図４Ｂ参照）となり、それぞれ隣接する２つの信号受信線２２，２３から受信される第三電圧信号及び第四電圧信号は、当該第三電圧信号及び第四電圧信号の比較結果に応じて、出力端子Ｖｏを介して、第二電圧差分値又は当該第二電圧差分値に等しい関数値を出力するために、図１Ａに示すコンパレータ回路１８で比較される。例えば、同じ極性だが第二電圧差分値に非線形の関数値は、異なる方法や回路によって得ることができ；又は第三電圧差分値及び第四電圧差分値の関数は、充電／放電信号のレベルを調整することによって得られる。この詳細は下記後述する。
【００４０】
次に、ステップ１０３において、電圧信号プロセッサ１８０は、第一電圧差分値若しくはそれに等しい関数値、及び第二電圧差分値又はそれに等しい関数値に応じて、信号線の４つのセットによって定義される電極並列ゾーンから選択された１つの固有値を生成する。例えば、隣接する信号伝送線１２，１３及び隣接する信号受信線２２，２３によって定義される選択された電極並列ゾーンの固有値が生成される。例えば、電極並列ゾーンＰ２２の固有値は、第一電圧差分値若しくはその関数値から、第二電圧差分値若しくはその関数値を差し引いて得られる差分として定義され得る。選択された電極並列ゾーンに関連した固有値は、選択された電極並列ゾーンを定義する、指や制御物が信号伝送線及び信号受信線に接触又は接近するとき生成される結合静電容量に相関する。
【００４１】
電圧信号プロセッサ１８０は、例えば、隣接する信号伝送線及び隣接する信号受信線で、複数の固有値を生成するために、信号伝送線の全ての他のセット、及び信号受信線の全ての他のセットに関して上述のステップ１０１〜１０３を繰り返して、それによって固有値の配列Ａ［ｐ，ｑ］を得ている。その後、固有値の配列Ａ［ｐ，ｑ］は、連続するステップにおいて、制御点検知パネル上の一つ又はそれ以上の位置情報を推算するために用いられ、ここで各制御点は、指や他の制御物が検知パネルに接近する位置である。全ての位置又は全ての予め決められた位置の対応する固有値を得るための全ての必要なステップがステップ１０４で実行されたと決められたとき、ステップ１０５へ進行する。
【００４２】
ステップ１０５において、検知パネル上の１若しくはそれ以上の制御点の位置情報は、固有値の配列Ａ［ｐ，ｑ］のデータパターンに応じて算定される。制御点は、指や他の制御物体が容量型のパネル上に接触又は接近した位置である。ステップ１０５は、検知パネルの制御回路チップで実行され、このチップは、電圧信号プロセッサ１８０を含む。代りに、固有値の配列Ａ［ｐ，ｑ］は、例えばノート型コンピュータや、タブレット型コンピュータのような、検知パネルが適応される情報処理システムに伝送される。この例では、ステップ１０５は、情報処理システムで実行される。上述した技術の詳細は、図４Ａ及び図４Ｂを用いて説明され、この図４Ａは回路構造、図４Ｂは信号波を模式的に示す。しかしながら、本願発明の適用は以下の例に限定されるものではない。というもの、上述の実施形態では、検知される単位は、隣接する２つの信号伝送線及び隣接する２つの信号受信線を含んでおり、４つの信号線、例えば隣接する２つの信号伝送線及び隣接する２つの信号受信線により定義された電極並列ゾーンを覆うウインドウ２００は、スキャンのため検知パネル上を、全体として、動かされる。ウインドウ２００が、信号線Ｘ０，Ｘ１，Ｙ０，Ｙ１により定義された選択された電極並列ゾーンに動かされるとき、ウインドウ２００への接近の相対位置若しくは指（又は伝導体）の接触点は、実質的に信号線Ｘ１  及びＹ０の右上交点であり、ステップ１０１及びステップ１０２を介して得られる第一電圧差分値及び第二電圧差分値はそれぞれ＋ΔＶ及び−ΔＶとなる。これに応じて、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、＋２ΔＶとなる。別の場合、ウインドウ２００への指（又は伝導体）の接近又は接触点の相対位置は、実質的に、信号線Ｘ１，Ｙ１の右下の交点２であり、ステップ１０１及びステップ１０２で得られる第一電圧差分値及び第二電圧差分値は、それぞれ−ΔＶ及び＋ΔＶとなる。これに応じて、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、−２ΔＶとなる。代わりに、仮にウインドウ２００への指（又は伝導体）の接近又は接触点の相対位置は、実質的に、信号線Ｘ０  ，Ｙ１の左下の交点３であるなら、ステップ１０１及びステップ１０２で得られる第一電圧差分値及び第二電圧差分値は、それぞれ＋ΔＶ及び−ΔＶとなる。これに応じて、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、＋２ΔＶとなる。同じように、ウインドウ２００への指（又は伝導体）の接近又は接触点の相対位置は、実質的に、信号線Ｘ０  ，Ｙ０の左上の交点４であるなら、ステップ１０１及びステップ１０２で得られる第一電圧差分値及び第二電圧差分値は、それぞれ−ΔＶ及び＋ΔＶとなる。これによって、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、−２ΔＶとなる。一方、図４Ａに示す、例えばウインドウ２００の外側の、位置５，６，７又は８で実質的に指（又は伝導体）が接近又は接触するとき、ステップ１０１〜１０３の夫々のケースで得られる固有値は、対応する位置１，２，３又は４と同じ極性だが、より小さな絶対値のものとなる。
【００４３】
さらに、図４Ａに示す位置９で、実質的に指（又は伝導体）がウインドウ２００に接近又は接触するならば、ステップ１０１で得られる第一電圧差分値及びステップ１０２で得られる第二電圧差分値は、信号伝送線上の充電／放電信号が充分に強い状況で、両方０となる。これに応じて、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、０となる。さらなる例として、図４Ａに示す位置１００で、実質的に指（又は伝導体）がウインドウ２００に接近又は接触するならば、ステップ１０１で得られる第一電圧差分値及びステップ１０２で得られる第二電圧差分値は、それぞれ−ΔＶ及び＋ΔＶとなり、ステップ１０３で得られる第一電圧差分値から第二電圧差分値を差し引いた固有値は０となる。ウインドウ２００が信号線Ｘ０，  Ｘ１，  Ｙ０，  Ｙ１で定義される電極並列ゾーンに位置し、仮に、指（又は伝導体）の接近又は接触がない、若しくは指（又は伝導体）のウインドウ２００への接近又は接触の相対位置が位置４−１，４−２，４−３ならば、ステップ１０１〜１０３で得られる固有値は０となる。このように、全ての検知パネルが２×２の信号線で定義されるウインドウ２００でスキャンされた後、固有値の配列Ａ［ｐ，ｑ］が生成され、そこでは上述したステップで得られる固有値及び対応するウインドウの特定位置が記憶される。固有値の正、負、又は０は、＋，−及び０で表せられる。
【００４４】
それから、固有値の配列Ａ［ｐ，ｑ］のデータパターンに応じて、分析が実行される。検知パネル上の１若しくは１以上の制御点の位置情報がステップ１０４において推算される。制御点は、指が検知パネルに接近又は接触する位置である。例えば、仮に検知パネルへの指の接近又は接触がないなら、予め定められた期間中、スキャンステップで得られるものとして、固有値の配列Ａ［ｐ，ｑ］中に記憶されるデータの全ては０である。一方、もし指が、例えばＸ０及びＹ０で定義される電極並列ゾーンなど、検知パネルの信号転送線及び信号受信線によって定義される共通の領域に接近又は接触しているならば、図４Ａに示される配列のように、特定位置の固有値及び８つの囲んでいる位置の８つの固有値は３×３のデータ配列を形成する。そのため、３×３のデータ配列上の操作を実行することによって、検知パネル上に指が接近又は接触する位置が特定される。例えば、操作の結果が例えば図５Ａで示すような第一パターンを満たすとき、推算される制御点は（Ｘ０，Ｙ０）、及び制御点（Ｘ０，Ｙ０）に関連するオフセットベクトルは０である。つまり、固有値の配列Ａ［ｐ，ｑ］が図５Ａに示すデータパターンを含むとき、（Ｘ０，Ｙ０）に制御点があることが分かる。もし固有値の配列Ａ［ｐ，ｑ］がゼロオフセットで、図５Ａに示すような１以上のデータパターンを有するなら、信号伝送線及び信号受信線の特定の交点で、別の制御点が存在することが分かる。
【００４５】
加えて、固有値の配列Ａ［ｐ，ｑ］の一部が、図５Ｂ〜５Ｄのいずれかのデータパターンを有しているときにも、１つの制御点が存在すると推算される。制御点は、交点でなく、第二オフセットベクトル４２、第三オフセットベクトル４３、又は第四オフセットベクトル４４で、交点（Ｘ０，Ｙ０）の近くである。例えば、図５Ｂに示すデータパターンは、制御点が交点（Ｘ０，Ｙ０）（例えば、図４Ａの位置（４−３））の下であることを示し、  図５Ｃに示すデータパターンは、制御点が交点（Ｘ０，Ｙ０）（例えば、図３の位置（４−１））の右側であることを示し、  図５Ｄに示すデータパターンは、制御点が交点（Ｘ０，Ｙ０）（例えば、図４Ａの位置（４−２））の右下であることを示している。従って、同じ配線密度であっても、本願発明の解像度は、２次元で２倍となり、全体の解像度は４倍に上昇できる。
【００４６】
図４Ｂに示す充電／放電信号の例は説明のためであり、信号の３Ｖから０Ｖへの減少、又は０Ｖから３Ｖへの上昇に限られるものではない。検知の客体は、より大きな固定電圧からより小さな固定電圧へ下がる、又は別のより小さな固定電圧から別のより大きな固定電圧に上がるどのような信号を用いることによっても達成できる。検知の信号は、回路デザインのバランス保持目的のため０Ｖ及び３Ｖで設定される。
【００４７】
位置検出が２つの隣接する信号伝送線及び２つの隣接する信号受信線で実行されるため、上述した信号伝送線１１及び信号受信線２１への操作を実行するために、図１に示される検知パネルのＸ方向及びＹ方向の各端のダミー信号線１０，２０を提供することが必要である。しかしながら、コンデンサをダミー信号線に供する必要はない。もちろん、ダミー信号線を省くことも可能であり、上述した信号伝送線１１及び信号受信線２１への操作を実行するために、事実上ダミー信号線１０，２０となる信号伝送線１２及び信号受信線２２で直接ミラーできる。
【００４８】
さらに、同じ検知パネル５０を制御する１以上の検知チップ中の、本願発明の使用例を模式的に示している機能ブロック図である図６をここで参照する。図６では、２つの検知チップが例として使われ、異なる信号伝送線及び信号受信線Ｘｃ１，Ｘｃ２のセットが異なる検知チップ５１，５２に接続され、参照として参照電圧信号を全ての検知チップに伝送するために、参照電圧伝送線５３が検知チップ５１，５２間に配置される。これにより、異なる検知チップに属する信号受信線で生成される、電圧信号の比較操作を実行するとき、一定の参照電圧が供給される。ステップ１０１，１０２で得られる電圧差分値、若しくはステップ１０３で得られる固有値は、検知チップ５１，５２によって終末過程で、マイクロプロセッサ５４に伝送され、その結果、制御点の対応する位置情報が得られる。このことにより、本願発明の目的が達成される。
【００４９】
加えて、図７を参照し、仮に検知パネル６０の隣接する信号受信線Ｙ６１，  Ｙ６２が異なるチップ６１，６２に属するならば、お互いチップ６１，６２に相互接続している信号伝送線（例えば、図７の伝送線６３）が、隣接する１以上の信号線から参照として別のチップに電圧信号を伝送するため使用され得る。これによって、上述した操作が完成され、このため本願発明の主な目的が達成され得る。別の方法では、図８に示すように、検知パネル７０の信号受信線Ｙ７１及びＹ７３間の信号受信線Ｙ７２が異なるチップ７１，７２に接続され、その結果、信号受信線Ｙ７２からの電圧信号がチップ７１，７２の両方によって参照される。これによって、上述した操作が完成され、このため本願発明の主な目的が達成され得る。
【００５０】
制御点検知パネルの検知セル９００のマトリクスは、図９に示すように、電圧信号プロセッサ１８０の別の例でも機能する。この実施形態では、第一コンデンサ８１、第二コンデンサ８２及びコンパレータ回路８８が、他の比較する方法を実行するために使用される。詳細には、ステップ１０１において、充電／放電信号生成器１９０は、それぞれＭの信号伝送線１１〜１Ｍから選択された信号伝送線の少なくとも２セットを介して入力された第一充電／放電信号、及び第二充電／放電信号を有し、そして、電圧信号プロセッサ１８０は、第一電圧信号及び第二電圧信号を受信し、これらは、それぞれ第一期間中にＮの信号受信線から選択された信号受信線の少なくとも２セットを介して、第一充電／放電信号、及び第二充電／放電信号に対応して生成される。例えば、信号伝送線の２セットは、隣接する信号伝送線１２，１３となり、一方、信号受信線の２セットは、隣接する２つの信号受信線２２，２３となり得る。第一充電／放電信号は、０Ｖから３Ｖに上がる充電信号（図４Ｂ参照）、第二充電／放電信号は、３Ｖから０Ｖに下がる放電信号（図４Ｂ参照）となる。それぞれ隣接する２つの信号受信線２２，２３から受信された第一電圧信号及び第二電圧信号に関して、コンパレータ回路８８の２つの入力端子８８１，８８２が図９に示す第一コンデンサ８１の入力電圧Ｖ８１及び第二コンデンサ８２の入力電圧Ｖ８２のレベルを制御することによってバランスされ、その結果、出力端子８８３により出力される電圧が０に維持され、  入力端子８８１，８８２がバランスされるときのＶ８１及びＶ８２のレベルの差分が、第一電圧差分値として得られる。代りに、第一コンデンサ８１及び第二コンデンサ８２の容量を変えて、同じ値の入力電圧Ｖ８１，Ｖ８２を供することにより、コンパレータ回路８８の２つの入力端子８８１，８８２のバランスをも取ることができ、その結果、出力端子８８３から出力される電圧がレベル０で保持され、入力端子８８１，８８２がバランスされるとき、第一コンデンサ８１及び第二コンデンサ８２の容量の差分は、第一電圧差分値と等しい関数値として得られる。ここで、図１に示されるコンパレータ回路１８は、ＡＤ変換器により実現される必要があるが、コンパレータ回路８８は、単に単一ビットコンパレータによって実現できる。
【００５１】
さらに、ステップ１０２において、充電／放電信号生成器１９０は、それぞれ信号伝送線の２つのセットを介して入力された第三充電／放電信号、及び第四充電／放電信号を有し、それから、電圧信号プロセッサ１８０は、それぞれ、信号受信線の２つのセットを介して、第三充電／放電信号、及び第四充電／放電信号に応じて生成された第三電圧信号及び第四電圧信号を受信する。例えば、信号伝送線の２つのセットは隣接する信号伝送線１２，１３であり、一方、信号受信線の２つのセットは隣接する２つの信号受信線２２，２３である。第三の充電／放電信号は３Ｖから０Ｖに下がる放電信号（図４Ｂ参照）、第四充電／放電信号は、０Ｖから３Ｖに上がる充電信号（図４Ｂ参照）となる。それぞれ隣接する２つの信号受信線２２，２３から受信された第三電圧信号及び第四電圧信号に関して、コンパレータ回路８８の２つの入力端子８８１，８８２が図８に示す第一コンデンサ８１の入力電圧Ｖ８１及び第二コンデンサ８２の入力電圧Ｖ８２のレベルを制御することによってバランスされ、その結果、出力端子８８３により出力される電圧が０に維持され、入力端子８８１，８８２がバランスされるときのＶ８１及びＶ８２のレベルの差分が、第二電圧差分値として得られる。代りに、第一コンデンサ８１及び第二コンデンサ８２の容量を変えて、同じ値の入力電圧Ｖ８１，Ｖ８２を供することにより、コンパレータ回路８８の２つの入力端子８８１，８８２のバランスをも取ることができ、その結果、出力端子８８３から出力される電圧がレベル０で保持され、入力端子８８１，８８２がバランスされるとき、第一コンデンサ８１及び第二コンデンサ８２の容量の差分は、第二電圧差分値と等しい関数値として得られる。
【００５２】
さらに、上記実施形態では、隣接する２つの信号線が例示された。しかしながら、本願発明の別の形態では、信号伝送線の２つのセット又はそれ以上が、それぞれ充電／放電信号を入力するためのＭの信号伝送線から選択され、それによって生成された電圧信号が、Ｎの信号受信線から選択された２つのセット又はそれ以上の信号受信線によってそれぞれ受信され得る。信号伝送線の各セットは、単一の信号伝送線又は複数の信号伝送線で構成され、信号伝送線の２つのセットは隣接することなく、その間に配置された別の信号伝送線を伴う。もちろん、信号受信線の各セットは、単一の信号受信線又は複数の信号受信線で構成され、信号受信線の２つのセットは隣接することなく、その間に配置された別の信号受信線を伴う。検知の感度及び領域は、各信号伝送線及び信号受信線のセットを形成する複数の信号伝送線又は複数の信号受信線を使うことによって増やすことができ、その結果、検知パネルに直接触れることがない制御物の近接を感知できる。さらに、本願発明の他の実施形態によると、信号伝送線の２つのセット又はこれ以上は、それぞれ充電／放電信号を入力するためのＮの信号伝送線から選択もでき、対応する生成される電圧信号は、Ｍの信号受信線から選択された２つのセット又はこれ以上の信号受信線によってそれぞれ受信され得る。これは、単純にラインの接続を変えるマルチプレクサ（図示せず）を用いることで実現される。さらに、電圧信号プロセッサ１８０は、２又はそれ以上のＡ／Ｄ変換器又は単一ビットコンパレータで構成され、２又はそれ以上のＡ／Ｄ変換器は異なるチップに配置され得る。というのも、これは、回路デザインの共通変更であり、ここで更には詳細しない。
【００５３】
再度、図２Ｂ及び図２Ｃを参照する。この実施形態で第一検知電極９０１及び第二検知電極９０２は各検知セル９００の電極並列ゾーン９３に、近くに、そして１つおきに配置され、実質的に同一平面上である。この実施形態で、電極並列ゾーン９３の第一検知電極９０１及び第二検知電極９０２は、それぞれくしのような形状、及び適当な間隙でお互いに逆に係止している複数の副電極を有する。この実施形態で、電極分布均一性を改善するために、くし形状の検知電極の副電極は、ジグザク形状となる。
【００５４】
検知セル９００の幅が指若しくは制御物の先端幅より非常に大きい、例えば２．５〜３倍もしくはそれ以上の場合、電極の均一分布は検知パネルの検知能力で不利となる。従って、電極並列ゾーンの幅が制御物の先端幅より大きいとき、検知能力を改善するための検知電極９０１及び９０２の別の構造が図１０に例示される。本図に示すように、第一検知電極９０１の副電極は、方向Ｄ１に沿って減少する効果領域を有し、一方、第二検知電極９０２の副電極は、方向Ｄ２に沿って減少する効果領域を有する。従って、指又は制御物がパネル上又はその上をＤ１又はＤ２方向に沿って動くと、結合静電容量が減少し、このため更なる差分が認識できる。
【００５５】
上述した配置に関し、２次元検知マトリクスは、追加の絶縁層を形成することなしに達成でき、信号伝送線及び信号受信線の間の等価コンデンサが必須でなくなる。実際には、それらは約１００ｆＦ−１０ｐＦのコンデンサＣ１１〜Ｃｍｎで、効果的に機能する。これは、本願発明が、１−５ｐＦでのみ効果的に機能する従来技術と比較して、大きな改善を達成したことを示す。
【００５６】
本願発明に係る検知操作は、少なくとも２線で実行されるため、本願発明の解像度は、２次元で２倍となり、同じ線密度で、全体の解像度は４倍に上昇され得る。従って、本願発明に係る制御点検知パネル中、満足できる検知効果は、電極並列ゾーンを密に割り当てることなしに達成され得る。言い換えると、図１１に示すように、電極並列ゾーン９３は検知セル９００より大幅に小さい。例えば、電極並列ゾーン９３の領域は、検知セル９００の領域の１／３〜１／２のみである。電極並列ゾーン９３の領域の減少によって、配線ゾーン９４を拡大することができる。配線ゾーン９４の十分な領域は、相対的にそれを通すための幅広の導電線を許容し、それによって望まれない高抵抗を防止できる。
【００５７】
満足できる検知能力を確実にするため、電極並列ゾーン９３の幅Ｗ２及び配線ゾーン９４の幅Ｗ３が、例えば指、手のひら、又は検知ペンのような制御物の先端幅に相関することが好ましい。当業者が知るように、異なる制御物は異なるパネルサイズに適している。  例えば、手のひら検知は小さなサイズのパネルより大きなサイズのパネルにより適しており、ペン検知は大きなサイズのパネルより小さなサイズのパネルにより適している。従って、本願発明によると、特定のパネルの最も適したコントロール物の先端幅が一旦決定されると、検知セル９００の幅Ｗ１、電極並列ゾーン９３の幅Ｗ２及び配線ゾーン９４の幅Ｗ３を含む特定のパネルの適切な配置構造が自動的に算出される。
【００５８】
本願発明の実施形態によると、電極並列ゾーン９３の幅Ｗ２は、検知パネルに接触する制御物の先端幅の０．５〜４．５倍、好ましくは１〜２倍、より好ましくは等しいものである。例えば、指の先端幅は、典型的にはおおよそ４ｍｍであり、より小さな領域の検知のための検知ペンの先端幅は典型的には約１〜２ｍｍであり、より大きな領域の検知のための手のひらの先端幅は約２０ｍｍである。  従って、各好ましい制御物を使う異なるパネルサイズにおいて、電極並列ゾーン９３の好ましい幅Ｗ２が引き出される。例えば、パネルに接触する指の先端幅が４ｍｍならば、電極並列ゾーン９３の幅Ｗ２は４〜８ｍｍ、好ましくは４ｍｍとなる。他の例として、パネルに接触する検知ペンの先端幅が１〜２ｍｍならば、電極並列ゾーン９３の幅Ｗ２は４．５〜５ｍｍである。先端幅２０ｍｍを有する典型的な手のひらの検知パネルに関しては、電極並列ゾーン９３の幅Ｗ２は２０ｍｍである。
【００５９】
電極並列ゾーン９３の幅Ｗ２の状況に関連する上記実施形態の変更又は追加である本願発明の別の実施形態であって、配線ゾーン９４の幅Ｗ３、例えば２つの隣接する電極並列ゾーン９３間の間隙は、特に、限定されるものではないが、制御物の先端幅の１／２〜４／５、好ましくは１／２〜３／２、より好ましくは制御物の先端幅に等しい若しくは近くなるように設計される。例えば、指の先端幅は典型的に約４ｍｍ、より小さな領域の検知のための検知ペンの先端幅は典型的に約１〜２ｍｍ、より大きな領域の検知のための手のひらの先端幅は典型的に約２０ｍｍである。従って、それぞれより好ましい制御物を使う異なるパネルサイズにおいて、配線ゾーン９４のより好ましい幅Ｗ３が引き出される。例えば、パネルに接触する指の先端幅が４ｍｍならば、配線ゾーン９４の幅Ｗ３は２〜５ｍｍ、好ましくは４ｍｍとなる。他の例として、パネルに接触する検知ペンの先端幅が１〜２ｍｍならば、配線ゾーン９４の幅Ｗ３は１〜１．５ｍｍである。先端幅２０ｍｍを有する典型的な手のひらの検知パネルに関しては、配線ゾーン９４の幅Ｗ３は２０〜３０ｍｍである。
【００６０】
本願発明によると、検知セル９００の幅Ｗ１は、さらに電極並列ゾーン９３の幅Ｗ２、配線ゾーン９４の幅Ｗ３及び／又は制御物の先端幅に相関することが好ましい。例えば、パネルに接触する指の先端幅が４ｍｍならば、検知セル９００の幅Ｗ１は６〜１３ｍｍ、好ましくは８ｍｍとなる。他の例として、パネルに接触する検知ペンの先端幅が１〜２ｍｍならば、検知セル９００の幅Ｗ１は６ｍｍである。先端幅２０ｍｍを有する典型的な手のひらの検知パネルに関しては、検知セル９００の幅Ｗ１は４０ｍｍである。一般的に言うと、検知セル９００の幅Ｗ１は約制御物の先端幅の１．５〜２．５倍となる。変更的に若しくは追加的に、検知セル９００の幅Ｗ１は電極並列ゾーン９３の幅Ｗ２の約１３／８〜３／２倍である。従って、電極並列ゾーン９３の領域は、検知セル９００の領域の１／３〜１／２が可能ではあるものの、６４／１６９〜４／９倍となる。
【００６１】
前述を考慮して、制御点検知パネルの電極配置構造は例えばコンピュータや他の適切なデジタルデータ処理装置により、電極配置構造が形成される基板のサイズ、及び例えば指、手のひら、検知ペン又は他の適切な制御物など適切な制御物の先端幅を入力することにより自動的にデザインされる。入力データに反応し、電極配置構造は予めの状況下でソフトウェアプログラムによって引き出される。電極配置構造はＭ×Ｎの第一検知電極、Ｍ×Ｎの第二検知電極、第一信号入力／出力端子セット、及び第二信号入力／出力端子セットを含む。第一信号入力／出力端子セットはＭの信号入力／出力端子を含み、それぞれの当該端子は少なくとも並列に第一検知電極のＮに電気的に接続される。第二信号入力／出力端子セットはＮの信号入力／出力端子を含み、それぞれの当該端子は少なくとも直列に第二検知電極のＭに電気的に接続される。  第一検知電極及び第二検知電極は同一平面上に形成され、それぞれ第一検知電極及び第二検知電極の交点に配置されたＭ×Ｎの検知セル中に、Ｍ×Ｎの電極並列ゾーンを形成する。電極配置構造での各電極並列ゾーンは、制御物の先端幅の０．５〜４．５倍の幅を有するよう予めセットされる。変更的に若しくは追加的に、電極配置構造中の隣接する２つの電極並列ゾーンの間の間隙は、制御物の先端幅の約０．５〜１．５倍となるよう予めセットされる。好ましくは、電極配置構造中の電極並列ゾーンの領域は、検知セル９００の領域の約１／３〜１／２倍となるようさらに予めセットされる。さらに、電極配置構造のデザインアルゴリズムで、仮に電極並列ゾーンの引き出された幅が制御物の先端幅より大きいなら、図１０に示す副電極の構成が適用される。つまり、第一検知電極９０１の副電極は方向Ｄ１に沿って減少する効果領域を有し、一方、第二検知電極９０２の副電極は方向Ｄ２に沿って減少する効果領域を有する。従って、指又は制御物が一旦、方向Ｄ１又はＤ２に沿ってパネル上若しくはその上を動くと、結合静電容量が変化（減少）する。このため、本願発明に係る検知パネルは、より良い解像度能力、及び改善された処理能力を有する。
【００６２】
検知電極や配線は、例えば、タッチパネルディスプレイに適用するために透明電極を用いることができる。ビジュアルの均一化のため、図１２Ａ及び１２Ｂに示すように、透明ダミー配線９９が同時に形成される。透明電極がマスクのあるマイクロリソグラフィで定義される。それにも関わらず、検知セルの幅及び配線の幅が本願発明では拡大されるため、検知電極及び配線が、コスト低減で、回路プリント処理の方法で形成され得る。もしタッチパネルが透明である必要がないなら、半透明配線がプリントされ、いかなるダミー配線もこれ以上必要とされない。結果として、原料コストを低くすることができる。
【００６３】
上述されたＭ入力／出力端子１９１１〜１９１Ｍ及びＮ入力／出力端子９２１〜９２Ｎはそれぞれ信号伝送線及び信号受信線である。代りに、Ｍ入力／出力端子１９１１〜１９１Ｍを信号受信線、一方、Ｎ入力／出力端子９２１〜９２Ｎを信号伝送線ともできる。
【００６４】
以上の説明のように、本願発明の実施形態は、検知パネルに適応される制御点を検知する方法及び装置を供する。制御点の位置情報が、信号線の数を増加させることなく、この方法と装置によって正確に検知され得る。本願発明は、最も実際的に好ましい実施形態となると考えられるものを詳述したが、本願発明は上述した実施形態に限定されるものではない。反対に、修正や似た構造を取り囲むために最も広い解釈に応じた添付の請求項の内容及び範囲以内を含む様々な修正及び似た構造をカバーするように意図されている。
【図１Ａ】
2015122067.tif 000003
【図１Ｂ】
2015122067.tif 000004
【図２Ａ】
2015122067.tif 000005
【図２Ｂ】
2015122067.tif 000006
【図２Ｃ】
2015122067.tif 000007
【図３Ａ】
2015122067.tif 000008
【図３Ｂ】
2015122067.tif 000009
【図３Ｃ】
2015122067.tif 000010
【図４Ａ】
2015122067.tif 000011
【図４Ｂ】
2015122067.tif 000012
【図５】
2015122067.tif 000013
【図６】
2015122067.tif 000014
【図７】
2015122067.tif 000015
【図８】
2015122067.tif 000016
【図９】
2015122067.tif 000017
【図１０】
2015122067.tif 000018
【図１１】
2015122067.tif 000019
【図１２Ａ】
2015122067.tif 000020
【図１２Ｂ】
2015122067.tif 000021
【手続補正書】
【提出日】平成27年2月19日(2015.2.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、制御点検知パネルに関し、特に、２次元の制御点検出パネルに関する。本願発明はまた、制御点検知パネルのデザイン方法に関する。
【背景技術】
【０００２】
作動原理に基づくと、商業的に役立つタッチパネルは、抵抗方式タッチパネルと容量方式タッチパネルに分類される。ユーザが容量方式のタッチパネルの表面に指、若しくは制御物で触れ、又は近づけたとき、容量方式のタッチパネルの容量がそれに応じて変化する。接触位置は、容量変化の検出及び算出によって位置決めされる。従来の２次元の容量検出でのタッチパネルは、主にそれぞれ水平方向及び垂直方向に配列された検知パッドの２つのセットから構成され、当該検知パッドの２つのセットは、断熱材の交差部材で独立されて、その結果、容量が形成される。２次元の容量検出タッチパネルは、静電容量検知タッチパネルが主流であり、なぜなら、それは、市場において複数点のタッチ検知の需要を満たすためであり、同時に多数のタッチ位置を検出できるからである。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来の２次元の容量検知タッチパネルのコンデンサは、検知パッドの２つのセットの交差点において、断熱材で当該検知パッドの２つのセットを別々にすることにより形成されるため、複雑な手順が含まれ、このため比較的高コストになることが避けられない。さらに、従来の２次元の容量検知タッチパネルの検知精度を改善するために、検知パットの量を増やし、検知パットの領域を減らす必要があり、そのために、多量の検知ピンが駆動回路に要求され、また、このためのハードウェアのコストも増加する。
【０００４】
従って、本願発明の目的は、コスト増加を伴うことなく、高パフォーマンスを追及することである。
【課題を解決するための手段】
【０００５】
本願発明は、上にある制御物の動きに反応して制御点を検知する制御点検知パネルにおいて、基板と、前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、それぞれ前記第二検知電極のＭに、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの電極並列ゾーンを形成し、前記電極並列ゾーンの各々は前記制御物の先端幅の０．５〜４．５倍の幅を有し、又は前記電極並列ゾーンの２つの全ての隣接する間の間隙は、前記制御物の先端幅の０．５〜１．５倍となる。
【０００６】
本願発明において、特定の先端幅を有する前記制御物と、当該特性の幅に関した電極配置構造を有する制御点検知パネルと、で制御点検知システムを構成する。
【０００７】
また、具体的には、前記制御点検知パネルはさらにＭの信号線のＮのセットを備え、ここで、同一コラム中のＭの前記第一検知電極は、それぞれ、信号線のセットに分類されたＭの信号線に接続され、その結果、前記制御点検知パネルが信号線のＮのセットを含み、ここで、同じ列の前記Ｎの第一検知電極に対応するＮの信号線は、並列に、前記第一入力／出力端子のセット中の前記Ｍの信号入力／出力端子の対応する１つに電気的に接続される。
【０００８】
また、具体的には、信号線の前記Ｎのセットが配線ゾーンのそれぞれのコラムを通過し、前記配線ゾーンの各々は隣接する２つの前記電極並列ゾーンの間に配置される。
【０００９】
また、具体的には、前記制御点検知パネルはさらにダミー透明配線が形成された非配線領域を備える。
【００１０】
また、具体的には、前記第一検知電極及び前記第二検知電極はそれぞれ複数の副電極を有し、前記第一検知電極の副電極及び前記第二検知電極の副電極は同一平面上で、前記電極並列ゾーン中に１つおきに割り当てられる。
【００１１】
また、具体的には、前記電極並列ゾーンの少なくとも１つは前記制御物の先端幅より小さな幅を有し、前記第一検知電極又は前記第二検知電極の前記副電極の効果領域は特定方向に沿って減少する。
【００１２】
本願発明の別の形態として、上にある制御物の動きに反応して制御点を検知する制御点検知パネルにおいて、Ｍ×Ｎの検知セルをその上に有する基板と、前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、それぞれ前記第二検知電極のＭに直列に、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの検知セル中にそれぞれＭ×Ｎの電極並列ゾーンを形成し、前記電極並列ゾーンの各々は、対応する前記検知セルの領域の１／３〜１／２倍となる領域を有する。
【００１３】
本願発明のまた更なる別の形態として、電極配置構造を定義するためのデジタルデータ処理装置により実行可能な制御点検知パネルのデザイン方法であり、当該制御点検知パネルは、上にある制御物の動きに反応して制御点を検知するために用いられるものであり、当該デザイン方法は、前記電極配置構造が形成される基板のサイズ、及び前記制御物の先端幅を入力し、前記基板のサイズ、及び前記制御物の先端幅に応じて前記電極配置構造を取得し、ここで前記電極配置構造は、Ｍ×Ｎの第一検知電極；Ｍ×Ｎの第二検知電極；それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を含む第一信号入力／出力端子；それぞれ前記第二検知電極のＭに直列に、少なくとも電気的に接続されるＮの信号入力／出力端子を含む第二信号入力／出力端子を有し、ここで、前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの検知セル中にＭ×Ｎの電極並列ゾーンをそれぞれ形成する。
【００１４】
より好ましくは、前記電極並列ゾーンのそれぞれは、前記制御物の先端幅の０．５〜４．５倍の幅を有し、前記電極並列ゾーンの２つの全ての隣接する間の間隙は、前記制御物の先端幅の０．５〜１．５倍となり、前記電極並列ゾーンのそれぞれは、前記対応する検知セルの領域の１／３〜１／２倍となる領域を有する。
【００１５】
ここで、上述の「交差」とは、表面上、第一及び第二検知電極が物理的にお互い接触されることを意味しているのではなく、原則的に、第一検知電極及び第二検知電極がお互いにそこで充分近いことを意味するものであることに留意されたい。
【図面の簡単な説明】
【００１６】
本願発明は、後述する実施形態と図面とを参照した後においては当業者が容易に実施できるようになる。
【００１７】
図１Ａは、２次元の制御点検知パネルの概略機能ブロック図である。
【００１８】
図１Ｂは、指が２次元の制御点検知パネルの信号伝送線及び信号受信線に近づくときに発生するコンデンサの組の概略回路図である。
【００１９】
図２Ａは、本願発明の実施形態に係る制御点検知パネルの検知セルを示す概略図である。
【００２０】
図２Ｂ及び図２Ｃは、本願発明の実施形態に係る制御点検知パネルのコーナーの検知セルの配置例を示す概略図である。
【００２１】
図３Ａ〜３Ｃは、本願発明の実施形態に係る制御点検知パネルにより実行される制御点検知ステップを示すフローチャートの一部である。
【００２２】
図４Ａは、本願発明の実施形態に係る制御点検知パネルの回路構造の一部を示す概略図である。
【００２３】
図４Ｂは、本願発明の実施形態に係る制御点検知パネルにより実行された制御点検知と関連する信号を示す波形図である。
【００２４】
図５Ａ〜５Ｄは、制御点検知において発生する固有値の配列の例を示す概略図である。
【００２５】
図６は、本願発明の実施形態に係る単一の制御点検知パネルを制御する複数チップの使用例を示す概略的な機能ブロック図である。
【００２６】
図７は、本願発明の実施形態に係る単一の制御点検知パネルを制御する複数チップの別の使用例を示す概略的な機能ブロック図である。
【００２７】
図８は、本願発明の実施形態に係る単一の制御点検知パネルを制御する複数チップの更なる別の使用例を示す概略的な機能ブロック図である。
【００２８】
図９は、図１Ａに示すコンパレータ回路に代えて、本願発明の別の実施形態に対応するコンパレータ回路を示す概略図である。
【００２９】
図１０は、本願発明の実施形態に係る制御点検知パネルの検知セル中の電極並列ゾーンの構造を例示する概略図である。
【００３０】
図１１は、本願発明の実施形態に係る制御点検知パネルの検知セル中の電極並列ゾーンの分布を示す概略図である。
【００３１】
図１２Ａ及び１２Ｂは、本願発明の実施形態に係る制御点検知パネルのコーナーの検知セルの更なる配置例を示す概略図である。
【発明を実施するための形態】
【００３２】
本願発明を、以下の実施形態を参照してより詳細に説明する。以下の本願発明のより好ましい実施形態の記載は、図面や説明のみの目的のためにここで提供されることに留意されたい。包括的若しくは開示された詳細な形に限定されることを意図したものではない。
【００３３】
図１Ａには２次元の制御点の検知パネルが構造的に示されており、ここで、Ｍの信号伝送線に１１〜１Ｍ、及びＮの信号受信線に２１〜２Ｎが割り当てられ、Ｍ×Ｎ電極並列ゾーンＰ１１〜Ｐｍｎが形成される。ユーザの指１７の近接又は接触、若しくは他の別の制御物の電極並列ゾーンＰ１１〜Ｐｍｎの特定の一つへの反応としては、図１Ｂに示すように、特定の電極並列ゾーンに関連付けられた一の伝送線１１及び一の受信線２１のコンデンサＣａ及びＣｂのそれぞれの組が変更する。検知パネルに生じている静電容量変化を検出することにより、制御点又は複数の制御点が位置決めされる。垂直線及び水平線は、模式的に交点で交わらないように示されているのだけれども、これらはそのような設定に限定されるものではないことに留意されたい。代わりに、それらは並列構成、例えば本実施形態中では電極が実際には同一平面上である。この構成に関しては、後述する。
【００３４】
本実施形態に係る制御点の検知パネルの電極層構造は、模式的に図２Ａに示される。本図に示すように、Ｍ×Ｎの検知セル９００のマトリクスは、基板９０上に形成され、例えばＭ＝９、Ｎ＝１４であり、Ｍ×Ｎの電極並列ゾーン９３はそれぞれＭ×Ｎ検知セル９００内に割り当てられる。より好ましくは、各電極並列ゾーン９３の領域が対応の検知セル９００の領域の１／３〜１／２になることである。選択された検知セル９００の配置の詳細を模式的に図２Ｂ及び図２Ｃに示す。
【００３５】
図２Ｂにおいて、最下段、及び検知セル９００Ａに対応して配置される電極並列ゾーン９３Ａの検知セル９００Ａの電極配置構造を例示する。検知セル９００Ａの設定は基本的に繰り返しであるため、２の端部の検知セル９００Ａの詳細が示され、一方、図面上のドットは省略される検知セルを示している。本図に示すように、第一の検知電極９０１及び第二の検知電極９０２は、電極並列ゾーン９３Ａに１つおきに共存する。Ｍの信号線９１１〜９１Ｍは、それぞれが同一コラムのＭの第一検知電極９０１に接続され、信号セットを構成する。一方、図示されてはいないが、検知セルのＮのコラムに応じてＮの信号セットがあるべきことは理解できるものである。それぞれが、同列中のＮの第一検知電極９０１に、共通信号インプット／アウトプット末端に、接続されたＮの信号線のグループの電気接続によって、同列中の第一検知電極９０１は相互接続され得る。例えば、第一検知電極の第一列に接続された全ての信号線９１１は、共通の信号インプット／アウトプット末端１９１１に、並列に、電気的に接続され、こうして第一列の第一検知電極９０１が電気的に相互接続される。さらに、各同一コラムのＭの検知セル９００は、同一コラムの検知セル９００を介して、第二検知電極９０２で、共通の信号インプット／アウトプット末端９２１〜９２Ｎに、電気的に相互接続される。検知セル９００Ａの繰り返しとは、検知セル９００Ａがゾーン９３Ａと似通った並列電極と電線構造とを有していることを意味し、しかしながら、検知セル９００Ａの領域、また同様に第一検知電極９０１及び第二検知電極９０２の副電極の数は、実用例とは異なるかもしれない。例えば、図２Ｂに例示するように、右側の検知セルは左側より大きく、第一検知電極９０１は、第二検知電極９０２より多くの副電極を有する。間に配置された繰返しの検知セルは、左のもの、右のもの、又はその他デザインされたもののようになる。同様に、図２Ｃは、先頭列の検知セル９００Ｂの電極配置構造、及び対応する検知セル９００Ｂに配置された電極並列ゾーン９３Ｂの実例を示す。
【００３６】
信号線及び信号インプット／アウトプット末端は、ともに基板９０上に形成される。代わりに、信号線を基板の外、例えば信号インプット／アウトプット末端が形成されたプリントされた回路基板にまで延長させることも可能である。デザインは実用例に応じて柔軟性を有している。
【００３７】
上述の制御点検知パネルで実行される制御点検知方法は、後述する。制御点検知パネルの検知セルのマトリクスは、電圧信号プロセッサ１８０、及び充電／放電信号生成器１９０（図１Ａ参照）に電気的に接続される。制御点検知方法に関して、図３Ａ〜３Ｃのフローチャートを参照して詳細に説明する。
【００３８】
ステップ１０１において、充電／放電信号生成器１９０は、それぞれＭの信号伝送線１１〜１Ｍから選択された信号伝送線の少なくとも２セットを介して入力された第一充電／放電信号、及び第二充電／放電信号を有し、そして、電圧信号プロセッサ１８０は、第一電圧信号及び第二電圧信号を受信し、これらは、それぞれ第一期間中にＮの信号受信線から選択された信号受信線の少なくとも２セットを介して、第一充電／放電信号、及び第二充電／放電信号に対応して生成される。例えば、信号伝送線の２セットは、隣接する信号伝送線１２，１３となり、一方、信号受信線の２セットは、隣接する２つの信号受信線２２，２３となり得る。第一充電／放電信号は、０Ｖから３Ｖに上がる充電信号（図４Ｂ参照）、第二充電／放電信号は、３Ｖから０Ｖに下がる放電信号（図４Ｂ参照）となる。
それぞれ隣接する２つの信号受信線２２，２３から受信された第一電圧信号及び第二電圧信号は、図１Ａに示すコンパレータ回路１８で比較され、第一電圧差分値又は当該第一電圧差分値に等しい関数値が、第一電圧信号及び第二電圧信号の比較結果に応じて出力末端Ｖｏを介して出力される。例えば、同じ極性だが第一電圧差分値に非線形の関数値は、異なる方法や回路によって得ることができ、又は第一電圧差分値及び第二電圧差分値の関数は、充電／放電信号のレベルを調整することによって得られる。この詳細は下記後述する。
【００３９】
次に、ステップ１０２において、充電／放電信号生成器１９０は、それぞれ信号伝送線の同じセットを介して入力された第三充電／放電信号、及び第四充電／放電信号を有し、そして、電圧信号プロセッサ１８０は、第二の期間中、それぞれ信号受信線の同じセットを介して第三電圧信号及び第四電圧信号を受信する。つまり、信号伝送線の２つのセットは、隣接する信号伝送線１２，１３であり、一方、信号受信線の２つのセットは、隣接する２つの信号受信線２２，２３である。このステップにおいて、第三の充電／放電信号は３Ｖから０Ｖに下がる放電信号（図４Ｂ参照）、第四充電／放電信号は、０Ｖから３Ｖに上がる充電信号（図４Ｂ参照）となり、それぞれ隣接する２つの信号受信線２２，２３から受信される第三電圧信号及び第四電圧信号は、当該第三電圧信号及び第四電圧信号の比較結果に応じて、出力端子Ｖｏを介して、第二電圧差分値又は当該第二電圧差分値に等しい関数値を出力するために、図１Ａに示すコンパレータ回路１８で比較される。例えば、同じ極性だが第二電圧差分値に非線形の関数値は、異なる方法や回路によって得ることができ；又は第三電圧差分値及び第四電圧差分値の関数は、充電／放電信号のレベルを調整することによって得られる。この詳細は下記後述する。
【００４０】
次に、ステップ１０３において、電圧信号プロセッサ１８０は、第一電圧差分値若しくはそれに等しい関数値、及び第二電圧差分値又はそれに等しい関数値に応じて、信号線の４つのセットによって定義される電極並列ゾーンから選択された１つの固有値を生成する。例えば、隣接する信号伝送線１２，１３及び隣接する信号受信線２２，２３によって定義される選択された電極並列ゾーンの固有値が生成される。例えば、電極並列ゾーンＰ２２の固有値は、第一電圧差分値若しくはその関数値から、第二電圧差分値若しくはその関数値を差し引いて得られる差分として定義され得る。選択された電極並列ゾーンに関連した固有値は、選択された電極並列ゾーンを定義する、指や制御物が信号伝送線及び信号受信線に接触又は接近するとき生成される結合静電容量に相関する。
【００４１】
電圧信号プロセッサ１８０は、例えば、隣接する信号伝送線及び隣接する信号受信線で、複数の固有値を生成するために、信号伝送線の全ての他のセット、及び信号受信線の全ての他のセットに関して上述のステップ１０１〜１０３を繰り返して、それによって固有値の配列Ａ［ｐ，ｑ］を得ている。その後、固有値の配列Ａ［ｐ，ｑ］は、連続するステップにおいて、制御点検知パネル上の一つ又はそれ以上の位置情報を推算するために用いられ、ここで各制御点は、指や他の制御物が検知パネルに接近する位置である。全ての位置又は全ての予め決められた位置の対応する固有値を得るための全ての必要なステップがステップ１０４で実行されたと決められたとき、ステップ１０５へ進行する。
【００４２】
ステップ１０５において、検知パネル上の１若しくはそれ以上の制御点の位置情報は、固有値の配列Ａ［ｐ，ｑ］のデータパターンに応じて算定される。制御点は、指や他の制御物体が容量型のパネル上に接触又は接近した位置である。ステップ１０５は、検知パネルの制御回路チップで実行され、このチップは、電圧信号プロセッサ１８０を含む。代りに、固有値の配列Ａ［ｐ，ｑ］は、例えばノート型コンピュータや、タブレット型コンピュータのような、検知パネルが適応される情報処理システムに伝送される。この例では、ステップ１０５は、情報処理システムで実行される。上述した技術の詳細は、図４Ａ及び図４Ｂを用いて説明され、この図４Ａは回路構造、図４Ｂは信号波を模式的に示す。しかしながら、本願発明の適用は以下の例に限定されるものではない。というもの、上述の実施形態では、検知される単位は、隣接する２つの信号伝送線及び隣接する２つの信号受信線を含んでおり、４つの信号線、例えば隣接する２つの信号伝送線及び隣接する２つの信号受信線により定義された電極並列ゾーンを覆うウインドウ２００は、スキャンのため検知パネル上を、全体として、動かされる。ウインドウ２００が、信号線Ｘ０，Ｘ１，Ｙ０，Ｙ１により定義された選択された電極並列ゾーンに動かされるとき、ウインドウ２００への接近の相対位置若しくは指（又は伝導体）の接触点は、実質的に信号線Ｘ１及びＹ０の右上交点であり、ステップ１０１及びステップ１０２を介して得られる第一電圧差分値及び第二電圧差分値はそれぞれ＋ΔＶ及び−ΔＶとなる。これに応じて、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、＋２ΔＶとなる。別の場合、ウインドウ２００への指（又は伝導体）の接近又は接触点の相対位置は、実質的に、信号線Ｘ１，Ｙ１の右下の交点２であり、ステップ１０１及びステップ１０２で得られる第一電圧差分値及び第二電圧差分値は、それぞれ−ΔＶ及び＋ΔＶとなる。これに応じて、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、−２ΔＶとなる。代わりに、仮にウインドウ２００への指（又は伝導体）の接近又は接触点の相対位置は、実質的に、信号線Ｘ０，Ｙ１の左下の交点３であるなら、ステップ１０１及びステップ１０２で得られる第一電圧差分値及び第二電圧差分値は、それぞれ＋ΔＶ及び−ΔＶとなる。これに応じて、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、＋２ΔＶとなる。同じように、ウインドウ２００への指（又は伝導体）の接近又は接触点の相対位置は、実質的に、信号線Ｘ０，Ｙ０の左上の交点４であるなら、ステップ１０１及びステップ１０２で得られる第一電圧差分値及び第二電圧差分値は、それぞれ−ΔＶ及び＋ΔＶとなる。これによって、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、−２ΔＶとなる。一方、図４Ａに示す、例えばウインドウ２００の外側の、位置５，６，７又は８で実質的に指（又は伝導体）が接近又は接触するとき、ステップ１０１〜１０３の夫々のケースで得られる固有値は、対応する位置１，２，３又は４と同じ極性だが、より小さな絶対値のものとなる。
【００４３】
さらに、図４Ａに示す位置９で、実質的に指（又は伝導体）がウインドウ２００に接近又は接触するならば、ステップ１０１で得られる第一電圧差分値及びステップ１０２で得られる第二電圧差分値は、信号伝送線上の充電／放電信号が充分に強い状況で、両方０となる。これに応じて、ステップ１０３で得られる、例えば第一電圧差分値から第二電圧差分値を差し引いた固有値は、０となる。さらなる例として、図４Ａに示す位置１００で、実質的に指（又は伝導体）がウインドウ２００に接近又は接触するならば、ステップ１０１で得られる第一電圧差分値及びステップ１０２で得られる第二電圧差分値は、それぞれ−ΔＶ及び＋ΔＶとなり、ステップ１０３で得られる第一電圧差分値から第二電圧差分値を差し引いた固有値は０となる。ウインドウ２００が信号線Ｘ０，Ｘ１，Ｙ０，Ｙ１で定義される電極並列ゾーンに位置し、仮に、指（又は伝導体）の接近又は接触がない、若しくは指（又は伝導体）のウインドウ２００への接近又は接触の相対位置が位置４−１，４−２，４−３ならば、ステップ１０１〜１０３で得られる固有値は０となる。このように、全ての検知パネルが２×２の信号線で定義されるウインドウ２００でスキャンされた後、固有値の配列Ａ［ｐ，ｑ］が生成され、そこでは上述したステップで得られる固有値及び対応するウインドウの特定位置が記憶される。固有値の正、負、又は０は、＋，−及び０で表せられる。
【００４４】
それから、固有値の配列Ａ［ｐ，ｑ］のデータパターンに応じて、分析が実行される。検知パネル上の１若しくは１以上の制御点の位置情報がステップ１０４において推算される。制御点は、指が検知パネルに接近又は接触する位置である。例えば、仮に検知パネルへの指の接近又は接触がないなら、予め定められた期間中、スキャンステップで得られるものとして、固有値の配列Ａ［ｐ，ｑ］中に記憶されるデータの全ては０である。一方、もし指が、例えばＸ０及びＹ０で定義される電極並列ゾーンなど、検知パネルの信号転送線及び信号受信線によって定義される共通の領域に接近又は接触しているならば、図４Ａに示される配列のように、特定位置の固有値及び８つの囲んでいる位置の８つの固有値は３×３のデータ配列を形成する。そのため、３×３のデータ配列上の操作を実行することによって、検知パネル上に指が接近又は接触する位置が特定される。例えば、操作の結果が例えば図５Ａで示すような第一パターンを満たすとき、推算される制御点は（Ｘ０，Ｙ０）、及び制御点（Ｘ０，Ｙ０）に関連するオフセットベクトルは０である。つまり、固有値の配列Ａ［ｐ，ｑ］が図５Ａに示すデータパターンを含むとき、（Ｘ０，Ｙ０）に制御点があることが分かる。もし固有値の配列Ａ［ｐ，ｑ］がゼロオフセットで、図５Ａに示すような１以上のデータパターンを有するなら、信号伝送線及び信号受信線の特定の交点で、別の制御点が存在することが分かる。
【００４５】
加えて、固有値の配列Ａ［ｐ，ｑ］の一部が、図５Ｂ〜５Ｄのいずれかのデータパターンを有しているときにも、１つの制御点が存在すると推算される。制御点は、交点でなく、第二オフセットベクトル４２、第三オフセットベクトル４３、又は第四オフセットベクトル４４で、交点（Ｘ０，Ｙ０）の近くである。例えば、図５Ｂに示すデータパターンは、制御点が交点（Ｘ０，Ｙ０）（例えば、図４Ａの位置（４−３））の下であることを示し、  図５Ｃに示すデータパターンは、制御点が交点（Ｘ０，Ｙ０）（例えば、図３の位置（４−１））の右側であることを示し、  図５Ｄに示すデータパターンは、制御点が交点（Ｘ０，Ｙ０）（例えば、図４Ａの位置（４−２））の右下であることを示している。従って、同じ配線密度であっても、本願発明の解像度は、２次元で２倍となり、全体の解像度は４倍に上昇できる。
【００４６】
図４Ｂに示す充電／放電信号の例は説明のためであり、信号の３Ｖから０Ｖへの減少、又は０Ｖから３Ｖへの上昇に限られるものではない。検知の客体は、より大きな固定電圧からより小さな固定電圧へ下がる、又は別のより小さな固定電圧から別のより大きな固定電圧に上がるどのような信号を用いることによっても達成できる。検知の信号は、回路デザインのバランス保持目的のため０Ｖ及び３Ｖで設定される。
【００４７】
位置検出が２つの隣接する信号伝送線及び２つの隣接する信号受信線で実行されるため、上述した信号伝送線１１及び信号受信線２１への操作を実行するために、図１に示される検知パネルのＸ方向及びＹ方向の各端のダミー信号線１０，２０を提供することが必要である。しかしながら、コンデンサをダミー信号線に供する必要はない。もちろん、ダミー信号線を省くことも可能であり、上述した信号伝送線１１及び信号受信線２１への操作を実行するために、事実上ダミー信号線１０，２０となる信号伝送線１２及び信号受信線２２で直接ミラーできる。
【００４８】
さらに、同じ検知パネル５０を制御する１以上の検知チップ中の、本願発明の使用例を模式的に示している機能ブロック図である図６をここで参照する。図６では、２つの検知チップが例として使われ、異なる信号伝送線及び信号受信線Ｘｃ１，Ｘｃ２のセットが異なる検知チップ５１，５２に接続され、参照として参照電圧信号を全ての検知チップに伝送するために、参照電圧伝送線５３が検知チップ５１，５２間に配置される。これにより、異なる検知チップに属する信号受信線で生成される、電圧信号の比較操作を実行するとき、一定の参照電圧が供給される。ステップ１０１，１０２で得られる電圧差分値、若しくはステップ１０３で得られる固有値は、検知チップ５１，５２によって終末過程で、マイクロプロセッサ５４に伝送され、その結果、制御点の対応する位置情報が得られる。このことにより、本願発明の目的が達成される。
【００４９】
加えて、図７を参照し、仮に検知パネル６０の隣接する信号受信線Ｙ６１，Ｙ６２が異なるチップ６１，６２に属するならば、お互いチップ６１，６２に相互接続している信号伝送線（例えば、図７の伝送線６３）が、隣接する１以上の信号線から参照として別のチップに電圧信号を伝送するため使用され得る。これによって、上述した操作が完成され、このため本願発明の主な目的が達成され得る。別の方法では、図８に示すように、検知パネル７０の信号受信線Ｙ７１及びＹ７３間の信号受信線Ｙ７２が異なるチップ７１，７２に接続され、その結果、信号受信線Ｙ７２からの電圧信号がチップ７１，７２の両方によって参照される。これによって、上述した操作が完成され、このため本願発明の主な目的が達成され得る。
【００５０】
制御点検知パネルの検知セル９００のマトリクスは、図９に示すように、電圧信号プロセッサ１８０の別の例でも機能する。この実施形態では、第一コンデンサ８１、第二コンデンサ８２及びコンパレータ回路８８が、他の比較する方法を実行するために使用される。詳細には、ステップ１０１において、充電／放電信号生成器１９０は、それぞれＭの信号伝送線１１〜１Ｍから選択された信号伝送線の少なくとも２セットを介して入力された第一充電／放電信号、及び第二充電／放電信号を有し、そして、電圧信号プロセッサ１８０は、第一電圧信号及び第二電圧信号を受信し、これらは、それぞれ第一期間中にＮの信号受信線から選択された信号受信線の少なくとも２セットを介して、第一充電／放電信号、及び第二充電／放電信号に対応して生成される。例えば、信号伝送線の２セットは、隣接する信号伝送線１２，１３となり、一方、信号受信線の２セットは、隣接する２つの信号受信線２２，２３となり得る。第一充電／放電信号は、０Ｖから３Ｖに上がる充電信号（図４Ｂ参照）、第二充電／放電信号は、３Ｖから０Ｖに下がる放電信号（図４Ｂ参照）となる。それぞれ隣接する２つの信号受信線２２，２３から受信された第一電圧信号及び第二電圧信号に関して、コンパレータ回路８８の２つの入力端子８８１，８８２が図９に示す第一コンデンサ８１の入力電圧Ｖ８１及び第二コンデンサ８２の入力電圧Ｖ８２のレベルを制御することによってバランスされ、その結果、出力端子８８３により出力される電圧が０に維持され、入力端子８８１，８８２がバランスされるときのＶ８１及びＶ８２のレベルの差分が、第一電圧差分値として得られる。代りに、第一コンデンサ８１及び第二コンデンサ８２の容量を変えて、同じ値の入力電圧Ｖ８１，Ｖ８２を供することにより、コンパレータ回路８８の２つの入力端子８８１，８８２のバランスをも取ることができ、その結果、出力端子８８３から出力される電圧がレベル０で保持され、入力端子８８１，８８２がバランスされるとき、第一コンデンサ８１及び第二コンデンサ８２の容量の差分は、第一電圧差分値と等しい関数値として得られる。ここで、図１に示されるコンパレータ回路１８は、ＡＤ変換器により実現される必要があるが、コンパレータ回路８８は、単に単一ビットコンパレータによって実現できる。
【００５１】
さらに、ステップ１０２において、充電／放電信号生成器１９０は、それぞれ信号伝送線の２つのセットを介して入力された第三充電／放電信号、及び第四充電／放電信号を有し、それから、電圧信号プロセッサ１８０は、それぞれ、信号受信線の２つのセットを介して、第三充電／放電信号、及び第四充電／放電信号に応じて生成された第三電圧信号及び第四電圧信号を受信する。例えば、信号伝送線の２つのセットは隣接する信号伝送線１２，１３であり、一方、信号受信線の２つのセットは隣接する２つの信号受信線２２，２３である。第三の充電／放電信号は３Ｖから０Ｖに下がる放電信号（図４Ｂ参照）、第四充電／放電信号は、０Ｖから３Ｖに上がる充電信号（図４Ｂ参照）となる。それぞれ隣接する２つの信号受信線２２，２３から受信された第三電圧信号及び第四電圧信号に関して、コンパレータ回路８８の２つの入力端子８８１，８８２が図８に示す第一コンデンサ８１の入力電圧Ｖ８１及び第二コンデンサ８２の入力電圧Ｖ８２のレベルを制御することによってバランスされ、その結果、出力端子８８３により出力される電圧が０に維持され、入力端子８８１，８８２がバランスされるときのＶ８１及びＶ８２のレベルの差分が、第二電圧差分値として得られる。代りに、第一コンデンサ８１及び第二コンデンサ８２の容量を変えて、同じ値の入力電圧Ｖ８１，Ｖ８２を供することにより、コンパレータ回路８８の２つの入力端子８８１，８８２のバランスをも取ることができ、その結果、出力端子８８３から出力される電圧がレベル０で保持され、入力端子８８１，８８２がバランスされるとき、第一コンデンサ８１及び第二コンデンサ８２の容量の差分は、第二電圧差分値と等しい関数値として得られる。
【００５２】
さらに、上記実施形態では、隣接する２つの信号線が例示された。しかしながら、本願発明の別の形態では、信号伝送線の２つのセット又はそれ以上が、それぞれ充電／放電信号を入力するためのＭの信号伝送線から選択され、それによって生成された電圧信号が、Ｎの信号受信線から選択された２つのセット又はそれ以上の信号受信線によってそれぞれ受信され得る。信号伝送線の各セットは、単一の信号伝送線又は複数の信号伝送線で構成され、信号伝送線の２つのセットは隣接することなく、その間に配置された別の信号伝送線を伴う。もちろん、信号受信線の各セットは、単一の信号受信線又は複数の信号受信線で構成され、信号受信線の２つのセットは隣接することなく、その間に配置された別の信号受信線を伴う。検知の感度及び領域は、各信号伝送線及び信号受信線のセットを形成する複数の信号伝送線又は複数の信号受信線を使うことによって増やすことができ、その結果、検知パネルに直接触れることがない制御物の近接を感知できる。さらに、本願発明の他の実施形態によると、信号伝送線の２つのセット又はこれ以上は、それぞれ充電／放電信号を入力するためのＮの信号伝送線から選択もでき、対応する生成される電圧信号は、Ｍの信号受信線から選択された２つのセット又はこれ以上の信号受信線によってそれぞれ受信され得る。これは、単純にラインの接続を変えるマルチプレクサ（図示せず）を用いることで実現される。さらに、電圧信号プロセッサ１８０は、２又はそれ以上のＡ／Ｄ変換器又は単一ビットコンパレータで構成され、２又はそれ以上のＡ／Ｄ変換器は異なるチップに配置され得る。というのも、これは、回路デザインの共通変更であり、ここで更には詳細しない。
【００５３】
再度、図２Ｂ及び図２Ｃを参照する。この実施形態で第一検知電極９０１及び第二検知電極９０２は各検知セル９００の電極並列ゾーン９３に、近くに、そして１つおきに配置され、実質的に同一平面上である。この実施形態で、電極並列ゾーン９３の第一検知電極９０１及び第二検知電極９０２は、それぞれくしのような形状、及び適当な間隙でお互いに逆に係止している複数の副電極を有する。この実施形態で、電極分布均一性を改善するために、くし形状の検知電極の副電極は、ジグザク形状となる。
【００５４】
検知セル９００の幅が指若しくは制御物の先端幅より非常に大きい、例えば２．５〜３倍もしくはそれ以上の場合、電極の均一分布は検知パネルの検知能力で不利となる。従って、電極並列ゾーンの幅が制御物の先端幅より大きいとき、検知能力を改善するための検知電極９０１及び９０２の別の構造が図１０に例示される。本図に示すように、第一検知電極９０１の副電極は、方向Ｄ１に沿って減少する効果領域を有し、一方、第二検知電極９０２の副電極は、方向Ｄ２に沿って減少する効果領域を有する。従って、指又は制御物がパネル上又はその上をＤ１又はＤ２方向に沿って動くと、結合静電容量が減少し、このため更なる差分が認識できる。
【００５５】
上述した配置に関し、２次元検知マトリクスは、追加の絶縁層を形成することなしに達成でき、信号伝送線及び信号受信線の間の等価コンデンサが必須でなくなる。実際には、それらは約１００ｆＦ−１０ｐＦのコンデンサＣ１１〜Ｃｍｎで、効果的に機能する。これは、本願発明が、１−５ｐＦでのみ効果的に機能する従来技術と比較して、大きな改善を達成したことを示す。
【００５６】
本願発明に係る検知操作は、少なくとも２線で実行されるため、本願発明の解像度は、２次元で２倍となり、同じ線密度で、全体の解像度は４倍に上昇され得る。従って、本願発明に係る制御点検知パネル中、満足できる検知効果は、電極並列ゾーンを密に割り当てることなしに達成され得る。言い換えると、図１１に示すように、電極並列ゾーン９３は検知セル９００より大幅に小さい。例えば、電極並列ゾーン９３の領域は、検知セル９００の領域の１／３〜１／２のみである。電極並列ゾーン９３の領域の減少によって、配線ゾーン９４を拡大することができる。配線ゾーン９４の十分な領域は、相対的にそれを通すための幅広の導電線を許容し、それによって望まれない高抵抗を防止できる。
【００５７】
満足できる検知能力を確実にするため、電極並列ゾーン９３の幅Ｗ２及び配線ゾーン９４の幅Ｗ３が、例えば指、手のひら、又は検知ペンのような制御物の先端幅に相関することが好ましい。当業者が知るように、異なる制御物は異なるパネルサイズに適している。例えば、手のひら検知は小さなサイズのパネルより大きなサイズのパネルにより適しており、ペン検知は大きなサイズのパネルより小さなサイズのパネルにより適している。従って、本願発明によると、特定のパネルの最も適したコントロール物の先端幅が一旦決定されると、検知セル９００の幅Ｗ１、電極並列ゾーン９３の幅Ｗ２及び配線ゾーン９４の幅Ｗ３を含む特定のパネルの適切な配置構造が自動的に算出される。
【００５８】
本願発明の実施形態によると、電極並列ゾーン９３の幅Ｗ２は、検知パネルに接触する制御物の先端幅の０．５〜４．５倍、好ましくは１〜２倍、より好ましくは等しいものである。例えば、指の先端幅は、典型的にはおおよそ４ｍｍであり、より小さな領域の検知のための検知ペンの先端幅は典型的には約１〜２ｍｍであり、より大きな領域の検知のための手のひらの先端幅は約２０ｍｍである。従って、各好ましい制御物を使う異なるパネルサイズにおいて、電極並列ゾーン９３の好ましい幅Ｗ２が引き出される。例えば、パネルに接触する指の先端幅が４ｍｍならば、電極並列ゾーン９３の幅Ｗ２は４〜８ｍｍ、好ましくは４ｍｍとなる。他の例として、パネルに接触する検知ペンの先端幅が１〜２ｍｍならば、電極並列ゾーン９３の幅Ｗ２は４．５〜５ｍｍである。先端幅２０ｍｍを有する典型的な手のひらの検知パネルに関しては、電極並列ゾーン９３の幅Ｗ２は２０ｍｍである。
【００５９】
電極並列ゾーン９３の幅Ｗ２の状況に関連する上記実施形態の変更又は追加である本願発明の別の実施形態であって、配線ゾーン９４の幅Ｗ３、例えば２つの隣接する電極並列ゾーン９３間の間隙は、特に、限定されるものではないが、制御物の先端幅の１／２〜４／５、好ましくは１／２〜３／２、より好ましくは制御物の先端幅に等しい若しくは近くなるように設計される。例えば、指の先端幅は典型的に約４ｍｍ、より小さな領域の検知のための検知ペンの先端幅は典型的に約１〜２ｍｍ、より大きな領域の検知のための手のひらの先端幅は典型的に約２０ｍｍである。従って、それぞれより好ましい制御物を使う異なるパネルサイズにおいて、配線ゾーン９４のより好ましい幅Ｗ３が引き出される。例えば、パネルに接触する指の先端幅が４ｍｍならば、配線ゾーン９４の幅Ｗ３は２〜５ｍｍ、好ましくは４ｍｍとなる。他の例として、パネルに接触する検知ペンの先端幅が１〜２ｍｍならば、配線ゾーン９４の幅Ｗ３は１〜１．５ｍｍである。先端幅２０ｍｍを有する典型的な手のひらの検知パネルに関しては、配線ゾーン９４の幅Ｗ３は２０〜３０ｍｍである。
【００６０】
本願発明によると、検知セル９００の幅Ｗ１は、さらに電極並列ゾーン９３の幅Ｗ２、配線ゾーン９４の幅Ｗ３及び／又は制御物の先端幅に相関することが好ましい。例えば、パネルに接触する指の先端幅が４ｍｍならば、検知セル９００の幅Ｗ１は６〜１３ｍｍ、好ましくは８ｍｍとなる。他の例として、パネルに接触する検知ペンの先端幅が１〜２ｍｍならば、検知セル９００の幅Ｗ１は６ｍｍである。先端幅２０ｍｍを有する典型的な手のひらの検知パネルに関しては、検知セル９００の幅Ｗ１は４０ｍｍである。一般的に言うと、検知セル９００の幅Ｗ１は約制御物の先端幅の１．５〜２．５倍となる。変更的に若しくは追加的に、検知セル９００の幅Ｗ１は電極並列ゾーン９３の幅Ｗ２の約１３／８〜３／２倍である。従って、電極並列ゾーン９３の領域は、検知セル９００の領域の１／３〜１／２が可能ではあるものの、６４／１６９〜４／９倍となる。
【００６１】
前述を考慮して、制御点検知パネルの電極配置構造は例えばコンピュータや他の適切なデジタルデータ処理装置により、電極配置構造が形成される基板のサイズ、及び例えば指、手のひら、検知ペン又は他の適切な制御物など適切な制御物の先端幅を入力することにより自動的にデザインされる。入力データに反応し、電極配置構造は予めの状況下でソフトウェアプログラムによって引き出される。電極配置構造はＭ×Ｎの第一検知電極、Ｍ×Ｎの第二検知電極、第一信号入力／出力端子セット、及び第二信号入力／出力端子セットを含む。第一信号入力／出力端子セットはＭの信号入力／出力端子を含み、それぞれの当該端子は少なくとも並列に第一検知電極のＮに電気的に接続される。第二信号入力／出力端子セットはＮの信号入力／出力端子を含み、それぞれの当該端子は少なくとも直列に第二検知電極のＭに電気的に接続される。第一検知電極及び第二検知電極は同一平面上に形成され、それぞれ第一検知電極及び第二検知電極の交点に配置されたＭ×Ｎの検知セル中に、Ｍ×Ｎの電極並列ゾーンを形成する。電極配置構造での各電極並列ゾーンは、制御物の先端幅の０．５〜４．５倍の幅を有するよう予めセットされる。変更的に若しくは追加的に、電極配置構造中の隣接する２つの電極並列ゾーンの間の間隙は、制御物の先端幅の約０．５〜１．５倍となるよう予めセットされる。好ましくは、電極配置構造中の電極並列ゾーンの領域は、検知セル９００の領域の約１／３〜１／２倍となるようさらに予めセットされる。さらに、電極配置構造のデザインアルゴリズムで、仮に電極並列ゾーンの引き出された幅が制御物の先端幅より大きいなら、図１０に示す副電極の構成が適用される。つまり、第一検知電極９０１の副電極は方向Ｄ１に沿って減少する効果領域を有し、一方、第二検知電極９０２の副電極は方向Ｄ２に沿って減少する効果領域を有する。従って、指又は制御物が一旦、方向Ｄ１又はＤ２に沿ってパネル上若しくはその上を動くと、結合静電容量が変化（減少）する。このため、本願発明に係る検知パネルは、より良い解像度能力、及び改善された処理能力を有する。
【００６２】
検知電極や配線は、例えば、タッチパネルディスプレイに適用するために透明電極を用いることができる。ビジュアルの均一化のため、図１２Ａ及び１２Ｂに示すように、透明ダミー配線９９が同時に形成される。透明電極がマスクのあるマイクロリソグラフィで定義される。それにも関わらず、検知セルの幅及び配線の幅が本願発明では拡大されるため、検知電極及び配線が、コスト低減で、回路プリント処理の方法で形成され得る。もしタッチパネルが透明である必要がないなら、半透明配線がプリントされ、いかなるダミー配線もこれ以上必要とされない。結果として、原料コストを低くすることができる。
【００６３】
上述されたＭ入力／出力端子１９１１〜１９１Ｍ及びＮ入力／出力端子９２１〜９２Ｎはそれぞれ信号伝送線及び信号受信線である。代りに、Ｍ入力／出力端子１９１１〜１９１Ｍを信号受信線、一方、Ｎ入力／出力端子９２１〜９２Ｎを信号伝送線ともできる。
【００６４】
以上の説明のように、本願発明の実施形態は、検知パネルに適応される制御点を検知する方法及び装置を供する。制御点の位置情報が、信号線の数を増加させることなく、この方法と装置によって正確に検知され得る。本願発明は、最も実際的に好ましい実施形態となると考えられるものを詳述したが、本願発明は上述した実施形態に限定されるものではない。反対に、修正や似た構造を取り囲むために最も広い解釈に応じた添付の請求項の内容及び範囲以内を含む様々な修正及び似た構造をカバーするように意図されている。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
制御点検知システムは、特定の先端幅を有する制御物と、上にある当該制御物の動きに反応して制御点を検知する制御点検知パネルと、を備え、前記制御点検知パネルは、
基板と、
前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、
それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、
前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、
それぞれ前記第二検知電極のＭに、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、
前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの電極並列ゾーンを形成し、ここで、前記電極並列ゾーンの各々は前記制御物の先端幅の０．５〜４．５倍の幅を有し、又は前記電極並列ゾーンの２つの全ての隣接する間の間隙は、前記制御物の先端幅の０．５〜１．５倍となる、ことを特徴とする制御点検知パネル。
【請求項２】
前記第一検知電極及び前記第二検知電極はそれぞれ複数の副電極を有し、前記第一検知電極の副電極及び前記第二検知電極の副電極は同一平面上で、前記電極並列ゾーン中に１つおきに割り当てられる、ことを特徴とする請求項１記載の制御点検知パネル。
【請求項３】
前記電極並列ゾーンの少なくとも１つは前記制御物の先端幅より小さな幅を有し、前記第一検知電極又は前記第二検知電極の前記副電極の効果領域は特定方向に沿って減少する、ことを特徴とする請求項２記載の制御点検知パネル。
【請求項４】
同一コラム中のＭの前記第一検知電極は、それぞれ、信号線のセットに分類されたＭの信号線に接続され、その結果、前記制御点検知パネルが信号線のＮのセットを含み、ここで、同じ列の前記Ｎの第一検知電極に対応するＮの信号線は、並列に、前記第一入力／出力端子のセット中の前記Ｍの信号入力／出力端子の対応する１つに電気的に接続される、ことを特徴とする請求項１記載の制御点検知パネル。
【請求項５】
信号線の前記Ｎのセットが配線ゾーンのそれぞれのコラムを通過し、前記配線ゾーンの各々は隣接する２つの前記電極並列ゾーンの間に配置される、ことを特徴とする請求項４記載の制御点検知パネル。
【請求項６】
ダミー透明配線が形成された非配線領域を備える、ことを特徴とする請求項４記載の制御点検知パネル。
【請求項７】
上にある制御物の動きに反応して制御点を検知する制御点検知パネルにおいて、
Ｍ×Ｎの検知セルをその上に有する基板と、
前記基板の表面上に形成されるＭ×Ｎの第一検知電極と、
それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を有する第一信号入力／出力端子のセットと、
前記基板の前記表面上に形成されるＭ×Ｎの第二検知電極と、
それぞれ前記第二検知電極のＭに直列に、少なくとも電気的に接続されるＮの信号入力／出力端子を有する第二信号入力／出力端子のセットと、を備え、
前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの検知セル中にそれぞれＭ×Ｎの電極並列ゾーンを形成し、前記電極並列ゾーンの各々は、対応する前記検知セルの領域の１／３〜１／２倍となる領域を有する、ことを特徴とする制御点検知パネル。
【請求項８】
電極配置構造を定義するためのデジタルデータ処理装置により実行可能な制御点検知パネルのデザイン方法であり、当該制御点検知パネルは、上にある制御物の動きに反応して制御点を検知するために用いられるものであり、当該デザイン方法は、
前記電極配置構造が形成される基板のサイズ、及び前記制御物の先端幅を入力し、
前記基板のサイズ、及び前記制御物の先端幅に応じて前記電極配置構造を取得し、ここで前記電極配置構造は、Ｍ×Ｎの第一検知電極；Ｍ×Ｎの第二検知電極；それぞれ前記第一検知電極のＮに並列に、少なくとも電気的に接続されるＭの信号入力／出力端子を含む第一信号入力／出力端子；それぞれ前記第二検知電極のＭに直列に、少なくとも電気的に接続されるＮの信号入力／出力端子を含む第二信号入力／出力端子を有し、
ここで、前記第一検知電極及び前記第二検知電極は同一平面上に形成され、前記第一検知電極及び前記第二検知電極の交点でＭ×Ｎの検知セル中にＭ×Ｎの電極並列ゾーンをそれぞれ形成する、ことを特徴とする制御点検知パネルのデザイン方法。
【請求項９】
前記電極並列ゾーンのそれぞれは、前記制御物の先端幅の０．５〜４．５倍の幅を有し、又は前記電極並列ゾーンの２つの全ての隣接する間の間隙は、前記制御物の先端幅の０．５〜１．５倍となる、ことを特徴とする請求項８記載の制御点検知パネルのデザイン方法。
【外国語明細書】
2015122067000001.pdf