(57)【要約】【課題】高効率かつ高利得を両立させることができる増幅回路を提供することを課題とする。【解決手段】増幅回路は、複数のトランジスタ（Ｔ１〜Ｔｎ）と、前記複数のトランジスタの入力端子間にそれぞれ接続される複数の第１の伝送線路（Ａ２〜Ａｎ）と、前記複数のトランジスタの出力端子間にそれぞれ接続される複数の第２の伝送線路（Ｂ１〜Ｂｎ−１）と、前記複数のトランジスタのうちの初段のトランジスタの入力端子に接続される入力ノード（ＩＮ）と、前記複数のトランジスタのうちの最終段のトランジスタの出力端子に接続される出力ノード（ＯＵＴ）と、第３の伝送線路（１０２）を介して前記初段のトランジスタの出力端子に接続される容量（１０３）とを有する。【選択図】図１
2015170957.tif 000002
【特許請求の範囲】
【請求項１】
複数のトランジスタと、
前記複数のトランジスタの入力端子間にそれぞれ接続される複数の第１の伝送線路と、
前記複数のトランジスタの出力端子間にそれぞれ接続される複数の第２の伝送線路と、
前記複数のトランジスタのうちの初段のトランジスタの入力端子に接続される入力ノードと、
前記複数のトランジスタのうちの最終段のトランジスタの出力端子に接続される出力ノードと、
第３の伝送線路を介して前記初段のトランジスタの出力端子に接続される容量と
を有することを特徴とする増幅回路。
【請求項２】
前記第３の伝送線路の線路長は、前記入力ノードに入力される信号の中心周波数の波長の０．１１倍以上かつ０．１８倍以下であることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記複数のトランジスタの基準端子は、基準電位ノードに接続され、
前記容量は、前記第３の伝送線路及び前記基準電位ノード間に接続されることを特徴とする請求項１又は２記載の増幅回路。
【請求項４】
前記トランジスタは、ｎチャネル電界効果トランジスタであり、
前記トランジスタの入力端子は、前記ｎチャネル電界効果トランジスタのゲート端子であり、
前記トランジスタの出力端子は、前記ｎチャネル電界効果トランジスタのドレイン端子であることを特徴とする請求項１〜３のいずれか１項に記載の増幅回路。
【請求項５】
前記トランジスタは、ｐｎｐバイポーラトランジスタであり、
前記トランジスタの入力端子は、前記ｐｎｐバイポーラトランジスタのベース端子であり、
前記トランジスタの出力端子は、前記ｐｎｐバイポーラトランジスタのエミッタ端子であることを特徴とする請求項１〜３のいずれか１項に記載の増幅回路。
【請求項６】
前記容量は、可変容量であることを特徴とする請求項１〜５のいずれか１項に記載の増幅回路。
【請求項７】
さらに、前記最終段のトランジスタの入力端子に接続される終端抵抗を有することを特徴とする請求項１〜６のいずれか１項に記載の増幅回路。
【請求項８】
さらに、前記第３の伝送線路を介して前記初段のトランジスタの出力端子に接続されるバイアス電源を有することを特徴とする請求項１〜７のいずれか１項に記載の増幅回路。
【請求項９】
前記複数の第２の伝送線路の線路幅は、前記出力ノードに近いほど広くなっていることを特徴とする請求項１〜８のいずれか１項に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
近年のブロードバンドの進展により、大容量の高速無線通信の要求が高まっている。大容量化に向けて、携帯電話の基地局用増幅回路は第３世代が普及し、今後さらに第４世代へと進展していくと予測される。また、新通信方式（ＬＴＥ）も実用化され、今後さらに大容量化が進むものと予測される。そのため、より一層の高出力化、高効率化された増幅回路が求められている。一方、レーダー用送受信モジュールのための増幅回路には、検知距離の拡大や分解能向上などの高性能化に向けた高出力化、広帯域化、さらに運用コスト削減や冷却器の小型化に向けた高効率化が求められる。
【０００３】
入力端子と、出力端子と、入力端子に接続された第一の伝送線路と、出力端子に接続された第二の伝送線路とを有する増幅器が知られている（例えば、特許文献１参照）。ソース接地電界効果トランジスタ又はエミッタ接地トランジスタは、第一の伝送線路にゲート端子又はベース端子が接続され、第二の伝送線路にドレイン端子又はコレクタ端子が接続される。ゲートバイアス可変の電界効果トランジスタ又はベースバイアス可変のトランジスタは、第一の伝送線路の入力端子と反対側の第一の端子又は第二の伝送線路の出力端子と反対側の第二の端子の少なくとも一方に設けられ、キャパシタ素子を介して接地される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２５１９６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
増幅回路は、広周波数帯域の信号を増幅しようとすると、無駄な電力が消費されてしまい、効率が低下してしまう場合がある。これに対し、効率を向上させようとすると、利得が低下してしまう。高効率及び高利得を両立させることは困難である。
【０００６】
本発明の目的は、高効率かつ高利得を両立させることができる増幅回路を提供することである。
【課題を解決するための手段】
【０００７】
増幅回路は、複数のトランジスタと、前記複数のトランジスタの入力端子間にそれぞれ接続される複数の第１の伝送線路と、前記複数のトランジスタの出力端子間にそれぞれ接続される複数の第２の伝送線路と、前記複数のトランジスタのうちの初段のトランジスタの入力端子に接続される入力ノードと、前記複数のトランジスタのうちの最終段のトランジスタの出力端子に接続される出力ノードと、第３の伝送線路を介して前記初段のトランジスタの出力端子に接続される容量とを有する。
【発明の効果】
【０００８】
第３の伝送線路及び容量を設けることにより、無駄な電力の消費を抑制し、反射波の位相を調整し、利得を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態による増幅回路の構成例を示す回路図である。
【図２】図２は、図１においてショートスタブがない場合の増幅回路のシミュレーション結果を示す図である。
【図３】図３は、第１の実施形態によるショートスタブを有する図１の増幅回路のシミュレーション結果を示す図である。
【図４】図４は、第３の伝送線路の線路長に対する利得のシミュレーション結果を示す図である。
【図５】図５は、第２の実施形態による増幅回路の構成例を示す回路図である。
【図６】図６は、第３の実施形態による増幅回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図１は、第１の実施形態による増幅回路の構成例を示す回路図である。ｎ個のｎチャネル電界効果トランジスタＴ１〜Ｔｎのソース端子（基準端子）は、基準電位ノード（例えばグランド電位ノード）に接続される。電界効果トランジスタＴ１は、ｎ個の電界効果トランジスタＴ１〜Ｔｎのうちの初段のトランジスタである。電界効果トランジスタＴｎは、ｎ個の電界効果トランジスタＴ１〜Ｔｎのうちの最終段のトランジスタである。
【００１１】
複数の電界効果トランジスタＴ１〜Ｔｎのゲート端子（入力端子）Ｉ１〜Ｉｎ間には、それぞれ、複数の第１の伝送線路Ａ２〜Ａｎが接続される。入力ノードＩＮ及び初段の電界効果トランジスタＴ１のゲート端子Ｉ１間には、第１の伝送線路Ａ１が接続される。最終段の電界効果トランジスタＴｎのゲート端子Ｉｎは、第１の伝送線路Ａｎ＋１を介して終端抵抗１０５に接続される。終端抵抗１０５は、第１の伝送線路Ａｎ＋１及び基準電位ノード間に接続される。第１の伝送線路Ａ１〜Ａｎ＋１は、相互に線路長が同じである。
【００１２】
複数の電界効果トランジスタＴ１〜Ｔｎのドレイン端子（出力端子）Ｏ１〜Ｏｎ間には、それぞれ、複数の第２の伝送線路Ｂ１〜Ｂｎ−１が接続される。出力ノードＯＵＴ及び最終段の電界効果トランジスタＴｎのドレイン端子Ｏｎ間には、第２の伝送線路Ｂｎが接続される。第２の伝送線路Ｂ１〜Ｂｎは、相互に線路長が同じである。第２の伝送線路Ｂ１〜Ｂｎの各々の線路長は、第１の伝送線路Ａ１〜Ａｎ＋１の各々の線路長と同じである。
【００１３】
ショートスタブ１０１は、第３の伝送線路１０２及び容量１０３を有する。第３の伝送線路１０２は、初段の電界効果トランジスタＴ１のドレイン端子Ｏ１及びノードＮ１間に接続される。容量１０３は、ノードＮ１及び基準電位ノード間に接続される。すなわち、容量１０３は、第３の伝送線路１０２を介して初段の電界効果トランジスタＴ１のドレイン端子Ｏ１に接続される。バイアス電源１０４は、ノードＮ１及び基準電位ノード間に接続される。
【００１４】
入力ノードＩＮは、例えば中心周波数が１２ＧＨｚの所定周波数帯域の交流信号を入力する。電界効果トランジスタＴ１〜Ｔｎは、それぞれ、ゲート端子Ｉ１〜Ｉｎに入力される信号を増幅し、増幅した信号をドレイン端子Ｏ１〜Ｏｎに出力する。入力ノードＩＮに入力された信号は、電界効果トランジスタＴ１〜Ｔｎのゲートに分配され、その残りの信号の電力は終端抵抗１０５で消費される。終端抵抗１０５で残りの信号の電力を消費させることにより、信号の反射を防止し、利得の低下を抑制することができる。なお、上記の残りの信号の電力は、小さいので、電力損失は小さい。
【００１５】
また、第１の伝送線路Ａ１〜Ａｎ＋１は、寄生インダクタＬ及び寄生容量Ｃを含む入力整合回路として機能し、その特性インピーダンス√（Ｌ／Ｃ）を例えば５０Ωに設定することにより、入力インピーダンス整合をとることができる。同様に、第２の伝送線路Ｂ１〜Ｂｎは、寄生インダクタＬ及び寄生容量Ｃを含む出力整合回路として機能し、その特性インピーダンス√（Ｌ／Ｃ）を例えば５０Ωに設定することにより、出力インピーダンス整合をとることができる。
【００１６】
初段の電界効果トランジスタＴ１を経由する信号は、入力ノードＩＮから、２個の伝送線路Ａ１及びＢ１を介して、端子Ｏ２に到達する。また、２段目の電界効果トランジスタＴ２を経由する信号は、入力ノードＩＮから、２個の伝送線路Ａ１及びＡ２を介して、端子Ｏ２に到達する。両者の信号が経由する伝送線路の線路長は、同じである。したがって、端子Ｏ２では、電界効果トランジスタＴ１を経由する信号及び電界効果トランジスタＴ２を経由する信号の位相が同じであり、両信号が加算され、信号が大きくなる。同様に、端子Ｏ２〜Ｏｎでは、それぞれ、電界効果トランジスタＴ１〜Ｔｎを経由する信号の位相が同じになり、それぞれの信号が加算され、信号が大きくなる。
【００１７】
初段の電界効果トランジスタＴ１を経由する信号は、入力ノードＩＮから、ｎ＋１個の伝送線路Ａ１及びＢ１〜Ｂｎを介して、出力ノードＯＵＴに到達する。また、２段目の電界効果トランジスタＴ２を経由する信号は、入力ノードＩＮから、ｎ＋１個の伝送線路Ａ１、Ａ２及びＢ２〜Ｂｎを介して、出力ノードＯＵＴに到達する。同様に、最終段の電界効果トランジスタＴｎを経由する信号は、入力ノードＩＮから、ｎ＋１個の伝送線路Ａ１〜Ａｎ及びＢｎを介して、出力ノードＯＵＴに到達する。すべての電界効果トランジスタＴ１〜Ｔｎの信号は、経由する伝送線路の線路長が同じである。したがって、出力ノードＯＵＴでは、すべての電界効果トランジスタＴ１〜Ｔｎを経由する信号の位相が同じになり、それらの信号が加算され、信号が大きくなる。増幅回路は、入力ノードＩＮに入力された信号をｎ個の電界効果トランジスタＴ１〜Ｔｎにより増幅し、増幅した信号を加算し、出力ノードＯＵＴから出力することができる。これにより、増幅回路は、広周波数帯域の信号を増幅することができる。
【００１８】
第２の伝送線路Ｂ１〜Ｂｎの線路幅は、出力ノードＯＵＴに近いほど広くなっている。伝送線路Ｂ２は、伝送線路Ｂ１より線路幅が広い。伝送線路Ｂ３は、伝送線路Ｂ２より線路幅が広い。同様に、伝送線路Ｂｎは、伝送線路Ｂｎ−１より線路幅が広い。電界効果トランジスタＴ２の出力信号は、端子Ｏ２で左右に分岐する。端子Ｏ２の右の伝送線路Ｂ２は、端子Ｏ２の左の伝送線路Ｂ１より線路幅が広く、抵抗が小さい。したがって、電界効果トランジスタＴ２の出力信号は、端子Ｏ２において、ほとんどの電力が右の伝送線路Ｂ２に分岐する。同様に、端子Ｏ３〜Ｏｎにおいても、電界効果トランジスタＴ３〜Ｔｎの出力信号は、それぞれ、ほとんどの電力が右の伝送線路Ｂ３〜Ｂｎに分岐する。これにより、端子Ｏ２〜Ｏｎでは、ほとんどの電力が出力ノードＯＵＴの方に向けて分岐するので、効率が向上する。
【００１９】
端子Ｏ１〜Ｏｎでわずかに左の伝送線路に分岐した信号を、ショートスタブ１０１により積極的に反射させ、その反射波を端子Ｏ１に戻す。反射波がトランジスタＴ１〜Ｔｎの出力信号と同位相であれば、信号を強め、利得を向上させることができる。これに対し、反射波がトランジスタＴ１〜Ｔｎの出力信号と逆位相であれば、信号を弱め、利得が低下してしまう。そこで、反射波がトランジスタＴ１〜Ｔｎの出力信号と同位相になるように、第３の伝送線路１０２の線路長を設定する。これにより、反射波がトランジスタＴ１〜Ｔｎの出力信号と同位相になるので、利得を向上させることができる。
【００２０】
なお、ショートスタブ１０１の代わりに、終端抵抗を設ける方法が考えられる。その場合、端子Ｏ１〜Ｏｎで左の伝送線路に分岐した信号の反射を防止することができるが、分岐した信号の電力が終端抵抗で無駄に消費されてしまうため、効率が低下してしまう。
【００２１】
また、ショートスタブ１０１がない場合には、端子Ｏ１〜Ｏｎで左の伝送線路に分岐した信号は反射し、打ち消し合い、所定の周波数帯域で利得が低下してしまう。
【００２２】
図２は、図１においてショートスタブ１０１がない場合の増幅回路のシミュレーション結果を示す図である。図１の「ｎ」は５である。すなわち、５個の電界効果トランジスタＴ１〜Ｔ５を用いる。縦軸は、利得を示す。横軸は、入力ノードＩＮの入力信号の規格化周波数を示す。規格化周波数の「１」は、１２ＧＨｚである。例えば、中心周波数を中心とする下限周波数ｆ＿ＬＯから上限周波数ｆ＿ＨＩまでの周波数帯域の信号が使用される。下限周波数ｆ＿ＬＯ付近で、利得が低下していることが分かる。下限周波数ｆ＿ＬＯ付近の周波数の利得は、中心周波数の利得と比べて、低下量が２ｄＢである。このように、低周波数側で利得が低下してしまう。
【００２３】
図３は、本実施形態によるショートスタブ１０１を有する図１の増幅回路のシミュレーション結果を示す図である。以下、図３が図２と異なる点を説明する。第３の伝送線路１０２の線路長は、入力信号の中心周波数の波長に対して０．１２７倍である。本実施形態によれば、図２に比べ、下限周波数ｆ＿ＬＯ付近の利得が向上し、下限周波数ｆ＿ＬＯから上限周波数ｆ＿ＨＩまでほぼ一定の高利得を得ることがきる。
【００２４】
図４は、第３の伝送線路１０２の線路長に対する利得のシミュレーション結果を示す図である。縦軸は、利得を示す。横軸は、入力ノードＩＮの入力信号の中心周波数の波長に対する第３の伝送線路１０２の線路長の比である。下限周波数ｆ＿ＬＯの利得及び上限周波数ｆ＿ＨＩの利得は、横軸の線路長の比が０．１１以上かつ０．１８以下の範囲４０１で、共に高利得になっていることが分かる。したがって、第３の伝送線路１０２の線路長は、入力ノードＩＮに入力される信号の中心周波数の波長の０．１１倍以上かつ０．１８倍以下であることが好ましい。この場合、下限周波数ｆ＿ＬＯ及び上限周波数ｆ＿ＨＩの両方で高利得を得ることができる。
【００２５】
なお、本実施形態は、ショートスタブ１０１により反射波の位相を調整し、反射波により信号を強めるように合成するので、第２の伝送線路Ｂ１〜Ｂｎの線路幅はすべて同じにしてもよい。また、ショートスタブ１０１を設けることにより、バイアス電源１０４により、電界効果トランジスタＴ１〜Ｔｎに直流のバイアス電流を供給することが可能になる。また、伝送線路Ａ１及びＢｎは、削除可能である。増幅回路は、例えば、携帯電話の基地局用増幅回路、又はレーダー用送受信モジュールのための増幅回路等として使用可能である。
【００２６】
（第２の実施形態）
図５は、第２の実施形態による増幅回路の構成例を示す回路図である。本実施形態（図５）は、第１の実施形態（図１）に対して、容量１０３の代わりに、容量１０３ａ、バラクタダイオード（可変容量）１０３ｂ、抵抗５０１及び直流電源５０２を設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。ショートスタブ１０１は、第３の伝送線路１０２、容量１０３ａ及びバラクタダイオード１０３ｂを有する。第３の伝送線路１０２は、端子Ｏ１及びノードＮ１間に接続される。容量１０３ａは、ノードＮ１及びＮ２間に接続される。バラクタダイオード１０３ｂは、ノードＮ２及び基準電位ノード間に接続される。直流電源５０２は、抵抗５０１を介して、ノードＮ２に接続される。直流電源５０２は、抵抗５０１及び基準電位ノード間に接続される。直流電源５０２は、バラクタダイオード１０３ｂに直流電圧を印可する。バラクタダイオード１０３ｂは、外部の直流電源５０２による印可電圧に応じて、容量値が変化する可変容量である。容量１０３ａ及びバラクタダイオード（可変容量）１０３ｂは、図１の容量１０３に対応する。直流電源５０２により、バラクタダイオード（可変容量）１０３ｂの容量値を変えることにより、反射波の位相が変わり、高利得が得られる周波数を変えることができる。すなわち、入力信号の周波数を変えて使用する場合には、直流電源５０２により、バラクタダイオード（可変容量）１０３ｂの容量値を変えることにより、種々の周波数において高利得を得ることができる。
【００２７】
（第３の実施形態）
図６は、第３の実施形態による増幅回路の構成例を示す回路図である。本実施形態（図６）は、第１の実施形態（図１）に対して、ｎチャネル電界効果トランジスタＴ１〜Ｔｎの代わりに、ｐｎｐバイポーラトランジスタＱ１〜Ｑｎを設けたものである。以下、本実施形態が第１の実施形態と異なる点を説明する。ｎ個のｐｎｐバイポーラトランジスタＱ１〜Ｑｎは、それぞれ、コレクタ端子（基準端子）が基準電位ノードに接続され、ベース端子（入力端子）が端子Ｉ１〜Ｉｎに接続され、エミッタ端子（出力端子）が端子Ｏ１〜Ｏｎに接続される。本実施形態も、第１の実施形態と同様の効果を得ることができる。同様に、第２の実施形態（図５）でも、ｎチャネル電界効果トランジスタＴ１〜Ｔｎの代わりに、ｐｎｐバイポーラトランジスタＱ１〜Ｑｎを設けることができる。
【００２８】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００２９】
１０１  ショートスタブ
１０２  第３の伝送線路
１０３  容量
１０４  バイアス電源
１０５  終端抵抗
Ｔ１〜Ｔｎ  電界効果トランジスタ
Ａ１〜Ａｎ＋１  第１の伝送線路
Ｂ１〜Ｂｎ  第２の伝送線路
ＩＮ  入力ノード
ＯＵＴ  出力ノード
【図１】
2015170957.tif 000003
【図２】
2015170957.tif 000004
【図３】
2015170957.tif 000005
【図４】
2015170957.tif 000006
【図５】
2015170957.tif 000007
【図６】
2015170957.tif 000008