(57)【要約】【課題】低リーク表示パネルのリフレッシュインターバルに着目した低消費電力を実現する。【解決手段】表示ドライバは外部からイネーブル信号を入力し、入力したイネーブル信号の非活性状態で内部回路による表示動作を停止し、活性状態で内部回路による表示動作を再開させる。イネーブル信号に変えて外部から供給されるコマンドを用いても良い。表示動作の再開に当たり、表示ドライバは活性化に要する時間が長い回路に対しては表示動作の開始タイミングを早くする制御を行う。イネーブル信号又はコマンドを出力するマイクロコンピュータはイネーブル信号又はコマンドの状態に応じて表示データの出力及び出力停止を制御する。【選択図】図１
2015094806.tif 000002
【特許請求の範囲】
【請求項１】
同期信号と共に表示データを入力する入力インタフェース回路と、
前記同期信号に同期して内部タイミング信号を生成するタイミング発生回路と、
前記入力インタフェース回路から入力した表示データを用いて表示パネルの走査ラインに供給する信号と信号ラインに供給する信号を生成して出力する、前記内部タイミング信号で制御される表示動作を行う第１回路及び第２回路と、を含む表示ドライバであって、
前記第２回路は第１回路に比べて回路の動作停止から動作可能になるまでの活性化時間が長くされる回路を有し、
前記タイミング発生回路は外部からイネーブル信号を入力し、前記イネーブル信号の非活性状態に応答して前記入力インタフェース回路、前記第１回路及び第２回路の表示動作を停止させ、前記イネーブル信号の活性状態に応答して前記入力インタフェース回路、前記第１回路及び第２回路の表示動作を再開させ、
前記イネーブル信号の活性状態に応答する前記第２回路の表示動作の開始タイミングは、前記イネーブル信号の活性状態に応答する前記入力インタフェース回路及び第１回路の表示動作の開始タイミングよりも所定時間だけ早くされる、表示ドライバ。
【請求項２】
請求項１において、前記第１回路は、前記入力インタフェース回路から入力した表示データに対する必要なデータ処理を行う処理回路と、前記処理回路で処理されたデータを走査ライン単位でラッチするラッチ回路と、前記ラッチ回路にラッチされたデータに基づいて信号ラインへの階調信号を生成して出力する信号ライン駆動回路と、生成された前記内部タイミング信号に基づいて走査ラインを駆動するための走査駆動信号を出力するパネルインタフェース回路と、前記階調信号の階調電圧を生成する階調電圧生成回路とを含み、
前記第２回路は、前記階調電圧よりも高電圧である前記走査駆動信号の走査駆動電圧をチャージポンプ動作によって生成する走査駆動電圧生成回路を含む、表示ドライバ。
【請求項３】
請求項２において、前記入力インタフェース回路における表示動作の停止は、伝送速度が遅くされる低消費電力モードであり、
前記処理回路における表示動作の停止は、前記表示データに対する必要なデータ処理の停止であり、
前記ラッチ回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値ラッチ又はラッチ動作の停止とされ、
前記信号ライン駆動回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値出力動作又は階調信号の出力動作停止とされ、
前記階調電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった階調電圧生成動作の停止又は階調電圧生成動作の継続とされ、
パネルインタフェース回路における表示動作の停止は走査駆動信号の出力動作停止とされ、
走査駆動電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった昇圧動作停止又は昇圧クロック周波数の低下とされる、表示ドライバ。
【請求項４】
請求項１記載の表示ドライバと、
酸化物半導体を用いたスイッチ素子に液晶表示素子が直列接続された画素がマトリクス状に配置され、前記スイッチ素子の選択端子に、前記表示ドライバから出力される走査駆動信号を受け取る走査線が結合され、前記スイッチ素子の信号端子に前記表示ドライバから出力される階調信号を受け取る信号ラインが結合された表示パネルと、
前記入力インタフェース回路に前記同期信号と共に表示データを供給し、前記タイミング発生回路にイネーブル信号を出力するマイクロコンピュータとを含み、
前記マイクロコンピュータは、前記表示パネルに静止画データの表示を行うとき、前記表示パネルの液晶素子が保持する階調信号をリフレッシュすべきインターバル毎に、前記イネーブル信号を非活性状態として前記表示ドライバへの静止画データの供給を停止し、供給停止後に前記イネーブル信号を活性状態にしてから前記第２回路が動作可能にされた後のタイミングで静止画データの出力を再開する、表示システム。
【請求項５】
同期信号と共に表示データを出力する出力インタフェース回路と、
イネーブル信号を出力する出力ポートと、
前記出力インタフェース回路の出力動作及び前記出力ポートの出力動作を制御する制御回路とを含み、
前記制御回路は、所定のインターバル毎に、前記イネーブル信号を非活性状態として前記出力インタフェース回路からの静止画データの出力を停止し、出力停止後に前記イネーブル信号を活性状態にしてから静止画データの出力を再開する、動作を繰返すことによって、表示パネルの液晶素子が保持する階調信号を前記所定インターバルでリフレッシュ可能とする、マイクロコンピュータ。
【請求項６】
同期信号及び表示データを入力すると共にコマンド入力が可能な入力インタフェース回路と、
前記同期信号に同期して内部タイミング信号を生成するタイミング発生回路と、
前記入力インタフェース回路から入力した表示データを用いて表示パネルの走査ラインに供給する信号と信号ラインに供給する信号を生成して出力する、前記内部タイミング信号で制御される表示動作を行う第１回路及び第２回路と、を含む表示ドライバであって、
前記第２回路は第１回路に比べて回路の動作停止から動作可能になるまでの活性化時間が長くされる回路を有し、
前記タイミング発生回路は前記入力インタフェース回路から入力された制御コマンドを受け取って、前記制御コマンドの第１状態に応答して前記入力インタフェース回路、前記第１回路及び前記第２回路の表示動作を停止させ、前記制御コマンドの第２状態に応答して前記第２回路の表示動作を再開させ、前記制御コマンドの第３状態に応答して前記入力インタフェース回路及び前記第１回路の表示動作を再開させる、表示ドライバ。
【請求項７】
請求項６において、前記第１回路は、前記入力インタフェース回路から入力した表示データに対する必要なデータ処理を行う処理回路と、前記処理回路で処理されたデータを走査ライン単位でラッチするラッチ回路と、前記ラッチ回路にラッチされたデータに基づいて信号ラインへの階調信号を生成して出力する信号ライン駆動回路と、生成された前記内部タイミング信号に基づいて走査ラインを駆動するための走査駆動信号を出力するパネルインタフェース回路と、前記階調信号の階調電圧を生成する階調電圧生成回路とを含み、
前記第２回路は、前記階調電圧よりも高電圧である前記走査駆動信号の走査駆動電圧をチャージポンプ動作によって生成する走査駆動電圧生成回路を含む、表示ドライバ。
【請求項８】
請求項７において、前記入力インタフェース回路における表示動作の停止は、伝送速度が遅くされる低消費電力モードであり、
前記処理回路における表示動作の停止は、前記表示データに対する必要なデータ処理の停止であり、
前記ラッチ回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値ラッチ又はラッチ動作の停止とされ、
前記信号ライン駆動回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値出力動作又は階調信号の出力動作停止とされ、
前記階調電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった階調電圧生成動作の停止又は階調電圧生成動作の継続とされ、
パネルインタフェース回路における表示動作の停止は走査駆動信号の出力動作停止とされ、
走査駆動電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった昇圧動作停止又は昇圧クロック周波数の低下とされる、表示ドライバ。
【請求項９】
請求項６記載の表示ドライバと、
酸化物半導体を用いたスイッチ素子に液晶表示素子が直列接続された画素がマトリクス状に配置され、前記スイッチ素子の選択端子に、前記パネルインタフェース回路から出力される走査駆動信号を受け取る走査線が結合され、前記スイッチ素子の信号端子に前記表示ドライバの前記信号線駆動回路から出力される階調信号を受け取る信号ラインが結合された表示パネルと、
前記入力インタフェース回路に同期信号及び表示データを出力すると共に制御コマンドの出力が可能なマイクロコンピュータとを含み、
前記マイクロコンピュータは、前記表示パネルに静止画データの表示を行うとき、前記表示パネルの液晶素子が保持する階調信号をリフレッシュすべきインターバル毎に、前記制御コマンドを第１状態として前記表示ドライバへの静止画データの供給を停止し、供給停止後に前記制御コマンドを第２状態にしてから第３状態に遷移した後で静止画データの供給を再開する、表示システム。
【請求項１０】
同期信号及び表示データを出力すると共に制御コマンドの出力が可能な出力インタフェース回路と、
前記出力インタフェース回路の出力動作を制御する制御回路とを有し、
前記制御回路は、所定のインターバル毎に、前記制御コマンドを第１状態として前記出力インタフェース回路からの静止画データの出力を停止し、出力停止後に前記制御コマンドを第２状態にしてから第３状態に遷移した後で静止画データの供給を再開する、動作を繰返すことによって、表示パネルの液晶素子が保持する階調信号を前記所定インターバルでリフレッシュ可能とする、マイクロコンピュータ。
【請求項１１】
同期信号及び表示データを入力すると共にコマンド入力が可能な入力インタフェース回路と、
前記同期信号に同期して内部タイミング信号を生成するタイミング発生回路と、
前記入力インタフェース回路から入力した表示データを用いて表示パネルの走査ラインに供給する信号と信号ラインに供給する信号を生成して出力する、前記内部タイミング信号で制御される表示動作を行う第１回路及び第２回路と、を含む表示ドライバであって、
前記第２回路は第１回路に比べて回路の動作停止から動作可能になるまでの活性化時間が長くされる回路を有し、
前記タイミング発生回路は前記シリアル入力インタフェース回路から入力された制御コマンドを受け取って、前記制御コマンドの第１状態に応答して前記入力インタフェース回路、前記第１回路及び第２回路の表示動作を停止させ、前記制御コマンドの第２状態に応答して前記第１回路及び第２回路の表示動作を再開させ、
前記制御コマンドの第２状態に応答する前記第２回路の表示動作の開始タイミングは、前記制御コマンドの第２状態に応答する前記入力インタフェース回路及び第１回路の表示動作の開始タイミングよりも所定時間だけ早くされる、表示ドライバ。
【請求項１２】
請求項１１において、前記第１回路は、前記入力インタフェース回路から入力した表示データに対する必要なデータ処理を行う処理回路と、前記処理回路で処理されたデータを走査ライン単位でラッチするラッチ回路と、前記ラッチ回路にラッチされたデータに基づいて信号ラインへの階調信号を生成して出力する信号ライン駆動回路と、生成された前記内部タイミング信号に基づいて走査ラインを駆動するための走査駆動信号を出力するパネルインタフェース回路と、前記階調信号の階調電圧を生成する階調電圧生成回路とを含み、
前記第２回路は、前記階調電圧よりも高電圧である前記走査駆動信号の走査駆動電圧をチャージポンプ動作によって生成する走査駆動電圧生成回路を含む、表示ドライバ。
【請求項１３】
請求項１２において、前記入力インタフェース回路における表示動作の停止は、伝送速度が遅くされる低消費電力モードであり、
前記処理回路における表示動作の停止は、前記表示データに対する必要なデータ処理の停止であり、
前記ラッチ回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値ラッチ又はラッチ動作の停止とされ、
前記信号ライン駆動回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値出力動作又は階調信号の出力動作停止とされ、
前記階調電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった階調電圧生成動作の停止又は階調電圧生成動作の継続とされ、
パネルインタフェース回路における表示動作の停止は走査駆動信号の出力動作停止とされ、
走査駆動電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった昇圧動作停止又は昇圧クロック周波数の低下とされる、表示ドライバ。
【請求項１４】
請求項１１記載の表示ドライバと、
酸化物半導体を用いたスイッチ素子に液晶表示素子が直列接続された画素がマトリクス状に配置され、前記スイッチ素子の選択端子に、前記パネルインタフェース回路から出力される走査駆動信号を受け取る走査線が結合され、前記スイッチ素子の信号端子に前記表示ドライバの前記信号線駆動回路から出力される階調信号を受け取る信号ラインが結合された表示パネルと、
前記入力インタフェース回路に同期信号及び表示データをシリアルに出力すると共に制御コマンドの出力が可能なマイクロコンピュータとを含み、
前記マイクロコンピュータは、前記表示パネルに静止画データの表示を行うとき、前記表示パネルの液晶素子が保持する階調信号をリフレッシュすべきインターバル毎に、前記制御コマンドを第１状態として前記表示ドライバへの静止画データの供給を停止し、供給停止後に前記制御コマンドを第２状態にしてから前記第２回路が動作可能にされた後のタイミングで静止画データの供給を再開する、表示システム。
【請求項１５】
同期信号及び表示データを出力すると共に制御コマンドの出力が可能な出力インタフェース回路と、
前記出力インタフェース回路の出力動作を制御する制御回路とを含み、
前記制御回路は、所定のインターバル毎に、前記制御コマンドを第１状態として前記出力インタフェース回路からの静止画データの出力を停止し、出力停止後に前記制御コマンドを第２状態にしてから静止画データの供給を再開する、動作を繰返すことによって、表示パネルの液晶素子が保持する階調信号を前記所定インターバルでリフレッシュ可能とする、マイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示ドライバ、表示ドライバで表示パネルを駆動する表示システム、及び表示ドライバを制御するマイクロコンピュータに関し、例えば信号電荷に対する低リーク特性を備えた所謂低リーク液晶表示パネルの駆動に最適な液晶表示ドライバに適用して有効な技術に関する。
【背景技術】
【０００２】
携帯情報端末において電池駆動時間を長くするためにはシステム全体での電力低減が重要になる。低リーク液晶表示パネルの開発が進み、静止画の場合、これまでのように毎フレームで低リーク液晶表示パネルをリフレッシュしなくても低リーク液晶表示パネル側で信号電荷を保持することができる。
【０００３】
液晶表示パネルの駆動に用いる液晶表示ドライバがＲＡＭで成るフレームバッファを搭載していれば、ホストプロセッサはフレームバッファに１フレーム分の静止表示データを保持することにより、その後は静止画データの供給を停止しても、液晶表示ドライバはフレームバッファメモリから静止画データを繰返し読み出して液晶表示パネルに表示信号を供給し続けることができる。したがって、低リーク液晶表示パネルを駆動する場合は液晶表示ドライバは表示フレーム毎にフレームバッファメモリから静止画データを読出すことを要せず、これによって低消費電力を実現する。
【０００４】
一方、フレームバッファメモリを搭載していないビデオモード対応の液晶表示ドライバは静止画でも動画同様に常時表示データの送信を受けることが前提とされていた。表示データのバッファ機能がないからである。静止画データの表示に着目すれば、パネルリフレッシュに拘わらず表示データが送信されてきて、送信された表示データで毎フレームパネルリフレッシュが行われる。このような事情の下で低リーク液晶表示パネルにおける静止画表示のときにパネルリフレッシュ回数を減らすために以下の技術がある。即ち、入力された表示データに対してフレーム単位でチェックサムを行って、前後の表示フレーム間で画像が変化しているか否かによって、表示データが静止画か否かを液晶表示ドライバ側で判別する。静止画と判定したときは低リーク液晶表示パネルの特性に従ってパネルリフレッシュ間隔を長くすればよい。
【０００５】
また、特許文献１の技術がある。これは、外部から供給されるクロック信号や同期信号に基づいて信号電極に駆動信号を供給する走査期間と、何れの画素の信号電極に対して駆動信号を供給しない非走査期間とをタイミングコントローラで生成するという着想を示しており、それに対する具体的な手段を提供するものではない。要するに、パネルリフレッシュ期間と休止駆動期間の制御に、ホスト側からのクロックや同期信号を利用するという内容に止むものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＷＯ  ２０１２／１３７７６１  Ａ１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述のチェックサムを用いる場合でも、ホストプロセッサによる表示データの毎フレーム送信がそのまま続けられれば、ホストプロセッサ側では無駄な電力消費を生ずる。また、そのようなチェックサムはフレーム単位で行われるので、静止画から動画に切り替わるとき、休止駆動から通常動作に切り替わるとき、１フレームの識別フレームが必要になる。識別フレームを用いてチェックサムを行うときは表示動作の停止中であるから、その切り替わり目の１フレーム分の表示データは比較にのみ使用される不要データとなるから、データ量の増大に繋がる。
【０００８】
タイミングコントローラを用いる場合でも表示データの送受信を制御しているホストプロセッサは常に送信動作状態になっており、ホストプロセッサ側での低消費電力は実現されない。
【０００９】
上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１１】
すなわち、表示ドライバは外部からイネーブル信号を入力し、入力したイネーブル信号の非活性状態で内部回路による表示動作を停止し、活性状態で内部回路による表示動作を再開させる。イネーブル信号に変えて外部から供給されるコマンドを用いても良い。表示動作の再開に当たり、表示ドライバは活性化に要する時間が長い回路に対しては表示動作の開始タイミングを早くする制御を行う。イネーブル信号又はコマンドを出力するマイクロコンピュータはイネーブル信号又はコマンドの状態に応じて表示データの出力及び出力停止を制御する。
【発明の効果】
【００１２】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００１３】
すなわち、低リーク表示パネルのリフレッシュインターバルに着目した低消費電力の実現に資することができる。表示ドライバはイネーブル信号又はコマンドによる指示に従って表示動作を停止することができるからである。マイクロコンピュータはイネーブル信号又はコマンドによって表示ドライバに表示動作をさせるときだけ静止画データを供給すれば済むからである。
【図面の簡単な説明】
【００１４】
【図１】図１はイネーブル信号対応の第１形態の表示ドライバを用いた表示システムが例示されるブロック図である。
【図２】図２は第１形態の表示ドライバによる低リーク液晶表示パネルに対する静止画表示駆動の動作タイミングを例示するタイミングチャートである。
【図３】図３は低リーク液晶表示パネルのピクセルの回路構成を例示する回路図である。
【図４】図４は表示イネーブルコマンド対応の第２形態の表示ドライバを用いた表示システムが例示されるブロック図である。
【図５】図５は第２形態の表示ドライバによる低リーク液晶表示パネルに対する静止画表示駆動の動作タイミングを例示するタイミングチャートである。
【図６】図６は表示イネーブルコマンド対応の第３形態の表示ドライバを用いた表示システムが例示されるブロック図である。
【図７】図７は第３形態の表示ドライバによる低リーク液晶表示パネルに対する静止画表示駆動の動作タイミングを例示するタイミングチャートである。
【発明を実施するための形態】
【００１５】
１．実施の形態の概要
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１６】
〔１〕<<表示イネーブル信号対応の第１形態の表示ドライバ>>
表示ドライバ（１）は、同期信号と共に表示データを入力する入力インタフェース回路（１０）と、前記同期信号に同期して内部タイミング信号を生成するタイミング発生回路（１１）と、前記入力インタフェース回路から入力した表示データを用いて表示パネルの走査ラインに供給する信号と信号ラインに供給する信号を生成して出力する、前記内部タイミング信号で制御される表示動作を行う第１回路（１２〜１７）及び第２回路（１８）と、を含む。前記第２回路は第１回路に比べて回路の動作停止から動作可能になるまでの活性化時間が長くされる回路を有する。前記タイミング発生回路は外部からイネーブル信号（５０）を入力し、前記イネーブル信号の非活性状態に応答して前記入力インタフェース回路、前記第１回路及び第２回路の表示動作を停止させ、前記イネーブル信号の活性状態に応答して前記入力インタフェース回路、前記第１回路及び第２回路の表示動作を再開させる。前記イネーブル信号の活性状態に応答する前記第２回路の表示動作の開始タイミングは、前記イネーブル信号の活性状態に応答する前記入力インタフェース回路及び第１回路の表示動作の開始タイミングよりも所定時間（Ｔｄ）だけ早くされる。
【００１７】
これによれば、表示ドライバはイネーブル信号による指示に従って表示動作を停止するから、低リーク表示パネルのリフレッシュインターバルに着目した低消費電力の実現に資することができる。チェックサムを採用した場合のような不都合はない。イネーブル信号の入力は表示データを入力する入力インタフェース回路とは独立であるから、表示データの入力途中でも邪魔にならずにイネーブル信号を入力することができる。
【００１８】
〔２〕<<第１回路及び第２回路の具体例>>
項１において、前記第１回路は、前記入力インタフェース回路から入力した表示データに対する必要なデータ処理を行う処理回路（１２，１３）と、前記処理回路で処理されたデータを走査ライン単位でラッチするラッチ回路（１４）と、前記ラッチ回路にラッチされたデータに基づいて信号ラインへの階調信号を生成して出力する信号ライン駆動回路（１５）と、生成された前記内部タイミング信号に基づいて走査ラインを駆動するための走査駆動信号を出力するパネルインタフェース回路（１６）と、前記階調信号の階調電圧をアナログアンプを用いて生成する階調電圧生成回路（１７）とを含む。前記第２回路は、前記階調電圧よりも高電圧である前記走査駆動信号の走査駆動電圧をチャージポンプ動作によって生成する走査駆動電圧生成回路（１８）を含む。
【００１９】
これによれば、チャージポンプによって走査駆動電圧を生成する回路の動作再開を、階調電圧を生成する回路よりも早めることができる。
【００２０】
〔３〕<<表示動作の停止>>
項２において、前記入力インタフェース回路における表示動作の停止は、伝送速度が遅くされる低消費電力モードである。前記処理回路における表示動作の停止は、前記表示データに対する必要なデータ処理の停止である。前記ラッチ回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値ラッチ又はラッチ動作の停止とされる。前記信号ライン駆動回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値出力動作又は階調信号の出力動作停止とされる。前記階調電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった階調電圧生成動作の停止又は階調電圧生成動作の継続とされる。パネルインタフェース回路における表示動作の停止は走査駆動信号の出力動作停止とされる。走査駆動電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった昇圧動作停止又は昇圧クロック周波数の低下とされる。
【００２１】
これによれば、表示動作の停止が指示されたときに停止の態様をコントロールレジスタの設定によって選択応することができるから、表示ドライバが表示制御の対象とする表示パネルの性能や機能に応じた低消費電力制御が可能になる。
【００２２】
〔４〕<<表示システム>>
表示システムは、項１記載の表示ドライバ（１）と、酸化物半導体を用いたスイッチ素子に液晶表示素子が直列接続された画素がマトリクス状に配置され、前記スイッチ素子の選択端子に、前記表示ドライバから出力される走査駆動信号を受け取る走査線が結合され、前記スイッチ素子の信号端子に前記表示ドライバから出力される階調信号を受け取る信号ラインが結合された表示パネル（２）と、前記入力インタフェース回路に前記同期信号と共に表示データを供給し、前記タイミング発生回路にイネーブル信号を出力するマイクロコンピュータ（３）とを有する。前記マイクロコンピュータは、前記表示パネルに静止画データの表示を行うとき、前記表示パネルの液晶素子が保持する階調信号をリフレッシュすべきインターバル毎に、前記イネーブル信号を非活性状態として前記表示ドライバへの静止画データの供給を停止し、供給停止後に前記イネーブル信号を活性状態にしてから前記第２回路が動作可能にされた後のタイミングで静止画データの出力を再開する。
【００２３】
これによれば、低リーク表示パネルに静止画を表示するとき表示ドライバと共にマイクロコンピュータについても低消費電力を図ることができる。結果として、低リーク表示パネルを用いる表示システム全体の電力消費量を低減することができる。
【００２４】
〔５〕<<マイクロコンピュータ>>
マイクロコンピュータ（３）は、同期信号と共に表示データを出力する出力インタフェース回路（３０）と、イネーブル信号（５０）を出力する出力ポート（３３）と、前記出力インタフェース回路の出力動作及び前記出力ポートの出力動作を制御する制御回路（３１）とを有する。前記制御回路は、所定のインターバル毎に、前記イネーブル信号を非活性状態として出力インタフェース回路からの静止画データの出力を停止し、出力停止後に前記イネーブル信号を活性状態にしてから静止画データの出力を再開する、動作を繰返すことによって、表示パネルの液晶素子が保持する階調信号を前記所定インターバルでリフレッシュ可能とする。
【００２５】
これによれば、表示ドライバを介して低リーク表示パネルに静止画を表示するとき、マイクロコンピュータが表示データを送信する動作に要する消費電力を低減することができる。
【００２６】
〔６〕<<表示イネーブルコマンド対応の第２形態の表示ドライバ>>
表示ドライバ（１Ａ）は、同期信号及び表示データを入力すると共にコマンド入力が可能な入力インタフェース回路（１０Ａ）と、前記同期信号に同期して内部タイミング信号を生成するタイミング発生回路（１１Ａ）と、前記入力インタフェース回路から入力した表示データを用いて表示パネルの走査ラインに供給する信号と信号ラインに供給する信号を生成して出力する、前記内部タイミング信号で制御される表示動作を行う第１回路（１２〜１７）及び第２回路（１８）と、を含む。前記第２回路は第１回路に比べて回路の動作停止から動作可能になるまでの活性化時間が長くされる回路を有する。前記タイミング発生回路は前記入力インタフェース回路から入力された制御コマンド（ＣＭＤａ）を受け取って、前記制御コマンドの第１状態に応答して前記入力インタフェース回路、前記第１回路及び前記第２回路の表示動作を停止させ、前記制御コマンドの第２状態に応答して前記第２回路の表示動作を再開させ、前記制御コマンドの第３状態に応答して前記入力インタフェース回路及び前記第１回路の表示動作を再開させる。
【００２７】
これによれば、表示ドライバはコマンドによる指示に従って表示動作を停止するから、低リーク表示パネルのリフレッシュインターバルに着目した低消費電力の実現に資することできる。チェックサムを採用した場合のような不都合はない。コマンドの入力は表示データを入力する入力インタフェース回路から入力するから、帰線期間のように表示データの入力休止期間にコマンドを入力しなければならないという制限があるが、イネーブル信号の場合のように信号線や外部端子の追加を必要としない。さらに、コマンドの第２状態と第３状態によって第１回路と第２回路の表示動作の再開タイミングを可変可能に決めることができ、項１の場合に比べて当該表示動作の再開タイミングについて調整が容易である。
【００２８】
〔７〕<<第１回路及び第２回路の具体例>>
項６において、前記第１回路は、前記入力インタフェース回路から入力した表示データに対する必要なデータ処理を行う処理回路（１２，１３）と、前記処理回路で処理されたデータを走査ライン単位でラッチするラッチ回路（１４）と、前記ラッチ回路にラッチされたデータに基づいて信号ラインへの階調信号を生成して出力する信号ライン駆動回路（１５）と、生成された前記内部タイミング信号に基づいて走査ラインを駆動するための走査駆動信号を出力するパネルインタフェース回路（１６）と、前記階調信号の階調電圧を生成する階調電圧生成回路（１７）とを含む。前記第２回路は、前記階調電圧よりも高電圧である前記走査駆動信号の走査駆動電圧をチャージポンプ動作によって生成する走査駆動電圧生成回路（１８）を含む。
【００２９】
これによれば、チャージポンプによって走査駆動電圧を生成する回路の動作再開を、階調電圧を生成する回路よりも早めることができる。
【００３０】
〔８〕<<表示動作の停止>>
項７において、前記入力インタフェース回路における表示動作の停止は、伝送速度が遅くされる低消費電力モードである。前記処理回路における表示動作の停止は、前記表示データに対する必要なデータ処理の停止である。前記ラッチ回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値ラッチ又はラッチ動作の停止とされる。前記信号ライン駆動回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値出力動作又は階調信号の出力動作停止とされる。前記階調電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった階調電圧生成動作の停止又は階調電圧生成動作の継続とされる。パネルインタフェース回路における表示動作の停止は走査駆動信号の出力動作停止とされる。走査駆動電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった昇圧動作停止又は昇圧クロック周波数の低下とされる。
【００３１】
これによれば、表示動作の停止が指示されたときに停止の態様をコントロールレジスタの設定によって選択応することができるから、表示ドライバが表示制御の対象とする表示パネルの性能や機能に応じた低消費電力制御が可能になる。
【００３２】
〔９〕<<表示システム>>
表示システムは、項６記載の表示ドライバ（１Ａ）と、酸化物半導体を用いたスイッチ素子に液晶表示素子が直列接続された画素がマトリクス状に配置され、前記スイッチ素子の選択端子に、前記パネルインタフェース回路から出力される走査駆動信号を受け取る走査線が結合され、前記スイッチ素子の信号端子に前記表示ドライバの前記信号線駆動回路から出力される階調信号を受け取る信号ラインが結合された表示パネル（２）と、前記入力インタフェース回路に同期信号及び表示データを出力すると共に制御コマンドの出力が可能なマイクロコンピュータ（３Ａ）とを含む。前記マイクロコンピュータは、前記表示パネルに静止画データの表示を行うとき、前記表示パネルの液晶素子が保持する階調信号をリフレッシュすべきインターバル毎に、前記制御コマンドを第１状態として前記表示ドライバへの静止画データの供給を停止し、供給停止後に前記制御コマンドを第２状態にしてから第３状態に遷移した後で静止画データの供給を再開する。
【００３３】
これによれば、低リーク表示パネルに静止画を表示するとき表示ドライバと共にマイクロコンピュータについても低消費電力を図ることができる。結果として、低リーク表示パネルを用いる表示システム全体の電力消費量を低減することができる。
【００３４】
〔１０〕<<マイクロコンピュータ>>
マイクロコンピュータ（３Ａ）は、同期信号及び表示データを出力すると共に制御コマンド（ＣＭＤａ）の出力が可能な出力インタフェース回路（３０Ａ）と、前記出力インタフェース回路の出力動作を制御する制御回路（３１Ａ）とを含む。前記制御回路は、所定のインターバル毎に、前記制御コマンドを第１状態として前記出力インタフェース回路からの静止画データの出力を停止し、出力停止後に前記制御コマンドを第２状態にしてから第３状態に遷移した後で静止画データの供給を再開する、動作を繰返すことによって、表示パネルの液晶素子が保持する階調信号を前記所定インターバルでリフレッシュ可能とする。
【００３５】
これによれば、表示ドライバを介して低リーク表示パネルに静止画を表示するとき、マイクロコンピュータが表示データを送信する動作に要する消費電力を低減することができる。
【００３６】
〔１１〕<<表示イネーブルコマンド対応の第３形態の表示ドライバ>>
表示ドライバ（１Ｂ）は、同期信号及び表示データを入力すると共にコマンド入力が可能な入力インタフェース回路（１０Ｂ）と、前記同期信号に同期して内部タイミング信号を生成するタイミング発生回路（１１Ｂ）と、前記入力インタフェース回路から入力した表示データを用いて表示パネルの走査ラインに供給する信号と信号ラインに供給する信号を生成して出力する、前記内部タイミング信号で制御される表示動作を行う第１回路（１２〜１７）及び第２回路（１８）と、を含む。前記第２回路は第１回路に比べて回路の動作停止から動作可能になるまでの活性化時間が長くされる回路を有する。前記タイミング発生回路は前記入力インタフェース回路から入力された制御コマンド（ＣＭＤｂ）を受け取って、前記制御コマンドの第１状態に応答して前記入力インタフェース回路、前記第１回路及び第２回路の表示動作を停止させ、前記制御コマンドの第２状態に応答して前記第１回路及び第２回路の表示動作を再開させる。前記制御コマンドの第２状態に応答する前記第２回路の表示動作の開始タイミングは、前記制御コマンドの第２状態に応答する前記入力インタフェース回路及び第１回路の表示動作の開始タイミングよりも所定時間だけ早くされる。
【００３７】
これによれば、表示ドライバはコマンドによる指示に従って表示動作を停止するから、低リーク表示パネルのリフレッシュインターバルに着目した低消費電力の実現に資することできる。チェックサムを採用した場合のような不都合はない。コマンドの入力は表示データを入力する入力インタフェース回路から入力するから、帰線期間のように表示データの入力休止期間にコマンドを入力しなければならないという制限があるが、イネーブル信号の場合のように信号線や外部端子の追加を必要としない。さらに、第１回路と第２回路の表示動作の再開タイミングは表示ドライバが決めるから、表示ドライバへのコマンド出力処理の負担が項６に比べて軽減される。
【００３８】
〔１２〕<<第１回路及び第２回路の具体例>>
項１１において、前記第１回路は、前記入力インタフェース回路から入力した表示データに対する必要なデータ処理を行う処理回路（１２，１３）と、前記処理回路で処理されたデータを走査ライン単位でラッチするラッチ回路（１４）と、前記ラッチ回路にラッチされたデータに基づいて信号ラインへの階調信号を生成して出力する信号ライン駆動回路（１５）と、生成された前記内部タイミング信号に基づいて走査ラインを駆動するための走査駆動信号を出力するパネルインタフェース回路（１６）と、前記階調信号の階調電圧を生成する階調電圧生成回路（１７）とを含む。前記第２回路は、前記階調電圧よりも高電圧である前記走査駆動信号の走査駆動電圧をチャージポンプ動作によって生成する走査駆動電圧生成回路（１８）を含む。
【００３９】
これによれば、チャージポンプによって走査駆動電圧を生成する回路の動作再開を、階調電圧を生成する回路よりも早めることができる。
【００４０】
〔１３〕<<表示動作の停止>>
項１２において、前記入力インタフェース回路における表示動作の停止は、伝送速度が遅くされる低消費電力モードである。前記処理回路における表示動作の停止は、前記表示データに対する必要なデータ処理の停止である。前記ラッチ回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値ラッチ又はラッチ動作の停止とされる。前記信号ライン駆動回路における表示動作の停止は、コントロールレジスタの設定にしたがった全ビット固定値出力動作又は階調信号の出力動作停止とされる。前記階調電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった階調電圧生成動作の停止又は階調電圧生成動作の継続とされる。パネルインタフェース回路における表示動作の停止は走査駆動信号の出力動作停止とされる。走査駆動電圧生成回路における表示動作の停止は、コントロールレジスタの設定にしたがった昇圧動作停止又は昇圧クロック周波数の低下とさる。
【００４１】
これによれば、表示動作の停止が指示されたときに停止の態様をコントロールレジスタの設定によって選択することができるから、表示ドライバが表示制御の対象とする表示パネルの性能や機能に応じた低消費電力制御が可能になる。
【００４２】
〔１４〕<<表示システム>>
表示システムは、項１１記載の表示ドライバ（１Ｂ）と、酸化物半導体を用いたスイッチ素子に液晶表示素子が直列接続された画素がマトリクス状に配置され、前記スイッチ素子の選択端子に、前記パネルインタフェース回路から出力される走査駆動信号を受け取る走査線が結合され、前記スイッチ素子の信号端子に前記表示ドライバの前記信号線駆動回路から出力される階調信号を受け取る信号ラインが結合された表示パネル（２）と、前記入力インタフェース回路に同期信号及び表示データを出力すると共に制御コマンド（ＣＭＤｂ）の出力が可能なマイクロコンピュータ（３Ｂ）と有する。前記マイクロコンピュータは、前記表示パネルに静止画データの表示を行うとき、前記表示パネルの液晶素子が保持する階調信号をリフレッシュすべきインターバル毎に、前記制御コマンドを第１状態として前記表示ドライバへの静止画データの供給を停止し、供給停止後に前記制御コマンドを第２状態にしてから前記第２回路が動作可能にされた後のタイミングで静止画データの供給を再開する。
【００４３】
これによれば、低リーク表示パネルに静止画を表示するとき表示ドライバと共にマイクロコンピュータについても低消費電力を図ることができる。結果として、低リーク表示パネルを用いる表示システム全体の電力消費量を低減することができる。
【００４４】
〔１５〕<<マイクロコンピュータ>>
マイクロコンピュータは、同期信号及び表示データを出力すると共に制御コマンド（ＣＭＤｂ）の出力が可能な出力インタフェース回路（３０Ｂ）と、前記出力インタフェース回路の出力動作を制御する制御回路（３１Ｂ）とを含む。前記制御回路は、所定のインターバル毎に、前記制御コマンドを第１状態として前記出力インタフェース回路からの静止画データの出力を停止し、出力停止後に前記制御コマンドを第２状態にしてから静止画データの供給を再開する、動作を繰返すことによって、表示パネルの液晶素子が保持する階調信号を前記所定インターバルでリフレッシュ可能とする。
【００４５】
これによれば、表示ドライバを介して低リーク表示パネルに静止画を表示するとき、マイクロコンピュータが表示データを送信する動作に要する消費電力を低減することができる。
【００４６】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００４７】
<<イネーブル信号対応の第１形態の表示ドライバ>>
図１にはイネーブル信号対応の第１形態の表示ドライバを用いた表示システムが例示される。
【００４８】
表示システムは、表示ドライバの一例である液晶表示ドライバ（ＬＣＤＤＲＶ）１、表示パネルの一例である低リーク液晶表示パネル（ＰＮＬ）２、及びホストプロセッサの一例であるマイクロコンピュータ（ＭＣＵ）３を有する。
【００４９】
低リーク液晶表示パネル２は、図３に例示されるように、酸化物半導体を用いたスイッチ素子２０に液晶表示素子２１と容量素子２２の一方の電極が結合され、液晶表示素子２１と容量素子２２の他方の電極はコモン電極ＣＬｘに接続されて一つの画素（サブピクセル）２３が形成され、表示画面サイズに応じた数の画素がマトリクス状に配置されている。前記スイッチ素子２０の選択端子には行単位で走査駆動信号を受け取る走査線ＧＬｍが結合され、前記スイッチ素子２０の信号端子には列単位で階調信号を受け取る信号ラインＳＬｉが結合される。容量素子２２は階調信号で与えられる電荷を蓄積してその両端の電圧を液晶表示素子２１に印加し、液晶表示素子２１はその印加電圧に応じてバックライトの透過率を維持する。容量素子２２の蓄積電荷は酸化物半導体を用いたスイッチ素子２０のオフ状態によって保持され、その保持時間はＴＦＴトランジスタを用いた場合に比べて格段に長い。したがって、静止画表示するとき毎フレーム階調信号による画素２３のリフレッシュを必要としない。
【００５０】
液晶表示ドライバ１は、入力インタフェース回路としてのシリアル入力インタフェース回路（ＭＩＰＩ−ＤＳＩ・ＲＸ）１０、タイミング発生回路１１、データ演算回路（ＤＴＣＬ）１２、画像処理回路（ＣＡＢＣ／ＳＲＥ／ＣＥ）１３、データラッチ回路（ＤＬ）１４、信号ライン駆動回路（ＳＲＣＤＲＶ）１５、パネルインタフェース回路（ＰＮＬＩＦ）１６、階調電圧生成回路（ＶＬＴＧＧ）１７、及び走査駆動電圧生成回路（ＤＣＤＣ）１８を有する。
【００５１】
シリアル入力インタフェース回路１０は、特に制限されないが、ここではＭＩＰＩ（Mobile Industry Processor Interface）規格の内のディスプレイとのインタフェースを規定したＤＳＩ（Display Serial Interface）の規格に準拠する受信用の回路である。この規格に準拠したシリアル入力インタフェース回路１０は、２種類の伝送モードとして、例えばローパワー（ＬＰ）モードとハイスピード（ＨＳ）モードとがあり、表示データのようなストリームデータの伝送には主にＨＳモードを用い、伝送速度を要しないコマンドなどの伝送には主にＬＰモードを用いる。ＨＳモードにおける伝送速度は例えば８０Ｍｂｐｓ〜１．５Ｇｂｐｓ、ＬＰモードでの伝送速度は例えば１０Ｍｂｐｓ以下である。シリアル入力インタフェース回路１０には表示フレーム単位で同期信号としてのフレーム同期データと共に表示データが供給される。フレーム同期データは垂直同期信号のような同期データであり、同期信号の一例である。フレーム同期データが供給される帰線期間にはコマンドの供給も可能にされる。
【００５２】
データ演算回（ＤＴＣＬ）１２はシリアル入力インタフェース回路１０から入力された表示データについてレジスタ設定に応じた演算処理を行う。例えばシリアル入力インタフェース回路１０からバイト単位で供給された表示データを２４ビット単位のデータにフォーマット変換する。
【００５３】
画像処理回路（ＣＡＢＣ／ＳＲＥ／ＣＥ）１３は、データ演算回路１２から供給された表示データに対して、バックライトの制御（ＣＡＢＣ）、外光センサのセンス情報に基づて視認性を上げる制御（ＳＲＥ）、そして、色調調整の演算（ＣＥ）、を行う。
【００５４】
データラッチ回路（ＤＬ）１４は、走査線駆動タイミングに同期して１走査ライン分の表示データを順次切替えて保持するデータバッファである。
【００５５】
階調電圧生成回路（ＶＬＴＧＧ）１７は、例えば２５６階調に対応する場合は５Ｖのような電源電圧を用いてＶ０〜Ｖ２５５通りの階調電圧を抵抗分圧回路等を用いて生成する。５Ｖのような電源電圧は外部から直接供給される電源であってもよいし、或いは３．３Ｖのような外部電源をスイッチングレギュレータのような内部昇圧回路で昇圧して生成した電圧であってもよい。
【００５６】
信号ライン駆動回路（ＳＲＣＤＲＶ）１５は、データラッチ回路１４にラッチされた表示データに基づいて信号ライン毎に上記階調電圧を選択して階調信号を出力する。
【００５７】
走査駆動電圧生成回路（ＤＣＤＣ）１８は、走査駆動電圧をチャージポンプ動作によって生成する。例えば３．３Ｖのような外部電源をチャージポンプ動作によってＶＧＨ＝２０Ｖ／ＶＧＬ＝−２０Ｖのような高圧の走査駆動電圧を生成する。走査駆動電圧は低リーク液晶表示パネルにおいて走査ラインを駆動する回路の電源として利用される。
【００５８】
パネルインタフェース回路（ＰＮＬＩＦ）１は、走査ラインを駆動するためのタイミング信号であるパネル制御信号と走査駆動電圧を出力する。パネル制御信号は走査駆動電圧を順次印加する低リーク液晶表示パネルのゲート線を選択するためのタイミング信号である。
【００５９】
タイミング発生回路１１は、液晶表示ドライバ１内部の各種タイミング信号４０を生成する。タイミング信号の生成には、マイクロコンピュータ３からシリアル入力インタフェース回路１０を介して供給されるコマンド、表示データと共にシリアル入力インタフェース回路１０に入力されたたフレーム同期データ、及びマイクロコンピュータ３から供給されるイネーブル信号としての休止駆動イネーブル信号５０を参照する。
【００６０】
休止駆動イネーブル信号５０は、例えばレベル信号であり、ハイレベルで表示動作を指示し、ローレベルで表示動作の停止を指示する。表示動作の停止の内容は内部回路に応じて異なる。
【００６１】
シリアル入力インタフェース回路１０における表示動作の停止は、伝送速度が遅くされる低消費電力モードとしてのＬＰモードである。
【００６２】
前記データ演算回路１２及び画像処理回路１３における表示動作の停止は、前記表示データに対する必要なデータ処理の停止である。
【００６３】
データラッチ回路１４における表示動作の停止は、第１のコントロールレジスタの設定にしたがった全ビット固定値（例えばＶ０のデータ値、Ｖ２５５のデータ値）のラッチ又はラッチ動作の停止とされる。
【００６４】
前記信号ライン駆動回路１５における表示動作の停止は、前記第１のコントロールレジスタの設定にしたがった全ビット固定値（例えばＶ０又はＶ２５５）の出力動作又は階調信号の出力動作停止（グランドレベルの出力）とされる。データラッチ回路１４が全ビット固定値出力であれば同じく固定値出力、データラッチ回路１４がラッチ動作停止であれば出力動作停止とされる。
【００６５】
前記階調電圧生成回路における表示動作の停止は、第１のコントロールレジスタの設定にしたがった階調電圧生成動作の停止又は階調電圧生成動作の継続とされる。データラッチ回路１４が全ビット固定値出力であれば階調電圧の生成が継続され、データラッチ回路１４がラッチ動作停止であれば階調電圧生成動作の停止とされる。
【００６６】
パネルインタフェース回路における表示動作の停止は、第２のコントロールレジスタの設定に従った走査駆動電圧及びパネル制御信号の出力動作停止、又はパネル制御信号の出力動作停止とされる。
【００６７】
走査駆動電圧生成回路における表示動作の停止は、第２のコントロールレジスタの設定にしたがった昇圧動作停止（若しくは昇圧クロック周波数の低下）、又は昇圧動作の継続とされる。第２のコントロールレジスタの設定に従った走査駆動電圧の出力停止に従って昇圧動作停止（若しくは昇圧クロック周波数低下）される。
【００６８】
第１のコントロールレジスタ及び第２のコントロールレジスタは、特に制限されないが、タイミング発生回路１１又はシリアル入力インタフェース回路１０が保有し、マイクロコンピュータ３によってプログラマブルに設定可能にされる。設定データは夫々に対応する内部回路に供給される。
【００６９】
タイミング発生回路１１は上記表示動作の停止を制御するための内部タイミング信号として第１タイミング信号４１及び第２タイミング信号を生成する。第１タイミング信号４１は、シリアル入力インタフェース回路１０、データ演算回１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、及び階調電圧生成回路１７に供給される。第２タイミング信号４２は走査駆動電圧生成回路１８に供給される。ここでは、第１タイミング信号４１が供給される、シリアル入力インタフェース回路１０、データ演算回１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、及び階調電圧生成回路１７を、第１回路の一例とする。第２タイミング信号４２が供給される走査駆動電圧生成回路１８を第２回路の一例とする。前記第２回路は第１回路に比べて回路の動作停止から動作可能になるまでの活性化時間が長くされる回路を有する回路ブロックであり、チャージポンプ動作によって走査駆動電圧を生成する走査駆動電圧生成回路１８が、当該活性化時間が相対的に長い回路とされる。
【００７０】
タイミング発生回路１１は外部のマイクロコンピュータ３からイネーブル信号５０を入力し、前記イネーブル信号５０の非活性状態（例えばローレベル）に応答して第１タイミング信号４１によって、シリアル入力インタフェース回路１０、データ演算回１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、及び階調電圧生成回路１７の表示動作を停止させ、且つ第２タイミング制御信号４２によって走査駆動電圧生成回路１８の表示動作を停止させる。また、タイミング制御回路１１は前記イネーブル信号５０が活性状態（例えばハイレベル）にされると、先ず第２タイミング制御信号４２によって走査駆動電圧生成回路１８の表示動作を再開させ、所定時間（Ｔｄ）遅れて、第１タイミング信号４１によりシリアル入力インタフェース回路１０、データ演算回１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、及び階調電圧生成回路１７の表示動作を再開させる。所定時間Ｔｄとは、前記第２回路と第１回路との間における回路の動作停止から動作可能になるまでの活性化時間の差以上の時間である。タイミング発生回路１１によるタイミング信号４１，４２を用いた動作を休止駆動とも称する。
【００７１】
マイクロコンピュータ３は、ＣＰＵ３１を有し、ＣＰＵ３１が内部バス３５を介してアクセス可能な出力インタフェース回路としてのシリアル出力インタフェース回路（ＭＩＰＩ−ＤＳＩ・ＴＸ）３０、ＲＡＭ３２、ＲＯＭ３４、及び入出力ポート（Ｉ／Ｏ）３３などを有して成る。ＣＰＵ３１はプログラムを保有するＲＯＭ３２から命令をフェッチして実行することにより、シリアル出力インタフェース回路３０、ＲＡＭ３２、ＲＯＭ３４、及び入出力ポート３３などの動作を制御する。シリアル出力インタフェース回路３０は上記ＭＩＰＩのＤＳＩ規格に準拠する送信用回路であり、ＣＰＵ３１の制御に基づいてシリアルインタフェース１０に向けてフレーム同期データと共に表示データをシリアル出力する。帰線期間にはコマンド送信も可能にされる。入出力ポート３３はＣＰＵ３１の設定に従って外部入出力インタフェース動作を行う。イネーブル信号５０の出力は入出力ポート３３が行う。ＲＡＭ３２はＣＰＵ３１のワーク領域などに用いられ、ＲＯＭ３４はＣＰＵのプログラムなどが格納される。
【００７２】
ＣＰＵ３１は、低リーク液晶表示パネル２に静止画データの表示を行うとき、当該表示パネル２の液晶素子が保持する階調信号をリフレッシュすべきインターバル（リフレッシュインターバス）毎に、イネーブル信号５０を非活性状態としてシリアル出力インタフェース回路３０からの静止画データの出力を停止し、その後、前記イネーブル信号５０を活性状態にしてから静止画データの出力を再開する、動作を繰返す。これによって、表示パネルの液晶素子が保持する階調信号を前記所定インターバルでリフレッシュ可能とする。前記イネーブル信号５０を活性状態にしてから静止画データの出力を再開するまでの時間は、前記イネーブル信号５０を活性状態にしてから前記第２回路が動作可能にされた後のタイミングとなる、上記所定時間である。
【００７３】
図２には低リーク液晶表示パネル２に対する液晶表示ドライバ１による表示動作タイミングが例示される。ＶＳＹＮＣはフレーム同期データによる垂直同期信号を示し、ＨＳＹＮＣは水平同期信号を意味する。
【００７４】
ＣＰＵ３１は、前記低リーク液晶表示パネル２に静止画データを表示するとき、低リーク液晶表示パネル２のリフレッシュインターバル毎に、イネーブル信号５０をローレベルの非活性状態とするとし、シリアル出力インタフェース回路３０からの静止画データの出力を停止する（ｔ０）。シリアル出力インタフェース回路３０は時刻ｔ０にＬＰモードにされる。
【００７５】
イネーブル信号５０を受けるタイミング発生回路１１はそのローレベルへの非活性状態（ｔ０）に応答して、その制御態様を表示動作から休止駆動に移行し、シリアル入力インタフェース回路１０をＬＰノードとし、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、階調電圧生成回路１７、及び走査駆動電圧生成回路１８を前記表示動作停止状態に遷移させる。図２では信号ライン駆動回路１５及びパネルインタフェース回路１６の出力はグランドレベル（ＧＮＤ）に遷移される場合を一例とし、走査駆動電圧生成回路１８は昇圧動作停止状態とされる。
【００７６】
ＣＰＵ３１はタイマ制御などによってリフレッシュインターバルの終わりを認識すると、前記イネーブル信号５０を活性状態に変化させる（ｔ１）。これを受けるタイミング発生回路１１はそのハイレベルへの活性状態（ｔ１）に応答して、休止駆動から表示動作にその制御態様を移行し、先ず走査駆動電圧生成回路１８の昇圧動作を再開させる。タイミング発生回路１１は時刻ｔ１から上記所定時間Ｔｄを経過したタイミング（ｔ２）で、シリアル入力インタフェース回路１０をＨＳモードとし、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、及び階調電圧生成回路１７を前記表示動作に遷移させる。
【００７７】
これによって時刻ｔ０からｔ２までの表示データＡについての３表示フレーム期間にはマイクロコンピュータ３は表示データの出力停止による低消費電力が実現され、液晶表示ドライバ１は上記第１回路及び第２回路の表示動作の停止による低消費電力が実現される。次の静止画データＢについても時刻２からｔ３まで表示動作が行われた後に時刻ｔ３からｔ５まで表示動作が停止されることによって低消費電力が実現される。したがって、低リーク液晶表示パネル２の低消費電力特性を生かしてマイクロコンピュータ３及び液晶表示ドライバ１を含む表示システム全体における低消費電力を促進することができる。
【００７８】
特に、マイクロコンピュータ３は帰線期間を利用したコマンドの代わりにイネーブル信号５０を用いて表示動作とその停止の指示を行うから、その指示可能なタイミングが帰線期間に限定されず、表示状態や表示態様との関係で表示動作の停止制御のタイミングに対する融通性を増すことができる。
【００７９】
さらに、表示動作の停止から動作再開までに時間がかかるチャージポンプ動作を伴う回路１８の動作再開タイミングをその他の回路の得動作再開タイミングよりも早めるから、動作再開までに無駄な待ち時間も発生しない。
【００８０】
また、走査駆動電圧生成回路１８のように先に動作を再開させる回路の動作再開をイネーブル信号５０の活性化に応答させ、その他の回路の動作再開タイミングは液晶ドライバ１の仕様に従って決定されるから、マイクロコンピュータ３はその使用に従った所定時間を表示データの出力再開タイミングを規定する制御パラメータとして用いるだけでよい。ｔ１、ｔ２、ｔ３の３か所のタイミングをマイクロコンピュータ３で制御しようとすればイネーブル信号５０の変化を複雑に制御しなければならなかったり、その信号ビット数を２ビットに増やしたりするという、制御の負担が増えてしまう。
【００８１】
<<イネーブル信号対応の第２形態の表示ドライバ>>
図４にはイネーブル信号対応の第２形態の表示ドライバを用いた表示システムが例示される。図４に示される表示システムは、表示ドライバとしての液晶表示ドライバ（ＬＣＤＤＲＶ）１Ａ、表示パネルとしての低リーク液晶表示パネル（ＰＮＬ）２、及びホストプロセッサとしてのマイクロコンピュータ（ＭＣＵ）３Ａを有する。
【００８２】
液晶表示ドライバ１Ａは、シリアル入力インタフェース回路（ＭＩＰＩ−ＤＳＩ・ＲＸ）１０Ａ、タイミング発生回路１１Ａ、データ演算回路（ＤＴＣＬ）１２、画像処理回路（ＣＡＢＣ／ＳＲＥ／ＣＥ）１３、データラッチ回路（ＤＬ）１４、信号ライン駆動回路（ＳＲＣＤＲＶ）１５、パネルインタフェース回路（ＰＮＬＩＦ）１６、階調電圧生成回路（ＶＬＴＧＧ）１７、走査駆動電圧生成回路（ＤＣＤＣ）１８及びコマンドレジスタ（ＣＲＥＧ）１９を有する。
【００８３】
図１の液晶表示ドライバ１とは以下の点が相違する。すなわち、タイミング発生回路１１Ａはマイクロコンピュータ３Ａからイネーブル信号５０を受け取らず、帰線期間などでマイクロコンピュータ３Ａがシリアル入力インタフェース回路１０Ａに発行した制御コマンドＣＭＤａをコマンドレジスタ１９が受け取り、コマンドレジスタ１９にセットされた制御コマンドＣＭＤａに基づいてタイミング発生回路１１Ａが第１タイミング信号４１及び第２タイミング信号４２を生成する。タイミング発生回路１１Ａは受け取った制御コマンドＣＭＤａが第１状態であるとき（例えば第１の値を有するとき）、これに応答してシリアル入力インタフェース回路１０Ａ、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、階調電圧生成回路１７、及び走査駆動電圧生成回路１８の表示動作を停止させる。次に受け取った制御コマンドＣＭＤａが第２状態のとき（例えば第２の値を有するとき）、これに応答して第２回路としての走査駆動電圧生成回路１８の表示動作を再開させる。次いで受け取った制御コマンドＣＭＤａが第３状態のとき（例えば第３の値を有するとき）、これに応答してシリアル入力インタフェース回路１０Ａ、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、及び階調電圧生成回路１７の表示動作を再開させる。表示動作の停止及び再開の意義は図１に基づく説明と変わりない。液晶表示ドライバ１Ａのそのほかの構成は図１と同様であり、同一機能を有する回路にはそれと同一参照符号を付してその詳細な説明を省略する。
【００８４】
マイクロコンピュータ３ＡはＣＰＵ３１Ａを有し、ＣＰＵ３１が内部バス３５を介してアクセス可能なシリアル出力インタフェース回路（ＭＩＰＩ−ＤＳＩ・ＴＸ）３０Ａ、ＲＡＭ３２、ＲＯＭ３４Ａ、及び入出力ポート（Ｉ／Ｏ）３３Ａなどを有して成る。ＣＰＵ３１Ａはプログラムを保有するＲＯＭ３２Ａから命令をフェッチして実行することにより、シリアル出力インタフェース回路３０Ａ、ＲＡＭ３２、ＲＯＭ３４Ａ、及び入出力ポート３３Ａなどの動作を制御する。シリアル出力インタフェース回路３０Ａは上記ＭＩＰＩのＤＳＩ規格に準拠する送信用回路であり、ＣＰＵ３１Ａの制御に基づいてシリアルインタフェース１０Ａに向けてフレーム同期データと共に表示データをシリアル出力する。帰線期間には上記制御コマンドの送信も可能にされる。入出力ポート３３ＡはＣＰＵ３１Ａの設定に従って外部入出力インタフェース動作を行うが、イネーブル信号５０の出力機能は備えていない。
【００８５】
前記マイクロコンピュータ３Ａにおいて、ＲＯＭ３４Ａのプログラムを実行するＣＰＵ３１Ａは、低リーク液晶表示パネル２に静止画の表示を行うとき、前記低リーク液晶表示パネル２のリフレッシュインターバル毎に、制御コマンドＣＭＤａを第１状態として前記シリアル出力インタフェース回路３０Ａからの静止画データの出力を停止し、出力停止後に前記制御コマンドＣＭＤａを第２状態とし、それから前記所定時間Ｔｄの経過後に、制御コマンドＣＭＤａを第３状態に遷移した後で静止画データの供給を再開する。この動作を繰返すことによって、低リーク液晶表示パネル２の液晶素子が保持する階調信号を上記リフレッシュインターバルでリフレッシュ可能とする。マイクロコンピュータ３Ａのそのほかの構成は図１と同様であり、同一機能を有する回路にはそれと同一参照符号を付してその詳細な説明を省略する。
【００８６】
図５には低リーク液晶表示パネル２に対する液晶表示ドライバ１Ａによる表示動作タイミングが例示される。ＶＳＹＮＣはフレーム同期データによる垂直同期信号を示し、ＨＳＹＮＣは水平同期信号を意味する。
【００８７】
ＣＰＵ３１Ａは、前記低リーク液晶表示パネル２に静止画データを表示するとき、低リーク液晶表示パネル２のリフレッシュインターバル毎に、第１の値の制御コマンドＣＭＤａ（休止駆動Ｏｎの制御コマンド）をシリアル出力インタフェース回路３０Ａに発行させ、シリアル出力インタフェース回路３０Ａからの静止画データの出力を停止する（ｔ０）。第１の値の制御コマンドＣＭＤａの発行は帰線期間で行われ、シリアル出力インタフェース回路３０Ａは時刻ｔ０にＬＰモードにされる。
【００８８】
第１の値の制御コマンドＣＭＤａ（休止駆動Ｏｎの制御コマンド）を受けるタイミング発生回路１１Ａは当該コマンドに応答してその制御態様を表示動作から休止駆動に移行し（ｔ０）、シリアル入力インタフェース回路１０ＡをＬＰノードとし、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、階調電圧生成回路１７、及び走査駆動電圧生成回路１８を前記表示動作停止状態に遷移させる。図５では図２と同様に信号ライン駆動回路１５及びパネルインタフェース回路１６の出力はグランドレベル（ＧＮＤ）に遷移される場合を一例とし、走査駆動電圧生成回路１８は昇圧動作停止状態とされる。
【００８９】
ＣＰＵ３１Ａはタイマ制御などによってリフレッシュインターバルが終了する所定時間（Ｔｄ）前まで達したことを認識すると、ＬＰモードのシリアル出力回路３０Ａに第２の値の制御コマンドＣＭＤａ（ＤＣＤＣ解除の制御コマンド）を発行させる（ｔ１）。これを受けるタイミング発生回路１１Ａは当該第２の値の制御コマンドＣＭＤａに応答して、休止駆動から表示動作にその制御態様を移行し（ｔ１）、先ず走査駆動電圧生成回路１８の昇圧動作を再開させる。更にＣＰＵ３１Ａはタイマ制御などによって時刻ｔ１から所定時間Ｔｄの経過を認識すると、シリアル出力回路３０Ａに第３の値の制御コマンドＣＭＤａ（休止駆動Ｏｆｆコマンド）を発行させる（ｔ２）。これを受けるタイミング発生回路１１Ａはシリアル入力インタフェース回路１０ＡをＨＳノードとし、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、及び階調電圧生成回路１７を前記表示動作に遷移させる。
【００９０】
これによって時刻ｔ０からｔ２までの表示データＡについての３表示フレーム期間にはマイクロコンピュータ３Ａは表示データの出力停止による低消費電力が実現され、液晶表示ドライバ１Ａは上記第１回路及び第２回路の表示動作の停止による低消費電力が実現される。次の静止画データＢについても時刻ｔ２からｔ３まで表示動作が行われた後で時刻ｔ３からｔ５までの表示動作の停止が行われることによって低消費電力が実現される。したがって、低リーク液晶表示パネル２の低消費電力特性を生かしてマイクロコンピュータ３Ａ及び液晶表示ドライバ１Ａを含む表示システム全体における低消費電力を促進することができる。
【００９１】
特に、マイクロコンピュータ３Ａは第２の値の制御コマンド及び第３の値の制御コマンドの発行をＬＰモードのシリアル出力回路３０Ａ及びシリアル入力インタフェース回路１０Ａを用いて伝達でき、全ての制御コマンドの発行タイミングが帰線期間に限定されず、表示状態や表示態様との関係で表示動作の停止制御のタイミングに対するある程度の融通性を得ることができる。
【００９２】
さらに、表示動作の停止から動作再開までに時間がかかるチャージポンプ動作を伴う回路１８の動作再開タイミングをその他の回路の得動作再開タイミングよりも早めるから、動作再開までに無駄な待ち時間も発生しない。
【００９３】
また、時刻ｔ１、ｔ２、ｔ３の３か所のタイミングをマイクロコンピュータ３のソフトウェアで自由に制御することができ、図１に比べてソフトウェア制御の負担は増えるが制御の自由度を増すことができる。
【００９４】
<<イネーブル信号対応の第３形態の表示ドライバ>>
図６にはイネーブル信号対応の第３形態の表示ドライバを用いた表示システムが例示される。図６に示される表示システムは、表示ドライバとしての液晶表示ドライバ（ＬＣＤＤＲＶ）１Ｂ、表示パネルとしての低リーク液晶表示パネル（ＰＮＬ）２、及びホストプロセッサとしてのマイクロコンピュータ（ＭＣＵ）３Ｂを有する。
【００９５】
液晶表示ドライバ１Ｂは、シリアル入力インタフェース回路（ＭＩＰＩ−ＤＳＩ・ＲＸ）１０Ｂ、タイミング発生回路１１Ｂ、データ演算回路（ＤＴＣＬ）１２、画像処理回路（ＣＡＢＣ／ＳＲＥ／ＣＥ）１３、データラッチ回路（ＤＬ）１４、信号ライン駆動回路（ＳＲＣＤＲＶ）１５、パネルインタフェース回路（ＰＮＬＩＦ）１６、階調電圧生成回路（ＶＬＴＧＧ）１７、走査駆動電圧生成回路（ＤＣＤＣ）１８及びコマンドレジスタ（ＣＲＥＧ）１９を有する。
【００９６】
図４の液晶表示ドライバ１とは以下の点が相違する。すなわち、帰線期間などでマイクロコンピュータ３Ｂがシリアル入力インタフェース回路１０Ｂに発行した制御コマンドＣＭＤｂをコマンドレジスタ１９が受け取り、コマンドレジスタ１９にセットされた制御コマンドＣＭＤｂに基づいてタイミング発生回路１１Ｂが第１タイミング信号４１及び第２タイミング信号４２を生成する。タイミング発生回路１１Ａは受け取った制御コマンドＣＭＤｂが第１状態であるとき（例えば第１の値を有するとき）、これに応答してシリアル入力インタフェース回路１０Ｂ、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、階調電圧生成回路１７、及び走査駆動電圧生成回路１８の表示動作を停止させる。次に受け取った制御コマンドＣＭＤｂが第２状態のとき（例えば第２の値を有するとき）、これに応答して第２回路としての走査駆動電圧生成回路１８の表示動作を再開させる。この後、タイミング発生回路１１Ｂは前記所定時間Ｔｄの経過を待ってシリアル入力インタフェース回路１０Ｂ、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、及び階調電圧生成回路１７の表示動作を再開させる。表示動作の停止及び再開の意義は図１に基づく説明と変わりない。液晶表示ドライバ１Ｂのそのほかの構成は図１と同様であり、同一機能を有する回路にはそれと同一参照符号を付してその詳細な説明を省略する。
【００９７】
マイクロコンピュータ３ＢはＣＰＵ３１Ｂを有し、ＣＰＵ３１が内部バス３５を介してアクセス可能なシリアル出力インタフェース回路（ＭＩＰＩ−ＤＳＩ・ＴＸ）３０Ｂ、ＲＡＭ３２、ＲＯＭ３４Ｂ、及び入出力ポート（Ｉ／Ｏ）３３Ａなどを有して成る。ＣＰＵ３１Ｂはプログラムを保有するＲＯＭ３２Ｂから命令をフェッチして実行することにより、シリアル出力インタフェース回路３０Ｂ、ＲＡＭ３２、ＲＯＭ３４Ｂ、及び入出力ポート３３Ａなどの動作を制御する。シリアル出力インタフェース回路３０Ａは上記ＭＩＰＩのＤＳＩ規格に準拠する送信用回路であり、ＣＰＵ３１Ｂの制御に基づいてシリアルインタフェース１０Ｂに向けてフレーム同期データと共に表示データをシリアル出力する。帰線期間には上記制御コマンドＣＭＤｂの送信も可能にされる。入出力ポート３３ＡはＣＰＵ３１Ｂの設定に従って外部入出力インタフェース動作を行うが、イネーブル信号５０の出力機能は備えていない。
【００９８】
前記マイクロコンピュータ３Ｂにおいて、ＲＯＭ３４ Ｂのプログラムを実行するＣＰＵ３１Ｂは、低リーク液晶表示パネル２に静止画の表示を行うとき、前記低リーク液晶表示パネル２のリフレッシュインターバル毎に、制御コマンドＣＭＤｂを第１状態として前記シリアル出力インタフェース回路３０Ｂからの静止画データの出力を停止し、出力停止後に前記制御コマンドＣＭＤｂを第２状態とし、それから前記所定時間Ｔｄの経過後に、静止画データの供給を再開する。この動作を繰返すことによって、低リーク液晶表示パネル２の液晶素子が保持する階調信号を上記リフレッシュインターバルでリフレッシュ可能とする。マイクロコンピュータ３Ｂのそのほかの構成は図１と同様であり、同一機能を有する回路にはそれと同一参照符号を付してその詳細な説明を省略する。
【００９９】
図７には低リーク液晶表示パネル２に対する液晶表示ドライバ１Ｂによる表示動作タイミングが例示される。ＶＳＹＮＣはフレーム同期データによる垂直同期信号を示し、ＨＳＹＮＣは水平同期信号を意味する。
【０１００】
ＣＰＵ３１Ｂは、前記低リーク液晶表示パネル２に静止画データを表示するとき、低リーク液晶表示パネル２のリフレッシュインターバル毎に、第１の値の制御コマンドＣＭＤｂ（休止駆動Ｏｎの制御コマンド）をシリアル出力インタフェース回路３０Ｂに発行させ、シリアル出力インタフェース回路３０Ｂからの静止画データの出力を停止する（ｔ０）。第１の値の制御コマンドＣＭＤｂの発行は帰線期間で行われ、シリアル出力インタフェース回路３０Ｂは時刻ｔ０にＬＰモードにされる。
【０１０１】
第１の値の制御コマンドＣＭＤｂ（休止駆動Ｏｎの制御コマンド）を受けるタイミング発生回路１１Ｂは当該コマンドに応答してその制御態様を表示動作から休止駆動に移行し（ｔ０）、シリアル入力インタフェース回路１０ＢをＬＰノードとし、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、階調電圧生成回路１７、及び走査駆動電圧生成回路１８を前記表示動作停止状態に遷移させる。図７では図２と同様に信号ライン駆動回路１５及びパネルインタフェース回路１６の出力はグランドレベル（ＧＮＤ）に遷移される場合を一例とし、走査駆動電圧生成回路１８は昇圧動作停止状態とされる。
【０１０２】
ＣＰＵ３１Ｂはタイマ制御などによってリフレッシュインターバルが終了する所定時間（Ｔｄ）前まで達したことを認識すると、ＬＰモードのシリアル出力回路３０Ｂに第２の値の制御コマンドＣＭＤｂ（ＤＣＤＣ解除の制御コマンド）を発行させる（ｔ１）。これを受けるタイミング発生回路１１Ｂは当該第２の値の制御コマンドＣＭＤｂに応答して、休止駆動から表示動作にその制御態様を移行し（ｔ１）、先ず走査駆動電圧生成回路１８の昇圧動作を再開させる。この後、タイミング発生回路１１Ｂは時刻ｔ１から所定時間Ｔｄが経過するのを待って、シリアル入力インタフェース回路１０ＢをＨＳモードとし、データ演算回路１２、画像処理回路１３、データラッチ回路１４、信号ライン駆動回路１５、パネルインタフェース回路１６、及び階調電圧生成回路１７を前記表示動作に遷移させる。
【０１０３】
これによって時刻ｔ０からｔ２までの表示データＡについての３表示フレーム期間にはマイクロコンピュータ３Ｂは表示データの出力停止による低消費電力が実現され、液晶表示ドライバ１Ｂは上記第１回路及び第２回路の表示動作の停止による低消費電力が実現される。次の静止画データＢについても時刻ｔ２からｔ３まで表示動作が行われた後で時刻ｔ３からｔ５までの表示動作の停止が行われることによって低消費電力が実現される。したがって、低リーク液晶表示パネル２の低消費電力特性を生かしてマイクロコンピュータ３Ｂ及び液晶表示ドライバ１Ｂを含む表示システム全体における低消費電力を促進することができる。
【０１０４】
特に、マイクロコンピュータ３Ｂは第２の値の制御コマンドの発行をＬＰモードのシリアル出力回路３０Ｂ及びシリアル入力インタフェース回路１０Ｂを用いて伝達でき、全ての制御コマンドの発行タイミングが帰線期間に限定されず、表示状態や表示態様との関係で表示動作の停止制御のタイミングに対するある程度の融通性を得ることができる。
【０１０５】
さらに、表示動作の停止から動作再開までに時間がかかるチャージポンプ動作を伴う回路１８の動作再開タイミングをその他の回路の得動作再開タイミングよりも早めるから、動作再開までに無駄な待ち時間も発生しない。
【０１０６】
また、時刻ｔ１、ｔ２の３か所のタイミングをマイクロコンピュータ３のソフトウェアで自由に制御することができ、時刻ｔ３のタイミングは液晶表示ドライバ１Ｂの仕様によって決定されるから、図２に比べてＣＰＵのソフトウェア制御の負担を軽減でき、図１に比べて制御の自由度を増すことができる。
【０１０７】
本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１０８】
例えば、第１回路及び第２回路を構成する具体的な回路は図１などで説明した上記実施の形態に限定されない。表示ドライバはシリアル入力インタフェース回路、タイミング発生回路、第１回路及び第２回路以外の回路を含むことを妨げられない。このとき、イネーブル制御される回路には更に第３回路を含んでもよいことは言うまでもない。
【０１０９】
階調電圧生成回路（ＶＬＴＧＧ）の電源や走査駆動電圧生成回路（ＤＣＤＣ）の動作電源は外部電源として直接供給されてもよいし、或いは３．３Ｖのようなシステム電源を外部から受け取って階調電圧生成回路の電源や走査駆動電圧生成回路の動作電源を生成する電源回路を別に持ってもよい。
【０１１０】
表示動作の停止及び再開の意義は図１に基づく説明に限定されない。その時の第１及び第２のコントロールレジスタによる選択態様は一例に過ぎず、適宜変更可能である。
【０１１１】
走査駆動電圧の生成はチャージポンプ動作に限定されず、その他の昇圧動作を採用することは妨げられない。
【０１１２】
同期信号と共に表示データを入力するインタフェース回路及び出力するインタフェース回路はＭＩＰＩ−ＤＳＩのようなシリアルインタフェースに限定されない。その他のシリアルインタフェース仕様を採用してもよいし、パラレルインタフェースを採用してもよい。
【０１１３】
また、マイクロコンピュータにおける制御回路はＣＰＵに限定されず、その他の論理回路であってもよい。
【符号の説明】
【０１１４】
１、１Ａ、１Ｂ  液晶表示ドライバ（ＬＣＤＤＲＶ）
２、２Ａ、２Ｂ  低リーク液晶表示パネル（ＰＮＬ）
３、３Ａ、３Ｂ  マイクロコンピュータ（ＭＣＵ）
２０  スイッチ素子
２１  液晶表示素子
２２  容量素子
２３  画素（サブピクセル）
ＧＬｍ  走査線
ＳＬｉ  信号ライン
ＣＬｘ  コモン電極
１０  シリアル入力インタフェース回路（ＭＩＰＩ−ＤＳＩ・ＲＸ）
１１  タイミング発生回路
１２  データ演算回路（ＤＴＣＬ）
１３  画像処理回路（ＣＡＢＣ／ＳＲＥ／ＣＥ）
１４  データラッチ回路（ＤＬ）
１５  信号ライン駆動回路（ＳＲＣＤＲＶ）  
１６  パネルインタフェース回路（ＰＮＬＩＦ）
１７  階調電圧生成回路（ＶＬＴＧＧ）
１８  走査駆動電圧生成回路（ＤＣＤＣ）
３０、３０Ａ、３０Ｂ  シリアル出力インタフェース回路（ＭＩＰＩ−ＤＳＩ・ＴＸ）
３１、３１Ａ、３１Ｂ  ＣＰＵ
３２  ＲＡＭ
３３，３３Ａ  入出力ポート（Ｉ／Ｏ）
３４，３４Ａ、３４Ｂ  ＲＯＭ
４０  タイミング信号
４１  第１タイミング信号
４２  第２タイミング信号
５０  休止駆動イネーブル信号
ＣＭＤａ  ＣＭＤｂ  制御コマンド
Ｔｄ  所定時間
【図１】
2015094806.tif 000003
【図２】
2015094806.tif 000004
【図３】
2015094806.tif 000005
【図４】
2015094806.tif 000006
【図５】
2015094806.tif 000007
【図６】
2015094806.tif 000008
【図７】
2015094806.tif 000009