(57)【要約】【課題】  シリコン光導波路装置及びその製造方法に関し、半導体光変調器等の光デバイスをバルクシリコン基板に形成する。【解決手段】  バルクシリコン基板と、前記バルクシリコン基板の表面側を加工して形成したシリコン光導波路との間に自己酸化膜を設ける。【選択図】  図１
2015034855.tif 000002
【特許請求の範囲】
【請求項１】
バルクシリコン基板と、
前記バルクシリコン基板の表面側を加工して形成したシリコン光導波路と、
前記シリコン光導波路と前記バルクシリコン基板との間に設けられた自己酸化膜と
を有することを特徴とするシリコン光導波路装置。
【請求項２】
前記シリコン光導波路の一部が、側面格子導波路を備えたマッハツェンダ型光変調器を形成することを特徴とする請求項１に記載のシリコン光導波路装置。
【請求項３】
前記バルクシリコン基板にシリコン電子回路が形成されていることを特徴とする請求項１または請求項２に記載のシリコン光導波路装置。
【請求項４】
バルクシリコン基板に少なくとも耐酸化膜を含むハードマスクをマスクとしてエッチングによりストライプ状メサを形成する工程と、
前記ストライプ状メサの側面を少なくとも耐酸化膜を含むサイドウォールで被覆する工程と、
前記サイドウォールをマスクとして、バルクシリコン基板の露出部をエッチングして深堀部を形成する工程と、
前記耐酸化膜を残存させた状態で熱酸化を行って、少なくとも前記深堀部を完全に酸化し、前記ストライプ状メサの残存部をシリコン光導波路とする工程と
を含むことを特徴とするシリコン光導波路装置の製造方法。
【請求項５】
前記熱酸化工程において、前記ストライプ状メサの幅の５０％〜６５％が酸化されるように熱酸化を行って、前記シリコン光導波路の直下に厚膜酸化膜を形成することを特徴とする請求項４に記載のシリコン光導波路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン光導波路装置及びその製造方法に関するものであり、例えば、バルクシリコン基板に光導波路を直接形成したシリコン光導波路装置及びその製造方法に関する。
【背景技術】
【０００２】
近年のデータ処理の大容量化・高速化への需要が高まり、従来の電気回路システムではその対応が限界に近づきつつある。このような問題を解決するために、光源、光変調器、受光器、信号伝送を行う光導波路を集積化した光集積回路と電子回路（ＬＳＩ）を融合した光電子融合システムの開発が進められている（例えば、非特許文献１参照）。
【０００３】
このような光電子融合システムにより次世代のＬＳＩ間インタコネクトへの適用が期待でき、高速化、省電力化、小型化(低背化)が可能となる。図８は光電子融合システムの概念的斜視図であり、ここではその一例として超小型光インターポーザと呼ばれるモジュールを示している。
【０００４】
シリコン微細加工技術を用いたＳｉフォトニクスによりＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板５１に光変調器５２、受光器５３及び光導波路５４などの光デバイスを集積する。光源となる半導体レーザ５５をマウントするとともにＬＳＩベアチップ５６１〜５６４を金属配線５７に対してフリップリップチップ接続している。
【０００５】
このような、シリコンフォトニクス技術の採用により、従来のプリント電気配線基板や化合物半導体ベースの光配線に比べてデバイスサイズやデバイス集積度の飛躍的な改善が可能となり、小型化、高密度化或いは低消費電力化が可能になる。
【０００６】
また、シリコンフォトニクス技術を用いてＳＯＩ基板上に作用長２５０μｍの小型の側面格子導波路を有するシリコンマッハツェンダ変調器も報告されており、４．１ｄＢの低損失特性と高変調効率（ＶπＬ＝０．２９Ｖ・ｃｍ）が得られている（例えば、特許文献２参照）。
【０００７】
図９は、側面格子導波路を有するシリコンマッハツェンダ型変調器の説明図であり、図９（ａ）は概略的斜視図であり、図９（ｂ）は図９（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概略的断面図である。単結晶シリコン基板６１上にＢＯＸ層６２を介して設けられた単結晶シリコン層を加工してアーム導波路となる光導波路６３とその両側面に格子導波路６４を形成したものである、なお、両側のシリコン層は電極形成領域６５，６６である。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】ＮＴＴ技術ジャーナル  ｐｐ.３７〜４１，２０１２．１２
【非特許文献２】ｈｔｔｐ：／／ｔｉａ-ｎａｎｏ.ｊｐ／ｅｖｅｎｔｓ／2012／ｐｄｆ／１９．ｐｄｆ
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、従来の光電子融合システム作製では光集積回路と電子回路の作製基板が異なるため個別に作製し、光集積回路基板に電子回路をフリップチップ実装し、同一基板上に作製しているため、製造歩留り低下や製造コストが高いと言った問題がある。
【００１０】
このような問題を解決するためには同一基板上での光集積回路と電子回路作製を行う必要があり、解決方法の１つとしてバルクシリコン基板を用いた光集積回路作製が考えられる。現状の光集積回路では高価なＳＯＩ基板を用いており安価なバルクシリコン基板に変更することで製造コストが削減でき、なお且つ電子回路と同一基板で作製可能となるため実装工程が不要となりプロセス簡略化が可能で製造歩留り向上も期待できる。
【００１１】
しかしながら、バルクシリコン基板での光集積回路作製技術は開発、実用化されておらず、特に光集積回路素子の１つである側面格子導波路を有するシリコンマッハツェンダ変調器に至っては格子導波路幅が１００ｎｍ以下と微細であるため作製は最も困難であると言える。バルクシリコン基板を用いた半導体光変調器作製が可能であれば他の光学素子作製にも適用できるため光集積回路作製も可能である。
【００１２】
したがって、半導体光変調器等の光デバイスをバルクシリコン基板に形成することを目的とする。
【課題を解決するための手段】
【００１３】
開示する一観点からは、バルクシリコン基板と、前記バルクシリコン基板の表面側を加工して形成したシリコン光導波路と、前記シリコン光導波路と前記バルクシリコン基板との間に設けられた自己酸化膜とを有することを特徴とするシリコン光導波路装置が提供される。
【００１４】
また、開示する別の観点からは、バルクシリコン基板に少なくとも耐酸化膜を含むハードマスクをマスクとしてエッチングによりストライプ状メサを形成する工程と、前記ストライプ状メサの側面を少なくとも耐酸化膜を含むサイドウォールで被覆する工程と、前記サイドウォールをマスクとして、バルクシリコン基板の露出部をエッチングして深堀部を形成する工程と、前記耐酸化膜を残存させた状態で熱酸化を行って、少なくとも前記深堀部を完全に酸化し、前記ストライプ状メサの残存部をシリコン光導波路とする工程とを含むことを特徴とするシリコン光導波路装置の製造方法が提供される。
【発明の効果】
【００１５】
開示のシリコン光導波路装置及びその製造方法によれば、半導体光変調器等の光デバイスをバルクシリコン基板に形成することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態のシリコン光導波路装置の概念的構成図である。
【図２】本発明の実施例１の光変調器の設計構造の説明図である。
【図３】本発明の実施例１の光変調器の製造工程の途中までの説明図である。
【図４】本発明の実施例１の光変調器の製造工程の図３以降の途中までの説明図である。
【図５】本発明の実施例１の光変調器の製造工程の図４以降の説明図である。
【図６】本発明の実施例１の光変調器の導波路断面図である。
【図７】本発明の実施例２の光インターポーザの概念的斜視図である。
【図８】光電子融合システムの概念的斜視図である。
【図９】側面格子導波路を有するシリコンマッハツェンダ型変調器の説明図である。
【発明を実施するための形態】
【００１７】
ここで、図１を参照して、本発明の実施の形態のシリコン光導波路装置を説明する。図１は、本発明の実施の形態のシリコン光導波路装置の概念的構成図であり、図１（ａ）は概念的斜視図であり、図１（ｂ）は断面図である。図１に示すように、本発明の実施の形態のシリコン光導波路装置は、バルクシリコン基板１と、バルクシリコン基板１の表面側を加工して形成したシリコン光導波路２と、シリコン光導波路２とバルクシリコン基板１との間に設けられた自己酸化膜３を備えている。
【００１８】
このシリコン光導波路２の一部は、側面格子導波路を備えたマッハツェンダ型光変調器やシリコン受光素子を形成している。なお、シリコン受光素子は、表面にショットキーバリア電極を設けたＭＳＭ型受光素子でも、不純物をドープしたｐｎ接合型受光素子或いはｐｉｎ型受光素子でも良い。さらには、シリコン層上にゲルマニウム層を積層してＧｅ受光素子としても良い。
【００１９】
また、バルクシリコン基板１にシリコン電子回路を形成しても良く、光電子融合システムとして用いても良い。さらには、バルクシリコン基板１上に半導体レーザを実装しても良く、半導体レーザとシリコン光導波路２を光学的に結合することにより、超小型光インターポーザとしても良い。
【００２０】
このようなシリコン光導波路装置を製造するために、バルクシリコン基板１に少なくとも耐酸化膜を含むハードマスクをマスクとしてエッチングによりストライプ状メサを形成する。次いで、ストライプ状メサの側面を少なくとも耐酸化膜を含むサイドウォールで被覆したのち、サイドウォールをマスクとして、バルクシリコン基板１の露出部をエッチングして深堀部を形成する。次いで、耐酸化膜を残存させた状態で熱酸化を行って、少なくとも深堀部を完全に酸化し、自己酸化膜３でバルクシリコン基板１から分離されたストライプ状メサの残存部をシリコン光導波路２とすれば良い。
【００２１】
ハードマスクとしては、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜を用いても良く、中間のシリコン窒化膜が耐酸化膜として作用する。また、サイドウォールとしては、ストライプ状メサの側面側からシリコン窒化膜／シリコン酸化膜の積層膜としても良い。
【００２２】
なお、ストライプ状メサの全体の深さとしては１．０μｍ以上にすることが好適であり、深堀部を完全に酸化させた場合、残存するストライプ状メサの厚さをシリコン光導波路２として機能する程度の厚さに保つことができる。
【００２３】
また、熱酸化工程において、ストライプ状メサの幅の５０％〜６５％が酸化されるように熱酸化を行って、シリコン光導波路の直下に厚膜酸化膜からなる自己酸化膜３を形成する必要がある。
【００２４】
このように、耐酸化性機能を有するハードマスク及び耐酸化性機能を有するサイドウォールを用いることによって、１．０μｍ以上の深堀りＳｉエッチングが可能となり、エッチングダメージのないシリコン光導波路の作製が可能になる。その結果、高価なＳＯＩ基板を用いることなく、安価なバルクシリコン基板を用いて同一基板に光集積回路と電子回路光を形成した電子融合システムを低コストで製造することが可能になる。
【００２５】
また、バルクシリコン基板を用いることにより、ＳＯＩ基板と異なり、基板を交換することなく、深掘りエッチングのエッチング量を調整するだけで、任意の厚さのシリコン光導波路を形成することが可能になる。なお、バルクシリコン基板とは、インゴットから切り出した単結晶シリコンウェーハ、或いは、単結晶シリコンウェーハ上にエピタキシャル層を形成したエピタキシャルウェーハを意味する。
【実施例１】
【００２６】
次に、図２乃至図６を参照して、本発明の実施例１の光インターポーザを説明するが、ここでは、説明を簡単にするために、光インターポーザの一部となる側面格子導波路を備えたマッハツェンダ型光変調器として説明する。図２は本発明の実施例１の光変調器の設計構造の説明図であり、図２（ａ）は概念的平面図であり、図２（ｂ）は、導波路部分の拡大図である。
【００２７】
図２（ａ）に示すように、本発明の実施例１の光インターポーザの一部となる側面格子導波路を備えたマッハツェンダ型光変調器は、従来の側面格子導波路を備えたマッハツェンダ型光変調器と基本的に同じである。即ち、入力導波路１１と、２本のアーム導波路となる基本導波路１２と出力導波路１３を備え、基本導波路１２の両側にはｐ型Ｓｉ電極形成領域１５とｎ型Ｓｉ電極形成領域１６が設けられている。このｐ型Ｓｉ電極形成領域１５にはｐ側電極１７が設けられ、ｎ型Ｓｉ電極形成領域１６にはｎ側電極１８が形成されている。このｐ側電極１７とｎ側電極１８との間に電源１９により変調電圧を印加することによって基本導波路１２を伝搬する光信号は変調される。ここで、基本導波路１２の長さは、０．１ｍｍ〜１．０ｍｍとする。但し、本発明の実施例１においてはＳＯＩ基板ではなく、バルクシリコン基板を用いて各光導波路を形成している。
【００２８】
図２（ｂ）に示すように、基本導波路１２の両側には格子導波路１４が設けられている。ここでは、基本導波路１２の幅Ｗは４４０ｎｍであり、また、格子導波路１４の幅ｗは４０ｎｍ〜８０ｎｍとする。
【００２９】
次に、図３乃至図５を参照して、実施例１の光変調器の製造工程を説明する。まず、図３（ａ）に示すように、単結晶Ｓｉ基板２１上に、厚さが１０ｎｍの熱酸化膜２２を形成したのち、ＣＶＤ法を用いて厚さが５０ｎｍのＳｉＮ膜２３及び厚さが２００ｎｍのＳｉＯ２膜２４を順次形成してハードマスクとする。
【００３０】
次いで、図３（ｂ）に示すように、他の半導体光学素子パターンとともに光変調器の導波路パターンを露光し、ＨＢｒを用いたドライエッチングで６０℃でハードマスクをエッチングしてマスクパターン２５を形成する。次いで、マスクパターン２５をマスクとして、ドライエッチングにより、単結晶Ｓｉ基板２１の露出部をエッチングして深さが４００ｎｍのストライプ状メサ２６を形成する。なお、ここでは、図２（ｂ）においてＢ−Ｂ′を結ぶ一点鎖線に沿った格子導波路部を示しているので、マスクパターン２５の幅は８０ｎｍとし、ピッチは２８５ｎｍとする。
【００３１】
次いで、図３（ｃ）に示すように、ＣＶＤ法により全面に厚さが４０ｎｍのＳｉＮ膜を堆積したのち、異方性エッチングによりエッチバックすることによって、ストライプ状メサ２６の側壁にＳｉＮサイドウォール２７を形成する。
【００３２】
次いで、図４（ｄ）に示すように、マスクパターン２５及びＳｉＮサイドウォール２７をマスクとしてドライエッチングにより、単結晶Ｓｉ基板２１の露出部を２００ｎｍ掘り下げて掘り下げ部２８を形成する。
【００３３】
次いで、図４（ｅ）に示すように、ＣＶＤ法により全面に厚さが２０ｎｍのＳｉＯ２膜を堆積したのち、異方性エッチングによりエッチバックすることによって、ストライプ状メサ２６の側壁にＳｉＯ２サイドウォール２９を形成する。
【００３４】
次いで、図４（ｆ）に示すように、マスクパターン２５及びＳｉＯ２サイドウォール２９をマスクとして、ドライエッチングにより単結晶Ｓｉ基板２１の露出部をさらに、６５０ｎｍ以上掘り下げて深堀部３０を形成する。この結果、ストライプ状メサ２６の高さは１．０μｍ以上（＝４００ｎｍ＋２００ｎｍ＋６５０ｎｍ）になる。
【００３５】
次いで、図５（ｇ）に示すように、マスクパターン２５を構成するＳｉＯ２膜２４及びＳｉＯ２サイドウォール２９をバッファードＨＦで除去する。次いで、ＳｉＮ膜２３及びＳｉＮサイドウォール２７を耐酸化マスクとして、ウエットＯ２を用いて９５０℃において、熱酸化を行うことによって、単結晶Ｓｉ基板２１とストライプ状メサとの間に厚い熱酸化膜３１を形成する。この時、熱酸化膜３１の厚さがストライプ状メサの幅の５０％〜６５％になるように熱処理時間を制御し、残存するストライプ状メサを単結晶Ｓｉコア層３２とする。なお、熱酸化膜３１の厚さをストライプ状メサの幅の５０％〜６５％にすることにより、ストライプ状メサ部分のバーズビーク量３３を抑制することができるとともに、単結晶Ｓｉコア層３２となる部分以外のＳｉを完全に酸化膜にすることができる。
【００３６】
次いで、図５（ｈ）に示すように、熱リン酸を用いてＳｉＮ膜２３及びＳｉＮサイドウォール２７をエッチング除去する。
【００３７】
次いで、図５（ｉ）に示すように、プラズマＣＶＤ法或いは減圧ＣＶＤ法を用いてＳｉＯ２膜を１．０μｍ以上の厚さに堆積してＳｉＯ２クラッド層３４を形成することによって、光変調器の基本的構成が完成する。
【００３８】
図６は、本発明の実施例１の光変調器の導波路断面図であり、図６（ａ）は図２（ｂ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った断面のＳＥＭ像であり、図６（ｂ）は図２（ｂ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った断面のＴＥＭ像である。
【００３９】
図６（ａ）に示すように、基本導波路は熱酸化膜により単結晶Ｓｉ基板から完全に分離されている。また、図６（ｂ）に示すように、格子導波路も熱酸化膜により単結晶Ｓｉ基板から完全に分離されている。格子導波路の中央部の厚さは１５０ｎｍ程度であり、バーズビーク量は１００ｎｍ程度であるので、格子導波路の側壁は平行な部分の厚さは５０ｎｍ程度になる。
【００４０】
このように、本発明の実施例１においては、サイドウォールの構造を工夫することによって、掘り下げを行っているので、安価なバルクシリコンを用いて熱酸化により単結晶Ｓｉ基板から分離された単結晶Ｓｉコア層を形成することができる。
【００４１】
ＳＯＩ基板を用いる場合には、必要とする単結晶Ｓｉコア層の厚さに応じて単結晶Ｓｉ層の厚さの異なるＳＯＩ基板を用意する必要があるが、本発明の実施例１においては掘り下げの深さを調整するだけで、単結晶Ｓｉコア層の厚さを任意に調整することができる。
【実施例２】
【００４２】
次に、図７を参照して、本発明の実施例２の光インターポーザを説明する。図７は、本発明の実施例２の光インターポーザの概念的斜視図である。単結晶Ｓｉ基板４１に電子回路４２１〜４２４を通常のＣＭＯＳ工程等を利用して形成する。次いで、実施例１に示した手法を用いて光導波路４３となる単結晶Ｓｉコア層を形成し、その一部に光変調器４４やＭＳＭ受光素子４５を形成する。
【００４３】
次いで、光変調器４４及びＭＳＭ受光素子を金属配線４６で接続する。また、単結晶Ｓｉ基板４１の表面に光導波路４３と光結合するように半導体レーザ４７をマウントする。例えば、半導体レーザ４７から出力された連続発振光は光導波路４３を介して光変調器４４に入力され、パルスパターン発生器や微分器を備えた電子回路４２１からの変調信号により変調される。変調された信号はＭＳＭ受光素子４５で電気信号に変換されて、その出力が他の電子回路４２２に入力されて信号処理される。
【００４４】
このように、本発明の実施例２においては、電子回路と光導波路装置をバルクシリコン基板上にモノリシックに集積化しているので、超小型の光インターポーザを実現することができる。
【００４５】
ここで、実施例１乃至実施例４を含む本発明の実施の形態に関して、以下の付記を付す。
（付記１）バルクシリコン基板と、前記バルクシリコン基板の表面側を加工して形成したシリコン光導波路と、前記シリコン光導波路と前記バルクシリコン基板との間に設けられた自己酸化膜とを有することを特徴とするシリコン光導波路装置。
（付記２）前記シリコン光導波路の一部が、側面格子導波路を備えたマッハツェンダ型光変調器を形成することを特徴とする付記１に記載のシリコン光導波路装置。
（付記３）前記シリコン光導波路の一部が、シリコン受光素子を形成することを特徴とする付記１または付記２に記載のシリコン光導波路装置。
（付記４）前記バルクシリコン基板にシリコン電子回路を形成したことを特徴とする付記１乃至付記３のいずれか１に記載のシリコン光導波路装置。
（付記５）前記バルクシリコン基板上に半導体レーザが実装されており、前記半導体レーザと前記シリコン光導波路が光学的に結合していることを特徴とする付記４に記載のシリコン光導波路装置。
（付記６）バルクシリコン基板に少なくとも耐酸化膜を含むハードマスクをマスクとしてエッチングによりストライプ状メサを形成する工程と、前記ストライプ状メサの側面を少なくとも耐酸化膜を含むサイドウォールで被覆する工程と、前記サイドウォールをマスクとして、バルクシリコン基板の露出部をエッチングして深堀部を形成する工程と、前記耐酸化膜を残存させた状態で熱酸化を行って、少なくとも前記深堀部を完全に酸化し、前記ストライプ状メサの残存部をシリコン光導波路とする工程とを含むことを特徴とするシリコン光導波路装置の製造方法。
（付記７）前記ハードマスクが、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜であり、前記シリコン窒化膜が耐酸化膜であることを特徴とする付記６に記載のシリコン光導波路装置の製造方法。
（付記８）前記サイドウォールが、前記ストライプ状メサの側面側からシリコン窒化膜／シリコン酸化膜の積層膜であり、前記シリコン窒化膜が耐酸化膜であることを特徴とする付記６または付記７に記載のシリコン光導波路装置の製造方法。
（付記９）前記深堀部形成後の前記ストライプ状メサの深さが１．０μｍ以上であることを特徴とする付記６乃至付記８のいずれか１に記載のシリコン光導波路装置の製造方法。
（付記１０）前記熱酸化工程において、前記ストライプ状メサの幅の５０％〜６５％が酸化されるように熱酸化を行って、前記シリコン光導波路の直下に厚膜酸化膜を形成することを特徴とする付記６乃至付記９のいずれか１に記載のシリコン光導波路装置の製造方法。
【符号の説明】
【００４６】
１  バルクシリコン基板
２  シリコン光導波路
３  自己酸化膜
１１  入力導波路
１２  基本導波路
１３  出力導波路
１４  格子導波路
１５  ｐ型Ｓｉ電極形成領域
１６  ｎ型Ｓｉ電極形成領域
１７  ｐ側電極
１８  ｎ側電極
１９  電源
２１  単結晶Ｓｉ基板
２２  熱酸化膜
２３  ＳｉＮ膜
２４  ＳｉＯ２膜
２５  マスクパターン
２６  ストライプ状メサ
２７  ＳｉＮサイドウォール
２８  掘り下げ部
２９  ＳｉＯ２サイドウォール
３０  深堀部
３１  熱酸化膜
３２  単結晶Ｓｉコア層
３３  バーズビーク部
３４  ＳｉＯ２クラッド層
４１  単結晶Ｓｉ基板
４２１〜４２４  電子回路
４３  光導波路
４４  光変調器
４５  ＭＳＭ受光素子
４６  金属配線
４７  半導体レーザ
５１  ＳＯＩ基板
５２  光変調器
５３  受光器
５４  光導波路
５５  半導体レーザ
５６１〜５６４  ＬＳＩベアチップ
５７  金属配線
６１  単結晶シリコン基板
６２  ＢＯＸ層
６３  光導波路
６４  格子導波路
６５，６６  電極形成領域
【図１】
2015034855.tif 000003
【図２】
2015034855.tif 000004
【図３】
2015034855.tif 000005
【図４】
2015034855.tif 000006
【図５】
2015034855.tif 000007
【図７】
2015034855.tif 000008
【図８】
2015034855.tif 000009
【図９】
2015034855.tif 000010
【図６】
2015034855.tif 000011