(57)【要約】【課題】優れたスイッチング特性を有するダイオードを提供する。【解決手段】ダイオード１は、炭化珪素基板１１と、ストップ層１２と、ドリフト層１３と、ガードリング１４と、ショットキー電極１５と、オーミック電極１６と、表面保護膜１７とを備える。測定温度２５℃において、ダイオード１の順方向オン抵抗Ｒと、ダイオード１の応答電荷Ｑの積Ｒ・Ｑが、Ｒ・Ｑ≦０．２４×Ｖblocking2の関係を満たす。オン抵抗Ｒは、ダイオード１の順方向電流−電圧特性から求められる。逆耐電圧Ｖblockingは、ダイオード１にブレイクダウンを生じさせる逆方向電圧と定義される。応答電荷Ｑは、ダイオード１の逆方向容量−電圧特性において得られる容量Ｃを０Ｖ〜Ｖblockingの範囲で積分することにより求められる。【選択図】図１
2015149375.tif 000002
【特許請求の範囲】
【請求項１】
ダイオードであって、
活性層と、
前記活性層に順方向電圧および逆方向電圧を印加するための第１および第２の電極とを含み、
前記第１および第２の電極を介して前記活性層に前記順方向電圧が印加されるときの前記ダイオードの順方向電流−電圧特性における、電流に対する電圧の変化を、順方向オン抵抗Ｒ（単位：ｍΩ）と定義し、
前記第１および第２の電極を介して前記ダイオードにブレイクダウンを生じさせるときの前記逆方向電圧の２／３倍の前記逆方向電圧を、逆耐電圧Ｖblocking（単位：Ｖ）と定義し、
前記第１および第２の電極を介して前記ダイオードに前記逆方向電圧が印加されるときの前記ダイオードの逆方向容量−電圧特性に従って、前記逆方向電圧が０からＶblockingまでの範囲で前記逆方向容量を積分することによって得られた電荷を前記ダイオードの応答電荷Ｑ（単位：ｎＣ）と定義すると、
測定温度２５℃において、前記順方向オン抵抗Ｒおよび前記応答電荷Ｑの積Ｒ・Ｑが、
Ｒ・Ｑ≦０．２４×Ｖblocking2
の関係を満たす、ダイオード。
【請求項２】
前記積Ｒ・Ｑが、
Ｒ・Ｑ≦０．１×Ｖblocking2
の関係を満たす、請求項１に記載のダイオード。
【請求項３】
前記ダイオードを構成する半導体材料は、シリコンである、請求項２に記載のダイオード。
【請求項４】
前記積Ｒ・Ｑが、
Ｒ・Ｑ≦４．７×１０-3×Ｖblocking2
の関係を満たす、請求項１に記載のダイオード。
【請求項５】
前記ダイオードを構成する半導体材料は、炭化珪素である、請求項４に記載のダイオード。
【請求項６】
前記積Ｒ・Ｑが、
Ｒ・Ｑ≦１．２×１０-3×Ｖblocking2
の関係を満たす、請求項１に記載のダイオード。
【請求項７】
前記ダイオードを構成する半導体材料は、窒化ガリウムである、請求項６に記載のダイオード。
【請求項８】
前記ダイオードは、
前記活性層に形成される終端構造を含み、
前記終端構造の幅は、５μｍ以上２００μｍ以下である、請求項４〜請求項７のいずれか１項に記載のダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードに関し、特に、高い耐圧および低いオン抵抗が要求されるダイオードに関する。
【背景技術】
【０００２】
従来より、シリコン（Ｓｉ）が、パワー半導体素子を作製するための半導体材料に採用されてきた。しかしながら、たとえば、低い損失、高い耐圧、および高い動作速度などといった性能は、シリコン半導体素子の理論上の限界に近付きつつある。
【０００３】
シリコンに比べて大きなバンドギャップを有する半導体は、「ワイドバンドギャップ半導体」と呼ばれる。ワイドバンドギャップ半導体によって、パワー半導体素子の性能が飛躍的に向上することが期待される。たとえば炭化珪素（ＳｉＣ）、あるいは窒化ガリウム（ＧａＮ）といったワイドバンドギャップ半導体が、パワー半導体の材料として注目されている。たとえば、ＧａＮ自立基板（Free-standing substrate）に形成されたｐ−ｎ接合ダイオードのオン抵抗特性が、Yoshitomo  Hatakeyama,  Kazuki  Nomoto,  Naoki  Kaneda,  Toshihiro  Kawano,  Tomoyoshi  Mishima,  Tohru  Namamura,  "Over  3.0  GW/cm2  Figure-of-Merit  GaN  p-n  Junction  Diodes  on  Free-Standing  GaN  Substartes",  IEEE  ELECTRON  DEVICE  LETTERS,  Vol.  32,  No.  12,  p.1674-1676  ２０１１年１２月、に報告されている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Yoshitomo  Hatakeyama,  Kazuki  Nomoto,  Naoki  Kaneda,  Toshihiro  Kawano,  Tomoyoshi  Mishima,  Tohru  Namamura,  "Over  3.0  GW/cm2  Figure-of-Merit  GaN  p-n  Junction  Diodes  on  Free-Standing  GaN  Substartes",  IEEE  ELECTRON  DEVICE  LETTERS,  Vol.  32,  No.  12,  p.1674-1676  ２０１１年１２月
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特に、電力用のダイオードに関しては、オン抵抗特性が主に評価されてきた。オン抵抗は、ダイオードの動作時におけるダイオードの導通損失の評価に用いることができる。しかしながら、ダイオードのスイッチング損失を、オン抵抗によって評価することは難しい。ダイオードのスイッチング特性を適切な手法を用いて評価することにより、より優れたスイッチング特性を有するダイオードを実現することができる。
【０００６】
本発明の目的は、優れたスイッチング特性を有するダイオードを提供することである。
【課題を解決するための手段】
【０００７】
本発明の一局面に係るダイオードは、活性層と、活性層に順方向電圧および逆方向電圧を印加するための第１および第２の電極とを含む。第１および第２の電極を介して活性層に順方向電圧が印加されるときのダイオードの順方向電流−電圧特性における、電流に対する電圧の変化を、順方向オン抵抗Ｒと定義する。第１および第２の電極を介してダイオードにブレイクダウンを生じさせるときの逆方向電圧の２／３倍の逆方向電圧を、逆耐電圧Ｖblocking（単位：Ｖ）と定義する。第１および第２の電極を介してダイオードに逆方向電圧が印加されるときのダイオードの逆方向容量−電圧特性に従って、逆方向電圧が０からＶblockingまでの範囲で逆方向容量を積分することによって得られた電荷をダイオー
ドの応答電荷Ｑと定義する。測定温度２５℃において、順方向オン抵抗Ｒおよび応答電荷Ｑの積Ｒ・Ｑが、Ｒ・Ｑ≦０．２４×Ｖblocking2の関係を満たす。ここで、Ｒの単位はｍΩであり、Ｑの単位はｎＣである。
【発明の効果】
【０００８】
本発明によれば、優れたスイッチング特性を有するダイオードを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態１に係るダイオードの構造を模式的に示す断面図である。
【図２】ダイオードの順方向電流−電圧特性の一例を示す図である。
【図３】ダイオードの順方向電流−電圧特性を測定するための構成の一例を示した図である。
【図４】ダイオードの逆方向電流−電圧特性の一例を示す図である。
【図５】ダイオードの逆方向電流−逆方向電圧特性を測定するための構成の一例を示した図である。
【図６】ダイオードの逆方向容量−電圧（Ｃ−Ｖ）特性を測定するための回路の概略構成を示した図である。
【図７】ダイオードの逆方向容量−電圧特性の例を示した図である。
【図８】実施例１−１（６００Ｖ級耐圧品）および実施例１−２（１２００Ｖ級耐圧品）の各５つの試料に関する、オン抵抗Ｒ―応答電荷Ｑ特性を示した図である。
【図９】実施例１−１，１−２に係る試料についてのＲＱ積−Ｖblocking特性を示した図である。
【図１０】実施例１−３，１−４に係る試料のＧＲ幅−逆耐電圧特性を示した図である。
【図１１】実施例１−３，１−４に係る試料のＧＲ幅−応答電荷Ｑの特性を示した図である。
【図１２】ＲＱ積−逆耐電圧Ｖblocking特性のＧＲ幅依存性を示した図である。
【図１３】図１２に示した比例係数ＡのＧＲ幅依存性を示した図である。
【図１４】実施の形態２に係るダイオードの構造を模式的に示す断面図である。
【図１５】実施例２−１（１５０級耐圧品）、実施例２−２（８０Ｖ級耐圧品）および実施例２−３（４０Ｖ級耐圧品）に係る試料に関する、オン抵抗Ｒ−応答電荷Ｑ特性を示した図である。
【図１６】実施例２−１〜２−３に係る試料についてのＲＱ積−Ｖblocking特性を示した図である。
【図１７】ＲＱ積−逆耐電圧Ｖblocking特性のＧＲ幅依存性を示した図である。
【図１８】実施の形態４に係るダイオードの構造を模式的に示す断面図である。
【図１９】実施例４−１（６００級耐圧品）、実施例４−２（１２００Ｖ級耐圧品）に係る試料に関する、オン抵抗Ｒ−応答電荷Ｑ特性を示した図である。
【図２０】実施例４−１，４−２に係る試料についてのＲＱ積−Ｖblocking特性を示した図である。
【図２１】実施例５−１，５−２に係る試料のＦＰ幅−逆耐電圧特性を示した図である。
【図２２】実施例５−１，５−２に係る試料のＦＰ幅−応答電荷Ｑの特性を示した図である。
【図２３】ＲＱ積−逆耐電圧Ｖblocking特性のＦＰ幅依存性を示した図である。
【図２４】図２３に示した比例係数ＡのＦＰ幅依存性を示した図である。
【発明を実施するための形態】
【００１０】
[本願発明の実施形態の説明]
最初に本発明の実施形態を列記して説明する。
【００１１】
（１）本発明の一実施形態に係るダイオードは、活性層と、活性層に順方向電圧および逆方向電圧を印加するための第１および第２の電極とを含む。第１および第２の電極を介して活性層に順方向電圧が印加されるときのダイオードの順方向電流−電圧特性における、電流に対する電圧の変化を、順方向オン抵抗Ｒと定義する。第１および第２の電極を介してダイオードにブレイクダウンを生じさせるときの逆方向電圧の２／３倍の逆方向電圧を、逆耐電圧Ｖblocking（単位：Ｖ）と定義する。第１および第２の電極を介してダイオードに逆方向電圧が印加されるときのダイオードの逆方向容量−電圧特性に従って、逆方向電圧が０からＶblockingまでの範囲で逆方向容量を積分することによって得られた電荷をダイオードの応答電荷Ｑと定義する。測定温度２５℃において、順方向オン抵抗Ｒおよび応答電荷Ｑの積Ｒ・Ｑが、Ｒ・Ｑ≦０．２４×Ｖblocking2の関係を満たす。ここで、Ｒの単位はｍΩであり、Ｑの単位はｎＣである。
【００１２】
上記の構成によれば、優れたスイッチング特性を有するダイオードを提供することができる。ＲＱ積は、ダイオードの全損失を表す良い指標である。さらにＲＱ積は逆耐電圧Ｖblockingの２乗に比例する（Ｒ・Ｑ∝Ｖblocking2）。この比例係数を０．２５以下とすることにより、損失の低減されたダイオードを実現することができる。したがって、優れたスイッチング特性を有するダイオードを実現することができる。
【００１３】
（２）好ましくは、積Ｒ・Ｑが、Ｒ×Ｑ≦０．１×Ｖblocking2の関係を満たす。
上記の構成によれば、ダイオードの材料にシリコン（Ｓｉ）を使用した場合において、優れたスイッチング特性を有するダイオードを提供することができる。
【００１４】
（３）好ましくは、ダイオードを構成する半導体材料は、シリコンである。
上記の構成によれば、ダイオードの材料にシリコン（Ｓｉ）を使用した場合において、優れたスイッチング特性を有するダイオードを提供することができる。
【００１５】
（４）好ましくは、積Ｒ・Ｑが、Ｒ・Ｑ≦４．７×１０-3×Ｖblocking2の関係を満たす。
【００１６】
上記の構成によれば、ダイオードの材料に、ワイドバンドギャップ半導体を使用した場合において、優れたスイッチング特性を有するダイオードを提供することができる。
【００１７】
（５）より好ましくは、ダイオードを構成する半導体材料は、炭化珪素である。
上記の構成によれば、ダイオードの材料に炭化珪素（ＳｉＣ）を使用した場合において、優れたスイッチング特性を有するダイオードを提供することができる。
【００１８】
（６）好ましくは、積Ｒ・Ｑが、Ｒ・Ｑ≦１．２×１０-3×Ｖblocking2の関係を満たす。
【００１９】
上記の構成によれば、ダイオードの材料に、ワイドバンドギャップ半導体を使用した場合において、優れたスイッチング特性を有するダイオードを提供することができる。
【００２０】
（７）より好ましくは、ダイオードを構成する半導体材料は、窒化ガリウムである。
上記の構成によれば、ダイオードの材料に窒化ガリウム（ＧａＮ）を使用した場合において、優れたスイッチング特性を有するダイオードを提供することができる。
【００２１】
（８）好ましくは、ダイオードは、活性層に形成される終端構造を含む。終端構造の幅は、５μｍ以上２００μｍ以下である。
【００２２】
上記の構成によれば、ダイオードの損失を大幅に増加させることを防ぎながら、ダイオードの高い耐圧を確保することができる。
【００２３】
[本願発明の実施形態の詳細]
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
【００２４】
本発明の実施の形態に係るダイオードは、ｐｎ接合ダイオードおよびショットキーダイオードのいずれにも適用することができる。以下に、本発明の実施の形態に係るダイオードのいくつかの例が説明される。しかしながら、本発明の実施の形態は、以下に説明されるダイオードに限定されない。
【００２５】
［実施の形態１］
＜素子構造＞
実施の形態１に係るダイオード１は、炭化珪素（ＳｉＣ）からなるショットキーバリアダイオード（ＳＢＤ）である。図１は、実施の形態１に係るダイオードの構造を模式的に示す断面図である。
【００２６】
図１を参照して、ダイオード１は、炭化珪素基板１１と、ストップ層１２と、ドリフト層１３（活性層）と、ガードリング１４と、ショットキー電極１５と、オーミック電極１６と、表面保護膜１７とを備える。
【００２７】
ストップ層１２およびドリフト層１３は、炭化珪素からなる。ストップ層１２は、炭化珪素基板１１上に配置される。ドリフト層１３は、ストップ層１２上に配置される。ガードリング１４は、ドリフト層１３の表面に接するようにドリフト層１３の内部に配置される。炭化珪素基板１１、ストップ層１２、およびドリフト層１３の各々の導電型は、ｎ型である。一方、ガードリング１４の導電型は、ドリフト層１３の各々の導電型とは逆である。たとえばガードリング１４の導電型は、ｐ型である。
【００２８】
ショットキー電極１５は、ドリフト層１３の表面１３１と接触する。ショットキー電極１５とドリフト層１３との間でのショットキー接合が実現されるように、ショットキー電極１５の材料が適切に選ばれる。ショットキー電極１５は、ガードリング１４の一部と重なっている。ショットキー電極１５は、ダイオード１のアノード電極に相当する。
【００２９】
オーミック電極１６は、炭化珪素基板１１の表面１１１と接触する。炭化珪素基板１１の表面１１１は、ストップ層１２が配置される面と反対側に位置する面である。オーミック電極１６と炭化珪素基板１１との間でのオーミック接合が実現されるように、オーミック電極１６の材料が適切に選ばれる。オーミック電極１６は、ダイオード１のカソード電極に相当する。
【００３０】
表面保護膜１７は、ショットキー電極１５と接触している部分以外の、ドリフト層１３の表面１３１の部分を覆う。表面保護膜１７は、たとえばポリイミドからなる。
【００３１】
＜製造プロセス＞
（実施例１−１：６００Ｖ級  ＳｉＣ−ＳＢＤ）
図１に示すダイオード１を形成するための条件の一例を説明する。以下に説明する条件は、たとえば６００Ｖ級のＳｉＣ−ＳＢＤを形成するための条件である。
【００３２】
まず、ポリタイプ４Ｈを有する六方晶炭化珪素単結晶からなる炭化珪素基板１１を準備した。炭化珪素基板１１の比抵抗は、２０（ｍΩ・ｃｍ）であった。炭化珪素基板１１の厚みは４００μｍであった。エピタキシャル層を成長させるための炭化珪素基板１１の表面は、Ｓｉ面（（０００１）面）からａ軸方向に８度オフした面であった。
【００３３】
ｎ型のストップ層１２およびｎ型のドリフト層１３を、炭化珪素基板１１の上記の面に、エピタキシャル成長によって形成した。ストップ層１２のドナー濃度は、２×１０18ｃｍ-3であった。ストップ層１２の厚みは０．５μｍであった。ドリフト層１３のドナー濃度は、６×１０15ｃｍ-3であった。ドリフト層１３の厚みは５μｍであった。炭化珪素基板１１、ストップ層１２およびドリフト層１３からなる基板を、以後、「炭化珪素エピタキシャル基板」とも呼ぶ。
【００３４】
ｐ型のガードリング１４をイオン注入法によってドリフト層１３に形成した。アルミニウム（Ａｌ）からなる注入マスクを用いて、ボロン（Ｂ）イオンを選択的にドリフト層１３に注入した。ガードリング１４の全幅が５０μｍであり、ガードリング１４の深さが０．５μｍであり、ガードリング１４のピーク濃度が、約５×１０17ｃｍ-3となるように、ボロンイオンをドリフト層１３に注入した。
【００３５】
ボロンイオンの注入後に、炭化珪素エピタキシャル基板に対する活性化アニールを実行した。具体的には、アルゴン（Ａｒ）ガス雰囲気中で、炭化珪素エピタキシャル基板を、３０分間、１６００℃に加熱した。その後、酸素雰囲気中で、炭化珪素エピタキシャル基板に対して、１１５０℃、８０分の熱処理を行ない、ドリフト層１３の表面に約４０ｎｍの犠牲酸化膜を形成した。フッ酸によりその犠牲酸化膜をエッチングして、ドリフト層１３の表面部に位置するダメージ層を除去した。
【００３６】
次に、スパッタ法により、約０．２μｍの厚みのニッケル（Ｎｉ）電極を、炭化珪素基板１１の表面１１１（裏面）に形成した。その後、Ａｒガス雰囲気中で、９７０℃、３分間の熱処理を炭化珪素エピタキシャル基板に対して行なうことにより、オーミック電極１６を形成した。
【００３７】
次に、スパッタ法により、ドリフト層１３の表面全体に、厚み０．１μｍを有するチタン（Ｔｉ）電極を形成し、続けて、厚み５μｍを有するＡｌ電極を形成した。その後、フォトリソグラフィ、およびリン酸系エッチャント（Ｈ3ＰＯ4:ＣＨ3ＣＯＯＨ:ＨＮＯ3）によりＡｌ電極の選択エッチングを行ない、次に、フォトリソグラフィおよびＢＨＦ（緩衝フッ酸）エッチャントにより、Ｔｉ電極の選択エッチングを行なった。これにより、図１に示すように、ショットキー電極１５の端部がガードリング１４上に跨るように、ショットキー電極１５が形成された。なお、ショットキー電極１５と重なるガードリング１４の部分の幅（以下「ＧＲ幅」と称する）は、設計値で１５μｍであった。
【００３８】
表１に示されるように、接合界面の面積が異なる５種類の試料を準備した。「接合界面」とは、ショットキー電極１５とドリフト層１３とが直接接触する領域である。この領域は、ガードリング１４よりも内側にある。なお、ショットキー電極１５と接触するドリフト層１３の領域（開口部）の形状は正方形であった。角部の電界集中を防止するために、ショットキー電極１５の角部とガードリング１４の角部とを丸めた（曲率半径は２０μｍ）。
【００３９】
【表１】
2015149375.tif 000003
【００４０】
次に、ポリイミドを用いて、表面保護膜１７を形成した。その後、ＥＢ蒸着法により、Ｔｉ膜（厚み５０ｎｍ）、Ｐｔ膜（厚み１００ｎｍ）およびＡｕ膜（厚み２μｍ）からなる裏面パッド電極（図示せず）を、オーミック電極１６上に形成した。
【００４１】
上記の炭化珪素エピタキシャル基板をダイシングによりチップ化した。ダイボンドおよびワイヤボンドチップを行ない、チップをパッケージに実装した。ダイボンドは、Ｓｎ−Ａｇ半田を用い、２３０℃で行なった。Ａｌワイヤを用いてワイヤボンドを行なった。
【００４２】
（実施例１−２：１２００Ｖ級  ＳｉＣ−ＳＢＤ）
実施例１−１（６００Ｖ級  ＳｉＣ−ＳＢＤ）の製造プロセスの一部の条件を変更して、１２００Ｖ級  ＳｉＣ−ＳＢＤを作製した。具体的には、ストップ層１２のドナー濃度を２×１０18ｃｍ-3とし、ストップ層１２の厚みを１μｍとした。ドリフト層１３のドナー濃度を４×１０15ｃｍ-3とし、ドリフト層１３の厚みを１０μｍとした。さらに、ＧＲ幅を３０μｍとした。
【００４３】
表２に示されるように、ショットキー電極１５のサイズを変更することにより、接合界面面積が異なる５種類の試料を準備した。
【００４４】
【表２】
2015149375.tif 000004
【００４５】
なお、他の条件は、実施例１−１の製造プロセスにおける条件と同じであるので以後の説明は繰り返さない。
【００４６】
＜評価方法＞
下記の方法により、ダイオード１のオン抵抗Ｒ、逆耐電圧Ｖblockingおよび電荷Ｑを測定（評価）した。各測定における測定温度はいずれも２５℃とした。
【００４７】
（１）オン抵抗
図２は、ダイオードの順方向電流−電圧特性の一例を示す図である。図２を参照して、ダイオードの順方向電流−電圧特性を示す領域は、領域Ａと、領域Ｂとに分けられる。領域Ａは、ダイオードに順方向電圧を印加しても、ダイオードにほとんど電流が流れない領域である。領域Ｂは、順方向電圧に対して直線的に電流が増加する領域である。領域Ｂにおける直線の傾きからオン抵抗Ｒ（＝ΔＶ／ΔＩ）を導出した。
【００４８】
図３は、ダイオードの順方向電流−電圧特性を測定するための構成の一例を示した図である。図３を参照して、測定回路５００は、電圧源５０１と、電圧計５０２と、電流計５０３とを備える。電圧源５０１は、ダイオード１のアノード電極とカソード電極との間に順方向電圧Ｖｆを印加する。電圧源５０１は、順方向電圧Ｖｆを変化させることができる
。電圧計５０２は、順方向電圧Ｖｆを測定する。電流計５０３は、順方向電流Ｉｆを測定する。
【００４９】
（２）逆耐電圧
図４は、ダイオードの逆方向電流−電圧特性の一例を示す図である。図４を参照して、ダイオードに印加される逆方向電圧が増加するにつれて、逆方向電流が増加する。ある電圧Ｖbreakdownにおいて、逆方向電流は著しく増加する。逆方向電流が著しく増加する現象は、ブレイクダウンと呼ばれる。より詳しく説明すると、高電界によって加速された電子が、価電子帯の電子にエネルギーを与える。価電子帯の電子は、エネルギーを受けて、価電子帯から伝導帯へと励起される。したがって価電子帯に正孔が残される。この結果、電子−正孔対が発生する。このようなインパクトイオン化が連続的に発生して、それにより、雪崩が生じるのと同じように、キャリア数が増加する。ブレイクダウンが生じる電圧Ｖbreakdownの２／３倍の電圧を逆耐電圧Ｖblockingと定義した。
【００５０】
図５は、ダイオードの逆方向電流−逆方向電圧特性を測定するための構成の一例を示した図である。図５を参照して、測定回路５１０は、電圧源５１１と、電圧計５１２と、電流計５１３とを備える。電圧源５１１は、ダイオード１のアノード電極とカソード電極との間に逆方向電圧Ｖｒを印加する。電圧源５１１は、逆方向電圧Ｖｒを変化させることができる。電圧計５１２は、逆方向電圧Ｖｒを測定する。電流計５１３は、逆方向電流Ｉｒを測定する。
【００５１】
なお、上述のように、ブレイクダウンが発生すると、過剰な電流がダイオード１に流れるため、ダイオード１が損傷する可能性が高い。したがって、電圧Ｖbreakdownは、たとえば、同一の半導体基板に作製された別のサンプルにより予め測定されてもよい。あるいは、電圧Ｖbreakdownにおける逆方向電流を制限可能なように、測定回路５１０が電流制限機能を有していてもよい。
【００５２】
（３）応答電荷
ダイオード１の応答電荷Ｑは、ダイオード１の逆方向容量−電圧（Ｃ−Ｖ）特性から測定可能である。図６は、ダイオードの逆方向容量−電圧（Ｃ−Ｖ）特性を測定するための回路の概略構成を示した図である。図７は、ダイオードの逆方向容量−電圧特性の例を示した図である。
【００５３】
図６および図７を参照して、Ｃ−Ｖ測定装置５２０は、ダイオード１の逆方向容量−電圧特性を測定する。
【００５４】
この実施例では、測定周波数を１ＭＨｚとした。応答電荷Ｑは、０からＶblockingまでの積分範囲で容量Ｃを積分することにより求めた。すなわち、Ｑ＝∫Ｃ（Ｖ）ｄｖ（積分区間：０〜Ｖblocking）である。
【００５５】
＜評価結果＞
（１）Ｒ−Ｑ特性  図８は、実施例１−１（６００Ｖ級耐圧品）および実施例１−２（１２００Ｖ級耐圧品）の各５つの試料に関する、オン抵抗Ｒ―応答電荷Ｑ特性を示した図である。図８を参照して、各実施例の試料によれば、オン抵抗Ｒと応答電荷Ｑとはほぼ反比例するという関係にある。すなわち、電荷Ｑをｙと表わし、オン抵抗Ｒをｘと表すと、ｙ＝ａｘｂ（ａは定数、ｂ≒−１）との関係が導かれる。オン抵抗Ｒと電荷Ｑとの積（ｙ×ｘ）は、一定値ａにほぼ等しいとみなすことができる。以下、オン抵抗Ｒと電荷Ｑとの積Ｒ・Ｑを「ＲＱ積」とも呼ぶ。
【００５６】
上記のＲ−Ｑ特性は、以下のように説明できる。まず、ダイオード１のオン抵抗Ｒは、
次の式（１）のように表すことができる。
【００５７】
Ｒ＝Ｒｄ＋Ｒｓ＋Ｒｓｕｂ＋Ｒｃ      （１）
ここでＲｄは、ドリフト層抵抗であり、Ｒｓは、ストップ層抵抗であり、Ｒｓｕｂは、基板抵抗であり、Ｒｃは、オーミック電極抵抗である。
【００５８】
一般的に、ストップ層抵抗Ｒｓとオーミック電極抵抗Ｒｃとは、ドリフト層抵抗Ｒｄに比べて極めて小さい。したがって、ストップ層抵抗Ｒｓとオーミック電極抵抗Ｒｃは無視することができる。さらに、ドリフト層抵抗Ｒｄは基板抵抗Ｒｓｕｂよりも支配的である。したがって、式（２）に表されるように、オン抵抗Ｒは、ドリフト層抵抗Ｒｄに近似することができる。
【００５９】
Ｒ〜Ｒｄ      （２）
ドリフト層抵抗Ｒｄは、式（３）のように表すことができる。
【００６０】
Ｒｄ＝ρ・ｄ／Ａ      （３）
ここで、ρは、ドリフト層比抵抗であり、ｄは、ドリフト層厚みであり、Ａは接合面積である。式（３）は、以下の式（４）のように変形することができる。
【００６１】
Ｒｄ＝１／（ｎ・μ・ｑ）・ｄ／Ａ      （４）
ここで、ｎは、ドリフト層キャリア濃度であり、μは、ドリフト層移動度である。
【００６２】
次に、逆回復応答の現象を考える。順方向バイアス電圧の印加によってダイオードに順方向電流が流れる。次に、ダイオードに逆バイアス電圧が印加される。ドリフト層中からキャリア（電子）が引き抜かれて、それにより空乏層が形成される。ドリフト層は、完全に空乏化されるものと仮定する。
【００６３】
応答電荷Ｑは、ダイオードのこのような状態の変化と関連する。したがって、応答電荷Ｑは、以下の式（５）のように表わされる。
【００６４】
Ｑ＝Ａ・ｑ・ｎ・ｄ      （５）
式（４）と式（５）とから、応答電荷Ｑは、以下の式（６）のように表わされる。
【００６５】
Ｒ・Ｑ＝ｄ2／μ      （６）
式（６）は、オン抵抗Ｒと応答電荷Ｑとの積Ｒ・Ｑが、接合面積Ａには依存せずに、ドリフト層の厚みｄとドリフト層移動度μとによって決定されることを表わす。
【００６６】
一方、ダイオードに逆バイアス電圧を印加した場合に、ドリフト層が完全に空乏化しないことも考えらえる。この場合において、逆バイアス電圧がダイオードに印加されたときにドリフト層に形成される空乏層の厚みをd´とする。応答電荷Ｑ´は、以下の式（５´）のように表わされる。
【００６７】
Ｑ’＝Ａ・ｑ・ｎ・ｄ’      （５´）
式(４)と式（５´）から、応答電荷Ｑ´は、以下の式（６´）のように表わされる。
【００６８】
Ｒ・Ｑ’＝ｄ・ｄ’／μ      （６´）
式（６）および式（６´）が示すように、ドリフト層が完全に空乏化する場合および、ドリフト層の一部が空乏化する場合の両方において、ＲＱ積は接合面積Ａには依存しない。図８は、式（６）および式（６´）によって表わされるＲＱ積を示している。
【００６９】
（２）ＲＱ積−Ｖblocking特性
図９は、実施例１−１，１−２に係る試料についてのＲＱ積−Ｖblocking特性を示した図である。図９を参照して、ＲＱ積は、逆耐電圧Ｖblockingの値でほぼ決定される。
【００７０】
ＲＱ積と逆耐電圧Ｖblockingとの間の関係は、次のように説明することができる。半導体材料の臨界電界強度をＥｃとし、ドリフト層の厚みをｄとする。ダイオードの降伏耐圧Ｖbreakdownは、次の式（７）のように表わすことができる。
【００７１】
Ｖbreakdown＝Ｅｃ・ｄ／２      (７)
式（７）と式（６）とにより、ＲＱ積は、式（８）のように表わすことができる。
【００７２】
Ｒ・Ｑ＝４／（μ・Ｅｃ2）・Ｖbreakdown2      （８）
逆耐電圧Ｖblockingは、降伏耐圧Ｖbreakdownに比例すると考えられる。したがって、式（９）に示されるように、ＲＱ積は逆耐電圧Ｖblockingの２乗に比例すると考えられる。
【００７３】
Ｒ・Ｑ∝Ｖblocking2        （９）
図９に示した実施例１−１，１−２に係る試料についても、ＲＱ積は、逆耐電圧Ｖblockingの２乗に比例する。各試料におけるＲＱ積および逆耐電圧Ｖblockingから、最小２乗フィッティング（ＬＳＭ）によって、以下の関係式が得られた。
【００７４】
Ｒ・Ｑ＝３．４×１０-3(ｍΩ・ｎＣ／Ｖ2)・Ｖblocking2
ダイオードの損失は、導通損失とスイッチング損失の和からなる。導通損失はダイオードのオン状態の損失(オン損失)とオフ状態の損失(オフ損失)からなる。しかし、導通損失では、オン損失が支配的である。式（１０）によって表わされるように、オン損失Ｌｏｎは、オン抵抗Ｒに比例して大きくなる。αは、比例定数である。
【００７５】
Ｌｏｎ＝αＲ      （１０）
スイッチング損失は、ターンオン損失とターンオフ損失からなる。しかし、スイッチング損失では、ターンオフ損失が支配的である。式（１１）によって表わされるように、ターンオフ損失Ｌｔｆは、電荷Ｑに比例する。βは比例定数である。
【００７６】
Ｌｔｆ＝βＱ      （１１）
ダイオードの全損失Ｌｔは、オン損失Ｌｏｎとターンオフ損失Ｌｔｆの和で表される。したがって、全損失Ｌｔは、式（１２）のように表わすことができる。ここで、Ｃは定数である。
【００７７】
Ｌｔ＝Ｌｏｎ＋Ｌｔｆ＝αＲ＋βＱ＝αＲ＋βＣ／Ｒ      （１２）
オン抵抗ＲがＲ＊＝（β／α・Ｃ）1/2であり、応答電荷ＱがＱ＊＝（α／β・Ｃ）1/2であるときに、全損失Ｌｔは、最小値Ｌｔ＊となる。最小値Ｌｔ＊は、以下の式（１３）のように表わすことができる。
【００７８】
Ｌｔ＊＝２（α・β・Ｒ＊・Ｑ＊）1/2      （１３）
すなわち、全損失Ｌｔの最小値は、ＲＱ積の平方根に比例する。このことは、ＲＱ積がダイオードの全損失を表す良い指標であることを示している。
【００７９】
さらに式（８）から、ＲＱ積の材料依存性を考察する。Ｓｉ材料、ＳｉＣ材料、ＧａＮ材料について、ＲＱ積の材料限界の比率は、式（１４）のように表わすことができる。
【００８０】
ＲＱ材料限界比率（Ｓｉ）：ＲＱ材料限界比率（ＳｉＣ）：ＲＱ材料限界比率（ＧａＮ
）＝約１００：約３：１      （１４）
したがって、全損失の材料限界比率は、式（１５）のように表わすことができる。
【００８１】
全損失材料限界比率（Ｓｉ）：全損失材料限界比率（ＳｉＣ）：全損失材料限界比率（ＧａＮ）＝１０（Ｓｉ）：２（ＳｉＣ）：１（ＧａＮ）      （１５)
（実施例１−３：６００Ｖ級  ＳｉＣ−ＳＢＤ）
実施例１−１に係る試料の作製方法と同様の方法により、実施例１−３に係る試料を作製した。エピタキシャル層の構造は、実施例１−１における構造と同じであった。接合界面の面積を一定とし、ＧＲ幅を変化させた。具体的には、接合界面の面積を、実施例１−１に係る試料１での接合界面の面積と同じく０．５ｍｍ2とした。表３に示すように、ＧＲ幅を０（ガードリングなし）から８００μｍまで変化させた試料を準備した。ＧＲ幅の大きい試料５〜９については、（ＧＲ全幅）＝（ＧＲ幅）＋３０μｍとなるように、ＧＲ全幅を設計した。
【００８２】
【表３】
2015149375.tif 000005
【００８３】
（実施例１−４：１２００Ｖ級  ＳｉＣ−ＳＢＤ）
実施例１−２に係る試料の作製方法と同様の方法により、実施例１−４に係る試料を作製した。エピタキシャル層の構造は、実施例１−２における構造と同じであった。接合界面の面積を一定とし、ＧＲ幅を変化させた。具体的には、接合界面の面積を、実施例１−２に係る試料１での接合界面の面積と同じく０．５ｍｍ2とした。表４に示すように、ＧＲ幅を０（ガードリングなし）から８００μｍまで変化させた試料を準備した。ＧＲ幅の大きい試料５〜９については、（ＧＲ全幅）＝（ＧＲ幅）＋３０μｍとなるように、ＧＲ全幅を設計した。
【００８４】
【表４】
2015149375.tif 000006
【００８５】
＜評価方法＞
実施例１−１，１−２に係る試料の評価方法と同じ方法により、実施例１−３，１−４に係る試料のオン抵抗Ｒ、逆耐電圧Ｖblocking、および応答電荷Ｑを測定した。したがって、評価方法についての詳細は繰り返さない。
【００８６】
＜評価結果＞
図１０は、実施例１−３，１−４に係る試料のＧＲ幅−逆耐電圧特性を示した図である。図１０を参照して、ガードリングなし（ＧＲ幅が０）の試料およびＧＲ幅が３μｍの試料では、逆耐電圧Ｖblockingが低下した。なお、図１０のグラフの横軸は対数を示す。対数では、ＧＲ幅が０であることを表現できない。しかしながら、図１０（以下の図も同様）では、便宜上、ガードリングなしの場合のＧＲ幅を０と表わしている。
【００８７】
実施例１−３の場合、ＧＲ幅が５μｍ以上の試料では、逆耐電圧Ｖblockingは約６００Ｖであり、良好な結果が得られた。実施例１−４の場合も同じく、ＧＲ幅が５μｍ以上の試料では、逆耐電圧Ｖblockingは約１２００Ｖであり、良好な結果が得られた。
【００８８】
ＧＲ幅が３μｍ以下の場合、ガードリング構造によって電界集中を緩和する効果が弱くなり、リーク電流が増加するとともに逆耐電圧Ｖblockingが低下したと考えられる。
【００８９】
さらに、表５に示されるように、実施例１−３，１−４のいずれにおいても、オン抵抗Ｒは、ＧＲ幅によってほとんど変化しなかった。
【００９０】
【表５】
2015149375.tif 000007
【００９１】
図１１は、実施例１−３，１−４に係る試料のＧＲ幅−応答電荷Ｑの特性を示した図である。図１１を参照して、実施例１−３，１−４ともに、ＧＲ幅が０〜５０μｍとなる試料では、応答電荷Ｑは、ほぼ一定である。ＧＲ幅が１００μｍでは、応答電荷Ｑは、やや増加した。応答電荷Ｑの増加の割合は２０％程度であった。ＧＲ幅が１００μｍ以上の場合には、応答電荷Ｑが大きく増加した。ＧＲ幅が長いとガードリング領域に起因した電荷が、ショットキー電極領域に起因した電荷に対し無視できなくなるため、全電荷が増加すると考えられる。
【００９２】
図１２は、ＲＱ積−逆耐電圧Ｖblocking特性のＧＲ幅依存性を示した図である。式（９）に示される関係では、ＲＱ積は、逆耐電圧Ｖblockingの２乗に比例する。図１３は、図１２に示した比例係数ＡのＧＲ幅依存性を示した図である。図１３を参照して、ＧＲ幅が３μｍ以下の場合には、逆耐電圧Ｖblockingが低下して、Ａが大きくなった。言い換えると、ＲＱ積−逆耐電圧Ｖblocking特性が悪化した。ＧＲ幅が５〜２００μｍの範囲では、Ａは、ほぼ最小値となり、かつほぼ一定であった。ＧＲ幅が２００μｍを超えた場合、ＲＱ積が増加し始めたため、ＲＱ積−逆耐電圧Ｖblocking特性が悪化した。
【００９３】
なお、ＧＲ幅が１５μｍの試料としては、実施例１−３に係る試料を用いた。ＧＲ幅が３０μｍの試料としては、実施例１−４に係る試料を用いた。上記のように、ＧＲ幅15〜30μｍの範囲ではＲＱ積は最小を取る。これらの２つの試料のデータから、ＧＲ幅２０μｍの場合の係数Ａの値を図１３にプロットした。
【００９４】
式（１３）から、ダイオードの全損失Ｌｔは、ＲＱ積の平方根に比例する。ＧＲ幅が２００μｍ以下であれば、全損失Ｌｔの増加を２０％以下に抑えることができる。以上より、ＧＲ幅の最適範囲は、５μｍ以上２００μｍ以下である。この場合のＲＱ積は、次の式（１６）のように表わすことができる。
【００９５】
ＲＱ≦４．７×１０-3(ｍΩ・ｎＣ／Ｖ2)・Ｖblocking2      (１６)
なお、以上の議論はガードリング以外の終端構造においても同様である。そのような終端構造の長さの範囲も、５μｍ以上２００μｍ以下の範囲が適切である。
【００９６】
スイッチング回路では、損失を低減することが要求される。スイッチング回路の損失は、主として、導通損失およびスイッチング損失である。
【００９７】
導通損失は、スイッチング素子のオン状態における、電流と電圧との積である。スイッチング損失は、スイッチング素子がオンおよびオフするときに生じる損失である。スイッ
チング損失は、スイッチング周波数に比例して増大する。
【００９８】
したがって、パワーダイオードにおいては、オン抵抗損失とスイッチング損失との両方を考慮する必要がある。
【００９９】
実施の形態１によれば、ダイオードのオン抵抗Ｒと、ダイオードの応答電荷Ｑとの積Ｒ・Ｑ（ＲＱ積）をダイオードの性能の指標に用いることができる。具体的には、ＲＱ積はダイオードの全損失の指標に用いることができる。
【０１００】
実施の形態１によれば、ダイオードの材料にＳｉＣを使用し、エピタキシャル層の構造およびデバイス構造を最適化することにより、最小のＲＱ積を得ることができる。したがって、実施の形態１によれば、優れたスイッチング特性を有するダイオードを提供することができる。
【０１０１】
［実施の形態２］
＜素子構造＞
実施の形態２に係るダイオードは、シリコン（Ｓｉ）からなるショットキーバリアダイオードである。図１４は、実施の形態２に係るダイオードの構造を模式的に示す断面図である。
【０１０２】
図１４を参照して、ダイオード２は、シリコン基板２１と、ストップ層２２と、ドリフト層２３と、ガードリング２４と、ショットキー電極２５と、オーミック電極２６と、表面保護膜２７とを備える。
【０１０３】
図１４に示される構造は、基本的に図１に示される構造と同じであるので、詳細な説明は繰り返さない。実施の形態２に係るダイオード２は、実施の形態１に係るダイオード１とは、半導体材料の点で相違する。
【０１０４】
＜製造プロセス＞
（実施例２−１：１５０Ｖ級  Ｓｉ−ＳＢＤ）
図１４に示すダイオード２を形成するための条件の一例を説明する。以下に説明する条件は、たとえば１５０Ｖ級のＳｉ−ＳＢＤを形成するための条件である。
【０１０５】
まず、比抵抗２×１０-3（Ω・ｃｍ）を有するｎ型のシリコン基板２１を準備した。シリコン基板２１上に、エピタキシャル法により、ドナー濃度２×１０18ｃｍ-3かつ厚み０．５μｍを有するｎ型のストップ層２２を形成し、次いで、ストップ層２２の上に、ドナー濃度８×１０14ｃｍ-3かつ厚み１０μｍを有するｎ型のドリフト層２３を形成した。シリコン基板２１、ストップ層２２およびドリフト層２３からなる基板を、以後、「シリコンエピタキシャル基板」とも呼ぶ。
【０１０６】
酸素雰囲気中での熱処理により、ドリフト層２３の表面に酸化膜を形成した。この酸化膜は、図１４の表面保護膜２７に相当する。熱処理の温度は１１００℃であった。次に、フォトリソグラフィ、およびＢＨＦエッチャントによるエッチングを順次行なった。これにより、ガードリング領域を形成すべき部分の酸化膜を除去して、ｐ型拡散用窓を形成した。酸素雰囲気中で、酸化膜をマスクに用いて、シリコンエピタキシャル基板にボロン（Ｂ）を拡散させた。これにより、ガードリング２４を形成した。ガードリング２４は、表面濃度が１×１０19ｃｍ-3であり、深さが２μｍであるｐ型領域である。さらに、ＧＲ全体幅は５０μｍであった。
【０１０７】
オーミック電極２６をＥＢ蒸着法により形成した。オーミック電極２６は、Ｔｉ膜／Ｎ
ｉ膜／Ａｕ膜からなる３層構造の膜である。
【０１０８】
次に、フォトリソグラフィおよび、ＢＨＦによるエッチングを実行することにより、酸化膜（表面保護膜２７）に、ショットキー電極２５のための窓を形成した。ショットキー電極２５の端部がガードリング２４に跨る（重なり設計２０μｍ）ように、ショットキー電極２５を形成した。実施の形態１と同じく、接合界面面積が異なる３つの試料を作成した（表６を参照）。
【０１０９】
【表６】
2015149375.tif 000008
【０１１０】
その後、ＥＢ蒸着により、モリブデン（Ｍｏ）膜およびＡｌ膜からなるショットキー電極２５を形成した。ショットキー電極２５は、リフトオフにより形成された。その後、シリコンエピタキシャル基板の裏面（シリコン基板２１の表面２１１）に、Ｔｉ膜／Ｎｉ膜／Ａｕ膜からなるオーミック電極２６を形成した。
【０１１１】
上記のシリコンエピタキシャル基板をダイシングによりチップ化した。ダイボンドおよびワイヤボンドチップを行ない、チップをパッケージに実装した。ダイボンドは、Ｓｎ−Ａｇ半田を用い、２３０℃で行なった。Ａｌワイヤを用いてワイヤボンドを行なった。
【０１１２】
（実施例２−２：８０Ｖ級  Ｓｉ−ＳＢＤ）
実施例２−１（８０Ｖ級  Ｓｉ−ＳＢＤ）の製造プロセスの一部の条件を変更して、８０Ｖ級  Ｓｉ−ＳＢＤを作製した。具体的には、ドリフト層２３のドナー濃度を１．５×１０15ｃｍ-3とし、ドリフト層２３の厚みを５μｍとした。さらに、表７に示されるように、ショットキー電極２５のサイズを変更することにより、接合界面面積が異なる３種類の試料を準備した。
【０１１３】
【表７】
2015149375.tif 000009
【０１１４】
なお、他の条件は、実施例２−１の製造プロセスにおける条件と同じであるので以後の説明は繰り返さない。
【０１１５】
（実施例２−３：４０Ｖ級  Ｓｉ−ＳＢＤ）
実施例２−１（１５０Ｖ級  Ｓｉ−ＳＢＤ）の製造プロセスの一部の条件を変更して、４０Ｖ級  Ｓｉ−ＳＢＤを作製した。具体的には、ドリフト層２３のドナー濃度を３×１０15ｃｍ-3とし、ドリフト層２３の厚みを３μｍとした。さらに、表８に示されるように、ショットキー電極２５のサイズを変更することにより、接合界面面積が異なる３種類の試料を準備した。
【０１１６】
【表８】
2015149375.tif 000010
【０１１７】
なお、他の条件は、実施例２−１の製造プロセスにおける条件と同じであるので以後の説明は繰り返さない。
【０１１８】
＜評価方法＞
実施の形態１に係る方法と同じ評価方法により、オン抵抗Ｒ、逆耐電圧、および応答電荷Ｑを測定した。したがって、評価方法についての詳細は繰り返さない。
【０１１９】
＜評価結果＞
（１）Ｒ−Ｑ特性
図１５は、実施例２−１（１５０級耐圧品）、実施例２−２（８０Ｖ級耐圧品）および実施例２−３（４０Ｖ級耐圧品）に係る試料に関する、オン抵抗Ｒ−応答電荷Ｑ特性を示した図である。図１５を参照して、各実施例の試料によれば、オン抵抗Ｒと応答電荷Ｑとはほぼ反比例するという関係にある。このような関係は、式（６）および式（６´）から理解することができる。
【０１２０】
（２）ＲＱ積−Ｖblocking特性
図１６は、実施例２−１〜２−３に係る試料についてのＲＱ積−Ｖblocking特性を示した図である。図１６を参照して、ＲＱ積は、逆耐電圧Ｖblockingの値でほぼ決定される。ＲＱ積の測定値を式（９）により最小２乗フィッティングすることによって、以下の関係式が得られた。
【０１２１】
Ｒ・Ｑ＝７．８×１０-2(ｍΩ・ｎＣ／Ｖ2)・Ｖblocking2
なお、上記式に従うＲＱ積の値は、シリコンエピタキシャル層（ドリフト層２３およびストップ層２２）の構造、あるいは終端構造を最適化した結果、得られた値である。これらに対するＲＱ積の変化は、次の実施形態を参照しながら説明される。
【０１２２】
［実施の形態３］
実施の形態３に係るダイオードは、シリコン（Ｓｉ）からなるショットキーバリアダイオードである。なお、実施の形態３に係るダイオードの構成は、図１４に示された構造と同様であるので以後の説明は繰り返さない。実施の形態３に係るダイオードは、シリコンエピタキシャル層（ドリフト層２３およびストップ層２２）の構造、および、ガードリング２４とショットキー電極２５との重なり幅が変更された点で、実施の形態２に係るダイオードと異なる。
【０１２３】
表９に示されるように、試料１〜７を準備した。試料１は、実施の形態２に係るダイオードと同一の条件で形成されたダイオードである。すなわち、試料１では、ドリフト層２３の厚みｄおよびＧＲ幅が最適化されている。試料２〜４は、試料１に対してドリフト層２３の厚みｄが異なる。試料５〜７は、試料１に対してガードリング１４の重なり幅（言い換えるとＧＲ幅）が異なる。
【０１２４】
【表９】
2015149375.tif 000011
【０１２５】
試料６および試料７は、大きいＧＲ幅を有する。試料６および試料７について、ＧＲ全幅がＧＲ幅＋３０μｍとなるようにＧＲ全幅を設計した。なお、他の条件は、実施例２−１，２−２の製造プロセスにおける条件と同じであるので以後の説明は繰り返さない。
【０１２６】
＜評価方法＞
実施の形態１に係る方法と同じ評価方法により、オン抵抗Ｒ、逆耐電圧、および応答電荷Ｑを測定した。したがって、評価方法についての詳細は繰り返さない。
【０１２７】
＜評価結果＞
図１７は、ＲＱ積−逆耐電圧Ｖblocking特性のＧＲ幅依存性を示した図である。図１７を参照して、試料２および試料３では、試料１に比べてＲＱ特性が悪化した。具体的には、同じ逆耐電圧Ｖblockingにおいて、試料２あるいは試料３のＲＱ積は、試料１のＲＱ積から増加した。
【０１２８】
表９に示されるように、試料２および試料３は、試料１よりもドリフト層厚みが大きい。試料２および試料３の各々のＲＱ積が試料１のＲＱ積から増加した理由は、ドリフト層２３の厚みが最適の厚みより大きくなったことによって、逆耐電圧Ｖblockingは変わらない一方で、オン抵抗Ｒが増加したためと考えられる。
【０１２９】
逆耐電圧Ｖblockingおよび応答電荷Ｑは、いずれも逆バイアス特性である。逆耐電圧Ｖblockingは、ショットキー電極の界面における電界強度に依存する。応答電荷Ｑは、ドリフト層に形成される空乏層の幅に依存する。ドリフト層の厚みが最適な厚みよりも大きくなった場合、界面電界強度および空乏層幅は、ドリフト層の厚みの影響を受けない。一方、ドリフト層の厚みが増加することにより、オン抵抗が高くなる。
【０１３０】
試料４は、試料１に比べて、小さいドリフト層厚みを有する。試料４の耐圧は、試料１の耐圧に比べて低下した。試料４の応答電荷Ｑおよびオン抵抗Ｒは、試料１の応答電荷Ｑおよびオン抵抗Ｒから、それぞれ減少した。この結果、試料４のＲＱ積−逆耐電圧Ｖblocking特性は、試料１のＲＱ積−逆耐電圧Ｖblocking特性からやや悪化した。なお、ＲＱ積は、基本的に、逆耐電圧Ｖblockingの２乗に比例する（式（９）を参照）。このため試料４と試料１とをＲＱ／Ｖblocking2、すなわち比例係数Ａによって比較した。なお比例係数Ａが小さいほど、ＲＱ積−逆耐電圧Ｖblocking特性が優れている。
【０１３１】
試料５は、５μｍのＧＲ幅を有する。試料５の耐圧は、試料１に比べて低下した。さらに、試料５の応答電荷Ｑは、試料１の応答電荷から、やや低下した。この結果、試料５のＲＱ積−逆耐電圧Ｖblocking特性は、試料１のＲＱ積−逆耐電圧Ｖblocking特性からやや悪化した。
【０１３２】
試料６は、１００μｍのＧＲ幅を有する。試料１と比較すると、試料６の比例係数Ａの値は、ほとんど変わらなかった。試料７は、３００μｍのＧＲ幅を有する。試料１に比べて、試料７では、応答電荷Ｑが大きく増加した。この結果、比例係数Ａは０．１１（＝１．１×１０-1）となった。この値は、試料１における比例係数Ａの値から４３％増加した値である。すなわち、試料７のＲＱ積−逆耐電圧Ｖblocking特性は、試料１のＲＱ積−逆
耐電圧Ｖblocking特性から悪化した。
【０１３３】
試料１〜試料７の中で、最も大きい比例係数Ａの値は、２．４×１０-1である（試料３）。試料１〜試料７から、比例係数Ａの上限を２．４×１０-5と考えることができる。この結果、ＲＱ積について、以下の関係が導かれる。
【０１３４】
ＲＱ／Ｖblocking2＝Ａ≦２．４×１０-1
すなわち、ＲＱ≦０．２４×Ｖblocking2である。
【０１３５】
このように、ドリフト層の厚み（エピタキシャル層の構造）およびＧＲ幅には、ＲＱ積を最適とするための条件が存在することが分かる。なお実施の形態２に係るダイオードは、この最適条件に従って形成された素子である。ドリフト層の厚み（エピタキシャル層の構造）およびＧＲ幅を最適化することにより、ＲＱ積の増加率を４３％以下に抑えることができる。言い換えると、ダイオードの全損失Ｌｔの増加率を２０%以下に抑えることができる。このような関係は、以下の式（１７）により表すことができる。
【０１３６】
ＲＱ≦０．１×Ｖblocking２      （１７）
以上のように、実施の形態２，３によれば、ダイオードの材料にＳｉを使用し、エピタキシャル層の構造およびデバイス構造を最適化することにより、最小のＲＱ積を得ることができる。したがって、実施の形態２，３によれば、実施の形態１と同様に、優れたスイッチング特性を有するダイオードを提供することができる。
【０１３７】
［実施の形態４］
＜素子構造＞
実施の形態４に係るダイオードは、窒化ガリウム（ＧａＮ）からなるショットキーバリアダイオードである。図１８は、実施の形態４に係るダイオードの構造を模式的に示す断面図である。
【０１３８】
図１８を参照して、ダイオード４は、ＧａＮ基板４１と、ストップ層４２と、ドリフト層４３と、ショットキー電極４５と、オーミック電極４６と、表面保護膜４７とを備える。ダイオード４の基本的な構造は、実施の形態１に係るダイオード１の構造と同じであるので以後の説明は繰り返さない。
【０１３９】
＜製造プロセス＞
（実施例４−１：６００Ｖ級  ＧａＮ−ＳＢＤ）
図１８に示すダイオード４を形成するための条件の一例を説明する。以下に説明する条件は、たとえば６００Ｖ級のＧａＮ−ＳＢＤを形成するための条件である。
【０１４０】
まず、Ｃ面を有する、ｎ型のＧａＮ基板４１を準備した。ＧａＮ基板４１の外径は、４インチ（１インチは約２．５ｃｍ）であった。ＧａＮ基板４１の比抵抗は８（ｍΩ・ｃｍ）であり、ＧａＮ基板４１の厚みは５００μｍであった。
【０１４１】
ＭＯＶＰＥ（Metalorganic vapor phase epitaxy）法を用いて、ＧａＮ基板４１のＣ面上に、ｎ型のストップ層４２およびｎ型のドリフト層４３を、エピタキシャル成長によって形成した。ストップ層４２のドナー濃度は、２×１０18ｃｍ-3であった。ストップ層４２の厚みは０．５μｍであった。ドリフト層４３のドナー濃度は、７×１０15ｃｍ-3であった。ドリフト層４３の厚みは５μｍであった。エピタキシャル成長の実行時における成長温度は１０５０℃であった。ＧａＮの原料として、ＴＭＧ(トリメチルガリウム)およびＮＨ3ガスを用いた。ｎ型用のドーパントとしてＳｉＨ4（シラン）を使用した。ＧａＮ基板４１、ストップ層４２およびドリフト層４３からなる基板を、以後、「ＧａＮエピタキ
シャル基板」とも呼ぶ。
【０１４２】
ドリフト層４３の表面４３１に表面保護膜４７を形成した。表面保護膜４７は、終端構造としてのフィールドプレート（ＦＰ）のための絶縁膜である。具体的には、プラズマＣＶＤ法により、ＳｉＨ4およびＮＨ3を原料として、厚さ０．５μｍのＳｉＮｘ膜を形成した。
【０１４３】
その後、ＲＴＡ（高速熱処理装置）を用いて、ＧａＮエピタキシャル基板をＮ2雰囲気中で熱処理した。熱処理の条件は、６００℃、３分間であった。次に、フォトリソグラフィにより、フォトレジストに開口部を形成した。エッチングにより、開口部のＳｉＮｘ膜を除去した。これによりフィールドプレート用開口部を形成した。なお、エッチング工程において、バッファードフッ酸（５０％重量％ＨＦ＋４０％重量％ＮＨ4Ｆ）により、ＧａＮエピタキシャル基板を１５分間エッチングした。
【０１４４】
開口部の面積は、ショットキー電極４５とドリフト層４３とが直接接触する領域である接合界面の面積に等しい。表１０に示されるように、接合界面面積が異なる４種類の試料を準備した。なお、開口部の形状は正方形であった。角部の電界集中を防止するために、開口部の角部を丸めた（曲率半径は２０μｍ）。
【０１４５】
【表１０】
2015149375.tif 000012
【０１４６】
フォトレジスト除去後に、フォトリソグラフィによりでレジストマスクを形成した。ＥＢ蒸着法により、厚さ５０ｎｍのＮｉ層および厚さ３００ｎｍのＡｕ層を形成した。アセトン中でのリフトオフにより、ショットキー電極４５を形成した。ショットキー電極４５と表面保護膜４７（ＳｉＮ膜）とが重なりあう部分の長さ（ＦＰ幅）を、１５μｍとした。
【０１４７】
その後、フォトリソグラフィおよびＥＢ蒸着法を用い、リフトオフにより、パッド電極をショットキー電極４５上に形成した。パッド電極は、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の３層構造を有する電極であり、Ｔｉ膜、Ｐｔ膜およびＡｕ膜の厚みは、それぞれ５０ｎｍ，１００ｎｍ，３μｍであった。その後、オーミック電極４６として、Ａｌ膜／Ｔｉ膜／Ａｕ膜の３層構造を有する電極を、ＧａＮ基板４１の表面４１１（裏面）の全体に形成した。Ａｌ膜、Ｔｉ膜およびＡｕ膜の厚みは、それぞれ、２００ｎｍ，５０ｎｍ，５００ｎｍであった。さらに、裏面パッド電極をオーミック電極４６上に形成した。裏面パッド電極は、Ｔｉ膜／Ｐｔ膜／Ａｕ膜の３層構造を有する電極であった。Ｔｉ膜、Ｐｔ膜およびＡｕ膜の厚みは、それぞれ、５０ｎｍ，１００ｎｍ，１μｍであった。
【０１４８】
上記のＧａＮエピタキシャル基板をダイシングによりチップ化した。ダイボンドおよびワイヤボンドチップを行ない、チップをパッケージに実装した。ダイボンドは、Ｓｎ−Ａｇ半田を用い、２３０℃で行なった。Ａｌワイヤを用いてワイヤボンドを行なった。
【０１４９】
（実施例４−２：１２００Ｖ級  ＧａＮ−ＳＢＤ）
実施例４−１（６００Ｖ級  ＧａＮ−ＳＢＤ）の製造プロセスの一部の条件を変更して、１２００Ｖ級  ＧａＮ−ＳＢＤを作製した。具体的には、ストップ層４２のドナー濃度を２×１０18ｃｍ-3とし、ストップ層４２の厚みを１μｍとした。ドリフト層４３のドナ
ー濃度を５×１０15ｃｍ-3とし、ドリフト層４３の厚みを１０μｍとした。表面保護膜４７（ＳｉＮ膜）の厚みを１μｍとした。さらに、ＦＰ幅を３０μｍとした。
【０１５０】
表１１に示されるように、ショットキー電極４５のサイズを変更することにより、接合界面面積が異なる４種類の試料を準備した。
【０１５１】
【表１１】
2015149375.tif 000013
【０１５２】
なお、他の条件は、実施例４−１の製造プロセスにおける条件と同じであるので以後の説明は繰り返さない。
【０１５３】
＜評価方法＞
実施の形態１に係る方法と同じ評価方法により、オン抵抗Ｒ、逆耐電圧、および応答電荷Ｑを測定した。したがって、評価方法についての詳細は繰り返さない。
【０１５４】
＜評価結果＞
（１）Ｒ−Ｑ特性
図１９は、実施例４−１（６００級耐圧品）、実施例４−２（１２００Ｖ級耐圧品）に係る試料に関する、オン抵抗Ｒ−応答電荷Ｑ特性を示した図である。図１９を参照して、各実施例の試料によれば、オン抵抗Ｒと応答電荷Ｑとはほぼ反比例するという関係にある。このような関係は、式（６）および式（６´）から理解することができる。
【０１５５】
（２）ＲＱ積−Ｖblocking特性
図２０は、実施例４−１，４−２に係る試料についてのＲＱ積−Ｖblocking特性を示した図である。図２０を参照して、ＲＱ積は、逆耐電圧Ｖblockingの値でほぼ決定される。ＲＱ積の測定値を式（９）により最小２乗フィッティングすることによって、以下の関係式が得られた。
Ｒ・Ｑ＝９．７×１０-4(ｍΩ・ｎＣ／Ｖ2)・Ｖblocking2
なお、上記式に従うＲＱ積の値は、ＧａＮエピタキシャル層（ドリフト層４３およびストップ層４２）の構造、あるいはＦＰ構造を最適化した結果、得られた値である。これらに対するＲＱ積の変化は、次の実施形態を参照しながら説明される。
【０１５６】
［実施の形態５］
＜素子構造＞
実施の形態５に係るダイオードは、窒化ガリウム（ＧａＮ）からなるショットキーバリアダイオードである。なお、実施の形態５に係るダイオードの構成は、図１８に示された構造と同様であるので以後の説明は繰り返さない。実施の形態５に係るダイオードは、ＦＰ幅が変更された点で、実施の形態５に係るダイオードと異なる。
【０１５７】
＜製造プロセス＞
（実施例５−１：６００Ｖ級  ＧａＮ−ＳＢＤ）
実施例４−１に係る試料の作製方法と同様な方法により、実施例５−１に係る試料を作製した。エピタキシャル層の構造は、実施例４−１における構造と同じであった。接合界面を面積一定とし、ＦＰ幅を変化させた。具体的には、接合界面の面積を、実施例４−１の試料３と同じく０．７５ｍｍ2とした。表１２に示されるように、ＦＰ幅を０（ＦＰ構
造なし）から８００μｍまで変化させた試料を準備した。表面保護膜４７（ＳｉＮ膜）の厚みは０．５μｍとした。
【０１５８】
【表１２】
2015149375.tif 000014
【０１５９】
（実施例５−２：１２００Ｖ級  ＧａＮ−ＳＢＤ）
実施例４−２に係る試料の作製方法と同様な方法により、実施例５−２に係る試料を作製した。エピタキシャル層の構造は、実施例４−２における構造と同じであった。接合界面を面積一定とし、ＦＰ幅を変化させた。具体的には、接合界面の面積を、実施例４−２の試料３と同じく０．７５ｍｍ2とした。表１３に示されるように、ＦＰ幅を０（ＦＰ構造なし）から８００μｍまで変化させた試料を準備した。表面保護膜４７（ＳｉＮ膜）の厚みは１μｍとした。
【０１６０】
【表１３】
2015149375.tif 000015
【０１６１】
＜評価方法＞
実施の形態１に係る方法と同じ評価方法により、オン抵抗Ｒ、逆耐電圧、および応答電荷Ｑを測定した。したがって、評価方法についての詳細は繰り返さない。
【０１６２】
＜評価結果＞
図２１は、実施例５−１，５−２に係る試料のＦＰ幅−逆耐電圧特性を示した図である。図２１を参照して、ＦＰ構造なし（ＦＰ幅が０）の試料およびＦＰ幅が３μｍの試料では、逆耐電圧Ｖblockingが低下した。
【０１６３】
実施例５−１の場合、ＦＰ幅が５μｍ以上の試料では、逆耐電圧Ｖblockingは約６００Ｖであり、良好な結果が得られた。実施例５−２の場合も同じく、ＧＲ幅が５μｍ以上の試料では、逆耐電圧Ｖblockingは約１１００〜約１２００Ｖであり、良好な結果が得られた。
【０１６４】
ＦＰ幅が３μｍ以下の場合、ＦＰ構造によって電界集中を緩和する効果が弱くなり、リーク電流が増加するとともに逆耐電圧Ｖblockingが低下したと考えられる。
【０１６５】
さらに、表１４に示されるように、実施例５−１，５−２のいずれにおいてもオン抵抗Ｒは、ＦＰ幅によってほとんど変化しなかった。
【０１６６】
【表１４】
2015149375.tif 000016
【０１６７】
図２２は、実施例５−１，５−２に係る試料のＦＰ幅−応答電荷Ｑの特性を示した図である。図２２を参照して、実施例５−１，５−２ともに、ＦＰ幅が０〜５０μｍとなる試料では、応答電荷Ｑは、ほぼ一定である。ＦＰ幅が１００μｍでは、応答電荷Ｑは、やや増加した。応答電荷Ｑの増加の割合は２０％程度であった。ＦＰ幅が１００μｍ以上の場合には、応答電荷Ｑが大きく増加した。ＦＰ幅が長いとＦＰ領域に起因した電荷が、ショットキー電極領域に起因した電荷に対し無視できなくなるため、全電荷が増加すると考えられる。
【０１６８】
図２３は、ＲＱ積−逆耐電圧Ｖblocking特性のＦＰ幅依存性を示した図である。式（９）に示される関係では、ＲＱ積は、逆耐電圧Ｖblockingの２乗に比例する。図２４は、図２３に示した比例係数ＡのＦＰ幅依存性を示した図である。図２４を参照して、ＦＰ幅が３μｍ以下の場合には、逆耐電圧Ｖblockingが低下して、Ａが大きくなった。言い換えると、ＲＱ積−逆耐電圧Ｖblocking特性が悪化した。ＦＰ幅が５〜２００μｍの範囲では、Ａは、ほぼ最小値となり、かつほぼ一定であった。ＦＰ幅が２００μｍを超えた場合、ＲＱ積が増加し始めたため、ＲＱ積−逆耐電圧Ｖblocking特性が悪化した。
【０１６９】
なお、ＦＰ幅が１５μｍの試料としては、実施例５−１に係る試料を用いた。ＦＰ幅が３０μｍの試料としては、実施例５−２に係る試料を用いた。上記のように、ＦＰ幅１５〜３０μｍの範囲ではＲＱ積は最小を取る。これらの２つの試料のデータから、ＦＰ幅２０μｍの場合の係数Ａの値を図２４にプロットした。
【０１７０】
式（１３）から、ダイオードの全損失Ｌｔは、ＲＱ積の平方根に比例する。ＦＰ幅が２００μｍ以下であれば、全損失Ｌｔの増加を２０％以下に抑えることができる。以上より、ＦＰ幅の最適範囲は、５μｍ以上２００μｍ以下である。この場合のＲＱ積は、次の式（１８）のように表わすことができる。
【０１７１】
ＲＱ≦１．２×１０-3(ｍΩ・ｎＣ／Ｖ2)・Ｖblocking2      (１８)
実施の形態４，５によれば、ダイオードの材料にＧａＮを使用し、エピタキシャル層の構造およびデバイス構造を最適化することにより、最小のＲＱ積を得ることができる。したがって、実施の形態５によれば、実施の形態１〜４と同様に、優れたスイッチング特性を有するダイオードを提供することができる。
【０１７２】
なお、以上の議論はフィールドプレート以外の終端構造においても同様である。そのような終端構造の長さの範囲も、５μｍ以上２００μｍ以下の範囲が適切である。
【０１７３】
以上のように、実施の形態４，５によれば、ダイオードの材料にＧａＮを使用し、エピタキシャル層の構造およびデバイス構造を最適化することにより、最小のＲＱ積を得ることができる。したがって、実施の形態４，５によれば、実施の形態１〜３と同様に、優れたスイッチング特性を有するダイオードを提供することができる。
【０１７４】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものでな
いと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１７５】
１，２，４  ダイオード、１１  炭化珪素基板、１２，２２，４２  ストップ層、１３，２３，４３  ドリフト層、１５，２５，４５  ショットキー電極、１６，２６，４６  オーミック電極、１７，２７，４７  表面保護膜、２１  シリコン基板、４１  ＧａＮ基板、１１１，１３１，２１１，４１１，４３１  表面、５００，５１０  測定回路、５０１，５１１  電圧源、５０２，５１２  電圧計、５０３，５１３  電流計、５２０  Ｃ−Ｖ測定装置。
【図１】
2015149375.tif 000017
【図２】
2015149375.tif 000018
【図３】
2015149375.tif 000019
【図４】
2015149375.tif 000020
【図５】
2015149375.tif 000021
【図６】
2015149375.tif 000022
【図７】
2015149375.tif 000023
【図８】
2015149375.tif 000024
【図９】
2015149375.tif 000025
【図１０】
2015149375.tif 000026
【図１１】
2015149375.tif 000027
【図１２】
2015149375.tif 000028
【図１３】
2015149375.tif 000029
【図１４】
2015149375.tif 000030
【図１５】
2015149375.tif 000031
【図１６】
2015149375.tif 000032
【図１７】
2015149375.tif 000033
【図１８】
2015149375.tif 000034
【図１９】
2015149375.tif 000035
【図２０】
2015149375.tif 000036
【図２１】
2015149375.tif 000037
【図２２】
2015149375.tif 000038
【図２３】
2015149375.tif 000039
【図２４】
2015149375.tif 000040