(57)【要約】【課題】ノイズ耐量を確保しつつ従来よりもスイッチング速度を高速化可能な半導体装置を提供する。【解決手段】本発明の半導体装置は、パワー半導体素子と、パワー半導体素子のゲート端子に接続されるゲートプルダウン回路と、入力端子とパワー半導体素子のゲート端子との間に接続されたゲート抵抗と、を備え、ゲートプルダウン回路は、入力端子に入力される信号がローレベルであるときにパワー半導体素子のゲート容量から電荷を引き抜く定電流回路を有することを特徴とする。【選択図】図１
2015177328.tif 000002
【特許請求の範囲】
【請求項１】
パワー半導体素子をスイッチングする半導体装置であって、
パワー半導体素子と、
前記パワー半導体のゲート端子に接続されるゲートプルダウン回路と、
前記半導体装置の入力端子と前記パワー半導体のゲート端子との間に接続されたゲート抵抗と、
を備え、
前記ゲートプルダウン回路は、前記入力端子に入力される信号がローレベルであるときに前記パワー半導体素子のゲート容量から電荷を引き抜く定電流回路を有することを特徴とする半導体装置。
【請求項２】
前記パワー半導体のゲート端子と前記半導体装置のコレクタ端子との間に接続されるツェナーダイオードをさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲートプルダウン回路は、
一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、
一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、
ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記パワー半導体素子のゲート端子に接続され、他端が前記半導体素子のエミッタ端子又は前記入力端子に接続された第２のＭＯＳトランジスタと、
前記入力端子と前記半導体装置のエミッタ端子との間に接続された閾値回路と、
前記閾値回路の出力端子にゲート端子が接続され、一端が前記第２のＭＯＳトランジスタのゲート端子に接続され、他端が前記半導体素子のエミッタ端子に接続された第３のＭＯＳトランジスタと、
を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記閾値回路は、前記入力端子に入力される信号が閾値より大きい場合は前記入力端子に入力される信号と同じ電圧を出力し、前記入力端子に入力される信号が前記閾値より小さい場合は０Ｖを出力することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記閾値回路は、
前記入力端子と前記半導体素子のエミッタ端子との間に接続された分圧回路と、
前記入力端子と前記半導体素子のエミッタ端子との間に直列接続された第２のデプレッション型ＭＯＳトランジスタと第４のＭＯＳトランジスタと、
前記入力端子と前記半導体素子のエミッタ端子との間に直列接続された第３のデプレッション型ＭＯＳトランジスタと第５のＭＯＳトランジスタと、
を含み、
前記分圧回路の出力が前記第４のＭＯＳトランジスタのゲート端子に接続され、
前記第５のＭＯＳトランジスタのゲート端子が前記第２のデプレッション型ＭＯＳトランジスタのゲート端子とソース端子、および前記第４のＭＯＳトランジスタのドレイン端子に接続され、
前記第３のデプレッション型ＭＯＳトランジスタのゲート端子が前記第３のデプレッション型ＭＯＳトランジスタのソース端子、前記第５のＭＯＳトランジスタのドレイン端子および前記閾値回路の出力端子に接続されていることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記ゲートプルダウン回路は、
一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、
一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、
ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記入力端子に接続され、他端が前記半導体素子のゲート端子に接続された第２のＭＯＳトランジスタと、
を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項７】
前記ゲートプルダウン回路は、
一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、
一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、
ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記半導体装置のソース端子に接続され、他端が前記半導体素子のゲート端子に接続された第２のＭＯＳトランジスタと、
を含むことを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動車の内燃機関点火装置に用いられる半導体装置に関し、特に、スイッチとして機能するパワー半導体素子と、パワー半導体素子のゲートをプルダウンする機能を備えた半導体装置に関する。
【背景技術】
【０００２】
自動車用内燃機関の点火装置には、点火コイルの一次側電流をスイッチング制御するパワー半導体素子を内蔵した半導体装置が用いられている。図７は、パワー半導体素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を使用した、従来の内燃機関点火用半導体装置の構成例を示す。図７には、エンジンコントロールユニット（ＥＣＵ：Electronic Control Unit）７０１と、点火用半導体集積回路（ＩＣ：Integrated Circuit）７０２と、点火コイル７０３と、電圧源７０４と、点火プラグ７０５とを備えた点火用半導体装置７００が示されている。
【０００３】
点火用ＩＣ７０２は、点火コイル７０３の一次電流をオン・オフ制御するＩＧＢＴ７２３と、ゲート抵抗７２１と、ＩＧＢＴ７２３のコレクタ電圧をクランプするツェナーダイオード７２２と、点火コイル７０３の一端に接続されたＣ端子（コレクタ電極）と、接地電位に接続されたＥ端子（エミッタ電極）と、ＥＣＵ７０１に接続された入力端子としてのＧ端子とを含む。したがい、点火用ＩＣ７０２は、その端子として、Ｃ端子、Ｅ端子及びＧ端子の三端子を有する。
【０００４】
ここで、図７に示した点火用半導体装置７００の動作について説明する。ＥＣＵ７０１は、点火用ＩＣ７０２のＩＧＢＴ７２３のオン・オフを制御する信号をＧ端子に出力する。例えば、ＥＣＵ７０１からＧ端子に５Ｖが入力されるとＩＧＢＴ７２３がオンし、Ｇ端子に０Ｖが入力されるとＩＧＢＴ７２３がオフする。
【０００５】
次に、図３を用いて図７に示した点火用半導体装置７００の動作波形を説明する。先ず、図３（ｃ）に示すように、ＥＣＵ７０１からＧ端子にＨ（ハイ）レベルのオン信号ＶＧが入力されるとＩＧＢＴ７２３がオンし、点火コイル７０３の一次コイル７３１を介して電圧源７０４（例えば１４Ｖ）からＣ端子にコレクタ電流Ｉｃが流れ始める（ｔ１）。このコレクタ電流Ｉｃについて、一次コイル７３１のインダクタンス及び印加電圧によりｄＩ／ｄｔが決定される。次に、ＥＣＵ７０１からＬ（ロー）レベルのオフ信号ＶＧがＧ端子に入力されるとＩＧＢＴ７２３がオフし、Ｉｃが急激に減少する（ｔ２）。この急激なＩｃの変化により、一次コイル７３１の両端電圧は急激に大きくなる。同時に、点火コイル７０３の二次コイル７３２の両端電圧も数１０ｋＶ（例えば３０ｋＶ）まで増加し、その電圧が点火プラグ７０５に印加される。点火プラグ７０５は、印加電圧が約１０ｋＶ以上で放電する。
【０００６】
さらに、ｔ２直後の１０マイクロ秒程度の間の動作を詳細に説明する。ＩＧＢＴ７２３のコレクタ電圧Ｖｃがツェナーダイオード７２２の耐圧Ｖｚｄを超えると、ツェナーダイオード７２２を介してゲート抵抗７２１に電流が流れる。それにより、ＩＧＢＴ７２３のゲート電圧ＶＧｏｕｔとコレクタ電圧Ｖｃは、一次コイル７３１のエネルギー放出が終わるまでＶＧｏｕｔ≒Ｖｔｈ、Ｖｃ≒Ｖｚｄの関係を維持する。一次コイル７３１のエネルギー放出が終わると、ＶＧｏｕｔ＝０Ｖ、Ｖｃ＝ＶＢとなるまで低下する。ここで、ＶｔｈはＩＧＢＴ７２３の閾値電圧であり、ＶＢは電源電圧である。そして上記のＶＧｏｕｔ≒Ｖｔｈは、ＩＧＢＴ７２３がフルオンしてＶｃ≒０Ｖともならず、またＶｃがＶｚｄ以上ともならないように、ＩＧＢＴ７２３が少しだけオンになるための条件である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−２８４４２０号公報
【特許文献２】特開２００３−３２４９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した従来の内燃機関点火用装置には、以下のような問題があった。
【０００９】
点火装置は、ターンオフ時のスイッチング速度が速いほど、コイルの出力電圧が大きくなり、スイッチング時の損失と発熱も小さくなるため、ターンオフ時のスイッチング速度の高速化が求められている。ターンオフ時のスイッチング速度は、ＩＧＢＴ７２３のゲート容量から電荷を放出する電流値が大きいほど速くなるため、ゲート抵抗７２１の抵抗値Ｒｇを小さくした方がスイッチング速度は速くなる。
【００１０】
一方、図７に示した点火用半導体装置７００においては、ゲート抵抗７２１とＩＧＢＴ７２３のゲート容量は、ローパスフィルタを形成しており、パルス幅が数マイクロ秒オーダーのノイズがＧ端子に入力された場合に誤動作しないように設計されている。ノイズのパルス幅に対する耐量は、例えば５００Ωなど、Ｒｇが大きいほど大きくなる。なお、当該ノイズとしては、点火用ＩＣ７０２をプリント板に装着したときに同じプリント板の他の部品などからくるものが想定される。
【００１１】
また、ＩＧＢＴ７２３のコレクタ電圧ＶｃがＶｚｄを超えた状態（以下、コレクタクランプという）直後からＶＧｏｕｔ≒Ｖｔｈ、Ｖｃ≒Ｖｚｄの状態に安定するまでは、ＶｃとＶＧｏｕｔが振動してノイズが発生するが、ツェナーダイオード７２２とゲート抵抗７２１が不帰還回路を形成しているので、ゲート抵抗Ｒｇを大きくすればノイズは小さくなる。
【００１２】
以上のように、Ｒｇ（例えば１５０Ω）を小さくすると、スイッチング速度が速くなるという利点があるが、コレクタクランプ時のノイズが大きくなることやノイズ誤動作耐量が小さくなるという課題がある。
【００１３】
また、特許文献１及び２には、ＩＧＢＴのゲート端子をエミッタ端子に接続するトランジスタを備え、Ｇ端子に０Ｖのオフ信号が入力された場合に当該トランジスタをオンさせてＩＧＢＴのゲート端子とエミッタ端子とを短絡させることによりＩＧＢＴのオフ動作を高速化する方法が開示されている。
【００１４】
しかしながら、特許文献１及び２に記載の構成に対して、図７に示されるようにクランプ素子としてのツェナーダイオードを有する構成を適用した場合、ＩＧＢＴのゲート端子を直接エミッタ端子に接続するトランジスタがオンしているときにＩＧＢＴのコレクタ電圧がツェナーダイオードのツェナー電圧に達すると、ツェナーダイオードとこのトランジスタに大電流が流れてダメージを与えてしまい、最悪これらの素子が破壊してしまうという問題があった。
【００１５】
また、ツェナーダイオードが接続されていない場合でも、上記トランジスタがオンすることによりＩＧＢＴがオフしてＩＧＢＴのコレクタ電圧が急上昇すると、ＩＧＢＴのコレクタ・ゲート間に寄生容量などの寄生素子を介して大電流が流れ、上記トランジスタを最悪破壊するおそれがある。
【００１６】
さらに、破壊の問題が解決されたとしても、ゲート抵抗をゼロとするので、コレクタクランプ時に発生する上記ノイズにとっては最悪の条件となってしまう。
【００１７】
本発明は、上記課題を解決して、ターンオフ時のスイッチング速度向上とノイズ耐量の向上を両立させることが可能な半導体装置を提供することを目的とする
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明の第１の態様に係る半導体装置は、パワー半導体のゲート端子に接続されるゲートプルダウン回路と、前記半導体装置の入力端子と前記パワー半導体のゲート端子との間に接続されたゲート抵抗と、を備える。本発明の第１の態様に係る半導体装置において、前記ゲートプルダウン回路は、前記入力端子に入力される信号がローレベルであるときに前記パワー半導体素子のゲート容量から電荷を引き抜く定電流回路を有する。
【００１９】
本発明の第２の態様に係る半導体装置は、第１の態様に係る半導体装置であって、前記パワー半導体のゲート端子と前記半導体装置のコレクタ端子との間に接続されるツェナーダイオードをさらに備えたことを特徴とする。
【００２０】
本発明の第３の態様に係る半導体装置は、第１又は第２の態様に係る半導体装置であって、前記ゲートプルダウン回路は、一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記パワー半導体素子のゲート端子に接続され、他端が前記半導体素子のエミッタ端子又は前記入力端子に接続された第２のＭＯＳトランジスタと、前記入力端子と前記半導体装置のエミッタ端子との間に接続された閾値回路と、前記閾値回路の出力端子にゲート端子が接続され、一端が前記第２のＭＯＳトランジスタのゲート端子に接続され、他端が前記半導体素子のエミッタ端子に接続された第３のＭＯＳトランジスタと、を含むことを特徴とする。
【００２１】
本発明の第４の態様に係る半導体装置は、第３の態様に係る半導体装置であって、前記閾値回路は、前記入力端子に入力される信号が閾値より大きい場合は前記入力端子に入力される信号と同じ電圧を出力し、前記入力端子に入力される信号が前記閾値より小さい場合は０Ｖを出力することを特徴とする。
【００２２】
本発明の第５の態様に係る半導体装置は、第３又は第４の態様に係る半導体装置であって、前記閾値回路は、前記入力端子と前記半導体素子のエミッタ端子との間に接続された分圧回路と、前記入力端子と前記半導体素子のエミッタ端子との間に直列接続された第２のデプレッション型ＭＯＳトランジスタと第４のＭＯＳトランジスタと、前記入力端子と前記半導体素子のエミッタ端子との間に直列接続された第３のデプレッション型ＭＯＳトランジスタと第５のＭＯＳトランジスタと、を含み、前記分圧回路の出力が前記第４のＭＯＳトランジスタのゲート端子に接続され、前記第５のＭＯＳトランジスタのゲート端子が前記第２のデプレッション型ＭＯＳトランジスタのゲート端子とソース端子、および前記第４のＭＯＳトランジスタのドレイン端子に接続され、前記第３のデプレッション型ＭＯＳトランジスタのゲート端子が前記第３のデプレッション型ＭＯＳトランジスタのソース端子、前記第５のＭＯＳトランジスタのドレイン端子および前記閾値回路の出力端子に接続されていることを特徴とする。
【００２３】
本発明の第６の態様に係る半導体装置は、第１又は第２の態様に係る半導体装置であって、前記ゲートプルダウン回路は、一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記入力端子に接続され、他端が前記半導体素子のゲート端子に接続された第２のＭＯＳトランジスタと、を含むことを特徴とする。
【００２４】
本発明の第７の態様に係る半導体装置は、第１又は第２の態様に係る半導体装置であって、前記ゲートプルダウン回路は、一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記半導体装置のソース端子に接続され、他端が前記半導体素子のゲート端子に接続された第２のＭＯＳトランジスタと、を含むことを特徴とする。
【発明の効果】
【００２５】
本発明に係る半導体装置によると、ノイズ耐量を確保しつつ従来よりもスイッチング速度を速くすることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例１に係る半導体装置の構成を例示する図である。
【図２】閾値回路２４５の回路図の一例を示す図である。
【図３】半導体装置の動作波形を示す図である。
【図４】半導体装置１００における図３に示すｔ２前後の動作波形の拡大図である。
【図５】本発明の実施例２に係る半導体装置の構成を例示する図である。
【図６】本発明の実施例３に係る半導体装置の構成を例示する図である。
【図７】従来の内燃機関点火用半導体装置の構成例を示す図である。
【発明を実施するための形態】
【００２７】
以下に、本発明に係る半導体装置の各実施例を説明する。
＜実施例１＞
図１は、本発明の実施例１に係る半導体装置の構成を例示する。図１には、ＥＣＵ１と、点火用ＩＣ２と、一次コイル３１及び二次コイル３２を含む点火コイル３と、電圧源４と、点火プラグ５とを備えた半導体装置１００が示されている。実施例１に係る半導体装置１００は、パワー半導体素子のゲートをプルダウンする機能を備えた点火用半導体装置の例である。以下の説明では、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）をＭＯＳトランジスタと表す。
【００２８】
点火用ＩＣ２は、点火コイル３の一次電流をオン・オフ制御するｎチャネル型のＩＧＢＴ２３と、ＥＣＵ１とＩＧＢＴ２３との間に接続されたゲート抵抗２１と、ＩＧＢＴ２３のコレクタ電圧をクランプするツェナーダイオード２２と、ＩＧＢＴ２３のゲートをプルダウンするゲートプルダウン回路２４と、を備える。点火用ＩＣ２は、点火コイル３の一次コイル３１の一端に接続されたＣ端子（コレクタ電極）と、接地電位に接続されたＥ端子（エミッタ電極）と、ＥＣＵ１に接続された入力端子としてのＧ端子との三端子を有する。ツェナーダイオード２２は、一端がＣ端子に接続され、他端がＩＧＢＴ２３のゲート端子に接続されている。
【００２９】
ＥＣＵ１は、点火用ＩＣ２のＧ端子及びゲート抵抗２１を介してＩＧＢＴ２３のゲート端子に接続されている。点火コイル３の一次コイル３１の一端は、点火用ＩＣ２のＣ端子に接続され、他端は電圧源４の一端に接続される。点火コイル３の二次コイル３２の一端は、接地電位に接続され、他端は点火プラグ５の一端に接続される。電圧源４及び点火プラグ５の他端は、接地電位に接続されている。
【００３０】
ゲートプルダウン回路２４は、Ｇ端子とＥ端子との間の電圧により駆動される閾値回路２４５と、ｎチャネルのデプレッション型（Ｄｅｐ）ＭＯＳトランジスタ２４１と、ｎチャネルのＭＯＳトランジスタ２４２、２４３、２４４とを含む。閾値回路２４５はＧ端子とＥ端子との間に接続され、そのＯＵＴ端子はＭＯＳトランジスタ２４４のゲート端子に接続されている。ＤｅｐＭＯＳトランジスタ２４１のドレイン端子はＣ端子に接続され、ＭＯＳトランジスタ２４２、２４３、２４４のソース端子はＥ端子に接続されている。ＭＯＳトランジスタ２４３のドレイン端子は、ＩＧＢＴ２３のゲート端子に接続されている。ＭＯＳトランジスタ２４２、２４４のドレイン端子とＭＯＳトランジスタ２４１のソース端子は、ＤｅｐＭＯＳトランジスタ２４１、ＭＯＳトランジスタ２４２、２４３のゲート端子に共通に接続されている。
【００３１】
図２は、閾値回路２４５の回路図の一例を示す。図２に示されるように、閾値回路２４５は、抵抗２４５１及び２４５２からなる分圧回路と、ｎチャネルのＤｅｐＭＯＳトランジスタ２４５３及び２４５４と、ｎチャネルのＭＯＳトランジスタ２４５５及び２４５６とを含む。閾値回路２４５は、Ｇ端子の電圧を抵抗２４５１及び２４５２の分圧回路にて分圧し、当該分圧した電圧をＭＯＳトランジスタ２４５５のゲート端子に入力する。
【００３２】
ＭＯＳトランジスタ２４５５のドレイン端子は、ＤｅｐＭＯＳトランジスタ２４５３のソース端子及びゲート端子とＭＯＳトランジスタ２４５６のゲート端子とに共通に接続されている。ＭＯＳトランジスタ２４５５のソース端子及びＭＯＳトランジスタ２４５６のソース端子は、Ｅ端子に接続されている。ＭＯＳトランジスタ２４５６のドレイン端子は、ＤｅｐＭＯＳトランジスタ２４５４のソース端子に接続されるとともに、閾値回路２４５の出力端子であるＯＵＴ端子に接続される。ＤｅｐＭＯＳトランジスタ２４５３のドレイン端子とＤｅｐＭＯＳトランジスタ２４５４のドレイン端子は、Ｇ端子に接続されている。
【００３３】
Ｇ端子の電圧が所定の電圧（例えば２Ｖ）より大きい場合、すなわち分圧回路の出力電圧がＭＯＳトランジスタ２４５５の閾値電圧より大きい場合、ＭＯＳトランジスタ２４５５がオンしてＭＯＳトランジスタ２４５６のゲートに０Ｖが印加される。その結果、ＭＯＳトランジスタ２４５がオフすることにより、ＯＵＴ端子はＤｅｐＭＯＳトランジスタ２４５４を介してＧ端子と同じ電圧になる。また、分圧回路の出力電圧がＭＯＳトランジスタ２４５５の閾値電圧より小さい場合は、ＭＯＳトランジスタ２４５５がオフしてＭＯＳトランジスタ２４５６のゲートにＤｅｐＭＯＳトランジスタ２４５３を介してＧ端子の電圧が印加される。その結果、ＭＯＳトランジスタ２４５６がオンすることにより、ＯＵＴ端子の電圧は０Ｖとなる。
【００３４】
次に、図１に示す半導体装置１００の動作波形について図３を用いて説明する。先ず、図３（ｃ）に示されるように、ｔ１で、ＥＣＵ１からＧ端子にＨレベルの電圧ＶＧ（例えば５Ｖ）のオン信号が入力されると、点火用ＩＣ２の閾値回路２４５の出力電圧Ｖｏｕｔは５ＶとなってＭＯＳトランジスタ２４４がオンになり、ＭＯＳトランジスタ２４４はＭＯＳトランジスタ２４３のゲートをプルダウンしてＭＯＳトランジスタ２４３をオフし、ＩＧＢＴ２３のゲートはＭＯＳトランジスタ２４３によるプルダウンを解除される。また、ＩＧＢＴ２３はオンし、図３（ａ）に示されるように電圧源４から点火コイル３の一次コイル３１を介してＣ端子にコレクタ電流Ｉｃが流れ始める。このＩｃについて、一次コイル３１のインダクタンス及び印加電圧によりｄＩ／ｄｔが決定される。
【００３５】
次に、ｔ２で、図３（ｃ）に示されるようにＥＣＵ１からＬレベルのオフ信号（例えば０Ｖ）がＧ端子に入力されると、ＩＧＢＴ２３がオフし、図３（ａ）に示されるようにＩｃが急激に減少する。
【００３６】
ここで、図１に示す半導体装置１００のｔ２前後の時間軸を拡大した動作波形について図４を用いて説明する。図３では横軸が数ミリ秒オーダーであるのに対し、図４では横軸が数マイクロ秒オーダーのときのｔ２前後の動作波形を示している。
【００３７】
ｔ２でＥＣＵ１からＬレベルのオフ信号（例えば０Ｖ）がＧ端子に入力されると、ＩＧＢＴ２３のゲート容量からゲート抵抗２１を介して電荷が放出される。そして、図４（ｂ）及び図４（ｃ）に示されるように、ｔ２からｔ３までの間の一定の遅延時間（例えば５マイクロ秒）の後、ｔ３でＶＧｏｕｔがＩＧＢＴ２３の閾値電圧Ｖｔｈに近づくと、Ｉｃは急激に減少する。ｔ２からｔ３までの間、ＩＧＢＴ２３のゲート容量から流出する電流ＩＧｏｕｔとゲート抵抗２１の抵抗値Ｒｇは、以下の（式１）の関係で示される。ここで、ＶＧｏｕｔはＩＧＢＴ２３のゲート電圧である。  
ＩＧｏｕｔ＝ＶＧｏｕｔ／Ｒｇ      （式１）  
【００３８】
時刻ｔ２からｔ３まで時間（ｔ３−ｔ２）は、ＨレベルのＶＧの電圧、ＩＧＢＴ２３の閾値電圧Ｖｔｈおよび上記ＩＧｏｕｔもしくはＲｇにより定まる。すなわち、ＩＧｏｕｔが小さいほどもしくはＲｇが大きいほど（ｔ３−ｔ２）は大きくなる。そして、ＩＧＢＴ２３がノイズによる誤動作でオフしかけたとしても、（ｔ３−ｔ２）の期間にノイズが消滅すればＩＧＢＴ２３がオフする前に正常復帰するので、最終的な誤動作を避けることができる。したがい、（ｔ３−ｔ２）が長いほど、すなわちＲｇが大きいほどノイズ耐量が大きくなる。
【００３９】
次に、Ｉｃが減少し始めると、一次コイル３１の両端電圧は急激に大きくなる。また、Ｇ端子の電圧ＶＧ＝０Ｖのとき、点火用ＩＣ２の閾値回路２４５のＶｏｕｔは０Ｖとなるため、ＭＯＳトランジスタ２４４がオフしてＭＯＳトランジスタ２４２及び２４３のゲート端子はプルダウンを解除される。そのため、図４（ｃ）に示されているｔ３以降のＩＧＢＴ２３のコレクタ電圧Ｖｃの上昇に伴い、ＤｅｐＭＯＳトランジスタ２４１を介してＭＯＳトランジスタ２４２がオンする。ＭＯＳトランジスタ２４２を流れる電流はＤｅｐＭＯＳトランジスタ２４１の飽和電流と等しくなるまで増加する。ＭＯＳトランジスタ２４２及び２４３はカレントミラーを構成しているため、ＭＯＳトランジスタ２４３の飽和領域の定電流ＩｄｓａｔはＭＯＳトランジスタ２４２及び２４３のゲート幅の比率とＭＯＳトランジスタ２４２を流れる電流に比例する。従って、ＤｅｐＭＯＳトランジスタ２４１のゲート幅を調節することによりＭＯＳトランジスタ２４２に流れる飽和電流の値を調節し、ＭＯＳトランジスタ２４２及び２４３のゲート幅の比率を調整することによりその飽和電流に対するＭＯＳトランジスタ２４３の飽和領域の定電流Ｉｄｓａｔを調節することができる。これにより、例えば、ＤｅｐＭＯＳトランジスタ２４１のゲート幅を大きくして、ＭＯＳトランジスタ２４２のゲート幅をＭＯＳトランジスタ２４３のゲート幅に対して大きくするようなどして、ＭＯＳトランジスタ２４３の飽和領域の定電流Ｉｄｓａｔを制限することが可能となる。
【００４０】
このように、ゲートプルダウン回路２４は、ＤｅｐＭＯＳトランジスタ２４１、ＭＯＳトランジスタ２４２及び２４３を含む定電流回路を有しており、定電流回路によりＶＧ＝０ＶのときにＩＧＢＴ２３のゲート容量から電荷を引き抜くことができるとともに、ＤｅｐＭＯＳトランジスタ２４１、ＭＯＳトランジスタ２４２及び２４３のゲート幅等を調節することにより、定電流回路における定電流値を調節することができる。
【００４１】
ＭＯＳトランジスタ２４３がオンすると、図４（ｄ）に示されているように、ＩＧｏｕｔはＭＯＳトランジスタ２４３のドレイン−ソース間に流れる電流Ｉｄ分増加する。それに伴い、図４（ａ）及び（ｃ）に示されるように、ＶＧｏｕｔの低下及びコレクタ電圧Ｖｃの上昇が加速する。その後、図４（ｃ）に示されるように、Ｖｃはｔ４でツェナーダイオード２２の耐圧Ｖｚｄに達するまで上昇する。ｔ３からｔ４までの間、ＩＧｏｕｔとＲｇは以下の（式２）の関係で示される。  
ＩＧｏｕｔ＝ＶＧｏｕｔ／Ｒｇ＋Ｉｄ      （式２）
【００４２】
ＭＯＳトランジスタ２４３のピンチオフ電圧ＶｐとＶＧｏｕｔが、以下の（式３）の条件を満たせば、Ｉｄは飽和電流Ｉｄｓａｔとなる。  
ＶＧｏｕｔ≧Ｖｐ・・・（式３）
【００４３】
ここで、（式３）は、ＭＯＳトランジスタ２４３が飽和領域で動作し、ＭＯＳトランジスタ２４３に流れる電流がＶＧｏｕｔによらず一定になる条件である。このとき、（式２）は以下の（式４）の関係で示される。  
ＩＧｏｕｔ＝ＶＧｏｕｔ／Ｒｇ＋Ｉｄｓａｔ      （式４）
【００４４】
次に、ｔ４でＶｃがＶｚｄに達すると、ツェナーダイオード２２を介してＩＧＢＴ２３のコレクタからゲートに電流Ｉｚｄが流れる。この場合、ＶＧｏｕｔがＶＧｏｕｔ≒Ｖｔｈと一定の電圧となっている期間ｔ４〜ｔ５では、ＩＧｏｕｔとＩｚｄは、以下の（式５）の関係で示される。  
ＩＧｏｕｔ＝Ｉｚｄ      （式５）
【００４５】
Ｒｇ及びＭＯＳトランジスタ２４３を並列に接続した合成抵抗ＲＧｏｕｔと（式５）とから、以下の（式６）が導出される。  
ＶＧｏｕｔ＝Ｉｚｄ×ＲＧｏｕｔ      （式６）
【００４６】
ＩＧＢＴ２３の閾値電圧Ｖｔｈに対して、以下の（式７）を満たすとき、上述したように、ＲＧｏｕｔが大きいほどコレクタクランプ時のノイズが小さくなる。  
ＶＧｏｕｔ＞Ｖｔｈ・・・（式７）
【００４７】
ＲＧｏｕｔのうちＭＯＳトランジスタ２４３の寄与分は、その微分抵抗（ＭＯＳトランジスタ２４３に流れる電流をＭＯＳトランジスタ２４３のソース・ドレイン間電圧ＶＧｏｕｔで微分したものの「逆数」）である。よって（式３）の場合、微分抵抗が無限大となるためＲＧｏｕｔにＭＯＳトランジスタ２４３が寄与しなくなり、ＲＧｏｕｔは最大値Ｒｇとなる。そのため、ＭＯＳトランジスタ２４３が飽和領域にあれば、ＲＧｏｕｔ＝Ｒｇとなる。従って、以下の（式８）を満たせば、ノイズ対策のために、ＲＧｏｕｔ＝Ｒｇとしながら、（式３）と（式７）とを満たすことができる。  
Ｖｐ≦Ｖｔｈ・・・（式８）
【００４８】
上述したようにＩｃが減少し始めて一次コイル３１の両端電圧が急激に大きくなると、同時に点火コイル３の二次コイル３２の両端電圧も増加し、その電圧が点火プラグ５に印加されて放電する。
【００４９】
ここで、本発明に係る半導体装置において、Ｖｔｈ＝２Ｖ、ｔ３時のＶＧｏｕｔ＝３Ｖ、Ｖｐ＝２Ｖ、Ｒｇ＝５００Ω、Ｉｄｓａｔ＝１６ｍＡとした場合のノイズ誤動作耐量と、スイッチング速度と、コレクタクランプ時のノイズ出力とを、図７に示す従来の半導体装置でゲート抵抗７２１の抵抗値Ｒｇ７に換算した。その結果、ノイズ誤動作耐量はＲｇ７＝５００Ωの場合と同じ、ターンオフ時のスイッチング速度はＲｇ７＝１５０Ωの場合と同じ、コレクタクランプ時のノイズ出力はＲｇ７＝５００Ωの場合と同じとなる。すなわち、同じ抵抗値のゲート抵抗を用いた場合であっても、従来よりもスイッチング速度を高速化することができる。
【００５０】
以上のように、本発明に係る半導体装置においては、Ｇ端子にＩＧＢＴ２３をオフさせるようなノイズが入ったとしても、特許文献１、２に記載の構成のようにいきなりＩＧＢＴ２３がオフすることはなく、例えばゲート抵抗２１の抵抗値Ｒｇを上記のように５００Ωとすることにより上記（ｔ３−ｔ２）の時間をある程度確保すれば、このようなノイズの影響を抑制できる。なお、上記（ｔ３−ｔ２）の時間を確保するための抵抗値Ｒｇは上記の５００Ωに限定されるものではなく、ノイズの継続時間、ＩＧＢＴ２３のゲート容量、Ｇ端子に入力される信号ＶＧのＨレベルの電圧値等を考慮して適宜決めるようにすればよい。
【００５１】
また、実際にＩＧＢＴ２３がオフし始めると、ＭＯＳトランジスタ２４３によりＩＧＢＴ２３のゲート容量の電荷を引き抜くことによりＩＧＢＴ２３のターンオフを高速化させることができる。さらに、このときＭＯＳトランジスタ２４３を電流の飽和領域で動作させることにより、コレクタクランプ時のノイズをＭＯＳトランジスタ２４３がないときと同様に小さくすることができる。
【００５２】
＜実施例２＞
図５は、本発明の実施例２に係る半導体装置の構成を示す。図５に示されるように、実施例２に係る半導体装置５００は、図１に示される実施例１に係る半導体装置１００におけるＭＯＳトランジスタ２４３のソース端子の接続位置をＥ端子からＧ端子に変更しただけで、動作は実施例１に係る半導体装置１００と同様である。
【００５３】
実施例２に係る半導体装置５００では、ＶＧがオン信号のＨレベルの場合、ＭＯＳトランジスタ２４３のソース電圧がゲート電圧より高くなるように設定することにより、ＭＯＳトランジスタ２４３が導通する条件をＶＧがオフ信号とオフ信号からオン信号への切り替え直後との場合だけに限定している。
【００５４】
＜実施例３＞
図６（ａ）は、本発明の実施例３に係る半導体装置の構成を示す。図６（ａ）に示されるように、実施例３に係る半導体装置６００は、図５に示される実施例２の半導体装置５００におけるＭＯＳトランジスタ２４４及び閾値回路２４５を除去したものである。
【００５５】
実施例３に係る半導体装置６００では、実施例２に係る半導体装置５００の場合と同様に、ＶＧがオン信号のＨレベルの場合、ＭＯＳトランジスタ２４３のソース電圧がゲート電圧より高くなるように設定することにより、ＭＯＳトランジスタ２４３が導通する条件をＶＧがオフ信号とオフ信号からオン信号への切り替え直後との場合だけに限定している。
【００５６】
具体的には、ＭＯＳトランジスタ２４３の閾値電圧Ｖｔｈが１Ｖの場合、実施例１に係る半導体装置１００と同じ条件となるようにＶｐ＝２Ｖとするためには、ＭＯＳトランジスタ２４３のゲート電圧は概ね３Ｖとする必要がある。ＶＧがオン信号（例えば５Ｖ）の場合では、ＭＯＳトランジスタ２４３のゲート電圧よりソース電圧のほうが高くなるため、ＭＯＳトランジスタ２４３は遮断する。ＶＧがオフ信号のＬレベル（例えば０Ｖ）の場合では、ＭＯＳトランジスタ２４３はＭＯＳトランジスタ２４３のソース端子をＥ端子に接続した場合と同じ電圧状態になるため、ＭＯＳトランジスタ２４４及び閾値回路２４５がなくても実施例１及び２に係る半導体装置と同等のオン・オフ動作ができる。その他の動作は、実施例１及び２の動作と同様である。
【００５７】
実施例３に係る半導体装置では、ＭＯＳトランジスタ２４３のソース端子をＧ端子に接続した構成としているが、図６（ｂ）に示す本発明の実施例３に係る半導体装置の他の構成のように、ＭＯＳトランジスタ２４３のソース端子をＥ端子に接続した構成としてもよい。
【００５８】
図６（ｂ）に示される半導体装置６５０の場合、Ｇ端子への入力信号がＨレベルになると、ＩＧＢＴ２３がオンしてＣ端子の電圧がゼロになることにより、ＭＯＳトランジスタ２４１、２４２に電流が流れなくなる。その結果、ＭＯＳトランジスタ２４１、２４２に対してカレントミラーを構成するＭＯＳトランジスタ２４３にも電流が流れなくなることにより、ＭＯＳトランジスタ２４３によるＩＧＢＴ２３のプルダウンが解除される。但し、この場合、ゲート抵抗２１を介して入力端子ＧからＩＧＢＴ２３のゲートに供給される電流が、ＭＯＳトランジスタ２４３により引き抜かれる電流より大きくなるよう諸元を調整しておく必要がある。例えば、図６（ｂ）に示される半導体装置６５０において、実施例１に関して示した数値例でＧ端子のＨレベルを５Ｖとすると、Ｇ端子から供給される電流は１０ｍＡとなる。一方、ＭＯＳトランジスタ２４３により引き抜かれる電流は１６ｍＡであるので、このままではＩＧＢＴ２３がオンできなくなる。したがい、ＭＯＳトランジスタ２４３のソース端子をＥ端子に接続する場合は、Ｇ端子から供給される電流がＭＯＳトランジスタ２４３により引き抜かれる電流より大きくなるよう、回路定数を調整する必要がある。
【００５９】
なお、上記実施例１〜３に係る半導体装置においては、ＩＧＢＴ２３をパワーＭＯＳトランジスタやバイポーラトランジスタに置き換えて構成してもよい。
【符号の説明】
【００６０】
半導体装置  １００、５００、６００、６５０、７００
ＥＣＵ  １、７０１
点火用ＩＣ  ２、７０２
点火コイル  ３、７０３
電圧源  ４、７０４
点火プラグ  ５、７０５
ゲート抵抗  ２１、７２１
ツェナーダイオード  ２２、７２２
ＩＧＢＴ  ２３、７２３
ゲートプルダウン回路  ２４
ＤｅｐＭＯＳトランジスタ  ２４１、２４５３、２４５４
ＭＯＳトランジスタ  ２４２〜２４４、２４５５、２４５６
閾値回路  ２４５
抵抗  ２４５１、２４５２
【図１】
2015177328.tif 000003
【図２】
2015177328.tif 000004
【図３】
2015177328.tif 000005
【図４】
2015177328.tif 000006
【図５】
2015177328.tif 000007
【図６】
2015177328.tif 000008
【図７】
2015177328.tif 000009
【手続補正書】
【提出日】平成26年10月17日(2014.10.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パワー半導体素子をスイッチングする半導体装置であって、
パワー半導体素子と、
前記パワー半導体素子のゲート端子に接続されるゲートプルダウン回路と、
前記半導体装置の入力端子と前記パワー半導体素子のゲート端子との間に接続されたゲート抵抗と、
を備え、
前記ゲートプルダウン回路は、前記入力端子に入力される信号がローレベルであるときに前記パワー半導体素子のゲート容量から電荷を引き抜く定電流回路を有することを特徴とする半導体装置。
【請求項２】
前記パワー半導体素子のゲート端子と前記半導体装置のコレクタ端子との間に接続されるツェナーダイオードをさらに備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲートプルダウン回路は、
一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、
一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、
ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記パワー半導体素子のゲート端子に接続され、他端が前記半導体装置のエミッタ端子又は前記入力端子に接続された第２のＭＯＳトランジスタと、
前記入力端子と前記半導体装置のエミッタ端子との間に接続された閾値回路と、
前記閾値回路の出力端子にゲート端子が接続され、一端が前記第２のＭＯＳトランジスタのゲート端子に接続され、他端が前記半導体装置のエミッタ端子に接続された第３のＭＯＳトランジスタと、
を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記閾値回路は、前記入力端子に入力される信号が閾値より大きい場合は前記入力端子に入力される信号と同じ電圧を出力し、前記入力端子に入力される信号が前記閾値より小さい場合は０Ｖを出力することを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記閾値回路は、
前記入力端子と前記半導体装置のエミッタ端子との間に接続された分圧回路と、
前記入力端子と前記半導体装置のエミッタ端子との間に直列接続された第２のデプレッション型ＭＯＳトランジスタと第４のＭＯＳトランジスタと、
前記入力端子と前記半導体装置のエミッタ端子との間に直列接続された第３のデプレッション型ＭＯＳトランジスタと第５のＭＯＳトランジスタと、
を含み、
前記分圧回路の出力が前記第４のＭＯＳトランジスタのゲート端子に接続され、
前記第５のＭＯＳトランジスタのゲート端子が前記第２のデプレッション型ＭＯＳトランジスタのゲート端子とソース端子、および前記第４のＭＯＳトランジスタのドレイン端子に接続され、
前記第３のデプレッション型ＭＯＳトランジスタのゲート端子が前記第３のデプレッション型ＭＯＳトランジスタのソース端子、前記第５のＭＯＳトランジスタのドレイン端子および前記閾値回路の出力端子に接続されていることを特徴とする請求項３または４に記載の半導体装置。
【請求項６】
前記ゲートプルダウン回路は、
一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、
一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、
ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記入力端子に接続され、他端が前記パワー半導体素子のゲート端子に接続された第２のＭＯＳトランジスタと、
を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項７】
前記ゲートプルダウン回路は、
一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、
一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、
ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記半導体装置のエミッタ端子に接続され、他端が前記パワー半導体素子のゲート端子に接続された第２のＭＯＳトランジスタと、
を含むことを特徴とする請求項１または２に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、ＩＧＢＴ７２３のコレクタ電圧ＶｃがＶｚｄを超えた状態（以下、コレクタクランプという）直後からＶＧｏｕｔ≒Ｖｔｈ、Ｖｃ≒Ｖｚｄの状態に安定するまでは、ＶｃとＶＧｏｕｔが振動してノイズが発生するが、ツェナーダイオード７２２とゲート抵抗７２１が負帰還回路を形成しているので、ゲート抵抗Ｒｇを大きくすればノイズは小さくなる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
上記課題を解決するために、本発明の第１の態様に係る半導体装置は、パワー半導体素子のゲート端子に接続されるゲートプルダウン回路と、前記半導体装置の入力端子と前記パワー半導体素子のゲート端子との間に接続されたゲート抵抗と、を備える。本発明の第１の態様に係る半導体装置において、前記ゲートプルダウン回路は、前記入力端子に入力される信号がローレベルであるときに前記パワー半導体素子のゲート容量から電荷を引き抜く定電流回路を有する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明の第２の態様に係る半導体装置は、第１の態様に係る半導体装置であって、前記パワー半導体素子のゲート端子と前記半導体装置のコレクタ端子との間に接続されるツェナーダイオードをさらに備えたことを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本発明の第３の態様に係る半導体装置は、第１又は第２の態様に係る半導体装置であって、前記ゲートプルダウン回路は、一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記パワー半導体素子のゲート端子に接続され、他端が前記半導体装置のエミッタ端子又は前記入力端子に接続された第２のＭＯＳトランジスタと、前記入力端子と前記半導体装置のエミッタ端子との間に接続された閾値回路と、前記閾値回路の出力端子にゲート端子が接続され、一端が前記第２のＭＯＳトランジスタのゲート端子に接続され、他端が前記半導体装置のエミッタ端子に接続された第３のＭＯＳトランジスタと、を含むことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の第５の態様に係る半導体装置は、第３又は第４の態様に係る半導体装置であって、前記閾値回路は、前記入力端子と前記半導体装置のエミッタ端子との間に接続された分圧回路と、前記入力端子と前記半導体装置のエミッタ端子との間に直列接続された第２のデプレッション型ＭＯＳトランジスタと第４のＭＯＳトランジスタと、前記入力端子と前記半導体装置のエミッタ端子との間に直列接続された第３のデプレッション型ＭＯＳトランジスタと第５のＭＯＳトランジスタと、を含み、前記分圧回路の出力が前記第４のＭＯＳトランジスタのゲート端子に接続され、前記第５のＭＯＳトランジスタのゲート端子が前記第２のデプレッション型ＭＯＳトランジスタのゲート端子とソース端子、および前記第４のＭＯＳトランジスタのドレイン端子に接続され、前記第３のデプレッション型ＭＯＳトランジスタのゲート端子が前記第３のデプレッション型ＭＯＳトランジスタのソース端子、前記第５のＭＯＳトランジスタのドレイン端子および前記閾値回路の出力端子に接続されていることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明の第６の態様に係る半導体装置は、第１又は第２の態様に係る半導体装置であって、前記ゲートプルダウン回路は、一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記入力端子に接続され、他端が前記パワー半導体素子のゲート端子に接続された第２のＭＯＳトランジスタと、を含むことを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明の第７の態様に係る半導体装置は、第１又は第２の態様に係る半導体装置であって、前記ゲートプルダウン回路は、一端が前記半導体装置のコレクタ端子に接続されたデプレッション型ＭＯＳトランジスタと、一端が前記デプレッション型ＭＯＳトランジスタの他端に接続され、他端が前記半導体装置のエミッタ端子に接続された第１のＭＯＳトランジスタと、ゲート端子が前記デプレッション型ＭＯＳトランジスタのゲート端子と前記第１のＭＯＳトランジスタのゲート端子と前記デプレッション型ＭＯＳトランジスタの他端と前記第１のＭＯＳトランジスタの一端とに共通に接続され、一端が前記半導体装置のエミッタ端子に接続され、他端が前記パワー半導体素子のゲート端子に接続された第２のＭＯＳトランジスタと、を含むことを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
ゲートプルダウン回路２４は、Ｇ端子とＥ端子との間の電圧により駆動される閾値回路２４５と、ｎチャネルのデプレッション型（Ｄｅｐ）ＭＯＳトランジスタ２４１と、ｎチャネルのＭＯＳトランジスタ２４２、２４３、２４４とを含む。閾値回路２４５はＧ端子とＥ端子との間に接続され、そのＯＵＴ端子はＭＯＳトランジスタ２４４のゲート端子に接続されている。ＤｅｐＭＯＳトランジスタ２４１のドレイン端子はＣ端子に接続され、ＭＯＳトランジスタ２４２、２４３、２４４のソース端子はＥ端子に接続されている。ＭＯＳトランジスタ２４３のドレイン端子は、ＩＧＢＴ２３のゲート端子に接続されている。ＭＯＳトランジスタ２４２、２４４のドレイン端子とＤｅｐＭＯＳトランジスタ２４１のソース端子は、ＤｅｐＭＯＳトランジスタ２４１、ＭＯＳトランジスタ２４２、２４３のゲート端子に共通に接続されている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
Ｇ端子の電圧が所定の電圧（例えば２Ｖ）より大きい場合、すなわち分圧回路の出力電圧がＭＯＳトランジスタ２４５５の閾値電圧より大きい場合、ＭＯＳトランジスタ２４５５がオンしてＭＯＳトランジスタ２４５６のゲートに０Ｖが印加される。その結果、ＭＯＳトランジスタ２４５６がオフすることにより、ＯＵＴ端子はＤｅｐＭＯＳトランジスタ２４５４を介してＧ端子と同じ電圧になる。また、分圧回路の出力電圧がＭＯＳトランジスタ２４５５の閾値電圧より小さい場合は、ＭＯＳトランジスタ２４５５がオフしてＭＯＳトランジスタ２４５６のゲートにＤｅｐＭＯＳトランジスタ２４５３を介してＧ端子の電圧が印加される。その結果、ＭＯＳトランジスタ２４５６がオンすることにより、ＯＵＴ端子の電圧は０Ｖとなる。