(57)【要約】      （修正有）【課題】少ない配線数で発光箇所を細かく制御することが可能な半導体発光装置を提供する。【解決手段】複数の半導体発光素子１１を有する半導体発光装置１０において、互いに隣接する半導体発光素子に共通して接続された複数のｐブロック電極Ｐ１〜Ｐ９からなる第１のブロック電極群が形成されている。また、互いに隣接する半導体発光素子に共通して接続された複数のｎブロック電極Ｎ１〜Ｎ１６からなる第２のブロック電極群が形成されている。第１のブロック電極群の各々のブロック電極は互いに電気的に絶縁されている。第２のブロック電極群の各々のブロック電極は互いに電気的に絶縁されている。第１のブロック電極群の複数のブロック電極の１つと第２のブロック電極群の複数のブロック電極の１つとに、少なくとも１つの半導体発光素子が共通して接続されている。【選択図】図１
2015177020.tif 000002
【特許請求の範囲】
【請求項１】
活性層と、第１導電型の第１の半導体層と、前記第１導電型とは反対導電型の第２導電型の第２の半導体層と、前記第１の半導体層に接続された第１電極と、前記第２の半導体層に接続された第２電極と、を各々が有し、基板上に配列された複数の半導体発光素子を備え、
前記第１電極は、各々が、互いに隣接する複数の前記半導体発光素子に共通して接続された複数のブロック電極が配列された第１のブロック電極群として構成され、
前記第２電極は、各々が、互いに隣接する複数の前記半導体発光素子に共通して接続された複数のブロック電極が配列された第２のブロック電極群として構成され、
前記第１のブロック電極群の前記複数のブロック電極の各々は互いに電気的に絶縁され、
前記第２のブロック電極群の前記複数のブロック電極の各々は互いに電気的に絶縁され、
前記第１電極及び前記第２電極は、
前記第１のブロック電極群の前記複数のブロック電極の１つと前記第２のブロック電極群の前記複数のブロック電極の１つとに、少なくとも１つの前記半導体発光素子が共通して接続され、
前記少なくとも１つの前記半導体発光素子が接続された前記第１のブロック電極群のブロック電極及び前記第２のブロック電極群のブロック電極の何れか１は、前記少なくとも１つの前記半導体発光素子以外の前記半導体発光素子の少なくとも１つに接続されるように構成されている、
ことを特徴とする半導体発光装置。
【請求項２】
前記第１電極は、各々が、異なる２方向に互いに隣接する３以上の前記半導体発光素子に共通して接続された複数のブロック電極が配列された第１のブロック電極群として構成されていることを特徴とする請求項１に記載の半導体発光装置。
【請求項３】
前記第１電極及び前記第２電極は、前記第１のブロック電極群の前記複数のブロック電極の１つと、前記第２のブロック電極群の前記複数のブロック電極の１つとが、１つの前記半導体発光素子に共通して接続されるように構成されている、ことを特徴とする請求項１又は２に記載の半導体発光装置。
【請求項４】
前記第１のブロック電極群の前記複数のブロック電極の各々は、ｍ行ｎ列（ｍ≧２，ｎ≧２）の前記半導体発光素子に共通して接続され、前記第２のブロック電極群の前記複数のブロック電極の各々は、ｊ行ｋ列（ｊ≧２，ｋ≧２）の前記半導体発光素子に共通して接続されている、ことを特徴とする請求項１乃至３のいずれか１に記載の半導体発光装置。
【請求項５】
前記第１のブロック電極群の前記複数のブロック電極の各々は、２行２列の前記半導体発光素子に共通して接続され、前記第２のブロック電極群の前記複数のブロック電極の各々は、２行２列の前記半導体発光素子に共通して接続されている、ことを特徴とする請求項１乃至４のいずれか１に記載の半導体発光装置。
【請求項６】
前記第１のブロック電極群の前記複数のブロック電極及び前記第２のブロック電極群の前記複数のブロック電極に接続され、前記複数の半導体発光素子を発光駆動するドライバ装置を備え、
前記複数の半導体発光素子は行及び列からなるマトリクス状に配置され、
前記ドライバ装置は、１の列からこれに隣接する列の、あるいは１の行からこれに隣接する行の発光素子が順次発光するように前記複数の半導体発光素子の順次発光駆動をなすことを特徴とする請求項１乃至５のいずれか１に記載の半導体発光装置。
【請求項７】
前記ドライバ装置は、前記１の列（又は行）から前記隣接する列（又は行）の発光素子への発光移行が行われる際に、前記１の列（又は行）の発光素子及び前記隣接する列（又は行）の発光素子が同時に発光するように順次駆動をなすことを特徴とする請求項６に記載の半導体発光装置。
【請求項８】
前記ドライバ装置はパルス駆動によって前記複数の半導体発光素子の発光駆動を行い、前記パルス駆動におけるパルスのデューティーを変化させて前記発光移行を行うことを特徴とする請求項７に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置に関する。
【背景技術】
【０００２】
表示装置等として用いられる半導体発光装置では、高画質な像を形成するため、基板上に多数の発光素子を配置することが行われている。その際、発光素子の数が多いと、その個数に対応して電極数や配線数も多くなる。そこで、複数の素子に共通する共通配線を使用し、素子数に対して配線の数を少なくした半導体発光装置が考えられた（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２２２７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
かかる共通配線を用いた半導体発光装置においては、発光素子の数に比して少ない配線数で駆動を行うことができる。しかし、複数の素子に接続された共通配線毎に駆動を行うため、発光箇所を細かく制御することが困難である。特に、ADB（Adaptive Driving Beam）装置等、発光箇所を動的に変化させながら発光を行う装置等に用いた場合には、各発光素子を個別に駆動する場合と比べてスムーズに発光箇所を変化させることができないという問題点があった。
【０００５】
そこで、本発明は、少ない配線数で細かく発光箇所を制御することが可能な半導体発光装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体発光装置は、活性層と、第１導電型の第１の半導体層と、前記第１導電型とは反対導電型の第２導電型の第２の半導体層と、前記第１の半導体層に接続された第１電極と、前記第２の半導体層に接続された第２電極と、を各々が有し、基板上に配列された複数の半導体発光素子を備え、前記第１電極は、各々が、互いに隣接する複数の前記半導体発光素子に共通して接続された複数のブロック電極が配列された第１のブロック電極群として構成され、前記第２電極は、各々が、互いに隣接する複数の前記半導体発光素子に共通して接続された複数のブロック電極が配列された第２のブロック電極群として構成され、前記第１のブロック電極群の前記複数のブロック電極の各々は互いに電気的に絶縁され、前記第２のブロック電極群の前記複数のブロック電極の各々は互いに電気的に絶縁されている。前記第１電極及び前記第２電極は、前記第１のブロック電極群の前記複数のブロック電極の１つと前記第２のブロック電極群の前記複数のブロック電極の１つとに、少なくとも１つの前記半導体発光素子が共通して接続され、前記少なくとも１つの前記半導体発光素子が接続された前記第１のブロック電極群のブロック電極及び前記第２のブロック電極群のブロック電極の何れか１は、前記少なくとも１つの前記半導体発光素子以外の前記半導体発光素子の少なくとも１つに接続されるように構成されている、ことを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施例１に係る半導体発光装置を模式的に示す平面図である。
【図２】実施例１に係る半導体発光装置のＰ電極層及びＮ電極層の構成を模式的に示す図である。
【図３】実施例１に係る半導体発光装置の一部を抜き出して模式的に示す平面図である。
【図４】実施例１に係る半導体発光装置の断面図である。
【図５】ｐ電極層及びｎ電極層の形成状態を模式的に示す図である。
【図６】実施例１に係る半導体発光装置の発光の様子を模式的に示す図である。
【図７】実施例１に係る半導体発光装置に接続されるドライバ回路を模式的に示す図である。
【図８】実施例１に係る半導体発光装置をパルス駆動した際の発光の様子を模式的に示す図である。
【図９】実施例２に係る半導体発光装置を模式的に示す平面図である。
【図１０】実施例２に係る半導体発光装置の発光の様子を模式的に示す図である。
【図１１】実施例３に係る半導体発光装置を模式的に示す平面図である。
【図１２】実施例３に係る半導体発光装置の発光の様子を模式的に示す図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【実施例１】
【０００９】
図１は、本発明の実施例１に係る半導体発光装置１０を模式的に示す平面図である。半導体発光装置１０は、複数の半導体発光素子１１がマトリクス状に配置されて構成されている。半導体発光素子１１は、配置面に垂直な方向から見たとき、すなわち上面視で正方形の形状を有し、各辺が半導体発光装置１０の辺と平行又は垂直になった状態で６行６列に配置されている。尚、ｊ行ｋ列の半導体発光素子１１を半導体発光素子１１（ｊ，ｋ）と表記する。本実施例の場合はｊ＝１〜６、ｋ＝１〜６である。
【００１０】
図２（ａ）は、半導体発光装置１０の第１電極層であるｐ電極層１９の構成を示し、図２（ｂ）は、第１電極層と反対極性の第２電極層であるｎ電極層２０の構成を模式的に示す平面図である。ｐ電極層１９は、第１のブロック電極群である複数のｐブロック電極Ｐ１〜Ｐ９（Ｐｍ，ｍ＝１〜９）が配列されて構成されている。また、ｎ電極層２０は、第２のブロック電極群である複数のｎブロック電極Ｎ１〜Ｎ１６（Ｎｎ，ｎ＝１〜１６）が配列されて構成されている。
【００１１】
図２（ａ）に示すように、ｐブロック電極Ｐ１〜Ｐ９の各々は、互いに隣接する４つの半導体発光素子１１に共通に接続されている。具体的には、例えば、ｐブロック電極Ｐ１は半導体発光素子１１（１，１）、１１（１，２）、１１（２，１）及び１１（２，２）に共通に接続されている。ｐブロック電極Ｐ２〜Ｐ９についても同様である。ｐブロック電極Ｐ１〜Ｐ９は互いに電気的に絶縁されている。ｐブロック電極Ｐ１〜Ｐ９は、それぞれ行方向及び列方向の両方向の隣接する素子を含んでいる。また、ｐブロック電極Ｐ１〜Ｐ９自体も行列方向に並んでいる。
【００１２】
図２（ｂ）に示すように、ｎブロック電極Ｎ１〜Ｎ１６のうち、中央部に配置されたブロック電極Ｎ６、Ｎ７、Ｎ１０及びＮ１１は、互いに隣接する４つの半導体発光素子１１に共通に接続されている。また、ｎブロック電極Ｎ２、Ｎ３、Ｎ５、Ｎ８、Ｎ９、Ｎ１２、Ｎ１４及びＮ１５は、互いに隣接する２つの半導体発光素子１１に共通に接続されている。ｎブロック電極Ｎ１、Ｎ４、Ｎ１３及びＮ１６は、１つの半導体発光素子１１に接続されている。ｎブロック電極Ｎ１〜Ｎ１６は互いに電気的に絶縁されている。ｎブロック電極Ｎ１〜Ｎ１６のうち、中央部に配置されたブロック電極Ｎ６、Ｎ７、Ｎ１０及びＮ１１は、それぞれ行方向及び列方向の両方向の隣接する素子を含んでいる。また、ｎブロック電極Ｎ１〜Ｎ１６自体も行列方向に並んでいる。
【００１３】
図３（ａ）は、図１においてＷとして示した部分（破線部）を抜き出して模式的に示す平面図である。ｐブロック電極Ｐ１は、半導体発光素子１１（１，１）、１１（１，２）、１１（２，１）及び１１（２，２）に接続されている。ｎブロック電極Ｎ６は、半導体発光素子１１（２，２）、１１（２，３）、１１（３，２）及び１１（３，３）に接続されている。ｐブロック電極Ｐ１及びｎブロック電極Ｎ６を構成する半導体発光素子１１のうち、半導体発光素子１１（２，２）のみが両方のブロック電極Ｐ１及びＮ６に共通して接続されている。
【００１４】
また、ｐブロック電極Ｐ１は、ブロック電極Ｐ１及びＮ６に共通して接続された半導体発光素子（この場合、半導体発光素子１１（２，２））以外の半導体発光素子１１（１，１）、１１（１，２）、１１（２，１）に接続され、ｎブロック電極Ｎ６は、ブロック電極Ｐ１及びＮ６に共通して接続された半導体発光素子以外の半導体発光素子１１（２，３）、１１（３，２）、１１（３，３）に接続されている。
【００１５】
このように、ｐブロック電極の１つ（この場合、Ｐ１）と、ｎブロック電極の１つ（この場合、Ｎ６）とは１つの半導体発光素子１１（この場合、半導体発光素子１１（２，２））のみが共通して接続されている。
【００１６】
また、ｐブロック電極Ｐ１とｎブロック電極Ｎ１には半導体発光素子１１（１，１）が共通して接続され、ｐブロック電極Ｐ１とｎブロック電極Ｎ２には半導体発光素子１１（１，２）が共通して接続され、ｐブロック電極Ｐ１とｎブロック電極Ｎ５には半導体発光素子１１（２，１）が共通して接続されている。また、本実施例の場合、全てのｐブロック電極Ｐｍ（ｍ＝１〜９）及びｎブロック電極Ｎｎ（ｎ＝１〜１６）について同様である。
【００１７】
すなわち、ｐブロック電極群（第１のブロック電極群）の１つのｐブロック電極と、ｎブロック電極群（第２のブロック電極群）の１つのｎブロック電極とに１つの半導体発光素子１１が共通して接続されている。
【００１８】
また、当該共通して接続された半導体発光素子（共通素子と称する。）が接続されたｐブロック電極及びｎブロック電極は、当該ｐブロック電極に接続された半導体発光素子の全て及び当該ｎブロック電極に接続された半導体発光素子の全てを共通としないように構成されている。換言すれば、当該共通素子が接続されたｐブロック電極及びｎブロック電極のうち少なくとも何れか１は当該共通素子以外の半導体発光素子の少なくとも１つに接続されるように構成されている。
【００１９】
なお、１つのｐブロック電極と、１つのｎブロック電極とに少なくとも１つの半導体発光素子１１が共通に接続されているように、ｐブロック電極群（第１のブロック電極群）及びｎブロック電極群（第２のブロック電極群）を構成してもよい。例えば、図３（ｂ）は図３（ａ）と同様な図であるが、ｐブロック電極の１つ（この場合、Ｐ１）と、ｎブロック電極の１つ（この場合、Ｎ６）とは２つの半導体発光素子１１（この場合、半導体発光素子１１（３，２）及び１１（４，２））を共通として接続されている。
【００２０】
この場合においても、当該２つの共通素子が接続されたｐブロック電極Ｐ１及びｎブロック電極Ｎ６のうち何れか１（この場合、両ブロック電極）は、当該共通素子以外の半導体発光素子の少なくとも１つに接続されるように構成されている。具体的には、ｐブロック電極Ｐ１は、非共通素子である半導体発光素子１１（１，１）、１１（１，２）、１１（２，１）などの６つの素子、ｎブロック電極Ｎ６は、非共通素子である半導体発光素子１１（４，２）、１１（５，３）、１１（６，２）などの６つの素子に接続されるように構成されている。
【００２１】
また、半導体発光装置１０は、このように構成された第１のブロック電極群及び第２のブロック電極群をその一部の領域に有していれば良い。例えば、ｐブロック電極及びｎブロック電極の各々に接続される半導体発光素子１１の数によっては、半導体発光装置１０の例えば周辺領域に上記の条件を必ずしも満たさないブロック電極が生じ得るが、当該領域を除いて１つのｐブロック電極と、１つのｎブロック電極とに少なくとも１つの半導体発光素子１１が共通に接続され、当該共通して接続された半導体発光素子（共通素子）が接続されたｐブロック電極及びｎブロック電極のうち少なくとも何れか１は当該共通素子以外の半導体発光素子の少なくとも１つに接続されているように、ｐブロック電極群及びｎブロック電極群の各ブロック電極を構成すればよい。
【００２２】
第１電極と第２電極の一方又は両方が、各々が異なる２方向に互いに隣接する３以上の半導体発光素子１１に共通して接続された複数のブロック電極からなるブロック電極群として構成されていてもよい。
【００２３】
例えば、ｐブロック電極の各々がｍ行ｎ列（ｍ≧２，ｎ≧２）の半導体発光素子１１に共通して接続され、ｎブロック電極の各々がｊ行ｋ列（ｊ≧２，ｋ≧２）の半導体発光素子１１に共通して接続され、ｐブロック電極の１つとｎブロック電極の１つとに少なくとも１つの半導体発光素子１１が共通に接続されているように構成されていてもよい。
【００２４】
なお、ｐブロック電極及びｎブロック電極の各々が、２行２列の半導体発光素子１１に共通して接続され、ｐブロック電極の１つとｎブロック電極の１つとに１つの半導体発光素子１１が共通に接続されているように構成するのが好ましい。例えば、図２（ａ）及び（ｂ）を参照すれば、ｐブロック電極Ｐ１〜Ｐ９及びｎブロック電極Ｎ６、Ｎ７、Ｎ１０、Ｎ１１がこのような構成として、半導体発光装置１０の中央領域（すなわち周辺領域を除く領域）に形成されている。
【００２５】
図４は、半導体発光装置１０の構造を示す断面図であり、図１の断面の一部に対応している。半導体発光装置１０は、搭載基板である支持基板１２上に複数の半導体発光素子１１が配置された構造を有している。半導体発光素子１１の上面から光が放出される（図中、矢印）。
【００２６】
半導体発光素子１１は、例えば薄膜ＬＥＤ（Light Emitting Diode）等からなり、第１導電型の半導体層であるｎ型半導体層１３、活性層１４、第１導電型とは反対導電型の第２導電型の半導体層であるｐ型半導体層１５、ｐコンタクト電極１６、絶縁層１７、ｎコンタクト電極１８、ｐ電極層１９及びｎ電極層２０を備えている。ｎ電極層２０は、第１接合層２０ａと第２接合層２０ｂから構成されている。
【００２７】
ｎ型半導体層１３、活性層１４及びｐ型半導体層１５は、例えばＧａＮ系半導体等から構成されている。ｐコンタクト電極１６及びｎコンタクト電極１８は導電性の材料から構成されている。ｐコンタクト電極１６は、ｐ型半導体層１５と電気的に接続されている。ｎコンタクト電極１８は、ｎ型半導体層１３と電気的に接続されている。
【００２８】
図５（ａ）及び（ｂ）は、それぞれｐ電極層１９及びｎ電極層２０の形成状態を模式的に示す平面図である。ｐ電極層１９は導電性の材料からなり、支持基板１２上に形成されている。ｐ電極層１９は、上記したように、異なる２方向に互いに隣接する４つの半導体発光素子１１毎に、１９（１）〜１９（９）の９つの領域に分かれて形成されている。各領域のｐ電極層１９（１）〜１９（９）は、ｐブロック電極Ｐ１〜Ｐ９に対応しており、互いに電気的に絶縁されている。各半導体発光素子１１のｐコンタクト電極１６は、これに隣接する半導体発光素子１１のｐコンタクト電極１６とｐ電極層１９（１）〜１９（９）のいずれかを介して電気的に接続され、ｐブロック電極Ｐ１〜Ｐ９を構成している。
【００２９】
ｐ電極層１９上には絶縁層１７を挟んでｎ電極層２０が形成されている。ｎ電極層２０は導電性の材料からなり、図５（ｂ）に示すように、２０（１）〜２０（１６）の１６の領域に分かれて形成されている。各領域のｎ電極層２０（１）〜２０（１６）は、ｎブロック電極Ｎ１〜Ｎ１６に対応しており、互いに電気的に絶縁されている。各半導体発光素子１１のｎコンタクト電極１８は、これに隣接する半導体発光素子１１のｎコンタクト電極１８とｎ電極層２０（１）〜２０（１６）のいずれかを介して電気的に接続され、ｎブロック電極Ｎ１〜Ｎ１６を構成している。
【００３０】
次に、実施例１に係る半導体装置１０を駆動した際の半導体発光素子１１の発光について、図６（ａ）〜（ｃ）を参照しつつ説明する。なお、ｐブロック電極Ｐ１〜Ｐ９及びｎブロック電極Ｎ１〜Ｎ１６は、それぞれ異なる配線によって異なるドライバに接続されている。
【００３１】
図７は、かかるドライバ装置５０の一例を示すブロック図である。ドライバ装置５０は、ｐブロック電極Ｐｊ（ｊ＝１〜ｍ）に接続された第１のドライバ回路５１（ｊ）（ｊ＝１〜ｍ）と、ｎブロック電極Ｐｋ（ｋ＝１〜ｎ）に接続された第２のドライバ回路５２（ｋ）（ｋ＝１〜ｎ）とを有している。なお、以下においては、説明及び理解の容易さのため、ドライバ回路５１（ｊ）又はドライバ回路５２（ｋ）を単にドライバとも称する。
【００３２】
まず、ｐブロック電極Ｐ１、Ｐ４及びＰ７のそれぞれに接続された各ドライバ５１（１）、５１（４）、５１（７）と、ｎブロック電極Ｎ２、Ｎ６、Ｎ１０及びＮ１４のそれぞれに接続された各ドライバ５２（２）、５２（６）、５２（１０）、５２（１４）をオン（発光駆動）する。これにより、図６（ａ）に示すように、半導体発光素子１１（１，２）、１１（２，２）、１１（３，２）、１１（４，２）、１１（５，２）及び１１（６，２）が点灯（発光）する。すなわち、一列（第２列目）の半導体発光素子１１が点灯する。
【００３３】
次に、ｎブロック電極Ｎ２、Ｎ６、Ｎ１０及びＮ１４のそれぞれに接続された各ドライバをオンした状態で、ｐブロック電極Ｐ１、Ｐ４及びＰ７のそれぞれに接続された各ドライバをオフし、ｐブロック電極Ｐ２、Ｐ５及びＰ８のそれぞれに接続された各ドライバをオンする。これにより、図６（ｂ）に示すように、半導体発光素子１１（１，２）、１１（２，２）、１１（３，２）、１１（４，２）、１１（５，２）及び１１（６，２）が消灯し、半導体発光素子１１（１，３）、１１（２，３）、１１（３，３）、１１（４，３）、１１（５，３）及び１１（６，３）が点灯する。すなわち、第２列目の半導体発光素子１１が消灯し、当該列の次の列（隣接する列）である第３列目の半導体発光素子１１が点灯する。
【００３４】
次に、ｐブロック電極Ｐ２、Ｐ５及びＰ８のそれぞれに接続された各ドライバをオンした状態で、ｎブロック電極Ｎ２、Ｎ６、Ｎ１０及びＮ１４のそれぞれに接続された各ドライバをオフし、ｎブロック電極Ｎ３、Ｎ７、Ｎ１１及びＮ１５のそれぞれに接続された各ドライバをオンする。これにより、図６（ｃ）に示すように、半導体発光素子１１（１，３）、１１（２，３）、１１（３，３）、１１（４，３）、１１（５，３）及び１１（６，３）が消灯し、半導体発光素子１１（１，４）、１１（２，４）、１１（３，４）、１１（４，４）、１１（５，４）及び１１（６，４）が点灯する。すなわち、第３列目の半導体発光素子１１が消灯し、当該列の次の列（隣接する列）である第４列目の半導体発光素子１１が点灯する。
【００３５】
このように、１の列からこれに隣接する列の、あるいは１の行からこれに隣接する行の発光素子が順次発光するように駆動（線順次駆動）することによって、点灯ラインあるいは消灯ラインを水平方向（あるいは垂直方向）にスムーズに移動させて発光を行うことができる。
【００３６】
なお、上記構成を有する半導体発光装置１０において、パルス駆動により発光を制御することも可能である。例えば、図８（ａ）に示すように、ｐブロック電極Ｐ４に接続されたドライバをデューティーが１００％、ｎブロック電極Ｎ１０に接続されたドライバをデューティーが５０％でオンする。これにより、まず半導体発光素子１１（４，２）が点灯する。
【００３７】
次に、図８（ｂ）に示すように、ｎブロック電極Ｎ１０に接続されたドライバをデューティーが５０％でオンしつつ、ｐブロック電極Ｐ４に接続されたドライバをデューティーが５０％でオンする。これにより、半導体発光素子１１（４，２）が、図８（ａ）に示したよりも低い輝度で発光する。また、ｎブロック電極Ｎ１０に接続されたドライバをデューティーが５０％でオンしつつ、ｐブロック電極Ｐ５に接続されたドライバをデューティーが５０％でオンする。これにより、半導体発光素子１１（４，３）がこれに隣接する半導体発光素子１１（４，２）と同程度の輝度で同時に発光する。
【００３８】
次に、図８（ｃ）に示すように、ｐブロック電極Ｐ４に接続されたドライバをオフする。これにより、半導体発光素子１１（４，２）が消灯する。また、ｐブロック電極Ｐ５に接続されたドライバをデューティーが５０％でオンしつつ、ｎブロック電極Ｎ１０に接続されたドライバをデューティーが１００％でオンする。これにより、半導体発光素子１１（４，３）が図８（ｂ）に示したよりも高い輝度で発光する。このようなパルス駆動を行うことにより、半導体発光素子１１の発光輝度を制御し、グラデーション表示を行うことができる。
【００３９】
なお、上記においては、１の発光素子からこれに隣接する発光素子への発光移行のデューティーを変化させている。また、当該互いに隣接する半導体発光素子１１が同時に発光するための各発光素子のデューティーが共に５０％である場合について説明したが、例示に過ぎない。これらのデューティーは適宜選択することができる。
【００４０】
また、１の発光素子からこれに隣接する発光素子が順次発光するように、かつ１の発光素子からこれに隣接する発光素子に発光移行が行われる際に、当該１の発光素子及び当該隣接する発光素子が同時に発光するように駆動（点順次駆動）する場合について説明したが、これに限らない。例えば、１の列（又は行）の発光素子からこれに隣接する列（又は行）の発光素子が順次発光するように、かつ１の列（又は行）の発光素子からこれに隣接する列（又は行）の発光素子に発光移行が行われる際に、当該１の列（又は行）の発光素子及び当該隣接する列（又は行）の発光素子が同時に発光するように駆動（順次駆動）してもよい。逆に言えば、１の列（又は行）の発光素子及びこれに隣接する列（又は行）の発光素子がそれぞれ１つの発光素子の場合であってもよい。
【００４１】
さらに、同時に発光する発光素子の輝度は同程度である必要はない。また、パルス駆動に限らず、例えば駆動電流（又は電圧）の調整によって輝度を制御してもよい。
【００４２】
実施例１に係る半導体発光装置１０によれば、複数の半導体発光素子１１に共通するｐブロック電極Ｐ１〜Ｐ９及びｎブロック電極Ｎ１〜Ｎ１６を形成し、各ブロック電極毎に配線接続するため、素子毎に配線を設ける場合と比べて配線数を少なくすることができる。したがって、装置全体としての配線抵抗を低減することができ、製造工程における歩留まりが高くなる。
【００４３】
また、ｐブロック電極の１つとｎブロック電極の１つとが１つの半導体発光素子１１に共通に接続されている。このため、例えば共通に接続された半導体発光素子１１を有するｐブロック電極及びｎブロック電極を選択し、当該ｐブロック電極に接続されたドライバと当該ｎブロック電極に接続されたドライバをオンした場合、１個の半導体発光素子１１が発光する。したがって、半導体発光素子１１の個々の発光を制御することができ、スムーズに発光箇所を変化させることが可能となる。
【００４４】
また、上記したように、１つのｐブロック電極と、１つのｎブロック電極とが複数の半導体発光素子１１に共通に接続されているように、ｐブロック電極群（第１のブロック電極群）及びｎブロック電極群（第２のブロック電極群）を構成してもよい。この場合、当該複数の半導体発光素子１１に共通に接続されているｐブロック電極及びｎブロック電極を選択し、上記したのと同様な駆動を行うことによって、当該複数の半導体発光素子１１毎に発光制御を行うことができる。
【実施例２】
【００４５】
図９（ａ）は、本発明の実施例２に係る半導体発光装置３０を模式的に示す平面図である。半導体発光装置３０は、複数の半導体発光素子３１がマトリクス状に配置されて構成されている。半導体発光素子３１は、配置面に垂直な方向から見たとき、すなわち上面視で正方形の形状を有し、各辺が半導体発光装置３０の辺と４５度をなす状態で配置されている。尚、ｊ行ｋ列目の半導体発光素子３１を半導体発光素子３１（ｊ，ｋ）と表記する。本実施例の場合はｊ＝１〜８、ｋ＝１〜５である。
【００４６】
図９（ｂ）は、半導体発光装置３０の第１電極層であるｐ電極層３２の構成を示し、図９（ｃ）は、第１電極層と反対極性の第２電極層であるｎ電極層３３の構成を模式的に示す平面図である。ｐ電極層３２は、第１のブロック電極群である複数のｐブロック電極Ｐ１〜Ｐ１４（Ｐｍ，ｍ＝１〜１４）が配列されて構成されている。また、ｎ電極層３３は、第２のブロック電極群である複数のｎブロック電極Ｎ１〜Ｎ１４（Ｎｎ，ｎ＝１〜１４）が配列されて構成されている。
【００４７】
図９（ｂ）に示すように、ｐブロック電極Ｐ１〜Ｐ１４のうち、中央部に配置されたブロック電極Ｐ４、Ｐ５、Ｐ８、Ｐ９、Ｐ１０及びＰ１１は、互いに隣接する４つの半導体発光素子３１に共通に接続されている。また、ｐブロック電極Ｐ２及びＰ３は、互いに隣接する３つの半導体発光素子３１に共通に接続されている。ｐブロック電極Ｐ１、Ｐ６、Ｐ７、Ｐ１２、Ｐ１３及びＰ１４は、１つの半導体発光素子３１に接続されている。ｐブロック電極Ｐ１〜Ｐ１４は互いに電気的に絶縁されている。ｐブロック電極Ｐ１〜Ｐ１４のうち、中央部に配置されたブロック電極Ｐ４、Ｐ５、Ｐ８、Ｐ９、Ｐ１０及びＰ１１は、それぞれ行方向及び列方向の両方向の隣接する素子を含んでいる。また、ｐブロック電極Ｐ１〜Ｐ１４自体も行列方向に並んでいる。
【００４８】
図９（ｃ）に示すように、ｎブロック電極電極Ｎ１〜Ｎ１４のうち、中央部に配置されたブロック電極Ｎ５、Ｎ６、Ｎ７、Ｎ８、Ｎ１１及びＮ１２は、互いに隣接する４つの半導体発光素子３１に共通に接続されている。また、ｎブロック電極Ｎ１及びＮ２は、互いに隣接する３つの半導体発光素子３１に共通に接続されている。ｎブロック電極Ｎ３、Ｎ４、Ｎ９、Ｎ１０、Ｎ１３及びＮ１４は、１つの半導体発光素子３１に接続されている。ｎブロック電極Ｎ１〜Ｎ１４は互いに電気的に絶縁されている。ｎブロック電極Ｎ１〜Ｎ１４のうち、中央部に配置されたブロック電極Ｎ５、Ｎ６、Ｎ７、Ｎ８、Ｎ１１及びＮ１２は、それぞれ行方向及び列方向の両方向の隣接する素子を含んでいる。また、ｎブロック電極Ｎ１〜Ｎ１４自体も行列方向に並んでいる。
【００４９】
ｐブロック電極Ｐ４とｎブロック電極Ｎ１には半導体発光素子３１（２，１）が共通して接続されている。ｐブロック電極Ｐ４とｎブロック電極Ｎ４には半導体発光素子３１（３，１）が共通して接続され、ｐブロック電極Ｐ４とｎブロック電極Ｎ５には半導体発光素子３１（３，２）が共通して接続され、ｐブロック電極Ｐ４とｎブロック電極Ｎ７には半導体発光素子３１（４，１）が共通して接続されている。また、本実施例の場合、全てのｐブロック電極Ｐｍ（ｍ＝１〜１４）及びｎブロック電極Ｎｎ（ｎ＝１〜１４）について同様である。
【００５０】
すなわち、ｐブロック電極群（第１のブロック電極群）の１つのｐブロック電極と、ｎブロック電極群（第２のブロック電極群）の１つのｎブロック電極とは１つの半導体発光素子３１に共通して接続されている。
【００５１】
なお、１つのｐブロック電極と、１つのｎブロック電極とが少なくとも１つの半導体発光素子３１に共通に接続されているように、ｐブロック電極群（第１のブロック電極群）及びｎブロック電極群（第２のブロック電極群）を構成してもよい。また、半導体発光装置３０は、このように構成された第１のブロック電極群及び第２のブロック電極群をその一部の領域に有していれば良い。
【００５２】
次に、実施例２に係る半導体装置３０を駆動した際の半導体発光素子３１の発光について、図１０（ａ）〜（ｃ）を参照しつつ説明する。なお、ｐブロック電極Ｐ１〜Ｐ１４及びｎブロック電極Ｎ１〜Ｎ１４は、それぞれ異なるドライバに接続されている。
【００５３】
まず、ｐブロック電極Ｐ４及びＰ１０のそれぞれに接続された各ドライバと、ｎブロック電極Ｎ１、Ｎ７及びＮ１３のそれぞれに接続された各ドライバをオンする。これにより、図１０（ａ）に示すように、半導体発光素子３１（２，１）、３１（４，１）、３１（６，１）、３１（８，１）が点灯（発光）する。すなわち、一列の半導体発光素子３１が点灯する。
【００５４】
次に、ｐブロック電極Ｐ４及びＰ１０のそれぞれに接続された各ドライバをオンした状態で、さらにｐブロック電極Ｐ２及びＰ８のそれぞれに接続された各ドライバをオンする。また、ｎブロック電極Ｎ１３に接続されたドライバをオフし、ｎブロック電極Ｎ５及びＮ１１のそれぞれに接続された各ドライバをオンする。これにより、図１０（ｂ）に示すように、半導体発光素子３１（１，２）、３１（３，２）、３１（５，２）及び３１（７，２）が点灯する。すなわち、次の列（隣接する列）の半導体発光素子３１が点灯する。
【００５５】
次に、ｐブロック電極Ｐ２及びＰ８に接続されたドライバをオンした状態で、ｐブロック電極Ｐ４及びＰ１０に接続されたドライバをオフし、ｐブロック電極Ｐ１３に接続されたドライバをオンする。また、ｎブロック電極Ｎ５及びＮ１１に接続されたドライバをオンした状態で、ｎブロック電極Ｎ１及びＮ７に接続されたドライバをオフする。これにより、図１０（ｃ）に示すように、半導体発光素子３１（２，２）、３１（４，２）、３１（６，２）及び３１（８，２）が点灯する。すなわち、次の列（隣接する列）の半導体発光素子３１が点灯する。
【００５６】
このように駆動を行うことにより、点灯ポイントあるいは消灯ポイントを水平方向にスムーズに移動させて発光を行うことができる。実施例２に係る半導体発光装置３０では、水平方向の点灯ポイントあるいは消灯ポイントの移動の幅は、半導体発光素子３１の一辺の長さの√２／２倍となる。したがって、実施例１と比較して水平方向の解像度が高く、細かい幅で点灯ポイントあるいは消灯ポイントを水平方向に移動させることができるため、より高精細に発光を制御することができる。
【実施例３】
【００５７】
図１１（ａ）は、本発明の実施例３に係る半導体発光装置４０を模式的に示す平面図である。半導体発光装置４０は、複数の半導体発光素子４１がマトリクス状に配置されて構成されている。半導体発光素子４１は、配置面に垂直な方向から見たとき、すなわち上面視で正方形の形状を有し、各辺が半導体発光装置４０の辺と平行又は垂直になった状態で６行６列に配置されている。尚、ｊ行ｋ列目の半導体発光素子４１を半導体発光素子４１（ｊ，ｋ）と表記する。本実施例の場合はｊ＝１〜６、ｋ＝１〜６である。
【００５８】
図１１（ｂ）は、半導体発光装置４０の第１電極層であるｐ電極層４２の構成を示し、図１１（ｃ）は、第１電極層と反対極性の第２電極層であるｎ電極層４３の構成を模式的に示す平面図である。ｐ電極層４２は、第１のブロック電極群である複数のｐブロック電極Ｐ１〜Ｐ９（Ｐｍ，ｍ＝１〜９）が配列されて構成されている。また、ｎ電極層４３は、第２のブロック電極群である複数のｎブロック電極Ｎ１〜Ｎ２０（Ｎｎ，ｎ＝１〜２０）が配列されて構成されている。
【００５９】
図１１（ｂ）に示すように、ｐブロック電極Ｐ１〜Ｐ９の各々は、互いに隣接する４つの半導体発光素子４１に共通に接続されている。ｐブロック電極Ｐ１〜Ｐ９は互いに電気的に絶縁されている。ｐブロック電極Ｐ１〜Ｐ９は、それぞれ行方向及び列方向の両方向の隣接する素子を含んでいる。また、ｐブロック電極Ｐ１〜Ｐ９自体も行列方向に並んでいる。
【００６０】
図１１（ｃ）に示すように、ｎブロック電極Ｎ１〜Ｎ２０のうち、ｎブロック電極Ｎ１、Ｎ４、Ｎ１７及びＮ２０は、１つの半導体素子４１に接続されている。それ以外のｎブロック電極Ｎ２、Ｎ３、Ｎ５〜Ｎ１６、Ｎ１８及びＮ１９は、互いに隣接する２つの半導体発光素子４１に接続されている。ｎブロック電極Ｎ１〜Ｎ２０は互いに電気的に絶縁されている。ｎブロック電極Ｎ１〜Ｎ１６は、行列方向に並んでいる。
【００６１】
ｐブロック電極Ｐ１とｎブロック電極Ｎ１には半導体発光素子４１（１，１）が共通して接続されている。ｐブロック電極Ｐ１とｎブロック電極Ｎ２には半導体発光素子４１（１，２）が共通して接続され、ｐブロック電極Ｐ１とｎブロック電極Ｎ５には半導体発光素子４１（２，１）が共通して接続され、ｐブロック電極Ｐ１とｎブロック電極Ｎ６には半導体発光素子４１（２，２）が共通して接続されている。また、本実施例の場合、全てのｐブロック電極Ｐｍ（ｍ＝１〜９）及びｎブロック電極Ｎｎ（ｎ＝１〜２０）について同様である。
【００６２】
すなわち、ｐブロック電極群（第１のブロック電極群）の１つのｐブロック電極と、ｎブロック電極群（第２のブロック電極群）の１つのｎブロック電極とは１つの半導体発光素子４１に共通して接続されている。
【００６３】
なお、１つのｐブロック電極と、１つのｎブロック電極とが少なくとも１つの半導体発光素子４１に共通に接続されているように、ｐブロック電極群（第１のブロック電極群）及びｎブロック電極群（第２のブロック電極群）を構成してもよい。また、半導体発光装置４０は、このように構成された第１のブロック電極群及び第２のブロック電極群をその一部の領域に有していれば良い。
【００６４】
次に、実施例３に係る半導体装置４０を駆動した際の半導体発光素子４１（ｊ，ｋ）の発光について、図１２（ａ）〜（ｃ）を参照しつつ説明する。なお、ｐブロック電極Ｐ１〜Ｐ９及びｎブロック電極Ｎ１〜Ｎ２０は、それぞれ異なるドライバに接続されている。
【００６５】
まず、ｐブロック電極Ｐ４に接続されたドライバと、ｎブロック電極Ｎ１２に接続されたドライバをオンする。これにより、図１２（ａ）に示すように、半導体発光素子４１（４，２）が点灯（発光）する。
【００６６】
次に、ｐブロック電極Ｐ５に接続されたドライバをオンする。これにより、ｎブロック電極Ｎ１２とｐブロック電極Ｐ４及びＰ５とに電圧が印加された状態となり、図１２（ｂ）に示すように、半導体発光素子４１（４，２）及び４１（４，３）が発光する。半導体発光素子４１（４，２）及び４１（４，３）のｎコンタクト電極１８は、共通のｎブロック電極Ｎ１２を構成している。したがって、ｎブロック電極Ｎ１２に接続された配線を流れる電流が半導体発光素子４１（４，２）と４１（４，３）とに分散するため、半導体発光素子４１（４，２）の発光輝度は、半導体発光素子４１（４，２）のみが発光する場合よりも低くなる。また、半導体発光素子４１（４，３）は、これに隣接する半導体発光素子４１（４，２）と同程度の発光輝度で同時に発光する。
【００６７】
次に、ｐブロック電極Ｐ４に接続されたドライバをオフする。これにより、ｐブロック電極Ｐ５に接続されたドライバとｎブロック電極Ｎ１２に接続されたドライバとがオンした状態になり、半導体発光素子４１（４，２）が消灯し、半導体発光素子４１（４，３）のみが発光する。ｎブロック電極Ｎ１２に接続された配線を流れる電流が分散されないため、半導体発光素子４１（４，３）の発光輝度は、半導体発光素子４１（４，２）と４１（４，３）とがともに発光している場合よりも高くなる。
【００６８】
このように駆動を行うことにより、発光輝度を変化させつつ点灯ポイント（点灯ライン）を水平方向に移動させることができる。半導体発光素子４１（４，２）のみが発光する状態と半導体発光素子４１（４，３）のみが発光する状態との間に、半導体発光素子４１（２，４）及び４１（３，４）がともに低輝度で発光する状態を挟むため、点灯ポイントの移動が離散的ではなく連続的に行われたように表示することができる。
【００６９】
以上、説明したように、本発明に係る半導体発光装置では、複数の半導体発光素子に共通するｐブロック電極及びｎブロック電極を形成し、各ブロック電極毎に配線接続するため、素子毎に配線を設ける場合と比べて配線数が少ない。したがって、装置全体のサイズを小さく抑えることができ、配線抵抗を低くすることができる。
【００７０】
また、ｐブロック電極群（第１のブロック電極群）の１つのｐブロック電極と、ｎブロック電極群（第２のブロック電極群）の１つのｎブロック電極とは少なくとも１つの半導体発光素子に共通して接続されている。したがって、当該少なくとも１つの半導体発光素子毎に発光を制御することができ、スムーズに発光箇所を変化させることが可能となる。
【００７１】
なお、上記実施例において、半導体発光素子が６行６列に配置されている場合について説明したが、配置される半導体発光素子の数はこれに限られない。例えば、実施例１において半導体発光素子１１のサイズを小さくし、素子数を増やして解像度を高めることによって、点灯ポイント又は消灯ポイントの移動をより高精細に制御することが可能である。例えば半導体発光素子１１の一辺の長さを１／２にして素子数を４倍にした場合、１／２倍の細かいピッチで、点灯ポイント又は消灯ポイントを水平方向に移動させることができる。
【００７２】
また、上記実施例では、半導体発光素子の形状が正方形である場合について説明したが、素子の形状はこれに限られず、ひし形、長方形、三角形、五角形、六角形等であってもよい。例えば、実施例２において半導体発光素子３１の形状をひし形とし、短い対角線方向を水平方向として配置することにより、水平方向の解像度を高め、点灯ポイント又は消灯ポイントの水平方向への移動をより高精細に制御することが可能である。例えば、実施例２において半導体発光素子３１の形状を頂角６０度のひし形とした場合、一辺の長さが同一の正方形の場合と比べて√２／２倍の細かいピッチで、点灯ポイント又は消灯ポイントを水平方向に移動させることができる。
【００７３】
なお、上記実施例では、半導体発光素子が薄膜ＬＥＤからなる場合について説明したが、これに限られず、例えばフリップチップタイプの素子として構成されていてもよい。
【００７４】
半導体発光素子のｐ電極及びｎ電極は、ビア電極であっても側面電極であってもよい。また、これらに限られず、互いに隣接する半導体発光素子に共通に接続されたｐブロック電極及びｎブロック電極を構成することが可能な形状であればよい。
【００７５】
また、上記実施例では、半導体発光装置の構造として、支持基板上にｐ電極層が形成され、絶縁層を挟んでｎ電極層が形成されている場合について説明したが、これに限られず、ｎ電極層上に更に第２の絶縁層を形成し、第２の絶縁層上に個々の半導体発光素子に対応した接合層を形成してもよい。
【００７６】
また、上記実施例では、第１導電型がｎ型の場合、第２導電型が第１導電型（ｎ型）とは反対導電型であるｐ型の場合について説明したが、これに限られない。第１導電型がｐ型、第２導電型がｎ型の場合であってもよい。なお、第１導電型の半導体層又は第２導電型の半導体層は、真性半導体層（ｉ層）を含んでいてもよい。
【符号の説明】
【００７７】
１０、３０、４０          半導体発光装置
１１、３１、４１          半導体発光素子
１２                      支持基板
１３                      ｎ型半導体層
１４                      活性層
１５                      ｐ型半導体層
１６                      ｐコンタクト電極
１７                      絶縁層
１８                      ｎコンタクト電極
１９、３２、４２          ｐ電極層
２０、３３、４３          ｎ電極層
５１                      第１のドライバ回路
５２                      第２のドライバ回路
【図１】
2015177020.tif 000003
【図２】
2015177020.tif 000004
【図３】
2015177020.tif 000005
【図４】
2015177020.tif 000006
【図５】
2015177020.tif 000007
【図６】
2015177020.tif 000008
【図７】
2015177020.tif 000009
【図８】
2015177020.tif 000010
【図９】
2015177020.tif 000011
【図１０】
2015177020.tif 000012
【図１１】
2015177020.tif 000013
【図１２】
2015177020.tif 000014