(57)【要約】  【課題】  信頼性に優れ高性能な薄膜トランジスタおよびそれを用いた信頼性の高い高性能な表示装置を提供する。  【解決手段】  基板上に形成されたゲート電極と、前記基板および前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極上に形成された酸化物半導体層と、前記酸化物半導体層に接して、前記酸化物半導体層上に形成されたチャネル保護層と、前記酸化物半導体層と電気的に接続し、前記酸化物半導体層を覆うように形成されたソース・ドレイン電極と、を有する表示装置であって、前記チャネル保護層の上部に金属酸化層が形成され、前記ソース・ドレイン電極は前記チャネル保護層および前記金属酸化層上において分断されるように形成されていることを特徴とする。【選択図】  図１
2015177105.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、
前記基板および前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に形成された酸化物半導体層と、
前記酸化物半導体層に接して、前記酸化物半導体層上に形成されたチャネル保護層と、
前記酸化物半導体層と電気的に接続し、前記酸化物半導体層を覆うように形成されたソース・ドレイン電極と、を有する表示装置であって、
前記チャネル保護層の上部に金属酸化層が形成され、前記ソース・ドレイン電極は前記チャネル保護層および前記金属酸化層上において分断されるように形成されていることを特徴とする表示装置。
【請求項２】
基板上に形成されたゲート電極と、
前記基板および前記ゲート電極を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記ゲート電極上に形成された酸化物半導体層と、
前記酸化物半導体層を覆うように形成されたシリコン酸化膜からなるエッチングストッパ層と、
前記エッチングストッパ層に形成された複数のコンタクトを介して前記酸化物半導体層と電気的に接続し、前記酸化物半導体層を覆うように形成されたソース・ドレイン電極と、を有する表示装置であって、
前記ソース・ドレイン電極は前記エッチングストッパ層上において分断されるように形成され、当該分断された領域のエッチングストッパ層の上部に金属酸化層が形成されていることを特徴とする表示装置。
【請求項３】
前記ゲート電極は、チタン、モリブデン、アルミニウム、クロム、銅、タングステン、ジルコニウム、タンタル、銀、マンガンのいずれか、或いはこれらの組み合わせによる合金により形成されていることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記金属酸化層は、チタン、モリブデン、アルミニウム、クロム、銅、タングステン、ジルコニウム、タンタル、銀、マンガンのいずれかの酸化物、或いはこれらの組み合わせによる合金の酸化物であることを特徴とする請求項１から３のいずれかに記載の表示装置。
【請求項５】
前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ―Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｚｎ−Ｏ、Ｓｎ−Ｏのいずれかを主成分とすることを特徴とする請求項１から４のいずれかに記載の表示装置。
【請求項６】
前記金属酸化層の膜厚は、５０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１から５のいずれかに記載の表示装置。
【請求項７】
前記基板はガラス基板であり、前記基板と前記ゲート電極が直接接しないよう、前記基板および前記ゲート電極間にシリコン窒化膜が形成されていることを特徴とする請求項１から６のいずれかに記載の表示装置。
【請求項８】
前記金属酸化層は、前記酸化物半導体層への外部からの光の入射を遮蔽する遮光層であることを特徴とする請求項１から７のいずれかに記載の表示装置。
【請求項９】
前記表示装置は、フリンジ電界を利用して液晶分子を駆動させるＦＦＳ（フリンジ・フィールド・スイッチング）方式の液晶表示装置であることを特徴とする請求項１から８のいずれかに記載の表示装置。
【請求項１０】
前記表示装置は、発光素子に有機発光ダイオードを用いた有機ＥＬ表示装置であることを特徴とする請求項１から８のいずれかに記載の表示装置。
【請求項１１】
以下の工程を含む表示装置の製造方法
（ａ）基板上に第一の金属膜を成膜し、パターニングによりゲート電極を形成する工程、
（ｂ）前記基板および前記ゲート電極を覆うように、前記基板および前記ゲート電極上にゲート絶縁膜を形成する工程、
（ｃ）前記ゲート絶縁膜上に半導体酸化膜を成膜し、パターニングにより酸化物半導体層を形成する工程、
（ｄ）前記ゲート絶縁膜および前記酸化物半導体層上にシリコン酸化膜を成膜し、パターニングにより前記酸化物半導体層上にチャネル保護層を形成する工程、
（ｅ）前記ゲート絶縁膜、前記酸化物半導体層、前記チャネル保護層を覆うようにソース・ドレイン電極となる第二の金属膜、第三の金属膜、第四の金属膜を下層から順に成膜し、パターニングにより前記チャネル保護層上の前記第三の金属膜および前記第四の金属膜を除去し、前記第二の金属膜を露出する工程、
（ｆ）前記基板の表面に酸化処理を施し、前記第二の金属が露出した領域に金属酸化層を形成する工程。
【請求項１２】
前記（ｄ）工程において、前記シリコン酸化膜のパターニングにより前記酸化物半導体層上にチャネル保護層を形成する際、同時に前記酸化物半導体層上に前記シリコン酸化膜を貫通する複数のコンタクトホールを形成することを特徴とする請求項１１に記載の表示装置の製造方法。
【請求項１３】
前記第一の金属膜は、チタン、モリブデン、アルミニウム、クロム、銅、タングステン、ジルコニウム、タンタル、銀、マンガンのいずれか、或いはこれらの組み合わせによる合金であることを特徴とする請求項１１または１２に記載の表示装置の製造方法。
【請求項１４】
前記第二の金属膜、前記第三の金属膜、前記第四の金属膜は、チタン、モリブデン、アルミニウム、クロム、銅、タングステン、ジルコニウム、タンタル、銀、マンガンのいずれか、或いはこれらの組み合わせによる合金であることを特徴とする請求項１１から１３のいずれかに記載の表示装置の製造方法。
【請求項１５】
前記酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ―Ａｌ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ、Ｉｎ−Ｚｎ−Ｏ、Ｉｎ−Ｓｎ−Ｏ、Ｚｎ−Ｏ、Ｓｎ−Ｏのいずれかを主成分とすることを特徴とする請求項１１から１４のいずれかに記載の表示装置の製造方法。
【請求項１６】
前記金属酸化層の膜厚は、５０ｎｍ以上２００ｎｍ以下であることを特徴とする請求項１１から１５のいずれかに記載の表示装置の製造方法。
【請求項１７】
前記基板はガラス基板であり、前記基板と前記ゲート電極が直接接しないよう、前記基板および前記ゲート電極間にシリコン窒化膜が形成されていることを特徴とする請求項１１から１６のいずれかに記載の表示装置の製造方法。
【請求項１８】
前記金属酸化層は、前記酸化物半導体層への外部からの光の入射を遮蔽する遮光層であることを特徴とする請求項１１から１７のいずれかに記載の表示装置の製造方法。
【請求項１９】
前記表示装置は、フリンジ電界を利用して液晶分子を駆動させるＦＦＳ（フリンジ・フィールド・スイッチング）方式の液晶表示装置であることを特徴とする請求項１１から１８のいずれかに記載の表示装置の製造方法。
【請求項２０】
前記表示装置は、発光素子に有機発光ダイオードを用いた有機ＥＬ表示装置であることを特徴とする請求項１１から１８のいずれかに記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の製造方法に係り、特に、酸化物半導体を用いた表示装置とその製造方法に関する。
【背景技術】
【０００２】
一般的に、液晶パネルの駆動素子にはアモルファスシリコン薄膜トランジスタ（以下、アモルファスＳｉ−ＴＦＴ；Ｔｈｉｎ−Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）が用いられている。アモルファスＳｉ−ＴＦＴはスイッチング特性に優れており、これを使って駆動する液晶パネルの用途は、携帯電話やデジタルカメラなどの小型ディスプレイから３０インチを超える大型液晶テレビまで幅広い。アモルファスＳｉ−ＴＦＴは、電子の動き易さを示す指標である移動度が０．５ｃｍ２／Ｖｓ程度と低い反面、比較的製造プロセスが短く、大型基板にも製造できるため、小型から大型ディスプレイまで幅広く用いられている。
【０００３】
本願の発明者らは、このアモルファスＳｉ−ＴＦＴに比べて移動度が高く高性能な薄膜トランジスタ（ＴＦＴ）である酸化物半導体層を用いた酸化物ＴＦＴの開発およびアモルファスＳｉ−ＴＦＴとほぼ同等のプロセスで酸化物ＴＦＴを製造するプロセスの開発を行っている。酸化物ＴＦＴは、半導体層の上部にチャネル保護層を用いることで移動度が高く、高信頼性のＴＦＴを実現出来る。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１６１３７３号公報
【特許文献２】特開２０１０−２８３３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
酸化物ＴＦＴにおいては、高信頼性ＴＦＴの実現が重要な課題であるが、酸化物半導体層へ外部から光が入射すると、ＴＦＴの劣化が加速するという問題が生じる。すなわち、ＴＦＴへの電圧ストレスによる閾値電圧の変動が酸化物半導体層への光照射によって加速するという問題が生じる。このような、閾値電圧の変動は、画素に適用されたＴＦＴや周辺回路に適用されたＴＦＴにおいて起こった場合、画像表示に支障をきたす場合がある。
【０００６】
特許文献１には、チタン酸化物またはチタン酸窒化物から成る保護層を直流反応性スパッタリング法により形成する技術が開示されている。このようなスパッタリング法で保護層を形成しようとした場合、保護層として有効に機能させるためには十分な厚みが必要であり、製造のスループットが落ちるという問題が生じる。
【０００７】
特許文献２には、酸化物半導体層上部にチタンまたはチタン合金で構成されたパターンを形成した後に酸化処理することで、酸化チタンを形成する技術が開示されている。このように酸化物半導体層上にチタン酸化膜を形成する場合は、チタンまたはチタン合金の酸化の過程で酸化物半導体層中の酸素が吸われて失われ、良好な特性を得るのが難しくなる。
【０００８】
また、特許文献１或いは特許文献２のいずれにおいても、上記のような半導体層への光の入射によるＴＦＴの劣化を十分に防止するのは困難である。
【０００９】
本発明はこのような問題を鑑みてなされたものであり、本発明の目的は、信頼性に優れ高性能な薄膜トランジスタおよびそれを用いた信頼性の高い高性能な表示装置を提供することにある。
【００１０】
また、本発明の他の目的は、信頼性に優れ高性能な薄膜トランジスタの製造方法および信頼性の高い高性能な表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記の課題を解決するために、本発明の一態様は、基板上に形成されたゲート電極と、前記基板および前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極上に形成された酸化物半導体層と、前記酸化物半導体層に接して、前記酸化物半導体層上に形成されたチャネル保護層と、前記酸化物半導体層と電気的に接続し、前記酸化物半導体層を覆うように形成されたソース・ドレイン電極と、を有する表示装置であって、前記チャネル保護層の上部に金属酸化層が形成され、前記ソース・ドレイン電極は前記チャネル保護層および前記金属酸化層上において分断されるように形成されていることを特徴とする。
【００１２】
また、別の一態様として、基板上に形成されたゲート電極と、前記基板および前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極上に形成された酸化物半導体層と、前記酸化物半導体層を覆うように形成されたシリコン酸化膜からなるエッチングストッパ層と、前記エッチングストッパ層に形成された複数のコンタクトを介して前記酸化物半導体層と電気的に接続し、前記酸化物半導体層を覆うように形成されたソース・ドレイン電極と、を有する表示装置であって、前記ソース・ドレイン電極は前記エッチングストッパ層上において分断されるように形成され、当該分断された領域のエッチングストッパ層の上部に金属酸化層が形成されていることを特徴とする。
【００１３】
さらに、他の一態様として、以下の工程を含む表示装置の製造方法（ａ）基板上に第一の金属膜を成膜し、パターニングによりゲート電極を形成する工程、（ｂ）前記基板および前記ゲート電極を覆うように、前記基板および前記ゲート電極上にゲート絶縁膜を形成する工程、（ｃ）前記ゲート絶縁膜上に半導体酸化膜を成膜し、パターニングにより酸化物半導体層を形成する工程、（ｄ）前記ゲート絶縁膜および前記酸化物半導体層上にシリコン酸化膜を成膜し、パターニングにより前記酸化物半導体層上にチャネル保護層を形成する工程、（ｅ）前記ゲート絶縁膜、前記酸化物半導体層、前記チャネル保護層を覆うようにソース・ドレイン電極となる第二の金属膜、第三の金属膜、第四の金属膜を下層から順に成膜し、パターニングにより前記チャネル保護層上の前記第三の金属膜および前記第四の金属膜を除去し、前記第二の金属膜を露出する工程、（ｆ）前記基板の表面に酸化処理を施し、前記第二の金属が露出した領域に金属酸化層を形成する工程。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る表示装置の一部断面を示す図である。
【図２】本発明の一実施形態に係る表示装置の一部平面を示す図である。
【図３Ａ】本発明の一実施形態に係る表示装置の製造工程を示す断面図である。
【図３Ｂ】本発明の一実施形態に係る表示装置の製造工程を示す断面図である。
【図４】本発明の一実施形態に係る表示装置の閾値電圧特性を示す図である。
【図５Ａ】本発明の一実施形態に係る表示装置の一部平面を示す図である。
【図５Ｂ】本発明の一実施形態に係る表示装置の一部断面を示す図である。
【図６】従来の表示装置の一部断面を示す図である。
【図７】従来の表示装置の一部平面を示す図である。
【発明を実施するための形態】
【００１５】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするために、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【実施例１】
【００１６】
図１および図２に本発明の一実施形態に係る薄膜トランジスタ（ＴＦＴ）の例を模式的に示す。図１はＴＦＴの断面図、図２はＴＦＴの平面図であり、ボトムゲート型のトランジスタ構造である。
【００１７】
ガラス基板１上にゲート電極２が形成され、ガラス基板１およびゲート電極２を覆うようにゲート絶縁膜３が形成されている。ゲート絶縁膜３上には酸化物半導体層４が形成されている。ＴＦＴ構造の概要が分かり易いよう、図２ではゲート絶縁膜３を省略しており、酸化物半導体層４は破線の部分に形成されている。
【００１８】
さらに酸化物半導体チャネル部上部には酸化物半導体層４と接してチャネル保護層５が形成されており、酸化物半導体層４、チャネル保護層５を覆い、かつ酸化物半導体層４と電気的に接続して下層から順にソース・ドレイン電極Ａ６、ソース・ドレイン電極Ｂ７、ソース・ドレイン電極Ｃ８が形成されている。ここで図１に示すソース・ドレイン電極はソース電極、ドレイン電極を区別していない。図２ではソース・ドレイン電極Ｃ８を省略しており、チャネル保護層５は一点鎖線で示している。
【００１９】
チャネル保護層５の上部にはソース・ドレイン電極Ａ６に連続して金属酸化層９が形成されている。また、金属酸化層９、ソース・ドレイン電極Ｃ８を覆うようにパッシベーション層１０が形成されている。図２では、このパッシベーション層１０は便宜上省略している。
【００２０】
ゲート絶縁膜３はシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜で形成する。またゲート絶縁膜３は積層した構造でも良く、上記した絶縁膜のいずれかを組み合わせた構造でも良いが、酸化物半導体層４に接する層はシリコン酸化膜とする。ゲート絶縁膜３の膜厚は、８０ｎｍ以上２０００ｎｍ以下の範囲で構成され、絶縁耐圧や容量を考慮して最適な膜厚で構成すれば良い。
【００２１】
ゲート電極２、ソース・ドレイン電極Ａ６，ソース・ドレイン電極Ｂ７，ソース・ドレイン電極Ｃ８は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、銀（Ａｇ）、マンガン（Ｍｎ）から選ばれた元素、またはこれらの元素を組み合わせた合金などで形成する。またチタンの上にアルミニウムを積層する、もしくはアルミニウムの上層と下層をチタンではさむなど積層構造としても良い。
【００２２】
酸化物半導体層４は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、酸素（Ｏ）を主成分とする元素からなる、Ｉｎ-Ｇａ-Ｚｎ-Ｏ系の酸化物半導体である。この酸化物半導体は、これ以外にＩｎ-Ａｌ-Ｚｎ-Ｏ系、Ｉｎ-Ｓｎ-Ｚｎ-Ｏ系、Ｉｎ-Ｚｎ-Ｏ系、Ｉｎ-Ｓｎ-Ｏ系、Ｚｎ-Ｏ系、Ｓｎ-Ｏ系、などを用いても良い。酸化物半導体層４の膜厚は、３０ｎｍ以上５００ｎｍの範囲で構成され、大電流を必要とするデバイスに用いる場合には厚く形成する等、目的に応じて膜厚を調整すれば良い。
【００２３】
チャネル保護層５は、シリコン酸化膜で構成されている。さらに金属酸化層９は、金属を酸化処理して形成され、ソース・ドレイン電極Ａ６に接し、その間に配置されている。つまり、チャネル保護層５の上部には金属酸化層９が形成され、ソース・ドレイン電極Ａ６，ソース・ドレイン電極Ｂ７，ソース・ドレイン電極Ｃ８は、チャネル保護層５および金属酸化層９上において分断されるように形成されている。チャネル保護層５は、ソース・ドレイン電極加工時に酸化物半導体層４を保護すると同時に、外部から酸化物半導体層４への不純物の混入を防ぐ役割を果たし、その膜厚は十分に厚く形成するのが望ましい。本実施例では膜厚を４００nmで形成している。
【００２４】
パッシベーション層１０は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜で形成する。パッシベーション層１０は積層した構造でも良く、上記した絶縁膜のいずれかを組み合わせた構造でも良い。
【００２５】
図６および図７に従来のＴＦＴ構造の例を示す。従来のＴＦＴ構造においては、チャネル保護層の上部には金属酸化層９は形成されていない。
【００２６】
次に、本実施例における液晶表示装置の製造工程の例を図３Ａおよび図３Ｂを用いて説明する。図３Ａおよび図３Ｂでは、ＴＦＴの断面構造を用いて製造工程を説明する。
【００２７】
図３Ａおよび図３Ｂに示すように、本実施例における液晶表示装置の製造工程は、ゲート電極形成、ゲート絶縁膜形成、半導体層形成、チャネル保護層形成、ソース・ドレイン電極層形成、金属酸化層形成、保護層形成工程からなる。
【００２８】
ゲート電極２は、例えばガラス基板１上にスパッタリング法により、モリブデン膜、タングステン膜、アルミニウム膜などの金属導電膜を成膜する。続いて、金属導電膜上に感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成する。その後、レジストパターンから露出する金属導電膜をウエットエッチングもしくはドライエッチングにより除去した後レジストパターンを剥離し、ガラス基板１上にゲート電極２を形成する。（工程ａ）また、ゲート電極２はガラス基板１上に形成しているが、ガラス基板１からのアルカリイオン等の混入を防ぐため、ガラス基板１上にシリコン窒化膜を形成し、その上にゲート電極２を形成しても良い。すなわち、ガラス基板１とゲート電極２が直接接しないよう、ガラス基板１およびゲート電極２の間にシリコン窒化膜を形成しても良い。またガラス基板１の代わりにＴＦＴの熱工程に耐え得るようなフレキシブル基板を用いても良い。
【００２９】
ゲート絶縁膜３は、ゲート電極２が形成されたガラス基板１上に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ−Ｖａｐｏｒ−Ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などを成膜することにより形成する。（工程ｂ）
酸化物半導体層４は，ゲート絶縁膜３が形成されたガラス基板１上に、スパッタリング法により、Ｉｎ-Ｇａ-Ｚｎ-Ｏ系Ｉｎ-Ａｌ-Ｚｎ-Ｏ系、Ｉｎ-Ｓｎ-Ｚｎ-Ｏ系、Ｉｎ-Ｚｎ-Ｏ系、Ｉｎ-Ｓｎ-Ｏ系、Ｚｎ-Ｏ系、Ｓｎ-Ｏ系などの酸化物半導体を成膜する。続いて、酸化物半導体上に感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成する。その後、レジストパターンから露出する酸化物半導体をウエットエッチングにより除去した後レジストパターンを剥離し、酸化物半導体層４を形成する。また酸化物半導体層４に酸素（Ｏ２）や一酸化二窒素（Ｎ２Ｏ）を用いてプラズマ処理を施すことで、酸素欠陥の少ない酸化物半導体層４を形成することができる。（工程ｃ）
チャネル保護層５は、酸化物半導体層４が成膜されたガラス基板１に、プラズマＣＶＤ法等によりシリコン酸化膜を成膜し、チャネル保護層５上に感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成する。その後、レジストパターンから露出するチャネル保護層５をドライエッチングにより除去した後、レジストパターンを剥離する。（工程ｄ，工程ｅ）
また図には示していないが、ソース・ドレイン電極を形成する前に、ゲート電極へのコンタクトホールを形成しておいても良い。
【００３０】
ソース・ドレイン電極は、チャネル保護層５、酸化物半導体層４が形成されたガラス基板１上にスパッタリング法により成膜する。まずソース・ドレイン電極Ａ６を成膜し、これを覆うようにソース・ドレイン電極Ｂ７を成膜、さらにこれらを覆うようにソース・ドレイン電極Ｃ８を下層から順に成膜する。ソース・ドレイン電極Ａ６は、例えばチタン（Ｔｉ）を成膜する。ソース・ドレイン電極Ｂ７は、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、銀（Ａｇ）など導電性の高い金属を成膜する。さらにソース・ドレイン電極Ｃ８は、例えばチタン（Ｔｉ）やモリブデン（Ｍｏ）などを成膜する。（工程ｆ）
続いて、ソース・ドレイン電極Ｃ８上に感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターン１２を形成する。その後、レジストパターンから露出するソース・ドレイン電極Ｃ８、ソース・ドレイン電極Ｂ７をウエットエッチングまたはドライエッチングにより除去し、ソース・ドレイン電極Ａ６はエッチングせずに残しておく。ここで、ガラス基板１面内のエッチングバラつきやプロセスバラつきを考慮して、ソース・ドレイン電極Ｂ７は完全にエッチングされずに残っていても良いし、ソース・ドレイン電極Ａ６が少しエッチングされていても良い。（工程ｇ，工程ｈ）
次に、ガラス基板１の表面に酸化処理すなわちレジストパターン１２から露出した部分のソース・ドレイン電極Ａ６を酸素プラズマ処理などで酸化処理することで金属酸化層９を形成する。ソース・ドレイン電極Ｂ７が残留している場合には、ソース・ドレイン電極Ａ６およびソース・ドレイン電極Ｂ７の両方を酸化処理し金属酸化層９を形成する。（工程ｉ）
チタンの酸化は酸素プラズマ処理以外に、一酸化二窒素（Ｎ２Ｏ）でのプラズマ処理、酸化雰囲気での熱処理によって形成しても良い。金属酸化層９の形成後にレジストパターン１２を剥離する。（工程ｊ）このように、金属酸化層９を形成することで、酸化物半導体層４への光の入射を抑え、閾値電圧のシフトを抑えることが出来る。つまり、金属酸化層９は、酸化物半導体層４への外部からの光の入射を遮蔽する遮光層として機能する。金属酸化層９の膜厚は、５０ｎｍ以上２００ｎｍ以下とすることで、酸化されずにソース・ドレイン電極Ａ６となる領域の電気特性と酸化され金属酸化層９となる領域の遮光特性をより好適に得ることができる。
【００３１】
パッシベーション層１０は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜をプラズマＣＶＤ法等により成膜する。（工程ｋ）その後、図には示していないが、ソース電極、ドレイン電極へのコンタクトホールを形成する。
【００３２】
図には示していないが、表示装置を製造するこれ以降の工程はおおよそ次のようである。パッシベーション層１０上に有機平坦化膜を形成する。有機平坦化膜は、アクリル系の高分子材料等を塗布、焼成して形成する。その後、現像、露光し、コンタクトホールのためのパターンを形成する。
【００３３】
第１の透明電極層は、スパッタリング法により、Ｉｎ-Ｓｎ-Ｏ系、Ｉｎ-Ｚｎ-Ｏ系、Ｚｎ-Ｏ系などの酸化物層を成膜する。続いて、酸化物層上に感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成する。その後焼成工程によって第１の透明電極層を安定化させる。
【００３４】
層間容量膜は、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜をプラズマＣＶＤ法等により成膜する。その後、層間容量膜上に感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成し、レジストパターンから露出する層間容量膜及び、保護層をドライエッチングにより除去した後レジストパターンを剥離し、コンタクトホールを形成する。
【００３５】
第２の透明電極層は、金属膜で形成されたソース電極にコンタクトするようにスパッタリング法により、Ｉｎ-Ｓｎ-Ｏ系、Ｉｎ-Ｚｎ-Ｏ系、Ｚｎ-Ｏ系などの酸化物層を成膜する。続いて、酸化物層上に感光性樹脂膜を塗布した後に、現像しパターニングすることでレジストパターンを形成する。その後、焼成工程によって第２の透明電極層を安定化させる。
【００３６】
ここで、酸化物ＴＦＴの光劣化について述べる。例えばＩｎ-Ｇａ-Ｚｎ-Ｏ系の酸化物半導体はバンドギャップが３〜３．２ｅＶ程度であり可視光にほとんど吸収はないが、欠陥準位が存在するとわずかに可視光を吸収する。これがサブバンドギャップに正の空席が発生し、さらに光励起でホールが発生しホールが絶縁膜界面にトラップされることで閾値電圧のシフトを引き起こす。もしくは光が電子を励起し、格子緩和に伴い浅い準位に変化、ドナー化しＶｔｈシフトを引き起こす。これによって、ＴＦＴの電圧ストレスによる閾値電圧の変動が光照射によって加速する。
【００３７】
次に、本実施例を適用したＴＦＴと従来のＴＦＴの信頼性の評価結果について説明する。液晶パネルを作成し、ドライバーを実装し画像表示装置を作成した。これを高温通電による加速試験により評価した。通電方法は、白２５０階調、赤２５０階調、緑２５５階調、青２５０階調をそれぞれ６０秒ずつ順番に表示させた。温度は恒温槽により８５℃に保ちながら実施した。
【００３８】
評価は５００時間まで行い、途中、１、２、４、８、２４、４８、９６、１６８、２４０時間において閾値電圧を調査した。その結果を図４に示す。
【００３９】
図４には本発明（金属酸化層有）と従来構造（金属酸化層無）の評価結果を合わせて示してある。従来構造（金属酸化層無）は５００時間の評価で閾値電圧が−６．３Ｖ変化しているのに対して、本発明（金属酸化層有）は−３．９Ｖと、閾値電圧のシフト量が６２％に抑えられていることがわかる。これは、金属酸化層によって半導体層へ入射する光が低減したためである。
【００４０】
図１に示すように本実施例はボトムゲート型の構造であり、半導体層とバックライトの間に不透明のゲート電極があるため、バックライトからの光は直接半導体層へ入射しない。しかしながら、バックライトからの光がカラーフィルター基板のブラックマトリックスや、カラーフィルターなどでわずかに反射した光が半導体層へ入射することで閾値電圧の変動を引き起こすと考えられる。
【００４１】
また、このようなカラーフィルター基板からの反射を抑える方法としては、半導体層を広く覆うようにゲート電極を幅広く形成することで、半導体層近傍のカラーフィルターへの光の入射を低減させ、反射光を低減させるという方法もある。しかしながら、このようにゲート電極を幅広く形成すると、画素の開口率が低減し輝度が低下するとい問題が生じる。
【００４２】
従って、本発明を適用することで、閾値電圧の変動が少ない高信頼性でかつ、高開口率の液晶表示装置を実現出来る。また高開口率となったことで、バックライトへの電力を抑制することができ、輝度を維持しつつ低消費電力の液晶表示装置を実現できる。
【実施例２】
【００４３】
図５Ａおよび図５Ｂに本発明の他の実施形態に係る薄膜トランジスタ（ＴＦＴ）の例を模式的に示す。図５ＡはＴＦＴの平面図、図５Ｂは図５ＡにおけるＡ−Ａ’部分の断面図すなわちＴＦＴの断面図であり、実施例１と同様にボトムゲート型のトランジスタ構造である。なお、実施例２においては、実施例１と共通する構成および符号については、その共通する部分の詳細な説明を省略して説明する。
【００４４】
図５Ａおよび図５Ｂは、チャネル保護層５と同層にエッチングストッパ層を有する構造である。酸化物半導体層４を覆うように、エッチングストッパ層が形成されており、エッチングストッパ層にはソース電極およびドレイン電極すなわちソース・ドレイン電極Ａ６，ソース・ドレイン電極Ｂ７，ソース・ドレイン電極Ｃ８と酸化物半導体層４が電気的に接続するためのコンタクトを形成する複数のコンタクトホール１１が設けられている。
【００４５】
図５Ａおよび図５Ｂに示すように金属酸化層９は、ソース・ドレイン電極Ａ６に接し、その間に配置されている。つまり、チャネル保護層５の上部には金属酸化層９が形成され、ソース・ドレイン電極Ａ６，ソース・ドレイン電極Ｂ７，ソース・ドレイン電極Ｃ８は、エッチングストッパ層上において分断されるように形成され、当該分断された領域のエッチングストッパ層すなわちチャネル保護層５の上部に金属酸化層９が形成されている。
【００４６】
基本的な製造工程は実施例１と同様である。実施例１に示したＴＦＴ構造は、ソース・ドレイン電極が半導体層へトップとサイドでコンタクトしているのに対して、実施例２ではエッチングストッパ層にソース・ドレイン電極と半導体層のコンタクトのためのコンタクトホール１１を形成し、トップで半導体層とコンタクトしている。つまり、シリコン酸化膜のパターニングにより酸化物半導体層４上にチャネル保護層５を形成する際、同時に酸化物半導体層４上にシリコン酸化膜を貫通する複数のコンタクトホール１１を形成する。このようにコンタクトホール１１を形成することで、チャネル長をより短く形成することが可能となる。
【００４７】
以上の各実施例によれば、酸化物ＴＦＴを用いた表示装置において、高開口率で、かつ、信頼性の優れた薄膜トランジスタおよび表示装置の実現が可能となる。また、駆動能力の優れた酸化物ＴＦＴを用いることで、アモルファスＳｉ−ＴＦＴとほぼ同等のプロセス、製造コストで、アモルファスＳｉ−ＴＦＴでは実現が難しい高精細液晶表示装置を実現でき、なおかつ、高開口率、低消費電力で高信頼の表示装置を実現できる。
【００４８】
以上の各実施例において説明した本発明は、フリンジ電界を利用して液晶分子を駆動させるＦＦＳ（Ｆｒｉｎｇｅ−Ｆｅｉｌｄ−Ｓｗｉｔｃｈｉｎｇ）方式や液晶分子を基板と平行な面内で回転させ、複屈折の変化で光をスイッチングするＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）方式、初期状態で液晶を垂直に配向させ、電圧を印加させて液晶を倒すことにより変化する複屈折を利用して、透過状態（白）と非透過状態（黒）を表現するＶＡ（Ｖｅｒｔｉｃａｌ−Ａｌｉｇｎｍｅｎｔ）方式、捻じれネマティック液晶いわゆるＴＮ（Ｔｗｉｓｔｅｄ−Ｎｅｍａｔｉｃ）方式等の液晶表示装置に用いることができる。
【００４９】
また、本発明は、有機化合物を含む有機発光ダイオードで画素を形成する、いわゆる有機ＥＬ（Ｏｒｇａｎｉｃ−Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置に適用することもできる。
【００５０】
以上の各実施形態においては、開示例として液晶表示装置の場合を主に例示したが、その他の適用例として、有機ＥＬ表示装置、その他の自発光型表示装置、あるいは電気泳動素子等を有する電子ペーパー型表示装置等、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能であることは言うまでもない。
【符号の説明】
【００５１】
１…ガラス基板、２…ゲート電極、３…ゲート絶縁膜、４…酸化物半導体層、５…チャネル保護層、６…ソース・ドレイン電極Ａ、７…ソース・ドレイン電極Ｂ、８…ソース・ドレイン電極Ｃ、９…金属酸化層、１０…パッシベーション層、１１…コンタクトホール、１２…レジストパターン。
【図１】
2015177105.tif 000003
【図２】
2015177105.tif 000004
【図３Ａ】
2015177105.tif 000005
【図３Ｂ】
2015177105.tif 000006
【図４】
2015177105.tif 000007
【図５Ａ】
2015177105.tif 000008
【図５Ｂ】
2015177105.tif 000009
【図６】
2015177105.tif 000010
【図７】
2015177105.tif 000011