(57)【要約】【課題】画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくする。【解決手段】電気光学装置１は、第１サブ画素と第２サブ画素とを含む単位画素を備えた液晶パネル１００と、前記単位画素毎の印加電圧を指定した入力映像信号Ｖｉｄ−ｉｎに基づいて、前記印加電圧に所定の差がある、隣り合う２つの単位画素間の境界を検出する境界検出部と、液晶パネル１００を駆動する駆動部であって、前記単位画素に含まれる前記第１サブ画素に対し、前記映像信号で指定された第１電圧を印加し、前記単位画素に含まれる前記第２サブ画素に対し、当該第２サブ画素が前記境界検出部により検出された境界に接する場合に、前記差を小さくする第２電圧を印加し、当該第２電圧を印加しない場合に、前記第１電圧を印加する駆動部とを備える。【選択図】図１
2015075698.tif 000002
【特許請求の範囲】
【請求項１】
第１サブ画素と第２サブ画素とを含む単位画素を備えた液晶パネルと、
前記単位画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧に所定の差がある、隣り合う２つの単位画素間の境界を検出する境界検出部と、
前記液晶パネルを駆動する駆動部であって、
前記単位画素に含まれる前記第１サブ画素に対し、前記映像信号で指定された第１電圧を印加し、
前記単位画素に含まれる前記第２サブ画素に対し、当該第２サブ画素が前記境界検出部により検出された境界に接する場合に、前記差を小さくする第２電圧を印加し、当該第２電圧を印加しない場合に、前記第１電圧を印加する駆動部と
を備える電気光学装置。
【請求項２】
前記液晶パネルは、所定方向に沿って前記第１サブ画素及び前記第２サブ画素が配列し、
前記第２サブ画素は、
前記所定方向において、前記第１サブ画素よりも小さいサイズである
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第２サブ画素は、
前記所定方向において、リバースチルトドメインが発生する領域に応じたサイズである
ことを特徴とする請求項１又は請求項２に記載の電気光学装置。
【請求項４】
前記第２サブ画素は、
前記液晶パネルにおける液晶のチルト方位に応じて、前記第１サブ画素の少なくとも二辺に沿って配置された
ことを特徴とする請求項１から請求項３のいずれか１項に記載の電気光学装置。
【請求項５】
前記第２サブ画素は、
前記辺毎に独立して配置された
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記第２サブ画素が前記境界に接する前記単位画素に指定された前記印加電圧を、前記差に応じて補正する補正部を備え、
前記駆動部は、
前記補正部による補正後の印加電圧を、前記第２電圧とする
ことを特徴とする請求項１から請求項５のいずれか１項に記載の電気光学装置。
【請求項７】
複数の走査線と、
複数のデータ線と
を備え、
前記単位画素は、
前記走査線と前記データ線との交差に対応して配置され、
前記第１サブ画素が第１のデータ線と接続され、前記第２サブ画素が第２のデータ線と接続され、
前記駆動部は、
前記複数の走査線を所定の順番で選択し、
選択した走査線に対応した前記単位画素に含まれる前記第１サブ画素に対し、前記第１のデータ線を介して前記第１電圧を印加し、
選択した走査線に対応する前記単位画素に含まれる、前記境界に接する前記第２サブ画素に対し、前記第２のデータ線を介して前記第１電圧又は前記第２電圧を印加する
ことを特徴とする請求項１から請求項６のいずれか１項に記載の電気光学装置。
【請求項８】
第１サブ画素と第２サブ画素とを含む単位画素を備えた液晶パネルと、
前記単位画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧に所定の差がある、隣り合う２つの単位画素を検出する検出部と、
前記液晶パネルを駆動する駆動部であって、
前記単位画素に含まれる前記第１サブ画素に対し、前記映像信号で指定された第１電圧を印加し、
前記単位画素に含まれる前記第２サブ画素に対し、当該第２サブ画素が前記検出部により検出された隣り合う２つの単位画素の各第１サブ画素の間に配置される場合に、前記差を小さくする第２電圧を印加し、当該第２電圧を印加しない場合に、前記第１電圧を印加する駆動部と
を備える電気光学装置。
【請求項９】
請求項１から請求項８のいずれか１項に記載された電気光学装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶の配向不良により生じる表示不具合の発生を抑える技術に関する。
【背景技術】
【０００２】
液晶パネルは、画素毎に設けられた画素電極と、複数画素で共通に設けられたコモン電極とで液晶を挟持した構成である。この液晶パネルでは、隣り合う画素電極同士で生じる横電界に起因して、液晶の配向不良（リバースチルトドメイン）が発生し、これが表示不具合の発生の原因となることがある。この種の表示不具合の発生を抑える技術が、特許文献１から特許文献３に開示されている。特許文献１は、リバースチルトドメインの発生容易と判断される場合には、液晶パネル駆動部へ高階調値の信号が出力されないように、信号出力を制限することを開示している。特許文献２は、横電界が強く掛かる画素のうち、無機配向膜の蒸着方向によって画質不良が発生しやすい画素に生じる横電界を低減させるように、リバースチルトによる輝度変化を見込んで画素の駆動電圧を補正することを開示している。特許文献３は、映像信号において暗画素と明画素とが隣り合った場合に、暗画素に指定された印加電圧を高くする補正を少なくとも行うことを開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−６９６０８号公報
【特許文献２】特開２００９−２３７３６６号公報
【特許文献３】特開２０１１−５３４１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１から特許文献３に記載の技術では、隣り合う２つの画素間の電圧差を小さくするために、印加電圧の補正の要否を画素単位で判定し、補正を要すると判定した画素に指定された印加電圧を補正する。しかし、リバースチルトドメインは、１画素の領域の全体で発生するのではなく、１画素の一部の領域のみで発生することが多い。このため、特許文献１から特許文献３に記載の技術では、１画素の領域のうちのリバースチルトドメインが発生しない領域も含めて、印加電圧の補正を行うこととなる。この場合、リバースチルトドメインの抑制に寄与しない電圧の変化を原因として、表示画像の変化が目立ちやすくなることがある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る電気光学装置は、第１サブ画素と第２サブ画素とを含む単位画素を備えた液晶パネルと、前記単位画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧に所定の差がある、隣り合う２つの単位画素間の境界を検出する境界検出部と、前記液晶パネルを駆動する駆動部であって、前記単位画素に含まれる前記第１サブ画素に対し、前記映像信号で指定された第１電圧を印加し、前記単位画素に含まれる前記第２サブ画素に対し、当該第２サブ画素が前記境界検出部により検出された境界に接する場合に、前記差を小さくする第２電圧を印加し、当該第２電圧を印加しない場合に、前記第１電圧を印加する駆動部とを備える。
本発明では、映像信号で指定された印加電圧に所定の差がある、隣り合う２つの単位画素において、これらの２つの単位画素間の境界に接する第２サブ画素に対しては、前記差を小さくする第２電圧を印加し、他の第２サブ画素及び第１サブ画素に対しては、映像信号で指定された第１電圧を印加する。このため、本発明によれば、画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることができる。
【０００６】
本発明に係る電気光学装置において、前記液晶パネルは、所定方向に沿って前記第１サブ画素及び前記第２サブ画素が配列し、前記第２サブ画素は、前記所定方向において、前記第１サブ画素よりも小さいサイズとしてもよい。
この発明によれば、第２電圧を印加する第２サブ画素が、第１電圧を印加する第１サブ画素よりも小さいサイズであるため、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
【０００７】
本発明に係る電気光学装置において、前記第２サブ画素は、前記所定方向において、リバースチルトドメインが発生する領域に応じたサイズとしてもよい。
この発明によれば、第２電圧を印加する第２サブ画素が、リバースチルトドメインが発生する領域に応じたサイズであるため、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
【０００８】
本発明に係る電気光学装置において、前記第２サブ画素は、前記液晶パネルにおける液晶のチルト方位に応じて、前記第１サブ画素の少なくとも二辺に沿って配置されてもよい。
この発明によれば、液晶のチルト方位に応じて、リバースチルトドメインが発生することがある領域に第２サブ画素が配置されるので、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
【０００９】
本発明に係る電気光学装置において、前記第２サブ画素は、前記辺毎に独立して配置されてもよい。
この発明によれば、第１サブ画素の辺毎に第２サブ画素が独立して配置されるので、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を少なくすることができる。
【００１０】
本発明に係る電気光学装置において、前記第２サブ画素が前記境界に接する前記単位画素に指定された前記印加電圧を、前記差に応じて補正する補正部を備え、前記駆動部は、前記補正部による補正後の印加電圧を、前記第２電圧としてもよい。
この発明によれば、リバースチルトドメインの発生しやすさに応じて、映像信号で指定された印加電圧を補正した第２電圧を、第２サブ画素に印加することができる。
【００１１】
本発明に係る電気光学装置において、複数の走査線と、複数のデータ線とを備え、前記単位画素は、前記走査線と前記データ線との交差に対応して配置され、前記第１サブ画素が第１のデータ線と接続され、前記第２サブ画素が第２のデータ線と接続され、前記駆動部は、前記複数の走査線を所定の順番で選択し、選択した走査線に対応した前記単位画素に含まれる前記第１サブ画素に対し、前記第１のデータ線を介して前記第１電圧を印加し、選択した走査線に対応する前記単位画素に含まれる、前記境界に接する前記第２サブ画素に対し、前記第２のデータ線を介して前記第１電圧又は前記第２電圧を印加する
ようにしてもよい。
この発明によれば、線順次で液晶パネルを駆動する場合に、一の単位画素に対応する第１のデータ線を介して第１サブ画素に映像信号で指定された電圧を印加し、第２のデータ線を介して第２サブ画素に電圧を印加することができる。
【００１２】
また、上記目的を達成するために、本発明に係る電気光学装置は、第１サブ画素と第２サブ画素とを含む単位画素を備えた液晶パネルと、前記単位画素毎に印加電圧を指定した映像信号に基づいて、前記印加電圧に所定の差がある、隣り合う２つの単位画素を検出する検出部と、前記液晶パネルを駆動する駆動部であって、前記単位画素に含まれる前記第１サブ画素に対し、前記映像信号で指定された第１電圧を印加し、前記単位画素に含まれる前記第２サブ画素に対し、当該第２サブ画素が前記検出部により検出された隣り合う２つの単位画素の各第１サブ画素の間に配置される場合に、前記差を小さくする第２電圧を印加し、当該第２電圧を印加しない場合に、前記第１電圧を印加する駆動部とを備える。
本発明では、映像信号で指定された印加電圧に所定の差がある、隣り合う２つの単位画素において、これらの２つの単位画素のそれぞれの第１サブ画素の間に配置された第２サブ画素に対しては、前記差を小さくする第２電圧を印加し、他の第２サブ画素及び第１サブ画素に対しては、映像信号で指定された第１電圧を印加する。このため、本発明によれば、画素単位の印加電圧を指定した映像信号に基づいて液晶パネルを駆動する場合に、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることができる。
【００１３】
なお、本発明は、電気光学装置ほか、当該電気光学装置を備えた電子機器としても観念することが可能である。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る電気光学装置の全体構成を示す図。
【図２】同電気光学装置の液晶パネルが備える単位画素の等価回路を示す図。
【図３】同電気光学装置の液晶パネルにおける表示動作を示す図。
【図４】同電気光学装置の映像処理回路が出力するデータ信号の説明図。
【図５】同電気光学装置の液晶パネルのＶ−Ｔ特性を示す図。
【図６】同電気光学装置の液晶パネルで発生するリバースチルトドメインの説明図。
【図７】同電気光学装置の映像処理回路の構成を示す図。
【図８】同電気光学装置が実行する映像処理の流れを示すフローチャート。
【図９】同電気光学装置が実行する映像処理の具体例の説明図。
【図１０】同電気光学装置が実行する映像処理の具体例の説明図。
【図１１】同電気光学装置の液晶パネルが備える単位画素の構成例を示す図。
【図１２】同電気光学装置の液晶パネルが備える単位画素の構成例を示す図。
【図１３】同電気光学装置の液晶パネルが備える単位画素の構成例を示す図。
【図１４】同電気光学装置の液晶パネルが備える単位画素の構成例を示す図。
【図１５】同電気光学装置が実行する映像処理の他の例の説明図。
【図１６】同電気光学装置を適用したプロジェクターを示す図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を参照しつつ説明する。
図１は、本発明の一実施形態に係る電気光学装置１の全体構成を示すブロック図である。図１に示すように、電気光学装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを備える。
制御回路１０には、入力映像信号Ｖｉｄ−ｉｎが同期信号Ｓｙｎｃに同期して入力される。入力映像信号Ｖｉｄ−ｉｎは、液晶パネル１００が備える画素単位で（後述する単位画素１１０毎に）印加電圧を指定したデジタルデータである。入力映像信号Ｖｉｄ−ｉｎは、同期信号Ｓｙｎｃに含まれる垂直走査信号、水平走査信号及びドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。
【００１６】
入力映像信号Ｖｉｄ−ｉｎは、例えば、上位装置から電気光学装置１に供給された各画素の階調値を示す階調信号を変換して得られる信号である。電気光学装置１は、例えば、図示せぬ処理回路によって、階調信号に対してガンマ補正等の所定の処理を行った後に、階調値を電圧値に変換するテーブルを用いて、階調信号を入力映像信号Ｖｉｄ−ｉｎに変換する。ただし、階調値に応じて画素に指定された印加電圧が一意に定まる場合、入力映像信号Ｖｉｄ−ｉｎが各画素の階調値を指定する信号であってもよい。
【００１７】
制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓｙｎｃに同期して電気光学装置１の各部を制御する。映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｎに対して所定の映像処理を施して、データ信号Ｖｘを出力する。データ信号Ｖｘは、液晶パネル１００における単位画素１１０毎の印加電圧を指定したアナログデータである。
【００１８】
液晶パネル１００は、素子基板１００ａと対向基板１００ｂとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂとの対向面には、ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一方、２ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、且つ各走査線１１２と互いに電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、…、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、４、５、６、…、２ｎ−１、２ｎ列目という呼び方をする場合がある。
【００１９】
素子基板１００ａでは、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎチャネル型のＴＦＴ１１６と、矩形形状で透明性を有する画素電極１１８ａ又は画素電極１１８ｂとの組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極が画素電極１１８ａ又は画素電極１１８ｂに接続されている。この実施形態では、単位画素１１０が、画素電極１１８ａと、画素電極１１８ｂとを１つずつ備える。図１に示すように、単位画素１１０において、画素電極１１８ａ及び画素電極１１８ｂがＸ方向に沿って配列する。また、画素電極１１８ｂは、Ｘ方向において画素電極１１８ｂよりも小さいサイズである。
【００２０】
一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって電圧ＬＣｃｏｍが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、その対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６並びに画素電極１１８ａ及び１１８ｂについては、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
【００２１】
図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、単位画素１１０を有する。単位画素１１０は、第１サブ画素１２０ａと、第２サブ画素１２０ｂとを備える。第１サブ画素１２０ａは、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８ａとコモン電極１０８とで液晶１０５を挟持した液晶素子に相当する。第２サブ画素１２０ｂは、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８ｂとコモン電極１０８とで液晶１０５を挟持した液晶素子に相当する。
【００２２】
第１サブ画素１２０ａでは、画素電極１１８ａと、コモン電極１０８とによって生じる電界に応じて、液晶１０５の分子配向状態が変化する。第２サブ画素１２０ｂでは、画素電極１１８ｂと、コモン電極１０８とによって生じる電界に応じて、液晶１０５の分子配向状態が変化する。このため、第１サブ画素１２０ａ及び第２サブ画素１２０ｂは、透過型であれば、印加・保持電圧に応じた透過率となる。また、液晶パネル１００では、第１サブ画素１２０ａ及び第２サブ画素１２０ｂ毎に、透過率が変化する。
図１では図示を省略したが、実際には図２に示すように、第１サブ画素１２０ａ及び第２サブ画素１２０ｂの各々に対して、並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８ａ又は１１８ｂに接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
【００２３】
ここで、走査線１１２がＨレベルになると、その走査線１１２にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８ａが一のデータ線１１４（第１のデータ線）に接続され、画素電極１１８ｂが他のデータ線１１４（第２のデータ線）に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４にデータ信号Ｖｘに応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８ａ又は１１８ｂの一方のみに印加される。走査線１１２がＬレベルになるとＴＦＴ１１６はオフするが、画素電極１１８ａに印加された電圧は、第１サブ画素１２０ａの容量によって保持されるとともに、第１サブ画素１２０ａに並列接続された補助容量１２５において保持される。同様に、画素電極１１８ｂに印加された電圧は、第２サブ画素１２０ｂの容量によって保持されるとともに、第２サブ画素１２０ｂに並列接続された補助容量１２５において保持される。
なお、本実施形態においては、液晶１０５をＶＡ（Vertical Alignment）方式とし、第１サブ画素１２０ａ及び第２サブ画素１２０ｂの各々が、電圧無印加時において黒状態となるノーマリーブラックモードとする。
【００２４】
図１に戻って説明する。
走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃｔｒに従って、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、走査線１１２をフレームにわたって１、２、３、・・・、ｍ行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧ＶH（Ｈレベル）とし、それ以外の走査線への走査信号を非選択電圧ＶL（Ｌレベル）とする。
ここにおいて、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を表示させるのに要する期間をいい、同期信号Ｓｙｎｃに含まれる垂直走査信号の周波数が６０Ｈｚであれば、その逆数である１６．７ミリ秒である。１フレームの入力映像信号Ｖｉｄ−ｉｎは、Ｙ方向にｍ画素、Ｘ方向にｎ画素のｍ×ｎ画素の印加電圧を指定する。ｍは、液晶パネル１００において、Ｙ方向に沿って配列した単位画素１１０の数と同じである。ｎは、液晶パネル１００において、Ｘ方向に沿って配列した単位画素１１０の数と同じである。すなわち、ｎは、Ｘ方向に沿って配列した第１サブ画素１２０ａ及び第２サブ画素１２０ｂの総数の１／２である。
【００２５】
図３は、電気光学装置１の液晶パネル１００における表示動作を示す図である。
本実施形態では、同期信号Ｓｙｎｃにより制御される液晶パネル１００の垂直走査信号の周波数は、２４０Ｈｚである。図３（ａ）に示すように、電気光学装置１では、１フレームをそれぞれ第１フィールド〜第４フィールドの４つのフィールドに分割し、分割した各フィールドで１〜ｍ行目の走査線を走査する、いわゆる４倍速駆動を実現する。すなわち、上位装置から６０Ｈｚの供給速度で供給される映像信号Ｖｉｄ−ｉｎに基づいて、電気光学装置１が２４０Ｈｚの駆動速度で液晶パネル１００を駆動することによって、１フレームの画像を表示する。１フィールドの期間は、１／４フレーム期間に相当し、ここではおよそ４．１６ミリ秒である。例えば、図３（ｂ）に示すように、電気光学装置１では、第１フィールド及び第３フィールドにおいて正極性書込を指定し、第２フィールド及び第４フィールドにおいて負極性書込を指定し、フィールド毎に書込極性を反転して、画素へのデータの書き込みを行う。
【００２６】
データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖｘを、走査制御回路２０による制御信号Ｘｃｔｒに従って、１、２、３、４、５、６、…、２ｎ−１、２ｎ列目のデータ線１１４に、データ信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５、Ｘ６、…、Ｘ２ｎ−１、Ｘ２ｎとしてサンプリングする。
走査線駆動回路１３０及びデータ線駆動回路１４０は、線順次で液晶パネル１００を駆動する駆動部（駆動回路）を構成する。
【００２７】
図４は、入力映像信号Ｖｉｄ−ｉｎと、液晶パネル１００に供給されるデータ信号Ｖｘとの関係を説明する図である。図４の上段は、入力映像信号Ｖｉｄ−ｉｎが示す１フレームの画像の一例を説明する図である。図４の下段は、この入力映像信号Ｖｉｄ−ｉｎに対応するデータ信号Ｖｘを説明する図である。図４において１マスが１画素に対応し、Ｙ方向に配列した各数値は行番号を意味し、Ｘ方向に配列した各数値は列番号を意味する。図４で、白で表した画素は相対的に明るい階調の明画素に対応し、黒で表した画素は相対的に暗い暗画素に対応する。図４に示す例では、明画素は、画素電極１１８ａ又は１１８ｂと、コモン電極１０８の電圧ＬＣｃｏｍとの電圧差が５．０Ｖとなる画素に相当する。暗画素は、画素電極１１８ａ又は１１８ｂと、コモン電極１０８の電圧ＬＣｃｏｍとの電圧差が２．５Ｖとなる画素に相当する。
【００２８】
第ｉ行（ｉは、１以上ｍ以下の整数）第ｊ列（ｊは、１以上ｎ以下の整数）に対応する入力映像信号Ｖｉｄ−ｉｎは、液晶パネル１００における、第ｉ行第ｊ列の単位画素１１０に対する印加電圧を指定する映像信号である。より詳細には、第ｉ行第ｊ列に対応する入力映像信号Ｖｉｄ−ｉｎは、液晶パネル１００における、第ｉ行２ｊ−１列の第１サブ画素１２０ａ、及び、第ｉ行第２ｊ列の第２サブ画素１２０ｂに対する印加電圧を指定する映像信号である。
なお、この実施形態において、電圧については、第１サブ画素１２０ａ及び第２サブ画素１２０ｂの印加電圧を除き、特に明記しない限り、図示省略した接地電位を電圧ゼロの基準とする。第１サブ画素１２０ａの印加電圧は、コモン電極１０８の電圧ＬＣｃｏｍと画素電極１１８ａとの電圧差であり、第１サブ画素１２０ｂの印加電圧は、コモン電極１０８の電圧ＬＣｃｏｍと画素電極１１８ｂとの電圧差であり、他の電圧と区別する。
【００２９】
図５は、第１サブ画素１２０ａ及び第２サブ画素１２０ｂに指定された印加電圧と、第１サブ画素１２０ａ及び第２サブ画素１２０ｂの透過率との関係（Ｖ−Ｔ特性）を示すグラフである。図５に示すグラフにおいて、横軸は第１サブ画素１２０ａ及び第２サブ画素１２０ｂに指定された印加電圧の大きさを表し、縦軸は第１サブ画素１２０ａ及び第２サブ画素１２０ｂにおける透過率（具体的には、相対透過率）の大きさを表す。
液晶パネル１００において、入力映像信号Ｖｉｄ−ｉｎで指定された電圧を、単位画素１１０の第１サブ画素１２０ａ及び第２サブ画素１２０ｂに印加した場合、これらの２つの単位画素１１０間の印加電圧の差（以下、電圧差ΔＶと表す。）に応じて、リバースチルトドメインが発生することがある。ここで、一の単位画素１１０を、「単位画素１１０Ａ」とし、単位画素１１０Ａに対してＸ方向に隣り合う単位画素１１０を、「単位画素１１０Ｂ」とする。図５には、単位画素１１０Ａの印加電圧をＶＡとし、単位画素１１０Ａに対してＸ方向に隣り合う単位画素１１０Ｂの印加電圧をＶＢ（ここではＶＢ＜ＶＡ）とした場合の電圧差ΔＶ（＝ＶＡ―ＶＢ）の一例が示されている。一般に、電圧差ΔＶが大きいほど、単位画素１１０Ａと単位画素１１０Ｂとの間の境界付近で、リバースチルトドメインが発生しやすくなる。例えば、図６（ａ）に示すように、高電位側単位の単位画素１１０Ａの第２サブ画素１２０ｂと、単位画素１１０Ｂの第１サブ画素１２０ａとの電圧差ΔＶが、リバースチルトドメインの発生に特に影響しやすい。この場合のリバースチルトドメインは、例えば図６（ｂ）に示すように、単位画素１１０Ａと単位画素１１０Ｂとの間の境界に接する、単位画素１１０Ａの第２サブ画素１２０ｂの領域で主に発生する
【００３０】
図５及び図６で説明したリバースチルトドメインを抑制するためには、単位画素１１０Ａの第２サブ画素１２０ｂに指定された印加電圧を、電圧差ΔＶを小さくする方向に補正すればよい。
また、図６に示す例とは異なり、単位画素１１０Ａが低電位側であり、単位画素１１０Ｂが高電位側となる場合も、単位画素１１０Ａの第２サブ画素１２０ｂに指定された印加電圧を、電圧差ΔＶを小さくする方向に補正することにより、リバースチルトドメインを抑制することができる。
電気光学装置１の映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｎに基づいて、印加電圧に所定の差がある隣り合う２つの単位画素１１０間の境界を検出して、当該境界に接する第２サブ画素１２０ｂに指定された印加電圧を補正するための映像処理を行う。
【００３１】
図７は、映像処理回路３０のハードウェア構成を示すブロック図である。図７に示すように、映像処理回路３０は、遅延回路３１と、境界検出部３２と、補正部３３と、Ｄ／Ａ変換部３４とを備える。
遅延回路３１は、ＦＩＦＯ（First In First Out：先入れ先出し）メモリーや多段のラッチ回路等を有し、供給された入力映像信号Ｖｉｄ−ｉｎを蓄積して、所定時間経過後に読み出して映像信号Ｖｉｄ−ｄとして出力する。
なお、遅延回路３１における蓄積及び読出は、走査制御回路２０によって制御される。
【００３２】
境界検出部３２は、入力映像信号Ｖｉｄ−ｉｎにおいて、電圧差ΔＶが設定電圧ＳＶよりも大きい隣り合う２つの単位画素１１０間の境界を検出する。ここでは、境界検出部３２は、単位画素１１０における第１サブ画素１２０ａ及び第２サブ画素１２０ｂの配列方向、すなわち、Ｘ方向において隣り合う２つの単位画素１１０間の境界を検出する。境界検出部３２は、検出した境界の位置を示す位置情報を補正部３３へ出力する。
【００３３】
補正部３３は、遅延回路３１によって供給された映像信号Ｖｉｄ−ｄに基づいて、境界検出部３２により検出された境界に接する第２サブ画素１２０ｂを補正対象とし、当該第２サブ画素１２０ｂに指定された印加電圧を補正して、映像信号Ｖｉｄ−ｏｕｔとして出力する。ここでは、補正部３３は、電圧差ΔＶに応じた補正電圧（第２電圧）を第２サブ画素１２０ｂに印加するように、映像信号Ｖｉｄ−ｄを補正する。境界に接する第２サブ画素１２０ｂは、同じ単位画素１１０に含まれる他のサブ画素（ここでは第１サブ画素１２０ａ）よりも境界に近い位置にある。
補正部３３は、補正対象とした第２サブ画素１２０ｂ以外のサブ画素、すなわち、第１サブ画素１２０ａ、及び、境界検出部３２が検出した境界に接しない第２サブ画素１２０ｂについては、補正対象としない。この場合、補正部３３は、入力映像信号Ｖｉｄ−ｉｎで指定された電圧（第１電圧）を印加するように、映像信号Ｖｉｄ−ｄをそのまま、映像信号Ｖｉｄ−ｏｕｔとして出力する。
【００３４】
Ｄ／Ａ変換部３４は、デジタルデータである映像信号Ｖｉｄ−ｏｕｔを、アナログのデータ信号Ｖｘに変換して出力する。Ｄ／Ａ変換部３４は、第１サブ画素１２０ａ及び第２サブ画素１２０ｂに指定された印加電圧を指定する映像信号Ｖｉｄ−ｏｕｔに基づいて、データ信号Ｖｘを出力する。
なお、液晶１０５に直流成分が印加されるのを防止するため、データ信号Ｖｘの電圧は、ビデオ振幅中心である電圧Ｖｃｎｔに対して高電位側の正極性電圧と低電位側の負極性電圧とに、例えばフレーム毎に交互に切り替えられる。Ｄ／Ａ変換部３４は、図３（ｂ）に示すように正極性又は負極性のデータ信号Ｖｘに変換する。
なお、コモン電極１０８に印加される電圧ＬＣｃｏｍは、電圧Ｖｃｎｔとほぼ同電圧と考えてよいが、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、電圧Ｖｃｎｔよりも低位となるように調整されることがある。
【００３５】
図８は、映像処理回路３０が行う映像処理の流れを示すフローチャートである。図９及び図１０は、映像処理回路３０が行う映像処理の具体例を示す図である。以下では、図４で説明した入力映像信号Ｖｉｄ−ｉｎに基づいて映像処理が行われる例を説明する。
映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｎによって印加電圧が指定された単位画素１１０の各々について、図８に示す処理ステップを実行する。
映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｎに基づいて、単位画素１１０Ａと、この単位画素１１０Ａに対してＸ方向に隣り合う単位画素１１０Ｂとを特定する（ステップＳ１）。次に、映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｎに基づいて、単位画素１１０Ａに指定された印加電圧ＶＡと、単位画素１１０Ｂに指定された印加電圧ＶＢとの電圧差ΔＶを算出する（ステップＳ２）。図４に示す入力映像信号Ｖｉｄ−ｉｎの場合、電圧差ΔＶは、明画素と暗画素とが隣り合う場合の２．５Ｖか、又は、明画素同士又は暗画素同士が隣り合う場合の０Ｖのいずれかである。
【００３６】
次に、映像処理回路３０は、電圧差ΔＶが設定電圧ＳＶよりも大きいかどうかを判断する（ステップＳ３）。設定電圧ＳＶは、例えば、リバースチルトドメインが発生するときの単位画素１１０間の電圧差に基づいて、予め設定されている。設定電圧ＳＶは、例えば計算的又は実験的に事前に求められた値に設定され、ここでは１．５Ｖである。
【００３７】
映像処理回路３０は、電圧差ΔＶが設定電圧ＳＶよりも大きいと判断すると（ステップＳ３；ＹＥＳ）、単位画素１１０Ａと単位画素１１０Ｂとの境界を検出する（ステップＳ４）。ここでは、図９（ａ）に示すように、映像処理回路３０は、明画素と暗画素とがＸ方向に隣り合う、破線部の位置の境界を検出する。
そして、映像処理回路３０は、入力映像信号Ｖｉｄ−ｉｄで単位画素１１０Ａに指定された印加電圧のうち、第２サブ画素１２０ｂに指定された印加電圧を補正する（ステップＳ５）。ここにおいて、映像処理回路３０は、単位画素１１０Ａに指定された印加電圧ＶＡと、単位画素１１０Ｂに指定された印加電圧ＶＢとの電圧差ΔＶに補正係数α（例えば０．４）を乗じた補正量で印加電圧を補正する。単位画素Ａに対する補正電圧を、以下、補正電圧ＶＡｒと表す。この結果、ここでは、図９（ｂ）に示すように、映像処理回路３０は、境界に接する第２サブ画素１２０ｂに指定された印加電圧を補正する。
なお、補正係数αは、０．４以外の値であってもよく、例えばリバースチルトドメインの抑制と表示画像の変化の抑制とのバランスを考慮して決められている。
【００３８】
印加電圧の補正について詳述すると、図１０（ａ）の左側に示すように、単位画素１１０Ａに指定された印加電圧ＶＡが５．０Ｖで、単位画素１１０Ｂに指定された印加電圧ＶＢが２．５Ｖである場合、映像処理回路３０は、単位画素１１０Ａの第２サブ画素１２０ｂに指定された印加電圧ＶＡを低くする方向に補正する。具体的には、図１０（ａ）の右側に示すように、映像処理回路３０は、単位画素１１０Ａの第２サブ画素１２０ｂに指定された印加電圧ＶＡを、補正電圧ＶＡｒ＝５．０Ｖ−ΔＶ×α＝５．０Ｖ−２．５Ｖ×０．４＝４．０Ｖに補正する。他方、映像処理回路３０は、単位画素１１０Ａの第１サブ画素１２０ａに指定された印加電圧ＶＡを補正しないで、ＶＡ＝５．０Ｖのままとする。
【００３９】
図１０（ｂ）の左側に示すように、単位画素１１０Ａに指定された印加電圧ＶＡが２．５Ｖで、単位画素１１０Ｂに指定された印加電圧ＶＢが５．０Ｖの場合、映像処理回路３０は、単位画素１１０Ａの第２サブ画素１２０ｂに指定された印加電圧ＶＡを高くする方向に補正する。具体的には、図１０（ｂ）の右側に示すように、映像処理回路３０は、単位画素１１０Ａの第２サブ画素１２０ｂに指定された印加電圧ＶＡを、補正電圧ＶＡｒ＝２．５Ｖ＋ΔＶ×α＝２．５Ｖ＋２．５Ｖ×０．４＝３．５Ｖに補正する。他方、映像処理回路３０は、単位画素１１０Ａの第１サブ画素１２０ａに指定された印加電圧ＶＡを補正しないで、ＶＡ＝２．５Ｖのままとする。
ここにおいて、単位画素１１０Ａが高電位側である場合と、低電位側である場合とでαの値を同じにしているが、それぞれ異なる値が用いられてもよい。
ステップＳ５の処理により、単位画素１１０Ａと単位画素１１０Ｂとの間の電圧差ΔＶが補正前よりも小さくなり、図１０に示す例では１．５Ｖとなる。この結果、単位画素１１０Ａの画素電極１１８ｂと、単位画素１１０Ｂの画素電極１１８ａとの間に生じる横電界が弱まり、リバースチルトドメインが抑制される。よって、リバースチルトドメインを原因とした、液晶パネル１００における表示不具合の発生が抑えられる。
そして、映像処理回路３０は、映像信号Ｖｉｄ−ｏｕｔをデータ信号Ｖｘに変換して、液晶パネル１００に出力する。
【００４０】
ステップＳ３の処理で、映像処理回路３０は、電圧差ΔＶが設定電圧ＳＶ以下であると判断した場合（ステップＳ３；ＮＯ）、単位画素１１０Ａの第１サブ画素１２０ａ及び第２サブ画素１２０ｂに指定された印加電圧を補正しないで、データ信号Ｖｘとして出力する。
【００４１】
以上説明した電気光学装置１は、液晶パネル１００において、隣り合う２つの単位画素１１０間の電圧差ΔＶが設定電圧ＳＶよりも大きい場合に、これらの単位画素１１０間の境界に接する第２サブ画素１２０ｂに指定された印加電圧を、電圧差ΔＶを小さくする方向に補正する。この補正において、電気光学装置１は、単位画素１１０の領域の全体の印加電圧を補正せず、少なくとも第１サブ画素１２０ａに対しては、入力映像信号Ｖｉｄ−ｉｎで指定された電圧を印加する。このため、単位画素１１０には、入力映像信号Ｖｉｄ−ｉｎで指定された電圧が印加される領域が存在する。したがって、電気光学装置１によれば、１画素の領域の全体に対する印加電圧を補正する方式に比べて、リバースチルトドメインを抑制するための印加電圧の補正を原因とした表示画像の変化を少なくすることができる。
【００４２】
特に、液晶パネル１００のＸ方向において、第２サブ画素１２０ｂが、第１サブ画素１２０ａよりも小さいサイズであることにより、第２サブ画素１２０ｂに補正電圧を印加した場合であっても、この補正電圧の印加による表示画像の変化を目立たなくすることができる。また、第２サブ画素１２０ｂが、Ｘ方向においてリバースチルトドメインが発生する領域に応じたサイズ（例えば同じサイズ）であれば、リバースチルトドメインの抑制に寄与しない電圧の変化による表示画像の変化を、より少なくすることができる。リバースチルトドメインが発生する領域のサイズは、例えば実験的又は計算的に事前に求められたサイズでよい。
【００４３】
上述した実施形態では、単位画素１１０において、第１サブ画素１２０ａと第２サブ画素１２０ｂとがＸ方向に配列する例を説明した。電圧差ΔＶが設定電圧ＳＶよりも大きい２つの単位画素１１０が、Ｙ方向において隣り合った場合にも、この電圧差ΔＶを原因としたリバースチルトドメインが発生する場合がある。
この場合のリバースチルトドメインを抑制するためには、単位画素１１０において、第１サブ画素１２０ａと第２サブ画素１２０ｂとがＹ方向に隣り合っていればよい。第１サブ画素１２０ａと、第２サブ画素１２０ｂとがＹ方向に隣り合った場合であっても、電気光学装置１は、第１サブ画素１２０ａと第２サブ画素１２０ｂとが、Ｘ方向に隣り合った場合の駆動と同じ方法で、液晶パネル１００を駆動すればよい。第１サブ画素１２０ａと第２サブ画素１２０ｂとがＹ方向に隣り合った場合の電気光学装置１の動作については、Ｘ方向に隣り合った場合についての説明から容易に類推できるから、説明を省略する。
【００４４】
図１１は、単位画素１１０の他の構成例を示す図である。
単位画素１１０は、図１１に示すように構成されてもよい。具体的には、第１サブ画素１２０ａの二辺、ここでは、第１サブ画素１２０ａの右辺及び下辺に沿って第２サブ画素１２０ｂが配置される。このため、矩形形状である画素電極１１８ａに対し、画素電極１１８ｂは逆Ｌ字状に形成されている。この単位画素１１０の構成とすることにより、電圧差ΔＶが設定電圧ＳＶよりも大きい２つの単位画素１１０が、Ｘ方向及びＹ方向のどちらに隣り合った場合であっても、リバースチルトドメインを抑制するように、映像処理回路３０が第２サブ画素１２０ｂに指定された印加電圧を補正する。この場合、映像処理回路３０は、単位画素１１０毎に、Ｘ方向及びＹ方向のそれぞれに隣り合う単位画素１１０との電圧差ΔＶを算出し、どちらか一方でも電圧差ΔＶが設定電圧ＳＶよりも大きくなれば、第２サブ画素１２０ｂに指定された印加電圧を補正するとよい。
なお、補正係数αについては、電圧差ΔＶが設定電圧ＳＶよりも大きい２つの単位画素１１０が、Ｘ方向に隣り合う場合とＹ方向に隣り合う場合とで、異なる値が用いられてもよい。
【００４５】
図１２は、単位画素１１０の他の構成例を示す図である。
単位画素１１０は、図１２に示すように構成されてもよい。具体的には、図１２（ａ）に示す単位画素１１０は、図１１で説明した画素電極１１８ｂを、第１サブ画素１２０ａの右辺に沿った部分に相当する画素電極１１８ｂ−１と、第１サブ画素１２０ａの下辺に沿った部分に相当する画素電極１１８ｂ−２とに分割した構成に等しい。この場合、画素電極１１８ｂ−１を有する第２サブ画素１２０ｂ−１と、画素電極１１８ｂ−２を有する第２サブ画素１２０ｂ−２とが独立して駆動される。この駆動を実現するためには、例えば図１２（ｂ）に示すように、１つの単位画素１１０につきデータ線１１４を３本対応させ、電気光学装置１がサブ画素毎に異なるデータ線１１４を介して電圧を印加する。
なお、以下の説明で、単位画素１１０に複数の第２サブ画素が含まれる場合、これらの複数の第２サブ画素を、「第２サブ画素１２０ｂ」と総称する場合がある。
【００４６】
この単位画素１１０の構成とすることにより、電気光学装置１は、電圧差ΔＶが設定電圧ＳＶよりも大きくなる２つの単位画素１１０が、Ｘ方向に隣り合った場合には、第２サブ画素１２０ｂ−１に対して補正電圧を印加する一方で、第１サブ画素１２０ａ及び第２サブ画素１２０ｂ−２に対しては、入力映像信号Ｖｉｄ−ｉｎで指定された電圧を印加する。また、電気光学装置１は、電圧差ΔＶが設定電圧ＳＶよりも大きくなる２つの単位画素１１０が、Ｙ方向に隣り合った場合には、第２サブ画素１２０ｂ−２に対し補正電圧を印加する一方で、第１サブ画素１２０ａ及び第２サブ画素１２０ｂ−１に対しては、入力映像信号Ｖｉｄ−ｉｎで指定された電圧を印加する。よって、図１２（ａ）で説明した単位画素１１０とすれば、補正電圧の印加による表示画像の変化が、図１１で説明した単位画素１１０を用いた場合よりも少なくなる。
なお、図１１及び図１２に示す第２サブ画素１２０ｂ−１，１２０ｂ−２は、第１サブ画素１２０ａの別の二辺に沿って配置されてもよい。
【００４７】
図１３は、単位画素１１０の他の構成例を示す図である。
単位画素１１０は、図１３（ａ）に示すように構成されてもよい。具体的には、図１３（ａ）に示す単位画素１１０は、第１サブ画素１２０ａを挟んで、一方の側に第２サブ画素１２０ｂ−１を配置し、反対の側に第２サブ画素１２０ｂ−２を配置した構成である。この例でも、図１２（ｂ）で説明した構成により、電気光学装置１は、第２サブ画素１２０ｂ−１と、第２サブ画素１２０ｂ−２とを独立して駆動する。
この単位画素１１０の構成とすることにより、映像処理回路３０は、１つの境界を挟んで隣り合う２つのサブ画素を、補正対象とすることができる。具体的には、図１３（ｂ）の左側に示すように、単位画素１１０Ａに指定された印加電圧ＡＶが５．０Ｖで、単位画素１１０Ｂに指定された印加電圧ＶＢが２．５Ｖの場合、映像処理回路３０は、境界に隣り合う単位画素１１０Ａの第２サブ画素１２０ｂ−１と、単位画素１１０Ｂの第２サブ画素１２０ｂ−２との印加電圧をそれぞれ補正する。例えば、図１３（ｂ）の右側に示すように、映像処理回路３０は、単位画素１１０Ａの第２サブ画素１２０ｂ−１に指定された印加電圧を４．０Ｖに補正し、単位画素１１０Ｂの第２サブ画素１２０ｂ−２に指定された印加電圧を３．０Ｖに補正する。このため、図１１及び図１２で説明した単位画素１１０を用いる場合よりも、第２サブ画素１２０ｂに指定された印加電圧の補正量（つまり補正による電圧変化）を小さくしつつ、電位差ΔＶがより小さくなる。
【００４８】
図１４は、単位画素１１０の他の構成例を示す図である。
単位画素１１０は、図１４（ａ）に示すように構成されてもよい。具体的には、図１４（ａ）に示す単位画素１１０は、第１サブ画素１２０ａの同一の辺側に、第２サブ画素１２０ｂ−１，１２０ｂー２を配置した構成である。図１４（ａ）に示す例では、第１サブ画素１２０ａの右辺に沿って第２サブ画素１２０ｂ−１が配置され、第２サブ画素１２０ｂ−１の右辺に沿って第２サブ画素１２０ｂ−２が配置される。この例でも、図１２（ｂ）で説明した構成により、電気光学装置１は、第２サブ画素１２０ｂ−１と、第２サブ画素１２０ｂ−２とを独立して駆動する。
【００４９】
例えば、図１４（ｂ）の左側に示すように、単位画素１１０Ａに指定された印加電圧ＡＶが５．０Ｖで、単位画素１１０Ｂに指定された印加電圧ＶＢが２．５Ｖの場合、映像処理回路３０は、境界に隣り合う単位画素１１０Ａの第２サブ画素１２０ｂ−１と、単位画素１１０Ｂの第２サブ画素１２０ｂ−２とに指定された印加電圧をそれぞれ補正する。具体的には、図１４（ｃ）の右側に示すように、映像処理回路３０は、単位画素１１０Ａの第２サブ画素１２０ｂ−１に指定された印加電圧を４．０Ｖに補正し、単位画素１１０Ｂの第２サブ画素１２０ｂ−２に指定された印加電圧を３．５Ｖに補正する。この結果、第２サブ画素１２０ｂに指定された印加電圧の補正量を小さくしつつ、電位差ΔＶがより小さくなる。
なお、図１３及び図１４では、第２サブ画素１２０ｂ−１，１２０ｂ−２がＸ方向に配列する例を説明したが、Ｙ方向に配列してもよいし、Ｘ方向及びＹ方向のそれぞれに配列してもよい。また、図１４に示す例で、第２サブ画素１２０ｂが３つ以上配列してもよい。
【００５０】
また、液晶パネル１００における液晶１０５のチルト方位に応じて、第２サブ画素１２０ｂが配置される位置が決められていてもよい。液晶１０５の液晶分子の初期配向状態を考慮すると、画素同士の位置関係によって、リバースチルトの発生領域が定まるからである。
【００５１】
図１５は、入力映像信号Ｖｉｄ−ｉｎと、チルト方位角θが４５度である場合のリバースチルト発生領域との関係を説明する図である。図１５（ａ）に示すように、チルト方位は、画素電極１１８ａ及び１１８ｂの側からコモン電極１０８に向かって平面視したときに、画素電極１１８ａ及び１１８ｂ側における液晶分子の長軸の一端から、液晶分子の他端に向かう方向（つまり液晶分子の長軸方向）のことである。チルト方位角θは、ここでは、画面上方向（Ｙ方向の反対方向）から、液晶分子Ｒｖの長軸の一端を始点として他端に向かう方向（図中右上方向）までを、時計回りで規定した角度である。
【００５２】
図１５（ｂ）は、入力映像信号Ｖｉｄ−ｉｎにが示す画像を示す図である。ここでは、説明を簡単にするために、縦方向及び横方向に隣り合う５×７の画素からなる領域を例示している。図１５（ｃ）は、入力映像信号Ｖｉｄ−ｉｎによって、従来のように１つの単位画素が１画素で構成された液晶パネルに表示される画像を示す図である。
図１５（ｂ）に示す入力映像信号Ｖｉｄ−ｉｎに基づいて、液晶パネルに画像を表示した場合、図１５（ｃ）に示すように、第３行に配列した明画素及び第３列に配列した明画素において、暗画素との境界付近の領域でリバースチルトドメインが発生することがある。すなわち、画素毎に、上辺又は右辺に沿った領域でリバースチルトドメインが発生することがあるが、反対にそれ以外の下辺及び左辺に沿った領域では、リバースチルトドメインが基本的には発生しない。
【００５３】
ここで、図１５（ｃ）の１画素を、第１サブ画素１２０ａ及び第２サブ画素１２０ｂを有する１つの単位画素１１０に対応させた場合を考える。この場合、図１５（ｄ）の左側に示すように、第１サブ画素１２０ａの上辺及び右辺に沿って第２サブ画素１２０ｂが配置されることにより、リバースチルトが発生し得る領域だけに、第２サブ画素１２０ｂが配置されることとなる。この単位画素１１０の構成とすることにより、液晶パネル１００において、不要な位置に第２サブ画素１２０ｂが配置されない。図１５（ｃ）に示す第２サブ画素１２０ｂは、図１５（ｄ）の右側に示すように、辺毎に独立した第２サブ画素１２０ｂ−１及び１２０ｂ−２に置き換えられてもよい。
【００５４】
チルト方位角θが４５度でない場合にも、液晶パネル１００における液晶１０５のチルト方位に応じて、第２サブ画素１２０ｂが配置される位置が決められていてもよい。例えば、チルト方位角θが９０度の場合、画素単位で、上辺、右辺及び下辺に沿った領域でリバースチルトが発生することがある。このため、第２サブ画素１２０ｂは、第１サブ画素１２０ａの上辺、右辺及び下辺の三辺に沿って配置されればよい。また、チルト方位角θが２２５度の場合、画素単位で、左辺及び下辺に沿った領域でリバースチルトが発生することがある。このため、第２サブ画素１２０ｂは、第１サブ画素１２０ａの左辺及び下辺の二辺に沿って配置されればよい。
以上のとおり、単位画素１１０における第２サブ画素１２０ｂの配置については種々の構成例がある。１つの単位画素１１０に含まれる第２サブ画素１２０ｂは、２つ以上のいくつであってもよい。また、液晶パネル１００において、上記各構成例で説明したサブ画素の配置を２つ以上組み合わせて、単位画素１１０が構成されてもよい。
【００５５】
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
境界検出部３２は、入力映像信号Ｖｉｄ−ｉｎで指定された印加電圧に所定の差がある、隣り合う２つの画素間の境界を検出すればよく、それ以外の境界の検出条件については特に問わない。例えば、暗画素は、印加電圧がノーマリーブラックモードにおける黒レベルの電圧である第１閾値電圧を下回る単位画素１１０であってもよい。明画素は、印加電圧がノーマリーブラックモードにおける黒レベルの電圧である第２閾値電圧（ただし、第２閾値電圧＞第１閾値電圧）を上回る単位画素１１０であってもよい。
【００５６】
また、境界検出部３２は、入力映像信号Ｖｉｄ−ｉｎに基づいて、１フレーム前のフレームである前フレームから、現フレームにわたって移動した境界を検出してもよいし、特に、前フレームから現フレームにわたって１画素分だけ移動した境界を検出してもよい。画像の動きがある領域でリバースチルトドメインの発生が特に目立ちやすいためである。
また、補正部３３は、１フレームの全体で、第２サブ画素１２０ｂに補正電圧を印加するのではなく、１フレームのうちの一部の期間（つまり一部のフィールド）を補正期間として、第２サブ画素１２０ｂに対して補正電圧を印加してもよい。この場合、補正部３３は、補正期間以外の残りの期間では、入力映像信号Ｖｉｄ−ｉｎで指定された電圧を、第２サブ画素１２０ｂに印加する。
【００５７】
上述した実施形態では、補正部３３は、電圧差ΔＶを用いた所定の演算式の演算を行って、補正電圧を算出していたが、この方法が採用されなくてもよい。例えば、補正部３３は、隣り合う２つの単位画素１１０に指定された印加電圧と、補正電圧との関係を規定したルックアップテーブルを参照して、補正電圧を算出してもよい。すなわち、補正部３３における補正電圧の具体的な決定方法については特に問わない。
以上のとおり、境界の検出条件や補正電圧の印加期間及び補正電圧の決定方法については、種々の変形が可能である。
【００５８】
上述した実施形態では、映像処理回路３０は、印加電圧に所定の差がある隣り合う２つの単位画素１１０間の境界を検出して、当該境界に接する第２サブ画素１２０ｂに指定された印加電圧を補正するための映像処理を行っていた。これに対し、映像処理回路３０は、印加電圧に所定の差がある隣り合う２つの単位画素１１０の位置情報に基づいて、当該２つの単位画素１１０でそれぞれの第１サブ画素１２０ａの間に配置された第２サブ画素１２０ｂに指定された印加電圧を補正するための映像処理を行ってもよい。この場合、境界検出部３２に対応する検出部は、印加電圧に所定の差がある隣り合う２つの単位画素１１０を検出する。
この変形例において、映像処理回路３０は、隣り合う２つの単位画素１１０のそれぞれの第１サブ画素１２０ａの間に位置する第２サブ画素１２０ｂを検出して、当該第２サブ画素１２０ｂに指定された印加電圧を補正するための映像処理を行ってもよい。
なお、この変形例の映像処理回路３０を備えた電気光学装置１においては、上述した実施形態で説明したいずれの構成の単位画素１１０が採用されてもよい。また、この変形例において、印加電圧に所定の差がある隣り合う２つの単位画素１１０は、上述した実施形態の場合と同じ方法で特定されてよい。
【００５９】
上述した実施形態の液晶パネル１００は、一の単位画素１１０に含まれる２つ以上のサブ画素に対し、それぞれ異なるデータ線１１４を接続した構成であった。単位画素１１０のおける各サブ画素を駆動するための構成は、この例に限られない。
例えば、液晶パネル１００において、一の単位画素１１０に含まれる２以上のサブ画素に共通のデータ線１１４を接続し、これらの２以上のサブ画素毎に、接続する走査線１１２を異ならせてもよい。この場合、走査線駆動回路１３０が走査線１１２を選択したときに、選択した走査線１１２に対応するサブ画素に対し、データ線駆動回路１４０が電圧を印加すればよい。
【００６０】
上述した各実施形態では、液晶１０５にＶＡ方式を用いた例について説明したが、ＴＮ（Twisted Nematic）方式としてもよい。ノーマリーホワイトの液晶パネルの場合、単位画素１１０に印加する電圧と透過率との関係が、ノーマリーブラックのパネルの場合とは逆となり、透過率が低い場合ほど、単位画素１１０に印加されるべき電圧が大きくなる。
上述した各実施形態において、単位画素１１０は、透過型に限られず、反射型であってもよい。
なお、電気光学装置１は、４倍速駆動に限られず、例えば２倍速駆動や８倍速駆動等の他の倍速駆動を採用する装置であってもよいし、倍速駆動を採用しない等倍速の駆動を採用する装置であってもよい。
【００６１】
次に、上述した各実施形態に係る電気光学装置１を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。図１６は、このプロジェクターの構成を示す平面図である。
図１６に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６及び２枚のダイクロイックミラー２１０８によってＲ色、Ｇ色、Ｂ色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３及び出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００６２】
このプロジェクター２１００では、液晶パネル１００を含む電気光学装置１が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇ及び１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色及びＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００６３】
なお、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００６４】
電子機器としては、図１６を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等が挙げられる。そして、これらの各種の電子機器に対して、電気光学装置１が適用可能である。
【符号の説明】
【００６５】
１…電気光学装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１０…単位画素、１１８ａ，１１８ｂ…画素電極、１２０ａ…第１サブ画素、１２０ｂ，１２０ｂ−１，１２０ｂ−２…第２サブ画素、３１…遅延回路、３２…境界検出部、３３…補正部、３４…Ｄ／Ａ変換部、２１００…プロジェクター
【図１】
2015075698.tif 000003
【図２】
2015075698.tif 000004
【図３】
2015075698.tif 000005
【図５】
2015075698.tif 000006
【図７】
2015075698.tif 000007
【図８】
2015075698.tif 000008
【図１１】
2015075698.tif 000009
【図１２】
2015075698.tif 000010
【図１６】
2015075698.tif 000011
【図４】
2015075698.tif 000012
【図６】
2015075698.tif 000013
【図９】
2015075698.tif 000014
【図１０】
2015075698.tif 000015
【図１３】
2015075698.tif 000016
【図１４】
2015075698.tif 000017
【図１５】
2015075698.tif 000018