(57)【要約】【課題】優れた電荷保持特性を実現する不揮発性半導体記憶装置を提供する。【解決手段】実施形態の不揮発性半導体記憶装置は、半導体層と、制御ゲート電極と、半導体層と制御ゲート電極との間に設けられ、ポルフィリン構造を含む有機分子を有する有機分子層と、を備える。【選択図】図１
2015177128.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、
制御ゲート電極と、
前記半導体層と前記制御ゲート電極との間に設けられ、分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、
を備えることを特徴とする不揮発性半導体記憶装置。
【化７】
2015177128.tif 000010
分子式（１）中のＸａは、ニトロ基、アミノ基、トシル基、アルキルアミノ基、シアノ基、フルオロ基から選ばれる置換基を有するアリール基であり、ＹａはＸａと異なるアリール基であり、ＡｒはＸａと異なるアリール基であり、Ｍは、Ｚｎ、Ｆｅ、Ｍｎ、Ｐｔ、Ｎｉ、Ｃｏから選ばれる金属イオンである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
不揮発性半導体記憶装置の低ビットコスト化を実現し、かつ、メモリ性能を上げる方法としては、メモリセルの寸法を微細化する方法が有力である。しかし、メモリセルの微細化は、技術的に困難になってきている。
【０００３】
そこで、電荷蓄積層に有機分子を使うことが提唱されている。有機分子は様々な分子構造や置換基を有機合成することが出来る。このため、所望の電気化学的性質を付与でき、その構成単位も小さいため、メモリセルの微細化を実現できる可能性がある。
【０００４】
電荷蓄積層に有機分子を使った不揮発性半導体記憶装置では、電荷保持特性のさらなる向上が望まれる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００７−５３８３８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、優れた電荷保持特性を実現する不揮発性半導体記憶装置を提供することにある。
【課題を解決するための手段】
【０００７】
実施形態の不揮発性半導体記憶装置は、半導体層と、制御ゲート電極と、半導体層と制御ゲート電極との間に設けられ、分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、を備える。
【化１】
2015177128.tif 000003
分子式（１）中のＸａは、ニトロ基、アミノ基、トシル基、アルキルアミノ基、シアノ基、フルオロ基から選ばれる置換基を有するアリール基であり、ＹａはＸａと異なるアリール基であり、ＡｒはＸａと異なるアリール基であり、Ｍは、Ｚｎ、Ｆｅ、Ｍｎ、Ｐｔ、Ｎｉ、Ｃｏから選ばれる金属イオンである。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態の不揮発性半導体記憶装置のメモリセル部の断面図。
【図２】第１の実施形態の不揮発性半導体記憶装置のメモリセルアレイの回路図。
【図３】第１の実施形態の不揮発性半導体記憶装置のメモリセル部の拡大模式図。
【図４】ポルフィリン誘導体の耐熱性の評価結果を示す図。
【図５】ポルフィリン誘導体の耐熱性の評価結果を示す図。
【図６】第２の実施形態の不揮発性半導体記憶装置のメモリセル部の断面図。
【図７】第３の実施形態の不揮発性半導体記憶装置のメモリセル部の断面図。
【図８】第４の実施形態の不揮発性半導体記憶装置のメモリセル部の断面図。
【図９】第５の実施形態の不揮発性半導体記憶装置の３次元概念図。
【図１０】図９のＸＹ断面図
【図１１】図１０のＸＺ断面図。
【図１２】実施例１と比較例１の電荷保持特性を示す図。
【図１３】実施例２と比較例２の電荷保持特性を示す図。
【発明を実施するための形態】
【０００９】
本明細書中、同一または類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【００１０】
本明細書中、部品等の相対的位置関係を示すために、「上」、「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１１】
本明細書中、「アリール基」とは、芳香族炭化水素の環に結合する水素原子が１個脱離して生ずる基の一般名を意味し、例えば、フェニル基、トリル基、ナフチル基等である。
【００１２】
以下、図面を参照しつつ実施形態を説明する。
【００１３】
（第１の実施形態）
本実施形態の不揮発性半導体記憶装置は、半導体層と、制御ゲート電極と、半導体層と制御ゲート電極との間に設けられ、分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、を備える。
【化２】
2015177128.tif 000004
分子式（１）中のＸａは、ニトロ基、アミノ基、トシル基、アルキルアミノ基、シアノ基、フルオロ基から選ばれる置換基を有するアリール基であり、ＹａはＸａと異なるアリール基であり、ＡｒはＸａと異なるアリール基であり、Ｍは、Ｚｎ、Ｆｅ、Ｍｎ、Ｐｔ、Ｎｉ、Ｃｏから選ばれる金属イオンである。
【００１４】
半導体層と有機単分子層との間に設けられるトンネル絶縁膜と、有機分子層と制御ゲート電極との間に設けられるブロック絶縁膜を、さらに備える。
【００１５】
本実施形態の半導体記憶装置は、トンネル絶縁膜とブロック絶縁膜の間に電荷蓄積層となる有機分子層があり、その有機分子層を構成する有機分子の分子構造が、極性基を含むポルフィリン誘導体を備える。
【００１６】
本実施形態の半導体記憶装置は、上記構成を備えることにより、分子に大きなダイポールモーメントを付与する。したがって、電荷が電荷蓄積層に保持されやすくなる。よって、メモリセルの電荷保持特性（データリテンション特性）が向上する。
【００１７】
図１は、本実施形態の不揮発性半導体記憶装置のメモリセル部の断面図である。図２は本実施形態の不揮発性半導体記憶装置のメモリセルアレイの回路図である。本実施形態の不揮発性半導体記憶装置は、ＮＡＮＤ型の不揮発性半導体記憶装置である。
【００１８】
図２に示すように、例えば、ｍ×ｎ（ｍ、ｎは整数）個のフローティングゲート構造のトランジスタであるメモリセルトランジスタＭＣ１１〜ＭＣ１ｎ、ＭＣ２１〜ＭＣ２ｎ、・・・・・・・、ＭＣｍ１〜ＭＣｍｎでメモリセルアレイが構成される。メモリセルアレイにおいては、列方向、及び、行方向にこれらのメモリセルトランジスタを配列することによって、マトリックス状に複数のメモリセルトランジスタが配置される。
【００１９】
メモリセルアレイにおいて、例えば、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎ、及び、選択ゲートトランジスタＳＴＳ１、ＳＴＤ１が直列接続されて、セルユニットであるＮＡＮＤストリング（メモリストリング）を構成している。
【００２０】
直列接続された一群のメモリセルトランジスタＭＣ１１〜ＭＣ１ｎの配列の端部に位置するメモリセルトランジスタＭＣ１１のソース領域には、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎを選択する選択ゲートトランジスタＳＴＳ１のドレイン領域が接続されている。また、直列接続された一群のメモリセルトランジスタＭＣ１１〜ＭＣ１ｎの配列の端部に位置するメモリセルトランジスタＭＣ１ｎのドレイン領域には、メモリセルトランジスタＭＣ１１〜ＭＣ１ｎを選択する選択ゲートトランジスタＳＴＤ１のソース領域が接続されている。
【００２１】
選択ゲートトランジスタＳＴＳ２〜ＳＴＳｍ、メモリセルトランジスタＭＣ２１〜ＭＣ２ｎ、・・・・・・・、ＭＣｍ１〜ＭＣｍｎ、及び選択ゲートトランジスタＳＴＤ２〜ＳＴＤｍもそれぞれ同様に直列接続されて、ＮＡＮＤストリングを構成している。
【００２２】
選択ゲートトランジスタＳＴＳ１〜ＳＴＳｍのソースには、共通のソース線ＳＬが接続される。メモリセルトランジスタＭＣ１１、ＭＣ２１、・・・・・、ＭＣｍ１、メモリセルトランジスタＭＣ１２、ＭＣ２２、・・・・・、ＭＣｍ２、・・・・・・メモリセルトランジスタＭＣ１ｎ、ＭＣ２ｎ、・・・・・、ＭＣｍｎのそれぞれが制御ゲート電極に印加される動作電圧を制御するワード線ＷＬ１〜ＷＬｎで接続されている。
【００２３】
また、選択ゲートトランジスタＳＴＳ１〜ＳＴＳｍの共通の選択ゲート線ＳＧＳと、選択ゲートトランジスタＳＴＤ１〜ＳＴＤｍの共通の選択ゲート線ＳＧＤを備えている。
【００２４】
なお、図２のメモリセルアレイの周辺には、図示しないメモリセルアレイを制御する周辺回路が形成されている。
【００２５】
図１は、図２に示したメモリセルアレイ内の１つのメモリセル、例えば、図２中、点線で囲まれるメモリセルの断面を示している。本実施形態では、メモリセルのトランジスタが、正孔をキャリアとするｐ型トランジスタである場合を例に説明する。
【００２６】
メモリセルは、例えば、ｎ型不純物を含むｎ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上のトンネル絶縁膜１２、トンネル絶縁膜１２上の有機分子層（電荷蓄積層）１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
【００２７】
ここで、電荷蓄積層１４はメモリセル情報として積極的に電荷を蓄積する機能を備える。そして、トンネル絶縁膜１２は、メモリセルの書き込み・消去時には、トンネリング現象により半導体層１０中のチャネル領域２４と電荷蓄積層１４との間での電子・正孔移動経路として機能する。また、読み出し時・待機時にはそのバリアハイトにより、チャネル領域２４と電荷蓄積層１４との間での電子・正孔移動を抑制する機能を備える。また、ブロック絶縁膜１６は、いわゆる電極間絶縁膜であり、電荷蓄積層１４と制御ゲート電極１８との間の電子・正孔の流れをブロックする機能を備えている。
【００２８】
半導体層１０には、シリコンの他にも、シリコンジャーマナイド、ゲルマニウム、または化合物半導体等を適用することも可能である。
【００２９】
トンネル絶縁膜１２は、例えば酸化シリコン（ＳｉＯ２）膜である。トンネル絶縁膜１２の材料としては、例示した酸化シリコンに限定されることはなく、その他の絶縁膜を適宜適用することが可能である。
【００３０】
トンネル絶縁膜１２は、厚い方が、絶縁性が高くなり、蓄積電荷がより逃げにくくなるが、厚すぎると不揮発性半導体記憶装置自体の膜厚が厚くなってしまい、望ましくない。そのため、トンネル絶縁膜１２は、１０ｎｍ以下であり、５ｎｍ以下であることが望ましい。なお、上述の厚さは、全て物理膜厚である。
【００３１】
また、トンネル絶縁膜１２は積層膜でも構わない。例えば有機分子層１４を構成する有機分子がトンネル絶縁膜表面へ化学吸着することを促進するために他の材料を積層することもあり得る。例えば、酸化アルミニウムがある。
【００３２】
電荷蓄積層１４は、例えば、単分子膜で構成されている。電荷蓄積層１４の厚さは、メモリセルを微細化する観点から２０ｎｍ以下であることが望ましい。
【００３３】
ブロック絶縁膜１６は、金属酸化膜、例えばハフニウム酸化物である。ブロック絶縁膜１６は、上述の酸化ハフニウム（ＨｆＯ２）以外にも、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化シリコン、酸化ジルコニウム、酸化チタン等が用いられる。
【００３４】
ブロック絶縁膜１６は、厚い方が、絶縁性が高くなり、蓄積電荷がより逃げにくくなるが、厚すぎると不揮発性半導体記憶装置自体の膜厚が厚くなってしまい、望ましくない。そのため、ブロック絶縁膜１６は厚くても２０ｎｍ以下であり、望ましくは１０ｎｍ以下である。
【００３５】
ブロック絶縁膜１６は、単層膜でも良く、積層膜でも良い。ブロック絶縁膜１６は、例えば、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される金属酸化膜である。
【００３６】
制御ゲート電極１８は、例えば不純物が導入されて導電性が付与された多結晶シリコンである。制御ゲート電極１８には、任意の導電材料を用いることができる。制御ゲート電極１８には、上述の多結晶シリコンの他にも、例えば、不純物が導入されて導電性が付与された非晶質シリコン等を用いることが可能である。また、制御ゲート電極１８には金属、合金、金属半導体化合物などが用いられてもかまわない。
【００３７】
そして、ソース領域２０とドレイン領域２２は、例えば、ｐ型不純物を含むｐ型拡散層で形成されている。
【００３８】
図３は、本実施形態の半導体記憶装置のメモリセル部の一例の拡大模式図である。電荷蓄積層１４に使われる有機分子の構造と吸着様式の詳細を示す図である。
【００３９】
電荷蓄積層１４は有機分子（電荷蓄積分子）２５で構成される。電荷蓄積分子２５は、メモリセルのデータとなる電荷を蓄積する機能を備える。電荷蓄積層１４は、例えば、単分子膜である。
【００４０】
図３に示すメモリセルの電荷蓄積分子２５は、下記分子式（１）で記述される分子構造を有する。
【化３】
2015177128.tif 000005
【００４１】
分子式（１）中、Ｍは金属イオンであり、ポルフィリン誘導体を化学構造的に安定化するものが望ましい。化学構造的な安定性の観点から、Ｍは亜鉛（Ｚｎ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）から選ばれる２金属イオンであることが望ましい。
【００４２】
分子式（１）中、Ｘａは、分子に大きなダイポールモーメントを付与する置換基を有するアリール基である。置換基は極性基であり、極性基の導入により、分子に大きなダイポールモーメントが付与される。この大きなダイポールモーメントが蓄積電荷を取り囲み、電気的中性に近づけるように働き、結果として蓄積された電荷を安定化できる。極性基とは、例えばニトロ基、アミノ基、トシル基、アルキルアミノ基、シアノ基、フルオロ基などが挙げられる。
【００４３】
分子式（１）中、ＡｒはＸａと異なるアリール基であり、ポルフィリン誘導体を化学構造的に安定化させ、ポルフィリン誘導体に溶剤に対する溶解性を与えるものが望ましい。ポルフィリン誘導体の化学構造的な安定化の観点と、有機溶剤に対する高い溶解性の観点の両方から、アリール基であることが望ましい。アリール基とは、フェニル基、ナフチル基、アセチル基などの芳香族基であり、芳香族環にメチル基、エチル基、プロピル基などのアルキル基を導入した構造であっても構わない。
【００４４】
分子式（１）中、ＹａはＸａと異なるアリール基である。有機分子２５は、Ｙａを介して、半導体層１０側または制御ゲート電極１８側に化学結合する。例えば、有機分子２５は、Ｙａを介して、トンネル絶縁膜１２に化学結合する。
【００４５】
Ｙａは、いわゆる、リンカーと呼ばれる化学修飾基（置換基）を有する。有機分子２５は、リンカーによって半導体層１０側または制御ゲート電極１８側に化学結合する。有機分子２５は、例えば、リンカーによってトンネル絶縁膜１２に化学結合し、有機分子層１４が、単分子膜となる。
【００４６】
リンカーとなる化学修飾基としては、例えばエーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基などが挙げられる。
【００４７】
用いる下地によって結合形成のしやすさが異なるため、下地によって最適なリンカーの化学構造が異なる。半導体部材や、金属酸化物などの絶縁膜は、例えばエーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基などが望ましい。有機合成の簡便さと、金属酸化物との化学反応性の視点からは、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、ホスホン酸エステル基が望ましい。特に金属酸化物が酸化アルミニウムの場合は、ホスホン酸エステル基が望ましい。
【００４８】
また、Ｙａは、スペーサーとなるアルキル基、フェニル基などを含んでも構わない。このため、上記の結合を形成する化学構造となる化学修飾基とポルフィリン構造の間には、スペーサーとなるアルキル鎖、フェニル鎖などを含んでも構わない。
【００４９】
有機分子２５の合成を容易にする観点と耐熱性の観点から、分子式（１）中のＸａ、Ａｒ、Ｙａがフェニル基を含むことが望ましい。また、有機分子２５の合成を容易にする観点から、分子式（１）中のＡｒが炭素と水素のみで構成されるアリール基であることが望ましい。
【００５０】
有機分子２５は、下記分子式（２）で記述される分子構造を含むことが望ましい。
【化４】
2015177128.tif 000006
【００５１】
分子式（２）中、Ｍは金属イオンであり、ポルフィリン誘導体を化学構造的に安定化するものが望ましい。化学構造的な安定性の観点から、Ｍは亜鉛（Ｚｎ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）から選ばれる金属イオンであることが望ましい。
【００５２】
分子式（２）中、Ｘｂは、分子に大きなダイポールモーメントを付与する極性基である。分子式（１）におけるＸａと同様に、極性基の導入により、大きなダイポールモーメントが蓄積電荷を取り囲み、電気的中性に近づけるように働き、結果として蓄積された電荷を安定化できる。極性基としては、例えばニトロ基、アミノ基、トシル基、アルキルアミノ基、シアノ基、フルオロ基からなどが挙げられる。
【００５３】
分子式（２）中、Ｒは飽和脂肪族基である。飽和脂肪族基中にエーテル結合を含んでもよい。飽和脂肪族基のＲがフェニル基の側鎖に結合することで、電荷を蓄積した分子とその分子の周囲の絶縁膜や、半導体や、他分子から空間的に離される。このため、蓄積電荷が周囲に逃げにくくなり、より長時間の電荷保持効果が得られる。Ｒは、分子式（２）のベンゼン環に複数個結合しても構わない。
【００５４】
分子式（２）中、Ｙｂは、リンカーと呼ばれる化学修飾基である。リンカーとしては、例えばエーテル基、シリルエーテル基、ジメチルシリルエーテル基、ジエチルシリルエーテル基、カルボキシエステル基、スルホニルエステル基、ホスホン酸エステル基、アミド基、チオエーテル基などが挙げられる。
【００５５】
また、Ｙｂは、スペーサーとなるアルキル基、フェニル基などを含んでも構わないため、上記の結合を形成する化学構造となる化学修飾基とポルフィリン構造の間には、スペーサーとなるアルキル鎖、フェニル鎖などを含んでも構わない。Ｙｂは、分子式（２）におけるＲと同様に、分子式（２）のベンゼン環に複数個結合しても構わない。
【００５６】
分子式（２）のように、ポルフィリン環に最も近い部分をフェニル鎖とすることで、ポルフィリン環の合成が容易になる。
【００５７】
有機分子２５は、下記分子式（３）で記述される分子構造を含むことが、さらに望ましい。
【化５】
2015177128.tif 000007
【００５８】
分子式（３）で記述される分子構造は、上記分子式（２）中のＭが亜鉛（Ｚｎ）である。合成上の簡便さと分子構造の安定性の観点から、Ｍは、亜鉛（Ｚｎ）であることが望ましい。
【００５９】
分子式（３）で記述される分子構造は、上記分子式（２）中のＸｂが、ニトロ基である。Ｘｂがニトロ基であることで、非常に大きなダイポールモーメントを発現する。このため、ダイポールモーメントによる蓄積電荷を安定化させる効果が大きく得られる。
【００６０】
また、分子式（３）で記述される分子構造は、上記分子式（２）中のＲが、オルト位とパラ位に合計３つのメチル基が結合した化学構造である。この構造により有機分子２５の合成が容易になる。
【００６１】
また、分子式（３）で記述される分子構造は、上記分子式（２）中のＹｂが、スペーサーとなるアルキル鎖を含む。分子式（３）中、ＣｎＨ２ｎのｎは、１以上３０以下の整数であり、直鎖の飽和アルキル鎖を形成する。Ｙｃは、リンカーである。
【００６２】
飽和アルキル鎖が、フェニル基とリンカーのＹｃの間にあることで、電荷を蓄積した分子が、半導体層１０や制御ゲート電極１８等から空間的に離される。このため、蓄積電荷が有機分子層１４から逃げにくくなり、より長時間の電荷保持効果が得られる。
【００６３】
有機分子２５は、下記分子式（４）で記述される分子構造を含むことが、一層、望ましい。
【化６】
2015177128.tif 000008
【００６４】
分子式（４）は、分子式（３）中のＣｎＨ２ｎが、ｎが１０であるデシレン鎖である。合成上の簡便さと、電荷を蓄積した分子を、半導体層１０や制御ゲート電極１８等から空間的に離し蓄積電荷を逃げにくくする観点から、ＣｎＨ２ｎがデシレン鎖であることが望ましい。
【００６５】
また、分子式（４）は、分子式（３）中のＹｃがジメチルシリルエーテル基である。さまざまな材料と容易に反応して単分子膜形成できるという観点と、合成上の簡便さという観点から、Ｙｃがジメチルシリルエーテル基であることが望ましい。
【００６６】
上記分子式（１）の構造を有する、いくつかの分子について、ダイポールモーメントを求めた結果を示す。分子軌道計算を行なって、下記表１に示した化学式の分子構造の構造最適化を行ない、ダイポールモーメントを求めた。分子軌道計算手法は、分子軌道法（ＭＯ法）のＰＭ５パラメータを用いて行なった。なお、リンカーとして、下地上に電荷蓄積単分子膜を形成する前の状態で、ジメチルエトキシシリルデシルフェニル基が結合したポルフィリン環の誘導体を検討した。
【００６７】
極性基として、分子例１はニトロ基、分子例２はシアノ基、分子例３はトシル基、分子例４はフッ素、分子例５はアミノ基、分子例６はジメチルアミノ基、分子例７は塩素を導入した分子構造を検討した。比較分子例は極性基を導入していない構造で比較した。
【００６８】
計算結果を表１に示す。比較分子例のダイポールモーメントが２．６５４Ｄｅｂｙｅであったことに対し、分子例１〜７のダイポールモーメントは大きな値になり、特にニトロ基を導入した分子例１は８．４０９Ｄｅｂｙｅと最も大きな値になった。以上のことから、ポルフィリン環に極性基を導入することで、大きなダイポールモーメントが得られることが明らかである。
【００６９】
上述のように、大きなダイポールモーメントにより電荷が電荷蓄積層１４に保持されやすくなる。よって、本実施形態の不揮発性半導体記憶装置の電荷保持特性（データリテンション特性）が向上する。
【００７０】
【表１】
2015177128.tif 000009
【００７１】
本実施形態の不揮発性半導体記憶装置は、優れた電荷保持特性に加え、電荷蓄積分子２５が、ポルフィリン環に４つのアリール基が導入されていることにより、高い耐熱性を備える。以下、アリール基をフェニル基とした場合の耐熱性の評価結果を示す。
【００７２】
フェニル基を４つ持つポルフィリン誘導体の熱安定性を、昇温脱離ガス分析（ＴＤＳ）法を用いて調べた。ポルフィリン誘導体は、フェニル基を４つ持つ代表的なポルフィリン誘導体として、表１の分子比較例で示した化合物を用いた。
【００７３】
シリコン基板を、分子比較例で示したポルフィリン誘導体を１ｍＭの濃度で脱水トルエンに溶かした溶液に浸し、トリフルオロ酢酸を３％の濃度で添加して一昼夜放置した。その後、溶液から基板を出し、純粋なトルエンの中に移し、１分間、超音波洗浄機で刺激を与えながらリンスを行なった。なお、このトルエンによるリンス作業はトルエンを新しいものに置換し、計２回行なった。
【００７４】
さらに、トルエンでリンスした基板を、純粋なエタノールの中に移し、１分間、超音波洗浄機で刺激を与えながらリンスを行ない、エアーダスターを用いて乾燥させて、分子比較例の材料からなる単分子膜をシリコン基板上に形成した。分子比較例の材料からなる単分子膜が形成された基板を、昇温脱離ガス分析を行なった。
【００７５】
図４は、ポルフィリン誘導体の耐熱性の評価結果を示す図である。図４は、分子比較例の材料からなる単分子膜が形成された基板と、単分子膜を形成していない清浄なシリコン基板を測定した結果である。図４に示すように、分子比較例と清浄なシリコン基板は同様のガスの脱離傾向を示した。
【００７６】
図５は、ポルフィリン誘導体の耐熱性の評価結果を示す図である。図５は、図４で見られたピークのガスの質量分析を行なった結果である。図５に示すように、質量１８のピークが検出され、ガスは基板に吸着した水分であることが分かる。そして、炭素などのポルフィリン誘導体起因のガスは検出されなかったため、分子比較例で示したポルフィリン誘導体の単分子膜の耐熱性は非常に高いことが分かった。これはポルフィリン環にフェニル基を４つ導入した効果と考えられる。したがって、分子例１〜７のポルフィリン誘導体も同様に高い耐熱性を有すると考えられる。
【００７７】
電荷蓄積分子２５は、次の分析方法で検出することができる。すなわち、質量分析装置（ＭＳ）、二次イオン質量分析計（ＳＩＭＳ）、核磁気共鳴装置（ＮＭＲ）、元素分析装置、赤外反射吸収分光法（ＩＲ−ＲＡＳ）、蛍光Ｘ線分析装置（ＸＲＦ）、Ｘ線光電子分光分析法（ＸＰＳ）、紫外可視分光光度計（ＵＶ−ｖｉｓ）、分光蛍光光度計（ＦＬ）などを用いて検出することができる。
【００７８】
電荷蓄積層１４の上に金属酸化物などの絶縁膜が形成されている場合は、例えば、アルゴンイオンを用いたスパッタ装置などで表面を削りながら分析する。あるいは、フッ化水素酸水溶液などにより、電荷蓄積層１４を金属酸化物などの絶縁層と同時に溶解させて剥がし、その溶液を分析する。
【００７９】
また、上記スパッタ装置などにより表面を削って分析する方法では、削る方法として加熱処理しても良い。この場合、削った物質を含むガスは、活性炭などの別の物質に吸着させてから、そのガスが吸着した活性炭などの別の物質を分析して検出してもよい。また、上記フッ化水素酸水溶液などにより溶解させて剥がし、その溶液を分析する方法では、溶解させて剥がした物質を含む溶液を減圧、もしくは加熱処理して濃縮させてから分析して検出してもよい。
【００８０】
本実施形態のメモリセルの書き込み動作時には、制御ゲート電極１８と半導体層１０間に制御ゲート電極１８が相対的に負の電圧となるように電圧を印加し、電荷蓄積層１４に正電荷を蓄積する。制御ゲート電極１８が相対的に負の電圧となると、チャネル領域２４には、反転層が形成され正孔が蓄積する。この正孔がトンネル絶縁膜１２中を移動して電荷蓄積層１４の電荷蓄積分子に蓄積される。
【００８１】
この状態では、メモリセルのトランジスタの閾値が、正孔が蓄積されていない状態に比較して高くなる。すなわち、トランジスタがオンしにくい状態となっている。この状態が、データ“０”が書き込まれた状態となる。
【００８２】
データの消去動作時には、制御ゲート電極１８と半導体層１０間に制御ゲート電極１８が相対的に正の電圧となるように電圧を印加する。制御ゲート電極１８と半導体層１０間の電界により、電荷蓄積層１４に蓄積されていた正孔がトンネル絶縁膜１２中を移動して半導体層１０へと引き抜かれる。
【００８３】
この状態では、メモリセルのトランジスタの閾値が、データ“０”の状態に比較して低くなる。すなわち、トランジスタがオンしやすい状態となっている。この状態が、データ“１”となる。
【００８４】
データの読み出し時には、ソース領域２０とドレイン領域２２間に電圧を印加する。例えば、正孔が蓄積されているデータ“０”の状態のときは、トランジスタの閾値が高いため、チャネル領域２４に反転層は形成されず、ソース・ドレイン間に電流が流れない。
【００８５】
一方、消去状態、すなわち、電荷が蓄積されていないデータ“１”の状態では、トランジスタの閾値が低いため、チャネル領域２４に反転層が形成され、ソース・ドレイン間に電流が流れる。このように、トランジスタの電流量を検知することにより、データ“０”であるかデータ“１”であるかを読み出すことが可能となる。
【００８６】
なお、データの書き込み動作を行った後、書き込みが十分に行われたか否かを確認するデータのベリファイ動作時には、読み出し動作時と同様の動作を行う。ソース領域２０とドレイン領域２２間に電圧を印加し、所望の電流が流れない場合には、再度データの書き込み動作を行う。
【００８７】
次に、本実施形態の半導体記憶装置の製造方法について説明する。
【００８８】
本実施形態の不揮発性半導体記憶装置の製造方法は、半導体層１０上にトンネル絶縁膜１２を形成し、上記トンネル絶縁膜１２上に電荷蓄積層１４を形成し、上記電荷蓄積層１４上にブロック絶縁膜１６を形成し、上記ブロック絶縁膜１６上に制御ゲート電極１８を形成する。
【００８９】
例えば、単結晶シリコンの半導体層１０上に、トンネル絶縁膜１２を形成する。トンネル絶縁膜１２は、酸化シリコンの場合、例えば、シリコン基板を熱酸化炉に導入し、強制的に酸化させることによって形成できる。
【００９０】
また、トンネル絶縁膜１２は、ＡＬＤや、スパッタなどの成膜装置によって、形成することも可能である。成膜する場合、成膜後の絶縁膜をＲａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ（ＲＴＡ）装置でアニールすることが望ましい。
【００９１】
次に、トンネル絶縁膜１２上に電荷蓄積層１４を形成する。
【００９２】
電荷蓄積層１４を形成する場合には、例えば以下の方法を適用出来る。
【００９３】
まず、電荷蓄積層１４を形成する下地となるトンネル絶縁膜１２の表面を、洗浄する。この洗浄には、例えば、硫酸と過酸化水素水の混合液（混合比は例えば２：１）による洗浄や、紫外光を絶縁膜表面に照射するＵＶ洗浄を用いることができる。
【００９４】
次に、分子式（１）の分子構造を有する電荷蓄積分子２５を準備する。下地に結合する前の状態の電荷蓄積分子２５を溶剤に溶かした溶液に、洗浄したトンネル絶縁膜１２の表面を浸す。そして、化学修飾基Ｙａをトンネル絶縁膜１２の表面と反応させる。
【００９５】
下地に結合する前の状態の電荷蓄積分子２５とは、電荷蓄積分子２５のリンカーが下地と結合する前の水素化体、ハロゲン化体、メトキシ体、エトキシ体などであり、例えば、ヒドロキシ基、トリメトキシシリル基、ジメチルメトキシシリル基、ジエチルメトキシシリル基、トリエトキシシリル基、ジメチルエトキシシリル基、ジエチルエトキシシリル基、トリクロロシリル基、ジメチルクロロシリル基、ジエチルクロロシリル基、カルボキシ基、スルホニル基、ホスホン酸基、ホスホン酸メチルエステル基、ホスホン酸エチルエステル基、アミノ基、チオール基であることが挙げられる。
【００９６】
溶剤としては、電荷蓄積分子２５がよく溶解するものを用いることが考えられ、アセトン、トルエン、エタノール、メタノール、ヘキサン、シクロヘキサノン、ベンゼン、クロロベンゼン、キシレン、テトラヒドロフラン、ジメチルスルホキシド、Ｎ，Ｎ−ジメチルホルムアミド、アニソール、シクロヘキサノン、メトキシプロピオン酸メチルなどの有機溶媒などが考えられる。場合によっては、水に溶解する電荷蓄積分子２５もあり、その場合は水を溶剤として用いることができる。また、これらの混合溶媒も溶剤として用いることも可能である。
【００９７】
溶剤に溶かす電荷蓄積分子２５の濃度は、薄すぎると反応時間が長くなり、濃すぎるとリンス作業により除去しなければならない余計な吸着分子が増加する。このため、適切な濃度にすることが望ましい。例えば、その濃度は、１ｍＭ〜１００ｍＭ程度にすることが望ましい。
【００９８】
また、このとき、洗浄したトンネル絶縁膜の表面と有機物の反応性を上げるため、触媒を添加してもよい。触媒としては、溶剤に溶ける酢酸、ギ酸、プロピオン酸、トリフルオロ酢酸、トリエチルアミン、アンモニアなどが用いられる。触媒の添加量は、多すぎると、有機物が溶媒中で自己反応して重合などの副反応を引き起こすため、少量にすることが望ましい。望ましくは、溶液の体積に対して、３％以下がよい。
【００９９】
絶縁膜の表面を、電荷蓄積分子２５の溶液に浸す時間は、十分に反応する程度の時間であることが望ましく、具体的には１分間以上待つことが望ましい。
【０１００】
その後、使用した溶剤に浸して超音波洗浄機を使用してリンスする。この作業は、余計に物理吸着した有機物を洗い流すため、最低でも溶剤を新しいものに入れ替えて２回以上を行なうことが望ましい。
【０１０１】
次いでエタノールに浸して同様に、超音波洗浄機を使用してリンスする。
【０１０２】
その後、窒素のエアーガンや、スピンコーターなどによって、溶剤を除去し、乾燥させる。これにより、電荷蓄積分子２５で構成された電荷蓄積層１４がトンネル絶縁膜１２上に形成される。
【０１０３】
その後、例えば、ハフニウム酸化膜を電荷蓄積層１４上に堆積し、ブロック絶縁膜１６を形成する。
【０１０４】
ブロック絶縁膜１６は、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）やスパッタなどの成膜装置によって形成できる。成膜装置は、有機分子で形成された電荷蓄積層１４が分解されない低ダメージの成膜装置が望ましく、例えば、サーマル式のＡＬＤ装置が望ましい。成膜後の絶縁膜は、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ（ＲＴＡ）装置でアニールすると、膜中の原子密度が上がるため望ましい。
【０１０５】
その後、例えば、不純物がドープされた多結晶シリコン膜をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成して、制御ゲート電極１８を形成する。その後、積層した膜をパターニングすることで、ゲート電極構造が形成される。
【０１０６】
その後、例えば、制御ゲート電極１８をマスクにｐ型不純物をイオン注入して、ソース領域２０及びドレイン領域２２を形成する。このようにして、図１に示す不揮発性半導体記憶装置を製造することが可能となる。
【０１０７】
以上のように、本実施形態によれば、電荷蓄積層１４に分子式（１）の分子構造を有する電荷蓄積分子２５を用いることで、電荷保持特性に優れた不揮発性半導体記憶装置の実現が可能となる。
【０１０８】
（第２の実施形態）
本実施形態の不揮発性半導体記憶装置は、トンネル絶縁膜を備えず、電荷蓄積層が、トンネル絶縁膜の機能を備える点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
【０１０９】
図６は、本実施形態の不揮発性半導体記憶装置のメモリセル部の断面図である。
【０１１０】
メモリセルは、例えば、ｎ型不純物を含むｎ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上の電荷蓄積層１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
【０１１１】
本実施形態では、電荷蓄積層１４中の電荷蓄積分子２５がトンネル絶縁膜の機能を兼ね備える。本実施形態では、電荷蓄積分子２５が、半導体層１０に直接化学結合する。
【０１１２】
第１の実施形態同様、電荷蓄積分子２５は、メモリセルのデータとなる電荷を蓄積する機能を備える。
【０１１３】
そして、電荷蓄積分子２５のアルキル鎖部分により半導体層１０との絶縁性を保つ機能が発現される。電荷蓄積分子２５は、例えば、上記分子式（３）において、アルキル鎖部分の炭素数（ｎ）が６以上３０以下のアルキル鎖である。
【０１１４】
アルキル鎖の炭素数は６以上３０以下であり、１０以上２０以下であることがより望ましい。上記範囲を下回ると、絶縁耐性が劣化するおそれ、自己組織化単分子膜が形成しにくくなるおそれがあるからである。また、上記範囲を上回ると、膜厚が厚くなり微細化が難しくなるおそれがあるからである。
【０１１５】
本実施形態の不揮発性半導体装置の製造方法は、半導体層１０上に、分子式（３）の分子構造を有する電荷蓄積分子２５を含む電荷蓄積層１４を自己組織化により形成し、その電荷蓄積層１４上にブロック絶縁膜１６を形成し、上記ブロック絶縁膜１６上に制御ゲート電極１８を形成する。
【０１１６】
例えば、単結晶シリコンの半導体層（半導体基板）１０上に、電荷蓄積層１４を自己組織化により形成する。
【０１１７】
半導体層１０上に、直接、電荷蓄積層１４を形成する以外は、第１の実施形態と同様である。
【０１１８】
本実施形態によれば、酸化物等、無機物のトンネル絶縁膜にかえて、電荷蓄積層１４でトンネル絶縁膜の機能を実現する。したがって、メモリセル構造の物理膜厚を薄くすることが可能となる。よって、微細なメモリセルを備えた不揮発性半導体記憶装置が実現される。
【０１１９】
また、無機物のトンネル絶縁膜の形成が不要となることで、製造プロセスの簡略化を実現することが可能となる。
【０１２０】
なお、例えば、さらに有機分子層１４の電荷蓄積分子２５の制御ゲート電極１８側に、アルキル鎖等を設けることで有機分子層１４にブロック絶縁膜の機能を持たせ、酸化物等、無機物のブロック絶縁膜１６を省略する構成とすることも可能である。
【０１２１】
（第３の実施形態）
本実施形態の不揮発性半導体記憶装置は、トンネル絶縁膜と電荷蓄積層との間に導電層が形成されること以外は第１の実施形態と同様である。以下、第１の実施形態と重複する内容については、記述を省略する。
【０１２２】
図７は、本実施形態の不揮発性半導体記憶装置のメモリセル部の断面図である。
【０１２３】
メモリセルは、例えば、ｎ型不純物を含むｎ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上のトンネル絶縁膜１２、トンネル絶縁膜１２上の導電層３０、導電層３０上の電荷蓄積層１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
【０１２４】
導電層３０は、電荷蓄積層１４に蓄積される電荷を均一に分散させる機能を備える。したがって、電荷蓄積層１４内にばらつきのない一定な電荷の濃度分布を与え、安定した動作が実現される。また、電荷蓄積層１４に蓄積される電荷の読み出し、書き込み効率を向上させる機能を備える。
【０１２５】
導電層３０は、例えば、半導体膜、金属膜、あるいは、金属化合物膜である。例えば、不純物が導入されて導電性が付与された非晶質シリコンや多結晶シリコンを用いることが可能である。
【０１２６】
本実施形態の場合、導電層３０上に電荷蓄積分子２５を自己組織化により結合させる。この際、導電層３０がシリコンであれば、電荷蓄積分子２５のリンカーとなる化学修飾基Ｘはチオール基であることが、結合を容易にさせる観点から望ましい。
【０１２７】
本実施形態の不揮発性半導体記憶装置の製造方法は、半導体層１０上にトンネル絶縁膜１２を形成し、上記トンネル絶縁膜１２上に導電層３０を形成し、上記導電層３０上に、分子式（１）の分子構造を有する電荷蓄積分子２５を含む電荷蓄積層１４を形成し、上記電荷蓄積層１４上にブロック絶縁膜１６をＡＬＤ法により形成し、上記ブロック絶縁膜１６上に制御ゲート電極１８を形成する。
【０１２８】
導電層３０は、例えば、ＣＶＤ法、ＡＬＤ法、または、スパッタ法等によってトンネル絶縁膜１２上に形成される。そして、導電層３０上に電荷蓄積層１４を形成する。
【０１２９】
半導体層１０上にトンネル絶縁膜１２を形成し、導電層３０上に、電荷蓄積層１４を形成する以外は、第１の実施形態と同様である。
【０１３０】
本実施形態によれば、動作が安定し、読み出し、書き込み特性に優れた不揮発性半導体記憶装置が実現される。
【０１３１】
（第４の実施形態）
本実施形態の不揮発性半導体記憶装置は、メモリセルのトランジスタが電子をキャリアとするｎ型トランジスタであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【０１３２】
図８は、本実施形態の不揮発性半導体記憶装置のメモリセル部の断面図である。
【０１３３】
メモリセルは、例えば、ｐ型不純物を含む単結晶のｐ型シリコンの半導体層１０上に形成される。そして、シリコン半導体層１０上のトンネル絶縁膜１２、トンネル絶縁膜１２上の電荷蓄積層１４、電荷蓄積層１４上のブロック絶縁膜１６、ブロック絶縁膜１６上の制御ゲート電極１８を備えている。制御ゲート電極１８の両側の半導体層１０中には、ソース領域２０、ドレイン領域２２が形成される。半導体層１０中の制御ゲート電極１８下の領域はチャネル領域２４となる。チャネル領域２４は、ソース領域２０とドレイン領域２２とに挟まれる。
【０１３４】
ソース領域２０とドレイン領域２２は、例えば、ｎ型不純物を含むｎ型拡散層で形成されている。
【０１３５】
本実施形態のメモリセルの書き込み動作時には、制御ゲート電極１８と半導体層１０間に制御ゲート電極１８が相対的に正の電圧となるように電圧を印加し、電荷蓄積層１４に負電荷を蓄積する。制御ゲート電極１８が相対的に正の電圧となると、チャネル領域２４には、反転層が形成され電子が蓄積する。この電子がトンネル絶縁膜１２中を移動して電荷蓄積層１４の電荷蓄積分子に蓄積される。
【０１３６】
この状態では、メモリセルのトランジスタの閾値が、電子が蓄積されていない状態に比較して高くなる。すなわち、トランジスタがオンしにくい状態となっている。この状態が、データ“０”が書き込まれた状態となる。
【０１３７】
データの消去動作時には、制御ゲート電極１８と半導体層１０間に制御ゲート電極１８が相対的に負の電圧となるように電圧を印加する。制御ゲート電極１８と半導体層１０間の電界により、電荷蓄積層１４に蓄積されていた電子がトンネル絶縁膜１２中を移動して半導体層１０へと引き抜かれる。
【０１３８】
この状態では、メモリセルのトランジスタの閾値が、データ“０”の状態に比較して低くなる。すなわち、トランジスタがオンしやすい状態となっている。この状態が、データ“１”となる。
【０１３９】
データの読み出し時には、ソース領域２０とドレイン領域２２間に電圧を印加する。例えば、電子が蓄積されているデータ“０”の状態のときは、トランジスタの閾値が高いため、チャネル領域２４に反転層は形成されず、ソース・ドレイン間に電流が流れない。
【０１４０】
一方、消去状態、すなわち、電荷が蓄積されていないデータ“１”の状態では、トランジスタの閾値が低いため、チャネル領域２４に反転層が形成され、ソース・ドレイン間に電流が流れる。このように、トランジスタの電流量を検知することにより、データ“０”であるかデータ“１”であるかを読み出すことが可能となる。
【０１４１】
なお、データの書き込み動作を行った後、書き込みが十分に行われたか否かを確認するデータのベリファイ動作時には、読み出し動作時と同様の動作を行う。ソース領域２０とドレイン領域２２間に電圧を印加し、所望の電流が流れない場合には、再度データの書き込み動作を行う。
【０１４２】
以上のように、本実施形態のメモリセルの書き込み、消去、読み出し動作が行われ、不揮発性半導体記憶装置として機能する。
【０１４３】
本実施形態においても、第１の実施形態同様、電荷蓄積層１４に分子式（１）の分子構造を有する電荷蓄積分子２５を用いることで、電荷保持特性優れた不揮発性半導体記憶装置の実現が可能となる。
【０１４４】
（第５の実施形態）
本実施形態の不揮発性半導体記憶装置は、絶縁層と制御ゲート電極とが交互に積層される積層体と、複数の制御ゲート電極に対向して設けられる半導体層と、半導体層と制御ゲート電極との間に設けられ、上記分子式（１）で記述される分子構造を含む有機分子を有する有機分子層と、を備える。
【０１４５】
本実施形態の不揮発性半導体記憶装置は、３次元構造の装置である点で、第１の実施形態と異なっているが、第１の実施形態と重複する内容については記述を省略する。
【０１４６】
図９は、本実施形態の不揮発性半導体記憶装置の３次元概念図である。図１０は、図９のＸＹ断面図である。図１１は、図９のＸＺ断面図である。
【０１４７】
本実施形態の不揮発性半導体記憶装置は、例えば、シリコンの基板５０上に、絶縁層４４と制御ゲート電極１８が交互に複数積層される積層体６０を備えている。
【０１４８】
そして、例えば、積層体６０の上面から最下層の制御ゲート電極層１８まで貫通する孔が設けられる。そして、その孔の側面にブロック絶縁膜１６が設けられ、ブロック絶縁膜１６の内面に電荷蓄積層１４が設けられる。
【０１４９】
さらに、電荷蓄積層１４の内面にトンネル絶縁膜１２が設けられる。また、トンネル絶縁膜１２の内面に、柱状の半導体層１０が形成されている。なお、半導体層１０は必ずしも柱状でなくとも、例えば膜状であってもかまわない。
【０１５０】
いいかえれば、複数の制御ゲート電極１８に対向して設けられる半導体層１０が設けられている。そして、半導体層１０と制御ゲート電極１８との間に、トンネル絶縁膜１２、電荷蓄積層１４、ブロック絶縁膜１６が設けられる。
【０１５１】
図９、図１１中、破線で囲まれる領域が１つのメモリセルである。メモリセルの構造としては、半導体層１０と制御ゲート電極１８の間に、トンネル絶縁膜１２、電荷蓄積層１４、ブロック絶縁膜１６が形成される構造となっている。
【０１５２】
電荷蓄積層１４中の電荷蓄積分子２５は、分子式（１）中のＹａを介して、半導体層１０側あるいは制御ゲート電極１８側のいずれに化学結合してもかまわない。例えば、電荷蓄積分子２５がリンカーによって、トンネル絶縁膜１２に化学結合する構成とすることも可能である。また、例えば、電荷蓄積分子２５がリンカーによって、ブロック絶縁膜１４に化学結合する構成とすることも可能である。
【０１５３】
なお、本実施形態の３次元構造は、公知の３次元構造の不揮発性半導体記憶装置の製造方法を適用することで製造可能である。
【０１５４】
本実施形態の不揮発性半導体記憶装置は、電荷蓄積層１４に分子式（１）の分子構造を有する電荷蓄積分子２５を用いることで、電荷保持特性が向上する。さらに、本実施形態によれば、メモリセルを３次元化することにより、メモリセルの集積度があがり、第１ないし第４の実施形態よりもさらに集積度の高い不揮発性半導体記憶装置を実現することが可能となる。
【実施例】
【０１５５】
以下、実施例について説明する。
【０１５６】
（実施例１）
以下の方法で４端子のトランジスタ素子を作製した。
【０１５７】
ｐ型のシリコン基板をフォトレジストでパターニングし、リンのイオンインプランテーションを行ない、ｎ型のチャネル領域を形成した。次に、熱酸化炉でチャネル領域上に酸化シリコンのトンネル絶縁膜を成膜した。酸化シリコンの膜厚は、膜厚測定の結果から、５ｎｍ程度であった。
【０１５８】
トンネル絶縁膜を形成した基板は、ＵＶ洗浄機で１０分間、成膜した酸化シリコン膜の表面を照らし、洗浄した。洗浄した基板は、上記分子例１の分子構造を有する分子を１ｍＭの濃度で脱水トルエンに溶かした溶液に浸し、トリフルオロ酢酸を３％の濃度で添加して一昼夜放置した。
【０１５９】
その後、溶液から基板を出し、純粋なトルエンの中に移し、１分間、超音波洗浄機で刺激を与えながらリンスを行なった。なお、このトルエンによるリンス作業はトルエンを新しいものに置換し、計２回行なった。さらに、トルエンでリンスした基板を、純粋なエタノールの中に移し、１分間、超音波洗浄機で刺激を与えながらリンスを行ない、エアーダスターを用いた乾燥させて、上記分子例１の材料からなる電荷蓄積単分子膜を基板上に形成した。
【０１６０】
次に、その基板をサーマル式のＡｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ（ＡＬＤ）装置に導入し、電荷蓄積単分子膜上に、１５０℃で酸化ハフニウムのブロック絶縁膜を成膜した。酸化ハフニウムのブロック絶縁膜の膜厚を２０ｎｍ程度形成した。
【０１６１】
次に、Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ（ＲＴＡ）装置に導入し、３００℃で３０分間、３％のＨ２が混入したＮ２ガス雰囲気下でアニールしてから、酸化ハフニウム上に電子ビーム（ＥＢ）蒸着装置でニッケルを１００ｎｍ程度積層した。蒸着したニッケル膜は、フォトレジストでパターニングして、チャネル領域だけを残してゲート電極とした。
【０１６２】
次に、チャネル領域につながるソース・ドレイン部をフォトレジストでパターニングして、バッファードフッ酸でウエットエッチングして、シリコン表面を出して、その表面にアルミニウムを１００ｎｍ程度蒸着して、ソース・ドレイン電極とした。また、基板の裏面をフッ酸でウエットエッチングして洗浄し、アルミニウムを２００ｎｍ程度蒸着して、基板電極とし、ゲート、ソース、ドレイン、基板の４端子からなるトランジスタ素子を作製した。
【０１６３】
（実施例２）
酸化ハフニウムのブロック膜の膜厚を１０ｎｍ程度とすること以外は、実施例１と同様の方法で、トランジスタ素子を作製した。
【０１６４】
（比較例１）
上記比較分子例の分子構造を有する分子を用いること以外は、実施例１と同様の方法で、トランジスタ素子を作製した。
【０１６５】
（比較例２）
上記比較分子例の分子構造を有する分子を用いること以外は、実施例２と同様の方法で、トランジスタ素子を作製した。
【０１６６】
実施例１と比較例２のトランジスタ素子のゲート電極に、−２０Ｖの電圧を１００ｍｓの時間かけて書き込みを行ない、それによって生じた閾値電圧シフトを読み出し、経過時間に対して追跡した。なお、読み出しはソース・ドレイン電圧を０．１Ｖ一定にかけて、ゲート電圧を−３Ｖ〜３Ｖの間でかけて得られるドレイン電流を読み取ることで行ない、ドレイン電流が１×１０−７Ａ流れたときの電圧を閾値電圧とした。
【０１６７】
図１２は、実施例１と比較例１の電荷保持特性を示す図である。閾値電圧シフトの経時変化を示す。
【０１６８】
図１２で得られた閾値電圧シフトの経過時間変化を一次対数近似して、初期の閾値電圧シフトの値の５％減衰するときの経過時間を算出したところ、実施例１は９０１４年程度、比較例１は１３．７年程度となり、実施例１の電荷保持時間の方が長く、優れていることが分かった。
【０１６９】
実施例２と比較例２のトランジスタ素子のゲート電極に、−１５Ｖの電圧を１００ｍｓの時間かけて書き込みを行ない、それによって生じた閾値電圧シフトを読み出し、経過時間に対して追跡した。なお、読み出しは同様に、ソース・ドレイン電圧を０．１Ｖ一定にかけて、ゲート電圧を−２Ｖ〜３Ｖの間でかけて得られるドレイン電流を読み取ることで行ない、ドレイン電流が１×１０−７Ａ流れたときの電圧を閾値電圧とした。
【０１７０】
図１３は、実施例２と比較例２の電荷保持特性を示す図である。閾値電圧シフトの経時変化を示す。
【０１７１】
図１３で得られた閾値電圧シフトの経過時間変化を一次対数近似して、初期の閾値電圧シフトの値の５％減衰するときの経過時間を算出したところ、実施例２は１４６年程度、比較例２は５７．１分程度となり、実施例２の電荷保持時間の方が明らかに長く、優れていることが分かった。図１３の結果より、ブロック膜厚を１０ｎｍと薄くしても本発明の電荷蓄積単分子膜を用いれば、１０年以上の電荷保持時間が得られ、その工業的価値は絶大である。
【０１７２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１７３】
１０      半導体層
１２      トンネル絶縁膜
１４      有機分子層（電荷蓄積層）
１６      ブロック絶縁膜
１８      制御ゲート電極
２５      有機分子（電荷蓄積分子）
４４      絶縁層
６０      積層体
【図１】
2015177128.tif 000011
【図２】
2015177128.tif 000012
【図３】
2015177128.tif 000013
【図４】
2015177128.tif 000014
【図５】
2015177128.tif 000015
【図６】
2015177128.tif 000016
【図７】
2015177128.tif 000017
【図８】
2015177128.tif 000018
【図９】
2015177128.tif 000019
【図１０】
2015177128.tif 000020
【図１１】
2015177128.tif 000021
【図１２】
2015177128.tif 000022
【図１３】
2015177128.tif 000023