(57)【要約】【課題】電池が出力可能な最大電力量を精度良く算出することが可能な半導体装置を提供すること。【解決手段】一実施の形態によれば、組電池１１の出力電圧Ｖｂａｔと、組電池１１と内部回路２０との間の電力供給経路上の電圧と、を測定する電圧測定部１０６と、組電池１１の放電電流Ｉｄを測定する電流測定部１０４と、大電流測定モードにおいて測定された放電電流値Ｉｂを最大電流Ｉｍａｘと仮定して、通常測定モードにおける出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔを算出し、算出された出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔと、大電流測定モードにおいて測定された電力供給経路上の電圧Ｖｆ１と、に基づいて、大電流測定モードにおいて組電池１１が出力可能な最大電力量Ｐｍａｘを算出するデータ処理制御部１００と、を備える。【選択図】図１
2015094742.tif 000002
【特許請求の範囲】
【請求項１】
電池の出力電圧と、前記電池と当該電池の電力が供給される内部回路との間の電力供給経路上の電圧と、を測定する電圧測定部と、
前記電池の放電電流を測定する電流測定部と、
大電流測定モードにおいて測定された前記放電電流を、前記大電流測定モードにおいて前記電池が出力可能な最大電流と仮定して、通常測定モードにおける前記出力電圧の理論値を算出し、算出された前記出力電圧の理論値と、前記大電流測定モードにおいて測定された前記電力供給経路上の電圧と、に基づいて、前記大電流測定モードにおいて前記電池が出力可能な最大電力量を算出する、制御部と、を備えた半導体装置。
【請求項２】
前記制御部は、算出された前記出力電圧の理論値と、前記大電流測定モードにおいて測定された前記電力供給経路上の電圧と、から前記通常測定モードにおける前記出力電圧の実際値を算出し、算出された前記出力電圧の実際値に基づいて、前記大電流測定モードにおいて前記電池が出力可能な最大電力量を算出する、請求項１に記載の半導体装置。
【請求項３】
前記電力供給経路上に設けられ、前記電池の電力を前記内部回路に供給するか否かを制御するトランジスタをさらに備え、
前記電圧測定部は、前記トランジスタの出力電圧を前記電力供給経路上の電圧として測定する、請求項１に記載の半導体装置。
【請求項４】
前記電圧測定部は、前記電力供給経路上に設けられた前記半導体装置の外部端子の電圧を、前記電力供給経路上の電圧として測定する、請求項１に記載の半導体装置。
【請求項５】
前記電圧測定部は、前記内部回路に印加される電圧を前記電力供給経路上の電圧として測定する、請求項１に記載の半導体装置。
【請求項６】
前記制御部は、前記放電電流が閾値電流以下の場合には、測定モードを前記通常測定モードに設定し、前記放電電流が前記閾値電流を超える場合には、測定モードを前記大電流測定モードに設定する、請求項１に記載の半導体装置。
【請求項７】
請求項１に記載の半導体装置と、
前記電池と、を備えた、電池パック。
【請求項８】
請求項１に記載の半導体装置と、前記電池と、を有する電池パックと、
前記電池からの給電によって駆動される前記内部回路と、を備えた、携帯端末。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、電池パック及び携帯端末に関する。
【背景技術】
【０００２】
ノートパソコン等の携帯端末に搭載される内部回路内のＣＰＵ(Central Processing Unit)には、消費電力、演算性能及び信頼性（寿命）のバランスをとるために、可変周波数機能を有するものがある。ここで、可変周波数機能とは、通常時には、ＣＰＵのクロック周波数を低く設定（通常クロック動作）することで消費電力の増大を抑制するとともにＣＰＵの温度を低く保って信頼性の低下を抑制し、アプリケーションからのリソース要求が増加した時には、ＣＰＵのクロック周波数を高く設定（高速クロック動作）することにより演算性能を向上させるものである。
【０００３】
このＣＰＵがバッテリ（複数の二次電池セルを組み合わせた組電池）からの電力によって駆動されている場合、高速クロック動作期間や高速クロック動作時のクロック周波数は、バッテリが出力可能な電力量に基づいて決定される。例えば、このＣＰＵは、高速クロック動作時のクロック周波数として、通常クロック動作時のクロック周波数よりも高い複数のクロック周波数を選択可能に構成されており、そのときにバッテリが出力可能な電力量に基づいて、最適なクロック周波数が選択される。
【０００４】
一方、ノートパソコン等の携帯端末に搭載されるバッテリの状態は、バッテリと共に電池パックに搭載された電池監視システムによって監視される。電池監視システムは、一般に、電池制御ＩＣ（ＦＧＩＣ：Ｆｕｅｌ  Ｇａｕｇｅ  ＩＣ）、電池の充放電電流を電圧情報として検出するためのセンス抵抗、充電制御用のＭＯＳトランジスタ、放電制御用のＭＯＳトランジスタ、及び、サーミスタやヒューズ等の保護回路を含んで構成される。電池制御ＩＣは、例えばマイクロコントローラを含んで構成され、バッテリの残量管理機能や充電制御用／放電制御用ＭＯＳトランジスタの制御機能、バッテリの保護機能等を実現する。例えば、電池制御ＩＣは、バッテリの充放電電流及び電池電圧の検出結果に基づいて電池の状態を示す情報を生成し、携帯端末の内部回路に通知する。電池の状態を示す情報としては、例えば、満充電容量ＦＣＣ（Ｆｕｌｌ  Ｃｈａｒｇｅ  Ｃａｐａｃｉｔｙ）、電池の残容量ＲＣ（Ｒｅｍａｉｎｉｎｇ  Ｃａｐａｃｉｔｙ）、及び、電池の充電状態ＳＯＣ（Ｓｔａｔｅ  Ｏｆ  Ｃｈａｒｇｅ）等がある。関連する技術が、特許文献１乃至３に開示されている。
【０００５】
電池制御ＩＣは、前述の電池状態を示す情報に加え、バッテリから内部回路に供給可能な最大電力量の情報を、バッテリの放電電流及び電池電圧の測定結果に基づいて生成する。最大電力量の情報は、ノートパソコンのＰＣシステム（内部回路）に随時（例えば１秒に１回）通知され、高速クロック動作の期間や高速クロック動作時のクロック周波数を決定するのに利用される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−３４０１６号公報
【特許文献２】特開２００３−７９０５９号公報
【特許文献３】特開２００１−５１０２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
可変周波数機能を有するＣＰＵが最適なクロック周波数で最適な期間の高速クロック動作を行うには、より正確な最大電力量の情報が必要である。最大電力量は、例えば、ＰＣシステムに印加される電源電圧がＰＣシステムの動作を保証する最低動作電圧を下回らない範囲においてバッテリが出力可能な最大電流と、最低動作電圧と、に基づいて算出される。
【０００８】
一般的に、動作モードの切り替わりに応じてバッテリの放電電流が変化すると、バッテリの内部抵抗が変化するため、バッテリの出力電圧も変化する。それにより、ＰＣシステムに印加される電源電圧も変化する。そのため、正確な最大電力量を得るためには、各クロック動作モードにおけるバッテリの放電電流及び電池電圧を測定し、その測定結果からバッテリの内部抵抗を推定したうえで、最大電力量を算出する必要がある。
【０００９】
さらに、電池制御ＩＣは、バッテリとＰＣシステムとの間の電力供給経路上の抵抗成分が電圧変化や温度変化等により変化しても、精度の高い最大電力量を算出することが求められている。なお、特許文献１乃至３に開示された構成は、そもそも、不意に生じる短時間の大電流と電池電圧の測定を測定することについて全く考慮されていない。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
一実施の形態によれば、半導体装置は、大電流測定モードにおいて測定された電池の放電電流を、大電流測定モードにおいて前記電池が出力可能な最大電流と仮定して、通常測定モードにおける前記電池の出力電圧の理論値を算出し、算出された前記出力電圧の理論値と、前記大電流測定モードにおいて測定された電力供給経路上の電圧と、に基づいて、前記大電流測定モードにおいて前記電池が出力可能な最大電力量を算出する、制御部を備える。
【発明の効果】
【００１１】
前記一実施の形態によれば、バッテリが出力可能な最大電力量を精度良く算出することが可能な半導体装置、電池パック及び携帯端末を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１にかかる電池制御ＩＣを有する電池パックを搭載した携帯端末を示すブロック図である。
【図２】電流検出部１０５の具体的構成例を示す図である。
【図３】電流検出部１０５の動作を示すタイミングチャートである。
【図４】電流検出部１０５のその他の具体的構成例を示す図である。
【図５】実施の形態１にかかる電池制御ＩＣによる最大電力量Ｐｍａｘの算出方法を説明するための図である。
【図６】実施の形態１にかかる電池制御ＩＣによる最大電力量Ｐｍａｘの算出処理の流れを示すフローチャートである。
【図７】実施の形態１にかかる電池制御ＩＣの動作を示すタイミングチャートである。
【図８】実施の形態２にかかる電池制御ＩＣを有する電池パックを搭載した携帯端末を示すブロック図である。
【図９】実施の形態２にかかる電池制御ＩＣによる最大電力量Ｐｍａｘの算出処理の流れを示すフローチャートである。
【図１０】実施の形態３にかかる電池制御ＩＣを有する電池パックを搭載した携帯端末を示すブロック図である。
【図１１】実施の形態３にかかる電池制御ＩＣによる最大電力量Ｐｍａｘの算出処理の流れを示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１５】
さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００１６】
＜実施の形態１＞
図１は、実施の形態１にかかる電池制御ＩＣ（半導体装置）を有する電池パックを搭載した携帯端末を示すブロック図である。
【００１７】
図１に示す携帯端末２００は、システムボード（ＢＤ＿ＳＹＳ）２と、電池パック（ＰＡＣ＿ＢＡＴ）１と、を備える。携帯端末２００は、例えば、ノートパソコンである。
【００１８】
システムボード２は、ノートパソコン等の携帯端末の機能を実現するための内部回路（ＳＹＳ）２０と、複数の外部端子と、を備える。図１には、システムボード２の複数の外部端子として、外部電源（例えばＡＣアダプタ）ＶＩＮ＿ＥＸから外部電力の供給を受ける外部電源端子Ｐ１と、電池パック１と接続される高電位側電源端子Ｐ２及び低電位側電源端子Ｐ３と、電池パック１と通信を行うための入出力端子ＰＩＯと、が代表的に示されている。システムボード２を構成するこれらの構成要素は、プリント基板等の実装基板上に形成されている。
【００１９】
内部回路２０は、高電位側電源端子Ｐ２及び低電位側電源端子Ｐ３を介して電池パック１から供給された電力により駆動される。高電位側電源端子Ｐ２と内部回路２０とを接続する信号線には、配線抵抗や外部端子の接触抵抗等の寄生抵抗成分（以下、寄生抵抗Ｒｓｙｓと称す）が含まれる。また、内部回路２０は、外部電源ＶＩＮ＿ＥＸが外部電源端子Ｐ１に接続された場合には、外部電源ＶＩＮ＿ＥＸからダイオード２１を介して供給された外部電力と、電池パック１から供給された電力と、の双方によって駆動される。これは、軽量化、低消費電力化、及び、低コスト化のために、外部電源ＶＩＮ＿ＥＸの最大電力を高速クロック動作時に必要な最大電力よりも小さく設計しているからである。なお、外部電源ＶＩＮ＿ＥＸから供給された外部電力は、内部回路２０に供給されるだけでなく、必要に応じて電池パック１に供給されて組電池１１の充電に利用される。
【００２０】
内部回路２０は、例えば、ＣＰＵ（ＧＰＵを含む）２２、大容量のＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）２３、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）２４等の複数の半導体部品により構成されている。
【００２１】
ＣＰＵ２２は、前述した可変周波数機能を備える。即ち、ＣＰＵ２２は、クロック周波数ｆ１で動作する通常クロック動作モードと、クロック周波数ｆ１よりも高いクロック周波数ｆ２で動作する高速クロック動作モードと、が切り替え可能に構成されている。例えば、内部回路２０は、通常時には、通常クロック動作モードに設定することで消費電力の増大を抑制するとともにＣＰＵ２２の温度を低く保って信頼性の低下を抑制する。一方、アプリケーションからのリソース要求が増加した時には、内部回路２０は、高速クロック動作モードに設定することで演算性能を向上させる。ただし、ＣＰＵ２２のクロック周波数を長時間高くすると、消費電力が増大したり、ＣＰＵ２２のチップ温度が上昇して信頼性が低下したりするため、クロック周波数を高くする期間は例えば１０ｍｓ程度に短く設定される。なお、ＣＰＵ２２を連続して高速クロック動作モードで動作させたい場合には、高速クロック動作モードでの動作期間が１０ｍｓを経過したら一旦通常クロック動作モードに戻し、その後ＣＰＵ２２のチップ温度が安全な範囲まで下がったことを確認してから、再び高速クロック動作モードに移行させる、というような制御が行われる。
【００２２】
高速クロック動作モードでＣＰＵ２２が動作する期間や高速クロック動作モード時のクロック周波数ｆ２は、組電池１１から内部回路２０に供給可能な最大電力量Ｐｍａｘに基づいて決定される。例えば、ＣＰＵ２２は、高速クロック動作モード時のクロック周波数ｆ２として、通常クロック動作モード時のクロック周波数ｆ１よりも高い複数のクロック周波数ｆ２＿１〜ｆ２＿ｎ（ｎは２以上の整数）を選択可能に構成されている。高速クロック動作モードへの移行時には、電池パック１から通知された最大電力量Ｐｍａｘに基づいてクロック周波数ｆ２＿１〜ｆ２＿ｎの中から最適なクロック周波数が選択され、選択されたクロック周波数のクロック信号ＣＬＫがＣＰＵ２２に供給される。例えば、最大電力量Ｐｍａｘが大きい場合には、高いクロック周波数が選択され、最大電力量Ｐｍａｘが小さい場合には、低めのクロック周波数が選択される。なお、最大電力量Ｐｍａｘの詳細については後述する。
【００２３】
電池パック１は、組電池（電池；バッテリ）１１と、電池制御ＩＣ１０と、充電制御用トランジスタＭＮＣと、放電制御用トランジスタＭＮＤと、センス抵抗Ｒｓと、複数の外部端子と、を備える。図１には、電池パック１の複数の外部端子として、組電池１１の高電位側電源端子ＰＢ１及び低電位側電源端子ＰＢ２と、システムボード２と通信を行うための入出力端子ＰＢＩＯと、が代表的に示されている。
【００２４】
高電位側電源端子ＰＢ１及び低電位側電源端子ＰＢ２は、組電池１１を電気的に外部装置（システムボード２上の内部回路２０）と接続するための端子である。高電位側電源端子ＰＢ１は、システムボード２上の高電位側電源端子Ｐ２と接続され、低電位側電源端子ＰＢ２は、システムボード２上の低電位側電源端子Ｐ３と接続される。
【００２５】
組電池１１は、高電位側電源端子ＰＢ１と低電位側電源端子ＰＢ２との間に設けられている。組電池１１では、例えば、充放電可能な複数の単電池セルＣｅｌｌ１〜ＣｅｌｌＭ（Ｍは２以上の整数）が直列接続されている。特に制限されないが、単電池セルＣｅｌｌ１〜ＣｅｌｌＭは、リチウムイオン二次電池である。直列接続される単電池セルの個数を増やすことで組電池１１を高電圧化することができる。また、直列接続される単電池セル群を複数並列接続することで組電池１１を大容量化することができる。なお、図１の例では、組電池１１が複数の単電池セルにより構成されているが、システムボード２の消費電力が小さい場合には、組電池１１は一つの単電池セルのみよって構成されてもよい。組電池１１は、正側電極（ノードＮＤ２）に出力電圧Ｖｂａｔを生成する。
【００２６】
充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤは、電池制御ＩＣ１０から出力された制御信号に基づいてオンオフ制御される。充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤは、大電流出力が可能なトランジスタであり、例えばＩＧＢＴやパワーＭＯＳトランジスタ等である。図１の例では、充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤが何れもＮチャネル型のパワーＭＯＳトランジスタにより構成されている。充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤは、それぞれのドレイン電極（ボディダイオードのカソード側）が対向するように、高電位側電源端子ＰＢ１とノードＮＤ２との間に直列に設けられている。充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤは、組電池１１と外部装置（システムボード２）との間の電気的な接続と遮断を可能にする。例えば、充電制御用トランジスタＭＮＣをオンさせることにより組電池１１の充電を可能にする。このとき、放電制御用トランジスタはオンしていても良いし、オフしていても良い。放電制御用トランジスタＭＮＤがオフしている場合には、外部電源ＶＩＮ＿ＥＸから、システムボード２のダイオード２１、放電制御用トランジスタＭＮＤのボディダイオードＤＭＤ、及び、充電制御用トランジスタＭＮＣを介して、組電池１１に充電電流が供給される。また、放電制御用トランジスタＭＮＤをオンさせることにより組電池１１の放電を可能にする。このとき、充電制御用トランジスタＭＮＣはオンしていても良いし、オフしていても良い。充電制御用トランジスタＭＮＣがオフしている場合には、組電池１１から、充電制御用トランジスタＭＮＣのボディダイオードＤＭＣ、及び、放電制御用トランジスタＭＮＤを介して、内部回路２０に放電電流Ｉｄが供給される。
【００２７】
電池パック１の高電位側電源端子ＰＢ１と組電池１１の正側電極（ノードＮＤ２）とを接続する信号線には、配線抵抗や外部端子の接触抵抗等の寄生抵抗成分（以下、寄生抵抗Ｒｂａｔと称す）が含まれる。
【００２８】
センス抵抗Ｒｓは、組電池１１に出入りする電流（充電電流及び放電電流）を電圧として検知する。例えば、センス抵抗Ｒｓは、組電池１１の負側電極（ノードＮＤｓｎ）と、電池パック１の低電位側電源端子ＰＢ２（ノードＮＤｓｐ）と、の間に設けられている。センス抵抗Ｒｓの両端の電圧は、充電電流又は放電電流の情報として検知され、電池制御ＩＣ１０に入力される。
【００２９】
電池制御ＩＣ１０は、組電池１１の状態を監視するとともに、組電池１１の充電及び放電の実行と停止を制御する。特に制限されないが、電池制御ＩＣ１０は、公知のＣＭＯＳ集積回路の製造技術を用いて半導体基板に形成された、ワンチップのマイクロコントローラである。
【００３０】
例えば、電池制御ＩＣ１０は、通常クロック動作モードにおける組電池１１の放電電流値Ｉａ及び出力電圧値Ｖａ、及び、高速クロック動作モードにおける組電池１１の放電電流値Ｉｂ及び出力電圧値Ｖｂを測定し、それらの測定結果から組電池１１の内部抵抗ＲＣＥＬＬを推定する機能を有する。また、電池制御ＩＣ１０は、推定された内部抵抗ＲＣＥＬＬに基づいて組電池１１が内部回路２０に出力可能な最大電流Ｉｍａｘを算出し、最大電流Ｉｍａｘと最低動作電圧Ｖｍｉｎと基づいて最大電力量Ｐｍａｘを算出する機能を有する。また、電池制御ＩＣ１０は、放電電流値Ｉｂを最大電流Ｉｍａｘと仮定して出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔを算出し、理論値Ｖａ＿ｓｅｔと電力供給経路上の電圧Ｖｆ１とから出力電圧値Ｖａの実際値（実際の値）Ｖａ＿ｒｅａｌを算出し、出力電圧値Ｖａの実際値Ｖａ＿ｒｅａｌに基づいて最大電力量Ｐｍａｘを補正する機能を有する。その他、電池制御ＩＣ１０は、組電池１１の放電電流Ｉｄを監視することによりＣＰＵ２２の動作モードを判定する機能をさらに有してもよい。以下、電池制御ＩＣ１０の構成を詳細に説明する。
【００３１】
電池制御ＩＣ１０は、データ処理制御部（制御部）１００と、ゲート制御部（ＧＡＴＥ＿ＣＮＴ）１０３と、選択部（ＳＥＬ）１０７と、電圧測定部（Ｖ＿ＭＥＳ）１０６と、電流測定部（Ｉ＿ＭＥＳ）１０４と、モード判定部（Ｉ＿ＳＥＮ）１０５と、を備える。
【００３２】
選択部１０７は、データ処理制御部１００からの指示に応じて電圧の測定対象を選択する。例えば、選択部１０７は、単電池セルＣｅｌｌ１〜ＣｅｌｌＭのそれぞれの出力電圧を順番に一つずつ選択し電圧ＶＳＥＬとして出力する。
【００３３】
電圧測定部１０６は、選択部１０７から出力される電圧ＶＳＥＬを測定する。例えば、電圧測定部１０６は、Ａ／Ｄ変換器１０６１を備える。Ａ／Ｄ変換器１０６１は、選択部１０７から出力される電圧ＶＳＥＬを所定のサイクル（例えば８ｍｓ）でデジタル値に変換することにより、各単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧を測定する。Ａ／Ｄ変換器１０６１は、例えば、ΔΣ方式のＡ／Ｄ変換回路である。
【００３４】
また、電圧測定部１０６は、単電池セルＣｅｌｌ１〜ＣｅｌｌＭのそれぞれの出力電圧の測定値に基づいて、組電池１１の出力電圧Ｖｂａｔを算出する。例えば、電圧測定部１０６は、直列接続される単電池セルＣｅｌｌ１〜ＣｅｌｌＭのそれぞれの出力電圧を加算することにより、組電池１１の出力電圧Ｖｂａｔを算出する。電圧測定部１０６の測定結果は、レジスタ部１０２内の所定のレジスタに格納される。なお、レジスタ部１０２へのデータの格納は、電圧測定部１０６が直接アクセスして行っても良いし、演算部１０１を介して行っても良い。
【００３５】
さらに、電圧測定部１０６は、組電池１１の正側電極（ノードＮＤ２）と内部回路２０の高電位側の電源供給端子（ノードＮＤ１）との間の電力供給経路上のノードＮＤ３の電圧Ｖｆ１を測定する。より具体的には、電圧測定部１０６は、寄生抵抗Ｒｂａｔと、放電制御用トランジスタＭＮＤ及び充電制御用トランジスタＭＮＣと、の間のノードＮＤ３の電圧Ｖｆ１を測定する。換言すると、電圧測定部１０６は、放電制御用トランジスタＭＮＤ及び充電制御用トランジスタＭＮＣの出力電圧Ｖｆ１を測定する。
【００３６】
電流測定部１０４は、組電池１１の充放電電流の測定を行う。例えば、電流測定部１０４は、Ａ／Ｄ変換器１０４１を備える。Ａ／Ｄ変換器１０４１は、センス抵抗Ｒｓの両端の電圧を所定のサイクルでデジタル値に変換することで、組電池１１の充放電電流の測定を行う。電流測定部１０４は、クーロンカウンタをさらに備える。クーロンカウンタは、充電電流及び放電電流の測定値を積分することで、充電・放電電荷量の情報を生成する。Ａ／Ｄ変換器１０４１は、例えば、ΔΣ方式のＡ／Ｄ変換回路である。電流測定部１０４の測定結果は、レジスタ部１０２内の所定のレジスタに格納される。なお、レジスタ部１０２へのデータの格納は、電流測定部１０４が直接アクセスして行っても良いし、演算部１０１を介して行っても良い。
【００３７】
ゲート制御部１０３は、データ処理制御部１００からの指示に応じて、充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤのオン・オフを制御するための制御信号を生成する。なお、図１に示されるように、ゲート制御部１０３が充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤを直接駆動する構成としても良いし、電池制御ＩＣ１０の外部にプリドライバ回路を設け、そのプリドライバ回路がゲート制御部１０３から出力された制御信号に基づいて充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤを駆動するように構成しても良い。
【００３８】
データ処理制御部１００は、電池制御ＩＣ１０における各機能部の統括的な制御を行うとともに、各種の演算を行う。また、データ処理制御部１００は、図示されない外部インターフェース回路を介して、システムボード２に設けられた内部回路２０との間でデータの送受信を行う。具体的には、データ処理制御部１００は、プログラムに従って演算及び制御を実行するＣＰＵと、前記プログラムが格納される不揮発性の記憶部（マスクＲＯＭやフラッシュメモリ等）と、演算結果等を格納するための揮発性の記憶部（ＲＡＭ）と、を少なくとも有するプログラム処理装置によって実現される。
【００３９】
図１には、データ処理制御部１００として、データ処理制御部１００による演算機能や制御機能を実現するための機能実現手段としての演算部（ＡＰＲ）１０１と、演算及び制御に用いられるプログラムや演算結果等が格納される複数のレジスタを備えたレジスタ部（ＲＥＧ）１０２と、が代表的に示されている。レジスタ部１０２には、センス抵抗Ｒｓの抵抗値、寄生抵抗Ｒｓｙｓ，Ｒｂａｔの抵抗値、充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤのそれぞれのオン抵抗、ボディダイオードＤＭＣ，ＤＭＤのそれぞれの順方向電圧、及び、最低動作電圧Ｖｍｉｎ等の各種パラメータが格納される。また、レジスタ部１０２には、前述したように電圧測定部１０６や電流測定部１０４による測定結果も格納される。
【００４０】
演算部１０１は、電流測定部１０４によって測定された充電電流値及び放電電流値と、電圧測定部１０６によって測定された単電池セルＣｅｌｌ１〜ＣｅｌｌＭの電圧と、に基づいて各種の演算を行うことにより、組電池１１の状態を示す情報を生成する。具体的には、演算部１０１は、組電池１１の状態を示す情報として、満充電容量ＦＣＣ、組電池１１の残容量ＲＣ、及び、組電池１１の充電状態ＳＯＣ等を生成するとともに、最大電力量Ｐｍａｘの情報を生成する。そして、演算部１０１は、組電池１１の状態を示す情報を、入出力端子ＰＢＩＯを介して、システムボード２内の内部回路２０に送信する。なお、演算部１０１が最大電力量Ｐｍａｘを内部回路２０に送信するタイミングは、内部回路２０からの要求に基づいて決定される。例えば、演算部１０１は、内部回路２０からの要求に基づき、１秒毎に最大電力量Ｐｍａｘの情報を送信する。最大電力量Ｐｍａｘの具体的な算出方法については後述する。
【００４１】
モード判定部１０５は、ＣＰＵ２２の動作モードが通常クロック動作モードか高速クロック動作モードかを判定する。モード判定部１０５は、例えば、放電電流Ｉｄが閾値電流Ｉｔｈ以下である場合、ＣＰＵ２２の動作モードを通常クロック動作モードと判定し、放電電流Ｉｄが閾値電流Ｉｔｈより大きい場合、ＣＰＵ２２の動作モードを高速クロック動作モードと判定する、電流検出部である。本実施の形態では、モード判定部１０５が電流検出部（以下、電流検出部１０５と称す）である場合を例に説明する。
【００４２】
（電流検出部１０５の具体的構成例）
図２は、電流検出部１０５の具体的構成の一例を電流検出部１０５Ａとして示す図である。なお、図２には、レジスタ部１０２、電流測定部１０４、電圧測定部１０６及びセンス抵抗Ｒｓも示されている。
【００４３】
図２に示す電流検出部１０５Ａは、差動増幅器（ＡＭＰ）１０５１と、コンパレータ（ＣＭＰ）１０５２と、出力信号生成部（ＤＬＹ）１０５３と、を備える。
【００４４】
差動増幅器１０５１は、電池制御ＩＣ１０の外部端子Ｐｓｐ、Ｐｓｎを介して入力された検出電圧（センス抵抗Ｒｓの両端の電圧）Ｖｓを増幅して電圧Ｖｓａとして出力する。例えば、差動増幅器１０５１の増幅率を１００倍とした場合、差動増幅器１０５１は、２ｍΩのセンス抵抗Ｒｓに流れた５００ｍＡの放電電流Ｉｄによって生じた１ｍＶの検出電圧Ｖｓを、１００ｍＶに増幅して電圧Ｖｓａとして出力する。
【００４５】
コンパレータ１０５２は、差動増幅器１０５１から出力された電圧Ｖｓａと、閾値電流Ｉｔｈに応じた閾値電圧Ｖｔｈと、を比較して比較結果ＶＣＭＰを出力する。例えば、コンパレータ１０５２は、電圧Ｖｓａが閾値電圧Ｖｔｈ以下の場合に比較結果ＶＣＭＰの信号レベルをローレベルにし、電圧Ｖｓａが閾値電圧Ｖｔｈより高い場合に比較結果ＶＣＭＰの信号レベルをハイレベルにする。閾値電流Ｉｔｈは、内部回路２０のＣＰＵ２２が高速クロック動作モードで動作しているか、通常クロック動作モードで動作しているかを判別するための基準値である。例えば、閾値電流Ｉｔｈは、ＣＰＵ２２が通常クロック動作モードで動作しているときの放電電流の想定値より大きく、かつ、ＣＰＵ２２が高速クロック動作モードで動作しているときの放電電流の想定値より小さい値に設定される。閾値電圧Ｖｔｈは、閾値電流Ｉｔｈに応じて設定された基準電圧である。出力信号生成部１０５３は、コンパレータ１０５２によって放電電流Ｉｄが閾値電流Ｉｔｈを超えたことが検出されたら、割り込み信号ＶＩＮＴを生成する。例えば、出力信号生成部１０５３は、放電電流Ｉｄが閾値電流Ｉｔｈを超えた状態が所定期間ＴＤ以上継続したら、割り込み信号ＶＩＮＴを生成する。
【００４６】
図３は、電流検出部１０５Ａの動作を示すタイミングチャートである。
【００４７】
まず、時刻ｔ０では、ＣＰＵ２２が通常クロック動作モードで動作している。このとき、放電電流Ｉｄは、閾値電流Ｉｔｈ以下を示している。また、このとき、コンパレータ１０５２の比較結果ＶＣＭＰはＬレベルを示している。そのため、出力信号生成部１０５３は割り込み信号ＶＩＮＴを生成しない。
【００４８】
次に、時刻ｔ１において、ノイズ等の影響で瞬間的に放電電流Ｉｄが閾値電流Ｉｔｈを超えると、コンパレータ１０５２の比較結果ＶＣＭＰはＬレベルからＨレベルに変化する。しかし、比較結果ＶＣＭＰがＨレベルを示す期間が所定期間ＴＤ以下であるため、出力信号生成部１０５３は割り込み信号ＶＩＮＴを生成しない。
【００４９】
次に、時刻ｔ２において、ＣＰＵ２２の動作モードが通常クロック動作モードから高速クロック動作モードに切り替わると、放電電流Ｉｄは閾値電流Ｉｔｈを超える。それにより、コンパレータ１０５２の比較結果ＶＣＭＰは再びＬレベルからＨレベルに変化する。ここでは、比較結果ＶＣＭＰがＨレベルを示す期間が所定期間ＴＤを超えるため、出力信号生成部１０５３は、比較結果ＶＣＭＰがＨレベルとなってから所定期間ＴＤを経過したとき（時刻ｔ３）に、割り込み信号ＶＩＮＴを生成する。特に制限されないが、割り込み信号ＶＩＮＴはワンショットパルス状の信号とされる。
【００５０】
このように、電流検出部１０５Ａは、放電電流Ｉｄが閾値電流Ｉｔｈを超えたか否かを容易に判定することができる。また、電流検出部１０５Ａは、放電電流Ｉｄが閾値電流Ｉｔｈを超えた状態が所定期間継続した場合にのみ割り込み信号ＶＩＮＴを生成するので、ノイズ等に起因した瞬間的な放電電流の増加を誤って検出することを防止することができる。さらに、電流検出部１０５Ａは、コンパレータ１０５２の前段に増幅部（差動増幅器１０５１）を備えることにより、センス抵抗Ｒｓの抵抗値を小さくすることができるため、センス抵抗Ｒｓにて生じる損失を低減させることができる。
【００５１】
（電流検出部１０５のその他の具体的構成例）
図４は、電流検出部１０５のその他の具体的構成例を電流検出部１０５Ｂとして示す図である。電流検出部１０５Ｂは、電流検出部１０５Ａと比較して、差動増幅器１０５１に代えて、レベルシフタ及びゲイン調整回路（ＬＶ／ＡＭＰ）１０５４を備える。
【００５２】
図４の例では、センス抵抗Ｒｓの一端（ノードＮＤｓｎ）が接地している。電流検出部１０５Ｂにおいて、レベルシフタ及びゲイン調整回路１０５４は、センス抵抗Ｒｓの他端（ノードＮＤｓｐ）の電圧を増幅して電圧Ｖｓａとして出力する。電流検出部１０５Ｂのその他の構成及び動作については、電流検出部１０５Ａと同様であるため、その説明を省略する。それにより、電流検出部１０５Ｂは、電流検出部１０５Ａと同等の効果を奏することができる。
【００５３】
続いて、電圧測定部１０６及び電流測定部１０４の動作について詳細に説明する。
【００５４】
電圧測定部１０６は、ＣＰＵ２２の動作モードが通常クロック動作モードの場合（所謂通常時）には、各単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧の測定と組電池１１の出力電圧Ｖｂａｔの算出とを定期的に実行する。さらに、電圧測定部１０６は、ＣＰＵ２２の動作モードが通常クロック動作モードから高速クロック動作モードに移行した場合に、各単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧の測定と組電池１１の出力電圧Ｖｂａｔの算出とを実行する。本例では、電圧測定部１０６は、割り込み信号ＶＩＮＴが発生した場合に、ＣＰＵ２２の動作モードが高速クロック動作モードに移行したと判断して、各単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧の測定と組電池１１の出力電圧Ｖｂａｔの算出とを実行する。さらに、電圧測定部１０６は、ＣＰＵ２２の動作モードが通常クロック動作モードから高速クロック動作モードに移行した場合に、電力供給経路上のノードＮＤ３の電圧（トランジスタＭＮＤ，ＭＮＣの出力電圧）Ｖｆ１の測定を実行する。
【００５５】
なお、前述したように、ＣＰＵ２２が高速クロック動作モードで動作する期間は１０ｍｓ程度と短い。そのため、電圧測定部１０６は、当該期間内に全ての単電池セルＣｅｌｌ１〜ＣｅｌｌＭの出力電圧の測定を完了することができない場合がある。その場合には、電池制御ＩＣ１０は、通常クロック動作モードにて最小の出力電圧を示した一つの単電池セルを選択し、選択した単電池セルの高速クロック動作モードでの出力電圧を電圧測定部１０６を用いて測定する。そして、電池制御ＩＣ１０は、その測定値をＭ倍（直列接続された単電池セルの個数倍）した値を、高速クロック動作モードにおける組電池１１の出力電圧Ｖｂａｔとして取り扱う。
【００５６】
電流測定部１０４は、通常時には、組電池１１の充放電電流の測定を定期的に実行する。さらに、電流測定部１０４は、ＣＰＵ２２の動作モードが通常クロック動作モードから高速クロック動作モードに移行した場合にも、組電池１１の充放電電流の測定を実行する。本例では、電流測定部１０４は、割り込み信号ＶＩＮＴが発生した場合に、ＣＰＵ２２の動作モードが高速クロック動作モードに移行したと判断して、組電池１１の充放電電流の測定を実行している。
【００５７】
なお、前述したように、ＣＰＵ２２が高速クロック動作モードで動作する期間は１０ｍｓ程度と短い。そのため、電流測定部１０４は、当該期間内に組電池１１の充放電電流の測定を完了することができない可能性がある。そこで、電流測定部１０４は、例えば、ＣＰＵ２２の動作モードが高速クロック動作モードに移行すると（割り込み信号ＶＩＮＴが発生すると）、通常時に定期的に実行していた測定動作を一旦停止し、Ａ／Ｄ変換の分解能を下げて新たな電流測定を実行する機能を有してもよい。
【００５８】
（最大電力量Ｐｍａｘの算出方法）
次に、電池制御ＩＣ１０による最大電力量Ｐｍａｘの算出方法について具体的に説明する。
【００５９】
前述したように、最大電力量Ｐｍａｘは、組電池１１から内部回路２０に供給可能な最大の電力量であって、内部回路２０に印加される電源電圧が当該内部回路２０の動作を保証する最低動作電圧を下回らない範囲において組電池１１から供給可能な最大電流と、上記最低動作電圧と、の積に基づいて算出される。以下、詳細に説明する。
【００６０】
図５は、最大電力量Ｐｍａｘの算出方法を説明するための図である。図５では、組電池１１から内部回路２０への電力供給経路が簡略化して示されている。また、図５では、組電池１１を構成する複数の単電池セルＣｅｌｌ１〜ＣｅｌｌＭが簡略化して一つの単電池セルとして示されている。図５において、ＶＣＥＬＬは、単電池セルＣｅｌｌ１〜ＣｅｌｌＭの総セル電圧を表す。ＲＣＥＬＬは、単電池セルＣｅｌｌ１〜ＣｅｌｌＭの総内部抵抗を表す。Ｒ１は、寄生抵抗Ｒｓｙｓを含むシステムボード２側の抵抗を表す。Ｒ２は、寄生抵抗Ｒｂａｔ及び放電制御用トランジスタＭＮＤのオン抵抗を含む電池パック１側の抵抗を表す。なお、図５では、充電制御用トランジスタＭＮＣのボディダイオードＤＭＣによる電圧降下は無視されている。
【００６１】
図５に示されるように、組電池１１から内部回路２０に電力を供給するとき、組電池１１の正側電極（ノードＮＤ２）から内部回路２０の高電位側の電源供給端子（ノードＮＤ１）に向けて放電電流Ｉｄが流れる。このとき、内部回路２０に印加される電源電圧Ｖｓｙｓ（ノードＮＤ１の電圧）は、式（１）のように表すことができる。
【００６２】
【数１】
2015094742.tif 000003
【００６３】
さらに、内部回路２０に印加される電源電圧Ｖｓｙｓは、内部回路２０の動作を保証する最低動作電圧Ｖｍｉｎを下回ってはならないことから、式（２）が成り立つ。
【００６４】
【数２】
2015094742.tif 000004
【００６５】
式（２）より、内部回路２０に印加される電源電圧Ｖｓｙｓが最低動作電圧Ｖｍｉｎを下回らない範囲において組電池１１から内部回路２０に向けて供給可能な最大電流Ｉｍａｘは、式（３）のように表すことができる。
【００６６】
【数３】
2015094742.tif 000005
【００６７】
また、総セル電圧ＶＣＥＬＬは、式（４）のように表すことができる。ここで、Ｖａは、通常クロック動作モードにおける組電池１１の出力電圧Ｖｂａｔの値を表す。Ｉａは、通常クロック動作モードにおける組電池１１の放電電流Ｉｄの値を表す。
【００６８】
【数４】
2015094742.tif 000006
【００６９】
式（３）に式（４）を代入することで、最大電流Ｉｍａｘは、式（５）のように表すことができる。
【００７０】
【数５】
2015094742.tif 000007
【００７１】
したがって、高速クロック動作モード時に組電池１１が内部回路２０に出力可能な最大電力量Ｐｍａｘは、式（６）のように表すことができる。
【００７２】
【数６】
2015094742.tif 000008
【００７３】
ここで、高速クロック動作モードにおける組電池１１の出力電圧Ｖｂａｔの値をＶｂ、高速クロック動作モードにおける放電電流Ｉｄの値をＩｂとすると、組電池１１の内部抵抗ＲＣＥＬＬは、式（７）のように表すことができる。
【００７４】
【数７】
2015094742.tif 000009
【００７５】
式（７）から理解されるように、電池制御ＩＣ１０は、通常クロック動作モード時の組電池１１の出力電圧値Ｖａ及び放電電流値Ｉａと、高速クロック動作モード時の組電池１１の出力電圧値Ｖｂ及び放電電流値Ｉｂと、を測定することにより、組電池１１の内部抵抗ＲＣＥＬＬを推定することができる。そして、電池制御ＩＣ１０は、推定された内部抵抗ＲＣＥＬＬを式（６）に代入することにより、最大電力量Ｐｍａｘを算出することができる。
【００７６】
（最大電力量Ｐｍａｘの補正方法）
続いて、最大電力量Ｐｍａｘの補正方法について具体的に説明する。
【００７７】
まず、放電電流値Ｉｂを最大電流Ｉｍａｘと仮定して、通常クロック動作モードにおける出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔを式（７）から算出する。なお、Ｉｂ＝Ｉｍａｘの場合、Ｖｂ＝Ｖｍｉｎとなる。出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔは、以下の式（８）のように表すことができる。
【００７８】
【数８】
2015094742.tif 000010
【００７９】
しかし、レジスタ部１０２に格納された前述の各種パラメータが実際と異なる場合、ＶｂはΔＶ分の誤差を有する（Ｖｂ＝Ｖｍｉｎ＋ΔＶ）。このとき、出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔ及び実際値Ｖａ＿ｒｅａｌの関係は、以下の式（９）のように表すことができる。
【００８０】
【数９】
2015094742.tif 000011
【００８１】
式（９）において、Ｖｂを、出力電圧値ＶｂからトランジスタＭＮＤ，ＭＮＣのオン抵抗分だけ電圧降下した電圧Ｖｆ１、に置き換えると、以下の式（１０）の関係が成り立つ。ここで、ΔＶ＝Ｖｆ１−Ｖｍｉｎである。なお、電圧Ｖｆ１は、高速クロック動作モード時に測定されたものである。
【００８２】
【数１０】
2015094742.tif 000012
【００８３】
式（１０）より、出力電圧値Ｖａの実際値Ｖａ＿ｒｅａｌは、式（１１）のように表すことができる。
【００８４】
【数１１】
2015094742.tif 000013
【００８５】
式（５）に式（１１）を代入することで、最大電流Ｉｍａｘの補正値Ｉｍａｘ＿ｒｅａｌは、式（１２）のように表すことができる。
【００８６】
【数１２】
2015094742.tif 000014
【００８７】
式（６）に式（１２）を代入することで、最大電力量Ｐｍａｘの補正値Ｐｍａｘ＿ｒｅａｌは、式（１３）のように表すことができる。この補正値Ｐｍａｘ＿ｒｅａｌは、正式な最大電力量Ｐｍａｘとして取り扱われる。
【００８８】
【数１３】
2015094742.tif 000015
【００８９】
このように、電池制御ＩＣ１０は、電力供給経路上の抵抗成分のうち支配的な抵抗成分であるトランジスタＭＮＤ，ＭＮＣのオン抵抗の変化に対応して、最大電力量Ｐｍａｘを補正することができる。つまり、電池制御ＩＣ１０は、精度の高い最大電力量Ｐｍａｘを算出することができる。
【００９０】
なお、最大電力量Ｐｍａｘの上記補正を行わなければ、次の問題が生じる可能性がある。例えば、電池制御ＩＣが実際よりも大きい値の最大電力量Ｐｍａｘを算出した場合、実動作において内部回路に印加される電源電圧Ｖｓｙｓが最低動作電圧Ｖｍｉｎを下回るため、内部回路は動作できなくなってしまう。他方、電池制御ＩＣが実際よりも小さい値の最大電力量Ｐｍａｘを算出した場合、実動作において内部回路に印加される電源電圧Ｖｓｙｓが最低動作電圧Ｖｍｉｎを上回るため、内部回路は性能を落として動作せざるを得なくなってしまう。それに対し、本実施の形態にかかる電池制御ＩＣ１０は、これらの問題を解決することができる。
【００９１】
（最大電力量Ｐｍａｘの算出処理の流れ）
次に、図６及び図７を参照して、電池制御ＩＣ１０による最大電力量Ｐｍａｘの算出処理の流れを説明する。図６は、電池制御ＩＣ１０による最大電力量Ｐｍａｘの算出処理の流れを示すフローチャートである。図７は、電池制御ＩＣ１０の動作を示すタイミングチャートである。
【００９２】
電池制御ＩＣ１０は、例えば、パワーオンリセットが解除されると、最大電力量Ｐｍａｘの算出に係る処理を開始する。
【００９３】
まず、電池制御ＩＣ１０は、初期設定を行う（ステップＳ１０１）。具体的には、電池制御ＩＣ１０は、センス抵抗Ｒｓの抵抗値、寄生抵抗Ｒｓｙｓ，Ｒｂａｔの抵抗値、充電制御用トランジスタＭＮＣ及び放電制御用トランジスタＭＮＤのそれぞれのオン抵抗、ボディダイオードＤＭＣ，ＤＭＤのそれぞれの順方向電圧、及び、最低動作電圧Ｖｍｉｎ等の各種パラメータをレジスタ部１０２に格納する。これらのパラメータは、例えば、内部回路２０から電池制御ＩＣ１０に供給される。電池制御ＩＣ１０は、初期設定後、電流測定部１０４や電圧測定部１０６をイネーブル状態にすることで組電池１１の充放電電流や電池電圧の測定を開始するとともに、組電池１１の状態監視を開始する。
【００９４】
次に、電池制御ＩＣ１０は、ＣＰＵ２２の動作モードの判定を行う（ステップＳ１０２）。例えば、電池制御ＩＣ１０は、組電池１１の放電電流Ｉｄが閾値電流Ｉｔｈ以下の場合（ステップＳ１０２のＮｏ）、ＣＰＵ１１の動作モードが通常クロック動作モードであると判定し、組電池１１の放電電流Ｉｄが閾値電流Ｉｔｈを超える場合（ステップＳ１０２のＹｅｓ）、ＣＰＵ１１の動作モードが高速クロック動作モードであると判定する。
【００９５】
まず、組電池１１の放電電流Ｉｄが閾値電流Ｉｔｈ以下の場合（ステップＳ１０２のＮｏ）、電池制御ＩＣ１０は、ＣＰＵ１１の動作モードが通常クロック動作モードであると判定して、測定モードを通常測定モードに移行させる。
【００９６】
通常測定モードでは、電圧測定部１０６によって組電池１１の出力電圧Ｖｂａｔの測定が行われる（ステップＳ１０３）。また、電流測定部１０４によって組電池１１の放電電流Ｉｄの測定が行われる（ステップＳ１０４）。電圧測定部１０６によって測定された出力電圧Ｖｂａｔの値は、出力電圧値Ｖａとしてレジスタ部１０２に格納される。電流測定部１０４によって測定された放電電流Ｉｄの値は、放電電流値Ｉａとしてレジスタ部１０２に格納される。その後、ＣＰＵ２２の動作モードの判定処理（ステップＳ１０２）に戻る。通常測定モードでの出力電圧Ｖｂａｔ及び放電電流Ｉｄの測定は、放電電流Ｉｄが閾値電流Ｉｔｈを超えるまで例えば周期Ｔで繰り返し実行される。
【００９７】
次に、組電池１１の放電電流Ｉｄが閾値電流Ｉｔｈを超えた場合（ステップＳ１０２のＹｅｓ）、電池制御ＩＣ１０は、ＣＰＵ１１の動作モードが高速クロック動作モードであると判定して、測定モードを大電流測定モードに移行させる。
【００９８】
大電流測定モードでは、電圧測定部１０６によって組電池１１の出力電圧Ｖｂａｔの測定が行われる（ステップＳ１０５）。また、電流測定部１０４によって組電池１１の放電電流Ｉｄの測定が行われる（ステップＳ１０６）。さらに、電圧測定部１０６によって電力供給経路上のノードＮＤ３の電圧Ｖｆ１の測定が行われる（ステップＳ１０７）。電圧測定部１０６によって測定された出力電圧Ｖｂａｔの値は、出力電圧値Ｖｂとしてレジスタ部１０２に格納される。電流測定部１０４によって測定された放電電流Ｉｄの値は、放電電流値Ｉｂとしてレジスタ部１０２に格納される。同じく、電圧測定部１０６によって測定された電圧Ｖｆ１はレジスタ部１０２に格納される。
【００９９】
次に、電池制御ＩＣ１０は、通常測定モードで測定した出力電圧値Ｖａ及び放電電流値Ｉａと、大電流測定モードで測定した出力電圧値Ｖｂ及び放電電流値Ｉｂと、を式（７）に代入することで、組電池１１の内部抵抗ＲＣＥＬＬを推定する（ステップＳ１０８）。
【０１００】
次に、電池制御ＩＣ１０は、式（８）を用いて、Ｉｍａｘ＝Ｉｂ時の出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔを算出する（ステップＳ１０９）。
【０１０１】
次に、電池制御ＩＣ１０は、出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔと、大電流測定モードで測定したノードＮＤ３の電圧Ｖｆ１と、を式（１１）に代入することで、出力電圧値Ｖａの実際値Ｖａ＿ｒｅａｌを算出する（ステップＳ１１０）。
【０１０２】
次に、電池制御ＩＣ１０は、出力電圧値Ｖａの実際値Ｖａ＿ｒｅａｌを式（１２）に代入することで、最大電流Ｉｍａｘの補正値Ｉｍａｘ＿ｒｅａｌを算出する（ステップＳ１１１）。
【０１０３】
次に、電池制御ＩＣ１０は、補正値Ｉｍａｘ＿ｒｅａｌを式（１３）に代入することで、最大電力量Ｐｍａｘの補正値Ｐｍａｘ＿ｒｅａｌを算出する（ステップＳ１１２）。この補正値Ｐｍａｘ＿ｒｅａｌは、正式な最大電力量Ｐｍａｘとして取り扱われる。その後、放電電流Ｉｄと閾値電流Ｉｔｈとの大小比較（ステップＳ１０２）に戻る。
【０１０４】
このように、本実施の形態にかかる電池制御ＩＣ１０は、放電電流値Ｉｂを最大電流Ｉｍａｘと仮定して出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔを算出し、理論値Ｖａ＿ｓｅｔと電力供給経路上の電圧Ｖｆ１とから出力電圧値Ｖａの実際値Ｖａ＿ｒｅａｌを算出し、実際値Ｖａ＿ｒｅａｌに基づいて最大電力量Ｐｍａｘを補正する。それにより、本実施の形態にかかる電池制御ＩＣ１０は、電力供給経路上の抵抗成分のうち支配的な抵抗成分であるトランジスタＭＮＤ，ＭＮＣのオン抵抗が変化した場合でも、精度の高い最大電力量Ｐｍａｘを算出することができる。
【０１０５】
また、本実施の形態にかかる電池制御ＩＣ１０は、放電電流Ｉｄが閾値電流Ｉｔｈを超えたことを検出する電流検出部１０５を備えることにより、ＣＰＵ２２の動作モードが通常クロック動作モードから高速クロック動作モードに移行したことを速やかに検出することができる。それにより、本実施の形態にかかる電池制御ＩＣ１０は、高速クロック動作モードの期間が短くても、組電池１１の出力電圧値Ｖｂ及び放電電流値Ｉｂの測定を完了させることができるため、精度良く最大電力量Ｐｍａｘを算出することができる。
【０１０６】
本実施の形態では、電池制御ＩＣ１０が、放電電流Ｉｄが閾値電流Ｉｔｈを超えたことを検出する電流検出部１０５を備えた場合を例に説明したが、これに限られない。例えば、ＣＰＵ２２の動作モードが一定周期で切り替わる場合等では、放電電流Ｉｄが閾値電流Ｉｔｈを超えたことを検出する必要はないため、電流検出部１０５は設けられていなくてもよい。
【０１０７】
＜実施の形態２＞
図８は、実施の形態２にかかる電池制御ＩＣを有する電池パックを搭載した携帯端末を示すブロック図である。図９は、実施の形態２にかかる電池制御ＩＣによる最大電力量Ｐｍａｘの算出処理の流れを示すフローチャートである。
【０１０８】
本実施の形態に係る電池制御ＩＣ１０では、電圧測定部１０６がノードＮＤ３の電圧（トランジスタＭＮＤ，ＭＮＣの出力電圧）Ｖｆ１に代えて、電池パック１の高電位側電源端子ＰＢ１の電圧Ｖｆ２を測定している。本実施の形態にかかる電池制御ＩＣ１０のその他の構成については、実施の形態１にかかる電池制御ＩＣ１０の場合と同様であるため、その説明を省略する。
【０１０９】
式（９）において、Ｖｂを、出力電圧値ＶｂからトランジスタＭＮＤ，ＭＮＣのオン抵抗及び寄生抵抗Ｒｂａｔの分だけ電圧降下した電圧Ｖｆ２、に置き換えると、以下の式（１４）の関係が成り立つ。ここで、ΔＶ＝Ｖｆ２−Ｖｍｉｎである。なお、電圧Ｖｆ２は、高速クロック動作モード時に測定されたものである。
【０１１０】
【数１４】
2015094742.tif 000016
【０１１１】
そして、本実施の形態に係る電池制御ＩＣ１０は、式（１１）乃至式（１４）に基づき、最大電力量Ｐｍａｘの補正値Ｐｍａｘ＿ｒｅａｌを算出する。この補正値Ｐｍａｘ＿ｒｅａｌは、正式な最大電力量Ｐｍａｘとして取り扱われる。
【０１１２】
このように、本実施の形態にかかる電池制御ＩＣ１０は、放電電流値Ｉｂを最大電流Ｉｍａｘと仮定して出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔを算出し、理論値Ｖａ＿ｓｅｔと電力供給経路上の電圧Ｖｆ２とから出力電圧値Ｖａの実際値Ｖａ＿ｒｅａｌを算出し、実際値Ｖａ＿ｒｅａｌに基づいて最大電力量Ｐｍａｘを補正する。それにより、本実施の形態にかかる電池制御ＩＣ１０は、電力供給経路上の抵抗成分のうち支配的な抵抗成分であるトランジスタＭＮＤ，ＭＮＣのオン抵抗及び寄生抵抗Ｒｂａｔが変化した場合でも、精度の高い最大電力量Ｐｍａｘを算出することができる。
【０１１３】
＜実施の形態３＞
図１０は、実施の形態３にかかる電池制御ＩＣを有する電池パックを搭載した携帯端末を示すブロック図である。図１１は、実施の形態３にかかる電池制御ＩＣによる最大電力量Ｐｍａｘの算出処理の流れを示すフローチャートである。
【０１１４】
本実施の形態に係る電池制御ＩＣ１０では、電圧測定部１０６がノードＮＤ３の電圧（トランジスタＭＮＤ，ＭＮＣの出力電圧）Ｖｆ１に代えて、内部回路２０の高電位側の電源供給端子（ノードＮＤ１）の電圧Ｖｆ３（＝Ｖｓｙｓ）を測定している。本実施の形態にかかる電池制御ＩＣ１０のその他の構成については、実施の形態１にかかる電池制御ＩＣ１０の場合と同様であるため、その説明を省略する。
【０１１５】
式（９）において、Ｖｂを、出力電圧値ＶｂからトランジスタＭＮＤ，ＭＮＣのオン抵抗、寄生抵抗Ｒｂａｔ及び寄生抵抗Ｒｓｙｓの分だけ電圧降下した電圧Ｖｆ３、に置き換えると、以下の式（１５）の関係が成り立つ。ここで、ΔＶ＝Ｖｆ３−Ｖｍｉｎである。なお、電圧Ｖｆ３は、高速クロック動作モード時に測定されたものである。
【０１１６】
【数１５】
2015094742.tif 000017
【０１１７】
本実施の形態に係る電池制御ＩＣ１０は、式（１１）乃至式（１３）及び式（１５）に基づき、最大電力量Ｐｍａｘの補正値Ｐｍａｘ＿ｒｅａｌを算出する。この補正値Ｐｍａｘ＿ｒｅａｌは、正式な最大電力量Ｐｍａｘとして取り扱われる。
【０１１８】
このように、本実施の形態にかかる電池制御ＩＣ１０は、放電電流値Ｉｂを最大電流Ｉｍａｘと仮定して出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔを算出し、理論値Ｖａ＿ｓｅｔと電力供給経路上の電圧Ｖｆ３とから出力電圧値Ｖａの実際値Ｖａ＿ｒｅａｌを算出し、実際値Ｖａ＿ｒｅａｌに基づいて最大電力量Ｐｍａｘを補正する。それにより、本実施の形態にかかる電池制御ＩＣ１０は、電力供給経路上の抵抗成分（トランジスタＭＮＤ，ＭＮＣのオン抵抗、寄生抵抗Ｒｂａｔ及び寄生抵抗Ｒｓｙｓ）が変化した場合でも、精度の高い最大電力量Ｐｍａｘを算出することができる。
【０１１９】
以上のように、上記実施の形態１〜３にかかる電池制御ＩＣ１０は、放電電流値Ｉｂを最大電流Ｉｍａｘと仮定して出力電圧値Ｖａの理論値Ｖａ＿ｓｅｔを算出し、理論値Ｖａ＿ｓｅｔと電力供給経路上の電圧（Ｖｆ１，Ｖｆ２又はＶｆ３）とから出力電圧値Ｖａの実際値Ｖａ＿ｒｅａｌを算出し、実際値Ｖａ＿ｒｅａｌに基づいて最大電力量Ｐｍａｘを補正する。それにより、上記実施の形態１〜３にかかる電池制御ＩＣ１０は、電力供給経路上の抵抗成分が変化した場合でも、精度の高い最大電力量Ｐｍａｘを算出することができる。
【０１２０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１２１】
１  電池パック
２  システムボード
１０  電池制御ＩＣ
１１  組電池
２０  内部回路
２１  ダイオード
２２  ＣＰＵ
２３  ＲＡＭ
２４  ＳＳＤ
１００  データ処理制御部
１０１  演算部
１０２  レジスタ部
１０３  ゲート制御部
１０４  電流測定部
１０４１  Ａ／Ｄ変換器
１０５  電流検出部
１０５Ａ  電流検出部
１０５Ｂ  電流検出部
１０５１  差動増幅器
１０５２  コンパレータ
１０５３  出力信号生成部
１０５４  レベルシフタ及びゲイン調整回路
１０６  電圧測定部
１０６１  Ａ／Ｄ変換器
１０７  選択部
２００  携帯端末
Ｃｅｌｌ１〜ＣｅｌｌＭ  単電池セル
ＤＭＤ  ボディダイオード
ＤＭＣ  ボディダイオード
ＭＮＣ  充電制御用トランジスタ
ＭＮＤ  放電制御用トランジスタ
ＮＤ１，ＮＤ２，ＮＤ３  ノード
ＮＤｓｎ，ＮＤｓｐ  ノード
Ｐ１  外部電源端子
Ｐ２  高電位側電源端子
Ｐ３  低電位側電源端子
Ｐ４  電源端子
ＰＩＯ  入出力端子
ＰＢ１  高電位側電源端子
ＰＢ２  低電位側電源端子
ＰＢ３  電源端子
ＰＢＩＯ  入出力端子
Ｐｓｐ  外部端子
Ｐｓｎ  外部端子
Ｒｓ  センス抵抗
Ｒｓｙｓ  寄生抵抗
Ｒｂａｔ  寄生抵抗
【図１】
2015094742.tif 000018
【図２】
2015094742.tif 000019
【図３】
2015094742.tif 000020
【図４】
2015094742.tif 000021
【図５】
2015094742.tif 000022
【図６】
2015094742.tif 000023
【図７】
2015094742.tif 000024
【図８】
2015094742.tif 000025
【図９】
2015094742.tif 000026
【図１０】
2015094742.tif 000027
【図１１】
2015094742.tif 000028