(57)【要約】      （修正有）【課題】絶縁電圧駆動型素子Ｑ１のターンオン駆動時の遅延時間を最短にする。【解決手段】ターンオン駆動時に、絶縁電圧駆動型素子Ｑ１のゲート閾値電圧Ｖｔｈ近傍までオン駆動させる第１のゲート駆動部（ＢＦ１、Ｑｎ２）と、ターンオン駆動時からターンオフ直前まで駆動させる第２のゲート駆動部（ＢＦ２、Ｑｎ３、Ｒ１）と、ターンオフ駆動時に、オフさせる第３のゲート駆動部（ＩＮＶ１、Ｑｎ４）を備え、第１のゲート駆動部は、絶縁電圧駆動型素子Ｑ１のゲート閾値電圧Ｖｔｈ近傍までオン駆動した直後に駆動停止することを特徴とする。【選択図】図１
2015177709.tif 000002
【特許請求の範囲】
【請求項１】
絶縁電圧駆動型素子をオンオフ駆動するゲート駆動回路であって、
ターンオン駆動時に、前記絶縁電圧駆動型素子のゲート閾値電圧近傍までオン駆動させる第１のゲート駆動部と、
前記ターンオン駆動時からターンオフ直前まで駆動させる第２のゲート駆動部と、
ターンオフ駆動時に、オフさせる第３のゲート駆動部を備え、
前記第１のゲート駆動部は、前記絶縁電圧駆動型素子のゲート閾値電圧近傍までオン駆動した直後に駆動停止することを特徴とするゲート駆動回路。
【請求項２】
前記第１のゲート駆動部は、前記絶縁電圧駆動型素子をオンオフ駆動するゲート駆動回路のゲート信号の上限値を前記絶縁電圧駆動型素子のゲート閾値電圧レベルに変換するバッファを備え、
前記第２のゲート駆動部は、前記第１のゲート駆動部より高いゲート電圧で駆動することを特徴とする請求項1記載のゲート駆動回路。
【請求項３】
前記第１のゲート駆動部の電源電圧は、前記ゲート閾値電圧相当に設定されたことを特徴とする請求項１記載のゲート駆動回路。
【請求項４】
前記第１のゲート駆動部に入力される前記ゲート信号の上限値を前記絶縁電圧駆動型素子のゲート閾値電圧レベルにクランプするクランプ回路を備えたことを特徴とする請求項１記載のゲート駆動回路。
【請求項５】
前記クランプ回路は、前記絶縁電圧駆動型素子と同等の素子のゲート・ドレイン間を接続してクランプ電圧を得ることを特徴とする請求項４記載のゲート駆動回路。
【請求項６】
前記第１のゲート駆動部は、ワンショット回路と、定電流源と、前記定電流源の電流を充電するコンデンサと、前記コンデンサの充電電圧と前記絶縁電圧駆動型素子のゲート電圧とを比較する比較回路を有し、
前記ワンショット回路は、前記ゲート信号入力でワンショット信号を前記第１のゲート駆動部に出力し、
予め前記定電流源の電流を充電するコンデンサの充電時定数を、前記絶縁電圧駆動型素子のゲート駆動のオン時の充電時定数と同一に設定し、
前記比較回路は、前記コンデンサの充電電圧が前記ゲート電圧を越えた時点で前記ワンショット回路をリセットさせてワンショット回路の出力をオフさせることを特徴とする請求項１記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型電界効果トランジスタ（例えばＭＯＳＦＥＴ、ＳｉＣ、ＧａＮ）等の電圧駆動型素子の駆動回路に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴ等の電圧駆動素子は、ゲート電極に加える電圧でドレイン・ソース間又はコレクタ・エミッタ間の電流を制御する形式の素子であるので、電流駆動型のバイポーラトランジスタよりも低い駆動電力で駆動できるという特徴を有する。
【０００３】
ところで、ＭＯＳＦＥＴはゲート・ソース間容量、ドレイン・ゲート間容量を有する。周知のようにこれ等の寄生容量に起因してターンオン時の遅延、ノイズ、損失の問題が生じる。
【０００４】
上記の問題を解決するために電圧駆動型素子をターンオンする時に時間の経過に応じて駆動条件を切換えることが特許４９５２１１２号公報（特許文献１）に開示されている。即ち、この特許文献１の駆動回路は、ゲート駆動電源と電圧駆動型素子のゲートとの間に接続された第１のスイッチと第１の抵抗とによる第１の駆動回路と、第２のスイッチと第２の抵抗とによる第２の駆動回路と、第３のスイッチと第３の抵抗とによる第３の駆動回路とを有する。ゲート電圧Vgの変化即ちｄＶ／ｄｔに従って変化するコンデンサ（C1）の電流（Ic1）に基づいて第２又は第３の駆動スイッチ（Ｍ３）のオン開始時点が決定される。従って、第２又は第３の駆動スイッチ（Ｍ３）のオン開始時点を比較的正確に決定することができ、電圧駆動型素子（Ｑ１）の駆動条件の切換タイミングを正確に決定する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許４９５２１１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、個々の電圧駆動型素子のゲート容量にはばらつきがある。スイッチング制御における最小オン幅の設定を考えた場合、簡素な回路でターンオンに至るまでの遅延時間をより短く正確に決定することが困難であった。また、スイッチング周波数の高周波化が要求されているので、最小オン幅の設定はより小さくなる傾向にある。
【０００７】
ここで、図９に従来技術の駆動回路を示し、図１０に従来技術の駆動回路の動作波形を示して、ターンオン時の遅延時間について説明する。絶縁ゲート型電界効果トランジスタのゲート駆動回路は、ゲート信号をバッファＢＦ１とゲート抵抗Ｒｇを介してゲートに入力され、ドレイン電流Ｉｄが流れ始めるゲート閾値電圧Ｖｔｈに達するまでに時刻ｔ０〜ｔ１間を要する。従って、本来の最小オン幅ｔ１〜ｔ２に対して最小オン設定幅は、ｔ０〜ｔ２のパルス幅が必要となり、高周波化を阻害する。
【０００８】
上記問題に鑑み、本発明は、絶縁ゲート型電界効果トランジスタ等の電圧駆動型素子の駆動回路におけるターンオンまでの遅延時間をより短くすることを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明に係るゲート駆動回路は、絶縁電圧駆動型素子をオンオフ駆動するゲート駆動回路であって、ターンオン駆動時に、前記絶縁電圧駆動型素子のゲート閾値電圧近傍までオン駆動させる第１のゲート駆動部と、前記ターンオン駆動時からターンオフ直前まで駆動させる第２のゲート駆動部と、ターンオフ駆動時に、オフさせる第３のゲート駆動部を備え、前記第１のゲート駆動部は、前記絶縁電圧駆動型素子のゲート閾値電圧近傍までオン駆動した直後に駆動停止することを特徴とする。
【発明の効果】
【００１０】
本発明によると、絶縁ゲート型電界効果トランジスタ等の電圧駆動型素子のターンオン時の遅延時間を個々のばらつきなく短くすることが可能になる。
【図面の簡単な説明】
【００１１】
【図１】図１は、第１の実施形態に係るゲート駆動回路の構成図である。
【図２】図２は、第１の実施形態の各部電圧波形である。
【図３】図３は、第２の実施形態に係るゲート駆動回路の構成図である。
【図４】図４は、第２の実施形態の各部電圧波形である。
【図５】図５は、第３の実施形態に係るゲート駆動回路の構成図である。
【図６】図６は、第３の実施形態の各部電圧波形である。
【図７】図７は、第４の実施形態に係るゲート駆動回路の構成図である。
【図８】図８は、第４の実施形態の各部電圧波形である。
【図９】図９は、従来の実施形態に係るゲート駆動回路の構成図である。
【図１０】図１０は、従来の実施形態の各部電圧波形である。
【発明を実施するための形態】
【００１２】
（第1の実施形態）
図１は、第１の実施形態に係るゲート駆動回路の構成図である。入力電源ＥとグランドGNDとの間にはトランスの1次巻線である負荷ＬＤと絶縁電圧駆動型素子Q1とが直列接続されている。絶縁電圧駆動型素子Q1をオンオフ駆動することで、図示しない負荷ＬＤの2次巻線及び2次回路へ電力を供給するものである。
【００１３】
第１の実施形態に係るゲート駆動回路は、駆動電源ＲＥＧ１と、バッファＢＦ１とＭＯＳＦＥＴＱｎ２からなる第１のゲート駆動部と、駆動電源ＲＥＧ２と、バッファＢＦ２とＭＯＳＦＥＴＱｎ３と抵抗Ｒ１からなる第２のゲート駆動部と、インバータＩＮＶ１とＭＯＳＦＥＴＱｎ４からなる第３の駆動部とからなる。
ここで、駆動電源ＲＥＧ１の電源電圧は、ＭＯＳＦＥＴＱｎ２のゲート閾値電圧と、絶縁電圧駆動型素子Ｑ１のゲート閾値電圧とを加算した値をバッファＢＦ１が出力できる値に設定されている。
また、駆動電源ＲＥＧ２の電源電圧は、絶縁電圧駆動型素子Ｑ１のオン時損失を低く抑えられる駆動電圧に設定され、駆動電源ＲＥＧ１の電源電圧より高く設定されている。
【００１４】
次に、図１の第１の実施形態に係るゲート駆動回路の構成について、図２を用いて詳細に説明する。
図２の時刻ｔ０においてゲート信号のＨレベルが第１のゲート駆動部のバッファＢＦ１に入力されると、ＭＯＳＦＥＴＱｎ２のゲートに駆動電源ＲＥＧ１の電源電圧が入力され、ＭＯＳＦＥＴＱｎ２はオンし、絶縁電圧駆動型素子Ｑ１のゲートに駆動電源ＲＥＧ１の電源電圧からＭＯＳＦＥＴＱｎ２のゲート閾値電圧を引いた値を出力する。と同時に第２のゲート駆動部からバッファＢＦ２を介してＭＯＳＦＥＴＱｎ３と抵抗Ｒ１からゲート駆動電圧が絶縁電圧駆動型素子Ｑ１のゲートに出力される。
ここで、第１のゲート駆動部のＭＯＳＦＥＴＱｎ２のオン抵抗は、第２のゲート駆動部のＭＯＳＦＥＴＱｎ３のオン抵抗と抵抗Ｒ１との直列抵抗値よりも十分低く設定されており、絶縁電圧駆動型素子Ｑ１のゲート電圧は、時刻ｔ１にてゲート閾値Ｖｔｈに達する。
時刻ｔ１〜時刻ｔ２にかけて第２のゲート駆動部ＭＯＳＦＥＴＱｎ３から抵抗Ｒ１を介して絶縁電圧駆動型素子Ｑ１のゲートに駆動電源ＲＥＧ２の電圧が印加され、図２に示すようにゲート電圧Ｑ１＿Ｖｇｓは上昇する。なお、時刻ｔ１において絶縁電圧駆動型素子Ｑ１のゲート閾値電圧に達するので、ドレイン電流Ｑ１＿Ｉｄは流れ始める。また、時刻ｔ２にて、ゲート信号がＬレベルになると、第３の駆動部のＭＯＳＦＥＴＱｎ４がオンし、絶縁電圧駆動型素子Ｑ１のゲート・ソース間を短絡し、絶縁電圧駆動型素子Ｑ１をオフさせる。
【００１５】
以上のように、第１のゲート駆動部によりゲート電圧をオーバードライブすることなく、絶縁電圧駆動型素子Ｑ１のターンオン時間を短縮することが可能になる。
【００１６】
（第２の実施形態）
図３は、第２の実施形態に係るゲート駆動回路の構成図である。実施例１と同じ機能を持つ部品は、同一の番号を付している。
【００１７】
第２の実施形態に係るゲート駆動回路は、駆動電源ＲＥＧ１と、逆流防止ダイオードＤ１とＭＯＳＦＥＴＱｐ２からなる第１のゲート駆動部と、駆動電源ＲＥＧ２と、ＭＯＳＦＥＴＱｐ３と抵抗Ｒ１からなる第２のゲート駆動部と、ＭＯＳＦＥＴＱｎ４からなる第３の駆動部と、インバータＩＮＶ１からなる。
ここで、駆動電源ＲＥＧ１の電源電圧は、逆流防止ダイオードＤ１の順方向電圧ＶＦと、絶縁電圧駆動型素子Ｑ１のゲート閾値電圧とを加算した値に設定されている。
また、駆動電源ＲＥＧ２の電源電圧は、絶縁電圧駆動型素子Ｑ１のオン状態が活性領域で動作可能な駆動電圧に設定され、駆動電源ＲＥＧ１の電源電圧より高く設定されている。
【００１８】
次に、図３の第２の実施形態に係るゲート駆動回路の構成について、図４を用いて詳細に説明する。
図４の時刻ｔ０においてゲート信号のＬレベルが第１のゲート駆動部のインバータＩＮＶ１に入力されると、ＭＯＳＦＥＴＱｐ２のゲートにＬレベルが入力され、ＭＯＳＦＥＴＱｐ２はオンし、絶縁電圧駆動型素子Ｑ１のゲートに駆動電源ＲＥＧ１の電源電圧から逆流防止ダイオードＤ１の順方向電圧ＶＦを引いた値を出力する。と同時に第２のゲート駆動部からＭＯＳＦＥＴＱｐ３と抵抗Ｒ１からゲート駆動電圧が絶縁電圧駆動型素子Ｑ１のゲートに出力される。ここで、第１のゲート駆動部のＭＯＳＦＥＴＱｐ２のオン抵抗は、第２のゲート駆動部のＭＯＳＦＥＴＱｐ３のオン抵抗と抵抗Ｒ１との直列抵抗値よりも十分低く設定されており、絶縁電圧駆動型素子Ｑ１のゲート電圧は、時刻ｔ１にてゲート閾値Ｖｔｈに達する。
時刻ｔ１以降は、ＭＯＳＦＥＴＱｐ２はゲート閾値電圧未満となりオフする。また、時刻ｔ１〜時刻ｔ２にかけて第２のゲート駆動部ＭＯＳＦＥＴＱｐ３から抵抗Ｒ１を介して絶縁電圧駆動型素子Ｑ１のゲートに駆動電源ＲＥＧ２の電圧が印加され、図４に示すようにゲート電圧Ｑ１＿Ｖｇｓは上昇する。また、時刻ｔ２にて、ゲート信号がＬレベルに変化すると、インバータＩＮＶ1を介して第３の駆動部のＭＯＳＦＥＴＱｎ４がオンし、絶縁電圧駆動型素子Ｑ１のゲート・ソース間を短絡し、絶縁電圧駆動型素子Ｑ１をオフさせる。
以上のように、第２の実施形態においても第１のゲート駆動部によりゲート電圧をオーバードライブすることなく、簡素な駆動回路で、絶縁電圧駆動型素子Ｑ１のターンオン時間を短縮することが可能になる。
【００１９】
（第３の実施形態）
図５は、第３の実施形態に係るゲート駆動回路の構成図である。実施例１と同じ機能を持つ部品は、同一の番号を付している。
【００２０】
第３の実施形態に係るゲート駆動回路は、抵抗Ｒ２と、ダイオードＤ１とＭＯＳＦＥＴＱｎ５の直列回路からなるクランプ回路と、ＮＰＮトランジスタＱ２とからなる第１のゲート駆動部と、ＭＯＳＦＥＴＱｐ３と抵抗Ｒ１からなる第２のゲート駆動部と、インバータＩＮＶ1とＭＯＳＦＥＴＱｎ４からなる第３の駆動部と、駆動電源ＲＥＧ２とバッファＢＦ１からなる。
ここで、クランプ回路のＭＯＳＦＥＴＱ５は、絶縁電圧駆動型素子Ｑ１と同じ素子で構成され、ＭＯＳＦＥＴＱ５のゲート閾値電圧と絶縁電圧駆動型素子Ｑ１のゲート閾値電圧Ｖｔｈとは同一電圧となる。また、トランジスタＱ２のベース・エミッタ電圧とダイオードＤ１の順方向電圧は、ほぼ同一電圧に設定されている。或いは、ダイオードＤ１をトランジスタＱ２と同じ素子にし、コレクタ・ベース間を短絡してダイオードＤ１の代用をしてもよい。
また、駆動電源ＲＥＧ２の電源電圧は、絶縁電圧駆動型素子Ｑ１のオン状態が活性領域で動作可能な駆動電圧に設定され、駆動電源ＲＥＧ１の電源電圧より高く設定されている。
【００２１】
次に、図５の第３の実施形態に係るゲート駆動回路の構成について、図６を用いて詳細に説明する。
図６の時刻ｔ０においてゲート信号のＨレベルが第１のゲート駆動部のバッファＢＦ１に入力されると、抵抗Ｒ２を介してトランジスタＱ２のベースにＨレベルが入力され、トランジスタＱ２はオンし、絶縁電圧駆動型素子Ｑ１のゲートにクランプ回路で上限値を制限された電圧を出力する。と同時に第２のゲート駆動部からＭＯＳＦＥＴＱｎ３と抵抗Ｒ１からゲート駆動電圧が絶縁電圧駆動型素子Ｑ１のゲートに出力される。ここで、第１のゲート駆動部のトランジスタＱ２のコレクタ・エミッタ間抵抗は、第２のゲート駆動部のＭＯＳＦＥＴＱｐ３のオン抵抗と抵抗Ｒ１との直列抵抗値よりも十分低く、絶縁電圧駆動型素子Ｑ１のゲート電圧は、時刻ｔ１にてゲート閾値Ｖｔｈに達する。時刻ｔ１〜時刻ｔ２にかけて第２のゲート駆動部ＭＯＳＦＥＴＱｎ３から抵抗Ｒ１を介して絶縁電圧駆動型素子Ｑ１のゲートに駆動電源ＲＥＧ２の電圧が印加され、図６に示すようにゲート電圧Ｑ１＿Ｖｇｓは上昇する。ここで時刻ｔ１において、トランジスタＱ２のベース電圧はクランプ回路のクランプ電圧に達し、時刻ｔ１以降も第２のゲート駆動部により絶縁電圧駆動型素子Ｑ１のゲート電圧Ｑ１＿Ｖｇｓは上昇するので、第１のゲート駆動部の駆動動作は停止する。
また、時刻ｔ２にて、ゲート信号がＬレベルになると、インバータＩＮＶ1を介して第３の駆動部のＭＯＳＦＥＴＱｎ４がオンし、絶縁電圧駆動型素子Ｑ１のゲート・ソース間を短絡し、絶縁電圧駆動型素子Ｑ１をオフさせる。
以上のように、第３の実施形態においても第１のゲート駆動部によりゲート電圧をオーバードライブすることなく、簡素な駆動回路で、絶縁電圧駆動型素子Ｑ１のターンオン時間を短縮することが可能になる。また、クランプ回路のＭＯＳＦＥＴＱ５を絶縁電圧駆動型素子Ｑ１と同じ素子にすることで、素子のゲート容量ばらつきによるターンオンばらつきを抑制することも可能になる。
【００２２】
（第４の実施形態）
図７は、第４の実施形態に係るゲート駆動回路の構成図である。実施例２と同じ機能を持つ部品は、同一の番号を付している。
【００２３】
第４の実施形態に係るゲート駆動回路は、駆動電源ＲＥＧ２と、ワンショット回路ＳＨ１と、トランジスタＱ５、Ｑ６及び抵抗Ｒ２、Ｒ３と、定電流源ＣＣ、コンデンサＣ１、ＭＯＳＦＥＴＱｐ２、Ｑｐ７からなる第１のゲート駆動部と、ＭＯＳＦＥＴＱｐ３と抵抗Ｒ１からなる第２のゲート駆動部と、ＭＯＳＦＥＴＱｎ４からなる第３の駆動部と、インバータＩＮＶ１からなる。
ここで、ＭＯＳＦＥＴＱｐ７、定電流源ＣＣ、コンデンサＣ１はコンデンサ充電回路を構成し、トランジスタＱ５、Ｑ６及び抵抗Ｒ２、Ｒ３は、絶縁電圧駆動型素子Ｑ１のゲート電圧とコンデンサＣ１の充電電圧を比較する電圧比較器を構成する。
また、定電流源ＣＣ、コンデンサＣ１の充電電圧時定数と、絶縁電圧駆動型素子Ｑ１のゲート電圧の駆動されるゲート電圧時定数を予め揃えておく。
また、駆動電源ＲＥＧ２の電源電圧は、絶縁電圧駆動型素子Ｑ１のオン状態が活性領域で動作可能な駆動電圧に設定され、駆動電源ＲＥＧ１の電源電圧より高く設定されている。
【００２４】
次に、図７の第４の実施形態に係るゲート駆動回路の構成について、図８を用いて詳細に説明する。
図８の時刻ｔ０においてゲート信号のＨレベルが、インバータＩＮＶ1を介して第１のゲート駆動部に入力されると、ワンショット回路ＳＨ１を介してＭＯＳＦＥＴＱｐ２のゲートにＬレベルが入力され、ＭＯＳＦＥＴＱｐ２はオンし、絶縁電圧駆動型素子Ｑ１のゲートに駆動電源ＲＥＧ２の電源電圧を出力する。また、時刻ｔ０においてＭＯＳＦＥＴＱｐ７のゲートにＬレベルが入力され、ＭＯＳＦＥＴＱｐ７はオンし、定電流源ＣＣからコンデンサＣ１に電流Ｉｃｃが流れ、コンデンサＣ１は時刻ｔ０から時刻ｔ１にかけて充電される。
ここで、定電流源ＣＣ、コンデンサＣ１の充電電圧時定数と、絶縁電圧駆動型素子Ｑ１を駆動されるゲート閾値電圧までのゲート電圧上昇の時定数を予め揃えておく。時刻ｔ１において、コンデンサＣ１の充電電圧が絶縁電圧駆動型素子Ｑ１のゲート電圧Ｑ１＿ＶｇｓとトランジスタＱ５のベース・エミッタ電圧を加算した値を超えるとトランジスタＱ５はオンし、トランジスタＱ６を介してワンショット回路ＳＨ１のリセット端子ＲにＨレベルを出力する。これにより、ワンショット回路ＳＨ１の出力はＬレベルからＨレベルに反転し、ＭＯＳＦＥＴＱｐ２をオフさせる。
従って、第１のゲート駆動部からの絶縁電圧駆動型素子Ｑ１のゲート駆動は、絶縁電圧駆動型素子Ｑ１のゲート閾値電圧に達する時刻ｔ１で完了することができる。
また、第２のゲート駆動部の動作及び第３のゲート駆動部は、他の実施例と同様の動作であるため、説明は割愛する。
以上のように、第４の実施形態においても第１のゲート駆動部によりゲート電圧をオーバードライブすることなく、絶縁電圧駆動型素子Ｑ１のターンオン時間を短縮することが可能になる。
【産業上の利用可能性】
【００２５】
以上のように、本発明に係るゲート駆動回路は、絶縁ゲート型電界効果トランジスタ等の電圧駆動型素子のターンオン時の遅延時間を個々のばらつきなく短くすることが可能になるできるため、スイッチング電源装置等に用いるのに好適である。
【符号の説明】
【００２６】
ＢＦ１、ＢＦ２  バッファ
Ｃ１  コンデンサ
ＣＣ  定電流源
Ｄ１  ダイオード
Ｅ  入力電源
ＩＮＶ１  インバータ
ＬＤ  負荷（トランス）
ＲＥＧ１、ＲＥＧ２  駆動電源
Ｑ１  絶縁電圧駆動型素子
Ｑ２、Ｑ５、Ｑ６  トランジスタ
Ｑｎ２、Ｑｐ２、Ｑｎ３、Ｑｐ３、Ｑｎ４、Ｑｐ７  ＭＯＳＦＥＴ
Ｒ１、Ｒ２  抵抗
【図１】
2015177709.tif 000003
【図２】
2015177709.tif 000004
【図３】
2015177709.tif 000005
【図４】
2015177709.tif 000006
【図５】
2015177709.tif 000007
【図６】
2015177709.tif 000008
【図７】
2015177709.tif 000009
【図８】
2015177709.tif 000010
【図９】
2015177709.tif 000011
【図１０】
2015177709.tif 000012