(57)【要約】      （修正有）【課題】ＡＳＩＣにおいて不具合が発生しても動作を継続することを可能とする。【解決手段】複数の異常検出回路１１は、複数の監視部位のレベルが異常であるか否かを示す複数の検出信号をそれぞれ出力する。判定回路１２は、複数の検出信号に対して論理演算を行い、その論理演算の結果を制御信号として出力する。その制御信号に基づいて、処理回路１の出力信号が遮断される。異常検出回路は、カスケード接続された複数の遅延回路を有し、複数の遅延回路の初段に監視部位のレベルを入力され、正常時には固定的にハイレベルとなる監視部位レベルが入力される場合には複数の遅延回路のそれぞれの出力信号の論理積を検出信号として出力し、正常時には固定的にローレベルとなる監視部位レベルが入力される場合には複数の遅延回路のそれぞれの出力信号の論理和を検出信号として出力する。【選択図】図１
2015149572.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に対して所定の処理を行い、前記処理の結果を出力信号として出力する処理回路と、
複数の監視部位のレベルが異常であるか否かを示す複数の検出信号をそれぞれ出力する複数の異常検出部と、
前記複数の異常検出部から出力される前記複数の検出信号に対して論理演算を行い、前記論理演算の結果を、前記処理回路の前記出力信号を遮断するか否かを示す制御信号として出力する遮断判定部と、
前記遮断判定部により出力される前記制御信号に基づいて、前記処理回路の前記出力信号を遮断する遮断手段と、
を備え、
前記監視部位のレベルは、正常時には固定的にハイレベルまたはローレベルであり、異常時には変動し、
前記異常検出部は、（ａ）カスケード接続された複数の遅延部を有し、（ｂ）前記複数の遅延部の初段に前記監視部位のレベルを入力され、（ｃ）正常時には固定的にハイレベルとなる前記監視部位のレベルが入力される場合には前記複数の遅延部のそれぞれの出力信号の論理積を前記検出信号として出力し、正常時には固定的にローレベルとなる前記監視部位のレベルが入力される場合には前記複数の遅延部のそれぞれの出力信号の論理和を前記検出信号として出力すること、
を特徴とする特定用途向け集積回路。
【請求項２】
前記異常検出部は、（ｄ）正常時には固定的にハイレベルとなる前記監視部位のレベルが入力される場合には、電源オン時の所定期間において前記検出信号をハイレベルに固定し、正常時には固定的にローレベルとなる前記監視部位のレベルが入力される場合には、電源オン時の所定期間において前記検出信号をローレベルに固定することを特徴とする請求項１記載の特定用途向け集積回路。
【請求項３】
前記処理回路に対する代替回路をさらに備え、
前記遮断手段は、前記遮断判定部により出力される前記制御信号に基づいて、前記処理回路への入力信号の入力先を前記代替回路へ切り換える切換部と、前記遮断判定部により出力される前記制御信号に基づいて、前記処理回路の前記出力信号の代わりに前記代替回路の出力信号を選択し出力する選択部とを有すること、
を特徴とする請求項１記載の特定用途向け集積回路。
【請求項４】
前記処理回路に対する代替回路と、クロック信号を出力するクロックジェネレーターとをさらに備え、
前記遮断手段は、前記遮断判定部により出力される前記制御信号に基づいて、前記クロック信号の入力先を前記処理回路から前記代替回路へ切り換える切換部を有すること、
を特徴とする請求項１記載の特定用途向け集積回路。
【請求項５】
前記遮断手段は、前記遮断判定部により出力される前記制御信号に基づいて、前記処理回路の前記出力信号および前記処理回路の前記入力信号の一方を選択し出力する選択部を有することを特徴とする請求項１記載の特定用途向け集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特定用途向け集積回路に関するものである。
【背景技術】
【０００２】
信号処理などで高機能や高速度が要求される場合、特定用途に特化して設計された特定用途向け集積回路（ＡＳＩＣ：Application Specific Integrated Circuit、以下、ＡＳＩＣともいう）で処理回路が設計されることが多い。
【０００３】
例えば特許文献１に記載されているようなリコンフィギャラブルなシステムを導入することで、電子機器の設計段階での仕様変更などに対応して処理回路を変更することも可能であるが、動作速度の面でＡＳＩＣのほうが好ましい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−９０６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
通常、ＡＳＩＣの設計には数年かかるため、電子機器の設計段階での仕様変更などによって、ＡＳＩＣの外部環境（周辺回路など）が変更され、ＡＳＩＣの設計当初に想定していた外部環境とは異なる外部環境でＡＳＩＣを動作させることがある。
【０００６】
上述のように設計時からの外部環境の変化などに起因してＡＳＩＣの特定部位で不具合が発生しやすくなってしまうことがある。
【０００７】
本発明は、上記の問題に鑑みてなされたものであり、不具合が発生しても動作を継続することが可能な特定用途向け集積回路を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る特定用途向け集積回路は、入力信号に対して所定の処理を行い、前記処理の結果を出力信号として出力する処理回路と、複数の監視部位のレベルが異常であるか否かを示す複数の検出信号をそれぞれ出力する複数の異常検出部と、前記複数の異常検出部から出力される前記複数の検出信号に対して論理演算を行い、前記論理演算の結果を、前記処理回路の前記出力信号を遮断するか否かを示す制御信号として出力する遮断判定部と、前記遮断判定部により出力される前記制御信号に基づいて、前記処理回路の前記出力信号を遮断する遮断手段とを備える。前記監視部位のレベルは、正常時には固定的にハイレベルまたはローレベルであり、異常時には変動する。そして、前記異常検出部は、（ａ）カスケード接続された複数の遅延部を有し、（ｂ）前記複数の遅延部の初段に前記監視部位のレベルを入力され、（ｃ）正常時には固定的にハイレベルとなる前記監視部位のレベルが入力される場合には前記複数の遅延部のそれぞれの出力信号の論理積を前記検出信号として出力し、正常時には固定的にローレベルとなる前記監視部位のレベルが入力される場合には前記複数の遅延部のそれぞれの出力信号の論理和を前記検出信号として出力する。
【発明の効果】
【０００９】
本発明によれば、不具合が発生しても動作を継続することが可能な特定用途向け集積回路を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の実施の形態１に係る特定用途向け集積回路（ＡＳＩＣ）の構成を示すブロック図である。
【図２】図２は、監視部位のレベルが正常時に固定的にハイレベルである場合の、図１における異常検出回路１１の一例を示す回路図である。
【図３】図３は、監視部位のレベルが正常時に固定的にローレベルである場合の、図１における異常検出回路１１の一例を示す回路図である。
【図４】図４は、本発明の実施の形態２に係る特定用途向け集積回路（ＡＳＩＣ）の構成を示すブロック図である。
【図５】図５は、本発明の実施の形態３に係る特定用途向け集積回路（ＡＳＩＣ）の構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下、図に基づいて本発明の実施の形態を説明する。
【００１２】
実施の形態１．
【００１３】
図１は、本発明の実施の形態１に係る特定用途向け集積回路（ＡＳＩＣ）の構成を示すブロック図である。
【００１４】
図１に示すＡＳＩＣは、処理回路１、代替回路２、デマルチプレクサー３、マルチプレクサー４、複数の異常検出回路１１、および判定回路１２を備える。
【００１５】
処理回路１は、入力信号に対して所定の処理を行い、その処理の結果を出力信号として出力する。
【００１６】
代替回路２は、処理回路１に対する代替回路である。
【００１７】
処理回路１は、例えば、実施の形態１に係るＡＳＩＣ内の一連の複数の処理回路のうちの１つである。そのため、異常状態が検出された場合、その一連の複数の処理回路から処理回路１が切り離されて、ＡＳＩＣの動作は残りの処理回路および代替回路２で継続する。
【００１８】
デマルチプレクサー３は、判定回路１２により出力される制御信号に基づいて、処理回路１への入力信号の入力先を代替回路２へ切り換える。マルチプレクサー４は、判定回路１２により出力される制御信号に基づいて、処理回路１の出力信号の代わりに代替回路２の出力信号を選択し出力する。
【００１９】
実施の形態１では、デマルチプレクサー３およびマルチプレクサー４によって、判定回路１２により出力される制御信号に基づいて、処理回路１の出力信号を遮断する遮断手段が構成されている。
【００２０】
複数の異常検出回路１１は、複数の監視部位のレベルが異常であるか否かを示す複数の検出信号をそれぞれ出力する。
【００２１】
各監視部位のレベルは、正常時には固定的にハイレベルまたはローレベルであり、異常時には、監視部位がハイインピーダンス状態となり変動する。
【００２２】
つまり、正常時には固定的にハイレベルまたはローレベルであり、異常時にはハイインピーダンス状態となる部位が、実施の形態１に係るＡＳＩＣ内の監視部位として選択される。
【００２３】
図２は、監視部位のレベルが正常時に固定的にハイレベルである場合の、図１における異常検出回路１１の一例を示す回路図である。図３は、監視部位のレベルが正常時に固定的にローレベルである場合の、図１における異常検出回路１１の一例を示す回路図である。
【００２４】
図２および図３に示すように、異常検出回路１１は、（ａ）カスケード接続された複数の遅延回路２１，３１を有し、（ｂ）複数の遅延回路２１，３１の初段に監視部位のレベルを入力され、（ｃ）正常時には固定的にハイレベルとなる監視部位のレベルが入力される場合には複数の遅延回路２１のそれぞれの出力信号の論理積をＡＮＤ回路２２で演算して検出信号として出力し、正常時には固定的にローレベルとなる監視部位のレベルが入力される場合には複数の遅延回路３１のそれぞれの出力信号の論理和をＯＲ回路３２で演算して検出信号として出力する。
【００２５】
なお、１つの遅延回路２１，３１は、所定期間（ここでは１クロック）だけ入力された信号のレベルを保持する。遅延回路２１，３１としては、例えばフリップフロップが使用される。また、図２および図３に示す異常検出回路１１では、遅延回路２１，３１の段数が３であるが、２段でも４段以上でもよい。
【００２６】
異常検出回路１１は、正常時には固定的にハイレベルとなる監視部位のレベルが入力される場合には、マルチプレクサー２３で、電源オン時の所定期間においてはハイレベル（固定値、例えば電源電位）を選択し、その所定期間終了後においてはＡＮＤ回路２２の出力信号を選択することで、電源オン時の所定期間において検出信号をハイレベルに固定する。
【００２７】
また、異常検出回路１１は、正常時には固定的にローレベルとなる監視部位のレベルが入力される場合には、マルチプレクサー３３で、電源オン時の所定期間においてはローレベル（固定値、例えば接地電位）を選択し、その所定期間終了後においてはＯＲ回路３２の出力信号を選択することで、電源オン時の所定期間において検出信号をローレベルに固定する。
【００２８】
判定回路１２は、複数の異常検出回路１１から出力される複数の検出信号に対して論理演算を行い、その論理演算の結果を、処理回路１の出力信号を遮断するか否かを示す制御信号として出力する。この論理演算は、複数の検出信号の論理和、複数の検出信号の論理積などとされる。
【００２９】
なお、この論理演算は、処理回路１から代替回路２への切り換えのための、複数の検出信号に対する条件に基づいて決定される。
【００３０】
また、正常時には固定的にハイレベルとなる監視部位のレベルが入力される異常検出回路１１と、正常時には固定的にローレベルとなる監視部位のレベルが入力される異常検出回路１１とが混在する場合、それらの一方の検出信号のレベルを反転させた後、複数の検出信号の論理和、複数の検出信号の論理積などの論理演算を行うようにしてもよい。
【００３１】
次に、実施の形態１に係るＡＳＩＣの動作について説明する。
【００３２】
実施の形態１に係るＡＳＩＣでは、複数の異常検出回路１１が、複数の監視部位のレベルを監視している。
【００３３】
各異常検出回路１１は、監視部位レベルが変動した場合、遅延回路２１，３１の段数に応じた期間、変動後のレベルをホールドして検出信号として出力する。
【００３４】
そして、判定回路１２は、複数の異常検出回路１１からの検出信号に対して所定の論理演算を行い、その論理演算の結果を制御信号としてデマルチプレクサー３およびマルチプレクサー４に出力する。
【００３５】
そして、デマルチプレクサー３およびマルチプレクサー４は、制御信号に従って、処理に使用される回路を、処理回路１から代替回路２へ切り換える。
【００３６】
以上のように、上記実施の形態１によれば、複数の異常検出回路１１は、複数の監視部位のレベルが異常であるか否かを示す複数の検出信号をそれぞれ出力する。判定回路１２は、複数の異常検出回路１１から出力される複数の検出信号に対して論理演算を行い、論理演算の結果を、処理回路１の出力信号を遮断するか否かを示す制御信号として出力する。デマルチプレクサー３およびマルチプレクサー４は、判定回路１２により出力される制御信号に基づいて、処理回路１の出力信号を遮断する。監視部位のレベルは、正常時には固定的にハイレベルまたはローレベルであり、異常時には変動する。そして、異常検出回路１１は、（ａ）カスケード接続された複数の遅延回路２１，３１を有し、（ｂ）複数の遅延回路２１，３１の初段に監視部位のレベルを入力され、（ｃ）正常時には固定的にハイレベルとなる監視部位のレベルが入力される場合には複数の遅延回路２１のそれぞれの出力信号の論理積を検出信号として出力し、正常時には固定的にローレベルとなる監視部位のレベルが入力される場合には複数の遅延回路３１のそれぞれの出力信号の論理和を検出信号として出力する。
【００３７】
これにより、ＡＳＩＣにおいて不具合が発生しても、ＡＳＩＣ内の一連の処理回路から処理回路１が切り離され、ＡＳＩＣの動作を継続することが可能となる。
【００３８】
実施の形態２．
【００３９】
図４は、本発明の実施の形態２に係る特定用途向け集積回路（ＡＳＩＣ）の構成を示すブロック図である。
【００４０】
実施の形態２では、デマルチプレクサー３およびマルチプレクサー４を使用せず、クロックジェネレーター４１が、クロック信号を出力し、デマルチプレクサー４２が、判定回路１２により出力される制御信号に基づいて、クロック信号の入力先を処理回路１から代替回路２へ切り換える。これにより、処理回路１および代替回路２のうち、クロック信号が供給されているもののみが動作するため、処理回路１から代替回路２への切り換えが、判定回路１２からの制御信号によって実施の形態１と同様に行われる。
【００４１】
なお、実施の形態２に係るＡＳＩＣのその他の構成および動作については実施の形態１のものと同様であるので、その説明を省略する。
【００４２】
実施の形態３．
【００４３】
図５は、本発明の実施の形態３に係る特定用途向け集積回路（ＡＳＩＣ）の構成を示すブロック図である。
【００４４】
実施の形態３に係るＡＳＩＣは、デマルチプレクサー３および代替回路２を使用せず、判定回路１２からの制御信号に基づいて、単に処理回路１をバイパスするようにしたものである。
【００４５】
つまり、マルチプレクサー４が、判定回路１２により出力される制御信号に基づいて、処理回路１の出力信号および処理回路１への入力信号の一方を選択し出力する。
【００４６】
なお、実施の形態３に係るＡＳＩＣのその他の構成および動作については実施の形態１のものと同様であるので、その説明を省略する。
【００４７】
なお、上述の各実施の形態は、本発明の好適な例であるが、本発明は、これらに限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【００４８】
例えば、上記実施の形態１〜３において、異常検出回路１１および判定回路１２をＣＰＵ（Central Processing Unit）やマイクロプロセッサーに置き換え、ＣＰＵやマイクロプロセッサーによるソフトウェア処理で異常検出回路１１および判定回路１２と同一の処理を行うようにしてもよい。
【産業上の利用可能性】
【００４９】
本発明は、例えば、電子機器に組み込まれるＡＳＩＣに適用可能である。
【符号の説明】
【００５０】
１  処理回路
２  代替回路
３，４２  デマルチプレクサー（切換部の一例，遮断手段の一例）
４  マルチプレクサー（選択部の一例，遮断手段の一例）
１１  異常検出回路（異常検出部の一例）
１２  判定回路
２１，３１  遅延回路（遅延部の一例）
４１  クロックジェネレーター
【図１】
2015149572.tif 000003
【図２】
2015149572.tif 000004
【図３】
2015149572.tif 000005
【図４】
2015149572.tif 000006
【図５】
2015149572.tif 000007