(57)【要約】【課題】ラビング処理時の摩擦や剥離帯電により導電性を持たない対向基板に電荷が生じた場合でも、焼き付き不良などが生じない液晶パネルの製造方法を提供する。【解決手段】液晶層を介してアレイ基板１２と対向基板１４が貼り合わされた液晶パネル１０の製造方法において、液晶パネル１０への分断前のマザー対向基板１４０の外周領域１８に沿って導電層２４を形成し、除電を行う。【選択図】      図１
2015014752.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を介してアレイ基板と対向基板が貼り合わされた液晶パネルの製造方法において、
前記液晶パネルへの分断前のマザー対向基板の少なくとも外周領域に沿って導電層を形成する導電層形成工程と、
前記導電層に接触端子を接触させて除電を行う除電工程と、
を有する液晶パネルの製造方法。
【請求項２】
前記導電層形成工程において、前記マザー対向基板の外周領域にある前記導電層に加えて、分断前の前記液晶パネルが隣接する隙間領域にも前記導電層を形成する、
請求項１に記載の液晶パネルの製造方法。
【請求項３】
前記導電層形成工程の後に、
前記液晶パネルへの分断前のマザーアレイ基板に、前記マザー対向基板を貼り合わせるパネル貼り合わせ工程と、
貼り合わせた前記マザー対向基板と前記マザーアレイ基板を、複数の前記液晶パネルと前記導電層が形成された不要部分とに分断する分断工程と、
を有する請求項１又は２に記載の液晶パネルの製造方法。
【請求項４】
前記導電層が、前記マザー対向基板に形成されたカラーフィルター層上、ブラックマトリックス層上、又は、前記マザー対向基板を構成するガラス基板上に形成されている、
請求項１乃至３のいずれか一項に記載の液晶パネルの液晶パネルの製造方法。
【請求項５】
前記導電層が、透明電極と同じ材料で形成されている、
請求項１乃至４のいずれか一項に記載の液晶パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルの製造方法に関するものである。
【背景技術】
【０００２】
液晶パネルのアレイ基板上には、画素電極を含むＴＦＴ（Thin Film Transistor）がマトリックス状に形成されており、さらに短絡防止のため保護回路やショートリングが形成されている。そのため、これらの構造によって、アレイ基板に対しラビング処理による摩擦や剥離帯電を与えた場合でも、除電を行うことができる。
【０００３】
例えば、特許文献１には、製造工程に用いられるステージから、複数の個片のアレイ基板を形成するためのマザー基板（以下、「マザーアレイ基板」という）を離間させるときに、マザーアレイ基板に設けられたダミー配線に接触端子を接触させ、マザーアレイ基板に帯電した静電気を除電する方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１２３７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に示す除電方法は、マザーアレイ基板に対応するものであり、また、液晶分子の横電界を利用するＩＰＳ（In Plane Switching）方式などにおいては、複数の個片の対向基板を形成するためのマザー基板（以下、「マザー対向基板」という）上には画素電極などの導電性の構造物がない。そのため、マザー対向基板に対しラビング処理によって摩擦や剥離帯電を与えた際に生じる電荷が、マザーアレイ基板と貼り合わせの後及び液晶パネルとしてそれぞれに分断した後でも、この電荷が残存し続け、電圧印加による液晶分子の挙動が妨げられ、焼き付き不良になるという問題点があった。
【０００６】
そこで、本発明は上記問題点に鑑み、液晶パネルの製造方法において、ラビング処理時の摩擦や剥離帯電により導電性を持たない対向基板に電荷が生じた場合でも、焼き付き不良などが生じない液晶パネルの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、液晶層を介してアレイ基板と対向基板が貼り合わされた液晶パネルの製造方法において、前記液晶パネルへの分断前のマザー対向基板の少なくとも外周領域に沿って導電層を形成する導電層形成工程と、前記導電層に接触端子を接触させて除電を行う除電工程と、を有する液晶パネルの製造方法である。
【発明の効果】
【０００８】
本発明によれば、マザー対向基板の少なくとも外周領域に沿って導電層を形成することにより、ラビング処理時の摩擦やステージからの剥離帯電による電荷を除電できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態１の液晶パネルの縦断面図である。
【図２】実施形態１のマザー対向基板の平面図である。
【図３】実施形態２のマザー対向基板の平面図である。
【図４】実施形態３の液晶パネルの縦断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の一実施形態の液晶パネル１０の製造方法について図面に基づいて説明する。
【実施形態１】
【００１１】
本発明の実施形態１の液晶パネル１０の製造方法について図１と図２に基づいて説明する。
【００１２】
液晶パネル１０は、ＩＰＳ方式であり、このＩＰＳ方式は、ＴＮ方式やＶＡ方式のようにガラス基板に挟まれた液晶の厚み方向に電解を加えるのでなく、アレイ基板１２の面方向に電解を加えて液晶分子をアレイ基板１２と平行な面内で回転させる横電界方式である。
【００１３】
液晶パネル１０は、アレイ基板１２と対向基板１４とを液晶層を介して貼り合わせたものである。アレイ基板１２には、ゲート配線と信号配線が直交するように形成され、その交差部にＴＦＴを介して画素電極が形成されている。画素電極は、ＩＰＳ方式であるため櫛歯状に形成されている。対向基板１４には、電極などの導電層が形成されておらず、ガラス基板の上面にＲＧＢのカラーフィルター層とブラックマトリックスとが形成され、その上に保護膜、配向膜が形成されている。
【００１４】
図１は、複数の個片のアレイ基板１２を形成するためのマザーアレイ基板１２０と、複数の個片の対向基板１４を形成するためのマザー対向基板１４０とが貼り合わせた状態の縦断面図であり、その右側がマザーアレイ基板１２０とマザー対向基板１４０の外周領域１６，１８である。図１における符号２０がアレイ基板１２上に形成されたゲート配線、信号線配線、ＴＦＴ、画素電極、保護膜、配向膜などを含むアレイ側形成層を示し、符号２２が対向基板１４上に形成されたカラーフィルター層、ブラックマトリックス、保護膜、配向膜を含む対向側形成層を示す。本実施形態では、マザー対向基板１４０の外周領域１８に沿って、対向側形成層２２の上に線状の導電層２４を透明電極（ＩＴＯ；Indium Tin Oxide）で額縁状に形成する。この導電層２４の線幅は、マザー対向基板の外周領域、すなわち対向基板個片が形成されない領域で、除電工程、例えば接地した端子を接触する等の処理が容易に行えるよう、できるだけ太く引き回すことが好ましく、例えば数百ｕｍ〜数ｍｍ等とすれば良い。導電層２４の形成は、他工程で使用される装置の条件をそのまま流用するのが簡単であり、アレイ基板の画素電極を形成する工程の条件をそのまま利用する場合、その膜厚は例えば５０ｎｍ程度となる。
【００１５】
液晶パネル１０の製造方法について順番に説明する。
【００１６】
まず、マザーアレイ基板１２０を作成する。そのためにマザーアレイ基板１２０となるガラス基板１００の表面への成膜を行う。この場合に金属膜はスパッタ法、絶縁膜はＣＶＤ法で行う。両方共に真空チャンバー内にガスを入れて物理的又は化学的な反応を起こさせて、ガラス基板上に金属膜又は絶縁膜を付着させる。
【００１７】
次に、金属膜や絶縁膜を形成したガラス基板上にレジストを塗布し、レジスト層を形成する。
【００１８】
次に、レジスト層が塗布されたガラス基板に対し露光装置を使って露光を行い、現像を行う。すなわち、パターンが描かれたマスクを使って、レジスト層にパターンを焼き付ける。
【００１９】
次に、パターンが焼き付かれたレジスト層にマスクを被せ、ウエットエッチング又はドライエッチングを行い、パターン以外の不要なレジスト層、金属膜又は絶縁膜を除去する。
【００２０】
次に、ガラス基板１００から、パターン形成された金属膜又は絶縁膜の上に残っている不要なレジスト層を剥離し、必要な膜のみを残す。
【００２１】
次に、上記各工程については１枚のマスクによって１つの金属膜、絶縁膜ができるため、この工程をそれぞれのステージ上で複数回繰り返し行い、アレイ側形成層２０を形成する。また、このときにマザーアレイ基板１２０の外周領域１６には工程管理用のテストパターン３０を形成しておく。なお、ステージとは、各製造工程を行うためにマザーアレイ基板１２０を載置しておく台であり、マザーアレイ基板１２０を作業前にステージに載置し、作業後は剥離する。
【００２２】
次に、対向基板１４においても、マザー対向基板１４０となるガラス基板１１０にブラックマトリックス及びＲＧＢのカラーフィルター層を含む対向側形成層２２を、アレイ基板１２の製造工程と同じように各ステージ上でパターン形成する。また、この製造工程において、図２に示すように、マザー対向基板１４０の外周領域に沿って、ＩＴＯによって導電層２４を形成する工程を行う。
【００２３】
次に、マザーアレイ基板１２０の配向膜とマザー対向基板１４０の配向膜をローラー転写でそれぞれ塗布する。配向膜は、液晶分子の向きを揃えるためである。
【００２４】
次に、マザーアレイ基板１２０の配向膜とマザー対向基板１４０の配向膜に対しラビング処理をそれぞれ行う。例えばドラムに布を巻いて、配向膜の表面を機械的に擦り、この擦った方向に液晶分子が向く。
【００２５】
次に、マザー対向基板１４０における個片の液晶パネル１０の対向基板１４の外周領域に沿ってシール部材２６を額縁状にそれぞれ形成する。
【００２６】
次に、マザー対向基板１４０の外周領域に形成した導電層２４に、除電装置の接点端子を接触させ除電する。接点端子は接地されており、この接点端子の接触により、ラビング処理やステージからの剥離帯電による電荷をマザー対向基板１４０から除電できる。
【００２７】
次に、マザーアレイ基板１２０とマザー対向基板１４０を貼り合わせる。
【００２８】
次に、貼り合わせたマザーアレイ基板１２０とマザー対向基板１４０の間に例えば液晶滴下によって、液晶を注入し、液晶層を形成する。
【００２９】
次に、マザーアレイ基板１２０とマザー対向基板１４０とを貼り合わせているシール部材２６にＵＶ光を当てて硬化させる。
【００３０】
次に、シール部材２６を硬化した後に、スクライブブレークを行い、個片の液晶パネル１０毎に分断し、１枚ずつの液晶パネル１０を形成する。また、分断後の不要な部分のガラス基板は、破棄する。この不要な部分に導電層２４を形成したマザー対向基板１４０の外周領域も含まれるので、製品後に導電層２４が残ることがない。
【００３１】
次に、各液晶パネル１０の両面に偏光板を貼り付け、バックライトを取り付け、ドライバＩＣを取り付け、フレームを付けてモジュールとして完成する。
【００３２】
本実施形態によれば、マザー対向基板１４０の外周領域に導電層２４を形成することにより、ラビング処理時やステージからの剥離などによって帯電が生じた場合でも、この導電層２４に電荷が流れ、各液晶パネル１０における電荷を除電でき、液晶パネル１０の電気工学特性に影響を及ぼし焼き付け不良を起こしたりすることがない。
【実施形態２】
【００３３】
次に、実施形態２の液晶パネル１０の製造方法について図３に基づいて説明する。
【００３４】
実施形態１では、マザー対向基板１４０に形成する導電層２４をマザー対向基板１４０の外周領域に沿ってだけ設けたが、本実施形態では、図３に示すように、隣接する個片の液晶パネル１０の間に設けられた隙間領域２８にも導電層２４を形成する。
【００３５】
これにより、液晶パネル１０に帯電した電荷がより確実に導電層２４に流れ、除電を行うことができる。
【実施形態３】
【００３６】
次に、実施形態３の液晶パネル１０の製造方法について図４に基づいて説明する。
【００３７】
実施形態１では、マザー対向基板１４０のカラーフィルター層又はブラックマトリックス上に導電層２４を形成していたが、これに加えて、導電層２４をマザー対向基板１４０のガラス基板の表面にも直接形成する。
【００３８】
これにより、実施形態１では、導電層２４がカラーフィルター層やブラックマトリクス層のみと接していたのに対し、ガラス基板とも接することになるため、ガラス表面側での帯電をより効果的に除電することができる。また、外周領域１８が狭い場合であっても、導電層２４をより広く形成できるため、除電効果を上げることができる。
【変更例】
【００３９】
本実施形態の液晶パネル１０の製造方法は、対向基板１４に電極を有さない横電解方式の液晶パネル１０であれば、ＩＰＳ方式に限らず他のモードの液晶パネル１０においても適用できる。
【００４０】
本発明は前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、前記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４１】
１０・・・液晶パネル、１２・・・アレイ基板、１４・・・対向基板、１６・・・外周領域、１８・・・外周領域、２０・・・アレイ側形成層、２２・・・対向側形成層、２４・・・導電層、２６・・・シール部材、２８・・・隙間領域、１２０・・・マザーアレイ基板、１４０・・・マザー対向基板
【図１】
2015014752.tif 000003
【図２】
2015014752.tif 000004
【図３】
2015014752.tif 000005
【図４】
2015014752.tif 000006