(57)【要約】      （修正有）【課題】従来よりも光取り出し効率の高い半導体レーザ装置を提供する。【解決手段】半導体レーザ装置１は、半導体チップ３、当該半導体チップを上面に搭載したサブマウント５、当該サブマウントと半導体チップを接合するための接合材４３、及び外部出力ミラー７を含む。半導体チップは、基板１１と、当該基板の第一面上に発光部１５、第一内部反射鏡１７、及び第一電極３３を含む第一積層体１０と、当該基板の第一面上のうち、第一積層体が形成されている領域とは異なる領域に形成された支持体３１とを有する。外部出力ミラーは、基板の第一面とは反対の第二面側に対向する位置に配置され、第一内部反射鏡との間で共振器を構成する。支持体は、第一積層体が備える第一電極よりもサブマウントの面に近い位置で接合材と接触している。【選択図】図１
2015191977.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、前記半導体チップを上面に搭載したサブマウントと、前記サブマウントと前記半導体チップを接合するための接合材と、外部出力ミラーとを含む半導体レーザ装置であって、
前記半導体チップは、
基板と、
前記基板の第一面上に、発光部、第一内部反射鏡、及び第一電極を含む第一積層体と、
前記基板の前記第一面上のうち、前記第一積層体が形成されている領域とは異なる領域に形成された支持体と、を有し、
前記外部出力ミラーは、前記基板の前記第一面とは反対の第二面側に対向する位置に配置されて、前記第一内部反射鏡との間で共振器を構成し、
前記支持体は、前記第一積層体が備える前記第一電極よりも前記サブマウントの面に近い位置で前記接合材と接触していることを特徴とする半導体レーザ装置。
【請求項２】
前記半導体チップは３以上の前記支持体を備えていることを特徴とする請求項１に記載の半導体レーザ装置。
【請求項３】
前記半導体チップは、前記基板の前記第一面上に、前記第一面に平行な方向に離間した状態又は電気的に絶縁された状態で複数の前記第一積層体を有しており、
前記外部出力ミラーは、複数の前記第一積層体が備える複数の前記第一内部反射鏡との間で共振器を構成することを特徴とする請求項１又は２に記載の半導体レーザ装置。
【請求項４】
前記支持体が絶縁層で構成されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体レーザ装置。
【請求項５】
半導体チップと、前記半導体チップを上面に搭載したサブマウントと、前記サブマウントと前記半導体チップを接合するための接合材と、外部出力ミラーとを含む半導体レーザ装置の製造方法であって、
基板を準備する工程（ａ１）、
前記基板の第一面上に、発光部、第一内部反射鏡、及び第一電極を含む第一積層体を形成する工程（ａ２）、
及び、前記基板の前記第一面上のうち、前記第一積層体が形成されている領域とは異なる領域に、前記基板の前記第一面に直交する方向に係る長さが前記第一積層体よりも長い支持体を形成する工程（ａ３）を含む、前記半導体チップを作製する工程（ａ）と、
前記サブマウントの面上に前記接合材を成膜する工程（ｂ）と、
前記基板の前記第一面側を前記接合材に対向させた状態で前記半導体チップを前記接合材に接近させて、前記支持体の面のうち前記基板とは反対側に位置する面を前記接合材に接触させる工程（ｃ）と、
加熱して前記接合材を溶融する工程（ｄ）と、
前記基板の前記第一面側を前記接合材に対向させた状態で前記半導体チップを前記接合材に接近させて、前記支持体の面のうち前記基板とは反対側に位置する面を前記サブマウントの面に当てる工程（ｅ）と、
冷却して前記接合材を固化させることで、前記サブマウントと前記半導体チップを一体化する工程（ｆ）と、
前記工程（ｆ）の後、前記半導体チップに対して、前記サブマウントとは反対側に対向する所定の位置に前記外部出力ミラーを設置する工程（ｇ）とを有することを特徴とする半導体レーザ装置の製造方法。
【請求項６】
前記工程（ａ２）及び前記工程（ａ３）は、並列して実行されることを特徴とする請求項５に記載の半導体レーザ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体レーザ装置に関する。
【背景技術】
【０００２】
半導体レーザ装置として、近年、基板面に垂直な方向に光を取り出す構成の垂直外部共振器面発光レーザ（Vertical External Cavity Surface Emitting Lasers：以下、「ＶＥＣＳＥＬ」と略記する。）の開発が進められている（例えば、下記特許文献１参照）。
【０００３】
図６は、従来のＶＥＣＳＥＬ構造の半導体レーザ装置の構成を模式的に示す断面図である。半導体レーザ装置９０は、サブマウント５の上面に、ハンダ等で構成された接合材４３を介して接合された半導体チップ９１を備えている。半導体チップ９１の、サブマウント５とは反対側の面に対向する位置には、外部出力ミラー７が配置されている。なお、図６において矢印ｄ１は光取り出し方向を示している。
【０００４】
半導体チップ９１は基板１１を有する。基板１１の一方の面（以下、「第一面」という。）の上層にはｎ側多層膜反射鏡１３が形成されており、ｎ側多層膜反射鏡１３の上層には発光部１５が形成されており、発光部１５の上層にはｐ側多層膜反射鏡１７が形成されている。つまり、発光部１５は、一対の多層膜反射鏡１３及び１７によって基板１１の面に直交する方向に挟み込まれる構成となっている。
【０００５】
以下では、説明の都合上、図６内に示すＸＹＺの３軸を規定する。すなわち、基板１１の面がＸ軸とＺ軸で構成される平面（ＸＺ平面）に平行であり、ＸＺ平面に直交する方向をＹ軸とする。この表現を用いて記載すると、発光部１５は一対の多層膜反射鏡１３及び１７によってＹ方向に挟み込まれる構成である。
【０００６】
基板１１の第一面側に関し、ｐ側多層膜反射鏡１７の上層にはコンタクト層１９が形成されており、コンタクト層１９の上層にはｐ側電極３３が形成されている。一方、基板１１の第一面とは反対側の面（以下、「第二面」という。）上には、ｎ側電極３７が形成されている。
【０００７】
コンタクト層１９は、高濃度（例えば、１×１０１８／ｃｍ３以上）の不純物がドープされた半導体層で構成されており、ｐ側電極３３との間のコンタクト抵抗値を下げる役割を果たしている。
【０００８】
ｎ側多層膜反射鏡１３、発光部１５、ｐ側多層膜反射鏡１７及びコンタクト層１９によって構成される多層構造体の外側には、高抵抗層２７が形成されている。この高抵抗層２７は、ｐ側電極３３とｎ側電極３７の間にバイアス電圧が印加された際、発光効率を高めるべく発光部１５を含む上記多層構造体の領域に電流を集中させ、その外側の領域に電流を流さないようにするための電流狭窄層を構成する。そして、この高抵抗層２７の周囲はパッシベーション層２９で覆われている。
【０００９】
ｐ側電極３３とｎ側電極３７の間にバイアス電圧が印加されると、発光部１５に電流が流れて当該領域が発光する。この光は、ｎ側多層膜反射鏡１３及びｐ側多層膜反射鏡１７によって構成される内部共振器、並びにｐ側多層膜反射鏡１７及び外部出力ミラー７によって構成される外部共振器で共振され、所定の発振条件が成立すると、レーザ光として外部出力ミラー７から射出される。
【００１０】
なお、図６に示す半導体レーザ装置９０は、ｎ側電極３７が形成されている側がレーザ光の取り出し面となっているため（取り出し方向ｄ１）、ｎ側電極３７は光路を遮らないような形状を有している。図６の半導体レーザ装置９０では、ｎ側電極３７がドーナツ形状を構成しており、その内側の位置において基板１１の第二面上に誘電体層３５が形成されている。誘電体層３５は、共振器中の光の損失を抑制するために設けられている。この誘電体層３５が光取り出し部２を構成している。
【００１１】
半導体レーザ装置９０からレーザ光を出力している間、発光部１５を含む半導体チップ９１は発熱する。この熱を効率的に排出するため、熱伝導率の高い材料で構成されたサブマウント５の上面に半導体チップ９１を載置している。なお、図８を参照して後述するように、通常、このサブマウント５をヒートシンクの上面に載置し、半導体チップ９１から生じる熱を、サブマウント５を介してヒートシンク側へと排出する構成が採用される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特表２００６−５１１９６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図６に示す半導体レーザ装置９０を製造するに際しては、接合材４３が面上に形成されたサブマウント５の上方に半導体チップ９１を配置した後、接合材４３に接触するまで半導体チップ９１をサブマウント５側に接近させる。そして、接合材４３を加熱溶融すると共に、サブマウント５に当たるまで更に半導体チップ９１をサブマウント５側に接近させ、その後に接合材４３を冷却固化させる。これにより、半導体チップ９１とサブマウント５を一体化させる。
【００１４】
ところで、サブマウント５の表面は、拡大して見ると微細な凹凸を有していることがある。このため、サブマウント５の面上に形成された接合材４３についても、上面の位置において微細な凹凸を有していることが考えられる。
【００１５】
図７は、サブマウント５の上面に半導体チップ９１を接合した時点で、半導体チップ９１の面上のＹ方向の変位を、位置に応じて測定した結果を示すグラフである。より詳細には、半導体チップ９１の上面（サブマウント５とは反対側の面）におけるＸ方向の中心線に沿ってＺ座標を変化させたときの、各箇所におけるＹ座標の位置（すなわち高さ位置）を、所定の基準点における高さ位置からの変位量としてプロットしたものである。図７において、横軸はＺ座標を示し、縦軸は基準位置からのＹ軸方向に関する変位量を示している（ただし、横軸の値については記入されていない。）。Ｙ軸方向に関する変位量は、例えばＺＹＧＯ（登録商標）等によって一般的に知られている非接触型表面粗さ測定機を用いて測定された。
【００１６】
図７によれば、誘電体層３５、すなわち光取り出し部２のＹ方向の位置が、場所に応じて異なっていることが分かる。また、誘電体層３５に隣接するｎ側電極３７のＹ方向の位置についても、同様に場所に応じて異なっていることが分かる。このことは、半導体チップ９１がＹ方向に反り等の変形を生じていることを示唆するものである。
【００１７】
半導体チップ９１に対してこのような変形が発生する理由としては、以下のことが推察される。
【００１８】
半導体チップ９１としては、一般的にＸ方向×Ｚ方向×Ｙ方向が１ｍｍ×１０ｍｍ×（５０〜１００）μｍ程度の寸法を有する、極めて厚みが薄く且つ縦横比の大きいものが用いられる。また、一般的に半導体チップ９１を構成する主材料はＧａＡｓで構成されており、これは比較的柔らかい材料である。このため、半導体チップ９１に対して応力が加えられると、この半導体チップ９１自体が変形しやすいという性質を有している。
【００１９】
上述したように、サブマウント５の表面には微小な凹凸が存在する。このため、半導体チップ９１をサブマウント５側に接近させていくと、溶融した接合材４３のうち、このサブマウント５の凸部の上面に形成されている接合材４３がまず半導体チップ９１に接触する。この接触後、半導体チップ９１がサブマウント５側に接近することで、半導体チップ９１の一部がサブマウント５に接触し、サブマウント５側を押圧する。このとき、当該箇所において半導体チップ９１と接触していた接合材４３の少なくとも一部は、外側に押し出される。この結果、サブマウント５と半導体チップ９１の間に介在する接合材４３に関し、サブマウント５の凸部から遠い位置においては、サブマウント５の凸部の位置と比較して厚みが厚くなる。
【００２０】
そして、この状態の下では、半導体チップ９１の一部の箇所でしかサブマウント５に当たっていないため、半導体チップ９１は不安定な状態下にある。
【００２１】
このような状態で接合材４３が冷却されると、半導体チップ９１とサブマウント５の間に介在している接合材４３の厚みが位置に応じて異なることから、場所に応じて接合材４３の熱収縮量が異なる。半導体チップ９１が不安定な状態に置かれている下で、場所に応じて接合材４３の熱収縮量が異なると、半導体チップ９１が接合材４３の収縮量に連れて反りを生じたり、傾いたりしてしまう。
【００２２】
半導体チップ９１に反りや傾きが生じると、以下のような問題が発生する。図８は、半導体チップ９１に反りが生じた場合の課題を説明するための模式的な図面である。
【００２３】
上述したように、半導体チップ９１をサブマウント５の上面に接合した後は、このサブマウント５をヒートシンク５１にハンダ接合する。その後、このヒートシンク５１をベース部５３にボルト留め等によって固定する。そして、ミラー支持部５５に外部出力ミラー７を接着する。
【００２４】
そして、半導体チップ９１に対して微小のバイアス電圧を印加して、光取り出し部２から微弱のレーザ光を射出させる。そして、外部出力ミラー７よりも光軸方向に関して後段に配置した光学系で受光された光量をモニタリングしながら、外部出力ミラー７の位置を調整し、光量が最大になる位置で外部出力ミラー７を固定する。すなわち、この位置において、ミラー支持部５５がベース部５３に接着層等によって固定される。
【００２５】
半導体チップ９１をサブマウント５上に接合する工程は、予め外部出力ミラー７を配置することが想定されている面（ミラー想定面）に対して半導体チップ９１が平行になるよう、サブマウント５及び半導体チップ９１を所定の向きに配置した状態で行われる。これは、できる限り外部出力ミラー７の面と半導体チップ９１の面（より詳細には、多層膜反射鏡１３の面及び多層膜反射鏡１７の面）との平行度を確保することが狙いである。
【００２６】
つまり、この平行度が確保されない場合、光取り出し部２から射出され外部出力ミラー７において反射した光のうち、一部の光は多層膜反射鏡（１３，１７）へと戻らないことが起こり得る。多層膜反射鏡（１３，１７）へと戻らなかった光は、レーザ発振に寄与しないため、かかる光の量が多くなればなるほど、光取り出し効率の低下を招くこととなる。
【００２７】
従って、半導体チップ９１に反りや傾きが発生している場合には、ミラー想定面と多層膜反射鏡（１３，１７）との平行度が確保できていないため、レーザ光の出力が低下することが考えられる。よって、レーザ光の出力をモニタリングしながら、図８に示すように外部出力ミラー７の位置（７ａ，７ｂ）を調整することで光軸方向（７１，７２）を調整し、出力が最大となる箇所において外部出力ミラー７を固定する。
【００２８】
ところが、例えば図７に示したように、半導体チップ９１に関して、Ｚ方向に関して中央部付近の位置では高さ位置が低く、端部に近づくほど高さ位置が高くなるような湾曲した反りが発生している場合、外部出力ミラー７を調整することではレーザ光の出力を高めることに限界がある。外部出力ミラー７は、ミラー支持部５５に固着された状態で回転させることで位置調整ができるに留まる。従って、半導体チップ９１が湾曲しているような場合に、この湾曲に沿って外部出力ミラー７を湾曲させることで位置調整することはできない。
【００２９】
図６や図８では、Ｚ方向に沿って光取り出し部２が３つ並べられている図面が模式的に示されている。しかし、例えば図７に示す例では、２０個の光取り出し部２が半導体チップ９１上に並べられている場合が想定されており、更に多数の光取り出し部２がＺ方向に沿って配置される場合もあり得る。
【００３０】
この場合、上記のように半導体チップ９１に反りが生じると、ある光取り出し部２から射出される光に対しては、外部出力ミラー７と多層膜反射鏡（１３，１７）との平行度は確保できるものの、別の光取り出し部２から射出される光に対しては、外部出力ミラー７と多層膜反射鏡（１３，１７）との平行度が確保できないということが生じる。このとき、レーザ発振に寄与しない光が一定割合以上存在することとなり、光取り出し効率が低下してしまう。
【００３１】
本発明は、上記の課題に鑑み、従来よりも光取り出し効率を向上した半導体レーザ装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００３２】
本発明は、半導体チップと、前記半導体チップを上面に搭載したサブマウントと、前記サブマウントと前記半導体チップを接合するための接合材と、外部出力ミラーとを含む半導体レーザ装置であって、
前記半導体チップは、
基板と、
前記基板の第一面上に、発光部、第一内部反射鏡、及び第一電極を含む第一積層体と、
前記基板の前記第一面上のうち、前記第一積層体が形成されている領域とは異なる領域に形成された支持体と、を有し、
前記外部出力ミラーは、前記基板の前記第一面とは反対の第二面側に対向する位置に配置されて、前記第一内部反射鏡との間で共振器を構成し、
前記支持体は、前記第一積層体が備える前記第一電極よりも前記サブマウントの面に近い位置で前記接合材と接触していることを特徴とする。
【００３３】
本発明の半導体レーザ装置は、半導体チップに支持体を備えている。この支持体は、第一電極よりもサブマウントの面に近い位置で接合材との接触することが可能に構成されている。このとき、支持体がサブマウントに当たっているものの、両者の間に微細な厚みで接合材が介在しているものとしても構わない。
【００３４】
半導体チップをサブマウントに接合する際、上面に接合材が形成されたサブマウントに対して半導体チップを接近させていくと、第一積層体（より詳細には第一電極）よりも支持体が先に接合材に接触する。更にサブマウント側に半導体チップを押下し、支持体をサブマウントに当てた状態で接合材を加熱溶融すると、この時点においても第一積層体の面はサブマウントの面に当たっていない。つまり、半導体チップの面を支持体によって形成された面として維持したまま、接合材を固化することができる。よって、半導体チップは、支持体がサブマウントに当たった時点で形成されていた面を維持したまま、サブマウントと接合することができる。
【００３５】
前記半導体チップが備える前記支持体は、サブマウント側に位置する当該支持体の面を連結すると一の平面が確定するような構成であるのが好ましい。一例としては、前記半導体チップが３以上の前記支持体を備える構成とすることができる。また、一の支持体であっても、例えば基板の辺に沿って矩形環状又はＬ字型に構成されることで、サブマウント側に位置する支持体の面によって一の平面が構成される。
【００３６】
前記支持体は、前記基板の前記第一面上に形成された絶縁層とすることができる。
【００３７】
また別の例として、前記支持体が前記第一積層体とは異なる第二積層体で構成されるものとしても構わない。より詳細には、前記半導体チップが、前記基板の前記第一面上に、発光部、第一内部反射鏡、及び第一電極を含み、前記第一積層体よりも前記基板の前記第一面に直交する方向に係る長さが長い第二積層体を有し、前記支持体が前記第二積層体によって構成されるものとしても構わない。
【００３８】
また、前記半導体チップは、前記基板の前記第一面上に、前記第一面に平行な方向に離間した状態又は電気的に絶縁された状態で複数の前記第一積層体を有しており、
前記外部出力ミラーは、複数の前記第一積層体が備える複数の前記第一内部反射鏡との間で共振器を構成するものとすることができる。
【００３９】
かかる場合、複数の発光部から射出される光に対して、外部出力ミラーが共通の反射ミラーを構成する。上記構成によれば、サブマウントとの接合の際に半導体チップの反りや傾きの発生が抑制されるため、一の外部出力ミラーによって複数の発光部に対応した共通の反射ミラーを構成しても、各第一積層体に含まれる第一内部反射鏡との間での平行度が確保される。つまり、各第一内部反射鏡と外部出力ミラーとの間で反射を繰り返しても、発振に寄与しない光の発生量が従来よりも大幅に抑制される。
【００４０】
なお、ＶＥＣＳＥＬ型の半導体レーザ装置において、一般的には、光取り出し部の寸法は径が数百μｍ程度であり、基板の面の寸法は１ｍｍ程度×数ｍｍ程度である。このため、半導体チップに複数の第一積層体を配置した半導体レーザ装置において、各第一内部反射鏡に対応して外部出力ミラーを各別に配置するのは、設計が困難な上、製造コストも高騰化する。上記の構成によれば、複数の光取り出し部を有する半導体レーザ装置において、外部出力ミラーを共通化しても、従来と比べて光の取り出し効率を向上させることができる。
【００４１】
なお、半導体レーザ装置の一実施例としては、以下の形態の採用が可能である。すなわち、
前記第一積層体が、前記基板の前記第一面側の上層に形成された第二内部反射鏡、前記第二内部反射鏡の上層に形成された前記発光部、前記発光部の上層に形成された前記第一内部反射鏡、及び前記第一内部反射鏡の上層に形成された前記第一電極を有し、
前記半導体チップが、前記基板の前記第二面側の上層に形成された第二電極を有し、
前記第一内部反射鏡と前記第二内部反射鏡が内部共振器を構成し、前記第一内部反射鏡と前記外部出力ミラーが外部共振器を構成する。
【００４２】
更に、前記半導体チップは、前記基板の前記第二面側の上層のうち、前記基板を介して第二内部反射鏡と対向する位置の少なくとも一部領域に形成された誘電体層を有し、前記第二電極は、前記誘電体層の外側に形成されている構成としても構わない。
【００４３】
上記構成では、前記誘電体層が半導体レーザ装置の光取り出し部を構成する。
【００４４】
なお、上記構成において、外部出力ミラーを体積ブラッググレーティング（ＶＢＧ：Volume Bragg Grating）によって構成しても構わない。更にこの場合において、半導体チップと外部出力ミラーの間に分極反転型ニオブ酸リチウム（ＰＰＬＮ：Periodically Poled Lithium Niobate）等の波長変換素子を配置しても構わない。
【００４５】
また、本発明は、半導体チップと、前記半導体チップを上面に搭載したサブマウントと、前記サブマウントと前記半導体チップを接合するための接合材と、外部出力ミラーとを含む半導体レーザ装置の製造方法であって、
基板を準備する工程（ａ１）、
前記基板の第一面上に、発光部、第一内部反射鏡、及び第一電極を含む第一積層体を形成する工程（ａ２）、
及び、前記基板の前記第一面上のうち、前記第一積層体が形成されている領域とは異なる領域に、前記基板の前記第一面に直交する方向に係る長さが前記第一積層体よりも長い支持体を形成する工程（ａ３）を含む、前記半導体チップを作製する工程（ａ）と、
前記サブマウントの面上に前記接合材を成膜する工程（ｂ）と、
前記基板の前記第一面側を前記接合材に対向させた状態で前記半導体チップを前記接合材に接近させて、前記支持体の面のうち前記基板とは反対側に位置する面を前記接合材に接触させる工程（ｃ）と、
加熱して前記接合材を溶融する工程（ｄ）と、
前記基板の前記第一面側を前記接合材に対向させた状態で前記半導体チップを前記接合材に接近させて、前記支持体の面のうち前記基板とは反対側に位置する面を前記サブマウントの面に当てる工程（ｅ）と、
冷却して前記接合材を固化させることで、前記サブマウントと前記半導体チップを一体化する工程（ｆ）と、
前記工程（ｆ）の後、前記半導体チップに対して、前記サブマウントとは反対側に対向する所定の位置に前記外部出力ミラーを設置する工程（ｇ）とを有することを特徴とする。
【００４６】
本方法によれば、半導体チップが支持体によって安定化された状態で接合材が固化されるため、工程（ｅ）の時点での半導体チップの面を維持したまま、半導体チップとサブマウントとを接合することができる。これにより、工程（ｆ）の終了時点において、工程（ｇ）において設置される外部出力ミラーの設置予定面に対してほぼ平行な面を有した状態で半導体チップとサブマウントとを接合することができる。
【００４７】
工程（ａ３）は、前記サブマウント側に位置する側の面を連結すると一の平面が確定するように前記支持体を形成する工程とするのが好ましい。一例としては、工程（ａ３）を、前記基板の前記第一面上のうち、３箇所以上の異なる領域に前記支持体を形成する工程とすることができる。また、別の例としては、工程（ａ３）を、前記基板の前記第一面上において、前記基板の前記第一面に直交する方向から見たときに、前記基板の辺に沿った矩形環状又はＬ字形状を示すような前記支持体を形成する工程とすることができる。
【００４８】
なお、上記方法において、前記工程（ａ２）及び前記工程（ａ３）は、並列して実行されるものとしても構わない。かかる方法によれば、従来と比較して別途の工程を付加することなく外部出力ミラーと第一内部反射鏡の平行度を確保した半導体レーザ装置が製造できる。
【発明の効果】
【００４９】
本発明の半導体レーザ装置及びその製造方法によれば、半導体チップの面を所定の面に平行な状態に保ちながら、サブマウントと半導体チップを接合することができるので、共振器を構成する外部出力ミラーと第一内部反射鏡との平行度を高めることができる。よって、従来よりも光取り出し効率を向上した半導体レーザ装置が実現される。
【図面の簡単な説明】
【００５０】
【図１】本発明の半導体レーザ装置の一実施形態の構成を模式的に示す断面図である。
【図２】半導体レーザ装置が備える基板の第二面をＹ方向から見たときの図面を模式的に示したものである。
【図３】半導体レーザ装置の一実施形態の全体的な構成を示す模式図である。
【図４Ａ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｂ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｃ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｄ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｅ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｆ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｇ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｈ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｉ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｊ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｋ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図４Ｌ】本発明の半導体レーザ装置の製造方法を説明する一工程図である。
【図５Ａ】別実施形態の半導体レーザ装置が備える基板の第二面をＹ方向から見たときの図面を模式的に示したものである。
【図５Ｂ】別実施形態の半導体レーザ装置が備える基板の第二面をＹ方向から見たときの図面を模式的に示したものである。
【図６】従来の半導体レーザ装置の構成を模式的に示す断面図である。
【図７】サブマウントの上面に半導体チップを接合した時点で、半導体チップの面上の厚み方向の変位量を位置に応じて測定した結果を示すグラフである。
【図８】半導体チップに反りが生じた場合の課題を説明するための模式的な図面である。
【発明を実施するための形態】
【００５１】
本発明の半導体レーザ装置及びその製造方法につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。
【００５２】
図１は、本発明の半導体レーザ装置の一実施形態の構成を模式的に示す断面図である。なお、以下の各図において、図６〜図８を参照して上述した構成要素と同一の構成要素については、同一の符号を付して、その説明を適宜簡略化又は割愛する。
【００５３】
〈構造〉
半導体レーザ装置１は、半導体チップ３と、半導体チップ３を上面に搭載したサブマウント５と、サブマウント５と半導体チップ３を接合するための接合材４３と、外部出力ミラー７とを有する。
【００５４】
半導体チップ３は基板１１を有する。基板１１の一方の面（「第一面」に対応する。）の上層には、ｎ側多層膜反射鏡１３が形成されており、ｎ側多層膜反射鏡１３の上層には発光部１５が形成されており、発光部１５の上層にはｐ側多層膜反射鏡１７が形成されている。更に、基板１１の第一面側において、ｐ側多層膜反射鏡１７の上層にはコンタクト層１９が形成されており、コンタクト層１９の上層にはｐ側電極３３が形成されている。
【００５５】
一方、基板１１の第一面とは反対側の面（「第二面」に対応する。）上には、ｎ側電極３７が形成されている。
【００５６】
なお、ｐ側多層膜反射鏡１７が「第一内部反射鏡」に対応し、ｎ側多層膜反射鏡１３が「第二内部反射鏡」に対応する。また、ｐ側電極３３が「第一電極」に対応し、
ｎ側電極３７が「第二電極」に対応する。そして、本実施形態においては、基板１１の第一面側に形成されている、ｎ側多層膜反射鏡１３、発光部１５、ｐ側多層膜反射鏡１７、コンタクト層１９、及びｐ側電極３３を含む積層体が第一積層体１０を構成している。
【００５７】
以下の図面においても、図６〜図８と同様に、ＸＹＺの３軸を規定する。すなわち、基板１１の面がＸ軸とＺ軸で構成される平面（ＸＺ平面）に平行であり、ＸＺ平面に直交する方向をＹ軸とする。この表現を用いて記載すると、発光部１５は一対の多層膜反射鏡１３及び１７によってＹ方向に挟み込まれる構成である。
【００５８】
図１では、光取り出し方向ｄ１が基板１１の第二面側であり、基板１１とこの方向ｄ１に離間した位置には外部出力ミラー７が形成される。なお、図６に示す半導体レーザ装置９０と同様に、図１に示す半導体レーザ装置１も電流狭窄層としての高抵抗層２７、パッシベーション層２９、及び誘電体層３５を備えている。なお、電流狭窄層としての高抵抗層２７は、後述する製造方法の項において「第二高抵抗層２７」と呼称されることがある。
【００５９】
基板１１は、例えばＧａＡｓ基板で構成される。より詳細には、基板１１は不純物濃度が１×１０１８／ｃｍ３未満、より好ましくは５×１０１７／ｃｍ３以下の低濃度で不純物がドープされているＧａＡｓ基板で構成される。
【００６０】
発光部１５は、取り出すレーザ光の波長に応じた材料で構成される。例えば、発光波長が０．８μｍ〜１μｍの場合はＧａＩｎＡｓ又はＡｌＧａＡｓなどが用いられる。
【００６１】
ｎ側多層膜反射鏡１３及びｐ側多層膜反射鏡１７は、所望の波長に対して吸収が少なく、且つ屈折率の異なる２種類の材料が積層されたもの、例えば、ＧａＡｓ／ＡｌＧａＡｓ又はＧａＡｓ／ＡｌＡｓなどが用いられる。また、各多層膜反射鏡（１３，１７）を構成する各層の厚さは、材料及び波長に応じて適宜設定される。
【００６２】
なお、ｐ側多層膜反射鏡１７の反射率を９９％以上、ｎ側多層膜反射鏡１３の反射率を２０％以上９０％以下の範囲とするのが好ましい。ｎ側多層膜反射鏡１３の反射率をｐ側多層膜反射鏡１７よりも低くしているのは、発光部１５からの光が、ｎ側多層膜反射鏡１３とｐ側多層膜反射鏡１７の間で反射を繰り返すことで励起された後、ｎ側多層膜反射鏡１３を通過させて外部へ取り出す（より詳細には基板１１及び誘電体層３５を通過させて外部出力ミラー７へ導く）必要があるためである。
【００６３】
また、本実施形態においては、ｎ側多層膜反射鏡１３は基板１１の第一面と接触して形成されている。
【００６４】
コンタクト層１９は、例えばＧａＡｓで構成され、ｐ側電極３３との間のコンタクト抵抗を小さくするために炭素（Ｃ）などのｐ型不純物が１×１０１８／ｃｍ３以上の高濃度でドープされている。
【００６５】
ｎ側電極３７及びｐ側電極３３は、例えばＮｉ／Ｇｅ／Ａｕ／Ｎｉ／ＡｕやＡｕ／Ｇｅ／Ｎｉ／Ａｕなどで構成される。なお、ｎ側電極３７及びｐ側電極３３は、同一の材料で構成されても異なる材料で構成されても構わない。
【００６６】
電流狭窄層としての高抵抗層２７は、半導体層に対してイオン注入することで高抵抗化した層、又はＳｉＯ２やＳｉＮ等の絶縁層で構成される。パッシベーション層２９は、ＳｉＯ２やＳｉＮ等の絶縁層で構成される。
【００６７】
支持体３１は、例えばパッシベーション層２９と同一の材料を含んで構成される。本実施形態においては、この支持体３１は、基板１１の第一面上に３箇所配置されており、それぞれが円柱形状を有している。
【００６８】
図２は、基板１１の第二面をＹ方向から見たときの図面を模式的に示したものである。なお、説明の都合上、誘電体層３５及び支持体３１のみ図示している。図２に示すように、基板１１の第二面上には、複数の誘電体層３５が島状に形成されており、Ｚ方向に離間して配置されている。なお、ここでは一例として誘電体層３５が３個形成されている場合を図示しているが、誘電体層３５の数は第一積層体１０の配置数に応じて適宜設定される。半導体チップ３が備える第一積層体１０の数は適宜変更してよい。
【００６９】
支持体３１が形成されている基板１１の面（第一面）は、誘電体層３５が形成されている面（第二面）とは反対側の面であるため、基板１１の第二面をＹ方向から見たときに支持体３１は現れないが、図２では説明の都合上、破線によって支持体３１を表示している。図２によれば、本実施形態では、基板１１の第一面側の３箇所に支持体３１が形成されている。
【００７０】
支持体３１は、当該支持体３１の面を連結すると一の平面が確定する構成とするのが好ましい。図２の例では、支持体３１が３箇所に形成されているため、これら３つの面を連結することで一の平面が確定する。更にこのとき、図２に示すように、支持体３１は、基板１１の面における、各支持体３１と基板１１の接触点を結ぶことで形成される平面が占める割合がなるべく高くなるように支持体３１を配置するものとしても構わない。支持体３１の数は３個に限られず、４個以上としても構わない。
【００７１】
更には、支持体３１を基板１１の辺に沿うような矩形環状やＬ字型に構成しても構わない。この場合、支持体３１の数は例えば１個でも構わない。
【００７２】
支持体３１は、Ｙ方向に係る長さ、すなわち厚みは、第一積層体１０の厚みよりも厚くなるように構成されている。つまり、図１に示すように、支持体３１は、第一積層体１０（より詳細には、第一積層体１０のうち最もサブマウント５側に配置されているｐ側電極３３）よりもサブマウント５の面に近い位置で接合材４３と接触している。
【００７３】
より詳細には、支持体３１の面のうちサブマウント５に対向する側の面は、ｐ側電極３３の面のうちサブマウント５に対向する側の面よりもサブマウント５に近い位置にある。このことは、支持体３１とサブマウント５の間に介在する接合材４３の厚みが、ｐ側電極３３とサブマウント５の間に介在する接合材４３の厚みよりも薄いことを意味する。なお、支持体３１がサブマウント５に当たっており、ただし、支持体３１とサブマウント５の間に微細な厚みで接合材４３が介在しているものとしても構わない。
【００７４】
また、半導体チップ３が支持体３１を複数備える場合には、各支持体３１のＹ方向に係る長さ、すなわち厚みを相互に同等程度にするのが好ましい。
【００７５】
図３は、半導体レーザ装置１の全体的な構成を示す模式図である。半導体レーザ装置１において、半導体チップ３と接合されたサブマウント５がヒートシンク５１の上面に接合される。ヒートシンク５１はベース部５３とボルト留め等によって固定されており、このベース部５３はミラー支持部５５と接着している。ミラー支持部５５には外部出力ミラー７が接着している。
【００７６】
製造方法の項で後述されるが、本実施形態の構成のように半導体チップ３が支持体３１を備えることで、半導体チップ３の面、より詳細には基板１１の面や多層膜反射鏡（１３，１７）の面の平坦性を維持したまま、接合材４３を介してサブマウント５の上面に接合することができる。つまり、サブマウント５と半導体チップ３を接合する際、予め外部出力ミラー７の面を想定すると共に、この想定面に対して基板１１の面や多層膜反射鏡（１３，１７）の面が平行になるように平坦性を維持したまま、半導体チップ３とサブマウント５とを接合することができる。この結果、光取り出し部２から射出される光の光軸８が外部出力ミラー７のミラー面に直交するように、外部出力ミラー７の位置を容易に調整することができる。
【００７７】
特に、上述した実施形態のように半導体チップ３が複数の第一積層体１０を備える場合、一の半導体チップ３に複数の光取り出し部２が形成される（図３も参照）。しかし、本実施形態の構成によれば、半導体チップ３の面と外部出力ミラー７の面を容易に平行にすることができるため、複数の第一積層体１０が備える各多層膜反射鏡（１７，１３）のミラー面と、外部出力ミラー７のミラー面との平行性が確保される。この結果、各光取り出し部２から射出される光が外部出力ミラー７で反射されると、各反射光は、ほぼ損失なく多層膜反射鏡（１７，１３）内へと再び入射することができる。この結果、各多層膜反射鏡（１７，１３）と外部出力ミラー７との間で反射を繰り返しても、発振に寄与しない光の発生量を従来と比べて大幅に抑制することができる。
【００７８】
なお、半導体レーザ装置１は、必ずしもヒートシンク５１を備えなくても構わない。また、図３に示した外部出力ミラー７の設置態様は、あくまで一例である。
【００７９】
〈製造方法〉
以下、半導体レーザ装置１の製造方法の一例につき、工程図を参照して説明する。なお、以下で記載される不純物濃度や膜厚などの寸法はあくまで一例であって、これらの数値に限定されるものではない。
【００８０】
（ステップＳ１）
図４Ａに示すように、基板１１を準備する。基板１１としては、一例として、不純物濃度が５×１０１７／ｃｍ３以下のＧａＡｓ基板を採用することができる。このステップＳ１が工程（ａ１）に対応する。
【００８１】
（ステップＳ２）
図４Ｂに示すように、基板１１の第一面上に半導体層１８をエピタキシャル成長させる。より詳細には、基板１１の第一面上にｎ側多層膜反射鏡１３を形成し、ｎ側多層膜反射鏡１３の上層に発光部１５を形成し、発光部１５の上層にｐ側多層膜反射鏡１７を形成し、ｐ側多層膜反射鏡１７の上層にコンタクト層１９を形成する。
【００８２】
更に、コンタクト層１９の上層に第一半導体層２１を形成する。この第一半導体層２１は、後の工程において第一積層体１０よりも厚膜の支持体３１を作製するために形成されるものである。
【００８３】
ｎ側多層膜反射鏡１３としては、ＧａＡｓ／ＡｌＧａＡｓ又はＧａＡｓ／ＡｌＡｓなどが用いられ、反射率が２０％以上９０％以下となるように積層数が設定される。発光部１５としては、ＧａＩｎＡｓ又はＡｌＧａＡｓなどが用いられ、発光波長に応じて採用される材料や組成比が設定される。ｐ側多層膜反射鏡１７としては、ＧａＡｓ／ＡｌＧａＡｓ又はＧａＡｓ／ＡｌＡｓなどが用いられ、反射率が９９％以上となるように積層数が設定される。
【００８４】
積層される膜厚の例としては、ｎ側多層膜反射鏡１３が１００ｎｍ〜２０００ｎｍ程度、発光部１５が５０ｎｍ〜２０００ｎｍ程度、ｐ側多層膜反射鏡１９が１０００ｎｍ〜５０００ｎｍ程度である。
【００８５】
コンタクト層１９としては、例えばＣなどのｐ型不純物が１×１０１８／ｃｍ３以上の高濃度でドープされたＧａＡｓが膜厚１０ｎｍ〜１０００ｎｍ程度で成膜される。また、第一半導体層２１としては、例えば、コンタクト層１９と同一の材料であるＧａＡｓが膜厚３０００ｎｍ〜５０００ｎｍ程度で成膜される。
【００８６】
第一半導体層２１は、種々の半導体層で構成できるが、例えばコンタクト層１９と同一の材料、且つ同一の不純物濃度で構成することもできる。この場合は、単にコンタクト層１９の成長時間を伸ばすことで、コンタクト層１９の一部分を第一半導体層２１とすればよい。
【００８７】
（ステップＳ３）
図４Ｂに示す半導体層１８のうち、所定の領域２２ａをマスクして、非マスク領域２２ｂに対してイオン注入を行う。これにより、非マスク領域内に形成されていた半導体層１８が高抵抗層２３に変化する（図４Ｃ参照）。
【００８８】
なお、非マスク領域２２ｂ内に形成されていた半導体層１８を酸化させることで、当該領域に高抵抗層２３を形成するものとしても構わない。
【００８９】
（ステップＳ４）
図４Ｃに示される構造体に対して、ウェットエッチング法又はドライエッチング法により、図４Ｄに示すような形状に加工する。
【００９０】
より詳細な方法の一例としては、まず支持体３１を形成する予定の領域内をマスクして、非マスク領域に対して、領域２２ａ内におけるコンタクト層１９の上面が露出する程度にまでエッチングを行う。その後、支持体３１を形成する予定の領域に加えて、第一積層体１０を形成する予定の領域についてもマスクし、非マスク領域内に形成されている高抵抗層２３をエッチングする。
【００９１】
これにより、高抵抗層２３は、半導体層（１３，１５，１７，１９）の積層体から離間した位置に形成された第一高抵抗層２５と、半導体層（１３，１５，１７，１９）の外縁に形成され、第一高抵抗層２５よりも厚みの薄い第二高抵抗層２７とに分断される。このうち、第二高抵抗層２７は上述した電流狭窄層を構成する。
【００９２】
（ステップＳ５）
図４Ｅに示すように、スパッタ法又はＰＶＤ（Physical Vapor Deposition：物理気相成長）法にて、例えばＳｉＮやＳｉＯ２などの絶縁材料を膜厚１０ｎｍ〜２０００ｎｍ程度成膜し、パッシベーション層２９を形成する。
【００９３】
パッシベーション層２９は、半導体層（１３，１５，１７，１９）及び第二高抵抗層２７で形成された積層体の露出面を覆うように形成される。また、本実施形態では、パッシベーション層２９は、更に第一高抵抗層２５の露出面を覆うように形成される。
【００９４】
本ステップＳ５において、第一高抵抗層２５、及びこの外周を覆うパッシベーション層２９で構成される支持体３１が形成される。
【００９５】
（ステップＳ６）
例えば、コンタクト層１９の上方に係る位置以外をマスクして、ウェットエッチング法又はドライエッチング法により非マスク領域に形成されたパッシベーション層２９を除去する（図４Ｆ参照）。本ステップＳ６により、コンタクト層１９の上面が露出される。
【００９６】
（ステップＳ７）
コンタクト層１９の露出面上に、スパッタ法又は真空蒸着法によって例えばＡｕ／Ｚｎ／ＡｕやＴｉ／Ｐｔ／Ａｕなどの電極材料を膜厚１００ｎｍ〜３０００ｎｍ程度成膜して、ｐ側電極３３を形成する（図４Ｇ参照）。
【００９７】
本ステップＳ７によって、ｎ側多層膜反射鏡１３、発光部１５、ｐ側多層膜反射鏡１７、コンタクト層１９、及びｐ側電極３３を含む第一積層体１０が形成される。
【００９８】
ステップＳ２〜Ｓ７が工程（ａ２）に対応する。また、ステップＳ２〜Ｓ５が工程（ａ３）に対応する。すなわち、上記方法によれば、第一積層体１０を形成する過程において支持体３１も併せて形成される。
【００９９】
（ステップＳ８）
基板１１の第二面上に、ＳｉＯ２、Ｔａ２Ｏ５、又はＳｉＮＯなどで構成される光学薄膜を、スパッタ法又は真空蒸着法によって膜厚１０ｎｍ〜１０００ｎｍ程度成膜し、誘電体層３５を形成する（図４Ｈ参照）。
【０１００】
（ステップＳ９）
所定領域内の誘電体層３５をマスクし、非マスク領域に形成された誘電体層３５をエッチングによって除去して基板１１の第二面を露出させる。その後、当該露出した基板１１の第二面上に、スパッタ法又は真空蒸着法によって例えばＮｉ／Ｇｅ／Ａｕ／Ｎｉ／ＡｕやＡｕ／Ｇｅ／Ｎｉ／Ａｕなどの電極材料を膜厚１００ｎｍ〜３０００ｎｍ程度成膜して、ｎ側電極３７を形成する（図４Ｉ参照）。
【０１０１】
上記ステップＳ１〜Ｓ９により、半導体チップ３が形成される。以下、この半導体チップ３をサブマウント５に接合した後、外部出力ミラー７を所定の位置に配置するまでの工程について説明する。
【０１０２】
（ステップＳ１０）
まず、ＳｉＣやＡｌＮ等の材料で構成されたサブマウント５の上面に、Ａｕ−Ｓｎハンダなどで構成される接合材４３を成膜する（図４Ｊ参照）。本ステップＳ１０が工程（ｂ）に対応する。
【０１０３】
（ステップＳ１１）
図４Ｊに示すように、半導体チップ３のサブマウント５とは反対側の面からダイボンダ治具４１によって当該半導体チップ３を真空吸着し、サブマウント５上の所定の取り付け位置の上方に半導体チップ３を配置する。このとき、外部出力ミラー７の設置予定面と半導体チップ３の面との平行性、より詳細には、外部出力ミラー７の設置予定面と基板１１の面及び多層膜反射鏡（１３，１７）の面との平行性を確保した状態で、ダイボンダ治具４１による半導体チップ３の真空吸着を行う。
【０１０４】
そして、前記平行性を確保したまま、基板１１の第一面を接合材４３に対向させた状態でダイボンダ治具４１を−Ｙ方向に移動させ、半導体チップ３と接合材４３を接近させる。そして、支持体３１の面のうち基板１１とは反対側に位置する面を接合材４３に接触させる（図４Ｋ参照）。
【０１０５】
上述したように、支持体３１の厚み（Ｙ方向に係る長さ）は第一積層体１０の厚みよりも厚い。このため、本ステップＳ１１において、半導体チップ３の構成要素の中で支持体３１が最も先に接合材４３に接触する。つまり、図４Ｋの時点において、第一積層体１０は未だ接合材４３には接触していない。
【０１０６】
本ステップＳ１１は工程（ｃ）に対応する。
【０１０７】
（ステップＳ１２）
接合材４３をヒータ等によって加熱する。このとき、半導体チップ３及びサブマウント５を同時にヒータ等によって加熱するものとしても構わない。本ステップＳ１２が実行されることで、接合材４３は溶融状態となる。なお、以下後述するステップＳ１４に係る冷却工程を実行するまで、本ステップＳ１２に係る加熱工程を継続的に実行するものとしても構わない。
【０１０８】
なお、支持体３１の面のうち基板１１とは反対側に位置する面が接合材４３に接触するより先に、本ステップＳ１２に係る加熱工程を開始しても構わない。
【０１０９】
本ステップＳ１２は工程（ｄ）に対応する。
【０１１０】
（ステップＳ１３）
引き続き、外部出力ミラー７の設置予定面と基板１１の面との平行性を確保した状態でダイボンダ治具４１を−Ｙ方向に移動させて、支持体３１の面がサブマウント５の面に当たるまで半導体チップ３と接合材４３を接近させる（図４Ｌ参照）。なお、支持体３１の面とサブマウント５の面とが当たっても、溶融された接合材４３は一部残存しているため、図４Ｌでは支持体３１とサブマウント５の間に接合材４３が介在している図面を描いている。ただし、支持体３１とサブマウント５の間に介在する接合材４３は、極めて薄い層で構成されているものとしても構わない。
【０１１１】
上述したように、半導体チップ３をサブマウント５側に接近させると、第一積層体１０よりも支持体３１が先に接合材４３に接触する。接合材４３が加熱溶融された状態で、更に半導体チップ３をサブマウント５側に接近させると、支持体３１は溶融した接合材４３を押し出しながらサブマウント５の面に近づく。そして、やがて支持体３１はサブマウント５の面に当たり、サブマウント５からの応力を受ける。
【０１１２】
ここで、支持体３１がサブマウント５の面に当たる程度に半導体チップ３とサブマウント５が接近した時点で、第一積層体１０と接合材４３が接触するように、接合材４３の厚みや第一積層体１０と支持体３１との厚みの差が予め設定されているものとしても構わない。この場合、支持体３１がサブマウント５の面に当たる程度に半導体チップ３とサブマウント５とが接近すると、第一積層体１０と接合材４３とも接触する。
【０１１３】
ただし、第一積層体１０のサブマウント５側の面は、サブマウント５とは当たっていない。このため、サブマウント５から第一積層体１０に対して力を受けることはない。すなわち、この時点においても、第一積層体１０の面はダイボンダ治具４１で吸着されている基板１１の面に平行である。
【０１１４】
そして、上述したように本実施形態における半導体チップ３は、３個の支持体３１を備えている。このため、これら３個の支持体３１がサブマウント５の面に当たると、３個の支持体３１によって確定される平面で半導体チップ３が安定化される。
【０１１５】
本ステップＳ１３は工程（ｅ）に対応する。
【０１１６】
（ステップＳ１４）
ステップＳ１２以後の加熱状態を一定時間継続した後、加熱を停止して、接合材４３を冷却する。このとき、半導体チップ３及びサブマウント５も同時に冷却するものとしても構わない。
【０１１７】
接合材４３等が室温程度にまで冷却されると、接合材４３が固化され、半導体チップ３とサブマウント５が例えば図４Ｌに示される状態で一体化される。
【０１１８】
上述したように、ステップＳ１３の実行後、半導体チップ３は３個の支持体３１によって構成される面上で安定している。このため、第一積層体１０とサブマウント５の間に介在している接合材４３の厚みが場所によって異なっていても、接合材４３の収縮によって半導体チップ３に傾きや反りが発生することが抑制される。
【０１１９】
（ステップＳ１５）
Ｓｎ−Ａｇ−Ｃｕハンダなどで構成された接合材（不図示）を介して、サブマウント５とヒートシンク５１を加熱接合する。その後、ヒートシンク５１とベース部５３とをボルト留め等によって固定する。
【０１２０】
（ステップＳ１６）
所定の位置に配置されたミラー支持部５５に外部出力ミラー７を接着する。このとき、外部出力ミラー７の面が、ステップＳ１１等において想定されていた設置予定面にほぼ一致するように外部出力ミラー７を配置する（図３参照）。
【０１２１】
そして、半導体チップ３、より詳細には発光部１５に対してバイアス電圧を印加して低出力のレーザ光を射出させ、ミラー支持部５５を移動又は回転操作することで外部出力ミラーの角度や位置を変化させながら、外部出力ミラー７よりも光軸方向の後段に配置した光学系で受光された光量をモニタリングする。そして受光量が最大になる位置においてミラー支持部５５とベース部５３を固定する。
【０１２２】
本ステップＳ１６が工程（ｇ）に対応する。
【０１２３】
上述したように、本方法においては、ステップＳ１６の開始時点において、外部出力ミラー７の面は、各第一積層体１０が備える多層膜反射鏡（１３，１７）の面との平行性がほぼ確保された状態となっている。このため、外部出力ミラー７の位置や角度の調整量は、従来よりも大幅に削減される。
【０１２４】
［別実施形態］
以下、半導体レーザ装置１及びその製造方法の別実施形態について説明する。
【０１２５】
〈１〉  上記実施形態では、半導体チップ３が３個の支持体３１を備えているものとして説明した。しかし、ステップＳ１３において半導体チップ３の面の安定性が確保できていれば、支持体３１の個数や形状には限定されない。なお、上記実施形態では、支持体３１の形状が円柱形状である場合を想定したが、角柱形状や錐台形状であっても構わない。
【０１２６】
また、例えば、支持体３１を基板１１の辺に沿った矩形環状（図５Ａ参照）や、上面視でＬ字形状（図５Ｂ参照）に構成する場合、半導体チップ３が１個の支持体３１を有している場合であっても、上記実施形態と同様の効果が奏される。なお、図５Ａ及び図５Ｂは、図２と同様に、基板１１の第二面をＹ方向から見たときの図面を模式的に示したものであって、且つ基板１１の第一面側に形成されている支持体３１を破線で示したものである。
【０１２７】
その他の例としては、半導体チップ３が、上記実施形態と同様に基板１１の第一面の所定領域に形成された円柱状の１個の支持体３１と、基板１１の第一面の別の所定領域に形成された、基板１１の辺に沿った上面視でＩ字形状の１個の支持体３１とを有する構成を採用することもできる。
【０１２８】
更に、例えば上記実施形態と同様の円柱形状を有する支持体３１が、基板１１の第一面上の４箇所以上の異なる位置に形成されていても構わない。
【０１２９】
〈２〉  上記実施形態では、支持体３１が高抵抗層２５及び当該高抵抗層２５を覆うように形成されたパッシベーション層２９によって構成されていたが、支持体３１の構成材料はこれに限定されない。別の一例として、支持体３１が第一積層体１０と同一の材料で構成されていても構わない。
【０１３０】
すなわち、半導体チップ３が、基板１１の第一面上であって、第一積層体１０が形成されている領域とは異なる領域に、ｎ側多層膜反射鏡１３、発光部１５、ｐ側多層膜反射鏡１７、コンタクト層１９、及びｐ側電極３３を含む第二積層体を有するものとすることができる。この場合において、第二積層体は、第一積層体１０よりも厚み（Ｙ方向に係る長さ）が厚くなるように形成される。
【０１３１】
かかる構成であっても、上記実施形態で説明したのと同様の理由により、ステップＳ１３において半導体チップ３の面の安定性が確保されるため、半導体チップ３に傾きや反りが発生することが抑制される。よって、多層膜反射鏡（１３，１７）の面と外部出力ミラー７との平行性を容易に確保することができる。
【０１３２】
〈３〉  上記実施形態では、半導体チップ３がｎ側多層膜反射鏡１３を備える構成とした。しかし、半導体レーザ装置１は、ｎ側多層膜反射鏡１３を備えず、ｐ側多層膜反射鏡１７と外部出力ミラー７によって構成される共振器のみを有する構成とすることも可能である。
【０１３３】
〈４〉  上記実施形態において、ｐ側多層膜反射鏡１７とｐ型電極３３との接触抵抗を低くすることができれば、コンタクト層１９は必ずしも必要ではない。
【０１３４】
〈５〉  電流狭窄層としての高抵抗層２７は、発光部１５を含む第一積層体１０に電流を集中的に流すことで、同一電流注入下で取り出すことのできる光出力を向上させる狙いがある。しかし、半導体レーザ装置１は高抵抗層２７を必ずしも備えなければならないというものではない。
【０１３５】
また、上記実施形態では、パッシベーション層２９は、第一積層体１０を構成する各層間の短絡を防止する目的で設けられているが、半導体レーザ装置１はパッシベーション層２９を必ずしも備えなければならないというものではない。
【０１３６】
また、上記実施形態では、誘電体層３５は、共振中の光の損失を抑制する目的で設けられているが、半導体レーザ装置１は誘電体層３５を必ずしも備えなければならないというものではない。この場合、ｎ側電極３７によって囲まれた領域における基板１１の露出面（第二面）が光取り出し部２を構成する。
【０１３７】
〈６〉  上記実施形態では、Ｚ方向に隣接する第一積層体１０の間は離間しているが、この離間部分に絶縁層又は半導体層が形成されているものとしても構わない。
【０１３８】
更に、上記実施形態では、半導体チップ３が複数の第一積層体１０を有する構成、すなわち、複数の光取り出し部２を備えた半導体レーザ装置１を想定して説明した。しかし、本発明は、一つの光取り出し部２を備えた半導体レーザ装置に対しても適用可能である。
【０１３９】
〈７〉  上記実施形態では、基板１１の第一面側、すなわちサブマウント５に近い側をｐ側とし、基板１１の第二面側、すなわち光取り出し部２に近い側をｎ側とした。しかし、ｎ側とｐ側の位置は反転させても構わない。
【符号の説明】
【０１４０】
１                ：    本発明の半導体レーザ装置
２                ：    光取り出し部
３                ：    半導体チップ
５                ：    サブマウント
７（７ａ，７ｂ）  ：    外部出力ミラー
８                ：    光軸
１０                ：    第一積層体
１１                ：    基板
１３                ：    ｎ側多層膜反射鏡
１５                ：    発光部
１７                ：    ｐ側多層膜反射鏡
１８                ：    半導体層
１９                ：    コンタクト層
２１                ：    第一半導体層
２２ａ              ：    マスク領域
２２ｂ              ：    非マスク領域
２３                ：    高抵抗層
２５                ：    第一高抵抗層
２７                ：    電流狭窄層としての高抵抗層（第二高抵抗層）
３１                ：    支持体
３３                ：    ｐ側電極
３５                ：    誘電体層
３７                ：    ｎ側電極
４１                ：    ダイボンダ治具
４３                ：    接合材
５１                ：    ヒートシンク
５３                ：    ベース部
５５                ：    ミラー支持部
７１，７２          ：    光軸
９０                ：    従来の半導体レーザ装置
９１                ：    半導体チップ
ｄ１                ：    光取り出し方向
【図１】
2015191977.tif 000003
【図２】
2015191977.tif 000004
【図３】
2015191977.tif 000005
【図４Ａ】
2015191977.tif 000006
【図４Ｂ】
2015191977.tif 000007
【図４Ｃ】
2015191977.tif 000008
【図４Ｄ】
2015191977.tif 000009
【図４Ｅ】
2015191977.tif 000010
【図４Ｆ】
2015191977.tif 000011
【図４Ｇ】
2015191977.tif 000012
【図４Ｈ】
2015191977.tif 000013
【図４Ｉ】
2015191977.tif 000014
【図４Ｊ】
2015191977.tif 000015
【図４Ｋ】
2015191977.tif 000016
【図４Ｌ】
2015191977.tif 000017
【図５Ａ】
2015191977.tif 000018
【図５Ｂ】
2015191977.tif 000019
【図６】
2015191977.tif 000020
【図７】
2015191977.tif 000021
【図８】
2015191977.tif 000022