(57)【要約】【課題】  従来と比べて短い時間で複数の対象装置を制御することを目的とする。【解決手段】  制御信号を第１信号線に送信し、制御信号に応答する応答信号を第２信号線を介して受信する制御装置と、第１信号線を介して受信する制御信号に基づいて動作し、応答信号を第２信号線に送信する複数の対象装置と、を有し、制御装置は、制御信号を対象装置ごとに生成する制御部と、制御部により生成された制御信号を、所定の間隔を置いて第１信号線に順次に送信する送信部と、を備え、各対象装置は、受信した制御信号に対する応答信号を、第１信号線を介して次の制御信号を受信するタイミングに合わせて送信する。【選択図】    図１
2015170864.tif 000002
【特許請求の範囲】
【請求項１】
制御信号を第１信号線に送信し、前記制御信号に応答する応答信号を第２信号線を介して受信する制御装置と、
前記第１信号線を介して受信する前記制御信号に基づいて動作し、前記応答信号を前記第２信号線に送信する複数の対象装置と、を備え、
前記制御装置は、
前記制御信号を前記対象装置ごとに生成する制御部と、
前記制御部により生成された前記制御信号を、所定の間隔を置いて前記第１信号線に順次に送信する送信部と、を備え、
前記各対象装置は、受信した前記制御信号に対する前記応答信号を、前記第１信号線を介して次の制御信号を受信するタイミングに合わせて送信する
ことを特徴とする制御システム。
【請求項２】
請求項１に記載の制御システムにおいて、
前記制御装置は、前記対象装置による前記制御信号の送信および前記対象装置による前記応答信号の送信のタイミングを制御するタイミング信号を生成する生成部を備え、
前記送信部は、前記制御信号を前記第１信号線に送信とともに、前記タイミング信号を第３信号線に送信し、
前記各対象装置は、前記タイミング信号に応答して前記応答信号を送信する
ことを特徴とする制御システム。
【請求項３】
請求項１に記載の制御システムにおいて、
前記対象装置は、前記制御装置に対して前記応答信号の送信が可能であることを通知する通知信号を生成する通知部を備え、
前記対象装置は、前記応答信号を前記第２信号線に送信するとともに、生成された前記通知信号を第４回線を介して前記制御装置に送信し、
前記送信部は、前各対象装置からの前記通知信号の受信から所定の時間が経過後に、前記次の対象装置へ前記制御信号を送信する
ことを特徴とする制御システム。
【請求項４】
制御信号を第１信号線に送信し、前記制御信号に応答する応答信号を第２信号線を介して受信する制御装置と、前記第１信号線を介して受信する前記制御信号に基づいて動作し、前記応答信号を前記第２信号線に送信する複数の対象装置と、を備える制御システムにおける制御方法であって、
前記制御装置は、前記制御信号を前記対象装置ごとに生成し、
前記制御装置は、生成した前記制御信号を所定の間隔を置いて前記第１信号線に順次に送信し、
前記各対象装置は、受信した前記制御信号に対する前記応答信号を、前記第１信号線を介して次の制御信号を受信するタイミングに合わせて送信する
ことを特徴とする制御システムの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の試験装置を制御する制御システムおよび制御システムの制御方法に関する。
【背景技術】
【０００２】
例えば、１つの制御装置が、シリアル通信の規格に基づいて、複数の試験装置を制御する技術が提案されている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−６１４８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術では、制御装置は、複数の試験装置の各々に対して異なる制御を行う場合、試験を実施する試験装置に制御信号を送信し、送信した制御信号に対する応答を受けた後、次の試験装置に制御信号を送信するという手順を繰り返す。そのため、制御装置が、全ての試験装置を制御し終えるまでに時間がかかるという問題がある。また、最初に制御信号を受けて試験を実施する試験装置と最後に制御信号を受けて試験を実施する試験装置とでは、制御信号を受けた時間差により同じ条件で試験を行うことが困難となる。
【０００５】
本件開示の制御システムおよび制御システムの制御方法は、従来と比べて短い時間で複数の対象装置を制御することを目的とする。
【課題を解決するための手段】
【０００６】
一つの観点の制御システムは、制御信号を第１信号線に送信し、制御信号に応答する応答信号を第２信号線を介して受信する制御装置と、第１信号線を介して受信する制御信号に基づいて動作し、応答信号を第２信号線に送信する複数の対象装置と、を有し、制御装置は、制御信号を対象装置ごとに生成する制御部と、制御部により生成された制御信号を、所定の間隔を置いて第１信号線に順次に送信する送信部と、を備え、各対象装置は、受信した制御信号に対する応答信号を、第１信号線を介して次の制御信号を受信するタイミングに合わせて送信する。
【０００７】
別の観点の制御システムの制御方法は、制御信号を第１信号線に送信し、制御信号に応答する応答信号を第２信号線を介して受信する制御装置と、第１信号線を介して受信する制御信号に基づいて動作し、応答信号を第２信号線に送信する複数の対象装置と、を備える制御システムにおける制御方法であって、制御装置は、制御信号を対象装置ごとに生成し、制御装置は、生成した制御信号を所定の間隔を置いて第１信号線に順次に送信し、各対象装置は、受信した制御信号に対する応答信号を、第１信号線を介して次の制御信号を受信するタイミングに合わせて送信する。
【発明の効果】
【０００８】
本件開示の制御システムおよび制御システムの制御方法は、従来と比べて短い時間で複数の対象装置を制御することができる。
【図面の簡単な説明】
【０００９】
【図１】制御システムの一実施形態を示す図である。
【図２】図１に示した制御装置より送信される制御信号と受信される応答信号との例を示す図である。
【図３】図２に示した制御信号および応答信号の例を示す図である。
【図４】図１に示した制御システムにおける制御処理の例を示す図である。
【図５】制御システムの別実施形態を示す図である。
【図６】図５に示した制御装置により送信される制御信号およびＣＬＫ信号と受信される応答信号およびＥＮＡ信号との例を示す図である。
【図７】図５に示した制御システムにおける制御処理の例を示す図である。
【図８】制御システムの別実施形態を示す図である。
【図９】図８に示した制御装置により送信される制御信号およびＣＬＫ信号と受信される応答信号およびＥＮＡ信号との例を示す図である。
【図１０】図８に示した制御システムにおける制御処理の例を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を用いて実施形態について説明する。
【００１１】
図１は、制御システムの一実施形態を示す。
【００１２】
図１に示す制御システム１００は、例えば、制御装置１０およびＮ個の試験装置２０（２０（１）−２０（Ｎ））を含む。制御装置１０と試験装置２０（１）−２０（Ｎ）とは、信号線ＤＯ，ＤＩを介し互いに接続され、シリアル通信の規格に基づいて信号をやり取りする。なお、各信号線ＤＯ，ＤＩを伝達する信号は、信号線の符号と同じＤＯ（Data Out）信号とＤＩ（Data In）信号とである。
【００１３】
試験装置２０は、例えば、蓄電池の充電および放電等の試験を行う。試験装置２０の動作については、図２および図３で説明する。なお、試験装置２０は、蓄電池の充電および放電等の試験を行うとしたが、蓄電池以外の電子部品等の試験を行ってもよい。試験装置２０は、対象装置の一例である。
【００１４】
制御装置１０は、例えば、パーソナルコンピュータ等のコンピュータ装置であり、制御部１１および送信部１２を含む。また、制御装置１０は、キーボードやタッチパネル等の入力装置を含む。
【００１５】
例えば、制御部１１は、制御装置１０に含まれるＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の記憶部に格納されるプログラムを実行するプロセッサを含む。制御部１１は、プロセッサがプログラムを実行することで、制御装置１０の各部の動作を統括的に制御する。例えば、制御部１１は、試験装置２０ごとに制御指示を示す制御信号を生成する。制御部１１の動作については、図２および図３で説明する。
【００１６】
例えば、送信部１２は、制御部１１により生成された制御信号を、所定の期間に、信号線ＤＯを介して、各試験装置２０に順次に送信する。そして、制御装置１０は、送信部１２が送信した制御信号に対する各試験装置２０からの応答信号を信号線ＤＩを介して受信する。送信部１２の動作については、図２で説明する。
【００１７】
図２は、図１に示した制御装置１０より送信される制御信号と受信される応答信号との例を示す。図２は、縦方向にＣＳ（Channel Select）信号、ＤＯ信号およびＤＩ信号を示し、横方向に時刻を示す。
【００１８】
ＣＳ信号は、制御部１１により送信部１２に出力され、送信部１２の送信動作を制御する。例えば、制御部１１は、ＣＳ信号をハイレベルからローレベルにすることで、送信部１２に試験の開始を指示し、ＣＳ信号をローレベルからハイレベルにすることで、送信部１２に試験の終了を指示する。送信部１２は、ＣＳ信号がローレベルの期間、試験装置２０（１）−２０（Ｎ）の各々に制御信号４０（４０（１）−４０（Ｎ））を順次に送信させる。なお、ＣＳ信号は、信号線ＤＯとは異なる信号線を介して、送信部１２により各試験装置２０に送信されてもよい。
【００１９】
ＤＯ信号は、送信部１２が信号線ＤＯを介して送信する信号であり、例えば、制御信号４０（１）−４０（Ｎ）である。なお、信号線ＤＯは、試験装置２０に共通に配線されるため、各試験装置２０は、他の試験装置２０宛のＤＯ信号を受ける。
【００２０】
ＤＩ信号は、制御装置１０が、信号線ＤＩを介して、各試験装置２０から受信する信号であり、例えば、送信部１２により送信された各制御信号４０に対する各試験装置２０からの応答信号５０（５０（１）−５０（Ｎ））である。なお、制御信号４０および応答信号５０については、図３で説明する。
【００２１】
また、時刻ｔ１は、制御部１１がＣＳ信号をハイレベルからローレベルにした時刻を示す。そして、時刻ｔ１において、送信部１２は、試験装置２０（１）に対し制御信号４０（１）の送信を開始する。時刻ｔ２では、送信部１２は、次の試験装置２０（２）に対し制御信号４０（２）の送信を開始する。また、時刻ｔ２において、試験装置２０（１）は、次の試験装置２０（２）への制御信号４０を受信するタイミングに合わせて、制御装置１０に対して応答信号５０（１）の送信を開始する。そして、制御装置１０は、試験装置２０（１）から制御信号４０（１）に対する応答信号５０（１）の受信を開始する。なお、時刻ｔ１と時刻ｔ２との時間間隔は、各応答信号５０が連続して受信されるように、制御部１１により制御される。
【００２２】
時刻ｔ３−ｔＮについても、時刻ｔ２と同様に、送信部１２は、試験装置２０（３）−２０（Ｎ）それぞれに制御信号４０（３）−４０（Ｎ）の送信を開始する。一方、試験装置２０（２）−２０（Ｎ−１）の各々は、次に試験される試験装置２０に対応する制御信号４０のそれぞれの受信に応答して、応答信号５０（２）−５０（Ｎ−１）の送信を順次に開始する。そして、制御装置１０は、信号線ＤＩを介して、試験装置２０（２）−２０（Ｎ−１）からの応答信号５０（２）−５０（Ｎ−１）の受信を開始する。
【００２３】
なお、例えば、試験装置２０は、送信部１２による次に試験される試験装置２０への制御信号４０の送信を所定時間Ｔａ以上検出しない場合、所定時間Ｔａが経過した時刻に、受信した制御信号４０に対する応答信号５０を送信する機能を有する。これにより、例えば、最後に試験される試験装置２０（Ｎ）から応答信号５０（Ｎ）が出力されず、制御システム１００による試験装置２０の試験が終了しないという不具合を抑止することができる。試験装置２０（Ｎ）は、所定時間Ｔａが経過した時刻ｔ（Ｎ＋１）に、応答信号５０（Ｎ）を制御装置１０に送信する。制御装置１０は、時刻ｔ（Ｎ＋１）に応答信号５０（Ｎ）の受信を開始する。制御部１１は、応答信号５０（Ｎ）の受信が終了した時刻ｔ（Ｎ＋２）に、ＣＳ信号をローレベルからハイレベルにする。所定時間Ｔａは、試験装置２０における制御信号４０に対する処理および応答信号５０の生成処理にかかる時間等に基づいて決定される。
【００２４】
なお、制御部１１は、各応答信号５０が連続して受信されるように送信部１２による制御信号４０の送信の時間間隔を制御したが、各応答信号５０を時間の間隔を置いて受信するように、各制御信号４０の送信の時間間隔を制御してもよい。
【００２５】
図３は、図２に示した制御信号４０および応答信号５０の例を示す。
【００２６】
例えば、制御信号４０は、図３（ａ）に示す順に、装置ＣＨ（Channel）６０、コマンド６１、種別６２、電流６３および電流６４を示す情報を含むＤＯ信号である。なお、装置ＣＨ６０、コマンド６１、種別６２、電流６３および電流６４の各々を示す情報のビット数は、４ビットに限定されない。
【００２７】
装置ＣＨ６０を示す情報には、制御信号４０の送信先である各試験装置２０を識別する４ビットの識別番号が含まれる。そのため、制御装置１０は、制御装置１０に含まれるＥＥＰＲＯＭ等の記憶部に割り当てられた格納領域に、各試験装置２０を示す互いに異なる識別番号が予め格納される。また、格納された識別番号は各試験装置２０に設定される。例えば、装置ＣＨ６０を示す情報には、試験装置２０（１）が“０００１”、試験装置２０（２）が“００１０”、試験装置２０（３）が“００１１”等の識別番号が含まれる。
【００２８】
コマンド６１を示す情報には、制御装置１０から試験装置２０への制御指示を示すコマンドが４ビットの値で含まれる。各コマンドの４ビットの値は、予め設定され、制御装置１０に含まれるＥＥＰＲＯＭ等の記憶部に割り当てられた格納領域に格納される。例えば、蓄電池の充電を指示するコマンドは“０００１”、および蓄電池の放電を指示するコマンドは“００１０”に予め設定され、コマンド６１を示す情報に含まれる。また、試験装置２０により計測された蓄電池の電圧値および電流値を要求するコマンドは、“０１００”と設定され、コマンド６１を示す情報に含まれる。
【００２９】
種別６２を示す情報には、コマンド６１を示す情報が含むコマンドの実行の種別を示す４ビットの値が含まれる。例えば、制御装置１０が試験装置２０に対して蓄電池の充電あるいは放電等の実行の停止を指示する場合には、“００００”が設定され、種別６２を示す情報に含まれる。また、制御装置１０が試験装置２０に対して蓄電池の充電または放電、あるいは蓄電池の電圧および電流の計測等の実行の開始を指示する場合には、“０００１”が設定され、種別６２を示す情報に含まれる。
【００３０】
電圧６３を示す情報には、例えば、コマンド６１を示す情報に含まれた充電のコマンドを実行する際に、蓄電池に入力される電圧を示す値が４ビットで含まれる。
【００３１】
電流６４を示す情報には、例えば、コマンド６１を示す情報に含まれた充電のコマンドを実行する際に、蓄電池に入力される電流を示す値が４ビットで含まれる。
【００３２】
例えば、制御部１１は、試験装置２０ごとに、図３（ａ）に示した制御信号４０を生成する。図３（ａ）に示した制御信号４０は、例えば、試験装置２０（１）に対して蓄電池の充電を電圧５ボルト、電流１アンペアで開始させる指示を示す。
【００３３】
なお、例えば、コマンド６１を示す情報が、蓄電池の充電の開始または停止、蓄電池の放電の開始または停止、あるいは蓄電池の電圧値および電流値の計測の要求等のコマンドを含む場合には、電圧６３および電流６４を示す情報が省略されてもよい。また、制御装置１０は、装置ＣＨ６０、コマンド６１、種別６２、電流６３および電流６４を示す情報を、入力装置を介してユーザ等から受けてもよい。
【００３４】
例えば、応答信号５０は、図３（ｂ）に示す順に、装置ＣＨ７０、コマンド７１、応答結果７２、電圧７３および電流７４を示す情報を含むＤＩ信号である。なお、装置ＣＨ７０、コマンド７１、応答結果７２、電圧７３および電流７４の各々を示す情報のビット数は、４ビットに限定されない。
【００３５】
装置ＣＨ７０を示す情報には、応答信号５０の送信元である試験装置２０を識別する４ビットの識別番号が含まれる。
【００３６】
コマンド７１を示す情報には、制御装置１０から受信した制御信号４０のコマンド６１を示す情報が含むコマンドの４ビットの値が含まれる。これにより、制御装置１０は、試験装置２０からの応答信号５０が何のコマンドに対する応答であるかが分かる。
【００３７】
応答結果７２を示す情報には、制御装置１０より受けた制御信号４０のコマンド６１を示す情報が含むコマンドを、種別６２を示す情報に応じて実行した結果、正常に実行できたか否かを示す４ビットの値が含まれる。例えば、試験装置２０が受けたコマンドに対して正常に実行した場合には、“００００”が応答結果７２を示す情報に含まれ、異常終了した場合には、“０００１”が応答結果７２を示す情報に含まれる。
【００３８】
電圧７３を示す情報には、例えば、制御装置１０より受けた制御信号４０のコマンド６１を示す情報に含まれるコマンドが試験装置２０によって計測された蓄電池の電圧値の要求である場合に、計測された電圧値を示す４ビットが含まれる。なお、制御装置１０より受けた制御信号４０のコマンド６１を示す情報に含まれるコマンドが、蓄電池の充電または放電等の開始または停止の場合には、電圧７３を示す情報は省略されてもよい。
【００３９】
電流７４を示す情報には、例えば、制御装置１０より受けた制御信号４０のコマンド６１を示す情報に含まれるコマンドが試験装置２０によって計測された蓄電池の電流値の要求である場合に、計測された電流値を示す４ビットが含まれる。なお、制御装置１０より受けた制御信号４０のコマンド６１を示す情報に含まれるコマンドが、蓄電池の充電または放電等の開始または停止の場合には、電流７４を示す情報は省略されてもよい。
【００４０】
図３（ｂ）に示した応答信号５０は、例えば、試験装置２０（１）が、制御装置１０から受けた図３（ａ）に示した制御信号４０による、電圧が５ボルトおよび電流が１アンペアでの蓄電池の充電の開始の指示に対する応答を示す。
【００４１】
例えば、試験装置２０は、制御信号４０を受けた場合、受けた制御信号４０の装置ＣＨ６０を示す情報が含む識別番号が、試験装置２０に設定された値と一致するか否かを判定する。試験装置２０は、一致すると判定した場合、受けた制御信号４０のコマンド６１を示す情報が含むコマンドを、種別６２を示す情報に応じて実行する。試験装置２０は、コマンドの実行の結果を含む、図３（ｂ）に示した応答信号５０を生成し、信号線ＤＩを介して、生成した応答信号５０を制御装置１０に送信する。
【００４２】
一方、試験装置２０は、受けた制御信号４０の装置ＣＨ６０を示す情報に含まれた識別番号が、試験装置２０に設定された値と一致しない場合、受けた制御信号４０を破棄する。
【００４３】
図４は、図１に示した制御システム１００における制御処理の例を示す。ステップＳ１０、ステップＳ１１、ステップＳ１２およびステップＳ１３の動作は、制御部１１が制御プログラムを実行することにより実現される。また、ステップＳ２０、ステップＳ２１、ステップＳ２２およびステップＳ２３の動作は、試験装置２０（１）に含まれるプロセッサ等の制御部がプログラムを実行することにより実現される。すなわち、図４は、制御システム１００の制御方法の一実施形態を示す。なお、図４に示す処理は、制御装置１０および試験装置２０（１）に搭載されるハードウェアにより実行されてもよい。この場合、図１に示した制御部１１および送信部１２は、制御装置１０内に配置される回路により実現される。
【００４４】
なお、制御装置１０と試験装置２０（２）−２０（Ｎ）それぞれとの処理は、図４に示した制御装置１０と試験装置２０（１）との処理と同様である。
【００４５】
ステップＳ１０において、制御部１１は、図１から図３において説明したように、試験装置２０ごとに制御信号４０を生成する。
【００４６】
次に、ステップＳ１１において、送信部１２は、図１および図２において説明したように、ＣＳ信号がローレベルに維持される所定の期間に、制御部１１の制御に基づいて、生成した制御信号４０を試験装置２０に順次に送信する。
【００４７】
次に、ステップＳ１２において、制御装置１０は、図１および図２において説明したように、送信した制御信号４０に対する各試験装置２０からの応答信号５０を受信する。
【００４８】
次に、ステップＳ１３において、制御部１１は、全ての試験装置２０に制御信号４０を送信したか否かを判定する。制御部１１は、全ての試験装置２０に制御信号４０を送信したと判定した場合（ＹＥＳ）、試験装置２０（Ｎ）からの応答信号５０（Ｎ）を受信した後、ＣＳ信号をローレベルからハイレベルにし、処理を終了する。一方、制御部１１は、全ての試験装置２０に制御信号４０を送信していないと判定した場合（ＮＯ）、処理をステップＳ１１に移行する。
【００４９】
一方、ステップＳ２０において、試験装置２０（１）は、図１および図３において説明したように、制御装置１０から受信した制御信号４０の装置ＣＨ６０を示す情報に含まれる識別番号が試験装置２０（１）の識別番号と一致するか否かを判定する。例えば、試験装置２０（１）は、互いの識別番号が一致すると判定した場合（ＹＥＳ）、処理をステップＳ２１へ移行する。一方、試験装置２０（１）は、一致しないと判定した場合（ＮＯ）、試験装置２０（１）の識別番号が含まれる制御信号４０（１）を受信するまで待機する。
【００５０】
ステップＳ２１において、試験装置２０（１）は、図３において説明したように、受信した制御信号４０（１）のコマンド６１を示す情報が含むコマンドを、種別６２を示す情報に応じて実行する。
【００５１】
次に、ステップＳ２２において、試験装置２０（１）は、図３で説明したように、ステップＳ２１で実行したコマンドの結果を含む応答信号５０（１）を生成する。
【００５２】
次に、ステップＳ２３において、試験装置２０（１）は、図１から図３において説明したように、次の試験装置２０（２）への制御信号４０（２）を受信したタイミングに合わせて、信号線ＤＩを介して、生成した応答信号５０（１）を制御装置１０に送信する。
【００５３】
そして、制御システム１００は、制御処理を終了する。なお、図４に示したフローは、所定の時間間隔ごとに繰り返し実行される。
【００５４】
以上、この実施形態では、送信部１２は、ＣＳ信号がローレベルに維持される所定の期間に、生成した制御信号４０を試験装置２０に順次に送信する。試験装置２０は、受信した制御信号４０に対する応答信号５０を、次の試験装置２０への制御信号４０を受信したタイミングに合わせて送信する。これにより、送信部１２による各試験装置２０への制御信号４０の送信と各試験装置２０による応答信号５０の送信とが並行して行われるため、制御システム１００は、従来と比べて短い時間で複数の試験装置２０を制御できる。
【００５５】
また、試験装置２０は、応答信号５０を次の試験装置２０への制御信号４０を受信したタイミングに合わせて送信するため、クロック信号等のタイミング信号を用いることなく複数の試験装置２０が送信する応答信号５０の衝突を回避することができる。
【００５６】
図５は、制御システムの別実施形態を示す。図５に示す制御システム１００は、例えば、制御装置１０ａ、Ｎ個の試験装置２０ａ（２０ａ（１）−２０ａ（Ｎ））を含む。制御装置１０ａと試験装置２０ａ（１）−２０ａ（Ｎ）とは、信号線ＣＳ，ＣＬＫ，ＤＯ，ＤＩ，ＥＮＡを介し互いに接続され、シリアル通信の規格に基づいて信号をやり取りする。なお、各信号線ＣＳ，ＣＬＫ，ＤＯ，ＤＩ，ＥＮＡを伝達する信号は、信号線の符号と同じＣＳ，ＣＬＫ（Clock）信号、ＤＯ信号、ＤＩ信号およびＥＮＡ（Enable）信号である。
【００５７】
制御装置１０ａは、例えば、パーソナルコンピュータ等のコンピュータ装置であり、制御部１１ａ、送信部１２ａおよび受信部１３を含む。
【００５８】
例えば、制御部１１ａは、制御装置１０ａに含まれるＥＥＰＲＯＭ等の記憶部に格納されるプログラムを実行するプロセッサを含み、プロセッサがプログラムを実行することで、制御装置１０ａの各部の動作を統括的に制御する。例えば、制御部１１ａは、試験装置２０ａごとに図３（ａ）に示した制御信号４０を生成する。また、制御部１１ａは、プログラムを実行することにより、生成部１４として動作する。制御部１１ａの動作については、図６で説明する。
【００５９】
例えば、生成部１４は、制御部１１ａの制御に基づいて、制御信号４０の送信および試験装置２０ａによる応答信号の送信のタイミングを制御する、所定の周波数のクロック信号を生成する。なお、生成部１４は、制御部１１ａの機能の１つとして制御部１１ａに含まれたが、制御部１１ａの外部にクロック回路として配置されてもよい。
【００６０】
例えば、送信部１２ａは、生成部１４により生成されたクロック信号および制御部１１ａにより生成された制御信号４０を、所定の期間に、信号線ＣＬＫおよび信号線ＤＯを介して各試験装置２０ａに順次に送信する。送信部１２ａの動作および送信されるクロック信号については、図６で説明する。
【００６１】
例えば、受信部１３は、図３（ｂ）に示した各試験装置２０ａからの応答信号５０を信号線ＤＩを介して受信するとともに、試験装置２０ａが応答信号の出力が可能であることを通知するＥＮＡ信号を信号線ＥＮＡを介して受信する。受信部１３は、受信したＥＮＡ信号および応答信号５０を制御部１１ａに出力する。受信部１３の動作については、図６で説明する。
【００６２】
例えば、試験装置２０ａは、蓄電池２５（２５（１）−２５（Ｎ））の充電および放電等の試験を行う試験装置である。例えば、試験装置２０ａ（１）は、受信部２１、制御部２２および送信部２３を含む。なお、試験装置２０ａ（２）−２０ａ（Ｎ）についても、試験装置２０ａ（１）と同様の要素を含み、詳細な説明は省略する。
【００６３】
例えば、受信部２１は、信号線ＣＬＫおよび信号線ＤＯを介して、制御装置１０ａからクロック信号および制御信号４０を受信する。受信部２１は、受信したクロック信号および制御信号４０を制御部２２に出力する。
【００６４】
例えば、制御部２２は、試験装置２０ａ（１）に含まれるＥＥＰＲＯＭ等の記憶部に格納されるプログラムを実行するプロセッサを含み、プロセッサがプログラムを実行することで、試験装置２０ａ（１）の各部の動作を統括的に制御する。例えば、制御部２２は、制御装置１０ａから受信した制御信号４０の送信先が試験装置２０ａ（１）か否かを判定する。制御部２２は、図３（ａ）で説明したように、制御信号４０の装置ＣＨ６０を示す情報に含まれる送信先の識別番号が予め設定された試験装置２０ａ（１）の識別番号と一致するか否かを判定する。制御部２２は、互いの識別番号が一致する場合、受信した制御信号４０（１）のコマンド６１を示す情報が含むコマンドを、種別６２を示す情報に応じて実行する。制御部２２は、実行の結果を含む応答信号５０（１）を生成し、生成した応答信号５０（１）を送信部２３に出力する。一方、制御部２２は、互いの識別番号が一致しない場合、受信した制御信号４０を破棄する。
【００６５】
また、制御部２２は、例えば、プロセッサがプログラムを実行することで、通知部２４として動作する。
【００６６】
通知部２４は、例えば、制御装置１０ａに対して生成した応答信号５０の送信が可能であることを通知するＥＮＡ信号を生成する。制御部２２は、通知部２４により生成されたＥＮＡ信号を、応答信号５０とともに送信部２３に出力する。ＥＮＡ信号については、図６で詳細に説明する。
【００６７】
例えば、送信部２３は、ＥＮＡ信号を信号線ＥＮＡに送信するとともに、ＥＮＡ信号が応答信号５０の送信が可能であることを示す場合に、応答信号５０（１）を信号線ＤＩに送信する。
【００６８】
図６は、図５に示した制御装置１０ａにより送信される制御信号４０およびＣＬＫ信号と受信される応答信号５０およびＥＮＡ信号との例を示す。図６は、縦方向に、ＣＳ信号、ＣＬＫ信号、ＤＯ信号、ＤＩ信号およびＥＮＡ信号を示し、横方向に、時刻を示す。なお、図６に示す信号のうち、図２に示した信号と同一または同様のものについては同じ符号を付し、詳細な説明は省略する。
【００６９】
ＣＬＫ信号は、生成部１４により生成されたクロック信号であり、ＣＳ信号がローレベルに維持されている期間に、送信部１２ａにより信号線ＣＬＫに出力される。なお、送信部１２ａは、例えば、制御部１１ａの制御に基づいて、全てのクロック信号を出力せず、破線の矩形で示す所定数のクロック信号を間引き、実線の矩形で示す信号をＣＬＫ信号として出力する。ＣＬＫ信号は、各試験装置２０ａに制御信号４０を送信するタイミングを制御するとともに、各試験装置２０ａが応答信号５０を送信するタイミングを制御する。なお、間引かれるクロック信号の所定数は、制御信号４０および応答信号５０のデータ長に応じて決定される。例えば、図６の場合、送信部１２ａは、８つのクロック信号のうち、７つのクロック信号が間引かれたＣＬＫ信号を出力する。ＣＬＫ信号は、タイミング信号の一例である。
【００７０】
ＥＮＡ信号は、試験装置２０ａが応答信号５０の出力が可能な状態であることを、通知部２４によりハイレベルからローレベルにされることで、制御装置１０ａに対して通知する。なお、図６に示すように、受信部１３が受信するＥＮＡ信号は、各試験装置２０ａの通知部２４により順次にハイレベルからローレベルにされたＥＮＡ信号が重ね合わさった形状を有する。
【００７１】
また、時刻ｔｔ１は、制御部１１ａがＣＳ信号をハイレベルからローレベルにした時刻を示す。そして、時刻ｔｔ１において、送信部１２ａは、試験装置２０ａ（１）に対し制御信号４０（１）の送信を開始する。時刻ｔｔ２において、送信部１２ａは、ＣＬＫ信号を送信し、ＣＬＫ信号の送信のタイミングで次の試験装置２０ａ（２）に対する制御信号４０（２）の送信を開始する。また、時刻ｔｔ２では、試験装置２０ａ（１）の通知部２４は、受信したＣＬＫ信号のタイミングに合わせて、ＥＮＡ信号をハイレベルからローレベルにし、送信部２３は、ローレベルのＥＮＡ信号および応答信号５０（１）の送信を開始する。そして、制御装置１０ａの受信部１３は、試験装置２０ａ（１）からローレベルのＥＮＡ信号および制御信号４０（１）に対する応答信号５０（１）の受信を開始する。
【００７２】
時刻ｔｔ３において、送信部１２ａは、次のＣＬＫ信号を送信し、ＣＬＫ信号の送信のタイミングで試験装置２０ａ（３）に対する制御信号４０（３）の送信を開始する。また、時刻ｔｔ３では、試験装置２０ａ（１）の通信部２４は、受信したＣＬＫ信号のタイミングに合わせて、ＥＮＡ信号をローレベルからハイレベルにする。一方、試験装置２０ａ（２）の通知部２４は、受信したＣＬＫ信号のタイミングに合わせて、ＥＮＡ信号をハイレベルからローレベルにし、送信部２３は、ローレベルのＥＮＡ信号および応答信号５０（２）の送信を開始する。そして、制御装置１０ａの受信部１３は、試験装置２０ａ（２）から制御信号４０（２）に対する応答信号５０（２）の受信を開始する。
【００７３】
時刻ｔｔ４−ｔｔ（Ｎ）についても、時刻ｔｔ２およびｔｔ３と同様に、送信部１２ａは、試験装置２０ａ（４）−２０ａ（Ｎ）それぞれに制御信号４０（４）−４０（Ｎ）の送信を開始する。一方、時刻ｔｔ４−ｔｔ（Ｎ＋１）の各々において、試験装置２０ａ（３）−２０ａ（Ｎ）の各々の通知部２４は、次のＣＬＫ信号の受信に応答して、ハイレベルからローレベルにし、送信部２３は、応答信号５０（３）−５０（Ｎ）の送信を順次に開始する。そして、制御装置１０ａの受信部１３は、信号線ＤＩを介して、試験装置２０ａ（３）−２０ａ（Ｎ）からの応答信号５０（３）−５０（Ｎ）の受信を開始する。
【００７４】
図７は、図５に示した制御システム１００における制御処理の例を示す。ステップＳ１００、ステップＳ１１０、ステップＳ１２０およびステップＳ１３０の動作は、制御部１１ａが制御プログラムを実行することにより実現される。また、ステップＳ２００、ステップＳ２１０、ステップＳ２２０、ステップＳ２３０およびステップＳ２４０の動作は、制御部２２がプログラムを実行することにより実現される。すなわち、図７は、制御システム１００の制御方法の別実施形態を示す。なお、図７に示す処理は、制御装置１０ａおよび試験装置２０ａ（１）に搭載されるハードウェアにより実行されてもよい。この場合、図５に示した制御部１１ａ、送信部１２ａ、受信部１３および生成部１４は、制御装置１０ａ内に配置される回路により実現される。また、図５に示した受信部２１、制御部２２、送信部２３および通知部２４は、試験装置２０ａ（１）内に配置される回路により実現される。
【００７５】
なお、制御装置１０ａと試験装置２０ａ（２）−２０ａ（Ｎ）それぞれとの処理は、図７に示した制御装置１０ａと試験装置２０ａ（１）との処理と同様である。
【００７６】
ステップＳ１００において、制御部１１ａは、図３および図５において説明したように、試験装置２０ａごとに制御信号４０を生成する。
【００７７】
次に、ステップＳ１１０において、送信部１２ａは、図５および図６において説明したように、ＣＳ信号がローレベルに維持される所定の期間に、ＣＬＫ信号に基づいて、生成した制御信号４０を試験装置２０ａに順次に送信する。
【００７８】
次に、ステップＳ１２０において、受信部１３は、図５および図６において説明したように、各試験装置２０ａからローレベルのＥＮＡ信号および送信した制御信号４０に対する応答信号５０を受信する。
【００７９】
次に、ステップＳ１３０において、制御部１１ａは、全ての試験装置２０ａに制御信号４０を送信したか否かを判定する。制御部１１ａは、全ての試験装置２０ａに制御信号４０を送信したと判定した場合（ＹＥＳ）、試験装置２０ａ（Ｎ）からの応答信号５０（Ｎ）を受信した後、ＣＳ信号をローレベルからハイレベルにし、処理を終了する。一方、制御部１１ａは、全ての試験装置２０ａに制御信号４０を送信していないと判定した場合（ＮＯ）、処理をステップＳ１１０に移行する。
【００８０】
一方、ステップＳ２００において、試験装置２０ａ（１）の制御部２２は、図５において説明したように、受信部２１により受信された制御信号４０の装置ＣＨ６０を示す情報に含まれる識別番号が試験装置２０ａ（１）の識別番号と一致するか否かを判定する。例えば、制御部２２は、互いの識別番号が一致すると判定した場合（ＹＥＳ）、処理をステップＳ２１０へ移行する。一方、制御部２２は、一致しないと判定した場合（ＮＯ）、試験装置２０ａ（１）の識別番号が含まれる制御信号４０（１）を受信するまで待機する。
【００８１】
ステップＳ２１０において、制御部２２は、図３および図５において説明したように、受信した制御信号４０（１）のコマンド６１を示す情報が含むコマンドを、種別６２を示す情報に応じて実行する。
【００８２】
次に、ステップＳ２２０において、制御部２２は、図３および図５で説明したように、ステップＳ２１０で実行したコマンドの結果を含む応答信号５０（１）を生成する。
【００８３】
次に、ステップＳ２３０において、通知部２４は、図５および図６において説明したように、次のＣＬＫ信号を受信したタイミングに合わせて、ＥＮＡ信号をハイレベルからローレベルにする。
【００８４】
次に、ステップＳ２４０において、送信部２３は、ローレベルのＥＮＡ信号とともに、応答信号５０（１）を制御装置１０ａに送信する。なお、通知部２４は、送信部２３による応答信号５０（１）の送信が終了した場合、ＥＮＡ信号をローレベルからハイレベルにする。
【００８５】
そして、制御システム１００は、制御処理を終了する。なお、図７に示したフローは、所定の時間間隔ごとに繰り返し実行される。
【００８６】
以上、この実施形態では、送信部１２ａは、ＣＳ信号がローレベルに維持される所定の期間に、ＣＬＫ信号の出力されるタイミングに応じて、制御信号４０を試験装置２０ａに順次に送信する。試験装置２０ａは、受信した制御信号４０に対する応答信号５０を、次のＣＬＫ信号を受信したタイミングに合わせて送信する。これにより、送信部１２ａによる各試験装置２０ａへの制御信号４０の送信と各試験装置２０ａによる応答信号５０の送信とが、ＣＬＫ信号に基づいて並行して行われるため、制御システム１００は、従来と比べて短い時間で複数の試験装置２０ａを制御できる。
【００８７】
図８は、制御システムの別実施形態を示す。なお、図８に示す制御システムの各要素のうち、図５に示した制御システム１００の要素と同一または同様の機能を有するものについては同一の符号を付し、詳細な説明は省略する。
【００８８】
制御システム１００は、例えば、制御装置１０ｂ、Ｎ個の試験装置２０ｂ（２０ｂ（１）−２０ｂ（Ｎ））を含む。制御装置１０ｂと試験装置２０ｂ（１）−２０ｂ（Ｎ）とは、信号線ＣＳ，ＣＬＫ，ＤＯ，ＤＩ，ＥＮＡを介し互いに接続され、シリアル通信の規格に基づいて信号をやり取りする。
【００８９】
制御装置１０ｂは、例えば、パーソナルコンピュータ等のコンピュータ装置であり、制御部１１ｂ、送信部１２ｂおよび受信部１３を含む。また、制御装置１０ｂは、キーボードやタッチパネル等の入力装置を含む。
【００９０】
例えば、制御部１１ｂは、制御装置１０ｂに含まれるＥＥＰＲＯＭ等の記憶部に格納されるプログラムを実行するプロセッサを含み、プロセッサがプログラムを実行することで、制御装置１０ｂの各部の動作を統括的に制御する。例えば、制御部１１ｂは、試験装置２０ｂごとに図３（ａ）に示した制御信号４０を生成する。また、制御部１１ｂは、プログラムを実行することにより、生成部１４として動作する。制御部１１ｂの動作については、図９で説明する。
【００９１】
例えば、送信部１２ｂは、生成部１４により生成されたクロック信号および制御部１１ｂにより生成された制御信号４０を、所定の期間に、信号線ＣＬＫおよび信号線ＤＯを介して各試験装置２０ｂに順次に送信する。送信部１２ｂの動作については、図９で説明する。
【００９２】
例えば、試験装置２０ｂは、蓄電池２５の充電および放電等の試験を行う試験装置であり、受信部２１、制御部２２ａおよび送信部２３を含む。なお、試験装置２０ｂ（２）−２０ｂ（Ｎ）についても、試験装置２０ｂ（１）と同様の要素を含み、詳細な説明は省略する。
【００９３】
例えば、制御部２２ａは、試験装置２０ｂ（１）に含まれるＥＥＰＲＯＭ等の記憶部に格納されるプログラムを実行するプロセッサを含み、プロセッサがプログラムを実行することで、試験装置２０ｂ（１）の各部の動作を統括的に制御する。また、制御部２２ａは、例えば、プロセッサがプログラムを実行することで、通知部２４として動作する。
【００９４】
また、制御部２２ａは、例えば、制御装置１０ｂから受信した制御信号４０の送信先が試験装置２０ｂ（１）か否かを判定する。制御部２２ａは、図３（ａ）で説明したように、制御信号４０の装置ＣＨ６０を示す情報に含まれる送信先の識別番号が予め設定された試験装置２０ｂ（１）の識別番号と一致するか否かを判定する。制御部２２ａは、互いの識別番号が一致する場合、受信した制御信号４０（１）のコマンド６１を示す情報が含むコマンドを、種別６２を示す情報に応じて実行する。制御部２２ａは、実行の結果を含む応答信号５０（１）を生成し、生成した応答信号５０（１）を送信部２３に出力する。一方、制御部２２ａは、互いの識別番号が一致しない場合、受信した制御信号４０を破棄する。
【００９５】
図９は、図８に示した制御装置１０ｂにより送信される制御信号４０およびＣＬＫ信号と受信される応答信号５０およびＥＮＡ信号との例を示す。図９は、縦方向に、ＣＳ信号、ＣＬＫ信号、ＤＯ信号、ＤＩ信号およびＥＮＡ信号を示し、横方向に、時刻を示す。なお、図９に示す信号のうち、図６に示した信号と同一または同様のものについては同じ符号を付し、詳細な説明は省略する。
【００９６】
ＣＬＫ信号は、生成部１４により生成されたクロック信号であり、ＣＳ信号がローレベルに維持されている期間に、送信部１２ｂにより全てのクロック信号が信号線ＣＬＫに出力される。
【００９７】
ＥＮＡ信号は、試験装置２０ｂが応答信号５０の出力が可能な状態であることを、通知部２４によりハイレベルからローレベルにされることで、制御装置１０ａに対して通知する。
【００９８】
時刻ｔｓ１は、制御部１１ｂがＣＳ信号をハイレベルからローレベルにした時刻を示す。そして、時刻ｔｓ１において、送信部１２ｂは、試験装置２０（１）に対し制御信号４０（１）の送信を開始するとともに、ＣＬＫ信号の送信を開始する。時刻ｔｅ１において、送信部１２ｂは、制御信号４０（１）の送信を終了する。例えば、制御部１１ｂは、制御信号４０（１）の送信が終了した時刻ｔｅ１から予め設定された時間Ｔｂが経過した時刻ｔｓ２において、送信部１２ｂに次の試験装置２０ｂ（２）への制御信号４０（２）の送信を開始させる。また、時刻ｔｓ２では、試験装置２０ｂ（１）の通信部２４は、次の試験装置２０ｂ（２）への制御信号４０（２）を受信するタイミングに合わせて、ＥＮＡ信号をハイレベルからローレベルにする。送信部２３は、ローレベルのＥＮＡ信号および応答信号５０（１）の送信を開始する。そして、制御装置１０ｂの受信部１３は、試験装置２０ｂ（１）からローレベルのＥＮＡ信号および応答信号５０（１）の受信を開始する。なお、時間Ｔｂは、各試験装置２０ｂにおける受信した制御信号４０の処理にかかる時間等に基づいて決定される。
【００９９】
時刻ｔｅ２は、受信部１３による応答信号５０（１）の受信が終了し、試験装置２０ｂ（１）の通信部２４がＥＮＡ信号をローレベルからハイレベルにする時刻を示す。例えば、制御部１１ｂは、時刻ｔｅ２に、受信部１３からＥＮＡ信号がローレベルからハイレベルになったことを示す情報を受けた場合、時刻ｔｅ２から時間Ｔｂが経過した時刻ｔｓ３に、制御信号４０（３）の送信を開始する。また、時刻ｔｓ３において、試験装置２０ｂ（２）の通信部２４は、次の試験装置２０（３）への制御信号４０（３）を受信するタイミングに合わせて、ＥＮＡ信号をハイレベルからローレベルにする。送信部２３は、ローレベルのＥＮＡ信号および応答信号５０（２）の送信を開始する。そして、受信部１３は、試験装置２０ｂ（２）からローレベルのＥＮＡ信号および応答信号５０（２）の受信を開始する。
【０１００】
時刻ｔｅ３−ｔｅＮは、時刻ｔｅ２と同様に、受信部１３による応答信号５０（２）−５０（Ｎ−１）の各々の受信が終了した時刻を示すとともに、試験装置２０ｂ（２）−２０ｂ（Ｎ−１）のＥＮＡ信号がローレベルからハイレベルになる時刻を示す。また、時刻ｔｓ４−ｔｓＮは、時刻ｔｓ３と同様に、時刻ｔｅ３−ｔｅ（Ｎ−１）の各々から時間Ｔｂが経過した時刻をそれぞれ示す。時刻ｔｓ４−ｔｓＮの各々において、送信部１２ｂは、制御信号４０（４）−４０（Ｎ）それぞれの送信を開始する。また、時刻ｔｓ４−ｔｓＮの各々において、各試験装置２０ｂ（３）−２０ｂ（Ｎ−１）の通信部２４は、送信された制御信号４０（４）−４０（Ｎ）を受信するタイミングに合わせて、ＥＮＡ信号をハイレベルからローレベルにする。受信部２３は、ローレベルのＥＮＡ信号および応答信号５０（３）−５０（Ｎ−１）の送信を開始する。そして、受信部１３は、試験装置２０ｂ（３）−２０ｂ（Ｎ−１）からローレベルのＥＮＡ信号および応答信号５０の受信を開始する。
【０１０１】
なお、例えば、試験装置２０ｂは、送信部１２ｂによる次に試験される試験装置２０ｂへの制御信号４０の送信を所定時間Ｔａ以上検出しない場合、所定時間Ｔａが経過した時刻に、受信した制御信号４０に対する応答信号５０を送信する機能を有する。これにより、例えば、最後に試験される試験装置２０ｂ（Ｎ）から応答信号５０（Ｎ）が出力されず、制御システム１００による試験装置２０ｂの試験が終了しないという不具合を抑止することができる。試験装置２０ｂ（Ｎ）は、所定時間Ｔａが経過した時刻ｔｓ（Ｎ＋１）に、ローレベルのＥＮＡ信号および応答信号５０（Ｎ）を制御装置１０ｂに送信する。そして、応答信号５０（Ｎ）の受信が終了した時刻ｔｅ（Ｎ＋１）に、制御部１１ｂは、ＣＳ信号をローレベルからハイレベルにし、試験装置２０ｂ（Ｎ）の通信部２４は、ＥＮＡ信号をローレベルからハイレベルにする。
【０１０２】
図１０は、図８に示した制御システム１００における制御処理の例を示す。なお、図１０に示すステップのうち、図７に示したステップと同一または同様の処理を行うものについては同一のステップ番号を付し、詳細な説明は省略する。また、図１０に示す制御処理は、図７に示したステップＳ１１０およびステップＳ２３０の代わりに、ステップＳ１１０ａおよびステップＳ２３０ａを含む
図１０に示すステップＳ１００、ステップＳ１１０ａ、ステップＳ１２０およびステップＳ１３０の動作は、制御部１１ｂが制御プログラムを実行することにより実現される。また、ステップＳ２００、ステップＳ２１０、ステップＳ２２０、ステップＳ２３０ａおよびステップＳ２４０の動作は、制御部２２ａがプログラムを実行することにより実現される。すなわち、図１０は、制御システム１００の制御方法の別実施形態を示す。なお、図１０に示す処理は、制御装置１０ｂおよび試験装置２０ｂに搭載されるハードウェアにより実行されてもよい。この場合、図８に示した制御部１１ｂ、送信部１２ｂ、受信部１３および生成部１４は、制御装置１０ｂ内に配置される回路により実現される。また、図８に示した受信部２１、制御部２２ａ、送信部２３および通知部２４は、試験装置２０ｂ（１）内に配置される回路により実現される。
【０１０３】
なお、制御装置１０ｂと試験装置２０ｂ（２）−２０ｂ（Ｎ）それぞれとの処理は、図１０に示した制御装置１０ｂと試験装置２０ｂ（１）との処理と同様である。
【０１０４】
図１０に示すステップＳ１１０ａにおいて、送信部１２ｂは、図８および図９において説明したように、ＣＳ信号がローレベルに維持される所定の期間に、受信部１３が受信したＥＮＡ信号に基づいて、生成した制御信号４０を試験装置２０ｂに順次に送信する。例えば、送信部１２ｂは、ＣＳ信号がハイレベルからローレベルになった時刻ｔｓ１に、試験装置２０ｂ（１）に制御信号４０（１）を送信する。
【０１０５】
一方、ステップＳ２３０ａにおいて、試験装置２０ｂ（１）の通知部２４は、図８および図９において説明したように、次に試験される試験装置２０ｂ（２）に対する制御信号４０（２）を受信するタイミングに合わせて、ＥＮＡ信号をハイレベルからローレベルにする。
【０１０６】
そして、制御システム１００は、制御処理を終了する。なお、図１０に示したフローは、所定の時間間隔ごとに繰り返し実行される。
【０１０７】
以上、この実施形態では、送信部１２ｂは、ＣＳ信号がローレベルに維持される所定の期間に、制御信号４０（１）の送信が終了した時刻またはＥＮＡ信号がローレベルからハイレベルになった時刻から時間Ｔｂが経過した時刻に、制御信号４０を試験装置２０ｂに順次に送信する。試験装置２０ｂは、受信した制御信号４０に対する応答信号５０を、次に試験される試験装置２０ｂに対する制御信号４０を受信するタイミングに合わせて送信する。これにより、送信部１２ｂによる各試験装置２０ｂへの制御信号４０の送信と各試験装置２０ｂによる応答信号５０の送信とが並行して行われるため、制御システム１００は、従来と比べて短い時間で複数の試験装置２０ｂを制御できる。
【０１０８】
また、制御部１１ｂは、ＥＮＡ信号がローレベルからハイレベルになる時刻を基準にして、次の制御信号４０を送信する時刻を設定するため、応答信号５０のデータ長の変動に対して柔軟に対応することができる。
【０１０９】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【０１１０】
１０，１０ａ，１０ｂ…制御装置；１１，１１ａ，１１ｂ，２２…制御部；１２，１２ａ，１２ｂ，２３…送信部；１３，２１…受信部；１４…生成部；２０（１）−２０（Ｎ），２０ａ（１）−２０ａ（Ｎ），２０ｂ（１）−２０ｂ（Ｎ）…試験装置；２４…通信部；２５（１）−２５（Ｎ）…蓄電池；４０（１）−４０（Ｎ）…制御信号；５０（１）−５０（Ｎ）…応答信号；６０，７０…装置ＣＨ；６１，７１…コマンド；６２…種別；６３，７３…電圧；６４，７４…電流；７２…応答結果；１００…制御システム；ＣＬＫ，ＣＳ，ＤＩ，ＤＯ，ＥＮＡ…信号線
【図１】
2015170864.tif 000003
【図２】
2015170864.tif 000004
【図３】
2015170864.tif 000005
【図４】
2015170864.tif 000006
【図５】
2015170864.tif 000007
【図６】
2015170864.tif 000008
【図７】
2015170864.tif 000009
【図８】
2015170864.tif 000010
【図９】
2015170864.tif 000011
【図１０】
2015170864.tif 000012