(57)【要約】【課題】二次側に生じるノイズを低減して出力信号の誤りを防止し、入力信号が短パルスになったときでもアーム短絡を防ぎつつ信号を正しく伝送する。【解決手段】エッジ検出回路９、１０は、入力信号ＤINの立ち下がり、立ち上がりを検出した時に第１、第２パルス信号ＶGP1、ＶGP2を出力する。スタンバイ信号制御回路１１は、信号ＶGP1を出力した後、検出電流がゼロに復帰した時に第２スタンバイ信号ＶGN2に替えて第１スタンバイ信号ＶGN1をオン駆動状態に切り替える。信号ＶGP2を出力した後も同様にして信号ＶGN2をオン駆動状態に切り替える。パルス信号制御回路８は、信号ＶGP1を出力した後、検出電流がゼロに復帰するまで信号ＶGP2の生成を禁止させ、信号ＶGP2を出力した後、検出電流がゼロに復帰するまで信号ＶGP1の生成を禁止させる。【選択図】図１
2015139138.tif 000002
【特許請求の範囲】
【請求項１】
送信回路（２）が備える一次コイル（４）と受信回路（３）が備える二次コイル（５）との磁気結合により前記送信回路から前記受信回路に信号を送信する絶縁通信装置であって、
前記送信回路は、
入力信号の立ち下がりエッジを検出した時に第１パルス信号を生成し、前記入力信号の立ち上がりエッジを検出した時に第２パルス信号を生成するエッジ検出回路（９，１０）と、
前記第１パルス信号によりオン駆動する第１メインスイッチ（２１）と第１スタンバイ信号によりオン駆動する第１スタンバイスイッチ（２２）が第１出力端子（Ｎ１）を挟んで直列に接続されたアーム（１９）および前記第２パルス信号によりオン駆動する第２メインスイッチ（２３）と第２スタンバイ信号によりオン駆動する第２スタンバイスイッチ（２４）が第２出力端子（Ｎ２）を挟んで直列に接続されたアーム（２０）とから構成され、前記第１出力端子と前記第２出力端子との間に前記一次コイルが接続されたブリッジ回路（６）と、
前記一次コイルに流れる電流を検出するコイル電流情報検出回路（７）と、
前記エッジ検出回路が前記第１パルス信号を出力した後、増大した前記検出電流がゼロに復帰した時に前記第２スタンバイ信号に替えて前記第１スタンバイ信号をオン駆動状態に切り替え、前記エッジ検出回路が前記第２パルス信号を出力した後、増大した前記検出電流がゼロに復帰した時に前記第１スタンバイ信号に替えて前記第２スタンバイ信号をオン駆動状態に切り替えるスタンバイ信号制御回路（１１）と、
前記エッジ検出回路が前記第１パルス信号を出力した後、増大した前記検出電流がゼロに復帰するまでの期間、前記エッジ検出回路に前記第２パルス信号の生成を禁止させ、前記エッジ検出回路が前記第２パルス信号を出力した後、増大した前記検出電流がゼロに復帰するまでの期間、前記エッジ検出回路に前記第１パルス信号の生成を禁止させるパルス信号制御回路（８）とを備え、
前記受信回路は、
前記二次コイルに生成される正極性の電圧を検出する第１検出回路（１４）と、
前記二次コイルに生成される負極性の電圧を検出する第２検出回路（１５）と、
前記検出された正極性の電圧により出力信号を第１レベルに遷移させ、前記検出された負極性の電圧により前記出力信号を第２レベルに遷移させる出力信号生成回路（１６）とを備えていることを特徴とする絶縁通信装置。
【請求項２】
前記パルス信号制御回路は、前記入力信号が立ち下がったときおよび前記入力信号が立ち上がったときに、それぞれ少なくとも増大した前記検出電流がゼロに復帰するまでの期間、前記入力信号のレベルを保持することを特徴とする請求項１記載の絶縁通信装置。
【請求項３】
前記第１、第２スタンバイスイッチにそれぞれ還流ダイオード（２５，２６）が並列に接続されていることを特徴とする請求項１または２記載の絶縁通信装置。
【請求項４】
前記出力信号生成回路は、前記検出された正極性の電圧の大きさが基準電圧よりも大きいことを条件として前記出力信号を前記第１レベルに遷移させ、前記検出された負極性の電圧の大きさが前記基準電圧よりも大きいことを条件として前記出力信号を前記第２レベルに遷移させることを特徴とする請求項１から３の何れか一項に記載の絶縁通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一次コイルと二次コイルとの磁気結合により送信回路から受信回路に信号を送信する絶縁通信装置に関する。
【背景技術】
【０００２】
磁気カプラを用いた絶縁通信技術は、フォトカプラと比較して高速、低消費電力、回路規模が小さいといったメリットがあり注目されている。この絶縁通信技術では、入力信号の立ち上がりと立ち下がりを検出し、そのエッジ検出信号をトランスコイルを介して一次側から二次側に伝送する方式が一般的である。
【０００３】
初期の技術では、立ち上がりエッジと立ち下がりエッジの検出信号を別々のトランスコイルを用いて伝送していたため、２組のトランスコイルが必要となり回路規模が大きくなる問題があった。この問題に対し、入力信号の立ち上がりと立ち下がりとで異なる波形のエッジ検出信号を生成して二次側に伝送することにより、１組のトランスコイルでエッジ検出信号を伝送可能となる。
【０００４】
例えば、立ち上がりエッジの検出により連続する２つの短パルスを生成し、立ち下がりエッジの検出により１つの短パルスを生成する方式、立ち上がりエッジの検出により長パルスを生成し、立ち下がりエッジの検出により短パルスを生成する方式などが提案されている。しかし、これらの方式では二次側に設けられた論理回路が立ち上がりエッジと立ち下がりエッジを区別するために判定時間が必要となり、入力信号のエッジ変化から出力信号のエッジ変化までの遅延時間が長くなる。また、入力信号が高デューティ比または低デューティ比となり幅狭のパルス（以下、短パルスと称す）が生じると、誤動作が生じる虞がある。
【０００５】
近年、入力信号の立ち上がりと立ち下がりとでコイルに逆向きの電流を流すことにより、１組のトランスコイルでエッジ検出信号を伝送可能としたものがある（特許文献１参照）。入力信号の立ち上がりに応じて電流が正の向きに増加すると二次コイルには正極性の電圧が生成され、その後電流がゼロに向かって減少すると二次コイルには負極性の電圧が生成される。
【０００６】
このうち正極性の電圧が必要とするエッジ検出信号であり、負極性の電圧は不要なノイズである。入力信号の立ち下がり時にも、二次コイルにはエッジ検出信号である負極性の電圧とノイズである正極性の電圧が生成される。ノイズ成分を無効化するため、二次側の回路には検出無効期間が設けられている。しかし、入力信号が短パルスになると、検出無効期間に次のエッジ検出信号が入力されるため、そのエッジ検出信号が無効化されて検出漏れが生じる虞がある。
【０００７】
そこで、入力信号の立ち上がりと立ち下がりとでコイルに逆向きの電流を流す方式を採用し、コイル電流の増加時の傾きよりもコイル電流の減少時の傾きが小さくなるように構成したものが提案されている（特許文献２参照）。これによれば、二次コイルに生じる上記ノイズ成分が小さくなるので、検出無効期間を設ける必要がなくなる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−０３６４９７号公報
【特許文献２】特開２０１１−１４６９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献２記載の構成は、Ｈブリッジを用いて一次コイルに電流を流す。入力信号が短パルスになると、入力信号の立ち上がりに応じて増加したコイル電流の減少途中で入力信号の立ち下がりが発生し、Ｈブリッジのアーム短絡が発生する虞がある。また、Ｈブリッジの下アームを構成するスタンバイスイッチの切り替えタイミングについて言及されていない。コイル電流の減少途中でスタンバイスイッチがオフになると（切り替えタイミングが早過ぎる場合）、二次側に振動的なノイズが発生して出力信号の生成を誤る虞がある。一方、切り替えタイミングが遅過ぎる場合には、入力信号が短パルスになったときに誤動作が生じる虞がある。
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、二次側に生じるノイズを低減して出力信号の誤りを防止でき、入力信号が短パルスになったときでもアーム短絡を防ぎつつ信号を正しく伝送できる絶縁通信装置を提供することにある。
【課題を解決するための手段】
【００１１】
請求項１に記載した絶縁通信装置は、送信回路が備える一次コイルと受信回路が備える二次コイルとの磁気結合により送信回路から受信回路に信号を送信する絶縁通信装置である。送信回路は、エッジ検出回路、ブリッジ回路、コイル電流情報検出回路、スタンバイ信号制御回路およびパルス信号制御回路を備えている。受信回路は、第１検出回路、第２検出回路および出力信号生成回路を備えている。
【００１２】
エッジ検出回路は、入力信号の立ち下がりエッジを検出した時に第１パルス信号を生成し、入力信号の立ち上がりエッジを検出した時に第２パルス信号を生成する。
ブリッジ回路は、第１パルス信号によりオン駆動する第１メインスイッチと第１スタンバイ信号によりオン駆動する第１スタンバイスイッチが第１出力端子を挟んで直列に接続されたアームおよび第２パルス信号によりオン駆動する第２メインスイッチと第２スタンバイ信号によりオン駆動する第２スタンバイスイッチが第２出力端子を挟んで直列に接続されたアームとから構成されている。第１出力端子と第２出力端子との間に一次コイルが接続されている。
【００１３】
コイル電流情報検出回路は、一次コイルに流れる電流を検出する。スタンバイ信号制御回路は、エッジ検出回路が第１パルス信号を出力した後、増大した検出電流がゼロに復帰した時に第２スタンバイ信号に替えて第１スタンバイ信号をオン駆動状態に切り替える。また、スタンバイ信号制御回路は、エッジ検出回路が第２パルス信号を出力した後、増大した検出電流がゼロに復帰した時に第１スタンバイ信号に替えて第２スタンバイ信号をオン駆動状態に切り替える。
【００１４】
パルス信号制御回路は、エッジ検出回路が第１パルス信号を出力した後、増大した検出電流がゼロに復帰するまでの期間、エッジ検出回路に第２パルス信号の生成を禁止させ、エッジ検出回路が第２パルス信号を出力した後、増大した検出電流がゼロに復帰するまでの期間、エッジ検出回路に第１パルス信号の生成を禁止させる。
【００１５】
受信回路を構成する第１検出回路は、二次コイルに生成される正極性の電圧を検出し、第２検出回路は、二次コイルに生成される負極性の電圧を検出する。出力信号生成回路は、検出された正極性の電圧により出力信号を第１レベルに遷移させ、検出された負極性の電圧により出力信号を第２レベルに遷移させる。
【００１６】
上記スタンバイ信号制御回路によれば、入力信号のエッジ検出に応じてエッジ検出回路がパルス信号を出力した後、二次側に生じる振動的なノイズを抑制しつつ最短時間でスタンバイ信号を切り替えることができる。これにより、ノイズによる出力信号の誤りおよびブリッジ回路のアーム短絡を防止できる。また、上記パルス信号制御回路によれば、入力信号が短パルスになってもパルス信号の発生間隔が適切に広がるので、アーム短絡を防ぎつつ入力信号を正しく伝送できる。
【００１７】
請求項２記載の手段によれば、パルス信号制御回路は、入力信号が立ち下がったときおよび入力信号が立ち上がったときに、それぞれ少なくとも増大した検出電流がゼロに復帰するまでの期間、入力信号のレベルを保持する。この構成によれば、入力信号のパルス幅を、誤動作やアーム短絡を生じない幅以上に広げられる。
【００１８】
請求項３記載の手段によれば、第１、第２スタンバイスイッチにそれぞれ還流ダイオードが並列に接続されている。この構成によれば、パルス信号により一次コイルに流れる電流が増大した後、パルス信号の消滅によりコイル電流が還流ダイオードを通して還流する。この場合、コイル電流の増大時の傾きよりもコイル電流の減少時の傾きが小さくなる。その結果、コイル電流の減少時に二次コイルに誘起される電圧（ノイズ成分）が小さくなり、出力信号の誤りを一層確実に防止できる。
【００１９】
請求項４記載の手段によれば、出力信号生成回路は、検出された正極性の電圧の大きさが基準電圧よりも大きいことを条件として出力信号を第１レベルに遷移させ、検出された負極性の電圧の大きさが基準電圧よりも大きいことを条件として出力信号を第２レベルに遷移させる。この構成によれば、耐ノイズ性が高まり、出力信号の誤りを一層確実に防止できる。
【図面の簡単な説明】
【００２０】
【図１】一実施形態を示す絶縁通信装置の概略的な構成図
【図２】絶縁通信装置の詳細な構成図
【図３】パルス信号制御回路の構成図
【図４】パルス信号制御回路の動作を示す真理値表
【図５】パルス信号制御回路の動作を示すタイミングチャート
【図６】動作説明に用いる波形図
【図７】入力信号ＤINの立ち上がり時のシミュレーション波形図
【図８】入力信号ＤINの立ち下がり時のシミュレーション波形図
【図９】スタンバイ信号ＳＴＢＹの変化タイミングを３通りに変更したときのシミュレーション波形図
【図１０】入力信号ＤINが低デューティ比となったときのシミュレーション波形図
【図１１】入力信号ＤINが高デューティ比となったときのシミュレーション波形図
【発明を実施するための形態】
【００２１】
本発明の一実施形態について図面を参照しながら説明する。図１は絶縁通信装置１の概略構成を示しており、図２は詳細な回路構成を示している。これら図１、図２において対応する構成部分には同一符号を付している。
【００２２】
絶縁通信装置１の送信回路２と受信回路３は、それぞれ一次コイル４と二次コイル５を備えている。一次コイル４と二次コイル５は磁気結合しており、送信回路２の入力信号ＤINが一次側から二次側に伝送されて受信回路３から出力信号ＤOUTとして出力される。このような磁気カプラを用いた絶縁通信装置１は、フォトカプラを用いた絶縁通信装置と比較して高速、低消費電力、回路規模が小さい。
【００２３】
送信回路２は、ブリッジ回路６、コイル電流情報検出回路７、パルス信号制御回路８、立ち下がりエッジ検出回路９（以下、エッジ検出回路９と称す）、立ち上がりエッジ検出回路１０（以下、エッジ検出回路１０と称す）およびスタンバイ信号制御回路１１を備えている。送信回路２は、電源線１２、１３間に与えられる電源電圧ＶDD1（例えば５Ｖ）により動作する。
【００２４】
受信回路３は、第１検出回路１４、第２検出回路１５および出力信号生成回路１６を備えている。受信回路３は、電源線１７、１８間に与えられる電源電圧ＶDD2（例えば５Ｖ）により動作する。なお、以下の説明において、ＨレベルとはＶDD1またはＶDD2の電位を持つレベルを意味し、Ｌレベルとはグランド（GND1、GND2）電位である０Ｖを持つレベルを意味する。
【００２５】
ブリッジ回路６は、電源線１２、１３間に接続された２つのアーム１９、２０を備えている。アーム１９は、第１出力端子Ｎ１を挟んで直列に接続されたＰチャネル型のＭＯＳトランジスタ２１とＮチャネル型のＭＯＳトランジスタ２２から構成されている。アーム２０は、第２出力端子Ｎ２を挟んで直列に接続されたＰチャネル型のＭＯＳトランジスタ２３とＮチャネル型のＭＯＳトランジスタ２４から構成されている。トランジスタ２２、２４には、それぞれ図示極性の還流ダイオード２５、２６が並列に接続されている。一次コイル４は出力端子Ｎ１、Ｎ２間に接続されている。なお、一次コイル４には抵抗２７が直列に接続されている。
【００２６】
トランジスタ２１は、第１メインスイッチに相当し、第１パルス信号ＶGP1によりオン駆動する。トランジスタ２３は、第２メインスイッチに相当し、第２パルス信号ＶGP2によりオン駆動する。トランジスタ２２は、第１スタンバイスイッチに相当し、第１スタンバイ信号ＶGN1によりオン駆動する。トランジスタ２４は、第２スタンバイスイッチに相当し、第２スタンバイ信号ＶGN2によりオン駆動する。
【００２７】
コイル電流情報検出回路７は、一次コイル４に流れる電流ＩＬを検出するもので、出力端子Ｎ２から出力端子Ｎ１に流れる電流の向きを正としている。パルス信号制御回路８は、入力信号ＤINが立ち下がったときおよび立ち上がったときに、それぞれ負の向きまたは正の向きに増加した検出電流がゼロに復帰するまでの期間、入力信号ＤINのレベルを保持する入力信号ＤINAを出力する。
【００２８】
パルス信号制御回路８は、図３に示すようにＡＮＤ回路２８、２９、ＥｘＯＲ回路３０、インバータ３１およびＯＲ回路３２からなるロジック回路により構成されている。信号ＦCMPEN、ＲCMPENは、スタンバイ信号制御回路１１により生成される信号である。信号ＦCMPENは、入力信号ＤINの立ち下がりエッジから、負の向きに増加した検出電流がゼロに復帰するまでの期間Ｈレベルになる信号である。信号ＲCMPENは、入力信号ＤINの立ち上がりエッジから、正の向きに増加した検出電流がゼロに復帰するまでの期間Ｈレベルになる信号である。このパルス信号制御回路８の動作を示す真理値表は図４に示す通りであり、波形は図５に示す通りである。
【００２９】
エッジ検出回路９は、入力信号ＤINAの立ち下がりエッジを検出して所定幅だけＬレベルとなる第１パルス信号ＶGP1を生成する。エッジ検出回路１０は、入力信号ＤINAの立ち上がりエッジを検出して所定幅だけＬレベルとなる第２パルス信号ＶGP2を生成する。この所定幅は、一次コイル４に電流を流すことで、二次コイル５に入力信号ＤINAのエッジに対応した適切な振幅を持つ電圧を生成するのに必要且つ十分な時間幅に設定されている。
【００３０】
スタンバイ信号制御回路１１は、信号ＦCMPEN、ＲCMPENおよび検出電流を入力し、スタンバイ信号ＳＴＢＹひいては第１スタンバイ信号ＶGN1と第２スタンバイ信号ＶGN2を生成する。スタンバイ信号ＳＴＢＹは、図２に示すようにインバータ３３とバッファ３４を介して第１スタンバイ信号ＶGN1となり、バッファ３５を介して第２スタンバイ信号ＶGN2となる。なお、図２に示す回路におけるコイル電流情報検出回路７は、トランジスタ２２、２４のオン抵抗を利用している。
【００３１】
ラッチ回路３６のセット入力端子（Ｓ）には第１パルス信号ＶGP1がインバータ３７を介して入力され、リセット入力端子（Ｒ）にはスタンバイ信号ＳＴＢＹがインバータ３８を介して入力される。ラッチ回路３６の出力信号は、インバータ３９を通して上述した信号ＦCMPENとなる。
【００３２】
この構成によれば、スタンバイ信号ＳＴＢＹがＨレベルのときに第１パルス信号ＶGP1がＬレベルになると、信号ＦCMPENがＨレベルになる。スタンバイ信号ＳＴＢＹがＨレベルのときに第１パルス信号ＶGP1がＨレベルに戻ると、信号ＦCMPENがＨレベルに保持される。第１パルス信号ＶGP1がＨレベルのときにスタンバイ信号ＳＴＢＹがＬレベルになると、信号ＦCMPENがＬレベルになる。
【００３３】
ラッチ回路４０のセット入力端子（Ｓ）には第２パルス信号ＶGP2がインバータ４１を介して入力され、リセット入力端子（Ｒ）にはスタンバイ信号ＳＴＢＹがそのまま入力される。ラッチ回路４０の出力信号は、インバータ４２を通して上述した信号ＲCMPENとなる。
【００３４】
この構成によれば、スタンバイ信号ＳＴＢＹがＬレベルのときに第２パルス信号ＶGP2がＬレベルになると、信号ＲCMPENがＨレベルになる。スタンバイ信号ＳＴＢＹがＬレベルのときに第２パルス信号ＶGP2がＨレベルに戻ると、信号ＲCMPENがＨレベルに保持される。第２パルス信号ＶGP2がＨレベルのときにスタンバイ信号ＳＴＢＹがＨレベルになると、信号ＲCMPENがＬレベルになる。
【００３５】
イネーブル入力付のコンパレータ４３は、コンパレータ４４と、コンパレータ４４の出力信号を信号ＦCMPENでゲートするＡＮＤ回路４５とから構成されている。コンパレータ４４は、ブリッジ回路６の出力端子Ｎ２の電圧ＶＬ２とグランド電位とを比較する。その結果、コンパレータ４４は、トランジスタ２４に電流が流れてドレイン・ソース間電圧が正になるとＬレベルの信号を出力し、トランジスタ２４の電流がゼロになってドレイン・ソース間電圧が０ＶになるとＨレベルの信号を出力する。すなわち、イネーブル入力付のコンパレータ４３は、ゲート信号である信号ＦCMPENがＨレベルであって且つトランジスタ２４に流れる電流がゼロになるとＨレベルの信号ＦCMPOを出力する。
【００３６】
イネーブル入力付のコンパレータ４６は、コンパレータ４７と、コンパレータ４７の出力信号を信号ＲCMPENでゲートするＡＮＤ回路４８とから構成されている。コンパレータ４７は、ブリッジ回路６の出力端子Ｎ１の電圧ＶＬ１とグランド電位とを比較する。その結果、コンパレータ４７は、トランジスタ２２に電流が流れてドレイン・ソース間電圧が正になるとＬレベルの信号を出力し、トランジスタ２２の電流がゼロになってドレイン・ソース間電圧が０ＶになるとＨレベルの信号を出力する。すなわち、イネーブル入力付のコンパレータ４６は、ゲート信号である信号ＲCMPENがＨレベルであって且つトランジスタ２２に流れる電流がゼロになるとＨレベルの信号ＲCMPOを出力する。
【００３７】
ラッチ回路４９のセット入力端子（Ｓ）には信号ＲCMPOが入力され、リセット入力端子（Ｒ）には信号ＦCMPOが入力されている。ラッチ回路４９の出力信号は、インバータ５０を通してスタンバイ信号ＳＴＢＹとなる。この構成によれば、信号ＦCMPOがＨレベルになるとスタンバイ信号ＳＴＢＹがＬレベルになり、信号ＲCMPOがＨレベルになるとスタンバイ信号ＳＴＢＹがＨレベルになる。
【００３８】
続いて、受信回路３について説明する。第１検出回路１４は、二次コイル５に生成される正極性の電圧を検出するもので、二次コイル５の一端と他端との間に接続された順方向のダイオード５１、抵抗５２および順方向のダイオード５３の直列回路により構成されている。抵抗５２とダイオード５３との接続点が電源線１８に接続されている。二次コイル５に正極性の電圧が生成されると、抵抗５２に電圧ＶＲが発生する。
【００３９】
第２検出回路１５は、二次コイル５に生成される負極性の電圧を検出するもので、二次コイル５の他端と一端との間に接続された順方向のダイオード５４、抵抗５５および順方向のダイオード５６の直列回路により構成されている。抵抗５５とダイオード５６との接続点が電源線１８に接続されている。二次コイル５に負極性の電圧が生成されると、抵抗５５に電圧ＶＦが発生する。なお、二次コイル５には抵抗５７が直列に接続されている。
【００４０】
出力信号生成回路１６は、検出された正極性の電圧により出力信号ＤOUTをＨレベル（第１レベル）に遷移させ、検出された負極性の電圧により出力信号ＤOUTをＬレベル（第２レベル）に遷移させる。具体的には、電圧ＶＲと基準電圧Ｖrefとを比較してセット信号ＶＲ２を出力するコンパレータ５８と、電圧ＶＦと基準電圧Ｖrefとを比較してリセット信号ＶＦ２を出力するコンパレータ５９と、ＲＳラッチ回路６０（ラッチ回路６０ａ、インバータ６０ｂ）とから構成されている。
【００４１】
この構成により、出力信号生成回路１６は、検出された正極性の電圧に対応する電圧ＶＲの大きさが基準電圧Ｖrefよりも大きいことを条件として出力信号ＤOUTをＨレベルに遷移させる。また、出力信号生成回路１６は、検出された負極性の電圧に対応する電圧ＶＦの大きさが基準電圧Ｖrefよりも大きいことを条件として出力信号ＤOUTをＬレベルに遷移させる。
【００４２】
次に、図６から図１１も参照しながら本実施形態の作用および効果を説明する。
パルス信号制御回路８は、エッジ検出回路９がＬレベルの第１パルス信号ＶGP1を出力した後、負の向きに増大した検出電流がゼロに復帰するまでの期間、エッジ検出回路１０にＬレベルの第２パルス信号ＶGP2の生成を禁止させる。同様に、パルス信号制御回路８は、エッジ検出回路１０がＬレベルの第２パルス信号ＶGP2を出力した後、正の向きに増大した検出電流がゼロに復帰するまでの期間、エッジ検出回路９にＬレベルの第１パルス信号ＶGP1の生成を禁止させる。
【００４３】
スタンバイ信号制御回路１１は、エッジ検出回路９がＬレベルの第１パルス信号ＶGP1を出力した後、負の向きに増大した検出電流がゼロに復帰した時にスタンバイ信号ＳＴＢＹをＬレベルに切り替える。つまり、第２スタンバイ信号ＶGN2をＬレベル（オフ駆動状態）、第１スタンバイ信号ＶGN1をＨレベル（オン駆動状態）に切り替える。同様に、スタンバイ信号制御回路１１は、エッジ検出回路１０がＬレベルの第２パルス信号ＶGP2を出力した後、正の向きに増大した検出電流がゼロに復帰した時にスタンバイ信号ＳＴＢＹをＨレベルに切り替える。つまり、第１スタンバイ信号ＶGN1をＬレベル、第２スタンバイ信号ＶGN2をＨレベルに切り替える。
【００４４】
図６に示す波形は、上から順に入力信号ＤIN、入力信号ＤINA、第２パルス信号ＶGP2の反転信号、第１パルス信号ＶGP1の反転信号、スタンバイ信号ＳＴＢＹ、一次コイル４に流れる電流ＩＬ、信号ＲCMPEN、信号ＦCMPEN、一次コイル４に印加される電圧ＶＬ（＝ＶＬ２−ＶＬ１）、セット信号ＶＲ２、リセット信号ＶＦ２および出力信号ＤOUTを表している。
【００４５】
時刻ｔ１で入力信号ＤINがＨレベルになった時、信号ＦCMPENがＬレベルであるため入力信号ＤINAは直ちにＨレベルになる。エッジ検出回路１０は、所定幅だけ第２パルス信号ＶGP2をＬレベルにする。このときスタンバイ信号ＳＴＢＹがＬレベル（第１スタンバイ信号ＶGN1がＨレベル）なので、トランジスタ２３、２２がオンして一次コイル４に電源電圧ＶDD1に等しい電圧ＶＬが印加される。その結果、一次コイル４に正の電流ＩＬが流れ始め、一定の増加率で増加する。
【００４６】
時刻ｔ２で第２パルス信号ＶGP2がＨレベルに戻ると、トランジスタ２３がオフして電流ＩＬはトランジスタ２２と還流ダイオード２６を通して還流する。このとき、一次コイル４に−Ｖｆ（Ｖｆ：ダイオードの順方向電圧）に等しい電圧ＶＬが印加される。電流ＩＬは徐々に減少して時刻ｔ３でゼロに戻る。このときの減少率（絶対値）は、上記増加率よりも小さい。時刻ｔ３でスタンバイ信号ＳＴＢＹがＨレベル（第２スタンバイ信号ＶGN2がＨレベル）になる。
【００４７】
この間、二次コイル５には一次コイル４の電圧ＶＬに応じた電圧が発生する。電流ＩＬの増加期間（時刻ｔ１〜ｔ２）に二次側に生じる電圧ＶＲは基準電圧Ｖrefよりも大きいので、セット信号ＶＲ２が発生して出力信号ＤOUTがＨレベルになる。これに対し、電流ＩＬの減少期間（時刻ｔ２〜ｔ３）に二次側に生じる電圧ＶＦ（ノイズ電圧）は基準電圧Ｖrefよりも小さいので、リセット信号ＶＦ２は発生せず出力信号ＤOUTはＨレベルを保持する。
【００４８】
時刻ｔ４で入力信号ＤINがＬレベルになった時、信号ＲCMPENがＬレベルであるため入力信号ＤINAは直ちにＬレベルになる。エッジ検出回路９は、所定幅だけ第１パルス信号ＶGP1をＬレベルにする。このときスタンバイ信号ＳＴＢＹがＨレベル（第２スタンバイ信号ＶGN2がＨレベル）なので、トランジスタ２１、２４がオンして一次コイル４に電圧−ＶDD1に等しい電圧ＶＬが印加される。その結果、一次コイル４に負の電流ＩＬが流れ始め、一定の増加率で増加する。
【００４９】
時刻ｔ５で第１パルス信号ＶGP1がＨレベルに戻ると、トランジスタ２１がオフして電流ＩＬはトランジスタ２４と還流ダイオード２５を通して還流する。このとき、一次コイル４にＶｆに等しい電圧ＶＬが印加される。電流ＩＬ（絶対値）は徐々に減少して時刻ｔ６でゼロに戻る。このときの減少率（絶対値）は、上記増加率よりも小さい。時刻ｔ６でスタンバイ信号ＳＴＢＹがＬレベル（第１スタンバイ信号ＶGN1がＨレベル）になる。
【００５０】
電流ＩＬの増加期間（時刻ｔ４〜ｔ５）に二次側に生じる電圧ＶＦは基準電圧Ｖrefよりも大きいので、リセット信号ＶＦ２が発生して出力信号ＤOUTがＬレベルになる。これに対し、電流ＩＬの減少期間（時刻ｔ５〜ｔ６）に二次側に生じる電圧ＶＲは基準電圧Ｖrefよりも小さいので、セット信号ＶＲ２は発生せず出力信号ＤOUTはＬレベルを保持する。
【００５１】
以上説明した時刻ｔ１から時刻ｔ６までの動作は、入力信号ＤINのエッジ間隔が十分に長い場合である。これに対し、時刻ｔ７から時刻ｔ１１までの動作は、時刻ｔ７で入力信号ＤINが立ち上がった後、電流ＩＬがゼロに復帰する時点より前の時刻ｔ８で入力信号ＤINが立ち下がる場合である。入力信号ＤINが立ち上がると、信号ＲCMPENがＨレベルとなり、正の向きに増加した検出電流がゼロに復帰する時刻ｔ９までＨレベルを保持する。
【００５２】
信号ＦCMPENがＬレベルのときに信号ＲCMPENがＨレベルに保持されると、図４に示す真理値表から分かるように、入力信号ＤINがＬレベルに立ち下がっても入力信号ＤINAはＨレベルに保持される。つまり、正の向きに増加した電流ＩＬがゼロに復帰する時刻９まで、入力信号ＤINAの立ち下がりが延期される。時刻９で電流ＩＬがゼロになると、スタンバイ信号ＳＴＢＹがＨレベルになり、信号ＲCMPENがＬレベルになるので、入力信号ＤINAがＬレベルに立ち下がる。時刻ｔ９から時刻ｔ１１までの動作は、時刻ｔ４から時刻ｔ６までの動作と同じである。
【００５３】
時刻ｔ１５から時刻ｔ１９までの動作は、時刻ｔ１５で入力信号ＤINが立ち下がった後、電流ＩＬがゼロに復帰する時点より前の時刻ｔ１６で入力信号ＤINが立ち上がる場合である。入力信号ＤINが立ち下がると、信号ＦCMPENがＨレベルとなり、負の向きに増加した検出電流がゼロに復帰する時刻ｔ１７までＨレベルを保持する。
【００５４】
信号ＲCMPENがＬレベルのときに信号ＦCMPENがＨレベルに保持されると、入力信号ＤINがＨレベルに立ち上がっても入力信号ＤINAはＬレベルに保持される。つまり、負の向きに増加した電流ＩＬがゼロに復帰する時刻ｔ１７まで、入力信号ＤINAの立ち上がりが延期される。時刻ｔ１７で電流ＩＬがゼロになると、スタンバイ信号ＳＴＢＹがＬレベルになり、信号ＦCMPENがＬレベルになるので、入力信号ＤINAがＨレベルに立ち上がる。時刻ｔ１７から時刻ｔ１９までの動作は、時刻ｔ１から時刻ｔ３までの動作と同じである。
【００５５】
図７から図１１は、上述した絶縁通信装置１のシミュレーション波形である。図７は入力信号ＤINの立ち上がり時の波形であり、図８は入力信号ＤINの立ち下がり時の波形である。ＶＬＳは二次コイル５に誘起される電圧である。縦に引いた破線は、受信回路３の電圧ＶＲまたは電圧ＶＦが基準電圧Ｖrefに等しくなる時点である。入力信号ＤINが極めて小さい遅れで出力信号ＤOUTに正しく伝送されていることを確認できる。
【００５６】
図９は、時刻０で入力信号ＤINが立ち上がった後、第１スタンバイ信号ＶGN1をＬレベルにし、第２スタンバイ信号ＶGN2をＨレベルにするタイミングを３つの異なる条件に変更したときの波形である。図９に係るシミュレーションでは、第１スタンバイ信号ＶGN1と第２スタンバイ信号ＶGN2がともにＬレベルとなる５０ｎｓｅｃの期間を設けている。
【００５７】
条件１は、５０ｎｓｅｃの時刻で第１スタンバイ信号ＶGN1をＬレベルにし、１００ｎｓｅｃの時刻で第２スタンバイ信号ＶGN2をＨレベルにしている。条件２は、１００ｎｓｅｃの時刻で第１スタンバイ信号ＶGN1をＬレベルにし、１５０ｎｓｅｃの時刻で第２スタンバイ信号ＶGN2をＨレベルにしている。条件３は、１５０ｎｓｅｃの時刻で第１スタンバイ信号ＶGN1をＬレベルにし、２００ｎｓｅｃの時刻で第２スタンバイ信号ＶGN2をＨレベルにしている。８５ｎｓｅｃの時刻付近に引かれた二点鎖線は、第１スタンバイ信号ＶGN1をＨレベルのまま保持したと仮定したときに、正の向きに増加した電流ＩＬが低下してゼロに達する時点を表している。
【００５８】
条件１では、電流ＩＬがゼロに戻る前に第１スタンバイ信号ＶGN1をＬレベルにして電流経路を遮断しているので、一次コイル４に負の大きなサージ電圧が発生している（１０５ｎｓｅｃ付近）。すなわち、一次コイル４に流れる電流の減少途中でトランジスタ２２または２４をオフすると、切り替えタイミングが早過ぎるために二次コイル５に振動的なノイズ電圧が発生して出力信号ＤOUTの生成を誤る虞がある。
【００５９】
条件２と条件３では、電流ＩＬがゼロに戻った後に第１スタンバイ信号ＶGN1をＬレベルにして電流経路を遮断しているので、一次コイル４ひいては二次コイル５に発生するノイズ電圧が小さくなる。しかし、条件３は、条件２に比べて第１スタンバイ信号ＶGN1をＬレベルにするタイミング（スタンバイ信号ＳＴＢＹをＨレベルにするタイミング）が遅くなる。
【００６０】
その結果、入力信号ＤINの周波数が高くなりエッジ間隔が定常的に狭まると、誤動作が生じ易くなる。本実施形態のスタンバイ信号制御回路１１は、電流ＩＬがゼロに復帰すると直ちにスタンバイ信号ＳＴＢＹを反転させている。これは、一次コイル４のインダクタンス値にかかわらず、スタンバイ信号ＶGN1、ＶGN2の最も好ましい切り替えタイミングとなる。
【００６１】
図１０は、入力信号ＤINが一時的に低デューティ比となり、Ｈレベルの期間が非常に短い（５０ｎｓｅｃ）パルスが生じたときの波形である。（ａ）は全体波形を示し、（ｂ）は（ａ）の波形のうち破線で囲まれた部分の拡大図である。入力信号ＤINが立ち上がると、正の向きに増加した電流ＩＬがゼロに復帰する時点まで、入力信号ＤINAの立ち下がりが延期されていることが分かる。その結果、出力信号ＤOUTから出力されるパルス幅は１００ｎｓｅｃまで広がるが、エッジの伝送ミスなどの誤動作は生じていない。
【００６２】
図１１は、入力信号ＤINが一時的に高デューティ比となり、Ｌレベルの期間が非常に短い（５０ｎｓｅｃ）パルスが生じたときの波形である。（ａ）は全体波形を示し、（ｂ）は（ａ）の波形のうち破線で囲まれた部分の拡大図である。入力信号ＤINが立ち下がると、負の向きに増加した電流ＩＬがゼロに復帰する時点まで、入力信号ＤINAの立ち上がりが延期されていることが分かる。その結果、出力信号ＤOUTから出力されるパルス幅は１００ｎｓｅｃまで広がるが、エッジの伝送ミスなどの誤動作は生じていない。
【００６３】
以上説明した本実施形態の絶縁通信装置１は、入力信号ＤINの立ち下がりエッジの検出時と立ち上がりエッジの検出時とで一次コイル４に逆向きの電流を流すので、一対のコイル４、５を用いて送信回路２から受信回路３に信号を伝送することができる。複数対のコイルを用いる構成に比べて回路規模が小さくなる。
【００６４】
本実施形態のスタンバイ信号制御回路１１によれば、入力信号ＤINのエッジ検出に応じてエッジ検出回路９、１０がパルス信号を出力した後、二次側に生じる振動的なノイズを抑制しつつ最短時間でスタンバイ信号ＳＴＢＹを切り替えることができる。これにより、振動的なノイズによる出力信号ＤOUTの誤りおよびブリッジ回路６のアーム短絡を防止できる。また、パルス信号制御回路８によれば、入力信号ＤINが短パルスになってもパルス信号ＶGP1、ＶGP2の発生間隔が適切に広がるので、ブリッジ回路６のアーム短絡を防ぎつつ入力信号ＤINを正しく伝送できる。
【００６５】
一次コイル４に通電するブリッジ回路６の下アーム側のトランジスタ２２、２４にそれぞれ還流ダイオード２５、２６を備えている。そして、一次コイル４に電源電圧ＶDD1を印加して電流ＩＬを増加させた後、還流ダイオード２６を通して電流ＩＬを減少させる。この構成によれば、電流ＩＬの減少率（絶対値）は電流ＩＬの増加率（絶対値）よりも小さくなるので、二次コイル５に誘起されるノイズ電圧を低減でき、出力信号ＤOUTの誤りを一層確実に防止できる。
【００６６】
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００６７】
パルス信号制御回路８は、入力信号ＤINが立ち下がったときおよび立ち上がったときに、少なくとも負または正の向きに増加した検出電流がゼロに復帰するまでの期間、入力信号ＤINのレベルを保持する信号ＤINAを出力すればよい。
【００６８】
出力信号生成回路１６は、必要に応じてコンパレータ５８、５９を備えればよい。
ＭＯＳトランジスタ２２、２４には寄生ダイオードが形成されるので、還流ダイオード２５、２６は必要に応じて接続すればよい。
【符号の説明】
【００６９】
図面中、１は絶縁通信装置、２は送信回路、３は受信回路、４は一次コイル、５は二次コイル、６はブリッジ回路、７はコイル電流情報検出回路、８はパルス信号制御回路、９は立ち下がりエッジ検出回路（エッジ検出回路）、１０は立ち上がりエッジ検出回路（エッジ検出回路）、１１はスタンバイ信号制御回路、１４は第１検出回路、１５は第２検出回路、１６は出力信号生成回路、１９、２０はアーム、２１、２３はＭＯＳトランジスタ（第１、第２メインスイッチ）、２２、２４はＭＯＳトランジスタ（第１、第２スタンバイスイッチ）、２５、２６は還流ダイオード、Ｎ１、Ｎ２は出力端子（第１、第２出力端子）である。
【図１】
2015139138.tif 000003
【図２】
2015139138.tif 000004
【図３】
2015139138.tif 000005
【図４】
2015139138.tif 000006
【図５】
2015139138.tif 000007
【図６】
2015139138.tif 000008
【図７】
2015139138.tif 000009
【図８】
2015139138.tif 000010
【図９】
2015139138.tif 000011
【図１０】
2015139138.tif 000012
【図１１】
2015139138.tif 000013