(57)【要約】【課題】ピンホールの存在の有無に関わらず、正常に機能する化合物半導体太陽電池セルを安定して製造することを可能とする。【解決手段】化合物半導体太陽電池セルは、少なくとも１つのＰＮ接合を有するセル本体２１と、セル本体２１の主面上に形成された電極１３ｂとを備えている。セル本体２１の主面の平面視において、電極１３ｂは、セル本体２１の主面に形成されているすべてのピンホール３１と重複しない位置に配置されている。【選択図】図１０
2015177177.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのＰＮ接合を有するセル本体と、
前記セル本体の主面上に形成された電極と、を備え、
前記セル本体の前記主面の平面視において、前記電極は、前記セル本体の前記主面に形成されているすべてのピンホールと重複しない位置に配置されている、化合物半導体太陽電池セル。
【請求項２】
半導体基板上に少なくとも１つのＰＮ接合を有するセル本体を形成する工程と、
前記セル本体の主面の平面視において、前記セル本体の前記主面に形成されているすべてのピンホールと重複しない位置に電極を配置する工程と、を含む、化合物半導体太陽電池セルの製造方法。
【請求項３】
前記セル本体を形成する工程と前記電極を配置する工程との間に、前記セル本体の前記主面に形成されている前記ピンホールの位置を把握する工程を含む、請求項２に記載の化合物半導体太陽電池セルの製造方法。
【請求項４】
前記ピンホールの位置を把握する工程は、前記セル本体の前記主面をエレクトロルミネッセンスで光らせることによって行なう、請求項３に記載の化合物半導体太陽電池セルの製造方法。
【請求項５】
前記セル本体から前記半導体基板を分離する工程をさらに含み、
前記ピンホールの位置を把握する工程は、前記半導体基板が分離された前記セル本体の前記主面において行なわれる、請求項３または４に記載の化合物半導体太陽電池セルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体太陽電池セルおよび化合物半導体太陽電池セルの製造方法に関する。
【背景技術】
【０００２】
従来から、結晶系半導体基板と化合物半導体層とを組み合わせて構成される化合物半導体太陽電池セルの研究開発が盛んに行なわれている。
【０００３】
特に、結晶系半導体基板としてＧａＡｓ基板またはＧｅ基板を用い、この結晶系半導体基板上にＭＯＣＶＤ法等によりＧａＡｓ系またはＧａＰ系などの化合物半導体層が幾重にも積層された化合物半導体太陽電池セルは、入射した太陽光エネルギを高効率に電気エネルギに変換させることができるため、大規模発電用途として開発された集光用太陽電池セル、および宇宙空間で大きな電力を発生させる目的で開発された人工衛星用太陽電池セルなどに利用されている。
【０００４】
近年、化合物半導体層から結晶系半導体基板を取り除いて製造される化合物半導体太陽電池セルの開発も進められている（たとえば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３２７８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のように、化合物半導体層から結晶系半導体基板を取り除くことによって、比較的に安定に化合物半導体太陽電池セルを製造できることが確認できたものの、この方法には以下に示す欠点が存在していた。
【０００７】
すなわち、結晶系半導体基板上に、主にＭＯＣＶＤ等を用いて化合物半導体層を成長させていく際に、化合物半導体層の積層方向を貫く孔状の欠陥（ピンホール）が局所的に発生することがあった。このようなピンホールが化合物半導体層の最表面上に形成される電極の直下に存在していた場合には、電極の焼成時、他の化合物半導体太陽電池セルと接続するための溶接時および半田付け時、ならびに実際の使用時などの化合物半導体層に熱的な負荷が加わるときに、ピンホールの内部に電極材料が拡散し、ＰＮ接合が短絡することがあった。
【０００８】
したがって、従来においては、ピンホールの存在によってＰＮ接合が短絡してしまい、正常に機能する化合物半導体太陽電池セルを安定して製造することができないという問題があった。
【０００９】
上記の事情に鑑みて、本発明の目的は、ピンホールの存在の有無に関わらず、正常に機能する化合物半導体太陽電池セルを安定して製造することが可能な化合物半導体太陽電池セルおよび化合物半導体太陽電池セルの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１の態様は、少なくとも１つのＰＮ接合を有するセル本体と、セル本体の主面上に形成された電極とを備え、セル本体の主面の平面視において、電極は、セル本体の主面に形成されているすべてのピンホールと重複しない位置に配置されている化合物半導体太陽電池セルである。
【００１１】
また、本発明の第２の態様は、半導体基板上に少なくとも１つのＰＮ接合を有するセル本体を形成する工程と、セル本体の主面の平面視において、セル本体の主面に形成されているすべてのピンホールと重複しない位置に電極を配置する工程とを含む化合物半導体太陽電池セルの製造方法である。
【発明の効果】
【００１２】
本発明によれば、ピンホールの存在の有無に関わらず、正常に機能する化合物半導体太陽電池セルを安定して製造することが可能な化合物半導体太陽電池セルおよび化合物半導体太陽電池セルの製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態の化合物半導体太陽電池セルの模式的な断面図である。
【図２】実施の形態の化合物半導体太陽電池セルの製造方法の一例の製造工程の一部を図解する模式的な断面図である。
【図３】実施の形態の化合物半導体太陽電池セルの製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図４】実施の形態の化合物半導体太陽電池セルの製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図５】実施の形態の化合物半導体太陽電池セルの製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図６】実施の形態の化合物半導体太陽電池セルの製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図７】実施の形態の化合物半導体太陽電池セルの製造方法の一例の製造工程の他の一部を図解する模式的な断面図である。
【図８】図７に示すウインドウ層の表面の周縁に形成された周縁電極の一例の模式的な平面図である。
【図９】実施の形態の化合物半導体太陽電池セルの製造方法の一例の製造工程の他の一部を図解する模式的な平面図である。
【図１０】実施の形態の化合物半導体太陽電池セルの製造方法の一例の製造工程の他の一部を図解する模式的な平面図である。
【図１１】図７に示すウインドウ層の表面の内側に形成された周縁電極の一例の模式的な平面図である。
【図１２】実施例１において、ピンホールの位置を把握するために光らせたウインドウ層の表面にピンホールが形成されていないときの写真である。
【図１３】実施例１において、ピンホールの位置を把握するために光らせたウインドウ層の表面にピンホールが形成されていたときの写真である。
【図１４】実施例２において、ウエハ表面欠陥検査装置を用いた時のウインドウ層の表面に形成されたピンホールの位置を示す検出結果を示す図である。
【図１５】図１４に示すピンホールの位置情報にガラスマスクの表面電極のパターンを重ね合わせた一例の模式的な平面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施の形態について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１５】
図１に、本発明の化合物半導体太陽電池セルの一例である実施の形態の化合物半導体太陽電池セルの模式的な断面図を示す。図１に示すように、実施の形態の化合物半導体太陽電池セルは、支持基材８と、支持基材８上に形成された、裏面電極７と、セル本体２１の一部であるバッファ層６と、ベース層５と、エミッタ層４と、ウインドウ層３とを有している。
【００１６】
実施の形態の化合物半導体太陽電池セルは、バッファ層６と、ベース層５と、エミッタ層４と、ウインドウ層３との積層体などからなるセル本体２１を有しており、セル本体２１の主面となるウインドウ層３の表面上に表面電極１３ｂを有している。なお、実施の形態においては、エミッタ層４とベース層５との接合によって、セル本体２１には１つのＰＮ接合が形成されているが、セル本体２１には少なくとも１つのＰＮ接合が形成されていればよい。
【００１７】
さらに、実施の形態の化合物半導体太陽電池セルのセル本体２１の主面となるウインドウ層３の表面の平面視において、表面電極１３ｂはピンホール３１と重複しない位置に配置されている。そのため、実施の形態の化合物半導体太陽電池セルにおいては、表面電極１３ｂの直下にピンホール３１が存在していない。
【００１８】
以下、図２〜図１０を参照して、実施の形態の化合物半導体太陽電池セルの製造方法の一例について説明する。まず、図２の模式的断面図に示すように、半導体基板１上に、エッチングストップ層２、ウインドウ層３、エミッタ層４、ベース層５およびバッファ層６などをたとえばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などによりこの順に積層する。これにより、半導体基板１上に、少なくとも１つのＰＮ接合を有するセル本体２１を形成する。
【００１９】
なお、ピンホールは、これらの化合物半導体層の成長時に局所的に発生することがある化合物半導体層の積層方向に伸長する孔状の欠陥である。これらの化合物半導体層の成長時にピンホールが一旦発生すると、その上に成長する化合物半導体層に引き継がれていくこともある。
【００２０】
半導体基板１としては、たとえば、Ｇｅ、ＧａＰまたはＧａＡｓなどの半導体からなるウエハを用いることができる。
【００２１】
エッチングストップ層２としては、たとえばＩｎＧａＰ層を用いることができ、ウインドウ層３としては、たとえばＡｌＩｎＰ層を用いることができる。エミッタ層４としては、たとえばＮ型のＩｎＧａＰ層を用いることができ、ベース層５としては、たとえばＰ型のＩｎＧａＰ層を用いることができる。また、バッファ層６としては、たとえばＩｎＧａＰ層を用いることができる。
【００２２】
なお、上記の半導体基板１、エッチングストップ層２、ウインドウ層３、エミッタ層４、ベース層５およびバッファ層６の材質は、それぞれ一例であって、上記の材質に限定されないことは言うまでもない。
【００２３】
また、半導体基板１上の積層構造も上記の５層構造に限定されるものではなく、少なくとも１つのＰＮ接合を有するものである限り、たとえば４層構造または６層構造などであってもよい。たとえば、半導体基板１上の積層構造には、上記の層以外にも、ＢＳＦ（Back Surface Field）層、コンタクト層、トンネル接合層、他のエミッタ層と他のベース層とからなる他のＰＮ接合などが含まれていてもよい。
【００２４】
次に、図３の模式的断面図に示すように、バッファ層６上に裏面電極７を形成する。ここで、裏面電極７は、たとえば、バッファ層６の表面全面に電極材料を蒸着することなどによって形成することができる。
【００２５】
次に、図４の模式的断面図に示すように、裏面電極７上に支持基材８を設置する。支持基材８としては、たとえば、表面電極１３ｂの焼成温度以上の耐熱性を有するポリイミドフィルムなどの樹脂材料などを用いることができる。
【００２６】
支持基材８として上記の耐熱性を有する樹脂材料を用いる場合には、当該樹脂材料を裏面電極７の表面上に塗布した後に焼成することによって、裏面電極７上に支持基材８を設置することができる。
【００２７】
なお、後述する表面電極１３ｂの焼成による支持基材８の破損を有効に防止する観点からは、上記の耐熱性を有する樹脂材料からなる支持基材８の厚さは、２０μｍ以下とされることが好ましい。
【００２８】
次に、図５の模式的断面図に示すように、支持基材８の裏面に補強材９を取り付ける。補強材９としては、たとえば、紫外光を照射することにより粘着力が低下する粘着材が付着したＰＥＴフィルム、または熱を加えることにより粘着力が低下する粘着材が付着した熱発泡フィルムなどを用いることができる。
【００２９】
次に、図６の模式的断面図に示すように、半導体基板１およびエッチングストップ層２を除去する。ここで、半導体基板１およびエッチングストップ層２の除去は、たとえば、半導体基板１はエッチング可能であるが、エッチングストップ層２はエッチング可能ではない第１のエッチャントを用いて半導体基板１をエッチングにより除去した後に、エッチングストップ層２をエッチング可能な第２のエッチャントを用いてエッチングストップ層２を除去することにより行なうことができる。
【００３０】
次に、セル本体２１の主面を光らせることによってピンホールの位置を把握する場合には、図７の模式的断面図に示すように、半導体基板１およびエッチングストップ層２のエッチングにより露出したウインドウ層３の表面の周縁に周縁電極１３ａを形成する。ここで、周縁電極１３ａは、たとえば図８の模式的平面図に示すように、ウインドウ層３の表面の周縁に、たとえば銀ペーストなどのペースト状の電極材料をたとえばスクリーン印刷法などによって塗布し、周縁に塗布された電極材料を焼成することによって形成することができる。なお、セル本体２１の主面を光らせることなく、ピンホールの位置を把握する場合については、後述する。
【００３１】
次に、図９の模式的平面図に示すように、セル本体２１の主面におけるピンホール３１の位置を把握する。ここで、ピンホール３１の位置は、たとえば、ウインドウ層３の表面の周縁上に形成された周縁電極１３ａと、裏面電極７との間に電流を流して、ＥＬ（Electro Luminescence）発光により、ウインドウ層３の表面を光らせることによって把握することができる。このとき、ピンホール３１は、ウインドウ層３の表面において、光らない黒点部分として把握することができる。
【００３２】
次に、図１０の模式的平面図に示すように、セル本体２１の主面の平面視において、ピンホール３１と重複しない位置に表面電極１３ｂを形成する。ここで、表面電極１３ｂの形成方法は、たとえば、セル本体２１の主面に形成した周縁電極１３ａと、裏面電極７との間に順方向電流を流し、セル本体２１を発光させた状態で、発光していないピンホール３１の位置を把握しながら、ピンホール３１を避けるようにして、ピンホール３１が形成されていないウインドウ層３の表面の領域に、たとえば銀ペーストなどのペースト状の電極材料をたとえばスクリーン印刷法などによって塗布し、その後、当該電極材料を焼成することによって形成することができる。
【００３３】
なお、表面電極１３ｂの形成は、ウインドウ層３の表面を視認しながら行なうことができるため、ピンホール３１と重複しない位置に表面電極１３ｂを形成することが可能である。
【００３４】
また、セル本体２１の主面を光らせることなくピンホール３１の位置を把握する場合には、図７〜図１０に図示される上記の工程は不要となる。すなわち、上記と同様にして、図２〜図６に示される工程を経ることによりセル本体２１を作製し、たとえば、ピンホール３１が存在しないウインドウ層３の表面の画像と比較することによって、ウインドウ層３の表面に形成されたピンホール３１の位置情報を得ることができる。この場合には、例えば東レエンジニアリング株式会社製３０００ＴＲ２００または大日本スクリーン製造株式会社製ＺＩ−２０００などの既に市販されているウエハ表面欠陥検査装置を用いてウインドウ層３の表面に形成されたピンホール３１の位置を把握することができる。また、ウエハ表面欠陥検査装置を用いてピンホールの位置情報を得る方法以外の方法としては、特定波長の光を照射し、ウインドウ層３の表面からの反射光を検出することによって、ピンホール３１の位置情報を得る方法などを挙げることができる。
【００３５】
そして、上記のようにして得られたピンホール３１の位置情報をもとに、ピンホール３１を避けるようにして、ピンホール３１が形成されていないウインドウ層３の表面の領域に表面電極１３ｂを形成する。表面電極１３ｂは、たとえば、銀ペーストなどのペースト状の電極材料をスクリーン印刷法などによってウインドウ層３の表面上に印刷し、その後に、ウインドウ層３の表面上に印刷された電極材料を焼成することなどによって形成することができる。
【００３６】
その後、支持基材８の裏面から補強材９を剥離し、周縁電極１３ａの内側を切り出し、所定の大きさのセル形状とすることによって、図１に示す実施の形態の化合物半導体太陽電池セルが完成する。
【００３７】
以上のように、本実施の形態においては、表面電極１３ｂがピンホール３１と重複しない位置に配置され、表面電極１３ｂの直下にピンホール３１が存在していない化合物半導体太陽電池セルを製造することができる。
【００３８】
そのため、本実施の形態においては、ピンホール３１の存在の有無に関わらず、正常に機能する化合物半導体太陽電池セルを安定して製造することができる。
【実施例】
【００３９】
＜実施例１＞
まず、図２に示すように、Ｇｅからなる半導体基板１上に、ＩｎＧａＰからなるエッチングストップ層２、ＡｌＩｎＰからなるウインドウ層３、Ｎ型ＩｎＧａＰからなるエミッタ層４、Ｐ型ＩｎＧａＰからなるベース層５およびＩｎＧａＰからなるバッファ層６をＭＯＣＶＤ法によりこの順に積層した。これにより、ウインドウ層３、エミッタ層４、ベース層５およびバッファ層６からなり、エミッタ層４とベース層５との接合からなる１つのＰＮ接合を有するセル本体２１を形成した。
【００４０】
次に、図３に示すように、バッファ層６の表面全面に金属材料を蒸着することによってバッファ層６上に裏面電極７を形成した。次に、図４に示すように、裏面電極７上にポリイミド樹脂を塗布した後に焼成することによって、裏面電極７上に厚さ１０μｍのポリイミドフィルムからなる支持基材８を設置した。
【００４１】
次に、図５に示すように、支持基材８の裏面に、紫外光を照射することにより粘着力が低下する粘着材が付着したＰＥＴフィルムからなる補強材９を当該粘着材によって貼り付けた。次に、図６に示すように、所定のエッチャントを用いて、半導体基板１およびエッチングストップ層２をエッチングにより除去した。
【００４２】
次に、図７および図８に示すように、半導体基板１およびエッチングストップ層２のエッチングにより露出したウインドウ層３の表面の周縁に銀ペーストをスクリーン印刷法により塗布した後に焼成した。これにより、ウインドウ層３の表面の周縁に周縁電極１３ａを形成した。
【００４３】
次に、周縁電極１３ａと裏面電極７との間に電流を流すことによって、ウインドウ層３の表面をエレクトロルミネッセンスで光らせて、ピンホール３１の位置を把握する。ここで、周縁電極１３ａの形状は、図８に示すような円形状ではなく、図１１に示すような矩形状であるが、ピンホール３１が形成されていない場合には、たとえば図１２に示すように、ウインドウ層３の表面には、ピンホール３１に対応する黒点は確認されない。一方、ピンホール３１が形成されている場合には、たとえば図１３に示すように、ウインドウ層３の表面に、ピンホール３１に対応する黒点が確認される。
【００４４】
次に、図１０の模式的平面図に示すように、セル本体２１の主面の平面視において、ピンホール３１と重複しない位置に表面電極１３ｂを形成する。ここで、表面電極１３ｂの形成方法は、セル本体２１の主面に形成された周縁電極１３ａと、裏面電極７との間に順方向電流を０．２Ａ程度流すことによって、セル本体２１を発光させた状態で、発光しないピンホール３１の位置を把握しながら、ピンホール３１を避けるようにして、ピンホール３１が形成されていないウインドウ層３の表面の領域に、銀ペーストをスクリーン印刷法によって塗布し、その後、当該電極材料を焼成することによって形成した。
【００４５】
その後、補強材９に紫外光を照射することによって、補強材９に付着していた粘着材の粘着力を低下させて、支持基材８から補強材９を剥離し、ダイシングソーなどを用いて周縁電極１３ａの内側を切り出し、所定の大きさのセル形状とした。これにより、図１に示す構成の実施例１の化合物半導体太陽電池セルを完成させた。
【００４６】
＜実施例２＞
まず、図２に示すように、Ｇｅからなる半導体基板１上に、ＩｎＧａＰからなるエッチングストップ層２、ＡｌＩｎＰからなるウインドウ層３、Ｎ型ＩｎＧａＰからなるエミッタ層４、Ｐ型ＩｎＧａＰからなるベース層５およびＩｎＧａＰからなるバッファ層６をＭＯＣＶＤ法によりこの順に積層した。これにより、ウインドウ層３、エミッタ層４、ベース層５およびバッファ層６からなり、エミッタ層４とベース層５との接合からなる１つのＰＮ接合を有するセル本体２１を形成した。
【００４７】
次に、図３に示すように、バッファ層６の表面全面に金属材料を蒸着することによってバッファ層６上に裏面電極７を形成した。次に、図４に示すように、裏面電極７上にポリイミド樹脂を塗布した後に焼成することによって、裏面電極７上に厚さ１０μｍのポリイミドフィルムからなる支持基材８を設置した。
【００４８】
次に、図５に示すように、支持基材８の裏面に、紫外光を照射することにより粘着力が低下する粘着材が付着したＰＥＴフィルムからなる補強材９を当該粘着材によって貼り付けた。次に、図６に示すように、所定のエッチャントを用いて、半導体基板１およびエッチングストップ層２をエッチングにより除去した。
【００４９】
次に、ウエハ表面欠陥検査装置として市販されている東レエンジニアリング株式会社製３０００ＴＲ２００を用いてウインドウ層３の表面を観察することにより、図１４に示すようなウインドウ層３の表面に形成されたピンホール３１の位置情報を得た。この図でウインドウ層３のほぼ全面を覆う多数の正方形は、個々のピンホール３１の検出のための一視野であり、ピンホール３１の位置は小さな黒点で示されている。参照符号４１は、ウインドウ層３の表面にあらかじめ形成されたアライメントマークである。
【００５０】
次に、上記のようにして得られたピンホール３１の位置情報と、予めウインドウ層３の表面に形成されたアライメントマーク４１とを用いて、次工程のフォトリソグラフィプロセスで形成する表面電極１３ｂのパターンがピンホール３１と重ならないように、そのパターンが形成されたガラスマスク５１の位置設定を以下のように行った。
【００５１】
まず、ウインドウ層３の表面にガラスマスク５１を重ね合わせる。図１５は、そのときのピンホール３１と電極パターン５２との位置関係を示す平面図である。この状態で、一度、ウエハ上のアライメントマーク４１の位置と、ガラスマスク５１上に形成された基準点（図示せず）の位置関係を把握する。次に、電極パターン５２が、すべてのピンホール３１と重ならないようにウエハをＸ方向、Ｙ方向およびθ方向に移動させるシフト量を算出する。
【００５２】
次に、図示はしていないが、ウインドウ層３の表面上に、感光性のレジストを塗布・硬化し、マスクアライナーを用いて、表面電極１３ｂのパターン５２の形成を行った。
【００５３】
フォトリソグラフィプロセスのマスクアライメントの際、一旦、アライメントマーク４１と、ガラスマスク５１上の基準点を対応させ、次にガラスマスク５１上の基準点に対して、先ほど算出したシフト量だけアライメントマーク４１がシフトするようにウエハを移動させて露光し、現像・焼成処理を行うことによって、表面電極１３ｂのパターン５２を形成した。感光性のレジストにより形成した表面電極１３ｂのパターン５２内にピンホール３１が重なっていないことを確認することができた。
【００５４】
次に、ウインドウ層３の表面の領域に、感光性のレジストを利用して形成した表面電極１３ｂのパターン５２上に、真空蒸着機等を利用して、電極材料をたとえば真空蒸着法などによって堆積させ、その後リフトオフすることにより、ウインドウ層３表面上の余剰な電極材料を除去し、所定の箇所に形成した当該電極材料を焼成することによって表面電極１３ｂを形成した。
【００５５】
その後、補強材９に紫外光を照射することによって、補強材９に付着していた粘着材の粘着力を低下させて、支持基材８から補強材９を剥離し、ダイシングソーなどを用いて周縁電極１３ａの内側を切り出し、所定の大きさのセル形状とした。これにより、図１に示す構成の実施例２の化合物半導体太陽電池セルを完成させた。
【００５６】
＜実施例３＞
ウインドウ層３の表面側に特定波長の光を照射し、表面からの反射光を検出することでピンホールの位置情報を得ること以外は実施例２と同様にして、図１に示す構成の実施例３の化合物半導体太陽電池セルを完成させた。
【００５７】
上記と同様にして、ＭＯＣＶＤ法により製造した同一製造バッチのセル本体２１の半数を使用し、実施例１〜３の化合物半導体太陽電池セルをそれぞれ複数作製した。そして、実施例１〜３の化合物半導体太陽電池セルのそれぞれについて特性を評価し、一定の基準を満たしているものを良品とし、一定の基準を満たしていないものを不良品として判断した。その結果、実施例１〜３の化合物半導体太陽電池セルにおいては、良品の割合は、全体の９０％であった。
【００５８】
＜比較例＞
ＭＯＣＶＤ法により製造した同一製造バッチのセル本体２１の残った半数を使用し、ピンホール３１の位置を把握することなく、ウインドウ層３の表面の同一の領域に、同一の形状の表面電極１３ｂを形成したこと以外は実施例１と同様にして、比較例の化合物半導体太陽電池セルを複数作製した。
【００５９】
そして、実施例１〜３の化合物半導体太陽電池セルと同様にして、比較例の化合物半導体太陽電池セルのそれぞれについて特性を評価し、実施例１〜３と同一の基準を満たしているものを良品とし、実施例１〜３と同一の基準を満たしていないものを不良品として判断した。その結果、比較例の化合物半導体太陽電池セルにおいては、良品の割合は、全体の３０％であった。
【００６０】
表１に、実施例１〜３および比較例の化合物半導体太陽電池セルの約２５℃における出力特性の一例を示す。なお、表１には、開放電圧Ｖoc［ｍＶ］、短絡電流Ｉsc［ｍＡ］、最大電力Ｐmax［ｍＷ］、最大電力点電圧Ｖmp［ｍＶ］、最大電力点電流Ｉmp［ｍＡ］、フィルファクターＦＦ、変換効率η［％］および温度Ｔｅｍｐ［℃］が示されている。
【００６１】
【表１】
2015177177.tif 000003
【００６２】
＜まとめ＞
上記の結果から明らかなように、実施例１〜３においては、比較例と比較して、化合物半導体太陽電池セルの良品の割合が高かった。これは、ＭＯＣＶＤ法により製造した同一製造バッチのセル本体２１を用いても、実施例１〜３の化合物半導体太陽電池セルにおいては、表面電極１３ｂの直下にピンホール３１が存在していないため、製造方法のみを変更することにより、ピンホール３１の内部に電極材料が拡散することによるＰＮ接合の短絡を有効に防止できたことによるものと考えられる。
【００６３】
＜付記＞
本発明の第１の態様によれば、少なくとも１つのＰＮ接合を有するセル本体と、セル本体の主面上に形成された電極とを備え、セル本体の主面の平面視において、電極は、セル本体の主面に形成されているすべてのピンホールと重複しない位置に配置されている化合物半導体太陽電池セルを提供することができる。本発明の第１の態様においては、電極はセル本体の主面に形成されているすべてのピンホールと重複しない位置に配置されているため、ピンホールの存在の有無に関わらず、正常に機能する化合物半導体太陽電池セルを安定して製造することができる。
【００６４】
また、本発明の第２の態様によれば、半導体基板上に少なくとも１つのＰＮ接合を有するセル本体を形成する工程と、セル本体の主面の平面視において、セル本体の主面に形成されているすべてのピンホールと重複しない位置に電極を配置する工程とを含む化合物半導体太陽電池セルの製造方法を提供することができる。本発明の第２の態様においては、セル本体の主面に形成されているすべてのピンホールと重複しない位置に電極を配置することができるため、ピンホールの存在の有無に関わらず、正常に機能する化合物半導体太陽電池セルを安定して製造することができる。
【００６５】
また、本発明の第２の態様は、セル本体を形成する工程と電極を配置する工程との間に、セル本体の主面に形成されているピンホールの位置を把握する工程を含むことが好ましい。この場合には、セル本体の主面に形成されているピンホールの位置を把握した状態で電極を配置することができるため、ピンホールの存在の有無に関わらず、正常に機能する化合物半導体太陽電池セルをより安定して製造することができる。
【００６６】
また、本発明の第２の態様において、ピンホールの位置を把握する工程は、セル本体の主面をエレクトロルミネッセンスで光らせることによって行なうことができる。この場合には、ピンホールの形成位置をたとえば黒点等によって確認し、ピンホールの位置を把握した状態で電極を配置することができるため、ピンホールの存在の有無に関わらず、正常に機能する化合物半導体太陽電池セルをより安定して製造することができる。
【００６７】
また、本発明の第２の態様において、ピンホールの位置を把握する工程は、セル本体の主面を光らせることなく行なうことができる。この場合には、ウエハ表面欠陥検査装置として市販されている、東レエンジニアリング株式会社製の３０００ＴＲ２００、または大日本スクリーン製造株式会社製のＺＩ−２０００などを使用することによってピンホールの形成位置を確認して電極を配置することができるため、ピンホールの存在の有無に関わらず、正常に機能する化合物半導体太陽電池セルをより安定して製造することができる。
【００６８】
また、本発明の第２の態様は、セル本体から半導体基板を分離する工程をさらに含み、ピンホールの位置を把握する工程は、半導体基板が分離されたセル本体の主面において行なわれることが好ましい。この場合には、半導体基板が分離されたセル本体の主面の周縁に形成された周縁電極と、セル本体の主面とは反対側の裏面に形成された裏面電極との間に順方向電流を流すことによってセル本体を発光させた状態で、発光していないピンホールの位置を把握しながら、ピンホールを避けるようにして、電極を配置することができる。
【００６９】
以上のように本発明の実施の形態および実施例について説明を行なったが、上述の実施の形態および各実施例の構成を適宜組み合わせることも当初から予定している。
【００７０】
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００７１】
本発明は、化合物半導体太陽電池セルおよび化合物半導体太陽電池セルの製造方法に利用することができる。
【符号の説明】
【００７２】
１  半導体基板、２  エッチングストップ層、３  ウインドウ層、４  エミッタ層、５  ベース層、６  バッファ層、７  裏面電極、８  支持基材、９  補強材、１３ａ  周縁電極、１３ｂ  表面電極、２１  セル本体、３１  ピンホール、４１  アライメントマーク、５１  ガラスマスク、５２  電極パターン。
【図１】
2015177177.tif 000004
【図２】
2015177177.tif 000005
【図３】
2015177177.tif 000006
【図４】
2015177177.tif 000007
【図５】
2015177177.tif 000008
【図６】
2015177177.tif 000009
【図７】
2015177177.tif 000010
【図８】
2015177177.tif 000011
【図９】
2015177177.tif 000012
【図１０】
2015177177.tif 000013
【図１１】
2015177177.tif 000014
【図１２】
2015177177.tif 000015
【図１３】
2015177177.tif 000016
【図１４】
2015177177.tif 000017
【図１５】
2015177177.tif 000018