(57)【要約】【課題】温度特性をキャンセルするためだけの素子を持たず、相反する温度特性を積極的に利用して電流がバランスするようにネガティブフィードバックを掛けることにより、複数の半導体素子を並列接続する場合の素子間バラツキを補正する半導体装置を提供する。【解決手段】ゲート駆動回路３０は、CP回路２０とパワー半導体素子４０のゲートとの間に接続された抵抗３１を介してCP回路２０で昇圧された電圧をパワー半導体素子４０のゲートに印加してパワー半導体素子４０を確実にオン状態にする。一方、パワー半導体素子４０をオフ状態にする時には、制御回路１０から出力される制御信号でゲート駆動回路３０内のMOSスイッチ３３をオンしてダイオード３２を介してパワー半導体素子４０のゲートの電荷を放電することによりパワー半導体素子４０を確実にオフ状態にする。【選択図】図１
2015177591.tif 000002
【特許請求の範囲】
【請求項１】
制御回路、パワー半導体素子、および前記制御回路と前記パワー半導体素子の間に接続されたゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、並列に接続された抵抗値が正の温度特性を有する抵抗と順方向電圧が負の温度特性を有するダイオード、を有することを特徴とする半導体装置。
【請求項２】
前記半導体装置はさらに昇圧回路を有し、前記パワー半導体素子をオンする時には前記昇圧回路で昇圧した電圧をゲート駆動回路に印加することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記昇圧回路は、チャージポンプ回路であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記順方向電圧が負の温度特性を有するダイオードのアノードが前記パワー半導体素子のゲートに接続されるとともにカソードがＭＯＳスイッチ素子に接続され、前記パワー半導体素子をオフするときには前記制御回路が前記昇圧回路の動作を停止させるとともに前記ＭＯＳスイッチ素子をオンさせることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
【請求項５】
制御回路と、該制御回路により駆動されるチャージポンプ回路と、パワー半導体素子をオンする時には前記チャージポンプ回路で昇圧した電圧をゲート駆動回路に印加して該パワー半導体素子を確実にオンさせ、該パワー半導体素子をオフする時には前記制御回路から出力される制御信号により前記チャージポンプ回路の動作を停止させるとともに前記制御回路から前記ゲート駆動回路内のＭＯＳスイッチ素子のゲートを制御して前記パワー半導体素子のゲートの電荷を引き抜いてオフさせるゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、抵抗値が正の温度特性を有する抵抗と、順方向電圧が負の温度特性を有するダイオードとを並列に接続して、前記チャージポンプ回路と前記パワー半導体素子のゲートとの間に接続したことを特徴とする半導体装置。
【請求項６】
制御回路、パワー半導体素子、および前記制御回路と前記パワー半導体素子の間に接続されたゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、前記パワー半導体素子が高温のときには、前記制御回路から出力される制御信号を遅延させることでオン時間を遅くし、前記パワー半導体素子をオフするときには、前記制御回路から出力される制御信号の遅延を防止して前記ＭＯＳスイッチ素子を高速動作させることを特徴とする半導体装置。
【請求項７】
制御回路と、該制御回路により駆動されるチャージポンプ回路と、パワー半導体素子をオンする時には前記チャージポンプ回路で昇圧した電圧をゲート駆動回路に印加して該パワー半導体素子を確実にオンさせ、該パワー半導体素子をオフする時には前記制御回路から出力される制御信号により前記チャージポンプ回路の動作を停止させるとともに前記制御回路から前記ゲート駆動回路内のＭＯＳスイッチ素子のゲートを制御して前記パワー半導体素子のゲートの電荷を引き抜いてオフさせるゲート駆動回路とを有する半導体装置において、
前記パワー半導体素子が高温のときには、前記チャージポンプ回路におけるチャージポンプ機能の立上がりを遅くしたことを特徴とする半導体装置。
【請求項８】
前記ゲート駆動回路内に設ける抵抗は、酸化膜上のポリシリコンにより構成され且つドーズ量を調整して比抵抗を高くすることで正の温度特性を実現し、前記制御回路およびまたは前記パワー半導体素子と同一基板内に構成されることを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置。
【請求項９】
前記制御回路は、前記パワー半導体素子が高温時でオンさせる時、高温時のスイッチング・オン時間Tonを、低温時のスイッチング・オン時間Tonより長くすることを特徴とする請求項１，５，６，７のいずれか１項に記載の半導体装置。
【請求項１０】
前記制御回路は、前記パワー半導体素子が高温時でオフさせる時、高温時のスイッチング・オフ時間Toffを、低温時のスイッチング・オン時間Toffより短くすることを特徴とする請求項１，５，６，７のいずれか１項に記載の半導体装置。
【請求項１１】
大電流用途用に適用するために、少なくとも前記請求項１ないし１０に記載した半導体装置を２個以上並列に接続し、該並列接続した半導体装置のそれぞれを同一の入力信号により連続してオン／オフ駆動させることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モーターやソレノイドバルブを制御するパワー半導体素子などを含む半導体装置において、負荷の電流容量に応じて２以上の半導体装置を並列接続して素子の熱破壊を起こすことなく動作させることを可能とする半導体装置に関する。
【背景技術】
【０００２】
下記特許文献１に記載されるように、従来からMOSFETのゲートにゲート閾値電圧を補償する回路を設けることで、見かけ上の閾値電圧の温度特性をフラットに維持しようとする技術が知られている。
【０００３】
また下記特許文献２には、出力MOSFETの抵抗の正の温度係数に基づくスイッチング速度の温度による変化を、ゲートへの入力配線に抵抗が負の温度係数の高抵抗の多結晶シリコンを用いることによって、出力MOSFET全体の抵抗の温度特性を低減して（温度による変化を小さくして、もしくはフラット化して）出力スイッチング速度の温度による変化のない半導体集積回路が記載されている。
【０００４】
また下記特許文献３には、ツェナー電圧の温度特性が、ＭＯＳ型電界効果トランジスタ素子のゲート閾値電圧の温度特性と相補的であるツェナーダイオードを使用して、ＭＯＳ型電界効果トランジスタ素子のオン電圧の温度特性を抑制する（温度による変化を小さくする）ようにした絶縁ゲート型半導体装置が記載されている。
【０００５】
図５は、従来の半導体装置の構成を示す図である。図５に示す半導体装置１６０は、IN端子に入力された信号に応じて制御回路１１０がCP（charge pump：チャージポンプ）回路１２０を制御し、CP回路１２０が電源電圧であるVCC電圧以上に電圧を昇圧することで、その出力を受けるゲート駆動回路１３０がCP回路１２０及びパワー半導体素子１４０のゲート間に接続される抵抗１３１を介してパワー半導体素子１４０を確実にオン状態にさせている。また、パワー半導体素子１４０をオフ状態にさせる時には、制御回路１１０から出力される制御信号により、CP回路１２０の昇圧動作を停止させるとともに、ゲート駆動回路１３０内のMOSスイッチ１３３をオンし、パワー半導体素子１４０のゲート電圧をオンしたMOSスイッチ１３３によりパワー半導体素子１４０のソース電位にプルダウンしてオフ状態にしている。
【０００６】
図５においては、制御回路１１０がパワー半導体素子１４０をＯＮ／ＯＦＦして負荷１７０への電力供給を制御する。しかし負荷１７０に大電流を流した場合、当然パワー半導体素子１４０はそれに応じて発熱する。そのため、負荷短絡時にはパワー半導体素子１４０の温度が保証温度以上となり、半導体装置１６０に備えられている保護機能の動作により電流を遮断し、負荷１７０及びパワー半導体素子１４０を保護する。保護機能を動作させ負荷１７０及びパワー半導体素子１４０を保護する機会を増やさないようにするために、従来ではパワー半導体素子１４０の面積（電流の導通にかかわる有効面積）を使用負荷・環境温度を加味して、実使用の際に問題のない最小サイズに決定したうえで製作するようしている。パワー半導体素子のサイズを必要以上に大きくした場合には、コスト及び装置の肥大化を招いてしまう。
【０００７】
一例として、図５に示す従来の半導体装置は、保護回路として過熱検出回路１５０を有しており、負荷短絡等による過電流によりパワー半導体素子１４０が任意に設定した温度以上の温度となった場合は、ゲート駆動回路１３０のMOSスイッチ１３３をオンすることでパワー半導体素子１４０に流れる電流を遮断し、半導体装置１６０の熱破壊を防止する。なお半導体装置１４０の保護回路としては、上記した過熱検出回路１５０以外に、ダイナミッククランプ回路、過電流検出回路、過電圧検出回路等を備えるようにしても構わない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平０６−１５１８４４号公報
【特許文献２】特開平０７−０２２５１５号公報
【特許文献３】特開平１０−３２７０５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
大電流用途用に適用する場合に、従来ではパワー半導体素子のサイズを大きくしなければならず、また、それを制御する制御回路の変更や、基板（チップ）やパッケージ(PKG)サイズの変更等が必要になり、コストアップおよび装置の肥大化につながっていた。
【００１０】
一方、図６（ａ）に示すように複数の半導体装置を並列接続して大電流用途用に適用する場合には、各半導体装置の製造バラツキに起因した電流のアンバランスが発生し、一つの半導体装置のみ保証温度を超えてしまうことなどの現象により、所望の特性が得られない場合がある。
【００１１】
図６は、従来の半導体装置を大電流用途のために並列接続させたときの構成概要を示す図及び各部の波形を示す図である。すなわち、図６（ａ）は、上述した従来構成の半導体装置を２個並列接続し、並列接続した半導体装置、すなわち半導体装置１及び半導体装置２、のそれぞれの入力端に同一の入力信号INを供給し、各半導体装置を連続してオン／オフ駆動させるよう構成したものであり、また図６（ｂ）は、半導体装置１のスイッチング・オフ時間Toff（入力信号INがオフを指示するローレベルの値になってから半導体装置が実際にオフするまでの時間）が、半導体装置２のスイッチング・オフ時間Toffより長い場合における上記並列接続した２つの半導体装置の各部における電流波形を示すものである。
【００１２】
いま半導体装置１のスイッチング・オフ時間Toffが、半導体装置２のスイッチング・オフ時間Toffより長い場合には、図６（ｂ）の最下部に示された波形（実線は半導体装置１に流れる電流Ｉ１、破線は半導体装置２に流れる電流Ｉ２を示す。）、特に楕円波線で囲まれた部分(１)に注目すると、半導体装置２のToffが短い場合、半導体装置２が先にオフするため、Ｌ負荷に蓄えられたエネルギーは半導体装置１が過分に処理しなければならない(楕円波線部分(１)参照)。また、オン／オフの連続動作をさせた場合、半導体装置のパワー半導体素子の発熱によるToffの温度特性は通常正であるので半導体装置１のToffが更に長くなり、パワー半導体素子が発熱した後の楕円波線で囲まれた部分(２)では、Toffの差が楕円波線で囲まれた部分(１)より拡大してしまう。それが繰り返されると、半導体装置１は保証温度を超えてしまい、やがて半導体装置に設けられた保護回路が働くことにより強制的に素子の動作を遮断させることになる。したがい、電流バランスを平衡に保つことができないため、複数の半導体装置を並列接続しても大電流用途に適合させることできなくなる。なお図６（ａ）の場合の負荷は、モーターやソレノイドバルブを制御するパワー半導体素子を想定していることから誘導負荷（略してＬ負荷）になる。
【００１３】
通常、パワー半導体素子は発熱等による高温下では、キャリアの移動度が減少するためにスイッチングスピードが低下する傾向にあり、連続してオン／オフ動作させた場合には、さらに電流バランスが崩れる可能性がある。
【００１４】
上記の従来構成でも各半導体装置内に保護回路が備えられており、各半導体装置内の制御回路が保護回路の保護機能に支えられてパワー半導体素子のON/OFF制御を行うようにしているが、当該保護機能は複数の半導体装置を並列接続した場合のそれぞれのパワー半導体素子間のバラツキに対処して電流バランスをとるようにするものではない。
【００１５】
また上記した特許文献１ないし３に記載される従来技術は、別の素子の温度特性と組み合わせることにより、スイッチング素子の見かけ上の温度特性をフラットになるようにしている。しかしながら、温度特性をフラットにしても複数のパワー半導体素子が並列接続された場合のパワー半導体素子間バラツキを補正するものではないため、電流や発熱／温度上昇のアンバランスが生じる。例えば、パワー半導体素子間の温度バランスが崩れると移動度もアンバランスになり、ポジティブフィードバックによりアンバランスがさらに拡大する危険性がある。
【００１６】
そこで本発明の目的は、温度特性をキャンセルする専用の素子を回路内に持たず、相反する温度特性を積極的に利用して電流がバランスするようにネガティブフィードバックを掛けることにより、複数の半導体素子を並列接続する場合の素子間バラツキを補正することにある。
【課題を解決するための手段】
【００１７】
上記課題を解決するために、請求項１記載の発明は、制御回路、パワー半導体素子、および前記制御回路と前記パワー半導体素子の間に接続されたゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、並列に接続された抵抗値が正の温度特性を有する抵抗と順方向電圧が負の温度特性を有するダイオード、を有することを特徴とする。
【００１８】
請求項２記載の発明は、上記請求項１記載の発明において、前記半導体装置はさらに昇圧回路を有し、前記パワー半導体素子をオンする時には前記昇圧回路で昇圧した電圧をゲート駆動回路に印加することを特徴とする。
【００１９】
請求項３記載の発明は、上記請求項２記載の発明において、昇圧回路は、チャージポンプ回路であることを特徴とする。
請求項４記載の発明は、上記請求項１ないし３のいずれかに記載の発明において、前記順方向電圧が負の温度特性を有するダイオードのアノードが前記パワー半導体素子のゲートに接続されるとともにカソードがＭＯＳスイッチ素子に接続され、前記パワー半導体素子をオフするときには前記制御回路が前記昇圧回路の動作を停止させるとともに前記ＭＯＳスイッチ素子をオンさせることを特徴とする。
【００２０】
また上記課題を解決するために、請求項５記載の発明は、制御回路と、該制御回路により駆動されるチャージポンプ回路と、パワー半導体素子をオンする時には前記チャージポンプ回路で昇圧した電圧をゲート駆動回路に印加して該パワー半導体素子を確実にオンさせ、該パワー半導体素子をオフする時には前記制御回路から出力される制御信号により前記チャージポンプ回路の動作を停止させるとともに前記制御回路から前記ゲート駆動回路内のＭＯＳスイッチ素子のゲートを制御して前記パワー半導体素子のゲートの電荷を引き抜いてオフさせるゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、抵抗値が正の温度特性を有する抵抗と、順方向電圧が負の温度特性を有するダイオードとを並列に接続して、前記チャージポンプ回路と前記パワー半導体素子のゲートとの間に接続したことを特徴とする。
【００２１】
また上記課題を解決するために、請求項６記載の発明は、制御回路、パワー半導体素子、および前記制御回路と前記パワー半導体素子の間に接続されたゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、前記パワー半導体素子が高温のときには、前記制御回路から出力される制御信号を遅延させることでオン時間を遅くし、前記パワー半導体素子をオフするときには、前記制御回路から出力される制御信号の遅延を防止して前記ＭＯＳスイッチ素子を高速動作させることを特徴とする。
【００２２】
また上記課題を解決するために、請求項７記載の発明は、制御回路と、該制御回路により駆動されるチャージポンプ回路と、パワー半導体素子をオンする時には前記チャージポンプ回路で昇圧した電圧をゲート駆動回路に印加して該パワー半導体素子を確実にオンさせ、該パワー半導体素子をオフする時には前記制御回路から出力される制御信号により前記チャージポンプ回路の動作を停止させるとともに前記制御回路から前記ゲート駆動回路内のＭＯＳスイッチ素子のゲートを制御して前記パワー半導体素子のゲートの電荷を引き抜いてオフさせるゲート駆動回路とを有する半導体装置において、
前記パワー半導体素子が高温のときには、前記チャージポンプ回路におけるチャージポンプ機能の立上がりを遅くしたことを特徴とする。
【００２３】
請求項８記載の発明は、上記請求項１ないし５のいずれかに記載の発明において、前記ゲート駆動回路内に設ける抵抗は、酸化膜上のポリシリコンにより構成され且つドーズ量を調整して比抵抗を高くすることで正の温度特性を実現し、前記制御回路およびまたは前記パワー半導体素子と同一基板内に構成されることを特徴とする。
【００２４】
請求項９記載の発明は、上記請求項１，５，６，７のいずれかに記載の発明において、前記制御回路は、前記パワー半導体素子が高温時でオンさせる時、高温時のスイッチング・オン時間Tonを、低温時のスイッチング・オン時間Tonより長くすることを特徴とする。
【００２５】
請求項１０記載の発明は、上記請求項１，５，６，７のいずれかに記載の発明において、前記制御回路は、前記パワー半導体素子が高温時でオフさせる時、高温時のスイッチング・オフ時間Toffを、低温時のスイッチング・オン時間Toffより短くすることを特徴とする。
【００２６】
請求項１１記載の発明は、大電流用途用に適用するために、少なくとも前記請求項１ないし１０に記載した半導体装置を２個以上並列に接続し、該並列接続した半導体装置のそれぞれを同一の入力信号により連続してオン／オフ駆動させることを特徴とする。
【発明の効果】
【００２７】
本発明によれば、温度特性をキャンセルする専用の素子を回路内に持たずに、相反する温度特性を積極的に利用して電流がバランスするようにネガティブフィードバックを掛けることにより、複数の半導体装置を並列接続してパワー半導体素子を並列接続させた場合の素子間バラツキを補正することができる。
【００２８】
また本発明によれば、負荷の電流容量の変更が必要になる場合であっても、入力信号はそのままに、上述した複数の半導体装置を並列に接続する構成とすることで、電流容量ごとにパワー半導体素子の面積変更等に対応した半導体装置の設計をやり直すことをせずに短期間で対応が可能となり、負荷の電流容量の変更に対する汎用性を有するものである。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係る半導体装置の構成を示す図である。
【図２】本発明の実施形態にかかるゲート駆動回路の要部構成を示す図である。
【図３】本発明の実施形態にかかるパワー半導体素子のＯＮ/ＯＦＦ時の温度特性を示す図である。
【図４】本発明の実施形態に係る半導体装置を大電流用途用に並列接続させたときの構成概要を示す図及び各部の波形を示す図である。
【図５】従来の半導体装置の構成を示す図である。
【図６】従来の半導体装置を大電流用途のために並列接続させたときの構成概要を示す図及び各部の波形を示す図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態について、詳細に説明する。
図１は、本発明の実施形態に係る半導体装置の構成を示す図である。図１において本発明の実施形態に係る半導体装置６０は、IN端子に入力された信号に基づいて半導体装置６０内に設けられた制御回路１０が昇圧回路としてのCP（charge pump：チャージポンプ）回路２０に制御信号を与える。ここでは、昇圧回路としてCP回路を用いたが、これに限定するものではなく、例えば昇圧型のスイッチングレギュレータなどを用いてもよい。制御信号が与えられたことでCP回路２０は、電源電圧であるVCC電圧以上に昇圧させた電圧を出力する。ゲート駆動回路３０は、CP回路２０とパワー半導体素子４０のゲートとの間に接続された抵抗３１を介してCP回路２０で昇圧された電圧をパワー半導体素子４０のゲートに印加する。こうすることでパワー半導体素子４０を確実にオン状態にすることができる。
【００３１】
一方、パワー半導体素子４０をオフ状態にする時には、制御回路１０から出力される制御信号でCP回路２０の昇圧動作を停止させ、制御回路１０から出力される別もしくは同一の（図１は別の場合を示す。）制御信号でゲート駆動回路３０内のMOSスイッチ３３を駆動する。その結果、ゲート駆動回路３０内のMOSスイッチ３３がオンすることで、パワー半導体素子４０のゲート電圧をパワー半導体素子４０のソース電位にプルダウンして（パワー半導体素子のゲート容量に充電された電荷を放電して）パワー半導体素子４０を確実にオフ状態にする。
【００３２】
上記において、CP回路２０とパワー半導体素子４０のゲートとの間に接続されたゲート駆動回路３０内の抵抗３１と並列にダイオード３２が設けられているため、パワー半導体素子４０をオフする際にはパワー半導体素子４０のゲート容量に充電された電荷をダイオード３２を介して速やかに放電することができる。ここで、抵抗３１はその抵抗値の温度特性が正の特性を有するようにされ、ダイオード３２は順方向電圧が負の温度特性を有していることを利用する。
【００３３】
なお、半導体装置６０のゲート駆動回路３０内に設ける抵抗３１は、半導体装置６０の製作工程において酸化膜上のポリシリコンを加工することにより製作されるが、その際、ポリシリコンへのドーズ量を調整して比抵抗を高くすることで正の温度特性を実現するとともに、制御回路１０およびまたはパワー半導体素子４０と同一基板内に構成することができる。
【００３４】
図２は、本発明の実施形態にかかるゲート駆動回路の要部構成を示す図である。パワー半導体素子４０のオン動作時には、図２に示すように抵抗３１を介してパワー半導体素子４０のゲートに電流が流れるようにし、一方、パワー半導体素子４０のオフ動作時には、図２に示したダイオード３２に順電圧が掛かってパワー半導体素子４０のゲート容量(図示せず)に充電された電荷がダイオード３２を介して放電されるように電流が流れる。このため、素子の製造バラツキでパワー半導体素子４０のＯＮ/ＯＦＦ時に流れる電流にアンバランスが生じていても、図３に示すように抵抗値が正の温度特性の抵抗３１を介してパワー半導体素子４０をオンするので、温度が高いほどパワー半導体素子４０のゲートの充電が遅くなる、すなわちパワー半導体素子４０のターンオンが遅くなる。そして、順方向電圧の温度特性が負の特性のダイオード３２を介しパワー半導体素子４０を速くターンオフさせるので、温度が高いほどパワー半導体素子４０の導通時間が短くなって温度が低くなる方向に導くため、温度バラツキを軽減させることができる。このように並列接続した抵抗３１およびダイオード３２を有することでパワー半導体素子４０のＯＮ/ＯＦＦ時の温度バラツキを軽減させているので電流バランスも平衡に保つことが可能となる。
【００３５】
なお上記の温度特性を実現する他の例を示せば、高温状態でのパワー半導体素子４０のオン動作時には、制御回路１０からCP回路２０に出力される制御信号を遅延するようにしても良く、あるいは、CP回路２０のCP能力の立上がりを遅くするようにしても良い。一方、高温状態にあるパワー半導体素子４０のオフ動作時（図４（ｂ）の楕円波線部分(２)参照）には、上記における制御回路１０から出力される制御信号の遅延を防止し且つゲート駆動回路３０のMOSスイッチ３３を高速動作させることで、上記と同等にパワー半導体素子４０のＯＮ/ＯＦＦ時の温度バラツキを軽減させることが可能である。
【００３６】
このように本発明の実施形態に係る半導体装置は、抵抗３１とダイオード３２を並列接続したゲート駆動回路３０に対して、後述の図３に示すような温度特性を持たせ、パワー半導体素子４０が高温時のＯＮ（パワー半導体素子のゲート容量への充電）は遅く、ＯＦＦ（パワー半導体素子のゲート容量からの放電）は早くなるよう設定することで、パワー半導体素子４０のＯＮ/ＯＦＦ時の温度バラツキを軽減させることができる。
【００３７】
このように図２に示したゲート駆動回路、又は、図２に示したゲート駆動回路と同等のゲート駆動回路を用いて、パワー半導体素子４０のスイッチング・オン時間Ton（制御信号によりオフが指示されてから半導体装置が実際にオフするまでの時間）については、低温時のTon＜高温時のTonとなるように、また、パワー半導体素子４０のスイッチング・オフ時間Toffについては、低温時のToff＞高温時のToffとなるようにすることで、大電流用途用に複数の半導体装置を並列接続させた場合でも製造バラつきにより発熱し易い半導体装置には高温下の立上がりを遅く、立下りを早くすることで、比較的温度の低い半導体装置に電流を背負わせることができるので半導体装置ごとの熱の偏りを平衡化することが可能になる。これについては後述する。
【００３８】
図３は、本発明の実施形態にかかるパワー半導体素子のＯＮ/ＯＦＦ時の温度特性を示す図である。上述したように、抵抗値が正の温度特性の抵抗３１を介して温度が高いほどゆっくりとパワー半導体素子４０のゲート電圧が上昇するようにし、順方向電圧の温度特性が負の特性のダイオード３２を介して温度が高いほどパワー半導体素子４０を速くオフすることで（温度が高いほど放電経路のダイオードの順方向電圧が低くなるので、パワー半導体素子４０のゲート容量に蓄積された電荷を放電しやすくなる）、高温時のパワー半導体素子４０の通電時間を短くさせて温度を低下させることにより、温度バラツキを軽減させ且つ電流バランスを平衡に保つことができる。
【００３９】
なお図１に示した制御回路１０が、図示されている過熱検出回路５０以外に設けられている半導体装置の保護回路(非図示)、例えば、過電流検出回路、過電圧検出回路等を通じてパワー半導体素子４０の温度状態を把握しながら高温時にパワー半導体素子４０をオンさせる時は、高温時のスイッチング・オン時間Tonを、低温時のスイッチング・オン時間Tonより長くし、また、高温時にパワー半導体素子４０をオフさせる時は、高温時のスイッチング・オフ時間Toffを、低温時のスイッチング・オン時間Toffより短くする、ことで実現するようにしても良い。
【００４０】
図４は、上述した本発明の実施形態に係る半導体装置を大電流用途用に並列接続させたときの構成概要を示す図及び各部の波形を示す図である。すなわち、図４（ａ）は２つの半導体装置（半導体装置１および半導体装置２）を並列接続し、並列接続した半導体装置のそれぞれの入力端に同一の入力信号INを供給し、各半導体装置を連続してオン／オフ駆動させるよう構成したものであり、図４（ｂ）は、半導体装置１のスイッチング・オフ時間Toffが、半導体装置２のスイッチング・オフ時間Toffより長い場合における上記並列接続した２つの半導体装置の各部における電流波形を示すものである。なお、図４（ｂ）の最下部に示された波形図において、実線は半導体装置１に流れる電流Ｉ１、破線は半導体装置２に流れる電流Ｉ２を示す。
【００４１】
本例の場合、図２に示したようにゲート駆動回路３０には、Toff時の温度特性が負になるようにするダイオード３２が設けられているため、楕円波線部分(１)においても従来構成における図６（ｂ）に示されるほど電流バランスは崩れることがない。また発熱後の状態を示す楕円波線部分(２)においても、半導体装置１はToffが短くなるようにされているため、半導体装置１と半導体装置２の電流バランスが平衡し、電流がバランスすることで、半導体装置１と半導体装置２ともに保証温度内での動作が可能となる。特に説明しないが、Tonの動作時についても、楕円波線部分(１)に到達する前ではバランスが少し崩れているが、楕円波線部分(２)に到達する前では電流がバランスすることが看て取れる。
【００４２】
このように本発明の半導体装置を並列接続して大電流用途に適用した場合には、製造バラツキにより発熱し易い半導体装置が一方に存在し、２つの半導体装置間におけるパワー半導体素子に流れる電流にアンバランスが生じたとしても、本例では温度の高い半導体装置１のパワー半導体素子のオン動作はゆっくりとオンし、温度の高い半導体装置１のパワー半導体素子のオフ動作については速くオフすることで、温度の低い半導体装置２のパワー半導体素子に電流を背負わせることが可能となり、そのため並列接続した半導体装置の温度バラつきを軽減し、これにより電流バランスを平衡に保つことが可能となる。また、電流バランスを平衡に保つことで並列接続した半導体装置の発熱を平衡化させることできるので、並列数をｎとした場合に並列したｎ数分の電流を負荷に流すことが可能となる。なお図４（ａ）の場合も、モーターやソレノイドバルブを制御するパワー半導体素子を想定した例を示しているので、負荷は誘導負荷７０としている。
【００４３】
以上に説明したように、本発明によれば、上記特許文献１ないし３に示されるような温度特性をキャンセルする専用の素子を回路内に持たずに、相反する温度特性を積極的に利用して電流バランスが保たれるようにネガティブフィードバックを掛けることにより、複数の半導体装置を並列接続してパワー半導体素子を並列接続させた場合の素子間バラツキを補正することができる。
【産業上の利用可能性】
【００４４】
上記した本発明の実施形態では、もっぱらハイサイドに設けたパワー半導体素子について製造バラつきに起因した電流アンバランスの回避について開示しているが、この技術をローサイドに設けたパワー半導体素子についても適用することが可能である。
【符号の説明】
【００４５】
１０  制御回路
２０  CP（charge pump：チャージポンプ）回路
３０  ゲート駆動回路
３１  抵抗
３２  ダイオード（Diode）
３３  MOSスイッチ
４０  パワー半導体素子
５０  過熱検出回路
６０  半導体装置
７０  負荷(L負荷)
【図３】
2015177591.tif 000003
【図５】
2015177591.tif 000004
【図１】
2015177591.tif 000005
【図２】
2015177591.tif 000006
【図４】
2015177591.tif 000007
【図６】
2015177591.tif 000008
【手続補正書】
【提出日】平成26年10月23日(2014.10.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
制御回路、パワー半導体素子、および前記制御回路と前記パワー半導体素子の間に接続されたゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、並列に接続された抵抗値が正の温度特性を有する抵抗と順方向電圧が負の温度特性を有するダイオード、を有することを特徴とする半導体装置。
【請求項２】
前記半導体装置はさらに昇圧回路を有し、前記パワー半導体素子をオンする時には前記昇圧回路で昇圧した電圧をゲート駆動回路に印加することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記昇圧回路は、チャージポンプ回路であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記順方向電圧が負の温度特性を有するダイオードのアノードが前記パワー半導体素子のゲートに接続されるとともにカソードがＭＯＳスイッチ素子に接続され、前記パワー半導体素子をオフするときには前記制御回路が前記昇圧回路の動作を停止させるとともに前記ＭＯＳスイッチ素子をオンさせることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
【請求項５】
制御回路と、該制御回路により駆動されるチャージポンプ回路と、パワー半導体素子をオンする時には前記チャージポンプ回路で昇圧した電圧をゲート駆動回路に印加して該パワー半導体素子を確実にオンさせ、該パワー半導体素子をオフする時には前記制御回路から出力される制御信号により前記チャージポンプ回路の動作を停止させるとともに前記制御回路から前記ゲート駆動回路内のＭＯＳスイッチ素子のゲートを制御して前記パワー半導体素子のゲートの電荷を引き抜いてオフさせるゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、抵抗値が正の温度特性を有する抵抗と、順方向電圧が負の温度特性を有するダイオードとを並列に接続して、前記チャージポンプ回路と前記パワー半導体素子のゲートとの間に接続したことを特徴とする半導体装置。
【請求項６】
制御回路、パワー半導体素子、および前記制御回路と前記パワー半導体素子の間に接続されたゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、前記パワー半導体素子が高温のときには、前記制御回路から出力される制御信号を遅延させることで前記パワー半導体素子のオン時間を遅くし、前記パワー半導体素子をオフするときには、前記制御回路から出力される制御信号の遅延を防止して前記パワー半導体素子を高速動作させることを特徴とする半導体装置。
【請求項７】
制御回路と、該制御回路により駆動されるチャージポンプ回路と、パワー半導体素子をオンする時には前記チャージポンプ回路で昇圧した電圧をゲート駆動回路に印加して該パワー半導体素子を確実にオンさせ、該パワー半導体素子をオフする時には前記制御回路から出力される制御信号により前記チャージポンプ回路の動作を停止させるとともに前記制御回路から前記ゲート駆動回路内のＭＯＳスイッチ素子のゲートを制御して前記パワー半導体素子のゲートの電荷を引き抜いてオフさせるゲート駆動回路とを有する半導体装置において、
前記パワー半導体素子が高温のときには、前記チャージポンプ回路におけるチャージポンプ機能の立上がりを遅くしたことを特徴とする半導体装置。
【請求項８】
前記ゲート駆動回路内に設ける抵抗は、酸化膜上のポリシリコンにより構成され且つドーズ量を調整して比抵抗を高くすることで正の温度特性を実現し、前記制御回路およびまたは前記パワー半導体素子と同一基板内に構成されることを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置。
【請求項９】
前記制御回路は、前記パワー半導体素子が高温時でオンさせる時、高温時のスイッチング・オン時間Tonを、低温時のスイッチング・オン時間Tonより長くすることを特徴とする請求項１，５，６，７のいずれか１項に記載の半導体装置。
【請求項１０】
前記制御回路は、前記パワー半導体素子が高温時でオフさせる時、高温時のスイッチング・オフ時間Toffを、低温時のスイッチング・オフ時間Toffより短くすることを特徴とする請求項１，５，６，７のいずれか１項に記載の半導体装置。
【請求項１１】
前記請求項１ないし１０のいずれかに記載した半導体装置を２個以上並列に接続し、該並列接続した半導体装置のそれぞれを同一の入力信号により連続してオン／オフ駆動させることを特徴とする半導体システム。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
図６は、従来の半導体装置を大電流用途のために並列接続させたときの構成概要を示す図及び各部の波形を示す図である。すなわち、図６（ａ）は、上述した従来構成の半導体装置を２個並列接続し、並列接続した半導体装置、すなわち半導体装置１及び半導体装置２、のそれぞれの入力端に同一の入力信号INを供給し、各半導体装置を連続してオン／オフ駆動させるよう構成したものであり、また図６（ｂ）は、半導体装置１のスイッチング・オフ時間Toff（入力信号INがオフを指示するローレベルの値になってから半導体装置が実際にオフするまでの時間）が、半導体装置２のスイッチング・オフ時間Toffより長い場合における上記並列接続した２つの半導体装置の各部における波形を示すものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
また上記課題を解決するために、請求項６記載の発明は、制御回路、パワー半導体素子、および前記制御回路と前記パワー半導体素子の間に接続されたゲート駆動回路とを有する半導体装置において、
前記ゲート駆動回路は、前記パワー半導体素子が高温のときには、前記制御回路から出力される制御信号を遅延させることで前記パワー半導体素子のオン時間を遅くし、前記パワー半導体素子をオフするときには、前記制御回路から出力される制御信号の遅延を防止して前記パワー半導体素子を高速動作させることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
請求項１０記載の発明は、上記請求項１，５，６，７のいずれかに記載の発明において、前記制御回路は、前記パワー半導体素子が高温時でオフさせる時、高温時のスイッチング・オフ時間Toffを、低温時のスイッチング・オフ時間Toffより短くすることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
請求項１１記載の発明は、前記請求項１ないし１０のいずれかに記載した半導体装置を２個以上並列に接続した半導体システムであって、該並列接続した半導体装置のそれぞれを同一の入力信号により連続してオン／オフ駆動させることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
一方、パワー半導体素子４０をオフ状態にする時には、制御回路１０から出力される制御信号でCP回路２０の昇圧動作を停止させ、制御回路１０から出力される別もしくは同一の（図１は別の場合を示す。）制御信号でゲート駆動回路３０内のMOSスイッチ３３を駆動する。その結果、ゲート駆動回路３０内のMOSスイッチ３３がオンすることで、パワー半導体素子４０のゲート電圧をパワー半導体素子４０のソース電位にプルダウンして（パワー半導体素子４０のゲート容量に充電された電荷を放電して）パワー半導体素子４０を確実にオフ状態にする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
図２は、本発明の実施形態にかかるゲート駆動回路の要部構成を示す図である。パワー半導体素子４０のオン動作時には、図２に示すように抵抗３１を介してパワー半導体素子４０のゲートに電流が流れるようにし、一方、パワー半導体素子４０のオフ動作時には、図２に示したダイオード３２に順電圧が掛かってパワー半導体素子４０のゲート容量(図示せず)に充電された電荷がダイオード３２を介して放電されるように電流が流れる。このため、素子の製造バラツキでパワー半導体素子４０のＯＮ/ＯＦＦ時に流れる電流にアンバランスが生じていても、抵抗値が正の温度特性の抵抗３１を介してパワー半導体素子４０をオンするので、温度が高いほどパワー半導体素子４０のゲートの充電が遅くなる、すなわち図３に示すようにパワー半導体素子４０のターンオンが遅くなる。そして、順方向電圧の温度特性が負の特性のダイオード３２を介しパワー半導体素子４０を速くターンオフさせるので、温度が高いほどパワー半導体素子４０の導通時間が短くなって温度が低くなる方向に導くため、温度バラツキを軽減させることができる。このように並列接続した抵抗３１およびダイオード３２を有することでパワー半導体素子４０のＯＮ/ＯＦＦ時の温度バラツキを軽減させているので電流バランスも平衡に保つことが可能となる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
このように本発明の実施形態に係る半導体装置は、抵抗３１とダイオード３２を並列接続したゲート駆動回路３０に対して、図３に示すような温度特性を持たせ、パワー半導体素子４０が高温時のＯＮ（パワー半導体素子のゲート容量への充電）は遅く、ＯＦＦ（パワー半導体素子のゲート容量からの放電）は早くなるよう設定することで、パワー半導体素子４０のＯＮ/ＯＦＦ時の温度バラツキを軽減させることができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
このように図２に示したゲート駆動回路、又は、図２に示したゲート駆動回路と同等のゲート駆動回路を用いて、パワー半導体素子４０のスイッチング・オン時間Ton（制御信号によりオンが指示されてからパワー半導体素子４０が実際にオンするまでの時間）については、低温時のTon＜高温時のTonとなるように、また、パワー半導体素子４０のスイッチング・オフ時間Toff（制御信号によりオフが指示されてからパワー半導体素子４０が実際にオフするまでの時間）については、低温時のToff＞高温時のToffとなるようにすることで、大電流用途用に複数の半導体装置を並列接続させた場合でも製造バラつきにより発熱し易い半導体装置には高温下の立上がりを遅く、立下りを早くすることで、比較的温度の低い半導体装置に電流を背負わせることができるので半導体装置ごとの熱の偏りを平衡化することが可能になる。これについては後述する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
なお図１に示した制御回路１０が、図示されている過熱検出回路５０以外に設けられている半導体装置の保護回路(非図示)、例えば、過電流検出回路、過電圧検出回路等を通じてパワー半導体素子４０の温度状態を把握しながら高温時にパワー半導体素子４０をオンさせる時は、高温時のスイッチング・オン時間Tonを、低温時のスイッチング・オン時間Tonより長くし、また、高温時にパワー半導体素子４０をオフさせる時は、高温時のスイッチング・オフ時間Toffを、低温時のスイッチング・オン時間Toffより短くすることで本発明を実現するようにしても良い。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
本例の場合、図２に示したようにゲート駆動回路３０には、Toff時の温度特性が負になるようにするダイオード３２が設けられているため、楕円波線部分(１)においても従来構成における図６（ｂ）に示されるほど電流バランスは崩れることがない。また発熱後の状態を示す楕円波線部分(２)においても、半導体装置１はToffが短くなるようにされているため、半導体装置１と半導体装置２の電流バランスが平衡し、電流がバランスすることで、半導体装置１と半導体装置２ともに保証温度内での動作が可能となる。特に説明しないが、Tonの動作時についても、楕円波線部分(１)に到達する前ではバランスが少し崩れているが、楕円波線部分(２)に到達する前では電流がバランスすることが解る。