(57)【要約】【課題】電源ノイズを抑制しメモリを安定的に動作させる。【解決手段】メモリ制御手段１１１は、メモリ１００の起動時に、メモリ１００に対して、メモリ１００の動作周波数に合わせたタイミングでメモリ１００の多数のバッファの各入出力を切り替える書込み動作を行う。次にメモリ１００に書き込まれた内容を読み出す読出し動作を行い、書込内容と読み出し内容との比較を行い、正しいか否かの確認を行い、メモリ動作の不具合を判断する。システム制御手段１１２は、メモリ動作の不具合があると、メモリ１００の動作態様を規定するパラメータを変更する。【選択図】図５
2015170161.tif 000002
【特許請求の範囲】
【請求項１】
メモリと、
前記メモリを制御するメモリ制御手段と、
前記メモリ及び前記メモリ制御手段の設定を行うシステム制御手段と、を備え、
前記メモリ制御手段は、前記メモリの起動時に、前記メモリに対して、前記メモリの動作周波数に合わせたタイミングで前記メモリの各入出力を切り替える書込み動作を行い、次に、前記メモリに記憶された内容の読出し動作を行い、書込み動作を行った内容と読出し動作により得た内容とを比較し、正しいか否かの確認を行うことによりメモリ動作の不具合を判断し、
前記システム制御手段は、前記メモリ制御手段により前記メモリ動作の不具合があると、前記メモリの動作態様を規定するパラメータを変更する
ことを特徴とするメモリ制御装置。
【請求項２】
前記パラメータの一つが出力インピーダンスの強さであって、前記システム制御手段は、出力インピーダンスを増加させる調整を行うことを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
前記パラメータの一つが前記メモリの動作周波数であって、前記メモリを制御する制御信号１つにつき、２倍のクロック周期がかかるように動作させる調整を行うことを特徴とする請求項１又は２に記載のメモリ制御装置。
【請求項４】
前記パラメータの一つが前記メモリの動作周波数であって、前記システム制御手段は、動作周波数を低下させる調整を行うことを特徴とする請求項１から３のいずれか１項に記載のメモリ制御装置。
【請求項５】
前記パラメータの一つが前記メモリに供給する電源電圧であって、前記システム制御手段は、電源電圧を高くする調整を行うことを特徴とする請求項１から４のいずれか１項に記載のメモリ制御装置。
【請求項６】
前記システム制御手段は、前記パラメータの値として、あらかじめ定められた複数のパターンを保持しておき、前記パラメータの変更の際に、保持しているパターンを順に適用させることを特徴とする請求項１から５のいずれか１項に記載のメモリ制御装置。
【請求項７】
メモリと、前記メモリを制御するメモリ制御手段と、前記メモリ及び前記メモリ制御手段の設定を行うシステム制御手段と、を備えるメモリ制御装置が実施するメモリ制御方法であって、
前記メモリ制御手段が、前記メモリの起動時に、
前記メモリに対して、前記メモリの動作周波数に合わせたタイミングで前記メモリの各入出力を切り替える書込み動作を行い、
次に、前記メモリに記憶された内容の読出し動作を行い、
書込み動作を行った内容と読出し動作により得た内容とを比較し、
正しいか否かの確認を行うことによりメモリ動作の不具合を判断し、
前記メモリ制御手段により前記メモリ動作の不具合がある場合に、前記システム制御手段が、前記メモリの動作態様を規定するパラメータを変更する
ことを特徴とするメモリ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ制御装置及び方法に関し、特に、電源ノイズへの対策を行って安定的に動作させるための技術に関する。
【背景技術】
【０００２】
近年、集積回路（以下、「ＩＣ」と呼ぶ）のプロセス微細化・高周波数化に伴い、信号の高速化・電源の低電圧化が進んでいる。信号の高速化・低電圧化は、ＩＣ内部だけに留まらず、ＩＣ間のインターフェース信号にまで及んでいる。特に、メモリとのインターフェースである信号は、規格が、ＳＤＲ−ＳＤＡＲＭからＤＤＲ１−ＳＤＲＡＭ、ＤＤＲ２−ＳＤＲＡＭ、ＤＤＲ３−ＳＤＲＡＭ、そして、ＤＤＲ４−ＳＤＲＡＭへと進化するにつれ、周波数が、ＳＤＲ−ＳＤＲＡＭの時の１３３Ｍｂｐｓから、ＤＤＲ３−ＳＤＲＡＭでは１Ｇｂｐｓを超える速度となっており、ＤＤＲ４−ＳＤＲＡＭでは２Ｇｂｐｓを超えている。また電源電圧も、ＳＤＲ−ＳＤＲＡＭの時の３．３ＶからＤＤＲ３−ＳＤＲＡＭでは、１．５Ｖとなっており、ＤＤＲ４−ＳＤＲＡＭでは１．２Ｖとなっている。
【０００３】
ところが、ＤＤＲメモリの技術分野においては、配線長の違いや温度変化などに起因する信号遅延が発生し、高速信号のタイミングに影響を与える場合があることが知られている。この対策として、タイミングの誤差を修正又は調整する機能をライトレベリングやリードレベリングといったメモリコントローラに持たせることが考えられている。例えば、特許文献１や特許文献２には、環境に振られない安定した動作を提供する目的で、温度変化の特性に対応した調整機能を持つ構成が開示されている。
【０００４】
種々の要因によるタイミング誤差の問題は、十分な対策を施さないと、市場での動作不具合につながるケースが発生する可能性がある。しかしながら、近年のＩＣの高速化・低電圧化の影響から、タイミングマージン・電源マージンが減少しており、設計難易度が上がっている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したタイミング誤差の問題においては、特に設計難易度が上がっている近年、電源ノイズが信号の波形に影響を与えることによって生じた問題が目立つようになっている。特に、メモリインターフェースは、６４ｂｉｔや３２ｂｉｔのパラレル信号で接続されており、多数のバッファを使用する。そのため、同時スイッチングノイズという現象が発生するため問題が多い。同時スイッチングノイズとは、これら多数のバッファが同時動作することによって電流が増加することが原因で生じる電源振動により発生するノイズである。
【０００６】
しかしながら、従来のタイミング調整機能においては、配線遅延などの影響をタイミング調整しているだけにすぎなかった。電源変動の顕在化により信号のタイミングに影響が出た場合には、従来技術では対応できない。
【０００７】
そこで本発明は、上記実情に鑑みて、電源ノイズを抑制しメモリを安定的に動作させることを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために本発明は、メモリと、前記メモリを制御するメモリ制御手段と、前記メモリ及び前記メモリ制御手段の設定を行うシステム制御手段と、を備え、前記メモリ制御手段は、前記メモリの起動時に、前記メモリに対して、前記メモリの動作周波数に合わせたタイミングで前記メモリの各入出力を切り替える書込み動作を行い、次に、前記メモリに記憶された内容の読出し動作を行い、書込み動作を行った内容と読出し動作により得た内容とを比較し、正しいか否かの確認を行うことによりメモリ動作の不具合を判断し、前記システム制御手段は、前記メモリ制御手段により前記メモリ動作の不具合があると、前記メモリの動作態様を規定するパラメータを変更することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、電源ノイズを抑制しメモリを安定的に動作させることが可能となる。
【図面の簡単な説明】
【００１０】
【図１】コンデンサの特性について説明するための図である。
【図２】コンデンサの種類による特性差について説明するための図である。
【図３】反共振現象について説明するための図である。
【図４】基板上の電源構成の一例を示す図である。
【図５】本発明による実施形態の構成を示すブロック図である。
【図６】電源ノイズへの対策パラメータの例を示す図である。
【図７】メモリのＩＯ電源の電源インピーダンス特性を説明するための図である。
【図８】メモリの消費電流の周波数特性を説明するための図である。
【図９】電源変動例を示す図である。
【図１０】図６の対策パラメータ１による電流例を示す図である。
【図１１】図６の対策パラメータ２による電流例を示す図である。
【図１２】上記実施形態の動作の手順（その１）を示すフローチャートである。
【図１３】上記実施形態の動作の手順（その２）を示すフローチャートである。
【発明を実施するための形態】
【００１１】
最初に、電源変動の顕在化により信号のタイミングに影響が出る不具合について、ＩＣ内部の信号を例にとって説明する。
信号の高速化が進んだＩＣにおいては、電源ノイズが信号波形の乱れに繋がり、不具合が発生していると考えられる。電源ノイズが発生する理由としては、十分な電源への対策が行われず、電源インピーダンスが高いことによって電源電圧が揺れる事が挙げられる。電源インピーダンスとは、電源における抵抗値を表しており、インピーダンスが高いと電源の揺れも大きくなる。この電源インピーダンスを決定する要因としては、基板のプレーン形状や基板上のコンデンサの容量や配置、ＩＣ内部のパッケージ部分のコンデンサの容量やＩＣ内部のＬＳＩ部分の寄生容量などが影響する（図１参照）。
【００１２】
コンデンサの特性としては、キャパシタ（Ｃ）の容量だけが注目されるが、実際にはコンデンサはＲ成分やＬ成分を有しており、周波数に依存する特性を持つ。大きくはＣの容量に応じて、小さい容量のものであればあるほど、高周波にて自己共振周波数を持つ特性になる（図２参照）。
【００１３】
ＩＣ内部のコンデンサ容量は微小のため、ＩＣ内部の特性は高周波に自己共振周波数を持つ特性である。このような特性を持つ物が並列で配置されると、ＬＣ並列共振となる事で反共振という現象が発生し、特定の電源のインピーダンスについては、上記記載の複数のコンデンサの配置や基板のプレーン形状、またＩＣ内部の特性にも影響して幾つかのピークをもつ特性となる（図３参照）。
【００１４】
電源インピーダンスはその電源の抵抗値とみなす事が出来るので、オームの法則であるＶ＝ＩＲに則り、その周波数に流れる電流との掛け算で電源のゆれが決まる。ＩＣを動作させた事により発生した電流のピークの周波数と、反共振により発生した電源インピーダンスのピークが重なると、大きな電源のゆれが発生し、電源のゆれは信号のジッタ成分に影響する。ジッタ成分が大きくなると、タイミングスペックを満足できなくなり、結果的に動作不具合に繋がってしまう。
【００１５】
上述したような不具合を防ぐために、近年の開発では、電源インピーダンスのシミュレーションが実施されることもある。シミュレーションでは、電源を構成する電源インピーダンスに影響する因子の組合せを事前に検証し、コンデンサの種類や配置、をＩＣ内部にある部分の特性を踏まえて開発前に確認し、十分に電源インピーダンスを下げられている事を確認する。図４に、基板上の電源構成の一例を示す。
【００１６】
しかし、ＩＣメーカからＩＣ内部の特性が公開されることは少なく、ＩＣ内部の特性を含んだ解析をシミュレーションで実施できないことがある。ＩＣ内部のパッケージや寄生容量などを踏まえず、シミュレーションを行う場合ＩＣ内部と基板上の部品で発生する反共振によるピークを確認する事が出来ない。これらのピークは１００ＭＨｚ以降で発生し、近年の高速化している信号の動作電流の周波数成分のピークと重なる事が多く問題につながる。
【００１７】
よって、現時点でモデルが入手できない場合においては上流でシミュレーションだけで不具合を対策することは非常に難しいと考えられる。また、モデルを入手して解析が出来たとしても、コンデンサのバラつきや、電圧を印加した際の特性を考慮した解析を行うのは難しい。また、モデルに関してもメーカからの提供品であり、自社でモデルの正しさを考慮するのは難しいため、解析結果と実際の結果が完全に一致する事は難しい。
【００１８】
上述のような電源の揺れが影響した不具合は、ＩＣ内部の信号に留まらず、ＩＣとＩＣ間のインターフェース信号などにも起こりうる。以下で述べる本実施形態のメモリ制御装置は、メモリデバイスと他のＩＣデバイスとの間の信号の安定化を図るため、電源ノイズを考慮に入れたタイミング調整機能を提供する。
【００１９】
図５に、本実施形態の構成を示す。図示のように本実施形態に係るメモリ制御装置１は、メモリ１００、ＩＣ１１０、クロック供給手段１２０、電源供給手段１３０を備える。メモリ１００は、ＤＤＲ２やＤＤＲ３などの主にパラレルＩＯを持つメモリである。電源は電源供給手段１３０から供給されている。
【００２０】
ＩＣ１１０は、メモリ１００を制御するメモリ制御手段１１１を備えるＩＣである。クロック供給手段１２０から供給されたクロック（以下、「ＣＬＫ」と表記する場合がある）を原振とした動作を行う。メモリ１００を動作させるＩＯの電源は、電源供給手段１３０から供給されている。
【００２１】
メモリ制御手段１１１は、メモリ１００に対してシステム制御手段１１２からの要求に応じてアクセスを行う手段である。各バッファの出力の強さの変更やタイミング調整の為のレベリングなどを実施する。
【００２２】
システム制御手段１１２は、システム全体の制御手段である。メモリ制御手段１１１への命令やクロック供給手段１２０や電源供給手段１３０とのやり取りも行う。
【００２３】
クロック供給手段１２０は、メモリ制御手段１１１を有するＩＣ１１０へＣＬＫを供給する。また、クロック供給手段１２０は、システム制御手段１１２と通信する仕組みを持ち、設定によりクロックの仕様を変更する。この仕組みとは、ＩＣでのレジスタ変更や外部端子のレベル変更による設定変更をする手段である。
【００２４】
電源供給手段１３０は、メモリ１００とメモリ制御手段１１１を有するＩＣ１１０へメモリ１００を動作させる為の電源を供給する手段である。この電源の電圧はＪＥＤＥＣで規定されており、例えばＤＤＲ２であれば１．８Ｖ、ＤＤＲ３であれば１．５Ｖ、ＤＤＲ３Ｌであれば１．３５Ｖを供給する。
【００２５】
本実施形態は、以下の３つの方法を用いて、電源ノイズの影響を少なくする。
第１の方法は、電流の値を減らすことである。具体的には、ドライバの強さを弱くする対策を行う。
第２の方法は、電流の周波数を変えることである。具体的には、動作周波数を１０６６ＭＨｚから８００ＭＨｚに変更するとか、タイミング及びコマンド制御信号（以下、「ＡＤ／ＣＭＤ」と呼ぶ）の動作を２Ｔ動作に変更するとかいった対策が考えられる。なお、Ｔとはクロック周期を指す。
第３の方法は、電源マージンを増やすことである。具体的には、電圧を１．３５Ｖから１．５Ｖに変更してＤＤＲ３ＬからＤＤＲ３動作に切り替えるといった対策を行う。
以下、図６ないし図１１を参照して、具体的な方法について説明する。
【００２６】
図６に、それぞれを対策パラメータとして、パラメータ１〜３に表として記載する。図６中の表のパラメータではそれぞれのパラメータ内のパターン１を標準とした場合に、パターン２以降、数字が増える方向で、電源ノイズ対策に効果が大きい。図６に示すように、パラメータ１〜３は、いずれも、メモリ１００の動作態様を規定するものである。
【００２７】
図７と図８に、とあるメモリのＩＯ電源の電源インピーダンスと、消費電流の周波数特性例を示し、電源ノイズの影響について、以下、改めて説明する。
【００２８】
電源インピーダンス特性は、ボード上のＣ成分とＩＣ内部のパッケージ・寄生容量からなるＬ成分による反共振現象が発生し、５３３ＭＨｚ周辺でピークが発生している（図７参照）。なお、このピーク自体、ＩＣメーカからのモデル提供が無いと分からず、また、もしモデル提供があったとしてもモデルの正しさが不明確だと上流のシミュレーションでは確実に分からない点となってしまう。
【００２９】
一方で、消費電流の周波数特性を見てみると、動作周波数である５３３ＭＨｚの分周でピークが発生している（図８参照）。図７と図８に示す例では、５３３ＭＨｚで、電源インピーダンスのピークと消費電流の周波数特性のピークが重なっている。その結果、図９にあるような、電源変動が５３３ＭＨｚの周波数（１．８ｎｓの周期）で電源の大きな揺れが発生し、不具合につながる。
【００３０】
このような消費電流の周波数特性のピークと電源インピーダンスのピークとが重なってしまうことにより電源電圧の大きな低下が生じる不具合に対して、対策パラメータ１による対策では、出力インピーダンスの強さを変更する事で、信号の立ち上がり時間をなまらせる。その結果、電流値のピークを減らす事が可能になる（図１０参照）。図１０において、点線を対策なしの電流の周波数特性とすると、実線が対策後の電流の周波数特性となる。電流値のピークが小さくなることで、電源電圧の変動の大きさは小さくする事が可能となる。
【００３１】
対策パラメータ２では、電流の周波数特性上でピークの出る周波数を変更する事を行う。１つの対策としては、ＤＤＲで使用される２Ｔクロック動作を使用することである。これは、ＡＤ／ＣＭＤ信号をＣＬＫ２周期分でラッチする動作で、これによりＡＤ／ＣＭＤの動作周波数を半分にすることが出来る。例でいくと２６６ＭＨｚで発生するピークが収まり１３３ＭＨｚに移行する。２００ＭＨｚ程度までは基板上のバイパスコンデンサや電源のプレーン形状、基板層数の仕様などで対策可能となるため、基板上で十分な対策を行っておけば電源ノイズの発生を抑える事が可能となる。
【００３２】
対策パラメータ２の、もう１つの対策としては、ＤＤＲの動作周波数自体を変えることである。動作周波数を変える事で大幅にピークの発生する周波数を変える事が可能となる。図１１で記載したものは、５３３ＭＨｚの動作周波数を４００ＭＨｚに変更した例を示している。図９に示した電源インピーダンスのピークから大きくピークがずれる為、Ｖ＝ＩＲで算出される電源変動は大きく改善される。
【００３３】
最後にパラメータ３についてだが、ＤＤＲ３Ｌの動作保証電圧はＴｙｐ：１．３５Ｖ、Ｍａｘ：１．４５Ｖ、Ｍｉｎ：１．２８３Ｖとなり電圧低下はＴｙｐから６７ｍＶに抑える必要がある。ＤＤＲ３はＴｙｐ：１．５Ｖ、Ｍａｘ：１．５７５Ｖ、Ｍｉｎ：１．４２５Ｖとなり、電圧低下はＴｙｐから７５ｍＶに抑える必要がある。電圧低下のマージンはＤＤＲ３Ｌに比べＤＤＲ３のほうがマージンが大きくなるため、メモリのＩＯ電源を１．５Ｖから１．３５Ｖに変更する事でマージンを増やす事が出来る。また、ＤＤＲ３ＬではＴｙｐからＭｉｎの電圧低下は６７ｍＶだが、Ｍａｘ−Ｔｙｐは１００ｍＶあり中心の電圧を少し上に上げることでも効果があると思われる。
【００３４】
図１２に、本実施形態の動作の手順の一例を示す。
Ｓ１０１：電源ＯＮ
メモリ制御装置１を搭載した機器（一例としては例えば画像形成装置）の主電源スイッチがユーザ等により押下されることによって、電源供給手段１３０が、メモリ１００及びメモリ制御手段１１１を持つＩＣ１１０に電源を印加する。
【００３５】
Ｓ１０２：初期設定の実施
次に、システム制御手段１１２が、メモリ関連の初期設定を実施する。例えば、システム制御手段１１２が、メモリの出力の強さやクロック供給手段１２０の周波数などといった、対策パラメータ１や対策パラメータ２をクロック供給手段１２０等に設定する。
Ｓ１０３：メモリのレベリング実施
次に、メモリ制御手段１１１が、配線長のＳｋｅｗを調整するレベリング機能を実施する。
【００３６】
Ｓ１０４：電源ノイズ診断実施
次に、メモリ制御手段１１１が、メモリ１００の動作周波数に応じて、各ＩＯを１０１０１０・・・・で同時にスイッチングするパターンにて書込み動作を行うことによって電源ノイズ診断を実施する。これは、メモリ１００が有する多数のバッファの各入出力を、メモリ１００の動作周波数に合わせたタイミングで同時に切り替える書込み動作を、メモリ制御手段１１１がメモリ１００に対して行うという処理である。
【００３７】
図８に示すように、ＤＤＲメモリの消費電流の周波数特性は、動作電流のピークが発生するものである。図示のようにダブルデータレートのメモリの消費電流の周波数特性は、動作周波数と密接な関係があり、動作周波数の分周で電流値が大きい傾向がある。例えば、１０６６ＭｂｐｓのＤＤＲ信号だとすると、ＣＬＫの動作周波数は５３３ＭＨｚとなり、その周波数で電流値のピークが発生する。これは、メモリの動作周波数でＩＯがスイッチングすると、スイッチング時の貫通電流が影響して電流値が大きくなるものと考えられる。
【００３８】
一方で、メモリの電源インピーダンスの周波数特性は、モデルが入手できない、コンデンサにばらつきがあるなどの理由で不明である。反共振によるピークが、図７に示したように動作周波数でピークが来るような特性であった場合、消費電流のピークと重なり、大きな電源電圧低下が発生する可能性がある（特に１００ＭＨｚ以降でその可能性が高くなる）。したがって、このＳ１０４の動作は、メモリ１００の動作周波数に合わせたタイミングでＩＯをスイッチングするというエラーが起きやすい条件で書込み動作をするという処理となる。なお、Ｓ１０４の処理は、動作周波数を分周させた周波数のタイミングで行ってもよい。
【００３９】
Ｓ１０５：メモリ動作ＯＫか？
次に、メモリ制御手段１１１が、Ｓ１０４で実行した書込み動作により書き込まれた内容を読み出す読出し動作を行い、且つ、書込み内容と読出し内容を比較し正しいか否か確認する処理を行う。メモリ制御手段１１１は、この処理によって、電源ノイズによるメモリ動作不具合が発生しているかを確認する。
【００４０】
Ｓ１０６：電源ノイズ対策実施
メモリ制御手段１１１が、Ｓ１０５でメモリ動作に不具合が発生していると判断した場合、システム制御手段１１２が電源ノイズ対策を実施する。例えば、前出の対策パラメータ１を、パターン１からパターン３に変更するなどの対策を実施する。なお、図１２の動作例においては、どの対策パラメータをどのパラメータからどのパラメータに変更するかといった対策内容を事前に決めておき、その対策のみを実施する事となる。
【００４１】
このように、未知の電源インピーダンスの周波数特性を持つメモリに対して、動作周波数に応じたタイミングで入出力をスイッチングする書込み動作を行う。メモリには、動作周波数及びその分周で消費電流が大きくなる傾向があるため、この書込み動作は、電源ノイズが発生しやすいと考えられる。そして、不具合が起きていたら、出力の強さを変えて波形の立ち上がり速度を遅くするなどの対策を実施し、不具合が起きた電源ノイズ診断に対応する動作周波数における電流値を減らす。その結果、本実施形態によれば、電源ノイズを抑制しメモリを安定的に動作させることができる。
【００４２】
なお、電源インピーダンスの周波数特性は、メモリメーカーからモデルの入手が難しく、特性も公開されないことも多い。仮にモデルを入手できて、上流工程でシミュレーションを行うなどの対策をとれても、コンデンサのばらつきや、モデルや特性の正しさを自社で証明することは難しい。したがって、本実施形態のように、実機のマシンに、電源ノイズの抑制作用を持った機能を入れることは、マシンの安定化に非常に効果的になり、市場での不具合の削減につながるという効果がある。
【００４３】
図１３に、図１２の変形例を示す。この変形例は、あらかじめ決めた対策内容だけを実施するのではなく、順に複数の対策内容を実施することによって最適な電源ノイズを抑える調整を可能にする。
Ｓ２０１からＳ２０５の手順は、Ｓ１０１からＳ１０５までと同一である。
Ｓ２０６：電源ノイズ対策実施
メモリ制御手段１１１が、Ｓ１０５でメモリ動作に不具合が発生していると判断した場合、システム制御手段１１２が電源ノイズ対策を実施する。例えば、前出の対策パラメータ１を、パターン１からパターン３に変更するなどの対策を実施する。しかしながら、図１３の例では、図１２のように対策を決めうちではなく、順々にパラメータのパターンを変更する。
【００４４】
Ｓ２０７：電源ノイズ診断実施
Ｓ２０４の動作と同一である。
Ｓ２０８：メモリ動作ＯＫか？
Ｓ２０５の動作と同一である。
【００４５】
Ｓ２０９：電源ノイズ診断実施
Ｓ２０６の対策の更に効果があるパターンに変更する。例えば、パラメータ１のパターン２からパターン３に変更する。また、図１３のフローチャート上では、ここで止まっているが、Ｓ２０９から更に電源ノイズ診断実施・メモリ動作確認を介して、他のパラメータの変更などを繰り返し実施しても良い。
【００４６】
図１３のように、本実施形態を動作させることにより、複数パラメータから最適な所を設定する事が可能となり、電源ノイズの対策の幅も広がる。
【００４７】
もう一度上記実施形態の特徴を述べる。メモリのＩＯの電源インピーダンスの周波数特性が、たまたま動作周波数のところで高いピークを描くようなものであるとき（例えば図７）、電流の周波数特性が動作周波数（及びその分周）で高いピークを描くようなものであるので（例えば図８）、両者が重なると、電流が低下する。そこで、上記実施形態では、メモリ起動時に動作周波数に合わせたタイミングで、各ＩＯを同時に切り替える動作をして、検証する。この動作は、同時スイッチングノイズが起きるケースの動作と同じで、貫通電流の影響で消費電流が大きくなる動作である。したがって上記実施形態は、電源インピーダンス以外の電源ノイズが発生する条件を用意して、不具合が発生するか否かを見るものであるということもできる。
【符号の説明】
【００４８】
１    メモリ制御装置
１００    メモリ
１１０    集積回路（ＩＣ）
１１１    メモリ制御手段
１１２    システム制御手段
１２０    クロック供給手段
１３０    電源供給手段
【先行技術文献】
【特許文献】
【００４９】
【特許文献１】特開２００８−０６７２４５号公報
【特許文献２】特開２０１２−２３４５０２号公報
【図１】
2015170161.tif 000003
【図２】
2015170161.tif 000004
【図３】
2015170161.tif 000005
【図４】
2015170161.tif 000006
【図５】
2015170161.tif 000007
【図６】
2015170161.tif 000008
【図７】
2015170161.tif 000009
【図８】
2015170161.tif 000010
【図９】
2015170161.tif 000011
【図１０】
2015170161.tif 000012
【図１１】
2015170161.tif 000013
【図１２】
2015170161.tif 000014
【図１３】
2015170161.tif 000015