(57)【要約】【課題】半導体装置のサイズを小さくする。【解決手段】半導体基板の表面に対し格子状に溝を形成し、半導体基板上の溝に囲まれた領域に複数の半導体チップを積層することにより積層体を形成し、溝に囲まれた領域に複数の半導体チップ間および複数の半導体チップの側面を覆う第１の封止樹脂層を形成し、積層体に応じて半導体基板を分離し、配線基板側に半導体チップが位置するように、配線基板上に積層体を搭載し、配線基板上に積層体を封止する第２の封止樹脂層を形成し、積層体に応じて配線基板を分離し、第１の封止樹脂層を形成した後であって且つ配線基板を分離する前に、半導体基板の積層体が形成された面と反対側の面から厚さ方向に半導体基板の一部を研削する。【選択図】図１
2015177062.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面に対し格子状に溝を形成し、
前記半導体基板上の前記溝に囲まれた領域に複数の半導体チップを積層することにより積層体を形成し、
前記溝に囲まれた領域に前記複数の半導体チップ間および前記複数の半導体チップの側面を覆う第１の封止樹脂層を形成し、
前記積層体に応じて前記半導体基板を分離し、
配線基板側に前記半導体チップが位置するように、前記配線基板上に前記積層体を搭載するし、
前記配線基板上に前記積層体を封止する第２の封止樹脂層を形成し、
前記積層体に応じて前記配線基板を分離し、
前記第１の封止樹脂層を形成した後であって且つ前記配線基板を分離する前に、前記半導体基板の前記積層体が形成された面と反対側の面から厚さ方向に前記半導体基板の一部を研削する半導体装置の製造方法。
【請求項２】
前記第２の封止樹脂層を形成した後に前記半導体基板の一部を研削する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体基板を分離する前に前記半導体基板の一部を研削する請求項１に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板を分離する際、前記第１の封止樹脂層を切断しつつ、前記半導体基板を切断する請求項１ないし請求項３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
配線基板と、
半導体基板と、前記半導体基板上に積層された複数の半導体チップとを備え、前記配線基板上に前記半導体チップが位置するように、前記配線基板上に搭載された積層体と、
前記半導体基板の側面から一続きに連続する側面を有し、前記複数の半導体チップ間を封止する第１の封止樹脂層と、
前記半導体基板の少なくとも一部を露出させつつ前記積層体を封止する第２の封止樹脂層と、を具備する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態の発明は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年、通信技術や情報処理技術の発達に伴い、半導体装置の小型化および高速化の要求がある。これに対応するため、半導体装置において、複数の半導体チップを積層させた３次元実装により、部品間の配線の長さを短くして動作周波数の増大に対応させ、かつ実装面積効率を高めることを目的とした半導体パッケージの開発が進められている。
【０００３】
例えば、ＮＡＮＤ型フラッシュメモリ等の半導体装置において、小型化および高速化の観点から同一の配線基板にメモリコントローラとメモリチップとを積層させる３次元実装構造が提案されている。３次元実装構造としては、例えば、ＴＳＶ（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ）方式による積層構造がある。
【０００４】
ＴＳＶ方式による積層構造の半導体装置の製造では、リードフレーム等の金属板上に複数の半導体チップを積層し、半導体チップを貫通する貫通電極を用いて半導体チップ間の電気的接続を行うことにより積層体を形成し、アンダーフィル樹脂により半導体チップ間を封止する。その後、積層体と配線基板とを貼り合わせる。さらに、封止樹脂を充填することにより積層体を封止し、外部接続端子を配線基板に形成した後、ダイシングを行い積層体に応じて配線基板を分離する。
【０００５】
アンダーフィル樹脂による封止工程では、ある積層体を封止するためのアンダーフィル樹脂が隣接する別の積層体の形成領域まで広がらないようにするために金属板に封止材流出防止体が設けられるが、該防止体を設ける分、金属板のサイズを大きくしなければならない。さらに、３次元実装構造では、半導体装置が厚くなりやすい。よって、半導体装置のサイズを小さくするためには、例えば積層体が設けられる基板の面積を小さくしつつ、半導体装置を薄くすることが要求される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開２０１０／２５８９３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施形態の発明が解決しようとする課題は、半導体装置のサイズを小さくすることである。
【課題を解決するための手段】
【０００８】
実施形態の半導体装置の製造方法は、半導体基板の表面に対し格子状に溝を形成し、半導体基板上の溝に囲まれた領域に複数の半導体チップを積層することにより積層体を形成し、溝に囲まれた領域に複数の半導体チップ間および複数の半導体チップの側面を覆う第１の封止樹脂層を形成し、積層体に応じて半導体基板を分離し、配線基板側に半導体チップが位置するように、配線基板上に積層体を搭載し、配線基板上に積層体を封止する第２の封止樹脂層を形成し、積層体に応じて配線基板を分離し、第１の封止樹脂層を形成した後であって且つ配線基板を分離する前に、半導体基板の積層体が形成された面と反対側の面から厚さ方向に半導体基板の一部を研削するものである。
【図面の簡単な説明】
【０００９】
【図１】半導体装置の製造方法例を示すフローチャートである。
【図２】半導体装置の製造方法例を説明するための図である。
【図３】半導体装置の製造方法例を説明するための断面図である。
【図４】半導体装置の製造方法例を説明するための断面図である。
【図５】半導体装置の製造方法例を説明するための断面図である。
【図６】半導体装置の構造例を示す図である。
【図７】半導体装置の製造方法例を示すフローチャートである。
【図８】半導体装置の製造方法例を説明するための断面図である。
【図９】半導体装置の製造方法例を説明するための断面図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し説明を省略する。
【００１１】
（第１の実施形態）
図１は、半導体装置の製造方法例を示すフローチャートである。図１に示す半導体装置の製造方法例は、半導体基板を準備する準備工程（Ｓ１−１）と、半導体基板上に複数の半導体チップを積層することにより積層体を形成する積層工程（Ｓ１−２）と、半導体基板上に、複数の半導体チップ間および複数の半導体チップの側面を覆う封止樹脂層を形成する第１の封止工程（Ｓ１−３）と、積層体に応じて半導体基板を分離する第１の分離工程（Ｓ１−４）と、配線基板に積層体を搭載する搭載工程（Ｓ１−５）と、積層体を封止する封止樹脂層を形成する第２の封止工程（Ｓ１−６）と、半導体基板の一部を研削する研削工程（Ｓ１−７）と、外部接続端子を形成する端子形成工程（Ｓ１−８）と、積層体に応じて配線基板を分離する第２の分離工程（Ｓ１−９）と、を少なくとも具備する。上記工程について、図面を参照してさらに説明する。
【００１２】
準備工程（Ｓ１−１）および積層工程（Ｓ１−２）について、図２を参照して説明する。図２は、半導体装置の製造方法例を説明するための図であり、図２（Ａ）は上面図であり、図２（Ｂ）は、図２（Ａ）における線分Ｘ−Ｙの断面図である。なお、便宜のため、図２（Ａ）では、図２（Ｂ）の一部の構成要素を省略して図示している。ここでは、一例として１枚の半導体基板１に複数の積層体１１を形成する例について説明する。
【００１３】
準備工程（Ｓ１−１）では、半導体基板１を準備する。半導体基板１は、表面に格子状に設けられた溝Ｃ１を有する。溝Ｃ１は、アンダーフィル樹脂の過度の広がりを防止する機能、積層体を形成する際の位置合わせに用いられるアライメントマーカとしての機能を有する。溝Ｃ１は、例えば積層体１１毎に格子状に設けられ、隣接する積層体１１に応じて設けられた格子状の溝Ｃ１は、図２（Ｂ）に示すように並んで設けられている。溝Ｃ１の深さは、例えば５０μｍ以上１００μｍ以下である。溝Ｃ１は、図２（Ａ）に示すように、半導体基板１の縁よりも内側に設けられることが好ましい。溝Ｃ１は、例えばダイヤモンドブレード等を用いて半導体基板１を研削することにより形成される。なお、溝Ｃ１の断面形状は特に限定されない。なお、準備工程（Ｓ１−１）において、半導体基板１の表面に対し溝Ｃ１を形成してもよい。
【００１４】
半導体基板１としては、例えばシリコン基板を用いることができる。シリコン基板は、溝Ｃ１の形成や基板を薄くする等の加工が容易であり好ましい。なお、半導体基板１は、再生基板であってもよい。また、図２（Ａ）では、半導体基板１の形状が円状であるが、これに限定されず、例えば矩形状であってもよい。
【００１５】
積層工程（Ｓ１−２）では、図２（Ａ）および図２（Ｂ）に示すように、半導体基板１上の溝Ｃ１に囲まれた領域に複数の半導体チップを積層させることにより積層体１１を形成する。
【００１６】
積層体１１の形成では、まず、接着層２１を挟んで半導体基板１に半導体チップ２２ａを貼り合わせる。接着層２１としては、例えばポリイミド等の樹脂フィルムを用いることができる。接着層２１は、半導体チップ２２ａを接着した後にキュアにより硬化される。
【００１７】
次に、複数の半導体チップ２２ｂを積層させる。ここでは、一例として７段の半導体チップ２２ｂの積層を形成する。半導体チップ２２ｂは、貫通電極２５を有する。複数の半導体チップ２２ｂは、接着層２４を挟んで貼り合され、半導体チップ２２ｂの表面に設けられたバンプ電極２３および半導体チップ２２ｂを貫通する貫通電極２５により、互いに電気的に接続される。なお、半導体チップ２２ｂのバンプ電極２３の形成面とは反対の面に電極パッドを設け、電極パッドおよびバンプ電極２３を介して他の半導体チップ２２ｂと電気的に接続してもよい。さらに、最下層の半導体チップ２２ｂは、接着層２４を挟んで半導体チップ２２ａに貼り合され、バンプ電極２３および貫通電極２５により、半導体チップ２２ａに電気的に接続される。
【００１８】
半導体チップ２２ａおよび半導体チップ２２ｂとしては、例えばメモリチップ等を用いることができる。メモリチップとしては、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を用いることができる。なお、メモリチップにデコーダ等の回路が設けられていてもよい。なお、半導体チップ２２ａに貫通電極を設け、貫通電極により半導体チップ２２ａと半導体チップ２２ｂとを電気的に接続させてもよい。
【００１９】
バンプ電極２３としては、例えば金バンプ、銅バンプ、または半田バンプを用いることができ、半田バンプとしては、錫−銀系、錫−銀−銅系の鉛フリー半田を用いることができる。
【００２０】
接着層２４は、半導体チップ２２ｂの間隔を維持するためのスペーサとしての機能を有する。接着層２４としては、例えば熱硬化性樹脂等を用いることができる。
【００２１】
さらに、最上層の半導体チップ２２ｂ上に配線層２６を形成する。さらに、配線層２６上に電極パッド２８を形成する。
【００２２】
配線層２６の具体例としては、半導体チップ２２ｂにおける電極等を再配置する再配線層が挙げられる。配線層２６は、半導体チップ２２ｂ上に設けられた再配線層であり、接続配線２７を有する。接続配線２７は、最上層の半導体チップ２２ｂの貫通電極２５に電気的に接続される。
【００２３】
接続配線２７および電極パッド２８としては、例えば銅、チタン、窒化チタン、クロム、ニッケル、金、またはパラジウム等の単層または積層を用いることができる。
【００２４】
次に、配線層２６上に半導体チップ２２ｃを配置する。半導体チップ２２ｃとしては、例えばフリップチップ型の半導体チップを用いることができ、半田ボール等の接続端子を介して接続配線２７に電気的に接続される。例えば、熱圧着や還元雰囲気下でのリフローにより半導体チップ２２ｃを接続配線２７に電気的に接続することができる。半導体チップ２２ｃとしては、例えばインターフェースチップやコントローラチップを用いることができる。例えば半導体チップ２２ｂがメモリチップの場合、半導体チップ２２ｃにコントローラチップを用い、コントローラチップによりメモリチップに対する書き込みおよび読み出しを制御することができる。なお、半導体チップ２２ｃは、半導体チップ２２ｂよりも小さいことが好ましい。すなわち、半導体チップ２２ｃは、半導体チップ２２ｂの一部の上に設けられることが好ましい。
【００２５】
上記工程により、積層体１１が形成される。このように、積層体１１は、半導体基板１と、半導体基板１上に設けられた半導体チップ２２ａと、半導体チップ２２ａ上に積層された複数の半導体チップ２２ｂと、半導体チップ２２ｂ上に設けられ、接続配線２７を有する配線層２６と、配線層２６上に設けられた半導体チップ２２ｃと、を具備する。半導体チップ２２ａは、バンプ電極２３により半導体チップ２２ｂに電気的に接続され、半導体チップ２２ｂは、チップを貫通する貫通電極２５を有し、バンプ電極２３および貫通電極２５により互いに電気的に接続され、半導体チップ２２ｃは、接続配線２７を介して半導体チップ２２ｂに電気的に接続される。このように、ＴＳＶ方式の積層構造の積層体１１を用いることにより、チップ面積を小さくすることができ、接続端子数を多くすることができるため、接続不良等を抑制することができる。
【００２６】
次に、第１の封止工程（Ｓ１−３）、第１の分離工程（Ｓ１−４）、搭載工程（Ｓ１−５）、第２の封止工程（Ｓ１−６）、研削工程（Ｓ１−７）、端子形成工程（Ｓ１−８）、および第２の分離工程（Ｓ１−９）について、図３ないし図５を参照して説明する。図３ないし図５は、半導体装置の製造方法例を説明するための断面図である。
【００２７】
第１の封止工程（Ｓ１−３）では、図３（Ａ）に示すように、半導体基板１上に、積層体１１における複数の半導体チップ間および複数の半導体チップの側面を覆う封止樹脂層１４を形成する。例えば、ニードル等を用いたディスペンサによりアンダーフィル樹脂を充填することにより、封止樹脂層１４を形成することができる。このとき、封止樹脂層１４の側面には、フィレットが形成される。
【００２８】
本実施形態における半導体装置の製造方法例では、半導体基板１の表面に格子状の溝Ｃ１を設け、半導体基板１上の溝Ｃ１に囲まれた領域に積層体１１を形成しているため、アンダーフィル樹脂が溝Ｃ１を超えて広がりにくい。これにより、例えば隣接する他の積層体１１の形成領域までアンダーフィル樹脂が流れ出てしまうことを抑制することができる。よって、例えば１枚の半導体基板１を用いて複数の積層体１１を形成する場合に、積層体１１の形成領域の間隔を短くすることができるため、積層体１１の取り数を増やすことができる。
【００２９】
第１の分離工程（Ｓ１−４）では、図３（Ｂ）に示すように、積層体１１に応じて半導体基板１を分離する。例えば、ダイヤモンドブレード等のブレードにより半導体基板１を切断することにより半導体基板１を分離することができる。なお、第１の分離工程（Ｓ１−４）において、半導体チップの側面に形成される封止樹脂層１４（フィレットの部分）を切断しつつ、半導体基板１を切断することが好ましい。また、このとき溝Ｃ１も除去することが好ましい。これにより、例えば封止材流出防止体を設けた金属板上に積層体を形成する場合よりも半導体装置の幅を小さくすることができる。
【００３０】
搭載工程（Ｓ１−５）では、図４（Ａ）に示すように、第１の面および第２の面を有する配線基板１０に積層体１１を搭載する。このとき、配線基板１０の第１の面に半導体チップが位置するように配線基板１０の第１の面上に積層体１１を搭載する。例えば、マウンタを用いて積層体１１を搭載してもよい。さらに、積層体１１は電極パッド上に設けられた半田材１５により配線基板１０と電気的に接続される。例えば、パルスヒート法等を用いて配線基板１０と積層体１１とを接合することができる。これに限定されず、積層体１１と配線基板１０を仮接着した後、リフローにより半田材１５を用いて本接着を行うことにより積層体１１を搭載してもよい。また、配線基板１０と積層体１１との間を封止する封止樹脂層１６を形成する。例えば、アンダーフィル樹脂を充填することにより封止樹脂層１６を形成することができる。なお、必ずしも封止樹脂層１６を設けなくてもよい。
【００３１】
配線基板１０としては、例えば表面に設けられた配線層を有する、ガラスエポキシ等の樹脂基板等を用いることができる。配線層は接続パッドを有し、例えば接続パッドを介して積層体１１の電極パッドと電気的に接続する。なお、配線基板１０の第１の面は、図４（Ａ）における配線基板１０の上面に相当し、第２の面は、図４（Ａ）における配線基板１０の下面に相当しており、配線基板１０の第１の面および第２の面は、互いに対向している。
【００３２】
第２の封止工程（Ｓ１−６）では、図４（Ｂ）に示すように、積層体１１を封止する封止樹脂層１７を形成する。例えば、封止樹脂を充填することにより封止樹脂層１７を形成することができる。図４（Ｂ）では、半導体基板１を覆うように封止樹脂層１７を図示しているが、これに限定されず、半導体基板１の一部が露出するように封止樹脂層１７を形成してもよい。封止樹脂としては、ＳｉＯ２等の無機充填材を含有し、例えば無機充填材を絶縁性の有機樹脂材料等と混合したものを用いることができ、例えばエポキシ樹脂と混合したものを用いることができる。無機充填材は、全体の８０％〜９５％含有され、封止樹脂層の粘度や硬度等を調整する機能を有する。上記封止樹脂を用いた封止樹脂層１７は、半導体基板１との密着性が高いため好ましい。
【００３３】
研削工程（Ｓ１−７）では、図５（Ａ）に示すように、厚さ方向に少なくとも半導体基板１の一部を研削する。例えば、配線基板１０の第２の面を固定用テープに貼りつけて、保持しながら、ブラスト処理や化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を行うことにより、半導体基板１の一部を研削することができる。ここでは、半導体基板１の積層体１１が形成された面と反対側の面から封止樹脂層１７の一部および半導体基板１の一部を研削する例について図示しているが、これに限定されず、例えば半導体チップ２２ｂよりも厚い半導体チップ２２ａを用い、半導体チップ２２ａの一部まで研削してもよい。
【００３４】
研削工程（Ｓ１−７）により半導体基板１の一部を研削することにより、半導体基板１を薄くすることができる。研削工程（Ｓ１−７）後の半導体基板１の厚さは、例えば５０μｍ以上１００μｍ以下であることが好ましい。なお、研削工程（Ｓ１−７）を行うタイミングはこれに限定されず、少なくとも第１の封止工程（Ｓ１−３）の後であって、第２の分離工程（Ｓ１−９）の前に行えばよい。
【００３５】
端子形成工程（Ｓ１−８）では、図５（Ｂ）に示すように、配線基板１０の第２の面に外部接続端子１８を形成する。例えば、配線基板１０の第２の面上にフラックスを塗布後、半田ボールを搭載し、リフロー炉に入れて半田ボールを溶融させ、配線基板１０が有する接続パッドと接合させる。その後、溶剤や純水洗浄によりフラックスを除去することにより外部接続端子１８を形成することができる。
【００３６】
第２の分離工程（Ｓ１−９）では、図５（Ｂ）に示すように、積層体１１に応じて配線基板１０を分離する。例えば、配線基板１０の第２の面をダイシングテープに貼りつけて配線基板１０をダイシングリング等で保持した後、ダイヤモンドブレード等を用いたダイシングにより配線基板１０を分離することができる。以上が半導体装置の製造方法例の説明である。
【００３７】
なお、本実施形態における半導体装置の製造方法例の工程内容および工程順は、必ずしも上記工程に限定されない。また、上記工程に加え、例えば製品情報を刻印するマーキング工程や、熱処理工程、封止体を覆うシールド層を形成するシールド層形成工程等を設けてもよい。
【００３８】
上記製造工程を経て作製される半導体装置の構造例を図６に示す。図６（Ａ）は、上面図であり、図６（Ｂ）は、図６（Ａ）における線分Ａ−Ｂの断面図である。なお、図６（Ａ）において、便宜のため一部の構成要素を図示していない。
【００３９】
図６（Ａ）および図６（Ｂ）に示す半導体装置は、互いに対向する第１の面および第２の面を有する配線基板１０と、半導体基板１と半導体基板１上に積層された複数の半導体チップとを備え、配線基板１０の第１の面側に半導体チップが位置するように、配線基板１０の第１の面上に搭載された積層体１１と、複数の半導体チップ間を封止する封止樹脂層１４と、配線基板１０と積層体１１との間を封止する封止樹脂層１６と、配線基板１０の第１の面上に半導体基板１の少なくとも一部を露出させつつ、積層体１１を封止するように設けられた封止樹脂層１７と、配線基板１０の第２の面に設けられた外部接続端子１８と、を具備する。
【００４０】
半導体基板１を露出させることにより、半導体装置の放熱性を高めることができ、例えば半導体基板１を介して半導体装置を冷却させることも可能となる。また、半導体基板１は、例えば５０μｍ以上１００μｍ以下と薄く、封止樹脂層１４は、半導体基板１の側面と一続きに連続する側面を有する。このように、本実施形態の半導体装置の製造方法では、半導体基板を薄くしつつ、半導体装置の幅を小さくすることができるため、半導体装置のサイズを小さくすることができる。
【００４１】
（第２の実施形態）
本実施形態では、第１の実施形態と一部の工程が異なる半導体装置の製造方法例について説明する。
【００４２】
図７は、半導体装置の製造方法例を示すフローチャートである。図７に示す半導体装置の製造方法例は、半導体基板を準備する準備工程（Ｓ２−１）と、半導体基板上に複数の半導体チップを積層することにより積層体を形成する積層工程（Ｓ２−２）と、半導体基板上に、複数の半導体チップ間および複数の半導体チップの側面を覆う封止樹脂層を形成する第１の封止工程（Ｓ２−３）と、半導体基板の一部を研削する第１の研削工程（Ｓ２−４）と、積層体に応じて半導体基板を分離する第１の分離工程（Ｓ２−５）と、配線基板に積層体を搭載する搭載工程（Ｓ２−６）と、積層体を封止する封止樹脂層を形成する第２の封止工程（Ｓ２−７）と、積層体を封止する封止樹脂層を研削することにより半導体基板の一部を露出させる第２の研削工程（Ｓ２−８）と、外部接続端子を形成する端子形成工程（Ｓ２−９）と、積層体に応じて配線基板を分離する第２の分離工程（Ｓ２−１０）と、を少なくとも具備する。なお、本実施形態における半導体装置の製造方法例の工程内容および工程順は、必ずしも上記工程に限定されない
【００４３】
準備工程（Ｓ２−１）は、第１の実施形態における準備工程（Ｓ１−１）に相当する。積層工程（Ｓ２−２）は、積層工程（Ｓ１−２）に相当する。第１の封止工程（Ｓ２−３）は第１の封止工程（Ｓ１−３）に相当する。第１の分離工程（Ｓ２−５）は、第１の分離工程（Ｓ１−４）に相当する。搭載工程（Ｓ２−６）は、搭載工程（Ｓ１−５）に相当する。第２の封止工程（Ｓ２−７）は、第２の封止工程（Ｓ１−６）に相当する。端子形成工程（Ｓ２−９）は端子形成工程（Ｓ１−８）に相当する。第２の分離工程（Ｓ２−１０）は第２の分離工程（Ｓ１−９）に相当する。なお、第１の実施形態の製造工程に相当する工程については、対応する製造工程の説明を適宜援用することができる。第１の実施形態と異なる内容の工程について図面を参照してさらに説明する。
【００４４】
本実施形態における半導体装置の製造方法例では、まず第１の実施形態における半導体装置の製造方法例と同様に、準備工程（Ｓ２−１）から第１の封止工程（Ｓ２−３）までを行う。
【００４５】
次に、第１の研削工程（Ｓ２−４）について図８を参照して説明する。図８は、本実施形態における半導体装置の製造方法例を説明するための断面図である。
【００４６】
準備工程（Ｓ２−１）から封止工程（Ｓ２−３）までを経て形成される半導体装置の一例は、図８（Ａ）に示すように、半導体基板１と、半導体基板１上に設けられた積層体１１と、積層体１１における複数の半導体チップ間および複数の半導体チップの側面を覆う封止樹脂層１４と、を具備する。なお、第１の実施形態における半導体装置の構造と同じ部分については該半導体装置の説明を適宜援用することができる。
【００４７】
第１の研削工程（Ｓ２−４）では、図８（Ａ）に示すように半導体基板１を固定テープ３１に固定する。このとき、固定テープ３１上に積層体１１が位置するように半導体基板１を固定する。固定テープ３１としては、例えば光硬化性の固定テープを用いることができる。光硬化性の固定テープは、接着力が高いため好ましい。
【００４８】
その後、図８（Ｂ）に示すように、半導体基板１の積層体１１が形成される面と反対側の面から厚さ方向に半導体基板１の一部を研削する。例えば、ブラスト処理やＣＭＰ処理を行うことにより、半導体基板１を研削することができる。
【００４９】
第１の研削工程（Ｓ２−４）により半導体基板１の一部を研削することにより、半導体基板１を薄くすることができる。第１の研削工程（Ｓ２−４）後の半導体基板１の厚さは、例えば５０μｍ以上１００μｍ以下であることが好ましい。
【００５０】
その後、固定テープ３１から積層体１１を剥がし、第１の実施形態と同様に第１の分離工程（Ｓ２−５）と、搭載工程（Ｓ２−６）を行う。
【００５１】
次に、第２の封止工程（Ｓ２−７）および第２の研削工程（Ｓ２−８）について図９を参照して説明する。図９は、本実施形態における半導体装置の製造方法例を説明するための断面図である。
【００５２】
第２の封止工程（Ｓ２−７）では、図９（Ａ）に示すように積層体１１を封止する封止樹脂層１７を形成する。例えば、封止樹脂を充填することにより封止樹脂層１７を形成することができる。図９（Ａ）では、半導体基板１を覆うように封止樹脂層１７を図示しているが、これに限定されず、半導体基板１の一部が露出するように封止樹脂層１７を形成してもよい。その他、第１の実施形態における第２の封止工程（Ｓ１−６）の説明を適宜援用する。
【００５３】
第２の研削工程（Ｓ２−８）では、図９（Ｂ）に示すように半導体基板１が露出するように封止樹脂層１７を研削する。ここでは、半導体基板１の積層体１１が形成された面と反対側の面から厚さ方向に封止樹脂層１７の一部を研削する。なお、第２の研削工程（Ｓ２−８）において、半導体基板１の一部を研削してもよい。研削手段等については、第１の実施形態における研削工程（Ｓ１−７）と同様のものを用いることができるため、第１の実施形態における研削工程（Ｓ１−７）の説明を適宜援用することができる。
【００５４】
半導体基板１を露出させることにより、半導体装置の放熱性を高めることができ、例えば、半導体基板１を介して半導体装置を冷却させることも可能となる。なお、本実施形態における半導体装置の製造方法例において、第２の研削工程（Ｓ２−８）を省略してもよい。
【００５５】
その後、第１の実施形態と同様に端子形成工程（Ｓ２−９）および第２の分離工程（Ｓ２−１０）を行う。以上により、半導体装置を製造することができる。第２の実施形態における半導体装置の構造については図６に示す半導体装置の説明を適宜援用することができる。
【００５６】
本実施形態における半導体装置の製造方法では、第１の研削工程（Ｓ２−４）により、半導体基板１を分離する前に半導体基板１の一部を研削することにより、半導体基板１を薄くしつつ第２の封止工程（Ｓ２−７）における封止樹脂の量を減らすことができるため、第１の実施形態よりも半導体装置を薄くすることができる。このように、本実施形態の半導体装置の製造方法では、半導体基板を薄くしつつ、半導体装置の幅を小さくすることができるため、半導体装置のサイズを小さくすることができる。
【００５７】
なお、各実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５８】
１…半導体基板、１０…配線基板、１１…積層体、１４…封止樹脂層、１５…半田材、１６…封止樹脂層、１７…封止樹脂層、１８…外部接続端子、２１…接着層、２２ａ…半導体チップ、２２ｂ…半導体チップ、２２ｃ…半導体チップ、２３…バンプ電極、２４…接着層、２５…貫通電極、２６…配線層、２７…接続配線、２８…電極パッド、３１…固定テープ
【図１】
2015177062.tif 000003
【図２】
2015177062.tif 000004
【図３】
2015177062.tif 000005
【図４】
2015177062.tif 000006
【図５】
2015177062.tif 000007
【図６】
2015177062.tif 000008
【図７】
2015177062.tif 000009
【図８】
2015177062.tif 000010
【図９】
2015177062.tif 000011