(57)【要約】【課題】半導体装置や実装基板等が損傷することを抑制できるマイクロ波・ミリ波モジュール、及びそのようなマイクロ波・ミリ波モジュールの製造方法を提供する。【解決手段】本発明のマイクロ波・ミリ波モジュールの一つの態様は、実装基板と、実装基板に実装された半導体装置と、実装基板と半導体装置との間を封止する封止部と、を備え、実装基板には、実装基板と半導体装置と封止部とに囲まれた空間部と、外部空間と、を連通させる連通部が形成されていることを特徴とする。【選択図】図３
2015149430.tif 000002
【特許請求の範囲】
【請求項１】
実装基板と、
前記実装基板に実装された半導体装置と、
前記実装基板と前記半導体装置との間を封止する封止部と、
を備え、
前記実装基板には、前記実装基板と前記半導体装置と前記封止部とに囲まれた空間部と、外部空間と、を連通させる連通部が形成されていることを特徴とするマイクロ波・ミリ波モジュール。
【請求項２】
前記実装基板は、支持基板と、前記支持基板の前記半導体装置側の表面に設けられた積層部と、を備え、
前記積層部は、基板導体層と、前記基板導体層を覆う誘電体層と、を少なくとも１組以上含む、請求項１に記載のマイクロ波・ミリ波モジュール。
【請求項３】
前記連通部は、前記支持基板に形成された厚み方向に貫通する複数の基板貫通孔のうち少なくとも一部と、前記積層部に形成され、一端が前記空間部に開口し、他端が前記基板貫通孔と連通する誘電体貫通孔と、を含み、
前記支持基板の前記表面と逆側の裏面には、接地導体部が形成され、
前記接地導体部は、前記複数の基板貫通孔のうち少なくとも一部の内壁に形成された接続導体部を介して、前記基板導体層と接続される、請求項２に記載のマイクロ波・ミリ波モジュール。
【請求項４】
前記接続導体部は、前記連通部に含まれる前記基板貫通孔の内壁に形成されている、請求項３に記載のマイクロ波・ミリ波モジュール。
【請求項５】
前記積層部は、前記基板導体層と、前記誘電体層と、を少なくとも２組以上含む、請求項２から４のいずれか一項に記載のマイクロ波・ミリ波モジュール。
【請求項６】
内壁に前記接続導体部が形成された前記基板貫通孔の少なくとも一部によって、ポスト壁導波路が形成される、請求項３から５のいずれか一項に記載のマイクロ波・ミリ波モジュール。
【請求項７】
前記ポスト壁導波路を形成する前記基板貫通孔は、前記連通部に含まれる前記基板貫通孔を含む、請求項６に記載のマイクロ波・ミリ波モジュール。
【請求項８】
実装基板に半導体装置を実装する実装工程と、前記実装基板と前記半導体装置との間を封止する封止部を形成する封止部形成工程と、を有するマイクロ波・ミリ波モジュールの製造方法において、
前記実装基板と前記半導体装置と前記封止部とに囲まれた空間部と、外部空間と、を連通させる連通部を形成する連通部形成工程を有することを特徴とするマイクロ波・ミリ波モジュールの製造方法。
【請求項９】
前記実装基板は、支持基板と、前記支持基板の前記半導体装置側の表面に設けられた積層部と、を備え、
前記積層部は、基板導体層と、前記基板導体層を覆う誘電体層と、を少なくとも１組以上含み、
前記連通部形成工程は、
前記支持基板に、厚み方向に貫通する基板貫通孔を形成する第１連通部形成工程と、
前記積層部に、一端が前記空間部に開口し、他端が前記基板貫通孔と連通する誘電体貫通孔を形成する第２連通部形成工程と、
を含む、請求項８に記載のマイクロ波・ミリ波モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波・ミリ波モジュール、及びマイクロ波・ミリ波モジュールの製造方法に関する。
【背景技術】
【０００２】
マイクロ波・ミリ波回路装置として、母体基板にＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップ、あるいはトランジスタチップが実装され、母体基板とチップとの間にアンダーフィルが設けられている構成が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２６９３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記のような構成では、母体基板（実装基板）とチップ（半導体装置）との間に、母体基板とチップとアンダーフィルとで囲まれた密閉空間が形成される場合がある。この場合においては、マイクロ波・ミリ波回路装置（マイクロ波・ミリ波モジュール）が、例えば、高熱環境下に置かれた際に、密閉空間内の空気が熱膨張し、チップや母体基板等に損傷を与える虞があった。
【０００５】
本発明の一つの態様は、上記問題点に鑑みて成されたものであって、半導体装置や実装基板等が損傷することを抑制できるマイクロ波・ミリ波モジュール、及びそのようなマイクロ波・ミリ波モジュールの製造方法を提供することを目的の一つとする。
【課題を解決するための手段】
【０００６】
本発明のマイクロ波・ミリ波モジュールの一つの態様は、実装基板と、前記実装基板に実装された半導体装置と、前記実装基板と前記半導体装置との間を封止する封止部と、を備え、前記実装基板には、前記実装基板と前記半導体装置と前記封止部とに囲まれた空間部と、外部空間と、を連通させる連通部が形成されていることを特徴とする。
【０００７】
本発明のマイクロ波・ミリ波モジュールの一つの態様によれば、実装基板と半導体装置と封止部とに囲まれた空間部と、外部空間とを連通させる連通部が形成されているため、空間部が密閉されることがない。そのため、本発明のマイクロ波・ミリ波モジュールの一つの態様によれば、例えば、高熱環境下において、空間部内の空気が熱膨張した場合であっても、半導体装置や実装基板が損傷することを抑制できる。
【０００８】
前記実装基板は、支持基板と、前記支持基板の前記半導体装置側の表面に設けられた積層部と、を備え、前記積層部は、基板導体層と、前記基板導体層を覆う誘電体層と、を少なくとも１組以上含む構成としてもよい。
この構成によれば、積層部が基板導体層と、基板導体層を覆う誘電体層とを含んで構成されるため、積層部の誘電体層上に、アンテナ用の配線を形成でき、アンテナを設置することができる。
【０００９】
前記連通部は、前記支持基板に形成された厚み方向に貫通する複数の基板貫通孔のうち少なくとも一部と、前記積層部に形成され、一端が前記空間部に開口し、他端が前記基板貫通孔と連通する誘電体貫通孔と、を含み、前記支持基板の前記表面と逆側の裏面には、接地導体部が形成され、前記接地導体部は、前記複数の基板貫通孔のうち少なくとも一部の内壁に形成された接続導体部を介して、前記基板導体層と接続される構成としてもよい。
この構成によれば、基板導体層と接地導体部とを接続するための基板貫通孔を形成する際に、連通部の一部を形成できるため、連通部の形成が簡便である。
【００１０】
前記接続導体部は、前記連通部に含まれる前記基板貫通孔の内壁に形成されている構成としてもよい。
この構成によれば、半導体装置と接地導体部との接続距離を短くすることができる。
【００１１】
前記積層部は、前記基板導体層と、前記誘電体層と、を少なくとも２組以上含む構成としてもよい。
この構成によれば、配線自由度、及び集積度を大きくすることができる。
【００１２】
内壁に前記接続導体部が形成された前記基板貫通孔の少なくとも一部によって、ポスト壁導波路が形成される構成としてもよい。
この構成によれば、マイクロ波・ミリ波を、ポスト壁導波路を用いて伝搬させることができる。
【００１３】
前記ポスト壁導波路を形成する前記基板貫通孔は、前記連通部に含まれる前記基板貫通孔を含む構成としてもよい。
この構成によれば、ポスト壁導波路を形成する基板貫通孔を、連通部の一部として用いることができるため、簡便である。
【００１４】
本発明のマイクロ波・ミリ波モジュールの製造方法の一つの態様は、実装基板に半導体装置を実装する実装工程と、前記実装基板と前記半導体装置との間を封止する封止部を形成する封止部形成工程と、を有するマイクロ波・ミリ波モジュールの製造方法において、前記実装基板と前記半導体装置と前記封止部とに囲まれた空間部と、外部空間と、を連通させる連通部を形成する連通部形成工程を有することを特徴とする。
【００１５】
本発明のマイクロ波・ミリ波モジュールの製造方法の一つの態様によれば、上記と同様に、半導体装置や、実装基板等が損傷することを抑制できるマイクロ波・ミリ波モジュールが得られる。
【００１６】
前記実装基板は、支持基板と、前記支持基板の前記半導体装置側の表面に設けられた積層部と、を備え、前記積層部は、基板導体層と、前記基板導体層を覆う誘電体層と、を少なくとも１組以上含み、前記連通部形成工程は、前記支持基板に、厚み方向に貫通する基板貫通孔を形成する第１連通部形成工程と、前記積層部に、一端が前記空間部に開口し、他端が前記基板貫通孔と連通する誘電体貫通孔を形成する第２連通部形成工程と、を含む製造方法としてもよい。
この製造方法によれば、積層部の誘電体層上に、アンテナ用の配線を形成でき、アンテナを設置することができるマイクロ波・ミリ波モジュールが得られる。
【発明の効果】
【００１７】
本発明の一つの態様によれば、半導体装置や実装基板等が損傷することを抑制できるマイクロ波・ミリ波モジュール、及びそのようなマイクロ波・ミリ波モジュールの製造方法が提供される。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態のミリ波モジュールを示す斜視図である。
【図２】第１実施形態のミリ波モジュールを示す平面図である。
【図３】第１実施形態のミリ波モジュールを示す図であって、図２におけるIII−III断面図である。
【図４】第１実施形態のミリ波モジュールの製造方法を示すフローチャートである。
【図５】第１実施形態のミリ波モジュールの製造方法の手順を示す断面図である。
【図６】第２実施形態のミリ波モジュールを示す断面図である。
【図７】第３実施形態のミリ波モジュールを示す断面図である。
【図８】第４実施形態のミリ波モジュールを示す斜視図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照しながら、本発明の実施形態に係るマイクロ波・ミリ波モジュールについて説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。
また、以下の実施形態においては、マイクロ波・ミリ波モジュールとして、ミリ波モジュールを例示して説明する。
【００２０】
（第１実施形態）
図１から図３は、本実施形態のミリ波モジュール１０を示す図である。図１は、斜視図である。図２は、平面図である。図３は、図２におけるIII−III断面図である。
【００２１】
なお、以下の説明においてはＸＹＺ座標系を設定し、このＸＹＺ座標系を参照しつつ各部材の位置関係を説明する。この際、実装基板１１（図１参照）の厚み方向をＺ軸方向、Ｚ軸方向と直交し、平面視における実装基板１１の外形の一辺（図２参照）に平行な方向をＹ軸方向（図２の上下方向）、Ｚ軸方向及びＹ軸方向と直交する方向をＸ軸方向（図２の左右方向）とする。
【００２２】
本実施形態のミリ波モジュール１０は、図１に示すように、実装基板１１と、半導体装置５０と、アンダーフィル部（封止部）４０とを備えている。図２及び図３に示すように、実装基板１１と半導体装置５０とアンダーフィル部４０とに囲まれて空間部６０が形成されている。
【００２３】
実装基板１１は、図３に示すように、コア基板（支持基板）１２と、配線層（積層部）３０とを備えるプリント基板である。実装基板１１の平面視（ＸＹ面視）形状は、特に限定されず、例えば、本実施形態においては、図２に示すように、矩形状である。実装基板１１は、例えば、平面視（ＸＹ面視）１０ｍｍ角形状である。
【００２４】
コア基板１２は、例えば、シリコン基板等の半導体基板、ガラス基板、ＧａＡｓ（ヒ化ガリウム）等の絶縁性基板、あるいは樹脂基板である。コア基板１２を樹脂基板とする場合には、例えば、形成材料として感光性樹脂を用いる。感光性樹脂としては、例えば、四フッ化エチレン等のフッ素系樹脂、ポリイミド系樹脂、エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ：ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）等が挙げられる。
なお、コア基板１２の形成材料は、後述する第１誘電体層３３及び第２誘電体層３４の形成材料と同じであってもよい。この場合には、コア基板１２と、第１誘電体層３３及び第２誘電体層３４とは、実質的に同じものである。
図３に示すように、コア基板１２の配線層３０とは逆側（−Ｚ側）の裏面１２ｂには、接地導体部２０が形成されている。
【００２５】
接地導体部２０は、図示は省略するが、接地（グランド）電位となるように外部に接続されている。接地導体部２０の形成材料は、導電性を有する材料である範囲内で、特に限定されない。本実施形態においては、例えば、接地導体部２０は、銅（Ｃｕ）を形成材料とする薄膜である。
【００２６】
コア基板１２には、厚み方向（Ｚ軸方向）に貫通する複数の基板貫通孔１３が形成されている。基板貫通孔１３は、本実施形態においては、等ピッチで並んで形成されている。基板貫通孔１３の平面視（ＸＹ面視）形状は、特に限定されず、本実施形態においては、例えば、図２に示すように、円形状である。基板貫通孔１３の並ぶピッチは、特に限定されず、例えば、２００μｍである。基板貫通孔１３の径の大きさは、特に限定されず、例えば、数百μｍ程度である。
【００２７】
基板貫通孔１３の内壁には、図３に示すように、接続配線（接続導体部）２１が形成されている。接続配線２１は、後述する第１配線層３１の第１基板配線２２と電気的に接続されている。接続配線２１の形成材料は、接地導体部２０と同様である。本実施形態においては、全ての基板貫通孔１３の内壁に接続配線２１が形成されている。基板貫通孔１３の内壁に接続配線２１が形成されていることにより、コア基板１２の表面１２ａと裏面１２ｂとを電気的に接続するビアホール２７が形成されている。
【００２８】
配線層３０は、本実施形態においては、コア基板１２の半導体装置５０側（＋Ｚ側）に順次積層された第１配線層３１と、第２配線層３２との２層で構成される積層構造である。第１配線層３１は、第１基板配線（基板導体層）２２と、第１誘電体層（誘電体層）３３とを備えている。第２配線層３２は、第２基板配線（基板導体層）２４と、第２誘電体層（誘電体層）３４とを備えている。
すなわち、本実施形態において、配線層３０は、基板配線と誘電体層とを２組含んで構成されている。
【００２９】
第１基板配線２２は、コア基板１２の表面１２ａ上に形成されている。第１基板配線２２の形成材料は、接地導体部２０と同様に選択できる。第１基板配線２２は、同一層に形成された配線群（導体層）である。本実施形態においては、第１基板配線２２は、コア基板１２の表面１２ａに導電層を形成した後、導電層をパターニングすることによって形成される。
【００３０】
第１誘電体層３３は、第１基板配線２２を覆って形成されている。第１誘電体層３３の形成材料は、誘電体である範囲において、特に限定されない。本実施形態においては、第１誘電体層３３の形成材料として、例えば、感光性樹脂を用いる。感光性樹脂としては、例えば、四フッ化エチレン等のフッ素系樹脂、ポリイミド系樹脂、エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ：ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｅ）等が挙げられる。
【００３１】
第１配線層３１には、厚み方向に貫通する第１誘電体貫通孔３３ａが形成されている。第１誘電体貫通孔３３ａは、複数のビアホール２７（基板貫通孔１３）のうち、空間部６０と平面視（ＸＹ面視）で重なる位置に形成されたビアホール２７（基板貫通孔１３）と連通している。第１誘電体貫通孔３３ａの平面視（ＸＹ面視）形状は、特に限定されず、本実施形態においては、例えば、図２に示すように、円形状である。本実施形態においては、第１誘電体貫通孔３３ａは、ビアホール２７と同軸であり、第１誘電体貫通孔３３ａの径の大きさは、ビアホール２７と同程度である。
【００３２】
第２基板配線２４は、図３に示すように、第１配線層３１、より詳細には、第１誘電体層３３の半導体装置５０側（＋Ｚ側）の面上に形成されている。第２基板配線２４の形成材料は、接地導体部２０と同様に選択できる。
第２誘電体層３４は、第２基板配線２４を覆って形成されている。第２誘電体層３４の形成材料は、第１誘電体層３３の形成材料と同様に選択できる。
【００３３】
第２配線層３２には、厚み方向に貫通する第２誘電体貫通孔３４ａが形成されている。第２誘電体貫通孔３４ａは、一端（＋Ｚ側の端部）が空間部６０に開口し、他端（−Ｚ側の端部）が第１誘電体貫通孔３３ａと連通している。第２誘電体貫通孔３４ａの平面視（ＸＹ面視）形状は、特に限定されず、本実施形態においては、例えば、図２に示すように、円形状である。本実施形態においては、第２誘電体貫通孔３４ａは、ビアホール２７及び第１誘電体貫通孔３３ａと同軸であり、第２誘電体貫通孔３４ａの径の大きさは、ビアホール２７及び第１誘電体貫通孔３３ａと同程度である。第２誘電体貫通孔３４ａの径は、後述するアンダーフィリング工程Ｓ８において、未硬化のアンダーフィル部４０の形成材料が流出しない程度の大きさに設定されることが好ましい。
【００３４】
本実施形態においては、第１誘電体貫通孔３３ａと第２誘電体貫通孔３４ａとが連通することによって、誘電体貫通孔３５が形成されている。誘電体貫通孔３５は、一端（＋Ｚ側の端部）が空間部６０に開口し、他端（−Ｚ側の端部）がビアホール２７（基板貫通孔１３）と連通している。
【００３５】
複数のビアホール２７（基板貫通孔１３）の一部と、誘電体貫通孔３５とが連通することによって、連通孔（連通部）７０が形成されている。言い換えると、連通孔７０は、複数のビアホール２７（基板貫通孔１３）の一部と、誘電体貫通孔３５とを含む。本実施形態において、連通孔７０に含まれる一部のビアホール２７（基板貫通孔１３）は、平面視（ＸＹ面視）において空間部６０と重なる位置に設けられたビアホール２７（基板貫通孔１３）である。
【００３６】
連通孔７０は、一端（＋Ｚ側の端部）が、実装面３２ａ、すなわち、空間部６０に開口し、他端（−Ｚ側の端部）が、コア基板１２の裏面１２ｂに開口している。これにより、連通孔７０は、空間部６０と、外部空間とを連通させる。連通孔７０の形成される数は、特に限定されず、本実施形態においては、例えば、図２に示すように、４つである。
なお、本明細書において「外部空間」とは、ミリ波モジュール１０の外側の空間を意味するものとする。
【００３７】
第１基板配線２２と第２基板配線２４とは、図３に示すように、第１コンタクト配線２３によって電気的に接続されている。第１コンタクト配線２３は、第１コンタクトホール３３ｂ内に形成されている。第１コンタクトホール３３ｂは、第１誘電体層３３に、第１基板配線２２から第２基板配線２４まで到達するように形成された孔部である。第１コンタクト配線２３の形成材料は、接地導体部２０と同様に選択できる。
【００３８】
第２配線層３２の半導体装置５０側（＋Ｚ側）の実装面３２ａ上には、実装端子２６が形成されている。実装端子２６の形成材料は、接地導体部２０と同様に選択できる。実装端子２６は、第２コンタクト配線２５によって、第２基板配線２４と電気的に接続されている。第２コンタクト配線２５は、第２コンタクトホール３４ｂ内に形成されている。第２コンタクトホール３４ｂは、第２誘電体層３４に、第２基板配線２４から実装端子２６まで到達するように形成された孔部である。第２コンタクト配線２５の形成材料は、接地導体部２０と同様に選択できる。
【００３９】
第２配線層３２の実装面３２ａ上には、図示しないアンテナ接続用端子が形成されている。アンテナ接続用端子は、第２誘電体層３４を厚み方向（Ｚ軸方向）に貫通する図示しないコンタクト配線によって第２基板配線２４と電気的に接続されている。アンテナ接続用端子にアンテナが接続されることで、ミリ波モジュール１０は、アンテナを介して、ミリ波を送受信できる。
【００４０】
半導体装置５０は、本実施形態においては、例えば、周波数が３０ＧＨｚ以上、３００ＧＨｚ以下のミリ波帯を用いたミリ波ＩＣである。半導体装置５０の平面視（ＸＹ面視）形状は、特に限定されず、本実施形態においては、例えば、図２に示すように、矩形状である。半導体装置５０は、例えば、平面視（ＸＹ面視）５ｍｍ〜６ｍｍ角形状である。
【００４１】
図３に示すように、半導体装置５０の実装基板１１側（−Ｚ側）には、バンプ５１が設けられている。バンプ５１は、半導体装置５０内の配線と電気的に接続されている。バンプ５１の種類は、特に限定されず、例えば、スタッドバンプであっても、めっきバンプであってもよい。半導体装置５０は、バンプ５１が、実装端子２６と電気的に接続するようにして、実装基板１１上にフリップチップ実装されている。バンプ５１の形成材料としては、例えば、金（Ａｕ）等である。
【００４２】
アンダーフィル部４０は、バンプ５１及び実装端子２６を覆うようにして、半導体装置５０と実装基板１１との間を封止している。アンダーフィル部４０は、図２に示すように、概ね半導体装置５０の外形に沿って、枠状に形成されている。これにより、図２及び図３に示すように、実装基板１１と半導体装置５０とアンダーフィル部４０とで囲まれた空間部６０が形成される。
【００４３】
アンダーフィル部４０の形成材料は、半導体装置５０と実装基板１１との間を封止できる液状硬化性樹脂である。アンダーフィル部４０の形成材料としては、例えば、エポキシ樹脂を主成分とするコンポジットレジンを用いることができる。
【００４４】
（ミリ波モジュールの製造方法）
図４は、本実施形態のミリ波モジュールの製造方法を示すフローチャートである。図５（Ａ）から図５（Ｆ）は、本実施形態のミリ波モジュールの製造方法の手順を示す断面図である。
【００４５】
本実施形態のミリ波モジュールの製造方法は、図４に示すように、基板貫通孔形成工程（第１連通部形成工程）Ｓ１と、第１配線層形成工程Ｓ２と、第１パターニング工程Ｓ３と、第２配線層形成工程Ｓ４と、第２パターニング工程Ｓ５と、実装端子形成工程Ｓ６と、実装工程Ｓ７と、アンダーフィリング工程（封止部形成工程）Ｓ８とを有する。
【００４６】
本実施形態においては、第２連通部形成工程は、第１パターニング工程Ｓ３と第２パターニング工程Ｓ５との２工程で構成されている。また、本実施形態においては、連通部形成工程は、基板貫通孔形成工程Ｓ１と第１パターニング工程Ｓ３と第２パターニング工程Ｓ５との３工程で構成される。
【００４７】
まず、基板貫通孔形成工程Ｓ１は、図５（Ａ）に示すように、コア基板１２に基板貫通孔１３を形成する工程である。基板貫通孔１３の形成方法としては、特に限定されず、いかなる公知の方法を用いてもよい。基板貫通孔１３の形成方法としては、例えば、レーザー加工や、ドリル加工等によって形成する方法を選択できる。
この工程により、コア基板１２に厚み方向（Ｚ軸方向）に貫通する複数の基板貫通孔１３が形成される。
【００４８】
次に、第１配線層形成工程Ｓ２は、第１配線層３１を形成する工程である。
第１配線層形成工程Ｓ２は、図４に示すように、配線形成工程Ｓ２ａと、第１誘電体層形成工程Ｓ２ｂとを有する。
配線形成工程Ｓ２ａは、図５（Ｂ）に示すように、接地導体部２０と、接続配線２１と、第１基板配線２２とを形成する工程である。各配線を形成する方法は、特に限定されず、本実施形態においては、例えば、電解メッキ法を用いて、コア基板１２の表面１２ａ、裏面１２ｂ及び基板貫通孔１３の内壁に、各配線の形成材料を電着させる。各配線の形成材料としては、例えば、銅（Ｃｕ）を用いる。
【００４９】
そして、コア基板１２の表面１２ａに電着された形成材料の層を、例えば、エッチングにより部分的に除去し、配線パターンを形成する。
【００５０】
この工程により、接地導体部２０と、接続配線２１と、第１基板配線２２とが形成される。また、基板貫通孔１３の内壁に接続配線２１が形成されることによって、ビアホール２７が形成される。
【００５１】
第１誘電体層形成工程Ｓ２ｂは、図５（Ｃ）に示すように、第１誘電体層３３を形成する工程である。
第１誘電体層３３を形成する方法としては、特に限定されず、例えば、第１誘電体層３３の形成材料を、コア基板１２の表面１２ａ側に、第１基板配線２２が覆われるようにして塗布する方法を選択できる。塗布する方法は、特に限定されず、例えば、ディスペンサー法、スピンコート法等を用いることができる。
この工程により、第１誘電体層３３が形成される。
【００５２】
以上の工程により、第１配線層形成工程Ｓ２が終了し、第１配線層３１が形成される。本実施形態においては、次の第１パターニング工程Ｓ３において、露光・現像することで第１誘電体層３３をパターニングするため、第１配線層形成工程Ｓ２が終了した時点において、第１誘電体層３３は未硬化の状態とする。
【００５３】
次に、第１パターニング工程Ｓ３は、第１誘電体層３３をパターニングして、第１誘電体貫通孔３３ａと、第１コンタクトホール３３ｂとを形成する工程である。形成する方法は、特に限定されず、本実施形態においては、例えば、マスクを用いて第１誘電体層３３を露光・現像し、パターニングする方法を用いる。
【００５４】
マスクとしては、第１誘電体層３３の形成材料が光硬化性材料である場合には、形成する第１誘電体貫通孔３３ａ及び第１コンタクトホール３３ｂの形状パターンを有するマスクを選択する。マスクは、形成する形状パターンが印刷されたフォトマスクであってもよいし、第１誘電体層３３上に塗布して、形状パターンを形成したフォトレジストであってもよい。
【００５５】
上記のようなマスクを用いて露光・現像することにより、第１誘電体層３３のうち、第１誘電体貫通孔３３ａと第１コンタクトホール３３ｂとが形成される部分が除去される。
この工程により、第１誘電体貫通孔３３ａと、第１コンタクトホール３３ｂとが形成される。
【００５６】
次に、第２配線層形成工程Ｓ４は、図５（Ｄ）に示すように、第２配線層３２を形成する工程である。
第２配線層形成工程Ｓ４は、配線形成工程Ｓ４ａと、第２誘電体層形成工程Ｓ４ｂとを有する。
【００５７】
配線形成工程Ｓ４ａは、第１コンタクト配線２３と、第２基板配線２４とを形成する工程である。第１コンタクトホール３３ｂ内に第１コンタクト配線２３を形成し、第１誘電体層３３の半導体装置５０側（＋Ｚ側）の面上に第２基板配線２４を形成する。形成する方法は、特に限定されず、配線形成工程Ｓ２ａと同様に、例えば、電解メッキによる方法を選択することができる。
この工程により、第１コンタクト配線２３と、第２基板配線２４とが形成される。
【００５８】
第２誘電体層形成工程Ｓ４ｂは、第２誘電体層３４を形成する工程である。
第２誘電体層３４の形成方法は、第１誘電体層３３と同様に、例えば、形成材料を塗布する方法を選択できる。第２誘電体層３４の形成材料を、第１誘電体層３３の半導体装置５０側（＋Ｚ側）に、第２基板配線２４が覆われるようにして塗布する。塗布する方法は、第１誘電体層形成工程Ｓ２ｂと同様に選択できる。
この工程により、第２誘電体層３４が形成される。
【００５９】
以上の工程により第２配線層形成工程Ｓ４が終了し、第２配線層３２が形成される。
【００６０】
次に、第２パターニング工程Ｓ５は、第２誘電体層３４をパターニングして、第２誘電体貫通孔３４ａと、第２コンタクトホール３４ｂとを形成する工程である。形成する方法は、第１パターニング工程Ｓ３と同様である。
この工程により、第２誘電体貫通孔３４ａと、第２コンタクトホール３４ｂとが形成される。また、第１誘電体貫通孔３３ａと、第２誘電体貫通孔３４ａとによって、誘電体貫通孔３５が形成され、ビアホール２７（基板貫通孔１３）と誘電体貫通孔３５とによって連通孔７０が形成される。
【００６１】
次に、実装端子形成工程Ｓ６は、第２コンタクト配線２５と、実装端子２６とを形成する工程である。第２コンタクトホール３４ｂ内に第２コンタクト配線２５を形成し、第２配線層３２の実装面３２ａ上に実装端子２６を形成する。各配線の形成方法は、配線形成工程Ｓ２ａ，Ｓ４ａと同様である。
この工程により、第２コンタクト配線２５と、実装端子２６とが形成され、実装基板１１が形成される。
【００６２】
次に、実装工程Ｓ７は、図５（Ｅ）に示すように、半導体装置５０を実装基板１１に実装する工程である。
半導体装置５０のバンプ５１が実装端子２６に接触するようにして、半導体装置５０を実装基板１１上にフリップチップ実装する。バンプ５１と実装端子２６とは、例えば、熱圧着等によって接合する。
この工程により、実装基板１１上に半導体装置５０が実装される。
【００６３】
次に、アンダーフィリング工程Ｓ８は、図５（Ｆ）に示すように、アンダーフィリングを行うことにより、アンダーフィル部４０を形成する工程である。
実装基板１１と半導体装置５０との間に、バンプ５１と実装端子２６とが覆われるようにして、アンダーフィル部４０の形成材料を流し込み、実装基板１１と半導体装置５０との間を封止する。アンダーフィル部４０の形成材料の硬化は、例えば、アンダーフィル部４０の形成材料が熱硬化性の材料である場合には、加熱することによって行う。
この工程により、アンダーフィル部４０が形成される。
【００６４】
以上の基板貫通孔形成工程Ｓ１からアンダーフィリング工程Ｓ８までにより、ミリ波モジュールの製造工程が終了し、ミリ波モジュール１０が製造される。
【００６５】
本実施形態によれば、実装基板１１に、空間部６０と、外部空間とを連通させる連通孔７０が形成されているため、半導体装置５０や、実装基板１１等が損傷することを抑制することができる。以下、詳細に説明する。
【００６６】
実装基板上に、半導体装置をフリップチップ実装する場合においては、外力や応力、湿度や温度に対する半導体装置の保護性能を向上させることを目的として、実装基板と半導体装置との間をアンダーフィル部によって封止する構成が採用される。このとき、実装基板と半導体装置とアンダーフィル部とで囲まれた密閉された空間部が形成される場合がある。この場合においては、例えば、ミリ波モジュールが高熱環境下に置かれることによって空間部内の空気が熱膨張し、半導体装置や実装基板等が損傷する虞があった。また、例えば、ミリ波モジュールが低圧環境下に置かれることによって、空間部内の圧力が外部空間の圧力に対して相対的に大きくなり、半導体装置や実装基板等が損傷する虞もあった。
【００６７】
これに対して、本実施形態によれば、実装基板１１に、空間部６０と、外部空間とを連通させる連通孔７０が形成されているため、空間部６０が密閉されることがない。これにより、高熱環境下において、空間部６０内の空気が熱膨張しても、熱膨脹により体積が増加した分だけ空間部６０の空気が、連通孔７０を介して外部空間へと排出される。また、低圧環境下においては、空間部６０内の圧力も、外部空間の圧力と同等の圧力となるため、空間部６０内の圧力が外部空間の圧力に対して相対的に大きくなることが抑制される。したがって、本実施形態によれば、半導体装置５０や、実装基板１１等が損傷することを抑制できるミリ波モジュールが得られる。
【００６８】
また、本実施形態によれば、基板配線を覆う誘電体層を備えた配線層３０が設けられているため、誘電体層上、より詳細には、第２誘電体層３４上に、アンテナ配線や、アンテナを設けることができる。
【００６９】
また、本実施形態によれば、配線層３０が第１配線層３１と第２配線層３２との２層で構成されているため、配線の自由度を向上させることができ、かつ、ミリ波モジュール１０の集積度を向上させることができる。
【００７０】
また、本実施形態によれば、連通孔７０を形成する基板貫通孔１３、すなわち、平面視（ＸＹ面視）において空間部６０と重なる位置に設けられた基板貫通孔１３の内壁に接続配線２１が形成されている。すなわち、連通孔７０を形成する基板貫通孔１３は、ビアホール２７として機能する。空間部６０が形成される位置は、半導体装置５０のバンプ５１が実装端子２６と接続されている位置と比較的距離が近い。そのため、半導体装置５０の実装部、すなわち、バンプ５１及び実装端子２６から、空間部６０に連通する連通孔７０までの平面方向（ＸＹ平面に平行な方向）の距離を小さくすることができる。したがって、本実施形態によれば、半導体装置５０と、接地導体部２０との接続距離を小さくすることができる。
【００７１】
なお、本実施形態においては、以下の構成及び製造方法を採用することもできる。
【００７２】
上記説明した実施形態においては、連通孔７０は、実装基板１１を厚み方向（Ｚ軸方向）に貫通して形成され、コア基板１２の裏面１２ｂに開口することで、外部空間と連通する構成としたが、これに限られない。本実施形態においては、連通孔７０の形状は、空間部６０と、外部空間とを連通できる範囲内において、特に限定されない。本実施形態において、例えば、連通孔７０は、屈曲した形状を有し、実装基板１１の側面に開口して空間部６０と外部空間とを連通させてもよいし、実装基板１１の実装面３２ａに開口して空間部６０と外部空間とを連通させてもよい。
【００７３】
本実施形態においては、配線層３０が、１層で構成されていてもよく、３層以上で構成されていてもよい。すなわち、本実施形態においては、配線層３０が、基板配線（基板導体層）と、誘電体層とを１組だけ含んでいる構成であってもよいし、３組以上含んでいる構成であってもよい。
【００７４】
また、本実施形態においては、第１誘電体貫通孔３３ａと、第２誘電体貫通孔３４ａと、ビアホール２７（基板貫通孔１３）とは、連通している範囲内において、同軸でなくてもよく、径の大きさがそれぞれ異なっていてもよい。
【００７５】
また、本実施形態においては、第１誘電体貫通孔３３ａと、第２誘電体貫通孔３４ａと、基板貫通孔１３との平面視（ＸＹ面視）形状は、それぞれ異なっていてもよいし、同じであってもよい。
【００７６】
また、上記説明した実施形態においては、基板貫通孔１３が等ピッチで均等配置されているものとしたが、これに限られない。本実施形態においては、基板貫通孔１３の配置は、ミリ波モジュール１０に持たせる機能を発揮できる範囲内において、特に限定されない。
【００７７】
本実施形態においては、例えば、連通孔７０を形成する基板貫通孔１３（ビアホール２７）の形成位置は、平面視において、半導体装置５０の中央となる位置に形成されることが好ましい。アンダーフィリング工程Ｓ８において、未硬化のアンダーフィル部４０の形成材料が、ビアホール２７（基板貫通孔１３）に流入することを抑制できるためである。
【００７８】
また、上記説明した実施形態においては、全ての基板貫通孔１３の内壁に接続配線２１が形成されている構成としたが、これに限られない。本実施形態においては、例えば、複数の基板貫通孔１３のうち一部の基板貫通孔１３の内壁に接続配線２１が形成されている構成としてもよい。また、本実施形態においては、連通孔７０を形成する基板貫通孔１３の内壁に接続配線２１が形成されていなくてもよい。すなわち、本実施形態においては、基板貫通孔１３のうちの一部は、ビアホール２７として機能しなくてもよい。
【００７９】
また、本実施形態においては、コア基板１２の代わりに、全層フレキシブル基板を用いてもよい。
【００８０】
また、本実施形態においては、第１パターニング工程Ｓ３及び第２パターニング工程Ｓ５において、例えば、レーザー加工によって、第１誘電体層３３及び第２誘電体層３４をパターニングするような製造方法としてもよい。
【００８１】
また、上記説明した実施形態においては、第１パターニング工程Ｓ３において、第１配線層３１に第１誘電体貫通孔３３ａを形成し、第２パターニング工程Ｓ５において、第２配線層３２に第２誘電体貫通孔３４ａを形成する製造方法としたが、これに限られない。
本実施形態においては、例えば、第１パターニング工程Ｓ３及び第２パターニング工程Ｓ５の代わりに、第１配線層３１及び第２配線層３２が形成された後に、第１誘電体貫通孔３３ａと第２誘電体貫通孔３４ａとを一括して形成する工程を設けてもよい。この場合においては、例えば、レーザー加工により第１誘電体貫通孔３３ａと第２誘電体貫通孔３４ａとを一括して形成する製造方法を採用してもよい。
【００８２】
また、本実施形態においては、基板貫通孔形成工程Ｓ１の前に、コア基板１２の表面１２ａと裏面１２ｂとに、接地導体部２０及び第１基板配線２２の形成材料、例えば、銅（Ｃｕ）が貼着された基板を用意してもよい。この場合においては、配線形成工程Ｓ２ａにおいて、接続配線２１のみ形成すればよい。
【００８３】
（第２実施形態）
第２実施形態は、第１実施形態に対して、連通孔の形状が異なる。
なお、上記実施形態と同様の構成については、同一の符号を付す等により、説明を省略する場合がある。
【００８４】
図６は、本実施形態のミリ波モジュール１１０を示す断面図である。
本実施形態のミリ波モジュール１１０は、図６に示すように、実装基板１１１と、半導体装置５０と、アンダーフィル部４０とを備えている。
実装基板１１１は、コア基板（支持基板）１１２と、配線層１３０とを備えている。
【００８５】
コア基板１１２には、複数の基板貫通孔１３と、１つの基板貫通孔１１３とが形成されている。
基板貫通孔１１３は、基板貫通孔１３より径が大きい貫通孔であり、コア基板１１２の中央、すなわち、平面視（ＸＹ平面視）において空間部６０と重なる位置に形成されている。基板貫通孔１１３の内壁には、接続配線２１が形成されている。これにより、ビアホール１２７が形成されている。
【００８６】
配線層１３０は、第１配線層１３１と、第２配線層１３２とを備えている。
第１配線層１３１は、第１基板配線２２と、第１誘電体層１３３とを備えている。
第１配線層１３１には、厚み方向（Ｚ軸方向）に貫通する複数の第１誘電体貫通孔１３３ａが形成されている。複数の第１誘電体貫通孔１３３ａは、それぞれ１つのビアホール１２７（基板貫通孔１１３）と連通するように形成されている。すなわち、第１誘電体貫通孔１３３ａの径は、ビアホール１２７（基板貫通孔１１３）の径よりも小さい。
【００８７】
第１誘電体層１３３は、第１誘電体貫通孔３３ａの代わりに、第１誘電体貫通孔１３３ａが形成されている点を除いて、第１実施形態の第１誘電体層３３と同様の構成である。
【００８８】
第２配線層１３２は、第２基板配線２４と、第２誘電体層１３４とを備えている。
第２配線層１３２には、厚み方向（Ｚ軸方向）に貫通する複数の第２誘電体貫通孔１３４ａが形成されている。複数の第２誘電体貫通孔１３４ａは、一端（＋Ｚ側の端部）が空間部６０に開口し、他端（−Ｚ側の端部）がそれぞれ対応する第１誘電体貫通孔１３３ａと連通するように形成されている。本実施形態においては、第２誘電体貫通孔１３４ａは、第１誘電体貫通孔１３３ａと同軸であり、同等の径の大きさを有している。第１誘電体貫通孔１３３ａと、第２誘電体貫通孔１３４ａとによって、一端（＋Ｚ側の端部）が空間部６０に開口し、他端（−Ｚ側の端部）がビアホール１２７（基板貫通孔１１３）と連通する誘電体貫通孔１３５が形成されている。
【００８９】
第２誘電体層１３４は、第２誘電体貫通孔３４ａの代わりに、第２誘電体貫通孔１３４ａが形成されている点を除いて、第１実施形態の第２誘電体層３４と同様の構成である。
【００９０】
誘電体貫通孔１３５と、ビアホール１２７（基板貫通孔１１３）とによって、空間部６０と、外部空間とを連通させる連通孔（連通部）１７０が形成されている。
【００９１】
本実施形態によれば、第１実施形態と同様にして、空間部６０と外部空間とを連通させる連通孔１７０が形成されているため、半導体装置５０や、実装基板１１１等の損傷を抑制できるミリ波モジュールが得られる。
【００９２】
また、本実施形態によれば、ビアホール１２７（基板貫通孔１１３）の径を大きく形成し、平面視（ＸＹ面視）において、ビアホール１２７（基板貫通孔１１３）の範囲内となるように複数の第１誘電体貫通孔１３３ａを形成する。そのため、１つの基板貫通孔に対して１つの第１誘電体貫通孔を形成する場合に比べて、第１誘電体貫通孔１３３ａを形成する位置を合わせることが容易である。
【００９３】
なお、本実施形態においては、以下の構成を採用することもできる。
【００９４】
上記説明した実施形態においては、連通孔１７０を形成するためのビアホール１２７（基板貫通孔１１３）を１つだけ形成したが、これに限られない。本実施形態においては、例えば、ビアホール１２７（基板貫通孔１１３）を複数形成し、それぞれのビアホール１２７（基板貫通孔１１３）に対して、複数の第１誘電体貫通孔１３３ａが連通するような構成としてもよい。
【００９５】
また、本実施形態においては、第１誘電体貫通孔１３３ａと第２誘電体貫通孔１３４ａとの径の大きさは、それぞれ異なっていてもよい。
【００９６】
（第３実施形態）
第３実施形態は、第１実施形態に対して、配線層３０が設けられていない点において異なる。
なお、上記実施形態と同様の構成については、同一の符号を付す等により、説明を省略する場合がある。
【００９７】
図７は、本実施形態のミリ波モジュール２１０を示す断面図である。
本実施形態のミリ波モジュール２１０は、図７に示すように、実装基板２１１と、半導体装置５０と、アンダーフィル部４０とを備えている。
実装基板２１１は、コア基板（支持基板）２１２と、基板配線２２２とを備えている。
コア基板２１２は、平面視（ＸＹ面視）において空間部６０と重なる位置に、連通孔（連通部）２７０が形成されている。連通孔２７０は、一端（＋Ｚ側の端部）が空間部６０に開口し、他端（−Ｚ側の端部）が外部空間に開口している。すなわち、連通孔２７０は、空間部６０と、外部空間とを連通させる。
【００９８】
基板配線２２２は、コア基板２１２の半導体装置５０側（＋Ｚ側）の表面２１２ａに形成されている。本実施形態において、基板配線２２２は、例えば、入出力端子として機能する。
【００９９】
本実施形態によれば、第１実施形態と同様にして、空間部６０と外部空間とを連通させる連通孔２７０が形成されているため、半導体装置５０や、実装基板２１１等の損傷を抑制できるミリ波モジュールが得られる。
【０１００】
また、本実施形態によれば、コア基板２１２に形成した貫通孔を、連通孔２７０とできるため、連通孔２７０の形成が簡便である。
【０１０１】
（第４実施形態）
第４実施形態は、第１実施形態に対して、基板貫通孔がポスト壁導波路を形成している点において異なる。
なお、上記実施形態と同様の構成については、同一の符号を付す等により、説明を省略する場合がある。
【０１０２】
図８は、本実施形態のミリ波モジュール３１０を示す斜視図である。
本実施形態のミリ波モジュール３１０は、図８に示すように、実装基板３１１と、半導体装置５０と、アンダーフィル部４０とを備えている。
【０１０３】
実装基板３１１は、コア基板（支持基板）３１２と、配線層３３０とを備えている。
コア基板３１２の半導体装置５０と逆側（−Ｚ側）の裏面には、接地導体部３２０と、複数のアンテナ部３１４とが形成されている。アンテナ部３１４は、接地導体部３２０が形成されていない箇所であり、コア基板３１２が露出している箇所である。アンテナ部３１４の平面視（ＸＹ面視）形状は、特に限定されず、本実施形態においては、例えば、矩形状である。
実装基板３１１は、例えば、平面視（ＸＹ面視）で約１０ｍｍ角形状である。
【０１０４】
コア基板３１２の半導体装置５０側（＋Ｚ側）の表面には、配線層３３０が設けられている。配線層３３０は、コア基板３１２の表面に形成された接地導体部３３１と、接地導体部３３１の半導体装置５０側（＋Ｚ側）に積層して設けられた誘電体層３３２とを備えている。接地導体部３２０及び接地導体部３３１は、例えば、形成材料を銅（Ｃｕ）とする薄膜である。
【０１０５】
コア基板３１２には、厚み方向（Ｚ軸方向）に貫通する複数の基板貫通孔３１３が形成されている。基板貫通孔３１３は、等ピッチで並んで形成されている。
基板貫通孔３１３の内壁には、接地導体部３２０と配線層３３０の接地導体部３３１とを電気的に接続する接続配線が形成されている。内壁に接続配線が形成された基板貫通孔３１３（ビアホール）が、等ピッチで並んで形成されることで、ポスト壁３１５が形成される。これにより、実装基板３１１内には、ポスト壁導波路３８０が形成される。
【０１０６】
誘電体層３３２の半導体装置５０側（＋Ｚ側）の実装面３１１ａには、信号伝送路３２７が形成されている。信号伝送路３２７は、半導体装置５０と、信号注入部３２８とを電気的に接続している。
信号注入部３２８は、配線層３３０を厚み方向（Ｚ軸方向）に貫通し、コア基板３１２の内部、すなわち、ポスト壁導波路３８０に到達するように設けられた導体部である。信号注入部３２８の形成材料としては、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）等を用いることができる。
【０１０７】
図示は省略するが、実装基板３１１には、第１実施形態から第３実施形態と同様にして、実装基板３１１と半導体装置５０とアンダーフィル部４０とに囲まれた空間部が形成されており、その空間部と、外部空間とを連通させる連通孔（連通部）が形成されている。本実施形態においては、連通孔もポスト壁導波路３８０を形成する一部として機能する。
【０１０８】
半導体装置５０から出力されるミリ波信号は、信号伝送路３２７を介して、信号注入部３２８に送られる。そして、ミリ波信号は、信号注入部３２８からポスト壁導波路３８０へと入力される。ポスト壁導波路３８０に入力されたミリ波信号は、ポスト壁導波路３８０に沿って進み、接地導体部３２０が形成されていないアンテナ部３１４から外部へと出力される。これにより、ミリ波信号を発信することが可能となる。
【０１０９】
本実施形態によれば、ポスト壁導波路３８０を形成する基板貫通孔３１３の一部を用いて、空間部と外部空間とを連通させる連通孔を形成できるため、簡便である。
【０１１０】
なお、本実施形態においては、以下の構成を採用することもできる。
【０１１１】
本実施形態においては、ポスト壁導波路３８０を形成する基板貫通孔３１３は、コア基板３１２に形成されている基板貫通孔３１３の一部であってもよい。
【０１１２】
また、本実施形態においては、連通孔の内壁に接続配線が形成されていなくてもよい。すなわち、本実施形態においては、連通孔がポスト壁導波路３８０を形成する一部でなくてもよい。
【０１１３】
また、本実施形態においては、アンテナ部３１４が、実装基板３１１の半導体装置５０側（＋Ｚ側）に設けられる構成としてもよい。この場合、アンテナ部３１４は、配線層３３０が部分的に除去された部分にあたり、コア基板３１２の半導体装置５０側（＋Ｚ側）の表面が露出した部分である。
【０１１４】
上述した第１実施形態から第４実施形態においては、本発明を、半導体装置としてミリ波ＩＣを用いたミリ波モジュールに適用する例について説明したが、本発明は、半導体装置としてマイクロ波ＩＣを用いたマイクロ波モジュールに適用することもできる。
【符号の説明】
【０１１５】
１０，１１０，２１０，３１０…ミリ波モジュール（マイクロ波・ミリ波モジュール）、１１，１１１，２１１，３１１…実装基板、１２，１１２，２１２，３１２…コア基板（支持基板）、１２ａ，２１２ａ…表面、１２ｂ…裏面、１３，１１３，３１３…基板貫通孔、２０，３２０，３３１…接地導体部、２１…接続配線（接続導体部）、２２…第１基板配線（基板導体層）、２４…第２基板配線（基板導体層）、３０…配線層（積層部）、３３…第１誘電体層（誘電体層）、３４…第２誘電体層（誘電体層）、３５，１３５…誘電体貫通孔、４０…アンダーフィル部（封止部）、５０…半導体装置、６０…空間部、７０，１７０，２７０…連通孔（連通部）、Ｓ１…基板貫通孔形成工程（第１連通部形成工程）、Ｓ７…実装工程、Ｓ８…アンダーフィリング工程（封止部形成工程）、３３２…誘電体層、３８０…ポスト壁導波路
【図１】
2015149430.tif 000003
【図２】
2015149430.tif 000004
【図３】
2015149430.tif 000005
【図４】
2015149430.tif 000006
【図５】
2015149430.tif 000007
【図６】
2015149430.tif 000008
【図７】
2015149430.tif 000009
【図８】
2015149430.tif 000010