(57)【要約】      （修正有）【課題】高調波を抑制する高調波抑制電源およびその制御回路を提供する。【解決手段】第１の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、制御回路３０の第１容量低下回路部が、昇圧チョッパ回路１０の出力電力が所定の負荷電力以下である軽負荷時に、入力コンデンサ２０の容量を低下させるため、軽負荷時における高調波歪を抑制できる。また、第２の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、制御回路３０の入力位相検出部が昇圧チョッパ回路１０の入力電圧位相を検出し、入力位相検出部が検出した入力電圧位相の入力位相情報に基づいて、制御回路３０の第２容量低下回路部が入力コンデンサ２０の容量を低下させるため、広範囲の負荷領域における高調波歪を適切に抑制できる。【選択図】図１
2015177636.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチを有する昇圧チョッパ回路と、
前記昇圧チョッパ回路の入力側に接続され前記主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、
前記主スイッチのスイッチング動作を制御する制御回路と、
を備える高調波抑制電源であって、
前記制御回路は、前記昇圧チョッパ回路の出力電力が所定の負荷電力以下である軽負荷時に、前記入力コンデンサの容量を低下させる第１容量低下回路部を有することを特徴とする高調波抑制電源。
【請求項２】
主スイッチを有する昇圧チョッパ回路と、
前記昇圧チョッパ回路の入力側に接続され前記主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、
前記主スイッチのスイッチング動作を制御する制御回路と、
を備える高調波抑制電源であって、
前記制御回路は、
前記昇圧チョッパ回路の入力電圧位相を検出する入力位相検出部と、
前記入力位相検出部が検出する前記入力電圧位相の入力位相情報に基づいて前記入力コンデンサの容量を低下させる第２容量低下回路部と、
を有することを特徴とする高調波抑制電源。
【請求項３】
前記昇圧チョッパ回路は、相互に所定位相差で前記主スイッチがスイッチング動作する２相以上の多相制御型のインターリーブ回路であることを特徴とする請求項１または２いずれかに記載の高調波抑制電源。
【請求項４】
前記主スイッチは、高電子移動度トランジスタであることを特徴とする請求項１乃至３いずれかに記載の高調波抑制電源。
【請求項５】
前記高電子移動度トランジスタは、窒化ガリウムをチャネルに用いたものであることを特徴とする請求項４に記載の高調波抑制電源。
【請求項６】
主スイッチを有する昇圧チョッパ回路と、前記昇圧チョッパ回路の入力側に接続され前記主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、を備える高調波抑制電源に用いられ、前記主スイッチのスイッチング動作を制御する制御回路であって、
前記昇圧チョッパ回路の出力電力が所定の負荷電力以下である軽負荷時に、前記入力コンデンサの容量を低下させる第１容量低下回路部を有することを特徴とする制御回路。
【請求項７】
主スイッチとを有する昇圧チョッパ回路と、前記昇圧チョッパ回路の入力側に接続され前記主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、を備える高調波抑制電源に用いられ、前記主スイッチのスイッチング動作を制御する制御回路であって、
前記昇圧チョッパ回路の入力電圧位相を検出する入力位相検出部と、
前記入力位相検出部が検出する前記入力電圧位相の入力位相情報に基づいて前記入力コンデンサの容量を低下させる第２容量低下回路部と、
を有することを特徴とする制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高調波を抑制する高調波抑制電源およびその制御回路に関する。
【背景技術】
【０００２】
ひずみ波交流の中に含まれている高調波は、電路や接続機器に悪影響を及ぼすため、高調波を発生し易い電気機器は、高調波抑制電源により高調波を抑制する必要がある。例えば、マルチプライヤを有するチョッパ回路は、広い負荷領域で高調波歪が少ない点有利であることから、高調波抑制電源として広く用いられている。しかし、軽負荷時に出力電圧が上昇してしまい易く、制御回路も構成が複雑となるという課題がある。
【０００３】
一方、マルチプライヤを有しないオン時間幅制御の臨界型チョッパ回路は、制御回路の構成が複雑でなく、軽負荷時における出力電圧上昇も発生し難いが、入力電流の歪が発生し易く、高調波歪が顕著となるといった課題があった。
【０００４】
上記課題に対して、特許文献１では、インダクタの２次側巻線に誘導される電圧を用いて入力電圧を感知し、感知された入力電圧によってスイッチの導通期間を調整することにより、入力電流の歪を補償する力率補正回路が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−９４６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、オン時間幅制御の臨界型チョッパ回路においては、負荷変動に対応したフィードバック制御が出力電圧検出によりなされ、スイッチの導通期間が大幅な変化量（例えば、軽負荷時に数百ｎｓ、重負荷時に数十μｓ）で制御される。このようにスイッチの導通期間が大幅な変化量で制御されるようなオン時間幅制御の臨界型チョッパ回路において、インダクタの２次側巻線に誘導される電圧情報のみでスイッチの導通期間を補正したとしても、広範囲な負荷変動に対応して適切にスイッチの導通期間を調整することは実際上困難であり、上記補正により却って入力電流が歪んでしまう虞があり、広範囲な負荷変動に対して高調波を抑制するには、更に別の手法を講じる必要がある。
【０００７】
その他、特許文献１以外の方法として、力率補正回路のインダクタに流れるインダクタ電流の負電流を検出することにより、スイッチングのオフ幅を検出し、これによって検出されたオフ幅の情報に基づき入力電圧の位相に対応させたスイッチングのオン幅を調整するといった方法も考えられる。しかし、このような方法も臨界型チョッパ回路における軽負荷条件等では、スイッチングのオフ幅が極めて短くなるため、検出されたオフ幅に従って次の動作サイクルにおけるスイッチング素子のオン幅を高精度に調整することは実際には困難であり、軽負荷時の高調波を抑制することが困難となる。また、インダクタ電流の負電流検出は、制御回路が複雑となり易く、インダクタ電流の負電流検出によってスイッチングのオフ幅を検出する方法を多相制御のインターリーブ回路に適用しようとすると、多相制御される各々の回路でインダクタ電流の負電流検出が必要となり、インターリーブ回路への適用は一層困難であるといった課題があった。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、高調波を抑制する高調波抑制電源およびその制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記の課題を解決するために、以下の事項を提案している。
【００１０】
主スイッチを有する昇圧チョッパ回路と、
昇圧チョッパ回路の入力側に接続され主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、
主スイッチのスイッチング動作を制御する制御回路と、
を備える高調波抑制電源であって、
制御回路は、昇圧チョッパ回路の出力電力が所定の負荷電力以下である軽負荷時に、入力コンデンサの容量を低下させる第１容量低下回路部を有することを特徴とする高調波抑制電源を提案している。
【００１１】
主スイッチを有する昇圧チョッパ回路と、
昇圧チョッパ回路の入力側に接続され主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、
主スイッチのスイッチング動作を制御する制御回路と、
を備える高調波抑制電源であって、
制御回路は、
昇圧チョッパ回路の入力電圧位相を検出する入力位相検出部と、
入力位相検出部が検出する入力電圧位相の入力位相情報に基づいて入力コンデンサの容量を低下させる第２容量低下回路部と、
を有することを特徴とする高調波抑制電源を提案している。
【００１２】
昇圧チョッパ回路は、相互に所定位相差で主スイッチがスイッチング動作する２相以上の多相制御型のインターリーブ回路であることを特徴とする高調波抑制電源を提案している。
【００１３】
主スイッチは、高電子移動度トランジスタであることを特徴とする高調波抑制電源を提案している。
【００１４】
高電子移動度トランジスタは、窒化ガリウムをチャネルに用いたものであることを特徴とする高調波抑制電源を提案している。
【００１５】
主スイッチを有する昇圧チョッパ回路と、昇圧チョッパ回路の入力側に接続され主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、を備える高調波抑制電源に用いられ、主スイッチのスイッチング動作を制御する制御回路であって、
昇圧チョッパ回路の出力電力が所定の負荷電力以下である軽負荷時に、入力コンデンサの容量を低下させる第１容量低下回路部を有することを特徴とする制御回路を提案している。
【００１６】
主スイッチを有する昇圧チョッパ回路と、昇圧チョッパ回路の入力側に接続され主スイッチのスイッチング動作によるリップルを抑制する入力コンデンサと、を備える高調波抑制電源に用いられ、主スイッチのスイッチング動作を制御する制御回路であって、
昇圧チョッパ回路の入力電圧位相を検出する入力位相検出部と、
入力位相検出部が検出する入力電圧位相の入力位相情報に基づいて入力コンデンサの容量を低下させる第２容量低下回路部と、
を有することを特徴とする制御回路を提案している。
【発明の効果】
【００１７】
本発明によれば、制御回路の第１容量低下回路部が、昇圧チョッパ回路の出力電力が所定の負荷電力以下である軽負荷時に、入力コンデンサの容量を低下させるため、軽負荷時における高調波歪を抑制できる。
【００１８】
本発明によれば、制御回路の入力位相検出部が昇圧チョッパ回路の入力電圧位相を検出し、入力位相検出部により検出された入力電圧位相の入力位相情報に基づいて、制御回路の第２容量低下回路部が入力コンデンサの容量を低下させるため、広範囲の負荷領域における高調波歪を適切に抑制できる。
【００１９】
本発明によれば、昇圧チョッパ回路は、相互に所定位相差でスイッチング動作する２相以上の多相制御型のインターリーブ回路であるため、入力コンデンサの容量を大きくして設計する大容量電源においても、高調波歪を適切に抑制できる。
【００２０】
本発明によれば、主スイッチは、高電子移動度トランジスタであるため、スイッチング周波数を高周波化し小型化した大容量電源においても、高調波歪を適切に抑制できる。
【００２１】
本発明によれば、高電子移動度トランジスタは、窒化ガリウムをチャネルに用いたものであるため、スイッチングを高周波化し小型化した大容量電源においても、高調波歪を適切に抑制できる。
【００２２】
本発明によれば、制御回路の第１容量低下回路部が、昇圧チョッパ回路の出力電力が所定の負荷電力以下である軽負荷時に、入力コンデンサの容量を低下させるため、軽負荷時における高調波歪を抑制できる。
【００２３】
本発明によれば、制御回路の入力位相検出部が昇圧チョッパ回路の入力電圧位相を検出し、入力位相検出部により検出された入力電圧位相の入力位相情報に基づいて、制御回路の第２容量低下回路部が入力コンデンサの容量を低下させるため、広範囲の負荷領域における高調波歪を適切に抑制できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係る高調波抑制電源１の構成を示す回路図である。
【図２】本発明の第１の実施形態に係る制御回路３０の構成を示す回路図である。
【図３】図２の第１容量低下回路部３０１の構成を示す回路図である。
【図４】本発明の第１の実施形態に係る高調波抑制電源の入力電圧ＶＡＣおよび入力電流Ｉｉｎの波形図である。
【図５】従来の高調波抑制電源の入力電圧ＶＡＣおよび入力電流Ｉｉｎの波形図である。
【図６】本発明の第２の実施形態に係る制御回路３０の構成を示す回路図である。
【図７】図６の入力位相検出部３０２の構成を示す回路図である。
【図８】図６の第２容量低下回路部３０３の構成を示す回路図である。
【図９】第２の実施形態に係る高調波抑制電源１のＺＣ端子電圧ＶＺＣ、入力電圧ＶＡＣおよび入力電流Ｉｉｎの波形図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施の形態について図面を参照して説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せをする様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。
【００２６】
（第１の実施形態）
図１は、本発明の実施形態に係る高調波抑制電源１の構成を示す回路図である。図２は、本発明の第１の実施形態に係る制御回路３０の構成を示す回路図である。
【００２７】
図１および図２に示すように、本実施形態に係る高調波抑制電源１は、交流を直流に変換するブリッジダイオード５０と、ブリッジダイオード５０の直流出力端子に接続され、スイッチング動作により入力電圧を昇圧する昇圧チョッパ回路１０と、上記スイッチング動作を制御する制御回路３０とを備える。
【００２８】
昇圧チョッパ回路１０は、インダクタ３とダイオード５と主スイッチ７（例えば、電界効果型トランジスタＭＯＳＦＥＴ）とを有する。インダクタ３、ダイオード５および主スイッチ７の接続構成は、一般的な昇圧チョッパ回路と同様であり、本願発明に係る技術分野における通常の知識を有する者にとって周知の技術であるため、ここでは説明を割愛する。また、高調波抑制電源１は、昇圧チョッパ回路１０の入力側に接続されスイッチングによるリップルを抑制する入力コンデンサ２０を備えている。入力コンデンサ２０の両端は昇圧チョッパ回路１０の入力端に接続されている。また、高調波抑制電源１は、昇圧チョッパ回路１０から出力される電圧を分圧し出力電圧を検出する抵抗７０、７１を有し、昇圧チョッパ回路１０の出力には、負荷８０が接続されている。
【００２９】
制御回路３０は、主スイッチ７のスイッチング動作を制御する。また、制御回路３０は、昇圧チョッパ回路１０の出力電力が所定の負荷電力以下である軽負荷時に、入力コンデンサ２０の容量を低下させる第１容量低下回路部３０１を有する。
【００３０】
本実施形態に係る高調波抑制電源１は、定格条件において、臨界電流モードで動作する電源の例である。臨界電流モードについては、本願発明に係る技術分野における通常の知識を有する者にとって周知の技術であるため、ここでは説明を割愛する。なお、主スイッチ７のスイッチング動作においては、例えば、主スイッチ７のスイッチング動作のオフ期間中の一部期間に共振動作が発生する。この共振動作は、図１中のインダクタ３と、主スイッチ７の内部構造上寄生する寄生コンデンサ８と、スナバコンデンサ９等とからなる回路において、ダイオード５の電流が流れ終わった直後に起こる現象である。
【００３１】
入力コンデンサ２０は、主スイッチ７のオン期間が最大になる条件（最小入力電圧、最大負荷電力の条件）において、インダクタ３に蓄積されるエネルギーに対して十分な容量値に設定する必要がある。例えば、主スイッチ７のオンデューティが５０％であれば、入力コンデンサ２０の最大容量値Ｃ２０（ｍａｘ）は、（１）式に基づいて設定する。
【００３２】
Ｃ２０（ｍａｘ）≧２×Ｌ×Ｐo（ｍａｘ）2 / Ｖｉｎ (ｍｉｎ)4・・・（１）
ここで、Ｐo（ｍａｘ）は高調波抑制電源１の最大出力電力、Ｖｉｎ (ｍｉｎ)は最小入力電圧、Ｌはインダクタ３のインダクタンス値を示す。
【００３３】
入力コンデンサ２０は、例えば、第１コンデンサ２１と第２コンデンサ２２とを並列接続して構成すると好適である。このような構成において、軽負荷時は第１コンデンサ２１をスイッチ２３で開放させれば、入力コンデンサ２０は第２コンデンサ２２の容量値となり、入力コンデンサ２０の容量を低下させることができる。また、重負荷時は第１コンデンサ２１をスイッチ２３で短絡させ、入力コンデンサ２０を第１コンデンサ２１と第２コンデンサ２２とを並列接続させた合成容量値に設定できる。
【００３４】
また、昇圧チョッパ回路１０は、相互に所定位相差でスイッチング動作する２相以上の多相制御型のインターリーブ回路である構成にすると、好適である。例えば、入力コンデンサ２０の容量を大きくして設計する大容量電源においても、高調波歪を適切に抑制できる。
【００３５】
主スイッチ７は、高電子移動度トランジスタであると、好適である。特に、高電子移動度トランジスタは、窒化ガリウムをチャネルに用いたものであると、好適である。このような高電子移動度トランジスタを用いると、スイッチングを高周波化し小型化した大容量電源においても、高調波歪を適切に抑制できる。
【００３６】
図３は、図２の第１容量低下回路部３０１の構成を示す回路図である。第１容量低下回路部３０１は、コンパレータ３１を有し、コンパレータ３１の反転入力端子は制御回路３０のＣＯＭＰ端子に接続されている。ＣＯＭＰ端子は、制御回路３０に設けられたｇｍアンプ３５の出力に接続されている。
【００３７】
ｇｍアンプ３５は、耐ノイズ性に優れた、電圧入力・電流出力型のアンプであり、制御回路３０のＦＢ端子の電圧を入力として検出し、ＦＢ端子の電圧に応じた電流を出力する。ＦＢ端子−ＧＮＤ端子間の電圧（図１中の抵抗７１の電圧）は軽負荷時には上昇するため、軽負荷時にはｇｍアンプ３５の出力電流が減少し、ＣＯＭＰ端子の電位が低下する。これにより、コンパレータ３１の出力がＨｉｇｈになる。
【００３８】
このように、軽負荷時は、コンパレータ３１の出力がＨｉｇｈになるため、第１容量低下回路部３０１は、軽負荷時にはスイッチ２４をオンさせ、スイッチ２３をオフさせる。これにより、第１容量低下回路部３０１は、入力コンデンサ２０を第２コンデンサ２２の容量値となるように設定させる。以上のように、制御回路３０の第１容量低下回路部３０１は、昇圧チョッパ回路１０の出力電力が所定の負荷電力以下である軽負荷時に、入力コンデンサ２０の容量を低下させる動作をする。
【００３９】
次に、本発明の第１の実施形態の作用および効果について、図４および図５を参照して説明する。図４は、本発明の第１の実施形態に係る高調波抑制電源の入力電圧ＶＡＣおよび入力電流Ｉｉｎの波形図である。図５は、従来の高調波抑制電源の入力電圧ＶＡＣおよび入力電流Ｉｉｎの波形図である。
【００４０】
なお、図４および図５は、高調波抑制電源の入力側ＩＮＰＵＴ（ＡＣ）に商用周波数５０Ｈｚの交流電圧ＡＣ１２０Ｖを印加し、高調波抑制電源の出力側ＯＵＴＰＵＴ（ＤＣ４００Ｖ）に直流負荷（ＬＯＡＤ）としてＤＣ０．１Ａの条件（軽負荷条件）とした場合の動作波形を示したものである。また、図５の波形図は、第１コンデンサ２１の容量Ｃ２１を２．２μＦとし、第２コンデンサ２２の容量Ｃ２１を０．４７μＦとした場合の例である。
【００４１】
本発明の実施形態に係る高調波抑制電源１では、従来の高調波抑制電源に比べ、入力電流の導通角が広がり、軽負荷時の高調波歪を改善できていることがわかる。図４および図５の条件における全高調波歪Ｔｏｔａｌ  Ｈａｒｍｏｎｉｃ  Ｄｉｓｔｏｒｔｉｏｎ（以下、ＴＨＤとする。）をシミュレーション値として比較すると、第１の実施形態に係る高調波抑制電源１は、従来の高調波抑制電源に比べ、２．３６％改善できることが確認されている。
【００４２】
以上説明したように、第１の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、制御回路３０の第１容量低下回路部３０１が、昇圧チョッパ回路１０の出力電力が所定の負荷電力以下である軽負荷時に、入力コンデンサ２０の容量を低下させるため、軽負荷時における高調波歪を抑制できる。
【００４３】
続いて、本発明の第２の実施の形態について図面を参照して説明する。第２の実施の形態の説明において、第１の実施の形態と共通する部分については、説明を省略する。
【００４４】
（第２の実施形態）
図６は、本発明の第２の実施形態に係る制御回路３０の構成を示す回路図である。図７は、図６の入力位相検出部３０２の構成を示す回路図である。図８は、図６の第２容量低下回路部３０３の構成を示す回路図である。図９は、第２の実施形態に係る高調波抑制電源１のＺＣ端子電圧ＶＺＣ、入力電圧ＶＡＣおよび入力電流Ｉｉｎの波形図である。なお、図９の波形図は、  第１コンデンサ２１の容量Ｃ２１を０．４７μＦとし、第２コンデンサ２２の容量Ｃ２１を０．０１μＦとした場合の例であり、高調波抑制電源の入力側ＩＮＰＵＴ（ＡＣ）に商用周波数５０Ｈｚの交流電圧ＡＣ１２０Ｖを印加し、高調波抑制電源の出力側ＯＵＴＰＵＴ（ＤＣ４００Ｖ）に直流負荷（ＬＯＡＤ）としてＤＣ０．１Ａの条件（軽負荷条件）とした場合の動作波形を示したものである。
【００４５】
第２の実施形態において、制御回路３０は、昇圧チョッパ回路１０の入力電圧位相を検出する入力位相検出部３０２と、入力位相検出部３０２が検出する入力電圧位相の入力位相情報に基づいて入力コンデンサ２０の容量を低下させる第２容量低下回路部３０３と、を有する。入力位相検出部３０２は、制御回路３０のＺＣ端子を介してインダクタ３の制御巻線３ｃに接続されており、インダクタ３の制御巻線３ｃの電圧に基づいて入力電圧位相を入力位相情報として検出する。図９に示すように、制御巻線３ｃと接続されたＺＣ端子には、入力位相情報が含まれる。
【００４６】
入力位相検出部３０２は、コンパレータ３２を有し、コンパレータ３２の出力は第２容量低下回路部３０３のコンパレータ３３の反転入力端子に接続されている。入力位相検出部３０２は、図９に示す入力位相情報検出点（Ａ点）で、ＺＣ端子に入力される信号の包絡線の値を検出し、入力位相情報を検出する。この入力位相情報の検出は、制御回路３０のＺＣ端子に入力される信号の包絡線の値を、入力位相検出部３０２に設けられたコンパレータ３２が予め定められた閾値ＶＴＨと比較することによりなされ、閾値ＶＴＨを適当な値に設定することにより交流入力の位相角が０度および１８０度付近であることが検出される。
【００４７】
第２容量低下回路部３０３は、コンパレータ３３を有し、コンパレータ３３の出力は制御回路３０のＣＯＮＴ端子に接続されている。第２容量低下回路部３０３は、交流入力の位相角が０度および１８０度付近であることを入力位相検出部３０２が検出すると、スイッチ２４をオンさせ、スイッチ２３をオフさせる。これにより、第２容量低下回路部３０３は、入力コンデンサ２０を第２コンデンサ２２の容量値となるように設定させる。その結果、図９に示したように、入力電流の導通角が広がり、高調波歪を抑制できる。
【００４８】
第１の実施形態および第２の実施形態におけるＴＨＤをシミュレーションで比較すると、第２の実施形態では、第１の実施形態に比べ、１．９６％改善できることが確認されている。したがって、第１の実施形態の動作と第２の実施形態の動作とを順次組み合わせれば、図５に示した波形のＴＨＤが４．３６％改善できることとなる。
【００４９】
なお、第２の実施の形態では、入力位相検出部３０２が入力電圧位相を検出したら、即時に、第２容量低下回路部３０３が入力コンデンサ２０の容量を低下させる動作となっているため、図９中のＢ期間で入力電流波形の歪が観られるが、この歪は以下のようにすれば解消可能である。例えば、図１において、第１コンデンサ２１とスイッチ２３との間に適当な抵抗値の抵抗部品を直列接続する構成とすれば、入力コンデンサ２０の容量低下動作を適当に低速化でき、図９中のＢ期間における入力電流波形の歪は解消できる。
【００５０】
昇圧チョッパ回路１０は、相互に所定位相差でスイッチング動作する２相以上の多相制御型のインターリーブ回路にアレンジして応用すると好適である。
【００５１】
また、主スイッチ７は、高電子移動度トランジスタであると好適である。特に、高電子移動度トランジスタは、窒化ガリウムをチャネルに用いたものであると好適である。
【００５２】
以上、説明したように、第２の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、制御回路３０の入力位相検出部３０２が昇圧チョッパ回路１０の入力電圧位相を検出し、入力位相検出部３０２が検出した入力電圧位相の入力位相情報に基づいて、制御回路３０の第２容量低下回路部３０３が入力コンデンサ２０の容量を低下させるため、広範囲の負荷領域における高調波歪を適切に抑制できる。
【００５３】
第２の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、昇圧チョッパ回路を、相互に所定位相差でスイッチング動作する２相以上の多相制御型のインターリーブ回路にアレンジして応用すれば、入力コンデンサの容量を大きくして設計する大容量電源においても、高調波歪を適切に抑制できる。
【００５４】
第２の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、主スイッチを、高電子移動度トランジスタとすれば、スイッチング周波数を高周波化し小型化した大容量電源においても、高調波歪を適切に抑制できる。
【００５５】
第２の実施形態に係る高調波抑制電源１およびその制御回路３０によれば、高電子移動度トランジスタを、窒化ガリウムをチャネルに用いたものとすれば、スイッチング周波数を高周波化し小型化した大容量電源においても、高調波歪を適切に抑制できる。
【００５６】
以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【符号の説明】
【００５７】
１：高調波抑制電源
３：インダクタ
３ｃ：制御巻線
５：ダイオード
７：主スイッチ
８：寄生コンデンサ
９：スナバコンデンサ
１０：昇圧チョッパ回路
２０：入力コンデンサ
２１：第１コンデンサ
２２：第２コンデンサ
２３：スイッチ
２４：スイッチ
３０：制御回路
３１：コンパレータ
３２：コンパレータ
３３：コンパレータ
３０１：第１容量低下回路部
３０２：入力位相検出部
３０３：第２容量低下回路部
７０：抵抗
７１：抵抗
【図１】
2015177636.tif 000003
【図２】
2015177636.tif 000004
【図３】
2015177636.tif 000005
【図４】
2015177636.tif 000006
【図５】
2015177636.tif 000007
【図６】
2015177636.tif 000008
【図７】
2015177636.tif 000009
【図８】
2015177636.tif 000010
【図９】
2015177636.tif 000011