(57)【要約】【課題】中継システムおよびスイッチ装置において、障害に応じたＬＡＧの自動設定の安定化を実現する。【解決手段】各ファブリックスイッチＦＳは、自身に接続される各ポートスイッチＰＳの中から通信状態が正常なポートスイッチの台数を検出し、当該台数を含む制御フレームＣＦ１を各ポートスイッチＰＳに送信する。各ポートスイッチＰＳは、制御フレームＣＦ１を受信した際に、それに含まれる台数とそれを受信したポートとの対応関係を接続情報テーブルに保持し、当該テーブルで保持される台数に変化が生じる際に、タイマ部２０を用いて第１期間（Ｔｗ）をカウントする。そして、各ポートスイッチＰＳは、第１期間（Ｔｗ）の経過後に、接続情報テーブルの中から最大の台数を検出し、最大の台数に対応するポートに対してＬＡＧを設定する。【選択図】図５
2015139111.tif 000002
【特許請求の範囲】
【請求項１】
複数のポートスイッチと、
前記複数のポートスイッチの間のフレームの中継を担う複数のファブリックスイッチと、
を備え、
前記複数のポートスイッチのそれぞれは、前記複数のファブリックスイッチのそれぞれと、リンクによって接続され、
前記複数のファブリックスイッチのそれぞれは、自身に接続される前記複数のポートスイッチの中から通信状態が正常なポートスイッチの台数を検出し、前記台数を含む制御フレームを第２期間毎に前記複数のポートスイッチに送信し、
前記複数のポートスイッチのそれぞれは、
前記制御フレームを受信した際に、前記制御フレームに含まれる台数と前記制御フレームを受信したポートとの対応関係を保持する接続情報テーブルと、
前記接続情報テーブルで保持される台数に変化が生じる際に、前記第２期間以上の期間である第１期間を経過後に前記接続情報テーブルの中から最大の台数を検出し、前記最大の台数に対応するポートに対してＬＡＧを設定するＬＡＧ設定部と、
を有する、中継システム。
【請求項２】
請求項１記載の中継システムにおいて、
前記ＬＡＧ設定部は、
前記接続情報テーブルで保持される台数に変化が生じる際に、前記第１期間をカウントし、前記第１期間を経過後にイネーブル信号を生成するタイマ部と、
前記イネーブル信号に応じて、前記接続情報テーブルの中から最大の台数を検出し、前記最大の台数に対応するポートに対してＬＡＧを設定するＬＡＧ設定実行部と、
を有する中継システム。
【請求項３】
請求項１記載の中継システムにおいて、
前記複数のポートスイッチのそれぞれは、さらに、第２の制御フレームを前記複数のファブリックスイッチに定期的に送信し、
前記複数のファブリックスイッチのそれぞれは、前記第２の制御フレームの受信状況に基づいて、前記通信状態が正常なポートスイッチの台数を検出する、
中継システム。
【請求項４】
複数のファブリックスイッチとの間でそれぞれリンクを介して接続されるスイッチ装置であって、
前記複数のファブリックスイッチのそれぞれは、自身に接続されるスイッチ装置の中から通信状態が正常なスイッチ装置の台数を検出し、前記台数を含む制御フレームを第２期間毎に前記スイッチ装置に送信し、
前記スイッチ装置は、
前記制御フレームを受信した際に、前記制御フレームに含まれる台数と前記制御フレームを受信したポートとの対応関係を保持する接続情報テーブルと、
前記接続情報テーブルで保持される台数に変化が生じる際に、前記第２期間以上の期間である第１期間を経過後に前記接続情報テーブルの中から最大の台数を検出し、前記最大の台数に対応するポートに対してＬＡＧを設定するＬＡＧ設定部と、
を有する、スイッチ装置。
【請求項５】
請求項４記載のスイッチ装置において、
前記ＬＡＧ設定部は、
前記接続情報テーブルで保持される台数に変化が生じる際に、前記第１期間をカウントし、前記第１期間を経過後にイネーブル信号を生成するタイマ部と、
前記イネーブル信号に応じて、前記接続情報テーブルの中から最大の台数を検出し、前記最大の台数に対応するポートに対してＬＡＧを設定するＬＡＧ設定実行部と、
を有するスイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中継システムおよびスイッチ装置に関し、例えば、１台のスイッチ装置から複数台のスイッチ装置に向けた通信にリンクアグリゲーションが適用される中継システムに関する。
【背景技術】
【０００２】
例えば、特許文献１には、複数の上位スイッチおよび複数の下位スイッチを備えたネットワークシステムにおいて、下位スイッチに自動的にリンクアグリゲーショングループ（以降、ＬＡＧと略す）を設定させる方式が示されている。具体的には、各上位スイッチは、自身に接続される下位スイッチの台数を含む制御フレームを各下位スイッチに送信し、各下位スイッチは、当該制御フレームに含まれる台数の内、最大の台数を含む制御フレームを受信したポートに対してＬＡＧを設定する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−２６７０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、シャーシ型スイッチ装置の代わりに複数のボックス型スイッチ装置を組み合わせて中継システムを構築する技術が知られている。当該中継システムでは、複数のボックス型スイッチ装置（ここではポートスイッチと呼ぶ）と、各ポートスイッチ間でのフレームの中継を担う複数のボックス型スイッチ装置（ここではファブリックスイッチと呼ぶ）とが設けられる。各ポートスイッチは、複数のファブリックスイッチとの間でそれぞれリンクを持ち、当該複数のリンクに対してＬＡＧを設定する。本明細書では、このような中継システムをボックス型ファブリックシステムと呼ぶ。
【０００５】
このようなボックス型ファブリックシステムにおいて、各ポートスイッチは、ＬＡＧを設定する際に、特許文献１に示されるような方式を用いることができる。ただし、実際上、各ファブリックスイッチは、自身に接続されるポートスイッチの台数の検出とそれを含んだ制御フレームの送信とを、それぞれ独立したタイミングで実行する。このため、各ポートスイッチは、各ファブリックスイッチからそれぞれ異なるタイミングで制御フレームを受信することになる。このタイムラグに伴い、障害の発生状況によっては、ＬＡＧの設定動作が不必要に行われ、不安定な動作が生じ得ることが本発明者等の検討によって見いだされた。
【０００６】
本発明は、このようなことに鑑みてなされたものであり、その目的の一つは、中継システムおよびスイッチ装置において、障害に応じたＬＡＧの自動設定の安定化を実現することにある。
【０００７】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的な実施の形態の概要を簡単に説明すれば、次のとおりである。
【０００９】
本実施の形態による中継システムは、複数のポートスイッチと、複数のポートスイッチの間のフレームの中継を担う複数のファブリックスイッチと、を備える。複数のポートスイッチのそれぞれは、複数のファブリックスイッチのそれぞれと、リンクによって接続される。複数のファブリックスイッチのそれぞれは、自身に接続される複数のポートスイッチの中から通信状態が正常なポートスイッチの台数を検出し、当該台数を含む制御フレームを第２期間毎に複数のポートスイッチに送信する。複数のポートスイッチのそれぞれは、接続情報テーブルと、ＬＡＧ設定部と、を有する。接続情報テーブルは、制御フレームを受信した際に、当該制御フレームに含まれる台数と当該制御フレームを受信したポートとの対応関係を保持する。ＬＡＧ設定部は、接続情報テーブルで保持される台数に変化が生じる際に、第２期間以上の期間である第１期間を経過後に接続情報テーブルの中から最大の台数を検出し、最大の台数に対応するポートに対してＬＡＧを設定する。
【発明の効果】
【００１０】
本願において開示される発明のうち、代表的な実施の形態によって得られる効果を簡単に説明すると、中継システムおよびスイッチ装置において、障害に応じたＬＡＧの自動設定の安定化が実現可能になる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１による中継システムにおいて、その構成例および前提となる動作例を示すブロック図である。
【図２】（ａ）および（ｂ）は、図１の中継システムにおいて、そのポートスイッチによるＬＡＧ設定時の動作例を示す説明図である。
【図３】（ａ）は、図２（ａ）のポートスイッチが備える接続情報テーブルの構成例を示す概略図であり、（ｂ）は、図２（ｂ）のポートスイッチが備える接続情報テーブルの構成例を示す概略図である。
【図４】（ａ）は、図１の中継システムにおいて、そのポートスイッチによるＬＡＧ設定時に問題が生じる状況の一例を示すタイミング図であり、（ｂ）および（ｃ）は、（ａ）の所定のタイミングにおける動作例を示す説明図である。
【図５】（ａ）は、本発明の実施の形態１による中継システムにおいて、そのポートスイッチによるＬＡＧ設定時の動作例を示すタイミング図であり、（ｂ）は、（ａ）に対応する中継システムの模式的な構成例、および（ａ）の所定のタイミングにおける動作例を示す図である。
【図６】図１および図５（ｂ）の中継システムにおいて、そのポートスイッチの主要部の構成例を示すブロック図である。
【図７】（ａ）は、図６におけるＬＡＧテーブルの構成例を示す概略図であり、（ｂ）は、図６におけるアドレステーブルの構成例を示す概略図である。
【図８】図６のポートスイッチにおいて、その制御フレーム生成部の動作例を示す概略図である。
【図９】図１および図５（ｂ）の中継システムにおいて、そのファブリックスイッチの主要部の構成例を示すブロック図である。
【図１０】（ａ）は、図９におけるＰＳ管理テーブルの構成例を示す概略図であり、（ｂ）は、図９におけるアドレステーブルの構成例を示す概略図である。
【図１１】（ａ）および（ｂ）は、本発明の実施の形態２による中継システムにおいて、そのポートスイッチによるＬＡＧ設定時の動作例を示すタイミング図である。
【発明を実施するための形態】
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
（実施の形態１）
《中継システムの構成および前提動作》
図１は、本発明の実施の形態１による中継システムにおいて、その構成例および前提となる動作例を示すブロック図である。図１に示す中継システム１０は、ボックス型ファブリックシステム１０で構成される。当該中継システム１０は、複数（ここではｎ台（ｎは２以上の整数））のポートスイッチＰＳ［１］〜ＰＳ［ｎ］と、複数（ここではｍ台（ｍは２以上の整数））のファブリックスイッチＦＳ［１］〜ＦＳ［ｍ］と、を備える。複数のファブリックスイッチＦＳ［１］〜ＦＳ［ｍ］は、複数のポートスイッチＰＳ［１］〜ＰＳ［ｎ］の間のフレームの中継を担う。複数のポートスイッチのそれぞれは、複数のファブリックスイッチのそれぞれと、リンクＬＫ［１，１］〜ＬＫ［ｎ，ｍ］によって接続される。
【００１６】
ｎ台のポートスイッチＰＳ［１］〜ＰＳ［ｎ］、およびｍ台のファブリックスイッチＦＳ［１］〜ＦＳ［ｍ］のそれぞれは、ボックス型スイッチ装置で構成される。ｎ台のポートスイッチＰＳ［１］〜ＰＳ［ｎ］のそれぞれは、ｍ台のファブリックスイッチＦＳ［１］〜ＦＳ［ｍ］の接続用となるｍ個のファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［ｍ］と、ｐ（ｐは１以上の整数）個のユーザ用ポートＰｕ［１］〜Ｐｕ［ｐ］とを備える。ｍ台のファブリックスイッチＦＳ［１］〜ＦＳ［ｍ］のそれぞれは、ｎ台のポートスイッチＰＳ［１］〜ＰＳ［ｎ］の接続用となるｎ個のポートスイッチ用ポートＰｐ［１］〜Ｐｐ［ｎ］を備える。
【００１７】
ｎ台のポートスイッチＰＳ［１］〜ＰＳ［ｎ］のそれぞれは、自身とｍ台のファブリックスイッチＦＳ［１］〜ＦＳ［ｍ］との間を接続するｍ本のリンク（具体的にはファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［ｍ］）に対してＬＡＧを設定する。図１では、ポートスイッチＰＳ［ｋ］（ｋ：１〜ｎの整数）とファブリックスイッチＦＳ［ｑ］（ｑ：１〜ｍの整数）との間を接続するリンクをＬＫ［ｋ，ｑ］としている。ポートスイッチＰＳ［１］は、ｍ台のファブリックスイッチＦＳ［１］〜ＦＳ［ｍ］との間のｍ本のリンクＬＫ［１，１］〜ＬＫ［１，ｍ］に対してＬＡＧ（ＬＡＧ［１］とする）を設定する。同様に、ポートスイッチＰＳ［２］は、ｍ本のリンクＬＫ［２，１］〜ＬＫ［２，ｍ］に対してＬＡＧ（ＬＡＧ［２］とする）を設定し、ポートスイッチＰＳ［ｎ］は、ｍ本のリンクＬＫ［ｎ，１］〜ＬＫ［ｎ，ｍ］に対してＬＡＧ（ＬＡＧ［ｎ］とする）を設定する。
【００１８】
以降、ポートスイッチＰＳ［１］〜ＰＳ［ｎ］のそれぞれを代表してポートスイッチＰＳと称し、ファブリックスイッチＦＳ［１］〜ＦＳ［ｍ］のそれぞれを代表してファブリックスイッチＦＳと称する。また、ファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［ｍ］のそれぞれを代表してファブリックスイッチ用ポートＰｆと称し、ポートスイッチ用ポートＰｐ［１］〜Ｐｐ［ｎ］のそれぞれを代表してポートスイッチ用ポートＰｐと称する。更に、複数のリンクＬＫ［１，１］〜ＬＫ［ｎ，ｍ］のそれぞれを代表してリンクＬＫと称する。ここで、リンクＬＫとは、通信回線と、その両端のポート（すなわちファブリックスイッチ用ポートＰｆおよびポートスイッチ用ポートＰｐ）とを含めた集合体を意味する。
【００１９】
このような構成において、例えば、ポートスイッチＰＳ［１］のユーザ用ポートＰｕ［１］に接続された端末ＴＭ１からポートスイッチＰＳ［２］のユーザ用ポートＰｕ［ｐ］に接続された端末ＴＭ４に向けてフレーム（ユーザフレーム）ＦＬ１が転送される場合を想定する。この場合、ポートスイッチＰＳ［１］は、ユーザフレームＦＬ１を受信した際に、ＬＡＧ［１］に伴う所定の分散規則に基づき、その中継先のファブリックスイッチ用ポートＰｆ（言い換えればリンクＬＫ）を定める。この例では、ファブリックスイッチ用ポートＰｆ［１］が定められる。その結果、フレームＦＬ１は、ファブリックスイッチＦＳ［１］を経由する経路でポートスイッチＰＳ［２］および端末ＴＭ４に転送される。
【００２０】
また、ポートスイッチＰＳ［１］のユーザ用ポートＰｕ［ｐ］に接続された端末ＴＭ２からポートスイッチＰＳ［２］のユーザ用ポートＰｕ［１］に接続された端末ＴＭ３に向けてフレーム（ユーザフレーム）ＦＬ２が転送される場合を想定する。この場合、ポートスイッチＰＳ［１］は、フレームＦＬ２を受信した際に、ＬＡＧ［１］に伴う所定の分散規則に基づき、その中継先のファブリックスイッチ用ポートＰｆ（リンクＬＫ）を定める。この例では、ファブリックスイッチ用ポートＰｆ［２］が定められる。その結果、フレームＦＬ２は、ファブリックスイッチＦＳ［２］を経由する経路でポートスイッチＰＳ［２］および端末ＴＭ３に転送される。なお、仮に、ファブリックスイッチ用ポートＰｆ［２］に障害が有るような場合には、それを除いたファブリックスイッチ用ポートＰｆが定められる。
【００２１】
このように、ボックス型ファブリックシステムを用いると、ＬＡＧに伴い、ＬＡＧ内での負荷分散と冗長性を実現できる。例えば通信帯域を拡大したい場合には、ファブリックスイッチＦＳを増設すればよく、通信帯域の拡大を容易にかつ低コストで実現可能になる。また、ポートスイッチＰＳの増設によって、ポート数（すなわちユーザ用ポートＰｕ［１］〜Ｐｕ［ｐ］）の拡張も容易にかつ低コストで実現可能になる。その結果、当該システムを用いると、シャーシ型スイッチ装置からなるシステムを用いる場合と比較して、ユーザの要求に応じた柔軟なシステムを低コストで構築できる。
【００２２】
《ポートスイッチによるＬＡＧ設定時の動作（前提）》
図２（ａ）および図２（ｂ）は、図１の中継システムにおいて、そのポートスイッチによるＬＡＧ設定時の動作例を示す説明図である。図２（ａ）および図２（ｂ）では、図１におけるポートスイッチＰＳの台数（ｎ）およびファブリックスイッチＦＳの台数（ｍ）がそれぞれ３台である場合を例とする。図２（ａ）では、中継システム１０に障害が無い場合の動作例が示され、図２（ｂ）では、中継システム１０にリンク障害が有る場合の動作例が示される。
【００２３】
まず、図２（ａ）に示すように、ファブリックスイッチＦＳ［１］〜ＦＳ［３］のそれぞれは、自身に接続されるポートスイッチＰＳ［１］〜ＰＳ［３］の中から通信状態が正常なポートスイッチＰＳの台数を検出する。そして、ファブリックスイッチＦＳ［１］〜ＦＳ［３］のそれぞれは、当該検出した台数を含む制御フレームＣＦ１を生成し、それを複数のポートスイッチＰＳ［１］〜ＰＳ［３］に送信する。
【００２４】
図２（ａ）の例では、ファブリックスイッチＦＳ［１］〜ＦＳ［３］は、共に、通信状態が正常なポートスイッチＰＳの台数が３台であることを検出する。そして、ファブリックスイッチＦＳ［１］〜ＦＳ［３］は、共に、ポートスイッチ用ポートＰｐ［１］〜Ｐｐ［３］を介して複数のポートスイッチＰＳ［１］〜ＰＳ［３］に、３台の情報を含んだ制御フレームＣＦ１を送信する。
【００２５】
ポートスイッチＰＳ［１］〜ＰＳ［３］のそれぞれは、複数のファブリックスイッチＦＳ［１］〜ＦＳ［３］からの各制御フレームＣＦ１をファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［３］で受信する。そして、ポートスイッチＰＳ［１］〜ＰＳ［３］のそれぞれは、各制御フレームＣＦ１に含まれる台数と各制御フレームＣＦ１を受信したポート（ファブリックスイッチ用ポートＰｆ）との対応関係を接続情報テーブルに保持する。図３（ａ）は、図２（ａ）のポートスイッチＰＳ［２］が備える接続情報テーブルの構成例を示す概略図である。
【００２６】
例えば、ポートスイッチＰＳ［２］は、各ファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［３］で共に３台の情報を含む制御フレームＣＦ１を受信する。これに応じて、図３（ａ）の接続情報テーブル１５には、ファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［３］のポート識別子｛Ｐｆ［１］｝〜｛Ｐｆ［３］｝にそれぞれ３台が対応付けて保持される。本明細書では、例えば、｛Ｐｆ［１］｝は、ファブリックスイッチ用ポートＰｆ［１］の識別子（ＩＤ）を表すものとし、以降も同様に、例えば｛ＡＡ｝は、ＡＡの識別子（ＩＤ）を表すものとする。
【００２７】
同様に、ポートスイッチＰＳ［１］，ＰＳ［３］も、各ファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［３］で共に３台の情報を含む制御フレームＣＦ１を受信するため、図３（ａ）と同様の情報を持つ接続情報テーブル１５を保持する。次いで、ポートスイッチＰＳ［１］〜ＰＳ［３］のそれぞれは、接続情報テーブル１５の中から最大の台数を検出し、当該最大の台数に対応するポート（ファブリックスイッチ用ポートＰｆ）に対してＬＡＧを設定する。
【００２８】
図２（ａ）および図３（ａ）の場合、ポートスイッチＰＳ［１］〜ＰＳ［３］は、共に、接続情報テーブル１５の中から３台を検出し、当該３台に対応する全てのファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［３］に対してＬＡＧを設定する。すなわち、ポートスイッチＰＳ［１］は、ファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［３］（それを含む各リンクＬＫ［１，１］〜ＬＫ［１，３］）に対してＬＡＧ［１］を設定する。同様に、ポートスイッチＰＳ［２］は、ファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［３］（それを含むリンクＬＫ［２，１］〜ＬＫ［２，３］）に対してＬＡＧ［２］を設定し、ポートスイッチＰＳ［３］も、ファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［３］（それを含む各リンクＬＫ）に対してＬＡＧ［３］を設定する。
【００２９】
一方、図２（ｂ）の例では、リンクＬＫ［１，１］にリンク障害が生じている。この場合、ファブリックスイッチＦＳ［１］は、自身に接続されるポートスイッチＰＳ［１］〜ＰＳ［３］の中から通信状態が正常なポートスイッチＰＳの台数が２台であることを検出する。そして、ファブリックスイッチＦＳ［１］は、ポートスイッチ用ポートＰｐ［１］〜Ｐｐ［３］を介して複数のポートスイッチＰＳ［１］〜ＰＳ［３］に、２台の情報を含んだ制御フレームＣＦ１を送信する。この際に、ファブリックスイッチＦＳ［１］は、リンク障害が生じているリンクＬＫ［１，１］（すなわちポートスイッチ用ポートＰｐ［１］）に対しては、必ずしも制御フレームＣＦ１を送信する必要はない。
【００３０】
また、ファブリックスイッチＦＳ［２］，ＦＳ［３］は、共に、通信状態が正常なポートスイッチＰＳの台数が３台であることを検出する。そして、ファブリックスイッチＦＳ［２］，ＦＳ［３］は、共に、ポートスイッチ用ポートＰｐ［１］〜Ｐｐ［３］を介して複数のポートスイッチＰＳ［１］〜ＰＳ［３］に、３台の情報を含んだ制御フレームＣＦ１を送信する。
【００３１】
ポートスイッチＰＳ［１］〜ＰＳ［３］のそれぞれは、各制御フレームＣＦ１に含まれる台数と各制御フレームＣＦ１を受信したポート（ファブリックスイッチ用ポートＰｆ）との対応関係を接続情報テーブルに保持する。図３（ｂ）は、図２（ｂ）のポートスイッチＰＳ［２］が備える接続情報テーブルの構成例を示す概略図である。例えば、ポートスイッチＰＳ［２］は、ファブリックスイッチ用ポートＰｆ［１］で２台の情報を含む制御フレームＣＦ１を受信し、ファブリックスイッチ用ポートＰｆ［２］，Ｐｆ［３］で３台の情報を含む制御フレームＣＦ１を受信する。
【００３２】
これに応じて、ポートスイッチＰＳ［２］の接続情報テーブル１５には、図３（ｂ）に示すように、ポート識別子｛Ｐｆ［１］｝に２台が対応付けて保持され、ポート識別子｛Ｐｆ［２］｝，｛Ｐｆ［３］｝に３台が対応付けて保持される。ポートスイッチＰＳ［３］の接続情報テーブル１５も、図３（ｂ）と同様の情報を持つ。また、ポートスイッチＰＳ［１］の接続情報テーブル１５に関し、ポート識別子｛Ｐｆ［２］｝，｛Ｐｆ［３］｝には３台が対応付けて保持されるが、ポート識別子｛Ｐｆ［１］｝には、ファブリックスイッチ用ポートＰｆ［１］で制御フレームＣＦ１を受信できないため、特に限定はされないが、０台等が対応付けて保持される。
【００３３】
次いで、ポートスイッチＰＳ［１］〜ＰＳ［３］のそれぞれは、接続情報テーブル１５に基づいてＬＡＧを設定する。図２（ｂ）および図３（ｂ）の場合、ポートスイッチＰＳ［１］〜ＰＳ［３］は、共に、接続情報テーブル１５の中から３台を検出し、当該３台に対応するファブリックスイッチ用ポートＰｆ［２］，Ｐｆ［３］に対してＬＡＧを設定する。すなわち、ポートスイッチＰＳ［１］は、ファブリックスイッチ用ポートＰｆ［２］，Ｐｆ［３］（それを含む各リンクＬＫ［１，２］，ＬＫ［１，３］）に対してＬＡＧ［１］を設定する。
【００３４】
同様に、ポートスイッチＰＳ［２］は、ファブリックスイッチ用ポートＰｆ［２］，Ｐｆ［３］（それを含むリンクＬＫ［２，２］，ＬＫ［２，３］）に対してＬＡＧ［２］を設定し、ポートスイッチＰＳ［３］も、ファブリックスイッチ用ポートＰｆ［２］，Ｐｆ［３］（それを含む各リンクＬＫ）に対してＬＡＧ［３］を設定する。言い換えれば、ポートスイッチＰＳ［１］〜ＰＳ［３］は、図２（ａ）の状態を基準として、リンクＬＫ［１，１］のリンク障害に伴い、ファブリックスイッチ用ポートＰｆ［１］をＬＡＧから除外する。
【００３５】
《ポートスイッチによるＬＡＧ設定時の動作（問題点）》
図４（ａ）は、図１の中継システムにおいて、そのポートスイッチによるＬＡＧ設定時に問題が生じる状況の一例を示すタイミング図であり、図４（ｂ）および図４（ｃ）は、図４（ａ）の所定のタイミングにおける動作例を示す説明図である。図２（ａ）および図２（ｂ）に示したような方法でＬＡＧの設定を行った場合、図２（ｂ）に示したようなリンク障害の場合には特に問題は生じないが、ポートスイッチＰＳ自体に障害が生じた場合には問題が生じ得る。
【００３６】
具体的に説明すると、まず、図４（ａ）において、ファブリックスイッチＦＳ［１］〜ＦＳ［３］は、それぞれ、タイミングｔ［１］〜ｔ［３］で障害の検出と制御フレームＣＦ１の送信を行うものとする。ここで、ファブリックスイッチＦＳ［１］〜ＦＳ［３］は、それぞれ独立したタイミングで障害を検出し、当該障害を反映した台数を含む制御フレームＣＦ１を、それぞれ独立したタイミングで定期的に送信する。したがって、図４（ａ）に示すように、例えば、タイミングｔ［２］，ｔ［３］，ｔ［１］が所定のタイムラグを経て順に生じ、その後、所定の期間（第２期間）Ｔｃを経て、再び、タイミングｔ［２］，ｔ［３］，ｔ［１］が所定のタイムラグを経て順に生じることがある。所定の期間（第２期間）Ｔｃは、制御フレームＣＦ１の送信間隔であり、特に限定はされないが、１ｓ等である。
【００３７】
このような状況で、タイミングｔ［３］とタイミングｔ［１］との間でポートスイッチＰＳ［１］の障害が生じた場合を想定する。この場合、図４（ａ）に示すように、まず、ファブリックスイッチＦＳ［１］は、タイミングｔ［１］でポートスイッチＰＳ［１］の障害を検出し、これを反映して、２台を含む制御フレームＣＦ１をポートスイッチＰＳ［２］，ＰＳ［３］（または加えてＰＳ［１］）に送信する。
【００３８】
ポートスイッチＰＳ［２］，ＰＳ［３］は、当該タイミングｔ［１］に伴うファブリックスイッチＦＳ［１］からの制御フレームＣＦ１（２台を含む）を受信した際に、自身の接続情報テーブル１５を図３（ａ）のような内容から図３（ｂ）のような内容に変更し、これに応じてＬＡＧの再設定を行う。図４（ｂ）には、この際の動作例が示されており、図４（ａ）に示されるように、タイミングｔ［１］とその後に生じるタイミングｔ［２］との間のタイミングｔａにおける動作例が示されている。
【００３９】
図４（ｂ）に示すように、ポートスイッチＰＳ［２］，ＰＳ［３］は、ファブリックスイッチＦＳ［１］からの制御フレームＣＦ１（２台を含む）に基づく接続情報テーブル１５の変更に応じて、それぞれ、ＬＡＧ［２］，ＬＡＧ［３］からファブリックスイッチ用ポートＰｆ［１］を除外する。なお、図４（ｂ）に示すファブリックスイッチＦＳ［２］，ＦＳ［３］からの制御フレームＣＦ１（３台を含む）は、当該タイミングｔ［１］の前に生じるタイミングｔ［２］，ｔ［３］での制御フレームを表している。また、接続情報テーブル１５に変更が生じてからＬＡＧの再設定に要する時間は、制御フレームＣＦ１の送信間隔（第２期間）Ｔｃよりも十分に短く、特に限定はされないが、１００ｍｓ等である。
【００４０】
その後、図４（ａ）に示すように、ファブリックスイッチＦＳ［２］，ＦＳ［３］は、前述したタイミングｔ［１］から場合によっては所定の期間（第２期間）Ｔｃ程度遅れたタイミングｔ［２］，ｔ［３］でそれぞれポートスイッチＰＳ［１］の障害を検出する。そして、ファブリックスイッチＦＳ［２］，ＦＳ［３］は、それぞれ、２台を含む制御フレームＣＦ１をポートスイッチＰＳ［２］，ＰＳ［３］（または加えてＰＳ［１］）に送信する。
【００４１】
ポートスイッチＰＳ［２］，ＰＳ［３］は、当該タイミングｔ［２］，ｔ［３］に伴うファブリックスイッチＦＳ［２］，ＦＳ［３］からの制御フレームＣＦ１（２台を含む）を受信した際に、自身の接続情報テーブル１５の内容を変更し、これに応じてＬＡＧの再設定を行う。図４（ｃ）には、この際の動作例が示されており、図４（ａ）に示されるように、当該タイミングｔ［２］，ｔ［３］（およびその後のタイミングｔ［１］）の後のタイミングｔｂにおける動作例が示されている。
【００４２】
図４（ｃ）に示すように、ポートスイッチＰＳ［２］，ＰＳ［３］は、ファブリックスイッチＦＳ［１］〜ＦＳ［３］からの制御フレームＣＦ１（２台を含む）に基づく接続情報テーブル１５の変更に応じて、それぞれ、ＬＡＧ［２］，ＬＡＧ［３］に再びファブリックスイッチ用ポートＰｆ［１］を戻す処理を行う。なお、タイミングｔ［２］とｔ［３］との間隔によっては、ＬＡＧ［２］，ＬＡＧ［３］からファブリックスイッチ用ポートＰｆ［１］を除外したのち、ファブリックスイッチ用ポートＰｆ［２］も除外し、その後、ＬＡＧ［２］，ＬＡＧ［３］にファブリックスイッチ用ポートＰｆ［１］，Ｐｆ［２］を戻すという処理が行われる場合もある。
【００４３】
このように、ポートスイッチＰＳに障害が生じた場合には、図４（ｃ）に示したように、本来、正常状態でのＬＡＧの設定（図２（ａ））を維持すればよいにも関わらず、図４（ｂ）に示したように、無駄なＬＡＧの再設定が生じることがある。この無駄なＬＡＧの再設定は、ファブリックスイッチＦＳの台数（ｍ）が増加するほど、より頻発する恐れがあり、これに伴い、処理負荷の増大や、動作の不安化等を招き得る。なお、ここでは、ポートスイッチＰＳに障害が生じた場合を例としたが、障害から回復した場合も、その回復を検出し、それを反映した制御フレームＣＦ１を送信するタイミングが各ファブリックスイッチＦＳ毎に異なるため、同様の問題が生じ得る。
【００４４】
《ポートスイッチによるＬＡＧ設定時の動作（本実施の形態）》
図５（ａ）は、本発明の実施の形態１による中継システムにおいて、そのポートスイッチによるＬＡＧ設定時の動作例を示すタイミング図であり、図５（ｂ）は、図５（ａ）に対応する中継システムの模式的な構成例および図５（ａ）の所定のタイミングにおける動作例を示す図である。図５（ｂ）に示すように、本実施の形態による中継システム１０は、図２（ａ）および図２（ｂ）等の構成と比較して、図１における複数（ここでは３台）のポートスイッチＰＳ［１］〜ＰＳ［３］がタイマ部２０を備える点が異なっている。
【００４５】
図５（ａ）には、前述した図４（ａ）と同様の状況が示されている。ただし、図５（ａ）では、図４（ａ）の場合と異なり、各ポートスイッチＰＳ［１］〜ＰＳ［３］には、タイマ部２０を用いた、ＬＡＧ設定のディスエーブル期間Ｔｗが設けられている。各ポートスイッチＰＳ［１］〜ＰＳ［３］は、前述した接続情報テーブル１５で保持される台数に変化が生じる際に、タイマ部２０に基づく当該ディスエーブル期間（第１期間）Ｔｗを経過後に接続情報テーブル１５の中から最大の台数を検出し、当該最大の台数に対応するポートに対してＬＡＧを設定する。
【００４６】
図５（ａ）の例では、ポートスイッチＰＳ［２］，ＰＳ［３］は、タイミングｔ［１］でファブリックスイッチＦＳ［１］から送信された２台を含む制御フレームＣＦ１を受信した際に、接続情報テーブル１５の変更を伴うことを認識し、これ受けて、タイマ部２０を起動する。タイマ部２０には、前述した制御フレームＣＦ１の送信間隔（第２期間）Ｔｃ以上の期間であるディスエーブル期間（第１期間）Ｔｗが設定される。
【００４７】
ここで、ポートスイッチＰＳ［２］，ＰＳ［３］は、原理的には、タイミングｔ［１］に伴い接続情報テーブル１５の変更が最初に生じてから、第１期間Ｔｗ以上待てば、全てのファブリックスイッチＦＳ［１］〜ＦＳ［３］から２台を含む制御フレームＣＦ１を受信することができる。したがって、ポートスイッチＰＳ［２］，ＰＳ［３］は、この第１期間Ｔｗを経過後に、ＬＡＧ設定を行うことで、前述した図４（ｂ）のような過程を経ずに図２（ａ）に示した正常時のＬＡＧの設定状態をそのまま維持する形で図４（ｃ）のようなＬＡＧの設定状態に移行することができる。
【００４８】
図５（ｂ）には、図４（ｂ）の場合と同様に、図５（ａ）のタイミングｔａにおける動作例が示されている。図５（ｂ）に示すように、ポートスイッチＰＳ［２］，ＰＳ［３］は、ファブリックスイッチＦＳ［１］から２台を含む制御フレームＣＦ１を受信した場合であっても、ＬＡＧの設定がディスエーブルであるため、図４（ｂ）の場合とは異なり、ＬＡＧの再設定を行わない。
【００４９】
以上のように、本実施の形態１の中継システムを用いることで、障害に応じて無駄なＬＡＧの再設定が生じることを防止することができる。その結果、ポートスイッチＰＳにおいて、処理負荷の低減や、障害に応じたＬＡＧの自動設定の安定化を実現することが可能になる。なお、第１期間Ｔｗは、前述したように、制御フレームＣＦ１の送信間隔（第２期間）Ｔｃ以上の期間であればよいが、現実的には、第２期間Ｔｃの２倍以上といった期間になり得る。すなわち、実際には、各ファブリックスイッチＦＳ毎に、障害を検出してから制御フレームＣＦ１を送信するまでの期間にばらつきがあったり、あるいは、各リンクＬＫ毎に、通信の混雑具合いが異なるような場合があるため、これらを考慮したマージンを持たせることが望ましい場合がある。
【００５０】
《ポートスイッチ（スイッチ装置）の構成および動作》
図６は、図１および図５（ｂ）の中継システムにおいて、そのポートスイッチの主要部の構成例を示すブロック図である。図７（ａ）は、図６におけるＬＡＧテーブルの構成例を示す概略図であり、図７（ｂ）は、図６におけるアドレステーブルの構成例を示す概略図である。図６に示すポートスイッチ（スイッチ装置）ＰＳは、複数のファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［ｍ］と、複数のユーザ用ポートＰｕ［１］〜Ｐｕ［ｐ］と、各種処理部および各種テーブルと、を備える。ファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［ｍ］には、ＬＡＧ［ｎ］が設定される。以下、この各種処理部および各種テーブルに関して説明する。
【００５１】
インタフェース部２５は、受信バッファおよび送信バッファを備え、複数のポート（Ｐｆ［１］〜Ｐｆ［ｍ］，Ｐｕ［１］〜Ｐｕ［ｐ］）との間でフレーム（ユーザフレームまたは制御フレーム）の送信または受信を行う。フレーム識別部２６は、複数のポートのいずれかで受信され、インタフェース部２５の受信バッファを介して伝送されたフレームに対して、当該フレームがユーザフレームか制御フレームかの識別を行う。
【００５２】
ユーザフレームは、図１に示したように、各端末（ＴＭ１〜ＴＭ４）等によって送信されるフレーム（ＦＬ１，ＦＬ２）である。制御フレームは、図２（ａ）等に示したようなファブリックスイッチＦＳによって送信される制御用のフレーム（ＣＦ１）や、図８で後述するポートスイッチＰＳによって送信される制御用のフレーム（ＣＦ２）である。制御フレームは、ユーザフレームと同様に、イーサネット（登録商標）のフレームフォーマットを備えることができる。
【００５３】
例えば、図２（ａ）のファブリックスイッチＦＳ［１］が送信する制御フレームＣＦ１は、特に限定はされないが、送信元のＭＡＣ（Media Access Control）アドレスにファブリックスイッチＦＳ［１］のＭＡＣアドレスが格納され、宛先のＭＡＣアドレスに、複数のポートスイッチＰＳ［１］〜ＰＳ［３］に対応するマルチキャストのＭＡＣアドレスが格納される。また、当該制御フレームＣＦ１は、フレームタイプに制御フレームを意味する所定が識別子が格納され、データ部に前述した台数が格納される。
【００５４】
フレーム識別部２６は、例えば、このフレームタイプ等によってユーザフレームか制御フレームかを識別する。フレーム識別部２６は、対象となるフレームが制御フレームの場合には、当該制御フレームを制御フレーム受信部２７に送信し、ユーザフレームの場合には、当該ユーザフレームをＦＤＢ処理部３０に送信する。また、この際に、フレーム識別部２６は、フレームに、当該フレームを受信したポートのポート識別子（受信ポート識別子）を付加する。
【００５５】
制御フレーム受信部２７は、フレーム識別部２６からの制御フレームに含まれる台数を検出し、当該台数を、当該制御フレームに付加される受信ポート識別子に対応付けて接続情報テーブル１５に登録する。その結果、接続情報テーブル１５は、図３（ａ）および図３（ｂ）に示したように、制御フレームに含まれる台数と制御フレームを受信したポートとの対応関係を保持する。ＬＡＧ設定部３４は、図５（ａ）および図５（ｂ）に示したように、接続情報テーブル１５で保持される台数に変化が生じる際に、ディスエーブル期間（第１期間）Ｔｗを経過後に接続情報テーブル１５の中から最大の台数を検出し、当該最大の台数に対応するポートに対してＬＡＧを設定する。
【００５６】
具体的には、ＬＡＧ設定部３４は、タイマ部２０と、ＬＡＧ設定実行部２８とを備える。タイマ部２０は、接続情報テーブル１５で保持される台数に変化が生じる際に、第１期間Ｔｗをカウントし、第１期間Ｔｗを経過後にイネーブル信号ＥＮを生成する。ＬＡＧ設定実行部２８は、当該イネーブル信号ＥＮに応じて、接続情報テーブル１５の中から最大の台数を検出し、当該最大の台数に対応するポートに対してＬＡＧを設定する。ＬＡＧ設定実行部２８は、より具体的には、図７（ａ）に示すようなＬＡＧテーブル３２の設定を行う。図７（ａ）のＬＡＧテーブル３２は、ＬＡＧ［ｎ］の識別子｛ＬＡＧ［ｎ］｝と、当該ＬＡＧ［ｎ］が設定されるポートのポート識別子との対応関係を保持する。
【００５７】
例えば、接続情報テーブル１５において、全てのファブリックスイッチ用ポートＰｆ［１］〜Ｐｆ［ｍ］に同じ台数が対応付けられている場合、ＬＡＧ設定実行部２８は、ＬＡＧテーブル３２において、｛ＬＡＧ［ｎ］｝に｛Ｐｆ［１］｝〜｛Ｐｆ［ｍ］｝を対応付ける設定を行う。また、図３（ｂ）の場合と同様に、ファブリックスイッチ用ポートＰｆ［１］にファブリックスイッチ用ポートＰｆ［２］〜Ｐｆ［ｍ］よりも１台少ない台数が対応付けられる場合、ＬＡＧ設定実行部２８は、ＬＡＧテーブル３２において、｛ＬＡＧ［ｎ］｝に｛Ｐｆ［２］｝〜｛Ｐｆ［ｍ］｝を対応付ける設定を行う。
【００５８】
ＦＤＢ処理部３０は、フレーム識別部２６からのユーザフレームを対象に、図７（ｂ）に示すようなアドレステーブルＦＤＢ１の処理（学習および検索）を行う。具体的には、ＦＤＢ処理部３０は、ユーザフレームに含まれる送信元のＭＡＣアドレスと、ユーザフレームを受信したポート（フレーム識別部２６で付加される受信ポート識別子）との対応関係をアドレステーブルＦＤＢ１に学習する。また、ＦＤＢ処理部３０は、ユーザフレームに含まれる宛先のＭＡＣアドレスに対応する宛先のポートをアドレステーブルＦＤＢ１から検索する。
【００５９】
図７（ｂ）に示すアドレステーブルＦＤＢ１は、ポート識別子（例えば｛Ｐｕ［１］｝）と、当該ポート識別子に対応するポートの先に存在するＭＡＣアドレス（例えばＭＡｘｘ）との対応関係を保持する。ただし、ポート識別子に対応するポートが、ＬＡＧ［ｎ］が設定されたポート（すなわちファブリックスイッチ用ポートＰｆ）である場合、アドレステーブルＦＤＢ１は、ポート識別子の代わりにＬＡＧ［ｎ］の識別子｛ＬＡＧ［ｎ］｝を保持する。例えば、前述したフレーム識別部２６は、ＬＡＧ［ｎ］が設定されたポートでユーザフレームを受信した場合、受信ポート識別子として｛ＬＡＧ［ｎ］｝を付加する。
【００６０】
ＦＤＢ処理部３０は、アドレステーブルＦＤＢ１から得られた宛先のポートがユーザ用ポートＰｕ［１］〜Ｐｕ［ｐ］である場合には、ユーザフレームに当該宛先のポートのポート識別子（宛先ポート識別子）を付加して中継実行部３３に送信する。一方、ＦＤＢ処理部３０は、宛先のポートが、ＬＡＧ［ｎ］が設定されたポートの場合には、ユーザフレームをＬＡＧ分散部３１に送信する。
【００６１】
ＬＡＧ分散部３１は、ＬＡＧテーブル３２に基づいてＬＡＧ［ｎ］が設定された各ポートを認識し、所定の分散規則に基づいて当該各ポートの中のいずれかのポート（すなわちファブリックスイッチ用ポートＰｆ）を宛先のポートに決定する。ＬＡＧ分散部３１は、この宛先のポートに基づいて、ユーザフレームに宛先ポート識別子を付加して中継実行部３３に送信する。
【００６２】
制御フレーム生成部２９は、自身のポートスイッチＰＳの識別子を複数のファブリックスイッチＦＳに通知するための制御フレーム（第２の制御フレーム）ＣＦ２を生成する。そして、制御フレーム生成部２９は、当該制御フレームＣＦ２に、所定の宛先ポート識別子（ここでは｛Ｐｆ［１］〜Ｐｆ［ｍ］｝を付加して中継実行部３３に送信する。図８は、図６のポートスイッチにおいて、その制御フレーム生成部の動作例を示す概略図である。図８に示すように、各ポートスイッチＰＳ［１］〜ＰＳ［３］のそれぞれは、複数のファブリックスイッチＦＳ［１］〜ＦＳ［３］を宛先として、自身の識別子を含む制御フレーム（第２の制御フレーム）ＣＦ２を定期的に送信する。
【００６３】
この制御フレームＣＦ２の送信間隔は、例えば、前述した制御フレームＣＦ１の送信間隔（第２期間）Ｔｃと同じ値に設定される。各ファブリックスイッチＦＳ［１］〜ＦＳ［３］は、例えば、この制御フレームＣＦ２の受信状況に基づいて、通信状態が正常なポートスイッチＰＳの台数を検出することができる。具体的には、各ファブリックスイッチＦＳ［１］〜ＦＳ［３］は、例えば、制御フレームＣＦ２を、その送信間隔に基づく所定の期間内に受信できたか否かによって、台数を検出することができる。
【００６４】
中継実行部３３は、ＦＤＢ処理部３０またはＬＡＧ分散部３１からのユーザフレームを、インタフェース部２５内の所定の送信バッファに向けて送信する。この所定の送信バッファは、当該ユーザフレームに付加されている宛先ポート識別子に対応するバッファである。インタフェース部２５内の送信バッファは、中継実行部３３からのユーザフレームを受けて、対応するポートにフレームを送信する。
【００６５】
また、中継実行部３３は、制御フレーム生成部２９からの制御フレーム（第２の制御フレーム）ＣＦ２を、インタフェース部２５内の所定の送信バッファに送信する。ここでは、前述したように宛先ポート識別子として複数のファブリックスイッチ用ポートＰｆのポート識別子が付加されているため、それに対応する送信バッファが選択される。その結果、制御フレーム（第２の制御フレーム）ＣＦ２は、インタフェース部２５を介して複数のファブリックスイッチＦＳに送信される。
【００６６】
《ファブリックスイッチの構成および動作》
図９は、図１および図５（ｂ）の中継システムにおいて、そのファブリックスイッチの主要部の構成例を示すブロック図である。図１０（ａ）は、図９におけるＰＳ管理テーブルの構成例を示す概略図であり、図１０（ｂ）は、図９におけるアドレステーブルの構成例を示す概略図である。図９に示すファブリックスイッチＦＳは、複数のポートスイッチ用ポートＰｐ［１］〜Ｐｐ［ｎ］と、各種処理部および各種テーブルと、を備える。以下、この各種処理部および各種テーブルに関して説明する。
【００６７】
インタフェース部３５は、受信バッファおよび送信バッファを備え、複数のポートスイッチ用ポートＰｐ［１］〜Ｐｐ［ｎ］との間でフレーム（ユーザフレームまたは制御フレーム）の送信または受信を行う。フレーム識別部３６は、複数のポートスイッチ用ポートＰｐ［１］〜Ｐｐ［ｎ］のいずれかで受信され、インタフェース部３５の受信バッファを介して伝送されたフレームに対して、当該フレームがユーザフレームか制御フレームかの識別を行う。具体的には、図６の場合と同様に、例えば、フレームタイプ等によってユーザフレームか制御フレームかを識別する。
【００６８】
フレーム識別部３６は、対象となるフレームが制御フレームの場合には、当該制御フレームを制御フレーム受信部３７に送信し、ユーザフレームの場合には、当該ユーザフレームをＦＤＢ処理部４０に送信する。また、この際に、フレーム識別部３６は、図６の場合と同様、当該フレームに受信ポート識別子を付加する。
【００６９】
制御フレーム受信部３７は、フレーム識別部３６からの制御フレーム（すなわち図８に示した制御フレームＣＦ２）に含まれるポートスイッチＰＳの識別子を検出し、その情報をＰＳ管理テーブル３８に設定する。ＰＳ管理テーブル３８は、図１０（ａ）に示すように、制御フレーム（第２の制御フレーム）ＣＦ２に付加された受信ポート識別子（例えば｛Ｐｐ［１］｝）と、当該制御フレームＣＦ２に含まれるポートスイッチＰＳの識別子（例えば｛ＰＳ［１］｝）との対応関係を保持する。制御フレーム受信部３７は、例えば、障害に伴い制御フレームＣＦ２を所定の期間内に受信できなくなった場合、ＰＳ管理テーブル３８における対応するエントリを削除したり、または、当該エントリに当該エントリが無効である旨の情報を付加するような処理を行う。
【００７０】
制御フレーム生成部３９は、ＰＳ管理テーブル３８に基づいて、通信状態が正常なポートスイッチＰＳの台数を検出し、当該台数を含む制御フレーム（すなわち図２（ａ）等のＣＦ１）を生成する。そして、制御フレーム生成部３９は、生成した制御フレームに所定の宛先ポート識別子を付加して、中継実行部４１に送信する。当該宛先ポート識別子は、例えば、｛Ｐｐ［１］｝〜｛Ｐｐ［ｎ］｝である。
【００７１】
ＦＤＢ処理部４０は、図６の場合と同様に、フレーム識別部３６からのユーザフレームを対象に、図１０（ｂ）に示すようなアドレステーブルＦＤＢ２の処理（学習および検索）を行う。図１０（ｂ）に示すアドレステーブルＦＤＢ２は、ポート識別子（例えば｛Ｐｐ［１］｝）と、当該ポート識別子に対応するポートの先に存在するＭＡＣアドレス（例えばＭＡｉｉ等）との対応関係を保持する。ＦＤＢ処理部４０は、ユーザフレームに、アドレステーブルＦＤＢ２から得られた宛先ポート識別子を付加して中継実行部４１に送信する。
【００７２】
中継実行部４１は、ＦＤＢ処理部４０からのユーザフレームを、インタフェース部３５内の所定の送信バッファに向けて送信する。この所定の送信バッファは、当該ユーザフレームに付加されている宛先ポート識別子に対応するバッファである。インタフェース部３５内の送信バッファは、中継実行部４１からのユーザフレームを受けて、対応するポートにユーザフレームを送信する。
【００７３】
また、中継実行部４１は、制御フレーム生成部３９からの制御フレームＣＦ１を、インタフェース部３５内の所定の送信バッファに送信する。ここでは、前述したように宛先ポート識別子として複数のポートスイッチ用ポートＰｐのポート識別子が付加されているため、それに対応する送信バッファが選択される。その結果、制御フレームＣＦ１は、インタフェース部３５を介して複数のポートスイッチＰＳに送信される。
【００７４】
以上、本実施の形態１の中継システムおよびスイッチ装置を用いることで、代表的には、障害に応じたＬＡＧの自動設定の安定化が実現可能になる。なお、ここでは、各ポートスイッチ用ポート（例えばＰｐ［１］）と各ファブリックスイッチ用ポート（例えばＰｆ［１］）との間で１本のリンク（例えばＬＫ［１，１］）を構成する例を示したが、複数本のリンクを構成する場合であっても同様に適用可能である。
【００７５】
この場合、図８のファブリックスイッチＦＳにもＬＡＧ設定実行部等を設け、ファブリックスイッチＦＳとポートスイッチＰＳの双方が、この複数本のリンクに対してＬＡＧを設定すればよい。実際上の動作に関し、例えば、ポートスイッチ用ポートＰｐ［１］とファブリックスイッチ用ポートＰｆ［１］との間の複数本のリンクの全てに障害が生じた場合には、リンクＬＫ［１，１］の障害とみなされ、図２（ｂ）の場合と同様の扱いとなる。一方、複数本のリンクの一部が正常な場合には、この一部のリンクに通信を縮退させることで、リンクＬＫ［１，１］としての障害は無いものとみなされる。
【００７６】
（実施の形態２）
《ポートスイッチによるＬＡＧ設定時の動作（変形例）》
図１１（ａ）および図１１（ｂ）は、本発明の実施の形態２による中継システムにおいて、そのポートスイッチによるＬＡＧ設定時の動作例を示すタイミング図である。前述した実施の形態１では、各ファブリックスイッチＦＳは、ポートスイッチＰＳからの定期的な制御フレームＣＦ２の受信状況によって、通信状態が正常なポートスイッチＰＳの台数を検出したが、その他の方法で検出を行ってもよい。
【００７７】
例えば、各ファブリックスイッチＦＳは、例えば、図９のインタフェース部３５内等にハードウェアによる障害検出回路を設け、これによって台数を検出してもよい。具体的には、当該障害検出回路は、受信した信号レベルの大きさや、ＦＬＰ（Fast Link Pulse）等のリンクパルスの受信可否等によって障害を検出する。さらに、各ファブリックスイッチＦＳは、実施の形態１の場合のように、定期的（所定期間（Ｔｗ）毎）に制御フレームＣＦ１を送信せずに、場合によっては、不定期に送信する構成であってもよい。具体的には、各ファブリックスイッチＦＳは、例えば、最初に１回、または、定期的に、制御フレームＣＦ１とは区別できる制御フレームＣＦ１’によって台数を通知しつつ、これと並行して、障害を検出した場合にのみ（すなわち不定期に）、当該検出結果を反映した台数を含む制御フレームＣＦ１を各ポートスイッチＰＳに送信する。
【００７８】
図１１（ａ）および図１１（ｂ）には、一例として、各ファブリックスイッチＦＳが、前述した制御フレームＣＦ１’を定期的に送信しつつ、前述した障害検出回路を用いて不定期に制御フレームＣＦ１を送信する場合の動作例が示されている。図１１（ａ）の例では、ポートスイッチＰＳ［１］に障害が発生し、これに応じて、まず、ファブリックスイッチＦＳ［１］が当該障害を反映した台数を含む制御フレームＣＦ１を送信し、そこから所定のタイムラグを経て、ファブリックスイッチＦＳ［２］，ＦＳ［３］が当該障害を反映した台数を含む制御フレームＣＦ１を送信している。
【００７９】
このように、ファブリックスイッチＦＳ［１］〜ＦＳ［３］によって、不定期に制御フレームＣＦ１が送信される場合であっても、当該制御フレームＣＦ１を送信するタイミングにばらつきが生じ得る。したがって、図１１（ａ）に示されるように、各ポートスイッチＰＳは、実施の形態１の場合と同様に、タイマ部２０を用いたＬＡＧ設定のディスエーブル期間（Ｔｗ）を設けることが有益となる。各ポートスイッチＰＳは、当該ＬＡＧ設定のディスエーブル期間（Ｔｗ）を経過後に、図４（ｃ）に示したようなＬＡＧ設定を行う。なお、この場合、タイマ部２０によるディスエーブル期間（Ｔｗ）は、このばらつきを勘案して定められる。
【００８０】
一方、図１１（ｂ）の例では、リンクＬＫ［１，１］に障害が発生し、これに応じて、ファブリックスイッチＦＳ［１］が当該障害を反映した台数を含む制御フレームＣＦ１を送信し、ファブリックスイッチＦＳ［２］，ＦＳ［３］は、特に制御フレームＣＦ１の送信を行っていない。この場合、ポートスイッチＰＳ［１］を除くポートスイッチＰＳは、タイマ部２０に基づくディスエーブル期間（Ｔｗ）を経過後、ファブリックスイッチ用ポートＰｆ［１］をＬＡＧから除外する。一方、ポートスイッチＰＳ［１］は、例えば、前述したような障害検出回路を用いてリンクＬＫ［１，１］の障害を検出し、これに基づいて、ファブリックスイッチ用ポートＰｆ［１］をＬＡＧから除外する。
【００８１】
なお、実際には、前述したような障害検出回路では検出し難いような障害の状況も生じ得るため、この観点では、実施の形態１のように、定期的な制御フレームＣＦ１，ＣＦ２を用いる方式の方が望ましい。
【００８２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００８３】
例えば、ここでは、ボックス型ファブリックシステムを例としたが、本実施の形態の方式は、場合によっては、複数のラインカードと、複数のラインカード間の中継を担うファブリックカードとを備えたシャーシ型スイッチ装置の内部障害対策機能として適用することも可能である。
【符号の説明】
【００８４】
１０  中継システム
１５  接続情報テーブル
２０  タイマ部
２５，３５  インタフェース部
２６，３６  フレーム識別部
２７，３７  制御フレーム受信部
２８  ＬＡＧ設定実行部
２９，３９  制御フレーム生成部
３０，４０  ＦＤＢ処理部
３１  ＬＡＧ分散部
３２  ＬＡＧテーブル
３３，４１  中継実行部
３４  ＬＡＧ設定部
３８  ＰＳ管理テーブル
ＣＦ１，ＣＦ１’  制御フレーム
ＣＦ２  制御フレーム（第２の制御フレーム）
ＦＤＢ１，ＦＤＢ２  アドレステーブル
ＦＬ１，ＦＬ２  フレーム（ユーザフレーム）
ＦＳ，ＦＳ［１］〜ＦＳ［ｍ］  ファブリックスイッチ
ＬＡＧ［１］〜ＬＡＧ［ｎ］  ＬＡＧ
ＬＫ，ＬＫ［１，１］〜ＬＫ［ｎ，ｍ］  リンク
ＰＳ，ＰＳ［１］〜ＰＳ［ｎ］  ポートスイッチ
Ｐｆ，Ｐｆ［１］〜Ｐｆ［ｍ］  ファブリックスイッチ用ポート
Ｐｐ，Ｐｐ［１］〜Ｐｐ［ｎ］  ポートスイッチ用ポート
Ｐｕ［１］〜Ｐｕ［ｐ］  ユーザ用ポート
ＴＭ１〜ＴＭ４  端末
Ｔｃ  第２期間
Ｔｗ  第１期間
【図１】
2015139111.tif 000003
【図２】
2015139111.tif 000004
【図３】
2015139111.tif 000005
【図４】
2015139111.tif 000006
【図５】
2015139111.tif 000007
【図６】
2015139111.tif 000008
【図７】
2015139111.tif 000009
【図８】
2015139111.tif 000010
【図９】
2015139111.tif 000011
【図１０】
2015139111.tif 000012
【図１１】
2015139111.tif 000013