(57)【要約】【課題】バイポーラトランジスタにおけるノイズの発生をさらに低減できるようにした半導体装置及びその製造方法を提供する。【解決手段】  エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置の製造方法であって、Ｓｉ基板１にコレクタ領域１０を形成する工程と、コレクタ領域１０上にベース層３０を形成する工程と、ベース層３０上に絶縁膜４０を形成する工程と、絶縁膜４０上にポリシリコン膜４３を形成する工程と、ポリシリコン膜４３と絶縁膜４０とをエッチングして、ベース層３０を底面とするエミッタ開口部４５を形成する工程と、エミッタ開口部４５において露出したベース層３０上にケミカル酸化膜４４を形成する工程と、ケミカル酸化膜４４上に不純物を含んだエミッタ電極５０を形成する工程と、エミッタ電極５０からベース層３０に不純物を導入してエミッタ領域３９を形成する工程と、を有している。【選択図】図１
2015191947.tif 000002
【特許請求の範囲】
【請求項１】
エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置の製造方法であって、
基板にコレクタ領域を形成する工程と、
前記コレクタ領域上にベース層を形成する工程と、
前記ベース層上に絶縁膜を形成する工程と、
前記絶縁膜上にポリシリコン膜を形成する工程と、
前記ポリシリコン膜と前記絶縁膜とを部分的にエッチングして、前記ベース層を底面とするエミッタ開口部を形成する工程と、
前記エミッタ開口部において露出した前記ベース層の表面に、シリコン酸化膜を形成可能な薬液を接触させて、少なくとも前記ベース層上にケミカル酸化膜を形成する工程と、
前記ケミカル酸化膜上に不純物を含んだ前記エミッタ電極を形成する工程と、
前記エミッタ電極から前記ベース層に前記不純物を導入して、前記ベース層のうちの前記コレクタ領域から離れた上側部位にエミッタ領域を形成する工程と、を有する半導体装置の製造方法。
【請求項２】
前記ケミカル酸化膜を形成する工程では、前記ベース層の表面をＳＰＭ洗浄、ＡＰＭ洗浄、またはＨＰＭ洗浄して、前記ケミカル酸化膜を形成する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ケミカル酸化膜を形成する工程では、前記ベース層の表面をケミカル酸化して、前記ケミカル酸化膜を形成する請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記エミッタ領域を形成する工程では、アニールによって、前記ベース層に前記不純物を導入して、前記エミッタ領域を形成する請求項１から請求項３のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜は、前記ベース層上に形成されたシリコン酸化膜を少なくとも含む請求項１から請求項４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置であって、
前記バイポーラトランジスタは、
基板に形成されたコレクタ領域と、
前記コレクタ領域上に形成されたベース層と、
前記ベース層のうちの前記コレクタ領域から離れた上側部位に形成されたエミッタ領域と、
前記ベース層上に形成され、前記ベース層と前記エミッタ領域との接合部を覆う絶縁膜と、
前記絶縁膜上に形成されたポリシリコン膜と、
前記ポリシリコン膜上に形成されたケミカル酸化膜と、を含む半導体装置。
【請求項７】
前記ケミカル酸化膜は、前記ポリシリコン膜及び前記ベース層の表面をＳＰＭ洗浄、ＡＰＭ洗浄、またはＨＰＭ洗浄して形成されたシリコン酸化膜である請求項６に記載の半導体装置。
【請求項８】
前記ケミカル酸化膜は、前記ポリシリコン膜及び前記ベース層の表面をケミカル酸化して形成されたシリコン酸化膜である請求項６または請求項７に記載の半導体装置。
【請求項９】
前記エミッタ電極は、不純物を含んでおり、
前記エミッタ領域は、前記エミッタ電極から前記ベース層に前記不純物を導入して形成された領域である請求項６から請求項８のいずれか一項に記載の半導体装置。
【請求項１０】
前記絶縁膜は、前記ベース層上に形成されたシリコン酸化膜を少なくとも含む請求項６から請求項９のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年では、エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタは、高速・高集積を必要とする通信用デバイス等で多く利用されている。バイポーラトランジスタの構造とその製造方法は、例えば特許文献１に開示されている。以下、従来技術に係るバイポーラトランジスタ２００の主要部分の構造を、図１７を参照しつつ簡単に説明する。
【０００３】
図１７は、従来技術に係るバイポーラトランジスタ２００の主要部分の構造を模式的に示した断面図である。図１７に示すように、バイポーラトランジスタ２００は、コレクタ領域１０と素子分離層２０を備えている。このコレクタ領域１０は、高濃度コレクタ領域１１と低濃度コレクタ領域１３で構成されている。また、素子分離層２０は、ディープトレンチ２２とシャロートレンチ２１で構成されている。低濃度コレクタ領域１３上とシャロートレンチ２１上にはベース層３０が形成されており、ベース層３０上にはシリコン酸化膜４１（絶縁膜４０）とポリシリコン膜４３とが積層している。そして、シリコン酸化膜４１とポリシリコン膜４３には共通のエミッタ開口部４５が形成されている。
【０００４】
また、バイポーラトランジスタ２００は、ポリシリコン膜４３上に形成され、且つ上記エミッタ開口部４５を埋めてベース層３０に接触するエミッタ電極５０を備えている。さらに、シリコン酸化膜４１(絶縁膜４０)、ポリシリコン膜４３及びエミッタ電極５０の側面には、サイドウォール５９が形成されている。そして、エミッタ電極５０上とベース層３０上とコレクタコンタクト領域１４上には、コバルトシリサイド（ＣｏＳｉ）層６１がそれぞれ形成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３１１９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、上述のバイポーラトランジスタ２００を製造する際、図１８（ａ）から図１８（ｃ）に示す工程でエミッタ電極５０を形成する場合がある。以下、このエミッタ電極５０の形成工程について簡単に説明する。なお、図１８（ａ）から図１８（ｃ）の各図は、バイポーラトランジスタ２００のエミッタ電極５０とベース層３０との接合部分（界面部分）を拡大して示した断面図である。
【０００７】
図１８（ａ）に示すように、まず、ベース層３０上に、エミッタ開口部４５を有するシリコン酸化膜４１とポリシリコン膜４３とを形成する。次に、後述するエミッタ電極５０内、特にベース層３０との接着面等における格子歪みを解消・緩和するために、エミッタ開口部４５において露出したベース層３０の表面上に絶縁膜として、膜厚が３Å〜５Åであるシリコン酸化膜２４４を形成する。このシリコン酸化膜２４４は、例えば、窒素ガス雰囲気下でアニールして形成された酸化膜であって、一般に「ＩＦＯ（ＩｎｔｅｒＦａｃｅＯｘｃｉｄｅ）膜」、または「アニール酸化ＩＦＯ膜」とも呼ばれる酸化膜である。以下、このシリコン酸化膜２４４を便宜的に「アニール酸化膜２４４」とも称する。次に、図１８（ｂ）に示すように、エミッタ開口部４５を埋めてアニール酸化膜２４４に接触するように、エミッタ電極５０を形成する。最後に、図１８（ｃ）に示すように、エミッタ電極５０が形成された基板全体をアニールして、エミッタ電極５０が完成する。なお、上記アニールの際、アニール酸化膜２４４が破壊される場合がある。図１８（ｃ）には、上記アニールによってアニール酸化膜２４４が破壊され、その一部が残存した状態が示されている。
【０００８】
上記工程を経て製造されたバイポーラトランジスタ２００は、図１９に示すように、エミッタ領域３９とエミッタ電極５０との界面に界面準位や転位（図１９の×印）が生じることがある。上記界面に界面準位や転位が生じると、その界面準位や転位がノイズ発生の原因（つまり、ノイズ発生源）となることがある。これは、その界面準位や転位にキャリアがトラップされ、トラップされたキャリアがランダムなタイミングでエミッタ領域３９に放出されることに起因する。ここで「ノイズ」とは、バイポーラトランジスタの動作時に発生する電気信号の乱れを意味するものである。なお、図１９では、便宜的に、ベース層３０上に残存するアニール酸化膜２４４の記載については省略している。
【０００９】
以上のように、従来技術に係るバイポーラトランジスタの製造方法では、エミッタ領域（ベース層）とエミッタ電極との界面近傍における界面準位や転位の発生を十分に低減することができず、界面準位や転位に起因するノイズを抑制することができないという課題があった。
そこで、本発明は、上記の課題に鑑みてなされたものであって、バイポーラトランジスタにおけるノイズの発生を低減できるようにした半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の一態様は、エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置の製造方法であって、基板にコレクタ領域を形成する工程と、前記コレクタ領域上にベース層を形成する工程と、前記ベース層上に絶縁膜を形成する工程と、前記絶縁膜上にポリシリコン膜を形成する工程と、前記ポリシリコン膜と前記絶縁膜とを部分的にエッチングして、前記ベース層を底面とするエミッタ開口部を形成する工程と、前記エミッタ開口部において露出した前記ベース層の表面に、シリコン酸化膜を形成可能な薬液を接触させて、少なくとも前記ベース層上にケミカル酸化膜を形成する工程と、前記ケミカル酸化膜上に不純物を含んだ前記エミッタ電極を形成する工程と、前記エミッタ電極から前記ベース層に前記不純物を導入して、前記ベース層のうちの前記コレクタ領域から離れた上側部位にエミッタ領域を形成する工程と、を有する半導体装置の製造方法である。
【００１１】
なお、上記「ケミカル酸化膜」とは、化学的酸化処理が施されて形成したシリコン酸化膜を意味するものである。また、上記「上側部位」とは、ベース層のうちのコレクタ領域とは接していない領域をいう。
また、上記の半導体装置の製造方法において、前記ケミカル酸化膜を形成する工程では、前記ベース層の表面をＳＰＭ洗浄、ＡＰＭ洗浄、またはＨＰＭ洗浄して、前記ケミカル酸化膜を形成してもよい。
【００１２】
なお、上記「洗浄」とは、後述するＳＰＭ、ＡＰＭ、ＨＰＭでベース層の表面を改質させることをいう。
また、上記の半導体装置の製造方法において、前記ケミカル酸化膜を形成する工程では、前記ベース層の表面をケミカル酸化して、前記ケミカル酸化膜を形成してもよい。
また、上記の半導体装置の製造方法において、前記エミッタ領域を形成する工程では、アニールによって、前記ベース層に前記不純物を導入して、前記エミッタ領域を形成してもよい。
【００１３】
また、上記の半導体装置の製造方法において、前記絶縁膜は、前記ベース層上に形成されたシリコン酸化膜を少なくとも含むものであってもよい。
本発明の別の態様は、エミッタ電極にポリシリコン膜を使用したバイポーラトランジスタを備える半導体装置であって、前記バイポーラトランジスタは、基板に形成されたコレクタ領域と、前記コレクタ領域上に形成されたベース層と、前記ベース層のうちの前記コレクタ領域から離れた上側部位に形成されたエミッタ領域と、前記ベース層上に形成され、前記ベース層と前記エミッタ領域との接合部を覆う絶縁膜と、前記絶縁膜上に形成されたポリシリコン膜と、前記ポリシリコン膜上に形成されたケミカル酸化膜と、を含む半導体装置である。
【００１４】
また、上記の半導体装置において、前記ケミカル酸化膜は、前記ポリシリコン膜及び前記ベース層の表面をＳＰＭ洗浄、ＡＰＭ洗浄、またはＨＰＭ洗浄して形成されたシリコン酸化膜であってもよい。
また、上記の半導体装置において、前記ケミカル酸化膜は、前記ポリシリコン膜及び前記ベース層の表面をケミカル酸化して形成されたシリコン酸化膜であってもよい。
【００１５】
また、上記の半導体装置において、前記エミッタ電極は、不純物を含んでおり、前記エミッタ領域は、前記エミッタ電極から前記ベース層に前記不純物を導入して形成された領域であってもよい。
また、上記の半導体装置において、前記絶縁膜は、前記ベース層上に形成されたシリコン酸化膜を少なくとも含むものであってもよい。
【発明の効果】
【００１６】
本発明の一態様によれば、バイポーラトランジスタにおけるノイズの発生を低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本実施形態に係る半導体装置の構成例を示した断面図である。
【図２】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図３】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図４】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図５】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図６】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図７】本実施形態に係るベース層の構成例を示した断面図である。
【図８】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図９】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図１０】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図１１】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図１２】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図１３】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図１４】本実施形態に係る半導体装置の要部を拡大して示した断面図である。
【図１５】本実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。
【図１６】ノイズ低減のメカニズムを説明するための断面図である。
【図１７】従来技術に係る半導体装置の構成例を示した断面図である。
【図１８】従来技術に係るエミッタ電極の製造方法を工程順に示した製造工程断面図である。
【図１９】課題を説明するための断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明による実施形態を、図面を用いて説明する。なお、以下に説明する各図において、同一の構成で同一の機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００１９】
（構成）
図１は、本発明の実施形態に係る半導体装置の構成例を示す断面図である。
図１に示す半導体装置は、エミッタ電極５０にポリシリコン膜を使用したヘテロ接合構造のＮＰＮバイポーラトランジスタ１００を備える。
ＮＰＮバイポーラトランジスタ１００は、シリコン（Ｓｉ）基板１に形成されたＮ型のコレクタ領域（高濃度コレクタ領域１１及び低濃度コレクタ領域１３）１０と、コレクタ領域１０上に形成されたＰ型のベース層３０と、ベース層３０のうちのコレクタ領域１０から離れた上側部位に形成されたＮ型のエミッタ領域３９と、ベース層３０上に形成された絶縁膜４０と、を有する。また、このＮＰＮバイポーラトランジスタ１００において、絶縁膜４０は、エミッタ開口部４５を開けて、ベース層３０を覆っている。ここで、上記「上側部位」とは、ベース層３０のうちのコレクタ領域１０とは接していない領域をいう。
【００２０】
この絶縁膜４０は、ベース層３０上に形成されたシリコン酸化膜４１を少なくとも含んだ膜である。そして、絶縁膜４０上には、ポリシリコン膜４３が形成されている。また、ポリシリコン膜４３上には、ケミカル酸化膜４４が形成されている。ここで「ケミカル酸化膜４４」とは、Ｓｉ表面を、後述するＳＰＭ洗浄、ＡＰＭ洗浄、またはＨＰＭ洗浄して酸化（いわゆる、ケミカル酸化）させて形成したシリコン酸化膜を意味するものである。換言すると、ケミカル酸化膜４４とは、Ｓｉ表面に、シリコン酸化膜を形成可能な薬液を接触させて形成したシリコン酸化膜を意味するものである。
【００２１】
上述のＮＰＮバイポーラトランジスタ１００の構造について、以下でより詳しく説明する。
図１に示すように、ＮＰＮバイポーラトランジスタ１００は、Ｐ型のＳｉ基板１を備えている。このＰ型のＳｉ基板１内には、コレクタ領域１０と、素子分離層２０とが形成されている。コレクタ領域１０は、Ｐ型のＳｉ基板１内に形成された高濃度のＮ型Ｓｉ領域である高濃度コレクタ領域１１と、その上部に形成された低濃度のＮ型Ｓｉ領域である低濃度コレクタ領域１３とで構成されている。また、コレクタ領域１０を電気的に分離する素子分離層２０は、ディープトレンチ２２と、ディープトレンチ２２の上部に形成されたシャロートレンチ２１とで構成されている。なお、ディープトレンチ２２はポリシリコンで形成されており、シャロートレンチ２１はシリコン酸化膜で形成されている。
【００２２】
上述の低濃度コレクタ領域１３上及びシャロートレンチ２１上にはベース層３０が形成されている。ベース層３０は、後述の図７に示すように、Ｓｉ層３１と、Ｓｉ層３１上に積層されたシリコンゲルマニウム（ＳｉＧｅ）層３２と、ＳｉＧｅ層３２の上に積層されたＳｉ層３３とを含むヘテロ接合構造の半導体層である。エミッタ領域３９は、このベース層３０の上側部位であるＳｉ層３３に形成されている。このベース層３０においてエミッタ領域３９とコレクタ領域１０（具体的には、低濃度コレクタ領域１３）とに挟まれた領域が、ベースとして実効的に機能する実効ベース領域３５である。
【００２３】
ここで、ベース層３０のうちのシャロートレンチ２１上に形成された部分（領域）は、多結晶のＳｉ層及びＳｉＧｅ層（以下、「多結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域」とも表記する。）となっている。一方、ベース層３０のうちのシャロートレンチ２１を除く単結晶領域上（つまり、低濃度コレクタ領域１３上）に形成された部分は、単結晶のＳｉ層及びＳｉＧｅ層（以下、「単結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域」とも表記する。）となっている。
【００２４】
さらに、ＮＰＮバイポーラトランジスタ１００は、単結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域の上部に絶縁膜４０を有している。この絶縁膜４０は、単結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域上に形成されたシリコン酸化膜４１を少なくとも含んだ膜である。本実施形態に係るＮＰＮバイポーラトランジスタ１００は、絶縁膜４０としてシリコン酸化膜４１のみを備えたバイポーラトランジスタである。
【００２５】
このシリコン酸化膜４１（絶縁膜４０）上には、ポリシリコン膜４３が形成されている。また、ポリシリコン膜４３上には、ケミカル酸化膜４４が形成されている。そして、シリコン酸化膜４１及びポリシリコン膜４３は、共通のエミッタ開口部４５を有している。
ＮＰＮバイポーラトランジスタ１００は、ケミカル酸化膜４４上に形成され、且つ上記エミッタ開口部４５を埋めてベース層３０（具体的には、単結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域）に接触するエミッタ電極５０を備えている。また、上述のシリコン酸化膜４１、ポリシリコン膜４３、ケミカル酸化膜４４及びエミッタ電極５０のそれぞれの側面には、シリコン酸化膜からなるサイドウォール５９が一体的に形成されている。また、エミッタ電極５０上と、ベース層３０の多結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域上と、コレクタコンタクト領域１４の単結晶Ｓｉ領域上には、ＣｏＳｉ層６１がそれぞれ形成されている。
【００２６】
また、Ｓｉ基板１の上方には、上述のＣｏＳｉ層６１やシャロートレンチ２１を覆うシリコン酸化膜からなる層間絶縁膜６５が形成されている。この層間絶縁膜６５には、層間絶縁膜６５を貫通し、ＣｏＳｉ層６１のそれぞれと電気的に接続するタングステン（Ｗ）プラグが形成されている。そして、このＷプラグを備えた層間絶縁膜６５上には、各Ｗプラグと電気的に接続するアルミニウム（Ａｌ）合金膜からなる金属配線が形成されている。より詳しくは、エミッタ電極５０上に形成されたＣｏＳｉ層６１には、上記Ｗプラグとしてエミッタコンタクト部７１が接続されている。また、ベース層３０の多結晶Ｓｉ／ＳｉＧｅ／Ｓｉ層領域上に形成されたＣｏＳｉ層６１には、ベースコンタクト部７３が接続されている。また、コレクタコンタクト領域１４の単結晶Ｓｉ領域上に形成されたＣｏＳｉ層６１には、コレクトコンタクト部７５が接続されている。また、エミッタコンタクト部７１には、金属配線８１が接続されている。また、ベースコンタクト部７３には、金属配線８３が接続されている。また、コレクトコンタクト部７５には、金属配線８５が接続されている。
【００２７】
（製造方法）
次に、図１に示した半導体装置の製造方法について説明する。
図２から図１５は、本発明の実施形態に係る半導体装置の製造方法を工程順に示した製造工程断面図である。なお、図７は、ベース層３０の構成例を示した断面図である。また、図１４は、要部（エミッタ電極５０とベース層３０との接合部）を拡大した断面図である。なお、本実施形態では、ベース層３０にＳｉ／ＳｉＧｅ／Ｓｉを用いたヘテロ接合構造のＮＰＮバイポーラトランジスタ（ＨＢＴ）を例に説明するが、本発明はこの構造に限るものではない。
【００２８】
図２に示すように、まず、Ｐ型のシリコン（Ｓｉ）基板１を用意する。次に、このＳｉ基板１の表面に、膜厚１００Å程度の熱酸化膜３を形成する。次に、リソグラフィーにより、ＨＢＴ形成領域の上方を開口し、それ以外の領域を覆うフォトレジスト５を熱酸化膜３上に形成する。そして、このフォトレジスト５をマスクに用いて、Ｓｉ基板１にＮ型不純物を高濃度にイオン注入する。このイオン注入工程では、Ｎ型不純物としてヒ素もしくはリンを用いる。また、イオン注入のドーズ量は１×１０１５〜１×１０１６ｃｍ−２程度とする。このイオン注入の後、フォトレジスト５を除去する。続いて、熱酸化膜３をウェットエッチングで除去し、Ｓｉ基板１の表面に単結晶Ｓｉ層を１μｍ程度エピタキシャル成長させる。
【００２９】
次に、図３に示すように、Ｓｉ基板１の表面に、膜厚１００Å程度の熱酸化膜７を形成する。そして、リソグラフィーにより、ＨＢＴ形成領域の上方を開口し、それ以外の領域を覆うフォトレジスト９を形成する。続いて、このフォトレジスト９をマスクに用いて、Ｓｉ基板１にＮ型不純物を低濃度にイオン注入する。このイオン注入工程では、Ｎ型不純物としてヒ素もしくはリンを用いる。また、イオン注入のドーズ量は１×１０１２〜１×１０１３ｃｍ−２程度とする。このイオン注入の後に、フォトレジスト９は除去する。
【００３０】
次に、Ｓｉ基板１全体に１２００℃／６０ｍｉｎ程度の熱処理を施し、Ｓｉ基板１に注入したＮ型不純物を活性化及び拡散させる。これにより、図４に示すように、Ｓｉ基板１に、高濃度コレクタ領域（Ｎ＋層）１１と、高濃度コレクタ領域１１上に位置する低濃度コレクタ領域（Ｎ−層）１３とを形成する。こうして、高濃度コレクタ領域１１と低濃度コレクタ領域１３とからなるコレクタ領域１０を形成する。
【００３１】
次に、同図に示すように、素子分離層２０として、シリコン酸化膜により構成される深さ約０．３μｍのシャロートレンチ２１と、ノンドープポリシリコン膜及びこれを取り囲むシリコン酸化膜により構成される深さ約６μｍのディープトレンチ２２とを形成する。より詳しくは、コレクタ領域１０を形成した後、最初にディープトレンチ２２を形成し、その後シャロートレンチ２１を形成する。こうして、素子分離層２０を形成する。
【００３２】
次に、図５に示すように、ＣＶＤ法などにより膜厚約１０００Åのシリコン酸化膜２３、膜厚約１０００Åのポリシリコン膜２５をＳｉ基板１の上方全面に堆積し、リソグラフィー、ドライエッチング、ウェットエッチングにより、ＨＢＴ形成領域上からポリシリコン膜２５とシリコン酸化膜２３を部分的に除去する。より詳しくは、シリコン酸化膜２３とポリシリコン膜２５とをこの順にＳｉ基板１の上方全面に堆積した後、まず、フォトレジスト（図示せず）をマスクに用いて、ポリシリコン膜２５をドライエッチングして開口パターンを形成する。その後、そのフォトレジストを除去する。次に、開口パターンを有するポリシリコン膜２５をマスクに用いて、シリコン酸化膜２３をウェットエッチングして開口パターンを形成する。これにより、低濃度コレクタ領域１３の表面を部分的に露出させる。シリコン酸化膜２３をウェットエッチングして開口パターンを形成する際には、図５に示すように、シリコン酸化膜２３をサイドエッチングする等方性エッチングの手法を用いてもよい。また、ドライエッチングして開口パターンを形成する際には、異方性エッチングの手法を用いてもよい。
【００３３】
次に、図６に示すように、Ｓｉ基板１上にベース層３０を形成する。ベース層３０の形成工程では、例えば図７に示すように、膜厚約３００ÅのＳｉ層３１、膜厚約７００Åのシリコンゲルマニウム（ＳｉＧｅ）層３２、膜厚約１００ÅのＳｉ層３３を、この順にエピタキシャル成長させる。このとき、単結晶のＳｉ基板１上では単結晶Ｓｉ、ＳｉＧｅが成長し、図６に示したポリシリコン膜２５や図示しないシリコン酸化膜上では多結晶もしくはアモルファスＳｉ、ＳｉＧｅが成長する。換言すると、単結晶からなる低濃度コレクタ領域１３上には単結晶Ｓｉ、ＳｉＧｅが成長し、ポリシリコン膜２５上やシャロートレンチ２１上では多結晶もしくはアモルファスＳｉ、ＳｉＧｅが成長する。
【００３４】
ベース層３０の形成工程では、例えばｉｎ−ｓｉｔｕドープにより、ＳｉＧｅ層３２にボロンを導入する。これにより、ＳｉＧｅ層３２の導電型をＰ型にする。
次に、図８に示すように、ベース層３０上に絶縁膜４０としてシリコン酸化膜４１を形成し、続いて、シリコン酸化膜４１上にポリシリコン膜４３を形成する。シリコン酸化膜４１の膜厚は、１０〜１００Å程度であることが好ましい。その後、シリコン酸化膜４１上に膜厚約５００Åのポリシリコン膜４３を堆積する。
【００３５】
上述のシリコン酸化膜４１は、例えば低圧ＣＶＤ法を用いて形成したＣＶＤシリコン酸化膜である。このシリコン酸化膜４１を形成する際には、例えば、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）をその材料とする。
次に、リソグラフィー及びドライエッチングにより、ポリシリコン膜４３に開口パターンを形成する。開口パターンの形成後、図示しないフォトレジストをアッシングにより除去する。その後、ウェットエッチングにより、開口パターンを有するポリシリコン膜４３をマスクに用いてシリコン酸化膜４１を順次開口させる。上記ドライエッチングは、例えば、プラズマを用いたエッチング(いわゆる、プラズマエッチング)であり、上記ウェットエッチングは、例えば、エッチング液としてフッ酸を用いたエッチングである。これにより、ＨＢＴ形成領域に、ポリシリコン膜４３とシリコン酸化膜４１をそれぞれ貫いてベース層３０を底面とするエミッタ開口部４５を形成する。シリコン酸化膜４１をウェットエッチングしてエミッタ開口部４５を形成する際には、図８に示すように、シリコン酸化膜４１をサイドエッチングする等方性エッチングの手法を用いてもよい。また、ドライエッチングして開口パターンを形成する際には、異方性エッチングの手法を用いてもよい。
【００３６】
次に、図９に示すように、エミッタ開口部４５において露出したベース層３０上と、ポリシリコン膜４３上とを覆うように、シリコン酸化膜からなるケミカル酸化膜４４を形成する。より詳しくは、ベース層３０とポリシリコン膜４３との表面を、ＳＰＭ洗浄、ＡＰＭ洗浄またはＨＰＭ洗浄して、ケミカル酸化膜４４を形成する。こうして形成したケミカル酸化膜４４の膜厚は、１０Å以上３０Å以下の範囲内であることが好ましい。ケミカル酸化膜４４の膜厚が１０Å未満の場合には、ベース層３０の結晶性（単結晶構造）を後述するポリシリコン膜５０´が引き継ぐことに起因して、ノイズ低減の効果が小さくなる場合がある。また、ケミカル酸化膜４４の膜厚が３０Åを超える場合には、ベース層３０の結晶性をポリシリコン膜５０´が引き継ぐ割合は低くなるが、後述するアニールによってケミカル酸化膜４４が破壊されずにエミッタ電極５０とベース層３０との電気的な接続性が不十分となる場合がある。
【００３７】
以下、本実施形態に係るケミカル酸化膜４４の形成について、簡単に説明する。なお、このケミカル酸化膜４４は、「ケミカル酸化ＩＦＯ膜」とも呼ばれる酸化膜であって、アモルファス構造をした酸化膜である。
本実施形態では、エミッタ開口部４５において露出したベース層３０の表面と、ポリシリコン膜４３の表面とを、シリコン酸化膜が形成可能な薬液に接触させて、その薬液で洗浄することで、ケミカル酸化膜４４を形成する。つまり、ベース層３０とポリシリコン膜４３との表面を、薬液を用いてケミカル酸化することで、ケミカル酸化膜４４を形成する。
【００３８】
上記薬液として、例えば、硫酸（Ｈ２ＳＯ４）と過酸化水素（Ｈ２Ｏ２）との混合液体（以下、「ＳＰＭ（Ｓｕｌｆｕｒｉｃ  Ａｃｉｄ  Ｈｙｄｒｏｇｅｎ  Ｐｅｒｏｘｉｄｅ  Ｍｉｘｔｕｒｅ）」ともいう。）、アンモニア（ＮＨ３）と過酸化水素との混合液体（以下、「ＡＰＭ（Ａｍｍｏｎｉａ  Ｈｙｄｒｏｇｅｎ  Ｐｅｒｏｘｉｄｅ  Ｍｉｘｔｕｒｅ）」ともいう。）、塩酸（ＨＣｌ）と過酸化水素との混合液体（以下、「ＨＰＭ（Ｈｙｄｒｏｃｈｌｏｒｉｃ  Ａｃｉｄ  Ｈｙｄｒｏｇｅｎ  Ｐｅｒｏｘｉｄｅ  Ｍｉｘｔｕｒｅ）」ともいう。）等を用いることができる。なお、ケミカル酸化膜４４の形成に用いられる薬液は、上記薬液に限定されるものではなく、過酸化水素を含んだ薬液であればよい。
【００３９】
Ｓｉ表面を上記薬液に接触させて、Ｓｉ表面を上記薬液で洗浄すると、上記薬液に含まれる過酸化水素と、Ｓｉ表面を構成するＳｉ原子とが反応して、Ｓｉ表面上に酸化シリコンが形成する。この酸化反応は、下記の反応式（１）で示される。
Ｓｉ  ＋  ２Ｈ２Ｏ２  →  ＳｉＯ２  ＋  ２Ｈ２Ｏ          ・・・・・・（１）
こうして、ベース層３０とポリシリコン膜４３の表面をケミカル酸化して、ケミカル酸化膜４４を形成する。
【００４０】
なお、ＳＰＭは、硫酸と過酸化水素とが５対１の割合で混合した液体であり、硫酸と過酸化水素とから生成したペルオキソ一硫酸（Ｈ２ＳＯ５）を含む液体である。このペルオキソ一硫酸は、フォトレジストや金属を除去することが可能な酸である。また、このＳＰＭを用いたＳｉ表面の洗浄（ＳＰＭ洗浄）は、一般に「ピラニア洗浄」とも呼ばれる洗浄（処理）である。
【００４１】
次に、図１０に示すように、例えばＣＶＤ法などにより、ケミカル酸化膜４４上にエミッタ電極となるノンドープのポリシリコン膜５０´を厚さ約２５００Å程度堆積して、エミッタ開口部４５を埋める。そして、堆積したポリシリコン膜５０´にＮ型不純物をイオン注入する。このイオン注入のドーズ量は５×１０１５〜１×１０１６ｃｍ−２程度とする。なお、ノンドープのポリシリコン膜５０´の堆積とイオン注入を行う代わりに、リンをｉｎ−ｓｉｔｕドープした、いわゆるドープドポリシリコン膜を堆積してもよい。
【００４２】
その後、リソグラフィー及びドライエッチングにより、ポリシリコン膜５０´、ケミカル酸化膜４４及びポリシリコン膜４３をパターニングする。これにより、図１１に示すように、ポリシリコン膜５０´からなるエミッタ電極５０を形成する。より詳しくは、ポリシリコン膜５０´上に形成されたフォトレジスト５３をマスクに用いて、ポリシリコン膜５０´をドライエッチングして、エミッタ電極５０を形成する。なお、ケミカル酸化膜４４及びポリシリコン膜４３のパターニングは、エミッタ電極５０の形成（ポリシリコン膜５０´のパターニング）と連続して実施される。
【００４３】
続いて、エミッタ電極５０上にフォトレジスト５３を残したまま、外部ベース領域（即ち、実効ベース領域を外部へ引き出すための領域）の抵抗を低減するために、ベース層３０のエミッタ電極５０下から露出している領域に１×１０１５〜１×１０１６ｃｍ−２程度のドーズ量でボロンもしくはＢＦ２をイオン注入する。その後、エミッタ電極５０上からフォトレジスト５３を除去する。
【００４４】
次に、図１２に示すように、リソグラフィー及びドライエッチングにより、シリコン酸化膜４１(絶縁膜４０)及びベース層３０をパターニングして、ベース層３０に外部ベース領域３７を形成する。その後、シリコン酸化膜４１(絶縁膜４０)及びベース層３０のパターニングに用いた図示しないフォトレジストを除去する。なお、ポリシリコン膜２５及びシリコン酸化膜２３は、シリコン酸化膜４１(絶縁膜４０)及びベース層３０をパターニングすると同時、もしくはその後に除去する。
【００４５】
次に、図１３に示すように、Ｓｉ基板１の上方に厚さ約１００Åのシリコン酸化膜５５を形成する。そして、リソグラフィーにより、低濃度コレクタ領域１３のコンタクト領域（即ち、コレクタコンタクト領域）１４の上方を開口し、それ以外の領域を覆うフォトレジスト５７を形成する。次に、このフォトレジスト５７をマスクに用いて、１×１０１５〜５×１０１５ｃｍ−２程度のドーズ量でヒ素をイオン注入する。その後、フォトレジスト５７を除去する。
【００４６】
次に、温度９５０℃／時間１０ｓｅｃ程度のアニールをＳｉ基板１全体に施す。これにより、図１４に示すように、ポリシリコン膜５０´からなるエミッタ電極５０に含まれているＮ型不純物を、エミッタ電極５０からベース層３０へ拡散させて、ベース層３０の低濃度コレクタ領域から離れた上側部位（例えば、図７に示したＳｉ層３３）にエミッタ領域３９を形成する。ここで、上記拡散するＮ型不純物によって、エミッタ電極５０（ポリシリコン膜５０´）とベース層３０とで挟まれたケミカル酸化膜４４は破壊される。図１４では、拡散するＮ型不純物によってケミカル酸化膜４４が破壊され消滅した状態を模式的に示している。なお、図１４では、ケミカル酸化膜４４が破壊されて消滅した場合を示しているが、エミッタ領域３９上にケミカル酸化膜４４の一部が残存していてもよい。
【００４７】
次に、Ｓｉ基板１の上方にシリコン酸化膜を３００Å程度堆積し、続けてシリコン酸化膜に異方性のエッチバックを施す。これにより、図１５に示すように、エミッタ電極５０、ケミカル酸化膜４４、ポリシリコン膜４３、シリコン酸化膜４１及びベース層３０のそれぞれの側壁を覆うサイドウォール５９を形成する。
次に、セルフアラインドシリサイドにより、エミッタ電極５０の露出している表面と、外部ベース領域３７の露出している表面と、低濃度コレクタ領域１３の露出している表面（つまり、コレクタコンタクト領域１４の表面）とにそれぞれＣｏＳｉ層６１を形成する。これ以降の工程は、標準的な多層配線プロセスを用い、各素子間の電気的接続を行う。即ち、図１に示したように、層間絶縁膜６５を形成し、層間絶縁膜６５を貫いて各ＣｏＳｉ層６１を底面とするコンタクトホールを形成し、これらコンタクトホール内にそれぞれ電極材を埋め込む。これにより、エミッタ電極５０に電気的に接続するエミッタコンタクト部７１と、外部ベース領域３７に電気的に接続するベースコンタクト部７３と、低濃度コレクタ領域１３（コレクタコンタクト領域１４）に電気的に接続するコレクタコンタクト部７５と、を形成する。
【００４８】
最後に、エミッタコンタクト部７１、ベースコンタクト部７３及びコレクタコンタクト部７５が形成された層間絶縁膜６５上に金属配線膜（図示せず）を形成し、その金属配線膜をパターニングする。こうして、図１に示すように、エミッタコンタクト部７１、ベースコンタクト部７３、コレクタコンタクト部７５とそれぞれ電気的に接続した金属配線８１、８３、８５を形成する。
【００４９】
以上の工程を経て、ノイズの発生を低減させたヘテロ接合構造のＮＰＮバイポーラトランジスタ１００を備えた半導体装置が完成する。
この実施形態では、高濃度コレクタ領域１１及び低濃度コレクタ領域１３が本発明のコレクタ領域に対応している。また、シリコン酸化膜４１が本発明の絶縁膜に対応している。さらに、ヘテロ接合構造のＮＰＮバイポーラトランジスタ１００が本発明のバイポーラトランジスタに対応している。
【００５０】
（ポリシリコン膜５０´の結晶構造及びノイズ発生のメカニズム）
本実施形態では、図１０に示すように、ケミカル酸化膜４４上にエミッタ電極となるノンドープのポリシリコン膜５０´を堆積している。以下、このポリシリコン膜５０´の結晶構造と、バイポーラトランジスタの動作時に発生するノイズとの関係性（ノイズ発生のメカニズム）について、図１６を参照しつつ簡単に説明する。
【００５１】
図１６（ａ）は、ＩＦＯ膜として、本実施形態に係るケミカル酸化膜４４を形成した場合を示す断面模式図である。また、図１６（ｂ）は、ＩＦＯ膜として、従来技術に係るアニール酸化膜２４４を形成した場合を示す断面模式図である。なお、同図に示されたベース層３０（Ｓｉ層３３）のＳｉ原子の並びは、単結晶構造を示すものである。また、同図に示されたエミッタ電極５０（ポリシリコン膜５０´）のＳｉ原子の並びは、多結晶構造を示すものである。また、同図に示されたＩＦＯ膜（つまり、ケミカル酸化膜４４及びアニール酸化膜２４４）は、アモルファス構造をしている。
【００５２】
図１６（ａ）に示すように、ケミカル酸化膜４４は、図１６（ｂ）に示す従来技術に係るアニール酸化膜２４４と比較して、一般に膜厚を厚く形成することができる。このため、エミッタ電極５０を形成するポリシリコン膜５０´の結晶性は、成膜初期から多結晶（つまり、結晶構造が多結晶構造）となり、エミッタ電極５０内、特にベース層３０との接着面等での結晶格子の歪みを小さくすることができる。その結果、ベース層３０（エミッタ領域３９）とエミッタ電極５０との界面近傍における結晶格子の歪みに起因した界面準位や転位の発生を十分に低減することができる。
【００５３】
一方、図１６（ｂ）に示すアニール酸化膜２４４は、上述のように、例えば窒素ガス雰囲気下でアニールすることで形成された酸化膜であって、その膜厚を厚くすることが困難なＩＦＯ膜である。このため、エミッタ電極５０を形成するポリシリコン膜５０´の成膜初期は、下地であるベース層３０（エミッタ領域３９）の結晶性を引き継いでしまう。したがって、エミッタ電極５０のアニール酸化膜２４４近傍では、結晶性がより単結晶（つまり、結晶構造が単結晶構造）に近くなっている。その後、成膜が進むにつれてポリシリコン膜５０´の結晶性は多結晶となるため、エミッタ電極５０（ポリシリコン膜５０´）内に単結晶構造の部分と多結晶構造の部分とが共存することになり、単結晶部分と多結晶部分と間で結晶格子の歪み（図中で囲んだ部分）が生じやすくなる。こうして生じた結晶格子の歪みに起因して、界面準位や転位が発生することがある。
【００５４】
このため、従来技術に係るバイポーラトランジスタ２００の製造方法では、ベース層３０（エミッタ領域３９）とエミッタ電極５０との界面近傍における界面準位や転位の発生を十分に低減することができず、ノイズ発生の低減効果を十分に得ることができないものと考えられる。
【００５５】
（評価結果）
従来技術に係るＮＰＮバイポーラトランジスタ２００と、本実施形態に係るＮＰＮバイポーラトランジスタ１００とに対して、ノイズ不良の発生率を評価した。その結果を表１に示す。
【００５６】
【表１】
2015191947.tif 000003
【００５７】
表１は、アニール酸化膜２４４を備えるＮＰＮバイポーラトランジスタ２００（つまり、従来技術）におけるノイズ不良の発生率と、ケミカル酸化膜４４を備えるＮＰＮバイポーラトランジスタ１００（つまり、本実施形態）におけるノイズ不良の発生率とを測定した結果である。
表１に示すように、ＮＰＮバイポーラトランジスタ１００は、ＮＰＮバイポーラトランジスタ２００と比較して、ノイズ不良の発生率が低減している。このことから、ＩＦＯ膜を、従来技術で用いられてきたアニール酸化膜２４４に代えてケミカル酸化膜４４とすることで、バイポーラトランジスタの動作時に発生するノイズを低減することができることがわかった。
【００５８】
（実施形態の効果）
本発明の実施形態は、以下の効果を奏する。
（１）エミッタ開口部４５において露出したベース層３０上に酸化シリコンからなるケミカル酸化膜４４を形成している。このため、エミッタ電極５０を形成するポリシリコン膜５０´の結晶性は成膜初期から多結晶となり、エミッタ電極５０内での結晶格子の歪みを小さくすることができる。したがって、本実施形態であれば、従来技術に係るアニール酸化膜２４４を形成した場合と比較して、ベース層３０（エミッタ領域３９）とエミッタ電極５０との界面における界面準位や転位の発生を十分に低減することができ、ノイズ発生の低減効果を十分に得ることができる。
【００５９】
（２）また、ケミカル酸化膜４４は、ベース層３０の表面をＳＰＭ洗浄、ＡＰＭ洗浄、またはＨＰＭ洗浄して形成されたシリコン酸化膜である。Ｓｉに対して高い酸化力を示すＳＰＭ、ＡＰＭ、ＨＰＭを用いてベース層３０の表面を酸化処理することで、より確実性を高めてベース層３０上にケミカル酸化膜４４を形成することができる。したがって、本実施形態であれば、従来技術と比較して、界面準位や転位に起因するノイズの低減効果をより高めることが可能となる。
【００６０】
（３）また、ケミカル酸化膜４４は、ベース層３０の表面をケミカル酸化して形成されたシリコン酸化膜である。ベース層３０の表面をケミカル酸化した場合には、ベース層３０の表面をアニール酸化した場合（従来技術）と比較して、膜厚の厚いＩＦＯ膜を形成することができる。このため、エミッタ電極５０を形成するポリシリコン膜５０´の結晶性は成膜初期から多結晶となり、エミッタ電極５０内での結晶格子の歪みを小さくすることができる。したがって、本実施形態であれば、従来技術に係るアニール酸化膜２４４を形成した場合と比較して、ベース層３０（エミッタ領域３９）とエミッタ電極５０との界面近傍における界面準位や転位の発生を十分に低減することができ、ノイズ発生の低減効果を十分に得ることができる。
【００６１】
（４）また、エミッタ領域３９は、アニールによって、エミッタ電極５０（ポリシリコン膜５０´）に含まれる不純物をベース層３０に導入して形成している。このため、エミッタ領域３９を形成すると同時に、ケミカル酸化膜４４を破壊することができる。したがって、本実施形態であれば、エミッタ領域３９を形成しつつ、エミッタ電極５０とエミッタ領域３９とを電気的に接続することができる。
【００６２】
（変形例）
（１）上記の実施形態では、シリコン酸化膜４１上にポリシリコン膜４３を形成した場合について説明した。しかしながら、本発明において、シリコン酸化膜４１上にポリシリコン膜４３を形成することなく、ケミカル酸化膜４４を形成してもよい。このような場合であっても、実施形態の効果（１）〜（５）と同様の効果を奏する。
【００６３】
（２）上記の実施形態では、エミッタ開口部４５において露出したベース層３０上と、ポリシリコン膜４３上とを覆うように、ケミカル酸化膜４４を形成した場合について説明した。しかしながら、本発明において、ケミカル酸化膜４４はベース層３０とポリシリコン膜４３との表面を覆うシリコン酸化膜に限定されるものではない。ケミカル酸化膜４４は、エミッタ開口部４５において露出したベース層３０上を少なくとも覆っていればよい。このような場合であっても、実施形態の効果（１）〜（５）と同様の効果を奏する。
【００６４】
（３）また、上記の実施形態では、本発明のバイポーラトランジスタが、ヘテロ接合構造のＮＰＮバイポーラトランジスタである場合について説明した。しかしながら、本発明においてバイポーラトランジスタはこれに限定されるものではない。例えば、本発明のバイポーラトランジスタは、ヘテロ接合構造のＰＮＰバイポーラトランジスタでもよい。その場合は、上記の実施形態において、各半導体層に含まれる不純物の導電型を、Ｐ型をＮ型に、Ｎ型をＰ型に置き換えればよい。このような場合であっても、実施形態の効果（１）〜（５）と同様の効果を奏する。
【００６５】
＜その他＞
本発明は、以上に記載した実施形態に限定されうるものではない。当業者の知識に基づいて実施形態に設計の変更等を加えることが可能であり、そのような変形が加えられた態様も本発明の範囲に含まれる。換言すると、本発明は、その要旨の範囲内で種々変形して実施することができる。なお、図面中、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、図面の寸法比率は図示の比率に限られるものではない。
【符号の説明】
【００６６】
１  基板
３、７  熱酸化膜
５、９、５３、５７  フォトレジスト
１０  コレクタ領域
１１  高濃度コレクタ領域
１３  低濃度コレクタ領域
１４  コレクタコンタクト領域
２０  素子分離層
２１  シャロートレンチ
２２  ディープトレンチ
２３、５５  シリコン酸化（ＳｉＯ２）膜
２５、４３  ポリシリコン膜
３０  ベース層
３１  Ｓｉ層
３２  ＳｉＧｅ層
３３  Ｓｉ層
３５  実効ベース領域
３７  外部ベース領域
３９  エミッタ領域
４０  絶縁膜
４１  シリコン酸化膜
４４  ケミカル酸化膜（ケミカル酸化ＩＦＯ膜）
４５  エミッタ開口部
５０  エミッタ電極
５０´  ポリシリコン膜
５９  サイドウォール
６１  ＣｏＳｉ層
６５  層間絶縁膜
７１  エミッタコンタクト部
７３  ベースコンタクト部
７５  コレクタコンタクト部
８１、８３、８５  金属配線
１００  ヘテロ接合構造のＮＰＮバイポーラトランジスタ
２００  従来技術に係るＮＰＮバイポーラトランジスタ
２４４  アニール酸化膜（アニール酸化ＩＦＯ膜）
【図１】
2015191947.tif 000004
【図２】
2015191947.tif 000005
【図３】
2015191947.tif 000006
【図４】
2015191947.tif 000007
【図５】
2015191947.tif 000008
【図６】
2015191947.tif 000009
【図７】
2015191947.tif 000010
【図８】
2015191947.tif 000011
【図９】
2015191947.tif 000012
【図１０】
2015191947.tif 000013
【図１１】
2015191947.tif 000014
【図１２】
2015191947.tif 000015
【図１３】
2015191947.tif 000016
【図１４】
2015191947.tif 000017
【図１５】
2015191947.tif 000018
【図１６】
2015191947.tif 000019
【図１７】
2015191947.tif 000020
【図１８】
2015191947.tif 000021
【図１９】
2015191947.tif 000022