(57)【要約】【課題】従来よりも光取り出し効率を更に向上させた半導体発光素子及びその製造方法を実現することを目的とする。【解決手段】  本発明の半導体発光素子の製造方法は、基板を準備する工程（ａ）、基板上に、第一半導体層、活性層及び第二半導体層を順に形成する工程（ｂ）、第二半導体層の上面に、反射電極を構成する第一導電層を形成する工程（ｃ）、工程（ｃ）の後に、アニール工程を行わずに、第一導電層の上面に、第一保護層を構成する第二導電層を７ｎｍ以下の膜厚で蒸着する工程（ｄ）、及び、工程（ｄ）の後にアニールする工程（ｅ）を有する。【選択図】        図１
2015191976.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型又はｐ型の第一半導体層と、前記第一半導体層と導電型の異なる第二半導体層と、前記第一半導体層及び前記第二半導体層の間に形成された活性層とを有する半導体発光素子の製造方法であって、
基板を準備する工程（ａ）、
基板上に、前記第一半導体層、前記活性層及び前記第二半導体層を順に形成する工程（ｂ）、
前記第二半導体層の上面に、反射電極を構成する第一導電層を形成する工程（ｃ）、
前記工程（ｃ）の後に、アニール工程を行わずに、前記第一導電層の上面に、第一保護層の構成材料である第二導電層を膜厚７ｎｍ以下で形成する工程（ｄ）、
及び、前記工程（ｄ）の後にアニールする工程（ｅ）を有することを特徴とする半導体発光素子の製造方法。
【請求項２】
前記工程（ｅ）の後に、前記第二導電層の上面又は上層に、導電性の第二保護層を形成する工程（ｆ）を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記第一導電層がＡｇを含む金属材料で構成され、
前記第二導電層がＮｉを含む金属材料で構成されることを特徴とする請求項１又は２に記載の半導体発光素子の製造方法。
【請求項４】
基板上に、ｎ型又はｐ型の第一半導体層と、前記第一半導体層と導電型の異なる第二半導体層と、前記第一半導体層及び前記第二半導体層の間に形成された活性層とを有する半導体発光素子であって、
前記第二半導体層の面のうち、前記活性層が形成されている側とは反対側の面上に形成された反射電極と、
前記反射電極の面のうち、前記第二半導体層が形成されている側とは反対側の面上に形成され、膜厚が７ｎｍ以下であり、前記反射電極とは異なる金属材料の導電性酸化物を含む第一保護層とを備えたことを特徴とする半導体発光素子。
【請求項５】
前記反射電極がＡｇを含む金属材料で構成され、
前記第一保護層がＮｉを含む金属材料の酸化物を含む層で構成されていることを特徴とする請求項４に記載の半導体発光素子。
【請求項６】
前記第一保護層の面のうち前記反射電極が形成されている側とは反対側の面上、又は当該面よりも前記第一保護層から遠ざかる位置に形成され、前記反射電極とは異なる金属材料で構成された第二保護層を更に備えることを特徴とする請求項４又は５に記載の半導体発光素子
【請求項７】
前記第二保護層が、Ｎｉを含む層、Ｔｉを含む層、及びＰｔを含む層の多層構造で構成されていることを特徴とする請求項６に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に、ｎ型半導体層、ｐ型半導体層、及びこれらの間に形成された発光層を有する半導体発光素子に関する。また、本発明はこのような半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来の半導体発光素子として、例えば下記特許文献１に記載の構造が開示されている。
【０００３】
図１０は、特許文献１に開示された半導体発光素子の断面図を模式的に示したものである。従来の半導体発光素子９０は、支持基板９１上に導電層９２、反射膜９３、絶縁層９４、反射電極９５、半導体層９９、及びｎ側電極１００を備えて構成される。半導体層９９は、ｐ型半導体層９６、活性層９７、及びｎ型半導体層９８が支持基板９１側から順に積層されて構成される。
【０００４】
絶縁層９４は、ｎ側電極１００が形成されている位置の直下の位置を含む領域に形成される。絶縁層９４の下層には金属材料からなる反射膜９３が形成されているが、この反射膜９３はオーミック性を有さず電極としての機能を奏さない。一方、反射電極９５は金属材料からなり、ｐ型半導体層９６の間でオーミック接触が実現されることで電極（ｐ側電極）として機能している。
【０００５】
反射電極９５は、活性層９７で発光した光のうち、支持基板９１に向かう方向（図面下向き）に放射された光を反射させてｎ側半導体層９８側（図面上向き）に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜９３も同様の目的で形成されており、反射電極９５が形成されていない箇所を通過して下向きに進行した光を反射させてｎ側半導体層９８側に進行方向を変えることで、光の取り出し効率が高められる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４２０７７８１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１０に示す半導体発光素子９０は、次のようにして製造される。まず、所定の基板上に半導体層９９を成長させる。次に、半導体層９９の上面に反射電極９５を構成する電極材料を蒸着させた後、この電極材料と半導体層９９（より詳細にはｐ型半導体層９６）とのオーミックコンタクトを得るために、例えば４００℃〜６００℃程度の高温でアニール処理を行う。その後、絶縁層９４、反射膜９３、及び導電層９２を順に積層した後、導電層９２側から支持基板９１を貼り合わせ、半導体層９９を成長させた基板を剥離する。
【０００８】
反射電極９５を構成する材料としては金属材料が用いられる。金属と半導体の仕事関数は異なり、接触界面ではエネルギー準位に差が生じて障壁となる。かかる障壁があると電流が流れにくくなり動作電圧を増加させてしまう。従って、金属と半導体のように仕事関数が異なるものが接触して界面を形成する素子において、両者のエネルギー準位の障壁を減らし、反射電極９５と半導体層９９の間のコンタクト抵抗を低下させるためには、上述の高温アニール処理が必要となる。
【０００９】
上述したように、反射電極９５は、活性層９７で発光した光のうち、支持基板９１に向かう方向に放射された光をｎ側半導体層９８側に反射させることで、光の取り出し効率を高めることを意図して形成される。このため、反射電極９５の構成材料としては、光の反射率の高い材料が好ましく、例えばＡｇが利用される。しかし、上記の方法で半導体発光素子９０を製造すると、反射電極９５の表面、特に反射電極９５と半導体層９９の間に多数のボイドが発生することが判明した。
【００１０】
図１１は、半導体発光素子９０を上記の方法で製造する場合において、半導体層９９の上面に反射電極９５を構成する電極材料を蒸着させ、アニール処理を施した段階で、光取り出し側（図１０におけるｎ型半導体層９８の上方）から半導体層９９を成長させる基板を通して撮影した写真である。図１１の写真によれば、反射電極９５の表面上にボイド１０１に由来した多数の黒い斑点が現れている。特に、半導体層９９と反射電極９５の界面付近には極めて多数のボイド１０１が確認される。このようなボイド１０１が反射電極９５の表面に多数発生すると、反射電極９５の表面における光の反射率が低下するため、光取り出し効率を低下させることになる。
【００１１】
本発明は、上記の課題に鑑み、従来よりも光取り出し効率を更に向上させた半導体発光素子及びその製造方法を実現することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、ｎ型又はｐ型の第一半導体層と、前記第一半導体層と導電型の異なる第二半導体層と、前記第一半導体層及び前記第二半導体層の間に形成された活性層とを有する半導体発光素子の製造方法であって、
基板を準備する工程（ａ）、
基板上に、前記第一半導体層、前記活性層及び前記第二半導体層を順に形成する工程（ｂ）、
前記第二半導体層の上面に、反射電極を構成する第一導電層を形成する工程（ｃ）、
前記工程（ｃ）の後に、アニール工程を行わずに、前記第一導電層の上面に、第一保護層を構成する第二導電層を膜厚７ｎｍ以下で形成する工程（ｄ）、
及び、前記工程（ｄ）の後にアニールする工程（ｅ）を有することを特徴とする。
【００１３】
本発明者は、鋭意研究により、従来の製造方法によって反射電極の表面に現れていた多数のボイドは、反射電極を構成する電極材料を蒸着後、高温でアニールを行う過程で、当該電極材料が凝集したことが原因で生じたものであるとの推察に至った。そこで、上記方法では、反射電極を構成する第一導電層を蒸着後、アニールすることなく第一導電層の上面に第一保護層を構成する第二導電層を蒸着してからアニールを行っている。このアニールは、第一導電層と第二半導体層の間のオーミックコンタクトを実現させる目的である。
【００１４】
この方法によれば、アニール時においては第一導電層の上面に第二導電層が形成されており、前記第二導電層が露出している領域が少ないため、アニール時に第一導電層を構成する材料が凝集する現象を抑制できる。この結果、「発明を実施するための形態」の項で後述するように、当該方法で製造された半導体発光素子の反射電極表面にはボイドの形成が大幅に抑制され、光取り出し効率が向上する。
【００１５】
特に、工程（ｄ）において、第二導電層を第一導電層の上面全面に形成するのが好ましい。このようにすることで、アニール時に第二導電層が露出していないため、アニール時に第一導電層を構成する材料が凝集する現象を大幅に抑制できる。
【００１６】
更に、本発明者は、第一保護層を構成する第二導電層の膜厚を適宜変更して半導体発光素子を製造し、当該素子を発光させた。すると、第二導電層の膜厚が所定値以上に厚くなると、発光素子の所定の領域においては発光強度が高くなるものの、別の領域においては発光強度が低下すること、つまり場所に応じて発光強度に分布が生じることが確認された。そして、本発明者は、第二導電層の膜厚を１０ｎｍより少なく、より詳細には７ｎｍ以下とすることで、発光強度の分布の均一性を高めることができることを突き止めた。
【００１７】
第二導電層の膜厚を厚くすると、位置に応じて発光強度に分布が生じてしまう理由としては、現時点では定かではないが、本発明者は以下のように推察している。
【００１８】
上述したように、第二導電層は、第一導電層（すなわち反射電極）と第二半導体層の間のボイド形成を抑制するために設けられている。しかし、この第二導電層を厚膜で形成した後にアニールをした場合、第二導電層と第一導電層の間にボイドが形成されてしまい、このボイドの存在によって活性層に対する電流の流れへの障壁となっていると推察される。
【００１９】
第二導電層を蒸着した直後の状態においては、第一導電層と第二導電層の界面近傍には前記のボイドは発生していない。しかし、その後にアニールをすることで、第一導電層の表面が熱によって移動することで微細な凹凸が形成される一方、その上面に形成された第二導電層はこの凹凸に追随できない結果、第一導電層によって形成された凹部の上方にボイドが形成されたものと考えられる。これは、第一導電層が反射電極を構成する材料であり、熱を加えると動きやすい性質を有する材料で構成されることにも起因すると考えられる。
【００２０】
「発明を実施するための形態」で後述されるが、この第二導電層を膜厚７ｎｍ以下の薄膜で形成した場合には、発光素子のほぼ全面から高い発光強度が示され、発光強度分布の均一性が高まった。これは、第二導電層を薄膜で形成することにより、第一導電層の上面において、第二導電層が、完全な膜ではなく一部がアイランド状に形成されていることが理由の一つとして推察される。第二導電層がアイランド状に形成されることで、アニール工程を経て仮に第一導電層の表面が移動しても、第二導電層が第一導電層の移動に追随することができるため、第二導電層の上面に第一導電層が密着されたものと考えられる。
【００２１】
つまり、上記の方法によれば、第二半導体層と第一導電層の間のボイドの形成を抑制すると共に、第一導電層と第二導電層の間のボイドの形成も抑制される。よって、従来よりも発光強度を高めつつ、且つ素子の全面にわたってこの高い発光強度を示すことのできる半導体発光素子が実現される。
【００２２】
ここで、前記第一導電層としてはＡｇを含む金属材料を用いることができる。このとき、高い反射率を示す反射電極を有した半導体発光素子が形成される。
【００２３】
また、前記第二導電層としてはＮｉを含む金属材料を用いることができる。第一導電層としてＮｉを用いた場合、第一導電層を構成するＡｇとの高い密着性を確保しつつ、Ａｇが有する高い反射率を維持することができる。
【００２４】
なお、Ｎｉを含む金属材料で構成された第二導電層を蒸着した後、アニール工程を実行することで、第二導電層の一部又は全部が酸化されて、Ｎｉを含む金属材料の酸化物層が形成されることが考えられる。ただし、この酸化物層は、依然として導電性を有しており、活性層への電流注入の障害となることはない。
【００２５】
上記方法に加えて、前記工程（ｅ）の後に、前記第二導電層の上面又は上層に、導電性の第二保護層を形成する工程（ｆ）を有するものとしても構わない。
【００２６】
なお、後者の場合、第二導電層（これは「第一保護層」に対応する。）と第二保護層の間に、反射層として機能させるための導電層が形成されているものとしても構わない。
【００２７】
第二保護層としては、Ｎｉを含む層、Ｔｉを含む層、及びＰｔを含む層の多層構造とすることができる。Ｔｉを含む層及びＰｔを含む層は、その後にハンダ層を形成する場合において、当該ハンダ層が第一導電層（すなわち反射電極）に拡散して反射率が低下するのを防止する目的で設けられる。また、Ｎｉを含む層は、第二保護層を構成するＴｉを含む層が第一導電層（すなわち反射電極）に拡散して反射率が低下するのを防止する目的で設けられる。
【００２８】
なお、上記工程（ｅ）は、前記第一導電層と前記第二半導体層の間でオーミック接触が形成される温度でアニールするのが好ましい。特に、このアニール温度を、３５０℃以上５５０℃以下とすることで、第一導電層と第二半導体層の間のオーミック接触を実現しながら、ボイドの発生を抑制することができる。
【００２９】
また、上記第一導電層の形成膜厚は、例えば１５０ｎｍ以下とすることができる。反射電極の表面へのボイド形成を防止する観点からは、μｍオーダーの厚膜で形成する方法も考えられる。しかし、このように厚膜で反射電極を形成する場合、蒸着工程に極めて時間がかかり、他のプロセスを阻害するばかりか、周辺箇所との高低差が生じて平坦性の確保が問題となる。上記方法によれば、１５０ｎｍ以下の薄い膜厚で反射電極を形成しても、表面へのボイドの発生が抑制される。
【００３０】
また、本発明は、基板上に、ｎ型又はｐ型の第一半導体層と、前記第一半導体層と導電型の異なる第二半導体層と、前記第一半導体層及び前記第二半導体層の間に形成された活性層とを有する半導体発光素子であって、
前記第二半導体層の面のうち、前記活性層が形成されている側とは反対側の面上に形成された反射電極と、
前記反射電極の面のうち、前記第二半導体層が形成されている側とは反対側の面上に形成され、膜厚が７ｎｍ以下であり、前記反射電極とは異なる金属材料の導電性酸化物を含む第一保護層とを備えたことを特徴とする。
【００３１】
上記構成において、前記第一保護層は、前記反射電極の上面全面に形成されるものとしても構わない。
【００３２】
上記構成において、前記反射電極がＡｇを含む金属材料で構成され、前記第一保護層がＮｉを含む金属材料の酸化物を含む層で構成されているものとしても構わない。
【００３３】
また、上記構成に加えて、前記第一保護層の面のうち前記反射電極が形成されている側とは反対側の面上、又は当該面よりも前記第一保護層から遠ざかる位置に形成され、前記反射電極とは異なる金属材料で構成された第二保護層を更に備えるものとしても構わない。特に、後者の場合においては、前記第二保護層と前記第一保護層の間に、導電性の反射層が更に形成されているものとしても構わない。
【００３４】
また、前記第二保護層は、Ｎｉを含む層、Ｔｉを含む層、及びＰｔを含む層の多層構造で構成されているものとしても構わないし、Ｔｉを含む層及びＰｔを含む層の多層構造で構成されているものとしても構わない。
【発明の効果】
【００３５】
本発明によれば、従来よりも光取り出し効率を更に向上させた半導体発光素子が実現される。
【図面の簡単な説明】
【００３６】
【図１】半導体発光素子の第一実施形態の構成を模式的に示す断面図である。
【図２Ａ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｂ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｃ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｄ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｅ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｆ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｇ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｈ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｉ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｊ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｋ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｌ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図２Ｍ】半導体発光素子の第一実施形態の工程断面図の一部である。
【図３】第一実施形態の半導体発光素子を光取り出し側から撮影した写真である。
【図４Ａ】実施例１−３、参考例、及び比較例に係る各発光素子の発光強度分布を示すグラフである。
【図４Ｂ】半導体発光素子を光取り出し方向から見たときの写真である。
【図４Ｃ】光取り出し面での発光分布均一度と第一保護層の膜厚との関係を示すグラフである。
【図５】半導体発光素子の第二実施形態の構成を模式的に示す断面図である。
【図６Ａ】半導体発光素子の第二実施形態の工程断面図の一部である。
【図６Ｂ】半導体発光素子の第二実施形態の工程断面図の一部である。
【図６Ｃ】半導体発光素子の第二実施形態の工程断面図の一部である。
【図７】半導体発光素子の別実施形態の構成を模式的に示す断面図である。
【図８】半導体発光素子の別実施形態の構成を模式的に示す断面図である。
【図９Ａ】半導体発光素子の別実施形態の工程断面図の一部である。
【図９Ｂ】半導体発光素子の別実施形態の工程断面図の一部である。
【図９Ｃ】半導体発光素子の別実施形態の工程断面図の一部である。
【図１０】従来の半導体発光素子の構成を模式的に示す断面図である。
【図１１】従来の製法で製造された半導体発光素子を光取り出し側から撮影した写真である。
【発明を実施するための形態】
【００３７】
本発明の半導体発光素子及びその製造方法につき、図面を参照して説明する。なお、各図において、図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、「ＡｌＧａＮ」という記述は、ＡｌｍＧａ１−ｍＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。「ＩｎＧａＮ」という記述についても同様である。
【００３８】
［第一実施形態］
本発明の半導体発光素子の第一実施形態について説明する。
【００３９】
〈構造〉
図１は、第一実施形態の半導体発光素子の構成を模式的に示す断面図である。半導体発光素子１は、支持基板１１、導電層２０、絶縁層２１、半導体層３０及びｎ側電極（４２，４３）を含んで構成される。半導体層３０は、支持基板１１側からｐ型半導体層３２、ｐ型半導体層３１、活性層３３、及びｎ型半導体層３５が順に積層されて形成されている。
【００４０】
（支持基板１１）
支持基板１１は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
【００４１】
（導電層２０）
支持基板１１の上層には、多層構造からなる導電層２０が形成されている。導電層２０は、多層構造で構成されており、本実施形態では、反射電極１９、第一保護層１８、第二保護層１７、ハンダ層１５、及びハンダ層１３を含む。
【００４２】
ハンダ層１３及びハンダ層１５は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらのハンダ層１３とハンダ層１５は、支持基板１１上に形成されたハンダ層１３と、別の基板（後述する成長基板６１）上に形成されたハンダ層１５を対向させた後に、両者を貼り合わせることで形成されたものである。
【００４３】
反射電極１９は、本実施形態ではＡｇで構成される。Ａｇは高い反射率を示す材料である。半導体発光素子１は、活性層３３から放射された光を、図１の上方向（ｎ型半導体層３５側）に取り出すことを想定しており、反射電極１９は、活性層３３から下向きに放射された光を上向きに反射させることで発光効率を高める機能を果たしている。なお、図１内における上向きの矢印は、光の取り出し方向を表している。
【００４４】
本実施形態の構成では、反射電極１９は、ｎ側電極（４２，４３）に対して支持基板１１の面に直交する方向に対向する位置にも形成されている。特に、図１に示すように、本実施形態では、反射電極１９の上面（支持基板１１とは反対側の面）は全てｐ型半導体層３２と接触するように形成されている。そして、支持基板１１とｎ側電極（４２，４３）の間に電圧が印加されると、支持基板１１、ハンダ層（１３，１５）、第二保護層１７、第一保護層１８、反射電極１９、半導体層３０を介してｎ側電極（４２，４３）へと流れる電流経路が形成される。
【００４５】
第一保護層１８は、本実施形態ではＮｉの酸化物で構成され、膜厚が７ｎｍ以下である。この第一保護層１８は、後述するように反射電極１９の面上にボイドが形成されるのを防止する目的で設けられている。
【００４６】
第二保護層１７は、本実施形態では、Ｎｉ／Ｔｉ／Ｐｔの多層構造で構成される。このうち、Ｔｉ／Ｐｔ層は、ハンダ層１５を構成する材料が反射電極１９側に拡散し、反射率が落ちることによる発光効率の低下を防止する目的で設けられている。また、Ｎｉ層は、Ｔｉ／Ｐｔ層に含まれる材料、特にＴｉが反射電極１９側に拡散し、反射率が落ちることによる発光効率の低下を防止する目的で設けられている。
【００４７】
（絶縁層２１）
絶縁層２１は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３などで構成される。絶縁層２１は、ｎ側電極（４２，４３）に対して支持基板１１の面に直交する方向に対向する位置に形成されている。また、絶縁層２１は、一部の箇所で第一保護層１８の支持基板１１側の面と接触している。この絶縁層２１は、活性層３３を流れる電流を支持基板１１の面に平行な方向に拡げる役割を果たしている。更に、絶縁層２１は半導体層３０の外側の位置にも形成されており、製造方法の項で後述するように、素子分離時におけるエッチングストッパー層としても機能する。図１に示す半導体発光素子１においては、外周位置に係る絶縁層２１が第一保護層１８及び反射電極１９の側面にも接触するように形成されている。
【００４８】
（半導体層３０）
上述したように、半導体層３０は、支持基板１１の側から順に、ｐ型半導体層３２、ｐ型半導体層３１、活性層３３、及びｎ型半導体層３５が積層されて形成される。
【００４９】
ｐ型半導体層３２は、例えばＧａＮで構成される。また、ｐ型半導体層３１は、例えばＡｌｍＧａ１−ｍＮ（０≦ｍ＜１）で構成される。いずれの層も、Ｍｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされている。なお、ｐ型半導体層３２は、ｐ型半導体層３１よりも不純物濃度が高濃度であり、コンタクト層を形成している。
【００５０】
活性層３３は、例えばＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。
【００５１】
ｎ型半導体層３５は、例えばＡｌｎＧａ１−ｎＮ（０≦ｎ＜１）で構成される層とＧａＮで構成される層を含む多層構造で構成される。少なくともＧａＮで構成される層には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされている。
【００５２】
本実施形態では、ｎ型半導体層３５が「第一半導体層」に対応し、ｐ型半導体層（３１，３２）が「第二半導体層」に対応する。
【００５３】
（ｎ側電極４２，ｎ側電極４３）
ｎ側電極（４２，４３）はｎ型半導体層３５の上層に形成され、例えばＣｒ−Ａｕで構成される。このうち、ｎ側電極４３には、例えばＡｕ、Ｃｕなどで構成されるワイヤ４５が連絡されており、このワイヤ４５の他方は、半導体発光素子１が配置されている基板（支持基板１１）の給電パターンなどに接続される（不図示）。つまり、ｎ側電極４３は、半導体発光素子１の給電端子として機能している。
【００５４】
一方、ｎ側電極４２は、ｎ側電極４３と電気的に接続され、例えばｎ型半導体層３５の上面の広い範囲に網目状に形成されている。つまり、ｎ型半導体層３５の上面（支持基板１１とは反対側の面）のうち、給電端子を構成するｎ側電極４３とは異なる箇所においてｎ側電極４２とｎ型半導体層３５とが接触している。これにより、通電時において支持基板１１の面に平行な方向に関してｎ型半導体層３５の広い範囲に電流を流し、これによって活性層３３内の広い範囲に電流を流すことを目的として形成されている。
【００５５】
なお、図示していないが、半導体層３０の側面に保護膜としての絶縁層を形成しても構わない。なお、この保護膜としての絶縁層は、透光性を有する材料（例えばＳｉＯ２など）で構成するのが好ましい。また、上述の実施形態では、ｐ型半導体層３１を構成する一材料をＡｌｍＧａ１−ｍＮ（０≦ｍ＜１）と記載し、ｎ型半導体層３５を構成する一材料をＡｌｎＧａ１−ｎＮ（０≦ｎ＜１）と記載したが、これらは同一の材料であっても構わない。
【００５６】
また、光取り出し効率を更に高める目的で、ｎ型半導体層３５の上面に微小の凹凸（メサ構造）を形成しても構わない。
【００５７】
本発明の半導体発光素子１によれば、従来の半導体発光素子よりも発光強度が高まり、光取り出し効率が向上する点については、製造方法の説明をした後に実施例を参照して説明される。
【００５８】
〈製造方法〉
次に、半導体発光素子１の製造方法の一例につき、図２Ａ〜図２Ｍに示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
【００５９】
（ステップＳ１）
成長基板６１を準備する（図２Ａ参照）。この成長基板６１としては、一例としてｃ面サファイア基板を用いることができる。
【００６０】
準備工程として、成長基板６１のクリーニングを行う。このクリーニングは、より具体的な一例としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板６１を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
【００６１】
本ステップＳ１が工程（ａ）に対応する。
【００６２】
（ステップＳ２）
成長基板６１の上面に、アンドープ層３６、ｎ型半導体層３５、活性層３３、ｐ型半導体層３１、及びｐ型半導体層３２を含むエピタキシャル層４０を形成する。手順の一例は、以下の通りである。
【００６３】
〈アンドープ層３６の形成〉
成長基板６１（ｃ面サファイア基板）の上面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層３６に対応する。
【００６４】
アンドープ層３６のより具体的な形成方法は例えば以下の通りである。まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、成長基板６１の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
【００６５】
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。
【００６６】
〈ｎ型半導体層３５の形成〉
次に、アンドープ層３６の上面に、例えばＡｌｎＧａ１−ｎＮ（０≦ｎ≦１）の組成を示すｎ型半導体層３５を形成する。
【００６７】
ｎ型半導体層３５のより具体的な形成方法は、例えば以下の通りである。まず、引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０２５μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ０．０６Ｇａ０．９４Ｎの組成を有し、Ｓｉ濃度が３×１０１９／ｃｍ３で、厚みが２μｍのｎ型半導体層３５がアンドープ層３６の上層に形成される。
【００６８】
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に厚みが５ｎｍのｎ型ＧａＮ層を形成してもよい。この場合、これらのｎ型ＡｌＧａＮ層及びｎ型ＧａＮ層がｎ型半導体層３５に対応する。
【００６９】
上記の説明では、ｎ型半導体層３５に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。
【００７０】
上述したように、このｎ型半導体層３５が「第一半導体層」に対応する。
【００７１】
〈活性層３３の形成〉
次に、ｎ型半導体層３５の上面に、例えばＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる活性層３３を形成する。
【００７２】
具体的には、まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮで構成された発光層と、厚みが７ｎｍのｎ型ＡｌＧａＮで構成された障壁層が１５周期繰り返されてなる活性層３３が、ｎ型半導体層３５の上面に形成される。
【００７３】
〈ｐ型半導体層３１の形成〉
次に、活性層３３の上層に、例えばＡｌｍＧａ１−ｍＮ（０≦ｍ≦１）で構成されるｐ型半導体層３１を形成する。
【００７４】
具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を処理炉内に６０秒間供給する。これにより、活性層３３の上面に、厚みが２０ｎｍのＡｌ０．３Ｇａ０．７Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ０．１３Ｇａ０．８７Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層３１が形成される。このｐ型半導体層３１のｐ型不純物濃度は、例えば３×１０１９／ｃｍ３程度である。
【００７５】
〈ｐ型半導体層３２の形成〉
更にその後、ＴＭＡの供給を停止すると共に、ＣＰ２Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、例えば厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０２０／ｃｍ３程度のｐ＋型ＧａＮよりなるｐ型半導体層３２を形成する。
【００７６】
上述したように、ｐ型半導体層３１及びｐ型半導体層３２が、「第二半導体層」に対応する。
【００７７】
本ステップＳ２が工程（ｂ）に対応する。
【００７８】
（ステップＳ３）
次に、ステップＳ２で得られたウェハに対して活性化処理を行う。より具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【００７９】
（ステップＳ４）
次に、図２Ｂに示すように、ｐ型半導体層３２の上面の所定箇所に反射電極１９を構成する電極材料（第一導電層１９ａ）を蒸着する。ここでは、ｐ型半導体層３２の形成領域よりも内側において、ｐ型半導体層３２のほぼ全域に反射電極１９を形成する形態を示している。より具体的には、例えばスパッタ装置にてｐ型半導体層３２の上面に膜厚０．７ｎｍのＮｉ及び膜厚１３０ｎｍのＡｇを成膜することで、第一導電層１９ａを蒸着する。第一導電層１９ａの膜厚としては、５０ｎｍ以上１５０ｎｍ以下とするのが好ましい。
【００８０】
なお、ここでは第一導電層１９ａの材料としてＮｉとＡｇの合金を採用しているが、ＡｌやＲｈを含む材料を用いることもできる。
【００８１】
本ステップＳ４が工程（ｃ）に対応する。
【００８２】
（ステップＳ５）
ステップＳ４において第一導電層１９ａを蒸着した後、アニール工程を行うことなく、引き続き、図２Ｃに示すように、第一導電層１９ａの上面全面に、第一保護層１８を構成する導電性材料（第二導電層１８ａ）を蒸着する。本実施形態では、第二導電層１８ａを膜厚７ｎｍ以下（例えば膜厚２ｎｍ程度）のＮｉ層で構成している。
【００８３】
本ステップＳ５が工程（ｄ）に対応する。
【００８４】
（ステップＳ６）
ＲＴＡ装置等を用いてドライエア雰囲気中で３５０℃〜５５０℃、６０秒〜３００秒間のアニール処理を行い、第一導電層１９ａとｐ型半導体層（３１，３２）とのオーミック接触を形成させる。この工程により、第一導電層１９ａは反射電極１９として機能する（図２Ｃ参照）。
【００８５】
ステップＳ５において第一導電層１９ａの上面全面に第二導電層１８ａを形成した状態で本ステップＳ６に係るアニール工程を行うことにより、第二導電層１８ａがバリア層として機能し、反射電極１９の上面へのボイドの形成を防止する効果が得られる。なお、このアニール時に、第二導電層１８ａは酸化されて導電性酸化物で構成される第一保護層１８に変化する。本実施形態では、第一保護層１８はＮｉＯ等のＮｉ酸化物で構成される（図２Ｃ参照）。
【００８６】
このステップＳ６が工程（ｅ）に対応する。
【００８７】
（ステップＳ７）
次に、図２Ｄに示すように、第一保護層１８の上面の所定箇所、及び露出しているｐ型半導体層３２の上面に絶縁層２１を形成する。特に、後の工程でｎ側電極（４２，４３）を形成する領域に対して、基板面に直交する方向に対向する位置を含む領域に絶縁層２１を形成するのが好ましい。このとき、図２Ｄに示すように、絶縁層２１の一部が第一保護層１８及び反射電極１９の側面を覆うように形成することができる。
【００８８】
より具体的には、絶縁層２１の非形成領域に係る第一保護層１８の上層をマスクしておき、例えばＳｉＯ２をスパッタリング法によって膜厚２００ｎｍ程度成膜する。なお成膜する材料は絶縁性材料であればよく、例えばＳｉＮ、Ａｌ２Ｏ３としても構わない。
【００８９】
（ステップＳ８）
図２Ｅに示すように、第一保護層１８及び絶縁層２１の上面を覆うように、導電性の第二保護層１７を形成する。本実施形態では、図２Ｆに拡大して示すように、第二保護層１７を、膜厚８０ｎｍ程度のＮｉ層１７ａ、膜厚１００ｎｍ程度のＴｉ層１７ｂ、及び膜厚２００ｎｍ程度のＰｔ層１７ｃの多層構造で構成している。これらの導電層は、例えば電子線蒸着装置（ＥＢ装置）にて蒸着させることができる。
【００９０】
なお、Ｎｉ層１７ａは主材料としてＮｉを含む層で構成することができる。Ｔｉ層１７ｂは主材料としてＴｉを含む層で構成することができる。Ｐｔ層１７ｃは主材料としてＰｔを含む層として構成することができる。また、Ｔｉ層１７ｂ及びＰｔ層１７ｃは複数周期が繰り返し形成されていても構わない。
【００９１】
Ｔｉ層１７ｂ及びＰｔ層１７ｃは、次のステップＳ９において形成されるハンダ層１５を構成する材料が反射電極１９側に拡散することで反射電極１９の反射率を低下させるのを抑制するために設けられている。また、Ｎｉ層１７ａは、Ｔｉ層１７ｂのＴｉが反射電極１９側に拡散することで反射電極１９の反射率を低下させるのを抑制するために設けられている。
【００９２】
本実施形態では、ステップＳ５において形成される第二導電層１８ａをＮｉ層で構成している。しかし、上述したように、第二導電層１８ａは膜厚７ｎｍ以下という極めて薄膜で形成される。このため、Ｔｉ層１７ｂを構成するＴｉが反射電極１９に拡散するのを抑制させる機能としては、十分に発揮できない場合が考えられる。かかる事態を防ぐ目的で、第二保護層１７はＮｉ層１７ａを含む導電性の多層膜で構成されている。
【００９３】
このステップＳ８が工程（ｆ）に対応する。
【００９４】
（ステップＳ９）
図２Ｇに示すように、第二保護層１７の上面にハンダ層１５を形成する。具体的な一例としては、第二保護層１７の最上層を構成するＰｔ層１７ｃの上面に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、ハンダ層１５を形成する。
【００９５】
なお、このハンダ層１５の形成ステップにおいて、成長基板６１とは別に準備された支持基板１１の上面にもハンダ層１３を形成するものとして構わない（図２Ｈ参照）。このハンダ層１３は、ハンダ層１５と同一の材料で構成されるものとしてよく、次のステップにおいてハンダ層１３と接合されることで、成長基板６１と支持基板１１が貼り合わせられる。この支持基板１１としては、構造の項で前述したように、例えばＣｕＷが用いられる。
【００９６】
更に、この図２Ｈにおいて、支持基板１１上にハンダ層１３の材料の拡散を防止するために、Ｔｉ／Ｐｔ層で構成された保護層を形成し、この保護層の上層にハンダ層１３を形成するものとしても構わない。
【００９７】
（ステップＳ１０）
次に、図２Ｉに示すように、成長基板６１と支持基板１１とを貼り合わせる。一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、ハンダ層１５と支持基板１１の上層に形成されたハンダ層１３とを貼り合わせる。
【００９８】
（ステップＳ１１）
次に、図２Ｊに示すように、成長基板６１を剥離する。より具体的には、成長基板６１を上に、支持基板１１を下に向けた状態で、成長基板６１側からＫｒＦエキシマレーザを照射して、成長基板６１とエピタキシャル層４０の界面を分解させることで成長基板６１の剥離を行う。成長基板６１を構成するサファイアはレーザを通過させる一方、その下層のＧａＮ（アンドープ層３６）はレーザを吸収するため、この界面が高温化してＧａＮが分解される。これによって成長基板６１が剥離される。
【００９９】
その後、ウェハ上に残存しているＧａＮ（アンドープ層３６）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層３５を露出させる（図２Ｋ参照）。なお、本ステップＳ１１によってアンドープ層３６が除去されて、支持基板１１の側から順にｐ型半導体層３２、ｐ型半導体層３１、活性層３３、及びｎ型半導体層３５が積層されてなる半導体層３０が残存する。
【０１００】
（ステップＳ１２）
次に、図２Ｌに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層２１の上面が露出するまで半導体層３０をエッチングする。上述したように、このとき絶縁層２１はエッチング時のストッパーとしても機能する。
【０１０１】
（ステップＳ１３）
次に、図２Ｍに示すように、ｎ型半導体層３５の上面のうち、絶縁層２１が形成されている箇所の直上の位置にｎ側電極（４２，４３）を形成する。具体的には、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕからなる電極を形成した後、窒素雰囲気中で２５０℃、１分間のシンタリングを行う。
【０１０２】
そして、各素子同士を例えばレーザダイシング装置によって分離し、支持基板１１の裏面を例えばＡｇペーストにてパッケージと接合し、給電端子としてのｎ側電極４３に対してワイヤボンディングを行う。例えば、５０ｇの荷重でΦ１００μｍのボンディング領域にＡｕからなるワイヤ４５を連結させることで、ワイヤボンディングを行う。これにより、図１に示す半導体発光素子１が形成される。
【０１０３】
なお、ステップＳ１２とステップＳ１３の間に、光取り出し効率を更に高める観点で、ＫＯＨ等のアルカリ溶液を浸すことでｎ型半導体層３５の表面に凹凸（メサ構造）を形成しても構わない。また、ｎ型半導体層３５の上面にｎ側電極（４２，４３）を形成した後、半導体層３０の側面を覆うように絶縁層を形成しても構わない。
【０１０４】
〈実施例〉
以下、本発明の半導体発光素子１によれば、従来の半導体発光素子に比べて光出力が向上する点につき、実施例を参照して説明する。
【０１０５】
図３は、上述したステップＳ１−Ｓ６まで実行した後、図１１と同様に、図２Ｃに示す成長基板６１側から、当該成長基板６１を通して撮影した写真である。図２の写真と比較すると、反射電極１９の表面には黒い斑点が現れておらず、ボイドが形成されていないことが確認できる。これにより、従来の半導体発光素子９０と比べて光取り出し効率が向上する。この点は、図４Ａを参照して更に後述される。
【０１０６】
（実施例１−３、参考例）
上述したステップＳ１−Ｓ１３を経て製造された半導体発光素子を実施例１−３及び参考例とした。
【０１０７】
実施例１では、ステップＳ５において、膜厚１ｎｍのＮｉで構成された第二導電層１８ａを蒸着して半導体発光素子を製造した。
実施例２では、ステップＳ５において、膜厚５ｎｍのＮｉで構成された第二導電層１８ａを蒸着して半導体発光素子を製造した。
実施例３では、ステップＳ５において、膜厚７ｎｍのＮｉで構成された第二導電層１８ａを蒸着して半導体発光素子を製造した。
参考例では、ステップＳ５において、膜厚１０ｎｍのＮｉで構成された第二導電層１８ａを蒸着して半導体発光素子を製造した。
【０１０８】
（比較例）
上述したステップＳ１−Ｓ４、及びＳ６−Ｓ１３を経て製造された半導体発光素子を比較例とした。すなわち、比較例の半導体発光素子は、第二導電層１８ａが形成されることなく製造されたものであり、第一保護層１８を備えない構成である。この比較例の発光素子は、従来の発光素子を想定したものである。
【０１０９】
図４Ａは、実施例１−３、参考例、及び比較例に係る各発光素子の発光強度分布を示すグラフである。なお、図４Ｂは、半導体発光素子を光取り出し方向から見たときの写真である。
【０１１０】
図４Ｂに示すように、支持基板１１の面に平行な２方向をＸ方向及びＹ方向とし、このうち、ｎ側電極（４２，４３）が離間する方向をＸ方向とする。なお、支持基板１１の面に直交する方向をＺ方向と規定すると、図１は、半導体発光素子１をＸＺ平面に平行な面で切断したときの断面図に対応する。なお、図４Ｂの写真は、２つのｎ側電極４２がＸ方向に沿って延伸して形成されている半導体発光素子１に対応する。
【０１１１】
そして、光取り出し面の側で受光した光強度について、半導体発光素子１のＹ座標の中心位置を通り、Ｘ方向に平行なＡ−Ａ線上における光強度をＸ座標に応じてグラフ化したものが図４Ａである。光強度の測定はビームプロファイラを用いて行われた。
【０１１２】
図４Ａによれば、第一保護層１８の膜厚を１ｎｍとした実施例１、５ｎｍとした実施例２、及び７ｎｍとした実施例３は、いずれも比較例より光強度がほぼ全てのＸ座標にわたって向上していることが分かる。
【０１１３】
なお、第一保護層１８の膜厚を１０ｎｍとした参考例は、Ｘ座標の位置によっては比較例よりも光強度が向上している箇所が認められるが、別の位置においては比較例よりも光強度が低下している箇所が認められる。ここで、参考例の発光素子において、比較例よりも光強度が向上している箇所を分析すると、光取り出し面のうち、ｎ側電極（４２，４３）の近傍の箇所に対応していることが分かった。
【０１１４】
図３及び図１１を参照して説明したように、第一保護層１８を設けることで、反射電極１９の表面へのボイドの形成が抑制できる。つまり、第一保護層１８を設けた半導体発光素子１とすることで、このボイドに由来して反射率が低下することが改善でき、発光強度が向上すると考えられる。
【０１１５】
しかし、発明者の鋭意研究により、図４Ａに示すように、第一保護層１８の膜厚を変更して複数の半導体発光素子１を製造すると、膜厚がある一定以上厚くなると、発光強度に分布が生じることが確認された。特に、参考例のように、第一保護層１８の膜厚を１０ｎｍとした場合、全体的な光量は従来の半導体発光素子より向上するものの、場所によっては従来よりも発光強度が低下する現象が確認された。
【０１１６】
参考例のように発光強度に大きな分布が生じると、発光素子で生じる光を光源として利用する場合に、ムラが生じることが想定される。このため、位置に応じた発光強度の分布はできるだけ少ないことが好ましい。
【０１１７】
図４Ｃは、光取り出し面においてＸ座標が所定の中央付近を示す領域（以下、「対象領域Ｂ１」と呼ぶ。）に関し、最大の光強度に対する最小の光強度の割合（以下、「発光分布均一度」という。）を、図４Ａのグラフから算出したものである。ここでは、対象領域Ｂ１を、光取り出し面が、Ｘ座標０からＴｘまでの位置を占めているとした場合に、Ｘ座標がＴｘ／４から３Ｔｘ／４までの範囲と規定した（図４Ａ、図４Ｂ参照）。また、図４Ｃにおいて、縦軸は発光分布均一度を表し、横軸は第一保護層１８の膜厚を表している。
【０１１８】
図４Ｃによれば、第一保護層１８の膜厚が７ｎｍまでの範囲内では、第一保護層１８を設けない比較例と同等程度に高い発光分布均一度が認められるが、第一保護層１８の膜厚を１０ｎｍとした場合、膜厚が７ｎｍの場合と比べて発光分布均一度が大きく低下していることが分かる。なお、図４Ａには示していなかったが、第一保護層１８の膜厚を２０ｎｍとして製造した発光素子について同様に測定すると、第一保護層１８の膜厚を１０ｎｍとして製造した発光素子よりも更に発光分布均一度が低下したことが確認された（図４Ｃ参照）。
【０１１９】
以上より、反射電極１９を構成する導電性材料（第一導電層１９ａ）を蒸着した後、アニール処理を行わずに第一導電層１９ａの上面に第一保護層１８を構成する導電性材料（第二導電層１８ａ）を蒸着し、その後にアニール処理を行って半導体発光素子を製造することで、従来よりも発光強度が向上することが認められる。
【０１２０】
ただし、第一保護層１８（第二導電層１８ａ）の膜厚を少なくとも１０ｎｍ以上とした場合には、従来の半導体発光素子と比べて発光分布均一度が大きく低下してしまうことが確認された。
【０１２１】
従って、第一導電層１９ａを蒸着した後、アニール処理を行うことなく第一保護層１８を構成する導電性材料（第二導電層１８ａ）を１０ｎｍよりは薄膜、好ましくは７ｎｍ以下で蒸着し、その後にアニール処理を行って半導体発光素子を製造することで、発光分布均一度は従来の素子と同等であり、且つ従来の素子よりも発光強度が向上した半導体発光素子が実現される。なお、図４Ａによれば、第一保護層１８の膜厚を薄くするほど発光強度が向上していることから、７ｎｍ以下のより薄い膜厚とした方が更に好ましいと考えられる。
【０１２２】
なお、図１に示す構成によれば、反射電極１９は、ｎ側電極（４２，４３）に対して支持基板１１の面に直交する方向（以下、「第一方向」と呼ぶ。）に対向する位置に形成されているものの、当該箇所において、反射電極１９の支持基板１１側の面において絶縁層２１と接触している。従って、ｎ側電極（４２，４３）に対して第一方向に対向している位置において、反射電極１９と第二保護層１７の間をこの第一方向に沿って電流が流れることがない。
【０１２３】
電流経路は絶縁層２１が形成されていない領域に形成されることから、上記構成によれば、反射電極１９とｎ側電極（４２，４３）が第一方向に対向する位置関係であっても、反射電極１９とｎ側電極（４２，４３）に挟まれた領域における活性層３３内にのみ大部分の電流が流れるということはない。つまり、図１に示す半導体発光素子１によれば、反射電極１９の上層に絶縁層を設けなくても、活性層３３内を流れる電流を支持基板１１の基板面に平行な方向（水平方向）に拡げる効果が得られる。
【０１２４】
図１０に示す半導体発光素子９０においても、電流を支持基板９１の面に平行な方向に拡げる目的で絶縁層９４が設けられている。しかし、活性層９７から支持基板９１側に放射された光が反射膜９３によって反射されて上向きに取り出されるに際し、この光は、反射膜９３で反射される前と反射した後の２回にわたって、絶縁層９４内を通過することになる。
【０１２５】
特許文献１には、絶縁層９４の材料として、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２などの材料が挙げられているが、これらの材料によって絶縁層９４を形成した場合、絶縁層９４は透明膜として構成されるものの、この絶縁層９４内を光が通過する際に数％の光が絶縁膜９４によって吸収されてしまう。より詳細には、活性層９７から絶縁層９４を通過して反射膜９３に達するまでに３−４％程度の光が吸収され、更に反射膜９３で反射された光が絶縁層９４を通過してｎ型半導体層９８側の外部に取り出されるまでに更に３−４％の光が吸収される。
【０１２６】
これに対し、図１に示す構成によれば、活性層３３から支持基板１１側に放射された光が反射電極１９で反射されてｎ型半導体層３５側に取り出されるまでに、絶縁層によって吸収されることがない。上述した比較例の発光素子は、第一保護層１８を備えない点以外は図１の構成と同じである。つまり、特許文献１の半導体発光素子は、図４Ａや図４Ｃに示した比較例の半導体発光素子よりも更に発光強度が低いものと考えられる。逆にいえば、本発明の半導体発光素子１によれば、特許文献１の半導体発光素子と比べると光取り出し効率は大幅に向上される。
【０１２７】
［第二実施形態］
本発明の半導体発光素子の第二実施形態について説明する。なお、第一実施形態と同一の構成については同一の符号を付してその説明を省略する。
【０１２８】
図５は、第二実施形態の半導体発光素子の構成を模式的に示す断面図である。半導体発光素子１ａは、第一実施形態の半導体発光素子１と比較して、絶縁層２１がｐ型半導体層３２と接触して形成されている点が異なる。より詳細には、製造時において、絶縁層２１を、反射電極１９（第一導電層１９ａ）及び第一保護層１８（第二導電層１８ａ）よりも先に形成した点が異なる。
【０１２９】
以下、図５に示す半導体発光素子１ａの製造方法につき、第一実施形態の半導体発光素子１の製造方法と異なる箇所のみを説明する。
【０１３０】
まず、第一実施形態と同様、ステップＳ１−Ｓ３を実行して、成長基板６１の上面に
エピタキシャル層４０を形成した後、活性化処理を行う（図２Ａ参照）。
【０１３１】
（ステップＳ３Ａ）
次に、図６Ａに示すように、第一実施形態のステップＳ７と同様の方法で、後の工程でｎ側電極（４２，４３）を形成する領域に対して、支持基板１１の面に直交する方向（第一方向）に対向する位置を含む箇所に絶縁層２１を形成する。
【０１３２】
（ステップＳ３Ｂ）
次に、図６Ｂに示すように、ステップＳ４と同様の方法で反射電極１９を構成する電極材料（第一導電層１９ａ）を蒸着する。本実施形態では、絶縁層２１及びｐ型半導体層３２の上面を覆うように全面に第一導電層１９ａを蒸着させる。
【０１３３】
（ステップＳ３Ｃ）
次に、図６Ｃに示すように、ステップＳ５と同様の方法で第一導電層１９ａの上面全面に第一保護層１８を構成する導電性材料（第二導電層１８ａ）を膜厚７ｎｍ以下の薄膜で蒸着する。このときも第一実施形態と同様、ステップＳ３Ｂ実行後に、アニール工程を行うことなく本ステップを実行する。
【０１３４】
その後、ステップＳ６と同様にアニール処理を行い、第一導電層１９ａとｐ型半導体層（３１，３２）とのオーミック接触を形成させる。この工程により、第一導電層１９ａは反射電極１９として機能し、第二導電層１８ａが導電性の酸化物層に変化する（第一保護層１８）。
【０１３５】
以下は、第一実施形態と同様に、ステップＳ７−Ｓ１３を実行することで、図５に示す半導体発光素子１ａが形成される。
【０１３６】
本実施形態の構成においても、第一実施形態と同様、反射電極１９を構成する第一導電層１９ａの蒸着後にはアニール工程を行わず、第一導電層１９ａの上面全面が第二導電層１８ａ（第一保護層１８）に覆われた状態でアニール工程を行っているため、反射電極１９と半導体層３０の間にボイドが形成されるのが抑制される。
【０１３７】
更に、第一実施形態と同様に、この第二導電層１８ａを膜厚７ｎｍ以下の薄膜で蒸着した後にアニールを行っているため、第二導電層１８ａと第一導電層１９ａの間へのボイドの形成も防止される。
【０１３８】
なお、図５に示す半導体発光素子１ａによれば、活性層３３から下向きに放射された光が反射電極１９によって反射されて上向きに取り出されるに際し、この光は、反射電極１９で反射される前と反射した後の２回にわたって、絶縁層２１内を通過することになる。このため、絶縁層２１においてこの光の一部が吸収される点において、第一実施形態の構成よりは光取り出し効率が多少低下する。しかし、反射電極１９の上面へのボイド形成が防止され、高い反射率が実現されているため、従来と比べると光取り出し効率が向上する。
【０１３９】
［別実施形態］
以下、別実施形態について説明する。
【０１４０】
〈１〉  本発明は、上述した図１及び図５に示す構造に限られない。すなわち、本発明
は、反射電極１９を構成する導電性材料（第一導電層１９ａ）を蒸着した後、アニール処理を行わずに第一導電層１９ａの上面に第一保護層１８を構成する導電性材料（第二導電層１８ａ）を薄膜で蒸着した後、アニール処理を行って実現された半導体発光素子を対象とするものである。
【０１４１】
図７は、別実施形態に係る半導体発光素子１ｂの構成の一例を模式的に示す断面図である。この構成は、ｎ側電極（４２，４３）に対して第一方向に対向する位置には反射電極１９が形成されておらず、絶縁層２１が形成されている。そして、この絶縁層２１の底面（支持基板１１側の面）には反射膜１８が形成されている。
【０１４２】
この半導体発光素子１ｂは、図１０に示した従来の半導体発光素子９０において、反射電極９５（図７内における反射電極１９に対応）を形成するに際し、この電極材料を蒸着した後に、アニール工程を行うことなく第一保護層１８を構成する導電性材料（第二導電層１８ａ）を形成してからアニール処理を行なったものである。
【０１４３】
図７に示す半導体発光素子１ｂにおいても、反射電極１９と半導体層３０の間、並びに反射電極１９と第一保護層１８の間にボイドが形成されることが抑制できているため、従来の半導体発光素子９０よりも高い光取り出し効率が実現される。
【０１４４】
〈２〉  上述した各実施形態に係る半導体発光素子（１，１ａ，１ｂ）は、いずれも光取り出し面をｎ側とし、その反対側をｐ側として実現したものを想定していた。しかし、本発明は、ｎ側とｐ側を完全に反転させた構成として実現しても構わない。
【０１４５】
〈３〉  上述実施形態では、半導体発光素子（１，１ａ，１ｂ）として、窒化物半導体からなる発光素子を採り上げて説明した。しかし、本発明の構成は、他の半導体からなる発光素子にも適用が可能である。
【０１４６】
〈４〉  上述した各実施形態に係る半導体発光素子（１，１ａ，１ｂ）では、活性層３３内を流れる電流を水平方向に拡げる目的で、ｎ側電極（４２，４３）に対して第一方向（基板面に直交する方向）に対向する位置に絶縁層２１を設ける構成としている。しかし、本発明は必ずしもこの絶縁層２１を設けなくても構わない。ただし、同一電流量における光取り出し効率を向上させる観点からは絶縁層２１を設ける方が好ましい。
【０１４７】
〈５〉  上述の各実施形態では、半導体発光素子が備えるｎ側電極（４２，４３）とｐ側電極を構成する反射電極１９とが、半導体層３０を挟むように、支持基板１１の面に直交する方向に離間して配置された、いわゆる「縦型構造」を示す場合について説明した。しかし、本発明は、ｎ側電極とｐ側電極が半導体層３０に対して同方向に配置されてなる、いわゆる「横型構造」を示す場合に適用することも可能である。この場合は、成長基板６１に支持基板１１を貼り合わせる工程（ステップＳ１０）や、成長基板６１をリフトオフする工程（ステップＳ１１）を有さない。すなわち、半導体発光素子は成長基板６１上に形成されることになる。
【０１４８】
図８は、この別実施形態の半導体発光素子１ｃの概略断面図である。なお、第一実施形態と同一の材料については、同一の符号を付して詳細な説明を省略する。また、図８内における矢印は光の取り出し方向を示しており、図１に示す半導体発光素子１とは光取り出し方向が反対である。
【０１４９】
この半導体発光素子１ｃは、成長基板６１、半導体層３０ａ、反射電極１９、第一保護層１８、給電端子５１、給電端子５２を備える。半導体層３０ａは、ｐ型半導体層３１、ｐ型半導体層３２、活性層３３、ｎ型半導体層３５、及びアンドープ層３６を含んで構成される。
【０１５０】
この構成においても、上述した各実施形態と同様に、反射電極１９を構成する金属材料（第一導電層１９ａ）を蒸着した後、アニール処理を行うことなく第一保護層１８を構成する導電性材料（第二導電層１８ａ）を形成し、その後にアニール処理が行われることで、反射電極１９と半導体層３０ａの間、及び反射電極１９と第一保護層１８の間へのボイドの形成が防止される。
【０１５１】
以下、図８に示す半導体発光素子１ｃの製造方法について、第一実施形態と異なる箇所のみを説明する。
【０１５２】
まず、第一実施形態と同様にステップＳ１−Ｓ３を実行する（図２Ａ参照）。
【０１５３】
（ステップＳ１４）
ステップＳ３の後、図９Ａに示すように、ｎ型半導体層３５の一部上面が露出するまで、ｐ型半導体層３２、ｐ型半導体層３１、及び活性層３３を、ＩＣＰ装置を用いたドライエッチングによって除去する。なお、本ステップにおいて、ｎ型半導体層３５についても一部エッチング除去しても構わない。
【０１５４】
（ステップＳ１５）
図９Ｂに示すように、ｐ型半導体層３２の上面、及び露出したｎ型半導体層３５の上面に、第一実施形態のステップＳ４と同様の方法で、反射電極１９を構成する導電性材料（第一導電層１９ａ）を蒸着する。
【０１５５】
（ステップＳ１６）
次に、図９Ｃに示すように、第一実施形態とステップＳ５と同様の方法で、第一導電層１９ａの上面全面に第一保護層１８を構成する導電性材料（第二導電層１８ａ）を膜厚７ｎｍ以下の薄膜で蒸着する。このときも第一実施形態と同様、ステップＳ１５実行後に、アニール工程を行うことなく本ステップを実行する。
【０１５６】
（ステップＳ１７）
第一実施形態のステップＳ６と同様に、ＲＴＡ装置等を用いてドライエア雰囲気中で３５０℃〜５５０℃、６０秒〜３００秒間のアニール処理を行い、第一導電層１９ａとｐ型半導体層（３１，３２）、並びに第一導電層１９ａとｎ型半導体層３５とのオーミック接触を形成させる。この工程により、第一導電層１９ａは反射電極１９として機能し、第二導電層１８ａが導電性の酸化物層に変化する（第一保護層１８）。
【０１５７】
本実施形態の構成においても、第一実施形態と同様、反射電極１９を構成する第一導電層１９ａの蒸着後にはアニール工程を行わず、第一導電層１９ａの上面全面が第二導電層１８ａ（第一保護層１８）に覆われた状態でアニール工程を行っているため、反射電極１９と半導体層３０の間にボイドが形成されるのが抑制される。
【０１５８】
更に、第一実施形態と同様に、この第二導電層１８ａを薄膜で蒸着した後にアニールを行っているため、第二導電層１８ａ（第一保護層１８）と第一導電層１９ａ（反射電極１９）の間へのボイドの形成も防止される。
【０１５９】
（ステップＳ１８）
その後、ｎ側半導体層３５の上面に形成されている反射電極１９の上層の第一保護層１８の上面に給電端子５１を形成し、ｐ側半導体層３２の上面に形成されている反射電極１９の上層の第一保護層１８の上面に給電端子５２を形成する。より具体的には、給電端子５１，５２を形成する導電材料膜（例えば膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕからなる材料膜）を全面に形成後、リフトオフによって給電端子５１，５２を形成する。その後、窒素雰囲気中で２５０℃１分間のシンタリングを行う。
【０１６０】
そして、ボンディング電極５３を介して基板５５と給電端子５１を接続し、ボンディング電極５４を介して基板５５と給電端子５２を接続することで、図８に示した半導体発光素子１ｃが形成される。
【０１６１】
〈６〉  上述した第一実施形態において、ｎ側電極４２に対して第一方向（支持基板１１の面に直交する方向）に対向する位置において、半導体層３０の支持基板１１側の面に、半導体層３０との間でショットキー接触を示す反射層を有する構成としても構わない。この場合には、ｎ側電極４２に対して第一方向に対向する箇所に絶縁層２１を設けなくても構わない。なお、このときにおいても、ｎ側電極４３に対して第一方向に対向する位置には絶縁層２１が形成されるものとしても構わない。
【０１６２】
本別実施形態では、ｎ側電極４２に対して第一方向に対向しない位置において、半導体層３０の支持基板１１側の面に接触するように、複数の反射電極１９が離散的に形成される。そして、反射層は、半導体層３０の支持基板１１側の面のうち、絶縁層２１及び反射電極１９が形成されていない領域に接触しており、この面においてショットキー接触が形成されている。更に、この反射層は、反射電極１９よりも厚膜で構成され、反射電極１９及び第一保護層１８を覆うように構成されている。そして、第二保護層１７は、支持基板１１を上側とした場合に、この反射層及び絶縁層２１の上面を覆うように形成されている。
【０１６３】
ここで、反射層としては、反射電極１９を構成する材料と同一の材料で構成することができ、例えばＡｇを用いることができる。つまり、この別実施形態の構成の場合、反射電極１９の上面に第一保護層が形成され、第一保護層の上面に反射層が形成され、反射層の上面に第二保護層が形成される。
【０１６４】
この半導体発光素子においても、上記第一実施形態の半導体発光素子１と同様のステップＳ４−Ｓ６を経て形成されるため、反射電極１９と半導体層３０の間、及び反射電極１９と第一保護層１８の間へのボイドの形成が防止される。
【０１６５】
〈７〉  上述の第一実施形態において、ステップＳ８で形成される第二保護層１７が、Ｎｉ層１７ａ、Ｔｉ層１７ｂ、及びＰｔ層１７ｃの多層構造を有するものとして説明した。このうち、Ｔｉ層１７ｂ及びＰｔ層１７ｃは、ステップＳ９で形成されるハンダ層１５を構成する材料の拡散を防止する目的で形成されるものである。このため、ハンダ材料の拡散を防止する機能を有する材料であれば、Ｔｉ／Ｐｔの多層構造でなくても構わない。
【０１６６】
また、Ｎｉ層１７ａはＴｉが反射電極１９の側に拡散して反射率を低下させるのを防止する目的で設けられている。しかし、本発明は、Ｎｉ層１７ａを有しない第二保護層１７を備えた半導体発光素子１についても射程範囲である。
【０１６７】
〈８〉  上記実施形態では、反射電極１９を構成する材料（第一導電層１９ａ）がＡｇで構成され、第一保護層１８を構成する材料（第二導電層１８ａ）がＮｉで構成される場合について採り上げて説明した。しかし、反射電極が、Ａｇ以外の反射機能を有する導電性材料であって、且つ当該電極と半導体層の界面にボイドが形成されることで反射率が低下するという課題を有している材料で構成される場合に対して、本発明の方法は適用可能である。
【符号の説明】
【０１６８】
１        ：    本発明の半導体発光素子
１ａ      ：    本発明の半導体発光素子
１ｂ      ：    本発明の半導体発光素子
１ｃ      ：    本発明の半導体発光素子
１１        ：    支持基板
１３        ：    ハンダ層
１５        ：    ハンダ層
１７        ：    第二保護層
１７ａ      ：    Ｎｉ層
１７ｂ      ：    Ｔｉ層
１７ｃ      ：    Ｐｔ層
１８        ：    第一保護層
１８ａ      ：    第二導電層
１９        ：    反射電極
１９ａ      ：    第一導電層
２１        ：    絶縁層
３０        ：    半導体層
３０ａ      ：    半導体層
３１        ：    ｐ型半導体層
３２        ：    ｐ型半導体層
３３        ：    活性層
３５        ：    ｎ型半導体層
３６        ：    アンドープ層
４０        ：    エピタキシャル層
４２        ：    ｎ側電極
４３        ：    ｎ側電極
４５        ：    ワイヤ
５１        ：    給電端子
５２        ：    給電端子
５３        ：    ボンディング電極
５４        ：    ボンディング電極
５５        ：    基板
６１        ：    成長基板
９０        ：    従来の半導体発光素子
９１        ：    支持基板
９２        ：    導電層
９３        ：    反射膜
９４        ：    絶縁層
９５        ：    反射電極
９６        ：    ｐ型半導体層
９７        ：    活性層
９８        ：    ｎ型半導体層
９９        ：    半導体層
１００        ：    ｎ側電極
１０１        ：    ボイド
【図１】
2015191976.tif 000003
【図２Ａ】
2015191976.tif 000004
【図２Ｂ】
2015191976.tif 000005
【図２Ｃ】
2015191976.tif 000006
【図２Ｄ】
2015191976.tif 000007
【図２Ｅ】
2015191976.tif 000008
【図２Ｆ】
2015191976.tif 000009
【図２Ｇ】
2015191976.tif 000010
【図２Ｈ】
2015191976.tif 000011
【図２Ｉ】
2015191976.tif 000012
【図２Ｊ】
2015191976.tif 000013
【図２Ｋ】
2015191976.tif 000014
【図２Ｌ】
2015191976.tif 000015
【図２Ｍ】
2015191976.tif 000016
【図４Ａ】
2015191976.tif 000017
【図４Ｃ】
2015191976.tif 000018
【図５】
2015191976.tif 000019
【図６Ａ】
2015191976.tif 000020
【図６Ｂ】
2015191976.tif 000021
【図６Ｃ】
2015191976.tif 000022
【図７】
2015191976.tif 000023
【図８】
2015191976.tif 000024
【図９Ａ】
2015191976.tif 000025
【図９Ｂ】
2015191976.tif 000026
【図９Ｃ】
2015191976.tif 000027
【図１０】
2015191976.tif 000028
【図３】
2015191976.tif 000029
【図４Ｂ】
2015191976.tif 000030
【図１１】
2015191976.tif 000031