(57)【要約】【課題】半導体装置の信頼性を向上する。【解決手段】Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを電気的に接続している導電性材料ＣＭにおいて、この導電性材料ＣＭに、錫と銅との合金からなる合金部ＡＵが形成されている。このとき、合金部ＡＵは、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとは、合金部ＡＵを介して繋がっている。同様に、図８においても、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵで電気的に接続されていることがわかる。これにより、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性を向上することができる。【選択図】図７
2015122445.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）銅を含む突起電極が形成された第１半導体チップ、
（ｂ）銅を含む電極が形成された基板、
を備え、
前記第１半導体チップに形成された前記突起電極と、前記基板に形成された前記電極とは、錫を含む導電性材料を介して電気的に接続されている半導体装置であって、
前記導電性材料には、錫と銅との合金を含む合金部が形成され、
前記合金部は、前記突起電極と前記電極との両方に接し、
前記突起電極と前記電極とは、前記合金部を介して繋がっている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記合金部は、前記導電性材料の部分のうちの前記合金部以外の部分よりも融点が高い、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記合金部は、単一の合金相を含む、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記合金部は、複数の異なる合金相を含む、半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記合金部は、Ｃｕ３Ｓｎ相と、Ｃｕ６Ｓｎ５相とを含む、半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記合金部の内部には、前記合金部以外の部分が島状に形成されている、半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記導電性材料に対して前記合金部が占める体積比率は、５０％以上である、半導体装置。
【請求項８】
請求項１に記載の半導体装置において、
前記突起電極は、
銅を主成分とする銅層と、
ニッケルを主成分とするニッケル層と、
を含み、
前記銅層と前記導電性材料との間に、前記ニッケル層が挟まれている、半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
前記突起電極と前記電極との間の距離は、２μｍ以上１０μｍ以下である、半導体装置。
【請求項１０】
請求項１に記載の半導体装置において、
前記基板は、配線が形成された配線基板である、半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記電極は、リード、または、ランドである、半導体装置。
【請求項１２】
請求項１に記載の半導体装置において、
前記第１半導体チップと前記基板との間には、前記突起電極と前記電極との接続部分を封止する絶縁樹脂材が形成されている、半導体装置。
【請求項１３】
請求項１に記載の半導体装置において、
さらに、前記第１半導体チップに対して積層配置された第２半導体チップを有する、半導体装置。
【請求項１４】
（ａ）銅を含む突起電極が形成された第１半導体チップを用意する工程、
（ｂ）銅を含む電極が形成された基板を用意する工程、
（ｃ）前記第１半導体チップに形成された前記突起電極と、前記基板に形成された前記電極とを、錫を含む導電性材料を介して電気的に接続することにより、前記基板に前記第１半導体チップを搭載する工程、
（ｄ）前記（ｃ）工程後、常温よりも高く、かつ、前記導電性材料の融点よりも低い第１温度で、前記導電性材料を加熱する工程、
（ｅ）前記（ｄ）工程後、前記基板を個片化する工程、
を備える、半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記（ｃ）工程は、前記導電性材料の融点よりも高い第２温度で、前記導電性材料を加熱する工程を含み、
前記（ｃ）工程後、前記（ｄ）工程前に、
（ｆ）前記突起電極と前記電極との接続部分を絶縁樹脂材で封止する工程、
（ｇ）前記（ｆ）工程後、前記第１温度よりも低い第３温度で、前記絶縁樹脂材を加熱する工程、
を有する、半導体装置の製造方法。
【請求項１６】
請求項１４に記載の半導体装置の製造方法において、
（ｈ）前記（ｃ）工程前に、前記基板上に絶縁樹脂材を設ける工程、
を有し、
前記（ｃ）工程は、
（ｃ１）前記突起電極が前記絶縁樹脂材を突き抜けて前記電極に接触するように前記基板に前記第１半導体チップを搭載する工程、
（ｃ２）前記（ｃ１）工程後、前記導電性材料の融点よりも高い第２温度で、前記導電性材料を加熱する工程、
を含み、
前記（ｃ）工程後、前記（ｄ）工程前に、
（ｉ）前記第１温度よりも低い第３温度で、前記絶縁樹脂材を加熱する工程、
を有する、半導体装置の製造方法。
【請求項１７】
請求項１４に記載の半導体装置の製造方法において、
前記（ｄ）工程は、２００℃で、かつ、１２時間の加熱条件で、前記導電性材料を加熱する、半導体装置の製造方法。
【請求項１８】
請求項１４に記載の半導体装置の製造方法において、
（ｊ）前記（ｃ）工程後、前記第１半導体チップと第２半導体チップとの間に前記第１半導体チップと前記第２半導体チップとを電気的に接続する接続部を形成しながら、前記第１半導体チップに対して前記第２半導体チップを積層配置する工程、
を有する、半導体装置の製造方法。
【請求項１９】
請求項１８に記載の半導体装置の製造方法において、
前記（ｄ）工程は、前記（ｊ）工程前に実施される、半導体装置の製造方法。
【請求項２０】
請求項１８に記載の半導体装置の製造方法において、
前記（ｄ）工程は、前記（ｊ）工程後に実施される、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、例えば、半導体チップに形成された突起電極と、基板に形成された電極とが、導電性材料を介して電気的に接続されている半導体装置およびその製造技術に関する。
【背景技術】
【０００２】
特開２０１３−４８２８５号公報（特許文献１）には、配線基板の接続パッドを構成する銅と、半田バンプ電極に含まれる錫（Ｓｎ）とが、ニッケル−錫合金と比べて、より強固な銅−錫合金を形成することが記載されている。また、特許文献１には、配線基板に半導体チップが実装されている実装体を、温度が１１５℃〜１２５℃の窒素雰囲気中で１時間のベーク処理を行なうことが記載されている。
【０００３】
特開２００９−１５２３１７号公報（特許文献２）には、配線基板に半導体チップが実装されている実装体を、温度が１１５℃〜１２５℃の窒素雰囲気中で１時間のベーク処理を行なうことが記載されている。
【０００４】
特開平１１−１５４６８８号公報（特許文献３）には、セラミック配線基板上に設けた配線電極とバンプ電極とを接続し、半導体素子を配線基板上に搭載することが記載されている。そして、この特許文献３には、加熱過程を経て、１００℃で２時間加熱することにより、導電性樹脂を硬化させて接続部を形成した後、１００℃の高温状態を維持しながら、配線基板をステージに置き、半導体素子の上辺の近傍の配線基板に、ディスペンサで封止樹脂を塗布することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−４８２８５号公報
【特許文献２】特開２００９−１５２３１７号公報
【特許文献３】特開平１１−１５４６８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば、半導体装置（パッケージ）の一形態として、半導体チップに形成された突起電極（バンプ電極）と、基板に形成された電極とを、半田に代表される導電性材料を介して接続する構造がある。上述した構造を有する半導体装置の製造工程においては、突起電極と電極との接続工程の後、通常、熱処理を加える加熱工程が存在し、加熱工程によっては、温度が導電性材料の融点を超えることもある。この場合、導電性材料が再溶融することになるが、導電性材料が再溶融すると、溶融した導電性材料の一部が突起電極の側面に這い上がる現象や基板の電極に沿って流動する現象が生じることを本発明者は見出した。
【０００７】
このような現象が生じると、突起電極と電極との接続に寄与する導電性材料の量が少なくなり、この結果、突起電極と電極との接続信頼性の低下や導通抵抗の増大による電気特性自体の劣化を招くおそれがある。つまり、現状の半導体装置の一形態においては、突起電極と電極との接続信頼性を向上する観点や安定した電気特性を確保する観点から改善の余地がある。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
一実施の形態における半導体装置では、突起電極と電極とを電気的に接続する導電性材料に合金部が形成され、合金部は、突起電極と電極との両方に接し、突起電極と電極とは、合金部を介して繋がっている。
【発明の効果】
【００１０】
一実施の形態によれば、半導体装置の電気的特性を安定させることができ、これによって、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１における半導体装置の模式的な構成を示す断面図である。
【図２】配線基板の上面に形成されるリードの構成例を示す模式図である。
【図３】図２のＡ−Ａ線で切断した断面図である。
【図４】図２のＢ−Ｂ線で切断した断面図である。
【図５】図３に対応した模式図であって、導電性材料が再溶融した後の状態を示す図である。
【図６】図４に対応した模式図であって、導電性材料が再溶融した後の状態を示す図である。
【図７】実施の形態１の特徴を示す図であり、図２のＡ−Ａ線で切断した断面図に対応した図である。
【図８】実施の形態１の特徴を示す図であり、図２のＢ−Ｂ線で切断した断面図に対応する図である。
【図９】図７に示す構成を形成した後に熱処理が加わった状態を示す模式図である。
【図１０】図８に示す構成を形成した後に熱処理が加わった状態を示す模式図である。
【図１１】（ａ）〜（ｃ）は、実施の形態１における合金部の態様の一例をそれぞれ示す模式図である。
【図１２】（ａ）〜（ｃ）は、接続部の構成態様の一例をそれぞれ示す模式図である。
【図１３】接続部の構成態様の一例を示す模式図である。
【図１４】接続部の構成態様の一例を示す模式図である。
【図１５】（ａ）〜（ｄ）は、Ｃｕピラー電極の構成態様の一例をそれぞれ示す模式図である。
【図１６】（ａ）〜（ｅ）は、リードの構成態様の一例をそれぞれ示す模式図である。
【図１７】実施の形態１における半導体装置の製造工程の流れを示すフローチャートである。
【図１８】フリップチップ実装工程の第１例を説明する図である。
【図１９】フリップチップ実装工程の第２例を説明する図である。
【図２０】フリップチップ実装工程の第３例を説明する図である。
【図２１】フリップチップ実装工程の第４例を説明する図である。
【図２２】配線基板上に半導体チップがフリップチップ実装された様子を示す断面図である。
【図２３】実施の形態１の特徴工程である合金化熱処理によって、導電性材料に合金部が形成された様子を示す断面図である。
【図２４】実施の形態２における半導体装置の模式的な構成を示す断面図である。
【図２５】実施の形態２における半導体装置の製造工程の流れを示すフローチャートである。
【図２６】第２フリップチップ実装工程の第１例を説明する図である。
【図２７】第２フリップチップ実装工程の第２例を説明する図である。
【図２８】配線基板に形成されたソルダレジストと、配線基板に形成されたＳＭＤからなるランドと、半導体チップに形成されたＣｕピラー電極との配置関係を示す模式的な平面図である。
【図２９】図２８のＡ−Ａ線で切断した断面図である。
【図３０】図２９に対応した模式図であって、導電性材料が再溶融した後の状態を示す図である。
【図３１】実施の形態３の特徴構成（ＳＭＤ）を説明する断面図である。
【図３２】配線基板に形成されたソルダレジストと、配線基板に形成されたＳＭＤからなるランドと、半導体チップに形成されたＣｕピラー電極との配置関係を示す模式的な平面図である。
【図３３】図３２のＡ−Ａ線で切断した断面図である。
【図３４】図３３に対応した模式図であって、導電性材料が再溶融した後の状態を示す図である。
【図３５】実施の形態３の特徴構成（ＮＳＭＤ）を説明する断面図である。
【発明を実施するための形態】
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１５】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１７】
（実施の形態１）
＜半導体装置の構成＞
例えば、半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの半導体素子と多層配線を形成した半導体チップと、この半導体チップを覆うように形成されたパッケージから形成されている。パッケージには、（１）半導体チップに形成されている半導体素子と外部回路とを電気的に接続するという機能や、（２）湿度や温度などの外部環境から半導体チップを保護し、振動や衝撃による破損や半導体チップの特性劣化を防止する機能がある。さらに、パッケージには、（３）半導体チップのハンドリングを容易にするといった機能や、（４）半導体チップの動作時における発熱を放散し、半導体素子の機能を最大限に発揮させる機能なども合わせ持っている。このような機能を有するパッケージには様々な種類が存在するが、本実施の形態１では、特に、パッケージ形態の一例として、ＢＧＡ（Ball Grid Array）を取り上げて説明する。
【００１８】
図１は、本実施の形態１における半導体装置ＰＡＣ１の模式的な構成を示す断面図である。図１において、本実施の形態１における半導体装置ＰＡＣ１は、例えば、内部に多層配線が形成された配線基板ＷＢを有し、この配線基板ＷＢの上面（表面、主面）上に半導体チップＣＨＰ１が搭載されている。一方、配線基板ＷＢの下面（裏面）には、配線基板ＷＢの内部に形成された多層配線と電気的に接続される複数の半田ボールＳＢが設けられている。これらの複数の半田ボールＳＢのそれぞれは、半導体装置ＰＡＣ１と外部装置とを電気的に接続する外部接続端子として機能することになる。
【００１９】
例えば、配線基板ＷＢの上面に形成されたリード（電極）（図１では、図示せず）と、半導体チップＣＨＰ１に形成されたＣｕピラー電極（突起電極）ＰＬＢＭＰとを電気的に接続することにより、半導体チップＣＨＰ１と配線基板ＷＢとは、電気的に接続されることになる。ここで、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰは、例えば、銅を含む材料から構成されており、配線基板ＷＢに形成されているリードも銅を含む材料から構成されている。
【００２０】
半導体チップＣＨＰ１には、例えば、電界効果トランジスタ（ＭＯＳＦＥＴ）や、抵抗素子やキャパシタやインダクタに代表される受動素子や、配線が形成されており、複数の電界効果トランジスタや受動素子や配線の組み合わせによって、集積回路が形成されている。したがって、半導体チップＣＨＰ１に形成されている集積回路は、Ｃｕピラー電極ＰＬＢＭＰ→リード→配線基板ＷＢの多層配線→半田ボールＳＢを介して、半導体装置ＰＡＣ１の外部に設けられている外部装置と電気的に接続されることになる。
【００２１】
続いて、図１に示すように、半導体チップＣＨＰ１と配線基板ＷＢとの間の隙間には、絶縁樹脂材ＩＭが充填されており、さらに、半導体チップＣＨＰ１を覆い、かつ、配線基板ＷＢ上にわたって、封止体ＭＲが設けられている。
【００２２】
本実施の形態１における半導体装置ＰＡＣ１は、上記のように構成されているが、このような構成を有する半導体装置ＰＡＣ１においては、半導体装置ＰＡＣ１の信頼性を向上する観点から、改善の余地が存在することが、本発明者の検討によって明らかになっている。以下に、この改善の余地について説明し、その後、この改善の余地に対する工夫を施した本実施の形態１の特徴点について説明することにする。
【００２３】
＜改善の余地＞
図２は、配線基板ＷＢの上面に形成されるリードＬＤの構成例を示す模式図である。図２に示すように、配線基板ＷＢの上面には、例えば、図２に示すｙ方向に延在する複数のリードＬＤが、ｘ方向に所定間隔を介して並んで配置されている。そして、図２に示すように、リードＬＤを形成した配線基板ＷＢの上面には、ソルダレジストＳＲが形成されており、リードＬＤには、ソルダレジストＳＲで覆われている部分と、ソルダレジストＳＲから露出している部分とが存在する。このとき、本実施の形態１における半導体装置ＰＡＣ１では、ソルダレジストＳＲから露出しているリードＬＤの部分に、半導体チップに形成されているＣｕピラー電極ＰＬＢＭＰが接続するように構成されている。
【００２４】
図３は、図２のＡ−Ａ線で切断した断面図である。図３に示すように、配線基板ＷＢの上面上にリードＬＤが形成されており、このリードＬＤと対向するように、半導体チップＣＨＰ１に形成されたＣｕピラー電極が配置される。そして、リードＬＤとＣｕピラー電極ＰＬＢＭＰとが、例えば、錫を含む半田から構成される導電性材料ＣＭを介して、電気的に接続される。さらに、半導体チップＣＨＰ１と配線基板ＷＢとの間の隙間を充填するように、絶縁樹脂材ＩＭが形成されている。
【００２５】
図４は、図２のＢ−Ｂ線で切断した断面図である。図３に示すように、配線基板ＷＢの上面上にリードＬＤが形成されており、このリードＬＤの一部は、ソルダレジストＳＲで覆われ、リードＬＤの他の一部は、ソルダレジストＳＲから露出していることがわかる。そして、ソルダレジストＳＲから露出しているリードＬＤの部分の上方に、半導体チップＣＨＰ１に形成されたＣｕピラー電極ＰＬＢＭＰが配置されており、このＣｕピラー電極ＰＬＢＭＰとリードＬＤが、導電性材料ＣＭによって電気的に接続されている。さらに、半導体チップＣＨＰ１と配線基板ＷＢとの間には、絶縁樹脂材ＩＭが充填されている。
【００２６】
このように構成されている本実施の形態１における半導体装置ＰＡＣ１においては、図３および図４に示すように、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤが、例えば、錫を含む半田から構成される導電性材料ＣＭによって電気的に接続されている。ここで、本実施の形態１では、例えば、図１に示すように、配線基板ＷＢの裏面に半田ボールＳＢが形成されており、この半田ボールＳＢを形成する工程は、上述したＣｕピラー電極ＰＬＢＭＰとリードＬＤとを導電性材料ＣＭで接続する工程よりも後に行なわれる。そして、半田ボールＳＢを形成する工程では、半田リフローと呼ばれる熱処理工程によって、半田ボールＳＢを溶融することが行なわれる。したがって、半田ボールＳＢを形成する工程で実施される半田リフローによって、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを接続している導電性材料ＣＭも再溶融することになる。
【００２７】
また、半導体装置ＰＡＣ１は、製品として完成した後、例えば、マザーボードに搭載されることになる。このとき、半導体装置ＰＡＣ１に形成されている半田ボールＳＢを半田リフローによって溶融させて、半導体装置ＰＡＣ１に形成されている半田ボールＳＢと、マザーボードに形成されている電極とを電気的に接続することが行なわれる。
【００２８】
このことから、例えば、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを接続している導電性材料ＣＭは、例えば、半田ボールを形成する際の半田リフローや、マザーボードに半導体装置ＰＡＣ１を搭載する際の半田リフローに代表されるその後の熱処理によって、再溶融することになる。このような導電性材料ＣＭの再溶融が生じると、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの間で接続信頼性が低下したり、電気抵抗が増大するおそれがある。
【００２９】
以下に、この点について説明する。図５は、図３に対応した模式図であって、導電性材料ＣＭが再溶融した後の状態を示す図である。図５に示すように、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを電気的に接続する導電性材料ＣＭが再溶融すると、液体となった導電性材料ＣＭがＣｕピラー電極ＰＬＢＭＰの側面に這い上がる現象が生じる（第１メカニズム）。この結果、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを電気的に接続している導電性材料ＣＭの一部が、Ｃｕピラー電極ＰＬＢＭＰの側面への這い上がりに使用されることになるため、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの間に形成されている導電性材料ＣＭの量が少なくなる。このことから、例えば、図５に示すように、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの間にボイドＶＤが発生することが考えられる。このようなボイドＶＤが発生すると、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続がボイドＶＤによって阻害されることになり、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの間で電気抵抗が増大したり、オープン不良が発生するおそれがある。
【００３０】
さらに、図６は、図４に対応した模式図であって、導電性材料ＣＭが再溶融した後の状態を示す図である。図６に示すように、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを電気的に接続する導電性材料ＣＭが再溶融すると、液状化した導電性材料ＣＭが、ソルダレジストＳＲから露出しているリードＬＤの表面に濡れ広がってゆく現象が生じる（第２メカニズム）。この結果、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを電気的に接続している導電性材料ＣＭの一部が、ソルダレジストＳＲから露出しているリードＬＤの表面への濡れ広がりに使用されることになるため、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの間に形成されている導電性材料ＣＭの量が少なくなる。特に、ソルダレジストＳＲの形成精度は比較的低いことから、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの接続領域が、ソルダレジストＳＲの形成ずれによって、ソルダレジストＳＲで覆われないようにするため、ソルダレジストＳＲの端部を、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの接続領域から充分に離している。したがって、ソルダレジストＳＲから露出するリードＬＤの部分の面積が大きくなり、これによって、ソルダレジストＳＲから露出しているリードＬＤの表面に濡れ広がってゆく導電性材料ＣＭの量が多くなる。このことは、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの間に形成されている導電性材料ＣＭの量が大幅に少なくなることを意味している。
【００３１】
以上のことから、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを電気的に接続する導電性材料ＣＭが再溶融すると、上述した第１メカニズムと第２メカニズムとによって、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの間にオープン不良が発生するおそれがある。言い換えれば、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを電気的に接続する導電性材料ＣＭが再溶融すると、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性が低下することが懸念される。すなわち、半導体装置ＰＡＣ１においては、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性を向上する観点と電気的特性を確保する観点から、改善の余地が存在することがわかる。そこで、本実施の形態１では、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性を向上する工夫や電気的特性を確保する工夫を施している。以下では、この工夫を施した本実施の形態１における技術的思想について説明することにする。
【００３２】
＜実施の形態１における特徴＞
図７は、本実施の形態１の特徴を示す図であり、図２のＡ−Ａ線で切断した断面図に対応した図である。また、図８は、本実施の形態１の特徴を示す図であり、図２のＢ−Ｂ線で切断した断面図に対応する図である。本実施の形態１における特徴は、例えば、図７に示すように、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを電気的に接続している導電性材料ＣＭにおいて、この導電性材料ＣＭに、錫と銅との合金からなる合金部ＡＵが形成されている点にある。このとき、合金部ＡＵは、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとは、合金部ＡＵを介して繋がっている。同様に、図８においても、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵで電気的に接続されていることがわかる。これにより、本実施の形態１によれば、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの安定した電気的導通が得られ、電気的な接続信頼性を向上することができる。
【００３３】
以下に、この理由について説明する。導電性材料ＣＭは、例えば、錫を含む半田から構成されているが、錫と銅の合金は、銅を含有しない錫よりも融点が高いという性質がある。つまり、図７に示すように、本実施の形態１では、導電性材料ＣＭの少なくとも一部に、銅と錫との合金からなる合金部ＡＵが形成されており、この合金部ＡＵの融点は、合金部ＡＵ以外の導電性材料ＣＭの部分の融点よりも高くなる。このことは、例えば、合金部ＡＵ以外の導電性材料ＣＭの部分が、その後の工程で行なわれる熱処理（半田リフロー）によって再溶融する場合であっても、合金部ＡＵは再溶融しないことを意味する。この結果、合金部ＡＵにおいては、再溶融に起因するＣｕピラー電極ＰＬＢＭＰの側面への液体の這い上がり現象や、リードＬＤの表面に再溶融した液体が濡れ広がってゆく現象が生じることがない。このため、その後の工程で行なわれる熱処理によって、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを接続する合金部ＡＵの量が減少することなく、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性を向上することができる。特に、図７に示すように、合金部ＡＵが、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが、合金部ＡＵを介して繋がるように、合金部ＡＵを形成することにより、再溶融しない合金部ＡＵによって、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続を確保することができる。
【００３４】
さらに、具体的に説明する。図９は、図７に示す構成を形成した後に熱処理が加わった状態を示す模式図であり、図１０は、図８に示す構成を形成した後に熱処理が加わった状態を示す模式図である。
【００３５】
図９に示すように、熱処理によって、合金部ＡＵ以外の導電性材料ＣＭの部分が再溶融し、例えば、図１０に示すように、再溶融した液体が、リードＬＤの表面に代表される他の領域に流出することにより、ボイドＶＤが発生していることがわかる。ところが、本実施の形態１では、導電性材料ＣＭの一部に合金部ＡＵが形成されており、この合金部ＡＵの融点は、熱処理の温度よりも高いため、再溶融することがない。このため、図９に示すように、たとえ、合金部ＡＵ以外の導電性材料ＣＭが流出しても、再溶融しない合金部ＡＵによって、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続が確保される。このことから、本実施の形態１によれば、たとえ、導電性材料ＣＭを介して、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続が行なわれた後に熱処理が行なわれる場合であっても、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性を向上することができる。
【００３６】
＜合金部の態様＞
次に、合金部ＡＵの態様について説明する。図１１は、本実施の形態１における合金部ＡＵの態様の一例を示す模式図である。本実施の形態１における合金部ＡＵは、例えば、図１１（ａ）に示す態様を取ることができる。図１１（ａ）は、本実施の形態１における合金部ＡＵの一態様を示す模式図である。図１１（ａ）に示すように、本実施の形態１における合金部ＡＵは、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように形成されていることを前提として、合金部ＡＵは、単一の合金相から構成されていてもよい。
【００３７】
また、本実施の形態１における合金部ＡＵは、例えば、図１１（ｂ）に示す態様も取ることができる。図１１（ｂ）は、本実施の形態１における合金部ＡＵの一態様を示す模式図である。図１１（ｂ）に示すように、本実施の形態１における合金部ＡＵは、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように形成されていることを前提として、合金部ＡＵの内部には、合金部ＡＵ以外の部分が島状に形成されていてもよい。この場合、島状に形成されている合金部ＡＵ以外の部分は、熱処理によって再溶融する可能性があるが、この部分は、合金部ＡＵで囲まれているため、他の領域へ流出することはないからである。
【００３８】
さらに、本実施の形態１における合金部ＡＵは、例えば、図１１（ｃ）に示す態様も取ることができる。図１１（ｃ）は、本実施の形態１における合金部ＡＵの一態様を示す模式図である。図１１（ｃ）に示すように、本実施の形態１における合金部ＡＵは、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように形成されていることを前提として、合金部ＡＵは、複数の異なる合金相から構成されていてもよい。例えば、図１１（ｃ）に示すように、合金部ＡＵは、Ｃｕ３Ｓｎからなる合金相１００と、Ｃｕ６Ｓｎ５からなる合金相２００とを含むように構成することもできる。
【００３９】
このように本実施の形態１における合金部ＡＵは、銅と錫との合金を含み、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように形成されていればよく、例えば、図１１（ａ）〜図１１（ｃ）に示すように、合金部ＡＵの内部構造は、様々な態様を取ることができる。すなわち、本実施の形態１における技術的思想は、銅と錫との合金を含み、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように合金部ＡＵを形成する点に特徴点がある。したがって、この特徴点を備えれば、合金部ＡＵの内部構造に関わらず、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続安定性を確保し、信頼性を向上することができるという効果を得ることができる。言い方を換えれば、本実施の形態１における技術的思想は、半田リフローに代表される熱処理によっても再溶融することのない合金部ＡＵを導電性材料ＣＭの内部に形成する思想であり、この思想は、本実施の形態１において、銅と錫との合金を含み、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように合金部ＡＵを形成する様々な構成で具現化されている。
【００４０】
なお、導電性材料ＣＭの全体積に占める合金部ＡＵの体積比率は、できるだけ大きいことが望ましい。なぜなら、再溶融で流出するおそれのない合金部ＡＵの体積が増加すればするほど、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続が強固になり、半導体装置の信頼性を向上することができるからである。例えば、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性を充分に向上する観点から、導電性材料ＣＭの全体積に占める合金部ＡＵの体積比率は、５０％以上であることが望ましい。
【００４１】
＜接続部の構成態様（ｘ方向の寸法）＞
続いて、合金部ＡＵを含む導電性材料ＣＭで、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを接続する接続部の構成態様（ｘ方向の寸法）について説明する。図１２は、接続部の構成態様の一例を示す模式図である。本実施の形態１における接続部は、例えば、図１２（ａ）に示す態様を取ることができる。図１２（ａ）は、本実施の形態１における接続部の一態様を示す模式図である。図１２（ａ）に示すように、本実施の形態１における接続部では、Ｃｕピラー電極ＰＬＢＭＰのｘ方向の長さが、リードＬＤのｘ方向の長さよりも長くなっている。このような接続部の構成においても、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように合金部ＡＵを形成することができる。
【００４２】
また、本実施の形態１における接続部は、例えば、図１２（ｂ）に示す態様を取ることもできる。図１２（ｂ）は、本実施の形態１における接続部の一態様を示す模式図である。図１２（ｂ）に示すように、本実施の形態１における接続部では、Ｃｕピラー電極ＰＬＢＭＰのｘ方向の長さと、リードＬＤのｘ方向の長さとが等しくなっている。このような接続部の構成においても、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように合金部ＡＵを形成することができる。
【００４３】
さらに、本実施の形態１における接続部は、例えば、図１２（ｃ）に示す態様を取ることもできる。図１２（ｃ）は、本実施の形態１における接続部の一態様を示す模式図である。図１２（ｃ）に示すように、本実施の形態１における接続部では、Ｃｕピラー電極ＰＬＢＭＰのｘ方向の長さが、リードＬＤのｘ方向の長さよりも短くなっている。このような接続部の構成においても、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように合金部ＡＵを形成することができる。
【００４４】
＜接続部の構成態様（ｚ方向の寸法）＞
次に、合金部ＡＵを含む導電性材料ＣＭで、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを接続する接続部の構成態様（ｚ方向の寸法）について説明する。図１３は、接続部の構成態様の一例を示す模式図である。図１３に示すように、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとのｚ方向のギャップＧがあまり大きすぎると、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接続する合金部ＡＵを形成することが困難になる。なぜなら、後述する製造工程で説明するように、合金部ＡＵは、合金化熱処理によって、Ｃｕピラー電極ＰＬＢＭＰに含まれる銅を導電性材料ＣＭへ拡散させるとともに、リードＬＤに含まれる銅を導電性材料ＣＭへ拡散させ、導電性材料ＣＭに拡散してきた銅と導電性材料ＣＭに含まれる錫との合金反応で形成される。したがって、図１３に示すように、ｚ方向のギャップＧが大きくなると、導電性材料ＣＭの内部にまで銅が拡散しない結果、Ｃｕピラー電極ＰＬＢＭＰと接する合金部ＡＵとリードＬＤと接する合金部ＡＵとが分離されてしまうおそれがある。この場合、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように合金部ＡＵを形成することができなくなる。この結果、再溶融によって、上下の合金部ＡＵで挟まれる合金部以外の部分が流出するおそれがあり、これによって、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの接続不良が発生するおそれがある。
【００４５】
そこで、本実施の形態１では、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性を向上する観点から、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとのｚ方向のギャップＧを所定値の範囲内に収めることが望ましい。図１４は、接続部の構成態様の一例を示す模式図である。図１４に示すように、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとのｚ方向のギャップＧが適正値の範囲内にあると、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接続する合金部ＡＵを形成することができることがわかる。つまり、図１４に示すように、ｚ方向のギャップＧが適正値の範囲内に存在する場合、銅と錫との合金を含み、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように合金部ＡＵが形成される。これにより、本実施の形態１によれば、たとえ、導電性材料ＣＭを介して、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続が行なわれた後に熱処理が行なわれる場合であっても、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性を向上することができる。具体的に本実施の形態１における技術的思想を具現化する観点からは、例えば、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとのｚ方向のギャップＧを最大１５μｍ以下にすることが望ましく、さらには、２μｍ以上１０μｍ以下にすることが望ましい。
【００４６】
＜Ｃｕピラー電極の構成態様＞
続いて、本実施の形態１における技術的思想を適用することができるＣｕピラー電極ＰＬＢＭＰの構成態様の一例について説明する。図１５は、Ｃｕピラー電極ＰＬＢＭＰの構成態様の一例を示す模式図である。具体的に、図１５では、図１５（ａ）〜図１５（ｄ）の４つの構成態様が示されている。
【００４７】
例えば、図１５（ａ）において、Ｃｕピラー電極ＰＬＢＭＰは、銅を主成分とする銅層ＣＬと、銅層ＣＬと接する半田層ＳＬから構成されており、本実施の形態１では、この図１５（ａ）に示すＣｕピラー電極ＰＬＢＭＰを採用することができる。
【００４８】
また、図１５（ｂ）において、Ｃｕピラー電極ＰＬＢＭＰは、銅を主成分とする銅層ＣＬと、銅層ＣＬと接するニッケルを主成分とするニッケル層ＮＬと、ニッケル層ＮＬと接する半田層ＳＬから構成されており、本実施の形態１では、この図１５（ｂ）に示すＣｕピラー電極ＰＬＢＭＰも採用することができる。
【００４９】
さらに、図１５（ｃ）において、Ｃｕピラー電極ＰＬＢＭＰは、銅を主成分とする銅層ＣＬと、銅層ＣＬと接するニッケルを主成分とするニッケル層ＮＬと、ニッケル層ＮＬと接する金を主成分とする金層ＡＬから構成されており、本実施の形態１では、この図１５（ｃ）に示すＣｕピラー電極ＰＬＢＭＰも採用することができる。
【００５０】
同様に、図１５（ｄ）において、Ｃｕピラー電極ＰＬＢＭＰは、銅を主成分とする銅層ＣＬから構成されており、本実施の形態１では、この図１５（ｄ）に示すＣｕピラー電極ＰＬＢＭＰも採用することができる。
【００５１】
ここで、「主成分」とは、部材（層）を構成する構成材料のうち、最も多く含まれている材料成分のことをいい、例えば、「銅を主成分とする銅層」とは、銅層の材料が銅を最も多く含んでいることを意味している。本明細書で「主成分」という言葉を使用する意図は、例えば、銅層が基本的に銅から構成されているが、その他に不純物を含む場合を排除するものではないことを表現するために使用している。上述したニッケル層ＮＬや金層ＡＬにおける「主成分」も同様の意図を有している。
【００５２】
＜リードの構成態様＞
次に、本実施の形態１における技術的思想を適用することができるリードＬＤの構成態様の一例について説明する。図１６は、リードＬＤの構成態様の一例を示す模式図である。具体的に、図１６では、図１６（ａ）〜図１６（ｅ）の５つの構成態様が示されている。
【００５３】
例えば、図１６（ａ）において、リードＬＤは、銅を主成分とする銅層ＣＬから構成されており、本実施の形態１では、図１６（ａ）に示すリードＬＤを採用することができる。
【００５４】
また、図１６（ｂ）において、リードＬＤは、銅を主成分とする銅層ＣＬと、銅層ＣＬと接する金を主成分とする金層ＡＬから構成されており、本実施の形態１では、図１６（ｂ）に示すリードＬＤも採用することができる。
【００５５】
さらに、図１６（ｃ）において、リードＬＤは、銅を主成分とする銅層ＣＬと、銅層ＣＬと接するニッケルを主成分とするニッケル層と、ニッケル層ＮＬと接する金を主成分とする金層ＡＬから構成されており、本実施の形態１では、図１６（ｃ）に示すリードＬＤも採用することができる。
【００５６】
また、図１６（ｄ）において、リードＬＤは、銅を主成分とする銅層ＣＬと、この銅層ＣＬと接する半田層ＳＬ（電解めっき／無電解めっき）から構成されており、本実施の形態１では、図１６（ｄ）に示すリードＬＤも採用することができる。
【００５７】
同様に、図１６（ｅ）において、リードＬＤは、銅を主成分とする銅層ＣＬと、この銅層ＣＬと接する半田層ＳＬ（半田プリコート）から構成されており、本実施の形態１では、図１６（ｅ）に示すリードＬＤも採用することができる。
【００５８】
＜Ｃｕピラー電極とリードとの組み合わせ＞
本実施の形態１における技術的思想は、上述した様々な構成態様のＣｕピラー電極ＰＬＢＭＰと、上述した様々な構成態様のリードＬＤに適用することができるが、本実施の形態１における技術的思想を実現するためには、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの組み合わせに一定の制限が存在する。具体的に言えば、本実施の形態１における技術的思想は、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが半田（導電性材料ＣＭ）を介して接続されていることが前提となるため、この観点から、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの組み合わせには、一定の制限が存在する。以下では、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの組み合わせについて説明する。
【００５９】
まず、図１５（ａ）に示すＣｕピラー電極ＰＬＢＭＰを使用する場合には、Ｃｕピラー電極ＰＬＢＭＰに半田層ＳＬが形成されているため、対応するリードＬＤとしては、図１６（ａ）〜図１６（ｅ）のいずれかの構成態様のリードＬＤを使用することができる。
【００６０】
続いて、図１５（ｂ）に示すＣｕピラー電極ＰＬＢＭＰを使用する場合には、Ｃｕピラー電極ＰＬＢＭＰに半田層ＳＬが形成されているが、銅層ＣＬからの銅の半田層ＳＬへの拡散を抑制するニッケル層ＮＬが形成されている。このことから、半田層ＳＬに合金部を形成するためには、リードＬＤ側に半田層ＳＬが形成されている必要がある。つまり、図１５（ｂ）に示すＣｕピラー電極ＰＬＢＭＰを使用する場合、Ｃｕピラー電極ＰＬＢＭＰ側からの銅の拡散は期待できないため、リードＬＤ側から半田層ＳＬに銅が供給される必要がある。このため、図１５（ｂ）に示すＣｕピラー電極ＰＬＢＭＰを使用する場合には、対応するリードＬＤとしては、図１６（ｄ）〜図１６（ｅ）のいずれかの構成態様のリードＬＤに限定される。このように半田層ＳＬ（導電性材料）に合金部を形成する観点からは、ニッケル層ＮＬを設ける構成は望ましいとは言えないが、このニッケル層ＮＬは、半田層ＳＬ（導電性材料）が再溶融した際、Ｃｕピラー電極ＰＬＢＭＰの側面への液体の這い上がりを抑制する機能を有している。このことから、リードＬＤ側から半田層ＳＬへ銅の拡散が充分に行なわれる場合には、半田層ＳＬの内部に合金部が形成される点と、ニッケル層ＮＬによってＣｕピラー電極ＰＬＢＭＰの側面への液体の這い上がりが抑制される点との相乗効果を得ることができる。
【００６１】
最後に、図１５（ｃ）〜図１５（ｄ）に示すＣｕピラー電極ＰＬＢＭＰを使用する場合には、Ｃｕピラー電極ＰＬＢＭＰに半田層ＳＬが形成されていないため、対応するリードＬＤとしては、図１６（ｄ）〜図１６（ｅ）のいずれかの構成態様のリードＬＤに限定されることになる。
【００６２】
＜半導体装置の製造方法＞
本実施の形態１における半導体装置ＰＡＣ１は上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。図１７は、本実施の形態１における半導体装置の製造工程の流れを示すフローチャートである。
【００６３】
まず、半導体素子や配線を構成要素とする集積回路が内部に形成され、かつ、表面に銅を含むＣｕピラー電極（突起電極）が形成された半導体チップを用意する（図１７のＳ１０１）。また、表面に銅を主成分とする複数のリードが形成された配線基板も用意する（図１７のＳ１０２）。
【００６４】
次に、配線基板上に半導体チップをフリップチップ実装する（図１７のＳ１０３）。具体的には、半導体チップに形成されているＣｕピラー電極と、配線基板に形成されているリードとが電気的に接続するように、配線基板上に半導体チップを搭載する。このフリップチップ実装には、様々な種類があり、例えば、代表的なフリップチップ実装工程として、以下に示す４つの形態があるので、それぞれの工程について図面を参照しながら説明する。
【００６５】
＜第１例＞
まず、図１８を用いて、フリップチップ実装工程の第１例について説明する。図１８に示すように、例えば、プラズマクリーニングによって表面を清浄化した配線基板ＷＢであって、リードＬＤが形成された配線基板ＷＢをステージＳＴ上に配置した後、配線基板ＷＢ上に半導体チップＣＨＰ１を搭載する。このとき、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰが、配線基板ＷＢに形成されているリードＬＤに接続するように、半導体チップＣＨＰ１を配線基板ＷＢ上に搭載する。
【００６６】
次に、例えば、半導体チップＣＨＰ１を搭載した配線基板ＷＢに対して熱処理を実施する（Mass reflow）。具体的には、例えば、半田の融点よりも高い２６０℃の温度（第２温度）で、半導体チップＣＨＰ１を搭載した配線基板ＷＢを加熱する。これにより、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰと、配線基板ＷＢに形成されているリードＬＤとが、半田からなる導電性材料で接続される。
【００６７】
続いて、配線基板ＷＢと半導体チップＣＨＰ１の間の隙間にアンダーフィルＵＦ（絶縁樹脂材ＩＭ）を充填する。このようにして、配線基板ＷＢ上に半導体チップＣＨＰ１を搭載するフリップチップ実装工程が実施される。
【００６８】
＜第２例＞
図１９を用いて、フリップチップ実装工程の第２例について説明する。図１９に示すように、例えば、プラズマクリーニングによって表面を清浄化した配線基板ＷＢであって、リードＬＤを形成した配線基板ＷＢ上に、先塗布樹脂フィルムＮＣＦ（絶縁樹脂材ＩＭ）を配置する。その後、先塗布樹脂フィルムＮＣＦで覆われた配線基板ＷＢ上に、Ｃｕピラー電極ＰＬＢＭＰが形成された半導体チップＣＨＰ１を搭載する。このとき、半導体チップＣＨＰ１を保持しているヒータＨＴによる荷重によって、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰは、先塗布樹脂フィルムＮＣＦを突き破って、配線基板ＷＢ上に形成されているリードＬＤと直接接触する。
【００６９】
その後、フッ素樹脂ＴＲを介して半導体チップＣＨＰ１をヒータＨＴで押さえつけながら、ヒータＨＴで半導体チップＣＨＰ１を加熱する。具体的には、例えば、半田の融点よりも高い２６０℃の温度（第２温度）で、半導体チップＣＨＰ１をヒータＨＴで加熱する。これにより、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰと、配線基板ＷＢに形成されているリードＬＤとが、半田からなる導電性材料で接続される。このようにして、配線基板ＷＢ上に半導体チップＣＨＰ１を搭載するフリップチップ実装工程が実施される。
【００７０】
＜第３例＞
図２０を用いて、フリップチップ実装工程の第３例について説明する。図２０に示すように、例えば、プラズマクリーニングによって表面を清浄化した配線基板ＷＢであって、リードＬＤを形成した配線基板ＷＢ上に、先塗布樹脂ペーストＮＣＰ（絶縁樹脂材ＩＭ）を形成する。その後、先塗布樹脂ペーストＮＣＰで覆われた配線基板ＷＢ上に、Ｃｕピラー電極ＰＬＢＭＰが形成された半導体チップＣＨＰ１を搭載する。このとき、半導体チップＣＨＰ１を保持しているヒータＨＴによる荷重によって、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰは、先塗布樹脂ペーストＮＣＰを押し退けて、配線基板ＷＢ上に形成されているリードＬＤと直接接触する。
【００７１】
その後、半導体チップＣＨＰ１をヒータＨＴで押さえつけながら、ヒータＨＴで半導体チップＣＨＰ１を加熱する。具体的には、例えば、半田の融点よりも高い２６０℃の温度（第２温度）で、半導体チップＣＨＰ１をヒータＨＴで加熱する。これにより、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰと、配線基板ＷＢに形成されているリードＬＤとが、半田からなる導電性材料で接続される。このようにして、配線基板ＷＢ上に半導体チップＣＨＰ１を搭載するフリップチップ実装工程が実施される。
【００７２】
＜第４例＞
図２１を用いて、フリップチップ実装工程の第４例について説明する。図２１に示すように、例えば、プラズマクリーニングによって表面を清浄化した配線基板ＷＢであって、リードＬＤが形成された配線基板ＷＢをステージＳＴ上に配置した後、半導体チップＣＨＰ１をヒータＨＴで保持しながら、配線基板ＷＢ上に半導体チップＣＨＰ１を搭載する。このとき、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰが、配線基板ＷＢに形成されているリードＬＤに接続するように、半導体チップＣＨＰ１を配線基板ＷＢ上に搭載する。
【００７３】
次に、半導体チップＣＨＰ１を保持しているヒータＨＴによって、半導体チップＣＨＰ１を加熱する。具体的には、例えば、半田の融点よりも高い２６０℃の温度（第２温度）で、半導体チップＣＨＰ１をヒータＨＴで加熱する。これにより、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰと、配線基板ＷＢに形成されているリードＬＤとが、半田からなる導電性材料で接続される。
【００７４】
続いて、配線基板ＷＢと半導体チップＣＨＰ１の間の隙間にアンダーフィルＵＦ（絶縁樹脂材ＩＭ）を充填する。このようにして、配線基板ＷＢ上に半導体チップＣＨＰ１を搭載するフリップチップ実装工程が実施される。
【００７５】
以上のようなフリップチップ実装工程（第１例〜第４例）により、配線基板ＷＢ上に半導体チップＣＨＰ１がフリップチップ実装される。図２２は、配線基板ＷＢ上に半導体チップＣＨＰ１がフリップチップ実装された様子を示す拡大断面図である。図２２に示すように、配線基板ＷＢに形成されたリードＬＤと、半導体チップＣＨＰ１に形成されたＣｕピラー電極ＰＬＢＭＰとは、錫を含む導電性材料ＣＭによって電気的に接続されることになる。そして、半導体チップＣＨＰ１と配線基板ＷＢの隙間には、絶縁樹脂材ＩＭ（第１例および第４例ではアンダーフィルＵＦ、第２例では先塗布樹脂フィルムＮＣＦ、第３例では先塗布樹脂ペーストＮＣＰ）が充填される。
【００７６】
ここで、上述した絶縁樹脂材ＩＭは完全に硬化していないため、次に、キュア工程を実施する（図１７のＳ１０４）。具体的には、例えば、１７０℃の温度（第３温度）で１時間程度の熱処理（キュア）を実施する。これにより、絶縁樹脂材ＩＭを完全に硬化させることができる。
【００７７】
次に、本実施の形態１の特徴工程である合金化熱処理を実施する（図１７のＳ１０５）。例えば、常温（室温２５℃）よりも高く、かつ、導電性材料ＣＭ（半田）の融点よりも低い第１温度で、導電性材料ＣＭを加熱する。具体的には、２００℃の温度（第１温度）で１２時間程度の熱処理工程を実施する。これにより、図２３に示すように、Ｃｕピラー電極ＰＬＢＭＰやリードＬＤから導電性材料ＣＭに銅が拡散し、かつ、導電性材料ＣＭに拡散した銅と導電性材料ＣＭに含まれる錫とが合金反応して、導電性材料ＣＭの内部に合金部ＡＵが形成される。詳細には、合金化熱処理によって、銅と錫との合金を含み、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、かつ、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとが合金部ＡＵを介して繋がるように合金部ＡＵが形成される。本実施の形態１では、例えば、Ｃｕピラー電極ＰＬＢＭＰやリードＬＤと接触するようにＣｕ３Ｓｎからなる合金相が形成され、Ｃｕ３Ｓｎからなる合金相の内側にＣｕ６Ｓｎ５からなる合金相が形成される。これらの合金部の融点は４１５℃を超える。
【００７８】
ここで、合金化熱処理の第１温度は、合金部ＡＵを形成する生産性を考慮すると、なるべく高い温度であることが望ましいが、導電性材料ＣＭ（半田）の融点よりも低い温度である必要がある。なお、本実施の形態１では、合金化熱処理の具体的条件として、２００℃の温度（第１温度）で１２時間程度の条件を例に挙げているが、これは一例に過ぎず、導電性材料ＣＭを構成する半田の種類によって、加熱温度と加熱時間は変化する。
【００７９】
また、合金化熱処理は、例えば、窒素雰囲気、不活性ガス雰囲気、あるいは、真空度の高い雰囲気中で実施することが望ましい。なぜなら、合金化熱処理によって、例えば、配線基板ＷＢに形成されているリードＬＤの表面が酸化される可能性があるからである。
【００８０】
以上のようにして、合金化熱処理を実施した後、例えば、図１に示すように、半導体チップＣＨＰ１を覆うように、樹脂からなる封止体ＭＲを形成する（図１７のＳ１０６）。この樹脂封止工程では、例えば、半導体チップＣＨＰ１を覆うように樹脂を形成した後、１７５℃の温度で１時間程度の熱処理を施すことにより、樹脂を硬化させる。
【００８１】
その後、図１に示すように、配線基板ＷＢの裏面に半田ボールＳＢを搭載した後、２６０℃程度の半田リフローを施す（図１７のＳ１０７）。このとき、Ｃｕピラー電極ＰＬＢＭＰとリードとを電気的に接続している導電性材料が再溶融することになるが、本実施の形態１では、導電性材料の内部に、再溶融しない高い融点を有する合金部が形成されているため、Ｃｕピラー電極ＰＬＢＭＰとリードとの電気的な接続信頼性を向上することができる。
【００８２】
続いて、配線基板ＷＢをパッケージダイシングすることにより（図１７のＳ１０８）、複数の半導体装置ＰＡＣ１（図１参照）を得ることができる。このようにして、本実施の形態１における半導体装置ＰＡＣ１を製造することができる。
【００８３】
製造された半導体装置ＰＡＣ１は、顧客に引き渡された後、マザーボードに実装される（図１７のＳ１０９）。このときも、マザーボードと半導体装置ＰＡＣ１とを接続する工程において、２６０℃程度の半田リフローが施される。このとき、Ｃｕピラー電極とリードとを電気的に接続している導電性材料が再溶融することになるが、本実施の形態１では、導電性材料の内部に、再溶融しない高い融点を有する合金部が形成されているため、Ｃｕピラー電極とリードとの電気的な接続信頼性を向上することができる。
【００８４】
＜実施の形態１の効果＞
本実施の形態１によれば、導電性材料ＣＭが再溶融するおそれのある熱処理工程（半田リフロー）よりも前の工程に合金化熱処理が設けられており、合金化熱処理によって、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとを電気的に接続している導電性材料ＣＭにおいて、この導電性材料ＣＭに、錫と銅との合金からなる合金部ＡＵが形成されている。特に、本実施の形態１において、この合金部ＡＵは、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの両方に接し、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとは、合金部ＡＵを介して繋がるように形成される。そして、この合金部ＡＵの融点は、例えば、図１７のＳ１０７やＳ１０９で示される熱処理（半田リフロー）の温度よりも高いため、再溶融することがない。
【００８５】
したがって、たとえ、合金部ＡＵ以外の導電性材料ＣＭが流出しても、再溶融しない合金部ＡＵによって、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続が確保される。このことから、本実施の形態１によれば、たとえ、導電性材料ＣＭを介して、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続が行なわれた後に熱処理（半田リフロー）が行なわれる場合であっても、Ｃｕピラー電極ＰＬＢＭＰとリードＬＤとの電気的な接続信頼性を向上することができる。
【００８６】
＜変形例＞
次に、本実施の形態１の変形例について説明する。本実施の形態１では、図１７に示すように、キュア工程後であって樹脂封止工程前に合金化熱処理を実施している。ただし、本実施の形態１における技術的思想は、フリップチップ実装工程によって、導電性材料ＣＭを介してＣｕピラー電極ＰＬＢＭＰとリードＬＤとを接続した後、例えば、ＢＧＡ形成工程（半田リフロー）やマザーボードへの実装工程（半田リフロー）によって導電性材料ＣＭが再溶融しないように合金化熱処理を実施する点に基本思想がある。したがって、この基本思想を考慮すれば、本実施の形態１の特徴である合金化熱処理は、フリップチップ実装工程後であって、ＢＧＡ形成工程前の間のいずれかの時点で実施することができる。
【００８７】
例えば、キュアと合金化熱処理とを一緒に実施することもできる。この場合、工程数の削減を図ることができるため、半導体装置の製造工程の簡略化を図ることができる。ただし、キュア工程で加えられる温度は、約１７０℃程度であり、合金化熱処理で加えられる温度は、約２００℃程度である。したがって、キュアと合金化熱処理を兼ねる場合、通常のキュア工程よりも急速に絶縁樹脂材ＩＭを加熱することになる。キュアは、絶縁樹脂材ＩＭを完全に硬化させるための熱処理であり、例えば、急速に絶縁樹脂材ＩＭを加熱する場合、急速加熱によって半導体チップＣＨＰ１に形成されているポリイミド樹脂や、配線基板ＷＢの構成材料からアウトガスが発生するおそれが高まる。そして、このアウトガスが完全に硬化されていない半乾燥状態の絶縁樹脂材ＩＭに取り込まれることにより、半導体チップＣＨＰ１と配線基板ＷＢの間にボイドが発生するおそれがあり、半導体装置の信頼性を向上する観点から対策を取る必要がある。対策の一例としては、例えば、キュアと合金化熱処理を兼ねる場合、最初から２００℃程度に加熱するのではなく、最初は、キュアに対応して、約１７０℃程度の温度で加熱し、その後、徐々に約２００℃程度の温度まで上昇させるという手法が考えられる。したがって、例えば、上述した対策を取ることによって、半導体装置の信頼性低下を招くことなく、キュアと合金化熱処理とを一緒に実施して半導体装置の製造工程を簡略化することができる。
【００８８】
また、本実施の形態１における合金化熱処理は、少なくとも、ＢＧＡ形成工程よりも前の工程で実施すればよいため、樹脂封止工程の後に実施することもできる。ただし、この場合、合金化熱処理で加えられる熱によって、樹脂からなる封止体ＭＲがダメージを受ける可能性がある。以上のことから、本実施の形態１における合金化熱処理は、フリップチップ実装工程後であって、ＢＧＡ形成工程前の間のいずれかの時点で実施することができるが、半導体装置の他の構成要素へ与える影響を少なくする観点から、合金化熱処理は、なるべく早い段階で実施することが望ましい。
【００８９】
（実施の形態２）
前記実施の形態１では、例えば、図１に示すように、配線基板ＷＢ上に単体の半導体チップＣＨＰ１を搭載した半導体装置ＰＡＣ１を例に挙げて説明したが、本実施の形態２では、配線基板上に複数の半導体チップを積層配置した半導体装置を例に挙げて説明する。
【００９０】
＜半導体装置の構成＞
図２４は、本実施の形態２における半導体装置ＰＡＣ２の模式的な構成を示す断面図である。図２４に示すように、本実施の形態２における半導体装置ＰＡＣ２は、例えば、内部に多層配線が形成された配線基板ＷＢを有し、この配線基板ＷＢの上面上に半導体チップＣＨＰ１が搭載されている。そして、この半導体チップＣＨＰ１に対して積層配置されるように、半導体チップＣＨＰ１の上方に半導体チップＣＨＰ２が配置されている。
【００９１】
配線基板ＷＢの上面に形成されたリード（電極）（図２４では、図示せず）と、半導体チップＣＨＰ１に形成されたＣｕピラー電極（突起電極）ＰＬＢＭＰとを電気的に接続することにより、半導体チップＣＨＰ１と配線基板ＷＢとは、電気的に接続されることになる。ここで、半導体チップＣＨＰ１に形成されているＣｕピラー電極ＰＬＢＭＰは、例えば、銅を含む材料から構成されており、配線基板ＷＢに形成されているリードも銅を含む材料から構成されている。
【００９２】
また、半導体チップＣＨＰ１には、半導体チップＣＨＰ１を貫通する貫通シリコンビアＴＳＶが形成されており、この貫通シリコンビアＴＳＶと接続するように、半導体チップＣＨＰ１と半導体チップＣＨＰ２の間に接続部が形成されている。したがって、積層配置された半導体チップＣＨＰ１と半導体チップＣＨＰ２とは、接続部と貫通シリコンビアＴＳＶとを介して電気的に接続されていることになる。例えば、下層に配置される半導体チップＣＨＰ１の平面サイズは、上層に配置される半導体チップＣＨＰ２の平面サイズよりも小さくなっている。そして、半導体チップＣＨＰ１には、例えば、ロジック回路が形成されている一方、半導体チップＣＨＰ２には、例えば、メモリ回路が形成されている。一方、配線基板ＷＢの下面には、配線基板ＷＢの内部に形成された多層配線と電気的に接続される複数の半田ボールＳＢが設けられている。さらに、図２４に示すように、半導体チップＣＨＰ１と配線基板ＷＢとの間の隙間には、絶縁樹脂材ＩＭ１が充填されており、半導体チップＣＨＰ１と半導体チップＣＨＰ２との隙間には、絶縁樹脂材ＩＭ２が充填されている。また、半導体チップＣＨＰ２を覆い、かつ、配線基板ＷＢ上にわたって、例えば、樹脂からなる封止体ＭＲが設けられている。このように構成されている本実施の形態２における半導体装置ＰＡＣ２でも、前記実施の形態１で説明した特徴点を有している。すなわち、本実施の形態２における半導体装置ＰＡＣ２においても、Ｃｕピラー電極ＰＬＢＭＰとリードとを電気的に接続している導電性材料において、この導電性材料に、錫と銅との合金からなる合金部が形成されている。そして、この合金部は、Ｃｕピラー電極ＰＬＢＭＰとリードとの両方に接し、Ｃｕピラー電極ＰＬＢＭＰとリードとは、合金部を介して繋がっている。これにより、前記実施の形態１と同様に、本実施の形態２においても、Ｃｕピラー電極ＰＬＢＭＰとリードとの電気的な接続信頼性を向上することができる。
【００９３】
＜半導体装置の製造方法＞
本実施の形態２における半導体装置ＰＡＣ２は上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。図２５は、本実施の形態２における半導体装置の製造工程の流れを示すフローチャートである。
【００９４】
まず、半導体素子や配線を構成要素とするロジック回路が内部に形成され、かつ、表面に銅を含むＣｕピラー電極（突起電極）が形成された第１半導体チップを用意し（図２５のＳ２０１）、半導体素子や配線を構成要素とするメモリ回路が内部に形成され、かつ、表面に銅を含むＣｕピラー電極（突起電極）が形成された第２半導体チップを用意する（図２５のＳ２０２）。また、表面に銅を主成分とする複数のリードが形成された配線基板も用意する（図２５のＳ２０３）。
【００９５】
次に、配線基板上に第１半導体チップを第１フリップチップ実装する（図２５のＳ２０４）。具体的には、第１半導体チップに形成されているＣｕピラー電極と、配線基板に形成されているリードとが電気的に接続するように、配線基板上に第１半導体チップを搭載する。この第１フリップチップ実装は、例えば、前記実施の形態１で説明した第１例〜第４例のいずれかの工程で実施することができる。
【００９６】
上述した第１フリップチップ実装工程により、配線基板に形成されたリードと、第１半導体チップに形成されたＣｕピラー電極とは、錫を含む導電性材料によって電気的に接続されることになる。そして、第１半導体チップと配線基板の隙間には、絶縁樹脂材（アンダーフィル、先塗布樹脂フィルム、先塗布樹脂ペースト）が充填される。
【００９７】
ここで、上述した絶縁樹脂材は完全に硬化していないため、次に、第１キュア工程を実施する（図２５のＳ２０５）。具体的には、例えば、１７０℃の温度（第３温度）で１時間程度の熱処理（キュア）を実施する。これにより、絶縁樹脂材を完全に硬化させることができる。
【００９８】
続いて、本実施の形態２の特徴工程である合金化熱処理を実施する（図２５のＳ２０６）。例えば、常温（室温２５℃）よりも高く、かつ、導電性材料（半田）の融点よりも低い第１温度で、導電性材料を加熱する。具体的には、２００℃の温度（第１温度）で１２時間程度の熱処理工程を実施する。これにより、Ｃｕピラー電極やリードから導電性材料に銅が拡散し、かつ、導電性材料に拡散した銅と導電性材料に含まれる錫とが合金反応して、導電性材料の内部に合金部が形成される。詳細には、合金化熱処理によって、銅と錫との合金を含み、かつ、Ｃｕピラー電極とリードとの両方に接し、かつ、Ｃｕピラー電極とリードとが合金部を介して繋がるように合金部が形成される。本実施の形態２では、例えば、Ｃｕピラー電極やリードと接触するようにＣｕ３Ｓｎからなる合金相が形成され、Ｃｕ３Ｓｎからなる合金相の内側にＣｕ６Ｓｎ５からなる合金相が形成される。これらの合金部の融点は４１５℃を超える。
【００９９】
ここで、合金化熱処理の第１温度は、合金部を形成する生産性を考慮すると、なるべく高い温度であることが望ましいが、導電性材料（半田）の融点よりも低い温度である必要がある。なお、本実施の形態２でも、合金化熱処理の具体的条件として、２００℃の温度（第１温度）で１２時間程度の条件を例に挙げているが、これは一例に過ぎず、導電性材料を構成する半田の種類によって、加熱温度と加熱時間は変化する。また、合金化熱処理は、例えば、窒素雰囲気、不活性ガス雰囲気、あるいは、真空度の高い雰囲気中で実施することが望ましい。なぜなら、合金化熱処理によって、例えば、配線基板が劣化（ランドの酸化等）し、ＢＧＡボール（半田ボール）の搭載が阻害されるおそれがあるからである。
【０１００】
次に、第１半導体チップ上に第２半導体チップを第２フリップチップ実装する（図２５のＳ２０７）。具体的には、第２半導体チップに形成されているＣｕピラー電極と、第１半導体チップに形成されている貫通シリコンビアとが電気的に接続するように、第１半導体チップ上に第２半導体チップを搭載する。この第２フリップチップ実装には、様々な種類があり、例えば、代表的なフリップチップ実装工程として、以下に示す２つの形態があるので、それぞれの工程について図面を参照しながら説明する。
【０１０１】
＜第１例＞
図２６を用いて、第２フリップチップ実装工程の第１例について説明する。図２６に示すように、例えば、プラズマクリーニングによって配線基板ＷＢの表面を清浄化した後、貫通シリコンビアを形成した半導体チップＣＨＰ１（第１半導体チップ）上に先塗布樹脂ペースト（絶縁樹脂材ＩＭ２）を形成する。その後、先塗布樹脂ペーストで覆われた半導体チップＣＨＰ１上に、Ｃｕピラー電極ＰＬＢＭＰが形成された半導体チップＣＨＰ２（第２半導体チップ）を搭載する。このとき、半導体チップＣＨＰ２を保持しているヒータＨＴによる荷重によって、半導体チップＣＨＰ２に形成されているＣｕピラー電極ＰＬＢＭＰは、先塗布樹脂ペーストＮＣＰを押し退けて、半導体チップＣＨＰ１に形成されている貫通シリコンビアと直接接触する。
【０１０２】
その後、半導体チップＣＨＰ２をヒータＨＴで押さえつけながら、ヒータＨＴで半導体チップＣＨＰ２を加熱する。具体的には、例えば、半田の融点よりも高い２６０℃の温度（第２温度）で、半導体チップＣＨＰ２をヒータＨＴで加熱する。これにより、半導体チップＣＨＰ２に形成されているＣｕピラー電極ＰＬＢＭＰと、半導体チップＣＨＰ１に形成されている貫通シリコンビアとが、半田からなる導電性材料で接続される。このようにして、半導体チップＣＨＰ１上に半導体チップＣＨＰ２を搭載する第２フリップチップ実装工程が実施される。
【０１０３】
＜第２例＞
図２７を用いて、第２フリップチップ実装工程の第２例について説明する。図２７に示すように、例えば、プラズマクリーニングによって配線基板ＷＢの表面を清浄化した後、半導体チップＣＨＰ１（第１半導体チップ）上に半導体チップＣＨＰ２（第２半導体チップ）を搭載する。このとき、半導体チップＣＨＰ２に形成されているＣｕピラー電極ＰＬＢＭＰが、半導体チップＣＨＰ１に形成されている貫通シリコンビアに接続するように、半導体チップＣＨＰ２を半導体チップＣＨＰ１上に搭載する。
【０１０４】
次に、例えば、半導体チップＣＨＰ１と半導体チップＣＨＰ２とを積層配置した配線基板ＷＢに対して熱処理を実施する（Mass reflow）。具体的には、例えば、半田の融点よりも高い２６０℃の温度（第２温度）で、半導体チップＣＨＰ１と半導体チップＣＨＰ２とを積層配置した配線基板ＷＢを加熱する。これにより、半導体チップＣＨＰ２に形成されているＣｕピラー電極ＰＬＢＭＰと、半導体チップＣＨＰ１に形成されている貫通シリコンビアとが、半田からなる導電性材料で接続される。
【０１０５】
続いて、半導体チップＣＨＰ１と半導体チップＣＨＰ２との間の隙間にアンダーフィル（絶縁樹脂材ＩＭ２）を充填する。このようにして、半導体チップＣＨＰ１上に半導体チップＣＨＰ２を搭載する第２フリップチップ実装工程が実施される。
【０１０６】
ここで、上述した絶縁樹脂材ＩＭ２は完全に硬化していないため、次に、第２キュア工程を実施する（図２５のＳ２０８）。具体的には、例えば、１７０℃の温度（第３温度）で１時間程度の熱処理（キュア）を実施する。これにより、絶縁樹脂材ＩＭ２を完全に硬化させることができる。
【０１０７】
その後、例えば、図２４に示すように、半導体チップＣＨＰ２を覆うように、樹脂からなる封止体ＭＲを形成する（図２５のＳ２０９）。この樹脂封止工程では、例えば、半導体チップＣＨＰ２を覆うように樹脂を形成した後、１７５℃の温度で１時間程度の熱処理を施すことにより、樹脂を硬化させる。
【０１０８】
次に、図２４に示すように、配線基板ＷＢの裏面に半田ボールＳＢを搭載した後、２６０℃程度の半田リフローを施す（図２５のＳ２１０）。このとき、Ｃｕピラー電極ＰＬＢＭＰとリードとを電気的に接続している導電性材料が再溶融することになるが、本実施の形態２では、導電性材料の内部に、再溶融しない高い融点を有する合金部が形成されているため、Ｃｕピラー電極ＰＬＢＭＰとリードとの電気的な接続信頼性を向上することができる。
【０１０９】
続いて、配線基板ＷＢをパッケージダイシングすることにより（図２５のＳ２１１）、複数の半導体装置ＰＡＣ２（図２４参照）を得ることができる。このようにして、本実施の形態２における半導体装置ＰＡＣ２を製造することができる。
【０１１０】
製造された半導体装置ＰＡＣ２は、顧客に引き渡された後、マザーボードに実装される（図２５のＳ２１２）。このときも、マザーボードと半導体装置ＰＡＣ２とを接続する工程において、２６０℃程度の半田リフローが施される。このとき、Ｃｕピラー電極とリードとを電気的に接続している導電性材料が再溶融することになるが、本実施の形態２では、導電性材料の内部に、再溶融しない高い融点を有する合金部が形成されているため、Ｃｕピラー電極とリードとの電気的な接続信頼性を向上することができる。
【０１１１】
＜変形例＞
次に、本実施の形態２の変形例について説明する。本実施の形態２では、図２５に示すように、第１キュア工程後であって第２フリップチップ実装工程前に合金化熱処理を実施している。この場合、導電性材料が再溶融するおそれのある熱処理工程（第２フリップチップ実装工程、ＢＧＡ形成工程、マザーボードへの実装工程）よりも前の工程に合金化熱処理が設けられていることになる。このとき、合金化熱処理によって、Ｃｕピラー電極とリードとを電気的に接続している導電性材料において、この導電性材料に、錫と銅との合金からなる合金部が形成される。特に、本実施の形態２において、この合金部は、Ｃｕピラー電極とリードとの両方に接し、Ｃｕピラー電極とリードとは、合金部を介して繋がるように形成される。そして、この合金部の融点は、例えば、図２５のＳ２０７やＳ２１０やＳ２１２で示される熱処理（半田リフロー）の温度よりも高いため、再溶融することがない。したがって、たとえ、合金部以外の導電性材料が流出しても、再溶融しない合金部によって、Ｃｕピラー電極とリードとの電気的な接続が確保される。このことから、本実施の形態２によれば、たとえ、導電性材料を介して、Ｃｕピラー電極とリードとの電気的な接続が行なわれた後に熱処理（半田リフロー）が行なわれる場合であっても、Ｃｕピラー電極とリードとの電気的な接続信頼性を向上することができる。
【０１１２】
ただし、本実施の形態２における合金化熱処理は、図２５に示す第２キュア工程後であってＢＧＡ形成工程前に実施することもできる。この場合、例えば、第２フリップチップ実装工程での熱処理によって、第１半導体チップのＣｕピラー電極と配線基板のリードとを電気的に接続している導電性材料が再溶融するおそれがある。しかしながら、例えば、配線基板と第１半導体チップとを接続する導電性材料（第１半田）の融点よりも、第１半導体チップと第２半導体チップとを接続する導電性材料（第２半田）の融点が低くなるように、第１半田と第２半田を選定することができる。これにより、第２フリップチップ実装工程での熱処理によって、第１半導体チップのＣｕピラー電極と配線基板のリードとを電気的に接続している導電性材料（第１半田）の再溶融を防止することができる。すなわち、例えば、ＢＧＡ形成工程やマザーボードへの実装工程で使用する導電性材料（半田）は、例えば、顧客によって指定されており選択の自由度がないが、第２フリップチップ実装工程で使用する導電性材料については、選択の自由度が存在するため、第１半田の融点よりも低い第２半田を選択することにより、第２フリップチップ実装工程の熱処理温度を第１半田の融点よりも低くして、第１半導体チップのＣｕピラー電極と配線基板のリードとを電気的に接続している導電性材料（第１半田）の再溶融を防止することができる。このことから、例えば、合金化熱処理を第２フリップチップ実装工程よりも後に実施することも可能となるのである。このように、第１半田の融点よりも低い第２半田を選択し、かつ、合金化熱処理を第２フリップチップ実装工程よりも後に実施する場合には、第１半田内に形成される合金部の役割が軽減されることから、合金化熱処理における加熱時間を短縮することができるという効果も得ることができる。
【０１１３】
さらには、第１半導体チップのＣｕピラー電極と配線基板のリードとを電気的に接続している導電性材料（第１半田）と、第１半導体チップと第２半導体チップとを接続する導電性材料（第２半田）とを同じ種類の半田から構成する場合であっても、合金化熱処理を第２フリップチップ実装工程よりも後に実施しても比較的問題は少ないと考えられる。なぜなら、再溶融による接続不良の発生は、再溶融が繰り返されることによって拡大すると考えられ、第２フリップチップ実装工程での一度の再溶融によって、第１半導体チップのＣｕピラー電極と配線基板のリードとの接続不良にまで至ることはないと考えられるからである。つまり、合金化熱処理を第２フリップチップ実装工程よりも後に実施しても、ＢＧＡ形成工程やマザーボードへの実装工程が実施される段階で、既に、合金化熱処理が実施されていれば問題はないと考えられるのである。
【０１１４】
なお、本実施の形態２の特徴である合金化熱処理は、１回実施するだけでなく、複数回実施することもできる。例えば、図２５に示す第１キュア工程後に合金化熱処理を実施し、第２キュア工程後にも合金化熱処理を実施することもできる。この場合、第１キュア工程後の合金化熱処理と、第２キュア工程後の合金化熱処理とも加熱条件は、同じ条件である必要はなく、異なっていてもよい。
【０１１５】
（実施の形態３）
前記実施の形態１および前記実施の形態２では、半導体チップＣＨＰ１に形成されたＣｕピラー電極ＰＬＢＭＰと配線基板ＷＢに形成されたリードＬＤとを導電性材料ＣＭを介して電気的に接続する例について説明した。本実施の形態３では、半導体チップに形成されたＣｕピラー電極と配線基板に形成されたランドとを導電性材料を介して電気的に接続する例について説明する。特に、配線基板に形成されるランドには、ＳＭＤ（Solder Mask Defined）と呼ばれる構造と、ＮＳＭＤ（Non Solder Mask Defined）と呼ばれる構造があるため、ＳＭＤとＮＳＭＤに分けて説明する。
【０１１６】
＜ＳＭＤからなるランドへの技術的思想の適用＞
図２８は、配線基板に形成されたソルダレジストＳＲと、配線基板に形成されたＳＭＤからなるランドＬＮＤ１と、半導体チップに形成されたＣｕピラー電極ＰＬＢＭＰとの配置関係を示す模式的な平面図である。図２９は、図２８のＡ−Ａ線で切断した断面図である。図２９に示すように、配線基板ＷＢの表面には、ランドＬＮＤ１が形成されており、かつ、このランドＬＮＤ１の端部を覆うようにソルダレジストＳＲが形成されている。そして、ソルダレジストＳＲには開口部が形成されており、この開口部からランドＬＮＤ１の一部が露出している。このように、ＳＭＤは、ランドＬＮＤ１の径の方が開口部の径よりも大きくなっているものである。したがって、ＳＭＤではソルダレジストＳＲに形成された開口部からランドＬＮＤ１の全体が露出しているのではなく、ランドＬＮＤ１の中央領域だけが露出し、ランドＬＮＤ１の周辺領域はソルダレジストＳＲで覆われていることになる。つまり、ＳＭＤは、ソルダレジストＳＲに形成された開口部の径よりもランドＬＮＤ１の径が大きく、かつ、開口部がランドＬＮＤ１に内包されてランドＬＮＤ１の一部が露出している構成態様ということができる。
【０１１７】
このように構成されているＳＭＤによれば、ランドＬＮＤ１の外周領域がソルダレジストＳＲで覆われているため、配線基板ＷＢとランドＬＮＤ１との密着性を向上することができる利点を有している。つまり、ＳＭＤは、配線基板ＷＢからのランドＬＮＤ１の剥がれが起きにくい構造ということができる。
【０１１８】
図２９において、ソルダレジストＳＲに形成された開口部内には導電性材料ＣＭが充填されており、この充填された導電性材料ＣＭ上にＣｕピラー電極ＰＬＢＭＰが配置されている。すなわち、図２９に示すように、配線基板ＷＢに形成されたＳＭＤからなるランドＬＮＤ１と、半導体チップＣＨＰ１に形成されたＣｕピラー電極ＰＬＢＭＰとは、互いに対向するように配置され、かつ、導電性材料ＣＭを介して電気的に接続されている。そして、Ｃｕピラー電極ＰＬＢＭＰが形成された半導体チップＣＨＰ１と、ソルダレジストＳＲが形成された配線基板ＷＢとの隙間には、絶縁樹脂材ＩＭが充填されている。
【０１１９】
ここで、本実施の形態３においても、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１とを接続している導電性材料ＣＭは、例えば、半田ボールを形成する際の半田リフローや、マザーボードに半導体装置を搭載する際の半田リフローに代表されるその後の熱処理によって、再溶融することになる。このような導電性材料ＣＭの再溶融が生じると、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１との接続信頼性が低下するおそれがある。
【０１２０】
図３０は、図２９に対応した模式図であって、導電性材料ＣＭが再溶融した後の状態を示す図である。図３０に示すように、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１とを電気的に接続する導電性材料ＣＭが再溶融すると、液体となった導電性材料ＣＭがＣｕピラー電極ＰＬＢＭＰの側面に這い上がる現象が生じる。この結果、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１とを電気的に接続している導電性材料ＣＭの一部が、Ｃｕピラー電極ＰＬＢＭＰの側面への這い上がりに使用されることになるため、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１との間に形成されている導電性材料ＣＭの量が少なくなる。このことから、例えば、図３０に示すように、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１との間にボイドＶＤが発生することが考えられる。このようなボイドＶＤが発生すると、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１との電気的な接続がボイドＶＤによって阻害されることになり、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１との間に接続不良（オープン不良）が発生するおそれがある。
【０１２１】
この点に関し、図３１は、本実施の形態３の特徴構成を説明する断面図である。図３１に示すように、ＳＭＤでも、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１とを電気的に接続している導電性材料ＣＭにおいて、この導電性材料ＣＭに、錫と銅との合金からなる合金部ＡＵが形成されている。このとき、合金部ＡＵは、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１との両方に接し、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１とは、合金部ＡＵを介して繋がっている。これにより、ＳＭＤでも、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１との電気的な接続信頼性を向上することができる。
【０１２２】
なぜなら、導電性材料ＣＭは、例えば、錫を含む半田から構成されているが、錫と銅の合金は、銅を含有しない半田よりも融点が高いという性質がある。つまり、図３１に示すように、ＳＭＤでは、合金部ＡＵが形成されており、この合金部ＡＵの融点は、導電性材料ＣＭの部分の融点よりも高くなる。このことは、例えば、導電性材料ＣＭが、その後の工程で行なわれる熱処理（半田リフロー）によって再溶融する場合であっても、合金部ＡＵは再溶融しないことを意味する。この結果、合金部ＡＵにおいては、再溶融に起因するＣｕピラー電極ＰＬＢＭＰの側面への液体の這い上がり現象が生じることがない。このため、その後の工程で行なわれる熱処理によって、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１とを接続する合金部ＡＵの量が減少することなく、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ１との電気的な接続信頼性を向上することができるのである。
【０１２３】
＜ＮＳＭＤからなるランドへの技術的思想の適用＞
図３２は、配線基板に形成されたソルダレジストＳＲと、配線基板に形成されたＮＳＭＤからなるランドＬＮＤ２と、半導体チップに形成されたＣｕピラー電極ＰＬＢＭＰとの配置関係を示す模式的な平面図である。図３３は、図３２のＡ−Ａ線で切断した断面図である。図３３に示すように、配線基板ＷＢの表面はソルダレジストＳＲで覆われており、このソルダレジストＳＲに開口部が形成されている。そして、この開口部に内包されるようにランドＬＮＤ２が配置されている。つまり、開口部およびランドＬＮＤ２は円形形状から構成されているが、開口部の径がランドＬＮＤ２の径よりも大きくなるように形成されている。このようなランドＬＮＤ２の構成態様がＮＳＭＤである。つまり、ＮＳＭＤは、ソルダレジストＳＲに形成された開口部の径よりもランドＬＮＤ２の径が小さく、かつ、ランドＬＮＤ２の全体が開口部に内包されてランドＬＮＤ２が露出している構成態様ということができる。
【０１２４】
このように構成されているＮＳＭＤによれば、ランドＬＮＤ２の全体が開口部から露出しているので、開口部からランドＬＮＤ２の底面だけでなく側面も露出することになる（図３３参照）。したがって、ＮＳＭＤでは開口部から露出する面積が大きく、ランドＬＮＤ２上に接触する導電性材料ＣＭとの接着面積が大きくなる利点を有している。このことから、ＮＳＭＤによれば、ランドＬＮＤ２と導電性材料ＣＭとの密着性を向上することができる利点を有していることになる。
【０１２５】
図３３において、ソルダレジストＳＲに形成された開口部内には導電性材料ＣＭが充填されており、この充填された導電性材料ＣＭ上にＣｕピラー電極ＰＬＢＭＰが配置されている。すなわち、図３３に示すように、配線基板ＷＢに形成されたＮＳＭＤからなるランドＬＮＤ２と、半導体チップＣＨＰ１に形成されたＣｕピラー電極ＰＬＢＭＰとは、互いに対向するように配置され、かつ、導電性材料ＣＭを介して電気的に接続されている。そして、Ｃｕピラー電極ＰＬＢＭＰが形成された半導体チップＣＨＰ１と、ソルダレジストＳＲが形成された配線基板ＷＢとの隙間には、絶縁樹脂材ＩＭが充填されている。
【０１２６】
ここで、本実施の形態３においても、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２とを接続している導電性材料ＣＭは、例えば、半田ボールを形成する際の半田リフローや、マザーボードに半導体装置を搭載する際の半田リフローに代表されるその後の熱処理によって、再溶融することになる。このような導電性材料ＣＭの再溶融が生じると、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２との接続信頼性が低下するおそれがある。
【０１２７】
図３４は、図３３に対応した模式図であって、導電性材料ＣＭが再溶融した後の状態を示す図である。図３４に示すように、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２とを電気的に接続する導電性材料ＣＭが再溶融すると、液体となった導電性材料ＣＭがＣｕピラー電極ＰＬＢＭＰの側面に這い上がる現象が生じる。この結果、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２とを電気的に接続している導電性材料ＣＭの一部が、Ｃｕピラー電極ＰＬＢＭＰの側面への這い上がりに使用されることになるため、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２との間に形成されている導電性材料ＣＭの量が少なくなる。このことから、例えば、図３４に示すように、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２との間にボイドＶＤが発生することが考えられる。このようなボイドＶＤが発生すると、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２との電気的な接続がボイドＶＤによって阻害されることになり、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２との間に電気抵抗の増大や接続不良（オープン不良）が発生するおそれがある。
【０１２８】
この点に関し、図３５は、本実施の形態３の特徴構成を説明する断面図である。図３５に示すように、ＮＳＭＤでも、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２とを電気的に接続している導電性材料ＣＭにおいて、この導電性材料ＣＭに、錫と銅との合金からなる合金部ＡＵが形成されている。このとき、合金部ＡＵは、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２との両方に接し、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２とは、合金部ＡＵを介して繋がっている。これにより、ＮＳＭＤでも、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２との電気的な接続信頼性を向上することができる。
【０１２９】
なぜなら、導電性材料ＣＭは、例えば、錫を含む半田から構成されているが、錫と銅の合金は、銅を含有しない半田よりも融点が高いという性質がある。つまり、図３５に示すように、ＮＳＭＤでは、合金部ＡＵが形成されており、この合金部ＡＵの融点は、導電性材料ＣＭの部分の融点よりも高くなる。このことは、例えば、導電性材料ＣＭが、その後の工程で行なわれる熱処理（半田リフロー）によって再溶融する場合であっても、合金部ＡＵは再溶融しないことを意味する。この結果、合金部ＡＵにおいては、再溶融に起因するＣｕピラー電極ＰＬＢＭＰの側面への液体の這い上がり現象が生じることがない。このため、その後の工程で行なわれる熱処理によって、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２とを接続する合金部ＡＵの量が減少することなく、Ｃｕピラー電極ＰＬＢＭＰとランドＬＮＤ２との電気的な接続信頼性を向上することができるのである。
【０１３０】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１３１】
例えば、前記実施の形態では、半導体装置のパッケージ形態としてＢＧＡを例に挙げて説明したが、前記実施の形態における技術的思想は、ＬＧＡ（Land Grid Array）と呼ばれるパッケージ形態にも適用することができる。ＬＧＡの場合には、ＢＧＡのように半田ボールを形成する工程が存在しないが、ＬＧＡにおいても、マザーボードに半導体装置を実装する際に熱処理（半田リフロー）が加えられ、この工程において、導電性材料の再溶融の可能性があるからである。つまり、ＬＧＡにおいても、導電性材料の再溶融に起因する接続不良を抑制する観点から、前記実施の形態における技術的思想が有用である。
【０１３２】
また、前記実施の形態では、封止体を有する半導体装置について説明したが、これに限らず、前記実施の形態における技術的思想は、封止体を有しない半導体装置のパッケージ形態にも適用することができる。
【０１３３】
さらに、前記実施の形態では、配線基板上に半導体チップを搭載する構成について説明したが、これに限らず、前記実施の形態における技術的思想は、「Ｄ２Ｄ（Die to Die）」の構成や、「Ｄ２Ｗ（Die to Wafer）」の構成や、「シリコンインターポーザ」を使用する構成に幅広く適用することができる。
【符号の説明】
【０１３４】
１００  合金相
２００  合金相
ＡＬ  金層
ＡＵ  合金部
ＣＨＰ１  半導体チップ
ＣＨＰ２  半導体チップ
ＣＬ  銅層
ＣＭ  導電性材料
Ｇ  ギャップ
ＨＴ  ヒータ
ＩＭ  絶縁樹脂材
ＩＭ１  絶縁樹脂材
ＩＭ２  絶縁樹脂材
ＬＤ  リード
ＬＮＤ１  ランド
ＬＮＤ２  ランド
ＭＲ  封止体
ＮＣＦ  先塗布樹脂フィルム
ＮＣＰ  先塗布樹脂ペースト
ＮＬ  ニッケル層
ＰＡＣ１  半導体装置
ＰＡＣ２  半導体装置
ＰＬＢＭＰ  Ｃｕピラー電極
ＳＢ  半田ボール
ＳＬ  半田層
ＳＲ  ソルダレジスト
ＳＴ  ステージ
ＴＲ  フッ素樹脂
ＴＳＶ  貫通シリコンビア
ＵＦ  アンダーフィル
ＶＤ  ボイド
ＷＢ  配線基板
【図１】
2015122445.tif 000003
【図２】
2015122445.tif 000004
【図３】
2015122445.tif 000005
【図４】
2015122445.tif 000006
【図５】
2015122445.tif 000007
【図６】
2015122445.tif 000008
【図７】
2015122445.tif 000009
【図８】
2015122445.tif 000010
【図９】
2015122445.tif 000011
【図１０】
2015122445.tif 000012
【図１１】
2015122445.tif 000013
【図１２】
2015122445.tif 000014
【図１３】
2015122445.tif 000015
【図１４】
2015122445.tif 000016
【図１５】
2015122445.tif 000017
【図１６】
2015122445.tif 000018
【図１７】
2015122445.tif 000019
【図１８】
2015122445.tif 000020
【図１９】
2015122445.tif 000021
【図２０】
2015122445.tif 000022
【図２１】
2015122445.tif 000023
【図２２】
2015122445.tif 000024
【図２３】
2015122445.tif 000025
【図２４】
2015122445.tif 000026
【図２５】
2015122445.tif 000027
【図２６】
2015122445.tif 000028
【図２７】
2015122445.tif 000029
【図２８】
2015122445.tif 000030
【図２９】
2015122445.tif 000031
【図３０】
2015122445.tif 000032
【図３１】
2015122445.tif 000033
【図３２】
2015122445.tif 000034
【図３３】
2015122445.tif 000035
【図３４】
2015122445.tif 000036
【図３５】
2015122445.tif 000037