(57)【要約】【課題】連続運転を要求される電力変換装置においては，電流検出系を校正する機会が得られない。そのため，電流センサ，増幅回路，Ａ−Ｄ変換器段などの経年変化にしたがって，電流検出系のオフセット誤差が増大し，前述のような変圧器の過大な直流偏磁に至る可能性があった。【解決手段】本発明は，変圧器またはリアクトルと接続する電力変換装置において，前記変圧器またはリアクトルの電流を検出する電流センサに接続される少なくとも２つの信号処理手段を備え，前記信号処理手段の入力部に切替器を設け，前記切替器は少なくとも１つの信号処理手段の入力を概ね零とする機能を有することを特徴とする電力変換装置を提供する。【選択図】  図１
2015122916.tif 000002
【特許請求の範囲】
【請求項１】
変圧器またはリアクトルと接続するスイッチング素子を有する電力変換装置において，前記変圧器またはリアクトルの電流を検出する電流センサと、前記電流センサに接続される少なくとも２つの信号処理手段と、前記少なくとも２つの信号処理手段のいずれかの入力を零等の所定値とすることでオフセット誤差を校正する校正手段を有し、オフセット誤差の校正に際して他の信号処理手段の信号出力に基づいて前記スイッチング素子を制御して電力変換動作を行うことを特徴とする電力変換装置。
【請求項２】
請求項１において，前記信号処理手段の入力が概ね零にされている場合に，該信号処理手段の出力を記憶する手段を有し、前記記憶手段の記憶内容に基づいて前記校正を行うことを特徴とする電力変換装置。
【請求項３】
請求項１において，前記少なくとも２つの信号処理手段のいずれかを前記電流センサと遮断する切替手段を有し、前記切替器は、機械スイッチ或いは半導体スイッチで構成されていることを特徴とする電力変換装置。
。
【請求項４】
請求項１において，前記少なくとも２つの信号処理手段の出力のいずれかを選択して出力する選択手段を備えたことを特徴とする電力変換装置。
【請求項５】
請求項４において，前記選択器が機械スイッチ、半導体スイッチ或いはソフトウェアで構成されていることを特徴とする電力変換装置。
【請求項６】
請求項１において、前記電流センサは複数設けられており、前記複数の電流センサの各々に対応して前記信号処理手段が設けられていることを特徴とする電力変換装置。
【請求項７】
前記変圧器またはリアクトルの電流を電流センサで検出し、前記電流センサの出力を少なくとも２つの信号処理手段で各々信号処理し、前記少なくとも２つの信号処理手段のいずれかの入力を零等の所定値とすることでオフセット誤差を校正し、前記オフセット誤差の校正に際して他の信号処理手段の信号出力に基づいてスイッチング素子を制御して電力変換動作を行う電力変換装置の制御方法。
【請求項８】
請求項１乃至６のいずれかに記載の電力変換装置を少なくとも１つ用いた直流送電システム。
【請求項９】
請求項１乃至６のいずれかに記載の電力変換装置を少なくとも１つ用いた周波数変換装置。
【請求項１０】
請求項１乃至６のいずれかに記載の電力変換装置を少なくとも１つ用いた無効電力補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置、電力変換装置の制御方法、直流送電システム、周波数変換装置及び無効電力補償装置に係り、特に、変圧器またはリアクトルに流れる電流を検出して電力変換するのに好適な電力変換装置の制御方法、直流送電システム、周波数変換装置及び無効電力補償装置に関する。
【背景技術】
【０００２】
電圧形変換器（Voltage-Source Converter）は，直流側に直流電圧源やコンデンサを備え，ＩＧＢＴ（Insulated-Gate Bipolar Transistor）等のオン・オフ制御可能なスイッチング素子のスイッチングによって，前記の直流電圧源やコンデンサの電圧を基にして，交流側に出力する電圧を合成する電力変換器である。言い換えれば，電圧形変換器は，交流側から見た場合に，概ね電圧源と見なすことができる電力変換器である。本明細書では，以下，電圧形変換器を単に「変換器」と称することにする。
【０００３】
変換器を交流系統に連系する場合，変換器と交流系統の両方が電圧源であるため，直接接続できない。これは，並列接続された２つの電圧源の出力電圧が僅かに異なるだけで，理論的には無限大の電流が流れてしまうためである。
【０００４】
このため，変換器と交流系統との間に，リアクトルや変圧器を設けることによって，直列にインダクタンス成分を持たせることが一般的に行われる。
【０００５】
一般的に，前記の変換器と前記の交流系統との間に流れる電流を，電流センサによって検出し，さらに，所望の有効・無効電力が得られるように，前記の変換器の交流側の電圧を制御することによって，前記の電流を制御する。
【０００６】
例えば非特許文献１は、モジュラー・マルチレベル・カスケード変換器（Modular Multilevel Cascade Converter: ＭＭＣＣ）と称する変換器を，交流系統に連系する場合の電流の制御方法について開示している。
【０００７】
また，例えば非特許文献２は，カスケード・マルチレベル変換器（Cascaded Multilevel Converter）と称する変換器を交流系統に連系する場合の電流の制御方法について開示している。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】M. Hagiwara, et al., “Control and analysis of the modular multilevel cascade converter based on double-star chopper cells (MMCC-DSCC),” IEEE Trans. Power Electron., vol. 26, no. 6, Jun. 2011, pp. 1649-1658.
【非特許文献２】T. Atalik, et al., “Multi-DSP and -FPGA-based fully digital control system for cascaded multilevel converters used in FACTS applications,” IEEE Trans. Ind. Informat., vol. 8, no. 3, Aug. 2012, pp. 511-527.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
非特許文献１では，変換器と交流系統との間に，リアクトルを設けている。一方，非特許文献２では，変換器と交流系統との間に，リアクトルと変圧器を設けている。該変圧器は，前述のインダクタンスを持たせる目的に加えて，交流系統の電圧と，変換器の出力電圧との間を変圧する目的で設けられている。非特許文献２のように，交流系統の電圧の大きさと変換器の電圧の大きさが異なる場合，変圧器を設けて変圧することが一般的である。
【００１０】
さて，前述のように電流センサによって交流系統と変換器の間に流れる電流を検出し，変換器の交流側の電圧を制御することによって，前記の電流を制御する場合，前記の電流センサ，さらには付随する増幅回路やＡ−Ｄ変換器，すなわち電流検出系の精度が，十分高くなければならない。
【００１１】
電流センサは，交流系統と変換器の間に流れている電流を，例えば、ホール効果等によって検出し，これを，電流と概ね相似な電圧または電流によるアナログ信号に変換する。また，前述のように，アナログ信号を増幅する増幅回路や，前記のアナログ信号をディジタル信号に変換するＡ−Ｄ変換器が付随する場合も一般的である。
【００１２】
電流センサ，アナログ回路，Ａ−Ｄ変換器のいずれもゲイン誤差，オフセット誤差，非線形誤差などの誤差を発生し得るため，結果として得られる電流検出値にも上記の３つの誤差が発生し得るが、特に、上記３つの誤差のうち，オフセット誤差に注目する。
【００１３】
電流検出値にオフセット誤差が重畳している場合，実際の電流に直流成分が含まれているにも関わらず，電流検出値には直流成分が含まれないという現象が起こり得る。
【００１４】
通常，交流系統と変換器の間の流れる電流には，交流成分のみが含まれ，直流成分が含まれないことが望ましい。
【００１５】
このため，電流制御手段は，電流検出値の直流成分が概ね零となるように動作する。しかし，前記のオフセット誤差が存在する場合，実際の電流には直流成分が含まれてしまうことになる。
【００１６】
実際の電流に直流成分が含まれている場合，例えば，非特許文献２のように，交流系統と変換器の間に設けられている変圧器に直流電流が流れてしまうことになる。
【００１７】
変圧器の鉄心や巻線構成にも依存するが，通常，変圧器に直流電流が流れた場合，該変圧器の巻線抵抗と励磁インダクタンスから決まる時定数が十分経過した後に，前記の直流電流は変圧器の励磁電流となる。
【００１８】
変圧器の励磁電流に直流成分が重畳すると，変圧器の鉄心の磁束密度Ｂと磁界強度Ｈの軌跡（Ｂ−Ｈカーブ）の中心が原点（ＢとＨが共に概ね零である点）から外れてしまうという，いわゆる直流偏磁が発生する。
【００１９】
直流偏磁が過大になった場合，変圧器の励磁電流が過大となり，変圧器の鉄心，巻線，その他構造物の過熱や，変換器を構成するＩＧＢＴ等の過電流を引き起こし，電力変換装置の正常な運転を阻害する恐れがある。
【００２０】
また，非特許文献１のように，交流系統と変換器の間に変圧器を設けておらず，リアクトルのみを設けている場合にも，電流検出値にオフセット誤差が重畳していれば，交流系統に直流電流が流出してしまうことになる。この場合，前記の交流系統に接続している他の機器に対して悪影響を及ぼす恐れがある。
【００２１】
以上より，電流検出系のオフセット誤差が過大である場合，電力変換装置の正常な運転を阻害する恐れや，他の機器に悪影響を及ぼす恐れがある。
【００２２】
ここで，電力変換装置の運転が停止していれば、例えば，運転開始の直前等に，電流検出系を校正することも考えられるが、しかし，連続運転を要求される電力変換装置においては，電流検出系を校正する機会が得られないず、そのため，電流センサ，増幅回路，Ａ−Ｄ変換器などの経年変化にしたがって，電流検出系のオフセット誤差が増大し，前述のような変圧器の過大な直流偏磁に至る可能性があった。
【００２３】
本発明の目的は、電力変換装置を運転した状態で，電流検出系のオフセット誤差を低減することができる電力変換装置、電力変換装置の制御方法、直流送電システム、周波数変換装置及び無効電力補償装置を提供することにある。
【課題を解決するための手段】
【００２４】
上記目的を達成するために、本発明では，変圧器またはリアクトルと接続するスイッチング素子を有する電力変換装置において，前記変圧器またはリアクトルの電流を検出する電流センサと、前記電流センサに接続される少なくとも２つの信号処理手段と、前記少なくとも２つの信号処理手段のいずれかの入力を零等の所定値とすることでオフセット誤差を校正する校正手段を有し、オフセット誤差の校正に際して他の信号処理手段の信号出力に基づいて前記スイッチング素子を制御して電力変換動作を行うように構成した。
【発明の効果】
【００２５】
本発明によれば，連続運転を要求される電力変換装置においても，該電力変換装置を運転した状態で，電流検出系のオフセット誤差を低減できるため，変圧器の過大な直流偏磁を防止できるという効果を得られる。また，変圧器を設けず，リアクトルのみを設けた電力変換装置においては，同様に，該電力変換装置を運転した状態で，電流検出系のオフセット誤差を軽減できるため，該電力変換装置の外部に流出する直流電流を低減できるという効果を得られる。
【図面の簡単な説明】
【００２６】
【図１】本発明による電力変換装置の第１の形態
【図２】電流センサと信号処理系の概略動作波形
【図３】本発明による電力変換装置の第２の形態
【図４】実施例２における信号処理手段
【図５】ダイオードによる電流センサ切替手段の一例
【図６】双方向チョッパ回路による電流センサ切替手段の一例
【発明を実施するための形態】
【実施例１】
【００２７】
本発明の第１の実施例について説明する。
【００２８】
ここで、電流センサに加えて，付随する増幅回路，Ａ−Ｄ（Analog-to-Digital）変換器等によって電流を検出する手段を「電流検出系」と称し，電流検出系の出力を「電流検出値」と称することにする。
【００２９】
また，電流検出系から電流センサを除いたものを「信号処理手段」と称することにする。
【００３０】
さらに，電流検出値に基づいて，交流系統と変換器の間を流れる電流を制御する手段を「電流制御手段」と称することにする。
【００３１】
本明細書では，変圧器またはリアクトル，変換器，電流検出系，電流制御手段を総称して「電力変換装置」と称することにする。
【００３２】
本実施例は，変圧器を介して交流系統に連系する三相の電力変換装置において，各相に１つの電流センサを備え，各電流センサの後段にオフセット校正手段を設け，該オフセット校正手段は切替器と２つの信号処理手段と記憶手段を備えた構成である。
【００３３】
本実施例によれば，前記の電力変換装置を運転した状態で，前記信号処理手段のオフセット誤差を校正することにより，電流検出系のオフセット誤差を低減できる。このため，連続運転が要求される場合にも，変圧器の過大な直流偏磁を防止できるという効果を得られる。
【００３４】
以下，図１を用いて，本実施例の全体構成を説明する。
【００３５】
電力変換装置１０２は，変圧器１０３，変換器１０４，電圧センサ１０５，電流センサ１０６，オフセット校正手段１０７，電流制御手段１１７から構成されている。また，変換器１０４は変圧器１０３を介して交流系統１０１に連系している。
【００３６】
図１において，変換器１０４の内部構成を示していないが，変換器１０４は電圧形交直変換器であって，その回路方式は２レベル変換器，３レベル変換器，その他，例えば非特許文献１，２で開示されているマルチレベル変換器であっても適用可能である。このため，変換器１０４の内部構成を省略して描いた。
【００３７】
以下，説明の便宜上，図１の各部の電圧・電流を定義する。
【００３８】
交流系統１０１の各相をＲ，Ｓ，Ｔ相と称し，その線間電圧を，図１に図示する通り，Ｖｒｓ，Ｖｓｔ，Ｖｔｒと称することにする。
【００３９】
変圧器１０３の，交流系統１０１側を１次側，変換器１０４側を２次側と称することにする。また，変圧器１０３の２次側の各相をＵ，Ｖ，Ｗ相と称し，その電流をＩｕ，Ｉｖ，Ｉｗと称することにする。
【００４０】
また，変圧器１０３の２次側の電圧，すなわち変換器１０４の交流側の線間電圧をＶｕｖ，Ｖｖｗ，Ｖｗｕと称することにする。
【００４１】
なお，図１では，各相の電流Ｉｕ，Ｉｖ，Ｉｗを検出する電流センサ１０６を，１０６ｕ，ｖ，ｗとして区別して描いているが，本明細書において特に区別する必要がない場合は，単に「電流センサ１０６」と称することにする。
【００４２】
また，オフセット構成手段１０７についても，同様に，電流Ｉｕ，Ｉｖ，Ｉｗの各相に対応するものを１０７ｕ，ｖ，ｗとして区別して描いているが，本明細書において特に区別する必要がない場合は単に「オフセット校正手段１０７」と称することにする。
【００４３】
以下，電圧センサ１０５，電流センサ１０６，オフセット校正手段１０７，電流制御手段１１７の各機能の概略を説明する。さらに，各機能によって得られたゲートパルスｇによって，変換器１０４の出力電圧を制御できることと，変換器１０４の出力電圧の制御を介して電流Ｉｕ，Ｉｖ，Ｉｗを制御できる原理を説明する。
【００４４】
電圧センサ１０５は，交流系統１０１の線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕを検出する。検出した電圧は，例えば電流制御手段１１７で用いることができる。
【００４５】
電流センサ１０６は，変圧器１０３の２次側の電流Ｉｕ，Ｉｖ，Ｉｗを検出し，電圧または電流によるアナログ信号Ｉｕｕ，Ｉｖｖ，Ｉｗｗを出力する。アナログ信号Ｉｕｕ，Ｉｖｖ，Ｉｗｗを，オフセット校正手段１０７で用いる。
【００４６】
オフセット校正手段１０７は，後述する方法に基づいて，オフセット誤差を低減した電流検出値Ｉｕｄ，Ｉｖｄ，Ｉｗｄを生成する。本実施例では，生成されたＩｕｄ，Ｉｖｄ，Ｉｗｄを，電流制御手段１１７で用いる。
【００４７】
電流制御手段１１７は，Ｉｕｄ，Ｉｖｄ，Ｉｗｄを所望の値に制御するようなゲートパルスｇを生成する。Ｉｕｄ，Ｉｖｄ，Ｉｗｄを制御することによって，電力系統１０１と電力変換装置１０２の間の有効・無効電力を制御できる。
【００４８】
変換器１０４は電圧形交直変換器であるため，電流制御手段１１７によって生成されたゲートパルスｇに基づいて，変換器１０４の内部の図示されていないＩＧＢＴ等のオン・オフを制御することによって交流側の線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕを合成する。
【００４９】
交流系統１０１の線間電圧Ｖｒｓ，Ｖｓｔ，Ｖｔｒと，変換器１０４の交流側の線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの，変圧器の巻数比を考慮した差電圧が，変圧器１０３の漏れインダクタンスに印加される。前記の差電圧の時間積分に概ね比例した電流Ｉｕ，Ｉｖ，Ｉｗが流れる。
【００５０】
したがって，変換器１０４の出力電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕを介して前記の差電圧を制御すれば，Ｉｕ，Ｉｖ，Ｉｗを制御できる。
【００５１】
以下，オフセット校正手段１０７の内部構成と機能について，Ｕ相に対応する１０７ｕに注目して説明する。
【００５２】
切替器１０８は，電流センサ１０６ｕから得たアナログ信号Ｉｕｕを，２つの信号処理手段１０９ａ，ｂに振り分ける。
【００５３】
具体的には，切替信号Ｓｅｌに基づいて，Ｓｅｌ＝ａである場合には接点ｃと接点ａが接続され，Ｓｅｌ＝ｂである場合には接点ｃと接点ｂが接続される。
【００５４】
すなわち，Ｓｅｌ＝ａの場合，信号処理手段１０９ａにＩｕｕが入力される。一方，信号処理手段１０９ｂの入力はＧＮＤ（Ground）に接続され，その入力は概ね零となる。
【００５５】
Ｓｅｌ＝ｂの場合，信号処理手段１０９ａの入力はＧＮＤに接続され，その入力は概ね零となる。一方，信号処理手段１０９ｂにＩｕｕが入力される。
【００５６】
切替器１０８は，機械スイッチによっても，半導体スイッチによっても構成可能であり，どのような構成であっても，前述の機能を満足すれば効果を得ることができる。
【００５７】
信号処理手段１０９ａ，ｂは，アナログ増幅手段１１０ａ，ｂ，Ａ−Ｄ変換手段１１１ａ，ｂを備えている。
【００５８】
アナログ増幅手段１１０ａ，ｂは，切替器１０８から得たアナログ信号を，増幅または減衰する他，不要な周波数帯の信号を除去する等の機能を有する。
【００５９】
Ａ−Ｄ変換手段１１１ａ，ｂは，アナログ増幅手段１１０ａ，ｂから入力されたアナログ信号をディジタル信号に変換する機能を有する。
【００６０】
以下，記憶手段１１２ａ，ｂの機能を説明するとともに，記憶手段１１２ａ，ｂと切替器１０８，１１４ａ，ｂの働きによって，信号処理手段１０９ａ，ｂのオフセット誤差を概ねキャンセルできる原理を説明する。
【００６１】
記憶手段１１２ａは，切替信号Ｓｅｌ＝ｂであり，切替器１１４ａが投入されている場合，Ａ−Ｄ変換手段１１１ａの出力信号Ｉｕｄａを記憶する，すなわち，記憶されている値ＩｏｕａをＩｏｕａ＝Ｉｕｄａに更新する機能を有する。
【００６２】
なお，切替信号Ｓｅｌ＝ｂである場合，信号処理手段１０９ａの入力信号は概ね零となるため，信号処理手段１０９ａの出力信号Ｉｕｄａは，信号処理手段１０９ａのオフセット誤差に相当する。したがって，以上を言い換えれば，記憶手段１１２ａは，信号処理手段１０９ａのオフセット誤差を記憶する機能を有する。
【００６３】
記憶手段１１２ａは，記憶している値Ｉｏｕａを出力する。出力されたＩｏｕａは，Ａ−Ｄ変換手段１１１ａの出力信号Ｉｕｄａから減算器１１３で減算される。この減算によって，信号処理手段１０９ａのオフセット誤差は概ねキャンセルできる。減算器１１３の出力信号Ｉｕｄａａは，選択器１１５の接点ａに入力される。
【００６４】
同様に，記憶手段１１２ｂは，切替信号Ｓｅｌ＝ａであり，切替器１１４ｂが投入されている場合，Ａ−Ｄ変換手段１１１ｂの出力信号Ｉｕｄｂを記憶する，すなわち，記憶されている値ＩｏｕｂをＩｏｕｂ＝Ｉｕｄｂに更新する機能を有する。
【００６５】
なお，切替信号Ｓｅｌ＝ａである場合，信号処理手段１０９ｂの入力信号は概ね零となるため，信号処理手段１０９ｂの出力信号Ｉｕｄｂは，信号処理手段１０９ｂのオフセット誤差に相当する。したがって，以上を言い換えれば，記憶手段１１２ｂは，信号処理手段１０９ｂのオフセット誤差を記憶する機能を有する。
【００６６】
記憶手段１１２ｂは，記憶している値Ｉｏｕｂを出力する。出力されたＩｏｕｂは，Ａ−Ｄ変換手段１１１ｂの出力信号Ｉｕｄｂから減算器１１３で減算される。この減算によって，信号処理手段１０９ｂのオフセット誤差は概ねキャンセルできる。減算器１１３の出力信号Ｉｕｄｂｂは，選択器１１５の接点ｂに入力される。
【００６７】
選択器１１５は，切替信号Ｓｅｌ＝ａの場合，接点ａに入力されている信号Ｉｕｄａａ，を接点ｃに出力し，切替信号Ｓｅｌ＝ｂの場合，接点ｂに入力されている信号Ｉｕｄｂｂ，を接点ｃに出力する。選択器１１５の出力信号をＩｕｄと称する。
【００６８】
以上を言い換えると，次のように言うことができる。
【００６９】
切替信号Ｓｅｌ＝ａの場合，信号処理手段１０９ａと記憶手段１１２ａによってオフセット誤差が概ねキャンセルされた電流検出値Ｉｕｄが得られ，同時に，信号処理手段１０９ｂのオフセット誤差が記憶手段１１２ｂに記憶される。すなわち，信号処理手段１０９ｂのオフセット誤差を校正できる。
【００７０】
切替信号Ｓｅｌ＝ｂの場合，信号処理手段１０９ｂと記憶手段１１２ｂによってオフセット誤差が概ねキャンセルされた電流検出値Ｉｕｄが得られ，同時に，信号処理手段１０９ａのオフセット誤差が記憶手段１１２ａに記憶される。すなわち，信号処理手段１０９ａのオフセット誤差を校正できる。
【００７１】
切替器１１４ａ，ｂ，選択器１１５は，機械スイッチ，半導体スイッチ，またはソフトウェアによって構成可能であり，どのような構成であっても，前述の機能を満足すれば効果を得ることができる。
【００７２】
オフセット校正制御手段１１６は，あらかじめ設定された任意のタイミング，あるいは図示されていない上位制御系からの指令による任意のタイミングで，切替信号Ｓｅｌを，Ｓｅｌ＝ａからＳｅｌ＝ｂに，あるいは逆に切り替える。
【００７３】
前記のあらかじめ設定された任意のタイミングは，例えば１日に１回，１週間に１回，１ヶ月に１回，３ヶ月に１回，１年に１回等，信号処理手段１０９ａ，ｂの経年変化，温度変化が許容範囲に十分収まる範囲に設定することが望ましい。
【００７４】
以上の構成により，切替信号Ｓｅｌ＝ａの場合にも，Ｓｅｌ＝ｂの場合にも，オフセット校正手段１０７ｕの出力信号Ｉｕｄとしては，電流センサ１０６ｕで検出した実際の電流Ｉｕの情報が含まれている。したがって，電流制御手段１１７は，切替信号Ｓｅｌの値に関わらず，電流制御機能を実行し，電力変換装置１０２の運転を継続できる
【００７５】
以下，図２を用いて，オフセット校正手段１０７ｕの概略動作波形を説明する。なお，以下の説明は，以上の説明と一部重複する。
【００７６】
図２は，時刻ｔ＝Ｔｓｗで切替信号ＳｅｌがＳｅｌ＝ａからＳｅｌ＝ｂに切り替わった場合を説明する概略波形である。
【００７７】
また，図２では，電流Ｉｕに直流成分が含まれていないことを想定している。
【００７８】
切替信号Ｓｅｌ＝ａである場合，切替器１０８によって，信号処理手段１０９ａに電流センサ１０６ｕからのアナログ信号が入力される。
【００７９】
このため，信号処理手段１０９ａの出力信号ＩｕｄａがＩｕと概ね相似となる。しかし，Ｉｕｄａにはオフセット誤差Ｉｏｏｕａが重畳している。
【００８０】
切替信号Ｓｅｌの切替周期が十分に短ければ，Ｉｕｄａのオフセット誤差Ｉｏｏｕａは，図示されていない過去に切替信号Ｓｅｌ＝ｂであった期間に記憶手段１１２ａに記憶されたオフセット誤差Ｉｏｕａと概ね等しい。
【００８１】
したがって，減算器１１３によってＩｏｏｕａとＩｏｕａがキャンセルされ，信号処理手段１０９ａのオフセット誤差が概ね除去された電流検出値Ｉｕｄａａを得ることができる。
【００８２】
一方，切替器１０８によって，信号処理手段１０９ｂの入力は概ね零となる。このため，信号処理手段１０９ｂの出力信号Ｉｕｄｂは，信号処理手段１０９ｂのオフセット誤差Ｉｏｏｕｂのみとなる。
【００８３】
このオフセット誤差Ｉｏｏｕｂは，記憶手段１１２ｂにＩｏｕｂとして記憶される。記憶されたＩｏｕｂは，減算器１１３によってＩｕｄｂから減算され，減算器１１３の出力信号Ｉｕｄｂｂは概ね零となる。言い換えれば，この期間で，信号処理手段１０９ｂを校正できる。
【００８４】
時刻ｔ＝Ｔｓｗで，切替信号Ｓｅｌ＝ａからＳｅｌ＝ｂに切り替わると，これまでとは逆に，信号処理手段１０９ａの入力が概ね零となり，信号処理手段１０９ｂに電流センサ１０６ｕからのアナログ信号Ｉｕｕが入力される。
【００８５】
切替器１０８によって，信号処理手段１０９ａの入力は概ね零となる。このため，信号処理手段１０９ａの出力信号Ｉｕｄａは，信号処理手段１０９ａのオフセット誤差Ｉｏｏｕａのみとなる。
【００８６】
このオフセット誤差Ｉｏｏｕａは，記憶手段１１２ａにＩｏｕａとして記憶される。記憶されたＩｏｕａは，減算器１１３によってＩｕｄａから減算され，減算器１１３の出力信号Ｉｕｄａａは概ね零となる。言い換えれば，この期間で，信号処理手段１０９ａを校正できる。
【００８７】
一方，切替信号Ｓｅｌ＝ｂであるため，切替器１０８によって，信号処理手段１０９ｂに電流センサ１０６ｕからのアナログ信号が入力される。
【００８８】
このため，信号処理手段１０９ｂの出力信号ＩｕｄｂはＩｕと概ね相似となる。しかし，Ｉｕｄｂにはオフセット誤差Ｉｏｏｕｂが重畳している。
【００８９】
切替信号Ｓｅｌの切替周期が十分に短ければ，Ｉｕｄａのオフセット誤差Ｉｏｏｕｂは，過去に切替信号Ｓｅｌ＝ａであった期間に記憶手段１１２ｂに記憶されたオフセット誤差Ｉｏｕｂと概ね等しい。
【００９０】
したがって，減算器１１３によってＩｏｏｕｂとＩｏｕｂがキャンセルされ，信号処理手段１０９ｂのオフセット誤差が概ね除去された電流検出値Ｉｕｄｂｂを得ることができる。
【００９１】
選択器１１５は，切替信号Ｓｅｌに従って，ＩｕｄａａとＩｕｄｂｂのいずれかを選択し，出力Ｉｕｄを得る。図２に示す通り，切替信号Ｓｅｌが切り替わっても，以上で説明した各部の動作によって，Ｉｕｄの波形は電流Ｉｕと概ね相似した波形とすることが可能である。
【００９２】
したがって，電流制御手段１１７は，Ｉｕｄに基づいて電流制御機能を実行し，電力変換装置１０２の運転を継続できる。言い換えれば，電力変換装置１０２の運転を継続したまま，信号処理手段１０９ａ，ｂのオフセット誤差を校正できる。
【００９３】
以上の説明は，Ｕ相のオフセット構成手段１０７ｕに関するものであるが，Ｖ，Ｗ相のオフセット構成手段１０７ｖ，ｗも同様である。
【００９４】
また，以上の説明では，オフセット校正手段１０７が，内部に２つの信号処理手段１０９を備えている場合を例として説明したが，オフセット校正手段１０７が３つ以上の信号処理手段１０９を備えている場合にも，本実施例と同様の効果を得られる他，１つの信号処理手段が故障した場合に冗長性を得られるという効果も得られる。
【００９５】
また，本実施例の図１では，変換器１０４が変圧器１０３を介して交流系統１０１と連系している場合を描いているが，変圧器１０３とリアクトルを両方設けていてもよい。また，変圧器１０３に代えてリアクトルを設けている場合には，変換器１０４から交流系統１０１に流出する直流電流を低減できるという効果を得られる。
【００９６】
本実施例による電力変換装置１０２は，直流送電システム，周波数変換装置，または無効電力補償装置等に用いることができる。
【実施例２】
【００９７】
本発明の第２の実施例について説明する。
【００９８】
本実施例は，変圧器を介して交流系統に連系する三相の電力変換装置において，各相に２つの電流センサを備え，各電流センサの被測定電流が流れる経路に，該被測定電流を概ね零にする機能を有する切替器を設け，前記の各電流センサの後段にオフセット校正手段を設け，該オフセット校正手段は信号処理手段と記憶手段を備えた構成である。
【００９９】
本実施例によれば，前記の電力変換装置を運転した状態で，前記電流センサと前記信号処理手段のオフセット誤差を校正することにより，電流検出系のオフセット誤差を低減できる。このため，連続運転が要求される場合にも，変圧器の過大な直流偏磁を防止できるという効果を得られる。
【０１００】
実施例１との相違点を述べれば，実施例１では信号処理手段のみのオフセット誤差を校正できたが，本実施例では，電流センサのオフセット誤差をも合わせて校正できるという効果を得られる。
【０１０１】
以下，図３を用いて，本実施例の全体構成を説明する。
【０１０２】
電力変換装置３０１は，変圧器１０３，変換器１０４，電圧センサ１０５，電流センサ切替部３０２，オフセット構成手段３０４，電流制御手段１１７から構成されている。また，変換器１０４は変圧器１０３を介して交流系統１０１に連系している。
【０１０３】
図３において，変換器１０４の内部構成を示していないが，変換器１０４は電圧形交直変換器であって，その回路方式は２レベル変換器，３レベル変換器，その他，例えば非特許文献１，２で開示されているマルチレベル変換器であっても適用可能である。このため，変換器１０４の内部構成を省略して描いた。
【０１０４】
また，図３各部の電圧・電流の定義は，実施例１と同様であるため省略する。
【０１０５】
以下，本実施例の特長である電流センサ切替部３０２の構成と機能を説明する。
【０１０６】
電流センサ切替部３０２は，切替器３０３と相毎に２つの電流センサ１０６ｕｄ，ｕｅ，ｖｄ，ｖｅ，ｗｄ，ｗｅを備えている。
【０１０７】
切替器３０３は，相毎に電流経路を２つに分ける機能を有する。すなわち，切替信号Ｓｅｌ＝ｄである場合，接点ｆと接点ｄが接続され，電流Ｉｕ，Ｉｖ，Ｉｗはそれぞれ電流センサ１０６ｕｄ，ｖｄ，ｗｄの被測定電流となる。また，電流センサ１０６ｕｅ，ｖｅ，ｗｅの被測定電流は概ね零となる。
【０１０８】
一方，切替信号Ｓｅｌ＝ｅである場合，接点ｆと接点ｅが接続され，電流Ｉｕ，Ｉｖ，Ｉｗはそれぞれ電流センサ１０６ｕｅ，ｖｅ，ｗｅの被測定電流となる。また，電流センサ１０６ｕｄ，ｖｄ，ｗｄの被測定電流は概ね零となる。
【０１０９】
切替器３０３は，機械スイッチ，半導体スイッチなどによって構成可能であり，どのような構成であっても，前述の機能を満足すれば効果を得ることができる。
【０１１０】
本実施例では，電流センサ１０６ｕｄ，ｕｅ，ｖｄ，ｖｅ，ｗｄ，ｗｅが出力するアナログ信号を，それぞれＩｕｕｄ，Ｉｕｕｅ，Ｉｖｖｄ，Ｉｖｖｅ，Ｉｗｗｄ，Ｉｗｗｅと称することにする。
【０１１１】
電流センサ１０６ｕｄ，ｖｄ，ｗｄの出力するアナログ信号Ｉｕｕｄ，Ｉｖｖｄ，Ｉｗｗｄは，それぞれオフセット校正手段３０４ｕｄ，ｖｄ，ｗｄに入力される。
【０１１２】
同様に，電流センサ１０６ｕｅ，ｖｅ，ｗｅの出力するアナログ信号Ｉｕｕｅ，Ｉｖｖｅ，Ｉｗｗｅは，それぞれオフセット校正手段３０４ｕｅ，ｖｅ，ｗｅに入力される。
【０１１３】
オフセット校正手段３０４の内部構成については，図４を用いて後述する。
【０１１４】
本実施例では，オフセット校正手段３０４ｕｄ，ｖｄ，ｗｄの出力信号をＩｕｄｄ，Ｉｖｄｄ，Ｉｗｄｄと称することにする。
【０１１５】
また，オフセット校正手段３０４ｕｅ，ｖｅ，ｗｅの出力信号をＩｕｄｅ，Ｉｖｄｅ，Ｉｗｄｅと称することにする。
【０１１６】
選択器３０６は，切替信号Ｓｅｌ＝ｄである場合，接点ｆと接点ｄが接続され，出力信号Ｉｕｄ，Ｉｖｄ，Ｉｗｄとして，それぞれＩｕｄｄ，Ｉｖｄｄ，Ｉｗｄｄを出力する。
【０１１７】
一方，切替信号Ｓｅｌ＝ｅである場合，接点ｆと接点ｅが接続され，出力信号Ｉｕｄ，Ｉｖｄ，Ｉｗｄとして，それぞれＩｕｄｅ，Ｉｖｄｅ，Ｉｗｄｅを出力する。
【０１１８】
選択器３０６の出力信号Ｉｕｄ，Ｉｖｄ，Ｉｗｄは電流制御手段１１７に入力され，電流制御手段１１７はゲートパルスｇを生成し，変換器１０４に対してｇを出力する。
【０１１９】
以下，図４を用いて，オフセット校正手段３０４の内部構成を説明する。
【０１２０】
なお，図４はオフセット校正手段３０４ｕｄ，ｕｅを例として描いた図であるが，オフセット校正手段１０４ｖｄ，ｖｅ，ｗｄ，ｗｅについても同様である。
【０１２１】
以下，図４左側のオフセット校正手段３０４ｕｄを例に説明するが，図４右側のオフセット校正手段３０４ｕｅについても同様である。
【０１２２】
オフセット校正手段３０４ｕｄは，信号処理手段１０９ｕｄ，記憶手段１１２ｕｄ，切替器１１４ｕｄ，減算器１１３を備えている。
【０１２３】
また，信号処理手段１０９ｕｄは，アナログ増幅手段１１０ｕｄ，Ａ−Ｄ変換手段１１１ｕｄを備えている。
【０１２４】
入力されたアナログ信号Ｉｕｕｄは，信号処理手段１０９ｕｄに入力され，Ａ−Ｄ変換手段１１１ｕｄによってディジタル信号に変換されたＩｕｕｄｄを得る。
【０１２５】
記憶手段１１２ｕｄは，切替信号Ｓｅｌ＝ｅであり，切替器１１４ｕｄが投入されている場合，Ａ−Ｄ変換手段１１１ｕｄの出力信号Ｉｕｕｄｄを記憶する，すなわち，記憶されている値ＩｏｕｄをＩｏｕｄ＝Ｉｕｕｄｄに更新する機能を有する。
【０１２６】
なお，切替信号Ｓｅｌ＝ｅである場合，前述のように電流センサ１０６ｕｄの被測定電流は概ね零となるため，信号処理手段１０９ｕｄの出力信号Ｉｕｕｄｄは，電流センサ１０６ｕｄと信号処理手段１０９ｕｄの合成されたオフセット誤差に相当する。したがって，記憶手段１１２ｕｄは，電流センサ１０６ｕｄと信号処理手段１０９ｕｄの合成されたオフセット誤差を記憶する機能を有する。
【０１２７】
記憶手段１１２ｕｄは，記憶している値Ｉｏｕｄを出力する。出力されたＩｏｕｄは，Ａ−Ｄ変換手段１１１ｕｄの出力信号Ｉｕｕｄｄから減算器１１３で減算される。この減算によって，電流センサ１０６ｕｄと信号処理手段１０９ｕｄの合成されたオフセット誤差は概ねキャンセルできる。減算器１１３の出力信号Ｉｕｄｄは，切替器１１８の接点ｄに入力される。
【０１２８】
一方，図４右側のオフセット校正手段３０４ｕｅに注目すれば，切替信号Ｓｅｌ＝ｄである場合，前述のように電流センサ１０６ｕｅの被測定電流は概ね零となるため，信号処理手段１０９ｕｅの出力信号Ｉｕｕｄｅは，電流センサ１０６ｕｅと信号処理手段１０９ｕｅの合成されたオフセット誤差に相当する。したがって，記憶手段１１２ｕｅは，電流センサ１０６ｕｅと信号処理手段１０９ｕｅの合成されたオフセット誤差を記憶する機能を有する。
【０１２９】
以上を言い換えると，切替信号Ｓｅｌ＝ｄの場合，信号処理手段１０９ｕｄと記憶手段１１２ｕｄによってオフセット誤差が概ねキャンセルされた電流検出値Ｉｕｄｄが得られ，同時に，電流センサ１０６ｕｅと信号処理手段１０９ｕｅの合成されたオフセット誤差が記憶手段１１２ｕｅに記憶される。すなわち，電流センサ１０６ｕｅと信号処理手段１０ｕｅの合成されたオフセット誤差を校正できる。
【０１３０】
また，切替信号Ｓｅｌ＝ｅの場合，信号処理手段１０９ｕｅと記憶手段１１２ｕｅによってオフセット誤差が概ねキャンセルされた電流検出値Ｉｕｄｅが得られ，同時に，電流センサ１０６ｕｄと信号処理手段１０９ｕｄの合成されたオフセット誤差が記憶手段１１２ｕｄに記憶される。すなわち，電流センサ１０６ｕｄと信号処理手段１０ｕｄの合成されたオフセット誤差を校正できる。
【０１３１】
切替器１１４ｕｄ，ｕｅ，選択器３０６は，機械スイッチ，半導体スイッチ，またはソフトウェアによって構成可能であり，どのような構成であっても，前述の機能を満足すれば効果を得ることができる。
【０１３２】
オフセット校正制御手段３０５は，あらかじめ設定された任意のタイミング，あるいは図示されていない上位制御系からの指令による任意のタイミングで，切替信号Ｓｅｌを，Ｓｅｌ＝ｄからＳｅｌ＝ｅに，あるいは逆に切り替える。
【０１３３】
前記のあらかじめ設定された任意のタイミングは，例えば１日に１回，１週間に１回，１ヶ月に１回，３ヶ月に１回，１年に１回等，電流センサ１０６，信号処理手段１０９の経年変化，温度変化が許容範囲に十分収まる範囲に設定することが望ましい。
【０１３４】
以上の構成により，切替信号Ｓｅｌ＝ｄの場合にも，Ｓｅｌ＝ｅの場合にも，選択器３０６の出力信号Ｉｕｄ，Ｉｖｄ，Ｉｗｄは，実際の電流Ｉｕ，Ｉｖ，Ｉｗの情報が含まれている。したがって，電流制御手段１１７は，切替信号Ｓｅｌの値に関わらず，電流制御機能を実行し，電力変換装置３０１の運転を継続できる。
【０１３５】
以上の説明は，Ｕ相のオフセット構成手段３０４ｕｄ，ｕｅに関するものであるが，Ｖ，Ｗ相のオフセット校正手段３０４ｖｄ，ｖｅ，ｗｄ，ｗｅも同様である。
【０１３６】
また，以上の説明では，電流センサ切替部３０２が各相に２つの電流センサ１０６を備えている場合を例として説明したが，電流センサ切替部３０２が各相に３つ以上の電流センサ１０６を備えている場合にも，本実施例と同様の効果を得られる他，１つの電流センサが１０６が故障した場合に冗長性を得られるという効果も得られる。
【０１３７】
以下，図５を用いて，電流センサ切替部３０２の内部構成の一例を説明する。
【０１３８】
図５は，各相に２つのダイオード５０２を用いて，切替器３０３を実現した構成である。
【０１３９】
切替信号Ｓｅｌを用いる代わりに，電流Ｉｕ，Ｉｖ，Ｉｗの極性に依存して，各電流センサ１０６の被測定電流がＩｕ，Ｉｖ，Ｉｗとなるか，概ね零となるかを選択できる。
【０１４０】
すなわち，Ｕ相に注目して説明すれば，Ｉｕ＞０の場合，電流センサ１０６ｕｄの被測定電流はＩｕとなり，電流センサ１０６ｕｅの被測定電流は概ね零となる。
【０１４１】
また，Ｉｕ＜０の場合，電流センサ１０６ｕｄの被測定電流は概ね零となり，電流センサ１０６ｕｅの被測定電流はＩｕとなる。
【０１４２】
例えば，電流センサ１０６ｕｅの被測定電流が概ね零である期間，すなわちＩｕ＞０で，オフセット校正制御手段３０５の出力する切替信号ＳｅｌをＳｅｌ＝ｄとすれば，電流センサ１０６ｕｅと信号処理部１０９ｕｅのオフセット誤差を校正できる。
【０１４３】
また，電流センサ１０６ｕｄの被測定電流が概ね零である期間，すなわちＩｕ＜０で，オフセット校正制御手段３０５の出力する切替信号ＳｅｌをＳｅｌ＝ｅとすれば，電流センサ１０６ｕｄと信号処理部１０９ｕｄのオフセット誤差を校正できる。
【０１４４】
以下，図６を用いて，電流センサ切替部３０２の内部構成の別の一例を説明する。
【０１４５】
図６は，各相に少なくとも１台の双方向チョッパ回路６０２ｕ，ｖ，ｗを備えることによって，切替器３０３を実現した構成である。
【０１４６】
Ｕ相に注目して説明すると，双方向チョッパ回路６０２ｕは，スイッチング素子６０３ｕｐとダイオード６０４ｕｐの並列回路と，スイッチング素子６０３ｕｐとダイオード６０４ｕｎの並列回路をｆ点で直列接続した回路を，コンデンサ６０３とｄ点，ｅ点で並列接続した回路である。
【０１４７】
また，双方向チョッパ回路６０２ｕは，スイッチング素子６０３ｕｐとダイオード６０４ｕｐの並列回路に流れる電流を検出する電流センサ１０６ｕｄと，スイッチング素子６０３ｕｎとダイオード６０４ｕｎの並列回路に流れる電流を検出する電流センサ１０６ｕｅを備えている。
【０１４８】
なお，図６では，スイッチング６０３ｕｐとしてＩＧＢＴの記号を用いているが，オン・オフ制御可能なスイッチング素子であれば，ＭＯＳＦＥＴ（Metal-Oxide Field-Effect Transistor），ＧＣＴ（Gate-Commutated Thyristor）等，他の種類のスイッチング素子を用いても効果を得ることができる。
【０１４９】
スイッチング素子６０３ｕｐがオンであり，かつ，スイッチング素子６０３ｕｎがオフである場合，電流センサ１０６ｕｄの被測定電流はＩｕ，電流センサ１０６ｕｅの被測定電流は概ね零となる。
【０１５０】
逆に，スイッチング素子６０３ｕｐがオフであり，かつ，スイッチング素子６０３ｕｎがオンである場合，電流センサ１０６ｕｄの被測定電流は概ね零，電流センサ１０６ｕｅの被測定電流はＩｕとなる。
【０１５１】
したがって，切替信号Ｓｅｌ＝ｄの場合にスイッチング素子６０３ｕｐをオン，スイッチング素子６０３ｕｎをオフさせ，また，切替信号Ｓｅｌ＝ｅの場合に，スイッチング素子０３ｕｐをオフ，スイッチング素子６０３ｕｎをオンさせることによって，図３を用いて本実施例で説明した効果を得ることができる。
【０１５２】
ここで，図６では，双方向チョッパ回路６０２を例として描いているが，双方向チョッパ回路に代えてフルブリッジ回路や，その他単相の電力変換回路を用いても同様の効果を得られる。
【０１５３】
なお，本実施例の図３では，変換器１０４が変圧器１０３を介して交流系統１０１と連系している場合を描いているが，変圧器１０３とリアクトルを両方設けていてもよい。また，変圧器１０３に代えてリアクトルを設けている場合には，変換器１０４から交流系統１０１に流出する直流電流を低減できるという効果を得られる。
【０１５４】
本実施例による電力変換装置３０１は，直流送電システム，周波数変換装置，または無効電力補償装置等に用いることができる。
【符号の説明】
【０１５５】
１０１・・・交流系統
１０２・・・電力変換装置
１０３・・・変圧器
１０４・・・変換器
１０５・・・電圧センサ
１０６・・・電流センサ
１０７・・・オフセット校正手段
１０８・・・切替器
１０９・・・信号処理手段
１１０・・・アナログ増幅手段
１１１・・・Ａ−Ｄ変換手段
１１２・・・記憶手段
１１３・・・減算器
１１４・・・切替器
１１５・・・選択器
１１６・・・オフセット校正制御手段
１１７・・・電流制御手段
３０１・・・電力変換装置
３０２・・・電流センサ切替手段
３０３・・・切替器
３０４・・・オフセット校正手段
３０５・・・オフセット校正制御手段
３０６・・・選択器
５０１・・・ダイオードを用いた電流センサ切替手段
５０２・・・ダイオード
６０１・・・双方向チョッパ回路を用いた電流センサ切替手段
６０２・・・双方向チョッパ回路
６０３・・・スイッチング素子
６０４・・・ダイオード
６０５・・・コンデンサ
【図１】
2015122916.tif 000003
【図２】
2015122916.tif 000004
【図３】
2015122916.tif 000005
【図４】
2015122916.tif 000006
【図５】
2015122916.tif 000007
【図６】
2015122916.tif 000008