(57)【要約】【課題】基板表面に光導波路コアよりも深い位置に受け側電極を設けることなく、半導体レーザ等の光素子を実装した光集積回路装置を提供する。【解決手段】基板１０２と、前記基板１０２上に形成され、前記基板１０２に垂直又は略垂直な光結合端面１０６２を有する光導波路コア１０６と、前記基板１０２上において前記光導波路コア１０６より高い位置に形成された電気配線１１８、１２２と、側面に光出射端面１１２２を有し下面に素子電極１１６を有する光素子１１０と、を備え、前記光素子１１０は、前記光入出射端面１１２２が前記光導波路コア１０６の光結合端面１０６２に近接するとともに前記素子電極１１６が前記電気配線１１８、１２２の上面側において前記電気配線１１８、１２２に接して実装されている、ことを特徴とする光集積回路装置１００。【選択図】図１
2015170701.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、前記基板に垂直又は略垂直な光結合端面を有する光導波路と、
前記基板上において前記光導波路のコアより高い位置に形成された１つまたは複数の第１の電気配線と、
側面に光入出射端面を有し下面に第１の素子電極を有する光素子と、を備え、
前記光素子は、前記光入出射端面が前記光導波路の光結合端面に近接するとともに前記第１の素子電極が前記第１の電気配線と接している、
ことを特徴とする光集積回路装置。
【請求項２】
前記光素子は、前記光入出射端面が前記基板に近く、前記光入出射端面と反対側の端面が前記基板から遠くなるように、前記基板に対して傾いて配置されていることを特徴とする請求項１に記載の光集積回路装置。
【請求項３】
前記光素子の下面が、少なくとも前記基板の表面と前記第１の電気配線とによって支持されることにより、前記光素子が前記基板に対して傾いて配置されていることを特徴とする請求項２に記載の光集積回路装置。
【請求項４】
前記光素子の下面が、少なくとも前記基板の表面と前記第１の電気配線の保護膜の角とによって支持されることにより、前記光素子が前記基板に対して傾いて配置されていることを特徴とする請求項２に記載の光集積回路装置。
【請求項５】
前記第１の電気配線が複数ある場合に、それらが複数の異なる配線層に属することを特徴とする、請求項１乃至請求項４のいずれか１項に記載の光集積回路装置。
【請求項６】
前記光素子の前記第１の素子電極が導電性接合体によって前記第１の電気配線に接合されることにより、前記光素子の下面の一部分が前記第１の電気配線によって支持されていることを特徴とする請求項３に記載の光集積回路装置。
【請求項７】
前記基板の表面のうち前記光素子と接する部分に凹部が形成され、前記光素子は、前記光入出射端面の近傍の一部分が前記凹部に収容されていることを特徴とする請求項３または請求項４または請求項６のいずれか１項に記載の光集積回路装置。
【請求項８】
前記凹部が前記第１の素子電極を収容し、前記第１の素子電極と接しない切欠き部を含むことを特徴とする請求項７に記載の光集積回路装置。
【請求項９】
前記保護膜の角が前記第１の素子電極を収容し、前記第１の素子電極と接しない切欠き部を含むことを特徴とする請求項４に記載の光集積回路装置。
【請求項１０】
前記光結合端面が、その上部がせり出すように傾斜していることを特徴とする請求項２乃至請求項９のいずれか１項に記載の光集積回路装置。
【請求項１１】
前記光素子の前記光入出射端面は、前記第１の素子電極が形成されている前記下面から突出した位置に形成され、前記光素子の下面が、前記第１の電気配線によって前記光入出射端面の両側または少なくとも一方から支持されていることを特徴とする請求項１に記載の光集積回路装置。
【請求項１２】
前記光素子の前記光入出射端面は、前記第１の素子電極が形成されている前記下面から突出した位置に形成され、前記光素子の下面が、前記第１の電気配線よりも上に位置する保護膜表面によって前記光入出射端面の両側または少なくとも一方から支持されていることを特徴とする請求項１に記載の光集積回路装置。
【請求項１３】
前記光素子の上面の第２の素子電極と、
前記光素子を覆い、前記基板上にその縁が固定されたキャップと、
前記基板上において前記光導波路より高い位置に形成された１つまたは複数の第２の電気配線と、を備え、
前記キャップは、その裏面の少なくとも一部から前記縁に亘って連続して分布する第１のキャップ電極を備え、
前記第１のキャップ電極と前記第２の素子電極とが導電体によって接続され、
前記第１のキャップ電極の前記縁に分布する部分の少なくとも一部と前記第２の電気配線が接している、
ことを特徴とする請求項１乃至請求項１２のいずれか１項に記載の光集積回路装置。
【請求項１４】
前記キャップがガラスまたはＳｉであることを特長とする請求項１３に記載の光集積回路装置。
【請求項１５】
前記キャップは、その表面に１つまたは複数の第２のキャップ電極と、
前記キャップを貫通し、前記第１のキャップ電極と前記第２のキャップ電極を電気的に接続する１つまたは複数の貫通ビアと、
を備えていることを特徴とする請求項１３または請求項１４に記載の光集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光集積回路装置に関し、特に端面出射型半導体レーザを実装する光集積回路装置に関する。
【背景技術】
【０００２】
近年、データセンタでは規模の拡大に伴って、サーバラック間やサーバボード間の通信速度の向上が重要な課題となっている。光インターコネクト技術はこのような比較的短距離の通信を光ファイバ通信によって行う技術である。光ファイバによる信号劣化は電気伝送路に比較して小さいため、電気通信に比べて距離と通信速度の拡張性が高く、データセンタでの利用が拡大している。光インターコネクト技術の主要装置は光送信器と光受信器である。それらは共に小型・高密度化が求められるサーバボードに取り付けたり直接搭載したりするため、十分に小型・低消費電力であることが求められる。特に光送信器には変調器に加えて光源の搭載が必要であって、それを含めた小型化が技術課題の一つとなっている。
【０００３】
光送信器に用いられる光源は多くの場合、大きさが１ｍｍ角以下の微小な半導体レーザである。半導体レーザには端面出射型と面出射型の２つがある。光送信器に光源を組み込む手段も複数あり、光送信機能を備えた光集積回路チップに半導体レーザを直接集積化したり、光集積回路チップとレーザチップを別の小型基板（サブマウントやインターポーザなど）の上に並べて実装したり、或いは、光集積回路チップ上にレーザチップを実装したりすることが行われる。このような、半導体レーザとその集積・実装方法は、それぞれ目的に応じて選択され、組み合わされる。例えば、高速な変調器の集積された光集積回路チップ上に高出力・高安定な端面出射型半導体レーザを実装することも有望な組み合わせである。変調器と半導体レーザとを別々に高性能化できることが長所であるが、半導体レーザを光集積回路チップ上に精度よく、かつ安価に実装する技術が要求される。
【０００４】
端面出射型半導体レーザを光集積回路チップに実装する場合の実装構造が、従来、種々提案されている（例えば、特許文献１−６参照）。それらは、光集積回路チップが、ガラス基板上に形成された酸化膜導波路、すなわちＰＬＣ（Ｐｌａｎａｒ  Ｌｉｇｈｔｗａｖｅ  Ｃｉｒｃｕｉｔ）である場合の、端面出射型半導体レーザの実装構造である。端面出射型半導体レーザの構造は、レーザチップの表面近傍に活性層があり、その活性層の上（更に表面側）にクラッド層があり、その上に活性層側電極（第１の素子電極）が形成されているというものである。活性層の有る側の面を表面とすると、レーザの裏面には裏面電極（第２の素子電極）が形成されている。先に述べた従来技術での実装構造ではいずれも、レーザの活性層側の面を光集積回路チップ側にして、半導体レーザが実装される。そして、光集積回路チップに形成された導波路のコアの端面あるいは導波路端に形成された光結合構造のコアの端面と、レーザの活性層の端面とが、突き合わされるようにレーザ実装が行われる。レーザの活性層側電極は、レーザの実装と同時に、光集積回路チップに形成された受け側電極に圧着、或いは半田付けされる。レーザの活性層側電極は、光集積回路チップ上では導波路よりも下（深い位置）に来るため、光集積回路チップ上の受け側電極も、導波路よりも深い位置に形成する。通常、半導体レーザの活性層上のクラッド層の厚みは数μｍあるため、光集積回路チップ上では、導波路よりも数μｍ以上深い位置に受け側電極が位置することになる。このように、ＰＬＣへの従来の実装構造では、光集積回路チップ上で導波路のコアよりも深い位置に受け側電極を設けることによって、端面出射側半導体レーザの実装を実現していた。
【０００５】
ＰＬＣは、酸化膜をコアとする導波路の光回路をガラス基板に形成したものであったが、近年は、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板に光導波路回路を形成することも行われるようになってきた。ＳＯＩ基板の構造は、シリコン基板と、その上の埋め込みシリコン酸化膜（Ｂｕｒｉｅｄ  ＯＸｉｄｅ，ＢＯＸ）層と、更にその上の表面シリコン層とから成る。シリコンの屈折率がＢＯＸの屈折率よりも高いため、ＢＯＸを下層クラッドとして用いることにすれば、表面シリコン層を加工して導波路のコアとし、その上にシリコン酸化膜等を堆積して上層クラッドとしてするだけで、シリコンをコアとする光導波路（シリコン導波路）の回路を形成することができる。シリコンをコアとする光導波路は酸化膜をコアとする光導波路よりも、光損失を生じずに曲げられる曲げ半径が小さく、光回路の高集積化が可能であるが、微細な光回路で設計通りの性能を得るには高い加工精度が必要であるという課題があった。しかし、技術的に成熟したＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）製造ラインを流用できることと、そのラインにおける加工精度が近年十分に向上してきたことによって、ＳＯＩ基板を用いた光集積回路が実用化されるようになってきた。
【０００６】
ＳＯＩ基板の光集積回路（ＳＯＩ光集積回路）にも、ＰＬＣへの従来の実装構造と同じように、半導体レーザを実装することが可能である。その場合、具体的な形成プロセスは例えば次の通りである。先ず、ドライエッチングにより、クラッド酸化膜を加工してレーザ結合用の端面をシリコン導波路に形成する。この時、下層クラッドのＢＯＸ層がエッチングされ、ＢＯＸ層の下のシリコン基板の表面が現れる。必要に応じて、その表面全体を更にエッチングして表面の高さを調節する。続いて、一部を残してシリコン表面を更にエッチングし、レーザチップを支えるための台座（テラス）を形成する。最後に、台座以外の場所のシリコンの底面に、受け側電極を形成する。このように、ＳＯＩ基板を用いる場合の従来の実装構造においても、光集積回路チップ上で導波路のコアよりも深い位置に受け側電極を設けることにより、端面出射型半導体レーザの実装を実現していた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第２８２３０４４号公報
【特許文献２】特開２０００−１３７１４８号公報
【特許文献３】特許第３６９８６０１号公報
【特許文献４】特許第４７９６８８４号公報
【特許文献５】特開２００７−２９８７７０号公報
【特許文献６】特許第５１８６７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前述の通り、ＳＯＩ基板を用いた光集積回路は、ＣＭＯＳラインを流用して製造されることが多いが、それは、ＣＭＯＳプロセスの範囲でＳＯＩ光集積回路を製造することを意味する。しかしながら、従来の半導体レーザ実装部の形成プロセスは、一般的なＣＭＯＳプロセスの範囲を逸脱している。例えば、導波路端面にできる段差は、上層クラッド、シリコンコア、下層クラッド、台座高さを含めると４~６μｍ程度にもなることがあるが、一般的なＣＭＯＳプロセスは、表面にこのような大きな段差のある基板へのプロセスを含まない。そのため、単にＣＭＯＳラインに持ち込んだだけでは、端面形成後に受け側電極を形成できないという問題がある。
【０００９】
ＰＬＣにおける半導体レーザの従来の実装構造の形成プロセスは、高粘度フォトレジストを用いて基板表面の段差よりも厚いレジストパターンを形成し、リフトオフプロセスを用いることによって受け側電極を形成していた。ＳＯＩ光集積回路にレーザの実装構造を形成する場合にも同様のプロセスを適用できるが、それは、ＰＬＣで用いるのと同程度の小径ウエハ、即ち、直径１２５~１５０ｍｍまでのウエハ（基板）を用いる場合に限られる。量産効果の高い２００ｍｍ或いは３００ｍｍといった直径のウエハに、フォトレジストの厚膜塗布やリフトオフプロセス実施しても、ウエハ全面で高い歩留りを得ることは困難であるため、通常、実施されない。そのため、従来技術だけでは、ウエハの大径化が進まず、製造コストを低減できないという問題を生じている。
【００１０】
尚、ここまでの説明では、光集積回路装置における端面結合型半導体レーザの実装構造に関する従来の問題について述べてきたが、同様の問題は、光集積回路装置に半導体レーザの代わりに端面結合型の半導体増幅器や受光素子といった別の光素子を実装する場合にも生じていた。
【００１１】
本発明は、上記の問題点に鑑みてなされたものであり、その課題の１つは、基板表面（ウエハ表面）に光導波路コアよりも低い位置に受け側電極を設けることなく、半導体レーザ等の光素子を実装した光集積回路装置を提供することである。
【課題を解決するための手段】
【００１２】
上述した課題を解決するために、本発明の一態様は、基板と、前記基板上に形成され、前記基板に垂直又は略垂直な光結合端面を有する光導波路と、前記基板上において前記光導波路のコアより高い位置に形成された１つまたは複数の第１の電気配線と、側面に光入出射端面を有し下面に第１の素子電極を有する光素子と、を備え、前記光素子は、前記光入出射端面が前記光導波路の光結合端面に近接するとともに前記第１の素子電極が前記第１の電気配線と接している、ことを特徴とする光集積回路装置である。
【００１３】
また、本発明の他の一態様は、上記一態様において、前記光素子は、前記光入出射端面が前記基板に近く、前記光入出射端面と反対側の端面が前記基板から遠くなるように、前記基板に対して傾いて配置されていることを特徴とする光集積回路装置である。
【００１４】
また、本発明の他の一態様は、上記一態様において、前記光素子の下面が少なくとも前記基板の表面と前記第１の電気配線とによって支持されることにより、前記光素子が前記基板に対して傾いて配置されていることを特徴とする光集積回路装置である。
【００１５】
また、本発明の他の一態様は、前記光素子の下面が、少なくとも前記基板の表面と前記第１の電気配線の保護膜の角とによって支持されることにより、前記光素子が前記基板に対して傾いて配置されていることを特徴とする光集積回路装置である。
【００１６】
また、本発明の他の一態様は、上記一態様において、前記第１の電気配線が複数ある場合に、それらが複数の異なる配線層に属することを特徴とする光集積回路装置である。
【００１７】
また、本発明の他の一態様は、上記一態様において、前記光素子の前記第１の素子電極が導電性接合体によって前記第１の電気配線に接合されることにより、前記光素子の下面の一部分が前記第１の電気配線によって支持されていることを特徴とする光集積回路装置である。
【００１８】
また、本発明の他の一態様は、上記一態様において、前記基板の表面のうち前記光素子と接する部分に凹部が形成され、前記光素子は、前記光入出射端面の近傍の一部分が前記凹部に収容されていることを特徴とする光集積回路装置である。
【００１９】
また、本発明の他の一態様は、上記一態様において、前記凹部が前記第１の素子電極を収容し、前記第１の素子電極と接しない切欠き部を含むことを特徴とする光集積回路装置である。
【００２０】
また、本発明の他の一態様は、上記一態様において、前記保護膜の角が前記第１の素子電極を収容し、前記第１の素子電極と接しない切欠き部を含むことを特徴とする光集積回路装置である。
【００２１】
また、本発明の他の一態様は、上記一態様において、前記光結合端面が、その上部がせり出すように傾斜していることを特徴とする光集積回路装置である。
【００２２】
また、本発明の他の一態様は、上記一態様において、前記光素子の前記光入出射端面は、前記第１の素子電極が形成されている前記下面から突出した位置に形成され、前記光素子の下面が、前記第１の電気配線によって前記光入出射端面の両側または少なくとも一方から支持されていることを特徴とする光集積回路装置である。
【００２３】
また、本発明の他の一態様は、上記一態様において、前記光素子の前記光入出射端面は、前記第１の素子電極が形成されている前記下面から突出した位置に形成され、前記光素子の下面が、前記第１の電気配線よりも上に位置する保護膜表面によって前記光入出射端面の両側または少なくとも一方から支持されていることを特徴とする光集積回路装置である。
【００２４】
また、本発明の他の一態様は、上記一態様において、前記光素子の上面の第２の素子電極と、前記光素子を覆い、前記基板上にその縁が固定されたキャップと、前記基板上において前記光導波路より高い位置に形成された１つまたは複数の第２の電気配線とを備え、前記キャップは、その裏面の少なくとも一部から前記縁に亘って連続して分布する第１のキャップ電極を備え、前記キャップ電極と前記第２の素子電極とが導電体によって接続され、前記第１のキャップ電極の前記縁に分布する部分の少なくとも一部と前記第２の電気配線が接していることを特徴とする光集積回路装置である。
【００２５】
また、本発明の他の一態様は、上記一態様において、前記キャップがガラスまたはＳｉであることを特長とする光集積回路装置である。
【００２６】
また、本発明の他の一態様は、上記一態様において、前記キャップは、その表面に１つまたは複数の第２のキャップ電極と、前記キャップを貫通し、前記第１のキャップ電極と前記第２のキャップ電極を電気的に接続する１つまたは複数の貫通ビアとを備えることを特徴とする光集積回路装置である。
【発明の効果】
【００２７】
本発明によれば、半導体レーザ等の光素子を実装した光集積回路装置を提供するために導波路のコアよりも深い位置に受け側電極を設ける必要がなくなる。また、ワイヤーボンディング工程を省略することができる。その結果、高集積の送信器用の光集積回路チップを、一般的なＣＭＯＳラインを利用して高い生産性で製造できるようになる。更に、光素子の放熱効果が増大し、光素子の動作効率や信頼性が向上する。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施形態に係る光集積回路装置１００の断面構成図である。
【図２】本発明の第２実施形態に係る光集積回路装置２００の断面構成図である。
【図３】本発明の第３実施形態に係る光集積回路装置３００の断面構成図である。
【図４】本発明の第４実施形態に係る光集積回路装置４００の断面構成図である。
【図５】本発明の第５実施形態に係る光集積回路装置５００の断面構成図である。
【図６】本発明の第６実施形態に係る光集積回路装置６００の断面構成図である。
【図７】本発明の第７実施形態に係る光集積回路装置７００の断面構成図である。
【図８】第１実施形態における光集積回路装置１００の実装方法を説明するための図である。
【図９】第１実施形態における光集積回路装置１００の実装方法を説明するための図である。
【図１０】第１実施形態における光集積回路装置１００の実装方法を説明するための図である。
【図１１】第２実施形態の変形例に係る光集積回路装置の断面構成図である。
【図１２】第５実施形態の変形例に係る光集積回路装置の断面構成図である。
【図１３】第６実施形態の変形例に係る光集積回路装置の断面構成図である。
【発明を実施するための形態】
【００２９】
以下、図面を参照しながら本発明の実施形態について詳しく説明する。
【００３０】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る光集積回路装置１００の断面構成図である。図１において、光導波路コア１０６の光軸をＹ軸、基板１０２の法線をＺ軸、Ｙ軸とＺ軸に垂直な軸をＸ軸にとる。基板１０２と、基板１０２上に形成された光導波路コア１０６と、基板１０２上に搭載された半導体レーザ（光素子）１１０とを備えている。
【００３１】
光集積回路装置１００は、シリコン基板とＢＯＸ層とＳＯＩ層とから構成されるＳＯＩ基板を利用して製造された装置である。基板１０２は、シリコン（Ｓｉ）基板である。基板１０２上には、ＢＯＸ層（埋め込み酸化膜層）１０４が形成されている。ＢＯＸ層１０４は、下部クラッド層として機能する。ＢＯＸ層１０４上には、ＳＯＩ層（シリコン層）を加工した光導波路のコア１０６が形成されている。光導波路コア１０６上には、上部クラッド層としての酸化膜１０８が形成されている。
【００３２】
光導波路コア１０６は、半導体レーザ１１０と光結合するための光結合端面１０６２を有している。ＢＯＸ層１０４、光導波路コア１０６、及び酸化膜１０８の端面は、基板１０２に対して連続して垂直に加工されており、光導波路コア１０６の光結合端面１０６２は、基板１０２に対して垂直または略垂直である。
【００３３】
半導体レーザ１１０は、レーザ光を発生する活性層１１２を有している。活性層１１２の一方の端部は、半導体レーザ１１０の側面の一部分である光出射端面１１２２に通じている。光出射端面１１２２は、レーザ光が出射される端面である。更に、半導体レーザ１１０は、その上面に形成された素子電極１１４（裏面電極）と、その下面に形成された素子電極１１６（活性層側電極）とを有している。半導体レーザ１１０の下面は、基板１０２に相対する面である。半導体レーザ１１０は、下面の素子電極１１４と上面の素子電極１１６を介して電気的に駆動されることによって、レーザ光を発生する。
【００３４】
基板１０２のＢＯＸ層１０４上には、第１酸化膜１２０と第２酸化膜１２６が積層されている。また、第１酸化膜１２０内には第１電気配線１１８が配設され、第２酸化膜１２６内には第２電気配線１２２と第３電気配線１２４が配設されている。第１電気配線１１８及び第２電気配線１２２は、半導体レーザ１１０の下面の素子電極１１６と電気接続される配線である。第１電気配線１１８及び第２電気配線１２２は、基板１０２からの高さが光導波路コア１０６よりも高い位置に配設されている。第３電気配線１２４は、半導体レーザ１１０の上面の素子電極１１４（裏面電極）と電気接続される配線である。第３電気配線１２４は、金ワイヤ１３２によって半導体レーザ１１０の上面の素子電極１１４と電気接続されている。
【００３５】
半導体レーザ１１０は、光出射端面１１２２において光導波路コア１０６の光結合端面１０６２に対して光結合されると共に、下面の素子電極１１６が第１電気配線１１８及び第２電気配線１２２に電気接続された状態に実装される。より具体的には、半導体レーザ１１０の光出射端面１１２２は、光導波路コア１０６の光結合端面１０６２に近接するように配置される。即ち、半導体レーザ１１０の光出射端面１１２２から出射されるレーザ光が最大の光結合効率で光導波路コア１０６の光結合端面１０６２に光結合するように、半導体レーザ１１０の光出射端面１１２２のＸＹＺ位置が調整される。また、半導体レーザ１１０の下面の素子電極１１６が、第１電気配線１１８の上面側において第１電気配線１１８に接し、第２電気配線１２２の上面側において第２電気配線１２２に接するように、半導体レーザ１１０が配置される。半導体レーザ１１０の下面の素子電極１１６は、半田（導電性接合剤）１２８、１３０によって第１電気配線１１８及び第２電気配線１２２に接合されてもよい。ここで、第１電気配線１１８及び第２電気配線１２２は基板１０２からの高さが光導波路コア１０６よりも高い位置に配設されているため、半導体レーザ１１０は、光出射端面１１２２と反対側の端面１１２４が基板１０２から離れる形で基板１０２に対して傾いて実装されることとなる。換言すれば、半導体レーザ１１０は、その下面が基板１０２の表面と第１電気配線１１８及び第２電気配線１２２とによって支持されて、実装されている。
【００３６】
このように、半導体レーザ１１０が基板１０２に対して傾いて配置されることによって、半導体レーザ１１０の下面の素子電極１１６を、基板１０２からの高さが光導波路コア１０６よりも高い位置に形成されている第１電気配線１１８及び第２電気配線１２２に直接、電気接続することが可能である。即ち、基板１０２の表面に半導体レーザ１１０の下面の素子電極１１６と電気接続するための電気配線を形成したり、そのように形成された基板１０２表面上の電気配線とそれよりも高い位置にある第１電気配線１１８や第２電気配線１２２とを金ワイヤ等で接続したりすることなく、半導体レーザ１１０を基板１０２に実装することができる。その結果、金ワイヤ等によるボンディング工程を減らしたり、完全に無くしたりすることができる。なお、通常、活性層１１２に沿った半導体レーザ１１０の長さが数百ミクロン、基板１０２の表面と第２酸化膜１２６の表面との段差の高さが数ミクロンなので、半導体レーザ１１０の傾き角度は、１°以下である。そのため、半導体レーザ１１０の傾きによる半導体レーザ１１０と光導波路コア１０６との光結合効率の低下は、実質上ほとんど無視できる程度である。
【００３７】
基板１０２の表面のうち光導波路コア１０６の光結合端面１０６２の近傍部分には、凹部１０２２が形成されていてもよい。半導体レーザ１１０は、下面の角部（エッジ）がこの凹部１０２２内に収容されるようにして配置される。即ち、半導体レーザ１１０の下面の角部は、基板１０２の表面と接触しないように凹部１０２２内に収容されている。これにより、半導体レーザ１１０の脆弱な下面角部が破損してしまうことを防止することができる。
【００３８】
半導体レーザ１１０の傾きは半田１２８、１３０の厚みを調整することで変化させるこができるが、第１電気配線１１８上の保護膜（層間膜）の角１０４０または第２電気配線１２２上の保護膜の角１０４１と、更に必要であれば光結合端面１０６２上の保護膜（上部クラッド）の角１０５０に、半導体レーザ１１０に接するようにすると、角１０３０と、角１０４０または角１０４１の少なくとも一方とで半導体レーザ１１０が固定されるので、半田１２８、１３０の厚みに依らず半導体レーザ１１０の基板上の位置や傾きが自ずと決まり、Ｚ方向の位置合わせは不要となる。尚、半導体レーザ１１０の端面に力が掛かることを避けたければ、半導体レーザ１１０は角１０５０には必ずしも接しなくてもよい。
【００３９】
図８は半導体レーザ１１０の光軸位置を求める方法を説明するための説明図である。図８のａ、ｂ、ｃの寸法を規定すれば、半導体レーザ１１０の実装時の半導体レーザ１１０の光軸高さを規定できる。厚さｂが多少ばらついても、半導体レーザ１１０の出力端１１２２の高さの誤差は、（ｃ／ａ）程度に縮小されるので、半導体レーザ１１０を載せる台座高さの厳密な管理が不要になる。
【００４０】
半導体レーザ１１０の電極の厚さの誤差が大きい場合は、高さ基準を半導体レーザの素子面（電極の無い場所）とすればよい。図８では、半導体レーザ１１０の基板への接触のさせ方をそのように表している。即ち、半導体レーザ１１０の電極が直接、角１０３０、１０４０または１０４１に当たらないように、半導体レーザ１１０の素子電極１１６の存在する箇所には、凹部１０２２に続けて基板側に切欠きを入れたり、角１０４０や１０４１に切欠きを入れたりすることによって、素子電極１１６を収容する構造としている。
【００４１】
図９と図１０はその具体的な構造と実装方法を説明するための、半導体レーザと半導体レーザ実装部の上面図である。図９の上側の図は、３本の発光部が平行に並べられた場合の半導体レーザ２０００とその３つの活性層側素子電極２００１、２００２、２００３の配置を示している。また、図９の下側の図は、半導体レーザ実装部の近傍の平面図であって、３本の光導波路（又は光結合器）のコア２０１１、２０１２、２０１３と、凹部２０２１と、第１電気配線の電極パッド２０３１、２０３２と、第２電気配線の電極パッド２０３４が描かれている。凹部２０２１は半導体レーザ２０００の素子電極２００１、２００２、２００３の出っ張りを収容するための切欠き部２０２２を含んでいる。また同様に、第１電気配線上の保護膜（層間膜）１０６０の光導波路のコア２０１１、２０１２、２０１３の側の段差は、切欠き部２０２３を含んでいる。このようにすることで、図１０のように、半導体レーザ２０００を半導体レーザ実装部２０５０に重ねたときに素子電極２００１、２００２、２００３が切欠き部２０２２と２００３に収まって基板表面に接触せず、これらの素子電極の厚みが設計値からずれていたとしても、半導体レーザ２０００の実装高さに影響を及ぼすことが無い。
【００４２】
なお、本実施形態では、電気配線が第１電気配線１１８の第１層と第２電気配線１２２及び第３電気配線１２４の第２層とからなる２層構造であるとして説明したが、電気配線は１層構造でもよいし、３層以上の多層構造であってもよい。また、下面の素子電極１１６と第１電気配線１１８及び第２電気配線１２２とを接合する半田１２８、１３０の高さによって、半導体レーザ１１０の傾き角度を調整するようにしてもよい。
【００４３】
＜第２実施形態＞
図２は、本発明の第２実施形態に係る光集積回路装置２００の断面構成図である。光集積回路装置２００は、半導体レーザ２１０の構成と配置が、図１に示した光集積回路装置１００と異なる。図２において、光集積回路装置１００の構成要素と同じ構成要素には、同じ符号を付す。図２では、図１と同じく、光導波路コア１０６の光軸をＹ軸、基板１０２の法線をＺ軸、Ｙ軸とＺ軸に垂直な軸をＸ軸にとっている。光集積回路装置２００は、基板１０２と、基板１０２上に形成された光導波路コア１０６と、基板１０２上に実装された半導体レーザ（光素子）２１０とを備えているが、図２において、Ｙ軸が紙面に垂直な方向であるため、光導波路コア１０６、光導波路コア１０６下部のＢＯＸ層１０４、及び光導波路コア１０６上部の酸化膜１０８は図示されていない。
【００４４】
半導体レーザ２１０は、レーザ光を発生する活性層２１２を有している。活性層２１２は半導体レーザ２１０の基板に平行な薄い層で棒状に長いが、その長さ方向が図ではＹ方向（紙面に垂直な方向）となっている。活性層２１２の一方の端部は、半導体レーザ２１０の側面の一部分である光出射端面２１２２に通じている。光出射端面２１２２は、レーザ光が出射される端面である。半導体レーザ２１０は、上面に形成された素子電極２１４と、下面２１８に形成された素子電極２１６とを有している。半導体レーザ２１０は、上面の素子電極２１４と下面の素子電極２１６を介して電気的に駆動されることによって、レーザ光を発生する。
【００４５】
半導体レーザ２１０は、下面２１８から突出した突出部２２０を有している。突出部２２０は、活性層２１２が形成されている部分である。突出部２２０の形成方法は例えば次の通りである。あらかじめ、半導体レーザ２１０の下面２１８部分にエッチングストップ層を形成しておき、突出部２２０の部分を残して突出部２２０の両側部分をエッチングして下面２１８を露出させる。エッチングストップ層を導入することによって、導入しない場合よりも、突出部２２０の突出高さを安定に調節することができる。
【００４６】
半導体レーザ２１０は、光出射端面２１２２が光導波路コア１０６の光結合端面１０６２と光結合されると共に、下面の素子電極２１６が第１電気配線１１８に電気接続された状態に実装される。より具体的には、半導体レーザ２１０の光出射端面２１２２は、光導波路コア１０６の光結合端面１０６２に近接するように配置される。即ち、半導体レーザ２１０の光出射端面２１２２から出射されるレーザ光が最大の光結合効率で光導波路コア１０６の光結合端面１０６２に光結合するように、半導体レーザ２１０の光出射端面２１２２のＸＹＺ位置が調整される。また、半導体レーザ２１０の下面の素子電極２１６が、突出部２２０の両側または少なくとも一方において第１電気配線１１８の上面に接するように、半導体レーザ２１０が配置される。半導体レーザ２１０の下面の素子電極２１６は、半田（導電性接合剤）や金-金圧着によって第１電気配線１１８に接合される。ここで、突出部２２０の両側２か所の素子電極２１６と第１電気配線１１８との接合部の間において、第１酸化膜１２０とＢＯＸ層１０４が除去されて空間が形成されている。この空間に半導体レーザ２１０の突出部２２０が収容され、且つ、半導体レーザ２１０の素子電極２１６が第１電気配線１１８の上面側で第１電気配線１１８に接している。素子電極２１６の表面から測った活性層２１２の高さは、第１電気配線１１８の電極パッド表面から測った導波路コア１０６の高さと同じか、或は、それに半導体レーザ２１０の下面の素子電極２１６と第１電気配線１１８との間の半田（導電性接合剤）の厚みを足した高さとなる。
【００４７】
このような構成により、導波路コア１０６と活性層２１２とを同じ高さに合わせながら、半導体レーザ２１０の下面の素子電極２１６を、基板１０２からの高さが光導波路コア１０６よりも高い位置に形成されている第１電気配線１１８に直接、電気接続することが可能である。即ち、基板１０２の表面に直接、半導体レーザ２１０の下面の素子電極２１６と電気接続するための電気配線を形成したり、そのように形成された基板１０２表面上の電気配線とそれよりも高い位置にある第１電気配線１１８とを金ワイヤ等で接続したりすることなく、半導体レーザ２１０を基板１０２に実装することができる。また、この構成では、半導体レーザ２１０の下面の素子電極２１６と第１電気配線１１８及び第１酸化膜１２０との接触面積が比較的広いため、半導体レーザ２１０の駆動時に発生した熱を効率良く基板１０２側へ放熱させることができる。
【００４８】
図２では半導体レーザ２１０の下面の素子電極２１６が、突出部２２０の両側または少なくとも一方において第１電気配線１１８の上面に接するように、半導体レーザ２１０が配置されているが、図１１の構成のように、半導体レーザの下面２１８が、第１電気配線１１８よりも上に位置する保護膜である第２酸化膜１２６の表面に接して支持されるような構成としてもよい。この場合、第１電気配線１１８ａや第１電気配線１１８ｂに対して半導体レーザの素子電極２１４、２１６が半田１２８を介して接合される。半田量を調整することにより、半田融解後、半田の熱収縮により半導体レーザの下面２１８の少なくとも一部が第２酸化膜１２６に押し付けられる。これにより、半田の厚み誤差を含まず、再現性高く光出射端面２１２２が光導波路コア１０６の光結合端面１０６２と光結合されることになる。また、図１１では半導体レーザ２１０の構造を工夫し、図２において半導体レーザの裏面に配置していた素子電極２１４を素子電極２１６と同じ活性層側に配置することで、ワイヤーボンディング工程を省略することを可能にしている。素子電極２１４と素子電極２１６は絶縁層２１７によって電気的に分離されている。
【００４９】
＜第３実施形態＞
図３は、本発明の第３実施形態に係る光集積回路装置３００の断面構成図である。図３において、光集積回路装置１００の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置３００において、光導波路コア１０６の光結合端面１０６２は、基板１０２に対して非垂直な端面で構成されている。具体的には、光結合端面１０６２は、上側がせり出した傾斜面で構成されている。光結合端面１０６２の傾斜角度は、例えば１°以下である。このような傾斜面は、基板１０２にあらかじめ略垂直な光結合端面を形成できれば、例えば、化学気相成長装置を用いて、その垂直な端面上に酸化膜を堆積させることで形成することが可能である。多くの化学気相成長装置では、垂直な端面に酸化膜を堆積させると、基板１０２に近い場所ほど成膜速度が遅くなるため、このような上側がせり出した傾斜面を形成することができる。
【００５０】
図３の光集積回路装置３００の構成によれば、傾いて配置されている半導体レーザ１１０から出射されたレーザ光は、傾斜した光結合端面１０６２において導波路コア１０６の長さ方向に屈折する。その結果、その屈折光の光軸と導波路コア１０６の光軸とが一致し、端面の傾きが無い場合に比べて高い光結合効率で、光導波路コア１０６を有する光導波路にレーザ光を結合することができる。
【００５１】
＜第４実施形態＞
図４は、本発明の第４実施形態に係る光集積回路装置４００の断面構成図である。図４において、光集積回路装置１００の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置４００は、封止キャップ部材４０２を備えている。封止キャップ部材４０２は、その内部空間に半導体レーザ１１０を収容するようにして基板１０２上に設置されている。封止キャップ部材４０２は、例えば、樹脂、ガラス、セラミック、金属等で構成することができる。封止キャップ部材４０２の接合には、接着剤や半田や金−金圧着などが適用可能である。このような構成によれば、半導体レーザ１１０が外部環境から保護され、光集積回路装置４００全体として、信頼性を向上させることができる。
【００５２】
＜第５実施形態＞
図５は、本発明の第５実施形態に係る光集積回路装置５００の断面構成図である。図５において、光集積回路装置１００の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置５００は、ガラス製封止キャップ部材５０２を備えている。ガラス製封止キャップ部材５０２は、その内部空間に半導体レーザ１１０を収容するようにして基板１０２上に設置されている。ガラス製封止キャップ部材５０２の内壁面には、キャップ電極５０４が形成されている。キャップ電極５０４は、ガラス製封止キャップ部材５０２の裏面、即ち内壁上面から内壁側面にかけて配設されている。半導体レーザ１１０の上面の素子電極１１４は、例えば半田５０６によってキャップ電極５０４の一端に電気接続されている。キャップ電極５０４の他端は、ガラス製封止キャップ部材５０２の内壁側面の下部まで延在しており、基板１０２上の第３電気配線１２４に電気接続されている。このように、光集積回路装置５００では、光集積回路装置１００における金ワイヤ１３２の代わりに、ガラス製封止キャップ部材５０２の内壁面に設けられたキャップ電極５０４を利用して、半導体レーザ１１０の素子電極１１４と基板１０２上の第３電気配線１２４とが電気接続されている。このような構成によれば、ガラス製封止キャップ部材５０２によって光集積回路装置５００の信頼性を向上させることができると共に、金ワイヤ１３２を用いる場合と比べて製造工程の煩雑さを軽減することができる。尚、半田５０６の代わりに、金バンプや導電性樹脂などの他の導電体を用いてもよい。
【００５３】
半田５０６（または他の導電体）には、導電体としての役割だけでなく、伝熱体としての役割を持たせてもよい。この場合は、半田５０６（または他の導電体）と半導体レーザ１１０及びガラス製封止キャップ部材５０２との接触面積が広い方が放熱に有利なので、図１２に示すように、半田５０６ｂ（または他の導電体）の分布領域を大きくするとよい。
【００５４】
＜第６実施形態＞
図６は、本発明の第６実施形態に係る光集積回路装置６００の断面構成図である。図６において、光集積回路装置５００の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置６００は、ガラス製封止キャップ部材６０２を備えている。ガラス製封止キャップ部材６０２は、光集積回路装置５００におけるガラス製封止キャップ部材５０２の構成に加えて、更に、その上面部分に貫通ビア６０４を有する。この貫通ビア６０４はガラス（または他の絶縁材料）に開けられた貫通孔に金属又は熱伝導率の高い樹脂材料などが埋め込まれて構成されている。更に、ガラス製封止キャップ部材６０２の上部に、放熱用部材（不図示）を設置し、この放熱用部材と貫通ビア６０４の金属等とを熱的に接続した構成としてもよい。このような構成によれば、半導体レーザ１１０の駆動時に発生した熱を、基板１０２側からだけではなく、ガラス製封止キャップ部材６０２の上部に設置した放熱用部材からも効率良く放熱することが可能である。尚、貫通ビア６０４の充填材料を金属などの導電体にしておけば、この貫通ビア６０４を通じて、半導体レーザ１１０を駆動することもできる。
【００５５】
さらに、図１３のように貫通ビア６０４の面積を半導体レーザチップと同等の面積まで広げ、半田５０６等の伝熱性（兼、導電性）材料を介して半導体レーザチップと接続することでガラス製封止キャップ部材６０２の上部への放熱を大幅に改善することも可能である。
【００５６】
＜第７実施形態＞
図７は、本発明の第７実施形態に係る光集積回路装置７００の断面構成図である。図７において、光集積回路装置５００の構成要素と同じ構成要素には、同じ符号を付す。光集積回路装置７００は、光集積回路装置５００のガラス製封止キャップ部材５０２に代えて、シリコン（Ｓｉ）製封止キャップ部材７０２を備えている。シリコン製封止キャップ部材７０２は、その内部空間に半導体レーザ１１０を収容するようにして基板１０２上に設置されている。シリコン製封止キャップ部材７０２の内壁面には、キャップ電極７０４が形成されている。キャップ電極７０４は、シリコン製封止キャップ部材７０２の内壁上面から内壁側面にかけて配設されている。シリコン製封止キャップ部材７０２の内壁側面は、シリコンの異方性エッチングによって形成された傾斜面で構成されている。半導体レーザ１１０の上面の素子電極１１４は、半田７０６によってキャップ電極７０４の一端に電気接続されている。キャップ電極７０４の他端は、シリコン製封止キャップ部材７０２の内壁側面の下部まで延在しており、基板１０２上の第３電気配線１２４に電気接続されている。このように、光集積回路装置７００では、光集積回路装置１００における金ワイヤ１３２の代わりに、シリコン製封止キャップ部材７０２の内壁面に設けられたキャップ電極を利用して、半導体レーザ１１０の上面の素子電極１１４と基板１０２上の第３電気配線１２４とが電気接続されている。このような構成によれば、シリコン製封止キャップ部材７０２によって光集積回路装置７００の信頼性を向上させることができると共に、金ワイヤ１３２を用いる場合と比べて製造工程の煩雑さを軽減することができる。
【００５７】
基板１０２がシリコン基板であれば、シリコン製封止キャップ７０２を使用することによって、同じ熱膨張係数にすることができるため、その他の材料の封止キャップを用いる場合に比べて、半導体レーザ１１０の発熱時に半導体レーザ１１０及びその近傍に掛かる応力を低減することができる。その結果、半導体レーザ１１０が駆動中の光軸ずれや、歪による波長シフトを抑制することができる。
【００５８】
また、シリコン自体の熱伝導率がガラスなどに比べると高いので、半田７０６の面積を半導体レーザチップの面積と同じ程度とすることで、半導体レーザで生じる発熱をシリコン製封止キャップ７０２に向けて逃がすことが可能となる。更には、シリコン製封止キャップ部材７０２の上部に放熱用部材（不図示）を設置すれば、半導体レーザの発熱を一層抑制でき、発熱に伴う光出力の劣化が低減できる。その結果、半導体レーザ自体のノイズが抑制でき、高品質な信号伝送が可能となる。
【００５９】
以上、本発明の実施形態を説明したが、本発明はこれに限定されず、その要旨を逸脱しない範囲内において様々な変更が可能である。
【００６０】
例えば、上記の実施形態では光素子として半導体レーザを用いた構成を説明したが、側面に光入出射端面を有したものであれば、半導体レーザ以外の光素子であっても適用可能である。また、基板１０２は絶縁などの目的で、酸化膜等の被膜を有していてもよい。
【符号の説明】
【００６１】
１００、２００、３００、４００、５００、６００、７００  光集積回路装置
１０２  基板
１０２２、２０２１  凹部
１０３０、１０４０、１０４１、１０５０  角
１０４  ＢＯＸ層
１０６、２０１１、２０１２、２０１３  光導波路のコア
１０６０、１０７０  保護膜
１０６２  光結合端面
１０８  酸化膜
１１０、２１０、２０００  半導体レーザ
１１２、２１２  活性層
１１２２、２１２２  光入出射端面
１１２４  端面
１１４、１１６、２１４、２１６、２００１、２００２、２００３  素子電極
１１８、１１８ａ、１１８ｂ  第１電気配線
１２０  第１酸化膜
１２２  第２電気配線
１２４  第３電気配線
１２６  第２酸化膜
１２８、１３０、５０６、５０６ｂ、７０６  半田
１３２  金ワイヤ
２０２２、２０２３  切欠き部
２０３１、２０３２  第１電気配線の電極パッド
２０３４  第２電気配線の電極パッド
２０５０  半導体レーザ実装部
２１７  絶縁層
２２０  突出部
４０２  封止キャップ部材
５０２、６０２  ガラス製封止キャップ部材
５０４、７０４  キャップ電極
６０４  貫通ビア
７０２  シリコン製封止キャップ部材
【図１】
2015170701.tif 000003
【図２】
2015170701.tif 000004
【図３】
2015170701.tif 000005
【図４】
2015170701.tif 000006
【図５】
2015170701.tif 000007
【図６】
2015170701.tif 000008
【図７】
2015170701.tif 000009
【図８】
2015170701.tif 000010
【図９】
2015170701.tif 000011
【図１０】
2015170701.tif 000012
【図１１】
2015170701.tif 000013
【図１２】
2015170701.tif 000014
【図１３】
2015170701.tif 000015