(57)【要約】【課題】負荷抵抗１とＭＯＳトランジスタ２とを直列接続したソース接地増幅回路１００において、スルー・レートを改善し、レイアウトサイズが増大しない、ソース接地増幅回路１００を提供することを課題とする。【解決手段】負荷抵抗１と並列に、逆のタイプのＭＯＳトランジスタ３を接続し、出力負荷４の充放電電流を逆タイプのＭＯＳトランジスタ３で流出させ、スルー・レートを改善することを特徴とするソース接地増幅回路１００。【選択図】図１
2015177225.tif 000002
【特許請求の範囲】
【請求項１】
負荷抵抗とＭＯＳトランジスタとを直列接続し、入出力が線形特性で動作するソース接地増幅回路において、
負荷抵抗と並列に、逆のタイプのＭＯＳトランジスタを接続したことを特徴とするソース接地増幅回路。
【請求項２】
負荷抵抗とＭＯＳトランジスタとを直列接続し、入出力が線形特性で動作するソース接地増幅回路のスルー・レート改善方法において、
負荷抵抗と並列に、逆のタイプのＭＯＳトランジスタを接続し、出力負荷の充放電電流を逆タイプのＭＯＳトランジスタで流出させることを特徴とするソース接地増幅回路のスルー・レート改善方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スルー・レートの改善されたソース接地増幅回路に関する。
【背景技術】
【０００２】
ソース接地増幅回路は、基本となる増幅回路で、応用範囲も広く、多用されている。
【０００３】
図２は、このようなソース接地増幅回路の代表的な回路例である。図２（ａ）は、ＮチャンネルＭＯＳトランジスタ２１を入力素子として用い、負荷抵抗１１を接続してソース接地増幅回路１１１を構成している。さらに出力負荷４１で表された負荷を駆動している。本ソース接地増幅回路１１１が、入出力が線形特性で動作するアナログ動作の場合、入力信号ＩＮにより、トランジスタ２１が駆動動作を行い、負荷抵抗１１を経由して充放電電流が流れる。通常出力負荷４１は容量性インピーダンスであるので、この負荷抵抗１１を流れる充放電電流に関しては、負荷抵抗１１自身の抵抗が、充放電の動作速度を劣化させる。すなわち、この負荷抵抗１１により出力のスルー・レートが劣化する。
【０００４】
図２（ｂ）は負荷抵抗１２に容量５を並列接続して追加したソース接地増幅回路１１２である。トランジスタ２２の入力信号ＩＮが高電圧であれば、出力信号ＯＵＴは接地の０Ｖ、もしくはその近辺であり、負荷抵抗１２と容量５には高電圧が印加され、容量５は充電している。ここでトランジスタ２２の入力信号ＩＮが低電圧へと変化する場合、出力負荷４２には電源電圧相当の高電圧に変化していき、負荷抵抗１２と容量５とは容量性インピーダンスの出力負荷４２の充電を開始する。容量５が無い場合、負荷抵抗１２が充電を遅らせるが、容量５の放電により出力負荷４２の充電を早くすることができる。
【０００５】
トランジスタ２２の入力信号ＩＮが低電圧であれば、出力信号ＯＵＴは高電圧であり、負荷抵抗１２と容量５には電圧は殆ど印加されておらず、容量５は充電していない。ここでトランジスタ２２の入力信号ＩＮが高電圧と変化した場合、出力負荷４２は接地の０Ｖ、もしくはその近辺の値に変化していき、容量性インピーダンスの出力負荷４２の放電を開始する。このときの放電電流は、トランジスタ２２を経由して流れる。
【０００６】
なお、図２ではＮチャンネルトランジスタで例示したが、Ｐチャンネルトランジスタを用いた場合も同様に負荷抵抗に容量を並列接続してスルー・レートを改善していた。この場合は、放電電流が問題となる。
【０００７】
なおここで、アナログ動作としてのスルー・レートを、出力電圧の高低電圧への変化(立ち上がり、立下りの変化)が十分に線形特性であることとする。すなわち、スルー・レートが小さいと、波形が歪んでしまう。このため、出力負荷の容量性インピーダンスの線形特性への影響を少なくする必要があり、出力負荷への電流を出来るだけ増加するものである。
【０００８】
従来、以上のようにして負荷抵抗を用いたソース接地増幅回路のスルー・レートを改善していた。すなわち、ソース接地増幅回路をＭＯＳトランジスタの三極管領域でアナログ動作させる場合、以上の動作から、出力電圧のスルー・レートは、増幅回路内のキャパシタンスと出力負荷のキャパシタンスを充放電する電流によって制限される。スルー・レートを改善させるためには、充放電する電流が増加するように負荷抵抗を小さくする手法が一般的である。負荷抵抗を小さくする一般的な手法として、負荷抵抗に容量を並列接続する。これによる回路動作は、上記の通り例示されるが、容量は周波数が高いほどインピーダンスが小さくなるため、負荷抵抗に容量を並列接続することで、使用周波数が高いほど
負荷抵抗は小さく見える。負荷抵抗が小さく見えることで、充放電する電流は増加し、スルー・レートは改善する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭５９−１８２６０８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
負荷抵抗に容量を並列接続する手法の効果は、出力負荷依存と使用周波数依存を持つ。出力負荷が小さい場合、すなわち出力負荷の容量が大きい場合、十分な充放電する電流を得るためにも、レイアウトサイズが増大する。
また、負荷抵抗に並列接続する容量が周波数特性を持つため、使用周波数が低くなる場合も十分な充放電する電流を得るために、大きな容量が必要となり、レイアウトサイズが増大するという問題がある。
【００１１】
以上のような問題点から本願発明は、負荷抵抗とＭＯＳトランジスタとを直列接続したソース接地増幅回路において、スルー・レートを改善し、レイアウトサイズが増大しないソース接地増幅回路を提供することを課題とする。
【課題を解決するための手段】
【００１２】
本発明は係る課題に鑑みなされたものであり、請求項１の発明は、
負荷抵抗とＭＯＳトランジスタとを直列接続し、入出力が線形特性で動作するソース接地増幅回路において、
負荷抵抗と並列に、逆のタイプのＭＯＳトランジスタを接続したことを特徴とするソース接地増幅回路としたものである。
【００１３】
本発明の請求項２の発明は、
負荷抵抗とＭＯＳトランジスタとを直列接続し、入出力が線形特性で動作するソース接地増幅回路のスルー・レート改善方法において、
負荷抵抗と並列に、逆のタイプのＭＯＳトランジスタを接続し、出力負荷の充放電電流を逆タイプのＭＯＳトランジスタで流出させることを特徴とするソース接地増幅回路のスルー・レート改善方法としたものである。
【発明の効果】
【００１４】
本発明の演算増幅器は以上のような構成であるので差動増幅器と出力段増幅器とからなり、負荷抵抗とＭＯＳトランジスタとを直列接続し、入出力が線形特性で動作するソース接地増幅回路において、レイアウトサイズが増大せずに、スルー・レートを改善したソース接地増幅回路を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明のソース接地増幅回路の実施の形態例を示した説明図である。
【図２】従来のソース接地増幅回路の例を示した説明図である。
【発明を実施するための形態】
【００１６】
以下本発明を実施するための形態につき説明する。図１は、本発明のソース接地増幅回路の実施の形態例を示した説明図である。図１（ａ）は、ソース接地増幅回路の入力トラ
ンジスタが、Ｎチャンネルトランジスタ、図１（ｂ）は、ソース接地増幅回路の入力トランジスタが、Ｐチャンネルトランジスタを利用した例である。
【００１７】
本形態例のソース接地増幅回路は、負荷抵抗とＭＯＳトランジスタとを直列接続し、入出力が線形特性で動作するソース接地増幅回路であることが前提である。そして、負荷抵抗と並列に、逆のタイプのＭＯＳトランジスタを接続している。
【００１８】
ＭＯＳトランジスタがＮチャンネルトランジスタである場合、本発明のソース接地増幅回路１００は、図１（ａ）に例示するように、負荷抵抗１の端子が電源に接続され、Ｎチャンネルトランジスタ２の端子が接地に接続され、負荷抵抗１にはＰチャンネルトランジスタ３が並列接続されている。Ｎチャンネルトランジスタ２とＰチャンネルトランジスタ３の入力端子には信号ＩＮが入力する。出力信号ＯＵＴには、接地との間に容量性インピーダンスを主とする出力負荷４が接続されている。
【００１９】
ＭＯＳトランジスタがＰチャンネルトランジスタである場合、本発明のソース接地増幅回路１１０は、図１（ｂ）に例示するように、負荷抵抗１０の端子が接地に接続され、Ｐチャンネルトランジスタ２０の端子が電源に接続され、負荷抵抗１０にはＮチャンネルトランジスタ３０が並列接続されている。Ｎチャンネルトランジスタ２０とＰチャンネルトランジスタ３０の入力端子には信号ＩＮが入力する。出力信号ＯＵＴには、接地との間に容量性インピーダンスを主とする出力負荷４０が接続されている。
【００２０】
本実施形態では、以上のような構成であって、次のような作用効果を有する。
【００２１】
図１（ａ）の回路で、入力信号ＩＮが、高電圧であった場合、トランジスタ２は、低抵抗状態、トランジスタ３は高抵抗状態で、出力負荷４には低電圧が印加され、出力信号ＯＵＴを低電圧としている。負荷抵抗１には高電圧が印加されており、電流が流れている。この状態で入力信号ＩＮの大きさが高電圧から徐々に低くなると、トランジスタ２は、高抵抗状態に、トランジスタ３は低抵抗状態に向かう。この結果、出力負荷４は充電してくる。この場合、トランジスタ３と負荷抵抗１とが充電電流を流すことになる。特に従来のように負荷抵抗１のみの回路に比較し、トランジスタ３による充電電流が大きく寄与するので、出力負荷４を速やかに充電でき、出力信号ＯＵＴは高電圧となる。また、速やかに充電できるので、出力負荷４の容量性インピーダンスによる線形特性への影響を減少する。すなわち、スルー・レートを改善することができる。
【００２２】
入力信号ＩＮが、低電圧から高電圧に向かう場合、トランジスタ２は、高抵抗状態から低抵抗状態、トランジスタ３は低抵抗状態から高抵抗状態に向かう。この結果、出力負荷４は放電してくる。この場合、主にトランジスタ２が放電電流を流すことになり、速やかに放電でき、出力負荷４の容量性インピーダンスによる線形特性への影響は殆どない。
【００２３】
つぎに、図１（ｂ）の回路で、入力信号ＩＮが、低電圧であった場合、トランジスタ２０は、低抵抗状態、トランジスタ３０は高抵抗状態で、出力負荷４０には高電圧が印加され、出力信号ＯＵＴを高電圧としている。負荷抵抗１０には高電圧が印加されており、電流が流れている。この状態で入力信号ＩＮの大きさが低電圧から徐々に高くなると、トランジスタ２０は、高抵抗状態に、トランジスタ３０は低抵抗状態に向かう。この結果、出力負荷４０は放電してくる。この場合、トランジスタ３０と負荷抵抗１０とが放電電流を流すことになる。特に従来のように負荷抵抗１０のみの回路に比較し、トランジスタ３０による放電電流が大きく寄与するので、出力負荷４０を速やかに放電でき、出力信号ＯＵＴは低電圧となる。また、速やかに放電できるので、出力負荷４０の容量性インピーダンスによる線形特性への影響を減少する。すなわち、スルー・レートを改善することができる。
【００２４】
入力信号ＩＮが、高電圧から低電圧に向かう場合、トランジスタ２０は、高抵抗状態から低抵抗状態、トランジスタ３０は低抵抗状態から高抵抗状態に向かう。この結果、出力負荷４０は充電してくる。この場合、主にトランジスタ２０が充電電流を流すことになり、速やかに充電でき、出力負荷４０の容量性インピーダンスによる線形特性への影響は殆どない。
【００２５】
以上のように、本願発明では従来の対策であった容量の代わりにトランジスタを負荷抵抗に並列接続することで充放電する電流を増やし、スルー・レートを改善させる。スルー・レートを改善させるために接続される容量はトランジスタに置き換えることになるため、レイアウトサイズを大きく増大させることはない。特に出力負荷が小さい場合や使用周波数が低い場合においては効果が大きい回路である。
【符号の説明】
【００２６】
１、１０、１１、１２・・・負荷抵抗
２、２０、２１、２２・・・入力トランジスタ
３、３０、３１、３２・・・逆タイプのトランジスタ
４、４０、４１、４２・・・出力負荷
５・・・容量
１００、１１０、１１１、１１２・・・ソース接地増幅回路
【図１】
2015177225.tif 000003
【図２】
2015177225.tif 000004