(57)【要約】【課題】階調特性を損なうことなく輝度調整を行うことのできる表示装置を提供する。【解決手段】自発光素子ＯＬＥＤと、自発光素子に駆動電流を供給する画素回路（ＢＣＴ、ＲＳＴ、ＤＲＴ、ＳＳＴ）と、輝度調整用信号ＢＮＣに基づいて、画素回路に対して駆動電流の供給を可又は不可とする信号を供給する輝度制御回路ＢＣとを有する表示装置であって、輝度調整用信号は、駆動電流の供給を可とする状態と、不可とする状態とを所定の周期で繰り返す二値信号である。【選択図】図４
2015094893.tif 000002
【特許請求の範囲】
【請求項１】
自発光素子と、
前記自発光素子に駆動電流を供給する画素回路と、
輝度調整用信号に基づいて、前記画素回路に対して前記駆動電流の供給を可又は不可とする信号を供給する輝度制御回路とを有し、
前記輝度調整用信号は、前記駆動電流の供給を可とする状態と、不可とする状態とを所定の周期で繰り返す二値信号である、表示装置。
【請求項２】
前記画素回路は、前記画素回路に対して前記駆動電流の供給を可又は不可とする信号によって、当該画素回路用の電源を前記自発光素子に電気的に接続する電路を導通状態又は非導通状態に切り替える、請求項１に記載の表示装置。
【請求項３】
前記自発光素子と画素回路とを有する画素は、基板上にマトリクス状に配置され、
全自発光素子に対して前記駆動電流の供給の可又は不可が同一タイミングで制御される、請求項２に記載の表示装置。
【請求項４】
前記輝度制御回路は、少なくとも１行の画素回路群に対して１つ設けられ、
前記輝度調整用信号は、全ての輝度制御回路に同一タイミングで入力される、請求項３に記載の表示装置。
【請求項５】
前記輝度調整用信号における前記駆動電流の供給を可とする状態の割合は、１０％以上で１００％以下の任意の値に設定可能になされる、請求項１に記載の表示装置。
【請求項６】
前記画素回路は、
前記自発光素子の一端に接続された第１電極と、リセット配線に接続された第２電極と、制御電極とを有した駆動トランジスタと、
第１電源と前記駆動トランジスタの第２電極との間に接続され、前記第１電源と前記駆動トランジスタの第２電極との間を制御電極に入力される信号によって導通状態又は非導通状態に切替える出力スイッチと、
映像信号線と前記駆動トランジスタの制御電極との間に接続され、映像信号線を通して与えられる信号を前記駆動トランジスタの制御電極側に取り込むかどうかを切替える画素スイッチと、
前記駆動トランジスタの第１電極と制御電極との間に接続された保持容量と、を備える請求項１に記載の表示装置。
【請求項７】
前記駆動電流の供給を可又は不可とする信号は、前記出力スイッチの制御電極に入力される、請求項６に記載の表示装置。
【請求項８】
前記自発光素子と画素回路とを有する画素は、基板上にマトリクス状に配置され、
全自発光素子に対して前記駆動電流の供給の可又は不可が同一タイミングで制御される、請求項７に記載の表示装置。
【請求項９】
前記輝度制御回路は、少なくとも１行の画素回路群に対して１つ設けられ、
前記輝度調整用信号は、全ての輝度制御回路に同一タイミングで入力される、請求項８に記載の表示装置。
【請求項１０】
前記輝度調整用信号における前記駆動電流の供給を可とする状態の割合は、１０％以上で１００％以下の任意の値に設定可能になされる、請求項６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、携帯情報機器を始め、種々のディスプレイに利用されている。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機ＥＬ表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、バックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地での使用にも適しているという特徴を有している。
【０００４】
一般に、有機ＥＬ表示装置は、複数行、複数列に並んで設けられた複数の画素を備えている。各画素は、自己発光素子である有機ＥＬ素子、及び有機ＥＬ素子に駆動電流を供給する画素回路により構成され、有機ＥＬ素子の発光輝度を制御することにより表示動作を行う。
【０００５】
画素回路の駆動方式としては、電圧信号により行なう方式が知られている。また、電圧電源をスイッチングし、ロー、ハイを切り換えるとともに、映像信号配線から映像信号及び初期化信号の両方を出力することにより、画素の構成素子数と配線数とを削減し、画素のレイアウト面積を小さくすることにより高精細化を図った表示装置が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第６，２２９，５０６号明細書
【特許文献２】特開２００７−３１０３１１号公報
【特許文献３】特開２０１１−１４５６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、液晶表示装置ではバックライトが設けられているため、そのバックライトを明るくしたり、暗くしたりすることで階調特性を損なうことなく、容易に輝度調整を行うことが可能である。
【０００８】
一方、有機ＥＬ表示装置ではバックライトが存在しないため、表示するデータを加工処理することで輝度調整が行われている。しかしながら、デジタル処理によって輝度調整のためのデータ処理が行なわれるため階調潰れが発生して階調特性が損なわれるという問題が指摘されている。
【０００９】
この発明は以上の点に鑑みなされたもので、階調特性を損なうことなく輝度調整を行うことのできる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
一実施形態に係る表示装置は、自発光素子と、前記自発光素子に駆動電流を供給する画素回路と、輝度調整用信号に基づいて、前記画素回路に対して前記駆動電流の供給を可又は不可とする信号を供給する輝度制御回路とを有し、前記輝度調整用信号は、前記駆動電流の供給を可とする状態と、不可とする状態とを所定の周期で繰り返す二値信号である、表示装置。
【図面の簡単な説明】
【００１１】
【図１】本実施形態に係る表示装置を概略的に示す平面図である。
【図２】本実施形態に係る表示装置の画素の等価回路を示す図である。
【図３】本実施の形態に係る表示装置のそれぞれの表示動作時のＹ回路ブロックの制御信号を示すタイミングチャートである。
【図４】本実施の形態に係る表示装置の輝度調整に関わる回路構成を示す図である。
【図５】本実施の形態に係る表示装置の輝度調整用信号を例示するタイムチャートである。
【発明を実施するための形態】
【００１２】
以下、図面を参照しながら実施形態に係る表示装置について詳細に説明する。この実施形態において、表示装置は、アクティブマトリクス型の表示装置であり、より詳しくはアクティブマトリクス型の有機ＥＬ（エレクトロルミネッセンス）表示装置である。
【００１３】
図１は、本実施形態に係る表示装置を概略的に示す平面図である。図１に示すように、本実施形態に係る表示装置は、例えば、２型以上のアクティブマトリクス型の表示装置として構成され、表示パネルＤＰと、表示パネルＤＰの動作を制御するコントローラ１２とを含んでいる。この実施の形態において、表示パネルＤＰは、有機ＥＬパネルである。
【００１４】
表示パネルＤＰは、ガラス板等の光透過性を有する絶縁基板ＳＵＢ、絶縁基板ＳＵＢの矩形状の表示領域上にマトリクス状に配列されたｍ×ｎ個の画素ＰＸ、複数本（ｍ本）の走査信号線ＳＧＬ（１〜ｍ）と、複数本（ｍ本）の制御信号線ＢＧＬ（１〜ｍ）と、複数本（ｍ本）のリセット信号線ＲＧＬ（１〜ｍ）と、複数本（ｍ本）のリセット電源線ＶＲＳＴＬ（１〜ｍ）と、複数本（ｎ本）の映像信号線ＶＬ（１〜ｎ）とを備えている。
【００１５】
画素ＰＸは、列方向Ｙにｍ個、行方向Ｘにｎ個並べられている。走査信号線ＳＧＬ、制御信号線ＢＧＬ、リセット信号線ＲＧＬ及びリセット電源線ＶＲＳＴＬは、行方向Ｘに延出して設けられている。映像信号線ＶＬは、列方向Ｙに延出して設けられている。
【００１６】
走査信号線ＳＧＬ（１〜ｍ）、制御信号線ＢＧＬ（１〜ｍ）、リセット信号線ＲＧＬ（１〜ｍ）、リセット電源線ＶＲＳＴＬ（１〜ｍ）、及び映像信号線ＶＬ（１〜ｎ）は、それぞれ、走査信号ＳＧ（１〜ｍ）、制御信号ＢＧ（１〜ｍ）、リセット信号ＲＧ（１〜ｍ）、及びリセット電圧ＶＲＳＴ（１〜ｍ）、及び映像信号ＶＳＩＧ（１〜ｎ）を画素ＰＸに供給する。
【００１７】
表示パネルＤＰは、走査信号線ＳＧＬ（１〜ｍ）、制御信号線ＢＧＬ（１〜ｍ）、リセット信号線ＲＧＬ（１〜ｍ）及びリセット電源線ＶＲＳＴＬ（１〜ｍ）を画素ＰＸの行毎に順に駆動するＹ回路ブロックＹＤＲ、映像信号線ＶＬ（１〜ｎ）を駆動するＸ回路ブロックＸＤＲを備えている。Ｙ回路ブロックＹＤＲ及びＸ回路ブロックＸＤＲは、絶縁基板ＳＵＢの表示領域外側の非表示領域上に一体的に形成され、コントローラ１２とともに駆動部を構成している。
【００１８】
一方、コントローラ１２は表示パネルＤＰの外部に配置されたプリント回路基板（図示せず）上に形成され、Ｙ回路ブロックＹＤＲ及びＸ回路ブロックＸＤＲを制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。
【００１９】
そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれＹ回路ブロックＹＤＲ及びＸ回路ブロックＸＤＲに供給するとともに、水平および垂直走査タイミングに同期してデジタル映像信号及び初期化信号をＸ回路ブロックＸＤＲに供給する。
【００２０】
Ｘ回路ブロックＸＤＲは、水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換し階調に応じた映像信号ＶＳＩＧを複数の映像信号線ＶＬ（１〜ｎ）に並列的に供給する。また、Ｘ回路ブロックＸＤＲは、初期化信号Ｖｉｎｉ（後述）を映像信号線ＶＬに供給する。
【００２１】
Ｙ回路ブロックＹＤＲは、図示しないシフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、出力バッファを介して各行の画素ＰＸに３種類の制御信号、すなわち、走査信号ＳＧ、制御信号ＢＧ、リセット信号ＲＧを供給する。また、Ｙ回路ブロックＹＤＲは、リセット電源線ＶＲＳＴＬに対して、固定されたリセット電位ＶＲＳＴを供給する。
【００２２】
図２は、本実施の形態の表示装置における画素ＰＸの等価回路を示す図である。
【００２３】
各画素ＰＸは、高電位Ｐｖｄｄに固定される高電位電源線と、低電位Ｐｖｓｓに固定される低電位電源線とに接続されている。そして各画素ＰＸは、表示素子ＥＬと、表示素子ＥＬに駆動電流を供給する画素回路と、を含んでいる。表示素子ＥＬは、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬダイオードＯＬＥＤ（以下、ダイオードＯＬＥＤと言う。）を用いている。
【００２４】
図２に示すように、各画素ＰＸの画素回路は、電圧信号からなる映像信号ＶＳＩＧに応じてダイオードＯＬＥＤの発光を制御する電圧信号方式の画素回路であり、画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、出力スイッチＢＣＴ、リセットスイッチＲＳＴ及び保持容量Ｃｓを有している。保持容量Ｃｓは、キャパシタである。
【００２５】
画素スイッチＳＳＴ、駆動トランジスタＤＲＴ、出力スイッチＢＣＴ及びリセットスイッチＲＳＴは、ここでは同一導電型、例えばＮチャネル型のＴＦＴ（薄膜トランジスタ）により構成されている。本実施形態に係る表示装置において、各駆動トランジスタ及び各スイッチをそれぞれ構成したＴＦＴは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。
【００２６】
画素ＰＸの画素回路において、駆動トランジスタＤＲＴ及び出力スイッチＢＣＴは、高電位電源線（高電位ＰＶＤＤ）と低電位電源線（高電位ＰＶＳＳ）との間でダイオードＯＬＥＤと直列に接続されている。高電位ＰＶＤＤは例えば１０Ｖの電位に設定され、低電位ＰＶＳＳは、例えば１．５Ｖの電位に設定されている。
【００２７】
出力スイッチＢＣＴにおいて、ドレイン電極は高電位電源線（高電位ＰＶＤＤ）に接続され、ソース電極は駆動トランジスタＤＲＴのドレイン電極に接続され、ゲート電極は制御信号線ＢＧＬに接続されている。これにより、出力スイッチＢＣＴは、制御信号線ＢＧＬからの制御信号ＢＧによりオン（導通状態）、オフ（非導通状態）制御される。出力スイッチＢＣＴは、制御信号ＢＧに応答して、ダイオードＯＬＥＤの発光時間を制御する。
【００２８】
駆動トランジスタＤＲＴにおいて、ドレイン電極は出力スイッチＢＣＴのソース電極及びリセットトランジスタＲＳＴのドレイン電極に接続され、ソース電極はダイオードＯＬＥＤの一方の電極（ここでは陽極）に接続されている。ダイオードＯＬＥＤの他方の電極（ここでは陰極）は、低電位電源線（高電位ＰＶＳＳ）に接続されている。駆動トランジスタＤＲＴのゲート電極は画素スイッチＳＳＴのドレイン電極に接続され、駆動トランジスタＤＲＴのゲート電極とソース電極とは保持容量Ｃｓを介して接続されている。駆動トランジスタＤＲＴは、映像信号ＶＳＩＧに応じた電流量の駆動電流をダイオードＯＬＥＤに出力する。
【００２９】
画素スイッチＳＳＴにおいて、ソース電極は映像信号線ＶＬに接続され、ドレイン電極は駆動トランジスタＤＲＴのゲート電極に接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する走査信号線ＳＧＬに接続されている。画素スイッチＳＳＴは、走査信号線ＳＧＬから供給される走査信号ＳＧによりオン、オフ制御される。そして、画素スイッチＳＳＴは、走査信号ＳＧに応答して、画素回路と映像信号線ＶＬとの接続、非接続を制御し、対応する映像信号線ＶＬから映像信号ＶＳＩＧを画素回路に取り込む。
【００３０】
リセットスイッチＲＳＴにおいて、ソース電極はリセット電源線ＶＲＳＴＬに接続され、ドレイン電極は駆動トランジスタＤＲＴのドレイン電極に接続され、ゲート電極はリセット制御用ゲート配線として機能するリセット信号線ＲＧＬに接続されている。リセットスイッチＲＳＴは、リセット信号線ＲＧＬを通して与えられるリセット信号ＲＧに応じて、リセット電源線ＶＲＳＴＬと駆動トランジスタＤＲＴのドレイン電極との間を導通状態（オン）又は非導通状態（オフ）に切替える。
【００３１】
次に、上記のように構成された表示装置（有機ＥＬ表示装置）の動作について説明する。
【００３２】
図３は、本実施の形態の表示装置における、それぞれの動作時のＹ回路ブロックＹＤＲの制御信号を示すタイミングチャートである。
【００３３】
画素回路の動作は、ソース初期化期間Ｐｉｓに行われるソース初期化動作と、ゲート初期化期間Ｐｉｇに行われるゲート初期化動作と、オフセットキャンセル期間Ｐｏに行われる、オフセットキャンセル（ＯＣ）動作と、映像信号書き込み期間Ｐｗに行われる映像信号書き込み動作と、表示期間Ｐｄ（発光期間）に行われる表示動作（発光動作）と、に分けられる。
【００３４】
[ソース初期化動作]
ソース初期化動作では、Ｙ回路ブロックＹＤＲから、走査信号ＳＧが画素スイッチＳＳＴをオフ状態とするレベル（オフ電位：ここではローレベル）、制御信号ＢＧが出力スイッチＢＣＴをオフ状態とするレベル（オフ電位：ここではローレベル）、リセット信号ＲＧがリセットスイッチＲＳＴをオン状態とするレベル（オン電位：ここではハイレベル）に設定される。
【００３５】
出力スイッチＢＣＴ、画素スイッチＳＳＴがそれぞれオフ（非導通状態）、リセットスイッチＲＳＴがオン（導通状態）となり、ソース初期化動作が開始される。リセットスイッチＲＳＴがオンすることで、駆動トランジスタＤＲＴのソース電極及びドレイン電極がリセット電源の電位（リセット電位ＶＲＳＴ）と同電位にリセットされ、ソース初期化動作は完了する。ここで、リセット電位ＶＲＳＴは、例えば−２Ｖに設定されている。
【００３６】
[ゲート初期化動作]
ゲート初期化動作では、Ｙ回路ブロックＹＤＲから、走査信号ＳＧが画素スイッチＳＳＴをオン状態とするレベル（オン電位：ここではハイレベル）、制御信号ＢＧが出力スイッチＢＣＴをオフ状態とするレベル、リセット信号ＲＧがリセットスイッチＲＳＴをオン状態とするレベルに設定される。出力スイッチＢＣＴがオフ、画素スイッチＳＳＴ及びリセットスイッチＲＳＴがオンとなり、ゲート初期化動作が開始される。
【００３７】
ゲート初期化期間Ｐｉｇにおいて、映像信号線ＶＬから出力された初期化信号Ｖｉｎｉ（初期化電圧）は、画素スイッチＳＳＴを通して駆動トランジスタＤＲＴのゲート電極に印加される。これにより、駆動トランジスタＤＲＴのゲート電極の電位は、初期化信号Ｖｉｎｉに対応する電位にリセットされ、前フレームの情報が初期化される。初期化信号Ｖｉｎｉの電圧レベルは、例えば、２Ｖに設定されている。
【００３８】
[オフセットキャンセル動作]
オフセットキャンセル動作では、走査信号ＳＧがオン電位、制御信号ＢＧがオン電位（ハイレベル）、リセット信号ＲＧがオフ電位（ローレベル）となる。これによりリセットスイッチＲＳＴがオフ、画素スイッチＳＳＴ及び出力スイッチＢＣＴがオンとなり、閾値のオフセットキャンセル動作が開始される。
【００３９】
オフセットキャンセル期間Ｐｏにおいて、駆動トランジスタＤＲＴのゲート電極には映像信号線ＶＬ及び画素スイッチＳＳＴを通して初期化信号Ｖｉｎｉが与えられ、駆動トランジスタＤＲＴのゲート電極の電位は固定される。
【００４０】
また、出力スイッチＢＣＴはオン状態にあり、高電位電源線ＰＳＨから駆動トランジスタＤＲＴに電流が流れ込む。駆動トランジスタＤＲＴのソース電極の電位は、ソース初期化期間Ｐｉｓに書き込まれた電位（リセット電位ＶＲＳＴ）を初期値とし、駆動トランジスタＤＲＴのドレイン電極−ソース電極間を通って流れ込む電流分を徐々に減少させながら、駆動トランジスタＤＲＴのＴＦＴ特性ばらつきを吸収・補償しつつ、高電位側にシフトしていく。本実施形態では、オフセットキャンセル期間Ｐｏは例えば１μｓｅｃ程度の時間に設定されている。
【００４１】
オフセットキャンセル期間Ｐｏ終了時点で、駆動トランジスタＤＲＴのソース電極の電位は、Ｖｉｎｉ−Ｖｔｈとなる。なお、Ｖｉｎｉは初期化信号Ｖｉｎｉの電圧値であり、Ｖｔｈは駆動トランジスタＤＲＴの閾値電圧である。これにより、駆動トランジスタＤＲＴのゲート電極−ソース電極間の電圧は、キャンセル点（Ｖｇｓ＝Ｖｔｈ）に到達し、このキャンセル点に相当する電位差が保持容量Ｃｓに蓄えられる（保持される）。
【００４２】
[映像信号書き込み動作]
続いて、映像信号書き込み期間Ｐｗでは、走査信号ＳＧが画素スイッチＳＳＴをオン状態とするレベル、制御信号ＢＧが出力スイッチＢＣＴをオン状態とするレベル、リセット信号ＲＧがリセットスイッチＲＳＴをオフ状態とするレベルに設定される。すると、画素スイッチＳＳＴ及び出力スイッチＢＣＴがオン、リセットスイッチＲＳＴがオフとなり、映像信号書き込み動作が開始される。
【００４３】
映像信号書き込み期間Ｐｗにおいて、映像信号線ＶＬから画素スイッチＳＳＴを通って駆動トランジスタＤＲＴのゲート電極に映像信号ＶＳＩＧが書き込まれる。また、高電位電源線から出力スイッチＢＣＴ及び駆動トランジスタＤＲＴを通り、低電位電源線に電流が流れる。
【００４４】
その後、映像信号書き込み期間Ｐｗ終了時には、駆動トランジスタＤＲＴのゲート電極の電位はＶＳＩＧとなり、保持容量Ｃｓの両端の電圧値は、駆動トランジスタＤＲＴの閾値電圧によるばらつきの影響が補正された値となる。
【００４５】
[表示動作]
最後に、表示期間Ｐｄでは、走査信号ＳＧが画素スイッチＳＳＴをオフ状態とするレベル、制御信号ＢＧが出力スイッチＢＣＴをオン状態とするレベル、リセット信号ＲＧがリセットスイッチＲＳＴをオフ状態とするレベルに設定される。出力スイッチＢＣＴがオン、画素スイッチＳＳＴ及びリセットスイッチＲＳＴがオフとなり、表示動作が開始される。
【００４６】
駆動トランジスタＤＲＴは、保持容量Ｃｓに書込まれたゲート制御電圧に対応した電流量の駆動電流Ｉｅlを出力する。この駆動電流ＩｅlがダイオードＯＬＥＤに供給される。これにより、ダイオードＯＬＥＤが駆動電流Ｉｅlに応じた輝度で発光し、表示動作を行う。ダイオードＯＬＥＤは、１フレーム期間後に、再び制御信号ＢＧがオフ電位となるまで発光状態を維持する。
【００４７】
なお、発光期間において、ダイオードＯＬＥＤに流れる駆動電流Ｉｅlは、駆動トランジスタＤＲＴの飽和領域の電流値として、駆動トランジスタＤＲＴの閾値Ｖｔｈに依存しない値となる。そのため、駆動トランジスタＤＲＴの閾値のバラツキによる影響を排除することができる。
【００４８】
上述したソース初期化動作、ゲート初期化動作、オフセットキャンセル動作、映像信号書き込み動作、及び表示動作を順次、各画素ＰＸで繰り返し行うことにより、所望の画像を表示する。
【００４９】
図４は、本実施の形態の表示装置の輝度調整に関わる回路構成を示す図である。図４に示す構成では、輝度調整に関わる回路である複数（ｍ個）の輝度制御回路ＢＣ（１〜ｍ）は、Ｙ回路ブロックＹＤＲ内に行毎に設けられている。そして、制御信号ＢＧ（１〜ｍ）は、輝度制御回路ＢＣを介して画素ＰＸに出力される。
【００５０】
なお、図４では、リセット電源線ＶＲＳＴＬが１行目と２行目で同じリセット電源端子から分岐されているが、この形態に限られず、任意の複数本のリセット電源線ＶＲＳＴＬを同じリセット電源端子から分岐するようにしても良い。
【００５１】
次に、輝度制御回路ＢＣの構成について輝度制御回路ＢＣ１を例として説明する。なお、他の輝度制御回路ＢＣ（２〜ｍ）についても同様の構成である。
【００５２】
輝度制御回路ＢＣ１は、輝度オンスイッチＢＯＮ１及び輝度オフスイッチＢＯＦＦ１を備えている。そしてこの輝度制御回路ＢＣ１を駆動する輝度調整用信号ＢＮＣがＸ回路ブロックＸＤＲから輝度調整用信号線ＢＮＣＬを介して供給される。また、Ｘ回路ブロックＸＤＲから切替電圧ＶＧが切替電圧線ＶＧＬを介して供給される。切替電圧ＶＧは、出力スイッチＢＣＴをオフ状態とするレベル（オフ電位：ここではローレベル）の信号である。
【００５３】
輝度オンスイッチＢＯＮ１は、例えばＮチャネル型のＴＦＴ（薄膜トランジスタ）により構成されている。輝度オンスイッチＢＯＮ１のソース電極は制御信号ＢＧ１の供給端子に接続され、ドレイン電極は制御信号線ＢＧＬ及び輝度オフスイッチＢＯＦＦ１のドレイン電極に接続され、ゲート電極は輝度調整用信号線ＢＮＣＬに接続されている。
【００５４】
輝度オフスイッチＢＯＦＦ１は、例えばＰチャネル型のＴＦＴ（薄膜トランジスタ）により構成されている。輝度オフスイッチＢＯＦＦ１のソース電極は切替電圧線ＶＧＬに接続され、ドレイン電極は制御信号線ＢＧＬ及び輝度オンスイッチＢＯＮ１のドレイン電極に接続され、ゲート電極は輝度調整用信号線ＢＮＣＬに接続されている。
【００５５】
続いて輝度制御回路ＢＣ１の動作について説明する。輝度調整用信号ＢＮＣが輝度オンスイッチＢＯＮ１をオン状態とするレベル（オン電位：ここではハイレベル）に設定されると、輝度オフスイッチＢＯＦＦ１は、オフ状態（オフ電位：ここではハイレベル）となる。そのため、制御信号線ＢＧＬにはハイレベルの制御信号ＢＧ１が出力され出力スイッチＢＣＴをオン状態とする。したがって、この状態ではダイオードＯＬＥＤは高電位電源線（高電位ＰＶＤＤ）と低電位電源線（高電位ＰＶＳＳ）との間で接続され、上述の画素回路の動作に従って駆動される。
【００５６】
輝度調整用信号ＢＮＣが輝度オンスイッチＢＯＮ１をオフ状態とするレベル（オフ電位：ここではローレベル）に設定されると、輝度オフスイッチＢＯＦＦ１は、オン状態（オン電位：ここではローレベル）となる。そのため、制御信号線ＢＧＬにはローレベルの切替電圧ＶＧが出力され出力スイッチＢＣＴをオフ状態とする。したがって、この状態ではダイオードＯＬＥＤは高電位電源線（高電位ＰＶＤＤ）と非接続状態となり、発光は行われない。
【００５７】
ここで、輝度調整用信号線ＢＮＣＬは行毎に設けられている輝度制御回路ＢＣ（１〜ｍ）の全てと接続している。したがって、全画面のダイオードＯＬＥＤに対して高電位ＰＶＤＤの供給を同時にオン／オフすることができる。
【００５８】
図５は、本実施の形態の表示装置における、輝度調整用信号ＢＮＣを例示するタイムチャートである。本実施の形態では、輝度調整用信号ＢＮＣの周波数を２００Ｈｚ（周期：５ｍｓｅｃ）とし、デューティ（Ｄｕｔｙ）を１０〜１００％可変として構成している。
【００５９】
実機における適用結果では、Ｄｕｔｙ１００％での輝度を１００％としたとき、Ｄｕｔｙ５０％での輝度は５０％であり、Ｄｕｔｙ１０％での輝度は１０％とリニアに輝度を変更することができた。また、階調特性についても輝度１００％と輝度５０％とで階調特性に差は見られなかった。
【００６０】
したがって、本実施の形態の表示装置においては、輝度調整用信号ＢＮＣのＤｕｔｙを変更することで、階調特性を損なうことなく、バックライト（Ｂ／Ｌ）と同様にして輝度調整を行うことができる。例えば、ユーザが表示装置に設けられた輝度変更手段を操作したときは、コントローラ１２は、操作入力に対応して輝度調整用信号ＢＮＣのＤｕｔｙを指定された値に変更する。これによって、輝度が調整される。
【００６１】
なお、輝度調整用信号ＢＮＣについては、上述の例で示した周波数、Ｄｕｔｙに限られない。フリッカなどによる視認性の劣化が認められない限り、周波数、Ｄｕｔｙは任意の値を用いることができる。
【００６２】
なお、図２に示す画素回路ではリセットスイッチＲＳＴが設けられているが、このリセットスイッチＲＳＴは、例えばＹ回路ブロックＹＤＲに行毎に共通して１個を設け、各行の画素回路にはリセットスイッチＲＳＴで切り替えた後のリセット信号を供給するように構成しても良い。
【００６３】
また、図４に示す構成では、輝度制御回路ＢＣは１行毎に１個設けられているが、複数行に対して１個設けるように構成しても良い。
【００６４】
なお、上述の画素回路の構成において、高電位電源を第１電源、定電位電源を第２電源、ソース電極を第１電極、ドレイン電極を第２電極、ゲート電極を制御電極と読み替えることで構成を一般化することができる。
【００６５】
上述のいくつかの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００６６】
なお、上述の実施の形態で説明した各機能は、ハードウエアを用いて構成しても良く、また、ソフトウエアを用いて各機能を記載したプログラムをコンピュータに読み込ませて実現しても良い。また、各機能は、適宜ソフトウエア、ハードウエアのいずれかを選択して構成するものであっても良い。
【００６７】
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【００６８】
ＤＰ…表示パネル、ＰＸ…画素、ＳＧＬ…走査信号線、ＢＧＬ…制御信号線、ＲＧＬ…リセット信号線、ＶＲＳＴＬ…リセット電源線、ＶＬ…映像信号線、ＶＲＳＴ…リセット電圧、ＹＤＲ…Ｙ回路ブロック、ＸＤＲ…Ｘ回路ブロック、ＶＲＳＴ…リセット電位、Ｐｖｄｄ…高電位、Ｐｖｓｓ…低電位、ＯＬＥＤ…ＥＬダイオード、ＳＳＴ…画素スイッチ、ＤＲＴ…駆動トランジスタ、ＢＣＴ…出力スイッチ、ＲＳＴ…リセットスイッチ、Ｃｓ…保持容量、ＲＳＴ…リセットトランジスタ、ＢＣ…輝度制御回路、ＢＮＣＬ…輝度調整用信号線、ＶＧ…切替電圧、ＶＧＬ…切替電圧線、１２…コントローラ。
【図１】
2015094893.tif 000003
【図２】
2015094893.tif 000004
【図３】
2015094893.tif 000005
【図４】
2015094893.tif 000006
【図５】
2015094893.tif 000007