(57)【要約】【課題】高品位な表示を行うことができる電気泳動装置の駆動方法を提供する事。【解決手段】電気泳動装置１５０は、第一データ又は第二データを記憶する記憶回路と、第二電位回復回路２８と、画素電極２２と、共通電極２３と、電気泳動材料２４と、を備え、第二電位回復回路２８は、画素電極２２に第二データに相当する電位（第二電位）が供給された後に画素電位Ｖpxが第二電位から基準電位Ｖrefに変化した際に、画素電位Ｖpxを第二電位に回復させる。第一粒子と第二粒子とが効率的に分離されるので、コントラスト比が高く、高い画像品位を示す電気泳動装置１５０が実現される。【選択図】図４
2015094765.tif 000002
【特許請求の範囲】
【請求項１】
第一データ又は第二データを記憶する記憶回路と、第二電位回復回路と、画素電極と、共通電極と、前記画素電極と前記共通電極との間に発生する電界が印加される電気泳動材料と、を備え、
前記第二電位回復回路は、前記画素電極に前記第二データに相当する電位（第二電位）が供給された後に前記画素電極の電位（画素電位）が前記第二電位から基準電位に変化した際に、前記画素電位を前記第二電位に回復させる事を特徴とする電気泳動装置。
【請求項２】
前記画素電極に前記第二電位が供給された場合には、前記画素電位は前記第二電位と前記基準電位との間で振動する事を特徴とする請求項１に記載の電気泳動装置。
【請求項３】
第一電位維持回路を備え、
前記第一電位維持回路は、前記画素電極に前記第一データに相当する電位（第一電位）が供給された場合には、前記画素電位を前記第一電位に維持する事を特徴とする請求項１又は２に記載の電気泳動装置。
【請求項４】
走査信号が供給される走査線と、画像信号が供給される信号線と、第一電位が供給される第一配線と、第二電位が供給される第二配線と、基準電位が供給される基準電位線と、第一選択トランジスターと、第二選択トランジスターと、記憶回路と、第二電位回復回路と、画素電極と、共通電極と、前記画素電極と前記共通電極との間に発生する電界が印加される電気泳動材料と、を備え、
前記第一選択トランジスターのソースとドレインとの一方は前記信号線に電気的に接続され、
前記第一選択トランジスターのソースとドレインとの他方と、前記第二選択トランジスターのソースとドレインとの一方と、前記記憶回路と、前記第二電位回復回路の第一入力と、が電気的に接続され、
前記第二選択トランジスターのソースとドレインとの他方と、前記画素電極と、前記第二電位回復回路の第二入力と、前記第二電位回復回路の出力と、が電気的に接続され、
前記第一選択トランジスターのゲートと前記第二選択トランジスターのゲートとは前記走査線に電気的に接続され、
前記第二電位回復回路の第三入力と前記基準電位線とが電気的に接続され、
前記第二電位回復回路と前記第二配線とが電気的に接続される事を特徴とする電気泳動装置。
【請求項５】
前記第二電位回復回路は、比較器と、論理回路と、前記第二配線にソースとドレインとの一方が電気的に接続された駆動トランジスターと、を有し、
前記第二電位回復回路の第一入力は前記論理回路の第一入力に電気的に接続され、
前記第二電位回復回路の第二入力は前記比較器の反転入力に電気的に接続され、
前記第二電位回復回路の第三入力は前記比較器の非反転入力に電気的に接続され、
前記比較器の出力は前記論理回路の第二入力に電気的に接続され、
前記論理回路の出力は前記駆動トランジスターのゲートに電気的に接続され、
前記第二電位回復回路の出力は前記駆動トランジスターのソースとドレインとの他方である事を特徴とする請求項４に記載の電気泳動装置。
【請求項６】
前記論理回路はナンド回路であり、前記駆動トランジスターはＰ型トランジスターであり、前記第二電位は前記第一電位よりも高電位である事を特徴とする請求項５に記載の電気泳動装置。
【請求項７】
前記論理回路はアンド回路であり、前記駆動トランジスターはＮ型トランジスターであり、前記第二電位は前記第一電位よりも高電位である事を特徴とする請求項５に記載の電気泳動装置。
【請求項８】
前記論理回路はノア回路であり、前記駆動トランジスターはＮ型トランジスターであり、前記第二電位は前記第一電位よりも低電位である事を特徴とする請求項５に記載の電気泳動装置。
【請求項９】
前記論理回路はオア回路であり、前記駆動トランジスターはＰ型トランジスターであり、前記第二電位は前記第一電位よりも低電位である事を特徴とする請求項５に記載の電気泳動装置。
【請求項１０】
第一電位維持回路を備え、
前記第一電位維持回路の第一端子は前記第一配線に電気的に接続され、
前記第一電位維持回路の第二端子は前記画素電極に電気的に接続される事を特徴とする請求項４乃至９のいずれか一項に記載の電気泳動装置。
【請求項１１】
前記第一電位維持回路は抵抗素子を含む事を特徴とする請求項１０に記載の電気泳動装置。
【請求項１２】
請求項１乃至１１のいずれか一項に記載の電気泳動装置を備えた事を特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動装置、及び電子機器に関する。
【背景技術】
【０００２】
電気泳動装置では、特許文献１に記載されている様に、電気泳動材料を挟んで対向する画素電極及び共通電極間に電圧を印加して、白色帯電粒子や黒色帯電粒子等の電気泳動粒子を移動させる事で表示部に画像を形成している。こうした電気泳動装置の駆動方法としては、一枚の画像を形成するのに複数個のフレーム期間を設け、各フレーム期間で共通電極には共通電位を供給し、画素電極には第１電位（ＶＨ）又は第１電位よりも低い第２電位（ＶＬ）を供給していた。この際に、一つのフレーム期間内では、共通電位は第３電位（ＶＨ）又は第３電位よりも低い第４電位（ＶＬ）に固定されていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１７５４９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の電気泳動装置の駆動方法では、コントラスト比が低いという課題が有った。具体的に従来の電気泳動装置では、黒表示を行う際の反射率（黒反射率）が４２％程度で、白表示を行う際の反射率（白反射率）が７％程度で、その結果、黒反射率と白反射率との比であるコントラスト比は６程度と低かった。換言すると、従来の電気泳動装置の駆動方法では、コントラスト比が高く、高い画像品位を示す電気泳動装置を実現する事が困難であるという課題が有った。
【課題を解決するための手段】
【０００５】
本発明は、前述の課題の少なくとも一部を解決する為になされたものであり、以下の形態または適用例として実現することが可能である。
【０００６】
（適用例１）  本適用例に係わる電気泳動装置は、第一データ又は第二データを記憶する記憶回路と、第二電位回復回路と、画素電極と、共通電極と、画素電極と共通電極との間に発生する電界が印加される電気泳動材料と、を備え、第二電位回復回路は、画素電極に第二データに相当する電位（第二電位）が供給された後に画素電極の電位（画素電位）が第二電位から基準電位に変化した際に、画素電位を第二電位に回復させる事を特徴とする。
この構成によれば、電気泳動材料に含まれる第一粒子と第二粒子とが効率的に分離されるので、コントラスト比が高く、残像が抑制された高い画像品位を示す電気泳動装置を実現できる。
【０００７】
（適用例２）  上記適用例１に記載の電気泳動装置に於いて、画素電極に第二電位が供給された場合には、画素電位は第二電位と基準電位との間で振動する事が好ましい。
この構成によれば、電気泳動材料に含まれる第一粒子と第二粒子とが効率的に分離されるので、コントラスト比が高く、残像が抑制された高い画像品位を示す電気泳動装置を実現できる。
【０００８】
（適用例３）  上記適用例１又は２に記載の電気泳動装置に於いて、第一電位維持回路を備え、第一電位維持回路は、画素電極に第一データに相当する電位（第一電位）が供給された場合には、画素電位を第一電位に維持する事が好ましい。
この構成によると、画素電極に第一電位が供給された際には、これを維持する事ができる。又、画素電極に第二電位が供給された際には、画素電位が第二電位から第一電位へと向かって変化する速度を制御する事ができ、それ故に、電気泳動材料に印加される電界を制御する事ができる。
【０００９】
（適用例４）  本適用例に係わる電気泳動装置は、走査信号が供給される走査線と、画像信号が供給される信号線と、第一電位が供給される第一配線と、第二電位が供給される第二配線と、基準電位が供給される基準電位線と、第一選択トランジスターと、第二選択トランジスターと、記憶回路と、第二電位回復回路と、画素電極と、共通電極と、画素電極と共通電極との間に発生する電界が印加される電気泳動材料と、を備え、第一選択トランジスターのソースとドレインとの一方は信号線に電気的に接続され、第一選択トランジスターのソースとドレインとの他方と、第二選択トランジスターのソースとドレインとの一方と、記憶回路と、第二電位回復回路の第一入力と、が電気的に接続され、第二選択トランジスターのソースとドレインとの他方と、画素電極と、第二電位回復回路の第二入力と、第二電位回復回路の出力と、が電気的に接続され、第一選択トランジスターのゲートと第二選択トランジスターのゲートとは走査線に電気的に接続され、第二電位回復回路の第三入力と基準電位線とが電気的に接続され、第二電位回復回路と第二配線とが電気的に接続される事を特徴とする。
この構成によれば、電気泳動材料に含まれる第一粒子と第二粒子とが効率的に分離されるので、コントラスト比が高く、残像が抑制された高い画像品位を示す電気泳動装置を実現できる。
【００１０】
（適用例５）  上記適用例４に記載の電気泳動装置に於いて、第二電位回復回路は、比較器と、論理回路と、第二配線にソースとドレインとの一方が電気的に接続された駆動トランジスターと、を有し、第二電位回復回路の第一入力は論理回路の第一入力に電気的に接続され、第二電位回復回路の第二入力は比較器の反転入力に電気的に接続され、第二電位回復回路の第三入力は比較器の非反転入力に電気的に接続され、比較器の出力は論理回路の第二入力に電気的に接続され、論理回路の出力は駆動トランジスターのゲートに電気的に接続され、第二電位回復回路の出力は駆動トランジスターのソースとドレインとの他方である事が好ましい。
この構成によると、画素電極に第二電位が供給された場合に、画素電位を第二電位と基準電位との間で振動させる事ができる。この結果、電気泳動材料に含まれる第一粒子と第二粒子とが効率的に分離されるので、コントラスト比が高く、残像が抑制された高い画像品位を示す電気泳動装置を実現できる。
【００１１】
（適用例６）  上記適用例５に記載の電気泳動装置に於いて、論理回路はナンド回路であり、駆動トランジスターはＰ型トランジスターであり、第二電位は第一電位よりも高電位である事が好ましい。
この構成によると、画素電位を正電源電位等の高電位源（第二電位）と基準電位との間で振動させる事ができる。又、画素電位が基準電位となった際に、速やかに第二電位へと電位を回復させる事ができる。
【００１２】
（適用例７）  上記適用例５に記載の電気泳動装置に於いて、論理回路はアンド回路であり、駆動トランジスターはＮ型トランジスターであり、第二電位は第一電位よりも高電位である事が好ましい。
この構成によると、画素電位を正電源電位等の高電位源（第二電位）と基準電位との間で振動させる事ができる。
【００１３】
（適用例８）  上記適用例５に記載の電気泳動装置に於いて、論理回路はノア回路であり、駆動トランジスターはＮ型トランジスターであり、第二電位は第一電位よりも低電位である事が好ましい。
この構成によると、画素電位を負電源電位等の低電位源（第二電位）と基準電位との間で振動させる事ができる。又、画素電位が基準電位となった際に、速やかに第二電位へと電位を回復させる事ができる。
【００１４】
（適用例９）  上記適用例５に記載の電気泳動装置に於いて、論理回路はオア回路であり、駆動トランジスターはＰ型トランジスターであり、第二電位は第一電位よりも低電位である事が好ましい。
この構成によると、画素電位を負電源電位等の低電位源（第二電位）と基準電位との間で振動させる事ができる。
【００１５】
（適用例１０）  上記適用例４乃至９のいずれか一項に記載の電気泳動装置に於いて、第一電位維持回路を備え、第一電位維持回路の第一端子は第一配線に電気的に接続され、第一電位維持回路の第二端子は画素電極に電気的に接続される事が好ましい。
この構成によると、画素電極に第一データに相当する電位（第一電位）が供給された場合には、画素電位を第一電位に維持する事ができる。又、画素電極に第二データに相当する電位（第二電位）が供給された際には、画素電位が第二電位から第一電位へと向かって変化する速度を制御する事ができ、それ故に、電気泳動材料に印加される電界を制御する事ができる。
【００１６】
（適用例１１）  上記適用例１０に記載の電気泳動装置に於いて、第一電位維持回路は抵抗素子を含む事が好ましい。
この構成によると、簡単な構成にて第一電位維持回路を実現する事ができる。
【００１７】
（適用例１２）  適用例１乃至１１のいずれか一項に記載の電気泳動装置を備えた事を特徴とする電子機器。
この構成によれば、コントラスト比が高く、残像が抑制された高い画像品位を示す電気泳動装置を備えた電子機器を提供できる。
【図面の簡単な説明】
【００１８】
【図１】本発明における電子機器の斜視図。
【図２】実施形態１に係る電子機器を、機能ブロック毎に表したブロック図。
【図３】実施形態１に係る電気泳動装置の回路図。
【図４】実施形態１に係る電気泳動装置の画素回路の構成図。
【図５】実施形態１に係る電気泳動装置の画素回路の論理を説明した図。
【図６】実施形態１に係る電気泳動装置の画素回路の詳細を説明した図。
【図７】画素の断面構造を説明する図。
【図８】電気泳動装置の駆動方法の一例を説明した図。
【図９】電子ペーパーの構成を示す斜視図。
【図１０】電子ノートの構成を示す斜視図。
【図１１】実施形態２に係る電気泳動装置の画素回路の構成図。
【図１２】実施形態２に係る電気泳動装置の画素回路の論理を説明した図。
【図１３】実施形態３に係る電気泳動装置の画素回路の構成図。
【図１４】実施形態３に係る電気泳動装置の画素回路の詳細を説明した図。
【図１５】変形例３に係る電気泳動装置の画素回路の構成図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。
【００２０】
（実施形態１）
「電子機器の概要」
図１は、本発明における電子機器の斜視図である。先ず、実施形態１に係る電子機器の全体構成（概要）について、図１を参照して説明する。
【００２１】
本発明に係る電子機器１００は、電気泳動装置１５０（図２参照）と、電子機器１００を操作するためのインターフェイスとを備えている。インターフェイスとは、具体的には操作部１２０で、スイッチなどから構成される。電気泳動装置１５０は表示部１０を有するディスプレイモジュールである。表示部１０は複数の画素２０（図３参照）から成り、これらの画素２０が電気的に制御される事で表示部１０に画像が表示される。電気泳動装置１５０では、電気泳動材料２４（図７参照）を用いて表示がなされる。
【００２２】
「電子機器の基本構成」
図２は本実施形態に係る電子機器を、機能ブロック毎に表したブロック図である。次に、電子機器の基本構成を、図２を参照して、説明する。
【００２３】
電子機器１００は、電気泳動装置１５０と操作部１２０とを有している。場合によっては更に画像信号供給回路１３０を電子機器１００が備えていても良い。操作部１２０は使用者が電子機器１００を操作する部位である。電気泳動装置１５０は、表示部１０と制御回路１４０とを有している。更には、操作部１２０などを電気泳動装置１５０が備えていても良い。制御回路１４０は、好適例として、駆動回路７０と制御部６０と記憶部９０と画像信号処理部８０とフレームメモリー１１０とを含んで構成されている。駆動回路７０は走査信号や画像信号等の各種信号を表示部１０に供給する。記憶部９０は表示部に表示するための画像データ等を記憶する。画像信号処理部８０は駆動回路７０に画像信号等の各種信号を供給する。制御部６０はこれらを制御する。尚、本実施形態に係わる電子機器の基本構成は、上述の構成に限定される物ではなく、本実施形態に係る駆動方法を実現可能な回路構成であれば良い。
【００２４】
制御部６０は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）であり、各部の動作を制御する。また、制御部６０には記憶部９０が付随している。記憶部９０は、例えば、フラッシュメモリーなどの不揮発性記憶装置により構成されている。記憶部９０には表示部１０に表示する各種画像データや、電子機器１００の動作を定める各種プログラム或いはルックアップテーブル、などが記憶されている。これらのデータは、外部の画像信号供給回路１３０から入力され、必要に応じて入れ替えられる。尚、画像信号供給回路１３０は、主に入れ替えられるデータが画像信号で有る為に、この様に命名されているが、前述の各種プログラムやルックアップテーブル等も画像信号供給回路１３０を介して入れ替える事が可能である。画像信号供給回路１３０は、インターネットに接続するパーソナルコンピューターや携帯電話、或いはＵＳＢメモリーやＳＤカードなどに備えられ、新たなデータを電子機器１００に供給する。前述の如く、画像信号供給回路１３０を電子機器１００が備えており、電子機器１００単体でインターネットや携帯電話網などに接続する様にしても良い。
【００２５】
画像信号処理部８０は、フレームメモリー１１０を付随しており、記憶部９０から取り出した画像データに応じて画像信号を作製し、これを駆動回路７０に供給する。具体的には、フレームメモリー１１０に収納されている第一の画像（現在表示されている画像）に対応する画像信号と記憶部９０に収納されている第二の画像（次に表示される画像）のデータとから、画像信号処理部８０と制御部６０とが第二の画像に対応する画像信号を生成する。画像信号処理部８０は、こうして得られた画像信号を駆動回路７０に供給して第二の画像を表示部１０に表示する。尚、フレームメモリー１１０は、表示部１０の少なくとも１フレーム分以上の画像データを記憶可能なメモリー容量を備えたＶＲＡＭ（Ｖｉｄｅｏ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）である。メモリー容量は２フレーム分以上有る事が望ましい。
【００２６】
操作部１２０は、複数の操作ボタン（図１参照）を含んで構成されており、当該操作ボタンによって、使用者は電子機器１００に、表示を切り換えるためのトリガー信号を与える。
【００２７】
「回路、構造」
図３は本実施形態に係る電気泳動装置の回路図である。図４は本実施形態に係る電気泳動装置の画素の回路（画素回路）の構成図である。図５は本実施形態に係る電気泳動装置の画素回路の論理を説明した図である。図６は本実施形態に係る電気泳動装置の画素回路の詳細を説明した図である。図７は画素の断面構造を説明する図である。次に、図３乃至７を参照して、本実施形態に係る電気泳動装置の表示部と駆動回路との回路構成と断面構造とを説明する。
【００２８】
図３に示されている様に、表示部１０には、ｍ行×ｎ列分の画素２０が行列状（二次元平面的）に配列されている。又、表示部１０には、ｍ本の走査線３０（即ち、走査線Ｙ１、Ｙ２、…、Ｙｍ）と、ｎ本の信号線４０（即ち、信号線Ｘ１、Ｘ２、…、Ｘｎ）とが互いに交差するように設けられている。具体的には、ｍ本の走査線３０は行方向（即ち、Ｘ方向）に延在し、ｎ本の信号線４０は列方向（即ち、Ｙ方向）に延在している。ｍ本の走査線３０とｎ本の信号線４０との交差点に対応して画素２０が配置されている。
【００２９】
表示部１０には駆動回路７０が付属している。駆動回路７０は、コントローラー７１や走査線駆動回路７２、信号線駆動回路７３、電位供給回路７４などから構成されている。コントローラー７１は、走査線駆動回路７２と信号線駆動回路７３、及び電位供給回路７４の動作を制御し、クロック信号やタイミング信号等の各種信号をこれらの各回路に供給する。
【００３０】
走査線駆動回路７２は、コントローラー７１から供給されるタイミング信号に基づいて、走査線Ｙ１、Ｙ２、…、Ｙｍの各々に走査信号を供給する。走査線３０に供給される走査信号は高走査電位ＳＨ（例えば、ＳＨ＝２７．２Ｖ）と低走査電位ＳＬ（例えば、ＳＬ＝０Ｖ）とが含まれている。走査線３０は、高走査電位ＳＨの際に選択状態となり、低走査電位ＳＬの際に非選択状態となる。信号線駆動回路７３は、コントローラー７１から供給されるタイミング信号に基づいて、信号線Ｘ１、Ｘ２、…、Ｘｎに画像信号を供給する。信号線４０に供給される画像信号は、第一データと第二データとのいずれかとなる。第一データに相当する電位は低電位データＤＬ（例えば、ＤＬ＝０Ｖ）であり、本実施形態では、低電位データＤＬは第一電位（本実施形態では、負電源電位ＶSSで、例えばＶSS＝０Ｖ）に設定されている。第二データに相当する電位は高電位データＤＨ（例えば、ＤＨ＝２７．２Ｖ）であり、本実施形態では、高電位データＤＨは第二電位（本実施形態では、正電源電位ＶDDで、例えばＶDD＝２７．２Ｖ）に設定されている。詳細は後述するが、これに応じて、各画素２０の画素電極２２の電位（画素電位Ｖpx）は、第一色（例えば黒）を表示する場合には、第一電位の固定電位となり、第二色（例えば白）を表示する場合には、第二電位と基準電位Ｖref（例えばＶref＝６Ｖ）との間で振動する交番電位となる。尚、以下の説明では、負電源電位ＶSSを低電位Ｌ（論理０に対応）と称し、正電源電位ＶDDを高電位Ｈ（論理１に対応）と称する事もある。
【００３１】
交番電位は交番周期ＴCを有し、一フレーム画像を形成するフレーム期間内に基準電位Ｖrefと第二電位との間で振動する。本実施形態では、第二電位は基準電位Ｖrefよりも高電位となっている。
【００３２】
電位供給回路７４は、共通電位線５０に共通電位Ｖcomを供給し、共通電位線５０は共通電極２３に電気的に接続される。従って、電位供給回路７４は共通電極２３に共通電位Ｖcomを供給する。共通電極２３に供給される共通電位Ｖcomは、交番電位の平均電位（平均電位ＭＶと称する、今の例では、ＭＶ＝１４Ｖ）と第一電位との間の電位値である（例えば、Ｖcom＝７Ｖ）。平均電位ＭＶと共通電位Ｖcomとの差が、共通電位Ｖcomと第一電位との差に等しくされるのが、第一色表示と第二色表示とを対称にする観点から好ましい。更に、電位供給回路７４から各画素２０には各種電位線５５が配線されている。各種電位線５５としては、第一配線５５１（図４参照）や第二配線５５２（図４参照）、基準電位線５５３（図４参照）等が含まれる。図３では、これらを纏めて各種電位線５５として描いてある。第一配線５５１には第一電位が供給され、第二配線５５２には第二電位が供給され、基準電位線５５３には適当な基準電位Ｖrefが供給される。尚、コントローラー７１、走査線駆動回路７２、信号線駆動回路７３及び電位供給回路７４には、各種の信号が入出力されるが、本実施形態と特に関係のない物については説明を省略している。
【００３３】
図４の画素回路図に示される様に、走査線３０と信号線４０との交差点に配置された画素２０は、第一選択トランジスター２１１と、第二選択トランジスター２１２と、記憶回路と、第一電位維持回路２７と、第二電位回復回路２８と、画素電極２２と、共通電極２３と、電気泳動材料２４と、を備えている。本実施形態では、記憶回路はダイナミックメモリー２５Ｄとなっている。電気泳動材料２４は画素電極２２と共通電極２３との間に配置され、電気泳動材料２４には画素電極２２と共通電極２３との間に発生する電界が印加される。
【００３４】
第一選択トランジスター２１１のソースとドレインとの一方は信号線４０に電気的に接続されている。第一選択トランジスター２１１のソースとドレインとの他方と、第二選択トランジスター２１２のソースとドレインとの一方と、記憶回路（ダイナミックメモリー２５Ｄの第一電極２５１）と、第二電位回復回路２８の第一入力と、が電気的に接続されている。この接続点を第一ノードｎ１と称する。
【００３５】
第二選択トランジスター２１２のソースとドレインとの他方は、画素電極２２と、第二電位回復回路２８の第二入力と、第二電位回復回路２８の出力と、第一電位維持回路２７の第二端子と、に電気的に接続されている。この接続点を第二ノードｎ２と称する。第一選択トランジスター２１１と第二選択トランジスター２１２とは、同一導電型で、例えばＮ型トランジスターで構成されている。更に、第一選択トランジスター２１１のゲートと第二選択トランジスター２１２のゲートとは走査線３０に電気的に接続されている。この為、第一選択トランジスター２１１と第二選択トランジスター２１２とは走査信号に応じて、同一の動作を行う。走査線駆動回路７２から走査線３０を介して供給される走査信号に応じて、第一選択トランジスター２１１は、信号線駆動回路７３から信号線４０を介して供給される画像信号を第一ノードｎ１に出力し、第二選択トランジスター２１２は、第一ノードｎ１の画像信号を画素電極２２に出力する。
【００３６】
第二電位回復回路２８の第三入力は基準電位線５５３に電気的に接続されている。この接続点を第三ノードｎ３と称する。第二電位回復回路２８は第二配線５５２に電気的に接続されている。又、第一電位維持回路２７の第一端子は第一配線５５１に電気的に接続されている。
【００３７】
ダイナミックメモリー２５Ｄは、誘電体膜を介して対向配置された一対の電極、即ち、第一電極２５１と第二電極２５２とを有し、画像信号を為す第一データ又は第二データを記憶する。第一電極２５１は、第一ノードｎ１に電気的に接続され、第二電極２５２は、第一配線５５１に電気的に接続されている。尚、第二電極２５２の電位は固定電位であれば、どんな電位でも構わないので、第二電極２５２を他の配線に電気的に接続しても良い。例えば、第二電極２５２は第二配線５５２、基準電位線５５３等に電気的に接続する事が可能である。
【００３８】
第二電位回復回路２８は、画素電極２２に第二データ（第二電位又は基準電位Ｖrefよりも第二電位に近い電位）が供給された後に、画素電位Ｖpxが第二データから基準電位Ｖrefに変化した際に、画素電位Ｖpxを第二電位に回復させる回路である。斯うすると、交番電界により電気泳動材料２４に含まれる第一粒子と第二粒子とが効率的に分離されるので、コントラスト比が高く、残像が抑制された高い画像品位を示す電気泳動装置を実現できる。具体的には、第二電位回復回路２８は、比較器Ｃｏｍｐと、論理回路２９と、駆動トランジスター２６と、を有している。第二電位回復回路２８の第一入力（第一ノードｎ１）は論理回路２９の第一入力（第五ノードｎ５）に電気的に接続され、第二電位回復回路２８の第二入力（第二ノードｎ２）は比較器Ｃｏｍｐの反転入力に電気的に接続され、第二電位回復回路２８の第三入力（第三ノードｎ３）は比較器Ｃｏｍｐの非反転入力に電気的に接続されている。比較器Ｃｏｍｐの出力（第四ノードｎ４）は論理回路２９の第二入力に電気的に接続され、論理回路２９の出力（第六ノードｎ６）は駆動トランジスター２６のゲートに電気的に接続されている。駆動トランジスター２６のソースとドレインとの一方は第二配線５５２に電気的に接続され、駆動トランジスター２６のソースとドレインとの他方は第二電位回復回路２８の出力となって第二ノードｎ２に電気的に接続されている。
【００３９】
本実施形態では、論理回路２９はナンド回路であり、駆動トランジスター２６はＰ型トランジスターであり、第二電位は第一電位よりも高電位である。斯うすると、画素電位Ｖpxを正電源電位ＶDD等の高電位Ｈ（第二電位）と基準電位Ｖrefとの間で振動させる事ができる。又、駆動トランジスター２６がＰ型で高電位Ｈ（第二電位）にソース接続する事になるので、画素電位Ｖpxが基準電位Ｖrefとなった際に、速やかに高電位Ｈ（第二電位）へと電位を回復させる事ができる。
【００４０】
第一電位維持回路２７は抵抗素子を含み、抵抗素子の第一端子は第一配線５５１に電気的に接続され、抵抗素子の第二端子は画素電極２２（第二ノードｎ２）に電気的に接続されている。この結果、画素電極２２に第一データに相当する電位（第一電位又は基準電位Ｖrefよりも第一電位に近い電位）が供給された場合には、画素電位Ｖpxを第一電位に維持する。一方、画素電極２２に第二データに相当する電位（第二電位又は基準電位Ｖrefよりも第二電位に近い電位）が供給された際には、画素電位Ｖpxが第二電位から第一電位へと向かって変化する速度を制御する事ができる。即ち、第二色（例えば白）を表示する際に、電気泳動材料２４に印加される電界を制御する事ができる。詳細は後述するが、第二色を表示する際には、第一電位維持回路２７にて画素電極２２に蓄えられた電荷を漏らす事で、画素電位Ｖpxを第二電位から第一電位へと向かって変化させる。従って、画素電極２２に蓄えられた電荷が電気泳動材料２４を介して漏れる様な場合には、第一電位維持回路２７を設けなくとも良い。
【００４１】
この様に、画素電位Ｖpxは、比較器Ｃｏｍｐにより、常に、基準電位Ｖrefと比較されている。具体的には、比較器Ｃｏｍｐの非反転入力に基準電位Ｖrefが供給され、反転入力に画素電位Ｖpxが供給される。その結果、画素電位Ｖpxが基準電位Ｖrefよりも高ければ、比較器Ｃｏｍｐは論理０に相当する信号（低電位Ｌ）を出力し、画素電位Ｖpxが基準電位Ｖrefよりも低くなると、比較器Ｃｏｍｐは論理１に相当する信号（高電位Ｈ）を出力する。比較器Ｃｏｍｐからの出力は論理回路２９（ナンド回路）の第二入力に入力される。論理回路２９（ナンド回路）の第一入力は第一選択トランジスター２１１の出力、即ち、記憶回路に接続している。記憶回路は画素電極２２に当初書かれた画像信号の論理を記憶している。尚、記憶回路を用いずに、論理回路２９（ナンド回路）の第二入力を記憶回路として利用しても良い。論理回路２９（ナンド回路）の出力はＰ型の駆動トランジスター２６のゲートに電気的に接続されおり、画素電極２２と第二配線５５２とのスイッチング動作を制御する。即ち、論理回路２９（ナンド回路）からの出力が論理０に相当する信号（低電位Ｌ）の際に、画素電極２２と第二配線５５２とを導通状態として、画素電位を第二電位に回復させる。一方、論理回路２９（ナンド回路）からの出力が論理１に相当する信号（高電位Ｈ）の際に、画素電極２２と第二配線５５２とを遮断状態とする。
【００４２】
画素電極２２には第一電位維持回路２７が電気的に接続されており、画素電極２２に低電位データＤＬが供給された場合には、画素電位Ｖpxを第一電位に維持する。又、画素電極２２に高電位データＤＨが供給された場合には、画素電極２２と第二配線５５２とが遮断状態にあるので、画素電位Ｖpxを第一電位に向かって変化させる。画素電位Ｖpxが基準電位に達すると、画素電位Ｖpxは第二電位回復回路２８により、第二電位に回復されるので、画素電位Ｖpxは、第二電位と基準電位Ｖrefとの間で振動する事になる。
【００４３】
尚、本明細書にて、端子１と端子２とが電気的に接続されているとは、端子１と端子２とが同じ論理状態になり得る事を意味している。具体的には、端子１と端子２とが配線により直に接続されている場合の他に、抵抗素子やスイッチング素子、ダイナミックメモリー２５Ｄ、バッファー回路等を介して接続されている場合を含む。即ち、端子１での電位と端子２での電位とが多少異なっていても、回路上で同じ論理を持たせる場合、端子１と端子２とは電気的に接続されている事になる。従って、例えば、図４に示す様に、信号線４０の画像信号を遮断させたり通過させたりする為の第一選択トランジスター２１１を信号線４０と第一ノードｎ１との間に設けた場合も、第一選択トランジスター２１１がオン状態では、信号線４０の画像信号が第一ノードｎ１に供給されるので、両者は電気的に接続されている事になる。
【００４４】
図５は、記憶回路に記憶される画像信号（第一ノードｎ１の電位）と、走査線３０が非選択状態となっている期間に於ける画素電位Ｖpx（第二ノードｎ２の電位）と、が第六ノードｎ６の電位をどう定め、駆動トランジスター２６をどう動作させるかを説明した図である。次に、図５（ａ）を参照して、画素回路の論理を説明する。
【００４５】
画像信号が低電位データＤＬで第一ノードｎ１にて記憶される電位が低電位Ｌの際には、第一電位維持回路２７により、画素電位Ｖpx（第二ノードｎ２）は低電位Ｌに維持される。第一電位（低電位Ｌ）は基準電位Ｖrefよりも低いので、比較器Ｃｏｍｐの出力（第四ノードｎ４）は高電位Ｈとなる。第一ノードｎ１が低電位Ｌであるので、第六ノードｎ６は高電位Ｈであり、駆動トランジスター２６はオフ状態となる（図５（ａ）の行列の左下のセル）。その結果、画素２０は第一色表示を行う。
【００４６】
画像信号が高電位データＤＨで第一ノードｎ１にて記憶される電位が高電位Ｈに書き込まれた直後には、画素電位Ｖpx（第二ノードｎ２）も高電位Ｈとなる。高電位Ｈは基準電位Ｖrefよりも高いので、比較器Ｃｏｍｐの出力（第四ノードｎ４）は低電位Ｌとなる。従って、第六ノードｎ６は高電位Ｈであり、駆動トランジスター２６はオフ状態となる（図５（ａ）の行列の右上のセル）。この後、第一電位維持回路２７により、画素電位Ｖpxは第一電位（低電位Ｌ）に向かって変化して行く。画素電位Ｖpxが変化して行き、やがて基準電位Ｖrefよりも僅かに低くなると、比較器Ｃｏｍｐの出力（第四ノードｎ４）は高電位Ｈに変わる。第一ノードｎ１にて記憶される電位も高電位Ｈであるので、第六ノードｎ６は低電位Ｌに変わり、駆動トランジスター２６はオン状態となる（図５（ａ）の行列の右下のセル）。この結果、画素電極２２と第二配線５５２とが導通状態となり、画素電位Ｖpxは第二電位に回復される。この様にして、第二色（例えば白）を表示する場合には、画素電位Ｖpxは第二電位と基準電位Ｖref（例えばＶref＝６Ｖ）との間で振動する交番電位となる。
【００４７】
図６は本実施形態に係わる画素回路の一例である。比較器Ｃｏｍｐにはカレントミラー型差動増幅回路が用いられており、第二配線５５２から正電源電位ＶDDとしての第二電位を受け、第一配線５５１から負電源電位ＶSSとしての第一電位を受けている。論理回路２９にはナンド回路が用いられ、第二配線５５２から正電源電位ＶDDとしての第二電位を受け、第一配線５５１から負電源電位ＶSSとしての第一電位を受けている。比較器Ｃｏｍｐや論理回路２９の構成はこれらに限られず、上述の論理を実現する構成ならば、いかなる構成であっても構わない。
【００４８】
図７に示す様に、本実施形態では、第一選択トランジスター２１１や駆動トランジスター２６など、画素回路を構成するトランジスターは、上ゲート型の薄膜トランジスターが採用されているが、これらのトランジスターは下ゲート型の薄膜トランジスターで有っても構わない。尚、回路動作を確実とする為には、これらのトランジスターは、いずれも、ゲート電圧（ソース電位を基準にしたゲート電位Ｖgs）が０Ｖの際にオフ状態となるノーマリーオフ型（エンハンスメントタイプトランジスター）である事が好ましい。
【００４９】
図７に示す様に、画素電極２２は、電気泳動材料２４を介して共通電極２３と互いに対向するように配置されている。共通電極２３は、共通電位Ｖcomが供給される共通電位線５０に電気的に接続されている。本実施形態では、共通電極２３は、画素電極２２が形成された基板に対向する基板に設けられ、電気泳動粒子は図７に示す断面図の上下方向で電気泳動する。尚、共通電極２３を画素電極２２が形成された基板に設けて、電気泳動粒子が図７の断面図の水平方向（図７の左右方向）に電気泳動する構成としても良い。
【００５０】
電気泳動材料２４は、第一色を呈した第一粒子と、第二色を呈した第二粒子と、を含んでいる。第一粒子と第二粒子とは電気泳動粒子と呼ばれ、これらの電気泳動粒子はマイクロカプセルや隔壁で区画された微小セル等に、分散液に分散された状態で、閉じ込められている。第一粒子と第二粒子との少なくともいずれか一方は、正極性又は負極性に帯電しており、画素電極２２と共通電極２３との間に発生する電界に応じて電気泳動を行う。本実施形態では、一例として、第一色を黒色とし、第二色を白色とし、第一粒子は第二粒子よりも負極性に帯電しているものとする。第一粒子の方が第二粒子よりも負極性に帯電しているとは、第一粒子が強く負極性に帯電すると共に第二粒子が弱く負極性に帯電する場合と、第一粒子が負極性に帯電すると共に第二粒子が中性である場合と、第一粒子が負極性に帯電すると共に第二粒子が正極性に帯電する場合と、第一粒子が中性であると共に第二粒子が正極性に帯電する場合と、第一粒子が弱く正極性に帯電すると共に第二粒子が強く正極性に帯電する場合と、の５つの場合のいずれかである事を意味する。
【００５１】
電気泳動粒子の帯電が強いとは、分散液中で、ある電界強度下においてその電気泳動粒子が他方の粒子より早く電気泳動する事を意味する。反対に、電気泳動粒子の帯電が弱いとは、分散液中で、ある電界強度下においてその電気泳動粒子が他方の粒子より遅く電気泳動する事を意味する。その為、第一粒子と第二粒子が正極性同士もしくは負極性同士といった様に同極性であっても、帯電の強さが異なる事により電気泳動速度に差が生じ、電気泳動粒子の分布状態を変化させ、表示を変化させる事ができる。この帯電の強さを表す具体的な数値としては、例えばゼータ電位や電気泳動移動度という指標を参照する事ができる。ゼータ電位と電気泳動移動度とは、理論的には、比例関係にある。
【００５２】
本実施形態では、黒色の第一粒子は負に帯電しており、白色の第二粒子は正に帯電しており、使用者は共通電極２３側から表示を見るものとする。第二色表示を行う場合、画素電極２２には交番電位が供給される事になる。交番電位の平均電位ＭＶ（今の例では、ＭＶ＝１４Ｖ）を固定電位である共通電位Ｖcom（例えば、Ｖcom＝７Ｖ）よりも高電位にすると、図７に示す様に、正に帯電している白色の第二粒子は共通電極２３の近くに引き寄せられ、負に帯電している黒色の第一粒子は画素電極２２の近く引き寄せられる。従って電気泳動装置１５０を共通電極２３側から（図７の上方から）見ると、その画素２０は白表示している事になる。この様にして、電気泳動装置１５０は、第一色と第二色とを少なくとも表示する事が可能となる。尚、第一色と第二色とは黒白に限らず、色相環（ｃｏｌｏｒ  ｃｉｒｃｌｅ）で正反対に位置する関係の色（相補的な色）の組み合わせとしても良い。例えば赤色微粒子と緑色微粒子との組み合わせや、黄色微粒子と紫色微粒子との組み合わせ、青色微粒子と橙色微粒子との組み合わせ、等にしても良い。その他にも赤色と緑色と青色との加法混色の三原色から適当な二色を組み合わせにしても良いし、或いは、シアンとマゼンタとイエローとの減法混色の三原色から適当な二色を組み合わせにしても良いし、更にはこれらの六色から適当な二色を組み合わせても良い。又、電気泳動粒子はマイクロカプセルに閉じ込められる必要もなく、例えば、隔壁を設けてその内部に収納しても良い。
【００５３】
「電気泳動装置の駆動方法」
図８は電気泳動装置の駆動方法の一例を説明した図で、横軸は時間を表し、縦軸は電位を表している。以下、本実施形態に係る制御回路、及び電気泳動装置の駆動方法について説明する。尚、図８には説明を分かり易くする為に具体的な数値例が示されているが、本明細に示す電位関係や時間関係が満たされれば、無論他の数値であっても構わない。
【００５４】
以降の説明では、一例として、第一色を黒表示とし、第二色を白表示とする。図８には、共通電位Ｖcomと、第一色表示画素２０（黒表示画素２０）の画素電位Ｖpx（Ｂ）と、第二色表示画素２０（白表示画素２０）の画素電位Ｖpx（Ｗ）と、の関係が描かれている。尚、１枚の画像が形成される期間がフレーム期間（Ｆｒａｍｅ）である。又、第一の方向を共通電極２３から画素電極２２を向いた方向（図８では下向き矢印で表示）とし、第一の方向とは反対の第二の方向を画素電極２２から共通電極２３を向いた方向（図８では上向き矢印で表示）としている。電界が第一の方向を向いている際に電界の向きを負とし、電界が第二の方向を向いている際に電界の向きを正とする。更に、図８で、電界の強さは矢印の長さで表されている。
【００５５】
第一色表示画素２０（黒表示画素２０）で、第一粒子を第二粒子よりも共通電極２３側に分布させるには（第一粒子を第二粒子よりも共通電極２３の近傍に分布させるには）、図８のＶpx（Ｂ）（図８の実線）に描かれている様に、画素電極２２と共通電極２３との間に発生する電界を、第一の方向を向いた強い第一の電界（以降、分かり易くする為に、この電界を第一強電界ＦＳＦと称する）とする。一方、第二色表示画素２０（白表示画素２０）で、第二粒子を第一粒子よりも共通電極２３側に分布させるには（第二粒子を第一粒子よりも共通電極２３の近傍に分布させるには）、図８のＶpx（Ｗ）（図８の破線）に描かれている様に、画素電極２２と共通電極２３との間に発生する電界を、第一の方向とは反対の第二の方向を向いた強い第二の電界（以降、分かり易くする為に、この電界を第二強電界ＳＳＦと称する）と、第二強電界ＳＳＦよりも弱い第三の電界（以降、分かり易くする為に、この電界を第一弱電界ＦＷＦと称する）と、が交番周期ＴCにて交互に繰り返される交番電界とする。
【００５６】
交番電界を構成する第二強電界ＳＳＦと第一弱電界ＦＷＦとは、ダイナミックメモリー２５Ｄの第二電極２５２の電位を固定電位（例えば０Ｖ）とし、記憶回路に記憶されている論理が変動しない様にした上で、画素電極２２に交番電位を供給する事で形成される。後に詳述する様に、第二色表示の際には、各フレーム期間内で複数回の交番電界が電気泳動材料２４に印加されるので、電気泳動粒子は、フレーム期間よりも長い時間のオーダーでは、交番電界の平均電界に応じて電気泳動を行う。具体的には、電気泳動粒子は、共通電位Ｖcomと交番電位の平均電位ＭＶとの電位差で規定される電界に応じた電気泳動を行い、第二色の表示を行う事が可能になる。
【００５７】
第一粒子と第二粒子とはクーロン力やファンデルワールス力等で、互いにカップリングしがちであるが、電気泳動材料２４に交番電界を印加する事で、第一粒子と第二粒子とは効率的に分離される。本願発明者が鋭意研究したところに依ると、従来の電気泳動装置でコントラスト比が低かったのは、第一粒子と第二粒子との分離が不十分であった為である。これに対して、本実施形態では、交番電界で第一粒子と第二粒子との分離を促進するので、コントラスト比が高く、優れた画像品位を示す電気泳動装置が実現される。交番電界に依り電気泳動粒子は強い力を受けたり、弱い力を受けたり、或いは場合によっては弱い力が強い力と反対方向であったり、と揺動されるので、第一粒子と第二粒子との分離が促進されると考えられる。その結果、残像は抑制され、コントラスト比は向上する。
【００５８】
次に、交番電界の周期（交番周期ＴC）に関して説明する。図８に示す様に、一枚のフレーム画像を形成する期間をフレーム周期ＴFとした際に、交番周期ＴCはフレーム周期ＴFよりも短い事が好ましい。電気泳動装置１５０のフレーム周期ＴFは３０ミリ秒（３０ｍｓ）程度から１秒（１ｓ）程度であり（図８では一例としてＴF＝６００ｍｓ）、このフレーム周期ＴFに応じて、電気泳動材料２４の応答時間はフレーム周期よりも短い１０ミリ秒（ｍｓ）程度から５００ミリ秒（ｍｓ）程度である。大雑把に言って、フレーム周期ＴFの１／５から１倍程度が電気泳動材料２４の応答時間になる様に設計される。電気泳動材料２４の応答時間とは、電気泳動材料２４に駆動時の電界を印加した場合に、電気泳動粒子が画素電極２２と共通電極２３との間を移動するのに費やす時間である。
【００５９】
交番電界を電気泳動材料２４に印加する目的は、第一粒子と第二粒子との分離を促進する事である。もし第一粒子と第二粒子とが交番電界により画素電極２２と共通電極２３との間を実際に移動してしまうと、画面のちらつき（フリッカー）が発生する恐れがある。又、第一色の表示と第二色の表示とを使用者は時分割で目にする事になるので、第一色と第二色が混じり合う様に感じ、コントラスト比が低下する様に感じられてしまう。こうした理由により、交番周期ＴCは、第一粒子と第二粒子とが交番電界により分離は促進されるものの、画素電極２２と共通電極２３との間を移動し得ない周期とするのが好ましい。一方、交番周期ＴCが余りにも短いと第一粒子と第二粒子とは分離され難くなるので、交番周期ＴCは、電気泳動材料２４の応答時間の１／１０程度から１倍程度の範囲に入る様にするのが好ましい。こうすると、第二強電界ＳＳＦが第一弱電界ＦＷＦよりも強いので、第一粒子と第二粒子との移動距離は最大でも画素電極２２と共通電極２３との間の距離の１／１０程度から１倍程度となり、画面のちらつき（フリッカー）は抑制される。先に述べた様に、電気泳動材料２４の応答時間はフレーム周期ＴFの１／５から１倍程度であるので、交番周期ＴCは、フレーム周期ＴFの１／５０から１倍程度とされるのが好ましい。言い換えると、１フレーム期間ＴFの間に１回程度から５０回程度の交番電界が電気泳動材料２４に印加される様にすると、フリッカーが抑制され、コントラスト比も高い高品位な画像が表示される事になる。本実施形態では、交番周期ＴCを１００ｍｓ（ＴC＝１００ｍｓ）とし、１フレーム期間ＴFの間に６回程度の交番電界が電気泳動材料２４に印加される様にされている。
【００６０】
本実施形態では、表示部１０のサイズは１５．２４ｃｍ×１１．４３ｃｍで、画素２０数は２４００（信号線４０の数ｎ）×１８００（走査線３０の数ｍ）で、解像度は４００ドットパーインチ（ｄｐｉ）である。信号線駆動回路７３では、一つの選択信号で８本の信号線４０に画像信号を導入する８相展開駆動が採用されている。一つの画素２０当たりの選択時間は１．１マイクロ秒（μｓ）とされており、従って、水平走査期間は３３３マイクロ秒（μｓ）、フレーム周期ＴFは０．６秒（ｓ）である。図８に示す様に、本実施形態では、交番周期ＴCを１００ミリ秒（１００ｍｓ）程度とし、電気泳動材料２４には、１フレーム期間ＴFに６回程度の交番電界が印加される様に画素回路は設計されている。尚、電気泳動材料２４の応答時間は３００ミリ秒（ｍｓ）程度であるので、交番周期ＴCは電気泳動材料２４の応答時間の０．３３倍とされている。
【００６１】
第一弱電界ＦＷＦの向きは第二強電界ＳＳＦの向きの反対で、その強さは第二強電界ＳＳＦの強さの０．１倍程度であるので（数式１８参照、一例としてβ＝０．１）、電気泳動粒子が交番電界により、表示すべき方向と反対方向に移動する距離は、画素電極２２と共通電極２３との間の距離の３．３％（＝０．３３×０．１、本実施形態の場合、１．６５マイクロメーター（μｍ））程度となる。従って、フリッカーが発生する事もなく、第一粒子と第二粒子とは効率的に分離される。即ち、コントラスト比が高く、高品位な画像を表示する電気泳動装置１５０が実現される。一般に、第一弱電界ＦＷＦの向きが第二強電界ＳＳＦの向きと反対の場合、第一弱電界ＦＷＦにより電気泳動粒子が移動し得る距離が画素電極２２と共通電極２３との距離の１０％程度未満となる様に交番周期と第一弱電界ＦＷＦの強度とを設定する。斯うする事でコントラスト比が高く、フリッカーが発生しない、高品位な画像が表示される様になる。
【００６２】
「電位関係」
次に、共通電位Ｖcomや画素電位Ｖpxの関係を、図８を参照して説明する。先にも述べた様に、本実施形態では、第一粒子が第二粒子よりも負極性に帯電している例を用いて各種の電位関係を説明する。図８に示す様に、第一色（黒）を表示する画素２０の画素電位Ｖpx（Ｂ）は固定電位で、図８では実線にて描かれている。黒表示画素２０では電気泳動材料２４に第一強電界ＦＳＦが印加されている。一方、第二色（白）を表示する画素２０の画素電位Ｖpx（Ｗ）は交番電位で、図８では破線にて描かれている。白表示画素２０では電気泳動材料２４に第二強電界ＳＳＦと第一弱電界ＦＷＦとが印加されている。図８では、共通電位Ｖcomは一点鎖線にて描かれている。尚、本実施形態では、ＶHという電位がＶLという電位より高電位とは、ＶHがＶLよりも正の方向に大きい事を意味する。即ち、高電位とは正の方向に大きい値の電位を意味し、低電位とは負の方向に大きい値の電位を意味する。
【００６３】
まず、第一色表示（黒表示）と第二色表示（白表示）との実効電圧を同じにする条件を述べる。黒表示時の実効電圧ＶBEは数式１にて表される。尚、第一電位と低電位データＤＬとは等しく、これが低電位Ｌとされたとする。
【００６４】
【数１】
2015094765.tif 000003
【００６５】
白表示時に画素電位Ｖpx（Ｗ）が高電位Ｈに立ち上がった瞬間をｔ＝０とし、ｔ＝０からｔ＝ＴC迄の画素電位ＶW（ｔ）は数式２にて表される。尚、第二電位と高電位データＤＨとは等しく、これが高電位Ｈとされたとする。
【００６６】
【数２】
2015094765.tif 000004
【００６７】
数式２の時定数τは第二ノードｎ２における容量Ｃ（比較器Ｃｏｍｐの入力ゲート容量＋電気泳動容量（画素電極２２と共通電極２３との間に形成される容量）と抵抗値Ｒ（主として第一電位維持回路２７の値、第一電位維持回路２７がない場合には電気泳動材料２４の抵抗）との積である。第一電位と低電位データＤＬとが負電源電位ＶSSに等しく、これを接地電位とすると（ＤＬ＝ＶSS＝Ｌ＝０Ｖ）、第二電位と高電位データＤＨとが正電源電位ＶDDに等しいので（ＤＨ＝ＶDD＝Ｈ＝２７．２Ｖ）、数式２は数式３となる。
【００６８】
【数３】
2015094765.tif 000005
【００６９】
従って、白表示時の実効電圧ＶWEは数式４にて表される。
【００７０】
【数４】
2015094765.tif 000006
【００７１】
一方、黒表示時の実効電圧ＶBEは数式１から数式５と表される。
【００７２】
【数５】
2015094765.tif 000007
【００７３】
白黒対称条件は、数式４と数式５の絶対値とが等しい事になるので、数式６で表される。
【００７４】
【数６】
2015094765.tif 000008
【００７５】
交番周期ＴCは基準電位Ｖrefにて定まり、これらの関係は数式７で表される。
【００７６】
【数７】
2015094765.tif 000009
【００７７】
数式７を数式６に代入すると、白黒対称条件として数式８が得られる。
【００７８】
【数８】
2015094765.tif 000010
数式３は数式８を用いると数式９と表される。
【００７９】
【数９】
2015094765.tif 000011
【００８０】
ｔ＝ＴCにてＶW（ＴC）＝Ｖrefであるので、白黒対称条件が成り立っている時には、数式１０が成り立つ。
【００８１】
【数１０】
2015094765.tif 000012
【００８２】
共通電位Ｖcomと正電源電位ＶDDと基準電位Ｖrefとは、正電源電位ＶDDが基準電位Ｖrefよりも大きく（ＶDD＞Ｖref）、且つ数式１０を満たす様に設定する。斯うする事で第一表示と第二表示に於ける実効電圧が等しくなる。即ち、交番電位の平均電位ＭＶと共通電位Ｖcomとの差が、共通電位Ｖcomと第一電位との差と等しくなり（│ＭＶ−Ｖcom│＝│Ｖcom−ＶSS│）、白黒対称条件が満たされる事になる。ちなみに、ＶDD＝Ｖrefは数式１０を満たすが、この条件では比較器Ｃｏｍｐは常に論理１に相当する信号（第二電位ＶDD）を出力するので、画素電位は振動し得ないため、適用できない。
【００８３】
次に、白表示時に反対電界が発生する条件を述べる。白表示時に反対電界、即ち第一弱電界ＦＷＦ、が発生する条件は数式１１と表現される。
【００８４】
【数１１】
2015094765.tif 000013
【００８５】
白表示時に画素電位がＶcomとなる時刻をｔ＝Ｔ1とする。即ち、Ｔ1を数式１２にて定義する。
【００８６】
【数１２】
2015094765.tif 000014
【００８７】
ここで、Ｖref≡αＶcomとパラメーターαを定義すると、数式１１の白表示時に反対電界（第一弱電界ＦＷＦ）が発生する条件は数式１３にて表される。
【００８８】
【数１３】
2015094765.tif 000015
【００８９】
数式１３に数式７と数式１２とを適応すると、白表示時に反対電界（第一弱電界ＦＷＦ）が発生する条件は数式１４にて表される。即ち、数式１４に示されるパラメーターαが０よりも大きく１よりも小さい適当な値に設定し、交番周期ＴCと時定数τと白表示時に画素電位がＶcomになる時間Ｔ1とを数式１４を満たす様に設定すると、白表示時に反対電界（第一弱電界ＦＷＦ）が発生する事になる。
【００９０】
【数１４】
2015094765.tif 000016
【００９１】
尚、数式１４より、数式１５が得られる。
【００９２】
【数１５】
2015094765.tif 000017
【００９３】
パラメーターαが０よりも大きく１よりも小さい適当な値に設定し、交番周期ＴCと時定数τと白表示時に画素電位がＶcomになる時間Ｔ1とを数式１５を満たす様に定めると、白表示時に反対電界（第一弱電界ＦＷＦ）が発生する事になる。
【００９４】
次に、白表示時に反対電界（第一弱電界ＦＷＦ）が発生する際に、白表示する条件を示す。白表示時に白表示するには第二強電界ＳＳＦの絶対値が第一弱電界ＦＷＦの絶対値よりも大きい事が求められる。反対電界（第一弱電界ＦＷＦ）が発生しなければ（ＴC≦Ｔ1又はＶcom≦Ｖref）、白表示時には、勿論、白表示するが、先に論じた様に、反対電界（第一弱電界ＦＷＦ）が発生する場合には、数式１６と数式１７とを用いて数式１８の条件が白表示に求められる。尚、ＶFWF≡βＶSSFとパラメーターβを定義し、数式１６は第二強電界ＳＳＦを形成する際の実効電界ＶSSFを表し、数式１７は第一弱強電界ＦＷＦを形成する際の実効電界ＶFWFを表している。
【００９５】
【数１６】
2015094765.tif 000018
【００９６】
【数１７】
2015094765.tif 000019
【００９７】
【数１８】
2015094765.tif 000020
【００９８】
数式１５を用いて、数式１８を書き直すと数式１９となる。
【００９９】
【数１９】
2015094765.tif 000021
【０１００】
パラメーターβは定義式より、０よりも大きく１よりも小さい事で白表示が実現する。但し、表示をちらつかせない為にはパラメーターβは０．３程度よりも小さい事が望まれる。又、コントラスト比を上げる為にはβは０．０３程度よりも大きい事が望まれる。本実施形態では、β＝０．１とされている。数式１９は数式２０に書き直されるので、βが適当な値に定められると、数式２０によりＴC／τが定まる。
【０１０１】
【数２０】
2015094765.tif 000022
【０１０２】
数式２０は数式１５と数式１８とから導かれているので、数式２０を満たすと、白表示時に反対電界（第一弱電界ＦＷＦ）が発生し、且つ、第二強電界ＳＳＦの絶対値が第一弱電界ＦＷＦの絶対値よりも大きくなって、きちんと白表示する事になる。結果、数式１０と数式２０とが満たされると、白黒対称で、コントラスト比が高く、残像が抑制された高品位の画像が得られる事になる。
【０１０３】
次に、これらの数値に対する好適な一例を示す。共通電位Ｖcomは７Ｖ（Ｖcom＝７Ｖ）とし、基準電位Ｖrefは６Ｖとする（Ｖref＝６Ｖ）。従って、数式１３によりパラメーターαは０．８５７となる（α＝０．８５７）。又、数式１０を正電源電位ＶDDに関して解いて、正電源電位ＶDDを２７．２Ｖと定める（ＶDD＝２７．１８Ｖ）。これにより白黒対称条件が満たされる。
【０１０４】
更に、パラメーターβを０．１（β＝０．１）とすると、数式２０により、ＴC／τ＝１．８１３とする。これにより、反対電界が生じ、白表示がきちんと行われる。本実施形態では、交番周期ＴCが１００ｍｓであるので（ＴC＝１００ｍｓ）、時定数τを５５．２ｍｓとする（τ＝５５．２ｍｓ）。又、本実施形態では、解像度が４００ｄｐｉであるので、画素２０のピッチは６３．５μｍである。電気泳動材料２４の比誘電率は３程度であるので、電気泳動容量ＣEPDは２．７８フェムトファラッドとなる（ＣEPD＝２．７８×１０-15Ｆ）。一方、比較器Ｃｏｍｐの入力ゲート容量Ｃcompは、トランジスターの幅Ｗと長さＬとが共に１０ミクロンで（Ｗ／Ｌ＝１０μｍ／１０μｍ）、酸化珪素膜からなるゲート絶縁膜の厚みが７５ナノメートルであるので（ｔｏｘ＝７５ｎｍ）、４６フェムトファラッドとなる（Ｃcomp＝４６×１０-15Ｆ）。従って、第二ノードｎ２における容量Ｃは４９フェムトファラッドとなる（Ｃ＝ＣEPD＋Ｃcomp＝４９×１０-15Ｆ）。これにより、時定数τを５５．２ｍｓとするには、第一電位維持回路２７を為す抵抗素子の抵抗値Ｒを１．１３テラオームとすれば良い事になる（Ｒ＝５５．２ｍｓ／４９ｆＦ＝１．１３×１０12Ω）。これは、電気泳動材料２４の比抵抗が１×１０13Ωｃｍ程度であり、電気泳動材料２４の画素電極２２と共通電極２３との間の抵抗値ＲEPDは１．２４ペタオーム（ＲEPD＝１．２４×１０15Ω）と非常に大きい為である。斯うして、第一電位維持回路２７の抵抗値をＲ＝１．１３×１０12Ωとすると、白表示をきちんと行い、反対電界も発生して、コントラスト比が向上する事になる。
【０１０５】
真性多結晶シリコン膜の抵抗値は、製造方法に応じて、結晶粒径や移動度が異なる為に、に厳密な値を特定する事は困難であるが、大凡、厚みが４０ｎｍで（ｔSi＝４０ｎｍ）、長さと幅とが共に１０ミクロンの場合（ＬSi＝ＷSi＝１０μｍ）、真性多結晶シリコン膜の抵抗値の抵抗値は１０テラオーム（１０13Ω）程度である。従って、この真性多結晶シリコン膜を用いて第一電位維持回路２７の抵抗素子を形成する場合、真性多結晶シリコン膜をｔSi＝４０ｎｍ、ＬSi＝１μｍ、ＷSi＝１０μｍと形成すれば、第一電位維持回路２７の抵抗素子の抵抗値はＲ＝１×１０12Ωとなり、白表示をきちんと行い、反対電界も発生して、コントラスト比が向上する電気泳動装置を実現できる。
【０１０６】
この様に、第二色（白）を表示する画素２０では、第二強電界ＳＳＦよりも電界強度が弱く、電界の向きが反対の第一弱電界ＦＷＦが生ずるので、電気泳動材料２４に含まれる第一粒子と第二粒子とが効率的に分離される。従って、コントラスト比が高く、高い画像品位を示す電気泳動装置１５０が実現される。尚、反対電界を発生させなくても良い。この場合、第一弱電界ＦＷＦの向きが第二強電界ＳＳＦの向きと同じになるので、上述の例ほど効率的に粒子分離を促進できないが、それでもコントラスト比の改善につながる。又、斯うすると反対電界が消失するので、白表示に飽和する迄の時間を短くする事ができる。即ち、表示切り替えを高速に行う事ができる。
【０１０７】
次に、第一ノードｎ１を第一データ（低電位データＤＬ）や第二データ（高電位データＤＨ）としたり、或いはこれらのデータを維持したりする為の条件を示す。まず、第一ノードｎ１を第一データ（低電位データＤＬ）や第二データ（高電位データＤＨ）とするには、走査線３０に高走査電位ＳＨが供給されて第一選択トランジスター２１１がオン状態とされた際に、第一ノードｎ１の電位を第二データ（高電位データＤＨ）にも第一データ（低電位データＤＬ）にもせねばならない。この為には、高走査電位ＳＨ（例えば、ＳＨ＝２７．２Ｖ）を第二データ（高電位データＤＨ）（例えば、ＤＨ＝２７．２Ｖ）以上の電位値とする（ＳＨ≧ＤＨ）。斯うすれば、選択状態の際に、信号線４０に供給される電位が第二データ（高電位データＤＨ）であっても、第一ノードｎ１に第二データ（高電位データＤＨ）を書き込む事ができる。高速に画像信号を第一ノードｎ１に書き込むには、高走査電位ＳＨを第二データ（高電位データＤＨ）と第一選択トランジスター２１１の閾値電圧Ｖｔｈ211との和以上の電位値とする（ＳＨ≧ＤＨ＋Ｖｔｈ211）。斯うすると、画像信号が第二データ（高電位データＤＨ）であっても、第一選択トランジスター２１１はオン状態となるので、短期間に画像信号を第一ノードｎ１に書き込む事が可能となる。但し、第一ノードｎ１に第二データ（高電位データＤＨ）を書き込んだ際に、第一ノードｎ１の電位が比較器Ｃｏｍｐの基準電位を上回っておれば十分なので、本実施形態では、高走査電位ＳＨと高電位データＤＨと正電源電位ＶDDとを等しくしている。
【０１０８】
第一ノードｎ１で画像信号（第一データ（低電位データＤＬ）や第二データ（高電位データＤＨ））を維持するには、低走査電位ＳＬ（例えば、ＳＬ＝０Ｖ）を第一データ（低電位データＤＬ）（例えば、ＤＬ＝１Ｖ）以下の電位値とする事が好ましい（ＳＬ≦ＤＬ）。低走査電位ＳＬが第一データ（低電位データＤＬ）以下の値であるので、非選択状態の際に第一ノードｎ１の電位が第一データ（低電位データＤＬ）であっても第二データ（高電位データＤＨ）であっても、第一選択トランジスター２１１はオフ状態となる。斯うして、第一ノードｎ１にて画像信号を維持する事ができる事になる。但し、第一ノードｎ１に第一データ（低電位データＤＬ）を書き込んだ際に、第一ノードｎ１の電位が比較器Ｃｏｍｐの基準電位を下回っておれば十分なので、本実施形態では、低走査電位ＳＬと低電位データＤＬと負電源電位ＶSSとを等しくしている。
【０１０９】
「電子機器」
次に、前述した電気泳動装置を適用した電子機器について、図９及び図１０を参照して説明する。以下では、前述した電気泳動装置を電子ペーパー及び電子ノートに適用した場合を例にとる。
【０１１０】
図９は、電子ペーパーの構成を示す斜視図である。図９に示す様に、電子ペーパー４００は、本実施形態に係る電気泳動装置を表示部１０として備えている。電子ペーパー４００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体４１０を備えて構成されている。
【０１１１】
図１０は、電子ノートの構成を示す斜視図である。図１０に示す様に、電子ノート５００は、図９で示した電子ペーパー４００が複数枚束ねられ、カバー５０１に挟まれているものである。カバー５０１は、例えば外部の装置から送られる表示データを入力する為の表示データ入力手段（画像信号供給回路１３０）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
【０１１２】
前述した電子ペーパー４００及び電子ノート５００は、本実施形態に係る電気泳動装置を備えるので、高品質な画像表示を行うことが可能である。尚、これらの他に、腕時計や携帯電話、携帯用オーディオ機器などの電子機器の表示部に、本実施形態に係る電気泳動装置を適用することができる。
【０１１３】
本実施形態では、第一ノードｎ１にダイナミックメモリー２５Ｄが設けられている。これにより、走査線３０の非選択期間に第一ノードｎ１にて画像信号が維持されるが、ダイナミックメモリー２５Ｄを省く事も可能である。比較器Ｃｏｍｐの第二入力となるトランジスターのゲートリーク電流が小さく、且つ第一選択トランジスター２１１のオフリーク電流や第二選択トランジスター２１２のオフリーク電流が小さければ、第一ノードｎ１では、比較器Ｃｏｍｐの第二入力となるトランジスターのゲート容量にて画像信号を維持する事ができる。斯うした場合、ダイナミックメモリー２５Ｄを省いても良い。
【０１１４】
尚、本実施形態では電気泳動装置１５０の一例として電気泳動粒子が液体に分散している電気泳動材料２４を用いたが、これ以外の電気泳動材料２４を用いた電気泳動装置１５０にも適用可能である。即ち、本実施形態は、画素電極２２と対向電極との間に電圧を印加して帯電した電気泳動粒子の分布状態を変える電気泳動装置１５０全般に適応する事ができる。具体的には帯電微粉末を気相で移動させる電気粉流表示装置などにも適応できる。
【０１１５】
以上述べたように、本実施形態に係る電子機器１００（駆動方法）によれば、以下の効果を得ることができる。
本実施形態の駆動方法によれば、コントラスト比が高く、フリッカーも生ぜぬ高品位画像を表示する事ができる。又、高品位画像が得られる制御回路１４０、電気泳動装置１５０、及び電子機器を提供する事ができる。
【０１１６】
（変形例１）
「論理回路と駆動トランジスターとが異なる形態１」
次に、図５（ｂ）を参照して、実施形態１に対する変形例１を説明する。尚、実施形態１と同一の構成部位については、同一の番号を附し、重複する説明は省略する。
【０１１７】
本変形例は実施形態１と比べて、画素２０の構成が異なっている。これに伴い、図５（ｂ）に示す様に画素回路に於ける論理も実施形態１（図５（ａ））から僅かに異なって来る。それ以外の構成は、実施形態１とほぼ同様である。実施形態１では、論理回路２９がナンド回路で駆動トランジスター２６はＰ型であった。これに対して本変形例では、図５（ｂ）に示す様に、論理回路２９がアンド回路で駆動トランジスター２６はＮ型トランジスターとされる。第二電位は、実施形態１と同様に、第一電位よりも高電位である。この様な構成にしても実施形態１と同様な効果が得られる。
【０１１８】
次に、図５（ｂ）を参照して、画素回路の論理を説明する。画像信号が低電位データＤＬで第一ノードｎ１にて記憶される電位が低電位Ｌの際には、第一電位維持回路２７により、画素電位Ｖpx（第二ノードｎ２）は低電位Ｌに維持される。第一電位（低電位Ｌ）は基準電位Ｖrefよりも低いので、比較器Ｃｏｍｐの出力（第四ノードｎ４）は高電位Ｈとなる。第一ノードｎ１が低電位Ｌであるので、アンド回路の出力である第六ノードｎ６は低電位Ｌとなる（図５（ｂ）の行列の左下のセル）。この際に、駆動トランジスター２６は、Ｎ型であるので、オフ状態となる（図５（ｂ）の行列の左下のセル）。その結果、画素２０は第一色表示を行う。
【０１１９】
画像信号が高電位データＤＨで第一ノードｎ１にて記憶される電位が高電位Ｈに書き込まれた直後には、画素電位Ｖpx（第二ノードｎ２）も高電位Ｈとなる。高電位Ｈは基準電位Ｖrefよりも高いので、比較器Ｃｏｍｐの出力（第四ノードｎ４）は低電位Ｌとなる。従って、第六ノードｎ６は低電位Ｌであり、駆動トランジスター２６はオフ状態となる（図５（ｂ）の行列の右上のセル）。この後、第一電位維持回路２７により、画素電位Ｖpxは第一電位（低電位Ｌ）に向かって変化して行く。画素電位Ｖpxが変化して行き、やがて基準電位Ｖrefよりも僅かに低くなると、比較器Ｃｏｍｐの出力（第四ノードｎ４）は高電位Ｈに変わる。第一ノードｎ１にて記憶される電位も高電位Ｈであるので、第六ノードｎ６は高電位Ｈに変わり、駆動トランジスター２６はオン状態となる（図５（ｂ）の行列の右下のセル）。この結果、画素電極２２と第二配線５５２とが導通状態となり、画素電位Ｖpxは第二電位に回復される。この様にして、第二色を表示する場合には、画素電位Ｖpxは第二電位と基準電位Ｖrefとの間で振動する交番電位となる。
【０１２０】
（実施形態２）
「第一電位と第二電位とが異なる形態」
図１１は実施形態２に係る電気泳動装置の画素回路の構成図である。図１２は実施形態２に係る電気泳動装置の画素回路の論理を説明した図である。以下、実施形態２に係わる電気泳動装置の画素回路及びその論理について説明する。尚、実施形態１と同一の構成部位については、同一の番号を附し、重複する説明は省略する。
【０１２１】
本実施形態（図１１）は実施形態１（図４）と比べて、画素２０の構成が異なっている。これに伴い、図１２に示す様に画素２０に於ける論理関係も実施形態１（図５）から異なって来る。それ以外の構成は、実施形態１とほぼ同様である。実施形態１では、第二電位が第一電位よりも高電位とされていた。即ち、実施形態１では、第一電位が負電源電位ＶSSで、第一配線５５１には負電源電位ＶSSが供給され、第二電位が正電源電位ＶDDで第二配線５５２には正電源電位ＶDDが供給されていた。これに対して、本実施形態では、図１１に示す様に、第二電位が第一電位よりも低電位とされる。即ち、本実施形態では、第一電位が正電源電位ＶDDで第一配線５５１には正電源電位ＶDDが供給され、第二電位が負電源電位ＶSSで第二配線５５２には負電源電位ＶSSが供給される。その結果、第一電位維持回路２７は正電源電位ＶDDを維持し、第二電位回復回路２８は画素電位Ｖpxを負電源電位ＶSSに回復させる。又、第一データは高電位データＤＨとなり、第二データは低電位データＤＬとなる。
【０１２２】
図１１に示す様に、本実施形態では、論理回路２９をノア回路とし、駆動トランジスター２６はＮ型トランジスターとするのが好ましい。こうすると、画素電位Ｖpxを負電源電位ＶSS等の低電位Ｌ（第二電位）と基準電位Ｖrefとの間で振動させる事ができる。又、駆動トランジスター２６がＮ型で、第二配線５５２にソース接続しているので、画素電位Ｖpxが基準電位Ｖrefとなった際に、速やかに第二電位へと電位を回復させる事ができる。従って、この様な構成にしても実施形態１と同様な効果が得られる。
【０１２３】
次に、図１２（ａ）を参照して、画素回路の論理を説明する。画像信号が高電位データＤＨで第一ノードｎ１にて記憶される電位が高電位Ｈの際には、第一電位維持回路２７により、画素電位Ｖpx（第二ノードｎ２）は高電位Ｈに維持される。第一電位（高電位Ｈ）は基準電位Ｖrefよりも高いので、比較器Ｃｏｍｐの出力（第四ノードｎ４）は低電位Ｌとなる。第一ノードｎ１が高電位Ｈであるので、ノア回路の出力である第六ノードｎ６は低電位Ｌとなる（図１２（ａ）の行列の右上のセル）。この際に、駆動トランジスター２６は、Ｎ型であるので、オフ状態となる（図１２（ａ）の行列の右上のセル）。その結果、画素電位Ｖpxは第一電位（高電位Ｈ）に維持され、画素２０は第一色表示を行う。
【０１２４】
画像信号が低電位データＤＬで第一ノードｎ１にて記憶される電位が低電位Ｌに書き込まれた直後には、画素電位Ｖpx（第二ノードｎ２）も低電位Ｌとなる。低電位Ｌは基準電位Ｖrefよりも低いので、比較器Ｃｏｍｐの出力（第四ノードｎ４）は高電位Ｈとなる。従って、第六ノードｎ６は低電位Ｌであり、駆動トランジスター２６はオフ状態となる（図１２（ａ）の行列の左下のセル）。この後、第一電位維持回路２７により、画素電位Ｖpxは第一電位（高電位Ｈ）に向かって変化して行く。画素電位Ｖpxが変化して行き、やがて基準電位Ｖrefよりも僅かに高くなると、比較器Ｃｏｍｐの出力（第四ノードｎ４）は低電位Ｌに変わる。第一ノードｎ１にて記憶される電位も低電位Ｌであるので、第六ノードｎ６は高電位Ｈに変わり、駆動トランジスター２６はオン状態となる（図１２（ａ）の行列の左上のセル）。この結果、画素電極２２と第二配線５５２とが導通状態となり、画素電位Ｖpxは第二電位に回復される。この様にして、第二色を表示する場合には、画素電位Ｖpxは第二電位と基準電位Ｖrefとの間で振動する交番電位となる。
【０１２５】
（変形例２）
「論理回路と駆動トランジスターとが異なる形態２」
次に、図１２（ｂ）を参照して、実施形態２に対する変形例２を説明する。尚、実施形態２と同一の構成部位については、同一の番号を附し、重複する説明は省略する。
【０１２６】
本変形例は実施形態２と比べて、画素２０の構成が異なっている。これに伴い、図１２（ｂ）に示す様に画素回路に於ける論理も実施形態２（図１２（ａ））から僅かに異なって来る。それ以外の構成は、実施形態２とほぼ同様である。実施形態２では、論理回路２９がノア回路で駆動トランジスター２６はＮ型であった。これに対して本変形例では、図１２（ｂ）に示す様に、論理回路２９がオア回路で駆動トランジスター２６はＰ型トランジスターとされる。第二電位は、実施形態２と同様に、第一電位よりも低電位である。この様な構成にしても実施形態２と同様な効果が得られる。
【０１２７】
次に、図１２（ｂ）を参照して、画素回路の論理を説明する。画像信号が高電位データＤＨで第一ノードｎ１にて記憶される電位が高電位Ｈの際には、第一電位維持回路２７により、画素電位Ｖpx（第二ノードｎ２）は高電位Ｈに維持される。第一電位（高電位Ｈ）は基準電位Ｖrefよりも高いので、比較器Ｃｏｍｐの出力（第四ノードｎ４）は低電位Ｌとなる。第一ノードｎ１が高電位Ｈであるので、オア回路の出力である第六ノードｎ６は高電位Ｈとなる（図１２（ｂ）の行列の右上のセル）。この際に、駆動トランジスター２６は、Ｐ型であるので、オフ状態となる（図１２（ｂ）の行列の右上のセル）。その結果、画素２０は第一電位（高電位Ｈ）に維持され、第一色表示を行う。
【０１２８】
画像信号が低電位データＤＬで第一ノードｎ１にて記憶される電位が低電位Ｌに書き込まれた直後には、画素電位Ｖpx（第二ノードｎ２）も低電位Ｌとなる。低電位Ｌは基準電位Ｖrefよりも低いので、比較器Ｃｏｍｐの出力（第四ノードｎ４）は高電位Ｈとなる。従って、第六ノードｎ６は高電位Ｈであり、駆動トランジスター２６はオフ状態となる（図１２（ｂ）の行列の左下のセル）。この後、第一電位維持回路２７により、画素電位Ｖpxは第一電位（高電位Ｈ）に向かって変化して行く。画素電位Ｖpxが変化して行き、やがて基準電位Ｖrefよりも僅かに高くなると、比較器Ｃｏｍｐの出力（第四ノードｎ４）は低電位Ｌに変わる。第一ノードｎ１にて記憶される電位も低電位Ｌであるので、第六ノードｎ６は低電位Ｌに変わり、Ｐ型の駆動トランジスター２６はオン状態となる（図１２（ｂ）の行列の左上のセル）。この結果、画素電極２２と第二配線５５２とが導通状態となり、画素電位Ｖpxは第二電位（低電位Ｌ）に回復される。この様にして、第二色を表示する場合には、画素電位Ｖpxは第二電位と基準電位Ｖrefとの間で振動する交番電位となる。
【０１２９】
（実施形態３）
「ダイナミックメモリーに代わりスタティックメモリーを有する形態」
図１３は実施形態３に係る電気泳動装置の画素回路の構成図である。図１４は実施形態３に係る電気泳動装置の画素回路の詳細を説明した図である。以下、実施形態３に係わる電気泳動装置の画素の構成について説明する。尚、実施形態１乃至２と同一の構成部位については、同一の番号を附し、重複する説明は省略する。
【０１３０】
本実施形態（図１３）は実施形態１（図４）や実施形態２（図１１）と比べて、記憶回路が異なっている。それ以外の構成は、実施形態１（図４）や実施形態２（図１１）とほぼ同様である。実施形態１や実施形態２では、記憶回路として画素２０にダイナミックメモリー２５Ｄが設けられており、これにより第一ノードｎ１では、走査線３０の非選択期間に画像信号が維持された。本実施形態では、図１３に示す様に、第一ノードｎ１にスタティックメモリー２５Ｓが設けられている。このスタティックメモリー２５Ｓにより、走査線３０の非選択期間に第一ノードｎ１にて画像信号が維持される。
【０１３１】
スタティックメモリー２５Ｓは第一インバーター回路２５３と第二インバーター回路２５４とを含んでいる。第一インバーター回路２５３の出力は第二インバーター回路２５４の入力に電気的に接続されており、第二インバーター回路２５４の出力と第一インバーター回路２５３の入力とが電気的に接続されている。第一インバーター回路２５３の入力が第一ノードｎ１である。斯うする事で、走査線３０の非選択期間にも第一ノードｎ１で画像信号を安定的に維持する事ができる。
【０１３２】
図１３に示す様に、第二インバーター回路２５４の出力と第一インバーター回路２５３の入力との間にメモリコントロラー２５５を備えていても良い。メモリコントロラー２５５は第一選択トランジスター２１１と相補的な動作を行う様に設定される。一例としては、メモリコントロラー２５５を第一選択トランジスター２１１とは異なった導電型のトランジスターとし、メモリコントロラー２５５のゲートと第一選択トランジスター２１１のゲートとには同一の信号を供給する。本実施形態では、第一選択トランジスター２１１がＮ型であるので、メモリコントロラー２５５はＰ型となり、両トランジスターのゲートは走査線３０に電気的に接続されている。その結果、メモリコントロラー２５５は、走査信号に応じて、スタティックメモリー２５Ｓへのデータの書き換えを容易にすると共に確実にデータを維持する事が可能になる。具体的に走査線３０に高走査電位ＳＨが供給された際には、メモリコントロラー２５５は第二インバーター回路２５４の出力を遮断するので、第一ノードｎ１に於ける画像信号の書き換えが容易となる。又、走査線３０に低走査電位ＳＬが供給された際には、メモリコントロラー２５５はオン状態となるので、第一インバーター回路２５３と第二インバーター回路２５４とは静的な記憶装置として機能する。
【０１３３】
図１４に示す様に、第一インバーター回路２５３と第二インバーター回路２５４とは、第一配線５５１や第二配線５５２に電気的に接続されている。従って、第一インバーター回路２５３と第二インバーター回路２５４とには、第一電位が負電源電位として供給され、第二電位が正電源電位として供給される。この為に、第一ノードｎ１では、高電位データＤＨが第二電位として記憶され、低電位データＤＬが第一電位として記憶される。第一ノードｎ１で画像信号を書き換える為には、高電位データＤＨは第一インバーター回路２５３の論理転換電位ＶTR253よりも大きい電位値とし（ＤＨ＞ＶTR253）、低電位データＤＬは第一インバーター回路２５３の論理転換電位ＶTR253よりも小さい電位値とする（ＤＬ＜ＶTR253）。論理転換電位ＶTRとはインバーターの出力論理が反転する入力電位で、負電源電位と論理転換電圧（負電源電位が０Ｖの際に論理転換する電位）との和である。論理転換電位ＶTRは、通常、インバーターに供給される正電源電位と負電源電位との平均値程度の電位値とされる。本実施形態では、第一インバーター回路２５３の論理転換電位ＶTR253と第二インバーター回路２５４の論理転換電位ＶTR254は、正電源電位ＶDD（ＶDD＝２７．２Ｖ）と負電源電位ＶSS（ＶSS＝０Ｖ）との平均値程度の電位値とほぼ同じで、一例として、凡そ１３．６Ｖである（ＶTR253＝ＶTR254＝１３．６Ｖ）。高電位データＤＨは、一例として、ＤＨ＝２１．６Ｖであり、低電位データＤＬは、一例として、ＤＬ＝５．６Ｖである。画素２０がメモリコントロラー２５５を有するスタティックメモリー２５Ｓを備えている為に、この様に、実施形態１に比べて高電位データＤＨの電位を下げ、低電位データＤＬの電位を上げる事が可能となる。
【０１３４】
実施形態１に比べて高電位データＤＨの電位を下げ、低電位データＤＬの電位を上げて、第一ノードｎ１に画像信号を書き込んでも、走査線３０が非選択期間に入ると、メモリコントロラー２５５がオン状態となって、第一インバーター回路２５３と第二インバーター回路２５４とが静的な記憶装置として機能する。その結果、第一ノードｎ１の電位は、高電位データＤＨが書き込まれた際には、非選択期間に第二電位となる。同様に、低電位データＤＬが書き込まれた際には、非選択期間に第一ノードｎ１の電位は第一電位となる。反対に、たとえ高電位データＤＨとして第二電位よりも高電位のデータが第一ノードｎ１に書き込まれたとしても、非選択期間に第一ノードｎ１の電位は、矢張り第二電位となる。従って、高電位データＤＨを第二電位よりも大きい電位値にしても、その効果は得られない。同様に、たとえ低電位データＤＬとして第一電位よりも低電位のデータが第一ノードｎ１に書き込まれたとしても、非選択期間に第一ノードｎ１の電位は、矢張り第一電位となる。従って、低電位データＤＬを第一電位よりも小さい電位値にしても、その効果は得られない。この様に、本実施形態に於いては、高電位データＤＨは第一インバーター回路２５３の論理転換電位ＶTR253よりも大きく、第二電位以下の電位値とする（ＶTR253＜ＤＨ≦ＶDD）。又、低電位データＤＬは第一インバーター回路２５３の論理転換電位ＶTR253よりも小さく、第一電位以上の電位値とする（ＶSS≦ＤＬ＜ＶTR253）。
【０１３５】
走査信号の電位と画像信号の電位との関係は実施形態１と同じであるが、電源の数を減らすとの視点からは、高走査電位ＳＨと第二電位とを同一とし（ＳＨ＝ＶDD）、低走査電位ＳＬと第一電位とを同一としても良い（ＳＬ＝ＶSS）。
【０１３６】
上述の構成としても、実施形態１や実施形態２と同様な効果が得られる。本実施形態では、実施形態１にて得られる効果に加えて、高電位データＤＨの電位を実施形態１に比べて下げる事ができるので、高走査電位ＳＨが実施形態１と同じであれば、実施形態１よりも高速に第一ノードｎ１の画像信号を書き換える事が可能になる。即ち、実施形態１よりも高速動作が実現する。更に、画像信号の維持がスタティックメモリー２５Ｓによってなされるので、実施形態１に比べて長時間のデータ維持が可能となる。
【０１３７】
変形例１や変形例２に於いても、ダイナミックメモリー２５Ｄをスタティックメモリー２５Ｓに置き換える事ができる。
【０１３８】
尚、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。
【０１３９】
（変形例３）
「第一電位維持回路が異なる形態」
図１５は変形例３に係る電気泳動装置の画素回路の構成図である。以下、変形例３に係わる電気泳動装置の画素の構成について説明する。尚、実施形態１乃至３と同一の構成部位については、同一の番号を附し、重複する説明は省略する。
【０１４０】
本変形例は、実施形態１乃至３と比べて、第一電位維持回路２７の構成が異なっている。それ以外の構成は、実施形態１乃至３とほぼ同様である。実施形態１乃至３では、第一電位維持回路２７は真性多結晶シリコン膜からなる抵抗素子を有していた。これに対して、本変形例では、ドナー型元素又はアクセプター型元素を含んだドープト多結晶シリコン膜にて抵抗素子を形成する。ドープトシリコン膜はドナー型元素やアクセプター型元素の濃度調整にて容易に抵抗値を制御できるので、時定数τを正確に定める事ができる。尚、ドープトシリコン膜の抵抗値が低すぎ、前述の数式２０等の関係を満たすのが困難となる事が予想される場合には、容量素子２７Ｃを設け、時定数τを調整しても良い。斯うした構成としても、上述の実施形態の効果を得る事が可能となる。
【０１４１】
（変形例４）
「比較器の構成が異なる形態１」
本変形例は実施形態１乃至３と比べて、比較器Ｃｏｍｐの構成が異なっている。それ以外の構成は、実施形態１及び実施形態３とほぼ同様である。実施形態１乃至３では、比較器Ｃｏｍｐはカレントミラー型差動増幅回路からなっていた。これに対して、本変形例では、比較器Ｃｏｍｐを複数個（典型的には二個）のカレントミラー型差動増幅回路を直列接続させても良い。一段のカレントミラー型差動増幅回路の出力の振幅が電源電圧よりも小さい場合でも、複数段直列接続させる事で、論理回路２９の第二入力は電源電圧に一致し、上述の実施形態の効果を得る事が可能となる。
【０１４２】
（変形例５）
「比較器の構成が異なる形態２」
本変形例は実施形態１乃至３と比べて、比較器Ｃｏｍｐの構成が異なっている。それ以外の構成は、実施形態１及び実施形態３とほぼ同様である。実施形態１乃至３では、比較器Ｃｏｍｐの出力が論理回路２９の第二入力に直に接続されていた。比較器Ｃｏｍｐからの出力の振幅は電源電圧（第二電位と第一電位との差）に一致するとは限らない。斯うした場合、比較器Ｃｏｍｐの出力と論理回路２９の第二入力との間にバッファー回路を備えても良い。バッファー回路には第一電位や第二電位が供給される。バッファー回路の一例としては、インバーター回路を偶数個直列に接続したものである。比較器Ｃｏｍｐからの出力の振幅が電源電圧よりも小さい場合でも、バッファー回路を比較器Ｃｏｍｐの出力と論理回路２９の第二入力との間に設ける事で、論理回路２９の第二入力は電源電圧に一致し、上述の実施形態の効果を得る事が可能となる。
【符号の説明】
【０１４３】
Ｃｏｍｐ…比較器、ＦＳＦ…第一強電界、ＦＷＦ…第一弱電界、ＳＳＦ…第二強電界、１０…表示部、２０…画素、２２…画素電極、２３…共通電極、２４…電気泳動材料、２５Ｄ…ダイナミックメモリー、２５Ｓ…スタティックメモリー、２６…駆動トランジスター、２７…第一電位維持回路、２７Ｃ…容量素子、２８…第二電位回復回路、２９…論理回路、３０…走査線、４０…信号線、５０…共通電位線、５５…各種電位線、６０…制御部、７０…駆動回路、７１…コントローラー、７２…走査線駆動回路、７３…信号線駆動回路、７４…電位供給回路、８０…画像信号処理部、９０…記憶部、１００…電子機器、１１０…フレームメモリー、１２０…操作部、１３０…画像信号供給回路、１４０…制御回路、１５０…電気泳動装置、２１１…第一選択トランジスター、２１２…第二選択トランジスター、２５１…第一電極、２５２…第二電極、２５３…第一インバーター回路、２５４…第二インバーター回路、２５５…メモリコントロラー、４００…電子ペーパー、４１０…本体、５００…電子ノート、５０１…カバー、５５１…第一配線、５５２…第二配線、５５３…基準電位線。
【図１】
2015094765.tif 000023
【図２】
2015094765.tif 000024
【図３】
2015094765.tif 000025
【図４】
2015094765.tif 000026
【図５】
2015094765.tif 000027
【図６】
2015094765.tif 000028
【図７】
2015094765.tif 000029
【図８】
2015094765.tif 000030
【図９】
2015094765.tif 000031
【図１０】
2015094765.tif 000032
【図１１】
2015094765.tif 000033
【図１２】
2015094765.tif 000034
【図１３】
2015094765.tif 000035
【図１４】
2015094765.tif 000036
【図１５】
2015094765.tif 000037