(57)【要約】【課題】ＤＣ／ＲＦ変換部のスイッチで生じる損失が増大するのを防いで、スイッチで生じる発熱を抑制し、スイッチからの放熱を図るヒートシンクの小形化を図る。【解決手段】可変ＤＣ電源部４の直流出力を高周波出力に変換するＤＣ／ＲＦ変換部５と、可変ＤＣ電源部４を制御する出力制御部９及びＤＣ／ＲＦ変換部５のスイッチング回路５Ａを構成するスイッチに駆動信号を供給する駆動信号供給回路１０を有する制御部８とを備える。駆動信号供給回路１０は、スイッチング回路５Ａの各スイッチの制御端子間の電圧を検出する制御端子間電圧検出部１０Ｃと、制御端子間電圧検出部１０Ｃにより検出される電圧を目標値に保つ制御を行う制御端子間電圧制御部１０Ｅとを備えて、スイッチング回路５Ａの各スイッチの制御端子間の電圧を目標値に保つ制御を行うことにより各スイッチで生じる導通損失の増大を防ぐ。【選択図】    図１
2015139244.tif 000002
【特許請求の範囲】
【請求項１】
直流出力の制御が可能な可変ＤＣ電源部と、半導体増幅素子からなるスイッチを備えたスイッチング回路を有して、該スイッチング回路のスイッチング動作により前記可変ＤＣ電源部の直流出力を高周波出力に変換するＤＣ／ＲＦ変換部と、前記ＤＣ／ＲＦ変換部の出力周波数に等しい周波数を有する正弦波状又は矩形波状の電圧信号を発生する信号発生器を備えて前記可変ＤＣ電源部の出力を高周波出力に変換するためのスイッチング動作を前記スイッチング回路に行わせるべく前記信号発生器の出力信号と同期させて前記スイッチング回路のスイッチの制御端子間に駆動信号を与える駆動信号供給回路とを備えた高周波電源装置において、
前記駆動信号供給回路は、
前記スイッチング回路の各スイッチの制御端子間の電圧を直接又は間接的に検出して、前記各スイッチの制御端子間の電圧の情報を含む検出信号電圧を出力する制御端子間電圧検出部と、
前記制御端子間電圧検出部が出力する検出信号から検出される各スイッチの制御端子間の電圧を設定された目標値に保つように制御する制御端子間電圧制御部と、
を具備したことを特徴とする高周波電源装置。
【請求項２】
前記スイッチング回路は、互いに直列に接続されたハイサイドスイッチとローサイドスイッチにより構成されて前記可変ＤＣ電源部の出力端子間に接続されたレグを少なくとも一つ備え、
前記駆動信号供給回路は、前記ハイサイドスイッチの制御端子間及びローサイドスイッチの制御端子間にそれぞれ接続されたハイサイドスイッチ用二次コイル及びローサイドスイッチ用二次コイルを有するトランスと、前記各スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する基準電圧発生部とを更に備え、
前記制御端子間電圧制御部は、前記制御端子間電圧検出部が出力する検出信号電圧と前記基準電圧との偏差を演算する誤差増幅部と、前記信号発生器の出力電圧と前記誤差増幅部の出力電圧との乗算値の情報を含む乗算出力電圧を前記トランスの一次側に入力する乗算器とを備えている請求項１に記載の高周波電源装置。
【請求項３】
前記スイッチング回路は、互いに直列に接続されたハイサイドスイッチとローサイドスイッチにより構成されて前記可変ＤＣ電源部の出力端子間に接続されたレグを少なくとも一つ備え、
前記駆動信号供給回路は、前記ハイサイドスイッチの制御端子間及びローサイドスイッチの制御端子間にそれぞれ接続されたハイサイドスイッチ用二次コイル及びローサイドスイッチ用二次コイルを有するトランスと、前記スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する基準電圧発生部とを更に備え、
前記制御端子間電圧制御部は、前記基準電圧を前記制御端子間電圧検出部が出力する検出信号電圧で除する演算を行う除算器と、前記信号発生器の出力電圧と前記除算器の出力電圧との乗算値の情報を含む乗算出力電圧を前記トランスの一次側に入力する乗算器とを備えている請求項１に記載の高周波電源装置。
【請求項４】
前記制御端子間電圧検出部は、前記トランスの一次コイルの両端の電圧から前記各スイッチの制御端子間の電圧の情報を得るように構成されている請求項２又は３に記載の高周波電源装置。
【請求項５】
前記制御端子間電圧検出部は、前記トランスの二次コイルの両端の電圧から前記各スイッチの制御端子間の電圧の情報を得るように構成されている請求項２又は３に記載の高周波電源装置。
【請求項６】
前記スイッチング回路は、互いに直列に接続されたハイサイドスイッチとローサイドスイッチにより構成されて前記可変ＤＣ電源部の出力端子間に接続されたレグを１つだけ備えたハーフブリッジ型のスイッチング回路からなっている請求項１ないし５の何れかに記載の高周波電源装置。
【請求項７】
前記スイッチング回路は、互いに直列に接続されたハイサイドスイッチとローサイドスイッチにより構成されて前記可変ＤＣ電源部の出力端子間に接続されたレグを２つ備えて、該２つのレグを並列に接続した構成を有するフルブリッジ型のスイッチング回路からなっている請求項１ないし５の何れかに記載の高周波電源装置。
【請求項８】
前記スイッチング回路は、チョークコイルを通して前記可変ＤＣ電源部の出力端子間に接続された単一のスイッチにより構成され、
前記駆動信号供給回路は、前記スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する基準電圧発生部を備え、
前記制御端子間電圧制御部は、前記制御端子間電圧検出部が出力する検出信号電圧と前記基準電圧との偏差を演算する誤差増幅部と、前記信号発生器の出力電圧と前記誤差増幅部の出力電圧との乗算値の情報を含む乗算出力電圧を出力する乗算器とを備え、
前記乗算出力電圧が直接又はトランスを通して前記スイッチの制御端子間に駆動信号として入力されている請求項１に記載の高周波電源装置。
【請求項９】
前記スイッチング回路は、チョークコイルを通して前記可変ＤＣ電源部の出力端子間に接続された単一のスイッチにより構成され、
前記駆動信号供給回路は、前記スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する基準電圧発生部を備え、
前記制御端子間電圧制御部は、前記基準電圧を前記制御端子間電圧検出部が出力する検出信号電圧で除する演算を行う除算器と、前記信号発生器の出力電圧と前記除算器の出力電圧との乗算値の情報を含む乗算出力電圧を出力する乗算器とを備え、
前記乗算出力電圧が直接又はトランスを通して前記スイッチの制御端子間に駆動信号として入力されている請求項１に記載の高周波電源装置。
【請求項１０】
前記スイッチの制御端子間の電圧の目標値は、前記スイッチング回路を構成するスイッチで生じる導通損失を設定した制限値以下に抑えるために適した値に設定されている請求項１ないし９の何れかに記載の高周波電源装置。
【請求項１１】
前記スイッチング回路のスイッチを通して流れる電流の情報を含むパラメータに対して前記制御端子間の電圧の目標値を演算する目標値演算部が設けられ、
前記基準電圧発生部は、前記目標値演算部で演算された目標値を与える基準電圧を発生するように構成されている請求項１０に記載の高周波電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ負荷等の負荷に高周波電力を供給する高周波電源装置に関するものである。
【背景技術】
【０００２】
プラズマ負荷等の負荷に高周波電力を供給する高周波電源装置として、特許文献１に示されているように、直流出力を調整する機能を有する可変ＤＣ電源部と、可変ＤＣ電源部から出力される直流出力をスイッチ素子のオンオフ動作により高周波交流出力に変換するＤＣ／ＲＦ変換部（直流／高周波交流変換部）とを備えて、可変ＤＣ電源部を制御することにより、ＤＣ／ＲＦ変換部から設定値に保たれた高周波電力を出力するようにしたものが用いられている。
【０００３】
図１９は、従来のこの種の高周波電源装置の構成を示したものである。同図において、１は高周波電源装置、２は高周波電源装置１から高周波電力が供給される負荷、３は高周波電源装置１と負荷２との間に設けられたインピーダンス整合器である。
【０００４】
図１９に示された高周波電源装置１は、出力制御信号Ｓdcに応じて、出力する直流電力の大きさを調整する機能を有する可変ＤＣ電源部（可変直流電源部）４と、可変ＤＣ電源部４から出力される直流電力を高周波電力に変換するＤＣ／ＲＦ変換部（直流／高周波変換部）５と、ＤＣ／ＲＦ変換部５の出力から高調波成分を除去するローパスフィルタ６と、ローパスフィルタ６の出力端と高周波電源装置の出力端子１ａとの間に挿入されたパワー検出部７と、可変ＤＣ電源部４及びＤＣ／ＲＦ変換部５を制御する制御部８′とを備えている。パワー検出部７は、高周波電源装置１から出力される高周波電力の進行波成分と、インピーダンスの不整合時にインピーダンス整合器３の入力部で反射して戻ってくる高周波電力の反射波成分とをそれぞれ検出して進行波電力検出信号Ｐｆと反射波電力検出信号Ｐｒとを出力する。
【０００５】
ＤＣ／ＲＦ変換部５は、例えば、図２０に示したように、互いに直列に接続されたハイサイドスイッチＱ１とローサイドスイッチＱ２とからなるレグ５ａを少なくとも一つ有して、該少なくとも一つのレグを可変ＤＣ電源部４の出力端子間に並列に接続した構成を有するスイッチング回路５Ａと、インダクタＬｒとキャパシタＣｒとの直列回路からなっていて、可変ＤＣ電源部の出力電圧Ｖdcがスイッチング回路５Ａを通して印加される直列共振回路５Ｂとを備えたＤ級アンプにより構成される。図２０に示した例では、可変ＤＣ電源部４の出力がスイッチング回路５Ａと直列共振回路５Ｂとを通してトランス５Ｃの一次コイルＷｐに印加され、このトランスの二次コイルＷｓの出力がローパスフィルタ６に入力されている。なおトランス５Ｃは省略される場合もある。
【０００６】
図２０に示したＤＣ／ＲＦ変換部においては、スイッチング回路５Ａを構成するスイッチＱ１及びＱ２がそれぞれＭＯＳＦＥＴ  ＦＥＴ１及びＦＥＴ２からなっていて、ＦＥＴ１のソースがＦＥＴ２のドレインに接続されることによりスイッチＱ１とＱ２とが直列に接続されている。スイッチＱ１とＱ２の直列回路の両端（可変ＤＣ電源部の出力端子間）にはキャパシタＣｓが接続されている。スイッチＱ１及びＱ２の制御端子間（図示の例ではＦＥＴ１及びＦＥＴ２のゲート・ソース間）にはそれぞれ、制御部８′内に設けられた駆動信号供給回路１０′から電圧波形が正弦波状又は矩形波状を呈する駆動信号Ｓ１及びＳ２が交互に与えられる。
【０００７】
図２０に示されたＤＣ／ＲＦ変換部５においては、スイッチＱ１，Ｑ２のスイッチング周波数に対して、直列共振回路５Ｂの共振周波数とＱ（quality factor）とを適当に選ぶことにより、直列共振回路５Ｂとトランス５Ｃの１次コイルＷｐとに正弦波形の交流電流を流して、可変ＤＣ電源部４の出力を高周波交流電力に変換する。
【０００８】
図１９に示された制御部８′は、パワー検出部７から出力される進行波成分検出信号Ｐｆに応じて可変ＤＣ電源部４に所定の出力制御信号Ｓdcを与えることにより、パワー検出部７により検出される高周波電力の進行波成分（負荷に供給される電力）を設定値に保つ出力制御と、パワー検出部７で検出された反射波成分が設定された規定値を超えたときに、該反射波成分を規定値以下に抑えるように可変ＤＣ電源部４の出力を抑制する反射保護制御とを行う。制御部８′はまた、ＤＣ／ＲＦ変換部５のスイッチング回路のスイッチをオンオフさせることにより、可変ＤＣ電源部４の直流出力を所定の周波数を有する高周波電力に変換する変換動作をＤＣ／ＲＦ変換部５に行わせる。
【０００９】
図２０に示した例では、ハイサイドスイッチＱ１とローサイドスイッチＱ２の直列回路からなるレグ５ａを一つ備えたハーフブリッジ型のスイッチング回路５Ａと、直列共振回路５Ｂとを備えたＤ級アンプによりＤＣ／ＲＦ変換部５が構成されているが、Ｄ級アンプのレグのハイサイドスイッチをチョークコイルで置き換えて、ローサイドスイッチのみによってスイッチング回路を構成するとともに、ＤＣ電源部の出力をチョークコイルを通して直列共振回路に印加するようにしたＥ級アンプによりＤＣ／ＲＦ変換部が構成される場合もある。
【００１０】
一般に、高周波電源装置１と負荷２との間に設けられているインピーダンス整合器３は、インピーダンス可変素子である可変コンデンサ又は可変インダクタをモータで制御して、インピーダンス整合器の入力端から負荷側を見たインピーダンスを調整することにより整合動作を行うように構成されているため、瞬時にインピーダンスの整合を図ることはできず、インピーダンスの整合には通常１００msecないし数secの時間を要する。インピーダンスの整合がとれるまでの間はインピーダンス整合器３の入力部で反射が生じるため、インピーダンス整合器３からＤＣ／ＲＦ変換部５に戻ってくる反射波電力が多くなって、ＤＣ／ＲＦ変換部５のスイッチング回路を構成するスイッチに流れる電流が増加し、該スイッチで生じる導通損失が増加する。
【００１１】
高周波電力を供給する負荷２がプラズマ負荷である場合には、負荷のインピーダンスが不安定で、印加電力、チャンバ内のガスの圧力、チャンバ内に供給されるガスの流量、処理時間などの条件により負荷インピーダンスが細かく変化するため、インピーダンスの不整合状態が頻繁に生じ、ＤＣ／ＲＦ変換部５のスイッチング回路を構成するスイッチで多くの損失が生じる。特にＤＣ／ＲＦ変換部から負荷側を見たインピーダンスが短絡に近い低インピーダンスの状態になって、全反射が生じる状態に近い状態になった場合には、スイッチング回路のスイッチに大電流が流れるため、スイッチのオン抵抗により大きな導通損失が生じる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００３−１４３８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記のように、可変ＤＣ電源部４から得られる直流電力を、Ｄ級アンプやＥ級アンプなどのスイッチングアンプからなるＤＣ／ＲＦ変換部５Ａにより高周波電力に変換するようにした高周波電源装置においては、反射電力が増大した際や、負荷電流が増大した際に、スイッチングアンプを構成するスイッチング回路の各スイッチで多くの損失が生じる。
【００１４】
従って従来の高周波電源装置においては、ＤＣ／ＲＦ変換部の各スイッチが過度の温度上昇により破損するのを防ぐために、各スイッチに対して大型のヒートシンクを設けることが必要になり、装置が大形化するという問題があった。またＤＣ／ＲＦ変換部のスイッチで多くの損失が生じると、装置の効率が低下するため、ＤＣ／ＲＦ変換部の各スイッチで生じる損失は可能な限り少なくしておくことが望ましい。
【００１５】
本発明の目的は、可変ＤＣ電源部の出力を高周波電力に変換するＤＣ／ＲＦ変換部に設けられるスイッチング回路の各スイッチで過度の導通損失が生じるのを防いで、スイッチング回路に対して設けるヒートシンクの小型化を図ることができるようにした高周波電源装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、直流出力の制御が可能な可変ＤＣ電源部と、半導体増幅素子からなるスイッチを備えたスイッチング回路を有して、該スイッチング回路のスイッチング動作により可変ＤＣ電源部の直流出力を高周波出力に変換するＤＣ／ＲＦ変換部と、ＤＣ／ＲＦ変換部の出力周波数に等しい周波数を有する正弦波状又は矩形波状の電圧信号を発生する信号発生器を備えて可変ＤＣ電源部の出力を高周波出力に変換するためのスイッチング動作をスイッチング回路に行わせるべく信号発生器の出力信号と同期させてスイッチング回路のスイッチの制御端子間に駆動信号を与える駆動信号供給回路とを備えた高周波電源装置を対象とする。本願においては、上記の目的を達成するために、少なくとも、以下に示す第１ないし第１１の発明が開示される。
【００１７】
第１の発明においては、上記駆動信号供給回路に、スイッチング回路の各スイッチの制御端子間の電圧を直接又は間接的に検出して、前記各スイッチの制御端子間の電圧の情報を含む検出信号電圧を出力する制御端子間電圧検出部と、制御端子間電圧検出部が出力する検出信号から検出される各スイッチの制御端子間の電圧を設定された目標値に保つように制御する制御端子間電圧制御部とが設けられる。
【００１８】
上記のように駆動信号供給回路を構成しておくと、可変ＤＣ電源部の出力電圧の如何に関わりなく、スイッチング回路を構成する各スイッチの制御端子間の電圧を設定された目標値に保つことができる。制御端子間の電圧を一定に保っても、スイッチを通して流れる電流（スイッチがＭＯＳＦＥＴからなる場合にはドレイン電流）が変化すればスイッチのオン抵抗は変化するが、スイッチを通して流れる電流の変動範囲を考慮して、制御端子間の電圧を適正な値に保つようにしておけば、各スイッチのオン抵抗を、各スイッチで過度の導通損失が生じるのを防ぐために適した範囲の値に保つことができ、可変ＤＣ電源部からＤＣ／ＲＦ変換部に印加する電圧の値を変化させた際に、各スイッチのオン抵抗が適正な範囲から外れて各スイッチで過度の導通損失が生じるのを防ぐことができる。従って、本発明によれば、各スイッチで生じる発熱を抑制して、各スイッチを冷却するために設けるヒートシンクの小形化を図ることができる。
【００１９】
本願に開示された第２の発明は、上記第１の発明に適用されるもので、本発明においては、上記スイッチング回路が、互いに直列に接続されたハイサイドスイッチとローサイドスイッチにより構成されて可変ＤＣ電源部の出力端子間に接続されたレグを少なくとも一つ備えている。この場合、駆動信号供給回路は、ハイサイドスイッチの制御端子間及びローサイドスイッチの制御端子間にそれぞれ接続されたハイサイドスイッチ用二次コイル及びローサイドスイッチ用二次コイルを有するトランスと、前記各スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する基準電圧発生部とを更に備えている。この場合、制御端子間電圧制御部は、制御端子間電圧検出部が出力する検出信号電圧と基準電圧との偏差を演算する誤差増幅部と、信号発生器の出力電圧と誤差増幅部の出力電圧との乗算値の情報を含む乗算出力電圧をトランスの一次側に入力する乗算器とを備えた構成とされる。
【００２０】
信号発生器の出力電圧と誤差増幅部の出力電圧との乗算は、乗算用ＩＣやダブル・バランスド・ミキサなどの乗算素子により行うことができる。これらの乗算素子の出力電圧がトランスからスイッチを駆動するために必要なレベルの駆動信号を発生させるために十分なレベルを有している場合には、該乗算素子のみにより乗算器を構成して、乗算素子の出力電圧を乗算出力電圧としてトランスに入力するように構成することができる。これに対し、乗算素子がスイッチを駆動するために必要なレベルの電圧を発生することができない場合には、該乗算素子の出力をドライバアンプにより増幅してトランスに入力する必要がある。この場合、乗算器は、乗算素子と該乗算素子の出力電圧を増幅して乗算出力電圧を出力するドライバアンプとにより構成される。即ち、上記乗算器は、乗算素子のみにより構成される場合もあり、乗算素子とその出力を増幅するドライバアンプとにより構成される場合もある。以下に示す他の発明で用いる乗算器についても同様である。
【００２１】
本願に開示された第３の発明も上記第１の発明に適用されるもので、本発明においても、スイッチング回路が、互いに直列に接続されたハイサイドスイッチとローサイドスイッチにより構成されて可変ＤＣ電源部の出力端子間に接続されたレグを少なくとも一つ備えており、駆動信号供給回路は、ハイサイドスイッチの制御端子間及びローサイドスイッチの制御端子間にそれぞれ接続されたハイサイドスイッチ用二次コイル及びローサイドスイッチ用二次コイルを有するトランスと、各スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する基準電圧発生部とを備えている。これらの構成は第２の発明と同様であるが、本発明においては、制御端子間電圧制御部が、基準電圧を制御端子間電圧検出部が出力する検出信号電圧で除する演算を行う除算器と、信号発生器の出力電圧と除算器の出力電圧との乗算値の情報を含む乗算出力電圧をトランスの一次側に入力する乗算器とを備えている。
【００２２】
本願に開示された第４の発明は、第２の発明又は第３の発明に適用されるもので、本発明においては、制御端子間電圧検出部が、トランスの一次コイルの両端の電圧から各スイッチの制御端子間の電圧の情報を得るように構成されている。
【００２３】
本願に開示された第５の発明は、第２の発明又は第３の発明に適用されるもので、本発明においては、制御端子間電圧検出部が、トランスの二次コイルの両端の電圧から各スイッチの制御端子間の電圧の情報を得るように構成されている。
【００２４】
本願に開示された第６の発明は、第１ないし第５の発明の何れかに適用されるもので、本発明においては、スイッチング回路が、互いに直列に接続されたハイサイドスイッチとローサイドスイッチにより構成されて可変ＤＣ電源部の出力端子間に接続されたレグを１つだけ備えたハーフブリッジ型のスイッチング回路からなっている。
【００２５】
本願に開示された第７の発明は、第１ないし第５の発明の何れかに適用されるもので、本発明においては、スイッチング回路が、互いに直列に接続されたハイサイドスイッチとローサイドスイッチにより構成されて可変ＤＣ電源部の出力端子間に接続されたレグを２つ備えて、該２つのレグを並列に接続した構成を有するフルブリッジ型のスイッチング回路からなっている。
【００２６】
本願に開示された第８の発明は、第１の発明に適用されるもので、本発明においては、スイッチング回路が、チョークコイルを通して可変ＤＣ電源部の出力端子間に接続された単一のスイッチにより構成され、駆動信号供給回路は、スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する基準電圧発生部を備えている。また制御端子間電圧制御部は、制御端子間電圧検出部が出力する検出信号電圧と基準電圧との偏差を演算する誤差増幅部と、信号発生器の出力電圧と前記誤差増幅部の出力電圧との乗算値の情報を含む乗算出力電圧を出力する乗算器とを備え、乗算出力電圧が直接又はトランスを通してスイッチング回路のスイッチの制御端子間に駆動信号として入力されている。
【００２７】
本願に開示された第９の発明は、第１の発明に適用されるもので、本発明においては、スイッチング回路が、チョークコイルを通して可変ＤＣ電源部の出力端子間に接続された単一のスイッチにより構成され、駆動信号供給回路は、スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する基準電圧発生部を備えている。また制御端子間電圧制御部は、基準電圧を制御端子間電圧検出部が出力する検出信号電圧で除する演算を行う除算器と、信号発生器の出力電圧と除算器の出力電圧との乗算値の情報を含む乗算出力電圧を出力する乗算器とを備え、乗算出力電圧が直接又はトランスを通してスイッチング回路のスイッチの制御端子間に駆動信号として入力されている。
【００２８】
本願に開示された第１０の発明は、第１の発明ないし第９の発明の何れかに適用されるもので、本発明においては、スイッチの制御端子間の電圧の目標値が、スイッチング回路を構成するスイッチで生じる導通損失を設定した制限値以下に抑えるために適した値に設定されている。
【００２９】
本願に開示された第１１の発明は、第１０の発明に適用されるもので、本発明においては、スイッチング回路のスイッチを通して流れる電流の情報を含むパラメータに対して制御端子間の電圧の目標値を演算する目標値演算部が設けられている。この場合基準電圧発生部は、上記目標値演算部で演算された目標値を与える基準電圧を発生するように構成される。
【００３０】
上記のように、スイッチング回路のスイッチを通して流れる電流の情報を含むパラメータに対してスイッチの制御端子間の電圧の目標値を演算する目標値演算部を設けておくと、スイッチング回路の各スイッチを流れる電流に応じて各スイッチの制御端子間の電圧の目標値を決めることができるため、負荷の状態の如何に関わりなく、各スイッチで生じる導通損失の低減を効果的に図ることができる。
【００３１】
スイッチング回路のスイッチを通して流れる電流の情報を含むパラメータとしては、スイッチング回路から出力される電流の検出値そのものを用いてもよく、スイッチング回路から負荷側を見た回路のインピーダンスなどを用いてもよい。
【発明の効果】
【００３２】
本発明によれば、ＤＣ／ＲＦ変換部に設けるスイッチング回路を構成する各スイッチに駆動信号を供給する駆動信号供給回路に、スイッチング回路の各スイッチの制御端子間の電圧を直接又は間接的に検出して、各スイッチの制御端子間の電圧の情報を含む検出信号電圧を出力する制御端子間電圧検出部と、制御端子間電圧検出部が出力する検出信号から検出される各スイッチの制御端子間の電圧を設定された目標値に保つように制御する制御端子間電圧制御部とを設けて、可変ＤＣ電源部の出力電圧の如何に関わりなく、スイッチング回路を構成する各スイッチの制御端子間の電圧を設定された目標値に保って、各スイッチのオン抵抗を、各スイッチで過度の導通損失が生じるのを防ぐために適した範囲の値に保つことができるようにしたので、可変ＤＣ電源部からＤＣ／ＲＦ変換部に印加される電圧の変化に伴って各スイッチで過度な導通損失が生じるのを防ぐことができる。従って、本発明によれば、各スイッチで生じる発熱を抑制することができ、各スイッチを冷却するために設けるヒートシンクの小形化を図ることができる。またスイッチング回路で生じる損失の低減を図ることができるため、装置の効率の改善を図ることができる。
【００３３】
また本発明において、スイッチング回路のスイッチを通して流れる電流の情報を含むパラメータに対して制御端子間の電圧の目標値を演算する目標値演算部を設けて、スイッチング回路の各スイッチを流れる電流に応じて各スイッチの制御端子間の電圧の目標値を決めるようにした場合には、負荷の状態の如何に関わりなく、ＤＣ／ＲＦ変換部のスイッチング回路の各スイッチの制御端子間の電圧を適正値に保持して、各スイッチで生じる導通損失の低減を効果的に図ることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態の構成を示したブロック図である。
【図２】図１に示した実施形態の各部を具体化した本発明の実施例を示した回路図である。
【図３】図２に示した実施例で用いる制御端子間電圧制御部内に構成されているフィードバック制御系の構成を示したブロック図である。
【図４】（Ａ）乃至（Ｅ）は、図２の回路を用いて行ったシミュレーションで観察された各部の電圧波形を示した波形図である。
【図５】図２に示した実施例の変形例を示した回路図である。
【図６】図１の実施形態の各部を具体的にした本発明の他の実施例を示した回路図である。
【図７】（Ａ）乃至（Ｅ）は、図６の実施例について、駆動信号の波形を正弦波として行ったシミュレーションで観察された各部の電圧波形を示した波形図である。
【図８】（Ａ）乃至（Ｅ）は、図６の実施例において、駆動信号の波形を矩形波として行ったシミュレーションで観察された各部の電圧波形を示した波形図である。
【図９】図６に示した実施例の変形例を示した回路図である。
【図１０】フルブリッジ型のスイッチング回路を用いたＤ級アンプによりＤＣ／ＲＦ変換部を構成した例を示した回路図である。
【図１１】図１に示した実施形態において、ＤＣ／ＲＦ変換部をＥ級アンプにより構成する場合の実施例を示した回路図である。
【図１２】本発明の他の実施形態の構成を示したブロック図である。
【図１３】本発明の更に他の実施形態の構成を示したブロック図である。
【図１４】従来の高周波電源装置の構成例を示した回路図である。
【図１５】ＭＯＳＦＥＴの入力容量、帰還容量及び出力容量とドレインソース間電圧との関係の一例を示したグラフである。
【図１６】（Ａ）乃至（Ｅ）は、図１４の回路を用いて行ったシミュレーションで観察された各部の電圧波形を示した波形図である。
【図１７】図１４に示した回路において、ＤＣ／ＲＦ変換部に入力する直流電圧を一定として、負荷抵抗ＲＬを変化させた場合にもゲート電圧波形が変化することを説明するための波形図である。
【図１８】ＭＯＳＦＥＴのドレイン電流とドレイン・ソース間抵抗（オン抵抗）との間の関係の一例をゲート・ソース間電圧をパラメータとして示したグラフである。
【図１９】従来の高周波電源装置の構成を示したブロック図である。
【図２０】従来の高周波電源装置で用いられていたＤＣ／ＲＦ変換部の構成例を示した回路図である。
【発明を実施するための形態】
【００３５】
以下図面を参照して本発明の好ましい実施形態につき詳細に説明する。
図１は本発明に係る高周波電源装置の一実施形態の構成を示したもので、同図において１は高周波電源装置、２は高周波電源装置１から高周波電力が供給される負荷、３は高周波電源装置１と負荷２との間に設けられたインピーダンス整合器である。
【００３６】
本実施形態では、負荷２がプラズマ負荷であるとする。プラズマ負荷は、高周波電源装置１から与えられる高周波電力によりプラズマを発生する負荷で、半導体等の被処理物にプラズマを照射することによりエッチング等の処理を行うプラズマ処理装置等である。プラズマ負荷は通常チャンバ内にプラズマ発生用の電極を備えていて、該電極に高周波電力が与えられた際にプラズマを発生する。プラズマ負荷のインピーダンスは、電極間に与えられる電力の大きさ、チャンバ内のガスの圧力、チャンバ内に供給されるガスの流量、プラズマを発生させる時間などの種々の条件により細かく変化する。
【００３７】
インピーダンス整合器３は、インピーダンス可変素子である可変コンデンサ又は可変インダクタと、モータを駆動源としてインピーダンス可変素子を操作する操作機構とを備えていて、負荷２で消費される高周波電力を最大にするために、高周波電源装置１の出力インピーダンスと、高周波電源装置から負荷側を見たインピーダンスとを共役関係にするように調整する。一般に高周波電源装置の出力インピーダンスは５０Ωに設計されているため、インピーダンス整合器３は、高周波電源装置１から負荷側を見たインピーダンスを５０Ωに等しくするように動作する。
【００３８】
図示の高周波電源装置１は、可変ＤＣ電源部４と、可変ＤＣ電源部４の直流出力を高周波出力に変換するＤＣ／ＲＦ変換部５と、ＤＣ／ＲＦ変換部５の出力から高調波成分を除去するローパスフィルタ６と、負荷２に供給される高周波電力の進行波成分及び負荷で反射して戻ってくる高周波電力の反射波成分を検出するパワー検出部７と、可変ＤＣ電源部４及びＤＣ／ＲＦ変換部５を制御する制御部８とを備えている。
【００３９】
可変ＤＣ電源部４は、出力する直流電力を後記する出力制御部から与えられる出力制御信号Ｓdcに応じて調整する機能を有するものであれば如何なるものでもよい。可変ＤＣ電源部４は例えば、商用周波数の交流電力を直流電力に変換する整流電源部と、この整流電源部の直流出力を任意の大きさを有する直流電力に変換するＤＣ−ＤＣコンバータとにより構成される。ＤＣ−ＤＣコンバータは例えば、入力された直流電力を一旦交流電力に変換するインバータと、このインバータの出力を変成するトランスと、該トランスの出力を整流する整流回路と、該整流回路の出力を平滑する平滑回路とを備えていて、出力制御信号（ＰＷＭ制御信号）Ｓdcに応じてインバータの出力をＰＷＭ制御することにより任意のレベルの直流電力を出力するように構成される。
【００４０】
本実施形態で用いるＤＣ／ＲＦ変換部５は、スイッチング回路５Ａと、可変ＤＣ電源部４の出力がスイッチング回路５Ａを通して供給される直列共振回路５Ｂと、一次コイルが直列共振回路５Ｂに直列に接続されたトランス５Ｃとを備えたＤ級アンプにより構成される。
【００４１】
本実施形態では、図２０に示されたＤＣ／ＲＦ変換部と同様に、スイッチング回路５Ａが、ハイサイドスイッチＱ１及びローサイドスイッチＱ２の直列回路からなるレグを一つだけ備えたハーフブリッジ型の回路からなっている。スイッチング回路５Ａを構成するハイサイドスイッチＱ１及びローサイドスイッチＱ２は、ＭＯＳＦＥＴ（電界効果トランジスタ）やバイポーラトランジスタ等の半導体増幅素子により構成されるが、以下の説明では、ハイサイドスイッチＱ１及びローサイドスイッチＱ２をそれぞれＭＯＳＦＥＴ  ＦＥＴ１及びＦＥＴ２により構成するものとする。
【００４２】
ＭＯＳＦＥＴなどの半導体増幅素子からなるスイッチは、その制御端子間（ＭＯＳＦＥＴの場合にはゲート・ソース間）にしきい値レベル以上の波高値を有する駆動信号が与えられたときに能動領域でオン動作をし、しきい値レベルを超える一定値以上の波高値を有する駆動信号が与えられている間飽和領域でオン動作をする。図示のＤＣ／ＲＦ変換部５においては、スイッチング回路５Ａのハイサイドスイッチ及びローサイドスイッチが交互にオン動作を行うことにより直列共振回路５Ｂを共振させて、可変ＤＣ電源部４の直流出力を高周波交流出力に変換する。ＤＣ／ＲＦ変換部５の出力は、可変ＤＣ電源部４の出力を調整することによって適宜に調整することができる。
【００４３】
ローパスフィルタ６は、インダクタとキャパシタとからなる周知のＬ型フィルタからなっていて、ＤＣ／ＲＦ変換部５の出力から高調波成分を取り除いて、ＤＣ／ＲＦ変換部５が出力する高周波出力のうち、所望の周波数成分のみを通過させる。
【００４４】
パワー検出部７は、方向性結合器からなっていて、ＤＣ／ＲＦ変換部５からローパスフィルタ６を通して負荷２に供給される高周波電力の進行波成分と、負荷２で反射して戻ってくる高周波電力の反射波成分とをそれぞれ検出して、進行波成分検出信号Ｐｆと反射波成分検出信号Ｐｒとを出力する。
【００４５】
可変ＤＣ電源部４及びＤＣ／ＲＦ変換部５を制御する制御部８は、出力制御部９と、駆動信号供給回路１０とを備えている。出力制御部９は、可変ＤＣ電源部４に所定の出力制御信号Ｓdcを与えることにより、パワー検出部７により検出される高周波電力の進行波成分を設定値に保つように可変ＤＣ電源部４を制御する高周波出力制御と、パワー検出部７により検出される高周波電力の反射波成分が規定値（許容値）を超えているときに、反射波成分を規定値以下に抑えるべく、可変ＤＣ電源部４の出力を抑制する反射保護制御とを行う。出力制御信号Ｓdcは、可変ＤＣ電源部４の構成に応じて適宜の形態をとり得る。可変ＤＣ電源部４を整流電源部とＤＣ−ＤＣコンバータとにより構成する場合、出力制御信号は、コンバータの出力をＰＷＭ制御するために該コンバータのスイッチの制御端子に与えられる信号であり、所定のデューティ比で高レベルの状態と低レベルの状態とを繰り返すパルス波形の信号である。
【００４６】
本実施形態で用いる駆動信号供給回路１０は、信号発生器１０Ａと、トランス１０Ｂと、制御端子間電圧検出部１０Ｃと、基準電圧発生部１０Ｄと、制御端子間電圧制御部１０Ｅとを備えている。
【００４７】
信号発生器１０Ａは、ＤＣ／ＲＦ変換部５のスイッチング回路５Ａの各スイッチに与える駆動信号の発生源で、ＤＣ／ＲＦ変換部５から出力させる高周波出力の周波数に等しい正弦波状又は矩形波状の電圧信号を発生する発振器からなる。
【００４８】
スイッチング回路５Ａが、図２０に示すように、互いに直列に接続されたハイサイドスイッチＱ１とローサイドスイッチＱ２とにより構成される場合、図１に示されたトランス１０Ｂは、信号発生器１０Ａから制御端子間電圧制御部１０Ｅを通して交流信号が入力される一つの一次コイルと、ハイサイドスイッチＱ１の制御端子間及びローサイドスイッチＱ２の制御端子間にそれぞれ並列に接続されたハイサイドスイッチ用二次コイル及びローサイドスイッチ用二次コイルとを有している。ハイサイドスイッチ用二次コイル及びローサイドスイッチ用二次コイルは、位相が１８０度異なる電圧を誘起するように巻回されていて、ハイサイドスイッチＱ１の制御端子間及びローサイドスイッチＱ２の制御端子間に位相が１８０°異なる交流電圧を印加する。
【００４９】
ハイサイドスイッチＱ１及びローサイドスイッチＱ２は、それぞれの制御端子間に印加される交流電圧の正の半波の電圧を駆動信号Ｓ１及びＳ２として交互にオン状態にされる。ハイサイドスイッチＱ１及びＱ２が交互にオン状態にされることにより、可変ＤＣ電源部４からスイッチング回路５Ａを通して直列共振回路５Ｂに共振電流が流れて、可変ＤＣ電源部４が出力する直流電力が高周波電力に変換される。
【００５０】
制御端子間電圧検出部１０Ｃは、スイッチング回路のレグを構成する各スイッチの制御端子間の電圧を直接又は間接的に検出して、各スイッチの制御端子間の電圧の情報を含む検出信号電圧を出力する部分である。この検出部１０Ｃは、トランス１０Ｂの一次コイルの両端の電圧から各スイッチの制御端子間の電圧の情報を得るように構成するか、又はトランス１０Ｂの二次コイルの両端の電圧から各スイッチの制御端子間の電圧の情報を得るように構成することができる。本実施形態において、ハイサイドスイッチＱ１及びローサイドスイッチＱ２の制御端子間に印加されている電圧は交流電圧であるため、制御端子間電圧検出部１０Ｃは、トランス１０Ｂの一次側の電圧又は二次側の電圧のピーク値を検出するか、又はトランス１０Ｂの一次側の電圧又は二次側の電圧の整流出力の平均値を検出するように構成される。
【００５１】
基準電圧発生部１０Ｄは、スイッチング回路５Ａの各スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する部分で、各スイッチの制御端子間の電圧の目標値に相当する一定の電圧値に調整された直流電圧を発生する。
【００５２】
制御端子間電圧制御部１０Ｅは、制御端子間電圧検出部１０Ｃが出力する検出信号から検出される各スイッチの制御端子間の電圧を設定された目標値に保つように制御する制御部で、この制御端子間電圧制御部は例えば、制御端子間電圧検出部１０Ｃが出力する検出信号電圧と基準電圧発生部１０Ｄが発生する基準電圧との偏差を演算する誤差増幅部と、信号発生器の出力電圧と誤差増幅部の出力電圧とを乗算して、得られた乗算出力電圧をトランス１０Ｂの一次側に入力する乗算器とにより構成することができる。信号発生器の出力電圧と誤差増幅部の出力電圧との乗算は、乗算用ＩＣや、ダブル・バランスド・ミキサなどの乗算素子により行うことができる。これらの乗算素子は、一般には、ＭＯＳＦＥＴ等のスイッチを駆動するために必要な出力を発生することができないため、通常乗算器は、乗算素子と、該乗算素子の出力を増幅するドライバアンプとにより構成される。
【００５３】
図１に示された高周波電源装置１から負荷２に高周波電力を供給する際には、高周波電源装置１の出力インピーダンスと高周波電源装置１の出力端から負荷側を見たインピーダンスとを整合させる動作をインピーダンス整合器３に常時行わせる。前述のように、インピーダンス整合器３は、インピーダンス可変素子である可変コンデンサ又は可変インダクタをモータで制御することにより、該インピーダンス整合器の入力端から負荷側を見たインピーダンスを調整するように構成されているため、瞬時にインピーダンスの整合を図ることはできない。通常インピーダンスの整合には１００msecないし数secの時間を要する。インピーダンスの整合がとれるまでの間は負荷で反射が生じるため、負荷２からＤＣ／ＲＦ変換部５に戻ってくる反射波電力が多くなってＤＣ／ＲＦ変換部５のスイッチング回路を構成するスイッチに流れる電流が増加し、該スイッチで生じる導通損失が増加する。
【００５４】
高周波電力を供給する負荷２がプラズマ負荷である場合には、負荷のインピーダンスが不安定で、印加電力、チャンバ内のガスの圧力、チャンバ内に供給されるガスの流量、処理時間などの条件により負荷インピーダンスが細かく変化する。そのため、インピーダンス整合器３の入力部でインピーダンスの不整合状態が頻繁に生じ、インピーダンス整合器の入力部で反射した電力が高周波電源装置に戻ってくるため、ＤＣ／ＲＦ変換部５のスイッチング回路を構成するスイッチで多くの導通損失が生じる。特にＤＣ／ＲＦ変換部から負荷側を見たインピーダンスが短絡に近い低インピーダンスの状態になって、全反射が生じる状態に近い状態になった場合には、スイッチング回路のスイッチに大電流が流れるため、スイッチのオン抵抗により大きな導通損失が生じる。
【００５５】
スイッチング回路５Ａのスイッチで生じる導通損失は、スイッチのオン抵抗（オン時の抵抗）と、スイッチを通して流れる電流の自乗との積により決まる。スイッチがＭＯＳＦＥＴのような半導体増幅素子により構成される場合、そのオン抵抗は、スイッチの制御端子間の電圧により変る。従って、スイッチで生じる導通損失は、スイッチの制御端子間に印加されている電圧の大きさにより変ることになる。
【００５６】
スイッチを通して流れる電流が比較的小さいときには、スイッチのオン抵抗を小さくすることにより導通損失を減らすことができるが、反射波電力の増大等によりスイッチを通して大きな電流が流れ得る状態になったときには、オン抵抗を小さくするとスイッチを流れる電流が増大し、導通損失は（通電電流の自乗に比例するため）かえって増加することになる。従って、スイッチで生じる導通損失の低減を図るためには、スイッチを流れる電流の大きさを勘案して、スイッチのオン抵抗を適正な値に保つことが必要である。
【００５７】
しかしながら、この種の高周波電源装置においては、負荷に与える高周波電力を調整するために可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧を変化させた際に、ＤＣ／ＲＦ変換部５のスイッチング回路の各スイッチに印加される直流電圧が変化して、各スイッチを構成する半導体増幅素子（例えばＭＯＳＦＥＴ）の入力静電容量や帰還静電容量が変化するため、各スイッチの制御端子に与えられる電流が変化し、この電流の変化に伴って、各スイッチの制御端子間の電圧が適正値からずれるという問題が生じる。各スイッチの制御端子間の電圧が適正値からずれると、各スイッチで生じる導通損失が増大し、各スイッチの温度が上昇する。
【００５８】
そこで本発明では、駆動信号供給回路１０に、スイッチング回路５Ａの各スイッチの制御端子間の電圧を直接又は間接的に検出して、各スイッチの制御端子間の電圧の情報を含む検出信号電圧を出力する制御端子間電圧検出部１０Ｃと、各スイッチの制御端子間の電圧の目標値を与える基準電圧を発生する基準電圧発生部１０Ｄと、制御端子間電圧検出部１０Ｃが出力する検出信号から検出される各スイッチの制御端子間の電圧を設定された目標値に保つように制御する制御端子間電圧制御部１０Ｅとを設けて、可変ＤＣ電源部４の出力電圧の如何に関わりなく、スイッチング回路５Ａを構成する各スイッチの制御端子間の電圧を設定された目標値に保って、各スイッチのオン抵抗を、各スイッチで過度の導通損失が生じるのを防ぐために適した範囲の値に保つことができるようにした。
【００５９】
なおハイサイドスイッチＱ１の制御端子間の電圧及びローサイドスイッチＱ２の制御端子間の電圧を目標値に保つ制御を正確に行わせるためには、ハイサイドスイッチＱ１及びローサイドスイッチＱ２の制御端子間の電圧を個別に検出して、両スイッチの制御端子間の電圧を個別に制御することが好ましいが、このように構成すると、制御回路の構成が複雑になるのを避けられない。そのため、本実施形態では、トランス１０Ｂの２つの二次コイルのうちの一方の両端の電圧を検出するか、又はトランス１０Ｂの一次コイルの両端の電圧を検出することにより、ハイサイドスイッチ及びローサイドスイッチの制御端子間の電圧の情報を得て、この情報に基づいてトランス１０Ｂに入力される電圧を制御することにより、ハイサイドスイッチ及びローサイドスイッチの制御端子間の電圧を一括して制御するようにしている。通常ハイサイドスイッチ及びローサイドスイッチの特性には大きなバラツキはないので、本実施形態のように構成しても支障を来さない。
【００６０】
図１に示された高周波電源装置１のＤＣ／ＲＦ変換部５をハーフブリッジ型のスイッチング回路５Ａを用いたＤ級アンプにより構成する場合の各部のより具体的な構成例を示す実施例を図２に示した。図２に示した実施例では、ＤＣ／ＲＦ変換部５のスイッチング回路５Ａが、ハイサイドスイッチＱ１とローサイドスイッチＱ２との直列回路からなる一つのレグを可変ＤＣ電源４の出力端子間に並列に接続したハーフブリッジ型の構成を有している。
【００６１】
図２に示されたスイッチング回路５Ａにおいては、ハイサイドスイッチＱ１及びローサイドスイッチＱ２がそれぞれＭＯＳＦＥＴ  ＦＥＴ１及びＦＥＴ２からなっていて、ＦＥＴ１のドレインが可変ＤＣ電源部４のプラス側出力端子に、ＦＥＴ２のソースが可変ＤＣ電源部４のマイナス側出力端子にそれぞれ接続されるとともに、ＦＥＴ１のソースと、ＦＥＴ２のドレインとが共通接続されることにより、ＦＥＴ１とＦＥＴ２とが直列に接続され、これらのＦＥＴの直列回路の両端に可変ＤＣ電源部４の出力電圧が印加されている。
【００６２】
この例では、ＦＥＴ１のソースとＦＥＴ２のドレインとの共通接続点と、ＦＥＴ２のソースとがスイッチング回路５Ａの出力端子となっていて、ＦＥＴ１のソースとＦＥＴ２のドレインとの共通接続点がインダクタＬｒとコンデンサＣｒとの直列回路からなる直列共振回路５Ｂの一端に接続されている。直列共振回路５Ｂの他端は、トランス５Ｃの１次コイルＷｐの一端に接続され、トランスの１次コイルＷｐの他端は、ＦＥＴ２のソースに接続されている。
【００６３】
図２に示した例では、トランス５Ｃの２次コイルＷｓの一端及び他端がＤＣ／ＲＦ変換部５の出力端子となっていて、これらの出力端子間から得られる高周波出力が、インダクタＬａとキャパシタＣａとからなるローパスフィルタ６に入力されている。図２において、ＲLは、図１に示したインピーダンス整合器３によりインピーダンスの整合がとられているものとして図２に示した回路の動作をシミュレートするためにローパスフィルタ６の出力端子間に接続した５０Ωの負荷抵抗である。
【００６４】
図２に示された駆動信号供給回路１０は、一つの一次コイルＷ１と、ハイサイドスイッチ用二次コイルＷ21及びローサイドスイッチ用二次コイルＷ22とを備えたトランス１０Ｂを備え、このトランスのハイサイドスイッチ用二次コイルＷ21及びローサイドスイッチ用二次コイルＷ22がそれぞれＦＥＴ１のゲート・ソース間及びＦＥＴ２のゲート・ソース間に並列に接続されている。ハイサイドスイッチ用二次コイルＷ21及びローサイドスイッチ用二次コイルＷ22は、波高値が等しく、互いに位相が１８０度異なる電圧を誘起するように巻回されていて、ＦＥＴ１（ハイサイドスイッチＱ１）の制御端子間及びＦＥＴ２（ローサイドスイッチＱ２）の制御端子間に位相が１８０°異なる交流電圧を印加する。
【００６５】
ハイサイドスイッチＱ１及びローサイドスイッチＱ２をそれぞれ構成するＦＥＴ１及びＦＥＴ２は、トランス１０Ｂからそれぞれのゲートソース間（制御端子間）に印加される交流電圧の正の半波の電圧を駆動信号Ｓ１及びＳ２として、駆動信号Ｓ１及びＳ２がしきい値以上になっている期間オン状態を保持し、駆動信号Ｓ１及びＳ２がしきい値未満に低下したときにオフ状態になる。駆動信号Ｓ１とＳ２は１８０度位相が異なるため、ＦＥＴ１及びＦＥＴ２は１８０度異なるタイミングで交互にオン状態にされる。ＦＥＴ１及びＦＥＴ２が交互にオン状態にされることにより、可変ＤＣ電源部４からスイッチング回路５Ａを通して直列共振回路５Ｂに共振電流が流れ、可変ＤＣ電源部４が出力する直流電力が高周波電力に変換される。
【００６６】
ＦＥＴ１及びＦＥＴ２が同時にオン状態になる期間が生じて可変ＤＣ電源部の出力が短絡されるのを防ぐため、駆動信号Ｓ１がしきい値未満になるタイミング（駆動信号Ｓ１が消滅するタイミング）と駆動信号Ｓ２がしきい値に達するタイミング（駆動信号Ｓ２が発生するタイミング）との間、及び駆動信号Ｓ２がしきい値未満になるタイミング（駆動信号Ｓ２が消滅するタイミング）と駆動信号Ｓ１がしきい値に達するタイミング（駆動信号Ｓ１が発生するタイミング）との間に一定のデッドタイム（ハイサイドスイッチ及びローサイドスイッチの何れにも駆動信号が与えられない期間）が設定されている。
【００６７】
図２に示された高周波電源装置に設けられた制御端子間電圧検出部１０Ｃは、トランス１０Ｂの一次コイルＷ１の一端にカソードが接続されたショットキーバリアダイオードＤs と、ダイオードＤs のアノードに一端が接続され、他端が信号発生器１０Ａの一端と共に接地されて、トランスの一次コイルＷ１の両端の電圧Ｖinの負の半波のピーク値まで充電されるコンデンサＣb と、コンデンサＣb の両端に接続された抵抗Ｒb とを備えたピーク電圧検出回路からなっていて、コンデンサＣb の両端にトランス１０Ｂの一次コイルの両端の電圧Ｖinのピーク値に比例した検出信号電圧Ｖｆを発生する。トランス１０Ｂの一次コイルの両端の電圧Ｖinには、ＦＥＴ１及びＦＥＴ２のゲート・ソース間の電圧が反映されているため、コンデンサＣ１の両端に現れる検出信号電圧ＶfからＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧（制御端子間電圧）の情報を得ることができる。
【００６８】
また制御端子間電圧制御部１０Ｅは、制御端子間電圧検出部１０Ｃが出力する検出信号電圧Ｖfと基準電圧発生部１０Ｄから得られる基準電圧Ｖｒとの偏差を演算する誤差増幅部１０E1と、信号発生器１０Ａの出力電圧Ｅと誤差増幅部１０E1の出力電圧とを乗算するアナログ乗算器ＭＵＬとを備えている。
【００６９】
誤差増幅部１０E1は、抵抗器Ｒ１とＲ２とにより構成されて基準電圧Ｖｒと検出信号電圧−Ｖfとを加算する加算器Ａｄと、演算増幅器ＯＰ１と抵抗器Ｒ３及びＲ４とにより構成されて加算器Ａｄの出力電圧Ｖｒ−Ｖfが演算増幅器ＯＰ１の反転入力端子に入力された第１の反転増幅回路Ａm1と、演算増幅器ＯＰ２と抵抗器Ｒ５及びＲ６とコンデンサＣ１とにより構成されて、第１の反転増幅器Ａm1の出力が演算増幅器ＯＰ２の反転入力端子に入力された第２の反転増幅回路Ａm2とからなっていて、第２の演算増幅回路Ａm2から基準電圧Ｖｒと検出信号電圧Ｖｆとの差の電圧ΔＶ＝Ｖｒ−Ｖｆに比例した電圧を出力する。
【００７０】
乗算器ＭＵＬは、信号発生器１０Ａの出力電圧Ｅと誤差増幅部１０E1の出力電圧とを乗算する乗算素子と、該乗算素子の出力を増幅するドライバアンプとからなっていて、信号発生器１０Ａの出力電圧Ｅと誤差増幅部１０E1の出力電圧との乗算出力電圧をＭＯＳＦＥＴを駆動するために必要なレベルの電圧としてトランス１０Ｂの一次側に入力する。
【００７１】
なお図２において乗算器ＭＵＬとトランス１０Ｂとの間に図示されているｒは、信号発生器１０Ａの内部インピーダンスの抵抗分と、乗算器内に設けられる増幅器の内部インピーダンスの抵抗分と、配線の抵抗分との合成抵抗であり、Ｌは、信号発生器１０Ａの内部インピーダンスのインダクタンス成分と、乗算器内に設けられる増幅器の内部インピーダンスのインダクタンス成分と、配線のインダクタンス成分との合成インダクタンスである。
【００７２】
図２に示された駆動信号供給回路において、トランスの一次コイルＷ１の両端の電圧Ｖin，検出信号電圧Ｖf，基準電圧Ｖr及び誤差増幅部の入力電圧ΔＶ（＝Ｖｒ−Ｖｆ）は時間の関数であるとし、これらのラプラス変換をそれぞれＶin(s)，Ｖf(s)，Ｖr(s)及びΔＶ(s)とする。なおｓ＝ｊω（ωは角周波数）である。
【００７３】
図３は、図２に示された制御端子間電圧制御部１０Ｅ内に構成されているフィードバック制御系の構成を示したブロック図である。図３において、Ｈ(s)は制御端子間電圧検出部１０Ｃの入力電圧Ｖin(s)と出力電圧Ｖf(s)との間の関係を与える伝達関数であり、Ｇ1(ｓ）は誤差増幅部１０E1の増幅回路の入力電圧ΔＶ(s)＝Ｖｒ(s)−Ｖｆ(s)と出力電圧との間の関係を与える伝達関数である。またＧ2(ｓ）は乗算器ＭＵＬの入力（誤差増幅部１０E1の出力）と乗算器ＭＵＬの出力Ｖin(s)（トランス１０Ｂの一次コイルの両端の電圧）との間の関係を与える伝達関数である。
【００７４】
図３から下記の（１）ないし（３）式が成立する。
Ｖf(s)＝Ｈ(s)＊Ｖin(s)                                         （１）
ΔＶ(s)＝Ｖr(s)−Ｖf(s)                                         （２）
Ｖin(s)＝Ｇ1(s)*Ｇ2(s)*ΔＶ(s)
＝Ｇ1(s)*Ｇ2(s)*{Ｖr(s)-Ｖf(s)}
＝Ｇ1(s)*Ｇ2(s)*{Ｖr(s)-Ｈ(s)*Ｖin(s)}                （３）
（３）式より、
{１＋Ｇ1(s)*Ｇ2(s)*Ｈ(s)}*Ｖin(s)＝Ｇ1(s)*Ｇ2(s)*Ｖr(s)           (４)
（４）式よりＶin(s)を求めると、
Ｖin(s)＝［Ｇ1(s)*Ｇ2(s)／{１＋Ｇ1(s)*Ｇ2(s)*Ｈ(s)}]*Ｖr(s)      （５）
【００７５】
図３に示したフィードバック制御系は、トランスの一次コイルの両端の交流電圧の波高値（直流分）を一定に制御するものであるので、（５）式においてｓ＝0とすると、下記の式が成立する。
Ｖin(0)＝［Ｇ1(0)*Ｇ2(0)／{１＋Ｇ1(0)*Ｇ2(0)*Ｈ(0)}]*Ｖr(0)      （６）
ここで、ｓ＝0のときにＧ1(0)＞＞Ｇ2(0)、Ｇ1(0)*Ｇ2(0)*Ｈ(0)＞＞１が成立するとし、又、できる限り高い周波数までＧ1(s)＞＞Ｇ2(s)、Ｇ1(s)*Ｇ2(s)*Ｈ(s)＞＞１が成立すると、下記の式が成立する。
Ｖin(s)≒Ｖr(s)／Ｈ(s)                                           （５）′
Ｖin(0)≒Ｖr(0)／Ｈ(0)                                           （６）′
ここで、Ｈ(0)は一定とみなすことができ、可変ＤＣ電源部の出力電圧の影響を受けないため、（６）′式より、トランス１０Ｂの入力電圧Ｖinは、可変ＤＣ電源部からＤＣ／ＲＦ変換部に入力される直流電圧の如何に関わりなく、基準電圧Ｖr(0)と１／Ｈ(0)tとの積により決まる一定の電圧値に等しくなるように制御されることが分かる。また，Ｇ1(s)*Ｇ2(s)*Ｈ(s)＞＞１が成立する周波数においては、ＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcや負荷抵抗ＲＬが変化しても、応答よく入力電圧Ｖinを一定に制御することができる。
【００７６】
本発明者は、本発明の効果を確認するため、ＤＣ／ＲＦ変換部のスイッチの制御端子間の電圧を一定に保つ制御を行わなかった場合と、行った場合とについて、ＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcを変化させた場合のＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧の変化を観察するためのシミュレーションをコンピュータを用いて行った。
【００７７】
先ず図２に示した高周波電源装置から制御端子間電圧制御部１０Ｅを取り除いたものに相当する図１４に示す高周波電源装置を従来例として、ＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcを変化させた場合のＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧の変化を観察するためのシミュレーションを行った。このシミュレーションを行うに当っては、図１４に示した高周波電源装置において、信号発生器１０Ａの出力信号の振幅を20Ｖ、周波数を13.56ＭＨｚとし、信号波形を正弦波とした。ハイサイドスイッチ及びローサイドスイッチを構成するＦＥＴ１及びＦＥＴ２としては、入力静電容量Ｃiss、帰還静電容量Ｃrss及び出力静電容量Ｃossがドレイン・ソース間電圧ＶDSに対して図１５に示すような変化を示すＭＯＳＦＥＴを用いるものとした。図１５において、静電容量（キャパシタンス）の単位はファラッドであり、ドレインソース間電圧ＶDSの単位はボルトである。図１５は、ＦＥＴを製造しているメーカが公表しているＭＯＳＦＥＴのデータシートから引用したものである。また信号発生器１０Ａの内部インピーダンスの抵抗分と配線の抵抗分との合成抵抗ｒを0.5Ωとし、信号発生器１０Ａの内部インピーダンスのインダクタンス成分と配線のインダクタンス成分との合成インダクタンスＬを２０nHとした。なお負荷抵抗ＲLは５０Ωとした。
【００７８】
図１４に示した高周波電源装置において、可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcを５０Ｖと３００Ｖとの間で変化させたところ、図１６（Ａ）ないし（Ｅ）に示した通りの電圧波形が観測された。図１６（Ａ）は、可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcの変化を時間Ｔに対して示したものであり、同図（Ｂ）は高周波電源装置の出力電圧Ｖoutを時間Ｔに対して示したものである。また図１６（Ｃ）は，信号発生器１０Ａの出力電圧Ｅの波形を示し、図１６（Ｄ）及び（Ｅ）はそれぞれ、ＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧Ｖa −Ｖb 及びＶc −Ｖd の変化を示している。Ｖa −Ｖb はＦＥＴ１のゲートにつながる端子ａの電位Ｖａとソースにつながる端子ｂの電位Ｖｂとの電位差であり、Ｖc −Ｖd はＦＥＴ１のゲートにつながる端子c の電位Ｖc とソースにつながる端子d の電位Ｖd との電位差である。なお図１６（Ａ）ないし（Ｅ）において、横軸の時間Ｔの単位はμsecであり、縦軸の電圧の単位はボルトである。以下に説明する他のシミュレーション波形における横軸及び縦軸の単位も同様である。
【００７９】
図１６から、ＦＥＴ1及びＦＥＴ２の駆動信号の信号源である信号発生器１０Ａの波高値が一定であるにもかかわらず、ＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧の波高値がＤＣ／ＲＦ変換部に入力される直流電圧（図１６Ａ）の変化に伴って変動していることが分る。
【００８０】
図１７（Ａ）ないし（Ｃ）は、図１４の回路において、ＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcを３００「Ｖ」（一定）として、負荷抵抗ＲLを１０Ωとしたときと５０ΩとしたときのＦＥＴ１のゲートソース間電圧Ｖa−Ｖb の変化をシミュレーションした結果を示したものである。図１７（Ａ）は、可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcの変化を時間Ｔに対して示したものであり、同図（Ｂ）は，信号発生器１０Ａの出力電圧Ｅの波形を示したものである。また同図（Ｃ）の波形イは負荷抵抗ＲL を１０Ωとした場合のＦＥＴ１のゲート・ソース間電圧Ｖa−Ｖb の波形を示し、波形ロは負荷抵抗ＲL を５０Ωとした場合のＦＥＴ１のゲート・ソース間電圧Ｖa−Ｖb の波形を示している。これらの結果から、負荷抵抗ＲL の大きさが変動すると、ＭＯＳＦＥＴのゲート・ソース間の電圧が変動することが分る。このシミュレーション結果より、負荷抵抗ＲL が５０Ωから１０Ωに変化したことにより、ゲート・ソース間電圧が減少し、その結果、各ＦＥＴのオン抵抗が増加して、ゲート・ソース間電圧が減少しない場合に比べ、各ＦＥＴの導通損失が増加することが分る。
【００８１】
ＭＯＳＦＥＴのオン抵抗（オン時のドレイン・ソース間抵抗）は、ドレイン電流やゲート・ソース間電圧の大きさに依存する。図１８は、ＭＯＳＦＥＴのオン抵抗とドレイン電流とゲート・ソース間電圧との間の関係を示した特性曲線の一例を示したものである。図１８は、富士電機株式会社が発行しているパワーＭＯＳＦＥＴのアプリケーションノートから引用したもので、同図において、横軸のＩD はドレイン電流を示し、縦軸のＲDS（on）はオン時のドレイン・ソース間抵抗（オン抵抗）を示している。またパラメータＶGSはＭＯＳＦＥＴのゲート・ソース間電圧（駆動信号）を示している。図１８から、ＭＯＳＦＥＴのオン抵抗ＲDS（on）は、ドレイン電流ＩD の増大に伴って大きくなり、ゲート・ソース間電圧ＶGSの上昇に伴って小さくなっていくことが分る。
【００８２】
上記のように、ＤＣ／ＲＦ変換部５に入力される直流電圧が変ったり、負荷インピーダンスが変ったりした場合に、ＤＣ／ＲＦ変換部のスイッチング回路のＭＯＳＦＥＴのゲート電圧の大きさが変化する。その結果、ＭＯＳＦＥＴのオン抵抗が増加して、ＭＯＳＦＥＴの導通損失が増加することがあり、各スイッチで過度の温度上昇が生じるおそれがある。そのため、従来の高周波電源装置では、スイッチング回路を構成するスイッチに対して設けるヒートシンクとして大型のものを用いる必要があり、装置が大形化するのを避けられない。
【００８３】
次に、図２に示した本発明の実施例について、可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧を変化させた場合のＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧の変化を見るために行ったシミュレーションの結果を図４（Ａ）ないし（Ｅ）に示した。図４において、（Ａ）は、可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcの変化を時間Ｔに対して示したものであり、同図（Ｂ）は高周波電源装置の出力電圧Ｖoutを時間Ｔに対して示したものである。また図４（Ｃ）は信号発生器１０Ａの出力電圧Ｅの波形（正弦波）を示し、図４（Ｄ）及び（Ｅ）はそれぞれ、ＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧Ｖa −Ｖb 及びＶc −Ｖd の変化を示している。
【００８４】
図４（Ａ）ないし（Ｅ）に示された結果から明らかなように、ＦＥＴ１（ハイサイドスイッチＱ１）及びＦＥＴ２（ローサイドスイッチＱ２）のゲート・ソース間電圧を目標値に保つフィードバック制御を行うことにより、両ＦＥＴのゲート・ソース間電圧を一定に保つことができることが確認された。
【００８５】
上記のように、ＤＣ／ＲＦ変換部のスイッチング回路の各スイッチの制御端子間電圧を目標値に保つことができるようにしておくと、該目標値を適正な値に設定しておくことにより、各スイッチのオン抵抗を各スイッチで過度の導通損失を生じさせないようにするのに適した値に保つことができるため、各スイッチの温度が過度に上昇する状態が生じるのを防ぐことができる。従って、スイッチング回路を構成するスイッチからの放熱を図るためのヒートシンクとして大型のものを用いる必要がなくなり、装置の小型化を図ることができる。また上記のような制御を行うと、ＤＣ／ＲＦ変換部で生じる損失を少なくすることができるため、装置の効率を改善することができるという効果が得られるだけでなく、各スイッチの温度上昇を抑制することができるため、各スイッチの寿命を延ばすことができるという効果も得られる。
【００８６】
図２に示した実施例では、トランス１０Ｂの一次コイルの両端の電圧のピーク値を検出するように制御端子間電圧検出部１０Ｃを構成したが、トランス１０Ｂの二次側電圧のピーク値を検出するように制御端子間電圧検出部１０Ｃを構成することもできる。例えば、図５に示したように、トランスの二次コイルＷ22の両端の電圧のピーク値を検出するように制御端子間電圧検出部１０Ｃを構成することができる。
【００８７】
図２に示した実施例では、制御端子間電圧制御部４Ｅを、制御端子間電圧検出部１０Ｃが出力する検出信号電圧と基準電圧との偏差を演算する誤差増幅部１０E1と、信号発生器１０Ａの出力電圧と誤差増幅部の出力電圧とを乗算する乗算器ＭＵＬとにより構成して、乗算器ＭＵＬの出力電圧をトランスを通してスイッチング回路５Ａのスイッチ（上記の例ではＭＯＳＦＥＴ）の制御端子間に駆動信号として入力するように構成したが、制御端子間電圧制御部は、制御端子間電圧検出部が出力する検出信号から検出される各スイッチの制御端子間の電圧を設定された目標値に保つ制御を行うように構成すればよく、図２に示した構成に限定されない。
【００８８】
図６は、図１に示した実施形態において、制御端子間電圧制御部１０Ｅの構成を図２に示した例と異ならせた本発明の他の実施例を示したものである。図６に示した実施例においては、基準電圧発生部１０Ｄが発生する基準電圧Ｖr を制御端子間電圧検出部１０Ｃが出力する検出信号電圧で除する演算を行う除算器ＤＩＶと、信号発生器１０Ａの出力電圧Ｅと除算器ＤＩＶの出力電圧とを乗算する乗算器ＭＵＬとにより制御端子間電圧制御部１０Ｅが構成されている。その他の構成は図２に示した実施例と同様である。
【００８９】
図６に示した実施例において、信号発生器１０Ａが発生する信号電圧の大きさをＥとし、基準電圧発生部１０Ｄが発生する基準電圧をＶｒ、制御端子間電圧検出部１０ＣのコンデンサＣｂの両端に得られる検出電圧の大きさをＶｆ、除算器ＤＩＶの出力電圧の大きさをＶdiv 、乗算器ＭＵＬの出力電圧の大きさをＶmul、トランス１０Ｂの一次コイルの両端の電圧のピーク値をＶinとすると、下記の式が成立する。
Ｖｆ≒Ｖin                                                   （７）
Ｖdiv ＝Ｖｒ／Ｖｆ                                           （８）
Ｖmul ＝Ｅ×Ｖdiv 
＝Ｅ×（Ｖｒ／Ｖｆ）
≒Ｅ×（Ｖｒ／Ｖin）                                 （９）
【００９０】
図６に示した実施例において、Ｅ及びＶｒは一定であるので、乗算器の出力Ｖmul は、ＦＥＴ１及びＦＥＴ２のゲート・ソース間の電圧が反映されているトランス１０Ｂの一次コイルの両端の電圧のピーク値Ｖinに反比例する。即ち、トランス１０Ｂの一次コイルの両端の電圧のピーク値Ｖinが基準電圧Ｖｒに等しいときには、（Ｖｒ／Ｖin）＝１であるので、Ｖmul≒Ｅとなり、トランス１０Ｂの一次コイルの両端の電圧のピーク値Ｖinが基準電圧Ｖｒよりも低いときには、（Ｖｒ／Ｖin）＞１であるので、Ｖmul＞Ｅとなる。トランス１０Ｂの一次コイルの両端の電圧のピーク値Ｖinが基準電圧Ｖｒよりも高いときには、（Ｖｒ／Ｖin）＜１であるので、Ｖmul＜Ｅとなる。従って、トランス１０Ｂの一次コイルの両端の電圧のピーク値Ｖinが目標値よりも上昇するとその上昇割合に応じてトランスに入力される電圧が低下し、トランス１０Ｂの一次コイルの両端の電圧のピーク値Ｖinが目標値よりも低下するとその低下割合に応じてトランスに入力される電圧が上昇して、トランス１０Ｂの両端の電圧のピーク値Ｖinを目標値に近づける。
【００９１】
図６に示した本発明の実施例について、信号発生器１０Ａが発生する信号の波形を正弦波として（ＦＥＴ１及びＦＥＴ２に与える駆動信号の波形を正弦波として）、可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧を変化させた場合のＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧の変化を観察するために行ったシミュレーションの結果を図７（Ａ）ないし（Ｅ）に示した。図７において、（Ａ）は、可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcの変化を時間Ｔに対して示したものであり、同図（Ｂ）は高周波電源装置の出力電圧Ｖoutを時間Ｔに対して示したものである。また図７（Ｃ）は信号発生器１０Ａの出力電圧Ｅの波形を示し、図７（Ｄ）及び（Ｅ）はそれぞれ、ＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧Ｖa −Ｖb 及びＶc −Ｖd の変化を示している。
【００９２】
また図６に示した本発明の実施例について、信号発生器１０Ａが発生する信号の波形を矩形波として（ＦＥＴ１及びＦＥＴ２に与える駆動信号の波形を矩形波として）、可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧を変化させた場合のＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧の変化を観察するために行ったシミュレーションの結果を図８（Ａ）ないし（Ｅ）に示した。図８（Ａ）は、可変ＤＣ電源部４からＤＣ／ＲＦ変換部５に入力する直流電圧Ｖdcの変化を時間Ｔに対して示し、同図（Ｂ）は高周波電源装置の出力電圧Ｖoutを時間Ｔに対して示している。また図８（Ｃ）は信号発生器１０Ａが出力する矩形波状の信号電圧Ｅの波形を示し、図８（Ｄ）及び（Ｅ）はそれぞれ、ＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧Ｖa −Ｖb 及びＶc −Ｖd の変化を示している。
【００９３】
図７（Ａ）ないし（Ｅ）及び図８（Ａ）ないし（Ｅ）に示された結果から、図６に示した実施形態のように、誤差増幅を行うことなく、ＦＥＴ１及びＦＥＴ２のゲート・ソース間電圧が反映されたトランス１０Ｂの一次電圧が目標値よりも上昇した時にその上昇割合に応じてトランスに入力する信号電圧のレベルを低下させ、トランス１０Ｂの一次電圧が目標値よりも低下した時にその低下割合に応じてトランスに入力する信号電圧のレベルを上昇させる制御を行うことによっても、両ＦＥＴのゲート・ソース間電圧を目標値に保つことができることが確認された。
【００９４】
上記の各実施例では、制御端子間電圧検出部１０Ｃが、トランス１０Ｂの一次コイルＷ１の両端の電圧のピーク値からＦＥＴ１及びＦＥＴ２の制御端子間の電圧の情報を得るように構成されているが、制御端子間電圧検出部１０Ｃは、図９に示したように、トランス１０Ｂの二次コイルの両端の電圧から各スイッチの制御端子間の電圧の情報を得るように構成してもよい。図９に示した例では、制御端子間電圧検出部１０Ｃが、トランス１０Ｂの二次コイルＷ22の両端の電圧のピーク値を検出して、ＦＥＴ２のゲート・ソース間の電圧の情報を含む検出信号Ｖｃを出力するように構成されている。図９に示した実施例のその他の構成は図２に示した実施例と同様である。
【００９５】
上記の各実施例では、ＤＣ／ＲＦ変換部５のスイッチング回路５Ａが、ハイサイドスイッチＱ１とローサイドスイッチＱ２の直列回路からなるレグを一つだけ備えたハーフブリッジ回路からなっていて、一つのレグのハイサイドスイッチとローサイドスイッチを交互にオン状態にすることにより可変ＤＣ電源部４の直流出力を高周波出力に変換するように構成されているが、本発明は、このようなスイッチング回路を用いる場合に限定されるものではなく、ハイサイドスイッチとローサイドスイッチの直列回路からなるレグを少なくとも一つ有して、該少なくとも一つのレグを可変ＤＣ電源部４の出力端子間に並列に接続した構成を有するスイッチング回路と直列共振回路とを備えたＤ級アンプからなるＤＣ／ＲＦ変換部を用いる高周波電源装置に広く適用することができる。
【００９６】
例えば図１０に示すように、ハイサイドのスイッチＱ１とローサイドのスイッチＱ２との直列回路からなるレグと、ハイサイドのスイッチＱ３とローサイドのスイッチＱ４との直列回路からなるレグとの二つのレグを有するフルブリッジ回路型のスイッチング回路５Ａを備えて、該スイッチング回路の出力端子間の電圧を直列共振回路５Ｂに印加するようにしたＤＣ／ＲＦ変換部５を用いる高周波電源装置にも本発明を適用することができる。図１０に示したＤＣ／ＲＦ変換部５においては、フルブリッジ回路の対角位置にある一方の組のハイサイドスイッチＱ１，Ｑ４をオンにする状態と、対角位置にある他方の組のハイサイドスイッチＱ２及びＱ３をオンにする状態とを交互に生じさせることにより直列共振回路５Ｂに共振電流を流して可変ＤＣ変換部４の直流出力を高周波出力に変換する。
【００９７】
また本発明は、図１１に示したように、スイッチング回路５Ａが、チョークコイルＬchを通して可変ＤＣ電源部４の出力端子間に接続された単一のスイッチＱ２（ＦＥＴ２）と、該スイッチＱ２の両端に並列に接続されたコンデンサＣp とにより構成され、可変ＤＣ電源部４の出力電圧がチョークコイルＬchを通して直列共振回路５Ｂに印加されるように構成されたＥ級アンプによりＤＣ／ＲＦ変換部５が構成される場合にも適用することができる。この場合、スイッチング回路を構成するスイッチＱ２に駆動信号を与えるトランス１０Ｂとしては、一つの一次コイルＷ１と一つの二次コイルＷ２とを備えたものを用いる。図１１に示した実施例のその他の構成は図２に示した実施例と同様である。なお図１１に示した構成では、スイッチＱ２にトランス１０Ｂを通して駆動信号を供給しているが、トランスを用いずに、乗算器ＭＵＬの出力を直接スイッチＱ２のゲート・ソース間に印加するように構成することもできる。図１１において、コンデンサＣp は、スイッチＱ２のドレイン・ソース間電圧波形の立ち上がりを緩やかにするために設けられている。
【００９８】
図１１に示したようにＤＣ／ＲＦ変換部５をＥ級アンプにより構成する場合も、図６に示した実施例と同様に、除算器ＤＩＶと乗算器ＭＵＬとを用いて、誤差増幅を行うことなく、スイッチＱ２（ＦＥＴ２）のゲート・ソース間電圧が反映されたトランス１０Ｂの一次電圧が目標値よりも上昇した時にその上昇割合に応じてトランスに入力する信号電圧のレベルを低下させ、トランス１０Ｂの一次電圧が目標値よりも低下した時にその低下割合に応じてトランスに入力する信号電圧のレベルを上昇させる制御を行うことによって、ＦＥＴ２の制御端子間の電圧を一定に保つ制御を行うように制御端子間電圧制御部１０E1を構成することができる。
【００９９】
上記の実施形態では、基準電圧発生部１０Ｄが一定の基準電圧を発生するように構成されているが、スイッチング回路５Ａのスイッチを通して流れる電流の情報を含むパラメータに対してスイッチの制御端子間の電圧の目標値を演算する目標値演算部を設けて、この演算部により演算された目標値を与える基準電圧を発生するように基準電圧発生部１０Ｄを構成することもできる。スイッチング回路５Ａのスイッチを通して流れる電流の情報を含むパラメータとしては、スイッチング回路を通して流れる電流そのものを用いるか、又はスイッチング回路５Ａから負荷側を見たインピーダンスである負荷側インピーダンスを用いることができる。
【０１００】
図１２は、スイッチング回路５Ａのスイッチを通して流れる電流の情報を含むパラメータに対してスイッチの制御端子間の電圧の目標値を演算して、演算した目標値を与える基準電圧を発生させるようにした実施形態の構成を示したものである。この実施形態では、パワー検出部７が出力する進行波電力検出信号Ｐｆと反射波電力検出信号Ｐｒと、スイッチング回路５Ａと高周波電源装置の出力端子との間のインピーダンスとから、スイッチング回路５Ａから負荷側を見たインピーダンスを負荷側インピーダンスとして検出する負荷側インピーダンス検出部１０と、この検出部１０により検出された負荷側インピーダンスに対してスイッチング回路の各スイッチの制御端子間の電圧の目標値を演算する目標値演算部１０Ｇとが設けられて、目標値演算部１０Ｇにより演算された目標値が基準電圧発生部１０Ｄに与えられている。
【０１０１】
図１２に示した実施形態において、負荷側インピーダンス検出部１０Ｆは、進行波電力検出信号Ｐｆと反射波電力検出信号Ｐｒとから高周波電源装置１の出力端子から負荷側を見たインピーダンスを演算し、このインピーダンスと、スイッチング回路５Ａと高周波電源装置の出力端子との間の回路のインピーダンスとを合成することにより、スイッチング回路５Ａから負荷側を見たインピーダンスである負荷側インピーダンスを検出する。
【０１０２】
目標値演算部１０Ｇは、負荷側インピーダンス検出部１０Ｆにより検出された負荷側インピーダンスに対してスイッチング回路５Ａの各スイッチの制御端子間の電圧の目標値を演算する。この目標値の演算は、負荷側インピーダンスと目標値との間の関係を与えるマップを実験に基づいて作成しておいて、該マップを負荷側インピーダンス検出部１０Ｆによって検出された負荷側インピーダンスに対して検索することにより行うことができる。
【０１０３】
基準電圧発生部１０Ｄは、目標値演算部１０Ｇにより演算された目標値を与える電圧値を有する基準電圧を発生する。図１２に示した高周波電源装置のその他の構成は、図１に示した実施形態と同様である。
【０１０４】
図１３は、スイッチング回路５Ａのスイッチを通して流れる電流の情報を含むパラメータに対してスイッチの制御端子間の電圧の目標値を演算して、演算した目標値を与える基準電圧を発生させるようにした実施形態の他の構成を示したものである。この実施形態では、スイッチング回路５Ａを通して流れる電流を検出する電流検出部１０Ｈと、この検出部により検出された電流に対してスイッチング回路の各スイッチの制御端子間の電圧の目標値をマップを用いて演算する目標値演算部１０Ｇとが設けられて、目標値演算部１０Ｇにより演算された目標値が基準電圧発生部１０Ｄに与えられている。基準電圧発生部１０Ｄが目標値演算部１０Ｇにより演算された目標値を与える電圧値を有する基準電圧を発生する点は、図１２に示した実施形態と同様である。この場合も、基準電圧発生部１０Ｄは、目標値演算部１０Ｇが演算した目標値を与える電圧値を有する基準電圧を発生するように構成される。
【０１０５】
図１２又は図１３に示した実施形態のように、スイッチング回路５Ａのスイッチを通して流れる電流の情報を含むパラメータに対してスイッチの制御端子間の電圧の目標値を演算する目標値演算部１０Ｇを設けて、この目標値演算部により演算された目標値を与える基準電圧を基準電圧発生部１０Ｄから発生させるように構成しておくと、スイッチング回路５Ａの各スイッチを流れる電流に応じて各スイッチの制御端子間の電圧の目標値を決めることができるため、負荷の状態の如何に関わりなく、各スイッチで生じる導通損失の低減を効果的に図ることができる。
【符号の説明】
【０１０６】
１  高周波電源装置
２  負荷
３  インピーダンス整合器
４  可変ＤＣ電源部
５  ＤＣ／ＲＦ変換部
５Ａ  スイッチング回路
５Ｂ  直列共振回路
５Ｃ  トランス
６  ローパスフィルタ
７  パワー検出部
８  制御部
９  出力制御部
１０  駆動信号供給回路
１０Ａ  信号発生器
１０Ｂ  トランス
１０Ｃ  制御端子間電圧検出部
１０Ｄ  基準電圧発生部
１０Ｅ  制御端子間電圧制御部
１０Ｆ  負荷側インピーダンス検出部
１０Ｇ  目標値演算部
１０Ｈ  電流検出部
Ｑ１  ハイサイドスイッチ
Ｑ２  ローサイドスイッチ
ＦＥＴ１  ハイサイドスイッチを構成するＭＯＳＦＥＴ
ＦＥＴ２  ローサイドスイッチを構成するＭＯＳＦＥＴ
【図１】
2015139244.tif 000003
【図２】
2015139244.tif 000004
【図３】
2015139244.tif 000005
【図４】
2015139244.tif 000006
【図５】
2015139244.tif 000007
【図６】
2015139244.tif 000008
【図７】
2015139244.tif 000009
【図８】
2015139244.tif 000010
【図９】
2015139244.tif 000011
【図１０】
2015139244.tif 000012
【図１１】
2015139244.tif 000013
【図１２】
2015139244.tif 000014
【図１３】
2015139244.tif 000015
【図１４】
2015139244.tif 000016
【図１５】
2015139244.tif 000017
【図１６】
2015139244.tif 000018
【図１７】
2015139244.tif 000019
【図１８】
2015139244.tif 000020
【図１９】
2015139244.tif 000021
【図２０】
2015139244.tif 000022