(57)【要約】【課題】特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供する。【解決手段】光電変換素子は、半導体基板１の一方の表面の一部に第１のｉ型半導体膜２と第１導電型半導体膜３とを備え、半導体基板の表面の他の一部に第２のｉ型半導体膜４と第２導電型半導体膜５とを備えている。第１導電型半導体膜３上には第１導電型用電極層１１が設けられており、第２導電型半導体膜５上には第２導電型用電極層１２が設けられている。第１導電型半導体膜３の一端上に第２のｉ型半導体膜４の一端が位置している。第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層８を備えている。【選択図】図１
2015177175.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一方の表面の一部に設けられた第１のｉ型半導体膜と、
前記第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、
前記半導体基板の前記表面の他の一部に設けられた第２のｉ型半導体膜と、
前記第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、
前記第１導電型半導体膜上に設けられた第１導電型用電極層と、
前記第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、
前記第１導電型半導体膜の一端上に前記第２のｉ型半導体膜の一端が位置しており、
前記第１導電型半導体膜の前記一端と前記第２のｉ型半導体膜の前記一端との間に介在層を備えている、光電変換素子。
【請求項２】
前記第１導電型半導体膜は、前記介在層のエッチングストップ層である、請求項１に記載の光電変換素子。
【請求項３】
前記第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、
前記介在層は、ｎ型非晶質シリコン膜を含む、請求項１または請求項２に記載の光電変換素子。
【請求項４】
前記ｎ型非晶質シリコン膜のｎ型不純物濃度が、１×１０15個／ｃｍ3以上である、請求項３に記載の光電変換素子。
【請求項５】
前記第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、
前記介在層は、酸化膜を含む、請求項１または請求項２に記載の光電変換素子。
【請求項６】
前記酸化膜は、ＩＴＯ膜および酸化シリコン膜の少なくとも一方を含む、請求項５に記載の光電変換素子。
【請求項７】
前記第１のｉ型半導体膜と前記第１導電型半導体膜と前記介在層との厚さの合計が、５ｎｍ以上である、請求項１〜請求項６のいずれか１項に記載の光電変換素子。
【請求項８】
前記第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含む、請求項１〜請求項７のいずれか１項に記載の光電変換素子。
【請求項９】
前記第１のｉ型半導体膜および前記第２のｉ型半導体膜によって前記半導体基板の前記表面の全面が覆われている、請求項１〜請求項８のいずれか１項に記載の光電変換素子。
【請求項１０】
前記半導体基板は、ｎ型単結晶シリコンを含む、請求項１〜請求項９のいずれか１項に記載の光電変換素子。
【請求項１１】
前記第１のｉ型半導体膜は、ｉ型非晶質シリコン膜を含む、請求項１〜請求項１０のいずれか１項に記載の光電変換素子。
【請求項１２】
前記第２導電型半導体膜は、ｎ型非晶質シリコン膜を含む、請求項１〜請求項１１のいずれか１項に記載の光電変換素子。
【請求項１３】
前記第１導電型用電極層と前記第２導電型用電極層とが電気的に絶縁されている、請求項１〜請求項１２のいずれか１項に記載の光電変換素子。
【請求項１４】
前記半導体基板の他方の表面上に設けられた第３のｉ型半導体膜と、
前記第３のｉ型半導体膜上に設けられた第２の第２導電型半導体膜とをさらに備えた、請求項１〜請求項１３のいずれか１項に記載の光電変換素子。
【請求項１５】
半導体基板の一方の表面上に第１のｉ型半導体膜を形成する工程と、
前記第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、
前記第１導電型半導体膜上に介在層を形成する工程と、
前記第１のｉ型半導体膜と前記第１導電型半導体膜と前記介在層とを含む第１の積層体の一部を厚さ方向に除去する工程と、
前記半導体基板の前記表面上および前記介在層上に前記第２のｉ型半導体膜を形成する工程と、
前記第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、
前記第１導電型半導体膜の一端と前記第２のｉ型半導体膜の一端との間に前記介在層の一部を残すように前記介在層と前記第２のｉ型半導体膜と前記第２導電型半導体膜とを含む第２の積層体の一部を厚さ方向にウエットエッチングする工程と、
前記第１導電型半導体膜上に第１導電型用電極層を形成するとともに、前記第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む、光電変換素子の製造方法。
【請求項１６】
前記ウエットエッチングする工程は、前記第１導電型半導体膜と比べて前記介在層のエッチングレートが大きくなるエッチャントを用いて行われる、請求項１５に記載の光電変換素子の製造方法。
【請求項１７】
前記ウエットエッチングする工程は、前記第１導電型半導体膜をエッチングストップ層として行われる、請求項１５または請求項１６に記載の光電変換素子の製造方法。
【請求項１８】
前記第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、
前記介在層は、ｎ型非晶質シリコン膜を含む、請求項１５〜請求項１７のいずれか１項に記載の光電変換素子の製造方法。
【請求項１９】
前記ｎ型非晶質シリコン膜のｎ型不純物濃度が、１×１０15個／ｃｍ3以上である、請求項１８に記載の光電変換素子の製造方法。
【請求項２０】
前記ウエットエッチングする工程は、アルカリ溶液を含むエッチャントを用いて行われる、請求項１８または請求項１９に記載の光電変換素子の製造方法。
【請求項２１】
前記第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、
前記介在層は、酸化膜を含む、請求項１５〜請求項１７のいずれか１項に記載の光電変換素子の製造方法。
【請求項２２】
前記酸化膜は、ＩＴＯ膜および酸化シリコン膜の少なくとも一方を含む、請求項２１に記載の光電変換素子の製造方法。
【請求項２３】
前記ウエットエッチングする工程は、フッ酸を含むエッチャントを用いて行われる、請求項２１または請求項２２に記載の光電変換素子の製造方法。
【請求項２４】
前記半導体基板は、ｎ型単結晶シリコンを含む、請求項１５〜請求項２３のいずれか１項に記載の光電変換素子の製造方法。
【請求項２５】
前記第１のｉ型半導体膜および前記第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含む、請求項１５〜請求項２４のいずれか１項に記載の光電変換素子の製造方法。
【請求項２６】
前記第２導電型半導体膜は、ｎ型非晶質シリコン膜を含む、請求項１５〜請求項２５のいずれか１項に記載の光電変換素子の製造方法。
【請求項２７】
前記半導体基板の他方の表面上に第３のｉ型半導体膜を形成する工程と、
前記第３のｉ型半導体膜上に第２の第２導電型半導体膜を形成する工程とをさらに含む、請求項１５〜請求項２６のいずれか１項に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子および光電変換素子の製造方法に関する。
【背景技術】
【０００２】
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
【０００３】
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
【０００４】
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した太陽電池の開発が進められている（たとえば特許文献１参照）。
【０００５】
図３３に、従来の特許文献１に記載の裏面のみに電極が形成された太陽電池の模式的な断面図を示す。図３３に示すように、特許文献１に記載の太陽電池においては、ｎ型またはｐ型の導電性を有する半導体基板１００の裏面の一部にＩＰ積層体１１４が設けられており、ＩＰ積層体１１４上にｐ側電極１１７が設けられており、ＩＰ積層体１１４とｐ側電極１１７との積層体を覆うようにして絶縁層１１８が設けられている。また、半導体基板１００の裏面の他の一部と絶縁層１１８とを覆うようにしてＩＮ積層体１１９が設けられており、ＩＮ積層体１１９の全面を被覆するようにｎ側電極１２２が設けられている。また、半導体基板１００の受光面上には、ｉ型非晶質半導体層１１２と、ｉ型非晶質半導体層１１２上のｎ型非晶質半導体層１１３とが設けられている。
【０００６】
ここで、ＩＰ積層体１１４は、ｉ型非晶質半導体層１１５とｐ型非晶質半導体層１１６との積層体から構成されている。また、ｐ側電極１１７は、ＩＰ積層体１１４上に設けられたＴＣＯ層１１７ａと金属層１１７ｂとの積層体から構成されている。また、絶縁層１１８は、ＩＰ積層体１１４およびｐ側電極１１７を被覆する第１の絶縁層１１８ａと第２の絶縁層１１８ｂとの積層体から構成されている。また、ＩＮ積層体１１９は、絶縁層１１８を被覆するｉ型非晶質半導体層１２０とｎ型非晶質半導体層１２１との積層体から構成されている。さらに、ｎ側電極１２２は、ＩＮ積層体１１９を被覆するＴＣＯ層１２２ａと金属層１２２ｂとの積層体から構成されている。
【０００７】
図３３に示される特許文献１に記載の太陽電池は、半導体基板１００の受光面側から太陽光１１１を入射させることにより半導体基板１００の内部でキャリアが生成し、ｐ側電極１１７とｎ側電極１２２とから外部に取り出される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−２０４８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年、太陽電池等の光電変換素子の技術分野においては、特性および信頼性を向上させることが強く要望されており、その検討が進められている。
【００１０】
上記の事情に鑑みて、本発明の目的は、特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１の態様によれば、半導体基板と、半導体基板の一方の表面の一部に設けられた第１のｉ型半導体膜と、第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、半導体基板の表面の他の一部に設けられた第２のｉ型半導体膜と、第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、第１導電型半導体膜上に設けられた第１導電型用電極層と、第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、第１導電型半導体膜の一端上に第２のｉ型半導体膜の一端が位置しており、第１導電型半導体膜の一端と第２のｉ型半導体膜の一端との間に介在層を備えている光電変換素子を提供することができる。
【００１２】
本発明の第２の態様によれば、半導体基板の一方の表面上に第１のｉ型半導体膜を形成する工程と、第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、第１導電型半導体膜上に介在層を形成する工程と、第１のｉ型半導体膜と第１導電型半導体膜と介在層とを含む第１の積層体の一部を厚さ方向に除去する工程と、半導体基板の表面上および介在層上に第２のｉ型半導体膜を形成する工程と、第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、第１導電型半導体膜の一端と第２のｉ型半導体膜の一端との間に介在層の一部を残すように介在層と第２のｉ型半導体膜と第２導電型半導体膜とを含む第２の積層体の一部を厚さ方向にウエットエッチングする工程と、第１導電型半導体膜上に第１導電型用電極層を形成するとともに、第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む光電変換素子の製造方法を提供することができる。
【発明の効果】
【００１３】
本発明によれば、特性および信頼性を向上させることが可能な光電変換素子および光電変換素子の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図３】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図４】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図５】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図６】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図７】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図８】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図９】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１０】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１１】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１２】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１３】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１４】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１５】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１６】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１７】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１８】実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図１９】実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図２０】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図２１】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図２２】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図２３】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図２４】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図２５】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図２６】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図２７】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図２８】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図２９】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図３０】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図３１】実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例を図解する模式的な断面図である。
【図３２】実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。
【図３３】従来の特許文献１に記載の裏面のみに電極が形成された太陽電池の模式的な断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一例である実施の形態について説明する。なお、実施の形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
【００１６】
［実施の形態１］
＜光電変換素子の構成＞
図１に、本発明の光電変換素子の一例である実施の形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態１のヘテロ接合型バックコンタクトセルは、ｎ型単結晶シリコン基板からなる半導体基板１と、半導体基板１の一方の表面の一部に設けられたｉ型非晶質シリコン膜からなる第１のｉ型半導体膜２と、第１のｉ型半導体膜２上に設けられたｐ型非晶質シリコン膜からなる第１導電型半導体膜３と、半導体基板１の当該一方の表面の一部に設けられたｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４と、第２のｉ型半導体膜４上に設けられたｎ型非晶質シリコン膜からなる第２導電型半導体膜５と、第１導電型半導体膜３上に設けられた第１導電型用電極層１１と、第２導電型半導体膜５上に設けられた第２導電型用電極層１２とを備えている。第１導電型用電極層１１および第２導電型用電極層１２は、それぞれ、第１金属層９と第２金属層１０との積層体から構成されている。
【００１７】
図１に示すように、半導体基板１の裏面の全面が、第１のｉ型半導体膜２と第２のｉ型半導体膜４とで覆われており、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体の一端が、ｎ型非晶質シリコン膜からなる介在層８を介して、第１のｉ型半導体膜２と第１導電型半導体膜３との積層体の一端を覆っている。すなわち、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層８が設けられている。また、第１導電型用電極層１１と第２導電型用電極層１２とが電気的に絶縁されている。
【００１８】
また、実施の形態１のヘテロ接合型バックコンタクトセルは、半導体基板１の他方の表面である受光面の凹凸１ａ上に設けられた第３のｉ型半導体膜６と、第３のｉ型半導体膜６上に設けられた第２の第２導電型半導体膜７とを備えている。
【００１９】
＜光電変換素子の製造方法＞
以下、図２〜図１８の模式的断面図を参照して、実施の形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図２に示すように、半導体基板１の受光面に凹凸１ａを形成する。
【００２０】
ここで、半導体基板１の受光面の凹凸１ａは、たとえば、半導体基板１の裏面の全面にテクスチャマスクを形成した後に、半導体基板１の受光面をテクスチャエッチングすることにより形成することができる。テクスチャマスクとしては、たとえば、窒化シリコンまたは酸化シリコンを用いることができる。また、テクスチャエッチングに用いられるエッチャントとしては、たとえば、シリコンを溶解可能なアルカリ溶液を用いることができる。
【００２１】
半導体基板１としては、ｎ型単結晶シリコン基板を好適に用いることができるが、ｎ型単結晶シリコン基板に限定されず、たとえば従来から公知の半導体基板を用いることもできる。
【００２２】
次に、図３に示すように、半導体基板１の受光面の凹凸１ａ上に、第３のｉ型半導体膜６を形成する。第３のｉ型半導体膜６の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いることができる。
【００２３】
第３のｉ型半導体膜６としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
【００２４】
次に、図４に示すように、第３のｉ型半導体膜６上に第２の第２導電型半導体膜７を形成する。第２の第２導電型半導体膜７の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００２５】
第２の第２導電型半導体膜７としては、ｎ型非晶質シリコン膜を好適に用いることができるが、ｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、第２の第２導電型半導体膜７に含まれるｎ型不純物としては、たとえばリンを用いることができる。
【００２６】
なお、本明細書において「ｉ型」とは、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。
【００２７】
また、本明細書において「非晶質シリコン」には、シリコン原子の未結合手（ダングリングボンド）が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。
【００２８】
次に、図５に示すように、半導体基板１の裏面の全面に第１のｉ型半導体膜２を形成する。第１のｉ型半導体膜２の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００２９】
第１のｉ型半導体膜２としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
【００３０】
次に、図６に示すように、半導体基板１の裏面の第１のｉ型半導体膜２上に第１導電型半導体膜３を形成する。第１導電型半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００３１】
第１導電型半導体膜３としては、ｐ型非晶質シリコン膜を好適に用いることができるがｐ型非晶質シリコン膜に限定されず、たとえば従来から公知のｐ型半導体膜を用いることもできる。なお、第１導電型半導体膜３に含まれるｐ型不純物としては、たとえばボロンを用いることができる。
【００３２】
次に、図７に示すように、第１導電型半導体膜３上に介在層８を形成する。介在層８の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００３３】
介在層８としては、ｎ型非晶質シリコン膜を好適に用いることができるが、ｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、介在層８に含まれるｎ型不純物としては、たとえばリンを用いることができる。介在層８を構成するｎ型非晶質シリコン膜等のｎ型半導体膜のｎ型不純物濃度は、１×１０15個／ｃｍ3以上とされる。ここで、ｎ型不純物濃度は、二次イオン質量分析法（ＳＩＭＳ；Secondary Ion Mass Spectrometry）によって測定することができる。
【００３４】
次に、図８に示すように、半導体基板１の裏面上に、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層８との積層体５１を残す部分にのみフォトレジスト等のエッチングマスク２１を形成する。
【００３５】
次に、図９に示すように、エッチングマスク２１をマスクとして、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層８との積層体５１の一部を厚さ方向にウエットエッチングする。これにより、半導体基板１の表面を露出させる。また、エッチングマスク２１をマスクとして用いたウエットエッチングに代えて、たとえばレーザ光の照射によって積層体５１の一部を除去してもよい。
【００３６】
次に、図１０に示すように、半導体基板１の裏面の露出部分および介在層８を覆うように、第２のｉ型半導体膜４を形成する。第２のｉ型半導体膜４の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００３７】
第２のｉ型半導体膜４としては、ｉ型非晶質シリコン膜を好適に用いることができるがｉ型非晶質シリコン膜に限定されず、たとえば従来から公知のｉ型半導体膜を用いることもできる。
【００３８】
次に、図１１に示すように、第２のｉ型半導体膜４上に第２導電型半導体膜５を形成する。第２導電型半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
【００３９】
第２導電型半導体膜５としては、ｎ型非晶質シリコン膜を好適に用いることができるがｎ型非晶質シリコン膜に限定されず、たとえば従来から公知のｎ型半導体膜を用いることもできる。なお、第２導電型半導体膜５に含まれるｎ型不純物としては、たとえばリンを用いることができる。
【００４０】
次に、図１２に示すように、半導体基板１の裏面上の第２のｉ型半導体膜４と第２導電型半導体膜５との積層体５２を残す部分にのみフォトレジスト等のエッチングマスク２２を形成する。
【００４１】
次に、エッチングマスク２２をマスクとして、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層８の一部を残すように、第２のｉ型半導体膜４と第２導電型半導体膜５とからなる積層体５２の一部を厚さ方向にウエットエッチングすることによって、図１３に示すように、第１導電型半導体膜３の一部を露出させる。
【００４２】
次に、図１４に示すように、第２導電型半導体膜５からエッチングマスク２２を完全に除去する。
【００４３】
次に、図１５に示すように、第１導電型半導体膜３および第２導電型半導体膜５の全面を覆うように第１金属層９を形成する。第１金属層９としては、ＩＴＯ膜を好適に用いることができるが、これに限定されるものではない。第１金属層９の形成方法も特に限定されず、たとえば蒸着法などを用いることができる。
【００４４】
次に、図１６に示すように、第１金属層９上に第２金属層１０を形成する。第２金属層１０としては、銀膜を好適に用いることができるが、これに限定されるものではない。第２金属層１０の形成方法も特に限定されず、たとえば蒸着法を用いることができる。
【００４５】
次に、図１７に示すように、第１導電型用電極層１１および第２導電型用電極層１２の形成領域に対応する第２金属層１０の表面上にフォトレジスト等のエッチングマスク２３を形成する。
【００４６】
次に、図１８に示すように、エッチングマスク２３が形成されていない第１金属層９および第２金属層１０の箇所をエッチングする。なお、エッチングマスク２３を用いたエッチングに代えて、たとえばレーザ光の照射によって、第１金属層９および第２金属層１０を部分的に除去してもよい。
【００４７】
その後、エッチングマスク２３を除去することによって、図１に示す構成の実施の形態１のヘテロ接合型バックコンタクトセルが完成する。
【００４８】
＜作用効果＞
実施の形態１においては、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上に、ｎ型非晶質シリコン膜からなる介在層８を形成した後に、ｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４とｎ型非晶質シリコン膜からなる第２導電型半導体膜５とをこの順序で形成し、その後、図１３に示すように、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層８の一部が残るように、介在層８、第２のｉ型半導体膜４および第２導電型半導体膜５をウエットエッチングすることによって、第１導電型半導体膜３の表面を露出させている。
【００４９】
これにより、実施の形態１においては、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上にｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４を直接形成して上記と同様のウエットエッチングを行った場合と比べて、抵抗となるｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４等の残留物の少ない第１導電型半導体膜３のきれいな表面を露出させて、当該第１導電型半導体膜３の露出面上に第１導電型用電極層１１を形成することができるため、第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗を低減することができ、ひいては、実施の形態１のヘテロ接合型バックコンタクトセルの特性および信頼性を向上することができる。
【００５０】
ここで、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてｎ型非晶質シリコン膜からなる介在層８のエッチングレートが大きくなるエッチャントを用い、第１導電型半導体膜３をエッチングストップ層として上記のウエットエッチングを行うことが好ましい。この場合には、第１導電型半導体膜３の表面における第２のｉ型半導体膜４等の残留物をさらに低減した状態で、第１導電型半導体膜３の表面を露出させることができるため、実施の形態１のヘテロ接合型バックコンタクトセルの特性および信頼性をさらに向上することができる。
【００５１】
なお、実施の形態１において、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてｎ型非晶質シリコン膜からなる介在層８のエッチングレートが大きくなるエッチャントとしては、たとえば水酸化ナトリウム水溶液および／または水酸化カリウム水溶液などのアルカリ溶液を挙げることができる。
【００５２】
また、実施の形態１のヘテロ接合型バックコンタクトセルにおいて、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層８との厚さの合計は、５ｎｍ以上であることが好ましく、１０ｎｍ以上であることがより好ましい。第１のｉ型半導体膜２と第１導電型半導体膜３と介在層８との厚さの合計が、５ｎｍ以上である場合、特に１０ｎｍ以上である場合には、これらの膜の積層体によるパッシベーション性を向上させることができる。
【００５３】
［実施の形態２］
＜光電変換素子の構成＞
図１９に、本発明の光電変換素子の他の一例である実施の形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態２のヘテロ接合型バックコンタクトセルは、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間にＩＴＯ膜からなる介在層３１を備えていることを特徴としている。
【００５４】
＜光電変換素子の製造方法＞
以下、実施の形態２のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、実施の形態１と同様にして、図６に示すように、半導体基板１の受光面の凹凸１ａ上に第３のｉ型半導体膜６および第２の第２導電型半導体膜７をこの順序で形成するとともに、半導体基板１の裏面上に第１のｉ型半導体膜２および第１導電型半導体膜３をこの順序で形成する。
【００５５】
次に、図２０の模式的断面図に示すように、第１導電型半導体膜３上にＩＴＯ膜からなる介在層３１を形成する。ＩＴＯ膜からなる介在層３１の形成方法は特に限定されず、たとえばスパッタリング法などを用いることができる。
【００５６】
次に、図２１の模式的断面図に示すように、半導体基板１の裏面上に、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層３１との積層体５１を残す部分にのみフォトレジスト等のエッチングマスク２１を形成する。
【００５７】
次に、図２２の模式的断面図に示すように、エッチングマスク２１をマスクとして、第１のｉ型半導体膜２と第１導電型半導体膜３と介在層３１との積層体５１の一部を厚さ方向にウエットエッチングする。これにより、半導体基板１の裏面の一部を露出させる。
【００５８】
次に、図２３の模式的断面図に示すように、半導体基板１の裏面の露出部分および介在層３１を覆うように、第２のｉ型半導体膜４を形成する。引き続いて、図２４の模式的断面図に示すように、第２のｉ型半導体膜４上に第２導電型半導体膜５を形成する。
【００５９】
次に、図２５の模式的断面図に示すように、半導体基板１の裏面上の第２のｉ型半導体膜４と第２導電型半導体膜５との積層体５２を残す部分にのみフォトレジスト等のエッチングマスク２２を形成する。
【００６０】
次に、エッチングマスク２２をマスクとして、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層３１の一部を残すように、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体５２の一部を厚さ方向にウエットエッチングすることによって、図２６の模式的断面図に示すように、第１導電型半導体膜３の表面を露出させる。
【００６１】
ここで、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてＩＴＯ膜からからなる介在層３１のエッチングレートが大きくなるエッチャントとしては、たとえばフッ酸を挙げることができる。
【００６２】
次に、図２７の模式的断面図に示すように、第２導電型半導体膜５からエッチングマスク２２を完全に除去する。
【００６３】
次に、図２８の模式的断面図に示すように、第１導電型半導体膜３および第２導電型半導体膜５の全面を覆うように第１金属層９を形成し、引き続いて、図２９の模式的断面図に示すように、第１金属層９上に第２金属層１０を形成する。
【００６４】
次に、図３０の模式的断面図に示すように、第１導電型用電極層１１および第２導電型用電極層１２の形成領域に対応する第２金属層１０の表面上にフォトレジスト等のエッチングマスク２３を形成する。
【００６５】
次に、図３１の模式的断面図に示すように、エッチングマスク２３が形成されていない第１金属層９および第２金属層１０の箇所をエッチングする。
【００６６】
その後、エッチングマスク２３を除去することによって、図１９に示す構成の実施の形態２のヘテロ接合型バックコンタクトセルが完成する。
【００６７】
＜作用効果＞
実施の形態２においては、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上に、ＩＴＯ膜からなる介在層３１を形成した後に、ｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４とｎ型非晶質シリコン膜からなる第２導電型半導体膜５とをこの順序で形成して、その後、図２６に示すように、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層３１の一部が残るように、介在層３１、第２のｉ型半導体膜４および第２導電型半導体膜５をウエットエッチングすることによって、第１導電型半導体膜３の表面を露出させている。
【００６８】
これにより、実施の形態２においても、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上にｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４を直接形成して上記と同様のウエットエッチングを行った場合と比べて、抵抗となるｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４等の残留物の少ない第１導電型半導体膜３のきれいな表面を露出させて、当該第１導電型半導体膜３の露出面上に第１導電型用電極層１１を形成することができるため、第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗を低減することができ、ひいては、実施の形態２のヘテロ接合型バックコンタクトセルの特性および信頼性を向上することができる。
【００６９】
ここで、実施の形態２においても、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてＩＴＯ膜からなる介在層３１のエッチングレートが大きくなるエッチャントを用い、第１導電型半導体膜３をエッチングストップ層として機能させて上記のウエットエッチングを行うことが好ましい。この場合には、第１導電型半導体膜３の表面における第２のｉ型半導体膜４等の残留物をさらに低減した状態で、第１導電型半導体膜３の表面を露出させることができるため、実施の形態２のヘテロ接合型バックコンタクトセルの特性および信頼性をさらに向上することができる。
【００７０】
なお、実施の形態２において、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べてＩＴＯ膜からなる介在層３１のエッチングレートが大きくなるエッチャントとしては、たとえばフッ酸を挙げることができる。
【００７１】
実施の形態２は、ｎ型非晶質シリコン膜からなる介在層８に代えて、ＩＴＯ膜からなる介在層３１を用いたこと以外は実施の形態１と同様であるため、同様の説明については繰り返さない。
【００７２】
［実施の形態３］
＜光電変換素子の構成＞
図３２に、本発明の光電変換素子の他の一例である実施の形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施の形態３のヘテロ接合型バックコンタクトセルは、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に酸化シリコン膜からなる介在層４１を備えていることを特徴としている。
【００７３】
＜光電変換素子の製造方法＞
実施の形態３のヘテロ接合型バックコンタクトセルは、ＩＴＯ膜からなる介在層３１に代えて、酸化シリコン膜からなる介在層４１を用いること以外は実施の形態２と同様にして製造することができる。なお、酸化シリコン膜からなる介在層４１は、たとえばＣＶＤ法によって形成することができる。
【００７４】
＜作用効果＞
実施の形態３においては、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３上に、酸化シリコン膜からなる介在層４１を形成した後に、ｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４とｎ型非晶質シリコン膜からなる第２導電型半導体膜５とをこの順序で形成して、その後、第１導電型半導体膜３の一端と第２のｉ型半導体膜４の一端との間に介在層４１の一部が残るように、介在層４１、第２のｉ型半導体膜４および第２導電型半導体膜５をウエットエッチングすることによって、第１導電型半導体膜３の表面を露出させている。
【００７５】
これにより、実施の形態３においても、抵抗となるｉ型非晶質シリコン膜からなる第２のｉ型半導体膜４等の残留物の少ない第１導電型半導体膜３のきれいな表面上に第１導電型用電極層１１を形成することができるため、第１導電型半導体膜３に対する第１導電型用電極層１１のコンタクト抵抗を低減することができ、ひいては、ヘテロ接合型バックコンタクトセルの特性および信頼性を向上することができる。
【００７６】
また、実施の形態３においても、ヘテロ接合型バックコンタクトセルの特性および信頼性をさらに向上する観点からは、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べて酸化シリコン膜からなる介在層４１のエッチングレートが大きくなるエッチャントを用い、第１導電型半導体膜３をエッチングストップ層として上記のウエットエッチングを行うことが好ましい。
【００７７】
なお、実施の形態３において、ｐ型非晶質シリコン膜からなる第１導電型半導体膜３と比べて酸化シリコン膜からなる介在層４１のエッチングレートが大きくなるエッチャントとしては、たとえばフッ酸を挙げることができる。
【００７８】
実施の形態３は、ＩＴＯ膜からなる介在層３１に代えて、酸化シリコン膜からなる介在層４１を用いたこと以外は実施の形態１と同様であるため、同様の説明については繰り返さない。
【００７９】
［その他の実施形態］
実施の形態１〜３において、介在層としては、ｎ型非晶質シリコン膜、ＩＴＯ膜または酸化シリコン膜を用いる場合について説明したが、これらに限定されるものではなく、第２のｉ型半導体膜４と第２導電型半導体膜５との積層体５２のウエットエッチングに用いられるエッチャントのエッチングレートが第１導電型半導体膜３と比べて大きくなる材質を適宜用いることができ、たとえば酸化シリコン膜とＩＴＯ膜との積層体のようにこれらの膜を組み合わせて用いてもよく、上記以外の材質の１層以上の膜を用いてもよい。
【００８０】
［付記］
（１）本発明の第１の態様によれば、半導体基板と、半導体基板の一方の表面の一部に設けられた第１のｉ型半導体膜と、第１のｉ型半導体膜上に設けられた第１導電型半導体膜と、半導体基板の表面の他の一部に設けられた第２のｉ型半導体膜と、第２のｉ型半導体膜上に設けられた第２導電型半導体膜と、第１導電型半導体膜上に設けられた第１導電型用電極層と、第２導電型半導体膜上に設けられた第２導電型用電極層とを備え、第１導電型半導体膜の一端上に第２のｉ型半導体膜の一端が位置しており、第１導電型半導体膜の一端と第２のｉ型半導体膜の一端との間に介在層を備えている光電変換素子を提供することができる。本発明の第１の態様においては、第１導電型半導体膜上に第２のｉ型半導体膜を直接形成した場合と比べて、第２のｉ型半導体膜等の残留物を低減した状態の第１導電型半導体膜の表面上に第１導電型用電極層を形成することができるため、第１導電型半導体膜に対する第１導電型用電極層のコンタクト抵抗を低減することができ、ひいては、光電変換素子の特性および信頼性を向上することができる。
【００８１】
（２）本発明の第１の態様において、第１導電型半導体膜は、介在層のエッチングストップ層であることが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
【００８２】
（３）本発明の第１の態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、介在層は、ｎ型非晶質シリコン膜を含むことが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
【００８３】
（４）本発明の第１の態様において、ｎ型非晶質シリコン膜のｎ型不純物濃度は、１×１０15個／ｃｍ3以上であることが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
【００８４】
（５）本発明の第１の態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、介在層は、酸化膜を含むことが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
【００８５】
（６）本発明の第１の態様において、酸化膜は、ＩＴＯ膜および酸化シリコン膜の少なくとも一方を含むことが好ましい。この場合には、第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減した第１導電型半導体膜の表面上に第１導電型用電極層を形成することができる。
【００８６】
（７）本発明の第１の態様において、第１のｉ型半導体膜と第１導電型半導体膜と介在層との厚さの合計は、５ｎｍ以上であることが好ましい。この場合には、第１のｉ型半導体膜と第１導電型半導体膜と介在層との積層体によるパッシベーション性を向上させることができる。
【００８７】
（８）本発明の第１の態様において、第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【００８８】
（９）本発明の第１の態様において、第１のｉ型半導体膜および第２のｉ型半導体膜によって半導体基板の表面の全面が覆われていることが好ましい。この場合には、第１のｉ型半導体膜および第２のｉ型半導体膜による半導体基板の表面のパッシベーション性を向上させることができる。
【００８９】
（１０）本発明の第１の態様において、半導体基板は、ｎ型単結晶シリコンを含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【００９０】
（１１）本発明の第１の態様において、第１のｉ型半導体膜は、ｉ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【００９１】
（１２）本発明の第１の態様において、第２導電型半導体膜は、ｎ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【００９２】
（１３）本発明の第１の態様において、第１導電型用電極層と第２導電型用電極層とが電気的に絶縁されていることが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【００９３】
（１４）本発明の第１の態様において、半導体基板の他方の表面上に設けられた第３のｉ型半導体膜と、第３のｉ型半導体膜上に設けられた第２の第２導電型半導体膜とをさらに備えていることが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【００９４】
（１５）本発明の第２の態様によれば、半導体基板の一方の表面上に第１のｉ型半導体膜を形成する工程と、第１のｉ型半導体膜上に第１導電型半導体膜を形成する工程と、第１導電型半導体膜上に介在層を形成する工程と、第１のｉ型半導体膜と第１導電型半導体膜と介在層とを含む第１の積層体の一部を厚さ方向に除去する工程と、半導体基板の表面上および介在層上に第２のｉ型半導体膜を形成する工程と、第２のｉ型半導体膜上に第２導電型半導体膜を形成する工程と、第１導電型半導体膜の一端と第２のｉ型半導体膜の一端との間に介在層の一部を残すように介在層と第２のｉ型半導体膜と第２導電型半導体膜とを含む第２の積層体の一部を厚さ方向にウエットエッチングする工程と、第１導電型半導体膜上に第１導電型用電極層を形成するとともに、第２導電型半導体膜上に第２導電型用電極層を形成する工程とを含む光電変換素子の製造方法を提供することができる。本発明の第２の態様においては、第１導電型半導体膜上に第２のｉ型半導体膜を直接形成した場合と比べて、第２のｉ型半導体膜等の残留物を低減した状態の第１導電型半導体膜の表面上に第１導電型用電極層を形成することができるため、第１導電型半導体膜に対する第１導電型用電極層のコンタクト抵抗を低減することができ、ひいては、光電変換素子の特性および信頼性を向上することができる。
【００９５】
（１６）本発明の第２の態様において、ウエットエッチングする工程は、第１導電型半導体膜と比べて介在層のエッチングレートが大きくなるエッチャントを用いて行われることが好ましい。この場合には、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
【００９６】
（１７）本発明の第２の態様において、ウエットエッチングする工程は、第１導電型半導体膜をエッチングストップ層として行われることが好ましい。この場合には、第ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
【００９７】
（１８）本発明の第２の態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、介在層は、ｎ型非晶質シリコン膜を含むことが好ましい。この場合には、ｐ型非晶質シリコン膜と比べてｎ型非晶質シリコン膜のエッチングレートが大きくなるエッチャントを用いてウエットエッチングを行うことによって、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
【００９８】
（１９）本発明の第２の態様において、ｎ型非晶質シリコン膜のｎ型不純物濃度は、１×１０15個／ｃｍ3以上であることが好ましい。この場合には、ｐ型非晶質シリコン膜と比べてｎ型非晶質シリコン膜のエッチングレートが大きくなるエッチャントを用いたウエットエッチングを行うことによって、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
【００９９】
（２０）本発明の第２の態様において、ウエットエッチングする工程は、アルカリ溶液を含むエッチャントを用いて行われることが好ましい。この場合には、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
【０１００】
（２１）本発明の第２の態様において、第１導電型半導体膜は、ｐ型非晶質シリコン膜を含み、介在層は、酸化膜を含むことが好ましい。この場合には、ｐ型非晶質シリコン膜と比べて酸化膜のエッチングレートが大きくなるエッチャントを用いたウエットエッチングを行うことによって、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
【０１０１】
（２２）本発明の第２の態様において、酸化膜は、ＩＴＯ膜および酸化シリコン膜の少なくとも一方を含むことが好ましい。この場合には、ｐ型非晶質シリコン膜と比べて酸化膜のエッチングレートが大きくなるエッチャントを用いたウエットエッチングを行うことによって、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
【０１０２】
（２３）本発明の第２の態様において、ウエットエッチングする工程は、フッ酸を含むエッチャントを用いて行われることが好ましい。この場合には、ウエットエッチング後の第１導電型半導体膜の表面における第２のｉ型半導体膜、第２導電型半導体膜および介在層等の残留物をさらに低減することができる。
【０１０３】
（２４）本発明の第２の態様において、半導体基板は、ｎ型単結晶シリコンを含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【０１０４】
（２５）本発明の第２の態様において、第１のｉ型半導体膜および第２のｉ型半導体膜は、ｉ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【０１０５】
（２６）本発明の第２の態様において、第２導電型半導体膜は、ｎ型非晶質シリコン膜を含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【０１０６】
（２７）本発明の第２の態様は、半導体基板の他方の表面上に第３のｉ型半導体膜を形成する工程と、第３のｉ型半導体膜上に第２の第２導電型半導体膜を形成する工程とをさらに含むことが好ましい。この場合にも、光電変換素子の特性および信頼性を向上することができる。
【０１０７】
以上のように本発明の実施の形態について説明を行なったが、上述の各実施の形態の構成を適宜組み合わせることも当初から予定している。
【０１０８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１０９】
本発明は、光電変換素子および光電変換素子の製造方法に利用することができ、特に、ヘテロ接合型バックコンタクトセル等の太陽電池およびその製造方法に好適に利用することができる。
【符号の説明】
【０１１０】
１  半導体基板、１ａ  凹凸、２  第１のｉ型半導体膜、３  第１導電型半導体膜、４  第２のｉ型半導体膜、５  第２導電型半導体膜、６  第３のｉ型半導体膜、７  第２の第２導電型半導体膜、８，３１，４１  介在層、９  第１金属層、１０  第２金属層、１１  第１導電型用電極層、１２  第２導電型用電極層、２１，２２，２３  エッチングマスク、５１，５２  積層体、１００  半導体基板、１１１  太陽光、１１２  ｉ型非晶質半導体層、１１３  ｎ型非晶質半導体層、１１４  ＩＰ積層体、１１５  ｉ型非晶質半導体層、１１６  ｐ型非晶質半導体層、１１７  ｐ側電極、１１７ａ  ＴＣＯ層、１１７ｂ  金属層、１１８  絶縁層、１１８ａ  第１の絶縁層、１１８ｂ  第２の絶縁層、１１９  ＩＮ積層体、１２０  ｉ型非晶質半導体層、１２１  ｎ型非晶質半導体層、１２２  ｎ側電極、１２２ａ  ＴＣＯ層、１２２ｂ  金属層。
【図１】
2015177175.tif 000003
【図２】
2015177175.tif 000004
【図３】
2015177175.tif 000005
【図４】
2015177175.tif 000006
【図５】
2015177175.tif 000007
【図６】
2015177175.tif 000008
【図７】
2015177175.tif 000009
【図８】
2015177175.tif 000010
【図９】
2015177175.tif 000011
【図１０】
2015177175.tif 000012
【図１１】
2015177175.tif 000013
【図１２】
2015177175.tif 000014
【図１３】
2015177175.tif 000015
【図１４】
2015177175.tif 000016
【図１５】
2015177175.tif 000017
【図１６】
2015177175.tif 000018
【図１７】
2015177175.tif 000019
【図１８】
2015177175.tif 000020
【図１９】
2015177175.tif 000021
【図２０】
2015177175.tif 000022
【図２１】
2015177175.tif 000023
【図２２】
2015177175.tif 000024
【図２３】
2015177175.tif 000025
【図２４】
2015177175.tif 000026
【図２５】
2015177175.tif 000027
【図２６】
2015177175.tif 000028
【図２７】
2015177175.tif 000029
【図２８】
2015177175.tif 000030
【図２９】
2015177175.tif 000031
【図３０】
2015177175.tif 000032
【図３１】
2015177175.tif 000033
【図３２】
2015177175.tif 000034
【図３３】
2015177175.tif 000035