(57)【要約】【課題】相互容量方式のタッチパネルに接続されるタッチパネル制御回路において、検出回路に含まれる積分回路よりもさらに高いノイズ抑制効果を得る。【解決手段】タッチパネル制御回路は、タッチパネルのＹ電極を駆動する駆動回路と、Ｘ電極に接続されて交点容量の容量値を検出する検出回路とを有する。駆動回路は、所定期間に複数個のパルスをＹ電極に印加する。検出回路は、Ｘ電極から入力される信号に対して、前記複数個のパルスに同期して動作可能なスイッチトキャパシタ回路と、その出力に接続され同じパルスに同期して動作する積分回路とを含んで構成される。スイッチトキャパシタ回路をフィルタとして動作させ、積分回路の周波数特性と同様に、直流と当該パルスの周波数で最大利得を持ちそのあいだの周波数で抑圧された特性とする。【選択図】図５
2015118506.tif 000002
【特許請求の範囲】
【請求項１】
複数のＹ電極と複数のＸ電極が交差する複数の交点のそれぞれに交点容量が形成されたタッチパネルに接続可能であり、前記複数のＹ電極のそれぞれを駆動する複数の駆動回路と、前記複数のＸ電極のそれぞれに接続されて前記交点容量の容量値を検出する複数の検出回路とを有し、
前記駆動回路は、所定期間にＫ個（Ｋは２以上の整数）のパルスを前記Ｙ電極に印加し、
前記検出回路は、前記Ｘ電極からの入力信号に対して、前記パルスに同期して動作可能なスイッチトキャパシタ回路と、前記スイッチトキャパシタ回路の出力に接続され、前記パルスに同期して動作する積分回路とを含む、
タッチパネル制御回路。
【請求項２】
請求項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路とを備え、
前記第１スイッチトキャパシタ回路は、前記所定期間内にＫ回の標本化を行う、前記Ｋよりも小さいＬ次（Ｌは１以上の整数）のＦＩＲフィルタとして動作可能であり、
前記第２スイッチトキャパシタ回路は、前記所定期間内にＫ／Ｌ回の標本化を行うスイッチトキャパシタフィルタとして動作可能である、
タッチパネル制御回路。
【請求項３】
請求項２において、前記第２スイッチトキャパシタ回路の前記スイッチトキャパシタフィルタは、ＩＩＲフィルタである、
タッチパネル制御回路。
【請求項４】
請求項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路とを備え、
前記第１スイッチトキャパシタ回路は、前記入力信号から前記所定期間内にＫ回入力される電荷量を、電圧に変化して出力する、ＱＶ変換回路として動作可能であり、
前記第２スイッチトキャパシタ回路は、前記所定期間内にＫ回の標本化を行うＩＩＲフィルタとして動作可能である、
タッチパネル制御回路。
【請求項５】
請求項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路とを備え、
前記第１スイッチトキャパシタ回路は、前記所定期間内にＫ回の標本化を行う、前記Ｋよりも小さいＬ次（Ｌは１以上の整数）のＦＩＲフィルタとして動作可能であり、または、前記入力信号から前記所定期間内にＫ回入力される電荷量を、電圧に変化して出力する、ＱＶ変換回路として動作可能であり、または、前記入力信号から前記所定期間内にＫ回入力される電荷量を積算し、対応する電圧を１回出力する、積分回路として動作可能であり、
前記第２スイッチトキャパシタ回路は、前記所定期間内にＫ／Ｌ回の標本化を行うＩＩＲフィルタとして動作可能であり、または、前記所定期間内にＫ回の標本化を行うＩＩＲフィルタとして動作可能であり、
前記タッチパネル制御回路は、前記第１及び第２スイッチトキャパシタ回路に対していずれの動作を行わせるかを設定可能に構成される、タッチパネル制御回路。
【請求項６】
請求項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路とを備え、
前記第１スイッチトキャパシタ回路は、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、互いに反転して積算する積分回路として動作可能であり、
前記タッチパネル制御回路は、前記第２スイッチトキャパシタ回路と前記積分回路の動作を停止させ、前記第１スイッチトキャパシタ回路の出力を前記検出回路から出力可能に構成される、
タッチパネル制御回路。
【請求項７】
請求項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路とを備え、
前記第１スイッチトキャパシタ回路は、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、互いに反転して積算する、前記Ｋよりも小さいＬ次（Ｌは２以上の偶数）のＦＩＲフィルタとして動作可能であり、
前記第２スイッチトキャパシタ回路は、前記所定期間内に２Ｋ／Ｌ回の標本化を行うスイッチトキャパシタフィルタとして動作可能である、
タッチパネル制御回路。
【請求項８】
請求項７において、前記第２スイッチトキャパシタ回路の前記スイッチトキャパシタフィルタは、ＩＩＲフィルタである、
タッチパネル制御回路。
【請求項９】
請求項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路とを備え、
前記第１スイッチトキャパシタ回路は、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、一方の極性を反転して他方の極性と一致された、電圧に変換して出力する、ＱＶ変換回路として動作可能であり、
前記第２スイッチトキャパシタ回路は、前記所定期間内に２Ｋ回の標本化を行うＩＩＲフィルタとして動作可能である、
タッチパネル制御回路。
【請求項１０】
請求項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路とを備え、第１から第６までの動作モードとのうちの、少なくとも２つの動作モードを備え、いずれの動作モードで動作させるかを設定可能に構成され、
前記第１動作モードでは、前記第１スイッチトキャパシタ回路を、前記入力信号から前記所定期間内にＫ回入力される電荷量を積算し、対応する電圧を１回出力する、積分回路として動作させ、前記第２スイッチトキャパシタ回路と前記積分回路の動作を停止させ、前記第１スイッチトキャパシタ回路の出力を前記検出回路から出力させ、
前記第２動作モードでは、前記第１スイッチトキャパシタ回路を、前記所定期間内にＫ回の標本化を行う、前記Ｋよりも小さいＬ次（Ｌは２以上の偶数）のＦＩＲフィルタとして動作させ、前記第２スイッチトキャパシタ回路を、前記所定期間内にＫ／Ｌ回の標本化を行うＩＩＲフィルタとして動作させ、
前記第３動作モードでは、前記第１スイッチトキャパシタ回路を、前記入力信号から前記所定期間内にＫ回入力される電荷量を、電圧に変化して出力する、ＱＶ変換回路として動作させ、前記第３スイッチトキャパシタ回路を、前記所定期間内にＫ回の標本化を行うＩＩＲフィルタとして動作させ、
前記第４動作モードでは、前記第１スイッチトキャパシタ回路を、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、互いに反転して積算する積分回路として動作させ、前記第２スイッチトキャパシタ回路と前記積分回路の動作を停止させ、前記第１スイッチトキャパシタ回路の出力を前記検出回路から出力させ、
前記第５動作モードでは、前記第１スイッチトキャパシタ回路を、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、互いに反転して積算する、前記Ｋよりも小さいＬ次（Ｌは２以上の偶数）のＦＩＲフィルタとして動作させ、前記第２スイッチトキャパシタ回路を、前記所定期間内に２Ｋ／Ｌ回の標本化を行うスイッチトキャパシタフィルタとして動作させ、
前記第６動作モードでは、前記第１スイッチトキャパシタ回路を、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、一方の極性を反転して他方の極性と一致された、電圧に変換して出力する、ＱＶ変換回路として動作させ、前記第２スイッチトキャパシタ回路を、前記所定期間内に２Ｋ回の標本化を行うＩＩＲフィルタとして動作させる、
タッチパネル制御回路。
【請求項１１】
複数のＹ電極と複数のＸ電極が交差する複数の交点のそれぞれに交点容量が形成されたタッチパネルに接続可能であり、前記複数のＹ電極のそれぞれを駆動する複数の駆動回路と、前記複数のＸ電極のそれぞれに接続されて前記交点容量の容量値を検出する複数の検出回路と、シーケンス制御回路とを有し、
前記駆動回路は、所定期間にＫ個（Ｋは２以上の整数）のパルスを前記Ｙ電極に印加可能であり、
前記検出回路は、前記Ｘ電極に接続可能な入力端子に接続される第１スイッチトキャパシタ回路と、第１サンプルホールド回路と、第２スイッチトキャパシタ回路と、第２サンプルホールド回路と、積分回路と、前記検出回路の出力を保持する第３サンプルホールド回路とが、順次接続され、
前記第１スイッチトキャパシタ回路は、正極側入力が所定電位に固定される第１演算増幅器と、前記第１演算増幅器の負極側入力と出力との間に接続される第１積分容量と、前記第１演算増幅器の負極側入力と出力との間に接続される第１スイッチと、前記入力端子と前記第１演算増幅器の負極側入力との間に接続される第２スイッチとを含んで構成され、
前記第２スイッチトキャパシタ回路は、正極側入力が所定電位に固定される第２演算増幅器と、前記第２演算増幅器の負極側入力と出力との間に接続され、容量値の一部または全部が制御によって放電可能に構成される第２積分容量と、前記第１サンプルホールド回路の出力と前記第２演算増幅器の負極側入力との間に接続される、第４スイッチとを含んで構成され、
前記積分回路は、正極側入力が所定電位に固定される第３演算増幅器と、前記第３演算増幅器の負極側入力と出力との間に接続される第３積分容量と、前記第３演算増幅器の負極側入力と出力との間に接続される第３スイッチと、前記第２サンプルホールド回路の出力と前記第３演算増幅器の負極側入力との間に接続される第５スイッチとを含んで構成され、
前記シーケンス制御回路は、前記検出回路の前記第１から第５スイッチをオン／オフするタイミングと、前記第２積分容量の一部または全部を放電するタイミングを、前記駆動回路に対して前記Ｋ個のパルスを出力させるタイミングに同期させて制御する、
タッチパネル制御回路。
【請求項１２】
請求項１１において、前記第１スイッチトキャパシタ回路は、前記第１積分容量の接続方向を反転させる制御を可能に構成され、
前記シーケンス制御回路は、前記検出回路の前記第１から第５スイッチをオン／オフするタイミングと、前記第２積分容量の一部または全部を放電するタイミングと、前記第１積分容量の接続方向を反転させるタイミングとを、前記駆動回路に出力させる前記Ｋ個のパルスの立上りエッジと立下りエッジとに同期させて制御する、
タッチパネル制御回路。
【請求項１３】
請求項１１または請求項１２において、アナログディジタル変換回路と、前記複数の検出回路の出力をそれぞれ保持する前記第３サンプルホールド回路と、前記複数の第３サンプルホールド回路のそれぞれに保持される電圧から１の電圧を選択して前記アナログディジタル変換回路に供給する選択回路とを備え、
前記シーケンス回路は、前記複数のＹ電極に対して順次それぞれが所定期間に前記Ｋ個のパルスを印加されるように、前記複数の駆動回路を制御し、前記所定期間毎に前記複数の検出回路を並列動作させ、前記複数の検出回路の出力が順次前記アナログディジタル変換回路に供給されるように、前記選択回路を制御する、
タッチパネル制御回路。
【請求項１４】
請求項１から請求項１３のうちのいずれか１項に記載されるタッチパネル制御回路を単一半導体基板上に備える、半導体集積回路。
【請求項１５】
請求項１４において、前記タッチパネルと重ね合せて構成される表示パネルに接続されて駆動、制御可能な表示駆動回路を、さらに前記単一半導体基板上に備える、半導体集積回路。
【請求項１６】
請求項１５において、前記タッチパネル制御回路を制御可能であり、前記検出回路の出力に基づくデータを読み出し可能なマイクロコントローラを、さらに前記単一半導体基板上に備える、半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タッチパネル制御回路及びそれを備える半導体集積回路に関し、特に表示パネルに重ね合せて実装されたタッチパネルに接続されるタッチパネル制御回路に好適に利用できるものである。
【背景技術】
【０００２】
スマートフォンやタブレット端末に使用される表示パネルにはタッチパネルが重ね合せて実装されており、ユーザが表示画面上を指などでタッチする（触れあるいはなぞる）ことにより、機器を操作することができる。タッチパネル制御回路は、タッチパネルに接続されて、ユーザがタッチした表示画面上の座標を検出する。例えば相互容量方式のタッチパネルは、駆動電極としてのＹ電極と検出電極としてのＸ電極が誘電体を挟んで直交するように配置され、それぞれの交差に容量（交点容量）が構成される。交点容量の近傍に指や手による容量が存在すると、当該交点における相互容量は指や手による容量によって充電される電荷が分割される分だけ、交点容量から減少する。タッチパネル制御回路は、この相互容量の変化がどの交点でどの程度の大きさで発生したかを検出する。
【０００３】
特許文献１及び２には、表示パネルに重ね合せて実装されたタッチパネルに接続されるタッチパネル制御回路において、検出感度や検出精度を向上させる技術が開示されている。
【０００４】
特許文献１に開示されるタッチパネル制御回路は、Ｙ電極から交点容量に対して繰り返しパルス状の交流駆動電圧を印加し、そのときの交点容量の容量値に対応する電荷を転送し、Ｘ電極に接続される積分回路で累積加算して検出する。このとき、印加する駆動交流電圧の振幅を大きくすることにより信号レベル（転送される電荷量）を増大させ、表示パネルを駆動する信号との間でタイミングをずらすことにより表示駆動信号から受ける雑音レベルを低下させ、もって信号／雑音比（Ｓ／Ｎ比）を向上させる。
【０００５】
特許文献２に開示される表示装置では、表示パネルを駆動する期間とタッチセンスを行う期間を時分割することにより、表示駆動を行う信号がタッチ検出に対してノイズとして影響するのを回避する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１２−２３４４７４号公報
【特許文献２】特開２０１２−５９２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１及び２について本発明者が検討した結果、以下のような新たな課題があることがわかった。
【０００８】
特許文献１及び２では、表示パネルに重ね合せて実装されたタッチパネルに接続されるタッチパネル制御回路において、表示パネルを駆動する信号がタッチ検出に対してノイズとなる点に着目している。即ち、タッチパネルの交点容量に対して、表示パネルから混入するノイズを減らすことができる。
【０００９】
発明者が検討した結果、より過酷な環境では、交点容量に対するノイズにおいて、タッチパネルを操作するユーザの指などから混入するノイズが無視できない程度に大きいことがわかった。例えば、タッチパネルが搭載される機器が、商用電源からの充電器に接続されているときの接地レベルからの機器の電位変動や、電源配線やユーザ自身がアンテナとなって受信する、環境に存在する電磁波からの影響が、ノイズとなって混入する。特許文献１に開示される積分回路もノイズを抑圧する効果を有するが、上記のような過酷な環境では、ノイズ抑圧効果が十分ではない場合があることがわかった。
【００１０】
このような課題を解決するための手段を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
一実施の形態によれば、下記の通りである。
【００１２】
複数のＹ電極と複数のＸ電極との交点それぞれに交点容量が形成されたタッチパネルに接続可能であり、前記Ｙ電極を駆動する駆動回路と、前記Ｘ電極に接続されて交点容量の容量値を検出する検出回路とを有するタッチパネル制御回路であって、以下のように構成される。
【００１３】
駆動回路は、所定期間に複数個のパルスをＹ電極に印加する。検出回路は、Ｘ電極から入力される信号に対して、前記複数個のパルスに同期して動作可能なスイッチトキャパシタ回路と、その出力に接続され前記複数個のパルスに同期して動作する積分回路とを含んで構成される。
【発明の効果】
【００１４】
前記一実施の形態によって得られる効果を簡単に説明すれば下記のとおりである。
【００１５】
すなわち、積分回路のノイズ抑圧効果よりもさらに高いノイズ抑圧効果を得ることができる。ノイズを抑圧するために前記スイッチトキャパシタ回路は、スイッチトキャパシタフィルタ（ＳＣＦ：Switched Capacitor Filter）として動作させることができる。スイッチトキャパシタフィルタは、検出すべき交差容量から前記複数個のパルスに同期して複数回転送される信号電荷に対して、これに同期してフィルター動作を行い、同じくこれと同期して動作する積分回路に供給される信号のノイズを抑圧することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明が適用される電子機器の一例である表示及び入力装置の全体的な構成を示すブロック図である。
【図２】図２は、タッチパネルの電極構成を例示する平面図である。
【図３】図３は、表示パネルの電極構成を例示する平面図である。
【図４】図４は、タッチパネルコントローラの全体的な構成を例示するブロック図である。
【図５】図５は、タッチパネルの等価回路と積分回路の一例を示す回路図である。
【図６】図６は、Ｙ電極Ｙ１〜ＹＭに供給される駆動パルス信号の信号波形の一例を示す波形図である。
【図７】図７は、実施形態２に係る検出回路（片エッジ検出タイプ）の構成例を表す回路図である。
【図８】図８は、実施形態２に係る検出回路（片エッジ検出タイプ）の第1動作モード（ＦＩＲ＋ＩＩＲ＋積分回路）を表すタイミングチャートである。
【図９】図９は、第1の動作例（ＦＩＲ＋ＩＩＲ＋積分回路）の周波数特性を表すグラフである。
【図１０】図１０は、実施形態２に係る検出回路の第２動作モード（片エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）を表すタイミングチャートである。
【図１１】図１１は、実施形態２に係る検出回路の第３動作モード（片エッジ検出タイプ積分回路のみ）を表すタイミングチャートである。
【図１２】図１２は、実施形態３に係る検出回路（両エッジ検出タイプ）の構成例を表す回路図である。
【図１３】図１３は、実施形態３に係る検出回路の第４動作モード（両エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）を表すタイミングチャートである。
【図１４】図１４は、実施形態３に係る検出回路の第５動作モード（両エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）を表すタイミングチャートである。
【図１５】図１５は、実施形態３に係る検出回路の第６動作モード（両エッジ検出タイプ積分回路のみ）を表すタイミングチャートである。
【発明を実施するための形態】
【００１７】
１．実施の形態の概要
先ず、本願において開示される代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００１８】
〔１〕＜積分回路の前に同期動作するＳＣＦを備える検出回路＞
本願において開示される代表的な実施の形態に係るタッチパネル制御回路（３）は、複数のＹ電極（Ｙ１〜ＹＭ）と複数のＸ電極（Ｘ１〜ＸＮ）が交差する複数の交点のそれぞれに交点容量（Ｃｘｙ）が形成されたタッチパネル（１）に接続可能であって、以下のように構成される。
【００１９】
前記複数のＹ電極のそれぞれを駆動する複数の駆動回路（３０）と、前記複数のＸ電極のそれぞれに接続されて前記交点容量の容量値を検出する複数の検出回路（１０）とを有する。
【００２０】
前記駆動回路は、所定期間にＫ個（Ｋは２以上の整数）のパルスを前記Ｙ電極に印加する。
【００２１】
前記検出回路は、前記Ｘ電極からの入力信号に対して、前記パルスに同期して動作可能なスイッチトキャパシタ回路（１１、１２）と、前記スイッチトキャパシタ回路の出力に接続され、前記パルスに同期して動作する積分回路（１３）とを含む。
【００２２】
これにより、積分回路のノイズ抑圧効果よりもさらに高いノイズ抑圧効果を得ることができる。ノイズを抑圧するために前記スイッチトキャパシタ回路は、スイッチトキャパシタフィルタとして動作させることができる。スイッチトキャパシタフィルタは、検出すべき交差容量から前記複数個のパルスに同期して複数回転送される信号電荷に対して、これに同期してフィルター動作を行い、同じくこれと同期して動作する積分回路に供給される信号のノイズを抑圧する。スイッチトキャパシタフィルタと積分回路の周波数特性を、直流と標本化周波数で最大利得を持ちそのあいだの周波数で抑圧された特性とすることにより、信号の劣化を抑えながらノイズをさらに効果的に抑圧することができる。
【００２３】
〔２〕＜Ｌ次ＦＩＲ（ｆｓ）＋ＩＩＲ（ｆｓ／Ｌ）＋積分回路＞
項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路（１１）と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路（１２）とを備える。
【００２４】
前記第１スイッチトキャパシタ回路は、前記所定期間内にＫ回の標本化を行う、前記Ｋよりも小さいＬ次（Ｌは１以上の整数）のＦＩＲ（Finite Impulse Response）フィルタとして動作可能である。
【００２５】
前記第２スイッチトキャパシタ回路は、前記所定期間内にＫ／Ｌ回の標本化を行うスイッチトキャパシタフィルタとして動作可能である。
【００２６】
これにより、ＦＩＲフィルタの利得が零点となる周波数と、後段のスイッチトキャパシタフィルタが動作する標本化周波数とを一致させることができ、後段のスイッチトキャパシタフィルタの通過周波数帯をＦＩＲフィルタの特性によって抑圧することができる。
【００２７】
〔３〕＜ＦＩＲ＋ＩＩＲ＋積分回路＞
項２において、前記第２スイッチトキャパシタ回路の前記スイッチトキャパシタフィルタは、ＩＩＲ（Infinite Impulse Response）フィルタである。
【００２８】
これにより、ＩＩＲフィルタの周波数特性をＦＩＲフィルタの周波数特性と組合せ、より効果的にノイズを抑圧することができる。
【００２９】
〔４〕＜ＱＶ変換＋ＩＩＲ＋積分回路＞
項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路とを備える。
【００３０】
前記第１スイッチトキャパシタ回路は、前記入力信号から前記所定期間内にＫ回入力される電荷量を、電圧に変化して出力する、ＱＶ変換回路として動作可能である。
【００３１】
前記第２スイッチトキャパシタ回路は、前記所定期間内にＫ回の標本化を行うＩＩＲフィルタとして動作可能である。
【００３２】
これにより、製造ばらつき等の影響の少ないフィルタを構成することができる。上述の項２と項３の場合は、前段と後段の周波数特性を補完的に組み合わせることによって、全体として良好な周波数特性を実現することができる。その反面、製造ばらつき等の影響により、前段と後段の周波数特性が設計値から互いに異なる方向にずれた場合には、上記の補完的関係がくずれ、全体の周波数特性の設計値からの乖離が大きくなる恐れがある。項４の場合には、前段と後段の補完関係がないので、製造ばらつき等の影響が少ない。また、ＩＩＲフィルタの標本化周波数を項３の場合よりも数倍高く設定することができるので、当該ＩＩＲフィルタの周波数特性を適切に設計することができ、より効果的にノイズを抑圧することができる。
【００３３】
〔５〕＜プログラマブル（Single Edge Type）＞
項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路（１１）と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路（１２）とを備える。
【００３４】
前記第１スイッチトキャパシタ回路は、前記所定期間内にＫ回の標本化を行う、前記Ｋよりも小さいＬ次（Ｌは１以上の整数）のＦＩＲフィルタとして動作可能であり、または、前記入力信号から前記所定期間内にＫ回入力される電荷量を、電圧に変化して出力する、ＱＶ変換回路として動作可能であり、または、前記入力信号から前記所定期間内にＫ回入力される電荷量を積算し、対応する電圧を１回出力する、積分回路として動作可能である。
【００３５】
前記第２スイッチトキャパシタ回路は、前記所定期間内にＫ／Ｌ回の標本化を行うＩＩＲフィルタとして動作可能であり、または、前記所定期間内にＫ回の標本化を行うＩＩＲフィルタとして動作可能である。
【００３６】
前記タッチパネル制御回路は、前記第１及び第２スイッチトキャパシタ回路に対していずれの動作を行わせるかを設定可能に構成される。
【００３７】
これにより、当該タッチパネル制御回路が実装され使用される環境に合わせて、前記検出回路を上述の項２〜項４の構成や他の構成の中から、最も適切な動作をさせることが可能な構成を設定することができ、多様なノイズ環境に対応することができる。
【００３８】
〔６〕＜積分回路（Dual Edge Type）＞
項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路（１１）と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路（１２）とを備える。
【００３９】
前記第１スイッチトキャパシタ回路は、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、互いに反転して積算する積分回路として動作可能である。
【００４０】
前記タッチパネル制御回路は、前記第２スイッチトキャパシタ回路と前記積分回路の動作を停止させ、前記第１スイッチトキャパシタ回路の出力を前記検出回路から出力可能に構成される。
【００４１】
これにより、同じ時間内での積算回数を従来の積分回路の２倍に増やすことができ、タッチ検出の感度を向上することができる。
【００４２】
〔７〕＜Ｌ次ＦＩＲ（Dual Edge Type）＋ＩＩＲ（２ｆｓ／Ｌ）＋積分回路＞
項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路（１１）と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路（１２）とを備える。
【００４３】
前記第１スイッチトキャパシタ回路は、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、互いに反転して積算する、前記Ｋよりも小さいＬ次（Ｌは２以上の偶数）のＦＩＲフィルタとして動作可能である。
【００４４】
前記第２スイッチトキャパシタ回路は、前記所定期間内に２Ｋ／Ｌ回の標本化を行うスイッチトキャパシタフィルタとして動作可能である。
【００４５】
これにより、第１スイッチトキャパシタ回路は、項６の場合と同様にタッチ検出の感度を向上することができ、合せて、ＦＩＲフィルタとしてノイズ抑圧効果を持つ周波数特性を持たせることができる。さらに、項２と同様に、ＦＩＲフィルタの利得が零点となる周波数と、後段のスイッチトキャパシタフィルタが動作する標本化周波数とを一致させることができ、後段のスイッチトキャパシタフィルタの通過周波数帯をＦＩＲフィルタの特性によって抑圧することができる。
【００４６】
〔８〕＜ＦＩＲ（Dual Edge Type）＋ＩＩＲ＋積分回路＞
項７において、前記第２スイッチトキャパシタ回路の前記スイッチトキャパシタフィルタは、ＩＩＲフィルタである。
【００４７】
これにより、項３と同様に、ＩＩＲフィルタの周波数特性をＦＩＲフィルタの周波数特性と組合せ、より効果的にノイズを抑圧することができる。
【００４８】
〔９〕＜ＱＶ変換＋ＩＩＲ＋積分回路＞
項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路（１１）と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路（１２）とを備える。
【００４９】
前記第１スイッチトキャパシタ回路は、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、一方の極性を反転して他方の極性と一致された、電圧に変換して出力する、ＱＶ変換回路として動作可能である。
【００５０】
前記第２スイッチトキャパシタ回路は、前記所定期間内に２Ｋ回の標本化を行うＩＩＲフィルタとして動作可能である。
【００５１】
これにより、項６の場合と同様にタッチ検出の感度を向上することができ、さらに、項６の場合と同様に製造ばらつき等の影響の少ないフィルタを構成することができる。
【００５２】
〔１０〕＜プログラマブル＞
項１において、前記スイッチトキャパシタ回路は、前記入力信号が入力される第１スイッチトキャパシタ回路（１１）と、前記第１スイッチトキャパシタ回路の出力が入力され前記積分回路に出力する第２スイッチトキャパシタ回路（１２）とを備え、第１から第６までの動作モードとのうちの、少なくとも２つの動作モードを備え、いずれの動作モードで動作させるかを設定可能に構成される。
【００５３】
前記第１動作モードでは、前記第１スイッチトキャパシタ回路を、前記入力信号から前記所定期間内にＫ回入力される電荷量を積算し、対応する電圧を１回出力する、積分回路として動作させ、前記第２スイッチトキャパシタ回路と前記積分回路の動作を停止させ、前記第１スイッチトキャパシタ回路の出力を前記検出回路から出力させる。
【００５４】
前記第２動作モードでは、前記第１スイッチトキャパシタ回路を、前記所定期間内にＫ回の標本化を行う、前記Ｋよりも小さいＬ次（Ｌは２以上の偶数）のＦＩＲフィルタとして動作させ、前記第２スイッチトキャパシタ回路を、前記所定期間内にＫ／Ｌ回の標本化を行うＩＩＲフィルタとして動作させる。
【００５５】
前記第３動作モードでは、前記第１スイッチトキャパシタ回路を、前記入力信号から前記所定期間内にＫ回入力される電荷量を、電圧に変化して出力する、ＱＶ変換回路として動作させ、前記第３スイッチトキャパシタ回路を、前記所定期間内にＫ回の標本化を行うＩＩＲフィルタとして動作させる。
【００５６】
前記第４動作モードでは、前記第１スイッチトキャパシタ回路を、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、互いに反転して積算する積分回路として動作させ、前記第２スイッチトキャパシタ回路と前記積分回路の動作を停止させ、前記第１スイッチトキャパシタ回路の出力を前記検出回路から出力させる。
【００５７】
前記第５動作モードでは、前記第１スイッチトキャパシタ回路を、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、互いに反転して積算する、前記Ｋよりも小さいＬ次のＦＩＲフィルタとして動作させ、前記第２スイッチトキャパシタ回路を、前記所定期間内に２Ｋ／Ｌ回の標本化を行うスイッチトキャパシタフィルタとして動作させる。
【００５８】
前記第６動作モードでは、前記第１スイッチトキャパシタ回路を、前記所定期間内の前記Ｋ個のパルスそれぞれの一方のエッジに応答して入力される入力信号から入力される電荷量と他方のエッジに応答して入力される入力信号から入力される電荷量とを、一方の極性を反転して他方の極性と一致された、電圧に変換して出力する、ＱＶ変換回路として動作させ、前記第２スイッチトキャパシタ回路を、前記所定期間内に２Ｋ回の標本化を行うＩＩＲフィルタとして動作させる。
【００５９】
これにより、当該タッチパネル制御回路が実装され使用される環境に合わせて、前記検出回路を上述の項２〜項４または項６〜項９の構成や他の構成の中から、最も適切な動作をさせることが可能な構成を設定することができ、多様なノイズ環境に対応することができる。
【００６０】
〔１１〕＜積分回路の前に同期動作するＳＣＦを備える検出回路＞
本願において開示される代表的な実施の形態に係るタッチパネル制御回路（３）は、複数のＹ電極（Ｙ１〜ＹＭ）と複数のＸ電極（Ｘ１〜ＸＮ）が交差する複数の交点のそれぞれに交点容量（Ｃｘｙ）が形成されたタッチパネル（１）に接続可能であって、以下のように構成される。
【００６１】
前記複数のＹ電極のそれぞれを駆動する複数の駆動回路（３０）と、前記複数のＸ電極のそれぞれに接続されて前記交点容量の容量値を検出する複数の検出回路（１０）と、シーケンス制御回路（３０８）とを有する。
【００６２】
前記駆動回路は、所定期間にＫ個（Ｋは２以上の整数）のパルスを前記Ｙ電極に印加可能である。
【００６３】
前記検出回路は、前記Ｘ電極に接続可能な入力端子（ＰＸ１〜ＰＸＮ）に接続される第１スイッチトキャパシタ回路（１１）と、第１サンプルホールド回路（Ｓ４１，Ｃｓｈ１）と、第２スイッチトキャパシタ回路（１２）と、第２サンプルホールド回路（Ｓ４３，Ｃｓｈ２）と、積分回路（１３）と、前記検出回路の出力を保持する第３サンプルホールド回路（１４）とが、順次接続される。
【００６４】
前記第１スイッチトキャパシタ回路は、正極側入力が所定電位（ＶＨＳＰ）に固定される第１演算増幅器（ＡＭＰｉｔ１）と、前記第１演算増幅器の負極側入力と出力との間に接続される第１積分容量（Ｃｓ１）と、前記第１演算増幅器の負極側入力と出力との間に接続される第１スイッチ（Ｓ１）と、前記入力端子と前記第１演算増幅器の負極側入力との間に接続される第２スイッチ（Ｓ２）とを含んで構成される。
【００６５】
前記第２スイッチトキャパシタ回路は、正極側入力が所定電位（ＶＨＳＰ）に固定される第２演算増幅器（ＡＭＰｉｔ２）と、前記第２演算増幅器の負極側入力と出力との間に接続され、容量値の一部または全部が制御によって放電可能に構成される第２積分容量（Ｃｓ２ａ，Ｃｓ２ｂ）と、前記第１サンプルホールド回路の出力と前記第２演算増幅器の負極側入力との間に接続される、第４スイッチ（Ｓ４２）とを含んで構成される。
【００６６】
前記積分回路は、正極側入力が所定電位（ＶＨＳＰ）に固定される第３演算増幅器（ＡＭＰｉｔ３）と、前記第３演算増幅器の負極側入力と出力との間に接続される第３積分容量（Ｃｓ３）と、前記第３演算増幅器の負極側入力と出力との間に接続される第３スイッチ（Ｓ１４）と、前記第２サンプルホールド回路の出力と前記第３演算増幅器の負極側入力との間に接続される第５スイッチ（Ｓ４４）とを含んで構成される。
【００６７】
前記シーケンス制御回路は、前記検出回路の前記第１から第５スイッチをオン／オフするタイミングと、前記第２積分容量の一部または全部を放電するタイミングを、前記駆動回路に対して前記Ｋ個のパルスを出力させるタイミングに同期させて制御する。
【００６８】
これにより、項１と同様に、積分回路のノイズ抑圧効果よりもさらに高いノイズ抑圧効果を得ることができる、タッチパネル制御回路を提供することができる。シーケンス制御回路の制御シーケンスを適宜設定することにより、第１及び第２スイッチトキャパシタ回路に対して、項２〜項４に記載される動作を含む複数の動作をプログラマブルに実行させることができる。
【００６９】
〔１２〕＜Dual Edge Type＞
項１１において、前記第１スイッチトキャパシタ回路は、前記第１積分容量の接続方向を反転させる制御を可能に構成される。
【００７０】
前記シーケンス制御回路は、前記検出回路の前記第１から第５スイッチをオン／オフするタイミングと、前記第２積分容量の一部または全部を放電するタイミングと、前記第１積分容量の接続方向を反転させるタイミングとを、前記駆動回路に出力させる前記Ｋ個のパルスの立上りエッジと立下りエッジとに同期させて制御する。
【００７１】
これにより、項６から項１０と同様にタッチ検出の感度を向上することができるタッチパネル制御回路を、項１０と同様にプログラマブルに構成することができる。
【００７２】
〔１３〕＜＋ＳＨ＋セレクタ＋ＡＤＣ＞
項１１または項１２において、アナログディジタル変換回路（３０４）と、前記複数の検出回路の出力をそれぞれ保持する前記第３サンプルホールド回路と、前記複数の第３サンプルホールド回路のそれぞれに保持される電圧から１の電圧を選択して前記アナログディジタル変換回路に供給する選択回路（３０３）とを備える。
【００７３】
前記シーケンス回路は、前記複数のＹ電極（Ｙ１〜ＹＭ）に対して順次それぞれが所定期間に前記Ｋ個のパルスを印加されるように、前記複数の駆動回路（３０＿１〜３０＿Ｍ）を制御し、前記所定期間毎に前記複数の検出回路（１０＿１〜１０＿Ｎ）を並列動作させ、前記複数の検出回路の出力が順次前記アナログディジタル変換回路に供給されるように、前記選択回路を制御する。
【００７４】
これにより、２次元に配置される交差容量それぞれの容量変化を、１個のアナログディジタル変換器によって順次測定することができ、タッチ座標の検出等の処理を、ディジタル信号処理によって行うためのディジタルデータを供給することができる。
【００７５】
〔１４〕＜タッチパネルコントローラＩＣ＞
項１から項１３のうちのいずれか１項に記載されるタッチパネル制御回路（ＴＰＣ，３）を単一半導体基板上に備える、半導体集積回路（３、１０１、１０２）である。
【００７６】
これにより、ノイズ耐性が高いタッチパネル制御回路を備える、タッチパネルコントローラＩＣが提供される。
【００７７】
〔１５〕＜表示ドライバ＋タッチパネルコントローラＩＣ＞
項１４において、前記タッチパネルと重ね合せて構成される表示パネルに接続されて駆動、制御可能な表示駆動回路（ＤＰＣ，４）を、さらに前記単一半導体基板上に備える、半導体集積回路（１０１、１０２）である。
【００７８】
これにより、表示パネルとタッチパネルが積層され一体として構成された表示・タッチパネルに接続される集積されたＩＣが提供され、表示駆動とタッチセンス制御を互いに連携させることが容易になる。
【００７９】
〔１６〕＜表示ドライバ＋タッチパネルコントローラ＋マイコンＩＣ＞
項１５において、前記タッチパネル制御回路を制御可能であり、前記検出回路の出力に基づくデータを読み出し可能なマイクロコントローラ（ＳＭＰＵ，５）を、さらに前記単一半導体基板上に備える、半導体集積回路（１０２）である。
【００８０】
これにより、さらにマイクロコントローラが同一チップに集積されたＩＣが提供され、表示駆動とタッチセンス制御を互いに連携させることがさらに容易になり、外付けされるアプリケーションプロセッサの負担を軽減することができる。
【００８１】
２．実施の形態の詳細
実施の形態について更に詳述する。
【００８２】
〔実施形態１〕＜積分回路の前に同期動作するＳＣＦを備える検出回路＞
図１には本発明が適用される表示及び入力装置１００の全体的な構成が例示される。同図に示される表示及び入力装置１００は本発明に係る電子機器の一例であり、例えばＰＤＡ（Personal Digital Assistant）や携帯電話機などの携帯端末の一部を構成し、タッチパネル（ＴＰ）１、表示パネル（ＤＰ）２、タッチパネルコントローラ（ＴＰＣ）３、表示パネルコントローラ（ＤＰＣ）４、サブプロセッサ（ＳＭＰＵ）５、及びホストプロセッサ（ＨＭＰＵ）６を備える。タッチパネルコントローラ３及び表示パネルコントローラ４、更に必要に応じてサブプロセッサ５を含めて、１個の半導体チップに形成し、又は１個のパッケージに搭載して、単一の半導体装置１０１，１０２として実現することができる。例えば、タッチパネルコントローラ３及び表示パネルコントローラ４を１チップのＩＣとして実装することにより、表示パネル２とタッチパネル１が積層され一体として構成された表示・タッチパネルに接続され、表示駆動とタッチセンス制御を互いに連携させることが容易になる。また、さらにサブプロセッサ（ＳＭＰＵ）５が同一チップに集積されることにより、表示駆動とタッチセンス制御を互いに連携させることがさらに容易になり、外付けされるホストプロセッサ（ＨＭＰＵ）６の負担を軽減することができる。
【００８３】
タッチパネル１はマルチタッチ検出を可能にする相互容量方式のタッチパネルであって、複数の駆動電極（Ｙ電極）と複数の検出電極（Ｘ電極）によって形成された複数の交差部を備える。交差部には容量成分（交差容量）が形成されている。タッチパネルコントローラ３は駆動電極に順次駆動パルスを供給し、これによって検出電極から順次得られる信号に基づいて、各交差部における容量成分の変動に応じた検出データを得る。サブシステム用のマイクロプロセッサであるサブプロセッサ（ＳＭＰＵ）５はタッチパネル１の駆動を制御し、タッチパネルコントローラ３が取得した検出データから、タッチの状態や座標を検出する処理を行う。例えば、検出データに対してディジタルフィルタ演算を行い、これによってノイズが除去されたデータに基づいて容量変動が生じた交差部の位置座標を演算する。要するに、交差部のどの位置で浮遊容量が変化したか、即ち、交差部のどの位置で指が近接したか（タッチされたか、接触イベントが発生したか）を示すために、接触イベントが発生したときの位置座標を演算する。
【００８４】
タッチパネル１は透過性（透光性）の電極や誘電体膜を用いて構成され、例えば表示パネル２の表示面に重ねて配置される。タッチパネル１と表示パネル２は、一体として実装されたインセル構成でも良いし、タッチパネル１と上面に設置されるカバーガラスとが一体化されたカバーガラス一体構成であってもよい。
【００８５】
ホストプロセッサ（ＨＭＰＵ）６は表示データを生成し、表示パネルコントローラ４はホストプロセッサ６から受け取った表示データを表示パネル２に表示するための表示制御を行う。ホストプロセッサ６は、接触イベントが発生したときの位置座標のデータをサブプロセッサ５から取得し、表示パネル２における位置座標のデータと表示パネルコントローラ４に与えて表示させた表示画面との関係から、タッチパネル１の操作による入力を解析する。
【００８６】
特に制限されないが、ホストプロセッサ６には夫々図示を省略する、通信制御ユニット、画像処理ユニット、音声処理ユニット、及びその他アクセラレータなどが内蔵され或いは接続されることによって、例えば携帯端末が構成される。
【００８７】
図２にはタッチパネル１の電極構成が例示される。タッチパネル１は横方向に形成された多数の駆動電極（Ｙ電極）Ｙ１〜ＹＭ（Ｙ電極Ｙｍとも記す）と、縦方向に形成された多数の検出電極（Ｘ電極）Ｘ１〜ＸＮ（Ｘ電極Ｘｎとも記す）とが相互に電気的に絶縁されて構成される。Ｘ電極とＹ電極の交差部には各電極の容量電極を介して交点容量が形成される。交点容量に指などの物体が近接すると、当該物体を容量電極とする浮遊容量が前記交点容量に加わることになる。Ｙ電極Ｙ１〜ＹＭは、例えばその配列順にタッチパネルコントローラ３から駆動パルスが印加されて駆動される。図２には、電極形状が菱形のタッチパネル１が示されるが、電極形状は格子型等他の形状でもよい。
【００８８】
図６にはＹ電極Ｙ１〜ＹＭに供給される駆動パルス信号の信号波形の一例が示される。例えばＹ電極Ｙ１〜ＹＭには電極の配列順に所定パルス数の駆動パルスが供給される。ここでは、Ｙ電極１本当たりＫ個のパルス数を持つ駆動パルスがＹ電極Ｙ１〜ＹＭの順番に重なりなく供給される例を便宜的に示している。パルスの数は任意であり、また、周期的である必要もなく、間欠的であってもよい。
【００８９】
図３には表示パネル２の電極構成が例示される。同図に示される表示パネル２の表示サイズは例えばＶＧＡである４８０ＲＧＢ×６４０の規模とされる。表示パネル２は横方向に形成された走査電極としてのゲート電極Ｇ１〜Ｇ６４０と縦方向に形成された信号電極としてのドレイン電極Ｄ１〜Ｄ１４４０とが配置され、その交点部分には選択端子が対応する走査電極に接続され、入力端子が対応する信号電極に接続された多数の表示セルが配置される。ゲート電極Ｇ１〜Ｇ６４０は、例えばその配列順に表示パネルコントローラ４から走査パルスが印加されて駆動（走査駆動）される。ドレイン電極Ｄ１〜Ｄ１４４０にはゲート電極の走査駆動に同期して走査駆動ラインの階調データが供給される。表示パネル２の表示サイズは、図示された上記表示サイズに制限されず、任意である。
【００９０】
図４にはタッチパネルコントローラ３の全体的な構成が例示される。タッチパネルコントローラ３は駆動回路（ＹＤＲＶ）３００、検出回路（ＳＥＮＳ）３０１、サンプルホールド回路（ＳＨ）３０２、セレクタ（ＳＬＣＴ）３０３、アナログ／ディジタル変換回路（ＡＤＣ、以後ＡＤ変換回路と称する）３０４、ＲＡＭ（Random Access Memory）３０５、バスインタフェース回路（ＢＩＦ）３０６、及び制御回路としてのシーケンス制御回路（ＳＱＥＮＣ）３０８を有する。シーケンス制御回路（ＳＱＥＮＣ）３０８は、制御シーケンスをプログラマブルに設定することができる、制御レジスタ（ＣＲＥＧ）３２０が備えて構成されると好適である。制御レジスタ（ＣＲＥＧ）３２０は、不揮発性の記憶素子で構成されても良いし、揮発性の記憶素子で構成され、サブプロセッサ（ＳＭＰＵ）５等によって初期化或いは適宜変更することが可能なように構成されても良い。
【００９１】
駆動回路３００はタッチ検出のために、Ｙ電極Ｙ１〜ＹＭに駆動パルスを順次出力する動作を、例えば図６に例示されるような所定タイミングで繰返す。Ｙ電極毎に供給される駆動パルスは一定の複数パルス数（例えばＫパルス）に制御される。Ｘ電極Ｘ１〜ＸＮには、交点容量を介して駆動パルスに同期した信号が現れる。交点容量にユーザの指などが触れまたは近づくと、駆動パルスから交点容量に充電された電荷が奪われる。検出回路３０１には、駆動パルスに同期してＸ電極Ｘ１〜ＸＮに生ずる電荷の移動に伴って発生する信号が入力される。検出回路３０１は、Ｘ電極からの入力信号に対して、駆動パルスに同期して動作可能なスイッチトキャパシタ回路と、その出力に接続され駆動パルスに同期して動作する積分回路とを含んで構成される。積分された信号は検出電極毎にサンプルホールド回路３０２に保持され、保持された検出信号はセレクタ３０３で選択され、選択された検出信号はＡＤ変換回路３０４でディジタルの検出データに変換される。変換された検出データはＲＡＭ３０５に蓄積される。ＲＡＭ３０５に蓄積された検出データはバスインタフェース回路３０６を介してサブプロセッサ５に供給され、タッチ座標の演算に供される。
【００９２】
シーケンス制御回路３０８は制御信号Ｃｓｉｇ１〜Ｃｓｉｇ６を用いて駆動回路３００、検出回路３０１、サンプルホールド回路３０２、セレクタ３０３、ＡＤ変換回路３０４及びバスインタフェース回路３０６の動作を制御し、また、制御信号Ｃｓｉｇ７によってＲＡＭ３０５のアクセス制御を行う。特に制限されないが、駆動回路３００がＹ電極に出力する駆動パルスのパルス電圧Ｖｂｓｔ、検出回路３０１が入力するＸ電極の初期化電圧（プリチャージ電圧）ＶＨＳＰ、及びその他の電源電圧ＶＣＩはタッチパネルコントローラ３の外部から供給される。
【００９３】
図５にはタッチパネル１の等価回路と検出回路３０１の一例が示される。タッチパネル１には、Ｙ電極Ｙ１〜ＹＭとＸ電極Ｘ１〜ＸＮ電極がマトリクス状に配置され、その交差部には、交点容量（相互容量）Ｃｘｙが形成される。駆動回路３００には、Ｙ電極Ｙ１〜ＹＭそれぞれに対して、制御信号Ｃｓｉｇ１に基づいて、例えば図６に例示されるような駆動パルスを供給する駆動アンプ３０＿1〜３０＿Ｍが含まれる。
【００９４】
検出回路３０１には、Ｘ電極Ｘ１〜ＸＮのそれぞれに対応する検出回路１０＿１〜１０＿Ｎが含まれる。Ｙ電極にパルスが印加されると、交差容量Ｃｘｙに対応する電荷がＸ電極Ｘ１〜ＸＮから検出回路１０＿１〜１０＿Ｎのそれぞれに並列に入力される。検出回路１０＿１〜１０＿Ｎのそれぞれは、第１及び第２スイッチトキャパシタ回路１１、１２と積分回路１３とを含んで構成される。検出回路１０＿１〜１０＿Ｎの出力は、それぞれサンプルホールド回路１４＿１〜１４＿Ｎに転送され電圧値として保持される。セレクタ３０３は、サンプルホールド回路１４＿１〜１４＿Ｎに保持される電圧値を、制御信号Ｃｓｉｇ４に基づいて順次選択して、ＡＤ変換回路３０４に入力する。
【００９５】
第１及び第２スイッチトキャパシタ回路１１、１２と積分回路１３及びサンプルホールド回路１４の動作は、制御信号Ｃｓｉｇ２と３によりＹ電極Ｙ１〜ＹＭに印加される駆動パルスに同期して制御される。例えば、駆動パルスの繰返し周期をサンプリング周期とする、スイッチトキャパシタフィルタ（ＳＣＦ：Switched Capacitor Filter）として動作させることができる。スイッチトキャパシタフィルタは、検出すべき交差容量から前記複数個のパルスに同期して複数回転送される信号電荷に対して、これに同期してフィルタ動作を行い、同じくこれと同期して動作する積分回路に供給される信号のノイズを抑圧することができる。
【００９６】
積分回路が、離散系で動作するために、標本化（サンプリング）周波数ごとに周期的な周波数特性を持つのに対して、スイッチトキャパシタフィルタも同じ標本化周波数、或いは整数倍か整数分の１の標本化周波数で同期して動作するため、同様に周期的な周波数特性を持つ。積分回路は、直流（周波数＝０）と標本化周波数に最大利得を持ち、その間の利得がバスタブ状に低下した周波数特性を持つ。スイッチトキャパシタフィルタもこれと同期して動作させることができるので、同様に、直流（周波数＝０）と標本化周波数に最大利得を持つように設計することが容易であり、その間の周波数における利得を、さらに抑圧することができる。
【００９７】
これに対して信号電荷は、交差容量から前記複数個のパルスに同期して複数回転送されるので、前記標本化周波数そのものに、有効な信号成分を持った信号として入力される。一方、ノイズはこれとは無関係であり、非同期の信号であるから、前記標本化周波数以外にも幅広く分布する。スイッチトキャパシタフィルタと積分回路の周波数特性を、直流（周波数＝０）と標本化周波数で最大利得を持ちそのあいだの周波数で抑圧された特性とすることにより、信号の劣化を抑えながらノイズをさらに効果的に抑圧することができる。
【００９８】
本実施形態では、積分回路１３の前段に２段のスイッチトキャパシタ回路１１と１２を備える例を示したが、スイッチトキャパシタ回路の段数は任意に変更してもよい。
【００９９】
〔実施形態２〕＜プログラマブルＳＣＦ（片エッジ検出タイプ）＞
本発明の一実施形態に係る検出回路１０のより詳細な構成例について説明する。
【０１００】
図７は、実施形態２に係る検出回路（片エッジ検出タイプ）の構成例を表す回路図である。図７には、検出回路３０１とサンプルホールド回路３０２、セレクタ３０３のうち、１個の検出電極（Ｘ電極）に接続される回路構成の一例が示される。例えば端子ＰＸ１を介して検出電極（Ｘ電極）Ｘ１に接続される。１個の検出電極（Ｘ１）に接続される検出回路１０＿１は、第１及び第２スイッチトキャパシタ回路１１と及び１２と積分回路１３とを含んで構成される。第１スイッチトキャパシタ回路１１の出力は、スイッチＳ４１とサンプルホールド容量Ｃｓｈ１を介して第２スイッチトキャパシタ回路１２に転送され、第２スイッチトキャパシタ回路１２の出力は、スイッチＳ４３とサンプルホールド容量Ｃｓｈ２を介して積分回路１３に転送される。積分回路１３の出力は、スイッチＳ４を介してサンプルホールド回路３０２を構成する１つのサンプルホールド回路１４に接続される。サンプルホールド回路１４の出力は、セレクタ３０３を構成する１つのスイッチＳ６＿ＲＸ１を介して、ＡＤ変換回路３０４に接続される。第１スイッチトキャパシタ回路１１の出力は、スイッチＳＩＴＧを介して、サンプルホールド回路１４の入力であるスイッチＳ４に接続されるとよい。第２スイッチトキャパシタ回路１２と積分回路１３を停止させこれらをバイパスして、第１スイッチトキャパシタ回路１１の出力をサンプルホールド回路１４に転送することができる。積分回路１３は、動作を停止したとき出力ＶＯＵＴ３がハイインピーダンスとなるように構成される。上述した各スイッチと後述する第１及び第２スイッチトキャパシタ回路１１と及び１２と積分回路１３内の各スイッチは、シーケンス制御回路３０８から出力される制御信号Ｃｓｉｇ２〜Ｃｓｉｇ４によって制御される。
【０１０１】
第１スイッチトキャパシタ回路１１は、正極側入力（＋）が所定電位ＶＨＳＰに固定されるオペアンプＡＭＰｉｔ１を含んで構成される。オペアンプＡＭＰｉｔ１の負極側入力（−）と出力ＶＯＵＴ１との間には、積分容量Ｃｓ１とスイッチＳ１が並列に接続される。入力端子ＰＸ１とオペアンプＡＭＰｉｔ１の負極側入力（−）との間にはスイッチＳ２が接続される。入力端子ＰＸ１は、スイッチＳ３によって所定電位ＶＨＳＰに固定することができる。例えば、Ｙ電極を駆動するパルスの印加とスイッチＳ２のタイミングがずれた場合にも、Ｘ電極の電位が変動しないように、スイッチＳ３によって所定電位ＶＨＳＰに固定することができる。第１スイッチトキャパシタ回路１１は、後述のように、スイッチＳ１〜Ｓ３と後段のサンプルホールド容量Ｃｓｈ１への転送を制御するスイッチＳ４１のタイミングを適切に制御することにより、ＦＩＲフィルタ、ＱＶ変換器、または、積分回路として動作させることができる。
【０１０２】
第２スイッチトキャパシタ回路１２は、正極側入力（＋）が所定電位ＶＨＳＰに固定されるオペアンプＡＭＰｉｔ２を含んで構成される。オペアンプＡＭＰｉｔ２の負極側入力（−）と出力ＶＯＵＴ２との間には、積分容量Ｃｓ２ａとＣｓ２ｂとスイッチＳ１２が並列に接続される。積分容量Ｃｓ２ａとＣｓ２ｂとはスイッチＣＦ１とＣＦ２によって、並列に接続されまたは切り離される。積分容量Ｃｓ２ａとＣｓ２ｂの一方また両方は、スイッチＳ１２によって短絡されて放電され、スイッチＳ１３によって所定電位ＶＨＳＰに初期化することができるように構成されている。即ち、積分容量Ｃｓ２ａ＋Ｃｓ２ｂは、容量値の一部（Ｃｓ２ｂのみ）または全部（Ｃｓ２ａ＋Ｃｓ２ｂ）が、スイッチＣＦ１とＣＦ２とＳ１２の制御によって放電可能に構成されている。サンプルホールド容量Ｃｓｈ１とオペアンプＡＭＰｉｔ２の負極側入力（−）との間にはスイッチＳ４２が接続される。第２スイッチトキャパシタ回路１２は、後述のように、サンプルホールド容量Ｃｓｈ１からの入力を制御するスイッチＳ４２と、スイッチＳ１２〜Ｓ１３とＣＦ１とＣＦ２と、後段のサンプルホールド容量Ｃｓｈ２への転送を制御するスイッチＳ４３のタイミングを適切に制御することにより、ＩＩＲフィルタとして動作させることができる。積分容量Ｃｓ２ａとＣｓ２ｂの容量値は、例えばレジスタ設定により変更することができるように構成されると好適である。積分容量Ｃｓ２ａとＣｓ２ｂの容量値によって、ＩＩＲフィルタの周波数特性が規定されるからである。
【０１０３】
積分回路１３は、正極側入力（＋）が所定電位ＶＨＳＰに固定されるオペアンプＡＭＰｉｔ３を含んで構成される。オペアンプＡＭＰｉｔ３の負極側入力（−）と出力ＶＯＵＴ３との間には、積分容量Ｃｓ３とスイッチＳ１４が並列に接続される。サンプルホールド容量Ｃｓｈ２とオペアンプＡＭＰｉｔ３の負極側入力（−）との間にはスイッチＳ４４が接続される。積分容量Ｃｓ３の容量値は、例えばレジスタ設定により変更することができるように構成されると好適である。積分回路１３では、サンプルホールド容量Ｃｓｈ２と積分容量Ｃｓ３の比により、増幅効果を得ることができるので、積分容量Ｃｓ３の容量値を可変とすることにより、増幅率を調整することができるからである。また、積分回路１３の動作回数、即ち積み上げ回数も、例えばレジスタ設定により変更することができるように構成されると好適である。積分回路１３の動作回数によっても、増幅率を調整することができるからである。
【０１０４】
サンプルホールド回路１４は、入力のスイッチＳ４とサンプルホールド容量ＣＳＨとオペアンプＡＭＰｉｔ４によるボルテージフォロワアンプによって構成される。
【０１０５】
上述の各スイッチを適切に制御することにより、検出回路３０１は、少なくとも下記３通りの動作モードで選択的に動作させることができる。動作モードの選択は、シーケンス制御回路（ＳＱＥＮＣ）３０８に制御レジスタ（ＣＲＥＧ）３２０を設けて、上述の各スイッチの制御シーケンスを適切に設定することができるように構成するのが好適である。制御レジスタ（ＣＲＥＧ）３２０は、不揮発性の記憶素子で構成されても良いし、揮発性の記憶素子で構成され、サブプロセッサ（ＳＭＰＵ）５等によって初期化或いは適宜変更することが可能なように構成されても良い。
【０１０６】
第１の動作モードでは、第１スイッチトキャパシタ回路１１をＦＩＲフィルタとして動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。第２動作モードでは、第１スイッチトキャパシタ回路１１をＱＶ変換回路として動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。第３動作モードでは、第１スイッチトキャパシタ回路１１を積分回路として動作させ、第２スイッチトキャパシタ回路１２と積分回路１３を停止させて、検出回路３０１の出力として第１スイッチトキャパシタ回路１１の出力ＶＯＵＴ１を出力する。
【０１０７】
これにより、タッチパネル制御回路３が実装され使用される環境に合わせて、検出回路３０１を上述の構成や他の構成の中から、最も適切な動作をさせることが可能な構成を設定することができ、多様なノイズ環境に対応することができる。ここで他の構成とは、例えば、第２スイッチトキャパシタ回路１２をＩＩＲフィルタではなくＦＩＲフィルタとして動作させる場合などである。スイッチＣＦ１とＣＦ２を常時閉じておけば、積分容量Ｃｓ２ａとＣｓ２ｂは並列接続となり、第２スイッチトキャパシタ回路１２をＦＩＲフィルタとして動作させることができる。
【０１０８】
各動作モードについてさらに詳しく説明する。
【０１０９】
＜第１動作モード（ＦＩＲ＋ＩＩＲ＋積分回路）＞
第１動作モードでは、第１スイッチトキャパシタ回路１１をＦＩＲフィルタとして動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。
【０１１０】
図８は、上述の第１の動作モード（ＦＩＲ＋ＩＩＲ＋積分回路）の動作例を表すタイミングチャートである。横軸に時刻が任意単位（a.u.: arbitrarily unit）で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述の各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図６を引用して説明したように、複数のパルスが順次印加される。図８にはその一部が示される。時刻t=0.5からＹ１電極に16個のパルスが印加され、時刻t=16.5からＹ２電極に印加される16個のパルスのうち6個が図示される。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。
【０１１１】
第１スイッチトキャパシタ回路１１のスイッチＳ２は、Ｙ電極に印加されるパルスに同期して閉じられ、入力される電荷を積分容量Ｃｓ１に転送する。電荷は転送される毎に積分容量Ｃｓ１に累積され、ＶＯＵＴ１に出力される。スイッチＳ１は、時刻t=0〜0.5、t=5〜5.5のように、積分容量Ｃｓ１に蓄積される電荷を周期的に放電する。出力ＶＯＵＴ１は、スイッチＳ４１を介してサンプルホールド容量Ｃｓｈ１に保持される。以上のように、第１スイッチトキャパシタ回路１１は、４次のＦＩＲフィルタとして動作し、Ｙ電極に印加されるパルスに同期して周期的にＰＸ１端子に入力される電荷を４パルス期間分積算して、４パルス期間ごとにサンプルホールド容量Ｃｓｈ１に出力する。
【０１１２】
サンプルホールド容量Ｃｓｈ１に保持される、第１スイッチトキャパシタ回路１１の出力は、スイッチＳ４２により４パルス期間ごとに第２スイッチトキャパシタ回路１２に入力される。時刻t=4〜4.5には、スイッチＣＦ１とＣＦ２は共に閉じられており、積分容量Ｃｓ２aとＣｓ２ｂは並列接続されて、容量値はＣｓ２a＋Ｃｓ２ｂとなっている。入力されたＦＩＲフィルタの出力は、積分容量Ｃｓ２a＋Ｃｓ２ｂに蓄積される。時刻t=4.5〜8に、スイッチＣＦ１とＣＦ２はともに開かれ、スイッチＳ１２とＳ１３が閉じられことにより、積分容量Ｃｓ２ｂが短絡されて放電され、電圧ＶＨＳＰに初期化される。次に時刻t=8〜8.5に、スイッチＣＦ１とＣＦ２は共に再び閉じられ、入力されたＦＩＲフィルタの次の出力が積分容量Ｃｓ２a＋Ｃｓ２ｂに蓄積される。このように、第２スイッチトキャパシタ回路１２は、前回のサンプリングまでに保持されていた電荷のうち、Ｃｓ２ｂ／（Ｃｓ２ａ＋Ｃｓ２ｂ）が捨てられ、新たに入力されるサンプリングデータが積分容量Ｃｓ２a＋Ｃｓ２ｂに蓄積される、ＩＩＲフィルタとして動作する。ＩＩＲフィルタのフィードバック係数を決める比Ｃｓ２ｂ／（Ｃｓ２ａ＋Ｃｓ２ｂ）によって、周波数特性を調整することができる。積分容量Ｃｓ２ａとＣｓ２ｂの容量値を、例えばレジスタ設定により変更することができるように構成することにより、周波数特性の調整を可能とすることができる。
【０１１３】
ＩＩＲフィルタとして動作する第２スイッチトキャパシタ回路１２の出力は、スイッチＳ４３が閉じられることによってサンプルホールド容量Ｃｓｈ２に転送され、スイッチＳ４４が閉じられることによって積分回路１３に入力される。積分回路１３では、時刻t=4.5とt=8.5とt=12.5とt=16.5の４回入力されるＩＩＲフィルタの出力を、積分容量Ｃｓ３に累積加算して出力する。積分回路１３の出力ＶＯＵＴ３は、スイッチＳ４が閉じられる（時刻t=17）ことによって、サンプルホールド回路１４のサンプルホールド容量ＣＳＨに転送され、一方、積分回路１３の積分容量Ｃｓ３に蓄えられた電荷は、スイッチＳ１４が閉じられる（時刻t=18）ことによって放電され、積分回路１３がリセットされる。
【０１１４】
サンプルホールド容量ＣＳＨに保持される出力は、オペアンプＡＭＰｉｔ４によるボルテージフォロワアンプを介して、セレクタ３０３のスイッチＳ６＿ＲＸ１によって選択されたときに（時刻t=57）ＡＤ変換回路３０４に入力される。
【０１１５】
以降、図示は省略されるが、他の駆動アンプ３０＿２〜３０＿ＭによってＹ２〜ＹＭ電極に印加されるパルス（ＴＸ２〜ＴＸＭ）についても、検出回路３０３は上記と同様の動作を繰り返す。
【０１１６】
以上は、端子ＰＸ１に１６パルスが入力されたときに、第１スイッチトキャパシタ回路１１を４パルス毎に動作する４次のＦＩＲフィルタとして動作させ、第２スイッチトキャパシタ回路１２を４パルス毎に動作する４次のＩＩＲフィルタとして動作させる例を示したが、ＦＩＲフィルタとＩＩＲフィルタの次数は、任意に変更することができる。また、積分回路１３の動作回数、即ち積み上げ回数も、例えばレジスタ設定により変更することができるように構成されると好適である。
【０１１７】
図８に示した、ＦＩＲフィルタとして動作する第１スイッチトキャパシタ回路１１、ＩＩＲフィルタとして動作する第２スイッチトキャパシタ回路１２、及び積分回路１３の間の、信号電荷の転送タイミングは、一例に過ぎず、任意に変更可能である。例えば、第２スイッチトキャパシタ回路１２への入力と出力が同じタイミングである例を示したが、スイッチＳ４２を閉じるタイミングに対してスイッチＳ４３を閉じるタイミングを数サイクル遅らせるなどによって、ＩＩＲフィルタの入力から出力までの余裕を増やすようにタイミング調整をすることができる。さらに、第２スイッチトキャパシタ回路１２は、スイッチＣＦ１とＣＦ２を常に閉じておくことにより、ＦＩＲフィルタとして動作させることも可能である。
【０１１８】
以上述べてきたように、第１スイッチトキャパシタ回路１１は、所定期間内にＫ回の標本化を行う、Ｌ次（ＬはＫより小さい１以上の整数）のＦＩＲフィルタとして動作可能であり、第２スイッチトキャパシタ回路１２は、前記所定期間内にＫ／Ｌ回の標本化を行うスイッチトキャパシタフィルタ（例えば、ＩＩＲフィルタ、ＦＩＲフィルタ）として動作可能である。
【０１１９】
図９は、上述の第1動作モード（ＦＩＲ＋ＩＩＲ＋積分回路）における検出回路１０の周波数特性を表すグラフである。（ａ）は４次ＦＩＲフィルタの周波数特性、（ｂ）は４次ＩＩＲフィルタの特性、（ｃ）はそれらを合成した周波数特性である。それぞれ横軸には、周波数ｆが任意単位（a.u.: arbitrarily unit）で示され、縦軸には利得（減衰率）が示される。図示される周波数の最大値f=25000は、標本化（サンプリング）周波数fsであり、スイッチＳ２が閉じられる周期の逆数である。（ａ）には第１スイッチトキャパシタ回路１１によって実現される、４次ＦＩＲフィルタの周波数特性が示される。f=0とf=fsで利得＝１となり、f=fs/4, f=fs/2, f=3fs/4の３点で利得＝０となる特性を持つ。（ｂ）には第２スイッチトキャパシタ回路１２によって実現される、４次ＩＩＲフィルタの周波数特性が示される。f=0とf=fsで利得＝１となり、さらにf=fs/4, f=fs/2, f=3fs/4の３点でも利得＝１となる特性を持つ。ＩＩＲフィルタの入力は４パルスに１回であるので、標本化周波数がfs/4のＩＩＲフィルタであり、離散系であるためfs/4毎に繰り返す周波数特性を持つ。（ｃ）にはそれらを合成した周波数特性が示される。f=fs/4, f=fs/2, f=3fs/4の３点で、ＩＩＲフィルタの利得＝１がＦＩＲフィルタの利得＝０と積を取ることによって抑圧され、全体として標本化周波数以外の周波数で、低い利得（高い減衰率）を持つ、周波数特性が合成される。タッチパネル制御回路３において、タッチ検出信号は、Ｙ電極に印加されるパルスの周波数を持つため、その周波数と同じ標本化周波数で利得＝１となりそれ以外の周波数で高い減衰率を持つ、上述の周波数特性は、タッチ検出信号以外のノイズを効率よく抑圧することができる。
【０１２０】
第２スイッチトキャパシタ回路１２がＩＩＲフィルタとして動作する場合について説明したが、標本化周波数が前置のＦＩＲフィルタの次数分の１であるスイッチトキャパシタフィルタであれば、同様の原理でノイズを抑圧することができる。即ち、ＦＩＲフィルタの利得が零点となる周波数と、後段のスイッチトキャパシタフィルタが動作する標本化周波数とを一致させることができ、後段のスイッチトキャパシタフィルタの通過周波数帯をＦＩＲフィルタの特性によって抑圧することができる。
【０１２１】
＜第２動作モード（ＱＶ変換＋ＩＩＲ＋積分回路）＞
第２動作モードでは、第１スイッチトキャパシタ回路１１をＱＶ変換回路として動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力する。
【０１２２】
図１０は、上述の第２動作モード（ＱＶ変換＋ＩＩＲ＋積分回路）の動作例を表すタイミングチャートである。図８と同様に横軸に時刻が任意単位で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述の各スイッチのオン／オフを制御する信号が示される。特に制限されないが、Ｙ電極には、図６を引用して説明した場合よりも、ロウ期間の長い複数のパルスが順次印加される。図１０にはその一部が示される。時刻t=0.5, t=6.5, t=12.5,…t=54.5に、Ｙ１電極に9個のパルスが印加され、時刻t=60.5からＹ２電極に印加される9個のパルスのうち1個が図示される。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。
【０１２３】
第１スイッチトキャパシタ回路１１のスイッチＳ２は、Ｙ電極に印加されるパルスに同期して閉じられ、入力される電荷を積分容量Ｃｓ１に転送する。電荷は転送される毎に積分容量Ｃｓ１に累積され、ＶＯＵＴ１に出力される。スイッチＳ１は、時刻t=0〜0.5、t=1〜6.5、t=7〜12.5のように、積分容量Ｃｓ１に蓄積される電荷を周期的に放電する。出力ＶＯＵＴ１は、スイッチＳ４１を介してサンプルホールド容量Ｃｓｈ１に保持される。図８を引用して説明したＦＩＲフィルタとしての動作とは異なり、Ｙ電極に入力される１パルスに対応する信号電荷が、累算されずにそのままＶＯＵＴ１に出力され、サンプルホールド容量Ｃｓｈ１に転送されて保持される。第１スイッチトキャパシタ回路１１は、入力される電荷Ｑを電圧Ｖに変換するＱＶ変換回路として動作する。Ｙ電極に印加されるパルスに同期して周期的にＰＸ１端子に入力される電荷を電圧ＶＯＵＴに変換して、１パルスごとにサンプルホールド容量Ｃｓｈ１に出力する。
【０１２４】
サンプルホールド容量Ｃｓｈ１に保持される、第１スイッチトキャパシタ回路１１の出力は、スイッチＳ４２により１パルス期間ごとに、即ち、時刻t=7, t=13, … t=55に、第２スイッチトキャパシタ回路１２に入力される。第２スイッチトキャパシタ回路１２に入力された信号電荷は、スイッチＣＦ１とＣＦ２がそれぞれ閉じられることによって並列接続されている、積分容量Ｃｓ２a＋Ｃｓ２ｂに蓄積され、時刻t=7〜12.5, t=13〜18.5, … t=49〜54.5に、Ｃｓ２ｂ／（Ｃｓ２ａ＋Ｃｓ２ｂ）が捨てられる。このように、動作周期は異なるが、第２スイッチトキャパシタ回路１２はＩＩＲフィルタとして動作する。
【０１２５】
ＩＩＲフィルタとして動作する第２スイッチトキャパシタ回路１２の出力は、スイッチＳ４３が閉じられることによってサンプルホールド容量Ｃｓｈ２に転送され、スイッチＳ４４が閉じられることによって積分回路１３に入力される。積分回路１３では、時刻t=7.5, t=13.5 … t=55.5の９回入力されるＩＩＲフィルタの出力を、積分容量Ｃｓ３に累積して出力する。積分回路１３の出力ＶＯＵＴ３は、スイッチＳ４が閉じられる（時刻t=56）ことによって、サンプルホールド回路１４のサンプルホールド容量ＣＳＨに転送され、一方、積分回路１３の積分容量Ｃｓ３に蓄えられた電荷は、スイッチＳ１４が閉じられる（時刻t=57）ことによって放電し、積分回路１３がリセットされる。
【０１２６】
サンプルホールド容量ＣＳＨに保持される出力は、オペアンプＡＭＰｉｔ４によるボルテージフォロワアンプを介して、セレクタ３０３のスイッチＳ６＿ＲＸ１によって選択されたとき（t=57）にＡＤ変換回路３０４に入力される。
【０１２７】
以降、図示は省略されるが、他の駆動アンプ３０＿２〜３０＿ＭによってＹ２〜ＹＭ電極に印加されるパルス（ＴＸ２〜ＴＸＭ）についても、検出回路３０３は上記と同様の動作を繰り返す。
【０１２８】
以上は、端子ＰＸ１に９パルスが入力されたときに、第１スイッチトキャパシタ回路１１を１パルス毎に動作するＱＶ変換回路として動作させ、第２スイッチトキャパシタ回路１２を１パルス毎に動作するＩＩＲフィルタとして動作させる例を示したが、ＩＩＲフィルタの次数は、任意に変更することができる。
【０１２９】
ＱＶ変換回路とＩＩＲフィルタの標本化周波数は、Ｙ電極に印加されるパルスの周波数と一致されている。ＱＶ変換回路とＩＩＲフィルタの周波数特性は、f=0とf=fsで利得＝１となり、その間の周波数で利得が低下する（減衰率が大きくなる）、所謂バスタブカーブの特性を持つ。ＱＶ変換回路は１次のＦＩＲフィルタであり利得が０となる点を持たない。一方、ＩＩＲフィルタの標本化周波数は、上述の第１動作モードの場合にfs/4であったのに対して、ＱＶ変換回路と同じくfsであるため、ＩＩＲフィルタの周波数特性は、f=0とf=fsの間に利得＝１となる周期性（折り返し）は持たない、バスタブカーブとなる。その結果、合成された周波数特性は、図９の（ｃ）に示したのと同様に、標本化周波数以外の周波数で、低い利得（高い減衰率）を持つ。
【０１３０】
これにより、タッチ検出信号以外のノイズを効率よく抑圧することができる。上述の第１動作モードでは、前段のＦＩＲフィルタの利得が零点となる周波数と、後段のスイッチトキャパシタフィルタが動作する標本化周波数とを一致させることによって、効率よくタッチ検出信号以外のノイズを抑圧することができる。その反面、仮に（原理的にはこのような問題は発生しないと考えられる）、製造ばらつき等の影響により、前段のＦＩＲフィルタの利得が零点となる周波数と後段のスイッチトキャパシタフィルタの利得＝１となる周波数との間にずれが生じた場合には、効率よくノイズを抑圧することができないこととなる恐れがある。これに対して本第２動作モード（ＱＶ変換＋ＩＩＲ＋積分回路）では、上述のような補完的関係を利用していないので、製造ばらつき等の影響が少ない。また、ＩＩＲフィルタの標本化周波数を第１動作モードの場合よりも数倍（上述の例では４倍）高く設定することができるので、当該ＩＩＲフィルタの周波数特性を適切に設計することができ、より効果的にノイズを抑圧することができる。
【０１３１】
＜第３動作モード（積分器のみ）＞
第３動作モードでは、第１スイッチトキャパシタ回路１１を積分回路として動作させ、第２スイッチトキャパシタ回路１２と積分回路１３を停止させて、検出回路３０１の出力として第１スイッチトキャパシタ回路１１の出力ＶＯＵＴ１を出力する。
【０１３２】
図１１は、上述の第３動作モード（積分回路のみ）の動作例を表すタイミングチャートである。図８、図１０と同様に横軸に時刻が任意単位で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述の各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図６を引用して説明したように、複数のパルスが順次印加される。図１１にはその一部が示される。時刻t=0.5からＹ１電極に16個のパルスが印加され、時刻t=16.5からＹ２電極に印加される16個のパルスのうち6個が図示される。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。
【０１３３】
第１スイッチトキャパシタ回路１１のスイッチＳ２は、Ｙ電極に印加されるパルスに同期して閉じられ、入力される電荷を積分容量Ｃｓ１に転送する。電荷は転送される毎に積分容量Ｃｓ１に累積され、ＶＯＵＴ１に出力される。スイッチＳ１は、時刻t=0〜0.5、t=16〜16.5のように、積分容量Ｃｓ１に蓄積される電荷を周期的に放電する。出力ＶＯＵＴ１は、スイッチＳＩＧＴとスイッチＳ４を介してサンプルホールド容量ＣＳＨに保持される。第２スイッチトキャパシタ回路１２と積分回路１３は停止しており、特に積分回路１３のオペアンプＡＭＰｉｔ３の出力はハイインピーダンスに制御されている。
【０１３４】
以上のように、第３動作モードでは、第１スイッチトキャパシタ回路１１が積分回路として動作し、第２スイッチトキャパシタ回路１２と積分回路１３をバイパスして、直接サンプルホールド回路１４に接続される。第１スイッチトキャパシタ回路１１と第２スイッチトキャパシタ回路１２とをバイパスして積分回路１３のみを動作させる構成をとってもよい。
【０１３５】
〔実施形態３〕＜プログラマブルＳＣＦ（両エッジ検出タイプ）＞
上記実施形態２では、Ｙ１電極に印加されるパルスＴＸ１の立上りに、交差容量Ｃｘｙに対応する電荷が検出電極Ｘ１から入力され、その信号電荷に基づいて交差容量のタッチ／非タッチによる変動量が検出される。これに対し、本実施形態３においては、Ｙ１電極に印加されるパルスＴＸ１の立上りと立下りの両エッジで発生する電荷の移動を検出して、交差容量のタッチ／非タッチによる変動量が検出される。
【０１３６】
図１２は、実施形態３に係る検出回路（両エッジ検出タイプ）の構成例を表す回路図である。図１２には、図７と同様に、検出回路３０１とサンプルホールド回路３０２、セレクタ３０３のうち、１個の検出電極（Ｘ電極）に接続される回路構成の一例が示される。第１スイッチトキャパシタ回路１１の入力は、端子ＰＸ１を介して検出電極（Ｘ電極）Ｘ１に接続され、出力はスイッチＳ４１とサンプルホールド容量Ｃｓｈ１を介して第２スイッチトキャパシタ回路１２に転送される。第２スイッチトキャパシタ回路１２の出力は、スイッチＳ４３とサンプルホールド容量Ｃｓｈ２を介して積分回路１３に転送される。積分回路１３の出力は、スイッチＳ４を介してサンプルホールド回路３０２を構成する１つのサンプルホールド回路１４に接続される。サンプルホールド回路１４の出力は、セレクタ３０３を構成する１つのスイッチＳ６＿ＲＸ１を介して、ＡＤ変換回路３０４に接続される。第１スイッチトキャパシタ回路１１の出力は、スイッチＳＩＴＧを介して、サンプルホールド回路１４の入力であるスイッチＳ４に接続される。上述した各スイッチと後述する第１及び第２スイッチトキャパシタ回路１１と及び１２と積分回路１３内の各スイッチは、シーケンス制御回路３０８から出力される制御信号Ｃｓｉｇ２〜Ｃｓｉｇ４によって制御される。
【０１３７】
第１スイッチトキャパシタ回路１１は、正極側入力（＋）が所定電位ＶＨＳＰに固定されるオペアンプＡＭＰｉｔ１を含んで構成される。オペアンプＡＭＰｉｔ１の負極側入力（−）と出力ＶＯＵＴ１との間には、積分容量Ｃｓ１とスイッチＳ１が並列に接続される。積分容量Ｃｓ１の両端には、スイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２が接続され、オペアンプＡＭＰｉｔ１に対する積分容量Ｃｓ１の接続関係を反転させることができるように構成されている。即ち、スイッチＣＦＡ１とＣＦＡ２を閉じ、スイッチＣＦＢ１とＣＦＢ２を開いた場合と、逆にスイッチＣＦＡ１とＣＦＡ２を開き、スイッチＣＦＢ１とＣＦＢ２を閉じた場合で、オペアンプＡＭＰｉｔ１に対する積分容量Ｃｓ１の接続関係を反転させることができる。他の構成は、図７に示される第１スイッチトキャパシタ回路１１と同様であり、入力端子ＰＸ１とオペアンプＡＭＰｉｔ１の負極側入力（−）との間にはスイッチＳ２が接続され、入力端子ＰＸ１は、スイッチＳ３によって所定電位ＶＨＳＰに固定することができる。
【０１３８】
第１スイッチトキャパシタ回路１１は、後述のように、スイッチＳ１〜Ｓ３と、さらにスイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２と、後段のサンプルホールド容量Ｃｓｈ１への転送を制御するスイッチＳ４１のタイミングとを適切に制御することにより、ＦＩＲフィルタ、ＱＶ変換器、または、積分回路として動作させることができる。
【０１３９】
第２スイッチトキャパシタ回路１２と積分回路１３は、図７と同様に構成される。説明は省略する。
【０１４０】
検出回路３０１は、実施形態２に示した３通りの動作モードに加え、さらに３通りの合計６通りの動作モードで選択的に動作させることができる。動作モードの選択は、実施形態２で説明したのと同様に、シーケンス制御回路（ＳＱＥＮＣ）３０８に制御レジスタ（ＣＲＥＧ）３２０を設けて、上述の各スイッチの制御シーケンスを適切に設定することができるように構成するのが好適である。
【０１４１】
第１から第３の動作モードでは、第１スイッチトキャパシタ回路１１を実施形態２で示したのと同様の片エッジ検出タイプの、ＦＩＲフィルタ、ＱＶ変換回路、または、積分回路として動作させる。片エッジ検出タイプの動作をさせるためには、例えばスイッチＣＦＡ１とＣＦＡ２を閉じ、スイッチＣＦＢ１とＣＦＢ２を開いた状態に固定して、実施形態２に示した各動作モードと同じように動作させればよい。
【０１４２】
これに対応して、第４から第６の動作モードでは、第１スイッチトキャパシタ回路１１を両エッジ検出タイプの、ＦＩＲフィルタ、ＱＶ変換回路、または、積分回路として動作させる。Ｙ１電極に印加されるパルスＴＸ１の立上りと立下りの両エッジで、スイッチＳ２をそれぞれ閉じる期間を設け、立上り期間と立下り期間で、オペアンプＡＭＰｉｔ１に対する積分容量Ｃｓ１の接続関係を反転させる。パルスＴＸ１の立上りと立下りでは、発生する信号電荷の移動の方向が反転するので、それに合わせて積分容量の極性を反転させることにより、パルスＴＸ１の立上りと立下りの両エッジで信号電荷を検出することができる。第４から第６の動作モードでは、検出される信号電荷量が２倍にすることができ、タッチ検出の感度を向上することができる。
【０１４３】
両エッジ検出タイプの第４から第６動作モードについて、さらに詳しく説明する。
【０１４４】
＜第４動作モード（両エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）＞
第４動作モードでは、第１動作モードと同様に、第１スイッチトキャパシタ回路１１をＦＩＲフィルタとして動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力するが、初段の第１スイッチトキャパシタ回路１１を両エッジ検出タイプのＦＩＲフィルタとして動作させる。
【０１４５】
図１３は、第４動作モード（両エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）の動作例を表すタイミングチャートである。横軸に時刻が任意単位（a.u.）で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述のスイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２を含む各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図６を引用して説明したように、複数のパルスが順次印加されるが、図１３には、図８と同様にその一部が示される。時刻t=0.5からＹ１電極に16個のパルスが印加され、時刻t=16.5からＹ２電極に印加される16個のパルスのうち6個が図示される。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。ここで、両エッジ検出タイプでは、Ｙ電極に印加されるパルスの立上りエッジと立下りエッジのそれぞれにおいて電荷の移動があること、及びその移動方向が逆であることを利用する。
【０１４６】
Ｙ電極に印加されるパルスの立上りエッジよりも前（時刻t=0.5−α）に第１スイッチトキャパシタ回路１１のスイッチＳ２が閉じられ、スイッチＣＦＡ１とＣＦＡ２が閉じられ、スイッチＣＦＢ１とＣＦＢ２が開かれる。時刻t=0.5に、Ｙ電極に印加されるパルスの立上りに応じて発生し、Ｘ電極から入力される信号電荷は、積分容量Ｃｓ１に転送される。次にＹ電極に印加されるパルスの立下りエッジよりも前（時刻t=1.0−α）に、スイッチＣＦＡ１とＣＦＡ２が開かれ、スイッチＣＦＢ１とＣＦＢ２が閉じられることにより、オペアンプＡＭＰｉｔ１に対する積分容量Ｃｓ１の接続関係が反転される。積分容量Ｃｓ１の極性を反転させるとも言うことができる。時刻t=1.0に、Ｙ電極に印加されるパルスの立下りに応じて発生し、Ｘ電極から入力される信号電荷は、反転された積分容量Ｃｓ１に転送される。以降同様に、Ｙ電極に印加されるパルスの立上りエッジ（時刻t=1.5, 2.5, 3.5）に同期して（エッジよりも前に）、スイッチＣＦＡ１とＣＦＡ２を閉じスイッチＣＦＢ１とＣＦＢ２を開き、立下がりエッジ（時刻t=2, 3, 4）に同期して（エッジよりも前に）、スイッチＣＦＡ１とＣＦＡ２を開きスイッチＣＦＢ１とＣＦＢ２を閉じる制御を繰り返す。Ｙ電極に印加されるパルスの立上りと立下りに応じて発生し、Ｘ電極から入力される信号電荷の移動方向は、立上りと立下りで反転する。Ｘ電極から入力される信号電荷は、パルスの両エッジで検出され、積分容量Ｃｓ１に絶対値的に累積加算される。スイッチＳ４１は、時刻t=0.5〜4の期間、閉じられ、出力ＶＯＵＴ１をサンプルホールド容量Ｃｓｈ１に転送する。サンプルホールド容量Ｃｓｈ１に保持される、第１スイッチトキャパシタ回路１１の出力は、スイッチＳ４２により時刻t=4に、第２スイッチトキャパシタ回路１２に入力される。積分容量Ｃｓ１に蓄積された電荷は、サンプルホールド容量Ｃｓｈ１に転送された後に、スイッチＳ１によって放電され初期化される。これ以降、上述のシーケンスと同様に、第１スイッチトキャパシタ回路１１は、Ｙ電極に印加されるパルスの立上りエッジと立下りエッジに同期して、周期的にＰＸ１端子に入力される電荷を４パルス期間分積算して、４パルス期間ごとにサンプルホールド容量Ｃｓｈ１に出力する、ＦＩＲフィルタとして動作する。
【０１４７】
後段の第２スイッチトキャパシタ回路１２と積分回路１３の動作は、図８を引用して説明した、第１動作モード（片エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）と同じであるので、説明を省略する。
【０１４８】
第４動作モード（両エッジ検出タイプＦＩＲ＋ＩＩＲ＋積分回路）は、第１動作モードと比較して、初段のＦＩＲフィルタに入力される信号電荷の量が２倍になるので、タッチ検出の感度を向上させることができる。
【０１４９】
＜第５動作モード（両エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）＞
第５動作モードでは、第２動作モードと同様に、第１スイッチトキャパシタ回路１１をＱＶ変換回路として動作させ、第２スイッチトキャパシタ回路１２をＩＩＲフィルタとして動作させ、その結果を積分回路１３で積分（累積加算）して出力するが、初段の第１スイッチトキャパシタ回路１１を両エッジ検出タイプのＱＶ変換回路、として動作させる。
【０１５０】
図１４は、第５動作モード（両エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）の動作例を表すタイミングチャートである。図１３と同様に、横軸に時刻が任意単位（a.u.）で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述のスイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２を含む各スイッチのオン／オフを制御する信号が示される。特に制限されないが、Ｙ電極には、図６を引用して説明した場合よりも、ロウ期間の長い複数のパルスが順次印加されるが、図１４には、図１０と同様にその一部が示される。時刻t=0.5, t=6.5, t=12.5,…t=54.5に、Ｙ１電極に9個のパルスが印加され、時刻t=60.5からＹ２電極に印加される9個のパルスのうち1個が図示される。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。ここで、両エッジ検出タイプでは、Ｙ電極に印加されるパルスの立上りエッジと立下りエッジのそれぞれにおいて電荷の移動があること、及びその移動方向が逆であることを利用する。
【０１５１】
Ｙ電極に印加されるパルスの立上りエッジ（時刻t=0.5）よりも前に第１スイッチトキャパシタ回路１１のスイッチＳ２が閉じられ、スイッチＣＦＡ１とＣＦＡ２が閉じられ、スイッチＣＦＢ１とＣＦＢ２が開かれる。時刻t=0.5に、Ｙ電極に印加されるパルスの立上りに応じて発生し、Ｘ電極から入力される信号電荷は、積分容量Ｃｓ１に転送される。次にＹ電極に印加されるパルスの立下りエッジ（時刻t=1.0）よりも前に、スイッチＣＦＡ１とＣＦＡ２が開かれ、スイッチＣＦＢ１とＣＦＢ２が閉じられることにより、オペアンプＡＭＰｉｔ１に対する積分容量Ｃｓ１の接続関係が反転される（積分容量Ｃｓ１の極性が反転される）。時刻t=1.0に、Ｙ電極に印加されるパルスの立下りに応じて発生し、Ｘ電極から入力される信号電荷は、反転された積分容量Ｃｓ１に転送され、立上りエッジに転送された電荷に累積加算される。スイッチＳ４１は、時刻t=0.5〜1の期間、閉じられ、出力ＶＯＵＴ１をサンプルホールド容量Ｃｓｈ１に転送する。サンプルホールド容量Ｃｓｈ１に保持される、第１スイッチトキャパシタ回路１１の出力は、スイッチＳ４２により時刻t=1に、第２スイッチトキャパシタ回路１２に入力される。積分容量Ｃｓ１に蓄積された電荷は、サンプルホールド容量Ｃｓｈ１に転送された後に、スイッチＳ１によって放電され初期化される。これ以降、Ｙ電極に入力される１パルスに対応する信号電荷は、立上りと立下りの両エッジで検出される電荷量の絶対値加算されて１パルス毎にＶＯＵＴ１に出力され、サンプルホールド容量Ｃｓｈ１に転送されて保持される。第１スイッチトキャパシタ回路１１は、入力される電荷Ｑを電圧Ｖに変換するＱＶ変換回路として動作する。Ｙ電極に印加されるパルスに同期して周期的にＰＸ１端子に入力される電荷を電圧ＶＯＵＴに変換して、１パルスごとにサンプルホールド容量Ｃｓｈ１に出力する。
【０１５２】
後段の第２スイッチトキャパシタ回路１２と積分回路１３の動作は、図１０を引用して説明した、第２動作モード（片エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）と同じであるので、説明を省略する。
【０１５３】
第５動作モード（両エッジ検出タイプＱＶ変換＋ＩＩＲ＋積分回路）は、第２動作モードと比較して、初段のＱＶ変換回路に入力される信号電荷の量が２倍になるので、タッチ検出の感度を向上させることができる。
【０１５４】
＜第６動作モード（両エッジ検出タイプ積分器のみ）＞
第６動作モードでは、第３動作モードと同様に、第１スイッチトキャパシタ回路１１を積分回路として動作させ、第２スイッチトキャパシタ回路１２と積分回路１３を停止させて、検出回路３０１の出力として第１スイッチトキャパシタ回路１１の出力ＶＯＵＴ１を出力するが、第１スイッチトキャパシタ回路１１を両エッジ検出タイプの積分回路として動作させる。
【０１５５】
図１５は、第６動作モード（両エッジ検出タイプ積分器のみ）の動作例を表すタイミングチャートである。図１３、１６と同様に、横軸に時刻が任意単位（a.u.）で示され、縦軸方向に上から、Ｙ電極にパルスを印加する信号（ＴＸ１とＴＸ２）と、上述のスイッチＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２を含む各スイッチのオン／オフを制御する信号が示される。Ｙ電極には、図６を引用して説明したように、複数のパルスが順次印加されるが、図１５には、図１１と同様にその一部が示される。時刻t=0.5からＹ１電極に16個のパルスが印加され、時刻t=16.5からＹ２電極に印加される16個のパルスのうち6個が図示される。Ｙ電極にパルスが印加されると、Ｘ電極から検出回路１０＿１の入力端子ＰＸ１に交点容量Ｃｘｙに対応する電荷が入力される。ここで、両エッジ検出タイプでは、Ｙ電極に印加されるパルスの立上りエッジと立下りエッジのそれぞれにおいて電荷の移動があること、及びその移動方向が逆であることを利用する。
【０１５６】
Ｙ電極に印加されるパルスの立上りエッジよりも前（時刻t=0.5−α）に第１スイッチトキャパシタ回路１１のスイッチＳ２が閉じられ、スイッチＣＦＡ１とＣＦＡ２が閉じられ、スイッチＣＦＢ１とＣＦＢ２が開かれる。時刻t=0.5に、Ｙ電極に印加されるパルスの立上りに応じて発生し、Ｘ電極から入力される信号電荷は、積分容量Ｃｓ１に転送される。次にＹ電極に印加されるパルスの立下りエッジよりも前（時刻t=1.0−α）に、スイッチＣＦＡ１とＣＦＡ２が開かれ、スイッチＣＦＢ１とＣＦＢ２が閉じられることにより、オペアンプＡＭＰｉｔ１に対する積分容量Ｃｓ１の接続関係が反転される（積分容量Ｃｓ１の極性が反転される）。時刻t=1.0に、Ｙ電極に印加されるパルスの立下りに応じて発生し、Ｘ電極から入力される信号電荷は、反転された積分容量Ｃｓ１に転送され、立上りエッジに転送された電荷に累積加算される。以降同様に、Ｙ電極に印加されるパルスの立上りエッジ（時刻t=1.5, 2.5, 3.5, …15.5）に同期して（エッジよりも前に）、スイッチＣＦＡ１とＣＦＡ２を閉じスイッチＣＦＢ１とＣＦＢ２を開き、立下がりエッジ（時刻t=2, 3, 4, …16）に同期して（エッジよりも前に）、スイッチＣＦＡ１とＣＦＡ２を開きスイッチＣＦＢ１とＣＦＢ２を閉じる制御を繰り返す。Ｙ電極に印加されるパルスの立上りと立下りに応じて発生し、Ｘ電極から入力される信号電荷の移動方向は、立上りと立下りで反転する。Ｘ電極から入力される信号電荷は、パルスの両エッジで検出され、積分容量Ｃｓ１に絶対値的に累積加算され、ＶＯＵＴ１に出力される。スイッチＳ１は、積分容量Ｃｓ１に蓄積される電荷を周期的に放電する。出力ＶＯＵＴ１は、スイッチＳＩＧＴとスイッチＳ４を介してサンプルホールド容量ＣＳＨに保持される。第２スイッチトキャパシタ回路１２と積分回路１３は停止しており、特に積分回路１３のオペアンプＡＭＰｉｔ３の出力はハイインピーダンスに制御されている。
【０１５７】
以上のように、第６動作モードでも第３動作モードと同様に、第１スイッチトキャパシタ回路１１が積分回路として動作し、第２スイッチトキャパシタ回路１２と積分回路１３をバイパスして、直接サンプルホールド回路１４に接続される。第６動作モードは、第３動作モードと比較して、積分回路として動作する第１スイッチトキャパシタ回路１１に入力される信号電荷の量が２倍になるので、タッチ検出の感度を向上させることができる。
【０１５８】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０１５９】
例えば、表示パネル（ＤＰ）２は、液晶表示パネル、有機ＥＬ表示パネル、その他如何なる方式の表示パネルであっても良い。また、液晶表示パネルの場合、非晶質シリコンタイプでも、低温ポリシリコンタイプでも良い。
【符号の説明】
【０１６０】
１  タッチパネル（ＴＰ）
２  表示パネル（ＤＰ）
３  タッチパネルコントローラ（ＴＰＣ）
４  表示パネルコントローラ（ＤＰＣ）
５  サブプロセッサ（ＳＭＰＵ）
６  ホストプロセッサ（ＨＭＰＵ）
１０  検出回路
１１、１２  スイッチトキャパシタ回路
１３  積分回路
１４  サンプルホールド回路
３０  駆動アンプ
Ｙ１〜ＹＭ  駆動電極（Ｙ電極）
Ｘ１〜ＸＮ  検出電極（Ｘ電極）
Ｇ１〜Ｇ６４０  ゲート電極
Ｄ１〜Ｄ１４４０  ドレイン電極
１００  表示及び入力装置（電子機器）
１０１，１０２  半導体装置
３００  駆動回路（ＹＤＲＶ）
３０１  検出回路（ＳＥＮＳ）
３０２  サンプルホールド回路（ＳＨ）
３０３  セレクタ（ＳＬＣＴ）
３０４  アナログ／ディジタル変換回路（ＡＤＣ）
３０５  ＲＡＭ
３０６  バスインタフェース回路（ＢＩＦ）
３０８  シーケンス制御回路（ＳＱＥＮＣ）
３２０  制御レジスタ（ＣＲＥＧ）
Ｃｓｉｇ１〜Ｃｓｉｇ７  制御信号
ＶＨＳＰ  Ｘ電極の初期化電圧（プリチャージ電圧）
Ｃｘｙ  交点容量（相互容量）
ＰＸ１〜ＰＸＮ  検出電極Ｘ１〜ＸＮへの接続端子
ＡＭＰｉｔ  オペアンプ
Ｃｓ１，Ｃｓ２ａ，Ｃｓ２ｂ，Ｃｓ３  積分容量
Ｃｓｈ，Ｃｓｈ１，Ｃｓｈ２  サンプルホールド容量
Ｓ１〜Ｓ５、Ｓ６＿ＲＸ１〜ＲＸｍ，Ｓ１２〜Ｓ１４，Ｓ４１〜Ｓ４４，ＳＩＴＧ  スイッチ
ＣＦ１，ＣＦ２，ＣＦＡ１，ＣＦＡ２，ＣＦＢ１，ＣＦＢ２  切り替えスイッチ
【図１】
2015118506.tif 000003
【図２】
2015118506.tif 000004
【図３】
2015118506.tif 000005
【図４】
2015118506.tif 000006
【図５】
2015118506.tif 000007
【図６】
2015118506.tif 000008
【図７】
2015118506.tif 000009
【図８】
2015118506.tif 000010
【図９】
2015118506.tif 000011
【図１０】
2015118506.tif 000012
【図１１】
2015118506.tif 000013
【図１２】
2015118506.tif 000014
【図１３】
2015118506.tif 000015
【図１４】
2015118506.tif 000016
【図１５】
2015118506.tif 000017