(57)【要約】【課題】リフローさせたはんだ部分が、バンプ電極からはみ出して下方に垂れてしまうことを防止する。【解決手段】本発明による半導体装置の製造方法は、半導体基板１０上にカバーレジスト１４を成膜する工程と、カバーレジスト１４に開口部２１を設ける工程と、第１の熱処理によりカバーレジスト１４を硬化する工程と、開口部２１内に、上部にはんだからなる第３の導電層１７を有するバンプ電極を埋め込む工程と、第２の熱処理により第３の導電層１７をリフローさせる工程と、カバーレジスト１４を除去する工程とを備えることを特徴とする。【選択図】図２
2015170791.tif 000002
【特許請求の範囲】
【請求項１】
基板上にレジストを成膜する工程と、
前記レジストに開口部を設ける工程と、
第１の熱処理により前記レジストを硬化する工程と、
前記開口部内に、上部にはんだ部分を有するバンプ電極を埋め込む工程と、
第２の熱処理により前記はんだ部分をリフローさせる工程と、
前記第２の熱処理を実行した後、前記レジストを除去する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記開口部内に前記バンプ電極を埋め込んだ後、第１のプラズマアッシング処理を行うことによって前記レジストと前記バンプ電極の間に隙間を設ける工程
をさらに備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のプラズマアッシング処理を行った後、第２のプラズマアッシング処理を行うことによって前記はんだ部分の表面に還元処理を施す工程
をさらに備えることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１のプラズマアッシング処理は酸素ガスを用いて行い、
前記第２のプラズマアッシング処理は水素と窒素の混合ガスを用いて行う
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１及び第２のプラズマアッシング処理並びに前記第２の熱処理はいずれも前記基板を２４０℃に熱した状態で行う
ことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記開口部内に前記バンプ電極を埋め込んだ後、第３のプラズマアッシング処理を行うことによって、前記レジストと前記バンプ電極の間に隙間を設けるとともに前記はんだ部分の表面に還元処理を施す工程
をさらに備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記第３のプラズマアッシング処理は水素と窒素の混合ガスを用いて行う
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第３のプラズマアッシング処理を行った後、水素ガスを用いて第４のプラズマアッシング処理を行う工程
をさらに備えることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第３及び第４のプラズマアッシング処理並びに前記第２の熱処理はいずれも前記基板を２５０℃に熱した状態で行う
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記レジストの成膜前に前記基板上に導体層を形成する工程をさらに備え、
前記バンプ電極は、前記導体層を給電層とする電解めっきにより前記開口部内に形成される
ことを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、バンプ電極を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体チップを基板や他の半導体チップの表面（以下、「実装面」という）に実装するための技術のひとつとして、フリップチップ実装が知られている。この技術では、半導体チップにバンプ電極が、実装面にパッド電極がそれぞれ設けられる。バンプ電極の上部ははんだによって構成されており、このはんだをアニールによってリフローさせた状態で、バンプ電極とパッド電極が接触するように半導体チップを実装面上に搭載する。これにより、はんだを介してバンプ電極とパッド電極が接合され、半導体チップと実装面上の配線との電気的な接続が確保される。
【０００３】
特許文献１の図９〜図１２には、上記のようなバンプ電極の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１１０１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、従来のバンプ電極の製造方法では、特許文献１にも示されるように、レジストに設けた開口部にはんだを含むバンプ電極の材料を埋め込み、レジストを除去した後にアニールを行うことによって、バンプ電極のはんだ部分をリフローさせている。しかしながら、この方法には、リフローさせたはんだがバンプ電極からはみ出して下方に垂れ、その結果としてバンプ電極の高さがばらついてしまうという問題があり、改善が望まれている。
【０００６】
ここに本明細書の一部を構成するものとして、特開２０１３−１８３１２０号公報及び米国特許出願公開第２０１３／０２２８８９８号明細書の内容を援用する。
【課題を解決するための手段】
【０００７】
本発明による半導体装置の製造方法は、基板上にレジストを成膜する工程と、前記レジストに開口部を設ける工程と、第１の熱処理により前記レジストを硬化する工程と、前記開口部内に、上部にはんだ部分を有するバンプ電極を埋め込む工程と、第２の熱処理により前記はんだ部分をリフローさせる工程と、前記第２の熱処理を実行した後、前記レジストを除去する工程とを備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、第１の熱処理によってレジストを硬化させることでレジストの耐熱性が向上するので、レジストを残したままでリフロー工程を実行することができる。そして、残したレジストにより第２の熱処理を行う際のはんだ部分の横方向への膨張が阻害されるので、リフローさせたはんだ部分がバンプ電極からはみ出して下方に垂れてしまうことを防止できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の好ましい第１の実施の形態による半導体装置の製造工程を示す図である。
【図２】図１に示した製造工程に対応する半導体装置の断面図である。
【図３】本発明の好ましい第２の実施の形態による半導体装置の製造工程を示す図である。
【図４】図３に示した製造工程に対応する半導体装置の断面図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【００１１】
図１及び図２は、本発明の好ましい第１の実施の形態による半導体装置の製造工程を示す図である。以下、これらの図を参照しながら、第１の実施の形態による半導体装置の製造工程について説明する。
【００１２】
本実施の形態ではまず初めに、図２（ａ）に示すように、半導体基板１０の表面に電極パッド１１が形成される（ステップＳ１）。電極パッド１１の形成は、アルミニウムを成膜してパターニングすることによって行うことが好適である。なお、図示していないが、半導体基板１０の内部にはメモリセルアレイやその周辺回路などを構成する回路素子層が形成されており、電極パッド１１はその端部を構成している。また、図２（ａ）には電極パッド１１を１つだけ図示しているが、実際には複数の電極パッド１１が形成される。
【００１３】
次に、全面に絶縁膜１２を成膜してパターニングすることにより、この絶縁膜１２に、電極パッド１１の中央部を露出させる開口部２０を形成する（ステップＳ２）。絶縁膜１２は半導体基板１０の表面を保護するためのもので、具体的な材料としてはＰＩ（ポリイミド）を用いることが好適である。
【００１４】
続いて、後述する電解めっき工程において給電層となるシード・バリア膜１３（導体層）を全面に成膜する（ステップＳ３）。シード・バリア膜１３は、銅（Ｃｕ）の上にチタン（Ｔｉ）を積層させてなる積層膜とすることが好適である。
【００１５】
次に、２２０℃〜２４０℃程度の耐熱性を有するカバーレジスト１４を全面に成膜し、フォトリソグラフィによって開口部２１を形成する（ステップＳ４）。開口部２１は平面的に見て電極パッド１１の中央部に相当する領域に設けられ、その底面にはシード・バリア膜１３が露出する。なお、この工程で使用するカバーレジスト１４として、従来は１６０℃程度の耐熱性を有するカバーレジストが用いられていた。本実施の形態では、２２０℃〜２４０℃程度の耐熱性を有するカバーレジスト１４を用いることで、次工程（ステップＳ５）における２００℃以上の熱処理の実施を可能にしている。２２０℃〜２４０℃程度の耐熱性を有するカバーレジスト１４として具体的には、ネガレジスト又はポジレジストが挙げられる。
【００１６】
次に、２００℃以上の温度で半導体基板１０を熱する（ベークする）ことにより、カバーレジスト１４を硬化させる（第１の熱処理。ステップＳ５）。この工程を経たカバーレジスト１４はさらに耐熱性が向上し、２５０℃程度の温度にも十分に耐えることが可能になる。
【００１７】
続いて、シード・バリア膜１３を給電層とする電解めっきにより、開口部２１内にバンプ電極を埋め込む（ステップＳ６）。具体的には、図２（ａ）に示すように、銅（Ｃｕ）からなる第１の導電層１５、ニッケル（Ｎｉ）からなる第２の導電層１６、及び錫（Ｓｎ）及び銀（Ａｇ）を含むはんだからなる第３の導電層１７（はんだ部分）を電解めっきによって順次成膜することにより、バンプ電極を形成する。
【００１８】
次に、ここまでの工程を経た半導体基板１０をアッシング室内に入れ、図２（ｂ）に示すように、酸素（Ｏ２）ガスを用いるプラズマアッシングを実行する（第１のプラズマアッシング処理。ステップＳ７）。このプラズマアッシングは、半導体基板１０を２４０℃に熱した状態で、５秒〜１５秒間にわたって行う。また、室内の圧力は４Ｔｏｒｒとし、酸素ガスの流量は１３００ｓｃｃｍとする。この処理により、カバーレジスト１４に対して熱垂れとアッシングの効果が得られ、その結果、図２（ｂ）に示すようにカバーレジスト１４とバンプ電極の間に隙間２２が形成される。なお、実行時間を５秒〜１５秒とごく短時間にしているのは、カバーレジスト１４が激しく変形することを防止するためである。
【００１９】
ここで、ステップＳ７の処理によって第３の導電層１７が変形するため、隙間２２のうち第３の導電層１７とカバーレジスト１４の間に位置する部分は、図２（ｂ）に示すように第３の導電層１７によって埋められることになる。一方で、第３の導電層１７が有する表面張力のため、隙間２２のうち第２の導電層１６より下の部分にまで第３の導電層１７が落ち込むことはほとんどない。
【００２０】
次に、パージ処理を行って酸素ガスを追い出した後、図２（ｃ）に示すように、水素（Ｈ２）と窒素（Ｎ２）の混合ガスを用いるプラズマアッシングを実行する（第２のプラズマアッシング処理。ステップＳ８）。このプラズマアッシングは、半導体基板１０を２４０℃に熱した状態で、３０秒間にわたって行う。また、室内の圧力は２．５Ｔｏｒｒとし、混合ガスの流量は２０００ｓｃｃｍとし、水素と窒素の比率は水素３に対して窒素９７とする。この処理では、水素プラズマによって第３の導電層１７の表面に還元処理が施される。これにより、後述するステップＳ９の工程でアニールを行う際、好適なリフロー形状を得ることが容易になる。
【００２１】
続いて、水素ガスの供給を止め、アッシング室内に供給されるガスを窒素ガスのみとする。そして、２４０℃で半導体基板１０の熱処理（第２の熱処理。アニール）を行うことにより、図２（ｄ）に示すように、第３の導電層１７をリフローさせる（ステップＳ９）。このアニールの実行時間は、５０秒〜１２０秒間とする。錫及び銀を含むはんだからなる第３の導電層１７の融点は２２０℃であるので、第３の導電層１７はこのアニールによって溶融し、図２（ｄ）に示すような上に凸のリフロー形状となる。
【００２２】
この後は、ＷＥＴ  ＳＴＲＩＰ（有機剥離）を行うことによってカバーレジスト１４を除去し（ステップＳ１０）、さらに、銅及びチタンのエッチバックを行うことによってシード・バリア膜１３の露出部分を除去する（ステップＳ１１）。このエッチバックでは第１の導電層１５にもエッチングの効果が及ぶため、最終的に得られる形状は、図２（ｅ）に示すように、第２の導電層１６及び第３の導電層１７の側面が第１の導電層１５の側面より外側に張り出したキノコのような形状となる。
【００２３】
以上説明したように、本実施の形態による半導体装置の製造方法によれば、ステップＳ５の熱処理によってカバーレジスト１４を硬化させることでカバーレジスト１４の耐熱性を向上させているので、カバーレジスト１４を残したままで、ステップＳ９のリフロー工程を実行することが可能になる。そして、残したカバーレジスト１４によりリフロー工程を行う際の第３の導電層１７の横方向への膨張が阻害されるので、リフローさせた第３の導電層１７がバンプ電極からはみ出して下方に垂れてしまうことが防止される。
【００２４】
また、ステップＳ７でカバーレジスト１４とバンプ電極の間に隙間２２を形成し、さらにステップＳ８で第３の導電層１７の表面に還元処理を施しているので、第３の導電層１７のリフロー形状を好適な形状とすることが可能になる。
【００２５】
次に、図３及び図４は、本発明の好ましい第２の実施の形態による半導体装置の製造工程を示す図である。以下、これらの図を参照しながら、第２の実施の形態による半導体装置の製造工程について説明する。
【００２６】
図３と図１を比較すると理解されるように、本実施の形態による半導体装置の製造工程は、ステップＳ７〜Ｓ９の工程をステップＳ２０〜Ｓ２２の工程に置き換えた点で、第１の実施の形態による半導体装置の製造工程と異なっている。ステップＳ１〜Ｓ６及びステップＳ１０〜Ｓ１１は第１の実施の形態による半導体装置の製造工程と同様であるので、以下ではステップＳ２０〜Ｓ２２に着目して説明する。
【００２７】
本実施の形態では、ステップＳ６までの工程を経た半導体基板１０（図４（ａ）参照）をアッシング室内に入れ、図４（ｂ）に示すように、まず水素（Ｈ２）と窒素（Ｎ２）の混合ガスを用いるプラズマアッシングを実行する（第３のプラズマアッシング処理。ステップＳ２０）。第１の実施の形態とは異なり、酸素（Ｏ２）ガスを用いるプラズマアッシングは行わない。ステップＳ２０のプラズマアッシングは、半導体基板１０を２５０℃に熱した状態で、５秒〜１５秒間にわたって行う。また、室内の圧力は２Ｔｏｒｒとし、混合ガスの流量は２０００ｓｃｃｍとし、水素と窒素の比率は水素３に対して窒素９７とする。この処理により、第１の実施の形態におけるステップＳ７，Ｓ８の効果、すなわち、カバーレジスト１４とバンプ電極の間に隙間２２を設ける効果と、第３の導電層１７の表面に還元処理が施される効果の両方を得ることができる。
【００２８】
ここで、ステップＳ２０のプラズマアッシングでは、半導体基板１０の温度を２５０℃としている。これは、第１の実施の形態におけるステップＳ７，Ｓ８に比べて１０℃高い温度である。水素と窒素の混合ガスを用いるプラズマアッシングで好適な隙間２２を形成するためには、このように、酸素ガスを用いるプラズマアッシングを行う場合に比べて半導体基板１０の温度を高くする必要がある。
【００２９】
なお、半導体基板１０の温度を高くすることには、処理時間を短くすることができるという効果もある。半導体基板１０を水素プラズマ内に長時間にわたって存置すると、Ｈ２ラジカルがはんだ（第３の導電層１７）の表面にある酸化膜と反応して水（Ｈ２Ｏ）を発生させ、この水がはんだ中に取り込まれる。この状態ではんだが溶融すると、はんだ中にボイドが発生する。ステップＳ２０では、半導体基板１０の温度を２５０℃と高めに設定することで、このようなボイドの発生を防いでいる。ただし、念のため、本実施の形態では、次のステップＳ２１の工程を実施することで、より確実にボイドの発生を防止している。
【００３０】
ステップＳ２０が終了したら、水素ガスの供給を止め、アッシング室内に供給されるガスを窒素ガスのみとする。そして、図４（ｃ）に示すように、窒素（Ｎ２）ガスを用いるプラズマアッシングを実行する（第４のプラズマアッシング処理。ステップＳ２１）。このプラズマアッシングは、半導体基板１０を２５０℃に熱した状態で、１５秒〜３０秒間にわたって行う。また、室内の圧力は２．５Ｔｏｒｒとし、窒素ガスの流量は２０００ｓｃｃｍとする。この処理により、上述したように、第３の導電層１７内におけるボイドの発生が防止される。
【００３１】
次に、アッシング室内に窒素ガスのみが供給される状態を継続しつつ、２５０℃で半導体基板１０の熱処理（第２の熱処理。アニール）を行うことにより、図４（ｄ）に示すように、第３の導電層１７をリフローさせる（ステップＳ２２）。このアニールの実行時間は、３０秒〜９０秒間とする。これにより第３の導電層１７が溶融し、第１の実施の形態と同様、上に凸のリフロー形状が得られる。なお、アニールの実行時間が３０秒〜９０秒と、第１の実施の形態のステップＳ９での実行時間５０秒〜１２０秒に比べて短いのは、半導体基板１０の温度が第１の実施の形態に比べて１０℃高いためである。このように、半導体基板１０の温度が高くなると、リフローのための熱処理に要する時間を短縮する効果が得られる。これ以降の工程は、第１の実施の形態で説明したステップＳ１０以降の工程と同様である。
【００３２】
本実施の形態による半導体装置の製造方法によれば、第１の実施の形態と同様、カバーレジスト１４の耐熱性を向上させることができ、したがって、リフローさせた第３の導電層１７がバンプ電極からはみ出して下方に垂れてしまうことを防止できる。
【００３３】
加えて、本実施の形態による半導体装置の製造方法によれば、ステップＳ２０〜Ｓ２２の処理を１プロセスとして処理することが可能になる。すなわち、第１の実施の形態では、ステップＳ８でガスの切り替えのためのパージ処理を行う必要があったが、本実施の形態ではそのようなパージ処理を行う必要がない。したがって、製造時間を短縮し、製造コストを低減することが可能になる。
【００３４】
また、ステップＳ２０での半導体基板１０の温度を２５０℃としているので、水素と窒素の混合ガスを用いるプラズマアッシングによって好適な隙間２２を形成することが可能になる。
【００３５】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【符号の説明】
【００３６】
１０        半導体基板
１１        電極パッド
１２        絶縁膜
１３        シード・バリア膜
１４        カバーレジスト
１５        第１の導電層（Ｃｕ）
１６        第２の導電層（Ｎｉ）
１７        第３の導電層（ＳｎＡｇ）
２０，２１  開口部
２２        隙間
【図１】
2015170791.tif 000003
【図２】
2015170791.tif 000004
【図３】
2015170791.tif 000005
【図４】
2015170791.tif 000006