(57)【要約】【課題】スイッチの数が増えてもＣＰＵの入力ポートの数が少なくて済み、かつ同時にＯＮした複数のスイッチの特定が可能な操作スイッチ検出回路を提供する。【解決手段】本発明の操作スイッチ検出システムは、スイッチと前記スイッチに直列接続する抵抗体とを有する複数のスイッチ抵抗体構造を並列接続した操作スイッチ検出回路と、前記操作スイッチ検出回路の生じる電圧に基づいてＯＮした前記スイッチを特定する検出手段と、を有し、前記電圧はＯＮした前記スイッチに接続する前記抵抗体の抵抗値に基づいて生じ、前記スイッチをＯＮした場合の全ての組み合わせの抵抗値が異なることを特徴とする。【選択図】      図１
2015177223.tif 000002
【特許請求の範囲】
【請求項１】
スイッチと前記スイッチに直列接続する抵抗体とを有する複数のスイッチ抵抗体構造を並列接続した操作スイッチ検出回路と、前記操作スイッチ検出回路の生じる電圧に基づいてＯＮした前記スイッチを特定する検出手段と、を有し、
前記電圧はＯＮした前記スイッチに接続する前記抵抗体の抵抗値に基づいて生じ、前記スイッチをＯＮした場合の全ての組み合わせの抵抗値が異なる、操作スイッチ検出システム。
【請求項２】
前記検出手段は、前記電圧を基準電圧に比較し、前記比較に基づいてＯＮした前記スイッチを特定する、請求項１記載の操作スイッチ検出システム。
【請求項３】
前記電圧は、前記基準電圧に接続した負荷抵抗と前記抵抗体の抵抗値とに基づいて生じる、請求項２記載の操作スイッチ検出システム。
【請求項４】
前記並列接続の一端は接地し、他端は前記電圧を生じる、請求項１から３の内の1項記載の操作スイッチ検出システム。
【請求項５】
前記検出手段は、前記並列接続と前記接地との間にＦＥＴ（電界効果トランジスタ）を有し、前記基準電位の取得時に前記ＦＥＴをＯＮして前記並列接続と前記接地とを切り離す、請求項４記載の操作スイッチ検出システム。
【請求項６】
前記検出手段は、前記検出手段の電源ＯＮ時に前記基準電圧を取得する、請求項１から５の内の1項記載の操作スイッチ検出システム。
【請求項７】
前記検出手段は、ＣＰＵ（中央演算処理装置）を有し、前記ＣＰＵにおいて前記電圧をアナログ／デジタル変換して比較する、請求項１から６の内の1項記載の操作スイッチ検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のスイッチを備えた電子機器のスイッチ操作の検出に関する。
【背景技術】
【０００２】
複数のスイッチを備えた電子機器を、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ、中央演算処理装置）を有するシステムで実現する場合、いずれのスイッチが操作されたかについて、ＣＰＵで検出を行う必要がある。この検出を行うために、操作スイッチ検出回路が設けられる。なお、ここでのＣＰＵとは、ＳｏＣ（Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ）を含めた組込システム用の汎用メインプロセッサデバイスも含む。
【０００３】
図５には、既知の操作スイッチ検出回路とこれを備えた電子機器の操作スイッチ検出システムの構成を示す。操作スイッチ検出システム３０は、操作パネルなどに組み込まれた操作スイッチ検出回路３００と、制御基板３０１に組み込まれたＣＰＵ３０９とＲＯＭ３１４とＲＡＭ３１５とを備える。操作スイッチ検出回路３００とＣＰＵ３０９とは、接続ケーブル３０２で接続される。
【０００４】
操作スイッチ検出回路３００には、複数個のスイッチが実装されている。ここでは、３個のスイッチがある場合を例に説明する。ここでのスイッチは、押しボタン式のスイッチを想定している。
【０００５】
３個のスイッチ３０３、スイッチ３０４、スイッチ３０５は、それぞれ抵抗３０６、抵抗３０７、抵抗３０８を介して基準電圧３０９と、ＣＰＵ３０９の入力ポート３１１、入力ポート３１２、入力ポート３１３に接続している。ここで、各入力ポートが検出する電圧は、基準電圧レベル、または、接地電圧レベルのいずれかのため、それぞれの抵抗の抵抗値は同一でよい。
【０００６】
制御基板３０１は、システムのプロセッサであるＣＰＵ３０９、制御ソフトウェアが格納されているＲＯＭ３１４、制御ソフトウェアを展開して実行するＲＡＭ３１５を有する。ＣＰＵ３０９は、スイッチの押下、すなわちＯＮを検出する制御ソフトウェアをＲＯＭ３１４からＲＡＭ３１５に読み出して実行する。ＣＰＵ３０９は、制御ソフトウェアによりそれぞれのスイッチが接続されている入力ポートを監視している。
【０００７】
ここで、例えば、スイッチ３０３がＯＮされた場合、ポート３１１で検出される電圧が基準電圧レベルから接地電圧レベルに変化する。このときＣＰＵ３０９は、制御ソフトウェアにより、スイッチ３０３がＯＮされたことを特定できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平４−１１２２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、図５の操作スイッチ検出システム３０では、スイッチの個数を増やそうとした場合、スイッチの数だけＣＰＵ３０９の入力ポートが必要となる。一般的にＣＰＵは入力ポートの数が増えるほど高価になるため、コストを下げるためには入力ポートの数を減らす必要がある。また、入力ポートの数が減れば接続ケーブル３０２の数も減り、さらなるコスト削減効果が見込まれる。
【００１０】
特許文献１には、複数のスイッチを有し入力ポートの数が少ない操作スイッチ検出装置が開示されている。しかしながら、特許文献１の構成では、抵抗を直列に接続する構成としており、複数のスイッチの内のいくつかを同時にＯＮしたときには、ＯＮした各々のスイッチを特定することができない。
【００１１】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、スイッチの数が増えてもＣＰＵの入力ポートの数が少なくて済み、かつ同時にＯＮした複数のスイッチの特定が可能な操作スイッチ検出システムを提供することである。
【課題を解決するための手段】
【００１２】
本発明による操作スイッチ検出システムは、スイッチと前記スイッチに直列接続する抵抗体とを有する複数のスイッチ抵抗体構造を並列接続した操作スイッチ検出回路と、前記操作スイッチ検出回路の生じる電圧に基づいて、ＯＮした前記スイッチを特定する検出手段と、を有し、前記電圧は、ＯＮした前記スイッチに接続する前記抵抗体の抵抗値に基づいて生じ、前記スイッチをＯＮした場合の全ての組み合わせの抵抗値が異なる。
【発明の効果】
【００１３】
本発明によれば、スイッチの数が増えてもＣＰＵの入力ポートの数が少なくて済み、かつ同時にＯＮした複数のスイッチの特定が可能な操作スイッチ検出システムを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。
【図２】本発明の第２の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。
【図３】本発明の第２の実施形態の操作スイッチ検出回路の操作スイッチをＯＮした時に生じる電圧を示す。
【図４】本発明の第３の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。
【図５】既知の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。
【発明を実施するための形態】
【００１５】
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
（第１の実施形態）
図１は、本発明の第１の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。本実施形態の操作スイッチ検出システム１は、スイッチ４と前記スイッチ４に直列接続する抵抗体５とを有する複数のスイッチ抵抗体構造６を並列接続した操作スイッチ検出回路２を備える。さらに、前記操作スイッチ検出回路２の生じる電圧に基づいて、ＯＮした前記操作スイッチ４を特定する検出手段３を備える。さらに、前記電圧は、ＯＮした前記スイッチ４に接続する前記抵抗体５の抵抗値に基づいて生じる。さらに、前記スイッチをＯＮした場合の全ての組み合わせの抵抗値が異なる。
【００１６】
本実施形態によれば、スイッチの数が増えてもＣＰＵの入力ポートの数が少なくて済み、かつ同時にＯＮした複数のスイッチの特定が可能な操作スイッチ検出システムを提供することができる。
（第２の実施形態）
図２は、本発明の第２の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。本実施形態の操作スイッチ検出システム１０は、複数のスイッチを有する操作スイッチ検出回路１００と、ＯＮされたスイッチを特定する検出手段であるＣＰＵを有する制御基板１０１とが、接続ケーブル１０２で接続された構成を有する。また、接続ケーブル１０２なしに直接、操作スイッチ検出回路１００と制御基板１０１とを接続することも可能である。
【００１７】
操作スイッチ検出回路１００は、複数のスイッチを有し、ここでは３個の場合を例として説明を行う。ただし、スイッチの数は３個に限定されることなく任意の数とすることができる。なお、ここでのスイッチは押しボタン式のスイッチとすることができる。
【００１８】
３個のスイッチ１０３、スイッチ１０４、スイッチ１０５には、それぞれ、抵抗１０６、抵抗１０７、抵抗１０８が接続されている。ここで、それぞれの抵抗は、異なる抵抗値を有する。前記のスイッチと抵抗とからなる複数のスイッチ抵抗体構造は、図２のように並列接続されている。
【００１９】
制御基板１０１は、システムのプロセッサであるＣＰＵ１０９、制御ソフトウェアが格納されているＲＯＭ１１４、制御ソフトウェアを実行するＲＡＭ１１５を有する。さらに、操作スイッチ検出回路１００の電気回路的な切り離しを行うＦＥＴ１１１（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、操作スイッチのＯＮを検出するための基準電圧１１２と負荷抵抗１１３を有する。さらに、ＣＰＵ１０９は、アナログ／デジタル変換を行う機能ブロックであるＡＤＣ１１０（Ａｎａｌｏｇ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）を有する。
【００２０】
ＣＰＵ１０９は、ＲＯＭ１１４に格納されている操作ボタンＯＮ検出のための制御ソフトウェアを、ＲＯＭ１１４からＲＡＭ１１５に読み出して実行する。ＣＰＵ１０９は、制御ソフトウェアにより、ＡＤＣ１１０が検出する値を随時取得し、ＯＮされたスイッチの特定を行う。
【００２１】
図２の操作スイッチ検出システム１０の操作スイッチ検出の動作において、まず、システムの初期化について説明する。
【００２２】
本実施形態では、スイッチをＯＮしたときの電圧とＯＮする前の電圧との比較により、スイッチがＯＮされたことを検出する。そのため、システムの電源をＯＮした際のＣＰＵ１０９の初期化処理として、ＡＤＣ１１０により基準電圧１１２の取得を行う。このとき、いずれかのスイッチがＯＮされていると正しい基準電圧が取得できないため、ＦＥＴ１１１をＯＮすることによりスイッチがＯＮされていても接地されないよう、電気回路的に切り離す。これにより、たとえスイッチがＯＮされていても、正しい基準電圧を取得することができる。初期化完了後、ＦＥＴ１１１をＯＦＦし、電気回路的に接続されるようにする。
【００２３】
初期化完了後、システムの動作中に、いずれかのスイッチがＯＮされることにより、ＡＤＣ１１０で取得する電圧が変化する。ＣＰＵ１０９でこの電圧と初期化で取得した基準電圧とを比較することにより、どのスイッチがＯＮされたかを特定することができる。
【００２４】
図３は、図２のそれぞれのスイッチをＯＮすることによりＡＤＣ１１０で検出される電圧を示す。いずれのスイッチもＯＮしない場合、基準電圧１１２を検出する。スイッチ１０３をＯＮした場合、抵抗１０６と負荷抵抗１１３から算出される電圧を検出する。スイッチ１０４をＯＮした場合、抵抗１０７と負荷抵抗１１３から算出される電圧を検出する。スイッチ１０５をＯＮした場合、抵抗１０８と負荷抵抗１１３から算出される電圧を検出する。また、複数のスイッチを同時にＯＮした場合、負荷抵抗１１３とＯＮされた各スイッチに接続された抵抗との合成抵抗により発生した電圧が検出される。
【００２５】
以上のようにＡＤＣ１１０で検出された電圧によりＯＮされたスイッチを特定するために、抵抗１０６、抵抗１０７、抵抗１０８はそれぞれ異なる抵抗値とする。さらに、複数のスイッチを同時にＯＮした時の並列の合成抵抗も各々異なる抵抗値となるように、抵抗１０６、抵抗１０７、抵抗１０８を設定する。すなわち、スイッチをＯＮした場合の全ての組み合わせの抵抗値が異なるように、抵抗１０６、抵抗１０７、抵抗１０８を設定する。これらの抵抗値の設定には、構成するスイッチの数に基づいて、負荷抵抗１１３の抵抗値を含めて算出すればよい。
【００２６】
また、本実施形態では、ＡＤＣ１１０を通してスイッチのＯＮに対応した電圧を検出する構成であるため、スイッチの数が増えてもＣＰＵの入力ポートを増やす必要がない。
【００２７】
本実施形態の操作スイッチ検出システム１０は、各種電子機器に組み込むことができる。電子機器の種類を特定する構成要素は、本発明とは直接関係しないため、図２では省略されている。
【００２８】
以上のように、本実施形態によれば、スイッチの数が増えてもＣＰＵの入力ポートの数が少なくて済み、かつ同時にＯＮした複数のスイッチの特定が可能な操作スイッチ検出システムを提供することができる。
（第３の実施形態）
図４は、本発明の第３の実施形態の操作スイッチ検出回路とこれを備えた操作スイッチ検出システムの構成を示す図である。本実施形態の操作スイッチ検出システム２０は、スイッチ（スイッチ２０３、スイッチ２０４、スイッチ２０５）と各スイッチに接続する抵抗（抵抗２０６、抵抗２０７、抵抗２０８）とによるスイッチ抵抗体構造が並列接続された操作スイッチ検出回路２００を、ＯＮしたスイッチを特定するＣＰＵ２０９を有する制御基板２０１に一体化した構成を有する。
【００２９】
本実施形態の各構成要素は、図２に示す第２の実施形態に準じる。また、ＡＤＣは、ＡＤＣ２１０のように、ＣＰＵ２０９の外部デバイスとして構成してもよい。また、図２では、初期化の際にＦＥＴ１１１を用いて、スイッチがＯＮされていても基準電圧に変化がないように構成した。一方、本実施形態のように、ＣＰＵ２０９がスイッチロック信号２１１を発生することで、機構的に各スイッチをロックしＯＮできないようにしてもよい。この場合、初期化実施時にスイッチをロックし、初期化完了後にスイッチのロックを解除する。
【００３０】
本実施形態の操作スイッチ検出システム２０は、各種電子機器に組み込むことができる。電子機器の種類を特定する構成要素は、本発明とは直接関係しないため、図４では省略されている。
【００３１】
以上のように、本実施形態によれば、第１および第２の実施形態と同様に、スイッチの数が増えてもＣＰＵの入力ポートの数が少なくて済み、かつ同時にＯＮした複数のスイッチの特定が可能な操作スイッチ検出回路を提供することができる。
【００３２】
本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。
【符号の説明】
【００３３】
１、１０、２０、３０    操作スイッチ検出システム
２、１００、２００、３００    操作スイッチ検出回路
３    検出手段
４    スイッチ
５    抵抗体
６    スイッチ抵抗体構造
１０１、２０１、３０１    制御基板
１０２、３０２    接続ケーブル
１０３、１０４、１０５、２０３、２０４、２０５、３０３、３０４、３０５    スイッチ
１０６、１０７、１０８、２０６、２０７、２０８、３０６、３０７、３０８    抵抗
１０９、２０９、３０９    ＣＰＵ
１１０、２１０    ＡＤＣ
１１１    ＦＥＴ
１１２、２１２、３１２    基準電圧
１１３、２１３    負荷抵抗
１１４、２１４、３１４    ＲＯＭ
１１５、２１５、３１５    ＲＡＭ
３１１、３１２、３１３    入力ポート
【図１】
2015177223.tif 000003
【図２】
2015177223.tif 000004
【図３】
2015177223.tif 000005
【図４】
2015177223.tif 000006
【図５】
2015177223.tif 000007
【手続補正書】
【提出日】平成27年5月19日(2015.5.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スイッチと前記スイッチに直列接続する抵抗体とを有する複数のスイッチ抵抗体構造を並列接続した操作スイッチ検出回路と、前記操作スイッチ検出回路の生じる電圧に基づいてＯＮした前記スイッチを特定する検出手段と、を有し、
前記電圧はＯＮした前記スイッチに接続する前記抵抗体の抵抗値に基づいて生じ、前記スイッチをＯＮした場合の全ての組み合わせの抵抗値が異なり、
前記検出手段は、前記電圧を基準電圧に比較し、前記比較に基づいてＯＮした前記スイッチを特定し、
前記並列接続の一端は接地し、他端は前記電圧を生じ、
前記検出手段は、前記並列接続と前記接地との間にＦＥＴ（電界効果トランジスタ）を有し、前記基準電圧の取得時に前記ＦＥＴにより前記並列接続と前記接地とを電気回路的に切り離す、
操作スイッチ検出システム。
【請求項２】
前記電圧は、前記基準電圧に接続した負荷抵抗と前記抵抗体の抵抗値とに基づいて生じる、請求項１記載の操作スイッチ検出システム。
【請求項３】
前記検出手段は、前記検出手段の電源ＯＮ時に前記基準電圧を取得する、請求項１または２記載の操作スイッチ検出システム。
【請求項４】
前記検出手段は、ＣＰＵ（中央演算処理装置）を有し、前記ＣＰＵにおいて前記電圧をアナログ／デジタル変換して比較する、請求項１から３の内の1項記載の操作スイッチ検出システム。