(57)【要約】【課題】スタティックとデューティの両駆動方式が混在する場合に、表示ムラを低減することができる液晶表示素子を提供する。【解決手段】液晶表示素子は、帯電防止剤を含む液晶層５０と、液晶層５０を挟んで互いに対向する一対の基板１１，１２と、第１の電極部２０と、第２の電極部３０と、を備える。液晶表示素子は、スタティック駆動方式により駆動電圧が印加された第１の電極部２０に挟まれた液晶層５０の領域に対応した表示を行うと共に、デューティ駆動方式により駆動電圧が印加された第２の電極部３０に挟まれた液晶層５０の領域に対応した表示を行う。液晶層５０における帯電防止剤の濃度が５０ｐｐｍ以下であり、第２の電極部３０に印加される駆動電圧の値は、透過率が１０％変化する電圧である閾値電圧の１．８倍以上２．５倍以下である。【選択図】図２
2015191006.tif 000002
【特許請求の範囲】
【請求項１】
表示領域のうち、所定の領域ではスタティック駆動方式により第１の表示要素を表示し、前記所定の領域とは異なる領域ではデューティ駆動方式により第２の表示要素を表示する液晶表示素子であって、
帯電防止剤を含む液晶層と、
前記液晶層を挟んで互いに対向する一対の基板と、
前記一対の基板の各々の前記液晶層側に設けられた第１の電極部と、
前記一対の基板の各々の前記液晶層側に設けられた第２の電極部と、を備え、
前記第１の表示要素は、スタティック駆動方式により駆動電圧が印加された前記第１の電極部に挟まれた前記液晶層の領域に対応して表示され、
前記第２の表示要素は、デューティ駆動方式により駆動電圧が印加された前記第２の電極部に挟まれた前記液晶層の領域に対応して表示され、
前記液晶層における前記帯電防止剤の濃度が５０ｐｐｍ以下であり、
前記第２の電極部に印加される駆動電圧の値は、透過率が１０％変化する電圧である閾値電圧の１．８倍以上２．５倍以下である、
ことを特徴とする液晶表示素子。
【請求項２】
前記第２の電極部に印加される駆動電圧の値は、前記閾値電圧の２倍以上である、
ことを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
前記第２の電極に印加される駆動電圧の値は、前記閾値電圧の２．３倍以下である、
ことを特徴とする請求項１又は２に記載の液晶表示素子。
【請求項４】
前記第１の電極部にスタティック駆動方式により電圧を印加する第１の駆動部と、前記第２の電極部にデューティ駆動方式により電圧を印加する第２の駆動部と、を備え、
前記第１の駆動部と前記第２の駆動部とは別のＩＣ（Integrated Circuit）によって構成されている、
ことを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示素子。
【請求項５】
ＶＡ（Virtical Alignment）型であり、且つ、前記第１の表示要素と前記第２の表示要素とを透過表示するネガ表示型である、
ことを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示素子に関する。
【背景技術】
【０００２】
従来の液晶表示素子として、特許文献１には、表示領域がスタティック駆動で表示を行う領域（同文献の絵柄領域）と、デューティ駆動で表示を行う領域（同文献のメインの表示領域）とに分割された液晶表示素子が開示されている。
【０００３】
特許文献１に開示されたもののように駆動方式が混在するかにかかわらず、液晶表示素子には、帯電すると液晶の配向欠陥が生じやすいという問題がある。この問題を踏まえたものとして、特許文献２には、一対の基板に狭持される液晶の比抵抗を所定の範囲内に制限するなどして、帯電による液晶の配向欠陥を防ぐことを試みた液晶表示素子が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−２３４７０４号公報
【特許文献２】特開２００８−１８０９２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の開示されたもののように混在駆動の液晶表示素子では、デューティ駆動に比べてスタティック駆動でのオン電圧が高くなる。そのため、デューティ駆動でのオン電圧を高くして両駆動方式間の表示領域の見栄えを調整することが一般的である。このようにデューティ駆動でのオン電圧を高く設定した場合に、液晶組成物中に液晶の比抵抗を下げる帯電防止剤を添加したとする。この場合、帯電は防止できるものの、電圧印加時の液晶の挙動が帯電防止剤の影響を受け、液晶の配向の乱れが生じて、オフからオンに切り替えるときに、図６に示すような表示ムラＩｒ（不要な影状の表示）として視認されてしまう。
【０００６】
特許文献２では、駆動方式が混在する場合について考慮されておらず、また、液晶の比抵抗と帯電防止剤の添加量との間には単純な比例関係が成り立たない。そのため、特許文献２に開示された手法をそのまま混在駆動の液晶表示素子に適用することもできない。
【０００７】
本発明は、上記実状に鑑みてなされたものであり、スタティックとデューティの両駆動方式が混在する場合に、表示ムラを低減することができる液晶表示素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明に係る液晶表示素子は、
表示領域のうち、所定の領域ではスタティック駆動方式により第１の表示要素を表示し、前記所定の領域とは異なる領域ではデューティ駆動方式により第２の表示要素を表示する液晶表示素子であって、
帯電防止剤を含む液晶層と、
前記液晶層を挟んで互いに対向する一対の基板と、
前記一対の基板の各々の前記液晶層側に設けられた第１の電極部と、
前記一対の基板の各々の前記液晶層側に設けられた第２の電極部と、を備え、
前記第１の表示要素は、スタティック駆動方式により駆動電圧が印加された前記第１の電極部に挟まれた前記液晶層の領域に対応して表示され、
前記第２の表示要素は、デューティ駆動方式により駆動電圧が印加された前記第２の電極部に挟まれた前記液晶層の領域に対応して表示され、
前記液晶層における前記帯電防止剤の濃度が５０ｐｐｍ以下であり、
前記第２の電極部に印加される駆動電圧の値は、透過率が１０％変化する電圧である閾値電圧の１．８倍以上２．５倍以下である、
ことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、スタティックとデューティの両駆動方式が混在する場合に、表示ムラを低減することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る液晶表示素子の平面図である。
【図２】図１に示す液晶パネルのＡ−Ａ線概略断面図である。
【図３】互いに液晶の組成が異なる複数の液晶表示素子における、液晶のドーパント濃度と比抵抗との関係を記した表の図である。
【図４】図３に示す液晶のドーパント濃度と比抵抗との関係をグラフにして示した図である。
【図５】駆動電圧を変化させた場合の液晶表示素子の表示ムラと見栄えの評価を記した図であり、（ａ）はドーパント濃度１００ｐｐｍのとき、（ｂ）はドーパント濃度５０ｐｐｍのとき、（ｃ）はドーパント濃度０ｐｐｍのときを示す図である。
【図６】表示ムラを示す図である。
【発明を実施するための形態】
【００１１】
本発明の一実施形態について図面を参照して説明する。
【００１２】
本発明の一実施形態に係る液晶表示素子１００は、図１に示すように、液晶パネル１と、第１の駆動部２と、第２の駆動部３と、を備える（同図では、これらの外形を点線で示した）。これらは、液晶パネル１の表示領域を覗かせる筐体４に収納されている。
【００１３】
液晶表示素子１００は、表示領域のうち、所定の領域（以下、スタティック表示領域Ｓ）では第１の駆動部２により表示動作を行い、スタティック表示領域Ｓとは異なる領域（以下、デューティ表示領域Ｄ）では第２の駆動部３により表示動作を行う。
【００１４】
液晶パネル１は、垂直配向型（ＶＡ（Virtical Alignment）型）の液晶パネルであり、ネガ表示型のものとして構成されている。
液晶パネル１は、図２に示すように、一対の基板１１，１２と、第１の電極部２０と、第２の電極部３０と、配向膜４１，４２と、帯電防止剤（以下、ドーパントとも言う）を含む液晶層５０と、偏光板６１，６２と、を備える。
【００１５】
なお、図２は、図１に示す液晶パネル１のＡ−Ａ線概略断面図であり、併せて第１の駆動部２と第２の駆動部３とを模式的に記した図である。また、以下では、液晶パネル１の構成の理解を容易にするため、液晶表示素子１００のユーザ側（表示側）を所定部材についての表側、その反対側を裏側として、適宜、各部を説明する。
【００１６】
基板１１，１２は、各々、例えば、ガラス、プラスチック等から透明に形成されている。一対の基板１１，１２は、液晶層５０を挟んで互いに対向して配置されている。基板１１は液晶層５０の表側に位置し、基板１２は液晶層５０の裏側に位置する。
【００１７】
第１の電極部２０、第２の電極部３０は、各々、酸化インジウムを主成分とするＩＴＯ（Indium Tin Oxide）膜や、π共役高分子（例えばポリチオフェン）等から構成され、光を透過する透明電極である。
【００１８】
第１の電極部２０は、スタティック表示領域Ｓに対応し、液晶層５０の表側に位置する表側電極２１と、液晶層５０の裏側に位置する裏側電極２２とから構成されている。表側電極２１は基板１１の液晶層５０側の面上に、裏側電極２２は基板１２の液晶層５０側の面上に、公知の方法（スパッタ、蒸着、エッチング等）により形成されている。表側電極２１はコモン電極として、裏側電極２２はセグメント電極として構成されている。
第１の電極部２０（表側電極２１と裏側電極２２）は、第１の駆動部２と公知の手法により電気的に接続されている。
【００１９】
第１の駆動部２は、例えば、液晶パネル１の裏側に位置する回路基板（図示せず）に実装されたスタティック駆動用ＩＣ（Integrated Circuit）からなり、第１の電極部２０にスタティック駆動方式により駆動電圧を印加する。
【００２０】
第２の電極部３０は、デューティ表示領域Ｄに対応し、液晶層５０の表側に位置する表側電極３１と、液晶層５０の裏側に位置する裏側電極３２とから構成されている。
表側電極３１は基板１１の液晶層５０側の面上に、裏側電極３２は基板１２の液晶層５０側の面上に、公知の方法（スパッタ、蒸着、エッチング等）により形成されている。表側電極３１はコモン電極として、裏側電極３２はセグメント電極として構成されている。
【００２１】
なお、第１の電極部２０において、表側電極２１がセグメント電極、裏側電極２２がコモン電極として構成されてもよい。同様に、第２の電極部３０において、表側電極３１がセグメント電極、裏側電極３２がコモン電極として構成されてもよい。
【００２２】
第２の電極部３０（表側電極３１と裏側電極３２）は、第２の駆動部３と公知の手法により電気的に接続されている。
【００２３】
第２の駆動部３は、例えば、前述した回路基板（図示せず）に実装されたデューティ駆動用ＩＣからなり、第２の電極部３０にデューティ駆動（ダイナミック駆動）方式により駆動電圧を印加する。本実施形態においては、第１の駆動部２と第２の駆動部３とは、別体のＩＣによって構成されている。
【００２４】
なお、第１の駆動部２と第２の駆動部３とは、スタティック駆動とデューティ駆動との両方が可能な一つのカスタムＩＣによって構成されていてもよいが、それぞれ別体のＩＣにしたほうが、コスト削減及び設計の容易さの観点からは良い。
【００２５】
本実施形態では、第２の駆動部３によって第２の電極部３０に印加される駆動電圧Ｖｌｃｄは、「液晶表示素子１００の透過率が１０％変化する電圧である閾値電圧Ｖ１０の１．８倍以上２．５倍以下（１．８Ｖ１０≦Ｖｌｃｄ≦２．５Ｖ１０）」という条件（以下、条件１という）を満たすように設定されている。この条件１をどのように見出したかについては、後に述べる。
【００２６】
また、第２の駆動部３が第２の電極部３０に出力する駆動波形は、時分割周期で交流化したＡ波形が好ましい。さらに、駆動波形のフレーム周波数ｆは２００Ｈｚ以上（ｆ≧２００Ｈｚ）が好ましい。このように交流化周波数を高くすると、液晶層５０が含むドーパントが不要に動くことを防止でき、液晶分子の配向欠陥による表示ムラＩｒを低減することができるためである。本実施形態に係る液晶表示素子１００は、後述するように駆動電圧とドーパント濃度とが好適な条件に設定されていることに加え、駆動波形がＡ波形であることで、より表示ムラＩｒを低減可能となっている。
【００２７】
第１の電極部２０を構成する表側電極２１と裏側電極２２とは、各々が所定の形状にパターニングされている。液晶表示素子１００は、基板１１と基板１２の対向面の法線方向（以下、基板法線方向という）から見て、表側電極２１と裏側電極２２とが重なる領域において、前記所定の形状に対応した表示要素を表示する。ここで、表示要素とは、液晶表示素子１００が表示する画像の素となるものであり、図形だけでなく、それ単体で、文字、数字、アイコン等の記号を表すものも含む。液晶表示素子１００は、第１の駆動部２からスタティック駆動方式によりオン電圧が印加された第１の電極部２０に挟まれた液晶層５０の領域で、光を透過させることによって、その領域に対応する表示要素を表示状態とする（略白く表示する）。
【００２８】
第２の電極部３０の構成も同様であり、液晶表示素子１００は、基板法線方向から見て、表側電極３１と裏側電極３２とが重なる領域において、パターニングされた電極の形状に対応した表示要素を表示する。液晶表示素子１００は、第２の駆動部３からデューティ駆動方式によりオン電圧が印加された第２の電極部３０に挟まれた液晶層５０の領域で、光を透過させることによって、その領域に対応する表示要素を表示状態とする（略白く表示する）。
【００２９】
液晶表示素子１００では、基板法線方向から見て、表側電極２１と裏側電極２２とが重ならない領域、表側電極３１と裏側電極３２とが重ならない領域、及び、オン電圧が印加されていない領域が略黒の背景領域６（図１参照）となる。このように、液晶表示素子１００は、略黒の背景領域６に表示要素を略白く表示する、いわゆるネガ表示型（ノーマリブラックモード）のものとして構成されている。
【００３０】
以下、第１の電極部２０に対応してスタティック表示領域Ｓで表示される表示要素を第１の表示要素、第２の電極部３０に対応してデューティ表示領域Ｄで表示される表示要素を第２の表示要素として説明する。
【００３１】
スタティック表示領域Ｓでは、液晶表示素子１００は、図１に示すように、いわゆる７セグメント形式による３桁の数値と、「ｋｍ／ｈ」という単位とが表示可能となっている。この例では、第１の表示要素７は、六角形状のセグメント、文字「ｋ」、記号「／」などの各々である。
【００３２】
デューティ表示領域Ｄでは、液晶表示素子１００は、図１に示すように、７セグメント形式による６桁の数値と、「ｋｍ」という単位と、バーグラフとが表示可能となっている。この例では、第２の表示要素８は、六角形状のセグメント、文字「ｋ」、バーグラフを構成する矩形の図形などの各々である。
【００３３】
配向膜４１，４２は、それぞれ、液晶層５０に接する垂直配向膜であり、例えばポリイミドから、公知の方法（例えば、フレクソ印刷）によって形成される。配向膜４１は表側電極２１，３１を液晶層５０側から覆い、配向膜４２は裏側電極２２，３２を液晶層５０側から覆う。
【００３４】
配向膜４１には、所定の方向にラビング処理が施され、細かい溝が形成されている。配向膜４２には、配向膜４１のラビング方向とは逆方向にラビング処理が施され、細かい溝が形成されている（いわゆるアンチパラレルラビング）。このようにラビング処理が施された配向膜４１，４２は、液晶層５０に電圧が印加されていないときの液晶分子の配向方向（液晶分子の長軸方向）を、基板１１，１２の主面（液晶層５０側に向く面）と略垂直に規定するとともに、液晶分子を１つの方位に揃うように配向する（いわゆるモノドメイン配向）。
【００３５】
配向膜４１と配向膜４２によって、液晶分子に付与されるプレティルト角θｐ（基板１１，１２と液晶分子の長軸とのなす角）は、例えば、８９°以上９０未満の範囲に設定されている。この範囲において、プレティルト角θｐは、表示ムラＩｒを低減するには小さいほうが好ましい。配向安定性が増すためである。一方で、プレティルト角θｐを大きく設定した場合（例えば、θｐが８９．５°以上の場合）は、急峻性及びコントラストが高まる。しかし、プレティルト角θｐを大きくすると表示ムラＩｒが発生しやすくなってしまう。このような場合に、前述したように駆動波形をＡ波形にしてフレーム周波数を大きくすれば（ｆ≧２００Ｈｚ）、コントラストを良好に保ちながら、表示ムラＩｒも低減することが可能である。
【００３６】
液晶層５０は、基板１１と基板１２と両基板を接合するシール材（図示せず）とによって形成される空間に封入されている。液晶層５０は、誘電率異方性Δεが負（Δε＜０）の液晶材から構成されている。また、液晶層５０は、その層厚（セルギャップ）が図示しないスペーサにより一定に保たれている。液晶層５０に閾値電圧以上の電圧が印加されると、略垂直に配向された液晶分子が倒れ込むように挙動する。そして、オン電圧が印加されたときは、液晶分子は基板１１、１２の主面と実質的に平行となる。
【００３７】
液晶層５０を構成する液晶材（液晶組成物）には、ドーパント（帯電防止剤）が添加されている。ドーパントは、液晶の比抵抗を下げることで帯電を防止する。ドーパントは、導電性を有する物質であり、導電性高分子、イオン性化合物、強電子受容性化合物などから構成されている。
【００３８】
本実施形態の液晶層５０は、「液晶材中のドーパント濃度が５０ｐｐｍ以下」という条件（以下、条件２という）を満たすように構成されている。この条件２をどのように見出したについては、後に述べる。
【００３９】
偏光板６１，６２は、一方の面側から入射した光を、吸収軸に直交する透過軸に沿った直線偏光として他方の面側から出射する。図２に示すように、偏光板６１は基板１１の表側に位置し、偏光板６２は基板１２の裏側に位置する。偏光板６１と偏光板６２とは、基板法線方向から見て、それぞれの吸収軸が互いに直交するように配置されている（直交ニコル配置）。なお、偏光板６２の裏側には、バックライト（図示せず）が備えられている。液晶表示素子１００は、バックライトからの光により透過表示を行う。
【００４０】
液晶表示素子１００では、液晶分子が倒れ始める閾値電圧よりも低い値にオフ電圧が設定されている。そのため、液晶層５０にオフ電圧を印加しても液晶分子は実質的に垂直に配向したままである。この場合、バックライトから出射され、偏光板６２を通過した光は、液晶層５０によって偏光方向がほとんど変化しない。そのため、液晶層５０を裏側から透過した光のほとんどは、偏光板６２と直交ニコルの関係で配置された偏光板６１を透過できない。従って、オフ電圧が印加された領域の表示は黒く視認される（ノーマリブラックモード）。
一方、液晶層５０に閾値電圧よりも高く設定されたオン電圧を印加すると、オン電圧が印加された領域の液晶分子は、基板１１，１２の主面と実質的に平行となるように挙動する。これにより、液晶層５０を透過する光に複屈折が起き、光の偏光方向が変化し、液晶層５０を裏側から透過した光は偏光板６１を透過する。従って、オン電圧が印加された領域が透過表示状態となる。
なお、デューティ表示領域Ｄでは、第２の駆動部３０は、コモン電極として構成された表側電極３１に所定のデューティ比のパルス信号を印加すると共に、セグメント電極として構成された裏側電極３２に選択信号を供給する。これにより、選択信号が示す選択対象の表示要素に対応する液晶層５０に駆動電圧Ｖｌｃｄが印加される。この駆動電圧Ｖｌｃｄの実効値であるオン電圧ＶＯＮが閾値電圧よりも高く設定されていることで、液晶分子が倒れるように挙動し、表示要素（第２の表示要素８）が透過表示状態（点灯状態）となる。
【００４１】
ここからは、本願発明者らがどのようにして、前述した条件１及び２を見出したかについて説明する。
【００４２】
課題で述べた通り、スタティックとデューティの両駆動方式が混在した液晶表示素子１００では、スタティック表示領域Ｓにデューティ表示領域Ｄの見栄えを合わせるため、デューティ駆動でのオン電圧を高く設定する必要がある。しかし、デューティ駆動でのオン電圧を高く設定すると、ドーパント（帯電防止剤）が液晶の挙動を妨げ、デューティ表示領域Ｄに図６に示すような表示ムラＩｒが発生してしまっていた。
このような表示ムラＩｒを低減する一手法としては、液晶層５０の比抵抗を下げるようにすれば良い。しかし、液晶層５０の比抵抗はドーパント濃度と単純に比例するものではないため、ドーパント濃度について好適な条件を見出す必要があると、本願発明者らは想い到った。
【００４３】
ここで、図３に、上記に説明した液晶表示素子１００と構造は同様であるが液晶層５０の組成がそれぞれ異なる液晶表示素子（図中、液晶ＬＣ１〜ＬＣ７）のドーパント濃度［ｐｐｍ］と比抵抗［Ωｃｍ］との関係を示す。
【００４４】
液晶ＬＣ１〜ＬＣ７は、図３に示すように、ドーパント濃度と閾値電圧Ｖ１０との組合せが各々異なるものである。なお、閾値電圧Ｖ１０は、液晶表示素子の透過率が１０％変化する電圧を表す。例えば、ドーパント濃度が１００ｐｐｍと共通する液晶ＬＣ２、ＬＣ４、ＬＣ５、及びＬＣ６について着目すると、液晶層５０の比抵抗の値が各々異なっていることがわかる。また、図３に示す各液晶ＬＣ１〜ＬＣ７における液晶層５０のドーパント濃度と比抵抗との関係をグラフ化したものを図４に示す。図４からわかるように、ドーパント濃度と比抵抗とは、単純な比例関係にない。このため、ドーパント濃度について好適な条件を見出す必要がある。
【００４５】
そこで、本願発明者らは、閾値電圧Ｖ１０が３．０Ｖと共通であり、液晶層５０のドーパント濃度を各々異ならせた液晶表示素子１００を三種類用意した。そして、駆動電圧を変化させた上で、目視により表示ムラなどの評価を行った。これらの駆動条件や評価結果を図５（ａ）〜（ｃ）に示す。
【００４６】
図５（ａ）に、ドーパント濃度を１００ｐｐｍに設定した液晶表示素子の評価結果を示す。また、図５（ｂ）に、ドーパント濃度を５０ｐｐｍに設定した液晶表示素子の評価結果を示す。また、図５（ｃ）にドーパントを添加しない液晶層５０（ドーパント濃度０ｐｐｍ）の液晶表示素子の評価結果を示す。
【００４７】
本願発明者らは、各液晶表示素子において、駆動電圧Ｖｌｃｄを５．０Ｖ〜８．０Ｖとの間で、０．５Ｖおきに変化させて評価を行った。なお、この評価においては、５．５Ｖ以上では１／４Ｄｕｔｙで液晶表示素子１００を駆動した。また、駆動電圧Ｖｌｃｄが５．０Ｖの場合はスタティック駆動方式で液晶表示素子１００を駆動している。
【００４８】
図５（ａ）〜（ｃ）において記した表示ムラと見栄えについての評価結果「◎」、「○」、「△」、「×」が示す意味は以下の通りである。
【００４９】
（表示ムラについて）
◎：仕様温度範囲（−３０℃〜８０℃）で視認されない。
○：高温（６０℃超）で若干視認されるものの、室温（６０℃程度）以下では視認されない。
△：室温で視認されるが許容できる。
×：表示ムラが目立つ。
【００５０】
（見栄えについて）
◎：オン時に明るく、応答速度も問題はない。
○：オン時に若干暗いがバックライトで明るさを補うことが可能。低温（−２０℃程度）での応答速度の遅れが若干生じる。
△：オン時に暗いが許容できる。低温での応答速度の遅れが生じる。
×：オン時に暗く表示要素が見にくい。低温での応答速度の遅れが許容できない。
【００５１】
以上の条件の下、まず、図５（ａ）〜図５（ｃ）に示す各液晶表示素子の見栄えについて着目する。同図に示すように、ドーパント濃度の違いによっては、オン時の明るさや表示の応答性能に起因する見栄えは変わらないことがわかる。
【００５２】
次に、各液晶表示素子の表示ムラについて着目する。
ドーパント濃度を増やせば当然に帯電防止性能は向上するが、図５（ａ）〜図５（ｃ）からわかるように、ドーパント濃度を増やせば増やすほど、電圧印加時の液晶の挙動がドーパントの影響を受け、表示ムラが生じ易くなる。したがって、ドーパント濃度と駆動電圧Ｖｌｃｄとの好適な関係を見出す必要がある。
【００５３】
（ドーパント濃度：１００ｐｐｍ）
図５（ａ）のドーパント濃度を１００ｐｐｍに設定した液晶表示素子について考察する。
Ｖｌｃｄが５．０Ｖの場合は、表示ムラについての評価が「◎」と非常に良い。しかし、この場合はスタティック駆動であるため、そもそもデューティ表示領域Ｄの条件として採用できない。また、見栄えも「×」と悪い。
Ｖｌｃｄが５．５Ｖの場合は、表示ムラについての評価が「△」と可である。しかし、この場合、見栄えが「△」であり表示が暗くなってしまうため、スタティック表示領域Ｓの表示の明るさに合わせにくいことを考慮すると、デューティ表示領域Ｄの条件としては採用できない。
Ｖｌｃｄが６．０Ｖ以上の場合は、表示ムラについての評価が「×」と許容できない。
以上を考慮すると、混在駆動の液晶表示素子１００においてドーパント濃度を１００ｐｐｍに設定するのは、好適ではないと言える。
【００５４】
（ドーパント濃度：５０ｐｐｍ）
図５（ｂ）のドーパント濃度を５０ｐｐｍに設定した液晶表示素子について考察する。
Ｖｌｃｄが５．０Ｖの場合は、表示ムラについての評価が「◎」と非常に良い。しかし、この場合はスタティック駆動であるため、そもそもデューティ表示領域Ｄの条件として採用できない。また、見栄えも「×」と悪い。
Ｖｌｃｄが５．５Ｖの場合は、表示ムラについての評価が「◎」と非常に良い。５．５Ｖから７．５Ｖまで駆動電圧を増やしていくに連れ、電圧印加時の液晶の挙動がドーパントの影響を受け易くなると考えられ、徐々に表示ムラが視認されるようになってはいくが、７．５Ｖの場合であっても評価は「△」と許容範囲である。また、５．５Ｖから７．５Ｖまで駆動電圧を増やしていくに連れ、逆に、明るさと応答性を稼げることから、液晶表示素子の見栄えは良くなる。
これらの表示ムラと見栄えとの相互の関係を考慮すると、Ｖｌｃｄは５．５Ｖ以上７．５Ｖ以下が好適であることがわかる。
【００５５】
本評価においては、閾値電圧Ｖ１０が３．０Ｖの液晶表示素子を用いたが、当然に閾値電圧はこの値に限られない。そこで、閾値電圧の増減に応じて、第２の電極部３０に印加すべき駆動電圧Ｖｌｃｄも増減されることを考慮すると、駆動電圧Ｖｌｃｄを閾値電圧Ｖ１０の１．８倍以上２．５倍以下の範囲に設定すれば、見栄えを良好に保った上で表示ムラを低減するには好適であると言える。このようにして、本願発明者らは、前記の条件１を見出した。
【００５６】
また、さらには、図５（ｂ）に示すように、Ｖｌｃｄが６．０Ｖ及び６．５Ｖのときに、表示ムラと見栄えとのバランスが好適となっていることがわかる。そのため、表示ムラの低減についてだけでなく、見栄えの良好さも求めるのならば、Ｖｌｃｄは６．０Ｖ以上７．０Ｖ未満が好ましい。この場合も同様に、閾値電圧の増減に応じて、第２の電極部３０に印加すべき駆動電圧Ｖｌｃｄも増減されることを考慮すると、駆動電圧Ｖｌｃｄを閾値電圧Ｖ１０の２倍以上２．３倍以下の範囲に設定すれば、好ましいと言える。
【００５７】
（ドーパント濃度が０ｐｐｍ）
図５（ｃ）のドーパント濃度を０ｐｐｍ（つまり、ドーパント無添加）に設定した液晶表示素子について考察する。
なお、本実施形態の液晶層５０はドーパントを含むものであり、先に考察したドーパント濃度が５０ｐｐｍの時よりも濃度が低ければ液晶分子の挙動に悪影響を与えるドーパントが減るため、表示ムラは低減されると想定されるが、確認のためここで考察する。
【００５８】
図５（ｃ）を参照すると、駆動電圧Ｖｌｃｄが、上記で見出した条件１の範囲内であれば、想定通り、表示ムラを低減でき、且つ、ドーパント濃度が５０ｐｐｍのときよりも表示ムラの低減効果が良好であることがわかる。しかし、ドーパント無添加の場合も、Ｖｌｃｄが８．０Ｖの場合は表示ムラの評価が「×」であり、Ｖｌｃｄが５．０Ｖの場合は見栄えの評価が「×」であり、許容できない。
このことから、ドーパント濃度が５０ｐｐｍ以下で０ｐｐｍより大きい場合であっても、表示ムラを低減するには、前記の条件１が必須であることがわかる。それと共に、ドーパント濃度の最適範囲は、「ドーパント濃度が５０ｐｐｍ以下」という条件２であることが見出せる。
【００５９】
液晶表示素子１００は、以上のように導かれた条件１及び条件２を満たすため、表示ムラＩｒを低減することができる。
【００６０】
なお、本発明は上記の実施形態及び図面によって限定されるものではない。これらに変更（構成要素の削除も含む）を加えることができるのはもちろんである。
【００６１】
以上では、液晶表示素子１００がＶＡ型で、ネガ表示型（ノーマリブラックモード）である例を説明したが、これに限られない。液晶表示素子は、ＴＮ（Twisted Nematic）型などであってもよいし、略白の背景領域に表示要素が略黒く表示されるポジ表示型（ノーマリホワイトモード）のものであってもよい。
【００６２】
以上では、液晶表示素子１００がデューティ表示領域Ｄでは、セグメント形式で表示要素を表示する例を示したが、パッシブマトリクス形式で表示要素を表示してもよい。この場合、１つの画素（ドット）または、複数の画素の集合が第２の表示要素８に相当する。
【００６３】
以上の説明では、本発明の理解を容易にするために、重要でない公知の技術的事項の説明を適宜省略した。
【符号の説明】
【００６４】
１００  …液晶表示素子
１  …液晶パネル
２  …第１の駆動部
３  …第２の駆動部
Ｓ  …スタティック表示領域
７  …第１の表示要素
Ｄ  …デューティ表示領域
８  …第２の表示要素
１１，１２  …基板
２０  …第１の電極部
２１  …表側電極
２２  …裏側電極
３０  …第２の電極部
３１  …表側電極
３２  …裏側電極
４１，４２  …配向膜
５０  …液晶層
６１，６２  …偏光板
【図１】
2015191006.tif 000003
【図２】
2015191006.tif 000004
【図３】
2015191006.tif 000005
【図４】
2015191006.tif 000006
【図５】
2015191006.tif 000007
【図６】
2015191006.tif 000008