(57)【要約】【課題】より簡単な構成で、位相差検出と画像生成を両立した画素を実現することができるようにする。【解決手段】行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有している。第１の読み出し回路は、第１の光電変換部で生成された電荷を読み出し、第２の読み出し回路は、第２の光電変換部で生成された電荷を読み出す。トランジスタは、第１の読み出し回路に含まれる第１の電荷保持部と、第２の読み出し回路に含まれる第２の電荷保持部とを接続する。本開示の技術は、例えば、位相差検出を行う固体撮像装置等に適用できる。【選択図】図３
2015177429.tif 000002
【特許請求の範囲】
【請求項１】
行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、
前記第１の光電変換部で生成された電荷を読み出す第１の読み出し回路と、前記第２の光電変換部で生成された電荷を読み出す第２の読み出し回路と、
前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタと
を備える固体撮像装置。
【請求項２】
前記トランジスタは、前記画素を画像生成用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を接続し、前記画素を焦点検出用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を切り離す
請求項１に記載の固体撮像装置。
【請求項３】
前記画素が焦点検出用の画素として用いられる場合、前記第１の読み出し回路による前記第１の光電変換部の前記電荷を読み出しと、前記第２の読み出し回路による前記第２の光電変換部の前記電荷を読み出しが、同時に行われる
請求項１に記載の固体撮像装置。
【請求項４】
前記第１の読み出し回路と前記第２の読み出し回路のそれぞれは、隣接する１以上の他画素の光電変換部と共有されている
請求項１に記載の固体撮像装置。
【請求項５】
前記第１の読み出し回路と前記第２の読み出し回路のそれぞれは、隣接する複数の他画素の光電変換部と共有されている
請求項４に記載の固体撮像装置。
【請求項６】
前記トランジスタを制御する制御線が、列方向に沿って配置されている
請求項１に記載の固体撮像装置。
【請求項７】
前記トランジスタを制御する制御線が、行方向に沿って配置されている
請求項１に記載の固体撮像装置。
【請求項８】
裏面照射型である
請求項１に記載の固体撮像装置。
【請求項９】
表面照射型である
請求項１に記載の固体撮像装置。
【請求項１０】
前記画素は、前記複数の画素で同時に露光動作を行い、読み出しは行単位に行われる回路構成を有する
請求項１に記載の固体撮像装置。
【請求項１１】
前記複数の画素が配列された画素領域が少なくとも形成された第１の半導体基板と、前記画素から出力された画素信号を処理するロジック回路が少なくとも形成された第２の半導体基板とが積層された構成を有する
請求項１に記載の固体撮像装置。
【請求項１２】
行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、
前記第１の光電変換部で生成された電荷を読み出す第１の読み出し回路と、前記第２の光電変換部で生成された電荷を読み出す第２の読み出し回路と、
前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタとを備え、
前記トランジスタは、前記画素を画像生成用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を接続し、前記画素を焦点検出用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を切り離す
固体撮像装置の駆動方法。
【請求項１３】
行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、
前記第１の光電変換部で生成された電荷を読み出す第１の読み出し回路と、前記第２の光電変換部で生成された電荷を読み出す第２の読み出し回路と、
前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタと
を備える固体撮像装置
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置およびその駆動方法、並びに電子機器に関し、特に、より簡単な構成で、位相差検出と画像生成を両立した画素を実現することができるようにする固体撮像装置およびその駆動方法、並びに電子機器に関する。
【背景技術】
【０００２】
撮像装置のピントの調整方法として、位相差方式とコントラスト方式の焦点検出が知られている。位相差方式では、高速なピント調整が可能である反面、位相差検出のためのセンサを、画像検出センサとは別に用意する必要がある。一方、コントラスト方式では、ピントの位置を前後に移動させ、撮像素子からの信号を関数により評価することでピントが調整される。撮像素子でピント位置を検出できるため、画像検出センサとは別のセンサが不要であり、撮像装置の小型化が容易であるが、フォーカス速度が遅いという欠点がある。
【０００３】
そこで、撮像素子のなかに、位相差方式の焦点検出用の画素を埋め込む像面位相差方式が提案されている（例えば、特許文献１乃至３参照）。
【０００４】
例えば、特許文献１では、画素の一部を遮光させることで形成した焦点検出用の画素を、撮像素子内の所定の位置に設けた構成が開示されている。特許文献１の方法は、焦点検出の精度は高い反面、焦点検出用の画素の信号は画像の生成には利用できないため、欠陥画素が発生する。また、焦点検出用の画素の高密度配置と欠陥密度が相反してしまうことにもなる。
【０００５】
一方、特許文献２には、１画素内の光電変換部を２つに分けた構造が開示されている。単画素での焦点検出の精度は、一部遮光による焦点検出の精度よりも低いとされているが、画像の生成に利用する際には、両者を合成した信号を読み出せば良いため、欠陥画素が発生することはない。
【０００６】
特許文献２の構造では、画像の生成に利用する際には、１画素内の２つの光電変換部の信号を合わせるため、１画素内の２つの光電変換部が、一つのFD(フローティングディフュージョン)部に接続されている。FD部の容量は、２つの光電変換部に合わせた容量に最適化されるため、片方の光電変換部のみを用いて焦点検出を行う場合には、信号量が小さく、S/N比が悪くなる。反対に、FD部の容量を焦点検出時の片方の光電変換部に合わせると、ダイナミックレンジが低下し、受光した量の画素信号を受けきることができない。
【０００７】
また、特許文献１及び２のいずれの画素構造も、焦点検出時には、１画素内の片側の信号しか検出できない。そこで、１画素内の２つの光電変換部それぞれにメモリ部を設けるようにしたものもある（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−１５７８８３号公報
【特許文献２】特開２００１−８３４０７号公報
【特許文献３】特開２００７−２４３７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、１画素内の２つの光電変換部それぞれにメモリ部を設けるようにした場合、回路規模が大きくなる。
【００１０】
本開示は、このような状況に鑑みてなされたものであり、より簡単な構成で、位相差検出と画像生成を両立した画素を実現することができるようにするものである。
【課題を解決するための手段】
【００１１】
本開示の第１の側面の固体撮像装置は、行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、前記第１の光電変換部で生成された電荷を読み出す第１の読み出し回路と、前記第２の光電変換部で生成された電荷を読み出す第２の読み出し回路と、前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタとを備える。
【００１２】
本開示の第２の側面の固体撮像装置の駆動方法は、行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、前記第１の光電変換部で生成された電荷を読み出す第１の読み出し回路と、前記第２の光電変換部で生成された電荷を読み出す第２の読み出し回路と、前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタとを備え、前記トランジスタは、前記画素を画像生成用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を接続し、前記画素を焦点検出用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を切り離す。
【００１３】
本開示の第３の側面の電子機器は、行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、前記第１の光電変換部で生成された電荷を読み出す第１の読み出し回路と、前記第２の光電変換部で生成された電荷を読み出す第２の読み出し回路と、前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタとを備える固体撮像装置を備える。
【００１４】
本開示の第１乃至第３の側面においては、行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、第１の読み出し回路により、前記第１の光電変換部で生成された電荷が読み出され、第２の読み出し回路により、前記第２の光電変換部で生成された電荷が読み出され、前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部がトランジスタにより接続される。
【００１５】
固体撮像装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
【発明の効果】
【００１６】
本開示の第１乃至第３の側面によれば、より簡単な構成で、位相差検出と画像生成を両立した画素を実現することができる。
【００１７】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１８】
【図１】本開示に係る固体撮像装置の概略構成を示す図である。
【図２】基本画素の回路構成例を説明する図である。
【図３】固体撮像装置の画素アレイ部の第１の画素回路構成を示す図である。
【図４】画素の駆動例を示すタイミングチャートである。
【図５】表面照射型の固体撮像装置の画素の断面構造図である。
【図６】裏面照射型の固体撮像装置の画素の断面構造図である。
【図７】固体撮像装置の画素アレイ部の第２の画素回路構成を示す図である。
【図８】固体撮像装置の画素アレイ部の第３の画素回路構成を示す図である。
【図９】第３の画素回路構成における画素の動作を説明する図である。
【図１０】第３の画素回路構成における画素の動作を説明する図である。
【図１１】固体撮像装置の画素アレイ部の第４の画素回路構成を示す図である。
【図１２】第４の画素回路構成における画素の動作を説明する図である。
【図１３】第４の画素回路構成における画素の動作を説明する図である。
【図１４】FD加算の動作を説明する図である。
【図１５】固体撮像装置の画素アレイ部の第５の画素回路構成を示す図である。
【図１６】固体撮像装置の画素アレイ部の第６の画素回路構成を示す図である。
【図１７】固体撮像装置の基板構成例を説明する図である。
【図１８】本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１９】
以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の概略構成例
２．第１の実施の形態の画素回路構成（FD部を横方向に接続する第１の構成）
３．第２の実施の形態の画素回路構成（FD部を横方向に接続する第２の構成）
４．第３の実施の形態の画素回路構成（FD部を縦方向に接続する第１の構成）
５．第４の実施の形態の画素回路構成（FD部を縦方向に接続する第２の構成）
６．第５の実施の形態の画素回路構成（FD部を縦方向及び横方向に接続する構成）
７．第６の実施の形態の画素回路構成（読み出し回路を４画素で共有する構成）
８．電子機器への適用例
【００２０】
＜１．固体撮像装置の概略構成例＞
図１は、本開示に係る固体撮像装置の概略構成を示している。
【００２１】
図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が２次元アレイ状に配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。
【００２２】
制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。
【００２３】
垂直駆動回路４は、例えばシフトレジスタによって構成され、所定の画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給させる。
【００２４】
カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。
【００２５】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。
【００２６】
出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。
【００２７】
以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
【００２８】
＜本画素回路の基本回路＞
次に、固体撮像装置１の画素アレイ部３内の画素回路について説明するが、その前に、本実施の形態の画素回路の基本となる基本画素の回路構成について説明する。
【００２９】
図２は、基本画素の回路構成例を示している。
【００３０】
基本画素は、光電変換部としてのフォトダイオード４１、転送トランジスタ４２、FD(フローティングディフュージョン)部４３、リセットトランジスタ４４、増幅トランジスタ４５、および選択トランジスタ４６を有する。
【００３１】
フォトダイオード４１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。フォトダイオード４１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ４２を介して、FD部４３に接続されている。
【００３２】
転送トランジスタ４２は、転送信号TRGによりオンされたとき、フォトダイオード４１で生成された電荷を読み出し、FD部４３に転送する。
【００３３】
FD部４３は、フォトダイオード４１から読み出された電荷を保持する。リセットトランジスタ４４は、リセット信号RSTによりオンされたとき、FD部４３に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、FD部４３の電位をリセットする。
【００３４】
増幅トランジスタ４５は、FD部４３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ４５は、垂直信号線９を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、FD部４３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ４５から選択トランジスタ４６を介して垂直信号線９に出力される。
【００３５】
選択トランジスタ４６は、選択信号SELにより基本画素が選択されたときオンされ、基本画素の画素信号を、垂直信号線９を介してカラム信号処理回路５に出力する。転送信号TRG、選択信号SEL、及びリセット信号RSTが伝送される各制御線は、図１では、画素駆動配線１０に対応する。
【００３６】
以上のように、一般的には、各画素は、１つのフォトダイオード４１に対して、転送トランジスタ４２、FD部４３、リセットトランジスタ４４、増幅トランジスタ４５、および選択トランジスタ４６を、それぞれ一つずつ有する。
【００３７】
＜２．第１の実施の形態の画素回路構成＞
これに対して、図３は、固体撮像装置１の画素アレイ部３の第１の画素回路構成を示している。
【００３８】
図３の画素アレイ部３では、図中の縦方向に隣接する２つのフォトダイオード６１と転送トランジスタ６２で、読み出し回路であるFD部６３、リセットトランジスタ６４、増幅トランジスタ６５、および選択トランジスタ６６が共有されている。FD部６３の容量は、例えば、１つのフォトダイオード６１が取得できる電荷量に設定されている。
【００３９】
また、図３の画素アレイ部３では、図中の横方向（行方向）に配列された各FD部６３どうしを接続するように、FD結合トランジスタ６７が配置されている。
【００４０】
図中、破線で囲まれた横方向に隣接する２つのフォトダイオード６１は、１つの画素２内に含まれる。即ち、固体撮像装置１の画素回路は、各画素２に２つのフォトダイオード６１が配置され、２つのフォトダイオード６１で生成された電荷が保持される２つのFD部６３の接続が、FD結合トランジスタ６７によってオンオフされる構成を有している。
【００４１】
図３では、１画素内に配置されている２つのフォトダイオード６１及び転送トランジスタが、それぞれ、フォトダイオード６１A及び転送トランジスタ６２A、並びに、フォトダイオード６１B及び転送トランジスタ６２Bとして区別されている。
【００４２】
そして、縦方向に隣接するそれぞれ２つのフォトダイオード６１Aと転送トランジスタ６２Aとで共有される、１つのFD部６３、リセットトランジスタ６４、増幅トランジスタ６５、選択トランジスタ６６、およびFD結合トランジスタ６７が、FD部６３C、リセットトランジスタ６４C、増幅トランジスタ６５C、選択トランジスタ６６C、およびFD結合トランジスタ６７Cとされている。
【００４３】
また、縦方向に隣接するそれぞれ２つのフォトダイオード６１Bと転送トランジスタ６２Bとで共有される、１つのFD部６３、リセットトランジスタ６４、増幅トランジスタ６５、選択トランジスタ６６、およびFD結合トランジスタ６７が、FD部６３D、リセットトランジスタ６４D、増幅トランジスタ６５D、選択トランジスタ６６D、およびFD結合トランジスタ６７Dとされている。
【００４４】
フォトダイオード６１、転送トランジスタ６２、FD部６３、リセットトランジスタ６４、増幅トランジスタ６５、及び選択トランジスタ６６の機能は、上述した基本画素のフォトダイオード４１、転送トランジスタ４２、FD部４３、リセットトランジスタ４４、増幅トランジスタ４５、及び選択トランジスタ４６と同様である。
【００４５】
転送トランジスタ６２には、１画素行につき１本の転送制御線８１が行方向に沿って配置され、転送制御線８１を介して転送信号TRGが転送トランジスタ６２に供給される。リセットトランジスタ６４には、２画素行につき１本のリセット制御線８２が行方向に沿って配置され、リセット制御線８２を介してリセット信号RSTがリセットトランジスタ６４に供給される。選択トランジスタ６６には、２画素行につき１本の選択制御線８３が行方向に沿って配置され、選択制御線８３を介して選択信号SELが選択トランジスタ６６に供給される。
【００４６】
FD結合トランジスタ６７には、１画素列につき２本のFD結合制御線８４Xが列方向に沿って配置され、FD結合制御線８４Xを介してFD結合信号FDXがFD結合トランジスタ６７に供給される。垂直信号線９も、１画素当たり２つのフォトダイオード６１に対応して、２本配置されている。
【００４７】
図３では、画素アレイ部３内の左上隅の４行１列の４つの画素２１１乃至２１４が示されており、画像アレイ部３内の各画素行の転送トランジスタ６２に供給される転送信号TRGは、画素２の配列に対応して、転送信号TRG1, TRG2, TRG3, TRG4,・・と区別されている。
【００４８】
画素アレイ部３内の各リセットトランジスタ６４と選択トランジスタ６６は、縦方向に隣接する２個のフォトダイオード６１Aに対して１つ配置されている。そのため、各リセットトランジスタ６４と選択トランジスタ６６に供給されるリセット信号RSTと選択信号SELは、それぞれ、リセット信号RST1, RST3, (RST5),・・、選択信号SEL1, SEL3, (SEL5),・・と区別されている。
【００４９】
画素アレイ部３内の各FD結合トランジスタ６７は、１画素に対して横方向に２個配置されるため、各FD結合トランジスタ６７に供給されるFD結合信号FDXは、それぞれ、FD結合信号FDX1-1,FDX1-2, (FDX2-1),(FDX2-2),・・・と区別されている。
【００５０】
垂直信号線９は、１画素当たり２つの読み出し回路に対応して２本配置されるため、垂直信号線９A及び９Bと区別されている。
【００５１】
例えば、４つの画素２１１乃至２１４のうち、画素２１２が焦点検出用の画素として使用される場合、１画素内に配置されている２つのフォトダイオード６１A及び６１Bで生成された電荷が保持される２つのFD部６３Cと６３Dの間のFD結合トランジスタ６７Cが、FD結合信号FDX1-1によりオフされ、２つのFD部６３Cと６３Dは切り離される。
【００５２】
一方、画素２１２が画像生成用の画素として使用される場合、１画素内に配置されている２つのフォトダイオード６１A及び６１Bで生成された電荷が保持される２つのFD部６３Cと６３Dの間のFD結合トランジスタ６７Cは、FD結合信号FDX1-1によりオンされ、２つのFD部６３Cと６３Dは接続される。
【００５３】
FD結合トランジスタ６７Dは、例えば、画素２１２が焦点検出用の画素として使用され、フォトダイオード６１Bのための容量を可変する場合に、隣りの画素２２２のFD部６３C（不図示）と接続することができる。
【００５４】
後述する図５に示されるように、１画素内の２つのフォトダイオード６１A及び６１Bは、例えば、縦方向または横方向に、受光領域が２分割されるように形成される。画素２が焦点検出用の画素として使用される場合、１画素内の２つのフォトダイオード６１A及び６１Bの形成位置が異なることにより、２つのフォトダイオード６１A及び６１Bから生成される像に、ずれが発生する。この像のずれから、位相ずれ量を算出してデフォーカス量を算出し、撮影レンズを調整（移動）することで、オートフォーカスを達成することができる。
【００５５】
＜画素２の駆動＞
図４は、図３に示した４つの画素２１１乃至２１４のうち、画素２１２の駆動例を示すタイミングチャートである。
【００５６】
図４Aは、画素２１２が画像生成用の画素として使用される場合の駆動を示しており、図４Bは、画素２１２が焦点検出用の画素として使用される場合の駆動を示している。ただし、画素２１２以外のその他の画素２の場合も同様である。
【００５７】
画素２１２が選択されている期間である時刻ｔ１から時刻ｔ４までの間、画素２１２の選択信号SEL1がHiとされ、画素２１２の２つの選択トランジスタ６６C及び６６Dがオンされる。
【００５８】
そして、画素２１２が選択されている期間において、最初に、時刻ｔ２から一定期間、画素２１２のリセット信号RST1がHiとされ、画素２１２の２つのリセットトランジスタ６４C及び６４Dがオンされる。これにより、画素２１２の２つのFD部６３C及び６３Dの電位がリセットされる。
【００５９】
その後、時刻ｔ３から一定期間、画素２１２の転送信号TRG2がHiとされ、画素２１２の２つの転送トランジスタ６２A及び６２Bがオンされる。これにより、画素２１２の２つのフォトダイオード６１A及び６１Bに蓄積された電荷が、それぞれ、対応するFD部６３C及び６３Dへ転送される。この転送期間中、画素２１２の２つの選択トランジスタ６６C及び６６Dはオンされているので、FD部６３C及び６３Dへ転送された電荷は電圧信号に変換され、増幅トランジスタ６５C及び６５Dから、選択トランジスタ６６C及び６６Dを介して、垂直信号線９A及び垂直信号線９Bへ出力される。
【００６０】
以上の動作は、画素２１２が画像生成用の画素として使用される場合と、焦点検出用の画素として使用される場合のどちらも同様である。
【００６１】
画素２１２が画像生成用の画素として使用される場合と焦点検出用の画素として使用される場合では、画素２１２の画素内に配置されている２つのフォトダイオード６１A及び６１Bの生成電荷が保持される２つのFD部６３C及び６３Dの間のFD結合トランジスタ６７Cへ供給されるFD結合信号FDX1-1が異なる。
【００６２】
具体的には、画素２１２が画像生成用の画素として使用される場合、図４Aに示されるように、画素２１２内の２つのフォトダイオード６１A及び６１Bに接続された２つのFD部６３C及び６３Dの間のFD結合トランジスタ６７Cは、画素２１２の選択期間中、オンとされる。
【００６３】
一方、画素２１２が焦点検出用の画素として使用される場合、図４Bに示されるように、画素２１２内の２つのフォトダイオード６１A及び６１Bに接続された２つのFD部６３C及び６３Dの間のFD結合トランジスタ６７Cは、画素２１２の選択期間中、オフとされる。
【００６４】
画素２１２内のフォトダイオード６１Aで得られた画素信号と、画素２１２内のフォトダイオード６１Bで得られた画素信号は、垂直信号線９Aと垂直信号線９Bから、同時に出力される。
【００６５】
画素２１２が画像生成用の画素として使用される場合、フォトダイオード６１Aで得られた画素信号と、画素２１２内のフォトダイオード６１Bで得られた画素信号は、FD結合トランジスタ６７Cで結合されているので、同一の画素信号として処理される。
【００６６】
一方、画素２１２が焦点検出用の画素として使用される場合、フォトダイオード６１Aで得られた画素信号と、画素２１２内のフォトダイオード６１Bで得られた画素信号は、FD結合トランジスタ６７Cで分離されているので、別々の画素信号（位相差信号）として処理される。
【００６７】
本開示の第１の画素回路構成によれば、画素２が焦点検出用の画素として使用される場合、２分割されたフォトダイオード６１A及び６１Bそれぞれの画素信号を同時に出力することができる。また、画素２が画像生成用の画素として使用される場合、２分割されたフォトダイオード６１A及び６１Bを結合して得られる画像信号を出力することができる。
【００６８】
従って、画素２を、焦点検出用と画像生成用の両方の目的に使用できるので、画素の一部を遮光するタイプの焦点検出用の画素と異なり、焦点検出用の画素２が画像生成時に欠陥画素とならない。
【００６９】
画素２を画像生成用画素として用いる場合、２つの読み出し回路が接続され、同時に使用されることになる。これにより、実効トランジスタサイズが大きくなるので、ソースフォロワアンプのノイズを低減することができる。また、２本の垂直信号線９Aと垂直信号線９Bを介して別々のカラム信号処理回路５（AD変換部）を用いることで、回路ノイズを低減することもできる。
【００７０】
また、FD部６３の容量は、１つのフォトダイオード６１が取得できる電荷量に最適に設定される。したがって、画素２が焦点検出用の画素、及び、画像生成用の画素のいずれで使用される場合であっても、FD部６３の容量は最適な容量となる。すなわち、本開示の第１の画素回路構成によれば、画素信号のダイナミックレンジの確保とS/N比向上を両立させることができる。
【００７１】
なお、画素２を焦点検出用の画素として使用する場合においては、画素の一部を遮光するタイプの焦点検出用の画素と同様に、消費電力の削減などの目的で、１画素内で片側のフォトダイオード６１だけで受光する制御とすることもできる。この場合、FD結合トランジスタ６７Cをオンすることで、同一画素内の未使用のFD部６３と接続し、容量を可変することもできる。なお、容量可変を行う場合、図３及び後述する図７の接続方法においては、転送トランジスタ６２Aと６２Bの転送制御線８１を別々に設け、それぞれに供給される転送信号TRGを、例えば、TRG１A,TRG１B,TRG２A,TRG２B,・・のように分ける必要がある。
【００７２】
＜画素の断面構造図＞
図５は、固体撮像装置１の画素２の断面構造図である。
【００７３】
固体撮像装置１は、図５に示されるように、例えば、N型の半導体基板１２に形成されたP型半導体領域（P-Well）１０１に対して、２つのN型半導体領域１０２A及び１０２Bが、画素２ごとに形成されている。２つのN型半導体領域１０２A及び１０２Bは、P型半導体領域１０１とのPN接合により、それぞれ、フォトダイオード６１A及び６１Bを構成する。
【００７４】
P型半導体領域１０１の上側界面の画素境界には、FD部６３Cまたは６３Dを構成するN型半導体領域１０３が形成されている。
【００７５】
また、N型半導体領域１０２AとN型半導体領域１０３の間の半導体基板１２上面には、転送トランジスタ６２Aのゲート電極１０４が、例えば、ポリシリコンにより形成されている。同様に、N型半導体領域１０２BとN型半導体領域１０３の間の半導体基板１２上面には、転送トランジスタ６２Bのゲート電極１０４が、例えば、ポリシリコンにより形成されている。
【００７６】
FD部６３Cまたは６３DとなるN型半導体領域１０３の上方には、隣接する他の画素からの入射光の漏れ込みを防止する画素間遮光膜１０５が、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）などの金属膜により形成されている。
【００７７】
例えば、窒化膜（SiN）、酸窒化膜（SiON）、酸化膜（SiO2）などを用いて、上面が平坦に形成された絶縁層１０６の上側に、赤（R）、緑（G）、または青（B）のカラーフィルタ１０７が形成され、カラーフィルタ１０７の上側に、オンチップレンズ１０８が形成されている。カラーフィルタ１０７の赤（R）、緑（G）、または青（B）は、例えばベイヤ配列により配置されることとするが、その他の配列方法で配置されてもよい。カラーフィルタ１０７は、例えば顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによって形成される。オンチップレンズ１０８は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。
【００７８】
リセットトランジスタ６４C及び６４D、増幅トランジスタ６５C及び６５D、選択トランジスタ６６C及び６６D、およびFD結合トランジスタ６７C及び６７Dは、図５に示される断面部分以外の、例えば、垂直方向の画素間領域に形成されている。
【００７９】
以上のように、固体撮像装置１は、画素トランジスタが形成される半導体基板１２の表面側から光が入射される表面照射型の固体撮像装置で構成することができる。
【００８０】
なお、図６に示されるように、固体撮像装置１は、画素トランジスタが形成される半導体基板１２の表面側とは反対側の裏面側から光が入射される裏面照射型の固体撮像装置の構成とすることも可能である。
【００８１】
図６に示される裏面照射型の固体撮像装置１の断面構造図では、半導体基板１２がP型基板とされ、P型の半導体基板１２内に、フォトダイオード６１A及び６１Bを構成するN型半導体領域１０２A及び１０２Bや、FD部６３Cまたは６３Dを構成するN型半導体領域１０３が形成されている。
【００８２】
そして、P型の半導体基板１２の表面側に、転送トランジスタ６２A及び６２Bが形成され、絶縁層１０９で覆われている。一方、P型の半導体基板１２の裏面側に、画素間遮光膜１０５と絶縁層１０６が形成され、その上側（図６では下側）に、赤（R）、緑（G）、または青（B）のカラーフィルタ１０７やオンチップレンズ１０８が形成されている。
【００８３】
＜３．第２の実施の形態の画素回路構成＞
図７は、固体撮像装置１の画素アレイ部３の第２の画素回路構成を示している。
【００８４】
図７において、図３に示した第１の画素回路構成と対応する部分については同一の符号を付してある。したがって、第２の画素回路の説明では、第１の画素回路構成と異なる点についてのみ説明する。以下のその他の画素回路構成についても同様である。
【００８５】
図３に示した第１の画素回路構成では、FD結合トランジスタ６７にFD結合信号FDXを供給するFD結合制御線８４Xが、列方向（垂直方向）に沿って配置されていた。これに対して、図７の第２の画素回路構成では、FD結合トランジスタ６７にFD結合信号FDYを供給するFD結合制御線８４Yが行方向（水平方向）に沿って配置されている。
【００８６】
画素２を焦点検出用の画素として使用する場合、横方向に隣接するFD結合トランジスタ６７Cと６７Dは、同時にオンさせることができない。そのため、第２の画素回路構成では、横方向に配置される隣接するFD結合トランジスタ６７どうしに対して異なる制御を可能にするために、２本のFD結合制御線８４Yが配置され、隣接するFD結合トランジスタ６７に対して交互に接続されている。
【００８７】
＜４．第３の実施の形態の画素回路構成＞
図８は、固体撮像装置１の画素アレイ部３の第３の画素回路構成を示している。
【００８８】
上述した第１及び第２の画素回路が、横方向に配列された各FD部６３どうしを接続するようにFD結合トランジスタ６７が配置されていたのに対して、第３の画素回路では、図８に示されるように、縦方向に配列された各FD部６３どうしを接続するようにFD結合トランジスタ６７が配置されている。そして、１つの画素２には、縦方向に並ぶ２つのフォトダイオード６１A及び６１Bが含まれる。
【００８９】
例えば、画素２１２の一方のフォトダイオード６１Aで生成された電荷が保持されるFD部６３Cと、画素２１２の他方のフォトダイオード６１Bで生成された電荷が保持されるFD部６３Dが、FD結合トランジスタ６７Eを介して接続されている。画素２１２のFD結合トランジスタ６７Eには、行方向に沿って配置されたFD結合制御線８４Yを介して、FD結合信号FDY1が供給される。
【００９０】
また例えば、画素２１３の一方のフォトダイオード６１Aで生成された電荷が保持されるFD部６３Dと、画素２１３の他方のフォトダイオード６１B（不図示）で生成された電荷が保持されるFD部６３C（不図示）が、画素２１３のFD結合トランジスタ６７Fを介して接続されている。画素２１３のFD結合トランジスタ６７Fには、FD結合制御線８４Yを介して、FD結合信号FDY3が供給される。
【００９１】
このような第３の画素回路構成において、例えば、画素２１２が画像生成用の画素として使用される場合、図９に示されるように、FD結合トランジスタ６７Eがオンとされ、画素２１２のフォトダイオード６１Aで生成された電荷と、フォトダイオード６１Bで生成された電荷が、同時に読み出される。
【００９２】
なお、図９の例では、増幅トランジスタ６５Cと増幅トランジスタ６５Dの両方を使用して、画素２１２のフォトダイオード６１Aで生成された電荷と、フォトダイオード６１Bで生成された電荷を読み出しているが、増幅トランジスタ６５Cと増幅トランジスタ６５Dのいずれか一方のみから読み出すことも可能である。
【００９３】
これに対して、画素２１２が焦点検出用の画素として使用される場合、画素２１２のフォトダイオード６１Aで生成された電荷は、図１０で太実線で示されるように、FD部６３C、増幅トランジスタ６５C、及び選択トランジスタ６６Cを通って、垂直信号線９に出力される。
【００９４】
また、画素２１２のフォトダイオード６１Bで生成された電荷は、図１０の太破線で示されるように、FD部６３D、増幅トランジスタ６５D、及び選択トランジスタ６６Dを通って、垂直信号線９に出力される。
【００９５】
従って、どちらも、同一の垂直信号線９に出力されるため、フォトダイオード６１Aの信号電荷の読み出しとフォトダイオード６１Bの信号電荷の読み出しは、時間を分けて行う必要がある。
【００９６】
＜５．第４の実施の形態の画素回路構成＞
そこで、図１１は、縦方向に配列された各FD部６３どうしを接続するようにFD結合トランジスタ６７が配置されている場合に、フォトダイオード６１Aの信号電荷の読み出しとフォトダイオード６１Bの信号電荷の読み出しを同時に行うようにした画素回路構成を示している。
【００９７】
即ち、図１１は、固体撮像装置１の画素アレイ部３の第４の画素回路構成を示している。
【００９８】
第４の画素回路構成では、１画素列に対して、２本の垂直信号線９C及び９Dが配置されており、増幅トランジスタ６５Cは、選択トランジスタ６６Cを介して、垂直信号線９Cに接続されており、増幅トランジスタ６５Dは、選択トランジスタ６６Dを介して、垂直信号線９Dに接続されている。
【００９９】
従って、第４の画素回路構成によれば、図１２に示されるように、画素２１２が焦点検出用の画素として使用される場合においても、フォトダイオード６１Aの信号電荷と、フォトダイオード６１Bの信号電荷を同時に読み出すことができるので、高速に読み出しを行うことができる。
【０１００】
第３及び第４の画素回路構成のように、縦方向に配列された各FD部６３どうしを接続するようにFD結合トランジスタ６７が配置されている場合には、図１３に示されるように、連続する複数のFD部６３を同時に接続させることで、１画素当たりのFD部６３の容量を、Q倍（Q=1,2,3,・・・）に可変することができる。FD容量の可変は、画素２を焦点検出用の画素及び画像生成用のどちらで使用する場合でも利用できる。
【０１０１】
また、図１４に示されるように、縦方向に隣接する複数の同色画素の転送トランジスタ６２を同時にオンし、さらに、連続する複数のFD部６３を同時に接続させることで、縦方向に隣接する複数の同色画素の画素信号を、FD部６３で加算して出力することができる。
【０１０２】
＜６．第５の実施の形態の画素回路構成＞
図１５は、固体撮像装置１の画素アレイ部３の第５の画素回路構成を示している。
【０１０３】
第５の画素回路構成は、図３に示した第１の画素回路構成に、各FD部６３が縦方向でもさらに接続可能となるように、FD結合トランジスタ６７E及び６７Fがさらに追加された構成となっている。
【０１０４】
例えば、画素２１２のフォトダイオード６１Aで生成された電荷が保持されるFD部６３Cと、画素２１３のフォトダイオード６１Aで生成された電荷が保持されるFD部６３Cが、FD結合トランジスタ６７Eを介して接続されている。
【０１０５】
同様に、画素２１２のフォトダイオード６１Bで生成された電荷が保持されるFD部６３Dと、画素２１３のフォトダイオード６１Bで生成された電荷が保持されるFD部６３Dが、FD結合トランジスタ６７Eを介して接続されている。画素２１２と画素２１３の間の各FD結合トランジスタ６７Eには、FD結合制御線８４Yを介してFD結合信号FDY1が供給される。
【０１０６】
画素２１４のフォトダイオード６１Aで生成された電荷が保持されるFD部６３C、及び、フォトダイオード６１Bで生成された電荷が保持されるFD部６３Dも、不図示の画素２１５のフォトダイオード６１Aで生成された電荷が保持されるFD部６３C、及び、フォトダイオード６１Bで生成された電荷が保持されるFD部６３Dと、それぞれ、FD結合トランジスタ６７Fで接続されている。画素２１４と画素２１５の間の各FD結合トランジスタ６７Fには、FD結合制御線８４Yを介してFD結合信号FDY3が供給される。
【０１０７】
図１５に示される第５の画素回路構成においては、FD結合トランジスタ６７Cは、１画素内の２つのフォトダイオード６１A及び６１Bの蓄積電荷を保持する２つのFD部６３C及び６３Dの接続をオンオフする。従って、FD結合トランジスタ６７Cは、画素２を画像生成用の画素として使用するか、または、焦点検出用の画素として使用するかに応じて、オンオフされる。
【０１０８】
一方、FD結合トランジスタ６７Dは、行方向に隣接する画素２の蓄積電荷を保持するFD部６３どうしの接続をオンオフする。従って、FD結合トランジスタ６７Dは、行方向に隣接する複数の画素２の画素信号をFD加算したり、FD容量を可変する場合にオンされる。
【０１０９】
また、FD結合トランジスタ６７E及び６７Fは、列方向に隣接する画素２の蓄積電荷を保持するFD部６３どうしの接続をオンオフする。従って、FD結合トランジスタ６７E及び６７Fは、列方向に隣接する複数の画素２の画素信号をFD加算したり、FD容量を可変する場合にオンされる。
【０１１０】
＜７．第６の実施の形態の画素回路構成＞
上述した第１乃至第５の実施の形態では、読み出し回路であるFD部６３、リセットトランジスタ６４、増幅トランジスタ６５、および選択トランジスタ６６が、隣接する２画素で共有されている例について説明した。
【０１１１】
しかし、本開示に係る技術は、隣接する３画素以上で読み出し回路を共有する構成とすることも可能である。
【０１１２】
図１６は、固体撮像装置１の画素アレイ部３の第６の画素回路構成を示している。
【０１１３】
図１６の第６の画素回路構成では、縦方向に隣接する４画素で、１つの読み出し回路が共有されている。その他の構成は、上述した第１の実施の形態と同様である。
【０１１４】
以上説明した本開示に係る第１乃至第６の画素回路構成によれば、１画素内に２つのフォトダイオード６１を設け、それぞれで生成された電荷を、異なる読み出し回路で読み出すことができるので、画素２を焦点検出用と画像生成用のいずれで使用する場合であっても、欠陥画素が発生しない。
【０１１５】
画素２を焦点検出用の画素として使用する場合、２分割されたフォトダイオード６１A及び６１Bそれぞれの画素信号を位相差信号として利用することができるので、回路規模の増加を最小限に抑制しつつ、焦点検出用画素を高密度に配置することができる。
【０１１６】
また、フォトダイオード６１に対応して設けられるFD部６３は、縦方向、横方向、または、それらの両方向に隣接するFD部６３と接続することが可能であるため、FD部６３の容量を可変することができる。
【０１１７】
なお、上述した例では、FD部６３の容量が、１つのフォトダイオード６１が取得できる電荷量に最適に設定されるものとして説明したが、１つのフォトダイオード６１に対して、FD結合トランジスタ６７により接続される複数のFD部６３で電荷を保持することを前提とした場合には、１つのFD部６３の容量を、１つのフォトダイオード６１が取得できる電荷量よりも小さく設定することができる。即ち、１つのフォトダイオード６１が取得できる電荷量と、１つのFD部６３で保持できる電荷量の比を、フォトダイオード６１：FD部６３＝１：１としてもよいし、フォトダイオード６１：FD部６３＝Q：１（Q＝2,3,4,・・・のいずれか）としてもよい。
【０１１８】
本開示に係る第１乃至第６の画素回路構成によれば、フォトダイオード６１に対応して設けられるFD部６３を、隣接する他のFD部６３と接続できる構成としたことにより、FD部６３の容量の自由度が拡大する。例えば、受光量が少ないときには、FD部６３の容量が小さくなる接続で使用して変換効率を上げて使用し、受光量が多いときには、複数のFD部６３を接続して、容量を大きくしてダイナミックレンジを上げて使用することができる。
【０１１９】
また、１つの画素２内に配置される２つのフォトダイオード６１A及び６１Bの電荷量の比も、上述したフォトダイオード６１A：フォトダイオード６１B＝１：１ではなく、フォトダイオード６１A：フォトダイオード６１B＝Q：１（Qは０より大きい正の実数）としてもよい。
【０１２０】
また、動画の撮影時やライブビューモードなど、撮像画像の解像度が低くて良い場合には、隣接する画素２どうしをFD部６３で接続して読み出すことにより、複数画素の画素信号をFD加算により加算した信号を生成することができる。通常、画素間引きにより解像度の低い画像を生成すると、モアレ等が発生する場合があるが、FD加算で加算した信号を生成することでモアレ等を低減することができる。また、画素信号のFD加算は、FD加算以外のアナログ加算やデジタル加算と比較して、消費電力や処理速度の面で有利である。
【０１２１】
なお、上述した各実施の形態の画素２の回路構成は、画素行単位に、順次、フォトダイオード６１による電荷の生成・蓄積を行うローリングシャッタ方式による回路構成として説明した。しかし、転送トランジスタ６２とFD部６３の間に、第２の転送トランジスタと第２の電荷保持部を追加して、画素アレイ部３内の全画素で同時に露光動作を行い、読み出されるまでの間、第２の電荷保持部で一時的に保持し、行単位に読出しが行われる全画素同時読み出し方式（グローバルシャッタ方式）による回路構成とすることも可能である。
【０１２２】
＜固体撮像装置の基板構成例＞
図１の固体撮像装置１は、図１７Aに示されるように、１枚の半導体基板１２に、複数の画素２が配列されている画素領域１２１と、画素２を制御する制御回路１２２と、画素信号の信号処理回路を含むロジック回路１２３とが形成された構成とされている。
【０１２３】
しかしながら、固体撮像装置１は、図１７Bに示されるように、画素領域１２１と制御回路１２２が形成された第１の半導体基板１３１と、ロジック回路１２３が形成された第２の半導体基板１３２とを積層した構成とすることも可能である。第１の半導体基板１３１と第２の半導体基板１３２は、例えば、貫通ビアやCu-Cuの金属結合により電気的に接続される。
【０１２４】
あるいはまた、固体撮像装置１は、図１７Cに示されるように、画素領域１２１のみが形成された第１の半導体基板１４１と、制御回路１２２とロジック回路１２３が形成された第２の半導体基板１４２とを積層した構成とすることも可能である。第１の半導体基板１４１と第２の半導体基板１４２は、例えば、貫通ビアやCu-Cuの金属結合により電気的に接続される。
【０１２５】
＜８．電子機器への適用例＞
本開示の技術は、固体撮像装置への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１２６】
図１８は、本開示に係る電子機器としての、撮像装置の構成例を示すブロック図である。
【０１２７】
図１８の撮像装置２００は、レンズ群などからなる光学部２０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）２０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路２０３を備える。また、撮像装置２００は、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７、および電源部２０８も備える。DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７および電源部２０８は、バスライン２０９を介して相互に接続されている。
【０１２８】
光学部２０１は、被写体からの入射光（像光）を取り込んで固体撮像装置２０２の撮像面上に結像する。固体撮像装置２０２は、光学部２０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置２０２として、図１の固体撮像装置１、即ち、画素２を焦点検出時と画像生成時とで２つのFD部６３の接続をオンオフすることで、欠陥画素を発生させることなく、回路規模を抑制した固体撮像装置を用いることができる。
【０１２９】
表示部２０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置２０２で撮像された動画または静止画を表示する。記録部２０６は、固体撮像装置２０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
【０１３０】
操作部２０７は、ユーザによる操作の下に、撮像装置２００が持つ様々な機能について操作指令を発する。電源部２０８は、DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６および操作部２０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１３１】
上述したように、固体撮像装置２０２として、上述した実施の形態に係る固体撮像装置１を用いることで、焦点検出用画素を高密度に配置し、欠陥画素を発生させずに撮像することができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置２００においても、撮像画像の高画質化を図ることができる。
【０１３２】
上述した例では、第１導電型をP型、第２導電型をN型として、電子を信号電荷とした固体撮像装置について説明したが、本開示の技術は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をN型とし、第２導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
【０１３３】
また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
【０１３４】
本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【０１３５】
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
【０１３６】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
【０１３７】
なお、本開示は以下のような構成も取ることができる。
（１）
行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、
前記第１の光電変換部で生成された電荷を読み出す第１の読み出し回路と、前記第２の光電変換部で生成された電荷を読み出す第２の読み出し回路と、
前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタと
を備える固体撮像装置。
（２）
前記トランジスタは、前記画素を画像生成用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を接続し、前記画素を焦点検出用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を切り離す
前記（１）に記載の固体撮像装置。
（３）
前記画素が焦点検出用の画素として用いられる場合、前記第１の読み出し回路による前記第１の光電変換部の前記電荷を読み出しと、前記第２の読み出し回路による前記第２の光電変換部の前記電荷を読み出しが、同時に行われる
前記（１）または（２）に記載の固体撮像装置。
（４）
前記第１の読み出し回路と前記第２の読み出し回路のそれぞれは、隣接する１以上の他画素の光電変換部と共有されている
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
前記第１の読み出し回路と前記第２の読み出し回路のそれぞれは、隣接する複数の他画素の光電変換部と共有されている
前記（４）に記載の固体撮像装置。
（６）
前記トランジスタを制御する制御線が、列方向に沿って配置されている
前記（１）乃至（５）のいずれかに記載の固体撮像装置。
（７）
前記トランジスタを制御する制御線が、行方向に沿って配置されている
前記（１）乃至（５）のいずれかに記載の固体撮像装置。
（８）
裏面照射型である
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（９）
表面照射型である
前記（１）乃至（７）のいずれかに記載の固体撮像装置。
（１０）
前記画素は、前記複数の画素で同時に露光動作を行い、読み出しは行単位に行われる回路構成を有する
前記（１）乃至（９）のいずれかに記載の固体撮像装置。
（１１）
前記複数の画素が配列された画素領域が少なくとも形成された第１の半導体基板と、前記画素から出力された画素信号を処理するロジック回路が少なくとも形成された第２の半導体基板とが積層された構成を有する
前記（１）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、
前記第１の光電変換部で生成された電荷を読み出す第１の読み出し回路と、前記第２の光電変換部で生成された電荷を読み出す第２の読み出し回路と、
前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタとを備え、
前記トランジスタは、前記画素を画像生成用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を接続し、前記画素を焦点検出用の画素として用いる場合、前記第１の電荷保持部と前記第２の電荷保持部を切り離す
固体撮像装置の駆動方法。
（１３）
行列状に２次元配置された複数の画素それぞれは、１つのマイクロレンズを介して入射された光を光電変換する第１の光電変換部と第２の光電変換部を有しており、
前記第１の光電変換部で生成された電荷を読み出す第１の読み出し回路と、前記第２の光電変換部で生成された電荷を読み出す第２の読み出し回路と、
前記第１の読み出し回路に含まれる第１の電荷保持部と、前記第２の読み出し回路に含まれる第２の電荷保持部とを接続するトランジスタと
を備える固体撮像装置
を備える電子機器。
【符号の説明】
【０１３８】
１  固体撮像装置，  ２  画素，  ３  画素アレイ部，  １２  半導体基板，  ６１  フォトダイオード，  ６２  転送トランジスタ，  ６３  FD部，  ６４  リセットトランジスタ，  ６５  増幅トランジスタ，  ６６  選択トランジスタ，  ６７  FD結合トランジスタ，  ８４X，８４Y  FD結合制御線，  １３１  第１の半導体基板，  １３２  第２の半導体基板，  １４１  第１の半導体基板，  １４２  第２の半導体基板，  ２００  撮像装置，  ２０２  固体撮像装置
【図１】
2015177429.tif 000003
【図２】
2015177429.tif 000004
【図３】
2015177429.tif 000005
【図４】
2015177429.tif 000006
【図５】
2015177429.tif 000007
【図６】
2015177429.tif 000008
【図７】
2015177429.tif 000009
【図８】
2015177429.tif 000010
【図９】
2015177429.tif 000011
【図１０】
2015177429.tif 000012
【図１１】
2015177429.tif 000013
【図１２】
2015177429.tif 000014
【図１３】
2015177429.tif 000015
【図１４】
2015177429.tif 000016
【図１５】
2015177429.tif 000017
【図１６】
2015177429.tif 000018
【図１７】
2015177429.tif 000019
【図１８】
2015177429.tif 000020