(57)【要約】【課題】外部チャージポンプＩＣの特性の相違を吸収するために好適なドライバＩＣを提供する。【解決手段】ドライバＩＣが、チャージポンプ回路が集積化された外部チャージポンプＩＣから電源電圧を受け取る電源パッドと、該電源電圧を用いて表示パネルを駆動する駆動回路と、制御クロック信号を生成するクロック生成回路部と、制御クロック信号を外部チャージポンプＩＣに出力するクロック出力パッドと、該電源電圧の電圧レベルに応答して、制御クロック信号の周波数を調節する制御回路部とを具備する。【選択図】図３
2015191209.tif 000002
【特許請求の範囲】
【請求項１】
チャージポンプ回路が集積化された外部チャージポンプＩＣから電源電圧を受け取る電源パッドと、
前記電源電圧を用いて表示パネルを駆動する駆動回路と、
制御クロック信号を生成するクロック生成回路部と、
前記制御クロック信号を前記外部チャージポンプＩＣに出力するクロック出力パッドと、
前記電源電圧の電圧レベルに応答して、前記制御クロック信号の周波数を調節する制御回路部
とを具備する
ドライバＩＣ。
【請求項２】
請求項１に記載のドライバＩＣであって、
前記制御回路部は、前記外部チャージポンプＩＣから受け取った前記電源電圧の電圧レベルが最高値又は最高値に近接する値になるように前記制御クロック信号の周波数を調節する
ドライバＩＣ。
【請求項３】
請求項１に記載のドライバＩＣであって、
前記制御回路部は、前記外部チャージポンプＩＣから受け取った前記電源電圧の電圧レベルが所定の一定電圧に保たれるように前記制御クロック信号の周波数を調節する
ドライバＩＣ。
【請求項４】
請求項１に記載のドライバＩＣであって、
前記制御回路部は、
前記電源電圧が所定電圧より高いか否かに応答して出力信号を出力するコンパレータと、
前記コンパレータの前記出力信号に応じて前記制御クロック信号の周波数を調節する判定回路
とを含む
ドライバＩＣ。
【請求項５】
請求項４に記載のドライバＩＣであって、
前記ドライバＩＣの電源オンに応答して開始されるパワーオンシーケンスにおいて、前記判定回路は、前記所定電圧を変化させながら前記電源電圧と前記所定電圧を比較する動作を行うことで前記電源電圧の電圧レベルを検出し、検出した前記電源電圧の電圧レベルが最高値又は最高値に近接する値になるように前記制御クロック信号の周波数を調節し、
前記パワーオンシーケンスが完了した後で行われる通常動作において、前記判定回路は、前記比較部を前記電源電圧を所定の許容最大値と比較するように設定し、前記電源電圧が前記許容最大値よりも高い場合に前記クロック生成回路部による前記制御クロック信号の生成を停止する
ドライバＩＣ。
【請求項６】
表示パネルと、
前記表示パネルを駆動するドライバＩＣと、
前記ドライバＩＣとは別に用意され、電源電圧を生成するチャージポンプ回路が集積化された外部チャージポンプＩＣ
とを具備し、
前記ドライバＩＣが、
前記外部チャージポンプＩＣから前記電源電圧を受け取る電源パッドと、
前記電源電圧を用いて前記表示パネルを駆動する駆動回路と、
制御クロック信号を生成するクロック生成回路部と、
前記制御クロック信号を前記外部チャージポンプＩＣに出力するクロック出力パッドと、
前記電源電圧の電圧レベルに応答して、前記制御クロック信号の周波数を調節する制御回路部
とを備えた
表示装置。
【請求項７】
請求項６に記載の表示装置であって、
前記制御回路部は、前記外部チャージポンプＩＣから受け取った前記電源電圧の電圧レベルが最高値又は最高値に近接する値になるように前記制御クロック信号の周波数を制御する
表示装置。
【請求項８】
請求項６に記載の表示装置であって、
前記制御回路部は、前記外部チャージポンプＩＣから受け取った前記電源電圧の電圧レベルが所定の一定電圧に保たれるように前記制御クロック信号の周波数を制御する
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバＩＣ（integrated circuit）及び表示装置に関する。
【背景技術】
【０００２】
液晶表示パネルを駆動するドライバＩＣは、一般に、ロジック回路及びアナログ回路を含んでおり、ドライバＩＣでは、該ロジック回路及びアナログ回路を動作させるための様々な電源電圧が用いられる。例えば、ロジック回路にはロジック用電源電圧（液晶表示装置の当業者間では、“ＩＯＶＣＣ”と表記されることがある）が供給され、また、ソース線（データ線、信号線とも呼ばれる）を駆動するアナログ回路であるソース駆動回路には、液晶駆動用の正電源電圧及び負電源電圧（当業者間では、“ＶＳＰ”、“ＶＳＮ”と表記されることがある）が供給される。
【０００３】
ドライバＩＣで使用される電源電圧のうち、比較的に高い電源電圧は、チャージポンプ回路を用いて生成されることがある。当業者に周知であるように、チャージポンプ回路は、昇圧キャパシタに充放電を行うと共に、該昇圧キャパシタの間の接続関係を切り替えることにより、高電圧を発生する回路である。昇圧キャパシタの充放電の制御、及び、該昇圧キャパシタの接続関係の切り替えは、制御クロック信号に応答して行われる。チャージポンプ回路は、ドライバＩＣの内部に集積化されることがあり、また、ドライバＩＣとは別のＩＣに集積化されることがある。以下では、ドライバＩＣとは別に用意される、チャージポンプ回路を集積化したＩＣを、“外部チャージポンプＩＣ”と呼ぶことがある。
【０００４】
なお、特開２００９−２０１２４３号公報は、ドライバＩＣと、ドライバＩＣの外部に設けられたチャージポンプ回路とを備えた液晶表示装置を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２０１２４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
発明者は、ドライバＩＣとは別に外部チャージポンプＩＣが用意された表示装置に関し、ドライバＩＣが外部チャージポンプＩＣに制御クロック信号を供給するような構成について検討している。ドライバＩＣは、一般に、クロック信号を発生する機能を有しているので、ドライバＩＣから外部チャージポンプＩＣに制御クロック信号を供給する構成はハードウェアの有効利用に有用である。
【０００７】
発明者が想起した一つの発想は、ドライバＩＣが、様々な外部チャージポンプＩＣに対応して構成されていれば利便性が高くなるであろうということである。液晶表示装置（又は、液晶表示パネルモジュール）のメーカーは、例えばコスト低減の観点から、様々なベンダーから外部チャージポンプＩＣを調達することを希望する。その一方で、様々なベンダーから調達した外部チャージポンプＩＣの特性は相違し得る。
【０００８】
特に、発明者の知見によれば、外部チャージポンプＩＣの出力電圧の制御クロック信号の周波数に対する依存性は、外部チャージポンプＩＣ毎に相違し得る。図１は、外部チャージポンプＩＣの出力電圧の制御クロック信号の周波数に対する依存性の相違の例を示すグラフである。例えば、Ａ社の外部チャージポンプＩＣは、制御クロック信号の周波数がｆＶ＿ＭＡＸ＿Ａであるときに出力電圧が最大になり、Ｂ社の外部チャージポンプＩＣは、制御クロック信号の周波数がｆＶ＿ＭＡＸ＿Ｂであるときに出力電圧が最大になる。
【０００９】
また、外部チャージポンプＩＣの特性は、外部チャージポンプＩＣの動作状況によっても変化し得る。一般に、外部チャージポンプＩＣの負荷電流が大きいと、外部チャージポンプＩＣの出力電圧は低くなり、逆に、負荷電流が小さくなると、外部チャージポンプＩＣの出力電圧は高くなる。
【００１０】
このような外部チャージポンプＩＣの特性の相違を吸収できるようにドライバＩＣが構成されていれば、ドライバＩＣのユーザ（例えば、液晶表示装置や液晶表示パネルモジュールのメーカー）の利便性は向上されるであろう。例えば、図１に図示されているＡ社の外部チャージポンプＩＣについては、ドライバＩＣから周波数がｆＶ＿ＭＡＸ＿Ａである制御クロック信号を供給することで、外部チャージポンプＩＣの出力電圧が最大になる。これは、外部チャージポンプＩＣの効率の向上につながる。
【００１１】
このような状況は、液晶表示装置のみならず、他の表示パネル（例えば、プラズマディスプレイパネル）を駆動するドライバＩＣと外部チャージポンプＩＣとを備える表示装置についてもあてはまる。
【００１２】
したがって、本発明の一つの目的は、外部チャージポンプＩＣの特性の相違を吸収できるように構成されたドライバＩＣ及び表示装置を提供することにある。
【００１３】
本発明の他の目的、課題、新規の特徴は、以下に述べられる記載から理解されるであろう。
【課題を解決するための手段】
【００１４】
本発明の一の観点では、ドライバＩＣが、チャージポンプ回路が集積化された外部チャージポンプＩＣから電源電圧を受け取る電源パッドと、該電源電圧を用いて表示パネルを駆動する駆動回路と、制御クロック信号を生成するクロック生成回路部と、制御クロック信号を外部チャージポンプＩＣに出力するクロック出力パッドと、該電源電圧の電圧レベルに応答して、制御クロック信号の周波数を調節する制御回路部とを具備する。
【００１５】
本発明の他の観点では、表示装置が、表示パネルと、表示パネルを駆動するドライバＩＣと、ドライバＩＣとは別に用意され、電源電圧を生成するチャージポンプ回路が集積化された外部チャージポンプＩＣとを具備する。ドライバＩＣは、外部チャージポンプＩＣから該電源電圧を受け取る電源パッドと、該電源電圧を用いて表示パネルを駆動する駆動回路と、制御クロック信号を生成するクロック生成回路部と、制御クロック信号を外部チャージポンプＩＣに出力するクロック出力パッドと、該電源電圧の電圧レベルに応答して、制御クロック信号の周波数を調節する制御回路部とを備えている。
【発明の効果】
【００１６】
本発明によれば、外部チャージポンプＩＣの特性の相違を吸収できるように構成されたドライバＩＣ及び表示装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】外部チャージポンプＩＣの出力電圧の制御クロック信号の周波数に対する依存性の相違の例を示すグラフである。
【図２】一実施形態における液晶表示装置の構成の例を示すブロック図である。
【図３】第１の実施形態におけるドライバＩＣの構成の一例を示すブロック図である。
【図４】第１の実施形態における制御クロック信号の周波数の調節の手順を示すフローチャートである。
【図５】第２の実施形態におけるドライバＩＣの構成の一例を示すブロック図である。
【図６】外部チャージポンプＩＣの出力電圧と制御クロック信号の周波数の関係が、負荷電流に応じて変化することを示すグラフである。
【図７】第３の実施形態における制御クロック信号の周波数の調節の手順を示すフローチャートである。
【発明を実施するための形態】
【００１８】
（第１の実施形態）
図２は、本発明の一実施形態における液晶表示装置１０の構成の例を示すブロック図である。液晶表示装置１０は、液晶表示パネル１１とドライバＩＣ１２と外部チャージポンプＩＣ１３とを備えている。ドライバＩＣ１２は、ＣＯＧ（Chip  on  Glass）のような表面実装技術を用いて液晶表示パネル１１に搭載されている。
【００１９】
液晶表示パネル１１は、一対のＧＩＰ（gate  in  panel）回路１４Ｌ、１４Ｒと、表示領域１５とを備えている。ＧＩＰ回路１４Ｌは、表示領域１５の左側に位置しており、ＧＩＰ回路１４Ｒは、表示領域１５の右側に位置している。表示領域１５には、複数のゲート線１６（走査線、アドレス線とも呼ばれる）と、複数のソース線１７（信号線、データ線とも呼ばれる）が配置されると共に、副画素１８が行列に配置されている。各副画素１８は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のいずれかを表示するように構成されており、液晶表示パネル１１の各画素は、それぞれ、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表示する３つの副画素１８で構成される。ＧＩＰ回路１４Ｌは、奇数番目のゲート線１６を駆動し、ＧＩＰ回路１４Ｒは、偶数番目のゲート線１６を駆動する。
【００２０】
ドライバＩＣ１２は、液晶表示パネル１１を駆動するための動作を行う。詳細には、ドライバＩＣ１２は、下記のように動作する。第１に、ドライバＩＣ１２は、アプリケーションプロセッサ２０から受け取った画像データ及び制御データに応答して、ソース線１７を駆動する。画像データとは、液晶表示パネル１１の表示領域１５に表示される画像に対応するデータであり、より具体的には、各副画素１８の階調を指定するデータである。ドライバＩＣ１２は、更に、アプリケーションプロセッサ２０から受け取った制御データに応答して、ＧＩＰ回路１４Ｌを制御するゲート制御信号ＳＧＩＰＬと、ＧＩＰ回路１４Ｒを制御するゲート制御信号ＳＧＩＰＲを生成する。加えて、ドライバＩＣ１２は、外部チャージポンプＩＣ１３に制御クロック信号ＣＬＫＣＴＲＬを供給する。
【００２１】
外部チャージポンプＩＣ１３は、ドライバＩＣ１２から受け取った制御クロック信号ＣＬＫＣＴＲＬを用いて昇圧動作を行い、電源電圧を生成する。図２の構成では、外部チャージポンプＩＣ１３が、ドライバＩＣ１２に、液晶駆動用電源電圧、より具体的には、正電源電圧ＶＳＰ及び負電源電圧ＶＳＮを供給する。
【００２２】
図３は、本実施形態におけるドライバＩＣ１２の構成の一例を示すブロック図である。図３は、主として、制御クロック信号ＣＬＫＣＴＲＬの生成に関連する回路部分を図示しているが、実際には、ドライバＩＣ１２は、他の様々な回路（例えば、インターフェース回路、タイミングジェネレータ、パネルインターフェース回路等）が集積化されることに留意されたい。
【００２３】
本実施形態のドライバＩＣ１２は、外部チャージポンプＩＣ１３に供給される制御クロック信号ＣＬＫＣＴＲＬの周波数が、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される電源電圧の電圧レベルに応じて制御可能に構成されている。以下、ドライバＩＣ１２の構成について詳細に説明する。
【００２４】
ドライバＩＣ１２は、液晶駆動用電源電圧を外部チャージポンプＩＣ１３から受け取る電源パッド１２ａ、１２ｂと、制御クロック信号ＣＬＫＣＴＲＬを外部チャージポンプＩＣ１３に出力するためのクロック出力パッド１２ｃとを有している。図３の構成では、正電源電圧ＶＳＰが外部チャージポンプＩＣ１３から電源パッド１２ａに供給され、負電源電圧ＶＳＮが外部チャージポンプＩＣ１３から電源パッド１２ｂに供給される。
【００２５】
ドライバＩＣ１２は、更に、ソース駆動回路２１と、発振器２２と、分周回路２３と、抵抗素子２４と、可変抵抗素子２５と、コンパレータ２６と、判定回路２７と、分周比設定レジスタ２８とを備えている。
【００２６】
ソース駆動回路２１は、液晶表示パネル１１のソース線１７を駆動する。本実施形態では、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給された正電源電圧ＶＳＰ及び負電源電圧ＶＳＮが、それぞれ、電源線３１、３２を介してソース駆動回路２１に供給され、ソース駆動回路２１は、正電源電圧ＶＳＰ及び負電源電圧ＶＳＮを用いてソース線１７を駆動する。
【００２７】
発振器２２、分周回路２３は、制御クロック信号ＣＬＫＣＴＲＬを生成するクロック生成回路部を構成している。詳細には、発振器２２は、内部クロック信号ＣＬＫＩＮＴを生成する。分周回路２３は、内部クロック信号ＣＬＫＩＮＴを分周して制御クロック信号ＣＬＫＣＴＲＬを生成する。分周回路２３によって行われる分周の分周比、即ち、分周回路２３によって生成される制御クロック信号ＣＬＫＣＴＲＬの周波数は、分周比設定レジスタ２８に保持されるレジスタ値ＤＤＩＶ＿ＳＥＴに応じて調節される。生成された制御クロック信号ＣＬＫＣＴＲＬは、クロック出力パッド１２ｃを介して外部チャージポンプＩＣ１３に供給される。
【００２８】
抵抗素子２４と、可変抵抗素子２５と、コンパレータ２６と、判定回路２７と、分周比設定レジスタ２８とは、外部チャージポンプＩＣ１３から供給される液晶駆動用電源電圧の電圧レベル、より具体的には、正電源電圧ＶＳＰの電圧レベルに応じて制御クロック信号ＣＬＫＣＴＲＬの周波数を制御する制御回路部を構成している。
【００２９】
詳細には、抵抗素子２４と可変抵抗素子２５とは、正電源電圧ＶＳＰが供給される電源線３１と接地電位ＶＳＳを有する接地端子３３の間に直列に接続されている。抵抗素子２４と可変抵抗素子２５は、正電源電圧ＶＳＰに対して電圧分割するために用いられる。
【００３０】
コンパレータ２６は、接続ノード３４の電圧（即ち、正電源電圧ＶＳＰを抵抗素子２４と可変抵抗素子２５とで電圧分割して得られる電圧）と、基準電圧ＶＲＥＦとを比較する。コンパレータ２６の非反転入力は抵抗素子２４と可変抵抗素子２５との接続ノード３４に接続され、コンパレータ２６の反転入力には基準電圧ＶＲＥＦが供給される。
【００３１】
ここで、正電源電圧ＶＳＰを電圧分割して得られる電圧は、正電源電圧ＶＳＰに比例する電圧であるから、コンパレータ２６から出力される出力信号は、正電源電圧ＶＳＰが所定電圧より高いか否かに応答して決定されることになる。即ち、抵抗素子２４と可変抵抗素子２５とコンパレータ２６とは、全体としては、正電源電圧ＶＳＰが所定電圧より高いか否かに応答して出力信号を出力する比較部として機能することになる。
【００３２】
判定回路２７は、コンパレータ２６の出力信号をモニタして、分周比設定レジスタ２８に保持されるレジスタ値ＤＤＩＶ＿ＳＥＴを操作する（即ち、制御クロック信号ＣＬＫＣＴＲＬの周波数を調節する）。詳細には、判定回路２７は、レジスタ値Ａを保持するレジスタ２７ａとレジスタ値Ｂを保持する２７ｂを備えている。ここで、レジスタ値Ａは、検出された正電源電圧ＶＳＰの電圧レベルを一時的に記憶するために用いられ、レジスタ値Ｂは、コンパレータ２６が反応する電圧を設定する、即ち、可変抵抗素子２５の抵抗値を設定するために用いられる。レジスタ値Ｂによって正電源電圧ＶＳＰに対して行われる電圧分割の分割比が調節され、これにより、コンパレータ２６が反応する電圧（即ち、コンパレータ２６の出力信号が反転する電圧）が調節される。判定回路２７は、コンパレータ２６が反応したときに、レジスタ値Ａ、Ｂを比較し、その比較結果に応じてレジスタ値Ａ、Ｂの操作、及び、分周比設定レジスタ２８に保持されるレジスタ値ＤＤＩＶ＿ＳＥＴの操作を行う。
【００３３】
分周比設定レジスタ２８は、分周回路２３によって行われる分周の分周比を指定するレジスタ値ＤＤＩＶ＿ＳＥＴを保持する。上述のように、レジスタ値ＤＤＩＶ＿ＳＥＴは、判定回路２７によって操作される。
【００３４】
続いて、本実施形態におけるドライバＩＣ１２の動作を説明する。本実施形態では、外部チャージポンプＩＣ１３に供給される制御クロック信号ＣＬＫＣＴＲＬの周波数が、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される液晶駆動用電源電圧、より具体的には、正電源電圧ＶＳＰの電圧レベルに応じて制御される。ここで、本実施形態では、ドライバＩＣ１２の電源オンに応答して開始されるパワーオンシーケンスにおいて、制御クロック信号ＣＬＫＣＴＲＬの周波数が調節される。
【００３５】
図４は、本実施形態における制御クロック信号ＣＬＫＣＴＲＬの周波数の調節の手順を示すフローチャートである。図４の手順では、外部チャージポンプＩＣ１３によって生成される正電源電圧ＶＳＰの電圧レベルが、最高値又は最高値に近接した値になるように制御クロック信号ＣＬＫＣＴＲＬの周波数が調節される。正電源電圧ＶＳＰの電圧レベルが、最高値又は最高値に近接した値になっていることは、一般には、外部チャージポンプＩＣ１３が適切に動作していることを意味している。正電源電圧ＶＳＰの電圧レベルが最高値又は最高値に近接した値になるように制御クロック信号ＣＬＫＣＴＲＬの周波数を調節することにより、外部チャージポンプＩＣ１３の特性の差を吸収しながら、適正な周波数を有する制御クロック信号ＣＬＫＣＴＲＬを外部チャージポンプＩＣ１３に供給することができる。
【００３６】
より具体的には、本実施形態では、制御クロック信号ＣＬＫＣＴＲＬの周波数が十分に低く設定された後、徐々に増大される。このとき、クロック信号ＣＬＫＣＴＲＬの周波数の増加に伴い、外部チャージポンプＩＣ１３によって生成される正電源電圧ＶＳＰの電圧レベルも徐々に増大する。ただし、図１から理解されるように、正電源電圧ＶＳＰの電圧レベルは、ある周波数において減少し始めることが予期される。正電源電圧ＶＳＰの電圧レベルの減少が検出されると制御クロック信号ＣＬＫＣＴＲＬの周波数の増加が停止され、制御クロック信号ＣＬＫＣＴＲＬは、この時点で最終的に設定されている周波数に固定される。このような手順によれば、外部チャージポンプＩＣ１３によって生成される正電源電圧ＶＳＰの電圧レベルが、最大値又は最大値に近接した値になるように制御クロック信号ＣＬＫＣＴＲＬの周波数が調節されることになる。以下、本実施形態における制御クロック信号ＣＬＫＣＴＲＬの周波数の調節の手順を詳細に説明する。
【００３７】
ドライバＩＣ１２の電源オンに応答してパワーオンシーケンスが開始されると、分周比設定レジスタ２８のレジスタ値ＤＤＩＶ＿ＳＥＴが初期値に設定され、該初期値に対応する周波数を有する制御クロック信号ＣＬＫＣＴＲＬが生成される（ステップＳ０１）。ステップＳ０１では、制御クロック信号ＣＬＫＣＴＲＬの周波数が、設定可能な周波数のうちで最も低い周波数に設定される。外部チャージポンプＩＣ１３は、制御クロック信号ＣＬＫＣＴＲＬを用いて昇圧動作を行って液晶駆動用電源電圧、より具体的には、正電源電圧ＶＳＰ、負電源電圧ＶＳＮを生成し、生成した正電源電圧ＶＳＰ、負電源電圧ＶＳＮをドライバＩＣ１２に供給する。
【００３８】
更に、レジスタ２７ａ、２７ｂに保持されるレジスタ値Ａ、Ｂが初期化される（ステップＳ０２）。即ち、レジスタ値Ａ、Ｂが、設定可能な値のうちの最小値に設定される。可変抵抗素子２５の抵抗値は、レジスタ値Ｂに応じて設定される。これにより、可変抵抗素子２５の抵抗値は、設定可能な抵抗値のうちで最も低い抵抗値に設定される。
【００３９】
続いて、レジスタ値Ｂの値が１だけ増加される（ステップＳ０３）。これにより、可変抵抗素子２５の抵抗値も１段階増加し、接続ノード３４の電圧も上昇する。
【００４０】
コンパレータ２６は、基準電圧ＶＲＥＦと接続ノード３４の電圧とを比較する（ステップＳ０４）。コンパレータ２６が反応しない（即ち、コンパレータ２６の出力信号が反転しない）場合には、レジスタ値Ｂの増加（ステップＳ０３）とコンパレータ２６による比較（ステップＳ０４）が再度に行われる。レジスタ値Ｂの増加（ステップＳ０３）とコンパレータ２６による比較（ステップＳ０４）は、コンパレータ２６が反応するまで繰り返して行われる。
【００４１】
コンパレータ２６が反応すると（即ち、コンパレータ２６の出力信号が反転すると）、レジスタ値Ａ、Ｂが比較される（ステップＳ０５）。ここで、コンパレータ２６が反応するとは、接続ノード３４の電圧、即ち、正電源電圧ＶＳＰを抵抗素子２４と可変抵抗素子２５とで電圧分割して得られる電圧が、基準電圧ＶＲＥＦを超えたことを意味している。よって、この時点でのレジスタ値Ｂは、正電源電圧ＶＳＰの電圧レベルに対応する値になっている。言い換えれば、ステップＳ０３〜Ｓ０５の動作は、正電源電圧ＶＳＰと比較される所定電圧を変化させながら、正電源電圧ＶＳＰと該所定電圧を比較する動作を行うことで、正電源電圧ＶＳＰの電圧レベルを検出する動作に相当している。
【００４２】
ステップＳ０５が初めて実行される場合には、必ず、レジスタ値Ｂがレジスタ値Ａよりも大きくなるので、ステップＳ０６が行われる。ステップＳ０６では、レジスタ値Ａが、レジスタ値Ｂと同一値に設定される。これにより、レジスタ値Ａが、ステップＳ０３〜Ｓ０５によって検出された正電源電圧ＶＳＰの電圧レベルに対応する値に設定される。更に、レジスタ値Ｂが初期化される（即ち、設定可能な値のうちの最小値に設定される）。加えて、分周比設定レジスタ２８のレジスタ値ＤＤＩＶ＿ＳＥＴを操作することにより、制御クロック信号ＣＬＫＣＴＲＬの周波数が、１段階上昇され、手順は、ステップＳ０３に戻る。
【００４３】
その後、ステップＳ０３〜Ｓ０６の手順が繰り返して行われる。ステップＳ０３〜Ｓ０６の手順は、ステップＳ０５において、レジスタ値Ｂの値がレジスタ値Ａよりも小さいと判断されるまで継続して行われる。
【００４４】
ステップＳ０３〜Ｓ０６が繰り返して行われる過程において、当初は、制御クロック信号ＣＬＫＣＴＲＬの周波数が１段階上昇されると正電源電圧ＶＳＰの電圧レベルも増大するので、ステップＳ０５の比較の時点においてレジスタ値Ｂがレジスタ値Ａよりも大きくなる。しかしながら、制御クロック信号ＣＬＫＣＴＲＬの周波数が正電源電圧ＶＳＰの電圧レベルが最高値となる周波数を超えると、ステップＳ０５の比較の時点においてレジスタ値Ｂがレジスタ値Ａよりも小さくなる。即ち、ステップＳ０５においてレジスタ値Ｂがレジスタ値Ａよりも小さいと判断された時点では、制御クロック信号ＣＬＫＣＴＲＬの周波数は、外部チャージポンプＩＣ１３によって生成される正電源電圧ＶＳＰの電圧レベルが最大値又は最大値に近接した値になるように調節されていることになる。ステップＳ０５においてレジスタ値Ｂがレジスタ値Ａよりも小さいと判断されると、制御クロック信号ＣＬＫＣＴＲＬの周波数の調節が終了し、以後、制御クロック信号ＣＬＫＣＴＲＬの周波数が固定される。
【００４５】
以上に説明されているように、本実施形態では、ドライバＩＣ１２が、外部チャージポンプＩＣ１３から供給される電源電圧の電圧レベルに応答して外部チャージポンプＩＣ１３に供給する制御クロック信号ＣＬＫＣＴＲＬの周波数を調節するように構成されている。このようなドライバＩＣ１２の構成を利用して、本実施形態では、外部チャージポンプＩＣ１３から供給される電源電圧（具体的には、正電源電圧ＶＳＰ）の電圧レベルが最高値又は最高値に近接した値になるように制御クロック信号ＣＬＫＣＴＲＬの周波数が調節される。このような動作によれば、外部チャージポンプＩＣ１３の特性の相違を吸収し、外部チャージポンプＩＣ１３の特性に応じた最適な周波数を有する制御クロック信号ＣＬＫＣＴＲＬを供給することができる。
【００４６】
なお、本実施形態では、液晶駆動用電源電圧（より具体的には、正電源電圧ＶＳＰ）の電圧レベルに応答して制御クロック信号ＣＬＫＣＴＲＬの周波数が調節されるが、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される他の電源電圧に応答して制御クロック信号ＣＬＫＣＴＲＬの周波数を調節してもよい。この場合、抵抗素子２４と可変抵抗素子２５は、当該電源電圧が供給される電源パッドに接続された電源線と接地端子３３の間に接続される。
【００４７】
（第２の実施形態）
図５は、本発明の第２の実施形態におけるドライバＩＣ１２の構成を示すブロック図である。本実施形態においても、ドライバＩＣ１２は、電源がオンされたときに実行されるパワーオンシーケンスにおいて、外部チャージポンプＩＣ１３から供給される電源電圧の電圧レベルに応答して外部チャージポンプＩＣ１３に供給する制御クロック信号ＣＬＫＣＴＲＬの周波数を調節する。
【００４８】
加えて、本実施形態では、パワーオンシーケンスが終了した後（即ち、制御クロック信号ＣＬＫＣＴＲＬの周波数の調節が完了して制御クロック信号ＣＬＫＣＴＲＬの周波数が固定された後）、ドライバＩＣ１２が、外部チャージポンプＩＣ１３から供給される電源電圧の過剰な上昇を検知するように動作する。外部チャージポンプＩＣ１３から供給される電源電圧が過剰に高くなった場合、ドライバＩＣ１２は、外部チャージポンプＩＣ１３による電源電圧の生成を停止するように動作する。外部チャージポンプＩＣ１３から供給される電源電圧が過剰に高くなることは、ドライバＩＣ１２の動作の信頼性を確保するために好ましくない。本実施形態では、外部チャージポンプＩＣ１３から供給される電源電圧が過剰に高くなったときに外部チャージポンプＩＣ１３による電源電圧の生成が停止され、これにより、ドライバＩＣ１２が保護される。以下、実施形態におけるドライバＩＣ１２の構成と動作について詳細に説明する。
【００４９】
以下では、外部チャージポンプＩＣ１３から供給される正電源電圧ＶＳＰの電圧レベルに応答して外部チャージポンプＩＣ１３に供給する制御クロック信号ＣＬＫＣＴＲＬの周波数を調節され、その後、正電源電圧ＶＳＰが過剰に高くなった場合には、外部チャージポンプＩＣ１３による正電源電圧ＶＳＰの生成を停止するような動作が行われる場合のドライバＩＣ１２の構成及び動作を説明する。
【００５０】
本実施形態では、判定回路２７にタイミング制御信号ＳＴＭＧが供給されると共に、判定回路２７が、アラーム信号ＳＡＬＭを生成するように構成されている。アラーム信号ＳＡＬＭとは、外部チャージポンプＩＣ１３から供給される正電源電圧ＶＳＰが過剰に高くなったときにアサートされる信号である。アラーム信号ＳＡＬＭがアサートされると、分周回路２３は、外部チャージポンプＩＣ１３への制御クロック信号ＣＬＫＣＴＲＬの供給を停止する。
【００５１】
本実施形態では、ドライバＩＣ１２は、下記のように動作する。パワーオンシーケンスにおけるドライバＩＣ１２の動作は、第１の実施形態と同様である。パワーオンシーケンスが完了すると、判定回路２７は、タイミング制御信号ＳＴＭＧからパワーオンシーケンスが完了したことを判断する。タイミング制御信号ＳＴＭＧとしては、例えば、垂直同期信号ＶＳＹＮＣが用いられてもよい。この場合、垂直同期信号ＶＳＹＮＣから、垂直同期信号ＶＳＹＮＣの生成が開始されてから所定数のフレーム期間が経過したことを検知すると、判定回路２７は、パワーオンシーケンスが完了したと判断する。その代わりに、タイミング制御信号ＳＴＭＧとして、パワーオンシーケンスが完了したことを判定回路２７に通知する信号を用いてもよい。
【００５２】
パワーオンシーケンスが完了したと判断すると、判定回路２７は、レジスタ２７ｂに設定されているレジスタ値Ｂを、正電源電圧ＶＳＰの許容最大値に対応する値に設定する。抵抗素子２４の抵抗値をＲ１、可変抵抗素子２５の抵抗値をＲ２、正電源電圧ＶＳＰの許容最大値をＶＳＰＭＡＸとしたとき、正電源電圧ＶＳＰが許容最大値ＶＳＰＭＡＸである場合に基準電圧ＶＲＥＦと接続ノード３４の電圧とが一致する可変抵抗素子２５の抵抗値Ｒ２は、下記式（１）で与えられる：
【数１】
2015191209.tif 000003
レジスタ２７ｂに設定されているレジスタ値Ｂは、可変抵抗素子２５の抵抗値Ｒ２が式（１）で与えられる値になるように設定される。ここで、式（１）は、基準電圧ＶＲＥＦと接続ノード３４の電圧とが一致するという条件、即ち、下記式（２）：
【数２】
2015191209.tif 000004
から得られていることに留意されたい。
【００５３】
このような動作は、抵抗素子２４、可変抵抗素子２５及びコンパレータ２６とで構成される比較部を、正電源電圧ＶＳＰが許容最大値ＶＳＰＭＡＸより高いか否かに応答して出力信号を生成する状態に設定することに相当する。
【００５４】
判定回路２７は、コンパレータ２６の出力信号から接続ノード３４の電圧が基準電圧ＶＲＥＦを超えたと判断したとき、即ち、正電源電圧ＶＳＰが許容最大値ＶＳＰＭＡＸを超えたと判断したとき、アラーム信号ＳＡＬＭをアサートする。アラーム信号ＳＡＬＭがアサートされると、分周回路２３は、外部チャージポンプＩＣ１３への制御クロック信号ＣＬＫＣＴＲＬの供給を停止する。これにより、外部チャージポンプＩＣ１３による正電源電圧ＶＳＰの生成が停止され、ドライバＩＣ１２が保護される。
【００５５】
ここで、本実施形態では、コンパレータ２６がパワーオンシーケンスにおける制御クロック信号ＣＬＫＣＴＲＬの周波数の調整と、パワーオンシーケンスの完了後における正電源電圧ＶＳＰの過剰な上昇の検出とに兼用されていることに留意されたい。本実施形態のドライバＩＣ１２の動作と構成によれば、単一のコンパレータ２６により、制御クロック信号ＣＬＫＣＴＲＬの周波数の調整と電源電圧の過剰な上昇の検知を行うことができる。これは、ドライバＩＣ１２のハードウェアの低減に有用である。
【００５６】
（第３の実施形態）
【００５７】
第３の実施形態では、通常動作時において、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される電源電圧を、外部チャージポンプＩＣ１３の負荷電流に依存せずに所定の一定電圧に保たれるように制御クロック信号ＣＬＫＣＴＲＬの周波数が制御される。
【００５８】
図６は、外部チャージポンプＩＣ１３の出力電圧（即ち、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される電源電圧）と制御クロック信号ＣＬＫＣＴＲＬの周波数との関係が、負荷電流に応じて変化することを示すグラフである。外部チャージポンプＩＣ１３の負荷電流がゼロの場合（図６の“無負荷時”）には、外部チャージポンプＩＣ１３の負荷電流が許容最大値の場合（図６の“重負荷時”）と比較して、外部チャージポンプＩＣ１３から出力される電源電圧が高くなる。ここで、図６において、Ｖ１は、外部チャージポンプＩＣ１３の負荷電流が許容最大値である場合に外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される電源電圧を示しており、Ｖ２は、外部チャージポンプＩＣ１３の負荷電流がゼロの場合に外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される電源電圧を示している。また、ｆ１は、外部チャージポンプＩＣ１３の負荷電流がゼロの場合に、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される電源電圧がＶ１となるような周波数であり、ｆ２は、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される電源電圧が最高値になる周波数である。外部チャージポンプＩＣ１３の出力電圧が図６に示されているような挙動を示す場合、制御クロック信号ＣＬＫＣＴＲＬの周波数が一定であっても、外部チャージポンプＩＣ１３の出力電圧は、電圧Ｖ１と電圧Ｖ２の間で変動することになる。
【００５９】
以下に述べられる本実施形態では、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される電源電圧、より具体的には、正電源電圧ＶＳＰが所定の一定電圧に保たれるように制御クロック信号ＣＬＫＣＴＲＬの周波数が制御される。なお、第３の実施形態におけるドライバＩＣ１２の回路構成は、第１の実施形態と同一である。
【００６０】
図７は、第３の実施形態における制御クロック信号ＣＬＫＣＴＲＬの周波数の調節の手順を示すフローチャートである。
【００６１】
ドライバＩＣ１２の電源がオンされ、パワーオンシーケンスが開始されると、分周比設定レジスタ２８のレジスタ値ＤＤＩＶ＿ＳＥＴが初期値に設定され、該初期値に対応する周波数を有する制御クロック信号ＣＬＫＣＴＲＬが生成される（ステップＳ１１）。ステップＳ１１では、制御クロック信号ＣＬＫＣＴＲＬの周波数が、設定可能な周波数のうちで最も低い周波数に設定される。外部チャージポンプＩＣ１３は、制御クロック信号ＣＬＫＣＴＲＬを用いて昇圧動作を行って液晶駆動用電源電圧、より具体的には、正電源電圧ＶＳＰ、負電源電圧ＶＳＮを生成し、生成した正電源電圧ＶＳＰ、負電源電圧ＶＳＮをドライバＩＣ１２に供給する。
【００６２】
更に、レジスタ２７ａ、２７ｂに保持されるレジスタ値Ａ、Ｂが、目標電圧、即ち、正電源電圧ＶＳＰの目標値に対応する値に設定される（ステップＳ１２）。可変抵抗素子２５の抵抗値は、レジスタ値Ｂに応じて設定される。例えば、正電源電圧ＶＳＰの目標値がＶＳＰ＊である場合、レジスタ値Ｂは、可変抵抗素子２５の抵抗値が下記式（３）で得られる抵抗値Ｒ２＊になるように設定される。
【数３】
2015191209.tif 000005
【００６３】
続いて、制御クロック信号ＣＬＫＣＴＲＬの周波数が１段階だけ増加される（ステップＳ１３）。このとき、コンパレータ２６は、基準電圧ＶＲＥＦと接続ノード３４の電圧とを比較する（ステップＳ１４）。コンパレータ２６が反応しない（即ち、コンパレータ２６の出力信号が反転しない）場合には、制御クロック信号ＣＬＫＣＴＲＬの周波数の増加（ステップＳ１３）とコンパレータ２６による比較（ステップＳ１４）が再度に行われる。制御クロック信号ＣＬＫＣＴＲＬの周波数の増加（ステップＳ１３）とコンパレータ２６による比較（ステップＳ１４）は、コンパレータ２６が反応するまで繰り返して行われる。
【００６４】
このような動作が行われる場合、コンパレータ２６が反応した時点（即ち、コンパレータ２６の出力信号が反転した時点）では、制御クロック信号ＣＬＫＣＴＲＬの周波数が、正電源電圧ＶＳＰが目標値ＶＳＰ＊になるように調節されている。
【００６５】
その後、パワーオンシーケンスが完了して通常動作が開始されると（ステップＳ１５）、ステップＳ１６〜Ｓ２１の動作が適宜の周期で繰り返して行われる。
【００６６】
具体的には、通常動作が開始されると、レジスタ２７ｂに保持されるレジスタ値Ｂが初期化される（ステップＳ１６）。即ち、レジスタ値Ｂが、設定可能な値のうちの最小値に設定される。可変抵抗素子２５の抵抗値は、レジスタ値Ｂに応じて設定される。これにより、可変抵抗素子２５の抵抗値は、設定可能な抵抗値のうちで最も低い抵抗値に設定される。
【００６７】
続いて、レジスタ値Ｂの値が１だけ増加される（ステップＳ１７）。これにより、可変抵抗素子２５の抵抗値も１段階増加し、接続ノード３４の電圧も上昇する。
【００６８】
コンパレータ２６は、基準電圧ＶＲＥＦと接続ノード３４の電圧とを比較する（ステップＳ１８）。コンパレータ２６が反応しない（即ち、コンパレータ２６の出力信号が反転しない）場合には、レジスタ値Ｂの増加（ステップＳ１７）とコンパレータ２６による比較（ステップＳ１８）が再度に行われる。レジスタ値Ｂの増加（ステップＳ１７）とコンパレータ２６による比較（ステップＳ１８）は、コンパレータ２６が反応するまで繰り返して行われる。
【００６９】
コンパレータ２６が反応すると（即ち、コンパレータ２６の出力信号が反転すると）、レジスタ値Ａ、Ｂが比較される（ステップＳ１９）。ここで、コンパレータ２６が反応するとは、接続ノード３４の電圧、即ち、正電源電圧ＶＳＰを抵抗素子２４と可変抵抗素子２５とで電圧分割して得られる電圧が、基準電圧ＶＲＥＦを超えたことを意味している。よって、この時点でのレジスタ値Ｂは、現時点の正電源電圧ＶＳＰの電圧レベルに対応する値になっている。一方、レジスタ値Ａは、上述のように、ステップＳ１２において正電源電圧ＶＳＰの目標値ＶＳＰ＊に対応する値に設定されている。
【００７０】
レジスタ値Ａがレジスタ値Ｂよりも大きい場合（即ち、現時点の正電源電圧ＶＳＰの電圧レベルが目標値ＶＳＰ＊よりも低い場合）、制御クロック信号ＣＬＫＣＴＲＬの周波数が１段階上昇され（ステップＳ２０）、手順が、ステップＳ１６に戻る。一方、レジスタ値Ａがレジスタ値Ｂよりも小さい場合（即ち、現時点の正電源電圧ＶＳＰの電圧レベルが目標値ＶＳＰ＊よりも高い場合）、制御クロック信号ＣＬＫＣＴＲＬの周波数が１段階低下され（ステップＳ２１）、手順が、ステップＳ１６に戻る。
【００７１】
ステップＳ１６〜Ｓ２１の動作が適宜の周期で繰り返して実行され、これにより、正電源電圧ＶＳＰが目標値ＶＳＰ＊になるように制御される。
【００７２】
以上に説明されているように、本実施形態においては、外部チャージポンプＩＣ１３に供給する制御クロック信号ＣＬＫＣＴＲＬの周波数が、外部チャージポンプＩＣ１３から供給される電源電圧が所定の目標値になるように調節される。このような動作によれば、外部チャージポンプＩＣ１３の特性の相違を吸収し、外部チャージポンプＩＣ１３の特性や状態に応じた最適な周波数を有する制御クロック信号ＣＬＫＣＴＲＬを供給することができる。
【００７３】
なお、本実施形態では、液晶駆動用電源電圧（より具体的には、正電源電圧ＶＳＰ）の電圧レベルに応答して制御クロック信号ＣＬＫＣＴＲＬの周波数が調節されるが、外部チャージポンプＩＣ１３からドライバＩＣ１２に供給される他の電源電圧に応答して制御クロック信号ＣＬＫＣＴＲＬの周波数を調節してもよい。この場合、抵抗素子２４と可変抵抗素子２５は、当該電源電圧が供給される電源パッドに接続された電源線と接地端子３３の間に接続される。
【００７４】
以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定して解釈してはならない。本発明が、様々な変更と共に実施され得ることは当業者には容易に理解されよう。特に、上述では、液晶表示パネルを駆動するドライバＩＣを備えた液晶表示装置の実施形態が記述されているが、本発明が、他の表示パネル（例えば、プラズマディスプレイパネル）を駆動する表示パネルドライバＩＣ、及び、該表示パネルドライバＩＣを備えた表示装置に適用可能であることは、当業者には自明的であろう。
【符号の説明】
【００７５】
１０      ：液晶表示装置
１１      ：液晶表示パネル
１２      ：ドライバＩＣ
１２ａ、１２ｂ：電源パッド
１２ｃ    ：クロック出力パッド
１３      ：外部チャージポンプＩＣ
１４Ｌ、１４Ｒ：ＧＩＰ回路
１５      ：表示領域
１６      ：ゲート線
１７      ：ソース線
１８      ：副画素
２０      ：アプリケーションプロセッサ
２１      ：ソース駆動回路
２２      ：発振器
２３      ：分周回路
２４      ：抵抗素子
２５      ：可変抵抗素子
２６      ：コンパレータ
２７      ：判定回路
２７ａ、２７ｂ：レジスタ
２８      ：分周比設定レジスタ
３１      ：電源線
３２      ：電源線
３３      ：接地端子
３４      ：接続ノード
【図１】
2015191209.tif 000006
【図２】
2015191209.tif 000007
【図３】
2015191209.tif 000008
【図４】
2015191209.tif 000009
【図５】
2015191209.tif 000010
【図６】
2015191209.tif 000011
【図７】
2015191209.tif 000012