(57)【要約】【課題】小型化を図ることができる技術を提供する。【解決手段】半導体モジュール２は、表面３３に第１信号用電極４１が形成されている第１半導体素子３１と、第１半導体素子３１に対して間隔を開けて配置されており、第１半導体素子側の表面３３に第２信号用電極４２が形成されている第２半導体素子３２と、第１信号用電極４１に電気的に接続されている第１信号用リード５１と、第２信号用電極４２に電気的に接続されている第２信号用リード５２と、を備えている。第１信号用リード５１と第２信号用リード５２は、第１半導体素子３１から第２半導体素子３２に向かう方向において、それぞれの高さ位置が揃うように配置されている。【選択図】図１
2015076440.tif 000002
【特許請求の範囲】
【請求項１】
表面に第１信号用電極が形成されている第１半導体素子と、
第１半導体素子に対して間隔を開けて配置されており、第１半導体素子側の表面に第２信号用電極が形成されている第２半導体素子と、
第１信号用電極に電気的に接続されている第１信号用リードと、
第２信号用電極に電気的に接続されている第２信号用リードと、を備え、
第１信号用リードと第２信号用リードは、第１半導体素子から第２半導体素子に向かう高さ方向において、それぞれの高さ位置が揃うように配置されている、半導体モジュール。
【請求項２】
第１半導体素子と第２半導体素子の間に配置されている絶縁部材と、
絶縁部材の第１半導体素子側の表面に形成された第１信号用パターンと、
絶縁部材の第２半導体素子側の表面に形成された第２信号用パターンと、をさらに備え、
第１信号用電極が第１信号用パターンを介して第１信号用リードに電気的に接続されており、
第２信号用電極が第２信号用パターンを介して第２信号用リードに電気的に接続されている、請求項１に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体モジュールに関する。
【背景技術】
【０００２】
特許文献１には、上下方向に並べて配置された一対の半導体素子を備える半導体装置が開示されている。一対の半導体素子は、それぞれのエミッタ電極が対向するように配置されている。各半導体素子は、それぞれワイヤを介して制御用の端子に接続されている。制御用の各端子は、上下方向に間隔をあけて並べて配置されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２９５７９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示の技術では、各半導体素子の制御用の各端子が上下方向に間隔をあけて並べて配置されているので、半導体装置全体の上下方向の高さが高くなり、装置が大型化してしまう問題があった。そこで本明細書は、小型化を図ることができる半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本明細書に開示する半導体モジュールは、表面に第１信号用電極が形成されている第１半導体素子と、第１半導体素子に対して間隔を開けて配置されており、第１半導体素子側の表面に第２信号用電極が形成されている第２半導体素子と、を備えている。また、半導体モジュールは、第１信号用電極に電気的に接続されている第１信号用リードと、第２信号用電極に電気的に接続されている第２信号用リードと、を備えている。第１信号用リードと第２信号用リードは、第１半導体素子から第２半導体素子に向かう高さ方向において、それぞれの高さ位置が揃うように配置されている。
【０００６】
このような構成によれば、第１信号用リードと第２信号用リードが、第１半導体素子から第２半導体素子に向かう高さ方向において、それぞれの高さ位置が揃うように配置されているので、この方向における半導体モジュールの幅を小さくすることができる。
【０００７】
上記半導体モジュールは、第１半導体素子と第２半導体素子の間に配置されている絶縁部材と、絶縁部材の第１半導体素子側の表面に形成された第１信号用パターンと、絶縁部材の第２半導体素子側の表面に形成された第２信号用パターンと、をさらに備えている。第１信号用電極が第１信号用パターンを介して第１信号用リードに電気的に接続されており、第２信号用電極が第２信号用パターンを介して第２信号用リードに電気的に接続されている。
【図面の簡単な説明】
【０００８】
【図１】実施形態の半導体モジュールの縦断面図である。
【図２】図１のII−II断面図である。
【図３】半導体モジュールの構成要素の一部を拡大して示す斜視図である。
【図４】半導体モジュールの構成要素の一部を拡大して示す斜視図である。
【図５】他の実施形態の半導体モジュールの図２に対応する断面図である。
【図６】更に他の実施形態の半導体モジュールの縦断面図である。
【図７】図６のVII−VII断面図である。
【図８】半導体モジュールの構成要素の一部を拡大して示す斜視図である。
【図９】更に他の実施形態の半導体モジュールの縦断面図である。
【図１０】更に他の実施形態の半導体モジュールの図２に対応する断面図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について添付図面を参照して説明する。図１〜図３に示すように、実施形態に係る半導体モジュール２は、一対の半導体素子３（第１半導体素子３１および第２半導体素子３２）と、複数の信号用リード５（第１信号用リード５１および第２信号用リード５２）とを備えている。なお図３では、図面を見易くするために、第１半導体素子３１および第２半導体素子３２、並びに、第１信号用リード５１および第２信号用リード５２を上下方向（ｚ方向）に離した状態で示している。また、半導体モジュール２は、各半導体素子３に対応するエミッタ用リード５３およびコレクタ用リード５４を備えている。また、半導体モジュール２は、全体を封止する封止樹脂６を備えている。
【００１０】
本実施形態では半導体素子３としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いている。第１半導体素子３１および第２半導体素子３２は、上下方向（ｚ方向）に間隔をあけて配置されている。図１に示す例では、第１半導体素子３１が第２半導体素子３２より上側に配置されている。一対の半導体素子３（第１半導体素子３１および第２半導体素子３２）は、それぞれ表面３３および裏面３４を有しており、それぞれの表面３３が対向するように配置されている。すなわち、第１半導体素子３１の表面３３が下方を向き、第２半導体素子３２の表面３３が上方を向いている（第１半導体素子３１の裏面３４が上方を向き、第２半導体素子３２の裏面３４が下方を向いている。）。半導体素子３の表面３３にはエミッタ電極（図示省略）が形成されており、裏面３４にはコレクタ電極（図示省略）が形成されている。各エミッタ電極に隣接する位置には、エミッタ用リード５３が配置されている。各エミッタ電極は、はんだ２２により隣接するエミッタ用リード５３に接続されている。各コレクタ電極に隣接する位置には、コレクタ用リード５４が配置されている。各コレクタ電極は、はんだ２３により隣接するコレクタ用リード５４に接続されている。すなわち、各半導体素子３は、エミッタ用リード５３とコレクタ用リード５４の間に配置されている。コレクタ用リード５４は、ヒートシンクとして機能する。各半導体素子３（第１半導体素子３１および第２半導体素子３２）から発生する熱がコレクタ用リード５４（ヒートシンク）を介して外部に放出される。
【００１１】
上下のエミッタ用リード５３の間には板状の絶縁部材７が配置されている。絶縁部材７の表面及び裏面には、金属層が形成されている。絶縁部材７の表面及び裏面の金属層は、はんだ２４により各エミッタ用リード５３に固定されている。上下のエミッタ用リード５３の間は、絶縁部材７により絶縁されている。
【００１２】
各コレクタ用リード５４の外側には、半導体素子３を冷却するための冷却器（図示省略）が配置される。また、上下のコレクタ用リード５４の間には、半導体素子３を封止する封止樹脂６が充填されている。
【００１３】
上側の第１半導体素子３１は、その表面３３に形成された複数の第１信号用電極４１を有しており、下側の第２半導体素子３２は、その表面３３に形成された複数の第２信号用電極４２を有している。各信号用電極４（第１信号用電極４１および第２信号用電極４２）は、エミッタ電極に隣接して形成されている。信号用電極４は、半導体素子３と外部装置（図示省略）との間で制御信号の送受信をするための電極である。複数の信号用電極４は、図２に示すように、平面視において間隔をあけて並べて形成されている。第１信号用電極４１および第２信号用電極４２は、平面視において互いに重ならないように横にずらして形成されている。本実施形態では、平面視において第１信号用電極４１および第２信号用電極４２が交互に並んで配置されている。これにより、第１信号用電極４１および第２信号用電極４２が上下方向（ｚ方向）に重ならないように構成されている。
【００１４】
各信号用リード５は、部分的に封止樹脂６に覆われているとともに、その一部が封止樹脂６から外部に突出している。各信号用リード５（第１信号用リード５１および第２信号用リード５２）は、金属のワイヤ（第１ワイヤ４３および第２ワイヤ４４）により各信号用電極４（第１信号用電極４１および第２信号用電極４２）に接続されている。第１信号用リード５１は第１ワイヤ４３を介して第１信号用電極４１に電気的に接続され、第２信号用リード５２は第２ワイヤ４４を介して第２信号用電極４２に電気的に接続されている。信号用リード５は、間隔をあけて平行に延びるように配置されている。第１信号用リードおよび第２信号用リードは交互に並んで配置されている。したがって、第１ワイヤ４３および第２ワイヤ４４は、交互に配置されている。図３に示すように、第１ワイヤ４３は、下側に凸となるように湾曲している。第１ワイヤ４３の一端は、第１信号用電極４１の下側から第１信号用電極４１に接続されており、他端は、第１信号用リード５１の下側から第１信号用リード５１に接続されている。第２ワイヤ４４は、上側に凸となるように湾曲している。第２ワイヤ４４の一端は、第２信号用電極４２の上側から第２信号用電極４２に接続されており、他端は、第２信号用リード５２の上側から第２信号用リード５２に接続されている。
【００１５】
各信号用リード５（第１信号用リード５１および第２信号用リード５２）は、図４に示すように、横方向（ｙ方向）に一列に並んで配置されている。また、各信号用リード５（第１信号用リード５１と第２信号用リード５２）は、封止樹脂６の外側から各半導体素子３に挟まれた領域に向かって（すなわちｘ方向に沿って）延びている（図１参照）。また、各信号用リード５（第１信号用リード５１と第２信号用リード５２）は、上下方向（ｚ方向）、すなわち、第１半導体素子３１から第２半導体素子３２に向かう高さ方向において、それぞれの高さ位置が揃うように配置されている。本明細書において高さ位置が揃うとは、厳密に同一の高さに限定されるものではなく、ある程度高さが異なる状態も含む概念である。複数の信号用リード５の高さ位置のずれは、半導体モジュールの小型化を図る観点から、製造誤差の範囲内に収まることが好ましい。製造誤差の範囲は、０〜１００μｍの範囲であることが好ましい。すなわち、各信号用リード５の高さ位置の違いが最大でも、１００μｍ以内に収まることが好ましい。また、各信号用リード５（第１信号用リード５１と第２信号用リード５２）は、各信号用リード５が並ぶ方向（ｙ方向）に沿って見たときに第１信号用リード５１と第２信号用リード５２が少なくとも部分的に重複していることが好ましい。各信号用リード５がｙ方向に沿って見たときに重複することにより、ｚ方向における各信号用リード５の高さ位置のずれが小さくなる。
【００１６】
上記の構成を備える半導体モジュール２によれば、複数の信号用リード５の上下方向（ｚ方向）の高さ位置が揃うので、上下方向の幅を小さくすることができる。したがって、半導体モジュール２の小型化を図ることができる。
【００１７】
以上、一実施形態について説明したが、具体的な態様は上記実施形態に限定されるものではない。例えば、上記実施形態では第１信号用電極４１および第２信号用電極４２が平面視において交互に並んでいたが、この構成に限定されるものではなく、図５に示すように、平面視において複数の第１信号用電極４１が一方側に集めて形成され、第２信号用電極４２が他方側に集めて形成されている構成であってもよい。なお図５において図２と同様の構成については、同一の符号を付して説明を省略する。このような構成によっても、第１信号用電極４１および第２信号用電極４２が上下方向（ｚ方向）に重ならない。第１信号用電極４１および第２信号用電極４２の位置をずらすことにより、第１ワイヤ４３および第２ワイヤ４４が互いに接触するのを避けることができる。
【００１８】
また、信号用電極４と信号用リード５とを電気的に接続する構成は上記実施形態に限定されるものではない。例えば、図６及び図７に示すように、信号用電極４と信号用リード５とは、信号用パターン９を介して電気的に接続されていてもよい。図６及び図７において図１及び図２と同様の構成については、同一の符号を付して説明を省略する。図６及び図７に示す実施形態では、半導体モジュール２は、一対の半導体素子３の間に配置された絶縁部材７２と、絶縁部材７２の表裏面にそれぞれ配置された信号用パターン９（第１信号用パターン９１及び第２信号用パターン９２）とを備えている。絶縁部材７２は、絶縁性を有するセラミックスから形成されている。絶縁部材７２は、第１半導体素子３１と第２半導体素子３２との間に配置されている。絶縁部材７２の表面（上面）に第１信号用パターン９１が形成されており、裏面（下面）に第２信号用パターン９２が形成されている。すなわち、絶縁部材７２の第１半導体素子３１側の表面に第１信号用パターン９１が形成されており、絶縁部材７２の第２半導体素子３２側の表面に第２信号用パターン９２が形成されている。また、絶縁部材７２の表裏面には、エミッタ用パターン１５３が形成されている。信号用パターン９およびエミッタ用パターン１５３は、アルミニウム又は銅などの金属から形成されている。信号用パターン９とエミッタ用パターン１５３は互いに離間している。
【００１９】
信号用パターン９は、金属のはんだ（第１はんだ９３及び第２はんだ９４）を介して信号用電極４（第１信号用電極４１及び第２信号用電極４２）に電気的に接続されている。第１信号用パターン９１は、第１はんだ９３により第１信号用電極４１に固定されている。第２信号用パターン９２は、第２はんだ９４により第２信号用電極４２に固定されている。
【００２０】
信号用リード５（第１信号用リード５１および第２信号用リード５２）は、金属のワイヤ（第１ワイヤ１４３および第２ワイヤ１４４）により信号用パターン９（第１信号用パターン９１および第２信号用パターン９２）に接続されている。第１ワイヤ１４３の一端は、第１信号用パターン９１の上側から第１信号用パターン９１に接続されており、他端は、図８に示すように、第１信号用リード５１の上側から第１信号用リード５１に接続されている。第２ワイヤ１４４の一端は、第２信号用パターン９２の下側から第２信号用パターン９２に接続されており、他端は、図８に示すように、第２信号用リード５２の下側から第２信号用リード５２に接続されている。第１ワイヤ１４３は、第１信号用パターン９１および第１信号用リード５１から上方に延びている。第２ワイヤ１４４は、第２信号用パターン９２および第２信号用リード５２から下方に延びている。第１信号用リード５１は、第１ワイヤ１４３、第１信号用パターン９１および第１はんだ９３を介して第１信号用電極４１に電気的に接続される。第２信号用リード５２は、第２ワイヤ１４４、第２信号用パターン９２および第２はんだ９４を介して第２信号用電極４２に電気的に接続される。
【００２１】
エミッタ用パターン１５３は、はんだ１２２によりに各半導体素子３の表面３３にそれぞれ固定されている。これにより各半導体素子３の表面側のエミッタ電極がエミッタ用パターン１５３に電気的に接続される。
【００２２】
このような構成によれば、信号用パターン９を介して信号用電極４と信号用リード５とを電気的に接続することにより、図８に示すように、ワイヤ（第１ワイヤ１４３および第２ワイヤ１４４）同士の接触を防ぐことができる。すなわち、信号用パターン９を介していないと、第１ワイヤ１４３および第２ワイヤ１４４が互いに交差することにより、両ワイヤ１４３、１４４が接触する可能性がある。しかし、信号用パターン９を介することにより、第１ワイヤ１４３および第２ワイヤ１４４が互いに交差しないので、両ワイヤ１４３、１４４の接触を防ぐことができる。
【００２３】
また、上記実施形態では信号用電極４と信号用リード５とを電気的に接続するときにワイヤを用いていたが、必ずしもワイヤを用いなくてもよい。例えば、図９に示すように、信号用リード５（第１信号用リード５１及び第２信号用リード５２）が信号用パターン９（第１信号用パターン９１および第２信号用パターン９２）に直接接続されている構成であってもよい。図９において図６と同様の構成については、同一の符号を付して説明を省略する。図９に示す実施形態では、第１信号用リード５１が上方に屈曲し、第２信号用リード５２が下方に屈曲している。第１信号用リード５１の一端部が第１信号用パターン９１の上面を覆っており、第２信号用リード５２の一端部が第２信号用パターン９２の下面を覆っている。第１信号用リード５１がはんだ（図示省略）により第１信号用パターン９１に固定され、第２信号用リード５２がはんだ（図示省略）により第２信号用パターン９２に固定されている。
【００２４】
また、複数の信号用リード５（第１信号用リード５１及び第２信号用リード５２）の配置は上記実施形態に限定されるものではない。例えば、図１０に示すように、複数の信号用リード５は、先端部の位置が長手方向にずれた状態で配置されていてもよい。図１０において図２と同様の構成については、同一の符号を付して説明を省略する。本実施形態では、先端部の位置が３段階でずれている。半導体素子３から近い信号用リード５より半導体素子３から遠い信号用リード５が長く形成されている。第１信号用リード５１及び第２信号用リード５２は交互に配置されている。また、複数の信号用リード５（第１信号用リード５１及び第２信号用リード５２）が延びる方向と、ワイヤ（第１ワイヤ４３および第２ワイヤ４４）が延びる方向とは互いに交差している。
【００２５】
また、上記実施形態では半導体素子３としてＩＧＢＴを用いていたが、これに限定されるものではなく、半導体素子３としてＭＯＳＦＥＴ等を用いてもよい。
【００２６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２７】
２；半導体モジュール
３；半導体素子
４；信号用電極
５；信号用リード
６；封止樹脂
７；絶縁部材
９；信号用パターン
２２；はんだ
２３；はんだ
２４；はんだ
３１；第１半導体素子
３２；第２半導体素子
３３；表面
３４；裏面
３５；エミッタ電極
３６；コレクタ電極
４１；第１信号用電極
４２；第２信号用電極
４３；第１ワイヤ
４４；第２ワイヤ
５１；第１信号用リード
５２；第２信号用リード
５３；エミッタ用リード
５４；コレクタ用リード（ヒートシンク）
７２；絶縁部材
９１；第１信号用パターン
９２；第２信号用パターン
９３；第１はんだ
９４；第２はんだ
１４３；第１ワイヤ
１４４；第２ワイヤ
１５３；エミッタ用パターン
【図１】
2015076440.tif 000003
【図２】
2015076440.tif 000004
【図３】
2015076440.tif 000005
【図４】
2015076440.tif 000006
【図５】
2015076440.tif 000007
【図６】
2015076440.tif 000008
【図７】
2015076440.tif 000009
【図８】
2015076440.tif 000010
【図９】
2015076440.tif 000011
【図１０】
2015076440.tif 000012