(57)【要約】【課題】ビア導体群を構成するビア導体間でのクラックの発生を抑制し、製品信頼性の高いセラミック配線基板を提供すること。【解決手段】セラミック配線基板は、基板本体、基板本体の第１面上に配置される第１面側電極パッド２４、基板本体の第２面上に配置される第２面側電極パッド、及び、第１面側電極パッド２４と第２面側電極パッドとを接続する複数のビア導体２７（２７ａ，２７ｂ）からなるビア導体群２８を備える。ビア導体群２８は、最外周に配置される複数個の外側ビア導体２７ａと、複数個の外側ビア導体２７ａによって包囲される複数個の内側ビア導体２７ｂとによって構成される。同じビア導体群２８を構成する複数のビア導体２７（２７ａ，２７ｂ）は、外周側のビア導体２７（２７ａ，２７ｂ）であるほど基板本体との熱膨張係数差が小さくなる。【選択図】図３
2015076567.tif 000002
【特許請求の範囲】
【請求項１】
セラミック材料を用いて第１面及び第２面を有する板状に形成される基板本体と、前記第１面上に配置される第１面側電極パッドと、前記第２面上に配置される第２面側電極パッドと、前記第１面側電極パッドと前記第２面側電極パッドとを接続する複数のビア導体からなるビア導体群とを備え、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される電力用半導体素子が前記第１面側に搭載可能なセラミック配線基板であって、
前記ビア導体群は、最外周に配置される複数個の外側ビア導体と、前記複数個の外側ビア導体によって包囲される複数個の内側ビア導体とによって構成され、
同じビア導体群を構成する前記複数のビア導体は、外周側のビア導体であるほど前記基板本体との熱膨張係数差が小さくなっている
ことを特徴とするセラミック配線基板。
【請求項２】
同じビア導体群において、前記外側ビア導体の熱膨張係数が前記内側ビア導体の熱膨張係数よりも大きく、前記基板本体の熱膨張係数が前記外側ビア導体の熱膨張係数よりも大きいことを特徴とする請求項１に記載のセラミック配線基板。
【請求項３】
同じビア導体群を構成する前記複数のビア導体は、絶縁性を有する無機フィラーを含み、
前記外側ビア導体における前記無機フィラーの含有量と、前記内側ビア導体における前記無機フィラーの含有量とが互いに異なる
ことを特徴とする請求項１または２に記載のセラミック配線基板。
【請求項４】
前記外側ビア導体における前記無機フィラーの含有量は、前記内側ビア導体における前記無機フィラーの含有量よりも大きいことを特徴とする請求項３に記載のセラミック配線基板。
【請求項５】
前記複数のビア導体は、前記基板本体を構成するセラミック材料と同じ材質の前記無機フィラーを含むことを特徴とする請求項３または４に記載のセラミック配線基板。
【請求項６】
同じビア導体群を構成する前記複数のビア導体のそれぞれは、金属材料として、熱膨張係数が互いに異なる金属単体、合金または金属の化合物を２種類以上含み、
前記外側ビア導体は、２種類以上の前記金属材料のうち熱膨張係数が最も大きい前記金属材料の含有量が最も多く、
前記内側ビア導体は、２種類以上の前記金属材料のうち熱膨張係数が最も小さい前記金属材料の含有量が最も多い
ことを特徴とする請求項１乃至５のいずれか１項に記載のセラミック配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板両面にある電極パッド同士を接続する複数のビア導体からなるビア導体群を備えたセラミック配線基板に関するものである。
【背景技術】
【０００２】
電力変換機器（インバータやＤＣ−ＤＣコンバータ）などの大電流を流す機器には、電力用のパワー半導体素子が用いられており、そのパワー半導体素子は、セラミック配線基板に実装された状態で使用されている（例えば、特許文献１参照）。特許文献１のセラミック配線基板には、半導体素子の入力電流や出力電流を流すための導体層（回路パターン）やビア導体（主電力ストレートビア）が形成されている。特許文献１に記載のビア導体は、半導体素子が搭載されている表面側とその裏面側とを導通させるべく基板の厚さ方向に延設された貫通導体であり、銀、銅、タングステン、モリブデンなどの導電性材料を用いて形成されている。
【０００３】
セラミック配線基板において、セラミック層とビア導体とでは熱膨張係数が異なる。また、ビア導体に大電流が流れると、ジュール熱によって発熱する。このため、ビア導体とセラミック層との境界部分では熱膨張差に起因する応力によってクラックが発生することが懸念される。また、複数のビア導体からなるビアアレイ（ビア導体群）に電流を流すように構成したセラミック配線基板がある。このセラミック配線基板では、複数のビア導体間にセラミック層が介在するため、熱膨張差に起因する応力を分散させることが可能となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−７００１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のシリコンデバイスを用いたパワー半導体素子は、シリコンデバイス自体の耐久温度が低いため一般的に１８０℃以下の温度域で用いられる。一方で、炭化珪素デバイスなどを用いたパワー半導体素子は、デバイスの耐久温度が高いため、５０℃〜３００℃程度の高温の温度域で用いられる。また、使用される環境下（寒冷地での使用）では、低温になる場合もある。従って、高温で使用される半導体素子が実装されるセラミック配線基板には、半導体素子がオンオフすることによって、大きな熱ストレスが繰り返しかかることとなる。このようなセラミック配線基板では、複数のビア導体（ビアアレイ）を通して電流を流すように構成しても、応力の分散が不十分となるため、ビア導体間のセラミック層にクラックが発生してしまう。そして、それらクラックの発生により、基板表面の導体層（回路パターン）とビア導体との接続不良や、回路パターン自体の破損に進展することが懸念される。
【０００６】
なお、ビアアレイの形成領域において、ビア導体の占める面積比率を小さくすると、発生する応力を小さくすることができるが、その場合にはビア導体の電気抵抗が大きくなる。このため、ビアアレイ全体の電気抵抗を小さく維持しつつ、ビア導体の面積比率を小さくする場合には、セラミック配線基板におけるビアアレイの形成面積を大きくする必要がある。しかし、セラミック配線基板の小型化が要求される場合には、ビアアレイの形成面積を大きくすることができないといった問題がある。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、ビア導体群を構成するビア導体間でのクラックの発生を抑制し、製品信頼性の高いセラミック配線基板を提供することにある。
【課題を解決するための手段】
【０００８】
そして上記課題を解決するための手段（手段１）としては、セラミック材料を用いて第１面及び第２面を有する板状に形成される基板本体と、前記第１面上に配置される第１面側電極パッドと、前記第２面上に配置される第２面側電極パッドと、前記第１面側電極パッドと前記第２面側電極パッドとを接続する複数のビア導体からなるビア導体群とを備え、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される電力用半導体素子が前記第１面側に搭載可能なセラミック配線基板であって、前記ビア導体群は、最外周に配置される複数個の外側ビア導体と、前記複数個の外側ビア導体によって包囲される複数個の内側ビア導体とによって構成され、同じビア導体群を構成する前記複数のビア導体は、外周側のビア導体であるほど前記基板本体との熱膨張係数差が小さくなっていることを特徴とするセラミック配線基板がある。
【０００９】
従って、手段１に記載の発明によると、電力用半導体素子を駆動する際に、ビア導体群を構成する複数のビア導体には、第１面側電極パッドや第２面側電極パッドを介して同じ方向に電流が流れ、ジュール熱が発生する。また、基板本体の第１面に搭載された電力用半導体素子にも電流が流れてその半導体素子が発熱する。このとき、ビア導体群においてビア導体とセラミックとの熱膨張係数の違いによって応力が発生する。なお、応力は、ビア導体群の中心部よりも外周部で顕著に発生する。本発明のセラミック配線基板では、同じビア導体群において、外周側のビア導体であるほど基板本体との熱膨張係数差を小さくしている。このようにすると、基板本体においてビア導体間の領域に発生する応力をビア導体群の外周側と内周側とで均一にすることができるため、ビア導体群全体に加わる応力を緩和することができる。この結果、セラミック配線基板において、熱ストレスが加わる頻度を抑えることができ、ビア導体間でのクラックの発生を抑制することができる。
【００１０】
ここで、ビア導体群は、複数個の外側ビア導体が複数個の内側ビア導体を包囲するように設けられていればよく、例えば、格子状や千鳥状に各ビア導体が設けられていてもよいし、不規則な配置状態で各ビア導体が設けられていてもよい。具体例として、ビア導体群は、３行以上×３列以上の格子状となるよう配置されたビアアレイであってもよい。このようにビアアレイを構成すると、ビア導体とセラミックとの熱膨張係数の違いによる発生応力を確実に分散させることができる。
【００１１】
なお、同じビア導体群において、外側ビア導体の熱膨張係数が内側ビア導体の熱膨張係数よりも大きく、基板本体の熱膨張係数が外側ビア導体の熱膨張係数よりも大きくなっていてもよいし、外側ビア導体の熱膨張係数が内側ビア導体の熱膨張係数よりも小さく、基板本体の熱膨張係数が外側ビア導体の熱膨張係数よりも小さくなっていてもよい。上記のようにすれば、同じビア導体群において、内側ビア導体と基板本体との熱膨張係数差よりも、外側ビア導体と基板本体との熱膨張係数差が小さくなる。即ち、外周側のビア導体であるほど基板本体との熱膨張係数差が確実に小さくなり、ビア導体間の領域に発生する応力をビア導体群の外周側と内周側とで確実に均一にすることができるため、ビア導体群全体に加わる応力を確実に緩和できる。
【００１２】
電力用半導体素子は、１０Ａ以上の電流が流れることで２００℃以上の温度に発熱するパワー半導体素子であってもよい。パワー半導体素子を搭載するセラミック配線基板では、使用時における熱ストレスが大きくなる。このセラミック配線基板において、上記のように外周側のビア導体であるほど基板本体との熱膨張係数差を小さくしビア導体群全体での発生応力を緩和することにより、ビア導体間でのクラックの発生を確実に防止することができる。
【００１３】
セラミック配線基板において、電流の流れる方向が異なる複数のビア導体群を備えていてもよい。この場合、各ビア導体群を繋ぐようにクラックが発生すると、沿面放電が生じやすくなる。これに対して、本発明のようにビア導体群での発生応力を緩和することにより、ビア導体群の外側へのクラックを抑制することができる。このため、複数のビア導体群間における沿面放電を確実に回避することができる。
【００１４】
セラミック配線基板において、基板本体の第２面側には、第１面側電極パッド、第２面側電極パッド及び複数のビア導体に電気的に接続される受動部品が搭載可能であってもよい。上述したように基板本体の第１面にパワー半導体素子が搭載される場合、第１面側は高温となる。この場合、耐熱性が比較的低い受動部品（コンデンサや抵抗などの電子部品）を第２面側に搭載すると、セラミック配線基板が有する断熱効果により第１面側の熱が第２面側に直接伝わらないため、受動部品の熱による性能劣化を低く抑えることができる。
【００１５】
セラミック配線基板の基板本体は、ビア導体部が設けられた複数のセラミック層を積層配置してなり、ビア導体は、複数のビア導体部をセラミック層の積層方向に連結することによって構成され、複数のビア導体部は、セラミック層の積層方向において同軸上に配置されていてもよい。
【００１６】
基板本体を構成するセラミック層としては、酸化アルミニウム（アルミナ）、窒化アルミニウム、窒化ホウ素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用される。また、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体を使用してもよい。
【００１７】
ビア導体群を構成するビア導体や電極パッドとしては特に限定されないが、例えば、メタライズ導体であってもよい。同時焼成法によってメタライズ導体及びセラミック層を形成する場合、メタライズ導体中の金属粉末は、セラミック層の焼成温度よりも高融点である必要がある。例えば、セラミック層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、タンタル（Ｔａ）、チタン（Ｔｉ）、ニオブ（Ｎｂ）等やそれらの混合系が選択可能である。セラミック層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの混合系が選択可能である。
【００１８】
なお、同じビア導体群を構成する複数のビア導体のそれぞれは、金属材料として、熱膨張係数が互いに異なる金属単体、合金または金属の化合物を２種類以上含み、外側ビア導体は、２種類以上の金属材料のうち熱膨張係数が最も大きい金属材料の含有量が最も多く、内側ビア導体は、２種類以上の金属材料のうち熱膨張係数が最も小さい金属材料の含有量が最も多くてもよい。このようにすれば、外側ビア導体の熱膨張係数を内側ビア導体の熱膨張係数よりも大きくすることができるため、基板本体の熱膨張係数が外側ビア導体の熱膨張係数よりも大きい場合には、外周側のビア導体であるほど基板本体との熱膨張係数差を小さくすることができる。よって、ビア導体間の領域に発生する応力をビア導体群の外周側と内周側とで均一にすることができるため、ビア導体群全体に加わる応力を確実に緩和できる。ここで、金属材料の具体例としては、タングステン（熱膨張係数：４．６ｐｐｍ／Ｋ）、モリブデン（熱膨張係数：５．７ｐｐｍ／Ｋ）、タンタル（熱膨張係数：６．３ｐｐｍ／Ｋ）、チタン（熱膨張係数：８．５ｐｐｍ／Ｋ）、ニオブ（熱膨張係数：７．０ｐｐｍ／Ｋ）の中から選択される２つの金属単体などが挙げられる。
【００１９】
さらに、同じビア導体群を構成する複数のビア導体は、絶縁性を有する無機フィラーを含み、外側ビア導体における無機フィラーの含有量と、内側ビア導体における無機フィラーの含有量とが互いに異なっていてもよい。このようにすれば、外側ビア導体と内側ビア導体とで無機フィラーの含有量を変化させることにより、外側ビア導体の熱膨張係数と内側ビア導体の熱膨張係数とを異ならせることができ、ひいては、ビア導体群の中心部（内周部）及び外周部に発生する応力を調節することができる。また、外側ビア導体における無機フィラーの含有量は、内側ビア導体における無機フィラーの含有量よりも大きくてもよい。このようにすれば、外側ビア導体の熱膨張係数を内側ビア導体の熱膨張係数よりも大きくすることができるため、基板本体の熱膨張係数が外側ビア導体の熱膨張係数よりも大きい場合には、外周側のビア導体であるほど基板本体との熱膨張係数差を小さくすることができる。よって、ビア導体間の領域に発生する応力をビア導体群の外周側と内周側とで均一にすることができるため、ビア導体群全体に加わる応力を確実に緩和できる。
【００２０】
ここで、無機フィラーとしては特に限定されないが、例えば、セラミックフィラー（アルミナ等）、シリカフィラー、金属フィラー、ガラスフィラーなどが挙げられる。なお、複数のビア導体は、基板本体を構成するセラミック材料と同じ材質の無機フィラーを含んでいてもよい。この場合、ビア導体の熱膨張係数を基板本体の熱膨張係数に近付けやすくなるため、ビア導体と基板本体との境界部分に発生する応力を確実に緩和することができ、応力に起因するビア導体間でのクラックの発生をより確実に抑制できる。
【００２１】
手段１のセラミック配線基板、及び、セラミック配線基板の第１面側に搭載される電力用半導体素子によってセラミックパッケージが構成される。このセラミックパッケージでは、セラミック配線基板におけるクラックの発生を抑制できることから、製品信頼性を高めることができる。
【図面の簡単な説明】
【００２２】
【図１】本実施の形態におけるセラミックパッケージの概略構成を示す断面図。
【図２】図１におけるＡ−Ａ線での断面図。
【図３】ビアアレイを示す拡大断面図。
【図４】従来例であるベースモデルのビア配置を示す説明図。
【図５】対策後のモデルのビア配置を示す説明図。
【図６】従来例であるベースモデルのシミュレーション結果を示す説明図。
【図７】対策後のモデルのシミュレーション結果を示す説明図。
【図８】ビア導体を千鳥状に配置した別の実施の形態におけるビアアレイを示す拡大断面図。
【発明を実施するための形態】
【００２３】
以下、本発明を具体化した一実施の形態を図面に基づき詳細に説明する。
【００２４】
図１は、本実施の形態のセラミックパッケージ１０の概略構成を示す断面図であり、図２は、図１におけるＡ−Ａ線での断面図である。
【００２５】
図１に示されるように、セラミックパッケージ１０は、自動車などにおける電力変換器（例えばインバータ）に用いられるパワーモジュールであり、セラミック配線基板１１、電力用半導体素子１２、受動部品１３（コンデンサ、抵抗などの低発熱部品）、放熱基板１４、及び放熱器１５等を備えている。
【００２６】
セラミック配線基板１１は、第１面２１（図１では下面）及び第２面２２（図１では上面）を有する板状に形成された基板本体２３と、第１面２１上に配置される第１面側電極パッド２４と、第２面２２上に配置される第２面側電極パッド２５と、第１面側電極パッド２４と第２面側電極パッド２５とを接続する複数のビア導体２７からなる電力用のビアアレイ２８（ビア導体群）とを備える。セラミック配線基板１１は、縦２８ｍｍ×横２０ｍｍ×厚さ１．０ｍｍの平面視矩形状をなしている。
【００２７】
セラミック配線基板１１において、基板本体２３の第１面２１側には、第１面側電極パッド２４、第２面側電極パッド２５及び複数のビア導体２７に電気的に接続される電力用半導体素子１２が搭載される。また、基板本体２３の第２面２２側には、第１面側電極パッド２４、第２面側電極パッド２５及び複数のビア導体２７に電気的に接続される受動部品１３が搭載されている。なお、基板本体２３の第２面２２には、電力の入出力用のバスバー（図示略）も搭載されている。また、電力用半導体素子１２は、例えば、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor ）や、ダイオード（ショットキーバリアダイオード）などのパワー半導体素子（パワーデバイス）である。この電力用半導体素子１２には、例えば５０Ａ程度の大電流が流れ、その際には２５０℃程度の温度に発熱する。
【００２８】
放熱基板１４は、セラミックからなる絶縁基板を含み、ガラスシートからなる接合部を介してセラミック配線基板１１の下面（基板本体２３の第１面２１）に設けられている。放熱器１５は、熱伝導性に優れる金属（例えば、アルミニウム）からなり、放熱基板１４の下面に複数のネジ（図示略）を用いて固定されている。この放熱器１５には、表面積を増すためのフィン（図示略）が複数設けられており、放熱器１５の放熱性能が高められている。
【００２９】
セラミック配線基板１１の基板本体２３は、ビア導体部３１が設けられた複数（本実施の形態では２層）のセラミック層３２と導体層３３とを積層配置してなる焼結体である。ビア導体２７は、２つのビア導体部３１をセラミック層３２の積層方向に連結することによって構成されている。各ビア導体部３１は、セラミック層３２の積層方向において同軸上に配置されている。
【００３０】
各セラミック層３２は、セラミック材料としてのアルミナ（Ａｌ２Ｏ３）を用いて形成されている。セラミック層３２は、平面方向（ＸＹ方向）における熱膨張係数が７．６ｐｐｍ／Ｋとなっている。なお、セラミック層３２の熱膨張係数は、０℃から４００℃まで昇温したときの膨張量を単位温度当たりの膨張量に換算した値（熱膨張係数＝０℃から４００℃まで昇温したときのセラミック層３２の膨張量／４００℃）をいう。各セラミック層３２の間に設けられている導体層３３は、例えばタングステン、モリブデン、又はこれらの合金のメタライズ層からなる。この導体層３３は、電力用半導体素子１２の駆動信号を伝達する制御回路用配線を含む。各ビア導体２７（ビア導体部３１）も、導体層３３と同様にタングステン、モリブデン、又はこれらの合金のメタライズ層からなる。また、基板本体２３における第１面２１及び第２面２２に形成される第１面側電極パッド２４及び第２面側電極パッド２５は、銅からなる導体層である。さらに、基板本体２３の第１面２１及び第２面２２に形成される導体層としては、各電極パッド２４，２５以外に図示しない回路パターンや部品実装用のパッドなどを含んでいる。
【００３１】
なお、電力用半導体素子１２が搭載された第１面側電極パッド２４、及び、受動部品１３が搭載された第２面側電極パッド２５は、基板厚さ方向（図１では上下方向）から見たときに、大部分が重なるように対向配置（即ち、一部が重ならないように対向配置）されている。一方、電力用半導体素子１２が搭載されていない第１面側電極パッド２４、及び、受動部品１３が搭載された第２面側電極パッド２５は、基板厚さ方向から見たときに完全に重なるように対向配置されている。本実施の形態において、各電極パッド２４，２５の平面形状は、長方形状である。各電極パッド２４，２５の縦及び横の長さは、４ｍｍ×７ｍｍ程度であり、各電極パッド２４，２５の厚さは、１００μｍ程度である。
【００３２】
図１及び図２に示されるように、ビアアレイ２８を構成する複数のビア導体２７は、共通の第１面側電極パッド２４及び第２面側電極パッド２５に接続される。つまり、ビアアレイ２８を構成する複数のビア導体２７は、第１面側電極パッド２４及び第２面側電極パッド２５に対して並列に接続されている。また、基板厚さ方向から見たとき、ビアアレイ２８を構成する各ビア導体２７は、各電極パッド２４，２５の内側となる領域に配置される。
【００３３】
セラミック配線基板１１では、複数（本実施の形態では３つ）のビアアレイ２８が設けられており、隣接する２つのビアアレイ２８には、それぞれ異なる方向に電流が流れる。具体的には、図１の右側のビアアレイ２８（各ビア導体２７）には例えば下側（第１面２１側）から上側（第２面２２側）に電流が流れ、左側のビアアレイ２８（各ビア導体２７）には上側から下側に向けて電流が流れるようになっている。これらビアアレイ２８を構成する複数のビア導体２７は、基板本体２３の厚さ方向に直線的に延設された主電力用のストレートビアである。
【００３４】
図３に示されるように、本実施の形態のビアアレイ２８は、全体として例えば５行×７列の格子状となるように複数のビア導体２７が配置されている。１つのビアアレイ２８は、最外周に配置される複数個の外側ビア導体２７ａと、それら外側ビア導体２７ａによって包囲される複数個の内側ビア導体２７ｂとによって構成される。なお、図３では、説明の便宜上、縦方向（図３では上下方向）に５個のビア導体２７ａ，２７ｂが配置され、横方向（図３では左右方向）に７個のビア導体２７ａ，２７ｂが配置されたビアアレイ２８を図示したが、実際にはさらに多くのビア導体２７ａ，２７ｂが存在している。
【００３５】
本実施の形態において、各外側ビア導体２７ａ及び各内側ビア導体２７ｂは断面円形状をなし、外側ビア導体２７ａと内側ビア導体２７ｂとが同じ直径を有している。具体的には、これらビア導体２７ａ，２７ｂの直径は２００μｍである。また、各ビア導体２７ａ，２７ｂのピッチ（中心間距離）は３００μｍである。
【００３６】
なお、各外側ビア導体２７ａ及び各内側ビア導体２７ｂは、金属材料として、熱膨張係数が互いに異なる２種類の金属単体（本実施の形態では、タングステン及びモリブデン）をそれぞれ含んでいる。ここで、タングステンの熱膨張係数は４．６ｐｐｍ／Ｋであり、モリブデンの熱膨張係数は５．７ｐｐｍ／Ｋである。なお、タングステン及びモリブデンの熱膨張係数は、０℃から４００℃まで昇温したときの膨張量を単位温度当たりの膨張量に換算した値（熱膨張係数＝０℃から４００℃まで昇温したときのタングステンまたはモリブデンの膨張量／４００℃）をいう。また、外側ビア導体２７ａは、２種類の金属材料のうち熱膨張係数が大きい方の金属材料（モリブデン）の含有量が最も多くなっている。本実施の形態では、外側ビア導体２７ａにおけるタングステンの含有量は１８．９体積％であり、外側ビア導体２７ａにおけるモリブデンの含有量は２２．８体積％である。一方、内側ビア導体２７ｂは、２種の金属材料のうち熱膨張係数が小さい方の金属材料（タングステン）の含有量が最も多くなっている。本実施の形態では、内側ビア導体２７ｂにおけるタングステンの含有量は５２．２体積％であり、内側ビア導体２７ｂにおけるモリブデンの含有量は２２．８体積％である。
【００３７】
さらに、本実施の形態のビア導体２７ａ，２７ｂは、絶縁性を有する無機フィラーとしてセラミックフィラー（アルミナ）を含有している。即ち、ビア導体２７ａ，２７ｂは、セラミック層３２を構成するセラミック材料と同じ材質のセラミックフィラーを含んでいる。ここで、アルミナの熱膨張係数は７〜８ｐｐｍ／Ｋである。なお、アルミナの熱膨張係数は、０℃から４００℃まで昇温したときの膨張量を単位温度当たりの膨張量に換算した値（熱膨張係数＝０℃から４００℃まで昇温したときのアルミナの膨張量／４００℃）をいう。また、外側ビア導体２７ａにおけるセラミックフィラーの含有量は５８．３体積％であり、内側ビア導体２７ｂにおけるセラミックフィラーの含有量は２５．０体積％である。即ち、外側ビア導体２７ａにおけるセラミックフィラーの含有量、及び、内側ビア導体２７ｂにおけるセラミックフィラーの含有量は、互いに異なっており、外側ビア導体２７ａにおけるセラミックフィラーの含有量が、内側ビア導体２７ｂにおけるセラミックフィラーの含有量よりも大きくなっている。そして、外側ビア導体２７ａ全体の熱膨張係数は６．６ｐｐｍ／Ｋとなり、内側ビア導体２７ｂ全体の熱膨張係数は５．６ｐｐｍ／Ｋとなる。なお、ビア導体２７ａ，２７ｂの熱膨張係数は、０℃から４００℃まで昇温したときの膨張量を単位温度当たりの膨張量に換算した値（熱膨張係数＝０℃から４００℃まで昇温したときのビア導体２７ａ，２７ｂの膨張量／４００℃）をいう。
【００３８】
そして、同じビアアレイ２８を構成する複数のビア導体２７は、外周側のビア導体２７であるほど基板本体２３との熱膨張係数差が小さくなっている。例えば、図３に示されるビアアレイ２８においては、外側ビア導体２７ａの熱膨張係数（６．６ｐｐｍ／Ｋ）が内側ビア導体２７ｂの熱膨張係数（５．６ｐｐｍ／Ｋ）よりも大きくなる。また、基板本体２３のセラミック層３２の熱膨張係数（７．６ｐｐｍ／Ｋ）は、外側ビア導体２７ａの熱膨張係数よりも大きくなる。
【００３９】
次に、本実施の形態におけるセラミック配線基板１１の製造方法について説明する。
【００４０】
まず、アルミナ粉末を主成分とするセラミック材料を用いてグリーンシートを複数枚形成する。詳述すると、アルミナ粉末及び熱分解性の有機結着材を、有機溶媒や水等の溶媒を用いて混練し、原料スラリーを作製する。次に、この原料スラリーを用いて、ドクターブレード法によるシートキャスティングによるシート成形や、押出成型によるシート成形等を行って、所定厚さのグリーンシートを複数枚形成する。そして、複数枚のグリーンシートに対し、レーザ加工を行って、所定の位置に複数の貫通孔を形成する。なお、貫通孔の形成は、パンチング加工、ドリル加工等によって行ってもよい。
【００４１】
その後、従来周知のペースト印刷装置（図示略）を用い、各グリーンシートの貫通孔に任意の導電性ペースト（具体的には、タングステンやモリブデンのようなビア導体２７の形成材料及び熱分解性の有機結着材を、有機溶媒や水等の溶媒を用いて混練してなるペースト）を充填し、ビア導体２７となる未焼成のビア導体部３１を形成する。なお、本実施の形態では、ビアアレイ２８の中心部となりうる貫通孔に対して、セラミックフィラーの含有量が相対的に少ない導電性ペーストを充填する第１充填工程と、ビアアレイ２８の外周部となりうる貫通孔に対して、セラミックフィラーの含有量が相対的に多い導電性ペーストを充填する第２充填工程とを別々に行う。さらに、従来周知のペースト印刷装置を用いて、導電性ペーストを印刷して未焼成の導体層３３を形成する。なお、導電性ペーストの充填及び印刷の順序は逆にしてもよい。
【００４２】
そして、導電性ペーストの乾燥後、それら複数枚のグリーンシートを積み重ねて配置し、シート積層方向に押圧力を付与することにより、各グリーンシートを圧着、一体化してセラミック積層体を形成する。次に、セラミック積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、グリーンシートのアルミナ及びペースト中のタングステンが同時焼結し、ビア導体２７及び導体層３３を有する基板本体２３が形成される。さらに、基板本体２３の第１面２１及び第２面２２に、銅ペーストを用いた印刷によって第１面側電極パッド２４及び第２面側電極パッド２５を形成する。なお、各電極パッド２４，２５は、銅ペーストの印刷以外に銅めっき等によって形成してもよい。また、導体層３３と同様に導電性ペーストの印刷後、グリーンシートと同時焼結させることで各電極パッド２４，２５を形成してもよい。以上の工程によってセラミック配線基板１１が製造される。
【００４３】
本実施の形態のセラミックパッケージ１０では、電力用半導体素子１２がオンオフすることで、セラミック配線基板１１に熱ストレスが加わる。このとき、セラミック配線基板１１の各ビアアレイ２８では、ビア導体２７ａ，２７ｂ間の発生応力が緩和されるため、クラックの発生が抑制される。
【００４４】
本発明者らは、シミュレーション解析により、ビアアレイ２８を構成する複数のビア導体２７のうち、最外周に配置される外側ビア導体２７ａにおいて、セラミック層３２に発生する応力が緩和されることを確認した。ここでは、外側ビア導体２７ａ及び内側ビア導体２７ｂを同じ材料で形成したものを対策前のベースモデル（図４参照）とする。また、外側ビア導体２７ａ及び内側ビア導体２７ｂを互いに異なる材料で形成することにより、外側ビア導体２７ａの熱膨張係数を内側ビア導体２７ｂの熱膨張係数よりも大きくしたものを対策後のモデル（図５参照）とする。そして、各モデルにおいて高温から低温に温度変化させたときの外側ビア導体２７ａの周囲及び内側ビア導体２７ｂの周囲に働く応力を確認した。なお、ベースモデルでは、セラミック層３２（アルミナ）の熱膨張係数を７．６ｐｐｍ／Ｋ、ビア導体２７ａ，２７ｂの熱膨張係数を５．６ｐｐｍ／Ｋ、温度変化を焼成温度である１５４０℃から−５０℃（熱サイクル最低温度）を計算条件として、シミュレーションを行った。一方、対策後のモデルでは、セラミック層３２の熱膨張係数を７．６ｐｐｍ／Ｋ、外側ビア導体２７ａの熱膨張係数を６．６ｐｐｍ／Ｋ、内側ビア導体２７ｂの熱膨張係数を５．６ｐｐｍ／Ｋ、温度変化を焼成温度である１５４０℃から−５０℃（熱サイクル最低温度）を計算条件として、シミュレーションを行った。
【００４５】
その結果、ベースモデルでは、外側ビア導体２７ａの周囲には最大で９８６ＭＰａの応力が加わり、内側ビア導体２７ｂの周囲には最大で９１４ＭＰａの応力が加わることが確認された（図６参照）。一方、対策後のモデルでは、外側ビア導体２７ａの周囲に加わる最大応力が９６７ＭＰａ、内側ビア導体２７ｂの周囲に加わる最大応力が４８３ＭＰａであるため、最大応力が減少していることが確認された（図７参照）。
【００４６】
また、本発明者らは、上記のように製造したセラミック配線基板１１について、−５０℃〜２４０℃の熱衝撃試験を繰り返し行い、ビア導体２７間のセラミック層３２において、クラックの発生が抑制されることを確認した。
【００４７】
従って、本実施の形態によれば以下の効果を得ることができる。
【００４８】
（１）本実施の形態のセラミック配線基板１１では、電力用半導体素子１２を駆動する際に、ビアアレイ２８を構成する複数のビア導体２７には、第１面側電極パッド２４や第２面側電極パッド２５を介して同じ方向に電流が流れ、ジュール熱が発生する。また、基板本体２３の第１面２１に搭載された電力用半導体素子１２にも電流が流れてその電力用半導体素子１２が発熱する。このとき、ビアアレイ２８においてビア導体２７とセラミックとの熱膨張係数の違いによって応力が発生する。なお、応力は、ビアアレイ２８の中心部よりも外周部で顕著に発生する。そこで、本実施の形態では、同じビアアレイ２８において、外周側のビア導体２７であるほど基板本体２３との熱膨張係数差を小さくしている。このようにすると、基板本体２３においてビア導体２７間の領域に発生する応力をビアアレイ２８の外周側と内周側とで均一にすることができるため、ビアアレイ２８全体に加わる応力を緩和することができる。この結果、セラミック配線基板１１において、熱ストレスが加わる頻度を抑えることができ、ビア導体２７間でのクラックの発生を抑制することができる。
【００４９】
（２）本実施の形態において、セラミック配線基板１１に搭載される電力用半導体素子１２は、１０Ａ以上の電流が流れることで２００℃以上の温度に発熱するパワー半導体素子である。このような電力用半導体素子１２を搭載するセラミック配線基板１１では、使用時における熱ストレスが大きくなるが、上記のようにビアアレイ２８におけるビア導体２７間での発生応力を抑制することにより、クラックの発生を確実に防止することができる。
【００５０】
（３）本実施の形態のセラミック配線基板１１は、電流の流れる方向が異なる複数のビアアレイ２８を備えている。このセラミック配線基板１１では、ビアアレイ２８間でのクラックの発生を抑制できることから、異なる方向に電流が流れる２つのビアアレイ２８を近接して設けることが可能となり、セラミック配線基板１１の小型化が可能となる。
【００５１】
なお、本発明の実施の形態を以下のように変更してもよい。
【００５２】
・上記実施の形態では、同じビアアレイ２８において、外周側のビア導体２７であるほど、モリブデンの含有量が多くなるとともに、セラミックフィラーの含有量が多くなっていた。しかし、全てのビア導体２７においてセラミックフィラーの含有量を同一にするとともに、外周側のビア導体２７であるほどモリブデンの含有量を多くしてもよい。逆に、全てのビア導体２７においてモリブデンの含有量を同一にするとともに、外周側のビア導体２７であるほどセラミックフィラーの含有量を多くしてもよい。また、全てのビア導体２７においてセラミックフィラー及びモリブデンの含有量を同一にするとともに、外周側のビア導体２７であるほどビア導体２７の密度を小さくしてもよい。
【００５３】
・上記実施の形態では、ビアアレイ２８において外側ビア導体２７ａの熱膨張係数と内側ビア導体２７ｂの熱膨張係数とで２段階に変化させていたが、３段階以上の多段階にビア導体２７の熱膨張係数を変化させてもよい。例えば、複数個の内側ビア導体２７ｂは、熱膨張係数が外周側に行くに従って段階的に小さくなっていてもよい。このようにすると、ビアアレイ２８において各ビア導体２７間のセラミック層３２に発生する応力を十分に緩和することができるため、クラックの発生を確実に防止することができる。
【００５４】
・上記実施の形態のセラミック配線基板１１において、ビアアレイ２８は、複数のビア導体２７（外側ビア導体２７ａ及び内側ビア導体２７ｂ）を格子状に配置していたが、これに限定されるものではない。例えば、図８に示されるビアアレイ４１のように、複数のビア導体４２（外側ビア導体４２ａ及び内側ビア導体４２ｂ）を千鳥状に配してもよい。
【００５５】
・上記実施の形態のセラミック配線基板１１は、電流の流れる方向が異なる複数のビアアレイ２８を備えていた。しかし、ビアアレイ２８を構成する複数のビア導体２７には、それぞれ同じ方向に電流が流れるようになっていてもよい。
【００５６】
・上記実施の形態において、ビアアレイ２８を構成するビア導体２７の断面形状が円形であったが、これに限定されるものではない。例えば、楕円形、三角形、四角形などの断面形状を有する複数のビア導体によってビアアレイを形成してもよい。
【００５７】
・上記実施の形態では、ビア導体２７が、２つのビア導体部３１をセラミック層３２の積層方向に連結することによって構成されていた。しかし、ビア導体２７は、基板本体２３の第１面２１から第２面２２に延びる１本の導体であってもよい。
【００５８】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
【００５９】
（１）手段１において、同じビア導体群を構成する前記複数のビア導体は、外周側のビア導体であるほど密度が高くなることを特徴とするセラミック配線基板。
【００６０】
（２）手段１において、同じビア導体群を構成する前記複数のビア導体のそれぞれは、金属材料として、熱膨張係数が互いに異なる金属単体を含み、前記金属材料は、タングステン、モリブデン、タンタル、チタン、ニオブ、銅、銀の中から選択される２つの金属単体であることを特徴とするセラミック配線基板。
【００６１】
（３）手段１において、前記ビア導体群は、３行以上×３列以上の格子状となるよう配置されたビアアレイであることを特徴とするセラミック配線基板。
【００６２】
（４）手段１において、前記ビア導体は断面円形状をなすことを特徴とするセラミック配線基板。
【００６３】
（５）手段１において、前記電力用半導体素子は、２００℃以上の温度に発熱するパワー半導体素子であることを特徴とするセラミック配線基板。
【００６４】
（６）手段１において、前記電力用半導体素子は、１０Ａ以上の電流が流れるパワー半導体素子であることを特徴とするセラミック配線基板。
【００６５】
（７）手段１において、同じビア導体群を構成する前記複数のビア導体にはそれぞれ同じ方向に電流が流れることを特徴とするセラミック配線基板。
【００６６】
（８）手段１において、電流の流れる方向が異なる複数の前記ビア導体群を備えていることを特徴とするセラミック配線基板。
【００６７】
（９）手段１において、前記第２面側には、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される受動部品が搭載可能であることを特徴とするセラミック配線基板。
【００６８】
（１０）手段１において、前記基板本体は、ビア導体部が設けられた複数のセラミック層を積層配置してなり、前記ビア導体は、複数の前記ビア導体部を前記セラミック層の積層方向に連結することによって構成され、複数の前記ビア導体部は、前記セラミック層の積層方向において同軸上に配置されていることを特徴とするセラミック配線基板。
【００６９】
（１１）セラミック材料を用いて第１面及び第２面を有する板状に形成される基板本体と、前記第１面上に配置される第１面側電極パッドと、前記第２面上に配置される第２面側電極パッドと、前記第１面側電極パッドと前記第２面側電極パッドとを接続する複数のビア導体からなるビア導体群とを備えるセラミック配線基板、及び、前記第１面側に搭載され、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される電力用半導体素子からなるセラミックパッケージであって、前記ビア導体群は、最外周に配置される複数個の外側ビア導体と、前記複数個の外側ビア導体によって包囲される複数個の内側ビア導体とによって構成され、同じビア導体群を構成する前記複数のビア導体は、外周側のビア導体であるほど前記基板本体との熱膨張係数差が小さくなっていることを特徴とするセラミックパッケージ。
【符号の説明】
【００７０】
１１…セラミック配線基板
１２…電力用半導体素子
２１…第１面
２２…第２面
２３…基板本体
２４…第１面側電極パッド
２５…第２面側電極パッド
２７，４２…ビア導体
２７ａ，４２ａ…ビア導体としての外側ビア導体
２７ｂ，４２ｂ…ビア導体としての内側ビア導体
２８，４１…ビア導体群としてのビアアレイ
【図１】
2015076567.tif 000003
【図２】
2015076567.tif 000004
【図３】
2015076567.tif 000005
【図４】
2015076567.tif 000006
【図５】
2015076567.tif 000007
【図６】
2015076567.tif 000008
【図７】
2015076567.tif 000009
【図８】
2015076567.tif 000010