(57)【要約】【課題】部品点数の増加を抑制しつつ、利得の微調整を行う。【解決手段】ＡＧＣ回路１は、互いに縦続接続された可変増幅器１１、１２、１３と、入力される第１デジタル信号を第１アナログ信号に変換する第１Ｄ／Ａコンバータ１７と、入力される第２デジタル信号を第２アナログ信号に変換する第２Ｄ／Ａコンバータ１８と、を備える。可変増幅器１１及び１２は、第１アナログ信号に基づいて定められた増幅率で、入力される信号を増幅し、可変増幅器１３は、第１アナログ信号及び第２アナログ信号のいずれかに基づいて定められた増幅率で、入力される信号を増幅する。【選択図】図１
2015076654.tif 000002
【特許請求の範囲】
【請求項１】
互いに縦続接続された３つ以上の可変増幅器と、
入力される第１デジタル信号を第１アナログ信号に変換する第１デジタル／アナログ変換器と、
入力される第２デジタル信号を第２アナログ信号に変換する第２デジタル／アナログ変換器と、
を備え、
前記３つ以上の可変増幅器のそれぞれは、前記第１アナログ信号及び前記第２アナログ信号のいずれかに基づいて定められた増幅率で、入力される信号を増幅する、
自動利得制御回路。
【請求項２】
前記第１アナログ信号及び前記第２アナログ信号のいずれかを選択する選択器をさらに備え、
前記３つ以上の可変増幅器のうち少なくとも１つの可変増幅器は、前記選択器により選択されたアナログ信号に基づいて定められた増幅率で、入力される信号を増幅する、
請求項１に記載の自動利得制御回路。
【請求項３】
前記３つ以上の可変増幅器のうちの最終段の可変増幅器の出力信号のレベルを検出するレベル検出部と、
前記レベル検出部が検出した前記出力信号のレベルに基づいて、前記選択器を切り替える制御部と、
をさらに備える、
請求項２に記載の自動利得制御回路。
【請求項４】
前記３つ以上の可変増幅器のうちの少なくとも２つの前記可変増幅器は、前記第１アナログ信号に基づいて定められた増幅率で、入力される信号を増幅し、
前記制御部は、前記出力信号のレベルが第１の範囲に含まれる場合に、前記第１アナログ信号を選択し、前記出力信号のレベルが前記第１の範囲と異なる第２の範囲に含まれる場合に、前記第２アナログ信号を選択する、
請求項３に記載の自動利得制御回路。
【請求項５】
前記選択器により選択された前記アナログ信号に基づいて定められた増幅率で前記入力される信号を増幅する前記可変増幅器の前記第１デジタル信号又は前記第２デジタル信号の１ビットに対応する増幅率の変化量は、他の前記可変増幅器の前記第１デジタル信号又は前記第２デジタル信号の１ビットに対応する増幅率の変化量の合計よりも小さい、
請求項２から４のいずれか１項に記載の自動利得制御回路。
【請求項６】
前記３つ以上の可変増幅器は、前記第１デジタル信号又は前記第２デジタル信号の１ビットに対応する増幅率の変化量がそれぞれ異なり、
前記３つ以上の可変増幅器のうち、前記増幅率の変化量が最も小さい可変増幅器が、前記選択器により選択されたアナログ信号に基づいて定められた増幅率で、入力される信号を増幅する、
請求項２から５のいずれか１項に記載の自動利得制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動利得制御回路に関する。
【背景技術】
【０００２】
従来、入力信号に対する出力信号の利得を調整し、出力信号のレベルを目標レベルから一定の範囲に制御する自動利得制御（ＡＧＣ：Auto Gain Control）回路（以下、ＡＧＣ回路という。）が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３４１００９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＡＧＣ回路は、入力信号の利得を調整する可変増幅器を備えている。この可変増幅器は、所定の範囲の利得を調整することができるものの、入力信号のレベルが広範囲である場合には、調整し得る利得を超えてしまう場合がある。このような問題に対応するために、複数の可変増幅器を縦続接続させ、複数の可変増幅器のそれぞれにおいて利得制御を行うことが知られている。
【０００５】
図４は、従来のＡＧＣ回路１００の全体構成を示すブロック図である。従来のＡＧＣ回路１００は、縦続接続された可変増幅器１０１、１０２及び１０３と、レベル検波回路１０４と、Ｄ／Ａコンバータ１０５とを備える。レベル検波回路１０４は、可変増幅器１０３から出力された出力信号を検波する。Ｄ／Ａコンバータ１０５は、当該検波レベルに応じたデジタル制御信号をアナログ制御信号に変換し、当該アナログ制御信号を、縦続接続された可変増幅器１０１、１０２及び１０３に出力する。これにより、従来のＡＧＣ回路は、複数の可変増幅器１０１、１０２及び１０３のそれぞれが利得を調整するので、１つの可変増幅器において調整し得る利得を超えたレベルの入力信号の利得制御を行うことができる。
【０００６】
しかしながら、従来のＡＧＣ回路１００では、１つのＤ／Ａコンバータ１０５から複数の可変増幅器１０１、１０２、１０３に対して同一の制御信号を出力するため、制御信号を１ビット分変化させると、１つの可変増幅器の利得の可変幅よりも大きな可変幅しか得られなかった。例えば、可変増幅器１０１、１０２及び１０３が、制御信号１ビット分の変化によって、それぞれＡ１ｄＢ、Ａ２ｄＢ及びＡ３ｄＢだけ利得が変化する場合、制御信号１ビット分の変化によって、ＡＧＣ回路１００の全体の利得は、（Ａ１＋Ａ２＋Ａ３）ｄＢだけ変化する。このように、従来のＡＧＣ回路１００では、利得の微調整をすることができないという問題があった。
【０００７】
他方、可変増幅器１０１、１０２及び１０３に対して個別に利得の制御を行う場合には、それぞれの可変増幅器に対してＤ／Ａコンバータが必要になるので、部品コストが増加するという問題があった。また、３つの可変増幅器を個別に制御しなければならないので、制御が複雑になるという問題もあった。
【０００８】
そこで、本発明はこれらの点に鑑みてなされたものであり、部品点数の増加を抑制しつつ、利得の微調整が可能なＡＧＣ回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の態様に係る自動利得制御回路は、互いに縦続接続された３つ以上の可変増幅器と、入力される第１デジタル信号を第１アナログ信号に変換する第１デジタル／アナログ変換器と、入力される第２デジタル信号を第２アナログ信号に変換する第２デジタル／アナログ変換器と、を備え、前記３つ以上の可変増幅器のそれぞれは、前記第１アナログ信号及び前記第２アナログ信号のいずれかに基づいて定められた増幅率で、入力される信号を増幅することを特徴とする。
【００１０】
また、前記自動利得制御回路は、前記第１アナログ信号及び前記第２アナログ信号のいずれかを選択する選択器をさらに備え、前記３つ以上の可変増幅器のうち少なくとも１つの可変増幅器は、前記選択器により選択されたアナログ信号に基づいて定められた増幅率で、入力される信号を増幅してもよい。
【００１１】
また、前記自動利得制御回路は、前記３つ以上の可変増幅器のうちの最終段の可変増幅器の出力信号のレベルを検出するレベル検出部と、前記レベル検出部が検出した前記出力信号のレベルに基づいて、前記選択器を切り替える制御部と、をさらに備えてもよい。
【００１２】
また、前記３つ以上の可変増幅器のうちの少なくとも２つの前記可変増幅器は、前記第１アナログ信号に基づいて定められた増幅率で、入力される信号を増幅し、前記制御部は、前記出力信号のレベルが第１の範囲に含まれる場合に、前記第１アナログ信号を選択し、前記出力信号のレベルが前記第１の範囲と異なる第２の範囲に含まれる場合に、前記第２アナログ信号を選択してもよい。
【００１３】
また、前記自動利得制御回路は、前記選択器により選択された前記アナログ信号に基づいて定められた増幅率で前記入力される信号を増幅する前記可変増幅器の前記第１デジタル信号又は前記第２デジタル信号の１ビットに対応する増幅率の変化量は、他の前記可変増幅器の前記第１デジタル信号又は前記第２デジタル信号の１ビットに対応する増幅率の変化量の合計よりも小さい。
【００１４】
また、前記３つ以上の可変増幅器は、前記第１デジタル信号又は前記第２デジタル信号の１ビットに対応する増幅率の変化量がそれぞれ異なり、前記３つ以上の可変増幅器のうち、前記増幅率の変化量が最も小さい可変増幅器が、前記選択器により選択されたアナログ信号に基づいて定められた増幅率で、入力される信号を増幅してもよい。
【発明の効果】
【００１５】
本発明によれば、部品点数の増加を抑制しつつ、利得の微調整が可能になるという効果を奏する。
【図面の簡単な説明】
【００１６】
【図１】本実施形態に係るＡＧＣ回路の全体構成を示すブロック図である。
【図２】本実施形態に係る時間と出力信号レベルとの関係を示す図である。
【図３】本実施形態に係る利得制御部における処理の流れを示すフローチャートである。
【図４】従来のＡＧＣ回路の全体構成を示すブロック図である。
【発明を実施するための形態】
【００１７】
［ＡＧＣ回路１の構成］
図１は、本実施形態に係るＡＧＣ回路１の概要図である。
ＡＧＣ回路１は、互いに接続された複数の可変増幅器と、第１のデジタル／アナログ変換器と、第２のデジタル／アナログ変換器とを備えており、複数の可変増幅器のそれぞれが、第１のデジタル／アナログ変換器又は第２のデジタル／アナログ変換器のいずれかから出力されるアナログ信号に基づいて、入力される信号を増幅する。
【００１８】
具体的には、ＡＧＣ回路１は、可変増幅器１１、１２及び１３と、レベル検波回路１４と、利得制御部１５と、記憶部１６と、第１のデジタル／アナログ変換器としての第１Ｄ／Ａコンバータ１７と、第２のデジタル／アナログ変換器としての第２Ｄ／Ａコンバータ１８と、選択器としてのスイッチ１９とを備える。
【００１９】
可変増幅器１１、１２及び１３は、互いに縦続接続されている。
可変増幅器１１は、入力端子ＶＩから入力された入力信号を、利得制御部１５によって設定された利得で増幅する。そして、可変増幅器１１は、増幅後の信号を可変増幅器１２に出力する。具体的には、可変増幅器１１は、第１Ｄ／Ａコンバータ１７に接続されており、第１Ｄ／Ａコンバータ１７から利得設定値を示す第１アナログ信号が入力されると、第１アナログ信号に基づいて定められた増幅率で、入力信号を増幅する。
【００２０】
可変増幅器１２は、可変増幅器１１から出力された信号を入力信号とし、当該入力信号を、利得制御部１５によって設定された利得で増幅する。そして、可変増幅器１２は、増幅後の信号を可変増幅器１３に出力する。具体的には、可変増幅器１２は、第１Ｄ／Ａコンバータ１７に接続されており、第１Ｄ／Ａコンバータ１７から利得設定値を示す第１アナログ信号が入力されると、第１アナログ信号に基づいて定められた増幅率で、入力信号を増幅する。
【００２１】
可変増幅器１３は、３つの可変増幅器１１、１２及び１３における、最終段の可変増幅器である。可変増幅器１３は、可変増幅器１２から出力された信号を入力信号とし、当該入力信号を、利得制御部１５によって設定された利得で増幅する。そして、可変増幅器１３は、増幅後の信号を出力端子ＶＯ及びレベル検波回路１４に出力する。
【００２２】
可変増幅器１３は、スイッチ１９により選択されたアナログ信号に基づいて定められた増幅率で、入力される信号を増幅する。具体的には、可変増幅器１３は、スイッチ１９を介して、第１Ｄ／Ａコンバータ１７及び第２Ｄ／Ａコンバータ１８に接続されている。可変増幅器１３は、スイッチ１９の選択により、第１Ｄ／Ａコンバータ１７から利得設定値を示す第１アナログ信号が入力されると、第１アナログ信号に基づいて定められた増幅率で、入力信号を増幅する。また、可変増幅器１３は、スイッチ１９の選択により、第２Ｄ／Ａコンバータ１８から利得設定値を示す第２アナログ信号が入力されると、第２アナログ信号に基づいて定められた増幅率で、入力信号を増幅する。
【００２３】
レベル検波回路１４は、可変増幅器１３から出力された信号を検波して、検波レベルを示す信号を利得制御部１５に出力する。レベル検波回路１４は、例えば、検波レベルに応じたデジタル値を利得制御部１５に出力する。
【００２４】
利得制御部１５は、入力端子ＶＩから入力された入力信号に対する出力信号の利得を調整し、出力端子ＶＯに出力される出力信号のレベルを目標レベルから一定の範囲に制御する利得制御を行う。利得制御部１５は、例えばＣＰＵにより構成されており、記憶部１６に記憶されている利得制御プログラムを実行することにより、レベル検出部１５１及び増幅器制御部１５２として機能する。ここで、目標レベルとは、出力信号のレベルが収束した場合の理想的なレベルである。また、記憶部１６は、例えば、ＥＥＰＲＯＭ又はＲＯＭである。
【００２５】
利得制御部１５は、第１Ｄ／Ａコンバータ１７と、第２Ｄ／Ａコンバータ１８と、スイッチ１９とに接続されている。ここで、第１Ｄ／Ａコンバータ１７は、入力される第１デジタル信号をラッチし、ラッチした第１デジタル信号を第１アナログ信号に変換する。第２Ｄ／Ａコンバータ１８は、入力される第２デジタル信号をラッチし、ラッチした第１デジタル信号を第２アナログ信号に変換する。スイッチ１９は、利得制御部１５の制御に応じて、第１アナログ信号及び第２アナログ信号のいずれかを選択し、選択された信号を出力する。ここで、スイッチ１９は、利得制御部１５が利得制御を開始する時点において、第１アナログ信号を選択している。
【００２６】
レベル検出部１５１は、３つの可変増幅器１１、１２及び１３のうちの最終段の可変増幅器１３の出力信号のレベルを検出する。具体的には、レベル検出部１５１は、レベル検波回路１４から入力された検波レベルを示すデジタル値に基づいて、可変増幅器１３の出力信号のレベルを検出する。以下、検出された出力信号のレベルを検出レベルともいう。
【００２７】
増幅器制御部１５２は、レベル検出部１５１が検出した検出レベルに基づいて、可変増幅器１１、１２及び１３の利得を制御する。
具体的には、増幅器制御部１５２は、レベル検出部１５１が検出した検出レベルに基づいて可変増幅器１１、１２及び１３における利得の調整幅を選択し、可変増幅器１１、１２及び１３の利得を制御する。また、増幅器制御部１５２は、レベル検出部１５１が検出した検出レベルに基づいて、スイッチ１９を切り替える。
【００２８】
より具体的には、増幅器制御部１５２は、まず、レベル検出部１５１が検出した検出レベルに基づいて、３つの可変増幅器１１、１２及び１３の全ての利得を調整する粗調整と、可変増幅器１３のみの利得を調整する微調整とのいずれの調整を行うか判定する。増幅器制御部１５２は、検出レベルが第１の範囲である場合、粗調整を行うと判定し、検出レベルが第１の範囲（以下、粗調整範囲という）と異なる第２の範囲（以下、微調整範囲という）である場合、微調整を行うと判定する。ここで、微調整範囲は、目標レベルから所定の範囲であり、目標レベルに対して所定量異なるレベルを示す微調閾値によって決定される。また、目標レベル及び微調閾値を示す情報は、例えば記憶部１６に記憶されている。
【００２９】
増幅器制御部１５２は、検出レベルが粗調整範囲に含まれていると判定した場合、可変増幅器１１、１２及び１３における利得の調整幅を粗調整に対応する第１調整幅に決定し、当該調整幅に基づいて利得設定値を生成する。そして、増幅器制御部１５２は、生成した利得設定値を示す第１デジタル信号を第１Ｄ／Ａコンバータ１７に出力する。第１Ｄ／Ａコンバータ１７は、第１デジタル信号を第１アナログ信号に変換する。第１Ｄ／Ａコンバータ１７は、第１アナログ信号を、可変増幅器１１及び１２並びにスイッチ１９に出力する。
【００３０】
ここで、増幅器制御部１５２は、検出レベルが粗調整範囲に含まれていると判定した場合、可変増幅器１３に入力される信号として第１アナログ信号を選択し、スイッチ１９が第１Ｄ／Ａコンバータ１７と可変増幅器１３とを接続するように制御する。これにより、３つの可変増幅器１１、１２及び１３は、第１アナログ信号に基づいて定められた増幅率で、入力される信号を増幅する。
【００３１】
増幅器制御部１５２は、検出レベルが微調整範囲に含まれていると判定した場合、検出レベルに応じた第１デジタル信号の出力処理を停止する。そして、増幅器制御部１５２は、可変増幅器１３に入力される信号として第２アナログ信号を選択し、スイッチ１９が第２Ｄ／Ａコンバータ１８と可変増幅器１３とを接続するように制御する。これにより、可変増幅器１３は、第２アナログ信号に基づいて定められた増幅率で、入力される信号を増幅する。
【００３２】
例えば、増幅器制御部１５２は、可変増幅器１３における利得の調整幅を微調整に対応する調整幅に決定し、当該調整幅に基づいて利得設定値を生成する。そして、増幅器制御部１５２は、生成した利得設定値を示す第２デジタル信号を第２Ｄ／Ａコンバータ１８に出力する。ここで、微調整を行うと判定した場合の調整幅は、粗調整を行うと判定した場合の調整幅に比べて小さい。
【００３３】
第１Ｄ／Ａコンバータ１７は、粗調整において増幅器制御部１５２から入力されてラッチされた第１デジタル信号を第１アナログ信号に変換し、可変増幅器１１及び１２に出力する。また、第２Ｄ／Ａコンバータ１８は、第２デジタル信号を第２アナログ信号に変換し、第２アナログ信号をスイッチ１９に出力する。
【００３４】
ここで、第１デジタル信号又は第２デジタル信号の１ビットに対応する可変増幅器１３の増幅率の変化量は、他の可変増幅器１１及び１２の第１デジタル信号の１ビットに対応する増幅率の変化量の合計よりも小さい。例えば、可変増幅器１１、１２及び１３が、第１デジタル信号１ビット分の変化によって、それぞれＡ１ｄＢ、Ａ２ｄＢ、Ａ３ｄＢだけ利得が変化する場合、Ａ１＋Ａ２＞Ａ３となる。また、可変増幅器１３は、可変増幅器１３における第２デジタル信号の１ビット分の変化量を、第１デジタル信号の１ビット分の変化量よりも小さくしてもよい。
【００３５】
さらに、３つの可変増幅器１１、１２及び１３は、第１デジタル信号又は第２デジタル信号の１ビットに対応する増幅率の変化量がそれぞれ異なっていてもよい。この場合、３つの可変増幅器１１、１２及び１３のうち、可変増幅器１３の増幅率の変化量が最も小さくてもよい。例えば、可変増幅器１１、１２、及び１３が、制御信号１ビット分の変化によって、それぞれＡ１ｄＢ、Ａ２ｄＢ、Ａ３ｄＢだけ利得が変化する場合、Ａ１＞Ａ２＞Ａ３という関係であってもよい。このようにすることで、粗調整と微調整とを使い分けて、出力信号のレベルを目標範囲に近いレベルまで高速に収束させることができる。
【００３６】
また、増幅器制御部１５２は、レベル検出部１５１が検出したレベルと目標レベルとの差分に基づいて選択したサンプリング周期で検出レベルをサンプリングすることにより、利得を制御する。すなわち、増幅器制御部１５２は、検出レベルの状態に応じて、検出レベルをサンプリングする周期を変化させる。
【００３７】
増幅器制御部１５２は、例えば、粗調整を行う場合には、微調整を行う場合に比べてサンプリング周期を短くする。これにより、増幅器制御部１５２は、粗調整において高速に利得制御を行い、その後、微調整状態において、時間をかけて利得制御を行う。これにより、高速かつ安定的な利得制御を実現することができる。
【００３８】
図２は、本実施形態に係る時間と出力信号レベルとの関係を示す図である。図２における横軸は時間を示し、縦軸は出力信号のレベルを示す。
図２に示すように、まず、増幅器制御部１５２は、Ｔ０において検出した検出レベルが粗調整範囲に含まれていると判定する。増幅器制御部１５２は、スイッチ１９が出力する信号として第１アナログ信号を選択する。また、増幅器制御部１５２は、可変増幅器１１、１２及び１３における利得の調整幅を粗調整に対応する調整幅に決定し、当該調整幅に基づく第１デジタル信号を生成する。そして、増幅器制御部１５２は、生成した第１デジタル信号を第１Ｄ／Ａコンバータ１７に出力する。
【００３９】
ここで、スイッチ１９は、第１アナログ信号を出力するように設定されていることから、第１Ｄ／Ａコンバータ１７は、第１デジタル信号から変換した第１アナログ信号を可変増幅器１１、１２及び１３に出力する。ここで、粗調整における調整幅は、微調整における調整幅に比べて大きいことから、図２に示すように、出力レベルの変動幅が大きく、短時間で出力レベルが目標レベルに近づく。
【００４０】
続いて、増幅器制御部１５２は、Ｔ１において検出した検出レベルが微調整範囲に含まれていると判定する。増幅器制御部１５２は、スイッチ１９が出力する信号として第２アナログ信号を選択し、スイッチ１９を切り替える。また、増幅器制御部１５２は、可変増幅器１３における利得の調整幅を微調整に対応する調整幅に決定し、当該調整幅に基づく第２デジタル信号を生成する。そして、増幅器制御部１５２は、生成した第２デジタル信号を第２Ｄ／Ａコンバータ１８に出力する。
【００４１】
ここで、スイッチ１９は、第２アナログ信号を出力するように設定されていることから、第２Ｄ／Ａコンバータ１８は、第２デジタル信号から変換した第２アナログ信号を可変増幅器１３に出力する。ここで、微調整における調整幅は、粗調整における調整幅に比べて小さいことから、図２に示すように、出力レベルの変動幅が小さく、出力レベルが安定して目標レベルに近づく。
【００４２】
［利得制御部１５の動作フローチャート］
続いて、利得制御部１５における処理の流れについてフローチャートを用いながら説明を行う。図３は、本実施形態に係る利得制御部１５における処理の流れを示すフローチャートである。
【００４３】
利得制御部１５は、可変増幅器１１、１２及び１３の全て、又は可変増幅器１３に利得設定値を入力することにより利得を制御し、可変増幅器１１、１２及び１３は、設定された利得で入力信号を増幅し、出力信号を出力する（Ｓ１）。具体的には、スイッチ１９が第１アナログ信号を出力するように選択されている場合、利得制御部１５は、第１デジタル信号を第１Ｄ／Ａコンバータ１７に出力する。第１デジタル信号は、第１Ｄ／Ａコンバータ１７によって第１アナログ信号に変換され、可変増幅器１１、１２及び１３の全てに入力される。
【００４４】
また、スイッチ１９が第２アナログ信号を出力するように選択されている場合、利得制御部１５は、第２デジタル信号を第２Ｄ／Ａコンバータ１８に出力する。第２デジタル信号は、第２Ｄ／Ａコンバータ１８によって第２アナログ信号に変換され、可変増幅器１３に入力される。
【００４５】
続いて、利得制御部１５は、可変増幅器１３の出力信号のレベルに基づいて、利得の調整を行う（Ｓ２〜Ｓ６）。
まず、レベル検出部１５１は、可変増幅器１３から出力された出力信号のレベル（検出レベル）を検出する（Ｓ２）。
続いて、増幅器制御部１５２は、検出された出力信号のレベルが、微調整範囲内か否かを判定する（Ｓ３）。増幅器制御部１５２は、検出された出力信号のレベルが、微調整範囲内の場合（判定がＹｅｓの場合）、Ｓ４に処理を移し、検出された出力信号のレベルが、微調整範囲外の場合（判定がＮｏの場合）、Ｓ５に処理を移す。
【００４６】
Ｓ４において、増幅器制御部１５２は、スイッチ１９の入力先を、第２Ｄ／Ａコンバータ１８に接続する。これにより、可変増幅器１３に入力される信号は、第２Ｄ／Ａコンバータが出力する第２アナログ信号に切り替えられる。
【００４７】
Ｓ５において、増幅器制御部１５２は、スイッチ１９の入力先を、第１Ｄ／Ａコンバータ１７に接続する。これにより、可変増幅器１３に入力される信号は、第１Ｄ／Ａコンバータが出力する第１アナログ信号に切り替えられる。
【００４８】
Ｓ６において、増幅器制御部１５２は、利得調整量を決定する。具体的には、増幅器制御部１５２は、出力信号のレベルが微調整範囲外である場合には、可変増幅器１１、１２及び１３における利得の調整幅を粗調整に対応する調整幅に決定する。また、増幅器制御部１５２は、出力信号のレベルが微調整範囲内である場合には、可変増幅器１３における利得の調整幅を微調整に対応する調整幅に決定する。この処理が終了すると、増幅器制御部１５２は、Ｓ１に処理を移す。
【００４９】
［本実施形態の効果］
以上のとおり、本実施形態に係るＡＧＣ回路１では、可変増幅器１１及び１２は、第１アナログ信号に基づいて定められた増幅率で、入力される信号を増幅し、可変増幅器１３は、第１アナログ信号及び第２アナログ信号のいずれかに基づいて定められた増幅率で、入力される信号を増幅する。
【００５０】
これにより、可変増幅器１１、１２及び１３は、第１アナログ信号に基づいて定められた増幅率で、利得の調整を行うことができるので、１つの可変増幅器において利得の調整を行う場合に比べて、調整範囲を大きく調整をすることができるので、高速に利得を調整することができる。その後、可変増幅器１３は、第２アナログ信号に基づいて定められた増幅率で、利得の調整を行うことができるので、調整範囲を小さくし、微調整をすることができる。よって、ＡＧＣ回路１は、２個のＤ／Ａコンバータを用いて３個の可変増幅器を制御することにより、部品点数の増加を抑制しつつ、利得の微調整が可能になり、出力信号のレベルを短時間で目標範囲に収束させることができる。
【００５１】
また、ＡＧＣ回路１は、第１アナログ信号及び第２アナログ信号のいずれかを選択するスイッチ１９をさらに備え、可変増幅器１１、１２及び１３のうち１つの可変増幅器１３は、スイッチ１９により選択されたアナログ信号に基づいて定められた増幅率で、入力される信号を増幅する。このようにすることで、ＡＧＣ回路１は、可変増幅器１３における利得制御を、例えば、第１アナログ信号に基づく粗調整と、第２アナログ信号に基づく微調整とのいずれかに切り替え、出力レベルに応じて適切な利得制御を行うことができる。
【００５２】
また、ＡＧＣ回路１は、レベル検出部１５１により、可変増幅器１１、１２及び１３のうちの最終段の可変増幅器１３の出力信号のレベルを検出し、増幅器制御部１５２により、検出した出力信号のレベルに基づいて、スイッチ１９を切り替える。このようにすることで、ＡＧＣ回路１は、最終的に外部に出力される出力信号のレベルに基づいてスイッチを切り替えて利得制御の調整幅を切り替えるので、当該出力信号のレベルを精度よく調整することができる。
【００５３】
また、可変増幅器１１、１２及び１３のうちの２つの可変増幅器１１及び１２は、第１アナログ信号に基づいて定められた増幅率で、入力される信号を増幅し、増幅器制御部１５２は、出力信号のレベルが第１の範囲に含まれる場合に、第１アナログ信号を選択し、出力信号のレベルが第２の範囲に含まれる場合に、第２アナログ信号を選択する。このようにすることで、出力信号のレベルに応じて粗調整と微調整とを使い分けて、出力信号のレベルを目標範囲に近いレベルまで高速に収束させることができる。
【００５４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。例えば、以下の３つの変形例１乃至３があげられる。
【００５５】
［変形例１］
上記の実施形態では、可変増幅器１３が、スイッチ１９と接続されたが、可変増幅器１２及び可変増幅器１３が、スイッチ１９と接続され、第１アナログ信号及び第２アナログ信号のいずれかが入力されるようにしてもよい。また、可変増幅器１１及び可変増幅器１３が、スイッチ１９と接続され、第１アナログ信号及び第２アナログ信号のいずれかが入力されるようにしてもよい。
【００５６】
また、この場合において、スイッチ１９により選択されたアナログ信号に基づいて定められた増幅率で入力される信号を増幅する可変増幅器の第１デジタル信号又は第２デジタル信号の１ビットに対応する増幅率の変化量は、他の可変増幅器の第１デジタル信号又は第２デジタル信号の１ビットに対応する増幅率の変化量の合計よりも小さくてもよい。
【００５７】
［変形例２］
上記の実施形態では、３つの可変増幅器１１、１２及び１３を縦続接続させたが、４つ以上の可変増幅器を縦続接続させてもよい。例えば、Ｎ（ただし、Ｎ＞３）個の可変増幅器を縦続接続させ、Ｎ個目の可変増幅器が、Ｎ−１個目の可変増幅器における入力信号を出力信号とし、利得制御をするようにしてもよい。
【００５８】
この場合において、スイッチ１９と接続される可変増幅器は、少なくとも最後段に位置する可変増幅器に接続されていてもよい。また、この場合において、４つ以上の可変増幅器は、第１デジタル信号又は第２デジタル信号の１ビットに対応する増幅率の変化量がそれぞれ異なり、３つ以上の可変増幅器のうち、増幅率の変化量が最も小さい可変増幅器が、スイッチ１９により選択されたアナログ信号に基づいて定められた増幅率で、入力される信号を増幅してもよい。
【００５９】
［変形例３］
上記の実施形態においては、ＣＰＵがコンピュータプログラムを実行することにより、レベル検出部１５１及び増幅器制御部１５２として機能する構成について説明したが、利得制御部１５の一部又は全てを、コンピュータプログラムを用いることなく構成してもよい。
【符号の説明】
【００６０】
１・・・ＡＧＣ回路、１１、１２、１３・・・可変増幅器、１４・・・レベル検波回路、１５・・・利得制御部、１５１・・・レベル検出部、１５２・・・増幅器制御部、１６・・・記憶部、１７・・・第１Ｄ／Ａコンバータ、１８・・・第２Ｄ／Ａコンバータ、１９・・・スイッチ、１００・・・従来のＡＧＣ回路、１０１、１０２、１０３・・・可変増幅器、１０４・・・レベル検波回路、１０５・・・Ｄ／Ａコンバータ、ＶＩ・・・入力端子、ＶＯ・・・出力端子
【図１】
2015076654.tif 000003
【図２】
2015076654.tif 000004
【図３】
2015076654.tif 000005
【図４】
2015076654.tif 000006