(57)【要約】【課題】配線板に内蔵される電子部品の位置ずれの抑制または電子部品内蔵配線板の配線設計自由度の向上。【解決手段】電子部品内蔵配線板は、絶縁性材料からなる基材２０と、基材２０の表面上に形成される第１導体層２２と、基材２０に形成される複数の凹部または貫通孔２０ａ、２０ｂと、基材２０の凹部内または貫通孔２０ａ、２０ｂ内に配置される電子部品２３ａ、２３ｂと、電子部品２３ａ、２３ｂの上、基材２０の上および第１導体層２２の上に形成される絶縁層とを備える。そして、第１導体層２２の導体パターン２２ａが設けられていない１つの開口部２２ｂ内に基材２０を隔壁２１として少なくとも２個の凹部または貫通孔２０ａ、２０ｂが形成されている。【選択図】図１
2015159153.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性材料からなる基材と、
前記基材の表面上に形成される第１導体層と、
前記基材に形成される複数の凹部または貫通孔と、
前記基材の前記凹部内または前記貫通孔内に配置される電子部品と、
前記電子部品の上、前記基材の上および前記第１導体層の上に形成される絶縁層とを備えている電子部品内蔵多層配線板であって、
前記第１導体層の導体パターンが設けられていない１つの開口部内に前記基材を隔壁として少なくとも２個の凹部または貫通孔が形成されている。
【請求項２】
請求項１記載の電子部品内蔵多層配線板であって、１つの前記凹部内または１つの前記貫通孔内に複数の前記電子部品が配置されている。
【請求項３】
請求項２記載の電子部品内蔵多層配線板であって、１つの前記凹部内または１つの前記貫通孔内に配置される前記複数の電子部品の間に、前記隔壁から伸びる突起が形成されている。
【請求項４】
請求項１〜３のいずれか１項に記載の電子部品内蔵多層配線板であって、前記２個の凹部または貫通孔を隔てる前記隔壁の前記２個の凹部または貫通孔に面する両面に前記突起が形成されている。
【請求項５】
請求項３または請求項４記載の電子部品内蔵多層配線板であって、前記突起は前記電子部品の長手方向と平行に前記隔壁から伸びている。
【請求項６】
請求項３または請求項４記載の電子部品内蔵多層配線板であって、前記突起は前記電子部品の短手方向と平行に前記隔壁から伸びている。
【請求項７】
請求項３または請求項４記載の電子部品内蔵多層配線板であって、前記隔壁から前記電子部品の長手方向に伸びる前記突起および前記隔壁から前記電子部品の短手方向に伸びる前記突起の両方が形成されている。
【請求項８】
請求項３〜７のいずれか１項に記載の電子部品内蔵多層配線板であって、前記突起の側面が該突起の先端部ほど幅が細くなるようなテーパー面を含んでいる。
【請求項９】
請求項３〜７のいずれか１項に記載の電子部品内蔵多層配線板であって、前記突起は半円形または長方形の平面形状に形成されている。
【請求項１０】
請求項１〜９のいずれか１項に記載の電子部品内蔵多層配線板であって、前記２個の凹部または貫通孔を隔てる前記隔壁の表面の幅が３００μｍ以下である。
【請求項１１】
請求項１〜１０のいずれか１項に記載の電子部品内蔵多層配線板であって、さらに、前記絶縁層上に配置される第２導体層と、前記絶縁層を貫通して、前記電子部品の電極と前記第２導体層とを電気接続する導体ビアとを有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品内蔵多層配線板に関する。
【背景技術】
【０００２】
特許文献１には、貫通孔が設けられた配線基板本体と、貫通孔内に配置された複数の電子部品と、電子部品の周囲に形成された絶縁層と、絶縁層の上部および下部に形成された導体層と、導体層と電子部品の電極とを接続するビア導体とを有する電子部品内蔵多層配線板が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３１３４７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に示される電子部品内蔵多層配線板では、製造工程において電子部品が貫通孔内の所定の位置に置かれた後、絶縁性の樹脂が電子部品の周囲に供給される。電子部品はこの樹脂の硬化に伴って位置が固定される。しかしながら、硬化前の樹脂は流動性を有しているため、電子部品が樹脂の流動の影響により正規の位置からずれることがある。電子部品の位置がずれると、ビア導体との接続不良が発生したり、電子部品の電極同士がショートしたりする場合がある。
【０００５】
本発明の目的は、電子部品内蔵多層配線板の電子部品の位置ずれを抑制することである。本発明の別の目的は、電子部品を配置するのに必要な領域を小さくすることである。
【課題を解決するための手段】
【０００６】
本発明の電子部品内蔵多層配線板は、絶縁性材料からなる基材と、前記基材の表面上に形成される第１導体層と、前記基材に形成される複数の凹部または貫通孔と、前記基材の前記凹部内または前記貫通孔内に配置される電子部品と、前記電子部品の上、前記基材の上および前記第１導体層の上に形成される絶縁層とを備えている。そして、前記第１導体層の導体パターンが設けられていない１つの開口部内に前記基材を隔壁として少なくとも２個の凹部または貫通孔が形成されている。
【発明の効果】
【０００７】
本発明によれば、複数の電子部品が内蔵される場合であっても、それぞれの電子部品の位置ずれが少なくなる。その結果、電子部品とビア導体との接続不良の発生や、電子部品の電極同士のショートの発生が少なくなる。また、電子部品同士の間隔が狭くなり得る。その結果、電子部品を配置するために必要な領域が小さくなる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態の電子部品内蔵多層配線板の電子部品が設けられる貫通孔の平面図。
【図２Ａ】図１のＡ−Ａ断面図。
【図２Ｂ】図１のＢ−Ｂ断面図。
【図３】図１の電子部品内蔵多層配線板の突起の拡大図。
【図４Ａ】図１に示される電子部品内蔵多層配線板の変形例の平面図。
【図４Ｂ】図１に示される電子部品内蔵多層配線板の他の変形例の平面図。
【図４Ｃ】図１に示される電子部品内蔵多層配線板のさらに別の変形例の平面図。
【図４Ｄ】図１に示される電子部品内蔵多層配線板において突起が形成されない変形例の平面図。
【図５】図１に示される電子部品内蔵多層配線板の製造方法のフローチャート。
【図６Ａ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｂ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｃ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｄ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｅ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｆ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｇ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｈ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｉ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｊ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｋ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【図６Ｌ】図１に示される電子部品内蔵多層配線板の製造方法の各工程の説明図。
【発明を実施するための形態】
【０００９】
つぎに、本発明の一実施形態の電子部品内蔵多層配線板が、図面を参照しながら説明される。以下の説明では、本発明の実施形態の電子部品内蔵多層配線板の基材に近い層が下層または内層と称され、基材から遠い層が上層または外層と称される。
【００１０】
本実施形態の電子部品内蔵多層配線板１０（以下、電子部品内蔵多層配線板は、単に「配線板」と称される）は、図１および図２Ａに示されるように、基材２０と、基材２０の表面上に形成される第１導体層２２と、基材２０に形成されている貫通孔２０ａ、２０ｂと、基材２０の貫通孔２０ａ内に配置される電子部品２３ａと、基材２０の貫通孔２０ｂ内に配置される電子部品２３ｂと、電子部品２３ａ、２３ｂの上、基材２０の上および第１導体層２２の上に形成される絶縁層２４とを備えている。なお、図１には、絶縁層２４が形成される前の状態が示されている。本実施形態では貫通孔２０ａ、２０ｂが、基材２０を隔壁２１として、第１導体層２２の導体パターン２２ａが設けられていない１つの開口部２２ｂ内に、それぞれ形成されている。そして、本実施形態では２個の電子部品２３ａが、貫通孔２０ａに設けられている。同様に２個の電子部品２３ｂが貫通孔２０ｂに設けられている。電子部品２３ａおよび電子部品２３ｂの互いに近づく方向への位置ずれが隔壁２１により抑制される。その結果、電子部品２３ａの電極２３１と電子部品２３ｂの電極２３１とのショートが防止される。また、電子部品２３ａ、２３ｂの電極２３１における接続不良が少なくなる。なお、本実施形態では、貫通孔２０ａ、２０ｂの内壁面２００ａ、２００ｂは、図２Ａに示されるように、テーパー面に形成されているので平面図においても面として示され得るが、各平面図を明りょうなものにするために、図１、３および４Ａ〜４Ｃでは省略されている。
【００１１】
また、本実施形態では、図１および図２Ｂに示されるように、隔壁２１の貫通孔２０ａ側から貫通孔２０ａ内の２個の電子部品２３ａの間に伸びる突起２５ａが形成されている。さらに、隔壁２１の貫通孔２０ｂ側から貫通孔２０ｂ内の２個の電子部品２３ｂの間に伸びる突起２５ｂが形成されている。突起２５ａにより２個の電子部品２３ａの互いに近づく方向への位置ずれが抑制される。同様に、突起２５ｂにより２個の電子部品２３ｂの互いに近づく方向への位置ずれが抑制される。従って、本実施形態では、第１導体層２２の１つの開口部２２ｂ内に設けられる４個の電子部品のうちのいずれか同士が近づく方向への位置ずれ全てが抑制され得る。その結果、電子部品２３ａの電極同士および電子部品２３ｂの電極同士のショート、ならびに電子部品２３ａの電極と電子部品２３ｂの電極とのショートが防止される。また、電子部品２３ａ、２３ｂの電極２３１における接続不良が少なくなる。なお、本実施形態では、突起２５ａ、２５ｂの壁面２０１ａ、２０１ｂは、図２Ｂに示されるように、テーパー面に形成されているので平面図においても面として示され得るが、各平面図を明りょうなものにするために、図１、３および４Ａ〜４Ｃでは省略されている。
【００１２】
図２Ａに示されるように、基材２０の一方側の面（第１面）Ｆ１上に第１導体層２２が設けられ、第１導体層２２上に絶縁層２４が積層されている。本実施形態では、さらに、絶縁層２４上に第２導体層３１が形成され、第２導体層３１上にソルダーレジスト３３が形成されている。絶縁層２４には、第１導体層２２と第２導体層３１とを接続するビア導体２７ａ、および電子部品２３ａ、２３ｂの電極２３１と第２導体層３１とを接続するビア導体２７ｂが設けられている。同様に、基材２０の第１面Ｆ１の反対側の面（第２面）Ｆ２上に第３導体層４１が設けられている。そして、第３導体層４１上に第２絶縁層４２および第４導体層５１が順に積層されている。さらに第４導体層５１上にソルダーレジスト５３が形成されている。また、第２絶縁層４２には、第３導体層４１と第４導体層５１とを接続するビア導体４３ａ、および電子部品２３ａ、２３ｂの電極２３１と第４導体層５１とを接続するビア導体４３ｂが設けられている。そして、第１導体層２２に導体パターン２２ａが設けられている。第１導体層２２のその他の領域、ならびに、第２、第３および第４導体層３１、４１、５１にも、電気回路を構成する導体パターン、面状の導体パターン（ベタパターン）、または、接続配線、パッド、もしくはランドなどを構成する導体パターンが形成されていてもよい。また、基材２０にスルーホール導体２８が設けられ、第１導体層２２と第３導体層４１がスルーホール導体２８により接続されている。
【００１３】
図１に示されるように、基材２０に、導体パターン２２ａが形成されていない開口部２２ｂが設けられている。開口部２２ｂは、たとえばエッチングなどにより第１導体層２２の一部を除去することにより形成される。本実施形態では、開口部２２ｂは略矩形の形状に形成されている。しかしながら、開口部２２ｂの形状は、これに限定されず、貫通孔２０ａ、２０ｂを開口部２２ｂの内部に設けることが可能なあらゆる形状および大きさに形成されてよい。たとえば、開口部２２ｂは、略円形、楕円形、または、円形もしくは楕円形と長方形とを組み合わせた形状に形成されてよい。
【００１４】
本実施形態では、図１に示されるように、１つの開口部２２ｂ内に、基材２０の貫通孔２０ａ、２０ｂが形成されている。本実施形態では、貫通孔２０ａ内に２個の電子部品２３ａが設けられ、貫通孔２０ｂ内に２個の電子部品２３ｂが設けられている。本実施形態では、貫通孔２０ａと貫通孔２０ｂとは略同じ大きさで、全体として矩形の略同じ平面形状に形成されている。本実施形態では、貫通孔２０ａと貫通孔２０ｂとは、長辺方向の位置を揃えて短辺方向に並べて設けられている。貫通孔２０ａと貫通孔２０ｂとの間には、基材２０の一部からなり、貫通孔２０ａと貫通孔２０ｂとを隔てる隔壁２１が設けられている。隔壁２１の一方の側面は貫通孔２０ａの内壁面２００ａであり、隔壁２１の他方の側面は貫通孔２０ｂの内壁面２００ｂである。
【００１５】
本実施形態では、基材２０を厚さ方向に貫通する貫通孔２０ａ、２０ｂが形成され、電子部品２３ａ、２３ｂが貫通孔２０ａ、２０ｂ内に収容されているが、電子部品２３ａ、２３ｂが収容される空間は貫通孔に限定されない。たとえば、基材２０の開口部２２ｂ内に、所定の平面形状および深さで複数の凹部が形成されてもよい。そしてこの複数の凹部内に電子部品２３ａ、２３ｂがそれぞれ収容されてよい。凹部内に電子部品２３ａ、２３ｂを配置することは、後述の配線板１０の製造方法における電子部品２３ａ、２３ｂの配置工程を容易にする。
【００１６】
本実施形態では、隔壁２１上には、開口部２２ｂ内の基材２０上と同様に、導体パターン２２ｂが設けられていない。このため、導体パターン２２ｂの形成に必要なスペースが削減され、隔壁２１が細い幅で形成され得る。従って、貫通孔２０ａおよび貫通孔２０ｂが近付けて形成され得る。その結果、電子部品２３ａ、２３ｂを配置するために必要な領域が小さくなる。換言すると、同じ大きさの領域に多くの電子部品が配置され得る。たとえば、配線板１０に実装される１つの半導体素子に、半導体素子のノイズをバイパスする数多くのコンデンサが接続される場合でも、コンデンサが高密度で配置され得るので、より多くのコンデンサが半導体素子の近傍に配置され得る。また、電子部品の配置領域が小さくなるため、導体パターン２２が形成されない開口部２２ｂの大きさが小さくされ得る。その結果、導体パターン２２が形成され得る領域が増え、導体パターンの設計自由度が高まる。隔壁２１の幅は特に限定されないが、必要な機械的強度が得られれば細いほど好ましく、たとえば表面（基材２０の第１面Ｆ１）で３００μｍ以下に、さらに好ましくは２００μｍ以下に形成される。
【００１７】
本実施形態では、図１に示されるように、貫通孔２０ａには、貫通孔２０ｂ側の内壁面２００ａに突起２５ａが設けられている。また、貫通孔２０ａの貫通孔２０ｂ側と反対側の内壁面２００ａに突起２６ａが設けられている。突起２５ａおよび突起２６ａは、貫通孔２０ａの内側にそれぞれ突出するように、貫通孔２０ａの長辺方向の略中央部に向かい合って形成されている。同様に、基材２０の貫通孔２０ｂには、貫通孔２０ａ側の内壁面２００ｂに突起２５ｂが設けられている。また、貫通孔２０ｂの貫通孔２０ａ側と反対側の内壁面２００ｂに突起２６ｂが設けられている。突起２５ｂおよび突起２６ｂは、貫通孔２０ｂの内側にそれぞれ突出するように、貫通孔２０ｂの長辺方向の略中央部に向かい合って形成されている。
【００１８】
本実施形態では、図１に示されるように、貫通孔２０ａの長手方向における突起２５ａ、２６ａの一方側と他方側それぞれに電子部品２３ａが１つずつ配置されている。同様に、貫通孔２０ｂの長手方向における突起２５ｂ、２６ｂの一方側と他方側それぞれに電子部品２３ｂが１つずつ配置されている。図１に示されるように、突起２５ａ、２６ａは、電子部品２３ａの長手方向と平行に伸びている。また突起２５ａ、２６ａは、２個の電子部品２３ａの間に伸びており、突起２５ａ、２６ａの先端はいずれも２個の電子部品２３ａの間に入り込んでいる。このため、電子部品２３ａ同士が互いに近づく方向への位置ずれが効果的に抑制される。同様に、突起２５ｂ、２６ｂは、電子部品２３ｂの長手方向と平行に伸びている。また突起２５ｂ、２６ｂは、２個の電子部品２３ｂの間に伸びており、突起２５ｂ、２６ｂの先端はいずれも２個の電子部品２３ｂの間に入り込んでいる。このため、電子部品２３ｂ同士が互いに近づく方向への位置ずれが効果的に抑制される。また、突起２５ａ、２５ｂ、２６ａ、２６ｂは、電子部品２３ａ、２３ｂが各突起から遠ざかる方向に最大限位置ずれした場合でも電子部品２３ａ同士または電子部品２３ｂ同士の間に先端が入り込むように形成されている。このため、電子部品２３ａ、２３ｂの位置ずれが、より確実に抑制される。しかしながら、突起２５ａ、２５ｂ、２６ａ、２６ｂの先端と電子部品２３ａ、２３ｂとの位置関係は、これらに限定されない。
【００１９】
本実施形態では、突起２５ａ、２５ｂ、２６ａ、２６ｂは、図３に突起２５ａが代表して示されるように、先端側が矩形の平面形状に形成され、貫通孔２０ａの内壁面２００ａに近い根元側は、内壁面２００ａに近づくほど幅広となる略台形の平面形状に形成されている。従って、図３に示されるように、内壁面２００ａに近い側の側面２５１はテーパーを有する面に形成されている。しかしながら、側面２５１は、平面視で突起２５ａの内側に凸となるアール面に形成されてもよい。先端側が細く、根元側ほど幅広の平面形状に形成されている突起２５ａは、電子部品２３ａを配置し易くする。また、幅広に形成されている根元側の部分は、隔壁２１との境界部分の突起２５ａの機械的強度を高める。しかしながら、突起２５ａの平面形状は、図３に示されるものに限定されない。たとえば、突起２５ａ全体が、長方形、半円形もしくは弓形、台形、または三角形の平面形状に形成されていてもよい。また、突起２５ａなどの突起は、隔壁２１と別体として形成され、その後、隔壁２１に取り付けられてもよい。
【００２０】
図３に示される突起２５ａの各部の好ましい寸法が以下に示される。突起２５ａと隔壁２１との境界部分の幅Ｗ１は、好ましくは約６０〜１００μｍである。また突起２５ａの先端側の平面形状が矩形の部分の幅Ｗ２は、好ましくは約２０μｍである。また突起２５ａの突出量Ｌ１は、好ましくは約１２５μｍであり、そのうち先端側の平面形状が矩形の部分の長さＬ２は、好ましくは約８５μｍである。しかしながら、突起２５ａの各部分の寸法はこれらに限られない。また、突起２５ａ以外の各突起の各部の好ましい寸法は突起２５ａの各部の好ましい寸法と同じであるが、各突起の寸法は互いに異なっていてもよい。また、本実施形態では、電子部品２３ａ、２３ｂと貫通孔２０ａ、２０ｂの内壁面２００ａ、２００ｂとのクリアランスは、好ましくは約８０μｍである。
【００２１】
本実施形態では、図２Ａおよび図２Ｂに示されるように、基材２０の貫通孔２０ａの内壁面２００ａ、貫通孔２０ｂの内壁面２００ｂおよび突起２５ａ、２６ａの壁面２０１ａ、突起２５ｂ、２６ｂの壁面２０１ｂは、全て、基材２０の第１面Ｆ１側が貫通孔２０ａ、２０ｂの外側に傾斜するテーパー面に形成されている。このため、正規の位置から少しずれて置かれた電子部品２３ａ、２３ｂが、各壁面のテーパーにより自然に位置を矯正され得る。また、貫通孔２０ａ、２０ｂは、第１面Ｆ１側の方が第２面Ｆ２側よりも大きく開口しているので、第１面Ｆ１側から電子部品２３ａ、２３ｂを貫通孔２０ａ、２０ｂ内に入れ易い。
【００２２】
本実施形態では、貫通孔２０ａおよび貫通孔２０ｂが設けられているが、図４Ａに示されるように、第１導体層２２の１つの開口部２２ｂ内に、さらに貫通孔２０ｃが設けられ、貫通孔２０ａと貫通孔２０ｂとの間と同様に、貫通孔２０ｃと貫通孔２０ｂとの間が隔壁２１により隔てられていてもよい。さらに、貫通孔２０ｃ内に突起２５ｃ、２６ｃが設けられてもよい。
【００２３】
本実施形態では、貫通孔２０ａ、２０ｂ内に、長手方向の両端部それぞれに電極２３１を有する電子部品２３ａおよび電子部品２３ｂが、２つの電極２３１の配列方向と直交する方向にそれぞれ２個並べて配置されている。また、貫通孔２０ａおよび貫通孔２０ｂは、２つの電極２３１の配列方向と平行な方向に並べて設けられている。しかしながら、電子部品２３ａ、２３ｂおよび貫通孔２０ａ、２０ｂの配置はこのような配置に限定されない。たとえば、図４Ｂに示されるように、電子部品２３ａおよび電子部品２３ｂは、貫通孔２０ａおよび貫通孔２０ｂ内に、２つの電極２３１の配列方向と平行な方向に２個並べられてもよい。そして、貫通孔２０ａおよび貫通孔２０ｂは、２つの電極２３１の配列方向と直交する方向に隔壁２１に隔てられて並べて設けられてもよい。図４Ｂに示される例においても、貫通孔２０ａ、２０ｂの内壁面２００ａ、２００ｂに突起２５ａ、２５ｂ、２６ａ、２６ｂが設けられている。突起２５ａ、２６ａは、電子部品２３ａの短手方向と平行に伸びている。また突起２５ａ、２６ａは、２個の電子部品２３ａの間に伸びており、突起２５ａ、２６ａの先端はいずれも２個の電子部品２３ａの間に入り込んでいる。同様に、突起２５ｂ、２６ｂは、電子部品２３ｂの短手方向と平行に伸びている。また突起２５ｂ、２６ｂは、２個の電子部品２３ｂの間に伸びており、突起２５ｂ、２６ｂの先端はいずれも２個の電子部品２３ｂの間に入り込んでいる。
【００２４】
また、本実施形態の配線板１０の貫通孔２０ａ、２０ｂ、突起２５ａ、２５ｂ、２６ａ、２６ｂ、および電子部品２３ａ、２３ｂは、図４Ｃに示されるような配置で設けられてもよい。すなわち、第１導体層２２の１つの開口部２２ｂ内に、隔壁２１で隔てられる貫通孔２０ａおよび貫通孔２０ｂが形成されており、貫通孔２０ａ内には、２つの電子部品２３ａが、２つの電極２３１の配列方向が隔壁２１の長さ方向と直交する向きで配置されている。また、貫通孔２０ｂ内には、２つの電子部品２３ｂが、２つの電極２３１の配列方向が隔壁２１の長さ方向と平行になる向きでそれぞれ配置されている。このように１つの開口部２２ｂ内に形成される貫通孔２０ａおよび貫通孔２０ｂ内にそれぞれ配置される電子部品２３ａおよび電子部品２３ｂの向きが互いに異なっていてもよい。そして、隔壁２１の一方の側面でもある貫通孔２０ａの内壁面２００ａに突起２５ａが形成され、隔壁２１に対向する側の貫通孔２０ａの内壁面２００ａに突起２６ａが形成されている。同様に、隔壁２１の他方の側面でもある貫通孔２０ｂの内壁面２００ｂに突起２５ｂが形成され、隔壁２１に対向する側の貫通孔２０ｂの内壁面２００ｂに突起２６ｂが形成されている。突起２５ａ、２６ａは、電子部品２３ａの長手方向と平行に伸びている。一方、突起２５ｂ、２６ｂは、電子部品２３ｂの短手方向と平行に伸びている。そして、突起２５ａ、２６ａは、２個の電子部品２３ａの間に伸びており、突起２５ａ、２６ａの先端はいずれも２個の電子部品２３ａの間に入り込んでいる。また、突起２５ｂ、２６ｂも、２個の電子部品２３ｂの間に伸びており、突起２５ｂ、２６ｂの先端はいずれも２個の電子部品２３ｂの間に入り込んでいる。
【００２５】
また、本実施形態では、第１導体層２２の１つの開口部２２ｂ内に設けられた貫通孔２０ａと貫通孔２０ｂとは、略同じ大きさで略同じ形状に形成されている。しかしながら、これに限定されず、貫通孔２０ａと貫通孔２０ｂとが、互いに異なる大きさに形成されてもよい。また、貫通孔２０ａと貫通孔２０ｂとが互いに異なる形状に形成されてもよい。貫通孔２０ａ、２０ｂの平面形状は、矩形の形状に限定されず、たとえば、楕円形、円形、多角形などの形状に形成されてもよい。また、本実施形態では、貫通孔２０ａの内壁面２００ａに突起２５ａ、２６ａが設けられ、貫通孔２０ｂの内壁面２００ｂに突起２５ｂ、２６ｂが設けられているが、これらのいずれかだけが設けられてもよい。或いは、図４Ｄに示されるように、突起が全く設けられなくてもよい。また、本実施形態では、１つの貫通孔に電子部品が２個設けられているが、これに限定されず、１つの貫通孔内に電子部品が１つだけ設けられてもよく、３個またはそれ以上の数の電子部品が設けられてもよい。また、そのような場合、３個以上設けられた電子部品それぞれの間に先端が入り込むように、貫通孔の内壁面に突起が設けられてもよい。
【００２６】
本実施形態では、基材２０は、絶縁性材料で形成され、配線板１０のコア基板を構成する。基材２０は、ガラスクロスなどの心材にエポキシ樹脂を含浸させて形成される材料（以下、ガラエポという）からなる。しかしながら、基材２０は、ガラエポの他に、あらゆる材料で構成されてよい。
【００２７】
絶縁層２４は、基材２０の第１面Ｆ１上、ならびに、電子部品２３ａ、２３ｂ上に形成される。本実施形態では、後述されるように、絶縁層２４を構成する材料は、絶縁層２４の形成時に、電子部品２３ａと電子部品２３ｂとの間、ならびに、電子部品２３ａ、２３ｂと貫通孔２０ａ、２０ｂの内壁面２００ａ、２００ｂとの間にも流入するので、絶縁層２４はこれらの領域にも形成される。また、第２絶縁層４２は、基材２０の第２面Ｆ２上、ならびに、基材２０の第２面Ｆ２側の電子部品２３ａ、２３ｂ上に形成される。本実施形態では、絶縁層２４および第２絶縁層４２により電子部品２３ａ、２３ｂの周りが完全に覆われる構造となる。これにより電子部品２３ａ、２３ｂが保護されると共に、貫通孔２０ａ、２０ｂ内の所定の位置に固定される。本実施形態では、絶縁層２４および第２絶縁層４２は、ガラスクロスを含まない、無機フィラー入りのエポキシ樹脂で形成されている。しかしながら、絶縁層２４および第２絶縁層４２の材料は、これに限定されるものではなく、たとえば、エポキシ樹脂の他、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）などを用いることができる。また、絶縁層２４および第２絶縁層４２の材料は、ガラスクロスなどの心材を含んでいてもよく、前述のガラエポなどが用いられてもよい。
【００２８】
本実施形態では、電子部品２３ａ、２３ｂは、それぞれチップ型のコンデンサである。電子部品２３ａ、２３ｂは、図１に示されるように、略長方形の平面形状に形成され、長手方向の両端部それぞれに電極２３１を備えている。電子部品２３ａ、２３ｂは、本実施形態のようなコンデンサに限られず、他のあらゆる電子部品が用いられてもよい。たとえば、電子部品２３ａ、２３ｂは、チップ型のインダクタや抵抗器、または、ベアチップ状態の半導体装置であってもよい。また、電子部品２３ａと電子部品２３ｂとが異なる種類の電子部品であってもよい。また、１つの貫通孔内に設けられる複数の電子部品が異なる種類の電子部品であってもよい。
【００２９】
ビア導体２７ａ、２７ｂ、４３ａ、４３ｂ、およびスルーホール導体２８は、好ましくは、めっきにより形成され、たとえば、無電解めっき膜および電解めっき膜のいずれか、または両方を含んでいてもよい。各ビア導体およびスルーホール導体の材料は特に限定されないが、好ましくは銅が用いられる。ビア導体２７ａ、２７ｂ、４３ａ、４３ｂ、およびスルーホール導体２８は、フィルド導体またはコンフォーマル導体であってよい。
【００３０】
本実施形態では、第１導体層２２および第３導体層４１は、銅箔ならびに銅箔上に形成される無電解めっき膜および電解めっき膜から構成される。また、第２導体層３１および第４導体層５１は、無電解めっき膜および電解めっき膜から構成される。しかしながら、各導体層の構成はこれらに限定されない。たとえば、銅箔や電解めっき膜が含まれていなくともよい。また、各導体層の材料は、好ましくは銅が用いられる。しかしながら、他の導電性材料が各導体層の材料に用いられてもよい。
【００３１】
つぎに、図１に示される実施形態の配線板１０の製造方法が、図５および図６Ａ〜６Ｋを参照して説明される。まず、図５中、Ｓ１１で示されるステップでは、基材２０にスルーホール導体２８が形成される。具体的には、図６Ａに示されるように、出発材料として、基材２０の両面に銅箔２２１が設けられている両面銅張積層板１５が準備される。本実施形態では、基材２０は完全に硬化した状態のガラエポからなる。
【００３２】
続いて、図６Ｂに示されるように、基材２０の第１面Ｆ１側および第２面Ｆ２側から両面銅張積層板１５の同じ位置に、たとえばＣＯ2レーザーを用いてレーザー光が照射される。これによりスルーホール２８１が形成される。スルーホール２８１の形成後、好ましくは、スルーホール２８１についてデスミアが行われ得る。また、レーザー光の吸収効率を高めるため、レーザー照射の前に銅箔２２１の表面が黒化処理されてもよい。また、ドリルまたはエッチングなど、レーザー加工以外の方法でスルーホール２８１が形成されてもよい。ただし、微細加工がし易いので、好ましくは、レーザー加工が用いられる。
【００３３】
引き続き、たとえばパネルめっき法により、銅箔２２１上およびスルーホール２８１内に、たとえば銅のめっき膜２２２が形成される。具体的には、まず無電解めっきが行われ、続けて、その無電解めっき膜をシード層として電解めっきが行われることにより、無電解めっき膜および電解めっき膜からなるめっき膜２２２が形成される。これにより、スルーホール２８１内がめっき膜２２２の銅で満たされ、スルーホール導体２８が形成される。また、銅箔２２１およびめっき膜２２２からなる第１導体層２２および第３導体層４１が形成される。
【００３４】
続いて、図５中、Ｓ１２で示されるステップで、第１導体層２２および第３導体層４１がパターニングされる。具体的には、第１導体層２２に形成される導体パターンに対応するパターンを有するエッチングレジストで、基材２０の第１面Ｆ１側のめっき膜２２２が覆われる。第２面Ｆ２側のめっき膜２２２も同様に第３導体層４１に形成される導体パターンに対応するパターンを有するエッチングレジストで覆われる。そして、エッチングレジストで覆われない部分（エッチングレジストの開口部から露出する部位）のめっき膜２２２および銅箔２２１が除去される。この結果、図６Ｃに示されるように、所定の領域が除去されている第１導体層２２および第３導体層４１が、基材２０の第１面Ｆ１および第２面Ｆ２上にそれぞれ形成される。第１導体層２２、第３導体層４１は、各図面において１つの層だけで示されているが、本実施形態では、具体的には、それぞれ、たとえば銅箔（下層）、無電解銅めっき（中間層）、および電解銅めっき（上層）の３層からなる。
【００３５】
本実施形態では、図６Ｃに示されるパターニング工程において、図６Ｄに示されるように、後述の工程で貫通孔２０ａ、２０ｂが形成される領域およびその周囲の領域の第１導体層２２が除去される。その結果、基材２０の第１面Ｆ１に、導体パターン２２ａが設けられていない開口部２２ｂが形成される。本実施形態では、図６Ｃに示されるように、基材２０の第２面Ｆ２上にも、同様に導体パターンが設けられていない開口部２２ｃが形成される。
【００３６】
図６Ｄに示される例では、後に貫通孔２０ａ、２０ｂが形成される領域およびその周囲の領域全面にわたって第１導体層２２が除去されているが、第１導体層２２を除去する方法は、このような方法に限定されない。たとえば、図６Ｅに示されるように、貫通孔２０ａ、２０ｂが設けられる領域内の第１導体層が除去されずに残されてもよい。図６Ｅに示される例では、貫通孔２０ａ、２０ｂの形状と略同じ形状で、貫通孔２０ａ、２０ｂよりも少し小さい領域２２ｄ、２２ｅを残して、その周囲の第１導体層２２が除去されている。領域２２ｄ、２２ｅの外周は、貫通孔２０ａ、２０ｂの輪郭に沿っている。このように貫通孔２０ａ、２０ｂが形成される領域の第１導体層２２を除去せずに残すことにより、たとえば、後述するレーザー光の照射により貫通孔２０ａ、２０ｂを形成するときに、レーザー光の照射位置の調整が容易になる。また、基材の反りなどが発生し難くなる。なお、除去せずに残される第１導体層２２の領域は、貫通孔２０ａ、２０ｂの形成時に取り去られる基材２０の一部と共に除去され得る。
【００３７】
続いて、基材２０の、貫通孔２０ａ、２０ｂが形成される領域が切り取られる。具体的には、たとえば図６Ｄおよび図６Ｅに二点鎖線で示される貫通孔２０ａ、２０ｂの輪郭に沿って、第１面Ｆ１側から基材２０にレーザー光が照射され、基材２０から貫通孔２０ａ、２０ｂに対応する領域が切り抜かれる。この結果、図６Ｆに示されるように、基材２０に貫通孔２０ａ、２０ｂが形成される。また、貫通孔２０ａ、２０ｂの間に、隔壁２１が形成される。また、貫通孔２０ａ、２０ｂには、突起２５ａ、２６ａ（図１参照）または突起２５ｂ、２６ｂ（図１参照）が、それぞれ形成される。本実施形態では、レーザー光により、貫通孔２０ａ、２０ｂが形成されているが、これに限定されず、金型などで形成されてもよい。なお、前述のように、貫通孔２０ａ、２０ｂに代えて、凹部が形成される場合は、たとえば基材２０の第１面Ｆ１側から、所定の平面形状および深さで基材２０の一部の領域が、ドリル研削またはレーザー光の照射などにより除去される。この結果、たとえば２つの凹部が形成されると共に、２つの凹部を隔てる隔壁が形成される。また、同時に各凹部の内壁面それぞれに突起が形成され得る。
【００３８】
続いて、図５中、Ｓ１３で示されるステップで、電子部品２３ａ、２３ｂが、基材２０の貫通孔２０ａ、２０ｂ内に配置される。具体的には、たとえばＰＥＴ（ポリエチレンテレフタレート）からなるキャリア６１を、基材２０のいずれかの側（たとえば、第２面Ｆ２側）に設ける。これにより、図６Ｇに示されるように、貫通孔２０ａ、２０ｂの一方の開口がキャリア６１で塞がれる。本実施形態では、キャリア６１は一方の側に粘着性を有する粘着シート（たとえばテープ）からなり、たとえば、この粘着性を有する側が基材２０に接着される。なお、前述のように、貫通孔２０ａ、２０ｂに代えて凹部が形成される場合は、キャリア６１の接着および後述のキャリア６１の除去工程が不要となり、配線板１０の製造工程が簡略化され得る。
【００３９】
続いて、図６Ｇに示されるように、貫通孔２０ａ、２０ｂ内に、たとえば部品実装機により電子部品２３ａ、２３ｂが配置される。たとえば電子部品２３ａ、２３ｂは、部品実装機のノズル（図示せず）などによりピックアップされ、貫通孔２０ａ、２０ｂ内のキャリア６１上に配置される。なお、前述のように貫通孔２０ａ、２０ｂに代えて凹部が設けられる場合は、凹部内に電子部品２３ａ、２３ｂが配置される。
【００４０】
続いて、図５中、Ｓ１４で示されるステップで、貫通孔２０ａ、２０ｂまたは凹部が開口している側に半硬化状態の絶縁層２４が形成される。具体的には、図６Ｈに示される基材２０の第１面Ｆ１上および電子部品２３ａ、２３ｂ上に、半硬化状態の絶縁層２４が配され、続けて、絶縁層２４が半硬化の状態で、図６Ｈ中に矢印で示されるように基材２０の厚さ方向にプレスされ、絶縁層２４から流出する樹脂が貫通孔２０ａ、２０ｂまたは凹部に流れ込む。これにより、図６Ｈに示されるように、貫通孔２０ａ、２０ｂ内または凹部内の電子部品２３ａ、２３ｂと基材２０との間に、それぞれ、絶縁層２４から流出する樹脂が充填され、これらの領域にも絶縁層２４が形成される。
【００４１】
つぎに、貫通孔２０ａ、２０ｂ内または凹部内の絶縁層２４と電子部品２３ａ、２３ｂとが仮溶着される。具体的には、絶縁層２４を構成する樹脂が、加熱されることにより電子部品２３ａ、２３ｂを支持できる程度の接着性を発現する。これにより、キャリア６１に支持されている電子部品２３ａ、２３ｂが、絶縁層２４により支持される。その後、キャリア６１が除去される。なお、この段階では、絶縁層２４は半硬化しているだけで完全には硬化していない。しかしながら、これに限定されず、この時点で絶縁層２４が完全に硬化していてもよい。
【００４２】
続いて、図５中、Ｓ１５で示されるステップで、基材２０の第２面Ｆ２側に第２絶縁層４２が形成され、絶縁層２４と共に完全に硬化される。具体的には、基材２０の第２面Ｆ２上に、電子部品２３ａ、２３ｂを覆うように半硬化状態の第２絶縁層４２が設けられ、たとえばプレスにより基材２０に接着される。その後、絶縁層２４および第２絶縁層４２が加熱され、それぞれ完全に硬化される。その結果、電子部品２３ａ、２３ｂの周囲および上層側、ならびに基材２０の上層側に、完全に硬化した絶縁層２４および第２絶縁層４２がそれぞれ形成される（図６Ｉ参照）。
【００４３】
続いて、図５中、Ｓ１６に示されるステップで、ビア導体および第２導体層が形成される。具体的には、図６Ｊに示されるように、たとえばレーザーにより、絶縁層２４にビアホール２７１が形成され、第２絶縁層４２にビアホール４３１が形成される。ビアホール２７１は絶縁層２４を貫通し、ビアホール４３１は第２絶縁層４２を貫通する。その後、好ましくは、デスミアが行われる。
【００４４】
続いて、たとえば化学めっき法により、絶縁層２４上、第２絶縁層４２上、ビアホール２７１内、およびビアホール４３１内に、図６Ｋに示されるように、たとえば銅の無電解めっき膜３１１、５１１が形成される。なお、無電解めっきに先行して、たとえば浸漬によりパラジウム等からなる触媒が絶縁層２４および第２絶縁層４２の表面に吸着されてもよい。なお、無電解めっき膜３１１、５１１は、後述の電解めっき膜３１２、５１２のシード層として機能するが、電解めっき膜３１２、５１２のシード層は無電解めっき膜に限られない。たとえば、スパッタ膜などがシード層として用いられてもよい。
【００４５】
続いて、リソグラフィ技術または印刷等により、図６Ｋに示されるように、無電解めっき膜３１１上の第２導体層３１が形成されない領域にマスク部３２ａが形成されるようにめっきレジスト３２が形成される。同様に、無電解めっき膜５１１上の第４導体層５１が形成されない領域にマスク部５２ａが形成されるようにめっきレジスト５２が形成される。
【００４６】
続いて、たとえばパターンめっき法により、図６Ｋに示されるように、無電解めっき膜３１１、５１１上に、たとえば銅の電解めっき膜３１２、５１２が形成される。これにより、無電解めっき膜３１１と電解めっき膜３１２からなる第２導体層３１、および、無電解めっき膜５１１と電解めっき膜５１２からなる第４導体層５１が形成される。またこれに伴って、ビアホール２７１が電解めっき膜３１２で満たされ、ビアホール４３１が電解めっき膜５１２で満たされる。この結果、たとえば銅のめっきからなるビア導体２７ａ、２７ｂ、４３ａ、４３ｂが形成される。
【００４７】
その後、たとえば所定の剥離液によりめっきレジスト３２、５２が除去され、続けてめっきレジスト３２、５２が形成されていた部分の無電解めっき膜３１１、５１１が除去されることにより、図６Ｌに示されるように、第２導体層３１および第４導体層５１が所定のパターンにパターニングされる。
【００４８】
本実施形態の配線板１０は、第２導体層３１および第４導体層５１のパターニング後に、図５中、Ｓ１７で示されるステップで、図６Ｌに示されるように、ソルダーレジスト３３、５３が形成されてもよい。さらに、ソルダーレジスト３３、５３に覆われない第２導体層３１および第４導体層５１上に、電解めっきまたはスパッタリングなどにより、たとえばＮｉ／Ａｕ膜からなる耐食層（図示せず）が形成されてもよい。また、液状の保護材料内への浸漬や保護材料の吹付けなどにより、有機保護膜からなる耐食層が形成されてもよい。この結果、図１および図６Ｌに示される本実施形態の配線板１０が完成する。
【００４９】
本実施形態の配線板１０には、たとえば図６Ｌに示されるように、外付けの電子部品１００（たとえばＩＣチップ）が実装されてもよく、また、配線板１０が他の配線板２００（たとえばマザーボード）に実装されてもよい。
【００５０】
本実施形態では、配線板１０は、基材２０の両面に導体層および絶縁層が形成されているが、これに限定されず、たとえば、絶縁層および配線層が基材２０の片側だけに形成される片面配線板であってもよい。また、第２導体層３１上および／または第４導体層５１上に、さらに一組またはそれ以上の組の導体層および絶縁層が形成されていてもよい。
【００５１】
また、本実施形態の配線板１０の製造方法は、図５および図６Ａ〜６Ｌを参照して説明した方法に限定されず、その条件や順序などは任意に変更され得る。また、特定の工程が省略されてもよく、別の工程が追加されてもよい。
【符号の説明】
【００５２】
１０    電子部品内蔵多層配線板
１５    両面銅張積層板
２０    基材
２０ａ〜２０ｃ  貫通孔
２１    隔壁
２２    第１導体層
２２ａ  導体パターン
２２ｂ、２２ｃ  開口部
２３ａ、２３ｂ  電子部品
２４    絶縁層
２５ａ〜２５ｃ、２６ａ〜２６ｃ  突起
２７ａ、２７ｂ  ビア導体
２８    スルーホール導体
３１    第２導体層
３３    ソルダーレジスト
４１    第３導体層
４２    第２絶縁層
４３ａ、４３ｂ  ビア導体
５１    第４導体層
５３    ソルダーレジスト
Ｆ１    基材の第１面
Ｆ２    基材の第２面
【図１】
2015159153.tif 000003
【図２Ａ】
2015159153.tif 000004
【図２Ｂ】
2015159153.tif 000005
【図３】
2015159153.tif 000006
【図４Ａ】
2015159153.tif 000007
【図４Ｂ】
2015159153.tif 000008
【図４Ｃ】
2015159153.tif 000009
【図４Ｄ】
2015159153.tif 000010
【図５】
2015159153.tif 000011
【図６Ａ】
2015159153.tif 000012
【図６Ｂ】
2015159153.tif 000013
【図６Ｃ】
2015159153.tif 000014
【図６Ｄ】
2015159153.tif 000015
【図６Ｅ】
2015159153.tif 000016
【図６Ｆ】
2015159153.tif 000017
【図６Ｇ】
2015159153.tif 000018
【図６Ｈ】
2015159153.tif 000019
【図６Ｉ】
2015159153.tif 000020
【図６Ｊ】
2015159153.tif 000021
【図６Ｋ】
2015159153.tif 000022
【図６Ｌ】
2015159153.tif 000023