(57)【要約】【課題】直流を交流に変換する変換装置の変換効率を向上させる。【解決手段】入力される直流電圧を、所望の交流波形の目標電圧に変換して出力する変換装置１００であって、制御部３と、絶縁トランス１２を含むＤＣ／ＤＣコンバータ１０及び平滑用のコンデンサ１４を有し、制御部３がＤＣ／ＤＣコンバータ１０を制御することにより、直流電圧を、交流波形の絶対値に相当する脈流波形を含む電圧に変換する第１変換部１と、第１変換部１より後段に設けられ、フルブリッジインバータ２１を有し、制御部３がフルブリッジインバータ２１を制御することにより、脈流波形を含む電圧を１周期ごとに極性反転して目標電圧に変換する第２変換部２と、を備えている。【選択図】図１
2015130742.tif 000002
【特許請求の範囲】
【請求項１】
入力される直流電圧を、所望の交流波形の目標電圧に変換して出力する変換装置であって、
制御部と、
絶縁トランスを含むＤＣ／ＤＣコンバータ及び平滑用のコンデンサを有し、前記制御部が前記ＤＣ／ＤＣコンバータを制御することにより、前記直流電圧を、前記交流波形の絶対値に相当する脈流波形を含む電圧に変換する第１変換部と、
前記第１変換部より後段に設けられ、フルブリッジインバータを有し、前記制御部が前記フルブリッジインバータを制御することにより、前記脈流波形を含む電圧を１周期ごとに極性反転して前記目標電圧に変換する第２変換部と、
を備えている変換装置。
【請求項２】
前記第１変換部は、前記直流電圧を、連続した前記脈流波形の電圧に変換する請求項１に記載の変換装置。
【請求項３】
前記第１変換部の出力する電圧が、前記脈流波形の波高値に対して所定の割合以下となる期間内にあるとき、前記制御部は、前記フルブリッジインバータを、高周波でインバータ動作させることにより、前記期間内の前記交流波形の電圧を生成する請求項１に記載の変換装置。
【請求項４】
前記所定の割合とは、１８％〜３５％である請求項３に記載の変換装置。
【請求項５】
前記コンデンサは、前記第１変換部におけるスイッチングによる高周波の電圧変動を平滑化するが、前記脈流波形は平滑化しない程度の容量を有する請求項１〜請求項４のいずれか１項に記載の変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流から交流への変換装置に関する。
【背景技術】
【０００２】
直流電源から入力される直流電圧を、絶縁トランスを含むＤＣ／ＤＣコンバータにより昇圧し、さらに、インバータで交流電圧に変換する変換装置は、例えば太陽光発電用のパワーコンディショナ、自立電源、ＵＰＳ（Uninterruptible Power Supply：無停電電源装置）等に多く用いられている。このような変換装置内で、ＤＣ／ＤＣコンバータは常にスイッチング動作を行い、また、インバータも常にスイッチング動作を行っている（例えば特許文献１（図２））。インバータの出力側にはノイズフィルタが設けられ、ノイズフィルタ内にはＡＣリアクトルが設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２０３７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような従来の変換装置において、インバータ内ではスイッチング素子が常に高周波でスイッチングを行っているため、大きなスイッチング損失が発生する。また、ＡＣリアクトルでも電力損失（主に鉄損）が発生する。このような損失は、変換装置の変換効率向上を妨げる要因となっている。
かかる従来の問題点に鑑み、本発明は、変換装置の変換効率を向上させることを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、入力される直流電圧を、所望の交流波形の目標電圧に変換して出力する変換装置であって、制御部と、絶縁トランスを含むＤＣ／ＤＣコンバータ及び平滑用のコンデンサを有し、前記制御部が前記ＤＣ／ＤＣコンバータを制御することにより、前記直流電圧を、前記交流波形の絶対値に相当する脈流波形を含む電圧に変換する第１変換部と、前記第１変換部より後段に設けられ、フルブリッジインバータを有し、前記制御部が前記フルブリッジインバータを制御することにより、前記脈流波形を含む電圧を１周期ごとに極性反転して前記目標電圧に変換する第２変換部と、を備えたものである。
【発明の効果】
【０００６】
本発明の変換装置によれば、変換効率を向上させることができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態に係る変換装置の回路図である。
【図２】フルブリッジ回路に対するゲート駆動パルスを示す図である。
【図３】ゲート駆動パルスの作り方を示す図である。
【図４】（ａ）は第１変換部の出力波形の指令値（理想値）であり、（ｂ）は、実際にコンデンサの両端に現れる脈流波形の電圧である。
【図５】第２変換部のフルブリッジインバータを構成するスイッチング素子のゲート駆動パルスを示す図である。
【図６】（ａ）は目標電圧（理想値）、（ｂ）は実際に電圧センサが検知する交流電圧である。
【図７】本発明の第２実施形態に係る変換装置の回路図である。
【図８】フルブリッジ回路に対するゲート駆動パルスを示す図である。
【図９】（ａ）は、第１変換部の出力波形の指令値（理想値）であり、（ｂ）は、実際にコンデンサの両端に現れる脈流波形の電圧である。
【図１０】（ａ）は、図９の（ｂ）と同様の図に、ゼロクロス近傍の目標電圧の波形を点線で書き加えた図である。（ｂ）、（ｃ）は、第２変換部のフルブリッジインバータを構成するスイッチング素子のゲート駆動パルスである。
【図１１】第２変換部から、ＡＣリアクトル及びコンデンサによるフィルタ回路を介して出力される交流電圧を表すグラフであり、（ａ）は目標電圧（理想値）、（ｂ）は実際に電圧センサが検知する交流電圧である。
【図１２】図１を一部変更した回路図である。
【図１３】本発明の第３実施形態に係る変換装置の回路図である。
【発明を実施するための形態】
【０００８】
［実施形態の要旨］
本発明の実施形態の要旨としては、少なくとも以下のものが含まれる。
【０００９】
（１）これは、入力される直流電圧を、所望の交流波形の目標電圧に変換して出力する変換装置であって、制御部と、絶縁トランスを含むＤＣ／ＤＣコンバータ及び平滑用のコンデンサを有し、前記制御部が前記ＤＣ／ＤＣコンバータを制御することにより、前記直流電圧を、前記交流波形の絶対値に相当する脈流波形を含む電圧に変換する第１変換部と、前記第１変換部より後段に設けられ、フルブリッジインバータを有し、前記制御部が前記フルブリッジインバータを制御することにより、前記脈流波形を含む電圧を１周期ごとに極性反転して前記目標電圧に変換する第２変換部と、を備えている。
【００１０】
上記のような変換装置において、第１変換部のハードウェア構成はＤＣ／ＤＣコンバータであるが、直流電圧を、単なる直流電圧に変換するのではなく、交流波形の絶対値に相当する脈流波形を含む電圧に変換する。従って、交流波形の基になる波形は第１変換部によって生成される。そして、第２変換部は、脈流波形を含む電圧を１周期ごとに極性反転して交流波形の目標電圧に変換する。この場合の、第２変換部のフルブリッジインバータは、従来のインバータ動作に比べてスイッチング回数が激減し、かつ、スイッチングを行う際の電圧が低い。従って、第２変換部のスイッチング損失が大幅に低減される。
【００１１】
（２）また、（１）の変換装置において例えば、前記第１変換部は、前記直流電圧を、連続した前記脈流波形の電圧に変換する。
この場合、交流波形の基になる（１／２）周期の波形は全て第１変換部によって生成され、第２変換部は出力する交流波形の周波数の２倍の周波数で極性反転のみを行う。すなわち、第２変換部は、高周波のスイッチングを伴うインバータ動作を行わない。そのため、第２変換部の出力側にＡＣリアクトルは不要となり、ＡＣリアクトルによる損失を排除することができる。
【００１２】
（３）また、（１）の変換装置において例えば、前記第１変換部の出力する電圧が、前記脈流波形の波高値に対して所定の割合以下となる期間内にあるとき、前記制御部は、前記フルブリッジインバータを、高周波でインバータ動作させることにより、前記期間内の前記交流波形の電圧を生成する。
脈流波形の波高値に対して所定の割合以下となる期間内とは、目標電圧のゼロクロス近傍を意味している。すなわちこの場合、目標電圧のゼロクロス近傍では第２変換部が交流波形の生成に寄与し、それ以外は第１変換部が交流波形の生成に寄与する。第１変換部のみによって脈流波形の全域を生成しようとすると、ゼロクロス近傍で波形の歪みが生じる場合があるが、第２変換部のインバータ動作を局部的に活用することにより、このような波形の歪みを防止し、より滑らかな交流波形の出力を得ることができる。第２変換部をインバータ動作させる期間は短いので、従来のインバータ動作に比べて損失が少ない。ＡＣリアクトルによる損失も少なくなる。
【００１３】
（４）なお、（３）における「所定の割合」とは、１８％〜３５％が好ましい。
この場合、ゼロクロス近傍での波形の歪みを防止し、かつ、損失低減の効果も十分に確保することができる。例えば、「所定の割合」を１８％未満にすると、ゼロクロス近傍での僅かな歪みが残る可能性がある。３５％より大きくすると、第２変換部２における高周波のインバータ動作期間が長くなるので、その分、損失低減の効果が薄れる。
【００１４】
（５）また（１）〜（４）のいずれかの変換装置において、前記コンデンサは、前記第１変換部におけるスイッチングによる高周波の電圧変動を平滑化するが、前記脈流波形は平滑化しない程度の容量を有するべきである。
この場合、スイッチングに伴う高周波の電圧変動は除去しつつ、所望の脈流波形を得ることができる。
【００１５】
［実施形態の詳細］
以下、実施形態の詳細について、図面を参照して説明する。
《第１実施形態》
図１は、本発明の第１実施形態に係る変換装置１００の回路図である。この変換装置１００は、入力される直流電圧ＶＤＣを、所望の交流波形の目標電圧である交流電圧ＶＡＣに変換して出力する装置である。なお、変換装置１００は、交流から直流への変換も可能であるが、ここでは、主として直流から交流への変換に着目して説明する（第２実施形態及び第３実施形態においても同様である。）。
【００１６】
図１において、変換装置１００は、第１変換部１と、第２変換部２と、制御部３とを主要な構成要素として、構成されている。第１変換部１には、直流電圧ＶＤＣが、平滑用のコンデンサ４を介して入力される。直流電圧ＶＤＣは、電圧センサ５によって検知され、検知した電圧の情報は、制御部３に送られる。第２変換部２の出力電圧である交流電圧ＶＡＣは、電圧センサ６によって検知され、検知した電圧の情報は、制御部３に送られる。
【００１７】
上記第１変換部１は、ＤＣ／ＤＣコンバータ１０及び平滑用のコンデンサ１４を備えている。ＤＣ／ＤＣコンバータ１０は、入力側から順に、４つのスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４によって構成されるフルブリッジ回路１１と、絶縁トランス１２と、４つのスイッチング素子Ｑ５，Ｑ６，Ｑ７，Ｑ８によって構成される整流回路１３とを備え、これらは図示のように接続されている。
【００１８】
第２変換部２は、４つのスイッチング素子Ｑ９，Ｑ１０，Ｑ１１，Ｑ１２によって構成されるフルブリッジインバータ２１と、コンデンサ２２とを備えている。第２変換部２の出力は、所望の交流波形の交流電圧ＶＡＣとなる。
上記スイッチング素子Ｑ１〜Ｑ１２は、制御部３によって制御される。スイッチング素子Ｑ１〜Ｑ１２としては、例えばＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いることができる。
【００１９】
次に、上記変換装置１００の動作について説明する。まず、制御部３は、第１変換部１のフルブリッジ回路１１（スイッチング素子Ｑ１〜Ｑ４）を、ＰＷＭ制御する。
図２は、フルブリッジ回路１１に対するゲート駆動パルスを示す図である。図中、二点鎖線で示す波形が、目標電圧である交流電圧ＶＡＣである。ゲート駆動パルスの周波数は、交流電圧ＶＡＣの周波数（５０又は６０Ｈｚ）に比べて格段に高周波（例えば２０ｋＨｚ）であるため、個々のパルスは描けないが、交流波形の絶対値のピークでパルス幅が最も広くなり、絶対値が０に近づくほど狭くなる。
【００２０】
図３は、ゲート駆動パルスの作り方を示す図である。上段は、高周波の搬送波と、参照波としての交流波形の正弦波の絶対値とを示す図である。なお、横軸の時間は、非常に短い時間を拡大しているため、参照波は直線状に見えているが、例えば０〜π／２に向かって上昇しているところである。搬送波は２組（太めの線と、細めの線）重ねて表示してあり、時間的に互いに半周期ずれた２つの台形状波形からなる。すなわち、斜めに立ち上がってレベル１を少し保ち、その後０に急落するのが１つの台形波形の１サイクルであり、このような波形が連続的に出現し、かつ、２組の波形は半周期ずれている。
【００２１】
上記のような搬送波と参照波とを比較し、正弦波の絶対値の方が大きい区間に対応したパルスを出現させると、下段に示すＰＷＭ制御されたゲート駆動パルスが得られる。なお、ゲート駆動パルスは、スイッチング素子Ｑ１，Ｑ４をオンにするパルスと、スイッチング素子Ｑ２，Ｑ３をオンにするパルスが交互に出力される。これにより、絶縁トランス１２の１次巻線に正電圧と負電圧とが交互に、かつ、均等に与えられる。なお、参照波（正弦波）のゼロクロス近傍は、パルス幅が出にくいので、図２に示した様に、ゼロクロス近傍はゲート駆動パルスが出力されないに等しい状態となる。
【００２２】
上記のようなゲート駆動パルスで駆動されたフルブリッジ回路１１の出力は絶縁トランス１２によって所定の巻数比で変圧された後、整流回路１３によって整流されるとともに、コンデンサ１４によって平滑化される。平滑は高周波のスイッチングの痕跡を消す程度には作用するが、商用周波数程度の低周波を平滑化することはできない。すなわち、そのような結果となるよう、コンデンサ１４の容量は、適正値に選定されている。容量が適正値より格段に大きいと、商用周波数程度の低周波まで平滑化されて、波形の形状がなまってしまう。適正値を選択することにより、スイッチングに伴う高周波の電圧変動は除去しつつ、所望の脈流波形を得ることができる。
【００２３】
なお、整流回路１３は、制御部３からゲート駆動パルスを与えなくても（スイッチング素子Ｑ５〜Ｑ８が全てオフでも）、素子内蔵のダイオードにより整流を行うことができるが、ゲート駆動パルスを与えれば同期整流を行うことができる。すなわち、ダイオード整流をする場合にダイオードに電流が流れるタイミングで、制御部３からスイッチング素子Ｑ５〜Ｑ８にゲート駆動パルスを与える。そうすれば同期整流方式となって、電流は半導体素子の方を流れるため、整流回路１３全体の電力損失を低減することができる。
【００２４】
図４の（ａ）は、このようにして得ようとする第１変換部１の出力波形の指令値（理想値）である。なお、横軸が時間、縦軸が電圧を表している。すなわち、これは、交流電圧ＶＡＣの交流波形を全波整流した脈流波形となる。この場合、目標電圧である交流電圧ＶＡＣの周波数は、例えば５０Ｈｚである。従って、脈流波形の１周期は、（１／５０）秒＝０．０２秒のさらに１／２であり、０．０１秒である。また、この例では、波高値が２８２．８Ｖ（２００×２１／２）、実効値は２００Ｖである。
【００２５】
また、図４の（ｂ）は、実際にコンデンサ１４の両端に現れる脈流波形の電圧である。（ａ）との比較により明らかなように、ほぼ、指令値通りの脈流波形が得られる。
【００２６】
図５は、第２変換部２のフルブリッジインバータを構成するスイッチング素子Ｑ９〜Ｑ１２のゲート駆動パルスである。（ａ）は、スイッチング素子Ｑ９，Ｑ１２に対するゲート駆動パルス、（ｂ）は、スイッチング素子Ｑ１０，Ｑ１１に対するゲート駆動パルスである。図示のように、交互に１／０となることにより、図４の脈流波形は、脈流１周期ごとに極性反転する。
【００２７】
図６は、このようにして出力される交流電圧ＶＡＣを表すグラフであり、（ａ）は目標電圧（理想値）、（ｂ）は実際に電圧センサ６が検知する交流電圧ＶＡＣである。ゼロクロス付近に若干の歪みはあるが、ほぼ正確な交流波形が得られている。
【００２８】
以上のように、上記の変換装置１００によれば、第１変換部１のハードウェア構成はＤＣ／ＤＣコンバータであるが、直流電圧を、単なる直流電圧に変換するのではなく、交流波形の絶対値に相当する脈流波形に変換する。従って、交流波形の基になる波形は第１変換部１によって生成される。そして、第２変換部２は、脈流波形を含む電圧を１周期ごとに極性反転して交流波形の目標電圧に変換する。
【００２９】
この場合の、第２変換部２のフルブリッジインバータは、従来のインバータ動作に比べてスイッチング回数が激減する。すなわち、例えば２０ｋＨｚ程度の高周波から、１００Ｈｚ（例えば５０Ｈｚの交流１周期あたりに２回）に激減（１／２００）する。また、第２変換部２がスイッチングを行うのは、ゼロクロスのタイミングであるため、スイッチングをする際の電圧が極めて低い（理想的には０Ｖ）。従って、第２変換部２のスイッチング損失が大幅に低減される。また、第２変換部２は、高周波のスイッチングを伴うインバータ動作を行わないので、第２変換部２の出力側にＡＣリアクトルは不要となり、ＡＣリアクトルによる電力の損失を排除することができる。
【００３０】
以上のような損失の低減により、変換装置１００の変換効率を向上させることができる。
【００３１】
なお、前述のように、変換装置１００は、交流から直流への変換にも使用可能である。但し、この場合は、図１２に示す回路図が、より好ましい。
図１２が図１と異なる点は、交流側にＡＣリアクトル２３を設け、コンデンサ２２と共に、フィルタ回路（ローパスフィルタ）を構成している点である。図１２において、交流側から給電する場合には、第２変換部２は「整流回路」となり、第１変換部１の整流回路１３が「インバータ」となる。この「インバータ」が発生する高周波成分は、上記のフィルタ回路の存在により交流側には漏出しない。
【００３２】
また、この場合のフルブリッジ回路１１は、「整流回路」となる。制御部３は、絶縁トランス１２が磁気飽和しない程度の適切なスイッチング周波数でスイッチング素子Ｑ５及びＱ８と、スイッチング素子Ｑ６及びＱ７を、交互にオンさせることで絶縁トランス１２に電力を送り込む。絶縁トランス１２の出力は「整流回路」としてのフルブリッジ回路１１により整流され、直流電圧となる。
【００３３】
《第２実施形態》
図７は、本発明の第２実施形態に係る変換装置１００の回路図である。図１との違いは、第２変換部２におけるフルブリッジインバータ２１の出力側に、ＡＣリアクトル２３を設けた点、及び、第１変換部１の出力電圧を検知する電圧センサ９を設けた点であり、その他のハードウェア構成は同じである。ＡＣリアクトル２３及びコンデンサ２２は、第２変換部２の出力に含まれる高周波成分を取り除くフィルタ回路（ローパスフィルタ）を構成する。電圧センサ９が検知した電圧の情報は、制御部３に送られる。
【００３４】
図８は、フルブリッジ回路１１に対するゲート駆動パルスを示す図である。図中、二点鎖線で示す波形が、目標電圧の交流電圧ＶＡＣである。ゲート駆動パルスの周波数は、交流電圧ＶＡＣの周波数（５０又は６０Ｈｚ）に比べて格段に高周波（例えば２０ｋＨｚ）であるため、個々のパルスは描けないが、交流波形の絶対値のピークでパルス幅が最も広くなり、絶対値が０に近づくほど狭くなる。図２との違いは、交流波形のゼロクロス近傍において図２よりも広い範囲で、ゲート駆動パルスが出力されない点である。
【００３５】
図９の（ａ）は、図８のゲート駆動パルスによって得ようとしている第１変換部１の出力波形の指令値（理想値）である。なお、横軸が時間、縦軸が電圧を表している。すなわち、これは、交流電圧ＶＡＣの交流波形を全波整流したような脈流波形を含むものとなっている。この場合、目標電圧である交流電圧ＶＡＣの周波数は、例えば５０Ｈｚである。従って、脈流波形の１周期は、（１／５０）秒＝０．０２秒のさらに１／２であり、０．０１秒である。また、この例では、波高値が２８２．８Ｖ（２００×２１／２）である。
【００３６】
また、図９の（ｂ）は、実際にコンデンサ１４の両端に現れる脈流波形の電圧である。（ａ）との比較により明らかなように、ほぼ、指令値通りの脈流波形が得られるが、目標電圧の波高値に対して所定の割合以下、例えば１００Ｖ以下の電圧となる期間内で、波形が少し歪んでいる。
【００３７】
図１０の（ａ）は、図９の（ｂ）と同様の図に、ゼロクロス近傍の目標電圧の波形を点線で書き加えた図である。また、図１０の（ｂ）、（ｃ）は、第２変換部２のフルブリッジインバータを構成するスイッチング素子Ｑ９〜Ｑ１２のゲート駆動パルスである。（ｂ）は、スイッチング素子Ｑ９，Ｑ１２に対するゲート駆動パルス、（ｃ）は、スイッチング素子Ｑ１０，Ｑ１１に対するゲート駆動パルスである。図中の縦方向の細かい線が入っている領域は、高周波のスイッチングによりＰＷＭ制御が行われる。
【００３８】
図示のように、（ｂ）、（ｃ）のゲート駆動パルスは交互に１／０となる。これにより、（ａ）の脈流波形は、脈流１周期ごとに反転する。また、制御部３は、（ｂ）すなわちスイッチング素子Ｑ９，Ｑ１２の制御に関して、（ａ）に示す、第１変換部１が出力する電圧が例えば１００Ｖ以下である場合には、スイッチング素子Ｑ９，Ｑ１２を高周波でスイッチングさせ、インバータ動作を行わせる。これにより、ゼロクロス近傍での目標電圧に近づくように第２変換部２から電圧が出力される。また、制御部３は、（ｃ）においても同様に、例えば１００Ｖ以下の電圧である場合には、スイッチング素子Ｑ１０，Ｑ１１を高周波でスイッチングさせ、インバータ動作を行わせる。これにより、ゼロクロス近傍での目標電圧の電圧に近づくように、第２変換部２から電圧が出力される。
【００３９】
図１１は、第２変換部２から、ＡＣリアクトル２３及びコンデンサ２２によるフィルタ回路を介して出力される交流電圧ＶＡＣを表すグラフであり、（ａ）は目標電圧（理想値）、（ｂ）は実際に電圧センサ６が検知する交流電圧ＶＡＣである。（ｂ）に示すように、ゼロクロス付近の歪みも無く、ほぼ目標電圧通りの交流波形が得られている。
【００４０】
以上のように、第２実施形態の変換装置１００によれば、第１変換部１のハードウェア構成はＤＣ／ＤＣコンバータであるが、直流電圧を、単なる直流電圧に変換するのではなく、交流波形の絶対値に相当する脈流波形（但し、ゼロクロス近傍を除く。）に変換する。従って、交流波形の基になる波形は主として第１変換部１によって生成される。また、第２変換部２は、第１変換部１が出力した脈流波形を含む電圧を１周期ごとに極性反転して交流波形の目標電圧に変換する。さらに、第２変換部２は、ゼロクロス近傍についてのみ、インバータ動作を行って第１変換部１が生成しなかったゼロクロス近傍の交流波形を生成し、出力する。
【００４１】
すなわちこの場合、目標電圧のゼロクロス近傍では第２変換部２が交流波形の生成に寄与し、それ以外は第１変換部１が交流波形の生成に寄与する。第１変換部１のみによって脈流波形の全域を生成しようとすると、ゼロクロス近傍で波形の歪みが生じる場合があるが、第２変換部２のインバータ動作を局部的に活用することにより、このような波形の歪みを防止し、より滑らかな交流波形の出力を得ることができる。
【００４２】
なお、第２変換部２をインバータ動作させる期間は短いので、従来のインバータ動作に比べれば損失が極めて少ない。また、ＡＣリアクトル２３による損失も、従来のインバータ動作に比べれば損失が少ない。さらに、インバータ動作するゼロクロス近傍の期間は比較的電圧が低いことも、スイッチングによる損失及びＡＣリアクトルによる損失を低減させることに寄与する。
以上のような損失の低減により、変換装置１００の変換効率を向上させることができ、しかも、より滑らかな交流波形の出力を得ることができる。
【００４３】
なお、第２変換部２を高周波でインバータ動作させる期間を決める基準は、波高値に対して所定の割合以下となること、である。上記の例では波高値２８２．８Ｖに対して所定の割合とする閾値を１００Ｖとしたので、所定の割合とは、１００Ｖ／２８２．８Ｖ≒０．３５である。但し１００Ｖは、余裕を見た値であり、図４の（ｂ）では５０Ｖ以下で歪みが現れている。従って、閾値を５０Ｖまで下げてもよい。５０Ｖの場合には、所定の割合とは、５０Ｖ／２８２．８Ｖ≒０．１８である。
【００４４】
従って、「所定の割合」としては、１８％〜３５％が好適であると考えられる。電圧の実効値が２００Ｖ以外の場合も同様に、波高値に対して１８％〜３５％が好適である。「所定の割合」を１８％未満にすると、ゼロクロス近傍での僅かな歪みが残る可能性がある。３５％より大きくすると、第２変換部２における高周波のインバータ動作期間が長くなるので、その分、損失低減の効果が薄れる。
【００４５】
《第３実施形態》
図１３は、本発明の第３実施形態に係る変換装置１００の回路図である。図７（第２実施形態）との違いは、絶縁トランス１２の１次側（図の左側）巻線１２ｐがセンタータップ付きである点、及び、図７ではフルブリッジ回路１１である部分が、センタータップを利用したプッシュプル回路１１Ａである点である。プッシュプル回路１１Ａは、ＤＣリアクトル１５及びスイッチング素子Ｑａ，Ｑｂを備え、図示のように接続されている。スイッチング素子Ｑａ，Ｑｂは、制御部３によりＰＷＭ制御され、プッシュプル回路１１Ａの動作時には、一方がオンのとき他方はオフである。
【００４６】
図１３において、直流電圧ＶＤＣによる電流は、ＤＣリアクトル１５からスイッチング素子Ｑａ，Ｑｂのうちオンになっている方を通って絶縁トランス１２に入り、センタータップから出る。スイッチング素子Ｑａ，Ｑｂの交互のオン・オフが繰り返されることにより、絶縁トランス１２による変圧を行うことができる。スイッチング素子Ｑａ，Ｑｂのゲート駆動パルスをＰＷＭ制御することにより、第２実施形態における第１変換部１と同様の機能を実現することができる。
【００４７】
すなわち、第３実施形態における第１変換部１の出力波形の指令値（理想値）は、第２実施形態と同様に、図９の（ａ）に示されるものである。
また、第２変換部２のフルブリッジインバータ２１を構成するスイッチング素子Ｑ９，Ｑ１２に対するゲート駆動パルス、及び、スイッチング素子Ｑ１０，Ｑ１１に対するゲート駆動パルスは、それぞれ、第２実施形態と同様に、図１０の（ｂ）、（ｃ）に示すものとなる。
こうして、第２実施形態と同様に、図１１の（ｂ）に示すような、ほぼ目標電圧通りの交流波形が得られる。
【００４８】
以上のように、第３実施形態の変換装置１００によれば、第２実施形態と同様の機能を実現し、滑らかな交流波形の出力を得ることができる。また、プッシュプル回路１１Ａは、スイッチング素子の数が第２実施形態のフルブリッジ回路１１（図７）より少ないため、その分、スイッチング損失が少ない。
【００４９】
《その他》
なお、第１〜第３実施形態の変換装置１００は、蓄電池等の直流電源から交流電力を供給する電源システム、自立電源、ＵＰＳ等に広く用いることができる。
【００５０】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００５１】
１  第１変換部
２  第２変換部
３  制御部
４  コンデンサ
５  電圧センサ
６  電圧センサ
８  コンデンサ
９  電圧センサ
１０  ＤＣ／ＤＣコンバータ
１１  フルブリッジ回路
１１Ａ  プッシュプル回路
１１ｐ  １次側巻線
１２  絶縁トランス
１３  整流回路
１４  コンデンサ
１５  ＤＣリアクトル
２１  フルブリッジインバータ
２２  コンデンサ
２３  ＡＣリアクトル
１００  変換装置
Ｄ１〜Ｄ４  ダイオード
Ｑ１〜Ｑ１２，Ｑａ，Ｑｂ  スイッチング素子
【図１】
2015130742.tif 000003
【図２】
2015130742.tif 000004
【図７】
2015130742.tif 000005
【図８】
2015130742.tif 000006
【図９】
2015130742.tif 000007
【図１０】
2015130742.tif 000008
【図１２】
2015130742.tif 000009
【図１３】
2015130742.tif 000010
【図３】
2015130742.tif 000011
【図４】
2015130742.tif 000012
【図５】
2015130742.tif 000013
【図６】
2015130742.tif 000014
【図１１】
2015130742.tif 000015