(57)【要約】【課題】本発明は、薄膜トランジスタ、薄膜トランジスタアレイ及びその製造方法に関する。【解決手段】本発明の薄膜トランジスタアレイの製造方法は、絶縁基板を提供し、絶縁基板の表面にゲート電極を設置する第一ステップと、ゲート電極の表面に連続的な絶縁層を設置する第二ステップと、絶縁層の表面にカーボンナノチューブ層を設置する第三ステップと、カーボンナノチューブ層をパタン化し、複数のソース電極及び複数のドレイン電極を形成する第四ステップと、複数の半導体膜チップを含む懸濁液を提供し、前記懸濁液を、絶縁層の表面にコーティングし、複数の半導体層を形成するステップであって、隣接する前記ソース電極及び前記ドレイン電極の間に、少なくとも一つの前記半導体膜チップを有する、第五ステップと、を含む。【選択図】図１０
2015159267.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板を提供し、前記絶縁基板の表面にゲート電極を設置する第一ステップと、
前記ゲート電極の前記絶縁基板と接触する表面の反対面に連続的な絶縁層を設置する第二ステップと、
前記絶縁層の表面にカーボンナノチューブ層を設置し、前記カーボンナノチューブ層を前記ゲート電極と電気的に絶縁して設置する第三ステップと、
前記カーボンナノチューブ層をパタン化し、複数のソース電極及び複数のドレイン電極を形成する第四ステップと、
複数の半導体膜チップを含む懸濁液を提供し、複数の前記半導体膜チップを含む前記懸濁液を、前記絶縁層の前記ゲート電極と接触する表面の反対面にコーティングし、複数の半導体層を形成するステップであって、隣接する前記ソース電極及び前記ドレイン電極の間に、少なくとも一つの前記半導体膜チップを有し、且つ少なくとも一つの前記半導体膜チップは隣接する前記ソース電極の一部及び前記ドレイン電極の一部を被覆する、第五ステップと、
を含むことを特徴とする薄膜トランジスタアレイの製造方法。
【請求項２】
半導体層と、ソース電極と、ドレイン電極と、絶縁層と、ゲート電極と、を含む薄膜トランジスタにおいて、
前記半導体層、前記ソース電極及び前記ドレイン電極は前記絶縁層の一つの表面に設置され、
前記ソース電極及び前記ドレイン電極は間隔をあけて設置され、且つ前記半導体層とそれぞれ電気的に接続され、
前記ゲート電極は前記絶縁層によって、前記半導体層、前記ソース電極及び前記ドレイン電極とそれぞれ間隔あけて電気的に絶縁されて設置され、
前記半導体層は少なくとも一つの半導体膜チップを含み、
前記半導体膜チップは複数の半導体分子層からなる層状構造体であり、且つ前記半導体分子層の層数は１〜２０層であることを特徴とする薄膜トランジスタ。
【請求項３】
複数の薄膜トランジスタユニットを含む薄膜トランジスタアレイであって、
複数の前記薄膜トランジスタユニットは行列形式で、数行数列に配置され、
各前記薄膜トランジスタユニットは半導体層と、ソース電極と、ドレイン電極と、絶縁層と、ゲート電極と、を含み、
前記半導体層、前記ソース電極及び前記ドレイン電極は前記絶縁層の一つの表面に設置され、
前記ソース電極及び前記ドレイン電極は間隔をあけて設置され、且つ前記半導体層とそれぞれ電気的に接続され、
前記ゲート電極は前記絶縁層によって、前記半導体層、前記ソース電極及び前記ドレイン電極とそれぞれ間隔あけて電気的に絶縁されて設置され、
前記半導体層は少なくとも一つの半導体膜チップを含み、
前記半導体膜チップは複数の半導体分子層からなる層状構造体であり、且つ前記半導体分子層の層数は１〜２０層であることを特徴とする薄膜トランジスタアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタアレイ及びその製造方法に関する。
【背景技術】
【０００２】
一般に、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、パネル表示装置に広く応用される。従来の薄膜トランジスタは、主に、ゲート電極、絶縁層、半導体層、ソース電極及びドレイン電極を含む。ソース電極及びドレイン電極は、互いに間隔を開けて設置され、半導体層と電気的にそれぞれ接続される。ゲート電極は、絶縁層を通して、半導体層と間隔を開けて設置される。また、半導体層の、ソース電極とドレイン電極との間に位置する領域には、チャネル領域が形成される。
【０００３】
薄膜トランジスタのゲート電極、ソース電極及びドレイン電極は、通常、導電材料からなる。該導電材料は、金属又は合金である。ゲート電極に電圧を印加すると、絶縁層により該ゲート電極と間隔をあけて設置された前記半導体層におけるチャネル領域に、キャリアを蓄積することができる。該キャリアが所定の程度まで蓄積すると、半導体層に電気的に接続されたソース電極及びドレイン電極が、電気的に接続されるので、ソース電極からドレイン電極に流れる電流が発生する。
【０００４】
従来の半導体層は、遷移金属硫化物、遷移金属酸化物などの半導体材料からなり、自然界において前記半導体材料は数百層以上の層状構造体である。従来の半導体材料の層数が多く、厚さが厚く、連続的な導電通路を形成し難しく、直接に半導体層として利用できない。これにより、前記半導体材料が半導体層として利用される際、一般的に、半導体材料に対して層間剥離の工程を行う必要がある。しかし、現在の機械で半導体材料を直接に層間剥離することによって、寸法が一致して且つ厚さが均一な半導体薄片を形成し難しいので、遷移金属硫化物及び遷移金属酸化物を大面積の薄膜トランジスタなどの電子部品に応用することが妨げられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】中国特許出願公開第１０１２３９７１２号明細書
【特許文献２】特開２００４−１０７１９６号公報
【特許文献３】特開２００６−１６１５６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、前記課題を解決するために、本発明は薄膜トランジスタ、薄膜トランジスタアレイ及び大面積の薄膜トランジスタアレイの製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の薄膜トランジスタアレイの製造方法は、絶縁基板を提供し、前記絶縁基板の表面にゲート電極を設置する第一ステップと、前記ゲート電極の前記絶縁基板と接触する表面の反対面に連続な絶縁層を設置する第二ステップと、前記絶縁層の表面にカーボンナノチューブ層を設置し、前記カーボンナノチューブ層は前記ゲート電極と電気的に絶縁して設置する第三ステップと、前記カーボンナノチューブ層をパタン化し、複数のソース電極及び複数のドレイン電極を形成する第四ステップと、複数の半導体膜チップを含む懸濁液を提供し、複数の前記半導体膜チップを含む前記懸濁液を、前記絶縁層の前記ゲート電極と接触する表面の反対面にコーティングし、複数の半導体層を形成するステップであって、隣接する前記ソース電極及び前記ドレイン電極の間に、少なくとも一つの前記半導体膜チップを有し、且つ少なくとも一つの前記半導体膜チップは隣接する前記ソース電極の一部及び前記ドレイン電極の一部を被覆する、第五ステップと、を含む。
【０００８】
本発明の薄膜トランジスタは半導体層と、ソース電極と、ドレイン電極と、絶縁層と、ゲート電極と、を含み、前記半導体層、前記ソース電極及び前記ドレイン電極は前記絶縁層の一つの表面に設置され、前記ソース電極及び前記ドレイン電極は間隔をあけて設置され、且つ前記半導体層とそれぞれ電気的に接続され、前記ゲート電極は前記絶縁層によって、前記半導体層、前記ソース電極及び前記ドレイン電極とそれぞれ間隔あけて電気的に絶縁されて設置され、前記半導体層は少なくとも一つの半導体膜チップを含み、前記半導体膜チップは複数の半導体分子層からなる層状構造体であり、且つ前記半導体分子層の層数は１〜２０層である。
【０００９】
本発明の薄膜トランジスタアレイは複数の薄膜トランジスタユニットを含む薄膜トランジスタアレイであって、複数の前記薄膜トランジスタユニットは行列形式で、数行数列に配置され、各前記薄膜トランジスタユニットは半導体層と、ソース電極と、ドレイン電極と、絶縁層と、ゲート電極と、を含み、前記半導体層、前記ソース電極及び前記ドレイン電極は前記絶縁層の一つの表面に設置され、前記ソース電極及び前記ドレイン電極は間隔をあけて設置され、且つ前記半導体層とそれぞれ電気的に接続され、前記ゲート電極は前記絶縁層によって、前記半導体層、前記ソース電極及び前記ドレイン電極とそれぞれ間隔あけて電気的に絶縁されて設置され、前記半導体層は少なくとも一つの半導体膜チップを含み、前記半導体膜チップは複数の半導体分子層からなる層状構造体であり、且つ前記半導体分子層の層数は１〜２０層である。
【発明の効果】
【００１０】
従来の技術と比べて、本発明の薄膜トランジスタは以下の優れた有利な効果を有する。第一に、複数の半導体膜チップが相互に重なり、連続的なチャネル領域が形成され、且つ半導体層において、複数の半導体膜チップが均一に分布するので、半導体層は優れた半導体性を有する。第二に、半導体膜チップの半導体分子層の層数が少ないので、ゲート電極を容易に制御でき、薄膜トランジスタが優れたオン・オフ比を得ることができる。
【００１１】
本発明の薄膜トランジスタアレイの製造方法は以下の優れた有利な効果を有する。第一に、超音波によって半導体材料の分子層を剥離し、分子層が少ない半導体膜チップを得ることができ、半導体膜チップを含む懸濁液をスピンし、複数の半導体膜チップは相互に重なり、半導体層を直接に形成でき、応用範囲が広がり、産業化に有利である。第二に、絶縁層の表面に、一つのカーボンナノチューブ層が直接に設置された後、パタン化によって、複数のソース電極及び複数のドレイン電極を形成する。この方法は簡単であり、産業化に有利である。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態１に係る薄膜トランジスタの構造の断面図である。
【図２】図１の薄膜トランジスタの構造の平面図である。
【図３】本発明の実施形態１に係る半導体膜チップの透過型電子顕微鏡写真である。
【図４】本発明の実施形態１に係るカーボンナノチューブフィルムの走査型電子顕微鏡写真である。
【図５】本発明の実施形態１に係る交差して設置されるカーボンナノチューブフィルムの走査型電子顕微鏡写真である。
【図６】本発明の実施形態１に係る非ねじれカーボンナノチューブワイヤの走査型電子顕微鏡写真である。
【図７】本発明の実施形態１に係るねじれカーボンナノチューブワイヤの走査型電子顕微鏡写真である。
【図８】本発明の実施形態２に係る薄膜トランジスタアレイの構造の平面図である。
【図９】図８における薄膜トランジスタユニットのＡ−Ａ’線に沿った断面図である。
【図１０】本発明の実施形態３に係る薄膜トランジスタアレイの製造方法の工程図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施形態について説明する。
【００１４】
（実施形態１）
図１を参照すると、本発明の薄膜トランジスタ１０は、ボトムゲート型薄膜トランジスタである。薄膜トランジスタ１０は、半導体層１０１と、ソース電極１０２と、ドレイン電極１０３と、絶縁層１０４と、ゲート電極１０５と、を含む。半導体層１０１、ソース電極１０２及びドレイン電極１０３は絶縁層１０４の一つの表面に設置される。ソース電極１０２及びドレイン電極１０３は間隔あけて設置され、且つ半導体層１０１とそれぞれ電気的に接続される。ゲート電極１０５は絶縁層１０４によって、半導体層１０１、ソース電極１０２及びドレイン電極１０３とそれぞれ間隔をあけて絶縁に設置される。薄膜トランジスタ１０は、絶縁基板１１０の一つの表面に設置されることができる。
【００１５】
ゲート電極１０５は、絶縁基板１１０の表面に設置される。絶縁層１０４はゲート電極１０５の絶縁基板１１０と接触しない表面に設置される。ソース電極１０２及びドレイン電極１０３は絶縁層１０４の絶縁基板１１０と接触する表面の反対面に設置され、且つ絶縁層１０４によって電気的に絶縁されて設置される。半導体層１０１は絶縁層１０４の表面に設置され、且つ半導体層１０１が、ソース電極１０２及びドレイン電極１０３の少なくとも一部に被覆される。ソース電極１０２及びドレイン電極１０３の間における半導体層１０１はチャネル領域１０６を形成する。
【００１６】
図２及び図３を参照すると、半導体層１０１は複数の半導体膜チップ１０１０を含む。半導体層１０１において、複数の半導体膜チップが均一に分布して、且つ複数の半導体膜チップ１０１０が相互に重なり、連続的なチャネル領域１０６が形成される。これにより、半導体層は優れた半導体性を有する。複数の半導体膜チップ１０１０が相互に重なるとは、半導体膜チップａが隣接する少なくとも一つの半導体膜チップｂの一部と重なり、且つ接触し、半導体膜チップｂが隣接する少なくとも一つの半導体膜チップｃの一部と重なり、且つ接触し、導電通路を形成することを意味する。各半導体膜チップ１０１０が隣接する少なくとも一つの半導体膜チップの一部と重なり、接触し且つ連続することによって、複数の導電通路が形成される。これにより、ソース電極１０２及びドレイン電極１０３の間に形成されるチャネル領域１０６に、キャリアが流れることができる。
【００１７】
隣接する少なくとも二つの半導体膜チップ１０１０が相互に接触し、且つ電気的に接続されることを保証すれば、複数の半導体膜チップ１０１０が相互に重なる面積に対しては特に制限がない。図２を参照すると、複数の半導体膜チップ１０１０が相互に重なり、連続して、複数の曲線或いは直線の導電通路が形成される。複数の半導体膜チップ１０１０は不規則に重なることができ、即ち、隣接する二つの半導体膜チップ１０１０は相互に重なり、連続して、或いは隣接する複数の半導体膜チップ１０１０は相互に重なり、連続して、導電通路が形成される。複数の半導体膜チップ１０１０が、絶縁層１０４の一部の表面に被覆される。絶縁層１０４が被覆された表面に複数の導電通路が形成される。ソース電極１０２及びドレイン電極１０３の間に存在し、複数の半導体膜チップ１０１０に被覆される絶縁層１０４の表面の面積をＡと定義し、ソース電極１０２及びドレイン電極１０３の間に存在する絶縁層１０４の表面の面積をＢと定義し、ｆはＡとＢの比率であり、即ち、ｆ＝Ａ／Ｂとする。ｆの範囲は２％〜８０％であり、好ましくは、１０％〜８０％である。ソース電極１０２及びドレイン電極１０３の間に存在する絶縁層１０４の一部の表面が複数の半導体膜チップ１０１０に被覆されるので、薄膜トランジスタ１０の透光性が優れ、且つ半導体膜チップ１０１０の使用量を減少でき、コストが低くなる。更に、複数の半導体膜チップ１０１０はソース電極１０２及びドレイン電極１０３の間に存在する絶縁層１０４の全ての表面を被覆することができる。
【００１８】
半導体層１０１における複数の半導体膜チップ１０１０の材料は同じである。半導体膜チップ１０１０の材料は遷移金属硫化物、遷移金属酸化物、非金属窒化物の何れか一種である。例えば、ＭｏＳ２、ＷＳ２、ＢＮ、ＭｎＯ２、ＺｎＯ、ＭｏＳｅ２、ＭｏＴｅ２、ＴａＳｅ２、ＮｉＴｅ２、Ｂｉ２Ｔｅ３などである。半導体膜チップ１０１０の形状に対して特に制限がなく、三角形、四角形に似た形状、多角形に似た形状或いは不規則な形状である。半導体膜チップ１０１０は薄膜構造体であり、その厚さは薄く、その面積は大きい。半導体膜チップ１０１０の面積は２μｍ２〜５μｍ２であり、好ましくは、３μｍ２〜４μｍ２である。半導体膜チップ１０１０の厚さは２ｎｍ〜２０ｎｍであり、好ましくは、２ｍｍ〜１０ｍｍである。半導体膜チップ１０１０は数百層分子層を有する層状半導体材料を剥離して得られる片状構造体である。各半導体膜チップ１０１０の面積及び厚さの比率が大きいので、薄片状構造体を呈する。好ましくは、各半導体膜チップ１０１０の面積及び厚さの比率は３×１０５ｎｍ〜４×１０５ｎｍである。具体的には、半導体膜チップ１０１０は層状構造体であり、その半導体分子層の層数は従来の半導体材料の層数より小さい。半導体分子層は一つの半導体分子の単層構造であり、その厚さは一つの分子の厚さである。半導体膜チップ１０１０の半導体分子層の層数は１〜１００層であり、好ましくは、１〜２０層である。半導体膜チップ１０１０の半導体分子層が少ないので、薄膜トランジスタ１０が作動する際、ゲート電極１０５が容易に制御され、優れた感度を有し、薄膜トランジスタが優れたオン・オフ比を得ることができる。半導体膜チップ１０１０の厚さがナノスケールであるので、複数の半導体膜チップ１０１０はソース電極１０２及びドレイン電極１０３の間に存在する絶縁層１０４の一部の表面を被覆する際、巨視的には、半導体層１０１は均一且つ平らな層状構造体である。
【００１９】
半導体層１０１の表面と平行な方向をＸ方向と定義し、半導体層１０１の表面と垂直な方向をＹ方向と定義する。Ｘ方向はソース電極１０２からドレイン電極１０３に延伸する方向である。Ｙ方向は半導体層１０１の厚さの方向に沿って延伸する方向である。即ち、Ｙ方向とＸ方向は垂直である。複数の半導体膜チップ１０１０はＸ方向に沿って規則的に整って配列する際、各半導体膜チップ１０１０のＸ方向での寸法をＬと定義し、キャリア領域１０６のＸ方向での長さをｄと定義すると、半導体膜チップ１０１０の必要な数量はｄ／Ｌの以上である。この式ｄ／Ｌにより、半導体層１０１における半導体膜チップ１０１０の数量を制御でき、少ない半導体膜チップ１０１０を採用でき、コストが低くなる。キャリア領域１０６の長さｄは２μｍより小さい場合、ソース電極１０２及びドレイン電極１０３の間に、一つの半導体膜チップ１０１０のみが設置されることによって、導電通路を形成できる。これにより、小さいサイズの複数の薄膜トランジスタ１０を含む電子部品を大面積で製造できる。
【００２０】
複数の半導体膜チップ１０１０における大部分の半導体膜チップ１０１０は、半導体層１０１の表面と平行である。複数の半導体膜チップ１０１０において、ソース電極１０２に隣接する一部の半導体膜チップ１０１０はソース電極１０２と接触して、ドレイン電極１０３に隣接する一部の半導体膜チップ１０１０はドレイン電極１０３と接触する。これにより、ソース電極１０２とドレイン電極１０３との間に、導電通路が形成される。
【００２１】
半導体膜チップ１０１０の材料は、薄膜トランジスタ１０のタイプによって選択できる。例えば、薄膜トランジスタ１０がｎ型トランジスタである場合、半導体膜チップ１０１０の材料はＭｏＳ２などのｎ型半導体材料からなり、薄膜トランジスタ１０がｐ型トランジスタである場合、半導体膜チップ１０１０の材料はＷＳ２などのｐ型半導体材料からなる。
【００２２】
本実施形態において、半導体１０１は複数の半導体膜チップ１０１０からなる。半導体膜チップ１０１０の材料はＭｏＳ２であり、ＭｏＳ２はＳｉｇｍａ社製の純度９０％以上の粉末である。半導体膜チップ１０１０の形状は四角形に似た形状であり、半導体膜チップ１０１０の面積は約４μｍ２であり、半導体膜チップ１０１０の半導体分子層の層数は約１０層であり、半導体膜チップ１０１０の半導体分子層の厚さは約７ｎｍである。
【００２３】
Ｘ方向及びＹ方向におけるキャリア領域１０６の長さは制限されず、必要に応じて選択できる。本実施形態において、キャリア領域１０６がＸ方向における長さは１０μｍ〜１００μｍであり、キャリア領域１０６がＸ方向における長さは５０μｍ〜２００μｍである。
【００２４】
ソース電極１０２及びドレイン電極１０３は、カーボンナノチューブ層からなる。カーボンナノチューブ層は複数のカーボンナノチューブからなる。好ましくは、カーボンナノチューブ層は複数のカーボンナノチューブのみからなる。カーボンナノチューブ層における複数のカーボンナノチューブはカーボンナノチューブ層と平行である。カーボンナノチューブ層におけるカーボンナノチューブは単層カーボンナノチューブ、二層カーボンナノチューブ、多層カーボンナノチューブの一種または多種であり、その長さ及び直径は必要に応じて選択できる。カーボンナノチューブ層は自立構造体である。自立構造体とは、支持体材を利用せず、カーボンナノチューブ層を独立して利用することができる形態のことである。すなわち、カーボンナノチューブ層を対向する両側から支持してカーボンナノチューブ層の構造を変化させずに、カーボンナノチューブ層を懸架させることができることを意味する。カーボンナノチューブ層におけるカーボンナノチューブは、分子間力で接続されているので、自立構造体を実現する。カーボンナノチューブ層におけるカーボンナノチューブは、相互に接続され、ネット構造体を形成する。
【００２５】
カーボンナノチューブ層における複数のカーボンナノチューブは、配向し又は配向せずに配置されていてもよい。複数のカーボンナノチューブの配列方式により、カーボンナノチューブ構造体は非配向型のカーボンナノチューブ層及び配向型のカーボンナノチューブ層の二種に分類される。非配向型のカーボンナノチューブ層（例えば、綿毛構造のカーボンナノチューブ構造体）では、カーボンナノチューブが異なる方向に沿って配置され、又は絡み合っている。配向型のカーボンナノチューブ層（例えば、ドローン構造カーボンナノチューブ構造体）では、複数のカーボンナノチューブが同じ方向に沿って配列している。
【００２６】
カーボンナノチューブ層は複数のカーボンナノチューブのみからなる純カーボンナノチューブ構造体でも良い。カーボンナノチューブ層は少なくとも一つのカーボンナノチューブフィルム、複数のカーボンナノチューブワイヤ、或いは少なくとも一つのカーボンナノチューブフィルムとカーボンナノチューブワイヤとの組み合わせである。カーボンナノチューブ層がカーボンナノチューブフィルムからなる場合、カーボンナノチューブ層は単層カーボンナノチューブフィルム或いは積層された多層カーボンナノチューブフィルムでも良い。カーボンナノチューブ層が複数のカーボンナノチューブワイヤからなる場合、複数のカーボンナノチューブワイヤは相互に間隔をあけて平行に設置され、複数のカーボンナノチューブワイヤは交差され、或いは複数のカーボンナノチューブワイヤは任意に配列されてネット構造体が形成される。カーボンナノチューブ層がカーボンナノチューブフィルム及びカーボンナノチューブワイヤからなる場合、カーボンナノチューブワイヤは少なくとも一つのカーボンナノチューブフィルムの表面に設置され、カーボンナノチューブ層を形成する。
【００２７】
図４を参照すると、カーボンナノチューブ層が単層カーボンナノチューブフィルムからなる場合、カーボンナノチューブフィルにおける隣接するカーボンナノチューブの間に微孔或いはストリップ状の間隙有し、空隙を形成する。図５を参照すると、カーボンナノチューブ層１０１が積層された多層カーボンナノチューブフィルムからなる場合、隣接する二層のカーボンナノチューブフィルムにおけるカーボンナノチューブは、交差する角度βを有し、該角度βは０°〜９０°である。隣接する二層のカーボンナノチューブフィルムにおけるカーボンナノチューブが交差する角度が０°である場合、各層のカーボンナノチューブフィルムにおけるカーボンナノチューブはカーボンナノチューブの軸方向に沿って延伸し、隣接カーボンナノチューブ間の空隙はストリップ状の間隙である。隣接する二層のカーボンナノチューブフィルムにおけるカーボンナノチューブが交差する角度は０°〜９０°（０°を含まず）である場合、各カーボンナノチューブフィルムにおいて、隣接する複数のカーボンナノチューブが微孔を形成する。
【００２８】
カーボンナノチューブ層がカーボンナノチューブフィルム及びカーボンナノチューブワイヤからなる場合、カーボンナノチューブワイヤは少なくとも一つのカーボンナノチューブフィルムの表面に設置され、カーボンナノチューブ層を形成する。複数のカーボンナノチューブの間に、スリップ状の間隙或いは微孔を形成する。カーボンナノチューブワイヤは任意の角度でカーボンナノチューブフィルムの表面で設置できる。
【００２９】
カーボンナノチューブフィルムは複数のカーボンナノチューブセグメント（図示せず）を含む。複数のカーボンナノチューブセグメントは、長軸方向に沿って、分子間力で端と端が接続されている。それぞれのカーボンナノチューブセグメントは、相互に平行に、分子間力で結合された複数のカーボンナノチューブを含む。複数のカーボンナノチューブが同じ方向に沿って配列され、端と端が接続されている。即ち、複数のカーボンナノチューブが分子間力で長軸方向に端部同士が接続される。カーボンナノチューブセグメントの長さ、厚さ、均一性及び形状は制限されない。カーボンナノチューブフィルムはカーボンナノチューブアレイから引き出して得られたものであり、その厚さは１０ｎｍ〜１００μｍである。カーボンナノチューブフィルムの構造及び製造方法は、特許文献１に掲載されている。
【００３０】
カーボンナノチューブワイヤは非ねじれ状カーボンナノチューブワイヤ或いはねじれ状カーボンナノチューブワイヤからなることができる。カーボンナノチューブワイヤは複数のカーボンナノチューブからなる自立構造体である。自立構造体とは、支持体材を利用せず、カーボンナノチューブワイヤを独立して利用することができる形態のことである。すなわち、カーボンナノチューブワイヤを対向する両側から支持して、カーボンナノチューブワイヤの構造を変化させずに、カーボンナノチューブワイヤを懸架させることができることを意味する。カーボンナノチューブワイヤにおけるカーボンナノチューブは、分子間力で接続されているので、自立構造体を実現する。
【００３１】
図６を参照すると、カーボンナノチューブワイヤが、非ねじれ状カーボンナノチューブワイヤである場合、分子間力で端と端とが接続された複数のカーボンナノチューブセグメント（図示せず）を含む。さらに、各カーボンナノチューブセグメントに、同じ長さの複数のカーボンナノチューブが平行に配列されている。複数のカーボンナノチューブは、カーボンナノチューブワイヤの中心軸に平行に配列されている。カーボンナノチューブセグメントの長さ、厚さ、均一性及び形状は制限されない。一本の非ねじれ状カーボンナノチューブワイヤの長さは制限されず、その直径は、０．５ｎｍ〜１００μｍである。有機溶剤によって、カーボンナノチューブフィルムを処理して、非ねじれ状カーボンナノチューブワイヤを得る。具体的には、有機溶剤によって、カーボンナノチューブフィルムの全ての表面を浸す。揮発性の有機溶剤が揮発すると、表面張力の作用によって、カーボンナノチューブフィルムにおける相互に平行な複数のカーボンナノチューブが分子間力によって互いに緊密に結合して、カーボンナノチューブフィルムが収縮して非ねじれ状カーボンナノチューブワイヤを得る。前記有機溶剤はエタノール、メタノール、アセトン、塩化エチレン或いはクロロホルムである。本実施形態において、有機溶剤はエタノールである。この有機溶剤によって処理されないカーボンナノチューブフィルムと比較して、有機溶剤によって処理された非ねじれ状カーボンナノチューブワイヤの比表面積は減少し、且つ接着性も弱い。また、カーボンナノチューブワイヤの機械強度及び強靭さを増強させ、外力によってカーボンナノチューブワイヤが破壊される可能性を低くする。
【００３２】
図７を参照すると、カーボンナノチューブフィルムの長手方向に沿う対向する両端に相反する力を印加することにより、ねじれ状カーボンナノチューブワイヤを形成することができる。好ましくは、ねじれ状カーボンナノチューブワイヤは、分子間力で端と端とが接続された複数のカーボンナノチューブセグメント（図示せず）を含む。さらに、各カーボンナノチューブセグメントには、同じ長さの複数のカーボンナノチューブが平行に配列されている。カーボンナノチューブセグメントの長さ、厚さ、均一性及び形状は制限されない。一本のねじれ状カーボンナノチューブワイヤの長さは制限されず、その直径は、０．５ｎｍ〜１００μｍである。更に、有機溶剤によって、ねじれ状カーボンナノチューブワイヤを処理する。有機溶剤によって処理されたねじれ状カーボンナノチューブワイヤは表面張力の作用によって、ねじれ状カーボンナノチューブワイヤにおける相互に平行な複数のカーボンナノチューブが分子間力によって互いに緊密に結合して、ねじれ状カーボンナノチューブワイヤの比表面積が減少し、接着性が小さい一方、カーボンナノチューブワイヤの機械強度及び強靭が増強する。カーボンナノチューブワイヤの製造方法は、特許文献２及び特許文献３に掲載されている。
【００３３】
本実施形態において、ソース電極１０２及びドレイン電極１０３は複数のカーボンナノチューブを含み、カーボンナノチューブフィルムからなる。カーボンナノチューブフィルムにおける複数のカーボンナノチューブが同じ方向に沿って配列され、端と端が接続されている。カーボンナノチューブフィルムは、カーボンナノチューブアレイを直接引き出して得られるものである。単層のカーボンナノチューブフィルムの厚さは５ｎｍ〜５０ｎｍである。
【００３４】
絶縁層１０４の材料は、例えば、酸化アルミニウム、窒化ケイ素、及び酸化ケイ素などの硬性材料、又はベンゾシクロブテン（ＢＣＢ）、ポリエステル及びアクリル樹脂などの柔性材料である。絶縁層１０４の厚さは１０ｎｍ〜１００ｎｍである。本実施形態において、絶縁層１１０の材料は、酸化アルミニウムであり、絶縁層１０４の厚さは４０ｎｍである。
【００３５】
ゲート電極１０５は、導電材料からなる。好ましくは、ゲート電極１０５は、導電性フィルムである。導電性フィルムの厚さは０．５ｎｍ〜１００μｍである。導電性フィルムの材料は、金属であり、例えば、アルミニウム、銅、タングステン、モリブデン、金、リタン、ネオジム、パラジウム、またはセシウムである。更に、ゲート電極１０５はカーボンナノチューブ層からなることができる。本実施形態において、ゲート電極１０５はモリブデンからなり、その厚さは４０ｎｍである。
【００３６】
絶縁基板１１０の材料は、例えば、ガラス、石英、セラミック、ダイヤモンド及びシリコンなどの硬性材料、又はプラスチック及び樹脂などの柔性材料である。本実施形態において、絶縁基板１１０の材料は、シリコンである。該絶縁基板１１０は、薄膜トランジスタ１０を支持するために用いられる。更に、複数の薄膜トランジスタ１０は、予定のルール或いは図案で絶縁基板１１０の表面に集積され、薄膜トランジスタパネル又は薄膜トランジスタ半導体素子に形成されることができる。
【００３７】
薄膜トランジスタ１０を使用する際、ソース電極１０２は接地され、ドレイン電極１０３に電圧Ｖｄｓを印加し、ゲート電極１０５に電圧Ｖｇを印加する。ゲート電極１０５に特定の正電圧或いは負電圧を印加する際、ゲート電極１０５と隣接するチャネル領域１０６の表面にはキャリアが生じる。隣接する二つの半導体膜チップ１０１０の一部が相互に重なり、且つ連続してチャネル領域１０６を形成するので、キャリアが特定の値に蓄積すると、ソース電極１０２とドレイン電極１０３との間に、電流が流れることができる。半導体膜チップ１０１０の半導体分子層の層数が少ないので、ゲート電極１０５が容易に制御でき、薄膜トランジスタ１０が優れたオン・オフ比を得ることができる。
【００３８】
（実施形態２）
図８及び図９を参照し、本実施形態は薄膜トランジスタアレイ２００を提供する。薄膜トランジスタアレイ２００は複数の薄膜トランジスタユニット２０を含む。薄膜トランジスタユニット２０は半導体層１０１と、ソース電極１０２と、ドレイン電極１０３と、絶縁層１０４と、ゲート電極１０５と、を含む。半導体層１０１、ソース電極１０２及びドレイン電極１０３は、絶縁層１０４の一つの表面に設置される。ソース電極１０２及びドレイン電極１０３は、間隔あけて設置され、且つ半導体層１０１とそれぞれ電気的に接続される。ゲート電極１０５は絶縁層１０４によって、半導体層１０１、ソース電極１０２及びドレイン電極１０３とそれぞれ間隔あけて電気的に絶縁されて設置される。薄膜トランジスタアレイ２００は、絶縁基板１１０の一つの表面に設置されることができる。
【００３９】
本実施形態の薄膜トランジスタアレイ２００の構造は実施形態１における薄膜トランジスタ１０の構造と基本的に同じであるが、以下の点が異なる。薄膜トランジスタアレイ２００は複数の薄膜トランジスタユニット２０を含む。複数の薄膜トランジスタユニット２０は行列形式で、数行数列に配置される。更に、薄膜トランジスタアレイ２００は複数の行引出し電極１０２０と、複数の列引出し電極１０３０と、を含む。複数の行引出し電極１０２０は間隔をあけて設置され、複数の列引出し電極１０３０は間隔をあけて設置される。複数の行引出し電極１０２０は複数の列引出し電極１０３０と交差して設置され、且つ絶縁体１０７によって相互に電気的に絶縁される。具体的には、引き込み線（ｅｌｅｃｔｒｏｄｅ  ｌｅａｄ）１０８によって、複数の行引出し電極１０２０はソース電極１０２と電気的に接続され、複数の列引出し電極１０３０はドレイン電極１０３と電気的に接続される。隣接する二つの行引出し電極１０２０と隣接する二つの複数の列引出し電極１０３０とは一つのネットユニットを形成する。該ネットユニットの中に薄膜トランジスタユニット２０が設置され、且つネットユニットは薄膜トランジスタユニット２０と一対一に対応する。各ネットユニットにおいて、薄膜トランジスタユニット２０は行引出し電極１０２０及び列引出し電極１０３０とそれぞれ接続され、薄膜トランジスタユニット２０を動作させる必要な電圧が提供される。同じ行に存在する複数の薄膜トランジスタユニット２０において、各薄膜トランジスタユニット２０のソース電極１０２は同一の行引出し電極１０２０と電気的に接続される。同じ列に存在する複数の薄膜トランジスタユニット２０において、各薄膜トランジスタユニット２０のドレイン電極１０３は同一の列引出し電極１０３０と電気的に接続される。
【００４０】
本実施形態において、各ネットユニットの中に一つの薄膜トランジスタユニット２０が設置される。複数の行引出し電極１０２０は相互に平行して間隔をあけて設置され、且つ隣接する二つの行引出し電極１０２０の距離は同じである。複数の列引出し電極１０３０は相互に平行して間隔をあけて設置され、且つ隣接する二つの列引出し電極１０３０の距離は同じである。行引出し電極１０２０は列引出し電極１０３０と垂直である。
【００４１】
（実施形態３）
図１０を参照すると、本実施形態は薄膜トランジスタアレイ２００の製造方法を提供する。薄膜トランジスタアレイ２００の製造方法は、絶縁基板１１０を提供し、絶縁基板１１０の表面にゲート電極１０５を設置するステップ（Ｓ１０）と、ゲート電極１０５の絶縁基板１１０と接触する表面の反対面に連続的な絶縁層１０４を設置するステップ（Ｓ２０）と、絶縁層１０４の表面にカーボンナノチューブ層を設置し、該カーボンナノチューブ層をゲート電極１０５と電気的に絶縁して設置するステップ（Ｓ３０）と、カーボンナノチューブ層をパタン化し、複数のソース電極１０２及び複数のドレイン電極１０３を形成するステップ（Ｓ４０）と、複数の半導体膜チップ１０１０を含む懸濁液を提供し、複数の半導体膜チップ１０１０を含む懸濁液を、絶縁層１０４のゲート電極１０５と接触する表面の反対面に塗布して、複数の半導体膜チップ１０１０を含む半導体層１０１を形成するステップであって、隣接するソース電極１０２及びドレイン電極１０３の間に、少なくとも一つの半導体膜チップ１０１０を有し、且つ該少なくとも一つの半導体膜チップ１０１０は隣接するソース電極１０２の一部及びドレイン電極１０３の一部を被覆する、ステップ（Ｓ５０）と、含む。
【００４２】
ステップ（Ｓ１０）において、シルクスクリーン印刷法、マグネトロン・スパッタ法、気相堆積法或いは原子層エピタキシー（Ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）によって、連続的な層状のゲート電極１０５を形成する。更に、絶縁基板１１０の表面に間隔をあけて複数のゲート電極１０５を形成することができる。具体的には、複数の孔を有するマスクによって、間隔をあけて複数のゲート電極１０５を形成する。又は、一つの連続な導電フィルムを形成した後、プラズマ・エッチング、レーザー・エッチング或いはウェットエッチングによって、連続な導電フィルムをパタン化し、間隔をあけて複数のゲート電極１０５を形成する。本実施形態において、気相堆積法によって、間隔をあけて複数のゲート電極１０５を形成する。
【００４３】
ステップ（Ｓ２０）において、マグネトロン・スパッタ法、気相堆積法或いは原子層エピタキシーによって、絶縁層１０４を形成する。本実施形態において、原子層エピタキシーによって、絶縁層１０４を形成する。絶縁層１０４の材料は酸化アルミニウムからなり、絶縁層１０４の厚さは１００ｎｍである。
【００４４】
ステップ（Ｓ３０）において、カーボンナノチューブ層は複数のカーボンナノチューブを含み、複数のカーボンナノチューブは相互に連続して導電ネットを形成する。カーボンナノチューブ層におけるカーボンナノチューブは大きい比表面積を有するので、カーボンナノチューブ層を直接に絶縁層１０４の表面に設置することができる。更に、溶液処理によって、カーボンナノチューブ層を絶縁層１０４の表面に緊密に結合することができる。具体的に、溶液（例えば、エタノール、水）を滴らし、溶液が揮発すると、表面張力の作用によって、カーボンナノチューブ層を絶縁層１０４の表面に緊密に結合する。本実施形態おいて、カーボンナノチューブ層は、カーボンナノチューブアレイを直接引き出して得られるカーボンナノチューブフィルムである。
【００４５】
ステップ（Ｓ４０）において、連続なカーボンナノチューブ層をパタン化する方法は、プラズマ・エッチング、レーザー・エッチング、ウェットエッチングなどである。具体的には、隣接する二つのソース電極１０２が相互に間隔をあけて設置され、隣接する二つのドレイン電極１０３が相互に間隔をあけて設置されることを保証できれば、ソース電極１０２の位置及びドレイン電極１０３の位置は制限されず、且つ隣接する二つのソース電極１０２の距離及び隣接する二つのドレイン電極１０３の距離は制限されない。
【００４６】
ステップ（Ｓ５０）において、半導体層１０１の製造方法は、半導体材料を提供し、該半導体材料は層状構造体であるステップ（Ｓ５１）と、半導体材料を極性溶剤と混合して、超音波によって処理し、複数の半導体膜チップ１０１０を含む懸濁液を得て、各半導体膜チップ１０１０は複数の半導体分子層からなる層状構造体であり、半導体分子層の層数は１〜２０層であるステップ（Ｓ５２）と、複数の半導体膜チップ１０１０を含む懸濁液をスピンコーティングして、複数の半導体層１０１を形成するステップ（Ｓ５３）と、含む。
【００４７】
ステップ（Ｓ５１）において、半導体材料は数百層以上の複数の半導体分子層を含む層状構造体である。半導体材料は遷移金属化合物及びそれらの組み合わせの何れか一種である。半導体材料は、例えば、ＭｏＳ２、ＷＳ２、ＢＮ、ＭｎＯ２、ＺｎＯ、ＭｏＳｅ２、ＭｏＴｅ２、ＴａＳｅ２、ＮｉＴｅ２、Ｂｉ２Ｔｅ３などである。本実施形態において、半導体材料はＭｏＳ２である。
【００４８】
ステップ（Ｓ５２）において、半導体材料を極性溶剤と混合して、超音波によって処理し、半導体分子層の層数が少ない半導体膜チップ１０１０を得る。具体的には、超音波の作用によって、極性溶剤で微気泡を振動し続け、音響強度が特定の値に達する際、気泡が迅速に膨張して、迅速にはじける。この工程において、気泡がはじける瞬間的に衝突波を発生し、気泡の周りに大きい圧力を発生させ、衝突波の相互作用（ｒｅｃｉｐｒｏｃａｌ  ａｃｔｉｏｎ）によって、半導体材料の分子層が剥離され、分子層の層数が少ない半導体膜チップ１０１０を得る。
【００４９】
極性溶剤は水酸基或いはカルボニル基などの極性基を含む溶剤であり、その極性は強く、誘電定数は大きい。極性溶剤は、例えば、水、エタノール、Ｎ−メチルピロリドン、アセトン、クロロホルム、テトラヒドロフランの中の何れか一種でもよい。好ましくは、沸点が低い極性溶剤を採用する。極性溶剤を採用し、且つ該極性溶剤が極性基を含むので、極性基の作用によって、半導体材料の分子層の間における作用力が弱くなり、隣接する分子層が容易に剥離される。半導体材料と極性溶剤との混合比例は制限されず、必要に応じて選択できる。導体材料と極性溶剤との混合比例は、例えば、１ｇ／１００ｍＬ、１ｇ／５０ｍＬ、１ｇ／３０ｍＬ、１ｇ／２０ｍＬ、１ｇ／１０ｍＬの何れかの一種である。超音波出力は３００ワット〜６００ワットであり、超音波によって処理する時間は５〜２４時間である。本実施形態において、半導体材料と極性溶剤との混合比例は１ｇ／３０ｍＬであり、極性溶剤はＮ−メチルピロリドンであり、超音波出力は３００ワットであり、超音波によって処理する時間は８時間である。
【００５０】
更に、複数の半導体膜チップ１０１０を含む懸濁液を遠心ろ過できる。これにより、分子層の層数が多い半導体材料を除去し、分子層の層数が少ない半導体材料は、分子層の層数が少なく、重さが小さいので、懸濁液の中部或いは上部に存在する。
【００５１】
ステップ（Ｓ５３）において、スピンコーティング装置によって、複数の半導体膜チップ１０１０を含む懸濁液をスピンコーティングし、均一な複数の半導体層１０１を形成する。具体的に、複数の孔を有するマスクによって、複数の半導体膜チップ１０１０を含む懸濁液をスピンコーティングし、複数のソース電極１０２と複数のドレイン電極１０３との間に、複数の半導体層１０１を形成する。一つのソース電極１０２と、一つのドレイン電極１０３との間に、一つの半導体層１０１を形成し、且つ半導体層１０１はソース電極１０２の一部及びドレイン電極１０３の一部を被覆し、優れる電気接触を実現する。半導体層１０１は少なくとも一つの半導体膜チップ１０１０を含む。半導体層１０１が複数の半導体膜チップ１０１０を含む場合、複数の半導体膜チップ１０１０は相互に重なり、連続的なチャネルを形成する。更に、ソース電極１０２とドレイン電極１０３との間に、複数の半導体膜チップ１０１０は相互に重なり、連続的なチャネルを形成することを保証できれば、マスクを採用しなく、直接にスピンコーティングできる。スピンコーティングの速度は８００ｒｐｍ（ｒｏｕｎｄ  ｐｅｒ  ｍｉｎｕｔｅ）〜１５００ｒｐｍであり、スピンの時間は３０秒間〜１０分間である。本実施形態において、スピンの速度は８００ｒｐｍであり、スピンの時間は３０秒間である。スピンの方法を採用するので、一度に複数の半導体層１０１を形成でき、産業化に有利である。更に、沸点が低い溶剤を採用する場合、スピン溶液における溶剤が容易に揮発するので、半導体膜チップ１０１０がスピンする工程に緊密に結合でき、均一な半導体層１０１を形成できる。
【００５２】
更に、ステップ（Ｓ４０）の後、ステップ（Ｓ５０）の前に、絶縁層１０４のゲート電極１０５と接触する表面の反対面に、複数の行引出し電極１０２０及び複数の列引出し電極１０３０が設置され、且つ複数の行引出し電極１０２０は複数のソース電極１０２とそれぞれ電気的に接続され、複数の列引出し電極１０３０は複数のドレイン電極１０３とそれぞれ電気的に接続される。行引出し電極１０２０及び列引出し電極１０３０の製造方法は、ステップ（Ｓ１０）におけるゲート電極１０５の製造方法と同じである。複数の行引出し電極１０２０は複数の列引出し電極１０３０と交差して設置され、且つ絶縁体１０７によって相互に電気的に絶縁される。具体的には、複数の行引出し電極１０２０を形成した後、所望の位置に絶縁体１０７を形成し、その後、複数の列引出し電極１０３０を形成する。本実施形態において、化学気相堆積法によって、相互に間隔をあけて複数の行引出し電極１０２０を形成し、相互に間隔をあけて複数の列引出し電極１０３０を形成する。
【００５３】
更に、薄膜トランジスタアレイ２００の製造方法は複数の行引出し電極１０２０及び複数の列引出し電極１０３０を形成するステップを省略できる。即ち、外部回路（図示せず）によって、複数のソース電極１０２及び複数のドレイン電極１０３とそれぞれ電気的に接続し、電圧を印加する。
【００５４】
薄膜トランジスタアレイ２００の製造方法の優れる点は以下のとおりである。第一に、超音波によって半導体材料の分子層を剥離し、分子層が少ない半導体膜チップを得ることができ、半導体膜チップを含む懸濁液をスピンコーティングし、複数の半導体膜チップ１０１０は相互に重なり、半導体層１０１を直接に形成でき、応用範囲が広がり、産業化に有利である。第二に、絶縁層１０４の表面に、一つのカーボンナノチューブ層が直接に設置された後、パタン化によって、複数のソース電極１０２及び複数のドレイン電極１０３を形成する。この方法は簡単であり、産業化に有利である。
【符号の説明】
【００５５】
１０        薄膜トランジスタ
１０１        半導体層
１０２        ソース電極
１０３        ドレイン電極
１０４        絶縁層
１０５        ゲート電極
１０６        チャネル領域
１０７        絶縁体
１０８        引き込み線
１１０        絶縁基板
２０        薄膜トランジスタユニット
２００        薄膜トランジスタアレイ
１０２０        行引出し電極
１０３０        列引出し電極
【図１】
2015159267.tif 000003
【図２】
2015159267.tif 000004
【図８】
2015159267.tif 000005
【図９】
2015159267.tif 000006
【図１０】
2015159267.tif 000007
【図３】
2015159267.tif 000008
【図４】
2015159267.tif 000009
【図５】
2015159267.tif 000010
【図６】
2015159267.tif 000011
【図７】
2015159267.tif 000012