(57)【要約】【課題】回路規模の増加およびコスト高を招くことなく、演算増幅器のオフセット電圧の影響を低減する。【解決手段】バンドギャップ基準電圧回路１は、定電流部２、バンドギャップリファレンス部３、演算増幅器４、トランジスタ５および演算増幅器４の出力端子をプルダウンするように設けられる負荷抵抗６、７を備える。演算増幅器４は、電源電圧Ｖddの供給を受けて動作するものであって、ダイオード２１、２２および抵抗１８〜２０からなるバンドギャップリファレンス部３から与えられる２つの電圧を入力するとともに、出力端子から基準電圧ＶBGを出力する。トランジスタ５は、起動時にオンし、入力端子８から演算増幅器４の出力端子を介してバンドギャップリファレンス部３に対してスタートアップ電流を供給する。スタートアップ電流を定めるための定電流部２の抵抗１３〜１５と、負荷抵抗６、７とは、互いに同一の種類の抵抗により構成される。【選択図】図１
2015014875.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を生成するバンドギャップ基準電圧回路（１）であって、
ＰＮ接合を有する半導体素子（２１、２２）および抵抗（１８、１９、２０）を備えたバンドギャップリファレンス部（３）と、
電源電圧の供給を受けて動作するものであって、前記バンドギャップリファレンス部から与えられる２つの電圧を入力するとともに、出力端子から前記基準電圧を出力する演算増幅器（４）と、
起動時に前記電源電圧の供給端子（８）から前記演算増幅器の出力端子を介して前記バンドギャップリファレンス部に対してスタートアップ電流を供給するスタートアップ動作を行うスタートアップ回路（５）と、
前記演算増幅器の出力端子をプルダウンするように設けられる負荷抵抗（６、７）と、
を備え、
前記スタートアップ電流を定めるための電流値設定用抵抗（１３、１４、１５）と、前記負荷抵抗とは、互いに同一の種類の抵抗により構成されていることを特徴とするバンドギャップ基準電圧回路。
【請求項２】
前記電流値設定用抵抗と前記負荷抵抗とは、互いに同一の幅の抵抗により構成されていることを特徴とする請求項１に記載のバンドギャップ基準電圧回路。
【請求項３】
前記電流値設定用抵抗と、前記負荷抵抗とは、互いに同一の材料により構成されていることを特徴とする請求項１または２に記載のバンドギャップ基準電圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧を生成するバンドギャップ基準電圧回路に関する。
【背景技術】
【０００２】
バンドギャップ基準電圧回路は、バンドギャップリファレンス部から与えられる２つの電圧を入力し、出力端子から基準電圧を出力する演算増幅器（以下、アンプとも称す）を備えている。また、バンドギャップ基準電圧回路には、スタートアップ回路を備えた構成もある。この場合、スタートアップ回路は、起動時に電源電圧の供給端子から演算増幅器の出力端子を介してバンドギャップリファレンス部に対してスタートアップ電流を供給するスタートアップ動作を行い、最低動作電圧を低くすることを実現している。
【０００３】
このようなバンドギャップ基準電圧回路において、演算増幅器におけるオフセット電圧（入力オフセット）は、回路性能に様々な悪影響（基準電圧の変動、最低動作電圧の上昇など）を及ぼす。そのため、このようなオフセット電圧の影響を低減するための技術が考案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１８６７４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来技術では、オフセット電圧の影響を低減するための回路などを追加的に設ける必要がある。例えば、特許文献１に記載の技術では、バンドギャップレギュレータを余分に１つ設ける、つまり合計２つのバンドギャップレギュレータを設ける必要がある。そのため、従来技術では、回路規模が増加するとともに、製造コストが高くなるという問題があった。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、回路規模の増加およびコスト高を招くことなく、演算増幅器のオフセット電圧の影響を低減することができるバンドギャップ基準電圧回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載のバンドギャップ基準電圧回路は、バンドギャップリファレンス部、演算増幅器、スタートアップ回路および負荷抵抗を備えている。バンドギャップリファレンス部は、ＰＮ接合を有する半導体素子および抵抗を備えている。演算増幅器は、電源電圧の供給を受けて動作するものであって、バンドギャップリファレンス部から与えられる２つの電圧を入力するとともに、出力端子から基準電圧を出力する。スタートアップ回路は、起動時に電源電圧の供給端子から演算増幅器の出力端子を介してバンドギャップリファレンス部に対してスタートアップ電流を供給するスタートアップ動作を行う。負荷抵抗は、演算増幅器の出力端子をプルダウンするように設けられる。このような負荷抵抗により、基準電圧の供給先となる負荷へと流れる負荷電流が定められる。
【０００８】
このような構成において、演算増幅器のオフセット電圧の値にばらつきが生じた場合、その影響によりバンドギャップ基準電圧回路の最低動作電圧が高くなることがある。本願の発明者は、上記オフセット電圧の値にばらつきが生じる原因が、次のような点にあることを見出した。すなわち、スタートアップ回路がスタートアップ動作を行う際、電源電圧の供給端子から供給される電流の一部がスタートアップ電流となり、その他の電流が負荷電流となる。つまり、電源電圧の供給端子から供給される電流を所定の割合でもって分流することにより、スタートアップ電流および負荷電流が最適な値となるように設計されている。
【０００９】
上記分流の割合は、スタートアップ電流を定めるための電流値設定用抵抗の値および負荷電流を定めるための負荷抵抗の値により決定される。ここで、電流値設定用抵抗および負荷抵抗が、それぞれ異なる種類の抵抗により構成される場合、上記分流の割合が設計した値通りにならない可能性がある。なぜなら、例えば２つの抵抗を、互いに同一の抵抗値となるように設計したとしても、それらの種類（例えば、幅、材質など）が異なる場合には、その抵抗値のばらつき（公差）が互いに異なるものとなる。従って、電流値設定用抵抗および負荷抵抗の種類が異なると、このような抵抗値のばらつきの違いが原因となって、上記分流の割合、ひいてはスタートアップ電流が所望する値にならないことがある。スタートアップ電流が設計値通りにならないと、演算増幅器の入力電圧のオフセット（オフセット電圧）が変動する、つまりオフセット電圧にばらつきが生じる。
【００１０】
本手段では、このような点に着目し、スタートアップ電流を定めるための電流値設定用抵抗と、負荷電流を定めるための負荷抵抗とを、互いに同一の種類の抵抗により構成している。このようにすれば、各抵抗の抵抗値のばらつきが互いに同様のものとなり、その結果、上記分流の割合、ひいてはスタートアップ電流を所望する値（設計値）通りにすることができる。そのため、演算増幅器の入力電圧のオフセットにばらつきが生じることを抑制することができる。そして、本手段では、このようなオフセット電圧のばらつきを抑制する効果を得るために、新たな回路を別途追加する必要がない。従って、本手段によれば、回路規模の増加およびコスト高を招くことなく、演算増幅器のオフセット電圧の影響を低減することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態を示すもので、バンドギャップ基準電圧回路の概略的な構成図
【図２】シミュレーションを行う際に用いた試験回路の構成図（その１）
【図３】基準電圧およびオフセット電圧の関係を示す図
【図４】シミュレーションを行う際に用いた試験回路の構成図（その２）
【図５】基準電圧および電源電圧の関係を示す図
【図６】最低動作電圧およびオフセット電圧の関係を示す図
【図７】最低動作電圧の分布を説明するための図
【発明を実施するための形態】
【００１２】
以下、本発明の一実施形態について図面を参照して説明する。
図１に示すバンドギャップ基準電圧回路１は、定電流部２、バンドギャップリファレンス部３、演算増幅器４、トランジスタ５および負荷抵抗６、７を備えている。バンドギャップ基準電圧回路１は、入力端子８およびＧＮＤ端子９を通じて電源電圧Ｖddを入力し、第１出力端子１０およびＧＮＤ端子９を通じて基準電圧ＶBG（例えば１．２Ｖ）を出力する。また、バンドギャップ基準電圧回路１は、第２出力端子１１およびＧＮＤ端子９を通じて基準電圧ＶBGを分圧した出力電圧ＶOUT（例えば０．６Ｖ、０．４２Ｖなど）を出力する。基準電圧ＶBGおよび出力電圧ＶOUTは、温度変動が極めて小さいものであり、例えばコンパレータ、ＯＰアンプなどに入力される基準電圧として用いられる。
【００１３】
定電流部２は、Ｐチャネル型ＭＯＳＦＥＴであるトランジスタ１２および抵抗１３〜１５を備えている。トランジスタ１２のソースは、入力端子８（電源電圧Ｖddの供給端子）に接続された電源線１６に接続されている。トランジスタ１２のドレインおよびゲートは、共通接続されている。トランジスタ１２のドレイン（ゲート）は、抵抗１３〜１５の直列回路を介して、ＧＮＤ端子９に接続されたＧＮＤ線１７に接続されている。このような構成の定電流部２において、トランジスタ１２には、電源電圧Ｖdd、抵抗１３〜１５の抵抗値などに基づいて定まる一定電流Ｉd1が流れる。
【００１４】
バンドギャップリファレンス部３は、抵抗１８〜２０およびＰＮ接合ダイオードであるダイオード２１、２２（ＰＮ接合を有する半導体素子に相当）を備えている。なお、ダイオード２１、２２は、いわゆるダイオード接続されたバイポーラトランジスタにより構成してもよい。
【００１５】
また、この場合、ダイオード２２の電流密度がダイオード２１の電流密度より小さくなるように、ダイオード２２のＰＮ接合の面積（ダイオード接続のトランジスタを用いる場合にはエミッタ面積）は、ダイオード２１のＰＮ接合の面積より大きく設定されている。具体的には、ダイオード２２のＰＮ接合の面積は、ダイオード２１のＰＮ接合の面積の８倍となっている。なお、図１における「×８」の表示は、このような面積の相対比を表している。
【００１６】
抵抗１８、１９の一方の端子は、第１出力端子１０に接続された電源線２３に接続されている。抵抗１８の他方の端子は、ダイオード２１を順方向に介してＧＮＤ線１７に接続されている。抵抗１９の他方の端子は、抵抗２０およびダイオード２２を順方向に介してＧＮＤ線１７に接続されている。抵抗１８およびダイオード２１の相互接続ノードＮ１は、演算増幅器４の非反転入力端子に接続されている。抵抗１９および２０の相互接続ノードＮ２は、演算増幅器４の反転入力端子に接続されている。演算増幅器４は、電源電圧Ｖddの供給を受けて動作する。演算増幅器４の出力端子は、電源線２３に接続されている。従って、バンドギャップリファレンス部３の抵抗１８、１９は、演算増幅器４の出力を帰還する帰還抵抗としても機能する。
【００１７】
トランジスタ５は、Ｐチャネル型ＭＯＳＦＥＴであり、そのソースは、電源線１６に接続されている。トランジスタ５のドレインは電源線２３に接続されている。トランジスタ５のゲートは、定電流部２のトランジスタ１２のゲートに接続されている。すなわち、トランジスタ５、１２は、カレントミラー回路を構成している。電源線２３およびＧＮＤ線１７の間には、負荷抵抗６、７が直列接続されている。つまり、負荷抵抗６、７は、演算増幅器４の出力端子をプルダウンするように設けられている。負荷抵抗６、７の相互接続ノードＮ３は、第２出力端子１１に接続されている。
【００１８】
このような構成において、トランジスタ５は、バンドギャップ基準電圧回路１の起動時（電源電圧Ｖddの立ち上がり時）に入力端子８から演算増幅器４の出力端子を経由してバンドギャップリファレンス部３に対してスタートアップ電流Ｉd2を供給するスタートアップ動作を行うものであり、スタートアップ回路に相当する。
【００１９】
上記構成のバンドギャップ基準電圧回路１は、電源電圧Ｖddが定常値（例えば５Ｖ）となる定常時にあっては、演算増幅器４の負帰還制御によりノードＮ１、Ｎ２の電位が等しくなるように動作する。その結果、出力される基準電圧ＶBGは、下記（１）式により表される。ただし、Vf1はダイオード２１の順方向電圧、I2は抵抗１９をＧＮＤ線１７に向けて流れる電流、R1、R2、R3は抵抗１８、１９、２０の各抵抗値、lnは自然対数、Is1、Is2はダイオード２１、２２の飽和電流を表す。また、VTは、熱電圧（＝kT／q）であり、kはボルツマン定数、Tは絶対温度、qは電子の電荷を表す。
【００２０】
ＶBG＝Vf1＋I2・R2
＝Vf1＋（R2／R3）・VT・ln（（R2／R1）・（Is2／Is1））      …（１）
上記（１）式において、右辺の第１項は負の温度係数を持ち、第２項は正の温度係数を持つ。従って、抵抗値R1、R2、R3および飽和電流Is1、Is2の値を調整することで、基準電圧ＶBGの温度係数をほとんどゼロにすることができる。
【００２１】
さて、電源電圧Ｖddが比較的低い起動時には、その電源電圧Ｖddの供給を受けて動作する演算増幅器４の出力電流も定常時に比べて低くなる。そうすると、バンドギャップリファレンス部３に供給される電流が定常時に比べて不足する。そこで、その不足分を補うべく、上記スタートアップ動作が行われる。具体的には、電源電圧Ｖddの立ち上がり時、電源電圧Ｖddがトランジスタ５、１２の閾値電圧を上回ると、トランジスタ５、１２がいずれもオンし、スタートアップ電流Ｉd2が流れる。そのスタートアップ電流Ｉd2は、「入力端子８→電源線１６→トランジスタ５→電源線２３（演算増幅器４の出力端子）→バンドギャップリファレンス部３→ＧＮＤ線１７→ＧＮＤ端子９」という経路で流れる。
【００２２】
定電流部２のトランジスタ１２と、スタートアップ回路として機能するトランジスタ５は、カレントミラー回路を構成しているので、スタートアップ電流Ｉd2は、定電流部２に流れる一定電流Ｉd1と同じ電流となる。すなわち、スタートアップ電流Ｉd2は、電源電圧Ｖdd、抵抗１３〜１５の抵抗値などに基づいて定まる。従って、抵抗１３〜１５は、スタートアップ電流Ｉd2を定めるための電流値設定用抵抗に相当する。
【００２３】
続いて、上記構成において、演算増幅器４の入力オフセット（オフセット電圧）が与える影響について図２〜図６を参照して説明する。図２は、基準電圧ＶBGに対するオフセット電圧の依存性を確認するためのシミュレーションを行う際に用いた試験回路の構成図である。図２に示す試験回路３１は、図１に示したバンドギャップ基準電圧回路１に対し、定電流部２、演算増幅器４、トランジスタ５および負荷抵抗６、７が省かれている点と、可変電圧源３２が追加されている点とが異なる。可変電圧源３２は、電源線２３に対し、基準電圧ＶBGに代わりに可変の電圧を与える。
【００２４】
このような構成の試験回路３１において、可変電圧源３２の出力電圧を０．３Ｖから１．５Ｖ程度（基準電圧ＶBGの定常値付近の電圧値）の間で変化させると、オフセット電圧ΔＶは、図３のようになる。なお、この場合、オフセット電圧ΔＶは、ノードＮ２の電位を基準としたノードＮ１の電位としている。また、図３では、可変電圧源３２の出力電圧を基準電圧ＶBGと表示している。
【００２５】
演算増幅器４は、フィードバック制御により、オフセット電圧ΔＶが０Ｖ未満である場合には基準電圧ＶBGが低下するように制御され、０Ｖ以上である場合には基準電圧ＶBGが上昇するように制御される。そのため、図３に示すように、基準電圧ＶBGが０．３Ｖのときにオフセット電圧ΔＶが０Ｖ未満である場合（ΔＶ＜０）、正常な基準電圧ＶBGの出力が得られないように演算増幅器４の制御が行われる。そうすると、起動が遅れ、バンドギャップ基準電圧回路１の最低動作電圧が高くなるおそれがある。一方、基準電圧ＶBGが０．３Ｖのときにオフセット電圧ΔＶが０Ｖより高い場合（ΔＶ＞０）、正常な基準電圧ＶBGの出力が得られるように演算増幅器４の制御が行われる。この場合、演算増幅器４が本来の安定点で動作することになる。
【００２６】
図４は、オフセット電圧および最低動作電圧の関係を確認するためのシミュレーションを行う際に用いた試験回路の構成図である。図４に示す試験回路４１は、図１に示したバンドギャップ基準電圧回路１に対し、定電流部２およびトランジスタ５が省かれている点と、可変電圧源４２が追加されている点とが異なる。可変電圧源４２は、演算増幅器４に対してオフセット電圧Ｖofを与える。なお、この場合、オフセット電圧Ｖofは、ノードＮ１の電位を基準としたノードＮ２の電位としている。
【００２７】
試験回路４１において、可変電圧源４２の出力電圧、つまりオフセット電圧Ｖofを変化させると、電源電圧Ｖddおよび基準電圧ＶBGの関係も変化する。すなわち、図５に示すように、オフセット電圧Ｖofが−１ｍＶ程度である場合、電源電圧Ｖddが１．５Ｖ付近のときに基準電圧ＶBGが定常値（１．２Ｖ）となる。また、オフセット電圧Ｖofが＋１ｍＶ程度である場合、電源電圧Ｖddが１．９Ｖ付近のときに基準電圧ＶBGが定常値となる。また、オフセット電圧Ｖofが＋３ｍＶ程度である場合、電源電圧Ｖddが２．３Ｖ付近のときに基準電圧ＶBGが定常値となる。従って、図６に示すように、オフセット電圧Ｖofが正方向に大きくなるほど、バンドギャップ基準電圧回路１における最低動作電圧が高くなる。
【００２８】
このようなシミュレーションの結果から、演算増幅器４のオフセット電圧の値にばらつきが生じた場合、その影響によりバンドギャップ基準電圧回路１の最低動作電圧が高くなることがあると言える。そして、本願の発明者は、上記オフセット電圧の値にばらつきが生じる原因が、次のような点にあることを見出した。すなわち、トランジスタ５がオンしてスタートアップ動作が行われる際、入力端子８から供給される電流の一部がスタートアップ電流Ｉd2となり、その他の電流が負荷電流となる。従って、入力端子８から供給される電流を所定の割合でもって分流することにより、スタートアップ電流Ｉd2および負荷電流が最適な値となるように回路設計が行われる。
【００２９】
上記分流の割合は、スタートアップ電流Ｉd2を定めるための抵抗１３〜１５の抵抗値および負荷電流を定めるための負荷抵抗６、７の抵抗値により決定される。ここで、抵抗１３〜１５と負荷抵抗６、７とが、それぞれ異なる種類の抵抗により構成される場合、上記分流の割合が設計した値通りにならない可能性がある。なぜなら、例えば２つの抵抗を、互いに同一の抵抗値となるように設計したとしても、それらの種類が異なる場合には、その抵抗値のばらつき（公差）が互いに異なるものとなる。従って、抵抗１３〜１５および負荷抵抗６、７の種類が異なると、このような抵抗値のばらつきの違いが原因となって、上記分流の割合、ひいてはスタートアップ電流Ｉd2が所望する値にならないことがある。スタートアップ電流Ｉd2が設計値通りにならないと、演算増幅器４の入力電圧のオフセット（オフセット電圧）が変動する、つまりオフセット電圧にばらつきが生じる。
【００３０】
本実施形態では、このような点に着目し、スタートアップ電流Ｉd2を定めるための抵抗１３〜１５と、負荷電流を定めるための負荷抵抗６、７とを、互いに同一の種類の抵抗により構成している。具体的には、抵抗１３〜１５および負荷抵抗６、７は、互いに同一の形状であり、同一の幅（１．５μｍ）となっている。このようにすれば、各抵抗の抵抗値のばらつきが互いに同様のものとなり、その結果、上記分流の割合、ひいてはスタートアップ電流Ｉd2を所望する値（設計値）通りにすることができる。そのため、演算増幅器４の入力電圧のオフセットにばらつきが生じることを抑制することができる。また、本実施形態では、このようなオフセット電圧のばらつきを抑制するために、新たな回路を別途追加する必要がない。従って、本実施形態によれば、回路規模の増加およびコスト高を招くことなく、演算増幅器４のオフセット電圧の影響を低減することができる。
【００３１】
図７は、本実施形態による上記効果を確認するためのシミュレーションの結果である。なお、図７において、（ａ）は比較例を示すものであり、抵抗１３〜１５および負荷抵抗６、７の抵抗の幅を互いに異なる値（抵抗１３〜１５＝３．８μｍ、負荷抵抗６、７＝１．５μｍ）にした構成のシミュレーション結果である。図７の（ｂ）は、抵抗１３〜１５および負荷抵抗６、７の抵抗の幅を同一の値（１．５μｍ）にした本実施形態の構成のシミュレーション結果である。なお、図７における規格線（＝２．７Ｖ）は、バンドギャップ基準電圧回路１の最低動作電圧の仕様の一例を示している。図７に示すように、本実施形態によれば、比較例に対し、最低動作電圧が一層低い値に分布していることが分かる。
【００３２】
なお、本発明は上記し且つ図面に記載した実施形態に限定されるものではなく、次のような変形または拡張が可能である。
抵抗１３〜１５および負荷抵抗６、７は、互いに同一の材料により構成してもよい。
定電流部２は、図１に示した構成に限らずともよく、適宜変更可能である。例えば、少なくとも１つの抵抗（電流値設定用抵抗に相当）により一定電流およびスタートアップ電流が定められる構成であればよい。
【００３３】
バンドギャップリファレンス部３は、図１に示した構成に限らずともよく、ＰＮ接合を有する半導体素子および抵抗を備えた構成であれば適宜変更可能である。スタートアップ回路としては図１に示したトランジスタ５による構成に限らずともよく、起動時に入力端子８から演算増幅器４の出力端子を介してバンドギャップリファレンス部３に対してスタートアップ電流を供給するスタートアップ動作を行う構成であれば適宜変更可能である。
演算増幅器４の出力端子をプルダウンするように設けられる負荷抵抗は、２つに限らずともよく、１つまたは３つ以上設ける構成でもよい。
【符号の説明】
【００３４】
図面中、１はバンドギャップ基準電圧回路、３はバンドギャップリファレンス部、４は演算増幅器、５はトランジスタ（スタートアップ回路）、６、７は負荷抵抗、８は入力端子（電源電圧の供給端子）、１３〜１５は抵抗（電流値設定用抵抗）、１８〜２０は抵抗、２１、２２はダイオード（ＰＮ接合を有する半導体素子）を示す。
【図１】
2015014875.tif 000003
【図２】
2015014875.tif 000004
【図４】
2015014875.tif 000005
【図６】
2015014875.tif 000006
【図７】
2015014875.tif 000007
【図３】
2015014875.tif 000008
【図５】
2015014875.tif 000009