(57)【要約】【課題】半導体スイッチング素子におけるスイッチング損失を低減する。【解決手段】回路は、半導体スイッチング素子のターンオフを制御するための方法４００を実行する。方法は、ある動作サイクル中に半導体スイッチング素子の少なくとも１つの動作パラメータを求める工程４０２と、少なくとも１つの動作パラメータに基づいて、ゲート放電電流を求める工程４０６、４１０、４１２とを含む。方法は、後続の動作サイクル中に、ゲート放電電流を半導体スイッチング素子のゲートに供給して、半導体スイッチング素子をターンオフする工程４２８をさらに含む。【選択図】  図４
2015050925.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子のターンオフを制御するための方法であって、
第１の動作サイクル中に前記半導体スイッチング素子の少なくとも１つの動作パラメータを求める工程と、
前記少なくとも１つの動作パラメータに基づいて、制御端子の放電電流を求める工程と、
後続の第２の動作サイクル中に、前記制御端子の放電電流を前記半導体スイッチング素子の制御端子に供給して、前記半導体スイッチング素子をターンオフする工程とを備える、方法。
【請求項２】
前記少なくとも１つの動作パラメータを求める工程は、前記第１の動作サイクル中に前記半導体スイッチング素子をターンオフするときに前記半導体スイッチング素子の端子間ピーク電圧を求める工程を備える、請求項１に記載の方法。
【請求項３】
前記半導体スイッチング素子の端子間ピーク電圧を求める工程は、前記半導体スイッチング素子の第１の電流端子および第２の電流端子の間のピーク電圧を測定する工程を備える、請求項２に記載の方法。
【請求項４】
前記少なくとも１つの動作パラメータを求める工程は、前記第１の動作サイクル中に、前記半導体スイッチング素子に結合される負荷回路に提供される負荷電流を求める工程を備える、請求項１に記載の方法。
【請求項５】
前記少なくとも１つの動作パラメータを求める工程は、前記第１の動作サイクル中に、前記半導体スイッチング素子の電流端子における経時的な電流を求める工程を備える、請求項１に記載の方法。
【請求項６】
前記少なくとも１つの動作パラメータに基づいて前記制御端子の放電電流を求める工程は、
前記少なくとも１つの動作パラメータを閾値範囲と比較する工程と、
前記比較に基づいて前記制御端子の放電電流を調整する工程とを備える、請求項１に記載の方法。
【請求項７】
前記比較および調整は、
閾値範囲と、前記半導体スイッチング素子の第１の電流端子と第２の電流端子との間のピーク電圧とを比較する工程と、
前記ピーク電圧が前記閾値範囲外であるときは、前記制御端子の放電電流を低減する工程と、
前記ピーク電圧が前記閾値範囲内であるときは、前記制御端子の放電電流を増大する工程とを備える、請求項６に記載の方法。
【請求項８】
前記比較および調整は、
閾値範囲と、前記半導体スイッチング素子の電流端子において経時的に求められた第１の電流とを比較する工程と、
前記第１の電流が前記閾値範囲外であるときは、前記制御端子の放電電流を低減する工程と、
前記第１の電流が前記閾値範囲内であるときは、前記制御端子の放電電流を増大する工程とを備える、請求項６に記載の方法。
【請求項９】
前記比較および調整は、
閾値範囲と、前記半導体スイッチング素子に結合される負荷回路に提供される負荷電流を比較する工程と、
前記負荷電流が前記閾値範囲外であるときは、前記制御端子の放電電流を低減する工程と、
前記負荷電流が前記閾値範囲内であるときは、前記制御端子の放電電流を増大する工程とを備える、請求項６に記載の方法。
【請求項１０】
前記調整する工程は、
前記少なくとも１つの動作パラメータが前記閾値範囲外であるときは、前記制御端子の放電電流を低減する工程と、
前記少なくとも１つの動作パラメータが前記閾値範囲内であるときは、前記制御端子の放電電流を増大させる工程とを備える、請求項６に記載の方法。
【請求項１１】
前記制御端子の放電電流は、前記少なくとも１つの動作パラメータが前記閾値範囲内にある間に、所定の最大の制御端子の放電電流に向かって段階的に増大される、請求項１０に記載の方法。
【請求項１２】
前記制御端子の放電電流は、前記少なくとも１つの動作パラメータのいずれか１つが前記閾値範囲外にあることが検出されると、所定の最小の制御端子の放電電流まで低減される、請求項１０に記載の方法。
【請求項１３】
前記制御端子の放電電流はパルスを含み、
前記制御端子の放電電流を増大させる工程は、振幅がより大きく、持続時間がより短いパルスを供給する工程を備え、
前記制御端子の放電電流を低減する工程は、振幅がより小さく、持続時間がより長いパルスを供給する工程を備える、請求項１０に記載の方法。
【請求項１４】
半導体スイッチング素子のターンオフを制御するための回路であって、
第１の電流端子、第２の電流端子、および制御端子を有する半導体スイッチング素子と、
前記半導体スイッチング素子の前記制御端子に結合される検出・制御回路であって、
第１の動作サイクル中に前記半導体スイッチング素子の少なくとも１つの動作パラメータを求めるように構成されている少なくとも１つの検出回路と、
前記少なくとも１つの検出回路に結合される制御論理であって、該制御論理は、前記少なくとも１つの動作パラメータの指示値を受信して、前記少なくとも１つの動作パラメータに基づいて制御端子の放電電流を求めるように構成されている、前記制御論理と、
前記制御論理および前記半導体スイッチング素子に結合される可変駆動プルダウン回路であって、前記制御論理から制御信号を受信して、後続の第２の動作サイクル中に、前記制御端子の放電電流を前記半導体スイッチング素子の前記制御端子に供給して、前記半導体スイッチング素子をターンオフするのに使用するように構成されている、前記可変駆動プルダウン回路とを含む、前記検出・制御回路とを備える、回路。
【請求項１５】
前記半導体スイッチング素子は、絶縁ゲートバイポーラトランジスタまたは金属酸化膜半導体電界効果トランジスタを含む、請求項１４に記載の回路。
【請求項１６】
前記検出・制御回路は、制御論理と、前記制御論理および前記半導体スイッチング素子に結合される検出回路とを備え、前記検出回路は、前記半導体スイッチング素子の前記第１の電流端子と第２の電流端子との間のピーク電圧を測定し、前記制御端子の放電電流の調整に使用するために、前記ピーク電圧の指示値を前記制御論理に提供するように構成されている、請求項１４に記載の回路。
【請求項１７】
前記検出・制御回路は、制御論理と、前記制御論理および前記半導体スイッチング素子に結合される検出回路とを備え、前記検出回路は、前記半導体スイッチング素子の前記第１の電流端子または第２の電流端子の少なくとも一方において経時的な第１の電流を求め、前記制御端子の放電電流の調整に使用するために、前記第１の電流の指示値を前記制御論理に提供するように構成されている、請求項１４に記載の回路。
【請求項１８】
前記検出・制御回路は、制御論理と、前記制御論理および前記半導体スイッチング素子に結合される検出回路とを備え、前記検出回路は、前記半導体スイッチング素子に結合される負荷回路に提供される負荷電流を求め、前記制御端子の放電電流の調整に使用するために、前記負荷電流の指示値を前記制御論理に提供するように構成されている、請求項１４に記載の回路。
【請求項１９】
前記可変駆動プルダウン回路は、前記半導体スイッチング素子の前記制御端子、および、前記制御論理に結合される調整可能な電流ミラーを備え、前記調整可能な電流ミラーは、前記制御信号を受信して、前記半導体スイッチング素子の前記制御端子に印加される前記制御端子の放電電流を生成するように構成されている調整可能な電流源を含む、請求項１４に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して半導体スイッチング素子に関し、より詳細には、半導体スイッチング素子のターンオフを制御するための方法および回路に関する。
【背景技術】
【０００２】
パワー半導体デバイスと呼ばれるクラスの半導体スイッチング素子は、大型電化製品、ならびに電気自動車およびハイブリッドのためのモータのような、たとえば数百アンペアの高電流を必要とする、重い負荷への給電を補助するのに使用される。これらの半導体スイッチング素子は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）およびパワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のようなデバイスを含む。
【０００３】
動作中、半導体スイッチング素子に過負荷がかかることが問題になり得る。特に、デバイスの電流端子間の定格電圧を超えることは、持続的にデバイスに損傷を与えること、およびデバイスを破壊することのうちの少なくとも一方のおそれがある。半導体スイッチング素子の電流端子間の電圧を制御する１つの従来の技法は、固定抵抗をデバイスの制御端子に結合することである。この固定抵抗は、半導体スイッチング素子の電流端子間の電圧がその定格電圧を超えることを防止するように設定することができる。しかしながら、固定抵抗により半導体スイッチング素子のターンオフ速度も固定となり、それによって、素子をその動作時間のかなりの部分について最適なターンオフ速度よりも遅く動作させてしまうという望ましくない効果がある。ターンオフ速度が最適以下になることによって、スイッチング損失がより高くなり、システム効率がより低くなってしまうことになる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】欧州特許出願公開第２２５６９１７号明細書
【特許文献２】特開２００９−２２５６３１号公報
【特許文献３】特許第４３３３８０２号公報
【図面の簡単な説明】
【０００５】
【図１】一実施形態に応じた、半導体スイッチング素子と、半導体スイッチング素子をターンオフするための検出・制御回路とを示す回路ブロック図。
【図２】図１に示す検出・制御回路内の可変駆動プルダウン回路の一実施形態を示す回路図。
【図３】一実施形態に応じた、図１および図２に示す回路を組み込む、モータを給電するのに使用される三相システムを示す回路ブロック図。
【図４】一実施形態に応じた、半導体スイッチング素子のターンオフを制御するための方法を示すフローチャート。
【発明を実施するための形態】
【０００６】
図面は、下記の詳細な説明とともに、本明細書に組み込まれてその一部分を形成し、特許請求される発明を含む概念の実施形態をさらに例示し、それらの実施形態の様々な原理および利点を説明する。別個の図面全体を通じて、同様の参照符号は同一のまたは機能的に類似の要素を指す。
【０００７】
本開示は例として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいないことを当業者は諒解しよう。たとえば、本開示の実施形態の理解の向上を助けるために、図面内の要素のうちのいくつかの寸法は他の要素に対して誇張されている場合がある。
【０００８】
装置および方法の構成要素は、適切な場合に図面内で従来の記号によって表現されており、本明細書における記載の利益を受ける当業者に容易に明らかになる詳細により本開示を曖昧にしないように、本開示の実施形態の理解に関する特定の詳細のみを示している。また、流れ図に含まれている機能は、その中に含まれている機能を実行する必須の順序を暗示するものではない。
【０００９】
本明細書における教示に応じたものは、パワーＩＧＢＴおよびＭＯＳＦＥＴのような半導体スイッチング素子におけるスイッチング損失を低減する方法および回路である。特に、半導体スイッチング素子のターンオフ速度が、スイッチング損失の低減を達成するために、パワー半導体デバイスの性能を最適化するように動的に調整される。
【００１０】
一実施形態に応じたものは、半導体スイッチング素子のターンオフを制御するための方法である。方法は、第１の動作サイクル中に半導体スイッチング素子の少なくとも１つの動作パラメータを求める工程と、少なくとも１つの動作パラメータに基づいて、制御端子の放電電流を求める工程とを含む。方法は、後続の第２の動作サイクル中に、制御端子の放電電流を半導体スイッチング素子の制御端子に供給して、半導体スイッチング素子をターンオフする工程をさらに含む。
【００１１】
また別の実施形態に応じたものは、半導体スイッチング素子のターンオフを制御するための回路である。回路は、第１の端子、第２の端子、および制御端子を有する半導体スイッチング素子と、半導体スイッチング素子の制御端子に結合される検出・制御回路とを含む。検出・制御回路は、ある動作サイクル中に半導体スイッチング素子の少なくとも１つの動作パラメータを求めるように構成されている少なくとも１つの検出回路と、少なくとも１つの検出回路に結合される制御論理とを含む。制御論理は、少なくとも１つの動作パラメータの指示値を受信して、少なくとも１つの動作パラメータに基づいて制御端子の放電電流を求めるように構成されている。検出・制御回路は、制御論理および半導体スイッチング素子に結合される可変駆動プルダウン回路をさらに含む。可変駆動プルダウン回路は、制御論理から制御信号を受信して、後続の動作サイクル中に、制御端子の放電電流を半導体スイッチング素子の制御端子に供給して、半導体スイッチング素子をターンオフするのに使用するように構成されている。一実施形態において、１つ以上の動作パラメータは動作サイクルごとに評価され、必要に応じて、その後の動作サイクル中、たとえば、後続の半導体スイッチング素子ターンオフ事象中に、制御端子の放電電流に対して調整が行われる。他の実施形態において、動作パラメータ評価および放電電流調整はより少ない頻度で実行される。
【００１２】
ここで、図面を参照することによって示されるような少なくとも１つの実施形態を詳細に説明する。図１は、一実施形態に応じた、半導体スイッチング素子１０２と、半導体スイッチング素子をターンオフするための検出・制御回路１３２とを示す回路ブロック図１００である。検出・制御回路１３２は、それぞれノード１１８、１２０、および１２２において、半導体スイッチング素子１０２の第１の電流端子Ｔ１および第２の電流端子Ｔ２ならびに制御端子Ｇに結合されている。概して、制御端子は、半導体スイッチング素子の特定のトランジスタ技術に応じてゲートまたはベース端子とすることができる。制御端子Ｇに印加される電圧または電流は、電流端子Ｔ１およびＴ２を流れる電流を制御し、それによって、半導体スイッチング素子１０２に結合される負荷デバイス（図示せず）に提供される電流を制御する。
【００１３】
一実施形態において、半導体スイッチング素子１０２は、電流端子Ｔ１としてのコレクタ端子またはコレクタと、電流端子Ｔ２としてのエミッタ端子またはエミッタと、制御端子Ｇとしてのゲート端子とを有するＩＧＢＴ１０４である。したがって、制御端子は本明細書においては交換可能にゲート端子またはゲートと称される。さらなる実施形態において、ＩＧＢＴ１０４のコレクタ端子と、図３に示すノード３４０におけるＶｄｄのような直流（ＤＣ）バス（図１には示さず）との間にダイオード１２８が結合されている。ダイオード１２８は、限定ではないが、ｐ−ｎダイオード、ショットキーダイオードなどを含む任意の適切なタイプのダイオードとすることができる。たとえば、ＩＧＢＴ１０４および第２のＩＧＢＴ（図示せず）を含むブリッジ回路において、ダイオード１２８のアノードはＩＧＢＴ１０４のコレクタ端子に接続され、ダイオード１２８のカソードはＤＣバスに接続される。そのような構成は、図３に示すＩＧＢＴ３１８とダイオード３２２との間（ブリッジ回路の「ロー」側）に明示されている。図３はさらに、図３に示すＩＧＢＴ３１６とダイオード３２０との間（たとえば、ブリッジ回路の「ハイ」側）に同様の構成を示している。ダイオード１２８（および３２２）は、半導体スイッチング素子１０４（３１８）がＯＦＦにされると、負荷（たとえば、図３に示すモータ３１４）からの誘導電流のための電流路を提供する。使用時、寄生リードインダクタンスと結合されるこのダイオードの過渡応答時間が、素子１０２のスイッチング速度の制御を重要なものにする。スイッチング素子１０２がＯＦＦにされるとき、素子１０２のスイッチング速度が低減すると、ノード１１８とノード１２０との間の電圧過渡現象の大きさが低減する。図３のダイオード３２２は同様の機能を果たし、図３におけるその対応するＩＧＢＴに対する各ダイオードも同様である。
【００１４】
したがって、ＩＧＢＴ１０４は、ノード１１８において、単純に負荷（図１には示さず）とも呼ばれる負荷デバイスにさらに結合されており、負荷に給電するための負荷電流Ｉｌｏａｄを提供することを可能にするかまたは許可するためのスイッチとして作用する。一実施形態において、ノード１１８は第２のＩＧＢＴ（図示せず）にも結合されており、それによって、Ｉｌｏａｄを提供するために、たとえば、図３に示すように、２つのＩＧＢＴがブリッジ構成において配列される。その上、この図示されている実施形態において、ノード１２０は、ＩＧＢＴ１０４がＯＮにされたときにノード１１８に供給される電圧よりも低い電圧にある共通電圧１４０にさらに結合されている。たとえば、共通電圧は、１００において示す回路を組み込むシステム、たとえば、図３に示す後述するシステム３００に対する電気グランドのような、約０ボルト（Ｖ）である。
【００１５】
本発明の教示の実施形態は主に、ＩＧＢＴ、たとえば、１０４を半導体スイッチング素子１０２として参照することによって説明される。しかしながら、代替的な実施形態において、半導体スイッチング素子１０２は、異なるタイプのパワー半導体デバイスを使用して実装される。半導体スイッチング素子１０２が異なるタイプのパワー半導体デバイスを使用して実装される場合にも、この目下の詳細な説明が適用される。たとえば、半導体スイッチング素子１０２は、パワーＮチャネル金属酸化膜半導体（ＮＭＯＳ）トランジスタ１０６のようなパワーＭＯＳＦＥＴを使用して実装することができる。その実施形態において、電流端子Ｔ１はドレイン端子またはドレインであり、電流端子Ｔ２はソース端子またはソースであり、制御端子Ｇはゲート端子である。ＩＧＢＴ１０４の実施形態と同様に、ダイオード（図示せず）がＮＭＯＳトランジスタ１０６に結合されてもよく、アノードがＮＭＯＳトランジスタ１０６のソース端子に接続され、カソードがＮＭＯＳトランジスタ１０６のドレイン端子に接続される。特に、ダイオードのアノードはＮＭＯＳトランジスタ１０６のドレイン端子に接続されることになり、ダイオード１３０のカソードはＤＣバスに接続されることになる。代替的に、ＮＭＯＳトランジスタ１０６のボディダイオードが同じ目的を果たし得、それによって、外部ダイオードは必要なくなる。
【００１６】
図示のような検出・制御回路１３２は、プルアップ回路と、可変駆動プルダウン回路１１４と、クロック１１２と、ノード１３８において可変プルダウン回路１１４に結合される制御論理１１０と、検出回路１０８および１１６とを含む。検出・制御回路１３２は、Ｉｌｏａｄを提供するか、またはその提供に寄与するためにＩＧＢＴ１０４をＯＮに切り替え、Ｉｌｏａｄに対するＩＧＢＴ１０４の寄与をなくすためにＩＧＢＴ１０４をＯＦＦに切り替えるように動作する。制御論理１１０は、集積回路（ＩＣ）上に収容されている任意の適切な構成のハードウェアコンポーネントを使用すること、および１つ以上の個別の構成要素を使用することのうちの少なくとも一方を行なって、半導体スイッチング素子１０２のターンオンおよびターンオフ動作を制御するための信号処理および制御機能を提供する。制御論理１１０の動作のタイミングはクロック１１２によって制御され、クロックは、たとえば、図３に示すシステム３００のような、１００において示す回路を組み込むシステムのシステムクロックに基づくことができる。
【００１７】
一実施形態において、単一の動作サイクルの間に、半導体スイッチング素子１０２は１度ＯＮに切り替えられ、その後１度ＯＦＦに切り替えられる。たとえば、半導体スイッチング素子は、負荷に給電するための正弦波の電流を構築するために、マイクロプロセッサ（図示せず）またはシステムの他の回路によって制御されるスイッチング周波数において、パルス波変調によってＯＮおよびＯＦＦされる。特定の一実施形態において、デバイス１０２をＯＦＦに切り替え、その後ＯＮに切り替えるのが１動作サイクルであり、次に半導体スイッチング素子１０２がＯＦＦに切り替えられるときに、このデバイスの次の動作サイクルが開始する。別の一実施形態において、デバイス１０２をＯＮに切り替え、その後ＯＦＦに切り替えるのが１動作サイクルであり、次に半導体スイッチング素子１０２がＯＮに切り替えられるときに、このデバイスの次の動作サイクルが開始する。またさらなる実施形態において、デバイス１０２をＯＮに切り替えること自体が単一の動作サイクルであり、次に半導体スイッチング素子１０２がＯＦＦに切り替えられるときに、このデバイスの次の動作サイクルが開始する。ＩＧＢＴをＯＮおよびＯＦＦに切り替えることを概してスイッチング事象と称し、より詳細には、それぞれ半導体スイッチング素子１０２のターンオン事象およびターンオフ事象と称する。
【００１８】
ターンオン事象中、検出・制御回路１３２は、制御論理１１０およびプルアップ回路を使用してＩＧＢＴ１０４をＯＮにする。この場合、プルアップ回路は、ノード１２４において電圧Ｖｃｃを提供する電圧源（図示せず）にソースが結合されており、ノード１２２にドレインが結合されており、ノード１２６において制御論理１１０にゲートが結合されているＰチャネル金属酸化膜半導体（ＰＭＯＳ）トランジスタ１３６を使用して実装される。Ｖｃｃは、半導体スイッチング素子１０２がＰＭＯＳトランジスタ１３６によって完全にＯＮになることを確実にするのに十分高い電圧に設定される。ＩＧＢＴ１０４を半導体スイッチング素子１０２として使用する図示されている実施形態において、Ｖｃｃは１５Ｖに、または約１５Ｖに設定することができる。しかしながら、Ｖｃｃは、ＮＭＯＳ１０６を半導体スイッチング素子１０２として使用して、より低くてもよい。
【００１９】
図示されている構成において、ＰＭＯＳ１３６は通常ＯＦＦである。ターンオン事象中、制御論理１１０は、このトランジスタをＯＮにするためにＰＭＯＳトランジスタ１３６のゲートに電圧制御信号を提供する。ＰＭＯＳトランジスタ１３６が完全に導通しているとき、ＩＧＢＴ１０４のゲートにあるノード１２２はＶｃｃにプルアップされ、それによってＩＧＢＴ１０４がＯＮになる。ＯＮである間、ＩＧＢＴ１０４はコレクタおよびエミッタを通じて電流Ｉｃを導通して、負荷に負荷電流Ｉｌｏａｄを提供する。代替的に、半導体スイッチング素子１０２がＮＭＯＳトランジスタ１０６として実装される場合、ＮＭＯＳトランジスタ１０６がＯＮであるとき、デバイス１０２はドレインおよびソースを通じて電流ＩＤを導通して、負荷に負荷電流Ｉｌｏａｄを提供する。
【００２０】
ターンオフ事象中、検出・制御回路１３２は、制御論理１１０、可変駆動プルダウン回路１１４、ならびに検出回路１０８および検出回路１１６を使用してＩＧＢＴ１０４をＯＦＦにする。したがって、可変駆動プルダウン回路１１４および各検出回路１０８および１１６は、制御論理１１０、および、この場合はＩＧＢＴ１０４である半導体スイッチング素子１０２に結合される。概して、ターンオフ事象中、制御論理１１０は、ＰＭＯＳトランジスタ１３６に制御信号を提供し、この制御信号は、このトランジスタをＯＦＦにして、ノード１２２における電圧を、０Ｖ以下、たとえば、−１０Ｖのようなより低い電圧レベルに下げ戻す。これによって、半導体スイッチング素子１０２がＯＦＦになり始める。しかしながら、半導体スイッチング素子１０２に固有の制約に起因して、このデバイスは、ついでに言えば瞬間的にＯＦＦまたはＯＮになることができる完全なスイッチではない。
【００２１】
制御論理１１０は、本発明の教示に応じて、このデバイスのターンオフを制御するために半導体スイッチング素子１０２のゲートにおいて放電またはターンオフ電流ＩＧＤを提供するように、可変駆動プルダウン回路１１４を制御する。半導体スイッチング素子１０２を完全に、事実上、電流がまったく導通していない状態であるＯＦＦにするのに必要とされる時間が、デバイス１０２にスイッチング損失をもたらす。したがって、デバイス１０２がＯＦＦになるのが速いほど、スイッチング損失は低くなり、デバイス１０２がＯＦＦになるのが遅いほど、スイッチング損失は高くなる。一般的により低いスイッチング損失が所望されるが、半導体スイッチング素子１０２がより速くターンオフすることによって、デバイスはそのデバイスの安全動作領域（ＳＯＡ：safe operating area）外で動作することになってしまい、それによって、デバイスが損壊する可能性がある。
【００２２】
一般的に、パワー半導体デバイスに関して、ＳＯＡは、ＳＯＡ内であればパワー半導体デバイスを破壊故障を受けることなく動作することができる電流−電圧境界として定義される。特に、ＩＧＢＴ、たとえば、１０４に関して、ＳＯＡは、最大コレクタ−エミッタ電圧ＶＣＥによって定義され、かつ最大コレクタ電流ＩＣによっても定義され、ＩＧＢＴは、ＩＧＢＴ自体を損傷から保護するために最大コレクタ電流ＩＣ内に制限されなければならない。ＩＧＢＴのターンオフ中の最大ＩＣはその公称電流、最大Ｉｌｏａｄに関係する。加えて、所与のシステムの最大Ｉｌｏａｄは、そのシステムの浮遊インダクタンス、および、半導体スイッチング素子１０２の最大定格電圧（たとえば、最大コレクタ−エミッタ電圧ＶＣＥ）に依存する。したがって、ＩＧＢＴがＯＮである間に求められるパラメータＩｌｏａｄが、ＩＧＢＴが最大ＩＣのどれだけ近くで動作しているかに関する指示を提供することができる。したがって、Ｉｌｏａｄを知ることによって、可変駆動プルダウン回路１１４が放電電流を増大すべきかまたは低減すべきかの指示がもたらされる。特に、ある動作サイクル中により低い負荷電流が測定されると、可変駆動プルダウン回路１１４は、次の動作サイクル中にデバイスに損傷を与えることなく、ＩＧＢＴ１０４をより速くＯＦＦにすることができる。半導体スイッチング素子１０２により、可変駆動プルダウン回路１１４に半導体スイッチング素子１０２自体が大きなキャパシタンスとして提示される。それゆえ、より速くターンオフするにはより高い電流が必要になる。
【００２３】
加えて、ＩＧＢＴのターンオフ中のＶＣＥのピーク値ＶＰＥＡＫは、式ＶＰＥＡＫ＝ＶＤＣ＋ＬＳ＊ｄｉ／ｄｔによって表され、式中、ＶＤＣはＩＧＢＴまたはブリッジ回路の端子間のＤＣリンク電圧であり、ＬＳは、半導体スイッチング素子１０２を含むシステムまたは回路と関連付けられる浮遊インダクタンスであり、ｄｉ／ｄｔはターンオフ事象中の経時的なコレクタ電流ＩＣの変化である。したがって、ターンオフ事象中に求められるパラメータＶＰＥＡＫおよびｄｉ／ｄｔが、ＩＧＢＴが最大ＶＣＥのどれだけ近くで動作しているかに関する指示を提供することができる。その上、ある動作サイクル中により低いＶＰＥＡＫおよびｄｉ／ｄｔが測定されると、ＩＧＢＴ１０４は、次の動作サイクル中にデバイスに損傷を与えることなく、より速くターンオフされることができる。同様にＭＯＳＦＥＴ、たとえば、１０６について、ＳＯＡは最大ドレイン−ソース電圧ＶＤＳおよび最大ドレイン電流ＩＤによって定義される。したがって、パラメータＶＰＥＡＫ、ＩＤのｄｉ／ｄｔ、またはＩｌｏａｄのいずれか１つまたは任意の組合せを使用して、ＭＯＳＦＥＴがＳＯＡの境界外での動作にどれだけ近いかを指示することができる。
【００２４】
本発明の教示に応じて、検出回路１０８および検出回路１１６のうちの少なくとも一方は、第１の動作サイクル中に、半導体スイッチング素子１０２、たとえば、ＩＧＢＴ１０４またはＭＯＳＦＥＴ１０６、に関する少なくとも１つの動作パラメータを求めるように構成される。動作パラメータは、デバイス１０２がＳＯＡ外での動作にどれだけ近いかを指示し、さらに、スイッチング損失を最小限に抑えてデバイスの性能を最適化するために、次のまたは後続のターンオフ事象中にデバイス１０２をより速く駆動すべきか、またはより遅く駆動すべきかを指示する。特定の一実施形態において、検出回路１０８は、任意の適切な検知・処理回路を使用して、半導体スイッチング素子１０２の第１のＴ１電流端子と第２のＴ２電流端子との間のピーク電圧ＶＰＥＡＫを測定し、デバイス１０２に対する制御端子の放電電流、たとえば、ＩＧＤの調整に使用するために、ピーク電圧ＶＰＥＡＫの指示値を制御論理１１０に提供するように構成されている。例示的なＶｐｅａｋ検出器は、抵抗分圧回路もしくは容量結合のいずれかによる何らかのレベルシフトによる電圧比較器、またはピーク検出器によって実装され得る。
【００２５】
例示的な一実施態様において、検出回路１０８はノード１１８および制御論理１１０に接続され、ノード１１８における電圧レベルを測定および処理し、ノード１１８において検出されたＶＰＥＡＫを、制御端子の放電電流ＩＧＤの調整に使用するために、制御論理１１０に指示する。制御端子の放電電流ＩＧＤは、半導体スイッチング素子１０２がどれだけ速くまたは遅くＯＦＦになるかを制御し、それによって、デバイス１０２におけるスイッチング損失の量を制御する。制御端子の放電電流ＩＧＤが大きくなるほど、ターンオフが速く、スイッチング損失は低くなる。逆に、制御端子の放電電流ＩＧＤが小さくなるほど、ターンオフが遅く、スイッチング損失は高くなる。
【００２６】
さらなる一実施形態において、検出回路１０８は、任意の適切な検知・処理回路を使用して、半導体スイッチング素子１０２に結合される負荷回路に提供される負荷電流Ｉｌｏａｄを求め、制御端子の放電電流ＩＧＤの調整に使用するために、負荷電流の指示値を制御論理１１０に提供するように構成されている。たとえば、マイクロプロセッサによってモータ制御アルゴリズムを実行するためにＩｌｏａｄが使用されるときなどは、Ｉｌｏａｄは電流トランスデューサを使用してシステム内で既に測定されている場合がある。例示的な一実施態様において、検出回路１０８はノード１１８および制御論理１１０に接続され、ノード１１８におけるＩｌｏａｄを測定および処理し、Ｉｌｏａｄを、制御端子の放電電流ＩＧＤの調整に使用するために、制御論理１１０に指示する。検知・処理回路は、その全体が回路１０８内に含まれ、回路１０８が、単一の半導体スイッチング素子１０２に接続される。代替的に、回路１００がより大きな回路、たとえば、図３の回路３００の一部分であるとき、Ｉｌｏａｄを検知および処理するのに使用される回路の一部分、たとえば、図３の３６２および３６４は、回路１０８の外部にあって、複数の半導体スイッチング素子に結合される。後者の事例において、外部回路３６２および３６４を使用して、Ｉｌｏａｄの指示値がノード１４２において回路１０８に提供され、回路１０８は、Ｉｌｏａｄの指示値を同じまたは異なるフォーマットで制御論理１１０に供給する。
【００２７】
また別の一実施形態において、検出回路１１６は、任意の適切な検知・処理回路を使用して、半導体スイッチング素子１０２の第１の電流端子または第２の電流端子のうちの少なくとも一方における経時的な第１の電流ｄｉ／ｄｔを求め、制御端子の放電電流の調整に使用するために、第１の電流の指示を制御論理に提供するように構成されている。例示的なｄｉ／ｄｔ検出器は、半導体スイッチング素子１０２を含むシステムまたは回路と関連付けられる寄生浮遊インダクタンスのような直列インダクタ素子、または、半導体スイッチング素子１０２と直列に配置されるより精密なインダクタを使用して実装され得る。これは、ｄｉ／ｄｔにより、電圧比較器を使用して測定することができるインダクタに比例する電圧が生成されることになるためである。例示的な一実施態様において、検出回路１１６はノード１２０および制御論理１１０に接続され、ターンオフ事象中にノード１２０における電流の変化ｄｉ／ｄｔを測定および処理し、ノード１２０において検出されたｄｉ／ｄｔを、制御端子の放電電流の調整に使用するために、制御論理１１０に指示する。
【００２８】
一実施形態において、検出回路１０８および１１６は、単一ビットを使用して、動作パラメータＶＰＥＡＫ、ｄｉ／ｄｔ、およびＩｌｏａｄのうちの少なくとも一つの指示値を制御論理１１０に提供する。たとえば、検出回路１０８および１１６に含まれる処理は、自身が測定するか、または求める特定の動作パラメータを対応する閾値と比較する。動作パラメータが閾値を超える場合、検出回路は、たとえば、論理１を表す１ビットを使用して動作パラメータが閾値を超えることを指示し、制御論理１１０は、次の動作サイクル、たとえば、次のターンオフ事象中にＩＧＤを下げ戻すかまたは低減するために、可変駆動プルダウン回路１１４に制御信号を提供する。逆に、動作パラメータが閾値を下回る場合、検出回路は、たとえば、論理０を表す他方のビットを使用して動作パラメータが閾値を下回ることを指示し、制御論理１１０は、次の動作サイクル、たとえば、次のターンオフ事象中にＩＧＤを上げ戻すかまたは増大させるために、可変駆動プルダウン回路１１４に制御信号を提供する。別の実施形態において、検出回路１０８および１１６は、動作パラメータがどれだけ増大または低減されているか、および、動作パラメータがどれだけ閾値に近いか、のうちの少なくとも一つのような追加の情報を伝達するために、複数ビットを使用して動作パラメータの指示値を提供する。また別の実施形態において、検出回路１０８および１１６は、アナログ信号を使用して動作パラメータの指示値を提供する。
【００２９】
可変駆動プルダウン回路は、ターンオフ事象中にノード１３８において制御論理１１０からの制御信号を受信し、制御端子の放電電流ＩＧＤを生成して半導体スイッチング素子１０２のゲートに供給する回路を含む。ＩＧＤは、先行する動作サイクル中に求められた半導体スイッチング回路１０２の１つ以上の動作パラメータのレベルもしくは大きさ、またはレベルもしくは大きさの変化に応じて変化する。本発明の教示に応じた可変駆動プルダウン回路１１４の一実施形態を、図２に示し、これを参照して説明する。
【００３０】
図示されているように、可変駆動プルダウン回路１１４は、ノード１２２において半導体スイッチング素子１０２の制御端子に結合されており、ノード１３８において制御回路１１０に結合される調整可能な電流ミラーを含む。一実施態様において、調整可能な電流ミラーは、調整可能な基準電流ＩＡＤＪを生成し、基準電流ＩＡＤＪを複製または増幅して、調整可能な出力電流ＩＧＤを生成し、半導体スイッチング素子１０２に供給するように動作する。本発明の教示に応じて、基準電流ＩＡＤＪ、および制御端子の放電電流ＩＧＤは、ノード１３８において供給される制御信号に基づいて調整される。調整可能な電流ミラーに提供される制御信号は、前の動作サイクル中に検出された少なくとも１つの動作パラメータ、たとえば、ＶＰＥＡＫ、ｄｉ／ｄｔ、およびＩｌｏａｄのうちの少なくとも一つに基づいて求められ、それによって、ＩＧＤは、少なくとも１つの動作パラメータＶＰＥＡＫ、ｄｉ／ｄｔ、およびＩｌｏａｄのうちの少なくとも一つに基づいて求められ設定されることになる。
【００３１】
調整可能な電流ミラーは、調整可能な電流源２０６と、ＮＭＯＳトランジスタ２０８、２１２、および２１４とを含む。調整可能な電流源２０６は、ノード１３８において制御論理１１０に接続されており、ノード２２４においてトランジスタ２０８のドレインおよびゲートに接続されている。トランジスタ２０８のソースは、ノード２２０において０Ｖのような共通電圧に接続されている。トランジスタ２１２のドレインは、ノード１２２において半導体スイッチング素子１０２のゲートに接続されている。トランジスタ２１２のソースは、ノード２１８においてトランジスタ２１４のドレインに接続されており、トランジスタ２１２のゲートはノード２１６に接続されており、ノード２１６は、一実施形態において制御論理１１０からの制御信号を受信する。トランジスタ２１４のソースは、ノード２２０において共通電圧に接続されており、トランジスタ２１４のゲートは、ノード２２４においてトランジスタ２０８のゲートおよびドレインに接続されている。
【００３２】
半導体スイッチング素子１０２のターンオフ事象中、調整可能な電流ミラーは、半導体スイッチング素子１０２のゲートにおけるターンオフ電流ＩＧＤを生成する。ターンオフ事象の始まりにおいて、調整可能な電流ミラーはアクティブにされる。特に、調整可能な電流源２０６は、ノード１３８において制御論理１１０から制御信号を受信し、概して、半導体スイッチング素子１０２の制御端子に印加される制御端子の放電電流ＩＧＤを生成するように構成されている。図示されている実施形態において、ＩＧＤは実質的に方形波として生成される。
【００３３】
動作中、調整可能な電流源２０６は、動作パラメータＶＰＥＡＫ、ｄｉ／ｄｔ、およびＩｌｏａｄのうちの少なくとも一つ基づいて求められたものである制御信号を制御論理１１０から受信し、それに応じて、制御信号に基づいて基準電流ＩＡＤＪを設定し、それによって、ＩＧＤの大きさが制御される。このように、スイッチは、この場合はｄ２＝ｔ２−ｔ１である持続時間を有するパルスとして制御端子の放電電流ＩＧＤであって、制御回路、および、調整可能な電流源によって制御される振幅によって制御される制御端子の放電電流ＩＧＤを印加するように構成されている。
【００３４】
グラフ２２６は、調整可能な電流ミラーによって生成され、時間軸２３０に対してＩＧＤ大きさ軸２２８に沿ってプロットされたいくつかの例示的なＩＧＤパルス２３２〜２４０を示す。各パルスは、スイッチング素子１０２のゲート端子のキャパシタンス、ＩＧＤの大きさ、ならびに、完全オンおよびターンオフ閾値電圧の間の、ゲート端子上の電圧差に依存する持続時間ｄ２＝ｔ２−ｔ１を有する。より詳細には、半導体スイッチング素子１０４のゲート端子は、デバイス１０４をＯＮおよびＯＦＦにするときは、見かけ上キャパシタである。電流ＩＧＤは、式Ｃｈａｒｇｅ＝ＩＧＤ＊ｄ２に基づいて取り除かれる電荷量を表す。したがって、ＩＧＤがより低い場合、持続時間ｄ２はより長い。逆に、ＩＧＤがより高い場合、持続時間ｄ２はより短い。
【００３５】
図３は、図１に示すＩＧＢＴ１０４および検出・制御回路１３２を有する回路１００、ならびに図２に示す可変駆動プルダウン回路１１４の実施形態を実装するシステム３００を示す。代替的な実施形態において、システム３００は、ＩＧＢＴの代わりにパワーＭＯＳＦＥＴを含む。その上、図１に示すＩＧＢＴ１０４および検出・制御回路１３２の実施態様は、図３を参照することによって例示される例示的な実施形態には限定されず、一例として、スイッチング電源のためのスイッチング電圧調整器のような他の回路およびシステムにおいて実装することができる。図示のように、システム３００は、この場合は電気モータである負荷３１４に結合されており、この負荷に給電する三相電力生成器を含む。電力生成器の３つの相の各々は、ブリッジ構成において接続されている一対のＩＧＢＴを含む回路導体を含む。３つの回路導体は、同じ周波数を有し、互いから３分の１サイクルにおいてそれらの瞬間ピーク値に達する３つのＡＣ電流Ｉｌｏａｄを生成する。
【００３６】
より具体的には、第１の回路導体は、ブリッジ構成において配列されているＩＧＢＴ３１６および３１８を含む。ＩＧＢＴ３１６は、ノード３４０において、上記でＤＣバスとしても参照されている電圧Ｖｄｄを供給する電圧源（図示せず）にコレクタが接続されており、Ｖｄｄは実施態様特有であり、一実施形態において、Ｖｄｄは２５Ｖ〜２５００Ｖの範囲内の電圧に設定することができる。ＩＧＢＴ３１６のエミッタは、ノード３４８においてＩＧＢＴ３１８のコレクタに接続されている。ＩＧＢＴ３１８のエミッタは、ノード３６６において共通電圧３４２に接続されている。任意選択的に、図示のように、ＩＧＢＴ３１６のコレクタ端子およびエミッタ端子間にダイオード３２２が接続されており、ＩＧＢＴ３１８のコレクタ端子およびエミッタ端子間にダイオード３２０が接続されている。加えて、ＩＧＢＴ３１６はそのゲート、コレクタ、およびエミッタにおいて検出・制御回路３０２に接続されており、ＩＧＢＴ３１８はそのゲート、コレクタ、およびエミッタにおいて検出・制御回路３０４に接続されている。一実施形態において、回路３０２および３０４は、図１および図２に示し、それらを参照することによって説明したように構成され、それぞれのＩＧＢＴに結合されている。
【００３７】
第２の回路導体は、ブリッジ構成において配列されているＩＧＢＴ３２４および３２６を含む。ＩＧＢＴ３２４は、ノード３４０において、Ｖｄｄを供給する電圧源にコレクタが接続されている。ＩＧＢＴ３２４のエミッタは、ノード３５４においてＩＧＢＴ３２６のコレクタに接続されている。ＩＧＢＴ３２６のエミッタは、ノード３６８において共通電圧３４２に接続されている。任意選択的に、図示のように、ＩＧＢＴ３２４のコレクタ端子およびエミッタ端子間にダイオード３３０が接続されており、ＩＧＢＴ３２６のコレクタ端子およびエミッタ端子間にダイオード３２８が接続されている。加えて、ＩＧＢＴ３２４はそのゲート、コレクタ、およびエミッタにおいて検出・制御回路３０６に接続されており、ＩＧＢＴ３２６はそのゲート、コレクタ、およびエミッタにおいて検出・制御回路３０８に接続されている。一実施形態において、回路３０６および３０８は、図１および図２に示し、それらを参照することによって説明したように構成され、それぞれのＩＧＢＴに結合されている。
【００３８】
第３の回路導体は、ブリッジ構成において配列されているＩＧＢＴ３３２および３３４を含む。ＩＧＢＴ３３２は、ノード３４０において、Ｖｄｄを供給する電圧源にコレクタが接続されている。ＩＧＢＴ３３２のエミッタは、ノード３６０においてＩＧＢＴ３３４のコレクタに接続されている。ＩＧＢＴ３３４のエミッタは、ノード３７０において共通電圧３４２に接続されている。任意選択的に、図示のように、ＩＧＢＴ３３２のコレクタ端子およびエミッタ端子間にダイオード３３８が接続されており、ＩＧＢＴ３３４のコレクタ端子およびエミッタ端子間にダイオード３３６が接続されている。加えて、ＩＧＢＴ３３２はそのゲート、コレクタ、およびエミッタにおいて検出・制御回路３１０に接続されており、ＩＧＢＴ３３４はそのゲート、コレクタ、およびエミッタにおいて検出・制御回路３１２に接続されている。一実施形態において、回路３１０および３１２は、図１および図２に示し、それらを参照することによって説明したように構成され、それぞれのＩＧＢＴに結合されている。その上、一実施形態において、各検出・制御回路３０２〜３１２は、異なる複数の時点におけるＩｌｏａｄの指示値を測定、処理、および提供するために、Ｉｌｏａｄ検出回路３６２およびＩｌｏａｄプロセッサ３６４に結合されている。
【００３９】
ここで図４を参照すると、たとえば、検出・制御回路１３２によって、より詳細には、集合的に制御論理１１０、可変駆動プルダウン回路１１４、および検出回路１０８または１１６によって実行される、半導体スイッチング素子１０２のターンオフ切り替え事象を制御するための例示的な方法４００が示されている。４０２において、検出回路１０８および検出回路１１６のうちの少なくとも一方は、半導体スイッチング素子１０２の少なくとも１つの動作パラメータを求めるかまたは検出する。たとえば、少なくとも１つの動作パラメータを求める工程４０２は、第１の動作サイクル中に半導体スイッチング素子１０２をＯＦＦにするときに半導体スイッチング素子１０２の端子間ピーク電圧ＶＰＥＡＫを求める工程４０４を含む。より具体的には、半導体スイッチング素子１０２の端子間ピーク電圧ＶＰＥＡＫを求める工程は、半導体スイッチング素子１０２の第１の電流端子および第２の電流端子の間、たとえば、コレクタ端子およびエミッタ端子の間またはドレイン端子およびソース端子の間のピーク電圧を測定する工程を含む。
【００４０】
代替的に、または加えて、少なくとも１つの動作パラメータを求める工程４０２は、第１の動作サイクル中に、半導体スイッチング素子１０２に結合される負荷回路、たとえば、電気モータ３１４に提供される負荷電流Ｉｌｏａｄを求める工程４１６を含む。代替的に、または加えて、少なくとも１つの動作パラメータを求める工程４０２は、第１の動作サイクル中に、半導体スイッチング素子１０２の電流端子における経時的な電流ｄｉ／ｄｔを求める工程４２２を含む。
【００４１】
したがって、方法４００は、限定ではないが、ＶＰＥＡＫ、ｄｉ／ｄｔ、およびＩｌｏａｄのうちの少なくとも一つを含む、半導体スイッチング素子１０２の動作パラメータのいずれか１つまたは組合せに基づいて実行することができる。概して、検出・制御回路１３２は、少なくとも１つの動作パラメータを閾値と比較する工程４０６と、比較に基づいて制御端子の放電電流ＩＧＤを調整する工程とによって、少なくとも１つの動作パラメータに基づいて制御端子の放電電流ＩＧＤを決定する。一実施形態において、ＩＧＤを調整する工程は、少なくとも１つの動作パラメータが第１の閾値範囲外であるときは、制御端子の放電電流を低減する工程４１２、または、少なくとも１つの動作パラメータが第１の閾値範囲内であるときは、制御端子の放電電流を増大させる工程４１０を含む。その後、可変駆動プルダウン回路が、半導体スイッチング素子１０２のゲートにゲート放電電流を印加する（４２８）。
【００４２】
特定の一実施形態において、閾値範囲は単一の閾値である。そのような場合、動作パラメータが閾値を超えるとき（４０６）、動作パラメータは閾値範囲外であり、それに応じてＩＧＤが低減される（４１２）。同様に、動作パラメータが閾値を下回るとき（４０６）、動作パラメータは閾値範囲内であり、それに応じてＩＧＤが増大される（４１０）。
【００４３】
代替的な実施形態において、閾値範囲は、最大閾値および最小閾値によって境界される複数の閾値を含む。そのような場合、動作パラメータが閾値範囲に含まれる閾値のいずれかを超えるとき（４０６）、動作パラメータは閾値範囲外であり、それに応じてＩＧＤが低減される（４１２）。同様に、動作パラメータが最小閾値を下回るとき（４０６）、動作パラメータは閾値範囲内であり、それに応じてＩＧＤが増大される（４１０）。複数の閾値を使用することによって、測定された動作パラメータに基づくＩＧＤの最適化をさらに柔軟にすることができる。たとえば、動作パラメータが最大閾値と最小閾値との間に入る場合、ＩＧＤは、ＩＧＤを最小ＩＧＤ値に向かって段階的に低減することなどによって、最小ＩＧＤ値に向かってより穏やかに低減される。それに対して、動作パラメータが最大閾値を超える場合、ＩＧＤは、ＩＧＤを最小ＩＧＤ値に即座に設定することなどによって、最小ＩＧＤ値に向かってより劇的に低減され得る。
【００４４】
図４に示されている特定の方法４００において、全ての３つの動作パラメータＶＰＥＡＫ、ｄｉ／ｄｔ、およびＩｌｏａｄがＩＧＤの調整において考慮される。具体的には、ＶＰＥＡＫが閾値範囲ＶＴＨと比較される（４０６）。Ｉｌｏａｄが閾値範囲ＩＴＨと比較される（４０６）。ｄｉ／ｄｔが閾値範囲ＳＴＨと比較される（４０６）。一実施形態において、動作パラメータのいずれか１つ以上がそれぞれの閾値範囲を超える場合、ＩＧＤは最小放電電流に向かって低減される（４１２）。一方、すべての動作パラメータがそれぞれの閾値範囲を下回る場合、ＩＧＤは最大放電電流に向かって増大される（４１０）。
【００４５】
動作パラメータＶＰＥＡＫに関して、たとえば、ＶＰＥＡＫが検出された後、回路１３２は、閾値範囲ＶＴＨと、半導体スイッチング素子１０２の第１の電流端子と第２の電流端子との間のピーク電圧ＶＰＥＡＫとを比較し（４０６）、ＶＰＥＡＫが閾値範囲ＶＴＨ内である（たとえば、下回る）か、または範囲外である（たとえば、上回る）かを判定する。特定の一実施形態において、ＶＴＨは、デバイス１０２を含む回路内で求められる浮遊インダクタンスを考慮に入れて、デバイス１０２の最大コレクターエミッタ電圧ＶＣＥまたは最大ドレイン−ソース電圧ＶＤＳを下回る何らかの１つまたは複数の値に設定される。その上、ＶＴＨが複数の閾値を含む場合、ＶＴＨは、半導体スイッチング素子１０２をそのＳＯＡ内に維持するように設定される。
【００４６】
比較は、検出回路１０８または制御回路１１０内で実行することができる。この実施形態において、制御回路１１０は、ピーク電圧ＶＰＥＡＫが閾値範囲ＶＴＨ内であるときに制御端子の放電電流ＩＧＤを増大し（４１０）、または、ピーク電圧ＶＰＥＡＫが閾値範囲ＶＴＨ外であるときに制御端子の放電電流ＩＧＤを低減する（４１２）ように決定する。その後、制御回路１１０は、次のターンオフ事象中に制御端子の放電電流ＩＧＤをトランジスタ１０２の制御端子に印加する（４２８）ために、制御信号を可変駆動プルダウン回路１１４に提供する。このように、検出・制御回路１３２は、ターンオフ事象中に半導体スイッチング素子１０２の切り替えを最適化する。
【００４７】
一実施形態において、制御端子の放電電流ＩＧＤは、少なくとも１つの動作パラメータが第１の閾値範囲、たとえば、ＶＴＨ内にある間に、所定の最大の制御端子の放電電流ＩＧＤに向かって段階的に増大される。たとえば、制御端子の放電電流ＩＧＤは、半導体スイッチング素子１０２をターンオフするのに使用されるパルスであり、そのような段階的増大は、たとえば、図２の２４０〜２３２において示すパルスに応じて、２３２の最大ＩＧＤに向かってＩＧＤを増大させることに対応する。さらなる実施形態において、制御端子の放電電流ＩＧＤは、少なくとも１つの動作パラメータが第１の閾値範囲外であることが検出されると、所定の最小の制御端子の放電電流、たとえば、パルス２４０まで低減される。したがって、制御端子の放電電流ＩＧＤを増大させる工程は、振幅がより大きく、持続時間がより短いパルスを供給する工程を含み、制御端子の放電電流ＩＧＤを低減する工程は、振幅がより小さく、持続時間がより長いパルスを供給する工程を含む。より複雑な実施態様について、制御論理１１０は、ＩＧＤをどれだけ増大または低減するかを決定するためのアルゴリズムまたは詳細なテーブルを適用し得る。ＶＰＥＡＫ、ｄｉ／ｄｔ、およびＩｌｏａｄのような複数の動作パラメータを考慮する例示的な一実施形態において、閾値は、３つの動作パラメータ間の関係を考慮に入れた、複数の値をとる閾値である。たとえば、より低いＶＰＥＡＫが存在するときには、はるかに高いＩｌｏａｄが許容され得る。
【００４８】
同様に、動作パラメータＩｌｏａｄに関して、Ｉｌｏａｄが検出された後、回路１３２は、閾値範囲ＩＴＨと、半導体スイッチング素子１０２に結合される負荷回路、たとえば、３１４に提供される負荷電流Ｉｌｏａｄとを比較し（４０６）、Ｉｌｏａｄが閾値範囲ＩＴＨ内である（たとえば、下回る）か、または範囲外である（たとえば、上回る）かを判定する。この実施形態において、制御回路１１０は、負荷電流Ｉｌｏａｄが閾値範囲ＩＴＨ内であるときに制御端子の放電電流ＩＧＤを増大し（４１０）、または、負荷電流Ｉｌｏａｄが閾値範囲ＩＴＨ外であるときに制御端子の放電電流ＩＧＤを低減する（４１２）ように決定する。その後、制御回路１１０は、次のターンオフ事象中に制御端子の放電電流ＩＧＤをトランジスタ１０２の制御端子に印加する（４２８）ために、制御信号を可変駆動プルダウン回路１１６に提供する。
【００４９】
同様に、動作パラメータｄｉ／ｄｔに関して、ｄｉ／ｄｔが検出された後、回路１３２は、閾値範囲ＳＴＨと、半導体スイッチング素子１０２の電流端子における、経時的に求められた第１の電流のｄｉ／ｄｔとを比較し（４０６）、ｄｉ／ｄｔが閾値範囲ＳＴＨ内である（たとえば、下回る）か、または範囲外である（たとえば、上回る）かを判定する。この実施形態において、制御回路１１０は、ｄｉ／ｄｔが閾値範囲ＳＴＨ内であるときに制御端子の放電電流ＩＧＤを増大し（４１０）、または、ｄｉ／ｄｔが閾値範囲ＳＴＨ外であるときに制御端子の放電電流ＩＧＤを低減する（４１２）ように決定する。その後、制御回路１１０は、次のターンオフ事象中に制御端子の放電電流ＩＧＤをトランジスタ１０２の制御端子に印加する（４２８）ために、制御信号を可変駆動プルダウン回路１１６に提供する。
【００５０】
上記明細書において、特定の実施形態が説明された。しかしながら、下記の特許請求の範囲に明記されているような本開示の範囲から逸脱することなく様々な改変および変更を為すことができることを当業者は諒解する。したがって、本明細書および図面は限定的な意味ではなく例示とみなされるべきであり、すべてのこのような改変が本発明の教示の範囲内に含まれることが意図されている。利益、利点、問題に対する解決策、および、任意の利益、利点、または解決策を発生させまたはより明白にする任意の要素（複数の場合もあり）は、特許請求項のいずれかまたはすべての決定的な、必要とされる、または必須の特徴または要素であると解釈されるべきではない。本発明は、本出願の係属中に為された任意の補正を含む添付の特許請求項、および、発行されるそれらの特許請求項のすべての均等物によってのみ定義される。
【００５１】
簡潔にするために、従来のＣＭＯＳ技術、ＣＭＯＳデバイス、ＩＧＢＴ、電流ミラー、電気モータ、ブリッジ回路、三相システム、およびシステムまたはＩＣの他の機能的態様、ならびに、個々のシステムまたはＩＣの動作構成要素を使用するものを含む、半導体作製に関係する従来の技法は、詳細には説明されていない場合がある。さらに、本明細書に含まれる様々な図面において示されている接続線は、様々な要素間の例示的な機能的関係および／または物理結合を表すように意図されている。なお、多くの代替形態または追加の機能的関係もしくは物理接続が実際の実施形態において存在してもよい。その上、上述の様々なＩＣ実施形態は、従来の半導体処理技法、たとえば、既知のＣＭＯＳ技法を使用して製造または作製されてもよい。さらに、様々な既知のおよび一般的な半導体材料、たとえば、アルミニウム、胴、金などのような従来の金属、ポリシリコン、二酸化ケイ素、窒化ケイ素、シリコンなどが使用されてもよい。
【００５２】
その上、本明細書において、第１の、および、第２の、上部および下部、などのような関係語は、或る実体または動作を別の実体または動作から区別するためにのみ使用され得、そのような実体または動作の間の何らかの実際のそのような関係または順序を必ずしも必要とせず、暗示もしていない。本明細書において使用される場合、「備える」、「有する」、「含む」、「含有する」という用語またはその任意の他の変化形は、非排他的な包含を網羅するように意図され、それによって、要素のリストを備え、含み、含有するプロセス、方法、製品、または装置はそれらの要素を含むだけでなく、明示的にリストされていない、またはそのようなプロセス、方法、製品、もしくは装置に内在する他の要素を含むことができる。「実質的に」、「基本的に」、「およそ」，「約」という用語またはそれらの任意の他の変化形は、当業者によって理解されるものに近いものとして定義され、非限定的な一実施形態においては、この用語は、１０％以内、別の実施形態においては５％以内、別の実施形態においては１％以内、および別の実施形態においては０．５％以内であるように定義される。
【００５３】
本明細書において使用される場合、「〜ように構成されている」、「〜によって構成されている」、「〜ように構成されている」、「〜によって構成されている」、「〜することが可能である」という用語または任意の同様または類似の用語は、参照されている回路要素が、非アクティブ状態において、使用されている特定のトランジスタ技術によるなど内部物理構成ならびに／または他の回路要素との物理的結合および／もしくは接続を有することを意味する。非アクティブ状態にある間の物理構成および／または物理的結合および／または接続は、回路要素が、回路要素の出力において信号を生成するために、回路要素の入力において様々な信号を受信および処理するアクティブ状態にある間に記載されている機能を実行することを可能にする。特定の方法で「構成」されているデバイスまたは構造は、少なくともその方法で構成されているが、記載されていない方法でも構成されてもよい。
【００５４】
さらに、本明細書において使用されている場合、「ノード」とは、任意の内部または外部の基準点、接続点、接点、信号線、導体素子などを意味し、そこに、所与の信号、論理レベル、電圧、データパターン、電流、または量が存在する。さらに、２つ以上のノードが１つの物理的要素によって実現されてもよく、また、共通のノードにおいて受信または出力されるが、２つ以上の信号が多重化、変調、または他の様態で区別されることができる。
【００５５】
上記の記載は、ともに「接続される」または「結合される」ものとしてノードまたは特徴に言及している。本明細書において使用されている場合、別途明確に記載されていない限り、「結合される（ｃｏｕｐｌｅｄ）」とは、１つのノードまたは特徴が、別のノードまたは特徴に直接的にもしくは間接的に接合されているか、または、直接的にもしくは間接的に連通していることを意味し、必ずしも物理的にではない。本明細書において使用されている場合、別途明確に記載されていない限り、「接続される（ｃｏｎｎｅｃｔｅｄ）」とは、１つのノードまたは特徴が、別のノードまたは特徴に直接的に接合されているか、または、直接的に連通していることを意味する。たとえば、スイッチは複数のノードに「結合」されてもよいが、それらのノードのすべてが互いに常に「接続」されている必要はなく、その上、スイッチは、スイッチの状態に応じて、異なる複数のノードを互いに接続してもよい。さらに、本明細書に示されている様々な回路概略図は、要素の特定の例示的な配列を描画しているが、所与の回路の機能が悪影響を及ぼされないことを前提として、追加の介在する要素、デバイス、特徴、または構成要素が実際の実施形態には存在してもよい。
【００５６】
加えて、上記の詳細な説明において、様々な特徴は、本開示を合理化するために、様々な実施形態においてともにグループ化されていることが分かる。この開示方法は、特許請求される実施形態が、各特許請求項内に明示的に記載されているよりも多くの特徴を必要とするという意図を反映しているものとして解釈されるべきではない。そうではなく、添付の特許請求の範囲が反映するように、本発明の主題は、単一の開示されている実施形態のすべての特徴よりも少ないものの中に存する。したがって、添付の特許請求の範囲はここで詳細な説明に組み込まれ、各特許請求項は、それ自体が別個の特許請求される主題として独立している。
【図１】
2015050925.tif 000003
【図２】
2015050925.tif 000004
【図３】
2015050925.tif 000005
【図４】
2015050925.tif 000006