(57)【要約】【課題】電源回路に負荷を駆動する駆動回路が接続される駆動装置を制御するに際して、電源回路の出力に生じる脈動を抑制する。【解決手段】駆動装置１０は、入力電力を定電圧又は定電流の電力に変換して、その変換後の電力を出力する電源回路１１と、電源回路１１の出力電力を負荷に供給する駆動回路１２と、電源回路１１の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を電源回路１１に出力することによって、電源回路１１をフィードバック制御する制御部１３と、を備え、制御部１３は、駆動回路１２の出力電力の電圧値又は電流値が変動する際に前記制御ゲインを高める。【選択図】図１
2015050787.tif 000002
【特許請求の範囲】
【請求項１】
入力電力を定電圧又は定電流の電力に変換して、その変換後の電力を出力する電源回路と、
前記電源回路の出力電力を負荷に供給する駆動回路と、
前記電源回路の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を前記電源回路に出力することによって、前記電源回路をフィードバック制御する制御部と、
を備え、
前記制御部は、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記制御ゲインを高める、
ことを特徴とする駆動装置。
【請求項２】
前記制御ゲインを高める際の増分は、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記電源回路の出力電圧又は出力電流に生じる脈動に基づいて定められたものである、
ことを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記制御ゲインを高める際の増分は、前記駆動回路の出力電力の電圧値又は電流値が変動する際の出力電圧又は出力電流の変動の大きさに基づいて定められたものである、
ことを特徴とする請求項１又は２に記載の駆動装置。
【請求項４】
前記制御ゲインを高める際の増加期間は、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記第一スイッチング電源回路の出力電圧又は出力電流に生じる脈動に基づいて定められたものである、
ことを特徴とする請求項１から３の何れか一項に記載の駆動装置。
【請求項５】
前記制御ゲインを高める際の増加期間は、前記駆動回路の出力電力の電圧値又は電流値が変動する際の出力電圧又は出力電流に生じる変動の大きさに基づいて定められたものである、
ことを特徴とする請求項１から４の何れか一項に記載の駆動装置。
【請求項６】
前記駆動装置の環境温度を検出する温度検出手段と、
前記第一スイッチング電源回路の出力端子に接続された冷却器と、
前記温度検出手段によって検出された温度と所定閾値の比較し、その比較結果を表す信号を前記制御部に出力するコンパレータと、
前記制御部は、前記コンパレータの出力信号が変動したら前記冷却器を作動又は停止させるとともに、前記コンパレータの出力信号が変動する際に前記制御ゲインを高める、
ことを特徴とする請求項１から５の何れか一項に記載の駆動装置。
【請求項７】
前記駆動回路は、前記電源回路の出力電力を定電圧又は定電流の電力に変換して、その変換後の電力を負荷に供給する第二の電源回路の機能を有し、
前記制御部は、前記第二の電源回路の出力電力の電圧値又は電流値に基づいて前記第二の電源回路をフィードバック制御する、
ことを特徴とする請求項１から６の何れか一項に記載の駆動装置。
【請求項８】
前記駆動回路が、前記電源回路の出力電力を変換して、その変換後の電力を負荷に供給する電源回路としての機能を有し、
前記制御部が、前記駆動回路の出力電力の電圧値又は電流値に基づいて前記駆動回路をフィードバック制御することによって前記駆動回路の出力電力の電圧値又は電流値の波形をパルス波に制御する、
ことを特徴とする請求項１から６の何れか一項に記載の駆動装置。
【請求項９】
請求項１から８の何れか一項に記載の駆動装置と、
前記負荷としての発光素子と、
を備えることを特徴とする発光装置。
【請求項１０】
請求項９に記載の発光装置を備える、
ことを特徴とする投影装置。
【請求項１１】
入力電力を一定の電力に変換して、その変換後の電力を出力する電源回路と、
前記電源回路の出力電力を負荷に供給する駆動回路と、を制御する方法において、
前記電源回路の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を前記電源回路に出力することによって、前記電源回路をフィードバック制御し、
前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記制御ゲインを高める、
ことを特徴とする制御方法。
【請求項１２】
入力電力を定電圧又は定電流の電力に変換するとともにその変換後の電力を出力する入電源回路の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を前記電源回路に出力することによって前記電源回路をフィードバック制御し、前記電源回路の出力電力を変換するとともにその変換後の電力を負荷に供給する駆動回路をフィードバック制御することによって前記駆動回路の出力電力の電圧値又は電流値を制御する演算処理装置が前記電源回路のフィードバック制御する際に順次読み取る複数のデータを時系列順で並べたデータ列からなる前記制御ゲインのデータ構造を格納した記憶媒体において、
前記データ列のデータは、前記駆動回路の出力電力の電圧値又は電流値が変動する際を除いて定数であるとともに、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記定数よりも高く設定されている、
ことを特徴とする記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動装置、発光装置、投影装置、制御方法及び記憶媒体に関する。
【背景技術】
【０００２】
特許文献１には、時分割方式（フィールドシーケンシャル方式）の投影装置が開示されている。時分割方式の投影装置は、赤色光、緑色光及び青色光を順次繰り返して表示素子に照射することによってカラー映像を投影するものである。特に、特許文献１に記載の投影装置は、赤色発光ダイオード、緑色発光ダイオード及び青色発光ダイオードを一つのＤＣ／ＤＣコンバーターによって順次繰り返し点灯させるものである。赤色発光ダイオード、緑色発光ダイオード及び青色発光ダイオードの点灯時の電圧値が異なり、これらを一つのＤＣ／ＤＣコンバーターによって駆動するので、ＤＣ／ＤＣコンバーターの出力電圧が赤色発光ダイオード、緑色発光ダイオード及び青色発光ダイオードの点灯開始時に同期して変動する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２３４８４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このＤＣ／ＤＣコンバーターの入力端子がＡＣ／ＤＣコンバーターの出力端子に接続されている。このＡＣ／ＤＣコンバーターの出力電圧が安定しないと、ＤＣ／ＤＣコンバーターの出力電圧が不安定になるので、ＡＣ／ＤＣコンバーターには安定化回路が内蔵されていると考えられる。ＡＣ／ＤＣコンバーターに内蔵された安定化回路がスイッチング方式のものであれば、部品点数の削減等を目的として、その安定化回路とＤＣ／ＤＣコンバーターを一つのコントローラーで制御することが望まれる。このように、特に、一つのコントローラーで安定化回路とＤＣ／ＤＣコンバーターを制御すると、ＤＣ／ＤＣコンバーターの出力電圧が変動する際に、制御サイクルの観点で、安定化回路の出力電圧の応答遅れが生じやすくなる。そのため、負荷のオンオフによりＤＣ／ＤＣコンバーターの出力電圧が変動する際に、安定化回路の出力電圧の脈動（グリッジ）が大きくなり、それに伴いＤＣ／ＤＣコンバーターの出力電圧の脈動が大きくなって（波形がなまって）しまう。
そこで、本発明が解決しようとする課題は、スイッチング方式の安定化回路といった電源回路に負荷を駆動する駆動回路が接続される駆動装置を制御するに際して、駆動回路の出力が変動する際に電源回路の出力に生じる脈動を抑制することである。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係る駆動装置は、入力電力を定電圧又は定電流の電力に変換して、その変換後の電力を出力する電源回路と、前記電源回路の出力電力を負荷に供給する駆動回路と、前記電源回路の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を前記電源回路に出力することによって、前記電源回路をフィードバック制御する制御部と、を備え、前記制御部は、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記制御ゲインを高めることを特徴とする。
【０００６】
本発明に係る制御方法は、入力電力を一定の電力に変換して、その変換後の電力を出力する電源回路と、前記電源回路の出力電力を負荷に供給する駆動回路と、を制御する方法において、前記電源回路の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を前記電源回路に出力することによって、前記電源回路をフィードバック制御し、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記制御ゲインを高めることを特徴とする。
【０００７】
本発明に係る記憶媒体は、入力電力を定電圧又は定電流の電力に変換するとともにその変換後の電力を出力する入電源回路の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を前記電源回路に出力することによって前記電源回路をフィードバック制御し、前記電源回路の出力電力を変換するとともにその変換後の電力を負荷に供給する駆動回路をフィードバック制御することによって前記駆動回路の出力電力の電圧値又は電流値を制御する演算処理装置が前記電源回路のフィードバック制御する際に順次読み取る複数のデータを時系列順で並べたデータ列からなる前記制御ゲインのデータ構造を格納した記憶媒体において、前記データ列のデータは、前記駆動回路の出力電力の電圧値又は電流値が変動する際を除いて定数であるとともに、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記定数よりも高く設定されていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、駆動回路の出力電圧又は出力電流の変動の際に電源回路の出力に生じる脈度を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態に係る駆動装置のブロック図である。
【図２】同実施形態に係る演算処理装置の処理の流れを示したチャートである。
【図３】同実施形態に係る記憶媒体に格納された目標値及び制御ゲインのデータ構造を時系列で示すとともに、フィードバック制御に伴う出力の変化を示したチャートである。
【図４】本発明の第２実施形態に係る駆動装置のブロック図である。
【図５】同実施形態に係る演算処理装置の処理の流れを示したチャートである。
【図６】同実施形態に係る記憶媒体に格納された目標値及び制御ゲインのデータ構造を時系列で示すとともに、フィードバック制御に伴う出力の変化を示したチャートである。
【図７】同実施形態の変形例に係る駆動装置のブロック図である。
【図８】同変形例に係る演算処理装置の処理の流れを示したチャートである。
【図９】同変形例に係る記憶媒体に格納された目標値及び制御ゲインのデータ構造を時系列で示すとともに、フィードバック制御に伴う出力の変化を示したチャートである。
【図１０】本発明の第３実施形態に係る投影装置の光学ユニットの平面図である。
【発明を実施するための形態】
【００１０】
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されている。そのため、本発明の技術的範囲を以下の実施形態及び図示例に限定するものではない。
【００１１】
〔第１の実施の形態〕
図１は、負荷２の駆動装置１０のブロック図である。
【００１２】
この駆動装置１０は、負荷２を駆動するものである。具体的には、駆動装置１０は、周期的に負荷２の作動及び停止を交互に行うものである。負荷２は、光源（半導体発光素子（例えば、発光ダイオード、レーザーダイオード、有機発光ダイオード又は有機ＥＬ素子等）、白熱灯又は放電灯等）、抵抗器、ヒーター又はモーター等である。なお、負荷２が光源であれば、駆動装置１０及び負荷２を備える装置は発光装置である。
【００１３】
この駆動装置１０は、第一スイッチング電源回路１１、第二スイッチング電源回路１２、演算処理装置（制御部）１３及びメモリ（記憶媒体）１４等を備える。
【００１４】
演算処理装置１３はマイコン、ＤＳＰ（Digital Signal Processor）等のプロセッサである。
メモリ１４は、不揮発性の半導体メモリである。メモリ１４は演算処理装置１３に内蔵されていてもよいし、演算処理装置１３の外部に設けられてもよい。
【００１５】
第一スイッチング電源回路１１の入力端子が駆動装置１０の入力端子であり、第二スイッチング電源回路１２の出力端子が駆動装置１０の出力端子である。そして、第二スイッチング電源回路１２及び負荷２が第一スイッチング電源回路１１の出力端子と基準電位部（グランド）１５との間に直列接続され、第一スイッチング電源回路１１の出力端子が第二スイッチング電源回路１２の入力端子に接続され、第二スイッチング電源回路１２の出力端子が負荷２に接続され、その負荷２が基準電位部１５に接続されている。
【００１６】
第一スイッチング電源回路１１は、直流出力型及び一定電圧出力型のＤＣ−ＤＣコンバーターである。つまり、第一スイッチング電源回路１１は、電圧値Ｖinの直流電力を一定の電圧値Ｖ１の直流電力に変換するＤＣ−ＤＣコンバーターである。より具体的には、第一スイッチング電源回路１１は、入力される直流電流を繰り返しオン・オフすることによって、電圧値Ｖinの直流電力を電圧値Ｖ１の直流電力に変換するスイッチングレギュレーターである。第一スイッチング電源回路１１はスイッチング素子、インダクタ及び平滑回路等を有する。
【００１７】
なお、電圧値Ｖinの直流電力は、ＡＣ−ＤＣコンバーターによって生成されたものである。そのＡＣ−ＤＣコンバーターに安定化回路が内蔵されて、電圧値Ｖinが安定化回路によって安定化されてもよいし、安定化回路がＡＣ−ＤＣコンバーターに内蔵されず、電圧値Ｖinが安定化されていなくてもよい。
【００１８】
第一スイッチング電源回路１１の制御方式はパルス幅変調制御方式（ＰＷＭ）であり、周期一定のＰＷＭ信号Ｓ１が第一スイッチング電源回路１１に入力され、これにより第一スイッチング電源回路１１が制御される。ＰＷＭ信号Ｓ１は演算処理装置１３によって出力され、そのＰＷＭ信号Ｓ１のデューティ比（パルス幅）が演算処理装置１３によって制御される。ここで、演算処理装置１３は第一スイッチング電源回路１１をフィードバック制御する。つまり、第一スイッチング電源回路１１の出力電圧の値Ｖ１が検出値Ｄ１として演算処理装置１３に入力され、演算処理装置１３は検出値Ｄ１と目標値Ｃ１との差に基づいて第一スイッチング電源回路１１の出力電圧の値Ｖ１を制御することによってその出力電圧の値Ｖ１を目標値Ｃ１に制御する。より具体的には、ＰＷＭ信号Ｓ１の一周期の間に、演算処理装置１３は、検出値Ｄ１を入力し、その入力した検出値Ｄ１と目標値Ｃ１の差を求め、その差に制御ゲインＧ１を乗ずることで得られる値に基づいてデューティ比を定め、そのデューティ比のＰＷＭ信号Ｓ１を第一スイッチング電源回路１１に出力する。演算処理装置１３はこのようにデューティ比を定めることをＰＷＭ信号Ｓ１の一周期毎に行う。
【００１９】
以上のように制御された電圧値Ｖ１の電圧が第二スイッチング電源回路１２の入力端子に印加され、電圧値Ｖ１の直流電力が第二スイッチング電源回路１２に供給される。
【００２０】
第二スイッチング電源回路１２は、直流出力のＤＣ−ＤＣコンバーターである。第二スイッチング電源回路１２は定電圧源又は定電流源である。第二スイッチング電源回路１２が定電圧源である場合、第二スイッチング電源回路１２は第一スイッチング電源回路１１から入力される直流電流を繰り返しオン・オフすることによって、電圧値Ｖ１の直流電力を一定の電圧値Ｖ２の直流電力に変換するスイッチングレギュレーターである。第二スイッチング電源回路１２が第一スイッチング電源回路１１から入力される直流電流を繰り返しオン・オフすることによって、電圧値Ｖ１の直流電力を一定の電流値Ｉ２の直流電力に変換するスイッチングレギュレーターである。第二スイッチング電源回路１２はスイッチング素子、インダクタ及び平滑回路等を有する。
【００２１】
第二スイッチング電源回路１２の制御方式はパルス幅変調制御方式（ＰＷＭ）であり、周期一定のＰＷＭ信号Ｓ２が演算処理装置１３によって第二スイッチング電源回路１２に出力され、演算処理装置１３がそのＰＷＭ信号Ｓ２のデューティ比（パルス幅）を制御することによって第二スイッチング電源回路１２をフィードバック制御する。第二スイッチング電源回路１２が定電圧源である場合、第二スイッチング電源回路１２の出力電圧の値Ｖ２が検出値Ｄ２として演算処理装置１３に入力され、演算処理装置１３は検出値Ｄ２と目標値Ｃ２との差に基づいて第二スイッチング電源回路１２の出力電圧の値Ｖ２を制御することによって電圧値Ｖ２を目標値Ｃ２に制御する。一方、第二スイッチング電源回路１２が定電流源である場合、第二スイッチング電源回路１２の出力電流の値Ｉ２が検出値Ｄ２として演算処理装置１３に入力され、演算処理装置１３は検出値Ｄ２と目標値Ｃ２との差に基づいて第二スイッチング電源回路１２の出力電流の値Ｉ２を制御することによって電流値Ｉ２を目標値Ｃ２に制御する。
【００２２】
より具体的には、第二スイッチング電源回路１２が定電圧源と定電流源の何れであろうと、ＰＷＭ信号Ｓ２の一周期の間に、演算処理装置１３は、検出値Ｄ２を入力し、その入力した検出値Ｄ２と目標値Ｃ２の差を求め、その差に制御ゲインＧ２を乗ずることで得られる値に基づいてデューティ比を定め、そのデューティ比のＰＷＭ信号Ｓ２を第二スイッチング電源回路１２に出力する。演算処理装置１３はこのようにデューティ比を定めることをＰＷＭ信号Ｓ２の一周期毎に行う。
【００２３】
なお、電流値Ｉ２を検出値Ｄ２として演算処理装置１３にフィードバックされる場合、抵抗器が第二スイッチング電源回路１２と負荷２との間に設けられ、その抵抗器の電圧が検出値Ｄ２及び電流値Ｉ２として演算処理装置１３にフィードバックされる。
【００２４】
目標値Ｃ１，Ｃ２及び制御ゲインＧ１，Ｇ２はメモリ１４に格納されており、演算処理装置１３がメモリ１４から目標値Ｃ１，Ｃ２及び制御ゲインＧ１，Ｇ２を読み取る。
なお、演算処理装置１３とは別の制御回路（例えば、マイコン）が制御信号としての目標値Ｃ１を演算処理装置１３に出力してもよく、その制御回路によって目標値Ｃ１が可変制御されてもよい。目標値Ｃ２についても同様である。
【００２５】
図２は、メモリ１４に格納されたプログラム１４ａに従って演算処理装置１３が行う処理の流れを示したものである。図２に示すように、演算処理装置１３はＰＷＭ信号Ｓ１のデューティ比の決定処理とＰＷＭ信号Ｓ２のデューティ比の決定処理を順次繰り返し行う。具体的には、以下のようになる。
ステップＳＴ１では、演算処理装置１３が第一スイッチング電源回路１１の出力電圧の値Ｖ１を検出値Ｄ１として読み込む。
次のステップＳＴ２では、演算処理装置１３がメモリ１４から目標値Ｃ１を読み込む。
次のステップＳＴ３では、演算処理装置１３が検出値Ｄ１と目標値Ｃ１の差を演算する。
次のステップＳＴ４では、演算処理装置１３がメモリ１４から制御ゲインＧ１を読み込む。
次のステップＳＴ５では、演算処理装置１３が、差に制御ゲインＧ１を乗ずることで得られた値に基づくディーティ比を算出し、そのデューティ比のＰＷＭ信号Ｓ１を第一スイッチング電源回路１１に出力する。図２に示すｆは、差に制御ゲインＧ１を乗ずることで得られた値に基づいてディーティ比を求めるための関数を表す。
次のステップＳＴ６では、演算処理装置１３が第二スイッチング電源回路１２の出力電圧の値Ｖ２又は出力電流の値Ｉ２を検出値Ｄ２として読み込む。
次のステップＳＴ７では、演算処理装置１３がメモリ１４から目標値Ｃ２を読み込む。
次のステップＳＴ８では、演算処理装置１３が検出値Ｄ２と目標値Ｃ２の差を演算する。
次のステップＳＴ９では、演算処理装置１３がメモリ１４から制御ゲインＧ２を読み込む。
次のステップＳＴ１０では、演算処理装置１３が、差に制御ゲインＧ２を乗ずることで得られた値に基づくディーティ比を算出し、そのデューティ比のＰＷＭ信号Ｓ２を第二スイッチング電源回路１２に出力する。図２に示すＦは、差に制御ゲインＧ２を乗ずることで得られた値に基づいてディーティ比を求めるための関数を表す。
その後、演算処理装置１３の処理がステップＳＴ１に戻る。
【００２６】
図２に示すステップＳＴ１〜ステップＳＴ１０の処理は、ＰＷＭ信号Ｓ１及びＰＷＭ信号Ｓ２の一周期の間に行われる処理である。演算処理装置１３は、図２のステップＳＴ１〜ステップＳＴ１０の処理を繰り返し行うことによって、ＰＷＭ信号Ｓ１，Ｓ２を継続してそれぞれスイッチング電源回路１１，１２に出力して、スイッチング電源回路１１，１２をフィードバック制御する。
【００２７】
図３を参照して、メモリ１４に格納された目標値Ｃ１，Ｃ２について説明する。図３は、メモリ１４に格納された目標値Ｃ１，Ｃ２及び制御ゲインＧ１のデータ構造を示すとともに、フィードバック制御に伴う電圧値Ｖ２（又は電流値Ｉ２）及び電圧値Ｖ２１の変化を示したタイミングチャートである。図３では、制御ゲインＧ１の複数のデータ（値）を時系列順で並べて、それらのデータを時系列順に実線で結んで示す。目標値Ｃ１，Ｃ２も同様である。図３において、横軸は時間を示し、縦軸は目標値Ｃ１，Ｃ２及び制御ゲインＧ１のデータ、電圧値Ｖ２（又は電流値Ｉ２）及び電圧値Ｖ１を示す。
【００２８】
図３に示すように、目標値Ｃ１はゼロ以外の一定値である。つまり、目標値Ｃ１のデータ構造は複数のデータを時系列順に並べたデータ列からなり、これらデータは何れも等しい（ただし、データはゼロ以外）。目標値Ｃ１のデータ列がメモリ１４にアドレス順に格納され、メモリ１４のアドレスが時間に相当する。そのため、図２に示すステップＳＴ２の処理が目標値Ｃ１のデータ列のアドレス順（時系列順）に繰り返し行われることによって、目標値Ｃ１のデータ列がアドレス順（時系列順）に読み出される。なお、目標値Ｃ１が所定の定数として演算処理装置１３用のプログラム１４ａに組み込まれてもよい。
【００２９】
目標値Ｃ１が一定値であるので、第一スイッチング電源回路１１が演算処理装置１３によってフィードバック制御されると、第一スイッチング電源回路１１の出力電圧の値Ｖ１が一定値に保たれる。
【００３０】
目標値Ｃ２は一定値ではい。つまり、目標値Ｃ２のデータ構造は複数のデータ（値）を時系列順で並べたデータ列からなり、そのデータ列は周期的に変動するパルス波のようなデータ列である。目標値Ｃ２のデータ列は、定数Ｋ２（Ｋ２≠０）をデータとして時系列順に並べた第一データ列と、ゼロをデータとして時系列順に並べた第二データ列とからなる。目標値Ｃ２のデータ列がメモリ１４にアドレス順に格納されており、メモリ１４のアドレスが時間に相当する。そのため、図２に示すステップＳＴ７の処理が目標値Ｃ２のデータ列のアドレス順（時系列順）に繰り返し行われることによって、目標値Ｃ２のデータ列がアドレス順（時系列順）に読み出される。なお、目標値Ｃ２のデータ列の周期Ｐは、ＰＷＭ信号Ｓ１，Ｓ２の周期よりも十分に長い。
【００３１】
目標値Ｃ２のデータ構造がパルス波のようなデータ列であるから、第二スイッチング電源回路１２が演算処理装置１３によってフィードバック制御されると、第二スイッチング電源回路１２の出力電圧又は出力電流がパルス波のように変化する。つまり、目標値Ｃ２が定数Ｋ２である時には、第二スイッチング電源回路１２の出力電圧の値Ｖ２又は出力電流の値Ｉ２が一定値に保たれる。目標値Ｃ２が定数Ｋ２からゼロに立ち下がれば、第二スイッチング電源回路１２の出力電圧の値Ｖ２又は出力電流の値Ｉ２が立ち下がる。目標値Ｃ２がゼロである時には、ＰＷＭ信号Ｓ２のレベルが変化しないとともにＰＷＭ信号Ｓ２のデューティ比（パルス幅）がゼロであり、第二スイッチング電源回路１２によって電圧・電流が出力されず、第二スイッチング電源回路１２出力電圧の値Ｖ２又は出力電流の値Ｉ２がゼロに保たれる。目標値Ｃ２がゼロから定数Ｋ２に立ち上がれば、第二スイッチング電源回路１２出力電圧の値Ｖ２又は出力電流の値Ｉ２が立ち下がる。
【００３２】
このように、第二スイッチング電源回路１２は、第一スイッチング電源回路１１の電圧・電流を変換するという電源回路と、その電圧・電流を断続的に負荷に供給するというスイッチング回路の役割を果たす駆動回路（ドライバー）である。
ここでは、両役割を果たす第二スイッチング電源回路１２を用いて説明するが、電源回路と、スイッチング回路が別々の回路であってもかまわない。
【００３３】
第二スイッチング電源回路１２の出力電圧の値Ｖ２又は出力電流の値Ｉ２がゼロでなければ、負荷２が作動し、電圧値Ｖ２又は電流値Ｉ２がゼロであれば、負荷２が停止する。なお、第二スイッチング電源回路１２の出力端子と負荷２との間に又は負荷２と基準電位部１５との間にスイッチング素子を設け、そのスイッチング素子のオン・オフが第二スイッチング電源回路１２の動作に同期してもよい。つまり、目標値Ｃ２が定数Ｋ２である期間に同期してスイッチング素子がオンになり、目標値Ｃ２がゼロである期間に同期してスイッチング素子がオフになる。その場合、スイッチング素子は、演算処理装置１３によってオン・オフされるか、他の回路（マイコン、タイミングジェネレーター等）によってオン・オフされる。スイッチング素子が他の回路によってオン・オフされる場合、他の回路からスイッチング素子に出力されるオン・オフ信号は演算処理装置１３にも入力され、そのスイッチング素子と目標値Ｃ２が演算処理装置１３によって同期される。
【００３４】
続いて、図３を参照して、メモリ１４に格納された制御ゲインＧ１のデータ構造について説明する。
制御ゲインＧ１のデータ構造は、複数のデータを時系列順で並べたデータ列からなる。制御ゲインＧ１のデータ列がメモリ１４にアドレス順に格納されており、メモリ１４のアドレスが時間に相当する。そのため、図２に示すステップＳＴ４の処理が制御ゲインＧ１のデータ列のアドレス順（時系列順）に繰り返し行われることによって、制御ゲインＧ１のデータ列がアドレス順（時系列順）に読み出される。
【００３５】
制御ゲインＧ１は一定値ではない。つまり、目標値Ｃ２が変動する際を除いて制御ゲインＧ１のデータ列のデータが定数Ｇｃ１であり、目標値Ｃ２が変動する際に制御ゲインＧ１のデータ列のデータが定数Ｇｃ１よりも高く設定されている。
【００３６】
具体的には、目標値Ｃ２がゼロから定数Ｋ２に立ち上がる時Ｔ１と同時に又は直前に制御ゲインＧ１が定数Ｇｃ１から上昇し、目標値Ｃ２がゼロから定数Ｋ２に立ち上がる時Ｔ１の後に制御ゲインＧ１が定数Ｇｃ１に低下し、それらの間の期間Ｐ１では制御ゲインＧ１のデータが定数Ｇｃ１よりも高く設定されている。
更に、目標値Ｃ２が定数Ｋ２からゼロに立ち下がる時Ｔ２と同時又は直前に制御ゲインＧ１が定数Ｇｃ１から上昇し、目標値Ｃ２が定数Ｋ２からゼロに立ち下がった時Ｔ２の後に制御ゲインＧ１が定数Ｇｃ１に低下し、それらの間の期間Ｐ２では制御ゲインＧ１が定数Ｇｃ１よりも高く設定されている。以上に説明した期間を除いて、制御ゲインＧ１が定数Ｇｃ１に設定される。
【００３７】
目標値Ｃ２が立ち上がる際の制御ゲインＧ１の増分Δ１及びその増加期間Ｐ１は、予め行った実験・シミュレーション等によって定めたものである。具体的には、増分Δ１及びその増加期間Ｐ１は、目標値Ｃ２及び電圧値Ｖ２（又は電流値Ｉ２）が変動する際に第一スイッチング電源回路１１の出力電圧に生じる脈動（グリッジ）の大きさを考慮したものである。目標値Ｃ２が立ち下がる際の制御ゲインＧ１の増分Δ２及びその増加期間Ｐ２も同様である。
【００３８】
増分Δ１と増分Δ２は等しくしてもよいし、又は相違するようにしてもよい。増加期間Ｐ１と増加期間Ｐ２は等しくしてもよいし、又は相違するようにしてもよい。
立ち上がり時の影響と立ち下がり時の影響が同等と考えられる場合は、増分Δ１と増分Δ２、増加期間Ｐ１と増加期間Ｐ２は、それぞれ等しくするようにすればよい。
目標値Ｃ２が立ち上がる際の制御ゲインＧ１の波形はパルス波（図３参照）、三角波、パルス波又は正弦波である。目標値Ｃ２が立ち下がる際の制御ゲインＧ１の波形も同様である。
【００３９】
以上のような制御ゲインＧ１のデータ列がメモリ１４に格納されているので、演算処理装置１３が図２に示すように順序処理を繰り返し行っている際に目標値Ｃ２を変動すれば（或る回のステップＳＴ７の目標値Ｃ２とその次の回のステップＳＴ７の目標値Ｃ２が異なれば）、制御ゲインＧ１も高める（或る回のステップＳＴ４の制御ゲインＧ１をその前の回のステップＳＴ４の制御ゲインＧ１よりも高くする）。
【００４０】
なお、増分Δ及び増加期間Ｐ１がフィードバック制御されてもよい。つまり、演算処理装置１３は、検出値Ｄ１と目標値Ｃ１の差分に基づいて増分Δ１若しくは増加期間Ｐ１又はこれらの両方を求め、目標値Ｃ２が立ち上がる際に増加期間Ｐ１中の制御ゲインＧ１を定数Ｇｃ１よりも増分Δ１だけ高めてもよい。増分Δ２及び増加期間Ｐ２についても同様である。
【００４１】
以上のように本発明の実施形態によれば、次のような作用効果を奏する。
（１）  第二スイッチング電源回路１２の出力電圧又は出力電流の波形がパルス波形であり、第二スイッチング電源回路１２の出力電圧又は出力電流が変動（立ち上がりや立ち下がり）する。一つの演算処理装置１３がＰＷＭ信号Ｓ１のデューティ比の決定処理とＰＷＭ信号Ｓ２のデューティ比の決定処理を順次行っているので（図２参照）、第二スイッチング電源回路１２の出力電圧又は出力電流が変動した後にＰＷＭ信号Ｓ１のデューティ比が通常時のゲインで決定されたのでは、第二スイッチング電源回路１２の出力電圧又は出力電流の変動による影響を吸収しきれずに、第一スイッチング電源回路１１の出力電圧に応答遅れの影響で大きな脈動が生じる。そのため、第二スイッチング電源回路１２の出力電圧又は出力電流が変動する際に第一スイッチング電源回路１１の出力電圧に脈動が生じる恐れがある（図３参照）。ところが、第二スイッチング電源回路１２の出力電圧又は出力電流が変動する際、つまり目標値Ｃ２が立ち上がったり立ち下がったりする際に制御ゲインＧ１が高められるので、第一スイッチング電源回路１１の出力電圧の応答遅れを抑制することができ、第二スイッチング電源回路１２の出力電圧又は出力電流の変動の際の第一スイッチング電源回路１１の出力電圧の脈動も抑制することができる。更に、第二スイッチング電源回路１２の出力電圧又は出力電流の変動の際にも、第二スイッチング電源回路１２の出力電圧又は出力電流の脈動を抑制することができる。それゆえ、第二スイッチング電源回路１２の出力電圧又は出力電流の立ち上がり及び立下りを高速化して波形を理想的な波形に近づけることができる。
【００４２】
（２）  一方、仮に図３に示す期間Ｐ１，Ｐ２以外の期間中にも制御ゲインＧ１が高い状態であると、第一スイッチング電源回路１１の出力電圧には、ＰＷＭ信号Ｓ１に同期した大きな脈動が発生したり、外乱等で発振してしまうといった副作用が起こりやすくなったりする。しかし、本発明の実施形態では、期間Ｐ１，Ｐ２以外の期間中は制御ゲインＧ１が定数Ｇｃ１で低い状態にあるので、第一スイッチング電源回路１１の出力電圧に脈動が発生することを抑制することができる。
【００４３】
（３）  増分Δ１，Δ２や増加期間Ｐ１，Ｐ２が実験・シミュレーション等によって定めたものであるから、第一スイッチング電源回路１１の出力電圧の脈動を最小限に抑えることができ、第二スイッチング電源回路１２の出力電圧又は出力電流の波形を理想的な波形に近づけることができる。
【００４４】
〔変形例〕
以上に本発明の一実施形態について説明した。本発明の趣旨を逸脱しない範囲で、上記実施形態から種々の変更をしてもよい。以下に幾つかの変形例を挙げる。以下に挙げる変形例を組み合わせて適用してもよい。
【００４５】
〔変形例１〕
上記実施形態では、第二スイッチング電源回路１２の数及び負荷２の数が１であったが、第二スイッチング電源回路１２の数及び負荷２の数が複数でもよい。
その場合、複数の第二スイッチング電源回路１２の出力端子が複数の負荷２にそれぞれ接続され、何れの第二スイッチング電源回路１２の入力端子が第一スイッチング電源回路１１の出力端子に接続されている。
これら負荷２の種類が同じであるか、又は異なる。
これら第二スイッチング電源回路１２の種類が同じであるか、又は異なる。
そして、図２に示す場合と同様に、演算処理装置１３は、第一スイッチング電源回路１１用のＰＷＭ信号Ｓ１のデューティ比の決定処理を行った後に、第二スイッチング電源回路１２毎にＰＷＭ信号Ｓ２のデューティ比の決定処理を順次行う。そして、演算処理装置１３は、これらの決定処理を順次繰り返し行う。
また、メモリ１４には、第二スイッチング電源回路１２ごとに目標値Ｃ２及び制御ゲインＧ２が格納されている。これら第二スイッチング電源回路１２の目標値Ｃ２の定数Ｋ２が互いに等しくてもよいし、相違してもよい。
また、目標値Ｃ２のデータ列の周期Ｐは何れの第二スイッチング電源回路１２でも等しい。目標値Ｃ２が定数Ｋ２になる期間は、第二スイッチング電源回路１２ごとに相違してもよいし、何れの第二スイッチング電源回路１２でも等しい。目標値Ｃ２が定数Ｋ２になる期間は、何れの第二スイッチング電源回路１２でも同期してもよいし、非同期でもよい。
何れの第二スイッチング電源回路１２の目標値Ｃ２が変動する際に制御ゲインＧ１が定数Ｇｃ１よりも高められる。
【００４６】
〔変形例２〕
上記実施形態では、デジタル制御回路（演算処理装置１３及びメモリ１４）を用いて、スイッチング電源回路１１，１２をデジタル制御していた。演算処理装置１３及びメモリ１４の代わりにアナログ制御回路を用いて、スイッチング電源回路１１，１２をアナログ制御してもよい。
【００４７】
〔第２の実施の形態〕
図４は、発光素子３２ａ，３２ｂ及び冷却器３９の駆動装置４０のブロック図である。
【００４８】
この駆動装置４０は、発光素子３２ａ，３２ｂを駆動するものである。具体的には、駆動装置４０は、発光素子３２ａ，３２ｂを点滅させるものである。発光素子３２ａ，３２ｂの点滅速度は肉眼で認識できないほど高速である。また、発光素子３２ａの点滅周期（一回の点灯及び消灯の周期）と発光素子３２ｂの点滅周期が等しい。
発光素子３２ａはレーザーダイオードであり、発光素子３２ｂは発光ダイオードである。
冷却器３９はファン又はペルチェ素子である。冷却器３９は発光素子３２ａ，３２ｂを冷却するものである。
【００４９】
この駆動装置４０は、第一スイッチング電源回路４１、第二スイッチング電源回路４２ａ，４２ｂ、演算処理装置（制御部）４３、メモリ（記憶媒体）４４、スイッチング素子４７、温度センサ４８及び処理部４９等を備える。なお、この駆動装置４０と発光素子３２ａ，３２ｂを備える装置が発光装置である。
【００５０】
温度センサ４８は、駆動装置４０の環境温度を電気信号に変換することによって、駆動装置４０の環境温度を検出するものである。より具体的には、温度センサ４８が発光素子３２ａ，３２ｂに又はその近傍に設けられ、発光素子３２ａ，３２ｂの温度を電気信号に変換するものである。温度センサ４８によって検出された温度を表す電気信号は、処理部４９に出力される。
演算処理装置４３及び処理部４９はマイコン、ＤＳＰ（Digital Signal Processor）等のプロセッサである。
【００５１】
処理部４９は温度センサ４８の出力を監視するものであり、処理部４９がデジタル回路のコンパレータとして機能する。具体的には、処理部４９は、温度センサ４８によって検出された温度を所定の閾値と比較し、その比較結果を表す信号を演算処理装置４３に出力する。例えば、温度センサ４８によって検出された温度が所定の閾値を超えれば、処理部４９から演算処理装置４３に出力される信号がハイレベルであり、温度センサ４８によって検出された温度が所定の閾値以下であれば、処理部４９から演算処理装置４３に出力される信号がローレベルである。なお、処理部４９代わりにアナログ回路としての比較回路を用いてもよい。
【００５２】
メモリ４４は不揮発性のメモリである。メモリ４４には、目標値Ｃ１，Ｃａ２，Ｃｂ２及び制御ゲインＧ１，Ｇａ２，Ｃｂ２が格納されている。目標値Ｃ１，Ｃａ２，Ｃｂ２及び制御ゲインＧ１，Ｇａ２，Ｃｂ２については後に詳述する。
【００５３】
第一スイッチング電源回路４１の入力端子が駆動装置４０の入力端子であり、一定の値Ｖinの電圧がその入力端子に印加される。第一スイッチング電源回路４１の出力端子が第二スイッチング電源回路４２ａ，４２ｂの入力端子に接続され、第二スイッチング電源回路４２ａの出力端子が抵抗器４６ａを介して発光素子３２ａのアノードに接続され、第二スイッチング電源回路４２ｂの出力端子が抵抗器４６ｂを介して発光素子３２ｂのアノードに接続されている。発光素子３２ａ，３２ｂのカソードが基準電位部（グランド）４５に接続されている。また、第一スイッチング電源回路４１の出力端子と基準電位部４５との間には、冷却器３９とスイッチング素子４７が直列接続されている。
【００５４】
第一スイッチング電源回路４１は、直流出力型、一定電圧出力型及び昇圧型のＤＣ−ＤＣコンバーター（スイッチングレギュレーター）である。第一スイッチング電源回路４１はキャパシタ５１、インダクタ５２、スイッチング素子（トランジスタ）５３及び整流素子５４を有する。基準電位部４５と整流素子５４のアノードとの間にはキャパシタ５１及びインダクタ５２が直列接続され、キャパシタ５１とインダクタ５２の接続部が第一スイッチング電源回路４１の入力端子となる。整流素子５４のアノードと基準電位部４５との間には、スイッチング素子５３が接続されている。整流素子５４のカソードが第一スイッチング電源回路４１の出力端子となる。
【００５５】
第二スイッチング電源回路４２ａ，４２ｂは、直流出力型、一定電流出力型及び降圧型のＤＣ−ＤＣコンバーター（スイッチングレギュレーター）である。
第二スイッチング電源回路４２ａはスイッチング素子（トランジスタ）６１、整流素子６２及びキャパシタ６３を有する。整流素子６２のアノードが基準電位部４５に接続されている。整流素子６２のカソードと第一スイッチング電源回路４１の整流素子５４のカソードとの間にはスイッチング素子６１が接続されている。整流素子６２のカソードがキャパシタ６３の一方の電極に接続され、整流素子６２のカソード及びキャパシタ６３の一方の電極が第二スイッチング電源回路４２ａの出力端子である。キャパシタ６３の他方の電極が基準電位部４５に接続されている。なお、整流素子６２のカソードとキャパシタ６３の一方の電極との間にインダクタが接続されてもよい。
【００５６】
第二スイッチング電源回路４２ｂはスイッチング素子（トランジスタ）７１、整流素子７２及びキャパシタ７３を有する。整流素子７２のアノードが基準電位部４５に接続されている。整流素子７２のカソードと第一スイッチング電源回路４１の整流素子５４のカソードとの間にはスイッチング素子７１が接続されている。整流素子７２のカソードがキャパシタ７３の一方の電極に接続され、整流素子７２のカソード及びキャパシタ７３の一方の電極が第二スイッチング電源回路４２ｂの出力端子である。キャパシタ７３の他方の電極が基準電位部４５に接続されている。なお、整流素子７２のカソードとキャパシタ７３の一方の電極との間にインダクタが接続されてもよい。
【００５７】
演算処理装置４３がスイッチング素子５３（特にゲート又はベース）に周期一定のＰＷＭ信号Ｓ１を出力し、スイッチング素子５３がＰＷＭ信号Ｓ１に従ってオン・オフする。第一スイッチング電源回路４１の入力端子からインダクタ５２及びスイッチング素子５３を経由して基準電位部１５へ流れる電流がスイッチング素子５３によってオン・オフされることによって、電圧値Ｖinの直流電力が電圧値Ｖ１の直流電力に変換される。第一スイッチング電源回路４１の出力電圧の値Ｖ１は検出値Ｄ１として演算処理装置４３に帰還される。
【００５８】
演算処理装置４３がスイッチング素子６１（特にゲート又はベース）に周期一定のＰＷＭ信号Ｓａ２を出力し、スイッチング素子６１がＰＷＭ信号Ｓａ２に従ってオン・オフする。第二スイッチング電源回路４２ａの入力端子からスイッチング素子６１を経由して第二スイッチング電源回路４２ａの出力端子へ流れる電流がスイッチング素子６１によってオン・オフされることによって、電圧値Ｖ１の直流電力が電流値Ｉａ２の直流電力に変換される。第二スイッチング電源回路４２ａの出力電流の値Ｉａ２が検出値Ｄａ２として演算処理装置４３に帰還される。ここで、第二スイッチング電源回路４２ａの出力電流の値Ｉａ２は抵抗器４６ａの電圧の値に換算される。
【００５９】
演算処理装置４３がスイッチング素子７１（特にゲート又はベース）に周期一定のＰＷＭ信号Ｓｂ２を出力し、スイッチング素子７１がＰＷＭ信号Ｓｂ２に従ってオン・オフする。第二スイッチング電源回路４２ｂの入力端子からスイッチング素子７１を経由して第二スイッチング電源回路４２ｂの出力端子へ流れる電流がスイッチング素子７１によってオン・オフされることによって、電圧値Ｖ１の直流電力が電流値Ｉｂ２の直流電力に変換される。第二スイッチング電源回路４２ｂの出力電流の値Ｉｂ２が検出値Ｄｂ２として演算処理装置４３に帰還される。ここで、第二スイッチング電源回路４２ｂの出力電流の値Ｉｂ２は抵抗器４６ｂの電圧値に換算される。
【００６０】
ＰＷＭ信号Ｓ１，Ｓａ２，Ｓｂ２のデューティ比（パルス幅）がＰＷＭ信号Ｓ１，Ｓａ２，Ｓｂ２の一周期毎に演算処理装置４３によって決定される。つまり、演算処理装置４３は、ＰＷＭ信号Ｓ１のデューティ比の決定処理と、ＰＷＭ信号Ｓａ２のデューティ比の決定処理と、ＰＷＭ信号Ｓｂ２のデューティ比の決定処理とを順次繰り返し行う（図５参照）。図５は、メモリ４４に格納されたプログラム４４ａに従って演算処理装置４３が行う処理の流れを示したものである。
ステップＳＴ２１では、演算処理装置４３が第一スイッチング電源回路４１の出力電圧の値Ｖ１を検出値Ｄ１として読み込む。
次のステップＳＴ２２では、演算処理装置４３がメモリ４４から目標値Ｃ１を読み込む。
次のステップＳＴ２３では、演算処理装置４３が検出値Ｄ１と目標値Ｃ１の差を演算する。
次のステップＳＴ２４では、演算処理装置４３がメモリ４４から制御ゲインＧ１を読み込む。
次のステップＳＴ２５では、演算処理装置４３が、差に制御ゲインＧ１を乗ずることで得られた値に基づくディーティ比を算出し、そのデューティ比のＰＷＭ信号Ｓ１を第一スイッチング電源回路４１のスイッチング素子５３に出力する。図５に示すｆは、差に制御ゲインＧ１を乗ずることで得られた値に基づいてディーティ比を求めるための関数を表す。
次のステップＳＴ２６では、演算処理装置４３が第二スイッチング電源回路４２ａの出力電流の値Ｉａ２を検出値Ｄａ２として読み込む。
次のステップＳＴ２７では、演算処理装置４３がメモリ４４から目標値Ｃａ２を読み込む。
次のステップＳＴ２８では、演算処理装置４３が検出値Ｄａ２と目標値Ｃａ２の差を演算する。
次のステップＳＴ２９では、演算処理装置４３がメモリ４４から制御ゲインＧａ２を読み込む。
次のステップＳＴ３０では、演算処理装置４３が差に制御ゲインＧａ２を乗ずることで得られた値に基づくディーティ比を算出し、そのデューティ比のＰＷＭ信号Ｓａ２を第二スイッチング電源回路４２ａのスイッチング素子６１に出力する。図５に示すＦは、差に制御ゲインＧａ２を乗ずることで得られた値に基づいてディーティ比を求めるための関数を表す。
次のステップＳＴ３１では、演算処理装置４３が第二スイッチング電源回路４２ｂの出力電流の値Ｉｂ２を検出値Ｄｂ２として読み込む。
次のステップＳＴ３２では、演算処理装置４３がメモリ４４から目標値Ｃｂ２を読み込む。
次のステップＳＴ３３では、演算処理装置４３が検出値Ｄａ２と目標値Ｃｂ２の差を演算する。
次のステップＳＴ７０では、演算処理装置４３がメモリ４４から制御ゲインＧｂ２を読み込む。
次のステップＳＴ３５では、演算処理装置４３が、差に制御ゲインＧｂ２を乗ずることで得られた値に基づくディーティ比を算出し、そのデューティ比のＰＷＭ信号Ｓｂ２を第二スイッチング電源回路４２ｂのスイッチング素子７１に出力する。図５に示すＧは、差に制御ゲインＧｂ２を乗ずることで得られた値に基づいてディーティ比を求めるための関数を表す。
その後、演算処理装置４３の処理がステップＳＴ２１に戻る。
ＰＷＭ信号Ｓ１，Ｓａ２，Ｓｂ２の一周期の間に上述のステップＳＴ２１〜ＳＴ３５の処理が一回行われ、ステップＳＴ２１〜ステップＳＴ３５の処理が繰り返し行われることによってＰＷＭ信号Ｓ１，Ｓａ２，Ｓｂ２が継続して出力され、スイッチング電源回路４１，４２ａ，４２ｂがフィードバック制御される。
【００６１】
図６を参照して、メモリ１４に格納された目標値Ｃ１，Ｃａ２，Ｃｂ２及び制御ゲインＧ１について説明する。図６は、メモリ１４に格納された目標値Ｃ１，Ｃａ２，Ｃｂ２及び制御ゲインＧ１のデータ構造を時系列で示すとともに、フィードバック制御に伴う電圧値Ｖ１、電流値Ｉａ２及び電流値Ｉｂ２の変化を示したタイミングチャートである。
【００６２】
目標値Ｃ１のデータ構造は第１実施形態において説明した目標値Ｃ１のデータ構造と同様であるので、目標値Ｃ１のデータ構造の説明を省略する。図５に示すステップＳＴ２２の処理が目標値Ｃ１のデータ列のアドレス順（時系列順）に繰り返し行われることによって、目標値Ｃ１のデータ列がアドレス順（時系列順）に読み出される。そのため、第一スイッチング電源回路４１の出力電圧の値Ｖ１が一定値に保たれる。
【００６３】
目標値Ｃａ２，Ｃｂ２のデータ構造は、第１実施形態において説明した目標値Ｃ２と同様に、周期的に変動するパルスのようなデータ列である。目標値Ｃａ２のデータ列は、定数Ｋａ２（Ｋａ２≠０）をデータとして時系列順に並べたデータ列と、ゼロをデータとして時系列順に並べたデータ列とからなる。目標値Ｃｂ２のデータ列は、定数Ｋｂ２（Ｋｂ２≠０）を時系列順で並べたデータ列と、ゼロをデータとして時系列順で並べたデータ列とからなる。目標値Ｃａ２のデータ列の周期Ｐと目標値Ｃｂ２のデータ列の周期Ｐは等しい。目標値Ｃａ２のデータ列の周期と目標値Ｃａ２が定数Ｋａ２になる期間は目標値Ｃｂ２が定数Ｋｂ２になる期間よりも長く、目標値Ｃｂ２が定数Ｋｂ２になる期間全体は目標値Ｃａ２が定数Ｋａ２になる期間に時間的に重なっている（含まれている）。
【００６４】
図５に示すステップＳＴ２７の処理が目標値Ｃａ２のデータ列のアドレス順（時系列順）に繰り返し行われることによって、目標値Ｃａ２のデータ列がアドレス順（時系列順）に読み出される。そのため、目標値Ｃａ２が定数Ｋａ２である期間では、第二スイッチング電源回路４２ａの出力電流の値Ｉａ２が一定値に保たれ、発光素子３２ａが点灯する。目標値Ｃａ２がゼロである期間では、第二スイッチング電源回路４２ａの出力電流の値Ｉａ２がゼロに保たれ、発光素子３２ａが消灯する。
【００６５】
同様に、図５に示すステップＳＴ２９の処理が目標値Ｃｂ２のデータ列のアドレス順（時系列順）に繰り返し行われることによって、目標値Ｃｂ２のデータ列がアドレス順（時系列順）に読み出される。そのため、目標値Ｃｂ２が定数Ｋｂ２である期間では、第二スイッチング電源回路４２ｂの出力電流の値Ｉｂ２が一定値に保たれ、発光素子３２ｂが点灯する。目標値Ｃｂ２がゼロである期間では、第二スイッチング電源回路４２ｂの出力電流の値Ｉｂ２がゼロに保たれ、発光素子３２ｂが消灯する。
【００６６】
制御ゲインＧ１のデータ構造は、複数のデータを時系列順に並べたデータ列からなり、そのデータ列がアドレス順にメモリ４４に格納され、メモリ１４のアドレスが時間に相当する。
目標値Ｃａ２がゼロから定数Ｋａ２に立ち上がる時Ｔ１１と同時に又は直前に制御ゲインＧ１が定数Ｇｃ１から上昇し、目標値Ｃａ２がゼロから定数Ｋａ２に立ち上がる時Ｔ１１の後に制御ゲインＧ１が定数Ｇｃ１に低下し、それらの間の期間Ｐ１１では制御ゲインＧ１のデータが定数Ｇｃ１よりも高く設定されている。
また、目標値Ｃｂ２がゼロから定数Ｋｂ２に立ち上がる時Ｔ１２と同時に又は直前に制御ゲインＧ１が定数Ｇｃ１から上昇し、目標値Ｃｂ２がゼロから定数Ｋｂ２に立ち上がる時Ｔ１２の後に制御ゲインＧ１が定数Ｇｃ１に低下し、それらの間の期間Ｐ１２では制御ゲインＧ１のデータが定数Ｇｃ１よりも高く設定されている。
目標値Ｃｂ２が定数Ｋｂ２からゼロに立ち下がる時Ｔ１３と同時又は直前に制御ゲインＧ１が定数Ｇｃ１から上昇し、目標値Ｃｂ２が定数Ｋｂ２からゼロに立ち下がった時Ｔ１３の後に制御ゲインＧ１が定数Ｇｃ１に低下し、それらの間の期間Ｐ１３では制御ゲインＧ１のデータが定数Ｇｃ１よりも高く設定されている。
目標値Ｃａ２が定数Ｋａ２からゼロに立ち下がる時Ｔ１４と同時又は直前に制御ゲインＧ１が定数Ｇｃ１から上昇し、目標値Ｃａ２が定数Ｋａ２からゼロに立ち下がった時Ｔ１４の後に制御ゲインＧ１が定数Ｇｃ１に低下し、それらの間の期間Ｐ１４では制御ゲインＧ１のデータが定数Ｇｃ１よりも高く設定されている。
つまり、目標値Ｃａ２，Ｃｂ２及び電流値Ｉａ２，Ｉｂ２が変動する際を除いて制御ゲインＧ１のデータが定数Ｇｃ１に設定され、目標値Ｃａ２，Ｃｂ２及び電流値Ｉａ２，Ｉｂ２が変動する際に制御ゲインＧ１のデータが定数Ｇｃ１よりも高く設定されている。
【００６７】
目標値Ｃａ２，Ｃｂ２及び電流値Ｉａ２，Ｉｂ２が変動する際の制御ゲインＧ１の増分Δ１１，Δ１２，Δ１３，Δ１４及び増加期間Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４は、予め行った実験・シミュレーション等によって定めたものである。
増分Δ１１，Δ１２，Δ１３，Δ１４は等しく、又は相違する。増加期間Ｐ１１，Ｐ１２，Ｐ１３，Ｐ１４は等しく、又は相違する。
【００６８】
一般的に、電流変化が大きい場合に、脈動も大きくなるので、図６に示すように、Ｋａ１がＫｂ２よりも大きい場合に、増分Δ１１が、Δ１２よりも大きく、Δ１３がΔ１４より小さく設定される。
【００６９】
図５に示すステップＳＴ２４の処理が制御ゲインＧ１のデータ列のアドレス順（時系列順）に繰り返し行われることによって、制御ゲインＧ１のデータ列がアドレス順（時系列順）に読み出される。そのため、演算処理装置４３が図５に示すように順序処理を繰り返し行っている際に目標値Ｃａ２，Ｃｂ２及び電流値Ｉａ２，Ｉｂ２が変動すれば、演算処理装置４３が制御ゲインＧ１を高める。
【００７０】
なお、増分Δ１１及び増加期間Ｐ１１がフィードバック制御されてもよい。つまり、演算処理装置４３は、検出値Ｄ１と目標値Ｃ１の差分に基づいて増分Δ１１若しくは増加期間Ｐ１２又はこれらの両方を求め、目標値Ｃａ２が立ち上がる際に増加期間Ｐ１１中の制御ゲインＧ１を定数Ｇｃ１よりも増分Δ１１だけ高めてもよい。増分Δ１２及び増加期間Ｐ１２についても、増分Δ１３及び増加期間Ｐ１３についても、増分Δ１４及び増加期間Ｐ１４についても同様である。
【００７１】
ところで、演算処理装置４３が図５に示す処理を繰り返し実行している際に、温度センサ４８によって検出された温度が所定の閾値を超えることによって、処理部４９から演算処理装置４３に出力される信号が変動したとする。この温度センサ４８によって検出された温度が所定の閾値を超えることを演算処理装置４３は、割り込み処理として認識する。その場合、演算処理装置４３は、ステップＳＴ２４の処理では図６に示すようなデータ列のデータを制御ゲインＧ１として読み込む代わりに、定数Ｇｃ１よりも高い値のデータを制御ゲインＧ１としてメモリ４４から読み込む。ここで、定数Ｇｃ１よりも高い値のデータはメモリ４４に格納されている。
【００７２】
そして、演算処理装置４３は、図５に示す処理を繰り返し実行する（ただし、何れの回でも、ステップＳＴ２４の処理では、定数Ｇｃ１よりも高い値のデータを制御ゲインＧ１として読み込む。）。その処理を実行している、演算処理装置４３が、温度センサ４８によって検出された温度が所定の閾値を超える又はその逆の事象を認識した場合、割り込み処理を実行する。割り込み処理では、演算処理装置４３がスイッチング素子４７をオンからオフ又はオフからオンに切り替える。具体的には、処理部４９から演算処理装置４３に出力される信号がローレベルからハイレベルに変動した場合には、演算処理装置４３がスイッチング素子４７をオフからオンに切り替え、冷却器３９が作動する。処理部４９から演算処理装置４３に出力される信号がハイレベルからローレベルに変動した場合には、演算処理装置４３がスイッチング素子４７をオンからオフに切り替え、冷却器３９が停止する。
【００７３】
割り込み処理後は、演算処理装置４３は、その直後の一定の期間、図５に示す処理を複数回繰り返し実行する（ただし、何れの回でも、ステップＳＴ２４の処理では、定数ＧＣ１よりも冷却器３９動作に関する高い値のデータを制御ゲインＧ１として読み込む。）。その後、冷却器３９動作に関する影響が収束する一定の時間の経過後、演算処理装置４３は、制御ゲインＧ１を図６に示すようなデータ列のデータに戻し、図５に示す処理を繰り返し実行する（ステップＳＴ２４の処理では図６に示すようなデータ列のデータを制御ゲインＧ１として読み込む。）。
【００７４】
演算処理装置４３が以上のような処理を行うことによって、目標値Ｃａ２，Ｃｂ２及び電流値Ｉａ２，Ｉｂ２が変動する時Ｔ１１，Ｔ１２，Ｔ１３，Ｔ１４以外でも、制御ゲインＧ１が定数Ｇｃ１よりも高められる。つまり、駆動装置４０の温度が上昇して冷却器３９を起動する際（した直後）の一定期間中に制御ゲインＧ１が定数Ｇｃ１よりも高められる。冷却器３９を停止する際（した直後）の一定期間中にも制御ゲインＧ１が定数Ｇｃ１よりも高められる。
【００７５】
閾値超えの検出から実際の冷却器３９の起動／停止までに所定の遅延時間を持たせれば、起動／停止の直後だけでなく、起動／停止の直前の所定の遅延時間の間にも制御ゲインＧ１を高めることができる。
【００７６】
以上のように第２の実施の形態によれば、第１の実施の形態で説明した作用効果と同様の作用効果を奏する上、更に次のような作用効果を奏する。
【００７７】
（Ａ）  冷却器３９が起動する際や停止する際に制御ゲインＧ１が高められるので、第一スイッチング電源回路４１の出力電圧の脈動を抑制することができ、第二スイッチング電源回路４２ａ，４２ｂの出力への冷却器３９が起動する際や停止する際の影響を最小限に抑え、第一スイッチング電源回路４１の脈動を抑制することができる。それゆえ、第二スイッチング電源回路４２ａ，４２ｂの出力の波形を理想的な波形に近づけることができる。
【００７８】
〔変形例〕
以上に本発明の一実施形態について説明した。本発明の趣旨を逸脱しない範囲で、上記第２の実施形態から種々の変更をしてもよい。以下に幾つかの変形例を挙げる。以下に挙げる変形例を組み合わせて適用してもよい。
【００７９】
〔変形例１〕
目標値Ｃｂ２のデータ列の位相をずらし、目標値Ｃｂ２がゼロである期間が、目標値Ｃａ２が定数Ｋａ２である期間に時間的に重なり、目標値Ｃａ２がゼロである期間が、目標値Ｃｂ２が定数Ｋｂ２である期間に時間的に重なってもよい。この場合、目標値Ｃｂ２及び電流値Ｉｂ２が変動する際の制御ゲインＧ１が増える期間Ｐ１２，Ｐ１４が、目標値Ｃｂ２のデータ列の位相ずれ分だけずれる。そのため、目標値Ｃａ２，Ｃｂ２及び電流値Ｉａ２，Ｉｂ２が変動する際に制御ゲインＧ１が定数Ｇｃ１から高められる。
【００８０】
〔変形例２〕
第一スイッチング電源回路４１の出力端子に接続される第二スイッチング電源回路の数が３以上であり、これら第二スイッチング電源回路の出力端子に複数の発光素子がそれぞれ接続されてもよい。
【００８１】
例えば、図７に示すように、第二スイッチング電源回路４２ａ，４２ｂに加えて第二スイッチング電源回路４２ｃの入力端子が第一スイッチング電源回路４１の出力端子に接続され、発光素子３２ｃのアノードが第二スイッチング電源回路４２ｃの出力端子に接続され、発光素子３２ｃのカソードが基準電位部４５に接続されている。
【００８２】
第二スイッチング電源回路４２ｃは第二スイッチング電源回路４２ａ，４２ｂと同様に構成されている。ここで、符号８１，８２，８３はそれぞれ第二スイッチング電源回路４２ｃのスイッチング素子、整流素子、キャパシタである。また、符号４６ｃは抵抗器である。符号Ｉｃ２は第二スイッチング電源回路４２ｃの出力電流の値であり、符号Ｓｃ２は演算処理装置４３によってスイッチング素子８１に出力されるＰＷＭ信号であり、符号Ｄｃ２は電流値Ｉｃ２の検出値であり、符号Ｃｃ２は演算処理装置４３によって読み取られる目標値であり、符号Ｇｃ２は演算処理装置４３によって読み取られる制御ゲインである。
【００８３】
検出値Ｄｃ２、目標値Ｃｃ２及び制御ゲインＧｃ２はＰＷＭ信号Ｓｃ２のデューティ比を決定する際に利用される。つまり、演算処理装置４３は、図５に示すＰＷＭ信号Ｓｂ２のデューティ比の決定処理（ステップＳＴ３１〜ＳＴ３５）に続けて、図８に示すようにＰＷＭ信号Ｓｃ２のデューティ比の決定処理（ステップＳＴ３６〜ステップＳＴ４０）を行う。そして、演算処理装置４３は、ＰＷＭ信号Ｓ１のデューティ比の決定処理（ステップＳＴ２１〜ＳＴ２５）、ＰＷＭ信号Ｓａ２のデューティ比の決定処理（ステップＳＴ２６〜Ｓ３０）、ＰＷＭ信号Ｓｂ２のデューティ比の決定処理（ステップＳＴ３１〜ＳＴ３５）、ＰＷＭ信号Ｓｃ２のデューティ比の決定処理（ステップＳＴ３６〜ＳＴ４０）を繰り返して行う（図８参照）。なお、図８においてステップＳＴ４０におけるｇは関数を表す。
【００８４】
図９は、メモリ４４に格納された目標値Ｃ１，Ｃａ２，Ｃｂ２，Ｃｃ２及び制御ゲインＧ１のデータ構造を示したものである。
図９に示すように、目標値Ｃ１，Ｃａ２，Ｃｂ２，Ｃｃ２及び制御ゲインＧ１の何れのデータ構造も、複数のデータを時系列順（アドレス順）に並べたデータ列である。
目標値Ｃ１のデータ列のデータは全て等しい。
【００８５】
目標値Ｃａ２，Ｃｂ２，Ｃｃ２のデータ列は周期的に変動するパルスのようなデータ列であり、これらの周期は何れも等しい。目標値Ｃａ２が定数Ｋａ２である期間（時Ｔ２１から時Ｔ２２までの期間）と、目標値Ｃｂ２が定数Ｋｂ２である期間（時Ｔ２２から時Ｔ２３までの期間）と、目標値Ｃｃ２が定数Ｋｃ２（ただし、Ｋｃ２≠０）である期間（時Ｔ２３から時Ｔ２１までの期間）は時間的にずれている。目標値Ｃａ２がゼロから定数Ｋａ２に立ち上がるのに同期して、目標値Ｃｃ２が定数Ｋｃ２からゼロに立ち下がる（時Ｔ２１参照）。目標値Ｃｂ２がゼロから定数Ｋｂ２に立ち上がるのに同期して、目標値Ｃａ２が定数Ｋａ２からゼロに立ち下がる（時Ｔ２２参照）。目標値Ｃｃ２がゼロから定数Ｋｃ２に立ち上がるのに同期して、目標値Ｃｂ２が定数Ｋｂ２からゼロに立ち下がる（時Ｔ２３参照）。
【００８６】
制御ゲインＧ１のデータ列のうち期間Ｐ２１，Ｐ２２，Ｐ２３以外の期間のデータは定数Ｇｃ１に設定され、期間Ｐ２１，Ｐ２２，Ｐ２３の期間のデータはゼロに設定されている。期間Ｐ２１は、目標値Ｃｃ２，Ｃａ２及び電流値Ｉｃ２，Ｉａ２が変動する時Ｔ２１を跨いだ期間であり、期間Ｐ２１は、目標値Ｃａ２，Ｃｂ２及び電流値Ｉａ２，Ｉｂ２が変動する時Ｔ２２を跨いだ期間であり、期間Ｐ２３は、目標値Ｃｂ２，Ｃｃ２及び電流値Ｉｂ２，Ｉｃ２が変動する時Ｔ２３を跨いだ期間である。期間Ｐ２１，Ｐ２２，Ｐ２３は、目標値Ｃａ２，Ｃｂ２，Ｃｃ２のデータ列の周期よりも短い。
なお、期間Ｐ２１の始まりが時Ｔ２１に同期し、期間Ｐ２２の始まりが時Ｔ２２に同期し、期間Ｐ２３の始まりが時Ｔ２３に同期してもよい。
【００８７】
図８に示すステップＳＴ２４の処理が制御ゲインＧ１のデータ列のアドレス順（時系列順）に繰り返し行われることによって、制御ゲインＧ１のデータ列がアドレス順（時系列順）に読み出される。そのため、演算処理装置４３が図８に示すように順序処理を繰り返し行っている際に目標値Ｃａ２，Ｃｂ２，Ｃｃ２及び電流値Ｉａ２，Ｉｂ２，Ｉｃ２が変動する際に、演算処理装置４３が制御ゲインＧ１を高める。
【００８８】
図９に示すように、脈動の大きさは、変動（の差）即ち目標値の波高値（の差））の影響を受けるので、制御ゲインＧ１の設定は、目標値の波高値（の差）により決めることが望ましい。
【００８９】
なお、上記各実施形態では、電源回路（第一スイッチング電源回路１１、第一スイッチング電源回路４１）は、電圧をフィードバックする例で説明したが、電流をフィードバックして、一定の電流値の電力を出力するようにしてもよい。
【００９０】
〔第３の実施の形態〕
図１０を参照して、第２実施形態の変形例２に係る発光装置を備える投影装置について説明する。図１０は、投影装置の光学ユニットを示した平面図である。
【００９１】
図１０に示すように、投影装置は、発光装置に加えて、励起光蛍光変換装置８０、光学系７０、表示素子７５及び投影レンズユニット９０等を備える。
【００９２】
発光素子３２ａが青色発光ダイオードであり、発光素子３２ｃが赤色発光ダイオードである。発光素子３２ｃと発光素子３２ａはこれらの光軸が直交するように配置されている。
【００９３】
発光素子３２ｂの数は複数である。これら発光素子３２ｂは、二次元アレイ状に配列されている。発光素子３２ｂから発するレーザー励起光の波長帯域は、青色帯域又は紫外線帯域であるが、特に限定するものではない。発光素子３２ｂが励起光のレーザーダイオードである。発光素子３２ｂと発光素子３２ａはこれらの光軸が直交するように配置されている。
【００９４】
励起光蛍光変換装置８０は、発光素子３２ｂによって発せられた励起光から緑色の蛍光を生成するものである。励起光蛍光変換装置８０は、複数のコリメータレンズ８１、レンズ群８２、レンズ群８３、蛍光体ホイール８４及びスピンドルモーター８５を有する。コリメータレンズ８１が発光素子３２ｂにそれぞれ対向配置され、各発光素子３２ｂから発したレーザー励起光がコリメータレンズ８１によってコリメートされる。レンズ群８２及びレンズ群８３は、同一光軸上に配置されている。レンズ群８２及びレンズ群８３は、コリメータレンズ８１によってコリメートされたレーザー励起光の光束群を一つに纏めて、集光させる。
【００９５】
蛍光体ホイール８４は、複数の発光素子３２ｂが二次元アレイ状に配列された面に対向配置されている。レンズ群８２及びレンズ群８３が蛍光体ホイール８４と発光素子３２ｂとの間に配置されており、レンズ群８２及びレンズ群８３の光軸が蛍光体ホイール８４に直交する。また、レンズ群８２，８３の光軸は、発光素子３２ｂ，３２ｃの光軸と平行であり、かつ、発光素子３２ａの光軸に直交する。
【００９６】
レンズ群８２及びレンズ群８３によって集光されたレーザー励起光は蛍光体ホイール８４に照射される。蛍光体ホイール８４は、レーザー励起光によって励起されて緑色光を発する緑色蛍光体を鏡面ホイールに形成したものである。そのため、レーザー励起光が蛍光体ホイール８４の緑色蛍光体に照射されることによって、その緑色蛍光体から緑色光が発する。蛍光体ホイール８４がスピンドルモーター８５に連結され、蛍光体ホイール８４がスピンドルモーター８５によって回転される。
【００９７】
なお、励起光を発する複数の発光素子３２ｂを、緑色光を発する一つの発光素子（発光ダイオード）３２ｂに変更してもよい。その場合、蛍光体ホイール８４とレンズ群８３の光軸が交差する個所に発光素子３２ｂを設け、コリメータレンズ８１及びレンズ群８２を省略することができる。
【００９８】
続いて、光学系７０について詳細に説明する。光学系７０は、発光素子３２ｃによって発せられた赤色光の光軸、蛍光体ホイール８４によって発せられた緑色光の光軸及び発光素子３２ａによって発せられた青色光の光軸を一つに重ねて、これらの赤色光、緑色光及び青色光を表示素子７５に照射するものである。この光学系７０は、レンズ群７０ａ、レンズ７０ｂ、レンズ群７０ｃ、第一ダイクロイックミラー７０ｄ、第二ダイクロイックミラー７０ｅ、レンズ７０ｆ、反射ミラー７０ｇ、レンズ７０ｈ、インテグレータ光学素子７０ｉ、レンズ７０ｊ、光軸変換ミラー７０ｋ、集光レンズ群７０ｍ、照射ミラー７０ｐ及び照射レンズ７０ｑを有する。
【００９９】
レンズ群７０ａは、発光素子３２ａに対向する。レンズ群７０ａ及びレンズ７０ｂは、これらの光軸が一直線状になるように配列されている。レンズ群７０ａ及びレンズ７０ｂは、それらの光軸がレンズ群８２とレンズ群８３の間でレンズ群８２及びレンズ群８３の光軸に対して直交するように配置されている。
【０１００】
第一ダイクロイックミラー７０ｄは、レンズ群７０ａとレンズ７０ｂとの間に配置されているとともに、レンズ群８２とレンズ群８３との間に配置されている。第一ダイクロイックミラー７０ｄは、レンズ群８２，８３の光軸に対して４５°で斜交するとともに、レンズ群７０ａ及びレンズ７０ｂの光軸に対して４５°で斜交する。第一ダイクロイックミラー７０ｄは、発光素子３２ｂによって発せられた波長帯域の励起光（例えば、青色の励起光）を蛍光体ホイール８４に向けて透過させるととともに、発光素子３２ａによって発せされた青色波長帯域の光を第二ダイクロイックミラー７０ｅに向けて透過させる。また、第一ダイクロイックミラー７０ｄは、蛍光体ホイール８４によって発せられた緑色波長帯域の光を第二ダイクロイックミラー７０ｅに向けて反射させる。
【０１０１】
レンズ群７０ｃは、発光素子３２ｃに対向する。レンズ群７０ｃは、その光軸がレンズ７０ｂに関して発光素子３２ａ及び第一ダイクロイックミラー７０ｄの反対側でレンズ群７０ａ及びレンズ７０ｂの光軸に対して直交するように配置されている。
【０１０２】
第二ダイクロイックミラー７０ｅは、レンズ群７０ｃに関して発光素子３２ｃの反対側に配置されているとともに、レンズ７０ｂに関して第一ダイクロイックミラー７０ｄの反対側に配置されている。第二ダイクロイックミラー７０ｅは、レンズ群７０ｃの光軸に対して４５°で斜交するとともに、レンズ群７０ａ及びレンズ７０ｂの光軸に対して４５°で斜交する。第二ダイクロイックミラー７０ｅは、第一ダイクロイックミラー７０ｄからの青色及び緑色の波長帯域の光をレンズ７０ｆに向けて透過させるとともに、発光素子３２ｃによって発せられた赤色の波長帯域の光をレンズ７０ｆに向けて反射させる。
【０１０３】
レンズ７０ｆは、第二ダイクロイックミラー７０ｅに関してレンズ７０ｂの反対側に配置されている。レンズ７０ｆは、その光軸がレンズ７０ｂ及びレンズ群７０ａの光軸と重なるように配置されている。
【０１０４】
レンズ７０ｈ、インテグレータ光学素子７０ｉ及びレンズ７０ｊは、これらの光軸が一直線状になるように配置されている。レンズ７０ｈ、インテグレータ光学素子７０ｉ及びレンズ７０ｊの光軸はレンズ７０ｆ、レンズ７０ｂ及びレンズ群７０ａの光軸に直交する。
【０１０５】
反射ミラー７０ｇは、レンズ７０ｈの光軸とレンズ７０ｆの光軸が交差する個所に配置されている。反射ミラー７０ｇは、レンズ７０ｆ，７０ｂ及びレンズ群７０ａの光軸に対して４５°で斜交するとともに、レンズ７０ｈ、インテグレータ光学素子７０ｉ及びレンズ７０ｊの光軸に対して４５°で斜交する。赤色光、緑色光及び青色光はレンズ７０ｆ及びレンズ７０ｈによって集光されつつ、反射ミラー７０ｇによってインテグレータ光学素子７０ｉに向けて反射される。
【０１０６】
インテグレータ光学素子７０ｉは、ライトトンネル又はライトロッドである。インテグレータ光学素子７０ｉのレンズ７０ｈ側の入射面に入射した光はインテグレータ光学素子７０ｉ内を導光され、反対側の端面から出射する。インテグレータ光学素子７０ｉは、出射光の光軸に直交する面に沿った出射光の照度分布を均一にするものである。
【０１０７】
レンズ７０ｊは、インテグレータ光学素子７０ｉによって導光された赤色光、緑色光及び青色光を光軸変換ミラー７０ｋに向けて投射するとともに、集光する。光軸変換ミラー７０ｋは、レンズ７０ｊによって投射された赤色光、緑色光及び青色光を集光レンズ群７０ｍに向けて反射させる。集光レンズ群７０ｍは、光軸変換ミラー７０ｋによって反射された赤色光、緑色光及び青色光を照射ミラー７０ｐに向けて投射するとともに、集光する。照射ミラー７０ｐは、集光レンズ群７０ｍによって投射された光を表示素子７５に向けて反射させる。照射レンズ７０ｑは、照射ミラー７０ｐによって反射された光を表示素子７５へ投射する。
【０１０８】
表示素子７５は反射型の空間光変調器であり、より具体的にはデジタル・マイクロミラー・デバイス（ＤＭＤ）である。なお、表示素子７５が反射型の空間光変調器ではなく、透過型の空間光変調器（例えば、液晶シャッターアレイパネル：いわゆる液晶表示器）であってもよい。表示素子７５が透過型の空間光変調器である場合、光学系７０の光学設計を変更し、投影レンズユニット（投影光学系）９０の反対側から表示素子７５に光を照射するようにする。
【０１０９】
投影レンズユニット９０は表示素子７５に対向するように設けられ、投影レンズユニット９０の光軸が前後に延びて表示素子７５に交差（具体的には、直交）する。投影レンズユニット９０は、表示素子７５によって反射された光を前方に投射することによって、表示素子７５によって形成された画像をスクリーンに投影する。この投影レンズユニット９０は、可動レンズ群９１及び固定レンズ群９２等を備える。投影レンズユニット９０は、可動レンズ群９１の移動によって、焦点距離が変更可能であるとともに、フォーカシングが可能である。
【０１１０】
なお、図１０に示す投影装置をリアプロジェクション表示装置に適用してもよい。リアプロジェクション表示装置は、透過型スクリーンと、この透過型スクリーンの裏側に設けられ、その透過型スクリーンの裏側からその透過型スクリーンに投影する投影装置とを備えるものである。透過型スクリーンの形状は矩形状に限らず、人物、動物その他のキャラクタの外形であってもよい。
【０１１１】
以上に本発明の実施形態を説明したが、本発明の技術的範囲は上述の実施の形態に限定するものではなく、特許請求の範囲に記載に基づいて定められる。更に、特許請求の範囲に記載から本発明の本質とは関係のない変更を加えた均等な範囲も本発明の技術的範囲に含む。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
〔付記〕
＜請求項１＞
入力電力を定電圧又は定電流の電力に変換して、その変換後の電力を出力する電源回路と、
前記電源回路の出力電力を負荷に供給する駆動回路と、
前記電源回路の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を前記電源回路に出力することによって、前記電源回路をフィードバック制御する制御部と、
を備え、
前記制御部は、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記制御ゲインを高める、
ことを特徴とする駆動装置。
＜請求項２＞
前記制御ゲインを高める際の増分は、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記電源回路の出力電圧又は出力電流に生じる脈動に基づいて定められたものである、
ことを特徴とする請求項１に記載の駆動装置。
＜請求項３＞
前記制御ゲインを高める際の増分は、前記駆動回路の出力電力の電圧値又は電流値が変動する際の出力電圧又は出力電流の変動の大きさに基づいて定められたものである、
ことを特徴とする請求項１又は２に記載の駆動装置。
＜請求項４＞
前記制御ゲインを高める際の増加期間は、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記第一スイッチング電源回路の出力電圧又は出力電流に生じる脈動に基づいて定められたものである、
ことを特徴とする請求項１から３の何れか一項に記載の駆動装置。
＜請求項５＞
前記制御ゲインを高める際の増加期間は、前記駆動回路の出力電力の電圧値又は電流値が変動する際の出力電圧又は出力電流に生じる変動の大きさに基づいて定められたものである、
ことを特徴とする請求項１から４の何れか一項に記載の駆動装置。
＜請求項６＞
前記駆動装置の環境温度を検出する温度検出手段と、
前記第一スイッチング電源回路の出力端子に接続された冷却器と、
前記温度検出手段によって検出された温度と所定閾値の比較し、その比較結果を表す信号を前記制御部に出力するコンパレータと、
前記制御部は、前記コンパレータの出力信号が変動したら前記冷却器を作動又は停止させるとともに、前記コンパレータの出力信号が変動する際に前記制御ゲインを高める、
ことを特徴とする請求項１から５の何れか一項に記載の駆動装置。
＜請求項７＞
前記駆動回路は、前記電源回路の出力電力を定電圧又は定電流の電力に変換して、その変換後の電力を負荷に供給する第二の電源回路の機能を有し、
前記制御部は、前記第二の電源回路の出力電力の電圧値又は電流値に基づいて前記第二の電源回路をフィードバック制御する、
ことを特徴とする請求項１から６の何れか一項に記載の駆動装置。
＜請求項８＞
前記駆動回路が、前記電源回路の出力電力を変換して、その変換後の電力を負荷に供給する電源回路としての機能を有し、
前記制御部が、前記駆動回路の出力電力の電圧値又は電流値に基づいて前記駆動回路をフィードバック制御することによって前記駆動回路の出力電力の電圧値又は電流値の波形をパルス波に制御する、
ことを特徴とする請求項１から６の何れか一項に記載の駆動装置。
＜請求項９＞
請求項１から８の何れか一項に記載の駆動装置と、
前記負荷としての発光素子と、
を備えることを特徴とする発光装置。
＜請求項１０＞
請求項９に記載の発光装置を備える、
ことを特徴とする投影装置。
＜請求項１１＞
入力電力を一定の電力に変換して、その変換後の電力を出力する電源回路と、
前記電源回路の出力電力を負荷に供給する駆動回路と、を制御する方法において、
前記電源回路の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を前記電源回路に出力することによって、前記電源回路をフィードバック制御し、
前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記制御ゲインを高める、
ことを特徴とする制御方法。
＜請求項１２＞
入力電力を定電圧又は定電流の電力に変換するとともにその変換後の電力を出力する入電源回路の出力電力の電圧値又は電流値を検出値として入力し、その検出値と一定の目標値との差分に制御ゲインを乗ずることで得られた値に基づいたフィードバック信号を前記電源回路に出力することによって前記電源回路をフィードバック制御し、前記電源回路の出力電力を変換するとともにその変換後の電力を負荷に供給する駆動回路をフィードバック制御することによって前記駆動回路の出力電力の電圧値又は電流値を制御する演算処理装置が前記電源回路のフィードバック制御する際に順次読み取る複数のデータを時系列順で並べたデータ列からなる前記制御ゲインのデータ構造を格納した記憶媒体において、
前記データ列のデータは、前記駆動回路の出力電力の電圧値又は電流値が変動する際を除いて定数であるとともに、前記駆動回路の出力電力の電圧値又は電流値が変動する際に前記定数よりも高く設定されている、
ことを特徴とする記憶媒体。
【符号の説明】
【０１１２】
２  負荷
１０，４０  駆動装置
１１，４１  第一スイッチング電源回路
１２，４２ａ，４２ｂ，４２ｃ  第二スイッチング電源回路
１３，４３  演算処理装置（制御部）
１４，４４  メモリ（記憶媒体）
３９  冷却器
４８  温度センサ
４９  処理部
【図１】
2015050787.tif 000003
【図２】
2015050787.tif 000004
【図３】
2015050787.tif 000005
【図４】
2015050787.tif 000006
【図５】
2015050787.tif 000007
【図６】
2015050787.tif 000008
【図７】
2015050787.tif 000009
【図８】
2015050787.tif 000010
【図９】
2015050787.tif 000011
【図１０】
2015050787.tif 000012