(57)【要約】【課題】表面リークの発生を防止することができる貫通コンデンサを提供すること。【解決手段】一対の側面１０ａ，１０ｂ、一対の端面１０ｃ，１０ｄ、および一対の主面１０ｅ，１０ｆを有し、誘電体セラミックで構成してある素体１０の内部では、誘電体層２４を介して、第１内部電極２０と第２内部電極２２とが交互に積層してある。第１端子電極３０，３２が素体１０の端面１０ｃ，１０ｄに形成してある。第２端子電極３４，３６は、素体１０の側面１０ａ，１０ｂに形成してある。第１端子電極３０，３２と第２端子電極３４，３６との最短距離となる素体１０の表面には、絶縁膜４０が形成される絶縁膜領域と、絶縁膜４０が形成されていない素体表面露出領域４２との双方が形成してある。【選択図】図１
2015076591.tif 000002
【特許請求の範囲】
【請求項１】
一対の側面、一対の端面、および一対の主面を有し、誘電体セラミックで構成してある素体と、
前記素体内に配置され、一対の前記端面に引き出される第１内部電極と、
前記素体内に配置され、一対の前記側面に引き出される第２内部電極と、
前記素体の端面に形成され、前記第１内部電極に接続される第１端子電極と、
前記素体の側面に形成され、前記第２内部電極に接続される第２端子電極と、を有する貫通コンデンサであって、
前記第１端子電極と前記第２端子電極との最短距離となる前記素体の表面には、絶縁膜が形成される絶縁膜領域と、前記絶縁膜が形成されていない素体表面露出領域との双方が形成してある貫通コンデンサ。
【請求項２】
前記絶縁膜は、前記第１端子電極と前記第２端子電極との最短距離となる前記素体の表面では、前記第１端子電極と前記第２端子電極とを連絡しないように形成してある請求項１に記載の貫通コンデンサ。
【請求項３】
前記素体の表面と前記第１端子電極との境界に位置する前記素体の表面を覆うように、前記絶縁膜が形成してあり、
前記素体の表面と前記第２端子電極との境界に位置する前記素体の表面を覆うように、前記絶縁膜が形成してあり、
前記第１端子電極近くの前記絶縁膜と、前記第２端子電極近くの前記絶縁膜との間に位置する前記素体の表面には、前記素体表面露出領域が形成してある請求項１または２に記載の貫通コンデンサ。
【請求項４】
前記絶縁膜は、前記素体の表面に、前記第１端子電極および前記第２端子電極の外面よりも外側に飛び出さない厚みで形成してある請求項１〜３のいずれかに記載の貫通コンデンサ。
【請求項５】
前記素体の主面と側面とが交差する前記素体の角部に、前記主面から側面にまたがって、前記絶縁膜が形成してある請求項１〜４のいずれかに記載の貫通コンデンサ。
【請求項６】
前記素体の側面では、前記素体の表面と前記第２端子電極との境界に位置する前記素体の表面に、前記第２端子電極に沿って前記絶縁膜が形成されている請求項１〜５のいずれかに記載の貫通コンデンサ。
【請求項７】
一対の前記主面において、前記素体の表面には、前記絶縁膜領域と、前記素体表面露出領域との双方が形成してある請求項１〜６のいずれかに記載の貫通コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、貫通コンデンサに係り、さらに詳しくは、表面リークが発生し難い貫通コンデンサに関する。
【背景技術】
【０００２】
電子部品のノイズ対策などに貫通コンデンサが用いられている。たとえば特許文献１にも示すように、貫通コンデンサは、一対の信号用端子電極と一対の接地用端子電極とを有し、一般的なコンデンサ（一対の端子電極のみ）に比較して、外部端子の数が多い。
【０００３】
また、近年では、電子部品の小型化および薄層化のために、貫通コンデンサも小型化され、そのために、信号用端子電極と接地用端子電極との間の距離が近くなってきている。そのため、貫通コンデンサの素体表面において、これらの端子電極間で表面リークが発生し、所望の特性が得られないおそれがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１−２０６６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、このような実状に鑑みてなされ、その目的は、表面リークの発生を防止することができる貫通コンデンサを提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る貫通コンデンサは、
一対の側面、一対の端面、および一対の主面を有し、誘電体セラミックで構成してある素体と、
前記素体内に配置され、一対の前記端面に引き出される第１内部電極と、
前記素体内に配置され、一対の前記側面に引き出される第２内部電極と、
前記素体の端面に形成され、前記第１内部電極に接続される第１端子電極と、
前記素体の側面に形成され、前記第２内部電極に接続される第２端子電極と、を有する貫通コンデンサであって、
前記第１端子電極と前記第２端子電極との最短距離となる前記素体の表面には、絶縁膜が形成される絶縁膜領域と、前記絶縁膜が形成されていない素体表面露出領域との双方が形成してある。
【０００７】
一般的には、信号用端子電極となる第１端子電極と、接地用端子電極となる第２端子電極との最短距離となる貫通コンデンサの素体の表面では、表面リーク電流が生じやすい。特に、コンデンサの小型化および薄層化と共に、その傾向が顕著になってきている。
【０００８】
本発明に係る貫通コンデンサでは、信号用端子電極となる第１端子電極と、接地用端子電極となる第２端子電極との間に、絶縁膜が形成されていることにより、これらの電極の間での表面リーク電流の発生を抑制することができる。また、絶縁膜が形成されていない素体表面露出領域が、絶縁膜領域と共に形成されることにより、ゴミなどの付着が抑制され、ゴミによる表面リークを防止できる。
【０００９】
なお、素体表面露出領域を形成することなく、絶縁膜で第１端子電極と前記第２端子電極とを連絡してしまうと、絶縁膜の表面に付着してしまうゴミなどが原因で、表面リーク電流が発生してしまう。本発明では、ゴミの付着しにくい素体表面露出領域を設けることにより、ゴミによる表面リークを防止できる。すなわち、表面リークの原因となる第１端子電極と第２端子電極の最短経路上において、絶縁膜は第１端子電極と第２端子電極の間に連続して形成されていない（素体露出部を有する）ので、ゴミによる表面リークを防止できる。
【００１０】
好ましくは、前記絶縁膜は、前記第１端子電極と前記第２端子電極との最短距離となる前記素体の表面では、前記第１端子電極と前記第２端子電極とを連絡しないように形成してある。
【００１１】
好ましくは、前記素体の表面と前記第１端子電極との境界に位置する前記素体の表面を覆うように、前記絶縁膜が形成してあり、
前記素体の表面と前記第２端子電極との境界に位置する前記素体の表面を覆うように、前記絶縁膜が形成してあり、
前記第１端子電極近くの前記絶縁膜と、前記第２端子電極近くの前記絶縁膜との間に位置する前記素体の表面には、前記素体表面露出領域が形成してある。
【００１２】
このように構成することで、表面リーク電流を、より効果的に防止することができる。素体の表面と端子電極との境界、すなわち、端子電極のエッジ部では、端子電極の電圧印加と共に、電界が集中し、電子なだれ、正コロナ放電および端子間放電が引き続き生じることで、表面リークが生じると考えられる。第１端子電極および第２端子電極の双方のエッジ部に、絶縁膜を位置させることで、表面リーク電流を、より効果的に防止することができる。
【００１３】
好ましくは、前記絶縁膜は、前記素体の表面に、前記第１端子電極および前記第２端子電極の外面よりも外側に飛び出さない厚みで形成してある。このように構成することで、貫通コンデンサを回路基板などにハンダ付けなどで実装する際の実装性が向上する。
【００１４】
好ましくは、前記素体の主面と側面とが交差する前記素体の角部に、前記主面から側面にまたがって、前記絶縁膜が形成してある。角部にまたがって絶縁膜が形成してあることで、素体の角部における応力を緩和することができる。また、素体の丸みを絶縁膜がカバーすることになり、実装時におけるノズル吸着エラーや、画像認識エラーなどを低減することもできる。
【００１５】
好ましくは、前記素体の側面では、前記素体の表面と前記第２端子電極との境界に位置する前記素体の表面に、前記第２端子電極に沿って前記絶縁膜が形成されている。一般的には、素体の側面では、第２端子電極と接続する第２内部電極のリード部が、第２端子電極の両側で、素体の表面に露出し易く、そこから、湿気などが進入しやすい。しかしながら、第２端子電極に沿って絶縁膜を形成することで、内部電極への湿気の進入を防止することができる。
【００１６】
好ましくは、一対の前記主面において、前記素体の表面には、前記絶縁膜領域と、前記素体表面露出領域との双方が形成してある。一対の主面の双方に、本発明の構造を適用することで、いずれの主面でも実装することが可能となり、実装時に方向性を気にする必要がなく、実装作業性に優れている。
【図面の簡単な説明】
【００１７】
【図１】図１は本発明の一実施形態に係る積層貫通コンデンサの斜視図である。
【図２】図２は図１に示すコンデンサの側面図である。
【図３】図３は図１に示すIII−III線に沿う断面図である。
【図４】図４は図１に示すIV−IV線に沿う断面図である。
【図５】図５（Ａ）は図１に示すコンデンサ素体の製造過程を示す分解斜視図、図５（Ｂ）は図５（Ａ）に示す接地用端子電極の斜視図である。
【図６】図６は本発明の他の実施形態に係る積層貫通コンデンサの斜視図である。
【図７】図７は本発明のさらに他の実施形態に係る積層貫通コンデンサにおけるコンデンサ素体の製造過程を示す分解斜視図である。
【発明を実施するための形態】
【００１８】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００１９】
第１実施形態
図１に示すように、本発明の一実施形態に係る積層貫通コンデンサ２は、コンデンサ素体１０を有する。コンデンサ素体１０は、一対の側面１０ａ，１０ｂ、一対の端面１０ｃ，１０ｄ、および一対の主面１０ｅ，１０ｆを有し、直方体形状である。側面１０ｅ，１０ｆは、Ｙ軸方向に向き合っており、主面はＺ軸方向に向き合っている。また、端面１０ｃ，１０ｄは、Ｘ軸方向に向き合っている。なお、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直である。
【００２０】
コンデンサ素体１０は、誘電体セラミックで構成してあり、図３〜図５に示すように、内側誘電体層２４を介して、信号用内部電極としての層状の第１内部電極２０と、接地用内部電極としての層状の第２内部電極２２とが交互に積層してある積層構造を持つ。積層方向（Ｚ軸方向）の外側には、内側誘電体層２４よりも厚みが大きな外側誘電体層２６が積層してある。
【００２１】
外側誘電体層２６は、図５（Ａ）に示すように、複数のグリーンシートを積層して、誘電体層２４となるその他のグリーンシートと内部電極２０，２２となる電極層と共に焼成することにより得られる。
【００２２】
内側誘電体層２４および外側誘電体層２６を構成する誘電体材料としては、絶縁性であれば特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム、チタン酸ジルコニウムなどの誘電体材料が例示される。また、内部電極２０および２２の材質も特に限定されず、Ｎｉ、Ｎｉ合金、銀−パラジウム合金などのパラジウムベース合金、Ｃｕ、Ａｇなどが例示される。
【００２３】
図３、図４および図５（Ａ）に示すように、第１内部電極２０は、Ｙ軸方向の幅が、素体１０のＹ軸方向幅よりも狭く、各側面１０ａ，１０ｂには露出せず、Ｘ軸方向に沿って細長く延びて素体１０の端面１０ｃ，１０ｄに露出している。図３に示すように、素体１０の端面１０ｃ，１０ｄには、信号用端子電極としての第１端子電極３０，３２が各々形成してあり、端面１０ｃ，１０ｄに露出している第１内部電極のリード端が第１端子電極３０，３２の内面にそれぞれ接続してある。
【００２４】
図４、図５（Ａ）および図５（Ｂ）に示すように、第２内部電極２２は、内側誘電体層２４を介して、第１内部電極２０の位置に対応して設けられ、Ｘ軸方向の長さが、第１内部電極２０のそれよりも短く、Ｘ軸方向の端面１０ｃ，１０ｄには、露出しないようになっている。その代わりに、図４および図５（Ｂ）に示すように、第２内部電極２２のＸ軸方向の中央部には、リード部２３がＹ軸方向の両側に突出するように形成してあり、各リード部２３の先端は、素体１０の側面１０ａ，１０ｂに露出するようになっている。
【００２５】
素体１０の両側面１０ａ，１０ｂには、図１に示すように、接地用端子電極としての第２端子電極３４，３６がそれぞれ形成してある。これらの端子電極３４，３６の内側では、図４および図５（Ａ）に示す第２内部電極２２のリード部２３の先端が接続してある。リード部２３のＸ軸方向幅は、第２端子電極３４および３６のＸ軸方向の幅と同等以下であることが好ましい。
【００２６】
図１に示すように、第２端子電極３４，３６は、素体１０の側面１０ａ，１０ｂにおいて、Ｘ軸方向の略中央位置に形成してあり、Ｚ軸方向に延び、側面１０ａ，１０ｂと主面１０ｅ，１０ｆとの角部において、主面１０ｅ，１０ｆ側に跨がって形成してある。各第２端子電極３４，３６のＺ軸方向の端部には、主面１０ｅ，１０ｆに位置する半円状端部３５，３７が形成してある。このように半円状端部３５，３７を設けることで、第２端子電極３４と素体１０との密着強度を向上させることができると共に、内部への湿気などの進入を抑制することができる。
【００２７】
側面１０ａ，１０ｂおよび主面１０ｅ，１０ｆにおけるＸ軸方向の端部を覆うように、第１端子電極３０および第２端子電３２には、カバー部３１および３３が、それぞれ連続して形成してある。これらのカバー部３１および３３を、各端子電極３０および３２に一体的に形成することで、素体１０との密着強度を向上させると共に内部への湿気の進入を抑制することができる。
【００２８】
端子電極３０，３２，３４，３６は、特に限定されないが、たとえばＣｕ、Ｎｉ、Ａｇ、Ａｕ、Ｐｄなどにより構成してある。また、これらの端子電極３０，３２，３４，３６は、焼き付け処理、メッキ、印刷、ＣＶＤ法、ＰＤＶ法などで素体１０の外面に形成される。
【００２９】
本実施形態では、第１端子電極３０，３２と第２端子電極３４，３６との最短距離となる素体１０の表面（側面１０ａ，１０ｂおよび主面１０ｅ，１０ｆ）には、絶縁膜４０が形成される絶縁膜領域と、絶縁膜４０が形成されていない素体表面露出領域４２との双方が形成してある。絶縁膜４０は、第１端子電極３０，３２と第２端子電極３４，３６との最短距離となる素体１０の表面では、第１端子電極３０，３２と第２端子電極３４，３６とを連絡しないように形成してある。
【００３０】
本実施形態において、第１端子電極３０，３２と第２端子電極３４，３６との最短距離Ｗ０（図２参照）としては、特に限定されないが、素体１０の小型化と共に短くなってきており、たとえば０．１〜０．３ｍｍである。また、素体表面露出領域４２におけるＸ軸方向の幅Ｗ３（電極間方向の幅）は、好ましくは０．０６〜０．２４ｍｍである。また、電極間に位置する一対の絶縁膜４０のＸ軸方向の幅Ｗ１，Ｗ２（電極間方向の幅）は、それぞれ異なっていても同じでも良く、好ましくは０．０２〜０．１２ｍｍである。図示する例では、最短距離Ｗ０の素体表面に二つの絶縁膜４０が形成してあるが、本発明では、それに限定されず、単一、または３つ以上であっても良い。また、それに応じて、素体表面露出領域４２の数も複数であっても良い。最短距離Ｗ０に対する幅Ｗ３の割合（Ｗ３／Ｗ０）は、好ましくは０．２〜２．４である。
【００３１】
絶縁膜４０は、たとえばエポキシ樹脂、フェノール樹脂、シリコン樹脂などで構成され、図１に示すようなＸ，Ｙ，Ｚ軸方向に断続的なパターンで形成される。好ましくは絶縁膜４０は、ＳｉＣ、Ａｌ２Ｏ３、ＢＮ、ＺｒＯ２などのセラミックペースト膜であり、素体１０よりも絶縁性が高い。絶縁膜４０の形成方法は、特に限定されず、絶縁ペーストによるパターン塗布、ＣＶＤ法、ＰＶＤ法などが例示される。絶縁膜４０は、端子電極３０，３２，３４，３６の形成後に、素体１０の表面に形成しても良いし、これらの端子電極３０，３２，３４，３６の形成前に、素体１０の表面に形成しても良い。
【００３２】
一般的には、信号用端子電極となる第１端子電極３０，３２と、接地用端子電極となる第２端子電極３４，３６との最短距離となる貫通コンデンサ２の素体１０の表面では、表面リーク電流が生じやすい。特に、コンデンサの小型化および薄層化と共に、その傾向が顕著になってきている。
【００３３】
本実施形態に係る貫通コンデンサ２では、第１端子電極３０，３２と、第２端子電極３４，３６との間に、絶縁膜４０が形成されていることにより、これらの電極の間での表面リーク電流の発生を抑制することができる。また、絶縁膜４０が形成されていない素体表面露出領域４２が、絶縁膜領域と共に形成されることにより、ゴミなどの付着が抑制され、ゴミによる表面リークを防止できる。
【００３４】
なお、素体表面露出領域４２を形成することなく、絶縁膜４０で第１端子電極３０，３２と第２端子電極３４，３６とを連絡してしまうと、絶縁膜４０の表面に付着してしまうゴミなどが原因で、表面リーク電流が発生してしまう。本実施形態では、ゴミの付着しにくい素体表面露出領域４２を設けることにより、ゴミによる表面リークを防止できる。すなわち、表面リークの原因となる第１端子電極３０，３２と第２端子電極３４，３６の最短経路上において、絶縁膜４０は第１端子電極３０，３２と第２端子電極３４，３６の間に連続して形成されていない（素体露出部を有する）ので、ゴミによる表面リークを防止できる。
【００３５】
また、本実施形態では、素体１０の表面と第１端子電極３０，３２との境界に位置する素体１０の表面を覆うように、絶縁膜４０が形成してあり、素体１０の表面と第２端子電極３４との境界に位置する素体１０の表面を覆うように、絶縁膜４０が形成してある。また、第１端子電極３０，３２近くの絶縁膜４０と、第２端子電極３４，３６近くの絶縁膜４０との間に位置する素体１０の表面には、素体表面露出領域４２が形成してある。
【００３６】
このように構成することで、表面リーク電流を、より効果的に防止することができる。素体１０の表面と端子電極３０〜３６との境界、すなわち、端子電極３０〜３６のエッジ部では、端子電極３０〜３６の電圧印加と共に、電界が集中し、電子なだれ、正コロナ放電および端子間放電が引き続き生じることで、表面リークが生じると考えられる。第１端子電極３０，３２および第２端子電極３４，３６の双方のエッジ部に、絶縁膜４０を位置させることで、表面リーク電流を、より効果的に防止することができる。
【００３７】
本実施形態では、絶縁膜４０は、素体１０の表面に、第１端子電極３０，３２および第２端子電極３４，３６の外面よりも外側に飛び出さない厚みで形成してある。このように構成することで、貫通コンデンサを回路基板などにハンダ付けなどで実装する際の実装性が向上する。
【００３８】
図１に示すように、本実施形態では、素体１０の主面１０ｅ，１０ｆと側面１０ａ，１０ｂとが交差する素体１０の角部に、主面１０ｅ，１０ｆから側面１０ａ，１０ｂにまたがって、絶縁膜４０が形成してある。角部にまたがって絶縁膜４０が形成してあることで、素体１０の角部における応力を緩和することができる。また、図４に示すように、素体１０の丸みを絶縁膜４０がカバーすることになり、実装時におけるノズル吸着エラーや、画像認識エラーなどを低減することもできる。
【００３９】
図１および図３に示すように、本実施形態では、一対の主面１０ｅ，１０ｆにおいて、素体１０の表面には、絶縁膜４０が形成してある絶縁膜領域と、素体表面露出領域４２との双方が形成してある。一対の主面１０ｅ，１０ｆの双方に、本実施形態の構造を適用することで、いずれの主面１０ｅ，１０ｆでも基板など実装することが可能となり、実装時に方向性を気にする必要がなく、実装作業性に優れている。
【００４０】
第２実施形態
本発明の第２実施形態に係る積層貫通コンデンサ２ａは、以下に示す以外は、前述した第１実施形態と同様であり、共通する部分の説明は省略する。
【００４１】
図６に示すように、素体１０の側面１０ａ，１０ｂでは、素体１０の表面と第２端子電極３４，３６との境界に位置する素体１０の表面に、第２端子電極３４，３６に沿って絶縁膜４０ａが形成されている。一般的には、素体１０の側面では、第２端子電極３４，３６と接続する第２内部電極２２のリード部２３（図５参照）が、第２端子電極３４，３６のＸ軸方向両側で、素体３４の表面に露出し易く、そこから、湿気などが進入しやすい。しかしながら、第２端子電極３４，３６に沿って絶縁膜４０ａを形成することで、内部電極２２への湿気の進入を効果的に防止することができる。
【００４２】
なお、本実施形態においては、絶縁膜４０ａは、第２端子電極３４，３６のＸ軸方向両側のみでなく、半円状端部３５，３７も含めて、電極３４，３６の全周に位置する素体表面を各々覆っている。また、第２電極３４，３６のみでなく、第１電極３０，３２においても、カバー部３１，３３のエッジ部（素体との境界）において、素体１０の表面を、エッジ部に沿って絶縁膜４０ｂが連続して覆っていても良い。
【００４３】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００４４】
たとえば、貫通コンデンサ２，２ａにおける内部電極のパターンや端子電極の形成パターンなどは、上述した実施形態に限定されず、種々に改変することができる。たとえば図７に示すように、コンデンサ素体１０Ａの内部における第１内部電極２０ａのパターンを、図５（Ａ）に示す第１内部電極２０のＹ軸方向幅よりも狭く設計してもよい。また、図７に示すように、第２内部電極２２ａにおけるリード部２３ａのＸ軸方向幅を、図５（Ａ）に示す第２内部電極２２におけるリード部２３のＹ軸方向幅よりも広く設計しても良い。
【００４５】
図７に示す例では、これらの内部電極２０ａ，２２ａおよびリード部２３ａのパターン形状に合わせて、素体の外表面に形成される端子電極のパターンが決定される。
【符号の説明】
【００４６】
２，２ａ…  積層貫通コンデンサ
１０，１０Ａ…  コンデンサ素体
１０ａ，１０ｂ…  側面
１０ｃ，１０ｄ…  端面
１０ｅ，１０ｆ…  主面
２０，２０ａ…  第１内部電極
２２，２２ａ…  第２内部電極
２３，２３ａ…  リード部
２４…  内側誘電体層
２６…  外側誘電体層
３０，３２…  第１端子電極
３４，３６…  第２端子電極
４０，４０ａ，４０ｂ…  絶縁膜
４２…  素体表面露出領域
【図１】
2015076591.tif 000003
【図２】
2015076591.tif 000004
【図３】
2015076591.tif 000005
【図４】
2015076591.tif 000006
【図５】
2015076591.tif 000007
【図６】
2015076591.tif 000008
【図７】
2015076591.tif 000009