(57)【要約】【課題】  双方向スイッチング素子の保持電流の生成用および制御電源の生成用のそれぞれに適したブリーダ電流を生成することができる発光素子点灯装置、照明器具、および照明システムを提供する。【解決手段】  発光素子点灯装置１３において、ブリーダ回路１２は、位相制御された商用電源１０の交流電圧の瞬時値が閾値Ｖｔ１１より低い場合にブリーダ電流Ｉｂを生成し、位相制御された交流電圧の瞬時値に応じてブリーダ電流Ｉｂを調整しており、交流電圧の瞬時値が大きいほど、ブリーダ電流Ｉｂを減少させる。【選択図】図１
2015076343.tif 000002
【特許請求の範囲】
【請求項１】
自己保持機能を有する双方向スイッチング素子と交流電源との直列回路に直列接続される発光素子点灯装置であって、
前記交流電源から供給される電力を入力されて発光素子からなる光源に点灯電力を供給する電力変換回路と、
前記電力変換回路に並列接続されて、前記交流電源を供給源とするブリーダ電流を生成するブリーダ回路とを備え、
前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が第１の閾値より低い場合に前記ブリーダ電流を生成し、前記電力変換回路に入力される電圧の瞬時値に応じて前記ブリーダ電流を調整する
ことを特徴とする発光素子点灯装置。
【請求項２】
前記ブリーダ回路は、定電流制御した前記ブリーダ電流を生成することを特徴とする請求項１記載の発光素子点灯装置。
【請求項３】
前記双方向スイッチング素子は、導通する期間のうち所定期間に亘って、オンするためのトリガ信号を継続して供給され、
前記第１の閾値は、前記トリガ信号が停止するタイミングにおいて前記電力変換回路に入力される電圧の瞬時値より高い値に設定される
ことを特徴とする請求項１または２記載の発光素子点灯装置。
【請求項４】
前記電力変換回路は、前記交流電源の力率改善機能を有することを特徴とする請求項１乃至３いずれか記載の発光素子点灯装置。
【請求項５】
前記交流電源の交流電圧の大きさは、前記第１の閾値より低い複数の第２の閾値で区切られた複数の領域に分割され、
前記ブリーダ回路は、
前記電力変換回路に入力される電圧の瞬時値が属する前記領域毎に前記ブリーダ電流を設定し、
複数の前記領域のうち電圧値が最も低い前記領域以外において、前記電力変換回路に入力される電圧の瞬時値が属する前記領域の電圧が高いほど、前記ブリーダ電流を減少させる
ことを特徴とする請求項４記載の発光素子点灯装置。
【請求項６】
前記ブリーダ回路は、前記第１の閾値より低い１または複数の第２の閾値と前記電力変換回路に入力される電圧の瞬時値との比較結果に基づいて、前記電力変換回路に入力される電圧の瞬時値が高いほど前記ブリーダ電流を減少させる
ことを特徴とする請求項１乃至４いずれか記載の発光素子点灯装置。
【請求項７】
前記発光素子は、ＬＥＤ素子または有機ＥＬ素子であることを特徴とする請求項１乃至６いずれか記載の発光素子点灯装置。
【請求項８】
請求項１乃至７いずれか記載の発光素子点灯装置を備えることを特徴とする照明器具。
【請求項９】
前記発光素子点灯装置から点灯電力を供給される発光素子を備えることを特徴とする請求項８記載の照明器具。
【請求項１０】
発光素子からなる光源、および交流電源から供給される電力を用いて前記光源に点灯電力を供給する電力変換回路を具備する照明負荷と、
前記電力変換回路と交流電源との直列回路に直列接続されて自己保持機能を有する双方向スイッチング素子と、
前記双方向スイッチング素子を制御することで前記交流電源の交流電圧の導通角を可変とする位相制御を行う調光制御部と、
前記双方向スイッチング素子に並列接続されて、前記調光制御部の制御電源を生成する制御電源部と、
前記電力変換回路に並列接続されて、前記交流電源を供給源とするブリーダ電流を生成するブリーダ回路とを備え、
前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が第１の閾値より低い場合に前記ブリーダ電流を生成し、前記電力変換回路に入力される電圧の瞬時値に応じて前記ブリーダ電流を調整する
ことを特徴とする照明システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自己保持機能を有する双方向スイッチング素子を用いて位相制御を行う発光素子点灯装置、照明器具、および照明システムに関するものである。
【背景技術】
【０００２】
従来から、商用電源と、３極双方向サイリスタであるトライアックとを電気的に接続し、トライアックを制御して、商用電源の電源電圧の導通角を可変とすることによって、発光素子を調光制御する発光素子点灯装置がある。発光素子は、有機ＥＬ（Electroluminescence）素子、ＬＥＤ（Light Emitting Diode）素子等がある。
【０００３】
トライアックは、ゲートにトリガ信号を加えることによってオンする。そして、トライアックに流れるアノード電流が保持電流以下になると、トライアックはオフする。
【０００４】
一般に、トライアックをオフ状態からオン状態に切り替えるときのみ（ターンオン時にのみ）、トライアックのゲート端子にパルス状のトリガ信号を入力する、所謂パルストリガ方式が採用される。しかしながら、このパルストリガ方式では、商用電源の電源ラインにノイズが重畳すると、ノイズによりトライアックを流れるアノード電流が保持電流を下回ることで、トライアックが不意にオフ状態に切り替わる場合がある。
【０００５】
また、トライアックをオンさせて導通させる期間のうち所定期間、トライアックをオンさせるトリガ信号を継続して供給する、所謂ＤＣトリガ方式も提案されている。しかしながら、ＤＣトリガ方式を用いた場合も、ノイズによりトライアックを流れるアノード電流が保持電流を下回ることで、トライアックが不意にオフ状態に切り替わる場合がある。
【０００６】
以下、ＤＣトリガ方式を用いた場合について説明する。
【０００７】
まず、商用電源の電源ラインにノイズが重畳しない通常時において、トライアックは、図１５（ａ）に示すように、トリガ信号の継続期間Ｔ５１が終了した後、アノード電流が保持電流以下になるまでは、導通状態を維持する。この場合、トライアックの導通期間Ｔ５２は、トリガ信号が立ち上がってからアノード電流が保持電流以下になるまでとなる。したがって、電源電圧がゼロクロス近傍に達するまで、照明器具に電源電圧が印加される。なお、図１５（ａ）において、破線は商用電源の電源電圧を示し、実線は、照明器具の印加電圧を示す。
【０００８】
一方、商用電源の電源ラインにノイズが重畳する場合、トライアックは、図１５（ｂ）に示すように、トリガ信号の継続期間Ｔ５１が終了した後、ノイズによりアノード電流が保持電流以下となってオフする虞がある。この場合、図１５（ｂ）に示すように、トライアックの導通期間Ｔ５３は、期間Ｔ５２よりも短くなる。なお、図１５（ｂ）において、破線は商用電源の電源電圧を示し、実線は、照明器具の印加電圧を示す。
【０００９】
したがって、商用電源の電源電圧のゼロクロス近傍において、商用電源の電源ラインにノイズが重畳する場合、トライアックの導通期間が変動することで、照明器具の点灯にチラツキが生じたり、不意に消灯する虞があった。
【００１０】
そこで、トライアックのゲートにトリガ信号が加えられていない期間において、保持電流を上回るアノード電流を確保してトライアックのオン状態を維持するため、トライアックにブリーダ電流を流す構成が提案された（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１２−１８５９９８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記特許文献のブリーダ電流は、トライアックのゲートにトリガ信号が加えられていない期間において生成される。このブリーダ電流は、トライアックが導通しているとき（オン時）にトライアックの保持電流となり、トライアックが導通していないとき（オフ時）にトライアック制御のための制御電源を生成するために用いられる。
【００１３】
しかしながら、制御電源を生成するために過不足のない電流値にブリーダ電流を設定した場合、トライアックの保持電流としては過不足が発生する。保持電流が不足した場合、照明器具の点灯にチラツキが生じたり、不意に消灯する虞がある。また、保持電流が過剰である場合、保持電流による損失が増大する虞がある。
【００１４】
また、トライアックの保持電流として過不足のない電流値にブリーダ電流を設定した場合、制御電源を生成するためには過不足が発生する。この場合、制御電源の出力不足や、制御電源生成時における損失増大の虞がある。
【００１５】
なお、制御電源を生成するために必要な電流値と保持電流として必要な電流値との大小関係は、制御電源によって動作する回路の構成、発光素子の点灯回路の構成、負荷電力等によって決まる。
【００１６】
本発明は、上記事由に鑑みてなされたものであり、その目的は、双方向スイッチング素子の保持電流の生成用および制御電源の生成用のそれぞれに適したブリーダ電流を生成することができる発光素子点灯装置、照明器具、および照明システムを提供することにある。
【課題を解決するための手段】
【００１７】
本発明の発光素子点灯装置は、自己保持機能を有する双方向スイッチング素子と交流電源との直列回路に直列接続される発光素子点灯装置であって、前記交流電源から供給される電力を入力されて発光素子からなる光源に点灯電力を供給する電力変換回路と、前記電力変換回路に並列接続されて、前記交流電源を供給源とするブリーダ電流を生成するブリーダ回路とを備え、前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が第１の閾値より低い場合に前記ブリーダ電流を生成し、前記電力変換回路に入力される電圧の瞬時値に応じて前記ブリーダ電流を調整することを特徴とする。
【００１８】
この発明において、前記ブリーダ回路は、定電流制御した前記ブリーダ電流を生成することが好ましい。
【００１９】
この発明において、前記双方向スイッチング素子は、導通する期間のうち所定期間に亘って、オンするためのトリガ信号を継続して供給され、前記第１の閾値は、前記トリガ信号が停止するタイミングにおいて前記電力変換回路に入力される電圧の瞬時値より高い値に設定されることが好ましい。
【００２０】
この発明において、前記電力変換回路は、前記交流電源の力率改善機能を有することが好ましい。
【００２１】
この発明において、前記交流電源の交流電圧の大きさは、前記第１の閾値より低い複数の第２の閾値で区切られた複数の領域に分割され、前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が属する前記領域毎に前記ブリーダ電流を設定し、複数の前記領域のうち電圧値が最も低い前記領域以外において、前記電力変換回路に入力される電圧の瞬時値が属する前記領域の電圧が高いほど、前記ブリーダ電流を減少させることが好ましい。
【００２２】
この発明において、前記ブリーダ回路は、前記第１の閾値より低い１または複数の第２の閾値と前記電力変換回路に入力される電圧の瞬時値との比較結果に基づいて、前記電力変換回路に入力される電圧の瞬時値が高いほど前記ブリーダ電流を減少させることが好ましい。
【００２３】
この発明において、前記発光素子は、ＬＥＤ素子または有機ＥＬ素子であることが好ましい。
【００２４】
本発明の照明器具は、本発明の発光素子点灯装置を備えることを特徴とする。
【００２５】
この発明において、前記発光素子点灯装置から点灯電力を供給される発光素子を備えることが好ましい。
【００２６】
本発明の照明システムは、発光素子からなる光源、および交流電源から供給される電力を用いて前記光源に点灯電力を供給する電力変換回路を具備する照明負荷と、前記電力変換回路と交流電源との直列回路に直列接続されて自己保持機能を有する双方向スイッチング素子と、前記双方向スイッチング素子を制御することで前記交流電源の交流電圧の導通角を可変とする位相制御を行う調光制御部と、前記双方向スイッチング素子に並列接続されて、前記調光制御部の制御電源を生成する制御電源部と、前記電力変換回路に並列接続されて、前記交流電源を供給源とするブリーダ電流を生成するブリーダ回路とを備え、前記ブリーダ回路は、前記電力変換回路に入力される電圧の瞬時値が第１の閾値より低い場合に前記ブリーダ電流を生成し、前記電力変換回路に入力される電圧の瞬時値に応じて前記ブリーダ電流を調整することを特徴とする。
【発明の効果】
【００２７】
以上説明したように、本発明のブリーダ回路は、電力変換回路に入力される電圧の瞬時値が第１の閾値より低い場合にブリーダ電流を生成し、電力変換回路に入力される電圧の瞬時値に応じてブリーダ電流を調整する。したがって、本発明では、双方向スイッチング素子の保持電流の確保および制御電源の生成のそれぞれに適したブリーダ電流を生成することができるという効果がある。
【図面の簡単な説明】
【００２８】
【図１】実施形態１の照明システムの構成を示すブロック図である。
【図２】同上の照明器具の構成を示す回路図である。
【図３】（ａ）〜（ｅ）同上の各部の動作を示す波形図である。（ａ）は同期信号、（ｂ）はトリガ信号、（ｃ）は入力電圧、（ｄ）は力率改善機能を有する電力変換回路を用いた場合の入力電流、（ｅ）はコンデンサインプット型の電力変換回路を用いた場合の入力電流の各波形を示す。
【図４】（ａ）〜（ｃ）異なるブリーダ回路による各部の動作を示す波形図である。（ａ）は入力電圧、（ｂ）は入力電流、（ｃ）はブリーダ電流の各波形を示す。
【図５】（ａ）〜（ｃ）異なるブリーダ回路による各部の動作を示す波形図である。（ａ）は入力電圧、（ｂ）は入力電流、（ｃ）はブリーダ電流の各波形を示す。
【図６】同上の電流引込部の構成を示す回路図である。
【図７】（ａ）（ｂ）同上の位相検出回路の動作を示す波形図である。（ａ）は入力電圧、（ｂ）はデューティ信号の各波形を示す。
【図８】（ａ）（ｂ）同上の位相検出回路の動作を示す波形図である。（ａ）は入力電圧、（ｂ）はデューティ信号の各波形を示す。
【図９】（ａ）〜（ｃ）同上の各部の動作を示す波形図である。（ａ）は入力電圧、（ｂ）は入力電流、（ｃ）はブリーダ電流の各波形を示す。
【図１０】（ａ）〜（ｃ）同上の各部の動作を示す波形図である。（ａ）は入力電圧、（ｂ）は入力電流、（ｃ）はブリーダ電流の各波形を示す。
【図１１】同上の別の構成を示す回路図である。
【図１２】実施形態２の構成を示す回路図である。
【図１３】（ａ）〜（ｃ）同上の各部の動作を示す波形図である。（ａ）は入力電圧、（ｂ）は入力電流、（ｃ）はブリーダ電流の各波形を示す。
【図１４】（ａ）〜（ｃ）実施形態３の各部の動作を示す波形図である。（ａ）は入力電圧、（ｂ）は入力電流、（ｃ）はブリーダ電流の各波形を示す。
【図１５】（ａ）（ｂ）従来の動作を示す各部の波形図である。（ａ）はノイズが重畳しない通常時の波形、（ｂ）はノイズが重畳した場合の波形を示す。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３０】
（実施形態１）
図１は、本実施形態の照明システムの構成を示す。この照明システムは、照明器具１と調光器２とを備える。照明システムは、照明器具１と調光器２との直列回路が、商用電源１０（交流電源）の両端間に接続される。そして、照明器具１は、照明負荷１１と、ブリーダ回路１２とを備える。調光器２は、商用電源１０の電源電圧（交流電圧）を位相制御する。
【００３１】
まず、照明負荷１１は、図２に示すように、入力フィルタ回路１ａと、整流回路１ｂと、電力変換回路１ｃと、位相検出回路１ｄ，１ｅと、調光回路１ｆと、出力フィードバック回路１ｇと、光源１ｈとを備える。なお、電力変換回路１ｃとブリーダ回路１２とで、発光素子点灯装置１３を構成する。
【００３２】
入力フィルタ回路１ａは、照明負荷１１の入力端間に接続したコンデンサＣ１と、照明負荷１１の両電源ラインに直列接続したインダクタＬ１とを備える。この入力フィルタ回路１ａは、電源ラインに伝播するノイズや、空間へ輻射するノイズを抑制する機能を有する。
【００３３】
整流回路１ｂは、ダイオードをフルブリッジ接続して構成され、商用電源１０の電源電圧を全波整流する。
【００３４】
電力変換回路１ｃは、コンデンサＣ２，Ｃ３と、トランスＴ１と、スイッチング素子Ｑ１と、制御回路Ｋ１と、ダイオードＤ１とを備えて、非絶縁型のフライバックコンバータを構成する。この電力変換回路１ｃは、損失低減、雑音低減のために、擬似共振回路を構成しており、さらに、商用電源１０の力率を改善する力率改善機能を有する。
【００３５】
コンデンサＣ２は、整流回路１ｂの出力端間に接続したフィルムコンデンサであって、スイッチング素子Ｑ１のターンオン時に発生する電圧・電流スパイクを抑制する。このコンデンサＣ２は、平滑用コンデンサに比べて容量が小さく、平滑作用を考慮したものではない。すなわち、電力変換回路１ｃは、電解コンデンサ等の容量が大きい平滑コンデンサを入力手段に備えておらず、コンデンサインプット型の電源回路を構成するものではない。
【００３６】
トランスＴ１は、一次巻線Ｎ１、二次巻線Ｎ２、三次巻線Ｎ３を備えて、各巻線は互いに磁気的に結合している。そして、一次巻線Ｎ１とスイッチング素子Ｑ１との直列回路が、整流回路１ｂの出力端間に接続し、二次巻線Ｎ２の一端には、ダイオードＤ１が介挿されており、二次巻線Ｎ２とダイオードＤ１との直列回路には、平滑用のコンデンサＣ３が並列接続している。三次巻線Ｎ３は、制御回路Ｋ１に接続されて、制御回路Ｋ１の動作電源を生成する。
【００３７】
そして、制御回路Ｋ１は、スイッチング素子Ｑ１をオン・オフ駆動する。まず、スイッチング素子Ｑ１のオン時において、一次巻線Ｎ１およびスイッチング素子Ｑ１の直列回路に電流が流れ、一次巻線Ｎ１に磁気エネルギーが蓄積される。次に、スイッチング素子Ｑ１がオフすると、一次巻線Ｎ１の磁気エネルギーによって、二次巻線Ｎ２に誘起電圧が発生し、コンデンサＣ３の両端間に電圧が生じる。また、スイッチング素子Ｑ１がオフした場合には、一次巻線Ｎ１の磁気エネルギーによって、三次巻線Ｎ３にも誘起電圧が発生し、制御回路Ｋ１へ動作電源として供給される。
【００３８】
さらに、制御回路Ｋ１は、スイッチング素子Ｑ１をスイッチング制御することによって、電力変換回路１ｃの出力（点灯電力）を所定値に制御し、さらには商用電源１０の力率を改善させる。なお、フライバックコンバータによる力率改善動作については、周知技術であり、詳細な説明は省略する。
【００３９】
光源１ｈは、単数のＬＥＤ素子または有機ＥＬ素子、もしくは直列接続または並列接続した複数のＬＥＤ素子または有機ＥＬ素子から構成されており、コンデンサＣ３の両端間に接続している。
【００４０】
位相検出回路１ｄ，１ｅは、整流回路１ｂの各入力端にアノードを接続したダイオードＤ２，Ｄ３の各カソードに接続しており、調光器２によって位相制御された電源電圧を全波整流した電圧波形が入力される。
【００４１】
そして、位相検出回路１ｄは、照明負荷１１に入力される電源電圧の導通角を検出し、この検出した導通角に応じたデューティ比の信号１０１（デューティ信号１０１）を、調光回路１ｆおよびブリーダ回路１２へ出力する。
【００４２】
位相検出回路１ｅは、照明負荷１１に入力される電源電圧の位相角を検出し、この検出した位相角に応じたデューティ比の信号１０２（デューティ信号１０２）を、ブリーダ回路１２へ出力する。
【００４３】
調光回路１ｆは、デューティ信号１０１のデューティ比に応じた負荷電流の目標値を設定し、この負荷電流の目標値に応じた電圧信号（目標信号）を、出力フィードバック回路１ｇへ出力する。
【００４４】
出力フィードバック回路１ｇは、光源１ｈに直列接続した抵抗等によって、光源１ｈに流れる負荷電流を検出する。また、出力フィードバック回路１ｇは、調光回路１ｆから入力された目標信号によって、負荷電流の目標値を取得する。そして、出力フィードバック回路１ｇは、負荷電流の検出値と目標値とに基づくフィードバック信号（例えば、負荷電流の検出値と目標値の誤差）を制御回路Ｋ１へ出力する。
【００４５】
制御回路Ｋ１は、フィードバック信号に応じて、スイッチング素子Ｑ１の導通期間（オン期間）を設定することによって、負荷電流が目標値に一致するように定電流制御を行う。
【００４６】
次に、調光器２は、図１に示すように、雑音防止用のフィルタを構成するコンデンサＣ１１及びインダクタＬ１１と、自己保持機能を有する双方向スイッチング素子であるトライアックＱ１１とを備える。コンデンサＣ１１は、調光器２の入力端間に接続し、コンデンサＣ１１には、トライアックＱ１１とインダクタＬ１１との直列回路が並列接続している。このトライアックＱ１１は、電力変換回路１ｃと商用電源１０との直列回路に直列接続している。そして、トライアックＱ１１がオンしている導通状態にあるとき、商用電源１０から照明器具１へ交流電力が供給される。
【００４７】
また、調光器２は、制御電源部４を備える。制御電源部４は、調光器２の各部（後述の調光制御部３等）の制御電源を生成するものであり、トライアックＱ１１に並列接続されている。
【００４８】
この制御電源部４は、ダイオードＤ１１と、コンデンサＣ１２と、電源回路Ｋ１１と、コンデンサＣ１３とを備える。
【００４９】
ダイオードＤ１１は、照明器具１からの電源ラインに接続しており、コンデンサＣ１２は、ダイオードＤ１１を介してトライアックＱ１１に並列接続している。電源回路Ｋ１１は、コンデンサＣ１２の両端電圧を制御電圧Ｖｃｃに変換して出力する。コンデンサＣ１３は、電源回路Ｋ１１の出力端間に接続された平滑用コンデンサである。ここで、コンデンサＣ１３の低圧端子は、回路グランドに接続している。
【００５０】
さらに、調光器２は、調光制御部３を備える。調光制御部３は、位相検出回路Ｋ１２、制御回路Ｋ１３、操作部Ｋ１４を備えており、トライアックＱ１１を制御することで、商用電源１０の電源電圧の導通角を可変とする位相制御を行う。
【００５１】
まず、照明器具１からの電源ライン（ダイオードＤ１１のアノード側）には、ダイオードＤ１２を介して位相検出回路Ｋ１２が接続されている。位相検出回路Ｋ１２は、グランド端子を回路グランドに接続しており、商用電源１０から供給される電源電圧の位相に基づいて、図３（ａ）に示す同期信号１１０を生成し、制御回路Ｋ１３に出力する。具体的に、位相検出回路Ｋ１２は、ダイオードＤ１２を介して商用電源１０の電源電圧を検出することによって、商用電源１０の電源電圧と所定の閾値Ｖｔ１とを比較し、電源電圧が閾値Ｖｔ１を上回る期間をＨレベルとした同期信号１１０を生成する。すなわち、同期信号１１０は、電源電圧が閾値Ｖｔ１を上回ると立ち上がり、閾値Ｖｔ１を下回ると立ち下がる。なお、図３（ａ）〜（ｃ）において、破線は商用電源１０の電源電圧を示している。
【００５２】
制御回路Ｋ１３は、位相検出回路Ｋ１２から与えられる同期信号１１０、および操作部Ｋ１４から与えられる調光信号に基づいて、トライアックＱ１１をターンオンさせるトリガ信号１１１を生成する（図３（ｂ）参照）。トリガ信号１１１の立ち上がりおよび立ち下がりは、何れも同期信号１１０の立ち上がりを基準にして決定される。制御回路Ｋ１３がトリガ信号１１１をＨレベルに切り替えることによって、トライアックＱ１１のゲートに駆動電流が流れてトライアックＱ１１が導通状態（オン状態）となる。
【００５３】
すなわち、調光制御部３は、トライアックＱ１１をオン制御することによって、電力変換回路１ｃに入力される電源電圧を位相制御している。
【００５４】
以下、本実施形態の調光動作について説明する。まず、位相検出回路Ｋ１２が、同期信号１１０を生成し、制御回路Ｋ１３に出力する。また、操作部Ｋ１４は、ユーザ操作に応じた調光信号を制御回路Ｋ１３に出力する。制御回路Ｋ１３は、同期信号１１０および調光信号に基づいてトリガ信号１１１を生成し、トライアックＱ１１のゲートに出力する。トライアックＱ１１は、トリガ信号１１１の立ち上がり時にターンオンし、導通状態となる。したがって、図３（ｃ）に示すように、電力変換回路１ｃには、商用電源１０の電源電圧が位相制御されて入力される（以降、電力変換回路１ｃに入力される位相制御された電源電圧を入力電圧Ｖｉと称す）。なお、トリガ信号１１１の立ち上がりは、ユーザが操作する操作部Ｋ１４から出力される電圧信号によって位相角が変化する。これにより、入力電圧Ｖｉの導通角が変化するため、調光を行うことができる。
【００５５】
その後、トリガ信号１１１が立ち下がると、トライアックＱ１１のゲートに駆動電流が流れなくなる。トライアックＱ１１は、アノード電流が保持電流を上回っている間は導通状態を維持するため、トリガ信号１１１の立ち下がり後も暫くは電力変換回路１ｃに商用電源１０の電源電圧が印加され続ける（図３（ｃ）参照）。そして、トライアックＱ１１のアノード電流が保持電流以下になると、トライアックＱ１１はターンオフして、非導通状態（オフ状態）に切り替わる。これにより、電力変換回路１ｃへの商用電源１０の電源電圧の印加が停止する。
【００５６】
照明負荷１１では、位相検出回路１ｄが、入力電圧Ｖｉの導通角を検出し、この検出した導通角に応じたデューティ信号１０１を調光回路１ｆへ出力する。調光回路１ｆは、デューティ信号１０１のデューティ比に応じて負荷電流の目標値を設定し、この目標値に応じた目標信号を出力する。出力フィードバック回路１ｇは、負荷電流の検出値と目標値とに基づくフィードバック信号を制御回路Ｋ１へ出力する。制御回路Ｋ１は、フィードバック信号に応じて、スイッチング素子Ｑ１の導通期間（オン期間）を設定することによって、負荷電流が目標値に一致するように定電流制御を行い、光源１ｈを調光する。
【００５７】
ここで、図３（ｂ）に示すように、トリガ信号１１１はパルストリガとは異なり、照明負荷１１に点灯用の電力を与える期間のうち一定期間は継続してＨレベルとなっている。これにより、トライアックＱ１１のゲート端子には、トリガ信号１１１が立ち下がるまで継続して駆動電流が流れる。すなわち、トライアックＱ１１を導通させる期間のうち一定期間（トリガ信号１１１のＨレベル期間）、トライアックＱ１１に駆動電流を継続して与える。
【００５８】
また、照明負荷１１は、電力変換回路１ｃを用いており、図３（ｄ）に示すように、照明負荷１１（電力変換回路１ｃ）の入力電流Ｉｃは正弦波状となり、商用電源１０の力率が改善されている。すなわち、商用電源１０の電源電圧の振幅がピークを過ぎて低下し、ゼロクロス付近に達した場合でも、トライアックＱ１１のアノード電流を確保できる。したがって、商用電源１０の電源電圧のゼロクロス近傍において、商用電源１０の電源ラインにノイズが重畳したとしても、トライアックＱ１１の導通期間の変動を抑制でき、光源１ｈの点灯にチラツキが生じたり、不意に消灯する可能性を低減できる。
【００５９】
而して、本実施形態の発光素子点灯装置１３、照明器具１、照明システムは、電源電圧のゼロクロス近傍において、商用電源１０の電源ラインにノイズが重畳しても、トライアックＱ１１が不意にオフすることなく、安定した調光を行うことができる。
【００６０】
一方、電力変換回路１ｃの代わりに、整流回路１ｂの整流電圧を平滑する大容量の平滑用コンデンサ（例えば、電解コンデンサ）を設け、この平滑用コンデンサの電圧を光源１ｈに印加したとする。この場合、照明負荷１１の入力電流Ｉｃは、図３（ｅ）に示す突入電流の波形となって、商用電源１０の力率が低くなる。したがって、このようなコンデンサインプット型の電力変換回路を用いた場合、商用電源１０の電源電圧の振幅がピークを過ぎて低下し、ゼロクロス付近に達した場合、トライアックＱ１１のアノード電流を確保することが難しくなる。したがって、電源電圧のゼロクロス近傍において、商用電源１０の電源ラインにノイズが重畳すると、トライアックＱ１１が不意にオフして、調光が不安定になる虞がある。
【００６１】
さらに、本実施形態では、トリガ信号１１１のオフ期間においても、トライアックＱ１１に、保持電流を上回る十分なアノード電流が継続して流れるように、電力変換回路１ｃと並列にブリーダ回路１２を設けている（図１、図２参照）。また、このブリーダ回路１２は、トライアックＱ１１のオフ時に、調光器２の制御電源部４に電力を供給する機能も併せて有する。
【００６２】
まず、本実施形態とは異なるブリーダ回路による動作を、図４（ａ）〜（ｃ）、図５（ａ）〜（ｃ）に示す。なお、図４（ａ）〜（ｃ）は調光時の動作であり、図５（ａ）〜（ｃ）は全点灯（定格点灯）時の動作である。なお、調光器２が省略されて照明器具１のみを用いる場合も、図５（ａ）〜（ｃ）の動作を行う。
【００６３】
このブリーダ回路は、電源電圧の振幅が閾値Ｖｔ１０１未満である場合（図４（ａ）、図５（ａ）参照）、ブリーダ電流Ｉｂが発生する（図４（ｃ）、図５（ｃ）参照）。なお、以下の説明では、ブリーダ電流Ｉｂの発生期間によって、ブリーダ電流Ｉｂ１，Ｉｂ２の符号を付している。ブリーダ電流Ｉｂ１は、調光器２の制御電源を生成するための電流である。ブリーダ電流Ｉｂ２は、電源電圧のゼロクロス近傍においてもトライアックＱ１１のオン状態を維持するための電流である。
【００６４】
そして、照明器具１の入力電流Ｉｉは、照明負荷１１の入力電流Ｉｃとブリーダ電流Ｉｂとの和となる（図４（ｂ）、図５（ｂ）参照）。そして、ブリーダ電流Ｉｂ１は、トライアック制御のための制御電源を生成するために過不足の少ない電流値に設定される必要がある。また、ブリーダ電流Ｉｂ２は、耐ノイズ性を向上させるために、トライアックＱ１１の保持電流Ｉｈを確保できればよい。すなわち、保持電流Ｉｈを超えて流れるブリーダ電流Ｉｂ２（図４（ｂ）、図５（ｂ）の斜線部）は本来不要であり、照明システム内で発生する損失の要因となる。
【００６５】
そこで、本実施形態のブリーダ回路１２は、以下の動作を行う。
【００６６】
ブリーダ回路１２は、図２に示すように、整流回路１ｂの各入力端にアノードを接続したダイオードＤ２，Ｄ３と、ダイオードＤ２，Ｄ３の各カソードと整流回路１ｂの整流出力の低圧側との間に接続した電流引込部１２ａとを備える。すなわち、ブリーダ回路１２は、電力変換回路１ｃ（照明負荷１１）に並列接続したものと等価的に考えることができる。
【００６７】
図６に、電流引込部１２ａの回路構成を示す。電流引込部１２ａでは、ＦＥＴ素子Ｑ３１、抵抗Ｒ３１、抵抗Ｒ３２の直列回路が、ダイオードＤ２，Ｄ３の各カソードと整流回路１ｂの整流出力の低圧側との間に接続している。ＦＥＴ素子Ｑ３１のドレインは、ダイオードＤ２，Ｄ３の各カソードに接続し、ＦＥＴ素子Ｑ３１のソースは、抵抗Ｒ３１，Ｒ３２の直列回路に接続している。さらに、ＦＥＴ素子Ｑ３１のゲートは、ダイオードＤ３１，Ｄ３２の各カソードに接続している。ダイオードＤ３１のアノードは、位相検出回路１ｄに接続し、ダイオードＤ３２のアノードは、位相検出回路１ｅに接続している。ダイオードＤ３１のアノードと整流回路１ｂの整流出力の低圧側との間には、ツェナダイオードＺＤ３１が接続している。さらに、ダイオードＤ３２のアノードと整流回路１ｂの整流出力の低圧側との間には、ツェナダイオードＺＤ３２が接続している。
【００６８】
そして、位相検出回路１ｄは、入力電圧Ｖｉの導通角を検出している。具体的に、位相検出回路１ｄは、入力電圧Ｖｉを全波整流した電圧波形（図７（ａ）参照）が、ダイオードＤ２，Ｄ３を介して入力されており、この電圧波形を、閾値Ｖｔ１１（第１の閾値）と比較することによって、導通角に応じたデューティ信号１０１を生成している。デューティ信号１０１は、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１以上の場合、Ｌレベルとなり、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１未満の場合、Ｈレベルとなる（図７（ｂ）参照）。位相検出回路１ｄは、このデューティ信号１０１を、ダイオードＤ３１を介して電流引込部１２ａのＦＥＴ素子Ｑ３１のゲートに印加する。
【００６９】
また、位相検出回路１ｅは、入力電圧Ｖｉの位相角を検出している。具体的に、位相検出回路１ｅは、入力電圧Ｖｉを全波整流した電圧波形（図８（ａ）参照）が、ダイオードＤ２，Ｄ３を介して入力されており、この電圧波形を、閾値Ｖｔ１２（第２の閾値）と比較することによって、位相角に応じたデューティ信号１０２を生成している。デューティ信号１０２は、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１２以上の場合、Ｌレベルとなり、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１２未満の場合、Ｈレベルとなる（図８（ｂ）参照）。位相検出回路１ｅは、このデューティ信号１０２を、ダイオードＤ３２を介して電流引込部１２ａのＦＥＴ素子Ｑ３１のゲートに印加する。
【００７０】
すなわち、デューティ信号１０１，１０２は、ＦＥＴ素子Ｑ３１のゲートにＯＲ接続されている。
【００７１】
そして、閾値Ｖｔ１１，Ｖｔ１２の大小関係は、Ｖｔ１１＞Ｖｔ１２であり、デューティ信号１０１がＨレベルとなるデューティは、デューティ信号１０２がＨレベルとなるデューティより大きくなる。したがって、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１未満且つ閾値Ｖｔ１２以上の場合、デューティ信号１０１がＨレベル、デューティ信号１０２がＬレベルになる。また、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１２未満の場合、デューティ信号１０１，１０２の両方がＨレベルになる。すなわち、ＦＥＴ素子Ｑ３１は、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１未満のときに導通し、ダイオードＤ２またはＤ３、ＦＥＴ素子Ｑ３１、抵抗Ｒ３１，Ｒ３２を介してブリーダ電流Ｉｂが流れる。このブリーダ電流Ｉｂは、商用電源１０を供給源として、商用電源１０、ブリーダ回路１２、調光器２で構成される閉回路を流れる。
【００７２】
さらに、ツェナダイオードＺＤ３１のツェナ電圧Ｖｚ１は、ツェナダイオードＺＤ３２のツェナ電圧Ｖｚ２より低い電圧値に設定される。したがって、デューティ信号１０１のみがＨレベルのとき、ＦＥＴ素子Ｑ３１のゲートにはツェナ電圧Ｖｚ１が印加され、デューティ信号１０１，１０２の両方がＨレベルのとき、ＦＥＴ素子Ｑ３１のゲートにはツェナ電圧Ｖｚ２が印加される。そして、ＦＥＴ素子Ｑ３１のゲートにツェナ電圧Ｖｚ１が印加された場合のブリーダ電流Ｉｂ＝Ｉ１となり、ＦＥＴ素子Ｑ３１のゲートにツェナ電圧Ｖｚ２が印加された場合、ブリーダ電流Ｉｂ＝Ｉ２となる。Ｉ１，Ｉ２は、Ｖｚ１＜Ｖｚ２より、Ｉ１＜Ｉ２の大小関係となる。
【００７３】
而して、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１以上の場合、デューティ信号１０１，１０２はともにＬレベルとなり、ＦＥＴ素子Ｑ３１のゲートには電圧が印加されず、ブリーダ電流Ｉｂは流れない。
【００７４】
入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１未満、且つ閾値Ｖｔ１２以上の場合、デューティ信号１０１はＨレベルとなり、デューティ信号１０２はＬレベルとなる。したがって、ＦＥＴ素子Ｑ３１のゲートにはツェナ電圧Ｖｚ１が印加され、ブリーダ電流Ｉｂ＝Ｉ１となる。
【００７５】
入力電圧Ｖｉの瞬時値が閾値Ｖｔ１２未満の場合、デューティ信号１０１，１０２はともにＨレベルとなる。したがって、ＦＥＴ素子Ｑ３１のゲートにはツェナ電圧Ｖｚ２が印加され、ブリーダ電流Ｉｂ＝Ｉ２となる。
【００７６】
すなわち、ブリーダ電流Ｉｂは、入力電圧Ｖｉの瞬時値が高い場合には低い電流値「Ｉ１」に制御され、入力電圧Ｖｉの瞬時値が低い場合には高い電流値「Ｉ２」に制御される。
【００７７】
以下、このブリーダ回路１２による動作を、図９（ａ）〜（ｃ）を用いて説明する。なお、以下の説明では、ブリーダ電流Ｉｂの発生期間によって、ブリーダ電流Ｉｂ１，Ｉｂ２の符号を付している。なお、図９（ａ）〜（ｃ）は調光時の動作である。
【００７８】
まず、トライアックＱ１１がターンオフしてから、制御電圧Ｖｃｃを生成するためのブリーダ電流Ｉｂ１が発生する。トライアックＱ１１がターンオフした時点では、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１２未満であり（図９（ａ）参照）、デューティ信号１０１，１０２がともにＨレベルとなって、ＦＥＴ素子Ｑ３１が導通し、ブリーダ電流Ｉｂ１＝Ｉ２が発生する（図９（ｃ）参照）。このブリーダ電流Ｉｂ１は、調光器２のダイオードＤ１１を介して、コンデンサＣ１２を充電する。すなわち、制御電源部４は、ブリーダ電流Ｉｂ１を用いて制御電圧Ｖｃｃを生成しており、簡易な構成で制御電源を確保できる。
【００７９】
そして、トリガ信号１１１が立ち上がり、トライアックＱ１１が導通すると、商用電源１０の電源電圧が電力変換回路１ｃに入力される（図９（ａ）参照）。入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１以上となった時点で、デューティ信号１０１，１０２がともにＬレベルとなって、ＦＥＴ素子Ｑ３１がオフし、ブリーダ電流Ｉｂ１はゼロになる（図９（ｃ）参照）。
【００８０】
そして、電源電圧の振幅が、ピーク値まで増加した後に低下し、トリガ信号１１１が立ち下がると、トライアックＱ１１のゲートに駆動電流が流れなくなるが、トライアックＱ１１は、アノード電流が保持電流Ｉｈを上回っている間、導通状態を維持する。
【００８１】
そして、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１未満に低下してから、トライアックＱ１１がターンオフするまで、トライアックＱ１１の保持電流Ｉｈを確保するためのブリーダ電流Ｉｂ２が発生する。入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１未満、閾値Ｖｔ１２以上であれば（図９（ａ）参照）、デューティ信号１０１はＨレベル、デューティ信号１０２はＬレベルとなって、ブリーダ電流Ｉｂ２＝Ｉ１が発生する（図９（ｃ）参照）。さらに電源電圧が低下し、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１２未満になった場合（図９（ａ）参照）、デューティ信号１０１，１０２はともにＨレベルとなって、ブリーダ電流Ｉｂ２＝Ｉ２が発生する（図９（ｃ）参照）。このブリーダ電流Ｉｂ２が、トリガ信号１１１が立ち下がった後に導通状態を維持しているトライアックＱ１１を流れることによって、アノード電流が保持電流Ｉｈ以上に維持される（図９（ｂ）参照）。
【００８２】
そして、本実施形態では、入力電圧Ｖｉの瞬時値が高い場合、ブリーダ電流Ｉｂ２＝Ｉ１に制御し、入力電圧Ｖｉの瞬時値が低い場合、ブリーダ電流Ｉｂ２＝Ｉ２に制御している。したがって、電源電圧のゼロクロス近傍において、保持電流Ｉｈを超えて流れるブリーダ電流Ｉｂ２（図９（ｂ）斜線部）が、従来（図４（ｂ）斜線部）に比べて低減しており、ブリーダ電流Ｉｂ２による損失を低減させている。
【００８３】
また、図１０（ａ）〜（ｃ）は全点灯時（定格点灯）時の動作である。この場合、トライアックＱ１１のターンオフ期間がなく（または殆どない）、トライアックＱ１１がターンオンしているときにブリーダ電流Ｉｂ１が発生している。この場合、制御電源部４は照明負荷１１の入力電流Ｉｃのみによって制御電圧Ｖｃｃを生成できるので、ブリーダ電流Ｉｂ１は不要であり、全点灯時におけるブリーダ電流Ｉｂ１はできるだけ抑制して、ブリーダ電流Ｉｂ１による損失を低減させるほうが好ましい。
【００８４】
そこで、本実施形態のブリーダ回路１２は、入力電圧Ｖｉの瞬時値が増加して閾値Ｖｔ１２以上になれば、ブリーダ電流Ｉｂ１をＩ２からＩ１に低減させている（図１０（ｃ）参照）。したがって、全点灯時におけるブリーダ電流Ｉｂ１はできるだけ抑制されており、ブリーダ電流Ｉｂ１による損失を低減させることができる。
【００８５】
上述のように、発光素子点灯装置１３は、２つの閾値Ｖｔ１１，Ｖｔ１２を用いることによって、入力電圧Ｖｉの瞬時値に応じてブリーダ電流Ｉｂ１，Ｉｂ２の大きさを調整することができる。したがって、ブリーダ電流Ｉｂ１は、トライアック制御のための制御電源を生成するために過不足の少ない電流値に設定することができる。また、ブリーダ電流Ｉｂ２は、保持電流Ｉｈを超えて流れるトライアックＱ１１のアノード電流を抑制できる電流値に設定できる。つまり、発光素子点灯装置１３は、ブリーダ電流Ｉｂによって照明システム内で発生する損失を低減させることができる。したがって、発光素子点灯装置１３は、トライアックＱ１１の保持電流の確保および制御電源の生成のそれぞれに適したブリーダ電流Ｉｂを生成することができる。
【００８６】
特に、ＤＣトリガ方式の短所として、調光時において、入力電圧Ｖｉｎの極性が反転する前にトリガ信号１１１をＨレベルからＬレベルに切り替えてオフさせる必要があり、トリガ信号１１１がオフした期間における耐ノイズ性が低下するという問題があった。そこで、トリガ信号１１１がオフしている期間にブリーダ電流Ｉｂ２を流して、耐ノイズ性を向上させている。しかし、トライアック制御のための制御電源を生成するためのブリーダ電流Ｉｂ１と、トライアックＱ１１の保持電流を確保するためのブリーダ電流Ｉｂ２とでは、本来必要とする電流値が互いに異なる。而して、不要なブリーダ電流Ｉｂ１または不要なブリーダ電流Ｉｂ２が流れることがある。しかしながら、本実施形態では、上述のように、ＤＣトリガ方式を用いた場合でも、ブリーダ電流Ｉｂ１、ブリーダ電流Ｉｂ２の各値を、簡易な構成で適切に制御できる。
【００８７】
さらに、本実施形態では、閾値Ｖｔ１１を比較的高く設定することによって、トリガ信号１１１が立ち下がる以前に、デューティ信号１０１がＨレベルに切り替わって、ブリーダ電流Ｉｂ２が流れ始めるので、耐ノイズ性がさらに向上している。
【００８８】
例えば、深調光時や、回路素子の温度特性等によって、光源１ｈに供給される負荷電力が低減した場合、照明負荷１１の入力電流Ｉｃが低下することがある。この場合、入力電流Ｉｃのゼロクロス付近では、トライアックＱ１１のアノード電流が保持電流Ｉｈ以下になる可能性があるが、ブリーダ電流Ｉｂ２によって、保持電流Ｉｈを上回るアノード電流を確保できる。
【００８９】
さらに、本実施形態では、力率改善機能を有する電力変換回路１ｃを用いることによって、コンデンサインプット型の電力変換回路を用いる場合に比べて、必要なブリーダ電流Ｉｂを抑制でき、回路損失の低減を図ることができる。また、電力変換回路１ｃによる力率改善によって、照明負荷１１の入力電流Ｉｃが高い位相角の領域（電源電圧が高い位相角の領域）では、ブリーダ電流Ｉｂを流す必要がないので、さらなる回路損失の低減を図ることができる。特に本実施形態では、トリガ信号１１１が立ち下がった後のブリーダ電流Ｉｂ２を所望の電流値に制御できるため、力率改善機能による上記作用はさらに効果的となる。
【００９０】
また、電流引込部１２ａは、ＦＥＴ素子Ｑ３１のゲート−ソース間電圧と、抵抗Ｒ３１，Ｒ３２の直列回路の両端電圧との和が、ツェナ電圧Ｖｚ１またはツェナ電圧Ｖｚ２と一致するように、ＦＥＴ素子Ｑ３１のドレイン電流が定電流制御される。すなわち、電流引込部１２ａによって、ブリーダ電流Ｉｂは定電流制御されており、ブリーダ電流Ｉｂは、必要な保持電流を大幅に上回ることがなく、回路損失の低減に寄与している。
【００９１】
また、制御電源部４が制御電源を生成するために必要とするブリーダ電流Ｉｂ１が、トライアックＱ１１の保持電流Ｉｈより大きい場合がある。この場合、ブリーダ回路１２は、入力電圧Ｖｉの瞬時値が低いほどブリーダ電流Ｉｂを増大させることによって、制御電源を確保しながら、ブリーダ電流Ｉｂによって発生する損失の低減効果が大きくなる。特に全点灯時（調光器２がない場合も含む）において効果的である。
【００９２】
また、本実施形態の別の構成を図１１に示す。
【００９３】
図１１のブリーダ回路１２は、２つの電流引込部１２ｃを並列接続している。電流引込部１２ｃでは、ＦＥＴ素子Ｑ３１、抵抗Ｒ３１、抵抗Ｒ３２の直列回路が、ダイオードＤ２，Ｄ３の各カソードと整流回路１ｂの整流出力の低圧側との間に接続している。さらに、ＦＥＴ素子Ｑ３１のゲートと整流回路１ｂの整流出力の低圧側との間には、ツェナダイオードＺＤ３３が接続している。そして、一方の電流引込部１２ｃのＦＥＴ素子Ｑ３１は、位相検出回路１ｄにゲートを接続し、他方の電流引込部１２ｃのＦＥＴ素子Ｑ３１は、位相検出回路１ｅにゲートを接続している。
【００９４】
一方の電流引込部１２ｃは、位相検出回路１ｄが出力するデューティ信号１０１がＨレベルである期間にＦＥＴ素子Ｑ３１がオンして、ブリーダ電流Ｉｂａを生成する。他方の電流引込部１２ｃは、位相検出回路１ｅが出力するデューティ信号１０２がＨレベルである期間にＦＥＴ素子Ｑ３１がオンして、ブリーダ電流Ｉｂｂを生成する。したがって、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１２未満の場合、ブリーダ電流Ｉｂ＝Ｉｂａ＋Ｉｂｂ＝Ｉ２となる。また、入力電圧Ｖｉの瞬時値が閾値Ｖｔ１１未満、且つ閾値Ｖｔ１２以上の場合、ブリーダ電流Ｉｂ＝Ｉｂａ＝Ｉ１となる。そして、各部の波形は図９（ａ）〜（ｃ）、図１０（ａ）〜（ｃ）となり、上記同様の効果を得ることができる。
【００９５】
なお、本実施形態の照明器具１の調光方式では、スイッチング素子Ｑ１のオン・オフにより光源１ｈを調光しているが、光源１ｈに流れる電流を可変とすることにより調光を行う回路構成でも同様の効果を奏することはいうまでもない。
【００９６】
また、光源１ｈに用いるＬＥＤ素子、有機ＥＬ素子は、点灯時にノイズが発生しやすく、上述の各動作がより効果的となる。なお、本実施形態では、光源１ｈとしてＬＥＤ素子または有機ＥＬ素子を用いているが、これに限定される必要はなく、他の発光素子を光源１ｈに用いてもよい。
【００９７】
上述のように、発光素子点灯装置１３は、自己保持機能を有する双方向スイッチング素子（トライアックＱ１１）と交流電源（商用電源１０）との直列回路に直列接続される。そして、発光素子点灯装置１３は、商用電源１０から供給される電力を入力されて発光素子からなる光源１ｈに点灯電力を供給する電力変換回路１ｃを備える。さらに発光素子点灯装置１３は、電力変換回路１ｃに並列接続されて、商用電源１０を供給源とするブリーダ電流を生成するブリーダ回路１２を備える。ブリーダ回路１２は、電力変換回路１ｃに入力される電圧の瞬時値が第１の閾値（閾値Ｖｔ１１）より低い場合にブリーダ電流を生成し、電力変換回路１ｃに入力される電圧の瞬時値に応じてブリーダ電流を調整することを特徴とする。
【００９８】
また、照明器具１は、発光素子点灯装置１３を備えることを特徴とする。
【００９９】
また、照明システムは、発光素子からなる光源１ｈ、および交流電源（商用電源１０）から供給される電力を用いて光源１ｈに点灯電力を供給する電力変換回路１ｃを具備する照明負荷１１を備える。さらに照明システムは、電力変換回路１ｃと商用電源１０との直列回路に直列接続されて自己保持機能を有する双方向スイッチング素子（トライアックＱ１１）を備える。さらに照明システムは、トライアックＱ１１を制御することで商用電源１０の交流電圧の導通角を可変とする位相制御を行う調光制御部３とを備える。さらに照明システムは、トライアックＱ１１に並列接続されて、調光制御部３の制御電源を生成する制御電源部４を備える。さらに照明システムは、電力変換回路１ｃに並列接続されて、商用電源１０を供給源とするブリーダ電流を生成するブリーダ回路１２を備える。そして、ブリーダ回路１２は、電力変換回路１ｃに入力される電圧の瞬時値が第１の閾値（閾値Ｖｔ１１）より低い場合にブリーダ電流を生成し、電力変換回路１ｃに入力される電圧の瞬時値に応じてブリーダ電流を調整することを特徴とする。
【０１００】
（実施形態２）
本実施形態の構成は、図１２に示されており、実施形態１と同様の構成には同一の符号を付して、説明は省略する。
【０１０１】
図１２のブリーダ回路１２は、電流引込部１２ｄを備える。電流引込部１２ｄでは、ＦＥＴ素子Ｑ３１、抵抗Ｒ３１、抵抗Ｒ３２の直列回路が、ダイオードＤ２，Ｄ３の各カソードと整流回路１ｂの整流出力の低圧側との間に接続している。そして、ＦＥＴ素子Ｑ３１のゲートは、位相検出回路１ｉに接続している。
【０１０２】
本実施形態の位相検出回路１ｉは、マイクロコンピュータを用いる。位相検出回路１ｉは、整流回路１ｂの各入力端にアノードを接続したダイオードＤ２，Ｄ３の各カソードに接続しており、入力電圧Ｖｉを全波整流した電圧波形が入力される。位相検出回路１ｉは、デューティ信号１０１を調光回路１ｆへ出力し、デューティ信号１０３をブリーダ回路１２へ出力する。デューティ信号１０３は、ＦＥＴ素子Ｑ３１のゲートに印加される。デューティ信号１０１は、実施形態１と同様であり、説明は省略する。
【０１０３】
そして、位相検出回路１ｉは、入力電圧Ｖｉの瞬時値を検出し、この入力電圧Ｖｉの瞬時値に基づいて、デューティ信号１０３の振幅を制御し、ＦＥＴ素子Ｑ３１のドレイン電流（ブリーダ電流Ｉｂ）の大きさを制御する。位相検出回路１ｉによるデューティ信号１０３の振幅制御は、マイクロコンピュータがプログラムを実行することによって実現される。
【０１０４】
具体的に、位相検出回路１ｉは、閾値Ｖｔ２１（第１の閾値），Ｖｔ２２（第２の閾値），Ｖｔ２３（第２の閾値）を予め設定されており、入力電圧Ｖｉの瞬時値を閾値Ｖｔ２１，Ｖｔ２２，Ｖｔ２３と比較する。なお、閾値Ｖｔ２１，Ｖｔ２２，Ｖｔ２３の大小関係は、Ｖｔ２１＞Ｖｔ２２＞Ｖｔ２３である。そして、位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が４つの領域２０１〜２０４のいずれに属するかによって、デューティ信号１０３の振幅を調整する。
【０１０５】
閾値Ｖｔ２１以上の領域２０１、閾値Ｖｔ２１未満且つ閾値Ｖｔ２２以上の領域２０２、閾値Ｖｔ２２未満且つ閾値Ｖｔ２３以上の領域２０３、閾値Ｖｔ２３未満の領域２０４とする（図１３（ａ）参照）。位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が領域２０１に属する場合、デューティ信号１０３の振幅をゼロに調整する。位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が領域２０２に属する場合、デューティ信号１０３の振幅をＶｄ１（＞０）に調整する。位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が領域２０３に属する場合、デューティ信号１０３の振幅をＶｄ２（＞Ｖｄ１）に調整する。位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が領域２０４に属する場合、デューティ信号１０３の振幅をＶｄ３（＞Ｖｄ２）に調整する。すなわち、位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が低いほど、デューティ信号１０３の振幅を大きくする。
【０１０６】
そして、入力電圧Ｖｉの瞬時値が領域２０１に属する場合、ブリーダ回路１２が生成するブリーダ電流Ｉｂはゼロとなる。さらに、入力電圧Ｖｉの瞬時値が領域２０２に属する場合、ブリーダ電流Ｉｂ＝Ｉ１１、入力電圧Ｖｉの瞬時値が領域２０３に属する場合、ブリーダ電流Ｉｂ＝Ｉ１２、入力電圧Ｖｉの瞬時値が領域２０４に属する場合、ブリーダ電流Ｉｂ＝Ｉ１３となる。Ｉ１１，Ｉ１２，Ｉ１３の大小関係は、０＜Ｉ１１＜Ｉ１２＜Ｉ１３となり、ブリーダ電流Ｉｂは、入力電圧Ｖｉの瞬時値が高いほど減少する。
【０１０７】
以下、このブリーダ回路１２による動作を、図１３（ａ）〜（ｃ）を用いて説明する。
【０１０８】
まず、トライアックＱ１１がターンオフしてから、制御電圧Ｖｃｃを生成するためのブリーダ電流Ｉｂ１が発生する。トライアックＱ１１がターンオフしている期間では、入力電圧Ｖｉの瞬時値が領域２０４（Ｖｉ＜Ｖｔ２３）に属しており（図１３（ａ）参照）、ブリーダ電流Ｉｂ１＝Ｉ１３が発生する（図１３（ｃ）参照）。このブリーダ電流Ｉｂ１は、調光器２のダイオードＤ１１を介して、コンデンサＣ１２を充電する。すなわち、制御電源部４は、ブリーダ電流Ｉｂ１を用いて制御電圧Ｖｃｃを生成しており、簡易な構成で制御電源を確保できる。
【０１０９】
そして、トリガ信号１１１が立ち上がり、トライアックＱ１１が導通すると、商用電源１０の電源電圧が電力変換回路１ｃに入力される（図１３（ａ）参照）。この場合、入力電圧Ｖｉが領域２０１（Ｖｉ≧Ｖｔ２１）にまで増加し、デューティ信号１０３がゼロ（Ｌレベル）となって、ＦＥＴ素子Ｑ３１がオフし、ブリーダ電流Ｉｂはゼロになる（図１３（ｃ）参照）。
【０１１０】
そして、電源電圧の振幅が、ピーク値まで増加した後に低下し、トリガ信号１１１が立ち下がると、トライアックＱ１１のゲートに駆動電流が流れなくなるが、トライアックＱ１１は、アノード電流が保持電流Ｉｈを上回っている間、導通状態を維持する。
【０１１１】
そして、入力電圧Ｖｉの瞬時値が閾値Ｖｔ２１未満に低下してから、トライアックＱ１１がターンオフするまで、トライアックＱ１１の保持電流Ｉｈを確保するためのブリーダ電流Ｉｂ２が発生する。入力電圧Ｖｉの瞬時値が領域２０２（Ｖｔ２１＞Ｖｉ≧Ｖｔ２２）に属している場合（図１３（ａ）参照）、ブリーダ電流Ｉｂ２＝Ｉ１１が発生する（図１３（ｃ）参照）。さらに電源電圧が低下し、入力電圧Ｖｉの瞬時値が領域２０３（Ｖｔ２２＞Ｖｉ≧Ｖｔ２３）に属している場合（図１３（ａ）参照）、ブリーダ電流Ｉｂ２＝Ｉ１２が発生する（図１３（ｃ）参照）。さらに電源電圧が低下し、入力電圧Ｖｉの瞬時値が領域２０４（Ｖｔ２３＞Ｖｉ）に属している場合（図１３（ａ）参照）、ブリーダ電流Ｉｂ２＝Ｉ１３が発生する（図１３（ｃ）参照）。このブリーダ電流Ｉｂ２が、トリガ信号１１１が立ち下がった後に導通状態を維持しているトライアックＱ１１を流れることによって、アノード電流が保持電流Ｉｈ以上に維持される（図１３（ｂ）参照）。
【０１１２】
本実施形態では、電力変換回路１ｃが力率改善機能を有しており、入力電圧Ｖｉがピークに近付くにつれて、照明負荷１１の入力電流Ｉｃもピークに近付く。よって、入力電圧Ｖｉが大きいほど、保持電流Ｉｈを確保するために必要となるブリーダ電流Ｉｂ２は減少する。そこで、本実施形態では、入力電圧Ｖｉの瞬時値が高くなるにつれて、ブリーダ電流Ｉｂを段階的（３段階）に減少させている。したがって、電源電圧のゼロクロス近傍において、保持電流Ｉｈを超えて流れるブリーダ電流Ｉｂ２（図１３（ｂ）斜線部）を少なくできる。
【０１１３】
また、入力電圧Ｖｉの瞬時値が領域２０４に属しているとき、ブリーダ電流Ｉｂ＝Ｉ１３となる。Ｉ１３は、領域２０２，２０３に対応するブリーダ電流Ｉｂ＝Ｉ１１，Ｉ１２より大きい値に設定されている。このＩ１３の大きさは、ブリーダ電流Ｉｂ２が制御電圧Ｖｃｃを生成するために必要な値に設定されており、Ｉ１３とＩ１１，Ｉ１２との大小関係は、制御電圧Ｖｃｃによって動作する回路の構成、電力変換回路１ｃの構成、負荷電力等によって決まる。すなわち、領域２０４に対応するブリーダ電流Ｉｂ＝Ｉ１３は、領域２０２，２０３に対応するブリーダ電流Ｉｂ＝Ｉ１１，Ｉ１２より小さい値に設定されてもよい。
【０１１４】
而して、領域２０１〜２０３に対応する各ブリーダ電流Ｉｂは、領域の電圧値が高いほど減少させることが好ましい。また、領域２０４に対応するブリーダ電流Ｉｂの大きさは、制御電圧Ｖｃｃによって動作する回路の構成、電力変換回路１ｃの構成、負荷電力等を考慮して設定される。
【０１１５】
（実施形態３）
本実施形態の構成は、図１２に示されており、実施形態１と同様の構成には同一の符号を付して、説明は省略する。
【０１１６】
本実施形態の位相検出回路１ｉは、マイクロコンピュータを用いる。位相検出回路１ｉは、整流回路１ｂの各入力端にアノードを接続したダイオードＤ２，Ｄ３の各カソードに接続しており、入力電圧Ｖｉを全波整流した電圧波形が入力される。そして、位相検出回路１ｉは、入力電圧Ｖｉの瞬時値を検出し、この入力電圧Ｖｉの瞬時値に基づいて、デューティ信号１０３の振幅を制御し、ＦＥＴ素子Ｑ３１のドレイン電流（ブリーダ電流Ｉｂ）の大きさを制御する。位相検出回路１ｉによるデューティ信号１０３の振幅制御は、マイクロコンピュータがプログラムを実行することによって実現される。
【０１１７】
具体的に、位相検出回路１ｉは、閾値Ｖｔ３１（第１の閾値），Ｖｔ３２（第２の閾値）を予め設定されており、入力電圧Ｖｉの瞬時値を閾値Ｖｔ３１，Ｖｔ３２と比較する。なお、閾値Ｖｔ３１，Ｖｔ３２の大小関係は、Ｖｔ３１＞Ｖｔ３２である。そして、位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が３つの領域３０１〜３０３にいずれに属するかによって、デューティ信号１０３の振幅を調整する。
【０１１８】
閾値Ｖｔ３１以上の領域３０１、閾値Ｖｔ３１未満且つ閾値Ｖｔ３２以上の領域３０２、閾値Ｖｔ３２未満の領域３０３とする（図１４（ａ）参照）。位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が領域３０１に属する場合、デューティ信号１０３の振幅をゼロに調整する。位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が領域３０２に属する場合、デューティ信号１０３の振幅をＶｄ１１（＞０）に調整する。位相検出回路１ｉは、入力電圧Ｖｉの瞬時値が領域３０３に属する場合、デューティ信号１０３の振幅をＶｄ１２（＜Ｖｄ１１）に調整する。
【０１１９】
そして、入力電圧Ｖｉの瞬時値が領域３０１に属する場合、ブリーダ回路１２が生成するブリーダ電流Ｉｂはゼロとなる。さらに、入力電圧Ｖｉの瞬時値が領域３０２に属する場合、ブリーダ電流Ｉｂ＝Ｉ２１、入力電圧Ｖｉの瞬時値が領域３０３に属する場合、ブリーダ電流Ｉｂ＝Ｉ２２となる。Ｉ２１，Ｉ２２の大小関係は、０＜Ｉ２２＜Ｉ２１となる。
【０１２０】
以下、このブリーダ回路１２による動作を、図１４（ａ）〜（ｃ）を用いて説明する。
【０１２１】
まず、トライアックＱ１１がターンオフしてから、制御電圧Ｖｃｃを生成するためのブリーダ電流Ｉｂ１が発生する。トライアックＱ１１がターンオフしている期間では、入力電圧Ｖｉの瞬時値が領域３０３（Ｖｉ＜Ｖｔ３２）に属しており（図１４（ａ）参照）、ブリーダ電流Ｉｂ１＝Ｉ２２が発生する（図１４（ｃ）参照）。このブリーダ電流Ｉｂ１は、調光器２のダイオードＤ１１を介して、コンデンサＣ１２を充電する。すなわち、制御電源部４は、ブリーダ電流Ｉｂ１を用いて制御電圧Ｖｃｃを生成しており、簡易な構成で制御電源を確保できる。
【０１２２】
そして、トリガ信号１１１が立ち上がり、トライアックＱ１１が導通すると、商用電源１０の電源電圧が電力変換回路１ｃに入力される（図１４（ａ）参照）。入力電圧Ｖｉが領域３０１（Ｖｉ≧Ｖｔ３１）にまで増加し、デューティ信号１０３がゼロ（Ｌレベル）となって、ＦＥＴ素子Ｑ３１がオフし、ブリーダ電流Ｉｂはゼロになる（図１４（ｃ）参照）。
【０１２３】
そして、電源電圧の振幅が、ピーク値まで増加した後に低下し、トリガ信号１１１が立ち下がると、トライアックＱ１１のゲートに駆動電流が流れなくなるが、トライアックＱ１１は、アノード電流が保持電流Ｉｈを上回っている間、導通状態を維持する。
【０１２４】
そして、入力電圧Ｖｉの瞬時値が閾値Ｖｔ３１未満に低下してから、トライアックＱ１１がターンオフするまで、トライアックＱ１１の保持電流Ｉｈを確保するためのブリーダ電流Ｉｂ２が発生する。入力電圧Ｖｉの瞬時値が領域３０２（Ｖｔ３１＞Ｖｉ≧Ｖｔ３２）に属している場合（図１４（ａ）参照）、ブリーダ電流Ｉｂ２＝Ｉ２１が発生する（図１４（ｃ）参照）。さらに電源電圧が低下し、入力電圧Ｖｉの瞬時値が領域３０３（Ｖｔ３２＞Ｖｉ）に属している場合（図１４（ａ）参照）、ブリーダ電流Ｉｂ２＝Ｉ２２が発生する（図１４（ｃ）参照）。このブリーダ電流Ｉｂ２が、トリガ信号１１１が立ち下がった後に導通状態を維持しているトライアックＱ１１を流れることによって、アノード電流が保持電流Ｉｈ以上に維持される（図１４（ｂ）参照）。
【０１２５】
入力電圧Ｖｉの瞬時値が領域３０３に属しているとき、ブリーダ電流Ｉｂ＝Ｉ２２となる。Ｉ２２は、領域３０２に対応するブリーダ電流Ｉｂ＝Ｉ２１より小さい値に設定されている。このＩ２２の大きさは、制御電圧Ｖｃｃを生成するために必要な値に設定されており、本実施形態では、トライアックＱ１１が導通していないときに制御電源部４が制御電源を生成するために必要とするブリーダ電流Ｉｂ１が、トライアックＱ１１の保持電流Ｉｈより小さい。したがって、不要なブリーダ電流Ｉｂ１による損失を抑制することができる。
【０１２６】
また、電源電圧のゼロクロス近傍において、保持電流Ｉｈを超えて流れるブリーダ電流Ｉｂ２（図１４（ｂ）斜線部）を少なくできる。
【０１２７】
なお、上述の各実施形態では、照明負荷１１に点灯用の電力を与える期間のうち一定期間は継続してトリガ信号１１１をＨレベルとする、所謂ＤＣトリガ方式を採用している。しかしながら、トライアックＱ１１をターンオンさせるタイミングのみにパルス波形のトリガ信号を出力する、所謂パルストリガ方式を採用した場合でも、トリガ信号のオフ後にブリーダ電流Ｉｂ２を発生させることによって、上記同様の効果を得ることができる。
【符号の説明】
【０１２８】
１  照明器具
１ｃ  電力変換回路
１ｈ  光源
２  調光器
３  調光制御部
４  制御電源部
１０  商用電源（交流電源）
１２  ブリーダ回路
１３  発光素子点灯装置
Ｑ１１  トライアック（双方向スイッチング素子）
【図１】
2015076343.tif 000003
【図２】
2015076343.tif 000004
【図３】
2015076343.tif 000005
【図４】
2015076343.tif 000006
【図５】
2015076343.tif 000007
【図６】
2015076343.tif 000008
【図７】
2015076343.tif 000009
【図８】
2015076343.tif 000010
【図９】
2015076343.tif 000011
【図１０】
2015076343.tif 000012
【図１１】
2015076343.tif 000013
【図１２】
2015076343.tif 000014
【図１３】
2015076343.tif 000015
【図１４】
2015076343.tif 000016
【図１５】
2015076343.tif 000017