(57)【要約】【課題】歩留まり及び表示品位の低下を抑制する。【解決手段】第１絶縁基板上において、複数の画素に亘って形成した共通電極と、各画素に形成した画素電極と、を備えた第１基板を用意し、第２絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物からなる第１導電層を形成した第２基板を用意し、前記第１基板と前記第２基板とを貼り合わせ、前記第１導電層を除去するとともに前記第１絶縁基板及び前記第２絶縁基板を研磨し、前記研磨の後の前記第２絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物からなる第２導電層を形成する、液晶表示装置の製造方法。【選択図】      図４
2015004719.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁基板上において、複数の画素に亘って形成した共通電極と、各画素に形成した画素電極と、を備えた第１基板を用意し、
第２絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物からなる第１導電層を形成した第２基板を用意し、
前記第１基板と前記第２基板とを貼り合わせ、
前記第１導電層を除去するとともに前記第１絶縁基板及び前記第２絶縁基板を研磨し、
前記研磨の後の前記第２絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物からなる第２導電層を形成する、液晶表示装置の製造方法。
【請求項２】
前記第１導電層を形成する工程では、表面抵抗値が１０００ＭΩ／□以下である前記第１導電層を形成する、請求項１に記載の液晶表示装置の製造方法。
【請求項３】
前記第２導電層を形成する工程では、表面抵抗値が１０ＭΩ／□以上、１０００ＭΩ／□以下である前記第２導電層を形成する、請求項１または２に記載の液晶表示装置の製造方法。
【請求項４】
さらに、前記貼り合わせの前に前記第１基板または前記第２基板に液晶材料を滴下する、請求項１乃至３のいずれか１項に記載の液晶表示装置の製造方法。
【請求項５】
さらに、前記研磨の後の前記第１絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物からなる第３導電層を形成する、請求項１乃至４のいずれか１項に記載の液晶表示装置の製造方法。
【請求項６】
第１絶縁基板と、前記第１絶縁基板の内面側において複数の画素に亘って形成された共通電極と、各画素に形成された画素電極と、前記画素電極を覆う第１配向膜と、前記第１絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物によって形成された第１導電膜と、を備えた第１基板と、
第２絶縁基板と、前記第２絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物によって形成された第２導電膜と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、
を備えた液晶表示装置。
【請求項７】
前記第１基板は、さらに、前記第２基板と対向するカバーガラスの表面において物体の接触を検出する静電容量タッチセンシング部を備えた、請求項６に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、表示装置として各種分野で利用されている。近年では、Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードの液晶表示パネルが実用化されている。このようなＦＦＳモードやＩＰＳモードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。対向基板には、導電膜がほとんど配置されていない。このため、液晶層に悪影響を及ぼす外部からの電界をシールドする技術が提案されている。また、アンチモン添加酸化スズ（ＡＴＯ）及びスズ添加酸化インジウム（ＩＴＯ）のいずれか一方又は双方を含む導電性微粒子とバインダーとを含有する帯電防止膜を設ける技術が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１１６３０９号公報
【特許文献２】特開２０１０−１０２０２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、歩留まり及び表示品位の低下を抑制することが可能な液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本実施形態によれば、
第１絶縁基板上において、複数の画素に亘って形成した共通電極と、各画素に形成した画素電極と、を備えた第１基板を用意し、第２絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物からなる第１導電層を形成した第２基板を用意し、前記第１基板と前記第２基板とを貼り合わせ、前記第１導電層を除去するとともに前記第１絶縁基板及び前記第２絶縁基板を研磨し、前記研磨の後の前記第２絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物からなる第２導電層を形成する、液晶表示装置の製造方法が提供される。
【０００６】
本実施形態によれば、
第１絶縁基板と、前記第１絶縁基板の内面側において複数の画素に亘って形成された共通電極と、各画素に形成された画素電極と、前記画素電極を覆う第１配向膜と、前記第１絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物によって形成された第１導電膜と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の外面にスズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物によって形成された第２導電膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【図３】図３は、本実施形態の液晶表示パネルＬＰＮの製造方法を説明するためのフローチャートである。
【図４】図４は、本実施形態の液晶表示パネルＬＰＮの製造方法を説明するための概略断面図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１０】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１１】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）及び容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに交差する第２方向Ｙに沿ってそれぞれ延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続された画素電極ＰＥ、容量線Ｃの一部であり画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。保持容量ＣＳは、例えば、容量線Ｃと画素電極ＰＥとの間に形成される。
【００１２】
共通電極ＣＥは、複数の画素ＰＸに亘って共通に形成されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成されている。
【００１３】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、第３駆動回路ＣＤに接続されている。これらの第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。駆動ＩＣチップ２は、第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤを制御するコントローラを内蔵し、液晶表示パネルＬＰＮを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。
【００１４】
駆動ＩＣチップ２は、アクティブエリアＡＣＴに画像を表示する画像表示モードにおいて各画素ＰＸの画素電極ＰＥに画像信号を書き込むのに必要な制御を行う画像信号書込回路２Ａを備えている。なお、この駆動ＩＣチップ２は、画像信号書込回路２Ａの他に、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング部の静電容量（例えば、容量線Ｃとソース配線Ｓとの間の静電容量）の変化を検出する検出回路２Ｂを備えていても良い。この場合、静電容量タッチセンシング部は、アレイ基板ＡＲに備えられており、上記の電極や配線の他に、検出電極、あるいは、検出配線を備えていても良い。
【００１５】
また、図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。
【００１６】
図２は、図１に示した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【００１７】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する内面１０Ａの側に、スイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。
【００１８】
ここに示したスイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）である。スイッチング素子ＳＷは、ポリシリコンやアモルファスシリコンなどによって形成された半導体層を備えている。なお、スイッチング素子ＳＷは、トップゲート型あるいはボトムゲート型のいずれであっても良い。このようなスイッチング素子ＳＷは、第１絶縁膜１１によって覆われている。
【００１９】
共通電極ＣＥは、第１絶縁膜１１の上に形成されている。共通電極ＣＥは、第２絶縁膜１２によって覆われている。また、第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。画素電極ＰＥは、第２絶縁膜１２の上に形成されている。画素電極ＰＥは、第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを介してスイッチング素子ＳＷに電気的に接続されている。また、画素電極ＰＥは、第２絶縁膜１２を介して共通電極ＣＥと向かい合うスリットＰＳＬを有している。これらの共通電極ＣＥ及び画素電極ＰＥは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。画素電極ＰＥ及び第２絶縁膜１２は、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
【００２０】
一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲと対向する内面３０Ａの側に、誘電体薄膜として、ブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２などを備えている。
【００２１】
ブラックマトリクス３１は、第２絶縁基板３０の内面３０Ａにおいて、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成され、各画素ＰＸを区画している。
【００２２】
カラーフィルタ３２は、第２絶縁基板３０の内面３０Ａに形成され、ブラックマトリクス３１の上にも延在している。カラーフィルタ３２は、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。異なる色のカラーフィルタ３２間の境界は、ブラックマトリクス３１と重なっている。
【００２３】
オーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２を覆っている。オーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、透明な樹脂材料によって形成されている。オーバーコート層３３は、第２配向膜ＡＬ２によって覆われている。第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、基板主面と平行な面内において、互いに平行な方位に配向処理されている。
【００２４】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、一方の基板に一体的に形成された柱状スペーサが配置され、これにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。
【００２５】
このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置される。バックライトＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。
【００２６】
液晶表示パネルＬＰＮの一方の外面、すなわち第１絶縁基板１０の外面１０Ｂの側には、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、液晶表示パネルＬＰＮの他方の外面、すなわち第２絶縁基板３０の外面３０Ｂの側には、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１偏光軸と第２偏光板ＰＬ２の第２偏光軸とは、例えば、クロスニコルの位置関係にある。
【００２７】
図示した例では、第１絶縁基板１０の外面１０Ｂには、第１導電膜ＣＤ１が形成されている。第１光学素子ＯＤ１は、第１導電膜ＣＤ１に接着されている。また、第２絶縁基板３０の外面３０Ｂには、第２導電膜ＣＤ２が形成されている。第２光学素子ＯＤ２は、第２導電膜ＣＤ２に接着されている。
【００２８】
第１導電膜ＣＤ１及び第２導電膜ＣＤ２は、少なくともアクティブエリアの全体をカバーし、いずれも透明な導電材料によって形成されている。より具体的には、第１導電膜ＣＤ１及び第２導電膜ＣＤ２は、スズ（Ｓｎ）−アンチモン（Ｓｂ）系酸化物（ＡＴＯと称される場合もある）によって形成されている。また、第１導電膜ＣＤ１及び第２導電膜ＣＤ２は、それぞれの表面抵抗値が１０ＭΩ／□以上、１０００ＭΩ／□以下であることが望ましい。
【００２９】
これらの第１導電膜ＣＤ１及び第２導電膜ＣＤ２は、外部からの不所望な電荷やノイズの液晶表示パネルＬＰＮへの侵入を防止する帯電防止層（あるいは、シールド電極）として機能する。
【００３０】
図示した例では、さらに、対向基板ＣＴに対向するカバーガラスＣＧが設置されており、カバーガラスＣＧの表面ＣＧＡが検出面あるいは表示面となる。カバーガラスＣＧと第２光学素子ＯＤ２とは、透明な接着剤ＡＨによって接着されている。これにより、液晶表示パネルＬＰＮ及びカバーガラスＣＧは、第１光学素子ＯＤ１や第２光学素子ＯＤ２などを含んだ状態で一体化されている。
【００３１】
このような構成の液晶表示装置において、液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）では、液晶層ＬＱに含まれる液晶分子は、面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向に初期配向する。ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。
【００３２】
一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態（ＯＮ時）では、液晶分子ＬＭは、面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子は、電界と略平行な方向を向くように配向する。ＯＮ時には、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。
【００３３】
上記の構成の液晶表示パネルＬＰＮにおいては、アレイ基板ＡＲは画素電極ＰＥ及び共通電極ＣＥなどの各種電極やゲート配線Ｇ及びソース配線Ｓなどの各種配線を備えている一方で、対向基板ＣＴは電極や配線を備えておらず、ブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２といった誘電体薄膜を備えている。このため、対向基板ＣＴは、アレイ基板ＡＲよりも帯電しやすい。この点については、発明者は、以下の実験を行って確認した。
【００３４】
すなわち、互いに貼り合わせる前のアレイ基板ＡＲ及び対向基板ＣＴについて、それぞれ強制的に帯電させるための放電処理を施し、それぞれの表面電位の推移を測定した。アレイ基板ＡＲに放電処理を施したところ、強制的に帯電させようとしても、アレイ基板の表面電位はほぼゼロボルトで推移し、大きな変化はなかった。一方、対向基板ＣＴについては、放電処理を施したところ、瞬時にプラス電位あるいはマイナス電位に帯電し、時間の経過に伴って対向基板ＣＴの表面電位が減衰していく様子が確認された。また、この対向基板ＣＴの表面電位及びその減衰率は、対向基板ＣＴを構成する誘電体薄膜の材料に依存することが確認された。
【００３５】
一例として、表面抵抗値が１×１０６Ω／□程度の比較的低抵抗のブラックマトリクスを適用した対向基板ＣＴでは、放電処理による表面電位の上昇は抑えられるが、帯電した状態で推移した。また、表面抵抗値が１×１０９〜１０１０Ω／□程度の比較的高抵抗のブラックマトリクスを適用した対向基板ＣＴでは、放電処理によって表面電位が上昇した後、帯電した状態で推移した。表面抵抗値が１×１０１２Ω／□以上の高抵抗のブラックマトリクスを適用した対向基板ＣＴでは、放電処理によって表面電位が上昇した後、高電位に帯電した状態で推移した。これらの実験により、対向基板ＣＴは、アレイ基板ＡＲよりも帯電しやすいことが確認された。
【００３６】
このような対向基板ＣＴを製造する過程で対向基板ＣＴが帯電した場合、アレイ基板ＡＲと貼り合わせた際に、対向基板ＣＴに蓄積された電荷が閉じ込められてしまい、外部に電荷を逃がすことができなくなってしまう。対向基板ＣＴに蓄積された電荷が局在化すると、対向基板ＣＴの誘電体薄膜の誘電分極が発生する。
【００３７】
例えば、第２配向膜ＡＬ２は、本来、配向処理方向に沿って液晶分子を配向させる配向規制力を有している。しかしながら、第２配向膜ＡＬ２において局所的に誘電分極が発生した場合、その領域では配向処理方向とは異なる方向に液晶分子を配向させる配向規制力が生じるおそれがある。一例では、主として横電界を利用して液晶分子の配向状態を制御するモードであるにもかかわらず、アレイ基板ＡＲと対向基板ＣＴとの間で縦電界が形成されて、液晶分子が立ち上がってしまうことがある。このため、液晶層ＬＱにおいて、液晶分子の配向が局所的に乱れる配向不良を発生し、表示ムラを誘発するおそれがある。この現象については、発明者は、以下の実験を行って確認した。
【００３８】
すなわち、表示ムラが確認された液晶表示パネルＬＰＮを分解し、対向基板ＣＴを取り出し、洗浄して液晶材料を除去する。そして、この対向基板ＣＴを帯電させた場合と帯電させなかった場合とで、それぞれ対向基板ＣＴの上に液晶材料を滴下し、偏光顕微鏡により液晶分子の配向状態を観察した。
【００３９】
対向基板ＣＴを帯電させなかった場合、偏光面がクロスニコルの状況下の偏光顕微鏡により観察したところ、良好な暗視野が観察された。これにより、対向基板ＣＴの上の液晶分子は、第２配向膜ＡＬ２の本来の配向規制力によって配向処理方向に沿って揃って配向していることが確認された。
【００４０】
一方、対向基板ＣＴを帯電させた場合、偏光面がクロスニコルの状況下の偏光顕微鏡により観察したところ、帯電直後に、液晶分子が種々の方向に配向する配向不良を発生してしまい、光漏れが確認された。また、対向基板ＣＴの表面電位は、時間の経過とともに減衰するが、十分に表面電位が減衰した後であっても、局所的に液晶分子の配向不良が残り、画素内に微小な輝点（微輝点）が確認された。
【００４１】
このような微輝点の発生メカニズムは以下のように推測される。まず、対向基板ＣＴが一旦帯電したのに伴って、第２配向膜ＡＬ２に誘電分極が発生し、液晶分子の配向不良が発生する。液晶分子が本来配向すべき配向方向とは異なる方向に配向した領域は、光漏れが生ずる。そして、このような第２配向膜ＡＬ２の一部の微小な領域で発生した誘電分極は、表面電位の減衰とは無関係に維持されてしまう。誘電分極が生じた微少な領域では、時間が経過しても液晶分子の配向不良が緩和しにくく、光漏れの状態が継続し、微小な輝点として観察されたものと推測される。
【００４２】
上記のような発明者による実験から、対向基板ＣＴは、アレイ基板ＡＲと貼り合わせる前の段階で、できるだけ帯電を防止する（あるいは、例え帯電したとしても十分に除電しておく）必要がある。そこで、本実施形態では、以下のような方法で液晶表示パネルＬＰＮを製造した。
【００４３】
図３は、本実施形態の液晶表示パネルＬＰＮの製造方法を説明するためのフローチャートである。
【００４４】
まず、アレイ基板ＡＲを用意する（ＳＴ１）。アレイ基板ＡＲを用意する工程では、第１絶縁基板１０の上にゲート配線Ｇ、ソース配線Ｓ、スイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第１配向膜ＡＬ１などを形成する。その後、第１配向膜ＡＬ１に配向処理を施す。配向処理としては、ラビング処理であっても良いし、光配向処理であっても良い。そして、第１配向膜ＡＬ１まで形成済みのアレイ基板ＡＲを洗浄工程などに導入する。
【００４５】
一方で、対向基板ＣＴを用意する（ＳＴ２）。対向基板ＣＴを用意する工程では、第２絶縁基板３０の外面３０Ｂに第１導電層ＣＤＦ１を形成する一方で、第２絶縁基板３０の内面３０Ａにブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２などを形成する。その後、第２配向膜ＡＬ２に、第１配向膜ＡＬ１と同様に、配向処理を施す。そして、第２配向膜ＡＬ２まで形成済みの対向基板ＣＴを洗浄工程などに導入する。
【００４６】
なお、対向基板ＣＴを用意する工程において、第１導電層ＣＤＦ１と誘電体薄膜との形成順序は特に問わないが、誘電体薄膜を形成する過程での帯電を防止するためには、誘電体薄膜の形成に先立って第１導電層ＣＤＦ１を形成することが有効である。第１導電層ＣＤＦ１は、例えば、第２絶縁基板３０の外面３０ＢにＡＴＯをコーティングすることで形成される。形成した第１導電層ＣＤＦ１は、接地されるなど特定の端子と電気的に接続してもよいが、局所的な帯電を防止する（あるいは電荷を均一化する）という意味では電気的にフローティング状態であっても良い。
【００４７】
続いて、アレイ基板ＡＲと対向基板ＣＴとをシール材を用いて貼り合わせる（ＳＴ３）。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせる前に、アレイ基板ＡＲまたは対向基板ＣＴに適量の液晶材料を滴下して封入することで形成される。なお、液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた後に、シール材によって形成された液晶注入口から液晶材料を注入することで形成しても良い。
【００４８】
図３に示した製造過程において、対向基板ＣＴを用意し、アレイ基板ＡＲと貼り合わせるまでの基板搬送を含む全工程で、第２絶縁基板３０に形成された第１導電層ＣＤＦ１により、対向基板ＣＴの帯電を防止することが可能となる、あるいは、対向基板ＣＴにおける電荷の局在化を防止することが可能となる。
【００４９】
図４は、本実施形態の液晶表示パネルＬＰＮの製造方法を説明するための概略断面図である。
【００５０】
すなわち、図中の（ａ）は、それぞれ用意したアレイ基板ＡＲと対向基板ＣＴとを貼り合わせ、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱを保持した状態を示す図である。第２絶縁基板３０の外面３０Ｂには、先に説明した通り、第１導電層ＣＤＦ１が形成されている。
【００５１】
そして、図中の（ｂ）は、アレイ基板ＡＲを構成する第１絶縁基板１０及び対向基板ＣＴを構成する第２絶縁基板３０を研磨する工程を示す図である。このとき、対向基板ＣＴについては、第２絶縁基板３０よりも先に第１導電層ＣＤＦ１を研磨によって除去する。このような研磨は、機械的研磨であっても良いし、化学的研磨であっても良く、これらを組み合わせても良い。第１導電層ＣＤＦ１を形成するＡＴＯは、アルカリ浸漬によって容易に除去される。このため、第１導電層ＣＤＦ１の除去及び第２絶縁基板３０の研磨は、アルカリ浸漬のみによって容易に行うことが可能である。このような研磨により、第１絶縁基板１０及び第２絶縁基板３０の厚さは、研磨前の半分以下となる。例えば、研磨前の第１絶縁基板１０及び第２絶縁基板３０の厚さは０．５ｍｍであり、研磨後の第１絶縁基板１０及び第２絶縁基板３０の厚さは０．２ｍｍである。
【００５２】
そして、図中の（ｃ）は、第２絶縁基板３０の外面３０Ｂに透明な第２導電層ＣＤＦ２を形成する工程を示す図である。第２導電層ＣＤＦ２は、上記の第１導電層ＣＤＦ１と同様に、第２絶縁基板３０の外面３０ＢにＡＴＯをコーティングすることで形成される。このようにして形成した第２導電層ＣＤＦ２は、図２を参照して説明した第２導電膜ＣＤ２に相当する。
【００５３】
また、ここに示した例では、第１絶縁基板１０の外面１０Ｂには、透明な第３導電層ＣＤＦ３を形成する。第３導電層ＣＤＦ３は、上記の第１導電層ＣＤＦ１と同様に、第１絶縁基板１０の外面１０ＢにＡＴＯをコーティングすることで形成される。このようにして形成した第３導電層ＣＤＦ３は、図２を参照して説明した第１導電膜ＣＤ１に相当する。
【００５４】
これにより、液晶表示パネルＬＰＮが完成する。その後、第１光学素子ＯＤ１及び第２光学素子ＯＤ２をそれぞれ接着し、信号供給源などを実装することで、液晶表示装置が製造される。
【００５５】
図４に示した製造過程においては、研磨工程を除いて、第２絶縁基板３０の外面３０Ｂには第１導電層ＣＤＦ１または第２導電層ＣＤＦ２が形成されているため、対向基板ＣＴの帯電を防止することが可能となる、あるいは、対向基板ＣＴにおける電荷の局在化を防止することが可能となる。
【００５６】
したがって、このようにして製造した液晶表示パネルＬＰＮにおいては、対向基板ＣＴの誘電体薄膜の誘電分極に起因した配向不良の発生を抑制することが可能となる。これにより、歩留まりの低下及び表示品位の低下を抑制することが可能となる。
【００５７】
また、対向基板ＣＴを製造する過程で、研磨工程に至るまでの間に第２絶縁基板３０の外面３０Ｂに付与されている第１導電層ＣＤＦ１は、ＡＴＯによって形成されている。ＡＴＯは、インジウム・ティン・オキサイド（ＩＴＯ）などと比較して、容易に成膜することができ、しかも、安価である。また、ＩＴＯは、アルカリ浸漬などの化学研磨では除去しにくく機械研磨を導入する必要があるのに対して、ＡＴＯは、アルカリ浸漬などの化学研磨によって容易に除去することができ、機械研磨を導入することなく、化学研磨により第１導電層ＣＤＦ１及び第２絶縁基板３０を連続的に除去・研磨することが可能となる。このため、製造コストを削減することが可能となる。
【００５８】
また、研磨後に第２絶縁基板３０の外面３０Ｂに形成される第２導電層ＣＤＦ２（第２導電膜ＣＤ２）及び第１絶縁基板１０の外面１０Ｂに形成される第３導電層ＣＤＦ３（第１導電層ＣＤ１）は、いずれもＡＴＯによって形成可能である。このように、第１乃至第３導電層をいずれも同一材料で形成することで、他の導電材料を用意する必要がなく、製造コストを削減することが可能となる。
【００５９】
また、上記した製造過程において、第１導電層ＣＤＦ１は、その表面抵抗値が１０００ＭΩ／□以下であることが望ましい。図３及び図４に示した一連の工程を経て液晶表示パネルＬＰＮを形成する場合、第１導電層ＣＤＦ１は、研磨工程で除去される。換言すると、第１導電層ＣＤＦ１は、対向基板ＣＴを製造する工程から研磨工程に至る間に対向基板ＣＴの帯電防止あるいは電荷の局在化防止を実現するものである。これらを実現するためには、第１導電層ＣＤＦ１は、対向基板ＣＴに侵入した電荷を面内に拡散する程度の導電性を有していれば良く、発明者が検討したところでは、種々の実験の結果、より低抵抗であることが望ましいが、比較的高抵抗であっても許容されることが確認された。
【００６０】
以下に、発明者が行った実験の一つについて説明する。すなわち、製造した液晶表示パネルの第２絶縁基板３０の外面３０Ｂに、表面抵抗値の異なる導電層を形成したサンプルを用意し、各サンプルについて静電ガンを用いて１５ｋＶを印加し、１秒以内に表示ムラが消失するか否かを確認した。導電層の表面抵抗値が１ＭΩ／□の場合、５ＭΩ／□の場合、１０ＭΩ／□の場合、５０ＭΩ／□の場合、１００ＭΩ／□の場合、５００ＭΩ／□の場合、８００ＭΩ／□の場合、１０００ＭΩ／□の場合には、いずれも、１秒以内に表示ムラが消失した。一方で、導電層の表面抵抗値が１２００ＭΩ／□の場合、１５００ＭΩ／□の場合には、いずれも、１秒以内に表示ムラが消失しなかった。このような実験に基づき、第１導電層ＣＤＦ１の表面抵抗値の上限値が１０００ＭΩ／□であることが確認された。
【００６１】
また、第２導電層ＣＤＦ２は、その表面抵抗値が１０ＭΩ／□以上、１０００ＭΩ／□以下であることが望ましい。図３及び図４に示した一連の工程を経て液晶表示パネルＬＰＮを形成する場合、第２導電層ＣＤＦ２は、研磨工程後に形成される。換言すると、第２導電層ＣＤＦ２は、実製品として製造された後に、対向基板ＣＴの帯電防止あるいは電荷の局在化防止を実現するものである。この機能を実現するためには、第２導電層ＣＤＦ２に要求される表面抵抗値の上限値は、先の実験でも明らかなように、１０００ＭΩ／□である。一方で、静電容量タッチセンシング部を内蔵した液晶表示装置においては、タッチセンシング感度を確保する必要がある。この機能を実現するためには、比較的高抵抗であることが要求される。
【００６２】
以下に、発明者が行った実験の一つについて説明する。すなわち、製造した液晶表示パネルの第２絶縁基板３０の外面３０Ｂに、表面抵抗値の異なる導電層を形成したサンプルを用意し、静電容量タッチセンシング部において、検出面における特定の検出点（複数個所）での接触を検知できるか否かを確認した。導電層の表面抵抗値が１ＭΩ／□の場合、５ＭΩ／□の場合には、検出面での接触を検知できなかった。一方で、導電層の表面抵抗値が１０ＭΩ／□の場合、５０ＭΩ／□の場合、１００ＭΩ／□の場合、５００ＭΩ／□の場合、８００ＭΩ／□の場合、１０００ＭΩ／□の場合には、いずれも、検出面での接触を検知できた。このような実験に基づき、第２導電層ＣＤＦ２の表面抵抗値の下限値が１０ＭΩ／□であることが確認された。
【００６３】
また、第３導電層ＣＤＦ３は、静電容量タッチセンシング部を内蔵したアレイ基板ＡＲの外面に配置されるため、タッチセンシング感度を確保するのに必要な抵抗値が要求されるとともに、静電容量タッチセンシング部への外部からのノイズを低減するのに必要な抵抗値が要求される。このため、第３導電層ＣＤＦ３についても、その表面抵抗値が１０ＭΩ／□以上、１０００ＭΩ／□以下であることが望ましい。
【００６４】
以上説明したように、本実施形態によれば、歩留まり及び表示品位の低下を抑制することが可能な液晶表示装置及びその製造方法を提供することができる。
【００６５】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００６６】
例えば、本実施形態で説明した液晶表示パネルＬＰＮの製造方法は、大型基板を用いて複数の液晶表示パネルＬＰＮを一括形成するいわゆる多面取りを採用した場合にも適用可能である。
【００６７】
また、上記の例では、静電容量タッチセンシング部がアレイ基板ＡＲに備えられた場合について説明したが、液晶表示パネルＬＰＮとカバーガラスＣＧとの間に配置されても良い。
【符号の説明】
【００６８】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板
ＰＥ…画素電極  ＣＥ…共通電極  ＬＱ…液晶層
ＣＤＦ１…第１導電層  ＣＤＦ２…第２導電層（第２導電膜ＣＤ２）
ＣＤＦ３…第３導電層（第１導電膜ＣＤ１）
【図１】
2015004719.tif 000003
【図２】
2015004719.tif 000004
【図３】
2015004719.tif 000005
【図４】
2015004719.tif 000006