(57)【要約】【課題】低消費電力、低ロスかつ低歪みで信号を伝達できるスイッチ回路を実現すること。【解決手段】スイッチ回路１００は、電圧発生回路１１、制御部１２、ＮｃｈトランジスタＮ１１及びＮｃｈトランジスタＮ１２を有する。電圧発生回路１１は、端子Ｔｘを介して入力される送信信号Ｔｘ＿Ｓから、電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を発生させる。ＮｃｈトランジスタＮ１１及びＮｃｈトランジスタＮ１２の一端は端子Ｔｃと接続され、他端はそれぞれ異なる端子と接続される。制御部１２は、制御信号ＣＯＮ１に基づいて、ＮｃｈトランジスタＮ１１及びＮｃｈトランジスタＮ１２の一方のゲートに電源電圧Ｖｓ＋を印可し、他方のゲートに電源電圧Ｖｓ−を印加する。【選択図】図２
2015076777.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子を介して入力される交流信号から、正の直流電圧及び負の直流電圧を発生させる電圧発生回路と、
一端が第２の端子に接続され、他端がそれぞれ異なる端子に接続される複数のトランジスタと、
入力される制御信号に基づいて、前記複数のトランジスタのうちで前記第１の端子と接続されるいずれか１つのトランジスタの制御端子に正の直流電圧を印加し、その他のトランジスタの制御端子に負の直流電圧を印加する制御部と、を有する、
スイッチ回路。
【請求項２】
前記制御部は、
前記電圧発生回路が発生させた前記正の直流電圧と同じ電圧を、前記複数のトランジスタのうちで前記第１の端子と接続されるいずれか１つのトランジスタの制御端子に印加し、
前記電圧発生回路が発生させた前記負の直流電圧と同じ電圧を、前記その他のトランジスタの制御端子に印加する、
請求項１に記載のスイッチ回路。
【請求項３】
前記制御部が出力する第１の電圧のレベルをシフトさせた第２の電圧を、前記複数のトランジスタのうちで前記第１の端子と接続されるいずれか１つのトランジスタの制御端子に印加し、前記制御部が出力する第３の電圧のレベルをシフトさせた第４の電圧を、その他のトランジスタの制御端子に印加するレベルシフト回路を更に備え、
前記制御部は、
前記電圧発生回路が発生させた前記正の直流電圧と同じ電圧を前記第１の電圧として出力し、
前記電圧発生回路が発生させた前記負の直流電圧と同じ電圧を前記第３の電圧として出力する、
請求項１に記載のスイッチ回路。
【請求項４】
前記レベルシフト回路は、
前記第１の電圧及び前記第３の電圧を差動増幅して前記第２の電圧及び前記第４の電圧を出力する差動増幅器である、
請求項３に記載のスイッチ回路。
【請求項５】
前記電圧発生回路を複数備え、
複数の前記電圧発生回路には、いずれか１つに前記交流信号が入力される、
請求項１に記載のスイッチ回路。
【請求項６】
前記電圧発生回路は、
一端が前記第１の端子と接続される第１の容量及び第２の容量と、
アノードが前記第１の容量の他端と接続され、カソードが前記正の直流電圧を出力する第３の端子と接続される第１のダイオードと、
カソードが前記第２の容量の他端と接続され、アノードが前記負の直流電圧を出力する第４の端子と接続される第２のダイオードと、
カソードが前記第１のダイオードの前記アノードと接続され、アノードがグランドと接続される第３のダイオードと、
アノードが前記第２のダイオードの前記カソードと接続され、カソードがグランドと接続される第４のダイオードと、
一端が前記第１のダイオードの前記カソードと接続され、他端がグランドと接続される第３の容量と、
一端が前記第２のダイオードの前記アノードと接続され、他端がグランドと接続される第４の容量と、を備える、
請求項１に記載のスイッチ回路。
【請求項７】
前記トランジスタは、Ｎｃｈトランジスタである、
請求項１に記載のスイッチ回路。
【請求項８】
前記トランジスタのしきい値は、０Ｖである、
請求項７に記載のスイッチ回路。
【請求項９】
請求項１に記載のスイッチ回路と、
送信信号を送信し、受信信号を受信するアンテナと、
ベースバンド送信信号を生成し、ベースバンド受信信号を受け取るベースバンド回路と、
前記ベースバンド送信信号を前記送信信号に変換し、前記受信信号を前記ベースバンド受信信号に変換する送受信回路と、を備え、
前記スイッチ回路は、前記制御信号に基づいて、前記送受信回路から前記交流信号として入力される前記送信信号を前記アンテナに伝達し、又は、前記アンテナからの前記受信信号を前記送受信回路に伝達する、
無線装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチ回路及び無線装置に関する。
【背景技術】
【０００２】
アンテナ切替用のマルチポート高周波スイッチ回路に要求される性能としては、低挿入損失及び大信号入力時の出力信号の線形性が挙げられる。これらの性能を満足するスイッチとして、一般にＧａＡｓ（ガリウムヒ素）を材料とした電界効果トランジスタ（Field Effect Transistor：以下ＦＥＴとする）を用いたスイッチが用いられてきた（特許文献１）。特許文献１のＧａＡｓデバイスを用いたスイッチ回路では、ＴＸポートに入力される大電力の信号の電力の一部を検波する。そして、検波結果により発生する電圧を、オフ状態のスイッチに供給される負のコントロール電圧に加算して昇圧することで、オフ状態のスイッチの電力耐性を改善することができる。
【０００３】
しかし、近年ＳＯＩ（Silicon On Insulator）技術の導入により、Ｓｉ（シリコン）を材料とするＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を適用したスイッチが使用されるようになってきている。その結果、デバイスの寄生容量が低減し、スイッチの挿入損失特性の改善が実現されている。
【０００４】
ＭＯＳＦＥＴは、エンハンスメント型（enhancement type）とディプリーション型（depletion type）との２つのタイプが存在する。エンハンスメント型のＭＯＳＦＥＴは、ゲート−ソース間電圧Ｖｇｓが０Ｖの場合（Ｖｇｓ＝０Ｖ）には電流が流れない。ディプリーション型は、ゲート−ソース間電圧Ｖｇｓが０Ｖの場合（Ｖｇｓ＝０Ｖ）でも電流が流れる。高周波回路では、エンハンスメント型のＭＯＳＦＥＴを、しきい値電圧Ｖｔを０Ｖ付近として使用することで、ＭＯＳＦＥＴのオン抵抗の低減や線形性を向上させることができる。
【０００５】
しかし、上述の回路では、ＭＯＳＦＥＴを確実にオフできなければ、線形性を悪化させてしまう問題が生じうる。しかし、しきい値Ｖｔが０Ｖ付近であるため、ゲート−ソース間電圧Ｖｇｓとして負の電圧を印加しなければ、ＭＯＳＦＥＴを確実にオフすることができない。そのため、オシレータやレギュレータ、チャージポンプなどの、負の電圧を生成するための回路が必要である。また、より高い電圧を供給するには、昇圧回路の段数を増やすなどの回路構成が必要となる。その結果、回路が搭載されるチップ面積の増大を招き、小型化の障壁となる。
【０００６】
例えば、シリコンのＣＭＯＳ（Complementary MOS）を用いたスイッチ回路において、チャージポンプを用いて負の電圧を発生させる例が提案されている（特許文献２）。通常、ＣＭＯＳの高周波スイッチを用いる場合、高周波スイッチの歪特性を改善するため、オフ時のゲート電圧を負の電圧とすることが多い。この例では、制御回路の内部にチャージポンプ回路を設けて、負の電圧を発生させている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１１４８３７号公報
【特許文献２】特開２０１２−１８２８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、発明者らは、上述の技術には以下に示す問題点が有ることを見出した。特許文献１では、高周波信号の一部を検波して得られた電力を、負電圧の昇圧に用いている。しかし、上述の通り、オシレータやレギュレータ、チャージポンプなどの、負の電圧を生成するための回路が必要である。また、特許文献２では、チャージポンプ回路に電源を供給するための発振器が必要である。
【０００９】
すなわち、上述の技術では、負電圧を発生させる回路が必要になり、これらの回路により消費電力が増大してしまう。そのため、上述の技術によっては、スイッチ回路の低消費電力化を実現できない。
【００１０】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
一実施の形態によれば、スイッチ回路は、第１の端子を介して入力される交流信号から、正の電圧及び負の電圧を発生させる電圧発生回路と、一端が第２の端子に接続され、他端がそれぞれ異なる端子に接続される複数のトランジスタと、前記複数のトランジスタのうちで前記第１の端子と接続されるいずれか１つのトランジスタの制御端子に正の電圧を印加し、その他のトランジスタの制御端子に負の電圧を印加する制御部と、を有するものである。
【発明の効果】
【００１２】
一実施の形態によれば、低消費電力、低ロスかつ低歪みで信号を伝達できるスイッチ回路を実現できる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１にかかるスイッチ回路１００が搭載された無線装置１０００の構成を模式的に示すブロック図である。
【図２】実施の形態１にかかるスイッチ回路１００の構成を模式的に示すブロック図である。
【図３】電圧発生回路１１の構成例を模式的に示す回路図である。
【図４】制御信号ＣＯＮ１が２値である場合の制御部１２の構成例を模式的に示すブロック図である。
【図５】スイッチ回路１００における送信信号の伝達を模式的に示す図である。
【図６】オフにするＮｃｈトランジスタのゲートに０Ｖを印加した場合の送信信号の伝達を模式的に示す図である。
【図７】実施の形態２にかかるスイッチ回路２００の構成を模式的に示すブロック図である。
【図８】レベルシフト回路１０の構成例を模式的に示す回路図である。
【図９】実施の形態３にかかるスイッチ回路３００が搭載された無線装置３０００の構成を模式的に示すブロック図である。
【図１０】実施の形態３にかかるスイッチ回路３００の構成を模式的に示す回路図である。
【図１１】スイッチ回路３００にレベルシフト回路１０を追加した例であるスイッチ回路３２０の構成を模式的に示す図である。
【図１２】スイッチ回路３２０におけるレベルシフト回路１０の接続関係を模式的に示す回路図である。
【図１３】実施の形態４にかかるスイッチ回路４００が搭載された無線装置４０００の構成を模式的に示すブロック図である。
【図１４】実施の形態４にかかるスイッチ回路４００の構成を模式的に示すブロック図である。
【図１５】制御信号ＣＯＮ１が２ビット（４値）である場合の制御部４２の構成例を示すブロック図である。
【図１６】制御信号Ｖｃ１の値及び制御信号Ｖｃ２の値に対するＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２のオン／オフを示す表である。
【図１７】制御部４２の変形例である制御部４３の構成を模式的に示すブロック図である。
【図１８】レベルシフト回路４３１の構成例を模式的に示す回路図である。
【図１９】実施の形態５にかかるスイッチ回路５００の構成を模式的に示すブロック図である。
【図２０】制御部５２の構成例を模式的に示す回路図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
【００１５】
実施の形態１
実施の形態１にかかるスイッチ回路１００について図面を参照して説明する。本実施の形態にかかるスイッチ回路１００は、例えば無線装置に搭載され、高周波信号の送受信を切り替える手段として用いられる。この例では、スイッチ回路１００が無線装置１０００に搭載される例について説明する。図１は、実施の形態１にかかるスイッチ回路１００が搭載された無線装置１０００の構成を模式的に示すブロック図である。
【００１６】
無線装置１０００は、スイッチ回路１００、増幅器１０１、増幅器１０２、送受信回路１０３、ベースバンド回路１０４及びアンテナ１０５を有する。まず、アンテナ１０５から信号を送信する場合の無線装置１０００について説明する。ベースバンド回路１０４は、送信ベースバンド信号Ｔｘ＿ＢＢＳを生成し、送受信回路１０３へ出力する。送受信回路１０３は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、送信ベースバンド信号Ｔｘ＿ＢＢＳを送信信号Ｔｘ＿Ｓに変調する。送信信号Ｔｘ＿Ｓは、増幅器１０１で増幅され、スイッチ回路１００の端子Ｔｘに出力される。スイッチ回路１００は、ベースバンド回路１０４からの制御信号ＣＯＮ１に基づいて内部回路を切り替え、端子Ｔｃを介して、送信信号Ｔｘ＿Ｓをアンテナ１０５に伝達する。これにより、送信信号Ｔｘ＿Ｓがアンテナ１０５から送信される。
【００１７】
次いで、アンテナ１０５で信号を受信する場合の無線装置１０００について説明する。アンテナ１０５で受信した受信信号Ｒｘ＿Ｓは、端子Ｔｃを介して、スイッチ回路１００に伝達される。スイッチ回路１００は、ベースバンド回路１０４からの制御信号ＣＯＮ１に基づいて内部回路を切り替え、端子Ｒｘから増幅器１０２へ、受信信号Ｒｘ＿Ｓを出力する。受信信号Ｒｘ＿Ｓは、増幅器１０２で増幅され、送受信回路１０３に出力される。送受信回路１０３は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、受信信号Ｒｘ＿Ｓを受信ベースバンド信号Ｒｘ＿ＢＢＳに復調する。ベースバンド回路１０４は、送受信回路１０３から受信ベースバンド信号Ｒｘ＿ＢＢＳを受け取る。
【００１８】
以上のように、無線装置１０００は、スイッチ回路を介して、無線信号の送受信を行うことができる。
【００１９】
続いて、スイッチ回路１００について説明する。図２は、実施の形態１にかかるスイッチ回路１００の構成を模式的に示すブロック図である。スイッチ回路１００は、電圧発生回路１１、制御部１２、ＮｃｈトランジスタＮ１及びＮｃｈトランジスタＮ２を有する。
【００２０】
電圧発生回路１１は、端子Ｔｘと接続される。端子Ｔｘに送信信号Ｔｘ＿Ｓが入力されると、送信信号Ｔｘ＿Ｓの一部は電圧発生回路１１の端子Ｔ１１に入力される。電圧発生回路１１は、送信信号Ｔｘ＿Ｓの一部が入力されると、電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を生成して出力する。電源電圧Ｖｓ＋は正の電圧であり、電源電圧Ｖｓ−は負の電圧である。この例では、電源電圧Ｖｓ＋は３Ｖ、電源電圧Ｖｓ−は−３Ｖである。
【００２１】
図３は、電圧発生回路１１の構成例を模式的に示す回路図である。電圧発生回路１１は、容量Ｃ１〜Ｃ４及びダイオードＤ１〜Ｄ４、端子Ｔ１１〜Ｔ１３を有する。端子Ｔ１１は、端子Ｔｘと接続され、送信信号Ｔｘ＿Ｓの一部が入力される。ダイオードＤ１のアノードと端子Ｔ１１との間には、容量Ｃ１が挿入される。ダイオードＤ１のカソードは、端子Ｔ１２と接続される。ダイオードＤ１のカソードとグランドとの間には、容量Ｃ３が挿入される。ダイオードＤ２のカソードと端子Ｔ１１との間には、容量Ｃ２が挿入される。ダイオードＤ２のアノードは、端子Ｔ１３と接続される。ダイオードＤ２のカソードとグランドとの間には、容量Ｃ４が挿入される。ダイオードＤ３のアノードは、グランドと接続される。ダイオードＤ３のカソードは、ダイオードＤ１のアノードと接続される。ダイオードＤ４のアノードは、ダイオードＤ２のカソードと接続される。ダイオードＤ４のカソードは、グランドと接続される。
【００２２】
なお、グランドとは０Ｖの電圧のノードを意味する。以下、グランドの電圧が０Ｖであるものとして説明する。
【００２３】
電圧発生回路１１では、容量Ｃ１及び容量Ｃ２は、結合容量として機能する。容量Ｃ３及び容量Ｃ４は、平滑容量として機能する。また、端子Ｔ１２及び端子Ｔ１３は、それぞれ第３の端子及び第４の端子とも称する。
【００２４】
図２に戻り、引き続きスイッチ回路１００の構成について説明する。制御部１２は、電圧発生回路１１から、電源電圧Ｖｓ＋と電源電圧Ｖｓ−とが供給される。制御部１２は、ベースバンド回路１０４から端子Ｔ１を介して、制御信号ＣＯＮ１が入力される。本実施の形態では、制御信号ＣＯＮ１は、２値の信号である。制御信号ＣＯＮ１がＨＩＧＨの場合の電圧は電源電圧Ｖｓ＋（＋３Ｖ）と同じであり、ＬＯＷの場合の電圧は電源電圧Ｖｓ−（−３Ｖ）と同じである。
【００２５】
制御部１２は、制御信号ＣＯＮ１の値に応じて、スイッチとして機能するＮｃｈトランジスタＮ１及びＮｃｈトランジスタＮ２の一方に正電圧Ｖｐを出力し、他方に負電圧Ｖｍを出力する。この例では、電源電圧Ｖｓ＋は３Ｖであるので正電圧Ｖｐは＋３Ｖであり、電源電圧Ｖｓ−は−３Ｖであるので負電圧Ｖｍは−３Ｖである。具体的には、制御部１２は、ＮｃｈトランジスタＮ１のゲートに、スイッチ制御信号ＣＳ１として、正電圧Ｖｐ（＋３Ｖ）又は負電圧Ｖｍ（−３Ｖ）を出力する。制御部１２は、ＮｃｈトランジスタＮ２のゲートに、スイッチ制御信号ＣＳ２として、正電圧Ｖｐ（＋３Ｖ）又は負電圧Ｖｍ（−３Ｖ）を出力する。
【００２６】
以下、Ｎｃｈトランジスタのゲートは、制御端子とも称する。
【００２７】
制御部１２の構成例について説明する。図４は、制御信号ＣＯＮ１が２値である場合の制御部１２の構成例を模式的に示すブロック図である。制御部１２は、インバータＩＮＶ１及びインバータＩＮＶ２を有する。インバータＩＮＶ１及びインバータＩＮＶ２には、高電圧側電源電圧として電源電圧Ｖｓ＋が供給され、低電圧側電源電圧として電源電圧Ｖｓ−が供給される。インバータＩＮＶ１の入力端子には、制御信号ＣＯＮ１が入力される。インバータＩＮＶ１の出力端子は、インバータＩＮＶ２の入力端子に接続される。また、インバータＩＮＶ１の出力端子からは、ＮｃｈトランジスタＮ１のゲートへスイッチ制御信号ＣＳ１が出力される。インバータＩＮＶ２の出力端子からは、ＮｃｈトランジスタＮ３２のゲートへスイッチ制御信号ＣＳ２が出力される。
【００２８】
図２に戻り、引き続きスイッチ回路１００の構成について説明する。ＮｃｈトランジスタＮ１は、端子Ｔｘと端子Ｔｃとの間に挿入される。ＮｃｈトランジスタＮ２は、端子Ｒｘと端子Ｔｃとの間に挿入される。端子Ｔｃは、アンテナ１０５と接続される端子であり、受信時にはアンテナ１０５から受信信号が入力され、送信時にはアンテナ１０５へ送信信号を出力する。この例では、送信時及び受信時に共通して用いられることに鑑み、端子Ｔｃは共通端子又は第２の端子とも称する。
【００２９】
本構成では、ＮｃｈトランジスタＮ１及びＮｃｈトランジスタＮ２のしきい値電圧は０Ｖ付近である。ＮｃｈトランジスタＮ１及びＮｃｈトランジスタＮ２をオフとする場合には、ゲートに負電圧Ｖｍが印加される。よって、ＮｃｈトランジスタＮ１及びＮｃｈトランジスタＮ２のしきい値電圧が０Ｖ付近であっても、ＮｃｈトランジスタＮ１及びＮｃｈトランジスタＮ２を確実にオフすることができる。
【００３０】
次いで、スイッチ回路１００の動作について説明する。ここでは、まず、送信時の動作について説明する。送信時には、まず、端子Ｔｘに送信信号Ｔｘ＿Ｓが入力される。以下、送信信号Ｔｘ＿Ｓが入力される端子を、第１の端子とも称する。送信信号は高周波信号であり、例えば正弦波信号である。送信信号Ｔｘ＿Ｓの一部は電圧発生回路１１の端子Ｔ１１に入力される。それ以外の送信信号Ｔｘ＿Ｓは、ＮｃｈトランジスタＮ１に印加される。
【００３１】
送信信号Ｔｘ＿Ｓの一部である信号Ｔｘ＿Ｓ１が、電圧発生回路１１の端子Ｔ１１に入力されると、信号Ｔｘ＿Ｓ１の交流成分は容量Ｃ１及び容量Ｃ２を通過する。ここで、送信信号Ｔｘ＿Ｓは、約１６ｄＢｍのパワーの正弦波信号であり、±２．０Ｖの正弦波信号（−２．０Ｖ〜＋２．０Ｖ）であるものとする。この送信信号は、容量Ｃ１及び容量Ｃ２を介して、端子Ｔ１２及び端子Ｔ１３へ伝達される。
【００３２】
これにより、端子Ｔ１２での送信信号の直流成分は、＋２．０ＶからダイオードＤ１のオン抵抗＋０．５Ｖを減じた＋１．５Ｖとなる。端子Ｔ１３での送信信号の直流成分は、−２．０ＶからダイオードＤ２のオン抵抗＋０．５Ｖを加えた−１．５Ｖとなる。
【００３３】
さらに、ダイオードＤ３及びダイオードＤ４の非線形特性により、端子Ｔ１２での電圧は１．５Ｖ昇圧されて＋３．０Ｖとなり、端子Ｔ１３での電圧は１．５Ｖ降圧され−３．０Ｖとなる。
【００３４】
平滑容量である容量Ｃ３及び容量Ｃ４により、送信信号の高周波成分が除去されるので、端子Ｔ１２及び端子Ｔ１３からは、直流電圧が出力される。よって、端子Ｔ１２からは、＋３Ｖの直流電圧が出力される。一方、端子Ｔ１３からは、−３Ｖの直流電圧が出力される。その結果、電圧発生回路１１は、電源電圧Ｖｓ＋として＋３Ｖ、電源電圧Ｖｓ−として−３Ｖを、制御部１２に出力する。
【００３５】
この状態で、制御部１２に制御信号ＣＯＮ１としてＬＯＷ信号（−３Ｖ）が入力されると、制御部１２は、ＮｃｈトランジスタＮ１に正電圧Ｖｐ（＋３Ｖ）を出力し、ＮｃｈトランジスタＮ２に負電圧Ｖｍ（−３Ｖ）を出力する。これにより、ＮｃｈトランジスタＮ１がオンとなり、ＮｃｈトランジスタＮ２がオフとなる。その結果、送信信号Ｔｘ＿Ｓは、ＮｃｈトランジスタＮ１を経由して、端子Ｔｃに伝達される。その後、送信信号Ｔｘ＿Ｓは、例えば図１に示すアンテナ１０５から送信される。
【００３６】
図５は、スイッチ回路１００における送信信号の伝達を模式的に示す図である。送信時には、ＮｃｈトランジスタＮ１のゲートには正電圧Ｖｐ（＋３Ｖ）が印加されるので、ＮｃｈトランジスタＮ１を確実にオンにすることができる。端子Ｔｘを介して入力された送信信号Ｔｘ＿Ｓは、ＮｃｈトランジスタＮ１を通過して、接続点Ｐ１に進む。この際、ＮｃｈトランジスタＮ１のしきい値電圧は０Ｖ近傍であるので、ＮｃｈトランジスタＮ１のオン抵抗を小さくすることができる。よって、ＮｃｈトランジスタＮ１のオン抵抗による送信信号Ｔｘ＿Ｓのロスを抑制できる。
【００３７】
ＮｃｈトランジスタＮ２のゲートには負電圧Ｖｍ（−３Ｖ）が印加されるので、ＮｃｈトランジスタＮ２を確実にオフにすることができる。これにより、接続点Ｐ１に到達した送信信号Ｔｘ＿Ｓは、ＮｃｈトランジスタＮ２から端子Ｒｘへ漏洩することなく、低ロスで端子Ｔｃ、アンテナ１０５へ伝達される。かつ、送信信号Ｔｘ＿Ｓの波形Ｗ１が歪むことなく（図５の波形Ｗ２）、アンテナ１０５に到達する。
【００３８】
これに対し、オフにするＮｃｈトランジスタのゲートに負電圧（−３Ｖ）ではなく、０Ｖを印加した場合の送信信号の伝達について説明する。図６は、オフにするＮｃｈトランジスタのゲートに０Ｖを印加した場合の送信信号の伝達を模式的に示す図である。送信時には、ＮｃｈトランジスタＮ１のゲートには正電圧Ｖｐ（＋３Ｖ）が印加されるので、ＮｃｈトランジスタＮ１を確実にオンにすることができる。端子Ｔｘを介して入力された送信信号Ｔｘ＿Ｓは、ＮｃｈトランジスタＮ１を通過して、接続点Ｐ１に進む。この際、ＮｃｈトランジスタＮ１のしきい値電圧は０Ｖ近傍であるので、ＮｃｈトランジスタＮ１のオン抵抗を小さくすることができる。よって、図５の例と同様に、ＮｃｈトランジスタＮ１のオン抵抗による送信信号Ｔｘ＿Ｓのロスを抑制できる。
【００３９】
しかし、ＮｃｈトランジスタＮ２のゲートには０Ｖが印加されるので、しきい値電圧が０Ｖ近傍であるＮｃｈトランジスタＮ２を確実にオフにすることができなくなってしまう。そのため、接続点Ｐ１に到達した送信信号Ｔｘ＿Ｓは、ＮｃｈトランジスタＮ２から端子Ｒｘへ漏洩してしまう（図６の送信信号Ｔｘ＿ＳＬ）。そのため、アンテナ１０５へ向かう送信信号Ｔｘ＿ＳＭは、送信信号Ｔｘ＿Ｓと比べて、パワーロスが生じてしまう。かつ、ＮｃｈトランジスタＮ２での漏洩により、送信信号Ｔｘ＿Ｓの波形Ｗ１と比べて、送信信号Ｔｘ＿ＳＭの波形Ｗ３には歪みが生じてしまう。
【００４０】
つまり、本構成では、共通端子である端子Ｔｃに接続されるＮｃｈトランジスタのうち、オフにするもののゲートに負電圧を印加する。これにより、送信経路以外のＮｃｈトランジスタを確実にオフして送信信号の漏洩を防止できる。これにより、送信信号のパワーロスや波形の歪みが発生することを防止することが可能であることが理解できる。
【００４１】
次いで、受信時の動作について説明する。受信時には、まず、端子Ｒｘに受信信号Ｒｘ＿Ｓが入力される。制御部１２に制御信号ＣＯＮ１としてＨＩＧＨ信号（＋３Ｖ）が入力されると、制御部１２は、ＮｃｈトランジスタＮ１に負電圧Ｖｍ（−３Ｖ）を出力し、ＮｃｈトランジスタＮ２に正電圧Ｖｐ（＋３Ｖ）を出力する。これにより、ＮｃｈトランジスタＮ１がオフとなり、ＮｃｈトランジスタＮ２がオンとなる。その結果、受信信号Ｒｘ＿Ｓは、アンテナ１０５、端子Ｔｃ、ＮｃｈトランジスタＮ２、端子Ｒｘを介して、図１に示す増幅器１０２に伝達される。
【００４２】
なお、スイッチ回路１００では、受信時には、電圧発生回路１１が電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を出力できる状態にあることが前提となる。すなわち、スイッチ回路１００は、受信状態に移行する前に、少なくとも一度は送信信号を受け取り、電圧発生回路１１が電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を出力できる状態となっていることが必要である。また、送信時についても、電圧発生回路１１が電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を出力できる状態にない場合には、受信時と同様の問題が生じうる。これは、スイッチ回路１００が搭載されている無線装置１０００の起動時に、例えば、電圧発生回路１１が電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を出力できる状態とするためのダミーの送信信号をスイッチ回路１００に入力することで実現できる。
【００４３】
以上、本実施の形態によれば、送信経路以外の経路のスイッチであるＮｃｈトランジスタのゲートに負電圧を印加して、確実にオフにすることができる。したがって、本構成によれば、送信信号の漏洩を防止し、送信信号のパワーロスや波形の歪みを防止することができる。
【００４４】
また、負電圧を生成する電源発生回路への電源供給は、送信信号の電力から得る。かつ、制御部１２で消費される電力は、サブμＷオーダーであり、数十ｍＷである送信信号のパワーに比べて、無視し得るほどに微小である。よって、本構成によれば、送信信号と比較して無視し得る程度に小さい消費電力で、スイッチであるＮｃｈトランジスタのゲートに負電圧を印加できる。
【００４５】
更に、特許文献１に示すようにＧａＡｓのＦＥＴをスイッチとして用いる場合、シリコンのＣＭＯＳで構成されるコントロール回路（制御部１２に相当する）を同一チップ内に形成することは困難である。これは、特許文献１に示すＧａＡｓ系材料を用いてＣＭＯＳを形成することはできるものの、リークが生じ、ＣＭＯＳを完全なオフ状態にできないためである。その結果、送信信号の漏洩が防止できず、更には、リークによる消費電力の増大を招いてしまう。しかし、本構成によれば、同じシリコン材料でスイッチ、制御部、電圧発生回路を構成できるので、スイッチ回路を同一チップ上に形成することが可能である。
【００４６】
更に、電源発生回路への電源供給のための電源回路などを別途設ける必要がない。したがって、本構成によれば、余分な回路を設ける必要がないので、回路規模を低減することができる。かつ、余分な回路による消費電力を削減できる。
【００４７】
実施の形態２
実施の形態２にかかるスイッチ回路２００について図面を参照して説明する。本実施の形態にかかるスイッチ回路２００は、実施の形態１にかかるスイッチ回路１００の変形例である。本実施の形態にかかるスイッチ回路２００は、スイッチ回路１００と同様に、例えば無線装置に搭載され、高周波信号の送受信を切り替える手段として用いられる。図７は、実施の形態２にかかるスイッチ回路２００の構成を模式的に示すブロック図である。
【００４８】
スイッチ回路２００は、スイッチ回路１００にレベルシフト回路１０を追加した構成を有する。レベルシフト回路１０は、電圧発生回路１１から電源電圧Ｖｓ＋と電源電圧Ｖｓ−とが、電源電圧として供給される。そして、レベルシフト回路１０は、制御部１２から出力される正電圧Ｖｐ及び負電圧Ｖｍを増幅し、増幅した電圧を、ＮｃｈトランジスタＮ１とＮｃｈトランジスタＮ２とに出力する。
【００４９】
図８は、レベルシフト回路１０の構成例を模式的に示す回路図である。レベルシフト回路１０は、ＰｃｈトランジスタＰ２１、ＰｃｈトランジスタＰ２２、ＮｃｈトランジスタＮ２１及びＮｃｈトランジスタＮ２２を有する差動増幅器として構成される。ＰｃｈトランジスタＰ２１及びＰｃｈトランジスタＰ２２のソースには、電源電圧Ｖｓ＋が印加される。ＰｃｈトランジスタＰ２１のドレインは、ＮｃｈトランジスタＮ２１のドレインとＮｃｈトランジスタＮ２２のゲートとに接続される。ＰｃｈトランジスタＰ２１のゲートには、スイッチ制御信号ＣＳ１が入力される。ＰｃｈトランジスタＰ２１のドレインは、ＮｃｈトランジスタＮ２２のドレインとＮｃｈトランジスタＮ２１のゲートとに接続される。ＰｃｈトランジスタＰ２２のゲートには、スイッチ制御信号ＣＳ２が入力される。ＮｃｈトランジスタＮ２１及びＮｃｈトランジスタＮ２２のソースには、電源電圧Ｖｓ−が供給される。
【００５０】
スイッチ制御信号ＣＳ１は増幅されてスイッチ制御信号ＣＳ１０として、ＰｃｈトランジスタＰ２２のドレインとＮｃｈトランジスタＮ２２のドレインとの間のノードから、ＮｃｈトランジスタＮ１のゲートに出力される。スイッチ制御信号ＣＳ２は増幅されてスイッチ制御信号ＣＳ２０として、ＰｃｈトランジスタＰ２１のドレインとＮｃｈトランジスタＮ２１のドレインとの間のノードから、ＮｃｈトランジスタＮ２のゲートに出力される。
【００５１】
すなわち、ＮｃｈトランジスタＮ１及びＮｃｈトランジスタＮ２には、正電圧Ｖｐ及び負電圧Ｖｍをそれぞれレベルシフトさせた正電圧Ｖｐａ及び負電圧Ｖｍａが印加されることとなる。よって、本構成によれば、実施の形態１に比べてＮｃｈトランジスタＮ１及びＮｃｈトランジスタＮ２をより確実にオン／オフすることができる。その結果、送信信号のパワーロスや波形の歪みの発生をより確実に防止することができる。
【００５２】
なお、本実施の形態では、制御信号ＣＯＮ１がＬＯＷの場合の電圧は、グランドと同じ０Ｖであってもよい。かつ、図４のインバータＩＮＶ１及びＩＮＶ２の低電圧側電源電圧を、グランドと同じ０Ｖとしてもよい。この場合、制御部から正電圧Ｖｐ（＋３Ｖ）と０Ｖとが出力されるが、レベルシフト回路１０によりレベルシフトされる。結果として、ＮｃｈトランジスタＮ１及びＮｃｈトランジスタＮ２には、上述と同様に、正電圧Ｖｐａ及び負電圧Ｖｍａが印加されることとなる。
【００５３】
実施の形態３
実施の形態３にかかるスイッチ回路３００について図面を参照して説明する。本実施の形態にかかるスイッチ回路３００は、実施の形態１にかかるスイッチ回路１００の変形例である。本実施の形態にかかるスイッチ回路３００は、スイッチ回路１００と同様に、例えば無線装置に搭載され、高周波信号の送受信を切り替える手段として用いられる。この例では、スイッチ回路３００が無線装置３０００に搭載される例について説明する。図９は、実施の形態３にかかるスイッチ回路３００が搭載された無線装置３０００の構成を模式的に示すブロック図である。
【００５４】
無線装置３０００は、スイッチ回路３００、増幅器３０１〜３０４、送受信回路３１０、デュプレクサ３１１、デュプレクサ３１２、ベースバンド回路１０４及びアンテナ１０５を有する。まず、アンテナ１０５から信号を送信する場合の無線装置３０００について説明する。ベースバンド回路１０４は、送信ベースバンド信号Ｔｘ＿ＢＢＳを生成し、送受信回路３１０へ出力する。送受信回路３１０は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、送信ベースバンド信号Ｔｘ＿ＢＢＳを送信信号Ｔｘ＿Ｓに変調する。送受信回路３１０は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、送信信号Ｔｘ＿Ｓを増幅器３０１又は増幅器３０３へ出力する。
【００５５】
送信信号Ｔｘ＿Ｓが増幅器３０１へ出力される場合、送信信号Ｔｘ＿Ｓは増幅器３０１で増幅され、デュプレクサ３１１へ出力される。デュプレクサ３１１は、送信信号Ｔｘ＿Ｓをスイッチ回路３００の端子ＴＲｘ１へ出力する。スイッチ回路３００は、ベースバンド回路１０４からの制御信号ＣＯＮ１に基づいて内部回路を切り替え、端子Ｔｃを介して、送信信号Ｔｘ＿Ｓをアンテナ１０５に伝達する。これにより、送信信号Ｔｘ＿Ｓがアンテナ１０５から送信される。以上の信号伝達経路を、送信経路１とする。
【００５６】
送信信号Ｔｘ＿Ｓが増幅器３０３へ出力される場合、送信信号Ｔｘ＿Ｓは増幅器３０３で増幅され、デュプレクサ３１２へ出力される。デュプレクサ３１２は、送信信号Ｔｘ＿Ｓをスイッチ回路３００の端子ＴＲｘ２へ出力する。スイッチ回路３００は、ベースバンド回路１０４からの制御信号ＣＯＮ１に基づいて内部回路を切り替え、端子Ｔｃを介して、送信信号Ｔｘ＿Ｓをアンテナ１０５に伝達する。これにより、送信信号Ｔｘ＿Ｓがアンテナ１０５から送信される。以上の信号伝達経路を、送信経路２とする。
【００５７】
次いで、アンテナ１０５で信号を受信する場合の無線装置３０００について説明する。アンテナ１０５で受信した受信信号Ｒｘ＿Ｓは、端子Ｔｃを介して、スイッチ回路３００に伝達される。スイッチ回路３００は、ベースバンド回路１０４からの制御信号ＣＯＮ１に基づいて内部回路を切り替え、受信信号Ｒｘ＿Ｓをデュプレクサ３１１又はデュプレクサ３１２へ出力する。
【００５８】
送信信号Ｔｘ＿Ｓが、端子ＴＲｘ１を介してデュプレクサ３１１へ出力される場合、デュプレクサ３１１は受信信号Ｒｘ＿Ｓを増幅器３０２へ出力する。受信信号Ｒｘ＿Ｓは、増幅器３０２で増幅され、送受信回路３１０に出力される。送受信回路３１０は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、受信信号Ｒｘ＿Ｓを受信ベースバンド信号Ｒｘ＿ＢＢＳに復調する。ベースバンド回路１０４は、送受信回路３１０から受信ベースバンド信号Ｒｘ＿ＢＢＳを受け取る。以上の信号伝達経路を、受信経路１とする。
【００５９】
送信信号Ｔｘ＿Ｓが、端子ＴＲｘ２を介してデュプレクサ３１２へ出力される場合、デュプレクサ３１２は受信信号Ｒｘ＿Ｓを増幅器３０４へ出力する。受信信号Ｒｘ＿Ｓは、増幅器３０４で増幅され、送受信回路３１０に出力される。送受信回路３１０は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、受信信号Ｒｘ＿Ｓを受信ベースバンド信号Ｒｘ＿ＢＢＳに復調する。ベースバンド回路１０４は、送受信回路３１０から受信ベースバンド信号Ｒｘ＿ＢＢＳを受け取る。以上の信号伝達経路を、受信経路２とする。
【００６０】
例えば、送信経路１における送信信号Ｔｘ＿Ｓの周波数は、送信経路２における送信信号Ｔｘ＿Ｓの周波数と異なる。よって、送信経路１と送信経路２とを使い分けることで、異なる周波数による送信を行うことができる。また、例えば、受信経路１における受信信号Ｒｘ＿Ｓの周波数は、受信経路２における受信信号Ｒｘ＿Ｓの周波数と異なる。よって、受信経路１と受信経路２とを使い分けることで、異なる周波数による受信を行うことができる。
【００６１】
以上のように、無線装置３０００は、スイッチ回路３００を介して、異なる周波数を用いた無線信号の送受信を行うことができる。
【００６２】
図１０は、実施の形態３にかかるスイッチ回路３００の構成を模式的に示す回路図である。スイッチ回路３００は、電圧発生回路３１、電圧発生回路３２、制御部１２、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２及びダイオードＤ３１〜Ｄ３４を有する。なお、電圧発生回路３１及び電圧発生回路３２は、電圧発生回路１１と同様の構成を有する。
【００６３】
電圧発生回路３１は、端子ＴＲｘ１と接続される。端子ＴＲｘ１に送信信号Ｔｘ＿Ｓが入力されると、送信信号Ｔｘ＿Ｓの一部は電圧発生回路３１に入力される。電圧発生回路３１は、送信信号Ｔｘ＿Ｓの一部が入力されると、電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を生成して出力する。
【００６４】
電圧発生回路３２は、端子ＴＲｘ２と接続される。端子ＴＲｘ２に送信信号Ｔｘ＿Ｓが入力されると、送信信号Ｔｘ＿Ｓの一部は電圧発生回路３２に入力される。電圧発生回路３２は、送信信号Ｔｘ＿Ｓの一部が入力されると、電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を生成して出力する。
【００６５】
なお、電源電圧Ｖｓ＋は正の電圧であり、電源電圧Ｖｓ−は負の電圧である。この例では、電源電圧Ｖｓ＋は３Ｖ、電源電圧Ｖｓ−は−３Ｖである。
【００６６】
電圧発生回路３１の端子Ｔ１２には、ダイオードＤ３１のアノードが接続される。ダイオードＤ３１のカソードは、制御部１２と接続される。電圧発生回路３１の端子Ｔ１３には、ダイオードＤ３２のカソードが接続される。ダイオードＤ３２のアノードは、制御部１２と接続される。電圧発生回路３２の端子Ｔ１２には、ダイオードＤ３３のアノードが接続される。ダイオードＤ３３のカソードは、制御部１２と接続される。電圧発生回路３２の端子Ｔ１３には、ダイオードＤ３４のカソードが接続される。ダイオードＤ３４のアノードは、制御部１２と接続される。これにより、電圧発生回路３１及び電圧発生回路３２の一方から電源電圧Ｖｓ＋及び電源電圧Ｖｓ−が出力される場合に、他方に逆電流が流れ込むことを防止することができる。
【００６７】
制御部１２は、外部から制御信号ＣＯＮ１が入力される。また、制御部１２は、電圧発生回路３１又は電圧発生回路３２から、電源電圧Ｖｓ＋と電源電圧Ｖｓ−とが供給される。制御部１２は、制御信号ＣＯＮ１の値に応じて、ＮｃｈトランジスタＮ３１及びＮｃｈトランジスタＮ３２の一方に正電圧Ｖｐを出力し、他方に負電圧Ｖｍを出力する。この例では、電源電圧Ｖｓ＋は３Ｖであるので正電圧Ｖｐは＋３Ｖであり、電源電圧Ｖｓ−は−３Ｖであるので負電圧Ｖｍは−３Ｖである。
【００６８】
ＮｃｈトランジスタＮ３１は、スイッチ回路１００のＮｃｈトランジスタＮ１に対応する。ＮｃｈトランジスタＮ３２は、スイッチ回路１００のＮｃｈトランジスタＮ２に対応する。ＮｃｈトランジスタＮ３１は、端子ＴＲｘ１と端子Ｔｃとの間に挿入される。ＮｃｈトランジスタＮ３２は、端子ＴＲｘ２と端子Ｔｃとの間に挿入される。
【００６９】
本実施の形態では。端子ＴＲｘ１又は端子ＴＲｘ２に送信信号が入力される。よって、電圧発生回路３１及び電圧発生回路３２のいずれか一方が、電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を出力する。
【００７０】
端子ＴＲｘ１に送信信号が入力される場合には、制御信号ＣＯＮ１はＬＯＷである。よって、ＮｃｈトランジスタＮ３１がオンとなり、ＮｃｈトランジスタＮ３２がオフとなる。その結果、端子ＴＲｘ１に入力される送信信号Ｔｘ＿Ｓは、ＮｃｈトランジスタＮ３１を介して、端子Ｔｃに伝達される。
【００７１】
端子ＴＲｘ２に送信信号が入力される場合には、制御信号ＣＯＮ１はＨＩＧＨである。よって、ＮｃｈトランジスタＮ３２がオンとなり、ＮｃｈトランジスタＮ３１がオフとなる。その結果、端子ＴＲｘ２に入力される送信信号は、ＮｃｈトランジスタＮ３２を介して、端子Ｔｃに伝達される。
【００７２】
以上のように、本構成によれば、共通端子に接続されるＮｃｈトランジスタＮ３１及びＮｃｈトランジスタＮ３２がともに送信信号を通過させるスイッチである場合でも、ＮｃｈトランジスタＮ３１及びＮｃｈトランジスタＮ３２のいずれかを確実にオフさせることができる。
【００７３】
なお、本実施の形態にかかるスイッチ回路３００に、レベルシフト回路１０を追加することも可能である。図１１は、スイッチ回路３００にレベルシフト回路１０を追加した例であるスイッチ回路３２０の構成を模式的に示す図である。図１２は、スイッチ回路３２０におけるレベルシフト回路１０の接続関係を模式的に示す回路図である。この例では、電圧発生回路３１からダイオードＤ３１を介して、又は、電圧発生回路３２からダイオードＤ３２を介して、レベルシフト回路１０に電源電圧Ｖｓ＋を供給する。具体的には、ＰｃｈトランジスタＰ２１及びＰｃｈトランジスタＰ２２のソースを、ダイオードＤ３１のカソード及びダイオードＤ３２のカソードと接続する。電圧発生回路３１からダイオードＤ３３を介して、又は、電圧発生回路３２からダイオードＤ３４を介して、レベルシフト回路１０に電源電圧Ｖｓ−を供給する。具体的には、ＮｃｈトランジスタＮ２１及びＮｃｈトランジスタＮ２２のソースを、ダイオードＤ３３のアノード及びダイオードＤ３４のアノードと接続する。
【００７４】
これにより、レベルシフト回路１０を用いる場合でも、電圧発生回路３１及び電圧発生回路３２の一方から電源電圧Ｖｓ＋及び電源電圧Ｖｓ−が出力される場合に、他方に逆電流が流れ込むことを防止することができる。また、レベルシフト回路１０のその他の接続関係は、実施の形態２と同様であるので、説明を省略する。
【００７５】
スイッチ回路３２０によれば、ＮｃｈトランジスタＮ３１及びＮｃｈトランジスタＮ３２には、正電圧Ｖｐ及び負電圧Ｖｍをそれぞれレベルシフトさせた正電圧Ｖｐａ及び負電圧Ｖｍａが印加される。よって、本構成によれば、スイッチ回路３００に比べて、ＮｃｈトランジスタＮ３１及びＮｃｈトランジスタＮ３２をより確実にオン／オフすることができる。その結果、送信信号のパワーロスや波形の歪みの発生をより確実に防止することができる。
【００７６】
なお、スイッチ回路３２０では、制御信号ＣＯＮ１がＬＯＷの場合の電圧は、グランドと同じ０Ｖであってもよい。かつ、図４のインバータＩＮＶ１及びＩＮＶ２の低電圧側電源電圧を、グランドと同じ０Ｖとしてもよい。この場合、制御部から正電圧Ｖｐ（＋３Ｖ）と０Ｖとが出力されるが、レベルシフト回路１０によりレベルシフトされる。結果として、ＮｃｈトランジスタＮ３１及びＮｃｈトランジスタＮ３２には、上述と同様に、正電圧Ｖｐａ及び負電圧Ｖｍａが印加されることとなる。
【００７７】
なお、上述のスイッチ回路３００及びスイッチ回路３２０は、端子ＴＲｘ１を介して送受信が可能であり、かつ、端子ＴＲｘ２を介して送受信が可能である構成であるが、これは例示に過ぎない。すなわち、端子ＴＲｘ１及び端子ＴＲｘ２のいずれか一方を送信のみに用いる構成とすることも可能である。また、端子ＴＲｘ１及び端子ＴＲｘ２の双方を介して、送信のみを行なう構成とすることも可能である。
【００７８】
実施の形態４
実施の形態４にかかるスイッチ回路４００について図面を参照して説明する。本実施の形態にかかるスイッチ回路４００は、実施の形態１にかかるスイッチ回路１００の変形例である。本実施の形態にかかるスイッチ回路４００は、スイッチ回路１００と同様に、例えば無線装置に搭載され、高周波信号の送受信を切り替える手段として用いられる。この例では、スイッチ回路４００が無線装置４０００に搭載される例について説明する。図１３は、実施の形態４にかかるスイッチ回路４００が搭載された無線装置４０００の構成を模式的に示すブロック図である。無線装置４０００は、送信系２本と受信系２本を有する無線装置の例である。
【００７９】
無線装置４０００は、スイッチ回路４００、増幅器４０１〜４０４、送受信回路４１０、ベースバンド回路１０４及びアンテナ１０５を有する。まず、アンテナ１０５から信号を送信する場合の無線装置４０００について説明する。ベースバンド回路１０４は、送信ベースバンド信号Ｔｘ＿ＢＢＳを生成し、送受信回路４１０へ出力する。送受信回路４１０は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、送信ベースバンド信号Ｔｘ＿ＢＢＳを送信信号Ｔｘ＿Ｓに変調する。送受信回路４１０は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、送信信号Ｔｘ＿Ｓを増幅器４０１又は増幅器４０２へ出力する。
【００８０】
送信信号Ｔｘ＿Ｓが増幅器４０１へ出力される場合、送信信号Ｔｘ＿Ｓは増幅器４０１で増幅され、スイッチ回路４００の端子Ｔｘ１へ出力される。スイッチ回路４００は、ベースバンド回路１０４からの制御信号ＣＯＮ１に基づいて内部回路を切り替え、端子Ｔｃを介して、送信信号Ｔｘ＿Ｓをアンテナ１０５に伝達する。これにより、送信信号Ｔｘ＿Ｓがアンテナ１０５から送信される。以上の信号伝達経路を、送信経路３とする。
【００８１】
送信信号Ｔｘ＿Ｓが増幅器４０２へ出力される場合、送信信号Ｔｘ＿Ｓは増幅器４０２で増幅され、スイッチ回路４００の端子Ｔｘ２へ出力される。スイッチ回路４００は、ベースバンド回路１０４からの制御信号ＣＯＮ１に基づいて内部回路を切り替え、端子Ｔｃを介して、送信信号Ｔｘ＿Ｓをアンテナ１０５に伝達する。これにより、送信信号Ｔｘ＿Ｓがアンテナ１０５から送信される。以上の信号伝達経路を、送信経路４とする。
【００８２】
次いで、アンテナ１０５で信号を受信する場合の無線装置４０００について説明する。アンテナ１０５で受信した受信信号Ｒｘ＿Ｓは、端子Ｔｃを介して、スイッチ回路４００に伝達される。スイッチ回路４００は、ベースバンド回路１０４からの制御信号ＣＯＮ１に基づいて内部回路を切り替え、受信信号Ｒｘ＿Ｓを増幅器４０３又は増幅器４０４へ出力する。
【００８３】
受信信号Ｒｘ＿Ｓが、端子Ｒｘ１を介して増幅器４０３へ出力される場合、受信信号Ｒｘ＿Ｓは増幅器４０３で増幅され、送受信回路４１０に出力される。送受信回路４１０は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、受信信号Ｒｘ＿Ｓを受信ベースバンド信号Ｒｘ＿ＢＢＳに復調する。ベースバンド回路１０４は、送受信回路４１０から受信ベースバンド信号Ｒｘ＿ＢＢＳを受け取る。以上の信号伝達経路を、受信経路３とする。
【００８４】
受信信号Ｒｘ＿Ｓが、端子Ｒｘ２を介して増幅器４０４へ出力される場合、受信信号Ｒｘ＿Ｓは増幅器４０４で増幅され、送受信回路４１０に出力される。送受信回路４１０は、ベースバンド回路１０４からの制御信号ＣＯＮ２に応じて、受信信号Ｒｘ＿Ｓを受信ベースバンド信号Ｒｘ＿ＢＢＳに復調する。ベースバンド回路１０４は、送受信回路４１０から受信ベースバンド信号Ｒｘ＿ＢＢＳを受け取る。以上の信号伝達経路を、受信経路４とする。
【００８５】
例えば、送信経路３における送信信号Ｔｘ＿Ｓの周波数は、送信経路４における送信信号Ｔｘ＿Ｓの周波数と異なる。よって、送信経路３と送信経路４とを使い分けることで、異なる周波数による送信を行うことができる。また、例えば、受信経路３における受信信号Ｒｘ＿Ｓの周波数は、受信経路４における受信信号Ｒｘ＿Ｓの周波数と異なる。よって、受信経路３と受信経路４とを使い分けることで、異なる周波数による受信を行うことができる。
【００８６】
図１４は、実施の形態４にかかるスイッチ回路４００の構成を模式的に示すブロック図である。スイッチ回路４００は、電圧発生回路３１、電圧発生回路３２、制御部４２、ダイオードＤ３１〜Ｄ３４、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２を有する。
【００８７】
制御部４２は、実施の形態３と同様に、電圧発生回路３１又電圧発生回路３２から、電源電圧Ｖｓ＋と電源電圧Ｖｓ−とが供給される。制御部４２は、ベースバンド回路１０４から端子Ｔ１を介して、制御信号ＣＯＮ１が入力される。本実施の形態では、制御信号ＣＯＮ１は、２ビット（４値）の信号である。制御信号ＣＯＮ１は、１ビットの制御信号Ｖｃ１と１ビットの制御信号Ｖｃ２とを含む。制御信号Ｖｃ１及び制御信号Ｖｃ２がＨＩＧＨの場合の電圧は電源電圧Ｖｓ＋（＋３Ｖ）と同じであり、ＬＯＷの場合の電圧は電源電圧Ｖｓ−（−３Ｖ）と同じである。
【００８８】
制御部４２は、制御信号ＣＯＮ１の値に応じて、スイッチとして機能するＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２のいずれか一つに正電圧Ｖｐを出力し、その他に負電圧Ｖｍを出力する。この例では、電源電圧Ｖｓ＋は３Ｖであるので正電圧Ｖｐは＋３Ｖであり、電源電圧Ｖｓ−は−３Ｖであるので負電圧Ｖｍは−３Ｖである。
【００８９】
具体的には、制御部４２は、ＮｃｈトランジスタＮ３１のゲートに、スイッチ制御信号ＣＳ１として、正電圧Ｖｐ（＋３Ｖ）又は負電圧Ｖｍ（−３Ｖ）を出力する。制御部４２は、ＮｃｈトランジスタＮ３２のゲートに、スイッチ制御信号ＣＳ２として、正電圧Ｖｐ（＋３Ｖ）又は負電圧Ｖｍ（−３Ｖ）を出力する。制御部４２は、ＮｃｈトランジスタＮ４１のゲートに、スイッチ制御信号ＣＳ３として、正電圧Ｖｐ（＋３Ｖ）又は負電圧Ｖｍ（−３Ｖ）を出力する。制御部４２は、ＮｃｈトランジスタＮ４２のゲートに、スイッチ制御信号ＣＳ４として、正電圧Ｖｐ（＋３Ｖ）又は負電圧Ｖｍ（−３Ｖ）を出力する。
【００９０】
制御部４２の構成例について説明する。図１５は、制御信号ＣＯＮ１が２ビット（４値）である場合の制御部４２の構成例を示すブロック図である。制御部４２は、インバータＩＮＶ４１、インバータＩＮＶ４２、ＡＮＤ回路４５〜４８を有する。制御部４２には、２ビットの制御信号ＣＯＮ１が入力されるが、制御信号ＣＯＮ１は１ビットの制御信号Ｖｃ１及び制御信号Ｖｃ２を含むものとして説明する。
【００９１】
インバータＩＮＶ４１の入力端子には、制御信号Ｖｃ１が入力される。インバータＩＮＶ４２の入力端子には、制御信号Ｖｃ２が入力される。ＡＮＤ回路４５は、インバータＩＮＶ４１の出力とインバータＩＮＶ４２の出力との論理積を、ＮｃｈトランジスタＮ３１に出力する。ＡＮＤ回路４６は、インバータＩＮＶ４１の出力と制御信号Ｖｃ２との論理積を、ＮｃｈトランジスタＮ３２に出力する。ＡＮＤ回路４７は、制御信号Ｖｃ１とインバータＩＮＶ４２の出力との論理積を、ＮｃｈトランジスタＮ４１に出力する。ＡＮＤ回路４８は、制御信号Ｖｃ１と制御信号Ｖｃ２との論理積を、ＮｃｈトランジスタＮ４２に出力する。インバータＩＮＶ４１、インバータＩＮＶ４２、ＡＮＤ回路４５〜４８には、高電圧側電源電圧として、電源電圧Ｖｓ＋が、低電圧電源電圧として電源電圧Ｖｓ−が供給される。
【００９２】
ＮｃｈトランジスタＮ３１は、端子Ｔｘ１と端子Ｔｃとの間に挿入される。ＮｃｈトランジスタＮ３２は、端子Ｔｘ２と端子Ｔｃとの間に挿入される。ＮｃｈトランジスタＮ４１は、端子Ｒｘ１と端子Ｔｃとの間に挿入される。ＮｃｈトランジスタＮ４２は、端子Ｒｘ２と端子Ｔｃとの間に挿入される。
【００９３】
本構成では、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２をオフとする場合には、ゲートに負電圧Ｖｍが印加される。よって、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２のしきい値電圧が０Ｖ付近であっても、各Ｎｃｈトランジスタを確実にオフすることができる。
【００９４】
図１６は、制御信号Ｖｃ１の値及び制御信号Ｖｃ２の値に対するＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２のオン／オフを示す表である。
【００９５】
制御信号Ｖｃ１がＬＯＷ、制御信号Ｖｃ２がＬＯＷの場合、ＮｃｈトランジスタＮ３１がオンとなり、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２がオフとなる。
【００９６】
制御信号Ｖｃ１がＬＯＷ、制御信号Ｖｃ２がＨＩＧＨの場合、ＮｃｈトランジスタＮ３２がオンとなり、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ４２及びＮｃｈトランジスタＮ４２がオフとなる。
【００９７】
制御信号Ｖｃ１がＨＩＧＨ、制御信号Ｖｃ２がＬＯＷの場合、ＮｃｈトランジスタＮ４１がオンとなり、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２及びＮｃｈトランジスタＮ４２がオフとなる。
【００９８】
制御信号Ｖｃ１がＨＩＧＨ、制御信号Ｖｃ２がＨＩＧＨの場合、ＮｃｈトランジスタＮ４２がオンとなり、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２及びＮｃｈトランジスタＮ４１がオフとなる。
【００９９】
以上、本構成によれば、送信経路及び受信経路がそれぞれ複数有る場合でも、送信信号を伝達しない経路のスイッチであるＮｃｈトランジスタのゲートに負電圧を印加することで、送信信号の漏洩を防止することができる。
【０１００】
なお、本実施の形態では、ＡＮＤ回路４５〜４８の出力の後段に、それぞれレベルシフト回路を挿入することも可能である。図１７は、制御部４２の変形例である制御部４３の構成を模式的に示すブロック図である。制御部４３は、制御部４２にレベルシフト回路４３１〜４３４を追加した構成を有する。レベルシフト回路４３１〜４３４は、ＡＮＤ回路４５〜４８の後段に挿入される。レベルシフト回路４３１〜４３４には、高電圧側電源電圧として、電源電圧Ｖｓ＋が、低電圧電源電圧として電源電圧Ｖｓ−が供給される。ＡＮＤ回路４５〜４８から出力される正電圧Ｖｐ及び負電圧Ｖｍはそれぞれ電圧レベルシフトされ、正電圧Ｖｐａ及び電圧Ｖｍａとして、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２のゲートに印加される。
【０１０１】
スイッチ制御信号ＣＳ１はレベルシフトされてスイッチ制御信号ＣＳ１０として、ＮｃｈトランジスタＮ３１のゲートに印加される。スイッチ制御信号ＣＳ２はレベルシフトされてスイッチ制御信号ＣＳ２０として、ＮｃｈトランジスタＮ３２のゲートに印加される。スイッチ制御信号ＣＳ３はレベルシフトされてスイッチ制御信号ＣＳ３０として、ＮｃｈトランジスタＮ４１のゲートに印加される。スイッチ制御信号ＣＳ４はレベルシフトされてスイッチ制御信号ＣＳ４０として、ＮｃｈトランジスタＮ４２のゲートに印加される。
【０１０２】
レベルシフト回路４３１〜４３４は、それぞれ同様の構成を有する。ここでは、代表として、レベルシフト回路４３１の構成を説明する。図１８は、レベルシフト回路４３１の構成例を模式的に示す回路図である。レベルシフト回路４３１は、図８に示すレベルシフト回路１０にインバータＩＮＶを追加した構成を有する。ＰｃｈトランジスタＰ２１のゲートには、スイッチ制御信号ＣＳ１が入力される。ＰｃｈトランジスタＰ２２のゲートには、インバータＩＮＶを介して、スイッチ制御信号ＣＳ１の反転信号が入力される。スイッチ制御信号ＣＳ１は増幅されてスイッチ制御信号ＣＳ１０として、ＰｃｈトランジスタＰ２２のドレインとＮｃｈトランジスタＮ２２のドレインとの間のノードから、ＮｃｈトランジスタＮ３１のゲートに出力される。レベルシフト回路４３１のその他の構成は、レベルシフト回路１０と同様であるので、説明を省略する。
【０１０３】
これにより、制御部４３を用いれば、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２のゲートに、正電圧Ｖｐ及び負電圧Ｖｍをそれぞれレベルシフトさせた正電圧Ｖｐａ及び負電圧Ｖｍａが印加される。よって、本構成によれば、制御部４２を用いる場合に比べて、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２をより確実にオン／オフすることができる。その結果、送信信号のパワーロスや波形の歪みの発生をより確実に防止することができる。
【０１０４】
なお、制御部４３では、制御信号Ｖｃ１及び制御信号Ｖｃ２がＬＯＷの場合の電圧は、グランドと同じ０Ｖであってもよい。かつ、ＡＮＤ回路４５〜４８の低電圧側電源電圧を、グランドと同じ０Ｖとしてもよい。この場合、ＡＮＤ回路４５〜４８から正電圧Ｖｐ（＋３Ｖ）と０Ｖとが出力されるが、レベルシフト回路４３１〜４３４によりレベルシフトされる。結果として、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２には、上述と同様に、正電圧Ｖｐａ及び負電圧Ｖｍａが印加されることとなる。
【０１０５】
実施の形態５
実施の形態５にかかるスイッチ回路５００について図面を参照して説明する。本実施の形態にかかるスイッチ回路５００は、実施の形態４にかかるスイッチ回路４００の変形例である。本実施の形態にかかるスイッチ回路５００は、スイッチ回路４００と同様に、例えば無線装置に搭載され、高周波信号の送受信を切り替える手段として用いられる。図１９は、実施の形態５にかかるスイッチ回路５００の構成を模式的に示すブロック図である。スイッチ回路５００は、スイッチ回路４００の制御部４２を制御部５２に置換した構成を有する。
【０１０６】
制御部５２について説明する。図２０は、制御部５２の構成例を模式的に示す回路図である。ＡＮＤ回路４５〜４８には、電圧発生回路３１及び電圧発生回路３２からの電源電圧Ｖｓ＋の他に、制御信号Ｖｓ１及び制御信号Ｖｓ２が高電圧側電源電圧として供給される。なお、逆電流防止のため、制御信号Ｖｓ１は、ダイオードＤ５１を介してＡＮＤ回路４５〜４８に供給される。同様に、逆電流防止のため、制御信号Ｖｓ２は、ダイオードＤ５２を介してＡＮＤ回路４５〜４８に供給される。
【０１０７】
次いで、スイッチ回路５００の動作について説明する。スイッチ回路５００では、送信時には、電圧発生回路３１及び電圧発生回路３２の双方又は一方の容量Ｃ３及び容量Ｃ４が充電される。これにより、スイッチ回路が受信時に移行したとしても、ある程度の期間は、電源電圧Ｖｓ＋及び電源電圧Ｖｓ−を継続して出力することができる。しかし、受信状態が長時間続くと、容量Ｃ３及び容量Ｃ４の放電が進み、電源電圧Ｖｓ＋及び電源電圧Ｖｓ−の電圧の絶対値が低下していく。よって、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２に供給される正電圧及び負電圧の絶対値が低下する。その結果、ＮｃｈトランジスタＮ３１、ＮｃｈトランジスタＮ３２、ＮｃｈトランジスタＮ４１及びＮｃｈトランジスタＮ４２のオン／オフ状態が維持できなくなってしまう。
【０１０８】
これに対し、本構成では、図１６に示すように、受信時には制御信号Ｖｃ１及び制御信号のＶｃ２の少なくとも一方がＨＩＧＨ（＋３Ｖ）となる。よって、受信時には、制御信号Ｖｃ１及び制御信号のＶｃ２の少なくとも一方が、制御部５２の高電圧側電源電圧として供給される。
【０１０９】
よって、受信状態が長時間継続した場合でも、制御部５２に＋３Ｖ及び−３Ｖの電圧を供給することができる。これにより、受信状態が長時間継続した場合でも、正常に受信動作を維持することができる。
【０１１０】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、上述のスイッチ回路は無線装置に組み込まれるものとして説明したが、これは例示に過ぎない。上述のスイッチ回路は、無線装置以外の通信機器などに適用することもできる。
【０１１１】
上述の電圧発生回路、制御部、レベルシフトの構成は例示に過ぎない。同様の機能を実現できるかぎり、適宜他の構成とすることができる。
【０１１２】
実施の形態５で説明した制御部５２についても、実施の形態４で説明した制御部４３と同様に、レベルシフト回路を有する構成とすることもできる。
【０１１３】
実施の形態４で説明した制御部４３は、制御部４３内にレベルシフト回路を有するものとして説明したが、レベルシフト回路は制御部外に配置することも可能である。
【０１１４】
また、上述の各レベルシフト回路に関し、入力される正電圧Ｖｐを第１の電圧とも称する。電圧Ｖｐａを第２の電圧とも称する。入力される負電圧Ｖｐ又はグランド電圧を第３の電圧とも称する。電圧Ｖｍａを第４の電圧とも称する。
【０１１５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１１６】
１０  レベルシフト回路
１１、３１、３２  電圧発生回路
１２、４２、４３、５２  制御部
４５〜４８  ＡＮＤ回路
１００、２００、３００、３２０、４００、５００  スイッチ回路
１０１、１０２、３０１〜３０４、４０１〜４０４  増幅器
１０３、３１０、４１０  送受信回路
１０４  ベースバンド回路
１０５  アンテナ
３１１、３１２  デュプレクサ
４３１〜４３４  レベルシフト回路
５００            スイッチ回路
１０００、３０００、４０００  無線装置
Ｃ１〜Ｃ４  容量
ＣＯＮ１、ＣＯＮ２、Ｖｓ１、Ｖｓ２  制御信号
ＣＳ１〜ＣＳ４、ＣＳ１０、ＣＳ２０、ＣＳ３０、ＣＳ４０  スイッチ制御信号
Ｄ１〜Ｄ４、Ｄ３１〜Ｄ３４、Ｄ５１、Ｄ５２  ダイオード
ＩＮＶ、ＩＮＶ１、ＩＮＶ２、ＩＮＶ４１、ＩＮＶ４２  インバータ
Ｎ１、Ｎ２、Ｎ２１、Ｎ２２、Ｎ３１、Ｎ３２、Ｎ４１、Ｎ４２  Ｎｃｈトランジスタ
Ｐ２１、Ｐ２２  Ｐｃｈトランジスタ
Ｒｘ、Ｒｘ１、Ｒｘ２、Ｔ１、Ｔ１１〜Ｔ１３、Ｔｃ、ＴＲｘ１、ＴＲｘ２、Ｔｘ、Ｔｘ１、Ｔｘ２  端子
Ｒｘ＿ＢＢＳ  受信ベースバンド信号
Ｒｘ＿Ｓ  受信信号
Ｔｘ＿ＢＢＳ  送信ベースバンド信号
Ｔｘ＿Ｓ  送信信号
Ｖｓ＋、Ｖｓ−  電源電圧
【図１】
2015076777.tif 000003
【図２】
2015076777.tif 000004
【図３】
2015076777.tif 000005
【図４】
2015076777.tif 000006
【図５】
2015076777.tif 000007
【図６】
2015076777.tif 000008
【図７】
2015076777.tif 000009
【図８】
2015076777.tif 000010
【図９】
2015076777.tif 000011
【図１０】
2015076777.tif 000012
【図１１】
2015076777.tif 000013
【図１２】
2015076777.tif 000014
【図１３】
2015076777.tif 000015
【図１４】
2015076777.tif 000016
【図１５】
2015076777.tif 000017
【図１６】
2015076777.tif 000018
【図１７】
2015076777.tif 000019
【図１８】
2015076777.tif 000020
【図１９】
2015076777.tif 000021
【図２０】
2015076777.tif 000022