(57)【要約】【課題】ビア導体群を構成するビア導体間でのクラックの発生を抑制し、製品信頼性の高いセラミック配線基板を提供すること。【解決手段】セラミック配線基板は、基板本体と、基板本体の第１面上に配置される第１面側電極パッド２４と、基板本体の第２面上に配置される第２面側電極パッドと、第１面側電極パッド２４と第２面側電極パッドとを接続する複数のビア導体２７からなるビアアレイ２８とを備える。ビアアレイ２８は、最外周に配置される複数個の外側ビア導体２７ａと、複数個の外側ビア導体２７ａによって包囲される複数個の内側ビア導体２７ｂとによって構成される。外側領域Ｒ１に占める外側ビア導体２７ａの存在率が、内側領域Ｒ２に占める内側ビア導体２７ｂの存在率よりも小さくなっている。【選択図】図３
2015076564.tif 000002
【特許請求の範囲】
【請求項１】
セラミック材料を用いて第１面及び第２面を有する板状に形成される基板本体と、前記第１面上に配置される第１面側電極パッドと、前記第２面上に配置される第２面側電極パッドと、前記第１面側電極パッドと前記第２面側電極パッドとを接続する複数のビア導体からなるビア導体群とを備え、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される電力用半導体素子が前記第１面側に搭載可能なセラミック配線基板であって、
前記ビア導体群は、最外周に配置される複数個の外側ビア導体と、前記複数個の外側ビア導体によって包囲される複数個の内側ビア導体とによって構成され、
前記複数個の外側ビア導体が配置される外側領域と、前記複数個の内側ビア導体が配置される内側領域とを規定したとき、前記外側領域に占める前記外側ビア導体の存在率が、前記内側領域に占める前記内側ビア導体の存在率よりも小さい
ことを特徴とするセラミック配線基板。
【請求項２】
同じビア導体群において任意の外側ビア導体と当該任意の外側ビア導体に隣接する外側ビア導体との各中心を結ぶ線分を描いたとき、前記線分において前記外側ビア導体と重なる部分が占める比率を、前記外側領域に占める前記外側ビア導体の存在率とし、
前記同じビア導体群において任意の内側ビア導体と当該任意の内側ビア導体に隣接する内側ビア導体との各中心を結ぶ線分を描いたとき、前記線分において前記内側ビア導体と重なる部分が占める比率を、前記内側領域に占める前記内側ビア導体の存在率とする
ことを特徴とする請求項１に記載のセラミック配線基板。
【請求項３】
同じビア導体群において、前記複数個の外側ビア導体と前記複数個の内側ビア導体とが同じ直径を有し、かつ隣接する外側ビア導体同士の距離が、隣接する内側ビア導体同士の距離よりも長いことを特徴とする請求項１または２に記載のセラミック配線基板。
【請求項４】
前記外側ビア導体の断面積が前記内側ビア導体の断面積よりも小さいことを特徴とする請求項１または２に記載のセラミック配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板両面にある電極パッド同士を接続する複数のビア導体からなるビア導体群を備えたセラミック配線基板に関するものである。
【背景技術】
【０００２】
電力変換機器（インバータやＤＣ−ＤＣコンバータ）などの大電流を流す機器には、電力用のパワー半導体素子が用いられており、そのパワー半導体素子は、セラミック配線基板に実装された状態で使用されている（例えば、特許文献１参照）。特許文献１のセラミック配線基板には、半導体素子の入力電流や出力電流を流すための導体層（回路パターン）やビア導体（主電力ストレートビア）が形成されている。特許文献１に記載のビア導体は、半導体素子が搭載されている表面側とその裏面側とを導通させるべく基板の厚さ方向に延設された貫通導体であり、銀、銅、タングステン、モリブデンなどの導電性材料を用いて形成されている。
【０００３】
セラミック配線基板において、セラミック層とビア導体とでは熱膨張係数が異なる。また、ビア導体に大電流が流れると、ジュール熱によって発熱する。このため、ビア導体とセラミック層との境界部分では熱膨張差に起因する応力によってクラックが発生することが懸念される。また、複数のビア導体からなるビアアレイ（ビア導体群）に電流を流すように構成したセラミック配線基板がある。このセラミック配線基板では、複数のビア導体間にセラミック層が介在するため、熱膨張差に起因する応力を分散させることが可能となる。
【０００４】
因みに、特許文献２に開示されているセラミック配線基板には、電流が流されるビア導体群ではないが、発光素子の真下となる位置に複数のサーマルビアが設けられ、発光素子で発生した熱の放熱性を高めるように構成している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−７００１８号公報
【特許文献２】特開２０１３−６５７９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のシリコンデバイスを用いたパワー半導体素子は、シリコンデバイス自体の耐久温度が低いため一般的に１８０℃以下の温度域で用いられる。一方で、炭化珪素デバイスなどを用いたパワー半導体素子は、デバイスの耐久温度が高いため、５０℃〜３００℃程度の高温の温度域で用いられる。また、使用される環境下（寒冷地での使用）では、低温になる場合もある。従って、高温で使用される半導体素子が実装されるセラミック配線基板には、半導体素子がオンオフすることによって、大きな熱ストレスが繰り返しかかることとなる。このようなセラミック配線基板では、複数のビア導体（ビアアレイ）を通して電流を流すように構成しても、応力の分散が不十分となるため、ビア導体間のセラミック層にクラックが発生してしまう。そして、それらクラックの発生により、基板表面の導体層（回路パターン）とビア導体との接続不良や、回路パターン自体の破損に進展することが懸念される。
【０００７】
なお、ビアアレイの形成領域において、ビア導体の占める面積比率を小さくすると、発生する応力を小さくすることができるが、その場合にはビア導体の電気抵抗が大きくなる。このため、ビアアレイ全体の電気抵抗を小さく維持しつつ、ビア導体の面積比率を小さくする場合には、ビアアレイの占有面積を大きくする必要がある。しかし、セラミック配線基板の小型化が要求される場合には、ビアアレイの占有面積を大きくすることができないといった問題がある。
【０００８】
また、特許文献２のセラミック配線基板に形成されている複数のサーマルビアは、放熱用の貫通導体であって大電流を流すことを想定しておらず、形成数も少ない。従って、特許文献２のセラミック配線基板を用いて各ビア導体に大電流を流してみた場合には、ビア導体間のセラミック層に発生する応力を十分に緩和することができず、ビア導体間でのクラックの発生を回避することはできない。
【０００９】
本発明は上記の課題に鑑みてなされたものであり、その目的は、ビア導体群を構成するビア導体間でのクラックの発生を抑制し、製品信頼性の高いセラミック配線基板を提供することにある。
【課題を解決するための手段】
【００１０】
そして上記課題を解決するための手段（手段１）としては、セラミック材料を用いて第１面及び第２面を有する板状に形成される基板本体と、前記第１面上に配置される第１面側電極パッドと、前記第２面上に配置される第２面側電極パッドと、前記第１面側電極パッドと前記第２面側電極パッドとを接続する複数のビア導体からなるビア導体群とを備え、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される電力用半導体素子が前記第１面側に搭載可能なセラミック配線基板であって、前記ビア導体群は、最外周に配置される複数個の外側ビア導体と、前記複数個の外側ビア導体によって包囲される複数個の内側ビア導体とによって構成され、前記複数個の外側ビア導体が配置される外側領域と、前記複数個の内側ビア導体が配置される内側領域とを規定したとき、前記外側領域に占める前記外側ビア導体の存在率が、前記内側領域に占める前記内側ビア導体の存在率よりも小さいことを特徴とするセラミック配線基板がある。
【００１１】
従って、手段１に記載の発明によると、電力用半導体素子を駆動する際に、ビア導体群を構成する複数のビア導体には、第１面側電極パッドや第２面側電極パッドを介して同じ方向に電流が流れ、ジュール熱が発生する。また、基板本体の第１面に搭載された電力用半導体素子にも電流が流れてその半導体素子が発熱する。このとき、ビア導体群においてビア導体とセラミックとの熱膨張係数の違いによって応力が発生する。本発明のセラミック配線基板では、ビア導体群において、外側領域に占める外側ビア導体の存在率が、内側領域に占める内側ビア導体の存在率よりも小さくなっているので、基板本体においてビア導体間の領域に発生する応力が比較的大きくなる外側領域（外周部）での発生応力を緩和することができる。この結果、セラミック配線基板において、熱ストレスが加わる頻度を抑えることができ、ビア導体間でのクラックの発生を抑制することができる。
【００１２】
具体的には、同じビア導体群において任意の外側ビア導体と当該任意の外側ビア導体に隣接する外側ビア導体との各中心を結ぶ線分を描いたとき、線分において外側ビア導体と重なる部分が占める比率を、外側領域に占める外側ビア導体の存在率とする。また、同じビア導体群において任意の内側ビア導体と当該任意の内側ビア導体に隣接する内側ビア導体との各中心を結ぶ線分を描いたとき、線分において内側ビア導体と重なる部分が占める比率を、内側領域に占める内側ビア導体の存在率とする。これらビア導体の存在率は、ビア導体の割合を一次元的に求めた値であるが、単位面積当たりのビア導体の占める面積割合（ビア充填度）が大きい場合にビア導体の存在率が大きくなり、ビア充填度が小さい場合にはビア導体の存在率が小さくなる。従って、上述したビア導体の存在率を用いると、セラミック配線基板に存在するビア導体の割合を簡単かつ迅速に求めることができる。
【００１３】
同じビア導体群において、複数個の外側ビア導体と複数個の内側ビア導体とが同じ直径を有し、かつ隣接する外側ビア導体同士の距離が、隣接する内側ビア導体同士の距離よりも長くなっていてもよい。この場合、ビア導体群において、外側ビア導体の存在率が内側ビア導体の存在率よりも小さくなる。従って、外側領域での発生応力が緩和され、ビア導体間でのクラックの発生を確実に防止することができる。
【００１４】
また、外側ビア導体の断面積が内側ビア導体の断面積よりも小さくなっていてもよい。なお、本発明において、ビア導体の断面積とは、基板本体の第１面及び第２面と平行な方向（面方向）に切断した断面でのビア導体の面積のことをいう。この場合でも、ビア導体群において、外側ビア導体の存在率が内側ビア導体の存在率よりも小さくなる。従って、外側領域での発生応力が緩和され、ビア導体間でのクラックの発生を確実に防止することができる。
【００１５】
ビア導体群は、複数の外側ビア導体が複数の内側ビア導体を取り囲むように設けられていればよく、例えば、格子状や千鳥状に各ビア導体が設けられていてもよいし、不規則な配置状態で各ビア導体が設けられていてもよい。具体例として、ビア導体群は、４行以上×４列以上の格子状となるよう配置されたビアアレイであってもよい。このようにビアアレイを構成すると、ビア導体とセラミックとの熱膨張係数の違いによる発生応力を確実に分散させることができる。
【００１６】
さらに、同じビア導体群において、複数個の外側ビア導体の直径が複数個の内側ビア導体の直径よりも小さく、かつ隣接する外側ビア導体同士の距離が、隣接する内側ビア導体同士の距離よりも長くなっていてもよい。この場合、ビア導体群における外側ビア導体の存在率が内側ビア導体の存在率よりも小さくなる。従って、外側領域での発生応力が緩和され、ビア導体間でのクラックの発生を確実に防止することができる。
【００１７】
複数個の内側ビア導体は、単位面積当たりの内側ビア導体の存在率がビア導体群の外周側に行くに従って段階的に小さくなっていてもよい。つまり、ビア導体群におけるビア導体の存在率の変化は、外側及び内側の２段階に限定されるものではなく、３段階以上としてもよい。このようにすると、ビア導体群における発生応力を確実に緩和することができるため、ビア導体間でのクラックの発生を確実に防止することができる。
【００１８】
外側ビア導体及び内側ビア導体は断面円形状をなし、外側ビア導体の直径が内側ビア導体の直径よりも小さくなっていてもよい。具体的には、内側ビア導体は、外側ビア導体の１．２倍以上の直径を有していてもよい。このように各ビア導体の直径に差を付けることで、ビア導体群における外側領域での発生応力を緩和することができる。
【００１９】
電力用半導体素子は、１０Ａ以上の電流が流れることで２００℃以上の温度に発熱するパワー半導体素子であってもよい。パワー半導体素子を搭載するセラミック配線基板では、使用時における熱ストレスが大きくなる。このセラミック配線基板において上記のようにビア導体群における外側ビア導体の存在率を内側ビア導体の存在率よりも小さくし外側領域での発生応力を抑制することにより、クラックの発生を確実に防止することができる。
【００２０】
セラミック配線基板において、電流の流れる方向が異なる複数のビア導体群を備えていてもよい。この場合、各ビア導体群を繋ぐようにクラックが発生すると、沿面放電が生じやすくなる。これに対して、本発明では、外側ビア導体の存在率を内側ビア導体の存在率よりも小さくし外側領域での発生応力を抑制することにより、ビア導体群の外側へのクラックを確実に防止することができる。このため、複数のビア導体群間における沿面放電を回避することができる。
【００２１】
セラミック配線基板において、基板本体の第２面側には、第１面側電極パッド、第２面側電極パッド及び複数のビア導体に電気的に接続される受動部品が搭載可能であってもよい。上述したように基板本体の第１面にパワー半導体素子が搭載される場合、第１面側は高温となる。この場合、耐熱性が比較的低い受動部品（コンデンサや抵抗などの電子部品）を第２面側に搭載すると、セラミック配線基板が有する断熱効果により第１面側の熱が第２面側に直接伝わらないため、受動部品の熱による性能劣化を低く抑えることができる。
【００２２】
セラミック配線基板の基板本体は、ビア導体部が設けられた複数のセラミック層を積層配置してなり、ビア導体は、複数のビア導体部をセラミック層の積層方向に連結することによって構成され、複数のビア導体部は、セラミック層の積層方向において同軸上に配置されていてもよい。
【００２３】
基板本体を構成するセラミック層としては、酸化アルミニウム（アルミナ）、窒化アルミニウム、窒化ホウ素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用される。また、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体を使用してもよい。
【００２４】
ビア導体群を構成するビア導体や電極パッドとしては特に限定されないが、例えば、メタライズ導体であってもよい。同時焼成法によってメタライズ導体及びセラミック層を形成する場合、メタライズ導体中の金属粉末は、セラミック層の焼成温度よりも高融点である必要がある。例えば、セラミック層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの混合系が選択可能である。セラミック層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの混合系が選択可能である。
【００２５】
手段１のセラミック配線基板、及び、セラミック配線基板の第１面側に搭載される電力用半導体素子によってセラミックパッケージが構成される。このセラミックパッケージでは、セラミック配線基板におけるクラックの発生を抑制できることから、製品信頼性を高めることができる。
【図面の簡単な説明】
【００２６】
【図１】第１の実施の形態におけるセラミックパッケージの概略構成を示す断面図。
【図２】図１におけるＡ−Ａ線での断面図。
【図３】ビアアレイを示す拡大断面図。
【図４】ビア導体の存在率を算出するための説明図。
【図５】従来例であるベースモデルのビア配置を示す説明図。
【図６】対策後のモデルのビア配置を示す説明図。
【図７】従来例であるベースモデルのシミュレーション結果を示す説明図。
【図８】対策後のモデルのシミュレーション結果を示す説明図。
【図９】第２の実施の形態におけるビアアレイを示す拡大断面図。
【図１０】ビア導体を千鳥状に配置した別の実施の形態におけるビアアレイを示す拡大断面図。
【図１１】外側ビア導体に貫通孔を形成した別の実施の形態におけるビアアレイを示す拡大断面図。
【発明を実施するための形態】
【００２７】
［第１の実施の形態］
以下、本発明を具体化した第１の実施の形態を図面に基づき詳細に説明する。
【００２８】
図１は、本実施の形態のセラミックパッケージ１０の概略構成を示す断面図であり、図２は、図１におけるＡ−Ａ線での断面図である。
【００２９】
図１に示されるように、セラミックパッケージ１０は、自動車などにおける電力変換器（例えばインバータ）に用いられるパワーモジュールであり、セラミック配線基板１１、電力用半導体素子１２、受動部品１３（コンデンサ、抵抗などの低発熱部品）、放熱基板１４、及び放熱器１５等を備えている。
【００３０】
セラミック配線基板１１は、第１面２１（図１では下面）及び第２面２２（図１では上面）を有する板状に形成された基板本体２３と、第１面２１上に配置される第１面側電極パッド２４と、第２面２２上に配置される第２面側電極パッド２５と、第１面側電極パッド２４と第２面側電極パッド２５とを接続する複数のビア導体２７からなる電力用のビアアレイ２８（ビア導体群）とを備える。セラミック配線基板１１は、縦２８ｍｍ×横２０ｍｍ×厚さ１．０ｍｍの平面視矩形状をなしている。
【００３１】
セラミック配線基板１１において、基板本体２３の第１面２１側には、第１面側電極パッド２４、第２面側電極パッド２５及び複数のビア導体２７に電気的に接続される電力用半導体素子１２が搭載される。また、基板本体２３の第２面２２側には、第１面側電極パッド２４、第２面側電極パッド２５及び複数のビア導体２７に電気的に接続される受動部品１３が搭載されている。なお、基板本体２３の第２面２２には、電力の入出力用のバスバー（図示略）も搭載されている。また、電力用半導体素子１２は、例えば、パワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）や、ダイオード（ショットキーバリアダイオード）などのパワー半導体素子（パワーデバイス）である。この半導体素子１２には、例えば５０Ａ程度の大電流が流れ、その際には２５０℃程度の温度に発熱する。
【００３２】
放熱基板１４は、セラミックからなる絶縁基板を含み、ガラスシートからなる接合部を介してセラミック配線基板１１の下面（基板本体２３の第１面２１）に設けられている。放熱器１５は、熱伝導性に優れる金属（例えば、アルミニウム）からなり、放熱基板１４の下面に複数のネジ（図示略）を用いて固定されている。この放熱器１５には、表面積を増すためのフィン（図示略）が複数設けられており、放熱器１５の放熱性能が高められている。
【００３３】
セラミック配線基板１１の基板本体２３は、ビア導体部３１が設けられた複数（本実施の形態では２層）のセラミック層３２と導体層３３とを積層してなる焼結体である。ビア導体２７は、２つのビア導体部３１をセラミック層３２の積層方向に連結することによって構成されている。各ビア導体部３１は、セラミック層３２の積層方向において同軸上に配置されている。
【００３４】
各セラミック層３２は、セラミック材料としてのアルミナ（Ａｌ２Ｏ３）を用いて形成されている。各セラミック層３２の間に設けられている導体層３３は、例えばタングステン、モリブデン、又はこれらの合金のメタライズ層からなる。この導体層３３は、電力用半導体素子１２の駆動信号を伝達する制御回路用配線を含む。各ビア導体２７（ビア導体部３１）も、導体層３３と同様にタングステン、モリブデン、又はこれらの合金のメタライズ層からなる。また、基板本体２３における第１面２１及び第２面２２に形成される第１面側電極パッド２４及び第２面側電極パッド２５は、銅からなる導体層である。さらに、基板本体２３の第１面２１及び第２面２２に形成される導体層としては、各電極パッド２４，２５以外に図示しない回路パターンや部品実装用のパッドなどを含んでいる。
【００３５】
なお、電力用半導体素子１２が搭載された第１面側電極パッド２４、及び、受動部品１３が搭載された第２面側電極パッド２５は、基板厚さ方向（図１では上下方向）から見たときに、大部分が重なるように対向配置（即ち、一部が重ならないように対向配置）されている。一方、電力用半導体素子１２が搭載されていない第１面側電極パッド２４、及び、受動部品１３が搭載された第２面側電極パッド２５は、基板厚さ方向から見たときに完全に重なるように対向配置されている。本実施の形態において、各電極パッド２４，２５の平面形状は、正方形状または長方形状である。各電極パッド２４，２５の縦及び横の長さは、４ｍｍ〜７ｍｍ程度であり、各電極パッド２４，２５の厚さは、１００μｍ程度である。
【００３６】
図１及び図２に示されるように、ビアアレイ２８を構成する複数のビア導体２７は、共通の第１面側電極パッド２４及び第２面側電極パッド２５に接続される。つまり、ビアアレイ２８を構成する複数のビア導体２７は、第１面側電極パッド２４及び第２面側電極パッド２５に対して並列に接続されている。また、基板厚さ方向から見たとき、ビアアレイ２８を構成する各ビア導体２７は、各電極パッド２４，２５の内側となる領域に配置される。
【００３７】
セラミック配線基板１１では、複数（本実施の形態では３つ）のビアアレイ２８が設けられており、隣接する２つのビアアレイ２８には、それぞれ異なる方向に電流が流れる。具体的には、図１の右側のビアアレイ２８（各ビア導体２７）には例えば下側（第１面２１側）から上側（第２面２２側）に電流が流れ、左側のビアアレイ２８（各ビア導体２７）には上側から下側に向けて電流が流れるようになっている。これらビアアレイ２８を構成する複数のビア導体２７は、基板本体２３の厚さ方向に直線的に延設された主電力用のストレートビアである。
【００３８】
図３に示されるように、１つのビアアレイ２８は、最外周に配置される複数個の外側ビア導体２７ａと、それら外側ビア導体２７ａによって包囲される複数個の内側ビア導体２７ｂとによって構成される。そして、１つのビアアレイ２８において、複数個の外側ビア導体２７ａが配置される外側領域Ｒ１と、複数個の内側ビア導体２７ｂが配置される内側領域Ｒ２とを規定する。詳述すると、内側領域Ｒ２は、縦２．２ｍｍ×横２．２ｍｍの平面視矩形状をなす領域であり、面積が４．８４ｍｍ２となっている。内側領域Ｒ２の外形線は、最外周に位置する全ての内側ビア導体２７ｂの外周縁に当接する線分からなっている。なお、図３では、説明の便宜上、内側領域Ｒ２に配置される内側ビア導体２７ｂを５行×５列の格子状で図示したが、実際にはさらに多くの行及び列が存在している。また、外側領域Ｒ１は、内側領域Ｒ２を包囲する領域であって、縦３．０ｍｍ×横３．０ｍｍの平面視矩形環状をなす領域であり、面積が４．１６ｍｍ２となっている。外側領域Ｒ１の外形線は、全ての外側ビア導体２７ａの外周縁に当接する線分からなっている。外側領域Ｒ１、内側領域Ｒ２におけるビア導体２７は、図３に示す通り、それぞれ１６、２５個ずつで構成されている。ここで、各ビア導体２７（２７ａ，２７ｂ）の直径は２００μｍであり、各ビア導体２７（２７ａ，２７ｂ）の断面積は約０．０３１４ｍｍ２である。これらの値より、外側領域Ｒ１と内側領域Ｒ２におけるビア導体２７の占有面積率を計算すると、ビア導体２７の占有面積率は、外側領域Ｒ１で１２．１％、内側領域Ｒ２で１６．２％となる。つまり、外側領域Ｒ１における外側ビア導体２７ａの占有面積率は、内側領域Ｒ２における内側ビア導体２７ｂの占有面積率よりも小さい。なお、図３では、説明の便宜上、縦方向に５個の外側ビア導体２７ａが配置され、横方向に５個の外側ビア導体２７ａが配置された外側領域Ｒ１を図示したが、実際にはさらに多くの外側ビア導体２７ａが存在している。
【００３９】
本実施の形態では、外側領域Ｒ１に占める外側ビア導体２７ａの存在率Ｓ１（図４参照）が、内側領域Ｒ２に占める内側ビア導体２７ｂの存在率Ｓ２（図４参照）よりも小さくなるようビアアレイ２８が形成されている。詳述すると、各外側ビア導体２７ａ及び各内側ビア導体２７ｂは断面円形状をなし、外側ビア導体２７ａと内側ビア導体２７ｂとが同じ直径を有している。さらに、隣接する外側ビア導体２７ａ同士の距離は、隣接する内側ビア導体２７ｂ同士の距離より長くなっている。具体的には、各ビア導体２７（２７ａ，２７ｂ）の直径は２００μｍであり、各ビア導体２７の断面積は約０．０３１４ｍｍ２である。また、内側ビア導体２７ｂのピッチは５００μｍであり、外側ビア導体２７ａのピッチは７００μｍである。従って、隣接する内側ビア導体２７ｂ同士の距離は３００μｍとなり、隣接する外側ビア導体２７ａ同士の距離は５００μｍとなる。
【００４０】
図４に示されるように、外側領域Ｒ１に占める外側ビア導体２７ａの存在率Ｓ１とは、同じビアアレイ２８において任意の外側ビア導体２７ａとその任意の外側ビア導体２７ａに隣接する外側ビア導体２７ａとの各中心Ｃ１を結ぶ線分Ｌ１を描いたとき、線分Ｌ１において外側ビア導体２７ａと重なる部分（ビア領域）が占める比率である。つまり、外側ビア導体２７ａの存在率Ｓ１は、線分Ｌ１のうち線分Ｌ１の両端に位置するビア領域の長さ（外側ビア導体２７ａの半径Ｚ１に相当する長さ）の合計（＝２×Ｚ１＝２００μｍ）を線分Ｌ１の長さＹ１（＝７００μｍ）で除算することで求められる（Ｓ１＝２×Ｚ１／Ｙ１）。従って、本実施の形態で求められる外側ビア導体２７ａの存在率Ｓ１は０．２８６である。
【００４１】
また、内側領域Ｒ２に占める内側ビア導体２７ｂの存在率Ｓ２とは、同じビアアレイ２８において任意の内側ビア導体２７ｂとその任意の内側ビア導体２７ｂに隣接する内側ビア導体２７ｂとの各中心Ｃ１を結ぶ線分Ｌ２を描いたとき、線分Ｌ２において内側ビア導体２７ｂと重なる部分（ビア領域）が占める比率である。つまり、内側ビア導体２７ｂの存在率Ｓ２は、線分Ｌ２のうち線分Ｌ２の両端に位置するビア領域の長さ（内側ビア導体２７ｂの半径Ｚ２に相当する長さ）の合計（＝２×Ｚ２＝２００μｍ）を線分Ｌ２の長さＹ２（＝５００μｍ）で除算することで求められる（Ｓ２＝２×Ｚ２／Ｙ２）。従って、本実施の形態で求められる内側ビア導体２７ｂの存在率Ｓ２は０．４００である。
【００４２】
内側ビア導体２７ｂ同士の距離より外側ビア導体２７ａ同士の距離を長くすると、外側領域Ｒ１に占める外側ビア導体２７ａの存在率Ｓ１が内側領域Ｒ２に占める内側ビア導体２７ｂの存在率Ｓ２よりも小さくなる。このため、外側領域Ｒ１において外側ビア導体２７ａ間のセラミック層３２に発生する応力が緩和される。
【００４３】
外側ビア導体２７ａの存在率Ｓ１及び内側ビア導体２７ｂの存在率Ｓ２は、ビアアレイ２８におけるビア導体２７（２７ａ，２７ｂ）の割合を一次元的に求めた値である。ここで、単位面積当たりのビア導体２７（２７ａ，２７ｂ）の占める面積割合であるビア充填度が大きい場合に各ビア導体２７ａ，２７ｂの存在率Ｓ１，Ｓ２が大きくなり、ビア充填度が小さい場合には各ビア導体２７ａ，２７ｂの存在率Ｓ１，Ｓ２が小さくなる。つまり、各ビア導体２７ａ，２７ｂの存在率Ｓ１，Ｓ２を用いると、ビアアレイ２８に存在するビア導体２７ａ，２７ｂの割合が簡単かつ迅速に求められる。
【００４４】
なお、外側ビア導体２７ａの存在率Ｓ１と内側ビア導体２７ｂの存在率Ｓ２の大小関係は、前述した外側ビア導体２７ａの占有面積率と内側ビア導体２７ｂの面積占有率の大小関係と一致する。
【００４５】
次に、本実施の形態におけるセラミック配線基板１１の製造方法について説明する。
【００４６】
アルミナ粉末を主成分とするセラミック材料を用いてグリーンシートを複数枚形成する。そして、複数枚のグリーンシートに対し、レーザ加工を行って、所定の位置に複数の貫通孔を形成する。なお、貫通孔の形成は、パンチング加工、ドリル加工等によって行ってもよい。
【００４７】
その後、従来周知のペースト印刷装置（図示略）を用い、各グリーンシートの貫通孔に導電性ペースト（例えばタングステン、モリブデンペースト）を充填し、ビア導体２７となる未焼成のビア導体部３１を形成する。さらに、従来周知のペースト印刷装置を用いて、導電性ペーストを印刷して未焼成の導体層３３を形成する。なお、導電性ペーストの充填及び印刷の順序は逆にしてもよい。
【００４８】
そして、導電性ペーストの乾燥後、それら複数枚のグリーンシートを積み重ねて配置し、シート積層方向に押圧力を付与することにより、各グリーンシートを圧着、一体化してセラミック積層体を形成する。次に、セラミック積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、グリーンシートのアルミナ及びペースト中のタングステンが同時焼結し、ビア導体２７及び導体層３３を有する基板本体２３が形成される。さらに、基板本体２３の第１面２１及び第２面２２に、銅ペーストを用いた印刷によって第１面側電極パッド２４及び第２面側電極パッド２５を形成する。なお、各電極パッド２４，２５は、銅ペーストの印刷以外に銅めっき等によって形成してもよい。また、導体層３３と同様に導電性ペーストの印刷後、グリーンシートと同時焼結させることで各電極パッド２４，２５を形成してもよい。以上の工程によってセラミック配線基板１１が製造される。
【００４９】
本実施の形態のセラミックパッケージ１０では、電力用半導体素子１２がオンオフすることで、セラミック配線基板１１に熱ストレスが加わる。このとき、セラミック配線基板１１の各ビアアレイ２８では、外側ビア導体２７ａの存在率Ｓ１が内側ビア導体２７ｂの存在率Ｓ２よりも小さくなっているため、外側領域Ｒ１における発生応力が緩和され、外側ビア導体２７ａ間でのクラックの発生が抑制される。
【００５０】
本発明者らは、シミュレーション解析により、ビアアレイ２８の外側領域Ｒ１において外側ビア導体２７ａ間のセラミック層３２に発生する応力が緩和されることを確認した。ここでは、直径を２００μｍとした複数の外側ビア導体２７ａ及び内側ビア導体２７ｂを縦横等ピッチ（３００μｍ）で配置させたものを対策前のベースモデル（図５参照）とする。また、内側ビア導体２７ｂのピッチを３００μｍとし、外側ビア導体２７ａのピッチを３００μｍから４５０μｍに広げて配置したものを対策後のモデル（図６参照）とする。そして、各モデルにおいて高温から低温に温度変化させたときの外側ビア導体２７ａの周囲及び内側ビア導体２７ｂの周囲に働く応力を確認した。なお、セラミック層３２（アルミナ）の熱膨張係数を７．６ｐｐｍ／Ｋ、ビア導体２７ａ，２７ｂの熱膨張係数を５．６ｐｐｍ／Ｋ、温度変化を焼成温度である１５４０℃から−５０℃（熱サイクル最低温度）を計算条件として、シミュレーションを行った。
【００５１】
図７に示されるように、ベースモデルのシミュレーション結果では、外側領域Ｒ１の外側ビア導体２７ａの周囲には、最大で９８６ＭＰａの応力が加わり、内側領域Ｒ２の内側ビア導体２７ｂの周囲には９１４ＭＰａの応力が加わる。図８に示されるように、対策後のモデルのシミュレーション結果では、外側領域Ｒ１の外側ビア導体２７ａの周囲に加わる最大応力は７９５ＭＰａであり、最大応力が２０％程度減少していることを確認することができた。
【００５２】
また、本発明者らは、上記のように製造したセラミック配線基板１１について、−５０℃〜２４０℃の熱衝撃試験を繰り返し行い、ビアアレイ２８のビア導体２７間のセラミック層３２において、クラックの発生が抑制されることを確認した。
【００５３】
従って、本実施の形態によれば以下の効果を得ることができる。
【００５４】
（１）本実施の形態のセラミック配線基板１１では、ビアアレイ２８において、外側領域Ｒ１に占める外側ビア導体２７ａの存在率Ｓ１が、内側領域Ｒ２に占める内側ビア導体２７ｂの存在率Ｓ２よりも小さくなっている。この場合、ビア導体２７間にて発生する応力が比較的大きくなる外側領域Ｒ１においてその発生応力を緩和することができる。この結果、セラミック配線基板１１において、熱ストレスが加わる頻度を抑えることができるため、ビア導体２７間のセラミック層３２に発生するクラックを抑制することができる。特に、ビアアレイ２８の外周部から外側に向けて発生するようなクラックを確実に防止することができる。従って、隣り合うビアアレイ２８の間で発生する沿面放電を防止することができ、セラミック配線基板１１の製品信頼性を十分に確保することができる。
【００５５】
（２）本実施の形態では、複数個の外側ビア導体２７ａと複数個の内側ビア導体２７ｂとが同じ直径を有し、かつ隣接する外側ビア導体２７ａ同士の距離が、隣接する内側ビア導体２７ｂ同士の距離よりも長くなっている。この場合、ビアアレイ２８において、外側ビア導体２７ａの存在率Ｓ１が内側ビア導体２７ｂの存在率Ｓ２よりも小さくなる。従って、外側領域Ｒ１における外側ビア導体２７ａ間のセラミック層３２に発生する応力が緩和され、外側ビア導体２７ａ間でのクラックの発生を確実に防止することができる。
【００５６】
（３）本実施の形態において、セラミック配線基板１１に搭載される電力用半導体素子１２は、１０Ａ以上の電流が流れることで２００℃以上の温度に発熱するパワー半導体素子である。このような電力用半導体素子１２を搭載するセラミック配線基板１１では、使用時における熱ストレスが大きくなる。このセラミック配線基板１１において上記のようにビアアレイ２８における外側ビア導体２７ａの存在率Ｓ１を内側ビア導体２７ｂの存在率Ｓ２よりも小さくして外側領域Ｒ１での発生応力を抑制することにより、クラックの発生を確実に防止することができる。
【００５７】
（４）本実施の形態のセラミック配線基板１１は、電流の流れる方向が異なる複数のビアアレイ２８を備えている。このセラミック配線基板１１では、ビアアレイ２８間でのクラックの発生を抑制できることから、異なる方向に電流が流れる２つのビアアレイ２８を近接して設けることが可能となり、セラミック配線基板１１の小型化が可能となる。
［第２の実施の形態］
【００５８】
次に、本発明を具体化した第２の実施の形態を図面に基づき説明する。
【００５９】
図９に示されるように、本実施の形態では、セラミック配線基板１１におけるビアアレイ４１の構成が上記第１の実施の形態と異なる。セラミック配線基板１１のビアアレイ４１以外の構成は、第１の実施の形態のセラミックパッケージ１０と同じである。
【００６０】
本実施の形態のビアアレイ４１は、最外周に配置される複数個の外側ビア導体４２ａと、それら外側ビア導体４２ａによって包囲される複数個の内側ビア導体４２ｂとによって構成される。ビアアレイ４１において、外側ビア導体４２ａ及び内側ビア導体４２ｂが同一のビアピッチ（５００μｍ）で形成されており、外側ビア導体４２ａの直径が内側ビア導体４２ｂの直径（２００μｍ）の７５％、つまり１５０μｍとなっている。従って、図９に示されるように基板の面方向に切断した外側ビア導体４２ａの断面積は内側ビア導体４２ｂの断面積よりも小さくなる。このようにビアアレイ４１を形成した場合でも、外側領域Ｒ１に占める外側ビア導体４２ａの存在率Ｓ１が内側領域Ｒ２に占める内側ビア導体４２ｂの存在率Ｓ２よりも小さくなる。従って、ビアアレイ４１の外側領域Ｒ１において、外側ビア導体４２ａ間のセラミック層３２に発生する応力が緩和される。
【００６１】
本発明者らは、第１の実施の形態と同様にシミュレーションを行い、ビアアレイ４１の外側領域Ｒ１において発生応力が緩和されることを確認した。具体的には、上述したベールモデルのビアアレイ２８（図５参照）に対して、外側ビア導体４２ａの直径を１５０μｍにした対策後のモデルの場合の発生応力を確認した。この場合でも、外側ビア導体４２ａの周囲の最大応力は、７６２ＭＰａとなり、２３％程度減少していることを確認することができた。
【００６２】
このように、本実施の形態のセラミック配線基板１１でも、ビアアレイ４１においてビア導体４２（外側ビア導体４２ａ及び内側ビア導体４２ｂ）間に発生する応力が比較的大きくなる外側領域Ｒ１においてその発生応力を緩和することができる。この結果、セラミック配線基板１１において、熱ストレスが加わる頻度を抑えることができるため、ビア導体４２間でのセラミック層３２におけるクラックの発生を低減することができる。
【００６３】
なお、本発明の各実施の形態は以下のように変更してもよい。
【００６４】
・上記第２の実施の形態のセラミック配線基板１１において、ビアアレイ４１は、複数のビア導体４２（外側ビア導体４２ａ及び内側ビア導体４２ｂ）を格子状に配置していたが、これに限定されるものではない。例えば、図１０に示されるビアアレイ４３のように、複数のビア導体４４（外側ビア導体４４ａ及び内側ビア導体４４ｂ）を千鳥状に配置してもよい。図１０のビアアレイ４３では、最外周に配置される複数個の外側ビア導体４４ａは、内側ビア導体４４ｂよりも直径を小さくしている。このようにビアアレイ４３を形成した場合でも、外側ビア導体４４ａの存在率Ｓ１が内側ビア導体４４ｂの存在率Ｓ２よりも小さくなる。従って、外側領域Ｒ１において外側ビア導体４４ａ間のセラミック層３２に発生する応力が緩和される。その結果、外側ビア導体４４ａ間のセラミック層３２におけるクラックの発生を抑制することができる。なお、千鳥配置のビアアレイにおいて、外側ビア導体の存在率Ｓ１が内側ビア導体の存在率Ｓ２よりも小さくなるように、外側ビア導体同士の距離を内側ビア導体同士の距離よりも長くしてもよい。
【００６５】
・上記各実施の形態において、ビアアレイ２８，４１，４３を構成するビア導体２７，４２，４４の断面形状が円形であったが、これに限定されるものではない。例えば、楕円形、三角形や四角形などの多角形の断面形状を有する複数のビア導体によってビアアレイを形成してもよい。なお、ビア導体の断面形状が多角形である場合、多角形の重心の位置を中心として線分を描くことで、上述した外側ビア導体の存在率Ｓ１及び内側ビア導体の存在率Ｓ２が求められる。そして、外側ビア導体の存在率Ｓ１が内側ビア導体の存在率Ｓ２よりも小さくなるようビアアレイを形成することにより、外側ビア導体間のセラミック層３２に発生する応力が緩和される。このようにビアアレイを形成しても、ビア導体間でのクラックの発生を防止することができるため、セラミック配線基板１１の製品信頼性を高めることができる
【００６６】
・上記各実施の形態では、ビア導体２７，４２，４４が、２つのビア導体部３１をセラミック層３２の積層方向に連結することによって構成されていた。しかし、ビア導体２７，４２，４４は、基板本体２３の第１面２１から第２面２２に延びる１本の導体であってもよい。
【００６７】
・図１１に示されるビアアレイ４５のように、最外周に配置される外側ビア導体４６ａの中心に貫通孔４７を形成して、外側ビア導体４６ａの存在率Ｓ１が内側ビア導体４６ｂの存在率Ｓ２よりも小さくなるように構成してもよい。なお、ビアアレイを構成する複数のビア導体は、基板本体２３の第１面側電極パッド２４及び第２面側電極パッド２５を導通させるものであればよく、外側ビア導体の断面形状としては、図１１に示す外側ビア導体４６ａのような円環状以外に半円状や三日月状であってもよい。また、貫通孔４７は、充填樹脂などによって埋められていてもよい。
【００６８】
・ビアアレイ２８，４１の形成領域における外側ビア導体２７ａ，４２ａの存在率Ｓ１を内側ビア導体２７ｂ，４２ｂの存在率Ｓ２よりも小さくするために、第１の実施の形態では外側ビア導体２７ａ同士の距離を長くし、第２の実施の形態では外側ビア導体４２ａの直径を小さくしていたが、これに限定されるものではない。ビアアレイにおいて、外側ビア導体同士の距離を内側ビア導体同士の距離より長くするとともに外側ビア導体の直径を内側ビア導体よりも小さくしてもよい。このようにすると、ビアアレイの形成領域における外側ビア導体の存在率Ｓ１を内側ビア導体の存在率Ｓ２よりも確実に小さくすることができる。従って、外側ビア導体間のセラミック層３２に発生する応力を確実に緩和することができる。
【００６９】
・上記各実施の形態では、ビアアレイ２８，４１，４３，４５において外側ビア導体２７ａ，４２ａ，４４ａ，４６ａの存在率Ｓ１と内側ビア導体２７ｂ，４２ｂ，４４ｂ，４６ｂの存在率Ｓ２とで２段階に変化させていたが、３段階以上の多段階にビア導体２７，４２，４４，４６の存在率を変化させてもよい。例えば、複数個の内側ビア導体２７ｂ，４２ｂ，４４ｂ，４６ｂは、単位面積当たりの内側ビア導体２７ｂ，４２ｂ，４４ｂ，４６ｂの存在率Ｓ２が外周側に行くに従って段階的に小さくなっていてもよい。この場合、複数個の内側ビア導体２７ｂ，４２ｂ，４４ｂ，４６ｂにおいて、外周側に行くに従ってビア導体２７ｂ，４２ｂ，４４ｂ，４６ｂ同士の距離を長くしたり、直径を小さくしたりする。このようにすると、ビアアレイ２８，４１，４３，４５において各ビア導体２７，４２，４４，４６間のセラミック層３２に発生する応力を十分に緩和することができるため、クラックの発生を確実に防止することができる。
【００７０】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。
【００７１】
（１）手段１において、前記ビア導体群は、４行以上×４列以上の格子状となるよう配置されたビアアレイであることを特徴とするセラミック配線基板。
【００７２】
（２）手段１において、同じビア導体群において、前記複数個の外側ビア導体の直径が前記複数個の内側ビア導体の直径よりも小さく、かつ隣接する外側ビア導体同士の距離が、隣接する内側ビア導体同士の距離よりも長いことを特徴とするセラミック配線基板。
【００７３】
（３）手段１において、前記複数個の内側ビア導体は、単位面積当たりの前記内側ビア導体の存在率がビア導体群の外周側に行くに従って段階的に小さくなっていることを特徴とするセラミック配線基板。
【００７４】
（４）手段１において、前記外側ビア導体及び前記内側ビア導体は断面円形状をなし、前記外側ビア導体の直径が前記内側ビア導体の直径よりも小さいことを特徴とするセラミック配線基板。
【００７５】
（５）手段１において、前記内側ビア導体は、前記外側ビア導体の１．２倍以上の直径を有することを特徴とするセラミック配線基板。
【００７６】
（６）手段１において、前記電力用半導体素子は、２００℃以上の温度に発熱するパワー半導体素子であることを特徴とするセラミック配線基板。
【００７７】
（７）手段１において、前記電力用半導体素子は、１０Ａ以上の電流が流れるパワー半導体素子であることを特徴とするセラミック配線基板。
【００７８】
（８）手段１において、同じビア導体群を構成する前記複数のビア導体にはそれぞれ同じ方向に電流が流れることを特徴とするセラミック配線基板。
【００７９】
（９）手段１において、電流の流れる方向が異なる複数の前記ビア導体群を備えていることを特徴とするセラミック配線基板。
【００８０】
（１０）手段１において、前記第２面側には、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される受動部品が搭載可能であることを特徴とするセラミック配線基板。
【００８１】
（１１）手段１において、前記基板本体は、ビア導体部が設けられた複数のセラミック層を積層配置してなり、前記ビア導体は、複数の前記ビア導体部を前記セラミック層の積層方向に連結することによって構成され、複数の前記ビア導体部は、前記セラミック層の積層方向において同軸上に配置されていることを特徴とするセラミック配線基板。
【００８２】
（１２）セラミック材料を用いて第１面及び第２面を有する板状に形成される基板本体と、前記第１面上に配置される第１面側電極パッドと、前記第２面上に配置される第２面側電極パッドと、前記第１面側電極パッドと前記第２面側電極パッドとを接続する複数のビア導体からなるビア導体群とを備えるセラミック配線基板、及び、前記第１面側に搭載され、前記第１面側電極パッド、前記第２面側電極パッド及び前記複数のビア導体に電気的に接続される電力用半導体素子からなるセラミックパッケージであって、前記ビア導体群は、最外周に配置される複数個の外側ビア導体と、前記複数個の外側ビア導体によって包囲される複数個の内側ビア導体とによって構成され、前記複数個の外側ビア導体が配置される外側領域と、前記複数個の内側ビア導体が配置される内側領域とを規定したとき、前記外側領域に占める前記外側ビア導体の存在率が、前記内側領域に占める前記内側ビア導体の存在率よりも小さいことを特徴とするセラミックパッケージ。
【符号の説明】
【００８３】
１１…セラミック配線基板
１２…電力用半導体素子
２１…第１面
２２…第２面
２３…基板本体
２４…第１面側電極パッド
２５…第２面側電極パッド
２７，４２，４４，４６…ビア導体
２７ａ，４２ａ，４４ａ，４６ａ…外側ビア導体
２７ｂ，４２ｂ，４４ｂ，４６ｂ…内側ビア導体
２８，４１，４３，４５…ビア導体群としてのビアアレイ
Ｌ１，Ｌ２…線分
Ｃ１…中心
Ｒ１…外側領域
Ｒ２…内側領域
Ｓ１…外側ビア導体の存在率
Ｓ２…内側ビア導体の存在率
【図１】
2015076564.tif 000003
【図２】
2015076564.tif 000004
【図３】
2015076564.tif 000005
【図４】
2015076564.tif 000006
【図５】
2015076564.tif 000007
【図６】
2015076564.tif 000008
【図７】
2015076564.tif 000009
【図８】
2015076564.tif 000010
【図９】
2015076564.tif 000011
【図１０】
2015076564.tif 000012
【図１１】
2015076564.tif 000013