(57)【要約】【課題】リレーを制御するための制御信号が現れる特定の出力ポートがハイインピーダンスの状態になった場合であっても、各リレーの動作状態を所望の状態に制御する。【解決手段】高圧系回路と低圧系回路との間を接続する複数のリレー１、２、１１、１２のオンオフを制御するリレー制御装置であって、ＣＰＵ２０の出力ポートＰ１〜Ｐ４がハイインピーダンスになった時に、バッファ回路６ａ、６ｂ、１６ａ、１６ｂの入力電位を一定電位に近づけるために、プルダウン回路３１〜３４を接続した。マイクロコンピュータが動作していない時であっても、各リレーのオンオフ状態を確実に制御でき、複数のリレーが同時にオンになって高圧系から低圧系に高圧電流が流れるのを防止できる。プルダウン回路４１とプルアップ回路４２とを組み合わせて、ＣＰＵ２０の停止時にはフライングキャパシタ９の電荷の放電を確実に実行する。【選択図】図１
2015050694.tif 000002
【特許請求の範囲】
【請求項１】
高圧系及び低圧系の電気回路と、
前記高圧系と所定の中間点との間の電気接続を開閉する第１のリレーと、
前記低圧系と前記中間点との間の電気接続を開閉する第２のリレーと、
高レベル、低レベル、及びハイインピーダンスの３状態のいずれかに変化可能な複数の出力ポートを含む制御信号発生部と、
前記複数の出力ポートに現れる第１の制御信号及び第２の制御信号の電位の高／低に基づいて前記第１のリレー及び前記第２のリレーを駆動する駆動部と、
前記第１の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第１の初期電位制御部と、
前記第２の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第２の初期電位制御部と、
備えたことを特徴とするリレー制御装置。
【請求項２】
前記第１の初期電位制御部と前記第２の初期電位制御部とが、互いに同等の高電位又は低電位に、前記初期状態の電位を近づける、
ことを特徴とする請求項１に記載のリレー制御装置。
【請求項３】
前記第１の初期電位制御部および前記第２の初期電位制御部の一方が、前記初期状態の電位を所定の高電位に近づけ、
前記第１の初期電位制御部および前記第２の初期電位制御部の他方が、前記初期状態の電位を所定の低電位に近づける、
ことを特徴とする請求項１に記載のリレー制御装置。
【請求項４】
前記第１の初期電位制御部および前記第２の初期電位制御部は、前記初期状態において前記第１のリレーが開かれ前記第２のリレーが閉じられるように、該初期状態の電位を所定の高電位又は所定の低電位に近づける、
ことを特徴とする請求項３に記載のリレー制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高圧系及び低圧系を含む電気回路において複数のリレーを適切に制御するためのリレー制御装置に関する。
【背景技術】
【０００２】
本発明と関連のある従来技術が特許文献１に開示されている。また、特許文献１の図３に示された構成の装置を利用することにより、例えば高電圧を扱う車両上の電源回路における地絡抵抗を計測することができる。
【０００３】
このような地絡抵抗を計測する装置においては、フライングキャパシタと呼ばれるコンデンサを利用し、高圧回路の出力からフライングキャパシタに充電を行った後、このフライングキャパシタの電荷の放電を行う必要がある。フライングキャパシタの充電及び放電を行うために、複数のリレーを利用する。複数のリレーには、充電動作を行うためのリレーと、放電動作を行うためのリレーとがあり、充電動作の際には前者のリレーがオンになり後者のリレーがオフになる。また、放電動作の際には、前者のリレーがオフになり後者のリレーがオンになる。
【０００４】
上記のような構成において、もしも前者のリレー及び後者のリレーが同時にオンになると、オン状態になった複数のリレーを経由して、高圧系の回路から低圧系の回路に向かって高圧電流が流入し、低圧系の回路が破壊される可能性が高い。したがって、充電動作を行うためのリレーと、放電動作を行うためのリレーとの両者が同時にオンにならないように制御しなければならない。
【０００５】
そこで、特許文献１においては、充電動作を行うためのリレーを制御する発光ダイオード（ＬＥＤ）と、放電動作を行うためのリレーを制御する発光ダイオードとを互いに逆極性の方向に向けて並列に接続している。これにより、充電動作を行うためのリレーと放電動作を行うためのリレーとが同時にオンになるのを防止でき、高圧系の回路から低圧系の回路に向かって高圧電流が直接流入するのを阻止できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２８７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、地絡抵抗を計測する装置においては、フライングキャパシタの充放電に伴って電圧を計測し、計測結果に基づき所定の計算を行って地絡抵抗を求める。例えば、マイクロコンピュータを利用することにより、複数のリレーのオンオフを個別に制御したり、電圧を計測したり、計測結果から地絡抵抗を算出する処理を行うことが可能である。
【０００８】
一方、一般的なマイクロコンピュータが様々な制御信号を出力するために利用可能な出力ポートについては、様々なバスラインに接続できるように、スリーステート回路の出力として構成されている場合が多い。この構成は、１つの出力ポートを高電位側ラインと接続する高電位側のスイッチング素子と、同じ出力ポートを低電位側ラインと接続する低電位側のスイッチング素子とを備えている。
【０００９】
したがって、マイクロコンピュータが該当する出力ポートの高電位側及び低電位側のスイッチング素子をそれぞれオン及びオフに制御することにより、高電位の信号を出力することができる。また、高電位側及び低電位側のスイッチング素子をそれぞれオフ及びオンに制御することにより、低電位の信号を出力することができる。更に、高電位側及び低電位側の両方のスイッチング素子を同時にオフにすることにより、該当する出力ポートが実質的にはどこにも接続されていない開放状態、すなわちハイインピーダンスの状態にすることができる。したがって、１つの出力ポートの状態として、高電位の状態と、低電位の状態と、ハイインピーダンスの状態の３種類の状態（スリーステート又はトライステート）が存在する。
【００１０】
地絡抵抗を計測する装置において、複数のリレーをマイクロコンピュータで制御する場合には、マイクロコンピュータの出力ポートに高電位又は低電位の制御信号を出力することにより、各々のリレーをオン又はオフに切り替えることができる。しかし、マイクロコンピュータの出力ポートがハイインピーダンスの状態になっている時には、制御信号の状態が定まらないため、リレーのオンオフ動作も確定しない。したがって、リレーなどの負荷のオンオフを制御するような場合には、出力ポートのハイインピーダンスの状態を使用しないようにマイクロコンピュータ自身が制御するのが一般的である。
【００１１】
しかしながら、例えば電源の投入によってマイクロコンピュータにリセット信号が印加された時や、電源オフ時や、何らかの異常発生によって強制的にリセット信号が発生したような場合には、マイクロコンピュータ自体の状態が初期化されるため、全ての出力ポートは一時的にハイインピーダンスの状態になってしまう。
【００１２】
例えば、特許文献１の図３に示された装置において、マイクロコンピュータの出力ポートがハイインピーダンスの状態になると、フライングキャパシタの周辺に接続されている全てのリレーの動作状態が定まらないので、フライングキャパシタの接続状態も定まらない。したがって、例えば地絡抵抗の計測を開始する時の初期状態においては、フライングキャパシタに既に電荷が蓄積されている可能性を考慮して、計測誤差を減らすために、フライングキャパシタの電荷を放電する動作を初期化として実施せざるを得ない。したがって、装置の電源を投入してから、実際に計測を開始するまでの準備（初期化）に余分な時間がかかる。
【００１３】
なお、マイクロコンピュータを利用していないロジック回路であっても、例えばスリーステート出力バッファを含むロジック回路を用いてリレーを制御する場合には、同様な自体が発生する可能性がある。
【００１４】
本発明は、上述した事情に鑑みてなされたものであり、その目的は、リレーを制御するための制御信号が現れる特定の出力ポートがハイインピーダンスの状態になった場合であっても、各リレーの動作状態を所望の状態に制御することが可能なリレー制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
前述した目的を達成するために、本発明に係るリレー制御装置は、下記（１）〜（４）を特徴としている。
（１）  高圧系及び低圧系の電気回路と、
前記高圧系と所定の中間点との間の電気接続を開閉する第１のリレーと、
前記低圧系と前記中間点との間の電気接続を開閉する第２のリレーと、
高レベル、低レベル、及びハイインピーダンスの３状態のいずれかに変化可能な複数の出力ポートを含む制御信号発生部と、
前記複数の出力ポートに現れる第１の制御信号及び第２の制御信号の電位の高／低に基づいて前記第１のリレー及び前記第２のリレーを駆動する駆動部と、
前記第１の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第１の初期電位制御部と、
前記第２の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第２の初期電位制御部と、
備えたこと。
（２）  上記（１）の構成のリレー制御装置であって、
前記第１の初期電位制御部と前記第２の初期電位制御部とが、互いに同等の高電位又は低電位に、前記初期状態の電位を近づける、
こと。
（３）  上記（１）の構成のリレー制御装置であって、
前記第１の初期電位制御部および前記第２の初期電位制御部の一方が、前記初期状態の電位を所定の高電位に近づけ、
前記第１の初期電位制御部および前記第２の初期電位制御部の他方が、前記初期状態の電位を所定の低電位に近づける、
こと。
（４）  上記（３）の構成のリレー制御装置であって、
前記第１の初期電位制御部および前記第２の初期電位制御部は、前記初期状態において前記第１のリレーが開かれ前記第２のリレーが閉じられるように、該初期状態の電位を所定の高電位又は所定の低電位に近づける、
こと。
【００１６】
上記（１）の構成のリレー制御装置によれば、制御信号発生部の出力ポートがハイインピーダンスの状態になった時に、第１の初期電位制御部が第１の制御信号を所定の高電位又は低電位に近づけ、第２の初期電位制御部が前記第２の制御信号を所定の高電位又は低電位に近づけるので、各リレーの状態を所望の状態に固定できる。
上記（２）の構成のリレー制御装置によれば、制御信号発生部の出力ポートがハイインピーダンスの状態になった時に、第１の初期電位制御部及び第２の初期電位制御部の働きにより、第１のリレー及び第２のリレーが共に回路の接続を遮断する状態に初期化することができる。
上記（３）の構成のリレー制御装置によれば、制御信号発生部の出力ポートがハイインピーダンスの状態になったときに、第１の初期電位制御部及び第２の初期電位制御部の働きにより、第１のリレー及び第２のリレーの一方がオンになる状態に初期化することができる。
上記（４）の構成のリレー制御装置によれば、制御信号発生部の出力ポートがハイインピーダンスの状態になった時に、第１の初期電位制御部及び第２の初期電位制御部の働きにより、第２のリレーのみをオン状態にすることができる。これにより、例えば特許文献１の図３のような構成においては、フライングキャパシタの電荷を放電させることができる。
【発明の効果】
【００１７】
本発明のリレー制御装置によれば、リレーを制御するための制御信号が現れる特定の出力ポートがハイインピーダンスの状態になった場合であっても、各リレーの動作状態を所望の状態に制御することが可能である。
【００１８】
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。
【図面の簡単な説明】
【００１９】
【図１】図１は、第１実施形態における地絡抵抗計測装置の構成を示す電気回路図である。
【図２】図２は、第２実施形態における地絡抵抗計測装置の構成を示す電気回路図である。
【発明を実施するための形態】
【００２０】
本発明のリレー制御装置に関する具体的な実施形態について、各図を参照しながら以下に説明する。
【００２１】
＜第１実施形態＞
＜概要の説明＞
本実施形態では、本発明のリレー制御装置を図１に示した地絡抵抗計測装置１００Ａに搭載した場合を想定している。
【００２２】
図１に示した地絡抵抗計測装置１００Ａは、例えば電気自動車やハイブリッドカーのような車両に搭載され、この車両の推進用の電気エネルギーを供給する高圧電源３の出力側の電極１０１及び１０２と接続された状態で使用される。そして、地絡抵抗計測装置１００Ａはプラス側の電極１０１とグランド（車体等のアース）Ｇとの間の地絡抵抗ＲＬ＋、及びマイナス側の電極１０２とグランドＧとの間の地絡抵抗ＲＬ−を計測することができる。
【００２３】
図１に示した地絡抵抗計測装置１００Ａは、フライングキャパシタ９の充電及び放電を制御するために、５個のリレー（１、２、１１、１２、１３）を備えている。これらのリレーを本発明のリレー制御装置が制御する。
【００２４】
＜構成の説明＞
図１に示した地絡抵抗計測装置１００Ａは、フライングキャパシタ９、光ＭＯＳ半導体リレー１、２、１１、１２、１３、バッファ回路６ａ、６ｂ、１６ａ、１６ｂ、ローパスフィルタ（ＬＰＦ）１４、マイクロコンピュータ（ＣＰＵ）２０、電源部２５、プルダウン回路３１、３２、３３、３４、抵抗器Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、及びダイオードＤ１、Ｄ２を備える。
【００２５】
光ＭＯＳ半導体リレー１は、ＭＯＳトランジスタ（ＦＥＴ）で構成されるスイッチング素子１ｂと、制御用の発光ダイオード（ＬＥＤ）１ａとを一体化したデバイスである。実際には、ＭＯＳトランジスタのゲート電極にフォトダイオード等の図示しない受光素子が接続されており、この受光素子と発光ダイオード１ａとでフォトカップラを形成している。つまり、発光ダイオード１ａの発光の有無を表す信号が、スイッチング素子１ｂのゲート電極に印加され、この信号によりスイッチング素子１ｂのオンオフが変化する。したがって、発光ダイオード１ａとスイッチング素子１ｂとの間は電気的には分離（絶縁）されているが、光の信号を用いてスイッチング素子１ｂのオンオフを制御できる。光ＭＯＳ半導体リレー１を利用することにより、高電圧を扱うスイッチング素子１ｂと、低電圧の回路に接続される発光ダイオード１ａとを電気的に分離することができる。
【００２６】
他の各光ＭＯＳ半導体リレー２、１１、１２、及び１３についても、上述の光ＭＯＳ半導体リレー１と同様の構成になっている。
【００２７】
図１に示すように、スイッチング素子１ｂは、高圧電源３のプラス側の電極１０１と、フライングキャパシタ９のプラス側の端子との間の電気接続をオンオフ（閉／開）できる位置に接続されている。また、スイッチング素子２ｂは、フライングキャパシタ９のプラス側の端子と、グランドＧと接続された抵抗器Ｒ４との間の電気接続をオンオフできる位置に接続されている。
【００２８】
また、スイッチング素子１１ｂは高圧電源３のマイナス側の電極１０２と、フライングキャパシタ９のマイナス側の端子との間の電気接続をオンオフできる位置に接続されている。スイッチング素子１２ｂは、フライングキャパシタ９のマイナス側の端子と、グランドＧと接続された抵抗器Ｒ５との間の電気接続をオンオフできる位置に接続されている。また、スイッチング素子１３ｂは、フライングキャパシタ９の電荷を比較的抵抗値の小さい抵抗器Ｒ６を介してグランドＧに放電する回路の経路をオンオフできる位置に接続されている。
【００２９】
図１に示す回路においては、もしも２つのスイッチング素子１ｂ及び２ｂが同時にオンになると、高圧側から低圧側の回路に直接高圧電流が流れて、低圧側の回路が破壊される可能性がある。これを防止するために、光ＭＯＳ半導体リレー１の発光ダイオード１ａと、光ＭＯＳ半導体リレー２の発光ダイオード２ａとは、互いに極性の方向を逆向きにした状態で並列に接続してある。つまり、図１のように発光ダイオード１ａのアノード電極と発光ダイオード２ａのカソード電極とが接続され、発光ダイオード１ａのカソード電極と発光ダイオード２ａのアノード電極とが接続されている。
【００３０】
同様に、２つのスイッチング素子１１ｂ及び１２ｂが同時にオンにならないように、光ＭＯＳ半導体リレー１１の発光ダイオード１１ａと、光ＭＯＳ半導体リレー１２の発光ダイオード１２ａとは、互いに極性の方向を逆向きにした状態で並列に接続してある。つまり、図１のように発光ダイオード１１ａのアノード電極と発光ダイオード１２ａのカソード電極とが接続され、発光ダイオード１１ａのカソード電極と発光ダイオード１２ａのアノード電極とが接続されている。
【００３１】
光ＭＯＳ半導体リレー１の発光ダイオード１ａ及び光ＭＯＳ半導体リレー２の発光ダイオード２ａは、ＮＡＮＤゲートで構成されるバッファ回路６ａ及び６ｂの出力と接続されている。また、電流を制限するためにバッファ回路６ｂの出力に抵抗器Ｒ１が挿入してある。
【００３２】
したがって、例えばバッファ回路６ａの出力が高レベルＨになり、バッファ回路６ｂの出力が低レベルＬになると、発光ダイオード２ａに電流が流れ、発光ダイオード１ａには電流が流れないので、光ＭＯＳ半導体リレー２のスイッチング素子２ｂがオンになり、光ＭＯＳ半導体リレー１のスイッチング素子１ｂはオフになる。逆に、バッファ回路６ａの出力が低レベルＬになり、バッファ回路６ｂの出力が高レベルＨになると、発光ダイオード１ａに電流が流れ、発光ダイオード２ａには電流が流れないので、スイッチング素子１ｂがオンになり、スイッチング素子２ｂはオフになる。また、バッファ回路６ａの出力及びバッファ回路６ｂの出力が同等のレベルの時には、発光ダイオード１ａ及び２ａの両方に電流が流れないので、スイッチング素子１ｂ及び２ｂはオフになる。
【００３３】
また、光ＭＯＳ半導体リレー１１の発光ダイオード１１ａ及び光ＭＯＳ半導体リレー１２の発光ダイオード１２ａは、ＮＡＮＤゲートで構成されるバッファ回路１６ａ及び１６ｂの出力と接続されている。また、電流を制限するためにバッファ回路１６ｂの出力に抵抗器Ｒ８が挿入してある。
【００３４】
したがって、例えばバッファ回路１６ａの出力が高レベルＨになり、バッファ回路１６ｂの出力が低レベルＬになると、発光ダイオード１２ａに電流が流れ、発光ダイオード１１ａには電流が流れないので、光ＭＯＳ半導体リレー１２のスイッチング素子１２ｂがオンになり、光ＭＯＳ半導体リレー１１のスイッチング素子１１ｂはオフになる。逆に、バッファ回路１６ａの出力が低レベルＬになり、バッファ回路１６ｂの出力が高レベルＨになると、発光ダイオード１１ａに電流が流れ、発光ダイオード１２ａには電流が流れないので、スイッチング素子１１ｂがオンになり、スイッチング素子１２ｂはオフになる。また、バッファ回路１６ａの出力及びバッファ回路１６ｂの出力が同等のレベルの時には、発光ダイオード１１ａ及び１２ａの両方に電流が流れないので、スイッチング素子１１ｂ及び１２ｂはオフになる。
【００３５】
４つのバッファ回路６ａ、６ｂ、１６ａ、及び１６ｂの入力は、それぞれマイクロコンピュータ２０の出力ポートＰ１、Ｐ２、Ｐ３、及びＰ４と接続されている。したがって、マイクロコンピュータ２０は出力ポートＰ１及びＰ２に出力する信号のＨ／Ｌを制御することにより、バッファ回路６ａ及び６ｂを介して、光ＭＯＳ半導体リレー１及び２のオンオフを切り替えることができる。また、マイクロコンピュータ２０は出力ポートＰ３及びＰ４に出力する信号のＨ／Ｌを制御することにより、バッファ回路１６ａ及び１６ｂを介して、光ＭＯＳ半導体リレー１１及び１２のオンオフを切り替えることができる。
【００３６】
また、マイクロコンピュータ２０の出力ポートＰ５には、抵抗器Ｒ７を介して発光ダイオード１３ａが接続されている。したがって、マイクロコンピュータ２０は出力ポートＰ５に出力する制御信号により、光ＭＯＳ半導体リレー１３のオンオフを制御することができる。
【００３７】
ところで、マイクロコンピュータ２０の出力ポートＰ１〜Ｐ４のそれぞれについては、マイクロコンピュータ２０の内部でスリーステート出力回路として構成されている。つまり、出力ポートＰ１〜Ｐ４のそれぞれに現れる信号の状態については、高レベルＨの状態と、低レベルＬの状態と、ハイインピーダンスの状態との３種類がある。ハイインピーダンスの状態については信号の電位は不確定であり、状況に応じて電位が変化しうる。
【００３８】
マイクロコンピュータ２０は、それ自身のプログラムを実行する際に、例えば初期化処理として、出力ポートＰ１〜Ｐ４のそれぞれを出力ポートとしてのみ利用できるように動作モードを定めることも可能である。このようなモードを選択することにより、ハイインピーダンスの状態が発生するのを防止できる。
【００３９】
しかし、マイクロコンピュータ２０がまだプログラムを実行していない場合のように通常とは異なる動作状態の時には、出力ポートＰ１〜Ｐ４がハイインピーダンスの状態が発生する可能性がある。具体的には、装置の電源が投入されて、電源部２５から電源ラインＶｃｃ（例えば＋５Ｖ）に電力が供給された直後に、マイクロコンピュータ２０にリセット信号ＲＳＴが入力されて動作モードが初期状態に戻ると、出力ポートＰ１〜Ｐ４がハイインピーダンスの状態になる。同様に、装置の電源がオフになった時や、マイクロコンピュータ２０の動作に暴走などの異常が発生して強制的にリセット信号が発生したような場合にも、動作モードが初期状態に戻り、出力ポートＰ１〜Ｐ４がハイインピーダンスの状態になる。
【００４０】
図１に示した回路においては、バッファ回路６ａの入力端とグランドＧとの間に、プルダウン回路３３を構成する１つの抵抗器が接続してある。このプルダウン回路３３は、マイクロコンピュータ２０の出力ポートＰ１がハイインピーダンスの状態になった時の信号電位を確定するための働きをする。また、ハイインピーダンス以外の状態においてマイクロコンピュータ２０が出力する信号の電位に大きな影響を与えないように、プルダウン回路３３には比較的抵抗値の大きい（例えば５０ｋΩ）抵抗器が用いられる。
【００４１】
つまり、マイクロコンピュータ２０の出力ポートＰ１がハイインピーダンスの状態になった時には、バッファ回路６ａの入力端がプルダウン回路３３の抵抗器を介して接地されるので、バッファ回路６ａの入力の信号電位は低レベルＬ（０Ｖに近い電位）になる。
【００４２】
同様に、バッファ回路６ｂの入力端とグランドＧとの間には、プルダウン回路３４を構成する１つの抵抗器が接続してある。このプルダウン回路３４は、マイクロコンピュータ２０の出力ポートＰ２がハイインピーダンスの状態になった時に、バッファ回路６ｂ入力端における信号電位を０Ｖに近づけるための働きをする。
【００４３】
また、バッファ回路１６ａの入力端とグランドＧとの間には、プルダウン回路３１を構成する１つの抵抗器が接続してある。このプルダウン回路３１は、マイクロコンピュータ２０の出力ポートＰ３がハイインピーダンスの状態になった時に、バッファ回路１６ａ入力端における信号電位を０Ｖに近づけるための働きをする。
【００４４】
また、バッファ回路１６ｂの入力端とグランドＧとの間には、プルダウン回路３２を構成する１つの抵抗器が接続してある。このプルダウン回路３２は、マイクロコンピュータ２０の出力ポートＰ４がハイインピーダンスの状態になった時に、バッファ回路１６ｂ入力端における信号電位を０Ｖに近づけるための働きをする。
【００４５】
したがって、マイクロコンピュータ２０の４つの出力ポートＰ１〜Ｐ４がそれぞれハイインピーダンスの状態になると、各プルダウン回路３１、３２、３３、及び３４の働きによってバッファ回路６ａ、６ｂ、１６ａ、及び１６ｂの入力がそれぞれ低レベルＬになる。その場合は、バッファ回路６ａ、６ｂ、１６ａ、及び１６ｂの出力がそれぞれ高レベルＨになるので、発光ダイオード１ａ、２ａ、１１ａ、及び１２ａのいずれにも電流は流れず、スイッチング素子１ｂ、２ｂ、１１ｂ、及び１２ｂは全てオフになる。
【００４６】
一方、マイクロコンピュータ２０のアナログ信号入力ポートＰ６は、ローパスフィルタ１４の出力端と接続されている。また、ローパスフィルタ１４の入力端は、スイッチング素子２ｂの出力端と接続されている。したがって、スイッチング素子２ｂがオンになっている時には、フライングキャパシタ９のプラス側端子の電位に対応する信号を、ダイオードＤ２、抵抗器Ｒ３、スイッチング素子２ｂ、及びローパスフィルタ１４を経由してアナログ信号入力ポートＰ６に入力することができる。マイクロコンピュータ２０は、アナログ信号入力ポートＰ６の信号をサンプリングしてＡ／Ｄ変換を行い、電位を計測することができる。
【００４７】
＜動作の説明＞
地絡抵抗計測装置１００Ａの基本的な計測動作については、特許文献１等の従来技術と同様である。したがって、必要最小限の基本的な動作だけを以下に説明する。
【００４８】
マイクロコンピュータ２０は、光ＭＯＳ半導体リレー１、２、１１、及び１２を切り替えてフライングキャパシタ９の充電及び放電を制御しながら３種類の電圧を計測し、これらの計測結果に基づいて計算により地絡抵抗を求める。また、フライングキャパシタ９の充電を開始する前に、既に電荷が蓄積されている場合には計測誤差が発生するので、通常は充電を開始する前に放電動作を実施する。
【００４９】
３種類の電圧の１つとして、高圧電源３の電源電圧Ｖ０の計測を実施する。この場合は、マイクロコンピュータ２０の制御により、最初にスイッチング素子１ｂ及び１１ａをオンにして、スイッチング素子２ｂ、１２ｂ、及び１３ｂをオフにする。これにより、電極１０１がスイッチング素子１ｂ、ダイオードＤ１、及び抵抗器Ｒ２を経由してフライングキャパシタ９のプラス側端子に接続され、電極１０２がスイッチング素子１１ｂを経由してフライングキャパシタ９のマイナス側端子に接続される。したがって、高圧電源３の電圧に対応する電荷がフライングキャパシタ９に充電される。
【００５０】
次に、マイクロコンピュータ２０の制御により、スイッチング素子１ｂ、１１ｂ、及び１３ｂをオフにして、スイッチング素子２ｂ及び１２ｂをオンにする。これにより、電極１０１、１０２側とフライングキャパシタ９との間の接続は遮断される。また、フライングキャパシタ９のプラス側端子が、ダイオードＤ２、抵抗器Ｒ３、スイッチング素子２ｂ、及び抵抗器Ｒ４を介してグランドＧと接続され、フライングキャパシタ９のマイナス側端子が、スイッチング素子１２ｂ、及び抵抗器Ｒ５を介してグランドＧと接続される。また、抵抗器Ｒ４の端子間の電圧が、ローパスフィルタ１４を介してマイクロコンピュータ２０のアナログ信号入力ポートＰ６に印加される。したがって、マイクロコンピュータ２０はフライングキャパシタ９の充電電圧として、電源電圧Ｖ０を計測することができる。
【００５１】
また、３種類の電圧の１つとして、地絡抵抗ＲＬ−の抵抗値の影響を受ける電圧Ｖｎの計測を実施する。この場合は、マイクロコンピュータ２０の制御により、スイッチング素子１ｂ、及び１２ｂをオンにして、スイッチング素子２ｂ、１１ｂ、及び１３ｂをオフにする。これにより、電極１０１がスイッチング素子１ｂ、ダイオードＤ１、及び抵抗器Ｒ２を経由してフライングキャパシタ９のプラス側端子に接続され、電極１０２は、地絡抵抗ＲＬ−、グランドＧ、抵抗器Ｒ５、及びスイッチング素子１２ｂを経由してフライングキャパシタ９のマイナス側端子に接続される。したがって、地絡抵抗ＲＬ−の抵抗値の影響を受けた電荷がフライングキャパシタ９に充電される。
【００５２】
フライングキャパシタ９の充電が完了した後で、再びスイッチング素子１ｂ、１１ｂ、及び１３ｂをオフにして、スイッチング素子２ｂ及び１２ｂをオンにする。これにより、電源電圧Ｖ０を計測する場合と同様の経路を利用して、マイクロコンピュータ２０はフライングキャパシタ９の充電電圧、すなわち、地絡抵抗ＲＬ−の抵抗値の影響を受ける電圧Ｖｎを計測することができる。
【００５３】
また、３種類の電圧の１つとして、地絡抵抗ＲＬ＋の抵抗値の影響を受ける電圧Ｖｐの計測を実施する。この場合は、マイクロコンピュータ２０の制御により、スイッチング素子２ｂ、及び１１ｂをオンにして、スイッチング素子１ｂ、１２ｂ、及び１３ｂをオフにする。これにより、電極１０１が、地絡抵抗ＲＬ＋、グランドＧ、抵抗器Ｒ４、スイッチング素子２ｂ、ダイオードＤ１、及び抵抗器Ｒ２を経由してフライングキャパシタ９のプラス側端子に接続され、電極１０２は、スイッチング素子１１ｂを経由してフライングキャパシタ９のマイナス側端子に接続される。したがって、地絡抵抗ＲＬ＋の抵抗値の影響を受けた電荷がフライングキャパシタ９に充電される。
【００５４】
フライングキャパシタ９の充電が完了した後で、再びスイッチング素子１ｂ、１１ｂ、及び１３ｂをオフにして、スイッチング素子２ｂ及び１２ｂをオンにする。これにより、電源電圧Ｖ０を計測する場合と同様の経路を利用して、マイクロコンピュータ２０はフライングキャパシタ９の充電電圧、すなわち、地絡抵抗ＲＬ＋の抵抗値の影響を受ける電圧Ｖｐを計測することができる。
【００５５】
＜プルダウン回路３１〜３４の機能の説明＞
図１に示した回路においては、バッファ回路６ａ、６ｂ、１６ａ、及び１６ｂのそれぞれの入力端に、プルダウン回路３３、３４、３１、及び３２を接続してある。したがって、マイクロコンピュータ２０の各出力ポートＰ１〜Ｐ４がハイインピーダンスの状態になった時には、バッファ回路６ａ、６ｂ、１６ａ、及び１６ｂのそれぞれの入力端を低レベルＬに維持することができる。このため、各出力ポートＰ１〜Ｐ４がハイインピーダンスの状態になると、スイッチング素子１ｂ、２ｂ、１１ｂ、及び１２ｂが全てオフになり、高圧回路から低圧回路への高圧電流の流入を確実に防止できる。
【００５６】
プルダウン回路３３、３４、３１、及び３２が存在しない場合には、出力ポートＰ１〜Ｐ４がハイインピーダンスの状態になると、バッファ回路６ａ、６ｂ、１６ａ、及び１６ｂのそれぞれの入力端の電位が不安定になる。そして、例えば外部から何らかの電気ノイズが印加されると、このノイズの影響を受けてバッファ回路６ａ、６ｂ、１６ａ、及び１６ｂのそれぞれの入力端の電位が不規則に変動する可能性が高い。
【００５７】
図１に示した回路においては、同時にオン状態にしたくない２つの光ＭＯＳ半導体リレー１及び２の発光ダイオード１ａ及び２ａを互いに逆極性の向きで並列に接続してある。このため、バッファ回路６ａ及び６ｂの入力レベル及び出力レベルがノイズの影響で変動を繰り返した場合であっても、２つの光ＭＯＳ半導体リレー１及び２が同時にオンになる状態は、おそらく発生しないと考えられる。
【００５８】
しかし、例えば光ＭＯＳ半導体リレー１及び２の代わりに機械式のリレーを採用したような場合には、例えば機械接点の作動遅延の影響により、２つのリレーが一時的であっても同時にオンになる可能性が考えられる。他の２つの光ＭＯＳ半導体リレー１１及び１２についても同様である。
【００５９】
プルダウン回路３３、３４、３１、及び３２をバッファ回路６ａ、６ｂ、１６ａ、及び１６ｂのそれぞれの入力端に接続することにより、ハイインピーダンスの状態であってもバッファ回路６ａ、６ｂ、１６ａ、及び１６ｂのそれぞれの入力端の電位が変動するのを防止できるので、リレーの作動に時間遅延が生じる場合でも、意図しないリレーの同時動作を回避できる。そのため、高圧回路から低圧回路への高圧電流の流入を確実に防止できる。
【００６０】
＜第２実施形態＞
本実施形態における地絡抵抗計測装置１００Ｂの構成を図２に示す。図２に示した地絡抵抗計測装置１００Ｂの構成及び動作のほとんどは、図１に示した地絡抵抗計測装置１００Ａと同一である。
【００６１】
すなわち、図２に示した地絡抵抗計測装置１００Ｂにおいては、図１中のプルダウン回路３１〜３４の代わりに、プルダウン回路４１、４３と、プルアップ回路４２、４４とを接続してある。これ以外の構成は地絡抵抗計測装置１００Ａと同一である。
【００６２】
図２に示すように、バッファ回路６ａの入力端にはプルダウン回路４３が接続してあり、バッファ回路６ｂの入力端にはプルアップ回路４４が接続してある。また、バッファ回路１６ａの入力端にはプルダウン回路４１が接続してあり、バッファ回路１６ｂの入力端にはプルアップ回路４２が接続してある。
【００６３】
プルダウン回路４３は、バッファ回路６ａの入力に一端が接続され他端がグランドＧに接続された１つの抵抗器により構成されている。また、プルアップ回路４４は、電源ラインＶｃｃに一端が接続され他端がバッファ回路６ｂの入力に接続された１つの抵抗器で構成されている。したがって、マイクロコンピュータ２０の出力ポートＰ１〜Ｐ４がハイインピーダンスの時には、プルダウン回路４３がバッファ回路６ａの入力端を低レベルＬの電位（例えば０Ｖ）に近づけ、プルアップ回路４４がバッファ回路６ｂの入力端を高レベルＨの電位（例えば５Ｖ）に近づける。これにより、バッファ回路６ａの出力が高レベルＨになり、バッファ回路６ｂの出力が低レベルＬになるので、スイッチング素子２ｂがオンになり、スイッチング素子１ｂがオフになる。
【００６４】
同様に、プルダウン回路４１は、バッファ回路１６ａの入力に一端が接続され他端がグランドＧに接続された１つの抵抗器により構成されている。また、プルアップ回路４２は、電源ラインＶｃｃに一端が接続され他端がバッファ回路１６ｂの入力に接続された１つの抵抗器で構成されている。したがって、マイクロコンピュータ２０の出力ポートＰ１〜Ｐ４がハイインピーダンスの時には、プルダウン回路４１がバッファ回路１６ａの入力端を低レベルＬの電位（例えば０Ｖ）に近づけ、プルアップ回路４２がバッファ回路１６ｂの入力端を高レベルＨの電位（例えば５Ｖ）に近づける。これにより、バッファ回路１６ａの出力が高レベルＨになり、バッファ回路１６ｂの出力が低レベルＬになるので、スイッチング素子１２ｂがオンになり、スイッチング素子１１ｂがオフになる。
【００６５】
つまり、マイクロコンピュータ２０の出力ポートＰ１〜Ｐ４がハイインピーダンスの時には、スイッチング素子１ｂ及び１１ｂがオフになるので、フライングキャパシタ９は高圧電源３から確実に切り離される。また、スイッチング素子２ｂ及び１２ｂがオンになるので、フライングキャパシタ９のプラス側の端子は、ダイオードＤ２、抵抗器Ｒ３、スイッチング素子２ｂ、及び抵抗器Ｒ４を経由してグランドＧと接続され、フライングキャパシタ９のマイナス側の端子は、スイッチング素子１２ｂ及び抵抗器Ｒ５を経由してグランドＧと接続される。これにより、放電のための経路が形成されるので、フライングキャパシタ９に蓄積されている電荷は、確実にグランドＧに放電される。
【００６６】
例えば、地絡抵抗計測装置１００Ｂの電源を遮断する時には、マイクロコンピュータ２０がリセットされるため出力ポートＰ１〜Ｐ４がハイインピーダンスになる。この時に、プルダウン回路４１、４３、及びプルアップ回路４２、４４の働きにより、フライングキャパシタ９の放電経路が形成されるので、電荷を確実に放電させることができる。
【００６７】
地絡抵抗計測装置１００Ｂの電源が遮断されている時に、もしもフライングキャパシタ９に高電圧の電荷が蓄積されていると、ユーザの手などが回路に触れて感電する危険がある。しかし、図２の地絡抵抗計測装置１００Ｂにおいては電源遮断時にプルダウン回路４１、４３、及びプルアップ回路４２、４４がフライングキャパシタ９の電荷を放電するように制御するので、感電を防止できる。
【００６８】
また、地絡抵抗計測装置１００Ｂが地絡抵抗を計測する際には、フライングキャパシタ９に電荷が蓄積されていると計測誤差が発生するので、一般的な装置の場合には計測を開始する前にフライングキャパシタ９の電荷を放電させる必要がある。しかし、地絡抵抗計測装置１００Ｂにおいては、電源が遮断されている時にフライングキャパシタ９の電荷が放電するように、プルダウン回路４１、４３、及びプルアップ回路４２、４４が制御するので、次に電源を投入した時にはフライングキャパシタ９の電荷は既に放電した状態になっている。そのため、電源を投入した直後には、電荷を放電させる処理を省略して直ちに計測を開始しても計測誤差が生じない。したがって、装置の電源を投入してから計測を開始するまでの待ち時間を大幅に短縮できる。
【００６９】
＜変形の可能性＞
図１に示した地絡抵抗計測装置１００Ａにおいては、バッファ回路６ａ、６ｂ、１６ａ、及び１６ｂの入力にプルダウン回路３１〜３４をそれぞれ接続してあるが、これら４つのプルダウン回路３１〜３４を全てプルアップ回路に置き換えても良い。すなわち、バッファ回路６ａの入力とバッファ回路６ｂの入力とが同電位であればスイッチング素子１ｂ及び２ｂを確実にオフにすることができるし、バッファ回路１６ａの入力とバッファ回路１６ｂの入力とが同電位であればスイッチング素子１１ｂ及び１２ｂを確実にオフにすることができる。
【００７０】
また、図１に示した地絡抵抗計測装置１００Ａにおいてはリレーとして光ＭＯＳ半導体リレー１、２、１１、１２、及び１３を採用しているが、これらを機械式の一般的なリレーに置き換えることも可能である。
【００７１】
ここで、上述した本発明に係るリレー制御装置の実施形態の特徴をそれぞれ以下［１］〜［４］に簡潔に纏めて列記する。
［１］  高圧系及び低圧系の電気回路と、
前記高圧系と所定の中間点との間の電気接続を開閉する第１のリレー（光ＭＯＳ半導体リレー１）と、
前記低圧系と前記中間点との間の電気接続を開閉する第２のリレー（光ＭＯＳ半導体リレー２）と、
高レベル、低レベル、及びハイインピーダンスの３状態のいずれかに変化可能な複数の出力ポートを含む制御信号発生部（出力ポートＰ１〜Ｐ４を含むマイクロコンピュータ２０）と、
前記複数の出力ポートに現れる第１の制御信号及び第２の制御信号の電位の高／低に基づいて前記第１のリレー及び前記第２のリレーを駆動する駆動部（バッファ回路６ａ，６ｂ，１６ａ，１６ｂ）と、
前記第１の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第１の初期電位制御部（プルダウン回路３１、３３）と、
前記第２の制御信号の初期状態の電位を所定の高電位又は所定の低電位に近づける第２の初期電位制御部（プルダウン回路３２、３４）と、
備えたことを特徴とするリレー制御装置。
［２］  前記第１の初期電位制御部と前記第２の初期電位制御部とが、互いに同等の高電位又は低電位に、前記初期状態の電位を近づける、
ことを特徴とする［１］に記載のリレー制御装置。
［３］  前記第１の初期電位制御部（プルダウン回路４１、４３）および前記第２の初期電位制御部（プルアップ回路４２、４４）の一方が、前記初期状態の電位を所定の高電位に近づけ、
前記第１の初期電位制御部および前記第２の初期電位制御部の他方が、前記初期状態の電位を所定の低電位に近づける、
ことを特徴とする［１］に記載のリレー制御装置。
［４］  前記第１の初期電位制御部および前記第２の初期電位制御部は、前記初期状態において前記第１のリレーが開かれ前記第２のリレーが閉じられるように、該初期状態の電位を所定の高電位又は所定の低電位に近づける、
ことを特徴とする［３］に記載のリレー制御装置。
【符号の説明】
【００７２】
１，２，１１，１２，１３  光ＭＯＳ半導体リレー
１ａ，２ａ，１１ａ，１２ａ，１３ａ  発光ダイオード
１ｂ，２ｂ，１１ｂ，１２ｂ，１３ｂ  スイッチング素子
３  高圧電源
６ａ，６ｂ，１６ａ，１６ｂ  バッファ回路
９  フライングキャパシタ
１４  ローパスフィルタ
２０  マイクロコンピュータ
２５  電源部
３１，３２，３３，３４  プルダウン回路
４１，４３  プルダウン回路
４２，４４  プルアップ回路
１００Ａ，１００Ｂ  地絡抵抗計測装置
１０１，１０２  電極
Ｇ  グランド
Ｖｃｃ  電源ライン
Ｄ１，Ｄ２  ダイオード
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８  抵抗器
ＲＬ＋，ＲＬ−  地絡抵抗
【図１】
2015050694.tif 000003
【図２】
2015050694.tif 000004