(57)【要約】【課題】複数の容量素子ユニットから一つあるいは幾つかの容量素子ユニットを選択して容量値を可変に選択する際、容量値を連続的に選択可能な容量可変回路を提供すること。【解決手段】下位容量素子ユニット群と上位容量素子ユニットとを備え、入力されるビット列に応じて容量値を可変に選択可能な容量可変回路である。下位容量素子ユニット群は、複数の容量素子ユニットから選択され、ビット列の下位ビット列によリ算出される下位デジタル値ごとに対応する容量値が選択可能である。上位容量素子ユニットは、ビット列から下位ビット列を除いた上位ビット列によリ算出される上位デジタル値ごとに対応して、ＬＳＢに対応する基本容量素子ユニットの対向電極の面積に上位デジタル値を乗じた面積（上位デジタル値に対応する規定面積）より小さい面積を対向電極の面積とし、本来の容量値より小さな容量値を上位容量素子ユニットの容量値とする。【選択図】図１
2015076824.tif 000002
【特許請求の範囲】
【請求項１】
入力されるビット列に応じて容量値を可変に選択可能な容量可変回路であって、
前記ビット列を２分した下位側の下位ビット列によリ算出される下位デジタル値ごとに対応する容量値が選択可能な下位容量素子ユニット群と、
前記ビット列から前記下位ビット列を除いた上位ビット列によリ算出される上位デジタル値ごとに対応して、前記下位容量素子ユニット群のうち前記ビット列のＬＳＢに対応する基本容量素子ユニットの対向電極の面積に前記上位デジタル値を乗じた面積より小さい面積を対向電極の面積とする上位容量素子ユニットとを備えることを特徴とする容量可変回路。
【請求項２】
前記下位デジタル値の最大値に対応して選択される前記下位容量素子ユニット群による容量値の本来値からの超過分は、前記ビット列のＬＳＢに対応する本来の容量値を超えない値であることを特徴とする請求項１に記載の容量可変回路。
【請求項３】
前記上位容量素子ユニットの対向電極の面積は、前記上位デジタル値に対応する本来の面積から前記基本容量素子ユニットの対向電極の面積以上の面積を減じた面積であることを特徴とする請求項１または２に記載の容量可変回路。
【請求項４】
前記上位容量素子ユニットにおいて減ずる面積は、該面積に係る容量値が、少なくとも、前記上位容量素子ユニットに付加される寄生容量値以上となる面積であることを特徴とする請求項１乃至３の何れか１項に記載の容量可変回路。
【請求項５】
前記基本容量素子ユニットの対向電極の面積に前記上位デジタル値における最小値を乗じた面積より小さい面積を対向電極の面積とする基本上位容量素子ユニットを備え、
前記上位容量素子ユニットは、前記上位デジタル値に対応して、（前記上位デジタル値／前記上位デジタル値の最小値）の数の前記基本上位容量素子ユニットで構成されることを特徴とする請求項１または２に記載の容量可変回路。
【請求項６】
前記上位容量素子ユニットは、
前記上位ビット列の最小ビット桁に対応し、前記基本容量素子ユニットの対向電極の面積に前記上位デジタル値における最小値を乗じた面積より小さい面積を対向電極の面積とする基本上位容量素子ユニットと、
前記上位ビット列の２ビット目以上のビット桁ごとに対応し、（前記上位ビット列のビット桁−１）を指数とする２のべき乗の数の前記基本上位容量素子ユニットで構成される上位ビット桁容量素子ユニットとを備えることを特徴とする請求項１または２に記載の容量可変回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の容量素子ユニットから一つあるいは幾つかの容量素子ユニットを選択して容量値を可変に選択可能な容量可変回路に関する。
【背景技術】
【０００２】
従来より、容量値を可変に調整する回路が提案されている（特許文献１〜３など）。例えば、特許文献１には、共振回路に使用される可変容量アレーが開示されている。周波数粗調整用可変容量アレーと周波数微調整用可変容量アレーとを含んで構成されている。各容量アレーは、複数個の粗調整容量ユニットセルと複数個の微調整容量ユニットセルとを含み、各容量値はバイナリーウェイトに従って設定されている。また、特許文献２では、チャンネル選択フィルタに備えられるフィルタ容量が、第１および第２端子の間に並列接続の５個の容量（バイナリーウェイトの容量値を有する）を含み、各々の容量にはスイッチが直列接続されている。マルチビット・デジタル制御信号のハイレベルによってスイッチはオン状態に制御される。制御により接続される容量の容量値によりフィルタ特性を決定する時定数が設定される。また、特許文献３では、スイッチドキャパシタ型液晶ドライバについて記載されている。バイナリ比を持つ複数のキャパシタと複数のスイッチを組合せ、デジタル入力に応じてスイッチコントロールでスイッチを制御し、各デジタル入力に応じたウェイトに対する電圧を演算増幅器に入力することで、液晶容量に供給するアナログ出力電圧を得る。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−５６８５６号公報
【特許文献２】特開２０１０−１６５９１号公報
【特許文献３】特開平８−１２２７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１〜３は、何れも、容量値がバイナリーウェイトで増加する複数の容量素子を備えており、その中から一つあるいは複数の容量素子を選択することにより所望の容量値を得るものである。共振回路、フィルタ、スイッチドキャパシタ型ドライバに使用され、条件に応じて異なる容量値が必要な回路に使用されるものである。この他にもＤＡ変換回路に使用される場合がある。
【０００５】
バイナリーウェイトで容量値が増加する容量素子を半導体製造技術で製造した場合、規定容量の他に寄生容量が付加されることが一般的である。寄生容量は、容量素子の対向電極による規定容量とは別の要因により付加され、素子の構造や配置または製造上のばらつきなどにより生ずるものである。容量素子が大きいほど寄生容量の要因が大きくなり寄生容量値は大きくなるのであるが、これらの要因は規定容量を付与する対向電極の面積とは異なる。このため、規定容量値が容量素子の対向電極の面積に比例するのに対して、寄生容量値は対向電極の面積には必ずしも比例しない。
【０００６】
したがって、対向電極の面積が大きな容量素子を順次選択するに従って、規定容量値がバイナリーウェイトに比例して大きくなるのに対して、寄生容量値はこれとは異なる関係で大きくなる。選択される容量素子による容量値は規定容量値に寄生容量値が付加された値になる。このため、寄生容量値による容量値のずれがバイナリーウェイトの最小単位（最下位ビット（ＬＳＢ））により規定される容量値（分解能）を超えると、設定されたバイナリーウェイトに対して選択される容量値が、分解能以上にずれた値となり、設定されたバイナリーウェイトに対応する本来の容量値が選択できず、バイナリーウェイトごとに離散的に連続する容量値を得ることができず問題である。
【０００７】
バイナリーウェイトに応じて容量値が増加する構成として、バイナリーウェイトの最小単位（最下位ビット（ＬＳＢ））に係る容量値を基本単位とする基本容量素子を複数並べる構成とすることも考えられる。この場合、バイナリーウェイトに応じて同一構造の基本容量素子を並列接続するので、寄生容量も規定容量と共に比例して増加することが期待される。しかしながら、この場合においても、多数の基本容量素子の配置が広範囲に渡ることから、基本容量素子間にばらつきを生じる場合がある。素子間のばらつきが寄生容量のばらつきを招来して選択された基本容量素子により得られる容量値がバイナリーウェイトからずれてしまうおそれがある。
【０００８】
本願に開示される技術は上記の課題に鑑み提案されたものであって、複数の容量素子ユニットから一つあるいは幾つかの容量素子ユニットを選択して容量値を可変に選択する際、容量値を連続的に選択可能な容量可変回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本願に開示される技術に係る容量可変回路は、下位容量素子ユニット群と上位容量素子ユニットとを備え、入力されるビット列に応じて容量値を可変に選択可能な容量可変回路である。下位容量素子ユニット群は、ビット列を２分した下位側の下位ビット列によリ算出される下位デジタル値ごとに対応する容量値が選択可能である。上位容量素子ユニットは、ビット列から下位ビット列を除いた上位ビット列によリ算出される上位デジタル値ごとに対応して、下位容量素子ユニット群のうちビット列のＬＳＢに対応する基本容量素子ユニットの対向電極の面積に上位デジタル値を乗じた面積より小さい面積を対向電極の面積とする。
【００１０】
これにより、下位容量素子ユニット群により、下位デジタル値ごとに対応する容量値を選択することができる。また、下位デジタル値が最大値を超えるごとに、下位ビット列からの桁上がりで上位ビット列が１ビット増加して更新される。このとき、上位ビット列によリ算出される上位デジタル値ごとに対応する上位容量素子ユニットが選択される。上位容量素子ユニットは、下位デジタル値が最大値を超えるごとに更新される上位デジタル値に対応しているため、下位容量素子ユニット群に含まれる容量素子ユニットに比べて大きな規定容量値であり対向電極を含む形状も大きなものとなる。これに伴い、寄生容量値も大きな値となる。
【００１１】
ここで、上位デジタル値に対応する上位容量素子ユニットの規定容量値は、ＬＳＢに対応する基本容量素子ユニットの規定容量値に上位デジタル値を乗じた容量値であることが本来である。規定容量値は容量素子ユニットの対向電極の面積に比例するので、本来の関係として、上位容量素子ユニットの対向電極の面積は、基本容量素子ユニットの対向電極の面積に上位デジタル値を乗じた面積となる。この面積を上位デジタル値に対応する規定面積とする。
【００１２】
上位容量素子ユニットに付加される寄生容量値は大きな値になることを考慮すれば、上位容量素子ユニットの対向電極の面積を規定面積より小さな面積とすることにより、上位容量素子ユニットの対向電極により付与される規定容量値を本来の値より小さくすることができる。これにより、規定容量値に寄生容量値が付加された状態で、本来の値の範囲内に収めることができる。すなわち、得られる容量値（規定容量値＋寄生容量値）を分解能（ＬＳＢに対応する本来の容量値）を超えない値とすることができる。下位デジタル値の最大値から桁上がりにより上位デジタル値での更新が行われる間に、選択された容量値が設定されたデジタル値を飛び越えたデジタル値での値になることはない。ＬＳＢに対応する本来の容量値を分解能として、デジタル値に対して分解能の幅で離散的に連続する容量値を得ることができる。
【００１３】
また、桁上がりにより上位デジタル値が更新されるごとに固有の上位容量素子ユニットが設定される。本願では、各々の上位容量素子ユニットでの対向電極の面積の低減を、上位容量素子ユニットごとに固有に設定することができる。このため、上位容量素子ユニットごとに付加される寄生容量値の大きさが異なっていても、低減する面積を上位容量素子ユニットごとに決定すれば、上位デジタル値の更新ごとに、設定される容量値の本来の値からのずれを所定の範囲に保つことができる。
【００１４】
また、上位デジタル値ごとに、固有の上位容量素子ユニットを選択すれば良く、複数の容量素子ユニットを組み合わせる必要はない。また、低減すべき面積を調整してやれば上位容量素子ユニットごとの形状や配置などの違いによる固有の寄生容量値の違いを吸収することができる。このため、上位容量素子ユニットの形状や配置などへの配慮を要せず、形状・配置が簡単で且つコンパクトな専有面積の上位容量素子ユニットを実現することができる。
【００１５】
また、下位デジタル値の最大値に対応して選択される下位容量素子ユニット群による容量値の本来値からの超過分は、ビット列のＬＳＢに対応する本来の容量値を超えない値であることが好ましい。ここで、超過分とは、下位デジタル値の最大値に対応して選択される下位容量素子ユニット群の寄生容量値であり、選択される下位容量素子ユニット群により付加される寄生容量値の最大値である。下位デジタル値の最大値においてビット列のＬＳＢに対応する本来の容量値（分解能）値であれば、全ての下位デジタル値において、選択される下位容量素子ユニット群により付加される寄生容量値が分解能を超えることがなく、下位デジタル値に対応する容量値を本来値の範囲内に収めることができる。
【００１６】
また、上位容量素子ユニットの対向電極の面積は、上位デジタル値に対応する本来の面積から基本容量素子ユニットの対向電極の面積以上の面積を減じた面積であることが好ましい。下位デジタル値による最大値から桁上がりして上位デジタル値が更新されると、下位容量素子ユニット群に代えて更新された上位デジタル値に対応する上位容量素子ユニットが新たに選択される。ここで、選択された上位容量素子ユニットの対向電極の面積を、上位デジタル値に対応する本来の容量値が得られる本来の面積からユニットの対向電極の面積以上の面積を減じた面積にすれば、上位容量素子ユニットによる規定容量値は、本来の値からＬＳＢに対応する本来の容量値以上の容量値を減じた容量値とされる。したがって、上位容量素子ユニットに付加される寄生容量がＬＳＢに対応する本来容量値以上にあったとしても、上位容量素子ユニットにより設定される容量値を本来の容量値に近づけ、あるいは本来の容量値以下に値とすることができる。設定された上位デジタル値に対応する容量値に代えて、より大きな上位デジタル値に対応する容量値となってしまうことを抑制することができる。
【００１７】
また、上位容量素子ユニットにおいて減ずる面積は、該面積に係る容量値が、少なくとも、上位容量素子ユニットに付加される寄生容量値以上となる面積であることが好ましい。これにより、上位容量素子ユニットに対応して選択される容量値から、少なくとも、上位容量素子ユニットに付加される寄生容量値を相殺することができ、設定される上位デジタル値において容量値の飛びを防止することができる。
【００１８】
また、基本容量素子ユニットの対向電極の面積に上位デジタル値における最小値を乗じた面積より小さい面積を対向電極の面積とする基本上位容量素子ユニットを備え、上位容量素子ユニットは、上位デジタル値に対応して、（上位デジタル値／上位デジタル値の最小値）の数の基本上位容量素子ユニットで構成されることが好ましい。これにより、上位デジタル値ごとに対応して選択される上位容量素子ユニットを、基本上位容量素子ユニットを並べて構成することができる。上位容量素子ユニットの間で容量値や電気的特性のばらつきが少なく線形性が良好な構成を得ることができる。
【００１９】
また、上位容量素子ユニットは、基本上位容量素子ユニットと上位ビット桁容量素子ユニットとを備えて構成される。基本上位容量素子ユニットは、上位ビット列の最小ビット桁に対応し、基本容量素子ユニットの対向電極の面積に上位デジタル値における最小値を乗じた面積より小さい面積を対向電極の面積とする。また、上位ビット桁容量素子ユニットは、上位ビット列の２ビット目以上のビット桁ごとに対応し、（上位ビット列のビット桁−１）を指数とする２のべき乗の数の基本上位容量素子ユニットで構成される。これにより、上位デジタル値ごとに対応して選択される上位容量素子ユニットを、基本上位容量素子ユニットを２のべき乗の数備えて構成することができる。上位容量素子ユニットをコンパクトな専有面積で配置でき、上位容量素子ユニットの間で容量値や電気的特性のばらつきが少なく線形性が良好な構成を得ることができる。
【発明の効果】
【００２０】
本願に開示される技術に係る容量可変回路によれば、上位ビット列により算出される上位デジタル値ごとに対応して設定される上位容量素子ユニットの容量値を、上位デジタル値にかかる本来の容量値から減殺して構成する。これにより、上位容量素子ユニットに付加される寄生容量を減殺することができ、設定された上位デジタル値に対応する容量値が、より大きな上位デジタル値に対応する容量値になって、上位デジタル値において容量値に飛びが生じてしまうことを防止することができる。上位デジタル値に対して容量値を連続的に選択することができる。
【図面の簡単な説明】
【００２１】
【図１】第１実施形態の容量ラダー回路の概念図である。
【図２】第１実施形態の容量ラダー回路において、上位ビット列での桁上がり前後のデジタル値に対する容量値の関係を示す図である。
【図３】第２実施形態の容量ラダー回路の概念図である。
【図４】第１実施形態と第２実施形態とで、デジタル値に対する容量値の関係を比較する概念図である。
【図５】下位容量素子ユニット群の構成の別例を示す概念図である。
【図６】容量ラダー回路の変形形態を示す図である。
【発明を実施するための形態】
【００２２】
容量ラダー回路は複数の容量素子ユニットから構成され、個々の容量素子ユニットは、物理的な構造・形状、配置位置、周辺に配置されている他の素子との関係、製造上のばらつきなど様々な要因に起因して、同じ容量素子ユニットでも付加される寄生容量が異なる場合がある。
【００２３】
例えば、容量値は容量素子ユニットの対向電極で構成されるのに対して、この容量値の他に付加される寄生容量値は、例えば容量素子ユニットの周辺での電気力線の回り込みにより付加される。この場合、対向電極による容量値は対向電極の面積に比例するのに対して、寄生容量値は容量素子ユニットの周辺長に比例することとなる。更に、容量素子ユニットの対向電極の平面形状が異なれば、周辺での電気力線の回り込みが異なり、寄生容量値が異なる場合もある。
【００２４】
また、製造された容量素子ユニットは、ダイの中心に配置されているか周辺に配置されているかの違い、容量素子ユニットの周りに配置されている他の素子や配線による周辺の電気的なバイアス状況の違い、製造上のばらつきなどにより様々にばらつき、寄生容量値は容量素子ユニット間で異なる場合も考えられる。
【００２５】
特に、容量素子ユニットが２のべき乗の重み付けで並ぶ場合に、重み付けの大きな上位領域では重み付けが１つ異なるだけでも容量値が大きく変化する。この場合、容量素子ユニット間での大きさも大きく異なることから、素子間でのばらつきがある場合、寄生容量値のばらつきも大きなものとなる場合がある。具体的には、寄生容量のばらつきによる容量値のずれが２のべき乗の重み付けの分解能（最下位ビット（ＬＳＢ）での容量値）を超えて大きくなると、容量値を分解能の範囲内で選択できない事態が生ずる恐れがある。以下に説明する実施形態では、こうした事態を防止するために、寄生容量が大きくなる上位デジタル値に対応する上位容量素子ユニットについて、対向電極の面積を本来の面積より減ずることで寄生容量の増分を吸収して、容量値を分解能の範囲内で選択可能とするものである。
【００２６】
図１は、第１実施形態に係る容量ラダー回路の概念図である。容量ラダーを構成する容量素子ユニットの組み合わせを例示するものである。
【００２７】
図１の概念図では、１６進数表示されたデジタル値“ｘ１”〜“ｘＦ”、“１ｘ” 〜“３ｘ”（ｘは０〜Ｆまでの不定値、以下の説明において同様）に対応する容量素子ユニットの容量値を矩形表示して概念的に示したものである。矩形内の表示は、デジタル値のＬＳＢ（“０１”）に対応して選択される最小の基本容量素子ユニットの対向電極の面積による規定容量値を（１Ｃ）とした場合の、各容量素子ユニットの対向電極による規定容量値を表示している。デジタル値“ｘ１”〜“ｘＦ”の下位桁の値である下位デジタル値“・１”〜“・Ｆ”は、ビット列のＬＳＢ（最下位ビット）から４ビット目までの下位ビット列に係るデジタル値である。また、デジタル値“１ｘ”〜“３ｘ” の上位桁の値である上位デジタル値“１・”〜“３・”は、デジタル値“ｘＦ”から桁上がりした際に更新される値である。ビット列の５〜６ビット目の上位ビット列に係る上位デジタル値である。
【００２８】
下位ビット列では、下位４ビットが順次インクリメントして下位デジタル値“・１”〜“・Ｆ”が得られる。図１では、下位デジタル値“・１”〜“・Ｆ”ごとに１つの容量素子ユニットが対応する。最下位デジタル値“・１”（ＬＳＢ）に対応する容量値（１Ｃ）の基本容量素子ユニットを最小単位として、下位デジタル値が１増加するごとに基本容量素子ユニットが１つ追加されて容量素子ユニットが備えられている。下位デジタル値“・１”〜“・Ｆ”に対応して容量値（１Ｃ）〜（１５Ｃ）が割り当てられている。
【００２９】
上位ビット列は、各ビット桁（第１、２ビット桁）がビット列のＬＳＢから数えて５〜６ビット目の２ビットで構成される。下位デジタル値の最大値 “・Ｆ”から１増加して桁上がりした際に更新される。上位デジタル値“１・”〜“３・”に対応して上位容量素子ユニットが備えられる。本来の値は、下位デジタル値の場合と同様に、上位デジタル値“１・” 〜“３・”の各々に対応して、基本容量素子ユニットの容量値（１Ｃ）の１６倍、３２倍、４８倍の容量値（１６Ｃ）、（３２Ｃ）、（４８Ｃ）となる。
【００３０】
第１実施形態では、上位デジタル値“１・” 〜“３・”の各々について、本来の容量値（１６Ｃ）、（３２Ｃ）、（４８Ｃ）から最下位デジタル値（ＬＳＢ）“０１”に対応する容量値の２倍の容量値（２Ｃ）を減じた値を対向電極の面積により設定される規定容量値とする。すなわち、容量値（１４Ｃ），（３０Ｃ）、（４６Ｃ）である。具体的には、対向電極の面積を容量値（２Ｃ）に相当する面積分減ずる。最下位デジタル値（ＬＳＢ）“０１”の容量値（１Ｃ）とは、容量ラダー回路の最小容量値でありデジタル値に対応して選択される容量値の許容幅、すなわち分解能である。第１実施形態では、分解能の２倍の容量値（２Ｃ）を減じて規定容量値とする。以下の説明では、減ずる容量値を減殺容量値Ｓと称する。ここで、減殺容量値Ｓは、上位容量素子ユニットに付加される寄生容量値以上である。これにより、桁上がりの際、デジタル値に対して容量値の飛びが発生することはなく容量値が分解能の容量値分離間して連続する特性を得ることができる。
【００３１】
図２は、デジタル値に対応する容量値の関係を示す図である。下位ビット列からから上位ビット列に桁上がりするデジタル値を中心にその前後を図示したものである。図２には、デジタル値“０Ｆ”から“１０”に桁上がりする場合が図示されている。寄生容量値が、ＬＳＢに対応する分解能の容量値（１Ｃ）の半分程度である場合（ＣＰ０）と、容量値（２Ｃ）程度である場合（ＣＰｍ）と２つの場合を示す。
【００３２】
先ず、寄生容量値が容量値（１Ｃ）の半分程度の容量値（ＣＰ０）である場合について示す。デジタル値“０Ｅ”、“０Ｆ”に対応する規定容量値は、容量値（１４Ｃ），（１５Ｃ）である。デジタル値が更に増加して“１０”に桁上がりすると、上位デジタル値“１・”に対応する上位容量素子ユニットが設定される。ここで、既述のように、減殺容量値Ｓは（２Ｃ）であることより上位容量素子ユニットは容量値（１４Ｃ）である。これに寄生容量値（ＣＰ０）を加算すると、選択される容量値Ｃｂ（１０）は、Ｃｂ（１０）＝１４Ｃ＋ＣＰ０となる。寄生容量値（ＣＰ０）が分解能の容量値（１Ｃ）の半分程度であるため、選択される上位容量素子ユニットの容量値Ｃｂ（１０）は、容量値（１４Ｃ）と（１５Ｃ）との間の値となる。
【００３３】
上位デジタル値“１０”に対応する容量値は、本来の容量値（１６Ｃ）から分解能の２つ分小さいデジタル値“０Ｅ”に対応する値と同等となる。
【００３４】
減殺容量値Ｓ（Ｓ＝２Ｃ）による容量値の縮小がなければ、デジタル値“１０”に桁上がりすることにより容量値（１６Ｃ）の上位容量素子ユニットが選択され、分解能（容量値（１Ｃ））を超える容量値が寄生容量の付加分としてあれば、トータルの容量値は、本来の容量値（１６Ｃ）を飛び越えて容量値（１７Ｃ）となってしまう。 デジタル値“１０”の設定においてデジタル値“１１”の容量値が選択されてしまい、選択される容量値を１つ飛び越えてしまう。第１実施形態では、桁上がりしてデジタル値“１０”になると、桁上がり前のデジタル値“０Ｆ”での容量値（１５Ｃ）から容量値（Ｃｂ（１０）＝１４Ｃ＋ＣＰ０）へと減少する。その後、デジタル値の増加に伴い下位容量素子ユニット群により容量値が加算されて、デジタル値“１２”で容量値（１６Ｃ）になる。デジタル値に対応する容量値の関係は、特性線Ｌから特性線Ｌｂにつながる。桁上がりにより特性線Ｌから特性線Ｌｂに移行する場合にもデジタル値に対して容量値の飛びが発生することはなく、デジタル値に応じて、容量値が分解能の容量値分離間して連続する特性を得ることができる。
【００３５】
次に、寄生容量値が容量値（１Ｃ）の２倍程度の容量値（ＣＰｍ）である場合には、特性線は線Ｌから線Ｌｔにつながる。減殺容量値Ｓ（＝２Ｃ）を減じて得られるデジタル値“１０”に対応する上位容量素子ユニットの容量値Ｃｔ（１０）は、減殺容量値Ｓ（＝２Ｃ）を相殺する寄生容量の容量値（２Ｃ）により容量値（１６Ｃ）程度の値となり、デジタル値“１０”に対応する規定容量値に略等しい値となる。したがって、その後のデジタル値の増加において、下位容量素子ユニット群により規定容量値ごとに順次増加していく。桁上がりにより特性線Ｌから特性線Ｌｔに移行する場合にも容量値の飛びが発生することはなく、デジタル値に応じて、ＬＳＢに対応する容量値を分解能として連続的に容量値が増加する特性を得ることができる。
【００３６】
なお、図２および上記の説明は、デジタル値が“０Ｆ”から“１０”に桁上がりして上位デジタル値“１‐”が設定される場合を例示して説明したが、その他の上位容量素子ユニットが設定される場合も同様の特性を有する。第１実施形態では、上位デジタル値ごとに対応して備えられる上位容量素子ユニットでの減殺容量値Ｓはユニット間で同じであるからである。
【００３７】
第１実施形態では、上位デジタル値ごとに固有の上位容量素子ユニットが配置されれば良く複数の上位容量素子ユニットを組み合わせる必要はない。また、減殺容量値Ｓを調整してやれば上位容量素子ユニットごとの形状や配置などの違いによる固有の寄生容量値の違いを吸収することができる。上位容量素子ユニットの形状や配置などへの配慮を要せず、形状・配置が簡単で且つコンパクトな専有面積の上位容量素子ユニットを実現することができる。
【００３８】
図３は、第２実施形態に係る容量ラダー回路の概念図である。容量ラダーを構成する容量素子ユニットのうち、第１実施形態に係る上位デジタル値“１‐” 〜“３‐”ごとに対応して備えられていた上位容量素子ユニットとは構成の異なる上位容量素子ユニットを例示する。その他の構成については、第１実施形態と同様であるので、図３での記載を省略し、説明についても省略する。
【００３９】
第２実施形態の上位容量素子ユニットは、上位デジタル値“１‐” 〜“３‐”ごとではなく、上位デジタル値“１‐” 〜“３‐”を算出する上位ビット列のビット桁ごとに対応して昇べきに２のべき乗の重み付けを有した容量値で構成されている。すなわち、上位ビット列の最下位ビットである第１ビット桁〈００１〉には基本上位容量素子ユニット（容量値は、本来の容量値（１６Ｃ）から減殺容量値Ｓ（２Ｃ）を減じた（１４Ｃ））を備え、第２ビット桁〈０１０〉には基本上位容量素子ユニットが２つ備えられた容量値（２８Ｃ）（１４Ｃの２倍）の上位ビット桁容量素子ユニットを備え、第３ビット桁〈１００〉には基本上位容量素子ユニットが４つ備えられた容量値（５６Ｃ）（１４Ｃの４倍）の上位ビット桁容量素子ユニットを備える。この構成により、上位ビット列で〈１〉にセットされたビット桁に対応する上位容量素子ユニットを選択することで、上位デジタル値に対応した容量値を得ることができる。この場合、上位デジタル値の数の基本上位容量素子ユニットが選択される。基本上位容量素子ユニットに対して減殺容量値Ｓ（２Ｃ）が減ぜられるので、各上位デジタル値に対応する容量値では、減ぜられる減殺容量値Ｓは上位デジタル値に減殺容量値Ｓ（２Ｃ）を乗じた容量値となる。上位デジタル値が大きくなるほど減殺容量値が大きくなる。下位デジタル値“・Ｆ”からの桁上がりで上位デジタル値が更新される場合、更新される上位デジタル値が大きくなるほど容量値の落ち込みが大きくなるという特性を有している。ここで、減殺容量値Ｓは、基本上位容量素子ユニットに付加される寄生容量値以上である。これにより、桁上がりの際、デジタル値に対して容量値の飛びが発生することはなく容量値が分解能の容量値分離間して連続する特性を得ることができる。
【００４０】
第２実施形態では、上位デジタル値を構成する上位ビット列の各々のビット桁ごとに、基本上位容量素子ユニットが２のべき乗の重み付けの倍数で配置されているため、上位デジタル値ごとに対応する容量値は上位ビット列の組み合わせに応じて各ビット桁にある上位容量素子ユニットを選択すればよい。全ての上位容量素子ユニットは、基本上位容量素子ユニットの配置する数で決められる。同一の基本上位容量素子ユニットを並べれば良く、素子間で容量値や電気的特性のばらつきが少なく線形性が良好な構成を得ることができる。
【００４１】
図４には、第１実施形態と第２実施形態とで、デジタル値に対する容量値の関係を比較する概念図を示す。図中（１）が第１実施形態の構成による特性の概念図であり、図中（２）が第２実施形態の構成による特性の概念図である。いずれの場合も、下位デジタル値から上位デジタル値への桁上がりがあるたびに落ち込む容量値は、減殺容量値Ｓ（＝２Ｃ）と寄生容量値とで定まるが、第１実施形態と第２実施形態とでは、桁上がりする上位デジタル値が大きくなるに連れて逆の特性を有する。すなわち、第１実施形態（図中、（１））では、上位デジタル値が大きくなるほど落ち込み量は小さくなる。上位デジタル値が大きくなるにつれて上位容量素子ユニットが大きくなり寄生容量値が大きくなるのに対して、減殺容量値Ｓは上位デジタル値に拘わらず一定であるためである。これに対して第２実施形態（図中、（２））では、上位デジタル値が大きくなるほど落ち込み量は大きくなる。基本上位容量素子ユニットにおいて寄生容量値より大きな減殺容量値Ｓが設定され、上位デジタル値が大きくなるにつれて上位デジタル値の数を乗じた数の基本上位容量素子ユニットが備えられるためである。
【００４２】
図５は、下位デジタル値に対応する下位容量素子ユニット群の別例を示す図である。下位ビット列の第１ビット桁（ＬＳＢ）〈０００１〉〜第４ビット桁〈１０００〉までの各ビット桁に対応して基本容量素子ユニット（容量値（１Ｃ））を２のべき乗の重み付けで並べた構成である。第１実施形態において示した下位デジタル値ごとに下位デジタル値の数の基本容量素子ユニットが配置される場合に比して、基本容量素子ユニットの配置数を少なくすることができ、専有面積の面積効率の向上を図ることができる。
【００４３】
図６は、容量ラダー回路の変形形態を示す。上位デジタル値に対する容量素子ユニットの組み合わせを２組備えておき、寄生容量の大きさに応じていずれか一方を選択して使用する構成である。
【００４４】
容量素子ユニットの第１の組は、減殺容量値ＳがＳ＝（１Ｃ）の場合である。容量素子ユニットの第２の組は、減殺容量値ＳがＳ＝（２Ｃ）の場合である。なお、何れの組も、上位容量素子ユニットの配置は２のべき乗の重み付けで配置される第２実施形態の場合を例示して示す。
【００４５】
２つのＡＮＤ回路Ａ１、Ａ２を備え、選択信号ＳＥＬに応じて、デジタル値を指定するビット列のビットコードＢＳを何れか一方の組に供給する。具体的には、ローレベルの選択信号ＳＥＬにより、減殺容量値ＳがＳ＝（１Ｃ）の第１の組が選択され、ハイレベルの選択信号ＳＥＬにより、減殺容量値ＳがＳ＝（２Ｃ）の第２の組が選択される。
【００４６】
容量素子ユニットの、物理的な構造・形状、配置位置、周辺に配置されている他の素子との関係、製造上のばらつきなどの様々な条件により、寄生容量値の大きさがばらつくことから、事前の評価などによりデジタル値に対応して設定される容量値の分布状態を確認しておけば、好適な選択となる容量素子ユニットの組を選択することができる。
【００４７】
ここで、容量ラダー回路は、容量可変回路の一例である。
【００４８】
以上詳細に説明したように、本実施形態に係る容量ラダー回路によれば、寄生容量が大きくなる上位デジタル値に応じて選択される上位容量素子ユニットについて、対向電極の面積を本来の面積から減殺容量値Ｓに対応する面積分を減じた面積としてやれば、上位容量素子ユニットの対向電極により付与される規定容量値を本来の値より減殺容量値Ｓ分小さくすることができる。これにより、寄生容量値の付加分を吸収して、規定容量値に寄生容量値が付加された状態で、本来の値の範囲内に収めることができる。すなわち、容量値を、分解能として定義されるＬＳＢに対応する本来の容量値を超えない範囲に収めることができる。下位デジタル値から桁上がりにより上位デジタル値が更新される間に、容量値が分解能で定められた許容範囲を超えて大きな値となることはなく、デジタル値に対して分解能の幅で離散的に連続する容量値を得ることができる。
【００４９】
また、下位デジタル値の最大値での容量値の本来値からの超過分は、ＬＳＢに対応する本来の容量値を超えない値に収められている。ここで、超過分とは、下位デジタル値での最大値に対応する容量素子ユニットの寄生容量値である。この時の容量素子ユニットは、図１における容量値（１５Ｃ）、あるいは図５における下位容量素子ユニット群であり、寄生容量値も最も大きな状態である。したがって、寄生容量値の小さな他の下位デジタル値においても超過分が分解能を超えることはなく、下位デジタル値に対応する容量値を本来値の範囲内に収めることができる。
【００５０】
また、第１実施形態によれば、下位デジタル値ごとに対応して、基本容量素子ユニットが下位デジタル値の数並べられた容量素子ユニットが選択されて、下位デジタル値ごとに対応する容量値を選択することができる。また、上位デジタル値ごとに対応する上位容量素子ユニットが選択されて、上位デジタル値ごとに対応する容量値を選択することができる。
【００５１】
また、上位デジタル値ごとに固有の上位容量素子ユニットを選択すれば良く、複数の容量素子ユニットを組み合わせる必要はない。また、低減すべき面積を減殺容量値Ｓ（＝２Ｓ）として共通にすることができ、上位容量素子ユニットごとの形状や配置などの違いによる固有の寄生容量値の違いを吸収することができる。上位容量素子ユニットの形状や配置などへの配慮を要せず、形状・配置が簡単で且つコンパクトな専有面積の上位容量素子ユニットを実現することができる。
【００５２】
また、図４に示すように、下位デジタル値から上位デジタル値への桁上がりがあるたびに落ち込む容量値は減殺容量値Ｓ（＝２Ｃ）と寄生容量値とで定まる。第１実施形態では、上位デジタル値が大きくなるほど落ち込み量は小さくなる。上位デジタル値が大きくなるにつれて上位容量素子ユニットが大きくなり寄生容量値が大きくなるのに対して、減殺容量値Ｓは上位デジタル値に拘わらず一定であるためである。
【００５３】
また、第２実施形態によれば、上位デジタル値を構成する上位ビット列の各々のビット桁ごとに、基本上位容量素子ユニットが２のべき乗の重み付けの倍数で配置されている。このため、上位デジタル値ごとに対応する容量値は、上位ビット列の各ビット桁にある上位容量素子ユニットを組み合わせて選択すればよい。全ての上位容量素子ユニットは、基本上位容量素子ユニットが選択される数で決められる。同一の基本上位容量素子ユニットを並べれば良く、素子間で容量値や電気的特性のばらつきが少なく線形性が良好な構成を得ることができる。
【００５４】
また、図４に示すように、下位デジタル値から上位デジタル値への桁上がりがあるたびに落ち込む容量値は減殺容量値Ｓ（＝２Ｃ）と寄生容量値とで定まる。第２実施形態では、上位デジタル値が大きくなるほど落ち込み量は大きくなる。基本上位容量素子ユニットにおいて寄生容量値より大きな減殺容量値Ｓが設定され、上位デジタル値が大きくなるにつれて上位デジタル値の数を乗じた数の基本上位容量素子ユニットが備えられるためである。
【００５５】
尚、本発明は上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
【００５６】
例えば、本実施形態は、下位ビット列として４ビット、上位ビット列として２ビットの場合を例に説明をしたが、本願はこれに限定されるものではない。下位および上位ビット列のビット幅は、適宜に変更することができる。
【００５７】
また、上位デジタル値に応じて備えられる上位容量素子ユニットを、図１の下位容量素子ユニット群と同様にしてもよい。すなわち、上位デジタル値の最小値に対応する上位容量素子ユニットを基本上位容量素子ユニットとして、上位デジタル値に応じて基本上位容量素子ユニットを増加させて並べる構成とすることもできる。
【００５８】
逆に、下位容量素子ユニット群を、上位デジタル値に対応する上位容量素子ユニット（図１、図３）と同様の構成とすることもできる。
【００５９】
また、図６の変形形態では、容量素子ユニットを２組を備え、選択信号ＳＥＬにより何れか一方を選択する構成を例示した。しかしながら、容量素子ユニットの組を３種類以上備えて、何れか１つを選択する構成とすることができるのは言うまでもない。
【符号の説明】
【００６０】
“ｘ１”〜“ｘＦ”、“１ｘ” 〜“３ｘ”    １６進数表示されたデジタル値
“・１”〜“・Ｆ”    下位デジタル値
“１・”〜“３・”    上位デジタル値
Ｓ    減殺容量値
【図１】
2015076824.tif 000003
【図２】
2015076824.tif 000004
【図３】
2015076824.tif 000005
【図４】
2015076824.tif 000006
【図５】
2015076824.tif 000007
【図６】
2015076824.tif 000008