(57)【要約】  【課題】新たな回路の追加によるコストの上昇を招くことがなく、また、断線している配線を特定可能な構成を備えた空気調和機を提供する。  【解決手段】配線検査手段は、相ラインの電圧を検出して状態信号を出力する仮想中性点電圧検出手段４３と、三相の下アームのうち１相のスイッチング素子をオンする第１パターンと三相の上アームのうち下アームをオンした相以外の相のスイッチング素子をオンする第２パターンと第１パターンと第２パターンとでオンした相以外の相の上アームのスイッチング素子をオンする第３パターンとがオンオフパターンとして予め備えられておりオンオフパターンに基づいてインバータ装置３２を駆動する検査信号発生手段４２と、オンオフパターンでインバータ装置３２を駆動した時に仮想中性点電圧検出手段４３で検出された状態信号のデータと、予め定められた状態信号のデータとを比較して断線を判定する状態判定手段４５とを備える。【選択図】図１
2015159692.tif 000002
【特許請求の範囲】
【請求項１】
３つの相に対応する巻線のそれぞれの一端が共通に接続された三相モータと、
前記モータの各巻線の他端にそれぞれ接続された３本の配線と、
トーテムポール型に接続された上アーム用のスイッチング素子と下アーム用のスイッチング素子とからなるアームを３相分備えており前記配線と前記上アームと下アームとの接続点とがそれぞれの相に対応して接続され、入力された直流電圧を三相交流電圧に変換して前記配線を介して出力するインバータ装置と、
３本の前記配線の断線を検査する配線検査手段とを備えた空気調和機であって、
前記インバータ装置は、前記下アームがオンすることで電荷をチャージするブートストラップコンデンサと、前記ブートストラップコンデンサにチャージされた電荷によって前記上アーム用のスイッチング素子を駆動するドライバとをそれぞれの前記上アームに備えており、
前記配線検査手段は、
前記配線毎に一端が接続されたそれぞれの抵抗の他端が共通に接続された接続点の電圧を検出し、検出した前記接続点の電圧が予め定めた基準電圧以上の時にハイレベルとなりそれ以外の時にローレベルとなる状態信号を出力する仮想中性点電圧検出手段と、
前記三相の下アームのうち１相のスイッチング素子のみをオンして上アームのブートストラップコンデンサをチャージする第１ステップと同第１ステップに続いて前記三相の上アームのうち下アームをオンした相以外の１つの相のスイッチング素子のみをオンする第２ステップとを実行して前記インバータ装置を駆動する検査信号発生手段と、
前記第２ステップの実行に対応して前記仮想中性点電圧検出手段で検出された状態信号がハイレベルの時に、前記第１ステップでオンしたスイッチング素子の相と前記第２ステップでオンしたスイッチング素子の相とに対応する前記配線が接続されていると判定し、前記第２ステップの実行に対応して前記仮想中性点電圧検出手段で検出された状態信号がローレベルの時に前記第１ステップでオンしたスイッチング素子の相または前記第２ステップでオンしたスイッチング素子の相とに対応する前記配線が断線していると判定する状態判定手段とを備えたことを特徴とする空気調和機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータを駆動するインバータ回路を備えた空気調和機に係わり、より詳細には、モータとインバータ回路を接続する配線の断線を検査する構成に関する。
【背景技術】
【０００２】
従来、モータとインバータ回路を接続する配線の断線を検査する構成は図５に示すものが開示されている。
図５は三相のインバータ装置と、これに接続されたモータとを示すブロック図である。インバータ装置は、直流正負母線Ｐ，Ｎ間に、直列接続された異なる抵抗値の高抵抗体ｒ１，ｒ２が接続されるとともに、Ａ相アーム、Ｂ相アーム、Ｃ相アームを構成するＩＧＢＴなどからなる主回路半導体素子Ｔ１〜Ｔ６が接続されている。主回路半導体素子Ｔ１〜Ｔ６には、それぞれ還流用ダイオードＤ１〜Ｄ６が接続されている。Ｍは三相モータである。
【０００３】
高抵抗体ｒ１，ｒ２の共通接続点Ｓは、Ａ相アームを構成する主回路半導体素子Ｔ１，Ｔ２の共通接続点Ａ１に接続するとともに、三相モータＭにも接続されている。また、Ｂ相アームを構成する主回路半導体素子Ｔ３，Ｔ４の共通接続点Ｂ１と、Ｃ相アームを構成する主回路半導体素子Ｔ５，Ｔ６の共通接続点Ｃ１も三相モータＭに接続されている。
【０００４】
上記のように構成された３相インバータ装置において、各相アームの中点である共通接続点Ａ１，Ｂ１，Ｃ１には、直流負母線Ｎ（電位をゼロとする）に対する電圧を測定できるようになっている。なお、主回路半導体素子Ｔ１〜Ｔ６のオフ時の各コレクタ端子〜エミッタ端子間のインピーダンスは、高抵抗体ｒ１，ｒ２に比較して非常に大きいものとして考える。ここで、直流正負母線Ｐ−Ｎ間の電圧を「Ｖ」とすると、主回路半導体素子Ｔ１〜Ｔ６がオフのとき共通接続点Ａ１の電位は、ｒ２／（ｒ１＋ｒ２）×Ｖとなる。
【０００５】
図５において、まず、主回路半導体素子Ｔ１〜Ｔ６をオフ状態とし、共通接続点Ａ１，Ｂ１，Ｃ１の電圧を測定する。その電圧測定の結果、共通接続点Ｂ１，Ｃ１の電圧が「ｒ２／（ｒ１＋ｒ２）×Ｖ」であれば、共通接続点Ａ１，Ｂ１，Ｃ１に接続の各相の配線に断線がないことを判定できる。そして、共通接続点Ａ１，Ｂ１，Ｃ１に接続の相の配線に少なくとも一箇所以上の断線がある場合は、Ａ１，Ｂ１，Ｃ１の全ての電圧が「ｒ２／（ｒ１＋ｒ２）×Ｖ」にならないため、断線があることを判定できる。（例えば、特許文献１参照。）。
【０００６】
しかしながら、この方法では共通接続点Ａ１，Ｂ１，Ｃ１の三カ所の電圧を測定する回路を設ける必要があり、この回路部分のコストが上昇する問題があった。また、どの相の配線が断線しているかの判定ができないため、断線を検出したとしても断線している配線を特定することができなかった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２３３３４３号公報（第４−５頁、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は以上述べた問題点を解決し、新たな回路の追加によるコストの上昇を招くことがなく、また、断線している配線を特定可能な構成を備えた空気調和機を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は上述の課題を解決するため、本発明の請求項１に記載の発明は、３つの相に対応する巻線のそれぞれの一端が共通に接続された三相モータと、
前記モータの各巻線の他端にそれぞれ接続された３本の配線と、
トーテムポール型に接続された上アーム用のスイッチング素子と下アーム用のスイッチング素子とからなるアームを３相分備えており前記配線と前記上アームと下アームとの接続点とがそれぞれの相に対応して接続され、入力された直流電圧を三相交流電圧に変換して前記配線を介して出力するインバータ装置と、
３本の前記配線の断線を検査する配線検査手段とを備えた空気調和機であって、
前記インバータ装置は、前記下アームがオンすることで電荷をチャージするブートストラップコンデンサと、前記ブートストラップコンデンサにチャージされた電荷によって前記上アーム用のスイッチング素子を駆動するドライバとをそれぞれの前記上アームに備えており、
前記配線検査手段は、
前記配線毎に一端が接続されたそれぞれの抵抗の他端が共通に接続された接続点の電圧を検出し、検出した前記接続点の電圧が予め定めた基準電圧以上の時にハイレベルとなりそれ以外の時にローレベルとなる状態信号を出力する仮想中性点電圧検出手段と、
前記三相の下アームのうち１相のスイッチング素子のみをオンして上アームのブートストラップコンデンサをチャージする第１ステップと同第１ステップに続いて前記三相の上アームのうち下アームをオンした相以外の１つの相のスイッチング素子のみをオンする第２ステップとを実行して前記インバータ装置を駆動する検査信号発生手段と、
前記第２ステップの実行に対応して前記仮想中性点電圧検出手段で検出された状態信号がハイレベルの時に、前記第１ステップでオンしたスイッチング素子の相と前記第２ステップでオンしたスイッチング素子の相とに対応する前記配線が接続されていると判定し、前記第２ステップの実行に対応して前記仮想中性点電圧検出手段で検出された状態信号がローレベルの時に前記第１ステップでオンしたスイッチング素子の相または前記第２ステップでオンしたスイッチング素子の相とに対応する前記配線が断線していると判定する状態判定手段とを備えたことを特徴とする。
【発明の効果】
【００１０】
以上の手段を用いることにより、本発明による空気調和機によれば、三相のモータを制御するためにすでにロータの回転位置検出手段として備えられている仮想中性点電圧検出手段を用いて、インバータ装置とモータとの接続線の断線状態を判定するため、新たな回路の追加によるコストの上昇を招くことがない。また、複数相の配線の断線検出だけでなく、３つの相のうち１つの相のみが断線している場合、断線している相ラインを特定することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明による空気調和機の実施例を示すブロック図である。
【図２】本発明によるインバータ装置、仮想中性点電圧検出手段、モータの実施例を示すブロック図である。
【図３】本発明による検査パターンを実施した時の各部の状態を示す表である。
【図４】本発明による検査パターンを実施した時の断線がない場合（正常状態）の各部の状態を示す説明図である。
【図５】従来の検査方法を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を、添付図面に基づいた実施例として詳細に説明する。
【実施例１】
【００１３】
図１は本発明による空気調和機の実施例を示すブロック図である。
【００１４】
この空気調和機１は、室内機２と、交流電源４が入力される室外機３とが備えられており、室内機２と室外機３とは通信接続されている。なお、空気調和機１は図示しない圧縮機や熱交換器、冷媒回路、送風ファンなどを備えているが図示と説明とを省略する。
【００１５】
室外機３は、交流電源４が入力されて変換された直流電源を出力するコンバータ装置３１と、内部にＵ相の巻線３３Ｕ、Ｖ相の巻線３３Ｖ、Ｗ相の巻線３３Ｗが巻かれた図示しないステータを備えており、それぞれの巻線の一端が共通に接続されている三相のモータ３３と、トーテムポール型に接続された２個のスイッチング素子からなるアームを３相分備え、コンバータ装置３から出力された直流電圧を三相の交流電圧に変換すると共に、モータ３３の各巻線の他端に接続された各相の配線を介して三相の交流電圧を出力するインバータ装置３２と、インバータ装置３２に駆動信号を出力するインバータ制御手段３５とを備えている。
【００１６】
なお、インバータ装置３２とモータ３３とを接続する配線を相ラインと呼称する。また、各相ラインに接続される点を、それぞれＵ点、Ｖ点、Ｗ点と呼称する。また、コンバータ装置３とインバータ装置３２とを接続する電源線のうち正極側をＰライン、負極側をＮラインとそれぞれ呼称する。
【００１７】
さらに室外機３は、室外機３を制御する室外機制御手段３６と、インバータ装置３２とモータ３３との間の各相ラインの断線を検査する配線検査手段４０と、配線検査手段４０から出力される検査信号とインバータ制御手段３５から出力される駆動信号とのいずれかを選択してスイッチング信号としてインバータ装置３２へ出力する駆動信号切換手段３４とを備えている。
【００１８】
配線検査手段４０は、モータ３３の仮想中性点電圧を検出して、状態信号として出力する仮想中性点電圧検出手段４３と、室外機制御手段３６が出力する検査指示信号に対応して配線検査のステップを示すステップ信号を出力するステップ信号発生手段４１と、入力されたステップ信号に従って予め定められたスイッチング素子のオンオフパターンを検査信号として各スイッチング素子に出力する検査信号発生手段４２とを備えている。
【００１９】
さらに配線検査手段４０は、入力されたステップ信号に対応する状態信号を状態データとして記憶し、配線検査の最後のステップ信号を記憶した後、各ステップと対応する状態データを連続して出力する状態記憶手段４４と、予め記憶した各ステップと対応する状態信号のパターンと、状態記憶手段４４から入力された各ステップと対応する状態データのパターンとを比較することで相ラインの断線を判定した検査結果を判定結果信号として室外機制御手段３６へ出力する状態判定手段４５とを備えている。なお、ステップ信号に対応する状態信号を一旦記憶することなく状態判定手段４５へ出力し、状態判定手段４５で入力された状態信号をステップが変化する都度、状態を判定するようにしてもよい。
【００２０】
ところで、モータ３３をロータの位置検知センサを用いないセンサレス方式で駆動する場合、モータ３３の巻線３３Ｕ、巻線３３Ｖ、巻線３３Ｗの端子電圧を仮想中性点電圧検出手段４３に入力し、この内部で各端子電圧と基準電圧とを比較し、これら比較結果をロータの位置を示す状態信号（位置検出信号）としてインバータ制御手段３５に出力する。
【００２１】
インバータ制御手段３５は、室外機制御手段３６が出力する回転数指令信号の指示回転数にモータ３３の回転数が近づくように、仮想中性点電圧検出手段４３から出力される状態信号（位置検出信号）に基づいて巻線３３Ｕ、巻線３３Ｖ、巻線３３Ｗの通電を切り替える。なお、モータ３３が回転している時の状態信号は、モータ３３内の図示しないロータの位置検出信号としてインバータ制御手段３５の内部で用いられる。また、インバータ制御手段３５はインバータ装置３２の各スイッチング素子をオン、オフ駆動するスイッチング信号のデューティーを制御するＰＷＭ制御方式で動作する。
【００２２】
次に配線検査手段４０内の各手段の動作について説明する。
室外機制御手段３６が相ラインの断線を検査するため、検査指示信号をローレベルからハイレベルに変化させると、駆動信号切換手段３４は、出力するスイッチング信号として、それまで出力していた駆動信号ＵＰ，ＶＰ，ＷＰ，ＵＮ，ＶＮ，ＷＮから検査信号ＵＰ’，ＶＰ’，ＷＰ’，ＵＮ’，ＶＮ’，ＷＮ’にそれぞれ切り換える。
【００２３】
配線検査手段４０では検査指示信号がローレベルからハイレベルに変化すると、これに対応してステップ信号発生手段４１がステップ１、ステップ２、ステップ３、ステップ４のステップ信号を自動的に順次連続して出力する。なお、後で詳細に説明するが、２つの相ラインを検査するために第１ステップと第２ステップとが１セットで必要であり、残りの１相を検査するために、さらに第１ステップと第２ステップとで１セットが必要であり、全ての相ラインを検査するためには合計２セットが必要である。この実施例ではステップ１とステップ３を第１ステップ、ステップ２とステップ４を第２ステップと呼称する。
【００２４】
検査信号発生手段４２は、ステップ１、ステップ２、ステップ３、ステップ４のステップ信号に対応して、予め定められたスイッチング素子のオンオフパターンを検査信号として各スイッチング素子毎に出力する。例えば検査信号発生手段４２は、ステップ１のオンオフパターンとしてスイッチング素子ＵＮだけオンとし、その他のスイッチング素子をすべてオフとするパターンを予め記憶しており、このパターンと対応するように各スイッチング素子を制御する検査信号を出力する。
【００２５】
前述したように駆動信号切換手段３４は、検査信号発生手段４２が出力する検査信号をインバータ装置３２へ出力するように切り換えられており、この場合、スイッチング素子ＵＮのみがオンとなる。仮にインバータ装置３２とモータ３３とが正常に接続されている場合、Ｕ点とＶ点とＷ点とはすべてスイッチング素子ＵＮを介してＮラインの電位となる。
【００２６】
このＵ点とＶ点とＷ点の検出電位、つまり、状態信号は仮想中性点電圧検出手段４３を介して状態記憶手段４４へ入力されており、状態記憶手段４４は、ステップ１と対応する状態信号を状態データ（ハイレベル又はローレベル）として記憶する。ステップ２〜ステップ４まで同様に、各ステップの状態信号を状態データとして記憶する。状態記憶手段４４は、ステップ４での記憶処理が完了すると記憶しているステップ１〜ステップ４までの状態データを状態データ信号として状態判定手段４５へ連続的に出力する。
【００２７】
状態判定手段４５は、入力されたステップ順の状態データ信号のパターンと、予め記憶されているステップ順の状態データ信号のパターンとを比較し、比較結果によって配線検査に関する判定結果を判定結果信号として室外機制御手段３６へ出力する。判定結果信号は、『全相ラインが接続』つまり正常な場合と、『Ｕ相ラインが断線、もしくは２相以上が断線』、『Ｖ相ラインが断線』、『Ｗ相ラインが断線』、つまり、異常の場合の内容とを識別する信号データである。
【００２８】
室外機制御手段３６は、判定結果信号によって各相ラインが断線でなければ検査指示信号をハイレベルからローレベルに変化させ、インバータ制御手段３５に回転数指令信号を出力してモータ３３の運転を開始する。室外機制御手段３６は、判定結果信号によって少なくとも１つ以上の相ラインが断線であれば、運転を開始せずにエラーを室内機２へ通知する。
【００２９】
図２は本発明によるインバータ装置３２、仮想中性点電圧検出手段４３、モータ３３の実施例を示すブロック図である。モータ３３はＵ相の巻線３３Ｕ，Ｖ相の巻線３３Ｖ，Ｗ相の巻線３３Ｗを備えており、それぞれの巻線の一端が共通に接続されている。
【００３０】
インバータ装置３２は以下に説明する構成が備えられている。
上アームとしてのＩＧＢＴ６１と下アームとしてのＩＧＢＴ７１とがトーテムポール型に接続されており、ＩＧＢＴ６１のエミッタ端子とＩＧＢＴ７１のコレクタ端子とが接続されている。この接続点が巻線３３Ｕの他端に接続されているため、この接続点をＵ点と呼称する。
【００３１】
同様に上アームとしてのＩＧＢＴ６２と下アームとしてのＩＧＢＴ７２とがトーテムポール型に接続されており、ＩＧＢＴ６２のエミッタ端子とＩＧＢＴ７２のコレクタ端子とが接続されている。この接続点が巻線３３Ｖの他端に接続されているため、この接続点をＶ点と呼称する。
【００３２】
同様に上アームとしてのＩＧＢＴ６３と下アームとしてのＩＧＢＴ７３とがトーテムポール型に接続されており、ＩＧＢＴ６３のエミッタ端子とＩＧＢＴ７３のコレクタ端子とが接続されている。この接続点が巻線３３Ｗの他端に接続されているため、この接続点をＷ点と呼称する。
【００３３】
なお、各ＩＧＢＴのコレクタ端子にはカソード端子が、エミッタ端子にはアノード端子が、それぞれ接続された還流ダイオードが接続されている。さらに上アームの各ＩＧＢＴのコレクタ端子はＰラインに接続され、下アームの各ＩＧＢＴのエミッタ端子はＮライン（グランド（ＧＮＤ））に接続され、インバータ装置３２には直流電源Ｖｄｃが印加される。
【００３４】
そしてＩＧＢＴ６１のゲート端子には、駆動用のドライバ６４の出力が接続され、ＩＧＢＴ６２のゲート端子には、駆動用のドライバ６５の出力が接続され、ＩＧＢＴ６３のゲート端子には、駆動用のドライバ６６の出力が接続されている。なお、配線検査を行なう場合、各ドライバにはそれぞれの相に対応して検査信号ＵＰ’、ＶＰ’、ＷＰ’が入力される。また、各ドライバの電源の負極は対応するＩＧＢＴのエミッタ端子にそれぞれ接続されている。
【００３５】
下アームの各ＩＧＢＴのゲート端子は下アーム用のドライバ６７の出力に接続されており、配線検査を行なう場合、ドライバ６７に入力される検査信号ＵＮ’，ＶＮ’，ＷＮ’によって各ＩＧＢＴがスイッチングされる。また、ドライバ６７の電源として直流電源Ｖｃｃが印加されている。
【００３６】
上アーム用のドライバ電源を供給するため、直流電源Ｖｃｃにアノード端子が接続され、カソード端子がドライバ６４に接続されたダイオード５７と、ダイオード５７のカソード端子に一端が接続され、他端がＩＧＢＴ６１のエミッタ端子に接続された抵抗５９と、この抵抗５９と並列に接続されたブートストラップ用のコンデンサ５８とが備えられている。
【００３７】
同様に直流電源Ｖｃｃにアノード端子が接続され、カソード端子がドライバ６５に接続されたダイオード５４と、ダイオード５４のカソード端子に一端が接続され、他端がＩＧＢＴ６２のエミッタ端子に接続された抵抗５６と、この抵抗５６と並列に接続されたブートストラップ用のコンデンサ５５とが備えられている。
【００３８】
また、直流電源Ｖｃｃにアノード端子が接続され、カソード端子がドライバ６６に接続されたダイオード５１と、ダイオード５１のカソード端子に一端が接続され、他端がＩＧＢＴ６３のエミッタ端子に接続された抵抗５３と、この抵抗５３と並列に接続されたブートストラップ用のコンデンサ５２とが備えられている。
【００３９】
コンデンサ５２、５５、５８は各相の下アームがオフの場合でも上アームをオンするための電圧を確保するものであり、各相の下アームがオンとなった時に直流電源Ｖｃｃからチャージされる。各上アームのドライバは、このコンデンサ５２、５５、５８の電荷を用いて各上アームのＩＧＢＴを制御する。
【００４０】
仮想中性点電圧検出手段４３は、一端がＵ相ライン（Ｕ点）に接続された抵抗４３ｄと、一端がＶ相ライン（Ｖ点）に接続された抵抗４３ｅと、一端がＷ相ライン（Ｗ点）に接続された抵抗４３ｆとが備えられており、それぞれの抵抗の他端が抵抗４３ｇの一端に接続されている。また、抵抗４３ｇの他端はグランドに接続されている。なお、抵抗４３ｇの一端における電圧を仮想中性点電圧Ｖｉｎｔと呼称する。
【００４１】
また、仮想中性点電圧検出手段４３はコンパレータ４３ａを備えており、このコンパレータ４３ａの＋端子は抵抗４３ｇの一端に接続されている。そして、抵抗４３ｂと抵抗４３ｃとのそれぞれの一端を接続した接続点がコンパレータ４３ａの−端子に接続されている。そして、抵抗４３ｂの他端が直流電源Ｖｄｃに、抵抗４３ｃの他端はグランドに、それぞれ接続されている。そして、コンパレータ４３ａの出力端子からは状態信号が出力される。なお、抵抗４３ｂと抵抗４３ｃとの接続点の電圧が基準電圧となる。
【００４２】
図２の構成を用いて配線検査手段４０で実行される検査方法を説明する。この検査はあとで詳細に説明するように４つのステップで順次行なわれる。まずＳＴＥＰ１として、検査信号発生手段４２によってＩＧＢＴ７１のみオンとし、その他のＩＧＢＴはすべてオフの検査信号が各ドライバに出力された場合（上アームのブートストラップ用コンデンサのチャージ）、Ｕ点はグランドの電位となり、モータ３３の各巻線を介して接続されているＶ点とＷ点とも同時にグランドの電位になる。このため、仮想中性点電圧Ｖｉｎｔもグランドの電位となる。コンパレータ４３ａは基準電圧と＋端子に入力されるこの仮想中性点電圧Ｖｉｎを比較し、仮想中性点電圧Ｖｉｎが基準電圧以下であるため状態信号をローレベルにする。
【００４３】
次にＳＴＥＰ２として、検査信号発生手段４２によってＩＧＢＴ６２のみオンとし、その他のＩＧＢＴはすべてオフの検査信号が各ドライバに出力された場合、Ｖ点は直流電源Ｖｄｃの電位となり、モータ３３の各巻線を介して接続されているＵ点とＷ点とも同時に直流電源Ｖｄｃの電位になる。このため、仮想中性点電圧Ｖｉｎｔは抵抗４３ｄと抵抗４３ｅと抵抗４３ｆとの合成抵抗値と抵抗４３ｇの抵抗値との分圧電圧となる。
【００４４】
この実施例ではＶｄｃ＝３５０ボルト、Ｖｃｃ＝１５ボルト、抵抗４３ｄ＝抵抗４３ｅ＝抵抗４３ｆ＝３９０キロオーム、抵抗４３ｇ＝６キロオーム、基準電圧＝７．７ボルトとしている。従ってこの時の仮想中性点電圧Ｖｉｎｔは約１５．４ボルトになる。コンパレータ４３ａは基準電圧と＋端子に入力されるこの仮想中性点電圧Ｖｉｎを比較し、仮想中性点電圧Ｖｉｎが基準電圧以上であるため状態信号をハイレベルにする。
【００４５】
一方、Ｖ相の相ラインが断線の場合、検査信号発生手段４２によってＳＴＥＰ１で上アームのブートストラップが実行された時、ＩＧＢＴ６２のエミッタ端子がＩＧＢＴ７１によってグランドに接続されないため、コンデンサ５５のチャージが行なわれない。次にＳＴＥＰ２として、検査信号発生手段４２によって、ＩＧＢＴ６２のみオンとし、その他のＩＧＢＴはすべてオフの検査信号が各ドライバに出力される。
【００４６】
しかしながら、コンデンサ５５のチャージが行なわれていないため、ＩＧＢＴ６２をオンすることができない。従って、抵抗４３ｄ、抵抗４３ｅ、抵抗４３ｆはオープンとなり、仮想中性点電圧Ｖｉｎｔはグランドの電位となる。コンパレータ４３ａは基準電圧と＋端子に入力されるこの仮想中性点電圧Ｖｉｎを比較し、仮想中性点電圧Ｖｉｎが基準電圧以下であるため状態信号をローレベルにする。
【００４７】
このように、Ｖ相の相ラインの断線の有無により状態信号が変化する。以上説明したように、検査信号発生手段４２は各相ラインを検査する検査信号を出力し、状態記憶手段４４はこの状態信号を状態データとして記憶する。そして、状態記憶手段４４は、すべての検査が終了した時、つまり、ＳＴＥＰ４が終了した時、ＳＴＥＰ１〜ＳＴＥＰ４と対応する状態データを状態判定手段４５へ出力する。
【００４８】
状態判定手段４５は、予め記憶していたスイッチング素子のオンオフパターンに対応する正常な時の状態データの内容と、状態記憶手段４４が出力する状態データの内容とを比較して、各相ラインの断線に関する総合的な判定を実施し、この判定結果を室外機制御手段３６へ出力する。
【００４９】
図４は本発明による検査パターンを実施した時の断線がない場合（正常状態）の各部の状態を示す説明図である。横軸は時間であり、ｔ１〜ｔ９は時刻である。縦軸の図４（１）は検査指示信号を、図４（２）はステップ信号を、図４（３）〜図４（８）は検査信号ＵＰ’〜検査信号ＷＮ’を、図４（９）〜図４（１１）は抵抗４３ｄ，抵抗４３ｅ，抵抗４３ｆに印加される電圧を、図４（１２）は仮想中性点電圧を、図４（１３）は状態信号を、それぞれ示している。
なお、抵抗４３ｄ，抵抗４３ｅ，抵抗４３ｆに印加される電圧とは、Ｕ相用の抵抗４３ｄとＶ相用の抵抗４３ｅとＷ相用の抵抗４３ｆとの共通な接続点と異なる他方の各抵抗の端子に印加される電圧であり、図４では各相に対応したＵ点、Ｖ点、Ｗ点の側から印加される電圧を記載している。
【００５０】
まず最初に室外機制御手段３６は、図４（１）に示すように検査指示信号をｔ１でローレベルからハイレベルにし、ステップ４が完了する時刻であるｔ９で検査指示信号をハイレベルからローレベルにする。このｔ１〜ｔ９が配線検査の期間である。
【００５１】
ステップ信号発生手段４１は検査指示信号がローレベルからハイレベルになると、図４（２）に示すように所定の時間間隔でＳＴＥＰ１〜ＳＴＥＰ４のステップ番号を示すステップ信号を出力する。このステップ番号を示すステップ信号が入力された検査信号発生手段４２は、ステップ番号が入力される毎にこのステップ番号と対応するオンオフパターンの検査信号を出力する。
【００５２】
この実施例でのオンオフパターンは、ＳＴＥＰ１でＩＧＢＴ７１（ＵＮ）のみオン、その他ＩＧＢＴはすべてオフ、ＳＴＥＰ２でＩＧＢＴ６２（ＶＰ）のみオン、その他ＩＧＢＴはすべてオフ、ＳＴＥＰ３でＩＧＢＴ７１（ＵＮ）のみオン、その他ＩＧＢＴはすべてオフ、ＳＴＥＰ４でＩＧＢＴ６３（ＷＰ）のみオン、その他ＩＧＢＴはすべてオフのパターンにしている。この状態を図４（２）〜図４（８）に示す。なお、ＳＴＥＰ１とＳＴＥＰ３は上アーム用の各ブートストラップ用コンデンサをチャージするために実行される。
【００５３】
前述したようにＳＴＥＰ１とＳＴＥＰ３とでＩＧＢＴ７１（ＵＮ）のみオンすると、全ての相ラインが接続されている場合、図４（９）〜図（１１）に示すように抵抗４３ｄと抵抗４３ｅと抵抗４３ｆとはＧＮＤ（グランド）に接続されることになる。この結果、図４（１２）に示すように仮想中性点電圧は０ボルトになり、図４（１３）の状態信号はローレベルになる。状態記憶手段４４はこの状態信号を状態データとして各ステップに対応して記憶する。
【００５４】
一方、ＳＴＥＰ２でＩＧＢＴ６２（ＶＰ）、ＳＴＥＰ４でＩＧＢＴ６３（ＷＰ）のみそれぞれオンすると、全ての相ラインが接続されている場合、図４（９）〜図（１１）に示すように抵抗４３ｄと抵抗４３ｅと抵抗４３ｆとはＶｄｃに接続されることになる。この結果、図４（１２）に示すように電位は１５．４ボルトになり、図４（１３）の状態信号はハイレベルになる。状態記憶手段４４はこの状態信号を状態データとして各ステップに対応して記憶する。
【００５５】
従ってＳＴＥＰ１〜ＳＴＥＰ４の進行に伴って図４（１３）の状態信号は、Ｌ（ローレベル）、Ｈ（ハイレベル）、Ｌ（ローレベル）、Ｈ（ハイレベル）と変化する。状態記憶手段４４は、この各状態信号を状態データとして記憶する。そしてＳＴＥＰ４の終了時点であるｔ９で状態記憶手段４４は、記憶していたこれらの状態データを状態判定手段４５へ出力する。
【００５６】
この状態データが入力された状態判定手段４５は正常な相ライン接続で得られる予め記憶されている状態データのパターン、Ｌ，Ｈ，Ｌ，Ｈと入力された状態データのパターンとを比較し、同一であれば各相ラインに断線がないものとして正常を示す判定結果信号を出力する。入力された状態データの内容が正常時と異なれば断線している相ラインを判別して断線している相ラインを示すデータを判定結果信号として出力する。
【００５７】
次に各相ラインの断線を判定するための状態データのパターンについて説明する。
図３は本発明による検査パターンを実施した時の各部の状態を示す表である。各表は左の項目から順に、ステップ、オンオフパターン、Ｕ相用の抵抗４３ｄとＶ相用の抵抗４３ｅとＷ相用の抵抗４３ｆとの共通な接続点と異なる他方の各抵抗の端子に印加される電圧（未印加も含む）、仮想中性点電圧Ｖｉｎｔ（Ｖ）、状態信号をそれぞれ示している。なお、各相用の抵抗に印加される電圧とは、各相に対応したＵ点、Ｖ点、Ｗ点の側から印加される電圧を示す。
【００５８】
図３（１）は全相ラインが接続されている場合、つまり正常な場合を示すものであり、図３（２）はＵ相ラインが断線、もしくは、２相以上の相ラインが断線の場合を、図３（３）はＶ相ラインが断線の場合を、図３（４）はＷ相ラインが断線の場合を、それぞれ示している。
【００５９】
なお、ＳＴＥＰ１及びＳＴＥＰ３で規定されているオンオフパターンが第１パターンであり、ＳＴＥＰ２で規定されているオンオフパターンが第２パターンであり、ＳＴＥＰ４で規定されているオンオフパターンが第３パターンである。
【００６０】
また、ＳＴＥＰ１及びＳＴＥＰ２はＵ相ラインとＶ相ラインとを検査するために組み合わせたパターンであり、ＳＴＥＰ３及びＳＴＥＰ４はＵ相ラインとＷ相ラインとを検査するための組み合わせたパターンである。ＳＴＥＰ３はＳＴＥＰ１と同じ検査であり冗長な検査であるが、前述したようにこのステップの直後に検査する上アームであるＷ相のスイッチング素子６３用のブートストラップ用コンデンサ５２をチャージするために必要である。前述したように、このように２つの相を検査するために組み合わせたステップのうちＳＴＥＰ１とＳＴＥＰ３とが第１ステップ、ＳＴＥＰ２とＳＴＥＰ４とが第２ステップである。
【００６１】
図３（１）の正常な場合については前述した通りであるため説明を省略する。図３（２）においてＵ相ラインが断線の場合、もしくは、Ｕ相ラインが接続されていてもＶ相ラインとＷ相ラインとが断線であれば、ＳＴＥＰ１とＳＴＥＰ３とでＶ相とＷ相の上アーム用のブートストラップ用コンデンサ５５とコンデンサ５２とに電荷がチャージされないので、ＳＴＥＰ２とＳＴＥＰ４とで上アーム用のＩＧＢＴがオンできないため各抵抗はＧＮＤか、もしくはＯＰＥＮ状態になる。従ってＶｉｎｔはすべて０ボルトとなり、この結果、状態信号も全てローレベル（Ｌ）となる。
このような場合、判定結果信号は、『Ｕ相ラインが断線、もしくは２相以上が断線』となるため、最終的のこの報知を空気調和機１から受け取った作業員は、全ての相ラインの接続をチェックする必要がある。
【００６２】
図３（３）についてはＶ相ラインが断線されているため、ＳＴＥＰ１でＶ相の上アーム用のブートストラップ用コンデンサ５５に電荷がチャージされないので、ＳＴＥＰ２で上アーム用のＩＧＢＴがオンできないため抵抗４３ｅがＯＰＥＮ状態になり、Ｖｉｎｔは０ボルトになる。一方、ＳＴＥＰ４ではＶ相以外の上アームがオンできるため、抵抗４３ｄと抵抗４３ｆとがＶｄｃに接続される。このため、Ｖｉｎｔは１０．４ボルトになり、状態信号はハイレベル（Ｈ）になる。この結果、状態信号はＬ，Ｌ，Ｌ，Ｈとなる。
【００６３】
図３（４）についてはＷ相ラインが断線されているため、ＳＴＥＰ１で抵抗４３ｆがＯＰＥＮ状態になる。また、ＳＴＥＰ２でも抵抗４３ｆがＯＰＥＮ状態になるが、Ｗ相以外の上アームはオンできるため、抵抗４３ｄと抵抗４３ｅとがＶｄｃに接続される。このため、Ｖｉｎｔは１０．４ボルトになる。一方、ＳＴＥＰ３ではＷ相の上アーム用のブートストラップ用コンデンサ５２に電荷がチャージされないので、ＳＴＥＰ４でＷ相の上アーム用のＩＧＢＴがオンできないため各抵抗がＯＰＥＮ状態になり、Ｖｉｎｔは０ボルトになる。この結果、状態信号はＬ，Ｈ，Ｌ，Ｌとなる。
このように各ステップと対応する状態信号の変化が状態パターンである。
【００６４】
以上説明したように、三相のモータ３３を制御するためにすでにロータの回転位置検出手段として備えられている仮想中性点電圧検出手段４３を用いて相ラインの状態を判定するため、新たな回路の追加によるコストの上昇を招くことがない。なお、仮想中性点電圧検出手段４３を除く配線検査手段４０内の各手段はハードウェアでなくてもソフトウェアで実現可能であるため、この機能を例えば室外機制御手段３６に持たせることでハードウェアのコストを削減できる。複数相の配線の断線検出だけでなく、３つの相のうち１つの相のみが断線している場合、断線している相ラインを特定することができる。
【符号の説明】
【００６５】
１  空気調和機
２  室内機
３  室外機
４  交流電源
３１  コンバータ装置
３２  インバータ装置
３３  モータ
３３Ｕ  巻線
３３Ｖ  巻線
３３Ｗ  巻線
３４  駆動信号切換手段
３５  インバータ制御手段
３６  室外機制御手段
４０  配線検査手段
４１  ステップ信号発生手段
４２  検査信号発生手段
４３  仮想中性点電圧検出手段
４３ａ  コンパレータ
４３ｂ、４３ｃ、４３ｄ、４３ｅ、４３ｆ、４３ｇ  抵抗
４４  状態記憶手段
４５  状態判定手段
５１  ダイオード
５２  コンデンサ
５３  抵抗
５４  ダイオード
５５  コンデンサ
５６  抵抗
５７  ダイオード
５８  コンデンサ
５９  抵抗
６１、６２、６３  ＩＧＢＴ
６４、６５、６６、６７  ドライバ
７１、７２、７３  ＩＧＢＴ
ＵＮ、ＶＮ、ＷＮ、ＵＰ、ＶＰ、ＷＰ  スイッチング素子
【図１】
2015159692.tif 000003
【図２】
2015159692.tif 000004
【図３】
2015159692.tif 000005
【図４】
2015159692.tif 000006
【図５】
2015159692.tif 000007