(57)【要約】      （修正有）【課題】反射電極表面へのボイドの発生を抑制することで、光取り出し効率を更に向上させた半導体発光素子及びその製造方法を提供する。【解決手段】ｎ型又はｐ型の第１半導体層３５と、第１半導体層と導電型の異なる第２半導体層３１と、第１半導体層及び第２半導体層の間に形成された発光層３３とを有する半導体発光素子の製造方法であって、基板を準備する工程（ａ）、基板上に、第１半導体層、発光層及び第２半導体層を下から順に形成する工程（ｂ）、第２半導体層の上層に、反射電極１９を構成する第１導電層を蒸着する工程（ｃ）、工程（ｃ）の後に、アニール工程を行わずに、第１導電層の上面全面に、保護層１８を構成する第２導電層を蒸着する工程（ｄ）、及び工程（ｄ）の後に、第１導電層と第２半導体層の間でオーミック接触が形成される温度でアニールする工程（ｅ）を有する。【選択図】図１
2015050381.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型又はｐ型の第１半導体層と、前記第１半導体層と導電型の異なる第２半導体層と、前記第１半導体層及び前記第２半導体層の間に形成された発光層とを有する半導体発光素子の製造方法であって、
基板を準備する工程（ａ）、
基板上に、前記第１半導体層、前記発光層及び前記第２半導体層を下から順に形成する工程（ｂ）、
前記第２半導体層の上層に、反射電極を構成する第１導電層を蒸着する工程（ｃ）、
前記工程（ｃ）の後に、アニール工程を行わずに、前記第１導電層の上面全面に、保護層を構成する第２導電層を蒸着する工程（ｄ）、
及び前記工程（ｄ）の後に、前記第１導電層と前記第２半導体層の間でオーミック接触が形成される温度でアニールする工程（ｅ）を有することを特徴とする半導体発光素子の製造方法。
【請求項２】
前記工程（ｅ）が、４５０℃以上５５０℃以下の温度でアニールする工程であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記第１導電層が、Ａｇ又はＡｌの少なくとも一方を含む材料で構成されていることを特徴とする請求項１又は２に記載の半導体発光素子の製造方法。
【請求項４】
前記第１導電層が、１５０ｎｍ以下の厚みで構成されることを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子の製造方法。
【請求項５】
前記第１半導体層、前記第２半導体層、及び前記発光層の全てが窒化物半導体層で形成されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子の製造方法。
【請求項６】
基板上に、ｎ型又はｐ型の第１半導体層と、前記第１半導体層と導電型の異なる第２半導体層と、前記第１半導体層及び前記第２半導体層の間に形成された発光層とを有する半導体発光素子であって、
少なくとも前記第１半導体層及び前記第２半導体層のいずれか一方に接触して形成された反射電極と、
全面を前記反射電極に接触して形成された、前記反射電極とは異なる導電性材料からなる保護層とを備えたことを特徴とする半導体発光素子。
【請求項７】
前記反射電極は、前記第１半導体層よりも前記基板に近い位置に形成されている前記第２半導体層の底面に、上面を接触して形成され、
前記保護層は、上面の全面を前記反射電極の底面に接触して形成されたことを特徴とする請求項６に記載の半導体発光素子。
【請求項８】
上面を前記第１半導体層の底面に接触して形成された第１電極と、
前記第１電極の形成箇所の直下の位置において、上面を前記保護層の底面に接触して形成された絶縁層とを備えたことを特徴とする請求項７に記載の半導体発光素子。
【請求項９】
前記反射電極が、Ａｇ又はＡｌの少なくとも一方を含む材料で構成されていることを特徴とする請求項６〜８のいずれか１項に記載の半導体発光素子。
【請求項１０】
前記反射電極が、１５０ｎｍ以下の厚みで構成されることを特徴とする請求項６〜９のいずれか１項に記載の半導体発光素子。
【請求項１１】
前記第１半導体層、前記第２半導体層、及び前記発光層の全てが窒化物半導体層で形成されていることを特徴とする請求項６〜１０のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、支持基板上に、ｎ型半導体層、ｐ型半導体層、及びこれらの間に形成された発光層を有する半導体発光素子に関する。また、本発明はこのような半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来の半導体発光素子として、例えば下記特許文献１に記載の構造が開示されている。
【０００３】
図１２は、特許文献１に開示された半導体発光素子の断面図を模式的に示したものである。従来の半導体発光素子９０は、支持基板９１上に導電層９２、反射膜９３、絶縁層９４、反射電極９５、半導体層９９、及びｎ側電極１００を備えて構成される。半導体層９９は、ｐ型半導体層９６、発光層９７、及びｎ型半導体層９８が下からこの順に積層されて構成される。
【０００４】
絶縁層９４は、ｎ側電極１００が形成されている位置の直下の位置を含む領域に形成される。絶縁層９４の下層には金属材料からなる反射膜９３が形成されているが、この反射膜９３はオーミック性を有さず電極としての機能を奏さない。一方、反射電極９５は金属材料からなり、ｐ型半導体層９６の間でオーミック接触が実現されることで電極（ｐ側電極）として機能している。
【０００５】
反射電極９５は、発光層９７で発光した光のうち、支持基板９１に向かう方向（図面下向き）に放射された光を反射させてｎ側半導体層９８側（図面上向き）に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜９３も同様の目的で形成されており、反射電極９５が形成されていない箇所を通過して下向きに進行した光を反射させてｎ側半導体層９８側に進行方向を変えることで、光の取り出し効率が高められる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第４２０７７８１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１２に示す半導体発光素子９０は、次のようにして製造される。まず、所定の基板上に半導体層９９を成長させる。次に、半導体層９９の上面に底面が接触するように反射電極９５を構成する電極材料を蒸着させた後、この電極材料と半導体層９９（より詳細にはｐ型半導体層９６）とのオーミックコンタクトを得るために、例えば４００℃〜６００℃程度の高温でアニール処理を行う。その後、絶縁層９４、反射膜９３、導電層９２を順に積層した後、導電層９２側から支持基板９１を貼り合わせ、半導体層９９を成長させた基板を剥離する。
【０００８】
反射電極９５を構成する材料としては金属材料が用いられる。金属と半導体の仕事関数は異なり、接触界面ではエネルギー準位に差が生じて障壁となることから、障壁があると電流が流れにくくなり動作電圧を増加させてしまう。従って、金属と半導体のように仕事関数が異なるものが接触して界面を形成する素子において、両者のエネルギー準位の障壁を減らし、反射電極９５と半導体層９９の間のコンタクト抵抗を低下させるためには、上述の高温アニール処理が必要となる。
【０００９】
上述したように、反射電極９５は、発光層９７で発光した光のうち、支持基板９１に向かう方向に放射された光をｎ側半導体層９８側に反射させることで、光の取り出し効率を高めることを意図して形成される。このため、反射電極９５の構成材料としては、光の反射率の高い材料が好ましく、このような材料としてはＡｇやＡｌが挙げられる。しかし、上記の方法で半導体発光素子９０を製造すると、反射電極９５の表面に多数のボイドが発生することが判明した。
【００１０】
図１３は、上記の方法で半導体発光素子９０を製造した場合において、反射電極９５にアニール処理を施した段階で、光取り出し側（図１２におけるｎ型半導体層９８の上方）から半導体層９９を成長させる基板を通して撮影した写真である。図１３の写真には、反射電極９５の表面上にはボイド１０１に由来した多数の黒い斑点が現れている。このようなボイド１０１が反射電極９５の表面に多数発生すると、反射電極９５の表面における光の反射率が低下するため、光取り出し効率を低下させることになる。
【００１１】
本発明は、反射電極表面へのボイドの発生を抑制することで、光取り出し効率を更に向上させた半導体発光素子及びその製造方法を実現することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、ｎ型又はｐ型の第１半導体層と、前記第１半導体層と導電型の異なる第２半導体層と、前記第１半導体層及び前記第２半導体層の間に形成された発光層とを有する半導体発光素子の製造方法であって、
基板を準備する工程（ａ）、
基板上に、前記第１半導体層、前記発光層及び前記第２半導体層を下から順に形成する工程（ｂ）、
前記第２半導体層の上層に、反射電極を構成する第１導電層を蒸着する工程（ｃ）、
前記工程（ｃ）の後に、アニール工程を行わずに、前記第１導電層の上面全面に、保護層を構成する第２導電層を蒸着する工程（ｄ）、
及び前記工程（ｄ）の後に、前記第１導電層と前記第２半導体層の間でオーミック接触が形成される温度でアニールする工程（ｅ）を有することを特徴とする。
【００１３】
本発明者は、鋭意研究により、従来の製造方法によって反射電極の表面に現れていた多数のボイドは、反射電極を構成する電極材料を蒸着後、高温でアニールを行う過程で、当該電極材料が凝集したことが原因で生じたものであるとの推察に至った。そこで、本発明の方法では、反射電極を構成する第１導電層を蒸着後、アニールすることなく第１導電層の上面全面に保護層を構成する第２導電層を蒸着してから、第１導電層と第２半導体層の間のオーミック接触を実現させるためのアニールを行っている。
【００１４】
この方法によれば、アニール時においては第１導電層の上面が第２導電層で覆われており露出していないため、アニール時に第１導電層を構成する材料が凝集することがない。この結果、「発明を実施するための形態」の項で後述するように、当該方法で製造された半導体発光素子の反射電極表面にはボイドの形成が大幅に抑制され、光取り出し効率が向上する。
【００１５】
なお、上記工程（ｅ）におけるアニール温度を、４５０℃以上５５０℃以下とすることで、第１導電層と第２半導体層の間のオーミック接触を実現しながら、ボイドの発生を最大限抑制することができる。
【００１６】
上記第１導電層としては、光の反射率の高い材料で構成されるのが好ましく、例えば、Ａｇ又はＡｌの少なくとも一方を含む材料を用いることができる。これらの材料で反射電極を構成した場合、高い反射率が実現できるが、仮に反射電極の表面にボイドが発生していた場合の光取り出し効率は大きく低下してしまう。上記方法によれば、このような高い反射率を確保できる材料で反射電極を形成しても、当該反射電極の表面へのボイドの発生が抑制されるため、高い光取り出し効率が実現できる。
【００１７】
上記第１導電層の形成膜厚は、例えば１５０ｎｍ以下とすることができる。反射電極の表面へのボイド形成を防止する観点からは、μｍオーダーの厚膜で形成する方法も考えられる。しかし、このように厚膜で反射電極を形成する場合、蒸着工程に極めて時間がかかり、他のプロセスを阻害するばかりか、周辺箇所との高低差が生じて平坦性の確保が問題となる。上記方法によれば、１５０ｎｍ以下の薄い膜厚で反射電極を形成しても、表面へのボイドの発生が抑制される。
【００１８】
また、本発明の半導体発光素子は、
基板上に、ｎ型又はｐ型の第１半導体層と、前記第１半導体層と導電型の異なる第２半導体層と、前記第１半導体層及び前記第２半導体層の間に形成された発光層とを有する半導体発光素子であって、
少なくとも前記第１半導体層及び前記第２半導体層のいずれか一方に接触して形成された反射電極と、
全面を前記反射電極に接触して形成された、前記反射電極とは異なる導電性材料からなる保護層とを備えたことを特徴とする。
【００１９】
ここで、本発明の半導体発光素子として、ｎ側電極とｐ側電極が、前記第１半導体層、前記第２半導体層及び前記発光層を含む積層体を挟んで上下に形成される、いわゆる縦型構造を採用する場合においては、前記基板を支持基板として構わない。この場合、前記反射電極は、前記第１半導体層よりも前記基板に近い位置に形成されている前記第２半導体層の底面に、上面を接触して形成され、前記保護層は、上面の全面を前記反射電極の底面に接触して形成される構成とすることができる。
【００２０】
また、ｎ側電極とｐ側電極が基板面に平行な方向に離間して形成される、いわゆる横型構造を採用する場合においては、前記基板を例えばサファイア基板とすることができる。この場合、第１半導体層又は第２半導体層の一方に接触して形成された反射電極を備える構成としても構わないし、第１半導体層に接触して形成された反射電極と第２半導体層に接触して形成された反射電極の双方を備える構成としても構わない。
【００２１】
また、半導体発光素子が上記縦型構造を示す場合においては、上面を前記第１半導体層の底面に接触して形成された第１電極と、
前記第１電極の形成箇所の直下の位置において、上面を前記保護層の底面に接触して形成された絶縁層を更に備える構成とすることができる。
【００２２】
この構成によれば、第１電極の形成箇所の直下の位置において、反射電極の底面に接触して形成された保護層の底面には絶縁層が形成される。このため、第１電極の形成箇所の直下の位置に反射電極が形成されていても、この箇所において、反射電極より下方に電流が流れることがない。電流経路は絶縁層が形成されていない領域に形成されることから、上記構成によれば、反射電極と第１電極が鉛直方向に対向する位置関係であっても、反射電極と第１電極に挟まれた領域における発光層内にのみ大部分の電流が流れるということはない。これにより、発光層内を流れる電流を支持基板の基板面に平行な方向（水平方向）に拡げる効果が得られ、光取り出し効率が更に向上する。
【００２３】
なお、前記反射電極は、Ａｇ又はＡｌの少なくとも一方を含む材料で構成することができる。これらの材料は反射率が高いため、表面にボイドが形成されないことで光取り出し効率を更に向上させる効果が得られる。
【００２４】
また、前記反射電極は、例えば１５０ｎｍ以下の膜厚で形成することができる。これにより、薄い膜厚で形成しながらも、表面にボイドが形成されずに高い反射率を示す反射電極が形成されるため、高い光取り出し効率を示す発光素子が実現できる。
【００２５】
なお、本発明の半導体発光素子は、前記第１半導体層、前記第２半導体層、及び前記発光層の全てを窒化物半導体層で形成した窒化物半導体発光素子として実現することができる。
【発明の効果】
【００２６】
本発明によれば、反射電極の表面へのボイドの発生が抑制され、高い反射率を示し、光取り出し効率の高い半導体発光素子が実現できる。
【図面の簡単な説明】
【００２７】
【図１】半導体発光素子の第１実施形態の構成を模式的に示す断面図である。
【図２】第１実施形態の半導体発光素子を光取り出し側から撮影した写真である。
【図３Ａ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｂ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｃ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｄ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｅ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｆ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｇ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｈ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｉ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｊ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図３Ｋ】半導体発光素子の第１実施形態の工程断面図の一部である。
【図４】半導体発光素子の第２実施形態の構成を模式的に示す断面図である。
【図５Ａ】半導体発光素子の第２実施形態の工程断面図の一部である。
【図５Ｂ】半導体発光素子の第２実施形態の工程断面図の一部である。
【図５Ｃ】半導体発光素子の第２実施形態の工程断面図の一部である。
【図６】半導体発光素子の別実施形態の構成を模式的に示す断面図である。
【図７】半導体発光素子の別実施形態の構成を模式的に示す断面図である。
【図８Ａ】半導体発光素子の別実施形態の工程断面図の一部である。
【図８Ｂ】半導体発光素子の別実施形態の工程断面図の一部である。
【図８Ｃ】半導体発光素子の別実施形態の工程断面図の一部である。
【図９Ａ】比較例１として形成した半導体発光素子の構造を模式的に示す断面図である。
【図９Ｂ】比較例２として形成した半導体発光素子の構造を模式的に示す断面図である。
【図９Ｃ】比較例３として形成した半導体発光素子の構造を模式的に示す断面図である。
【図１０】実施例及び比較例の各素子に対して電圧を印加したときの、流れる電流値と電圧値の関係（Ｉ−Ｖ特性）を示すグラフである。
【図１１】実施例及び比較例の各素子に対して電流を供給したときに得られる発光出力と電流値の関係を示すグラフである。
【図１２】従来の半導体発光素子の構成を模式的に示す断面図である。
【図１３】従来の製法で製造された半導体発光素子を光取り出し側から撮影した写真である。
【発明を実施するための形態】
【００２８】
本発明の半導体発光素子につき、図面を参照して説明する。なお、各図において図面の寸法比と実際の寸法比は必ずしも一致しない。また、本明細書において、「第１の層が第２の層の直下に位置する」とは、支持基板の基板面に垂直な方向に関して、第１の層の下方に第２の層が位置することを意味する。
【００２９】
［第１実施形態］
本発明の半導体発光素子の第１実施形態の構成について説明する。
【００３０】
〈構造〉
図１は、第１実施形態の半導体発光素子の構成を模式的に示す断面図である。半導体発光素子１は、支持基板１１、導電層２０、絶縁層２１、半導体層３０及びｎ側電極（４２，４３）を含んで構成される。半導体層３０は、ｐ型半導体層（３２，３１）、発光層３３、及びｎ型半導体層３５が下からこの順に積層されて形成されている。
【００３１】
（支持基板１１）
支持基板１１は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。
【００３２】
（導電層２０）
支持基板１１の上層には、多層構造からなる導電層２０が形成されている。この導電層２０は、本実施形態では、ハンダ層１３、ハンダ層１５、ハンダ拡散防止層１７、保護層１８及び反射電極１９を含む。
【００３３】
ハンダ層１３及びハンダ層１５は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらのハンダ層１３とハンダ層１５は、支持基板１１上に形成されたハンダ層１３と、別の基板（後述するサファイア基板６１）上に形成されたハンダ層１５を対向させた後に、両者を貼り合わせることで形成されたものである。
【００３４】
ハンダ拡散防止層１７は、例えばＰｔ系の金属（ＴｉとＰｔの合金）、Ｗ、Ｍｏ、Ｎｉなどで構成される。後述するように、ハンダ層を介した貼り合わせの際、ハンダを構成する材料が後述する反射電極１９側に拡散し、反射率が落ちることによる発光効率の低下を防止する機能を果たしている。
【００３５】
反射電極１９は、Ａｇ又はＡｌの少なくとも一方を含む材料で構成される。これらは、いずれも高い反射率を示す材料である。半導体発光素子１は、発光層３３から放射された光を、図１の上方向（ｎ型半導体層３５側）に取り出すことを想定しており、反射電極１９は、発光層３３から下向きに放射された光を上向きに反射させることで発光効率を高める機能を果たしている。なお、図１内における上向きの矢印は、光の取り出し方向を表している。
【００３６】
反射電極１９は、本実施形態の構成では、ｎ側電極（４２，４３）の直下の位置を含むｐ型半導体層（３１，３２）の下層に形成されている。特に、図１に示すように、本実施形態では反射電極１９の上面は全てｐ型半導体層３２と接触するように形成されている。そして、支持基板１１とｎ側電極（４２，４３）の間に電圧が印加されると、支持基板１１、ハンダ層（１３，１５）、ハンダ拡散防止層１７、保護層１８、反射電極１９、半導体層３０を介してｎ側電極（４２，４３）へと流れる電流経路が形成される。
【００３７】
保護層１８は、本実施形態では反射電極１９に近い側から順にＮｉ／Ｔｉ／Ｐｔの多層構造で形成される。この保護層１８は、上面の全面が反射電極１９の底面に接触するように形成されている。保護層１８としては、反射電極１９に接触する箇所（最上面）においては、Ｃｕ，Ａｕ，Ｍｇ，Ｎｉ等を用いることができ、その反対側の箇所（最下面）においては、Ｍｏ，Ｗ，Ｒｈ，Ｐｔ等を用いることができる。なお、保護層１８が反射電極１９に対する密着性が十分に確保できている場合には、Ｔｉ層を形成しないものとすることもできる。
【００３８】
この保護層１８は、後述するように反射電極１９の表面にボイドが形成されるのを防止する機能を有する。
【００３９】
（絶縁層２１）
絶縁層２１は、例えばＳｉＯ２、ＳｉＮ、Ｚｒ２Ｏ３、ＡｌＮ、Ａｌ２Ｏ３などで構成される。絶縁層２１は、ｎ側電極（４２，４３）の直下の位置に形成されており、絶縁層２１の上面は保護層１８の底面に接触している。この絶縁層２１は、発光層３３を流れる電流を支持基板１１の基板面に平行な方向（水平方向）に拡げる役割を果たしている。更に、絶縁層２１は半導体層３０の外側の位置にも形成されており、プロセスの項で後述するように、素子分離時におけるエッチングストッパー層としても機能する。図１に示す半導体発光素子１においては、外周位置に係る絶縁層２１が保護層１８及び反射電極１９の側面にも接触するように形成されている。
【００４０】
（半導体層３０）
上述したように、半導体層３０は、ｐ型半導体層３２、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５が下からこの順に積層されて形成される。
【００４１】
ｐ型半導体層３２は、例えばＧａＮで構成される。また、ｐ型半導体層３１は、例えばＡｌｍＧａ１−ｍＮ（０≦ｍ＜１）で構成される。いずれの層も、Ｍｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされている。なお、ｐ型半導体層３２は、ｐ型半導体層３１よりも不純物濃度が高濃度であり、コンタクト層を形成している。本実施形態では、これらのｐ型半導体層（３１，３２）が「第２半導体層」に対応する。
【００４２】
発光層３３は、例えばＩｎＧａＮからなる井戸層とＡｌＧａＮからなる障壁層が繰り返されてなる多重量子井戸構造を有する半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。
【００４３】
ｎ型半導体層３５は、例えばＡｌｎＧａ１−ｎＮ（０≦ｎ＜１）で構成される層とＧａＮで構成される層を含む多層構造で構成される。少なくともＧａＮで構成される層には、Ｓｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされている。本実施形態では、ｎ型半導体層３５が「第１半導体層」に対応する。
【００４４】
（ｎ側電極４２，ｎ側電極４３）
ｎ側電極（４２，４３）はｎ型半導体層３５の上層に形成され、例えばＣｒ−Ａｕで構成される。このうち、ｎ側電極４３には、例えばＡｕ、Ｃｕなどで構成されるワイヤ４５が連絡されており、このワイヤ４５の他方は、半導体発光素子１が配置されている基板（支持基板１１）の給電パターンなどに接続される（不図示）。つまり、ｎ側電極４３は、半導体発光素子１の給電端子として機能している。
【００４５】
一方、ｎ側電極４２は、ｎ側電極４３と電気的に接続され、例えばｎ型半導体層３５の上面の広い範囲に網目状に形成されている。つまり、ｎ型半導体層３５の上面のうち、給電端子を構成するｎ側電極４３とは異なる箇所においてｎ型半導体層３５の上面と接触することで、通電時において水平方向に関してｎ型半導体層３５の広い範囲に電流を流し、これによって発光層３３内の広い範囲に電流を流すことを目的として形成されている。本実施形態では、これらのｎ側電極（４２，４３）が、「第１電極」に対応する。
【００４６】
なお、図示していないが、半導体層３０の側面に保護膜としての絶縁層を形成しても構わない。なお、この保護膜としての絶縁層は、透光性を有する材料（例えばＳｉＯ２など）で構成するのが好ましい。また、上述の実施形態では、ｐ型半導体層３１を構成する一材料をＡｌｍＧａ１−ｍＮ（０≦ｍ＜１）と記載し、ｎ型半導体層３５を構成する一材料をＡｌｎＧａ１−ｎＮ（０≦ｎ＜１）と記載したが、これらは同一の材料であっても構わない。
【００４７】
また、光取り出し効率を更に高める目的で、ｎ型半導体層３５の上面に微小の凹凸（メサ構造）を形成しても構わない。
【００４８】
図２は、後述するステップを経て製造された図１に示す半導体発光素子１を、図１３と同様に、反射電極１９及び保護層１８にアニール処理を施した段階で光取り出し側から半導体層３０を成長させる基板を通して撮影した写真である。図１３の写真と比較すると反射電極１９の表面に黒い斑点が現れておらず、ボイドが形成されていないことが確認できる。これにより、後述する実施例で示されるように、従来の半導体発光素子９０と比べて光取り出し効率が向上する。
【００４９】
また、図１に示す構成によれば、反射電極１９はｎ側電極（４２，４３）の直下の位置を含む領域に形成されているものの、ｎ側電極（４２，４３）の直下の位置においては反射電極１９の底面に絶縁層２１が形成されているため、ｎ側電極（４２，４３）の直下の位置において反射電極１９の底面より下方に電流が流れることがない。電流経路は絶縁層２１が形成されていない領域に形成されることから、上記構成によれば、反射電極１９とｎ側電極（４２，４３）が鉛直方向に対向する位置関係であっても、反射電極１９とｎ側電極（４２，４３）に挟まれた領域における発光層３３内にのみ大部分の電流が流れるということはない。つまり、図１に示す半導体発光素子１によれば、反射電極１９の上層に絶縁層を設けなくても、発光層３３内を流れる電流を支持基板１１の基板面に平行な方向（水平方向）に拡げる効果が得られる。
【００５０】
図１２に示す半導体発光素子９０においても、電流を水平方向に拡げる目的で絶縁層９４が設けられている。しかし、発光層９７から下向きに放射された光が反射膜９３によって反射されて上向きに取り出されるに際し、この光は、反射膜９３で反射される前と反射した後の２回にわたって、絶縁膜９４内を通過することになる。特許文献１には、絶縁膜９４の材料として、ＳｉＯ２、Ａｌ２Ｏ３、ＺｒＯ２、ＴｉＯ２などの材料が挙げられているが、これらの材料によって絶縁膜９４を形成した場合、絶縁膜９４は透明膜として構成されるものの、この絶縁膜９４内を光が通過する際に数％の光が絶縁膜９４によって吸収されてしまう。より詳細には、発光層９７から絶縁膜９４を通過して反射膜９３に達するまでに３−４％程度の光が吸収され、更に反射膜９３で反射された光が絶縁膜９４を通過してｎ型半導体層９８側の外部に取り出されるまでに更に３−４％の光が吸収される。
【００５１】
これに対し、図１に示す構成によれば、発光層３３から支持基板１１側に放射された光が反射電極１９で反射されてｎ型半導体層３５側に取り出されるまでに、絶縁層によって吸収されることがないため、従来よりも更に光の取り出し効率が向上する。
【００５２】
〈製造方法〉
次に、半導体発光素子１の製造方法の一例につき、図３Ａ〜図３Ｋに示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚などの寸法は、あくまで一例であって、これらの数値に限定されるものではない。
【００５３】
（ステップＳ１）
図３Ａに示すように、サファイア基板６１上にエピ層４０を形成する。このステップＳ１は例えば以下の手順により行われる。
【００５４】
（サファイア基板６１の準備）
まず、ｃ面サファイア基板６１のクリーニングを行う。このクリーニングは、より具体的には、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内にｃ面サファイア基板６１を配置し、処理炉内に流量が１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。
【００５５】
（アンドープ層３６の形成）
次に、ｃ面サファイア基板６１の表面に、ＧａＮよりなる低温バッファ層を形成し、更にその上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層３６に対応する。
【００５６】
アンドープ層３６のより具体的な形成方法は例えば以下の通りである。まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、ｃ面サファイア基板６１の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。
【００５７】
次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。
【００５８】
〈ｎ型半導体層３５の形成〉
次に、アンドープ層３６の上層にＡｌｎＧａ１−ｎＮ（０≦ｎ≦１）の組成からなるｎ型半導体層３５を形成する。
【００５９】
ｎ型半導体層３５のより具体的な形成方法は、例えば以下の通りである。まず、引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０２５μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ０．０６Ｇａ０．９４Ｎの組成を有し、Ｓｉ濃度が３×１０１９／ｃｍ３で、厚みが２μｍのｎ型半導体層３５がアンドープ層３６の上層に形成される。
【００６０】
なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ−ＡｌＧａＮ層の上層に厚みが５ｎｍのｎ型ＧａＮを有するｎ型半導体層３５を実現してもよい。
【００６１】
上記の説明では、ｎ型半導体層３５に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。
【００６２】
〈発光層３３の形成〉
次に、ｎ型半導体層３５の上層にＩｎＧａＮで構成される井戸層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返される多重量子井戸構造を有する発光層３３を形成する。
【００６３】
具体的には、まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる井戸層及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層による１５周期の多重量子井戸構造を有する発光層３３が、ｎ型半導体層３５の上層に形成される。
【００６４】
〈ｐ型半導体層３１の形成〉
次に、発光層３３の上層に、ＡｌｍＧａ１−ｍＮ（０≦ｍ≦１）で構成されるｐ型半導体層３１を形成する。
【００６５】
具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を処理炉内に６０秒間供給する。これにより、発光層３３の表面に、厚みが２０ｎｍのＡｌ０．３Ｇａ０．７Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ０．１３Ｇａ０．８７Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層３１が形成される。このｐ型半導体層３１のｐ型不純物濃度は、例えば３×１０１９／ｃｍ３程度である。
【００６６】
〈ｐ型半導体層３２の形成〉
更にその後、ＴＭＡの供給を停止すると共に、ＣＰ２Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０２０／ｃｍ３程度のｐ＋ＧａＮよりなるｐ型半導体層３２を形成する。
【００６７】
このようにしてサファイア基板６１上に、アンドープ層３６、ｎ型半導体層３５、発光層３３、ｐ型半導体層３１、及びｐ型半導体層３２からなるエピ層４０が形成される。
【００６８】
（ステップＳ２）
次に、ステップＳ１で得られたウェハに対して活性化処理を行う。より具体的には、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。
【００６９】
（ステップＳ３）
次に、図３Ｂに示すように、ｐ型半導体層３２の上面の所定箇所に反射電極１９を構成する電極材料（第１導電層１９ａ）を蒸着する。ここでは、ｐ型半導体層３２の形成領域よりも内側において、ｐ型半導体層３２のほぼ全域に反射電極１９を形成する場合を示している。より具体的には、後の工程で給電端子としてのｎ側電極４２を形成する領域の直下に位置する箇所を含むように反射電極１９が形成されるよう、例えばスパッタ装置にてｐ型半導体層３２の上面に膜厚０．７ｎｍのＮｉ及び膜厚１３０ｎｍのＡｇを成膜することで、第１導電層１９ａを蒸着する。第１導電層１９ａの膜厚としては、５０ｎｍ以上１５０ｎｍ以下とするのが好ましい。
【００７０】
なお、ここでは第１導電層１９ａの材料としてＮｉとＡｇの合金を採用しているが、Ａｌを含む材料を用いることもできる。
【００７１】
（ステップＳ４）
ステップＳ３において第１導電層１９ａを蒸着した後、アニール工程を行うことなく、引き続き、図３Ｃに示すように、第１導電層１９ａの上面全面に保護層１８を構成する導電性材料（第２導電層）を蒸着する。一例として、膜厚２０ｎｍのＮｉ、膜厚２０ｎｍのＴｉ、及び膜厚３０ｎｍのＰｔを成膜することで、保護層１８を形成する。保護層１８の膜厚としては、２０ｎｍ以上１００ｎｍ以下とするのが好ましい。
【００７２】
なお、保護層１８を形成する第２導電層の材料として、第１導電層１９ａに接触する箇所には、Ｎｉの他にＣｕ、Ａｕ、Ｍｇ等を用いることができ、最上面に形成する層としては、Ｐｔの他にＭｏ、Ｗ、Ｒｈ等を用いることができる。また、保護層１８が第１導電層１９ａに対して十分な密着性を確保できている場合には、中間層としてのＴｉの形成を行わないものとすることもできる。
【００７３】
（ステップＳ５）
ＲＴＡ装置等を用いてドライエア雰囲気中で４５０℃〜５５０℃、６０秒〜３００秒間のアニール処理を行い、第１導電層１９ａとｐ型半導体層（３１，３２）とのオーミック接触を形成させる。この工程により、第１導電層１９ａは反射電極１９として機能する。
【００７４】
ステップＳ４において第１導電層１９ａの上面全面に保護層１８を形成した状態で本ステップＳ５に係るアニール工程を行うことにより、保護層１８がバリア層として機能し、反射電極１９の上面へのボイドの形成を防止する効果が得られる。
【００７５】
（ステップＳ６）
次に、図３Ｄに示すように、保護層１８の上層の所定箇所に絶縁層２１を形成する。特に、後の工程でｎ側電極（４２，４３）を形成する領域の下方に位置する箇所に絶縁層２１を形成する。このとき、図３Ｄに示すように、絶縁層２１の一部が保護層１８及び反射電極１９の側面を覆うように形成することができる。
【００７６】
より具体的には、絶縁層２１の非形成領域に係る保護層１８の上層をマスクしておき、例えばＳｉＯ２をスパッタリング法によって膜厚２００ｎｍ程度成膜する。なお成膜する材料は絶縁性材料であればよく、例えばＳｉＮ、Ａｌ２Ｏ３でも良い。
【００７７】
（ステップＳ７）
図３Ｅに示すように、保護層１８及び絶縁層２１の上面を覆うようにハンダ拡散防止層１７及びハンダ層１５を形成する。
【００７８】
より詳細には、電子線蒸着装置（ＥＢ装置）にて保護層１８及び絶縁層２１の上面を覆うように、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで、ハンダ拡散防止層１７を形成する。更にその後、ハンダ拡散防止層１７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで、ハンダ層１５を形成する。
【００７９】
なお、このハンダ層１５の形成ステップにおいて、サファイア基板６１とは別に準備された支持基板１１の上面にもハンダ層１３を形成するものとして構わない（図３Ｆ参照）。このハンダ層１３は、ハンダ層１５と同一の材料で構成されるものとしてよく、次のステップにおいてハンダ層１３と接合されることで、サファイア基板６１と支持基板１１が貼り合わせられる。この支持基板１１としては、構造の項で前述したように、例えばＣｕＷが用いられる。
【００８０】
更に、この図３Ｆにおいて、支持基板１１上にハンダ層１３の材料の拡散を防止するための保護層をハンダ拡散防止層１７と同様の材料で形成し、この保護層の上層にハンダ層１３を形成するものとしても構わない。
【００８１】
（ステップＳ８）
次に、図３Ｇに示すように、サファイア基板６１と支持基板１１とを貼り合わせる。一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、ハンダ層１５と支持基板１１の上層に形成されたハンダ層１３とを貼り合わせる。
【００８２】
（ステップＳ９）
次に、図３Ｈに示すように、サファイア基板６１を剥離する。より具体的には、サファイア基板６１を上に、支持基板１１を下に向けた状態で、サファイア基板６１側からＫｒＦエキシマレーザを照射して、サファイア基板６１とエピ層４０の界面を分解させることでサファイア基板６１の剥離を行う。サファイア６１はレーザが通過する一方、その下層のＧａＮ（アンドープ層３６）はレーザを吸収するため、この界面が高温化してＧａＮが分解される。これによってサファイア基板６１が剥離される。
【００８３】
その後、図３Ｉに示すように、ウェハ上に残存しているＧａＮ（アンドープ層３６）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層３５を露出させる。なお、本ステップＳ９においてアンドープ層３６が除去されて、ｐ型半導体層３２、ｐ型半導体層３１、発光層３３、及びｎ型半導体層３５が下からこの順に積層されてなる半導体層３０が残存する。
【００８４】
（ステップＳ１０）
次に、図３Ｊに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層２１の上面が露出するまで半導体層３０をエッチングする。上述したように、このとき絶縁層２１はエッチング時のストッパーとしても機能する。
【００８５】
（ステップＳ１１）
次に、図３Ｋに示すように、ｎ型半導体層３５の上面のうち、絶縁層２１が形成されている箇所の直上の位置にｎ側電極（４２，４３）を形成する。具体的には、膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕからなる電極を形成した後、窒素雰囲気中で２５０℃、１分間のシンタリングを行う。
【００８６】
そして、各素子同士を例えばレーザダイシング装置によって分離し、支持基板１１の裏面を例えばＡｇペーストにてパッケージと接合し、給電端子としてのｎ側電極４３に対してワイヤボンディングを行う。例えば、５０ｇの荷重でΦ１００μｍのボンディング領域にＡｕからなるワイヤ４５を連結させることで、ワイヤボンディングを行う。これにより、図１に示す窒化物半導体発光素子１が形成される。
【００８７】
なお、ステップＳ１０とステップＳ１１の間に、ＫＯＨ等のアルカリ溶液を浸すことでｎ型半導体層３５の表面に凹凸（メサ構造）を形成しても構わない。また、ｎ型半導体層３５の上面にｎ側電極（４２，４３）を形成した後、半導体層３０の側面を覆うように絶縁層を形成しても構わない。
【００８８】
［第２実施形態］
本発明の半導体発光素子の第２実施形態の構成について説明する。なお、第１実施形態と同一の構成については同一の符号を付してその説明を省略する。
【００８９】
図４は、第２実施形態の半導体発光素子の構成を模式的に示す断面図である。半導体発光素子１ａは、第１実施形態の半導体発光素子１と比較して、絶縁層２１がｐ型半導体層３２と接触して形成されている点が異なる。より詳細には、プロセス時において、絶縁層２１を、反射電極１９及び保護層１８よりも先に形成した点が異なる。
【００９０】
以下、図４に示す半導体発光素子１ａの製造方法につき、第１実施形態と異なる箇所のみを説明する。
【００９１】
まず、第１実施形態と同様、ステップＳ１及びＳ２を実行して、サファイア基板６１の上層にエピ層４０を形成する。
【００９２】
（ステップＳ２Ａ）
次に、図５Ａに示すように、第１実施形態のステップＳ６と同様の方法で、後の工程でｎ側電極（４２，４３）を形成する領域の下方に位置する箇所に絶縁層２１を形成する。
【００９３】
（ステップＳ２Ｂ）
次に、図５Ｂに示すように、ステップＳ３と同様の方法で反射電極１９を構成する電極材料（第１導電層１９ａ）を蒸着する。本実施形態では、絶縁層２１及びｐ型半導体層３２の上面を覆うように全面に第１導電層１９ａを蒸着させる。
【００９４】
（ステップＳ２Ｃ）
次に、図５Ｃに示すように、ステップＳ４と同様の方法で第１導電層１９ａの上面全面に保護層１８を構成する導電性材料（第２導電層）を蒸着する。このときも第１実施形態と同様、ステップＳ２Ｂ実行後に、アニール工程を行うことなく本ステップを実行する。
【００９５】
その後、ステップＳ５と同様にアニール処理を行い、第１導電層１９ａとｐ型半導体層（３１，３２）とのオーミック接触を形成させる。この工程により、第１導電層１９ａは反射電極１９として機能する。以下は、第１実施形態と同様に、ステップＳ７〜Ｓ１１を実行することで、図４に示す半導体発光素子１ａが形成される。
【００９６】
本実施形態の構成においても、第１実施形態と同様、反射電極１９を構成する第１導電層１９ａの蒸着後にはアニール工程を行わず、第１導電層１９ａの上面全面が保護層１８に覆われた状態でアニール工程を行っているため、反射電極１９の上面へのボイドの形成が防止され、高い反射率が確保される。
【００９７】
なお、図４に示す半導体発光素子１ａによれば、発光層３３から下向きに放射された光が反射電極１９によって反射されて上向きに取り出されるに際し、この光は、反射電極１９で反射される前と反射した後の２回にわたって、絶縁膜２１内を通過することになる。このため、絶縁層２１においてこの光の一部が吸収される点において、第１実施形態の構成よりは光取り出し効率が多少低下する。しかし、反射電極１９の上面へのボイド形成が防止され、高い反射率が実現されているため、従来よりは光取り出し効率が向上する。
【００９８】
［別実施形態］
以下、別実施形態について説明する。
【００９９】
〈１〉  本発明は、上述した図１及び図４に示す構造に限られず、反射電極１９を構成する導電性材料（第１導電層１９ａ）を蒸着した後、アニール処理を行わずに第１導電層１９ａの上面を保護層１８で覆ってから反射電極１９と半導体層３０（より詳細にはｐ型半導体層３２）とのオーミックコンタクトを実現させるためのアニール処理を行って実現された半導体発光素子を対象とする。
【０１００】
図６は、別実施形態に係る半導体発光素子１ｂの構成の一例を模式的に示す断面図である。この構成は、反射電極１９がｎ側電極（４２，４３）の直下の位置には形成されておらず、ｎ側電極（４２，４３）の直下の位置には絶縁層２１が形成されている。そして、この絶縁層２１の底面には反射膜１８が形成されている。
【０１０１】
この半導体発光素子１ｂは、図１２に示した従来の半導体発光素子９０において、反射電極９５（図６内における反射電極１９に対応）を形成するに際し、この電極材料を蒸着した後に、アニール工程を行うことなく保護層１８を形成してからアニール処理を行なったものである。
【０１０２】
図６に示す半導体発光素子１ｂにおいても、反射電極１９の上面にボイドが形成されるのを防止できているため、従来の半導体発光素子９０よりも反射電極１９における反射率が向上し、高い光取り出し効率が実現される。
【０１０３】
〈２〉  上述した各実施形態に係る半導体発光素子（１，１ａ，１ｂ）は、いずれも光取り出し面をｎ側とし、その反対側をｐ側として実現したものを想定していた。しかし、本発明は、ｎ側とｐ側を完全に反転させた構成として実現しても構わない。
【０１０４】
〈３〉  上述実施形態では、半導体発光素子（１，１ａ，１ｂ）として、窒化物半導体からなる発光素子を採り上げて説明した。しかし、本発明の構成は、他の半導体からなる発光素子にも適用が可能である。
【０１０５】
〈４〉  上述した各実施形態に係る半導体発光素子（１，１ａ，１ｂ）では、発光層３３内を流れる電流を水平方向に拡げる目的で、ｎ側電極（４２，４３）の直下の位置に絶縁層２１を設ける構成としている。しかし、本発明は必ずしもこの絶縁層２１を設けなくても構わない。ただし、同一電流量における光取り出し効率を向上させる観点からは絶縁層２１を設ける方が好ましい。
【０１０６】
〈５〉  上述の各実施形態では、半導体発光素子が備えるｎ側電極（４２，４３）とｐ側電極を構成する反射電極１９とが、半導体層３０を挟むように鉛直方向に離間して配置された、いわゆる「縦型構造」を示す場合について説明した。しかし、本発明は、ｎ側電極とｐ側電極が半導体層３０に対して同方向に配置されてなる、いわゆる「横型構造」を示す場合に適用することも可能である。この場合は、サファイア基板６１をリフトオフする工程（ステップＳ９）を有さず、半導体発光素子はサファイア基板６１上に形成されることになる。
【０１０７】
図７は、この別実施形態の窒化物半導体発光素子１ｃの概略断面図である。なお、第１実施形態と同一の材料については、同一の符号を付して詳細な説明を省略する。また、図７内における矢印は光の取り出し方向を示しており、図１に示す窒化物半導体発光素子１とは光取り出し方向が反対である。
【０１０８】
この窒化物半導体発光素子１ｃは、サファイア基板６１、半導体層３０ａ、反射電極１９，１９ｂ、保護層１８、給電端子５１、給電端子５２を備える。半導体層３０ａは、ｐ型半導体層３１、ｐ型半導体層３２、発光層３３、ｎ型半導体層３５、及びアンドープ層３６を含んで構成される。なお、この実施形態では、ｐ型半導体層３２の上面に形成される反射電極１９と区別するために、ｎ型半導体層３５の上面に形成される反射電極を「反射電極１９ｂ」と称しているが、両者は同一の材料で構成されるものとしても構わない。
【０１０９】
この構成においても、上述した各実施形態と同様に、反射電極１９，１９ｂを構成する金属材料（第１導電層）を蒸着した後、アニール処理を行うことなく保護層１８を形成し、その後にアニール処理を行うことで、反射電極１９，１９ｂの表面へのボイドの形成が防止される。
【０１１０】
以下、図７に示す窒化物半導体発光素子１ｃの製造方法について、第１実施形態と異なる箇所のみを説明する。
【０１１１】
まず第１実施形態と同様に、ステップＳ１及びステップＳ２を実行する。
【０１１２】
（ステップＳ１２）
ステップＳ２の後（図３Ａ参照）、図８Ａに示すように、ｎ型半導体層３５の一部上面が露出するまで、ｐ型半導体層３２、ｐ型半導体層３１、及び発光層３３を、ＩＣＰ装置を用いたドライエッチングによって除去する。なお、本ステップにおいて、ｎ型半導体層３５についても一部エッチング除去しても構わない。
【０１１３】
（ステップＳ１３）
図８Ｂに示すように、ｐ型半導体層３２の上面、及び露出したｎ型半導体層３５の上面に、第１実施形態と同様の電極材料（第１導電層１９ａ）を蒸着する。
【０１１４】
（ステップＳ１４）
次に、ステップＳ１３において第１導電層１９ａを蒸着後、アニール工程を行うことなく、引き続き、保護層１８を構成する導電性材料（第２導電層）を蒸着する。この保護層１８の材料も第１実施形態と同様の材料を用いることができる。
【０１１５】
（ステップＳ１５）
第１実施形態のステップＳ５と同様に、ＲＴＡ装置等を用いてドライエア雰囲気中で４５０℃〜５５０℃、６０秒〜３００秒間のアニール処理を行い、第１導電層１９ａとｐ型半導体層（３１，３２）、並びに第１導電層１９ａとｎ型半導体層３５とのオーミック接触を形成させる。この工程により、第１導電層１９ａは反射電極１９，反射電極１９ｂとして機能する（図８Ｃ参照）。この実施形態においても、ステップＳ１４において第１導電層１９ａの上面全面に保護層１８を形成した状態で本ステップＳ１５に係るアニール工程が行われるため、保護層１８がバリア層として機能し、反射電極１９，反射電極１９ｂの上面へのボイドの形成を防止する効果が得られる。
【０１１６】
（ステップＳ１６）
その後、反射電極１９ｂ側の保護層１８の上面に給電端子５１を、反射電極１９側の保護層１８の上面に給電端子５２をそれぞれ形成する。より具体的には、給電端子５１，５２を形成する導電材料膜（例えば膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕからなる材料膜）を全面に形成後、リフトオフによって給電端子５１，５２を形成する。その後、窒素雰囲気中で２５０℃１分間のシンタリングを行う。
【０１１７】
そして、ボンディング電極５３を介して基板５５と給電端子５１を接続し、ボンディング電極５４を介して基板５５と給電端子５２を接続することで、図７に示した窒化物半導体発光素子１ｃが形成される。
【０１１８】
［実施例］
実施例及び比較例の各素子に対し、電流電圧特性と発光特性を対比した。
【０１１９】
（実施例１）
上述した方法によって製造された第１実施形態の半導体発光素子１（図１）を実施例１とした。なお、膜厚１ｎｍのＮｉと膜厚１３０ｎｍのＡｇで反射電極１９を形成し、膜厚２０ｎｍのＮｉ、膜厚２０ｎｍのＴｉ、及び膜厚３０ｎｍのＰｔにて保護層１８を形成した。
【０１２０】
（実施例２）
上述した方法によって製造された第２実施形態の半導体発光素子１ａ（図４）を実施例２とした。反射電極１９及び保護層１８の構成は、実施例１と共通とした。
【０１２１】
（実施例３）
上述した方法によって製造された別実施形態の半導体発光素子１ｂ（図６）を実施例３とした。反射電極１９及び保護層１８の構成は、実施例１と共通とした。
【０１２２】
（比較例１）
実施例１の素子１に対し、保護層１８を設けない構成とした（図９Ａ参照）。すなわち、比較例１の素子２においては、反射電極１９を構成する導電性材料を蒸着後、保護層１８を形成することなくアニール処理を行なって反射電極１９を形成した。比較例１の素子２が備える導電層２０ａは、ハンダ層（１３，１５）、ハンダ拡散防止層１７、及び反射電極１９によって構成される。
【０１２３】
（比較例２）
実施例２の素子１ａに対し、保護層１８を設けない構成とした（図９Ｂ参照）。すなわち、比較例２の素子２ａにおいては、反射電極１９を構成する導電性材料を蒸着後、保護層１８を形成することなくアニール処理を行なって反射電極１９を形成した。比較例２の素子２ａが備える導電層２０ａは、ハンダ層（１３，１５）、ハンダ拡散防止層１７、及び反射電極１９によって構成される。
【０１２４】
（比較例３）
実施例３の素子１ｂに対し、保護層１８を設けない構成とした（図９Ｃ参照）。すなわち、比較例３の素子２ｂにおいては、反射電極１９を構成する導電性材料を蒸着後、保護層１８を形成することなくアニール処理を行なって反射電極１９を形成した。比較例３の素子２ｂが備える導電層２０ａは、ハンダ層（１３，１５）、ハンダ拡散防止層１７、及び反射電極１９によって構成される。なお、反射膜９３も導電層で構成される。
【０１２５】
図１０は、実施例の各素子（１，１ａ，１ｂ）及び比較例の各素子（２，２ａ，２ｂ）に対して電圧を印加したときの、流れる電流値と電圧値の関係（Ｉ−Ｖ特性）を示すグラフである。実施例の各素子と比較例の各素子を対比すると、同一の電流値を流すのに必要な電圧値はほぼ同等であり、比較例の構成と同等の低電圧駆動が実現できていることが分かる。
【０１２６】
図１１は、実施例の各素子（１，１ａ，１ｂ）及び比較例の各素子（２，２ａ，２ｂ）に対して電流を供給したときに得られる発光出力と電流値の関係を示すグラフである。比較例１と実施例１、比較例２と実施例２、及び比較例３と実施例３をそれぞれ対比すると、図１１によれば、保護層１８を形成した各実施例の方が、いずれも対応する比較例より発光出力が向上していることが分かる。
【０１２７】
この結果より、反射電極１９を構成する電極材料を蒸着後、保護層１８を形成してからアニール処理を行った実施例の方が、反射電極１９の上面へのボイドの形成が防止され、反射率が向上したことに伴って光取り出し効率が向上していることが分かる。
【０１２８】
また、実施例２と実施例１を比べると、実施例１の方が光取り出し効率が高い。これにより、反射電極１９の上層に絶縁層を設けない構成としたことで、絶縁層内での一部の光の吸収がなくなり光の取り出し効率が更に向上していることが分かる。
【符号の説明】
【０１２９】
１      ：    第１実施形態の半導体発光素子
１ａ    ：    第２実施形態の半導体発光素子
１ｂ    ：    別実施形態の半導体発光素子
１ｃ    ：    別実施形態の半導体発光素子
２      ：    比較例１の半導体発光素子
２ａ    ：    比較例２の半導体発光素子
２ｂ    ：    比較例３の半導体発光素子
１１      ：    支持基板
１３      ：    ハンダ層
１５      ：    ハンダ層
１７      ：    ハンダ拡散防止層
１８      ：    保護層
１９      ：    反射電極
１９ａ    ：    第１導電層
１９ｂ    ：    反射電極
２０      ：    導電層
２１      ：    絶縁層
３０，３０ａ      ：    半導体層
３１      ：    ｐ型半導体層
３２      ：    ｐ型半導体層
３３      ：    発光層
３５      ：    ｎ型半導体層
３６      ：    アンドープ層
４０      ：    エピ層
４２      ：    ｎ側電極
４３      ：    ｎ側電極（給電端子）
４５      ：    ワイヤ
５１      ：    給電端子
５２      ：    給電端子
５３      ：    ボンディング電極
５５      ：    基板
９０      ：    従来の半導体発光素子
９１      ：    支持基板
９２      ：    導電層
９３      ：    反射膜
９４      ：    絶縁層
９５      ：    反射電極
９６      ：    ｐ型半導体層
９７      ：    発光層
９８      ：    ｎ型半導体層
９９      ：    半導体層
１００      ：    ｎ側電極
１０１      ：    ボイド
【図１】
2015050381.tif 000003
【図３Ａ】
2015050381.tif 000004
【図３Ｂ】
2015050381.tif 000005
【図３Ｃ】
2015050381.tif 000006
【図３Ｄ】
2015050381.tif 000007
【図３Ｅ】
2015050381.tif 000008
【図３Ｆ】
2015050381.tif 000009
【図３Ｇ】
2015050381.tif 000010
【図３Ｈ】
2015050381.tif 000011
【図３Ｉ】
2015050381.tif 000012
【図３Ｊ】
2015050381.tif 000013
【図３Ｋ】
2015050381.tif 000014
【図４】
2015050381.tif 000015
【図５Ａ】
2015050381.tif 000016
【図５Ｂ】
2015050381.tif 000017
【図５Ｃ】
2015050381.tif 000018
【図６】
2015050381.tif 000019
【図７】
2015050381.tif 000020
【図８Ａ】
2015050381.tif 000021
【図８Ｂ】
2015050381.tif 000022
【図８Ｃ】
2015050381.tif 000023
【図９Ａ】
2015050381.tif 000024
【図９Ｂ】
2015050381.tif 000025
【図９Ｃ】
2015050381.tif 000026
【図１０】
2015050381.tif 000027
【図１１】
2015050381.tif 000028
【図１２】
2015050381.tif 000029
【図２】
2015050381.tif 000030
【図１３】
2015050381.tif 000031