(57)【要約】      （修正有）【課題】複数のハッシュ演算部と、ハッシュ演算要求を行なう複数のホストとの間で、ハッシュ要求の最適な調停を行なう。【解決手段】２つ以上のハッシュ演算部と、複数のホストデバイスに接続される演算制御モジュールを設ける。演算制御モジュールはホストデバイスからの演算要求に応じて、ハッシュ演算部の処理能力と演算要求データサイズにより、実行するハッシュ演算部を決定し、決定されたハッシュ演算部にハッシュ演算を実行させる。【選択図】図１
2015014962.tif 000002
【特許請求の範囲】
【請求項１】
２つ以上のハッシュ演算部と、複数のホストデバイスからの演算要求に応じて実行するハッシュ演算部を決定し、決定されたハッシュ演算部にハッシュ演算を実行させる制御部と、を有することを特徴とする演算装置。
【請求項２】
請求項１記載の演算装置において、
前記決定されたハッシュ演算部が演算したデータをカウントするデータカウンタと、前記ハッシュ演算部の処理能力より、推定処理時間を算出する第一の算出回路と、を有することを特徴とする演算装置。
【請求項３】
請求項２記載の演算装置において、
前記決定されたハッシュ演算部に演算を要求すると演算要求内容のデータサイズと前記ハッシュ演算部の処理能力とを算出し、複数のハッシュ演算部の推定完了時間を集計して最も短時間となる推定完了時間とを併せることで前記演算の要求が完了する推定時間を算出する第二の算出回路を有することを特徴とする演算装置。
【請求項４】
請求項３記載の演算装置において、
閾値設定が可能であって、演算の要求が複数蓄積された時に、演算の要求が完了する推定時間が閾値以上で、かつ、演算の要求のデータサイズが閾値以下の場合、演算要求を却下する却下回路を有することを特徴とする演算装置。
【請求項５】
請求項３記載の演算装置において、
演算の要求が完了する推定時間をホストデバイスに通知する機能を有することを特徴とする演算装置。
【請求項６】
請求項５記載の演算装置において、
演算の要求を取り消す機能を有することを特徴とする演算装置。
【請求項７】
２つ以上のハッシュ演算部を有する演算装置の決定手段が、複数のホストデバイスからの演算要求に応じて実行するハッシュ演算部を決定し、決定された前記ハッシュ演算部が、ハッシュ演算を行うことを特徴とする演算方法。
【請求項８】
２つ以上のハッシュ演算部を有する演算装置の実質的なコンピュータに、
決定手段が、複数のホストデバイスからの演算要求に応じて実行するハッシュ演算部を決定する手順、
決定された前記ハッシュ演算部が、ハッシュ演算を行う手順、
を実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算装置、演算方法、及びプログラムに関する。
【背景技術】
【０００２】
PC(personal computer)やMFP(multifunction peripheral)等の機器は、搭載されているソフトウェアの改ざんや、通信時のデータ改ざんを防止するため、ハッシュ値を使用した改ざんの検知を行う事は既に知られている。
【０００３】
例えば機器の起動時には、ソフトウェアのハッシュ値を計算し、機器の二次記憶装置に予め保存しておく。機器の起動時にはソフトウェアのハッシュ値を再計算し、二次記憶装置に予め保存してあるハッシュ値と比較して不一致であれば改ざんがなされたものと判定し、異常処理が行われる仕組みになっている。
【０００４】
ハッシュ値の計算は、演算結果を出すために対象となるデータ全てを演算で使用して求められる。このため、演算を開始したら、通常は演算が完了するまでは別のデータの計算を途中で行うような事はしない。
対象となるデータの大きさに比例して演算時間も大きくなるため、CPU(central processing unit)で処理を行うよりも高速化するためにハードウェアを複数搭載しその処理を代行することで起動時間の短縮を図ることは既に知られている。
【０００５】
上記のようなハードウェアが複数存在する構成に加えてシステム上にCPUが複数あり、それぞれが独立にそのハードウェアを使用する場合を考える。その場合、CPUが制御を行おうとすると、まずハードウェアのモジュール1つに対して演算処理が行われているか否かを確認する。演算処理の有無の確認後、演算処理が無い場合、すなわち空いている場合演算要求としてのパラメータを設定の上、実行レジスタを叩くことができる。演算処理が有る場合、すなわち空いていない場合、処理が行われていない別のモジュールを探す、モジュールが使用できるまで待つ必要があった。このようなにハードウェアを使うためにCPUが余計な制御を行わなくてはならず、CPUの処理する負荷が増える問題があった。
また、モジュールが使用できるまで待つ必要がある場合には、その演算結果がクリティカルパス上の処理だとアプリケーションの実行時間が遅くなってしまう問題があった。
この種の問題を解決するための提案がなされている（例えば、特許文献１参照。）。
【０００６】
特許文献１には、複数のマスタデバイスが一つのスレーブデバイスにアクセス要求が同時刻に発生した場合に、一番効率のよいアクセス要求の調停を行うことが目的で、競合調停装置、マスタスレーブシステム及び競合調停方法が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の発明は、CPUが使用するスレーブデバイスへのアクセス要求を調停部がアクセス優先度を計算し、アクセス調停の最適化を図っている。しかしながら、スレーブデバイスが複数あり、その中でスレーブデバイスの調停の行い方をどのように最適化するかという問題は解消できていない。
【０００８】
そこで、本発明の目的は、最適な演算要求の調停をすることにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１に記載の発明は、２つ以上のハッシュ演算部と、複数のホストデバイスからの演算要求に応じて実行するハッシュ演算部を決定し、決定されたハッシュ演算部にハッシュ演算を実行させる制御部と、を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、最適な演算要求の調停をすることができる。
【図面の簡単な説明】
【００１１】
【図１】一実施形態としての画像形成装置全体構成についての説明図である。
【図２】演算処理モジュールの概念図である。
【図３】演算処理モジュールの制御方法を示すフローチャートである。
【図４】演算制御モジュールの他の一例を示す図である。
【図５】演算処理のフローの一例を示す図である。
【図６】本実施形態の演算器と単純に演算モジュールA,Bに演算用要求アクセスを行う場合の差を示す比較例である。
【図７】図４に示した演算制御モジュール、及び演算処理モジュールに機能を追加した構成を示す実施形態２である。
【図８】実施形態３を示す図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態を説明する。
本発明は、複数のマスタが複数のハードウェアを持つ構成に際して、以下の特徴を有する。
＜概  要＞
複数のCPUが独立にハードウェアを同時で使用しても、制御部が演算装置に演算要求を出し、演算装置に接続されたイーサネット(以下、登録商標)I/Fの給電が停止している時に、他の機器が代理でLANより処理要求を代理で受け取る。待機電力が小さい外部接続I/F経由でイーサネットI/Fの復帰信号を受け省エネ復帰後、代理で処理を受け付けた機器が再び要求を出して通信を確立する。
【００１３】
＜実施形態＞
本実施形態について、以下の図面を用いて詳細に解説する。
［構  成］
図１は、一実施形態としての画像形成装置全体構成についての説明図である。
CPU A(16a)、CPU B(16b)は、画像形成装置を統括制御する回路であり、ソフトウェアの実行、演算処理モジュールA(13a),B(13b)への演算要求、各モジュールへの動作指示が可能である。CPU A(16a)、CPU B(16b)は、割り込み信号の通知により、ハッシュ値を比較するため演算処理モジュールA(13a),B(13b)へ演算結果の確認を行う。また、CPU A(16a)、CPU B(16b)の処理速度は演算モジュールA(16a)、CPU B(16b)に劣るがハッシュ値の計算も自ら行うことができる。CPU A(16a)、CPU B(16b)は、それぞれ独立に動作する。本実施形態ではCPU A(16a)、CPU B(16b)の数は２つであるが、本発明はこれに限定されるものではなく、３つ以上のCPUが接続されていてもよい。
【００１４】
主記憶装置12は、ソフトウェアやデータの展開場所になる。CPU A(16a)、CPU B(16b)や各モジュールのDMAC(ダイレクトメモリアクセスコントロール)からアクセスを受けメモリ上のデータを読み書きする機能を有する。
【００１５】
不揮発性メモリ11は、電源がOFFになっている間にソフトウェアや、データを保存しておくための領域を有する。不揮発性メモリ11は、主記憶装置12より転送速度が遅いため、電源投入後必要に応じて主記憶装置12にデータを展開する。直接CPU A(16a)、CPU B(16b)やDMACにてアクセスも可能である。
【００１６】
外部接続I/F(15)は、外部のネットワークに接続されるI/Fである。代表的な例としてはイーサネットI/Fが挙げられる。外部接続I/F(15)は、SDメモリカードやUSBフラッシュメモリ等のデータを記憶しているストレージが接続されてもよい。外部接続I/F(15)は、ハッシュ値を演算する必要のあるものである。
【００１７】
演算処理モジュールA(13a)及び演算処理モジュールB(13b)は、ハッシュ値を演算するモジュールである。ソフトウェア及びデータ全て演算に使って、ハッシュ値を演算し結果を出力する。
演算処理モジュールA(13a)、B(13b)は、他のモジュールと同様にバスライン17に接続され、詳細には図２に示す構成になっている。
【００１８】
図２は、演算処理モジュールの概念図である。
レジスタ部23には割り込みの出力先を決定するための割り込みマスクレジスタ処理のパラメータ、割り込みのクリアレジスタ、演算開始レジスタ、演算結果レジスタ、DMACのアクセススタートアドレス、及びデータサイズを設定するレジスタを有する。
演算部22は、CPU A(16a),CPU B(16b)により決定されたハッシュ演算部が演算したデータをカウントするデータカウンタと、ハッシュ演算部の処理能力より推定処理時間を算出する第一の算出回路と、を有する。
【００１９】
また、演算部22は、CPU A(16a),CPU B(16b)により決定されたハッシュ演算部に演算を要求すると演算要求内容のデータサイズと演算部の処理能力とを算出する。演算部22は、複数のハッシュ演算部の推定完了時間を集計して最も短時間となる推定完了時間とを併せることで演算の要求が完了する推定時間を算出する第二の算出回路を有してもよい。
【００２０】
演算処理モジュールは、演算の完了後、演算結果レジスタに結果を格納すると割り込み信号をCPUに送る。割り込み信号線はそれぞれのCPUに接続され、要求のあったCPUへ割り込み信号を送る。
ここで、演算装置は、閾値設定が可能であって、演算の要求が複数蓄積された時に、演算の要求が完了する推定時間が閾値以上で、かつ、演算の要求のデータサイズが閾値以下の場合、演算要求を却下する却下回路を有してもよい。
【００２１】
本実施形態では、CPUとの間に演算制御モジュール22が挿入されている。
演算処理モジュールは、DMAC21を搭載しており、演算開始をすると演算対象となるデータをCPUの介在なしにリードをする。レジスタ部23にアクセススタートアドレスとデータサイズとを設定することで、アクセスするアドレスを順次カウントアップする。このカウントアップと共に、設定サイズからのダウンカウンタを動作させることで0になると設定した範囲のデータをリードできる仕組みを有する。
演算処理モジュールがバスラインと接続するのは上記のレジスタ部23とDMAC21とであり、レジスタ部23はCPUからのアクセスを行い、DMAC21は記憶領域へのリードアクセスを行う。本実施形態ではレジスタ部23とDMAC21との２つであるがそれ以上の数が接続されていてもよい。
【００２２】
［動  作］
演算処理モジュールの制御方法をフローチャート図３に示す。
演算処理モジュールは、初めにレジスタ設定、パラメータの設定、DMAC21の設定、及び割り込み先の設定を行う（ステップＳ１）。
レジスタ設定を終えると演算開始レジスタ設定でDMAが行われ、ハッシュ値演算が開始される（ステップＳ２）。
演算が完了して、演算結果レジスタにデータが格納されると割り込み信号を設定した先に出力する（ステップＳ３）。
割り込み信号をクリアして（ステップＳ４）、演算結果レジスタをリードすれば演算結果が求まり処理が完了となる（ステップＳ５）。
本実施形態では、レジスタ設定〜演算開始レジスタ設定をするまでを演算要求と呼び、割り込みクリア〜演算結果レジスタリードを結果確認と呼ぶ。
【００２３】
演算制御モジュール14−1は、CPUからの演算要求を一時的に保存し、空いている演算処理モジュールにその演算要求を出して、演算結果が演算処理モジュールから出てくると、その演算結果を預かり、CPUへ割り込み信号を使って通知する。
【００２４】
その機能を実現するため、詳細は図４に示すようになっている。
図４は、演算制御モジュールの他の一例を示す図である。
演算要求管理部32は、演算要求を一時的に保存しておく。具体的にはCPUが演算モジュールへのレジスタアクセスを成立させ、演算要求のレジスタ設定を記憶する。また、受け付けたCPU（CPU AまたはCPU B）と演算要求の通し番号をID情報として付随して記憶しておく。そして演算要求部に演算要求があった事を演算要求調停部31へ通知する。演算要求調停部31より演算要求の通知がきたら保存した設定をクリアする。このとき、一つのCPUが複数演算要求を出した場合にCPUがその演算要求と演算結果が紐づいていないとならない為、複数の演算要求を出す場合、CPUは通し番号をレジスタに書き込む必要がある。
演算要求を一時的に記憶しておく記憶領域は複数もつものとする。
演算要求調停部31は、演算要求の実行と完了の通知から演算処理もしくは演算処理が処理中であるか、待機状態であるかを判断する。演算管理部33から通知があった場合、待機モジュールへ演算管理部33に保存してある演算要求を演算モジュールへ設定する。設定が完了したら演算要求管理部に演算要求が完了したことを通知する。またこのとき何を処理中であるかが解釈できる様、演算要求管理部32よりID情報を受け取りモジュールが処理中のIDを記憶しておく。そして演算処理が完了モジュールから割り込みが入力されると、演算結果管理部33へ完了したモジュールとIDの情報を出力する。
【００２５】
演算結果管理部33は、演算要求管理部32から来たモジュールに対して結果確認を行う。その結果を一時的に保存し、ID情報内のCPUへ対して割り込み信号を出力する。CPUより結果確認のアクセスが完了すると一時的に保存した演算結果及びIDを削除する。このときID情報内の通し番号はレジスタリードを可能としCPUは該当のレジスタをリードしてどの演算要求の結果かが分かるようにしておき、複数の演算要求があった場合の識別に活用する。
「どの演算要求の結果かが分かるようにしておき」とは、結果記憶領域*(*=1,2)毎に通し番号の格納レジスタ*を用意し、結果記憶領域*をリードする際に通し番号の格納レジスタをリードすることでどの演算要求の結果かを分かるようにすることである。
演算要求を一時的に記憶しておく記憶領域は複数もつものとする。
【００２６】
図５は、演算処理が行われるフローの一例である。
図５は横軸が時間の推移を表し、各部位が処理中、または記録保持中の使用されている状態を斜線で示し、待機状態、記憶可能時を白で表す。またCPUの演算要求と確認結果とは△の部分で前記のアクセスがA又はBのCPUより来た事を表す。
この処理が行われる例では演算管理部の記憶領域が２つで、演算結果管理部の記憶領域が２つある場合で説明を行う。
【００２７】
フローとして演算要求管理部、演算モジュールA,B、演算結果管理部への処理調停を行っているのが演算要求調停部となる。
最初にCPU Aから1番の要求(要求A-1)が入ると演算調停部は、演算要求記憶領域１にデータを保持させる。(1)の通り演算モジュールAが空いているため、その演算モジュールAにて演算処理(処理A-1)が行われる。
【００２８】
次にCPU Bから演算要求1番(要求B-1)が入ると、演算要求記憶領域１にデータを保持させ、今度は演算モジュールAが処理中であるため(2)の通り演算モジュールBに演算処理(処理A-1)を行わせる。この処理A-1の間にCPU Aに演算要求の2番(要求B-1)が入ると、演算要求記憶億領域１は保持中であるため演算要求記憶領域２に一時的に保存させ、演算モジュールが空くまで、待機状態となる。この時演算モジュールA,Bが両方空いていなくても要求の記憶領域が一時的に要求を受け付けるため、演算モジュールA,Bの使用状況に関係なくCPU A,CPU Bは演算要求を出せるようになる。
【００２９】
次に演算モジュールAの演算が完了すると結果確認をして(3)の通り結果、演算要求記憶領域に移動する。割り込み命令がCPU Aへ出力され、CPU Aが結果確認を終え、CPU Aの要求1番(A-1)の処理が完了する(結果A-1)。この時演算モジュールAが処理を完了するので、(4)の演算要求記憶領域２の演算要求を演算モジュールAで演算開始する。この間に、CPU Aより3番の演算要求(要求A-3)のアクセスがあると演算要求記憶領域１の記憶領域は空いているのでそこにCPU Aの3番の演算要求を保持しておく。
【００３０】
次に(5)の通り演算モジュールBより処理が終わり結果演算要求記憶領域に演算結果が移りCPU Bが結果確認を行う。この時、CPU Bの結果確認が完了しない場合は、結果確認領域２を使用し(6)のように演算モジュールAの結果を結果演算要求記憶領域に移動させる。
上記のようなフローで演算要求調停部は演算要求を調停して、演算処理を効率的かつCPUの負荷を減らすことが可能である。
【００３１】
＜比較例＞
図６は、本実施形態の演算器と単純に演算モジュールA,Bに演算用要求アクセスを行う場合の差を示す比較例である。
CPU A及びCPU Bが独立に演算モジュールを使用するため、図６のCPU A-2、A-3の要求時には演算モジュールBが使用可能になるのをCPU Aは定期的に確認する必要があり、結果としてCPUの負荷が増大してしまう。
また演算モジュールA,BをそれぞれCPU A、CPU Bの専用とすればCPU A、CPU Bの要求アクセスは、モジュールA,Bが演算処理を行っているかは自己で管理するため本実兄対と同じ回数で実現できる。しかし、他方が演算処理モジュールを使用していないときに処理したい演算要求があっても使用できないため効率が落ちてしまう。
【００３２】
＜実施形態２＞
図７は、図４に示した演算制御モジュール、及び演算処理モジュールに機能を追加した構成を示す実施形態２である。
演算処理モジュールA(13a),B(13b)は、DMACのデータサイズからのダウンカウンタ値を演算制御モジュールへ出力する。
演算制御モジュール14−3は、演算要求管理部32と、処理時間推定部34とを有する。演算要求管理部32は、演算要求のIDとデータサイズを処理時間推定部34へ出力する。また、処理時間推定部34より演算キャンセル要求が来た場合、演算要求をキャンセルし削除する。
処理時間推定部34は、演算処理モジュールからのダウンカウンタから、演算処理モジュールの演算完了推定時間を算出する。ハッシュ値の演算は、データが一定に入力されれば演算器の処理能力は固定であるため、演算要求の転送や演算結果の格納時の固定時間を加えて下記演算にて演算完了推定時間が求まる。
"演算処理モジュールA(13a),B(13b)の推定処理時間"＝"固定時間"＋"ダウンカウンタ(残りのデータサイズ)"÷“演算処理能力”となる。
この値は、データが遅延なくリードできた場合を想定するので予測値は最速値となる。
演算要求管理部32からのIDとデータサイズ値とから、該当するIDの演算完了推定時間を算出する。ハッシュ値の演算は、データが一定に入力されれば演算器の処理能力は固定であるため、演算要求の転送や演算結果の格納時の固定時間を加えて下記演算にて演算完了推定時間が求まる。
"該当するIDの推定処理時間"＝ "固定時間"＋"データサイズ値"÷“演算処理能力”
この値は、データが遅延なくリードできた場合を想定するので予測値は最速値となる。
【００３３】
上述して二つの演算結果より、演算処理モジュールのスケジュールを予測して演算要求が完了する予測演算完了時間を算出する。理論上の最速値で演算されるため予測完了時間は最速値となる。この値を演算要求取消判定部に出力する。
演算要求取消判定部は、各演算要求の予測演算完了時間をリードアクセス可能なレジスタに保持することでCPUよりリードが可能である。また、演算要求を取消設定可能なレジスタを設け、IDの演算の通し番号を設定の上で演算要求のキャンセル設定ができ、実行されると演算要求管理部の該当の演算要求を取り消す。
ここで、「取り消す」とは、要求中止レジスタを用意してCPUよりそのレジスタにアクセスがあると要求を取り消すことができる機能である。
【００３４】
演算処理時間は、演算要求の転送や演算結果の格納時の固定時間が必ずかかるためデータサイズが小さくなると固定時間が支配的になり、時間あたりの演算処理能力が小さくなる。そのため、各CPUに対して推定演算時間閾値レジスタを備えて、順番待ちが発生している時に、推定演算時間閾値レジスタを下回る処理推定時間の演算要求は取消を自動で行い、割り込み信号で取り消した事を対象のCPUへ通知する。取り消された側のCPUは、ハッシュ計算をCPU自身で行う。これは処理待ち等により演算処理モジュールが実行するよりCPU自身で実行した方が早く処理されるためである。
【００３５】
＜実施形態３＞
図８は、実施形態３を示す図である。
同図は、処理時間推定部の演算処理モジュールのスケジュールの予測についての説明図である。演算処理モジュールがA及びB、演算要求記憶領域が5つあり演算待ちが５ある状態となっている。まず演算中のモジュールで演算完了推定時間が短い方に待ち１の要求を設定し、演算要求A-1の推定完了時間が求まる。
次に演算要求B-1は演算処理モジュールAの演算中の演算完了推定時間と演算処理モジュールBのA-1演算完了推定時間を比べて短い方に推定処理時間を重ね計算する。これを繰り返す事で演算要求の演算完了推定時間を算出する。
【００３６】
＜プログラム＞
以上で説明した本発明に係る演算装置は、コンピュータで処理を実行させるプログラムによって実現されている。コンピュータとしては、例えばパーソナルコンピュータやワークステーションなどの汎用的なものが挙げられるが、本発明はこれに限定されるものではない。よって、一例として、プログラムにより本発明の機能を実現する場合の説明を以下で行う。
【００３７】
例えば、
２つ以上のハッシュ演算部を有する演算装置の実質的なコンピュータに、
決定手段が、複数のホストデバイスからの演算要求に応じて実行するハッシュ演算部を決定する手順、
決定されたハッシュ演算部が、ハッシュ演算を行う手順、
を実行させるプログラムが挙げられる。
【００３８】
これにより、プログラムが実行可能なコンピュータ環境さえあれば、どこにおいても本発明にかかる演算装置を実現することができる。
このようなプログラムは、コンピュータに読み取り可能な記憶媒体に記憶されていてもよい。
【００３９】
＜記憶媒体＞
ここで、記憶媒体としては、例えばCD−ROM、フレキシブルディスク(FD)、CD−ROM等のコンピュータで読み取り可能な記憶媒体、フラッシュメモリ、RAM、ROM、FeRAM等の半導体メモリやHDDが挙げられる。
【００４０】
CE−ROMは、Compact Disc Read Only Memoryの略である。フレキシブルディスクは、Flexible Disk：FDを意味する。CD−Rは、CD Recordableの略である。RAMは、Random-Access Memoryの略である。ROMは、Read-Only Memoryの略である。FeRAMは、Ferroelectric RAMの略で、強誘電体メモリを意味する。HDDは、Hard Disc Driveの略である。
【００４１】
＜作用効果＞
以上において、本実施形態によれば、複数の演算処理モジュールと複数CPUの間に調停モジュールを追加することで、いずれか一方CPUからのレジスタ設定をその調停モジュールに備わったバッファに一時的に溜め込む。調停モジュールによって処理が行われていない演算モジュールへ演算を行わせるため、CPUからの制御は１つの演算モジュールと同じ制御のままで実現できる。
この結果CPUが同一機能のモジュールが複数ある場合にどのモジュールの使用状況を意識しないで処理を行えるように調停用のモジュールが複数同一機能モジュールを管理する事で、CPUの制御負荷を軽くすることができる。
【００４２】
また、演算処理時に処理能力の下がるデータサイズの小さいデータは演算を行わない事で演算器を高効率に動作させることができる。これは、処理するデータに対してオーバヘッドの割合が大きくなると単位時間当たりの演算処理能力が低下する。そのようなデータをここでは小さいデータと呼ぶ。
【００４３】
尚、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【符号の説明】
【００４４】
１、２    演算要求記憶領域
１１    不揮発性メモリ
１２    主記憶装置
１３ａ    演算処理モジュール  Ａ
１３ｂ    演算処理モジュール  Ｂ
１４−１、１４−２、１４−３    演算制御モジュール
１５    外部接続Ｉ／Ｆ
１６ａ    ＣＰＵ  Ａ
１６ｂ    ＣＰＵ  Ｂ
１７    バスライン
２１    ＤＭＡＣ
２２    演算部
２３    レジスタ部
３１    演算要求調停部
３２    演算要求管理部
３３    演算結果管理部
３４    処理時間推定部
【先行技術文献】
【特許文献】
【００４５】
【特許文献１】特開２００８−２５０４１９号公報
【図１】
2015014962.tif 000003
【図２】
2015014962.tif 000004
【図３】
2015014962.tif 000005
【図４】
2015014962.tif 000006
【図５】
2015014962.tif 000007
【図６】
2015014962.tif 000008
【図７】
2015014962.tif 000009
【図８】
2015014962.tif 000010