(57)【要約】【課題】簡単な回路構成で実現可能な、画素ダイナミックレンジの広い画素混合処理を実現する。【解決手段】光電変換部と、前記光電変換部により生成された信号電荷を電荷電圧変換する電荷電圧変換部と、前記電荷電圧変換部により変換された信号を増幅する増幅部と、前記増幅部により増幅された信号を出力するか選択する選択部と、を含む画素部が二次元状に配置された固体撮像素子であって、複数の画素部から出力される信号を混合して１つの画素混合信号を生成する画素混合処理において、各画素部からの信号出力を異なる位相で周期的に繰り返すように前記選択部を動作させる。【選択図】図２
2015180005.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、前記光電変換部により生成された信号電荷を電荷電圧変換する電荷電圧変換部と、前記電荷電圧変換部により変換された信号を増幅する増幅部と、前記増幅部により増幅された信号を出力するか選択する選択部と、を含む画素部が二次元状に配置された固体撮像素子であって、
複数の画素部から出力される信号を混合して１つの画素混合信号を生成する画素混合処理において、各画素部からの信号出力を異なる位相で周期的に繰り返すように前記選択部を動作させることを特徴とする固体撮像素子。
【請求項２】
前記固体撮像素子は、時定数の変更ができるフィルタ部を有し、
前記動作を行う場合は前記フィルタ部の時定数を増加し、前記動作を行わない場合は前記フィルタ部の時定数を増加しないことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記固体撮像素子は、前記画素混合処理において、複数の画素部からの信号出力を異なる位相で周期的に繰り返す第１の駆動と、複数の画素部から同時に信号出力を行う第２の駆動とが撮影条件に応じて切り替え可能であることを特徴とする請求項１または２に記載の固体撮像素子。
【請求項４】
前記撮影条件は、前記画素混合処理において、前記選択部により選択される画素数および撮影時のＩＳＯ感度の少なくともいずれかであることを特徴とする請求項３に記載の固体撮像素子。
【請求項５】
光電変換部と、前記光電変換部により生成された信号電荷を電荷電圧変換する電荷電圧変換部と、前記電荷電圧変換部により変換された信号を増幅する増幅部と、前記増幅部により増幅された信号を出力するか選択する選択部と、を含む画素部が二次元状に配置された固体撮像素子と、
複数の画素部から出力される信号を混合して１つの画素混合信号を生成する画素混合処理において、各画素部からの信号出力を異なる位相で周期的に繰り返すように前記選択部を動作させる駆動部と、を有することを特徴とする撮像装置。
【請求項６】
光電変換部と、前記光電変換部により生成された信号電荷を電荷電圧変換する電荷電圧変換部と、前記電荷電圧変換部により変換された信号を増幅する増幅部と、前記増幅部により増幅された信号を出力するか選択する選択部と、を含む画素部が二次元状に配置された固体撮像素子の駆動方法であって、
複数の画素部から出力される信号を混合して１つの画素混合信号を生成する画素混合処理において、各画素部からの信号出力を異なる位相で周期的に繰り返すように前記選択部を動作させることを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子およびその駆動方法、並びに撮像装置に関する。
【背景技術】
【０００２】
ＣＭＯＳ型の固体撮像素子を有するカメラなどでは、ライブビューモード時や動画撮影モード時に、撮像素子から読み出すデータ量をディスプレイの解像度や動画のフレームレートなどに合わせて削減する必要がある。
【０００３】
このように撮像素子から読み出すデータ量を削減する手法として、例えば、特定の周期で画素信号を読み飛ばす間引き処理、特定の周期で複数の画素信号から１つの画素混合信号を生成する画素混合処理、特定の画素領域だけを読み出すクロップなどがある。一般的に、間引き処理ではモアレが発生しやすいという特徴があり、画素混合処理はランダムノイズを低減する効果があることから、画質の観点では間引き処理より優位である。
【０００４】
また、画素混合処理を、撮像素子の全画素から信号を読み出して画像処理部で行う手法と、撮像素子から読み出す信号を低画素化する手法がある。撮像素子から読み出す信号を削減する手法は、読み出すデータ量や画像処理の時間、消費電力の観点で全画素を読み出す手法と比べて有利である。
【０００５】
また、撮像素子から読み出す信号を低画素化する手法には、画素の信号電荷をスイッチを介して直接加算する手法や、Ｓ／Ｈ容量にそれぞれ画素信号を読み出し画素混合処理を行う手法がある。スイッチを介して直接加算する手法では、画素配列内に画素混合処理用のスイッチを多数配置する必要があることから、回路面積を圧迫してしまう。また、Ｓ／Ｈ容量にそれぞれ画素信号を読み出す手法では、撮像素子から画素信号を個別に読み出すことから読み出しに時間を要する。
【０００６】
これらの問題を解決し、画素配列内に回路を追加しないで、高速に読み出しを行う技術が特許文献１に記載されている。特許文献１では、垂直出力線に複数行の画素を同時に接続することにより高速な画素混合処理を実現している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２５９０２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記特許文献１では、画素混合処理や全画素読み出し処理に応じて画素電流源の電流値を最適な値に設定することにより、いずれの処理においても広い画素ダイナミックレンジを確保することができ、高画質化が実現できる。しかしながら、画素混合処理を行う場合には電流を増加しないと画素ダイナミックレンジが低下してしまう。このため、電流の増加に伴う消費電力の増加や同時に出力する画素数に応じた電流制御回路などが必要となり、回路規模が増大する。
【０００９】
本発明は、上記課題に鑑みてなされ、簡単な回路構成で実現可能な、画素ダイナミックレンジの広い画素混合処理を実現することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、光電変換部と、前記光電変換部により生成された信号電荷を電荷電圧変換する電荷電圧変換部と、前記電荷電圧変換部により変換された信号を増幅する増幅部と、前記増幅部により増幅された信号を出力するか選択する選択部と、を含む画素部が二次元状に配置された固体撮像素子であって、複数の画素部から出力される信号を混合して１つの画素混合信号を生成する画素混合処理において、各画素部からの信号出力を異なる位相で周期的に繰り返すように前記選択部を動作させる。
【発明の効果】
【００１１】
本発明によれば、簡単な回路構成で実現可能な、画素ダイナミックレンジの広い画素混合処理を実現することができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態１に係る固体撮像素子の構成を示す回路図。
【図２】図１に示す固体撮像素子の動作を示すタイミングチャート。
【図３】図１に示す固体撮像素子の動作を詳細に示すタイミングチャート。
【図４】図１に示す固体撮像素子の他の動作を詳細に示すタイミングチャート。
【図５】図１に示す固体撮像素子の他の動作を詳細に示すタイミングチャート。
【図６】実施形態１に係る固体撮像素子の他の構成を示す回路図。
【図７】実施形態１に係る固体撮像素子の他の構成を示す回路図。
【図８】実施形態２に係るＬＰＦ部の構成を示す回路図。
【図９】実施形態３に係る垂直走査回路の駆動切り替えを示すフローチャート。
【図１０】図１に示す固体撮像素子の従来の動作を示すタイミングチャート。
【図１１】本実施形態の固体撮像素子が実装される撮像装置の構成を示すブロック図。
【発明を実施するための形態】
【００１３】
以下に、本発明を実施するための形態について詳細に説明する。尚、以下に説明する実施の形態は、本発明を実現するための一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施の形態に限定されるものではない。また、後述する各実施形態の一部を適宜組み合わせて構成しても良い。
【００１４】
［実施形態１］
図１を参照して、本発明に係る実施形態１の固体撮像素子の構成について説明する。
【００１５】
本実施形態のＣＭＯＳ型の固体撮像素子は、二次元状に配置された複数の画素部１と、画素配列の各列の複数の画素部１に対応して設けられ、対応する画素部１の出力信号が供給される複数の垂直出力線２と、各垂直出力線に接続される電流源３と、ローパスフィルタ部（以下、ＬＰＦ部）４ａと、リセット信号を保持するリセット信号保持容量ＣＴＮと、光電変換信号を保持する光電変換信号保持容量ＣＴＳと、ＬＰＦ部４ａとリセット信号保持容量ＣＴＮを接続しＬＰＦ部４ａの出力をリセット信号保持容量ＣＴＮに転送するか選択するトランジスタＭ５と、ＬＰＦ部４ａと光電変換信号保持容量ＣＴＳを接続しＬＰＦ部４ａの出力を光電変換信号保持容量ＣＴＳに転送するか選択するトランジスタＭ６と、リセット信号保持容量ＣＴＮ及び光電変換信号保持容量ＣＴＳと接続される列回路５と、信号を外部へ出力する出力アンプ６と、垂直走査回路７と、水平走査回路８と、を備える。
【００１６】
電流源３は、各垂直出力線２に接続されて画素部１の出力の負荷として動作する。リセット信号保持容量ＣＴＮは、画素部１のリセット後にトランジスタＭ５を介してリセット信号を保持する。光電変換信号保持容量ＣＴＳは、画素部１の光電変換信号転送後にトランジスタＭ５を介して光電変換信号を保持する。リセット信号保持容量ＣＴＮおよび光電変換信号保持容量ＣＴＳに保持された光電変換信号は、列回路５および出力アンプ６を経由して外部へ出力される。垂直走査回路７および水平走査回路８は、上記回路を駆動するための駆動信号を出力する。
【００１７】
各画素部１は、入射光量に応じた信号電荷を生成し蓄積する光電変換部としてのフォトダイオードＰＤと、上記信号電荷を受け取って電圧に変換する電荷電圧変換部としてのフローティングディフュージョンＦＤと、フォトダイオードＰＤからフローティングディフュージョンＦＤに電荷を転送する電荷転送部としての転送トランジスタＭ１と、フローティングディフュージョンＦＤの電圧を電源電圧ＶＤＤにリセットするリセット部としてのリセットトランジスタＭ２と、フローティングディフュージョンＦＤの電圧に応じて増幅した信号を出力する増幅部としての増幅トランジスタＭ３と、増幅トランジスタＭ３と垂直出力線２を接続し、画素部１の信号を垂直出力線２に出力するか選択する選択部としての選択トランジスタＭ４とを備える。また、電源ＶＤＤを備えている。
【００１８】
各画素部１は、垂直走査回路７から出力される駆動信号ＰＲＥＳ、ＰＴＸ、ＰＳＥＬを所定の駆動信号線により受け取って駆動し、それぞれ画素配列の同行の画素部１には、駆動信号ＰＲＥＳ、ＰＴＸ、ＰＳＥＬを出力する共通の駆動信号線が接続されている。駆動信号ＰＴＮを出力する駆動信号線は、トランジスタＭ５のゲートに共通に接続される。また、駆動信号ＰＴＳを出力する駆動信号線は、トランジスタＭ６のゲートに共通に接続される。ｎ行目の画素部１を駆動する駆動信号ＰＲＥＳ、ＰＴＸ、ＰＳＥＬは、添え字ｎを付してＰＲＥＳｎ、ＰＴＸｎ、ＰＳＥＬｎと表記する。図１では、横に３列、縦にｎ行の画素配列を例示しているが、これに限られるものではない。
【００１９】
各ＬＰＦ部４ａは、垂直出力線２に直列に接続される抵抗Ｒ１と、グラウンドと垂直出力線２の間に接続される容量Ｃ１とを有し、所定のタイミングで垂直出力線２に接続される複数の画素信号を最適に混合させるための平滑化回路として機能する。ＬＰＦ部４ａは、垂直出力線２の寄生成分で十分平滑化できる場合はなくても良く、ＬＰＦ部４ａの代わりに列アンプを配置し、列アンプの帯域により平滑化しても良い。
【００２０】
次に、図２を参照して、回路の動作について説明する。
【００２１】
図２は、図１の固体撮像素子の画素混合処理の動作を示すタイミングチャートである。図中の各信号は、Ｈｉｇｈ状態（以下“Ｈ”）またはＬｏｗ状態（以下“Ｌ”）のいずれかに変化するものとする。
【００２２】
期間Ｔ１〜Ｔ９では、各列において１〜３行目の画素混合処理された信号を読み出す。同様に期間Ｔ１０〜Ｔ１６では、４〜６行目の画素混合処理された信号を、期間Ｔ１７〜Ｔ２５では、７〜９行目の画素混合処理された信号を読み出す。駆動信号ＰＲＥＳ、ＰＴＸは、画素混合処理を行う行で同一の駆動になり、画素混合処理を行う行の駆動信号ＰＳＥＬは行毎に“Ｈ”と“Ｌ”を周期的に繰り返す。駆動信号ＰＳＥＬの駆動については後述する。
【００２３】
ここで、図２のタイミングチャートについてより詳細な説明を行う。
【００２４】
タイミングＴ１では、画素混合処理を行う複数の行で駆動信号ＰＲＥＳが“Ｈ”になり、リセットトランジスタＭ２がオンとなる。これにより画素部１のフローティングディフュージョンＦＤの電圧がリセットされる。
【００２５】
タイミングＴ２では、画素混合処理を行う行のグループの中で“Ｈ”になる駆動信号ＰＳＥＬが高速に切り替わる高速切り替え駆動が開始される。駆動信号ＰＳＥＬの高速切り替え駆動により垂直出力線２の電圧Ｖｘは変動を繰り返すが、ＬＰＦ部４ａにより平滑化され、ＬＰＦ部４ａの出力電圧ＶＬＰＦは画素混合処理により生成された画素混合信号となる。
【００２６】
タイミングＴ３では、駆動信号ＰＲＥＳが“Ｌ”になり、リセットトランジスタＭ２がオフとなる。フローティングディフュージョンＦＤのリセットが終了し、上記グループのリセット後のフローティングディフュージョンＦＤの電圧に対応した信号が垂直出力線２に出力され始める。駆動信号ＰＳＥＬの高速切り替え駆動により垂直出力線２の電圧Ｖｘは変動を繰り返す。
【００２７】
タイミングＴ４では、駆動信号ＰＴＮが“Ｈ”になり、画素混合処理されたリセット後の電圧がＬＰＦ部４ａからリセット信号保持容量ＣＴＮに出力される。画素混合処理されたリセット後の電圧が十分に安定した後に、タイミングＴ５にて駆動信号ＰＴＮが“Ｌ”となり、リセット信号保持容量ＣＴＮにリセット信号が保持される。
【００２８】
タイミングＴ６では、駆動信号ＰＴＸが“Ｈ”になり、転送トランジスタＭ１がオンとなる。フォトダイオードＰＤから入射光に応じて蓄積した信号電荷がフローティングディフュージョンＦＤへ転送される。信号電荷に応じた光電変換信号が垂直出力線２に出力されるが、高速切り替え駆動とＬＰＦ部４ａにより上記グループの画素加算処理された信号が生成される。
【００２９】
タイミングＴ７では、駆動信号ＰＴＸが“Ｌ”になり、転送トランジスタＭ１がオフとなるが、フローティングディフュージョンＦＤの電圧は保持されるので、画素加算処理された信号は出力され続ける。
【００３０】
タイミングＴ８では、駆動信号ＰＴＳが“Ｈ”になり、画素混合処理された光電変換信号が信号保持容量ＣＴＳに出力される。画素混合処理された光電変換信号の電圧が十分に安定した後に、タイミングＴ９にて駆動信号ＰＴＳが“Ｌ”となり、光電変換信号保持容量ＣＴＳに光電変換信号が保持される。また、光電変換信号保持容量ＣＴＳに光電変換信号が保持された後に駆動信号ＰＳＥＬの高速切り替え駆動が終了する。列回路５において、光電変換信号保持容量ＣＴＳに保持された光電変換信号とリセット信号保持容量ＣＴＮに保持されたリセット信号の差分信号が生成され、順次、水平走査回路８の駆動信号に応じて出力アンプ６へと出力される。
【００３１】
期間Ｔ１０〜Ｔ１８では、期間Ｔ１〜Ｔ９と同様の駆動を４〜６行目の画素部１において行い、期間Ｔ１９〜Ｔ２７では７〜９行目の画素部１において行う。
【００３２】
次に、図３を参照して、駆動信号ＰＳＥＬの高速切り替え駆動についての詳細な説明と、ＬＰＦ部４ａの出力を保持するタイミングについての説明を行う。
【００３３】
図３は、図１の固体撮像素子の画素混合処理の動作のうち、駆動信号ＰＴＳが“Ｌ”になるタイミング付近を詳細に示している。
【００３４】
期間ｔ１〜ｔ１２は通常の高速切り替え駆動を示し、期間ｔ１２〜ｔ１４は信号保持タイミングの駆動を示している。
【００３５】
通常の高速切り替え駆動では、期間ｔ１〜ｔ２では駆動信号ＰＳＥＬ３が、期間ｔ２〜ｔ３では駆動信号ＰＳＥＬ１が、期間ｔ３〜ｔ４では駆動信号ＰＳＥＬ２が“Ｈ”となり、それぞれ対応する行の画素部１が垂直出力線２に信号を出力する。このように、各画素部１からの信号出力を異なる位相で周期的に繰り返し行う。ただし高速に切り替え続けるため、画素混合処理を行う複数の画素部内のフローティングディフュージョンＦＤの電圧に応じた複数の電圧の間で、垂直出力線２の電圧Ｖｘは常に変動し続けることになる。ＬＰＦ部４ａの抵抗Ｒ１と容量Ｃ１による時定数が十分大きな値であれば、ＬＰＦ部４ａの出力電圧ＶＬＰＦの変動は影響がない程度まで平滑化することが可能となる。
【００３６】
信号保持タイミングの駆動では、期間ｔ１２〜ｔ１４で垂直出力線２に出力する行が固定になっており、その間のタイミングｔ１３において駆動信号ＰＴＳは“Ｌ”になることにより光電変換信号保持容量ＣＴＳに光電変換信号が保持される。このように垂直出力線２に接続する画素部１が切り替わらないタイミングで信号の保持を行うことにより、スイッチングノイズなどの影響を少なくすることが可能となる。また、信号保持のタイミングｔ１３に垂直出力線２に出力する行は、３画素混合の場合は２画素目、４画素混合の場合は３画素目か４画素目など、画素混合を行う複数の行のうち中央寄りの行であれば、画素混合処理をする複数の画素部のうち、重心の画素部の信号の影響が強くなるので、タイミングのずれによる画質への影響を低減できる。
【００３７】
図３の高速切り替え駆動を行うことにより、垂直出力線２に接続する画素部１の数は同じタイミングで１つだけとなる。これにより、画素混合処理をする画素部１の数に応じて垂直出力線２に繋がる増幅トランジスタＭ３の実効ゲート幅Ｗが増加することもなく、電圧降下量が小さくなることもなくなる。よって、フローティングディフュージョンＦＤのダイナミックレンジを広く保つことが可能となる。
【００３８】
本実施形態によれば、ｍ個の画素部の信号で画素混合処理を行う場合、画素混合する行の画素部１を同時に垂直出力線２に接続する従来の加算画素同時接続駆動において、電流をｍ倍に増加したときと同様の画素ダイナミックレンジの拡大効果が得られる。これにより、電流制御用の回路を追加しない簡単な構成で画素ダイナミックレンジの広い画素混合処理を実現できる。また、電流を増加させることにより同等の画素ダイナミックレンジを得る場合と比べ、消費電力を低減することが可能であり、画素混合処理を行う画素部の数が増加するほど消費電力の低減効果は大きくなる。
【００３９】
図３の高速切り替え駆動では、垂直出力線２に接続する画素部の数が１つになるように駆動しているが、図４や図５のように、各駆動信号ＰＳＥＬの“Ｈ”の期間をオーバーラップさせても良い。また、ノンオーバーラップのように全ての駆動信号ＰＳＥＬが“Ｌ”になるタイミングがあっても良い。
【００４０】
図４および図５は、図３とは異なる高速切り替え駆動を詳細に示すタイミングチャートである。
【００４１】
図４の高速切り替え駆動では、期間ｔ２〜ｔ３やｔ４〜ｔ５など、画素混合処理を行う複数行の駆動信号ＰＳＥＬが同時に“Ｈ”になるオーバーラップ期間が存在する。オーバーラップ期間では、１つの垂直出力線２に複数の画素部１が接続されるので、増幅トランジスタＭ３の実効ゲート幅Ｗが増加し、電圧降下量が小さくなる。オーバーラップ期間とオーバーラップしない期間は高速に切り替わるので、平滑化を考慮した実効ゲート幅Ｗは、オーバーラップ期間の割合に応じて増加する。つまり、垂直出力線２に接続する画素部１の数が同じタイミングで１つだけとなる図３の高速切り替え駆動よりも画素ダイナミックレンジは低下するが、従来の加算画素同時接続駆動に比べて画素ダイナミックレンジは拡大する。
【００４２】
図５の高速切り替え駆動では、期間ｔ１〜ｔ２やｔ３〜ｔ４など、全ての画素部１が垂直出力線２に接続しない未接続期間（ノンオーバーラップ期間）が存在する。未接続期間では、画素部１が接続されないので電流源３により垂直出力線２の電圧Ｖｘは低下していく。未接続期間を設けることで、平滑化を考慮した実効ゲート幅Ｗは未接続期間の割合に応じて減少する。つまり、垂直出力線２に接続する画素部１の数が同じタイミングで１つだけとなる図３の高速切り替え駆動よりも画素ダイナミックレンジが拡大する。
【００４３】
また、本実施形態の固体撮像素子の回路構成を図６や図７のように構成しても良い。図６および図７は、本実施形態の固体撮像素子の他の回路構成を示している。
【００４４】
図６は、ＬＰＦ部４ａを備えていない点が図１の構成と異なっている。垂直出力線２やトランジスタＭ５、トランジスタＭ６には寄生抵抗やオン抵抗が存在する。また、垂直出力線２や垂直出力線２に接続する画素部１の選択トランジスタＭ４の持つ寄生容量、保持容量ＣＴＳ、ＣＴＮにより保持信号の帯域は制限される。これにより、垂直出力線２の高速切り替え駆動による変動が平滑化される。また、図７に示すように垂直出力線２とトランジスタＭ５、トランジスタＭ６の間に列アンプ９を接続しても良い。列アンプ９には帯域に制限があるので、列アンプ９により垂直出力線２の高速切り替え駆動による変動が平滑化される。
【００４５】
本実施形態では、上下に連続する３行の画素混合処理の例を示したが、画素混合処理を行う行数および行の間隔はこれに限られるものではない。例えば、ベイヤー配列を考慮して、２画素間隔で画素混合処理を行う場合もある。また、駆動信号ＰＳＥＬを“Ｈ”にして垂直出力線２に接続する行の順番も本実施形態に限られるものではない。
【００４６】
［実施形態２］
図８を参照して、実施形態２の固体撮像素子について説明する。
【００４７】
図８は、実施形態２の固体撮像素子のＬＰＦ部４ｂの回路構成を示し、ＬＰＦ部４ｂ以外の構成は図１と同様である。
【００４８】
ＬＰＦ部４ｂは、追加容量Ｃａと、追加抵抗Ｒａと、容量追加用トランジスタＭ７と、抵抗追加用トランジスタＭ８と、駆動信号ＰＣａｄｄおよびＰＲａｄｄを供給する駆動信号とを有する。駆動信号ＰＣａｄｄを“Ｈ”にし、駆動信号ＰＲａｄｄを“Ｌ”にすることにより、追加容量Ｃａと追加抵抗Ｒａを有効にすることが可能となる。
【００４９】
実施形態１では、ＬＰＦ部４ａを容量Ｃ１と抵抗Ｒ１のみで構成していたが、高速切り替え駆動において垂直出力線２の電圧Ｖｘの変動を平滑化するためには、抵抗値及び容量値から求められる時定数は大きくなってしまう。しかし、大きな時定数のＬＰＦ部があると、全画素読み出し駆動など、高速切り替え駆動を行わない場合の応答性を低下させてしまう。これに対して、本実施形態のＬＰＦ部４ｂの回路構成では、追加容量Ｃａおよび追加抵抗Ｒａの接続・切断を駆動信号ＰＣａｄｄ及びＰＲａｄｄにより切り替えられる。これにより、全画素読み出し駆動では切り離し（時定数を増加しない）、画素混合処理時は接続する（時定数を増加する）という使い分けが可能となる。
【００５０】
このように、本実施形態によれば、全画素読み出し駆動における応答性を低下させることなく、画素混合処理による画質を向上させることができる。
【００５１】
［実施形態３］
図９および図１０を参照して、実施形態３の固体撮像素子の駆動方法について説明する。
【００５２】
図９は、実施形態３の固体撮像素子の駆動方法の切り替え処理を示している。
【００５３】
本実施形態の画素混合処理における固体撮像素子は、図２に示す実施形態１と同様の高速切り替え駆動と、図１０に示す従来と同様の加算画素同時接続駆動とが撮影条件に応じて切り替えられる。
【００５４】
高速切り替え駆動では画素ダイナミックレンジを拡大することが可能であるが、撮影条件によっては画素ダイナミックレンジを拡大する必要のない場合がある。それは、画素混合処理を行う画素数が少ない場合と撮影時のＩＳＯ感度が高い場合である。画素混合処理を行う画素数が少ないと、垂直出力線２に接続する増幅トランジスタＭ３の実効ゲート幅Ｗの増加が少なく、電圧降下量も維持できるため、画素ダイナミックレンジ低下の影響が小さくなる。また、撮影時のＩＳＯ感度が高いと、列回路５や撮像素子の外部で信号が増幅されるため、使用可能な画素ダイナミックレンジは狭くなる。このような画素ダイナミックレンジを拡大する必要のない場合には、高速切り替え駆動を行う回路を動作させなくて良いので、消費電力を低減することができる。
【００５５】
ここで、図９を参照して、実施形態３の画素混合処理における固体撮像素子の駆動方法の切り替え処理について説明する。なお、図９の処理は、後述する撮像装置の制御回路１０６により実行される。
【００５６】
Ｓ１では、制御回路１０６は、画素混合処理を行う加算平均画素数と予め設定された基準画素数とを比較する。そして、加算平均画素数が基準画素数より多い場合は、画素ダイナミックレンジを拡大する必要があると判定し、高速切り替え駆動により撮像素子を駆動する（Ｓ４）。また、加算平均画素数が基準画素数より少ない場合はＳ２に進む。
【００５７】
Ｓ２では、制御回路１０６は、撮影時のＩＳＯ感度と予め設定された基準ＩＳＯ感度とを比較する。そして、撮影時のＩＳＯ感度が基準ＩＳＯ感度より低い場合は、画素ダイナミックレンジを拡大する必要があると判定し、高速切り替え駆動により撮像素子を駆動する（Ｓ４）。また、撮影時のＩＳＯ感度が基準ＩＳＯ感度より高い場合はＳ３に進む。
【００５８】
Ｓ３では、制御回路１０６は、加算画素同時接続駆動により撮像素子を駆動する。例えば基準画素数を４画素、基準ＩＳＯ感度を８００とすると、画素混合処理を３画素以下で行い、かつ、撮影時ＩＳＯ感度が８００未満の場合には、加算画素同時接続駆動を行う。
【００５９】
本実施形態では、画素混合処理を行う画素数を最初に判定したが、ＩＳＯ感度を先に判定しても良いし、いずれか一方を判定しても良い。また、画素混合処理を行う画素数により基準ＩＳＯ感度を変更しても良い。
【００６０】
次に、図１０のタイミングチャートを参照して、加算画素同時接続駆動について説明する。
【００６１】
加算画素同時接続駆動は、画素混合処理を行う行の駆動信号ＰＳＥＬが同時に“Ｈ”になり、複数行の画素部１が垂直出力線２と接続される点が高速切り替え駆動と異なっている。同時に垂直出力線２に複数の画素部１が接続されるので、実効ゲート幅Ｗは増加し、画素ダイナミックレンジは狭くなる。
【００６２】
本実施形態によれば、画素ダイナミックレンジを拡大する必要がない場合は、加算画素同時接続駆動による画素混合処理を行うことで、画質と消費電力を最適化することができる。
【００６３】
＜撮像装置の構成＞
最後に、図１１を参照して、本実施形態の固体撮像素子が実装される撮像装置の構成について説明する。
【００６４】
図１１において、本実施形態の固体撮像素子１０１は、不図示の光学系で結像された光学像を受光する。アナログフロントエンド（ＡＦＥ）１０２は、基準レベルの調整（クランプ処理）およびアナログデジタル変換処理を行う。デジタルフロントエンド（ＤＦＥ）１０３は、各画素部のデジタル出力を受けて画像信号の補正や画素の並び替えなどのデジタル処理を行う。画像処理部１０４は、ＤＦＥ１０３からのデジタル出力に対して現像処理を行う。メモリ回路１０５は画像処理部１０４の作業用メモリであり、連続撮影などにおいてはバッファメモリとしても使用される。制御回路１０６は、撮像装置全体を統括的に制御し、周知のＣＰＵなどを内蔵する。操作回路１０７は、撮像装置の操作部材による操作入力を電気的に受け付ける。表示部１０８は画像などを表示するＬＣＤパネルなどである。記録回路１０９は、具体的にはメモリカードやハードディスクなどの記録媒体である。タイミング発生回路（ＴＧ）１１０は、固体撮像素子１０１を駆動する各種タイミングを生成する駆動部である。
【００６５】
［他の実施形態］
本発明は、以下の処理を実行することによっても実現される。即ち本実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵなど）がプログラムを読み出して実行する処理である。
【００６６】
また、上述の実施形態では、本発明の固体撮像素子をデジタルカメラなどの撮像装置に実装した例を説明したが、カメラ付き携帯電話や携帯ゲーム機、タブレットやスマートフォンなどの電子機器に本発明を実施しても良い。
【図１】
2015180005.tif 000003
【図２】
2015180005.tif 000004
【図３】
2015180005.tif 000005
【図４】
2015180005.tif 000006
【図５】
2015180005.tif 000007
【図６】
2015180005.tif 000008
【図７】
2015180005.tif 000009
【図８】
2015180005.tif 000010
【図９】
2015180005.tif 000011
【図１０】
2015180005.tif 000012
【図１１】
2015180005.tif 000013