(57)【要約】【課題】半導体素子接続パッドに被着させためっき金属層に剥がれが発生しにくいとともに、半導体素子接続パッドに酸化や腐食が発生しにくい配線基板を提供すること。【解決手段】絶縁基板１上に、配線導体２を超える厚みのソルダーレジスト層３が被着されているとともにソルダーレジスト層３の一部の領域が薄膜化されており、薄膜化された領域内に半導体素子接続パッド４の頂部が露出するとともに半導体素子接続パッド４の基部がソルダーレジスト層３で被覆されて成る配線基板において、半導体素子接続パッド４は、薄膜化されたソルダーレジスト層３の上面より低くかつ絶縁基板１の上面よりも高い位置から頂部にかけてエッチングされて細らされているとともに、細らされた部位と薄膜化されたソルダーレジスト層３との間に隙間Ｇが形成されており、細らされた部位の表面に隙間Ｇを充填する厚みのめっき金属層５が被着されている。【選択図】図１
2015050308.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子接続パッドを一部に有する銅から成る所定厚みの配線導体が上面に被着された絶縁基板上に、前記配線導体を超える厚みのソルダーレジスト層が被着されているとともに該ソルダーレジスト層における一部の領域が前記配線導体の厚み以下に薄膜化されており、該薄膜化された領域内に前記半導体素子接続パッドの頂部が露出するとともに該半導体素子接続パッドの基部が前記薄膜化されたソルダーレジスト層で被覆されて成る配線基板において、前記半導体素子接続パッドは、前記薄膜化されたソルダーレジスト層の上面より低くかつ前記絶縁基板の上面よりも高い位置から前記頂部にかけてエッチングされて細らされているとともに、該細らされた部位と前記薄膜化されたソルダーレジスト層との間に隙間が形成されており、前記細らされた部位の表面に前記隙間を充填する厚みのめっき金属層が被着されていることを特徴とする配線基板。
【請求項２】
半導体素子接続パッドを一部に有する銅から成る所定厚みの配線導体が上面に被着された絶縁基板上に、前記配線導体を超える厚みのソルダーレジスト層を被着するとともに該ソルダーレジスト層における一部の領域を前記配線導体の厚み以下に薄膜化し、該薄膜化された領域内に前記半導体素子接続パッドの頂部を露出させるとともに該半導体素子接続パッドの基部を前記薄膜化されたソルダーレジスト層で被覆する工程と、前記半導体素子接続パッドを、前記薄膜化されたソルダーレジスト層の上面よりも低くかつ前記絶縁基板の上面よりも高い位置から前記頂部にかけてエッチングして細らせるとともに、該細らせた部位と前記薄膜化されたソルダーレジスト層との間に隙間を形成する工程と、前記細らせた部位の表面に前記隙間を充填する厚みのめっき金属層を被着する工程と、を行うことを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を搭載するために用いられる配線基板およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、図３に示すように、半導体素子Ｓをフリップチップ接続により搭載するため等に用いられる配線基板として、半導体素子Ｓの電極端子Ｔが接続される半導体素子接続パッド１１を一部に有する銅から成る所定厚みの配線導体１２が上面に被着された絶縁基板１３上に、配線導体１２を超える厚みのソルダーレジスト層１４が被着されているとともに、ソルダーレジスト層１４の一部の領域Ａが配線導体１２の厚み以下に薄膜化されており、この薄膜化された領域Ａ内に半導体素子接続パッド１１の頂部が露出し、かつ半導体素子接続パッド１１の基部が薄膜化されたソルダーレジスト層１４で被覆された配線基板が知られている。なお、ソルダーレジスト層１４から露出する半導体素子接続パッド１１の表面には半田濡れ性に優れるめっき金属層１５が１〜２μｍの厚みに予め被着されている。
【０００３】
そして、この従来の配線基板においては、めっき金属層１５が被着された半導体素子接続パッド１１の頂部と半導体素子Ｓの電極端子Ｔとを半田バンプＢを介して接合することにより半導体素子Ｓが配線基板に実装される。
【０００４】
しかしながら、この従来の配線基板においては、めっき金属層１５は、薄膜化されたソルダーレジスト層１４から露出する頂部のみに被着されており、めっき金属層１５の半導体素子接続パッド１１の側面に対する被着面積が小さい。そのため、めっき金属層１５の被着強度が弱く、めっき金属層１５上に半田バンプＢを介して半導体素子Ｓの電極端子Ｔを接続した後に、めっき金属層１５を上方に引っ張る応力が加えられると、めっき金属層１５の縁から剥がれが発生して半導体素子接続パッド１１と半導体素子Ｓの電極端子Ｔとの接続信頼性を低下させてしまうという問題点があった。
【０００５】
また、薄膜化されたソルダーレジスト層１４の上面とめっき金属層１５との境界におけるめっき金属層１５の表面から半導体素子接続パッド１１の側面までの距離がめっき金属層１５の厚みの分の１〜２μｍしかない。そのため、水分等がこの境界を通して半導体素子接続パッド１１まで浸入しやすく、半導体素子接続パッドに酸化や腐食を発生させやすいという問題点があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−３３０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、半導体素子接続パッドの表面に被着させためっき金属層に剥がれが発生しにくいとともに、半導体素子接続パッドに酸化や腐食が発生しにくい配線基板を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の配線基板は、半導体素子接続パッドを一部に有する銅から成る所定厚みの配線導体が上面に被着された絶縁基板上に、前記配線導体を超える厚みのソルダーレジスト層が被着されているとともに該ソルダーレジスト層における一部の領域が前記配線導体の厚み以下に薄膜化されており、該薄膜化された領域内に前記半導体素子接続パッドの頂部が露出するとともに該半導体素子接続パッドの基部が前記薄膜化されたソルダーレジスト層で被覆されて成る配線基板において、前記半導体素子接続パッドは、前記薄膜化されたソルダーレジスト層の上面より低くかつ前記絶縁基板の上面よりも高い位置から前記頂部にかけてエッチングされて細らされているとともに、該細らされた部位と前記薄膜化されたソルダーレジスト層との間に隙間が形成されており、前記細らされた部位の表面に前記隙間を充填する厚みのめっき金属層が被着されていることを特徴とするものである。
【０００９】
また、本発明の配線基板の製造方法は、半導体素子接続パッドを一部に有する銅から成る所定厚みの配線導体が上面に被着された絶縁基板上に、前記配線導体を超える厚みのソルダーレジスト層を被着するとともに該ソルダーレジスト層における一部の領域を前記配線導体の厚み以下に薄膜化し、該薄膜化された領域内に前記半導体素子接続パッドの頂部を露出させるとともに該半導体素子接続パッドの基部を前記薄膜化されたソルダーレジスト層で被覆する工程と、前記半導体素子接続パッドを、前記薄膜化されたソルダーレジスト層の上面よりも低くかつ前記絶縁基板の上面よりも高い位置から前記頂部にかけてエッチングして細らせるとともに、該細らせた部位と前記薄膜化されたソルダーレジスト層との間に隙間を形成する工程と、前記細らせた部位の表面に前記隙間を充填する厚みのめっき金属層を被着する工程と、を行うことを特徴とするものである。
【発明の効果】
【００１０】
本発明の配線基板によれば、半導体素子接続パッドは、薄膜化されたソルダーレジスト層の上面より低くかつ絶縁基板の上面よりも高い位置から半導体素子接続パッドの頂部にかけてエッチングされて細らされているとともに、細らされた部位と薄膜化されたソルダーレジスト層との間に隙間が形成されており、この細らされた部位の表面に隙間を充填する厚みのめっき金属層が被着されていることから、隙間に充填されためっき金属層が被着強度を高めるための楔として機能する。さらに、隙間の深さの分、めっき金属層の表面から半導体素子接続パッドの側面までのめっき金属層とソルダーレジスト層との境界の距離が長くなるので、水分等がこの境界を通して半導体素子接続パッドの側面まで侵入しにくくなる。したがって、半導体素子接続パッドの表面に被着させためっき金属層に剥がれが発生しにくいとともに、半導体素子接続パッドに酸化や腐食が発生しにくいものとなる。
【００１１】
また、本発明の配線基板の製造方法によれば、半導体素子接続パッドを、ソルダーレジスト層の上面よりも低くかつ絶縁基板の上面よりも高い位置から半導体素子接続パッドの頂部にかけてエッチングして細らせるとともに、細らせた部位と薄膜化されたソルダーレジスト層との間に隙間を形成した後、細らせた部位の表面に隙間を充填する厚みのめっき金属層を被着することから、隙間に充填されためっき金属層を、被着強度を高めるための楔として機能させることができる。さらに、隙間の深さの分、めっき金属層の表面から半導体素子接続パッドの側面までのめっき金属層とソルダーレジスト層との境界の距離を長くできるで、水分等がこの境界を通して半導体素子接続パッドの側面まで侵入しにくくできる。したがって、半導体素子接続パッドの表面に被着させためっき金属層に剥がれが発生しにくいとともに、半導体素子接続パッドに酸化や腐食が発生しにくい配線基板を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２（ａ）〜（ｃ）は、本発明の配線基板の製造方法を説明するための工程毎の概略断面図である。
【図３】図３は、従来の配線基板を示す概略断面図である。
【発明を実施するための形態】
【００１３】
次に、本発明の配線基板の実施形態の一例について、図１を基にして説明する。図１に示すように、本発明の配線基板は、絶縁基板１の上面に配線導体２が被着されているとともに、その上にソルダーレジスト層３が被着されている。
【００１４】
絶縁基板１は例えば、ガラスクロス入りの熱硬化性樹脂や無機絶縁フィラー入りの熱硬化性樹脂から成る。配線導体２は銅から成り、周知のセミアディティブ法等を用いて形成されている。配線導体２の厚みは１０〜２０μｍ程度である。配線導体２は、例えば幅が２０μｍ以下の帯状のパターンを含み、そのパターンの一部に半導体素子接続パッド４を有している。
【００１５】
ソルダーレジスト層３は、無機絶縁フィラー入りの熱硬化性樹脂から成る。ソルダーレジスト層３は、配線導体２を３〜１０μｍ程度超える厚みであり、その一部の領域Ａが配線導体２の厚み以下に薄膜化されている。そして、この薄膜化された領域Ａ内において、半導体素子接続パッド４の頂部が露出している。半導体素子接続パッド４の頂部が露出する高さは０〜１５μｍ程度である。また、半導体素子接続パッド４の基部は、薄膜化されたソルダーレジスト層３により被覆されている。半導体素子接続パッド４の基部が被覆される高さは５〜１５μｍ程度である。このように、半導体素子接続パッド４の基部がソルダーレジスト層３により被覆されていることにより、半導体素子接続パッド４の絶縁基板１への被着強度を補強することができる。さらに、例えば一つの領域Ａの中に複数の半導体素子接続パッド４が互いに隣接して配置されている場合等に、互いに隣接する半導体素子接続パッド４間の電気的絶縁信頼性を高いものとすることができる。
【００１６】
さらに、本発明においては、半導体素子接続パッド４は、薄膜化されたソルダーレジスト層３の上面より低くかつ絶縁基板１の上面よりも高い位置から半導体素子接続パッド４の頂部にかけてエッチングされて細らされているとともに、細らされた部位と薄膜化されたソルダーレジスト層３との間に隙間Ｇが形成されている。エッチングされた厚みｔは２〜３μｍ程度である。そして、半導体素子接続パッド４の細らされた表面に、半田濡れ性に優れるめっき金属層５が隙間Ｇを充填する厚みに被着されている。めっき金属層５としては、例えばニッケルめっき層と金めっき層とを順次被着させたもの、ニッケルめっき層とパラジウムめっき層と金めっき層とを順次被着させたもの、錫めっき層を被着させたもの等が用いられる。めっき金属層５の厚みは２〜３μｍ程度であり、エッチングされた厚みｔと略同じ厚みが好ましい。
【００１７】
このように、本発明の配線基板おいては、半導体素子接続パッド４は、薄膜化されたソルダーレジスト層３の上面より低くかつ絶縁基板１の上面よりも高い位置から半導体素子接続パッド４の頂部にかけてエッチングされて細らされているとともに、細らされた部位と薄膜化されたソルダーレジスト層３との間に隙間Ｇが形成されており、この細らされた部位の表面に隙間Ｇを充填する厚みのめっき金属層５が被着されていることから、隙間Ｇに充填されためっき金属層５が被着強度を高めるための楔として機能する。さらに、隙間Ｇの深さの分、めっき金属層５の表面から半導体素子接続パッド４の側面までのめっき金属層５とソルダーレジスト層３との境界の距離が長くなるので、水分等がこの境界を通して半導体素子接続パッド４の側面まで侵入しにくくなる。したがって、半導体素子接続パッド４の表面に被着させためっき金属層５に剥がれが発生しにくいとともに、半導体素子接続パッド４に酸化や腐食が発生しにくいものとなる。
【００１８】
なお、本発明の配線基板においては、めっき金属層５が被着された半導体素子接続パッド４の頂部と半導体素子Ｓの電極端子Ｔとを半田バンプＢを介して接合することにより半導体素子Ｓが配線基板に実装されることとなる。
【００１９】
次に、上述した配線基板の製造方法について、図２を基に説明する。なお、図１で説明した箇所と同一箇所には同一の符号を付与し、その詳細な説明は省略する。先ず、図２（ａ）に示すように、半導体素子接続パッド４を一部に有する銅から成る所定厚みの配線導体２が上面に被着された絶縁基板１上に、配線導体２を超える厚みのソルダーレジスト層３を、ソルダーレジスト層３の一部の領域Ａが配線導体２の厚み以下に薄膜化されて、この薄膜化された領域Ａ内に半導体素子接続パッド４の頂部が露出し、かつ半導体素子接続パッド４の基部が薄膜化されたソルダーレジスト層３で被覆されるように形成する。
【００２０】
配線導体２は、上述したように、セミアディティブ法を用いて形成する。ソルダーレジスト層３は、例えば、配線導体２が形成された絶縁基板１上にソルダーレジスト層３用の熱硬化性樹脂層を配線導体２を超える厚みに被着した後、その樹脂層における領域Ａを上方からサンドブラスト加工やレーザ加工で掘削して薄膜化することにより形成される。あるいは、配線導体２が形成された絶縁基板１上にソルダーレジスト層３用の感光性樹脂層を配線導体２を超える厚みに被着した後、この樹脂層における領域Ａが選択的に未露光部として残るように残部を露光処理するとともに、この未露光部が配線導体２の厚み以下で残るように現像処理した後、樹脂層を熱硬化させることにより形成される。
【００２１】
次に、図２（ｂ）に示すように、半導体素子接続パッド４を、薄膜化されたソルダーレジスト層３の上面よりも低くかつ絶縁基板１の上面よりも高い位置から半導体素子接続パッド４の頂部にかけてエッチングして細らせるとともに、細らせた部位と薄膜化されたソルダーレジスト層３との間に隙間Ｇを形成する。エッチングする厚みｔは、２〜３μｍの範囲が好ましい。
【００２２】
次に、図２（ｃ）に示すように、半導体素子接続パッド４の細らせた部位の表面に、隙間Ｇを充填する厚みのめっき金属層５を被着させる。めっき金属層５の厚みは２〜３μｍ程度であり、エッチングされた厚みｔと略同じ厚みが好ましい。めっき金属層５は、例えばニッケルめっき層と金めっき層とを順次被着させて成る場合、厚みが２〜３μｍ程度のニッケルめっき層上に厚みが０．１〜１μｍ程度の金めっき層を被着させればよい。
【００２３】
このように、本発明の配線基板の製造方法によれば、半導体素子接続パッド４を、薄膜化されたソルダーレジスト層３の上面よりも低くかつ絶縁基板１の上面よりも高い位置から半導体素子接続パッド４の頂部にかけてエッチングして細らせるとともに、細らせた部位と薄膜化されたソルダーレジスト層４との間に隙間Ｇを形成した後、細らせた部位の表面に隙間Ｇを充填する厚みのめっき金属層５を被着することから、隙間Ｇに充填されためっき金属層５を被着強度を高めるための楔として機能させることができる。さらに、隙間Ｇの深さの分、めっき金属層５の表面から半導体素子接続パッド４の側面までのめっき金属層５とソルダーレジスト層３との境界の距離を長くできるで、水分等がこの境界を通して半導体素子接続パッド４の側面まで侵入しにくくできる。したがって、半導体素子接続パッド４の表面に被着させためっき金属層５に剥がれが発生しにくいとともに、半導体素子接続パッド４に酸化や腐食が発生しにくい配線基板を提供することができる。
【符号の説明】
【００２４】
１    絶縁基板
２    配線導体
３    ソルダーレジスト層
４    半導体素子接続パッド
５    めっき金属層
Ａ    薄膜化された領域
Ｇ    隙間
【図１】
2015050308.tif 000003
【図２】
2015050308.tif 000004
【図３】
2015050308.tif 000005