(57)【要約】【課題】スイッチング電源装置のフィードバック回路にフィードフォワード回路を追加し、負荷変動を検出し、パルス幅変調信号ＰＷＭのパルス幅変調をおこなう。【解決手段】本発明のスイッチング電源装置の制御装置は、出力電圧をフィードバックしてパルス幅変調信号を生成するフィードバック回路と、直流電源に直列接続され、パルス幅変調信号に応じて駆動するスイッチング素子と、スイッチング素子の駆動に応じて、直流電源からの入力電圧が充電される単一のインダクタとを含み、制御装置は、単一のインダクタと直列接続された出力キャパシタの電流を異なる期間積分する２つの積分回路と、各積分回路の出力を比較して鋸歯状波信号を生成する鋸歯状波発生回路とを含み、フィードバック回路は、鋸歯状波信号と、出力電圧のフィードバック電圧とを比較してパルス幅変調信号のデューティーを可変するように構成されていることを特徴とする。【選択図】図１
2015076951.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源装置の制御装置であって、
前記スイッチング電源装置は、
出力電圧をフィードバックしてパルス幅変調信号を生成するフィードバック回路と、
直流電源に直列接続され、前記パルス幅変調信号に応じて駆動するスイッチング素子と、
前記スイッチング素子の駆動に応じて、前記直流電源からの入力電圧が充電される単一のインダクタと、
を含み、
前記制御装置は、
前記単一のインダクタと直列接続された出力キャパシタの電流を異なる期間積分する２つの積分回路と、
前記各積分回路の出力を比較して鋸歯状波信号を生成する鋸歯状波発生回路と、
を含み、
前記フィードバック回路は、前記鋸歯状波信号と、前記出力電圧のフィードバック電圧とを比較して前記パルス幅変調信号のデューティー比を可変するように構成されている
ことを特徴とするスイッチング電源装置の制御装置。
【請求項２】
前記２つの積分回路は、
前記出力キャパシタの電流を電圧信号に変換し、
前記変換された電圧信号にＤＣバイアスを加算し、
前記ＤＣバイアスが加算された電圧信号を、カレントミラー回路を介して積分キャパシタにチャージすることにより積分を行うことを特徴とする請求項１に記載のスイッチング電源装置の制御装置。
【請求項３】
前記２つの積分回路の異なる積分期間は、前記鋸歯状波信号の１周期分の期間、及び、複数の周期にわたる期間であることを特徴とする請求項１又は２に記載のスイッチング電源装置の制御装置。
【請求項４】
請求項１乃至３のいずれか１項に記載のスイッチング電源装置の制御装置と、前記スイッチング電源装置とを備えたことを特徴とする電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置の制御装置に関し、より詳細には、単一のインダクタを使用することによりＰＷＭ制御を行うスイッチング電源装置の制御装置に関する。
【背景技術】
【０００２】
携帯機器を含む電子機器の普及に伴い、電子機器への電源供給を行う電源装置への技術要求と市場規模が年々高まっている。このような状況下において、従来、インダクタを流れる電流に応じて、出力電圧の変動を抑えるようにしたスイッチング電源装置が知られている（特許文献１、図１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−５１９２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載のスイッチング電源装置は、ＰＷＭ制御に応じた出力電圧を提供することができるものの、ＰＷＭ制御の高速応答を十分に行うことができないという問題があった。
【課題を解決するための手段】
【０００５】
このような課題を解決するためのスイッチング電源装置の制御装置は、出力電圧をフィードバックしてパルス幅変調信号を生成するフィードバック回路と、直流電源に直列接続され、前記パルス幅変調信号に応じて駆動するスイッチング素子と、前記スイッチング素子の駆動に応じて、前記直流電源からの入力電圧が充電される単一のインダクタとを含み、前記制御装置は、前記単一のインダクタと直列接続された出力キャパシタの電流を異なる期間積分する２つの積分回路と、前記各積分回路の出力を比較して鋸歯状波信号を生成する鋸歯状波発生回路とを含み、前記フィードバック回路は、前記鋸歯状波信号と、前記出力電圧のフィードバック電圧とを比較して前記パルス幅変調信号のデューティー比を可変するように構成されている。
【０００６】
ここで、前記２つの積分回路は、前記出力キャパシタの電流を電圧信号に変換し、前記変換された電圧信号にＤＣバイアスを加算し、前記ＤＣバイアスが加算された電圧信号を、カレントミラー回路を介して積分キャパシタにチャージすることにより積分を行うようにしてもよい。
【０００７】
また、前記２つの積分回路の異なる積分期間は、前記鋸歯状波信号の１周期分の期間、及び、複数の周期にわたる期間としてもよい。
【０００８】
また、このような課題を解決するための電源システムは、前記スイッチング電源装置の制御装置と、前記スイッチング電源装置とを備える。
【発明の効果】
【０００９】
本発明によれば、過渡応答に優れた出力キャパシタに流れる電流を検出して鋸歯状波の振幅を制御するため、ＰＷＭ制御の高速応答を可能にする。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態にかかるスイッチング電源装置を含むシステム全体の概略を示す構成図である。
【図２】図１のフィードバック回路の構成例を示す図である
【図３】図１のフィードフォワード回路の概略を示す概念図である。
【図４】１期間積分器の構成例を示す図である。
【図５】ｎ期間積分器の構成例を示す図である。
【図６】鋸波発生回路の構成例を示す図である。
【図７】１期間積分器のタイミングチャートを示す図である。
【図８】ｎ期間積分器のタイミングチャートを示す図である。
【図９】鋸歯状波発生回路と、フィードバック回路への入力及びパルス幅変調信号ＰＷＭの出力のタイミングチャートを示す図である。
【図１０】第２実施形態にかかるスイッチング電源装置の構成を示す図である。
【発明を実施するための形態】
【００１１】
［第１実施形態］
以下、図面を参照しながら本発明の第１実施形態について詳細に説明する。
【００１２】
図１は、本発明の第１実施形態にかかるスイッチング電源装置１１０を含む電源システム（以下、単に「システム」という。）１００全体の概略例を示す図である。図１に示すように、システム１００は、ＰＷＭ制御に応じた直流電圧Ｖｏを出力するスイッチング電源装置１１０と、スイッチング電源装置１１０の出力電圧Ｖｏをフィードバックしてパルス幅変調信号ＰＷＭを生成するフィードバック回路２００と、スイッチング電源装置１１０内の出力キャパシタ１１６の電流からの過渡応答分を利用してＰＷＭ制御のための鋸歯状波のピーク値に反映させるフィードフォワード回路（制御装置）３００とを備える。
【００１３】
スイッチング電源装置１１０は、直流電源１１１と、直流電源１１１の正極側に直列接続され、パルス幅変調信号ＰＷＭに応じて駆動するスイッチング素子１１２と、スイッチング素子１１２に直列接続され、スイッチング素子１１２の駆動に応じて、直流電源１１１からの入力電圧が充電されるインダクタ１１３とを備える。また、スイッチング電源装置１１０は、インダクタ１１３に直列接続され、直流電源１１１から電源供給される負荷１１４と、インダクタ１１３に直列接続され、負荷電流変動時に負荷１１４に電力を供給する出力キャパシタ１１６とを備える。
【００１４】
さらに、スイッチング電源装置１１０は、直流電源１１１と出力キャパシタ１１６にそれぞれ並列に接続されたダイオード１１５を備える。なお、負荷１１４と出力キャパシタ１１６の一端はともに接地される。
【００１５】
スイッチング電源装置１１０は、単一インダクタ型単一出力のＤＣ／ＤＣ変換装置である。
【００１６】
この実施形態のシステム１００では、後述する鋸歯状波の１周期（１スイッチング期間）を基準として、ＰＷＭ制御が行うようになっている。
【００１７】
フィードバック回路２００は、スイッチング電源装置１１０の負荷１１４のインダクタ側から電圧を検出し、スイッチング素子１１２を制御するパルス幅変調信号ＰＷＭを発生する。フィードフォワード回路３００は、スイッチング電源装置１１０の出力キャパシタ１１６のインダクタ１１３側から電流を検出し、フィードフォワード回路に対し、検出した電流に基づく鋸歯状波を提供する。
【００１８】
ＤＣ／ＤＣ変換回路１１０のスイッチング素子１１２は、フィードバック回路２００からのパルス幅変調信号ＰＷＭのデューティー比に基づいて、スイッチングを行う。
【００１９】
図２は、フィードバック回路２００の構成例を示す図である。図２に示すように、フィードバック回路２００は、スイッチング電源装置１１０の出力電圧と基準電圧２０１との差を増幅するエラーアンプ２０２からの出力ＶＥと、フィードフォワード回路３００からの鋸歯状波Ｖｓａｗとを比較してパルス幅変調信号ＰＷＭを出力するコンパレータ２０３とを備える。
【００２０】
スイッチング電源装置１１０からの出力電圧はエラーアンプ２０２に入力されて、基準電圧Ｖｒｅｆからの差に対応する差信号がコンパレータ２０３に入力される。そして、フィードフォワード回路３００からの鋸歯状波Ｖｓａｗとエラーアンプ２０２からの差信号ＶＥとを比較することにより、パルス幅変調信号ＰＷＭのパルス幅を変調する。
【００２１】
ここで、コンパレータ２０３からは差信号ＶＥが鋸歯状波Ｖｓａｗより大きい場合はＨＩＧＨが出力され、差信号ＶＥが鋸歯状波Ｖｓａｗより小さい場合はＬＯＷが出力される。スイッチング電源装置１１０のスイッチング素子１１２は、ＨＩＧＨの信号により閉状態となり、ＬＯＷの信号により開状態となる。
【００２２】
図３は、フィードフォワード回路３００の構成例を示す図である。図３に示すように、フィードフォワード回路３００は、スイッチング電源装置１１０の出力キャパシタ１１６に流れる電流を検出し、電圧に変換するカレントセンサ３１０を備える。
【００２３】
また、フィードフォワード回路３００は、カレントセンサ３１０から出力した電圧を１のスイッチング期間で鋸歯状波制御信号Ｖｃｏｎに変換する１期間積分器（第１の積分回路）４００と、カレントセンサ３１０から出力した電圧をｎスイッチング期間ごとに追跡し（ｎは２以上の整数）、制御値を補償する電圧信号ΔＶを出力するｎ期間積分器（第２の積分回路）５００とを備える。
【００２４】
さらに、フィードフォワード回路３００は、１期間積分器４００からの鋸歯状波制御信号Ｖｃｏｎと、ｎ期間積分器５００からの電圧信号ΔＶとを加算して制御信号Ｖ´ｃｏｎを出力する加算器３２０と、加算器３２０からの信号を基に、パルス幅変調信号ＰＷＭを制御する鋸歯状波Ｖｓａｗを発生する鋸歯発生回路６００とを備える。
【００２５】
図４は、１期間積分器４００の構成例を示す図である。図４に示すように、１期間積分器４００は、カレントセンサ３１０からの電圧信号をＶｂｉａｓ（本実施形態において、例えば、５Ｖとする）のバイアスとともに出力する加算器４１０と、加算器４１０からの電圧を積分キャパシタ４０１にチャージさせるためのカレントミラー回路４２０とを備える。また、カレントミラー回路４２０の一方の出力（ゲート・ドレイン接続側）が負荷４０３に接続され、他方の出力が積分キャパシタ４０１に接続され、積分キャパシタ４０１は、スイッチング素子４０２と並列に接続される。さらに、１期間積分器４００は、積分キャパシタ４０１にチャージされた電圧により鋸歯発生回路６００を制御する信号を出力するためのサンプリングホルダ４３０を備える。
【００２６】
サンプリングホルダ４３０は、積分キャパシタ４０１のチャージ電圧をバッファするＯＰアンプ４３１と、スイッチング素子４３２と、ＯＰアンプ４３１からの電圧をチャージするサンプリングキャパシタ４３３と、サンプリングキャパシタ４３３の電圧をバッファするＯＰアンプ４３４とを備える。
【００２７】
スイッチング素子４０２は、１スイッチング期間ごとにクロック信号ＣＬＫ１が送信されることにより一時的に閉状態になるため、積分キャパシタ４０１のチャージ電圧は、１スイッチング期間ごとにリセットされる。またスイッチング素子４３２は、１スイッチング期間の終了時にクロック信号ＣＬＫ１´が送信されることにより一時的に閉状態になるため、サンプリングキャパシタのチャージ電圧も、１スイッチング期間ごとにリセットされる。
【００２８】
図５は、ｎ期間積分器５００を示す回路構成図である。図５に示すように、ｎ期間積分器５００は、カレントセンサ３１０からの電圧信号をＶｂｉａｓのバイアスとともに出力する加算器５１０と、加算器５１０からの電圧を、各積分キャパシタ５０１−１〜５０１−ｎにチャージするための多連出力型カレントミラー回路５２０とを備える。また、ｎ期間積分器５００のカレントミラー回路５２０の一方の出力（ゲート・ドレイン接続側）が負荷５０３に接続され、その他の出力が、それぞれ積分キャパシタ５０１−１〜５０１−ｎに接続され、積分キャパシタ５０１−１〜５０１−ｎには、スイッチング素子５０２−１〜５０２−ｎが並列に接続される。さらに、ｎ期間積分器５００は、バッファ５３１−１〜５３１−ｎを介して出力される積分キャパシタ５０１−１〜５０１−ｎからの電圧により出力キャパシタ１１６のチャージバランスを判断するための比較信号ＶＳＨを出力するためのサンプリングホルダ５３０と、サンプリングホルダ５３０からの比較信号ＶＳＨとしきい値を比較するコンパレータ５４０と、セレクタ５５０を備える。
【００２９】
スイッチング素子５０２−１は、ｎスイッチング期間ごとにクロック信号ＣＬＫ１が送信されることにより一時的に閉状態になるため、積分キャパシタ５０１−１のチャージ電圧は、ｎ期間ごとにリセットされる。スイッチング素子５０２−１へのクロック信号ＣＬＫ１の送信から１スイッチング期間を経過した後、今度はスイッチング素子５０２−２にクロック信号ＣＬＫ２が送信される。スイッチング素子５０２−２においてもｎスイッチング期間ごとにクロック信号ＣＬＫ２が送信され、積分キャパシタ５０１−２のチャージ電圧をｎ期間ごとにリセットする。同様に各スイッチング素子５０２−３〜ｎについても同様にクロック信号を送信され、スイッチング素子５０２−ｎへのクロック信号の送信から１スイッチング期間後、再度スイッチング素子５０２−１にクロック信号を送信される。
【００３０】
スイッチング素子５３２−１〜５３２−ｎについても同様に、ｎ期間のサイクルでクロック信号ＣＬＫ１´〜ＣＬＫｎ´が送信される。
【００３１】
セレクタ５５０は、コンパレータ５４０の出力がＨレベルのときに、正又は負の値の補償値ΔＶを出力する。コンパレータ５４０の出力がＬレベルのときに、補償値ΔＶとして０を出力する。
【００３２】
図６は、鋸歯状波発生回路６００の構成例を示す図である。図６に示すように、鋸歯状波発生回路６００は、電源６０１と、電源６０１に接続されたカレントミラー回路６１０とを備える。また、鋸歯発生回路６００は、ドレインに鋸歯状波発生回路６００のカレントミラー回路６１０の一方の出力（ゲート・ドレイン接続側）が接続され、ゲートが加算器３２０に接続されるトランジスタ６０２と、トランジスタ６０２に接続される抵抗６０５と、カレントミラー回路６１０の他方の出力に接続された鋸歯キャパシタ６０３とを備える。さらに、鋸歯発生回路６００は、鋸歯キャパシタ６０３と並列に接続されたスイッチング素子６０４とを備える。
【００３３】
図７は、１期間積分器４００のタイミングチャートを示す図である。
【００３４】
まず、出力キャパシタ１１６の電流Ｉｃが、カレントセンサ３１０により検出され、検出した電流Ｉｃが、電圧Ｖｉ＿ｃに変換される。次に、加算器４１０において、電圧Ｖｉ＿ｃをＶｂｉａｓ＝５Ｖのバイアスで送信するために、Ｖｉ＿ｃに５Ｖが加算される。加算された電圧Ｖｉ＿ｃ＋５Ｖは、カレントミラー回路４２０を介して積分キャパシタ４０１にチャージされる。
【００３５】
スイッチング素子４０２は、各スイッチング期間の開始時にクロック信号ＣＬＫ１が送信され、この信号により一時的に閉状態になり、積分キャパシタ４０１にチャージした電流を放出し、リセットする（キャパシタの電位差がなくなる）。スイッチング素子４０２が開状態になると、電圧Ｖｉ＿ｃ＋５Ｖが積分キャパシタ４０１にチャージされる。そして１スイッチング期間を経過すると、再度スイッチング素子４０２にクロック信号ＣＬＫ１が送信され、再度閉状態になり、電圧Ｖ１が放出される。
【００３６】
ここで、カレントミラーの伝送率をＲＣＳとして設定し、Ｒ１＝Ｒ２＝Ｒ３とすると、積分キャパシタにチャージされる電圧ＶＩの１のスイッチング期間の終了時における電圧（ピーク電圧）ＶＩ＿ｐｅａｋは、
【００３７】
【数１】
2015076951.tif 000003
【００３８】
となる。ここでＴＳは、１のスイッチング期間である。
【００３９】
サンプリングホルダ４３０は、スイッチング期間ごとのピーク電圧を、制御信号Ｖｃｏｎとして出力する。
【００４０】
積分キャパシタ４０１のチャージ電圧ＶＩは、ＯＰアンプ４３１によりバッファされる。ここで、スイッチング期間ＴＳ末期にスイッチング素子４３２が閉状態になることにより、ピーク電圧ＶＩ＿ｐｅａｋは、サンプリングキャパシタ４３３にチャージされる。サンプリングキャパシタ４３３のチャージ電圧となるＶＩ＿ｐｅａｋは、ＯＰアンプ４３４によりバッファされてスイッチング期間ごとに制御信号Ｖｃｏｎとして出力される。
【００４１】
このとき、図７に示すように、負荷１１４へ流れる電流が突然増えた場合、ピーク電圧ＶＩ＿ｐｅａｋは小さくなる。これは、突然の負荷変動が生じた場合、インダクタ１１３に流れる電流は急には上昇せず、その代わりに出力キャパシタ１１６から負荷１１４に電流を供給するため、出力キャパシタ１１６に流れる電流Ｉｃの値が下降する。これにより、電圧Ｖｉ＿ｃが一時的に下降する。そのため、積分キャパシタ４０１の電圧ＶＩも小さくなる。
【００４２】
負荷変動の情報は、サンプリングホルダ４３０においてピーク電圧ＶＩ＿ｐｅａｋとして表現される。
【００４３】
図８は、ｎ期間積分器５００のタイミングチャートを示す図である。
【００４４】
図７に示すように、１期間積分器４００において、積分は１スイッチング期間分しか行っていない。この積分回路は急激な負荷変動を感知することはできるが、チャージバランスは１期間分のみ考慮される。しかし過渡応答の間においては、チャージバランスは複数のスイッチング期間を考慮しなければならない。したがって、ｎ期間において積分を行うｎ期間積分器が必要になってくる。ｎ期間積分器は急激な負荷変動を感知することはできないが、鋸歯状波信号の制御値を補償するのに使用され、過渡応答時に出力電圧を調整する。
【００４５】
出力キャパシタ１１６の電流Ｉｃが、カレントセンサ３１０により検出され、検出した電流Ｉｃが、電圧Ｖｉ＿ｃに変換され、加算器４１０において、電圧Ｖｉ＿ｃをＶｂｉａｓ＝５Ｖのバイアスで送信するために、Ｖｉ＿ｃに５Ｖが加算されるのは、１期間積分器４００と同様である。
【００４６】
加算された電圧Ｖｉ＿ｃ＋５Ｖは、カレントミラー回路５２０を介して積分キャパシタ５０１−１にチャージされる。ここで、スイッチング素子５０２−１は、各スイッチング期間の開始時にクロック信号ＣＬＫ１が送信され、この信号により一時的に閉状態になり、積分キャパシタ５０１−１にチャージした電流を放出し、リセットする（キャパシタの電位差がなくなる）。
【００４７】
スイッチング素子５０２−１には、ｎスイッチング期間のサイクルでＣＬＫ１が送信されるため、ｎスイッチング期間におけるチャージバランスを追跡することができる。
【００４８】
ｎスイッチング期間の積分キャパシタ５０１−１へのチャージ電圧ＶＳＨは、コンパレータ５４０においてしきい値（しきい値電圧Ｖｎ）と比較される。しきい値電圧Ｖｎがチャージ電圧ＶＳＨより大きい場合は、出力キャパシタ１１６のチャージバランスが電流放出に偏っているため、加算器３２０において、１期間積分器４００からの出力電圧Ｖｃｏｎに補償電圧ΔＶが加算され、電圧信号Ｖ´ｃｏｎとして鋸歯発生回路６００に送信される。
【００４９】
一方でしきい値電圧Ｖｎがチャージ電圧ＶＳＨより小さい場合は、出力キャパシタ１１６のチャージバランスが均衡に近い状態であるため、出力電圧Ｖｃｏｎに補償値ΔＶは加算されず、Ｖ´ｃｏｎ＝Ｖｃｏｎとして、鋸歯発生回路６００に出力される。
【００５０】
また、各スイッチング素子５０２−１〜５０２−ｎは１スイッチング期間ごとにクロック信号ＣＬＫ１〜ＣＬＫｎが送信される。したがってスイッチング期間ごとに、ｎスイッチング期間前のチャージバランスを追跡して、補償値Ｖｃｏｎを加算することが可能となる。
【００５１】
なお、補償値ΔＶは、負荷の電流が大きくなる場合は負の値であり、負荷の電流が小さくなる場合は正の値である。補償値ΔＶの絶対値は動作条件により任意の値に設定することができ、負荷変動が大きくなるか小さくなるかは図示しない判定回路によって判定してもよい。
【００５２】
図９は、鋸歯状波発生回路６００と、フィードバック回路２００への入力及びパルス幅変調信号ＰＷＭの出力のタイミングチャートを示す図である。
【００５３】
鋸歯状波発生回路６００は、スイッチング素子６０４ＯＦＦの期間、電源６０１から鋸歯キャパシタ６０３に電流がチャージされる。電源６０１の電圧ＶＤＤは、トランジスタ６０２のゲートにかかる電圧Ｖ´ｃｏｎによって調整されるため、鋸歯状波のピーク電圧（振幅）は電圧Ｖ´ｃｏｎに比例した大きさになる。スイッチング素子が閉状態になると鋸歯キャパシタは放電され、電圧が０に戻る。その後、スイッチング素子６０４が開状態になると再び鋸歯キャパシタ６０３においてチャージが始まる。このようにして鋸歯発生回路６００は鋸歯状波Ｖｓａｗを発生する。
【００５４】
鋸歯状波の電圧信号Ｖｓａｗは、コンパレータ２０３の反転入力端子に入力される。また、負荷電圧Ｖｏと参照電源Ｖｒｅｆとの誤差信号ＶＥは、コンパレータ２０３の非反転入力端子に入力される。ここで、ＶＥがＶｓａｗよりも大きい場合は、コンパレータ２０３はＨＩＧＨを出力し、ＶＥがＶｓａｗよりも低い場合はＬＯＷを出力する。この出力がパルス幅変調信号ＰＷＭとなり、スイッチング素子１１２を制御する。ＨＩＧＨによりスイッチング素子１１２は閉状態になり、直流電源１１１からインダクタ１１３を介して電流が負荷１１４に送られる。一方でＬＯＷによりスイッチング素子１１２は開状態になり直流電源１１１からの電流の供給は停止する。
【００５５】
このように、本実施形態のシステム１００では、出力キャパシタ１１６の電流に応じてＰＷＭ制御のための鋸歯状波のピーク値に反映させ、鋸歯状波の傾きを変える。ここで、ＰＷＭ周期は一定であるため、鋸歯状波の傾きが変わることにより、パルス幅変調信号ＰＷＭのデューティー比を変更することができる。この場合、出力キャパシタ１１６は過渡応答性に優れるため、システム１００におけるＰＷＭ制御の高速応答が可能になる。
【００５６】
本実施形態のシステム１００では、負荷電流が大きくなると、出力キャパシタ１１６に流れる電流が減少するため、図７に示すように、ＶＩ＿ｐｅａｋが降下するため、鋸歯状波発生回路６００の制御電圧Ｖ´ｃｏｎは下降する。鋸歯状波のピーク電圧（振幅）は電圧Ｖ´ｃｏｎに比例した大きさになるため、このとき、鋸歯状波のピーク電圧（振幅）が小さくなり、鋸歯状波の傾きが小さくなる。
【００５７】
また、本実施形態のシステム１００では、負荷電流上昇により、鋸歯状波Ｖｓａｗの振幅が小さくなる、すなわち鋸歯状波の傾きが小さくなった場合、１スイッチング期間におけるＨＩＧＨのデューティー比が大きくなり、その分スイッチング素子１１２の閉状態が長くなり、直流電源１１１から負荷１１４に電流がより長い時間供給される。
【００５８】
ここで、ＶＥの値も上昇するが、鋸歯状波Ｖｓａｗの振幅が小さくなるため、フィードバック回路のみを使用する場合よりもより長い時間ＨＩＧＨを出力することができ、直流電源１１１から電流を供給する時間をより長くすることができる。さらに、フィードフォワード回路３００は、出力キャパシタ１１６に流れる電流Ｉｃを検出するため、フィードバック回路が出力電圧Ｖｏの変化を検出するよりも早く電流の変化を検出することができ、鋸歯状波Ｖｓａｗの振幅もすばやく制御することができる。
【００５９】
このように、短時間で負荷変動を検出し、さらにパルス幅変調信号ＰＷＭのデューティー比を制御することができるため、ＰＷＭ制御の高速応答が可能になる。
【００６０】
［第２実施形態］
本実施形態のスイッチング電源装置１０１０は、単一インダクタを使用することにより２つの出力を得るようにしたＤＣ／ＤＣ変換装置とした点が第１実施形態と異なる。以下、この実施形態のスイッチング電源装置１０１０について説明する。
【００６１】
図１０は、第２実施形態にかかるスイッチング電源装置１０１０を含むシステム１０００を示す構成図である。
【００６２】
図１０に示すように、スイッチング電源装置１０１０では、直流電源１０１１から出力される直流電流が２つの負荷１０２２、１０３２に供給され、単一インダクタを使用した二出力のＤＣ／ＤＣ変換装置が実現される。
【００６３】
図１０において、システム１０００は、図１に示したシステム１００と同様に、直流電源１０１１が、スイッチング素子１０１２を介してインダクタ１０１３に接続されている。
【００６４】
一方、図１に示すシステム１００と異なり、システム１０００は、インダクタ１０１３からの配線を分岐させ、第１の出力側（サブコンバータ１０２０）に出力キャパシタ１０２１と、負荷１０２２とを備える。また、システム１０００は、第２の出力側（サブコンバータ１０３０）に出力キャパシタ１０３１と、負荷１０３２とを備える。
【００６５】
インダクタ１０１３とサブコンバータ１０３０との間にはスイッチング素子１０３３が挿入され、スイッチング素子１０３３とスイッチング素子１０１２とにより各サブコンバータの出力電圧が制御される。
【００６６】
また、システム１０００は、システム１００と同様にフィードバック回路１２００及びフィードフォワード回路１３００を備える。
【００６７】
フィードバック回路１２００は、サブコンバータ１０２０からの出力電圧Ｖｏｕｔ１と参照電源Ｖｒｅｆ１との誤差ΔＶ１、及びサブコンバータ１０３０からの出力電圧Ｖｏｕｔ２と参照電源Ｖｒｅｆ２との誤差ΔＶ２をコンパレータ１２０３で比較してＳＥＬスイッチ１２０５により選択して鋸歯状波と比較するためのコンパレータ１２０６に入力し、また、コンパレータ１２０３からの出力をフリップフロップ回路１２０４に入力し、フリップフロップ回路１２０４からの出力信号によりスイッチング素子１０３３を制御する点が、図１及び２に記載のフィードバック回路２００と異なる。
【００６８】
フィードフォワード回路１３００は、サブコンバータ１０２０の出力キャパシタ１０２１に流れる電流Ｉｃ１およびサブコンバータ１０３０の出力キャパシタ１０３１に流れる電流Ｉｃ２を検出し、加算器１３０１において加算してカレントセンサ１３０２に入力する点を除いて、図１及び３に示したフィードフォワード回路３００と同様である。
【００６９】
このように構成することにより、このシステム１０００でも、第１実施形態と同様に、ＰＷＭ制御の高速応答が実現できる。
【００７０】
また、システム１０００についても、フィードフォワード回路を介して鋸歯状波の振幅を制御することにより制御遅延を防止することができる。これにより、過渡応答を防止し、一方の負荷の負荷変動による他方の負荷への影響（クロスレギュレーション）の防止につながる。
【符号の説明】
【００７１】
１００  電源システム
１１０  スイッチング電源装置
１１１  直流電源
１１２、４０２、５０２−１〜５０２−ｎ  スイッチング素子
１１３  インダクタ
１１４  負荷
１１６  出力キャパシタ
２００  フィードバック回路
２０２、  エラーアンプ
４３１、４３３、４３４  ＯＰアンプ
２０３、５４０  コンパレータ
３００  フィードフォワード回路
３１０  カレントセンサ
４００  １期間積分器
４０１、５０１−１〜５０１−ｎ  積分キャパシタ
４１０  加算器
４２０、５２０  カレントミラー回路
５００  ｎ期間積分器
６００  鋸歯状波発生回路
【図１】
2015076951.tif 000004
【図２】
2015076951.tif 000005
【図３】
2015076951.tif 000006
【図４】
2015076951.tif 000007
【図５】
2015076951.tif 000008
【図６】
2015076951.tif 000009
【図７】
2015076951.tif 000010
【図８】
2015076951.tif 000011
【図９】
2015076951.tif 000012
【図１０】
2015076951.tif 000013