(57)【要約】【課題】連続パルス動作時且つ負荷短絡時に主スイッチ素子を保護する。【解決手段】負荷１と接地との間に接続された主スイッチ素子ＳＷを保護する異常検出保護回路１０は、負荷と主スイッチ素子との接続ノードに接続された一端を有する第１の整流素子Ｄ２と、主スイッチ素子の制御端子と接地との間に接続された保護スイッチ素子Ｑ１と、駆動信号Ｓ１が供給される駆動ノードＮｄを介して主スイッチ素子の制御端子に接続された一端と第１の整流素子の他端に接続された他端とを含む第１の抵抗Ｒ１を有する時定数回路３とを備える。時定数回路は、負荷の短絡時において、駆動信号が第１のレベルに変化してから保護スイッチ素子がオフするまでの保護解除時間が、駆動信号が第２のレベルに変化してから保護スイッチ素子がオンするまでの保護動作時間より長くなるように、駆動信号を遅延させた制御信号を、第１の抵抗の他端から保護スイッチ素子の制御端子に供給する。【選択図】図１
2015076996.tif 000002
【特許請求の範囲】
【請求項１】
負荷と接地との間に接続された主スイッチ素子を保護する異常検出保護回路であって、
前記負荷と前記主スイッチ素子との接続ノードに接続された一端を有し、前記主スイッチ素子がオンしている時に順方向バイアスとなる第１の整流素子と、
前記主スイッチ素子の制御端子と接地との間に接続された保護スイッチ素子と、
駆動信号が供給される駆動ノードを介して前記主スイッチ素子の前記制御端子に接続された一端と、前記第１の整流素子の他端に接続された他端と、を含む第１の抵抗を有し、前記負荷の短絡時において、前記駆動信号が第１のレベルに変化してから前記保護スイッチ素子がオフするまでの保護解除時間が、前記駆動信号が前記第１のレベルより高い第２のレベルに変化してから前記保護スイッチ素子がオンするまでの保護動作時間より長くなるように、前記駆動信号を遅延させた制御信号を、前記第１の抵抗の他端から前記保護スイッチ素子の制御端子に供給する時定数回路と、を備える
ことを特徴とする異常検出保護回路。
【請求項２】
前記駆動信号は、連続したパルス波であることを特徴とする請求項１に記載の異常検出保護回路。
【請求項３】
前記保護解除時間は、前記駆動信号が前記第１のレベルになっている時間より長いことを特徴とする請求項１又は請求項２に記載の異常検出保護回路。
【請求項４】
前記時定数回路は、前記第１の抵抗の他端と接地との間に接続された容量素子を有し、
前記時定数回路において、前記容量素子を充電する充電電流の電流経路は、前記容量素子を放電する放電電流の電流経路と異なることを特徴とする請求項１から請求項３の何れかに記載の異常検出保護回路。
【請求項５】
前記時定数回路は、前記容量素子と前記駆動ノードとの間において前記第１の抵抗に直列に接続され、前記駆動信号が前記第２のレベルの時に順方向バイアスとなり、前記駆動信号が前記第１のレベルの時に逆方向バイアスとなる第２の整流素子を有することを特徴とする請求項４に記載の異常検出保護回路。
【請求項６】
前記時定数回路は、
前記容量素子に接続されたアノードを有する第３の整流素子と、
前記第３の整流素子のカソードと前記保護スイッチ素子の制御端子との間に接続された第２の抵抗と、
前記保護スイッチ素子の制御端子と接地との間に接続された第３の抵抗と、を有する
ことを特徴とする請求項５に記載の異常検出保護回路。
【請求項７】
前記第２の抵抗及び前記第３の抵抗は、それぞれ前記第１の抵抗より抵抗値が大きいことを特徴とする請求項６に記載の異常検出保護回路。
【請求項８】
前記駆動信号を前記駆動ノードに出力する制御回路を備え、
前記制御回路は、前記負荷と前記主スイッチ素子との接続ノードの電圧に応じて前記負荷の短絡又は断線を検出した場合に、前記駆動信号の出力を停止することを特徴とする請求項１から請求項７に記載の異常検出保護回路。
【請求項９】
前記制御回路は、前記負荷の短絡又は断線が発生した後、所定の期間が経過してから前記負荷の短絡又は断線を検出することを特徴とする請求項８に記載の異常検出保護回路。
【請求項１０】
負荷と接地との間に接続された主スイッチ素子を保護する異常検出保護回路であって、前記負荷と前記主スイッチ素子との接続ノードに接続された一端を有し、前記主スイッチ素子がオンしている時に順方向バイアスとなる第１の整流素子と、前記主スイッチ素子の制御端子と接地との間に接続された保護スイッチ素子と、駆動信号が供給される駆動ノードを介して前記主スイッチ素子の前記制御端子に接続された一端と前記第１の整流素子の他端に接続された他端とを含む第１の抵抗を有する時定数回路と、を備える異常検出保護回路の制御方法であって、
前記負荷の短絡時において、前記駆動信号が第１のレベルに変化してから前記保護スイッチ素子がオフするまでの保護解除時間が、前記駆動信号が前記第１のレベルより高い第２のレベルに変化してから前記保護スイッチ素子がオンするまでの保護動作時間より長くなるように、前記駆動信号を遅延させた制御信号を、前記第１の抵抗の他端から前記保護スイッチ素子の制御端子に供給し、前記保護スイッチ素子を制御する
ことを特徴とする異常検出保護回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異常時に主スイッチ素子を保護する異常検出保護回路および異常検出保護回路の制御方法に関する。
【背景技術】
【０００２】
従来、図４に示すように、負荷１の異常を検出して、主スイッチ素子（ＭＯＳＦＥＴ）ＳＷを保護できる異常検出保護回路１０Ｘが知られている（例えば、特許文献１参照）。この異常検出保護回路１０Ｘにおいて、負荷１に異常が発生していない定常時には、駆動信号Ｓ１がハイレベルになると主スイッチ素子ＳＷがオンするため、主スイッチ素子ＳＷのドレイン電圧が低下し、ダイオードＤ２が順方向バイアスになる。このとき、ダイオードＤ２のアノードと抵抗Ｒ１との接続ノードの電圧が低下するので、保護スイッチ素子Ｑ１がオフする。
【０００３】
ここで、負荷１が短絡した場合、主スイッチ素子ＳＷのドレイン電圧が電源電圧ＶＣＣまで上昇するので、ダイオードＤ２が逆方向バイアスになる。このとき、ダイオードＤ２のアノードと抵抗Ｒ１との接続ノードの電圧は、抵抗Ｒ１とコンデンサＣ１とで規定される時定数に応じて上昇するので、保護スイッチ素子Ｑ１がオンする。保護スイッチ素子Ｑ１がオンすると、主スイッチ素子ＳＷのゲートが接地に短絡され、主スイッチ素子ＳＷがオフする。これにより、主スイッチ素子ＳＷに電流が流れないようになり、これを保護できる。
【０００４】
抵抗Ｒ２及び抵抗Ｒ３は、それぞれ抵抗Ｒ１より抵抗値が十分大きい。そのため、コンデンサＣ１の充電電流Ｉ１と放電電流Ｉ２の大部分は、抵抗Ｒ１を流れる。従って、負荷短絡時において、駆動信号Ｓ１がローレベルからハイレベルに変化してから保護スイッチ素子Ｑ１がオンするまでの保護動作時間ｔａｘと、駆動信号Ｓ１がハイレベルからローレベルに変化してから保護スイッチ素子Ｑ１がオフするまでの保護解除時間ｔｂｘとは、概ね抵抗Ｒ１とコンデンサＣ１とで規定される時定数により定まる。即ち、保護動作時間ｔａｘと保護解除時間ｔｂｘは、ほぼ等しくなる。
【０００５】
保護動作時間ｔａｘと保護解除時間ｔｂｘは、次の式（１），式（３）で近似的に表される。式（１），式（３）のＶＣ１＿ｔｈは、保護スイッチ素子Ｑ１のオン／オフが切り替わる時のコンデンサＣ１の電圧（制御信号ＶＣ１）であり、式（２）で表される。式（１）のＶＣＰＵ＿Ｈｉ＿ｏは、駆動信号Ｓ１のハイレベルの電圧である。式（３）のＶＣ１＿ｏｕｔは、充電が終わった後のコンデンサＣ１の電圧（制御信号ＶＣ１）であり、式（４）で表される。
【０００６】
【数１】
2015076996.tif 000003
【０００７】
また、保護動作時間ｔａｘは、負荷１の短絡時に主スイッチ素子ＳＷを高速にオフできる程度に短く設定する必要がある。
【０００８】
制御回路２は、負荷１と主スイッチ素子ＳＷとの接続ノードの電圧に応じて負荷１の短絡又は断線を検出した時に駆動信号Ｓ１の出力を停止する。誤動作防止のため、制御回路２が短絡または解放を検出するタイミングは、実際に短絡または解放が起こったタイミングから所定の期間だけ遅れるようになっている。
【０００９】
また、駆動信号Ｓ１は、一旦ローレベルからハイレベルになった後、ハイレベルを継続する場合があると共に、連続したパルス波である場合（連続パルス動作）もある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−２４７０７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図５の波形図に示すように、従来の異常検出保護回路１０Ｘでは、負荷１が短絡している場合、時刻ｔ１１において駆動信号Ｓ１がハイレベルからローレベルに変化した後、オン状態の保護スイッチ素子Ｑ１は保護動作時間ｔａｘとほぼ等しい保護解除時間ｔｂｘが経過した後にオフする。
【００１２】
従って、連続パルス動作時においては、時刻ｔ１２において次に駆動信号Ｓ１がローレベルからハイレベルに変化した後、主スイッチ素子ＳＷは再びオンする。即ち、連続パルス動作時に負荷１が短絡した場合、制御回路２が駆動信号Ｓ１の出力を停止するまでの所定の期間、主スイッチ素子ＳＷがオン／オフを繰り返す。これにより、主スイッチ素子ＳＷに間欠的に大電流ＩＤが流れ、損失が過大になり、主スイッチ素子ＳＷが破壊される恐れがある。
【００１３】
そこで、本発明は、連続パルス動作時且つ負荷短絡時に主スイッチ素子を保護できる異常検出保護回路および異常検出保護回路の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一態様に係る異常検出保護回路は、
負荷と接地との間に接続された主スイッチ素子を保護する異常検出保護回路であって、
前記負荷と前記主スイッチ素子との接続ノードに接続された一端を有し、前記主スイッチ素子がオンしている時に順方向バイアスとなる第１の整流素子と、
前記主スイッチ素子の制御端子と接地との間に接続された保護スイッチ素子と、
駆動信号が供給される駆動ノードを介して前記主スイッチ素子の前記制御端子に接続された一端と、前記第１の整流素子の他端に接続された他端と、を含む第１の抵抗を有し、前記負荷の短絡時において、前記駆動信号が第１のレベルに変化してから前記保護スイッチ素子がオフするまでの保護解除時間が、前記駆動信号が前記第１のレベルより高い第２のレベルに変化してから前記保護スイッチ素子がオンするまでの保護動作時間より長くなるように、前記駆動信号を遅延させた制御信号を、前記第１の抵抗の他端から前記保護スイッチ素子の制御端子に供給する時定数回路と、を備える
ことを特徴とする。
【００１５】
また、前記異常検出保護回路において、
前記駆動信号は、連続したパルス波であってもよい。
【００１６】
また、前記異常検出保護回路において、
前記保護解除時間は、前記駆動信号が前記第１のレベルになっている時間より長くてもよい。
【００１７】
また、前記異常検出保護回路において、
前記時定数回路は、前記第１の抵抗の他端と接地との間に接続された容量素子を有し、
前記時定数回路において、前記容量素子を充電する充電電流の電流経路は、前記容量素子を放電する放電電流の電流経路と異なってもよい。
【００１８】
また、前記異常検出保護回路において、
前記時定数回路は、前記容量素子と前記駆動ノードとの間において前記第１の抵抗に直列に接続され、前記駆動信号が前記第２のレベルの時に順方向バイアスとなり、前記駆動信号が前記第１のレベルの時に逆方向バイアスとなる第２の整流素子を有してもよい。
【００１９】
また、前記異常検出保護回路において、
前記時定数回路は、
前記容量素子に接続されたアノードを有する第３の整流素子と、
前記第３の整流素子のカソードと前記保護スイッチ素子の制御端子との間に接続された第２の抵抗と、
前記保護スイッチ素子の制御端子と接地との間に接続された第３の抵抗と、を有してもよい。
【００２０】
また、前記異常検出保護回路において、
前記第２の抵抗及び前記第３の抵抗は、それぞれ前記第１の抵抗より抵抗値が大きくてもよい。
【００２１】
また、前記異常検出保護回路において、
前記駆動信号を前記駆動ノードに出力する制御回路を備え、
前記制御回路は、前記負荷と前記主スイッチ素子との接続ノードの電圧に応じて前記負荷の短絡又は断線を検出した場合に、前記駆動信号の出力を停止してもよい。
【００２２】
また、前記異常検出保護回路において、
前記制御回路は、前記負荷の短絡又は断線が発生した後、所定の期間が経過してから前記負荷の短絡又は断線を検出してもよい。
【００２３】
本発明の一態様に係る異常検出保護回路の制御方法は、
負荷と接地との間に接続された主スイッチ素子を保護する異常検出保護回路であって、前記負荷と前記主スイッチ素子との接続ノードに接続された一端を有し、前記主スイッチ素子がオンしている時に順方向バイアスとなる第１の整流素子と、前記主スイッチ素子の制御端子と接地との間に接続された保護スイッチ素子と、駆動信号が供給される駆動ノードを介して前記主スイッチ素子の前記制御端子に接続された一端と前記第１の整流素子の他端に接続された他端とを含む第１の抵抗を有する時定数回路と、を備える異常検出保護回路の制御方法であって、
前記負荷の短絡時において、前記駆動信号が第１のレベルに変化してから前記保護スイッチ素子がオフするまでの保護解除時間が、前記駆動信号が前記第１のレベルより高い第２のレベルに変化してから前記保護スイッチ素子がオンするまでの保護動作時間より長くなるように、前記駆動信号を遅延させた制御信号を、前記第１の抵抗の他端から前記保護スイッチ素子の制御端子に供給し、前記保護スイッチ素子を制御することを特徴とする。
【発明の効果】
【００２４】
本発明によれば、負荷の短絡時において、駆動信号が第１のレベルに変化してから保護スイッチ素子がオフするまでの保護解除時間が、駆動信号が第２のレベルに変化してから保護スイッチ素子がオンするまでの保護動作時間より長くなるように、駆動信号を遅延させた制御信号を、第１の抵抗の他端から保護スイッチ素子の制御端子に供給するようにしている。これにより、連続パルス動作時且つ負荷短絡時において、駆動信号が第１のレベルに変化した後、保護解除時間が経過する前に駆動信号が第２のレベルに変化すれば、保護スイッチ素子はオフになることなくオンを保持できる。即ち、主スイッチ素子はオフを保持できる。
【００２５】
従って、連続パルス動作時且つ負荷短絡時に、主スイッチ素子に間欠的に大電流が流れる恐れがないため、主スイッチ素子を保護できる。
【図面の簡単な説明】
【００２６】
【図１】第１の実施形態に係る異常検出保護回路の回路図である。
【図２】図１の異常検出保護回路の連続パルス動作時且つ負荷短絡時の波形図である。
【図３】第２の実施形態に係る異常検出保護回路の回路図である。
【図４】従来の異常検出保護回路の回路図である。
【図５】図４の異常検出保護回路の連続パルス動作時且つ負荷短絡時の波形図である。
【発明を実施するための形態】
【００２７】
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
【００２８】
（第１の実施形態）
図１は、第１の実施形態に係る異常検出保護回路１０の回路図である。異常検出保護回路１０は、負荷１の異常を検出した場合に、負荷１と接地との間に接続された主スイッチ素子ＳＷを保護する。負荷１の一端は、電源に接続され、電源電圧ＶＣＣが供給される。本実施形態では、主スイッチ素子ＳＷはＮ型ＭＯＳＦＥＴである。つまり、主スイッチ素子ＳＷのドレインは負荷１の他端に接続され、ソースは接地されている。
【００２９】
異常検出保護回路１０は、制御回路２と、ダイオード（第３の整流素子）Ｄ１と、ダイオード（第１の整流素子）Ｄ２と、ダイオード（第２の整流素子）Ｄ３と、保護スイッチ素子Ｑ１と、コンデンサ（容量素子）Ｃ１と、コンデンサＣ２，Ｃ３と、第１の抵抗Ｒ１と、第２の抵抗Ｒ２と、第３の抵抗Ｒ３と、抵抗Ｒ４，Ｒ６と、を備える。ダイオードＤ１，Ｄ３と、コンデンサＣ１と、第１から第３の抵抗Ｒ１〜Ｒ３は、時定数回路３を構成している。
【００３０】
制御回路２は、主スイッチ素子ＳＷを駆動するための駆動信号Ｓ１を駆動出力端子Ｔ１から駆動ノードＮｄに出力する。駆動ノードＮｄは、抵抗Ｒ４を介して主スイッチ素子ＳＷのゲート（制御端子）に接続されている。主スイッチ素子ＳＷのゲートと接地との間には、抵抗Ｒ５が接続されている。
【００３１】
駆動信号Ｓ１は、一旦ローレベル（第１のレベル）からローレベルより高いハイレベル（第２のレベル）になった後、ハイレベルを継続する場合があると共に、ローレベルとハイレベルとを繰り返す連続したパルス波である場合もある。駆動信号Ｓ１が連続したパルス波である場合の動作を、連続パルス動作と称する。
【００３２】
駆動信号Ｓ１に応じて、主スイッチ素子ＳＷはオン又はオフに切り替えられ、これにより負荷１に電流が流れるか否か切り替えられる。
【００３３】
ダイオードＤ２は、負荷１と主スイッチ素子ＳＷとの接続ノードに接続されたカソード（一端）を有する。ダイオードＤ２は、負荷１に異常（短絡及び解放）が発生していない定常時であって主スイッチ素子ＳＷがオンしている時に順方向バイアスとなり順方向電流を流し、負荷１の短絡時に逆方向バイアスとなり電流を殆ど流さない。
【００３４】
保護スイッチ素子Ｑ１は、主スイッチ素子ＳＷのゲートと接地との間に接続されている。本実施形態では、保護スイッチ素子Ｑ１はＮＰＮ型バイポーラトランジスタである。つまり、保護スイッチ素子Ｑ１のコレクタは主スイッチ素子ＳＷのゲートに接続され、保護スイッチ素子Ｑ１のエミッタは接地に接続されている。
【００３５】
時定数回路３の構成を説明する。第１の抵抗Ｒ１は、駆動ノードＮｄ及び抵抗Ｒ４を介して主スイッチ素子ＳＷのゲートに接続された一端と、ダイオードＤ３を介してダイオードＤ２のアノード（他端）に接続された他端と、を含む。コンデンサＣ１は、第１の抵抗Ｒ１の他端と接地との間に接続されている。具体的には、コンデンサＣ１の一端はダイオードＤ３を介して第１の抵抗Ｒ１の他端に接続され、コンデンサＣ１の他端は接地されている。
【００３６】
ダイオードＤ３は、コンデンサＣ１と駆動ノードＮｄとの間において第１の抵抗Ｒ１に直列に接続され、駆動信号Ｓ１がハイレベルの時に順方向バイアスとなり、駆動信号Ｓ１がローレベルの時に逆方向バイアスとなる。つまり、ダイオードＤ３は、コンデンサＣ１の充電時に順方向電流を流し、コンデンサＣ１の放電時に電流を殆ど流さない。本実施形態では、ダイオードＤ３は、カソードがダイオードＤ２のアノードとコンデンサＣ１との接続ノードに接続され、アノードが第１の抵抗Ｒ１の他端に接続されている。
【００３７】
ダイオードＤ１は、コンデンサＣ１の一端に接続されたアノードを有する。第２の抵抗Ｒ２は、ダイオードＤ１のカソードと保護スイッチ素子Ｑ１のベース（制御端子）との間に接続されている。第３の抵抗Ｒ３は、保護スイッチ素子Ｑ１のベースと接地との間に接続されている。つまり、ダイオードＤ１は、コンデンサＣ１側から第２の抵抗Ｒ２側に順方向電流を流し、第２の抵抗Ｒ２側からコンデンサＣ１側に電流を殆ど流さない。
【００３８】
第２の抵抗Ｒ２及び第３の抵抗Ｒ３は、それぞれ第１の抵抗Ｒ１より抵抗値が大きい。
【００３９】
時定数回路３は、負荷１の短絡時において、保護解除時間ｔｂが保護動作時間ｔａより長くなるように、駆動信号Ｓ１を遅延させた制御信号ＶＣ１を、第１の抵抗Ｒ１の他端からダイオードＤ３，Ｄ１及び第２の抵抗Ｒ２を介して保護スイッチ素子Ｑ１のベースに供給する。保護解除時間ｔｂは、駆動信号Ｓ１がハイレベルからローレベルに変化してから保護スイッチ素子Ｑ１がオフするまでの時間である。保護動作時間ｔａは、駆動信号Ｓ１がローレベルからハイレベルに変化してから保護スイッチ素子Ｑ１がオンするまでの時間である。
【００４０】
駆動信号Ｓ１が連続したパルス波である場合に、保護解除時間ｔｂは、駆動信号Ｓ１がローレベルになっている時間より長い。
【００４１】
時定数回路３において、ダイオードＤ３が設けられていることにより、コンデンサＣ１を充電する充電電流Ｉ１の電流経路は、コンデンサＣ１を放電する放電電流Ｉ２の電流経路と異なる。つまり、充電電流Ｉ１の電流経路は、駆動ノードＮｄ、第１の抵抗Ｒ１、ダイオードＤ３、コンデンサＣ１をこの順に通る経路である。放電電流Ｉ２の電流経路は、コンデンサＣ１、ダイオードＤ１、第２の抵抗Ｒ２、第３の抵抗Ｒ３をこの順に通る経路である。
【００４２】
負荷１と主スイッチ素子ＳＷとの接続ノードの電圧は、抵抗Ｒ６及びコンデンサＣ２，Ｃ３を介して制御回路２の状態検出端子Ｔ２に供給される。抵抗Ｒ６は、負荷１と主スイッチ素子ＳＷとの接続ノードに一端が接続され、状態検出端子Ｔ２に他端が接続されている。コンデンサＣ２は、状態検出端子Ｔ２と電源との間に接続されている。コンデンサＣ３は、状態検出端子Ｔ２と接地との間に接続されている。
【００４３】
制御回路２は、負荷１と主スイッチ素子ＳＷとの接続ノードの電圧に応じて負荷１の短絡又は断線を検出した場合に、駆動信号Ｓ１の出力を停止する。制御回路２は、負荷１の短絡又は断線が発生した後、所定の期間が経過してから負荷１の短絡又は断線を検出する。この所定の期間は、抵抗Ｒ６及びコンデンサＣ２，Ｃ３によって決定されている。
【００４４】
制御回路２は、状態検出端子Ｔ２の電圧が所定の短絡判定電圧以上であると判定した場合、負荷１の短絡を検出する。制御回路２は、状態検出端子Ｔ２の電圧が所定の断線検出電圧以下であると判定した場合、負荷１の断線を検出する。
【００４５】
保護動作時間ｔａと保護解除時間ｔｂは、以下の式（５），式（７）で近似的に表すことができる。式（５），式（７）のＶＣ１＿ｔｈは、保護スイッチ素子Ｑ１のオン／オフが切り替わる時のコンデンサＣ１の電圧（制御信号ＶＣ１）であり、式（６）で表される。式（５）のＶＣＰＵ＿Ｈｉ＿ｏは、駆動信号Ｓ１のハイレベルの電圧である。式（７）のＶＣ１＿ｏｕｔは、充電が終わった後のコンデンサＣ１の電圧（制御信号ＶＣ１）であり、式（８）で表される。
【００４６】
また、ＶＤ１，ＶＤ３は、ダイオードＤ１，Ｄ３の順方向電圧を表す。ＶＱ１＿ＢＥは、保護スイッチ素子Ｑ１のベース・エミッタ間電圧を表し、ＩＱ１＿ＢＥは、保護スイッチ素子Ｑ１のベース電流を表す。
【００４７】
【数２】
2015076996.tif 000004
【００４８】
前述した第１から第３の抵抗Ｒ１〜Ｒ３の関係及び上記式から分かるように、保護動作時間ｔａは概ね第１の抵抗Ｒ１の値により設定可能であり、保護解除時間ｔｂは概ね第２の抵抗Ｒ２の値により設定可能である。つまり、保護動作時間ｔａと保護解除時間ｔｂとを互いに独立して設定できる。
【００４９】
次に、図２を参照して、異常検出保護回路１０の動作について説明する。
図２は、図１の異常検出保護回路１０の連続パルス動作時且つ負荷短絡時の波形図である。まず、時刻ｔ１において駆動信号Ｓ１がローレベルからハイレベルになると、主スイッチ素子ＳＷのゲート・ソース間電圧ＶＧＳが上昇し、主スイッチ素子ＳＷがオンする。負荷１が短絡しているため、主スイッチ素子ＳＷのドレイン・ソース間電圧は電源電圧ＶＣＣから殆ど低下しない。そのため、ダイオードＤ２が逆方向バイアスになる。この時、主スイッチ素子ＳＷに定常時より大きなドレイン電流ＩＤが流れる。
【００５０】
ダイオードＤ２が逆方向バイアスになるため、充電電流Ｉ１は、第１の抵抗Ｒ１とダイオードＤ３とを経由してコンデンサＣ１に流れ込む。ここで、第２及び第３の抵抗Ｒ２，Ｒ３は、それぞれ第１の抵抗Ｒ１より抵抗値が十分大きいため、第２の抵抗Ｒ２側に流れる電流は十分小さい。従って、制御信号ＶＣ１は、概ね第１の抵抗Ｒ１とコンデンサＣ１とで規定される時定数に応じて上昇する。そして、時刻ｔ２において保護スイッチ素子Ｑ１がオンする。つまり、時刻ｔ１からｔ２の時間が、保護動作時間ｔａである。
【００５１】
保護スイッチ素子Ｑ１がオンすると、主スイッチ素子ＳＷのゲートが接地に短絡され、主スイッチ素子ＳＷがオフする。これにより、負荷１及び主スイッチ素子ＳＷにドレイン電流ＩＤが流れないようになり、主スイッチ素子ＳＷを保護できる。
【００５２】
主スイッチ素子ＳＷを効果的に保護するため、保護動作時間ｔａは可能な限り短く設定することが好ましい。
【００５３】
次に、時刻ｔ３において駆動信号Ｓ１がハイレベルからローレベルになると、ダイオードＤ３が逆方向バイアスになるため、放電電流Ｉ２は、第１の抵抗Ｒ１側には殆ど流れず、ダイオードＤ１側に流れる。つまり、放電電流Ｉ２は、コンデンサＣ１から、ダイオードＤ１と、第２の抵抗Ｒ２と、第３の抵抗Ｒ３及び保護スイッチ素子Ｑ１とを経由して接地に流れる。従って、制御信号ＶＣ１は、概ね第２の抵抗Ｒ２とコンデンサＣ１とで規定される時定数に応じて低下する。
【００５４】
前述のように、保護解除時間ｔｂは、保護動作時間ｔａより長く、且つ、駆動信号Ｓ１がローレベルになっている時間（時刻ｔ３からｔ４）より長い。そのため、時刻ｔ３から保護解除時間ｔｂが経過する前、即ち保護スイッチ素子Ｑ１がオンからオフに切り替わる前に、時刻ｔ４において駆動信号Ｓ１がローレベルからハイレベルになる。
【００５５】
従って、時刻ｔ４以降、再び充電電流Ｉ１がコンデンサＣ１に流れ込むため、制御信号ＶＣ１は上昇する。即ち、時刻ｔ２以降、保護スイッチ素子Ｑ１はオンを保持するため、主スイッチ素子ＳＷはオフを保持し、ドレイン電流ＩＤが流れない。
【００５６】
図示は省略するが、制御回路２は、時刻ｔ１で負荷１と主スイッチ素子ＳＷとの接続ノードの電圧が電源電圧ＶＣＣ付近に上昇した後、所定の期間が経過してから（例えば時刻ｔ５以降）、状態検出端子Ｔ２の電圧が上昇することで負荷１の短絡を検出し、駆動信号Ｓ１の出力を停止する。これにより、負荷１が短絡しているにも拘らず駆動信号Ｓ１が出力され続けることを防止できる。
【００５７】
一方、負荷１に異常が発生していない定常時には、駆動信号Ｓ１がハイレベルになると主スイッチ素子ＳＷがオンするため、主スイッチ素子ＳＷのドレイン電圧が低下し、ダイオードＤ２が順方向バイアスになる。このとき、制御信号ＶＣ１が低下するので、保護スイッチ素子Ｑ１がオフする。従って、連続パルス動作時且つ定常時における主スイッチ素子ＳＷのドレイン電流ＩＤは、図２に破線で示すように、駆動信号Ｓ１のパルス波に対応した波形となる。
【００５８】
以上で説明したように、本実施形態によれば、負荷１の短絡時において保護解除時間ｔｂが保護動作時間ｔａより長くなるようにしている。これにより、連続パルス動作時且つ負荷短絡時において、駆動信号Ｓ１がローレベルに変化した後、保護解除時間ｔｂが経過する前に駆動信号Ｓ１がハイレベルに変化することで、保護スイッチ素子Ｑ１はオフになることなくオンを保持できる。即ち、主スイッチ素子ＳＷはオフを保持できる。従って、連続パルス動作時且つ負荷短絡時に、主スイッチ素子ＳＷに間欠的に大電流が流れる恐れがないため、主スイッチ素子ＳＷを保護できる。
【００５９】
また、負荷１の特性によっては、主スイッチ素子ＳＷがオンした時にスパイク電流が発生する可能性があるが、このスパイク電流は時定数回路３により吸収される。従って、スパイク電流による保護スイッチ素子Ｑ１の誤動作を防止できる。
【００６０】
また、時定数回路３により、駆動信号Ｓ１がハイレベルに変化した時に保護スイッチ素子Ｑ１が主スイッチ素子ＳＷより早くオンしてしまうことを防止できる。
【００６１】
（第２の実施形態）
図３は、第２の実施形態に係る異常検出保護回路１０の回路図である。図３に示すように、本実施形態では、ダイオードＤ３の接続位置が第１の実施形態と異なる。つまり、ダイオードＤ３は、カソードがコンデンサＣ１に接続され、アノードがダイオードＤ２のアノードと第１の抵抗Ｒ１との接続ノードに接続されている。その他の構成は、第１の実施形態と同一であるため、同一の要素に同一の符号を付して説明を省略する。
【００６２】
このような構成によっても、ダイオードＤ３は、駆動信号Ｓ１がハイレベルの時に順方向バイアスとなり、駆動信号Ｓ１がローレベルの時に逆方向バイアスとなるので、第１の実施形態と同様の効果が得られる。
【００６３】
なお、第１及び第２の実施形態と異なり、ダイオードＤ３は、カソードが第１の抵抗Ｒ１の一端に接続され、アノードが駆動ノードＮｄに接続されてもよい。この構成によっても同じ効果が得られる。
【００６４】
また、主スイッチ素子ＳＷとして、バイポーラトランジスタ等の他のスイッチ素子を用いてもよい。保護スイッチ素子Ｑ１として、ＭＯＳＦＥＴ等の他のスイッチ素子を用いてもよい。
【００６５】
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【００６６】
１  負荷
２  制御回路
３  時定数回路
ＳＷ  主スイッチ素子
Ｑ１  保護スイッチ素子
Ｄ１  ダイオード（第３の整流素子）
Ｄ２  ダイオード（第１の整流素子）
Ｄ３  ダイオード（第２の整流素子）
Ｒ１  第１の抵抗
Ｒ２  第２の抵抗
Ｒ３  第３の抵抗
Ｒ４〜Ｒ６  抵抗
Ｃ１  コンデンサ（容量素子）
Ｃ２，Ｃ３  コンデンサ
１０  異常検出保護回路
【図１】
2015076996.tif 000005
【図２】
2015076996.tif 000006
【図３】
2015076996.tif 000007
【図４】
2015076996.tif 000008
【図５】
2015076996.tif 000009