(57)【要約】【課題】複数の実装部品間のシールド効果を安定的に維持でき、かつこれらの実装部品間の信号特性の劣化を抑制することが可能な回路モジュールを提供する。【解決手段】本発明に係る回路モジュールは、回路基板と、第１の実装部品と、第２の実装部品と、封止体と、シールドとを具備する。回路基板は、実装面と、実装面に配設された表層配線層と、内部配線層とを有する。第１の実装部品は、実装面上に実装される。第２の実装部品は、実装面上に実装され、内部配線層を介して第１の実装部品と電気的に接続される。封止体は、実装面上に形成され、第１及び第２の実装部品を被覆する封止体であって、第１及び第２の実装部品の間に、封止体の主面から表層配線層まで形成されたトレンチを備える。シールドは、トレンチの内部に形成され表層配線層に当接する内部シールド部と、封止体と内部シールド部とを被覆する外部シールド部とを有する。【選択図】図３
2015053298.tif 000002
【特許請求の範囲】
【請求項１】
配線基板であって、実装面と、前記実装面に配設された表層配線層と、前記基板内に形成された内部配線層とを有する回路基板と、
前記実装面上に実装された第１の実装部品と、
前記実装面上に実装され、前記内部配線層を介して前記第１の実装部品と電気的に接続された第２の実装部品と、
前記実装面上に形成され、前記第１の実装部品及び第２の実装部品を被覆する封止体であって、前記第１の実装部品と前記第２の実装部品との間に、前記封止体の主面から前記表層配線層まで形成されたトレンチを備える封止体と、
前記トレンチの内部に形成され、前記表層配線層に当接する内部シールド部と、前記封止体と前記内部シールド部とを被覆する外部シールド部と、を有するシールドと
を具備する回路モジュール。
【請求項２】
請求項１に記載の回路モジュールであって、
前記内部配線層は、複数の内部配線層を含み、
前記第１の実装部品と前記第２の実装部品は、前記複数の内部配線層のうち、前記表層配線層に隣接する内部配線層によって相互に電気的に接続される
回路モジュール。
【請求項３】
請求項２に記載の回路モジュールであって、
前記回路基板は、前記複数の内部配線層の間に形成され、内蔵部品を収容する部品収容層をさらに有し、
前記一配線層は、前記部品収容層よりも前記実装面側に配設される
回路モジュール。
【請求項４】
請求項３に記載の回路モジュールであって、
前記回路基板は、前記部品収容層に形成され前記内蔵部品を取り囲んで配設された導電性のコア部をさらに有する
回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装部品が回路基板に実装され、封止された回路モジュールに関する。
【背景技術】
【０００２】
回路基板上に複数の実装部品が実装され、各種電子機器に搭載される回路モジュールが知られている。このような回路モジュールは、一般に、実装部品を被覆する封止体上に電磁シールドを形成し、モジュール内外の電磁波に起因する障害（電磁障害）を防止する構成が採用される。
【０００３】
さらに、回路基板に複数の実装部品が実装される場合、実装部品間の電磁障害を防止するため、実装部品間を隔てるように内部シールドを配設した回路モジュールも開発されている。また、実装部品は上述のように封止体によって被覆されているため、封止体を部分的に除去してトレンチ（溝）を形成し、当該トレンチ内に導電体を形成することにより上記内部シールドとすることができる。
【０００４】
例えば特許文献１には、複数の実装部品を被覆する封止体に、回路基板内部までトレンチが形成され、当該トレンチ内に導電体が形成されたモジュール部品が開示されている。複数の実装部品は、このトレンチの下方に形成された内部配線層を介して相互に接続される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２２５６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に係るモジュール部品は、上記トレンチが回路基板の内部まで形成されているため、部品間を接続する配線層をトレンチよりも下部に形成する必要がある。これにより、部品間を接続する長さが長くなり、部品間の信号特性の劣化等を招くおそれがあった。また、トレンチ内の導電体を基板表層のグランド端子に接続しようとすると、十分な接続が得ることが難しく、所期のシールド効果を安定して得ることが難しかった。
【０００７】
以上のような事情に鑑み、本発明の目的は、複数の実装部品間のシールド効果を安定的に維持でき、かつこれらの実装部品間の信号特性の劣化を抑制することが可能な回路モジュールを提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一形態に係る回路モジュールは、回路基板と、第１の実装部品と、第２の実装部品と、封止体と、シールドとを具備する。
上記回路基板は、配線基板であって、実装面と、上記実装面に配設された表層配線層と、上記基板内に形成された内部配線層とを有する。
上記第１の実装部品は、上記実装面上に実装される。
上記第２の実装部品は、上記実装面上に実装され、上記内部配線層を介して上記第１の実装部品と電気的に接続される。
上記封止体は、上記実装面上に形成され、上記第１の実装部品及び第２の実装部品を被覆する封止体であって、上記第１の実装部品と上記第２の実装部品との間に、上記封止体の主面から上記表層配線層まで形成されたトレンチを備える。
上記シールドは、上記トレンチの内部に形成され、上記表層配線層に当接する内部シールド部と、上記封止体と上記内部シールド部とを被覆する外部シールド部と、を有する。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る回路モジュールの斜視図である。
【図２】同回路モジュールの平面図である。
【図３】同回路モジュールの断面図（図２中Ａ−Ａ線）である。
【図４】同回路モジュールの回路基板の平面図である。
【図５】同回路モジュールの部品収容層を図中のＺ軸方向から見た断面図である。
【図６】同回路モジュールの製造方法を示す模式図である。
【図７】同回路モジュールの製造方法を示す模式図である。
【図８】同回路モジュールの製造方法を示す模式図である。
【図９】同回路モジュールの比較例の模式的な拡大断面図である。
【図１０】同回路モジュールの比較例の模式的な拡大断面図である。
【発明を実施するための形態】
【００１０】
本発明の一実施形態に係る回路モジュールは、回路基板と、第１の実装部品と、第２の実装部品と、封止体と、シールドとを具備する。
上記回路基板は、配線基板であって、実装面と、上記実装面に配設された表層配線層と、上記基板内に形成された内部配線層とを有する。
上記第１の実装部品は、上記実装面上に実装される。
上記第２の実装部品は、上記実装面上に実装され、上記内部配線層を介して上記第１の実装部品と電気的に接続される。
上記封止体は、上記実装面上に形成され、上記第１の実装部品及び第２の実装部品を被覆する封止体であって、上記第１の実装部品と上記第２の実装部品との間に、上記封止体の主面から上記表層配線層まで形成されたトレンチを備える。
上記シールドは、上記トレンチの内部に形成され、上記表層配線層に当接する内部シールド部と、上記封止体と上記内部シールド部とを被覆する外部シールド部と、を有する。
【００１１】
上記回路モジュールによれば、トレンチが回路モジュール内部まで形成されていない。これにより、第１及び第２の実装部品間を、表層配線層の近傍の内部配線層で接続することができ、接続の長さを短縮することができる。したがって、第１及び第２の実装部品間の抵抗を低減し、これらの部品間における信号特性の劣化を防止することができる。
【００１２】
さらに、内部シールド部は、トレンチの底部に露出する表層配線層と接続することができる。これにより、内部シールド部と表層配線層とを十分な面積の平坦面で接続することが可能となる。したがって、表層配線層を介してシールドを安定的に接地させることが可能となり、シールド効果を高めることが可能となる。
【００１３】
上記内部配線層は、複数の内部配線層を含み、
上記第１の実装部品と上記第２の実装部品は、上記複数の内部配線層のうち、上記表層配線層に隣接する内部配線層によって相互に電気的に接続されていてもよい。
これにより、第１及び第２の実装部品の接続の長さをより短縮することが可能となり、信号特性の劣化防止に貢献することができる。
【００１４】
また、上記回路基板は、上記複数の内部配線層の間に形成され、内蔵部品を収容する部品収容層をさらに有し、
上記一配線層は、上記部品収容層よりも上記実装面側に配設されてもよい。
これにより、回路基板が部品内蔵基板として構成される場合であっても、第１及び第２の実装部品の接続の長さを短縮することができる。
【００１５】
この場合に、上記回路基板は、上記部品収容層に形成され上記内蔵部品を取り囲んで配設された導電性のコア部をさらに有してもよい。
これにより、回路基板の剛性を高め、内蔵部品を保護することが可能となる。また、放熱性を高めることも可能となる。さらに、内蔵部品の内外における電磁波に起因する障害を抑制し、回路モジュールの動作の不具合や信号特性の劣化等を防止することが可能となる。
【００１６】
本発明の実施形態に係る回路モジュールについて説明する。
【００１７】
［回路モジュールの構成］
図１は、本実施形態に係る回路モジュール１００の斜視図であり、図２は回路モジュール１００の平面図である。また、図３は回路モジュール１００の断面図であり、図２のＡ−Ａ線における断面図である。なお各図において、Ｘ軸方向、Ｙ軸方向及びＺ軸方向は互いに直交する方向を示し、Ｚ軸方向は回路モジュールの厚み方向（上下方向）を示す。
【００１８】
図１乃至図３に示すように、回路モジュール１００は、回路基板１０１、第１の実装部品１０２ａ、第２の実装部品１０２ｂ、封止体１０３及びシールド１０４を備える。回路モジュール１００は、回路基板１０１上に第１の実装部品１０２ａ及び第２の実装部品１０２ｂが配置され、それらを被覆するように封止体１０３及びシールド１０４が形成される。回路モジュール１００の大きさや形状は特に限定されないが、例えば数十ｍｍ角で厚さ数ｍｍの直方体形状であるものとすることができる。
【００１９】
回路基板１０１は、第１の実装部品１０２ａ及び第２の実装部品１０２ｂ等が実装される基板であり、図３に示すように、実装面１０１ａと、その反対側の端子面１０１ｂとを有する配線基板として構成される。回路基板１０１は、表層配線層１１１（図４参照）と、回路基板１０１内に形成された内部配線層１１２とを有し、各配線層が絶縁層を介して積層される。回路基板１０１の各配線層は、典型的には所定形状にパターニングされた銅箔で構成されるが、これに限定されない。回路基板１０１の絶縁層を構成する材料は、典型的にはガラスエポキシ系材料が適用されるが、これに限定されず、例えば絶縁性セラミック材料等も採用可能である。
【００２０】
図４は、回路基板１０１の平面図である。同図に示すように、表層配線層１１１は、グランド（ＧＮＤ）電位に接続されるグランド導体１１１ｇと、ランド１１１ａ及びランド１１１ｂとを含み、実装面１０１ａ上に配設される。グランド導体１１１ｇは、本実施形態において、後述するトレンチ１０５に沿って配設され、グランド電位に接続される。ランド１１１ａ及びランド１１１ｂは、それぞれ、実装面１０１ａに実装される第１の実装部品１０２ａ及び第２の実装部品１０２ｂの各端子と接続される。なお、表層配線層１１１は、図４等に示す構成に限定されず、所期の回路設計に応じた配線パターンとすることができる。
【００２１】
本実施形態において、内部配線層１１２は複数の内部配線層を含み、具体的には、図３に示すように、上部配線層１１２ａと、下部配線層１１２ｂとを含む。上部配線層１１２ａは、複数の内部配線層のうち、表層配線層１１１に隣接する内部配線層として構成される。下部配線層１１２ｂは、後述する部品収容層１１３を挟んで上部配線層１１２ａと対向し、端子面１０１ｂ側に形成される。内部配線層１１２の構成は上記に限定されず、表層配線層１１１と同様に所期の配線パターンとすることが可能である。また図示はしないが、端子面１０１ｂ上にも、他の電子機器等と接続可能な外部接続端子等を含む表層配線層が配設されていてもよい。
【００２２】
上部配線層１１２ａは、ビア１１６ａ及びビア１１６ｂを介してランド１１１ａ及びランド１１１ｂと接続される。ビア１１６ａ及びビア１１６ｂは、回路基板１０１の深さ方向（Ｚ軸方向）に延びる導体であり、ビア１１６ａはランド１１１ａと上部配線層１１２ａとを、ビア１１６ｂはランド１１１ｂと上部配線層１１２ａとを、それぞれ接続する。これにより、ランド１１１ａ、ビア１１６ａ、上部配線層１１２ａ、ビア１１６ｂ及びランド１１１ｂは、電気的に接続される。ビア１１６ａ及びビア１１６ｂの構成は特に限定されない。例えば、スタッドやピンを用いた構成とすることができるが、レーザー加工、エッチング加工等により形成された孔に導体が埋め込まれた構成としてもよい。
【００２３】
これにより、上部配線層１１２ａは、第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間を相互に電気的に接続するように構成される。また上部配線層１１２ａは、図３、図４等に示すように、第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間を隔てるように実装面１０１ａ上に形成されたトレンチ１０５及びグランド導体１１１ｇのＺ軸方向下方を通過するように構成される。
【００２４】
さらに本実施形態において、回路基板１０１は、内蔵部品１１４を収容し複数の内部配線層１１２間に形成された部品収容層１１３を有し、部品内蔵基板として構成される。
【００２５】
図５は、部品収容層１１３をＺ軸方向から見た断面図であり、内蔵部品１１４及びコア部１１５を含む断面を示す。部品収容層１１３は、上部配線層１１２ａと下部配線層１１２ｂとの間に形成され、所定の内蔵部品１１４を収容する。部品収容層１１３は、絶縁層内に、内蔵部品１１４及び後述するコア部１１５が埋設された構成を有する。内蔵部品１１４は、例えば、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ、集積回路（ＩＣ）等の電子部品等とすることができる。内蔵部品１１４は、図示しない端子等を介して内部配線層１１２と接続される。
【００２６】
回路基板１０１は、本実施形態において、部品収容層１１３に形成され内蔵部品１１４を取り囲んで配設された導電性のコア部１１５をさらに有する。コア部１１５の形状は、内蔵部品１１４を収容する空間を有すれば特に限定されず、例えば図３及び図５に示すように、内蔵部品１１４と略同一の厚みの矩形環状に構成される。またコア部１１５の材料は、例えば銅や銅合金等を適用することができ、例えば内部配線層１１２を介してグランド電位に接続される。コア部１１５は、回路基板１０１の剛性を高め、内蔵部品１１４を保護する機能を有する。また、コア部１１５により、放熱性を高めることもできる。
【００２７】
なお、部品収容層１１３は、複数の内蔵部品１１４を収容していてもよい。この場合に、内蔵部品１１４各々を取り囲む複数のコア部１１５が配置されることで、複数の内蔵部品１１４間における電磁波に起因する障害（電磁障害）を抑制することが可能となる。
【００２８】
第１の実装部品１０２ａ及び第２の実装部品１０２ｂは、いずれも、回路基板１０１の実装面１０１ａに実装された電子部品等であり、例えば、集積回路（ＩＣ）、コンデンサ、インダクタ、抵抗、水晶振動子、デュプレクサ、フィルタ、パワーアンプ等である。以下、回路基板１０１は２個の実装部品（第１の実装部品１０２ａ及び第２の実装部品１０２ｂ）を有するとして説明するが、実装部品の数及び配置については特に限定されない。
【００２９】
第１の実装部品１０２ａは、はんだＨによるはんだ接合によってランド１１１ａと接続される図示しない複数の端子を有する。これら複数の端子と接続されるランド１１１ａのうち、例えば後述するトレンチ１０５の近傍に位置するランド１１１ａには、ビア１１６ａが接続される。
【００３０】
同様に、第２の実装部品１０２ｂは、はんだＨによるはんだ接合によって所定のランド１１１ｂと接続される複数の端子を有する。これら複数の端子と接続されるランド１１１ｂのうち、例えば後述するトレンチ１０５の近傍に位置するランド１１１ｂには、ビア１１６ｂが接続される。第２の実装部品１０２ｂは、上述のように、内部配線層１１２の上部配線層１１２ａを介して第１の実装部品１０２ａと電気的に接続される。
【００３１】
封止体１０３は、実装面１０１ａ上に形成され、第１の実装部品１０２ａ及び第２の実装部品１０２ｂを被覆する。封止体１０３は、本実施形態において、絶縁性の封止材料で形成される。当該封止材料は、具体的には、シリカやアルミナが添加されたエポキシ樹脂等を適用することができる。封止体１０３は、第１の実装部品１０２ａ及び第２の実装部品１０２ｂが実装面１０１ａに実装された後、流体状の封止材料が第１の実装部品１０２ａ及び第２の実装部品１０２ｂの周囲に充填され、加熱により硬化されたものとすることができる。
【００３２】
封止体１０３は、さらに、主面１０３ａから実装面１０１ａに向けて形成されたトレンチ１０５を備える。
【００３３】
トレンチ１０５は、封止体１０３が溝状に除去されて形成されたものとすることができる。トレンチ１０５の深さは特に限定されないが、本実施形態において、表層配線層１１１のグランド導体１１１ｇまで形成される。これにより、トレンチ１０５の底面が表層配線層１１１で構成されることとなる。トレンチ１０５の壁面の断面形状は、特に限定されない。例えば図３に示すように、実装面１０１ａに対して略垂直に形成されてもよいし、実装面１０１ａに対してテーパ状に形成されてもよい。
【００３４】
また、トレンチ１０５のＺ軸方向から見た形状は、図２及び図４に示すように、実装部品１０２ａと実装部品１０２ｂとの間に、これらを隔てるように形成されているものとすることができる。なお、トレンチ１０５のＺ軸方向から見た形状は特に限定されず、第１の実装部品１０２ａ及び第２の実装部品１０２ｂの種類や配置に応じた形状とすることができる。
【００３５】
シールド１０４は、封止体１０３を被覆し、電磁障害に対するシールドとして機能する。シールド１０４は、本実施形態において、導電性のシールド材料で形成される。当該シールド材料は、具体的には、ＡｇやＣｕ等の導電性粒子を含有するエポキシ樹脂等の導電性樹脂であってもよい。
【００３６】
シールド１０４は、図３等に示すように、トレンチ１０５の内部に形成された内部シールド部１０４ａと、封止体１０３と内部シールド部１０４ａとを被覆する外部シールド部１０４ｂとを有する。内部シールド部１０４ａは、トレンチ１０５の内部にシールド材料が充填されることで形成される。内部シールド部１０４ａは、図３に示すようにトレンチ１０５を介してグランド導体１１１ｇに当接して電気的に接続されているものとすることができる。一方外部シールド部１０４ｂは、封止体１０３及び内部シールド部１０４ａを被覆する。
【００３７】
次に、回路モジュール１００の製造方法について説明する。
【００３８】
［回路モジュールの製造方法］
図６乃至図８は回路モジュール１００の製造方法を示す模式図である。なお、回路モジュール１００は、一つの回路基板上に複数が同時に製造され、各回路モジュール１００毎に分割されるものとすることができるが、以下ではそのうちの一つの回路モジュール１００について説明する。なお、以下の説明は例示であり、回路モジュール１００の製造方法はこれに限定されない。
【００３９】
図６（ａ）に示すように、部品収容層１１３を形成する。まず、所定形状に形成されたコア部１１５と、内蔵部品１１４とを、粘着シート上の所定位置に配置して仮固定する。そして、当該粘着シート上に、流体状の絶縁材料を充填し、硬化させる。さらに粘着シートを剥離し、剥離した側にも絶縁材料を塗布し、硬化させる。これにより、内蔵部品１１４及びコア部１１５が絶縁層に埋設された構造の部品収容層１１３が形成される。
【００４０】
次に、図６（ｂ）に示すように、部品収容層１１３の上面に上部配線層１１２ａを、下面に下部配線層１１２ｂをそれぞれ形成する。まず、部品収容層１１３の上面及び下面に、メッキ法等により導体膜を形成する。そしてこの導体膜を所定の形状にエッチング等することで、上部配線層１１２ａ及び下部配線層１１２ｂが形成される。
【００４１】
続いて、図６（ｃ）に示すように、ビア１１６ａ、ビア１１６ｂ及び表層配線層１１１をそれぞれ形成する。まず、上部配線層１１２ａが形成された部品収容層１１３の上面と、下部配線層１１２ｂが形成された部品収容層１１３の下面とに、液状又はペースト状の絶縁材料を塗布し、硬化させる。これにより、上部絶縁層Ｒ１と下部絶縁層Ｒ２とがそれぞれ形成される。
【００４２】
そして、上部絶縁層Ｒ１上から上部配線層１１２ａに向かって、ビア１１６ａ及びビア１１６ｂをそれぞれ形成する。ビア１１６ａ及びビア１１６ｂは、例えば、スタッドやピン等の導体を埋め込んで形成することができる。さらに、ビア１１６ａ及びビア１１６ｂが形成された上部絶縁層Ｒ１の表面にメッキ法等により導体膜が形成される。この導体膜を所定の形状にエッチング等することで、グランド導体１１１ｇ、ランド１１１ａ及びランド１１１ｂを含む表層配線層１１１が形成される。なお、ビア１１６ａ及びビア１１６ｂの形成方法は上記に限定されず、上部絶縁層Ｒ１の形成後、レーザー加工、エッチング加工等により孔を形成し、表層配線層１１１となる導体膜の形成と同時に、メッキ法等により孔の内部に導体を形成する方法を適用してもよい。
【００４３】
次に、図７（ａ）に示すように、回路基板１０１の実装面１０１ａのランド１１１ａ上に第１の実装部品１０２ａを、ランド１１１ｂ上に第２の実装部品１０２ｂを、それぞれ実装する。実装は、はんだ接合等の各種実装方法によってすることができる。これにより、ビア１１６ａ、ビア１１６ｂ及び上部配線層１１２ａを介して、第１の実装部品１０２ａ及び第２の実装部品１０２ｂが相互に電気的に接続される。
【００４４】
続いて、図７（ｂ）に示すように、実装面１０１ａ上において、第１の実装部品１０２ａ及び第２の実装部品１０２ｂを被覆するように、液状又はペースト状の封止材料Ｆを塗布する。封止材料Ｆの塗布は、真空印刷法、スピンコート法等により行うことができる。封止材料Ｆは、実装面１０１ａ上に塗布された後、ベーキング等による熱処理が施されて硬化される。
【００４５】
続いて、図７（ｃ）に示すように、封止材料Ｆを回路モジュール１００毎にハーフカットする。封止材料Ｆのハーフカットは例えばダイサーによってすることができる。
【００４６】
続いて、図８（ａ）に示すように、グランド導体１１１ｇに到達する深さのトレンチ１０５を形成する。トレンチ１０５は、封止材料ＦにレーザーＬを照射し、走査することで形成される。なお、トレンチ１０５の形成は、封止材料Ｆのハーフカットの前に行ってもよい。
【００４７】
続いて、封止体１０３上にシールド１０４を形成する。まず、図８（ｂ）に示すように、シールド材料Ｓを真空印刷法等により塗布する。これにより、トレンチ１０５内部を含む封止体１０３の表面全体にシールド材料Ｓが充填される。次に、塗布されたシールド材料Ｓに対して、ベーキング等の所定の熱処理を施す。当該熱処理の条件はシールド材料Ｓの特性に応じて適宜決定することができる。このようにして、図３に示すような、内部シールド部１０４ａ及び外部シールド部１０４ｂを有するシールド１０４が形成される。
【００４８】
続いて、シールド１０４及び回路基板１０１を、回路モジュール１００毎に裁断（フルカット）する。シールド１０４及び回路基板１０１の裁断は例えばダイサーによってすることができる。これにより、回路モジュール１００が作製される。
【００４９】
［効果］
図９は、本実施形態の比較例に係る回路モジュールの拡大断面図である。同図に示す回路モジュール２００は、回路モジュール１００と同様に、実装面２０１ａ、グランド導体２１１ｇ及びランド２１１ａ等を含む回路基板２０１と、相互に電気的に接続された第１の実装部品２０２ａ及び第２の実装部品と、トレンチ２０５を備える封止体２０３と、内部シールド部２０４ａ及び外部シールド部を含むシールドとを有する。一方回路モジュール２００は、トレンチ２０５がグランド導体２１１ｇを貫通し回路基板２０１の内部まで形成されている点で回路モジュール１００と異なる。なお、同図には、回路モジュール２００の要部のみ示しており、第２の実装部品、外部シールド部等の図示を省略している。
【００５０】
同図に示すように、トレンチ２０５がグランド導体２１１ｇを貫通し回路基板２０１の内部まで形成されていた場合に、第１の実装部品２０２ａ及び第２の実装部品間を接続しようとすると、トレンチ２０５の深さＤ１より深いＤ２までビア２１６ａを形成する必要がある。
【００５１】
本実施形態に係る回路モジュール１００によれば、トレンチ１０５が表層配線層１１１（グランド導体１１１ｇ）までの深さで形成されているため、例えばビア１１６ａ及びビア１１６ｂの深さをＤ２よりも浅いＤ１とすることができる。これにより、第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間の接続の長さを短縮することが可能となり、第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間の信号特性の劣化を防止することができる。
【００５２】
また、図９に示すように、トレンチ２０５がグランド導体２１１ｇを貫通している場合には、内部シールド部２０４ａとグランド導体２１１ｇとがトレンチ２０５の側面Ｓ２のみで接続されることとなる。一方で、本実施形態によれば、内部シールド部１０４ａとグランド導体１１１ｇとは、側面Ｓ２よりも広い面積を有するトレンチ１０５の底面Ｓ１で接続される。これにより、内部シールド部１０４ａとグランド導体１１１ｇとの接続抵抗を低減させることが可能となる。また、略平坦な底面Ｓ１で接続されることで、内部シールド部１０４ａとグランド導体１１１ｇとをより安定的に接続させることができる。したがって、内部シールド部１０４ａによる第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間の電磁障害をより確実に抑制することが可能となる。
【００５３】
さらに、トレンチ１０５を表層配線層１１１までの深さとすることで、回路基板２０１内部まで形成した場合と比較して、トレンチ１０５の深さを浅くすることができる。これにより、内部シールド部１０４ａの形成時に、よりシールド材料を充填しやすくすることができる。したがって、シールド材料の充填不足による接続不良を防止することが可能となり、安定したシールド効果を得ることができる。
【００５４】
一方、回路基板１０１が部品内蔵基板として構成される場合は、部品収容層１１３を挟んで実装面１０１ａ側及び端子面１０１ｂ側のいずれかの内部配線層によって第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間を接続する必要がある。
【００５５】
図１０は、本実施形態の他の比較例に係る回路モジュールの拡大断面図である。同図に示す回路モジュール３００は、回路モジュール１００と同様に、実装面３０１ａ等を含む回路基板３０１と、相互に電気的に接続された第１の実装部品３０２ａ及び第２の実装部品３０２ｂと、封止体３０３と、シールドとを有する。また回路基板３０１の実装面３０１ａにはランド３１１ａ及びランド３１１ｂが形成され、内部には、部品収容層３１３、上部配線層３１２ａ、下部配線層３１２ｂ、ビア３１６ａ及びビア３１６ｂが形成されている。一方回路モジュール３００は、下部配線層３１２ｂによって第１の実装部品３０２ａ及び第２の実装部品３０２ｂ間が接続されている点で回路モジュール１００と異なる。なお、同図には、回路モジュール３００の要部のみ示しており、トレンチ、シールド等の図示を省略している。
【００５６】
同図に示すように、下部配線層３１２ｂによって第１の実装部品３０２ａ及び第２の実装部品３０２ｂ間を接続する場合は、ビア３１６ａ及びビア３１６ｂを上部配線層３１２ａ及び部品収容層３１３よりも深く形成しなければならない。さらに、内蔵部品３１４及びコア部３１５を避けてビア３１６ａ及びビア３１６ｂを形成しなければならない。
【００５７】
本実施形態によれば、第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間を上部配線層１１２ａによって接続したことで、下部配線層３１２ｂによって接続した場合と比較して、ビア１１６ａ及びビア１１６ｂを浅く形成することが可能となる。また、内蔵部品１１４及びコア部１１５の配置によらずビア１１６ａ及びビア１１６ｂの位置を決定することができるため、Ｚ軸方向から見たビア１１６ａ及びビア１１６ｂ間の配線の長さを短縮することができる（図４参照）。これにより、回路基板１０１が部品内蔵基板として構成される場合であっても、第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間の接続の長さを可能な限り短くすることが可能となる。したがって、第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間の抵抗を低減し、第１の実装部品１０２ａ及び第２の実装部品１０２ｂ間における信号特性の劣化を抑制することが可能となる。
【００５８】
さらに、ビア１１６ａ及びビア１１６ｂを浅い深さで形成できることで、孔の内部にメッキ導体等を形成する手法に限定されず、例えば、スタッドやピンを直接絶縁層に埋め込む手法を適用することができる。これにより、ビア１１６ａ及びビア１１６ｂを容易に形成することが可能となり、製造工程上も有利となる。
【００５９】
［変形例］
回路モジュール１００の回路基板１０１は、上述のような部品内蔵配線基板に限定されず、所期の回路構成を実現できる配線基板として構成することができる。
【００６０】
また上述の通り、回路基板１０１の各配線層の構成は限定されず、所期の配線パターンで構成することができる。例えば、上部配線層１１２ａが内蔵部品１１４と接続される配線を含んでいてもよい。また、各配線層間を接続する導体ビアが適宜形成されていてもよい。さらに、第１及び第２の実装部品１０２ａ，１０２ｂは、表層配線層１１１に隣接する上部配線層１１２ａで接続される構成に限定されず、２層目以降の内部配線層と接続される構成でもよい。
【００６１】
また、トレンチ１０５が表層配線層１１１のグランド導体１１１ｇに当接すると説明したが、これに限定されず、表層配線層１１１の他の部分と当接する構成であってもよい。
【００６２】
また、複数の実装部品は、２個の実装部品１０２ａ，１０２ｂに限定されず、３個以上の実装部品を有していてもよい。この場合、実装部品の種類や配置に応じてトレンチの形状を決定することができる。さらに、上述のように、部品収容層１１３が、複数の実装部品と、実装部品各々を取り囲む複数のコア部を有していてもよい。
【符号の説明】
【００６３】
１００…回路モジュール
１０１…回路基板
１０１ａ…実装面
１０２ａ…第１の実装部品
１０２ｂ…第２の実装部品
１０３…封止体
１０４…シールド
１０４ａ…内部シールド部
１０４ｂ…外部シールド部
１０５…トレンチ
１１１…表層配線層
１１２…内部配線層
１１３…部品収容層
１１４…内蔵部品
１１５…コア部
【図１】
2015053298.tif 000003
【図２】
2015053298.tif 000004
【図３】
2015053298.tif 000005
【図４】
2015053298.tif 000006
【図５】
2015053298.tif 000007
【図６】
2015053298.tif 000008
【図７】
2015053298.tif 000009
【図８】
2015053298.tif 000010
【図９】
2015053298.tif 000011
【図１０】
2015053298.tif 000012
【手続補正書】
【提出日】平成25年12月26日(2013.12.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
配線基板であって、実装面と、前記実装面に配設された表層配線層と、前記基板内に形成された内部配線層とを有する回路基板と、
前記実装面上に実装された第１の実装部品と、
前記実装面上に実装され、前記内部配線層を介して前記第１の実装部品と電気的に接続された第２の実装部品と、
前記実装面上に形成され、前記第１の実装部品及び第２の実装部品を被覆する封止体であって、前記第１の実装部品と前記第２の実装部品との間に、前記封止体の主面から前記表層配線層まで形成されたトレンチを備える封止体と、
前記トレンチの内部に形成され、前記表層配線層に当接する内部シールド部と、前記封止体と前記内部シールド部とを被覆する外部シールド部と、を有するシールドと
を具備し、
前記内部配線層は、複数の内部配線層を含み、
前記第１の実装部品と前記第２の実装部品は、前記複数の内部配線層のうち、前記表層配線層に隣接する内部配線層によって相互に電気的に接続される
回路モジュール。
【請求項２】
請求項１に記載の回路モジュールであって、
前記回路基板は、前記複数の内部配線層の間に形成され、内蔵部品を収容する部品収容層をさらに有し、
前記表層配線層に隣接する内部配線層は、前記部品収容層よりも前記実装面側に配設される
回路モジュール。
【請求項３】
請求項２に記載の回路モジュールであって、
前記回路基板は、前記部品収容層に形成され前記内蔵部品を取り囲んで配設された導電性のコア部をさらに有する
回路モジュール。
【請求項４】
配線基板であって、実装面と、前記実装面に配設された表層配線層と、前記基板内に形
成された内部配線層とを有する回路基板と、
前記実装面上に実装された第１の実装部品と、
前記実装面上に実装され、前記内部配線層を介して前記第１の実装部品と電気的に接続
された第２の実装部品と、
前記実装面上に形成され、前記第１の実装部品及び第２の実装部品を被覆する封止体で
あって、前記第１の実装部品と前記第２の実装部品との間に、前記封止体の主面から前記
表層配線層まで形成されたトレンチを備える封止体と、
前記トレンチの内部に形成され、前記表層配線層に当接する内部シールド部と、前記封
止体と前記内部シールド部とを被覆する外部シールド部と、を有するシールドと
を具備する回路モジュールであって、
前記表層配線層は、前記実装面上に、前記トレンチに沿って配設されるグランド導体を有し、
前記内部シールド部は、前記グランド導体に接続される
回路モジュール。
【手続補正書】
【提出日】平成26年5月20日(2014.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
配線基板であって、実装面と、前記実装面に配設された表層配線層と、前記基板内に形成された内部配線層と、内蔵部品を収容し前記複数の内部配線層の間に形成された部品収容層とを有する回路基板と、
前記実装面上に実装された第１の実装部品と、
前記実装面上に実装され、前記内部配線層を介して前記第１の実装部品と電気的に接続された第２の実装部品と、
前記実装面上に形成され、前記第１の実装部品及び第２の実装部品を被覆する封止体であって、前記第１の実装部品と前記第２の実装部品との間に、前記封止体の主面から前記表層配線層まで形成されたトレンチを備える封止体と、
前記トレンチの内部に形成され、前記表層配線層に当接する内部シールド部と、前記封止体と前記内部シールド部とを被覆する外部シールド部と、を有するシールドと
を具備し、
前記内部配線層は、複数の内部配線層を含み、
前記第１の実装部品と前記第２の実装部品は、前記複数の内部配線層のうち、前記部品収容層よりも前記実装面側に配設され前記表層配線層に隣接する内部配線層によって相互に電気的に接続される
回路モジュール。
【請求項２】
請求項１に記載の回路モジュールであって、
前記回路基板は、前記部品収容層に形成され前記内蔵部品を取り囲んで配設された導電性のコア部をさらに有する
回路モジュール。
【請求項３】
配線基板であって、実装面と、前記実装面に配設された表層配線層と、前記基板内に形成された内部配線層とを有する回路基板と、
前記実装面上に実装された第１の実装部品と、
前記実装面上に実装され、前記内部配線層を介して前記第１の実装部品と電気的に接続された第２の実装部品と、
前記実装面上に形成され、前記第１の実装部品及び第２の実装部品を被覆する封止体であって、前記第１の実装部品と前記第２の実装部品との間に、前記封止体の主面から前記表層配線層まで形成されたトレンチを備える封止体と、
前記トレンチの内部に形成され、前記表層配線層に当接する内部シールド部と、前記封止体と前記内部シールド部とを被覆する外部シールド部と、を有するシールドと
を具備する回路モジュールであって、
前記表層配線層は、前記実装面上に、前記トレンチに沿って配設されるグランド導体を有し、
前記内部シールド部は、前記グランド導体に接続される
回路モジュール。