(57)【要約】【課題】Ｓi基板の表面に付着したパーティクルに起因する表面欠陥検査器では検出されない欠陥を減少させることが可能な窒化物半導体用シリコン基板を提供する。【解決手段】抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になるシリコンで構成されると共に、窒化物半導体膜の成長に用いられる。こうして、フッ酸処理を行った際に、表面を疎水性にして洗浄水の水切れを良くし、新たなパーティクルの付着を防止する。その結果、窒化物半導体膜をエピタキシャル成長する場合に、パーティクルに起因する表面欠陥検査器では検出されない欠陥の発生が減少される。【選択図】図３
2015050330.tif 000002
【特許請求の範囲】
【請求項１】
抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になるシリコンで構成されると共に、窒化物半導体膜の成長に用いられる
ことを特徴とする窒化物半導体用シリコン基板。
【請求項２】
シリコン基板上に窒化物半導体層を成長して形成された窒化物半導体エピタキシャル基板であって、
上記シリコン基板として、請求項１に記載の窒化物半導体用シリコン基板を用いた
ことを特徴とする窒化物半導体エピタキシャル基板。
【請求項３】
請求項２に記載の窒化物半導体エピタキシャル基板において、
上記窒化物半導体用シリコン基板上に形成される上記窒化物半導体層は、最初に形成されるＡlＮ層と、Ａl含有量が５０％よりも多い高Ａl組成から成るＡlＧaＮを含む多層バッファとを、含んでいる
ことを特徴とする窒化物半導体エピタキシャル基板。
【請求項４】
抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になるシリコン基板を基板として用い、
上記シリコン基板に対してフッ酸系のエッチング溶液を用いた表面処理を行って、上記シリコン基板の表面を洗浄し、
上記表面処理が行われたシリコン基板をエピタキシャル成長装置にセットして、上記シリコン基板上に、最初に形成するＡlＮ層と、Ａl含有量が５０％よりも多い高Ａl組成から成るＡlＧaＮを含む多層バッファとを含む、窒化物半導体層をエピタキシャル成長させる
ことを特徴とする窒化物半導体エピタキシャル基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表面欠陥検査器では検出されないリークや耐圧の異常点密度を限りなくゼロに近づけることができ、窒化物半導体を用いた電子デバイスの歩留まりを向上させることができる窒化物半導体用Ｓi(シリコン)基板、窒化物半導体エピタキシャル基板、および、窒化物半導体エピタキシャル基板の製造方法に関する。
【背景技術】
【０００２】
窒化物半導体からなる電子デバイスにおいて、Ｓi基板上に窒化物半導体を形成してなるエピタキシャル構造として、特開２０１０‐２５１７３８号公報(特許文献１)に開示された窒化物半導体エピタキシャル基板がある。特許文献１においては、Ｓi基板上に、このＳi基板側から順にＡlＮ単結晶層およびＡlＧaＮ単結晶層が積層された初期バッファ領域と、ＡlａＧa１−ａＮ(０.９≦ａ≦１.０)単結晶層およびＡlｂＧa１−ｂＮ(０≦ｂ≦０.１)単結晶層が交互に繰り返し積層された多層バッファ領域とが、形成されている。
【０００３】
上記特許文献１に挙げられているような多層バッファ領域は、一般的に、Ａl含有量が５０％以下のＡlｘＧa１−ｘＮ層とＡl含有量が５０％よりも多いＡlｙＧa１−ｙＮとの繰り返し、例えばＧaＮ/ＡlＮやＡl０.１Ｇa０.９Ｎ/ＡlＮ等の組合せから構成された超格子バッファ層である。
【０００４】
また、一般的に、Ｓi基板上に窒化物半導体を成長する場合に、Ｓi基板上に最初に形成される第１バッファ層として、上記特許文献１に挙げられているようにＡlＮが用いられることが多い。
【０００５】
ところで、一般的に、ＧaＮとＡlＮとの成長を同じ基板温度で比べた場合、ＧaＮの方がより横方向に成長する傾向が有る。
【０００６】
例えば、窒化物半導体を用いたレーザ構造で、ＳiＯ２によるストライプ形状と、上記ＳiＯ２上にはＧaＮが成長しないという選択成長性と、ＧaＮの横方向成長と、を用いることによって、結晶性を改善する方法がある。ところが、ＧaＮに換えてＡlＮを用いた場合には、ＳiＯ２上には成長しないという選択成長性が乏しいため、図７に示すように、ＳiＯ２上に多結晶のＡlＮが成長することになる。
【０００７】
このことは、Ｓi基板上に微小なＳiＯ２領域が形成された場合には、ＳiＯ２上に多結晶のＡlＮが形成されることを意味する。そして、その場合は、以下に述べるような問題が発生する。
【０００８】
すなわち、Ｓi基板上にＡlＮを成長した後に、例えばＧaＮ/ＡlＮからなる超格子バッファを成長することを考える。その場合は、Ｓi基板上におけるＳiＯ２の無い部分には、ＡlＮ上にＧaＮ/ＡlＮが順次成長していく。ところが、ＳiＯ２の有る部分には上述したように多結晶ＡlＮが形成されるために、超格子バッファのＧaＮ成長時には、ＧaＮが横方向成長によってＳiＯ２上の多結晶ＡlＮ部を埋めようとし、次に超格子バッファのＡlＮ成長時には多結晶ＡlＮが成長する、というプロセスを繰り返すことになる。
【０００９】
上述のようなプロセスを繰り返すことによって、ピットが形成されることになる。図８に、上記形成されたピットのＴＥＭ(透過型電子顕微鏡)による断面画像を示す。図８における上記ピットの下部を拡大し、エネルギー分散型Ｘ線分光(ＥＤＸ)による組成分析を組み合わせることによって、上記ピットの下部にはＳiＯ２が存在することを確認することができる。
【００１０】
同様に、エピタキシャル成長装置の内部において、Ｓi基板上に落下してくる多結晶のＡlＮや多結晶のＧaＮからなるパーティクルや、上記成長装置に搬送する前にＳi基板上に落下した金属系のパーティクルによっても、ピットが形成されることが明らかになっている。
【００１１】
以上のことから、最初に、Ｓi基板上に、マイクロメートルオーダー以上のＳiＯ２やパーティクルが存在する場合には、図８に示すようにピットが表面に形成され、縦方向の耐圧およびリーク電流がスペックを満たさないような欠陥となることが分かる。
【００１２】
尚、Ｓi基板上に形成される上記第１バッファ層がＧaＮである場合には、ＳiＯ２上には横方向成長で伸びてきたＧaＮが形成されるので、上述したような問題は殆ど生じないと考えられる。
【００１３】
図９は、図８に示す断面画像とは異なる他のピットのＴＥＭ断面画像から求めた、ピット下部のＳiＯ２の長さと上記ピットの開口径との関係を示したものである。図９から、ＳiＯ２の長さがある値(図９では９３ｎｍ)以下になると、表面にはピットが形成されてはいない。しかしながら、図９は、ＳiＯ２の長さが１００ｎｍ以下であっても、超格子構造の乱れによって欠陥が形成されていることを示唆している。実際、図１０に示すように、ＴＥＭ断面画像からは表面にピットが形成されていないと判断されるにも拘わらず、表面にピットが形成される場合と同様に、縦方向の耐圧およびリーク電流がスペックを満たさないような欠陥が存在する場合がある。
【００１４】
以上のように、Ｓi基板上に存在するＳiＯ２やパーティクルに起因して、縦方向の耐圧およびリーク電流がスペックを満たさないような「欠陥検査器で検出できない見えない欠陥」が形成されることは、ＳiＯ２やパーティクルに起因してピットが形成される場合よりも、見えないが故に重要な課題となる。
【００１５】
そこで、通常、Ｓi基板をフッ酸処理することによってＳi基板の表面の酸化物を除くことが、半導体装置の製造工程においては当たり前のごとく行われている。ところが、上記Ｓi基板上に窒化物半導体を成長する場合には、この当たり前の手順であるフッ酸処理が大きな問題を引き起こすことが明らかになった。
【００１６】
すなわち、上記フッ酸処理によってＳi基板表面の酸化物を除いた後に、Ｓi基板の表面が疎水性にはならず洗浄水の水切れが悪くなることから、新たなパーティクルの付着を誘発する。そして、新たに付着したパーティクルに起因する欠陥によって、デバイスの歩留まりが低下すると言う問題が発生するのである。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１０‐２５１７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
そこで、この発明の課題は、Ｓi基板の表面に付着したパーティクルに起因する表面欠陥検査器では検出されない欠陥を減少させ、電子デバイスの歩留まりを向上させる窒化物半導体エピタキシャル基板を製造できる窒化物半導体用Ｓi基板、そのＳi基板を用いた窒化物半導体エピタキシャル基板、および、その窒化物半導体エピタキシャル基板の製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
上記課題を解決するため、この発明の窒化物半導体用Ｓi基板は、
抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になるＳiで構成されると共に、窒化物半導体膜の成長に用いられる
ことを特徴としている。
【００２０】
また、この発明の窒化物半導体エピタキシャル基板は、
Ｓi基板上に窒化物半導体層を成長して形成された窒化物半導体エピタキシャル基板であって、
上記Ｓi基板として、上記この発明の窒化物半導体用Ｓi基板を用いた
ことを特徴としている。
【００２１】
また、一実施の形態の窒化物半導体エピタキシャル基板では、
上記窒化物半導体用Ｓi基板上に形成される上記窒化物半導体層は、最初に形成されるＡlＮ層と、Ａl含有量が５０％よりも多い高Ａl組成から成るＡlＧaＮを含む多層バッファとを、含んでいる。
【００２２】
また、この発明の窒化物半導体エピタキシャル基板の製造方法は、
抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になるＳi基板を基板として用い、
上記Ｓi基板に対してフッ酸系のエッチング溶液を用いた表面処理を行って、上記Ｓi基板の表面を洗浄し、
上記表面処理が行われたＳi基板をエピタキシャル成長装置にセットして、上記Ｓi基板上に、最初に形成するＡlＮ層と、Ａl含有量が５０％より多い高Ａl組成から成るＡlＧaＮを含む多層バッファとを含む、窒化物半導体層をエピタキシャル成長させる
ことを特徴としている。
【発明の効果】
【００２３】
この発明によれば、抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になる窒化物半導体用Ｓi基板を用いている。したがって、窒化物半導体膜をエピタキシャル成長する際に、フッ酸系のエッチング溶液を用いた表面処理により表面を洗浄することによって、上記表面の残留ＳiＯ２を除去できると共に、このフッ酸処理後に表面が疎水性となって洗浄水の水切れが良くなるので、新たなパーティクルの付着を防止できる。
【００２４】
したがって、上記窒化物半導体膜をエピタキシャル成長する際に、上記残留ＳiＯ２や上記新たなパーティクルの付着に起因して、縦方向の耐圧およびリーク電流がスペックを満たさないような、ピット(欠陥検査器で検出できる見える欠陥)や、ピットは形成されないで埋まってはいるが超格子が乱れている欠陥(欠陥検査器で検出できない見えない欠陥)が、形成されるのを防止できる。
【図面の簡単な説明】
【００２５】
【図１】この発明のフッ酸処理後に疎水性となるＳi基板の表面検査結果を示す図である。
【図２】フッ酸処理後に疎水性とならないＳi基板の表面検査結果を示す図である。
【図３】フッ酸処理後に疎水性となるＳi基板および疎水性とはならないＳi基板を用いた窒化物半導体エピタキシャル基板における縦方向耐圧のＣＵＭプロットを示す図である。
【図４】縦方向耐圧の測定に用いた窒化物半導体エピタキシャル基板の構造を示す図である。
【図５】縦方向耐圧の測定方法を示す図である。
【図６】図４に示す窒化物半導体エピタキシャル基板を用いた電界効果トランジスタにおけるＳi基板の抵抗率と良品率との関係を示す図である。
【図７】ＳiＯ２上に多結晶のＡlＮが成長した状態を示す図である。
【図８】Ｓi基板上に微小なＳiＯ２領域がある場合にＡlＮバッファ層とＧaＮ/ＡlＮの超格子バッファとを成長する際に形成されたピットの断面画像を示す図である。
【図９】ピット下部のＳiＯ２の長さとピットの開口径との関係を示す図である。
【図１０】表面にピットが形成されていないにも拘わらず欠陥が存在する場合のＴＥＭ断面画像を示す図である。
【発明を実施するための形態】
【００２６】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２７】
上述したように、フッ酸処理によってＳi基板表面の酸化物を除いた際にＳi基板の表面が疎水性にならない場合には、新たなパーティクルの付着を誘発する。
【００２８】
図１は、フッ酸系のエッチングによって残留ＳiＯ２を除去した場合に表面が疎水性になるＳi基板(ウェハ)における表面検査結果を示す。また、図２には、比較のために、フッ酸系のエッチングによって残留ＳiＯ２を除去した場合に表面が疎水性とはならないＳi基板(ウェハ)における表面検査結果を示す。図１および図２において、「＋」は欠陥がある箇所を示している。
【００２９】
この場合における疎水性の有無の判定は、目視によって行っている。
【００３０】
図１に示すように、疎水性になるＳi基板には、パーティクルの存在が殆ど見られず、結果として欠陥の数が大きく減少している。これは、疎水性になることによって洗浄水の水切れが良くなるためである。これに対して、図２に示す疎水性にはならないＳi基板の場合には、多数のパーティクルが確認でき、これらのパーティクルが欠陥の原因となっている。
【００３１】
図３は、フッ酸系のエッチングによって残留ＳiＯ２を除去した際に疎水性になるＳi基板を用いた窒化物半導体エピタキシャル基板と、疎水性にはならないＳi基板を用いた窒化物半導体エピタキシャル基板とにおける、縦方向耐圧のＣＵＭプロット(CUMULATIVEプロット：累積度数分布)を示す。また、表１は、図３のデータ表である。
【表１】
2015050330.tif 000003
【００３２】
尚、測定に用いた窒化物半導体エピタキシャル基板の構造は、図４に示すように、フッ酸処理を行ったＳi基板１上に、ＡlＮからなる膜厚が１００ｎｍのＡlＮバッファ層２を形成する。そして、ＡlＮバッファ層２上に、ＡlＮ(膜厚５ｎｍ)とＡl０.１Ｇa０.９Ｎ(膜厚２０ｎｍ)との繰り返し(周期数１４０)からなる多層バッファ３を形成する。さらに、多層バッファ３上に、ＧaＮからなるＧaＮ耐圧層４と、ＧaＮからなる膜厚１.６μｍのＧaＮチャネル層５と、ＡlＧaＮからなる膜厚３４ｎｍのＡlＧaＮ障壁層６とを形成して構成されている。
【００３３】
ここで、図４においては、上記窒化物半導体エピタキシャル基板の構造としての一例を示している。しかしながら、Ｓi基板上に存在するＳiＯ２やパーティクルに起因して、縦方向の耐圧およびリーク電流がスペックを満たさないような「欠陥検査器で検出できない見えない欠陥」が形成されるという問題は、Ｓi基板上に最初に形成される初期層としてＡlＮを用い、且つバッファ層としてＡl含有量が５０％よりも多い高Ａl組成からなるＡlＧaＮを含む超格子などを用いる場合には、同様に発生する。
【００３４】
以下、詳細な説明は省略するが、上述のようにしてＳi基板１上に窒化物半導体層が形成されて成る窒化物半導体エピタキシャル基板に対して、求める電子デバイスに応じた加工を施して上記電子デバイスが形成される。
【００３５】
例えば、上記電子デバイスとして電界効果トランジスタを形成する場合には、上記ＡlＧaＮ障壁層６とＧaＮチャネル層５との界面に形成される２次元電子ガスの層とオーミック接触を形成するソース電極(図示せず)およびドレイン電極(図示せず)が形成され、上記ソース電極と上記ドレイン電極との間にゲート電極(図示せず)が形成される。
【００３６】
上記縦方向耐圧の測定は、次のようにして行う。図５は、縦方向耐圧の測定方法を示す図である。但し、図５(a)は断面図であり、図５(b)は平面図である。
【００３７】
図５に示すように、図４に示す窒化物半導体エピタキシャル基板におけるＡlＧaＮ障壁層６上に、直径が５００μｍφのタングステン電極(上部電極)７を形成する一方、Ｓi基板１の下面に接触してタングステン電極(下部電極)８を形成する。そして、上部電極７にプラスを印加し、下部電極８をグラウンドに接続して、測定を行っている。尚、上部電極７の周囲には、Ｓi基板１まで達するダイシング溝９が形成されており、このダイシング溝９によってアイソレーションされている。
【００３８】
図３に示すように、上記フッ酸処理後に表面が疎水性にはならないＳi基板を用いた場合には、「Ｓiウェハが本来有している縦方向耐圧」である９５０Ｖ〜１１００Ｖよりも低い電圧での破壊が起こっており、ピットや、ピットは形成されないで埋まってはいるが超格子が乱れている欠陥が、形成されていることを表している。これに対して、上記フッ酸処理後に表面が疎水性になるＳi基板を用いた場合には、上記「Ｓiウェハが本来持っている縦方向耐圧」付近でのみ破壊が起こっていることから、Ｓi基板の洗浄に起因した欠陥が形成されていないことを表している。
【００３９】
図６は、図４の構成を有する窒化物半導体エピタキシャル基板を用いて形成した電界効果トランジスタにおけるＳi基板１の抵抗率と良品率との関係を示す。また、表２は、図６のデータ表である。
【表２】
2015050330.tif 000004
【００４０】
その場合の電界効果トランジスタは、Ｓi基板１の抵抗率を種々変更して作成したものを複数用いた。また、上記良品率は、図５に示す窒化物半導体エピタキシャル基板での測定方法に準じた方法で上記縦方向耐圧とリーク電流とを測定し、その測定値に基づいて算出している。
【００４１】
尚、上記縦方向耐圧は、Ｓiウェハが本来持っている縦方向耐圧「９５０Ｖ〜１１００Ｖ」と同等以上の電圧で破壊が生じているものを良品とする。また、上記リーク電流は、上記両電極７,８間の印加電圧Ｖが６００Ｖでのリーク電流の電流密度Ｊ(Ａ/ｃｍ2)が１.Ｅ−０４以下のものを良品とする。そして、図６における良品率は、上記縦方向耐圧および上記リーク電流の両方が良品と判定された窒化物半導体エピタキシャル基板の出現率で表される。
【００４２】
図６より、上記Ｓi基板１の抵抗率が０.１Ωcm以上の場合に、電界効果トランジスタの良品率が略９５％以上となることが分かる。尚、抵抗率０.００１Ωcm〜０.１Ωcmにおいては、高い良品率(●印)と低い良品率(◆印)との二つの良品率がプロットされている。これは、高い良品率を呈する電界効果トランジスタは、フッ酸処理を行った際に疎水性になったＳi基板１を用いた電界効果トランジスタであり、低い良品率を呈する電界効果トランジスタは、フッ酸処理を行った際に疎水性にならなかったＳi基板１を用いた電界効果トランジスタである。
【００４３】
そして、上記Ｓi基板１の抵抗率が０.１Ωcmの場合には、フッ酸処理を行った際に疎水性になったＳi基板１を用いることによって、９６％の高い良品率を得ることができる。しかしながら、Ｓi基板１の抵抗率が０.１Ωcmを下回った場合には、フッ酸処理を行った際に疎水性となるＳi基板の割合が低くなっている。
【００４４】
すなわち、抵抗率が０.１Ωcmよりも小さいＳi基板の場合、フッ酸処理によって表面酸化物を除いた後に表面の疎水性が低下する基板の割合が増加し、そのために新たなパーティクルの付着を誘発する基板の割合が増加する。したがって、パーティクル起因の欠陥によって電子デバイスの歩留まりが低下することが明らかとなった。
【００４５】
一方、抵抗率が０.１Ωcm以上のＳi基板１の場合には、フッ酸処理後における表面の疎水性が高く維持されて洗浄水の水切れが良くなる基板の割合が多くなり、新たなパーティクルの付着が生ずる基板は微小となる。したがって、パーティクル起因の欠陥が少ない高歩留まりのＳi基板１を得ることができることが明らかとなった。
【００４６】
以上のことより、本実施の形態の窒化物半導体用Ｓi基板としては、抵抗率が０.１Ωcm以上であり、且つフッ酸系のエッチングによって残留ＳiＯ２を除去した際に疎水性となるＳi基板が好適であると言うことができる。このように、抵抗率が０.１Ωcm以上であって、且つフッ酸処理後に疎水性となるＳi基板を用いた場合には、フッ酸系のエッチングによって残留ＳiＯ２を除去できると共に、このフッ酸処理後に表面が疎水性となって洗浄水の水切れが良くなるので新たなパーティクルの付着も殆ど見られない。
【００４７】
そのために、図４に示すように、抵抗率が０.１Ωcm以上であり、且つフッ酸系のエッチングによって残留ＳiＯ２を除去した際に疎水性となるＳi基板１上に、エピタキシャル成長によって、ＡlＮバッファ層２を成長させ、ＡlＮバッファ層２上に、ＡlＮとＡl０.１Ｇa０.９Ｎとの多層バッファ３を成長させる。さらに、多層バッファ３上に、ＧaＮ耐圧層４とＧaＮチャネル層５とＡlＧaＮ障壁層６とを成長させて、窒化物半導体エピタキシャル基板を形成した場合には、ＡlＧaＮ障壁層６上の上部電極７とＳi基板１下の下部電極８との間の縦方向耐圧は、「Ｓiウェハが本来有している縦方向耐圧」である９５０Ｖ〜１１００Ｖ付近の値を呈する。
【００４８】
すなわち、上記Ｓi基板１に対する上記フッ酸による洗浄に起因して、縦方向の耐圧およびリーク電流がスペックを満たさないような、ピット(欠陥検査器で検出できる見える欠陥)や、ピットは形成されないで埋まってはいるが超格子が乱れている欠陥(欠陥検査器で検出できない見えない欠陥)が、形成されることを防止できるのである。
【００４９】
また、図４に示す窒化物半導体エピタキシャル基板を用いて、電界効果トランジスタを形成した場合、縦方向耐圧と上記両電極７,８間のリーク電流との両方が良である良品率が略９５％以上となる。
【００５０】
したがって、抵抗率が０.１Ωcm以上であり、且つフッ酸系のエッチングによって残留ＳiＯ２を除去した際に疎水性となるＳi基板を用いた窒化物半導体エピタキシャル基板で電界効果トランジスタを形成した場合に、略９５％以上の良品率を得ることができ、高歩留まりを得ることができる。
【００５１】
以上のごとく、この発明の窒化物半導体用Ｓi基板は、
抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になるＳiで構成されると共に、窒化物半導体膜の成長に用いられる
ことを特徴としている。
【００５２】
上記構成によれば、抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になるＳiで構成されているので、フッ酸系のエッチング溶液を用いた表面処理により表面を洗浄することによって、上記表面の残留ＳiＯ２を除去できる。さらに、このフッ酸処理後に表面が疎水性となって洗浄水の水切れが良くなるので、新たなパーティクルの付着を防止することができる。
【００５３】
したがって、本窒化物半導体用Ｓi基板上に窒化物半導体膜をエピタキシャル成長する場合に、本窒化物半導体用Ｓi基板をフッ酸処理することによって、窒化物半導体膜がエピタキシャル成長される際に、上記残留ＳiＯ２や上記パーティクルの付着に起因して、縦方向の耐圧およびリーク電流がスペックを満たさないような、ピット(欠陥検査器で検出できる見える欠陥)や、ピットは形成されないで埋まってはいるが超格子が乱れている欠陥(欠陥検査器で検出できない見えない欠陥)が、形成されるのを防止できる。
【００５４】
また、この発明の窒化物半導体エピタキシャル基板は、
Ｓi基板上に窒化物半導体層を成長して形成された窒化物半導体エピタキシャル基板であって、
上記Ｓi基板として、上記この発明の窒化物半導体用Ｓi基板１を用いた
ことを特徴としている。
【００５５】
上記構成によれば、上記Ｓi基板として、抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になる上記窒化物半導体用Ｓi基板１が用いられている。したがって、上記Ｓi基板上に成長された窒化物半導体層には、縦方向の耐圧およびリーク電流がスペックを満たさないような、ピットや、ピットは形成されないで埋まってはいるが超格子が乱れている欠陥が、形成されてはいない。
【００５６】
すなわち、本窒化物半導体エピタキシャル基板を用いて電子デバイスを形成することによって、高い歩留まりを得ることが可能になる。
【００５７】
また、一実施の形態の窒化物半導体エピタキシャル基板では、
上記窒化物半導体用Ｓi基板１上に形成される上記窒化物半導体層は、最初に形成されるＡlＮ層２と、Ａl含有量が５０％よりも多い高Ａl組成から成るＡlＧaＮを含む多層バッファ３とを、含んでいる。
【００５８】
通常、Ｓi基板上に、最初期層としてＡlＮを成長させ、且つ上述の高Ａl組成からなるＡlＧaＮを含む多層バッファを成長させる場合には、Ｓi基板上に存在するＳiＯ２やパーティクルに起因して、縦方向の耐圧およびリーク電流がスペックを満たさないような「欠陥検査器で検出できない見えない欠陥」が形成され易い。
【００５９】
この実施の形態によれば、上記Ｓi基板として、抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になる上記窒化物半導体用Ｓi基板１を用いている。したがって、フッ酸処理によって上記表面の残留ＳiＯ２が除去され、上記フッ酸処理後に新たなパーティクルの付着も無い。その結果、初期層としてＡlＮ層２を成長させ、且つ上記高Ａl組成からなるＡlＧaＮを含む多層バッファ３を成長させる場合であっても、成長された上記窒化物半導体層中には、ＳiＯ２やパーティクルに起因する「欠陥検査器で検出できない見えない欠陥」は形成されてはいない。
【００６０】
また、この発明の窒化物半導体エピタキシャル基板の製造方法は、
抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になるＳi基板１を基板として用い、
上記Ｓi基板１に対してフッ酸系のエッチング溶液を用いた表面処理を行って、上記Ｓi基板１の表面を洗浄し、
上記表面処理が行われたＳi基板１をエピタキシャル成長装置にセットして、上記Ｓi基板１上に、最初に形成するＡlＮ層２と、Ａl含有量が５０％よりも多い高Ａl組成から成るＡlＧaＮを含む多層バッファ３とを含む、窒化物半導体層をエピタキシャル成長させる
ことを特徴としている。
【００６１】
上記構成によれば、上記Ｓi基板として、抵抗率が０.１Ωｃｍ以上であって、且つフッ酸処理によって表面が疎水性になるＳi基板１を用いている。したがって、フッ酸系のエッチング溶液を用いた表面処理を行って表面を洗浄することにより、上記表面の残留ＳiＯ２が除去される。さらに、表面が疎水性になることによって、新たなパーティクルの付着が防止される。その結果、初期層としてＡlＮ層２を成長させ、且つ上記高Ａl組成からなるＡlＧaＮを含む多層バッファ３を成長させても、成長された上記窒化物半導体層中には、ＳiＯ２やパーティクルに起因する「欠陥検査器で検出できない見えない欠陥」は形成されない。
【００６２】
すなわち、本製造方法で製造された窒化物半導体エピタキシャル基板を用いて電子デバイスを形成することによって、高い歩留まりを得ることが可能になる。
【符号の説明】
【００６３】
１…Ｓi基板、
２…ＡlＮバッファ層、
３…ＡlＮ/Ａl０.１Ｇa０.９Ｎ多層バッファ、
４…ＧaＮ耐圧層、
５…ＧaＮチャネル層、
６…ＡlＧaＮ障壁層、
７…上部電極(タングステン電極)、
８…下部電極(タングステン電極)、
９…ダイシング溝。
【図１】
2015050330.tif 000005
【図２】
2015050330.tif 000006
【図３】
2015050330.tif 000007
【図４】
2015050330.tif 000008
【図５】
2015050330.tif 000009
【図６】
2015050330.tif 000010
【図９】
2015050330.tif 000011
【図７】
2015050330.tif 000012
【図８】
2015050330.tif 000013
【図１０】
2015050330.tif 000014