(57)【要約】【課題】回路規模の大きな増加を招くことなく、出力電圧の高いリニアリティおよび低ノイズを実現しつつ、広範囲に変動する入力電圧から所望する出力電圧を生成する。【解決手段】エラーアンプ６は、検出電圧Ｖdetおよび指令電圧Ｖrefの差に応じた制御電圧EA_OUT1、EA_OUT2を出力する。トランジスタＴｒ１は、端子Ｐ３から端子Ｐ４へと至る経路に介在し、そのゲートに制御電圧EA_OUT1が与えられる。昇圧部７は、チャージポンプ回路１３および昇圧駆動回路１４から構成され、端子Ｐ４から与えられる電圧を昇圧して端子Ｐ１に出力する。トランジスタＴｒ２は、端子Ｐ３からコンデンサＣＦの他方の端子へと至る経路に介在し、そのゲートに制御電圧EA_OUT2が与えられる。トランジスタＴｒ３は、コンデンサＣＦの他方の端子からグランドへと至る経路に介在する。昇圧駆動回路１４は、クロック信号CLKに基づいてトランジスタＴｒ２、Ｔｒ３を相補的に駆動する。【選択図】図１
2015180148.tif 000002
【特許請求の範囲】
【請求項１】
電源入力端子（Ｐ３）を介して供給される入力電圧から所望する目標値の出力電圧を生成して電源出力端子（Ｐ１）を介して出力する電源回路（１、２１、３１、４１、５１）であって、
前記電源出力端子の電圧に応じた検出電圧を出力する電圧検出部（３）と、
前記出力電圧の目標値を指令する指令電圧を生成する指令電圧生成部（４）と、
前記検出電圧および前記指令電圧の差に応じた制御電圧を出力するものであり、その制御電圧を出力するための互いに独立した第１出力経路および第２出力経路を備えた誤差増幅回路（６、３２、４２）と、
前記電源入力端子から中間ノード（Ｐ４）へと至る経路に介在し、そのゲートに前記第１出力経路を通じて出力される前記制御電圧が与えられる第１ＭＯＳトランジスタ（Ｔｒ１、Ｔｒ１１）と、
前記中間ノードから与えられる電圧を昇圧して前記電源出力端子に出力する昇圧部（７、２２、４３、５２）と、
を備え、
前記昇圧部は、
一方の端子が逆流阻止用のスイッチング素子（ＤＦ、ＤＦ１、ＤＦ２）を介して前記中間ノードに接続されるコンデンサ（ＣＦ、ＣＦ１、ＣＦ２）と、
前記電源入力端子から前記コンデンサの他方の端子へと至る経路に介在し、そのゲートに前記第２出力経路を通じて出力される前記制御電圧が与えられる第２ＭＯＳトランジスタ（Ｔｒ２、Ｔｒ５、Ｔｒ１２）と、
前記コンデンサの他方の端子からグランドへと至る経路に介在する第３ＭＯＳトランジスタ（Ｔｒ３、Ｔｒ６）と、
クロック信号のレベルに基づいて前記第２ＭＯＳトランジスタおよび前記第３ＭＯＳトランジスタを相補的に駆動するものであり、前記クロック信号が第１レベルである期間には前記第２ＭＯＳトランジスタのゲートに前記制御電圧が与えられる状態を維持するとともに前記第３ＭＯＳトランジスタのゲートにオフ駆動するためのオフ駆動電圧を供給し、前記クロック信号が前記第１レベルとは異なる第２レベルである期間には前記第２ＭＯＳトランジスタのゲートに前記制御電圧に代えてオフ駆動するためのオフ駆動電圧を供給するとともに前記第３ＭＯＳトランジスタのゲートにオン駆動するためのオン駆動電圧を供給する昇圧駆動回路（１４、２３、４５、５４）と、
を備えていることを特徴とする電源回路。
【請求項２】
前記電源入力端子および前記電源出力端子の各電圧のうち、いずれか高いほうの電圧を前記誤差増幅回路の電源電圧として選択的に供給する電圧選択回路（５）を備えていることを特徴とする請求項１に記載の電源回路。
【請求項３】
前記第１ＭＯＳトランジスタ（Ｔｒ１）、前記第２ＭＯＳトランジスタ（Ｔｒ２、Ｔｒ５）および前記第３ＭＯＳトランジスタ（Ｔｒ３、Ｔｒ６）は、Ｎチャネル型の素子であることを特徴とする請求項１または２に記載の電源回路。
【請求項４】
前記入力電圧は、車載のバッテリ（２）から供給される電圧であることを特徴とする請求項１から３のいずれか一項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧から所望する目標値の出力電圧を生成する電源回路に関する。
【背景技術】
【０００２】
ディクソン型チャージポンプに代表される一般的なチャージポンプ回路を用いた電源回路は、コイルを必要とするスイッチングレギュレータに比べ、小さな回路面積で構成できるとともにノイズが小さいというメリットがある。しかし、一般的なチャージポンプ回路は、入力電圧を昇圧するだけであり、降圧する機能は有さないため、入力電圧が広範囲に変動する用途（例えば車両用など）における定電圧化には適さない。そこで、一般的なチャージポンプ回路に何らかの工夫を加えることで、上記定電圧化を図ることが考えられている（例えば、特許文献１〜４参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−３３７００３号公報
【特許文献２】特開２００６−０１４５８１号公報
【特許文献３】特開２０１０−０４５９４３号公報
【特許文献４】特開２００３−３４８８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１には、出力電圧が目標電圧よりも高い場合にはチャージポンプを停止することで出力電圧を低下させ、低い場合にはチャージポンプを動作させることで出力電圧を昇圧する構成が開示されている。また、特許文献２には、出力電圧が目標電圧より高い場合にはドロッパ電源（シリーズレギュレータ）を機能させて降圧動作を行い、低い場合にはチャージポンプ回路を機能させて昇圧動作を行う構成が開示されている。
【０００５】
このような構成の場合、一連の動作における切替タイミング（チャージポンプの停止／動作の切替タイミング、ドロッパ電源／チャージポンプ回路の切替タイミング）において、出力特性がステップ状になる可能性が高く、出力電圧のリニアリティ（直線性）が低下する問題がある。出力電圧のリニアリティの低下は、その供給先が電圧変動に特性依存する回路（入力電圧に高い精度を求めるような回路）である場合には特に問題となるため、電源回路としては好ましくない特性である。
【０００６】
特許文献３には、出力電圧の検出値が目標値に一致するように、チャージポンプを構成するスイッチをオン／オフするためのクロック信号のデューティを可変させる構成が開示されている。しかし、上記構成では、出力電圧の可変幅を広く取ることが難しいため、入力電圧の変動幅が広い場合、そもそも上述した定電圧化を実現できない可能性もある。
【０００７】
特許文献４には、Ｄ／Ａコンバータを用いてチャージポンプのクロックバッファの電源電圧を小ステップ単位で切り換えることで、昇圧振幅を抑制して各種ノイズの発生を抑える構成が開示されている。しかし、上記構成では、降圧動作ができないため、上記定電圧化を実現できない上、回路規模が非常に大きくなることから、製造コストが高くなるといった問題がある。
【０００８】
本発明は上記事情に鑑みてなされたものであり、その目的は、回路規模の大きな増加を招くことなく、出力電圧の高いリニアリティおよび低ノイズを実現しつつ、広範囲に変動する入力電圧から所望する出力電圧を生成できる電源回路を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１に記載の手段は、電源入力端子を介して供給される入力電圧から所望する目標値の出力電圧を生成して電源出力端子を介して出力する電源回路である。電源回路は、電源出力端子の電圧に応じた検出電圧を出力する電圧検出部、出力電圧の目標値を指令するための指令電圧を生成する指令電圧生成部、検出電圧および指令電圧の差に応じた制御電圧を出力する誤差増幅回路、第１ＭＯＳトランジスタおよび昇圧部を備えている。そして、誤差増幅回路は、制御電圧を出力するための互いに独立した第１出力経路および第２出力経路を備えている。第１ＭＯＳトランジスタは、電源入力端子から中間ノードへと至る経路に介在し、そのゲートに第１出力経路を通じて出力される制御電圧が与えられる。昇圧部は、中間ノードから与えられる電圧を昇圧して電源出力端子に出力するもので、コンデンサ、第２ＭＯＳトランジスタ、第３ＭＯＳトランジスタおよび昇圧駆動回路を備えている。
【００１０】
コンデンサは、その一方の端子が逆流阻止用のスイッチング素子を介して中間ノードに接続されている。第２ＭＯＳトランジスタは、電源入力端子からコンデンサの他方の端子へと至る経路に介在し、そのゲートに第２出力経路を通じて出力される制御電圧が与えられる。第３ＭＯＳトランジスタは、コンデンサの他方の端子からグランドへと至る経路に介在する。昇圧駆動回路は、クロック信号のレベルに基づいて第２ＭＯＳトランジスタおよび第３ＭＯＳトランジスタを次のように相補的に駆動する。すなわち、昇圧駆動回路は、クロック信号が第１レベルである期間には、第２ＭＯＳトランジスタのゲートに制御電圧が与えられる状態を維持するとともに、第３ＭＯＳトランジスタのゲートにオフ駆動するためのオフ駆動電圧を供給する。また、昇圧駆動回路は、クロック信号が第１レベルとは異なる第２レベルである期間には、第２ＭＯＳトランジスタのゲートに制御電圧に代えてオフ駆動するためのオフ駆動電圧を供給するとともに、第３ＭＯＳトランジスタのゲートにオン駆動するためのオン駆動電圧を供給する。
【００１１】
昇圧駆動回路が、上述したように第２ＭＯＳトランジスタおよび第３ＭＯＳトランジスタを相補的に駆動することにより、昇圧部において、一般的なチャージポンプ回路と同様のチャージポンプ動作が行われる。すなわち、第２ＭＯＳトランジスタがオフであり且つ第３ＭＯＳトランジスタがオンであるとき、中間ノードから与えられる電圧によりコンデンサの充電が行われる。そして、第２ＭＯＳトランジスタがオンであり且つ第３ＭＯＳトランジスタがオフであるとき、コンデンサの他方の端子がオン状態の第２ＭＯＳトランジスタの主端子電圧まで上昇し、コンデンサの一方の端子から昇圧された出力電圧が出力される。このようなチャージポンプ動作は、出力電圧の値とは無関係に継続的に行われる。
【００１２】
ただし、昇圧部の入力電圧となる中間ノードの電圧およびチャージポンプ動作による昇圧量を決定するための第２ＭＯＳトランジスタの主端子の電圧は、出力電圧の値に基づいて、次のように制御される。すなわち、上記構成では、誤差増幅回路は、出力電圧を目標値に一致させるように、第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタの駆動を独立して制御する。そして、第１ＭＯＳトランジスタは昇圧部への入力電圧の供給経路に介在しており、第２ＭＯＳトランジスタはチャージポンプ動作による昇圧量を決定する電圧の供給経路に介在している。このような構成において、出力電圧が目標値から離れた値となって検出電圧および指令電圧に誤差が生じると、誤差増幅回路から、それらの差に応じた制御電圧が出力される。そして、その制御電圧により第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタの駆動が制御されることにより、出力電圧が目標値に近付くように、昇圧部の入力電圧および昇圧量を決定する電圧が変化する。
【００１３】
このように本手段の電源回路は、一般的なチャージポンプ回路と同様の動作を行う構成に対し、シリーズレギュレータ（ドロッパ電源）と同様にして出力電圧のフィードバック制御を行うための構成を組み合わせた構成となっている。これにより、入力電圧を昇圧する動作に加え、入力電圧を降圧する動作も行うことが可能となっている。そのため、回路規模の大きな増加を招くことなく、低ノイズを実現しつつ、入力電圧が広範囲に変動する場合であっても、その入力電圧から所望する出力電圧を生成することができる。
【００１４】
また、上記構成によれば、昇圧動作時、降圧動作時および各動作の切り替わり時において、第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタの制御が切り替えられるといったことがない。つまり、本手段の電源回路の各構成は、入力電圧が広範囲に変動する場合であっても、その全範囲にわたってシームレスに動作するようになっている。従って、出力特性がステップ状になることはなく（出力電圧にギャップなどが生じることなく）、出力電圧の高いリニアリティを実現することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態を示すもので、電源回路の構成図
【図２】エラーアンプの具体的な構成例を示す図
【図３】各部の電圧波形および電流波形を示すタイミングチャート
【図４】比較例を示すもので、電源回路の概略的な構成図
【図５】電源回路の概略的な構成図
【図６】第２の実施形態を示す図１相当図
【図７】第３の実施形態を示す図１相当図
【図８】第４の実施形態を示す図１相当図
【図９】第５の実施形態を示す図１相当図
【発明を実施するための形態】
【００１６】
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図５を参照して説明する。
図１に示す電源回路１は、入力電圧から所望する目標値の出力電圧Ｖoutを生成する。電源回路１には、車両に搭載されたバッテリ２から出力されるバッテリ電圧ＶＢが入力される。なお、このような車載のバッテリ２のバッテリ電圧ＶＢは、広範囲に変動する可能性がある。電源回路１の出力電圧Ｖoutは、車両に搭載されるＥＣＵを構成する各回路などに供給される。
【００１７】
電源回路１は、電圧検出部３、指令電圧生成部４、電圧選択回路５、エラーアンプ（ＥＡ）６、トランジスタＴｒ１および昇圧部７を備えている。電源回路１の各構成要素のうち、昇圧部７の一部構成を除く構成は、半導体集積回路（ＩＣ）８として構成されている（図１において破線で囲む部分）。ＩＣ８は、そのパッケージ外部に導出される端子Ｐ１〜Ｐ５を備えている。
【００１８】
電圧検出部３は、出力電圧Ｖoutを出力するための電源出力端子Ｐ１およびグランド線９の間に接続された抵抗Ｒｄ１、Ｒｄ２の直列回路により構成されており、その直列回路の相互接続ノードから出力電圧Ｖoutに応じた検出電圧Ｖdetを出力する。グランド線９は、グランド端子Ｐ２に接続されている。指令電圧生成部４は、例えばバンドギャップリファレンス回路などから構成されており、出力電圧Ｖoutの目標値Ｖｓを指令する指令電圧Ｖrefを生成する。
【００１９】
電圧選択回路５は、２つのダイオードＤｓ１、Ｄｓ２から構成されている。ダイオードＤｓ１は、入力電源線１０からノードＮ１へと至る電源供給経路に順方向に介在する。入力電源線１０は、バッテリ電圧ＶＢが与えられる電源入力端子Ｐ３に接続されている。ダイオードＤｓ２は、電源出力端子Ｐ１からノードＮ１へと至る電源供給経路に順方向に介在する。ノードＮ１は、電源線１１を介してエラーアンプ６の電源供給端子に接続されている。このような構成により、電圧選択回路５は、電源入力端子Ｐ３および電源出力端子Ｐ１の各電圧（入力電圧および出力電圧）のうち、いずれか高いほうの電圧をエラーアンプ６の電源電圧として選択的に供給する。
【００２０】
エラーアンプ６（誤差増幅回路に相当）は、反転入力端子に入力される検出電圧Ｖdetおよび非反転入力端子に入力される指令電圧Ｖrefの差に応じた制御電圧EA_OUT1、EA_OUT2を、それぞれ第１出力端子および第２出力端子を介して出力する。制御電圧EA_OUT1およびEA_OUT2は、いずれも検出電圧Ｖdetおよび指令電圧Ｖrefの差に応じて同様に変化する電圧であるが、それらの出力経路である第１出力経路および第２出力経路は互いに独立したものとなっている（図２参照）。従って、制御電圧EA_OUT1およびEA_OUT2のうち、一方が供給先となる回路の動作状態などにより変化したとしても、その変化が他方に影響することはない。
【００２１】
このようなエラーアンプ６の具体的な構成としては、例えば図２に示すような構成を採用することができる。図２に示すエラーアンプ６は、トランジスタＴ１〜Ｔ１３、定電流回路１２および抵抗Ｒ１、Ｒ２を有している。一対の差動入力用のＰＮＰ形トランジスタＴ１およびＴ２の各ベースは、反転入力端子および非反転入力端子にそれぞれ接続されており、検出電圧Ｖdetおよび指令電圧Ｖrefが与えられるようになっている。トランジスタＴ１、Ｔ２のエミッタは共通に接続されるとともに、定電流回路１２を介して電源線１１に接続されている。
【００２２】
トランジスタＴ１、Ｔ２の各コレクタは、それぞれ負荷用のＮＰＮ形トランジスタＴ３、Ｔ４を介してグランド線９に接続されている。トランジスタＴ３、Ｔ４は、ＮＰＮ形トランジスタＴ５、Ｔ６とそれぞれカレントミラー回路（ミラー対）を構成している。トランジスタＴ５、Ｔ６のエミッタはいずれもグランドに接続され、各コレクタはそれぞれＰＮＰ形トランジスタＴ７、Ｔ８を介して電源線１１に接続されている。トランジスタＴ７、Ｔ８は、カレントミラー回路を構成している。
【００２３】
トランジスタＴ６のコレクタおよびグランドの間には、ＮＰＮ形トランジスタＴ９が接続されている。トランジスタＴ９は、ＮＰＮ形トランジスタＴ１０とカレントミラー回路を構成している。トランジスタＴ１０のコレクタは、ＰＮＰ形トランジスタＴ１１を介して電源線１１に接続されている。トランジスタＴ１１は、ＰＮＰ形トランジスタＴ１２、Ｔ１３とカレントミラー回路を構成している。
【００２４】
トランジスタＴ１２、Ｔ１３の各コレクタは、それぞれ抵抗Ｒ１、Ｒ２を介してグランド線９に接続されている。トランジスタＴ１２および抵抗Ｒ１の相互接続ノードは、制御電圧EA_OUT1を出力するための第１出力端子に接続されている。また、トランジスタＴ１３および抵抗Ｒ２の相互接続ノードは、制御電圧EA_OUT2を出力するための第２出力端子に接続されている。
【００２５】
このような構成のエラーアンプ６の第１出力端子は、Ｎチャネル型ＭＯＳトランジスタであるトランジスタＴｒ１のゲートに接続されている。トランジスタＴｒ１（第１ＭＯＳトランジスタに相当）のドレインは入力電源線１０に接続され、そのソースは端子Ｐ４に接続されている。すなわち、トランジスタＴｒ１は、電源入力端子Ｐ３から端子Ｐ４（中間ノードに相当）へと至る経路に介在する。また、トランジスタＴｒ１は、このような接続形態により、制御電圧EA_OUT1を入力とするソースフォロア回路を構成している。
【００２６】
昇圧部７は、端子Ｐ４から与えられる電圧を約２倍に昇圧して電源出力端子Ｐ１に出力するもので、チャージポンプ回路１３および昇圧駆動回路１４を備えている。チャージポンプ回路１３は、ダイオードＤＦ、ＤＬ、コンデンサＣＦ、ＣＬおよびＮチャネル型ＭＯＳトランジスタであるトランジスタＴｒ２、Ｔｒ３を備えている。
【００２７】
ダイオードＤＦは、逆流阻止用のスイッチング素子に相当するもので、そのアノードは端子Ｐ４に接続され、そのカソードはノードＮSWに接続されている。ノードＮSWは、コンデンサＣＦの一方の端子およびダイオードＤＬのアノードに接続されている。コンデンサＣＦの他方の端子は、端子Ｐ５に接続されている。ダイオードＤＬのカソードは、コンデンサＣＬを介してグランド端子Ｐ２に接続されている。ダイオードＤＬおよびコンデンサＣＬの相互接続ノードは、電源出力端子Ｐ１に接続されている。
【００２８】
トランジスタＴｒ２（第２ＭＯＳトランジスタに相当）のドレインは入力電源線１０に接続され、そのソースは端子Ｐ５に接続されている。また、トランジスタＴｒ２のゲートは、エラーアンプ６の第２出力端子に接続されている。すなわち、トランジスタＴｒ２は、電源入力端子Ｐ３からコンデンサＣＦの他方の端子へと至る経路に介在する。トランジスタＴｒ２は、このような接続形態により、制御電圧EA_OUT2を入力とするソースフォロア回路を構成している。
【００２９】
トランジスタＴｒ３（第３ＭＯＳトランジスタに相当）のドレインは端子Ｐ５に接続され、そのソースはグランド線９に接続されている。すなわち、トランジスタＴｒ３は、コンデンサＣＦの他方の端子からグランド端子Ｐ２へと至る経路に介在する。トランジスタＴｒ２、Ｔｒ３のゲートには、昇圧駆動回路１４から出力される駆動電圧が与えられる。
【００３０】
昇圧駆動回路１４は、バッファ１５、インバータ回路１６およびトランジスタＴｒ４を備えている。外部から与えられるクロック信号CLKは、バッファ１５を介してインバータ回路１６に入力される。なお、本実施形態では、クロック信号CLKのデューティは５０％となっている。インバータ回路１６は、クロック信号CLKを反転した論理を持つ電圧をトランジスタＴｒ３、Ｔｒ４のゲートに出力する。トランジスタＴｒ４のドレインは、トランジスタＴｒ２のゲートに接続され、そのソースはグランド線９に接続されている。
【００３１】
このような構成の昇圧駆動回路１４は、クロック信号CLKに基づいてトランジスタＴｒ２、Ｔｒ３を相補的に駆動する。すなわち、クロック信号CLKが例えば＋５ＶなどのＨレベル（第１レベルに相当）である期間にあっては、インバータ回路１６の出力電圧がＬレベル（グランドの電位＝０Ｖ）となり、そのＬレベルの出力電圧（オフ駆動電圧）の供給を受けてトランジスタＴｒ３、Ｔｒ４がオフとなる。また、このとき、トランジスタＴｒ４がオフすることで、トランジスタＴｒ２のゲートには、制御電圧EA_OUT2が供給される。これにより、トランジスタＴｒ２は、制御電圧EA_OUT2に基づいてオン駆動される。
【００３２】
また、クロック信号CLKが例えば０ＶなどのＬレベル（第２レベルに相当）である期間にあっては、インバータ回路１６の出力電圧がＨレベルとなり、そのＨレベルの出力電圧（オン駆動電圧）の供給を受けてトランジスタＴｒ３、Ｔｒ４がオンとなる。また、このとき、トランジスタＴｒ４がオンすることで、トランジスタＴｒ２のゲートには、制御電圧EA_OUT2の電圧値に関係なくＬレベルの電圧（オフ駆動電圧）が供給され、トランジスタＴｒ２がオフ駆動される。
【００３３】
このようにトランジスタＴｒ２、Ｔ３が相補的に駆動されることにより、一般的なチャージポンプ回路と同様のチャージポンプ動作が行われる。すなわち、「トランジスタＴｒ２：オフ、トランジスタＴｒ３：オン」のとき、端子Ｐ４の電圧によりコンデンサＣＦの充電が行われ、コンデンサＣＦは、ほぼ端子Ｐ４の電圧に充電された状態となる。そして、「トランジスタＴｒ２：オン、トランジスタＴｒ３：オフ」のとき、コンデンサＣＦの他方の端子がオン状態のトランジスタＴｒ２のソース電圧（端子Ｐ５の電圧）にまで上昇する。これにより、コンデンサＣＦの一方の端子が接続されるノードＮSWの電圧は、オン状態のトランジスタＴｒ２のソース電圧にコンデンサＣＦの充電電圧が加算された値になる。このようにして昇圧された電圧（ノードＮSWの電圧）は、ダイオードＤ２を通じて出力電圧Ｖoutとして出力される。
【００３４】
このように、昇圧部７は、出力電圧Ｖoutの電圧値とは無関係に、一般的なチャージポンプ回路と同様のチャージポンプ動作を継続的に実行するようになっている。ただし、チャージポンプ回路１３への入力電圧（端子Ｐ４の電圧）およびチャージポンプ回路１３の昇圧量を決める電圧（端子Ｐ５の電圧）は、出力電圧Ｖoutの値に基づいてフィードバック制御される（詳細は後述する）。
【００３５】
次に、上記構成の電源回路１の動作について図３のタイミングチャートも参照して説明する。なお、図３には、上から順に、バッテリ電圧ＶＢ、出力電流Ｉout、出力電圧Ｖout、トランジスタＴｒ１のゲート電圧Ｖg1、トランジスタＴｒ２のゲート電圧Ｖg2、端子Ｐ４の電圧Ｖp4、端子Ｐ５の電圧Ｖp5、ノードＮSWの電圧Ｖswの波形が概略的に示されている。
【００３６】
まず、出力電圧Ｖoutが目標値Ｖｓに一致しているとき（定常時）の各部の電圧値は、次のようになっている。すなわち、この場合、制御電圧EA_OUT1、つまりトランジスタＴｒ１のゲート電圧Ｖg1は、下記（１）式のように表される。ただし、ダイオードの順方向電圧をＶｆとし、トランジスタＴｒ１のゲート・ソース間電圧をＶgs1とする。
Ｖg1＝（Ｖｓ／２）＋Ｖｆ＋Ｖgs1            …（１）
【００３７】
クロック信号CLKがＨレベルのときにおけるトランジスタＴｒ２のゲート電圧Ｖg2は、下記（２）式のように表される。ただし、トランジスタＴｒ２のゲート・ソース間電圧をＶgs2とする。
Ｖg2＝（Ｖｓ／２）＋Ｖｆ＋Ｖgs2            …（２）
なお、クロック信号CLKがＬレベルのときにおけるゲート電圧Ｖg2は、グランド電位ＧＮＤ（＝０Ｖ）である。
【００３８】
チャージポンプ回路１３への入力電圧となる端子Ｐ４の電圧Ｖp4は、下記（３）式のように表される。
Ｖp4＝（Ｖｓ／２）＋Ｖｆ            …（３）
【００３９】
クロック信号CLKがＬレベルのときにおけるチャージポンプ回路１３の昇圧量を決定する端子Ｐ５の電圧Ｖp5は、下記（４）式のように表される。
Ｖp5＝（Ｖｓ／２）＋Ｖｆ            …（４）
なお、クロック信号CLKがＨレベルのときにおける電圧Ｖp5は、グランド電位ＧＮＤ（＝０Ｖ）である。
【００４０】
クロック信号CLKがＬレベルのときにおけるノードＮSWの電圧Ｖswは、下記（５）式のように表される。
Ｖsw＝Ｖｓ＋Ｖｆ            …（５）
クロック信号CLKがＨレベルのときにおける電圧Ｖswは、下記（５´）式のように表される。
Ｖsw＝Ｖｓ／２            …（５´）
【００４１】
前述したように、昇圧部７は、一般的なチャージポンプ回路と同様のチャージポンプ動作を継続的に行う。ただし、電源回路１では、出力電圧Ｖoutをフィードバック制御するため、エラーアンプ６を主体に負帰還回路が構成されており、エラーアンプ６の出力により、チャージポンプ回路１３への入力電圧の供給経路に介在するトランジスタＴｒ１およびチャージポンプ回路１３における昇圧量を決定する電圧の供給経路に介在するトランジスタＴｒ２の駆動が制御される。以下、出力電圧Ｖoutをフィードバック制御するための各部の動作について説明する。
【００４２】
まず、出力電圧Ｖoutが目標値Ｖｓより低いときにおける各部の動作を説明する。出力電圧Ｖoutが目標値Ｖｓに一致している状態において、入力電圧であるバッテリ電圧ＶＢが低下した場合や出力電圧Ｖoutの供給先となる回路の動作状態に応じて出力電流Ｉoutが増加した場合などには、出力電圧Ｖoutが目標値Ｖｓから低下する。すると、エラーアンプ６から出力される制御電圧EA_OUT1、EA_OUT2は定常時の値から上昇に転じる。
【００４３】
これにより、トランジスタＴｒ１のゲート電圧Ｖg1と、そのソース電圧（電圧Ｖp4）とが、制御電圧EA_OUT1と同様に上昇に転じる。また、クロック信号CLKがＨレベルのときにおけるトランジスタＴｒ２のゲート電圧Ｖg2と、そのソース電圧（電圧Ｖp5）とが、制御電圧EA_OUT2と同様に上昇に転じる。このような動作により、チャージポンプ回路１３の入力電圧および昇圧量が上昇し、その分だけ、出力電圧Ｖoutが上昇して目標値Ｖｓに近付く。
【００４４】
続いて、出力電圧Ｖoutが目標値Ｖｓより高いときにおける各部の動作を説明する。出力電圧Ｖoutが目標値Ｖｓを超えて上昇すると、エラーアンプ６から出力される制御電圧EA_OUT1、EA_OUT2は定常時の値から低下に転じる。これにより、トランジスタＴｒ１のゲート電圧Ｖg1と、そのソース電圧（電圧Ｖp4）とが、制御電圧EA_OUT1と同様に低下に転じる。
【００４５】
また、クロック信号CLKがＨレベルのときにおけるトランジスタＴｒ２のゲート電圧Ｖg2と、そのソース電圧（電圧Ｖp5）とが、制御電圧EA_OUT2と同様に低下に転じる。このような動作により、チャージポンプ回路１３の入力電圧および昇圧量が低下し、その分だけ、出力電圧Ｖoutが低下して目標値Ｖｓに近付く。
【００４６】
以上説明したように、電源回路１は、一般的なチャージポンプ回路と同様の動作を行う構成に対し、シリーズレギュレータ（ドロッパ電源）と同様にして出力電圧Ｖoutのフィードバック制御を行うための構成を組み合わせた構成となっている。これにより、入力されるバッテリ電圧ＶＢを昇圧して出力する昇圧動作に加え、バッテリ電圧ＶＢを降圧して出力する降圧動作も行うことが可能となっている。そのため、例えば昇降圧型のスイッチングレギュレータなどの電源回路に比べ、回路規模を小さく抑えるとともに、低ノイズを実現しつつ、入力されるバッテリ電圧ＶＢが広範囲に変動する場合であっても、そのバッテリ電圧ＶＢから所望する目標値Ｖｓとなるように定電圧化された出力電圧Ｖoutを得ることができる。しかも、この場合、バッテリ電圧ＶＢは、車載のバッテリ２から与えられるものであり、広範囲に変動する可能性がある。従って、本実施形態により得られる上記効果が特に有益なものとなる。
【００４７】
また、電源回路１は、昇圧動作時、降圧動作時およびそれら各動作の切り替わり時において、トランジスタＴｒ１、Ｔｒ２の制御が切り替わるといったことがない。つまり、電源回路１の各構成は、バッテリ電圧ＶＢが広い範囲にわたって変動したとしても、その全範囲にわたってシームレスに動作するようになっている。従って、電源回路１では、出力電圧Ｖoutにギャップが生じるなどして出力特性がステップ状になることはなく、出力電圧Ｖoutについて高いリニアリティを実現することができる。
【００４８】
また、電源回路１は、バッテリ電圧ＶＢおよび出力電圧Ｖoutのうち、いずれか高いほうの電圧をエラーアンプ６の電源電圧として選択的に供給する電圧選択回路５を備えている。これにより、エラーアンプ６は、バッテリ電圧ＶＢおよび出力電圧Ｖoutのうちいずれか一方が比較的低いときであっても、比較的高い他方の電圧の供給を受けて、Ｎチャネル型のＭＯＳトランジスタであるトランジスタＴｒ１、Ｔｒ２を正常にオン駆動可能な電圧値を持つ制御電圧EA_OUT1、EA_OUT2を出力することができる。
【００４９】
前述した本実施形態による主たる作用および効果は、図４に示すような構成（以下、比較例と呼ぶ）によっても同様に得ることが可能であると考えられる。図４に示す比較例では、トランジスタＴｒ２のドレインがトランジスタＴｒ１のソースに接続されている。また、この場合、トランジスタＴｒ２のゲートに、エラーアンプ６の出力が与えられることはない。そして、トランジスタＴｒ２、Ｔｒ３は、本実施形態と同様のクロック信号CLKに基づいて相補的に駆動される。しかし、このような比較例の構成には、電力損失が高いという欠点がある。以下、この点について説明する。
【００５０】
なお、以下の説明では、クロック信号CLKがＨレベルの期間を第１区間と呼び、Ｌレベルの期間を第２区間と呼ぶ。また、本実施形態の電源回路１および比較例の構成のいずれについても、トランジスタＴｒ１〜Ｔｒ３のそれぞれに流れる電流は、容量性負荷に流れる電流である。そのため、トランジスタＴｒ１〜Ｔｒ３に流れる各電流は、それらがオンした瞬間に急激に上昇し（突入電流が流れ）、その後、指数関数的に減少する。従って、以下の説明におけるトランジスタＴｒ１〜Ｔｒ３に流れる各電流（２×Ｉout、Ｉout）は、いずれも平均電流を表している。
【００５１】
比較例の場合、第１区間には「Ｔｒ１：オン、Ｔｒ２：オフ、Ｔｒ３：オン」となり、第２区間には「Ｔｒ１：オン、Ｔｒ２：オン、Ｔｒ３：オフ」となる。従って、この場合、トランジスタＴｒ１には、出力電流Ｉoutの２倍の電流（２×Ｉout）が流れる。また、トランジスタＴｒ２、Ｔｒ３には、クロック信号CLKのデューティが５０％であれば、それぞれ出力電流Ｉoutに等しい電流（＝Ｉout）が流れる。
【００５２】
このような比較例の構成において、各トランジスタＴｒ１、Ｔｒ２、Ｔｒ３における損失Ptr1、Ptr2、Ptr3は、それぞれ下記（６）〜（８）式により表される。ただし、トランジスタＴｒ１のソース電圧をVs1とし、クロック信号CLKのオンデューティ（１周期における第１区間の長さの割合）をDonとし、クロック信号CLKのオフデューティ（１周期における第２区間の長さの割合）をDoffとし、トランジスタＴｒ２のオン抵抗をRon2とし、トランジスタＴｒ３のオン抵抗をRon3とする。なお、ダイオードＤ１、Ｄ２による損失は、比較例および本実施形態の電源回路１において差異が生じないため、損失の計算から除外している。
Ptr1＝（VB−Vs1）×2×Iout      …（６）
Ptr2＝Ron2×4×Iout２×Doff      …（７）
Ptr3＝Ron3×4×Iout２×Don      …（８）
【００５３】
そして、比較例の構成による損失の合計Ptotalは、下記（９）式により表される。
Ptotal＝Ptr1＋Ptr2＋Ptr3
＝2×(VB−Vs1)×Iout＋4×Ron3×Iout２×Don＋4×Ron2＋Iout２×Doff…（９）
【００５４】
一方、本実施形態の電源回路１の場合、第１区間には「Ｔｒ１：オン、Ｔｒ２：オフ、Ｔｒ３：オン」となり、第２区間には「Ｔｒ１：オフ、Ｔｒ２：オン、Ｔｒ３：オフ」となる。従って、この場合、図５に示すように、トランジスタＴｒ１、Ｔｒ２、Ｔｒ３には、クロック信号CLKのデューティが５０％であれば、それぞれ出力電流Ｉoutに等しい電流（＝Ｉout）が流れる。なお、図５では、昇圧駆動回路１４のトランジスタＴｒ４をスイッチのシンボルで表している。
【００５５】
このような本実施形態の電源回路１において、各トランジスタＴｒ１〜Ｔｒ３における損失Ptr1、Ptr2、Ptr3は、それぞれ下記（１０）〜（１２）式により表される。ただし、第２区間におけるトランジスタＴｒ２のソース電圧をVs2とする。
Ptr1＝（VB＋Vs1）×2×Iout×Don      …（１０）
Ptr2＝（VB＋Vs2）×2×Iout×Doff      …（１１）
Ptr3＝Ron3×4×Iout２×Don            …（１２）
【００５６】
そして、本実施形態の電源回路１による損失の合計Ptotalは、トランジスタＴｒ１のソース電圧Vs1およびトランジスタＴｒ２のソース電圧Vs2が同じであると仮定すると、下記（１３）式により表される。
Ptotal＝Ptr1＋Ptr2＋Ptr3
＝2×（VB＋Vs1）×Iout＋4×Ron3×Iout２×Don      …（１３）
【００５７】
上記（９）式および（１３）式から、本実施形態の電源回路１は、比較例に対し、その損失の合計が、比較例におけるトランジスタＴｒ２での損失Ptr2（＝4×Ron2×Iout２×Doff）だけ小さくなっていることが分かる。
【００５８】
このように、本実施形態の電源回路１は、比較例の構成に対して損失が低く抑えられるため、電力変換効率を良好に維持することができる。また、電源回路１では、比較例の構成に対し、各トランジスタＴｒ１〜Ｔｒ３のサイズを小さくすることができ、その結果、回路面積を一層小さくすることができる。
【００５９】
さらに、本実施形態の電源回路１では、各トランジスタＴｒ１〜Ｔｒ４として、Ｎチャネル型の素子を採用している。そのため、後述する第５の実施形態のように、Ｐチャネル型の素子を用いる場合に比べ、そのチップサイズを一層小さくすることができ、その結果、電源回路１の回路面積を一層小さくすることができる。
【００６０】
（第２の実施形態）
以下、本発明の第２の実施形態について、図６を参照して説明する。
図６に示すように、本実施形態の電源回路２１が備える昇圧部２２は、第１の実施形態の電源回路１が備える昇圧部７に対し、昇圧駆動回路１４に代えて昇圧駆動回路２３を備えている点が異なる。昇圧駆動回路２３は、昇圧駆動回路１４に対し、トランジスタＴｒ４に代えてインバータ回路２４を備えている点が異なる。
【００６１】
インバータ回路２４は、インバータ回路１６の出力電圧を入力し、それを反転した電圧をトランジスタＴｒ２のゲートに出力する。インバータ回路２４には、電源電圧として、エラーアンプ６から出力される制御電圧EA_OUT2が供給される。従って、インバータ回路２４の出力電圧の最大値は、制御電圧EA_OUT2とほぼ等しくなる。
【００６２】
このような構成によっても、チャージポンプ１３の昇圧量を決める電圧であるトランジスタＴｒ２のソース電圧（端子Ｐ５の電圧Ｖp5）は、出力電圧Ｖoutの値に基づいてフィードバック制御される。従って、本実施形態の構成によっても、第１の実施形態と同様の作用および効果が得られる。
【００６３】
（第３の実施形態）
以下、本発明の第３の実施形態について、図７を参照して説明する。
図７に示すように、本実施形態の電源回路３１は、第１の実施形態の電源回路１に対し、エラーアンプ６に代えて誤差増幅回路３２を備えている点が異なる。誤差増幅回路３２は、２つのエラーアンプ３３、３４から構成されている。
【００６４】
エラーアンプ３３、３４は、いずれも、電源線１１を介して与えられる電源電圧の供給を受けて動作する。エラーアンプ３３は、反転入力端子に入力される検出電圧Ｖdetおよび非反転入力端子に入力される指令電圧Ｖrefの差に応じた制御電圧EA_OUT1を出力する。エラーアンプ３４は、反転入力端子に入力される検出電圧Ｖdetおよび非反転入力端子に入力される指令電圧Ｖrefの差に応じた制御電圧EA_OUT2を出力する。エラーアンプ３３、３４の各出力端子は、それぞれトランジスタＴｒ１、Ｔｒ２のゲートに接続されている。
【００６５】
このような構成によっても、制御電圧EA_OUT1およびEA_OUT2のうち、一方が供給先となる回路の動作状態などにより変化したとしても、その変化が他方に影響することはない。そして、この場合、エラーアンプ３３、３４を主体に負帰還回路が構成されており、エラーアンプ３３の出力によりチャージポンプ回路１３への入力電圧の供給経路に介在するトランジスタＴｒ１の駆動が制御され、エラーアンプ３４の出力によりチャージポンプ回路１３における昇圧量を決定する電圧の供給経路に介在するトランジスタＴｒ２の駆動が制御される。従って、本実施形態の構成によっても、第１の実施形態と同様の作用および効果が得られる。
【００６６】
（第４の実施形態）
上記各実施形態では、昇圧部は入力される電圧を２倍に昇圧する２倍圧チャージポンプの構成であったが、昇圧部は入力される電圧を３倍以上に昇圧する構成でもよい。そこで、本実施形態では、昇圧部を３倍圧チャージポンプの構成に変更した場合の一例について図８を参照して説明する。
【００６７】
図８に示す電源回路４１は、第１の実施形態の電源回路１に対し、エラーアンプ６に代えてエラーアンプ４２を備えている点および昇圧部７に代えて昇圧部４３を備えている点が異なる。エラーアンプ４２は、制御電圧EA_OUT1、EA_OUT2と同様に変化する制御電圧EA_OUT3を出力する第３出力端子を備えている。制御電圧EA_OUT3の出力経路である第３出力経路は、第１および第２出力経路とは独立したものとなっている。
【００６８】
昇圧部４３は、端子Ｐ４から与えられる電圧を約３倍に昇圧して電源出力端子Ｐ１に出力するもので、チャージポンプ回路４４および昇圧駆動回路４５を備えている。チャージポンプ回路４４は、２倍圧の構成に対応するチャージポンプ回路１３に対し、ダイオードＤＦ２（逆流阻止用のスイッチング素子に相当）、コンデンサＣＦ２およびＮチャネル型ＭＯＳトランジスタであるトランジスタＴｒ５、Ｔｒ６が追加されている。なお、ここでは、チャージポンプ回路１３におけるダイオードＤＦ、コンデンサＣＦおよびノードＮSWのことを、それぞれダイオードＤＦ１、コンデンサＣＦ１およびノードＮSW1と称す。
【００６９】
ダイオードＤＦ２は、逆流阻止用のスイッチング素子に相当するもので、そのアノードはノードＮSW1に接続され、そのカソードはノードＮSW2に接続されている。ノードＮSW2は、コンデンサＣＦ２の一方の端子およびダイオードＤＬのアノードに接続されている。コンデンサＣＦ２の他方の端子は、端子Ｐ６に接続されている。
【００７０】
トランジスタＴｒ５（第２ＭＯＳトランジスタに相当）のドレインは入力電源線１０に接続され、そのソースは端子Ｐ６に接続されている。また、トランジスタＴｒ５のゲートは、エラーアンプ４２の第３出力端子に接続されている。すなわち、トランジスタＴｒ５は、電源入力端子Ｐ３からコンデンサＣＦ２の他方の端子へと至る経路に介在する。トランジスタＴｒ５は、このような接続形態により、制御電圧EA_OUT3を入力とするソースフォロア回路を構成している。
【００７１】
トランジスタＴｒ６（第３ＭＯＳトランジスタに相当）のドレインは端子Ｐ６に接続され、そのソースはグランド線９に接続されている。すなわち、トランジスタＴｒ６は、コンデンサＣＦ２の他方の端子からグランド端子Ｐ２へと至る経路に介在する。トランジスタＴｒ５、Ｔｒ６のゲートには、昇圧駆動回路４５から出力される駆動電圧が与えられる。
【００７２】
昇圧駆動回路４５は、２倍圧の構成に対応する昇圧駆動回路１４に対し、インバータ回路４６およびＮチャネル型ＭＯＳトランジスタであるトランジスタＴｒ７が追加されている。インバータ回路４６は、インバータ回路１６の出力電圧を入力し、それを反転した電圧をトランジスタＴｒ６、Ｔｒ７のゲートに出力する。トランジスタＴｒ７のドレインは、トランジスタＴｒ５のゲートに接続され、そのソースはグランド線９に接続されている。
【００７３】
このような構成の昇圧駆動回路４５は、クロック信号CLKに基づいて、トランジスタＴｒ２、Ｔｒ３を相補的に駆動するとともに、トランジスタＴｒ５、Ｔｒ６を相補的に駆動する。ただし、この場合、トランジスタＴｒ２、Ｔｒ５が相補的に駆動される（一方がオンのときには他方がオフする）とともに、トランジスタＴｒ３、Ｔｒ６が相補的に駆動される。
【００７４】
このような構成によれば、昇圧部４３は、出力電圧Ｖoutの電圧値とは無関係に、チャージポンプ動作を継続的に実行する。また、チャージポンプ回路４４への入力電圧（端子Ｐ４の電圧）およびチャージポンプ回路４４における昇圧量を決めるための電圧（端子Ｐ５、Ｐ６の電圧）は、出力電圧Ｖoutの値に基づいてフィードバック制御される。従って、本実施形態のように、３倍圧のチャージポンプの構成となっている昇圧部４３を備えた電源回路４１によっても、第１の実施形態と同様の作用および効果が得られる。
【００７５】
（第５の実施形態）
以下、本発明の第５の実施形態について、図９を参照して説明する。
図９に示すように、本実施形態の電源回路５１は、第１の実施形態の電源回路１に対し、エラーアンプ６の入力周辺の接続形態が変更されている点、トランジスタＴｒ１に代えてＰチャネル型ＭＯＳトランジスタであるトランジスタＴｒ１１を備えている点および昇圧部７に代えて昇圧部５２を備えている点が異なる。
【００７６】
この場合、エラーアンプ６の非反転入力端子に検出電圧Ｖdetが与えられるとともに、その反転入力端子に指令電圧Ｖrefが与えられるようになっている。トランジスタＴｒ１１（第１ＭＯＳトランジスタに相当）のソースは入力電源線１０に接続され、そのドレインは端子Ｐ４に接続されている。トランジスタＴｒ１１のゲートには、エラーアンプ６の第１出力端子から出力される制御電圧EA_OUT1が与えられている。
【００７７】
昇圧部５２は、昇圧部７に対し、チャージポンプ回路１３に代えてチャージポンプ回路５３を備えている点および昇圧駆動回路１４に代えて昇圧駆動回路５４を備えている点が異なる。チャージポンプ回路５３は、チャージポンプ回路１３に対し、トランジスタＴｒ２に代えてＰチャネル型ＭＯＳトランジスタであるトランジスタＴｒ１２を備えている点が異なる。トランジスタＴｒ１２（第２ＭＯＳトランジスタに相当）のソースは、入力電源線１０に接続され、そのドレインは端子Ｐ５に接続されている。
【００７８】
昇圧駆動回路５４は、昇圧駆動回路１４に対し、トランジスタＴｒ４に代えてＰチャネル型ＭＯＳトランジスタであるトランジスタＴｒ１４を備えている点およびインバータ回路５５が追加されている点が異なる。インバータ回路５５は、インバータ回路１６の出力電圧を入力し、それを反転した電圧をトランジスタＴｒ１４のゲートに出力する。トランジスタＴｒ１４のソースは入力電源線１０に接続され、そのドレインはトランジスタＴｒ１２のゲートに接続されている。
【００７９】
このように、電源回路５１を構成する各トランジスタの一部をＰチャネル型の素子に変更した本実施形態の構成によっても、電源回路１を構成する全てのトランジスタとしてＮチャネル型の素子を用いた第１の実施形態の構成と同様の作用および効果を得ることができる。
【００８０】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
ダイオードＤＦ、ＤＦ１、ＤＦ２、ＤＬは、いずれもトランジスタなどのスイッチング素子やスイッチなどに置き換えが可能である。その場合、ダイオードＤＦ、ＤＦ１、ＤＦ２、ＤＬに電流が流れるタイミングでスイッチング素子やスイッチをオンすればよい。
第４の実施形態におけるエラーアンプ４２は、３つのエラーアンプから構成される誤差増幅回路に置き換えることが可能である。
電圧選択回路５は、必ずしも設けなくともよく、必要に応じて設ければよい。
【００８１】
昇圧部は、２倍圧、３倍圧の構成に限らずともよく、入力電圧を４倍以上に昇圧する構成でもよい。なお、上記各実施形態の構成が比較例の構成に対して有利となる点（損失低減の効果）は、昇圧部の段数が多くなるほど、一層顕著に現れることになる。
本発明は、車載用途の電源回路１、２１、３１、４１だけでなく、例えば携帯機器など種々の用途の電源回路に適用することができる。
【符号の説明】
【００８２】
図面中、１、２１、３１、４１、５１は電源回路、２はバッテリ、３は電圧検出部、４は指令電圧生成部、５は電圧選択回路、６、４２はエラーアンプ（誤差増幅回路）、７、２２、４３、５２は昇圧部、１４、２３、４５、５４は昇圧駆動回路、３２は誤差増幅回路、ＣＦ、ＣＦ１、ＣＦ２はコンデンサ、ＤＦ、ＤＦ１、ＤＦ２は逆流阻止用のスイッチング素子、Ｐ１は電源出力端子、Ｐ３は電源入力端子、Ｐ４は端子（中間ノード）、Ｔｒ１、Ｔｒ１１はトランジスタ（第１ＭＯＳトランジスタ）、Ｔｒ２、Ｔｒ５、Ｔｒ１２はトランジスタ（第２ＭＯＳトランジスタ）、Ｔｒ３、Ｔｒ６はトランジスタ（第３ＭＯＳトランジスタ）を示す。
【図１】
2015180148.tif 000003
【図２】
2015180148.tif 000004
【図３】
2015180148.tif 000005
【図４】
2015180148.tif 000006
【図５】
2015180148.tif 000007
【図６】
2015180148.tif 000008
【図７】
2015180148.tif 000009
【図８】
2015180148.tif 000010
【図９】
2015180148.tif 000011