(57)【要約】【課題】酸素欠損の発生が抑制され、光照射時の素子特性を安定化できるとともに、生産性も良好である半導体膜を提供する。【解決手段】半導体膜は、酸化物半導体層と酸化物層とを有する。酸化物層は、酸化物半導体層中に配置され、酸化物半導体層に酸素を供給可能なものである。酸化物半導体層は、例えば、Ｉｎ、Ｇａ、およびＺｎを含むものである。酸化物層は、例えば、Ｇａ、Ａｌ、Ｙ、Ｔｉ、Ｃｅ、Ｃｒ、Ｈｆ、およびＮｂから選ばれる少なくとも１種を含むものである。【選択図】図１
2015037164.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体層と、
前記酸化物半導体層中に配置され、前記酸化物半導体層に酸素を供給可能な酸化物層と、
を有することを特徴とする半導体膜。
【請求項２】
前記酸化物半導体層は、Ｉｎ、Ｇａ、およびＺｎを含む請求項１記載の半導体膜。
【請求項３】
前記酸化物層は、Ｇａ、Ａｌ、Ｙ、Ｔｉ、Ｃｅ、Ｃｒ、Ｈｆ、およびＮｂから選ばれる少なくとも１種を含む請求項１または２記載の半導体膜。
【請求項４】
前記酸化物層の厚みは、１ｎｍ以上１０ｎｍ以下である請求項１乃至３のいずれか１項記載の半導体膜。
【請求項５】
前記酸化物層の厚みは、３ｎｍを超え６ｎｍ以下である請求項１乃至３のいずれか１項記載の半導体膜。
【請求項６】
前記酸化物半導体層および前記酸化物層は、スパッタリング法により形成された請求項１乃至５のいずれか１項記載の半導体膜。
【請求項７】
活性層として請求項１乃至６のいずれか１項記載の半導体膜を有することを特徴とする薄膜トランジスタ。
【請求項８】
第１の酸化物半導体層を形成する第１の工程と、
前記第１の酸化物半導体層上に酸化物層を形成する第２の工程と、
前記酸化物層上に第２の酸化物半導体層を形成する第３の工程と
を有し、
前記酸化物層は、前記第１の酸化物半導体層および前記第２の酸化物半導体層に酸素を供給可能なものであることを特徴とする半導体膜の製造方法。
【請求項９】
請求項８記載の半導体膜の製造方法により活性層を形成することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜、薄膜トランジスタ、およびこれらの製造方法に関する。
【背景技術】
【０００２】
近年、電界効果型トランジスタやダイオード等の酸化物半導体を用いた半導体素子の研究が盛んに行われている。これらの中でも電界効果型トランジスタは、半導体メモリ用集積回路の単位素子や高周波信号増幅素子、液晶駆動用素子等に用いられ、特に薄膜化したものは薄膜トランジスタ（ＴＦＴ）として幅広い分野で用いられている。
【０００３】
電界効果型トランジスタを形成する半導体チャネル層（活性層）として、従来からシリコン半導体やその化合物が用いられている。例えば、高速動作が必要な高周波増幅素子、集積回路等には、単結晶シリコンが好適に用いられている。一方、低速動作で十分であるが、ディスプレイ用途等の大面積化への対応が要求される液晶駆動装置用には、アモルファスシリコンが用いられている。
【０００４】
しかし、さらなる大型化および高精細化に向けて、アモルファスシリコン性能を凌ぐ、ＴＦＴ特性が求められている。また、近年、軽量かつ曲げられるフレキシブルディスプレイが注目を浴びている。フレキシブルデバイスには、可撓性の高い樹脂基板が主として用いられ、液晶ディスプレイプロセス（４００℃）より低温プロセスが必要である。
【０００５】
このような中、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（以下ＩＧＺＯと記す）が、アモルファスシリコンに比べて電気特性が良好で、液晶プロセス、低温プロセスで作製可能な酸化物半導体として知られている。ＩＧＺＯは、ディスプレイ用の半導体素子材料として、研究開発が盛んに行われている。半導体素子、特にＴＦＴに求められる性能には、移動度、Ｓ値、Ｖｔｈ（閾値電圧）等あるが、実用化に向けての大きな課題はＴＦＴ動作時のΔＶｔｈ（閾値電圧シフト量）である。
【０００６】
ＩＧＺＯ等の酸化物半導体については、表面に、酸素欠損、低原子価金属原子等の欠陥が発生しやすい。例えば、生産性等の観点から酸化物半導体の成膜にスパッタ法やＣＶＤ法が用いられるが、これらの成膜方法ではプラズマが利用されることから、これらの成膜方法を採用した場合、酸化物半導体の表面がプラズマによりダメージを受けて欠陥が増加する。このような欠陥が存在するものに光照射が行われた場合、ＴＦＴ動作時のΔＶｔｈが大きくなる。このため、酸素欠損を補修して、光照射時のΔＶｔｈの増加を抑制することが求められている。
【０００７】
酸素欠損の補修方法として、酸化物半導体層の両面に酸化物絶縁体層が形成された状態で、酸素雰囲気下で加熱処理を行うことにより、雰囲気および酸化物絶縁体層から酸化物半導体層へと酸素原子を供給する方法が知られている（例えば、特許文献１参照）。
【０００８】
また、酸素欠損の補修方法として、酸化物半導体層が、ＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、またはＺｎ２ＳｎＯ４である場合、このような酸化物半導体層と酸素原子を有する酸化物層間材としての酸化ガリウムとを交互に繰り返して積層する方法が知られている（例えば、特許文献２参照）。
【０００９】
さらに、酸化物半導体層を所定の組成を有する第１の領域と第２の領域とから構成することにより、ΔＶｔｈの増加を抑制する方法が知られている（例えば、特許文献３参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１２−２３８７６３号公報
【特許文献２】特開２００７−１２３７０２号公報
【特許文献３】特開２０１３−  ４１９４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、酸化物半導体層の両面に酸化物絶縁体層を形成する方法については、酸化物絶縁体層の形成を２度行う必要があるために生産性に優れない。これに対して、酸化物半導体層の片面に酸化物絶縁体層を形成する方法も考えられるが、両面に形成する方法に比べて酸素原子を十分に供給できない。
【００１２】
酸化物半導体層と酸化物層間材とを積層する方法については、特定組成の酸化物半導体層と特定組成の酸化物層間材との組み合わせ、かつ多層構造のときの効果が知られるのみであり、その他の組成の組み合わせ、多層構造以外のものについては効果が十分に確認されていない。
【００１３】
また、酸化物半導体層を所定の組成を有する第１の領域と第２の領域とから構成する方法については、領域毎に組成を制御する必要があるが、必ずしも組成の制御が容易でない。
【００１４】
本発明は、上記課題を解決するためになされたものであって、酸素欠損の発生が抑制され、光照射時の素子特性を安定化するとともに、生産性も良好である半導体膜、これを用いた薄膜トランジスタ、およびこれらの製造方法の提供を目的とする。
【課題を解決するための手段】
【００１５】
本発明の半導体膜は、酸化物半導体層と酸化物層とを有する。酸化物層は、酸化物半導体層中に配置され、酸化物半導体層に酸素を供給可能なものである。
【００１６】
本発明の薄膜トランジスタは、活性層として本発明の半導体膜を有する。
【００１７】
本発明の半導体膜の製造方法は、第１の工程、第２の工程、および第３の工程を有する。第１の工程は、第１の酸化物半導体層を形成する。第２の工程は、第１の酸化物半導体層上に酸化物層を形成する。第３の工程は、酸化物層上に第２の酸化物半導体層を形成する。酸化物層は、第１の酸化物半導体層および第２の酸化物半導体層に酸素を供給可能なものである。
【発明の効果】
【００１８】
本発明によれば、酸化物半導体層中にこの酸化物半導体層に酸素を供給可能な酸化物層を配置することで、酸素欠損の発生が抑制され、光照射時の素子特性を安定化するとともに、生産性も良好である半導体膜を提供できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係るボトムゲート構造でトップコンタクト型のＴＦＴを模式的に示す断面図。
【図２】本発明の一実施形態に係るトップゲート構造でボトムコンタクト型のＴＦＴを模式的に示す断面図。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について説明する。
図１は、本発明の実施形態に係るＴＦＴであって、ボトムゲート構造でトップコンタクト型のＴＦＴ１０の一例を示す模式図である。図１に示すＴＦＴ１０では、基板１１の一方の主面上にゲート電極１２と、ゲート絶縁層１３と、活性層１４と、が順に積層されている。この活性層１４の表面上には、ソース電極１５およびドレイン電極１６が互いに離間して設置されている。
【００２１】
本実施形態の活性層１４は、酸化物半導体層１７と、この酸化物半導体層１７の間に配置された酸化物層１８とからなる半導体膜を有する。なお、酸化物層１８は、酸化物半導体層１７に酸素を供給可能なものである。
【００２２】
本実施形態の活性層１４によれば、酸化物半導体層１７の厚さ方向の途中に酸化物層１８を有することから、酸化物半導体層１７の酸素欠損を酸化物半導体層１７の内側から補修することができ、これにより酸化物半導体層１７における酸素欠損の発生を効果的に抑制できる。具体的には、酸化物層１８の成膜以前に形成された酸化物半導体層１７（１７１）の表面に既に発生した酸素欠損を補修できるとともに、酸化物層１８の成膜以後に形成される酸化物半導体層１７（１７２）の表面に将来的に発生する酸素欠損も抑制できる。これにより、酸化物半導体層１７（１７１、１７２）の全体における酸素欠損の発生を抑制でき、ΔＶｔｈを低減できる。また、このように酸化物半導体層１７の厚さ方向の途中に酸化物層１８を形成する方法によれば、従来の酸化物半導体層の両側に酸化物層を形成する方法に比べて、酸化物層の形成回数も低減できる。
【００２３】
ここで、酸化物層１８は、酸化物半導体層１７の厚さ方向の途中における１箇所のみに形成されることが好ましい。このように酸化物半導体層１７の厚さ方向の途中における１箇所のみに形成されたとしても、上記のように酸化物半導体層１７の全体における酸素欠損の発生を十分に抑制できる。なお、酸化物層１８自体は、単層構造でもよいし、２層以上の多層構造でもよい。
【００２４】
また、酸化物半導体層１７の厚さ方向の途中に酸化物層１８を形成することに加えて、酸化物半導体層１７の全体における両側に酸化物層１８を形成することもできるが、酸化物半導体層１７の厚さ方向の途中における１箇所のみに酸化物層１８が形成されたとしても酸化物半導体層１７の全体における酸素欠損の発生を十分に抑制でき、また酸化物半導体層１７の全体における両側に酸化物層１８を形成するとかえって酸化物層１８の形成回数が増加する。このため、酸化物半導体層１７の全体における両側には、酸化物層１８を設けないことが好ましい。
【００２５】
図２は、本発明の他の実施形態に係るＴＦＴであって、トップゲート構造でボトムコンタクト型のＴＦＴの一例を示す模式図である。図２に示すＴＦＴ１０では、基板１１の一方の主面上にソース電極１５およびドレイン電極１６が互いに離間して設置されている。これら基板１１の主面、ソース電極１５およびドレイン電極１６上には、活性層１４と、ゲート絶縁層１３と、ゲート電極１２と、が順に積層されている。
【００２６】
本実施形態の活性層１４についても、酸化物半導体層１７と、この酸化物半導体層１７の間に配置された酸化物層１８とからなる半導体膜を有する。なお、酸化物層１８は、酸化物半導体層１７に酸素を供給可能なものである。
【００２７】
本実施形態の活性層１４についても、酸化物半導体層１７の厚さ方向の途中に酸化物層１８を有することから、酸化物半導体層１７の酸素欠損を酸化物半導体層１７の内側から補修することができ、これにより酸化物半導体層１７における酸素欠損の発生を効果的に抑制できる。具体的には、酸化物層１８の成膜以前に形成された酸化物半導体層１７（１７１）の表面に既に発生した酸素欠損を補修できるとともに、酸化物層１８の成膜以後に形成される酸化物半導体層１７（１７２）の表面に将来的に発生する酸素欠損も抑制できる。これにより、酸化物半導体層１７（１７１、１７２）の全体における酸素欠損の発生を抑制でき、ΔＶｔｈを低減できる。また、このように酸化物半導体層１７の厚さ方向の途中に酸化物層１８を形成する方法によれば、従来の酸化物半導体層の両側に酸化物層を形成する方法に比べて、酸化物層の形成回数も低減できる。
【００２８】
ここで、酸化物層１８は、酸化物半導体層１７の厚さ方向の途中における１箇所のみに形成されることが好ましい。このように酸化物半導体層１７の厚さ方向の途中における１箇所のみに形成されたとしても、上記したように酸化物半導体層１７の全体における酸素欠損の発生を十分に抑制できる。なお、酸化物層１８自体は、単層構造でもよいし、２層以上の多層構造でもよい。
【００２９】
また、酸化物半導体層１７の厚さ方向の途中に酸化物層１８を形成することに加えて、酸化物半導体層１７の全体における両側に酸化物層１８を形成することもできるが、酸化物半導体層１７の厚さ方向の途中における１箇所のみに酸化物層１８が形成されたとしても酸化物半導体層１７の全体における酸素欠損の発生を十分に抑制でき、また酸化物半導体層１７の全体における両側に酸化物層１８を形成するとかえって酸化物層１８の形成回数が増加する。このため、酸化物半導体層１７の全体における両側には、酸化物層１８を設けないことが好ましい。
【００３０】
以上、本発明の実施形態に係るＴＦＴ１０について一例を挙げて説明したが、本発明の実施形態に係るＴＦＴ１０は、図１、図２に示す構造に限られない。本発明の実施形態に係るＴＦＴは、図示しないが、ボトムゲート構造でボトムコンタクト型のＴＦＴでもよいし、トップゲート構造でトップコンタクト型のＴＦＴでもよく、図１、図２に示すもの以外にも、様々な構成をとることができる。例えば、本発明の実施形態に係るＴＦＴ１０は、基板１１上に絶縁層等を備える構成でもよい。
【００３１】
次に、電界効果型トランジスタの製造方法について、図１に示すボトムゲート構造でかつトップコンタクト型のＴＦＴ１０の製造方法を一例に挙げて説明する。但し、本発明の実施形態に係る電界効果型トランジスタの製造方法は、他の形態のＴＦＴを製造する場合についても同様に適用することができる。
【００３２】
まず、基板１１の一方の主面上に、ゲート電極１２を形成する。
【００３３】
基板１１の形状、構造、大きさ等については、成膜可能な主面があることを前提として特に制限はなく、目的に応じて適宜選択することができる。基板１１の構造は単層構造であってもよいし、積層構造であってもよい。
【００３４】
基板１１の材質としては、特に限定されず、例えば、ガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機基板、樹脂基板、これらの複合材料等を用いることができる。これらの中でも軽量である点、可撓性を有する点から、樹脂基板やその複合材料が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板またはステンレスと異種金属を積層した金属多層基板、アルミニウム基板または表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
【００３５】
樹脂基板は、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、低吸湿性等を有することが好ましい。また、樹脂基板は、水分や酸素の透過を防止するためのガスバリア層、樹脂基板の平坦性または下部電極との密着性を向上するためのアンダーコート層等を備えることが好ましい。ここで、アンダーコート層を樹脂基板の片面に形成した場合には、内部残留応力にて樹脂基板に反りが生じるため、両面にコートするか、低応力に制御した膜質、または積層にて圧縮/引張応力にて制御することが好ましい。また、アンダーコート層は、バリア性を高めるため、後述するゲート絶縁層１３などに用いられる材料が好ましい。
【００３６】
ゲート電極１２は、湿式法、乾式法により成膜される。湿式法として、印刷法、コーティング法等が挙げられる。乾式法として、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が挙げられる。これらの成膜法の中から、使用する材料との適性を考慮して適宜選択した方法により成膜する。これらの中でも、膜厚の制御が容易であることから、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が好ましく、量産性の観点からスパッタリング法が特に好ましい。例えば、ＲＦマグネトロンスパッタリング成膜法により、真空度および酸素流量を制御して成膜する。成膜後、必要に応じて、フォトリソグラフィーおよびエッチング法またはリフトオフ法等により所定の形状にパターンニングする。これにより、ゲート電極１２が形成される。この際、ゲート電極１２およびゲート配線を同時にパターンニングすることが好ましい。
【００３７】
ゲート電極１２は、高い導電性を有することが好ましく、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、Ａｇ合金等の金属合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物からなるものが用いられる。
【００３８】
ゲート電極１２の形成後、ゲート電極１２上および基板１１の露出面上にゲート絶縁層１３を形成する。
【００３９】
ゲート絶縁層１３は、湿式法、乾式法により成膜される。湿式法として、印刷法、コーティング法等が挙げられる。乾式法として、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が挙げられる。これらの成膜法の中から、使用する材料との適性を考慮して適宜選択した方法により成膜する。これらの中でも、膜厚の制御が容易であることから、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が好ましく、量産性の観点からスパッタリング法が特に好ましい。成膜後、必要に応じて、フォトリソグラフィーおよびエッチング法またはリフトオフ法等により所定の形状にパターンニングする。これにより、ゲート絶縁層１３が形成される。
【００４０】
ゲート絶縁層１３は、高い絶縁性を有するものが好ましく、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁膜、またはこれらの化合物を少なくとも二つ以上含む絶縁膜が挙げられる。なお、ゲート絶縁層１３は、リーク電流の低下および電圧耐性の向上のための厚みを有する必要がある一方、ゲート絶縁層１３の厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁層１３の厚みは、その材質にもよるが、１０ｎｍ以上１００００ｎｍ以下が好ましく、５０ｎｍ以上１０００ｎｍ以下がより好ましく、１００ｎｍ以上４００ｎｍ以下が特に好ましい。
【００４１】
ゲート絶縁層１３の形成後、ゲート絶縁層１３上で、かつゲート電極１２と対向する位置に半導体膜からなる活性層１４を形成する。半導体膜からなる活性層１４は、酸化物半導体層１７のうち特に第１の酸化物半導体層１７１を形成する第１の工程、第１の酸化物半導体層１７１上に酸化物層１８を形成する第２の工程、および酸化物層１８上に酸化物半導体層１７のうち特に第２の酸化物半導体１７２を形成する第３の工程により形成される。なお、酸化物層１８は、第１の酸化物半導体層および第２の酸化物半導体層に酸素を供給可能なものである。
【００４２】
第１の酸化物半導体層１７１は、湿式法、乾式法により成膜される。湿式法として、印刷法、コーティング法等が挙げられる。乾式法として、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が挙げられる。これらの成膜法の中から、使用する材料との適性を考慮して適宜選択した方法により成膜する。これらの中でも、膜厚の制御が容易であることから、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が好ましく、量産性の観点からスパッタリング法が特に好ましい。
【００４３】
第１の酸化物半導体層１７１の厚みは、１ｎｍ以上が好ましい。また、コスト的な問題から、第１の酸化物半導体層１７１の厚みは１５０ｎｍ以下が好ましい。キャリア移動の確保およびコストの抑制から、５ｎｍ以上６０ｎｍ以下がより好ましい。第１の酸化物半導体層１７１の成膜後は、必要に応じて、フォトリソグラフィーおよびエッチング法またはリフトオフ法等によって所定の形状にパターンニングを行う。その後、適宜、電気抵抗率等を調整するための熱処理を行ってもよい。
【００４４】
第１の酸化物半導体層１７１は、酸化物半導体を主体とすればよく、その他に不純物等を含有してもよい。ここで、「主体」とは、第１の酸化物半導体層１７１の構成成分のうち、最も多く含有されている成分を表す。第１の酸化物半導体層１７１は、非晶質または結晶質のいずれであってもよいが、好ましくは非晶質酸化物半導体である。
【００４５】
酸化物半導体によれば、非晶質シリコンの半導体膜に比べて電荷の移動度がはるかに高く、低電圧で駆動させることができる。また、酸化物半導体によれば、シリコンよりも光透過性が高い半導体膜を形成できる。特に、非晶質酸化物半導体は、低温（例えば室温）で均一に成膜できるため、プラスチックのような可撓性のある樹脂基板を用いるときに有利となる。
【００４６】
酸化物半導体の構成材料としては、従来公知のものが挙げられ、Ｉｎ、Ｔｉ、Ｎｂ、Ｓｎ、Ｚｎ、Ｇｄ、Ｃｄ、Ｚｒ、Ｙ、Ｌａ、Ｔａ等の遷移金属の酸化物の他、ＳｒＴｉＯ３、ＣａＴｉＯ３、ＺｎＯ・Ｒｈ２Ｏ３、ＣｕＧａＯ２、ＳｒＣｕ２Ｏ２等の酸化物が挙げられる。酸化物半導体は、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、およびＣｄから選ばれる少なくとも１種を含むことが好ましく、Ｉｎ、Ｓｎ、Ｚｎ、およびＧａのうち少なくとも１種を含むことがより好ましく、Ｉｎ、Ｇａ、およびＺｎのうちの少なくとも１種を含むこと（例えばＩｎ−Ｏ系）がさらに好ましい。特に、Ｉｎ、Ｇａ、およびＺｎから選ばれる２種以上を含むこと（例えばＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｇａ−Ｚｎ−Ｏ系）が好ましく、Ｉｎ、Ｇａ、およびＺｎの全てを含むことが好ましい。
【００４７】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される酸化物半導体が好ましく、特に、ＩｎＧａＺｎＯ４がより好ましい。この組成の酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。但し、ＩＧＺＯの組成比は、厳密にＩｎ：Ｇａ：Ｚｎ＝１：１：１となる必要はない。
【００４８】
酸化物層１８は、湿式法、乾式法により成膜される。湿式法として、印刷法、コーティング法等が挙げられる。乾式法として、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が挙げられる。これらの成膜法の中から、使用する材料との適性を考慮して適宜選択した方法により成膜する。これらの中でも、膜厚の制御が容易であることから、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が好ましく、量産性の観点からスパッタリング法が特に好ましい。
【００４９】
なお、生産性の観点から、酸化物層１８の成膜方法は、第１の酸化物半導体層１７１と同一の成膜方法が好ましい。例えば、第１の酸化物半導体層１７１、酸化物層１８の成膜方法として、いずれもスパッタリング法を採用することで、ターゲットの変更のみにより両者を成膜できるために好ましい。
【００５０】
酸化物層１８の成膜後は、必要に応じて、フォトリソグラフィーおよびエッチング法またはリフトオフ法等によって所定の形状にパターンニングを行う。その後、適宜、電気抵抗率等を調整するための熱処理を行ってもよい。
【００５１】
酸化物層１８の厚みは１ｎｍ以上が好ましい。酸化物層１８の厚みが１ｎｍ以上の場合、第１の酸化物半導体層１７１の表面に既に発生した酸素欠損を効果的に補修できるとともに、第２の酸化物半導体層１７２の表面に将来的に発生する酸素欠損も効果的に抑制でき、全体として酸素欠損の発生を効果的に抑制できる。第１の酸化物半導体層１７１および第２の酸化物半導体層１７２の酸素欠損を効果的に抑制する観点から、酸化物層１８の厚みは３ｎｍを超えることが好ましい。また、コスト的な問題から、酸化物層１８の厚みは１０ｎｍ以下が好ましく、６ｎｍ以下がより好ましい。
【００５２】
酸化物層１８の構成材料は、第１の酸化物半導体層１７１および第２の酸化物半導体層１７２に酸素を供給でき、既に発生した酸素欠損を補修できるとともに、将来的に発生する酸素欠損を抑制できるものであればよい。具体的には、酸素を供給する能力が高いことから、Ｇａ、Ａｌ、Ｙ、Ｔｉ、Ｃｅ、Ｃｒ、Ｈｆ、およびＮｂから選ばれる少なくとも１種を含む酸化物が好ましい。このようなものとしては、Ｇａ２Ｏ３、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＴｉＯ２、ＣｅＯ２、Ｃｒ２Ｏ３、ＨｆＯ２、Ｎｂ２Ｏ５等の酸化物、これらの複合酸化物が挙げられる。上記酸化物は、標準生成ギブスエネルギーが低いことから酸素を供給する能力が高いと考えられ、また成膜も容易で、安定であることから好ましい。
【００５３】
第２の酸化物半導体層１７２は、第１の酸化物半導体層１７１と同様、湿式法、乾式法により成膜される。湿式法として、印刷法、コーティング法等が挙げられる。乾式法として、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が挙げられる。これらの成膜法の中から、使用する材料との適性を考慮して適宜選択した方法により成膜する。これらの中でも、膜厚の制御が容易であることから、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が好ましく、量産性の観点からスパッタリング法が特に好ましい。
【００５４】
なお、生産性の観点から、第２の酸化物半導体層１７２の成膜方法は、第１の酸化物半導体層１７１、酸化物層１８と同一の成膜方法が好ましい。例えば、第１の酸化物半導体層１７１、酸化物層１８、第２の酸化物半導体層１７２の成膜方法として、いずれもスパッタリング法を採用することで、ターゲットの変更のみにより両者を成膜できるために好ましい。
【００５５】
第２の酸化物半導体層１７２の成膜後は、必要に応じて、フォトリソグラフィーおよびエッチング法またはリフトオフ法等によって所定の形状にパターンニングを行う。その後、適宜、電気抵抗率等を調整するための熱処理を行ってもよい。
【００５６】
第２の酸化物半導体層１７２の厚みは、１ｎｍ以上が好ましい。また、コスト的な問題から、第２の酸化物半導体層１７２の厚みは１５０ｎｍ以下が好ましい。キャリア移動の確保およびコストの抑制から、５ｎｍ以上６０ｎｍ以下がより好ましい。
【００５７】
第２の酸化物半導体層１７２についても、酸化物半導体を主体とすればよく、その他に不純物等を含有してもよい。第２の酸化物半導体層１７２は、非晶質または結晶質のいずれであってもよいが、好ましくは非晶質酸化物半導体である。
【００５８】
酸化物半導体の構成材料としては、Ｉｎ、Ｓｎ、Ｚｎ、Ｇａ、およびＣｄから選ばれる少なくとも１種を含むことが好ましく、Ｉｎ、Ｓｎ、Ｚｎ、およびＧａのうち少なくとも１種を含むことがより好ましく、Ｉｎ、Ｇａ、およびＺｎのうちの少なくとも１種を含むことがさらに好ましい。特に、Ｉｎ、Ｇａ、およびＺｎから選ばれる２種以上を含むことが好ましく、Ｉｎ、Ｇａ、およびＺｎの全てを含むことが好ましい。
【００５９】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体としては、結晶状態における組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）で表される酸化物半導体が好ましく、特に、ＩｎＧａＺｎＯ４がより好ましい。この組成の酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。但し、ＩＧＺＯの組成比は、厳密にＩｎ：Ｇａ：Ｚｎ＝１：１：１となる必要はない。
【００６０】
第２の酸化物半導体層１７２の構成材料は、第１の酸化物半導体層１７１の構成材料と同一であることが好ましい。第１の酸化物半導体層１７１、第２の酸化物半導体層１７２の構成材料を同一とすることで、例えば、同一のターゲットを用いてスパッタリング法により両者を形成できるために好ましい。
【００６１】
活性層１４の形成後、活性層１４上およびゲート絶縁層１３の露出面上にソース電極１５およびドレイン電極１６を形成する。
【００６２】
ソース電極１５、ドレイン電極１６は、湿式法、乾式法により成膜される。湿式法として、印刷法、コーティング法等が挙げられる。乾式法として、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が挙げられる。これらの成膜法の中から、使用する材料との適性を考慮して適宜選択した方法により成膜する。これらの中でも、膜厚の制御が容易であることから、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ法、プラズマＣＶＤ法等の化学的方式が好ましく、量産性の観点からスパッタリング法が特に好ましい。成膜後、必要に応じて、フォトリソグラフィーおよびエッチング法またはリフトオフ法等によって所定の形状にパターンニングする。これにより、ソース電極１５、ドレイン電極１６が形成される。この際、ソース電極１５、ドレイン電極１６に接続する配線を同時にパターンニングすることが好ましい。
【００６３】
ソース電極１５、ドレイン電極１６は、高い導電性を有することが好ましく、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、Ａｇ合金等の金属合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物からなるものが用いられる。ソース電極１５、ドレイン電極１６は、単層構造または２層以上の積層構造とすることができる。ソース電極１５、ドレイン電極１６の膜厚は、成膜性、パターンニング性、導電性等を考慮すると、１ｎｍ以上１０００ｎｍ以下が好ましく、５ｎｍ以上５００ｎｍ以下がより好ましい。
【００６４】
以上、実施形態について説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。
【符号の説明】
【００６５】
１０…ＴＦＴ、１１…基板、１２…ゲート電極、１３…ゲート絶縁層、１４…活性層（半導体膜）、１５…ソース電極、１６…ドレイン電極、１７…酸化物半導体層、１８…酸化物層、１７１…第１の酸化物半導体層、１７２…第２の酸化物半導体層。
【図１】
2015037164.tif 000003
【図２】
2015037164.tif 000004