(57)【要約】【課題】入力電圧範囲の大きな半導体スイッチ装置を提供する。【解決手段】外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、第１端子および第２端子の間に接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、第１端子からの電圧を入力し、第１端子からの電圧に基づいてメインスイッチをオンにするオン電圧を生成するオン電圧生成部と、メインスイッチをオフとするオフ電圧を生成するオフ電圧生成部と、第１端子およびオン電圧生成部の間に接続され、第１端子からオン電圧生成部への電流流入を防止する第１流入防止部と、を備えるスイッチ装置および当該スイッチを提供する。【選択図】図１
2015076709.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、
前記第１端子および前記第２端子の間に接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、
前記第１端子からの電圧を入力し、前記第１端子からの電圧に基づいて前記メインスイッチをオンにするオン電圧を生成するオン電圧生成部と、
前記メインスイッチをオフとするオフ電圧を生成するオフ電圧生成部と、
前記第１端子および前記オン電圧生成部の間に接続され、前記第１端子から前記オン電圧生成部への電流流入を防止する第１流入防止部と、
を備えるスイッチ装置。
【請求項２】
前記オン電圧生成部は、前記第１端子および前記第２端子からの電圧を入力して、前記第１端子および前記第２端子からの電圧に基づいて前記メインスイッチをオンにするオン電圧を生成し、
当該スイッチ装置は、
前記第２端子および前記オン電圧生成部の間に接続され、前記第２端子から前記オン電圧生成部への電流流入を防止する第２流入防止部を更に備える
請求項１に記載のスイッチ装置。
【請求項３】
前記制御電圧に応じて、前記オン電圧または前記オフ電圧に基づくゲート電圧を前記メインスイッチに供給する制御部を更に備える請求項２に記載のスイッチ装置。
【請求項４】
前記第１流入防止部は、前記第１端子の電圧が基準電圧以上となったことに応じて前記第１端子および前記オン電圧生成部の間を遮断し、
前記第２流入防止部は、前記第２端子の電圧が基準電圧以上となったことに応じて前記第２端子および前記オン電圧生成部の間を遮断する
請求項２または３に記載のスイッチ装置。
【請求項５】
前記第１流入防止部および前記第２流入防止部は、前記メインスイッチがオフとなる場合に前記第１端子および前記第２端子と前記オン電圧生成部との間を遮断する請求項２または３に記載のスイッチ装置。
【請求項６】
前記第１流入防止部および前記第２流入防止部が前記第１端子および前記第２端子と前記オン電圧生成部との間を遮断したことに応じて、前記第１流入防止部および前記第２流入防止部に対して予め定められた電圧をそれぞれ供給する電圧供給部を更に備える請求項５に記載のスイッチ装置。
【請求項７】
前記オン電圧生成部は、前記第１端子の電圧および前記第２端子の電圧のうち、より低い電圧に基づく前記オン電圧を生成する請求項２から６のいずれか一項に記載のスイッチ装置。
【請求項８】
前記オン電圧生成部は、前記第１端子の電圧および前記第２端子の電圧の間の中点の電圧に基づく前記オン電圧を生成する請求項２から６のいずれか一項に記載のスイッチ装置。
【請求項９】
前記メインスイッチは、デプレッション型のＧａＮ−ＨＥＭＴである請求項１から８のいずれか一項に記載のスイッチ装置。
【請求項１０】
前記メインスイッチは、エンハンスメント型のＧａＮ−ＨＥＭＴである請求項１から８のいずれか一項に記載のスイッチ装置。
【請求項１１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で信号を授受する試験部と、
前記試験部および前記被試験デバイスの間の経路に設けられた請求項１から１０のいずれか一項に記載のスイッチ装置と、
を備える試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ装置および試験装置に関する。
【背景技術】
【０００２】
従来、電気信号の通過および遮断を切り換えるスイッチ装置として、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）等の半導体スイッチを用いる場合がある。このような半導体スイッチは、外部から入力される電圧に応じて基準電圧を電圧シフトさせた駆動電圧をメインスイッチのゲートに供給することで、当該スイッチによって通過および遮断させる電気信号の電圧範囲を拡大することができる（例えば、特許文献１参照）。
特許文献１  特開２０１２−１２９９３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、このような半導体スイッチがオフ状態において、外部から入力される電圧が過大になると、メインスイッチがオフの状態を保っていても、当該メインスイッチに制御信号を送信する制御回路の側に電流が流れ込んでしまい、スイッチ装置全体としてはオフ状態を保持することができない場合があった。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、第１端子および第２端子の間に接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、第１端子からの電圧を入力し、第１端子からの電圧に基づいてメインスイッチをオンにするオン電圧を生成するオン電圧生成部と、メインスイッチをオフとするオフ電圧を生成するオフ電圧生成部と、第１端子およびオン電圧生成部の間に接続され、第１端子からオン電圧生成部への電流流入を防止する第１流入防止部と、を備えるスイッチ装置および当該スイッチが設けられた試験装置を提供する。
【０００５】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００６】
【図１】本実施形態に係るスイッチ装置１０の構成例を示す。
【図２】本実施形態に係るバッファ回路２０の構成例を示す。
【図３】本実施形態に係るスイッチ装置１０の第１の変形例を示す。
【図４】本実施形態に係るスイッチ装置１０の第２の変形例を示す。
【図５】本実施形態に係る試験装置２００の構成例を被試験デバイス３００とともに示す。
【発明を実施するための形態】
【０００７】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００８】
図１は、本実施形態に係るスイッチ装置１０の構成例を示す。スイッチ装置１０は、外部から入力される電圧が過大になっても、制御回路側に電流が流入することを防止しつつ、外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断する。スイッチ装置１０は、メインスイッチ１００と、オン電圧生成部１１０と、オフ電圧生成部１２０と、制御部１３０と、第１流入防止部１４０と、第２流入防止部１４２と、第１電圧供給部１５０と、第２電圧供給部１５２とを備える。
【０００９】
メインスイッチ１００は、第１端子および第２端子の間に接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなる。メインスイッチ１００は、一例として、第１端子および第２端子の間にソースおよびドレインが接続されるＦＥＴ等の半導体スイッチを有する。メインスイッチ１００は、複数のＦＥＴを有してよく、この場合、第１端子および第２端子の間に直列に接続されてよい。
【００１０】
メインスイッチ１００は、デプレッション型のＦＥＴであってよく、これに代えて、エンハンスメント型のＦＥＴでもよい。また、メインスイッチ１００は、化合物半導体で形成されるＦＥＴであってよく、一例として、ＧａＮ−ＨＥＭＴである。
【００１１】
本実施例において、メインスイッチ１００のソースは、第１端子に接続される側の端子および第２端子に接続される側のうち、キャリアが供給される方の端子として説明する。例えば、メインスイッチ１００がＮチャネルのＦＥＴの場合で、かつ、第１端子電圧が第２端子電圧よりも大きい場合、電流の流れる方向は第１端子から第２端子に向かい、ＦＥＴにキャリア（電子）が供給される方向は第２端子側から第１端子側となる。したがって、この場合、ＦＥＴの第２端子側の端子をソースとする。ここで、メインスイッチ１００がＮチャネルのＦＥＴの場合で、かつ、第１端子電圧が第２端子電圧よりも小さい場合は、電流の流れる方向が逆向きになるので、ＦＥＴの第１端子側の端子をソースとする。
【００１２】
メインスイッチ１００は、第１端子または第２端子から入力される入力電圧のうち、低い方の電圧とゲート電圧との差がゲート・ソース間電圧となり、当該ゲート・ソース間電圧に応じてオンまたはオフとなる。メインスイッチ１００は、オン電圧生成部１１０が生成したオン電圧を受け取ってオンとなり、また、オフ電圧生成部１２０が生成したオフ電圧を受け取ってオフとなる。
【００１３】
オン電圧生成部１１０は、第１端子および第２端子からの電圧を入力して、第１端子および第２端子からの電圧に基づいてメインスイッチ１００をオンにするオン電圧を生成する。例えば、オン電圧生成部１１０は、第１端子の電圧および第２端子の電圧のうち、より低い電圧に基づくオン電圧を生成する。オン電圧生成部１１０は、第１バッファ部１１２と、第２バッファ部１１４と、比較部１１６と、第３バッファ部１１８とを有する。
【００１４】
第１バッファ部１１２は、第１端子から入力される入力電圧を受け取り、受け取った電圧を比較部１１６に出力する。第１バッファ部１１２は、例えば、第１端子から入力される入力電圧がほとんど低減しないように（入力電圧にとってほとんど負荷とならないように）、電流増幅機能（即ち、バッファ機能）を有する。また、第１バッファ部１１２は、第１端子から入力される入力電圧が予め定められた電圧よりも大きい（小さい）電圧の場合に、当該予め定められた電圧を出力する電圧リミット機能を有してもよい。
【００１５】
第２バッファ部１１４は、第２端子から入力される入力電圧を受け取り、受け取った電圧を比較部１１６に出力する。第２バッファ部１１４は、第１バッファ部１１２と同様に、電流増幅機能および／または電圧リミット機能を有してもよい。また、第２バッファ部１１４は、第１バッファ部１１２と略同一の回路で構成されてよい。
【００１６】
比較部１１６は、第１バッファ部１１２および第２バッファ部１１４に接続され、第１端子の電圧および第２端子の電圧を受け取り、受け取った２つの電圧に応じた電圧を出力する。比較部１１６は、一例として、第１端子の電圧および第２端子の電圧を比較し、より低い方の電圧を出力する。
【００１７】
第３バッファ部１１８は、比較部１１６に接続され、比較部１１６が出力する出力電圧を受け取り、受け取った電圧をメインスイッチ１００をオンとするオン電圧として出力する。第３バッファ部１１８は、第１バッファ部１１２等と同様に、電流増幅機能および／または電圧リミット機能を有してもよい。また、第３バッファ部１１８は、第１バッファ部１１２等と略同一の回路で構成されてよい。
【００１８】
オフ電圧生成部１２０は、メインスイッチ１００をオフとするオフ電圧を生成する。オフ電圧生成部１２０は、メインスイッチ１００に用いられるＦＥＴの特性と、第１端子および第２端子に印加される電圧の最小電圧値または最大電圧値とに応じて、メインスイッチ１００をオフにする予め定められた電圧を出力する。
【００１９】
制御部１３０は、オン電圧生成部１１０の第３バッファ部１１８およびオフ電圧生成部１２０にそれぞれ接続され、メインスイッチ１００をオン／オフするオン電圧およびオフ電圧を受け取る。また、制御部１３０は、メインスイッチ１００のゲートに接続され、制御電圧に応じて、オン電圧またはオフ電圧に基づくゲート電圧をメインスイッチ１００に供給する。
【００２０】
制御部１３０は、例えば、外部から入力される制御電圧に応じて、オン電圧およびオフ電圧のいずれか一方を出力するスイッチ機能を有する。また、制御部１３０は、外部から入力される制御電圧がハイ電圧の場合にオフ電圧を出力し、外部から入力される制御電圧がロー電圧の場合にオン電圧を出力して、入出力の論理を反転させるインバータ機能を有してもよい。
【００２１】
以上の本実施形態に係るスイッチ装置１０は、外部からの制御電圧に応じて、メインスイッチ１００をオフにする場合、制御部１３０がメインスイッチ１００のゲートにオフ電圧を供給する。ここで、メインスイッチ１００は、一例として、ゲート・ソース間電圧が−６Ｖ以上の場合に完全にオンとなり、ゲート・ソース間電圧が−９Ｖ以下の場合に完全にオフとなるＮチャネルのデプレッション型ＦＥＴであり、かつ、第１端子および第２端子に印加される電圧の最小電圧値を０Ｖとして説明する。
【００２２】
この場合、オフ電圧生成部１２０は、例えば、オフ電圧として−１４Ｖの電圧を生成して出力する。これにより、スイッチ装置１０は、第１端子および第２端子に印加される電圧が最小電圧値となっても、メインスイッチ１００のゲート・ソース電圧は−１４Ｖとなって、完全にオフとすることができる。
【００２３】
また、スイッチ装置１０は、外部からの制御電圧に応じて、メインスイッチ１００をオンにする場合、制御部１３０がメインスイッチ１００のゲートにオン電圧を供給する。オン電圧生成部１１０は、例えば、第１端子に入力される入力電圧および第２端子に入力される入力電圧のうち、より低い方の電圧をオン電圧として生成する。
【００２４】
ここで、第１端子の入力電圧および第２端子の入力電圧のうち、より低い方の電圧は、メインスイッチ１００のソース側となるので、メインスイッチ１００のゲート・ソース間電圧を略０Ｖにすることができる。また、仮に入力電圧の値（即ちソース電圧）が変動したとしても、スイッチ装置１０は、当該ソース電圧をゲートに供給するので、メインスイッチ１００のゲート・ソース間電圧を略０Ｖを保つことができ、当該メインスイッチ１００をオンにすることができる。
【００２５】
以上のように、スイッチ装置１０は、第１端子および第２端子に入力される入力電圧に応じたオン電圧およびオフ電圧をメインスイッチ１００に供給するので、当該メインスイッチによって通過および遮断させる電気信号の電圧範囲を拡大することができる。しかしながら、このようなスイッチ装置１０のメインスイッチ１００をオフにした場合において、第１端子または第２端子に、例えば、＋１０Ｖ程度以上の電圧が入力すると、メインスイッチ１００がオフ状態を保っていても、制御回路側であるオン電圧生成部１１０に電流が流れてしまう場合がある。
【００２６】
即ち、このような過大な電圧が加わった場合に、スイッチ装置１０は、第１端子または第２端子に電流を流したことになるので、オフ状態ではなくなってしまうことになってしまう。そこで、本実施形態のスイッチ装置１０は、第１流入防止部１４０、第２流入防止部１４２、第１電圧供給部１５０、および第２電圧供給部１５２を備え、過大な電圧が加わっても、制御回路側に電流が流れることを阻止する。
【００２７】
第１流入防止部１４０は、第１端子およびオン電圧生成部１１０の間に接続され、第１端子からオン電圧生成部１１０への電流流入を防止する。また、第２流入防止部１４２は、第２端子およびオン電圧生成部１１０の間に接続され、第２端子からオン電圧生成部１１０への電流流入を防止する。第１流入防止部１４０および第２流入防止部１４２は、メインスイッチ１００がオフとなる場合に第１端子および第２端子とオン電圧生成部１１０との間を遮断する。
【００２８】
第１流入防止部１４０は、例えば、制御部１３０に接続され、制御部１３０から供給されるオン電圧によって第１端子および第１バッファ部１１２を電気的に接続する。また、第１流入防止部１４０は、制御部１３０から供給されるオフ電圧によって第１端子および第１バッファ部１１２を電気的に切断する。第１流入防止部１４０は、ＦＥＴ等の半導体スイッチを有してよく、この場合、ゲート電極は制御部１３０に接続される。第１流入防止部１４０は、メインスイッチ１００と同種または略同一のスイッチを有してよい。
【００２９】
また、第２流入防止部１４２は、第１流入防止部１４０と同様に、例えば、制御部１３０に接続され、制御部１３０から供給されるオン電圧およびオフ電圧に応じて、第２端子および第２バッファ部１１４を電気的に接続または切断するスイッチを有する。第２流入防止部１４２は、ＦＥＴ等の半導体スイッチを有してよく、この場合、ゲート電極は制御部１３０に接続される。第１流入防止部１４０および第２流入防止部１４２は、メインスイッチ１００と同種または略同一のスイッチでよい。
【００３０】
第１電圧供給部１５０は、第１流入防止部１４０およびオン電圧生成部１１０の第１バッファ部１１２の間に接続され、第１流入防止部が第１端子とオン電圧生成部１１０との間を遮断したことに応じて、第１流入防止部１４０に予め定められた電圧を供給する。これによって、第１流入防止部１４０が第１端子からの電流流入を防止する場合、第１電圧供給部１５０は、第１流入防止部１４０および第１バッファ部１１２の間の電位が不定になることを防止して、第１流入防止部１４０を安定なオフ状態にする。
【００３１】
一例として、メインスイッチ１００および第１流入防止部１４０が、Ｎチャネルのデプレッション型ＦＥＴの場合、第１電圧供給部１５０は、略０Ｖを供給する。これにより、第１流入防止部１４０が第１端子からの電流流入を防止する場合、即ち、第１流入防止部１４０がオフ状態になる場合、第１流入防止部１４０およびオン電圧生成部１１０の間を略０Ｖの電位にすることができる。
【００３２】
この場合において、第１電圧供給部１５０は、第１端子の入力電圧が０Ｖを超えても、第１流入防止部１４０の第１バッファ部１１２側の電位を略０Ｖにして、ソース電位とするので、第１流入防止部１４０のゲート・ソース間電圧を第１端子の入力電圧に関わらず一定の電位差（即ち、制御部１３０から供給されるオフ電圧）にして、第１流入防止部１４０を安定なオフ状態にする。
【００３３】
以上のように、第１流入防止部１４０は、制御部１３０から供給されるオフ電圧に応じて、第１端子と第１バッファ部１１２の間の電気的な接続を切断することができる。これにより、メインスイッチ１００がオフの場合に、第１端子から（例えば＋１０Ｖ以上の）過大な電圧が入力しても、第１流入防止部１４０が第１端子からオン電圧生成部１１０へと電流が流入することを防止するので、スイッチ装置１０は、オフ状態を保つことができる。したがって、本実施形態のスイッチ装置１０は、第１端子からの入力電圧の電圧範囲を、例えば、０Ｖから＋１０Ｖ以上といった電圧範囲まで拡大することができる。
【００３４】
また、第１電圧供給部１５０は、抵抗値の大きい直列抵抗素子または直列抵抗成分等を有してよい。これによって、第１電圧供給部１５０は、第１流入防止部１４０がオン状態で第１端子からの入力電圧が第１バッファ部１１２へと供給される場合に、当該第１電圧供給部１５０側に電流がほとんど流れないように（入力電圧をほとんど低減させずに）することができる。
【００３５】
これにより、例えば、第１端子の入力電圧が第２端子の入力電圧に比べて低い場合に、制御部１３０は、第１端子の入力電圧をオン電圧としてメインスイッチ１００および第１流入防止部１４０のゲートに供給することができる。即ち、メインスイッチ１００および第１流入防止部１４０は、ゲート・ソース間電圧が略０Ｖになるので、安定なオン状態を保つことができる。
【００３６】
第２電圧供給部１５２は、第１電圧供給部１５０と同様に、第２流入防止部１４２およびオン電圧生成部１１０の間に接続され、第２流入防止部１４２が第２端子とオン電圧生成部１１０との間を遮断したことに応じて、第２流入防止部１４２に予め定められた電圧を供給する。これによって、第２流入防止部１４２が第２端子からの電流流入を防止する場合、第２電圧供給部１５２は、第２流入防止部１４２および第２バッファ部１１４の間を予め定められた電位にする。
【００３７】
第２電圧供給部１５２は、第１電圧供給部１５０の例と同様に、略０Ｖを供給することにより、第２流入防止部１４２がオフ状態になる場合、第２流入防止部１４２および第２バッファ部１１４の間を略０Ｖの電位にすることができる。したがって、第２電圧供給部１５２は、第１電圧供給部１５０と同様に、第２端子の入力電圧が０Ｖを超えても、第２流入防止部１４２のゲート・ソース間電圧を一定の電位差（即ち、制御部１３０から供給されるオフ電圧）にして、オフ状態にすることができる。
【００３８】
これにより、メインスイッチ１００がオフの場合に、第２端子から（例えば＋１０Ｖ以上の）過大な電圧が入力しても、第２流入防止部１４２が第２端子からオン電圧生成部１１０へと電流が流入することを防止するので、スイッチ装置１０は、オフ状態を保つことができる。
【００３９】
また、第２電圧供給部１５２は、第１電圧供給部１５０と同様に、抵抗値の大きい直列抵抗素子または直列抵抗成分等を有してよい。これにより、例えば、第２端子の入力電圧が第１端子の入力電圧に比べて低い場合に、制御部１３０は、第２端子の入力電圧をオン電圧としてメインスイッチ１００および第２流入防止部１４２のゲートに供給することができる。即ち、メインスイッチ１００および第２流入防止部１４２は、ゲート・ソース間電圧が略０Ｖになるので、安定なオン状態を保つことができる。
【００４０】
また、この場合、オン電圧は第１流入防止部１４０のゲートにも供給され、第１流入防止部１４０は、ゲート・ソース間電圧が略０Ｖになるので、同様に安定なオン状態となる。これは、制御部１３０が第１端子の入力電圧をオン電圧としてメインスイッチ１００および第１流入防止部１４０のゲートに供給する場合も同様であり、即ち、当該オン電圧は第２流入防止部１４２のゲートにも供給され、第２流入防止部１４２は、安定なオン状態となる。
【００４１】
したがって、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２は、制御部１３０から供給されるオン電圧に応じてオン状態となり、オフ電圧に応じてオフ状態となることができる。即ち、スイッチ装置１０は、第１端子および第２端子に入力される入力電圧の大きさに関わらず、外部から供給される制御電圧に応じてメインスイッチ１００のオン／オフを切り替えることができる。また、スイッチ装置１０は、第１端子および第２端子に入力される入力電圧の範囲を、例えば１０Ｖ以上の電圧範囲に拡大することができる。
【００４２】
以上の本実施形態のスイッチ装置１０のオン電圧生成部１１０は、第１端子の電圧および第２端子の電圧のうち、低い方の電圧をオン電圧として生成する例を説明した。これに代えて、オン電圧生成部１１０は、第１端子の電圧および第２端子の電圧の間の中点の電圧に基づくオン電圧を生成してもよい。この場合、比較部１１６は、一例として、第１端子の電圧および第２端子の電圧の間の中点の電圧を出力する。
【００４３】
ここで、ドレイン電圧はソース電圧以上の電圧なので、ドレイン電圧およびソース電圧の中点の電圧は、ソース電圧以上の電圧となる。したがって、オン電圧生成部１１０は、例えば、ドレイン電圧およびソース電圧の中点の電圧をオン電圧とすることにより、ゲート・ソース間電圧を０Ｖ以上にして、メインスイッチ１００等をオンにすることができる。
【００４４】
以上の本実施形態のスイッチ装置１０のメインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２は、ゲート・ソース間電圧が０Ｖでオン状態となるＮチャネルのデプレッション型ＦＥＴを有する例を説明した。これに代えて、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２は、Ｎチャネルのエンハンスメント型ＦＥＴであってもよい。
【００４５】
Ｎチャネルのエンハンスメント型ＦＥＴは、当該ＦＥＴをオンおよびオフとする電圧がデプレッション型ＦＥＴに比べて高くなる。そこで、オフ電圧生成部１２０は、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２の特性に応じてオフ電圧を高くすることで、それぞれが有するＦＥＴを完全にオフするオフ電圧を供給することができる。
【００４６】
また、オン電圧生成部１１０は、第１端子の電圧および第２端子の電圧のうち、低い方の電圧にオフセット電圧を加えた電圧をオン電圧として生成する。この場合、オン電圧生成部１１０は、オフセット電圧供給部を更に有してよい。このように、オン電圧生成部１１０は、デプレッション型ＦＥＴに比べて高くなったオン電圧の分、オフセット電圧を加えることで、Ｎチャネルのエンハンスメント型ＦＥＴをオンにするオン電圧を供給することができる。
【００４７】
以上の本実施形態のスイッチ装置１０のメインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２は、ＮチャネルのＦＥＴを有する例を説明した。これに代えて、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２は、ＰチャネルのＦＥＴを有してもよい。
【００４８】
例えば、Ｐチャネルのデプレッション型ＦＥＴは、ＮチャネルのＦＥＴとは反対に、ゲート・ソース間電圧をマイナス方向に低減させることに応じて、ドレイン電流が増加する特性を有する。一例として、Ｐチャネルのデプレッション型ＦＥＴは、ゲート・ソース間電圧が＋６Ｖ以下の場合に完全にオンとなり、ゲート・ソース間電圧が＋９Ｖ以上の場合に完全にオフとなり、かつ、第１端子および第２端子に印加される電圧の最大電圧値を０Ｖとして説明する。
【００４９】
この場合、オフ電圧生成部１２０は、例えば、オフ電圧として＋１４Ｖの電圧を生成して出力する。これにより、スイッチ装置１０は、第１端子および第２端子に印加される電圧が最大電圧値となっても、メインスイッチ１００のゲート・ソース電圧は＋１４Ｖとなって、完全にオフとすることができる。
【００５０】
また、オン電圧生成部１１０は、第１端子の入力電圧および第２端子の入力電圧のうち、高い方の電圧をオン電圧として生成する。ここで、ＰチャネルのＦＥＴは、第１端子の電圧が第２端子の電圧よりも大きい場合、電流の流れる方向は第１端子から第２端子に向かい、ＦＥＴにキャリア（正孔）が供給される方向は第１端子側から第２端子側の方向となる。この場合、本実施形態において、ＦＥＴの第１端子側の端子をソースとする。また、ＰチャネルのＦＥＴは、第１端子電圧が第２端子電圧よりも小さい場合、電流の流れる方向が逆向きになるので、当該ＦＥＴの第２端子側の端子をソースとする。
【００５１】
オン電圧生成部１１０の比較部１１６は、第１端子および第２端子の入力電圧を比較して、高い方の電圧をオン電圧として出力することで、Ｐチャネルのデプレッション型ＦＥＴのゲート・ソース間電圧を略０Ｖにすることができる。即ち、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２は、制御部１３０から供給されるオン電圧に応じてオン状態となり、オフ電圧に応じてオフ状態となる。
【００５２】
また、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２は、Ｐチャネルのエンハンスメント型ＦＥＴを有してもよい。Ｐチャネルのエンハンスメント型ＦＥＴは、当該ＦＥＴをオンおよびオフとする電圧が、デプレッション型ＦＥＴに比べて低くなる。そこで、オフ電圧生成部１２０は、上記のＮチャネルのエンハンスメント型ＦＥＴの場合と同様に、Ｐチャネルのエンハンスメント型ＦＥＴの特性に応じてオフ電圧を低くすることで、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２を完全にオフするオフ電圧を供給することができる。
【００５３】
このように、オフ電圧生成部１２０は、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２に用いられるＦＥＴの特性と、スイッチ装置１０に入力される入力電圧の最小電圧値または最大電圧値とに応じたオフ電圧を生成することで、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２を完全にオフするオフ電圧を供給することができる。また、オフ電圧生成部１２０は、入力電圧の電圧範囲に応じたオフ電圧を生成するので、メインスイッチ１００に入力できる範囲で、入力電圧範囲を拡大しても、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２を完全にオフするオフ電圧を供給することができる。
【００５４】
また、オン電圧生成部１１０は、Ｐチャネルのエンハンスメント型ＦＥＴの場合、第１端子に入力される入力電圧および第２端子に入力される入力電圧のうち、より高い方の電圧に予め定められた電圧を減じた電圧をオン電圧として生成する。このように、オン電圧生成部１１０は、Ｐチャネルのデプレッション型ＦＥＴに比べて低くなったオン電圧の分、マイナスのオフセット電圧を加えてオン電圧を低くすることで、Ｐチャネルのエンハンスメント型ＦＥＴをオンにするオン電圧を供給することができる。
【００５５】
このように、オン電圧生成部１１０は、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２に用いられるＦＥＴの特性と、スイッチ装置１０に入力される入力電圧の最小電圧値または最大電圧値とに応じたオン電圧を生成することで、メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２をオンにするオン電圧を供給することができる。したがって、オン電圧生成部１１０は、メインスイッチ１００に入力できる範囲で、入力電圧範囲を拡大しても、当該メインスイッチ１００、第１流入防止部１４０、および第２流入防止部１４２をオンにするオン電圧を供給することができる。
【００５６】
図２は、本実施形態に係るバッファ回路２０の構成例を示す。ここで、バッファ回路２０は、図１で説明した、第１バッファ部１１２、第２バッファ部１１４、および／または第３バッファ部１１８の回路構成の一例である。バッファ回路２０は、第１電圧シフト部２２と、第２電圧シフト部２４と、電流源部２６とを有する。
【００５７】
第１電圧シフト部２２は、基準電位ＶｄｄおよびＶｓｓの間に接続され、ＶｄｄおよびＶｓｓの間に流れる電流に応じた電圧を入力部に入力された電圧からシフトさせる。第１電圧シフト部２２は、メインスイッチ１００等と同種のＦＥＴであってよく、一例として、Ｎチャネルのデプレッション型ＦＥＴである。第１電圧シフト部２２は、ゲートが入力部に接続され、ドレインがＶｄｄに接続される。即ち、第１電圧シフト部２２は、ドレイン・ソース間に流れる電流に応じた電圧（ゲート・ソース間電圧）を、ゲート電圧からシフトする。
【００５８】
第２電圧シフト部２４は、第１電圧シフト部２２のソースおよび出力部の間に接続され、ソース電圧から電圧シフトさせた電圧を出力部に出力する。第２電圧シフト部２４は、第１電圧シフト部２２のゲート・ソース電圧の絶対値と略等しい電圧をシフトさせる。第２電圧シフト部２４は、自身を流れる電流に応じた電圧をシフトさせる。第２電圧シフト部２４は、一例として、抵抗素子を含み、自身を流れる電流の大きさと抵抗素子の抵抗値とを乗じて算出される電圧値をシフトさせる。
【００５９】
電流源部２６は、第２電圧シフト部２４と基準電位Ｖｓｓの間に接続され、ＶｄｄおよびＶｓｓの間に定電流を流す。電流源部２６は、一例として、ＦＥＴおよび抵抗をそれぞれ有し、抵抗の一端がＦＥＴのソースに接続され、他端がＦＥＴのゲートに接続され、ＦＥＴのドレインから抵抗の他端へと一定の電流を流す定電流回路である。
【００６０】
以上のバッファ回路２０は、電流源部２６によって、基準電位ＶｄｄおよびＶｓｓの間に定電流Ｉｃ（例えば、１００μＡ）が流れる。第１電圧シフト部２２は、当該定電流Ｉｃがドレイン・ソース間で流れ、当該定電流Ｉｃに応じたゲート・ソース間電圧（例えば、−６．３Ｖ）が定まり、当該ゲート・ソース間電圧を、入力部に入力された電圧（即ち、ゲート電圧）からシフトする。一例として、入力電圧が０Ｖの場合、第１電圧シフト部２２は、６．３Ｖをソース端子から出力する。
【００６１】
第２電圧シフト部２４は、定電流Ｉｃに応じて、第１電圧シフト部２２のゲート・ソース電圧の絶対値と略等しい電圧をシフトさせる。即ち、第２電圧シフト部２４は、一例として、６３ｋΩの抵抗値を有する抵抗素子を含み、６．３Ｖの電圧を第１電圧シフト部２２のソース端子からシフトする。これによって、第２電圧シフト部２４は、入力部の入力電圧と略同一の出力電圧（略０Ｖ）を、出力部へと出力することができる。
【００６２】
以上の本実施形態のバッファ回路２０の動作において、入力部は第１電圧シフト部２２のゲートに接続されているので、例えば、当該第１電圧シフト部２２のＦＥＴをＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲート構造等で形成することで、バッファ回路２０を動作させる入力電流を低減させることができる。また、バッファ回路２０は、基準電位ＶｄｄおよびＶｓｓの間の電圧範囲未満の電圧範囲において、入力電圧と略同一の出力電圧を出力させるバッファ機能を有する。
【００６３】
即ち、バッファ回路２０は、基準電位Ｖｄｄで定まる上限電圧まで、バッファ機能を実行することができ、当該上限電圧を超える電圧が入力部に入力された場合は、当該上限電圧を出力するリミッタ機能を有する。同様に、バッファ回路２０は、基準電位Ｖｓｓで定まる下限電圧まで、バッファ機能を実行することができ、当該下限電圧未満の電圧が入力部に入力された場合は、当該下限電圧を出力するリミッタ機能を有する。
【００６４】
本実施形態のバッファ回路２０は、簡易な構成で、バッファ機能およびリミッタ機能を有することができるので、オン電圧生成部１１０を形成しても、回路規模が増加することを防ぐことができる。また、当該バッファ回路２０は、メインスイッチ１００等と略同種のＦＥＴを用いて構成することができるので、回路設計および実際の回路作成プロセスを単純化することができる。
【００６５】
また、本実施形態のバッファ回路２０は、第１電圧シフト部２２のＦＥＴが半オンとなるゲート・ソース間電圧を入力電圧から一旦シフトした後に、第２電圧シフト部２４で当該ゲート・ソース間電圧と略同一の電圧を戻す方向にシフトして、入力電圧と略同一の電圧を出力する回路である。したがって、バッファ回路２０が有するＦＥＴを、エンハンスメント型のＦＥＴにすることで、半オンとなるゲート・ソース間電圧の絶対値を低減させることができる。即ち、シフト電圧の絶対値が低減させることができるので、バッファ回路２０のバッファ機能が実行できる入力電圧範囲を変えずに、Ｖｓｓおよび／またはＶｄｄの電圧の絶対値を低減することができる。
【００６６】
図３は、本実施形態に係るスイッチ装置１０の第１の変形例を示す。本変形例のスイッチ装置１０において、図１に示された本実施形態に係るスイッチ装置１０の動作と略同一のものには同一の符号を付け、説明を省略する。本変形例のスイッチ装置１０は、第１端子から電圧入力はあるが、第２端子からは電圧入力がないことが予めわかっている場合の構成例を示す。スイッチ装置１０は、第１端子から入力電圧には依存せずに、メインスイッチ１００のオン／オフ切り替えを実行する。
【００６７】
本変形例のスイッチ装置１０は、第２端子側からの入力がないので、第１端子側からの入力電圧に基づき、メインスイッチ１００のオン電圧およびオフ電圧を生成する。即ち、オン電圧生成部１１０は、第１端子からの電圧を入力し、第１端子からの電圧に基づいてメインスイッチ１００をオンにするオン電圧を生成する。オン電圧生成部１１０は、一例として、第３電圧供給部１５４を有する。
【００６８】
第３電圧供給部１５４は、比較部１１６に接続され、予め定められた電圧を比較部１１６に供給する。第３電圧供給部１５４は、一例として、メインスイッチ１００および第１流入防止部１４０が有するＦＥＴがオンとなるオン電圧（当該ＦＥＴがＮチャネルのデプレッション型の場合、例えば０Ｖ）を、比較部１１６に供給する。
【００６９】
比較部１１６は、第１端子からの電圧と、第３電圧供給部１５４から供給される電圧とを比較して、小さい方の電圧を、第３バッファ部１１８を介して制御部１３０に供給する。これにより、オン電圧生成部１１０は、第１端子からの電圧がメインスイッチ１００および第１流入防止部１４０をオン状態にするオン電圧に比べて高い電圧が入力された場合、第３電圧供給部１５４から供給される電圧をオン電圧とする。したがって、オン電圧生成部１１０は、第１端子の電圧が高くなっても、メインスイッチ１００および第１流入防止部１４０のゲート・ソース電圧を略０Ｖにして、オン状態にすることができる。
【００７０】
また、オン電圧生成部１１０は、第１端子からの電圧がメインスイッチ１００および第１流入防止部１４０をオン状態にするオン電圧に比べて低い電圧が入力された場合、当該第１端子からの電圧をオン電圧とする。したがって、オン電圧生成部１１０は、第１端子の電圧が低くなっても、当該第１端子の電圧に応じてオン電圧も低くして、メインスイッチ１００および第１流入防止部１４０のゲート・ソース電圧を略０Ｖを保ち、オン状態にすることができる。
【００７１】
また、オフ電圧生成部１２０は、図１に示された本実施形態に係るスイッチ装置１０の動作と略同一に、オフ電圧を生成するので、メインスイッチ１００および第１流入防止部１４０をオフにすることができる。したがって、本変形例のスイッチ装置１０においても、メインスイッチ１００がオフの場合に第１端子からの入力電圧が増加しても、オン電圧生成部１１０の方向に電流が流入することを防止できる。
【００７２】
本変形例のスイッチ装置１０において、オン電圧生成部１１０は、第３電圧供給部１５４を有し、予め定められた電圧を比較部１１６に供給する例を説明した。これに代えて、オン電圧生成部１１０は、第２端子と比較部１１６とを接続し、第２端子の電圧を比較部１１６に供給してもよい。
【００７３】
これにより、オン電圧生成部１１０は、第１端子の電圧が第２端子の電圧よりも高くなると、第２端子の電圧をオン電圧に、第１端子の電圧が第２端子の電圧よりも低くなると、第２端子の電圧をオン電圧にして、メインスイッチ１００および第１流入防止部１４０のゲート・ソース電圧を略０Ｖにすることができる。この場合、オン電圧生成部１１０は、第２端子と比較部１１６とを、第２バッファ部１１４を介して接続してもよい。
【００７４】
図４は、本実施形態に係るスイッチ装置１０の第２の変形例を示す。本変形例のスイッチ装置１０において、図１に示された本実施形態に係るスイッチ装置１０の動作と略同一のものには同一の符号を付け、説明を省略する。
【００７５】
本変形例の第１流入防止部１４０のゲートは、第１バッファ部１１２の出力に接続される。これにより、第１流入防止部１４０のゲート、ソース、およびドレインは、第１端子の入力電圧とほぼ等しくなり、ゲート・ソース間電圧が略０Ｖとなって、通常はオン状態となる。
【００７６】
そして、第１流入防止部１４０は、第１端子の電圧が基準電圧以上となったことに応じて第１端子およびオン電圧生成部１１０の間を遮断する。例えば、第１バッファ部１１２が入力電圧と略同一の出力電圧を出力できなくなる程度（即ち、第１バッファ部１１２のリミット機能が動作する程度）に、第１端子の電圧が過大になった場合、第１バッファ部１１２は、当該第１バッファ部１１２のリミット電圧を出力する。
【００７７】
即ち、第１流入防止部１４０のゲート電圧は、第１バッファ部１１２のリミット電圧となるので、ソース電圧となる第１端子の電圧とは異なる電圧となる。ここで、予め定められた基準電圧を１６Ｖ、第１流入防止部１４０をオフにするゲート・ソース間電圧を−６Ｖとし、第１バッファ部１１２のリミット電圧を、予め定められた基準電圧に比べて、第１流入防止部１４０をオフにするゲート・ソース間電圧だけ異なる電圧１０Ｖに設定する例を説明する。
【００７８】
この場合において、第１端子の電圧が第１バッファ部１１２のリミット電圧（１０Ｖ）以上に上昇すると、第１バッファ部１１２は、リミット電圧（１０Ｖ）を出力する。すると、第１端子の電圧はソース電圧となり、第１流入防止部１４０のゲート・ソース間電圧は、０Ｖから異なる値になる。
【００７９】
そして、第１端子の電圧がさらに基準電圧（１６Ｖ）以上になると、当該第１端子の電圧および第１バッファ部１１２のリミット電圧（１０Ｖ）の電位差、即ち、第１流入防止部１４０のゲート・ソース間電圧が−６Ｖ以下となるので、第１流入防止部１４０は、第１端子およびオン電圧生成部１１０の間を遮断する。このように、第１流入防止部１４０は、外部からの制御電圧とは無関係に、第１端子から入力される電圧に応じて、第１端子およびオン電圧生成部１１０の間を接続および遮断することができる。
【００８０】
同様に、本変形例の第２流入防止部１４２のゲートは、第２バッファ部１１４の出力に接続される。これにより、第２流入防止部１４２のゲート、ソース、およびドレインは、第２端子の入力電圧とほぼ等しくなり、ゲート・ソース間電圧が略０Ｖとなって、通常はオン状態となる。
【００８１】
そして、第２流入防止部１４２は、第２端子の電圧が基準電圧以上となったことに応じて第２端子およびオン電圧生成部１１０の間を遮断する。一例として、予め定められた基準電圧を１６Ｖ、第２流入防止部１４２をオフにするゲート・ソース間電圧を−６Ｖとし、第２バッファ部１１４のリミット電圧を、予め定められた基準電圧に比べて、第２流入防止部１４２をオフにするゲート・ソース間電圧だけ異なる電圧１０Ｖに設定する。
【００８２】
これにより、第２端子の電圧が基準電圧（１６Ｖ）以上になると、当該第２端子の電圧および第２バッファ部１１４のリミット電圧（１０Ｖ）の電位差、即ち、第２流入防止部１４２のゲート・ソース間電圧が−６Ｖ以下となるので、第２流入防止部１４２は、第２端子およびオン電圧生成部１１０の間を遮断する。このように、第２流入防止部１４２は、外部からの制御電圧とは無関係に、第２端子から入力される電圧に応じて、第２端子およびオン電圧生成部１１０の間を接続および遮断することができる。
【００８３】
以上のように、本変形例のスイッチ装置１０は、メインスイッチ１００のオン／オフの状態とは無関係に、第１端子および第２端子から入力される電圧が上昇しても、オン電圧生成部１１０への過大な電流の流入を防止することができる。
【００８４】
図５は、本実施形態に係る試験装置２００の構成例を被試験デバイス３００とともに示す。試験装置２００は、アナログ回路、デジタル回路、メモリ、およびシステム・オン・チップ（ＳＯＣ）等の被試験デバイス３００を試験する。試験装置２００は、被試験デバイス３００を試験するための試験パターンに基づく試験信号を被試験デバイス３００に入力して、試験信号に応じて被試験デバイス３００が出力する出力信号に基づいて被試験デバイス３００の良否を判定する。試験装置２００は、被試験デバイスとの間で信号を授受する試験部２０２と、スイッチ装置１０と、スイッチ制御部２５０とを備える。
【００８５】
試験部２０２は、試験信号発生部２１０と、ドライバ２２０と、コンパレータ２３０と、判定部２４０とを備える。試験信号発生部２１０は、被試験デバイス３００を試験するための試験信号を発生させて、ドライバ２２０に出力する。また、試験信号発生部２１０は、発生させた試験信号に対応する期待値を発生させて判定部２４０に出力する。
【００８６】
ドライバ２２０は、試験信号発生部２１０から発生された試験信号を被試験デバイス３００へと供給する。コンパレータ２３０は、試験信号が供給されたことに応じて被試験デバイス３００から出力された応答信号の論理値を取得する。判定部２４０は、コンパレータ２３０により取得された論理値と期待値とを比較して、被試験デバイス３００の良否を判定する。
【００８７】
スイッチ装置１０は、試験部２０２のドライバ２２０および被試験デバイス３００の間の経路に設けられる。スイッチ装置１０は、スイッチ制御部２５０から供給される制御信号の電圧に応じて、ドライバ２２０と被試験デバイス３００との間を導通または切断する。スイッチ制御部２５０は、試験信号発生部２１０による試験時においてスイッチ装置１０を導通状態とし、試験信号発生部２１０による試験時以外においてスイッチ装置１０を切断状態とする。
【００８８】
スイッチ制御部２５０は、例えば、制御信号をスイッチ装置１０が備える制御部１３０に送信する。制御部１３０は、受信した制御信号の制御電圧に応じて、メインスイッチ１００のオンおよびオフを切り換える。
【００８９】
以上の本実施例における試験装置２００は、伝送する電圧の大きさによらず、導通および非導通を切り替えるスイッチ装置１０を用いてて試験を実行することができる。また、試験装置２００は、小型、長寿命、かつ信頼性の高いＦＥＴで構成され、入力電圧範囲を拡大させたスイッチ装置１０を用いて試験を実行することができる。また、試験装置２００は、試験部２０２から被試験デバイス３００へ試験信号を送信する場合と、被試験デバイス３００から試験部２０２へ応答信号を受信する場合とで、電気信号を伝送する方向が反転しても、同一の振幅電圧に対して同一のオン抵抗となるスイッチ装置１０を用いて試験を実行することができる。
【００９０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００９１】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００９２】
１０  スイッチ装置、２０  バッファ回路、２２  第１電圧シフト部、２４  第２電圧シフト部、２６  電流源部、１００  メインスイッチ、１１０  オン電圧生成部、１１２  第１バッファ部、１１４  第２バッファ部、１１６  比較部、１１８  第３バッファ部、１２０  オフ電圧生成部、１３０   制御部、１４０  第１流入防止部、１４２  第２流入防止部、１５０  第１電圧供給部、１５２  第２電圧供給部、１５４  第３電圧供給部、２００  試験装置、２０２  試験部、２１０   試験信号発生部、２２０  ドライバ、２３０  コンパレータ、２４０   判定部、２５０  スイッチ制御部、３００  被試験デバイス
【図１】
2015076709.tif 000003
【図２】
2015076709.tif 000004
【図３】
2015076709.tif 000005
【図４】
2015076709.tif 000006
【図５】
2015076709.tif 000007