(57)【要約】【課題】ワイヤボンディング工程の際に生じうるボンディングオープン（Ｂｏｎｄｉｎｇ  ｏｐｅｎ）不良を改善することができる半導体パッケージおよびその製造方法を提供する。【解決手段】本発明の半導体パッケージ１０００は、絶縁層１１０および多数の回路パターン１２０が形成されている基板１００と、回路パターン１２０の上部の一部に形成されている第１接合部２２０と、回路パターン１２０の上部の一部に形成されている第２接合部２３０と、基板１００に実装されている第１半導体素子２００と、第１接合部２２０と第１半導体素子２００を電気的に連結する第１連結部材２１０と、一面が第２接合部２３０と接合し、他端が外部に露出する第２連結部材４００と、第１接合部２２０および第２接合部２３０以外の他の部分に形成されている酸化膜３００と、を含むものである。【選択図】図１
2015130495.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層および多数の回路パターンが形成されている基板と、
前記回路パターンの上部の一部に形成されている第１接合部と、
前記回路パターンの上部の一部に形成されている第２接合部と、
前記基板に実装されている第１半導体素子と、
前記第１接合部と前記第１半導体素子を電気的に連結する第１連結部材と、
一面が前記第２接合部と接合し、他端が外部に露出する第２連結部材と、
前記第１接合部および第２接合部以外の他の部分に形成されている酸化膜と、を含む、半導体パッケージ。
【請求項２】
前記第１半導体素子は、電力素子である、請求項１に記載の半導体パッケージ。
【請求項３】
前記回路パターンと第１半導体素子との間に形成されている第３接合部をさらに含む、請求項１に記載の半導体パッケージ。
【請求項４】
前記基板に実装されている第２半導体素子をさらに含む、請求項１に記載の半導体パッケージ。
【請求項５】
前記第２半導体素子は、電力素子または制御素子である、請求項４に記載の半導体パッケージ。
【請求項６】
前記第１連結部材は、ワイヤまたはリードフレームである、請求項１に記載の半導体パッケージ。
【請求項７】
前記第２連結部材は、リードフレームである、請求項１に記載の半導体パッケージ。
【請求項８】
前記第１接合部は、銀（Ａｇ）、ニッケル（Ｎｉ）または金（Ａｕ）から選択されるいずれか一つ以上をめっき処理したものである、請求項１に記載の半導体パッケージ。
【請求項９】
前記第２接合部は、はんだペーストである、請求項１に記載の半導体パッケージ。
【請求項１０】
前記酸化膜は、シリカ（ＳｉＯ２）または液相のチタンゾルゲル（Ｔｉ  Ｓｏｌ−Ｇｅｌ）である、請求項１に記載の半導体パッケージ。
【請求項１１】
絶縁層および回路パターンが形成されている基板を用意する段階と、
前記回路パターンの上部の一部に第１接合部および第２接合部を形成する段階と、
前記回路パターン上に第１半導体素子を実装する段階と、
前記第１接合部と前記第１半導体素子が電気的に連結されるように第１連結部材で連結する段階と、
他端が外部に露出する第２連結部材と前記第２接合部とを連結する段階と、
前記第１接合部および第２接合部以外の他の部分に酸化膜を形成する段階と、を含む、半導体パッケージの製造方法。
【請求項１２】
前記酸化膜を形成する段階は、スパッタ、化学気相蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、エアロゾル蒸着法（ＡＤ：Ａｅｒｏｓｏｌ  Ｄｅｐｏｓｉｔｉｏｎ）から選択されるいずれか一つにより行われる、請求項１１に記載の半導体パッケージの製造方法。
【請求項１３】
前記酸化膜を形成する段階の前に、前記回路パターン上に前記酸化膜が形成される領域が露出するようにパターニング（Ｐａｔｔｅｒｎｉｎｇ）したマスクを形成する段階をさらに含み、
前記酸化膜を形成する段階の後に、前記マスクを除去する段階をさらに含む、請求項１１に記載の半導体パッケージの製造方法。
【請求項１４】
前記マスクの材質は、金属、フィルムおよび液相ポリマーから選択されるいずれか一つである、請求項１３に記載の半導体パッケージの製造方法。
【請求項１５】
前記第１半導体素子は、電力素子である、請求項１１に記載の半導体パッケージの製造方法。
【請求項１６】
第１接合部および第２接合部を形成する段階は、
前記回路パターンの上部の一部に第３接合部を形成する段階を含む、請求項１１に記載の半導体パッケージの製造方法。
【請求項１７】
前記第１半導体素子を実装する段階において、
前記第１半導体素子は、第３接合部に実装される、請求項１６に記載の半導体パッケージの製造方法。
【請求項１８】
前記基板を用意する段階の後に、
第２半導体素子を実装する段階をさらに含む、請求項１１に記載の半導体パッケージの製造方法。
【請求項１９】
前記第２半導体素子は、電力素子または制御素子である、請求項１８に記載の半導体パッケージの製造方法。
【請求項２０】
前記第１連結部材は、ワイヤまたはリードフレームである、請求項１１に記載の半導体パッケージの製造方法。
【請求項２１】
前記第２連結部材は、リードフレームである、請求項１１に記載の半導体パッケージの製造方法。
【請求項２２】
前記第１接合部は、銀（Ａｇ）、ニッケル（Ｎｉ）または金（Ａｕ）から選択されるいずれか一つ以上をめっき処理したものである、請求項１１に記載の半導体パッケージの製造方法。
【請求項２３】
前記第２接合部は、はんだペーストで塗布する、請求項１１に記載の半導体パッケージの製造方法。
【請求項２４】
前記酸化膜は、シリカ（ＳｉＯ２）または液相のチタンゾルゲル（Ｔｉ  Ｓｏｌ−Ｇｅｌ）である、請求項１１に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
半導体パッケージは、電力用回路部品、制御回路部品、リードフレーム、放熱基板および封止樹脂を含んでなる。
【０００３】
半導体パッケージの開発において、基板の放熱特性は、パワー素子（ＩＧＢＴ、Ｄｉｏｄｅ）の寿命をはじめ信頼性の面において重要である。
【０００４】
また、半導体装置の高速化および高出力化に伴い、半導体パッケージで発生する熱を処理するための様々な開発が要求されている。
【０００５】
そのため、基板の放熱特性を改善するために金属材料を基板のベース（Ｂａｓｅ）として使用し、金属ベースと回路を形成するための銅箔層（Ｃｕ  ｆｏｉｌ）をプリプレグ（Ｐｒｅｐｒｅｇ）や金属酸化層で接合した構造を使用している（例えば、特許文献１参照）。
【０００６】
このような、金属基板の回路パターン上に素子をはんだ付け（Ｓｏｌｄｅｒｉｎｇ）により接合するために、基板の温度をはんだ溶融（ｓｏｌｄｅｒ  ｍｅｌｔｉｎｇ）温度以上に上げなければならない。基板に素子をはんだ付けにより接合した後、常温に冷却するリフロー（Ｒｅｆｌｏｗ）工程を経る。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開第２０１２／０１１１６１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の一実施例によれば、パッケージ基板とモールディング部材との剥離現象を低減し、接着強度を高めて、信頼性の高い半導体パッケージおよびその製造方法を提供することを目的とする。
【０００９】
また、基板にはんだ付けにより電子素子やリードフレームが接合される際に、はんだの拡散やスパッタ現象による工程上の不良を防止できる半導体パッケージおよびその製造方法を提供することを目的とする。
【００１０】
また、基板と電子素子を電気的に連結するワイヤボンディングを行う際に、接合強度を高めるために接合および伝導性に優れためっき層をボンディング部に形成するための工程を既存の工程より簡素化できる半導体パッケージおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の実施例によれば、絶縁層および多数の回路パターンが形成されている基板と、回路パターンの上部の一部に形成されている第１接合部と、回路パターンの上部の一部に形成されている第２接合部と、基板に実装されている第１半導体素子と、第１接合部と第１半導体素子を電気的に連結する第１連結部材と、一面が第２接合部と接合し、他端が外部に露出する第２連結部材と、第１接合部および第２接合部以外の他の部分に形成されている酸化膜と、を含む半導体パッケージが提供される。
【００１２】
第１半導体素子は、電力素子であることができる。
【００１３】
回路パターンと第１半導体素子との間に形成されている第３接合部をさらに含むことができる。
【００１４】
基板に実装されている第２半導体素子をさらに含むことができる。
【００１５】
第２半導体素子は、電力素子または制御素子であることができる。
【００１６】
第１連結部材は、ワイヤまたはリードフレームであることができる。
【００１７】
第２連結部材は、リードフレームであることができる。
【００１８】
第１接合部は、銀（Ａｇ）、ニッケル（Ｎｉ）または金（Ａｕ）から選択されるいずれか一つ以上をめっき処理したものであることができる。
【００１９】
第２接合部は、はんだペーストであることができる。
【００２０】
酸化膜は、シリカ（ＳｉＯ２）または液相のチタンゾルゲル（Ｔｉ  Ｓｏｌ−Ｇｅｌ）であることができる。
【００２１】
本発明の実施例によれば、絶縁層および回路パターンが形成されている基板を用意する段階と、回路パターンの上部の一部に第１接合部および第２接合部を形成する段階と、回路パターン上に第１半導体素子を実装する段階と、第１接合部と第１半導体素子が電気的に連結されるように第１連結部材で連結する段階と、他端が外部に露出する第２連結部材と第２接合部とを連結する段階と、第１接合部および第２接合部以外の他の部分に酸化膜を形成する段階と、を含む半導体パッケージの製造方法が提供される。
【００２２】
酸化膜を形成する段階は、スパッタ、化学気相蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、エアロゾル蒸着法（ＡＤ：Ａｅｒｏｓｏｌ  Ｄｅｐｏｓｉｔｉｏｎ）から選択されるいずれか一つにより行われることができる。
【００２３】
酸化膜を形成する段階の前に、回路パターン上に酸化膜が形成される領域が露出するようにパターニング（Ｐａｔｔｅｒｎｉｎｇ）したマスクを形成する段階をさらに含み、酸化膜を形成する段階の後に、マスクを除去する段階をさらに含むことができる。
【００２４】
マスクの材質は、金属、フィルムおよび液相ポリマーから選択されるいずれか一つであることができる。
【００２５】
第１半導体素子は、電力素子であることができる。
【００２６】
第１接合部および第２接合部を形成する段階は、回路パターンの上部の一部に第３接合部を形成する段階を含むことができる。
【００２７】
第１半導体素子を実装する段階において、第１半導体素子は、第３接合部に実装されることができる。
【００２８】
基板を用意する段階の後に、第２半導体素子を実装する段階をさらに含むことができる。
【００２９】
第２半導体素子は、電力素子または制御素子であることができる。
【００３０】
第１連結部材は、ワイヤまたはリードフレームであることができる。
【００３１】
第２連結部材は、リードフレームであることができる。
【００３２】
第１接合部は、銀（Ａｇ）、ニッケル（Ｎｉ）または金（Ａｕ）から選択されるいずれか一つ以上をめっき処理したものであることができる。
【００３３】
第２接合部は、はんだペーストで塗布することができる。
【００３４】
酸化膜は、シリカ（ＳｉＯ２）または液相のチタンゾルゲル（Ｔｉ  Ｓｏｌ−Ｇｅｌ）であることができる。
【発明の効果】
【００３５】
本発明の一実施例による半導体パッケージおよびその製造方法によれば、ワイヤボンディング工程の際に生じうるボンディングオープン（Ｂｏｎｄｉｎｇ  ｏｐｅｎ）不良を改善することができる。
【００３６】
また、基板とモールディング部材との剥離現象を低減することができる。
【００３７】
また、はんだ付け接合を行う際に、はんだの拡散やスパッタ現象による工程上の不良を防止することができる。
【００３８】
また、工程を簡素化し、時間を短縮することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明による半導体パッケージの構造を概略的に示す断面図である。
【図２】本発明による半導体パッケージの製造方法を順に示すための断面図である。
【図３】本発明による半導体パッケージの製造方法を順に示すための断面図である。
【図４】本発明による半導体パッケージの製造方法を順に示すための断面図である。
【図５】本発明による半導体パッケージの製造方法を順に示すための断面図である。
【図６】本発明による半導体パッケージの製造方法を順に示すための断面図である。
【図７】本発明による半導体パッケージの製造方法を順に示すための断面図である。
【発明を実施するための形態】
【００４０】
本発明の目的、特定の長所および新規の特徴は、添付図面に係る以下の詳細な説明および好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、「一面」、「他面」、「第１」、「第２」などの用語は、一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素が前記用語によって限定されるものではない。以下、本発明を説明するにあたり、本発明の要旨を不明瞭にする可能性がある係る公知技術についての詳細な説明は省略する。
【００４１】
以下、添付図面を参照して、本発明の好ましい実施例を詳細に説明する。
【００４２】
（半導体パッケージ）
図１は、本発明による半導体パッケージの構造を概略的に示す断面図である。
【００４３】
図１を参照すると、本発明の実施例による半導体パッケージ１０００は、絶縁層１１０および多数の回路パターン１２０が形成されている基板１００と、回路パターン１２０の上部の一部に形成されている第１接合部２２０と、回路パターン１２０の上部の一部に形成されている第２接合部２３０と、基板１００に実装されている第１半導体素子２００と、第１接合部２２０と第１半導体素子２００を電気的に連結する第１連結部材２１０と、一面が第２接合部２３０と接合し、他端が外部に露出する第２連結部材４００と、第１接合部２２０および第２接合部２３０以外の他の部分に形成されている酸化膜３００と、を含むことができる。
【００４４】
ここで、基板１００は、プリント回路基板、セラミック基板、陽極酸化層を有する金属基板であってもよく、特にこれに限定されるものではない。
【００４５】
基板は、絶縁層に接続パッドを含む１層以上の回路が形成されている回路基板であって、好ましくは、プリント回路基板であってもよい。本図面では、説明の便宜上、具体的な内層回路の構成は省略して示しているが、当業者であれば、基板として、絶縁層に１層以上の回路が形成されている通常の回路基板が適用されることができることを十分に認識することができる。
【００４６】
絶縁層としては、樹脂絶縁層が使用されてもよい。樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸した樹脂、例えば、プリプレグが使用されてもよく、また、熱硬化性樹脂および／または光硬化性樹脂などが使用されてもよく、特にこれに限定されるものではない。
【００４７】
接続パッドを含む回路は、回路基板の分野において回路用伝導性金属として使用されるものであれば制限なく適用でき、プリント回路基板では、銅を使用することが一般的である。
【００４８】
セラミック基板は、金属系窒化物またはセラミック材料からなってもよく、金属系窒化物として、例えば、アルミニウム窒化物（ＡｌＮ）またはシリコン窒化物（ＳｉＮ）を含んでもよく、セラミック材料として、アルミニウム酸化物（Ａｌ２Ｏ３）またはベリリウム酸化物（ＢｅＯ）を含んでもよく、特にこれに限定されるものではない。
【００４９】
一方、金属基板は、アルミニウム（Ａｌ）、アルミニウム合金（Ａｌ  Ａｌｌｏｙ）、銅（Ｃｕ）、鉄（Ｆｅ）、鉄−ニッケル合金（Ｆｅ−Ｎｉ  Ａｌｌｏｙ）またはチタン（Ｔｉ）から選択されるいずれか一つからなってもよく、比較的低価で、簡単に手に入ることができる金属材料として、熱伝達特性に非常に優れたアルミニウム（Ａｌ）またはアルミニウム合金が使用されてもよい。
【００５０】
また、陽極酸化層は、例えば、アルミニウムまたはアルミニウム合金からなる金属基板をホウ酸、リン酸、硫酸、クロム酸などの電解液に浸漬した後、金属基板に陽極を印加し、電解液に陰極を印加することで生成されるものであって、絶縁性能を有し、約１０〜３０Ｗ／ｍｋの比較的高い熱伝達特性を有する。
【００５１】
上述したように、アルミニウムまたはアルミニウム合金を使用して生成された陽極酸化層は、アルミニウム陽極酸化膜３００（Ａｌ２Ｏ３）であってもよい。
【００５２】
陽極酸化層は、絶縁性を有することで基板に回路層の形成を可能とし、通常の絶縁層より薄い厚さに形成することができ、放熱性能をより向上させるとともに薄型化を可能とする。
【００５３】
本発明の実施例による半導体パッケージ１０００は、回路パターン１２０と第１半導体素子２００との間に形成される第３接合部２５０をさらに含むことができる。第３接合部２５０は、回路パターン１２０の上部の一部に形成されることができる。
【００５４】
回路パターン１２０と第１半導体素子２００は、電力素子であってもよい。例えば、電力素子は、シリコン制御整流器（Ｓｉｌｉｃｏｎ  Ｃｏｎｔｒｏｌｌｅｄ  Ｒｅｃｔｉｆｉｅｒ：ＳＣＲ）、電力トランジスタ、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）、ＭＯＳトランジスタ、電力整流器、電力レギュレータ、インバータ、コンバータ、またはこれらを組み合わせた高電力半導体チップまたはダイオード（ｄｉｏｄｅ）などのように発熱量が大きい素子であってもよい。
【００５５】
また、基板１００上に第２半導体素子５００がさらに実装されることができる。
【００５６】
第２半導体素子５００は、第１半導体素子２００のように発熱量が高い電力素子であってもよく、制御ＩＣ（Ｃｏｎｔｒｏｌ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）のように発熱量が小さい制御素子であってもよい。図１には第２半導体素子５００が回路パターン１２０に実装されることを示しているが、これに限定されない。第２半導体素子５００が制御素子である場合、発熱量が小さくて、設計者が希望する設計にしたがって基板の周辺に配置されるリードフレーム上に実装されてもよい。
【００５７】
本発明の実施例において回路パターン１２０は多数個が形成されてもよい。したがって、第１半導体素子２００と第２半導体素子５００は、互いに異なる回路パターン１２０上にそれぞれ実装されてもよい。もしくは、必要に応じて、第１半導体素子２００と第２半導体素子５００が同じ回路パターン１２０に実装されてもよい。
【００５８】
図面には第１半導体素子２００および第２半導体素子５００のその他の詳細な構成要素を省略して概略的に示しているが、当業界における公知のすべての構造の半導体素子が特に限定されることなく本発明の半導体パッケージに適用されることができることは、当業者であれば十分に認識することができる。
【００５９】
基板１００の回路パターン１２０上に第１接合部２２０を有し、基板と半導体素子を電気的に連結する第１連結部材２１０は、リードフレームまたはワイヤであってもよい。
【００６０】
回路パターン１２０上における第１接合部２２０は、めっきが形成されるめっき層であって、銀（Ａｇ）、ニッケル（Ｎｉ）または金（Ａｕ）から選択されるいずれか一つ以上をめっき処理することができる。
【００６１】
ここで、第１連結部材２１０としてはワイヤ（ｗｉｒｅ）が使用されてもよく、アルミニウム（Ａｌ）、金（Ａｕ）、銅（Ｃｕ）などからなってもよい。
【００６２】
しかし、特にこれに限定されるものではなく、通常、電力素子である電子素子に高電圧の定格電圧を印加するワイヤ（ｗｉｒｅ）としてはアルミニウム（Ａｌ）からなるものを使用するが、これは、高電圧に耐えるためには厚いワイヤを使用しなければならず、金（Ａｕ）または銅（Ｃｕ）を使用することに比べてアルミニウム（Ａｌ）を使用することが、コストダウンの面において効果的であるためである。
【００６３】
また、リードフレームは、銅（Ｃｕ）、鉄（Ｆｅ）または鉄−ニッケル合金（Ｆｅ−Ｎｉ  ａｌｌｏｙ）から選択されるいずれか一つからなってもよく、特にこれに限定されるものではない。
【００６４】
基板の回路パターン１２０上に第２接合部２３０を有し、基板と外部を電気的に連結する第２連結部材４００は、通常、リードフレームであってもよい。
【００６５】
基板の回路パターン１２０上における第２接合部２３０は、はんだペースト形成部であってもよい。第２接合部２３０であるはんだペーストで基板と外部を電気的に連結する第２連結部材４００だけでなく、上述した第１半導体素子２００および第２半導体素子５００が基板と接合されることができる。
【００６６】
はんだ付けは、例えば、Ｓｎ−Ｐｂ共晶はんだまたはＳｎ−Ａｇ−Ｃｕなどの鉛フリーはんだを使用してもよい。また、はんだ付け方式は、金属マスクを用いたはんだペースト塗布工程からなってもよい。ただし、はんだ付け方式はこれに限定されるものではない。
【００６７】
ここで、第２連結部材４００は、リードフレームであってもよく、リードフレームは、銅（Ｃｕ）、鉄（Ｆｅ）または鉄−ニッケル合金（Ｆｅ−Ｎｉ  ａｌｌｏｙ）から選択されるいずれか一つからなってもよく、特にこれに限定されるものではない。
【００６８】
ここで、本発明の一実施例による半導体パッケージは、基板の回路パターン１２０上における第１接合部２２０および第２接合部２３０以外の他の部分に形成されている酸化膜３００を含む。
【００６９】
酸化膜３００は、シリカ（ＳｉＯ２）または液相のチタンゾルゲル（Ｔｉ  Ｓｏｌ−Ｇｅｌ）で形成されることができる。
【００７０】
酸化膜３００は、スパッタ、化学気相蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、エアロゾル蒸着法（ＡＤ：Ａｅｒｏｓｏｌ  Ｄｅｐｏｓｉｔｉｏｎ）から選択されるいずれか一つにより形成されることができる。
【００７１】
酸化膜３００の形成により、基板の回路パターン１２０が外部と遮断されて保護される効果を奏し、従来、回路パターン１２０自体にモールディングを行う場合に基板の回路パターン１２０とモールディング部材との間に生じる剥離現象を改善することができる。
【００７２】
パターンからなる酸化膜３００に第１接合部２２０であるめっき層を形成することで、ワイヤと基板のボンディング工程の際に生じうるボンディングオープン（Ｂｏｎｄｉｎｇ  ｏｐｅｎ）不良を改善することができる。
【００７３】
また、酸化膜３００を形成してから第２接合部２３０を形成することで、第２接合部２３０であるはんだペーストを形成する際に、はんだの拡散やスパッタ現象による工程上の不良を防止することができる。
【００７４】
（半導体パッケージの製造方法）
図２から図７は、本発明による半導体パッケージの製造方法を順次に示す断面図である。
【００７５】
まず、図２を参照すると、絶縁層および回路パターン１２０が形成されている基板を用意する。
【００７６】
基板１００は、プリント回路基板、セラミック基板、陽極酸化層を有する金属基板であってもよく、特にこれに限定されるものではない。
【００７７】
基板１００は、１層以上の回路が形成されている回路基板であって、好ましくは、プリント回路基板であってもよい。本図面では、説明の便宜上、具体的な内層回路の構成は省略して示しているが、当業者であれば、基板として絶縁層に１層以上の回路が形成されている通常の回路基板が適用されることができることを十分に認識することができる。
【００７８】
絶縁層１１０としては、樹脂絶縁層が使用されてもよい。樹脂絶縁層としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーのような補強材が含浸した樹脂、例えば、プリプレグが使用されてもよく、また熱硬化性樹脂および／または光硬化性樹脂などが使用されてもよく、特にこれに限定されるものではない。
【００７９】
セラミック基板は、金属系窒化物またはセラミック材料からなってもよく、金属系窒化物として、例えば、アルミニウム窒化物（ＡｌＮ）またはシリコン窒化物（ＳｉＮ）を含んでもよく、セラミック材料として、アルミニウム酸化物（Ａｌ２Ｏ３）またはベリリウム酸化物（ＢｅＯ）を含んでもよく、特にこれに限定されるものではない。
【００８０】
一方、金属基板は、アルミニウム（Ａｌ）、アルミニウム合金（Ａｌ  Ａｌｌｏｙ）、銅（Ｃｕ）、鉄（Ｆｅ）、鉄−ニッケル合金（Ｆｅ−Ｎｉ  Ａｌｌｏｙ）またはチタン（Ｔｉ）から選択されるいずれか一つからなってもよく、比較的低価で、簡単に手に入れることができる金属材料として、熱伝達特性に非常に優れたアルミニウム（Ａｌ）またはアルミニウム合金が使用されてもよい。
【００８１】
また、陽極酸化層は、例えば、アルミニウムまたはアルミニウム合金からなる金属基板をホウ酸、リン酸、硫酸、クロム酸などの電解液に浸漬した後、金属基板に陽極を印加し、電解液に陰極を印加することで生成されるものであって、絶縁性能を有し、約１０〜３０Ｗ／ｍｋの比較的高い熱伝達特性を有する。
【００８２】
上述したように、アルミニウムまたはアルミニウム合金を使用して生成された陽極酸化層は、アルミニウム陽極酸化膜３００（Ａｌ２Ｏ３）であってもよい。
【００８３】
陽極酸化層は、絶縁性を有することで基板１００に回路層の形成を可能とし、通常の絶縁層より薄い厚さに形成することができ、放熱性能をより向上させるとともに薄型化を可能とする。
【００８４】
次に、図３から図５を参照すると、後述する基板の第１接合部２２０および第２接合部２３０以外の部分に酸化膜３００を形成する。
【００８５】
酸化膜３００を形成する段階の前に、回路パターン１２０上に酸化膜３００が形成される領域が露出するようにパターニング（Ｐａｔｔｅｒｎｉｎｇ）したマスク１３０を形成する。
【００８６】
露出した部分は酸化膜３００が形成される部分であり、それ以外の部分は第１接合部２２０であるめっき層であってもよく、第２接合部２３０であるはんだペースト形成部であってもよい。
【００８７】
後述する第１接合部２２０は、半導体素子と基板を電気的に連結するワイヤが基板の回路パターン１２０に接合される部位にめっきを施すことで、めっき強度を前より高めることができる。
【００８８】
また、第２接合部２３０は、はんだペースト形成部であって、はんだ付けにより、後述する第１半導体素子２００、第２半導体素子５００およびリードフレームを基板上に実装することができる。
【００８９】
また、はんだペーストとともに接着強度を高めるための方法として、アンダーフィル溶液を用いる方法が使用されてもよく、アンダーフィル溶液は、主に、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ケトン樹脂などの熱硬化性樹脂、またはその前駆体（硬化または半硬化の熱硬化性樹脂）からなるものが使用されるが、特に、主にエポキシ樹脂を使用することが好ましい。アンダーフィル溶液は、流動性が高く、狭い間隔にも容易に充填され、取り扱いが容易で、硬化後には強固で優れた機械的特性を発揮する。前記エポキシ樹脂は、例えば、ビスフェノール型エポキシ樹脂、ノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、シクロペンタジエン型エポキシ樹脂等が挙げられる。これらは、一種類を単独で使用してもよく、異なる二つ以上の樹脂を混合して使用してもよい。
【００９０】
ここで、マスク１３０は、金属、フィルムおよび液相ポリマーから選択されるいずれか一つの材質からなってもよい。
【００９１】
銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）またはこれらの合金の少なくともいずれか一つの金属からなってもよく、ドライフィルム（Ｄｒｙ  ｆｉｌｍ  ｐｈｏｔｏｒｅｓｉｓｔ）や液相感光レジスト物質が使用されてもよい。
【００９２】
マスク１３０の形成後、マスク１３０上に酸化膜３００を形成する。
【００９３】
ここで、酸化膜３００の材質は、シリカ（ＳｉＯ２）または液相のチタンゾルゲル（Ｔｉ  Ｓｏｌ−Ｇｅｌ）であり、酸化膜３００を形成する方法としては、従来広く知られているスパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）工法が行われてもよく、化学気相蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）とエアロゾル蒸着法（ＡＤ：Ａｅｒｏｓｏｌ  Ｄｅｐｏｓｉｔｉｏｎ）から選択されてもよい。
【００９４】
ここで、化学気相蒸着法（ＣＶＤ）は、主に、ＩＣ（集積回路）などの製造工程において基板１００上にシリコン（珪素）などの薄膜を作製する工業的方法であり、シリコン酸化膜３００、シリコン窒素膜、アモルファスシリコン（Ａｍｏｒｐｈｏｕｓ  Ｓｉｌｉｃｏｎ）薄膜などを作製するために用いられる。製作過程において化学反応を用いるため、化学気相成長法とも称する。化学物質を含むガスに熱や光でエネルギーを加えるか、高周波でプラズマ化すると、原料物質がラジカル化して反応性が大幅に増加し、基板上に吸着されて堆積する。
【００９５】
ここで、エアロゾル蒸着法（ＡＤ）は、常温で原料の固体粒子を使用して基板に高速で衝突させることで膜を製造する方法である。
【００９６】
この技術は、１μｍ以下の薄膜だけでなく、数百μｍの厚膜を常温で短時間で製造できるという利点がある。
【００９７】
パターニングしたマスク１３０から露出した部位に酸化膜３００を形成した後、マスク１３０を除去する。
【００９８】
次に、図６を参照すると、基板と半導体素子を連結するワイヤが接合される部位である第１接合部２２０であるめっき層を形成する。
【００９９】
この際、本実施例のように、設計上基板１００と半導体素子を連結するワイヤの接合部を任意に指定してめっき層を形成するか、半導体素子が先に実装された後にめっき層を形成してもよい。
【０１００】
この際、第１接合部２２０は、銀（Ａｇ）、ニッケル（Ｎｉ）または金（Ａｕ）から選択されるいずれか一つ以上をめっき処理するめっき層であって、これを形成することで、ワイヤとの接合強度を高めることができる。
【０１０１】
次に、図７を参照すると、第１半導体素子２００、第２半導体素子５００を基板に実装する。
【０１０２】
第１半導体素子２００は、電力素子と、制御素子と、を含んでもよく、これに限定されるものではない。例えば、電力素子は、シリコン制御整流器（Ｓｉｌｉｃｏｎ  Ｃｏｎｔｒｏｌｌｅｄ  Ｒｅｃｔｉｆｉｅｒ：ＳＣＲ）、電力トランジスタ、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）、ＭＯＳトランジスタ、電力整流器、電力レギュレータ、インバータ、コンバータ、またはこれらを組み合わせた高電力半導体チップまたはダイオード（ｄｉｏｄｅ）などのように発熱量が大きい素子であってもよい。
【０１０３】
第２半導体素子５００は、第１半導体素子２００のように発熱量が高い電力素子であってもよく、制御ＩＣ（Ｃｏｎｔｒｏｌ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）のように発熱量が小さい制御素子であってもよい。制御素子は、発熱量が小さくて、設計者が希望する設計にしたがって基板１００の周辺に配置されるリードフレーム上に実装されてもよい。
【０１０４】
図面には第１半導体素子２００および第２半導体素子５００のその他の詳細な構成要素を省略して概略的に示しているが、当業界において公知のすべての構造の半導体素子が特に限定されることなく本発明の半導体パッケージ１０００に適用されることができることは、当業者であれば十分に認識することができる。
【０１０５】
本発明の実施例によれば、第１半導体素子２００および第２半導体素子５００を実装する前に、第２接合部２３０および第３接合部２５０が回路パターン１２０に形成されることができる。ここで、第３接合部２５０は、第１半導体素子２００および第２半導体素子５００が実装される位置に形成されることができる。
【０１０６】
本発明の実施例において、第２接合部２３０および第３接合部２５０は、はんだからなることができる。すなわち、第２接合部２３０と第２連結部材４００は、はんだ付け接合により接合されることができる。また、第１半導体素子２００および第２半導体素子５００と第３接合部２５０もまた、はんだ付け接合により接合されることができる。しかし、第３接合部２５０の材質は、はんだに限定されるものではない。すなわち、第３接合部２５０は、回路基板分野において使用される接着材質のいずれのものが適用されてもよい。はんだ付け接合は、例えば、Ｓｎ−Ｐｂ共晶はんだまたはＳｎ−Ａｇ−Ｃｕなどの鉛フリーはんだを使用してもよい。また、はんだ付け方式は、金属マスクを用いたはんだペースト塗布工程からなってもよい。ただし、はんだ付け方式はこれに限定されるものではない。
【０１０７】
また、第１半導体素子２００および第２半導体素子５００は、第１連結部材２１０を介して基板１００と連結することができ、第１連結部材２１０は、第１接合部２２０であるめっき層に接合する。
【０１０８】
第１接合部２２０であるめっき層は、めっきが形成されるめっき層であって、銀（Ａｇ）、ニッケル（Ｎｉ）または金（Ａｕ）から選択されるいずれか一つ以上をめっき処理することができる。
【０１０９】
ここで、第１連結部材２１０は、ワイヤまたはリードフレームであってもよい。
【０１１０】
しかし、特にこれに限定されるものではなく、通常、電力素子である電子素子に高電圧の定格電圧を印加するワイヤ（Ｗｉｒｅ）としてはアルミニウム（Ａｌ）からなるものを使用するが、これは、高電圧に耐えるためには厚いワイヤを使用しなければならず、金（Ａｕ）または銅（Ｃｕ）を使用することに比べてアルミニウム（Ａｌ）を使用することが、コストダウンの面において効果的であるためである。
【０１１１】
また、リードフレームは、銅（Ｃｕ）、鉄（Ｆｅ）または鉄−ニッケル合金（Ｆｅ−Ｎｉ  ａｌｌｏｙ）から選択されるいずれか一つからなってもよく、特にこれに限定されるものではない。
【０１１２】
基板１００の第２接合部２３０にはんだペースト接合により第２連結部材４００が基板上に接合されることができ、ここで、第２連結部材４００は、リードフレームであってもよい。
【０１１３】
第２連結部材４００であるリードフレームは、半導体パッケージ１０００の内部に属し、他側は外部に突出する。
【０１１４】
リードフレームは、基板の周辺に配置するか、第２連結部材４００であるはんだペーストではんだ接合を行い基板に実装することができる。
【０１１５】
本図面において、リードフレームには段差部が形成されていないが、一つ以上の段差部をさらに形成してもよい。
【０１１６】
この際、リードフレームは、銅（Ｃｕ）、鉄（Ｆｅ）または鉄−ニッケル合金（Ｆｅ−Ｎｉ  ａｌｌｏｙ）から選択されるいずれか一つからなってもよく、特にこれに限定されるものではない。
【０１１７】
また、リードフレームに第２半導体素子５００をさらに接合することができる。
【０１１８】
本図面には示されていないが、基板の回路パターン１２０を保護している酸化膜３００と半導体素子を包んでカバーするモールディング部をさらに形成してもよい。
【０１１９】
モールディング部は、基板の上部に充填される形態に形成される。
【０１２０】
酸化膜３００の場合、既存の回路パターン１２０に比べて、基板とモールディング材との間に生じる剥離（Ｄｅｌａｍｉｎａｔｉｏｎ）などの問題点を低減して、基板の長期信頼性を向上させる効果を期待することができる。
【０１２１】
この際、モールディング部は、熱可塑性樹脂または熱硬化性樹脂であってもよい。
【０１２２】
熱可塑性樹脂は、リサイクルが容易な樹脂であって、熱硬化性樹脂に比べて硬化に必要な成形時間が短い。
【０１２３】
モールディングによる熱遮断が行われることで、放熱効果をさらに向上させることができる。
【０１２４】
また、熱可塑性樹脂を用いた射出成形により基板１００とリードフレームを接合する方式は、工程温度が一定に維持された状態で工程を行うことで、基板１００の反り変形を防止する効果をも奏する。
【０１２５】
熱可塑性樹脂で射出成形を行った後、熱硬化性樹脂を用いたエンカプセレーション（ｉｎｃａｐｓｕｌａｔｉｏｎ）工程が行われることができる。
【０１２６】
この際、モールディング部は、シリコンゲル（ｓｉｌｉｃｏｎｅ  ｇｅｌ）またはエポキシモールディングコンパウンド（Ｅｐｏｘｙ  Ｍｏｌｄｅｄ  Ｃｏｍｐｏｕｎｄ：ＥＭＣ）などが使用されてもよく、特にこれに限定されるものではない。
【０１２７】
このように、回路パターン１２０上に酸化膜３００を形成することで、基板の回路パターン１２０が外部と遮断されて保護される効果を奏し、従来、回路パターン１２０自体にモールディングを行う場合に基板の回路パターン１２０とモールディング部材との間に生じる剥離現象を改善することができる。
【０１２８】
パターンからなる酸化膜３００に第１接合部２２０であるめっき層を形成することで、ワイヤと基板１００のボンディング工程の際に生じうるボンディングオープン（Ｂｏｎｄｉｎｇ  ｏｐｅｎ）不良を改善することができる。
【０１２９】
また、酸化膜３００を形成してから第２接合部２３０を形成することで、第２接合部２３０であるはんだペーストを形成する際に、はんだの拡散やスパッタ現象による工程上の不良を防止することができる。
【０１３０】
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
【０１３１】
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
【産業上の利用可能性】
【０１３２】
本発明は、半導体パッケージおよびその製造方法に適用可能である。
【符号の説明】
【０１３３】
１００  基板
１１０  絶縁層
１２０  回路パターン
１３０  マスク
２００  第１半導体素子
２１０  第１連結部材
２２０  第１接合部
２３０  第２接合部
２５０  第３接合部
３００  酸化膜
４００  第２連結部材
５００  第２半導体素子
１０００  半導体パッケージ
【図１】
2015130495.tif 000003
【図２】
2015130495.tif 000004
【図３】
2015130495.tif 000005
【図４】
2015130495.tif 000006
【図５】
2015130495.tif 000007
【図６】
2015130495.tif 000008
【図７】
2015130495.tif 000009