(57)【要約】      （修正有）【課題】高い縦横比を有する内部電極が内設されるインダクタ素子及びその製造方法を提供する。【解決手段】コイル状の第１めっき層１１１及び第２めっき層１１２からなる内部電極１１０が内設されたインダクタ素子であって、支持部材１００上に形成された第１めっき層と、前記第１めっき層を覆うとともに、前記第１めっき層の上面を露出させる開口部１２０ａが形成された絶縁層１２０と、前記開口部に充填形成された第２めっき層と、含む。【選択図】図１
2015037179.tif 000002
【特許請求の範囲】
【請求項１】
コイル状の第１めっき層及び第２めっき層からなる内部電極が内設されたインダクタ素子であって、
支持部材上に形成された第１めっき層と、
前記第１めっき層を覆うとともに、前記第１めっき層の上面を露出させる開口部が形成された絶縁層と、
前記開口部に充填形成された第２めっき層と、含む、インダクタ素子。
【請求項２】
前記第１めっき層の厚さは第２めっき層の厚さより厚い、請求項１に記載のインダクタ素子。
【請求項３】
前記第２めっき層の幅は第１めっき層の幅より小さいかまたは同一である、請求項１または２に記載のインダクタ素子。
【請求項４】
前記第２めっき層の一部が前記開口部の外部に突出形成されている、請求項１から３のいずれか１項に記載のインダクタ素子。
【請求項５】
前記開口部の外部に突出形成された前記第２めっき層の突出部位は半球形状を有する、請求項４に記載のインダクタ素子。
【請求項６】
前記第２めっき層の突出幅は前記第２めっき層の幅より大きいかまたは同一である、請求項４または５に記載のインダクタ素子。
【請求項７】
前記第２めっき層を覆う絶縁層をさらに含む、請求項１から６のいずれか１項に記載のインダクタ素子。
【請求項８】
前記第２めっき層を覆う絶縁層に形成され、前記第２めっき層の上面を露出させる開口部と、
前記開口部に充填形成された第３めっき層と、をさらに含む、請求項７に記載のインダクタ素子。
【請求項９】
支持部材上に第１めっき層を形成する段階と、
前記第１めっき層を覆う絶縁層を形成する段階と、
前記絶縁層を選択的にエッチングすることで、前記第１めっき層の上面を露出させる開口部を形成する段階と、
前記開口部の内部をめっき充填することで、第２めっき層を形成する段階と、を含む、インダクタ素子の製造方法。
【請求項１０】
前記第１めっき層は、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）法、アディティブ（Ａｄｄｉｔｉｖｅ）法、セミアディティブ（Ｓｅｍｉ‐Ａｄｄｉｔｉｖｅ）法及び修正されたセミアディティブ（Ｍｏｄｉｆｉｅｄ  ｓｅｍｉ‐ａｄｄｉｔｉｖｅ）法の何れか一つの方法により形成する、請求項９に記載のインダクタ素子の製造方法。
【請求項１１】
前記第２めっき層は、前記第１めっき層をリード線として電解めっきを行うことにより形成する、請求項９または１０に記載のインダクタ素子の製造方法。
【請求項１２】
前記開口部を形成する時に、前記開口部の幅を前記第１めっき層の幅より小さいかまたは同一に形成する、請求項９から１１のいずれか１項に記載のインダクタ素子の製造方法。
【請求項１３】
前記第２めっき層を形成する時に、第２めっき層の一部が前記開口部の外部に突出されるように形成する、請求項９から１２のいずれか１項に記載のインダクタ素子の製造方法。
【請求項１４】
前記第２めっき層を形成した後、前記第２めっき層を覆う絶縁層を形成する段階をさらに含む、請求項９から１３のいずれか１項に記載のインダクタ素子の製造方法。
【請求項１５】
前記第２めっき層を覆う絶縁層を選択的にエッチングすることで、前記第２めっき層の上面を露出させる開口部を形成する段階と、
前記第２めっき層を覆う絶縁層に形成された開口部の内部をめっき充填することで、第３めっき層を形成する段階と、をさらに含む、請求項１４に記載のインダクタ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタ素子に関し、より詳細には、インダクタ素子に内設される内部電極の構造に関する。
【背景技術】
【０００２】
インダクタ素子は、抵抗、キャパシタとともに電子回路をなす重要な受動素子の一つである。インダクタ素子は、主に、電子機器内のＤＣ‐ＤＣコンバータなどの電源回路に用いられるか、またはノイズ（ｎｏｉｓｅ）を除去したりＬＣ共振回路を成す部品として広く用いられている。最近は、この中でも特に、スマートフォン及びタブレットＰＣなどにおいて通信、カメラ、ゲーム等のマルチ駆動が要求されており、これにより、電流の損失を減少させ、かつ効率性を高めるためのパワーインダクタの使用が増加している。
【０００３】
このインダクタ素子は、通常、コイル状の内部電極が内設されたセラミック素体の両端部に外部端子を形成することにより提供される。外部端子がセラミック素体の外部に露出された内部電極の端部と接合されることにより電気的導通がなされ、これにより、内部電極は外部端子を介して外部電源（電流）を受信して磁路（ｍａｇｎｅｔｉｃ  ｐａｔｈ）を形成することになる。
【０００４】
一方、ＩＴ技術の発展に伴い、電子機器の小型化及び薄膜化が加速化しており、これによって、ＰＣＢも薄膜化しているため、これに実装される各種素子も小型化している。このような傾向に応じて、パワーインダクタを始めとする各種インダクタ素子のサイズも小型化しており、これに伴って、同等水準以上のインダクタンスを具現し、かつ電流消耗の効率性を高めるために、直流抵抗（Ｒｄｃ）特性及びＱ特性の改善が強く要求されている。
【０００５】
そのために、材料的な側面では、より高い飽和磁化値を有するフェライト（Ｆｅｒｒｉｔｅ）材料を用いたり、方法的な側面では、内部電極の幅と厚さの比、すなわち、縦横比（Ａｓｐｅｃｔ  Ｒａｔｉｏ）を高めることができる印刷法または高い縦横比を形成することができる構造的な方法を用いて、内部電極の面積を増加させてインダクタの挿入損失を減少させることができる特許が提示されている。
【０００６】
特許文献（韓国公開特許第１０−２００３−００２０６０３号公報）を参照すれば、内部電極の縦横比を高めるために、所定厚さの感光材層を基板の一面に塗布した後、この感光材層にコイルパターンの開口部を形成し、開口部の内部をめっき充填することにより、所定の縦横比を満たす内部電極を形成している。
【０００７】
すなわち、前記特許文献は、厚い感光材層を用いて所定の縦横比を満たす内部電極を形成するためのものであって、その過程の一つとして、感光材層にコイルパターンの開口部を形成するためのフォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程を提示している。しかし、この場合、感光材層の下部まで硬化させるためには、露光及び現像条件を高めなければならないが、厚い厚さにより、感光材層の上部は過硬化され、下部は相対的に十分に硬化されないため、アンダーカット（ｕｎｄｅｒｃｕｔ）が発生する恐れがある。これにより、内部電極の形態が不均一に形成される恐れがある。
【０００８】
また、内部電極の下地のシード層を除去する過程で、内部電極の狭いパターン間隔及び厚い厚さにより、エッチング液が内部電極パターンの間を円滑に流れないため、シード層がエッチングされない。その結果、内部電極のパターンが互いに短絡される問題が発生する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】韓国公開特許第１０−２００３−００２０６０３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上述の問題を解決するために、所定の縦横比を満たすとともに、構造的により安定した形態の内部電極が内設されるインダクタ素子及びその製造方法を提供することをその目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するためになされた本発明は、コイル状の第１めっき層及び第２めっき層からなる内部電極が内設されたインダクタ素子であって、支持部材上に形成された第１めっき層と、前記第１めっき層を覆うとともに、前記第１めっき層の上面を露出させる開口部が形成された絶縁層と、前記開口部に充填形成された第２めっき層と、含む、インダクタ素子を提供する。
【００１２】
ここで、前記第１めっき層の厚さは第２めっき層の厚さより厚いことができる。
【００１３】
また、前記第２めっき層の幅は第１めっき層の幅より小さいかまたは同一であることができる。
【００１４】
また、前記第２めっき層の一部が前記開口部の外部に突出形成されていることができる。
【００１５】
この際、前記開口部の外部に突出形成された前記第２めっき層の突出部位は半球状を有することができる。
【００１６】
また、前記第２めっき層の突出幅は前記第２めっき層の幅より大きいかまたは同一であることができる。
【００１７】
また、前記インダクタ素子は、前記第２めっき層を覆う絶縁層をさらに含むことができる。
【００１８】
また、前記インダクタ素子は、前記第２めっき層を覆う絶縁層に形成され、前記第２めっき層の上面を露出させる開口部と、前記開口部に充填形成された第３めっき層と、をさらに含むことができる。
【００１９】
一方、本発明のインダクタ素子を製造するために、本発明は、支持部材上に第１めっき層を形成する段階と、前記第１めっき層を覆う絶縁層を形成する段階と、前記絶縁層を選択的にエッチングすることで、前記第１めっき層の上面を露出させる開口部を形成する段階と、前記開口部の内部をめっき充填することで、第２めっき層を形成する段階と、を含むインダクタ素子の製造方法を提供する。
【００２０】
また、前記第１めっき層は、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）法、アディティブ（Ａｄｄｉｔｉｖｅ）法、セミアディティブ（Ｓｅｍｉ‐Ａｄｄｉｔｉｖｅ）法及び修正されたセミアディティブ（Ｍｏｄｉｆｉｅｄ  ｓｅｍｉ‐ａｄｄｉｔｉｖｅ）法の何れか一つの方法により形成することができる。
【００２１】
また、前記第２めっき層は、前記第１めっき層をリード線として電解めっきを行うことにより形成することができる。
【００２２】
また、前記開口部を形成する時に、その幅を前記第１めっき層の幅より小さいかまたは同一に形成することができる。
【００２３】
また、前記第２めっき層を形成する時に、第２めっき層の一部が前記ビアホールの外部に突出されるように形成することができる。
【００２４】
また、前記インダクタ素子の製造方法は、前記第２めっき層を形成した後、前記第２めっき層を覆う絶縁層を形成する段階をさらに含むことができる。
【００２５】
また、前記インダクタ素子の製造方法は、前記第２めっき層を覆う絶縁層を選択的にエッチングすることで、前記第２めっき層の上面を露出させる開口部を形成する段階と、前記第２めっき層を覆う絶縁層に形成された開口部の内部をめっき充填することで、第３めっき層を形成する段階と、をさらに含むことができる。
【発明の効果】
【００２６】
本発明によれば、内部電極を構成するめっき層を順に形成することにより、内部電極パターンの間が短絡することなく、所定の縦横比を満たすインダクタ素子を提供することができる。これにより、内部電極の抵抗を大幅に低めることで、インダクタの挿入損失を大きく減少させることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明のインダクタ素子に内設された内部電極の断面図である。
【図２ａ】本発明の他の実施形態を示した図面である。
【図２ｂ】本発明の他の実施形態を示した図面である。
【図３】本発明のインダクタ素子の製造方法を順に図示した工程図である。
【図４】本発明のインダクタ素子の製造方法を順に図示した工程図である。
【図５】本発明のインダクタ素子の製造方法を順に図示した工程図である。
【図６】本発明のインダクタ素子の製造方法を順に図示した工程図である。
【図７】本発明のインダクタ素子の製造方法を順に図示した工程図である。
【発明を実施するための形態】
【００２８】
本発明の利点及び特徴、そしてそれらを果たす方法は、添付図面とともに詳細に後述される実施形態を参照すると明確になるであろう。しかし、本発明は以下で開示される実施形態に限定されず、相異なる多様な形態で具現されることができる。本実施形態は、本発明の開示が完全になるようにするとともに、本発明が属する技術分野において通常の知識を有する者に発明の範疇を完全に伝達するために提供されることができる。
【００２９】
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書で、単数型は文句で特別に言及しない限り複数型も含む。また、本明細書で言及された構成要素、段階、動作及び／または素子は一つ以上の他の構成要素、段階、動作及び／または素子の存在または追加を排除しない。
【００３０】
以下、添付図面を参照して本発明の構成及び作用効果をより詳細に説明する。
【００３１】
図１は本発明のインダクタ素子に内設された内部電極の断面図である。参照に、図面の構成要素は必ずしも縮尺に従って図示されたものではなく、例えば、本発明の理解を容易にするために、図面の一部構成要素のサイズは他の構成要素に比べ誇張されることがある。一方、各図面に表示された同一の参照符号は同一の構成要素を指称し、図示の簡略化及び明瞭化のために、図面は一般的な構成方式を図示して、本発明において説明された実施形態の論議を不要に不明瞭にすることを避けるために、公知された特徴及び技術についての詳細な説明は省略する
【００３２】
本発明のインダクタ素子は、所定のチップサイズ（例えば、２０１２（２．０ｍｍ×１．２ｍｍ×１．２ｍｍ）、１００５（１．０ｍｍ×０．５ｍｍ×０．５ｍｍ）、０６０３（０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）、０４０２（０．４ｍｍ×０．２ｍｍ×０．２ｍｍ）など）に製作されるセラミック素材の六面体であり、図１を参照すれば、その内部にコイル状の内部電極１１０が備えられることができる。
【００３３】
前記内部電極１１０は、絶縁薄膜の支持部材１００上に形成されている。また、前記内部電極１１０を外部から保護し、かつ絶縁性を付与するために、前記内部電極１１０の表面を全て覆うように形成された絶縁層１２０、１２１が備えられることができる。また、チップの内部におけるその他の部分は、セラミック材質、例えば、Ｆｅ‐Ｎｉ‐Ｚｎ酸化物系、Ｆｅ‐Ｎｉ‐Ｚｎ‐Ｃｕ酸化物系、またはＦｅ、Ｎｉ、Ｆｅ‐Ｎｉ（パーマロイ）などの金属系のフェライトなどが主原料として組成されたセラミック材質で満たされて、磁束の流れを円滑にする。
【００３４】
発明の特徴のみを明瞭に示すために、図面では、前記支持部材１００の一面のみに内部電極１１０が形成されていることを図示したが、これと異なって、前記内部電極１１０は支持部材１００の両面に互いに対向するように形成されることができる。この際、支持部材１００の両面の内部電極１１０は、支持部材１００の何れか一部位を貫通するビアを介して互いに電気的に連結されることができる。
【００３５】
より具体的に、前記内部電極１１０は、コイル状の第１めっき層１１１と、その上部に形成された第２めっき層１１２と、で構成され、これに、前記第１めっき層１１１を覆う絶縁層１２０及び前記第２めっき層１１２を覆う絶縁層１２１が備えられることができる。すなわち、本発明によれば、前記第１めっき層１１１及び第２めっき層１１２を順に形成して、所定の縦横比（Aspect  Ratio、パターンの線幅に対する厚さの比）を満たす内部電極１１０を形成することができる。
【００３６】
前記第１めっき層１１１は、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）法、アディティブ（Ａｄｄｉｔｉｖｅ）法、セミアディティブ（Ｓｅｍｉ‐Ａｄｄｉｔｉｖｅ）法及び修正されたセミアディティブ（Ｍｏｄｉｆｉｅｄ  ｓｅｍｉ‐ａｄｄｉｔｉｖｅ）法などにより支持部材１００上に形成されることができ、その構成材質としては、電気伝導性に優れたＮｉ、Ａｌ、Ｆｅ、Ｃｕ、Ｔｉ、Ｃｒ、Ａｕ、Ａｇ、Ｐｄからなる群から選択される少なくとも何れか一つ以上の金属を用いることができる。
【００３７】
また、前記第２めっき層１１２は、第１めっき層１１１を覆う前記絶縁層１２０に形成された開口部１２０ａに、Ｎｉ、Ａｌ、Ｆｅ、Ｃｕ、Ｔｉ、Ｃｒ、Ａｕ、Ａｇ、Ｐｄからなる群から選択される少なくとも何れか一つ以上の金属を充填することにより形成されることができる。
【００３８】
上記のように、前記第１めっき層１１１は第２めっき層１１２を支持するものであり、工程の側面で第２めっき層１１２より容易に形成できるため、第１めっき層１１１の厚さを第２めっき層１１２の厚さより厚く形成することが好ましい。但し、線幅に比べ厚さが厚すぎると、構造的に不安定であるためパターンが崩れてしまう恐れがあり、反対に、薄すぎると、要求される縦横比を満たすことができない。したがって、これを考慮して前記第１めっき層１１１の厚さを適切に設定することが好ましい。
【００３９】
一方、チップの小型化により、内部電極１１０のパターン間の間隔も非常に狭くなっているため、第１めっき層１１１と第２めっき層１１２との正確な整合のためには、第２めっき層１１２の幅を第１めっき層１１１の幅より小さく形成することが好ましい。このように、第２めっき層１１２の幅を小さく形成すると、第２めっき層１１２のパターン間の間隔が広くなるため、第１めっき層１１１との整合が容易になる。しかし、第２めっき層１１２の幅が小さすぎると、面積がその分だけ減少されるが、これは内部電極の面積を増加させるために縦横比を高めようとする本発明の目的に相反することになる。したがって、これを考慮して前記第２めっき層１１２の幅を適切な値に設定することが好ましい。
【００４０】
図２ａ及び図２ｂは、本発明の他の実施形態を示した図面である。図２ａ及び図２ｂを参照すれば、前記第２めっき層１１２の一部が前記開口部１２０ａの外部に突出形成されることができる。これにより、第２めっき層１１２を形成する時に、開口部１２０ａの体積より多量の金属を充填することで第２めっき層１１２を自然に形成することができるため、図２ａ及び図２ｂに図示されたように、前記第２めっき層１１２の突出部位１１２ａが半球状に形成されることができる。
【００４１】
ここで、前記第２めっき層１１２の突出幅ｄは、図２ａに図示されたように開口部１２０ａの幅と同一に形成されるか、または、図２ｂに図示されたように開口部１２０ａの幅より大きく形成されることができる。内部電極１１０の面積を増加させるという側面では後者の形態がより好ましいが、突出幅ｄを大きく形成するほど、パターン間の短絡が発生する可能性が高くなるため、これを考慮して前記第２めっき層１１２の突出幅ｄを適切に設定することが好ましい。
【００４２】
上記のように、本発明によれば、第１めっき層１１１の他にも、その上部に第２めっき層１１２をさらに形成するとともに、第２めっき層１１２の一部を開口部１２０ａの外部に突出形成することにより、内部電極１１０の面積を極大化することができる。その結果、内部電極１１０の抵抗を大幅に低めることにより、挿入損失を大きく減少させることができるインダクタ素子を提供することができる。
【００４３】
一方、以上では、第１めっき層１１１及び第２めっき層１１２からなる内部電極１１０を例として説明したが、前記内部電極１１０は、３層またはそれ以上のめっき層からなることができる。例えば、前記内部電極１１０が３層のめっき層で形成される場合、前記第２めっき層１１２を覆う絶縁層１２１に形成されて前記第２めっき層１１２の上面を露出させる開口部と、これに充填形成される第３めっき層と、がさらに備えられることができる。
【００４４】
以下、本発明のインダクタ素子に内設される前記内部電極１１０の製造方法について説明する。
【００４５】
図３から図７は本発明のインダクタ素子の製造方法を順に図示した工程図である。先ず、図３のように、準備された支持部材１００上に第１めっき層１１１を形成する段階を行う。
【００４６】
前記第１めっき層１１１は、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）法、アディティブ（Ａｄｄｉｔｉｖｅ）法、セミアディティブ（Ｓｅｍｉ‐Ａｄｄｉｔｉｖｅ）法及び修正されたセミアディティブ（Ｍｏｄｉｆｉｅｄ  ｓｅｍｉ‐ａｄｄｉｔｉｖｅ）法などの公知の回路成形方法により形成することができ、その厚さは、上述したように、要求される縦横比及び構造の安定性を考慮して適切に設定することが好ましい。
【００４７】
前記第１めっき層１１１が完成されると、図４のように、前記第１めっき層１１１を覆う絶縁層１２０を形成する段階を行う。
【００４８】
前記絶縁層１２０の材料は、絶縁性、耐熱性、及び耐湿性などを考慮して適切に選択することができる。例えば、前記絶縁層１２０を形成するための最適の高分子材料としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグが挙げられる。
【００４９】
前記絶縁層１２０は、テープキャスティング（ｔａｐｅ  ｃａｓｔｉｎｇ）法やスピンコーティング（ｓｐｉｎ  ｃｏａｔｉｎｇ）法、その他のインクジェットプリンティング（ｉｎｋｊｅｔ  ｐｒｉｎｔｉｎｇ）法などの多様なコーティング方法により形成することができ、その厚さは、最終的に完成される内部電極１１０の厚さと同一に形成する。
【００５０】
このように前記絶縁層１２０が完成されると、図５のように、前記絶縁層１２０を選択的にエッチングすることで、前記第１めっき層１１１の上面を露出させる開口部１２０ａを形成する段階を行う。
【００５１】
前記開口部１２０ａは、開口部１２０ａと対応するパターンを有するマスク（不図示）を前記絶縁層１２０上に付着した後、露光及び現像工程を行うことにより形成することができる。この際、後続工程により形成される第２めっき層１１２の幅が、前記第１めっき層１１１より小さいかまたは同一であるように、マスクのパターン幅を調節して前記開口部１２０ａを形成する。
【００５２】
このように前記開口部１２０ａが完成されると、最後に、図６のように、前記開口部１２０ａの内部をめっき充填することで第２めっき層１１２を形成する段階を行う。これにより、本発明によるインダクタ素子に内設される内部電極１１０を最終的に完成することができる。
【００５３】
前記第２めっき層１１２は、前記第１めっき層１１１をリード線として電解めっきを行うことで、開口部１２０ａの内部にＮｉ、Ａｌ、Ｆｅ、Ｃｕ、Ｔｉ、Ｃｒ、Ａｕ、Ａｇ、Ｐｄからなる群から選択される少なくとも何れか一つ以上の金属を充填することにより形成することができる。この際、前記開口部１２０ａの体積より多量の金属を充填することにより、図２ａ及び図２ｂのように、一部が開口部１２０ａの外部に突出された形態の第２めっき層１１２を形成してもよい。
【００５４】
外部から前記第２めっき層１１２を保護するために、図７のように、第２めっき層１１２を覆う絶縁層１２１を形成する段階をさらに行うことができる。一方、内部電極１１０を３層のめっき層で構成する場合には、前記絶縁層１２１を選択的にエッチングして前記第２めっき層１１２の上面を露出させる開口部を形成した後、これに第２めっき層１１２と同様の方法で金属を充填することにより、第３めっき層を形成することができる。
【００５５】
以上の詳細な説明は本発明を例示するものである。また、上述の内容は本発明の好ましい実施形態を示して説明するものに過ぎず、本発明は多様な他の組合、変更及び環境で用いることができる。即ち、本明細書に開示された発明の概念の範囲、述べた開示内容と均等な範囲及び／または当業界の技術または知識の範囲内で変更または修正が可能である。上述の実施形態は本発明を実施するにおいて最善の状態を説明するためのものであり、本発明のような他の発明を用いるにおいて当業界に公知された他の状態での実施、そして発明の具体的な適用分野及び用途で要求される多様な変更も可能である。従って、以上の発明の詳細な説明は開示された実施状態に本発明を制限しようとする意図ではない。また、添付された特許請求の範囲は他の実施状態も含むと解釈されるべきであろう。
【符号の説明】
【００５６】
１００  支持部材
１１０  内部電極
１１１  第１めっき層
１１２  第２めっき層
１２０、１２１  絶縁層
【図１】
2015037179.tif 000003
【図２ａ】
2015037179.tif 000004
【図２ｂ】
2015037179.tif 000005
【図３】
2015037179.tif 000006
【図４】
2015037179.tif 000007
【図５】
2015037179.tif 000008
【図６】
2015037179.tif 000009
【図７】
2015037179.tif 000010