(57)【要約】【課題】デジタル処理における回路規模の拡大を抑制しつつ、ストリーキングの発生を抑制する。【解決手段】固体撮像装置は、複数の画素で生成される信号電荷をデジタルデータに変換して出力するアナログデジタル変換部１７と、エンコーダ２３を介して入力された前記デジタルデータを一時的に記憶してデコーダ２５を介して出力する記憶部２４と、前記デコーダを介して入力された前記デジタルデータに演算を行って出力する演算部２２と、を具備する。前記エンコーダは、前記デジタルデータのうち所定レベルよりも大きい輝度レベルを有する画素から前記所定レベル＋１レベルを減算する。前記デコーダは、前記デジタルデータのうち前記エンコーダにおいて前記所定レベル＋１レベルを減算された輝度レベルを有する画素に前記所定レベル＋１レベルを加算する。【選択図】      図３
2015050671.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素からなり、前記各画素への入射光量に応じて信号電荷を生成する画素アレイと、
前記信号電荷をデジタルデータに変換して出力するアナログデジタル変換部と、
前記アナログデジタル変換部からエンコーダを介して入力された前記デジタルデータを一時的に記憶してデコーダを介して出力する記憶部と、
前記記憶部から前記デコーダを介して入力された前記デジタルデータに演算を行って出力する演算部と、
を具備し、
前記エンコーダは、前記デジタルデータのうち所定レベルよりも大きい輝度レベルを有する画素から前記所定レベル＋１レベルを減算するように、前記デジタルデータをエンコードし、
前記デコーダは、前記デジタルデータのうち前記エンコーダにおいて前記所定レベル＋１レベルを減算された輝度レベルを有する画素に前記所定レベル＋１レベルを加算するように、前記デジタルデータをデコードする
ことを特徴とする固体撮像装置。
【請求項２】
前記演算部から入力された前記デジタルデータのうち前記所定レベル以上の輝度レベルを有する画素を前記所定レベルに固定化するクリップ回路をさらに具備することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記エンコーダは、前記デジタルデータのうち前記所定レベルよりも大きい輝度レベルを有する最初の画素に第１飽和ＩＮ／ＯＵＴコードを付加するとともにフラグをセットし、前記デジタルデータのうち前記所定レベル以下の輝度レベルを有する最初の画素に第２飽和ＩＮ／ＯＵＴコードを付加するとともにフラグをリセットすることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記デコーダは、前記第１飽和ＩＮ／ＯＵＴコードを検出するとともにフラグをセットし、前記第２飽和ＩＮ／ＯＵＴコードを検出するとともにフラグをリセットすることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記記憶部は、前記演算部から前記エンコーダを介して入力された前記デジタルデータを一時的に記憶して前記デコーダを介して出力することを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記演算部は、
前記デジタルデータにレンズシェーディング補正を行って出力するレンズシェーディング補正部と、
前記レンズシェーディング補正部から入力される前記デジタルデータと前記記憶部から前記デコーダを介して入力される前記デジタルデータとを用いて、前記デジタルデータに傷補正を行って出力する傷補正部と、
を備えることを特徴とする請求項１に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
デジタルカメラやビデオカメラ等では、被写体を撮像するために、固体撮像装置が用いられている。固体撮像装置では、撮像したＡ／Ｄ（アナログ／デジタル）変換後の画像データにおいて、横方向（Horizontal方向）に沿って生じるストリーキング（高輝度横筋ノイズ）が問題となる。
【０００３】
ストリーキングの発生原因として、ロジック部等のデジタル電源（デジタル処理を行う回路）の変動が挙げられる。デジタル電源の変動は、アナログ電源に影響を及ぼす。このため、アナログ電源のＶＲＥＦ（基準電圧）波形が変動し、ストリーキングが発生する。
【０００４】
また、デジタル電源の変動は、画像内の高輝度（飽和）領域とそれ以外の領域（低輝度領域）における信号処理回路の消費電力の差によるＩＲドロップの差に応じて生じる。したがって、高輝度（飽和）領域がＶＲＥＦ波形のセンシティブな部分（例えば、ＶＲＥＦ波形の傾斜部分）に重なることにより、ストリーキングが発生してしまう。
【０００５】
ところで、センサコア（ＡＤＣ）から出力されたＡ／Ｄ変換後の飽和画素は、飽和ムラを含む。このため、比較例１では、センサコアは、所望のビット幅（例えば、１０ｂｉｔ）よりも細かい分解能（例えば、１１ｂｉｔ）で飽和画素のＡ／Ｄ変換を行う。その後、デジタル処理工程の最初において、飽和画素に対して飽和クリップが行われ、飽和画素が固定値（例えば、１０ｂｉｔ）となることで、正しい輝度レベルが得られる。また、飽和画素を所望のビット幅に固定化することで、デジタル処理における回路規模を小さくし、かつ、トータルの消費電力を小さくすることができる。
【０００６】
しかしながら、このとき、飽和クリップによって高輝度（飽和）領域におけるデータは固定化されてノイズ（ムラ）が減少される一方、低輝度領域におけるデータにはノイズが残ったままである。この状態で、デジタル処理工程を行うと、高輝度領域におけるデータのデジタル処理（演算）時の消費電力は、低輝度領域におけるデータのデジタル処理時の消費電力よりも小さくなる。その結果、上述したように、これらの消費電力の差によって、ストリーキングが発生してしまう。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２１５４３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
デジタル処理における回路規模の拡大を抑制しつつ、ストリーキングの発生を抑制する固体撮像装置を提供する。
【課題を解決するための手段】
【０００９】
本実施形態による固体撮像装置は、複数の画素からなり、前記各画素への入射光量に応じて信号電荷を生成する画素アレイと、前記信号電荷をデジタルデータに変換して出力するアナログデジタル変換部と、前記アナログデジタル変換部からエンコーダを介して入力された前記デジタルデータを一時的に記憶してデコーダを介して出力する記憶部と、前記記憶部から前記デコーダを介して入力された前記デジタルデータに演算を行って出力する演算部と、を具備する。前記エンコーダは、前記デジタルデータのうち所定レベルよりも大きい輝度レベルを有する画素から前記所定レベル＋１レベルを減算するように、前記デジタルデータをエンコードする。前記デコーダは、前記デジタルデータのうち前記エンコーダにおいて前記所定レベル＋１レベルを減算された輝度レベルを有する画素に前記所定レベル＋１レベルを加算するように、前記デジタルデータをデコードする。
【図面の簡単な説明】
【００１０】
【図１】本実施形態に係る固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図。
【図２】本実施形態に係る固体撮像装置の概略構成を示すブロック図。
【図３】本実施形態に係る信号処理回路の概略構成を示すブロック図。
【図４】クリップ回路による飽和クリップ動作を説明するための図。
【図５】エンコーダによるエンコード動作およびデコーダによるデコード動作の一例を説明するための図。
【図６】エンコーダによるエンコード動作およびデコーダによるデコード動作の他の例を説明するための図。
【図７】図３に示す演算部の一例を示すブロック図。
【図８】本実施形態に係る固体撮像装置の動作を示すフローチャート。
【図９】比較例１に係る固体撮像装置の動作を示すフローチャート。
【図１０】比較例２に係る固体撮像装置の動作を示すフローチャート。
【発明を実施するための形態】
【００１１】
本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。また、重複した説明は、必要に応じて行う。
【００１２】
＜実施形態＞
以下に図１乃至図１０を用いて、本実施形態に係る固体撮像装置について説明する。
【００１３】
本実施形態では、デジタル処理を行う回路（信号処理回路１１）において、ＳＲＡＭ２４等の記憶部の前後（入力時および出力時）にエンコーダ２３およびデコーダ２５が配置される。そして、ＳＲＡＭ２４において所望のビット幅（例えば、１０ｂｉｔ）処理が行われ、演算部２２において所望のビット幅よりも大きいビット幅（例えば、１１ｂｉｔ）処理が行われる。これにより、信号処理回路１１の回路規模の拡大を抑制しつつ、ストリーキングの発生を抑制することができる。以下に、本実施形態について詳説する。
【００１４】
［構成］
図１乃至図８を用いて、本実施形態に係る固体撮像装置の構成について説明する。
【００１５】
図１は、本実施形態に係る固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図である。図２は、本実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【００１６】
図１に示すように、デジタルカメラ１は、カメラモジュール２および後段処理部３を有する。カメラモジュール２は、撮像光学系４および固体撮像装置５を有する。後段処理部３は、ＩＳＰ（イメージシグナルプロセッサ）６、記憶部７、および表示部８を有する。カメラモジュール２は、デジタルカメラ１以外に、例えばカメラ付き携帯端末等の電子機器に適用される。
【００１７】
撮像光学系４は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置５は、被写体像を撮像する。ＩＳＰ６は、固体撮像装置５での撮像により得られた画像信号の信号処理を実施する。記憶部７は、ＩＳＰ６での信号処理を経た画像を格納する。記憶部７は、ユーザの操作等に応じて、表示部８へ画像信号を出力する。表示部８は、ＩＳＰ６あるいは記憶部７から入力される画像信号に応じて、画像を表示する。表示部８は、例えば、液晶ディスプレイである。また、ＩＳＰ６で信号処理されたデータは、カメラモジュール２内にフィードバックされる。
【００１８】
図２に示すように、固体撮像装置５は、信号処理回路１１、および撮像素子であるイメージセンサ１０を備える。イメージセンサ１０は、例えば、ＣＭＯＳイメージセンサである。イメージセンサ１０は、ＣＭＯＳイメージセンサの他、ＣＣＤであってもよい。
【００１９】
イメージセンサ１０は、画素アレイ１２、垂直シフトレジスタ１３、タイミング制御部１５、ＣＤＳ（相関二重サンプリング部）１６、ＡＤＣ（アナログデジタル変換部（センサコア））１７、およびラインメモリ１８を有する。画素アレイ１２は、イメージセンサ１０の撮像領域に設けられる。画素アレイ１２は、横方向（行方向）および縦方向（列方向）へアレイ状に配置された複数の画素からなる。各画素は、光電変換素子であるフォトダイオードを備える。画素アレイ１２は、各画素への入射光量に応じた信号電荷を生成する。生成された信号電荷は、ＣＤＳ／ＡＤＣを経て、デジタルデータへ変換され、信号処理回路１１に出力される。信号処理回路１１では、例えばレンズシェーディング補正、傷補正、ノイズ低減処理などを行う。これらの信号処理されたデータは、例えばチップ外部に出力されるとともに、イメージセンサ１０内にフィードバックされる。
【００２０】
図３は、本実施形態に係る信号処理回路の概略構成を示すブロック図である。図４は、クリップ回路による飽和クリップ動作を説明するための図である。図５はエンコーダによるエンコード動作およびデコーダによるデコード動作の一例を説明するための図であり、図６は、エンコーダによるエンコード動作およびデコーダによるデコード動作の他の例を説明するための図である。
【００２１】
図３に示すように、信号処理回路１１は、ＡＤＣ１７によってアナログデータ（信号電荷）から変換されたデジタルデータを処理する回路であり、処理されたデータをＩＳＰ６へと出力する。信号処理回路１１は、黒レベル加算部２１、ロジック演算部３１、クリップ回路２６、およびパラレルシリアル変換部２７を備える。
【００２２】
黒レベル加算部２１は、ＡＤＣ１７から入力されるデジタルデータ（デジタル画像信号）に黒レベルデータを加算する。そして、黒レベル加算部２１は、黒レベルデータが加算されたデジタルデータをロジック演算部３１に出力する。
【００２３】
ロジック演算部３１は、黒レベル加算部２１から入力されるデジタルデータに各種の演算を行う。各種の演算は後述する演算部２２で行われ、デジタルデータは演算途中において後述するＳＲＡＭに一時的に記憶される。ロジック演算部３１は、演算されたデジタルデータをクリップ回路２６に出力する。ロジック演算部３１の詳細については、後述する。
【００２４】
クリップ回路２６は、ロジック演算部３１から入力されたデジタルデータを飽和クリップする。より具体的には、図４に示すように、１０ｂｉｔ（０〜１０２３レベル）以上の輝度レベルを有する画素（画素データ）を１０２３レベルに固定化する。これにより、デジタルデータの飽和領域（高輝度領域）における飽和ムラを除去することができる。そして、クリップ回路２６は、飽和クリップされたデジタルデータをパラレルシリアル変換部２７に出力する。
【００２５】
パラレルシリアル変換部２７は、クリップ回路２６から入力されたデジタルデータをＩＳＰ６に出力する。このとき、パラレルシリアル変換部２７は、デジタルデータをパラレル入力からシリアル出力に変換したり、シリアル入力からパラレル出力に変換したりする。また、パラレルシリアル変換部２７は、信号処理回路１１とＩＳＰ６とのインターフェースとして機能する。
【００２６】
このような信号処理回路１１は、同一のチップ内に形成される。また、ＡＤＣ１７と信号処理回路１１とを同一のチップ内に形成してもよい。
【００２７】
以下に、本実施形態に係るロジック演算部３１について、より詳細に説明する。
【００２８】
ロジック演算部３１は、演算部２２、エンコーダ２３、ＳＲＡＭ２４（ＦＩＦＯ  ＳＲＡＭ）、およびデコーダ２５を備える。
【００２９】
演算部２２は、各種の演算回路を有し、黒レベル加算部２１またはデコーダ２５から入力されるデジタルデータに各種の演算を行う。そして、演算部２２は、演算されたデジタルデータをエンコーダ２３またはクリップ回路２６に出力する。すなわち、演算部２２は、演算されたデジタルデータを一時的に記憶するため、エンコーダ２３を介してＳＲＡＭ２４に出力する。
【００３０】
このとき、演算部２２に入力されるデジタルデータは、例えば１１ｂｉｔのデータである。このため、演算部２２は、１１ｂｉｔ処理における演算を行う。すなわち、演算部２２では、デジタルデータにおける高輝度領域の飽和ムラを残したまま演算が行われる。言い換えると、演算部２２は、デジタルデータにおける高輝度領域および低輝度領域のノイズを残したまま演算を行う。これにより、演算部２２は、デジタルデータにおける高輝度領域の演算および低輝度領域の演算において、消費電力の差を小さくすることができる。したがって、演算部２２の処理において、ストリーキングの発生を抑制することができる。また、演算部２２は、１１ｂｉｔ処理における演算を行うため、画質の劣化を伴わずに演算を行うことができる。
【００３１】
エンコーダ２３は、黒レベル加算部２１または演算部２２から入力されるデジタルデータをエンコードする。そして、エンコーダ２３は、エンコードされたデジタルデータをＳＲＡＭ２４に出力する。すなわち、エンコーダ２３は、ＳＲＡＭ２４に入力される前のデジタルデータをエンコードする。
【００３２】
ここでは、図５（ａ）に示すデジタルデータをエンコードする例を説明する。図５（ａ）および（ｂ）に示すように、エンコーダ２３は、入力される１１ｂｉｔのデジタルデータをエンコードすることで、１０ｂｉｔのデジタルデータにする。
【００３３】
より具体的には、エンコーダ２３は、デジタルデータにおける水平（Horizontal）位置の最初の画素からエンコードしていく。このとき、エンコーダ２３は、水平位置の最初の画素における飽和ステートを「０」にリセットする（フラグをリセットする）。図５（ａ）において、水平位置の最初の画素は低輝度領域である。そして、エンコーダ２３は、水平方向に順にエンコードしていき、低輝度領域から高輝度領域に入った画素（輝度レベルが所定レベル（１０２３レベル）を超えた点）に飽和ＩＮ／ＯＵＴコードを付加する。飽和ＩＮ／ＯＵＴコードは、１０２３レベルとして出力される。それに伴って、エンコーダ２３は、１０２３レベルを超えた輝度レベルを有する画素における飽和ステートを「１」にセットする（フラグをセットする）。なお、入力時の１０２３レベルの画素は、１０２２レベルの画素と見なされる。エンコーダ２３は、飽和ステート「１」がセットされた画素（高輝度領域の画素）に対して所定レベル＋１レベル（１０２４レベル）を減算する。その後、エンコーダ２３は、さらに水平方向に順にエンコードしていき、高輝度領域から低輝度領域に入った最初の画素（輝度レベルが１０２３レベル以下に戻った点）に飽和ＩＮ／ＯＵＴコードを付加する。それに伴って、エンコーダ２３は、１０２３レベルを超えた画素における飽和ステートを「０」にリセットする。
【００３４】
このように、エンコーダ２３は、デジタルデータにおいて、１０２３レベル以下の輝度レベルを有する画素をそのままＳＲＡＭ２４に出力し、１０２３レベルを超えた輝度レベルを有する画素（１０２４レベル以上の画素）に１０２４レベルを減算してＳＲＡＭ２４に出力する。すなわち、エンコーダ２３は、飽和クリップとは異なる方法で１１ｂｉｔのデジタル画像信号を１０ｂｉｔにしてＳＲＡＭ２４に出力する。
【００３５】
ＳＲＡＭ２４は、エンコーダ２３から入力される１０ｂｉｔのデジタルデータを一時的に記憶する。そして、ＳＲＡＭ２４は、デジタルデータをデコーダ２５に出力する。すなわち、ＳＲＡＭ２４は、デジタルデータをデコーダ２５を介して演算部２２またはクリップ回路２６に出力する。
【００３６】
ＳＲＡＭ２４は、１０ｂｉｔのデジタルデータを記憶するため、その容量は１０ｂｉｔであればよい。また、ＳＲＡＭ２４の代わりに、ＤＲＡＭまたはＭＲＡＭ等が用いられてもよい。また、ＳＲＡＭ２４等の記憶領域ではなく、演算を伴わない単純なデータパスの前後にエンコーダ２３およびデコーダ２５を設けてもよい。
【００３７】
デコーダ２５は、ＳＲＡＭ２４から入力されるデジタルデータをデコードする。そして、デコーダ２５は、デコードされたデジタルデータを演算部２２またはクリップ回路２６に出力する。すなわち、デコーダ２５は、ＳＲＡＭ２４から出力された後のデジタルデータをデコードする。
【００３８】
ここでは、図５（ｂ）に示すデジタルデータをデコードする例を説明する。図５（ｂ）および（ｃ）に示すように、デコーダ２５は、入力される１０ｂｉｔのデジタルデータをデコードすることで、１１ｂｉｔのデジタルデータにする。
【００３９】
より具体的には、デコーダ２５は、デジタルデータにおける水平位置の最初の画素からデコードしていく。このとき、デコーダ２５は、水平位置の最初の画素における飽和ステートを「０」にリセットする。図５（ｂ）において、水平位置の最初の画素は低輝度領域である。そして、デコーダ２５は、水平方向に順にデコードしていき、低輝度領域から高輝度領域に入った最初の画素（輝度レベルが１０２３レベルを超えた点）においてエンコーダ２３で付加された飽和ＩＮ／ＯＵＴコードを検出する。なお、飽和ＩＮ／ＯＵＴコードは、輝度レベルが１０２３レベルとして出力される。それに伴って、デコーダ２５は、飽和ステートを他方の状態に切り替える。すなわち、デコーダ２５は、飽和ステートを「０」から「１」に切り替える。デコーダ２５は、飽和ステート「１」がセットされた画素（高輝度領域の画素）に対して１０２４レベルを加算する。その後、デコーダ２５は、さらに水平方向に順にデコードしていき、高輝度領域から低輝度領域に入った最初の画素（輝度レベルが１０２３レベル以下に戻った点）においてエンコーダ２３で付加された飽和ＩＮ／ＯＵＴコードを検出する。それに伴って、デコーダ２５は、飽和ステートを他方の状態に切り替える。すなわち、デコーダ２５は、飽和ステートを「１」から「０」に切り替える。なお、１０２３レベルの画素は、そのまま出力される。
【００４０】
このように、デコーダ２５は、デジタルデータにおいて、エンコーダ２３によってエンコードされていない画素をそのままＳＲＡＭ２４に出力し、エンコーダ２３によってエンコードされた画素に１０２４レベルを加算してＳＲＡＭ２４に出力する。すなわち、デコーダ２５は、エンコーダ２３によって１０ｂｉｔにされたデジタルデータをもとの１１ｂｉｔのデジタルデータに戻して演算部２２またはクリップ回路２６に出力する。
【００４１】
なお、エンコーダ２３およびデコーダ２５によって、デジタルデータにおける低輝度領域と高輝度領域との境界付近の画素（飽和ＩＮ／ＯＵＴコードが付加される画素）では、エンコード前とデコード後とで輝度レベルに誤差が生じる。しかし、これらの誤差は、無視できる程度の誤差であり、例えば画像の傷として扱われる。
【００４２】
次に、図６（ａ）に示すデジタル画像信号をエンコードする例を説明する。他の例では、１つの画素の輝度レベルのみが１０２３レベルを超える場合を示している。
【００４３】
より具体的には、図６（ａ）および（ｂ）に示すように、エンコーダ２３は、デジタル画像信号における水平位置の最初の画素からエンコードしていく。このとき、エンコーダ２３は、水平位置の最初の画素に飽和ステートを「０」にリセットする。図６（ａ）において、水平位置の最初の画素は低輝度領域である。そして、エンコーダ２３は、水平方向に順にエンコードしていき、低輝度領域から高輝度領域に入った画素（輝度レベルが１０２３レベルを超えた点）に飽和ＩＮ／ＯＵＴコードを付加する。飽和ＩＮ／ＯＵＴコードは、１０２３レベルとして出力される。それに伴って、エンコーダ２３は、１０２３レベルを超えた輝度レベルを有する画素における飽和ステートを「１」にセットする。図６（ａ）では、その次の画素（隣接する画素）において、高輝度領域から低輝度領域に戻る（輝度レベルが１０２３レベル以下に戻る）。このため、エンコーダ２３は、その次の画素に飽和ＩＮ／ＯＵＴコードを付加する。飽和ＩＮ／ＯＵＴコードは、１０２３レベルとして出力される。それに伴って、エンコーダ２３は、１０２３レベルを超えた画素における飽和ステートを「０」にリセットする。
【００４４】
このように、エンコーダ２３は、デジタルデータにおいて１画素の輝度レベルのみが１０２３レベルを超える場合、その画素とその次の画素（隣接する画素）とに飽和ＩＮ／ＯＵＴコードを付加する。言い換えると、その画素とその次の画素とは、輝度レベルが１０２３レベルとして固定化される。
【００４５】
次に、図６（ｂ）に示すデジタル画像信号をデコードする例を説明する。
【００４６】
より具体的には、図６（ｂ）および（ｃ）に示すように、デコーダ２５は、デジタルデータにおける水平位置の最初の画素からデコードしていく。このとき、デコーダ２５は、水平位置の最初の画素における飽和ステートを「０」にリセットする。図６（ｂ）において、水平位置の最初の画素は低輝度領域である。そして、デコーダ２５は、低輝度領域から高輝度領域に入った画素（輝度レベルが１０２３レベルを超えた点）においてエンコーダ２３で付加された飽和ＩＮ／ＯＵＴコードを検出する。なお、飽和ＩＮ／ＯＵＴコードは、輝度レベルが１０２３レベルとして出力される。それに伴って、デコーダ２５は、飽和ステートを他方の状態に切り替える。すなわち、デコーダ２５は、飽和ステートを「０」から「１」に切り替える。その次の画素において、デコーダ２５は、高輝度領域から低輝度領域に入った画素（輝度レベルが１０２３レベル以下に戻った点）においてエンコーダ２３で付加された飽和ＩＮ／ＯＵＴコードを検出する。飽和ＩＮ／ＯＵＴコードは、輝度レベルが１０２３レベルとして出力される。それに伴って、デコーダ２５は、飽和ステートを他方の状態に切り替える。すなわち、デコーダ２５は、飽和ステートを「１」から「０」に切り替える。
【００４７】
このように、デコーダ２５は、デジタルデータにおいて１画素の輝度レベルのみが１０２３レベルを超える場合、エンコーダ２３によって飽和ＩＮ／ＯＵＴコードが付加されたその画素とその次の画素（隣接する画素）とを１０２３レベルとしてＳＲＡＭ２４に出力する。言い換えると、その画素とその次の画素とは、輝度レベルが１０２３レベルとして固定化して出力され、例えば画像の傷として扱われる。
【００４８】
なお、デジタル画像信号において１画素の輝度レベルのみが１０２３レベルを超える場合のエンコードおよびデコードについて説明したが、１画素の輝度レベルのみが１０２３レベル以下に戻る場合も同様の動作が行われる。
【００４９】
図７は、図３に示す演算部の一例を示すブロック図である。図７において、演算部２２は、レンズシェーディング補正部２２ａ、傷補正部２２ｂ、およびノイズ低減処理部２２ｃを備える。
【００５０】
レンズシェーディング補正部２２ａは、黒レベル加算部２１から入力されるデジタルデータにレンズシェーディング補正を行う。そして、レンズシェーディング補正部２２ａは、レンズシェーディング補正されたデジタルデータを傷補正部２２ｂに出力するとともに、エンコーダ２３を介してＳＲＡＭ２４に出力する。
【００５１】
傷補正部２２ｂは、レンズシェーディング補正部２２ａから入力されるデジタルデータと、ＳＲＡＭ２４に一時的に記憶され、ＳＲＡＭ２４からデコーダ２５を介して入力されるデジタルデータと、を用いて、デジタルデータの傷補正を行う。そして、傷補正部２２ｂは、傷補正されたデジタルデータをエンコーダ２３を介してＳＲＡＭ２４に出力する。
【００５２】
ノイズ低減処理部２２ｃは、ＳＲＡＭ２４に一時的に記憶され、ＳＲＡＭ２４からデコーダ２５を介して入力されるデジタルデータにノイズ低減処理を行う。そして、ノイズ低減処理部２２ｃは、ノイズ低減処理されたデジタルデータをクリップ回路２６に出力する。
【００５３】
これらレンズシェーディング補正部２２ａ、傷補正部２２ｂ、およびノイズ低減処理部２２ｃでは、１１ｂｉｔ処理にてデジタルデータの各演算が行われる。一方、ＳＲＡＭ２４では、その前後にエンコーダ２３およびデコーダ２５を設けることにより、１０ｂｉｔ処理にて一時的にデジタルデータを記憶する。
【００５４】
なお、デジタルデータをＳＲＡＭ２４に一時的に記憶した後に演算処理（例えばノイズ低減処理）を行う必要がない場合、デコーダ２５において１０ｂｉｔのデータを１１ｂｉｔにする必要はない。この場合、デコーダ２５において、クリップ回路２６と同様の動作、すなわち、１０ｂｉｔ（０〜１０２３レベル）以上の画素の輝度レベルが１０２３レベルに固定化されてもよい。また、デコーダ２５において、１０ｂｉｔのデータを１１ｂｉｔにし、その後、飽和クリップを行わずに１１ｂｉｔのデータとして処理を進めてもよい。
【００５５】
［動作］
図８を用いて、本実施形態に係る固体撮像装置の動作について説明する。
【００５６】
図８は、本実施形態に係る固体撮像装置の動作を示すフローチャートである。
【００５７】
図８に示すように、まず、ステップＳ１１において、ＡＤＣ１７により、アナログデータがデジタルデータに変換される。
【００５８】
次に、ステップＳ１２において、黒レベル加算部２１により、変換されたデジタルデータに黒レベルデータが加算される。
【００５９】
次に、ステップＳ１３において、レンズシェーディング補正部２２ａにより、黒レベルデータが加算されたデジタルデータにレンズシェーディング補正が行われる。このレンズシェーディング補正は、１１ｂｉｔ処理にて行われる。
【００６０】
次に、ステップＳ１４において、エンコーダ２３により、レンズシェーディング補正されたデジタルデータがエンコードされる。これにより、１１ｂｉｔのデジタルデータが１０ｂｉｔのデジタルデータになる。
【００６１】
次に、ステップＳ１５において、ＳＲＡＭ２４により、エンコードされたデジタルデータが一時的に記憶される。このデータの記憶は、１０ｂｉｔ処理にて行われる。
【００６２】
次に、ステップＳ１６において、デコーダ２５により、一時的に記憶されたデジタルデータがデコードされる。これにより、１０ｂｉｔのデジタルデータが１１ｂｉｔのデジタルデータになる。
【００６３】
次に、ステップＳ１７において、傷補正部２２ｂにより、デコードされたデジタルデータおよびレンズシェーディング補正されたデジタルデータを用いて、デジタルデータの傷補正が行われる。この傷補正は、１１ｂｉｔ処理にて行われる。
【００６４】
次に、ステップＳ１８において、エンコーダ２３により、傷補正されたデジタルデータがエンコードされる。これにより、１１ｂｉｔのデジタルデータが１０ｂｉｔのデジタルデータになる。
【００６５】
次に、ステップＳ１９において、ＳＲＡＭ２４により、エンコードされたデジタルデータが一時的に記憶される。このデータの記憶は、１０ｂｉｔ処理にて行われる。
【００６６】
次に、ステップＳ２０において、デコーダ２５により、一時的に記憶されたデジタルデータがデコードされる。これにより、１０ｂｉｔのデジタルデータが１１ｂｉｔのデジタルデータになる。
【００６７】
次に、ステップＳ２１において、ノイズ低減処理部２２ｃにより、デコードされたデジタルデータにノイズ低減処理が行われる。このノイズ低減処理は、１１ｂｉｔ処理にて行われる。
【００６８】
次に、ステップＳ２２において、クリップ回路２６により、ノイズ低減処理されたデジタルデータに飽和クリップが行われる。これにより、１０ｂｉｔ（輝度レベルが０〜１０２３レベル）以上の画素が１０２３レベルに固定化される。
【００６９】
その後、ステップＳ２３において、パラレルシリアル変換部２７により、飽和クリップされたデジタルデータがパラレル入力からシリアル出力に変換されたり、シリアル入力からパラレル出力に変換されたりする。このパラレルシリアル変換は、１０ｂｉｔ（０〜１０２３レベル）以上の画素が１０２３レベルに固定化された１０ｂｉｔ処理にて行われる。
【００７０】
このようにして、本実施形態に係る固体撮像装置の動作が終了する。
【００７１】
［効果］
本実施形態では、デジタル処理を行う回路（信号処理回路１１）において、一時的にデータを記憶するＳＲＡＭ２４の前後（入力時および出力時）にエンコーダ２３およびデコーダ２５が配置される。これにより、以下の効果を得ることができる。
【００７２】
図９は比較例１に係る固体撮像装置の動作を示すフローチャートであり、図１０は比較例２に係る固体撮像装置の動作を示すフローチャートである。
【００７３】
比較例１では、アナログデジタル変換直後において、デジタルデータの飽和クリップが行われる。以下に、比較例１についてより具体的に説明する。
【００７４】
図９に示すように、まず、ステップＳ３１において、ＡＤＣ１７により、アナログデータがデジタルデータに変換される。次に、ステップＳ３２において、クリップ回路により、デジタルデータに飽和クリップが行われる。これにより、１０ｂｉｔ（０〜１０２３レベル）以上の画素が１０２３レベルに固定化される。次に、ステップＳ３３において、黒レベル加算部により、デジタルデータに黒レベルデータが加算される。次に、ステップＳ３４において、レンズシェーディング補正部により、デジタルデータにレンズシェーディング補正が行われる。次に、ステップＳ３５において、ＳＲＡＭにより、デジタルデータが一時的に記憶される。次に、ステップＳ３６において、傷補正部により、デジタルデータの傷補正が行われる。次に、ステップＳ３７において、ＳＲＡＭにより、デジタルデータが一時的に記憶される。次に、ステップＳ３８において、ノイズ低減処理部により、デコードされたデジタルデータにノイズ低減処理が行われる。その後、ステップＳ３９において、パラレルシリアル変換部により、デジタルデータがパラレル入力からシリアル出力に変換されたり、シリアル入力からパラレル出力に変換されたりする。
【００７５】
比較例１では、デジタルデータに対する各演算（レンズシェーディング補正、傷補正、およびノイズ低減処理）、およびデータの記憶は、１０ｂｉｔ（０〜１０２３レベル）以上の輝度レベルを有する画素が１０２３レベルに固定化された１０ｂｉｔ処理にて行われる。この場合、飽和クリップによって１０ｂｉｔ以上の輝度レベルを有する画素（高輝度領域）におけるデータは固定化されてノイズが減少される。一方、１０ｂｉｔ以下の輝度レベルを有する画素（低輝度領域）におけるデータにはノイズが残ったままである。その結果、高輝度領域のデジタル処理と低輝度領域のデジタル処理とで消費電力の差が生じてしまい、ストリーキングが発生してしまう。また、１０ｂｉｔ以上の輝度レベルを有する画素は１０２３レベルに固定化されるため、高輝度領域において画像の劣化が生じてしまう。
【００７６】
一方、比較例２では、デジタルデータに対する各演算の後において、デジタルデータの飽和クリップが行われる。以下に、比較例２についてより具体的に説明する。
【００７７】
図１０に示すように、まず、ステップＳ４１において、ＡＤＣ１７により、アナログデータがデジタルデータに変換される。次に、ステップＳ４２において、黒レベル加算部により、デジタルデータに黒レベルデータが加算される。次に、ステップＳ４３において、レンズシェーディング補正部により、デジタルデータにレンズシェーディング補正が行われる。次に、ステップＳ４４において、ＳＲＡＭにより、デジタルデータが一時的に記憶される。次に、ステップＳ４５において、傷補正部により、デジタルデータの傷補正が行われる。次に、ステップＳ４６において、ＳＲＡＭにより、デジタルデータが一時的に記憶される。次に、ステップＳ４７において、ノイズ低減処理部により、デコードされたデジタルデータにノイズ低減処理が行われる。次に、ステップＳ４８において、クリップ回路により、デジタルデータに飽和クリップが行われる。これにより、１０ｂｉｔ（０〜１０２３レベル）以上の画素が１０２３レベルに固定化される。その後、ステップＳ４９において、パラレルシリアル変換部により、デジタルデータがパラレル入力からシリアル出力に変換されたり、シリアル入力からパラレル出力に変換されたりする。
【００７８】
比較例２では、デジタルデータに対する各演算（レンズシェーディング補正、傷補正、およびノイズ低減処理）、およびデータの記憶は、１１ｂｉｔ処理にて行われる。この場合、各演算を行う演算部２２、およびデータを記憶するＳＲＡＭ２４が１１ｂｉｔ処理を行うことができる回路規模でなければならない。すなわち、デジタル処理を行う回路規模が大きくなってしまう。
【００７９】
これらに対し、本実施形態では、デジタル処理を行う回路（信号処理回路１１）において、ＳＲＡＭ２４の前後にエンコーダ２３およびデコーダ２５が配置される。そして、これらエンコーダ２３およびデコーダ２５を用いることで、ＳＲＡＭ２４において１０ｂｉｔ処理が行われ、演算部２２において１１ｂｉｔ処理が行われる。言い換えると、ストリーキングの発生および画像の劣化を考慮する必要がないＳＲＡＭ２４においてエンコードされた１０ｂｉｔ処理が行われる。そして、ストリーキングの発生および画像の劣化を考慮する必要がある演算部２２においてデコードされた１１ｂｉｔ処理が行われる。これにより、少なくともＳＲＡＭ２４の回路規模の増大を抑制することができる。すなわち、信号処理回路１１において、できる限りデジタル処理における回路規模の拡大を抑制しつつ、ストリーキングの発生を抑制することができる。また、各演算は１１ｂｉｔ処理にて行われるため、画像の劣化を抑制することができる。
【００８０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８１】
１２…画素アレイ、１７…ＡＤＣ、２２…演算部、２２ａ…レンズシェーディング補正部、２２ｂ…傷補正部、２３…エンコーダ、２４…ＳＲＡＭ、２５…デコーダ、２６…クリップ回路。
【図１】
2015050671.tif 000003
【図２】
2015050671.tif 000004
【図３】
2015050671.tif 000005
【図４】
2015050671.tif 000006
【図５】
2015050671.tif 000007
【図６】
2015050671.tif 000008
【図７】
2015050671.tif 000009
【図８】
2015050671.tif 000010
【図９】
2015050671.tif 000011
【図１０】
2015050671.tif 000012