(57)【要約】【課題】過電圧から負荷を保護することができ、かつ、給電の再開を容易に行うことができる小型で安価な保護装置及び該保護装置を備える変圧システムの提供。【解決手段】保護装置２０では、Ｐチャネル型のＦＥＴ２０は給電経路に設けられ、ＦＥＴ２０において、ソースからドレインへ電流が流れる。出力回路２１はＦＥＴ２０のソースに印加されている印加電圧に応じた電圧を出力する。出力回路２１が出力した出力電圧が基準電圧以上の印加電圧を示した場合、ＦＥＴ２０において、ソースの電位を基準として、ゲートに閾値以上の電圧を印加する。これにより、ＦＥＴ２０はソースからドレインへ流れる電流を遮断する。また、出力電圧が基準電圧未満の印加電圧を示した場合、ＦＥＴ２０において、ソースの電位を基準として、ゲートの閾値未満の電圧を印加する。これにより、ＦＥＴ２０は電流の遮断を解除する。【選択図】図１
2015130771.tif 000002
【特許請求の範囲】
【請求項１】
給電経路に設けられ、第１端、第２端及び第３端を有し、該第１端から前記第２端へ電流が流れ、前記第１端の電位を基準とした前記第３端の電圧が閾値以上である場合に前記電流を遮断し、前記電圧が前記閾値未満である場合に前記電流の遮断を解除する半導体スイッチを備える保護装置において、
前記第１端に印加されている印加電圧に応じた電圧を出力する出力回路と、
該出力回路が出力した出力電圧が、所定電圧以上の前記印加電圧を示した場合に、前記第１端の電位を基準として前記第３端に前記閾値以上の電圧を印加し、
前記出力電圧が、前記所定電圧以上の前記印加電圧を示した後に前記所定電圧未満の前記印加電圧を示した場合に、前記第１端の電位を基準として前記第３端に前記閾値未満の電圧を印加する制御回路と
を備えることを特徴とする保護装置。
【請求項２】
前記制御回路は、前記印加電圧を分圧し、分圧した電圧を前記第１端及び第３端間に印加する分圧回路を有すること
を特徴とする請求項１に記載の保護装置。
【請求項３】
前記第１端には電源の正極が接続されており、
前記出力回路は、
カソードが前記第１端に接続されているツェナーダイオードと、
一端が該ツェナーダイオードのアノードに接続され、他端が前記電源の負極に接続されている抵抗と
を有し、
該抵抗の両端間の電圧が前記出力電圧として出力されるように構成してあること
を特徴とする請求項１又は請求項２に記載の保護装置。
【請求項４】
前記閾値はゼロボルト未満であり、
前記制御回路は、
前記第１端及び第３端間に接続されているスイッチを有し、
前記出力電圧が前記所定電圧以上の前記印加電圧を示した場合に前記スイッチをオンにし、
前記出力電圧が前記所定電圧未満の前記印加電圧を示した場合に前記スイッチをオフにするように構成してあること
を特徴とする請求項１から請求項３のいずれか１つに記載の保護装置。
【請求項５】
前記第１端には電源の正極が接続されており、
前記制御回路は、
一端が前記第１端に接続してある第２の抵抗と、
一端が該第２の抵抗の他端に接続してある第２のスイッチと、
一端が該第２のスイッチの他端に接続され、他端が前記電源の負極に接続してある第３の抵抗と
を有し、
前記スイッチは、前記第１端の電位を基準として前記第２の抵抗の他端に印加されている電圧がゼロボルト未満の第２の閾値以上である場合にオフになり、前記第１端の電位を基準として前記第２の抵抗の他端に印加されている電圧が前記第２の閾値未満である場合にオンになり、
前記第２のスイッチは、前記出力電圧が前記所定電圧以上の前記印加電圧を示す場合にオンとなり、前記出力電圧が前記所定電圧未満の前記印加電圧を示す場合にオフとなるように構成してあること
を特徴とする請求項４に記載の保護装置。
【請求項６】
前記制御回路が前記第１端の電位を基準として前記第３端に前記閾値以上の電圧を印加した場合に、前記半導体スイッチが遮断を行ったことを報知する報知部を備えること
を特徴とする請求項１から請求項５のいずれか１つに記載の保護装置。
【請求項７】
請求項１から請求項６のいずれか１つに記載の保護装置と、
前記半導体スイッチの前記第２端から出力された電圧を変圧し、変圧した変圧電圧を出力する変圧装置と
を備え、
前記出力回路は、前記印加電圧及び変圧電圧に応じた電圧を前記出力電圧として出力し、
前記制御回路は、該出力電圧が前記所定電圧以上の前記印加電圧を示したか、又は、第２の所定電圧以上の前記変圧電圧を示した場合に、前記第１端の電位を基準として前記第３端に前記閾値以上の電圧を印加するように構成してあること
を特徴とする変圧システム。
【請求項８】
前記変圧装置は、前記第２端からの電圧の出力が停止した場合に変圧を停止し、作動を指示する作動信号が入力された場合に前記変圧を行うように構成してあること
を特徴とする請求項７に記載の変圧システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源から出力される過電圧の印加によって生じる発煙又は発火等の事故から電気機器を保護する保護装置及び該保護装置を備える変圧システムに関する。
【背景技術】
【０００２】
現在、電気機器、例えばパーソナルコンピュータには、負荷として電気回路が搭載され、電気回路は電源からの直流電圧の印加によって給電される。この電源では、商用電源から出力された交流電圧の整流、又は、直流電圧の変圧等によって、電気回路に印加すべき直流電圧が生成される。
【０００３】
以上のような電源では、部品の故障、又は、外的要因、例えば環境温度の変化によって、過電圧が電気回路に出力され、電気回路が発煙するか又は発火する虞がある。このため、過電圧の印加によって生じる発煙又は発火等の事故から電気機器を保護する保護装置（例えば、特許文献１を参照）が必要である。
【０００４】
特許文献１に記載してある保護装置では、電源から電気回路への給電経路にヒューズが設けられている。そして、電気回路に所定電圧以上の電圧が印加された場合、電源からヒューズに多量の電流を流し、ヒューズを溶断する。これにより、電源から過電圧が電気回路に印加されることが防止され、発煙又は発火等の事故から電気機器が保護される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１７７８６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載してある保護装置では、電気回路を過電圧から保護するためにヒューズが溶断された後、電気回路への給電を再開するためにはヒューズを交換しなければならない。このため、特許文献１に記載してある保護装置には、ヒューズが溶断されてから給電を再開させるまでの作業が手間であるという問題がある。
【０００７】
更に、特許文献１に記載してある保護装置では、ヒューズを溶断するために多量の電流が流れる。このため、特許文献１に記載してある保護装置には、一部を、多量の電流が流れても故障することがない大型で高価な部品で構成しなければならないという問題もある。
【０００８】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、過電圧の印加によって生じる発煙又は発火等の事故から電気機器を保護することができ、かつ、給電の再開を容易に行うことができる小型で安価な保護装置及び該保護装置を備える変圧システムを提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る保護装置は、給電経路に設けられ、第１端、第２端及び第３端を有し、該第１端から前記第２端へ電流が流れ、前記第１端の電位を基準とした前記第３端の電圧が閾値以上である場合に前記電流を遮断し、前記電圧が前記閾値未満である場合に前記電流の遮断を解除する半導体スイッチを備える保護装置において、前記第１端に印加されている印加電圧に応じた電圧を出力する出力回路と、該出力回路が出力した出力電圧が、所定電圧以上の前記印加電圧を示した場合に、前記第１端の電位を基準として前記第３端に前記閾値以上の電圧を印加し、前記出力電圧が、前記所定電圧以上の前記印加電圧を示した後に前記所定電圧未満の前記印加電圧を示した場合に、前記第１端の電位を基準として前記第３端に前記閾値未満の電圧を印加する制御回路とを備えることを特徴とする。
【００１０】
本発明に係る保護装置は、前記制御回路は、前記印加電圧を分圧し、分圧した電圧を前記第１端及び第３端間に印加する分圧回路を有することを特徴とする。
【００１１】
本発明に係る保護装置は、前記第１端には電源の正極が接続されており、前記出力回路は、カソードが前記第１端に接続されているツェナーダイオードと、一端が該ツェナーダイオードのアノードに接続され、他端が前記電源の負極に接続されている抵抗とを有し、該抵抗の両端間の電圧が前記出力電圧として出力されるように構成してあることを特徴とする。
【００１２】
本発明に係る保護装置は、前記閾値はゼロボルト未満であり、前記制御回路は、前記第１端及び第３端間に接続されているスイッチを有し、前記出力電圧が前記所定電圧以上の前記印加電圧を示した場合に前記スイッチをオンにし、前記出力電圧が前記所定電圧未満の前記印加電圧を示した場合に前記スイッチをオフにするように構成してあることを特徴とする。
【００１３】
本発明に係る保護装置は、前記第１端には電源の正極が接続されており、前記制御回路は、一端が前記第１端に接続してある第２の抵抗と、一端が該第２の抵抗の他端に接続してある第２のスイッチと、一端が該第２のスイッチの他端に接続され、他端が前記電源の負極に接続してある第３の抵抗とを有し、前記スイッチは、前記第１端の電位を基準として前記第２の抵抗の他端に印加されている電圧がゼロボルト未満の第２の閾値以上である場合にオフになり、前記第１端の電位を基準として前記第２の抵抗の他端に印加されている電圧が前記第２の閾値未満である場合にオンになり、前記第２のスイッチは、前記出力電圧が前記所定電圧以上の前記印加電圧を示す場合にオンとなり、前記出力電圧が前記所定電圧未満の前記印加電圧を示す場合にオフとなるように構成してあることを特徴とする。
【００１４】
本発明に係る保護装置は、前記制御回路が前記第１端の電位を基準として前記第３端に前記閾値以上の電圧を印加した場合に、前記半導体スイッチが遮断を行ったことを報知する報知部を備えることを特徴とする。
【００１５】
本発明に係る変圧システムは、前述の保護装置と、前記半導体スイッチの前記第２端から出力された電圧を変圧し、変圧した変圧電圧を出力する変圧装置とを備え、前記出力回路は、前記印加電圧及び変圧電圧に応じた電圧を前記出力電圧として出力し、前記制御回路は、該出力電圧が前記所定電圧以上の前記印加電圧を示したか、又は、第２の所定電圧以上の前記変圧電圧を示した場合に、前記第１端の電位を基準として前記第３端に前記閾値以上の電圧を印加するように構成してあることを特徴とする。
【００１６】
本発明に係る変圧システムは、前記変圧装置は、前記第２端からの電圧の出力が停止した場合に変圧を停止し、作動を指示する作動信号が入力された場合に前記変圧を行うように構成してあることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、過電圧の印加によって生じる発煙又は発火等の事故から電気機器を保護することができ、かつ、給電の再開を容易に行うことができ、更に、構成が小型であり、製造費用が安価である。
【図面の簡単な説明】
【００１８】
【図１】実施の形態１における電源システムの要部構成を示す回路図である。
【図２】ＦＥＴの特性を示すグラフである。
【図３】保護装置の動作を説明するためのタイミングチャートである。
【図４】実施の形態２における電源システムの要部構成を示す回路図である。
【図５】保護装置の動作を説明するためのタイミングチャートである。
【図６】実施の形態３における電源システムの要部構成を示す回路図である。
【図７】保護装置の動作を説明するためのタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は実施の形態１における電源システムの要部構成を示す回路図である。この電源システム１は、電気機器、例えばパーソナルコンピュータに搭載され、電源１０、保護装置１１及び負荷１２を備える。電源１０は直流の電圧を出力し、電源１０の正極は保護装置１１の一端に接続されている。保護装置１１の他端は負荷１２の一端に接続されている。電源１０の負極と負荷１２の他端とは接地されている。
【００２０】
負荷１２は電気回路又は電子回路等であり、負荷１２には、電源１０から保護装置１１を介して電力が供給されている。負荷１２は、供給された電力を用いて種々の処理を行う。
【００２１】
保護装置１１は、電源１０が出力した電圧が基準電圧Ｖｓ（図３参照）未満である場合、電源１０が出力した電圧をそのまま負荷１２に印加し、負荷１２に給電する。保護装置１１は、電源１０が出力した電圧が基準電圧Ｖｓ以上である場合、電源１０から負荷１２への給電を遮断する。これにより、負荷１２に基準電圧Ｖｓ以上の電圧が印加されることはなく、保護装置１１は負荷１２を過電圧から保護している。
【００２２】
保護装置１１は、Ｐチャネル型のＦＥＴ（Field Effect Transistor）２０、出力回路２１、制御回路２２及び報知部２３を有する。ＦＥＴ２０はソース、ドレイン及びゲートを有し、ＦＥＴ２０のソースは、電源１０の正極、出力回路２１及び制御回路２２に接続され、ＦＥＴ２０のドレインは負荷１２の一端に接続されている。出力回路２１は、ＦＥＴ２０のソースの他に制御回路２２及び報知部２３に接続され、制御回路２２は、ＦＥＴ２０のソース及び出力回路２１の他に、ＦＥＴ２０のゲートに接続されている。
【００２３】
ＦＥＴ２０は、電源１０から負荷１２への給電経路に設けられており、ＦＥＴ２０では電流がソースからドレインへ流れる。ＦＥＴ２０は半導体スイッチとして機能する。ＦＥＴ２０のソース、ドレイン及びゲート夫々は第１端、第２端及び第３端に該当する。
【００２４】
図２はＦＥＴ２０の特性を示すグラフである。電圧Ｖｇｓは、ソースの電位を基準としたゲートの電圧であり、電流Ｉｄは、ＦＥＴ２０においてソースからドレインに流すことが可能な電流である。図２には電圧Ｖｇｓと電流Ｉｄとの関係が示されている。
電圧Ｖｇｓが閾値Ｖ１以上である場合、電流Ｉｄはゼロアンペアであり、電流がソースからドレインに流れず、ＦＥＴ２０はオフとなる。これにより、ＦＥＴ２０はソースからドレインへ流れる電流を遮断する。
【００２５】
電圧Ｖｇｓが閾値Ｖ１未満である場合、電流Ｉｄは正の値を示し、電流をソースからドレインへ流すことが可能となり、ＦＥＴ２０はオンとなる。従って、電圧Ｖｇｓが閾値Ｖ１未満である場合、ソースからドレインへ流れる電流の遮断が解除される。閾値Ｖ１はゼロボルト未満である。電圧Ｖｇｓが閾値Ｖ１未満である範囲において、電圧Ｖｇｓの絶対値が大きい程、電流Ｉｄは上昇する。
ＦＥＴ２０は以上のような特性を有するので、電圧Ｖｇｓを調整することによって、ＦＥＴ２０をオン／オフすることが可能である。
【００２６】
ＦＥＴ２０は、制御回路２２によってオン／オフされ、制御回路２２が行うオン／オフは出力回路２１が出力した出力電圧に基づいている。具体的には、出力回路２１は、ＦＥＴ２０のソースに印加されている印加電圧に応じた電圧を制御回路２２に出力し、制御回路２２は、出力回路２１が出力した出力電圧に基づいてＦＥＴ２０をオン／オフする。
【００２７】
出力回路２１はツェナーダイオードＺ１及び抵抗Ｒ１を有する。ツェナーダイオードＺ１のカソードは、電源１０の正極及びＦＥＴ２０のソースに接続されており、ツェナーダイオードＺ１のアノードは抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は接地され、同様に接地されている電源１０の負極に接続している。抵抗Ｒ１の一端は更に制御回路２２及び報知部２３に接続されており、出力回路２１は抵抗Ｒ１の両端間の電圧を出力電圧として制御回路２２及び報知部２３に出力する。
【００２８】
ツェナーダイオードＺ１では、アノードの電位を基準としてカソードに、一定の降伏電圧Ｖｂ（図３参照）以上の電圧が印加された場合にカソードからアノードに電流が流れる。このとき、抵抗Ｒ１の両端間には、電源１０がＦＥＴ２０のソースに印加している印加電圧から降伏電圧Ｖｂを引いた電圧が印加される。従って、出力回路２１が制御回路２２に出力する出力電圧は、印加電圧の高低に応じて高低となる。
【００２９】
制御回路２２は、ＮＰＮ型のバイポーラトランジスタ３０、Ｐチャネル型のＦＥＴ３１、分圧回路３２及び抵抗Ｒ２，Ｒ３，Ｒ４を有する。抵抗Ｒ２の一端は、出力回路２１の抵抗Ｒ１の一端に接続されており、抵抗Ｒ２の他端はバイポーラトランジスタ３０のベースに接続されている。バイポーラトランジスタ３０のエミッタは抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は接地されており、同様に接地されている電源１０の負極に接続してある。
【００３０】
バイポーラトランジスタ３０のコレクタは、抵抗Ｒ４の一端と、ＦＥＴ３１のゲートとに接続され、抵抗Ｒ４の他端と、ＦＥＴ３１のソースとはＦＥＴ２０のソースに接続されている。ＦＥＴ３１のドレインと、ＦＥＴ２０のソース及びゲートとは分圧回路３２に各別に接続されている。
【００３１】
バイポーラトランジスタ３０及びＦＥＴ３１夫々もＦＥＴ２０と同様にスイッチとして機能する。
バイポーラトランジスタ３０について、エミッタの電位を基準としてベースに一定の正の電圧、例えば０．７ボルト以上の電圧が印加された場合、コレクタからエミッタへ電流が流れ、バイポーラトランジスタ３０はオンとなる。更に、エミッタの電位を基準としてベースに印加されている電圧が一定の電圧未満である場合、コレクタからエミッタに電流が流れず、バイポーラトランジスタ３０はオフとなる。
抵抗Ｒ４，Ｒ３夫々は第２の抵抗及び第３の抵抗として機能し、バイポーラトランジスタ３０は第２のスイッチとして機能する。
【００３２】
ＦＥＴ３１は図２に示すＦＥＴ２０と同様の特性を有している。ＦＥＴ３１ついて、ソースの電位を基準としたゲートの電圧が図２の閾値Ｖ１に対応する閾値Ｖ２未満である場合、電流をソースからドレインへ流すことが可能となり、ＦＥＴ３１はオンとなる。更に、ソースの電位を基準としたゲートの電圧が閾値Ｖ２以上である場合、電流がソースからドレインへ流れることはなく、ＦＥＴ３１はオフとなる。閾値Ｖ２も閾値Ｖ１と同様にゼロボルト未満である。
ＦＥＴ３１はスイッチとして機能し、閾値Ｖ２は第２の閾値に該当する。
【００３３】
制御回路２２において、バイポーラトランジスタ３０は、出力回路２１が出力した出力電圧に応じてオン／オフされ、ＦＥＴ３１は、バイポーラトランジスタ３０のオン／オフに応じてオン／オフされる。制御回路２２の詳細な動作については後述する。
分圧回路３２は、ＦＥＴ３１がオフである場合、印加電圧を分圧し、分圧した電圧をＦＥＴ２０のソース及びゲート間に印加する。
【００３４】
分圧回路３２は抵抗Ｒ５，Ｒ６を有し、抵抗Ｒ５の一端は、抵抗Ｒ６の一端と、ＦＥＴ２０のゲートと、ＦＥＴ３１のドレインとに接続されている。抵抗Ｒ５の他端は接地され、抵抗Ｒ６の他端はＦＥＴ２０のソースに接続されている。ＦＥＴ３１がオフである場合、抵抗Ｒ５，Ｒ６夫々の他端間に、電源１０が出力した印加電圧が印加され、ＦＥＴ２０のソース及びゲート間に、抵抗Ｒ６の両端間の電圧が印加される。この電圧は、抵抗Ｒ５，Ｒ６夫々の抵抗値をｒ５，ｒ６とした場合、印加電圧をｒ６／（ｒ５＋ｒ６）倍した電圧である。
報知部２３は出力回路２１が出力した出力電圧に基づいて報知を行う。
【００３５】
図３は保護装置１１の動作を説明するためのタイミングチャートである。図３には、ＦＥＴ２０のソースに印加されている印加電圧、及び、出力回路２１が出力している出力電圧夫々の推移と、バイポーラトランジスタ３０、ＦＥＴ３１及びＦＥＴ２０夫々のオン／オフの推移とが示されている。以下では、負荷１２に印加すべき一定電圧Ｖｅに維持されていた印加電圧が種々の要因で基準電圧Ｖｓを超えて上昇した後、該要因が解消されて印加電圧が一定電圧Ｖｅに戻る場合に行われる保護装置１１の動作を説明する。
【００３６】
電源１０によってＦＥＴ２０のソースに印加されている印加電圧が一定電圧Ｖｅ、例えば１５ボルトである場合、一定電圧ＶｅはツェナーダイオードＺ１の降伏電圧Ｖｂ、例えば２０ボルト未満であるため、電源１０からツェナーダイオードＺ１に電流が流れない。ツェナーダイオードＺ１に電流が流れていない場合、抵抗Ｒ１に電流が流れることはないため、抵抗Ｒ１の両端間の電圧差はなく、出力回路２１から制御回路２２へ出力される出力電圧はゼロボルトである。
【００３７】
出力電圧がゼロボルトであって印加電圧が基準電圧Ｖｓ未満であることを示す場合、バイポーラトランジスタ３０のエミッタ及びベース間の電圧差もゼロボルトであるため、バイポーラトランジスタ３０はオフである。バイポーラトランジスタ３０がオフである場合、抵抗Ｒ４に電流は流れない。このため、ＦＥＴ３１のゲート及びソース夫々には、電源１０から同じ電圧が印加されるので、ＦＥＴ３１のゲート及びソース間の電圧差はゼロボルトであり、ＦＥＴ３１はオフである。
【００３８】
ＦＥＴ３１がオフである場合、電源１０がＦＥＴ２０のソースに印加している印加電圧が、分圧回路３２によって分圧され、分圧された電圧、具体的には、抵抗Ｒ６の両端間の電圧がＦＥＴ２０のソース及びゲート間に印加される。このとき、電流は電源１０の正極から抵抗Ｒ６，Ｒ５の順に流れ、電源１０の負極に戻っている。従って、ＦＥＴ２０において、ソースの電位を基準としてゲートに負の電圧が印加される。この負の電圧の絶対値は、前述したように、印加電圧をｒ６／（ｒ５＋ｒ６）倍した値である。
【００３９】
抵抗値ｒ５，ｒ６は、印加電圧が一定電圧Ｖｅ以上である場合において、ＦＥＴ２０のソースの電位を基準としたゲートの電圧が図２に示す閾値Ｖ１未満となるように予め設定されている。従って、印加電圧が一定電圧Ｖｅ以上である場合、ＦＥＴ２０のソースの電位を基準としたゲートの電圧が図２に示す閾値Ｖ１未満となるため、ＦＥＴ２０がオンとなり、負荷１２に一定電圧Ｖｅが印加される。
【００４０】
電源１０から出力されている印加電圧が種々の要因によって一定電圧Ｖｅから上昇してツェナーダイオードＺ１の降伏電圧Ｖｂを超えた場合、電流が電源１０の正極からツェナーダイオードＺ１及び抵抗Ｒ１の順に流れ、電源１０の負極に戻る。このとき、出力回路２１が制御回路２２に出力する出力電圧、即ち、抵抗Ｒ１の両端間の電圧は、前述したように、印加電圧から降伏電圧Ｖｂを引いた電圧となる。例えば、印加電圧が２１ボルトであって降伏電圧Ｖｂが２０ボルトである場合、出力電圧は１ボルトとなる。
【００４１】
印加電圧が降伏電圧Ｖｂから上昇して基準電圧Ｖｓに到達するまでの間、出力回路２１の出力電圧も上昇しているが、バイポーラトランジスタ３０では、エミッタの電位を基準としたベースの電圧が一定の電圧未満であるため、バイポーラトランジスタ３０はオフを維持している。印加電圧が基準電圧Ｖｓ未満であることを出力電圧が示してバイポーラトランジスタ３０がオフであるので、印加電圧が一定電圧Ｖｅである場合と同様に、ＦＥＴ３１はオフである。そして、印加電圧は一定電圧Ｖｅ以上であるため、ＦＥＴ２０はオンに維持され、負荷１２には印加電圧が印加されている。
【００４２】
印加電圧が更に上昇して基準電圧Ｖｓ以上となって、出力電圧が基準電圧Ｖｓに対応する基準電圧Ｖｔ（＝Ｖｓ−Ｖｂ）以上となった場合、エミッタの電位を基準としたベースの電圧が一定の電圧以上となるため、バイポーラトランジスタ３０はオンとなる。このとき、電流が電源１０の正極から抵抗Ｒ４，Ｒ３の順に流れ、抵抗Ｒ３，Ｒ４は印加電圧を分圧し、分圧した電圧をＦＥＴ３１のソース及びゲート間に印加する。このとき、ＦＥＴ３１では、ソースの電位を基準としてゲートに負の電圧が印加される。
【００４３】
抵抗Ｒ３，Ｒ４夫々の抵抗値をｒ３，ｒ４とした場合、抵抗Ｒ３，Ｒ４がＦＥＴ３１のソース及びドレイン間に印加する電圧の絶対値は、分圧回路３２と同様に、印加電圧をｒ４／（ｒ３＋ｒ４）倍した値である。抵抗値ｒ３，ｒ４は、印加電圧が基準電圧Ｖｓ以上である場合に、ＦＥＴ３１のソース及びドレイン間に、絶対値が閾値Ｖ２の絶対値以上である電圧が印加されるように設定されている。
なお、バイポーラトランジスタ３０のオン抵抗は無視できる程小さいとしている。
【００４４】
以上のように構成された制御回路２２では、電源１０が出力している印加電圧が、ＦＥＴ３１のソース及びゲート間に印加することが可能な電圧の定格を超えている場合であっても、抵抗Ｒ３，Ｒ４によって、定格電圧未満の適切な電圧をＦＥＴ３１のソース及びゲート間に印加することができる。
【００４５】
バイポーラトランジスタ３０がオンになることによって、ＦＥＴ３１もオンとなった場合、ＦＥＴ２０のソース及びゲート夫々の電位が同一になるため、ＦＥＴ２０のソース及びゲート間の電圧差がゼロボルトとなる。このとき、ＦＥＴ２０において、ソースの電位を基準としたゲートの電圧は、図２に示すように閾値Ｖ１以上となるので、ＦＥＴ２０はオフとなる。印加電圧が基準電圧Ｖｓ以上である間、出力電圧は基準電圧Ｖｔ以上であるため、バイポーラトランジスタ３０はオンを維持する。これに伴って、ＦＥＴ３１，２０夫々はオン及びオフを維持する。従って、負荷１２には基準電圧Ｖｓ以上の電圧が印加されることはない。
【００４６】
以上のように、ＦＥＴ３１をオフ／オンすることによって、ＦＥＴ２０を容易にオン／オフすることができる。
なお、ＦＥＴ２０のオン抵抗も無視できる程小さいとしている。
【００４７】
報知部２３は、抵抗Ｒ１の両端間の電圧が基準電圧Ｖｔ以上となった場合、言い換えると、ＦＥＴ２０において、ソースの電位を基準としてゲートに閾値Ｖ１以上の電圧を制御回路２２が印加した場合、ＦＥＴ２０がオフとなり、ソースからゲートに流れる電流を遮断したことを報知する。一例として、報知部２３は、図示しない表示部に、ＦＥＴ２１がオフであることを示す信号を出力し、表示部に「異常の検知により、動作を緊急に停止しました」等のメッセージを表示させることによって報知を行う。他例として、報知部２３は、図示しないランプを点灯させることによって報知を行ってもよい。
これにより、ＦＥＴ２０を介して給電されている負荷１２が停止した原因を使用者に通知することができる。
【００４８】
印加電圧が下降して基準電圧Ｖｓ未満となった場合、出力回路２１が制御回路２２に出力している出力電圧は基準電圧Ｖｔ未満となるため、バイポーラトランジスタ３０において、エミッタの電位を基準としたベースの電圧が一定の電圧未満となる。これにより、バイポーラトランジスタ３０はオンからオフとなる。そして、抵抗Ｒ４に電流が流れなくなるため、ＦＥＴ３１のソース及びドレイン間の電圧差がゼロボルトとなり、ＦＥＴ３１がオフとなる。ＦＥＴ３１がオフである場合、前述したように、分圧回路３２は、再び印加電圧を分圧し、分圧した電圧をＦＥＴ２０のソース及びドレイン間に印加するので、ＦＥＴ２０はオフからオンになる。これにより、電源１０から負荷１２への給電が再開される。印加電圧が基準電圧Ｖｓ未満である間、バイポーラトランジスタ３０、ＦＥＴ３１及びＦＥＴ２０夫々は、オフ、オフ及びオンに維持される。
【００４９】
印加電圧が基準電圧Ｖｓから降伏電圧Ｖｂへ下降している間、電流が電源１０の正極からツェナーダイオードＺ１及び抵抗Ｒ１に流れている。印加電圧が降伏電圧Ｖｂ未満である間、電流がツェナーダイオードＺ１及び抵抗Ｒ１に流れることはない。
【００５０】
以上のように構成された制御回路２２は、出力回路２１が出力した出力電圧が基準電圧Ｖｔ以上となって、印加電圧が基準電圧Ｖｓ以上であることを示した場合、ＦＥＴ３１をオンにし、ＦＥＴ２０において、ソースの電位を基準としてゲートに閾値Ｖ１以上の電圧を印加し、ＦＥＴ２０をオフにする。更に、制御回路２２は、出力電圧が基準電圧Ｖｔ未満となって、印加電圧が基準電圧Ｖｓ未満であることを示した場合、ＦＥＴ３１をオフにし、ＦＥＴ２０において、ソースの電位を基準としてゲートに閾値Ｖ１未満の電圧を印加し、ＦＥＴ２０をオンにする。
【００５１】
これにより、負荷１２に基準電圧Ｖｓを超える電圧が印加されることはなく、過電圧によって生じる発煙又は発火等の事故から、負荷１２を備える電気機器を保護することができる。また、印加電圧が基準電圧Ｖｓ以上の電圧から基準電圧Ｖｓ未満の電圧になった場合、自動的にＦＥＴ２０がオフからオンとなり、電源１０から負荷１２への給電が容易に再開される。また、ヒューズを溶断することによってではなく、ＦＥＴ２０をオフすることによって、電源１０から負荷１２へ流れる電流を遮断しているため、制御回路２２に多量の電流が流れることはない。このため、制御回路２２を、多量の電流が流れても正常に動作する大型で高価な部品で構成する必要はなく、小型で安価な部品で構成することができる。このとき、制御回路２２を備える保護装置１１も小型で安価となる。
【００５２】
また、制御回路２２は分圧回路３２を有しているため、電源１０が出力している印加電圧が、ＦＥＴ２０のソース及びゲート間に印加することが可能な電圧の定格を超えている場合であっても、分圧回路３２によって、定格電圧未満の適切な電圧をＦＥＴ２０のソース及びゲート間に印加することができる。
また、印加電圧が降伏電圧Ｖｂ未満である場合、電流が電源１０の正極からツェナーダイオードＺ１に流れることはないため、保護装置１１の消費電力は低い。
【００５３】
更に、保護装置１１は汎用部品で構成することが可能であるため、専用ＩＣ（Integrated Circuit）で構成する必要はない。このため、保護装置１１を安価に製造することができる。また、Ｐチャネル型のＦＥＴ２０を用いて構成される保護装置１１について、Ｎチャネル型のＦＥＴを用いて構成される保護装置と比較して、取り付け及び取り外しを容易に行うことができ、電源から負荷に給電する種々の電源システムに適用させることができる。Ｎチャネル型のＦＥＴを用いて構成される保護装置については、ＦＥＴ及び負荷間に設置し、負荷側の回路と一体的に構成する必要があるため、取り付け及び取り外しを容易に行うことができず、種々の電源システムに適用させることが難しい。
【００５４】
（実施の形態２）
実施の形態１における保護装置１１では、印加電圧に応じた電圧を出力する出力回路２１をツェナーダイオードＺ１及び抵抗Ｒ１を用いて構成している。しかし、印加電圧に応じた電圧を出力する出力回路の構成は、ツェナーダイオードＺ１及び抵抗Ｒ１を用いた構成に限定されない。
以下では、実施の形態２について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と同様であるため、同様の符号を付してその説明を省略する。
【００５５】
図４は実施の形態２における電源システムの要部構成を示す回路図である。この電源システム４も、実施の形態１における電源システム１と同様に、電気機器に搭載され、電源１０、保護装置４０及び負荷１２を備える。これらは、実施の形態１と同様に接続され、保護装置４０は実施の形態１における保護装置１１に対応している。保護装置４０は、保護装置１１と同様に、電源１０が出力した電圧が基準電圧Ｖｓ未満である場合に電源１０が出力した電圧をそのまま負荷１２に印加し、電源１０が出力した電圧が基準電圧Ｖｓ以上である場合に電源１０から負荷１２への給電を遮断する。
【００５６】
保護装置４０は、ＦＥＴ２０、制御回路２２及び出力回路５０を有し、これらは実施の形態１と同様に接続され、出力回路５０は実施の形態１における出力回路２１に対応している。ＦＥＴ２０、制御回路２２、報知部２３及び出力回路５０夫々は、実施の形態１におけるＦＥＴ２０、制御回路２２、報知部２３及び出力回路２１と同様に作用する。即ち、出力回路５０は、ＦＥＴ２０のソースに印加されている印加電圧に応じた電圧を制御回路２２に出力し、制御回路２２は、出力回路２１が出力した出力電圧に基づいてＦＥＴ２０をオン／オフする。報知部２３は出力回路２１が出力した出力電圧に基づいて報知を行う。
【００５７】
出力回路５０はコンパレータ６０及び抵抗Ｒ７，Ｒ８を有する。抵抗Ｒ７の一端はＦＥＴ２０のソースに接続されており、抵抗Ｒ７の他端は、コンパレータ６０のプラス端子と、抵抗Ｒ８の一端とに接続されている。抵抗Ｒ８の他端は接地されている。コンパレータ６０のマイナス端子には、一定の参照電圧Ｖｒｅｆが印加されており、コンパレータ６０の出力端子は、制御回路２２の抵抗Ｒ２の一端と報知部２３とに接続されている。
【００５８】
抵抗Ｒ７，Ｒ８は、電源１０がＦＥＴ２０のソースに印加している印加電圧を分圧し、分圧した電圧をコンパレータ６０のプラス端子に印加する。抵抗Ｒ７，Ｒ８夫々の抵抗値をｒ７，ｒ８とした場合、コンパレータ６０のプラス端子には、印加電圧をｒ８／（ｒ７＋ｒ８）倍した電圧が印加される。
【００５９】
コンパレータ６０は、プラス端子に印加されている電圧がマイナス端子に印加されている参照電圧Ｖｒｅｆ以上である場合、出力端子から、ハイレベルの電圧を、抵抗Ｒ２を介してバイポーラトランジスタ３０のベースに印加する。また、コンパレータ６０は、プラス端子に印加されている電圧がマイナス端子に印加されている参照電圧Ｖｒｅｆ未満である場合、出力端子から、ローレベルの電圧を、抵抗Ｒ２を介してバイポーラトランジスタ３０のベースに印加する。
【００６０】
印加電圧が基準電圧Ｖｓ以上である場合に抵抗Ｒ７，Ｒ８が分圧した電圧が参照電圧Ｖｒｅｆ以上となり、かつ、印加電圧が基準電圧Ｖｓ未満である場合に抵抗Ｒ７，Ｒ８が分圧した電圧が参照電圧Ｖｒｅｆ未満となるように、抵抗値ｒ７，ｒ８及び参照電圧Ｖｒｅｆが設定されている。従って、印加電圧が基準電圧Ｖｓ以上である場合、コンパレータ６０は、出力端子からハイレベルの電圧を制御回路２２及び報知部２３に出力し、印加電圧が基準電圧Ｖｓ未満である場合、コンパレータ６０は、出力端子からローレベルの電圧を制御回路２２及び報知部２３に出力する。
【００６１】
また、コンパレータ６０がハイレベルの電圧を出力した場合、制御回路２２のバイポーラトランジスタ３０において、エミッタの電位を基準としてベースに一定の電圧以上の電圧が印加され、バイポーラトランジスタ３０はオンとなる。更に、コンパレータ６０がローレベルの電圧を出力した場合、制御回路２２のバイポーラトランジスタ３０において、エミッタの電位を基準としてベースに一定の電圧未満の電圧が印加され、バイポーラトランジスタ３０はオフとなる。
【００６２】
以上のように、出力回路５０では、印加電圧が基準電圧Ｖｓ以上である場合、コンパレータ６０は出力端子からハイレベルの電圧を出力電圧として制御回路２２及び報知部２３に出力し、印加電圧が基準電圧Ｖｓ未満である場合、コンパレータ６０は出力端子からローレベルの電圧を出力電圧として制御回路２２及び報知部２３に出力する。
【００６３】
図５は保護装置４０の動作を説明するためのタイミングチャートである。図５には、図３と同様に、ＦＥＴ２０のソースに印加されている印加電圧、及び、出力回路２１が出力している出力電圧夫々の推移と、バイポーラトランジスタ３０、ＦＥＴ３１及びＦＥＴ２０夫々のオン／オフの推移とが示されている。図５では、ハイレベルの電圧を「Ｈ」で示し、ローレベルの電圧を「Ｌ」で示している。
【００６４】
以下では、実施の形態１と同様に、負荷１２に印加すべき一定電圧Ｖｅに維持された印加電圧が種々の要因で基準電圧Ｖｓを超えて上昇した後、該要因が解消されて印加電圧が一定電圧Ｖｅに戻る場合に行われる保護装置４０の動作を説明する。
【００６５】
印加電圧が基準電圧Ｖｓ未満である場合、抵抗Ｒ７，Ｒ８が分圧した電圧は参照電圧Ｖｒｅｆ未満であるため、コンパレータ６０は出力電圧としてローレベルの電圧を制御回路２２に出力する。これにより、バイポーラトランジスタ３０はオフとなる。バイポーラトランジスタ３０がオフとなった場合、実施の形態１と同様に、ＦＥＴ３１がオフとなる。そして、印加電圧は一定電圧Ｖｅ以上であるため、ＦＥＴ２０はオンに維持され、電源１０はＦＥＴ２０を介して負荷１２に給電する。
【００６６】
印加電圧が、種々の要因で一定電圧Ｖｅから上昇し、基準電圧Ｖｓ以上となった場合、抵抗Ｒ７，Ｒ８が分圧した電圧は参照電圧Ｖｒｅｆ以上となるため、コンパレータ６０は出力電圧としてハイレベルの電圧を制御回路２２に出力する。これにより、バイポーラトランジスタ３０において、エミッタの電位を基準としてベースに一定の電圧以上の電圧が印加されるので、バイポーラトランジスタ３０はオンとなる。バイポーラトランジスタ３０がオンとなった場合、実施の形態１と同様に、ＦＥＴ３１はオンとなってＦＥＴ２０がオフとなり、電源１０がＦＥＴ２０を介して負荷１２に行っていた給電が遮断される。
【００６７】
報知部２３は、コンパレータ６０がハイレベルの電圧を出力した場合、言い換えると、ＦＥＴ２０において、ソースの電位を基準としてゲートに閾値Ｖ１以上の電圧を制御回路２２が印加した場合、実施の形態１と同様に、ソースからゲートに流れる電流を遮断したことを報知する。
【００６８】
種々の要因が解消し、印加電圧が下降して基準電圧Ｖｓ未満となった場合、コンパレータ６０が出力している出力電圧がハイレベルの電圧からローレベルの電圧に切り替えられ、バイポーラトランジスタ３０がオンからオフとなる。そして、ＦＥＴ３１はオンからオフとなり、ＦＥＴ２０はオフからオンとなる。これにより、電源１０はＦＥＴ２０を介した負荷１２への給電を再開する。
【００６９】
実施の形態２では、出力回路５０が出力した出力電圧がハイレベルの電圧である場合、印加電圧が基準電圧Ｖｓ以上であることを示し、出力電圧がローレベルの電圧である場合、印加電圧が基準電圧Ｖｓ未満であることを示す。そして、バイポーラトランジスタ３０、ＦＥＴ３１及びＦＥＴ２０は、出力電圧がハイレベルの電圧である場合にオン、オン及びオフとなり、出力電圧がローレベルの電圧である場合にオフ、オフ及びオンとなる。従って、負荷１２には基準電圧Ｖｓ以上の電圧が印加されることはなく、過電圧によって生じる発煙又は発火等の事故から、負荷１２を備える電気機器を保護することができる。
【００７０】
保護装置４０において、出力回路５０以外の構成は実施の形態１における保護装置１１と同様であり、更に、出力回路５０は、実施の形態１における出力回路２１と同様に、印加電圧に応じた電圧を出力する。このため、保護装置４０は、実施の形態１と同様に、負荷１２を備える電気機器を発煙又は発火等の事故から保護することができ、かつ、電源１０から負荷１２への給電を容易に再開することができ、更に、小型であり、安価に製造することができる。また、保護装置４０は、実施の形態１における保護装置１１において、出力回路２１の代わりに出力回路５０を有する構成であるため、保護装置１１が奏する効果の中で、出力回路２１によって得られる効果を除く他の効果を同様に奏する。
【００７１】
（実施の形態３）
実施の形態１における電源システム１の構成は、電源１０が出力した電圧をそのまま負荷１２に印加し、保護装置１１は負荷１２に過電圧が印加されることを防ぐ構成である。しかし、電源１０が出力した電圧を変圧し、変圧した電圧を負荷１２に印加する構成では、電源１０が出力した電圧を過電圧に変圧し、過電圧が負荷１２に印加する虞がある。この場合においても負荷１２に過電圧が印加されることを防ぐ必要がある。
以下では、実施の形態３について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と同様であるため、同様の符号を付してその説明を省略する。
【００７２】
図６は実施の形態３における電源システムの要部構成を示す回路図である。この電源システム７は、実施の形態１における電源システム１と同様に、電気機器に搭載され、電源１０、負荷１２、保護装置７０及びＤＣＤＣコンバータ７１を備える。電源１０の正極は保護装置７０を介してＤＣＤＣコンバータ７１の一端に接続しており、ＤＣＤＣコンバータ７１の他端は、負荷１２の一端及び保護装置７０に接続している。電源１０の負極と負荷１２の他端とは接地されている。
【００７３】
ＤＣＤＣコンバータ７１には、保護装置７０を介して電源１０が出力した電圧が印加され、該電圧はＤＣＤＣコンバータ７１によって変圧され、ＤＣＤＣコンバータ７１は、変圧した電圧を負荷１２に出力する。これにより、負荷１２は給電される。ＤＣＤＣコンバータ７１は、図示しないスイッチ及びコイルを有し、該スイッチのオン／オフを繰り返すことによって変圧を行う。保護装置７０及びＤＣＤＣコンバータ７１を含むシステムは変圧システムとして機能し、ＤＣＤＣコンバータ７１は変圧装置として機能する。ＤＣＤＣコンバータ７１が負荷１２に出力する出力電圧は変圧電圧に該当する。
【００７４】
保護装置７０は、電源１０が出力した電圧が基準電圧Ｖｓ未満であり、かつ、ＤＣＤＣコンバータ７１が負荷１２に出力した出力電圧が基準電圧Ｖｕ（図７参照）未満である場合、電源１０が出力した電圧をそのままＤＣＤＣコンバータ７１に出力する。保護装置７０は、電源１０が出力した電圧が基準電圧Ｖｓ以上であるか、又は、ＤＣＤＣコンバータ７１が負荷１２に出力した出力電圧が基準電圧Ｖｕ以上である場合、電源１０からＤＣＤＣコンバータ７１への電圧の出力を停止させる。
【００７５】
ＤＣＤＣコンバータ７１は、保護装置７０からの電圧の出力が停止した場合、変圧を停止する。ＤＣＤＣコンバータ７１には作動を指示する作動信号が外部から入力される。ＤＣＤＣコンバータ７１は、作動信号が入力された場合、変圧を行う。
【００７６】
保護装置７０は、ＦＥＴ２０、出力回路２１、制御回路２２及び報知部２３を有する。保護装置７０は、実施の形態１における保護装置１１と比較して、実施の形態３における出力回路２１がツェナーダイオードＺ２を更に有している点が異なる。保護装置７０が有する構成部中のツェナーダイオードＺ２を除く他の構成部、即ち、ＦＥＴ２０，３１、報知部２３、バイポーラトランジスタ３０、抵抗Ｒ１，Ｒ２，・・・，Ｒ６、ツェナーダイオードＺ１は実施の形態１と同様に接続されている。また、ＦＥＴ２０のソースと、ツェナーダイオードＺ１のカソードとは電源１０の正極に接続されており、ＦＥＴ２０のドレインはＤＣＤＣコンバータ７１に接続されている。保護装置７０が有する構成部中のツェナーダイオードＺ２を除く他の構成部は、実施の形態１と同様に機能する。
ＤＣＤＣコンバータ７１は、ＦＥＴ２０のドレインから出力された電圧を変圧し、変圧した電圧を負荷１２の一端に出力する。
【００７７】
ツェナーダイオードＺ２のアノードは、ツェナーダイオードＺ１のアノードと、抵抗Ｒ１，Ｒ２夫々の一端とに接続され、ツェナーダイオードＺ２のアノードは、ＤＣＤＣコンバータ７１及び負荷１２間の接続ノードに接続されている。ツェナーダイオードＺ２では、アノードの電位を基準としてカソードに、一定の降伏電圧Ｖｃ（図７参照）以上の電圧が印加された場合にカソードからアノードに電流が流れる。このとき、抵抗Ｒ１の両端間には、ＤＣＤＣコンバータ７１が負荷１２に出力している出力電圧から降伏電圧Ｖｃを引いた電圧が印加される。
【００７８】
出力回路２１は、ＦＥＴ２０のソースに印加されている印加電圧が降伏電圧Ｖｂ以上である場合、印加電圧から降伏電圧Ｖｂを引いた電圧を制御回路２２及び報知部２３に出力する。出力回路２１は、ＤＣＤＣコンバータ７１の出力電圧が降伏電圧Ｖｃ以上である場合、ＤＣＤＣコンバータ７１の出力電圧から降伏電圧Ｖｃを引いた電圧を制御回路２２及び報知部２３に出力する。出力回路２１は、印加電圧が降伏電圧Ｖｂ未満であり、かつ、ＤＣＤＣコンバータ７１の出力電圧が降伏電圧Ｖｃ未満である場合、ゼロボルトを制御回路２２及び報知部２３に出力する。
以上のように、出力回路２１は、ＦＥＴ２０のソースに印加されている印加電圧と、ＤＣＤＣコンバータ７１が負荷１２に出力する出力電圧とに応じた電圧を出力電圧として出力する。
【００７９】
出力回路２１が基準電圧Ｖｔ以上の電圧を出力した場合、実施の形態１と同様に、バイポーラトランジスタ３０及びＦＥＴ３１が共にオンとなり、ＦＥＴ２０がオフとなる。報知部２３は、抵抗Ｒ１の両端間の電圧が基準電圧Ｖｔ以上である場合、実施の形態１と同様に、ＦＥＴ２０がオフであることを報知する。
【００８０】
保護装置７０の動作を説明する。以下では、ＤＣＤＣコンバータ７１が負荷１２に印加すべき一定電圧をＶｆとする。一定電圧ＶｆはツェナーダイオードＺ２の降伏電圧Ｖｃ未満である。ＤＣＤＣコンバータ７１が負荷１２に出力している出力電圧が一定電圧Ｖｆに維持されている場合において、ＦＥＴ２０のソースに印加されている印加電圧が基準電圧Ｖｓを超えて上昇した後に低下したときに行われる保護装置７０の動作は、図３を用いて説明した実施の形態１における保護装置１１の動作と同様である。実施の形態３においては、実施の形態１で述べた一定電圧Ｖｅは、負荷１２ではなく、ＤＣＤＣコンバータ７１に印加すべき一定電圧である。
【００８１】
報知部２３は、出力回路２１の出力電圧が基準電圧Ｖｕとなった場合に実施の形態１と同様に報知する。また、ＦＥＴ２０がオフとなってＦＥＴ２０のドレインからＤＣＤＣコンバータ７１への電圧の出力が停止した場合、ＤＣＤＣコンバータ７１は変圧を停止する。ＦＥＴ２０のドレインからＤＣＤＣコンバータ７１への電圧の出力が停止してから、ＤＣＤＣコンバータ７１は変圧を停止するまでの期間のオーダーはミリ秒又はマイクロ秒である。ＤＣＤＣコンバータ７１は、作動信号が入力された場合、変圧を行い、負荷１２への給電が容易に再開される。
【００８２】
図７は保護装置７０の動作を説明するためのタイミングチャートである。図７には、ＤＣＤＣコンバータ７１が負荷１２に出力している出力電圧、及び、出力回路２１が出力している出力電圧夫々の推移と、バイポーラトランジスタ３０、ＦＥＴ３１及びＦＥＴ２０夫々のオン／オフの推移とが示されている。図７を用いた説明では、一定電圧Ｖｆに維持されていたＤＣＤＣコンバータ７１の出力電圧が種々の要因で基準電圧Ｖｕを超えて上昇した場合に行われる保護装置７０の動作を説明する。
以下の説明では、電源１０がＦＥＴ２０のソースに印加されている印加電圧は一定電圧Ｖｅに維持されているとする。
【００８３】
ＤＣＤＣコンバータ７１の出力電圧が一定電圧Ｖｆである場合、一定電圧ＶｆはツェナーダイオードＺ２の降伏電圧Ｖｃ未満であるため、ＤＣＤＣコンバータ７１からツェナーダイオードＺ２に電流が流れることはない。ツェナーダイオードＺ２に電流が流れていない場合、抵抗Ｒ１に電流が流れることはないため、抵抗Ｒ１の両端間の電圧差はなく、出力回路２１から制御回路２２へ出力電圧はゼロボルトである。このとき、バイポーラトランジスタ３０のエミッタ及びベース間の電圧もゼロボルトとなるので、バイポーラトランジスタ３０はオフとなる。バイポーラトランジスタ３０がオフである場合、実施の形態１と同様に、ＦＥＴ３１及びＦＥＴ２０夫々はオフ及びオンとなる。
【００８４】
ＤＣＤＣコンバータ７１の出力電圧が種々の要因によって一定電圧Ｖｆから上昇してツェナーダイオードＺ２の降伏電圧Ｖｃを超えた場合、電流がＤＣＤＣコンバータ７１からツェナーダイオードＺ２及び抵抗Ｒ１の順に流れる。このとき、出力回路２１が制御回路２２に出力する出力電圧は、前述したように、ＤＣＤＣコンバータ７１の出力電圧から降伏電圧Ｖｃを引いた電圧となる。
【００８５】
ＤＣＤＣコンバータ７１の出力電圧が降伏電圧Ｖｃから上昇して基準電圧Ｖｕに到達するまでの間、出力回路２１の出力電圧も上昇しているが、バイポーラトランジスタ３０では、エミッタの電位を基準としたベースの電圧が一定の電圧未満であるため、バイポーラトランジスタ３０はオフを維持している。このため、ＦＥＴ３１及びＦＥＴ２０夫々もオフ及びオンに維持されている。
【００８６】
ＤＣＤＣコンバータ７１の出力電圧が更に上昇して基準電圧Ｖｕとなって、出力回路２１の出力電圧が基準電圧Ｖｕに対応する基準電圧Ｖｔ（＝Ｖｕ−Ｖｃ）となった場合、エミッタの電位を基準としたベースの電圧が一定の電圧以上となるため、バイポーラトランジスタ３０はオンとなる。バイポーラトランジスタ３０がオンとなった場合、実施の形態１と同様に、ＦＥＴ３１及びＦＥＴ２０夫々はオン及びオフとなる。
ＤＣＤＣコンバータ７１の出力電圧が基準電圧Ｖｕとなった場合、前述したように報知部２３は報知を行う。なお、Ｖｓ−Ｖｂ＝Ｖｕ−Ｖｃ（＝Ｖｔ）である。
【００８７】
ＦＥＴ２０がオフになった場合、ＦＥＴ２０のドレインからＤＣＤＣコンバータ７１への電圧の出力が停止するので、ＤＣＤＣコンバータ７１は変圧を停止する。これにより、ＤＣＤＣコンバータ７１の出力電圧はゼロボルトとなって、ツェナーダイオードＺ２の降伏電圧Ｖｃ未満となる。このとき、抵抗Ｒ１には電流が流れないため、出力回路２１が出力する出力電圧はゼロボルトとなる。
【００８８】
出力回路２１の出力電圧がゼロボルトとなるため、バイポーラトランジスタ３０はオフに戻り、ＦＥＴ３１及びＦＥＴ２０夫々もオフ及びオンに戻る。このとき、ＤＣＤＣコンバータ７１は変圧を停止しているため、負荷１２に給電されることはない。
作動信号は、例えば、負荷１２を作動させるための図示しないボタンをユーザが押した場合にＤＣＤＣコンバータ７１に入力されるように構成されている。この構成では、ＤＣＤＣコンバータ７１が変圧を停止した後にユーザが前述したボタンを押した場合、再び、ＤＣＤＣコンバータ７１は作動し、負荷１２に一定電圧Ｖｆを出力する。このように、ＦＥＴ２０がオフからオンに戻っても、即時にＤＣＤＣコンバータ７１が、変圧した電圧を負荷１２に出力することはない。
【００８９】
以上のように構成された制御回路２２は、出力回路２１の出力電圧が基準電圧Ｖｔ以上となって、印加電圧が基準電圧Ｖｓ以上であることを示したか、又は、ＤＣＤＣコンバータ７１の出力電圧が基準電圧Ｖｔ以上であることを示した場合、ＦＥＴ３１をオンにする。これにより、制御回路２２は、ＦＥＴ２０において、ソースの電位を基準としてゲートに閾値Ｖ１以上の電圧を印加し、ＦＥＴ２０をオフにする。このため、ＤＣＤＣコンバータ７１に基準電圧Ｖｓを超える電圧が印加されることはなく、更には、負荷１２に基準電圧Ｖｕを超える電圧が印加されることはないので、負荷１２及びＤＣＤＣコンバータ７１を備える電気機器を発煙又は発火等の事故から確実に保護することができる。
また、保護装置７０は、実施の形態１における保護装置１１の構成部を全て有しているため、保護装置１１が奏する効果を同様に奏する。
【００９０】
なお、保護装置７０は、電源１０から電流がツェナーダイオードＺ１，Ｚ２の順に流れることを防止するダイオードを更に有してもよい。また、保護装置７０は、ＤＣＤＣコンバータ７１から電流がツェナーダイオードＺ２，Ｚ１の順に流れることを防止するダイオードを更に有してもよい。また、ＤＣＤＣコンバータ７１は、ＦＥＴ２０のドレインからの電圧の出力が停止した場合に変圧を停止せず、作動し続けてもよい。この場合であっても、過電圧によって生じる発煙又は発火等の事故から、負荷１２を備える電気機器が保護される。
【００９１】
また、保護装置７０において、出力回路２１の代わりに、実施の形態２における出力回路５０と同様に構成された２つの回路を用いた出力回路を構成してもよい。該２つの回路を用いた保護装置では、一方の回路はＦＥＴ２０のソースに印加されている印加電圧に応じてハイレベル及びローレベルの電圧を出力し、他方の回路はＤＣＤＣコンバータ７１の出力電圧に応じてハイレベル及びローレベルの電圧を出力する。そして、２つの回路を用いた出力回路はＯＲ回路を更に有し、ＯＲ回路は、２つの回路夫々が出力した電圧に応じて、ハイレベル及びローレベルの電圧を、抵抗Ｒ２を介してバイポーラトランジスタ３０のベースに出力する。具体的には、ＯＲ回路は、前記２つの回路が出力した電圧の中でいずれか一方がハイレベルの電圧である場合にハイレベルの電圧を出力し、２つの回路が出力した電圧が共にローレベルの電圧である場合にローレベルの電圧を出力する。以上のような保護装置及び該保護装置を備える変圧システムであっても、ＤＣＤＣコンバータ７１に基準電圧Ｖｓ以上の電圧が印加されることはなく、更に、負荷１２に基準電圧Ｖｕ以上の電圧が印加されることはない。
【００９２】
（実施の形態４）
実施の形態１における保護装置１１では、電源１０がＦＥＴ２０のソース及びゲート間に印加している印加電圧を分圧回路３２によって分圧し、分圧した電圧をＦＥＴ２０のソース及びゲート間に印加している。しかし、電源１０がＦＥＴ２０のソースに印加している印加電圧が、ＦＥＴ２０のソース及びゲート間に印加することが可能な定格の範囲内にある場合、保護装置１１は分圧回路３２を有する必要はない。
以下では、実施の形態４について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と同様であるため、同様の符号を付してその説明を省略する。
【００９３】
実施の形態４における制御回路２２は分圧回路３２を有していない。具体的には、制御回路２２は抵抗Ｒ６を有していない。実施の形態４における制御回路２２は、バイポーラトランジスタ３０、ＦＥＴ３１及び抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５を有し、これらは実施の形態１と同様に接続されている。抵抗Ｒ５の他端は接地され、同様に接地されている電源１０の負極と接続されている。
【００９４】
バイポーラトランジスタ３０及びＦＥＴ３１夫々は実施の形態１と同様にオン／オフされ、閾値Ｖ１は、ゼロボルト未満であり、かつ、一定電圧Ｖｅの正負を反転した電圧以上の電圧に設定されている。ＦＥＴ３１がオフである場合、抵抗Ｒ５には電流は流れず、ＦＥＴ２０のソース及びドレイン間に、印加電圧として一定電圧Ｖｅ以上の電圧が印加される。このとき、ＦＥＴ２０において、ソースの電位を基準としてドレインに印加される電圧は、印加電圧の正負を反転した電圧であり、閾値Ｖ１未満の電圧である。このため、ＦＥＴ３１がオフである場合、実施の形態１と同様にＦＥＴ２０はオンとなる。
【００９５】
また、ＦＥＴ３１がオンである場合、実施の形態１と同様に、ＦＥＴ２０のソース及びドレイン間の電圧がゼロボルトとなるので、ＦＥＴ２０はオフとなる。
【００９６】
実施の形態４における保護装置１１は、印加電圧を分圧する分圧回路３２の構成を除く実施の形態１の他の構成を有している。このため、実施の形態４における保護装置１１は、実施の形態１における保護装置１１が奏する効果の中で、分圧回路３２によって得られる効果を除く他の効果を同様に奏する。
【００９７】
（実施の形態５）
実施の形態１における保護装置１１では、バイポーラトランジスタ３０がオンである場合、抵抗Ｒ３，Ｒ４は、電源１０がＦＥＴ２０のソースに印加している印加電圧を分圧し、分圧した電圧をＦＥＴ３１のソース及びゲート間に印加している。しかし、電源１０がＦＥＴ２０のソースに印加している印加電圧が、ＦＥＴ３１のソース及びゲート間に印加することが可能な定格の範囲内にある場合、保護装置１１は抵抗Ｒ３を有していなくてもよい。
【００９８】
以下では、実施の形態５について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と同様であるため、同様の符号を付してその説明を省略する。
【００９９】
実施の形態５における制御回路２２は、バイポーラトランジスタ３０、ＦＥＴ３１、分圧回路３２及び抵抗Ｒ２，Ｒ４を有し、これらは実施の形態１と同様に接続され、バイポーラトランジスタ３０のエミッタは接地され、同様に接地されている電源１０の負極に接続されている。実施の形態５における制御回路２２は抵抗Ｒ３を有していない。
【０１００】
実施の形態５におけるバイポーラトランジスタ３０は、実施の形態１と同様に、印加電圧が基準電圧Ｖｓ以上となって出力回路２１の出力電圧が基準電圧Ｖｔ以上となった場合にオンになり、印加電圧が基準電圧Ｖｓ未満となって出力回路２１の出力電圧が基準電圧Ｖｔ未満となった場合にオフとなる。
【０１０１】
バイポーラトランジスタ３０がオンとなった場合、電流が電源１０の正極から抵抗Ｒ４に流れ、電源１０の負極に戻る。ＦＥＴ３１のソース及びゲート間には、抵抗Ｒ４の両端間の電圧、即ち、印加電圧が印加され、ＦＥＴ３１において、ソースの電位を基準としたゲートの電圧は負の電圧である。
【０１０２】
ゼロボルト未満の閾値Ｖ２は、一定電圧Ｖｅの正負を反転した電圧以上の電圧に設定されている。このため、バイポーラトランジスタ３０がオンである場合、ＦＥＴ３１において、ソースの電位を基準としてゲートに、印加電圧の正負を反転した電圧が印加される。このとき、印加電圧は一定電圧Ｖｅ以上であるため、実施の形態１と同様にＦＥＴ３１はオンとなる。
またバイポーラトランジスタ３０がオフである場合、実施の形態１と同様に、ＦＥＴ３１のソース及びドレイン間の電圧がゼロボルトとなるので、ＦＥＴ３１はオフとなる。
【０１０３】
実施の形態５における保護装置１１は、バイポーラトランジスタ３０がオンである場合に、抵抗Ｒ３，Ｒ４によって印加電圧を分圧する構成を除く実施の形態１の他の構成を有している。このため、実施の形態５における保護装置１１は、実施の形態１における保護装置１１が奏する効果の中で、バイポーラトランジスタ３０がオンである場合に抵抗Ｒ３，Ｒ４によって印加電圧を分圧する構成によって得られる効果を除く他の効果を同様に奏する。
【０１０４】
（実施の形態６）
実施の形態１における保護装置１１では、電源１０から負荷１２へ流れる電流の遮断と、該遮断の解除とを行うスイッチとして、Ｐチャネル型のＦＥＴ２０を用いていた。しかし、遮断及び解除を行うスイッチとしてＰＮＰ型のバイポーラトランジスタ３０を用いてもよい。
以下では、実施の形態６について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と同様であるため、同様の符号を付してその説明を省略する。
【０１０５】
実施の形態６における保護装置１１は、実施の形態１における保護装置１１において、ＦＥＴ２０の代わりに、ＰＮＰ型のバイポーラトランジスタを有している。このバイポーラトランジスタのエミッタ、ベース及びコレクタ夫々は、ＦＥＴ２０のソース、ゲート及びドレインに対応する。従って、バイポーラトランジスタについて、エミッタは、電源１０の正極、出力回路２１及び制御回路２２に接続され、ベースは、エミッタと別に制御回路２２に接続され、コレクタは負荷１２の一端に接続されている。
【０１０６】
ＰＮＰ型のバイポーラトランジスタは、エミッタの電位を基準としてベースにゼロボルト未満の閾値、例えば−０．７ボルト以上の電圧が印加された場合、エミッタからコレクタへ電流が流れないので、オフとなる。また、ＰＮＰ型のバイポーラトランジスタは、エミッタの電位を基準としてベースに閾値未満の電圧が印加された場合、電流をエミッタからコレクタへ流すことが可能となるので、オンとなる。
【０１０７】
以上のように、ＰＮＰ型のバイポーラトランジスタは、実施の形態１におけるＦＥＴ２０と類似の特性を有するため、実施の形態１における保護装置１１において、ＦＥＴ２０の代わりにＰＮＰ型のバイポーラトランジスタを有する実施の形態６の保護装置１１は、実施の形態１と同様の効果を奏する。実施の形態６においては、ＰＮＰ型のバイポーラトランジスタが半導体スイッチとして機能する。
【０１０８】
（実施の形態７）
実施の形態１における制御回路２２では、Ｐチャネル型のＦＥＴ３１を用いてＦＥＴ２０をオフにしていた。しかし、ＦＥＴ２０をオフするスイッチとして、ＦＥＴ３１の代わりに、ＰＮＰ型のバイポーラトランジスタを用いてもよい。
以下では、実施の形態７について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と同様であるため、同様の符号を付してその説明を省略する。
【０１０９】
実施の形態７における制御回路２２は、ＦＥＴ３１の代わりに、ＰＮＰ型のバイポーラトランジスタを有している。このバイポーラトランジスタのエミッタ、ベース及びコレクタ夫々は、ＦＥＴ３１のソース、ゲート及びドレインに対応する。従って、ＦＥＴ３１の代わりに制御回路２２が有するバイポーラトランジスタについて、ベースは、バイポーラトランジスタ３０のコレクタと抵抗Ｒ４の一端とに接続され、エミッタは、抵抗Ｒ４の他端とＦＥＴ２０のソースとに接続され、コレクタはＦＥＴ２０のゲートに接続されている。
【０１１０】
ＦＥＴ３１の代わりに制御回路２２が有するバイポーラトランジスタは、実施の形態６で述べたＰＮＰ型のバイポーラトランジスタと同様に作用し、実施の形態１におけるＦＥＴ３１と類似の特性を有する。このため、実施の形態１における保護装置１１において、ＦＥＴ３１の代わりにＰＮＰ型のバイポーラトランジスタを有する実施の形態７の保護装置１１は、実施の形態１と同様の効果を奏する。実施の形態７においては、制御回路２が有するＰＮＰ型のバイポーラトランジスタがスイッチとして機能する。
【０１１１】
（実施の形態８）
実施の形態１における制御回路２２では、出力回路２１が出力している出力電圧が基準電圧Ｖｔ以上となった場合にバイポーラトランジスタ３０はオンになり、出力回路２１が出力している出力電圧が基準電圧Ｖｔ未満となった場合にバイポーラトランジスタ３０はオフになる。しかし、バイポーラトランジスタ３０の代わりにＮチャネル型のＦＥＴを用いてもよい。
以下では、実施の形態８について、実施の形態１と異なる点を説明する。後述する構成を除く他の構成については、実施の形態１と同様であるため、同様の符号を付してその説明を省略する。
【０１１２】
実施の形態８における制御回路２２は、実施の形態１における制御回路２２において、バイポーラトランジスタ３０の代わりに、Ｎチャネル型のＦＥＴを有している。このＮチャネル型のＦＥＴのソース、ゲート及びドレイン夫々は、バイポーラトランジスタ３０のエミッタ、ベース及びコレクタに対応する。従って、Ｎチャネル型のＦＥＴについて、ゲートは抵抗Ｒ２の他端に接続され、ソースは抵抗Ｒ３の一端に接続され、ドレインは、抵抗Ｒ４の一端と、ＦＥＴ３１のゲートとに接続されている。
【０１１３】
Ｎチャネル型のＦＥＴについて、ソースの電位を基準としてゲートに一定の電圧以上の電圧が印加された場合、ドレインからソースに電流が流れ、Ｎチャネル型のＦＥＴはオンとなる。更に、ソースの電位を基準としてゲートに印加されている電圧が一定の電圧未満である場合、ドレインからソースに電流が流れず、Ｎチャネル型のＦＥＴはオフとなる。
【０１１４】
このように、Ｎチャネル型のＦＥＴは、バイポーラトランジスタ３０と同様の特性を有する。
従って、実施の形態１における保護装置１１において、バイポーラトランジスタ３０をＮチャネル型のＦＥＴに置き換えた実施の形態８における保護装置１１も実施の形態１と同様の効果を奏する。実施の形態８においては、Ｎチャネル型のＦＥＴが第２のスイッチとして機能する。
【０１１５】
なお、実施の形態１〜８において、ＦＥＴ２０、又は、ＦＥＴ２０の代わりに用いられるＰＮＰ型のバイポーラトランジスタをオフにする構成は、Ｎチャネル型のＦＥＴ又はＰＮＰ型のバイポーラトランジスタ等のスイッチを用いて、ＦＥＴ２０のソース及びドレイン間の電圧差をゼロボルトにする構成に限定されない。ＦＥＴ２０、又は、ＦＥＴ２０の代わりに用いられるＰＮＰ型のバイポーラトランジスタをオフにする構成は、ＦＥＴ２０において、ソースの電位を基準として閾値Ｖ１以上の電圧をゲートに印加する構成であればよい。
【０１１６】
また、実施の形態１〜８に記載している特徴を組み合わせることによって、負荷１２を備える電気機器を、過電圧の印加によって生じる発煙又は発火等の事故から保護することができ、かつ、電源１０から負荷１２への給電を容易に再開することができ、更に、小型であり、安価に製造することができる種々の保護装置又は該保護装置を備える変圧システムを構成することができる。例えば、実施の形態２，４の特徴を組み合わせて、保護装置４０の構成部の中で抵抗Ｒ６を除く他の構成部を有する保護装置も、実施の形態４と同様の効果を奏する。また、実施の形態２，６の特徴を組み合わせて、保護装置４０の構成部の中でＦＥＴ２０を除く他の構成部と、ＦＥＴ２０の代わりとなるＰＮＰ型のバイポーラトランジスタとを有する保護装置も実施の形態２と同様の効果を奏する。更に、実施の形態３，４の特徴を組み合わせて、保護装置７０の構成部の中で抵抗Ｒ６を除く他の構成部を有する保護装置及び該保護装置を備える変圧システムも、実施の形態４の細装置が奏する効果の中で、分圧回路３２によって得られる効果を除く他の効果を同様に奏する。
【０１１７】
本発明に係る保護装置は、給電経路に設けられ、第１端、第２端及び第３端を有し、該第１端から前記第２端へ電流が流れ、前記第１端の電位を基準とした前記第３端の電圧が閾値（Ｖ１）以上である場合に前記電流を遮断し、前記電圧が前記閾値（Ｖ１）未満である場合に前記電流の遮断を解除する半導体スイッチ（２０）を備える保護装置（１１，４０）において、前記第１端に印加されている印加電圧に応じた電圧を出力する出力回路（２１，５０）と、該出力回路（２１，５０）が出力した出力電圧が、所定電圧（Ｖｓ）以上の前記印加電圧を示した場合に、前記第１端の電位を基準として前記第３端に前記閾値（Ｖ１）以上の電圧を印加し、前記出力電圧が、前記所定電圧（Ｖｓ）以上の前記印加電圧を示した後に前記所定電圧（Ｖｓ）未満の前記印加電圧を示した場合に、前記第１端の電位を基準として前記第３端に前記閾値（Ｖ１）未満の電圧を印加する制御回路（２２）とを備えることを特徴とする。
【０１１８】
本発明にあっては、半導体スイッチ（２０）が給電経路に設けられており、電流が半導体スイッチ（２０）の第１端から第２端へ流れる。半導体スイッチ（２０）は、第１端における電位を基準として第３端に印加されている電圧が閾値（Ｖ１）以上である場合、オフとなり、第１端から第２端へ流れる電流を遮断する。また、半導体スイッチ（２０）は、第２端における電圧を基準として、第３端に印加されている電圧が閾値（Ｖ１）未満である場合、オンとなり、第１端から第２端へ流れる電流の遮断を解除する。半導体スイッチ（２０）は、Ｐチャネル型のＦＥＴ又はＰＮＰ型のバイポーラトランジスタ等である。
【０１１９】
出力回路（２１，５０）は、第１端に印加されている印加電圧に応じた出力電圧を出力する。出力回路（２１，５０）は、例えば、印加電圧の高低に応じて高低となる出力電圧を出力する。出力回路（２１，５０）が出力した出力電圧が、所定電圧（Ｖｓ）以上の印加電圧を示した場合、例えば、出力電圧が一定の電圧以上となった場合、第１端の電位を基準として第３端に閾値（Ｖ１）以上の電圧を印加し、半導体スイッチ（２０）をオフにする。
これにより、半導体スイッチ（２０）を介して負荷又はＤＣＤＣコンバータ等に過電圧が印加されることはなく、過電圧によって生じる発煙又は発火等の事故から、負荷又はＤＣＤＣコンバータ等を備える電気機器が保護される。
【０１２０】
そして、出力電圧が、所定電圧（Ｖｓ）以上の印加電圧を示した後に所定電圧（Ｖｓ）未満の印加電圧を示した場合、例えば、出力回路（２１，５０）の出力電圧が一定の電圧以上の電圧から一定の電圧未満となった場合、第１端の電位を基準として第３端に閾値（Ｖ１）未満の電圧を印加し、半導体スイッチ（２０）をオンにする。
これにより、半導体スイッチ（２０）を介して負荷（１２）に接続している電源（１０）が出力している電圧が所定電圧（Ｖｓ）未満となった場合、半導体スイッチ（２０）がオンとなるので、給電が容易に再開される。
更に、装置内に多量の電流が流れることがないので、装置を小型で安価な部品で構成することが可能であり、装置も小型で安価となる。
【０１２１】
本発明に係る保護装置は、前記制御回路（２２）は、前記印加電圧を分圧し、分圧した電圧を前記第１端及び第３端間に印加する分圧回路（３２）を有することを特徴とする。
【０１２２】
本発明にあっては、制御回路（２２）に、半導体スイッチ（２０）の第１端に印加されている印加電圧を分圧する分圧回路（３２）が設けられており、分圧回路（３２）が分圧した電圧は、半導体スイッチ（２０）の第１端及び第３端間に印加する。従って、印加電圧が半導体スイッチ（２０）の第１端及び第３端間に印加することが可能な電圧の定格を超えている場合であっても、分圧回路（３２）によって、定格電圧未満の適切な電圧を半導体スイッチ（２０）の第１端及び第３端間に印加することが可能となる。
【０１２３】
本発明に係る保護装置は、前記第１端には電源（１０）の正極が接続されており、前記出力回路（２１）は、カソードが前記第１端に接続されているツェナーダイオード（Ｚ１）と、一端が該ツェナーダイオード（Ｚ１）のアノードに接続され、他端が前記電源（１０）の負極に接続されている抵抗（Ｒ１）とを有し、該抵抗（Ｒ１）の両端間の電圧が前記出力電圧として出力されるように構成してあることを特徴とする。
【０１２４】
本発明にあっては、出力回路（２１）はツェナーダイオード（Ｚ１）及び抵抗（Ｒ１）を有する。電源（１０）の正極と、ツェナーダイオード（Ｚ１）のカソードとが半導体スイッチ（２０）の第１端に接続されており、ツェナーダイオード（Ｚ１）のアノードは抵抗（Ｒ１）の一端に接続され、抵抗（Ｒ１）の他端は電源（１０）の負極に接続されている。そして、抵抗（Ｒ１）の両端間の電圧が出力電圧として出力される。
【０１２５】
このため、電源（１０）が半導体スイッチ（２０）の第１端に印加する印加電圧がツェナーダイオード（Ｚ１）の降伏電圧（Ｖｂ）未満である場合、電源からツェナーダイオード（Ｚ１）に電流が流れることはないので、消費電力が低い。
印加電圧がツェナーダイオード（Ｚ１）の降伏電圧（Ｖｂ）以上となった場合、ツェナーダイオード（Ｚ１）に電流が流れ、印加電圧がツェナーダイオード（Ｚ１）の降伏電圧（Ｖｂ）以上である状態では、印加電圧の高低に応じて高低となる出力電圧が出力される。
【０１２６】
本発明に係る保護装置は、前記閾値（Ｖ１）はゼロボルト未満であり、前記制御回路（２２）は、前記第１端及び第３端間に接続されているスイッチ（３１）を有し、前記出力電圧が前記所定電圧（Ｖｓ）以上の前記印加電圧を示した場合に前記スイッチ（３１）をオンにし、前記出力電圧が前記所定電圧（Ｖｓ）未満の前記印加電圧を示した場合に前記スイッチ（３１）をオフにするように構成してあることを特徴とする。
【０１２７】
本発明にあっては、制御回路（２２）はスイッチ（３１）を有し、スイッチ（３１）は第１端及び第３端間に接続されている。出力回路（２１，５０）が出力した出力電圧が所定電圧（Ｖｓ）以上の印加電圧を示した場合、スイッチ（３１）をオンする。このとき、半導体スイッチ（２０）の第１端及び第３端間の電圧差がゼロボルトとなる。半導体スイッチ（２０）がオン／オフとなる閾値（Ｖ１）はゼロボルト未満であるため、スイッチ（３１）がオンになることによって半導体スイッチ（２０）がオフとなる。
【０１２８】
また、出力電圧が所定電圧（Ｖｓ）未満の印加電圧を示した場合にスイッチ（３１）をオフにする。例えば、正極が半導体スイッチ（２０）の第１端に接続されている電源の負極に第３端が接続されている場合、第１端を基準として第３端に、印加電圧の正負を反転した閾値未満の電圧が印加され、半導体スイッチ（２０）がオンとなる。このように、半導体スイッチ（２０）を容易にオン／オフすることが可能である。
【０１２９】
本発明に係る保護装置は、前記第１端には電源（１０）の正極が接続されており、前記制御回路（２２）は、一端が前記第１端に接続してある第２の抵抗（Ｒ４）と、一端が該第２の抵抗（Ｒ４）の他端に接続してある第２のスイッチ（３０）と、一端が該第２のスイッチ（３０）の他端に接続され、他端が前記電源（１０）の負極に接続してある第３の抵抗（Ｒ３）とを有し、前記スイッチ（３１）は、前記第１端の電位を基準として前記第２の抵抗（Ｒ４）の他端に印加されている電圧がゼロボルト未満の第２の閾値（Ｖ２）以上である場合にオフになり、前記第１端の電位を基準として前記第２の抵抗（Ｒ４）の他端に印加されている電圧が前記第２の閾値（Ｖ２）未満である場合にオンになり、前記第２のスイッチ（３０）は、前記出力電圧が前記所定電圧（Ｖｓ）以上の前記印加電圧を示す場合にオンとなり、前記出力電圧が前記所定電圧（Ｖｓ）未満の前記印加電圧を示す場合にオフとなるように構成してあることを特徴とする。
【０１３０】
本発明にあっては、制御回路（２２）は第２の抵抗（Ｒ４）、第３の抵抗（Ｒ３）及び第２のスイッチ（３０）を有する。電源（１０）の正極と、第２の抵抗（Ｒ４）の一端とは半導体スイッチ（２０）の第１端に接続してあり、第２の抵抗（Ｒ４）の他端は第２のスイッチ（３０）の一端に接続してある。第２のスイッチ（３０）の他端は第３の抵抗（Ｒ３）の一端に接続され、第３の抵抗（Ｒ３）の他端は電源（１０）の負極に接続されている。第２の閾値（Ｖ２）はゼロ未満である。
【０１３１】
第２のスイッチ（３０）は、出力電圧が所定電圧（Ｖｓ）以上の印加電圧を示す場合にオンとなる。このとき、電流が電源（１０）から第２の抵抗（Ｒ４）、第２のスイッチ（３０）及び第３の抵抗（Ｒ３）の順に流れ、半導体スイッチ（２０）の第１端の電位を基準として第２の抵抗（Ｒ４）の他端に、第２の閾値（Ｖ２）未満の負の電圧が印加される。これにより、スイッチ（３１）がオンになる。
【０１３２】
また、第２のスイッチ（３０）は、出力電圧が所定電圧（Ｖｓ）未満の印加電圧を示す場合にオフとなる。このとき、電流が第２の抵抗（Ｒ４）に流れないため、半導体スイッチ（２０）の第１端と、第２の抵抗（Ｒ４）の他端との電圧差はゼロとなり、第１端の電位を基準として第２の抵抗（Ｒ４）の他端に第２の閾値（Ｖ２）以上の電圧が印加される。これにより、スイッチ（３１）がオフとなる。
【０１３３】
本発明に係る保護装置は、前記制御回路（２２）が前記第１端の電位を基準として前記第３端に前記閾値（Ｖ１）以上の電圧を印加した場合に、前記半導体スイッチ（２０）が遮断を行ったことを報知する報知部（２３）を備えることを特徴とする。
【０１３４】
本発明にあっては、半導体スイッチ（２０）において、制御回路（２２）が第１端の電位を基準として第３端に閾値以上の電圧を印加した場合、半導体スイッチ（２０）が遮断を行ったこと、即ち、半導体スイッチ（２０）をオフにしたことを報知する。
これにより、半導体スイッチ（２０）を介して給電されている機器が停止した原因を使用者に通知することが可能となる。
【０１３５】
本発明に係る変圧システムは、前述の保護装置（７０）と、前記半導体スイッチ（２０）の前記第２端から出力された電圧を変圧し、変圧した変圧電圧を出力する変圧装置（７１）とを備え、前記出力回路（２１）は、前記印加電圧及び変圧電圧に応じた電圧を前記出力電圧として出力し、前記制御回路（２２）は、該出力電圧が前記所定電圧（Ｖｓ）以上の前記印加電圧を示したか、又は、第２の所定電圧（Ｖｕ）以上の前記変圧電圧を示した場合に、前記第１端の電位を基準として前記第３端に前記閾値（Ｖ１）以上の電圧を印加するように構成してあることを特徴とする。
【０１３６】
本発明にあっては、半導体スイッチ（２０）の第２端から出力された電圧は変圧装置（７１）によって変圧され、変圧装置（７１）は、変圧した変圧電圧を例えば負荷に出力する。出力回路（２１）は、半導体スイッチ（２０）の第１端に印加されている印加電圧と、変圧電圧とに応じた電圧を出力電圧として出力する。制御回路（２２）は、印加電圧が所定電圧（Ｖｓ）以上であること、又は、変圧電圧が第２の所定電圧（Ｖｕ）以上であることを出力回路（２１）の出力電圧が示した場合、第１端の電位を基準として第３端に閾値（Ｖ１）以上の電圧を印加し、半導体スイッチ（２０）をオフにする。
これにより、変圧装置（７１）に過電圧が印加されないと共に、変圧装置（７１）から過電圧が出力されることはない。このため、変圧装置（７１）を有する電気機器は、過電圧の印加によって生じる発煙又は発火等の事故から確実に保護される。
【０１３７】
本発明に係る変圧システムは、前記変圧装置（７１）は、前記第２端からの電圧の出力が停止した場合に変圧を停止し、作動を指示する作動信号が入力された場合に前記変圧を行うように構成してあることを特徴とする。
【０１３８】
本発明にあっては、変圧装置（７１）は、半導体スイッチ（２０）がオフとなって半導体スイッチ（２０）の第２端からの電圧の出力が停止した場合に変圧を停止する。その後、変圧装置（７１）に作動を指示する作動信号が入力された場合、変圧装置（７１）は変圧を再開する。
このため、例えば、半導体スイッチ（２０）がオフになった直後に半導体スイッチ（２０）がオンに戻っても即時に変圧装置（７１）が変圧電圧を出力することはない。
【符号の説明】
【０１３９】
１０  電源
１１，４０，７０  保護装置
２０，３１  ＦＥＴ
２１，５０  出力回路
２２  制御回路
２３  報知部
３０  バイポーラトランジスタ
３２  分圧回路
７１  ＤＣＤＣコンバータ
Ｒ１，Ｒ３，Ｒ４  抵抗
Ｖ１，Ｖ２  閾値
Ｖｓ  基準電圧
Ｚ１  ツェナーダイオード
【図１】
2015130771.tif 000003
【図２】
2015130771.tif 000004
【図３】
2015130771.tif 000005
【図４】
2015130771.tif 000006
【図５】
2015130771.tif 000007
【図６】
2015130771.tif 000008
【図７】
2015130771.tif 000009