(57)【要約】      （修正有）【課題】ダイシング工程後チップに堆積プロセスを行うとき、チップの熱伝導を改善して膜の厚さを均一にする。【解決手段】第１の基板を準備する。スクライブライン領域によって分離された複数の矩形チップ領域を有する第２の基板１００を第１の基板上に貼着する。スクライブライン領域１２０に対応する第２の基板の部分を除去して第１の基板上に複数のチップを形成し、このうち、隣り合うチップ４００の間に少なくとも１つのブリッジ部１５０が形成され隣り合うチップがブリッジ部によって互いに連接する。結果として、堆積プロセス時のチップ間の熱伝導が良好かつ均一となる。【選択図】図１Ｃ
2015076615.tif 000002
【特許請求の範囲】
【請求項１】
チップパッケージを形成する方法であって、
第１の基板を準備する工程と、
スクライブライン領域によって分離された複数の矩形チップ領域を有する第２の基板を前記第１の基板上に貼着する工程と、
前記スクライブライン領域に対応する前記第２の基板の部分を除去して前記第１の基板上に複数のチップを形成し、前記複数のチップのうちの隣り合うチップの間に少なくとも１つのブリッジ部を形成する工程と、を含む方法。
【請求項２】
複数のブリッジ部が前記複数のチップのうちの隣り合うチップの間に形成され、前記隣り合うチップの各々の少なくとも１つの端縁部が前記複数のブリッジ部と接続する、請求項１に記載の方法。
【請求項３】
複数のブリッジ部が前記複数のチップのうちの隣り合うチップの間に形成され、前記隣り合うチップの各々の少なくとも１つの角部が前記複数のブリッジ部と接続する、請求項１に記載の方法。
【請求項４】
前記少なくとも１つのブリッジ部が４つのチップの各々の角部と接続する、請求項１に記載の方法。
【請求項５】
前記少なくとも１つのブリッジ部の厚さが前記第２の基板の厚さよりも小さい、請求項１に記載の方法。
【請求項６】
各チップがシールリングを含み、かつ前記少なくとも１つのブリッジ部の幅が、各チップの端縁部と、対応するシールリングとの間の距離より小さい、請求項１に記載の方法。
【請求項７】
前記少なくとも１つのブリッジ部を切断して、前記少なくとも１つのブリッジ部に対応する各チップが突出部を含むようにする工程をさらに含む請求項１に記載の方法。
【請求項８】
前記突出部が対応するチップの角部に位置し、かつ前記対応するチップの対角線の方向または少なくとも１つの端縁部に沿って外方に延伸する、請求項７に記載の方法。
【請求項９】
前記突出部が、上から見て矩形または多角形の輪郭を有する、請求項７に記載の方法。
【請求項１０】
第１の基板と、
前記第１の基板上に貼着された複数の矩形チップと、を含んでなり、少なくとも１つのブリッジ部が前記複数の矩形チップのうちの隣り合う矩形チップの間に配置されている、チップパッケージ。
【請求項１１】
複数のブリッジ部が前記複数の矩形チップのうちの隣り合う矩形チップの間に配置されており、前記隣り合う矩形チップの各々の少なくとも１つの端縁部が前記複数のブリッジ部に接続する、請求項１０に記載のチップパッケージ。
【請求項１２】
複数のブリッジ部が前記複数の矩形チップのうちの隣り合う矩形チップの間に配置されており、前記隣り合う矩形チップの各々の少なくとも１つの角部が前記複数のブリッジ部に接続する、請求項１０に記載のチップパッケージ。
【請求項１３】
前記少なくとも１つのブリッジ部が４つの前記矩形チップの各々の角部を連接させる、請求項１０に記載のチップパッケージ。
【請求項１４】
前記少なくとも１つのブリッジ部の厚さが前記複数の矩形チップの厚さより小さい、請求項１０に記載のチップパッケージ。
【請求項１５】
前記各矩形チップがシールリングを含み、かつ前記少なくとも１つのブリッジ部の幅が、前記各矩形チップの端縁部と、対応するシールリングとの間の距離より小さい、請求項１０に記載のチップパッケージ。
【請求項１６】
矩形チップと、 
前記矩形チップの角部から外方に延伸する少なくとも１つの突出部と、
を含むチップパッケージ。
【請求項１７】
前記少なくとも１つの突出部が、前記矩形チップの対角線の方向または少なくとも１つの端縁部に沿って外方に延伸する、請求項１６に記載のチップパッケージ。
【請求項１８】
前記少なくとも１つの突出部が、上から見て矩形または多角形の輪郭を有する、請求項１６に記載のチップパッケージ。
【請求項１９】
前記少なくとも１つの突出部の厚さが前記矩形チップの厚さより小さい、請求項１６に記載のチップパッケージ。
【請求項２０】
前記矩形チップがシールリングを含み、かつ前記少なくとも１つの突出部の幅が、前記矩形チップの端縁部と前記シールリングとの間の距離より小さい、請求項１６に記載のチップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１３年１０月７日に出願された米国仮特許出願第６１/８８７７００の利益を要求し、当該仮出願の全体が参照することにより本明細書に組み込まれる。
本発明は半導体パッケージ技術に関し、より詳細にはチップパッケージおよびそれを形成する方法に関する。
【背景技術】
【０００２】
チップパッケージプロセスは電子製品の作製において重要な工程である。チップパッケージは、外部の環境汚染物質からその中のチップを保護するだけでなく、チップパッケージ内部および外部の電子素子間の電気接続パスも提供する。
【０００３】
チップパッケージの製造プロセスは、キャリヤウェハに貼付されたウェハ基板を複数のチップにダイシングする工程を含む。次いで、キャリヤウェハおよびその上のチップを、堆積装置（ｄｅｐｏｓｉｔｉｏｎ ｅｑｕｉｐｍｅｎｔ）内のピン（ｐｉｎ）上に設置する。次に、ピンの高さを下げて、キャリヤウェハが完全に装置の作業面上にロードされるようにし、チップに堆積プロセスを行う、例えばチップに酸化層を堆積させる。
【０００４】
しかしながら、堆積装置のピンによってすでに支持されているキャリヤウェハの部分と、下方のピンとの間には真空ギャップが形成される。つまり、ピンによりすでに支持されているキャリヤウェハの部分は、装置の作業面と接触しない。したがって、堆積プロセス時において、真空ギャップに隣接する上方のチップは熱伝導が悪い。結果として、後にチップ上に形成される酸化層の厚さが不均一となり、よってチップパッケージの品質に影響を及ぼす。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
したがって、当該分野において、上述した問題を軽減または解消することのできるチップパッケージおよびそれを形成する方法の開発が必要である。
【課題を解決するための手段】
【０００６】
本発明の１実施形態は、第１の基板を準備する工程を含むチップパッケージを形成する方法を提供する。スクライブライン領域によって分離された複数の矩形チップ領域を有する第２の基板を第１の基板上に貼着する。スクライブライン領域に対応する第２の基板の部分を除去して第１の基板上に複数のチップを形成し、このうち、隣り合うチップの間に少なくとも１つのブリッジ部が形成される。
【０００７】
本発明の１実施形態は、第１の基板を含むチップパッケージを提供する。第１の基板上に複数の矩形チップが貼着されている。隣り合うチップの間に少なくとも１つのブリッジ部が形成される。
【０００８】
本発明の別の実施形態は、矩形チップを含むチップパッケージを提供する。少なくとも１つの突出部がチップの角部から外方に延伸する。
【０００９】
添付の図面を参照にしながら、以下の実施形態において詳細に説明を行う。
【図面の簡単な説明】
【００１０】
添付の図面を参照にしながら、後続の詳細な説明および実施例を読むことによって、本発明をより十分に理解することができる。
【図１Ａ】図１Ａは、本発明によるチップパッケージを形成する方法の代表的な実施形態の平面図である。
【図１Ｂ】図１Ｂは、本発明によるチップパッケージを形成する方法の代表的な実施形態の平面図である。
【図１Ｃ】図１Ｃは、本発明によるチップパッケージを形成する方法の代表的な実施形態の平面図である。
【図１Ｄ】図１Ｄは、本発明によるチップパッケージを形成する方法の代表的な実施形態の平面図である。
【図２Ａ】図２Ａは、図１Ａにおける線２Ａ−２Ａ’に沿った断面図である。
【図２Ｂ】図２Ｂは、図１Ｂにおける線２Ｂ−２Ｂ’に沿った断面図である。
【図２Ｃ】図２Ｃは、図１Ｃにおける線２Ｃ−２Ｃ’に沿った断面図である。
【図３Ａ】図３Ａは、本発明によるブリッジ部を有するチップパッケージの代表的な実施形態の平面図である。
【図３Ｂ】図３Ｂは、本発明による突出部を有するチップパッケージの代表的な実施形態の平面図である。
【図４Ａ】図４Ａは、本発明によるブリッジ部を有するチップパッケージの代表的な実施形態の平面図である。
【図４Ｂ】図４Ｂは、本発明による突出部を有するチップパッケージの代表的な実施形態の平面図である。
【図５Ａ】図５Ａは、本発明によるブリッジ部を有するチップパッケージの代表的な実施形態の平面図である。
【図５Ｂ】図５Ｂは、本発明による突出部を有するチップパッケージの代表的な実施形態の平面図である。
【発明を実施するための形態】
【００１１】
本開示の実施形態の製造および使用を以下に詳細に説明する。しかしながら、さまざまな特定の方法で具体化され得る多くの実施可能な発明概念を本開示の実施形態が提供するということに留意すべきである。説明される特定の実施形態は、実施形態を作製および使用するための特定の方法の例にすぎず、本開示の範囲を限定するものではない。本開示の開示された内容は、当業者により本開示の特許請求の範囲から導かれるすべての実施形態を含む。さらに、本開示では、各種実施形態における参照番号および／または文字を繰り返すことがある。この繰り返しは、簡単かつ明らかにするためのものであり、説明される異なる実施形態および／または構成間にのいかなる関係をも示唆しない。また、第１の層が第２の層の上のまたは上にあるものとして言及されるとき、第１の層は、第２の層に直接接触しているか、または１つもしくは複数の物質層を介して第２の層と離間している可能性がある。
【００１２】
本発明の一つの実施形態によるチップパッケージは、微小電気機械システムチップをパッケージするのに用いることができる。しかし、本発明の実施形態はそれに限定されることはない。例えば、本発明の実施形態のチップパッケージは、デジタルまたはアナログ回路のような集積回路の能動もしくは受動素子または電子部品をパッケージするのに実施され得る。例えば、チップパッケージは、電気光学素子、微小電気機械システム（ＭＥＭＳ）、マイクロ流体システム、および熱、光、容量、圧力などのような物理量の変化を測定する物理センサーに関連する。特に、ウェハレベルパッケージ（ｗａｆｅｒ−ｌｅｖｅｌ ｐａｃｋａｇｅ, ＷＳＰ）プロセスは任意で、イメージセンサー素子、発光ダイオード（ＬＥＤｓ）、太陽電池、ＲＦ回路、加速器、ジャイロスコープ、マイクロアクチュエータ、弾性表面波素子、圧力センサー、インクプリンターヘッドなどのような半導体チップをパッケージするのに用いられ得る。
【００１３】
前記したウェハレベルパッケージプロセスとは主に、ウェハ段階においてパッケージステップが完了した後に、複数のチップを有するウェハを切断して個々のパッケージを得ることを意味する。しかし、特定の実施形態では、分離された複数の半導体チップをキャリアウェハ上に再度配列させてからパッケージすることができ、これもウェハレベルパッケージプロセスと呼ぶことができる。加えて、前記ウェハレベルパッケージプロセスは、集積回路を有する複数のウェハを重ね合せることによって、多層集積回路素子を備えたチップパッケージを形成するのにも適用できる。
【００１４】
本発明によるチップパッケージを形成する方法の代表的な実施形態が図１Ａ〜１Ｄ、および２Ａ〜２Ｃによって示されており、図１Ａ〜１Ｄは、本発明によるチップパッケージを形成する方法の代表的な実施形態の平面図であり、図２Ａ、２Ｂおよび２Ｃはそれぞれ、図１Ａにおける線２Ａ−２Ａ’、 図１Ｂにおける線２Ｂ−２Ｂ’、および図１Ｃにおける線２Ｃ−２Ｃ’に沿った断面図である。
【００１５】
図１Ａおよび２Ａを参照する。第１の基板２００を準備する。第１の基板２００は、半導体素基板（ｒａｗ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｓｕｂｓｔｒａｔｅ）、ガラス基板またはその他の適したキャリヤ基板であり得る。当該実施形態では、第２の基板１００を接着層２１０により第１の基板２００に貼着する。第２の基板１００は、ウェハレベルパッケージに適しているシリコンウェハのような半導体ウェハであってよい。ウェハレベルパッケージによってチップパッケージを形成すると、加工コストおよび時間を低減することができる。第２の基板１００は、スクライブライン（ｓｃｒｉｂｅｄ−ｌｉｎｅ）領域１２０により分けられた複数の矩形チップ領域１１０を有する。１実施形態において、各チップ領域１１０は、イメージセンサー素子もしくは発光素子のような電気光学素子、または微小電気機械システム、マイクロ流体システム、物理センサー、太陽電池、ＲＦ回路、加速器、ジャイロスコープ、マイクロアクチュエータ、弾性表面波素子、圧力センサー、インクプリンターヘッドもしくはパワーチップモジュールのようなその他の電子素子を含み得る素子領域（図示せず）を含む。
【００１６】
次に、堆積プロセスにより第２の基板１００上にフォトレジスト材料層（図示せず）を形成し、次いでフォトレジスト材料層に露光および現像プロセスを行うなどのリソグラフィープロセスによってパターン形成されたマスク層３００を形成する。図１Ｂおよび２Ｂに示されるように、パターン形成されたマスク層３００は、スクライブライン領域１２０に対応する第２の基板１００の部分を露出させる。
【００１７】
次に、第２の基板１００上のパターン形成されたマスク層３００を用いて、ドライエッチングプロセス、ウェットエッチングプロセス、プラズマエッチングプロセス、反応性イオンエッチングプロセス、またはその他の適したエッチングプロセスのようなエッチングプロセスを実行することにより、スクライブライン領域１２０に対応する第２の基板１００の部分を除去する。結果として、複数の矩形チップ４００が第１の基板２００上に形成されると共に、隣り合うチップ４００の間にブリッジ部１５０が形成される。次いで、図１Ｃおよび２Ｃに示されるように、パターン形成されたマスク層３００を除去する。
【００１８】
前記したエッチングプロセスにおいて、第２の基板１００のスクライブライン領域１２０内に、複数の第１の開口１３０、複数の第２の開口１４０および複数の第３の開口１４５を形成する。図２Ｃに示されるように、第１の開口１３０の深さＴ１は第２の基板１００の厚さＴ２よりも小さい、つまり第１の開口１３０は第２の基板１００を貫通せず、一方、第２の開口１４０および第３の開口１４５は第２の基板１００を貫通することによって第２の基板１００の下の接着層２１０を露出させる。スクライブライン領域１２０内の第１の開口１３０、第２の開口１４０および第３の開口１４５は互いに連通しており、これにより第２の基板１００が複数のチップ４００に分けられる。また、図１Ｃに示されるように、第１の開口１３０の下に残っている第２の基板１００の部分は、隣り合うチップ４００間の複数のブリッジ部１５０を形成する。他の実施形態では、２つの隣り合うチップ４００の間にブリッジ部１５０が１つのみ形成されることとしてよい。
【００１９】
前記したエッチングプロセスにおいて、第２の基板１００のスクライブライン領域１２０のエッチング深さは、第２の開口１４０および第３の開口１４５に対応するマスク層３００のパターニング開口のサイズを変えることによって調整可能である（つまり、エッチング深さは、第１の開口１３０に対応するマスク層３００のパターンのサイズを変えることによっても調整可能である）。例えば、第１の開口１３０に対応するマスク層３００のパターンのサイズを縮小することで、第１の開口１３０の深さを大きくすることができる。すなわち、第１の開口１３０下方のブリッジ部１５０の厚さが縮小される。
【００２０】
図１Ｃに示されるように、当該実施形態において、隣り合うチップ４００の各々の各角部（ｃｏｒｎｅｒ）は２つのブリッジ部１５０と接続しており、かつ隣り合うチップ４００の各々の端縁部（ｅｄｇｅ）は２つのブリッジ部１５０により連接している。図２Ｃに示されるように、ブリッジ部１５０の厚さＴ３は第２の基板１００の厚さＴ２よりも小さいため、後続のシンギュレーション（ｓｉｎｇｕｌａｔｉｏｎ）プロセスが容易になる。当該実施形態において、深さＴ１は０以上であり得る。深さＴ１が０に等しいとき、ブリッジ部１５０の厚さＴ３は第２の基板１００の厚さＴ２に等しい。図１Ｃおよび２Ｃの実施形態では、スクライブライン領域１２０により分けられたチップ４００は、実質的にアレイ状に配列している。同じ行（ｒｏｗ）中の隣り合うチップ４００の間に２つのブリッジ部１５０があり、同じ列（ｃｏｌｕｍｎ）中の隣り合うチップ４００の間に２つのブリッジ部１５０がある。図１Ｃおよび２Ｃに示されるブリッジ部１５０の数、上から見た輪郭および位置は例示であり、それらはこれに限定されないということが、理解されるべきである。ブリッジ部１５０の実際の数、上から見た輪郭および位置は設計の要求により決定される。
【００２１】
当該実施形態において、第２の基板１００を、ブリッジ部１５０を有する複数のチップ４００に分けた後、チップパッケージを形成する方法はさらに、第１の基板２００およびその上のチップ４００を堆積装置（図示せず）中に配置して、チップ４００の表面上に、絶縁コーティングとしての酸化物、窒化物または他の適切な誘電体のような絶縁層（図示せず）を形成する工程を含む。
【００２２】
１実施形態において、チップ４００は、チップ４００の素子領域（図示せず）の端縁部に隣接するシールリング１６０（図１Ｄに示されている）を含む。後続のダイシングプロセスをスクライブライン領域１２０に沿って行う際、シールリング１６０はチップ４００の内部を保護し、ダイシングプロセスによって生じる応力がスクライブライン領域１２０からチップ４００の内部へ伝わるのを防ぐことができる。よって、チップ４００内部の素子および回路構造が損傷することを回避できる。加えて、シールリング１６０は、外部環境による影響を受けないように素子領域を保護することもできる。例えば、シールリング１６０は、チップパッケージ内に水分または汚染物質が入るのをブロックするのに役立つ。図１Ｄに示されるように、１実施形態では、ブリッジ部１５０の幅、つまり後に形成される突出部４１０の幅Ｗは、チップ４００の端縁部４０１とシールリング１６０との間の距離Ｄよりも小さい。
【００２３】
前記実施形態によれば、パターン形成されたマスク層３００を用いて第２の基板１００をエッチングすることにより、第２の基板１００を貫通することなくスクライブライン領域１２０内に第１の開口１３０を形成し、かつ第２の基板１００を貫通するようにスクライブライン領域１２０内に第２の開口１４０を形成する。結果として、第２の基板１００が複数のチップ４００に分離されると共に、第１の開口１３０の下の第２の基板１００の残った部分が、隣り合うチップ４００の間にブリッジ部１５０を形成する。ブリッジ部１５０により隣り合うチップ４００を互いに連接させることによって、後続の堆積プロセスにおいて熱伝導経路を形成でき、これによりチップ４００間の熱伝導が良好かつ均一となる。故に、後にチップ４００上に堆積される絶縁層の厚さが均一となり、かつ縮小するのを回避することができる。したがって、上述の実施形態によるチップパッケージを形成する方法は、ウェハの一部と堆積装置のピンとの間に形成されると共に、熱伝導を低下させる真空ギャップの問題を解消することができ、これによりチップパッケージの品質が改善される。
【００２４】
次に、図１Ｄを参照する。上述した絶縁層の形成後、チップパッケージを形成する方法はさらに、スクライブライン領域１２０に沿ってダイシングプロセスを行う工程を含む。隣り合うチップ４００間のブリッジ部１５０および第１の基板２００を切断して各チップ４００を完全に分離し、突出部４１０が各チップ４００の角部に形成されると共に外方へ延伸する。
【００２５】
１実施形態では、チップ４００の各角部には、２つの突出部４１０が形成されている。これらの２つの突出部４１０は、各々の角部の２つの端縁部に沿ってそれぞれ外方に延伸し、かつ互いに垂直である。突出部４１０の幅Ｗは、チップ４００の端縁部４０１とシールリング１６０との間の距離Ｄより小さい。１実施形態において、突出部４１０は、上から見て矩形の輪郭を有する。図１Ｄに示される突出部４１０の数、上から見た輪郭および位置は例示であり、それらはこれに限定されないということは、当然わかることである。突出部４１０の実際の数、上から見た輪郭および位置は設計の要求により決定される。
【００２６】
図３Ａおよび３Ｂを参照する。本発明によるチップパッケージのブリッジ部および各々の突出部の別の代表的な実施形態の平面図が示されており、このうち図１Ｃおよび１Ｄにおけるのと同じ図３Ａおよび３Ｂ中の構成要素には、図１Ｃおよび１Ｄにおけるのと同じ参照番号を付しており、簡潔とするために重ねて説明はしない。図３Ａに示されるチップパッケージ構造は図１Ｃに示されるものと類似する。それらの間の違いは、図３Ａに示されるチップパッケージ構造が、同じ列中で隣り合う矩形チップ４００の間に配置されたブリッジ部１５０が１つのみである点、および同様に同じ行中で隣り合うチップ４００の間に配置されたブリッジ部１５０が１つのみである点である。すなわち、各チップ４００の２つの端縁部は異なるブリッジ部１５０と接続し、かつ各チップ４００の各端縁部は１つのブリッジ部１５０だけに接続する。
【００２７】
図３Ｂに示される チップパッケージ構造は図１Ｄに示されるものと類似する。それらの間の違いは、図３Ｂに示される矩形チップ４００が、その１つの角部のみに互いに垂直な２つの突出部４１０を含む点である。さらに、先述した角部と同じ対角線上に位置するもう一つの角部には突出部４１０は無く、一方、チップ４００の他の２つの角部には突出部４１０が１つだけある。
【００２８】
図４Ａおよび４Ｂを参照する。本発明によるチップパッケージのブリッジ部および各々の突出部のまた別の代表的な実施形態の平面図が示されており、このうち図１Ｃおよび１Ｄにおけるのと同じ図４Ａおよび４Ｂ中の構成要素には、図１Ｃおよび１Ｄにおけるのと同じ参照番号を付しており、簡潔とするために重ねて説明はしない。図４Ａに示されるチップパッケージ構造は図１Ｃに示されるものと類似する。それらの間の違いは、図４Ａに示されるチップパッケージ構造が、隣り合う２つの行または列において、隣接する４つのチップ４００を連接させる複数のブリッジ部１５０を含む点である。すなわち、各ブリッジ部１５０は隣接する４つのチップ４００の角部を連接させる。言い換えると、チップ４００の各角部は、チップ４００の対角線の延伸方向に位置する別のチップ４００の別の角部と、チップ４００の同一の対角線の延伸方向に沿って伸びるブリッジ部１５０によって連接する。
【００２９】
図４Ｂに示されるチップパッケージ構造は図１Ｄに示されるものと類似する。それらの間の違いは、図４Ｂに示される矩形チップ４００が、その各角部にある突出部４１０が一つだけである点である。突出部４１０はチップ４００の対角線の延伸方向に伸び、かつ上から見て多角形の輪郭を有している。
【００３０】
図５Ａおよび５Ｂを参照する。本発明によるチップパッケージのブリッジ部および各々の突出部のまた別の代表的な実施形態の平面図が示されており、このうち図４Ａおよび４Ｂにおけるのと同じ図５Ａおよび５Ｂ中の構成要素には、図４Ａおよび４Ｂにおけるのと同じ参照番号を付しており、簡潔とするために重ねて説明はしない。図５Ａに示されるチップパッケージ構造は図４Ａに示されるものと類似する。それらの間の違いは、図４Ａおよび５Ａに示されるブリッジ部１５０が、上から見て異なる多角形の輪郭を有している点である。さらに、図５Ａに示される各ブリッジ部１５０は、各々のチップ４００の対角線の延伸方向、および各々のチップ４００の２つの端縁部にそれぞれ垂直である他の２つの方向に沿って、３つの隣り合うチップ４００の３つの角部に伸びる。言い換えると、図５Ａに示される各チップ４００の各角部は、チップ４００の対角線の延伸方向に位置する別のチップ４００の別の角部と、チップ４００の同一の対角線の延伸方向に沿って伸びるブリッジ部１５０によって連接するだけでなく、チップ４００の２つの端縁部にそれぞれ垂直である２つの他の方向に沿ってさらに延伸するブリッジ部１５０によって、他の２つのチップ４００の角部とも連接する。
【００３１】
図５Ｂに示されるチップパッケージ構造は図４Ｂに示されるものと類似する。それらの間の違いは、図４Ｂおよび５Ｂに示されるブリッジ部１５０が、上から見て異なる多角形の輪郭を有している点である。さらに、チップ４００の各角部における突出部４１０は、チップ４００の対角線の延伸方向のみならず、チップ４００の２つの端縁部に垂直な他の２つの方向にも沿って外方へ延伸する。
【００３２】
第２の基板１００を複数の矩形チップにダイシングする工程と、次いで第１の基板２００をダイシングする工程と、を含む２段階のダイシングステップの代わりに、上述した実施形態によれば、パターン化マスク層３００を用いて第２の基板１００をエッチングすることで、複数のチップ４００と、隣り合うチップ４００間の少なくとも１つのブリッジ部１５０とを形成する。次いで、第１の基板２００をダイシングし、これにより隣り合うチップ４００がブリッジ部１５０によって互いに連接する。結果として、チップ４００間の熱伝導が良好かつ均一となる。故に、チップ４００上に堆積される絶縁層の厚さが均一となり、よってチップパッケージの品質が改善される。
【００３３】
本発明を例により、かつ好ましい実施形態の観点から説明してきたが、本発明はそれら開示した実施形態に限定はされないと理解されなければならない。むしろ、（当業者には明らかであるような）様々な変更および類似の配置をカバーすることが意図されている。よって、かかる全ての変更および類似の配置を包含するよう、添付の特許請求の範囲には最も広い解釈が与えられなければならない。
【符号の説明】
【００３４】
１００…第２の基板
１１０…チップ領域
１２０…スクライブライン領域
１３０…第１の開口
１４０…第２の開口
１４５…第３の開口
１５０…ブリッジ部
１６０…シールリング
２００…第１の基板
２１０…接着層
３００…マスク層
４００…チップ
４０１…端縁部
４１０…突出部
Ｄ…距離
Ｔ１、Ｔ２、Ｔ３…厚さ
Ｗ…幅
【図１Ａ】
2015076615.tif 000003
【図１Ｂ】
2015076615.tif 000004
【図１Ｃ】
2015076615.tif 000005
【図１Ｄ】
2015076615.tif 000006
【図２Ａ】
2015076615.tif 000007
【図２Ｂ】
2015076615.tif 000008
【図２Ｃ】
2015076615.tif 000009
【図３Ａ】
2015076615.tif 000010
【図３Ｂ】
2015076615.tif 000011
【図４Ａ】
2015076615.tif 000012
【図４Ｂ】
2015076615.tif 000013
【図５Ａ】
2015076615.tif 000014
【図５Ｂ】
2015076615.tif 000015
【外国語明細書】
2015076615000001.pdf