(57)【要約】【課題】電力変換装置の停止時に系統電圧に過電圧を発生させることなく停止することのできる電力変換装置の制御装置を提供することにある。【解決手段】電力系統３０に接続され、直列に接続された変換器ユニット１ｕ１〜１ｗ６で構成される電力変換装置１０を制御する制御装置２０であって、変換器ユニット１ｕ１〜１ｗ６をゲートブロックする場合に、変換器ユニット１ｕ１〜１ｗ６から出力される直流電圧を制御するために、変換器ユニット１ｕ１〜１ｗ６のスイッチング素子１１〜１４を予め決められたパターンＰＴ１〜ＰＴ４に制御し、変換器ユニット１ｕ１〜１ｗ６に流れる電流Ｉｕが、変換器ユニット１ｕ１〜１ｗ６をゲートブロックしても過電圧が発生しない程度に小さくなったことを判断し、過電圧が発生しない程度に小さくなったと判断した場合、変換器ユニット１ｕ１〜１ｗ６をゲートブロックする。【選択図】図１
2015050851.tif 000002
【特許請求の範囲】
【請求項１】
電力系統に接続され、直列に接続された複数の変換器ユニットで構成される電力変換装置を制御する電力変換装置の制御装置であって、
前記複数の変換器ユニットをゲートブロックする場合に、前記複数の変換器ユニットから出力される直流電圧を制御するために、少なくとも１つの前記変換器ユニットのスイッチング素子を予め決められたパターンに制御する直流電圧制御手段と、
前記複数の変換器ユニットに流れる電流が、前記複数の変換器ユニットをゲートブロックしても過電圧が発生しない程度に小さくなったことを判断する電流判断手段と、
前記電流判断手段により、前記過電圧が発生しない程度に小さくなったと判断された場合、前記複数の変換器ユニットをゲートブロックするゲートブロック手段と
を備えることを特徴とする電力変換装置の制御装置。
【請求項２】
前記直流電圧制御手段は、前記スイッチング素子を予め決められたパターンに制御しない前記変換器ユニットをゲートブロックすること
を特徴とする請求項１に記載の電力変換装置の制御装置。
【請求項３】
前記直流電圧制御手段は、前記複数の変換器ユニットから出力される直流電圧を、前記電力系統から前記複数の変換器ユニットに電流が流入しない電圧にすること
を特徴とする請求項１又は請求項２に記載の電力変換装置の制御装置。
【請求項４】
電力系統に接続され、直列に接続された複数の変換器ユニットで構成される電力変換装置を制御する電力変換装置の制御方法であって、
前記複数の変換器ユニットをゲートブロックする場合に、前記複数の変換器ユニットから出力される直流電圧を制御するために、少なくとも１つの前記変換器ユニットのスイッチング素子を予め決められたパターンに制御し、
前記複数の変換器ユニットに流れる電流が、前記複数の変換器ユニットをゲートブロックしても過電圧が発生しない程度に小さくなったことを判断し、
前記過電圧が発生しない程度に小さくなったと判断した場合、前記複数の変換器ユニットをゲートブロックすること
を含むことを特徴とする電力変換装置の制御方法。
【請求項５】
電力系統に接続され、直列に接続された複数の変換器ユニットと、
前記複数の変換器ユニットをゲートブロックする場合に、前記複数の変換器ユニットから出力される直流電圧を制御するために、少なくとも１つの前記変換器ユニットのスイッチング素子を予め決められたパターンに制御する直流電圧制御手段と、
前記複数の変換器ユニットに流れる電流が、前記複数の変換器ユニットをゲートブロックしても過電圧が発生しない程度に小さくなったことを判断する電流判断手段と、
前記電流判断手段により、前記過電圧が発生しない程度に小さくなったと判断された場合、前記複数の変換器ユニットをゲートブロックするゲートブロック手段と
を備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置を制御する制御装置に関する。
【背景技術】
【０００２】
一般に、電力変換装置として、複数の変換器ユニット（例えば、ＩＧＢＴ(insulated gate bipolar transistor)ユニット）をカスケード接続（直列接続）したカスケード変換器が知られている。また、直列接続されたサブシステムを有する整流器アームで構成される電力変換装置において、サブシステムの故障時における制御方法が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２００９−５０９４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、複数の変換器ユニットを直列接続して構成された電力変換装置には、次のような課題が生じる。
【０００５】
変換器ユニットを構成するスイッチング素子には、ダイオードが接続されている。また、電力変換装置と電力系統の間には、リアクトルが設けられ、かつケーブルのインダクタンス成分がある。このため、電力変換装置を停止（ゲートブロック）しても、これらのインダクタンス成分により、電流は直ぐには減衰せずに、ダイオードを通って電流が流れ続ける。このとき、電流が流れなくなるまでは、全ての変換器ユニットから直流電圧が発生する。通常、１つの相を構成する全ての変換器ユニットから出力される合計の直流電圧は、電力変換装置が接続されている電力系統の相電圧のピーク値よりも高い。発生した直流電圧が電力系統に出力されると、系統電圧が過電圧となる。この過電圧が保護レベルを超えると、過電圧保護継電器が動作する可能性がある。
【０００６】
そこで、本発明の目的は、電力変換装置の停止時に系統電圧に過電圧を発生させることなく停止することのできる電力変換装置の制御装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の観点に従った電力変換装置の制御装置は、電力系統に接続され、直列に接続された複数の変換器ユニットで構成される電力変換装置を制御する電力変換装置の制御装置であって、前記複数の変換器ユニットをゲートブロックする場合に、前記複数の変換器ユニットから出力される直流電圧を制御するために、少なくとも１つの前記変換器ユニットのスイッチング素子を予め決められたパターンに制御する直流電圧制御手段と、前記複数の変換器ユニットに流れる電流が、前記複数の変換器ユニットをゲートブロックしても過電圧が発生しない程度に小さくなったことを判断する電流判断手段と、前記電流判断手段により、前記過電圧が発生しない程度に小さくなったと判断された場合、前記複数の変換器ユニットをゲートブロックするゲートブロック手段とを備える。
【発明の効果】
【０００８】
本発明によれば、電力変換装置の停止時に系統電圧に過電圧を発生させることなく停止することのできる電力変換装置の制御装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る電力変換装置の構成を示す構成図。
【図２】第１の実施形態に係る、電力系統から流入する方向に電流が流れているときにゲートブロックされた変換器ユニットの回路を示す回路図。
【図３】第１の実施形態に係る、電力系統に流出する方向に電流が流れているときにゲートブロックされた変換器ユニットの回路を示す回路図。
【図４】過電圧を抑制する制御をしない場合のゲートブロック前後の電力系統のＵ相系統電圧を示す波形図。
【図５】過電圧を抑制する制御をしない場合のゲートブロック前後のＵ相変換器のＵ相出力電圧を示す波形図。
【図６】第１の実施形態におけるゲートブロック時に行う変換器ユニットのスイッチング素子の状態の第１のパターンを示す回路図。
【図７】第１の実施形態におけるゲートブロック時に行う変換器ユニットのスイッチング素子の状態の第２のパターンを示す回路図。
【図８】第１の実施形態におけるゲートブロック時に行う変換器ユニットのスイッチング素子の状態の第３のパターンを示す回路図。
【図９】第１の実施形態におけるゲートブロック時に行う変換器ユニットのスイッチング素子の状態の第４のパターンを示す回路図。
【図１０】第１の実施形態に係る制御装置による電力変換装置をゲートブロックする制御手順を示すフローチャート。
【図１１】本発明の第２の実施形態に係る制御装置による電力変換装置をゲートブロックする制御手順を示すフローチャート。
【発明を実施するための形態】
【００１０】
以下図面を参照して、本発明の実施形態を説明する。
【００１１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電力変換装置１０の構成を示す構成図である。なお、図面における同一部分には同一符号を付してその詳しい説明を省略し、異なる部分について主に述べる。
【００１２】
電力変換装置１０は、三相交流電力系統３０の各相の系統電圧Ｅｕ，Ｅｖ，Ｅｗを制御する装置である。電力変換装置１０は、カスケード接続された複数の変換器ユニット１ｕ１〜１ｗ６で構成されるカスケード変換器である。変換器ユニット１ｕ１〜１ｗ６は、例えば、フルブリッジで構成されたＩＧＢＴ(insulated gate bipolar transistor)ユニットである。電力変換装置１０は、制御装置２０により制御される。
【００１３】
電力変換装置１０は、３相分の相変換器で構成される。Ｕ相変換器は、６つの変換器ユニット１ｕ１〜１ｕ６がカスケード接続された構成である。Ｖ相変換器は、６つの変換器ユニット１ｖ１〜１ｖ６がカスケード接続された構成である。Ｗ相変換器は、６つの変換器ユニット１ｗ１〜１ｗ６がカスケード接続された構成である。各相の変換器は、それぞれリアクトルＬａｃを介して、電力系統３０に接続されている。
【００１４】
なお、各相の変換器は、同様に構成されているため、以降では、主にＵ相変換器について説明し、Ｖ相及びＷ相の変換器は、同様に構成されているものとして、説明を適宜省略する。また、全ての変換器ユニット１ｕ１〜１ｗ６は、同様に構成されているため、全ての変換器ユニット１ｕ１〜１ｗ６に共通する説明については、変換器ユニット１として説明する。
【００１５】
変換器ユニット１は、４つのスイッチング素子（ＩＧＢＴ）１１，１２，１３，１４、４つのダイオード２１，２２，２３，２４、及びコンデンサ２で構成される。ダイオード２１〜２４は、それぞれスイッチング素子１１〜１４と逆並列に接続されている。２つのスイッチング素子１１，１２は、直列に接続されている。残りの２つのスイッチング素子１３，１４も、直列に接続されている。２組の直列に接続されたスイッチング素子１１〜１４は、並列に接続されている。コンデンサ２は、２組の直列に接続されたスイッチング素子１１〜１４と並列に接続されている。２組の直列に接続されたスイッチング素子１１〜１４のそれぞれの接続点は、隣接する変換器ユニット１又は電力系統３０に接続されている。
【００１６】
図２及び図３を参照して、ゲートブロック時に、変換器ユニット１に電流Ｉｕが流れる様子について説明する。端子Ｔａは、電力系統３０側と接続される端子である。端子Ｔｂは、中性点側（各相の変換器の接続点側）と接続される端子である。ここでは、電力系統３０側を上側、中性点側を下側として説明する。
【００１７】
図２は、電力系統３０から流入する方向に電流Ｉｕが流れているときにゲートブロックされた変換器ユニット１の回路を示している。ゲートブロック時では、全てのスイッチング素子１１〜１４がオフされているため、スイッチング素子１１〜１４に電流Ｉｕは流れない。
【００１８】
電力変換装置１０の各変換器ユニット１がゲートブロックしても、電流Ｉｕは、インダクタンスＬａｃ及びケーブルインダクタンス分によりすぐに減衰しない。従って、変換器ユニット１には、ゲートブロック後、所定の間、電流Ｉｕが流れ続ける。
【００１９】
上側の端子Ｔａから流入する電流Ｉｕは、左上側のダイオード２１を流れて、コンデンサ２の上側に流入する。コンデンサ２の下側から流出する電流Ｉｕは、右下側のダイオード２４を流れて、下側の端子Ｔｂから流出する。このとき、上側の端子Ｔａは、コンデンサ２の上側と同極性となり、下側の端子Ｔｂは、コンデンサ２の下側と同極性になる。従って、２つの端子Ｔａ，Ｔｂに発生する直流電圧は、コンデンサ２の電圧Ｖｄｃと同方向に発生する。
【００２０】
図３は、電力系統３０に流出する方向に電流Ｉｕが流れているときにゲートブロックされた変換器ユニット１の回路を示している。
【００２１】
下側の端子Ｔｂから流入する電流Ｉｕは、右上側のダイオード２３を流れて、コンデンサ２の上側に流入する。コンデンサ２の下側から流出する電流Ｉｕは、左下側のダイオード２２を流れて、上側の端子Ｔａから流出する。このとき、上側の端子Ｔａは、コンデンサ２の下側と同極性となり、下側の端子Ｔｂは、コンデンサ２の上側と同極性になる。従って、２つの端子Ｔａ，Ｔｂに発生する直流電圧は、コンデンサ２の電圧Ｖｄｃと逆方向になる。
【００２２】
次に、過電圧を抑制する制御をせずに、Ｕ相変換器をゲートブロックした時に生じる過電圧について説明する。
【００２３】
図４は、ゲートブロック前後の電力系統３０のＵ相系統電圧Ｅｕを示す波形図である。図５は、ゲートブロック前後のＵ相変換器のＵ相出力電圧Ｖｕを示す波形図である。
【００２４】
Ｕ相系統電圧Ｅｕ及びＵ相出力電圧Ｖｕは、次式のように表される。
【００２５】
Ｅｕ≒Ｖｕ＝Ｖｕ１＋Ｖｕ２＋Ｖｕ３＋Ｖｕ４＋Ｖｕ５＋Ｖｕ６
Ｖｕ１＝Ｅｃｕ１×Ｖｄｃｕ１／√２×ｓｉｎ２πｆｔ
Ｖｕ２＝Ｅｃｕ２×Ｖｄｃｕ２／√２×ｓｉｎ２πｆｔ
Ｖｕ３＝Ｅｃｕ３×Ｖｄｃｕ３／√２×ｓｉｎ２πｆｔ
Ｖｕ４＝Ｅｃｕ４×Ｖｄｃｕ４／√２×ｓｉｎ２πｆｔ
Ｖｕ５＝Ｅｃｕ５×Ｖｄｃｕ５／√２×ｓｉｎ２πｆｔ
Ｖｕ６＝Ｅｃｕ６×Ｖｄｃｕ６／√２×ｓｉｎ２πｆｔ
０≦Ｅｃｕ１，Ｅｃｕ２，Ｅｃｕ３，Ｅｃｕ４，Ｅｃｕ５，Ｅｃｕ６≦１
ここで、ｆは周波数、Ｅｃｕ１〜Ｅｃｕ６は、各変換器ユニット１ｕ１〜１ｕ６の変調率、Ｖｄｃｕ１〜Ｖｄｃｕ６は、各変換器ユニット１ｕ１〜１ｕ６の直流電圧を示している。ここでは、ｆ＝５０Ｈｚ、Ｅｃｕ１〜Ｅｃｕ６＝０．６、Ｖｄｃｕ１〜Ｖｄｃｕ６＝１としている。
【００２６】
上記の式から、ＥｕｐｅａｋをＵ相系統電圧Ｅｕのピーク値とすると、次式が成り立つことが分かる。
【００２７】
Ｅｕｐｅａｋ＜＜Ｖｄｃｕ１＋Ｖｄｃｕ２＋Ｖｄｃｕ３＋Ｖｄｃｕ４＋Ｖｄｃｕ５＋Ｖｄｃｕ６
ゲートブロック（Ｕ相変換器停止）直後は、図２及び図３で示したように、Ｕ相電流Ｉｕがダイオード２１〜２４を通って流れ続ける。ここで、Ｖｄｃｕ１〜Ｖｄｃｕ６＝Ｖｄｃとすると、Ｖｕ１〜Ｖｕ６は、全出力同電圧で、Ｖｄｃ又は−Ｖｄｃのいずれかとなる。従って、ゲートブロック時のＵ相出力電圧Ｖｕは、Ｖｕ＝６×Ｖｄｃ又はＶｕ＝６×−Ｖｄｃとなる。このＵ相出力電圧Ｖｕは、Ｕ相系統電圧Ｅｕの電圧を大幅に超えるため、過電圧となる。
【００２８】
次に、図６〜図９を参照して、ゲートブロック時に行う変換器ユニット１のスイッチング素子１１〜１４の状態のパターンＰＴ１，ＰＴ２，ＰＴ３，ＰＴ４について説明する。
【００２９】
図６に示す第１のパターンＰＴ１は、正極の直流電圧Ｖｄｃを発生させる状態を示している。第１のパターンＰＴ１は、左上側のスイッチング素子１１と右下側のスイッチング素子１４をオンにし、左下側のスイッチング素子１２と右上側のスイッチング素子１３をオフにした状態である。
【００３０】
電流Ｉｕが上側の端子Ｔａから流入する場合は、図２と同様に電流Ｉｕが流れる。このため、端子Ｔａ，Ｔｂ間には、コンデンサ２の電圧と同極性の正極の直流電圧Ｖｄｃが発生する。電流Ｉｕが下側の端子Ｔｂから流入する場合は、電流Ｉｕは、右下側のスイッチング素子１４、コンデンサ２、左上側のスイッチング素子１１を順次に介して、上側の端子Ｔａから流出する。このため、端子Ｔａ，Ｔｂ間には、コンデンサ２の電圧と同極性の正極の直流電圧Ｖｄｃが発生する。従って、第１のパターンＰＴ１は、電流Ｉｕの流れる方向に関係なく正極の直流電圧Ｖｄｃが発生する。
【００３１】
図７に示す第２のパターンＰＴ２は、負極の直流電圧−Ｖｄｃを発生させる状態を示している。第２のパターンＰＴ２は、左下側のスイッチング素子１２と右上側のスイッチング素子１３をオンにし、左上側のスイッチング素子１１と右下側のスイッチング素子１４をオフにした状態である。
【００３２】
電流Ｉｕが上側の端子Ｔａから流入する場合は、電流Ｉｕは、左下側のスイッチング素子１２、コンデンサ２、右上側のスイッチング素子１３を順次に介して、下側の端子Ｔｂから流出する。このため、端子Ｔａ，Ｔｂ間には、コンデンサ２の電圧と逆極性の負極の直流電圧−Ｖｄｃが発生する。電流Ｉｕが下側の端子Ｔｂから流入する場合は、図３と同様に電流Ｉｕが流れる。このため、端子Ｔａ，Ｔｂ間には、コンデンサ２の電圧と逆極性の負極の直流電圧−Ｖｄｃが発生する。従って、第２のパターンＰＴ２は、電流Ｉｕの流れる方向に関係なく負極の直流電圧−Ｖｄｃが発生する。
【００３３】
図８に示す第３のパターンＰＴ３は、直流電圧をゼロにする状態を示している。第３のパターンＰＴ３は、上側の２つのスイッチング素子１１，１３をオンにし、下側の２つのスイッチング素子１２，１４をオフにした状態である。
【００３４】
電流Ｉｕが上側の端子Ｔａから流入する場合は、電流Ｉｕは、左上側のダイオード２１、右上側のスイッチング素子１３を順次に介して、下側の端子Ｔｂから流出する。電流Ｉｕが下側の端子Ｔｂから流入する場合は、電流Ｉｕは、右上側のダイオード２３、左上側のスイッチング素子１１を順次に介して、上側の端子Ｔａから流出する。従って、第３のパターンＰＴ３では、電流Ｉｕがコンデンサ２に流れないため、電流Ｉｕの流れる方向に関係なく直流電圧がゼロになる。
【００３５】
図９に示す第４のパターンＰＴ４は、直流電圧をゼロにする状態を示している。第４のパターンＰＴ４は、下側の２つのスイッチング素子１２，１４をオンにし、上側の２つのスイッチング素子１１，１３をオフにした状態である。
【００３６】
電流Ｉｕが上側の端子Ｔａから流入する場合は、電流Ｉｕは、左下側のスイッチング素子１２、右下側のダイオード２４を順次に介して、下側の端子Ｔｂから流出する。電流Ｉｕが下側の端子Ｔｂから流入する場合は、右下側のスイッチング素子１４、左下側のダイオード２２を順次に介して、上側の端子Ｔａから流出する。従って、第４のパターンＰＴ４では、電流Ｉｕがコンデンサ２に流れないため、電流Ｉｕの流れる方向に関係なく直流電圧がゼロになる。
【００３７】
なお、直流電圧をゼロにする場合は、第３のパターンＰＴ３又は第４のパターンＰＴ４のいずれにしてもよいし、いずれか一方のパターンのみを用いるようにしてもよい。
【００３８】
図１０は、本実施形態に係る制御装置２０による電力変換装置１０をゲートブロックする制御手順を示すフローチャートである。
【００３９】
制御装置２０は、電力変換装置１０を停止すると判断する（ステップＳ１０１）。制御装置２０は、電力変換装置１０の停止の判断を自ら行ってもよいし、外部の上位制御系から停止指令を受信してもよい。
【００４０】
制御装置２０は、予め決められた一部の変換器ユニット１をゲートブロックする（ステップＳ１０２）。ゲートブロックする変換器ユニット１の数は、電力系統３０で過電圧と判断されない範囲であればいくつでもよい。
【００４１】
制御装置２０は、上述の一部の変換器ユニット１のゲートブロックとともに、ゲートブロックしなかった残りの変換器ユニット１を、図６から図９に示したパターンＰＴ１〜ＰＴ４のいずれかにするように制御して、各相変換器の出力電圧を過電圧とならない範囲で所定の電圧以上となるようにする（ステップＳ１０３）。所定の電圧以上とは、電力系統３０から電力変換装置１０に電流が流入することを防止できる電圧以上である。具体的には、各相変換器の出力電圧が電力系統３０の各相電圧よりも少し高くなればよい。制御装置２０は、各相変換器の出力電圧を、予め決められた電圧（例えば、定格電圧に基づく電圧）以上になるように制御してもよいし、電力系統３０の系統電圧を測定して決めてもよい。
【００４２】
次のようにして、制御装置２０は、各相変換器の出力電圧を制御する。
【００４３】
制御装置２０は、各相変換器に流れる各相電流を計測している。制御装置２０は、各相電流の方向を検出することで、各相変換器を構成する変換器ユニット１から出力される直流電圧の極性を判断する。これにより、ゲートブロックした場合の変換器ユニット１から出力される電圧を判断する。制御装置２０は、ゲートブロックしていない残りの変換器ユニット１を、図６から図９に示したパターンＰＴ１〜ＰＴ４のいずれかにすることで、各変換器ユニット１の出力電圧を、正極の直流電圧、負極の直流電圧、又はゼロのいずれかにする。制御装置２０は、相変換器を構成する変換器ユニット１から出力される直流電圧の総和を演算することで、相変換器の出力電圧を制御する。制御装置２０は、各変換器ユニット１のコンデンサ２の電圧を測定して、各変換器ユニット１から出力される直流電圧の大きさを判断し、各相変換器の出力電圧を制御してもよい。
【００４４】
制御装置２０は、計測している各相変換器に流れる相電流を監視し、各相電流がゼロになったことを検出する（ステップ１０４）。このとき、相電流が確実にゼロになっている必要はなく、全ての変換器ユニット１をゲートブロックしたときに直流電圧が過電圧とならない程度に電流が十分に小さくなっていると判断できればよい。例えば、過電圧が発生しない程度に電流が小さくなっていると判断できる上限の電流値を予め設定し、相電流がこの予め設定された電流値以下になったときに、制御装置２０は、相電流がゼロになったことを検出する。
【００４５】
制御装置２０は、相電流がゼロになったことを検出すると、相電流に対応する相変換器を構成する全ての変換器ユニット１をゲートブロックする（ステップ１０５）。制御装置２０は、電力変換装置１０の全ての変換器ユニット１をゲートブロックすることで、電力変換装置１０を停止させる。
【００４６】
本実施形態によれば、電力変換装置１０の停止時に、一部の変換器ユニット１のスイッチング素子１１〜１４を予めゲートブロックし、残りの変換器ユニット１を予め決められたパターンＰＴ１〜ＰＴ４にすることで、電流がなくなるまでの間に発生する直流電圧を制御することができる。これにより、電力系統３０に過電圧を発生させることなく、全ての変換器ユニット１をゲートブロックすることができる。
【００４７】
（第２の実施形態）
第２の実施形態は、制御装置２０による電力変換装置１０をゲートブロックする制御手順以外は、第１の実施形態と同様である。
【００４８】
図１１は、本発明の第２の実施形態に係る制御装置２０による電力変換装置１０をゲートブロックする制御手順を示すフローチャートである。
【００４９】
制御装置２０は、第１の実施形態の制御手順のステップＳ１０１と同様に、電力変換装置１０を停止すると判断する（ステップＳ２０１）。
【００５０】
制御装置２０は、全ての変換器ユニット１を、図６から図９に示したパターンＰＴ１〜ＰＴ４のいずれかにするように制御して、各相変換器の出力電圧を過電圧とならない範囲で所定の電圧以上となるようにする（ステップＳ２０２）。各相変換器の出力電圧の制御方法は、第１の実施形態の制御手順のステップＳ１０３と同様である。
【００５１】
制御装置２０は、第１の実施形態の制御手順のステップＳ１０４と同様に、計測している各相変換器に流れる相電流を監視し、各相電流がゼロになったことを検出する（ステップ２０３）。
【００５２】
制御装置２０は、相電流がゼロになったことを検出すると、相電流に対応する相変換器を構成する全ての変換器ユニット１をゲートブロックする（ステップ２０４）。制御装置２０は、電力変換装置１０の全ての変換器ユニット１をゲートブロックすることで、電力変換装置１０を停止させる。
【００５３】
本実施形態によれば、第１の実施形態による作用効果に加え、以下の作用効果を得ることができる。
【００５４】
電力変換装置１０を停止する最初の段階では、変換器ユニット１をゲートブロックせず、全ての変換器ユニット１を予め決められたパターンＰＴ１〜ＰＴ４にするため、電流Ｉｕ，Ｉｖ，Ｉｗが流れる方向に関係なく、各変換器ユニット１から出力される電圧の方向（極性）を把握して制御することができる。また、変換器ユニット１を相変換器単位で一括してゲートブロックすることができる。
【００５５】
なお、各実施形態において、電力変換装置１０は、説明した構成に限らず、変換器ユニット１が直列に接続された構成があれば、どのような構成でもよい。どのような構成の電力変換装置１０であっても、全ての変換器ユニット１をゲートブロックする前に、少なくとも１つの変換器ユニット１のスイッチング素子１１〜１４を予め決められたパターンにして、全ての変換器ユニット１から出力される直流電圧を制御することで、各実施形態と同様の作用効果を得ることができる。
【００５６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００５７】
１，１ｕ１〜１ｗ６…変換器ユニット、２…コンデンサ、１０…電力変換装置、１１〜１４…スイッチング素子、２０…制御装置、２１〜２４…ダイオード、３０…電力系統。
【図１】
2015050851.tif 000003
【図２】
2015050851.tif 000004
【図３】
2015050851.tif 000005
【図４】
2015050851.tif 000006
【図５】
2015050851.tif 000007
【図６】
2015050851.tif 000008
【図７】
2015050851.tif 000009
【図８】
2015050851.tif 000010
【図９】
2015050851.tif 000011
【図１０】
2015050851.tif 000012
【図１１】
2015050851.tif 000013