(57)【要約】  【課題】  光学素子の最上層に位置するコンタクト層のエッチングレートが小さい場合であっても、コンタクト層の上面の面積の大きい小型の光学素子を提供する。  【解決手段】  基板２と、基板２の上面に積層された複数の半導体層３０と、電極３１と、絶縁膜９とを備え、複数の半導体層３０は、複数の一導電型半導体層および複数の逆導電型半導体層からなるとともに、最上層には複数の錐台部３０ｆａ、３０ｆｂ、３０ｆｃからなる逆導電型コンタクト層３０ｆを有し、複数の錐台部のうち、一の錐台部の上底における、一の錐台部の上方に位置する他の錐台部の下底と接する面積は、他の錐台部の下底の面積よりも小さくされており、電極３１は、逆導電型コンタクト層３０ｆの上面に接続されて、絶縁膜９を介して複数の一導電型半導体層および前記複数の逆導電型半導体層の側面上に配置されている。【選択図】  図１
2015050230.tif 000002
【特許請求の範囲】
【請求項１】
基板と、基板の上面に積層された複数の半導体層と、電極と、絶縁膜とを備え、
前記複数の半導体層は、複数の一導電型半導体層および複数の逆導電型半導体層からなるとともに、最上層には複数の錐台部からなる逆導電型コンタクト層を有し、
前記複数の錐台部のうち、一の錐台部の上底における、前記一の錐台部の上方に位置する他の錐台部の下底と接する面積は、前記他の錐台部の下底の面積よりも小さくされており、
前記電極は、前記逆導電型コンタクト層の上面に接続されて、絶縁膜を介して前記複数の一導電型半導体層および前記複数の逆導電型半導体層の側面上に配置されていることを特徴とする光学素子。
【請求項２】
前記複数の錐台部の高さは、前記基体側で低くなっていることを特徴とする請求項１に記載の光学素子。
【請求項３】
前記複数の錐台部のそれぞれの上底のうち、他の錐台部の下底と接するものの上底端から、接する前記下底の下底端までの距離は、前記電極の厚みの１／５以下であり、
前記複数の錐台部のうち、他の錐台部と接するものの高さは、前記電極の厚みの１／１０以下であることを特徴とする請求項１または２に記載の光学素子。
【請求項４】
請求項１〜３のいずれか１項に記載の光学素子を、基体上に複数配列したことを特徴とする光学素子アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光学素子およびこの光学素子を備える光学素子アレイに関する。
【背景技術】
【０００２】
従来、各種露光装置等の光源に用いられる光学素子アレイにおける光学素子として、ＬＥＤチップが採用されている。例えば、特許文献１に記載の光学素子アレイは、基板の上面に複数の半導体層を積層した後に、フォトリソグラフィ法によって複数の光学素子を縞状に形成している。そして、複数の配列された光学素子は、複数の半導体層の最上層に電極を接続するためのコンタクト層を有している。
【０００３】
しかしながら、最上層に位置するコンタクト層のエッチングレートが小さい場合には、コンタクト層の側面がサイドエッチングによりエッチングされて錐台形状になり、上面の面積が小さくなるという問題があった。
【０００４】
コンタクト層の上面の面積が小さくなることは、すなわち光学素子の発光面積が小さくなることであり、光学素子で発した光を効率よく取り出すことができない。
【０００５】
コンタクト層の上面の面積を大きくすることは、コンタクト層のサイドエッチング量を予め計算により求めることによって光学素子そのものを大きくすることで対応可能である。しかし、光学素子を大きくすることは光学素子の小型化が図れないばかりか光学素子のコストアップにつながる。また、光学素子の配列の狭ピッチ化が要求されることから単純に光学素子を大きくすることもできない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１３６１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、上記問題点に鑑みなされたものであり、光学素子の最上層に位置するコンタクト層のエッチングレートが小さい場合であっても、コンタクト層の上面の面積の大きい小型の光学素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の光学素子は、基板と、基板の上面に積層された複数の半導体層と、電極と、絶縁膜とを備え、前記複数の半導体層は、複数の一導電型半導体層および複数の逆導電型半導体層からなるとともに、最上層には複数の錐台部からなる逆導電型コンタクト層を有し、前記複数の錐台部のうち、一の錐台部の上底における、前記一の錐台部の上方に位置する他の錐台部の下底と接する面積は、前記他の錐台部の下底の面積よりも小さくされており、前記電極は、前記逆導電型コンタクト層の上面に接続されて、絶縁膜を介して前記複数の一導電型半導体層および前記複数の逆導電型半導体層の側面上に配置されていることを特徴とする。
【０００９】
また、本発明の光学素子は、上記構成において、前記複数の錐台部の高さは、前記基体側で低くなっていることを特徴とする。
【００１０】
さらに、本発明の光学素子は、上記構成において、前記複数の錐台部のそれぞれの上底
のうち、他の錐台部の下底と接するものの上底端から、接する前記下底の下底端までの距離は、前記電極の厚みの１／５以下であり、前記複数の錐台部のうち、他の錐台部と接するものの高さは、前記電極の厚みの１／１０以下であることを特徴とする。
【００１１】
本発明の光学素子アレイは、上記いずれかの本発明の光学素子を、基体上に複数配列したことを特徴とする。
【発明の効果】
【００１２】
本発明の光学素子によれば、基板と、基板の上面に積層された複数の半導体層と、電極と、絶縁膜とを備え、前記複数の半導体層は、複数の一導電型半導体層および複数の逆導電型半導体層からなるとともに、最上層には複数の錐台部からなる逆導電型コンタクト層を有し、前記複数の錐台部のうち、一の錐台部の上底における、前記一の錐台部の上方に位置する他の錐台部の下底と接する面積は、前記他の錐台部の下底の面積よりも小さくされており、前記電極は、前記逆導電型コンタクト層の上面に接続されて、絶縁膜を介して前記複数の一導電型半導体層および前記複数の逆導電型半導体層の側面上に配置されていることから、光学素子の最上層に位置するコンタクト層のエッチングレートが小さい場合であっても、コンタクト層の上面の面積の大きい小型の光学素子が実現される。
【図面の簡単な説明】
【００１３】
【図１】（ａ）は本発明の光学素子の形態の一例を示す断面図である。（ｂ）は（ａ）に示した光学素子を構成する逆導電型コンタクト層の拡大図である。
【図２】図１（ａ）に示した光学素子を構成する逆導電型コンタクト層の形成方法を説明するための図である。
【図３】図１（ａ）に示した光学素子の第１変形例を説明するための光学素子を構成する逆導電型コンタクト層の拡大図である。
【図４】錐台部の上底端と下底端の位置を説明するための図である。
【発明を実施するための形態】
【００１４】
以下、本発明の光学素子１の実施の形態の例について、図面を参照しつつ説明する。なお、以下の例は、本発明の実施の形態を例示するものであって、本発明はこれらの実施の形態に限定されるものではない。
【００１５】
図１（ａ）および（ｂ）に示す光学素子１は、ページプリンター等の電子写真装置に組み込まれる光学素子ヘッド等の露光装置における光源および受発光素子センサー等における光源として機能する。
【００１６】
光学素子１は、基板２と、基板２の上面に積層された複数の半導体層３０と、電極３１（第１電極３１ａおよび第２電極３１ｂ）と、絶縁膜８とを備えている。
【００１７】
基板２は、例えばシリコン（Ｓｉ）およびガリウム砒素（ＧａＡｓ）などの単結晶半導体基板およびサファイア（Ａｌ２Ｏ３）などの単結晶絶縁基板である。例えば、単結晶半導体基板の場合においては、（１００）面を＜０１１＞方向に２〜７°のオフセット角度を有する基板が好適に用いられる。サファイアの場合においては、Ｃ面基板が好適である。ここで、Ｃ面とは（０００１）面のことである。本例の基板２は、不純物がドーピングされていない高抵抗のシリコン（Ｓｉ）基板を用いている。
【００１８】
複数の半導体層３０は、複数の一導電型半導体層および逆導電型半導体層で構成されている。なお、本例では一導電型はｎ型であり、他導電型はｐ型である。
【００１９】
まず、基板２の上面には、基板２と基板２の上面に積層される半導体層（本例の場合は
後に説明するｎ型コンタクト層３０ｂ）との格子定数の差を緩衝するバッファ層３０ａが形成されている。バッファ層３０ａは、基板２と基板２の上面に形成される半導体層との格子定数の差を緩衝することによって、基板２と光学素子１を構成する半導体層との間に発生する格子歪などの格子欠陥を少なくし、ひいては基板２の上面に形成される光学素子１を構成する半導体層全体の格子欠陥または結晶欠陥を少なくする機能を有する。
【００２０】
本例のバッファ層３０ａは、ガリウム砒素（ＧａＡｓ）からなり、その厚さが２〜３μｍ程度とされている。
【００２１】
バッファ層３０ａの上面には、ｎ型コンタクト層３０ｂが形成されている。ｎ型コンタクト層３０ｂは、ガリウム砒素（ＧａＡｓ）にｎ型不純物であるシリコン（Ｓｉ）またはセレン（Ｓｅ）などがドーピングされており、ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とされるとともに、その厚さが０．８〜１μｍ程度とされている。
【００２２】
本例では、ｎ型不純物としてシリコン（Ｓｉ）が１×１０１８〜２×１０１８ａｔｏｍｓ／ｃｍ３のドーピング濃度でドーピングされている。ｎ型コンタクト層３０ｂの上面の一部は露出しており、この露出している部分は電第１電極３１ａを介して、外部電源（図示せず）に接続されている。本例では、図示はしないが、金（Ａｕ）線によるワイヤボンディングによって第１電極３１ａと外部電源が接続されている。金（Ａｕ）線の代わりにアルミニウム（Ａｌ）線、銅（Ｃｕ）線などのワイヤを選択することも可能である。
【００２３】
また、本例ではワイヤボンディングによって第１電極３１ａと外部電源とを接続しているが、ワイヤボンディングの代わりに、電気配線をはんだなどによって第１電極３１ａと接合してもよいし、第１電極３１ａの上面に金スタッドバンプを形成して、電気配線をはんだなどによってこの金（Ａｕ）スタッドバンプと接合してもよい。ｎ型コンタクト層３０ｂは、ｎ型コンタクト層３０ｂに接続される第１電極３１ａとの接触抵抗を下げる機能を有している。
【００２４】
第１電極３１ａは、例えば金（Ａｕ）アンチモン（Ｓｂ）合金、金（Ａｕ）ゲルマニウム（Ｇｅ）合金またはＮｉ系合金などを用いて、その厚さが０．５〜５μｍ程度で形成される。それとともに、第１電極３１ａは、基板２の上面からｎ型コンタクト層３０ｂの上面を覆うように形成される絶縁膜８の上に配置されているため、基板２およびｎ型コンタクト層３０ｂ以外の半導体層とは電気的に絶縁されている。
【００２５】
絶縁膜８は、例えば窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯ２）などの無機絶縁膜や、ポリイミドなどの有機絶縁膜などで形成され、その厚さが０．１〜１μｍ程度とされている。
【００２６】
ｎ型コンタクト層３０ｂの上面には、ｎ型クラッド層３０ｃが形成されており、このｎ型クラッド層３０ｃは、後に説明する活性層３０ｄに正孔を閉じ込める機能を有している。ｎ型クラッド層３０ｃは、アルミニウムガリウム砒素（ＡｌＧａＡｓ）にｎ型不純物であるシリコン（Ｓｉ）またはセレン（Ｓｅ）などがドーピングされており、ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とされるとともに、その厚さが０．２〜０．５μｍ程度とされている。本例では、ｎ型不純物としてシリコン（Ｓｉ）が１×１０１７〜５×１０１７ａｔｏｍｓ／ｃｍ３のドーピング濃度でドーピングされている。
【００２７】
ｎ型クラッド層３０ｃの上面には、活性層３０ｄが形成されており、この活性層３０ｄは、電子や正孔などのキャリアが集中して、再結合することによって光を発する発光層と
して機能する。活性層３０ｄは、不純物を含まないアルミニウムガリウム砒素（ＡｌＧａＡｓ）であるとともに、その厚さが０．１〜０．５μｍ程度とされている。なお、本例の活性層３０ｄは、不純物を含まない層であるが、ｐ型不純物を含むｐ型活性層であっても、ｎ型不純物を含むｎ型活性層であってもよく、活性層のバンドギャップがｎ型クラッド層３０ｃおよび後に説明するｐ型クラッド層３０ｅのバンドギャップよりも小さくなっていればよい。
【００２８】
活性層３０ｄの上面には、ｐ型クラッド層３０ｅが形成されており、活性層３０ｄに電子を閉じ込める機能を有している。ｐ型クラッド層３０ｅは、アルミニウムガリウム砒素（ＡｌＧａＡｓ）にｐ型不純物である亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）または炭素（Ｃ）などがドーピングされており、ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とされるとともに、その厚さが０．２〜０．５μｍ程度とされている。本例では、ｐ型不純物として亜鉛（Ｚｎ）が１×１０１９〜５×１０１９ａｔｏｍｓ／ｃｍ３のドーピング濃度でドーピングされている。
【００２９】
ｐ型クラッド層３０ｅの上面には、ｐ型コンタクト層３０ｆが形成されている。ｐ型コンタクト層３０ｆは、アルミニウムガリウム砒素（ＡｌＧａＡｓ）にｐ型不純物である亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）または炭素（Ｃ）などがドーピングされており、ドーピング濃度は１×１０１６〜１×１０２０ａｔｏｍｓ／ｃｍ３程度とされるとともに、その厚さが０．２〜０．５μｍ程度とされている。ｐ型コンタクト層３０ｆは、複数の半導体層の最上層に位置しており、複数の錐台部（本例では３０ｆａ、３０ｆｂ、３０ｆｃの３つ）で構成されている。ここで錐台とは、錐体から、頂点を共有し相似に縮小した錐体を取り除いた立体図形のことである。
【００３０】
複数の錐台部のうち、一の錐台部の上底（錐台の２枚の平行な底面の上の底面）における、一の錐台部の上方に位置する他の錐台部の下底（錐台の２枚の平行な底面の下の底面）と接する面積は、他の錐台部の下底の面積よりも小さくされている。本例の場合、錐台部３０ｆｂおよび３０ｆｃの上底の面積は、それぞれ錐台部３０ｆａおよび３０ｆｂの下底の面積よりも小さくされている。なお、本例の錐台部３０ｆａ、３０ｆｂおよび３０ｆｃの高さは等しくなっている。
【００３１】
このようにｐ型コンタクト層３０ｆを複数の錐台部で構成することによって、ｐ型コンタクト層３０ｆの上面３０ｆｔ（上底３０ｆｔ）の面積を広くすることができる。したがって、光学素子１の発する光を効率よく取り出すことが可能になる。また、錐台部３０ｆｃの下底の面積は、ｐ型コンタクト層３０ｆを１つの錐台部で形成する場合に比べて小さくすることができる。
【００３２】
よって、光学素子１の最上層に位置するｐ型コンタクト層３０ｆのエッチングレートが小さい場合であっても、ｐ型コンタクト層３０ｆの上面３０ｆｔの面積の大きい小型の光学素子１を実現することができる。
【００３３】
ｐ型コンタクト層３０ｆは、第２電極３１ｂを介して、外部電源に接続されている。第２電極３１ｂと外部電源との接続方法および接合形態のバリエーションは第１電極３１ａの場合と同様である。ｐ型コンタクト層３０ｆは、ｐ型コンタクト層３０ｆに接続される第２電極３１ｂとの接触抵抗を下げる機能を有している。
【００３４】
第２電極３１ｂは、ｐ型コンタクト層３０ｆの上面３０ｆｔに接続されて、絶縁膜８を介してｐ型コンタクト層３０ｆ、ｐ型クラッド層３０ｅ、活性層３０ｄ、ｎ型クラッド層３０ｃ、ｎ型コンタクト層３０ｂおよびバッファ層３０ａの側面上に配置されている。つまり、第２電極３１ｂは、絶縁膜８を介して複数のｎ型半導体層および複数のｐ型半導体
層の側面上に配置されている。
【００３５】
なお、ｐ型コンタクト層３０ｆは、ドーピングされるｐ型不純物の種類および濃度が異なる２層構造であってもよい。例えばｐ型不純物の濃度を上面側で高くすることによって第２電極３１ｂとの接触抵抗をさらに下げてｐ型コンタクト層３０ｆと第２電極３１ｂとの接続の信頼性を高めることができる。その厚さは０．０１〜０．０３μｍ程度とすればよい。このｐ型コンタクト層３０ｆの上面側の層は、例えば不純物を含まないガリウム砒素（ＧａＡｓ）で形成して、ｐ型コンタクト層３０ｆの酸化を防止する機能を有するキャップ層としてもよい。
【００３６】
第２電極３１ｂは、例えば金（Ａｕ）やアルミニウム（Ａｌ）と、密着層であるニッケル（Ｎｉ）、クロム（Ｃｒ）またはチタン（Ｔｉ）とを組み合わせたＡｕＮｉ、ＡｕＣｒ、ＡｕＴｉまたはＡｌＣｒ合金などで形成されており、その厚さが０．５〜５μｍ程度とされる。そして、第２電極３１ｂは、基板２の上面からｐ型コンタクト層３０ｆの上面を覆うように形成される絶縁膜８の上に配置されているため、基板２およびｐ型コンタクト層３０ｆ以外の半導体層とは電気的に絶縁されている。
【００３７】
このようにして構成された光学素子１は、第１電極３１ａと第２電極３１ｂとの間にバイアスを印加することによって、活性層３０ｄが発光して、光源として機能する。
【００３８】
（光学素子の製造方法）
次に、光学素子１の製造方法の例を示す。
【００３９】
まず、不純物がドーピングされていない高抵抗のシリコンからなる基板２を準備する。
【００４０】
そして、基板２をＭＯＣＶＤ（有機金属化学気相成長：Metal-organic Chemical Vapor
Deposition）装置の反応炉内で熱処理することによって、基板２の表面に形成された自
然酸化膜を除去する。この熱処理は、例えば１０００℃の温度で１０分間程度行なう。
【００４１】
次いで、ＭＯＣＶＤ法を用いて、光学素子１を構成する各々の半導体層（バッファ層３０ａ、ｎ型コンタクト層３０ｂ、ｎ型クラッド層３０ｃ、活性層３０ｄ、ｐ型クラッド層３０ｅ、ｐ型コンタクト層３０ｆ）を基板２上に順次積層する。そして、積層された半導体層Ｌ（図示せず）上にフォトレジストを塗布し、フォトリソグラフィ法によって所望のパターンを露光、現像した後、ウェットエッチング法によって光学素子１を形成する。このとき、ｐ型コンタクト層３０ｆが複数の錐台部３０ｆａ、３０ｆｂおよび３０ｆｃで構成されるように、またｎ型コンタクト層３０ｂの上面の一部が露出するように、複数回のエッチングを行なう。その後、フォトレジストを除去する。
【００４２】
ｐ型コンタクト層３０ｆが複数の錐台部３０ｆａ、３０ｆｂおよび３０ｆｃで構成されるようにするためには、図２（ａ）〜（ｆ）に示すような方法を採用すればよい。
【００４３】
まず、図２（ａ）に示すように、ｐ型コンタクト層３０ｆとなるアルミニウムガリウム砒素（ＡｌＧａＡｓ）からなる半導体層Ｓの上面にフォトレジストＲ１を形成する。そして、図２（ｂ）に示すように、エッチングにより錐台部３０ｆａを形成する。次に、図２（ｃ）に示すように、フォトレジストＲ１を除去した後に、フォトレジストＲ２を錐台部３０ｆａの上面３０ｆｔおよび側面を覆うように形成する。そして、図２（ｄ）に示すように、エッチングにより錐台部３０ｆｂを形成する。さらに、図２（ｅ）に示すように、フォトレジストＲ２を除去した後に、フォトレジストＲ３を錐台部３０ｆａの上面および側面ならびに錐台部３０ｆｂの側面を覆うように形成する。そして、図２（ｆ）に示すように、エッチングにより錐台部３０ｆｃを形成する。
【００４４】
次に、熱酸化法、スパッタリング法またはプラズマＣＶＤ法などを用いて、光学素子１の露出面および基板２の上面を覆うように絶縁膜８を形成する。続いて、絶縁膜８上にフォトレジストを塗布し、フォトリソグラフィ法によって所望のパターンを露光、現像した後、ウェットエッチング法によって、後に説明する第１電極３１ａおよび第２電極３１ｂを、それぞれｎ型コンタクト層３０ｂおよびｐ型コンタクト層３０ｆに接続するための開口を、絶縁膜８に形成する。その後、フォトレジストを除去する。
【００４５】
次に、絶縁膜８上にフォトレジストを塗布し、フォトリソグラフィ法によって所望のパターンを露光、現像した後、抵抗加熱法やスパッタリング法などを用いて、第１電極３１ａを形成するための合金膜を形成する。そして、リフトオフ法を用いて、フォトレジストを除去するとともに、第１電極３１ａを所望の形状に形成する。同様に第２電極３１ｂもそれぞれ同様の工程によって形成する。
【００４６】
以上、本発明の具体的な実施の形態の例を示したが、本発明はこれに限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更が可能である。
【００４７】
例えば、図３に示した第１変形例のように、複数の錐台部の高さは、基体２側で低くなっていてもよい。第１変形例の場合、錐台部３０ｆａの高さが最も高く、錐台部３０ｆｂおよび３０ｆｃの高さが錐台部３０ｆａの高さよりも低くされている。このような構成とすることで、複数の錐台部のそれぞれの上底のうち、他の錐台部の下底と接するものの上底端から、接する下底の下底端までの距離を短くすることができることから第２電極３１ｂが隣り合う錐台部の境界で断線することを抑制できる。本例の場合には錐台部３０ｆｂの上底端から錐台部３０ｆａの下底端までの距離、および錐台部３０ｆｃの上底端から錐台部３０ｆｂの下底端までの距離を短くすることができる。なお、図４に錐台部の上底端と下底端の位置について示した。
【００４８】
また、図示はしないが、複数の錐台部のそれぞれの上底のうち、他の錐台部の下底と接するものの上底端から、接する下底の下底端までの距離は、第２電極３１ｂの厚みの１／５以下であり、複数の錐台部のうち、他の錐台部と接するものの高さは、第２電極３１ｂの厚みの１／１０以下であってもよい。本例の場合には錐台部３０ｆｂの上底端から錐台部３０ｆａの下底端までの距離が第２電極３１ｂの厚みの１／５以下であり、錐台部３０ｆｂおよび３０ｆｃの高さが第２電極３１ｂの厚みの１／１０以下である。このような構成とすることで、第２電極３１ｂが隣り合う錐台部の境界で断線することを抑制でき、接続信頼性を高くできる。
【００４９】
さらに、図示はしないが、光学素子１を基体上に複数配列した光学素子アレイとしてもよい。この場合、基体を基板２と同様に、例えばシリコン（Ｓｉ）およびガリウム砒素（ＧａＡｓ）などの単結晶半導体基板やサファイア（Ａｌ２Ｏ３）などの単結晶絶縁基板で構成すれば、基体を別に設ける必要はなく、基板２上に複数の光学素子１を形成した光学素子アレイとすることが可能となる。
【実施例】
【００５０】
高抵抗のシリコン（Ｓｉ）基板を基板として、この基板の上面にガリウム砒素（ＧａＡｓ）からなる０．３ｍｍ×８．１ｍｍの光学素子アレイを作製した。光学素子アレイには１９２個の光学素子が形成されている。光学素子の発光面積、すなわちｐ型コンタクト層の上面の面積は、いずれの光学素子アレイでも広く形成されていることを目視で確認した。そして、光学素子に形成された電極の接続信頼性を評価するために3001光学素子アレイに形成された光学素子のそれぞれに１７ｍＡを５００時間連続通電し、連続通電前後の光量低下を評価した。フォトセンサーにより通電前後の各光学素子の光量を測定し、通電前後の光量変動率（＝通電前の光量÷通電後の光量×１００［％］）が、すべての光学素子において５％以内であれば光量低下◎、５％を超え１０％以内であれば光量低下○と判断した。評価結果を表１に示す。
【００５１】
【表１】
2015050230.tif 000003
【００５２】
光学素子の電極の厚みに対して、錐台部の上底端から下底端までの距離が５分の１以下であり、他の錐台部と接する錐台部の高さが１０分の１以下である場合には全ての光学素子において通電前後の光量変動率が５％以内となった。
【符号の説明】
【００５３】
１  光学素子
２  基板
８  絶縁膜
３０  半導体層
３０ａ  バッファ層
３０ｂ  ｎ型コンタクト層
３０ｃ  ｎ型クラッド層
３０ｄ  活性層
３０ｅ  ｐ型クラッド層
３０ｆ  ｐ型コンタクト層
３１  電極
３１ａ  第１電極
３１ｂ  第２電極
【図１】
2015050230.tif 000004
【図２】
2015050230.tif 000005
【図３】
2015050230.tif 000006
【図４】
2015050230.tif 000007