(57)【要約】      （修正有）【課題】本発明は、基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板に関する。【解決手段】本発明は、第１の外部電極は第１の内部電極と電気的に連結される第１のベース電極、第１のベース電極上に形成されたニッケル（Ｎｉ）からなる第１の中間層、及び第１の中間層上に形成された第１の端子電極を含み、第２の外部電極は第２の内部電極と電気的に連結される第２のベース電極、第２のベース電極上に形成されたニッケル（Ｎｉ）からなる第２の中間層、及び第２の中間層上に形成された第２の端子電極を含み、第１及び第２のベース電極は第１の導電性金属及びガラスを含み、第１及び第２の端子電極は第２の導電性金属からなる基板内蔵用積層セラミック電子部品を、提供する。【選択図】図２
2015037183.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層を含み、対向する第１及び第２の主面、対向する第１及び第２の側面、及び対向する第１及び第２の端面を有するセラミック本体と、
前記セラミック本体の両端面から交互に露出するように前記誘電体層を介して形成された第１及び第２の内部電極と、
前記セラミック本体の両端面に形成された第１及び第２の外部電極と、
を含み、
前記第１の外部電極は、前記第１の内部電極と電気的に連結される第１のベース電極、前記第１のベース電極上に形成されたニッケル（Ｎｉ）からなる第１の中間層、及び前記第１の中間層上に形成された第１の端子電極を含み、
前記第２の外部電極は、前記第２の内部電極と電気的に連結される第２のベース電極、前記第２のベース電極上に形成されたニッケル（Ｎｉ）からなる第２の中間層、及び前記第２の中間層上に形成された第２の端子電極を含み、
前記第１及び第２のベース電極は第１の導電性金属及びガラスを含み、前記第１及び第２の端子電極は第２の導電性金属からなる、基板内蔵用積層セラミック電子部品。
【請求項２】
前記第１及び第２の中間層は厚さが０．５μｍ〜１０μｍである、請求項１に記載の基板内蔵用積層セラミック電子部品。
【請求項３】
前記第１の導電性金属は銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金からなる群から選択された一つ以上である、請求項１または２に記載の基板内蔵用積層セラミック電子部品。
【請求項４】
前記第２の導電性金属は銅（Ｃｕ）である、請求項１から３のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
【請求項５】
前記第１及び第２の中間層はメッキで形成される、請求項１から４のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
【請求項６】
前記第１及び第２の端子電極はメッキで形成される、請求項１から５のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
【請求項７】
前記セラミック本体の厚さは２５０μｍ以下を満たす、請求項１から６のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
【請求項８】
絶縁基板と、
前記絶縁基板の内部に内蔵される基板内蔵用積層セラミック電子部品とを備え、
前記基板内蔵用積層セラミック電子部品は、
誘電体層を含み、対向する第１及び第２の主面、対向する第１及び第２の側面、及び対向する第１及び第２の端面を有するセラミック本体と、
前記セラミック本体の両端面から交互に露出するように前記誘電体層を介して形成された第１及び第２の内部電極と、
前記セラミック本体の両端面に形成された第１及び第２の外部電極とを含み、
前記第１の外部電極は前記第１の内部電極と電気的に連結される第１のベース電極、前記第１のベース電極上に形成されたニッケル（Ｎｉ）からなる第１の中間層、及び前記第１の中間層上に形成された第１の端子電極を含み、前記第２の外部電極は前記第２の内部電極と電気的に連結される第２のベース電極、前記第２のベース電極上に形成されたニッケル（Ｎｉ）からなる第２の中間層、及び前記第２の中間層上に形成された第２の端子電極を含み、前記第１及び第２のベース電極は第１の導電性金属及びガラスを含み、前記第１及び第２の端子電極は第２の導電性金属からなる
積層セラミック電子部品内蔵型印刷回路基板。
【請求項９】
前記第１及び第２の中間層は厚さが０．５μｍ〜１０μｍである、請求項８に記載の積層セラミック電子部品内蔵型印刷回路基板。
【請求項１０】
前記第１の導電性金属は銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金からなる群から選択された一つ以上である、請求項８または９に記載の積層セラミック電子部品内蔵型印刷回路基板。
【請求項１１】
前記第２の導電性金属は銅（Ｃｕ）である、請求項８から１０のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。
【請求項１２】
前記第１及び第２の中間層はメッキで形成される、請求項８から１１のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。
【請求項１３】
前記第１及び第２の端子電極はメッキで形成される、請求項８から１２のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。
【請求項１４】
前記セラミック本体の厚さは２５０μｍ以下を満たす、請求項８から１３のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板に関する。
【背景技術】
【０００２】
電子回路の高密度化及び高集積化につれ、印刷回路基板に実装される受動素子の実装空間が足りなくなり、これを解決するために、基板内に内蔵される部品、即ち、エンベデッド素子（ｅｍｂｅｄｄｅｄ  ｄｅｖｉｃｅ）を具現しようとする研究が行われている。特に、容量性部品として用いられる積層セラミック電子部品を基板の内部に内蔵する多様な方案が提示されている。
【０００３】
基板内に積層セラミック電子部品を内蔵する方法として、基板材料自体を積層セラミック電子部品用誘電体材料として用い、銅配線等を積層セラミック電子部品用電極として用いる方法がある。また、基板内蔵用積層セラミック電子部品を具現するための他の方法として、高誘電率の高分子シートや薄膜の誘電体を基板の内部に形成して基板内蔵用積層セラミック電子部品を形成する方法、及び積層セラミック電子部品を基板内に内蔵する方法等がある。
【０００４】
通常、積層セラミック電子部品は、セラミック材質からなる複数の誘電体層とこの複数の誘電体層の間に挿入された内部電極とを備える。このような積層セラミック電子部品を基板の内部に配置させることにより、高い静電容量を有する基板内蔵用積層セラミック電子部品を具現することができる。
【０００５】
一方、基板内蔵用積層セラミック電子部品は、基板内のコア部分に内蔵されなければならないため、基板の表面に実装される一般の積層セラミック電子部品とは異なり、外部電極上にニッケル／スズ（Ｎｉ／Ｓｎ）メッキ層を設ける必要がない。
【０００６】
即ち、基板内蔵用積層セラミック電子部品の外部電極は銅（Ｃｕ）材質のビア（ｖｉａ）を介して基板内の回路と電気的に連結されるため、ニッケル／スズ（Ｎｉ／Ｓｎ）層の代わりに銅（Ｃｕ）層を上記外部電極上に設ける必要がある。
【０００７】
通常の外部電極の場合、銅（Ｃｕ）を主成分としているが、ガラス（ｇｌａｓｓ）も含まれているため、基板内のビア（ｖｉａ）の形成に用いられるレーザー加工の際に上記ガラスに含まれている成分が上記レーザーを吸収することによりビアの加工深さを調節することができなくなるという問題がある。
【０００８】
このような理由で、基板内蔵用積層セラミック電子部品の外部電極上に銅（Ｃｕ）メッキ層を別途に形成している。
【０００９】
しかしながら、別途の銅（Ｃｕ）メッキ層を形成することは、メッキ液の浸透による信頼性低下の問題をもたらすため、これを解決する方法が求められている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国公開特許第２００６−００４７７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一実施形態によれば、誘電体層を含み、対向する第１及び第２の主面、対向する第１及び第２の側面、及び対向する第１及び第２の端面を有するセラミック本体と、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように形成された第１及び第２の内部電極と、上記セラミック本体の両端面に形成された第１及び第２の外部電極と、を含み、上記第１の外部電極は上記第１の内部電極と電気的に連結される第１のベース電極、上記第１のベース電極上に形成されたニッケル（Ｎｉ）からなる第１の中間層、及び上記第１の中間層上に形成された第１の端子電極を含み、上記第２の外部電極は上記第２の内部電極と電気的に連結される第２のベース電極、上記第２のベース電極上に形成されたニッケル（Ｎｉ）からなる第２の中間層、及び上記第２の中間層上に形成された第２の端子電極を含み、上記第１及び第２のベース電極は第１の導電性金属及びガラスを含み、上記第１及び第２の端子電極は第２の導電性金属からなる基板内蔵用積層セラミック電子部品が提供される。
【００１３】
上記第１及び第２の中間層は厚さが０．５μｍ〜１０μｍであることができる。
【００１４】
上記第１の導電性金属は銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金からなる群から選択された一つ以上であることができる。
【００１５】
上記第２の導電性金属は銅（Ｃｕ）であることができる。
【００１６】
上記第１及び第２の中間層はメッキで形成され、上記第１及び第２の端子電極はメッキで形成されることができる。
【００１７】
上記セラミック本体の厚さは２５０μｍ以下を満たすことができる。
【００１８】
本発明の他の実施形態によれば、絶縁基板と；誘電体層を含み、対向する第１及び第２の主面、対向する第１及び第２の側面、及び対向する第１及び第２の端面を有するセラミック本体と、上記誘電体層を介して上記セラミック本体の両端面から交互に露出するように形成された第１及び第２の内部電極と、上記セラミック本体の両端面に形成された第１及び第２の外部電極と、を含み、上記第１の外部電極は上記第１の内部電極と電気的に連結される第１のベース電極、上記第１のベース電極上に形成されたニッケル（Ｎｉ）からなる第１の中間層、及び上記第１の中間層上に形成された第１の端子電極を含み、上記第２の外部電極は上記第２の内部電極と電気的に連結される第２のベース電極、上記第２のベース電極上に形成されたニッケル（Ｎｉ）からなる第２の中間層、及び上記第２の中間層上に形成された第２の端子電極を含み、上記第１及び第２のベース電極は第１の導電性金属及びガラスを含み、上記第１及び第２の端子電極は第２の導電性金属からなる基板内蔵用積層セラミック電子部品と；を含み、上記基板内蔵用積層セラミック電子部品は上記絶縁基板の内部に内蔵される積層セラミック電子部品内蔵型印刷回路基板が提供される。
【００１９】
上記第１及び第２の中間層は厚さが０．５μｍ〜１０μｍであることができる。
【００２０】
上記第１の導電性金属は銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金からなる群から選択された一つ以上であることができる。
【００２１】
上記第２の導電性金属は銅（Ｃｕ）であることができる。
【００２２】
上記第１及び第２の中間層はメッキで形成され、上記第１及び第２の端子電極はメッキで形成されることができる。
【００２３】
上記セラミック本体の厚さは２５０μｍ以下を満たすことができる。
【発明の効果】
【００２４】
本発明によれば、基板内蔵用積層セラミック電子部品の外部電極上に銅（Ｃｕ）メッキ層を形成する前に、ニッケル（Ｎｉ）からなる中間層をメッキ法により形成することにより、銅（Ｃｕ）メッキ液の浸透によるクラック発生及び特性劣化等の信頼性低下を防止することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態による基板内蔵用積層セラミック電子部品を示す斜視図である。
【図２】図１のＢ‐Ｂ'線に沿う断面図である。
【図３】本発明の一実施形態による基板内蔵用積層セラミック電子部品の断面のＳＥＭ（Ｓｃａｎｎｅｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【図４】本発明の一実施形態による積層セラミック電子部品が内蔵される積層セラミック電子部品内蔵型印刷回路基板を示す断面図である。
【発明を実施するための形態】
【００２６】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２７】
基板内蔵用積層セラミック電子部品
図１は本発明の一実施形態による基板内蔵用積層セラミック電子部品を示す斜視図であり、図２は図１のＢ‐Ｂ'線に沿う断面図であり、図３は本発明の一実施形態による基板内蔵用積層セラミック電子部品の断面のＳＥＭ（Ｓｃａｎｎｅｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｍｉｃｒｏｓｃｏｐｅ）写真である。
【００２８】
図１〜図３を参照すると、本発明の一実施形態による基板内蔵用積層セラミック電子部品は、誘電体層１１を含み、対向する第１及び第２の主面、対向する第１及び第２の側面、及び対向する第１及び第２の端面を有するセラミック本体１０と、上記セラミック本体１０の両端面から交互に露出するように上記誘電体層１１を介して形成された第１及び第２の内部電極２１、２２と、上記セラミック本体１０の両端面に形成された第１及び第２の外部電極３１、３２と、を含み、上記第１の外部電極３１は、上記第１の内部電極２１と電気的に連結される第１のベース電極３１ａ、上記第１のベース電極３１ａ上に形成されたニッケル（Ｎｉ）からなる第１の中間層３１ｂ、及び上記第１の中間層３１ｂ上に形成された第１の端子電極３１ｃを含み、上記第２の外部電極３２は上記第２の内部電極２２と電気的に連結される第２のベース電極３２ａ、上記第２のベース電極３２ａ上に形成されたニッケル（Ｎｉ）からなる第２の中間層３２ｂ、及び上記第２の中間層３２ｂ上に形成された第２の端子電極３２ｃを含み、上記第１及び第２のベース電極３１ａ、３２ａは第１の導電性金属及びガラスを含み、上記第１及び第２の端子電極３１ｃ、３２ｃは第２の導電性金属からなることができる。
【００２９】
以下では、本発明の一実施形態による積層セラミック電子部品を説明する上で、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
【００３０】
本発明の一実施形態による積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ方向」、「幅方向」は「Ｗ方向」、「厚さ方向」は「Ｔ方向」と定義する。ここで、「厚さ方向」は、誘電体層を積み上げる方向、即ち、「積層方向」と同じ概念で用いられる。
【００３１】
本発明の一実施形態において、セラミック本体１０は、形状に特別な制限はなく、図示のように六面体形であることができる。
【００３２】
本発明の一実施形態において、セラミック本体１０は、対向する第１及び第２の主面、対向する第１及び第２の側面、及び対向する第１及び第２の端面を有し、上記第１及び第２の主面は、上記セラミック本体１０の上面及び下面とも表現される。
【００３３】
本発明の一実施形態によれば、上記誘電体層１１を形成する原料は、十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であることができる。
【００３４】
上記誘電体層１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ３）等のパウダーに、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤等が添加されたものであることができる。
【００３５】
上記誘電体層１１の形成に用いられるセラミック粉末の平均粒径は、例えば、４００ｎｍ以下であることができるが、特に制限されず、本発明の目的達成のために多様に調節されることができる。
【００３６】
上記第１の内部電極２１と第２の内部電極２２は、上記誘電体層１１を介して上記セラミック本体１０の両端面から交互に露出するように形成されることができる。
【００３７】
上記第１及び第２の内部電極２１、２２は、その材料に特別な制限はなく、例えば、パラジウム（Ｐｄ）、パラジウム‐銀（Ｐｄ‐Ａｇ）合金等の貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。
【００３８】
本発明の一実施形態によれば、上記セラミック本体１０の両端面には、第１及び第２の外部電極３１、３２が形成されることができる。
【００３９】
上記第１の外部電極３１は、上記第１の内部電極２１と電気的に連結される第１のベース電極３１ａと、上記第１のベース電極３１ａ上に形成されたニッケル（Ｎｉ）からなる第１の中間層３１ｂと、上記第１の中間層３１ｂ上に形成された第１の端子電極３１ｃと、を含むことができる。
【００４０】
また、上記第２の外部電極３２は、上記第２の内部電極２２と電気的に連結される第２のベース電極３２ａと、上記第２のベース電極３２ａ上に形成されたニッケル（Ｎｉ）からなる第２の中間層３２ｂと、上記第２の中間層３２ｂ上に形成された第２の端子電極３２ｃと、を含むことができる。
【００４１】
以下では、上記第１及び第２の外部電極３１、３２の構造についてより詳細に説明する。
【００４２】
上記第１及び第２のベース電極３１ａ、３２ａは、第１の導電性金属及びガラスを含むことができる。
【００４３】
静電容量の形成のために、上記第１及び第２の外部電極３１、３２が上記セラミック本体１０の両端面に形成され、上記第１及び第２の外部電極３１、３２に含まれる上記第１及び第２のベース電極３１ａ、３２ａが上記第１及び第２の内部電極２１、２２と電気的に連結されることができる。
【００４４】
上記第１及び第２のベース電極３１ａ、３２ａは、上記第１及び第２の内部電極２１、２２と同じ材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金からなる群から選択された一つ以上の第１の導電性金属で形成されることができる。
【００４５】
上記第１及び第２のベース電極３１ａ、３２ａは、上記第１の導電性金属粉末にガラスフリットを添加して製造された導電性ペーストを塗布した後に焼成することにより形成されることができる。
【００４６】
本発明の一実施形態によれば、上記第１及び第２の外部電極３１、３２は、上記第１及び第２のベース電極３１ａ、３２ａ上に形成されニッケル（Ｎｉ）からなる第１及び第２の中間層３１ｂ、３２ｂを含むことができる。
【００４７】
一方、基板内蔵用積層セラミック電子部品は、基板内のコア部分に内蔵されなければならないため、基板の表面に実装される一般の積層セラミック電子部品とは異なり、外部電極上にニッケル／スズ（Ｎｉ／Ｓｎ）メッキ層を設ける必要がない。
【００４８】
即ち、基板内蔵用積層セラミック電子部品の外部電極は銅（Ｃｕ）材質のビア（ｖｉａ）を介して基板内の回路と電気的に連結されるため、ニッケル／スズ（Ｎｉ／Ｓｎ）層の代わりに銅（Ｃｕ）層を上記外部電極上に設ける必要がある。
【００４９】
通常の外部電極の場合、銅（Ｃｕ）を主成分としているが、ガラス（ｇｌａｓｓ）も含まれているため、基板内のビア（ｖｉａ）の形成に用いられるレーザー加工の際に上記ガラスに含まれている成分が上記レーザーを吸収することによりビアの加工深さを調節することができなくなるという問題がある。
【００５０】
このような理由で、基板内蔵用積層セラミック電子部品の外部電極上に銅（Ｃｕ）メッキ層を別途に形成している。
【００５１】
しかしながら、別途の銅（Ｃｕ）メッキ層を形成することは、メッキ液の浸透による信頼性低下の問題をもたらす可能性がある。
【００５２】
即ち、銅（Ｃｕ）メッキ層を形成する段階で、銅（Ｃｕ）メッキ液が内部に浸透してガラスの侵食をもたらしたり、チップの内部に浸透して特性劣化を起こしたりする可能性がある。
【００５３】
しかしながら、本発明の一実施形態によれば、上記第１及び第２の外部電極３１、３２は、上記第１及び第２のベース電極３１ａ、３２ａ上に形成されニッケル（Ｎｉ）からなる第１及び第２の中間層３１ｂ、３２ｂを含むため、銅（Ｃｕ）メッキ液が内部に浸透してガラスの侵食をもたらしたり、チップの内部に浸透して特性劣化を起こしたりすることを防止することができる。
【００５４】
これにより、信頼性に優れた基板内蔵用積層セラミック電子部品を具現することができる。
【００５５】
上記ニッケル（Ｎｉ）からなる第１及び第２の中間層３１ｂ、３２ｂの厚さは、特に制限されず、例えば、０．５μｍ〜１０μｍであることができる。
【００５６】
上記ニッケル（Ｎｉ）からなる第１及び第２の中間層３１ｂ、３２ｂの厚さが０．５μｍ〜１０μｍを満たすように調節することにより、銅（Ｃｕ）メッキ液が内部に浸透してガラスの侵食をもたらしたりチップの内部に浸透して特性劣化を起こしたりすることを防止すると共にメッキ応力によるチップのクラック発生を防止してキャパシタの信頼性を向上させることができる。
【００５７】
上記ニッケル（Ｎｉ）からなる第１及び第２の中間層３１ｂ、３２ｂの厚さが０．５μｍ未満の場合は、その厚さが薄すぎて銅（Ｃｕ）メッキ液が内部に浸透する可能性がある。
【００５８】
上記ニッケル（Ｎｉ）からなる第１及び第２の中間層３１ｂ、３２ｂの厚さが１０μｍを超える場合は、メッキ応力によってチップにクラックが発生して信頼性が低下する可能性がある。
【００５９】
上記第１及び第２の中間層３１ｂ、３２ｂは、メッキで形成されることができるが、必ずしもこれに制限されるものではない。
【００６０】
本発明の一実施形態によれば、上記第１及び第２の外部電極３１、３２は、上記第１及び第２の中間層３１ｂ、３２ｂ上に形成される第１及び第２の端子電極３１ｃ、３２ｃを含むことができる。
【００６１】
上記第１及び第２の端子電極３１ｃ、３２ｃは、第２の導電性金属からなる導電性ペーストを用いて形成されることができる。
【００６２】
上記第２の導電性金属は、特に制限されず、例えば、銅（Ｃｕ）であることができる。
【００６３】
通常の積層セラミックキャパシタは印刷回路基板上に実装されるため、外部電極上にニッケル／スズメッキ層を形成することが一般的であった。
【００６４】
しかしながら、本発明の一実施形態による積層セラミックキャパシタは、印刷回路基板内蔵用であるため基板上に実装されず、当該積層セラミックキャパシタの上記第１の外部電極３１及び第２の外部電極３２が銅（Ｃｕ）材質のビア（ｖｉａ）を介して基板の回路と電気的に連結される。
【００６５】
したがって、本発明の一実施形態によれば、上記第１及び第２の端子電極３１ｃ、３２ｃは、上記基板内のビアの材質である銅（Ｃｕ）と電気的連結性の良い銅（Ｃｕ）からなる。
【００６６】
上記第１及び第２の端子電極３１ｃ、３２ｃは、メッキで形成されることができるが、必ずしもこれに制限されるものではない。
【００６７】
以下では、本発明の一実施形態による基板内蔵用積層セラミック電子部品の製造方法について説明するが、これに制限されるものではない。
【００６８】
本発明の一実施形態による基板内蔵用積層セラミック電子部品の製造方法は下記の通りである。まず、チタン酸バリウム（ＢａＴｉＯ３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布し乾燥して複数のセラミックグリーンシートを製造し、これにより、誘電体層を形成する。
【００６９】
上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状にして製作される。
【００７０】
次に、平均サイズが０．１〜０．２μｍのニッケル粒子を有する４０〜５０重量部のニッケル粉末を含む内部電極用導電性ペーストを製造する。
【００７１】
次に、上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、４００〜５００層積層してセラミック本体を製作する。
【００７２】
本発明の一実施形態による積層セラミックキャパシタにおいて、上記第１及び第２の内部電極２１、２２は、上記セラミック本体１０の両端面にそれぞれ露出するように形成される。
【００７３】
次に、上記セラミック本体１０の端部に、第１の導電性金属及びガラスを含む第１のベース電極及び第２のベース電極を形成する。
【００７４】
上記第１の導電性金属は、特に制限されず、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金からなる群から選択された一つ以上である。
【００７５】
上記ガラスは、特に制限されず、一般の積層セラミックキャパシタの外部電極の製作に用いられるガラスと同じ組成の物質であっても良い。
【００７６】
上記第１及び第２のベース電極は、上記セラミック本体の端部に形成されることにより、上記第１及び第２の内部電極とそれぞれ電気的に連結される。
【００７７】
次に、上記第１のベース電極及び第２のベース電極上に形成されニッケル（Ｎｉ）からなる第１及び第２の中間層を形成する。
【００７８】
上記第１及び第２の中間層は、特に制限されず、例えば、メッキ法により形成される。
【００７９】
次に、上記第１及び第２の中間層上に形成され第２の導電性金属からなる第１及び第２の端子電極を形成する。
【００８０】
上記第２の導電性金属は、特に制限されず、例えば、銅（Ｃｕ）である。
【００８１】
また、上記第１及び第２の端子電極は、特に制限されず、例えば、メッキ法により形成される。
【００８２】
その他、上述した本発明の一実施形態による基板内蔵用積層セラミック電子部品の特徴と同じものに関する説明は省略する。
【００８３】
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれに制限されるものではない。
【００８４】
本発明の実施形態による基板内蔵用積層セラミック電子部品のニッケル（Ｎｉ）からなる第１及び第２の中間層３１ｂ、３２ｂの厚さによる耐湿信頼性、加速寿命信頼性及びクラック発生の有無を評価するために、携帯電話のマザーボード用チップ部品の通常の条件である８５℃、相対湿度８５％に積層セラミック電子部品の内蔵された基板を３０分間放置した後、それぞれの実験を行った。
【００８５】
クラック発生の有無と関連しては、チップ部品４００個に対し、クラック発生率が１０％未満の場合は良好（○）、１０％以上の場合は不良（×）と判断した。
【００８６】
下記表１は、ニッケル（Ｎｉ）からなる第１から第３の中間層の厚さによる耐湿信頼性、加速寿命信頼性及びクラック発生の有無を示したものである。
【００８７】
【表１】
2015037183.tif 000003
×：不良率が１０％以上
○：不良率が１０％未満
【００８８】
上記表１を参照すると、上記ニッケル（Ｎｉ）からなる第１から第３の中間層の厚さが０．５μｍ以上１０．０μｍ以下の場合は、耐湿信頼性及び加速寿命信頼性に優れ、メッキによるクラックも発生しないため、信頼性に優れた積層セラミックキャパシタを具現することができることが分かる。
【００８９】
これに対し、上記ニッケル（Ｎｉ）からなる第１から第３の中間層の厚さが０．５μｍ未満の場合は、メッキ液の浸透によって耐湿信頼性及び加速寿命信頼性に問題があることが分かる。
【００９０】
また、上記ニッケル（Ｎｉ）からなる第１から第３の中間層の厚さが１０．０μｍを超える場合は、メッキによるクラックが発生するため、信頼性に問題があることが分かる。
【００９１】
積層セラミック電子部品内蔵型印刷回路基板
図４は、本発明の一実施形態による積層セラミック電子部品が内蔵される積層セラミック電子部品内蔵型印刷回路基板を示す断面図である。
【００９２】
図４を参照すると、本発明の一実施形態による積層セラミック電子部品が内蔵される積層セラミック電子部品内蔵型印刷回路基板１００は、絶縁基板１１０と；誘電体層１１を含み、対向する第１及び第２の主面、対向する第１及び第２の側面、及び対向する第１及び第２の端面を有するセラミック本体１０と、上記誘電体層１１を介して上記セラミック本体１０の両端面から交互に露出するように形成された第１及び第２の内部電極２１、２２と、上記セラミック本体１０の両端面に形成された第１及び第２の外部電極３１、３２と、を含み、上記第１の外部電極３１は上記第１の内部電極２１と電気的に連結される第１のベース電極３１ａ、上記第１のベース電極３１ａ上に形成されたニッケル（Ｎｉ）からなる第１の中間層３１ｂ、及び上記第１の中間層３１ｂ上に形成された第１の端子電極３１ｃを含み、上記第２の外部電極３２は上記第２の内部電極２２と電気的に連結される第２のベース電極３２ａ、上記第２のベース電極３２ａ上に形成されたニッケル（Ｎｉ）からなる第２の中間層３２ｂ、及び上記第２の中間層３２ｂ上に形成された第２の端子電極３２ｃを含み、上記第１及び第２のベース電極３１ａ、３２ａは第１の導電性金属及びガラスを含み、上記第１及び第２の端子電極３１ｃ、３２ｃは第２の導電性金属からなる基板内蔵用積層セラミック電子部品と；を含むことができる。
【００９３】
上記絶縁基板１１０は、絶縁層１２０が含まれた構造を有し、必要に応じて、図４に示されているように多様な形態の層間回路を構成する導電性パターン１３０及び導電性ビアホール１４０を含むことができる。このような絶縁基板１１０は、内部に積層セラミック電子部品を含む印刷回路基板１００でもある。
【００９４】
上記積層セラミック電子部品は、印刷回路基板１００に挿入された後、印刷回路基板１００の熱処理等のような後工程進行中の様々な過酷環境を同様に経験してしまう。
【００９５】
特に、熱処理工程中の印刷回路基板１００の収縮及び膨張は、印刷回路基板１００の内部に挿入された積層セラミック電子部品に直接伝達され、積層セラミック電子部品と印刷回路基板１００との接着面にストレスを加える。
【００９６】
積層セラミック電子部品と印刷回路基板１００との接着面に加えられたストレスが接着強度より高い場合は、接着面が剥がれる剥離不良が発生する。
【００９７】
積層セラミック電子部品と印刷回路基板１００との接着強度は積層セラミック電子部品と印刷回路基板１００との電気化学的結合力と接着面の有効表面積に比例し、積層セラミック電子部品と印刷回路基板１００との接着面の有効表面積を向上させるために積層セラミック電子部品の表面粗度を制御することにより積層セラミック電子部品と印刷回路基板１００との間の剥離現象を改善することができる。
【００９８】
また、印刷回路基板１００に内蔵される積層セラミック電子部品の表面粗度による印刷回路基板１００との接着面における剥離発生頻度が確認できる。
【００９９】
その他の特徴は、上述した本発明の一実施形態による積層セラミック電子部品が内蔵される積層セラミック電子部品内蔵型印刷回路基板の特徴と同じであるため、ここではその説明を省略する。
【０１００】
本発明の実施形態によれば、基板内蔵用積層セラミック電子部品の第１及び第２のベース電極と第１及び第２の端子電極との間にニッケル（Ｎｉ）からなる第１及び第２の中間層を形成することにより、メッキ液の浸透による信頼性低下を防止することができる。
【０１０１】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１０２】
１０  セラミック本体
１１  誘電体層
２１、２２  第１及び第２の内部電極
３１、３２  第１及び第２の外部電極
３１ａ、３２ａ  第１及び第２のベース電極
３１ｂ、３２ｂ  第１及び第２の中間層
３１ｃ、３２ｃ  第１及び第２の端子電極
１００  印刷回路基板
１１０  絶縁基板
１２０  絶縁層
１３０  導電性パターン
１４０  導電性ビアホール
【図１】
2015037183.tif 000004
【図２】
2015037183.tif 000005
【図４】
2015037183.tif 000006
【図３】
2015037183.tif 000007