(57)【要約】【課題】本願は、粒径の小さいフィラーの使用量を減らしても充填不良を抑制可能な電子部品パッケージおよび電子部品パッケージの製造方法を提供することを課題とする。【解決手段】電子部品パッケージであって、複数の電子部品と、前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材と、を備える。【選択図】図１
2015076519.tif 000002
【特許請求の範囲】
【請求項１】
複数の電子部品と、
前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材と、を備える、
電子部品パッケージ。
【請求項２】
前記封止材は、前記各電子部品の側方の部分の熱膨張率が、前記各電子部品を覆う部分の熱膨張率より大きい、
請求項１に記載の電子部品パッケージ。
【請求項３】
前記封止材は、前記各電子部品を覆う部分から前記各電子部品の側方の部分へ向かって熱膨張率が徐々に大きくなる、
請求項１または２に記載の電子部品パッケージ。
【請求項４】
前記封止材は、前記各電子部品の側方の部分に含まれるフィラーの含有率が、前記各電子部品を覆う部分に含まれるフィラーの含有率より小さい、
請求項１から３の何れか一項に記載の電子部品パッケージ。
【請求項５】
複数の電子部品を支持基板に貼り付ける工程と、
前記支持基板に貼り付けられた前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材で封止する工程と、を備える、
電子部品パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、電子部品パッケージおよび電子部品パッケージの製造方法に関する。
【背景技術】
【０００２】
近年、電子機器は高性能化の一途を辿っている。例えば、半導体チップ等の電子部品は、高密度化と低コスト化を両立するパッケージ技術が求められている。電子部品のパッケージングにおいては、各種の工夫が施されている（例えば、特許文献１〜３を参照）。
【０００３】
高密度化と低コスト化の両立を実現するパッケージ技術としては、例えば、ＣＳＰ（Ｃｈｉｐ−Ｓｉｚｅ  Ｐａｃｋａｇｅ）がある。ＣＳＰは、近年、ファインピッチ化が加速しており、ＣＳＰの形態も樹脂インターポーザを用いたものからＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）へと変化している。ＷＬＰは、例えば、ＷＬ−ＣＳＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  ＣＳＰ）、Ｗ−ＣＳＰ（Ｗａｆｅｒ  ＣＳＰ）と呼ばれることもある。ＷＬＰは、ウェーハ状態でパッケージまで行うことが可能である。ＷＬＰは、良否判定の試験後にダイシングされ、個片化される。よって、ＷＬＰは、ＷＬＰよりも以前のパッケージ技術に比較すると、より低コストで実装面積をリアルチップサイズまで小さくでき、半導体業界で期待されているパッケージの一つである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平４−２１１１５０号公報
【特許文献２】特開平８−２３００５号公報
【特許文献３】特開２０１０−１０３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電子部品を封止してパッケージングするモールド樹脂にはフィラーが含まれる。モールド樹脂に含まれるフィラーの粒径が大きいと、電子部品の間隔を狭くしてパッケージの高密度化を図った場合に、狭小部分でフィラーの充填不良が生じる可能性がある。しかし、粒径の小さいフィラーは、粒径の大きいフィラーに比べて高価である。
【０００６】
そこで、本願は、粒径の小さいフィラーの使用量を減らしても充填不良を抑制可能な電子部品パッケージおよび電子部品パッケージの製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本願は、次のような電子部品パッケージを開示する。
複数の電子部品と、
前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材と、を備える、
電子部品パッケージ。
【０００８】
また、本願は、次のような電子部品パッケージの製造方法を開示する。
複数の電子部品を支持基板に貼り付ける工程と、
前記支持基板に貼り付けられた前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材で封止する工程と、を備える、
電子部品パッケージの製造方法。
【発明の効果】
【０００９】
上記電子部品パッケージおよび電子部品パッケージの製造方法であれば、粒径の小さいフィラーの使用量を減らしても充填不良を抑制可能となる。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施形態に係る電子部品パッケージを示した図の一例である。
【図２】図２は、モールド樹脂が硬化する際の各部の収縮量を矢印の長さで示した図の一例である。
【図３】図３は、配線層を形成した電子部品パッケージを示した図の一例である。
【図４】図４は、粘着層を形成した支持基板を示した図の一例である。
【図５】図５は、チップを付けた支持基板を示した図の一例である。
【図６】図６は、支持基板にモールド樹脂が塗布された状態を示した図の一例である。
【図７】図７は、モールド樹脂が成型された状態を示した図の一例である。
【図８】図８は、支持基板および粘着層が除去された状態を示した図の一例である。
【図９】図９は、支持基板に１種類目のモールド樹脂が塗布された状態を示した図の一例である。
【図１０】図１０は、１種類目のモールド樹脂が成型された状態を示した図の一例である。
【図１１】図１１は、支持基板に２種類目のモールド樹脂が塗布された状態を示した図の一例である。
【図１２】図１２は、２種類目のモールド樹脂が成型された状態を示した図の一例である。
【図１３】図１３は、表面電極が形成された電子部品パッケージを拡大して示した図の一例である。
【図１４】図１４は、第一絶縁層が形成された電子部品パッケージを示した図の一例である。
【図１５】図１５は、第一配線層が形成された電子部品パッケージを示した図の一例である。
【図１６】図１６は、第二絶縁層が形成された電子部品パッケージを示した図の一例である。
【図１７】図１７は、第二配線層が形成された電子部品パッケージを示した図の一例である。
【図１８】図１８は、ソルダーレジストおよびパッケージ表面電極が形成された電子部品パッケージを示した図の一例である。
【図１９】図１９は、比較例に係るモールド樹脂基板を示した図の一例である。
【発明を実施するための形態】
【００１１】
以下、実施形態について説明する。以下に示す実施形態は、単なる例示であり、本開示の技術的範囲を以下の態様に限定するものではない。
【００１２】
図１は、実施形態に係る電子部品パッケージを示した図の一例である。実施形態に係る電子部品パッケージとしては、図１に示すような、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）のチップ（本願でいう「電子部品」の一例である）１を封止した電子部品パッケージ２を例示できる。しかし、実施形態に係る電子部品パッケージは、図１に示すような電子部品パッケージ２に限定されるものではない。実施形態に係る電子部品パッケージとしては、ＬＳＩの他に、受動素子等の各種電子部品を封止した電子部品パッケージを例示することもできる。本実施形態の電子部品パッケージ２は、図１に示すよ
うに、２つのチップ１をモールド樹脂（本願でいう「封止材」の一例である）３で封止したマルチチップのＷＬＰである。
【００１３】
電子部品パッケージ２のモールド樹脂３は、モールド樹脂３のうち各チップ１の側方の部分（以下、「領域３Ｓ」という）に含まれるフィラーＦＳの粒径が、各チップ１を覆う部分（以下、「領域３Ｕ」という）に含まれるフィラーＦＵの粒径より小さい。各チップ１の側方の部分に含まれるフィラーＦＳの粒径が、各チップ１を覆う部分に含まれるフィラーＦＵの粒径より小さいため、２つのチップ１間のギャップを狭くしても、チップ１間にフィラーＦＳが十分に行き渡る。よって、粒径の小さいフィラーＦＳの使用量を減らしても充填不良を抑制することが可能である。従って、モールド樹脂３の強度分布のばらつきが生じにくく、ボイド等の生じない信頼性の高いパッケージを実現することができる。
【００１４】
なお、電子部品パッケージ２は、領域３Ｓに含まれるフィラーＦＳの含有率を領域３Ｕに含まれるフィラーＦＵの含有率より小さくしてもよい。各チップ１の側方の部分に含まれるフィラーＦＳの含有率を、各チップ１を覆う部分に含まれるフィラーＦＵの含有率より小さくすると、電子部品パッケージ２のモールド樹脂３は、領域３Ｓの熱膨張率が領域３Ｕの熱膨張率より大きくなる。領域３Ｓの熱膨張率が領域３Ｕの熱膨張率より大きいと、モールド樹脂３が硬化する際の各部の収縮量は次のようになる。
【００１５】
図２は、モールド樹脂が硬化する際の各部の収縮量を矢印の長さで示した図の一例である。領域３Ｕは、モールド樹脂３が硬化する際、フィラーＦＵの含有率に応じた量だけ収縮する。領域３Ｓについても領域３Ｕと同様、モールド樹脂３が硬化する際、フィラーＦＳの含有率に応じた量だけ収縮する。領域３Ｓのフィラーの含有率が領域３Ｕよりも低いと、領域３Ｓは、領域３Ｕよりも単位長さあたりの収縮量が大きくなる。
【００１６】
パッケージングに用いるモールド樹脂等の封止材の熱膨張率は、通常、半導体素子等の電子部品の熱膨張率より大きい。よって、チップ１を熱膨張率が均等な封止材で封止すると、チップ１を覆う部分の封止材の収縮により、チップ１の側方の部分の封止材がチップ１を押圧することになる。また、各電子部品を覆う部分の封止材の熱膨張率と電子部品の熱膨張率との相違により、パッケージ全体に反りが生じることがある。
【００１７】
しかし、領域３Ｓに含まれるフィラーＦＳの含有量を領域３Ｕよりも小さくすれば、領域３Ｓが領域３Ｕよりも単位長さあたりの収縮量が大きくなるため、熱膨張率が均等なモールド樹脂で封止した場合に比べて、領域３Ｓから各チップ１へ加わる応力を緩和することができる。また、領域３Ｓに熱膨張率の大きく硬度の低い樹脂が領域３Ｕよりも多く存在していれば、電子部品パッケージ２全体の反りの抑制が図られる。
【００１８】
図３は、配線層（「再配線層」と呼ばれる場合もある）を形成した電子部品パッケージを示した図の一例である。上記電子部品パッケージ２は、例えば、図３に示すように、各チップ１に隣接する配線層４を更に形成することができる。配線層４の形成により、端子数の増大等に対応することが可能である。
【００１９】
上記電子部品パッケージ２は、例えば、以下のような方法で製造することができる。
【００２０】
図４は、粘着層を形成した支持基板を示した図の一例である。本製造方法では、例えば、図４に示すような支持基板１０が用意される。支持基板１０には、チップ１を取り付けるための粘着層１１が形成される。支持基板１０は、温度に関わらず平坦なものであればよい。支持基板１０としては、例えば、金属、ガラス、プリント板、セラミックス等の支持基板を例示することができる。また、粘着層１１は、チップ１が支持基板１０に付着した状態を維持可能なものであればよい。粘着層１１は、例えば、粘着フィルムを貼り付け
て形成してもよいし、スピンコート法、スプレーコート法、印刷法等によって粘着剤を塗布して形成してもよい。また、粘着層１１は、後の工程でチップ１が外れやすいよう、加熱により発泡する熱発泡型粘着層でもよいし、紫外線で発泡する紫外線発泡型粘着層でもよいし、処理不要で剥離できる粘着層でもよい。
【００２１】
図５は、チップを付けた支持基板を示した図の一例である。粘着層１１が形成された支持基板１０には、チップ１が取り付けられる。チップ１は、フェイスダウンの状態、すなわち、電極面が粘着層１１に接触する状態で支持基板１０に取り付けられる。チップ１は、例えば、フリップチップボンダーやマウンターによって支持基板１０に取り付け可能である。
【００２２】
図６は、支持基板にモールド樹脂が塗布された状態を示した図の一例である。チップ１が取り付けられた支持基板１０には、モールド樹脂３が塗布される。塗布されるモールド樹脂３は、液状であってもよいし、顆粒状であってもよい。支持基板１０に塗布されるモールド樹脂３には２種類ある。すなわち、支持基板１０には、粒径の小さい微細なフィラーを含有したモールド樹脂３Ｓが塗布された後、大粒径のフィラーを含有したモールド樹脂３Ｕが塗布される。モールド樹脂３Ｓは、モールド樹脂３Ｕよりも先に塗布されるため、モールド樹脂３のうち各チップ１の側方の部分、すなわち、領域３Ｓを形成することになる。また、モールド樹脂３Ｕは、モールド樹脂３Ｓの上に塗布されるため、モールド樹脂３のうち各チップ１を覆う部分、すなわち、領域３Ｕを形成することになる。
【００２３】
図７は、モールド樹脂が成型された状態を示した図の一例である。モールド樹脂３が塗布された支持基板１０には、例えば、モールド樹脂３を所望の形にするための金型がセットされ、モールド樹脂３の硬化が行われる。これにより、モールド樹脂３は板状に硬化する。モールド樹脂３が硬化した後は、モールド樹脂３の表面の研削等を行い、形態を整える。なお、モールド樹脂３の表面の研削は、次工程以降の何れかのタイミングで行ってもよい。
【００２４】
図８は、支持基板および粘着層が除去された状態を示した図の一例である。モールド樹脂３の硬化が行われた後は、支持基板１０および粘着層１１の除去が行われる。支持基板１０および粘着層１１の除去が行われることにより、上記実施形態に係る電子部品パッケージ２が完成する。
【００２５】
上記製造方法においては、モールド樹脂３Ｓを硬化させる前にモールド樹脂３Ｕを塗布し、モールド樹脂３を一括成型している。よって、領域３Ｓと領域３Ｕとの間の界面には、モールド樹脂３Ｓとモールド樹脂３Ｕとが混合した部分が存在し得る。モールド樹脂３Ｓとモールド樹脂３Ｕとが混合した部分は、モールド樹脂の粘度が低ければ低い程著しく発現することになる。モールド樹脂３Ｓとモールド樹脂３Ｕとが混合した部分を意図的に形成することにより、例えば、モールド樹脂３Ｕ側からモールド樹脂３Ｓ側へ向かうに従って熱膨張率等の物性値が徐々に変化するような傾斜状の物性を呈する電子部品パッケージ２を実現できる。物性値が徐々に変化していれば界面に応力が生じにくくなる。上記電子部品パッケージ２は、領域３Ｓと領域３Ｕとの間の界面に２種類のモールド樹脂が混合した部分が存在していても、各チップ１へ加わる応力を緩和し、電子部品パッケージ２全体の反りを抑制することができる。しかし、電子部品パッケージ２の製造方法は、上記方法に限定されるものでなく、例えば、モールド樹脂３Ｓを硬化させた後にモールド樹脂３Ｕを塗布することにより、モールド樹脂３を２段階で成型してもよい。
【００２６】
以下、上記製造方法の変形例について説明する。
【００２７】
図９は、支持基板に１種類目のモールド樹脂が塗布された状態を示した図の一例である
。本変形例に係る製造方法においては、チップ１が取り付けられた支持基板１０に、モールド樹脂３Ｓが塗布される。
【００２８】
図１０は、１種類目のモールド樹脂が成型された状態を示した図の一例である。本変形例に係る製造方法においては、モールド樹脂３Ｓが塗布された支持基板１０には、例えば、モールド樹脂３Ｓを所望の形にするための金型がセットされ、モールド樹脂３Ｓの硬化が行われる。
【００２９】
図１１は、支持基板に２種類目のモールド樹脂が塗布された状態を示した図の一例である。本変形例に係る製造方法においては、硬化したモールド樹脂３Ｓの上にモールド樹脂３Ｕが塗布される。
【００３０】
図１２は、２種類目のモールド樹脂が成型された状態を示した図の一例である。本変形例に係る製造方法においては、モールド樹脂３Ｕが塗布された支持基板１０には、例えば、モールド樹脂３Ｕを所望の形にするための金型がセットされ、モールド樹脂３Ｕの硬化が行われる。モールド樹脂３の硬化が行われた後は、支持基板１０および粘着層１１の除去が行われ、図８に示したような電子部品パッケージ２が完成する。
【００３１】
上記何れかの製造方法により製造された電子部品パッケージ２は、例えば、以下に示すような方法で配線層を形成することにより、プリント基板等に実装可能な電子部品パッケージ２にすることができる。
【００３２】
図１３は、表面電極が形成された電子部品パッケージを拡大して示した図の一例である。支持基板１０および粘着層１１の除去が行われた後は、例えば、チップ１の集積回路１Ｃが形成されている電極面（表面電極１Ｔがある面）が上側になるように電子部品パッケージ２が反転される。
【００３３】
図１４は、第一絶縁層が形成された電子部品パッケージを示した図の一例である。チップ１の電極面が上側になるように電子部品パッケージ２が反転された後は、チップ１の表面電極１Ｔの部分を開口させた第一絶縁層５ａが形成される。第一絶縁層５ａは、例えば、感光性エポキシ、感光性ポリベンゾオキサゾール、又は、感光性ポリイミドのような感光性樹脂を塗布・現像・キュアし、必要に応じてプラズマ処理を行い、電極面の電極部分を開口することにより形成できる。
【００３４】
図１５は、第一配線層が形成された電子部品パッケージを示した図の一例である。第一絶縁層５ａが形成された後は、例えば、レジスト等を用いて所望の配線パターンの第一配線層４ａが形成される。
【００３５】
第一配線層４ａは、例えば、次のようにして形成することができる。すなわち、第一絶縁層５ａが形成された後、金属密着層と銅をスパッタで形成し、シード層を形成する。金属密着層を形成する材料としては、例えば、チタン、クロム等から任意のものを選定することができる。その後、ビアとなる部分や配線となる部分を開口したフォトレジストパターンを形成し、先に形成したシード層を用いて銅の電気めっきを行う。フォトレジストを剥離した後は、フォトレジストの下に残存していたシード層を除去する。このシード層の除去には、ウエットエッチングを用いてもよいし、ドライエッチングを用いてもよい。なお、形成された銅配線に対し、密着性向上等の目的で表面処理等を加えてもよい。第一配線層４ａは、例えば、以上のような処理を経ることにより形成することができる。
【００３６】
第一配線層４ａが形成された後は、例えば、感光性樹脂の塗布・現像・キュアや、銅配線の表面処理等を適当な回数繰り返し、所望の多層配線を形成する。図１６は、第二絶縁
層が形成された電子部品パッケージを示した図の一例である。第一配線層４ａが形成された後は、例えば、パッケージの電極が形成される部分を露出させた第二絶縁層５ｂが形成される。
【００３７】
図１７は、第二配線層が形成された電子部品パッケージを示した図の一例である。第二絶縁層５ｂが形成された後は、第二絶縁層５ｂの開口部分を塞ぐようにして第二配線層４ｂが形成される。
【００３８】
図１８は、ソルダーレジストおよびパッケージ表面電極が形成された電子部品パッケージを示した図の一例である。第二配線層４ｂが形成された後は、パッケージの電極が形成される部分を露出させたソルダーレジスト６が形成される。そして、ソルダーレジスト６の開口部分において露出している第二配線層４ｂの表面にニッケルや金等のメッキが施されることにより、パッケージ表面に電極ＴＳが形成される。パッケージ表面電極１Ｔが形成された後は、支持基板１０を個片に切断することにより、プリント基板等に実装可能な電子部品パッケージ２が完成する。
【００３９】
上記実施形態に係る電子部品パッケージ２および電子部品パッケージ２の製造方法は、例えば、２つのチップ１間を１００μｍ以内の狭ピッチとするような場合であっても、粒径の小さいフィラーの使用量を減らしながら充填不良の抑制を図ることができる。従って、チップ１間のギャップを狭くして電子部品パッケージ２の高密度化を図り、高信頼性の維持や低コスト化を図ることが可能である。
【００４０】
例えば、一般的な液状または顆粒状のモールド樹脂は、無機フィラーを含んでいる。無機フィラーとして、例えば、平均粒径５０〜７０μｍのシリカフィラーを選び、モールド樹脂に９７〜９８重量％含有させた場合、硬化後の樹脂の熱膨張率は７〜９ｐｐｍ／℃となる。このような１種類のモールド樹脂のみを用いた場合、１００μｍという狭ピッチに対してフィラーの径が大き過ぎるため、２つのチップ間にフィラーが入らず、チップ間は樹脂だけが充填されてしまう。また、フィラーがチップ間の蓋となり、樹脂すら充填されずにボイドが生じる可能性がある。ところが、上記実施形態に係る電子部品パッケージ２および電子部品パッケージ２の製造方法は、２種類のモールド樹脂を用いているため、粒径の小さいフィラーの使用量を減らしながら充填不良の抑制を図ることができる。
【００４１】
例えば、２つのチップ１間が１００μｍ以内の狭ピッチであれば、最初に平均粒径１〜１０μｍのシリカフィラーを９０重量％含有したモールド樹脂を上記モールド樹脂３Ｂとして塗布する。次に、平均粒径５０〜７０μｍのシリカフィラーを９８重量％含有したモールド樹脂を上記モールド樹脂３Ｕとして塗布し、成型を行う。これにより、領域３Ｓに含まれるフィラーＦＳの粒径が、領域３Ｕに含まれるフィラーＦＢの粒径より小さい電子部品パッケージ２が実現できる。また、領域３Ｓの熱膨張率が領域３Ｕの熱膨張率より大きい電子部品パッケージ２が実現できる。なお、モールド樹脂３Ｓを硬化させる前にモールド樹脂３Ｕを塗布し、モールド樹脂３を一括成型した場合には、モールド樹脂３Ｕ側からモールド樹脂３Ｓ側へ向かうに従って平均粒径が徐々に変化するような傾斜状の物性を呈する電子部品パッケージ２が実現されることになる。また、モールド樹脂３Ｓを硬化させた後にモールド樹脂３Ｕを塗布し、モールド樹脂３を２段階で成型した場合には、領域３Ｓが平均粒径１〜１０μｍのシリカフィラーで形成され、領域３Ｕが平均粒径５０〜７０μｍのシリカフィラーで形成された電子部品パッケージ２が実現されることになる。
【実施例１】
【００４２】
以下、上記実施形態の第１実施例について説明する。本第１実施例では、支持基板１０の一例として１７０×１７０ｍｍで厚さ０．３ｍｍのステンレス基板を用いた。そして、ステンレス基板の上に、上記粘着層１１の一例である熱発泡型粘着層を貼り付けた。そし
て、粘着層の上に、各１５×１５ｍｍのパッケージエリア内にフリップチップボンダーで５×５ｍｍで厚さ０．４ｍｍの４個のベアチップ半導体（上記チップ１の一例に相当する）を、電極面が粘着層の表面に接するように配置した。配置したベアチップ半導体のギャップ間隔は、各５０μｍとした。
【００４３】
その後、平均粒径２μｍのシリカフィラー（上記フィラーＦＳの一例に相当する）を９０重量％含有するモールド樹脂（上記モールド樹脂３Ｓの一例に相当する）を塗布し、続けて平均粒径２５μｍのシリカフィラー（上記フィラーＦＵの一例に相当する）を９８重量％含有するモールド樹脂（上記モールド樹脂３Ｕの一例に相当する）を塗布した。そして、成型用の金型を用いて厚さ０．６ｍｍ、直径１５０ｍｍのウェーハ状のモールド樹脂基板を形成した。
【００４４】
次に、１８０℃の熱を加え、粘着層からウェーハ状のモールド樹脂基板を剥離した。その後、２００℃、１時間で板状のモールド樹脂を完全に硬化させた。この時のウェーハ状のモールド樹脂基板の反りは０．１ｍｍであった。
【００４５】
次に、ベアチップ半導体の表面電極を有する面にスピンコート用の感光性エポキシワニスを塗布し、プリベーク、露光、現像、キュア、酸素プラズマ処理等の工程を経て、膜厚８μｍで、表面電極部（上記表面電極１Ｔの一例に相当する）をφ３０μｍ開口した絶縁層（上記第一絶縁層５ａの一例に相当する）を形成した。次に、スパッタでチタンと銅をそれぞれ０．１μｍ、０．３μｍの厚さで製膜し、シード層を形成した。その後、ビア部、配線部を開口したフォトレジストパターンを形成し、先に形成したシード層を用いて銅の電気めっきを行った。電気めっき後、フォトレジストを剥離した後、フォトレジストの下に残存していたシード層をウエットエッチングとドライエッチングで除去した。そして、ソルダーレジストを形成し、配線表面をニッケルと金のメッキ処理をした。
【００４６】
個片にした半導体パッケージ（上記電子部品パッケージ２の一例に相当する）の断面を観察した所、ベアチップ半導体の側方にあるシリカフィラーの含有率が、ベアチップ半導体を覆っている部分の含有率より少ないことが確認された。また、半導体パッケージを覆っている部分からベアチップ半導体の側方の部分へ向かって、シリカフィラーの含有率が少なくなるように傾斜がついていることが確認された。また、ベアチップ半導体の側方にあるシリカフィラーの粒径が、ベアチップ半導体を覆っている部分の含有率より小さいことが確認された。また、半導体パッケージを覆っている部分からベアチップ半導体の側方の部分へ向かって、シリカフィラーの粒径が小さくなるように傾斜がついており、５０μｍのベアチップ半導体のギャップ間に微細な粒径のシリカフィラーが充填されていることが確認された。
【実施例２】
【００４７】
以下、上記実施形態の第２実施例について説明する。本第２実施例では、支持基板１０の一例として１７０×１７０ｍｍで厚さ０．３ｍｍのガラス基板を用いた。そして、ガラス基板の上に、上記粘着層１１の一例である紫外線発泡型粘着層を貼り付けた。そして、粘着層の上に、各１０×１０ｍｍのパッケージエリア内にマウンターで６×６ｍｍで厚さ０．５ｍｍのベアチップ半導体と２０個の０６０３サイズのチップコンデンサ（上記チップ１の一例に相当する）を、電極面が粘着層の表面に接するように配置し接合させた。配置した各部品のギャップ間隔は、各７０μｍとした。
【００４８】
その後、平均粒径２μｍのシリカフィラー（上記フィラーＦＳの一例に相当する）を８８重量％含有するモールド樹脂（上記モールド樹脂３Ｓの一例に相当する）を塗布し、成型用の金型を用いて厚さ０．５５ｍｍ、直径１５０ｍｍのウェーハ状に硬化させて板状のモールド樹脂を形成した。その後、平均粒径５０μｍのシリカフィラー（上記フィラーＦ
Ｕの一例に相当する）を９７重量％含有するモールド樹脂（上記モールド樹脂３Ｕの一例に相当する）を塗布し、成型用の金型を用いて全体の厚さ０．７ｍｍ、直径１５０ｍｍのウェーハ状のモールド樹脂基板を形成した。この時のウェーハ状のモールド樹脂基板の反りは０．１５ｍｍであった。
【００４９】
次に、ガラス面から紫外線を照射し、紫外線発泡型粘着層から、ウェーハ状のモールド樹脂基板を剥離した。その後、２２０℃、１時間でウェーハ状のモールド樹脂基板を完全硬化させた。
【００５０】
次に、ベアチップ半導体とチップコンデンサの電極面を有する面にスピンコート用の感光性ポリベンゾオキサゾールを塗布し、プリベーク、露光、現像、キュア、酸素プラズマ処理等の工程を経て、膜厚１０μｍで、表面電極部（上記表面電極１Ｔの一例に相当する）をφ４０μｍ開口した絶縁層（上記第一絶縁層５ａの一例に相当する）を形成した。次に、スパッタでチタンと銅をそれぞれ０．１μｍ、０．２μｍの厚さで製膜し、シード層を形成した。その後、ビア部、配線部を開口したフォトレジストパターンを形成し、先に形成したシード層を用いて銅の電気めっきを行った。電気めっき後、フォトレジストを剥離した後、フォトレジストの下に残存していたシード層をウエットエッチングとドライエッチングで除去した。そして、ソルダーレジストを形成し、配線表面をニッケルと金の処理をした。
【００５１】
個片にした半導体パッケージ（上記電子部品パッケージ２の一例に相当する）の断面を観察した所、ベアチップ半導体の側方にあるシリカフィラーの含有率が、ベアチップ半導体を覆っている部分の含有率より少なくなっていることが確認された。また、ベアチップ半導体の側方にあるシリカフィラーの粒径が、ベアチップ半導体を覆っている部分の含有率より小さくなっており、７０μｍの各部品のギャップ間に微細な粒径のシリカフィラーが充填されていることが確認された。
【００５２】
＜比較例＞
以下、比較例について説明する。本比較例は、第１実施例と同様に、支持基板として１７０×１７０ｍｍで厚さ０．３ｍｍのステンレス基板を用いた。そして、ステンレス基板の上に熱発泡型粘着層を貼り付けた。そして、粘着層の上に、各１５×１５ｍｍのパッケージエリア内にフリップチップボンダーで５×５ｍｍで厚さ０．４ｍｍのベアチップ半導体を、電極面が粘着層の表面に接するように複数配置した。配置したベアチップ半導体のギャップ間隔は、各５０μｍとした。
【００５３】
その後、平均粒径２５μｍのシリカフィラーを９８重量％含有するモールド樹脂のみを塗布し、成型用の金型を用いて厚さ０．６ｍｍ、直径１５０ｍｍのウェーハ状のモールド樹脂基板を形成した。図１９は、本比較例に係るモールド樹脂基板を示した図の一例である。特定の平均粒径のシリカフィラーを含有するモールド樹脂のみを塗布してモールド樹脂基板を形成した場合、図１９に示すような、特定の平均粒径のシリカフィラーが樹脂全体に含有されるモールド樹脂基板が形成されることになる。
【００５４】
次に、１８０℃の熱を加え、粘着層からウェーハ状モールド樹脂基板を剥離した。その後、２００℃、１時間で板状モールド樹脂を完全硬化させた。この時のウェーハ状のモールド樹脂基板の反りは０．５ｍｍであった。すなわち、反り量は、第１実施例の約５倍であった。
【００５５】
また、断面を観察した所、５０μｍのベアチップ半導体のギャップ間には、シリカフィラーはほとんど充填されてなく、また、大きなフィラーが蓋となって樹脂が充填されず、ボイドが生じている箇所も一部に観察された。
【００５６】
第１実施例、第２実施例と比較例とを比較すると、第１実施例および第２実施例の方が比較例よりも充填不良が抑制されることが判る。これにより、チップ１間のギャップを狭くして電子部品パッケージ２の高密度化を図り、高信頼性の維持や低コスト化を図ることが可能であることが判る。
【００５７】
例えば、半導体チップの周囲の端子をチップ全面に再配置したＦａｎ−ｉｎ  ＷＬＰの場合、チップの多端子化を図ると、チップエリアだけでは端子の再配置が困難になる。この点につき、チップエリアの外側に端子を再配置したＦａｎ−ｏｕｔ  ＷＬＰであれば、端子を配置可能なエリアがチップの大きさに依存しないため、多端子化にも柔軟に対応できる。Ｆａｎ−ｏｕｔ型のＷＬＰは、チップ等の電子部品をモールド樹脂組成物で電子部品を固めて基板状態に再構築した後、電子部品の電極面側に配線層を形成し、その後、個片化するものである。
【００５８】
しかし、電子部品をモールド樹脂で固めてウェーハ形状にする際、金型成型を用いて電子部品を覆い固めるようにモールド樹脂が成型される。よって、電子部品の非電極面側にはモールド樹脂が残存し、電子部品を覆い固めた成型物は厚さ方向において非対象な構造となる。このモールド樹脂には、通常、フィラーを樹脂中に均一且つ高濃度に充填した材料が用いられるが、それでもなお熱膨張率は７〜９ｐｐｍ／Ｋである。すなわち、フィラーを樹脂中に均一且つ高濃度に充填したモールド樹脂であっても、例えば、電子部品の代表である半導体素子のＳｉ単体の熱膨張率（３〜５ｐｐｍ／Ｋ）より大きいため、非電極面側からモールド樹脂に覆い固められた半導体素子の電極面側と非電極面側との間には熱膨張率に差が生じる。このため、モールド樹脂を硬化させた場合、モールド樹脂基板に反りが生じる可能性がある。また、フィラーが高濃度で充填されている硬度の高いモールド樹脂が硬化時に発生する応力で、埋め込んだ半導体素子の側方から半導体素子へ力が加わり、半導体素子に加わるダメージで故障してしまう可能性がある。例えば、半導体素子の配線の更なる微細化や、超ｌｏｗ−ｋ絶縁膜といった次世代型の絶縁膜等を採用した半導体素子が出現した場合、モールド樹脂から半導体素子に加わるダメージによる故障はより顕著になる可能性がある。
【００５９】
また、マルチチップパッケージのように複数の電子部品を含んだパッケージを形成する場合、高密度化の観点から電子部品間のギャップをできるだけ狭くしたい場合がある。しかし、電子部品間のギャップが狭くなると、モールド樹脂に含まれているフィラーの粒径が電子部品間のギャップに比べて大きいが故に電子部品間にフィラーが入らず、例えば、上記比較例の一例を示した図１９に示されるように、電子部品間が樹脂だけで充填されてしまう可能性がある。電子部品間が樹脂だけになると、構造体としての強度を確保するために比較的重要な部分となる電子部品間の強度が弱くなり、外力等が加わった際にクラック等の発生原因になる。また、フィラーの粒径が電子部品間のギャップに比べて大き過ぎると、粒径の大きなフィラーが電子部品間の蓋となり、フィラーのみならず樹脂すら充填されずにボイドが生じる可能性がある。ボイドが生じると、例えば、信頼性試験の際、ボイドの部分に水分が滞り、信頼性試験の結果が低評価になる可能性がある。しかし、粒径の小さいフィラーを含んだモールド樹脂だけで電子部品を全て封止することは、コストの増大を招く。
【００６０】
しかしながら、上記実施形態に係る電子部品パッケージ２及びその製造方法であれば、粒径の小さいフィラーの使用量を減らしても充填不良を抑制することが可能である。よって、コストの増大を抑制しながらパッケージの高密度化や信頼性の維持を図ることが可能である。
【００６１】
なお、本願は、以下の付記的事項を含む。
（付記１）
複数の電子部品と、
前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材と、を備える、
電子部品パッケージ。
（付記２）
前記封止材は、前記各電子部品の側方の部分の熱膨張率が、前記各電子部品を覆う部分の熱膨張率より大きい、
付記１に記載の電子部品パッケージ。
（付記３）
前記封止材は、前記各電子部品を覆う部分から前記各電子部品の側方の部分へ向かって熱膨張率が徐々に大きくなる、
付記１または２に記載の電子部品パッケージ。
（付記４）
前記封止材は、前記各電子部品の側方の部分に含まれるフィラーの含有率が、前記各電子部品を覆う部分に含まれるフィラーの含有率より小さい、
付記１から３の何れか一項に記載の電子部品パッケージ。
（付記５）
前記フィラーは、無機フィラーである、
付記１から４の何れか一項に記載の電子部品パッケージ。
（付記６）
前記フィラーは、シリカフィラー、アルミナフィラー、窒化アルミニウムフィラー、窒化ボロンフィラー、窒化珪素フィラーのうち少なくとも何れか１つを含んでいる、
付記１から５の何れか一項に記載の電子部品パッケージ。
（付記７）
前記電子部品パッケージは、ウェハーレベルパッケージである、
付記１から６の何れか一項に記載の電子部品パッケージ。
（付記８）
複数の電子部品を支持基板に貼り付ける工程と、
前記支持基板に貼り付けられた前記複数の電子部品を封止する封止材であって、各電子部品の側方の部分に含まれるフィラーの粒径が、前記各電子部品を覆う部分に含まれるフィラーの粒径より小さい封止材で封止する工程と、を備える、
電子部品パッケージの製造方法。
（付記９）
前記封止する工程では、前記複数の電子部品に第一の封止材を塗布した後、前記第一の封止材に含まれるフィラーよりも粒径の大きいフィラーを含んだ第二の封止材を塗布する、
付記８に記載の電子部品パッケージの製造方法。
（付記１０）
前記封止する工程では、前記各電子部品の側方の部分の熱膨張率が、前記各電子部品を覆う部分の熱膨張率より大きくなるように前記封止材で封止する、
付記８また９に記載の電子部品パッケージの製造方法。
（付記１１）
前記封止する工程では、前記各電子部品を覆う部分から前記各電子部品の側方の部分へ向かって熱膨張率が徐々に大きくなるように前記封止材で封止する、
付記８から１０の何れか一項に記載の電子部品パッケージの製造方法。
（付記１２）
前記封止する工程では、前記各電子部品の側方の部分に含まれるフィラーの含有率が、前記各電子部品を覆う部分に含まれるフィラーの含有率より小さくなるように前記封止材
で封止する、
付記８から１１の何れか一項に記載の電子部品パッケージの製造方法。
（付記１３）
前記フィラーは、無機フィラーである、
付記８から１２の何れか一項に記載の電子部品パッケージの製造方法。
（付記１４）
前記フィラーは、シリカフィラー、アルミナフィラー、窒化アルミニウムフィラー、窒化ボロンフィラー、窒化珪素フィラーのうち少なくとも何れか１つを含んでいる、
付記８から１３の何れか一項に記載の電子部品パッケージの製造方法。
（付記１５）
前記電子部品パッケージは、ウェハーレベルパッケージである、
付記８から１４の何れか一項に記載の電子部品パッケージの製造方法。
【符号の説明】
【００６２】
１・・チップ；１Ｔ・・表面電極；１Ｃ・・集積回路；２・・電子部品パッケージ；３・・モールド樹脂；３Ｓ，３Ｕ・・領域；ＦＳ，ＦＵ・・フィラー；４・・配線層；４ａ・・第一配線層；４ｂ・・第二配線層；５ａ・・第一絶縁層；５ｂ・・第二絶縁層；６・・ソルダーレジスト；ＴＳ・・電極；１０・・支持基板；１１・・粘着層
【図１】
2015076519.tif 000003
【図２】
2015076519.tif 000004
【図３】
2015076519.tif 000005
【図４】
2015076519.tif 000006
【図５】
2015076519.tif 000007
【図６】
2015076519.tif 000008
【図７】
2015076519.tif 000009
【図８】
2015076519.tif 000010
【図９】
2015076519.tif 000011
【図１０】
2015076519.tif 000012
【図１１】
2015076519.tif 000013
【図１２】
2015076519.tif 000014
【図１３】
2015076519.tif 000015
【図１４】
2015076519.tif 000016
【図１５】
2015076519.tif 000017
【図１６】
2015076519.tif 000018
【図１７】
2015076519.tif 000019
【図１８】
2015076519.tif 000020
【図１９】
2015076519.tif 000021