(57)【要約】【課題】消費電力を増加させることなく、負荷へ電流を供給する電源線の電位を一行ずつ変化させずに、信号書き込み動作時に表示素子へ電流が流れてしまうのを防ぐことが可能な半導体装置を提供することを課題とする。【解決手段】トランジスタに所定の電流を流してトランジスタのゲート・ソース間電圧を設定する際、トランジスタのソース端子に接続された負荷に電流が流れないようにするため、トランジスタのゲート端子の電位を調整する。そのため、トランジスタのゲート端子の接続された配線とトランジスタのドレイン端子の接続された配線とを異なる電位にする。またその際、トランジスタの動作を切り替えることで大きな電流を流し、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく、設定動作を行うことができる。【選択図】図１
2015014795.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線と、第２の配線と、第３の配線と、
第１のスイッチと、第２のスイッチと、
第１端子が前記第１の配線と電気的に接続され、ゲート端子が前記第１のスイッチを介して前記第２の配線と電気的に接続された第１のトランジスタと、
第１端子が前記第１のトランジスタの第２端子と電気的に接続され、ゲート端子が前記第１のスイッチを介して前記第２の配線と電気的に接続され、第２端子が負荷と電気的に接続され且つ前記第２のスイッチを介して前記第３の配線と電気的に接続された第２のトランジスタと、
前記第２のトランジスタのゲート端子と前記第２のトランジスタの第２端子との間に電気的に接続された容量素子と、
前記第１のトランジスタの第１の端子と前記第１のトランジスタの第２の端子との間を、短絡状態にする手段と、を有し、
前記第１のトランジスタ及び前記第２のトランジスタの各々は、Ｉｎ、Ｇａ、及びＺｎを有する酸化物半導体層を有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は負荷に供給する電流をトランジスタで制御する機能を設けた半導体装置に関す
る。特に電流によって輝度が変化する電流駆動型発光素子で形成された画素や、その信号
線駆動回路を含む半導体装置に関する。また、当該半導体装置を具備する表示装置及び電
気機器に関する。
【０００２】
なお、ここでいう半導体装置とは、半導体特性を利用することで機能しうる装置全般を
指すものとする。
【背景技術】
【０００３】
近年、画素を発光ダイオード（ＬＥＤ）などの発光素子で形成した、いわゆる自発光型
の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる発光素子と
しては、有機発光ダイオード（ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎ
ｇ  Ｄｉｏｄｅ）、有機ＥＬ素子、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍ
ｉｎｅｓｃｅｎｃｅ：以下、ＥＬと略記）素子などとも言う）が注目を集めており、有機
ＥＬディスプレイなどに用いられるようになってきている。
【０００４】
ＯＬＥＤなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認
性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は
、そこを流れる電流値によって制御される。
【０００５】
このような自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリ
ックス方式とアクティブマトリックス方式とが知られている。前者については構造が簡単
であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素
子に流れる電流を画素回路内部に設けた薄膜トランジスタ（ＴＦＴ）によって制御するア
クティブマトリックス方式の開発が盛んに行われている。
【０００６】
このようなアクティブマトリックス方式の表示装置の場合、駆動ＴＦＴの電流特性のバ
ラツキや駆動ＴＦＴの電流特性の劣化により発光素子に流れる電流が変化し輝度がばらつ
いてしまうという問題があった。
【０００７】
つまり、このようなアクティブマトリックス方式の表示装置の場合、画素回路には発光
素子に流れる電流を駆動する駆動ＴＦＴが用いられており、これらの駆動ＴＦＴの特性が
ばらついたり劣化したりすることにより発光素子に流れる電流が変化し、輝度がばらつい
てしまうという問題があった。そこで画素回路内の駆動ＴＦＴの特性がばらついても発光
素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されてい
る。
【０００８】
非特許文献１、特許文献１、特許文献２は、いずれもアクティブマトリックス型表示装
置における半導体装置の構成を開示したものである。特許文献１、特許文献２には、画素
回路内に配置された駆動ＴＦＴの特性のバラツキによって発光素子に流れる電流が変化し
ないような回路構成が開示されている。この構成は、電流書き込み型画素、もしくは電流
入力型画素などと呼ばれている。
【０００９】
図９２に、特許文献１に開示されている回路図の基本構成の一例を示す（特許文献１の
図１４、及び明細書の対応する記載を参照）。図９２の回路は、電流源トランジスタ９２
０１と、切り替えトランジスタ９２０２と、スイッチ９２０３と、容量素子９２０４と、
スイッチ９２０５と、スイッチ９２０６と、電流源９２０７と、負荷９２０８と、配線９
２０９、配線９２１１、配線９２１２、スイッチ９２１３を有する。
【００１０】
また図９３に、特許文献２に開示されている回路図の基本構成の一例を示す（特許文献
２の図２０，及び明細書の対応する記載を参照）。図９３の回路は、電流源トランジスタ
９３０１と、切り替えトランジスタ９３０２と、スイッチ９３０３と、容量素子９３０４
と、スイッチ９３０５と、スイッチ９３０６Ａ、９３０６Ｂと、電流源９３０７Ａ、９３
０７Ｂと、負荷９３０８と、配線９３０９、配線９３１１Ａ、９３１１Ｂ、配線９３１２
、スイッチ９３１３を有する。
【００１１】
また、図９６に、非特許文献１に開示されている回路図の構成の一例を示す（非特許文
献１の図２、図３、及び本文中の対応する記載を参照）。なお、図９６に記載の回路図は
非特許文献１に記載の回路図を、特許文献１、特許文献２の記載にあわせて記載したもの
である。図９６の回路は、電流源トランジスタ９６０１と、切り替えスイッチ９６０３と
、容量素子９６０４と、スイッチ９６０５と、スイッチ９６０６と、電流源９６０７と、
負荷９６０８と、配線９６０９、配線９６１１、配線９６１２を有する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】国際公開番号  国際公開第２００４／０６１８１２号パンフレット
【特許文献２】国際公開番号  国際公開第２００４／０７７６７１号パンフレット
【非特許文献】
【００１３】
【非特許文献１】Ｔ．Ｓｈｉｒａｓａｋｉ  ｅｔ  ａｌ，ＳＩＤ’０４  Ｄｉｇｅｓｔ  Ｐ１５１６〜１５１９  （２００４）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上記特許文献１、特許文献２に記載の回路構成の場合、電流源トランジスタと負荷との
間にスイッチが必要になり、負荷に電流が流れにくいといった問題がある。また、スイッ
チを設けない場合、負荷に電流が流れてしまい、所望の動作を得ることができない。また
、特許文献１、特許文献２に記載の回路構成の場合、トランジスタ数が多く開口率が低い
といった問題もある。
【００１５】
図９４に上記図９２で示した回路構成の問題点について説明する。図９４（Ａ）におい
て図９２と同じ回路図を示す。図９４（Ａ）において、説明のためスイッチ９２０３をＳ
Ｗ１、スイッチ９２０５をＳＷ２、スイッチ９２０６をＳＷ３、配線９２０９の電位をＶ
ｄｄ、配線９２１１の電位をＶｓｓ１、配線９２１２の電位をＶｓｓ２、スイッチ９２１
３をＳＷ４とする。このとき各配線の電位はＶｄｄ＞Ｖｓｓ２＞Ｖｓｓ１とする。
【００１６】
図９４（Ｂ）では、図９４（Ａ）の回路構成における信号書き込み動作時及び出力動作
時の各スイッチ及び各配線の電位の変化について説明する。
【００１７】
図９４（Ｂ）の信号書き込み動作時において、ＳＷ１をオン、ＳＷ２をオン、ＳＷ３を
オン、ＳＷ４をオフにする。電流源９２０７への電流の供給が始まり、容量素子９２０４
には電流源トランジスタ９３０１が電流源９２０７へ電流を流すのに必要なゲート・ソー
ス間電圧（Ｖｇｓ）がかかる。このときｎｏｄｅＧはＶｄｄの電位になり、つれてｎｏｄ
ｅＳも、容量素子９２０４がＶｇｓの電圧を保持するため、電位が上昇する。そしてｎｏ
ｄｅＳの電位が定常状態となり、ｎｏｄｅＧとｎｏｄｅＳの差がＶｇｓとなる。このとき
図９４（Ｂ）において、信号書き込み動作時のｎｏｄｅＳの電位とＶｓｓ２の間にはＶ負
荷の電圧が負荷９２０８に加わり、ｎｏｄｅＳからＶｓｓ２に向けて電位の勾配が生じる
ため、信号書き込み込み動作時に負荷９２０８に電流が流れてしまい、正しい信号を負荷
に供給できないといった不具合が生じる。そのため、電流源トランジスタ９３０１と負荷
９２０８の間にスイッチを設ける構成が必要になり、この電流源トランジスタと負荷の間
に設けられたスイッチが負荷に流れる電流を流れにくくする原因となっていた。
【００１８】
また、非特許文献１に記載の回路構成の場合、負荷である表示素子に電流を供給する電
源線の電位を一行ずつ変化させ、負荷への信号書き込み時に表示素子へ電流が流れてしま
うのを防いでいる。なぜなら、信号書き込み動作時に負荷である表示素子に電流が流れて
しまうと、正しい信号が画素に入力できなくなってしまう。そのため、表示不良を起こし
てしまう。また、周波数をＦ、容量をＣ、電圧をＶとすると、一般的に消費電力Ｐは式（
１）で求められる。
【００１９】
Ｐ＝ＦＣＶ２  （Ｆ：周波数  Ｃ：容量  Ｖ：電圧）                （１）
【００２０】
そのため式（１）より、消費電力を小さくするには周波数を小さくすることが望ましい
、換言すれば、電源線の電位を変動させることは消費電力の増加につながり、好ましくな
い。
【００２１】
また、非特許文献１において、電源線からは発光素子へ大きな電流を供給する必要がある
。よって、電源線の電位を一行ずつ変化させながら、かつ大きな電流を供給するためには
、大きな電流を制御できるスイッチを配置する必要がある。そのため、回路のトランジス
タサイズを大きくしなければならないという問題がある。トランジスタサイズを大きくす
ると、トランジスタでの消費電力が大きくなってしまう。また、非特許文献１のような従
来の構成では、信号書き込み動作時には表示素子を駆動するトランジスタは、Ｖｄｓ＝Ｖ
ｇｓとなり、発光動作時にはＶｄｓ＞Ｖｇｓとなる。よって、トランジスタの飽和領域で
の定電流特性（電流のフラット性）が悪くなると、信号書き込み動作時と発光動作時とで
電流値が大きく異なってしまう。
【００２２】
また、非特許文献１において、信号書き込み動作時と発光動作時に、電流源として機能
するトランジスタを流れる電流が同じである。そのため、例えば暗い画像を表示しようと
する際、微少な電流をトランジスタに書き込んだ場合にノイズや寄生する交差容量や配線
抵抗の影響を受けて信号の書き込みが十分でないといった問題もある。
【００２３】
そこで本発明は、上述の実情を鑑み、信号書き込み時に微少な電流をトランジスタに書
き込む際、寄生する交差容量や配線抵抗の影響を受けにくい半導体装置を提供することを
課題とする。また、消費電力を増加させることなく、負荷へ電流を供給する電源線の電位
を一行ずつ変化させずに、信号書き込み動作時に表示素子へ電流が流れてしまうのを防ぐ
ことが可能な半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００２４】
本発明の半導体装置の一は、第１の配線と、第２の配線と、第３の配線と、第１のスイ
ッチと、第２のスイッチと、第１端子が前記第１の配線と電気的に接続され、ゲート端子
が前記第１のスイッチを介して前記第２の配線と電気的に接続された第１のトランジスタ
と、第１端子が前記第１のトランジスタの第２端子と電気的に接続され、ゲート端子が前
記第１のスイッチを介して前記第２の配線と電気的に接続され、第２端子が負荷と電気的
に接続され且つ前記第２のスイッチを介して前記第３の配線と電気的に接続された第２の
トランジスタと、前記第２のトランジスタのゲート端子と前記第２のトランジスタの第２
端子との間に電気的に接続された容量素子と、前記第１のトランジスタの第１の端子と前
記第１のトランジスタの第２の端子との間を、短絡状態にする手段と、を有する構成とす
る。
【００２５】
本発明の半導体装置の一は、第１の配線と、第２の配線と、第３の配線と、第１のスイ
ッチと、第２のスイッチと、第１端子が前記第１の配線と電気的に接続され、ゲート端子
が前記第１のスイッチを介して前記第２の配線と電気的に接続された第１のトランジスタ
と、第１端子が前記第１のトランジスタの第２端子と電気的に接続され、ゲート端子が前
記第１のスイッチを介して前記第２の配線と電気的に接続され、第２端子が負荷と電気的
に接続され且つ前記第２のスイッチを介して前記第３の配線と電気的に接続された第２の
トランジスタと前記第２のトランジスタのゲート端子と前記第２のトランジスタの第２端
子との間に電気的に接続された容量素子と、前記第２のトランジスタの第２端子に電気的
に接続された負荷と、前記第３の配線に電気的に接続された電流源と、前記第１のトラン
ジスタの第１の端子と前記第１のトランジスタの第２の端子との間を、短絡状態にする手
段と、を有する構成とする。
【００２６】
本発明の半導体装置の一は、第１の配線と、第２の配線と、第３の配線と、第４の配線
と、第１のスイッチと、第２のスイッチと、第１端子が前記第１の配線と電気的に接続さ
れ、ゲート端子が前記第１のスイッチを介して前記第２の配線と電気的に接続された第１
のトランジスタと、第１端子が前記第１のトランジスタの第２端子と電気的に接続され、
ゲート端子が前記第１のスイッチを介して前記第２の配線と電気的に接続され、第２端子
が負荷と電気的に接続され且つ前記第２のスイッチを介して前記第３の配線と電気的に接
続された第２のトランジスタと、前記第２のトランジスタのゲート端子と前記第２のトラ
ンジスタの第２端子との間に電気的に接続された容量素子と、前記第３の配線に電気的に
接続された第１の電流源及び前記第４の配線に電気的に接続された第２の電流源と、前記
第１のトランジスタの第１の端子と前記第１のトランジスタの第２の端子との間を、短絡
状態にする手段と、を有する構成とする。
【００２７】
また本発明において、第１のスイッチ及び第２のスイッチはトランジスタであってもよ
い。
【００２８】
また本発明において、第１の配線の電位は、第２の配線の電位より高いものであってもよ
い。
【００２９】
また本発明において、第１のトランジスタ及び第２のトランジスタは同じ導電型であって
もよい。
【００３０】
また本発明において、短絡状態にする手段は第１のトランジスタの第１端子及び第２端子
に電気的に接続されたスイッチであってもよい。
【００３１】
また本発明において、負荷は整流特性を有する表示素子であってもよい。
【００３２】
また本発明において、負荷はＥＬ素子であってもよい。
【００３３】
また本発明の半導体装置は、表示装置または電子機器に適用されたものであってもよい。
【００３４】
以上、本発明は、トランジスタに所定の電流を流してトランジスタのゲート・ソース間
電圧を設定する際、トランジスタのソース端子に接続された負荷に電流が流れないように
するため、トランジスタのゲート端子の電位を調整する。そのため、トランジスタのゲー
ト端子の接続された配線とトランジスタのドレイン端子の接続された配線とを異なる電位
にするものである。
【００３５】
また本発明は、直列に接続された２つのトランジスタにおいて、設定動作（または、信
号書き込み動作をいう）の時には、そのうちの１つのトランジスタのソースとドレインの
間の電圧を小さくし、もう１つのトランジスタに対して、設定動作を行うようにする。そ
して、出力動作の時には、２つのトランジスタをマルチゲートのトランジスタとして動作
させ、出力動作の時の電流値を小さくする。換言すると、設定動作の時の電流を大きくす
ることが出来る。したがって、配線などに寄生する交差容量や配線抵抗の影響を受けにく
くして、すばやく、設定動作を行うものである。
【００３６】
つまり、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すばやく設
定動作を行い、且つトランジスタのゲート端子の電位をトランジスタのドレイン端子の電
位より高く又は低くすることにより、トランジスタのソース端子の電位を調整し、負荷に
電流が流れないようにする。
【００３７】
なお、本明細書に示すスイッチは、様々な形態のものを用いることができ、一例として
、電気的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるもの
であればよく、特定のものに限定されず、様々なものを用いることができる。例えば、ト
ランジスタでもよいし、ダイオード（ＰＮダイオード、ＰＩＮダイオード、ショットキー
ダイオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論
理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタ
は、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定され
ない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトラン
ジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を
設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作
させるトランジスタのソース端子の電位が、低電位側電源（Ｖｓｓ、ＧＮＤ、０Ｖなど）
に近い状態で動作する場合はＮチャネル型を、反対に、ソース端子の電位が、高電位側電
源（Ｖｄｄなど）に近い状態で動作する場合はＰチャネル型を用いることが望ましい。な
ぜなら、ゲートとソースの間電圧の絶対値を大きくできるため、スイッチとして、動作し
やすいからである。なお、Ｎチャネル型とＰチャネル型の両方を用いて、ＣＭＯＳ型のス
イッチにしてもよい。ＣＭＯＳ型のスイッチにすると、スイッチを介して出力する電圧（
つまりスイッチへの入力電圧）が、出力電圧に対して、高かったり、低かったりして、状
況が変化する場合においても、適切に動作させることが出来る。
【００３８】
なお、本発明において接続されているとは、電気的に接続されている場合と直接接続され
ている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接
続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチやトラン
ジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよい。
あるいは、間に他の素子を挟まずに、直接接続されて、配置されていてもよい。なお、電
気的な接続を可能とする他の素子を間に介さずに接続されていて、直接接続されている場
合のみを含む場合であって、電気的に接続されている場合を含まない場合には、直接接続
されている、と記載するものとする。なお、電気的に接続されている、と記載する場合は
、電気的に接続されている場合と直接接続されている場合とを含むものとする。
【００３９】
なお、表示素子は、様々な形態を用いることが出来る。例えば、ＥＬ素子（有機ＥＬ素子
、無機ＥＬ素子又は有機物材料及び無機材料を含むＥＬ素子）、電子放出素子、液晶素子
、電子インク、光回折素子、放電素子、微小鏡面素子（ＤＭＤ：Ｄｉｇｉｔａｌ  Ｍｉｃ
ｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、圧電素子、カーボンナノチューブなど、電気磁気的
作用によりコントラストが変化する表示媒体を適用することができる。なお、ＥＬ素子を
用いたＥＬパネル方式の表示装置としてはＥＬディスプレイ、電子放出素子を用いた表示
装置としてはフィールドエミッションディスプレイ（ＦＥＤ：Ｆｉｅｌｄ  Ｅｍｉｓｓｉ
ｏｎ  Ｄｉｓｐｌａｙ）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃ
ｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、液晶素
子を用いた液晶パネル方式の表示装置としては液晶ディスプレイ、電子インクを用いたデ
ジタルペーパー方式の表示装置としては電子ペーパー、光回折素子を用いた表示装置とし
てはグレーティングライトバルブ（ＧＬＶ）方式のディスプレイ、放電素子を用いたＰＤ
Ｐ（Ｐｌａｚｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）方式のディスプレイとしてはプラズマ
ディスプレイ、微小鏡面素子を用いたＤＭＤパネル方式の表示装置としてはデジタル・ラ
イト・プロセッシング（ＤＬＰ）方式の表示装置、圧電素子を用いた表示装置としては圧
電セラミックディスプレイ、カーボンナノチューブを用いた表示装置としてはナノ放射デ
ィスプレイ（ＮＥＤ：Ｎａｎｏ  Ｅｍｉｓｓｉｖｅ  Ｄｉｓｐｌａｙ）、などがある。
【００４０】
なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させること
が出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シ
リコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦ
Ｔ）、半導体基板やＳＯＩ基板を用いて形成されるＭＯＳ型トランジスタ、接合型トラン
ジスタ、バイポーラトランジスタ、ＺｎＯ、ａ−ＩｎＧａＺｎＯなどの化合物半導体を用
いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他の
トランジスタを適用することができる。なお、非単結晶半導体膜には水素またはハロゲン
が含まれていてもよい。また、トランジスタが配置されている基板の種類は、様々なもの
を用いることができ、特定のものに限定されることはない。従って例えば、単結晶基板、
ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材
基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などに配置す
ることが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジ
スタを移動させて、別の基板上に配置するようにしてもよい。
【００４１】
なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されな
い。例えば、ゲート本数が２本以上になっているマルチゲート構造を用いてもよい。マル
チゲート構造にすることにより、オフ電流を低減したり、トランジスタの耐圧を向上させ
て信頼性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても
、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また
、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート
電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大き
くしたり、空乏層ができやすくなってＳ値をよくしたりすることができる。また、チャネ
ルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置
されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよいし、
チャネル領域が複数の領域に分かれていてもよいし、並列に接続されていてもよいし、直
列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイ
ン電極が重なっていてもよい。あるいは、チャネル（もしくはその一部）にソース電極や
ドレイン電極が重なってない構造にすることにより、チャネルの一部に電荷がたまって、
動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ
領域を設けることにより、オフ電流を低減したり、トランジスタの耐圧を向上させて信頼
性を良くしたり、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレ
イン・ソース間電流があまり変化せず、フラットな特性にすることができる。
【００４２】
なお、すでに述べたように、本発明におけるトランジスタは、様々なタイプを用いること
ができ、様々な基板上に形成させることができる。したがって、回路の全てが、ガラス基
板上に形成されていてもよいし、プラスチック基板に形成されていてもよいし、単結晶基
板に形成されていてもよいし、ＳＯＩ基板上に形成されていてもよいし、どのような基板
上に形成されていてもよい。回路の全てが形成されていることにより、部品点数を減らし
てコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすること
ができる。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別
の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくて
もよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し、回路の別
の一部は、単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓ
ｓ）で接続してガラス基板上に配置してもよい。あるいは、そのＩＣチップをＴＡＢ（Ｔ
ａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよ
い。このように、回路の一部が同じ基板に形成されていることにより、部品点数を減らし
てコストを低減したり、回路部品との接続点数を減らして信頼性を向上させたりすること
ができる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力が大きくなっ
てしまうので、そのような部分は同じ基板に形成しないようにすれば、消費電力の向上を
防ぐことができる。
【００４３】
なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする
。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで
明るさを表現する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素からなるカ
ラー表示装置の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素
から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例
えば、ＲＧＢＷ（Ｗは白）や、ＲＧＢに、イエロー、シアン、マゼンダを追加したものな
どがある。また、別の例としては、１つの色要素について、複数の領域を用いて明るさを
制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行
う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現
するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は
、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって
、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複
数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素に
おいて、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにして
もよい。
【００４４】
なお、本発明において、画素は、マトリクス状に配置（配列）されている場合を含んでい
る。ここで、画素がマトリクスに配置（配列）されているとは、縦縞と横縞を組み合わせ
たいわゆる格子状にストライプ配置されている場合を含んでいる。そして、三色の色要素
（例えばＲＧＢ）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデル
タ配置されている場合も含むものとする。さらに、ベイヤー配置されている場合も含んで
いる。なお、色要素は、三色に限定されず、それ以上でもよく、色要素のドット毎にその
発光領域の大きさが異なっていてもよい。
【００４５】
なお、トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも
三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有する
。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため
、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本発明
においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ば
ない場合がある。その場合、一例としては、それぞれを第１端子、第２端子と表記する場
合がある。
【００４６】
なお、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲート信号線等とも言う）
とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャネル領域
やＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域などを形成する半導体と、ゲ
ート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配線とは
、各画素のゲート電極の間を接続したり、ゲート電極と別の配線とを接続したりするため
の配線のことを言う。
【００４７】
ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する
。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり
、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延
伸して配置されているゲート配線とオーバーラップしてチャネル領域がある場合、その領
域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よ
って、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。
【００４８】
また、ゲート電極と同じ材料で形成され、ゲート電極とつながっている領域も、ゲート電
極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線とつながって
いる領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャネル
領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなか
ったりする場合がある。しかし、製造マージンなどの関係で、ゲート電極やゲート配線と
同じ材料で形成され、ゲート電極やゲート配線とつながっている領域がある。よって、そ
のような領域もゲート電極やゲート配線と呼んでも良い。
【００４９】
また、例えば、マルチゲートのトランジスタにおいて、１つのトランジスタのゲート電極
と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接
続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための
領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを１つのト
ランジスタであると見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲー
ト電極やゲート配線と同じ材料で形成され、それらとつながって配置されているものは、
ゲート電極やゲート配線と呼んでも良い。
また、例えば、ゲート電極とゲート配線とを接続してさせている部分の導電膜も、ゲート
電極と呼んでも良いし、ゲート配線と呼んでも良い。
【００５０】
なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域
について、その一部分のことを言う。
【００５１】
なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線
等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、
Ｐ型不純物（ボロンやガリウムなど）やＮ型不純物（リンやヒ素など）が多く含まれる半
導体領域のことを言う。従って、少しだけＰ型不純物やＮ型不純物が含まれる領域、いわ
ゆる、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域は、ソース領域には含ま
れない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電気的に接
続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域
も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続
したり、ソース電極と別の配線とを接続したりするための配線のことを言う。
【００５２】
しかしながら、ソース電極としても機能し、ソース配線としても機能するような領域も存
在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。
つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例え
ば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、そ
の領域はソース配線として機能しているが、ソース電極としても機能していることになる
。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い
。
【００５３】
また、ソース電極と同じ材料で形成され、ソース電極とつながっている領域や、ソース電
極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオ
ーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材
料で形成され、ソース配線とつながっている領域も、ソース配線と呼んでも良い。このよ
うな領域は、厳密な意味では、別のソース電極と接続させる機能を有していたりすること
がない場合がある。しかし、製造マージンなどの関係で、ソース電極やソース配線と同じ
材料で形成され、ソース電極やソース配線とつながっている領域がある。よって、そのよ
うな領域もソース電極やソース配線と呼んでも良い。
【００５４】
また、例えば、ソース電極とソース配線とを接続してさせている部分の導電膜も、ソース
電極と呼んでも良いし、ソース配線と呼んでも良い。
【００５５】
なお、ソース端子とは、ソース領域や、ソース電極や、ソース電極と電気的に接続されて
いる領域について、その一部分のことを言う。
【００５６】
なお、ドレインについては、ソースと同様である。
【００５７】
なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を
含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般で
もよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のこと
を言う。なお、基板上に液晶素子やＥＬ素子などの表示素子を含む複数の画素やそれらの
画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フ
レキシブルプリントサーキット（ＦＰＣ）やプリント配線基盤（ＰＷＢ）が取り付けられ
たもの（ＩＣや抵抗素子や容量素子やインダクタやトランジスタなど）も含んでもよい。
さらに、偏光板や位相差板などの光学シートを含んでいても良い。さらに、バックライト
（導光板やプリズムシートや拡散シートや反射シートや光源（ＬＥＤや冷陰極管など）を
含んでいても良い）を含んでいても良い。また、発光装置とは、特にＥＬ素子やＦＥＤで
用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、
液晶素子を有している表示装置をいう。
【００５８】
なお、本発明において、ある物の上に形成されている、あるいは、〜上に形成されている
、というように、〜の上に、あるいは、〜上に、という記載については、ある物の上に直
接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟
まっている場合も含むものとする。従って例えば、層Ａの上に（もしくは層Ａ上に）、層
Ｂが形成されている、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と
、層Ａの上に直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直
接接して層Ｂが形成されている場合とを含むものとする。また、〜の上方に、という記載
についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが
挟まっている場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されてい
る、という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接
接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形
成されている場合とを含むものとする。なお、〜の下に、あるいは、〜の下方に、の場合
についても、同様であり、直接接している場合と、接していない場合とを含むこととする
。
【発明の効果】
【００５９】
本発明は、負荷へ電流を供給する電源線の電位を一行ずつ変化させずに、信号書き込み動
作時に表示素子へ電流が流れてしまうのを防ぐことが可能な半導体装置を提供することが
できる。そのため、従来の半導体装置より低消費電力化を達成した半導体装置を提供する
ことができる。
【００６０】
また、本発明は、負荷と電流源トランジスタの間にスイッチを介することなく、開口率が
高く、且つ信号書き込み動作時に表示素子へ電流が流れてしまうのを防ぐことが可能な半
導体装置を提供することができる。そのため、従来の半導体装置より小型化を達成した半
導体装置を提供することができる。
【００６１】
また、本発明は、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして、すば
やく、設定動作が行うことができ、且つ出力動作のときの電流を大きくできる。そのため
、ノイズなどによる微小電流の影響を受けにくくし、例えば暗い階調を表示するときも正
しい信号を画素に入力することができ、信号書き込み動作時に表示素子へ電流が流れてし
まうのを防ぐことが可能な半導体装置を提供することができる。そのため、小型化、低消
費電力化を達成し、且つ動作が良好な半導体装置を提供することができる。
【００６２】
また、本発明は、信号書き込み動作時と出力動作時において、電流源として機能するトラ
ンジスタをスイッチで切り替えることにより、出力動作において負荷などに流れる電流よ
りも、信号書き込み動作において流れる電流の方を、大きくすることが出来る。したがっ
て、信号書き込み動作時において流れる電流を大きくすることができるため、すばやく、
定常状態にすることが出来る。
【００６３】
また、本発明は上記半導体装置を具備する、低消費電力化及び小型化を達成し、且つ動作
が良好である表示装置及び当該表示装置を具備する電子機器を提供することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明の回路の一例を表す回路図。
【図２】本発明の回路の一例を表す回路図。
【図３】本発明の回路の一例を表す回路図。
【図４】本発明の回路の一例を表す回路図。
【図５】本発明の回路の一例を表す回路図。
【図６】本発明の回路の一例を表す回路図。
【図７】本発明の回路の一例を表す回路図。
【図８】本発明の回路の一例を表す回路図。
【図９】本発明の回路の一例を表す回路図。
【図１０】本発明の回路の一例を表す回路図。
【図１１】本発明の回路の一例を表す回路図。
【図１２】本発明の回路の一例を表す回路図。
【図１３】本発明の回路の一例を表す回路図。
【図１４】本発明の回路の一例を表す回路図。
【図１５】本発明の回路の一例を表す回路図。
【図１６】本発明の回路の一例を表す回路図。
【図１７】本発明の回路の一例を表す回路図。
【図１８】本発明の回路の一例を表す回路図。
【図１９】本発明の回路の一例を表す回路図。
【図２０】本発明の回路の一例を表す回路図。
【図２１】本発明の回路の一例を表す回路図。
【図２２】本発明の回路の一例を表す回路図。
【図２３】本発明の回路の一例を表す回路図。
【図２４】本発明の回路の一例を表す回路図。
【図２５】本発明の回路の一例を表す回路図。
【図２６】本発明の回路の一例を表す回路図。
【図２７】本発明の回路の一例を表す回路図。
【図２８】本発明の回路の一例を表す回路図。
【図２９】本発明の回路の一例を表す回路図。
【図３０】本発明の回路の一例を表す回路図。
【図３１】本発明の回路の一例を表す回路図。
【図３２】本発明の回路の一例を表す回路図。
【図３３】本発明の回路の一例を表す回路図。
【図３４】本発明の回路の一例を表す回路図。
【図３５】本発明の回路の一例を表す回路図。
【図３６】本発明の回路の一例を表す回路図。
【図３７】本発明の回路の一例を表す回路図。
【図３８】本発明の回路の一例を表す回路図。
【図３９】本発明の回路の一例を表す回路図。
【図４０】本発明の回路の一例を表す回路図。
【図４１】本発明の回路の一例を表す回路図。
【図４２】本発明の回路を具備する表示装置の模式図。
【図４３】本発明の回路を具備する表示装置の模式図。
【図４４】本発明の回路の一例を表す回路図。
【図４５】本発明の画素構成を説明する図。
【図４６】本発明の画素構成を説明する図。
【図４７】本発明の画素構成を説明する図。
【図４８】本発明の画素構成を説明する図。
【図４９】本発明の表示装置を説明する図。
【図５０】本発明の画素構成を説明する図。
【図５１】本発明の画素構成を説明する図。
【図５２】本発明の画素構成を説明する図。
【図５３】本発明の画素構成を説明する図。
【図５４】本発明の画素構成を説明する図。
【図５５】本発明の画素構成を説明する図。
【図５６】本発明の画素構成を説明する図。
【図５７】本発明の画素構成を説明する図。
【図５８】本発明の画素構成を説明する図。
【図５９】本発明の画素構成を説明する図。
【図６０】本発明の画素構成を説明する図。
【図６１】本発明の画素構成を説明する図。
【図６２】本発明の画素構成を説明する図。
【図６３】本発明の画素構成を説明する図。
【図６４】本発明の駆動方法を説明する図。
【図６５】本発明の画素構成を説明する図。
【図６６】本発明の画素構成を説明する図。
【図６７】本発明の表示パネルを説明する図。
【図６８】本発明の表示パネルを説明する図。
【図６９】本発明の表示パネルを説明する図。
【図７０】本発明の表示装置に適用可能な発光素子を説明する図。
【図７１】本発明の表示パネルを説明する図。
【図７２】本発明の表示パネルを説明する図。
【図７３】本発明の表示パネルを説明する図。
【図７４】本発明の表示パネルを説明する図。
【図７５】本発明の表示パネルを説明する図。
【図７６】本発明の表示パネルを説明する図。
【図７７】本発明の表示パネルを説明する図。
【図７８】本発明の表示パネルを説明する図。
【図７９】本発明の表示装置が適用可能な電子機器を説明する図。
【図８０】本発明の表示装置が適用可能な電子機器を説明する図。
【図８１】本発明の表示装置が適用可能な電子機器を説明する図。
【図８２】本発明の表示装置が適用可能な電子機器を説明する図。
【図８３】本発明の表示装置が適用可能な電子機器を説明する図。
【図８４】本発明の表示装置が適用可能な電子機器を説明する図。
【図８５】本発明の画素構成を説明する図。
【図８６】本発明の画素構成を説明する図。
【図８７】本発明の画素構成を説明する図。
【図８８】本発明の回路の一例を表す回路図。
【図８９】本発明の表示装置を説明する図。
【図９０】本発明の画素構成を説明する図。
【図９１】本発明の表示装置を説明する図。
【図９２】従来例の回路を表す回路図。
【図９３】従来例の回路を表す回路図。
【図９４】従来例の回路を説明する回路図。
【図９５】本発明の回路を説明する回路図。
【図９６】従来例の回路を表す回路図。
【図９７】本発明の表示装置の応用例について説明する図。
【図９８】本発明の表示装置の応用例について説明する図。
【図９９】本発明の表示装置の応用例について説明する図。
【図１００】本発明の表示装置の応用例について説明する図。
【図１０１】本発明の表示装置の応用例について説明する図。
【発明を実施するための形態】
【００６５】
以下、本発明の実施の態様、実施例について、図面を参照して説明する。但し、本発明
は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱す
ることなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される
。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示
す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り
返しの説明は省略する。
【００６６】
（実施の形態１）
本発明は、ＥＬ素子を有する画素だけでなく、電流源を有する様々なアナログ回路に適
用することが出来る。そこでまず、本実施の形態では、本発明の基本原理について述べる
。
【００６７】
まず、図１に、本発明の基本原理に基づく構成について示す。常に電流源（または、そ
の一部）として動作する電流源トランジスタ１０１（第１のトランジスタ）と、状態によ
って、動作が異なる切り替えトランジスタ１０２（第２のトランジスタ）とがあり、電流
源トランジスタ１０１と切り替えトランジスタ１０２と配線１０９とは、直列に接続され
ている。電流源トランジスタ１０１のゲートには、容量素子１０４の一方の端子が接続さ
れている。容量素子１０４の他方の端子は、電流源トランジスタ１０１のソース端子に接
続されている。そのため、電流源トランジスタ１０１のゲートの電位、つまりゲート・ソ
ース間電圧（Ｖｇｓ）を保持することが出来る。また、電流源トランジスタ１０１のゲー
トと配線１１０とは、スイッチ１０５を介して接続されており、スイッチ１０５のオン・
オフによって、容量素子１０４への電荷の供給を制御できる。電流源トランジスタ１０１
のソースと配線１１１とは、電流源１０７とスイッチ１０６を介して接続されている。ま
た、それと並列に、電流源トランジスタ１０１のソースと配線１１２とは、負荷１０８を
介して接続されている。
【００６８】
また、電流源トランジスタ１０１のゲート端子と第１端子の間に容量素子１０４が接続
されている。つまり、容量素子１０４の第１電極が電流源トランジスタ１０１のゲート端
子に接続され、第２電極が電流源トランジスタ１０１の第１端子に接続されている。なお
、容量素子１０４は、配線や活性層や電極等により絶縁膜を挟んだ構成のものでもいいし
、電流源トランジスタ１０１のゲート容量を用いて省略することもできる。
【００６９】
なお、すでに述べたように、本発明において、ひとつのトランジスタに含まれ、ソース
またはドレインとして機能する２つの電極は、これらの電極間に生じる電位差によってい
ずれがソースとして機能するか、ドレインとして機能するかが決まる。従って、駆動によ
って、これらの電極間に生じる電位関係（いずれの電極の電位が高いか若しくは低いか）
が駆動時に変動する場合、どちらかを第１端子、または第２端子と呼ぶことにする。
【００７０】
なお、ここで負荷１０８は整流性を有するものとする。つまり、印加するバイアス方向
により抵抗値が異なる電流電圧特性を有し、一方向のみにほとんど電流が流れる電気的特
性を有するものであるとする。本実施形態においては、負荷１０８は電流源トランジスタ
１０１から配線１１２の方向に電流を流すように設けられているものとする。
【００７１】
なお、本発明において、接続されているとは、特にことわりがない場合、電気的な接続
のことをいう。
【００７２】
また、切り替えトランジスタ１０２には、状態によって、電流源として動作する場合と
、ソースとドレインの間で電流がほとんど流れないように動作する場合（または、スイッ
チとして動作する場合）とで、切り替えを行うことが出来る手段が接続されている。ここ
で、切り替えトランジスタ１０２が、電流源（の一部）として動作する場合を、電流源動
作と呼ぶことにする。また、切り替えトランジスタ１０２が、ソースとドレインの間で電
流がほとんど流れないような状態で動作する場合（または、スイッチとして動作する場合
）、または、ソースとドレインの間の電圧が小さい状態で動作する場合を、短絡動作と呼
ぶことにする。
【００７３】
また、配線１１１に接続された電流源１０７は、電流Ｉｂを設定する。ここで、配線１０
９に入力する電位をＶｄｄ１、配線１１０に入力する電位をＶｄｄ２、配線１１１に入力
する電位をＶｓｓ１、配線１１２に入力する電位をＶｓｓ２とする。そして、そのときの
電位の関係は、Ｖｄｄ１＞Ｖｄｄ２＞Ｖｓｓ１、Ｖｄｄ１＞Ｖｓｓ２＞Ｖｓｓ１を満たす
ものとする。ただしこれに限定されない。例えばＶｓｓ１＞Ｖｓｓ２であってもよい。
【００７４】
なお、配線１１０に入力する電位をＶｄｄ２、配線１１２に入力する電位をＶｓｓ２の関
係は、同じであってもよいし、異なっていてもよい。もし、Ｖｄｄ２とＶｓｓ２を異なる
電位とする場合には、電流源トランジスタのしきい値電圧分、負荷に電圧をかけたときの
閾値分、もしくはその合算値分の電位だけＶｓｓ２よりＶｄｄ２を高く設定しておけばよ
い。
【００７５】
このように、切り替えトランジスタ１０２に関して、電流源動作や短絡動作の切り換え
を実現するために、様々な構成を用いることが出来る。
【００７６】
図１では、切り替えトランジスタ１０２のソース端子とドレイン端子とを、スイッチ１
０３を介して、接続できるようにしている。そして、切り替えトランジスタ１０２のゲー
ト端子は、電流源トランジスタ１０１のゲート端子と接続されている。スイッチ１０３を
用いて、切り替えトランジスタ１０２の動作を、電流源動作か短絡動作かに切り替えるこ
とが出来る。
【００７７】
そこで、図１の動作について述べる。まず、図２に示すように、スイッチ１０３、１０
５、１０６をオンにする。その時の電流の経路を模式的に破線矢印２０１で示す。すると
、切り替えトランジスタ１０２のソースとドレインとは、概ね同じ電位となる。つまり、
切り替えトランジスタ１０２のソースとドレインの間では、ほとんど電流が流れず、スイ
ッチ１０３の方に電流が流れるようになる。そのため、電流源１０７に流れる電流Ｉｂが
、容量素子１０４や電流源トランジスタ１０１に流れる。そして、電流源トランジスタ１
０１のソースとドレインの間に流れる電流と、電流源１０７に流れる電流Ｉｂとが等しく
なると、容量素子１０４には、電流が流れなくなる。つまり、定常状態になる。そしてそ
のときの電流源トランジスタ１０１のゲートの電位が、容量素子１０４に蓄積される。つ
まり、電流源トランジスタ１０１のソースとドレインの間に電流Ｉｂを流すのに必要な電
圧が、電流源トランジスタ１０１のゲートに加わるようになる。以上の動作は、信号書き
込み動作に相当する。そして信号書き込み動作の時、切り替えトランジスタ１０２は、短
絡動作を行っていることになる。
【００７８】
このように、容量素子１０４に電流が流れなくなり、定常状態になれば、信号書き込み
動作は完了したと考えることが出来る。
【００７９】
なお、このとき電流源トランジスタ１０１のソースの電位と配線１１２の電位であるＶ
ｓｓ２と負荷１０８の電流電圧特性の関係から負荷１０８にはほとんど電流が流れない。
電流源トランジスタ１０１のソースの電位は、電流源トランジスタ１０１のゲートの電位
つまり配線１１０の電位Ｖｄｄ２によって制御できる。よって、配線１１０の電位Ｖｄｄ
２を制御することにより負荷１０８に電流が流れないようにすることができる。
【００８０】
次に、図３に示すように、スイッチ１０３、１０５、１０６をオフにする。その時の電
流の経路を模式的に破線矢印３０１で示す。図３において、スイッチ１０３はオフになっ
ているので、切り替えトランジスタ１０２のソースとドレインの間に電流が流れることに
なる。一方、容量素子１０４には、信号書き込み動作において蓄積した電荷が保存されて
おり、それが、電流源トランジスタ１０１と切り替えトランジスタ１０２のゲートに加わ
る。そして、電流源トランジスタ１０１と切り替えトランジスタ１０２のゲートは、互い
に接続されている。以上のことから、電流源トランジスタ１０１と切り替えトランジスタ
１０２は、マルチゲートのトランジスタとして動作することになる。したがって、電流源
トランジスタ１０１と切り替えトランジスタ１０２を１つのトランジスタであると考える
と、そのトランジスタのゲート長Ｌは、電流源トランジスタ１０１のゲート長Ｌよりも大
きくなる。一般に、トランジスタのゲート長Ｌが大きくなると、そこを流れる電流は小さ
くなる。したがって、負荷１０８の方に流れる電流は、Ｉｂよりも小さくなる。以上の動
作は、出力動作に相当する。そして出力動作の時、切り替えトランジスタ１０２は、電流
源動作を行っていることになる。
【００８１】
このように、スイッチ１０３のオン・オフを制御することにより、出力動作において負
荷１０８などに流れる電流よりも、信号書き込み動作において流れる電流Ｉｂの方を、大
きくすることが出来る。したがって、信号書き込み動作において流れる電流を大きくする
ことができるため、すばやく、定常状態にすることが出来る。つまり、電流が流れる配線
に寄生している負荷（配線抵抗や交差容量など）による影響を少なくし、信号書き込み動
作をすばやく行うことが出来る。
【００８２】
また、信号書き込み動作において流れる電流Ｉｂが大きいため、ノイズなどの影響が小
さくなる。つまり、多少、ノイズなどによる微小電流が流れてしまっても、Ｉｂの値が大
きいため、ほとんどノイズなどの影響を受けない。
【００８３】
したがって、例えば、負荷１０８がＥＬ素子で有る場合、ＥＬ素子を低階調で発光させ
たい場合の信号書き込み時にも、ＥＬ素子に流す電流よりも大きな電流Ｉｂを用いて書き
込むことが出来る。よって、信号電流がノイズに埋もれる等のトラブルを回避し、かつ迅
速な書き込み動作が可能となる。
【００８４】
図９５に上記図１で示したアナログ回路の各スイッチのオン・オフに対する電流源トラ
ンジスタ１０１のゲート、ソースの電位について説明する。図９５（Ａ）において図１と
同じ回路図を示す。図９５（Ａ）において、説明のためスイッチ１０３をＳＷ１、スイッ
チ１０５をＳＷ２、スイッチ１０６をＳＷ３、配線１０９の電位をＶｄｄ１、配線１１０
の電位をＶｄｄ２、配線１１１の電位をＶｓｓ１、配線１１２の電位をＶｓｓ２とする。
【００８５】
図９５（Ｂ）では、図９５（Ａ）の回路構成における信号書き込み動作時及び出力動作
時の各スイッチ及び各配線の電位の変化について説明する。ここで配線１０９に入力する
電位をＶｄｄ１、配線１１０に入力する電位をＶｄｄ２、配線１１１に入力する電位をＶ
ｓｓ１、配線１１２に入力する電位をＶｓｓ２とする。そして、そのときの電位の関係は
Ｖｄｄ１＞Ｖｄｄ２＞Ｖｓｓ１、Ｖｄｄ１＞Ｖｓｓ２＞Ｖｓｓ１とし、Ｖｄｄ２の電位は
Ｖｓｓ２電位より電流源トランジスタののしきい値電圧分及び負荷に電圧をかけたときの
閾値分だけ高いものとする。
【００８６】
図９５（Ｂ）の信号書き込み動作時において、ＳＷ１をオン、ＳＷ２をオン、ＳＷ３を
オンにする。電流源１０７への電流の供給が始まり、容量素子１０４には電流源トランジ
スタ１０１が電流源１０７へ電流を流すのに必要なゲート・ソース間電圧（Ｖｇｓ）がか
かる。このときｎｏｄｅＧにはＶｄｄ２の電位になり、つれてｎｏｄｅＳも、容量素子１
０４がＶｇｓの電圧を保持するため、電位が上昇する。そして定常状態となり、ｎｏｄｅ
ＧとｎｏｄｅＳの差がＶｇｓとなる。このとき図９５（Ｂ）において、信号書き込み動作
時のｎｏｄｅＳの電位とＶｓｓ２の間にはＶ負荷の電圧が負荷１０８に加わるが、Ｖｓｓ
２からｎｏｄｅＳに向けて電位の勾配が生じるため、信号書き込み動作時において負荷１
０８に電流が流れてしまい、正しい信号を負荷に供給することができないといった不具合
が生じない。これは負荷１０８の電圧電流特性によるものであり、整流性を持つことに起
因する。そのため、電流源トランジスタ１０１と負荷１０８の間にスイッチを設けること
なく動作を行うことができる。また、電源線の電位であるＶｄｄ１を変化させる必要がな
く、低消費電力化に貢献することができる。
【００８７】
なお、負荷１０８は、整流特性を有するものであれば何でもよい。抵抗などのような素
子でも、トランジスタでも、ＥＬ素子でも、トランジスタと容量とスイッチとで構成され
た電流源回路でもよい。信号線や信号線とそれに接続された画素でもよい。その画素には
、ＥＬ素子やＦＥＤで用いる素子など、どのような表示素子を含んでいてもよい。
【００８８】
なお、容量素子１０４は、電流源トランジスタ１０１や切り替えトランジスタ１０２な
どのゲート容量によって、代用することが出来る。その場合は、容量素子１０４を省略で
きる。
【００８９】
なお、配線１０９と配線１１０とは、それぞれ高電位側電源Ｖｄｄ１、Ｖｄｄ２が供給
されているが、常に同じ電位のまま保たれている必要はない。例えば信号書き込み動作と
出力動作とで、電位が異なっていても、正常に動作する場合は、問題ない。
【００９０】
あるいは、信号書き込み動作毎に配線１１０に供給されるＶｄｄ２の電位を変動させる構
成であってもよい。特に信号書き込み動作時に電流源トランジスタ１０１に流れる電流が
大きい場合に配線１１０に供給されるＶｄｄ２の電位を上昇させることにより、電流源１
０７に接続された配線１１１に供給されるＶｓｓ１の電位を低くしすぎなくても正常な動
作を行うことができるため好適である。すなわち、予め信号書き込み動作時に電流源トラ
ンジスタ１０１に流れる電流が大きい場合には、配線１１０に供給されるＶｄｄ２の電位
を上昇させることにより、電流源１０７に接続された配線１１１に供給されるＶｓｓ１の
電位を下降させずにすむため、電流源トランジスタ１０１に流れる電流が大きな場合であ
ってもＶｓｓ１の電位の設定にマージンを持たせることができる。なお配線１１０に供給
されるＶｄｄ２の電位は、信号書き込み動作時に電流源トランジスタ１０１に流れる電流
の大きさに応じて変化させてもよい。例えば信号書き込み動作時に電流源トランジスタ１
０１に流れる電流が大きいときは、配線１１０に供給されるＶｄｄ２の電位を高くして、
配線１１１に供給されるＶｓｓ１の電位のマージンを確保し、信号書き込み動作時に電流
源トランジスタ１０１に流れる電流の大きさが小さいときは、配線１１０に供給されるＶ
ｄｄ２の電位を低くすることにより、信号書き込み動作時に配線１１２の側、すなわち負
荷１０８の方に電流が漏れてしまうことを防止することができる。
【００９１】
なお、配線１１１と配線１１２とは、それぞれ低電位側電源Ｖｓｓ１、Ｖｓｓ２が供給
されているが、常に同じ電位のまま保たれている必要はない。信号書き込み動作と出力動
作とで、電位が異なっていても、正常に動作する場合は、問題ない。
【００９２】
なお、容量素子１０４は、電流源トランジスタ１０１のゲート端子と配線１１１とに接
続されているが、これに限定されない。最も望ましいのは、電流源トランジスタ１０１の
ゲート端子とソース端子に接続されていることが望ましい。なぜなら、トランジスタの動
作は、ゲート・ソース間電圧によって決定されるため、ゲート端子とソース端子の間で、
電圧を保持していると、他の影響を受けにくいからである。もし、容量素子１０４が電流
源トランジスタ１０１のゲート端子と別の配線との間に配置されていた場合、その別の配
線における電圧降下量によって、電流源トランジスタ１０１のゲート端子の電位が変って
しまう可能性がある。
【００９３】
なお、出力動作の時に、電流源トランジスタ１０１と切り替えトランジスタ１０２とは
、マルチゲートのトランジスタとして動作するため、これらのトランジスタは同極性（同
じ導電型を有する）とすることが望ましい。
【００９４】
なお、出力動作の時に、電流源トランジスタ１０１と切り替えトランジスタ１０２とは
、マルチゲートのトランジスタとして動作するが、各々のトランジスタのゲート幅Ｗは、
同じであってもよいし、異なっていても良い。同様に、ゲート長Ｌも、同じであってもよ
いし、異なっていても良い。ただし、ゲート幅Ｗは、通常のマルチゲートのトランジスタ
と同じだと考えてもよいため、同じ大きさであることが望ましい。ゲート長Ｌは、切り替
えトランジスタ１０２の方を大きくすれば、負荷１０８に流れる電流が、より小さくなる
。よって、その状況に合わせて、設計すればよい。
【００９５】
なお、１０３、１０５、１０６などのようなスイッチは、電気的スイッチでも機械的な
スイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トランジスタ
でもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、
スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして
動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が
少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ま
しい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等がある。
また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（Ｖ
ｓｓ、Ｖｇｎｄ、０Ｖなど）に近い状態で動作する場合はｎチャネル型を、反対に、ソー
ス端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャネル型
を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため
、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型の両方
を用いて、ＣＭＯＳ型のスイッチにしてもよい。
【００９６】
なお、本発明の回路として、図１に示したが、構成はこれに限定されない。スイッチの
配置や数、各トランジスタの極性、電流源トランジスタ１０１の数や配置、切り替えトラ
ンジスタ１０２の数や配置、各配線の電位、電流の流れる向きなどを変更することにより
、様々な回路を用いて構成することが出来る。また、各々の変更を組み合わせることによ
り、様々な回路を用いて構成することが出来る。
【００９７】
例えば、１０３、１０５、１０６などのようなスイッチは、対象とする電流のオン・オ
フを制御できるなら、どこに配置しても良い。具体的には、スイッチ１０６は、電流源１
０７に流れる電流を制御するため、それと直列に配置されていれば良い。また、スイッチ
１０３は、切り替えトランジスタ１０２に流れる電流を制御するため、それと並列に配置
されていれば良い。スイッチ１０５は、容量素子１０４の電荷を制御できるように配置さ
れていればよい。
【００９８】
そこで、スイッチ１０６の配置を変更した場合の例を、図４に示す。つまり、信号書き
込み動作の時には、図５のように接続され、電流源１０７から流れる電流Ｉｂが電流源ト
ランジスタ１０１に流れ、切り替えトランジスタ１０２は短絡動作をしており、出力動作
の時には、図６のように接続され、切り替えトランジスタ１０２は電流源動作をしており
、切り替えトランジスタ１０２と電流源トランジスタ１０１に流れる電流は、負荷１０８
の方に流れる、というようになっていれば、１０３、１０５、１０６などのようなスイッ
チは、どこに配置してもよい。
【００９９】
なお、本実施形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に
組み合わせて実施することが可能である。
【０１００】
（実施の形態２）
本実施の形態においては実施の形態１で述べた図１のアナログ回路とは別の構成につい
て述べる。
【０１０１】
図７に、図１のスイッチ１０３の接続を変更した場合の例を示す。スイッチ１０３は、
配線７０２に接続される。配線７０２の電位はＶｄｄ１より高いＶｄｄ３が供給されてい
る。
【０１０２】
図７の動作について簡単に述べる。まず、図８に示すように、スイッチ１０３、１０５
、１０６をオンにし、スイッチ７０１をオフにする。その時の電流の経路を模式的に破線
矢印８０１で示す。すると、切り替えトランジスタ１０２のソースとドレインの間では電
流が流れず、電流源トランジスタにはスイッチ１０３の方から電流が流れるようになる。
そして、電流源トランジスタ１０１のソースとドレインの間に流れる電流と、電流源１０
７に流れる電流Ｉｂとが等しくなると、容量素子１０４には、電流が流れなくなる。つま
り、定常状態になる。そしてそのときの電流源トランジスタ１０１のゲートの電位が、容
量素子１０４に蓄積される。つまり、電流源トランジスタ１０１のソースとドレインの間
に電流Ｉｂを流すのに必要な電圧が、電流源トランジスタ１０１のゲートに加わるように
なる。以上の動作は、信号書き込み動作に相当する。そして信号書き込み動作の時、切り
替えトランジスタ１０２は、短絡動作を行っていることになる。
【０１０３】
このように、容量素子１０４に電流が流れなくなり、定常状態になれば、信号書き込み
動作は完了したと考えることが出来る。
【０１０４】
図７においては、信号書き込み動作において、Ｖｄｄ１より電位の高いＶｄｄ３より電
位を供給する。そのため、より多くの電流を電流源トランジスタのソースとドレインの間
に供給することができ、配線などに寄生する交差容量や配線抵抗の影響を受けにくくして
、設定動作を素早く行うことが可能になる。換言すれば、出力動作のときの電流を大きく
できるので、ノイズなどによる微小電流の影響を受けにくくすることが可能な半導体装置
を提供することができる。
【０１０５】
次に、図９に示すように、スイッチ１０３、１０５、１０６をオフにし、スイッチ７０
１をオンにする。その時の電流の経路を模式的に破線矢印９０１で示す。図９において、
スイッチ７０１はオンになっているので、切り替えトランジスタ１０２のソースとドレイ
ンの間に電流が流れることになる。一方、容量素子１０４には、信号書き込み動作におい
て蓄積した電荷が保存されており、それが、電流源トランジスタ１０１と切り替えトラン
ジスタ１０２のゲートに加わる。そして、電流源トランジスタ１０１と切り替えトランジ
スタ１０２のゲートは、互いに接続されている。以上のことから、電流源トランジスタ１
０１と切り替えトランジスタ１０２は、マルチゲートのトランジスタとして動作すること
になる。したがって、電流源トランジスタ１０１と切り替えトランジスタ１０２を１つの
トランジスタであると考えると、そのトランジスタのゲート長Ｌは、電流源トランジスタ
１０１のＬよりも大きくなる。一般に、トランジスタのゲート長Ｌが大きくなると、そこ
を流れる電流は小さくなる。したがって、負荷１０８の方に流れる電流は、Ｉｂよりも小
さくなる。以上の動作は、出力動作に相当する。そして出力動作の時、切り替えトランジ
スタ１０２は、電流源動作を行っていることになる。
【０１０６】
なお、図７の場合、スイッチ７０１を追加してもよいし、追加しなくてもよい。スイッ
チ７０１は、切り替えトランジスタ１０２のソース端子側に配置しても良いし、ドレイン
端子側に配置しても良い。スイッチ７０１は、スイッチ１０３と逆の状態でオン・オフす
ればよい。このように、様々な場所にスイッチを配置することにより回路を構成すること
ができる。また、配線７０２には、Ｖｄｄ１よりも高いＶｄｄ３が供給されているがこれ
に特に限定されない。他の別の電位であってもよい。
【０１０７】
次に、電流源トランジスタ１０１と切り替えトランジスタ１０２の配置を入れ替えた場
合について、図１０に示す。図１では、配線１０９、切り替えトランジスタ１０２、電流
源トランジスタ１０１の順に配置されていたが、図１０では、配線１０９、電流源トラン
ジスタ１０１、切り替えトランジスタ１０２の順に配置されている。
【０１０８】
ここで、図１の回路と、図１０の回路の違いについて考える。図１では、切り替えトラ
ンジスタ１０２が短絡動作のとき、切り替えトランジスタ１０２のゲート端子とソース端
子（ドレイン端子）の間に、電位差が生じる。したがって、切り替えトランジスタ１０２
のチャネル領域には、電荷が存在するので、そのゲート容量には、電荷が保存される。そ
して、電流源動作の時にも、ゲート容量に電荷が保存されたままになる。よって、短絡動
作（信号書き込み動作）の時と、電流源動作（出力動作）の時とで、電流源トランジスタ
１０１のゲート端子の電位は、ほとんど変化しない。
【０１０９】
一方、図１０では、切り替えトランジスタ１０２が短絡動作のとき、切り替えトランジ
スタ１０２のゲート端子とソース端子（ドレイン端子）の間に、電位差がほとんど生じな
い。したがって、切り替えトランジスタ１０２のチャネル領域には電荷はほとんど存在せ
ず、そのゲート容量には、電荷が保存されない。そして、電流源動作の時には、スイッチ
１０５、１０３がオフになるため、切り替えトランジスタ１０２のゲート容量に電荷がた
まり、切り替えトランジスタ１０２が電流源の一部として動作する。このときの電荷は、
容量素子１０４や電流源トランジスタ１０１のゲート容量に蓄積されていたものである。
その電荷が、切り替えトランジスタ１０２のゲート部に移動することになる。よって、短
絡動作（信号書き込み動作）の時と、電流源動作（出力動作）の時とで、電流源トランジ
スタ１０１のゲート端子の電位は、移動した電荷分だけ、変化する。その結果、出力動作
の時に、電流源トランジスタ１０１と切り替えトランジスタ１０２のゲート・ソース間電
圧の絶対値は小さくなり、負荷１０８に流れる電流も小さくなる。
【０１１０】
よって、電流源トランジスタ１０１と切り替えトランジスタ１０２の配置をどのように
するかは、状況によって設計すればよい。例えば、負荷１０８がＥＬ素子の場合、黒表示
をしたいときに、わずかでも光ってしまうと、コントラストを低下させてしまう。そのよ
うな場合、図１０のような構成にすることにより、電流がわずかに小さくなるため、より
好適である。
【０１１１】
また図１では、電流源トランジスタ１０１と切り替えトランジスタ１０２は、１つずつ
配置されていたが、どちらか、あるいは、両方とも、複数個を配置してもよい。また、そ
の並べ方も、任意に選択してもよい。図１１には、第２の切り替えトランジスタ１１０１
とスイッチ１１０２を配置した場合の例を示す。
【０１１２】
図１１に示した場合においても、図１に示した例に比べ、負荷１０８も流れる電流量を小
さくすることができ、例えば、負荷１０８がＥＬ素子の場合、黒表示をしたいときに、わ
ずかでも光ってしまうと、コントラストを低下させてしまうといった場合に、より好適で
ある。
【０１１３】
本実施の形態で説明した内容は、実施の形態１で説明した内容の一部を変更したものに
相当する。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
【０１１４】
なお、本実施形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に
組み合わせて実施することが可能である。
【０１１５】
（実施の形態３）
本実施の形態においては上記実施の形態で述べたアナログ回路とは別の構成について述
べる。
【０１１６】
図１において、電流源トランジスタ１０１と切り替えトランジスタ１０２は、どちらも
Ｎチャネル型であった。本実施の形態においては電流源トランジスタ１０１と切り替えト
ランジスタ１０２が、Ｐチャネル型の例について述べる。図１の回路に関して、電流源ト
ランジスタ１０１と切り替えトランジスタ１０２の極性（導電型）を変更して、回路の接
続構造を変更しない場合の例を、図１２に示す。図１と図１２を比較すると分かるように
、図１の配線１０９、１１０、１１１、１１２の電位を、配線１２０９、１２１０、１２
１１、１２１２のように変更し、電流源１２０７の電流の向きを変更すれば、容易に変更
できる。電流源トランジスタ１２０１、切り替えトランジスタ１２０２、スイッチ１２０
３、１２０５、１２０６、電流源１２０７、負荷１２０８などの接続は、変更されていな
い。
【０１１７】
なお、ここで負荷１２０８は整流性を有するものとする。つまり、印加するバイアス方
向により抵抗値が異なる電流電圧特性を有し、一方向のみにほとんど電流が流れる電気的
特性を有するものであるとする。本実施形態においては、負荷１２０８は配線１２１２か
ら電流源トランジスタ１２０１の方向に電流を流すように設けられているものとする。
【０１１８】
また、配線１２１１に接続された電流源１２０７は、電流Ｉｂを設定する。ここで、配線
１２０９に入力する電位をＶｓｓ１、配線１２１０に入力する電位をＶｓｓ２、配線１２
１１に入力する電位をＶｄｄ１、配線１２１２に入力する電位をＶｄｄ２とする。そして
、そのときの電位の関係は少なくとも、Ｖｓｓ１＜Ｖｓｓ２＜Ｖｄｄ１、Ｖｓｓ１＜Ｖｄ
ｄ２＜Ｖｄｄ１を満たすものとする。
【０１１９】
なお、配線１２１０に入力する電位をＶｓｓ２と、配線１２１１に入力する電位をＶｄｄ
１の関係は、同じであってもよいし、異なっていてもよい。もし、Ｖｓｓ２とＶｄｄ２を
異なる電位とする場合には、電流源トランジスタのしきい値電圧分、負荷に電圧をかけた
ときの閾値分、もしくはその合算値分の電位だけＶｓｓ２よりＶｄｄ２を高く設定してお
けばよい。
【０１２０】
図１２の動作について簡単に述べる。まず、図１３に示すように、スイッチ１２０３、
１２０５、１２０６をオンにする。その時の電流の経路を模式的に破線矢印１３０１で示
す。図１２において、すると、切り替えトランジスタ１２０２のソースとドレインとは、
概ね同じ電位となる。つまり、切り替えトランジスタ１２０２のソースとドレインの間で
は、ほとんど電流が流れず、スイッチ１２０３の方に電流が流れるようになる。そのため
、電流源１２０７に流れる電流Ｉｂが、容量素子１２０４や電流源トランジスタ１２０１
に流れる。そして、電流源トランジスタ１２０１のソースとドレインの間に流れる電流と
、電流源１２０７に流れる電流Ｉｂとが等しくなると、容量素子１２０４には、電流が流
れなくなる。つまり、定常状態になる。そしてそのときの電流源トランジスタ１２０１の
ゲートの電位が、容量素子１２０４に蓄積される。つまり、電流源トランジスタ１２０１
のソースとドレインの間に電流Ｉｂを流すのに必要な電圧が、電流源トランジスタ１２０
１のゲートに加わるようになる。以上の動作は、信号書き込み動作に相当する。そして信
号書き込み動作の時、切り替えトランジスタ１２０２は、短絡動作を行っていることにな
る。
【０１２１】
このように、容量素子１２０４に電流が流れなくなり、定常状態になれば、信号書き込
み動作は完了したと考えることが出来る。
【０１２２】
なお、このとき電流源トランジスタ１２０１のソース電位と配線１２１２の電位である
Ｖｓｓ２と負荷の電流電圧特性の関係から電流源トランジスタ１２０１のソース電位は、
電流源トランジスタ１２０１のゲート電位つまり配線１２１０の電位Ｖｄｄ２によって制
御できる。よって、配線１２１０の電位Ｖｄｄ２を制御することにより負荷１２０８に電
流が流れないようにすることができる。
【０１２３】
次に、図１４に示すように、スイッチ１２０３、１２０５、１２０６をオフにする。そ
の時の電流の経路を模式的に破線矢印１４０１で示す。図１４において、スイッチ１２０
３はオフになっているので、切り替えトランジスタ１２０２のソースとドレインの間に電
流が流れることになる。一方、容量素子１２０４には、信号書き込み動作において蓄積し
た電荷が保存されており、それが、電流源トランジスタ１２０１と切り替えトランジスタ
１２０２のゲートに加わる。そして、電流源トランジスタ１２０１と切り替えトランジス
タ１２０２のゲートは、互いに接続されている。以上のことから、電流源トランジスタ１
２０１と切り替えトランジスタ１２０２は、マルチゲートのトランジスタとして動作する
ことになる。したがって、電流源トランジスタ１２０１と切り替えトランジスタ１２０２
を１つのトランジスタであると考えると、そのトランジスタのゲート長Ｌは、電流源トラ
ンジスタ１２０１のＬよりも大きくなる。一般に、トランジスタのゲート長Ｌが大きくな
ると、そこを流れる電流は小さくなる。したがって、負荷１２０８の方に流れる電流は、
Ｉｂよりも小さくなる。以上の動作は、出力動作に相当する。そして出力動作の時、切り
替えトランジスタ１２０２は、電流源動作を行っていることになる。
【０１２４】
また、図１２における電流源トランジスタ１２０１と切り替えトランジスタ１２０２の
配置を入れ替えた場合について、図１５に示す。図１では、配線１０９、切り替えトラン
ジスタ１０２、電流源トランジスタ１０１の順に配置されていたが、図１５では、配線１
２０９、電流源トランジスタ１２０１、切り替えトランジスタ１２０２の順に配置されて
いる。
【０１２５】
ここで、図１の回路と、図１５の回路の違いについて説明する。図１では、切り替えト
ランジスタ１０２が短絡動作のとき、切り替えトランジスタ１０２のゲート端子とソース
端子（ドレイン端子）の間に、電位差が生じる。したがって、切り替えトランジスタ１０
２のチャネル領域には、電荷が存在するので、そのゲート容量には、電荷が保存される。
そして、電流源動作の時にも、ゲート容量に電荷が保存されたままになる。よって、短絡
動作（信号書き込み動作）の時と、電流源動作（出力動作）の時とで、電流源トランジス
タ１２０１のゲート端子の電位は、ほとんど変化しない。
【０１２６】
一方、図１５では、切り替えトランジスタ１２０２が短絡動作のとき、切り替えトラン
ジスタ１２０２のゲート端子とソース端子（ドレイン端子）の間に、電位差がほとんど生
じない。したがって、切り替えトランジスタ１２０２のチャネル領域には電荷はほとんど
存在せず、そのゲート容量には、電荷が保存されない。そして、電流源動作の時には、ス
イッチ１２０５、１２０３がオフになるため、切り替えトランジスタ１２０２のゲート容
量に電荷がたまり、切り替えトランジスタ１２０２が電流源の一部として動作する。この
ときの電荷は、容量素子１２０４や電流源トランジスタ１２０１のゲート容量に蓄積され
ていたものである。その電荷が、切り替えトランジスタ１２０２のゲート部に移動するこ
とになる。よって、短絡動作（信号書き込み動作）の時と、電流源動作（出力動作）の時
とで、電流源トランジスタ１２０１のゲート端子の電位は、移動した電荷分だけ、変化す
る。その結果、出力動作の時に、電流源トランジスタ１２０１と切り替えトランジスタ１
２０２のゲート・ソース間電圧の絶対値は小さくなり、負荷１２０８に流れる電流も小さ
くなる。
【０１２７】
よって、電流源トランジスタ１２０１と切り替えトランジスタ１２０２の配置をどのよ
うにするかは、状況によって設計すればよい。例えば、負荷１２０８がＥＬ素子の場合、
黒表示をしたいときに、わずかでも光ってしまうと、コントラストを低下させてしまう。
そのような場合、図１５のような構成にすることにより、電流がわずかに小さくなるため
、より好適である。
【０１２８】
次に、図１２では、電流源トランジスタ１０１と切り替えトランジスタ１０２は、１つ
ずつ配置されていたが、どちらか、あるいは、両方とも、複数個を配置してもよい。また
、その並べ方も、任意に選択してもよい。図１６には、第２の切り替えトランジスタ１６
０１とスイッチ１６０２を配置した場合の例を示す。
【０１２９】
図１６に示した場合においても、図１２に示した例に比べ、負荷１２０８も流れる電流量
を小さくすることができ、例えば、負荷１２０８がＥＬ素子の場合、黒表示をしたいとき
に、わずかでも光ってしまうと、コントラストを低下させてしまうといった場合により好
適である。
【０１３０】
このように、図１の回路だけでなく、スイッチの配置や数、各トランジスタの極性、電
流源トランジスタの数や配置、切り替えトランジスタの数や配置、各配線の電位、電流の
流れる向きなどを変更することにより、様々な回路を用いて、本発明を構成することがで
き、各々の変更を組み合わせることにより、さらに様々な回路を用いて本発明を構成する
ことが出来る。
【０１３１】
本実施の形態で説明した内容は、実施の形態１で説明した内容の一部を変更したものに
相当する。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
【０１３２】
なお、本実施形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に
組み合わせて実施することが可能である。
【０１３３】
（実施の形態４）
本実施の形態においては上記実施の形態で述べたアナログ回路とは別の構成について述
べる。
【０１３４】
上記実施の形態においては、信号電流とＴＦＴを駆動するための電流あるいは信号電流
と発光時に発光素子に流れる電流とが等しいか、あるいは比例関係を保つように構成され
ている。
【０１３５】
そのため、発光素子を駆動するための駆動ＴＦＴの駆動電流が小さい場合や、発光素子
で暗い階調の表示を行おうとする場合、信号電流もそれに比例して小さくなる。よって相
対的に、信号電流を駆動ＴＦＴや発光素子に供給するために用いられる配線の寄生容量は
極めて大きいため、信号電流が小さいと配線の寄生容量を充電する時定数が大きくなり、
信号書き込み速度が遅くなってしまうという問題点がある。つまり、トランジスタに電流
を供給して、該トランジスタが該電流を流すのに必要な電圧をゲート端子に生成させる速
度が、遅くなってしまう。
【０１３６】
そこで本実施の形態においては、本発明の構成の効果に加え、信号電流が小さな場合で
あっても信号の書き込み速度や素子駆動速度を向上させることのできる半導体装置につい
て述べる。
【０１３７】
本実施形態では、設定動作を素早く完了させるために、トランジスタのゲート端子の電
位が事前に所定の電位になるようにし、その後、設定動作を行う。所定の電位は、設定動
作が完了したとき（定常状態になったとき）の電位と概ね等しい。そのため、すばやく設
定動作を行うことが出来る。なお、本実施形態においていう設定動作とは、トランジスタ
に電流を供給して、前記トランジスタが前記電流を流すのに必要な電圧をゲート端子に生
成させる動作のことである。
【０１３８】
また、設定動作を素早く完了させるために、トランジスタのゲート端子の電位が事前に
所定の電位になるようにする動作をプリチャージ動作と呼び、そのような機能を有する回
路をプリチャージ手段と呼ぶことにする。
【０１３９】
まず、図１７に、本実施形態の構成について示す。常に電流源（または、その一部）と
して動作する電流源トランジスタ１７０１と、状態によって、動作が異なる切り替えトラ
ンジスタ１７０２とがあり、電流源トランジスタ１７０１と切り替えトランジスタ１７０
２と配線１７０９とは、直列に接続されている。電流源トランジスタ１７０１のゲートに
は、容量素子１７０４の一方の端子が接続されている。容量素子１７０４の他方の端子は
、電流源トランジスタのソースに接続されている。そのため、電流源トランジスタ１７０
１のゲート・ソース間電圧（Ｖｇｓ）を保持することが出来る。また、電流源トランジス
タ１７０１のゲート端子と配線１１０とは、スイッチ１７０５を介して接続されており、
スイッチ１７０５のオン・オフによって、容量素子１７０４の電荷の保持を制御できる。
電流源トランジスタ１７０１のソースと配線１７１１とは、第１の電流源１７０７とスイ
ッチ１７０６を介して接続されている。また、それと並列に、電流源トランジスタ１７０
１のソースと配線１７１２とは、負荷１７０８を介して接続されている。また、電流源ト
ランジスタ１７０１のソースと配線１７１５とは、第２の電流源１７１３とスイッチ１７
１４を介して接続されている。
【０１４０】
また、配線１７１１に接続された第１の電流源１７０７は、電流Ｉｂ１を設定し、配線１
７１５に接続された第２の電流源１７１３は、電流Ｉｂ２を設定する。ここで、配線１７
０９に入力する電位をＶｄｄ１、配線１７１０に入力する電位をＶｄｄ２、配線１７１１
に入力する電位をＶｓｓ１、配線１７１２に入力する電位をＶｓｓ２、配線１７１５に入
力する電位をＶｓｓ３とする。そして、そのときの電位の関係は少なくとも、Ｖｄｄ１＞
Ｖｄｄ２＞Ｖｓｓ１＞Ｖｓｓ３、Ｖｄｄ１＞Ｖｓｓ２＞Ｖｓｓ１＞Ｖｓｓ３を満たすもの
とする。
【０１４１】
なお、配線１７１０に入力する電位をＶｄｄ２、配線１７１２に入力する電位をＶｓｓ２
の関係は、同じであってもよいし、異なっていてもよい。もし、Ｖｄｄ２とＶｓｓ２を異
なる電位とする場合には、電流源トランジスタのしきい値電圧分、負荷に電圧をかけたと
きの閾値分、もしくはその合算値分の電位だけＶｓｓ２よりＶｄｄ２を高く設定しておけ
ばよい。
【０１４２】
なお、ここで負荷１７０８は整流性を有するものとする。つまり、印加するバイアス方
向により抵抗値が異なる電流電圧特性を有し、一方向のみにほとんど電流が流れる電気的
特性を有するものであるとする。本実施形態においては、負荷１７０８は電流源トランジ
スタ１７０１から配線１７１２の方向に電流を流すように設けられているものとする。
【０１４３】
次に、図１７の動作について述べる。まず、図１８に示すようにスイッチ１７０３、１７
０５、１７１４をオンにし、スイッチ１７０６をオフにする。すると、切り替えトランジ
スタ１７０２のソースとドレインとが、概ね同じ電位になる。つまり、切り替えトランジ
スタのソースとドレインの間では、ほとんど電流が流れず、スイッチ１７０３の方に電流
が流れるようになる。その時の電流の経路を模式的に破線矢印１８０１で示す。そのため
、第２の電流源１７１３に流れる電流Ｉｂ２が、容量素子１７０４や電流源トランジスタ
１７０１に流れる。そして、電流源トランジスタ１７０１のソースとドレインの間に流れ
る電流と第２の電流源１７１３に流れる電流とが等しくなると、容量素子１７０４には電
流が流れなくなる。つまり、定常状態になる。そしてそのとき、電流源トランジスタ１７
０１のゲート・ソース間電圧が容量素子１７０４に蓄積される。つまり、電流源トランジ
スタ１７０１のソースとドレインの間に電流Ｉｂ２を流すのに必要な電圧が、ゲート・ソ
ース間に加わるようになる。以上の動作は、プリチャージ動作に相当する。そしてプリチ
ャージ動作の時、切り替えトランジスタ１７０２は、短絡動作を行っていることになる。
【０１４４】
次に、図１９に示すように、スイッチ１７０５、１７０６をオンにし、スイッチ１７０３
、１７１４をオフにする。すると、スイッチ１７０３はオフになっているので、切り替え
トランジスタ１７０２のソースとドレインの間に電流が流れるようになる。その時の電流
の経路を模式的に破線矢印１９０１で示す。そのため、第１の電流源１７０７に流れる電
流Ｉｂ１が、容量素子１７０４や電流源トランジスタ１７０１や切り替えトランジスタ１
７０２に流れる。このとき、電流源トランジスタ１７０１と切り替えトランジスタ１７０
２とは、ゲートが互いに接続されている。したがって、電流源トランジスタ１７０１と切
り替えトランジスタ１７０２は、マルチゲートのトランジスタとして動作することになる
。そのマルチゲートのトランジスタのゲート長Ｌは、電流源トランジスタ１０１のＬより
も大きくなる。一般に、トランジスタのゲート長Ｌが大きくなると、そこを流れる電流は
小さくなる。
【０１４５】
そして、そのマルチゲートのトランジスタのソースとドレインの間に流れる電流と、第１
の電流源１７０７に流れる電流Ｉｂ１とが等しくなると、容量素子１７０４には、電流が
流れなくなる。つまり、定常状態になる。定常状態になると、容量素子１７０４には、電
流が流れなくなる。そしてそのとき、マルチゲートのトランジスタのゲート・ソース間電
圧が容量素子１７０４に蓄積される。つまり、マルチゲートのトランジスタのソースとド
レインの間に電流Ｉｂ１を流すのに必要な電圧が、ゲート・ソース間に加わるようになる
。以上の動作は、設定動作に相当する。そして設定動作の時、切り替えトランジスタ１７
０２は、電流源動作を行っていることになる。
【０１４６】
なお、このとき、第１の電流源１７０７に流れる電流Ｉｂ１、第２の電流源１７１３に流
れる電流Ｉｂ２、電流源トランジスタ１７０１と切り替えトランジスタ１７０２のトラン
ジスタサイズ（ゲート幅Ｗやゲート長Ｌなど）を適切に設定することにより、容量素子１
７０４に蓄積される電荷、つまり、電流源トランジスタ１７０１のゲート端子の電位が、
プリチャージ動作の時と設定動作の時とで、概ね等しい電圧になるようにしておく。する
と、第１の電流源１７０７に流れる電流Ｉｂ１よりも、第２の電流源１７１３に流れる電
流Ｉｂ２の方が、電流値が大きい場合、プリチャージ動作において、すばやく、容量素子
１７０４を充電し、定常状態にすることが可能となる。そして、その後、設定動作におい
て、たとえ、第１の電流源１７０７に流れる電流Ｉｂ１が小さくても、すばやく、定常状
態にすることが出来る。なぜなら、プリチャージ動作によって、容量素子１７０４は、概
ね充電されているからである。
【０１４７】
次に、図２０に示すように、スイッチ１７０３、１７０５、１７０６、１７１４をオフに
する。すると、負荷１７０８の方に電流が流れる。その時の電流の経路を模式的に破線矢
印２００１で示す。以上の動作は、出力動作に相当する。そして出力動作の時、切り替え
トランジスタ１７０２は、電流源動作を行っていることになる。
【０１４８】
このように、スイッチ１７０３のオン・オフを制御することにより、プリチャージ動作
において流れる電流を大きくすることができるため、すばやく、定常状態にすることが出
来る。つまり、電流が流れる配線に寄生している負荷（配線抵抗や交差容量など）による
影響を少なくし、すばやく、定常状態にすることが出来る。その時、既に、設定動作のと
きの定常状態と、概ね近い状態になっている。そのため、プリチャージ動作のあと、設定
動作において、素早く定常状態にすることができる。
【０１４９】
なお、このとき電流源トランジスタ１７０１のソースの電位と配線１７１２の電位であ
るＶｓｓ２と負荷１７０８の電流電圧特性の関係から負荷１７０８にはほとんど電流が流
れない。電流源トランジスタ１７０１のソースの電位は、電流源トランジスタ１７０１の
ゲートの電位つまり配線１７１０の電位Ｖｄｄ２によって制御できる。よって、配線１７
１０の電位Ｖｄｄ２を制御することにより負荷１７０８に電流が流れないようにすること
ができる。
【０１５０】
なお、容量素子１７０４の電位は、設定動作の時と、出力動作の時とで、異なる場合が
多い。しかし、容量素子１７０４の両端の電圧（電位差）は変化しないため、電流源トラ
ンジスタ１７０１のゲート・ソース間電圧も変化せず、負荷１７０８には、所望の電流が
流れる。
【０１５１】
また、プリチャージ動作の時に流れる電流と、設定動作の時に流れる電流とで、大きさを
変えるために、図１７では、第１の電流源１７０７と第２の電流源１７１３という、２つ
の電流源や、２つのスイッチを用いて、各々の電流を流すかどうかを制御していたが、こ
れに限定されない。例えば、図３８に示すように、電流源３８０７のみを用いて、制御し
てもよい。あるいは、スイッチ３８０６を配置せずに、電流の大きさを制御してもよい。
図３８の構成における動作を、図３９〜図４１に示す（図中の破線矢印３９０１、破線矢
印４００１、破線矢印４１０１は電流の流れの模式図である）。ただしこの場合、プリチ
ャージ動作の時（図３９）と、設定動作の時（図４０）とでは、電流源３８０７に流れる
電流の大きさは、その動作に応じた値となり、通常は異なった値となっている。
【０１５２】
なお、負荷３８０８は、整流特性を有するものであれば何でもよい。抵抗などのような素
子でも、トランジスタでも、ＥＬ素子でも、そのほかの発光素子でも、トランジスタと容
量とスイッチなどで構成された電流源回路でもよい。信号線でも、信号線とそれに接続さ
れた画素でもよい。その画素には、ＥＬ素子やＦＥＤで用いる素子など、どのような表示
素子を含んでいてもよい。
【０１５３】
なお、容量素子３８０４は、電流源トランジスタ３８０１や切り替えトランジスタ３８０
２などのゲート容量によって、代用することが出来る。その場合は、容量素子３８０４を
省略できる。
【０１５４】
なお、配線１７０９と配線１７１０とは、それぞれ高電位側電源Ｖｄｄ１、Ｖｄｄ２が
供給されているが、常に同じ電位のまま保たれている必要はない。例えば信号書き込み動
作と出力動作とで、電位が異なっていても、正常に動作する場合は、問題ない。
【０１５５】
あるいは、信号書き込み動作毎に配線１７１０に供給されるＶｄｄ２の電位を変動させる
構成であってもよい。特に信号書き込み動作時に電流源トランジスタ１７０１に流れる電
流が大きい場合に配線１７１０に供給されるＶｄｄ２の電位を上昇させることにより、電
流源１７０７に接続された配線１７１１に供給されるＶｓｓ１の電位を低くしすぎなくて
も正常な動作を行うことができるため好適である。すなわち、予め信号書き込み動作時に
電流源トランジスタ１７０１に流れる電流が大きい場合には、配線１７１０に供給される
Ｖｄｄ２の電位を上昇させることにより、電流源１７０７に接続された配線１７１１に供
給されるＶｓｓ１の電位を下降させずにすむため、電流源トランジスタ１７０１に流れる
電流が大きな場合であってもＶｓｓ１の電位の設定にマージンを持たせることができる。
なお、配線１７１０に供給されるＶｄｄ２の電位は、信号書き込み動作時に電流源トラン
ジスタ１７０１に流れる電流の大きさに応じて変化させてもよい。例えば信号書き込み動
作時に電流源トランジスタ１７０１に流れる電流が大きいときは、配線１７１０に供給さ
れるＶｄｄ２の電位を高くして、配線１７１１に供給されるＶｓｓ１の電位のマージンを
確保し、信号書き込み動作時に電流源トランジスタ１７０１に流れる電流の大きさが小さ
いときは、配線１７１０に供給されるＶｄｄ２の電位を低くすることにより、信号書き込
み動作時に配線１７１２の側、すなわち負荷１７０８の方に電流が漏れてしまうことを防
止することができる。
【０１５６】
なお、配線１７１１と配線１７１２と配線１７１５とは、それぞれ低電位側電源Ｖｓｓ
１、Ｖｓｓ２、Ｖｓｓ３が供給されているが、常に同じ電位のまま保たれている必要はな
い。信号書き込み動作と出力動作とで、電位が異なっていても、正常に動作する場合は、
問題ない。
【０１５７】
なお、容量素子３８０４は、電流源トランジスタ３８０１のゲート端子とソース端子に接
続されていればよい。なぜなら、トランジスタの動作は、ゲート・ソース間電圧によって
決定されるため、ゲート端子とソース端子の間で、電圧を保持していると、他の影響（配
線抵抗などによる電圧降下などの影響）を受けにくいからである。もし、容量素子３８０
４が電流源トランジスタ３８０１のゲート端子と別の配線との間に配置されていたら、そ
の別の配線における電圧降下量によって、電流源トランジスタ３８０１のゲート端子の電
位が変ってしまう可能性がある。
【０１５８】
なお、電流源動作の時に、電流源トランジスタ３８０１と切り替えトランジスタ３８０
２とは、マルチゲートのトランジスタとして動作するため、これらのトランジスタは同極
性（同じ導電型を有する）とすることが望ましい。
【０１５９】
なお、電流源動作の時に、電流源トランジスタ３８０１と切り替えトランジスタ３８０
２とは、マルチゲートのトランジスタとして動作するが、各々のトランジスタのゲート幅
Ｗは、同じであってもよいし、異なっていても良い。同様に、ゲート長Ｌも、同じであっ
てもよいし、異なっていても良い。ただし、ゲート幅Ｗは、通常のマルチゲートのトラン
ジスタと同じだと考えてもよいため、同じ大きさであることが望ましい。ゲート長Ｌは、
切り替えトランジスタ３８０２の方を大きくすれば、設定動作の時や出力動作の時に流れ
る電流が、より小さくなる。よって、その状況に合わせて、設計すればよい。
【０１６０】
なお、３８０３、３８０５、３８０６などのようなスイッチは、電気的スイッチでも機
械的なスイッチでも何でも良い。電流の流れを制御できるものなら、何でも良い。トラン
ジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よ
って、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチ
として動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ
電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いること
が望ましい。オフ電流が少ないトランジスタとしては、ＬＤＤ領域を設けているもの等が
ある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電
源（Ｖｓｓ、Ｖｇｎｄ、０Ｖなど）に近い状態で動作する場合はｎチャネル型を、反対に
、ソース端子の電位が、高電位側電源（Ｖｄｄなど）に近い状態で動作する場合はｐチャ
ネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくでき
るため、スイッチとして、動作しやすいからである。なお、ｎチャネル型とｐチャネル型
の両方を用いて、ＣＭＯＳ型のスイッチにしてもよい。
【０１６１】
なお、本実施の形態の回路として、図１７、図３８などに示したが、構成はこれに限定
されない。スイッチの配置や数、各トランジスタの極性、電流源トランジスタ３８０１の
数や配置、切り替えトランジスタ３８０２の数や配置、各配線の電位、電流の流れる向き
などを変更することにより、様々な回路を用いて構成することが出来る。また、各々の変
更を組み合わせることにより、様々な回路を用いて構成することが出来る。
【０１６２】
例えば、３８０３、３８０５、３８０６などのようなスイッチは、対象とする電流のオ
ン・オフを制御できるなら、どこに配置しても良い。具体的には、スイッチ３８０６は、
電流源３８０７に流れる電流を制御するため、それらと直列に配置されていれば良い。ま
た、スイッチ３８０３は、切り替えトランジスタ３８０２に流れる電流を制御するため、
それと並列に配置されていれば良い。スイッチ３８０５は、容量素子３８０４の電荷を制
御できるように配置されていればよい。
【０１６３】
本実施形態では、設定動作の前に、プリチャージ動作が行われる。そのため、電流値が
小さくても、すばやく、設定動作を行うことが出来る。そのため、出力動作において、正
確な電流を出力することが出来るといった効果を奏する。
【０１６４】
本実施の形態で説明した内容は、実施の形態１で説明した内容の一部を変更したものに
相当する。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
【０１６５】
なお、本実施形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に
組み合わせて実施することが可能である。
【０１６６】
（実施の形態５）
本実施の形態においては上記実施の形態で述べたアナログ回路とは別の構成について述
べる。
【０１６７】
上記実施の形態１では、切り替えトランジスタ１０２に関して、電流源動作や短絡動作
を実現するために、図１の構成を用いた。そこで、本実施の形態では、実施の形態１とは
異なる構成で、電流源動作や短絡動作の切り替えを実現する構成の一例を示す。
【０１６８】
なお、実施の形態１と同様の内容が多いため、そのような部分については、説明は省略
する。
【０１６９】
まず、図２１に、切り替えトランジスタ１０２に関して、電流源動作や短絡動作を実現
した図１とは別の構成について示す。
【０１７０】
図１では、切り替えトランジスタ１０２が短絡動作できるようにするため、スイッチ１
０３を用いていた。このスイッチ１０３を制御することにより、切り替えトランジスタ１
０２のソースとドレインの間に電流が流れず、切り替えトランジスタ１０２のソース端子
とドレイン端子とを概ね同じ電位にしていた。
【０１７１】
それに対して、図２１では、切り替えトランジスタ２１０２のゲート端子の電圧を制御
して、切り替えトランジスタ２１０２に多くの電流が流すことができるようにする。具体
的には、スイッチ２１０３を用いることにより、切り替えトランジスタ２１０２のゲート
・ソース間電圧の絶対値を大きくする。その結果、ある値の電流が流れる場合、切り替え
トランジスタ２１０２のソースとドレインの間電圧が小さくてすむようになる。つまり、
切り替えトランジスタ２１０２は、スイッチとして動作するようになる。
【０１７２】
図１では、電流源動作の場合はスイッチ１０３をオフにして、電流源トランジスタ１０
１と切り替えトランジスタ１０２は、ゲート端子が互いに接続されていることにより、マ
ルチゲートのトランジスタとして動作した。
【０１７３】
それに対し、図２１では、電流源トランジスタ２１０１と切り替えトランジスタ２１０
２は、ゲート端子が互いに接続されていないため、スイッチ２１０３を用いることにより
、接続されるようにする。その結果、マルチゲートのトランジスタとして動作できるよう
にする。図２１において、電流源（または、その一部）として動作する電流源トランジス
タ２１０１と、状態によって、動作が異なる切り替えトランジスタ２１０２とがあり、電
流源トランジスタ２１０１と切り替えトランジスタ２１０２と配線１０９とは、直列に接
続されている。電流源トランジスタ２１０１のゲートには、容量素子１０４の一方の端子
が接続されている。容量素子１４０４の他方の端子は、切り替えトランジスタ２１０２を
介して電流源トランジスタ２１０１のソースに接続されている。そのため、電流源トラン
ジスタ２１０１のゲート・ソース間電圧を保持することが出来る。また、電流源トランジ
スタ２１０１のゲートは、スイッチ１０５を介して配線１１０と接続されており、スイッ
チ２１０３のオン・オフによって、容量素子１０４の電荷の保持を制御できる。また、切
り替えトランジスタ２１０２のゲート端子と配線２１０５はスイッチ２１０４を介して接
続されており、スイッチ２１０４のオン・オフによって切り替えトランジスタ２１０２を
制御する。また、電流源トランジスタ２１０１のゲートと切り替えトランジスタ２１０２
のゲート端子は、スイッチ２１０３を介して接続される。
【０１７４】
なお、配線１１１に接続された第１の電流源１０７は、電流Ｉｂ１を設定する。ここで、
配線１０９に入力する電位をＶｄｄ１、配線１１０に入力する電位をＶｄｄ２、配線２１
０５に入力する電位をＶｄｄ３、配線１１１に入力する電位をＶｓｓ１、配線１１２に入
力する電位をＶｓｓ２とする。そして、そのときの電位の関係は、Ｖｄｄ３＞Ｖｄｄ１＞
Ｖｄｄ２＞Ｖｓｓ１、Ｖｄｄ３＞Ｖｄｄ１＞Ｖｓｓ２＞Ｖｓｓ１を満たすものとする。こ
れに限定されないが、好適には切り替えトランジスタの２１０２が短絡動作の時に、より
電流駆動能力を大きくなるようにするため、できるだけ高い電位がよい。
【０１７５】
なお、配線１１０に入力する電位をＶｄｄ２、配線１１１に入力する電位をＶｓｓ１の関
係は、同じであってもよいし、異なっていてもよい。もし、Ｖｄｄ２とＶｓｓ１を異なる
電位とする場合には、電流源トランジスタのしきい値電圧分、負荷に電圧をかけたときの
閾値分、もしくはその合算値分の電位だけＶｓｓ１よりＶｄｄ２を高く設定しておけばよ
い。
【０１７６】
次に、図２１の動作について述べる。まず、図２２に示すように、スイッチ１０５、１
０６、２１０４をオンにし、スイッチ２１０３をオフにする。その時の電流の経路を破線
矢印２２０１で示す。すると、切り替えトランジスタ２１０２のゲート端子は、配線２１
０５に接続される。配線２１０５には、高電位側電源（Ｖｄｄ２）が供給されているため
、切り替えトランジスタ２１０２のゲート・ソース間電圧の絶対値は、非常に大きくなる
。よって、切り替えトランジスタ２１０２は、非常に大きな電流駆動能力をもつことにな
るので、切り替えトランジスタ２１０２のソースとドレインとは、概ね同じ電位となる。
そのため、電流源１０７に流れる電流Ｉｂが、容量素子１０４や電流源トランジスタ２１
０１に流れ、電流源トランジスタ２１０１のソースは、配線１１１と概ね同じ電位になる
。そして、電流源トランジスタ２１０１のソースとドレインの間に流れる電流と、電流源
１０７に流れる電流Ｉｂとが等しくなると、容量素子１０４には、電流が流れなくなる。
つまり、定常状態になる。そして定常状態のゲートの電位が、容量素子１０４に蓄積され
る。つまり、電流源トランジスタ２１０１のソースとドレインの間に電流Ｉｂを流すのに
必要な電圧が、ゲート端子に加わるようになる。以上の動作は、設定動作に相当する。そ
して設定動作の時、切り替えトランジスタ２１０２は、スイッチとして動作し、短絡動作
を行っていることになる。
【０１７７】
なお、このとき電流源トランジスタ２１０１のソースの電位と配線１１２の電位である
Ｖｓｓ２と負荷１０８の電流電圧特性の関係から負荷１０８にはほとんど電流が流れない
。電流源トランジスタ２１０１のソースの電位は、電流源トランジスタ２１０１のゲート
の電位つまり配線１１０の電位Ｖｄｄ２によって制御できる。よって、配線１１０の電位
Ｖｄｄ２を制御することにより負荷１０８に電流が流れないようにすることができる。
【０１７８】
次に、図２３に示すように、スイッチ１０５、１０６、２１０４をオフにし、スイッチ
２１０３をオンにする。その時の電流の経路を破線矢印２３０１で示す。すると、切り替
えトランジスタ２１０２のゲートと電流源トランジスタ２１０１のゲートは、互いに接続
される。一方、容量素子１０４には、設定動作において蓄積した電荷が保存されており、
それが、電流源トランジスタ２１０１と切り替えトランジスタ２１０２のゲート端子に、
加わることになる。以上のことから、電流源トランジスタ２１０１と切り替えトランジス
タ２１０２は、マルチゲートのトランジスタとして動作することになる。したがって、電
流源トランジスタ２１０１と切り替えトランジスタ２１０２を１つのトランジスタである
と考えると、そのトランジスタのゲート長Ｌは、電流源トランジスタ２１０１のＬよりも
大きくなる。したがって、負荷１０８の方に流れる電流は、Ｉｂよりも小さくなる。以上
の動作は、出力動作に相当する。そして出力動作の時、切り替えトランジスタ２１０２は
、電流源動作を行っていることになる。
【０１７９】
なお、本実施の形態の回路として、図２１に示したが、構成はこれに限定されない。実
施の形態１と同様、スイッチの配置や数、各トランジスタの極性、電流源トランジスタ２
１０１の数や配置、切り替えトランジスタ２１０２の数や配置、各配線の電位、電流の流
れる向きなどを変更することにより、様々な回路を用いて構成することが出来る。また、
各々の変更を組み合わせることにより、様々な回路を用いて構成することが出来る。
【０１８０】
そこで、スイッチ１０６の配置を変更した場合の例を、図２４に示す。つまり、信号書
き込み動作の時には、図２５のように接続され、電流源１０７から流れる電流Ｉｂが電流
源トランジスタ２１０１に流れ、切り替えトランジスタ２１０２は短絡動作をしており、
出力動作の時には、図２６のように接続され、切り替えトランジスタ２１０２は電流源動
作をしており、切り替えトランジスタ２１０２と電流源トランジスタ２１０１に流れる電
流は、負荷１０８の方に流れる、というようになっていれば、１０５、１０６、２１０３
、２１０４などのようなスイッチは、どこに配置してもよい。
【０１８１】
また、電流源トランジスタ２１０１と切り替えトランジスタ２１０２の配置を入れ替え
た場合について、図２７に示す。図２７では、配線１０９、切り替えトランジスタ２７０
２、電流源トランジスタ２７０１の順に配置されている。
【０１８２】
また、図２１の回路に関して、電流源トランジスタ２１０１と切り替えトランジスタ２
１０２の極性（導電型）を変更して、回路の接続構造を変更ない場合の例を、図２８に示
す。図２１と図２８を比較すると分かるように、図２１の配線１０９、１１０、１１１、
１１２、２１０５の電位を、配線２８０９、２８１０、２８１１、２８１２、２８１５の
ように変更し、電流源１０７の電流の向きを変更すれば、容易に変更できる。
【０１８３】
このとき、配線２８１１に接続された電流源２８０７は、電流Ｉｂを設定する。ここで、
配線２８０９に入力する電位をＶｓｓ１、配線２８１０に入力する電位をＶｓｓ２、配線
２８１５に入力する電位をＶｓｓ３、配線２８１１に入力する電位をＶｄｄ１、配線２８
１２に入力する電位をＶｄｄ２とする。そして、そのときの電位の関係は少なくとも、Ｖ
ｓｓ３＜Ｖｓｓ１＜Ｖｓｓ２＜Ｖｄｄ１、Ｖｓｓ３＜Ｖｓｓ１＜Ｖｄｄ２＜Ｖｄｄ１を満
たすものとする。
【０１８４】
なお、配線２８１０に入力する電位をＶｓｓ２、配線２８１１に入力する電位をＶｄｄ１
の関係は、同じであってもよいし、異なっていてもよい。もし、Ｖｓｓ２とＶｄｄ１を異
なる電位とする場合には、電流源トランジスタのしきい値電圧分、負荷に電圧をかけたと
きの閾値分、もしくはその合算値分の電位だけＶｄｄ１よりＶｓｓ２を高く設定しておけ
ばよい。
【０１８５】
また、図２９に図２８の設定動作時におけるスイッチのオン・オフ、及び電流の経路を破
線矢印２９０１、図３０に図２８の出力動作時における各スイッチのオン・オフ、及び電
流の経路を破線矢印３００１で示す。
【０１８６】
このように、図２１の回路だけでなく、スイッチの配置や数、各トランジスタの極性、
電流源トランジスタの数や配置、切り替えトランジスタの数や配置、各配線の電位、電流
の流れる向きなどを変更することにより、様々な回路を用いて、本発明を構成することが
でき、各々の変更を組み合わせることにより、さらに様々な回路を用いて本発明を構成す
ることが出来る。
【０１８７】
本実施の形態で説明した内容は、実施の形態１で説明した内容の一部を変更したものに
相当する。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
【０１８８】
なお、本実施形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に
組み合わせて実施することが可能である。
【０１８９】
（実施の形態６）
本実施の形態においては上記実施の形態で述べたアナログ回路とは別の構成について述
べる。
【０１９０】
まず、図３１に、切り替えトランジスタ１０２に関して、図１の電流源動作や短絡動作
とは異なる構成であり、かつ上記実施の形態４で述べたプリチャージ動作をすることがで
きる構成について説明する。
【０１９１】
図３１で示す電流源回路は、切り替えトランジスタ３１０２のゲート端子の電圧を制御
して、切り替えトランジスタ３１０２に多くの電流を流すことができるようにしている。
具体的には、スイッチ３１０３を用いることにより、切り替えトランジスタ３１０２のゲ
ート・ソース間電圧の絶対値を大きくする。その結果、ある値の電流が流れる場合、切り
替えトランジスタ３１０２のソースとドレインの間電圧が小さくてすむようになる。つま
り、切り替えトランジスタ３１０２は、スイッチとして動作するようになる。図３１に示
す構成には、常に電流源（または、その一部）として動作する電流源トランジスタ３１０
１と、状態によって、動作が異なる切り替えトランジスタ３１０２とがあり、切り替えト
ランジスタ３１０２と電流源トランジスタ３１０１と配線１０９とは、直列に接続されて
いる。電流源トランジスタ３１０１のゲートには、容量素子１０４の一方の端子が接続さ
れている。容量素子１０４の他方の端子は、切り替えトランジスタ３１０２を介して電流
源トランジスタ３１０１のソースに接続されている。そのため、電流源トランジスタ３１
０１のゲート・ソース間電圧を保持することが出来る。また、電流源トランジスタ３１０
１のゲートとドレインとは、スイッチ３１０３を介して接続されており、スイッチ３１０
３のオン・オフによって、容量素子１０４の電荷の保持を制御できる。
【０１９２】
図３１では、電流源トランジスタ３１０１と切り替えトランジスタ３１０２は、ゲート
端子が互いに接続されていないため、スイッチ３１０３を用いることにより、接続される
ようにする。その結果、マルチゲートのトランジスタとして動作できるようにしている。
【０１９３】
また、配線１１１に接続された第１の電流源１０７は、電流Ｉｂ１を設定し、配線３１０
８に接続された第２の電流源３１０７は、電流Ｉｂ２を設定する。ここで、配線１０９に
入力する電位をＶｄｄ１、配線１１０に入力する電位をＶｄｄ２、配線３１０５に入力す
る電位をＶｄｄ３、配線１１１に入力する電位をＶｓｓ１、配線１１２に入力する電位を
Ｖｓｓ２、配線３１０８に入力する電位をＶｓｓ３とする。そして、そのときの電位の関
係は少なくとも、Ｖｄｄ３＞Ｖｄｄ１＞Ｖｄｄ２＞Ｖｓｓ１＞Ｖｓｓ３、Ｖｄｄ３＞Ｖｄ
ｄ１＞Ｖｓｓ２＞Ｖｓｓ１＞Ｖｓｓ３を満たすものとする。これに限定されないが、好適
には切り替えトランジスタの３１０２が短絡動作の時に、より電流駆動能力を大きくなる
ようにするため、できるだけ高い電位がよい。
【０１９４】
なお、配線１１０に入力する電位をＶｄｄ２、配線１１１に入力する電位をＶｓｓ１の関
係は、同じであってもよいし、異なっていてもよい。もし、Ｖｄｄ２とＶｓｓ１を異なる
電位とする場合には、電流源トランジスタのしきい値電圧分、負荷に電圧をかけたときの
閾値分、もしくはその合算値分の電位だけＶｓｓ１よりＶｄｄ２を高く設定しておけばよ
い。
【０１９５】
次に図３１に示す電流源回路の動作について述べる。まず、図３２に示すように、スイ
ッチ１０５、３１０４、３１０６をオンにし、スイッチ３１０３、１０６をオフにする。
すると、切り替えトランジスタ３１０２のゲート端子は、配線３１０５に接続される。配
線３１０５には、高電位側電源（Ｖｄｄ）が供給されているため、切り替えトランジスタ
３１０２のゲート・ソース間電圧の絶対値は、非常に大きくなる。よって、切り替えトラ
ンジスタ３１０２は、非常に大きな電流駆動能力をもつことになるので、切り替えトラン
ジスタ３１０２のソース端子とドレイン端子とは、概ね同じ電位となる。そのため、第２
の電流源３１０７に流れる電流Ｉｂ２が、容量素子１０４や電流源トランジスタ３１０１
に流れ、電流源トランジスタ３１０１のソース端子は、配線３１０８と概ね同じ電位にな
る。その時の電流の経路を模式的に破線矢印３２０１で示す。そして、電流源トランジス
タ３１０１のソースとドレインの間に流れる電流と、第２の電流源３１０７に流れる電流
Ｉｂ２とが等しくなると、容量素子１０４には、電流が流れなくなる。つまり、定常状態
になる。そしてそのときのゲート端子の電位が、容量素子１０４に蓄積される。つまり、
電流源トランジスタ１０１のソースとドレインの間に電流Ｉｂ２を流すのに必要な電圧が
、ゲート端子に加わるようになる。以上の動作は、プリチャージ動作に相当する。そして
プリチャージ動作の時、切り替えトランジスタ３１０２は、スイッチとして動作し、短絡
動作を行っていることになる。
【０１９６】
なお、このとき電流源トランジスタ３１０１のソースの電位と配線１１２の電位である
Ｖｓｓ２と負荷１０８の電流電圧特性の関係から負荷１０８にはほとんど電流が流れない
。電流源トランジスタ３１０１のソースの電位は、電流源トランジスタ３１０１のゲート
の電位つまり配線１１０の電位Ｖｄｄ２によって制御できる。よって、配線１１０の電位
Ｖｄｄ２を制御することにより負荷１０８に電流が流れないようにすることができる。
【０１９７】
次に、図３３に示すように、スイッチ３１０４、スイッチ３１０６をオフにし、スイッ
チ１０５、１０６、３１０３をオンにする。すると、切り替えトランジスタ３１０２のゲ
ート端子と電流源トランジスタ３１０１のゲート端子は、互いに接続される。その時の電
流の経路を模式的に破線矢印３３０１で示す。よって、電流源トランジスタ３１０１と切
り替えトランジスタ３１０２は、マルチゲートのトランジスタとして動作することになる
。したがって、電流源トランジスタ３１０１と切り替えトランジスタ３１０２を１つのト
ランジスタであると考えると、そのトランジスタのゲート長Ｌは、電流源トランジスタ３
１０１のＬよりも大きくなる。そして、電流源トランジスタ３１０１と切り替えトランジ
スタ３１０２とによるマルチゲートのトランジスタのソースとドレインの間に流れる電流
と、第１の電流源１０７に流れる電流Ｉｂ１とが等しくなると、容量素子１０４には、電
流が流れなくなる。つまり、定常状態になる。そしてそのときのゲート端子の電位が、容
量素子１０４に蓄積される。以上の動作は、設定動作に相当する。そして設定動作の時、
切り替えトランジスタ３１０２は、電流源動作を行っていることになる。
【０１９８】
次に、図３４に示すように、スイッチ１０５、１０６、３１０４、３１０６をオフにし、
スイッチ３１０３をオンにする。一方、容量素子１０４には、設定動作において蓄積した
電荷が保存されており、それが、電流源トランジスタ３１０１と切り替えトランジスタ３
１０２のゲート端子に、加わることになる。以上のことから、負荷１０８の方に、Ｉｂ１
の大きさの電流が流れることになる。その時の電流の経路を模式的に破線矢印３４０１で
示す。以上の動作は、出力動作に相当する。
【０１９９】
なお、本実施の形態では図３１に示す電流源回路について示したが、本発明の構成はこ
れに限定されず、その要旨を変更しない範囲であれば様々な変形が可能である。例えば、
実施の形態１と同様に、スイッチの配置や数、各トランジスタの極性、電流源トランジス
タ３１０１の数や配置、電流源の数や配置、切り替えトランジスタの数や配置、各配線の
電位、別のプリチャージ方法との組み合わせの有無、電流の流れる向きなどを変更するこ
とにより、様々な回路を用いて構成することが出来る。また、各々の変更を組み合わせる
ことにより、様々な回路を用いて構成することが出来る。
【０２００】
例えば、プリチャージ動作の時には、図３５のように接続され、設定動作の時には、図
３６のように接続され、出力動作の時には、図３７のように接続される、というようにな
っていれば、各スイッチは、どこに配置してもよい。
【０２０１】
本実施の形態で説明した内容は、実施の形態１で説明した内容の一部を変更したものに
相当する。したがって、実施の形態１で説明した内容は、本実施の形態にも適用できる。
【０２０２】
なお、本実施形態は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に
組み合わせて実施することが可能である。
【実施例１】
【０２０３】
本実施例では、表示装置、および、信号線駆動回路などの構成について、説明する。本
発明の半導体装置は、信号線駆動回路の一部に適用することができる。
【０２０４】
本発明が適用される表示装置４２０１は、図４２に示すように、画素領域４２０２、ゲ
ート線駆動回路４２０３、信号線駆動回路４２０４を有している。ゲート線駆動回路４２
０３は、画素領域４２０２に選択信号を順次出力する。信号線駆動回路４２０４は、画素
領域４２０２にビデオ信号を順次出力する。画素領域４２０２では、ビデオ信号に従って
、光の状態を制御することにより、画像を表示する。信号線駆動回路４２０４から画素領
域４２０２へ入力するビデオ信号は、電流である。つまり、各画素に配置された表示素子
や表示素子を制御する素子は、信号線駆動回路４２０４から入力されるビデオ信号（電流
）によって、状態を変化させる。画素に配置する表示素子の例としては、ＥＬ素子やＦＥ
Ｄ（フィールドエミッションディスプレイ）で用いる素子などがあげられる。
【０２０５】
なお、ゲート線駆動回路４２０３や信号線駆動回路４２０４は、複数配置されていても
よい。
【０２０６】
信号線駆動回路４２０４は、構成を複数の部分に分けられる。大まかには、一例として
、シフトレジスタ４２０５、第１ラッチ回路４２０６（ＬＡＴ１）、第２ラッチ回路４２
０７（ＬＡＴ２）、デジタル・アナログ変換回路４２０８に分けられる。デジタル・アナ
ログ変換回路４２０８には、電圧を電流に変換する機能も有しており、ガンマ補正を行う
機能も有していてもよい。つまり、デジタル・アナログ変換回路４２０８には、画素に電
流（ビデオ信号）を出力する回路、すなわち、電流源回路を有しており、そこに本発明を
適用することが出来る。
【０２０７】
また、画素は、ＥＬ素子などの表示素子を有している。その表示素子に電流（ビデオ信
号）を出力する回路、すなわち、電流源回路を有しており、そこにも、本発明を適用する
ことが出来る。
【０２０８】
そこで、信号線駆動回路４２０４の動作を簡単に説明する。シフトレジスタ４２０５は
、フリップフロップ回路（ＦＦ）等を複数列用いて構成され、クロック信号（Ｓ−ＣＬＫ
）、スタートパルス（ＳＰ）、クロック反転信号（Ｓ−ＣＬＫｂ）が入力される、これら
の信号のタイミングに従って、順次サンプリングパルスが出力される。
【０２０９】
シフトレジスタ４２０５より出力されたサンプリングパルスは、第１ラッチ回路４２０
６（ＬＡＴ１）に入力される。第１ラッチ回路４２０６（ＬＡＴ１）には、ビデオ信号線
より、ビデオ信号ＶＳが入力されており、サンプリングパルスが入力されるタイミングに
従って、各列でビデオ信号を保持していく。なお、デジタル・アナログ変換回路４２０８
を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号
は、電圧であることが多い。
【０２１０】
ただし、第１ラッチ回路４２０６や第２ラッチ回路４２０７が、アナログ値を保存でき
る回路である場合は、デジタル・アナログ変換回路４２０８は省略できる場合が多い。そ
の場合、ビデオ信号は、電流であることも多い。また、画素領域４２０２に出力するデー
タが２値、つまり、デジタル値である場合は、デジタル・アナログ変換回路４２０８は省
略できる場合が多い。
【０２１１】
第１ラッチ回路４２０６（ＬＡＴ１）において、最終列までビデオ信号の保持が完了す
ると、水平帰線期間中に、ラッチ制御線よりラッチパルスＬＰ（Ｌａｔｃｈ  Ｐｕｌｓｅ
）が入力され、第１ラッチ回路４２０６（ＬＡＴ１）に保持されていたビデオ信号は、一
斉に第２ラッチ回路４２０７（ＬＡＴ２）に転送される。その後、第２ラッチ回路４２０
７（ＬＡＴ２）に保持されたビデオ信号は、１行分が同時に、デジタル・アナログ変換回
路４２０８へと入力される。そして、デジタル・アナログ変換回路４２０８から出力され
る信号は、画素領域４２０２へ入力される。
【０２１２】
第２ラッチ回路４２０７（ＬＡＴ２）に保持されたビデオ信号がデジタル・アナログ変
換回路４２０８に入力され、そして、画素領域４２０２に入力されている間、シフトレジ
スタ４２０５においては再びサンプリングパルスが出力される。つまり、同時に２つの動
作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。
【０２１３】
なお、デジタル・アナログ変換回路４２０８が有している電流源回路が、設定動作と出
力動作とを行うような回路である場合、電流源回路に、電流を流す回路が必要となる。そ
のような場合、リファレンス用電流源回路４２０９が配置されている。
【０２１４】
なお、信号線駆動回路やその一部は、画素領域４２０２と同一基板上に存在せず、例え
ば、外付けのＩＣチップを用いて構成されることもある。その場合、ＩＣチップと基板に
はＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）やＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎ
ｇ）やプリント基板などを用いて接続される。
【０２１５】
なお、信号線駆動回路などの構成は、図４２に限定されない。
【０２１６】
例えば、第１ラッチ回路４２０６や第２ラッチ回路４２０７が、アナログ値を保存でき
る回路である場合、図４３に示すように、リファレンス用電流源回路４３０１から第１ラ
ッチ回路４２０６（ＬＡＴ１）に、ビデオ信号ＶＳ（アナログ電流）が入力されることも
ある。また、図４２において、第２ラッチ回路４２０７が存在しない場合もある。
【０２１７】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例２】
【０２１８】
次に、実施例１において説明した信号線駆動回路４２０４の具体的な構成について説明す
る。
【０２１９】
まず、信号線駆動回路に適用した場合の例を図４４に示す。図４５は、電流源トランジ
スタ４４０１、切り替えトランジスタ４４０２、スイッチ用トランジスタ４４０３、スイ
ッチ用トランジスタ４４０５、スイッチ用トランジスタ４４０６、容量素子４４０４、電
流源４４０７、負荷４４０８、配線４４０９、配線４４１０、配線４４１１で構成され、
各素子の接続は図１と同様である。電流源回路４４００は、配線４４１３、４４１４、４
４１５によって、設定動作と出力動作、および、短絡動作と電流源動作とを切り替えてい
る。電流源４４０７から、設定動作の時に電流が入力される。そして、出力動作のときに
、電流源回路４４００から負荷４４０８の方に電流を出力する。
【０２２０】
そこでまず、図４２の場合について、説明する。リファレンス用電流源回路４２０９に
おける電流源は、図４４における電流源４４０７に相当する。そして、図４４における負
荷４４０８は、スイッチや、信号線や信号線に接続された画素に相当する。電流源４４０
７からは、一定の電流が出力されている。なお、図４４の構成の場合、設定動作を行いな
がら、同時に出力動作を行うことができない。したがって、同時に行いたい場合には、電
流源回路を２つ以上配置して、それらを切り替えて用いればよい。つまり、一方の電流源
回路に対して設定動作を行い、同時に他方の電流源回路で出力動作を行う。そして、それ
を任意の周期ごとに切り替える。これにより、設定動作と出力動作とを同時に行うことが
できる。
【０２２１】
さらに、画素にビデオ信号としてアナログ電流を出力する場合は、デジタル値をアナロ
グ値に変換する必要があるため、図４５に示すような構成となる。
【０２２２】
なお、図４５では、簡単のため、３ビットの場合について説明する。すなわち、電流源４
５０１Ａ、４５０１Ｂ、４５０１Ｃがあり、その電流の大きさは、Ｉｃ、２＊Ｉｃ、４＊
Ｉｃというようになっている。そして、電流源回路４５０２Ａ、４５０２Ｂ、４５０３Ｃ
が各々接続されている。したがって、出力動作の時には、電流源回路４５０２Ａ、４５０
２Ｂ、４５０２Ｃは、Ｉｃ、２＊Ｉｃ、４＊Ｉｃの大きさの電流を出力することになる。
そして、各電流源回路と直列に、スイッチ４５０３Ａ、４５０３Ｂ、４５０３Ｃが接続さ
れている。このスイッチは、第２ラッチ回路４２０７（ＬＡＴ２）から出力されるビデオ
信号によって制御される。そして、各電流源回路とスイッチから出力される電流の合計が
、負荷４４０８、すなわち、表示装置における信号線に出力される。以上のように動作さ
せることにより、画素にビデオ信号としてアナログ電流を出力している。
【０２２３】
なお、図４５では、簡単のため、３ビットの場合について説明したが、これに限定され
ない。同様に構成すれば、ビット数を容易に変更して構成することが出来る。なお、図４
５の構成の場合においても、電流源回路を並列に配置して、切り替えて動作させることに
より、設定動作を行いながら、同時に出力動作を行うことができる。
【０２２４】
なお、電流源回路に対して設定動作を行う場合、そのタイミングを制御する必要がある
。その場合、設定動作を制御するために、専用の駆動回路（シフトレジスタなど）を配置
してもよい。あるいは、ＬＡＴ１回路を制御するためのシフトレジスタから出力される信
号を用いて、電流源回路への設定動作を制御してもよい。つまり、一つのシフトレジスタ
で、ＬＡＴ１回路と電流源回路とを両方制御するようにしてもよい。その場合は、ＬＡＴ
１回路を制御するためのシフトレジスタから出力される信号を直接、電流源回路に入力し
てもよいし、ＬＡＴ１回路への制御と電流源回路への制御を切り分けるため、その切り分
けを制御する回路を介して、電流源回路を制御してもよい。あるいは、ＬＡＴ２回路から
出力される信号を用いて、電流源回路への設定動作を制御してもよい。ＬＡＴ２回路から
出力される信号は、通常、ビデオ信号であるため、ビデオ信号として使用する場合と電流
源回路を制御する場合とを切り分けるため、その切り替えを制御する回路を介して、電流
源回路を制御すればよい。
【０２２５】
次に、図４３の場合について、説明する。リファレンス用電流源回路４３０１における
電流源は、図４４における電流源４４０７に相当する。そして、図４４における負荷４４
０８は、第２ラッチ回路４２０７（ＬＡＴ２）に配置されている電流源回路に相当する。
この場合は、リファレンス用電流源回路４３０１における電流源からは、ビデオ信号が電
流で出力される。なお、その電流は、デジタル値の場合も、アナログ値の場合もある。
【０２２６】
なお、各ビットに対応したデジタルビデオ信号（電流値）を第１ラッチ回路４２０６に
入力してもよい。なお、その後、各ビットに対応したデジタルビデオ信号電流を足し合わ
せることによって、デジタル値からアナログ値に変換することができる。その場合、桁数
の小さなビットの信号を入力する場合に、本発明を適用することは、より好適である。な
ぜなら、桁数の小さなビットの信号の場合、信号の電流値が小さくなってしまう。そこで
、本発明を適用すれば、信号の電流値を大きくすることができる。そのため、信号の書き
込み速度が向上する。なお、図４３において、第２ラッチ回路４２０７が存在しない場合
については、第１ラッチ回路４２０６において、電流源回路を並列に２つ以上配置して、
それらを切り替えて用いてもよい。これにより、設定動作と出力動作を同時に行うことが
でき、その結果、第２ラッチ回路４２０７を省くことが可能となる。
【０２２７】
また、第１ラッチ回路４２０６に配置されている電流源回路が、図４４における電流源
４４０７に相当し、第２ラッチ回路４２０７に配置されている電流源回路が、図４４にお
ける負荷４４０８に相当すると考えることもできる。
【０２２８】
またさらに、図４２、４３に示したリファレンス用電流源回路４２０９、４３０１に対
して、適用してもよい。つまり、リファレンス用電流源回路４２０９が図４４における負
荷４４０８に相当し、さらに別の電流源が、図４４における電流源４４０７に相当すると
考えることもできる。
【０２２９】
また、画素が図４４における負荷４４０８に相当し、信号線駆動回路４２０４における
、画素に電流を出力する電流源回路が、図４４における電流源４４０７に相当すると考え
ることもできる。
【０２３０】
このように、様々な部分に、本発明を適用することが出来る。
【０２３１】
なお、図４４において、電流源回路４４００の構成として、図１の構成を用いたが、こ
れに限定されない。本発明における様々な構成を用いることが出来る。
【０２３２】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例３】
【０２３３】
本実施例において、本発明を画素に適用した場合の基本的な画素構成を図４６に説明する
。
【０２３４】
図４６において、本実施例に示す画素は、常に電流源（または、その一部）として動作す
る電流源トランジスタ４６０１（第１のトランジスタ）、状態によって、動作が異なる切
り替えトランジスタ４６０２（第２のトランジスタ）、第１のスイッチ４６０３、容量素
子４６０４、第２のスイッチ４６０５、第３のスイッチ４６０６、表示素子４６０８、第
１の配線４６０９、第２の配線４６１０、対向電極４６１２、第３の配線４６１１、第４
の配線４６１４、及び第５の配線４６１５を有する。なお、電流源として動作する電流源
トランジスタ４６０１、切り替えトランジスタ４６０２はＮチャネル型のトランジスタで
ある。
【０２３５】
まず、画素の接続構造について説明する。
【０２３６】
電流源トランジスタ４６０１は、第１端子（ソース端子又はドレイン端子）が表示素子４
６０８の画素電極に接続され、第２端子（ソース端子又はドレイン端子）が切り替えトラ
ンジスタ４６０２を介して第１の配線４６０９に接続され、ゲート端子が第２のスイッチ
４６０５を介して第２の配線４６１０と接続されている。また、電流源トランジスタ４６
０１のゲート端子には容量素子４６０４の一方の端子が接続されており、容量素子４６０
４の他方の端子は電流源トランジスタ４６０１の第１端子に接続されている。そのため、
電流源トランジスタ４６０１のゲートの電位、つまりゲート・ソース間電圧（Ｖｇｓ）を
保持することが出来る。また、電流源トランジスタ４６０１のゲートと配線４６１０とは
、第２のスイッチ４６０５を介して接続されており、第２のスイッチ４６０５のオン・オ
フによって、容量素子４６０４への電荷の供給を制御できる。つまり、第２のスイッチ４
６０５がオンしているとき、電流源トランジスタ４６０１のゲート端子と第２の配線４６
１０とが導通しており、第２のスイッチ４６０５がオフしているとき、電流源トランジス
タ４６０１のゲート端子と第２の配線４６１０とが非導通となっている。
【０２３７】
また、切り替えトランジスタ４６０２には、状態によって、電流源として動作する場合と
、ソースとドレインの間で電流が流れないように動作する場合（または、スイッチとして
動作する場合）とで、切り替えを行う手段として第１のスイッチ４６０３を有している。
ここで、切り替えトランジスタ４６０２が、電流源（の一部）として動作する場合を、電
流源動作と呼ぶことにする。また、切り替えトランジスタ４６０２が、ソースとドレイン
の間で電流が流れないような状態で動作する場合（または、スイッチとして動作する場合
）、または、ソースとドレインの間の電圧が小さい状態で動作する場合を、短絡動作と呼
ぶことにする。図４６において、切り替えトランジスタ４６０２のソース端子とドレイン
端子とを、第１のスイッチ４６０３を介して、接続できるようにしている。そして、切り
替えトランジスタ４６０２のゲート端子は、電流源トランジスタ４６０１のゲート端子と
接続されている。第１のスイッチ４６０３を用いて、切り替えトランジスタ４６０２の動
作を、電流源動作か短絡動作かに切り替えることが出来る。
【０２３８】
また、電流源トランジスタ４６０１の第１端子は、第３のスイッチ４６０６を介して第３
の配線４６１１と接続されている。つまり、第３のスイッチ４６０６がオンしているとき
、電流源トランジスタ４６０１の第１端子と第３の配線４６１１とが導通しており、第３
のスイッチ４６０６がオフしているとき、電流源トランジスタ４６０１の第１端子と第３
の配線４６１１とが非導通となっている。
【０２３９】
なお、容量素子４６０４は、配線や活性層や電極等により絶縁膜を挟んだ構成のものでも
いいし、電流源トランジスタ４６０１のゲート容量を用いて省略することもできる。
【０２４０】
なお、表示素子４６０８の対向電極４６１２や、第１の配線４６０９や第２の配線４６１
０にはそれぞれ所定の電位が入力されている。
【０２４１】
また、第４の配線４６１４に信号を入力することにより、第２のスイッチ４６０５と第３
のスイッチ４６０６のオン・オフが制御される。
【０２４２】
また、第５の配線４６１５に信号を入力することにより、第１のスイッチ４６０３のオン
・オフが制御される。
【０２４３】
また、第３の配線４６１１には、画素の階調にしたがった信号が入力される。この信号は
、ビデオ信号に相当し、信号電流が第３の配線４６１１に流れる。
【０２４４】
なお、第１のスイッチ４６０３、第２のスイッチ４６０５、及び第３のスイッチ４６０６
にはトランジスタを適用することができる。よって、第１のスイッチ４６０３、第２のス
イッチ４６０５、及び第３のスイッチ４６０６にＮチャネル型のトランジスタを適用した
場合について図４７に示す。なお、図４６の構成と共通するところは共通の符号を用いて
その説明を省略する。
【０２４５】
第１のスイッチングトランジスタ４７０３が第１のスイッチ４６０３に相当する。第２の
スイッチングトランジスタ４７０５が第２のスイッチ４６０５に相当する。第３のスイッ
チングトランジスタ４７０６が第２のスイッチ４６０６に相当する。
【０２４６】
第１のスイッチングトランジスタ４７０３はゲート端子が第５の配線４６１５に接続され
、第１端子（ソース端子又はドレイン端子）が切り替えトランジスタ４６０２の第１端子
に接続され、第２端子（ソース端子又はドレイン端子）が切り替えトランジスタ４６０２
の第２端子に接続されている。よって、第５の配線４６１５に入力される信号がＨレベル
のときに第１のスイッチングトランジスタ４７０３はオンし、第５の配線４６１５に入力
される信号がＬレベルのときに第１のスイッチングトランジスタ４７０３はオフする。つ
まり第１のスイッチングトランジスタ４７０３がオンすることによって、切り替えトラン
ジスタ４６０２は短絡動作を行う。
【０２４７】
また、第２のスイッチングトランジスタ４７０５はゲート端子が第４の配線４７１４に接
続され、第１端子（ソース端子又はドレイン端子）が第２の配線４６１０に接続され、第
２端子（ソース端子又はドレイン端子）が容量素子４６０４を介して表示素子４６０８の
画素電極及び電流源トランジスタ４６０１の第１端子と接続されている。よって、第４の
配線４６１４に入力される信号がＨレベルのときに第２のスイッチングトランジスタ４７
０５はオンし、第４の配線４６１４に入力される信号がＬレベルのときに第２のスイッチ
ングトランジスタ４７０５はオフする。
【０２４８】
また、第３のスイッチングトランジスタ４７０６はゲート端子が第４の配線４７１４に接
続され、第１端子（ソース端子又はドレイン端子）が電流源トランジスタ４６０１のゲー
ト端子に接続され、第２端子（ソース端子又はドレイン端子）が第３の配線４６１１と接
続されている。よって、第４の配線４６１４に入力される信号がＨレベルのときに第３の
スイッチングトランジスタ４７０６はオンし、第４の配線４６１４に入力される信号がＬ
レベルのときに第３のスイッチングトランジスタ４７０６はオフする。
【０２４９】
続いて、本実施例に示す画素の動作について図４８（Ａ）、（Ｂ）、（Ｃ）を用いて説明
する。なお、図４６と図４７の画素の動作は同様であるため、図４８では図４７の画素構
成を用いて説明している。
【０２５０】
なお、第３の配線４６１１に接続された電流源４８０１は、この画素に書き込む信号電流
Ｉｄａｔａを設定する。そして、第３の配線４６１１は電流源４８０１を介して配線４８
１２と接続されている。配線４８１２には、所定の電位が入力されている。ここで、第１
の配線４６０９に入力する電位をＶ１、第２の配線４６１０に入力する電位をＶ２、配線
４８１２に入力する電位をＶ３、対向電極４６１２に入力する電位をＶｃｏｍとする。そ
して、電位の関係は少なくとも、Ｖ１＞Ｖ２＞Ｖ３、Ｖ１＞Ｖｃｏｍ＞Ｖ３とする。
【０２５１】
なお、画素の動作には、画素へ信号の書き込みを行う信号書き込み動作と、画素に書き込
まれた信号にしたがった階調の発光をする発光動作がある。図４８（Ａ）、及び図４８（
Ｂ）は、共に信号書き込み動作を説明する図であり、図４８（Ｃ）は発光動作を説明する
図である。
【０２５２】
まず、信号書き込み動作時の過渡状態について図４８（Ａ）を用いて説明する。第４の配
線４６１４に入力する信号及び第５の配線４６１５に入力する信号をＨレベルにして、第
１のスイッチングトランジスタ４７０３、第２のスイッチングトランジスタ４７０５、及
び第３のスイッチングトランジスタ４７０６をオンにする。すると、図４８（Ａ）のよう
に電流が流れる。つまり、電流の経路は、第２の配線４６１０から第２のスイッチングト
ランジスタ４７０５を介して容量素子４６０４に電流が流れ込む第１経路と、第１の配線
４６０９から第１のスイッチングトランジスタ４７０３を介して電流源トランジスタ４６
０１に電流が流れる第２経路とがある。そして、第１経路に流れる電流Ｉｃと第２経路に
流れる電流Ｉｔｒは、電流源トランジスタ４６０１の第１端子と容量素子４６０４の第２
電極との接続部で合流する。そして、信号電流Ｉｄａｔａとして第３のスイッチングトラ
ンジスタ４７０６及び電流源４８０１を介して配線４８１２に流れる。つまり、Ｉｃ＋Ｉ
ｔｒ＝Ｉｄａｔａとなる。
【０２５３】
やがて、容量素子４６０４へは電流が流れなくなる。このとき、信号書き込み動作時の定
常状態となり、図４８（Ｂ）のように電流が流れる。そして、第１の配線４６０９から電
流源トランジスタ４６０１に流れる電流Ｉｔｒが、信号電流Ｉｄａｔａと等しくなってい
る。つまり、電流源トランジスタ４６０１のゲート・ソース間電圧Ｖｇｓは、電流源トラ
ンジスタ４６０１に信号電流Ｉｄａｔａを流すのに必要な電圧となっている。そして、こ
の電流源トランジスタ４６０１のゲート・ソース間電圧Ｖｇｓ分の電荷が容量素子４６０
４に蓄積されている。このとき切り替えトランジスタ４６０２は、ソースとドレインの間
の電圧が小さい状態で動作しており、短絡動作をしている。
【０２５４】
なお、このときの電流源トランジスタ４６０１のゲート端子の電位をＶａ、第１端子の電
位（ここではソース）をＶｂとすると、Ｖｇｓ＝（Ｖａ−Ｖｂ）である。そして、表示素
子４６０８の順方向しきい値電圧ＶＥＬｔｈとしたとき、（Ｖｂ−Ｖｃｏｍ）＜ＶＥＬｔ
ｈとなるようにすると信号書き込み動作時に表示素子４６０８へ電流を流さなくすること
ができる。そのため、第２の配線４６１０に入力する電位Ｖ２は、Ｖ１＞Ｖ２＞Ｖ３とな
るようにすると好適である。また、Ｖ２＝Ｖｃｏｍとすることにより、画素へ必要な電源
数を減らすことができる。また、（Ｖｂ−Ｖｃｏｍ）＜ＶＥＬｔｈを超えない程度にＶ２
、Ｖｃｏｍを設定することで、信号書き込み時に表示素子４６０８へ逆方向バイアスを印
加することもできる。
【０２５５】
なお、逆方向バイアスを表示素子４６０８に印加しても、正常な表示素子４６０８には電
流は流れない（若しくは流れたとしても微少な電流である）。一方、表示素子４６０８に
短絡箇所がある場合には、その短絡箇所に電流が流れる。そして、短絡箇所を絶縁化する
。よって、表示不良を改善することができる。
【０２５６】
続いて、発光動作について図４８（Ｃ）を用いて説明する。第４の配線４６１４に入力す
る信号、及び第５の配線４６１５に入力する信号をＬレベルにして、第１のスイッチング
トランジスタ４７０３、第２のスイッチングトランジスタ４７０５、及び第３のスイッチ
ングトランジスタ４７０６をオフにする。すると、図４８（Ｃ）のように電流が流れる。
このとき、第３のスイッチングトランジスタ４７０６がオフしているため、容量素子４６
０４は、電流源トランジスタ４６０１に信号電流Ｉｄａｔａを流すのに必要なゲート・ソ
ース間電圧Ｖｇｓを保持する。よって、電流源トランジスタ４６０１には信号電流Ｉｄａ
ｔａとほぼ等しい電流が流れるようなＶｇｓが印加されている。
【０２５７】
ここで、トランジスタのチャネル長Ｌ、チャネル幅Ｗとする。すると、トランジスタが飽
和領域で動作するとき、ゲート・ソース間電圧が一定であれば、一般的にトランジスタに
流れる電流値はＷ／Ｌに比例する。つまり、チャネル幅Ｗに比例し、チャネル長Ｌに反比
例する。
【０２５８】
本実施例において、電流源トランジスタ４６０１のチャネル長Ｌ１、切り替えトランジ
スタ４６０２のチャネル長Ｌ２とし、これらのトランジスタのチャネル幅Ｗを等しいとす
る。そして、図４８（Ｃ）において電流の流れている電流源トランジスタ４６０１と切り
替えトランジスタ４６０２はマルチゲートトランジスタとして機能し、電流源トランジス
タ４６０１と切り替えトランジスタ４６０２は電流源として機能する。このとき、マルチ
ゲートトランジスタは、チャネル長（Ｌ１＋Ｌ２）、チャネル幅Ｗとみなすことができる
。そして、図４８（Ｃ）においては、電流源トランジスタ４６０１及び切り替えトランジ
スタ４６０２に電流が流れており、そのマルチゲートトランジスタはチャネル幅Ｗ、チャ
ネル長（Ｌ１＋Ｌ２）となっている。したがって、発光動作のときには、Ｉｄａｔａ×（
Ｌ１／（Ｌ１＋Ｌ２））の電流を表示素子４６０８に流すことができる。
【０２５９】
このように、切り替えトランジスタ４６０２を設定動作時には短絡動作させ、発光動作時
には電流源として機能を切り替えることによって、信号書き込み動作に流す信号電流より
小さい電流を表示素子４６０８に流すことができる。換言すれば、電流源トランジスタ４
６０１や切り替えトランジスタ４６０２のチャネル長を調整することにより、信号書き込
み動作に流す信号電流より小さい電流を表示素子４６０８に流すことができる。
【０２６０】
なお、このときの電流源トランジスタ４６０１のゲート端子の電位をＶａ’、第１端子の
電位をＶｂ’とすると、Ｖｇｓ＝（Ｖａ’−Ｖｂ’）である。なぜなら、Ｖｂ’＞Ｖｂと
なるが、容量素子４６０４はゲート・ソース間電圧Ｖｇｓを保持しているため、Ｖｂ’が
上昇するとともにＶａ’も上昇するからである。
【０２６１】
なお、第４の配線４６１４に入力するＨレベルの信号の電位をＶ４（Ｈ）、Ｌレベルの信
号の電位をＶ４（Ｌ）とすると次のような電位にすることが望ましい。また、第２のスイ
ッチングトランジスタ４７０５のしきい値電圧をＶｔｈ２、第３のスイッチングトランジ
スタ４７０６のしきい値電圧をＶｔｈ３とする。
【０２６２】
図４８（Ｂ）で示したように、表示素子４６０８の画素電極の電位はＶｂとなっても、第
３のスイッチングトランジスタ４７０６をオンにしておく必要がある。そのためＶ４（Ｈ
）＞（Ｖｂ＋Ｖｔｈ３）とする。また、第２のスイッチングトランジスタ４７０５をオン
にしておくためＶ４（Ｈ）＞（Ｖ２＋Ｖｔｈ２）とする。具体的には、例えば、Ｖ２＝Ｖ
ｃｏｍのときには、Ｖ４（Ｈ）はＶｃｏｍより１〜８Ｖ高い電位であるとよい。
【０２６３】
また、図４８（Ｃ）で示したように、第３のスイッチングトランジスタ４７０６がオフす
るためには、Ｖ４（Ｌ）＜（Ｖｂ＋Ｖｔｈ３）とする。つまり、他の画素へ信号電流の書
き込みを行っているときに、第３の配線４６１１の電位はＶｂとなるため、この電位にな
ったときにも選択しない画素は第３のスイッチングトランジスタ４７０６がオフしている
必要があるからである。また、第２のスイッチングトランジスタ４７０５がオフにしてお
くため、Ｖ４（Ｌ）＜（Ｖ２＋Ｖｔｈ２）とする。具体的には、例えば、Ｖ２＝Ｖｃｏｍ
のときには、Ｖ４（Ｌ）はＶｃｏｍより１〜８Ｖ低い電位であるとよい。
【０２６４】
よって、本実施例に示した画素構成によれば信号書き込み動作時の電流源トランジスタの
ゲート端子の電位を制御することにより、信号書き込み動作時に表示素子へ電流が流れて
しまうのを防ぐことができる。
【０２６５】
なお、図４７に示した画素構成によれば、Ｎチャネル型のトランジスタのみで画素を構成
することができるため、製造工程の簡略化を図ることができる。また、画素を構成するト
ランジスタの半導体層にアモルファス半導体やセミアモルファス半導体（若しくは微結晶
半導体ともいう）などを用いることができる。例えば、アモルファス半導体として、アモ
ルファスシリコン（ａ−Ｓｉ：Ｈ）が挙げられる。よって、さらなる製造工程の簡略化を
図ることが可能である。したがって、製造コストの削減や歩留まりの向上を図ることがで
きる。
【０２６６】
また、本発明の構成によれば、信号書き込み動作時にＶｄｓ＞Ｖｇｓにすることができる
。そして、信号書き込み動作時と発光動作時とでＶｄｓの変動を小さくすることができ、
電流源トランジスタ４６０１の飽和領域での定電流特性（電流のフラット性）が悪くても
、信号書き込み動作時と発光動作時との電流値をほぼ等しくすることができる。特に、電
流源トランジスタ４６０１の半導体層に非晶質半導体膜（例えばアモルファスシリコン）
を用いると飽和領域での定電流特性（電流のフラット性）が悪くなってしまう場合がある
。よって、電流源トランジスタ４６０１の半導体層に非晶質半導体膜を用いている場合に
本発明の構成を適用すれば表示不良を防止することができる。
【０２６７】
また、図４７に示した電流源トランジスタ４６０１にはソースとドレインの端子間に大き
な電圧が印加されるため、第２のスイッチングトランジスタ４７０５や第３のスイッチン
グトランジスタ４７０６よりもチャネル長を長くすると好適である。又は、電流源トラン
ジスタ４６０１として図６２に示すようにマルチゲートトランジスタ６２０１を適用して
もよい。こうすることにより、トランジスタの耐圧が大きくなり、トランジスタが破壊さ
れるのを防止することができる。
【０２６８】
続いて、本発明の画素を有する表示装置について図４９を用いて説明する。
【０２６９】
表示装置は、信号線駆動回路４９０１、第１の走査線駆動回路４９０２Ａ、第２の走査線
駆動回路４９０２Ｂ、及び画素部４９０３を有し、画素部４９０３には、信号線駆動回路
４９０１から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｎと、第１の走査線駆動
回路４９０２Ａから行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｍと、第２の走査
線駆動回路４９０２Ｂから行方向に伸張して配置された複数の走査線ｇ１〜ｇｍと、信号
線Ｓ１〜Ｓｎと走査線Ｇ１〜Ｇｍとに対応してマトリクスに配置された複数の画素４９０
４と、を有する。また、信号線Ｓ１〜Ｓｎと平行に電源線Ｐ１〜Ｐｎと、バイアス線Ｂ１
〜Ｂｎとを有している。そして、各画素４９０４は、それぞれ、信号線Ｓｊ（信号線Ｓ１
〜Ｓｎのうちいずれか一）、第１の走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）、
第２の走査線ｇｉ（走査線ｇ１〜ｇｍのうちいずれか一）、電源線Ｐｊ（電源線Ｐ１〜Ｐ
ｎ）のうちいずれか一）、及びバイアス線Ｂｊ（バイアス線Ｂ１〜Ｂｎのうちいずれか一
）と接続されている。
【０２７０】
なお、第１の走査線Ｇｉは図４６の第４の配線４６１４に相当し、第２の走査線ｇｉは図
４６の第５の配線４６１５に相当し、信号線Ｓｊは図４６の第３の配線４４１１に相当し
、電源線Ｐｊは図４６の第１の配線４６０９に相当し、バイアス線Ｂｊは図４６の第２の
配線４６１０に相当する。
【０２７１】
走査線駆動回路４９０２Ａから出力される信号により走査線Ｇ１〜Ｇｍを一つずつ選択す
る。そして、選択された走査線に接続されている画素４９０４に信号を書き込む。このと
き、それぞれの画素の階調に対応した信号電流が各信号線Ｓ１〜Ｓｎに流れる。
【０２７２】
信号の書き込みを終えると別の走査線を選択し、その走査線に接続されている画素４９０
４へ信号の書き込みを行う。信号の書き込みを終えた画素は、発光動作に移り、その画素
へ書き込まれた信号にしたがって発光する。こうして、次々と画素４９０４へ信号の書き
込みを行い、全ての画素４９０４へ信号の書き込みを行う。
【０２７３】
なお、図４９に示した表示装置の構成は一例であって本発明はこれに限定されない。つま
り、電源線Ｐ１〜Ｐｎやバイアス線Ｂ１〜Ｂｎは信号線Ｓ１〜Ｓｎと平行に配置されてい
なくてもよく、走査線Ｇ１〜Ｇｍに平行に配置されていてもいいし、電源線やバイアス線
のそれぞれが格子状に配置されていてもいい。しかし、画素部４９０３に複数の色要素を
有している場合には、図４９のように配置するのが好ましい。
【０２７４】
つまり、図９０に示すように、図４６の画素における第２の配線４６１０を第４の配線４
６１４と平行に配置してもよい。また、その場合には、図９１に示すように、図４９にお
けるバイアス線Ｂ１〜Ｂｎに相当するバイアス線Ｂ１〜Ｂｍを走査線Ｇ１〜Ｇｍと平行に
配置する。そして、このバイアス線Ｂ１〜Ｂｍは電位を変動することができるようにして
もよい。つまり、走査させるようにしてもよい。その場合に走査線Ｇ１〜Ｇｍを走査する
走査線駆動回路４９０２とは別にバイアス線駆動回路を設けても良い。
【０２７５】
また、画素部４９０３に複数の色要素を有している場合には、それぞれの色要素となる画
素毎に接続される電源線やバイアス線の電位をかえてもよい。また、それぞれの色要素と
なる画素毎に画素電極の大きさが異なっていてもよい。つまり、色要素となる画素毎に発
光面積がことなっていてもよい。こうすることにより、特にフルカラー表示のときの表示
素子として、異なる色のＥＬ素子を用いた場合、色のバランスや、ＥＬ素子の劣化の進行
を調整することが可能となる。
【０２７６】
また、図４６に示した画素において、第２のスイッチ４６０５と第３のスイッチ４６０６
のオン・オフを別々に制御するため、別途配線を設けても良い。つまり、図５０に示すよ
うに、第２のスイッチ４６０５のオン・オフを制御する第４の配線Ａ５００１とは別に第
３のスイッチ４６０６のオン・オフを制御する第４の配線Ｂ５００２を設けてもよい。な
お、この場合には、信号書き込み動作が完了したら、第３のスイッチ４６０６と第２のス
イッチ４６０５とを同時にオフにするか、第２のスイッチ４６０５を第３のスイッチ４６
０６より先にオフにする。
【０２７７】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例４】
【０２７８】
本実施例において、本発明を画素に適用した場合の別の画素構成について説明する。
【０２７９】
図１や図２の画素において、第２の配線４６１０を他の行の画素の第４の配線４６１４
で代用することができる。つまり、その場合には、図４９に示す表示装置のバイアス線Ｂ
１〜Ｂｎを省略することができる。一例として、図４７の画素の第２の配線４６１０を省
略し、隣の行の画素の第４の配線４６１４で代用した場合の構成を図５９に示す。
【０２８０】
また、図６０に示すように、図５０の画素の第１のスイッチ４６０３、第２のスイッチ４
６０５、第３のスイッチ４６０６にＮチャネル型トランジスタである第１のスイッチング
トランジスタ４７０３、第２のスイッチングトランジスタ４７０５、第３のスイッチング
トランジスタ４７０６をそれぞれ適用し、第２の配線４６１０を他の行の画素の第４の配
線Ａ５００１で代用することもできる。
【０２８１】
また、図６１に示すように、図５０の画素の第１のスイッチ４６０３、第２のスイッチ４
６０５、第３のスイッチ４６０６に、図４７に記載のＮチャネル型トランジスタである第
１のスイッチングトランジスタ４７０３、第２のスイッチングトランジスタ４７０５、第
３のスイッチングトランジスタ４７０６をそれぞれ適用し、第２の配線４６１０を他の行
の画素の第４の配線Ｂ５００２で代用することもできる。
【０２８２】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例５】
【０２８３】
本実施例において、本発明を画素に適用した場合の別の画素構成について説明する。
【０２８４】
トランジスタを用いて画素を構成する場合の問題の一つとして、画素間のトランジスタ
特性のバラツキがある。このトランジスタ特性のバラツキは表示ムラとして認識されてし
まう。
【０２８５】
そこで、本実施例では、本発明の画素において、使用するトランジスタ（オンにするトラ
ンジスタ）を期間毎に切り替えることにより、トランジスタ特性を時間的に平均化し、表
示ムラを認識されにくくすることが可能とした場合について説明する。
【０２８６】
本実施例の画素を図５１に示す。
【０２８７】
本実施例の画素は、第１の電流源トランジスタ５１０１Ａ、第２の電流源トランジスタ５
１０１Ｂ、第１の切り替えトランジスタ５１０２Ａ、第２の切り替えトランジスタ５１０
２Ｂ、第１のスイッチＡ５１０３Ａ、第１のスイッチＢ５１０３Ｂ、容量素子６０４、第
２のスイッチ５１０５、第３のスイッチ５１０６、表示素子５１０８、第１の配線５１０
９、第２の配線５１１０、第３の配線５１１１、対向電極５１１２、第４の配線５１１４
、第５の配線Ａ５１１５Ａ、及び第５の配線Ｂ５１１５Ｂ、第４のスイッチＡ５１１６Ａ
、第４のスイッチＢ５１１６Ｂを有する。なお、第１の電流源トランジスタ５１０１Ａ、
第２の電流源トランジスタ５１０１Ｂ、第１の切り替えトランジスタ５１０２Ａ、第２の
切り替えトランジスタ５１０２ＢはＮチャネル型のトランジスタである。
【０２８８】
まず、画素の接続構造について説明する。
【０２８９】
第１の電流源トランジスタ５１０１Ａは、第１端子（ソース端子又はドレイン端子）が表
示素子５１０８の画素電極に接続され、第２端子（ソース端子又はドレイン端子）が第１
の切り替えトランジスタ５１０２Ａ及び第４のスイッチＡ５１１６Ａを介して第１の配線
５１０９に接続され、ゲート端子が第２のスイッチ５１０５を介して第２の配線５１１０
と接続されている。また、第１の電流源トランジスタ５１０１Ａのゲート端子には容量素
子５１０４の一方の端子が接続されており、容量素子５１０４の他方の端子は第１の電流
源トランジスタ５１０１Ａの第１端子に接続されている。そのため、第１の電流源トラン
ジスタ５１０１Ａのゲートの電位、つまりゲート・ソース間電圧（Ｖｇｓ）を保持するこ
とが出来る。また、第１の電流源トランジスタ５１０１Ａのゲートと第２の配線５１１０
とは、第２のスイッチ５１０５を介して接続されており、第２のスイッチ５１０５のオン
・オフによって、容量素子５１０４への電荷の供給を制御できる。つまり、第２のスイッ
チ５１０５がオンしているとき、第１の電流源トランジスタ５１０１Ａのゲート端子と第
２の配線５１１０とが導通しており、第２のスイッチ５１０５がオフしているとき、第１
の電流源トランジスタ５１０１Ａのゲート端子と第２の配線Ａ５１０５Ａとが非導通とな
っている。
【０２９０】
また同様に、第２の電流源トランジスタ５１０１Ｂは、第１端子（ソース端子又はドレイ
ン端子）が表示素子５１０８の画素電極に接続され、第２端子（ソース端子又はドレイン
端子）が第２の切り替えトランジスタ５１０２Ｂ及び第４のスイッチＢ５１１６Ｂを介し
て第１の配線５１０９に接続され、ゲート端子が第２のスイッチ５１０５を介して第２の
配線５１１０と接続されている。また、第２の電流源トランジスタ５１０１Ｂのゲート端
子には容量素子５１０４の一方の端子が接続されており、容量素子５１０４の他方の端子
は第２の電流源トランジスタ５１０１Ｂの第１端子に接続されている。そのため、第２の
電流源トランジスタ５１０１Ｂのゲートの電位、つまりゲート・ソース間電圧（Ｖｇｓ）
を保持することが出来る。また、第２の電流源トランジスタ５１０１Ｂのゲートと第２の
配線５１１０とは、第２のスイッチ５１０５を介して接続されており、第２のスイッチ５
１０５のオン・オフによって、容量素子５１０４への電荷の供給を制御できる。つまり、
第２のスイッチ５１０５がオンしているとき、第２の電流源トランジスタ５１０１Ｂのゲ
ート端子と第２の配線５１１０とが導通しており、第２のスイッチ５１０５がオフしてい
るとき、第２の電流源トランジスタ５１０１Ｂのゲート端子と第２の配線Ｂ５１０５Ｂと
が非導通となっている。
【０２９１】
また、第１の切り替えトランジスタ５１０２Ａには、状態によって、電流源として動作す
る場合と、ソースとドレインの間で電流が流れないように動作する場合（または、スイッ
チとして動作する場合）とで、切り替えを行う手段として第１のスイッチＡ５１０３Ａを
有している。ここで、第１の切り替えトランジスタ５１０２Ａが、電流源（の一部）とし
て動作する場合を、電流源動作と呼ぶことにする。また、第１の切り替えトランジスタ５
１０２Ａが、ソースとドレインの間で電流が流れないような状態で動作する場合（または
、スイッチとして動作する場合）、または、ソースとドレインの間の電圧が小さい状態で
動作する場合を、短絡動作と呼ぶことにする。図５１において、第１の切り替えトランジ
スタ５１０２Ａのソース端子とドレイン端子とを、第１のスイッチＡ５１０３Ａを介して
、接続できるようにしている。そして、第１の切り替えトランジスタ５１０２Ａのゲート
端子は、第１の電流源トランジスタ５１０１Ａのゲート端子と接続されている。第１のス
イッチＡ５１０３Ａを用いて、第１の切り替えトランジスタ５１０２Ａの動作を、電流源
動作か短絡動作かに切り替えることが出来る。
【０２９２】
また同様に、第２の切り替えトランジスタ５１０２Ｂには、状態によって、電流源として
動作する場合と、ソースとドレインの間で電流が流れないように動作する場合（または、
スイッチとして動作する場合）とで、切り替えを行う手段として第２のスイッチ５１０３
を有している。ここで、第２の切り替えトランジスタ５１０２Ｂが、電流源（の一部）と
して動作する場合を、電流源動作と呼ぶことにする。また、第２の切り替えトランジスタ
５１０２Ｂが、ソースとドレインの間で電流が流れないような状態で動作する場合（また
は、スイッチとして動作する場合）、または、ソースとドレインの間の電圧が小さい状態
で動作する場合を、短絡動作と呼ぶことにする。図５１において、第２の切り替えトラン
ジスタ５１０２Ｂのソース端子とドレイン端子とを、第２のスイッチ５１０３を介して、
接続できるようにしている。そして、第２の切り替えトランジスタ５１０２Ｂのゲート端
子は、第２の電流源トランジスタ５１０１Ｂのゲート端子と接続されている。第２のスイ
ッチ５１０３を用いて、第２の切り替えトランジスタ５１０２Ｂの動作を、電流源動作か
短絡動作かに切り替えることが出来る。
【０２９３】
また、第１の電流源トランジスタ５１０１Ａの第１端子及び第２の電流源トランジスタ５
１０１Ｂの第１端子は、第３のスイッチ５１０６を介して第３の配線５１１１と接続され
ている。つまり、第３のスイッチ５１０６がオンしているとき、第１の電流源トランジス
タ５１０１Ａの第１端子及び第２の電流源トランジスタ５１０１Ｂの第１端子と、第３の
配線５１１１とが導通しており、第３のスイッチ５１０６がオフしているとき、第１の電
流源トランジスタ５１０１Ａの第１端子及び第２の電流源トランジスタ５１０１Ｂの第１
端子と、第３の配線５１１１とが非導通となっている。
【０２９４】
また、第１の電流源トランジスタ５１０１Ａのゲート端子と第２の電流源トランジスタ５
１０１Ｂのゲート端子とは接続され、第１の切り替えトランジスタ５１０２Ａのゲート端
子と第２の切り替えトランジスタ５１０２Ｂのゲート端子とは接続され、第１の電流源ト
ランジスタ５１０１Ａのゲート端子及び第２の電流源トランジスタ５１０１Ｂのゲート端
子と、第１の電流源トランジスタ５１０１Ａの第１端子及び第２の電流源トランジスタ５
１０１Ｂの第１端子との間に容量素子５１０４が接続されている。つまり、容量素子５１
０４の第１電極が第１の電流源トランジスタ５１０１Ａのゲート端子及び第２の電流源ト
ランジスタ５１０１Ｂのゲート端子に接続され、第２電極が第１の電流源トランジスタ５
１０１Ａの第１端子及び第２の電流源トランジスタ５１０１Ｂの第１端子に接続されてい
る。なお、容量素子５１０４は、配線や活性層や電極等により絶縁膜を挟んだ構成のもの
でもいいし、第１の電流源トランジスタ５１０１Ａのゲート容量や第２の電流源トランジ
スタ５１０１Ｂのゲート容量を用いて省略することもできる。
【０２９５】
また、第１のスイッチＡ５１０３Ａはゲート端子が第５の配線Ａ５１１５Ａに接続され、
第１端子（ソース端子又はドレイン端子）が第１の切り替えトランジスタ５１０２Ａの第
１端子に接続され、第２端子（ソース端子又はドレイン端子）が第１の配線５１０９に接
続されている。よって、第５の配線Ａ５１１５Ａに入力される信号がＨレベルのときに第
１のスイッチＡ５１０３Ａはオンし、第５の配線Ａ５１１５Ａに入力される信号がＬレベ
ルのときに第１のスイッチＡ５１０３Ａはオフする。つまり第１のスイッチＡ５１０３Ａ
及び第４のスイッチＡ５１１６Ａがオンすることによって、第１の切り替えトランジスタ
５１０２Ａは短絡動作を行う。
【０２９６】
また、第１のスイッチＢ５１０３Ｂはゲート端子が第５の配線Ｂ５１１５Ｂに接続され、
第１端子（ソース端子又はドレイン端子）が第２の切り替えトランジスタ５１０２Ｂの第
１端子に接続され、第２端子（ソース端子又はドレイン端子）が第１の配線５１０９に接
続されている。よって、第５の配線Ｂ５１１５Ｂに入力される信号がＨレベルのときに第
１のスイッチＢ５１０３Ｂはオンし、第５の配線Ｂ５１１５Ｂに入力される信号がＬレベ
ルのときに第１のスイッチＢ５１０３Ｂはオフする。つまり第１のスイッチＢ５１０３Ｂ
及び第４のスイッチＢ５１１６Ｂがオンすることによって、第２の切り替えトランジスタ
５１０２Ｂは短絡動作を行う。
【０２９７】
なお、第１の切り替えトランジスタ５１０２Ａ及び第２の切り替えトランジスタ５１０２
Ｂの短絡動作は、第１の切り替えトランジスタ５１０２Ａ及び第２の切り替えトランジス
タ５１０２Ｂのトランジスタの第１端子及び第２端子に両端が接続された第１のスイッチ
Ａ５１０３Ａ及び第１のスイッチＢ５１０３Ｂと、第４のスイッチＡ５１１６Ａ及び第４
のスイッチＢ５１１６Ｂとで行ってもよい。この場合、第１の切り替えトランジスタ５１
０２Ａ及び第２の切り替えトランジスタ５１０２Ｂの短絡動作は、実施例３の切り替えト
ランジスタ４６０２の短絡動作と同様である。
【０２９８】
なお、表示素子５１０８の対向電極５１１２や、第１の配線５１０９や第２の配線５１１
０にはそれぞれ所定の電位が入力されている。
【０２９９】
また、第４の配線５１１４に信号を入力することにより、第２のスイッチ５１０５と第３
のスイッチ５１０６のオン・オフが制御される。
【０３００】
また、第５の配線Ａ５１１５Ａに信号を入力することにより、第１のスイッチＡ５１０３
Ａのオン・オフが制御され、第５の配線Ｂ５１１５Ｂに信号を入力することにより、第１
のスイッチＢ５１０３Ｂのオン・オフが制御される。
【０３０１】
また、第３の配線５１１１には、画素の階調にしたがった信号が入力される。この信号は
、ビデオ信号に相当し、信号電流が第３の配線５１１１に流れる。
【０３０２】
なお、第１のスイッチＡ５１０３Ａ、第１のスイッチＢ５１０３Ｂ、第２のスイッチ５１
０５、第３のスイッチ５１０６、第４のスイッチＡ５１１６Ａ、及び第４のスイッチＢ５
１１６Ｂにはトランジスタを適用することができる。よって、第１のスイッチＡ５１０３
Ａ、第１のスイッチＢ５１０３Ｂ、第２のスイッチ５１０５、第３のスイッチ５１０６、
第４のスイッチＡ５１１６Ａ、及び第４のスイッチＢ５１１６ＢにＮチャネル型のトラン
ジスタを適用することもできる。
【０３０３】
なお、第４のスイッチＡ５１１６Ａ、及び第４のスイッチＢ５１１６Ｂは、第１の電流源
トランジスタ５１０１Ａと第２の電流源トランジスタ５１０１Ｂに流れる電流を切り替え
ることができればどこに配置してもよい。例えば、図６３に示したように、第１の電流源
トランジスタ５１０１Ａ及び第２の電流源トランジスタ５１０１Ｂの第１端子と発光素子
の間に並列に設ける構成であってもよい。
【０３０４】
続いて、図５１の画素の動作について説明する。
【０３０５】
なお、画素の動作には、画素へ信号の書き込みを行う信号書き込み動作と、画素に書き込
まれた信号にしたがった階調の発光をする発光動作がある。そして、本実施例に示す画素
は、使用するトランジスタ（オンにするトランジスタ）を、ある期間の信号書き込み動作
時及び発光動作時と、別の期間の信号書き込み動作時及び発光動作時とで切り替える。
【０３０６】
図５２（Ａ）は、ある期間の信号書き込み動作を説明する図であり、図５２（Ｂ）はその
ときの発光動作を説明する図である。また、図５２（Ｃ）は、別の期間の信号書き込み動
作を説明する図であり、図５２（Ｄ）はそのときの発光動作を説明する図である。なお、
第３の配線５１１１に接続された電流源５２０１は、この画素に書き込む信号電流を設定
する。そして、第３の配線５１１１は電流源５２０１を介して配線５２１２と接続されて
いる。配線５２１２には、所定の電位が入力されている。ここで、第１の配線５１０９に
入力する電位をＶ１、第２の配線５１１０に入力する電位をＶ２、配線５２１２に入力す
る電位をＶ３、対向電極５１１２に入力する電位をＶｃｏｍとする。Ｖ１＞Ｖ２＞Ｖ３、
Ｖ１＞Ｖｃｏｍ＞Ｖ３とする。
【０３０７】
また、図５２（Ａ）は、ある期間の信号書き込み動作時の定常状態となったときの画素の
状態と、そのときの電流の流れを示している。第１のスイッチＡ５１０３Ａと第２のスイ
ッチ５１０５と第３のスイッチ５１０６、第４のスイッチＡ５１１６Ａがオンし、他のス
イッチはオフしている。このときは、第１の電流源トランジスタ５１０１Ａを使用してい
る。つまり、電流源５２０１によって設定された信号電流Ｉｄａｔａが第１の配線５１０
９から第１のスイッチＡ５１０３Ａを介して第１の電流源トランジスタ５１０１Ａに流れ
ており、このとき第４のスイッチＡ５１１６Ａは導通している。つまり、このとき、第１
の電流源トランジスタ５１０１Ａは信号電流Ｉｄａｔａが流れるだけのゲート・ソース間
電圧となっており、その電圧分の電荷が容量素子５１０４に蓄積されている。
【０３０８】
よって、発光動作時は第４のスイッチＡ５１１６Ａがオンし、他のスイッチはオフし、図
５２（Ｂ）に示すように電流が流れる。つまり、第１の配線５１０９から第４のスイッチ
Ａ５１１６Ａ、第１の切り替えトランジスタ５１０２Ａ、及び第１の電流源トランジスタ
５１０１Ａを介して表示素子５１０８に電流が流れる。この電流は、第１の電流源トラン
ジスタ５１０１Ａと第１の切り替えトランジスタ５１０２Ａがマルチゲートトランジスタ
として機能し、信号電流Ｉｄａｔａより小さい電流として流すことができる。
【０３０９】
しかし、第１の電流源トランジスタ５１０１Ａのドレイン・ソース間電圧が信号書き込み
動作時と発光動作時とで異なるので、第１の電流源トランジスタ５１０１Ａに流れる電流
の大きさもわずかな違いが生じてしまう。そして、画素毎に第１の電流源トランジスタ５
１０１Ａの特性のバラツキがあると、表示ムラとして認識されてしまう。
【０３１０】
そこで、別の期間においては、信号書き込み動作時に、第１のスイッチＢ５１０３Ｂと第
２のスイッチ５１０５と第３のスイッチ５１０６、第４のスイッチＢ５１１６Ｂをオンに
し、他のスイッチをオフにする。図５２（Ｃ）はこの期間の定常状態となったときの画素
の状態と、そのときの電流の流れを示している。このときは、第２の電流源トランジスタ
５１０１Ｂを使用している。つまり、電流源５２０１によって設定された信号電流Ｉｄａ
ｔａが第１の配線５１０９から第１のスイッチＢ５１０３Ｂを介して第２の電流源トラン
ジスタ５１０１Ｂに流れており、このとき第４のスイッチＢ５１１６Ｂは導通している。
つまり、このとき、第２の電流源トランジスタ５１０１Ｂは信号電流Ｉｄａｔａが流れる
だけのゲート・ソース間電圧となっており、その電圧分の電荷が容量素子５１０４に蓄積
されている。
【０３１１】
よって、発光動作時は、発光動作時に第４のスイッチＢ５１１６Ｂがオンし、他のスイッ
チはオフし、図５２（Ｄ）に示すように電流が流れる。つまり、第１の配線５１０９から
第４のスイッチＢ５１１６Ｂ、第２の切り替えトランジスタ５１０２Ｂ、及び第２の電流
源トランジスタ５１０１Ｂを介して表示素子５１０８に電流が流れる。この電流は、第２
の電流源トランジスタ５１０１Ｂと第２の切り替えトランジスタ５１０２Ｂがマルチゲー
トトランジスタとして機能し、信号電流Ｉｄａｔａより小さい電流として流すことができ
る。
【０３１２】
このように、使用するトランジスタを期間毎に切り替えることによって、トランジスタの
特性を時間的に平均化することができる。よって、表示ムラを低減することができる。
【０３１３】
また、本実施例に示す図５１の画素には別の駆動方法を適用することもできる。例えば、
信号書き込み動作時には大きな信号電流で書き込み、発光動作時に表示素子に流す電流を
小さくする。そのような駆動法について以下に説明する。
【０３１４】
図５３（Ａ）は、信号書き込み動作を説明する図であり、図５３（Ｂ）は発光動作を説明
する図である。
【０３１５】
また、図５３（Ａ）は、信号書き込み動作時の定常状態となったときの画素の状態と、そ
のときの電流の流れを示している。第１のスイッチＡ５１０３Ａ、第１のスイッチＢ５１
０３Ｂ、第２のスイッチ５１０５、第３のスイッチ５１０６、第４のスイッチＡ５１１６
Ａ、及び第４のスイッチＢ５１１６Ｂがオンしている。このとき、図５３（Ａ）のように
電流が流れる。つまり、電流の経路は、第１の配線５１０９から第１のスイッチＡ５１０
３Ａを介して第１の電流源トランジスタ５１０１Ａに電流が流れる第１経路と、第１の配
線５１０９から第１のスイッチＢ５１０３Ｂを介して第２の電流源トランジスタ５１０１
Ｂに電流が流れる第２経路とがある。そして、第１経路に流れる電流Ｉ１と第２経路に流
れる電流Ｉ２は、第１の電流源トランジスタ５１０１Ａの第１端子と第２の電流源トラン
ジスタ５１０１Ｂの第１端子との接続部で合流する。そして、信号電流Ｉｄａｔａとして
第３のスイッチ５１０６及び電流源５２０１を介して配線５２１２に流れる。つまり、Ｉ
１＋Ｉ２＝Ｉｄａｔａとなる。
【０３１６】
発光動作について図５３（Ｂ）を用いて説明する。第４のスイッチＡ５１１６Ａをオンに
し、他のスイッチをオフにする。すると、図５３（Ｂ）のように電流が流れる。このとき
、第２のスイッチ５１０５がオフしているため、容量素子５１０４は、第１の電流源トラ
ンジスタ５１０１Ａと第２の電流源トランジスタ５１０１Ｂに流れる電流が信号電流Ｉｄ
ａｔａとなるのに必要なゲート・ソース間電圧Ｖｇｓを保持している。よって、第１の電
流源トランジスタ５１０１Ａを介して表示素子５１０８に電流が流れる。本構成によれば
、この電流を調整することができる。
【０３１７】
ここで、トランジスタのチャネル長Ｌ、チャネル幅Ｗとする。すると、トランジスタが飽
和領域で動作するとき、ゲート・ソース間電圧が一定であれば、一般的にトランジスタに
流れる電流値はＷ／Ｌに比例する。つまり、チャネル幅Ｗに比例し、チャネル長Ｌに反比
例する。
【０３１８】
よって、第１の電流源トランジスタ５１０１Ａのチャネル幅Ｗ１、チャネル長Ｌ１とし、
第２の電流源トランジスタ５１０１Ｂのチャネル幅Ｗ２、チャネル長Ｌ２とする。そして
、図５３（Ａ）において電流の流れている第１の電流源トランジスタ５１０１Ａと第２の
電流源トランジスタ５１０１Ｂを一つのトランジスタであると仮定すると、チャネル幅（
Ｗ１＋Ｗ２）、チャネル長Ｌ１とみなすことができる。そして、図８（Ｂ）においては、
第１の電流源トランジスタ５１０１Ａと第１の切り替えトランジスタ５１０２Ａに電流が
流れており、そのトランジスタはチャネル幅Ｗ１、チャネル長（Ｌ１＋Ｌ２）となってい
る。したがって、発光動作のときには、Ｉｄａｔａ×（Ｗ１／（Ｗ１＋Ｗ２））×（Ｌ１
／（Ｌ１＋Ｌ２））の電流を表示素子５１０８に流すことができる。
【０３１９】
このように、第１の電流源トランジスタ５１０１Ａや第２の電流源トランジスタ５１０１
Ｂのチャネル幅やチャネル長を調整することにより、信号書き込み動作に流す信号電流よ
り小さい電流を表示素子５１０８に流すことができる。
【０３２０】
また、チャネル幅Ｗ１とチャネル幅Ｗ２とを等しくして、ある期間毎において、発光動作
のとき使用するトランジスタを切り替えることにより、トランジスタの特性を時間的に平
均化することもできる。
【０３２１】
また、信号書き込み動作時と、発光動作時に使用するトランジスタを切り替えることによ
り、信号書き込み動作時と、発光動作時に使用するトランジスタのチャネル幅Ｗとチャネ
ル長Ｌとの比Ｗ／Ｌを調整して表示素子へ流す電流の大きさを調整してもよい。
【０３２２】
つまり、信号書き込み動作時には、図５４（Ａ）に示すように、第１のスイッチＡ５１０
３Ａ、第２のスイッチ５１０５、第３のスイッチ５１０６及び第４のスイッチＡ５１１６
Ａをオンにし、他のスイッチをオフにする。そして、第１の配線５１０９から第４のスイ
ッチＡ５１１６Ａを介して第１の電流源トランジスタ５１０１Ａに信号電流Ｉｄａｔａを
流す。そして、発光動作時には、第４のスイッチＢ５１１６Ｂをオンにし、他のスイッチ
をオフにする。すると、第１の電流源トランジスタ５１０１Ａには、Ｉｄａｔａ×（Ｗ１
／Ｗ２）×（Ｌ１／（Ｌ１＋Ｌ２））の電流が流れる。なお、このときＷ１＜Ｗ２であれ
ば発光動作時に表示素子５１０８に流す電流をＩｄａｔａより小さくすることができる。
【０３２３】
このように、信号書き込み動作時に大きな電流で書き込むことにより、信号電流の流れる
経路において、寄生容量が形成されていたとしても素早く信号の書き込みを行うことがで
きるため、表示不良を防止することができる。
【０３２４】
また、本実施例の画素において、プリチャージ動作を行ってもよい。そのときの動作につ
いて図５５を用いて説明する。この場合には、配線５２１２に接続された電流源５２０１
は第５のスイッチ５５０１を介して第３の配線５１１１と接続されている。また、第３の
配線５１１１はさらに第６のスイッチ５５０２とプリチャージ用電流源５５０３を介して
配線５５０４と接続されている。なお、プリチャージ用電流源５５０３は電流源５２０１
より大きな電流を設定することができるものを用いる。また、配線５５０５には、所定の
電位が入力されている。この配線５２１２と配線５５０４は共通の配線を用いてもいいし
、別の配線であってもよい。
【０３２５】
まず、図５５（Ａ）はプリチャージ動作時において定常状態となったときの画素の状態と
、そのときの電流の流れを示している。第１のスイッチＡ５１０３Ａ、第２のスイッチ５
１０５、第３のスイッチ５１０６、第４のスイッチＡ５１１６Ａ、第４のスイッチＢ５１
１６Ｂ及び第６のスイッチ５５０２をオンにし、他のスイッチをオフにする。すると、プ
リチャージ用電流源５５０３により設定される電流が、第１の配線５１０９から第１のス
イッチＡ５１０３Ａを介して第１の電流源トランジスタ５１０１Ａと、第１の配線５１０
９から第１のスイッチＢ５１０３Ｂを介して第２の電流源トランジスタ５１０１Ｂとに流
れる。こうして、容量素子５１０４に電荷を蓄積しておく。
【０３２６】
そして、信号書き込み動作時には、第１のスイッチＡ５１０３Ａ、第２のスイッチ５１０
５、第３のスイッチ５１０６、第４のスイッチＡ５１１６Ａ及び第５のスイッチ５５０１
をオンにし、他のスイッチをオフにする。すると、定常状態には、図５５（Ｂ）のように
電流が流れる。つまり、第１の配線５１０９から第１の電流源トランジスタ５１０１Ａに
電流源５２０１によって設定された信号電流Ｉｄａｔａが流れる。そして、第１の電流源
トランジスタ５１０１Ａに信号電流Ｉｄａｔａを流すのに必要なゲート・ソース間電圧分
の電荷が容量素子５１０４に蓄積される。
【０３２７】
なお、プリチャージ用電流源５５０３に流す電流、第１の電流源トランジスタ５１０１Ａ
のチャネル長Ｌ１及びチャネル幅Ｗ１、並びに第２の電流源トランジスタ５１０１Ｂのチ
ャネル長Ｌ２及びチャネル幅Ｗ２などを適宜定めることにより、プリチャージ動作時と、
信号書き込み動作時に容量素子５１０４に蓄積する電荷をほぼ等しいものにすることがで
き、素早く信号電流を画素へ書き込むことができるようになる。
【０３２８】
なお、図５５では、プリチャージ動作時に第１の電流源トランジスタ５１０１Ａ及び第２
の電流源トランジスタ５１０１Ｂに電流を流すようにしたが、いずれか一方にのみ流すよ
うにしてもよい。そして、信号書き込み動作時には、他方のトランジスタに電流を流すよ
うにしてもよい。
【０３２９】
なお、本実施例においても、信号書き込み動作時に、電流を流すトランジスタのゲート端
子を所定の電位にすることができることから、表示素子の画素電極の電位と対向電極との
電位差が、表示素子の順方向しきい値電圧以下にすることができるため、信号書き込み動
作時に表示素子へ電流を流さないようにすることができる。
【０３３０】
また、本実施例においても第１のスイッチＡ５１０３Ａ、第１のスイッチＢ５１０３Ｂ、
第２のスイッチ５１０５、第３のスイッチ５１０６、第４のスイッチＡ５１１６Ａ、及び
第４のスイッチＢ５１１６Ｂ、第５のスイッチ５５０１，第６のスイッチ５５０２をＮチ
ャネル型のトランジスタにすることにより、単極性のトランジスタで画素を構成すること
ができるため、製造工程の簡略化を図ることができる。よって、製造コストの削減や歩留
まりの向上を図ることができる。また。Ｎチャネル型のトランジスタのみで画素を構成す
ることができることから、画素を構成するトランジスタの半導体層にアモルファス半導体
やセミアモルファス半導体（若しくは微結晶半導体ともいう）などを用いることができる
。例えば、アモルファス半導体として、アモルファスシリコン（ａ−Ｓｉ：Ｈ）が挙げら
れる。よって、さらなる製造工程の簡略化を図ることが可能である。したがって、製造コ
ストの削減や歩留まりの向上を図ることができる。
【０３３１】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例６】
【０３３２】
本実施例では、本発明の画素の適用可能な表示装置の駆動方法の一形態について図６４に
示すタイミングチャートを用いて説明する。また、そのときの駆動方法が適用可能な本発
明の画素構成について説明する。
【０３３３】
横方向は時間経過を表し、縦方向は走査線の走査行数を表している。
【０３３４】
画像表示を行うとき、書き込み動作と発光動作とが繰り返し行われる。一画面（１フレー
ム）分の書き込み動作と発光動作を行う期間を１フレーム期間という。１フレーム分の信
号の処理について特に限定はないが、画像をみる人がちらつき（フリッカ）を感じないよ
うに少なくとも１秒間に６０回程度とすることが好ましい。
【０３３５】
本実施例の表示装置は書き込み動作によって、画素毎の階調に従ったビデオ信号が画素に
書き込まれる。つまりアナログの信号が画素に書き込まれる。このビデオ信号は信号電流
である。
【０３３６】
そして、発光期間において、そのビデオ信号を保持することによって階調を表現する。こ
こで、本実施の形態の画素を有する表示装置は、消去動作により、画素に書き込まれた信
号を消去する。すると、次のフレーム期間までは消去期間が設けられる。つまり、黒表示
が挿入されることにより残像が見えにくくなる。こうして、動画特性の向上を図ることが
できる。
【０３３７】
本実施例の駆動方法が適用可能な画素構成について説明する。そのため、本実施例の画素
としては、走査することにより画素を強制的に非点灯にする手段を有していればよい。そ
のような手段としては、例えば図４６に示す画素であれば、第１の配線４６０９から電流
源トランジスタ４６０１、切り替えトランジスタ４６０２を介して表示素子４６０８の対
向電極４６１２までの間の電流の経路を非導通にすればよい。
【０３３８】
そのためには大きく分けて二つの方法がある、一つ目の方法としては、第１の配線４６０
９から電流源トランジスタ４６０１、切り替えトランジスタ４６０２を介して表示素子４
６０８の対向電極４６１２までの間の電流の経路に新たにスイッチを設ける。そして、画
素の一行ずつ走査してそのスイッチをオフにすることにより、第１の配線４６０９から電
流源トランジスタ４６０１、切り替えトランジスタ４６０２を介して表示素子４６０８の
対向電極４６１２までの間の電流の経路を非導通にする。
【０３３９】
そのような構成の一例を図８６に示す。なお、図４６の画素と共通するところは共通の符
号を用いてその説明を省略する。
【０３４０】
図８６の構成では、図４６の構成において、切り替えトランジスタ４６０２の第２端子と
第１の配線４６０９との間に第４のスイッチ８６０１が接続されている。そして、第４の
スイッチ８６０１のオン・オフは第６の配線８６０２に入力される信号によって制御され
る。なお、スイッチを設ける箇所は図８６の構成に限られず、電流源トランジスタ４６０
１の第１端子と表示素子４６０８の画素電極との接続点をノード８６０３とすると、ノー
ド８６０３と電流源トランジスタ４６０１の第１端子との間にスイッチを接続してもいい
し、ノード８６０３と表示素子４６０８の画素電極との間にスイッチを接続してもいい。
【０３４１】
また、二つ目の方法としては、画素の一行ずつ走査して電流源トランジスタ４６０１、切
り替えトランジスタ４６０２を強制的にオフにする。そのため、画素は容量素子４６０４
に蓄積した電荷を放電する手段を有しているか、または、電流源トランジスタ４６０１、
切り替えトランジスタ４６０２のゲート端子に電位を入力する手段を有している必要があ
る。
【０３４２】
まず、容量素子４６０４に蓄積した電荷を放電する手段を有している画素の一例を図６５
に示す。なお、図４６の画素と共通するところは共通の符号を用いてその説明を省略する
。図６５では、容量素子４６０４と並列に第４のスイッチ６５０１が接続されている。そ
して、第４のスイッチ６５０１のオン・オフは第６の配線６５０２に入力される信号によ
って制御される。つまり、第４のスイッチ６５０１がオンすると電流源トランジスタ４６
０１のゲートと第１端子間が短絡する。すると、容量素子４６０４で保持されていた電流
源トランジスタ４６０１のゲート・ソース間電圧を０Ｖにすることができる。こうして、
電流源トランジスタ４６０１をオフにすることができる。
【０３４３】
また、電流源トランジスタ４６０１のゲート端子に電位を入力する手段を有している画素
の一例を図６６に示す。なお、図４６の画素と共通するところは共通の符号を用いてその
説明を省略する。図６６では、電流源トランジスタ４６０１のゲート端子と第６の配線６
６０２との間に整流素子６６０１を接続する。なお、整流素子６６０１は、電流源トラン
ジスタ４６０１のゲート端子から第６の配線６６０２に電流が流れる方向を順方向電流と
するように接続されている。第６の配線６６０２は電流源トランジスタ４６０１を強制的
にオフにするときだけＬレベルの信号が入力され、それ以外はＨレベルの信号を入力する
。すると、第６の配線６６０２がＨレベルのときには、整流素子６６０１には電流が流れ
ず、Ｌレベルになると電流源トランジスタ４６０１から第６の配線６６０２へ電流が流れ
る。そして、電流源トランジスタ４６０１のゲート端子の電位は第６の配線６６０２のＬ
レベルの電位から整流素子６６０１の順方向しきい値電圧分高い電位となる。このとき電
流源トランジスタ４６０１を介して容量素子４６０４の第２電極にも電荷が蓄積される。
そして、電流源トランジスタ４６０１の第１端子の電位も高くなる。こうして電流源トラ
ンジスタ４６０１を強制的にオフにすることができる。
【０３４４】
また、ゲート端子に電位を入力する手段を有している画素の他の例を図８５に示す。なお
、図４６の画素と共通するところは共通の符号を用いてその説明を省略する。図８５では
、電流源トランジスタ４６０１のゲート端子と表示素子４６０８の対向電極４６１２との
間に第４のスイッチ８５０１が接続されている。なお、第４のスイッチ８５０１のオン・
オフは第６の配線８５０２に信号を入力することにより制御する。第６の配線８５０２に
信号を入力して第４のスイッチ８５０１をオンにすれば、電流源トランジスタ４６０１を
介して容量素子４６０４の第２電極に電荷が蓄積され、電流源トランジスタ４６０１はオ
フする。
【０３４５】
なお、図８５のような画素を有する表示パネルの断面構造について図８７を用いて説明す
る。
【０３４６】
基板８７０１上に下地膜８７０２を有している。基板８７０１としてはガラス基板、石英
基板、プラスチック基板、セラミックス基板等の絶縁性基板、金属基板、半導体基板等を
用いることができる。下地膜８７０２はＣＶＤ法やスパッタ法により形成することができ
る。例えばＳｉＨ４、Ｎ２Ｏ、ＮＨ３を原料に用いたＣＶＤ法により形成した酸化珪素膜
、窒化珪素膜、酸化窒化珪素膜等を適用することができる。また、これらの積層を用いて
も良い。なお、下地膜８７０２は基板８７０１から不純物が半導体層に拡散することを防
ぐために設けるものであり、基板８７０１にガラス基板や石英基板を用いている場合には
下地膜８７０２は設けなくてもよい。
【０３４７】
下地膜８７０２上に島状の半導体層を有する。半導体層にはＮ型のチャネルが形成される
チャネル形成領域８７０３、ソース領域又はドレイン領域となる不純物領域８７０４、低
濃度不純物領域８７０５（ＬＤＤ領域）が形成されている。そして、チャネル形成領域８
７０３上にゲート絶縁膜８７０６を介してゲート電極８７０７を有している。ゲート絶縁
膜８７０６としてはＣＶＤ法やスパッタ法により形成される酸化珪素膜、窒化珪素膜、酸
化窒化珪素膜等を用いることができる。また、ゲート電極８７０７としてはアルミニウム
（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム又は銅を主成分とする薄膜、クロム（Ｃｒ）膜
、タンタル（Ｔａ）膜、窒化タンタル（ＴａＮ）膜、チタン（Ｔｉ）膜、タングステン（
Ｗ）膜、モリブデン（Ｍｏ）膜等を用いることができる。
【０３４８】
ゲート電極８７０７の脇にはサイドウォール８７２２が形成されている。ゲート電極８７
０７を覆うようにシリコン化合物、例えば、酸化シリコン膜、窒化シリコン膜若しくは酸
化窒化シリコン膜を形成した後、エッチバックしてサイドウォール８７２２を形成するこ
とができる。
【０３４９】
なお、低濃度不純物領域８７０５はサイドウォール８７２２の下部に位置している。つま
り、自己整合的に低濃度不純物領域８７０５が形成されている。なお、サイドウォール８
７２２は、低濃度不純物領域８７０５を自己整合的に形成するために設けているのであっ
て、必ずしも設けなくともよい。
【０３５０】
ゲート電極８７０７、サイドウォール８７２２およびゲート絶縁膜８７０６上には第１の
層間絶縁物を有している。第１の層間絶縁物は下層に無機絶縁膜８７１８、上層に樹脂膜
を有している。無機絶縁膜８７１８としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜
又はこれらを積層した膜を用いることができる。樹脂膜としては、ポリイミド、ポリアミ
ド、アクリル、ポリイミドアミド、エポキシなどを用いることができる。
【０３５１】
第１の層間絶縁物上には、第１の電極８７０９、第２の電極８７２４、第３の電極８７２
０及び第４の電極８７２１を有し、第１の電極８７０９はコンタクトホールを介して不純
物領域８７０４と電気的に接続されている。また、第２の電極８７２４はコンタクトホー
ルを介して不純物領域８７０４と電気的に接続されている。また、第３の電極８７２０は
コンタクトホールを介してゲート電極８７０７と電気的に接続されている。また、第４の
電極８７２１は、コンタクトホールを介して不純物領域８７０４と電気的に接続されてい
る。そして、第３の電極８７２０と第４の電極８７２１とは電気的に接続されている。第
１の電極８７０９及び第２の電極８７２４としては、チタン（Ｔｉ）膜やアルミニウム（
Ａｌ）膜や銅（Ｃｕ）膜やＴｉを含むアルミニウム膜等を用いることができる。なお、第
１の電極８７０９、第２の電極８７２４、第３の電極８７２０及び第４の電極８７２１と
同じ層に信号線などの配線を設ける場合には低抵抗な銅を用いるとよい。
【０３５２】
第１の電極８７０９、第２の電極８７２４、第３の電極８７２０、第４の電極８７２１お
よび第１の層間絶縁物８７０８上に第２の層間絶縁物８７１０を有する。第２の層間絶縁
物８７１０としては、無機絶縁膜や、樹脂膜、又はこれらの積層を用いることができる。
無機絶縁膜としては、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜又はこれらを積層した膜
を用いることができる。樹脂膜としては、ポリイミド、ポリアミド、アクリル、ポリイミ
ドアミド、エポキシなどを用いることができる。
【０３５３】
第２の層間絶縁物８７１０上には画素電極８７１１および配線８７１９を有している。画
素電極８７１１および配線８７１９は同じ材料により形成されている。つまり、同じ層に
同時に形成されている。画素電極８７１１や配線８７１９に用いる材料としては、仕事関
数の大きい材料を用いることが望ましい。例えば、窒化チタン（ＴｉＮ）膜、クロム（Ｃ
ｒ）膜、タングステン（Ｗ）膜、亜鉛（Ｚｎ）膜、プラチナ（Ｐｔ）膜などの単層膜の他
、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを
主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造と
すると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極とし
て機能させることができる。光を反射する金属膜を用いることで光を透過させない陽極を
形成することができる。
【０３５４】
画素電極８７１１および配線８７１９の端部を覆うように絶縁物８７１２を有する。例え
ば、絶縁物８７１２としては、ポジ型の感光性アクリル樹脂膜を用いることができる。
【０３５５】
画素電極８７１１上に有機化合物を含む層８７１３が形成され、有機化合物を含む層８７
１３の一部は絶縁物８７１２上に重なっている。なお、有機化合物を含む層８７１３は、
配線８７１９上には形成されていない。
【０３５６】
有機化合物を含む層８７１３、絶縁物８７１２および配線８７１９上に対向電極８７１４
を有している。対向電極８７１４に用いる材料としては、仕事関数の小さい材料を用いる
ことが望ましい。例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、リチウム（Ｌｉ）、カル
シウム（Ｃａ）、若しくはこれらの合金又は、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２
、若しくはＣａ３Ｎ２などの金属薄膜を用いることができる。こうして薄い金属薄膜を用
いることで光を透過させることが可能な陰極を形成することができる。
【０３５７】
対向電極８７１４と画素電極８７１１とにより有機化合物を含む層８７１３が挟まれた領
域では発光素子８７１６が形成されている。
【０３５８】
また、絶縁物８７１２により有機化合物を含む層８７１３が隔離されている領域では、接
合部８７１７が形成され、対向電極８７１４と配線８７１９とが接している。よって、配
線８７１９が対向電極８７１４の補助電極として機能し、対向電極８７１４を低抵抗化す
ることができる。よって、対向電極８７１４の膜厚を薄くすることができ、透過率を高く
することができる。したがって、発光素子８７１６から得られる光を上面から取り出す上
面射出構造において、より高い輝度を得ることができる。
【０３５９】
なお、対向電極８７１４をより低抵抗化するため、金属薄膜と透明導電膜（例えば、ＩＴ
Ｏ（インジウムスズ酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等
）との積層を用いてもよい。こうして薄い金属薄膜と、透明性を有する透明導電膜を用い
ることによっても光を透過させることが可能な陰極を形成することができる。
【０３６０】
つまり、トランジスタ８７１５が図８５の画素の電流源トランジスタ４６０１であり、ト
ランジスタ８７２３が図８５の画素の第４のスイッチ８５０１の機能を果たすトランジス
タである。また、対向電極８７１４が図８５の画素における表示素子４６０８の対向電極
４６１２である。
【０３６１】
なお、図８７で説明した構造の表示パネルは対向電極８７１４の膜を薄くすることができ
、上面から射出する光の透光性がよい。よって、上面からの輝度が高くすることができる
。また、対向電極８７１４と配線８７１９を接続することにより、対向電極８７１４及び
配線８７１９を低抵抗化することができる。よって、消費電力の低減を図ることができる
。
【０３６２】
また、図４７の画素構成を有する表示装置によっても、電流源トランジスタ１０１を強制
的にオフにすることが可能である。その場合の駆動方法を以下において説明する。
【０３６３】
図８８に示すように、１水平期間を２つに分割する。ここでは、前半が書き込み時間、後
半が消去時間として説明する。そして、分割された水平期間内で、各々の走査線を選択し
、そのときに対応する信号を信号線に入力する。例えば、ある１水平期間において、前半
はｉ行目を選択し、後半はｊ行目を選択する。すると、１水平期間において、あたかも同
時に２行分を選択したかのように動作させることが可能となる。つまり、それぞれの１水
平期間の前半の書き込み時間を用いて、信号線から画素へビデオ信号を書き込む。そして
、このときの１水平期間の後半の消去時間には画素を選択しない。また、別の１水平期間
の後半の消去時間を用いて消去時間に信号線から画素へ消去信号を入力する。このときの
１水平期間の前半の書き込み時間には画素を選択しない。このようにすることによって、
開口率の高い画素を有する表示装置を提供することができ、歩留まりの向上を図ることが
できる。
【０３６４】
このような画素を有する表示装置の一例を図８９に示す。信号線駆動回路８９０１、第１
の走査線駆動回路８９０２、第２の走査線駆動回路８９０５、画素部８９０３を有し、画
素部８９０３には画素８９０４が走査線Ｇ１〜Ｇｍと信号線Ｓ１〜Ｓｎに対応してマトリ
クスに配置されている。第１の走査線駆動回路に８９０２には、パルス出力回路８９０６
を有し、走査線Ｇ１〜Ｇｍのそれぞれとパルス出力回路８９０６との間にスイッチ８９０
８が接続されている。また、第２の走査線駆動回路に８９０５には、パルス出力回路８９
０７を有し、走査線Ｇ１〜Ｇｍのそれぞれとパルス出力回路８９０７との間にスイッチ８
９０９が接続されている。
【０３６５】
なお、走査線Ｇｉ（走査線Ｇ１〜Ｇｍのいずれか一）は図４７の第４の配線４６１４に相
当し、信号線Ｓｊ（信号線Ｓ１〜Ｓｎのうちいずれか一）は図４７の第３の配線４６１１
に相当する。
【０３６６】
第１の走査線駆動回路８９０２には、クロック信号（Ｇ＿ＣＬＫ）、クロック反転信号（
Ｇ＿ＣＬＫＢ）、スタートパルス信号（Ｇ＿ＳＰ）、制御信号（ＷＥ）などの信号が入力
される。そして、それらの信号にしたがって、選択する画素行の第１の走査線Ｇｉ（第１
の走査線Ｇ１〜Ｇｍのうちいずれか一）に画素を選択する信号を出力する。なお、このと
きの信号は図８８のタイミングチャートに示すように１水平期間の前半に出力されるパル
スである。そして、制御信号（ＷＥ）によってスイッチ８９０８のオン・オフが制御され
、パルス出力回路８９０６と走査線Ｇ１〜Ｇｍとを導通又は非導通にすることができる。
【０３６７】
第２の走査線駆動回路８９０５には、クロック信号（Ｒ＿ＣＬＫ）、クロック反転信号（
Ｒ＿ＣＬＫＢ）、スタートパルス信号（Ｒ＿ＳＰ）、制御信号（ＷＥ’）などの信号が入
力される。そして、それらの信号にしたがって、選択する画素行の第２の走査線Ｒｉ（第
２の走査線Ｒ１〜Ｒｍのうちいずれか一）に信号を出力する。なお、このときの信号は図
８８のタイミングチャートに示すように１水平期間の後半に出力されるパルスである。そ
して、制御信号（ＷＥ’）によってスイッチ８９０９のオン・オフが制御され、パルス出
力回路８９０７と走査線Ｇ１〜Ｇｍとを導通又は非導通にすることができる。なお、スイ
ッチ８９０８とスイッチ８９０９とは一方が導通のとき他方は非導通となる。
【０３６８】
また、信号線駆動回路８９０１には、クロック信号（Ｓ＿ＣＬＫ）、クロック反転信号（
Ｓ＿ＣＬＫＢ）、スタートパルス信号（Ｓ＿ＳＰ）、ビデオ信号（Ｄｉｇｉｔａｌ  Ｖｉ
ｄｅｏ  Ｄａｔａ）、制御信号（ＷＥ）などの信号が入力される。そして、それらの信号
にしたがって、各信号線Ｓ１〜Ｓｎへそれぞれ各列の画素に応じたビデオ信号を出力する
。
【０３６９】
よって、信号線Ｓ１〜Ｓｎに入力されたビデオ信号は、第１の走査線駆動回路８９０２か
ら走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか一）に入力された信号によって選択され
た画素行の各列の画素８９０４に書き込まれる。そして、各走査線Ｇ１〜Ｇｍにより各画
素行が選択され、全ての画素８９０４に各画素８９０４に対応したビデオ信号が書き込ま
れる。そして、各画素８９０４は書き込まれたビデオ信号のデータを一定期間保持する。
各画素８９０４は、ビデオ信号のデータを一定期間保持することによって、点灯又は非点
灯の状態を維持することができる。
【０３７０】
また、第２の走査線駆動回路８９０５から走査線Ｇｉ（走査線Ｇ１〜Ｇｍのうちいずれか
一）に入力された信号によって選択された画素行の各列の画素８９０４には、画素を非点
灯とする信号（消去信号ともいう）が信号線Ｓ１〜Ｓｎから書き込まれる。そして、各走
査線Ｇ１〜Ｇｍにより各画素行を選択することで、非点灯期間を設定することができる。
例えば、第２の走査線駆動回路８９０５から走査線Ｇｉに入力された信号によってｉ行目
の画素が選択される時間は、信号線Ｓ１〜Ｓｎを、図４７の画素の第３の配線４６１１の
電位と同じ電位とする。なお、このとき信号線Ｓ１〜Ｓｎをフローティングにしてもよい
。
【０３７１】
したがって、本発明の表示装置によれば、ある画素行に着目して、その画素行にすでに入
力されている信号が、これから入力しようとしている信号と同じであれば、その画素行に
は信号を入力しないようにすることができるので、走査線や信号線の充放電の回数を減ら
すことができ、消費電力の低減を図ることができる。
【０３７２】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例７】
【０３７３】
本実施例では、本発明の画素を構成するトランジスタにＰチャネル型トランジスタを適用
した場合について図５６を用いて説明する。
【０３７４】
本実施例に示す画素は、電流源トランジスタ５６０１、切り替えトランジスタ５６０２、
第１のスイッチングトランジスタ５６０３、容量素子５６０４、第２のスイッチングトラ
ンジスタ５６０５、第３のスイッチングトランジスタ５６０６、表示素子５６０８、第１
の配線５６０９、第２の配線５６１０、第３の配線５６１１、対向電極５６１２、第４の
配線５６１４及び第５の配線５６１５を有する。なお、電流源トランジスタ５６０１、切
り替えトランジスタ５６０２、第１のスイッチングトランジスタ５６０３、第２のスイッ
チングトランジスタ５６０５、第３のスイッチングトランジスタ５６０６はＰチャネル型
のトランジスタである。
【０３７５】
まず、画素の接続構造について説明する。
【０３７６】
電流源トランジスタ５６０１は、第１端子（ソース端子又はドレイン端子）が表示素子５
６０８の画素電極に接続され、第２端子（ソース端子又はドレイン端子）が切り替えトラ
ンジスタを介して第１の配線５６０９に接続され、ゲート端子が第２のスイッチングトラ
ンジスタ５６０５を介して第２の配線５６１０と接続されている。また、電流源トランジ
スタ５６０１のゲート端子には容量素子５６０４の一方の端子が接続されており、容量素
子５６０４の他方の端子は電流源トランジスタ５６０１の第１端子に接続されている。そ
のため、電流源トランジスタ５６０１のゲートの電位、つまりゲート・ソース間電圧（Ｖ
ｇｓ）を保持することが出来る。また、電流源トランジスタ５６０１のゲートと配線５６
１０とは、第２のスイッチングトランジスタ５６０５を介して接続されており、第２のス
イッチングトランジスタ５６０５のオン・オフによって、容量素子５６０４への電荷の供
給を制御できる。つまり、第２のスイッチングトランジスタ５６０５がオンしているとき
、電流源トランジスタ５６０１のゲート端子と第２の配線５６１０とが導通しており、第
２のスイッチングトランジスタ５６０５がオフしているとき、電流源トランジスタ５６０
１のゲート端子と第２の配線５６１０とが非導通となっている。
【０３７７】
また、切り替えトランジスタ５６０２には、状態によって、電流源として動作する場合と
、ソースとドレインの間で電流が流れないように動作する場合（または、スイッチとして
動作する場合）とで、切り替えを行う手段として第１のスイッチングトランジスタ５６０
３を有している。ここで、切り替えトランジスタ５６０２が、電流源（の一部）として動
作する場合を、電流源動作と呼ぶことにする。また、切り替えトランジスタ５６０２が、
ソースとドレインの間で電流が流れないような状態で動作する場合（または、スイッチと
して動作する場合）、または、ソースとドレインの間の電圧が小さい状態で動作する場合
を、短絡動作と呼ぶことにする。図５６において、切り替えトランジスタ５６０２のソー
ス端子とドレイン端子とを、第１のスイッチングトランジスタ５６０３を介して、接続で
きるようにしている。そして、切り替えトランジスタ５６０２のゲート端子は、電流源ト
ランジスタ５６０１のゲート端子と接続されている。第１のスイッチングトランジスタ５
６０３を用いて、切り替えトランジスタ５６０２の動作を、電流源動作か短絡動作かに切
り替えることが出来る。
【０３７８】
また、電流源トランジスタ５６０１の第１端子は、第３のスイッチングトランジスタ５６
０６を介して第３の配線５６１１と接続されている。つまり、第３のスイッチングトラン
ジスタ５６０６がオンしているとき、電流源トランジスタ５６０１の第１端子と第３の配
線５６１１とが導通しており、第３のスイッチングトランジスタ５６０６がオフしている
とき、電流源トランジスタ５６０１の第１端子と第３の配線５６１１とが非導通となって
いる。
【０３７９】
なお、容量素子５６０４は、配線や活性層や電極等により絶縁膜を挟んだ構成のものでも
いいし、電流源トランジスタ５６０１のゲート容量を用いて省略することもできる。
【０３８０】
なお、表示素子５６０８の対向電極５６１２や、第１の配線５６０９や第２の配線５６１
０にはそれぞれ所定の電位が入力されている。
【０３８１】
また、第４の配線５６１４に信号を入力することにより、第２のスイッチングトランジス
タ５６０５と第２のスイッチングトランジスタ５６０６のオン・オフが制御される。
【０３８２】
また、第５の配線５６１５に信号を入力することにより、第１のスイッチングトランジス
タ５６０３のオン・オフが制御される。
【０３８３】
また、第３の配線５６１１には、画素の階調にしたがった信号が入力される。この信号は
、ビデオ信号に相当し、信号電流が第３の配線５６１１に流れる。
【０３８４】
続いて、本実施例に示す画素の動作について図５７（Ａ）、（Ｂ）、（Ｃ）を用いて説明
する。
【０３８５】
なお、第３の配線５６１１に接続された電流源５７０１は、この画素に書き込む信号電流
Ｉｄａｔａを設定する。そして、第３の配線５６１１は電流源５７０１を介して配線５７
１２と接続されている。配線５７１２には、所定の電位が入力されている。ここで、第１
の配線５６０９に入力する電位をＶ１、第２の配線５６１０に入力する電位をＶ２、配線
５７１２に入力する電位をＶ３、対向電極５６１２に入力する電位をＶｃｏｍとする。そ
して、電位の関係は少なくとも、Ｖ１＜Ｖ２＜Ｖ３、Ｖ１＜Ｖｃｏｍ＜Ｖ３とする。
【０３８６】
なお、画素の動作には、画素へ信号の書き込みを行う信号書き込み動作と、画素に書き込
まれた信号にしたがった階調の発光をする発光動作がある。図５７（Ａ）、及び図５７（
Ｂ）は、共に信号書き込み動作を説明する図であり、図５７（Ｃ）は発光動作を説明する
図である。
【０３８７】
まず、信号書き込み動作時の過渡状態について図５７（Ａ）を用いて説明する。第４の配
線５６１４に入力する信号及び第５の信号に入力する信号をＬレベルにして、第１のスイ
ッチングトランジスタ５６０３、第２のスイッチングトランジスタ５６０５、第３のスイ
ッチングトランジスタ５６０６をオンにする。すると、図５７（Ａ）のように電流が流れ
る。つまり、電流源５７０１で設定される電流Ｉｄａｔａが、容量素子５６０４と、電流
源トランジスタ５６０１とに流れる。つまり、容量素子５６０４には電流Ｉｃ、電流源ト
ランジスタ５６０１には電流Ｉｔｒの電流が流れるとすると、Ｉｃ＋Ｉｔｒ＝Ｉｄａｔａ
となる。
【０３８８】
やがて、容量素子５６０４へは電流が流れなくなる。このとき、信号書き込み動作時の定
常状態となり、図５６（Ｂ）のように電流が流れる。そして、電流源トランジスタ５６０
１に流れる電流Ｉｔｒが、信号電流Ｉｄａｔａと等しくなっている。つまり、電流源トラ
ンジスタ５６０１のゲート・ソース間電圧Ｖｇｓは、電流源トランジスタ５６０１に信号
電流Ｉｄａｔａを流すのに必要な電圧となっている。そして、この電流源トランジスタ５
６０１のゲート・ソース間電圧Ｖｇｓ分の電荷が容量素子５６０４に蓄積されている。
【０３８９】
なお、このときの電流源トランジスタ５６０１のゲート端子の電位をＶａ、第１端子の電
位をＶｂとすると、Ｖｇｓ＝（Ｖａ−Ｖｂ）である。そして、表示素子５６０８の順方向
しきい値電圧ＶＥＬｔｈとしたとき、（Ｖｃｏｍ−Ｖｂ）＜ＶＥＬｔｈとなるようにする
と信号書き込み動作時に表示素子５６０８へ電流を流さなくすることができる。そのため
、第２の配線５６１０に入力する電位Ｖ２は、Ｖ１＜Ｖ２＜Ｖ３となるようにするとよい
。また、Ｖ２＝Ｖｃｏｍとすることにより、画素へ必要な電源数を減らすことができる。
また、信号書き込み時に表示素子５６０８へ逆方向バイアスを印加することができる。
【０３９０】
なお、逆方向バイアスを表示素子５６０８に印加しても、正常な表示素子５６０８には電
流は流れない（若しくは流れたとしても微少な電流である）。一方、表示素子５６０８に
短絡箇所が有る場合には、その短絡箇所に電流が流れる。そして、短絡箇所を絶縁化する
。よって、表示不良を改善することができる。
【０３９１】
続いて、発光動作について図５７（Ｃ）を用いて説明する。第４の配線５６１４に入力す
る信号、及び第５の配線４６１５に入力する信号をＨレベルにして、第１のスイッチング
トランジスタ５６０３、第２のスイッチングトランジスタ５６０５、第３のスイッチング
トランジスタ５６０６をオフにする。すると、図５７（Ｃ）のように電流が流れる。この
とき、第２のスイッチングトランジスタ５６０５がオフしているため、容量素子５６０４
は、電流源トランジスタ５６０１に信号電流Ｉｄａｔａを流すのに必要なゲート・ソース
間電圧Ｖｇｓを保持する。よって、電流源トランジスタ５６０１に信号電流Ｉｄａｔａと
ほぼ等しい電流が流れるようなＶｇｓが印加されている。
【０３９２】
ここで、トランジスタのチャネル長Ｌ、チャネル幅Ｗとする。すると、トランジスタが飽
和領域で動作するとき、ゲート・ソース間電圧が一定であれば、一般的にトランジスタに
流れる電流値はＷ／Ｌに比例する。つまり、チャネル幅Ｗに比例し、チャネル長Ｌに反比
例する。
【０３９３】
本実施例において、電流源トランジスタ５６０１のチャネル長Ｌ１、切り替えトランジ
スタ５６０２のチャネル長Ｌ２とし、これらのトランジスタのチャネル幅Ｗを等しいとす
る。そして、図５７（Ｃ）において電流の流れている電流源トランジスタ５６０１と切り
替えトランジスタ５６０２はマルチゲートトランジスタとして機能し、電流源トランジス
タ５６０１と切り替えトランジスタ５６０２は電流源として機能する。このとき、マルチ
ゲートトランジスタは、チャネル長（Ｌ１＋Ｌ２）、チャネル幅Ｗとみなすことができる
。そして、図５７（Ｃ）においては、電流源トランジスタ５６０１及び切り替えトランジ
スタ５６０２に電流が流れており、そのトランジスタはチャネル幅Ｗ、チャネル長（Ｌ１
＋Ｌ２）となっている。したがって、発光動作のときには、Ｉｄａｔａ×（Ｌ１／（Ｌ１
＋Ｌ２））の電流を表示素子５６０８に流すことができる。
【０３９４】
このように、切り替えトランジスタ５６０２を設定動作時には短絡動作させ、発光動作時
には電流源として機能を切り替えることによって、信号書き込み動作に流す信号電流より
小さい電流を表示素子５６０８に流すことができる。換言すれば、電流源トランジスタ５
６０１や切り替えトランジスタ５６０２のチャネル長を調整することにより、信号書き込
み動作に流す信号電流より小さい電流を表示素子５６０８に流すことができる。
【０３９５】
なお、このときの電流源トランジスタ５６０１のゲート端子の電位をＶａ’、第１端子の
電位をＶｂ’とすると、Ｖｇｓ＝（Ｖａ’−Ｖｂ’）である。なぜなら、Ｖｂ’＞Ｖｂと
なるが、容量素子５６０４はゲート・ソース間電圧Ｖｇｓを保持しているため、Ｖｂ’が
上昇するとともにＶａ’も上昇するからである。
【０３９６】
なお、第４の配線５６１４に入力するＬレベルの信号の電位をＶ４（Ｌ）、Ｈレベルの信
号の電位をＶ４（Ｈ）とすると次のような電位にすることが望ましい。なお、第２のスイ
ッチングトランジスタ５６０５のしきい値電圧をＶｔｈ２、第３のスイッチングトランジ
スタ５６０６のしきい値電圧をＶｔｈ３とする。
【０３９７】
図５７（Ｂ）で示したように、表示素子５６０８の画素電極の電位はＶｂとなっても、第
３のスイッチングトランジスタ５６０６をオンにしておく必要がある。そのためＶ４（Ｌ
）＜Ｖｂ＋Ｖｔｈ３とする。また、第２のスイッチングトランジスタ５６０５をオンにし
ておくためＶ４（Ｌ）＜Ｖ２＋ｖｔｈ２とする。具体的には、例えば、Ｖ４＝Ｖｃｏｍの
ときには、Ｖ４（Ｌ）はＶｃｏｍより１〜８Ｖ低い電位であるとよい。
【０３９８】
また、図５７（Ｃ）で示したように、第３のスイッチングトランジスタ５６０６がオフす
るためには、Ｖ４（Ｈ）＞（Ｖｂ＋Ｖｔｈ３）とする。つまり、他の画素へ信号電流の書
き込みを行っているときに、第３の配線５６１１の電位はＶｂとなるため、この電位にな
ったときにも選択しない画素は第３のスイッチングトランジスタ５６０６がオフしている
必要があるからである。また、第２のスイッチングトランジスタ５６０５がオフにしてお
くため、Ｖ４（Ｈ）＞（Ｖ２＋Ｖｔｈ２）とする。具体的には、例えば、Ｖ２＝Ｖｃｏｍ
のときには、Ｖ４（Ｈ）はＶｃｏｍより１〜８Ｖ高い電位であるとよい。
【０３９９】
よって、本実施例に示した画素構成によれば、信号書き込み動作時のトランジスタのゲー
ト端子の電位を制御することにより、信号書き込み動作時に表示素子へ電流が流れてしま
うのを防ぐことができる。
【０４００】
また、図５６に示した画素構成によれば、Ｐチャネル型のトランジスタのみで画素を構成
することができるため、製造工程の簡略化を図ることができる。もちろん図５８に示すよ
うに、第１のスイッチングトランジスタ５６０３、第２のスイッチングトランジスタ５６
０５、第３のスイッチングトランジスタ５６０６だけをＰチャネル型のトランジスタであ
る第１のスイッチングトランジスタ５８０３、第２のスイッチングトランジスタ５８０５
、第３のスイッチングトランジスタ５８０６に置き換えてもよい。
【０４０１】
また、本発明の構成によれば、信号書き込み動作時に｜Ｖｄｓ｜＞｜Ｖｇｓ｜にすること
ができ、信号書き込み動作時と発光動作時とでＶｄｓの変動を小さくすることができ、電
流源トランジスタ５６０１の飽和領域での定電流特性（電流のフラット性）が悪くても、
信号書き込み動作時と発光動作時との電流値をほぼ等しくすることができる。特に、電流
源トランジスタ５６０１の半導体層に非晶質半導体膜（例えばアモルファスシリコン）を
用いると電流源トランジスタ５６０１の飽和領域での定電流特性（電流のフラット性）が
悪くなってしまう場合がある。よって、電流源トランジスタ５６０１の半導体層に非晶質
半導体膜を用いている場合に本発明の構成を適用すれば表示不良を防止することができる
。
【０４０２】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例８】
【０４０３】
本実施の形態では、上記実施例で示した画素構成を有する表示パネルの構成について図６
７（ａ）、（ｂ）を用いて説明する。
【０４０４】
なお、図６７（ａ）は、表示パネルを示す上面図、図６７（ｂ）は図６７（ａ）をＡ−Ａ
’で切断した断面図である。点線で示された信号線駆動回路６７０１、画素部６７０２、
第１の走査線駆動回路６７０３、第２の走査線駆動回路６７０６を有する。また、封止基
板６７０４、シール材６７０５を有し、シール材６７０５で囲まれた内側は、空間６７０
７になっている。
【０４０５】
なお、配線６７０８は第１の走査線駆動回路６７０３、第２の走査線駆動回路６７０６
及び信号線駆動回路６７０１に入力される信号を伝送するための配線であり、外部入力端
子となるＦＰＣ６７０９（フレキシブルプリントサーキット）からビデオ信号、クロック
信号、スタート信号等を受け取る。ＦＰＣ６７０９と表示パネルとの接続部上にはＩＣチ
ップ６７１９（メモリ回路や、バッファ回路などが形成された半導体チップ）がＣＯＧ（
Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）等で実装されている。なお、ここではＦＰＣ６７０９しか
図示されていないが、このＦＰＣ６７０９にはプリント配線基盤（ＰＷＢ）が取り付けら
れていても良い。本明細書における表示装置とは、表示パネル本体だけでなく、それにＦ
ＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。また、ＩＣチップなどが
実装されたものを含むものとする。
【０４０６】
次に、断面構造について図６７（ｂ）を用いて説明する。基板６７１０上には画素部６
７０２とその周辺駆動回路（第１の走査線駆動回路６７０３、第２の走査線駆動回路６７
０６及び信号線駆動回路６７０１）が形成されているが、ここでは、信号線駆動回路６７
０１と、画素部６７０２が示されている。
【０４０７】
なお、信号線駆動回路６７０１はＮチャネル型ＴＦＴ６７２０やＮチャネル型ＴＦＴ６
７２１のように単極性のトランジスタで構成されている。なお、画素構成には図２や図１
３や図１４や図１５の画素構成を適用することにより単極性のトランジスタで画素を構成
することができる。よって、周辺駆動回路をＮチャネル型トランジスタで構成すれば単極
性表示パネルを作製することができる。もちろん、単極性のトランジスタだけでなくＰチ
ャネル型トランジスタも用いてＣＭＯＳ回路を形成しても良い。また、本実施の形態では
、基板上に周辺駆動回路を一体形成した表示パネルを示すが、必ずしもその必要はなく、
周辺駆動回路の全部若しくは一部をＩＣチップなどに形成し、ＣＯＧなどで実装しても良
い。その場合には駆動回路は単極性にする必要がなくＰチャネル型トランジスタを組み合
わせて用いることができる。
【０４０８】
また、画素部６７０２はＴＦＴ６７１１と、ＴＦＴ６７１２とを有している。なお、Ｔ
ＦＴ６７１２のソース電極は第１の電極６７１３（画素電極）と接続されている。また、
第１の電極６７１３の端部を覆って絶縁物６７１４が形成されている。ここでは、ポジ型
の感光性アクリル樹脂膜を用いることにより形成する。
【０４０９】
また、カバレッジを良好なものとするため、絶縁物６７１４の上端部または下端部に曲
率を有する曲面が形成されるように絶縁物６７１４を形成する。例えば、絶縁物６７１４
の材料としてポジ型の感光性アクリルを用いた場合、絶縁物６７１４の上端部のみに曲率
半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。また、絶縁物６７
１４として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によっ
てエッチャントに溶解性となるポジ型のいずれも使用することができる。
【０４１０】
第１の電極６７１３上には、有機化合物を含む層６７１６、および第２の電極６７１７
（対向電極）がそれぞれ形成されている。ここで、陽極として機能する第１の電極６７１
３に用いる材料としては、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴ
Ｏ（インジウムスズ酸化物）膜、インジウム亜鉛酸化物（ＩＺＯ）膜、窒化チタン膜、ク
ロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウム
を主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン
膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も
低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
【０４１１】
また、有機化合物を含む層６７１６は、蒸着マスクを用いた蒸着法、またはインクジェ
ット法によって形成される。有機化合物を含む層６７１６には、元素周期表第４族金属錯
体をその一部に用いることとし、その他、組み合わせて用いることのできる材料としては
、低分子系材料であっても高分子系材料であっても良い。また、有機化合物を含む層に用
いる材料としては、通常、有機化合物を単層もしくは積層で用いる場合が多いが、本実施
の形態においては、有機化合物からなる膜の一部に無機化合物を用いる構成も含めること
とする。さらに、公知の三重項材料を用いることも可能である。
【０４１２】
さらに、有機化合物を含む層６７１６上に形成される、陰極として機能する第２の電極
６７１７に用いる材料としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、また
はこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、またはＣａ３Ｎ２）を用いれ
ばよい。なお、有機化合物を含む層６７１６で生じた光が第２の電極６７１７を透過させ
る場合には、第２の電極６７１７（陰極）として、膜厚を薄くした金属薄膜と、透明導電
膜（ＩＴＯ（インジウムスズ酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―Ｚｎ
Ｏ）、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。
【０４１３】
さらにシール材６７０５で封止基板６７０４を基板６７１０と貼り合わせることにより
、基板６７１０、封止基板６７０４、およびシール材６７０５で囲まれた空間６７０７に
発光素子６７１８が備えられた構造になっている。なお、空間６７０７には、不活性気体
（窒素やアルゴン等）が充填される場合の他、シール材６７０５で充填される構成も含む
ものとする。
【０４１４】
なお、シール材６７０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材
料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板６７
０４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒ
ｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー
、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。
【０４１５】
以上のようにして、本発明の画素構成を有する表示パネルを得ることができる。なお、
上述した構成は一例であって本発明の表示パネルの構成はこれに限定されない。
【０４１６】
図６７に示すように、信号線駆動回路６７０１、画素部６７０２、第１の走査線駆動回路
６７０３及び第２の走査線駆動回路６７０６を一体形成することで、表示装置の低コスト
化が図れる。また、この場合において、信号線駆動回路６７０１、画素部６７０２、第１
の走査線駆動回路６７０３及び第２の走査線駆動回路６７０６に用いられるトランジスタ
を単極性とすることで作製工程の簡略化が図れるためさらなる低コスト化が図れる。
【０４１７】
なお、表示パネルの構成としては、図６７（ａ）に示したように信号線駆動回路６７０１
、画素部６７０２、第１の走査線駆動回路６７０３及び第２の走査線駆動回路６７０６を
一体形成した構成に限られず、信号線駆動回路６７０１に相当する図６８に示す信号線駆
動回路６８０１をＩＣチップ上に形成して、ＣＯＧ等で表示パネルに実装した構成として
も良い。なお、図６８（ａ）の基板６８００、画素部６８０２、第１の走査線駆動回路６
８０３、第２の走査線駆動回路６８０４、ＦＰＣ６８０５、ＩＣチップ６８０６、ＩＣチ
ップ６８０７、封止基板６８０８、シール材６８０９は図６７（ａ）の基板６７１０、画
素部６７０２、第１の走査線駆動回路６７０３、第２の走査線駆動回路６７０６、ＦＰＣ
６７０９、ＩＣチップ６７１９、封止基板６７０４、シール材６７０５に相当する。
【０４１８】
つまり、駆動回路の高速動作が要求される信号線駆動回路のみを、ＣＭＯＳ等を用いてＩ
Ｃチップに形成し、低消費電力化を図る。また、ＩＣチップはシリコンウエハ等の半導体
チップとすることで、より高速動作且つ低消費電力化を図れる。
【０４１９】
そして、第２の走査線駆動回路６８０３や第１の走査線駆動回路６８０４を画素部６８０
２と一体形成することで、低コスト化が図れる。そして、この第２の走査線駆動回路６８
０３、第１の走査線駆動回路６８０４及び画素部６８０２は単極性のトランジスタで構成
することでさらなる低コスト化が図れる。画素部６８０２の有する画素の構成としては実
施の形態１、２、３及び４で示した画素を適用することができる。
【０４２０】
こうして、高精細な表示装置の低コスト化が図れる。また、ＦＰＣ６８０５と基板６８０
０との接続部において機能回路（メモリやバッファ）が形成されたＩＣチップを実装する
ことで基板面積を有効利用することができる。
【０４２１】
また、図６７（ａ）の信号線駆動回路６７０１、第１の走査線駆動回路６７０３及び第２
の走査線駆動回路６７０６に相当する図６８（ｂ）の信号線駆動回路６８１１、第１の走
査線駆動回路６８１４及び第２の走査線駆動回路６８１３をＩＣチップ上に形成して、Ｃ
ＯＧ等で表示パネルに実装した構成としても良い。この場合には高精細な表示装置をより
低消費電力にすることが可能である。よって、より消費電力が少ない表示装置とするため
には、画素部に用いられるトランジスタの半導体層にはポリシリコンを用いることが望ま
しい。なお、図６８（ｂ）の基板６８１０、画素部６８１２、第ＦＰＣ６８１５、ＩＣチ
ップ６８１６、ＩＣチップ６８１７、封止基板６８１８、シール材６８１９は図６７（ａ
）の基板６７１０、画素部６７０２、ＦＰＣ６７０９、ＩＣチップ６７１９、ＩＣチップ
６７１９、封止基板６７０４、シール材６７０５に相当する。
【０４２２】
また、画素部６８１２のトランジスタの半導体層にアモルファスシリコンを用いることに
より低コスト化を図ることができる。さらに、大型の表示パネルを作製することも可能と
なる。
【０４２３】
また、画素の行方向及び列方向に第２の走査線駆動回路、第１の走査線駆動回路及び信号
線駆動回路を設けなくても良い。例えば、図６９（ａ）に示すようにＩＣチップ上に形成
された周辺駆動回路６９０１が図６８（ｂ）に示す、第１の走査線駆動回路６８１４、第
２の走査線駆動回路６８１３及び信号線駆動回路６８１１の機能を有するようにしても良
い。なお、図６９（ａ）の基板６９００、画素部６９０２、第ＦＰＣ６９０４、ＩＣチッ
プ６９０５、ＩＣチップ６９０６、封止基板６９０７、シール材６９０８は図６７（ａ）
の基板６７１０、画素部６７０２、ＦＰＣ６７０９、ＩＣチップ６７１９、封止基板６７
０４、シール材６７０５に相当する。
【０４２４】
なお、図６９（ａ）の表示装置の配線の接続を説明する模式図を図６９（ｂ）に示す。基
板６９１０、周辺駆動回路６９１１、画素部６９１２、ＦＰＣ６９１３、ＦＰＣ６９１４
有する。ＦＰＣ６９１３より周辺駆動回路６９１１に外部からの信号及び電源電位が入力
される。そして、周辺駆動回路６９１１からの出力は、画素部６９１２の有する画素に接
続された行方向及び列方向の配線に入力される。
【０４２５】
さらに、発光素子６７１８に適用可能な発光素子の例を図７０（ａ）、（ｂ）に示す。つ
まり、上記実施例で示した画素に適用可能な発光素子の構成について図７０（ａ）、（ｂ
）を用いて説明する。
【０４２６】
図７０（ａ）の発光素子は、基板７００１の上に陽極７００２、正孔注入材料からなる正
孔注入層７００３、その上に正孔輸送材料からなる正孔輸送層７００４、発光層７００５
、電子輸送材料からなる電子輸送層７００６、電子注入材料からなる電子注入層７００７
、そして陰極７００８を積層させた素子構造である。ここで、発光層７００５は、一種類
の発光材料のみから形成されることもあるが、２種類以上の材料から形成されてもよい。
また本発明の素子の構造は、この構造に限定されない。
【０４２７】
また、図７０（ａ）で示した各機能層を積層した積層構造の他、高分子化合物を用いた
素子、発光層に三重項励起状態から発光する三重項発光材料を利用した高効率素子など、
バリエーションは多岐にわたる。ホールブロック層によってキャリヤの再結合領域を制御
し、発光領域を二つの領域にわけることによって得られる白色発光素子などにも応用可能
である。
【０４２８】
図７０（ａ）に示す本発明の素子作製方法は、まず、陽極７００２（ＩＴＯ）を有する
基板７００１に正孔注入材料、正孔輸送材料、発光材料を順に蒸着する。次に電子輸送材
料、電子注入材料を蒸着し、最後に陰極７００８を蒸着で形成する。
【０４２９】
次に、正孔注入材料、正孔輸送材料、電子輸送材料、電子注入材料、発光材料の材料に
好適な材料を以下に列挙する。
【０４３０】
正孔注入材料としては、有機化合物でればポルフィリン系の化合物や、フタロシアニン（
以下「Ｈ２Ｐｃ」と記す）、銅フタロシアニン（以下「ＣｕＰｃ」と記す）などが有効で
ある。また、使用する正孔輸送材料よりもイオン化ポテンシャルの値が小さく、かつ、正
孔輸送機能をもつ材料であれば、これも正孔注入材料として使用できる。導電性高分子化
合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸（以下「ＰＳＳ」と
記す）をドープしたポリエチレンジオキシチオフェン（以下「ＰＥＤＯＴ」と記す）や、
ポリアニリンなどが挙げられる。また、絶縁体の高分子化合物も陽極の平坦化の点で有効
であり、ポリイミド（以下「ＰＩ」と記す）がよく用いられる。さらに、無機化合物も用
いられ、金や白金などの金属薄膜の他、酸化アルミニウム（以下「アルミナ」と記す）の
超薄膜などがある。
【０４３１】
正孔輸送材料として最も広く用いられているのは、芳香族アミン系（すなわち、ベンゼ
ン環−窒素の結合を有するもの）の化合物である。広く用いられている材料として、４，
４’−ビス（ジフェニルアミノ）−ビフェニル（以下、「ＴＡＤ」と記す）や、その誘導
体である４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフ
ェニル（以下、「ＴＰＤ」と記す）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェ
ニル−アミノ］−ビフェニル（以下、「α−ＮＰＤ」と記す）がある。４，４’，４”−
トリス（Ｎ，Ｎ−  ジフェニル−アミノ）−トリフェニルアミン（以下、「ＴＤＡＴＡ」
と記す）、４，４’，４”−トリス［Ｎ−（３−メチルフェニル）−Ｎ−  フェニル−ア
ミノ］−トリフェニルアミン（以下、「ＭＴＤＡＴＡ」と記す）などのスターバースト型
芳香族アミン化合物が挙げられる。
【０４３２】
電子輸送材料としては、金属錯体がよく用いられ、先に述べたＡｌｑ、ＢＡｌｑ、トリ
ス（４−メチル−８−キノリノラト）アルミニウム（以下、「Ａｌｍｑ」と記す）、ビス
（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（以下、「ＢｅＢｑ」と記す
）などのキノリン骨格またはベンゾキノリン骨格を有する金属錯体などがある。また、ビ
ス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（以下、「Ｚｎ（ＢＯ
Ｘ）２」と記す）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（
以下、「Ｚｎ（ＢＴＺ）２」と記す）などのオキサゾール系、チアゾール系配位子を有す
る金属錯体もある。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−
ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（以下、「ＰＢＤ」と記す
）、ＯＸＤ−７などのオキサジアゾール誘導体、ＴＡＺ、３−（４−ｔｅｒｔ−ブチルフ
ェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−２３、４−トリア
ゾール（以下、「ｐ−ＥｔＴＡＺ」と記す）などのトリアゾール誘導体、バソフェナント
ロリン（以下、「ＢＰｈｅｎ」と記す）、ＢＣＰなどのフェナントロリン誘導体が電子輸
送性を有する。
【０４３３】
電子注入材料としては、上で述べた電子輸送材料を用いることができる。その他に、フッ
化カルシウム、フッ化リチウム、フッ化セシウムなどの金属ハロゲン化物や、酸化リチウ
ムなどのアルカリ金属酸化物のような絶縁体の、超薄膜がよく用いられる。また、リチウ
ムアセチルアセトネート（以下、「Ｌｉ（ａｃａｃ）」と記す）や８−キノリノラト−リ
チウム（以下、「Ｌｉｑ」と記す）などのアルカリ金属錯体も有効である。
【０４３４】
発光材料としては、先に述べたＡｌｑ、Ａｌｍｑ、ＢｅＢｑ、ＢＡｌｑ、Ｚｎ（ＢＯＸ）
２、Ｚｎ（ＢＴＺ）２などの金属錯体の他、各種蛍光色素が有効である。蛍光色素として
は、青色の４，４’−ビス（２，２  −  ジフェニル−ビニル）−ビフェニルや、赤橙色
の４−（ジシアノメチレン）−２−メチル−６−（ｐ−ジメチルアミノスチリル）−４Ｈ
−ピランなどがある。また、三重項発光材料も可能であり、白金ないしはイリジウムを中
心金属とする錯体が主体である。三重項発光材料として、トリス（２−フェニルピリジン
）イリジウム、ビス（２−（４’−トリル）ピリジナト−Ｎ，Ｃ２’）アセチルアセトナ
トイリジウム（以下「ａｃａｃＩｒ（ｔｐｙ）２」と記す）、  ２，３，７，８，１２，
１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈポルフィリン−白金などが知られてい
る。
【０４３５】
以上で述べたような各機能を有する材料を、各々組み合わせ、高信頼性の発光素子を作製
することができる。
【０４３６】
また、上記実施例で示した図５６の画素の場合には図７０（ｂ）に示すように図７０（ａ
）とは逆の順番に層を形成した発光素子を用いることができる。つまり、基板７０１１の
上に陰極７０１８、電子注入材料からなる電子注入層７０１７、その上に電子輸送材料か
らなる電子輸送層７０１６、発光層７０１５、正孔輸送材料からなる正孔輸送層７０１４
、正孔注入材料からなる正孔注入層７０１３、そして陽極７０１２を積層させた素子構造
である。
【０４３７】
また、発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよ
い。そして、基板上にＴＦＴ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造
の発光素子にも適用することができる。
【０４３８】
上面射出構造の発光素子について図７１（ａ）を用いて説明する。
【０４３９】
基板７１００上に駆動用ＴＦＴ７１０１が形成され、駆動用ＴＦＴ７１０１のソース電極
に接して第１の電極７１０２が形成され、その上に有機化合物を含む層７１０３と第２の
電極７１０４が形成されている。
【０４４０】
また、第１の電極７１０２は発光素子の陽極である。そして第２の電極７１０４は発光素
子の陰極である。つまり、第１の電極７１０２と第２の電極７１０４とで有機化合物を含
む層７１０３が挟まれているところが発光素子となる。
【０４４１】
また、ここで、陽極として機能する第１の電極７１０２に用いる材料としては、仕事関数
の大きい材料を用いることが望ましい。例えば、窒化チタン膜、クロム膜、タングステン
膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との
積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用
いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミッ
クコンタクトがとれ、さらに陽極として機能させることができる。光を反射する金属膜を
用いることで光を透過させない陽極を形成することができる。
【０４４２】
また、陰極として機能する第２の電極７１０４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ
酸化物）、インジウム亜鉛酸化物（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等）との積層を用いる
のが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用いることで光を透過
させることが可能な陰極を形成することができる。
【０４４３】
こうして、図７１（ａ）の矢印に示すように発光素子からの光を上面に取り出すことが可
能になる。つまり、図６７の表示パネルに適用した場合には、封止基板６７０４側に光が
射出することになる。従って上面射出構造の発光素子を表示装置に用いる場合には封止基
板６７０４は光透過性を有する基板を用いる。
【０４４４】
また、光学フィルムを設ける場合には、封止基板６７０４に光学フィルムを設ければよ
い。
【０４４５】
なお、上記実施例の図６６の画素構成の場合には、第１の電極７１０２を陰極として機能
するＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ等の仕事関数の小さい材料からなる金属膜を用いるこ
とができる。そして、第２の電極７１０４にはＩＴＯ（インジウムスズ酸化物）膜、イン
ジウム亜鉛酸化物（ＩＺＯ）などの透明導電膜を用いることができる。よって、この構成
によれば、上面射出の透過率を高くすることができる。
【０４４６】
また、下面射出構造の発光素子について図７１（ｂ）を用いて説明する。射出構造以外は
図７１（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
【０４４７】
ここで、陽極として機能する第１の電極７１０２に用いる材料としては、仕事関数の大き
い材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【０４４８】
また、陰極として機能する第２の電極７１０４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属膜を用いることができる。こうして、光を反射
する金属膜を用いることで光が透過しない陰極を形成することができる。
【０４４９】
こうして、図７１（ｂ）の矢印に示すように発光素子からの光を下面に取り出すことが可
能になる。つまり、図６７の表示パネルに適用した場合には、基板６７１０側に光が射出
することになる。従って下面射出構造の発光素子を表示装置に用いる場合には基板６７４
０は光透過性を有する基板を用いる。
【０４５０】
また、光学フィルムを設ける場合には、基板６７１０に光学フィルムを設ければよい。
【０４５１】
両面射出構造の発光素子について図７１（ｃ）を用いて説明する。射出構造以外は図７１
（ａ）と同じ構造の発光素子であるため同じ符号を用いて説明する。
【０４５２】
ここで、陽極として機能する第１の電極７１０２に用いる材料としては、仕事関数の大き
い材料を用いることが望ましい。例えば、ＩＴＯ（インジウムスズ酸化物）膜、インジウ
ム亜鉛酸化物（ＩＺＯ）膜などの透明導電膜を用いることができる。透明性を有する透明
導電膜を用いることで光を透過させることが可能な陽極を形成することができる。
【０４５３】
また、陰極として機能する第２の電極７１０４に用いる材料としては、仕事関数の小さい
材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、Ｃ
ａＦ２、またはＣａ３Ｎ２）からなる金属薄膜と、透明導電膜（ＩＴＯ（インジウムスズ
酸化物）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等
）との積層を用いるのが良い。こうして薄い金属薄膜と、透明性を有する透明導電膜を用
いることで光を透過させることが可能な陰極を形成することができる。
【０４５４】
こうして、図７１（ｃ）の矢印に示すように発光素子からの光を両面に取り出すことが可
能になる。つまり、図６７の表示パネルに適用した場合には、基板６７１０側と封止基板
６７０４側に光が射出することになる。従って両面射出構造の発光素子を表示装置に用い
る場合には基板６７１０および封止基板６７０４は、ともに光透過性を有する基板を用い
る。
【０４５５】
また、光学フィルムを設ける場合には、基板６７１０および封止基板６７０４の両方に
光学フィルムを設ければよい。
【０４５６】
また、白色の発光素子とカラーフィルターを用いてフルカラー表示を実現する表示装置に
も本発明を適用することが可能である。
【０４５７】
図７２に示すように、基板７２００上に下地膜７２０２が形成され、その上に駆動用ＴＦ
Ｔ７２０１が形成され、駆動用ＴＦＴ７２０１のソース電極に接して第１の電極７２０３
が形成され、その上に有機化合物を含む層７２０４と第２の電極７２０５が形成されてい
る。
【０４５８】
また、第１の電極７２０３は発光素子の陽極である。そして第２の電極７２０５は発光素
子の陰極である。つまり、第１の電極７２０３と第２の電極７２０５とで有機化合物を含
む層７２０４が挟まれているところが発光素子となる。図７２の構成では白色光を発光す
る。そして、発光素子の上部に赤色のカラーフィルター７２０６Ｒ、緑色のカラーフィル
ター７２０６Ｇ、青色のカラーフィルター７２０６Ｂを設けられており、フルカラー表示
を行うことができる。また、これらのカラーフィルターを隔離するブラックマトリクス（
ＢＭともいう）７２０７が設けられている。
【０４５９】
上述した発光素子の構成は組み合わせて用いることができ、本発明の画素構成を有する
表示装置に適宜用いることができる。また、上述した表示パネルの構成や、発光素子は例
示であり、もちろん本発明の画素構成は他の構成の表示装置に適用することもできる。
【０４６０】
次に、表示パネルの画素部の部分断面図を示す。
【０４６１】
まず、トランジスタの半導体層に結晶性半導体膜（ポリシリコン（ｐ−Ｓｉ：Ｈ）膜）を
用いた場合について図７３及び図７４を用いて説明する。
【０４６２】
ここで、半導体層は、例えば基板上にアモルファスシリコン（ａ−Ｓｉ）膜を公知の成膜
法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む
半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜
などの非晶質構造を含む化合物半導体膜でも良い。
【０４６３】
そして、アモルファスシリコン膜をレーザ結晶化法や、ＲＴＡやファーネスアニール炉を
用いた熱結晶化法や、結晶化を助長する金属元素を用いた熱結晶化法などにより結晶化さ
せる。もちろん、これらを組み合わせて行っても良い。
【０４６４】
上述した結晶化によって、非晶質半導体膜に部分的に結晶化された領域が形成される。
【０４６５】
さらに、部分的に結晶性が高められた結晶性半導体膜を所望の形状にパターニングして
、結晶化された領域から島状の半導体膜（一続きの半導体膜を分離して複数の膜にした各
々の膜をいう）を形成する。この半導体膜をトランジスタの半導体層に用いる。なお、パ
ターニングとは、膜を形状加工することをいい、フォトリソグラフィー技術によって膜の
パターンを形成すること（例えば、感光性アクリルにコンタクトホールを形成することや
、感光性アクリルをスペーサとなるように形状加工することも含む）や、フォトリソグラ
フィー技術によってマスクパターンを形成し、当該マスクパターンを用いてエッチング加
工を行うことなどをいう。
【０４６６】
図７３に示すように、基板２６１０１上に下地膜２６１０２が形成され、その上に半導体
層が形成されている。半導体層は駆動トランジスタ２６１１８のチャネル形成領域２６１
０３及びソース領域又はドレイン領域となる不純物領域２６１０５、並びに容量素子２６
１１９の下部電極となるチャネル形成領域２６１０６、ＬＤＤ領域２６１０７及び不純物
領域２６１０８を有する。なお、チャネル形成領域２６１０３及びチャネル形成領域２６
１０６にはチャネルドープが行われていても良い。
【０４６７】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜２６１０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）
、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０４６８】
半導体層上にはゲート絶縁膜２６１０９を介してゲート電極２６１１０及び容量素子の上
部電極２６１１１が形成されている。
【０４６９】
駆動トランジスタ２６１１８及び容量素子２６１１９を覆って層間絶縁物２６１１２が形
成され、層間絶縁物２６１１２上にコンタクトホールを介して配線２６１１３が不純物領
域２６１０５と接している。配線２６１１３に接して画素電極２６１１４が形成され、画
素電極２６１１４の端部及び配線２６１１３を覆って第２の層間絶縁物２６１１５が形成
されている。ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。そ
して、画素電極２６１１４上に有機化合物を含む層２６１１６及び対向電極２６１１７が
形成され、画素電極２６１１４と対向電極２６１１７とで有機化合物を含む層２６１１６
が挟まれた領域では発光素子２６１２０が形成されている。
【０４７０】
また、図７３（ｂ）に示すように、容量素子２６１１９の下部電極の一部を構成するＬＤ
Ｄ領域が、上部電極２６１１１と重なるような領域２６２０２を設けても良い。なお、図
７３（ａ）と共通するところは共通の符号を用い、説明は省略する。
【０４７１】
また、図７４（ａ）に示すように、駆動トランジスタ２６１１８の不純物領域２６１０５
と接する配線２６１１３と同じ層に形成された第２の上部電極２６３０１を有していても
良い。なお、図７３（ａ）と共通するところは共通の符号を用い、説明は省略する。第２
の上部電極２６３０１と上部電極２６１１１とで層間絶縁物２６１１２を挟みこみ、第２
の容量素子を構成している。また、第２の上部電極２６３０１は不純物領域２６１０８と
接しているため、上部電極２６１１１とチャネル形成領域２６１０６とでゲート絶縁膜２
６１０９を挟みこんで構成される第１の容量素子と、上部電極２６１１１と第２の上部電
極２６３０１とで層間絶縁物２６１１２を挟みこんで構成される第２の容量素子と、が並
列に接続され、第１の容量素子と第２の容量素子からなる容量素子２６３０２を構成して
いる。この容量素子２６３０２の容量は第１の容量素子と第２の容量素子の容量を加算し
た合成容量であるため、小さい面積で大きな容量の容量素子を形成することができる。つ
まり、本発明の画素構成の容量素子として用いるとより開口率の向上が図れる。
【０４７２】
また、図７４（ｂ）に示すような容量素子の構成としても良い。基板２７１０１上に下地
膜２７１０２が形成され、その上に半導体層が形成されている。半導体層は駆動トランジ
スタ２７１１８のチャネル形成領域２７１０３及びソース領域又はドレイン領域となる不
純物領域２７１０５を有する。なお、チャネル形成領域２７１０３はチャネルドープが行
われていても良い。
【０４７３】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜２７１０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）
、酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０４７４】
半導体層上にはゲート絶縁膜２７１０６を介してゲート電極２７１０７及び第１の電極２
７１０８が形成されている。
【０４７５】
駆動トランジスタ２７１１８及び第１の電極２７１０８を覆って第１の層間絶縁物２７１
０９が形成され、第１の層間絶縁物２７１０９上にコンタクトホールを介して配線２７１
１０が不純物領域２７１０５と接している。また、配線２７１１０と同じ材料からなる同
層の第２の電極２７１１１が形成される。
【０４７６】
さらに、配線２７１１０及び第２の電極２７１１１を覆うように第２の層間絶縁物２７１
１２が形成され、第２の層間絶縁物２７１１２上にコンタクトホールを介して、配線２７
１１０と接して画素電極２７１１３が形成されている。また、画素電極２７１１３と同じ
材料からなる同層の第３の電極２７１１４が形成されている。ここで、第１の電極２７１
０８、第２の電極２７１１１及び第３の電極２７１１４からなる容量素子２７１１９が形
成される。
【０４７７】
画素電極２７１１３と第３の電極２７１１４の端部を覆って絶縁物が形成され、第３の層
間絶縁物２７１１５及び第３の電極２７１１４上に有機化合物を含む層２７１１６及び対
向電極２７１１７が形成され、画素電極２７１１３と対向電極２７１１７とで有機化合物
を含む層２７１１６が挟まれた領域では発光素子２７１２０が形成されている。
【０４７８】
上述したように、結晶性半導体膜を半導体層に用いたトランジスタの構成は図７３及び図
７４に示したような構成が挙げられる。なお、図７３及び図７４に示したトランジスタの
構造はトップゲートの構造のトランジスタの一例である。つまり、トランジスタはＰ型で
もＮ型でもよい。Ｎ型の場合には、ＬＤＤ領域はゲート電極と重なっていても良いし、ゲ
ート電極と重なっていなくても良いし、又はＬＤＤ領域の一部の領域が重なっていてもよ
い。さらに、ゲート電極はテーパー形状でもよく、ゲート電極のテーパー部の下部にＬＤ
Ｄ領域が自己整合的に設けられていても良い。また、ゲート電極は二つに限られず三以上
のマルチゲート構造でも良いし、一つのゲート電極でも良い。
【０４７９】
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレ
イン領域など）に結晶性半導体膜を用いることで、例えば、図４９における第１の走査線
駆動回路４９０２Ａ、第２の走査線駆動回路４９０２Ｂ及び信号線駆動回路４９０１を画
素部４９０３と一体形成することが容易になる。
【０４８０】
また、半導体層にポリシリコン（ｐ−Ｓｉ：Ｈ）を用いたトランジスタの構成として、基
板と半導体層の間にゲート電極が挟まれた構造、つまり、半導体層の下にゲート電極が位
置するボトムゲートのトランジスタを適用した表示パネルの部分断面を図７５に示す。
【０４８１】
基板７５０１上に下地膜７５０２が形成されている。さらに下地膜７５０２上にゲート
電極７５０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極
７５０４が形成されている。ゲート電極７５０３の材料にはリンが添加された多結晶シリ
コンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリ
サイドでもよい。
【０４８２】
また、ゲート電極７５０３及び第１の電極７５０４を覆うようにゲート絶縁膜７５０５が
形成されている。ゲート絶縁膜７５０５としては酸化珪素膜や窒化珪素膜などが用いられ
る。
【０４８３】
また、ゲート絶縁膜７５０５上に、半導体層が形成されている。半導体層は駆動トラン
ジスタ７５２２のチャネル形成領域７５０６、ＬＤＤ領域７５０７及びソース領域又はド
レイン領域となる不純物領域７５０８、並びに容量素子７５２３の第２の電極となるチャ
ネル形成領域７５０９、ＬＤＤ領域７５１０及び不純物領域７５１１を有する。なお、チ
ャネル形成領域７５０６及びチャネル形成領域７５０９はチャネルドープが行われていて
も良い。
【０４８４】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜７５０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、
酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０４８５】
半導体層を覆って第１の層間絶縁物７５１２が形成され、第１の層間絶縁物７５１２上に
コンタクトホールを介して配線７５１３が不純物領域７５０８と接している。また、配線
７５１３と同層に同じ材料で第３の電極７５１４が形成されている。第１の電極７５０４
、第２の電極、第３の電極７５１４によって容量素子７５２３が構成されている。
【０４８６】
また、第１の層間絶縁物７５１２には開口部７５１５が形成されている。駆動トランジス
タ７５２２、容量素子７５２３及び開口部７５１５を覆うように第２の層間絶縁物７５１
６が形成され、第２の層間絶縁物７５１６上にコンタクトホールを介して、画素電極７５
１７が形成されている。また、画素電極７５１７の端部を覆って絶縁物７５１８が形成さ
れている。例えば、ポジ型の感光性アクリル樹脂膜を用いることができる。そして、画素
電極７５１７上に有機化合物を含む層７５１９及び対向電極７５２０が形成され、画素電
極７５１７と対向電極７５２０とで有機化合物を含む層７５１９が挟まれた領域では発光
素子７５２１が形成されている。そして、発光素子７５２１の下部に開口部７５１５が位
置している。つまり、発光素子７５２１からの発光を基板側から取り出すときには開口部
７５１５を有するため透過率を高めることができる。
【０４８７】
また、図７５（ａ）において画素電極７５１７と同層に同じ材料を用いて第４の電極７５
２４を形成して、図７５（ｂ）のような構成としてもよい。すると、第１の電極７５０４
、第２の電極、第３の電極７５１４及び第４の電極７５２４によって構成される容量素子
７５２５を形成することができる。
【０４８８】
次に、トランジスタの半導体層にアモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を用いた場合
について説明する。図７６にはトップゲートのトランジスタ、図７７及び図７５にはボト
ムゲートのトランジスタの場合について示す。
【０４８９】
アモルファスシリコンを半導体層に用いた順スタガ構造のトランジスタの断面を図７６（
ａ）に示す。に示すように、基板７６０１上に下地膜７６０２が形成されている。さらに
下地膜７６０２上に画素電極７６０３が形成されている。また、画素電極７６０３と同層
に同じ材料からなる第１の電極７６０４が形成されている。
【０４９０】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜７６０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、
酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０４９１】
また、下地膜７６０２上に配線７６０５及び配線７６０６が形成され、画素電極７６０３
の端部が配線７６０５で覆われている。配線７６０５及び配線７６０６の上部にＮ型の導
電型を有するＮ型半導体層７６０７及びＮ型半導体層７６０８が形成されている。また、
配線７６０５と配線７６０６の間であって、下地膜７６０２上に半導体層７６０９が形成
されている。そして、半導体層７６０９の一部はＮ型半導体層７６０７及びＮ型半導体層
７６０８上にまで延長されている。なお、この半導体層はアモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）、微結晶半導体（μ−Ｓｉ：Ｈ）等の非結晶性を有する半導体膜で形成されてい
る。また、半導体層７６０９上にゲート絶縁膜７６１０が形成されている。また、ゲート
絶縁膜７６１０と同層の同じ材料からなる絶縁膜７６１１が第１の電極７６０４上にも形
成されている。なお、ゲート絶縁膜７６１０としては酸化珪素膜や窒化珪素膜などが用い
られる。
【０４９２】
また、ゲート絶縁膜７６１０上に、ゲート電極７６１２が形成されている。また、ゲー
ト電極と同層に同じ材料でなる第２の電極７６１３が第１の電極７６０４上に絶縁膜７６
１１を介して形成されている。第１の電極７６０４及び第２の電極７６１３で絶縁膜７６
１１を挟まれた容量素子７６１９が形成されている。また、画素電極７６０３の端部、駆
動トランジスタ７６１８及び容量素子７６１９を覆い、層間絶縁物７６１４が形成されて
いる。
【０４９３】
層間絶縁物７６１４及びその開口部に位置する画素電極７６０３上に有機化合物を含む層
７６１５及び対向電極７６１６が形成され、画素電極７６０３と対向電極７６１６とで有
機化合物を含む層７６１５が挟まれた領域では発光素子７６１７が形成されている。
【０４９４】
また、図７６（ａ）に示す第１の電極７６０４を図７６（ｂ）に示すように第１の電極７
６２０で形成してもよい。第１の電極７６２０は配線７６０５及び７６０６と同層の同一
材料で形成されている。
【０４９５】
また、アモルファスシリコンを半導体層に用いたボトムゲート構造のトランジスタを用い
た表示パネルの部分断面を図７７に示す。
【０４９６】
基板７７０１上に下地膜７７０２が形成されている。さらに下地膜７７０２上にゲート
電極７７０３が形成されている。また、ゲート電極と同層に同じ材料からなる第１の電極
７７０４が形成されている。ゲート電極７７０３の材料にはリンが添加された多結晶シリ
コンを用いることができる。多結晶シリコンの他に、金属とシリコンの化合物であるシリ
サイドでもよい。
【０４９７】
また、ゲート電極７７０３及び第１の電極７７０４を覆うようにゲート絶縁膜７７０５が
形成されている。ゲート絶縁膜７７０５としては酸化珪素膜や窒化珪素膜などが用いられ
る。
【０４９８】
また、ゲート絶縁膜７７０５上に、半導体層７７０６が形成されている。また、半導体
層７７０６と同層に同じ材料からなる半導体層７７０７が形成されている。
【０４９９】
基板はガラス基板、石英基板、セラミック基板、プラスチック基板などを用いることがで
きる。また、下地膜７６０２としては、窒化アルミ（ＡｌＮ）や酸化珪素（ＳｉＯ２）、
酸化窒化珪素（ＳｉＯｘＮｙ）などの単層やこれらの積層を用いることができる。
【０５００】
半導体層７７０６上にはＮ型の導電性を有するＮ型半導体層７７０８、７７０９が形成さ
れ、半導体層７７０７上にはＮ型半導体層７７１０が形成されている。
【０５０１】
Ｎ型半導体層７７０８、７７０９上にはそれぞれ配線７７１１、７７１２が形成され、Ｎ
型半導体層７７１０上には配線７７１１及び７７１２と同層の同一材料からなる導電層７
７１３が形成されている。
【０５０２】
半導体層７７０７、Ｎ型半導体層７７１０及び導電層７７１３からなる第２の電極が構成
される。なお、この第２の電極と第１の電極７７０４でゲート絶縁膜７７０５を挟み込ん
だ構造の容量素子７７２０が形成されている。
【０５０３】
また、配線７７１１の一方の端部は延在し、その延在した配線７７１１上部に接して画素
電極７７１４が形成されている。
【０５０４】
また、画素電極７７１４の端部、駆動トランジスタ７７１９及び容量素子７７２０を覆う
ように絶縁物７７１５が形成されている。
【０５０５】
画素電極７７１４及び絶縁物７７１５上には有機化合物を含む層７７１６及び対向電極７
７１７が形成され、画素電極７７１４と対向電極７７１７とで有機化合物を含む層７７１
６が挟まれた領域では発光素子７７１８が形成されている。
【０５０６】
容量素子の第２の電極の一部となる半導体層７７０７及びＮ型半導体層７７１０は設けな
くても良い。つまり第２の電極は導電層７７１３とし、第１の電極７７０４と導電層７７
１３でゲート絶縁膜が挟まれた構造の容量素子としてもよい。
【０５０７】
なお、図７７（ａ）において、配線７７１１を形成する前に画素電極７７１４を形成する
ことで、図７７（ｂ）に示すような、画素電極７７１４からなる第２の電極７７２１と第
１の電極７７０４でゲート絶縁膜７７０５が挟まれた構造の容量素子７７２２を形成する
ことができる。
【０５０８】
なお、図７７では、逆スタガ型のチャネルエッチ構造のトランジスタについて示したが、
もちろんチャネル保護構造のトランジスタでも良い。チャネル保護構造のトランジスタの
場合について、図７８（ａ）、（ｂ）を用いて説明する。
【０５０９】
図７８（ａ）に示すチャネル保護型構造のトランジスタは図７７（ａ）に示したチャネル
エッチ構造の駆動トランジスタ７７１９の半導体層７７０６のチャネルが形成される領域
上にエッチングのマスクとなる絶縁物７８０１が設けられている点が異なり、他の共通し
ているところは共通の符号を用いている。
【０５１０】
また、同様に、図７８（ｂ）に示すチャネル保護型構造のトランジスタは図７７（ｂ）に
示したチャネルエッチ構造の駆動トランジスタ７７１９の半導体層７７０６のチャネルが
形成される領域上にエッチングのマスクとなる絶縁物７８０２が設けられている点が異な
り、他の共通しているところは共通の符号を用いている。
【０５１１】
本発明の画素を構成するトランジスタの半導体層（チャネル形成領域やソース領域やドレ
イン領域など）に非晶質半導体膜を用いることで、製造コストを削減することができる。
例えば、図４７に示す画素構成を用いることで非晶質半導体膜を適用することが可能であ
る。
【０５１２】
なお、本発明の画素構成の適用することができるトランジスタの構造や、容量素子の構造
は上述した構成に限られず、さまざまな構成のトランジスタの構造や、容量素子の構造の
ものを用いることができる。
【０５１３】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例９】
【０５１４】
本発明の表示装置は様々な電子機器に適用することができる。具体的には電子機器の表示
部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ
、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、
オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュー
タ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体
的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し
、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０５１５】
図８４（Ａ）はディスプレイであり、筐体８４１０１、支持台８４１０２、表示部８４１
０３等を含む。本発明の画素構成を有する表示装置を表示部８４１０３に用いることがで
きる。なお、ディスプレイは、パーソナルコンピュータ用、テレビジョン放送受信用、広
告表示用などの全ての情報表示用表示装置が含まれる。本発明の画素構成を有する表示装
置を表示部８４１０３に用いたディスプレイは、消費電力を抑えつつ、表示不良を防止す
ることができる。また、低コスト化を図ることも可能である。
【０５１６】
近年、ディスプレイの大型化のニーズが強くなっている。そして、ディスプレイの大型化
に伴い価格の上昇が問題となっている、よって、いかに製造コストの削減を図り、高品質
な製品を少しでも低価格に抑えるかが課題となる。
【０５１７】
例えば、図４７などの画素構成を表示パネルの画素部に用いることで、単極性のトランジ
スタからなる表示パネルを提供することができる。よって、工程数を減らし製造コストを
削減することができる。
【０５１８】
また、図６７（ａ）に示すように画素部と周辺の駆動回路を一体形成することにより、単
極性のトランジスタからなる回路で構成された表示パネルを形成することができる。
【０５１９】
また、画素部を構成する回路のトランジスタの半導体層に非晶質半導体（例えばアモルフ
ァスシリコン（ａ−Ｓｉ：Ｈ））を用いることで、工程を簡略化し、さらなるコストダウ
ンが図れる。この場合には図６８（ｂ）や図６９（ａ）に示したように、画素部の周辺の
駆動回路をＩＣチップ上に形成し、ＣＯＧ等で表示パネルに実装する良い。このように、
非晶質半導体を用いることでディスプレイの大型化が容易になる。
【０５２０】
図８４（Ｂ）はカメラであり、本体８４２０１、表示部８４２０２、受像部８４２０３、
操作キー８４２０４、外部接続ポート８４２０５、シャッター８４２０６等を含む。
【０５２１】
近年、デジタルカメラなどの高性能化に伴い、生産競争は激化している。そして、いかに
高性能なものを低価格に抑えるかが重要となる。本発明の画素構成を有する表示装置を表
示部８４２０２に用いたデジタルカメラは、消費電力を抑えつつ、表示不良を防止するこ
とができる。また、低コスト化を図ることも可能である。
【０５２２】
例えば、図４７等の画素構成を画素部に用いることで、単極性のトランジスタからなる画
素部を形成することができる。また、図６８（ａ）に示すように、動作速度の高い信号線
駆動回路はＩＣチップ上に形成し、比較的動作速度の低い走査線駆動回路を画素部と共に
単極性のトランジスタで構成される回路で一体形成することで、高性能化を実現し、低コ
スト化を図ることができる。また、画素部と、画素部と共に一体形成する走査線駆動回路
に用いられるトランジスタの半導体層に非晶質半導体、例えばアモルファスシリコンを適
用することでさらなる低コスト化が図れる。
【０５２３】
図８４（Ｃ）はコンピュータであり、本体８４３０１、筐体８４３０２、表示部８４３
０３、キーボード８４３０４、外部接続ポート８４３０５、ポインティングマウス８４３
０６等を含む。本発明の画素構成を有する表示装置を表示部８４３０３に用いたコンピュ
ータは、消費電力を抑えつつ、表示不良を防止することができる。また、低コスト化を図
ることも可能である。
【０５２４】
図８４（Ｄ）はモバイルコンピュータであり、本体８４４０１、表示部８４４０２、ス
イッチ８４４０３、操作キー８４４０４、赤外線ポート８４４０５等を含む。本発明の画
素構成を有する表示装置を表示部８４４０２に用いたモバイルコンピュータは、消費電力
を抑えつつ、表示不良を防止することができる。また、低コスト化を図ることも可能であ
る。
【０５２５】
図８４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）で
あり、本体８４５０１、筐体８４５０２、表示部Ａ８４５０３、表示部Ｂ８４５０４、記
録媒体（ＤＶＤ等）読み込み部８４５０５、操作キー８４５０６、スピーカー部８４５０
７等を含む。表示部Ａ８４５０３は主として画像情報を表示し、表示部Ｂ８４５０４は主
として文字情報を表示することができる。本発明の画素構成を有する表示装置を表示部Ａ
８４５０３や表示部Ｂ８４５０４に用いた画像再生装置は、消費電力を抑えつつ、表示不
良を防止することができる。また、低コスト化を図ることも可能である。
【０５２６】
図８４（Ｆ）はゴーグル型ディスプレイであり、本体８４６０１、表示部８４６０２、
イヤホン８４６０３、支持部８４６０４を含む。本発明の画素構成を有する表示装置を表
示部８４６０２に用いたゴーグル型ディスプレイは、消費電力を抑えつつ、表示不良を防
止することができる。また、低コスト化を図ることも可能である。
【０５２７】
図８４（Ｇ）は携帯型遊技機であり、筐体８４７０１、表示部８４７０２、スピーカー
部８４７０３、操作キー８４７０４、記憶媒体挿入部８４７０５等を含む。本発明の画素
構成を有する表示装置を表示部８４７０２に用いた携帯型遊技機は、消費電力を抑えつつ
、表示不良を防止することができる。また、低コスト化を図ることも可能である。
【０５２８】
図８４（Ｈ）はテレビ受像機能付きデジタルカメラであり、本体８４８０１、表示部８
４８０２、操作キー８４８０３、スピーカー８４８０４、シャッター８４８０５、受像部
８４８０６、アンテナ８４８０７等を含む。本発明の画素構成を有する表示装置を表示部
８４８０２に用いたテレビ受像機能付きデジタルカメラは、消費電力を抑えつつ、表示不
良を防止することができる。また、画素の開口率が高く高詳細な表示が可能となる。また
、低コスト化を図ることも可能である。
【０５２９】
例えば、図４７の画素構成を画素部に用いることで、画素の開口率を向上させることがで
きる。具体的には、発光素子を駆動する駆動トランジスタにＮチャネル型のトランジスタ
を用いることで開口率が向上する。よって、高精細な表示部を有するテレビ受像機能付き
デジタルカメラを提供することができる。
【０５３０】
このように多機能化し、テレビ受像機能付きデジタルカメラはテレビの視聴等に使用頻度
が高まる一方で、一回の充電により長時間使用できることが要求される。
【０５３１】
例えば、図６８（ｂ）や図６９（ａ）に示すように周辺駆動回路をＩＣチップ上に形成し
、ＣＭＯＳ等を用いることにより低消費電力化を図ることが可能である。
【０５３２】
このように本発明は、あらゆる電子機器に適用することが可能である。
【０５３３】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例１０】
【０５３４】
本実施例において、本発明の画素構成を用いた表示装置を表示部に有する携帯電話の構成
例について図８３を用いて説明する。
【０５３５】
表示パネル８３０１はハウジング８３３０に脱着自在に組み込まれる。ハウジング８３
３０は表示パネル８３０１のサイズに合わせて、形状や寸法を適宜変更することができる
。表示パネル８３０１を固定したハウジング８３３０はプリント基板８３３１に嵌入され
モジュールとして組み立てられる。
【０５３６】
表示パネル８３０１はＦＰＣ８３１３を介してプリント基板８３３１に接続される。プ
リント基板８３３１には、スピーカー８３３２、マイクロフォン８３３３、送受信回路８
３３４、ＣＰＵ及びコントローラなどを含む信号処理回路８３３５が形成されている。こ
のようなモジュールと、入力手段８３３６、バッテリー８３３７を組み合わせ、筐体８３
３９に収納する。表示パネル８３０１の画素部は筐体８３３９に形成された開口窓から視
認できように配置する。
【０５３７】
表示パネル８３０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波
数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の
駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップを
ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で表示パネル８３０１に実装しても良い。あるい
は、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を
用いてガラス基板と接続してもよい。なお、一部の周辺駆動回路を基板上に画素部と一体
形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した表示パネルの構成
は図２８（ａ）に一例を示してある。このような構成とすることで、表示装置の低消費電
力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携
帯電話機の低コスト化を図ることができる。
【０５３８】
また、画素部には上記実施例で示した画素構成を適宜適用することができる。
【０５３９】
例えば、上記実施例で示した図４７の画素構成等を適用することで、低コスト化を実現す
るため画素部及び画素部と一体形成する周辺駆動回路を単極性のトランジスタで構成して
製造工程の削減を図ることができる。
【０５４０】
また、さらに消費電力の低減を図るため、図６８（ｂ）や図６９（ａ）に示すように、基
板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そ
のＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネルに実装しても良
い。そして、画素部には、図４７の画素構成を用い、非晶質半導体膜をトランジスタの半
導体層に用いることで製造コストの削減を図ることができる。
【０５４１】
また、本実施例に示した構成は携帯電話の一例であって、本発明の画素構成はこのような
構成の携帯電話に限られず様々な構成の携帯電話に適用することができる。
【実施例１１】
【０５４２】
本実施例においては、本発明の画素構成を用いた表示装置を表示部に有する電子機器、特
にＥＬモジュールを具備するテレビ受像器の構成例について説明する。
【０５４３】
図７９は表示パネル７９０１と、回路基板７９１１を組み合わせたＥＬモジュールを示
している。表示パネル７９０１は画素部７９０２、走査線駆動回路７９０３及び信号線駆
動回路７９０４を有している。回路基板７９１１には、例えば、コントロール回路７９１
２や信号分割回路７９１３などが形成されている。表示パネル７９０１と回路基板７９１
１は接続配線７９１４によって接続されている。接続配線にはＦＰＣ等を用いることがで
きる。
【０５４４】
表示パネル７９０１は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数
の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆
動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣ
ＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）などで表示パネル７９０１に実装するとよい。ある
いは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板
を用いて表示パネル７９０１に実装しても良い。なお、一部の周辺駆動回路を基板上に画
素部と一体形成し、他の周辺駆動回路を形成したＩＣチップをＣＯＧ等で実装した構成は
図６８（ａ）に一例を示してある。
【０５４５】
また、画素部には上記実施例で示した画素構成を適宜適用することができる。
【０５４６】
例えば、上記実施例で示した図４７の画素構成等を適用することで、低コスト化を実現す
るため画素部及び画素部と一体形成する周辺駆動回路を単極性のトランジスタで構成して
製造工程の削減を図ることができる。
【０５４７】
また、さらに消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し
、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏ
ｎ  Ｇｌａｓｓ）表示パネルに実装してもよい。
【０５４８】
また、上記実施例の図４７で示した画素構成を適用することで、Ｎチャネル型のトランジ
スタのみで画素を構成することができるため、非晶質半導体（例えば、アモルファスシリ
コン）をトランジスタの半導体層に適用することが可能となる。つまり、均一な結晶性半
導体膜を作製することが困難な大型の表示装置の作製が可能となる。また、画素を構成す
るトランジスタの半導体層に非晶質半導体膜を用いることにより、製造工程を削減するこ
とができ、製造コストの削減も図ることができる。
【０５４９】
なお、非晶質半導体膜を、画素を構成するトランジスタの半導体層に適用する場合には、
基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、
そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で表示パネルに実装するとよい
。なお、基板上に画素部を形成し、その基板上に周辺駆動回路を形成したＩＣチップをＣ
ＯＧ等で実装した構成は図６８（ｂ）に一例を示してある。
【０５５０】
このＥＬモジュールによりＥＬテレビ受像機を完成させることができる。図８０は、Ｅ
Ｌテレビ受像機の主要な構成を示すブロック図である。チューナ８００１は映像信号と音
声信号を受信する。映像信号は、映像波増幅回路８００２と、そこから出力される信号を
赤、緑、青の各色に対応した色信号に変換する映像信号処理回路８００３と、その映像信
号を表示パネル８０１０に信号を供給する信号線駆動回路８００４、走査線駆動回路８０
１１の入力仕様に変換するためのコントロール回路８０１２により処理される。コントロ
ール回路８０１２は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する
場合には、信号線駆動回路８００４側に信号分割回路８０１３を設け、入力デジタル信号
をｍ個に分割して供給する構成としても良い。
【０５５１】
チューナ８００１で受信した信号のうち、音声信号は音声波増幅回路８００５に送られ
、その出力は音声信号処理回路８００６を経てスピーカー８００７に供給される。制御回
路８００８は受信局（受信周波数）や音量の制御情報を入力部８００９から受け、チュー
ナ８００１や音声信号処理回路８００６に信号を送出する。
【０５５２】
また、図８０とは別の形態のＥＬモジュールを組み込んだテレビ受像器について図８１
（Ａ）に示す。図８１（Ａ）において、表示画面８１０２はＥＬモジュールで形成される
。また、スピーカー８１０３、操作スイッチ８１０４などが適宜備えられている。
【０５５３】
また図８１（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を
示す。筐体８１１２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで
表示部８１１３やスピーカー部８１１７を駆動させる。バッテリーは充電器８１１０で繰
り返し充電が可能となっている。また、充電器８１１０は映像信号を送受信することが可
能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体８１１２
は操作キー８１１６によって制御する。また、図８１（Ｂ）に示す装置は、操作キー８１
１６を操作することによって、筐体８１１２から充電器８１１０に信号を送ることも可能
であるため映像音声双方向通信装置とも言える。また、操作キー８１１６を操作すること
によって、筐体８１１２から充電器８１１０に信号を送り、さらに充電器８１１０が送信
できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能で
あり、汎用遠隔制御装置とも言える。本発明は表示部８１１３に適用することができる。
【０５５４】
図８２（Ａ）は表示パネル８２０１とプリント配線基板８２０２を組み合わせたモジュ
ールを示している。表示パネル８２０１は、複数の画素が設けられた画素部８２０３と、
第１の走査線駆動回路８２０４、第２の走査線駆動回路８２０５と、選択された画素にビ
デオ信号を供給する信号線駆動回路８２０６を備えている。
【０５５５】
プリント配線基板８２０２には、コントローラ８２０７、ＣＰＵ８２０８（中央処理装
置）、メモリ８２０９、電源回路８２１０、音声処理回路８２１１及び送受信回路８２１
２などが備えられている。プリント配線基板８２０２と表示パネル８２０１は、フレキシ
ブル配線基板８２１３（ＦＰＣ）により接続されている。フレキシブル配線基板８２１３
には、容量素子、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の
立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ８２０７、
音声処理回路８２１１、メモリ８２０９、ＣＰＵ８２０８、電源回路８２１０などは、Ｃ
ＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式を用いて表示パネル８２０１に実装することも
できる。ＣＯＧ方式により、プリント配線基板８２０２の規模を縮小することができる。
【０５５６】
プリント配線基板８２０２に備えられたインターフェイス部８２１４（Ｉ／Ｆ）を介し
て、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うため
のアンテナ用ポート８２１５が、プリント配線基板８２０２に設けられている。
【０５５７】
図８２（Ｂ）は、図８２（Ａ）に示したモジュールのブロック図を示す。このモジュー
ルは、メモリ８２０９としてＶＲＡＭ８２１６、ＤＲＡＭ８２１７、フラッシュメモリ８
２１８などが含まれている。ＶＲＡＭ８２１６にはパネルに表示する画像のデータが、Ｄ
ＲＡＭ８２１７には画像データまたは音声データが、フラッシュメモリには各種プログラ
ムが記憶されている。
【０５５８】
電源回路８２１０は、表示パネル８２０１、コントローラ８２０７、ＣＰＵ８２０８、
音声処理回路８２１１、メモリ８２０９、送受信回路８２１２を動作させる電力を供給す
る。またパネルの仕様によっては、電源回路８２１０に電流源が備えられている場合もあ
る。
【０５５９】
ＣＰＵ８２０８は、制御信号生成回路８２２０、デコーダ８２２１、レジスタ８２２２
、演算回路８２２３、ＲＡＭ８２２４、ＣＰＵ８２０８用のインターフェース８２１９な
どを有している。インターフェース８２１９を介してＣＰＵ８２０８に入力された各種信
号は、一旦レジスタ８２２２に保持された後、演算回路８２２３、デコーダ８２２１など
に入力される。演算回路８２２３では、入力された信号に基づき演算を行い、各種命令を
送る場所を指定する。一方デコーダ８２２１に入力された信号はデコードされ、制御信号
生成回路８２２０に入力される。制御信号生成回路８２２０は入力された信号に基づき、
各種命令を含む信号を生成し、演算回路８２２３において指定された場所、具体的にはメ
モリ８２０９、送受信回路８２１２、音声処理回路８２１１、コントローラ８２０７など
に送る。
【０５６０】
メモリ８２０９、送受信回路８２１２、音声処理回路８２１１、コントローラ８２０７
は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【０５６１】
入力手段８２２５から入力された信号は、インターフェイス部８２１４を介してプリン
ト配線基板８２０２に実装されたＣＰＵ８２０８に送られる。制御信号生成回路８２２０
は、ポインティングデバイスやキーボードなどの入力手段８２２５から送られてきた信号
に従い、ＶＲＡＭ８２１６に格納してある画像データを所定のフォーマットに変換し、コ
ントローラ８２０７に送付する。
【０５６２】
コントローラ８２０７は、パネルの仕様に合わせてＣＰＵ８２０８から送られてきた画
像データを含む信号にデータ処理を施し、表示パネル８２０１に供給する。またコントロ
ーラ８２０７は、電源回路８２１０から入力された電源電圧やＣＰＵ８２０８から入力さ
れた各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電
圧（ＡＣ  Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル８２０１に供給する。
【０５６３】
送受信回路８２１２では、アンテナ８２２８において電波として送受信される信号が処
理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ
Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌ
ｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路８２１２において
送受信される信号のうち音声情報を含む信号が、ＣＰＵ８２０８からの命令に従って、音
声処理回路８２１１に送られる。
【０５６４】
ＣＰＵ８２０８の命令に従って送られてきた音声情報を含む信号は、音声処理回路８２
１１において音声信号に復調され、スピーカー８２２７に送られる。またマイク８２２６
から送られてきた音声信号は、音声処理回路８２１１において変調され、ＣＰＵ８２０８
からの命令に従って、送受信回路８２１２に送られる。
【０５６５】
コントローラ８２０７、ＣＰＵ８２０８、電源回路８２１０、音声処理回路８２１１、
メモリ８２０９を、本実施例のパッケージとして実装することができる。
【０５６６】
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ
、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の
表示媒体として様々な用途に適用することができる。
【０５６７】
なお、本実施例は、本明細書中の他の実施の形態、実施例のいかなる記載とも自由に組
み合わせて実施することが可能である。
【実施例１２】
【０５６８】
本実施例については、本発明の画素構成を用いた表示装置を表示部に用いた表示パネルを
用いた応用例について、応用形態を図示し説明する。本発明の画素構成を用いた表示装置
を表示部に用いた表示パネルは、移動体や建造物等と一体に設けられた構成をとることも
できる。
【０５６９】
本発明の画素構成を用いた表示装置を表示部に有する表示パネルの例について、表示装置
一体型の移動体をその一例として、図９７に示す。図９７（ａ）は、表示装置一体型の移
動体の例として電車車両本体９７０１におけるドアのガラス戸のガラスに表示パネル９７
０２を用いた例について示す。図９７（ａ）に示す本発明の画素構成を用いた表示装置を
表示部に有する表示パネル９７０２は、外部からの信号により表示部で表示される画像の
切り替えが容易である。そのため、電車の乗降客の客層が入れ替わる時間帯ごとに表示パ
ネルの画像を切り替え、より効果的な広告効果が期待できる。
【０５７０】
なお、本発明の画素構成を用いた表示装置を表示部に有する表示パネルは、図９７（ａ）
で示した電車車両本体におけるドアのガラスにのみ適用可能であることに限定されること
なく、その形状を異ならせることにより、ありとあらゆる場所に適用可能である。図９７
（ｂ）にその一例について説明する。
【０５７１】
図９７（ｂ）は、電車車両本体における車内の様子について図示したものである。図９７
（ｂ）において、図９７（ａ）で示したドアのガラス戸の表示パネル９７０２の他に、ガ
ラス窓に設けられた表示パネル９７０３、及び天井より吊り下げられた表示パネル９７０
４を示す。本発明の画素構成を具備する表示パネル９７０３は、自発光型の表示素子を具
備するため、混雑時には広告用の画像を表示し、混雑時以外には表示を行わないことで、
電車からの外観をも見ることもできる。また、本発明の画素構成を具備する表示パネル９
７０４はフィルム状の基板に有機トランジスタなどのスイッチング素子を設け、自発光型
の表示素子を駆動することで、表示パネル自体を湾曲させて表示を行うことも可能である
。
【０５７２】
また、本発明の画素構成を用いた表示装置を表示部に有する表示パネルを用いた表示装置
一体型の移動体の応用例について、別の応用形態を図９９にて説明する。
【０５７３】
本発明の画素構成を用いた表示装置を表示部に有する表示パネルの例について、表示装置
一体型の移動体をその一例として、図９９に示す。図９９は、表示装置一体型の移動体の
例として自動車の車体９９０１に一体に取り付けられた表示パネル９９０２の例について
示す。図９９に示す本発明の画素構成を用いた表示装置を表示部に有する表示パネル９９
０２は、自動車の車体と一体に取り付けられており、車体の動作や車体内外から入力され
る情報をオンデマンドに表示したり、自動車の目的地までのナビゲーション機能をも有す
る。
【０５７４】
なお、本発明の画素構成を用いた表示装置を表示部に有する表示パネルは、図９９で示し
た車体のフロント部にのみ適用可能であることに限定されることなく、その形状を異なら
せることにより、ガラス窓、ドアなどありとあらゆる場所に適用可能である。
【０５７５】
また、本発明の画素構成を用いた表示装置を表示部に有する表示パネルを用いた表示装置
一体型の移動体の応用例について、別の応用形態を図１０１にて説明する。
【０５７６】
本発明の画素構成を用いた表示装置を表示部に有する表示パネルの例について、表示装置
一体型の移動体をその一例として、図１０１に示す。図１０１（ａ）は、表示装置一体型
の移動体の例として飛行機車体１０１０１内の客席天井部に一体に取り付けられた表示パ
ネル１０１０２の例について示す。図１０１（ａ）に示す本発明の画素構成を用いた表示
装置を表示部に有する表示パネル１０１０２は、飛行機車体１０１０１とヒンジ部１０１
０３を介して一体に取り付けられており、ヒンジ部１０１０３の伸縮により乗客は表示パ
ネル１０１０２の視聴が可能になる。表示パネル１０１０２は乗客が操作することで情報
を表示したり、広告や娯楽手段として利用できる機能を有する。また、図１０１（ｂ）に
示すように、ヒンジ部を折り曲げて飛行機車体１０１０１に格納することにより、離着陸
時の安全に配慮することができる。なお、緊急時に表示パネルの表示素子を点灯させるこ
とで、飛行機車体１０１０１の誘導灯としても利用可能である。
【０５７７】
なお、本発明の画素構成を用いた表示装置を表示部に有する表示パネルは、図１０１で示
した飛行機車体１０１０１の天井部にのみ適用可能であることに限定されることなく、そ
の形状を異ならせることにより、座席やドアなどありとあらゆる場所に適用可能である。
例えば座席前の座席後方に表示パネルを設け、操作・視聴を行う構成であってもよい。
【０５７８】
なお、本実施例において、移動体としては電車車両本体、自動車車体、飛行機車体につい
て例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電
車（モノレール、鉄道等を含む）、船舶等、多岐に渡る。本発明の画素構成を用いた表示
部を有する表示パネルを適用することにより、表示パネルの小型化、低消費電力化を達成
し、且つ動作が良好である表示媒体を具備する移動体を提供することができる。また特に
、外部からの信号により、移動体内における表示パネルの表示を一斉に切り替えることが
容易であるため、不特定多数人や非常に多くの顧客を対象とした広告表示盤、また緊急災
害時の情報表示板としても極めて有用であるといえる。
【０５７９】
また、本発明の画素構成を用いた表示装置を表示部に有する表示パネルを用いた応用例に
ついて、建造物に用いた応用形態を図９８にて用いて説明する。
【０５８０】
図９８は本発明の画素構成を用いた表示装置を表示部に有する表示パネルとして、フィル
ム状の基板に有機トランジスタなどのスイッチング素子を設け、自発光型の表示素子を駆
動することにより表示パネル自身を湾曲させて表示可能な表示パネルとし、その応用例に
ついて説明する。図９８においては、建造物として電柱等の屋外に設けられた柱状体の有
する曲面に表示パネルを具備し、ここでは柱状体として電柱９８０１に表示パネル９８０
２を具備する構成について示す。
【０５８１】
図９８に示す表示パネル９８０２は、電柱の高さの真ん中あたりに位置させ、人間の視点
より高い位置に設ける。そして移動体９８０３から表示パネルを視認することにより、表
示パネル９８０２における画像を認識することができる。電柱のように屋外で繰り返し林
立し、林立した電柱に設けた表示パネル９８０２において同じ映像を表示させることによ
り、視認者は情報表示、広告表示を視認することができる。図９８において電柱９８０１
に設けられた表示パネル９８０２は、外部より同じ画像を表示させることが容易であるた
め、極めて効率的な情報表示、及び広告効果が期待できる。また、本発明の表示パネルに
は、表示素子として自発光型の表示素子を設けることで、夜間であっても、視認性の高い
表示媒体として有用であるといえる。
【０５８２】
また、本発明の画素構成を用いた表示装置を表示部に有する表示パネルを用いた応用例に
ついて、図９８とは別の建造物の応用形態を図１００にて説明する。
【０５８３】
本発明の画素構成を用いた表示装置を表示部に有する表示パネルの応用例として、図１０
０に示す。図１００は、表示装置一体型の例としてユニットバス１０００１内の側壁に一
体に取り付けられた表示パネル１０００２の例について示す。図１００に示す本発明の画
素構成を用いた表示装置を表示部に有する表示パネル１０００２は、ユニットバス１００
０１と一体に取り付けられており、入浴者は表示パネル１０００２の視聴が可能になる。
表示パネル１０００２は入浴者が操作することで情報を表示したり、広告や娯楽手段とし
て利用できる機能を有する。
【０５８４】
なお、本発明の画素構成を用いた表示装置を表示部に有する表示パネルは、図１００で示
したユニットバス１０００１の側壁にのみ適用可能であることに限定されることなく、そ
の形状を異ならせることにより、鏡面の一部や浴槽自体と一体にするなどありとあらゆる
場所に適用可能である。
【０５８５】
なお、本実施例において、建造物として、柱状体として電柱及びユニットバスを例とした
が、本実施例はこれに限定されず、表示パネルを備えることのできる建造物であれば何で
もよい。本発明の画素構成を用いた表示部を有する表示装置を適用することにより、表示
装置の小型化、低消費電力化を達成し、且つ動作が良好である表示媒体を具備する移動体
を提供することができる。
【符号の説明】
【０５８６】
１０１    電流源トランジスタ
１０２    切り替えトランジスタ
１０３    スイッチ
１０４    容量素子
１０５    スイッチ
１０６    スイッチ
１０７    電流源
１０８    負荷
１０９    配線
１１０    配線
１１１    配線
１１２    配線
２０１    破線矢印
２０２    スイッチングトランジスタ
３０１    破線矢印
６０４    容量素子
７０１    スイッチ
７０２    配線
８０１    破線矢印
９０１    破線矢印
１１０１    切り替えトランジスタ
１１０２    スイッチ
１２０１    電流源トランジスタ
１２０２    切り替えトランジスタ
１２０３    スイッチ
１２０４    容量素子
１２０５    スイッチ
１２０７    電流源
１２０８    負荷
１２０９    配線
１２１０    配線
１２１１    配線
１２１２    配線
１３０１    破線矢印
１４０１    破線矢印
１４０４    容量素子
１６０１    切り替えトランジスタ
１６０２    スイッチ
１７０１    電流源トランジスタ
１７０２    切り替えトランジスタ
１７０３    スイッチ
１７０４    容量素子
１７０５    スイッチ
１７０６    スイッチ
１７０７    電流源
１７０８    負荷
１７０９    配線
１７１０    配線
１７１１    配線
１７１２    配線
１７１３    電流源
１７１４    スイッチ
１７１５    配線
１８０１    破線矢印
１９０１    破線矢印
２００１    破線矢印
２１０１    電流源トランジスタ
２１０２    切り替えトランジスタ
２１０３    スイッチ
２１０４    スイッチ
２１０５    配線
２２０１    破線矢印
２３０１    破線矢印
２７０１    電流源トランジスタ
２７０２    切り替えトランジスタ
２８０７    電流源
２８０９    配線
２８１０    配線
２８１１    配線
２８１２    配線
２８１５    配線
２９０１    破線矢印
３００１    破線矢印
３１０１    電流源トランジスタ
３１０２    切り替えトランジスタ
３１０３    スイッチ
３１０４    スイッチ
３１０５    配線
３１０６    スイッチ
３１０７    電流源
３１０８    配線
３２０１    破線矢印
３３０１    破線矢印
３４０１    破線矢印
３５０７    信号分割回路
３８０１    電流源トランジスタ
３８０２    切り替えトランジスタ
３８０３    スイッチ
３８０４    容量素子
３８０５    スイッチ
３８０６    スイッチ
３８０７    電流源
３８０８    負荷
３８０９    配線
３８１０    配線
３９０１    破線矢印
４００１    破線矢印
４１０１    破線矢印
４２０１    表示装置
４２０２    画素領域
４２０３    ゲート線駆動回路
４２０４    信号線駆動回路
４２０５    シフトレジスタ
４２０６    第１ラッチ回路
４２０７    第２ラッチ回路
４２０８    デジタル・アナログ変換回路
４２０９    リファレンス用電流源回路
４３０１    リファレンス用電流源回路
４４００    電流源回路
４４０１    電流源トランジスタ
４４０２    切り替えトランジスタ
４４０３    スイッチ用トランジスタ
４４０４    容量素子
４４０５    スイッチ用トランジスタ
４４０６    スイッチ用トランジスタ
４４０７    電流源
４４０８    負荷
４４０９    配線
４４１０    配線
４４１１    配線
４４１３    配線
４６０１    電流源トランジスタ
４６０２    切り替えトランジスタ
４６０３    スイッチ
４６０４    容量素子
４６０５    スイッチ
４６０６    スイッチ
４６０８    表示素子
４６０９    配線
４６１０    配線
４６１１    配線
４６１２    対向電極
４６１４    配線
４６１５    配線
４７０３    スイッチングトランジスタ
４７０５    スイッチングトランジスタ
４７０６    スイッチングトランジスタ
４７１４    配線
４８０１    電流源
４８１２    配線
４９０１    信号線駆動回路
４９０２    走査線駆動回路
４９０３    画素部
４９０４    画素
５００１    配線Ａ
５００２    配線Ｂ
５１０３    スイッチ
５１０４    容量素子
５１０５    スイッチ
５１０６    スイッチ
５１０８    表示素子
５１０９    配線
５１１０    配線
５１１１    配線
５１１２    対向電極
５１１４    配線
５２０１    電流源
５２１２    配線
５５０１    スイッチ
５５０２    スイッチ
５５０３    プリチャージ用電流源
５５０４    配線
５５０５    配線
５６０１    電流源トランジスタ
５６０２    切り替えトランジスタ
５６０３    スイッチングトランジスタ
５６０４    容量素子
５６０５    スイッチングトランジスタ
５６０６    スイッチングトランジスタ
５６０８    表示素子
５６０９    配線
５６１０    配線
５６１１    配線
５６１２    対向電極
５６１４    配線
５６１５    配線
５７０１    電流源
５７１２    配線
５８０３    スイッチングトランジスタ
５８０５    スイッチングトランジスタ
５８０６    スイッチングトランジスタ
６２０１    マルチゲートトランジスタ
６５０１    スイッチ
６５０２    配線
６６０１    整流素子
６６０２    配線
６７０１    信号線駆動回路
６７０２    画素部
６７０３    走査線駆動回路
６７０４    封止基板
６７０５    シール材
６７０６    走査線駆動回路
６７０７    空間
６７０８    配線
６７０９    ＦＰＣ
６７１０    基板
６７１１    ＴＦＴ
６７１２    ＴＦＴ
６７１３    電極
６７１４    絶縁物
６７１６    層
６７１７    電極
６７１８    発光素子
６７１９    ＩＣチップ
６７２０    Ｎチャネル型ＴＦＴ
６７２１    Ｎチャネル型ＴＦＴ
６７４０    基板
６８００    基板
６８０１    信号線駆動回路
６８０２    画素部
６８０３    走査線駆動回路
６８０４    走査線駆動回路
６８０５    ＦＰＣ
６８０６    ＩＣチップ
６８０７    ＩＣチップ
６８０８    封止基板
６８０９    シール材
６８１０    基板
６８１１    信号線駆動回路
６８１２    画素部
６８１３    走査線駆動回路
６８１４    走査線駆動回路
６８１５    第ＦＰＣ
６８１６    ＩＣチップ
６８１７    ＩＣチップ
６８１８    封止基板
６８１９    シール材
６９００    基板
６９０１    周辺駆動回路
６９０２    画素部
６９０４    第ＦＰＣ
６９０５    ＩＣチップ
６９０６    ＩＣチップ
６９０７    封止基板
６９０８    シール材
６９１０    基板
６９１１    周辺駆動回路
６９１２    画素部
６９１３    ＦＰＣ
６９１４    ＦＰＣ
７００１    基板
７００２    陽極
７００３    正孔注入層
７００４    正孔輸送層
７００５    発光層
７００６    電子輸送層
７００７    電子注入層
７００８    陰極
７０１１    基板
７０１２    陽極
７０１３    正孔注入層
７０１４    正孔輸送層
７０１５    発光層
７０１６    電子輸送層
７０１７    電子注入層
７０１８    陰極
７１００    基板
７１０１    駆動用ＴＦＴ
７１０２    電極
７１０３    層
７１０４    電極
７２００    基板
７２０１    駆動用ＴＦＴ
７２０２    下地膜
７２０３    電極
７２０４    層
７２０５    電極
７５０１    基板
７５０２    下地膜
７５０３    ゲート電極
７５０４    電極
７５０５    ゲート絶縁膜
７５０６    チャネル形成領域
７５０７    ＬＤＤ領域
７５０８    不純物領域
７５０９    チャネル形成領域
７５１０    ＬＤＤ領域
７５１１    不純物領域
７５１２    層間絶縁物
７５１３    配線
７５１４    電極
７５１５    開口部
７５１６    層間絶縁物
７５１７    画素電極
７５１８    絶縁物
７５１９    層
７５２０    対向電極
７５２１    発光素子
７５２２    駆動トランジスタ
７５２３    容量素子
７５２４    電極
７５２５    容量素子
７６０１    基板
７６０２    下地膜
７６０３    画素電極
７６０４    電極
７６０５    配線
７６０６    配線
７６０７    Ｎ型半導体層
７６０８    Ｎ型半導体層
７６０９    半導体層
７６１０    ゲート絶縁膜
７６１１    絶縁膜
７６１２    ゲート電極
７６１３    電極
７６１４    層間絶縁物
７６１５    層
７６１６    対向電極
７６１７    発光素子
７６１８    駆動トランジスタ
７６１９    容量素子
７６２０    電極
７７０１    基板
７７０２    下地膜
７７０３    ゲート電極
７７０４    電極
７７０５    ゲート絶縁膜
７７０６    半導体層
７７０７    半導体層
７７０８    Ｎ型半導体層
７７１０    Ｎ型半導体層
７７１１    配線
７７１３    導電層
７７１４    画素電極
７７１５    絶縁物
７７１６    層
７７１７    対向電極
７７１８    発光素子
７７１９    駆動トランジスタ
７７２０    容量素子
７７２１    電極
７７２２    容量素子
７８０１    絶縁物
７８０２    絶縁物
７９０１    表示パネル
７９０２    画素部
７９０３    走査線駆動回路
７９０４    信号線駆動回路
７９１１    回路基板
７９１２    コントロール回路
７９１３    信号分割回路
７９１４    接続配線
８００１    チューナ
８００２    映像波増幅回路
８００３    映像信号処理回路
８００４    信号線駆動回路
８００５    音声波増幅回路
８００６    音声信号処理回路
８００７    スピーカー
８００８    制御回路
８００９    入力部
８０１０    表示パネル
８０１１    走査線駆動回路
８０１２    コントロール回路
８０１３    信号分割回路
８１０２    表示画面
８１０３    スピーカー
８１０４    操作スイッチ
８１１０    充電器
８１１２    筐体
８１１３    表示部
８１１６    操作キー
８１１７    スピーカー部
８２０１    表示パネル
８２０２    プリント配線基板
８２０３    画素部
８２０４    走査線駆動回路
８２０５    走査線駆動回路
８２０６    信号線駆動回路
８２０７    コントローラ
８２０８    ＣＰＵ
８２０９    メモリ
８２１０    電源回路
８２１１    音声処理回路
８２１２    送受信回路
８２１３    フレキシブル配線基板
８２１４    インターフェイス部
８２１５    アンテナ用ポート
８２１６    ＶＲＡＭ
８２１７    ＤＲＡＭ
８２１８    フラッシュメモリ
８２１９    インターフェース
８２２０    制御信号生成回路
８２２１    デコーダ
８２２２    レジスタ
８２２３    演算回路
８２２４    ＲＡＭ
８２２５    入力手段
８２２６    マイク
８２２７    スピーカー
８２２８    アンテナ
８３０１    表示パネル
８３１３    ＦＰＣ
８３３０    ハウジング
８３３１    プリント基板
８３３２    スピーカー
８３３３    マイクロフォン
８３３４    送受信回路
８３３５    信号処理回路
８３３６    入力手段
８３３７    バッテリー
８３３９    筐体
８５０１    スイッチ
８５０２    配線
８６０１    スイッチ
８６０２    配線
８６０３    ノード
８７０１    基板
８７０２    下地膜
８７０３    チャネル形成領域
８７０４    不純物領域
８７０５    低濃度不純物領域
８７０６    ゲート絶縁膜
８７０７    ゲート電極
８７０８    層間絶縁物
８７０９    電極
８７１０    層間絶縁物
８７１１    画素電極
８７１２    絶縁物
８７１３    層
８７１４    対向電極
８７１５    トランジスタ
８７１６    発光素子
８７１７    接合部
８７１８    無機絶縁膜
８７１９    配線
８７２０    電極
８７２１    電極
８７２２    サイドウォール
８７２３    トランジスタ
８７２４    電極
８９０１    信号線駆動回路
８９０２    走査線駆動回路
８９０３    画素部
８９０４    画素
８９０５    走査線駆動回路
８９０６    パルス出力回路
８９０７    パルス出力回路
８９０８    スイッチ
８９０９    スイッチ
９２０１    電流源トランジスタ
９２０２    切り替えトランジスタ
９２０３    スイッチ
９２０４    容量素子
９２０５    スイッチ
９２０６    スイッチ
９２０７    電流源
９２０８    負荷
９２０９    配線
９２１１    配線
９２１２    配線
９２１３    スイッチ
９３０１    電流源トランジスタ
９３０２    切り替えトランジスタ
９３０３    スイッチ
９３０４    容量素子
９３０５    スイッチ
９３０８    負荷
９３０９    配線
９３１２    配線
９３１３    スイッチ
９６０１    電流源トランジスタ
９６０３    切り替えスイッチ
９６０４    容量素子
９６０５    スイッチ
９６０６    スイッチ
９６０７    電流源
９６０８    負荷
９６０９    配線
９６１１    配線
９６１２    配線
９７０１    電車車両本体
９７０２    表示パネル
９７０３    表示パネル
９７０４    表示パネル
９８０１    電柱
９８０２    表示パネル
９８０３    移動体
９９０１    車体
９９０２    表示パネル
１０００１    ユニットバス
１０００２    表示パネル
１０１０１    飛行機車体
１０１０２    表示パネル
１０１０３    ヒンジ部
２６１０１    基板
２６１０２    下地膜
２６１０３    チャネル形成領域
２６１０５    不純物領域
２６１０６    チャネル形成領域
２６１０７    ＬＤＤ領域
２６１０８    不純物領域
２６１０９    ゲート絶縁膜
２６１１０    ゲート電極
２６１１１    上部電極
２６１１２    層間絶縁物
２６１１３    配線
２６１１４    画素電極
２６１１５    層間絶縁物
２６１１６    層
２６１１７    対向電極
２６１１８    駆動トランジスタ
２６１１９    容量素子
２６１２０    発光素子
２６２０２    領域
２６３０１    上部電極
２６３０２    容量素子
２７１０１    基板
２７１０２    下地膜
２７１０３    チャネル形成領域
２７１０５    不純物領域
２７１０６    ゲート絶縁膜
２７１０７    ゲート電極
２７１０８    電極
２７１０９    層間絶縁物
２７１１０    配線
２７１１１    電極
２７１１２    層間絶縁物
２７１１３    画素電極
２７１１４    電極
２７１１５    層間絶縁物
２７１１６    層
２７１１７    対向電極
２７１１８    駆動トランジスタ
２７１１９    容量素子
２７１２０    発光素子
４５０１Ａ    電流源
４５０２Ａ    電流源回路
４５０３Ａ    スイッチ
４９０２Ａ    走査線駆動回路
４９０２Ｂ    走査線駆動回路
５１０１Ａ    電流源トランジスタ
５１０１Ｂ    電流源トランジスタ
５１０２Ａ    切り替えトランジスタ
５１０２Ｂ    切り替えトランジスタ
５１０３Ａ    スイッチＡ
５１０３Ｂ    スイッチＢ
５１０５Ａ    配線Ａ
５１０５Ｂ    配線Ｂ
５１１５Ａ    配線Ａ
５１１５Ｂ    配線Ｂ
５１１６Ａ    スイッチＡ
５１１６Ｂ    スイッチＢ
７２０６Ｂ    カラーフィルター
７２０６Ｇ    カラーフィルター
７２０６Ｒ    カラーフィルター
８４１０１    筐体
８４１０２    支持台
８４１０３    表示部
８４２０１    本体
８４２０２    表示部
８４２０３    受像部
８４２０４    操作キー
８４２０５    外部接続ポート
８４２０６    シャッター
８４３０１    本体
８４３０２    筐体
８４３０３    表示部
８４３０４    キーボード
８４３０５    外部接続ポート
８４３０６    ポインティングマウス
８４４０１    本体
８４４０２    表示部
８４４０３    スイッチ
８４４０４    操作キー
８４４０５    赤外線ポート
８４５０１    本体
８４５０２    筐体
８４５０３    表示部Ａ
８４５０４    表示部Ｂ
８４５０５    部
８４５０６    操作キー
８４５０７    スピーカー部
８４６０１    本体
８４６０２    表示部
８４６０３    イヤホン
８４６０４    支持部
８４７０１    筐体
８４７０２    表示部
８４７０３    スピーカー部
８４７０４    操作キー
８４７０５    記憶媒体挿入部
８４８０１    本体
８４８０２    表示部
８４８０３    操作キー
８４８０４    スピーカー
８４８０５    シャッター
８４８０６    受像部
８４８０７    アンテナ
９３０６Ａ    スイッチ
９３０７Ａ    電流源
９３１１Ａ    配線
【図１】
2015014795.tif 000003
【図２】
2015014795.tif 000004
【図３】
2015014795.tif 000005
【図４】
2015014795.tif 000006
【図５】
2015014795.tif 000007
【図６】
2015014795.tif 000008
【図７】
2015014795.tif 000009
【図８】
2015014795.tif 000010
【図９】
2015014795.tif 000011
【図１０】
2015014795.tif 000012
【図１１】
2015014795.tif 000013
【図１２】
2015014795.tif 000014
【図１３】
2015014795.tif 000015
【図１４】
2015014795.tif 000016
【図１５】
2015014795.tif 000017
【図１６】
2015014795.tif 000018
【図１７】
2015014795.tif 000019
【図１８】
2015014795.tif 000020
【図１９】
2015014795.tif 000021
【図２０】
2015014795.tif 000022
【図２１】
2015014795.tif 000023
【図２２】
2015014795.tif 000024
【図２３】
2015014795.tif 000025
【図２４】
2015014795.tif 000026
【図２５】
2015014795.tif 000027
【図２６】
2015014795.tif 000028
【図２７】
2015014795.tif 000029
【図２８】
2015014795.tif 000030
【図２９】
2015014795.tif 000031
【図３０】
2015014795.tif 000032
【図３１】
2015014795.tif 000033
【図３２】
2015014795.tif 000034
【図３３】
2015014795.tif 000035
【図３４】
2015014795.tif 000036
【図３５】
2015014795.tif 000037
【図３６】
2015014795.tif 000038
【図３７】
2015014795.tif 000039
【図３８】
2015014795.tif 000040
【図３９】
2015014795.tif 000041
【図４０】
2015014795.tif 000042
【図４１】
2015014795.tif 000043
【図４２】
2015014795.tif 000044
【図４３】
2015014795.tif 000045
【図４４】
2015014795.tif 000046
【図４５】
2015014795.tif 000047
【図４６】
2015014795.tif 000048
【図４７】
2015014795.tif 000049
【図４８】
2015014795.tif 000050
【図４９】
2015014795.tif 000051
【図５０】
2015014795.tif 000052
【図５１】
2015014795.tif 000053
【図５２】
2015014795.tif 000054
【図５３】
2015014795.tif 000055
【図５４】
2015014795.tif 000056
【図５５】
2015014795.tif 000057
【図５６】
2015014795.tif 000058
【図５７】
2015014795.tif 000059
【図５８】
2015014795.tif 000060
【図５９】
2015014795.tif 000061
【図６０】
2015014795.tif 000062
【図６１】
2015014795.tif 000063
【図６２】
2015014795.tif 000064
【図６３】
2015014795.tif 000065
【図６４】
2015014795.tif 000066
【図６５】
2015014795.tif 000067
【図６６】
2015014795.tif 000068
【図６７】
2015014795.tif 000069
【図６８】
2015014795.tif 000070
【図６９】
2015014795.tif 000071
【図７０】
2015014795.tif 000072
【図７１】
2015014795.tif 000073
【図７２】
2015014795.tif 000074
【図７３】
2015014795.tif 000075
【図７４】
2015014795.tif 000076
【図７５】
2015014795.tif 000077
【図７６】
2015014795.tif 000078
【図７７】
2015014795.tif 000079
【図７８】
2015014795.tif 000080
【図７９】
2015014795.tif 000081
【図８０】
2015014795.tif 000082
【図８１】
2015014795.tif 000083
【図８２】
2015014795.tif 000084
【図８３】
2015014795.tif 000085
【図８４】
2015014795.tif 000086
【図８５】
2015014795.tif 000087
【図８６】
2015014795.tif 000088
【図８７】
2015014795.tif 000089
【図８８】
2015014795.tif 000090
【図８９】
2015014795.tif 000091
【図９０】
2015014795.tif 000092
【図９１】
2015014795.tif 000093
【図９２】
2015014795.tif 000094
【図９３】
2015014795.tif 000095
【図９４】
2015014795.tif 000096
【図９５】
2015014795.tif 000097
【図９６】
2015014795.tif 000098
【図９７】
2015014795.tif 000099
【図９８】
2015014795.tif 000100
【図９９】
2015014795.tif 000101
【図１００】
2015014795.tif 000102
【図１０１】
2015014795.tif 000103