(57)【要約】【課題】駆動トランジスタの実際の閾値電圧シフト量と、累積ストレスから算出される閾値電圧シフト量との誤差を抑制できる表示装置およびその駆動方法を提供する。【解決手段】表示装置は、発光素子（有機ＥＬ素子１０４）、及び、発光素子に電流を供給することにより発光素子を発光させる駆動トランジスタ１０１を備える発光画素１００からなる表示部６と、駆動トランジスタ１０１のゲート−ソース間に印加する信号電圧を供給する信号線駆動回路５と、信号線駆動回路５を制御する制御回路２と、を備え、制御回路２は、信号電圧をゼロでない値に維持する劣化期間における駆動トランジスタ１０１の閾値電圧の劣化量、及び、信号電圧をゼロに維持する回復期間における前記駆動トランジスタ１０１の閾値電圧の回復量に基づいて、駆動トランジスタ１０１の閾値電圧シフト量を算出し、閾値電圧シフト量に応じて信号電圧を補正する。【選択図】図１６
2015114483.tif 000002
【特許請求の範囲】
【請求項１】
発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備える発光画素からなる表示部と、
前記駆動トランジスタのゲート−ソース間に印加する信号電圧を供給する信号線駆動回路と、
前記信号線駆動回路を制御する制御回路と、を備え、
前記制御回路は、
前記信号電圧をゼロでない値に維持する劣化期間における前記駆動トランジスタの閾値電圧の劣化量、及び、前記信号電圧をゼロに維持する回復期間における前記駆動トランジスタの閾値電圧の回復量に基づいて、前記駆動トランジスタの閾値電圧シフト量を算出し、
前記閾値電圧シフト量に応じて前記信号電圧を補正する
表示装置。
【請求項２】
前記制御回路は、
予め定められた参照電圧を前記信号電圧とする場合の印加時間と閾値電圧シフト量との関係を示す代表劣化曲線を参照し、
前記代表劣化曲線上の前記閾値電圧シフト量に対応する前記印加時間の値を累積換算時間として記憶し、
前記信号電圧がゼロでない場合に、前記劣化期間の長さを、前記劣化量だけ前記参照電圧の印加により前記駆動トランジスタの閾値電圧を劣化させる場合に要する時間である換算時間に変換し、
前記劣化期間の開始時点における前記累積換算時間に前記換算時間を加えることにより、前記劣化期間の終了時点における前記累積換算時間を算出し、
前記劣化期間の終了時点における前記累積換算時間に対応する前記代表劣化曲線上の点における前記閾値電圧シフト量の値を特定することにより、前記劣化期間の終了時点における前記閾値電圧シフト量を算出する
請求項１に記載の表示装置。
【請求項３】
前記制御回路は、
前記回復期間の開始時点における前記閾値電圧シフト量から前記回復量を減算することにより前記回復期間の終了時点における前記閾値電圧シフト量を算出し、
前記回復期間の終了時点における前記閾値電圧シフト量に対応する前記代表劣化曲線上の点の前記印加時間の値を算出することにより、前記回復期間の終了時点における前記累積換算時間を算出する
請求項２に記載の表示装置。
【請求項４】
前記制御回路は、
ｔｄ＿ｒｅｆを前記換算時間、Ｖｇｓ＿ｒｅｆを前記参照電圧、Ｖｇｓ＿ｄを前記信号電圧、Ｖｔｈ０を前記信号電圧印加前の前記駆動トランジスタの閾値電圧、α、β及びＶｏｆｆｓｅｔを予め定められた定数として、前記劣化期間の長さｔｄを次式
【数１】
2015114483.tif 000015
により前記換算時間ｔｄ＿ｒｅｆに変換し、
Ａ０を定数、Ｅａを閾値電圧シフトの活性化エネルギー、ｋをボルツマン定数、Ｔを温度として、前記劣化量ΔＶｔｈ＿ｄを次式
【数２】
2015114483.tif 000016
及び
【数３】
2015114483.tif 000017
を用いて算出する
請求項２又は３に記載の表示装置。
【請求項５】
前記制御回路は、
ΔＶｔｈ＿ｉｎｉを前記回復期間の開始時点における前記閾値電圧シフト量、ｔｒを前記回復期間の長さ、τ０を係数、Ｅτを前記駆動トランジスタにおけるゲート絶縁膜からキャリアが脱出する時定数τの活性化エネルギー、ｋをボルツマン定数、Ｔを温度、γを予め定められた定数として、前記回復量ΔＶｔｈ＿ｒを次式
【数４】
2015114483.tif 000018
及び
【数５】
2015114483.tif 000019
を用いて算出する
請求項１〜４のいずれか１項に記載の表示装置。
【請求項６】
発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備える発光画素からなる表示部と、
前記駆動トランジスタのゲート−ソース間に印加する信号電圧を供給する信号線駆動回路と、
前記信号線駆動回路を制御する制御回路と、を備える表示装置の駆動方法であって、
前記信号電圧をゼロでない値に維持する劣化期間における前記駆動トランジスタの閾値電圧の劣化量、及び、前記信号電圧をゼロに維持する回復期間における前記駆動トランジスタの閾値電圧の回復量に基づいて、前記駆動トランジスタの閾値電圧シフト量を算出するステップと、
前記閾値電圧シフト量に応じて前記信号電圧を補正するステップと、を含む
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、発光素子を発光させるための駆動トランジスタを備える表示装置に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイに代わる次世代のフラットパネルディスプレイの一つとして、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬディスプレイが注目されている。有機ＥＬディスプレイ等のアクティブマトリクス方式の表示装置には、駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１０４１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＴＦＴでは、通電時のゲート−ソース間電圧などの電圧ストレスにより、ＴＦＴの閾値電圧がシフトし、そのシフト量はゲート−ソース間電圧により正もしくは負の方向に変化する。そして、閾値電圧の経時的なシフトは、有機ＥＬへの供給電流量変動の原因となるため、表示装置の輝度制御に影響し、表示品質を悪化させてしまうという問題が生じる。
【０００５】
閾値電圧シフトによる有機ＥＬの輝度変化の影響を抑制するために、ゲート−ソース間に印加される映像信号電圧を、閾値電圧シフト量だけオフセットして、有機ＥＬに所望の電流量を供給する方法が考えられる（例えば、特許文献１）。閾値電圧シフト量を推測する方法の一例として、映像信号電圧の履歴から計算された累積のゲート−ソース間の電圧（Ｖｇｓ）ストレス量に基づいて推測する方法が考えられる。しかしながら、実際のディスプレイの動作状況は、常に稼働状態にあるわけではなく、非稼働時間が存在し、非稼働時間におけるＴＦＴでは、Ｖｇｓに依存して閾値電圧シフトが部分的に回復する場合があるため、累積ストレス量に基づいて推測される閾値電圧シフト量と、実際の閾値電圧シフト量との間に誤差が生じ、その誤差が時間経過とともに蓄積される。したがって、ＴＦＴの実際の閾値電圧に対して、推測される閾値電圧シフト量と、実際の閾値電圧シフト量とが時間経過とともに乖離するため、推測される閾値電圧シフト量に基づいて決定された映像信号電圧のオフセット量を用いると、有機ＥＬに所望の大きさの電流を供給できないという問題がある。
【０００６】
本開示は、上述の問題に鑑みてなされたものであり、駆動トランジスタに印加する電圧を補正するために算出された閾値電圧シフト量と、実際の閾値電圧シフト量との誤差を抑制できる表示装置およびその駆動方法を提供する。
【課題を解決するための手段】
【０００７】
本開示における表示装置は、発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備える発光画素からなる表示部と、前記駆動トランジスタのゲート−ソース間に印加する信号電圧を供給する信号線駆動回路と、前記信号線駆動回路を制御する制御回路と、を備え、前記制御回路は、前記信号電圧をゼロでない値に維持する劣化期間における前記駆動トランジスタの閾値電圧の劣化量、及び、前記信号電圧をゼロに維持する回復期間における前記駆動トランジスタの閾値電圧の回復量に基づいて、前記駆動トランジスタの閾値電圧シフト量を算出し、前記閾値電圧シフト量に応じて前記信号電圧を補正する。
【発明の効果】
【０００８】
本開示によれば、駆動トランジスタに印加する電圧を補正するために算出された閾値電圧シフト量と、実際の閾値電圧シフト量との誤差を抑制できる表示装置およびその駆動方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】ＴＦＴの伝達特性の概要を示した図である。
【図２】ＴＦＴのストレス印加時間と閾値電圧シフトΔＶｔｈとのモデル化された関係を示すグラフである。
【図３】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図４】ＴＦＴの放置時の伝達特性の経時変化を示すグラフである。
【図５】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図６】ＴＦＴの放置時の伝達特性の経時変化を示すグラフである。
【図７】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図８】ストレス印加工程と放置工程とを繰り返す場合のＴＦＴの閾値電圧シフトの経時変化を示すグラフである。
【図９】ストレス印加工程と放置工程とを繰り返す場合のＴＦＴにおける閾値電圧シフトの経時変化の概要を示すグラフである。
【図１０】実施の形態の表示装置の電気的な構成を示すブロック図である。
【図１１】実施の形態の表示装置における発光画素の構成を示す回路図である。
【図１２】劣化期間の長さに対する閾値電圧の劣化量の関係を示すグラフである。
【図１３】駆動トランジスタに信号電圧が印加される場合の制御回路の動作を示すフローチャートである。
【図１４】駆動トランジスタに信号電圧が印加されない場合の制御回路の動作を示すフローチャートである。
【図１５】駆動トランジスタに印加される信号電圧が変動する場合の閾値電圧シフト量の経時変化の概要を示すグラフである。
【図１６】駆動トランジスタに印加される信号電圧が変動する場合の代表劣化曲線上の点の移動の様子を示す概要図である。
【発明を実施するための形態】
【００１０】
（本開示の基礎となる知見）
以下、本開示の詳細を説明する前に、本開示の基礎となる知見について説明する。
【００１１】
有機ＥＬ表示装置の発光画素に含まれる駆動トランジスタの閾値電圧について説明する。ＴＦＴからなる駆動トランジスタにおいては、電圧を印加すると閾値電圧が経時的に変化する。すなわち、駆動トランジスタのゲート電極にバイアスが印加されると、ゲート絶縁膜に、正バイアス印加時には電子が注入され、負バイアス印加時にはホールが注入されるため、正又は負の閾値電圧シフトが起こる。図１は、駆動トランジスタのゲート−ソース間に印加されるゲート−ソース間電圧Ｖｇｓ（映像信号電圧）と、ドレイン−ソース間を流れる電流Ｉｄｓ（有機ＥＬへの供給電流）との関係（伝達特性）の概要を示すグラフである。図１において、破線が使用開始時における駆動トランジスタの伝達特性を示し、実線が電圧印加により閾値電圧が変化した後の伝達特性を示す。図１に示されるように、ＴＦＴでは、ゲート−ソース間への電圧印加により、閾値電圧がＶｔｈ０からＶｔｈにシフトする。これに伴い、使用開始時に、目標電流を得るために必要とされた印加電圧を、閾値電圧シフト後に印加しても、目標電流を得られず、有機ＥＬに所望の大きさの電流を供給できない。
【００１２】
そこで、本開示の基礎となる知見に係る有機ＥＬ表示装置においては、閾値電圧シフトによる有機ＥＬの輝度変化の影響を抑制するために、ゲート−ソース間電圧Ｖｇｓが、閾値電圧シフト量ΔＶｔｈだけオフセットされる。ゲート−ソース間電圧Ｖｇｓのオフセット量は、ゲート−ソース間電圧Ｖｇｓの履歴から計算された駆動トランジスタへの累積ストレス量に基づいて決定される。例えば、駆動トランジスタに所定のストレス（ゲート−ソース間電圧）を印加した場合の、印加時間と閾値電圧シフト量ΔＶｔｈとの関係を、実験等により求めて、累積ストレス量に対する閾値電圧シフト量ΔＶｔｈを予測するモデルを作成する。図２は、ストレス印加時間と閾値電圧シフト量ΔＶｔｈとのモデル化された関係を示すグラフである。図２に示されるようなモデルを用いて、累積ストレス量に対応する閾値電圧シフト量ΔＶｔｈを補償するようにゲート−ソース間電圧Ｖｇｓのオフセット量が決定される。
【００１３】
しかしながら、実際のＴＦＴでは、電圧が印加されない場合に閾値電圧シフトが部分的に回復する。すなわち、ＴＦＴのゲートのバイアスが０Ｖの状態になると、ゲート絶縁膜に注入された電子又はホールが、環境温度の熱エネルギーによりゲート絶縁膜から脱出し、閾値電圧シフトの回復が起こる。そのため、累積ストレス量に基づいて決定されるオフセット量と、閾値電圧シフト量ΔＶｔｈとの間に誤差が生じ、その誤差が時間経過とともに蓄積される。
【００１４】
ここで、上述した、閾値電圧シフトの回復について確認した実験結果について説明する。本実験においては、ＴＦＴにストレスとして２０Ｖのゲート−ソース間電圧を３０分間印加するストレス印加工程と、ＴＦＴのゲート−ソース間電圧を０Ｖとして３時間放置する放置工程とが繰り返された。ストレス印加工程においては、ゲート電位Ｖｇが２０Ｖ、ソース電位Ｖｓ及びドレイン電位Ｖｄが０Ｖとされ、放置工程においては、ゲート電位Ｖｇ、ソース電位Ｖｓ及びドレイン電位Ｖｄが０Ｖとされた。実験には、膜厚２２０ｎｍのシリコン窒化物膜及び膜厚５０ｎｍのシリコン酸化物膜からなるゲート絶縁膜と、膜厚９０ｎｍの酸化物半導体からなる半導体層とを備えるＴＦＴが用いられた。また、本実験における環境温度は４５℃に維持された。
【００１５】
上記実験の結果を図３〜図８を用いて説明する。
【００１６】
図３は、第１回目のストレス印加工程におけるＴＦＴの伝達特性の経時変化を示す図である。図中の黒矢印は時間の経過を示す（以下の図４〜７について同じ）。図３から、伝達特性を表す曲線が、経時的に右側にシフトしていること、すなわち、ＴＦＴの閾値電圧が正方向にシフトしていることが確認される。
【００１７】
図４は、第１回目のストレス印加工程後の第１回目の放置工程におけるＴＦＴの伝達特性の経時変化を示す図である。図４から、伝達特性を表す曲線が、経時的に左側にシフトしていること、すなわち、ＴＦＴの閾値電圧が負方向にシフトしていることが確認される。
【００１８】
図５、図６及び図７は、それぞれ、第２回目のストレス印加工程、第２回目の放置工程及び第３回目のストレス印加工程におけるＴＦＴの伝達特性の経時変化を示す図である。図５、図６及び図７から、図３及び図４と同様に、ストレス印加工程においては、ＴＦＴの閾値電圧が正方向にシフトしていること、及び、放置工程においては、閾値電圧が負方向にシフトしていること、すなわち、閾値電圧が回復していることが確認される。
【００１９】
図８は、閾値電圧シフトの経時変化を示すグラフである。図８に示されるように、ストレス印加工程においては、閾値電圧が正方向にシフトし、放置工程においては、閾値電圧が回復して負方向にシフトしていることが確認される。
【００２０】
ここで、上記モデルを用いて求められる閾値電圧シフトと、実際のＴＦＴにおける閾値電圧シフトとを比較する。図９は、ＴＦＴにおいてストレス印加工程と放置工程とを繰り返す場合の閾値電圧シフトの概要を示すグラフである。図９には、上記モデルに基づいて求められる閾値電圧シフト（点線）と、実際のＴＦＴにおける閾値電圧シフト（実線）が示されている。図９に示されるとおり、実際のＴＦＴにおいては、放置時に閾値電圧シフトが部分的に回復する。一方、上記モデルでは、当該回復の影響について考慮されていない。このため、累積ストレスから推測される閾値電圧シフト量と、実際の閾値電圧シフト量との間に誤差が生じ、その誤差が時間経過とともに蓄積される。したがって、推測される閾値電圧シフト量と、実際の閾値電圧シフト量とが時間経過とともに乖離するため、推測される閾値電圧シフト量に基づいて決定された映像信号電圧のオフセット量を用いると、有機ＥＬに所望の大きさの電流を供給できないという問題がある。
【００２１】
以下、このような問題を抑制し得る本開示に係る表示装置及びその駆動方法について説明する。
【００２２】
（本開示の概要）
本開示の一態様に係る表示装置は、発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備える発光画素からなる表示部と、前記駆動トランジスタのゲート−ソース間に印加する信号電圧を供給する信号線駆動回路と、前記信号線駆動回路を制御する制御回路と、を備え、前記制御回路は、前記信号電圧をゼロでない値に維持する劣化期間における前記駆動トランジスタの閾値電圧の劣化量、及び、前記信号電圧をゼロに維持する回復期間における前記駆動トランジスタの閾値電圧の回復量に基づいて、前記駆動トランジスタの閾値電圧シフト量を算出し、前記閾値電圧シフト量に応じて前記信号電圧を補正する。
【００２３】
この表示装置によれば、閾値電圧の劣化量だけでなく回復量にも基づいて駆動トランジスタの閾値電圧シフト量が算出されるため、算出された閾値電圧シフト量と、実際の閾値電圧シフト量との誤差を抑制することができる。また、この表示装置によれば、算出された閾値電圧シフト量と実際の閾値電圧シフト量との誤差が抑制されるため、駆動トランジスタから発光素子へ実際に供給される電流量と所望の電流量との誤差を抑制することができる。これにより、表示装置の表示品質の劣化が抑制される。
【００２４】
また、本開示の一態様に係る表示装置では、前記制御回路は、予め定められた参照電圧を前記信号電圧とする場合の印加時間と閾値電圧シフト量との関係を示す代表劣化曲線を参照し、前記代表劣化曲線上の前記閾値電圧シフト量に対応する前記印加時間の値を累積換算時間として記憶し、前記信号電圧がゼロでない場合に、前記劣化期間の長さを、前記劣化量だけ前記参照電圧の印加により前記駆動トランジスタの閾値電圧を劣化させる場合に要する時間である換算時間に変換し、前記劣化期間の開始時点における前記累積換算時間に前記換算時間を加えることにより、前記劣化期間の終了時点における前記累積換算時間を算出し、前記劣化期間の終了時点における前記累積換算時間に対応する前記代表劣化曲線上の点における前記閾値電圧シフト量の値を特定することにより、前記劣化期間の終了時点における前記閾値電圧シフト量を算出する構成としてもよい。
【００２５】
この構成によれば、代表劣化曲線を用いることにより、任意の信号電圧を印加する場合の累積された劣化量を一つの曲線上の点で表現することができる。また、劣化量の算出においては、信号電圧印加時点において累積された劣化量の影響を反映させることができる。
【００２６】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記回復期間の開始時点における前記閾値電圧シフト量から前記回復量を減算することにより前記回復期間の終了時点における前記閾値電圧シフト量を算出し、前記回復期間の終了時点における前記閾値電圧シフト量に対応する前記代表劣化曲線上の点の前記印加時間の値を算出することにより、前記回復期間の終了時点における前記累積換算時間を算出する構成としてもよい。
【００２７】
この構成によれば、回復量についても、代表劣化曲線上の点で表現されるため、劣化期間及び回復期間の全期間における閾値電圧シフト量を、一つの代表劣化曲線上の点で表現できる。これにより、累積された閾値電圧シフト量の算出をより簡易化することができる。
【００２８】
また、本開示の一態様に係る表示装置では、前記制御回路は、ｔｄ＿ｒｅｆを前記換算時間、Ｖｇｓ＿ｒｅｆを前記参照電圧、Ｖｇｓ＿ｄを前記信号電圧、Ｖｔｈ０を前記信号電圧印加前の前記駆動トランジスタの閾値電圧、α、β及びＶｏｆｆｓｅｔを予め定められた定数として、前記劣化期間の長さｔｄを次式
【数１】
2015114483.tif 000003
により前記換算時間ｔｄ＿ｒｅｆに変換し、Ａ０を定数、Ｅａを閾値電圧シフトの活性化エネルギー、ｋをボルツマン定数、Ｔを温度として、前記劣化量ΔＶｔｈ＿ｄを次式
【数２】
2015114483.tif 000004
及び
【数３】
2015114483.tif 000005
を用いて算出する構成としてもよい。
【００２９】
この構成によれば、実験結果などに基づいて、定数（α、β、Ｖｏｆｆｓｅｔ、Ａ０、Ｅａ）の値を定めることで、精度よく劣化量を算出することができる。
【００３０】
また、本開示の一態様に係る表示装置では、前記制御回路は、ΔＶｔｈ＿ｉｎｉを前記回復期間の開始時点における前記閾値電圧シフト量、ｔｒを前記回復期間の長さ、τ０を係数、Ｅτを前記駆動トランジスタにおけるゲート絶縁膜からキャリアが脱出する時定数τの活性化エネルギー、ｋをボルツマン定数、Ｔを温度、γを予め定められた定数として、前記回復量ΔＶｔｈ＿ｒを次式
【数４】
2015114483.tif 000006
及び
【数５】
2015114483.tif 000007
を用いて算出する構成としてもよい。
【００３１】
この構成によれば、実験結果などに基づいて、定数（τ０、Ｅτ、γ）の値を定めることで、精度よく回復量を算出することができる。
【００３２】
また、本開示の一態様に係る表示装置の駆動方法は、発光素子、及び、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタを備える発光画素からなる表示部と、前記駆動トランジスタのゲート−ソース間に印加する信号電圧を供給する信号線駆動回路と、前記信号線駆動回路を制御する制御回路と、を備える表示装置の駆動方法であって、前記信号電圧をゼロでない値に維持する劣化期間における前記駆動トランジスタの閾値電圧の劣化量、及び、前記信号電圧をゼロに維持する回復期間における前記駆動トランジスタの閾値電圧の回復量に基づいて、前記駆動トランジスタの閾値電圧シフト量を算出するステップと、前記閾値電圧シフト量に応じて前記信号電圧を補正するステップと、を含む。
【００３３】
この表示装置の駆動方法によれば、閾値電圧の劣化量だけでなく回復量にも基づいて駆動トランジスタの閾値電圧シフト量が算出されるため、算出された閾値電圧シフト量と、実際の閾値電圧シフト量との誤差を抑制することができる。また、この表示装置の駆動方法によれば、算出された閾値電圧シフト量と実際の閾値電圧シフト量との誤差が抑制されるため、駆動トランジスタから発光素子へ実際に供給される電流量と所望の電流量との誤差を抑制することができる。
【００３４】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００３５】
なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するのであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
【００３６】
（実施の形態）
［１．表示装置の概要］
以下、本開示の実施の形態について、図面を参照しながら説明する。
【００３７】
図１０は、本実施の形態の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２、メモリ３、走査線駆動回路４、信号線駆動回路５及び表示部６を備える。
【００３８】
図１１は、本実施の形態の表示装置１における表示部６が有する発光画素の回路構成の一例を示す図である。
【００３９】
以下で、図１０及び図１１に示された各構成要素の機能などについて説明する。
【００４０】
制御回路２は、走査線駆動回路４、信号線駆動回路５、表示部６及びメモリ３の制御を行う回路である。メモリ３には、各発光画素１００の駆動トランジスタ１０１の特性及び累積ストレスなどの補正データが記憶されている。制御回路２は、メモリ３に書き込まれた補正データを読み出し、外部から入力された映像信号に基づいた信号電圧を、その補正データに基づいて補正して、信号線駆動回路５へと出力する。
【００４１】
表示部６は、行列状に配列された複数の発光画素１００からなり、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
【００４２】
走査線駆動回路４は、表示部６の各行に設けられた走査線１２０に走査信号を出力することにより、発光画素１００の有するスイッチングトランジスタ１０２の導通・非導通を制御する機能を有する駆動回路である。
【００４３】
信号線駆動回路５は、表示部６の各列に設けられた信号線１１０に接続されており、映像信号に基づいた信号電圧を発光画素１００へ出力する機能を有する駆動回路である。
【００４４】
発光画素１００は、走査線駆動回路４及び信号線駆動回路５からの信号により、発光を制御される画素である。発光画素１００は、図１１に示されるように、駆動トランジスタ１０１、スイッチングトランジスタ１０２、コンデンサ１０３、有機ＥＬ素子１０４、信号線１１０、走査線１２０、電源線１３０及び共通電極１４０を備える。
【００４５】
駆動トランジスタ１０１は、ゲート電極がコンデンサ１０３の一方の電極に、ソース電極が有機ＥＬ素子１０４のアノード電極に、ドレイン電極がコンデンサ１０３の他方の電極及び電源線１３０に、それぞれ接続された駆動素子である。駆動トランジスタ１０１は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１０４に供給する。駆動トランジスタ１０１は、例えば、ｎ型ＴＦＴで構成される。
【００４６】
スイッチングトランジスタ１０２は、ゲート電極が走査線１２０に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１０１のゲート電極に接続され、ソース電極及びドレイン電極の他方が信号線１１０に接続されたスイッチング素子である。
【００４７】
コンデンサ１０３は、一方の電極が駆動トランジスタ１０１のゲート電極に接続され、他方の電極が駆動トランジスタ１０１のドレイン電極に接続された容量素子である。コンデンサ１０３は、信号線１１０から供給された信号電圧に対応した電荷を保持する。例えば、スイッチングトランジスタ１０２が非導通状態となった後も、直前のゲート電圧を維持し、継続して駆動トランジスタ１０１から有機ＥＬ素子１０４へ駆動電流を供給する機能を有する。
【００４８】
有機ＥＬ素子１０４は、カソード電極が共通電極１４０に接続され、アノード電極が駆動トランジスタ１０１のソース電極に接続された発光素子であり、駆動トランジスタ１０１から供給される電流に応じて発光する。
【００４９】
信号線１１０は、信号線駆動回路５に接続され、発光画素１００を含む画素列に属する各発光画素１００へ接続され、映像信号に基づいた信号電圧を各画素へ供給する機能を有する。
【００５０】
走査線１２０は、走査線駆動回路４に接続され、発光画素１００を含む画素行に属する各発光画素１００に接続されている。これにより、走査線１２０は、発光画素１００を含む画素行に属する各発光画素１００へ上記信号電圧を書き込むタイミングを供給する機能を有する。
【００５１】
電源線１３０は、駆動トランジスタ１０１のドレイン電極に電圧を印加するための配線である。
【００５２】
共通電極１４０は、有機ＥＬ素子１０４のカソード電極に電圧を印加するための電極である。
【００５３】
ここで、図１１に示された発光画素１００の有機ＥＬ素子１０４の発光動作について説明する。
【００５４】
信号線駆動回路５から供給された信号電圧は、スイッチングトランジスタ１０２を介して駆動トランジスタ１０１のゲート電極へと印加される。駆動トランジスタ１０１は、ゲート電極に印加された信号電圧に応じた電流を、ソース−ドレイン間に流す。このソース−ドレイン間電流が、有機ＥＬ素子１０４へと流れることにより、ソース−ドレイン間電流に応じた発光輝度で有機ＥＬ素子１０４が発光する。
【００５５】
各発光画素１００の有機ＥＬ素子１０４が発光する原理は、上述のとおりである。次に、複数の発光画素１００からなる表示部６によって画像を表示する場合の動作について説明する。
【００５６】
信号線駆動回路５が、全ての信号線１１０に信号電圧を一定期間出力する。この出力期間中に、走査線駆動回路４が走査信号を一つの行の走査線１２０に供給する。走査信号が供給されると、該当する行の発光画素１００のスイッチングトランジスタ１０２が導通状態となる。そして、各信号線１１０に供給されている信号電圧が、該当する発光画素１００の駆動トランジスタ１０１のゲート電極に印加される。信号電圧の大きさに応じて駆動トランジスタ１０１のソース−ドレイン間電流が制御されるので、その電流量に応じて有機ＥＬ素子１０４が発光する。発光は、次にその行の走査線１２０に走査信号が供給されるまでの１フレーム期間継続する。
【００５７】
走査線駆動回路４が、一つの行の走査線１２０に走査信号を供給してから、次の行の走査線１２０に走査信号を供給するまでに、信号線駆動回路５が次の信号電圧を全ての信号線１１０に供給する。すると、前の行の発光画素１００と同様に、走査信号が供給されたタイミングで、次の行の発光画素１００の駆動トランジスタ１０１のゲート電極に信号電圧が印加される。そして、有機ＥＬ素子１０４は、その信号電圧に応じた信号電流により、１フレーム期間発光する。
【００５８】
信号線駆動回路５が信号電圧を信号線１１０上に供給し、走査線駆動回路４が走査線１２０に走査信号を供給するたびに、上記の動作と同様にして、走査信号が供給された行の発光画素１００の有機ＥＬ素子１０４が１フレーム期間発光する。
【００５９】
以上のように、表示部６全体の有機ＥＬ素子１０４がそれぞれ供給された信号電圧の大きさに応じた明るさで時間差を持ちながら発光し、表示部６が全体として画像表示を行う。
【００６０】
また、有機ＥＬ素子１０４の発光が停止される場合には、制御回路２は信号線１１０に供給される信号電圧をゼロにし、駆動トランジスタ１０１のゲート−ソース間に印加される電圧もゼロとされる。
【００６１】
［２．閾値電圧シフト補正］
上述したとおり、表示装置１の有機ＥＬ素子１０４の発光が制御されるが、駆動トランジスタ１０１の閾値電圧が、図９に示されるようにシフトするため、所望の輝度で有機ＥＬ素子１０４を発光させるためには、信号電圧を補正する必要がある。以下、閾値電圧シフト量の算出方法及び閾値電圧シフト量に基づく信号電圧の補正方法について説明する。
【００６２】
［２−１．閾値電圧の劣化量の算出方法］
まず、駆動トランジスタ１０１に印加する信号電圧をゼロでない値に維持する期間（以下、「劣化期間」という。）における閾値電圧シフト量（以下、「劣化量」という）を算出する方法について図１２を用いて説明する。図１２は、酸化物半導体からなる半導体層を備える駆動トランジスタ１０１のゲート−ソース間に、所定の電圧Ｖｇｓを印加した場合の、劣化期間の長さｔｄに対する閾値電圧の劣化量ΔＶｔｈの関係を示すグラフである。図１２においては、駆動トランジスタ１０１のゲート−ソース間電圧Ｖｇｓから、駆動トランジスタ１０１の初期閾値電圧Ｖｔｈ０（ストレス印加前の閾値電圧）を引いた電圧が、＋６Ｖ、＋３Ｖ及び−１Ｖである三通りの実験結果が示されている。
【００６３】
ここで、図１２に示される実験結果のグラフをフィッティングすることにより、駆動トランジスタ１０１の閾値電圧の劣化量ΔＶｔｈ＿ｄを関数で表現する方法について説明する。一般に、ＴＦＴのゲート−ソース間に一定電圧を印加する場合において、閾値電圧の劣化量ΔＶｔｈ＿ｄは、Ｖｇｓをゲート−ソース間電圧、ｔｄを劣化期間の長さ、Ｖｔｈ０を初期閾値電圧（ストレス印加前の閾値電圧）、τを時定数、βを定数として、
【数６】
2015114483.tif 000008
で表される。上記式１は、Ｖｇｓを一定値に維持する場合の劣化量を表す式であり、劣化期間の長さｔｄが大きくなるにつれて、劣化量が、Ｖｇｓ−Ｖｔｈ０に漸近する関数が用いられている。しかしながら、表示装置１の駆動トランジスタ１０１においては、信号電圧が一定の場合には、ドレイン−ソース間電流をほぼ一定の値に維持するために、ゲート−ソース間電圧Ｖｇｓは一定値に維持されない。すなわち、ゲート−ソース間には、閾値電圧シフト量（劣化量）に応じて補正された電圧が印加されるため、Ｖｇｓは閾値電圧シフト量（劣化量）に応じて変化する電圧値となる。そこで、上記式１の右辺をマクローリン展開して、ドレイン−ソース間電流をほぼ一定に維持する場合に適した次式に変形する。
【００６４】
【数７】
2015114483.tif 000009
【００６５】
ここで、Ａ、α、β、Ｖｏｆｆｓｅｔは、それぞれ、図１２に示される実験結果のグラフをフィッティングすることにより求められる定数である。
【００６６】
上記式２から、所定のゲート−ソース間電圧Ｖｇｓを所定の劣化期間（長さｔｄ）に渡って印加する場合の劣化量ΔＶｔｈ＿ｄを算出できる。
【００６７】
上述のとおり、ドレイン−ソース間電流は、信号電圧が一定の場合には、ほぼ一定に維持される。しかしながら、一般に、表示装置１においては、信号電圧は必ずしも一定ではないため、信号電圧が変動する場合には、各信号電圧を印加した場合の劣化量をそれぞれ式２によって算出する必要がある。また、劣化量は、同じゲート−ソース間電圧Ｖｇｓを印加する場合でも、印加する時点における駆動トランジスタ１０１の劣化の程度（すなわち、累積された劣化量）によって異なる。そこで、任意のゲート−ソース間電圧を所定時間印加する場合の劣化量を、累積された劣化量の影響も反映させて算出するために、参照電圧Ｖｇｓ＿ｒｅｆをゲート−ソース間に印加する場合の劣化期間の長さに対する劣化量を表す代表劣化曲線を用いる。すなわち、図１２に示されるような任意のゲート−ソース間電圧を印加した場合の劣化期間の長さに対する劣化量のグラフの時間軸を変換して、代表劣化曲線と一致させる。例えば、図１２において、代表劣化曲線として、Ｖｇｓ−Ｖｔｈ０＝＋３Ｖの場合の劣化曲線を選択する。ここで、Ｖｇｓ−Ｖｔｈ０＝＋６Ｖの状態が劣化期間の長さｔｄに渡って維持されて、閾値電圧シフト量が０．４Ｖから０．６Ｖに劣化する場合、この劣化期間の長さｔｄは、代表劣化曲線上において閾値電圧が０．４Ｖから０．６Ｖへ劣化するために要する換算時間ｔｄ＿ｒｅｆに変換される。
【００６８】
このように、任意のゲート−ソース間電圧を劣化期間の長さｔｄに渡って印加する場合の劣化量を、参照電圧を換算時間に渡って印加する場合の劣化量として算出することにより、任意のゲート−ソース間電圧を印加した場合の劣化量を、代表劣化曲線上で表現できる。
【００６９】
以下、上記換算時間ｔｄ＿ｒｅｆの算出方法について説明する。上記式２から、参照電圧Ｖｇｓ＿ｒｅｆを換算時間ｔｄ＿ｒｅｆに渡って印加した場合の劣化量ΔＶｔｈ＿ｒｅｆは、
【数８】
2015114483.tif 000010
で表されるから、上記劣化量ΔＶｔｈ＿ｒｅｆが、式２で表された任意のゲート−ソース間電圧Ｖｇｓを時間ｔｄ印加した場合の劣化量ΔＶｔｈ＿ｄと等しいとすると、式２及び式３から、換算時間ｔｄ＿ｒｅｆは
【数９】
2015114483.tif 000011
と表される。これにより、劣化期間の長さｔｄを換算時間ｔｄ＿ｒｅｆに変換できる。したがって、ゲート−ソース間電圧が変動する場合も、劣化期間の長さｔｄを換算時間ｔｄ＿ｒｅｆに換算することにより、代表劣化曲線だけで劣化量を表現できる。なお、累積された劣化量は、上記換算時間ｔｄ＿ｒｅｆを積算した累積換算時間を求め、累積換算時間に対応する代表劣化曲線上の点の閾値電圧シフト量を求めることにより算出される。
【００７０】
［２−２．閾値電圧の回復量の算出方法］
次に、駆動トランジスタ１０１のゲート−ソース間に印加する信号電圧をゼロに維持する期間（以下、「回復期間」という。）における閾値電圧シフト量（以下、「回復量」という）を算出する方法について説明する。図８に示されるような駆動トランジスタ１０１の閾値電圧の回復量と回復期間の長さとの関係のグラフから、回復量ΔＶｔｈ＿ｒは、ΔＶｔｈ＿ｉｎｉを回復期間の開始時点における閾値電圧シフト量、ｔｒを回復期間の長さとして、
【数１０】
2015114483.tif 000012
で表される。ここで、時定数τは、τ０を係数、Ｅτは駆動トランジスタ１０１におけるゲート絶縁膜からキャリアが脱出する時定数τの活性化エネルギー、ｋをボルツマン定数、Ｔを温度として、
【数１１】
2015114483.tif 000013
で表される。ここで、式５のγは実験結果から求められる定数である。
【００７１】
したがって、上記式５及び式６により、回復期間の終了時点における回復量が求められる。
【００７２】
［２−３．代表劣化曲線を用いた補正量の算出］
次に、上記代表劣化曲線を用いて、劣化量及び回復量を算出する方法について図１３〜１６を用いて説明する。図１３は、駆動トランジスタ１０１に信号電圧が印加される場合の制御回路２の動作を示すフローチャートである。図１４は、駆動トランジスタ１０１に信号電圧が印加されない場合の制御回路２の動作を示すフローチャートである。図１５は、駆動トランジスタ１０１に印加される信号電圧が変動する場合の閾値電圧シフト量の経時変化の概要を示すグラフである。図１６は、図１５に示されるように駆動トランジスタ１０１に印加される信号電圧が変動する場合の代表劣化曲線上の点の移動の様子を示す概要図である。
【００７３】
まず、信号線１１０に信号電圧が印加される場合の制御回路２の動作手順について、図１３のフローチャートを用いて説明する。信号線１１０に信号電圧が印加されると（Ｓ１１）、１フレーム期間にわたって信号電圧が駆動トランジスタ１０１のゲート−ソース間に印加される。信号線１１０に信号電圧が印加されると、制御回路２は、ゲート−ソース間電圧と参照電圧とから、上記式４より１フレーム期間に対応する換算時間を算出する（Ｓ１２）。制御回路２は、換算時間を算出すると、信号電圧印加開始時点における累積換算時間に、算出した換算時間を加えることにより、信号電圧印加終了時点における累積換算時間を算出する（Ｓ１３）。制御回路２は、累積換算時間を求めると、メモリ３に記憶された代表劣化曲線を参照して（Ｓ１４）、累積換算時間（図１２のグラフの横軸の値）に対応する代表劣化曲線上の点における閾値電圧シフト量の値（図１２のグラフの縦軸の値）を算出することにより、閾値電圧の補正量を算出する（Ｓ１５）。以上のような手順により求められた補正量に基づいて、制御回路２は信号電圧を補正する（Ｓ１６）。
【００７４】
以上で説明した動作手順を図１５及び図１６を用いて説明する。例えば、図１５のグラフに示されるように、時間ｔ＝０から時間ｔ＝ｔＡまで、信号電圧Ｖ１が印加されるとすると、制御回路２は、式４に基づいて、劣化期間の長さｔＡを換算時間ｔＡ’に変換する。この場合ｔ＝０から信号電圧の印加を開始しており、劣化期間の開始時点における累積換算時間はゼロであるため、信号電圧印加終了時点における累積換算時間は０＋ｔＡ’＝ｔＡ’である。そして、制御回路２は、図１６に示される代表劣化曲線を参照し、横軸の値が累積換算時間ｔＡ’である点（Ａ’）の縦軸の値から、閾値電圧の補正量ＶＡを算出する。このようにして、制御回路２は劣化期間の終了時点における閾値電圧の補正量ＶＡを算出する。
【００７５】
次に、信号線１１０に信号電圧が印加されない場合（信号電圧がゼロである場合）の制御回路２の動作手順について、図１４のフローチャートを用いて説明する。例えば、表示装置１の電源がオフ状態とされる場合などに、制御回路２は信号線１１０に印加する信号電圧をゼロとする（Ｓ２１）。ここで、表示装置１の電源がオフ状態とされる場合に、図１１に示されるコンデンサ１０３の電荷が放電されずに残り、駆動トランジスタ１０１のゲート−ソース間電圧がゼロとならない場合があり得る。そのため、駆動トランジスタ１０１のゲート−ソース間電圧を確実にゼロとするために、電源をオフ状態とする直前に、信号線１１０に供給する信号電圧をゼロとした後、スイッチングトランジスタ１０２を導通状態にして、コンデンサ１０３の電荷を放電させてもよい。
【００７６】
信号電圧がゼロである状態が終了し、信号線１１０への信号電圧印加が再開される場合に（Ｓ２２でＹｅｓ）、制御回路２は、信号電圧がゼロに維持された回復期間の長さを計測する（Ｓ２３）。制御回路２は、回復期間の開始時点における閾値電圧シフト量（閾値電圧の補正量）と、計測された回復期間の長さとから、上記式５及び式６を用いて、閾値電圧の回復量ΔＶｔｈ＿ｒを算出する（Ｓ２４）。制御回路２は、回復期間の開始時点における閾値電圧シフト量とから、算出された回復量ΔＶｔｈ＿ｒを減算することにより、回復期間の終了時点における閾値電圧シフト量を算出する。回復期間終了時点における閾値電圧シフト量を算出すると、制御回路２は、代表劣化曲線を参照して（Ｓ２５）、回復期間終了時点における閾値電圧シフト量に対応する累積換算時間を算出する（Ｓ２６）。そして、回復期間の終了時点における閾値電圧の補正量（閾値電圧シフト量）を累積換算時間から算出し（Ｓ２７）、算出された閾値電圧補正量に基づいて制御回路２は信号電圧を補正する（Ｓ２８）。なお、回復期間の終了時点における閾値電圧シフト量は、上述のとおり、累積換算時間から算出してもよいし、回復期間の開始時点における閾値電圧シフト量と回復量とから算出された値を記憶しておいてもよい。
【００７７】
以上で説明した信号電圧が印加されない場合の動作手順を、図１５及び図１６を用いて説明する。例えば、図１５のグラフに示されるように、制御回路２が、時間ｔ＝ｔＡから時間ｔ＝ｔＢまで信号電圧をゼロに維持すると、閾値電圧シフト量は、ＶＡからＶＢまで、回復量ΔＶｔｈ＿ｒだけ回復する。そこで、制御回路２は、上記式５及び式６を用いて、閾値電圧の回復量ΔＶｔｈ＿ｒを算出する。そして、制御回路２は、図１６に示されるような代表劣化曲線を参照して、閾値電圧シフト量がＶＢ（ＶＡからΔＶｔｈ＿ｒ減少した値）となる代表劣化曲線上の点Ｂ’の横軸の値ｔＢ’を回復期間終了時点における累積換算時間として算出する。このようにして、制御回路２は、回復期間終了時点における累積換算時間と閾値電圧の補正量（閾値電圧シフト量）とを算出し、信号電圧を補正する。
【００７８】
以上に述べたとおり、図１５及び図１６に示される例を用いると、回復期間（ｔＡからｔＢ）における閾値電圧の回復量も代表劣化曲線上の点の移動で表現できる。また、回復期間終了後に信号電圧Ｖ２が印加される劣化期間（図１５の点Ｂの時間軸の値ｔＢから点Ｃの時間軸の値ｔＣまでの期間）が続く場合においても、劣化期間の終了時点における閾値電圧シフト量を代表劣化曲線によって算出できる。すなわち、図１５に示される劣化期間の長さ（ｔＣ−ｔＢ）を、図１６に示される換算時間（ｔＣ’−ｔＢ’）に変換することにより、劣化期間の終了時点ｔＣにおける累積換算時間ｔＣ’を算出し、累積換算時間ｔＣ’に対応する代表劣化曲線上の点Ｃ’の縦軸の値から、劣化期間終了時点における閾値電圧シフト量ＶＣを算出できる。
【００７９】
以上のように、代表劣化曲線を用いて、劣化期間及び回復期間における閾値電圧シフトを算出できる。
【００８０】
［２−４．信号電圧の補正］
次に、上述のとおり算出された閾値電圧シフト量に基づいて信号電圧を補正する方法について説明する。
【００８１】
制御回路２は、算出された閾値電圧シフト量だけ信号電圧をオフセットすることにより補正する。より具体的には、制御回路２は、代表劣化曲線を参照して、信号線駆動回路５から信号線１１０に信号電圧の印加を開始する時点における累積換算時間に対応する閾値電圧シフト量を算出し、当該閾値電圧シフト量に応じて信号電圧をオフセットする。
【００８２】
［２−５．効果など］
以上のように、本実施の形態の表示装置１の制御回路２は、劣化期間における駆動トランジスタ１０１の閾値電圧の劣化量、及び、回復期間における駆動トランジスタ１０１の回復量に基づいて、駆動トランジスタ１０１の閾値電圧シフト量を算出して、当該閾値電圧シフト量に基づいて信号電圧を補正する。これによれば、算出された閾値電圧シフト量と実際の閾値電圧シフト量との誤差が抑制される。また、算出された閾値電圧シフト量と実際の閾値電圧シフト量との誤差が抑制されるため、駆動トランジスタ１０１から有機ＥＬ素子１０４へ実際に供給される電流量と所望の電流量との誤差を抑制することができる。これにより、表示装置１の表示品質の劣化が抑制される。
【００８３】
また、本実施の形態の表示装置１の制御回路２は、一つの代表劣化曲線を用いることにより、任意の信号電圧を印加する場合における累積された劣化量を、一つの代表劣化曲線上の点で表現することができる。また、劣化量の算出においては、信号電圧印加時点において累積された劣化量の影響を反映させることができる。
【００８４】
また、本実施の形態の表示装置１の制御回路２は、回復量についても、代表劣化曲線上の点で表現するため、劣化期間及び回復期間の全期間における閾値電圧シフト量を、一つの代表劣化曲線上の点で表現できる。これにより、累積された閾値電圧シフト量の算出をより簡易化することができる。
【００８５】
また、本実施の形態の表示装置１の制御回路２は、実験結果に基づいて求められた上記式３及び式４を用いて、劣化量を算出するため、精度よく劣化量を算出することができる。
【００８６】
また、本実施の形態の表示装置１の制御回路２は、実験結果に基づいて求められた上記式５及び式６を用いて、回復量を算出するため、精度よく回復量を算出することができる。
【００８７】
（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
【００８８】
例えば、上記式２においては、Ａを定数としたが、劣化量の温度依存性を表現するために、Ａを温度の関数としてもよい。例えば、Ａ０を定数、Ｅａ閾値電圧シフトの活性化エネルギーとして、Ａを次式で表してもよい。
【００８９】
【数１２】
2015114483.tif 000014
【００９０】
あわせて、温度Ｔの計測機能を表示装置に付加することで、閾値電圧シフトの劣化量および回復量を計測温度の時間変化にあわせて精度良く算出してもよい。
【００９１】
また、上述した実施の形態では、駆動トランジスタとしてｎ型ＴＦＴを用いる構成が採用されているが、駆動トランジスタとしてｐ型ＴＦＴを用いる構成を採用し、電源線などの極性を反転させた表示装置においても、上述した実施の形態と同様の効果が奏される。
【００９２】
また、上記実施の形態においては、表示装置における発光画素の回路の一例を示したが、発光画素の回路は、上記の例に限られない。駆動トランジスタのゲート−ソース間に印加する電圧を調整することによって発光素子に供給する電流を制御する任意の発光画素を用いることができる。
【００９３】
また、上記実施の形態においては、表示装置における発光画素の回路の一例を示したが、発光画素の回路は、上記の例に限られない。駆動トランジスタの閾値電圧シフトを発光画素回路内で補償する機能を有する任意の発光画素を用いることができる。これにより、補償精度が不足して画素回路内のみで閾値電圧シフトを補償しきれない場合も、補償の不足分だけ映像信号電圧にオフセットを加えることで、発光素子に所望の大きさの電流を供給することができる。
【００９４】
また、上記実施の形態においては、駆動トランジスタの閾値電圧の補正ステップにおいて、１フレーム期間に対応する換算時間を算出する（Ｓ１２）一例を示したが、換算時間の算出レートは、上記の例に限られない。換算時間の算出のレートは１フレーム期間以下、または１フレーム期間以上の任意の換算時間の算出レートを用いることができる。
【００９５】
また、上記実施の形態においては、発光素子として有機ＥＬ素子を用いたが、電流に応じて発光強度が変化する発光素子であれば任意の発光素子を用いることができる。
【００９６】
また、上述した表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示装置を有するあらゆる電子機器に適用することができる。
【００９７】
以上のように、本開示における技術の例示として、実施の形態を説明した。そのために、添付図面および詳細な説明を提供した。
【００９８】
したがって、添付図面および詳細な説明に記載された構成要素の中には、課題解決のために必須な構成要素だけでなく、上記実装を例示するために、課題解決のためには必須でない構成要素も含まれ得る。そのため、それらの必須ではない構成要素が添付図面や詳細な説明に記載されていることをもって、直ちに、それらの必須ではない構成要素が必須であるとの認定をするべきではない。
【００９９】
また、上述の実施の形態は、本開示における技術を例示するためのものであるから、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【０１００】
本開示は、表示装置およびその駆動方法に利用でき、特にテレビジョンセットなどの表示装置に利用することができる。
【符号の説明】
【０１０１】
１  表示装置
２  制御回路
３  メモリ
４  走査線駆動回路
５  信号線駆動回路
６  表示部
１００  発光画素
１０１  駆動トランジスタ
１０２  スイッチングトランジスタ
１０３  コンデンサ
１０４  有機ＥＬ素子
１１０  信号線
１２０  走査線
１３０  電源線
１４０  共通電極
【図１】
2015114483.tif 000020
【図２】
2015114483.tif 000021
【図３】
2015114483.tif 000022
【図４】
2015114483.tif 000023
【図５】
2015114483.tif 000024
【図６】
2015114483.tif 000025
【図７】
2015114483.tif 000026
【図８】
2015114483.tif 000027
【図９】
2015114483.tif 000028
【図１０】
2015114483.tif 000029
【図１１】
2015114483.tif 000030
【図１２】
2015114483.tif 000031
【図１３】
2015114483.tif 000032
【図１４】
2015114483.tif 000033
【図１５】
2015114483.tif 000034
【図１６】
2015114483.tif 000035