(57)【要約】【課題】差動入力装置及び無帰還アンプの出力の精度を向上させる。【解決手段】リファレンストランジスタＱ２１のソース電圧と入力トランジスタＱ１１のソース電圧の差に応じた電圧を入力トランジスタＱ１１のバックゲートに供給し、これらの差を補償するように入力トランジスタＱ１１の閾値電圧Ｖｔｐ１１を変化させ、入力トランジスタＱ１１のゲート・ソース間電圧Ｖｇ１１をトランジスタＱ２１のゲート・ソース間電圧Ｖｇ２１に一致させる。リファレンストランジスタＱ２２のソース電圧と入力トランジスタＱ１２のソース電圧の差に応じた電圧を入力トランジスタＱ１２のバックゲートに供給し、これらの差を補償するように入力トランジスタＱ１２の閾値電圧Ｖｔｐ１２を変化させ、入力トランジスタＱ１２のゲート・ソース間電圧Ｖｇ１２をトランジスタＱ２２のゲート・ソース間電圧Ｖｇ２２に一致させる。【選択図】図２
2015159487.tif 000002
【特許請求の範囲】
【請求項１】
正入力電圧がゲートに供給されソースに動作電流が供給される第１の入力トランジスタと、
負入力電圧がゲートに供給されソースに動作電流が供給される第２の入力トランジスタと、
前記第１の入力トランジスタのソースと前記第２の入力トランジスタのソースの間に接続された入力抵抗と、
正入力電圧がゲートに供給されソースに動作電流が供給される第１のリファレンストランジスタと、
負入力電圧がゲートに供給されソースに動作電流が供給される第２のリファレンストランジスタと、
前記第１の入力トランジスタのソースの電圧が反転入力に供給され、前記第１のリファレンストランジスタのソースの電圧が非反転入力に供給され、出力が前記第１の入力トランジスタのバックゲートに接続された第１のオペアンプと、
前記第２の入力トランジスタのソースの電圧が反転入力に供給され、前記第２のリファレンストランジスタのソースの電圧が非反転入力に供給され、出力が前記第２の入力トランジスタのバックゲートに接続された第２のオペアンプと、
を有することを特徴とする差動入力装置。
【請求項２】
前記第１の入力トランジスタのドレインの電圧を正出力電圧として出力し、前記第２の入力トランジスタのドレインの電圧を負出力電圧として出力する、
ことを特徴とする請求項１記載の差動入力装置。
【請求項３】
前記第１の入力トランジスタのドレインの電流を正出力電流として出力し、前記第２の入力トランジスタのドレインの電流を負出力電流として出力する、
ことを特徴とする請求項１記載の差動入力装置。
【請求項４】
前記第１のリファレンストランジスタのチャネル幅及びチャネル長を前記第２のリファレンストランジスタのチャネル幅及びチャネル長と一致させた、
ことを特徴とする請求項１乃至３のいずれかに記載の差動入力装置。
【請求項５】
請求項１から４のいずれかに記載の差動入力装置を入力段に有する、
ことを特徴とする無帰還アンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動入力装置及び無帰還アンプに関する。
【背景技術】
【０００２】
アナログ乗算器等の無帰還アンプの入力段には、差動入力回路が用いられることが多くなっている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０６−２１５１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このようなアナログ乗算器の差動入力回路では、例えば図８に示すように、ゲートに正入力電圧（ＩｎＡ＋）が入力される正入力トランジスタＱ２のソースと、ゲートに負入力電圧（ＩｎＡ−）が入力される負入力トランジスタＱ１のソースの間に接続された入力抵抗Ｒａを有しており、正入力トランジスタＱ２のドレインの電圧を正出力電圧とし、負入力トランジスタＱ１のドレインの電圧を負出力電圧として次段に供給するようになっている。
【０００５】
このような差動入力回路では、例えば図９に示すように、各々の入力電圧（ＩｎＡ＋，ＩｎＡ−）の変化に応じて入力抵抗Ｒａに流れる電流Ｉａによって、差動入力回路の入力トランジスタＱ１，Ｑ２のゲート・ソース間電圧Ｖｇ１，Ｖｇ２が変動してしまい、誤差要因になっていた。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、差動入力装置及び無帰還アンプの出力の精度を向上させることを解決課題の一つとする。
【課題を解決するための手段】
【０００７】
本発明に係る差動入力装置の一態様は、正入力電圧がゲートに供給されソースに動作電流が供給される第１の入力トランジスタと、負入力電圧がゲートに供給されソースに動作電流が供給される第２の入力トランジスタと、前記第１の入力トランジスタのソースと前記第２の入力トランジスタのソースの間に接続された入力抵抗と、正入力電圧がゲートに供給されソースに動作電流が供給される第１のリファレンストランジスタと、負入力電圧がゲートに供給されソースに動作電流が供給される第２のリファレンストランジスタと、前記第１の入力トランジスタのソースの電圧が反転入力に供給され、前記第１のリファレンストランジスタのソースの電圧が非反転入力に供給され、出力が前記第１の入力トランジスタのバックゲートに接続された第１のオペアンプと、前記第２の入力トランジスタのソースの電圧が反転入力に供給され、前記第２のリファレンストランジスタのソースの電圧が非反転入力に供給され、出力が前記第２の入力トランジスタのバックゲートに接続された第２のオペアンプと、を備えている。この態様によれば、第１のオペアンプにより、第１の入力トランジスタのソース電圧と第１のリファレンストランジスタのソース電圧に応じて第１の入力トランジスタのバックゲートの電圧を制御し、第２のオペアンプにより、第２の入力トランジスタのソース電圧と第２のリファレンストランジスタのソース電圧に応じて第２の入力トランジスタのバックゲートの電圧を制御することができる。これにより、第１及び第２の入力トランジスタのゲート・ソース間電圧を一定に保つことができる。
【０００８】
さらに好ましくは、前記第１の入力トランジスタのドレインの電圧を正出力電圧として出力し、前記第２の入力トランジスタのドレインの電圧を負出力電圧として出力する、構成としてもよい。あるいは、前記第１の入力トランジスタのドレインの電流を正出力電流として出力し、前記第２の入力トランジスタのドレインの電流を負出力電流として出力する、構成としてもよい。また、前記第１のリファレンストランジスタのチャネル幅及びチャネル長を前記第２のリファレンストランジスタのチャネル幅及びチャネル長と一致させた、構成としてもよい。
【０００９】
また、本発明に係る無帰還アンプの一態様は、本発明の差動入力装置を入力段に有する、ことを特徴とする。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係るアナログ乗算器の構成例を示すブロック図である。
【図２】前記アナログ乗算器における差動入力回路の動作の一例を示す概念図である。
【図３】前記差動入力回路の特性の一例を示す図である。
【図４】前記差動入力回路の特性の一例を示す図である。
【図５】従来の差動入力回路の特性の一例を示す図である。
【図６】従来の差動入力回路の特性の一例を示す図である。
【図７】変形例に係る差動入力回路を示す概念図である。
【図８】従来のアナログ乗算器の構成例を示すブロック図である。
【図９】従来のアナログ乗算器における差動入力回路の動作の一例を示す概念図である。
【発明を実施するための形態】
【００１１】
以下、本発明をアナログ乗算器に適用した一例について説明するが、本発明は、これに限定されるものではなく、差動入力装置及び無帰還アンプ全般に適用することができる。
［Ａ．構成］
本発明の一実施形態にかかるアナログ乗算器は、例えば図１に示すように、第１の入力電圧Ａ（ＩｎＡ＋，ＩｎＡ−）が供給される差動入力部１０と、第２の入力電圧Ｂ（ＩｎＢ＋，ＩｎＢ−）が供給される差動入力部２０と、第１の入力電圧Ａと第２の入力電圧Ｂの積に応じた出力電流を出力する乗算部３０と、乗算部３０の出力電流を出力する出力部４０と、差動入力部１０〜出力部４０を構成する各トランジスタに動作電流を供給する電流供給部５０とを備えている。
【００１２】
差動入力部１０は、第１の入力電圧Ａの正入力電圧（ＩｎＡ＋）がゲートに供給されソースに動作電流が供給される第１の入力トランジスタＱ１２と、第１の入力電圧Ａの負入力電圧（ＩｎＡ−）がゲートに供給されソースに動作電流が供給される第２の入力トランジスタＱ１１と、第１の入力トランジスタＱ１２のソースと第２の入力トランジスタＱ１１のソースの間に接続された入力抵抗Ｒａと、正入力電圧（ＩｎＡ＋）がゲートに供給されソースに動作電流が供給される第１のリファレンストランジスタＱ２２と、負入力電圧（ＩｎＡ−）がゲートに供給されソースに動作電流が供給される第２のリファレンストランジスタＱ２１と、第１の入力トランジスタＱ１２のソースの電圧が反転入力に供給され、第１のリファレンストランジスタＱ２２のソースの電圧が非反転入力に供給され、出力が第１の入力トランジスタＱ１２のバックゲートに接続された第１のオペアンプＯｐ２と、第２の入力トランジスタＱ１１のソースの電圧が反転入力に供給され、第２のリファレンストランジスタＱ２１のソースの電圧が非反転入力に供給され、出力が第２の入力トランジスタＱ１１のバックゲートに接続された第２のオペアンプＯｐ１とを備えている。なお、トランジスタＱ１１とＱ１２は、サイズ（チャネル幅Ｗとチャネル長Ｌ）等の諸条件を同一にして、閾値電圧Ｖｔ等の特性が同一になるようにしている。また、トランジスタＱ２１とＱ２２も同様に、サイズ（チャネル幅Ｗとチャネル長Ｌ）等の諸条件を同一にして、閾値電圧Ｖｔ等の特性が同一になるようにしている。
【００１３】
また、差動入力部２０は、第２の入力電圧Ｂの正入力電圧（ＩｎＢ＋）がゲートに供給されソースに動作電流が供給される第１の入力トランジスタＱ３２と、第２の入力電圧Ｂの負入力電圧（ＩｎＢ−）がゲートに供給されソースに動作電流が供給される第２の入力トランジスタＱ３１と、第１の入力トランジスタＱ３２のソースと第２の入力トランジスタＱ３１のソースの間に接続された入力抵抗Ｒａと、正入力電圧（ＩｎＢ＋）がゲートに供給されソースに動作電流が供給される第１のリファレンストランジスタＱ４２と、負入力電圧（ＩｎＢ−）がゲートに供給されソースに動作電流が供給される第２のリファレンストランジスタＱ４１と、第１の入力トランジスタＱ３２のソースの電圧が反転入力に供給され、第１のリファレンストランジスタＱ４２のソースの電圧が非反転入力に供給され、出力が第１の入力トランジスタＱ３２のバックゲートに接続された第１のオペアンプＯｐ４と、第２の入力トランジスタＱ３１のソースの電圧が反転入力に供給され、第２のリファレンストランジスタＱ４１のソースの電圧が非反転入力に供給され、出力が第２の入力トランジスタＱ３１のバックゲートに接続された第２のオペアンプＯｐ３とを備えている。なお、トランジスタＱ３１とＱ３２は、サイズ（チャネル幅Ｗとチャネル長Ｌ）等の諸条件を同一にして、閾値電圧Ｖｔ等の特性が同一になるようにしている。また、トランジスタＱ４１とＱ４２は、サイズ（チャネル幅Ｗとチャネル長Ｌ）等の諸条件を同一にして、閾値電圧Ｖｔ等の特性が同一になるようにしている。
【００１４】
また、乗算部３０は、差動入力部１０の第１の入力トランジスタＱ１２のドレインの電圧がゲートに供給され、差動入力部２０の第１の入力トランジスタＱ３２のドレインからの電流がソースに供給されるトランジスタＱ５４と、差動入力部１０の第１の入力トランジスタＱ１２のドレインの電圧がゲートに供給され、差動入力部２０の第２の入力トランジスタＱ３１のドレインからの電流がソースに供給されるトランジスタＱ５３と、差動入力部１０の第２の入力トランジスタＱ１１のドレインの電圧がゲートに供給され、差動入力部２０の第１の入力トランジスタＱ３２のドレインからの電流がソースに供給されるトランジスタＱ５２と、差動入力部１０の第２の入力トランジスタＱ１１のドレインの電圧がゲートに供給され、差動入力部２０の第２の入力トランジスタＱ３１のドレインからの電流がソースに供給されるトランジスタＱ５１とを備えている。この乗算部３０の出力は、トランジスタＱ５４及びＱ５１からの電流と、トランジスタＱ５３及びＱ５２からの電流として出力部４０に供給される。
【００１５】
また、出力部４０は、トランジスタＱ５４及びＱ５１からの電流がドレインに供給されるトランジスタＱ６２と、トランジスタＱ５３及びＱ５２からの電流がドレインに供給されるトランジスタＱ６４を備えている。このアナログ乗算器１では、これらのトランジスタＱ６２及びＱ６４に流れる電流に応じた差動出力電流Ｏｕｔ＋、Ｏｕｔ−として乗算の結果を出力するようになっている。
【００１６】
また、電流供給部５０は、各トランジスタＱ２２，Ｑ１２，Ｑ１１，Ｑ２１，Ｑ４２，Ｑ３２，Ｑ３１，Ｑ４１のソース，Ｑ６３，Ｑ６１のドレインに動作電流を供給するトランジスタを備えている。
【００１７】
［Ｂ．動作］
上述のように構成されたアナログ乗算器１によって演算を行う際には、差動入力部１０の正入力電圧（ＩｎＡ＋）及び負入力電圧（ＩｎＡ−）として被乗数に応じた第１の入力電圧Ａを供給し、差動入力部２０の正入力電圧（ＩｎＢ＋）及び負入力電圧（ＩｎＢ−）として乗数に応じた第２の入力電圧Ｂを供給すると、これらの電圧の積（Ａ×Ｂ）に応じた電流が、出力部４０からの正出力電流（Ｏｕｔ＋）と負出力電流（Ｏｕｔ−）として出力されるようになっている。
【００１８】
差動入力部１０における差動入力に注目すると、例えば図２に示すように、簡略化して考えることができる。なお、以下、各トランジスタの高電圧側の端子をソースとし、低電圧側の端子をドレインとして表記する。ここで、Ｉｂは、電流供給部５０から供給される動作電流を示している。また、各トランジスタＱ２２，Ｑ１２，Ｑ１１，Ｑ２１のドレインからの電流は、各々図１中のトランジスタを介してグランドに流出するが、この図２では図示を省略している。
【００１９】
また、この実施形態のアナログ乗算器１の差動入力部１０では、リファレンストランジスタＱ２１，Ｑ２２のソースの電圧と入力トランジスタＱ１１，Ｑ１２のソースの電圧の差に応じた電圧を、入力トランジスタＱ１１，Ｑ１２のバックゲートにフィードバックすることにより、入力トランジスタＱ１１，Ｑ１２の閾値電圧Ｖｔｐ１１，Ｖｔｐ１２を制御し、入力トランジスタＱ１１，Ｑ１２のゲート・ソース間電圧Ｖｇ１１，Ｖｇ１２をリファレンストランジスタＱ２１，Ｑ２２のゲート・ソース間電圧Ｖｇ２１，Ｖｇ２２と同じに保つようになっている。
【００２０】
入力電圧Ｖｉ（第１の入力電圧Ａ＝［ＩｎＡ＋］−［ＩｎＡ−］）は、次式のように、入力トランジスタＱ１２，Ｑ１１のゲート・ソース間電圧Ｖｇ１２，Ｖｇ１１と入力抵抗Ｒａの両端の電圧（ＲａＩａ）とで表すことができる。
Ｖｉ＝Ｖｇ１１−Ｖｇ１２−ＲａＩａ  ・・・（０）
【００２１】
第２のリファレンストランジスタＱ２１に流れる電流Ｉｄ２１は、次式で表される。
【数１】
2015159487.tif 000003
【００２２】
従って、第２のリファレンストランジスタＱ２１のゲート・ソース間の電圧Ｖｇ２１は、次式で表される。
【数２】
2015159487.tif 000004
【００２３】
また、第１のリファレンストランジスタＱ２２に流れる電流Ｉｄ２２は、次式で表される。
【数３】
2015159487.tif 000005
【００２４】
従って、第１のリファレンストランジスタＱ２２のゲート・ソース間の電圧Ｖｇ２２は、次式で表される。
【数４】
2015159487.tif 000006
【００２５】
このアナログ乗算器１では、トランジスタＱ２２，Ｑ１２，Ｑ１１，Ｑ２１は、ｐチャネルランジスタからなり、各トランジスタＱ２２，Ｑ１２，Ｑ１１，Ｑ２１のバックゲートの電圧は、独立して制御することができるようになっている。各トランジスタＱ２２，Ｑ１２，Ｑ１１，Ｑ２１の閾値電圧Ｖｔは、次式に示すように、バックゲートのバイアス電圧ＶＳＢによって変化する。
【数５】
2015159487.tif 000007
【００２６】
バックゲートの電圧についてｐチャネルトランジスタの場合を例に検討すると、ソースの電圧Ｖｓがバルクの電圧ＶＢ＋Ｖｔｄ（ダイオード動作の閾値電圧）より大きくとなると、ダイオード動作によりソースからバルクに電流が流れてしまう。一般的に、シリコンのＰＮ接合面の場合、Ｖｔｄは０．７［Ｖ］程度であるため、バルクの電圧ＶＢがソースの電圧Ｖｓ−０．７［Ｖ］以上となる状態で動作させることが望ましい。あるいは、バルクの電圧ＶＢがソースの電圧Ｖｓを超えていればよい。
【００２７】
このアナログ乗算器１では、第２の入力トランジスタＱ１１のバックゲートには第２のオペアンプＯｐ１の出力電圧Ｖ１が供給される。このバックゲートの電圧Ｖ１により第２の入力トランジスタＱ１１の閾値電圧Ｖｔｐ１１が変化する。第２のオペアンプＯｐ１と第２の入力トランジスタＱ１１は、第２のオペアンプＯｐ１が第２の入力トランジスタＱ１１のバックゲートの電圧を制御することで、第２の入力トランジスタＱ１１の閾値電圧Ｖｔｐ１１を変化させ、その変化分を補償するように第２の入力トランジスタＱ１１のゲート・ソース間電圧Ｖｇ１１を変化させる負帰還ループを形成する。このため、第２のオペアンプＯｐ１の正入力端子と負入力端子がバーチャルショートするように、第２の入力トランジスタＱ１１のゲート・ソース間電圧Ｖｇ１１と第２のリファレンストランジスタＱ２１のゲート・ソース間電圧Ｖｇ２１が等しくなる。
【００２８】
同様に、第１の入力トランジスタＱ１２のバックゲートには第１のオペアンプＯｐ２の出力電圧Ｖ２が供給される。このバックゲートの電圧Ｖ２により第１の入力トランジスタＱ１２の閾値電圧Ｖｔｐ１２が変化する。第１のオペアンプＯｐ２と第１の入力トランジスタＱ１２は、第１のオペアンプＯｐ２が第１の入力トランジスタＱ１２のバックゲートの電圧を制御することで、第１の入力トランジスタＱ１２の閾値電圧Ｖｔｐ１２を変化させ、その変化分を補償するように第１の入力トランジスタＱ１２のゲート・ソース間電圧Ｖｇ１２を変化させる負帰還ループを形成する。このため、第１のオペアンプＯｐ２の正入力端子と負入力端子がバーチャルショートするように、第１の入力トランジスタＱ１２のゲート・ソース間電圧Ｖｇ１２と第１のリファレンストランジスタＱ２２のゲート・ソース間電圧Ｖｇ２２が等しくなる。
【００２９】
このように、Ｖｇ１１＝Ｖｇ２１，Ｖｇ１２＝Ｖｇ２２となるため、上述の（０）式は以下のように変形することができる。
Ｖｉ＝Ｖｇ２１−Ｖｇ２２−ＲａＩａ    ・・・（６）
ここで、上述の（２），（４）式を（６）式に代入すると、次式のようになる。
【数６】
2015159487.tif 000008
【００３０】
さらに、第１及び第２のリファレンストランジスタＱ２１，Ｑ２２のサイズ（チャネル幅Ｗとチャネル長Ｌ）等の諸条件が同じであれば、第１のリファレンストランジスタＱ２２の特性と第２のリファレンストランジスタＱ２１の特性は同一であり、第１のリファレンストランジスタＱ２２の閾値電圧Ｖｔｐ２２と第２のリファレンストランジスタＱ２１の閾値電圧Ｖｔｐ２１は等しくなる。このアナログ乗算器１では、上述のように、この条件は満たしているため、Ｖｔｐ２１＝Ｖｔｐ２２となり、（７）式は以下のようになる。
Ｖｉ＝−ＲａＩａ      ・・・（８）
【００３１】
図３は、このような差動入力部１０において、入力電圧Ｖｉを変化させた状態における、入力電圧Ｖｉと入力抵抗Ｒａの両端の電圧ＲａＩａの関係を示した図であり、ＲａＩａがＶｉに比例した状態となっている。図４は、このような状態における、入力電圧Ｖｉと入力抵抗Ｒａの両端の電圧ＲａＩａの傾き（比率）を示した図であり、ＲａＩａとＶｉの傾き（比率）が安定した状態となっている。
【００３２】
例えば図８に示すように、入力トランジスタＱ１，Ｑ２のバックゲートの電圧の制御を行わないアナログ乗算器の差動入力回路に着目すると、例えば図９に示すように、簡略化して考えることができる。
【００３３】
この場合の入力電圧Ｖｉは以下のように表される。
Ｖｉ＝Ｖｇ１−Ｖｇ２−ＲａＩａ      ・・・（９）
また、各々の入力トランジスタＱ１，Ｑ２のゲート・ソース電圧Ｖｇ１，Ｖｇ２は、次式のように表される。
【数７】
2015159487.tif 000009
従って、（９）式は、以下のように変形することができる。
【数８】
2015159487.tif 000010
【００３４】
ここで、入力トランジスタＱ１，Ｑ２のサイズ（チャネル幅Ｗとチャネル長Ｌ）が同じであるとすると、Ｖｔｐ１＝Ｖｔｐ２となり、（１２）式は以下のように変形することができる。
【数９】
2015159487.tif 000011
【００３５】
図５は、このような差動入力部において、入力電圧Ｖｉを変化させた状態における、入力電圧Ｖｉと入力抵抗Ｒａの両端の電圧ＲａＩａの関係を示した図であり、実線は入力電圧Ｖｉを示しており、破線は入力抵抗Ｒａの両端の電圧ＲａＩａを示している。同図中に示すように、バックゲートの電圧の制御を行わない場合には、入力抵抗Ｒａの両端の電圧ＲａＩａが入力電圧Ｖｉに一致していない状態となっている。図６は、このような状態における、入力電圧Ｖｉと入力抵抗Ｒａの両端の電圧ＲａＩａの傾き（比率）を示した図であり、ＲａＩａとＶｉの傾き（比率）が、上述の（１２）式の右辺第１項及び第２項により変動した状態となっている。これにより、入力電圧Ｖｉと入力抵抗Ｒａの両端の電圧ＲａＩａとが完全に比例していない状態となっている。
【００３６】
従って、本実施例のアナログ乗算器１では、差動入力部１０の入力の精度を向上させることができる。以上、差動入力部１０について説明したが、差動入力部２０についても、差動入力部１０と同様に、オペアンプＯｐ３，Ｏｐ４により、リファレンストランジスタＱ４１，Ｑ４２のソースの電圧と入力トランジスタＱ３１，Ｑ３２のソースの電圧の差に応じた電圧を、入力トランジスタＱ３１，Ｑ３２のバックゲートにフィードバックすることにより、入力トランジスタＱ３１，Ｑ３２の閾値電圧Ｖｔ（Ｖｔｐ３１，Ｖｔｐ３２）を制御し、入力トランジスタＱ３１，Ｑ３２のゲート・ソース間電圧Ｖｇ３１，Ｖｇ３２をリファレンストランジスタＱ４１，Ｑ４２のゲート・ソース間電圧Ｖｇ４１，Ｖｇ４２と同じに保つようになっている。これにより、差動入力部２０においても差動入力部１０と同様に、入力の精度を向上させることができる。なお、この差動入力部２０では、入力電圧Ｖｉ（第２の入力電圧Ｂ＝［ＩｎＢ＋］−［ＩｎＢ−］）の差に応じた出力電流（第１の入力トランジスタＱ３２のドレイン電流及び第２の入力トランジスタＱ３１のドレイン電流）が乗算部３０に供給されるようになっている。
【００３７】
［Ｃ．効果］
本実施形態では、上述のように、差動入力部１０及び差動入力部２０の入力の精度を向上させることができるため、アナログ乗算器１の出力の精度も向上させることができる。
【００３８】
［Ｄ．変形例］
本発明は、上述の実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各変形例は、変形例同士を適宜組み合わせてもよく、更に、上述の実施形態と適宜組み合わせてもよい。
【００３９】
（１）上述の説明では、本発明をアナログ乗算器に適用した一例について説明したが、入力段に差動入力回路を有する無帰還アンプであれば、本発明を適用することができ、入力段の精度の向上を通じて、出力の精度を向上させることができる。
【００４０】
（２）上述した実施形態では、差動入力部１０において、トランジスタをｐチャネルトランジスタで構成したが、本発明はこれに限定されるものではなく、例えば図７に示すように、ｎチャネルトランジスタで構成してもよい。
【符号の説明】
【００４１】
１…アナログ乗算器、１０，２０…差動入力部、３０…乗算部、４０…出力部、５０…電流供給部、Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２，Ｑ４１，Ｑ４２，…ＦＥＴ、Ｏｐ１，Ｏｐ２，Ｏｐ３，Ｏｐ４オペアンプ。
【図１】
2015159487.tif 000012
【図２】
2015159487.tif 000013
【図３】
2015159487.tif 000014
【図４】
2015159487.tif 000015
【図５】
2015159487.tif 000016
【図６】
2015159487.tif 000017
【図７】
2015159487.tif 000018
【図８】
2015159487.tif 000019
【図９】
2015159487.tif 000020