(57)【要約】【課題】変圧を適切に行うことができ、構成が簡単であって小型で安価な変圧装置の提供。【解決手段】ＦＥＴ１１，１２の相補的なオン／オフと、ＦＥＴ１３，１４の相補的なオン／オフとを繰り返すことによって、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧を変圧し、変圧した電圧をＦＥＴ１３のドレイン及びＦＥＴ１４のソース間から出力する。出力回路１６は、ＦＥＴ１１におけるオン／オフの切替えに用いられる１つのＰＷＭ信号、及び、ＦＥＴ１４におけるオン／オフの切替えに用いられる他のＰＷＭ信号を出力する。出力回路１６は、出力する１つの（又は他の）ＰＷＭ信号のデューティが１００％未満の（又はゼロ％を超える）所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、出力する１つの（又は他の）ＰＷＭ信号のデューティよりも少ないＰＷＭ信号を出力する。【選択図】図１
2015037342.tif 000002
【特許請求の範囲】
【請求項１】
夫々の一端がコイルの一端に接続してある２つのスイッチの相補的なオン／オフを繰り返すことによって、前記２つのスイッチ夫々の他端間に印加された電圧を降圧し、降圧した電圧を前記２つのスイッチ中の一方のスイッチの他端と、前記コイルの他端との間から出力する降圧装置において、
前記２つのスイッチ中の他方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する出力回路を備え、
該出力回路は、出力したＰＷＭ信号のデューティが１００％未満の所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、前記ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力するように構成してあること
を特徴とする降圧装置。
【請求項２】
前記出力回路は、
前記切替えに用いられ、デューティが前記所定値以下である第１ＰＷＭ信号を生成する生成部と、
該生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合、該第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する変更部と
を有し、
前記出力回路は、
前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値未満である場合に、該第１ＰＷＭ信号を出力し、
前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合に、前記第２ＰＷＭ信号を出力するように構成してあること
を特徴とする請求項１に記載の降圧装置。
【請求項３】
前記変更部は、前記第１ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって、前記第１ＰＷＭ信号を前記第２ＰＷＭ信号に変更するように構成してあること
を特徴とする請求項２に記載の降圧装置。
【請求項４】
前記第２ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であること
を特徴とする請求項３に記載の降圧装置。
【請求項５】
夫々の一端がコイルの一端に接続してある２つのスイッチの相補的なオン／オフを繰り返すことによって、前記コイルの他端と、前記２つのスイッチ中の一方のスイッチの他端との間に印加された電圧を昇圧し、昇圧した電圧を前記２つのスイッチ夫々の他端間から出力する昇圧装置において、
前記一方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する出力回路を備え、
該出力回路は、出力したＰＷＭ信号のデューティがゼロ％を超える所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、前記ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力するように構成してあること
を特徴とする昇圧装置。
【請求項６】
前記出力回路は、
前記切替えに用いられ、デューティが前記所定値以上である第１ＰＷＭ信号を生成する生成部と、
該生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合、該第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する変更部と
を有し、
前記出力回路は、
前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値を超えている場合に前記第１ＰＷＭ信号を出力し、
前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合に前記第２ＰＷＭ信号を出力するように構成してあること
を特徴とする請求項５に記載の昇圧装置。
【請求項７】
前記変更部は、前記第１ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって、前記第１ＰＷＭ信号を前記第２ＰＷＭ信号に変更するように構成してあること
を特徴とする請求項６に記載の昇圧装置。
【請求項８】
前記第２ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であること
を特徴とする請求項７に記載の昇圧装置。
【請求項９】
夫々の一端がコイルの一端に接続してある第１及び第２スイッチと、一端が前記コイルの他端に接続してある第３スイッチと、前記コイル及び第２スイッチ夫々の他端間に接続してある第４スイッチとを備え、前記第１及び第２スイッチの相補的なオン／オフと、前記第３及び第４スイッチの相補的なオン／オフとを繰り返すことによって、前記第１及び第２スイッチ夫々の他端間に印加された電圧を変圧し、変圧した電圧を前記第３スイッチの他端と第４スイッチの前記第２スイッチ側の一端との間から出力する変圧装置において、
前記第１スイッチにおけるオン／オフの切替えに用いられる第１ＰＷＭ信号、及び、前記第４スイッチにおけるオン／オフの切替えに用いられる第２ＰＷＭ信号を出力する出力回路を備え、
該出力回路は、
出力する第１ＰＷＭ信号のデューティが１００％未満の第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力し、
出力する第２ＰＷＭ信号のデューティがゼロ％を超える第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、前記第２ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力するように構成してあること
を特徴とする変圧装置。
【請求項１０】
前記出力回路は、
前記第１スイッチにおけるオン／オフの切替えに用いられ、デューティが前記第１所定値以下である第３ＰＷＭ信号を生成する第１生成手段と、
該第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値である場合、該第３ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第３ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第４ＰＷＭ信号に変更する第１変更手段と
を有し、
前記出力回路は、
前記第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値未満である場合に、該第３ＰＷＭ信号を出力し、
前記第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値である場合に、前記第４ＰＷＭ信号を出力するように構成してあること
を特徴とする請求項９に記載の変圧装置。
【請求項１１】
前記第１変更手段は、前記第３ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって、前記第３ＰＷＭ信号を前記第４ＰＷＭ信号を変更するように構成してあること
を特徴とする請求項１０に記載の変圧装置。
【請求項１２】
前記第４ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第３ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であること
を特徴とする請求項１１に記載の変圧装置。
【請求項１３】
前記出力回路は、
前記第４スイッチにおけるオン／オフ切替えに用いられ、デューティが前記第２所定値以上である第５ＰＷＭ信号を生成する第２生成手段と、
該第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値である場合、該第５ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第５ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第６ＰＷＭ信号に変更する第２変更手段と
を有し、
前記出力回路は、
前記第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値を超えている場合に、該第５ＰＷＭ信号を出力し、
前記第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値である場合に、前記第６ＰＷＭ信号を出力するように構成してあること
を特徴とする請求項９から請求項１２のいずれか１つに記載の変圧装置。
【請求項１４】
前記第２変更手段は、前記第５ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって、前記第５ＰＷＭ信号を前記第６ＰＷＭ信号に変更するように構成してあること
を特徴とする請求項１３に記載の変圧装置。
【請求項１５】
前記第６ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第５ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であること
を特徴とする請求項１４に記載の変圧装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加された電圧を降圧する降圧装置と、印加された電圧を昇圧する昇圧装置と、印加された電圧の昇圧及び降圧を行い、該電圧を変圧する変圧装置とに関する。
【背景技術】
【０００２】
現在、車両には、バッテリによって印加された電圧の昇圧及び降圧を行って該電圧を変圧し、変圧した電圧を負荷に印加する変圧装置（例えば、特許文献１参照）が搭載されている。
【０００３】
特許文献１に記載されているような従来の変圧装置は、例えば、Ｎチャネル型のＦＥＴ（Field Effect Transistor）である第１、第２、第３及び第４スイッチを備える。この場合、従来の変圧装置では、コイルの一端に、第１スイッチのソースと、第２スイッチのドレインとが接続されており、コイルの他端に、第３スイッチのソースと、第４スイッチのドレインとが接続されている。第２スイッチのソースは第４スイッチのソースに接続されている。従来の変圧装置では、バッテリの負極が第２スイッチのソースに接続しており、バッテリの正極が第１スイッチのドレインに接続され、第２及び第４スイッチのソースは接地されている。
【０００４】
第１、第２、第３及び第４スイッチ夫々は、ソースの電位を基準としてゲートに所定電圧以上の電圧が印加された場合にオンとなり、ソースの電位を基準としてゲートに所定電圧未満の電圧が印加された場合にオフとなる。従来の変圧装置では、第１、第２、第３及び第４スイッチ夫々のゲートの電圧を調整することによって、第１及び第２スイッチの相補的なオン／オフと、第３及び第４スイッチの相補的なオン／オフとを繰り返し、バッテリによって印加された電圧を変圧する。
【０００５】
具体的には、第１及び第２スイッチ夫々をオン及びオフに維持した状態で、第３及び第４スイッチ夫々の相補的なオン／オフを繰り返すことによって、バッテリによって印加された電圧を昇圧する。そして、第３及び第４スイッチ夫々をオン及びオフに維持した状態で、第１及び第２スイッチ夫々の相補的なオン／オフを繰り返すことによって、バッテリによって印加された電圧を降圧する。昇圧又は降圧を行うことによって変圧された電圧は、第３スイッチのドレイン及び第４スイッチのソース間から出力されて、第３スイッチのドレイン及び第４スイッチのソース間に接続してある負荷を給電する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１９２３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の変圧装置では、ソースが接地されていない第１及び第３スイッチをオンにするために、通常、第１及び第３スイッチ夫々について、ソース及びゲート間にコンデンサが接続されている。
【０００８】
第１スイッチのソース及びゲート間に接続してあるコンデンサは、第１及び第２スイッチ夫々がオフ及びオンである場合にバッテリが供給する電力を蓄積し、第１スイッチをオンにする場合に放電して、第１スイッチのソース及びドレイン間に一定電圧以上の電圧を印加して第１スイッチをオンにする。同様に、第３スイッチのソース及びゲート間に接続してあるコンデンサは、第３及び第４スイッチ夫々がオフ及びオンである場合にバッテリが供給する電力を蓄積し、第３スイッチをオンにする場合に放電して、第３スイッチのソース及びドレイン間に一定電圧以上の電圧を印加して第３スイッチをオンにする。
【０００９】
従来の変圧装置では、例えば、降圧及び昇圧のいずれか一方を長期間行う場合に、第１スイッチ又は第３スイッチを長期間オンに維持する可能性がある。この場合、第１及び第３スイッチ夫々について、長期間のオンの維持によって、ソース及びゲート間に接続してあるコンデンサに蓄積してある電荷が減少し、ソース及びゲート間の電圧を一定電圧以上に維持できない可能性がある。このため、従来の変圧装置には、第１及び第３スイッチ夫々のゲートに印加されている電圧が不安定となり、変圧を適切に行うことができないという問題がある。
【００１０】
また、夫々の一端がコイルの一端に接続された２つのスイッチを備え、一方のスイッチの他端が接地されている従来の降圧装置及び昇圧装置にも同様の問題がある。
【００１１】
従来の降圧装置では、２つのスイッチの相補的なオン／オフを繰り返すことによって、バッテリが２つのスイッチ夫々の他端間に印加された電圧を降圧し、降圧した電圧をコイルの他端と一方のスイッチの他端との間に接続してある負荷に印加する。
【００１２】
従来の昇圧装置では、２つの相補的なオン／オフを繰り返すことによって、バッテリがコイルの他端と一方のスイッチの他端との間に印加した電圧を昇圧し、昇圧した電圧を２つのスイッチ夫々の他端間に接続してある負荷に印加する。
【００１３】
このような従来の降圧装置及び昇圧装置夫々においても、バッテリが印加した電圧を、降圧又は昇圧を行わずに、そのまま負荷に印加する場合に他方のスイッチを長期間オンに維持する可能性がある。従って、従来の降圧装置及び昇圧装置夫々は、他方のスイッチが例えば、Ｎチャネル型のＦＥＴのような半導体スイッチである場合、他方のスイッチのゲートに印加されている電圧が不安定となり、降圧及び昇圧を適切に行うことができないという問題点がある。
【００１４】
前述した従来の変圧装置、降圧装置及び昇圧装置夫々が有する問題点を解決する構成として、半導体スイッチをオンにするコンデンサを、各装置が備えるスイッチのオン／オフ状態とは無関係に充電することが可能なチャージポンプ回路を設ける構成が考えられる。
【００１５】
しかしながら、従来の変圧装置、降圧装置及び昇圧装置夫々がチャージポンプを備えた場合、装置が大型になって構成が複雑となり、更には製造費用が嵩むという問題がある。
【００１６】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、変圧を適切に行うことができ、構成が簡単であって小型で安価な変圧装置を提供することにある。
本発明の他の目的は、降圧を適切に行うことができ、構成が簡単であって小型で安価な降圧装置を提供することにある。
本発明の他の目的は、昇圧を適切に行うことができ、構成が簡単であって小型で安価な昇圧装置を提供することにある。
【課題を解決するための手段】
【００１７】
本発明に係る降圧装置は、夫々の一端がコイルの一端に接続してある２つのスイッチの相補的なオン／オフを繰り返すことによって、前記２つのスイッチ夫々の他端間に印加された電圧を降圧し、降圧した電圧を前記２つのスイッチ中の一方のスイッチの他端と、前記コイルの他端との間から出力する降圧装置において、前記２つのスイッチ中の他方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する出力回路を備え、該出力回路は、出力したＰＷＭ信号のデューティが１００％未満の所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、前記ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力するように構成してあることを特徴とする。
【００１８】
本発明にあっては、コイルの一端に２つのスイッチ夫々の一端が接続してある。２つのスイッチの相補的なオン／オフを繰り返し、例えば、バッテリによって２つのスイッチ夫々の他端間に印加された電圧を降圧する。降圧した電圧を２つのスイッチ中の一方のスイッチの他端とコイルの他端との間から出力し、例えば、一方のスイッチの他端とコイルの他端との間に接続してある負荷を給電する。
【００１９】
出力回路は、２つのスイッチ中の他方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ（Pulse Width Modulation）信号を出力する。ＰＷＭ信号は、例えば、他方のスイッチのオンを示すハイレベルの電圧と、他方のスイッチのオフを示すローレベルの電圧とからなり、デューティは、１周期においてＰＷＭ信号がハイレベルの電圧である期間の割合である。
【００２０】
出力回路は、出力したＰＷＭ信号のデューティが１００％未満の所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する。
【００２１】
従って、他方のスイッチにおけるオン／オフは一定期間中に必ず切替えられるので、他方のスイッチが長期間オンとなることはない。また、２つのスイッチは相補的にオン／オフされるので、一方のスイッチが長期間オフとなることもない。このため、一方及び他方夫々のスイッチがオン及びオフとなって、他方のスイッチをオンにするためのコンデンサを充電する期間が一定期間中に必ず設けられる。これにより、コンデンサを充電するチャージポンプ回路は不要であるため、装置が小型かつ安価であり、構成が簡単である。
【００２２】
また、出力回路が出力したＰＷＭ信号のデューティが１００％未満の所定値以上である場合、一定期間中に他方のスイッチが切り替えられるオン／オフの回数が少ないので、２つのスイッチ夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失が低い。
【００２３】
本発明に係る降圧装置は、前記出力回路は、前記切替えに用いられ、デューティが前記所定値以下である第１ＰＷＭ信号を生成する生成部と、該生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合、該第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する変更部とを有し、前記出力回路は、前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値未満である場合に、該第１ＰＷＭ信号を出力し、前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合に、前記第２ＰＷＭ信号を出力するように構成してあることを特徴とする。
【００２４】
本発明にあっては、出力回路は生成部及び変更部を有する。生成部は、他方のスイッチにおけるオン／オフの切替えに用いられ、デューティが１００％未満の所定値以下である第１ＰＷＭ信号を生成する。変更部は、生成部が生成した第１ＰＷＭ信号のデューティが所定値である場合、第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する。
【００２５】
出力回路は、生成部が生成した第１ＰＷＭ信号のデューティが所定値未満である場合に第１ＰＷＭ信号を出力し、生成部が生成した第１ＰＷＭ信号のデューティが所定値である場合に第２ＰＷＭ信号を出力する。これにより、出力回路は、出力した第１ＰＷＭ信号のデューティが所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号を出力する。
【００２６】
本発明に係る降圧装置は、前記変更部は、前記第１ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって、前記第１ＰＷＭ信号を前記第２ＰＷＭ信号に変更するように構成してあることを特徴とする。
【００２７】
本発明にあっては、変更部は、生成部が生成した第１ＰＷＭ信号が所定値である場合、第１ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更する。これにより、第１ＰＷＭ信号が第２ＰＷＭ信号に変更される。また、２つのスイッチが相補的にオン／オフされるため、一方のスイッチをオン／オフするために用いられるＰＷＭ信号の一又は複数の周期におけるデューティはゼロ％に変更される。
【００２８】
本発明に係る降圧装置は、前記第２ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であることを特徴とする。
【００２９】
本発明に係る降圧装置にあっては、第１ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって得られる第２ＰＷＭ信号に応じて行われるオン／オフの周期は、第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。これにより、定期的に、一方及び他方夫々のスイッチがオン及びオフとなる期間が設けられ、他方のスイッチをオンにするためのコンデンサが安定的に充電され、２つのスイッチ夫々の他端間に印加された電圧がより適切に降圧される。
【００３０】
本発明に係る昇圧装置は、夫々の一端がコイルの一端に接続してある２つのスイッチの相補的なオン／オフを繰り返すことによって、前記コイルの他端と、前記２つのスイッチ中の一方のスイッチの他端との間に印加された電圧を昇圧し、昇圧した電圧を前記２つのスイッチ夫々の他端間から出力する昇圧装置において、前記一方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する出力回路を備え、該出力回路は、出力したＰＷＭ信号のデューティがゼロ％を超える所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、前記ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力するように構成してあることを特徴とする。
【００３１】
本発明にあっては、コイルの一端に２つのスイッチ夫々の一端が接続してある。２つのスイッチの相補的なオン／オフを繰り返し、例えば、バッテリによって、コイルの他端、及び、２つのスイッチ中の一方のスイッチの他端間に印加された電圧を昇圧する。昇圧した電圧を２つのスイッチ夫々の他端間から出力し、例えば、２つのスイッチ夫々の他端間に接続してある負荷を給電する。
【００３２】
出力回路は、２つのスイッチ中の一方のスイッチにおけるオン／オフの切替えに用いられるＰＷＭ信号を出力する。ＰＷＭ信号は、例えば、一方のスイッチのオンを示すハイレベルの電圧と、一方のスイッチのオフを示すローレベルの電圧とからなり、デューティは、１周期においてＰＷＭ信号がハイレベルの電圧である期間の割合である。
【００３３】
出力回路は、出力したＰＷＭ信号のデューティがゼロ％を超える所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する。
【００３４】
従って、一方のスイッチにおけるオン／オフは一定期間中に必ず切替えられ、２つのスイッチは相補的にオン／オフされるので、他方のスイッチが長期間オンとなることはない。このため、一方及び他方夫々のスイッチがオン及びオフとなって、他方のスイッチをオンにするためのコンデンサを充電する期間が一定期間中に必ず設けられる。これにより、コンデンサを充電するチャージポンプ回路は不要であるので、装置が小型、かつ、安価であり、構成が簡単である。
【００３５】
また、出力回路が出力したＰＷＭ信号のデューティがゼロ％を超える所定値未満である場合、一定期間中に一方のスイッチが切替えられるオン／オフの回数は少ないので、２つのスイッチ夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失が低い。
【００３６】
本発明に係る昇圧装置は、前記出力回路は、前記切替えに用いられ、デューティが前記所定値以上である第１ＰＷＭ信号を生成する生成部と、該生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合、該第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する変更部とを有し、前記出力回路は、前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値を超えている場合に前記第１ＰＷＭ信号を出力し、前記生成部が生成した第１ＰＷＭ信号のデューティが前記所定値である場合に前記第２ＰＷＭ信号を出力するように構成してあることを特徴とする。
【００３７】
本発明にあっては、出力回路は生成部及び変更部を有する。生成部は、一方のスイッチにおけるオン／オフの切替えに用いられ、デューティがゼロ％を超える所定値以上である第１ＰＷＭ信号を生成する。変更部は、生成部が生成した第１ＰＷＭ信号のデューティが所定値である場合、第１ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号に変更する。
【００３８】
出力回路は、生成部が生成した第１ＰＷＭ信号のデューティが所定値を超えている場合に第１ＰＷＭ信号を出力し、生成部が生成した第１ＰＷＭ信号のデューティが所定値である場合に第２ＰＷＭ信号を出力する。これにより、出力回路は、出力した第１ＰＷＭ信号のデューティが所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第２ＰＷＭ信号を出力する。
【００３９】
本発明に係る昇圧装置は、前記変更部は、前記第１ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって、前記第１ＰＷＭ信号を前記第２ＰＷＭ信号に変更するように構成してあることを特徴とする。
【００４０】
本発明にあっては、変更部は、生成部が生成した第１ＰＷＭ信号が所定値である場合、第１ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更する。これにより、第１ＰＷＭ信号が第２ＰＷＭ信号に変更される。また、２つのスイッチが相補的にオン／オフするため、他方のスイッチをオン／オフするために用いられるＰＷＭ信号の一又は複数の周期におけるデューティは１００％に変更される。
【００４１】
本発明に係る昇圧装置は、前記第２ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であることを特徴とする。
【００４２】
本発明にあっては、第１ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって得られる第２ＰＷＭ信号に応じて行われるオン／オフの周期は、第１ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。これにより、定期的に、一方及び他方夫々のスイッチがオン及びオフとなる期間が設けられ、他方のスイッチをオンにするためのコンデンサが安定的に充電され、コイル及び一方のスイッチ夫々の他端間に印加された電圧がより適切に昇圧される。
【００４３】
本発明に係る変圧装置は、夫々の一端がコイルの一端に接続してある第１及び第２スイッチと、一端が前記コイルの他端に接続してある第３スイッチと、前記コイル及び第２スイッチ夫々の他端間に接続してある第４スイッチとを備え、前記第１及び第２スイッチの相補的なオン／オフと、前記第３及び第４スイッチの相補的なオン／オフとを繰り返すことによって、前記第１及び第２スイッチ夫々の他端間に印加された電圧を変圧し、変圧した電圧を前記第３スイッチの他端と第４スイッチの前記第２スイッチ側の一端との間から出力する変圧装置において、前記第１スイッチにおけるオン／オフの切替えに用いられる第１ＰＷＭ信号、及び、前記第４スイッチにおけるオン／オフの切替えに用いられる第２ＰＷＭ信号を出力する出力回路を備え、該出力回路は、出力する第１ＰＷＭ信号のデューティが１００％未満の第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、前記第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力し、出力する第２ＰＷＭ信号のデューティがゼロ％を超える第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、前記第２ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力するように構成してあることを特徴とする。
【００４４】
本発明にあっては、コイルの一端に第１及び第２スイッチ夫々の一端が接続してあり、コイルの他端に第３スイッチが接続してあり、コイル及び第２スイッチ夫々の他端間に第４スイッチが接続してある。第１及び第２スイッチの相補的なオン／オフと、第３及び第４スイッチの相補的なオン／オフとを繰り返し、例えば、バッテリによって第１及び第２スイッチ夫々の他端間に印加された電圧を変圧する。変圧した電圧を第３スイッチの他端と第４スイッチの第２スイッチ側の一端との間から出力し、例えば、第３スイッチの他端と第４スイッチの第２スイッチ側の一端との間に接続してある負荷を給電する。
【００４５】
出力回路は、第１スイッチにおけるオン／オフの切替えに用いられる第１ＰＷＭ信号と、第４スイッチにおけるオン／オフの切替えに用いられる第２ＰＷＭ信号とを出力する。第１ＰＷＭ信号（又は第２ＰＷＭ信号）は、例えば、第１スイッチ（又は第４スイッチ）のオンを示すハイレベルの電圧と、第１スイッチ（又は第４スイッチ）のオフを示すローレベルの電圧とからなり、デューティは、１周期において第１ＰＷＭ信号（又は第２ＰＷＭ信号）がハイレベルの電圧である期間の割合である。
【００４６】
出力回路は、出力する第１ＰＷＭ信号のデューティが１００％未満の第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、出力する第１ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する。また、出力回路は、出力する第２ＰＷＭ信号のデューティがゼロ％を超える第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、出力する第２ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する。
【００４７】
従って、第１及び第４スイッチ夫々におけるオン／オフは一定期間中に必ず切替えられる。また、第１及び第２スイッチは相補的にオン／オフされ、第３及び第４スイッチは相補的にオン／オフされるので第２及び第３スイッチ夫々におけるオン／オフも一定期間中に必ず切替えられる。このため、第１及び第２スイッチ夫々が長期間オン及びオフとなることはなく、第３及び第４スイッチ夫々が長期間オン及びオフとなることはない。従って、第１及び第３スイッチ夫々についてオンにするためのコンデンサを充電する期間が一定期間中に必ず設けられるので、コンデンサを充電するチャージポンプ回路は不要である。このため、装置が小型、かつ、安価であり、構成が簡単である。
【００４８】
また、出力回路が出力する第１ＰＷＭ信号のデューティが第１所定値以上である場合、一定期間中に第１スイッチが切替えられるオン／オフの回数が少なく、出力回路が出力する第２ＰＷＭ信号のデューティが第２所定値以下である場合に一定期間中に第４スイッチが切替えられるオン／オフの回数が少ない。従って、第１、第２、第３及び第４スイッチについて、一定期間に繰り返されるオン／オフの切替えによって生じる損失が低い。
【００４９】
本発明に係る変圧装置は、前記出力回路は、前記第１スイッチにおけるオン／オフの切替えに用いられ、デューティが前記第１所定値以下である第３ＰＷＭ信号を生成する第１生成手段と、該第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値である場合、該第３ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第３ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第４ＰＷＭ信号に変更する第１変更手段とを有し、前記出力回路は、前記第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値未満である場合に、該第３ＰＷＭ信号を出力し、前記第１生成手段が生成した第３ＰＷＭ信号のデューティが前記第１所定値である場合に、前記第４ＰＷＭ信号を出力するように構成してあることを特徴とする。
【００５０】
本発明にあっては、出力回路は第１生成手段及び第１変更手段を有する。第１生成手段は、第１スイッチにおけるオン／オフの切替えに用いられ、デューティが１００％未満の第１所定値以下である第３ＰＷＭ信号を生成する。第１変更手段は、第１生成手段が生成した第３ＰＷＭ信号のデューティが第１所定値である場合、第３ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、第３ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第４ＰＷＭ信号に変更する。
【００５１】
出力回路は、第１生成手段が生成した第３ＰＷＭ信号のデューティが第１所定値未満である場合に第３ＰＷＭ信号を出力し、第１生成手段が生成した第３ＰＷＭ信号のデューティが第１所定値である場合に第４ＰＷＭ信号を出力する。これにより、出力回路は、出力する第３ＰＷＭ信号のデューティが第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、第３ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第４ＰＷＭ信号を出力する。
【００５２】
本発明に係る変圧装置は、前記第１変更手段は、前記第３ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって、前記第３ＰＷＭ信号を前記第４ＰＷＭ信号を変更するように構成してあることを特徴とする。
【００５３】
本発明にあっては、第１変更手段は、第１生成手段が生成した第３ＰＷＭ信号のデューティが第１所定値である場合、第３ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更する。これにより、第３ＰＷＭ信号が第４ＰＷＭ信号に変更される。第１及び第２スイッチは相補的にオン／オフするため、第２スイッチをオン／オフするために用いられるＰＷＭ信号の一又は複数の周期におけるデューティはゼロ％に変更される。
【００５４】
本発明に係る変圧装置は、前記第４ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第３ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であることを特徴とする。
【００５５】
本発明にあっては、第３ＰＷＭ信号の一又は複数の周期におけるデューティを１００％に変更することによって得られる第４ＰＷＭ信号に応じて行われるオン／オフの周期は、第３ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。これにより、定期的に、第１及び第２スイッチ夫々がオフ及びオンとなる期間が設けられ、第１スイッチをオンにするためのコンデンサが安定的に充電され、第１及び第２スイッチ夫々の他端間に印加された電圧がより適切に変圧される。
【００５６】
本発明に係る変圧装置は、前記出力回路は、前記第４スイッチにおけるオン／オフ切替えに用いられ、デューティが前記第２所定値以上である第５ＰＷＭ信号を生成する第２生成手段と、該第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値である場合、該第５ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、前記第５ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第６ＰＷＭ信号に変更する第２変更手段とを有し、前記出力回路は、前記第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値を超えている場合に、該第５ＰＷＭ信号を出力し、前記第２生成手段が生成した第５ＰＷＭ信号のデューティが前記第２所定値である場合に、前記第６ＰＷＭ信号を出力するように構成してあることを特徴とする。
【００５７】
本発明にあっては、出力回路は第２生成手段及び第２変更手段を有する。第２生成手段は、第４スイッチにおけるオン／オフの切替えに用いられ、デューティがゼロ％を超える第２所定値以上である第５ＰＷＭ信号を生成する。第２変更手段は、第２生成手段が生成した第５ＰＷＭ信号のデューティが第２所定値である場合、第５ＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が、第５ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第６ＰＷＭ信号に変更する。
【００５８】
出力回路は、第２生成手段が生成した第５ＰＷＭ信号のデューティが第２所定値を超えている場合に第５ＰＷＭ信号を出力し、第２生成手段が生成した第５ＰＷＭ信号のデューティが第２所定値である場合に第６ＰＷＭ信号を出力する。これにより、出力回路は、出力する第５ＰＷＭ信号のデューティが第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、第５ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ない第６ＰＷＭ信号を出力する。
【００５９】
本発明に係る変圧装置は、前記第２変更手段は、前記第５ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって、前記第５ＰＷＭ信号を前記第６ＰＷＭ信号に変更するように構成してあることを特徴とする。
【００６０】
本発明にあっては、第２変更手段は、第２生成手段が生成した第５ＰＷＭ信号が第２所定値である場合、第５ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更する。これにより、第５ＰＷＭ信号が第６ＰＷＭ信号に変更される。第３及び第４スイッチは相補的にオン／オフするため、第３スイッチをオン／オフするために用いられるＰＷＭ信号の一又は複数の周期におけるデューティは１００％に変更される。
【００６１】
本発明に係る変圧装置は、前記第６ＰＷＭ信号に応じて行われるオン／オフの周期は、前記第５ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定であることを特徴とする。
【００６２】
本発明にあっては、第５ＰＷＭ信号の一又は複数の周期におけるデューティをゼロ％に変更することによって得られる第６ＰＷＭ信号に応じて行われるオン／オフの周期は、第５ＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。これにより、定期的に、第３及び第４スイッチ夫々がオフ及びオンとなる期間が設けられ、第３スイッチ夫々をオンにするためのコンデンサが安定的に充電され、第１及び第２スイッチ夫々の他端間に印加された電圧がより適切に変圧される。
【発明の効果】
【００６３】
本発明に係る変圧装置よれば、変圧を適切に行うことができ、第１、第２、第３及び第４スイッチ夫々において一定期間中に行われるオン／オフの切替えによって生じる損失が小さく、装置が小型、かつ、安価であり、構成が簡単である。
【００６４】
本発明に係る降圧装置によれば、降圧を適切に行うことができ、２つのスイッチ夫々において一定期間中に行われるオン／オフの切替えによって生じる損失が小さく、装置が小型、かつ、安価であり、構成が簡単である。
【００６５】
本発明に係る昇圧装置によれば、昇圧を適切に行うことができ、２つのスイッチ夫々において一定期間中に行われるオン／オフの切替えによって生じる損失が小さく、装置が小型、かつ、安価であり、構成が簡単である。
【図面の簡単な説明】
【００６６】
【図１】実施の形態１における変圧装置の構成を示すブロック図である。
【図２】変圧装置の昇圧動作を説明するためのタイミングチャートである。
【図３】昇圧動作が行われている場合におけるＦＥＴのオン／オフ動作を示すタイミングチャートである。
【図４】変圧装置の降圧動作を説明するためのタイミングチャートである。
【図５】降圧動作が行われている場合におけるＦＥＴのオン／オフ動作を示すタイミングチャートである。
【図６】実施の形態２における降圧装置の構成を示すブロック図である。
【図７】実施の形態３における昇圧装置の構成を示すブロック図である。
【発明を実施するための形態】
【００６７】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は実施の形態１における変圧装置の構成を示すブロック図である。この変圧装置１は、バッテリ３及び負荷４夫々の両端に各別に接続されており、バッテリ３によって印加された電圧の昇圧及び降圧を行って、該電圧を変圧し、変圧した電圧を負荷４に印加する。
【００６８】
変圧装置１は、Ｎチャネル型のＦＥＴ１１，１２，１３，１４、差動増幅器１５、出力回路１６、駆動回路１７，１９，２１，２２、反転器１８，２０、コンデンサＣ１，Ｃ２，・・・，Ｃ５、ダイオードＤ１，Ｄ２、コイルＬ１及び抵抗Ｒ１を備える。出力回路１６は、生成部５１、変更部５２、ＯＲ回路５３及びＡＮＤ回路５４を有する。駆動回路１７は反転器６１及びスイッチＳ１，Ｓ２を有し、駆動回路２１はスイッチＳ３及び抵抗Ｒ２を有する。また、駆動回路１９は、スイッチＳ４及び抵抗Ｒ３を有し、駆動回路２２は反転器７１及びスイッチＳ５，Ｓ６を有する。
【００６９】
ＦＥＴ１１のドレインにはバッテリ３の正極端子が接続されており、ＦＥＴ１２のソースにはバッテリ３の負極端子が接続されている。ＦＥＴ１１のソース、及び、ＦＥＴ１２のドレイン夫々は、コイルＬ１の一端に接続してある。コイルＬ１の他端には、ＦＥＴ１３のソース、及び、ＦＥＴ１４のドレイン夫々が接続してある。ＦＥＴ１４のソースは、ＦＥＴ１２のソースに接続してある。このように、ＦＥＴ１４は、コイルＬ１の他端と、ＦＥＴ１２のソースとの間に接続してある。ＦＥＴ１２，１４夫々のソースは接地されている。
【００７０】
ＦＥＴ１３のドレインは、コンデンサＣ１及び抵抗Ｒ１夫々の一端に接続してあり、抵抗Ｒ１の他端は負荷４の一端に接続してある。ＦＥＴ１４のソースは、コンデンサＣ１及び負荷４の他端に接続してある。抵抗Ｒ１の一端及び他端夫々には、差動増幅器１５のプラス端子及びマイナス端子が接続してあり、差動増幅器１５の出力端子は出力回路１６に接続されている。出力回路１６は、更に、ＦＥＴ１１，１３夫々のドレインと、駆動回路１７，１９と、反転器１８，２０夫々の入力端子とに接続されている。
【００７１】
出力回路１６では、差動増幅器１５の出力端子と、ＦＥＴ１１，１３夫々のドレインとが生成部５１に接続されている。ＯＲ回路５３及びＡＮＤ回路５４夫々は、２つの入力端子と１つの出力端子とを有しており、生成部５１は、更に、ＯＲ回路５３及びＡＮＤ回路５４夫々の一方の入力端子に接続されている。ＯＲ回路５３及びＡＮＤ回路５４夫々の他方の入力端子は変更部５２に接続されている。変更部５２は、生成部５１と同様に、ＦＥＴ１１，１３夫々のドレインに接続されている。生成部５１及び変更部５２は接地されている。ＯＲ回路５３の出力端子は、駆動回路１７と、反転器１８の入力端子とに接続され、ＡＮＤ回路５４の出力端子は、駆動回路１９と、反転器２０の入力端子とに接続されている。
【００７２】
駆動回路１７は、更に、ＦＥＴ１１のゲートと、ダイオードＤ１のカソードと、コンデンサＣ２，Ｃ３夫々の一端とに接続されている。ダイオードＤ１のアノードはＦＥＴ１１のドレインに接続されており、コンデンサＣ２，Ｃ３夫々の他端はＦＥＴ１１のソースに接続されている。駆動回路１７は接地されている。
【００７３】
駆動回路１７において、反転器６１の入力端子はＯＲ回路５３の出力端子に接続されている。スイッチＳ１の一端は、ダイオードＤ１のカソード、及び、コンデンサＣ２の一端に接続されている。スイッチＳ１の他端は、ＦＥＴ１１のゲート、並びに、コンデンサＣ３及びスイッチＳ２夫々の一端に接続されている。スイッチＳ２の他端は接地されている。
【００７４】
反転器１８の出力端子は駆動回路２１に接続されている。駆動回路２１は、更に、ＦＥＴ１２のゲートに接続されており、接地もされている。また、駆動回路２１は、一定の電圧Ｖｃｃが印加されている。
駆動回路２１において、スイッチＳ３の一端には電圧Ｖｃｃが印加されており、スイッチＳ３の他端は、ＦＥＴ１２のゲート、及び、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は接地されている。
【００７５】
駆動回路１９は、更に、ＦＥＴ１４のゲートに接続されており、接地もされている。また、駆動回路１９にも一定の電圧Ｖｃｃが印加されている。
駆動回路１９において、スイッチＳ４の一端には電圧Ｖｃｃが印加されており、スイッチＳ４の他端は、ＦＥＴ１４のゲート、及び、抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は接地されている。
【００７６】
反転器２０の出力端子は駆動回路２２に接続されている。駆動回路２２は、更に、ＦＥＴ１３のゲートと、ダイオードＤ２のカソードと、コンデンサＣ４，Ｃ５夫々の一端とに接続されている。ダイオードＤ２のアノードはＦＥＴ１１のドレインに接続されており、コンデンサＣ４，Ｃ５夫々の他端は、ＦＥＴ１３のソースに接続されている。
【００７７】
駆動回路２２において、反転器７１の入力端子は反転器２０の出力端子に接続されている。スイッチＳ５の一端は、ダイオードＤ２のカソード、及び、コンデンサＣ４の一端に接続されている。スイッチＳ５の他端は、ＦＥＴ１３のゲート、並びに、コンデンサＣ５及びスイッチＳ６夫々の一端に接続されている。スイッチＳ６の他端は接地されている。
【００７８】
ＦＥＴ１１，１２，１３，１４はスイッチとして機能する。ＦＥＴ１１，１２，１３，１４夫々は、ゲートに一定電圧以上の電圧が印加された場合、ドレインからソースへ電流が流れるのでオンとなり、ゲートに印加されている電圧が一定電圧未満である場合、ドレインからソースへ電流が流れないのでオフとなる。変圧装置１では、ゲートに印加されている電圧を調整することによって、ＦＥＴ１１，１２，１３，１４夫々をオン／オフをする。
ＦＥＴ１１，１２，１３，１４夫々は、第１、第２、第３及び第４スイッチとして機能する。
【００７９】
変圧装置１では、ＦＥＴ１１，１２の相補的なオン／オフと、ＦＥＴ１３，１４の相補的なオン／オフとを繰り返すことによって、バッテリ３がＦＥＴ１１のドレインとＦＥＴ１２のソースとの間に印加した電圧を変圧し、変圧した電圧をＦＥＴ１３のドレイン及びＦＥＴ１４のソース間から出力する。これにより、変圧した電圧が抵抗Ｒ１を介して負荷４に印加され、負荷４が給電される。
【００８０】
ＦＥＴ１１，１２の相補的なオン／オフは、ＦＥＴ１１をオンにすると共にＦＥＴ１２をオフにし、ＦＥＴ１１をオンにすると共にＦＥＴ１２をオンにすることによって行われる。同様に、ＦＥＴ１３，１４の相補的なオン／オフは、ＦＥＴ１４をオンにすると共にＦＥＴ１３をオフにし、ＦＥＴ１４をオフにすると共にＦＥＴ１３をオンにすることによって行われる。
【００８１】
ＦＥＴ１３，１４の相補的なオン／オフが繰り返されている状態で、ＦＥＴ１１，１２の相補的なオン／オフを繰り返すことによって、バッテリ３がＦＥＴ１１のドレインとＦＥＴ１２のソースとの間に印加した電圧を降圧する。ＦＥＴ１１，１２がオン及びオフである場合、電流がバッテリ３の正極端子からＦＥＴ１１を介してコイルＬ１へ流れ、コイルＬ１にエネルギーが蓄積される。ここで、ＦＥＴ１３，１４がオフ及びオンである場合、電流はコイルＬ１からＦＥＴ１４を流れ、バッテリ３の負極端子に戻る。また、ＦＥＴ１３，１４がオン及びオフである場合、電流はコイルＬ１からＦＥＴ１３、抵抗Ｒ１及び負荷４を流れ、バッテリ３の負極端子に戻る。このとき、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に電圧が印加される。
【００８２】
ＦＥＴ１１，１２がオン及びオフである状態からＦＥＴ１１，１２がオフ及びオンである状態に切替わった場合、コイルＬ１へ流れる電流が遮断され、コイルＬ１は、自身に流れる電流の量を維持すべく、エネルギーを放出し、電流がコイルＬ１から発生する。ここで、ＦＥＴ１３，１４がオフ及びオンである場合、電流がコイルＬ１の他端からＦＥＴ１４，１２の順に流れてコイルＬ１の一端に戻る。また、ＦＥＴ１３，１４がオン及びオフである場合、電流がコイルＬ１の他端からＦＥＴ１３、抵抗Ｒ１、負荷４及びＦＥＴ１２を流れてコイルＬ１の一端に戻る。このとき、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に電圧が印加され、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された電圧は、コイルＬ１のエネルギーが放出されるにつれて降圧される。
【００８３】
ＦＥＴ１３，１４の相補的なオン／オフが繰り返されている状態で、ＦＥＴ１１，１２の相補的なオン／オフが繰り返された場合、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された電圧は、コンデンサＣ１によって平滑化された後、抵抗Ｒ１を介して負荷４に印加される。このとき、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された平均電圧、即ち、コンデンサＣ１によって平滑化された電圧は、バッテリ３によって印加された電圧を降圧した電圧である。降圧幅は、ＦＥＴ１１，１２がオフ及びオンである期間の大小に応じて大小となる。
【００８４】
ＦＥＴ１１，１２の相補的なオン／オフが繰り返されている状態で、ＦＥＴ１３，１４の相補的なオン／オフを繰り返すことによって、バッテリ３がＦＥＴ１１のドレインとＦＥＴ１２のソースとの間に印加した電圧を昇圧する。ＦＥＴ１３，１４がオフ及びオンである場合において、ＦＥＴ１１，１２がオン及びオフであるとき、電流がバッテリ３の正極端子からＦＥＴ１１、コイルＬ１及びＦＥＴ１４の順に流れ、バッテリ３の負極端子に戻る。このとき、多量の電流がコイルＬ１に流れて、コイルＬ１にエネルギーが蓄積される。
【００８５】
ＦＥＴ１３，１４がオフ及びオンである状態からオン及びオフである状態に切替わった場合において、ＦＥＴ１１，１２がオン及びオフであるとき、電流が、バッテリ３の正極端子からＦＥＴ１１、コイルＬ１、ＦＥＴ１３、抵抗Ｒ１及び負荷４の順に流れて、バッテリ３の負極端子に戻る。このとき、電流が抵抗Ｒ１及び負荷４を流れるため、コイルＬ１に流れる電流の量が低下する。このため、コイルＬ１は、自身に流れる電流の量を維持すべく、コイルＬ１のＦＥＴ１１側の一端に印加されている電圧を基準として、コイルＬ１のＦＥＴ１３側の他端における電圧を昇圧する。これにより、ＦＥＴ１３のドレイン、及び、ＦＥＴ１４のソース間に印加された電圧は、バッテリ３がＦＥＴ１１のドレイン、及び、ＦＥＴ１２のソース間に印加した電圧よりも高い。
【００８６】
ＦＥＴ１１，１２の相補的なオン／オフが繰り返されている状態で、ＦＥＴ１３，１４の相補的なオン／オフが繰り返された場合、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された電圧は、コンデンサＣ１によって平滑化された後、抵抗Ｒ１を介して負荷４に印加される。このとき、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された平均電圧、即ち、コンデンサＣ１によって平滑化された電圧は、バッテリ３によって印加された電圧を昇圧した電圧である。昇圧幅は、ＦＥＴ１３，１４がオフ及びオンである期間の大小に応じて大小となる。
なお、ＦＥＴ１１，１２夫々がオフ及びオンである場合、ＦＥＴ１３，１４夫々のオン／オフ状態に無関係に、電流がバッテリ３の正極端子からＦＥＴ１１を介してコイルＬ１へ流れることはない。
【００８７】
差動増幅器１５は、抵抗Ｒ１の両端間の電圧、即ち、負荷４に流れる出力電流の量に比例する電圧を増幅し、増幅した電圧を出力端子から出力回路１６へ出力する。出力回路１６は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧と、差動増幅器１５から入力された電圧とに基づく２つのＰＷＭ信号を出力する。具体的には、出力回路１６は、ＦＥＴ１１，１２夫々におけるオン／オフの切替えに用いられる一方のＰＷＭ信号を駆動回路１７と反転器１８の入力端子とに出力し、ＦＥＴ１３，１４夫々におけるオン／オフの切替えに用いられる他方のＰＷＭ信号を反転器２０の入力端子と駆動回路１９とに出力する。
【００８８】
出力回路１６において、生成部５１は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間に印加された電圧と、差動増幅器１５から入力された電圧とに基づいてＰＷＭ信号１及びＰＷＭ信号２を生成する。
【００８９】
ＰＷＭ信号１は、ハイレベルの電圧と、ハイレベルの電圧よりも低いローレベルの電圧とによって構成され、ＦＥＴ１１におけるオン／オフの切替えに用いられる。ＰＷＭ信号１のデューティ、即ち、１周期においてＰＷＭ信号１がハイレベルの電圧である期間の割合は１００％未満の第１所定値以下である。
【００９０】
ＰＷＭ信号２も、ハイレベル及びローレベルの電圧によって構成され、ＦＥＴ１４におけるオン／オフの切替えに用いられる。ＰＷＭ信号２のデューティ、即ち、１周期においてＰＷＭ信号２がハイレベルの電圧である期間の割合はゼロ％を超える第２所定値以上である。
生成部５１は、生成したＰＷＭ信号１をＯＲ回路５３の一方の入力端子に出力し、生成したＰＷＭ信号２をＡＮＤ回路５４の一方の入力端子に出力する。生成部５１は第１及び第２生成手段に該当する。
【００９１】
変更部５２は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧とに基づいて、ＰＷＭ信号１を変更するための変更信号１と、ＰＷＭ信号２を変更するための変更信号２を生成する。
【００９２】
変更信号１及び変更信号２夫々は、ＰＷＭ信号１及びＰＷＭ信号２と同様に、ハイレベル及びローレベルの電圧によって構成される。
変更部５２は、変更信号１をＯＲ回路５３の他方の入力端子に出力し、変更信号２をＡＮＤ回路５４の他方の入力端子に入力する。
【００９３】
ＯＲ回路５３は、２つの入力端子夫々に入力されたＰＷＭ信号１及び変更信号１の少なくとも一方がハイレベルの電圧を示している場合にハイレベルの電圧を出力し、ＰＷＭ信号１及び変更信号１が共にローレベルの電圧を示している場合にローレベルの電圧を出力する。
ＯＲ回路５３は、２つの入力端子夫々に入力されたＰＷＭ信号１及び変更信号１に応じたＰＷＭ信号を、反転器１８の入力端子と、駆動回路１７の反転器６１の入力端子とに出力する。
【００９４】
ＡＮＤ回路５４は、２つの入力端子夫々に入力されたＰＷＭ信号２及び変更信号２の両方がハイレベルの電圧を示している場合にハイレベルの電圧を出力し、ＰＷＭ信号２及び変更信号２の少なくとも一方がローレベルの電圧を示している場合にローレベルの電圧を出力する。
ＡＮＤ回路５４は、２つの入力端子夫々に入力されたＰＷＭ信号２及び変更信号２に応じたＰＷＭ信号を、反転器２０の入力端子と、駆動回路１９とに出力する。
【００９５】
反転器１８，２０，６１，７１夫々は、入力端子に入力されたＰＷＭ信号がハイレベルの電圧である場合に出力端子からローレベルの電圧を出力し、入力端子に入力されたＰＷＭ信号がローレベルの電圧である場合に出力端子からハイレベルの電圧を出力する。反転器１８，２０，６１，７１夫々は、入力端子に入力されたＰＷＭ信号のハイレベル及びローレベルの電圧を反転し、ハイレベル及びローレベルの電圧を反転したＰＷＭ信号を出力端子から出力する。
【００９６】
反転器１８，６１は、ＯＲ回路５３の出力端子から出力されたＰＷＭ信号のハイレベル及びローレベルの電圧を反転する。反転器２０は、ＡＮＤ回路５４の出力端子から出力されたＰＷＭ信号のハイレベル及びローレベルの電圧を反転し、ハイレベル及びローレベルの電圧を反転したＰＷＭ信号を反転器７１の入力端子に出力する。反転器７１は、反転器２０の出力端子から出力されたＰＷＭ信号のハイレベル及びローレベルの電圧を反転する。
【００９７】
スイッチＳ１は、ＯＲ回路５３が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなり、スイッチＳ２は、反転器６１が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなる。また、スイッチＳ３は、反転器１８が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなる。
【００９８】
スイッチＳ４は、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなる。スイッチＳ５は、反転器２０が出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなり、スイッチＳ６は、反転器７１の出力端子から出力したＰＷＭ信号のハイレベル及びローレベルの電圧に応じてオン及びオフとなる。
【００９９】
ＯＲ回路５３の出力端子から出力されたＰＷＭ信号がローレベルの電圧である場合、スイッチＳ１，Ｓ２，Ｓ３夫々は、オフ、オン及びオンとなる。このとき、スイッチＳ３がオンであるので、ＦＥＴ１２のゲートに、一定電圧よりも高い電圧Ｖｃｃが印加され、ＦＥＴ１２はオンとなる。
【０１００】
また、電流が、バッテリ３の正極端子からダイオードＤ１、コンデンサＣ２及びＦＥＴ１２の順に流れ、バッテリ３の負極端子に戻る。これにより、コンデンサＣ２が充電される。
更に、電流が、コンデンサＣ３のＦＥＴ１１側の一端からスイッチＳ２及びＦＥＴ１２の順に流れて、コンデンサＣ３の他端に戻り、コンデンサＣ３は放電する。これにより、ＦＥＴ１１のゲートに印加されている電圧は一定電圧未満となり、ＦＥＴ１１はオフとなる。
【０１０１】
以上のように、ＯＲ回路５３が出力端子からローレベルの電圧を出力した場合、ＦＥＴ１１，１２はオフ及びオンとなる。
【０１０２】
ＯＲ回路５３の出力端子から出力されたＰＷＭ信号がハイレベルの電圧である場合、スイッチＳ１，Ｓ２，Ｓ３夫々は、オン、オフ及びオフとなる。このとき、コンデンサＣ２は放電し、電流がコンデンサＣ２のダイオードＤ１側の一端からスイッチＳ１及びコンデンサＣ３の順に流れ、コンデンサＣ２の他端に戻る。これにより、コンデンサＣ３が充電され、ＦＥＴ１１のソース及びゲート間に一定電圧以上の電圧が印加され、ＦＥＴ１１がオンとなる。
【０１０３】
また、スイッチＳ３がオフであるので、ＦＥＴ１２のゲートに印加されている電圧はゼロボルトとなり、ＦＥＴ１２はオフとなる。
以上のように、ＯＲ回路５３が出力端子からハイレベルの電圧を出力した場合、ＦＥＴ１１，１２はオン及びオフとなる。
【０１０４】
従って、ＯＲ回路５３の出力端子から出力したＰＷＭ信号がローレベルの電圧である場合にＦＥＴ１１，１２夫々はオフ及びオンとなり、ＯＲ回路５３の出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合にＦＥＴ１１，１２夫々はオン及びオフとなる。このように、ＦＥＴ１１，１２は相補的にオン／オフされる。
【０１０５】
なお、コンデンサＣ３の容量は、ＦＥＴ１１の入力容量である。また、駆動回路１７は、ＯＲ回路５３が出力端子から出力したＰＷＭ信号に応じてＦＥＴ１１をオン／オフする回路として機能し、駆動回路２１は、反転器１８が出力端子から出力したＰＷＭ信号に応じてＦＥＴ１２をオン／オフする回路として機能する。
【０１０６】
ＡＮＤ回路５４の出力端子から出力されたＰＷＭ信号がハイレベルの電圧である場合、スイッチＳ４，Ｓ５，Ｓ６夫々は、オン、オフ及びオンとなる。このとき、スイッチＳ４がオンであるので、ＦＥＴ１４のゲートに、一定電圧よりも高い電圧Ｖｃｃが印加され、ＦＥＴ１４はオンとなる。
【０１０７】
また、電流が、バッテリ３の正極端子からダイオードＤ２、コンデンサＣ４及びＦＥＴ１４の順に流れ、バッテリ３の負極端子に戻る。これにより、コンデンサＣ４が充電される。
更に、電流が、コンデンサＣ５のＦＥＴ１３側の一端からスイッチＳ６及びＦＥＴ１４の順に流れて、コンデンサＣ５の他端に戻り、コンデンサＣ５は放電する。これにより、ＦＥＴ１３のゲートに印加されている電圧は一定電圧未満となり、ＦＥＴ１３はオフとなる。
【０１０８】
以上のように、ＡＮＤ回路５４が出力端子からハイレベルの電圧を出力した場合、ＦＥＴ１３，１４はオフ及びオンとなる。
【０１０９】
ＡＮＤ回路５４の出力端子から出力されたＰＷＭ信号がローレベルの電圧である場合、スイッチＳ４，Ｓ５，Ｓ６夫々は、オフ、オン及びオフとなる。このとき、コンデンサＣ４は放電し、電流がコンデンサＣ４のダイオードＤ２側の一端からスイッチＳ５及びコンデンサＣ５の順に流れ、コンデンサＣ４の他端に戻る。これにより、コンデンサＣ５が充電され、ＦＥＴ１３のソース及びゲート間に一定電圧以上の電圧が印加され、ＦＥＴ１３がオンとなる。
【０１１０】
また、スイッチＳ４がオフであるので、ＦＥＴ１４のゲートに印加されている電圧はゼロボルトとなり、ＦＥＴ１４はオフとなる。
以上のように、ＡＮＤ回路５４が出力端子からハイレベルの電圧を出力した場合、ＦＥＴ１３，１４はオン及びオフとなる。
【０１１１】
従って、ＡＮＤ回路５４の出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合にＦＥＴ１３，１４夫々はオフ及びオンとなり、ＡＮＤ回路５４の出力端子から出力したＰＷＭ信号がローレベルの電圧である場合にＦＥＴ１３，１４夫々はオン及びオフとなる。このように、ＦＥＴ１３，１４は相補的にオン／オフされる。
【０１１２】
なお、コンデンサＣ５の容量は、ＦＥＴ１３の入力容量である。また、駆動回路１９は、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号に応じてＦＥＴ１４をオン／オフする回路として機能し、駆動回路２２は、反転器２０が出力端子から出力したＰＷＭ信号に応じてＦＥＴ１３をオン／オフする回路として機能する。
【０１１３】
図２は変圧装置１の昇圧動作を説明するためのタイミングチャートである。図２では、生成部５１が出力するＰＷＭ信号１及びＰＷＭ信号２と、変更部５２が出力する変更信号１及び変更信号２と、ＯＲ回路５３及びＡＮＤ回路５４夫々の出力信号とが示されている。
【０１１４】
変圧装置１で昇圧動作が行われている場合、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧、即ち、バッテリ３の出力電圧よりも高い。生成部５１は、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧がＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧よりも高い場合、デューティが第１所定値であるＰＷＭ信号１を出力し、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号２を出力する。このとき、生成部５１が出力するＰＷＭ信号２のデューティは第２所定値を超えている。
【０１１５】
変圧装置１で降圧動作が行われている場合、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧、即ち、バッテリ３の出力電圧よりも低い。生成部５１は、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧がＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧よりも低い場合、デューティが第２所定値であるＰＷＭ信号２を出力し、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号１を出力する。このとき、生成部５１が出力するＰＷＭ信号１のデューティは第１所定値未満である。
【０１１６】
図２には、デューティが第１所定値、例えば９０％であるＰＷＭ信号１と、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号２とが示されている。図２に示す例では、生成部５１は、差動増幅器１５が出力した電圧を下げるべく、即ち、抵抗Ｒ１を介して負荷４に流れる出力電流を下げるべく、ＰＷＭ信号２のデューティを徐々に小さくしている。
【０１１７】
変更部５２は、ＦＥＴ１３のゲート及びＦＥＴ１４のソース間の電圧が、ＦＥＴ１３のゲート及びＦＥＴ１４のソース間の電圧よりも高い場合に、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値であり、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えていると判断する。また、ＦＥＴ１３のゲート及びＦＥＴ１４のソース間の電圧が、ＦＥＴ１３のゲート及びＦＥＴ１４のソース間の電圧よりも低い場合に、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満であり、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値であると判断する。
【０１１８】
変更部５２は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値であると判断した場合、言い換えると、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えていると判断した場合、図２に示すようなパルス信号を変更信号１として出力する。変更信号１として出力されるパルス信号は、ハイレベル及びローレベルの電圧によって構成され、そのデューティは一定であり、その周期はＰＷＭ信号１よりも長い。変更信号１として出力されるパルス信号は、図２に示すように、ローレベルの電圧である期間に、ＰＷＭ信号１がローレベルの電圧である複数の期間中の１つの期間が含まれ、ハイレベルの電圧である期間に、ＰＷＭ信号１がローレベルの電圧である複数の中の４つの期間が含まれる２値信号である。
【０１１９】
図２に示すＰＷＭ信号１及び変更信号１夫々が２つの入力端子に入力されたＯＲ回路５３は、ＰＷＭ信号１において、複数の周期におけるデューティを１００％に変更したＰＷＭ信号を出力する。このように、変更部５２は、変更信号１を出力することによって、生成部５１が生成したＰＷＭ信号１の複数の周期におけるデューティを１００％に変更する。
【０１２０】
具体的には、ＯＲ回路５３は、ローレベルの電圧である期間を一定にした状態で、ＰＷＭ信号１の周期を５倍にしたＰＷＭ信号を出力する。前述したように、ＯＲ回路５３が出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合にＦＥＴ１１，１２夫々はオン及びオフとなり、ＯＲ回路５３が出力端子から出力したＰＷＭ信号がローレベルの電圧である場合にＦＥＴ１１，１２夫々はオフ及びオンとなる。従って、ＯＲ回路５３が出力したＰＷＭ信号において、ハイレベル及びローレベルの電圧間の切替えは、ＦＥＴ１１，１２夫々のオン／オフの切替えに相当する。
【０１２１】
従って、ＯＲ回路５３が出力端子から出力したＰＷＭ信号に対応する一定期間中のオン／オフの切替え回数は、ＰＷＭ信号１に対応するオン／オフの切替え回数よりも少なく、該切替え回数の５分の１である。このように、変更部５２が変更信号１を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、ＰＷＭ信号１に応じて行われるオン／オフの周期よりも長くて一定である。
【０１２２】
以上のように、変更部５２は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値である場合、変更信号１を出力することによって、ＰＷＭ信号１を、一定期間中の対応するオン／オフの切替え回数がＰＷＭ信号１に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更する。出力回路１６は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値である場合に、変更部５２が変更したＰＷＭ信号を出力する。変更部５２は第１変更手段として機能する。
【０１２３】
また、変更部５２は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値であると判断した場合、言い換えると、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えていると判断した場合、ハイレベルの電圧で一定である変更信号２を出力する。これにより、ＡＮＤ回路５４は、生成部５１が生成したＰＷＭ信号２のハイレベル及びローレベル夫々の電圧に応じてハイレベル及びローレベルの電圧を出力するので、生成部５１が生成したＰＷＭ信号２をそのままＡＮＤ回路５４の出力端子から出力する。
従って、出力回路１６は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えている場合に、生成部５１が生成したＰＷＭ信号２を出力する。
【０１２４】
図３は、昇圧動作が行われている場合におけるＦＥＴ１１，１２，１３，１４のオン／オフ動作を示すタイミングチャートである。図３に示すように、ＦＥＴ１３，１４夫々は、差動増幅器１５が出力端子から出力した電圧に応じたデューティで相補的にオン／オフされ、負荷４に所定量の電流が流れるように昇圧幅が調整されている。また、一定期間中に、ＦＥＴ１１，１２がオフ及びオンであってコンデンサＣ２を充電する期間が必ず設けられるため、ＦＥＴ１１，１２のオン／オフ状態に無関係にコンデンサＣ２を充電するチャージポンプ回路が不要である。このため、変圧装置１は小型かつ安価であり、変圧装置１の構成は簡単である。
【０１２５】
また、ＦＥＴ１１，１２夫々について、繰り返されるオン／オフの周期は、生成部５１が生成したＰＷＭ信号１の周期よりも長く、具体的には、該周期の５倍であるため、一定期間中に繰り返されるＦＥＴ１１，１２夫々のオン／オフの切替え回数が少ない。このため、ＦＥＴ１１，１２夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失は低い。
【０１２６】
また、変更部５２が変更信号１を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、ＰＷＭ信号１に応じて行われるオン／オフの周期よりも長くて一定であるため、定期的に、ＦＥＴ１１，１２夫々がオフ及びオンとなる期間が設けられる。このため、コンデンサＣ２が安定的に充電され、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧はより適切に変圧される。
【０１２７】
図４は変圧装置１の降圧動作を説明するためのタイミングチャートである。図４では、図２と同様に、生成部５１が出力するＰＷＭ信号１及びＰＷＭ信号２と、変更部５２が出力する変更信号１及び変更信号２と、ＯＲ回路５３及びＡＮＤ回路５４夫々の出力信号とが示されている。
【０１２８】
降圧動作が行われている場合、生成部５１は、前述したように、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号１と、デューティが第２所定値、例えば１０％であるＰＷＭ信号２とを生成する。図４に示す例では、生成部５１は、差動増幅器１５が出力した電圧を上げるべく、即ち、抵抗Ｒ１を介して負荷４に流れる出力電流を上げるべく、ＰＷＭ信号１のデューティを徐々に大きくしている。
【０１２９】
変更部５２は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値であると判断した場合、言い換えると、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満であると判断した場合、図４に示すようなパルス信号を変更信号２として出力する。変更信号２として出力されるパルス信号は、ハイレベル及びローレベルの電圧によって構成され、そのデューティは一定であり、その周期はＰＷＭ信号２よりも長い。変更信号２として出力されるパルス信号は、図４に示すように、ハイレベルの電圧である期間に、ＰＷＭ信号２がハイレベルの電圧である複数の期間中の１つの期間が含まれ、ローレベルの電圧である期間に、ＰＷＭ信号１がハイレベルである複数の中の４つの期間が含まれる２値信号である。
【０１３０】
図４に示すＰＷＭ信号２及び変更信号２夫々が入力端子に入力されたＡＮＤ回路５４は、ＰＷＭ信号２において、複数の周期におけるデューティをゼロ％に変更したＰＷＭ信号を出力する。このように、変更部５２は、変更信号２を出力することによって、生成部５１が生成したＰＷＭ信号２の複数の周期におけるデューティをゼロ％に変更する。
【０１３１】
具体的には、ＡＮＤ回路５４は、ハイレベルの電圧である期間を一定にした状態で、ＰＷＭ信号２の周期を５倍にしたＰＷＭ信号を出力する。前述したように、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合にＦＥＴ１３，１４がオフ及びオンとなり、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号がローレベルの電圧である場合にＦＥＴ１３，１４がオン及びオフとなる。従って、ＡＮＤ回路５４が出力したＰＷＭ信号において、ハイレベル及びローレベルの電圧間の切替えは、ＦＥＴ１３，１４夫々のオン／オフの切替えに相当する。
【０１３２】
従って、ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号に対応する一定期間中のオン／オフの切替え回数は、ＰＷＭ信号２に対応するオン／オフの切替え回数よりも少なく、該切替え回数の５分の１である。このように、変更部５２が変更信号２を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、ＰＷＭ信号２に応じて行われるオン／オフの周期よりも長くて一定である。
【０１３３】
以上のように、変更部５２は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値である場合、変更信号２を出力することによって、ＰＷＭ信号２を、一定期間中の対応するオン／オフの切替え回数がＰＷＭ信号２に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更する。出力回路１６は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値である場合に、変更部５２が変更したＰＷＭ信号を出力する。変更部５２は第２変更手段として機能する。
【０１３４】
また、変更部５２は、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値であると判断した場合、言い換えると、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満であると判断した場合、ローレベルの電圧で一定である変更信号１を出力する。これにより、ＯＲ回路５３は、生成部５１が生成したＰＷＭ信号１のハイレベル及びローレベル夫々の電圧に応じてハイレベル及びローレベルの電圧を出力するので、生成部５１が生成したＰＷＭ信号１をそのままＯＲ回路５３の出力端子から出力する。
従って、出力回路１６は、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満である場合に、生成部５１が生成したＰＷＭ信号１を出力する。
【０１３５】
図５は、降圧動作が行われている場合におけるＦＥＴ１１，１２，１３，１４のオン／オフ動作を示すタイミングチャートである。図５に示すように、ＦＥＴ１１，１２夫々は、差動増幅器１５が出力端子から出力した電圧に応じたデューティで相補的にオン／オフされ、負荷４に所定量の電流が流れるように降圧幅が調整されている。また、一定期間中に、ＦＥＴ１３，１４がオフ及びオンであってコンデンサＣ２を充電する期間が必ず設けられるため、ＦＥＴ１３，１４のオン／オフ状態に無関係にコンデンサＣ４を充電するチャージポンプ回路が不要である。このため、変圧装置１は小型かつ安価であり、変圧装置１の構成は簡単である。
【０１３６】
また、ＦＥＴ１３，１４夫々について、繰り返されるオン／オフの周期は、生成部５１が生成したＰＷＭ信号２の周期よりも長く、具体的には、該周期の５倍であるため、一定期間中に繰り返されるＦＥＴ１３，１４夫々のオン／オフの切替え回数が少ない。このため、ＦＥＴ１３，１４夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失は低い。
【０１３７】
また、変更部５２が変更信号２を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、ＰＷＭ信号２に応じて行われるオン／オフの周期よりも長くて一定であるため、定期的に、ＦＥＴ１３，１４夫々がオフ及びオンとなる期間が設けられる。このため、コンデンサＣ２が安定的に充電され、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧はより適切に変圧される。
【０１３８】
以上のように構成された変圧装置１では、出力回路１６は、降圧動作が行われている間、生成部５１が生成したＰＷＭ信号１をＯＲ回路５３の出力端子から出力する。そして、出力回路１６は、降圧動作から昇圧動作に切替わって、ＯＲ回路５３の出力端子から出力するＰＷＭ信号１のデューティが第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、ＰＷＭ信号１に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号をＯＲ回路５３の出力端子から出力する。
【０１３９】
また、出力回路１６は、昇圧動作が行われている間、生成部５１が生成したＰＷＭ信号２をＡＮＤ回路５４の出力端子から出力する。そして、出力回路１６は、昇圧動作から降圧動作に切替わって、ＡＮＤ回路５４の出力端子から出力するＰＷＭ信号２のデューティが第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、ＰＷＭ信号２に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号をＡＮＤ回路５４の出力端子から出力する。
【０１４０】
なお、実施の形態１において、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値である場合に、変更部５２が変更信号１を出力することによって変更したＰＷＭ信号の周期は、ＰＷＭ信号１の周期の５倍でなくてもよく、ＰＷＭ信号１の周期よりも長ければよい。同様に、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値である場合に、変更部５２が変更信号２を出力することによって変更したＰＷＭ信号の周期は、ＰＷＭ信号２の周期の５倍でなくてもよく、ＰＷＭ信号２の周期よりも長ければよい。
【０１４１】
また、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値である場合に、変更部５２が変更信号１を出力することによって変更したＰＷＭ信号に応じて行われるオン／オフの周期は一定でなくてもよい。変更部５２は、例えば、そのハイレベルの電圧である期間に含まれ、ＰＷＭ信号１がローレベルの電圧である期間の数が経時的に異なる変更信号１を出力し、ＰＷＭ信号１をローレベルの期間が不規則に設けられたＰＷＭ信号に変更してもよい。この場合であっても、ＦＥＴ１１，１２がオフ及びオンである期間が一定期間中に必ず設けられ、更には、ＦＥＴ１１，１２の切替え回数が少ない。
【０１４２】
同様に、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値である場合に、変更部５２が変更信号２を出力することによって変更したＰＷＭ信号に応じて行われるオン／オフの周期は一定でなくてもよい。変更部５２は、例えば、そのローレベルの電圧である期間に含まれ、ＰＷＭ信号２がハイレベルである期間の数が経時的に異なる変更信号２を出力し、ＰＷＭ信号２をハイレベルの期間が不規則に設けられたＰＷＭ信号に変更してもよい。この場合であっても、ＦＥＴ１３，１４がオフ及びオンである期間が一定期間中に必ず設けられ、更には、ＦＥＴ１３，１４の切替え回数が少ない。
【０１４３】
更に、変更部５２は、生成部５１が生成したＰＷＭ信号１の１つの周期におけるデューティを１００％にすることによって、生成部５１が生成したＰＷＭ信号を変更しても良い。この場合であっても、ＦＥＴ１１，１２夫々におけるオン／オフの切替え回数は少ない。同様に、変更部５２は、生成部５１が生成したＰＷＭ信号２の１つの周期におけるデューティをゼロ％にすることによって、生成部５１が生成したＰＷＭ信号を変更しても良い。この場合であっても、ＦＥＴ１３，１４夫々におけるオン／オフの切替え回数は少ない。
【０１４４】
また、変更部５２は、ＰＷＭ信号１の複数の周期におけるデューティを１００％に変更することによってＰＷＭ信号１を変更しなくてもよく、ＰＷＭ信号１を、一定期間中の対応する切替え回数が、ＰＷＭ信号１に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更すればよい。同様に、変更部５２は、ＰＷＭ信号２の複数の周期におけるデューティをゼロ％に変更することによってＰＷＭ信号２を変更しなくてもよく、ＰＷＭ信号２を、一定期間中の対応する切替え回数が、ＰＷＭ信号２に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更すればよい。
【０１４５】
更に、出力回路１６は、生成部５１が生成したＰＷＭ信号１及びＰＷＭ信号２夫々を変更する構成でなくてもよい。出力回路１６は、出力するＰＷＭ信号１のデューティが第１所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、ＰＷＭ信号１に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力し、出力するＰＷＭ信号２のデューティがゼロ％を超える第２所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、ＰＷＭ信号２に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する構成であればよい。
【０１４６】
（実施の形態２）
図６は実施の形態２における降圧装置の構成を示すブロック図である。この降圧装置８は、バッテリ３及び負荷４夫々の両端に各別に接続されており、バッテリ３によって印加された電圧を降圧し、降圧した電圧を負荷４に印加する。降圧装置８については、実施の形態１の変圧装置１と比較して、バッテリ３によって印加された電圧の降圧のみを行う点が異なる。
【０１４７】
以下では、実施の形態２における降圧装置８について、実施の形態１における変圧装置１と異なる点を説明する。実施の形態１と共通する実施の形態２の構成には同様の符号を付してその詳細な説明を省略する。
【０１４８】
降圧装置８は、実施の形態１における変圧装置１と同様に、ＦＥＴ１１，１２、差動増幅器１５、駆動回路１７，２１、反転器１８、コンデンサＣ１，Ｃ２，Ｃ３、ダイオードＤ１、コイルＬ１及び抵抗Ｒ１を備える。降圧装置８は、出力回路１６の代わりに、出力回路８ａを更に備え、出力回路８ａは、ＯＲ回路５３、生成部８１及び変更部８２を有する。
【０１４９】
降圧装置８において、ＦＥＴ１１，１２、駆動回路１７，２１、反転器１８、コンデンサＣ２，Ｃ３、ダイオードＤ１及びコイルＬ１は、実施の形態１と同様に接続されている。ＦＥＴ１２のソースは接地されている。一端がＦＥＴ１１のソース及びＦＥＴ１２のドレインに接続してあるコイルＬ１の他端は、コンデンサＣ１及び抵抗Ｒ１夫々の一端に接続してあり、抵抗Ｒ１の他端は負荷４の一端に接続してある。
【０１５０】
ＦＥＴ１２のソースは、コンデンサＣ１及び負荷４夫々の他端に接続してある。抵抗Ｒ１の一端及び他端夫々には、差動増幅器１５のプラス端子及びマイナス端子に接続してあり、差動増幅器１５の出力端子は、出力回路８ａに接続されている。出力回路８ａは、更に、ＦＥＴ１１のドレインと、コイルＬ１の他端と、駆動回路１７と、反転器１８の入力端子とに接続されている。
【０１５１】
出力回路８ａでは、差動増幅器１５の出力端子が生成部８１に接続されている。生成部８１は、更に、ＯＲ回路５３の一方の入力端子に接続されている。ＦＥＴ１１のドレイン及びコイルＬ１の他端は変更部８２に各別に接続されている。変更部８２は更にＯＲ回路５３の他方の入力端子に接続されている。ＯＲ回路５３の出力端子は、駆動回路１７及び反転器１８の入力端子に接続されている。生成部８１及び変更部８２夫々は接地されている。
【０１５２】
降圧装置８では、ソースがコイルＬ１の一端に接続してあるＦＥＴ１１と、ドレインがコイルＬ１の一端に接続してあるＦＥＴ１２との相補的なオン／オフを繰り返すことによって、バッテリ３がＦＥＴ１１のドレインとＦＥＴ１２のソースとの間に印加した電圧を降圧する。降圧した電圧は、ＦＥＴ１２のソースとコイルＬ１の他端との間から出力される。これにより、降圧した電圧が抵抗Ｒ１を介して負荷４に印加され、負荷４が給電される。
【０１５３】
ＦＥＴ１１，１２がオン及びオフである場合、電流がバッテリ３の正極端子からＦＥＴ１１、コイルＬ１、抵抗Ｒ１及び負荷４の順に流れ、バッテリ３の負極端子に戻る。このとき、コイルＬ１にエネルギーが蓄積される。
【０１５４】
ＦＥＴ１１，１２がオン及びオフである状態からＦＥＴ１１，１２がオフ及びオンである状態に切替わった場合、コイルＬ１へ流れる電流が遮断され、コイルＬ１は、自身に流れる電流の量を維持すべく、エネルギーを放出し、電流がコイルＬ１から発生する。電流は、コイルＬ１から抵抗Ｒ１、負荷４及びＦＥＴ１２の順に流れ、コイルＬ１に戻る。このとき、ＦＥＴ１２のソース及びコイルＬ１の他端間に電圧が印加され、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧は、コイルＬ１のエネルギーが放出されるにつれて降圧される。
【０１５５】
ＦＥＴ１１，１２の相補的なオン／オフが繰り返された場合、ＦＥＴ１２のソース及びコイルＬ１の他端間に印加された電圧は、コンデンサＣ１によって平滑化された後、抵抗Ｒ１を介して負荷４に印加される。このとき、ＦＥＴ１２のソース及びコイルＬ１の他端間に印加された平均電圧、即ち、コンデンサＣ１によって平滑化された電圧は、バッテリ３によって印加された電圧を降圧した電圧である。降圧幅は、ＦＥＴ１１，１２がオフ及びオンである期間の大小に応じて大小となる。
【０１５６】
差動増幅器１５は、実施の形態１と同様に、抵抗Ｒ１の両端間の電圧、即ち、負荷４に流れる出力電流の量に比例する電圧を増幅し、増幅した電圧を出力端子から出力回路８ａへ出力する。出力回路８ａは、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧と、差動増幅器１５から入力された電圧とに基づいてＰＷＭ信号を出力する。具体的には、出力回路８ａは、ＯＲ回路５３の出力端子から、ＦＥＴ１１，１２夫々におけるオン／オフの切替えに用いられるＰＷＭ信号を駆動回路１７と反転器１８の入力端子とに出力する。
【０１５７】
出力回路８ａにおいて、生成部８１は、差動増幅器１５から入力された電圧に基づいて、ハイレベル及びローレベルの電圧によって構成され、ＦＥＴ１１におけるオン／オフの切替えに用いられるＰＷＭ信号を生成する。生成部８１が生成するＰＷＭ信号のデューティ、即ち、１周期においてＰＷＭ信号がハイレベルの電圧である期間の割合は１００％未満の第３所定値以下である。生成部８１は、生成したＰＷＭ信号をＯＲ回路５３の一方の入力端子に出力する。
【０１５８】
変更部８２は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧とに基づいて、生成部８１が生成したＰＷＭ信号を変更するための変更信号を生成し、生成した変更信号をＯＲ回路５３の他方の入力端子に出力する。変更信号は、生成部８１が生成したＰＷＭ信号と同様に、ハイレベル及びローレベルの電圧によって構成される。
【０１５９】
ＯＲ回路５３は、２つの入力端子夫々に入力されたＰＷＭ信号及び変更信号の少なくとも一方がハイレベルの電圧を示している場合にハイレベルの電圧を出力し、ＰＷＭ信号及び変更信号が共にローレベルの電圧を示している場合にローレベルの電圧を出力する。ＯＲ回路５３は、実施の形態１と同様に、反転器１８の入力端子と、駆動回路１７の反転器６１の入力端子とに出力し、駆動回路１７のスイッチＳ１は、ＯＲ回路５３が出力端子から出力したハイレベル及びローレベルの電圧に応じてオン及びオフとなる。
【０１６０】
ＯＲ回路５３が出力端子から出力したＰＷＭ信号がローレベルの電圧である場合、実施の形態１と同様に、ＦＥＴ１２がオンとなり、コンデンサＣ３が放電されてＦＥＴ１１がオフとなり、コンデンサＣ２が充電される。ＯＲ回路５３が出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合も、実施の形態１と同様に、ＦＥＴ１２がオフとなり、コンデンサＣ２が放電してコンデンサＣ３が充電され、ＦＥＴ１１がオンとなる。
【０１６１】
生成部８１は、差動増幅器１５が出力端子から出力した電圧に応じて、図２又は図４に示したＰＷＭ信号１をＯＲ回路５３の一方の入力端子に出力する。具体的には、生成部８１が生成したＰＷＭ信号が第３所定値未満である場合、図４のＰＷＭ信号１のように、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号を生成する。
【０１６２】
そして、抵抗Ｒ１を介して負荷４に流れる出力電流の量が十分に少なくて差動増幅器１５が出力した電圧が低い場合、生成部８１は、出力電流の量を増やすべく、デューティがより高いＰＷＭ信号の生成を繰り返す。そして、生成部８１が生成したＰＷＭ信号のデューティが既に第３所定値であり、かつ、出力電流量が依然として少ない場合、生成部８１は、図２に示すＰＷＭ信号１のように、デューティが第３所定値、例えば９０％のＰＷＭ信号を生成し、生成したＰＷＭ信号をＯＲ回路５３の一方の入力端子に出力する。
【０１６３】
変更部８２は、生成部８１が生成したＰＷＭ信号のデューティが第３所定値未満である場合、図４に示す変更信号１のように、ローレベルの電圧で一定である変更信号をＯＲ回路５３の他方の入力端子に入力する。このため、ＯＲ回路５３は、生成部８１が生成したＰＷＭ信号のハイレベル及びローレベル夫々の電圧に応じてハイレベル及びローレベルの電圧を出力するので、生成部８１が生成したＰＷＭ信号をそのまま出力端子から駆動回路１７と反転器１８の入力端子とに出力する。これにより、生成部８１が生成したＰＷＭ信号に応じてＦＥＴ１１，１２が相補的にオン／オフされる。
【０１６４】
変更部８２は、デューティが第３所定値であるＰＷＭ信号がＯＲ回路５３の出力端子から出力された場合における降圧幅、即ち、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧との差を、予め記憶している。
【０１６５】
変更部８２は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧との差が予め記憶してある降圧幅以下である場合に、生成部８１が生成したＰＷＭ信号のデューティが第３所定値であると判断する。そして、変更部８２は、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間の電圧と、ＦＥＴ１２のソース及びコイルＬ１の他端間の電圧との差が予め記憶してある降圧幅よりも大きい場合に、生成部８１が生成したＰＷＭ信号のデューティが第３所定値未満であると判断する。
【０１６６】
変更部８２は、生成部８１が生成したＰＷＭ信号のデューティが第３所定値であると判断した場合、実施の形態１において、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値であると判断した場合に変更部５２が出力する図２の変更信号１と同様の変更信号を出力する。また、変更部８２は、生成部８１が生成したＰＷＭ信号のデューティが第３所定値未満であると判断した場合、実施の形態１において、生成部５１が生成したＰＷＭ信号１のデューティが第１所定値未満であると判断した場合に変更部５２が出力する図４の変更信号１と同様の変更信号を出力する。
【０１６７】
従って、降圧装置８は、ＦＥＴ１１，１２をオン／オフする構成について、変圧装置１と同様に作用する。
このため、変更部８２は、変更信号を出力することによって、生成部８１が生成したＰＷＭ信号の複数の周期におけるデューティを１００％に変更することによって、生成部８１が生成したＰＷＭ信号を変更する。また、変更部８２が変更信号を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、生成部８１が生成したＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。
【０１６８】
更には、変更部８２は、生成部８１が生成したＰＷＭ信号のデューティが第３所定値であると判断した場合、変更信号を出力することによって、生成部８１が生成したＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が該ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更する。出力回路８ａは、生成部８１が生成したＰＷＭ信号のデューティが第３所定値未満である場合に、生成部８１が生成したＰＷＭ信号を出力し、生成部８１が生成したＰＷＭ信号のデューティが第３所定値である場合に、変更部８２が変更したＰＷＭ信号を出力する。
【０１６９】
これにより、出力回路８ａは、出力したＰＷＭ信号のデューティが第３所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号をＯＲ回路５３の出力端子から出力する。
【０１７０】
以上のように、降圧装置８が作用することによって、降圧装置８は実施の形態１における変圧装置１と同様の効果を得る。具体的には、一定期間中に、ＦＥＴ１１，１２がオフ及びオンであってコンデンサＣ２を充電する期間が必ず設けられるため、ＦＥＴ１１，１２のオン／オフ状態に無関係にコンデンサＣ２を充電するチャージポンプ回路が不要である。このため、降圧装置８は小型かつ安価であり、降圧装置８の構成は簡単である。
【０１７１】
また、一定期間中に繰り返されるＦＥＴ１１，１２夫々のオン／オフの切替え回数が少ない。このため、ＦＥＴ１１，１２夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失は低い。
更には、定期的に、ＦＥＴ１１，１２夫々がオフ及びオンとなる期間が設けられるので、コンデンサＣ２が安定的に充電され、ＦＥＴ１１のドレイン及びＦＥＴ１２のソース間に印加された電圧はより適切に降圧される。
【０１７２】
なお、実施の形態２において、生成部８１が生成したＰＷＭ信号のデューティが第３所定値である場合に、変更部８２が変更信号を出力することによって変更したＰＷＭ信号の周期は、生成部８１が生成したＰＷＭ信号の周期の５倍でなくてもよく、生成部８１が生成したＰＷＭ信号の周期よりも長ければよい。
【０１７３】
また、生成部８１が生成したＰＷＭ信号のデューティが第３所定値である場合に、変更部８２が変更信号を出力することによって変更したＰＷＭ信号に応じて行われるオン／オフの周期は一定でなくてもよい。変更部８２は、例えば、そのハイレベルの電圧である期間に含まれ、生成部８１が生成したＰＷＭ信号がローレベルの電圧である期間の数が経時的に異なる変更信号を出力し、生成部８１が生成したＰＷＭ信号をローレベルの期間が不規則に設けられたＰＷＭ信号に変更してもよい。この場合であっても、ＦＥＴ１１，１２がオフ及びオンである期間が一定期間中に必ず設けられ、更には、ＦＥＴ１１，１２の切替え回数が少ない。
【０１７４】
更に、変更部８２は、生成部８１が生成したＰＷＭ信号の１つの周期におけるデューティを１００％にすることによって、生成部８１が生成したＰＷＭ信号を変更しても良い。この場合であっても、ＦＥＴ１１，１２夫々におけるオン／オフの切替え回数は少ない。また、変更部８２は、生成部８１が生成したＰＷＭ信号の複数の周期におけるデューティを１００％に変更することによって、生成部８１が生成したＰＷＭ信号を変更しなくてもよい。変更部８２は、生成部８１が生成したＰＷＭ信号を、一定期間中の対応する切替え回数が、該ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更すればよい。
【０１７５】
更に、出力回路８ａは、生成部８１が生成したＰＷＭ信号を変更する構成でなくてもよい。出力回路８ａは、出力するＰＷＭ信号のデューティが第３所定値以上である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する構成であればよい。
【０１７６】
（実施の形態３）
図７は実施の形態３における昇圧装置の構成を示すブロック図である。この昇圧装置９は、バッテリ３及び負荷４夫々の両端に各別に接続されており、バッテリ３によって印加された電圧を昇圧し、昇圧した電圧を負荷４に印加する。昇圧装置９については、実施の形態１の変圧装置１と比較して、バッテリ３によって印加された電圧の昇圧のみを行う点が異なる。
【０１７７】
以下では、実施の形態３における昇圧装置９について、実施の形態１における変圧装置１と異なる点を説明する。実施の形態１，２と共通する実施の形態３の構成には同様の符号を付してその詳細な説明を省略する。
【０１７８】
昇圧装置９は、実施の形態１における変圧装置１と同様に、ＦＥＴ１３，１４、差動増幅器１５、駆動回路１９，２２、反転器２０、コンデンサＣ１，Ｃ４，Ｃ５、ダイオードＤ２、コイルＬ１及び抵抗Ｒ１を備える。昇圧装置９は、出力回路１６の代わりに、出力回路９ａを更に備え、出力回路９ａは、ＡＮＤ回路５４、生成部９１及び変更部９２を有する。
【０１７９】
昇圧装置９において、ＦＥＴ１３，１４、差動増幅器１５、駆動回路１９，２２、反転器２０、コンデンサＣ１，Ｃ４，Ｃ５、ダイオードＤ２、コイルＬ１及び抵抗Ｒ１は、実施の形態１と同様に接続されている。ＦＥＴ１４のソースは接地されている。他端がＦＥＴ１３のソース及びＦＥＴ１４のドレインに接続してあるコイルＬ１の一端は、ダイオードＤ２のアノード及びバッテリ３の正極端子に接続してあり、ＦＥＴ１４のソースにはバッテリ３の負極端子が接続してある。
【０１８０】
差動増幅器１５の出力端子は、出力回路９ａに接続されている。出力回路９ａは、更に、コイルＬ１のバッテリ３側の一端と、ＦＥＴ１３のドレインと、駆動回路１９と、反転器２０の入力端子とに接続されている。
【０１８１】
出力回路９ａでは、差動増幅器１５の出力端子が生成部９１に接続されている。生成部９１は、更に、ＡＮＤ回路５４の一方の入力端子に接続されている。コイルＬ１のバッテリ３側の一端、及び、ＦＥＴ１３のドレインは変更部９２に各別に接続されている。変更部９２は更にＡＮＤ回路５４の他方の入力端子に接続されている。ＡＮＤ回路５４の出力端子は、駆動回路１９及び反転器２０の入力端子に接続されている。生成部９１及び変更部９２夫々は接地されている。
【０１８２】
昇圧装置９では、ソースがコイルＬ１の他端に接続してあるＦＥＴ１３と、ドレインがコイルＬ１の他端に接続してあるＦＥＴ１４との相補的なオン／オフを繰り返すことによって、バッテリ３がコイルＬ１の他端とＦＥＴ１４のソースとの間に印加した電圧を昇圧する。昇圧した電圧は、ＦＥＴ１３のドレインとＦＥＴ１４のソースとの間から出力される。これにより、昇圧した電圧が抵抗Ｒ１を介して負荷４に印加され、負荷４が給電される。
【０１８３】
ＦＥＴ１３，１４がオフ及びオンである場合、電流がバッテリ３の正極端子からコイルＬ１及びＦＥＴ１４の順に流れ、バッテリ３の負極端子に戻る。このとき、多量の電流がコイルＬ１に流れて、コイルＬ１にエネルギーが蓄積される。
【０１８４】
ＦＥＴ１３，１４がオフ及びオンである状態からＦＥＴ１３，１４がオン及びオフである状態に切替わった場合、電流が、バッテリ３の正極端子からコイルＬ１、ＦＥＴ１３、抵抗Ｒ１及び負荷４の順に流れて、バッテリ３の負極端子に戻る。このとき、電流が抵抗Ｒ１及び負荷４を流れるため、コイルＬ１に流れる電流の量が低下する。このため、コイルＬ１は、自身に流れる電流の量を維持すべく、コイルＬ１のバッテリ３側の一端に印加されている電圧を基準として、コイルＬ１のＦＥＴ１３側の他端における電圧を昇圧する。これにより、ＦＥＴ１３のドレイン、及び、ＦＥＴ１４のソース間に印加された電圧は、バッテリ３がコイルＬ１の一端、及び、ＦＥＴ１４のソース間に印加した電圧よりも高い。
【０１８５】
ＦＥＴ１３，１４の相補的なオン／オフが繰り返された場合、ＦＥＴ１３のドレイン、及び、ＦＥＴ１４のソース間に印加された電圧は、コンデンサＣ１によって平滑化された後、抵抗Ｒ１を介して負荷４に印加される。このとき、ＦＥＴ１３のドレイン、及び、ＦＥＴ１４のソース間に印加された平均電圧、即ち、コンデンサＣ１によって平滑化された電圧は、バッテリ３によって印加された電圧を昇圧した電圧である。昇圧幅は、ＦＥＴ１３，１４がオフ及びオンである期間の大小に応じて大小となる。
【０１８６】
差動増幅器１５は、実施の形態１と同様に、抵抗Ｒ１の両端間の電圧、即ち、負荷４に流れる出力電流の量に比例する電圧を増幅し、増幅した電圧を出力端子から出力回路９ａへ出力する。出力回路９ａは、コイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧と、差動増幅器１５から入力された電圧とに基づいてＰＷＭ信号を出力する。具体的には、出力回路９ａは、ＡＮＤ回路５４の出力端子から、ＦＥＴ１３，１４夫々におけるオン／オフの切替えに用いられるＰＷＭ信号を反転器２０の入力端子と駆動回路１９とに出力する。
【０１８７】
出力回路９ａにおいて、生成部９１は、差動増幅器１５から入力された電圧に基づいて、ハイレベル及びローレベルの電圧によって構成され、ＦＥＴ１４におけるオン／オフの切替えに用いられるＰＷＭ信号を生成する。生成部９１が生成するＰＷＭ信号のデューティ、即ち、１周期においてＰＷＭ信号がハイレベルの電圧である期間の割合はゼロ％を超える第４所定値以上である。生成部９１は、生成したＰＷＭ信号をＡＮＤ回路５４の一方の入力端子に出力する。
【０１８８】
変更部９２は、バッテリ３が印加したコイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧とに基づいて、生成部９１が生成したＰＷＭ信号を変更するための変更信号を生成し、生成した変更信号をＡＮＤ回路５４の他方の入力端子に出力する。変更信号は、生成部９１が生成したＰＷＭ信号と同様に、ハイレベル及びローレベルの電圧によって構成される。
【０１８９】
ＡＮＤ回路５４は、２つの入力端子夫々に入力されたＰＷＭ信号及び変更信号の両方がハイレベルの電圧を示している場合にハイレベルの電圧を出力し、ＰＷＭ信号及び変更信号の少なくとも一方がローレベルの電圧を示している場合にローレベルの電圧を出力する。ＡＮＤ回路５４は、実施の形態１と同様に、駆動回路１９と、反転器２０の入力端子とに出力し、駆動回路１９のスイッチＳ４は、ＡＮＤ回路５４が出力端子から出力したハイレベル及びローレベルの電圧に応じてオン及びオフとなる。
【０１９０】
ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号がハイレベルの電圧である場合、実施の形態１と同様に、ＦＥＴ１４がオンとなり、コンデンサＣ５が放電されてＦＥＴ１３がオフとなり、コンデンサＣ４が充電される。ＡＮＤ回路５４が出力端子から出力したＰＷＭ信号がローレベルの電圧である場合も、実施の形態１と同様に、ＦＥＴ１４がオフとなり、コンデンサＣ４が放電してコンデンサＣ５が充電され、ＦＥＴ１３がオンとなる。
【０１９１】
生成部９１は、差動増幅器１５が出力端子から出力した電圧に応じて、図２又は図４に示したＰＷＭ信号２をＡＮＤ回路５４の一方の入力端子に出力する。具体的には、生成部９１が生成したＰＷＭ信号が第４所定値を超えている場合、図２のＰＷＭ信号２のように、差動増幅器１５が出力した電圧の高低に応じてデューティが小大となるＰＷＭ信号を生成する。
【０１９２】
そして、抵抗Ｒ１を介して負荷４に流れる出力電流の量が十分に多くて差動増幅器１５が出力した電圧が高い場合、生成部９１は、出力電流の量を減らすべく、デューティがより高いＰＷＭ信号の生成を繰り返す。そして、生成部９１が生成したＰＷＭ信号のデューティが第４所定値であり、かつ、出力電流量が依然として多い場合、生成部９１は、図４に示すＰＷＭ信号２のように、デューティが第４所定値、例えば１０％のＰＷＭ信号を生成し、生成したＰＷＭ信号をＡＮＤ回路５４の一方の入力端子に出力する。
【０１９３】
変更部９２は、生成部９１が生成したＰＷＭ信号のデューティが第４所定値を超えている場合、図２に示す変更信号２のように、ハイレベルの電圧で一定である変更信号をＡＮＤ回路５４の他方の入力端子に入力する。このため、ＡＮＤ回路５４は、生成部９１が生成したＰＷＭ信号のハイレベル及びローレベル夫々の電圧に応じてハイレベル及びローレベルの電圧を出力するので、生成部９１が生成したＰＷＭ信号をそのまま出力端子から反転器２０の入力端子と駆動回路１９とに出力する。これにより、生成部９１が生成したＰＷＭ信号に応じてＦＥＴ１３，１４が相補的にオン／オフされる。
【０１９４】
変更部９２は、デューティが第４所定値であるＰＷＭ信号がＡＮＤ回路５４の出力端子から出力された場合における昇圧幅、即ち、コイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧との差を、予め記憶している。
【０１９５】
変更部９２は、コイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧との差が予め記憶してある昇圧幅以下である場合に、生成部９１が生成したＰＷＭ信号のデューティが第４所定値であると判断する。そして、変更部９２は、コイルＬ１の一端及びＦＥＴ１４のソース間の電圧と、ＦＥＴ１３のドレイン及びＦＥＴ１４のソース間の電圧との差が予め記憶してある昇圧幅よりも大きい場合に、生成部９１が生成したＰＷＭ信号のデューティが第４所定値を超えていると判断する。
【０１９６】
変更部９２は、生成部９１が生成したＰＷＭ信号のデューティが第４所定値であると判断した場合、実施の形態１において、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値であると判断した場合に変更部５２が出力する図４の変更信号２と同様の変更信号を出力する。また、変更部９２は、生成部９１が生成したＰＷＭ信号のデューティが第４所定値を超えていると判断した場合、実施の形態１において、生成部５１が生成したＰＷＭ信号２のデューティが第２所定値を超えていると判断した場合に変更部５２が出力する図２の変更信号２と同様の変更信号を出力する。
【０１９７】
従って、昇圧装置９は、ＦＥＴ１３，１４をオン／オフする構成について、変圧装置１と同様に作用する。
このため、変更部９２は、変更信号を出力することによって、生成部９１が生成したＰＷＭ信号の複数の周期におけるデューティをゼロ％に変更することによって、生成部９１が生成したＰＷＭ信号を変更する。また、変更部９２が変更信号を出力して変更したＰＷＭ信号に応じて行われるオン／オフの周期は、生成部９１が生成したＰＷＭ信号に応じて行われるオン／オフの周期よりも長くて一定である。
【０１９８】
更には、変更部９２は、生成部９１が生成したＰＷＭ信号のデューティが第４所定値である場合、変更信号を出力することによって、生成部９１が生成したＰＷＭ信号を、一定期間中の対応するオン／オフの切替え回数が該ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更する。出力回路９ａは、生成部９１が生成したＰＷＭ信号のデューティが第４所定値未満である場合に、生成部９１が生成したＰＷＭ信号を出力し、生成部９１が生成したＰＷＭ信号のデューティが第４所定値である場合に、変更部９２が変更したＰＷＭ信号を出力する。
【０１９９】
これにより、出力回路９ａは、出力したＰＷＭ信号のデューティが第４所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号をＡＮＤ回路５４の出力端子から出力する。
【０２００】
以上のように、昇圧装置９が作用することによって、昇圧装置９は実施の形態１における変圧装置１と同様の効果を得る。具体的には、一定期間中に、ＦＥＴ１３，１４がオフ及びオンであってコンデンサＣ４を充電する期間が必ず設けられるため、ＦＥＴ１３，１４のオン／オフ状態に無関係にコンデンサＣ４を充電するチャージポンプ回路が不要である。このため、昇圧装置９は小型かつ安価であり、昇圧装置９の構成は簡単である。
【０２０１】
また、一定期間中に繰り返されるＦＥＴ１３，１４夫々のオン／オフの切替え回数が少ない。このため、ＦＥＴ１３，１４夫々について、一定期間に繰り返されるオン／オフの切替えによって生じる損失は低い。
更には、定期的に、ＦＥＴ１３，１４夫々がオフ及びオンとなる期間が設けられるので、コンデンサＣ４が安定的に充電され、バッテリ３がコイルＬ１の一端及びＦＥＴ１４のソース間に印加された電圧はより適切に昇圧される。
【０２０２】
なお、実施の形態３において、生成部９１が生成したＰＷＭ信号のデューティが第４所定値である場合に、変更部９２が変更信号を出力することによって変更したＰＷＭ信号の周期は、生成部９１が生成したＰＷＭ信号の周期の５倍でなくてもよく、生成部９１が生成したＰＷＭ信号の周期よりも長ければよい。
【０２０３】
また、生成部９１が生成したＰＷＭ信号のデューティが第４所定値である場合に、変更部９２が変更信号を出力することによって変更したＰＷＭ信号に応じて行われるオン／オフの周期は一定でなくてもよい。変更部９２は、例えば、そのローレベルの電圧である期間に含まれ、ＰＷＭ信号２がハイレベルの電圧である期間の数が経時的に異なる変更信号を出力し、生成部９１が生成したＰＷＭ信号をハイレベルの期間が不規則に設けられたＰＷＭ信号に変更してもよい。この場合であっても、ＦＥＴ１３，１４がオフ及びオンである期間が一定期間中に必ず設けられ、更には、ＦＥＴ１３，１４の切替え回数が少ない。
【０２０４】
更に、変更部９２は、生成部９１が生成したＰＷＭ信号の１つの周期におけるデューティをゼロ％にすることによって、生成部９１が生成したＰＷＭ信号を変更しても良い。この場合であっても、ＦＥＴ１３，１４夫々におけるオン／オフの切替え回数は少ない。また、変更部９２は、生成部９１が生成したＰＷＭ信号の複数の周期におけるデューティをゼロ％に変更することによって、生成部９１が生成したＰＷＭ信号を変更しなくてもよい。変更部９２は、生成部９１が生成したＰＷＭ信号を、一定期間中の対応する切替え回数が、該ＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号に変更すればよい。
【０２０５】
更に、出力回路９ａは、生成部９１が生成したＰＷＭ信号を変更する構成でなくてもよい。出力回路９ａは、出力するＰＷＭ信号のデューティが第４所定値以下である場合、一定期間中の対応するオン／オフの切替え回数が、出力したＰＷＭ信号に対応するオン／オフの切替え回数よりも少ないＰＷＭ信号を出力する構成であればよい。
【０２０６】
実施の形態１から３において、ＦＥＴ１１，１２，１３，１４夫々について、Ｎチャネル型のＦＥＴではなく、ＮＰＮ型のバイポーラトランジスタを用いてもよい。
【０２０７】
開示された実施の形態１から３は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上述の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【０２０８】
１  変圧装置
１１  ＦＥＴ（請求項１の他方のスイッチ、第１スイッチ）
１２  ＦＥＴ（請求項１の一方のスイッチ、第２スイッチ）
１３  ＦＥＴ（請求項５の他方のスイッチ、第３スイッチ）
１４  ＦＥＴ（請求項５の一方のスイッチ、第４スイッチ）
１６，８ａ，９ａ  出力回路
５１  生成部（第１生成手段、第２生成手段）
５２  変更部（第１変更手段、第２変更手段）
８  降圧装置
８１，９１  生成部
８２，９２  変更部
９  昇圧装置
Ｌ１  コイル
【図１】
2015037342.tif 000003
【図２】
2015037342.tif 000004
【図３】
2015037342.tif 000005
【図４】
2015037342.tif 000006
【図５】
2015037342.tif 000007
【図６】
2015037342.tif 000008
【図７】
2015037342.tif 000009