(57)【要約】【課題】半田バンプに作用する応力を緩和し得る半導体装置の製造方法及び半導体装置を提供する。【解決手段】電極パッド３２が形成された半導体チップ３０が用意され、電極パッド３２上に半田に対する濡れ性が低い低濡れ性部３６が形成され、低濡れ性部３６の頂部３６ａを覆うようにフラックスを含む半田ペースト４０ａが印刷され、半田ペースト４０ａをリフロー処理することで電極パッド３２に導通する半田バンプ４０ｂを形成するとともにフラックスから生じたガスが低濡れ性部３６の頂部３６ａに触れて留まることで半田バンプ４０内にボイド４１が形成される。【選択図】図２
2015076429.tif 000002
【特許請求の範囲】
【請求項１】
電極パッド（３２，２２）が形成された半導体基板（３０，２０）を用意する第１工程と、
前記電極パッド上に半田に対する濡れ性が低い低濡れ性部（３６，３８，３９，２３）を形成する第２工程と、
前記低濡れ性部の少なくとも一部を覆うようにフラックスを含む半田ペースト（４０ａ，４０ｃ）を印刷する第３工程と、
前記半田ペーストをリフロー処理することで、前記電極パッドに導通する半田バンプ（４０ｂ，４０）を形成するとともに前記フラックスから生じたガスが前記低濡れ性部に触れて留まることで前記半田バンプ内にボイド（４１，４２）を形成する第４工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記半田バンプは、前記低濡れ性部の電極パッド側を覆う導通部（３７）を介して前記電極パッドに導通され、
前記第２工程では、前記電極パッド上に前記導通部を形成するためのレジスト層（３５）の一部が前記低い低濡れ性部として形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記レジスト層は、感光性樹脂からなることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記低濡れ性部は、テトラエトキシシラン膜、窒化シリコン膜、スピンオングラス膜および化学気相成長法により形成される酸化シリコン膜の少なくともいずれかを主体として構成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記電極パッド（３２）に対して前記半田バンプを介して電気的に接続される他の電極パッド（２２）には、基板表面を露出させる穴（２２ａ）が形成されることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
【請求項６】
電極パッド（３２，２２）が形成される半導体基板（３０，２０）と、
前記電極パッド上または前記電極パッドに導通する導通部（３７）上に配置される、半田に対する濡れ性が低い低濡れ性部（３６，３８，３９，２３）と、
前記低濡れ性部の少なくとも一部を覆い前記電極パッドに導通する半田バンプ（４０ｂ，４０）と、
を備え、
前記半田バンプは、印刷されたフラックスを含む半田ペーストのリフロー処理により形成され、前記リフロー処理時に前記フラックスから生じたガスが前記低濡れ性部に触れて留まることでボイド（４１，４２）が内部に形成されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
従来、半導体素子等が基板にフリップチップ実装される半導体装置では、バンプ等の電気的接合部を封止して保護するため、この接合部分にアンダーフィル樹脂が充填される。このようにアンダーフィル樹脂を充填すると、このアンダーフィル樹脂とバンプ等との線膨張係数差等に起因してバンプ等に応力が集中しやすくなる場合があり、この問題を解決する技術として、下記特許文献１に示す半導体装置の製造方法が知られている。
【０００３】
この製造方法では、半導体基板のパッド上に有機材料を塗布した後にメッキ法により半田層を形成し、この半田層から形成された半田バンプ内の上記有機材料を燃焼させてガスを発生させることで、半田バンプ内にボイドが形成された半導体装置を製造している。そして、このように半田バンプ内にボイドを形成することで、線膨張係数差等に起因する半田バンプへの応力を緩和するようにしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１５６０９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上述のような製造方法において、半田層の形成にメッキ法でなく安価な半田印刷法を採用するとともに上記有機材料としてレジストを流用すると、半田バンプ内にボイドを形成するはんだリフロー前のレジスト除去時に、レジストと共にはんだが除去されてしまうという問題があった。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、半田バンプに作用する応力を緩和し得る半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、特許請求の範囲の請求項１に記載の半導体装置の製造方法は、電極パッド（３２，２２）が形成された半導体基板（３０，２０）を用意する第１工程と、前記電極パッド上に半田に対する濡れ性が低い低濡れ性部（３６，３８，３９，２３）を形成する第２工程と、前記低濡れ性部の少なくとも一部を覆うようにフラックスを含む半田ペースト（４０ａ，４０ｃ）を印刷する第３工程と、前記半田ペーストをリフロー処理することで、前記電極パッドに導通する半田バンプ（４０ｂ，４０）を形成するとともに前記フラックスから生じたガスが前記低濡れ性部に触れて留まることで前記半田バンプ内にボイド（４１，４２）を形成する第４工程と、を備えることを特徴とする。
なお、特許請求の範囲および上記手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明の効果】
【０００８】
請求項１の発明では、第１工程により電極パッドが形成された半導体基板が用意され、第２工程により電極パッド上に半田に対する濡れ性が低い低濡れ性部が形成され、第３工程により低濡れ性部の少なくとも一部を覆うようにフラックスを含む半田ペーストが印刷され、第４工程により半田ペーストをリフロー処理することで電極パッドに導通する半田バンプを形成するとともにフラックスから生じたガスが低濡れ性部に触れて留まることで半田バンプ内にボイドが形成される。
【０００９】
このように、半田バンプ内にボイドが形成されるため、このボイドによって半田バンプに作用する応力が緩和されて、半田バンプを好適に保護することができる。特に、安価な半田印刷法を採用できるだけでなく、半田ペーストのリフロー処理時にボイドが形成されるので、ボイドを形成するための燃焼処理等の工程を要することなく容易かつ安価にボイドを形成することができる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る半導体装置を示す断面図である。
【図２】図１の半導体装置の製造工程の一部を説明する断面図である。
【図３】図１の半導体装置の製造工程の一部を説明する断面図である。
【図４】図１の半導体装置の製造工程の一部を説明する断面図である。
【図５】図１の半導体装置の製造工程の一部を説明する断面図である。
【図６】半導体チップにおける低濡れ性部とレジスト層の開口部との位置関係を示す説明図である。
【図７】セラミック基板における各電極パッドに形成される貫通穴と保護ガラスとの位置関係を示す説明図である。
【図８】第１実施形態の変形例に係る半導体装置の要部を示す説明図である。
【図９】第２実施形態に係る半導体装置の製造工程の一部を説明する断面図である。
【図１０】第２実施形態に係る半導体装置の製造工程の一部を説明する断面図である。
【図１１】第３実施形態に係る半導体装置の製造工程の一部を説明する断面図である。
【図１２】第３実施形態に係る半導体装置の製造工程の一部を説明する断面図である。
【図１３】第３実施形態に係る半導体装置の製造工程の一部を説明する断面図である。
【図１４】セラミック基板における各電極パッドに形成される貫通穴と保護ガラスとの位置関係の別例を示す説明図である。
【発明を実施するための形態】
【００１１】
［第１実施形態］
以下、本発明に係る半導体装置およびその製造方法を具現化した第１実施形態について、図面を参照して説明する。
本実施形態に係る半導体装置１０は、例えば、車両用の電子制御装置として採用される装置であって、主に、半導体装置１０の全体制御を司る回路部（図示略）が設けられるセラミック製の主基板（以下、セラミック基板２０という）と、このセラミック基板２０に実装される半導体チップ３０とを備えている。
【００１２】
セラミック基板２０および半導体チップ３０は、セラミック基板２０の電極パッド２２と半導体チップ３０の電極パッド３２にて半田バンプ４０等を介して電気的に接続されている。セラミック基板２０と半導体チップ３０との間には、上記電気的接続部分を覆って保護するためのアンダーフィル樹脂５０が充填されている。そして、半田バンプ４０内には、アンダーフィル樹脂５０等から当該半田バンプ４０に作用する応力を緩和するためのボイド４１，４２が形成されている。
【００１３】
次に、半田バンプ４０内にボイド４１を形成する半導体装置１０の製造方法について、図２〜図７を用いて詳細に説明する。なお、図２〜図５は、図１の半導体装置の製造工程を説明する断面図である。図６は、半導体チップ３０における低濡れ性部３６とレジスト層３５の開口部３５ａとの位置関係を示す説明図である。図７は、セラミック基板２０における各電極パッド２２に形成される貫通穴２２ａと保護ガラス２３との位置関係を示す説明図である。
【００１４】
まず、半田バンプ４０内の半導体チップ３０側にボイド４１を形成する工程について、図２，図３および図６を用いて詳細に説明する。
まず、半導体チップ３０としてアルミニウム等からなる電極パッド３２がスパッタリング法などによって形成された基材（半導体基板）３１を用意する。次に、電極パッド３２の一部が露出するように当該電極パッド３２上に、保護膜としてプラズマ窒化シリコンなどから構成される絶縁膜３３をＣＶＤ（Chemical Vapor Deposition）法等によって形成する（図２（Ａ））。
【００１５】
続いて、絶縁膜３３を含めた基板上に、ＵＢＭ（Under Bump Metal）層３４を形成する（図２（Ｂ））。本実施形態では、ＵＢＭ層３４は、例えば、ＴｉＷバリアメタル膜と、Ｃｕ膜をスパッタリング法などによって積層させて構成されている。
【００１６】
次に、このＵＢＭ層３４上にレジスト材料を塗布して所定のマスクを通して露光することで、ＵＢＭ層３４を介して電極パッド３２の一部が露出する開口部３５ａを備えたレジスト層３５と、開口部３５ａ内に低濡れ性部３６とを形成する（図２（Ｃ））。本実施形態では、レジスト層３５および低濡れ性部３６は同じ材料であって、感光性樹脂（例えば、東京応化工業（株）製、商品名「BMR C-1000PM」など）から構成されている。低濡れ性部３６は、半田に対する濡れ性が低い部材として機能し、図６に例示するように、例えば、円形に開口する開口部３５ａの内周面に接しないように当該開口部３５ａに対して同軸的であって円柱状に形成されている。なお、図６は、図２（Ｄ）に示す状態のレジスト層３５および低濡れ性部３６を上面から見た状態を示している。
【００１７】
続いて、レジスト層３５の開口部３５ａ内に、銅メッキにより、バンプコア層３７を形成する（図２（Ｄ））。バンプコア層３７は、その厚さがレジスト層３５の厚みよりも若干小さくなるように形成され、その中央から低濡れ性部３６の頂部３６ａが円柱状に突出するように配置される。なお、バンプコア層３７は、「導通部」の一例に相当し得る。
【００１８】
次に、このバンプコア層３７の上面およびその周囲のレジスト層３５上であってバンプコア層３７から突出する低濡れ性部３６の頂部３６ａを覆うように、フラックスを含む半田ペースト４０ａを、半田印刷法を用いて塗布する（図３（Ａ））。
【００１９】
続いて、この半田ペースト４０ａをリフロー処理（例えば２３５±５℃）することで半田バンプ４０ｂを形成する（図３（Ｂ））。このリフロー処理時には、半田ペースト４０ａ内のフラックスからガスが生じる。低濡れ性部３６は半田濡れ性の低い材料から構成されているため、低濡れ性部３６と半田ペースト４０ａとの間に隙間ができやすくなり、この隙間に上述のように発生したガスが流れ込んでボイド４１となる。すなわち、リフロー処理時に、低濡れ性部３６の表面に触れて留まるボイド４１が半田バンプ４０ｂ内に形成されることとなる。なお、半田バンプ４０ｂ内に形成されるボイド４１は、１つに限らず複数形成されてもよい。
【００２０】
そして、低濡れ性部３６を除きレジスト層３５およびＵＢＭ層３４をエッチングによって除去することで、図３（Ｃ）に示す状態の半導体チップ３０が形成される。このように、半導体チップ３０の半田バンプ４０ｂ内にはボイド４１が形成されるため、半田バンプ４０ｂに外部から作用する応力を効果的に緩和することができる。
【００２１】
次に、上述のように半田バンプ４０ｂ内にはボイド４１が形成された半導体チップ３０をセラミック基板２０上に実装する工程について図４，図５および図７を用いて詳細に説明する。
まず、セラミック基板２０として、電極パッド３２の導通対象としてＡｇ−Ｐｔ導体等からなる電極パッド２２を有する基材（半導体基板）２１を用意する。このセラミック基板２０の電極パッド２２には、基板表面を露出させる貫通穴２２ａが形成されている（図７参照）。次に、図７に示すように、電極パッド２２上にガラス材料を塗布して焼成することで保護膜として機能する保護ガラス２３（例えば、ホウ珪酸ガラス）を、各貫通穴２２ａを囲うように環状に形成する（図４（Ａ））。
【００２２】
続いて、保護ガラス２３から露出する電極パッド２２上およびその周囲に、フラックスを含む半田ペースト４０ｃを、半田印刷法を用いて塗布する（図４（Ｂ））。次に、半導体チップ３０とセラミック基板２０とを、電極パッド３２および電極パッド２２にて対向し半田バンプ４０ｂの一部が半田ペースト４０ｃに接触するようにマウントする（図４（Ｃ））。
【００２３】
そして、リフロー処理にて半田バンプ４０ｂを溶融することでこの溶融した半田バンプ４０ｂと半田ペースト４０ｃとが溶け合って、電極パッド３２と電極パッド２２とを電気的に接続する半田バンプ４０が形成される（図５（Ａ））。
【００２４】
このリフロー処理時には、半田ペースト４０ｃ内のフラックスからガスが生じる。貫通穴２２ａを介して露出する基板表面は半田濡れ性の低いため、この基板表面と半田ペースト４０ｃとの間に隙間ができやすくなり、この隙間に上述のように発生したガスが流れ込んでボイド４２となる。すなわち、上記リフロー処理時に、貫通穴２２ａを介して露出する基板表面に触れて留まるボイド４２がボイド４１と同様に半田バンプ４０内に形成されることとなる。なお、半田バンプ４０内に形成されるボイド４２は、１つに限らず複数形成されてもよい。
【００２５】
そして、上述のように形成された半田バンプ４０を覆うように半導体チップ３０とセラミック基板２０との間にアンダーフィル樹脂５０を充填することで（図５（Ｂ））、図１に示す状態の半導体装置１０が形成される。
【００２６】
以上説明したように、本実施形態に係る半導体装置１０の製造方法では、電極パッド３２が形成された半導体チップ３０（半導体基板）が用意され（図２（Ａ）：第１工程）、電極パッド３２上に半田に対する濡れ性が低い低濡れ性部３６が形成され（図２（Ｃ）：第２工程）、低濡れ性部３６の頂部３６ａを覆うようにフラックスを含む半田ペースト４０ａが印刷され（図３（Ａ）：第３工程）、半田ペースト４０ａをリフロー処理することで電極パッド３２に導通する半田バンプ４０ｂを形成するとともにフラックスから生じたガスが低濡れ性部３６の頂部３６ａに触れて留まることで半田バンプ４０ｂ内にボイド４１が形成される（図３（Ｂ）：第４工程）。
【００２７】
このように、半田バンプ４０内にボイド４１が形成されるため、このボイド４１によって半田バンプ４０に作用する応力が緩和されて、鉛フリー半田のように硬くて応力緩和しにくい半田であっても、半田バンプ４０を好適に保護することができる。特に、安価な半田印刷法を採用できるだけでなく、半田ペースト４０ａのリフロー処理時にボイド４１が形成されるので、ボイド４１を形成するための燃焼処理等の工程を要することなく容易かつ安価にボイド４１を形成することができる。
【００２８】
また、本実施形態では、電極パッド３２に対して半田バンプ４０を介して電気的に接続される電極パッド２２には、貫通穴２２ａが形成されているため、半田バンプ４０のセラミック基板２０側にもボイド４２が形成される。このように、半田バンプ４０のセラミック基板２０側にもボイド４２を形成することで、半導体チップ３０側から作用する応力やセラミック基板２０側から作用する応力が確実に緩和されて、半田バンプ４０をより好適に保護することができる。
【００２９】
なお、半田バンプ４０内にはボイド４１およびボイド４２の双方が形成されることに限らず、電極パッド２２の貫通穴２２ａを廃止することでボイド４１のみを形成してもよいし、低濡れ性部３６を廃止することでボイド４２のみを形成してもよい。
【００３０】
このように半田バンプ４０内にボイド４１およびボイド４２の少なくとも一方を形成することで、アンダーフィル樹脂５０が充填される場合だけでなく、アンダーフィル樹脂５０が充填されない場合でも半田バンプ４０に外部から作用する応力が緩和されて、半田バンプ４０を好適に保護することができる。
【００３１】
また、本実施形態では、半田バンプ４０は、低濡れ性部３６の電極パッド３２側を覆うバンプコア層３７を介して電極パッド３２に導通され、図２（Ｃ）に示す工程では、電極パッド３２上にバンプコア層３７を形成するためのレジスト層３５の一部が低い低濡れ性部３６として形成される。
【００３２】
これにより、レジスト層３５の形成と低濡れ性部３６とが同一工程にて形成されるため、低濡れ性部３６を別途形成するための工程を実施する場合と比較して、製造工程をより簡素化することができる。
【００３３】
図８は、第１実施形態の変形例に係る半導体装置の要部を示す説明図である。
低濡れ性部３６は、開口部３５ａに対して同軸的であってバンプコア層３７から円柱状に突出するように形成されることに限らず、例えば、角柱状に突出するように形成されてもよいし、複数領域に分割されて突出するように形成されてもよい。
【００３４】
具体的には、図８に例示する低濡れ性部３６ｂのように、開口部３５ａの内方にて周方向等分に分割されてバンプコア層３７からそれぞれ突出するように形成されてもよい。
【００３５】
上述のように、バンプコア層３７から突出する低濡れ性部の突出形状を変化させることで、低濡れ性部と半田ペースト４０ａとの接触面積が調整されるので、ボイド４１の大きさを容易に制御することができる。
【００３６】
［第２実施形態］
次に、本発明の第２実施形態に係る半導体装置の製造方法について、図９および図１０を参照して説明する。図９および図１０は、第２実施形態に係る半導体装置の製造工程を説明する断面図である。
本第２実施形態では、低濡れ性部の形成工程が主に上記第１実施形態と異なる。このため、第１実施形態の半導体装置と実質的に同様の構成部分には同一符号を付して説明を省略する。
【００３７】
以下、第２実施形態の半導体装置１０の製造方法について、図９および図１０等を参照して説明する。
まず、上記第１実施形態と同様に、電極パッド３２が形成された半導体チップ３０を用意し、電極パッド３２の一部が露出するように当該電極パッド３２上に絶縁膜３３を形成する（図９（Ａ））。次に、絶縁膜３３を含めた基板上に、ＵＢＭ層３４を形成し（図９（Ｂ））、その後、このＵＢＭ層３４上に電極パッド３２の一部が露出する開口部３５ａを備えたレジスト層３５を形成する（図９（Ｃ））。続いて、レジスト層３５の開口部３５ａ内に、レジスト層３５の厚みよりも若干小さいバンプコア層３７を形成する（図９（Ｄ））。
【００３８】
次に、バンプコア層３７の上面中央に、レジスト層３５と同様の感光性樹脂からなる低濡れ性部３８を形成する（図１０（Ａ））。続いて、バンプコア層３７の上面およびその周囲のレジスト層３５上であって低濡れ性部３８を覆うように、フラックスを含む半田ペースト４０ａを、半田印刷法を用いて塗布する（図１０（Ｂ））。
【００３９】
そして、この半田ペースト４０ａをリフロー処理することで半田バンプ４０ｂを形成する（図１０（Ｃ））。このリフロー処理時には、上記第１実施形態と同様に半田ペースト４０ａ内のフラックスからガスが生じるため、低濡れ性部３８と半田ペースト４０ａとの間の隙間に上述のように発生したガスが流れ込んでボイド４１となる。続いて、低濡れ性部３８を除きレジスト層３５およびＵＢＭ層３４をエッチングによって除去することで、図１０（Ｄ）に示す状態の半導体チップ３０が形成される。
【００４０】
このようにしても、半導体チップ３０の半田バンプ４０ｂ内にはボイド４１が形成されるため、電極パッド３２とセラミック基板２０の電極パッド２２とを電気的に接続する半田バンプ４０に作用する応力が緩和されて当該半田バンプ４０を好適に保護することができる。
【００４１】
［第３実施形態］
次に、本発明の第３実施形態に係る半導体装置の製造方法について、図１１〜図１３を参照して説明する。図１１〜図１３は、第３実施形態に係る半導体装置の製造工程を説明する断面図である。
本第３実施形態では、低濡れ性部の形成工程が主に上記第１実施形態と異なる。このため、第１実施形態の半導体装置と実質的に同様の構成部分には同一符号を付して説明を省略する。
【００４２】
以下、第３実施形態の半導体装置１０の製造方法について、図１１〜図１３等を参照して説明する。
まず、上記第１実施形態と同様に、電極パッド３２が形成された半導体チップ３０を用意し、電極パッド３２の一部が露出するように当該電極パッド３２上に絶縁膜３３を形成する（図１１（Ａ））。次に、絶縁膜３３を含めた基板上に、ＵＢＭ層３４を形成し（図１１（Ｂ））、その後、このＵＢＭ層３４上に電極パッド３２の一部が露出する開口部３５ａを備えたレジスト層３５を形成する（図１１（Ｃ））。続いて、レジスト層３５の開口部３５ａ内に、レジスト層３５の厚みよりも若干小さいバンプコア層３７を形成する（図１２（Ａ））。
【００４３】
次に、レジスト層３５を除去した後、バンプコア層３７を含めた基板上に、例えば、ＣＶＤ（Chemical Vapor Deposition）法により、ＴＥＯＳ（テトラエトキシシラン）を主体とする膜（以下、ＴＥＯＳ膜３９という）を形成する（図１２（Ｂ））。続いて、バンプコア層３７の上面中央を除くＴＥＯＳ膜３９をエッチング等により除去する（図１２（Ｃ））。本実施形態では、バンプコア層３７の上面中央に残ったＴＥＯＳ膜３９が低濡れ性部として機能する。
【００４４】
そして、バンプコア層３７の上面上であってＴＥＯＳ膜３９を覆うように、フラックスを含む半田ペースト４０ａを、半田印刷法を用いて塗布する（図１３（Ａ））。
【００４５】
続いて、この半田ペースト４０ａをリフロー処理することで半田バンプ４０ｂを形成する（図１３（Ｂ））。このリフロー処理時には、上記第１実施形態と同様に半田ペースト４０ａ内のフラックスからガスが生じるため、ＴＥＯＳ膜３９と半田ペースト４０ａとの間の隙間に上述のように発生したガスが流れ込んでボイド４１となる。そして、ＴＥＯＳ膜３９を除きＵＢＭ層３４をエッチングによって除去することで、図１３（Ｃ）に示す状態の半導体チップ３０が形成される。
【００４６】
このように低濡れ性部がＴＥＯＳ膜３９により構成される場合でも、半導体チップ３０の半田バンプ４０ｂ内にはボイド４１が形成されるため、電極パッド３２とセラミック基板２０の電極パッド２２とを電気的に接続する半田バンプ４０に作用する応力が緩和されて当該半田バンプ４０を好適に保護することができる。
【００４７】
なお、本発明は上記各実施形態および変形例に限定されるものではなく、例えば、以下のように具体化してもよい。
（１）図１４は、セラミック基板２０における各電極パッド２２に形成される貫通穴２２ａと保護ガラス２３との位置関係の別例を示す説明図である。
図１４に例示するように、各電極パッド２２の貫通穴２２ａ内に保護ガラス２３を配置してもよい。この場合には、貫通穴２２ａ内の保護ガラス２３が低濡れ性部として機能して、貫通穴２２ａ内の保護ガラス２３の表面に触れて留まるボイド４２を形成することができる。
【００４８】
（２）上記第３実施形態では、ＴＥＯＳ膜３９が低濡れ性部として機能する例を示したが、これに限定されず、窒化シリコン膜、スピンオングラス膜、及び化学気相成長法により形成される酸化シリコン膜のいずれかを主体として低濡れ性部が形成される場合でも、上記第３実施形態と同様の効果を奏することができる。
【００４９】
（３）低濡れ性部は、バンプコア層３７上に形成されることに限らず、電極パッド３２に導通する他の導通部上に形成されてもよいし、電極パッド３２上に形成されてもよい。
【符号の説明】
【００５０】
１０…半導体装置
２０…セラミック基板  ２２…電極パッド  ２２ａ…貫通穴
３０…半導体チップ  ３２…電極パッド
３５…レジスト層  ３５ａ…開口部
３６，３８…低濡れ性部  ３９…ＴＥＯＳ膜（低濡れ性部）
３７…バンプコア層（導通部）
４０，４０ｂ…半田バンプ  ４０ａ，４０ｃ…半田ペースト
４１，４２…ボイド
５０…アンダーフィル樹脂
【図１】
2015076429.tif 000003
【図２】
2015076429.tif 000004
【図３】
2015076429.tif 000005
【図４】
2015076429.tif 000006
【図５】
2015076429.tif 000007
【図６】
2015076429.tif 000008
【図７】
2015076429.tif 000009
【図８】
2015076429.tif 000010
【図９】
2015076429.tif 000011
【図１０】
2015076429.tif 000012
【図１１】
2015076429.tif 000013
【図１２】
2015076429.tif 000014
【図１３】
2015076429.tif 000015
【図１４】
2015076429.tif 000016