(57)【要約】【課題】ＤＣ−ＤＣコンバータの動作に悪影響を与えることなく、効果的に入力帰還ノイズを減衰できるフィルタ回路を備えたスイッチング電源装置を提供する。【解決手段】第一及び第二のコンデンサ２０，２２とインダクタ２４で成るπ型のフィルタ回路３４を備え、第一のコンデンサ２０がＤＣ−ＤＣコンバータ３２の入力端３２ａ，３２ｂに接続される。インダクタ２４には、ダンプ抵抗４４及び逆流阻止ダイオード４６の直列回路が並列に接続され、逆流阻止ダイオード４６のアノード端子が第一のコンデンサ２０側に配される。容量値C20，C22及びインダクタンス値L24は、フィルタ回路３４の直列共振の周波数f34がＤＣ−ＤＣコンバータ３４のスイッチング周波数fswより低くなるように設定される。抵抗値R44は、周波数f34のリップル電圧が第一のコンデンサ２０に発生するのを防止できる値であって、可及的に大きい値に設定される。【選択図】図１
2015180139.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータの入力端から入力電源に向かう入力帰還ノイズを減衰させるフィルタ回路とを備えたスイッチング電源装置において、
前記フィルタ回路は、前記ＤＣ−ＤＣコンバータの入力端に設けられた第一のコンデンサと、前記第一のコンデンサと並列接続された第二のコンデンサと、前記第一のコンデンサと前記第二のコンデンサとの接続点に挿入されたインダクタと、前記インダクタに並列接続されたダンプ抵抗及び逆流阻止ダイオードの直列回路とで構成され、前記逆流阻止ダイオードは、アノード端子が前記第一のコンデンサ側に配されており、
前記第一及び第二のコンデンサの容量値及び前記インダクタのインダクタンス値は、前記第一のコンデンサ、第二のコンデンサ、及び前記インダクタによる直列共振の周波数が前記ＤＣ−ＤＣコンバータのスイッチング周波数よりも低くなるように設定され、
前記ダンプ抵抗の抵抗値は、前記直列共振のＱをダンプすることによって、前記直列共振の周波数のリップル電圧が前記第一のコンデンサの両端に発生するのを防止できる値であって、可及的に大きい値に設定されていることを特徴とするスイッチング電源装置
【請求項２】
前記ＤＣ−ＤＣコンバータは、自己の入力端に接続されたトランスの入力巻線及び主スイッチング素子の直列回路と、前記トランスの出力巻線に接続され前記主スイッチング素子がオフの期間に導通可能な整流素子と、前記整流素子が出力する整流電圧を平滑する平滑コンデンサとを備え、前記主スイッチング素子がオフした後、前記トランスの励磁エネルギーが放出されて非導通になり、前記主スイッチング素子の両端に発生する振動電圧が低下して谷状になったタイミングで前記主スイッチング素子が再びオンする擬似共振フライバックコンバータである請求項１記載のスイッチング電源装置。
【請求項３】
前記ＤＣ−ＤＣコンバータは、前記入力巻線の両端に、補助コンデンサと補助スイッチング素子との直列回路であるアクティブクランプ回路が接続され、前記補助スイッチング素子は、前記主スイッチング素子がオフするとオンし、前記整流素子が非導通になった後、前記主スイッチング素子が再びオンする前にオフする請求項２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力帰還ノイズを低減するためのフィルタ回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
従来、図７（ａ）に示すように、ＤＣ−ＤＣコンバータ１０と、ＤＣ−ＤＣコンバータ１０の入力端１０ａ，１０ｂから流出する入力帰還ノイズを減衰させるフィルタ回路１２とを備えたスイッチング電源装置１４があった。ＤＣ−ＤＣコンバータ１０は、ここでは、公知のフライバックコンバータであり、入力端１０ａ，１０ｂに、トランス１６の入力巻線１６ａと主スイッチング素子１８の直列回路が接続されている。
【０００３】
フィルタ回路１２は、いわゆるπ型フィルタの構成になっている。具体的には、ＤＣ−ＤＣコンバータ１０の入力端１０ａ，１０ｂに設けられた第一のコンデンサ２０と、第一のコンデンサ２０と並列接続された第二のコンデンサ２２と、第一及び第二のコンデンサ２０，２２の接続点に挿入されたインダクタ２４とで構成されている。第一のコンデンサ２０は、例えば、等価直列抵抗が無視できる程度に小さいセラミックコンデンサ等である。第二のコンデンサ２２は、例えば、所定の等価直列抵抗２２ａを有するアルミ電解コンデンサ等である。インダクタ２４は、所定の等価直列抵抗２４ａを有するコイル素子である。
【０００４】
第二のコンデンサ２２の両端には、入力電源２６が接続される。入力電源２６から入力電圧Viが投入されると、主スイッチング素子１８がスイッチング動作を開始し、主スイッチング素子１８にノコギリ波状の電流I18が流れる。電流I18は、入力端１０ａから流入し、入力巻線１６ａと主スイッチング素子１８を通過して入力端１０ｂから流出する。電流I18の直流成分は、負荷２８に供給される出力電力の基となる入力電流であり、交流成分は、入力電源２６に向かう入力帰還ノイズとなる。
【０００５】
特許文献１には、入力帰還ノイズを減衰するためのフィルタ回路が複数開示されている。例えば、図９には、Ｌ（インダクタ）とＣ（コンデンサ）とで構成された第一のＬＣフィルタが開示されている。図１０には、第一のＬＣフィルタのＬにＲ（抵抗）を並列接続して共振のＱを低下させた第二のＬＣフィルタが開示されている。図１には、第一のＬＣフィルタのＬにＬＣＲ直列回路を並列接続してＬＣ共振のＱを低下させた第三のＬＣフィルタが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１９７３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来のスイッチング電源装置１４は、フィルタ回路１２の共振の影響で、以下のような複数の問題が発生するおそれがある。フィルタ回路１２には、第一のコンデンサ２０、インダクタ２４、及び第二のコンデンサ２２によって直列共振回路が形成され、その共振周波数f12は、式（１）のように表わされる。
【０００８】
【数１】
2015180139.tif 000003
C20，C22は第一及び第二のコンデンサ２０，２２の容量値、L24はインダクタ２４のインダクタンス値である。
【０００９】
通常、等価直列抵抗２２ａ，２４ａの抵抗値は非常に小さいので、直列共振のＱが非常に高い。したがって、スイッチング電源装置１４に入力電源２６が投入され、主スイッチング素子１８がスイッチング動作を開始すると、フィルタ回路１２の直列共振の影響で、図７（ｂ）に示すように、電圧V20波形に、周波数f12の大きいリップル電圧ΔV20(f12)が現れ、これが新しい入力帰還ノイズとなる。また、リップル電圧ΔV20(f12)が発生することによって、主スイッチング素子１８等のスイッチング動作が不安定になって主スイッチング素子１８等の損失が増加したり、負荷２８側に周波数f12の出力リップルが現れたりするという問題も発生する。
【００１０】
リップル電圧ΔV20(f12)が発生するのを防止するため、例えば、特許文献１の第二のフィルタのように、インダクタ２４と並列にＲを接続して直列共振のＱを低下させる方法が考えられるが、電流I18の直流成分（入力電流）の一部が常にＲに分流することになるので、Ｒに大きな損失が発生する。また、特許文献１の第三のフィルタのように、インダクタ２４と並列にＬＣＲを接続する方法は、上記の直列共振回路とは別の新しい共振回路が追加される形になるので、新しい共振回路によって別の弊害が発生しないことを確認する様々な評価が必要になり、ＬＣＲの定数設定は簡単ではない。
【００１１】
本発明は、上記背景技術に鑑みて成されたものであり、ＤＣ−ＤＣコンバータの動作に悪影響を与えることなく、効果的に入力帰還ノイズを減衰できるフィルタ回路を備えたスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、ＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータの入力端から入力電源に向かう入力帰還ノイズを減衰させるフィルタ回路とを備えたスイッチング電源装置であって、
前記フィルタ回路は、前記ＤＣ−ＤＣコンバータの入力端に設けられた第一のコンデンサと、前記第一のコンデンサと並列接続された第二のコンデンサと、前記第一のコンデンサと前記第二のコンデンサとの接続点に挿入されたインダクタと、前記インダクタに並列接続されたダンプ抵抗及び逆流阻止ダイオードの直列回路とで構成され、前記逆流阻止ダイオードは、アノード端子が前記第一のコンデンサ側に配されており、
前記第一及び第二のコンデンサの容量値及び前記インダクタのインダクタンス値は、前記第一のコンデンサ、第二のコンデンサ、及び前記インダクタによる直列共振の周波数が前記ＤＣ−ＤＣコンバータのスイッチング周波数よりも低くなるように設定され、
前記ダンプ抵抗の抵抗値は、前記直列共振のＱをダンプすることによって、前記直列共振の周波数のリップル電圧が前記第一のコンデンサの両端に発生するのを防止できる値であって、可及的に大きい値に設定されているスイッチング電源装置である。
【００１３】
前記ＤＣ−ＤＣコンバータは、自己の入力端に接続されたトランスの入力巻線及び主スイッチング素子の直列回路と、前記トランスの出力巻線に接続され前記主スイッチング素子がオフの期間に導通可能な整流素子と、前記整流素子が出力する整流電圧を平滑する平滑コンデンサとを備え、前記主スイッチング素子がオフした後、前記トランスの励磁エネルギーが放出されて非導通になり、前記主スイッチング素子の両端に発生する振動電圧が低下して谷状になったタイミングで前記主スイッチング素子が再びオンする擬似共振フライバックコンバータである構成であることが好ましい。
【００１４】
さらに、前記ＤＣ−ＤＣコンバータは、前記入力巻線の両端に、補助コンデンサと補助スイッチング素子との直列回路であるアクティブクランプ回路が接続され、前記補助スイッチング素子は、前記主スイッチング素子がオフするとオンし、前記整流素子が非導通になった後、前記主スイッチング素子が再びオンする前にオフする構成であることが好ましい。
【発明の効果】
【００１５】
本発明のスイッチング電源装置は、いわゆるπ型フィルタであるフィルタ回路のインダクタと並列の位置にダンプ抵抗を設け、直列共振のＱを適度にダンプし、第一のコンデンサの両端に直列共振によるリップル電圧が発生するのを防止するので、ＤＣ−ＤＣコンバータのスイッチング動作が不安定になる等の問題は発生しない。また、ダンプ抵抗を直列に逆流阻止ダイオードが設けられ、ダンプ抵抗に入力電流（主スイッチング素子に流れる電流の直流成分）が流れないようになっているので、ダンプ抵抗の損失を小さく抑えることができる。さらに、フィルタ回路の直列共振の周波数が、ＤＣ−ＤＣコンバータのスイッチング周波数より低くなるように設定されているので、主スイッチング素子に流れる電流をノイズ源とする入力帰還ノイズを効果的に減衰させることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明のスイッチング電源装置の一実施形態を示す回路図である。
【図２】このスイッチング電源装置の第一のコンデンサの電圧波形である。
【図３】このスイッチング電源装置の各部の動作波形である。
【図４】図３の主スイッチング素子の電流波形を拡大した図である。
【図５】フィルタ回路のゲイン及び位相の周波数特性をシミュレーションするために設定した等価回路の図である。
【図６】フィルタ回路のゲインの周波数特性をシミュレーションしたグラフ（ａ）、位相の周波数特性をシミュレーションしたグラフ（ｂ）である。
【図７】従来のスイッチング電源装置を示す回路図（ａ）、第一のコンデンサの電圧波形（ｂ）である。
【発明を実施するための形態】
【００１７】
以下、本発明のスイッチング電源装置の一実施形態について、図１〜図６に基づいて説明する。ここで、従来のスイッチング電源装置１４と同様の構成は、同一の符号を付して説明する。この実施形態のスイッチング電源装置１０は、図１に示すように、アクティブクランプ回路を有する擬似共振フライバックコンバータであるＤＣ−ＤＣコンバータ３２と、ＤＣ−ＤＣコンバータ３２の入力端３２ａ，３２ｂから入力電源２６に向かう入力帰還ノイズを減衰させるフィルタ回路３４とを備えている。
【００１８】
ＤＣ−ＤＣコンバータ３２は、入力端３２ａ，３２ｂにトランス１６の入力巻線１６ａと主スイッチング素子１８との直列回路が接続されている。主スイッチング素子１８は、ＮチャネルのＭＯＳ型ＦＥＴであり、図１では、ＦＥＴ１８ａ、ＦＥＴ１８ａのドレインソース間の寄生ダイオード１８ｂ、及び寄生コンデンサ１８ｃで表わしている。
【００１９】
トランス１６の出力巻線１６ｂには、主スイッチング素子１８がオフの期間に導通可能に配された整流素子である整流ダイオード３６と、整流ダイオード３６の出力を平滑する平滑コンデンサ３８とが接続されている。そして、平滑コンデンサ３８の両端に負荷２８が接続され、出力電圧及び電流Vo，Ioが供給される。さらに、入力巻線１６ａの両端には、補助コンデンサ４０と補助スイッチング素子４２との直列回路であるアクティブクランプ回路４３が設けられている。補助スイッチング素子４２は、ＮチャネルのＭＯＳ型ＦＥＴである。
【００２０】
ＦＥＴ１８ａ及び補助スイッチング素子４２は、図示しない出力電圧制御回路によって駆動され、所定のスイッチング周波数fsw（例えば100kHz）で相補的にオンオフする。ＤＣ−ＤＣコンバータ３２は、擬似共振フライバックコンバータなので、ＦＥＴ１８ａがオフした後、トランス１６の励磁エネルギーが放出されて整流ダイオード３６が非導通になり、ＦＥＴ１８ａの両端に発生する振動電圧が低下して谷状になったタイミングで、ＦＥＴ１８ａが再びオンする。また、補助スイッチング素子４２は、ＦＥＴ１８ａがオフするとオンし、整流ダイオード３６が非導通になった後、ＦＥＴ１８ａが再びオンする前にオフする。詳しい動作は後で説明する。
【００２１】
フィルタ回路３４は、いわゆるπ型フィルタの構成になっている。具体的には、ＤＣ−ＤＣコンバータ３２の入力端３２ａ，３２ｂに設けられた第一のコンデンサ２０と、第一のコンデンサ２０と並列接続された第二のコンデンサ２２と、第一及び第二のコンデンサ２０，２２の接続点に挿入されたインダクタ２４を有している。第一のコンデンサ２０は、等価直列抵抗が無視できるセラミックコンデンサ等であり、容量値C20は、例えば0.5μFである。第二のコンデンサ２２は、所定の等価直列抵抗２２ａ（例えば0.5Ω程度）を有するアルミ電解コンデンサ等であり、容量値C22は、例えば120μFである。インダクタ２４は、等価直列抵抗２４ａ（例えば２Ω程度）を有するコイル素子であり、インダクタンス値L24は、例えば470μHである。したがって、直列共振の周波数f34を式（１）を用いて計算すると、約10kHz（スイッチング周波数fswの約1/10）となることが分かる。
【００２２】
さらに、フィルタ回路３４は、インダクタ２４と並列に、ダンプ抵抗４４及び逆流阻止ダイオード４６の直列回路が接続されている。ダンプ抵抗４４の抵抗値R44は、第一のコンデンサ２０、インダクタ２４及び第二のコンデンサ２２の直列共振のＱを適度にダンプする抵抗値（ここでは約22Ω）に設定されている。また、逆流阻止ダイオード４６は、アノード端子が第一のコンデンサ２０側に配され、入力電源２６から供給される直流の入力電流がダンプ抵抗４４に流れるのを阻止している。抵抗値R44の設定については、後で説明する。
【００２３】
次に、スイッチング電源装置３０の動作について、図２、図３に基づいて説明する。ここで、電圧V18gs，V42gsは、ＦＥＴ１８ａと補助スイッチング素子４２の各ゲートソース間電圧であり、どちらの素子も、ハイレベルの時にオンし、ローレベルの時にオフする。電圧V18dsは、ＦＥＴ１８ａのドレインソース間電圧である。電流I18は、主スイッチング素子１８の電流であり、ＦＥＴ１８ａ、寄生ダイオード１８ｂ及び寄生コンデンサ１８ｃの各電流を合計したものである。電流I36，I42は、整流ダイオード３６と補助スイッチング素子４２の各電流である。電流I20、電圧V20は、第一のコンデンサ２０の電流と電圧である。電流I24，I44は、インダクタ２４とダンプ抵抗４４の各電流である。電圧V22は、第二のコンデンサ２２（等価直列抵抗２２ａを含む）の電圧である。
【００２４】
まず、ＤＣ−ＤＣコンバータ３２の入力端３２ａ，３２ｂの電圧、すなわち第一のコンデンサ２０の電圧V20について見る。フィルタ回路３４は、ダンプ抵抗４４を設けることによって第一のコンデンサ２０、インダクタ２４及び第二のコンデンサ２２の直列共振のＱが適度にダンプされているので、図２に示すように、第一のコンデンサ２０の電圧V20がほぼ入力電圧Viで一定となり、直列共振周波数f34のリップル電圧ΔV20(f34)は発生しない。
【００２５】
ＤＣ−ＤＣコンバータ３２の動作は、図３に示すように、スイッチングの１周期（1/fsw）を期間T1〜T5に分けて説明することができる。期間T1は、ＦＥＴ１８ａがオンし、補助スイッチング素子４２がオフし、整流ダイオード３６が非導通の状態である。したがって、入力巻線１６ａの両端に入力電圧Viが印加され、入力巻線１６ａにI18波形に示す右肩上がりの電流が流入し、トランス１６に励磁エネルギーが蓄えられる。期間T11は、ＦＥＴ１８ａがオフに転じて終了する。
【００２６】
期間T2は、ＦＥＴ１８ａがオフし、補助スイッチング素子４２がオンし、整流ダイオード３６が導通の状態である。したがって、出力巻線１６ｂから電流I36波形に示す右肩下がりの電流が流出し、トランス１６の励磁エネルギーが放出される。また、ＦＥＴ１８ａがオフに転じるタイミングで補助スイッチング素子４２がオンに転じ、入力巻線１６ａの両端に大容量の補助コンデンサ４０が接続され、電圧V18dsの立ち上がりのサージを吸収するソフトスイッチング動作が行われる。期間T2は、トランス１６の励磁エネルギーが全て放出されて整流ダイオード３６の導通が停止すると終了する。
【００２７】
期間T3は、ＦＥＴ１８ａがオフし、補助スイッチング素子４２がオンし、整流ダイオード３６が非導通の状態である。したがって期間T3が開始すると、トランス１６と補助コンデンサ４０との間の共振によって電圧V18ds波形に振動が発生し、電圧V18dsが緩やかに低下する。期間T3は、電圧V18dsがほぼ入力電圧Viまで低下し、補助スイッチング素子４２がオフに転じて終了する。
【００２８】
期間T4は、ＦＥＴ１８ａがオフし、補助スイッチング素子４２がオフし、整流ダイオード３６が非導通の状態である。期間T4が開始すると、電圧V18ds波形の振動は、トランス１６と寄生コンデンサ１８ｃとの間の共振によって継続し、電圧V18dsが速やかに低下する。電圧V18dsの低下速度が期間T3よりも高速になるのは、寄生コンデンサ１８ｃの容量が補助コンデンサ４０よりも小さいからである。さらに、期間T2の間、大容量の補助コンデンサ４０に一定のエネルギーが蓄えられ、それが期間T3の間にトランス１６に移動し、期間T4が開始すると、今度は小容量の寄生コンデンサ１８ｃに移動するので、電圧V18ds波形の振動の振幅が大きくなることも影響している。電圧V18ds波形の振動の振幅が大きくなると、電圧V18dsが確実にゼロまで低下できるようになり、後述するゼロボルトスイッチング動作が実現できる。
【００２９】
トランス１６に蓄えられた上記一定のエネルギーが寄生コンデンサ１８ｃに移動する電流は、図４の電流I18波形の期間T4の部分に現れ、寄生コンデンサ１８ｃから入力巻線１６ａに向かって流れる。なお、寄生ダイオード１８ｂは逆バイアスされているので非導通の状態になっている。期間T4は、電圧V18dsが低下してゼロボルトに達し、寄生ダイオード１８ｂが導通すると終了する。
【００３０】
期間T5は、ＦＥＴ１８ａがオフし、補助スイッチング素子４２がオフし、整流ダイオード３６が非導通の状態である（期間T4と同じ）。期間T5が開始すると、寄生ダイオード１８ｂが導通し、入力巻線１６ａの両端に入力電圧Viが印加され、入力巻線１６ａに電流I18波形に示す右肩上がりの電流が負方向に流れる。期間T5は、電流I18の流れが正方向になる前に、ＦＥＴ１８ａがオンに転じて終了する。
【００３１】
ＦＥＴ１８ａがオンに転じると、再び期間T1が開始する。ＦＥＴ１８ａのオンは、寄生ダイオード１８ｂにより電圧V18dsがほぼゼロボルトに保持されている間に行われるので、理想的なゼロボルトスイッチング動作が実現される。これ以降は、上述した期間T1〜T5の動作を繰り返す。
【００３２】
次に、フィルタ回路３４が入力帰還ノイズを減衰する動作について説明する。ＤＣ−ＤＣコンバータ３２の入力端３２ａからフィルタ回路３４に流出する電流は、電流I18である。この電流I18のうち、直流成分は出力電力の基になる入力電流であり、交流成分が入力帰還ノイズとなる。
【００３３】
電流I18の直流成分は、入力電源２６、インダクタ２４、入力巻線１６ａ、主スイッチング素子１８、入力電源２６の経路に流れる。したがって、ダンプ抵抗４４には、電流I18の直流成分による損失が発生しない。
【００３４】
電流I18の交流成分は、期間T1に流れる成分（スイッチング周波数の基本波成分及びその高調波成分）と、期間T4に流れる成分（擬似共振フライバックコンバータ特有の回生電流）がある。通常のフライバックコンバータであれば、ハードスイッチング動作により、高い周波数（例えば10M〜20MHz以上）のスイッチングノイズ等が入力帰還ノイズに重畳するが、ＤＣ−ＤＣコンバータ３２は、上述したソフトスイッチング動作及びゼロボルトスイッチング動作を行うので、高い周波数のスイッチングノイズ等がほとんど発生しない。
【００３５】
また、ＤＣ−ＤＣコンバータ３２は、期間T4に流れる回生電流が、通常の擬似共振フライバックコンバータと比較すると大きい点に注意すべきである。ＤＣ−ＤＣコンバータ３２は、期間T4の動作を説明する中で述べたように、ゼロボルトスイッチング動作を実現するため、アクティブクランプ回路４３を用いて電圧V18dsの振幅を大きく（回生電流を大きく）しているからである。
【００３６】
フィルタ回路３４の減衰特性は、図５に示す等価回路を設定し、図６に示すゲインの周波数特性と位相の周波数特性をシミュレーションすることによって把握することができる。ここでは、ゲイン（Gain）を式（２）のように定義し、位相（Phase）を式（３）のように定義している。ただ、図５の等価回路は、シミュレーションを容易にするために逆流阻止ダイオード４６を省略しているので、実際の減衰特性に対して若干の誤差が生じることとになる。
【００３７】
【数２】
2015180139.tif 000004
【００３８】
【数３】
2015180139.tif 000005
図６では、ダンプ抵抗４４の抵抗値R44変化させたときの特性の変化を重ねて描いている。約10kHzの位置に共振点が見られる。これは、第一のコンデンサ２０、インダクタ２４、第二のコンデンサ２２の直列共振であり、式（１）を用いて計算した共振周波数f34と一致する。抵抗値R44は、220Ω以上では直列共振のＱが高すぎるが、22Ω以下にすればＱが十分低くなる。ただし、抵抗値R44を2.2Ωまで小さくすると、共振周波数f34よりも高い周波帯域の減衰量|Gain|が小さくなってしまうことが分かる。
【００３９】
この実施形態のフィルタ回路３４の場合、共振周波数f34がスイッチング周波数fsw（=100kHz）の約1/10（＝10kHz）に設定されているので、入力帰還ノイズ(上記の「期間T1の成分」及び「期間T4の成分」)の周波数帯において一定の減衰量|Gain|が得られる。また、ダンプ抵抗４４の抵抗値R44は、直列共振のＱと十分に低下させるため、22Ω以下の小さい値にしなければならないが、入力帰還ノイズの減衰量|Gain|を最大化することを考えると大きい値の方がよいので、ここではR44＝22Ωに設定されている。また、第一の及び第二のコンデンサの容量値C20，C22とインダクタ２４のインダクタンス値L24は、共振周波数f34だけでなく、入力帰還ノイズの減衰量|Gain|を大きくすることも考慮して設定されることは言うまでもない。
【００４０】
このように、フィルタ回路３４は、図６の中の抵抗値R44＝22Ωの減衰特性を有している。したがって、フィルタ回路３４内の電流I20、電圧V20、電流I44、電圧V22は、それぞれ図３に示す波形となり、入力帰還ノイズ（電流I18の「期間T1に流れる成分」と「期間T4に流れる成分」）が効果的に減衰され、フィルタ回路３４の出力である電圧V22に、ほとんどノイズ電圧が現れない。
【００４１】
以上説明したように、スイッチング電源装置３０は、π型フィルタであるフィルタ回路３４のインダクタ２４と並列にダンプ抵抗４４を設け、直列共振のＱを適度にダンプし、第一のコンデンサ２０の両端に直列共振周波数f34のリップル電圧ΔV20(f34)が発生するのを防止するので、ＤＣ−ＤＣコンバータ３２のスイッチング動作が不安定になる等の問題が発生しない。また、逆流阻止ダイオード４６が設けられ、ダンプ抵抗４４に入力電流（電流I18の直流成分）が流れないようになっているので、ダンプ抵抗４４の損失を小さく抑えることができる。また、フィルタ回路３４の直列共振の周波数f34が、ＤＣ−ＤＣコンバータ３２のスイッチング周波数fswよりも低く設定されている（f34≒fsw/10）ので、電流I18をノイズ源とする入力帰還ノイズを効果的に減衰させることができる。特に、ＤＣ−ＤＣコンバータ３２は、アクティブクランプ回路４３を利用した擬似共振フライバックコンバータなので、入力帰還ノイズの「期間T4に流れる成分」が大きくなるが、フィルタ回路３４によって十分に減衰させることができる。
【００４２】
なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、ＤＣ−ＤＣコンバータは、アクティブクランプ回路を利用しない通常の擬似共振フライバックコンバータでもよく、入力帰還ノイズの「期間T4に流れる成分」がやや小さくなるものの、上記と同様の作用効果を得ることができる。ただし、主スイッチング素子がオンする時に理想的なゼロボルトスイッチング動作ができなくなり、高い周波数（例えば10M〜20MHz以上）の入力帰還ノイズが発生する可能性があるので、フィルタ回路３４の設計をする際は、高い周波数帯域の減衰特性にも注意する必要がある。また、擬似共振フライバック以外のフライバックコンバータや、フライバック以外のコンバータの場合も同様である。
【符号の説明】
【００４３】
１６  トランス
１６ａ  入力巻線
１６ｂ  出力巻線
１８  主スイッチング素子
２０  第一のコンデンサ
２２  第二のコンデンサ
２４  インダクタ
３０  スイッチング電源装置
３２  ＤＣ−ＤＣコンバータ
３４  フィルタ回路
３６  整流ダイオード（整流素子）
３８  平滑コンデンサ
４０  補助コンデンサ
４２  補助スイッチング素子
４３  アクティブクランプ回路
４４  ダンプ抵抗
４６  逆流阻止ダイオード
【図１】
2015180139.tif 000006
【図２】
2015180139.tif 000007
【図３】
2015180139.tif 000008
【図４】
2015180139.tif 000009
【図５】
2015180139.tif 000010
【図６】
2015180139.tif 000011
【図７】
2015180139.tif 000012