(57)【要約】【課題】保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することを目的とする。【解決手段】容量成分を含む発光素子と第１トランジスタと第２トランジスタと保持容量と第３トランジスタとを有し、容量成分と保持容量とは容量結合する画素回路の駆動方法で、第１電圧を供給して保持容量に第１トランジスタの閾値電圧よりも大きな電圧を書き込む初期化工程と、階調データ電圧を供給して保持容量にオン状態の第１及び第２トランジスタを介して閾値電圧を書き込む補償工程と、第２電圧を供給して第２トランジスタをオフした以後に保持容量に階調データ電圧と閾値電圧で決まる第１データの電圧を書き込むデータプログラム工程と、第３トランジスタをオフ後に第２トランジスタをオンして第１トランジスタが第１データに基づい発光素子を発光する発光工程と、を有することを特徴とする画素回路の駆動方法。【選択図】図２
2015004841.tif 000002
【特許請求の範囲】
【請求項１】
容量成分を含み、供給された電流によって階調が決まる発光素子と、
ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第１トランジスタと、
前記発光素子と前記第１トランジスタとの間に接続された第２トランジスタと、
一方の電極が前記第１トランジスタのゲート電極に接続され、他方の電極が前記第２トランジスタを介して前記第１トランジスタに接続され、前記容量成分と容量結合される保持容量と、
前記第１トランジスタのゲート電極と信号線との間に接続された第３トランジスタと、を有する画素回路の駆動方法であって、
前記第３トランジスタをオンし、前記信号線から前記一方の電極に第１電圧を供給し、前記保持容量に前記第１トランジスタの閾値電圧よりも大きな電圧を書き込む初期化工程と、
前記信号線から前記一方の電極に前記階調データ電圧を供給し、オン状態の前記第１トランジスタ及び前記第２トランジスタを介して前記保持容量に前記閾値電圧を書き込む補償工程と、
前記信号線から前記一方の電極に第２電圧を供給し、前記第２トランジスタをオフした以後に前記保持容量に前記階調データ電圧と前記閾値電圧で決まる第１データの電圧を書き込むデータプログラム工程と、
前記第３トランジスタをオフした以後に前記第２トランジスタをオンして前記第１トランジスタが前記第１データに基づく電流を流すことで前記発光素子が発光する発光工程と、を有することを特徴とする画素回路の駆動方法。
【請求項２】
前記初期化工程及び前記補償工程において、前記発光素子のダイオード成分は逆バイアスが印加される状態であることを特徴とする請求項１に記載の画素回路の駆動方法。
【請求項３】
前記初期化工程において、前記第１電圧によってオンされた前記第１トランジスタを介して電流が流れることで前記保持容量に前記閾値電圧よりも大きな電圧を書き込むことを特徴とする請求項１又は請求項２に記載の画素回路の駆動方法。
【請求項４】
前記第１電圧、前記第２電圧及び前記階調データ電圧は一本のデータ線で供給されることを特徴とする請求項１乃至請求項３のいずれかに記載の画素回路の駆動方法。
【請求項５】
前記第１トランジスタ乃至前記第３トランジスタはいずれもｐチャネル型トランジスタであり、前記発光素子はアノード電源に接続され、前記第１トランジスタはカソード電源に接続される回路構成の駆動方法であって、
前記初期化工程において、前記第１電圧は前記階調データ電圧よりも低く、前記他方の電極は前記第１電圧よりも高い電圧を供給し、
前記補償工程において、前記保持容量前記第１トランジスタを介して前記カソード電源に電流を流すことで前記閾値電圧を書き込み、
前記データプログラム工程において、前記第２電圧は前記階調データ電圧よりも低いことを特徴とする請求項１乃至請求項４のいずれかに記載の画素回路の駆動方法。
【請求項６】
前記第１トランジスタ乃至前記第３トランジスタはいずれもｎチャネル型トランジスタであり、前記発光素子はカソード電源に接続され、前記第１トランジスタはアノード電源に接続される回路構成の駆動方法であって、
前記初期化工程において、前記第１電圧は前記階調データ電圧よりも高く、前記他方の電極は前記第１電圧よりも低い電圧を供給し、
前記補償工程において、前記保持容量前記第１トランジスタを介して前記アノード電源から電流を流すことで前記閾値電圧を書き込み、
前記データプログラム工程において、前記第２電圧は前記階調データ電圧よりも高いことを特徴とする請求項１乃至請求項４のいずれかに記載の画素回路の駆動方法。
【請求項７】
容量成分を含み、供給された電流によって階調が決まる発光素子と、
ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第１トランジスタと、
前記発光素子と前記第１トランジスタとの間に接続された第２トランジスタと、
一方の電極が前記第１トランジスタのゲート電極に接続され、他方の電極が前記第２トランジスタを介して前記第１トランジスタに接続され、前記容量成分と容量結合される保持容量と、
前記第１トランジスタのゲート電極と信号線との間に接続された第３トランジスタと、を有し、
前記保持容量に蓄積された前記第１トランジスタの閾値電圧と前記階調データ電圧とで決まる第１データの電圧によって前記発光素子の階調が決まることを特徴とした画素回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気光学装置における画素回路及びその駆動方法に関する発明である。
【背景技術】
【０００２】
近年、ＣＲＴディスプレイ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ  ｄｉｓｐｌａｙ）に替わる表示装置として、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ：ＬＣＤ）や有機ＥＬディスプレイ等の自発光素子を利用した有機ＥＬ表示装置が多く採用されている。特に有機ＥＬディスプレイは低消費電力、薄型ディスプレイとして非常に注目を集めている。
【０００３】
有機ＥＬ素子は、素子に流れる電流によって発光輝度が変化するが、アクティブマトリクスパネルで用いる薄膜トランジスタ（ＴＦＴ）素子の特性ばらつき（ＴＦＴ閾値電圧（ＶＴＨ）ばらつき、移動度（μ）ばらつき）によって、画素毎に有機ＥＬ素子に流れる電流が異なり、表示ムラとなって表示品位を低下させる要因となる。
【０００４】
そこで、駆動トランジスタ特性ばらつきの表示への影響を抑制するため、有機ＥＬに流す電流を一定にする定電流回路を設けてトランジスタのＶＴＨ（閾値）ばらつきを抑えるための技術、いわゆるＶＴＨ補償技術が開発されている。
【０００５】
ＶＴＨ補償回路は、駆動トランジスタのＶＴＨばらつきの影響を小さくすることができ、入力された画像データで発光素子に供給される電流量を正確に制御することができる。従って、駆動トランジスタ固有のＶＴＨばらつきを効果的に補償でき、有機ＥＬディスプレイの表示均一性を大幅に向上させることが可能である。しかし、ＶＴＨ補償回路は６個のトランジスタと１個の保持容量で構成される回路構成が一般的に知られており、１画素あたりの素子数が多くなることから、高精細化の障害となり、また、歩留まり低減の原因にもなり得る。
【０００６】
特許文献１では、従来よりも少ないトランジスタと保持容量によりＶＴＨ補償回路を構成する技術が開示されている。この技術では、従来のＶＴＨ補償回路に比べて１画素あたりの素子数を少なくでき、高精細化や歩留まり向上が可能となる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２７１０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の画素回路によると、データプログラム時に保持容量と電流制御素子の寄生容量との容量結合で階調データ電圧をサンプリングするときに、駆動トランジスタ経由でＥＬ電源に電荷が流れる漏れ電流が発生する。これによって、階調データ電圧が減衰してしまい、保持容量に十分な電荷を保持することができない。十分な電荷を保持するためには、保持容量サイズを大きくする必要があるが、保持容量は単位画素回路に占める割合が大きいため容量サイズを大きくすると高精細化に大きなデメリットとなる。また、上記の容量結合によるデータプログラム方法はトランジスタ寄生容量の影響を受けるが、一般的にトランジスタサイズが大きい駆動トランジスタでは寄生容量が大きいため、階調データ電圧ばらつきが発生する。
【０００９】
本発明は、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一実施形態に係る画素回路の駆動方法は、容量成分を含み、供給された電流によって階調が決まる発光素子と、ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第１トランジスタと、前記発光素子と前記第１トランジスタとの間に接続された第２トランジスタと、一方の電極が前記第１トランジスタのゲート電極に接続され、他方の電極が前記第２トランジスタを介して前記第１トランジスタに接続され、前記容量成分と容量結合される保持容量と、前記第１トランジスタのゲート電極と信号線との間に接続された第３トランジスタと、を有する画素回路の駆動方法であって、前記第３トランジスタをオンし、前記信号線から前記一方の電極に第１電圧を供給し、前記保持容量に前記第１トランジスタの閾値電圧よりも大きな電圧を書き込む初期化工程と、前記信号線から前記一方の電極に前記階調データ電圧を供給し、オン状態の前記第１トランジスタ及び前記第２トランジスタを介して前記保持容量に前記閾値電圧を書き込む補償工程と、前記信号線から前記一方の電極に第２電圧を供給し、前記第２トランジスタをオフした以後に前記保持容量に前記階調データ電圧と前記閾値電圧で決まる第１データの電圧を書き込むデータプログラム工程と、前記第３トランジスタをオフした以後に前記第２トランジスタをオンして前記第１トランジスタが前記第１データに基づく電流を流すことで前記発光素子が発光する発光工程と、を有する動作を行う。
【００１１】
この画素回路の駆動方法によれば、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
【００１２】
また、別の好ましい態様において、前記初期化工程及び前記補償工程において、前記発光素子のダイオード成分は逆バイアスが印加される状態であってもよい。
【００１３】
この画素回路の駆動方法によれば、更に発光素子の漏れ電流を抑制することができ、黒浮きを抑えることでコントラスト比を向上させることができる。
【００１４】
また、別の好ましい態様において、前記初期化工程において、前記第１電圧によってオンされた前記第１トランジスタを介して電流が流れることで前記保持容量に前記閾値電圧よりも大きな電圧を書き込んでもよい。
【００１５】
この画素回路の駆動方法によれば、更に配線やスイッチ素子数を減らすことができるので、高精細化に有利である。
【００１６】
また、別の好ましい態様において、前記第１電圧、前記第２電圧及び前記階調データ電圧は一本のデータ線で供給されてもよい。
【００１７】
この画素回路の駆動方法によれば、更に配線やスイッチ素子数を減らすことができるので、高精細化に有利である。
【００１８】
また、別の好ましい態様において、前記第１トランジスタ乃至前記第３トランジスタはいずれもｐチャネル型トランジスタであり、前記発光素子はアノード電源に接続され、前記第１トランジスタはカソード電源に接続される回路構成の駆動方法であって、前記初期化工程において、前記第１電圧は前記階調データ電圧よりも低く、前記他方の電極は前記第１電圧よりも高い電圧を供給し、前記補償工程において、前記保持容量前記第１トランジスタを介して前記カソード電源に電流を流すことで前記閾値電圧を書き込み、前記データプログラム工程において、前記第２電圧は前記階調データ電圧よりも低くてもよい。
【００１９】
この画素回路の駆動方法によれば、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
【００２０】
また、別の好ましい態様において、前記第１トランジスタ乃至前記第３トランジスタはいずれもｎチャネル型トランジスタであり、前記発光素子はカソード電源に接続され、前記第１トランジスタはアノード電源に接続される回路構成の駆動方法であって、前記初期化工程において、前記第１電圧は前記階調データ電圧よりも高く、前記他方の電極は前記第１電圧よりも低い電圧を供給し、前記補償工程において、前記保持容量前記第１トランジスタを介して前記アノード電源から電流を流すことで前記閾値電圧を書き込み、前記データプログラム工程において、前記第２電圧は前記階調データ電圧よりも高くてもよい。
【００２１】
この画素回路の駆動方法によれば、更にアモルファスシリコンや酸化物半導体のようなｎチャネル型半導体を用いた回路を構成することが可能である。
【００２２】
本発明の一実施形態に係る画素回路は、容量成分を含み、供給された電流によって階調が決まる発光素子と、ゲート電極に供給される階調データ電圧に応じて前記発光素子への供給電流の大きさを制御する第１トランジスタと、前記発光素子と前記第１トランジスタとの間に接続された第２トランジスタと、一方の電極が前記第１トランジスタのゲート電極に接続され、他方の電極が前記第２トランジスタを介して前記第１トランジスタに接続され、前記容量成分と容量結合される保持容量と、前記第１トランジスタのゲート電極と信号線との間に接続された第３トランジスタと、を有し、前記保持容量に蓄積された前記第１トランジスタの閾値電圧と前記階調データ電圧とで決まる第１データの電圧によって前記発光素子の階調が決まる。
【００２３】
この画素回路の駆動方法によれば、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
【発明の効果】
【００２４】
本発明によれば、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態１における発光表示装置の構成の一例を示す概略図。
【図２】本発明の実施形態１における単位画素の回路構成の一例を示す回路図。
【図３】本発明の実施形態１における単位画素の動作を示す回路図。
【図４】本発明の実施形態１における単位画素のタイミングチャート。
【図５】本発明の実施形態１における発光表示装置のタイミングチャート。
【図６】本発明の実施形態１における駆動方法を示した図。
【図７】本発明のＶＴＨ補償時のＶＴＨ毎のＶＧＳ電圧変化。
【図８】本発明のデータプログラム時のμによるＶＧＳ電圧変化。
【図９】本発明の実施形態２における単位画素の回路構成の一例を示す回路図。
【図１０】本発明の実施形態２における単位画素の動作を示す回路図。
【図１１】本発明の実施形態２における単位画素のタイミングチャート。
【図１２】本発明の実施形態２における発光表示装置のタイミングチャート。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明に係る発光素子を駆動する画素回路及びそれを用いた表示装置について説明する。但し、本発明の発光素子を駆動する画素回路及びそれを用いた表示装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
（実施形態１）
図１〜図６を用いて、実施形態１に係る発光表示装置の構成および動作方法を説明する。図１は本発明の実施形態１における発光表示装置の構成の一例を示す概略図である。発光表示装置は画素回路１００がｎ行ｍ列のマトリクス状に配置されており、各画素回路はスキャンドライバ１０、エミッションドライバ２０、ＥＬ電源スキャンドライバ３０、データドライバ４０によって制御される。ここで、ｎ＝１，２，３，・・・、ｍ＝１，２，３，・・・であり、例えばｎ＝３であれば３行目に配置された画素回路群を指し、ｍ＝３であれば３列目に配置された画素回路群を指す。図１では３行３列の画素回路を例示しているが、この形態に限定されず、ｎ及びｍの数は任意に決定することができる。
【００２８】
スキャンドライバ１０は、データの書き込みを実行する行を選択する駆動回路であり、各行の画素回路１００に対応して設けられたゲート制御線１１〜１３にゲート制御信号ＳＣＡＮ（ｎ）を供給する。実施形態１では、ゲート制御信号ＳＣＡＮ（ｎ）は駆動トランジスタＭ１（図２参照）とデータ線４５との間に接続されたトランジスタＭ３（図２参照）を制御し、この例では各行毎に所定の順番で順次排他的に選択される。
【００２９】
エミッションドライバ２０は、発光素子への電源電圧を供給するタイミングを制御する駆動回路であり、各行の画素回路１００に対応して設けられたエミッション制御線２１〜２３にエミッション制御信号ＥＭ（ｎ）を供給する。実施形態１では、ゲート制御信号ＥＭ（ｎ）は駆動トランジスタと発光素子との間に接続されたトランジスタＭ２（図２参照）を制御する。
【００３０】
ＥＬ電源スキャンドライバ３０は、画素回路の保持容量に対する初期化を行うための電源電圧と発光素子の発光時のカソード電圧とを切り替えて供給する回路であり、各行の画素回路１００に対応して設けられたＥＬ電源制御線３１〜３３にＥＬ電源制御信号ＥＬＶＳＳ（ｎ）を供給する。実施形態１では、ＥＬ電源制御信号ＥＬＶＳＳ（ｎ）は駆動トランジスタＭ１のソースドレインの一方の電極に接続されており、回路動作のそれぞれの期間に応じて保持容量Ｃ１の初期化電圧又はカソード電圧を供給する（図２参照）。本実施形態では初期化電圧はカソード電源ＥＬＶＳＳのハイレベルに該当し、カソード電圧はカソード電源ＥＬＶＳＳのローレベルに該当する。
【００３１】
データドライバ４０は、入力された画像データに基づいて階調を決定し、決定した階調に応じたデータ電圧を、各列の画素回路１００に対応して設けられたデータ線４１〜４３を介して画素回路１００に供給する駆動回路である。また、データドライバ４０と画素回路領域との間に設けられた切り替え回路５０によって、各データ線には回路動作のそれぞれの期間に応じて階調データ電圧ＶＤＡＴＡ又は駆動トランジスタの初期化電源電圧ＶＩＮＩＴが供給される。
【００３２】
図２は本発明の実施形態１における単位画素の回路構成の一例を示す回路図である。図２は、画素回路を構成するトランジスタが全てｐチャネル型である場合を示している。一つの画素回路は、駆動トランジスタＭ１、エミッショントランジスタＭ２、スイッチトランジスタＭ３、保持容量Ｃ１、発光素子１で構成され、発光素子１はダイオードＤ１と容量成分ＣＥＬを含む。このように、一つの画素回路が３個のトランジスタと、１個の保持容量と、寄生容量成分を含んだ発光素子と、で構成されている。
【００３３】
図２を用いて単位画素１００の各々の素子の接続関係を説明する。発光素子１のアノード側の電極はアノード電源ＥＬＶＤＤに接続されている。ゲート電極に供給される電圧に応じて発光素子１への供給電流の大きさを制御する駆動トランジスタＭ１のゲート電極は、ゲート制御信号ＳＣＡＮ（ｎ）で制御されるスイッチトランジスタＭ３を介してデータ線４５に接続されている。また、発光素子１のカソード側の電極と駆動トランジスタＭ１のソース又はドレインの一方の電極との間には、エミッション制御信号ＥＭ（ｎ）で制御されるスイッチトランジスタＭ２が接続されている。また、駆動トランジスタＭ１のソース又はドレインの他方の電極はカソード電源ＥＬＶＳＳに接続されている。階調データを保存する保持容量Ｃ１は駆動トランジスタＭ１のゲート電極に一方の電極が接続され、発光素子１のカソード側の電極に他方の電極が接続されており、他方の電極はスイッチトランジスタＭ２を介して駆動トランジスタＭ１のソース又はドレインの一方に接続されている。
【００３４】
本実施形態では、画素回路を構成するトランジスタが全てｐチャネル型である場合をしめしており、「ローレベル」の制御信号がトランジスタのゲート電極に印加されるとそのトランジスタはオンとなり、導通状態となる。一方、「ハイレベル」の制御信号がトランジスタのゲート電極に印加されるとそのトランジスタはオフとなり、非導通状態となる。
【００３５】
図３は本発明の実施形態１における単位画素の動作を示す回路図を示し、図４は本発明の実施形態１における単位画素のタイミングチャートを示す。図３，４では（ａ）初期化期間、（ｂ）ＶＴＨ補償＋移動度補償期間、（ｃ）データプログラム期間、（ｄ）発光期間にそれぞれ分かれており、図３と図４における上記の期間は同じものを指す。また、図３における矢印は電流の向きを表す。
【００３６】
（ａ）初期化期間
データ信号ＤＴに初期化電圧ＶＩＮＩＴが供給され、ゲート制御信号ＳＣＡＮ（ｎ）がローレベルになり、スイッチトランジスタＭ３がオンし、ノードＮ１（駆動トランジスタＭ１のゲート電極と保持容量Ｃ１の一方の電極とに共通するノード）に初期化電圧ＶＩＮＩＴが供給される。ここで、初期化電圧ＶＩＮＩＴは駆動トランジスタＭ１をオンする固定電圧である。カソード電源ＥＬＶＳＳにはハイレベルが供給され、エミッション制御信号ＥＭ（ｎ）がローレベルとなりエミッショントランジスタＭ２がオンすることで、ノードＮ２（保持容量Ｃ１の他方の電極と発光素子１の容量成分ＣＥＬのカソード側とに共通するノード）にカソード電源ＥＬＶＳＳのハイレベルが供給される。このとき、カソード電源ＥＬＶＳＳのハイレベルは少なくともＶＩＮＩＴに対して駆動トランジスタＭ１の閾値電圧ＶＴＨよりも高い電圧、つまりＶＩＮＩＴ＋ＶＴＨよりも高い電圧が供給され、保持容量Ｃ１及び容量成分ＣＥＬにはそれぞれの電極間の電位差相当の電荷が蓄積される。このとき、保持容量Ｃ１の電極間にはＶＴＨよりも大きな電圧が印加されている。以降、本明細書では、この状態を保持容量Ｃ１にＶＴＨよりも大きな電圧が書き込まれると表現する。
【００３７】
（ｂ）ＶＴＨ補償＋移動度補償期間
切り替え回路５０によってデータ信号ＤＴが初期化電圧ＶＩＮＩＴから階調データ電圧ＶＤＡＴＡに切り替わり、ゲート制御信号ＳＣＡＮ（ｎ）がローレベルに維持されることで、ＶＤＡＴＡがノードＮ１に供給される。このとき、保持容量Ｃ１の容量結合によりノードＮ２の電位も階調データ電圧ＶＤＡＴＡと初期化電圧ＶＩＮＩＴとの差分に応じて変化する。ここでは、ＶＤＡＴＡとしてＶＩＮＩＴよりも高い電圧が供給され、それぞれの画素回路において供給されたＶＤＡＴＡの電圧値に応じてノードＮ２の電位は上昇する。また、エミッション制御信号ＥＭ（ｎ）がローレベルに維持された状態でカソード電源ＥＬＶＳＳがローレベルとなる。駆動トランジスタＭ１のソース−ドレイン間の電位差が初期化期間とは逆転し、保持容量Ｃ１及び発光素子１の容量成分ＣＥＬに蓄積された電荷は駆動トランジスタＭ１を通じてカソード電源ＥＬＶＳＳに流れるように移動する。この移動によってノードＮ２の電位は低下し、ＶＴＨ＋ＶＤＡＴＡとなり駆動トランジスタＭ１がオフすることで安定する。このとき、ノードＮ１にはＶＤＡＴＡが供給され、ノードＮ２はＶＴＨ＋ＶＤＡＴＡで安定する。つまり、保持容量Ｃ１にＶＴＨが書き込まれる。このように、Ｃ１及びＣＥＬにはＭ１固有のＶＴＨに応じた電荷が保持され、以後の発光期間において駆動トランジスタＭ１はＶＴＨ補償、移動度補償された電流を発光素子１に供給する。ここで、発光素子１に電流が流れないようにアノード電源ＥＬＶＤＤはＶＤＡＴＡが最も小さい値においてもＶＴＨ＋ＶＤＡＴＡよりも低い電圧に設定され、発光素子１のダイオード成分Ｄ１には逆バイアスが印加される。
【００３８】
（ｃ）データプログラム期間
切り替え回路５０によってデータ信号ＤＴが階調データ電圧ＶＤＡＴＡから初期化電圧ＶＩＮＩＴに切り替わり、ゲート制御信号ＳＣＡＮ（ｎ）がローレベルに維持されることで、ＶＩＮＩＴがノードＮ１に供給される。このとき、上記と同様に保持容量Ｃ１の容量結合により保持容量Ｃ１のノードＮ２側の電位も初期化電圧ＶＩＮＩＴと階調データ電圧ＶＤＡＴＡとの差分に応じて変化する。ここで、エミッション制御信号ＥＭ（ｎ）がハイレベルでエミッショントランジスタＭ２がオフしており、ノードＮ２はフローティング状態となっているため、容量結合した保持容量Ｃ１と発光素子１の容量成分ＣＥＬとの間で、保持容量Ｃ１のノードＮ２側の電位変化を補うように保持容量Ｃ１と発光素子１の容量成分ＣＥＬとの間で電荷が移動する。このとき、スイッチトランジスタＭ２がオフされているため、電荷の移動はＣ１とＣＥＬ間だけで発生し、駆動トランジスタＭ１のリークや寄生容量の影響を受けない。実施形態１において、保持容量Ｃ１と発光素子１の容量成分ＣＥＬが同じ容量値である場合、ＣＥＬからＣ１に移動する電荷量は（ＶＤＡＴＡ−ＶＩＮＩＴ）／２となる。このとき、ノードＮ１にはＶＩＮＩＴが供給され、ノードＮ２にはＶＴＨ＋（ＶＤＡＴＡ＋ＶＩＮＩＴ）／２が供給され、保持容量Ｃ１にはそれらの差分のＶＤＡＴＡとＶＴＨによって決まる電圧が書き込まれる。ここで、ノードＮ２の電位はアノード電源ＥＬＶＤＤの電位よりも低くなるが、スイッチトランジスタＭ２がオフされているため、発光素子１に電流が流れることはない。この期間の終了時に、ゲート制御信号ＳＣＡＮ（ｎ）がハイレベルとなりスイッチトランジスタＭ３がオフすることで、ノードＮ１はＶＩＮＩＴに固定される。
【００３９】
（ｄ）発光期間
エミッション制御信号ＥＭ（ｎ）がローレベルとなりエミッショントランジスタＭ２がオンすることで、駆動トランジスタＭ１のゲート電極とソース又はドレインの一方の電極との間には保持容量Ｃ１に書き込まれた電圧が供給され、その電圧に応じて駆動トランジスタＭ１の電流量が決定して発光素子１が発光する。このとき、Ｃ１には上記のＶＤＡＴＡとＶＴＨによって決まる電圧が書き込まれており、Ｍ１のＶＴＨ及び移動度が補償され、ＶＤＡＴＡに依存した電流が発光素子１に供給される。
【００４０】
図５に本発明の実施形態１における発光表示装置のタイミングチャートを示し、図６に本発明の実施形態１における駆動方法を示した図を示す。図１および図５を用いて、複数の画素回路の動作について説明する。
【００４１】
図５のタイミングチャートを用いて、図１における画素回路のうち１列目、１行目の画素回路１００Ａおよび１列目２行目の画素回路１００Ｂの動作について説明する。まず、図５の（１）の期間では、ＤＴにＶＩＮＩＴが供給され、ＳＣＡＮ（１）がローレベルになり、ＥＬＶＳＳ（１）に高電圧が供給されることで、画素回路１００Ａの初期化が行われる。このとき、画素回路１００Ａは（ａ）初期化期間に該当する。
【００４２】
図５の（２）の期間では、ＤＴにＶＤＡＴＡが供給され、ＥＬＶＳＳ（１）がローレベルになることで、画素回路１００Ａでは保持容量に駆動トランジスタ固有の閾値電圧に相当する電圧が書き込まれる。このとき、画素回路１００Ａは（ｂ）ＶＴＨ補償＋移動度補償期間に該当する。
【００４３】
図５の（３）の期間では、ＤＴにＶＩＮＩＴが供給され、ＥＭ（１）がハイレベルになることで、画素回路１００Ａでは発光素子の容量成分と保持容量との間で電荷移動が起き、その結果、保持容量にＶＤＡＴＡとＶＴＨによって決まる電圧が保持容量Ｃ１に書き込まれる。また、同じ期間にＳＣＡＮ（２）がローレベルになり、ＥＬＶＳＳ（２）に高電圧が供給されることで、画素回路１００Ｂの初期化が行われる。このとき、画素回路１００Ａは（ｃ）データプログラム期間に該当し、画素回路１００Ｂは（ａ）初期化期間に該当する。
【００４４】
図５の（４）の期間では、ＤＴにＶＤＡＴＡが供給されるが、ＳＣＡＮ（１）がハイレベルになり、画素回路１００ＡのＭ３がオフされるため、ノードＮ１はＶＩＮＩＴに固定される。また、ＥＬＶＳＳ（２）がローレベルになることで、画素回路１００Ｂでは保持容量に駆動トランジスタ固有の閾値電圧に相当する電圧が書き込まれる。このとき、画素回路１００Ａは（ｃ）データプログラム期間と（ｄ）発光期間の過渡期に該当し、画素回路１００Ｂは（ｂ）ＶＴＨ補償＋移動度補償期間に該当する。
【００４５】
図５の（５）の期間では、ＤＴにＶＩＮＩＴが供給され、ＥＭ（１）がローレベルになることで画素回路１００ＡのエミッショントランジスタＭ２がオンして発光素子に電流が流れて発光する。また、ＥＭ（２）がハイレベルになることで、画素回路１００Ｂでは発光素子の容量成分と保持容量との間で電荷移動が起き、その結果、保持容量にＶＤＡＴＡとＶＴＨによって決まる電圧が書き込まれる。このとき、画素回路１００Ａは（ｄ）発光期間に該当し、画素回路１００Ｂは（ｃ）データプログラム期間に該当する。
【００４６】
以上のように本実施形態では、線順次的に初期化、ＶＴＨ補償等、データプログラムと発光とが交互に繰り返され、図６に示すようなＰｒｏｇｒｅｓｓｉｖｅ駆動で動作を行う。
【００４７】
次に、本発明のＶＴＨ補償、移動度補償について図７及び図８を用いて説明する。図７に本発明のＶＴＨ補償時のＶＴＨ毎のＶＧＳ電圧変化を示し、図８に本発明のデータプログラム時のμによるＶＧＳ電圧変化を示す。ＩＤＳとはドレイン−ソース間電流であり、ＶＧＳとはゲート−ソース間電圧である。図７，８においては、駆動トランジスタのＥＬＶＤＤ側をソースとし、ＥＬＶＳＳ側をドレインとする。図７において、カットオフ電圧１を有するトランジスタの特性をＶＴＨ１と称し、カットオフ電圧２を有するトランジスタの特性をＶＴＨ２と称する。
【００４８】
図３，４の（ａ）の期間で二つのトランジスタのゲート電極には初期化電源ＶＩＮＩＴが供給され、ＶＴＨ１においてはＸ１の状態、ＶＴＨ２においてはＸ２の状態となり、同じゲート電圧であってもＶＴＨのばらつきに依存して流れる電流量が異なる。
【００４９】
次に、図３，４の（ｂ）の期間で保持容量Ｃ１と発光素子の容量成分ＣＥＬに蓄積された電荷が駆動トランジスタＭ１を通じてＥＬＶＳＳに流れることで、Ｍ１のＶＧＳは低下して、それぞれのカットオフ電圧Ｙ１，Ｙ２に達するとそれぞれのＭ１がオフする。
【００５０】
本実施形態では、図３，４の（ｂ）の期間で駆動トランジスタＭ１のゲート電極には階調データ電圧ＶＤＡＴＡが供給されており、図８に示すように、そのＶＤＡＴＡの値によってカットオフ電圧が異なる。ここで、両特性のトランジスタは同じ電流値でカットオフになるため、それぞれの閾値電圧が異なる場合だけでなく、移動度が異なるトランジスタにおいてもそのばらつきを補正する効果を奏する。
【００５１】
上記のように、本実施形態に示す駆動方法によって異なるトランジスタ間のＶＴＨだけでなく移動度のばらつきも補正することができるため、より正確にＶＤＡＴＡで画素回路の階調を調整することができる。
【００５２】
また、本実施形態では３個のトランジスタと１個の保持容量により、初期化、ＶＴＨ補償、移動度補償、データプログラム、発光制御を行うことが可能である。
【００５３】
また、本実施形態では、上記（ｂ）ＶＴＨ補償＋移動度補償期間において、階調データ電圧ＶＤＡＴＡを駆動トランジスタＭ１のゲート電極に供給することで、ＶＴＨ補償と移動度補償を同時に実施することが可能である。
【００５４】
また、本実施形態では、上記（ｃ）データプログラム期間において、スイッチトランジスタＭ３をオフして駆動トランジスタＭ１と保持容量Ｃ１及び発光素子の容量成分ＣＥＬとを切り離すことで、Ｍ１経由の漏れ電流を抑制し、かつ、Ｍ１の寄生容量の影響を抑制したデータプログラムが可能である。その結果、保持容量Ｃ１のサイズ縮小が可能となり、高精細化と高画質化に有利となる。
【００５５】
（実施形態２）
図９〜図１２を用いて、実施形態２に係る発光表示装置の構成および動作方法を説明する。図９に本発明の実施形態２における単位画素の回路構成の一例を示す回路図を示す。本実施形態では画素回路を構成するトランジスタが全てｎチャネル型である場合を示している。実施形態１と異なる点について説明する。
【００５６】
単位画素１０１を構成する素子は３個のトランジスタと、１個の保持容量と、寄生容量成分を含んだ発光素子と、を含んでいる。以下に図９に示した単位画素１０１の各々の素子の接続関係を説明する。発光素子１のカソード側の電極はカソード電源ＥＬＶＳＳに接続されている。ゲート電極に供給される電圧に応じて発光素子１への供給電流の大きさを制御する駆動トランジスタＭ１のゲート電極は、ゲート制御信号ＳＣＡＮ（ｎ）で制御されるスイッチトランジスタＭ３を介してデータ線４６に接続されている。また、発光素子１のアノード側の電極と駆動トランジスタＭ１のソース又はドレインの一方の電極との間には、エミッション制御信号ＥＭ（ｎ）で制御されるスイッチトランジスタＭ２が接続されている。また、駆動トランジスタＭ１のソース又はドレインの他方の電極はアノード電源ＥＬＶＤＤに接続されている。階調データを保存する保持容量Ｃ１は駆動トランジスタＭ１のゲート電極に一方の電極が接続され、発光素子１のアノード側の電極に他方の電極が接続されており、他方の電極はスイッチトランジスタＭ２を介して駆動トランジスタＭ１のソース又はドレインの一方の電極に接続されている。
【００５７】
図１０に本発明の実施形態２における単位画素の動作を示す回路図を示し、図１１に本発明の実施形態２における単位画素のタイミングチャートを示す。図１０，１１では（ａ）初期化期間、（ｂ）ＶＴＨ補償＋移動度補償期間、（ｃ）データプログラム期間、（ｄ）発光期間にそれぞれ分かれており、図１０と図１１における上記の期間は同じものを指す。また、図１０における矢印は電流の向きを表す。
【００５８】
（ａ）初期化期間
データ信号ＤＴに初期化電圧ＶＩＮＩＴが供給され、ゲート制御信号ＳＣＡＮ（ｎ）がハイレベルになり、スイッチトランジスタＭ３がオンし、ノードＮ３（駆動トランジスタＭ１のゲート電極と保持容量Ｃ１の一方の電極とに共通するノード）に初期化電圧ＶＩＮＩＴが供給される。ここで、初期化電圧ＶＩＮＩＴは駆動トランジスタＭ１をオンする固定電圧である。アノード電源ＥＬＶＤＤには低電圧が供給され、エミッション制御信号ＥＭ（ｎ）がハイレベルとなりエミッショントランジスタＭ２がオンすることで、ノードＮ４（保持容量Ｃ１の他方の電極と発光素子１の容量成分ＣＥＬのアノード側とに共通するノード）にアノード電源ＥＬＶＤＤのローレベルが供給される。このとき、アノード電源ＥＬＶＤＤのローレベルは少なくともＶＩＮＩＴに対して駆動トランジスタＭ１の閾値電圧ＶＴＨよりも低い電圧が供給され、ノードＮ４の電位が下がることで、保持容量Ｃ１にはＶＴＨよりも大きな電圧が書き込まれる。
【００５９】
（ｂ）ＶＴＨ補償＋移動度補償期間
切り替え回路５０によってデータ信号ＤＴが初期化電圧ＶＩＮＩＴから階調データ電圧ＶＤＡＴＡに切り替わり、ゲート制御信号ＳＣＡＮ（ｎ）がハイレベルに維持されることで、ＶＤＡＴＡがノードＮ３に供給される。このとき、保持容量Ｃ１の容量結合によりノードＮ４の電位も階調データ電圧ＶＤＡＴＡと初期化電圧ＶＩＮＩＴとの差分に応じて変化する。ここでは、ＶＤＡＴＡとしてＶＩＮＩＴよりも低い電圧が供給され、それぞれの画素回路において供給されたＶＤＡＴＡの電圧値に応じてノードＮ４の電位は低下する。また、エミッション制御信号ＥＭ（ｎ）がハイレベルに維持された状態でアノード電源ＥＬＶＤＤがハイレベルとなる。駆動トランジスタＭ１のソース−ドレイン間の電位差が初期化期間とは逆転し、電荷がアノード電源ＥＬＶＤＤから駆動トランジスタＭ１を通じて保持容量Ｃ１及び発光素子１の容量成分ＣＥＬに流れるように移動する。この移動によってノードＮ４の電位は上昇し、ＶＤＡＴＡ−ＶＴＨとなり駆動トランジスタＭ１がオフすることで安定する。このとき、ノードＮ３にはＶＤＡＴＡが供給され、ノードＮ４はＶＤＡＴＡ−ＶＴＨで安定するので、保持容量Ｃ１にはそれらの差分のＶＴＨが書き込まれる。このように、Ｃ１及びＣＥＬにはＭ１固有のＶＴＨに応じた電荷が保持され、以後の動作と関連してＶＴＨ補償、移動度補償がなされる。ここで、発光素子１に電流が流れないようにカソード電源ＥＬＶＳＳはＶＤＡＴＡが最も大きい値においてもＶＤＡＴＡ−ＶＴＨよりも高い電圧に設定され、発光素子１のダイオード成分Ｄ１には逆バイアスが印加される。
【００６０】
（ｃ）データプログラム期間
切り替え回路５０によってデータ信号ＤＴが階調データ電圧ＶＤＡＴＡから初期化電圧ＶＩＮＩＴに切り替わり、ゲート制御信号ＳＣＡＮ（ｎ）がハイレベルに維持されることで、ＶＩＮＩＴがノードＮ３に供給される。このとき、上記と同様に保持容量Ｃ１の容量結合により保持容量Ｃ１のノードＮ４側の電位も初期化電圧ＶＩＮＩＴと階調データ電圧ＶＤＡＴＡとの差分に応じて変化する。ここで、エミッション制御信号ＥＭ（ｎ）がローレベルでエミッショントランジスタＭ２がオフしており、ノードＮ４はフローティング状態となっているため、容量結合した保持容量Ｃ１と発光素子１の容量成分ＣＥＬとの間で、保持容量Ｃ１のノードＮ４側の電位変化を補うように保持容量Ｃ１と発光素子１の容量成分ＣＥＬとの間で電荷が移動する。このとき、スイッチトランジスタＭ２がオフされているため、電荷の移動はＣ１とＣＥＬ間だけで発生し、駆動トランジスタＭ１のリークや寄生容量の影響を受けない。実施形態２において、保持容量Ｃ１と発光素子１の容量成分ＣＥＬが同じ容量値である場合、Ｃ１からＣＥＬに移動する電荷量は（ＶＤＡＴＡ−ＶＩＮＩＴ）／２となる。このとき、ノードＮ３にはＶＩＮＩＴが供給され、ノードＮ４には（ＶＤＡＴＡ−ＶＩＮＩＴ）／２−ＶＴＨが供給され、保持容量Ｃ１にはそれらの差分のＶＤＡＴＡとＶＴＨによって決まる電圧が書き込まれる。ここで、ノードＮ４の電位はカソード電源ＥＬＶＳＳの電位よりも高くなるが、スイッチトランジスタＭ２がオフされているため、発光素子１に電流が流れることはない。この期間の終了時に、ゲート制御信号ＳＣＡＮ（ｎ）がローレベルとなりスイッチトランジスタＭ３がオフすることで、ノードＮ３はＶＩＮＩＴに固定される。
【００６１】
（ｄ）発光期間
エミッション制御信号ＥＭ（ｎ）がハイレベルとなりエミッショントランジスタＭ２がオンすることで、駆動トランジスタＭ１のゲート電極とソース又はドレインの一方の電極との間には保持容量Ｃ１に書き込まれた電圧が供給され、その電圧に応じて駆動トランジスタＭ１の電流量が決定して発光素子１が発光する。このとき、Ｃ１には上記のＶＤＡＴＡとＶＴＨによって決まる電圧が書き込まれており、Ｍ１のＶＴＨ及び移動度が補償され、ＶＤＡＴＡに依存した電流が発光素子１に供給される。
【００６２】
図１２に本発明の実施形態２における発光表示装置のタイミングチャートを示す。上記のように画素回路の全てのトランジスタがｎチャネル型に変わることで、制御信号のハイレベル／ローレベルが逆転する。つまり、図１２に示すタイミングチャートは図５のハイレベル／ローレベルが逆転したものであり、画素回路の各トランジスタの駆動は実施形態１と同様なので、ここでは説明を省略する。
【００６３】
以上のように画素回路のトランジスタが全てｎチャネル型の場合でも、本発明を実施することが可能である。ｎチャネル型トランジスタはｐチャネル型トランジスタに比べると移動度が高いため、実施形態１で得られる利点に加えて、より高速動作が必要な回路を実現することが可能である。
【００６４】
また、ｎチャネル型トランジスタのみで画素回路を構成することが可能であるため、アモルファスシリコントランジスタや酸化物半導体トランジスタによって構成された表示装置にも適用することができる。
【００６５】
本発明における実施形態１及び２においては、３個のトランジスタと１個の保持容量により構成された画素回路構成を一実施例として説明したが、本発明の趣旨から逸脱しない範囲でさまざまな形態をとることができる。例えば、本発明に付加的な機能を追加する目的でトランジスタ数、保持容量数や信号線数を増やしてもよい。
【００６６】
また、実施形態１又は２においては、初期化をＥＬＶＤＤ又はＥＬＶＳＳから電圧を供給することで実施していたが、初期化の方法は本実施形態に限定されることはなく、駆動トランジスタＭ１の閾値電圧ＶＴＨよりも大きな電圧が保持容量Ｃ１に書き込まれればよい。例えば、ノードＮ２やノードＮ４に対してスイッチを介して電源線を接続し、初期化期間において、スイッチをオンすることで電源線から所望の電圧を供給することができる。
【００６７】
また、実施形態１又は２においては、階調データ電圧ＶＤＡＴＡと初期化電圧ＶＩＮＩＴを同一の信号線で供給しているが、この方法に限定されることはなく、異なる信号線を用いてそれぞれの信号を供給してもよい。
【００６８】
また、実施形態１又は２におけるタイミングチャートでは、（ａ）〜（ｄ）の各期間の切り替わりが同時に行われる動作を例示したが、本発明の目的が達成できる範囲内で各信号のタイミングをずらすことができる。例えば、データプログラム期間において、保持容量Ｃ１と発光素子１の容量成分ＣＥＬとの間で電荷の移動が行われる際に、エミッショントランジスタＭ２がオフすることで駆動トランジスタＭ１のリークや寄生容量の影響を抑制する。データ信号ＤＴが階調データ電圧ＶＤＡＴＡから初期化電圧ＶＩＮＩＴに切り替わるタイミングはＭ２がオフするタイミングと同時もしくは、Ｍ２がオフするタイミングよりも遅くなるように制御してもよい。つまり、Ｍ２がオフした以後にデータ信号ＤＴが階調データ電圧ＶＤＡＴＡから初期化電圧ＶＩＮＩＴに切り替わるように制御してもよい。
【００６９】
また、実施形態１又は２におけるタイミングチャートでは、データプログラム期間〜発光期間において、スイッチトランジスタＭ３をオフした一定期間後にエミッショントランジスタＭ２をオンしているが、本発明の目的が達成できる範囲内で各信号のタイミングをずらすことができる。例えば、Ｍ２をオンするタイミングはＭ３をオフするタイミングと同時もしくは、Ｍ３をオフするタイミングよりも遅くなるように制御してもよい。つまり、Ｍ３がオフした以後にＭ２をオンするように制御してもよい。
【００７０】
以上のように、実施形態１及び実施形態２に記載の発明によって、保持容量サイズを縮小することで高精細化を図りつつ、データプログラム時の階調データばらつきを低減することができる。
【００７１】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【符号の説明】
【００７２】
１：発光素子、    １０：スキャンドライバ、  ２０：エミッションドライバ、  ３０：ＥＬ電源スキャンドライバ、    ４０：データドライバ、    １００，１００Ａ，１００Ｂ：画素回路、    １１，１２，１３：ゲート制御信号線、    ２１，２２，２３：エミッション制御信号線、    ３１，３２，３３：ＥＬ電源制御線、    ４１，４２，４３：データ線、    ５０：切り替え回路
【図１】
2015004841.tif 000003
【図２】
2015004841.tif 000004
【図３】
2015004841.tif 000005
【図４】
2015004841.tif 000006
【図５】
2015004841.tif 000007
【図６】
2015004841.tif 000008
【図７】
2015004841.tif 000009
【図８】
2015004841.tif 000010
【図９】
2015004841.tif 000011
【図１０】
2015004841.tif 000012
【図１１】
2015004841.tif 000013
【図１２】
2015004841.tif 000014