(57)【要約】【課題】磁気抵抗素子に掛かる応力を低減することにより、センサ出力の変動を抑制することができる磁気センサを提供する。【解決手段】複数の第１抵抗部４１ａ及び複数の第２抵抗部４２ａは、複数の第１抵抗部４１ａのうちの一部と複数の第２抵抗部４２ａのうちの一部が所定の配置にレイアウトされた第１レイアウト部５８を構成している。また、複数の第１抵抗部４１ａ及び複数の第２抵抗部４２ａのうちの他の抵抗部が第１レイアウト部５８と同じ配置にレイアウトされた第２レイアウト部５９を構成している。さらに、第１レイアウト部５８は半導体基板３１の一面３０の角部３０ａに配置される一方、第２レイアウト部５９は半導体基板３１の一面３０のうち第１レイアウト部５８よりも角部３０ａから離れた位置に配置されている。【選択図】図６
2015007551.tif 000002
【特許請求の範囲】
【請求項１】
四角形の一面（３０）を有する板状の基板（３１）と、
前記一面（３０）に配置され、電源とグランドとの間に直列に接続される一対の磁気抵抗素子（４１、４２）と、を備え、
前記一対の磁気抵抗素子（４１、４２）が磁場の影響を受けたときの前記一対の磁気抵抗素子（４１、４２）の抵抗値の変化に基づいて、前記一対の磁気抵抗素子（４１、４２）の中点（４７）から磁気信号を出力するように構成された磁気センサであって、
前記一対の磁気抵抗素子（４１、４２）のうちの一方の磁気抵抗素子（４１）は複数の第１抵抗部（４１ａ）が直列接続されて構成されていると共に、前記複数の第１抵抗部（４１ａ）は前記基板（３１）の一面（３０）の面方向において一方向に沿って線状にレイアウトされており、
前記一対の磁気抵抗素子（４１、４２）のうちの他方の磁気抵抗素子（４２）は、複数の第２抵抗部（４２ａ）が直列接続されて構成されていると共に、前記複数の第２抵抗部（４２ａ）は前記面方向において前記複数の第１抵抗部（４１ａ）のレイアウトに対して直角に傾けられて線状にレイアウトされており、
前記複数の第１抵抗部（４１ａ）及び前記複数の第２抵抗部（４２ａ）は、前記複数の第１抵抗部（４１ａ）のうちの一部と前記複数の第２抵抗部（４２ａ）のうちの一部が所定の配置にレイアウトされた第１レイアウト部（５８）と、前記複数の第１抵抗部（４１ａ）及び前記複数の第２抵抗部（４２ａ）のうちの他の抵抗部が前記第１レイアウト部（５８）と同じ配置にレイアウトされた第２レイアウト部（５９）と、に分割されており、
さらに、前記第１レイアウト部（５８）は前記基板（３１）の一面（３０）の角部（３０ａ）に配置される一方、前記第２レイアウト部（５９）は前記基板（３１）の一面（３０）のうち前記第１レイアウト部（５８）よりも前記角部（３０ａ）から離れた位置に配置されていることを特徴とする磁気センサ。
【請求項２】
前記一対の磁気抵抗素子（４１、４２）として、第１の一対の磁気抵抗素子（４１、４２）と第２の一対の磁気抵抗素子（４４、４５）とを有し、
前記第１の一対の磁気抵抗素子（４１、４２）によって第１ハーフブリッジ回路（４３）が構成されていると共に、前記第２の一対の磁気抵抗素子（４４、４５）によって第２ハーフブリッジ回路（４６）が構成され、前記第１ハーフブリッジ回路（４３）及び前記第２ハーフブリッジ回路（４６）によってフルブリッジ回路が構成されており、
前記第１ハーフブリッジ回路（４３）が前記基板（３１）の一面（３０）の一方の角部（３０ａ）側に配置され、前記第２ハーフブリッジ回路（４６）が前記基板（３１）の一面（３０）の他方の角部（３０ｂ）側に配置されていることを特徴とする請求項１に記載の磁気センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回転体の回転角度を検出する磁気センサに関する。
【背景技術】
【０００２】
従来より、磁性薄膜磁気抵抗素子と磁石とを備えた磁気センサが、例えば特許文献１で提案されている。具体的に、特許文献１では、磁性薄膜に外部から印加される磁界方向と電流方向のなす角度によって抵抗値が変化する磁気抵抗素子（ＭＲＥ）を利用し、被検出対象の位置を検知する磁気センサの構成が提案されている。磁気抵抗素子は、半導体チップの一面に所定のパターンで形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３０１７４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の技術では、磁気抵抗素子の各パターンを覆う保護膜、半導体チップをリードフレーム等に接着するための接着剤やチップ基板本体の変形によって磁気抵抗素子の各パターンに応力が掛かり、磁気センサのセンサ出力が変動してしまう。
【０００５】
また、半導体チップがモールド樹脂によってモールド成形されている構造では、モールド樹脂の成形時に半導体チップの角部に応力が掛かる。特に、磁気抵抗素子のパターンが半導体チップの一面の角部に形成されている場合は、半導体チップはモールド樹脂による応力を受けやすいので、センサ出力が変動してしまう。
【０００６】
このように、磁気センサ毎にセンサ出力にバラツキがあり、このばらつきに対してさらに上記の応力によるセンサ出力の変動が生じるため、磁気センサにおいて所望のセンサ出力が得られない可能性がある。
【０００７】
本発明は上記点に鑑み、磁気抵抗素子に掛かる応力を低減することにより、センサ出力の変動を抑制することができる磁気センサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明では、四角形の一面（３０）を有する板状の基板（３１）と、一面（３０）に配置され、電源とグランドとの間に直列に接続される一対の磁気抵抗素子（４１、４２）と、を備え、一対の磁気抵抗素子（４１、４２）が磁場の影響を受けたときの一対の磁気抵抗素子（４１、４２）の抵抗値の変化に基づいて、一対の磁気抵抗素子（４１、４２）の中点（４７）から磁気信号を出力するように構成された磁気センサであって、以下の点を特徴としている。
【０００９】
まず、一対の磁気抵抗素子（４１、４２）のうちの一方の磁気抵抗素子（４１）は複数の第１抵抗部（４１ａ）が直列接続されて構成されていると共に、複数の第１抵抗部（４１ａ）は基板（３１）の一面（３０）の面方向において一方向に沿って線状にレイアウトされている。
【００１０】
また、一対の磁気抵抗素子（４１、４２）のうちの他方の磁気抵抗素子（４２）は、複数の第２抵抗部（４２ａ）が直列接続されて構成されていると共に、複数の第２抵抗部（４２ａ）は面方向において複数の第１抵抗部（４１ａ）のレイアウトに対して直角に傾けられて線状にレイアウトされている。
【００１１】
複数の第１抵抗部（４１ａ）及び複数の第２抵抗部（４２ａ）は、複数の第１抵抗部（４１ａ）のうちの一部と複数の第２抵抗部（４２ａ）のうちの一部が所定の配置にレイアウトされた第１レイアウト部（５８）と、複数の第１抵抗部（４１ａ）及び複数の第２抵抗部（４２ａ）のうちの他の抵抗部が第１レイアウト部（５８）と同じ配置にレイアウトされた第２レイアウト部（５９）と、に分割されている。
【００１２】
さらに、第１レイアウト部（５８）は基板（３１）の一面（３０）の角部（３０ａ）に配置される一方、第２レイアウト部（５９）は基板（３１）の一面（３０）のうち第１レイアウト部（５８）よりも角部（３０ａ）から離れた位置に配置されていることを特徴とする。
【００１３】
これによると、第１レイアウト部（５８）が基板（３１）の一面（３０）の角部（３０ａ）で受ける応力を、角部（３０ａ）から離れた第２レイアウト部（５９）に分散させることができる。すなわち、電源と中点（４７）との間の各第１抵抗部（４１ａ）と、中点（４７）とグランドとの間の各第２抵抗部（４２ａ）と、に応力の影響を分散することができる。したがって、センサ出力の変動を抑制することができる。
【００１４】
なお、この欄及び特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る磁気センサとシグナルロータとの配置関係を示した図である。
【図２】センサチップの断面図である。
【図３】センサＩＣの断面図である。
【図４】磁気センサの回路構成を示した図である。
【図５】センシング部の回路構成を示した図である。
【図６】半導体基板の一面におけるセンシング部の配置のレイアウトを示した平面図である。
【図７】各一対の磁気抵抗素子が離されて配置されたときの効果を説明するための図である。
【発明を実施するための形態】
【００１６】
以下、本発明の一実施形態について図を参照して説明する。本発明に係る磁気センサは、例えば内燃機関のクランク角の角度を検出するものとして用いられる。図１に示されるように、内燃機関であるエンジンのクランク軸に固定された円板状のロータ１０の外周部１１に対向するように磁気センサ２０が配置されている。ロータ１０の外周部１１には、複数の突起１２が等間隔で設けられている。ロータ１０はいわゆるギヤである。なお、図１ではロータ１０の一部が示されている。
【００１７】
磁気センサ２０は、バイアス磁石２１と、このバイアス磁石２１に対して所定の位置に配置されたセンサ部２２と、バイアス磁石２１及びセンサ部２２を収納した樹脂製のケース２３と、を備えて構成されている。バイアス磁石２１は、磁気センサ２０の磁界の検出感度を一定分だけ上昇させる役割を果たす。センサ部２２は、ロータ１０の回転に伴って外周部１１の位置すなわちクランク角に応じたパルス状の出力信号を出力するように構成されている。
【００１８】
図２に示されるように、センサ部２２は、ターミナルリード２４と、ＩＣチップ２５と、モールド樹脂２６と、コネクタリード２７と、を備えて構成されている。このうちのターミナルリード２４は、ＩＣチップ２５と外部とを電気的に接続するための端子部品である。
【００１９】
ＩＣチップ２５は、接着剤２８を介してターミナルリード２４に固定されていると共に、ロータ１０の回転に伴って磁場の変化を検出するセンシング部が形成された半導体部品である。ＩＣチップ２５はワイヤ２９を介してターミナルリード２４に電気的に接続されている。
【００２０】
モールド樹脂２６は、ターミナルリード２４の一方の先端部が露出するように、ターミナルリード２４、ＩＣチップ２５、及びワイヤ２９を封止する封止部品である。コネクタリード２７はモールド樹脂２６から露出したターミナルリード２４の先端部に接続されると共に図示しない外部コネクタに接続されるコネクタ部品である。
【００２１】
図３に示されるように、ＩＣチップ２５は、一面３０を有する板状の半導体基板３１を有している。半導体基板３１の一面３０は、平面形状が四角形になっている。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、半導体基板３１が特許請求の範囲の「基板」に対応する。
【００２２】
また、ＩＣチップ２５は、半導体基板３１の一面３０に形成された絶縁膜３２と、絶縁膜３２の上に形成された磁気抵抗素子膜３３と、を有している。磁気抵抗素子膜３３は後述する磁気抵抗素子を構成する膜であり、磁場の影響を受けたときに抵抗値が変化するように構成された膜である。さらに、ＩＣチップ２５は、磁気抵抗素子膜３３の上に形成された電極３４と、電極３４の一部が露出するように磁気抵抗素子膜３３及び電極を覆う保護膜３５と、を有している。
【００２３】
図４に示されるように、ＩＣチップ２５の絶縁膜３２の上や半導体基板３１にはロータ１０の回転角度を検出するための回路が形成されている。具体的には、電源（ＶＣＣ）が印加される電源端子３６とグランド電位（ＧＮＤ）に接続されるグランド３７との間に外部磁場の変化を検出するセンシング部４０が接続されている。
【００２４】
センシング部４０は、第１の一対の磁気抵抗素子４１、４２によって構成された第１ハーフブリッジ回路４３と、第２の一対の磁気抵抗素子４４、４５とによって構成された第２ハーフブリッジ回路４６と、を有している。すなわち、センシング部４０は、これら各ハーフブリッジ回路４３、４６によるフルブリッジ回路によって構成されている。
【００２５】
第１の一対の磁気抵抗素子４１、４２の中点４７はオペアンプ４８の一方の入力端子に接続され、第２の一対の磁気抵抗素子４４、４５の中点４９はオペアンプ４８の他方の入力端子に接続されている。中点４７の電圧（Ｖ１）及び中点４９の電圧（Ｖ２）はそれぞれ磁気信号としてオペアンプ４８に出力される。
【００２６】
オペアンプ４８は各中点４７、４９から入力した磁気信号を差動増幅して出力する増幅回路である。オペアンプ４８の基準電位は電源端子３６とグランド３７との間に直列接続された第１抵抗５０及び第２抵抗５１の各抵抗値によって調整されている。
【００２７】
オペアンプ４８の出力端子はコンパレータ５２に接続されている。コンパレータ５２は、オペアンプ４８で差動増幅された磁気信号の振幅と閾値とを比較することにより、ロータ１０の動きに応じた角度信号を生成する比較回路である。閾値は、ロータ１０の突起１２の有無を判定するためのものであり、電源端子３６とグランド３７との間に接続された第３抵抗５３及び第４抵抗５４の各抵抗値によって設定されている。
【００２８】
コンパレータ５２の出力端子はトランジスタ５５のベースに接続されている。トランジスタ５５のコレクタは第５抵抗５６を介して出力端子５７に接続されている。また、トランジスタ５５のエミッタはグランド３７に接続されている。
【００２９】
上記の回路は次のように動作する。まず、ロータ１０が回転すると、第１の一対の磁気抵抗素子４１、４２及び第２の一対の磁気抵抗素子４４、４５が磁場の影響を受ける。このため、各磁気抵抗素子４１、４２、４４、４５の抵抗値の変化に基づいて、センシング部４０の各中点４７、４９の電圧Ｖ１、Ｖ２が変化する。センシング部４０は各電圧Ｖ１、Ｖ２を磁気信号として出力する。
【００３０】
続いて、オペアンプ４８はセンシング部４０から入力した磁気信号を差動増幅してコンパレータ５２に出力する。コンパレータ５２は、磁気信号の振幅と閾値とを比較し、Ｈｉ／Ｌｏの角度信号をトランジスタ５５に出力する。これにより、トランジスタ５５がコンパレータ５２から入力した角度信号のＨｉ／Ｌｏに応じてＯＮ／ＯＦＦすることにより、出力端子５７からＨｉ／Ｌｏの出力信号を出力する。
【００３１】
次に、センシング部４０の具体的な回路構成及びその配置について説明する。まず、図５に示されるように、第１の一対の磁気抵抗素子４１、４２のうちの一方の磁気抵抗素子４１は複数の第１抵抗部４１ａ（Ｒ１、Ｒ１’、Ｒ２、Ｒ２’）が直列接続されて構成されている。また、第１の一対の磁気抵抗素子４１、４２のうちの他方の磁気抵抗素子４２は、複数の第２抵抗部４２ａ（Ｒ３、Ｒ３’、Ｒ４、Ｒ４’）が直列接続されて構成されている。
【００３２】
第２の一対の磁気抵抗素子４４、４５についても同様に、一方の磁気抵抗素子４４は複数の第３抵抗部４４ａ（Ｒ５、Ｒ５’、Ｒ６、Ｒ６’）が直列接続されて構成されている。また、第２の一対の磁気抵抗素子４４、４５のうちの他方の磁気抵抗素子４５は、複数の第４抵抗部４５ａ（Ｒ７、Ｒ７’、Ｒ８、Ｒ８’）が直列接続されて構成されている。
【００３３】
なお、本実施形態では、各抵抗部はそれぞれ４個の抵抗によって構成されている。もちろん抵抗の数は一例であり、各抵抗部は他の個数で構成されていても良い。
【００３４】
そして、図６に示されるように、複数の第１抵抗部４１ａは半導体基板３１の一面３０の面方向において一方向に沿って線状にレイアウトされている。具体的には、複数の第１抵抗部４１ａは当該一方向に沿って波状にレイアウトされている。一方、複数の第２抵抗部４２ａは面方向において複数の第１抵抗部４１ａのレイアウトに対して直角に傾けられて線状（波状）にレイアウトされている。
【００３５】
なお、図６では、複数の第１抵抗部４１ａ及び複数の第２抵抗部４２ａの配置を示した図である。すなわち、各抵抗部が電気的に接続されていないように描かれているが、実際には図５に示されるように各抵抗部が電気的に接続されている。具体的には、半導体基板３１の一面３０に垂直な方向に積層された図示しない配線層によってそれぞれ電気的に接続されている。
【００３６】
また、複数の第１抵抗部４１ａ及び複数の第２抵抗部４２ａは、複数の第１抵抗部４１ａのうちの一部（Ｒ１、Ｒ２）と複数の第２抵抗部４２ａのうちの一部（Ｒ３、Ｒ４）が所定の配置にレイアウトされた第１レイアウト部５８を構成している。複数の第１抵抗部４１ａ及び複数の第２抵抗部４２ａのうちの他の抵抗部（Ｒ１’、Ｒ２’、Ｒ３’、Ｒ４’）が第１レイアウト部５８と同じ配置にレイアウトされた第２レイアウト部５９を構成している。このように、複数の第１抵抗部４１ａ及び複数の第２抵抗部４２ａは、第１レイアウト部５８と第２レイアウト部５９とに分割されている。
【００３７】
さらに、第１ハーフブリッジ回路４３が半導体基板３１の一面３０の一方の角部３０ａ側に配置されている。特に、第１レイアウト部５８が半導体基板３１の一面３０の角部３０ａに配置されている。この角部３０ａは、図１に示されるように磁気センサ２０がロータ１０に対向配置されたときに、半導体基板３１のうちロータ１０側に向けられる部分の２つの角部のうちの一方である。一方、第２レイアウト部５９は半導体基板３１の一面３０のうち第１レイアウト部５８よりも角部３０ａから離れた位置に配置されている。
【００３８】
このようにレイアウトを分割して第２レイアウト部５９が角部３０ａから離れた位置に配置されているので、半導体基板３１の角部３０ａにおける応力ムラの影響が分散される。言い換えると、半導体基板３１の一面３０の中央部と角部３０ａとの応力差の影響が低減される。このため、第１レイアウト部５８が半導体基板３１の一面３０の角部３０ａで受ける応力を第２レイアウト部５９に分散させることができる。すなわち、各レイアウト部５８、５９の配置によって、電源端子３６と中点４７との間の各第１抵抗部４１ａと、中点４７とグランド３７との間の各第２抵抗部４２ａと、に応力の影響を分散することができる。したがって、ＩＣチップ２５がモールド樹脂２６から受ける応力を受けたとしても、センサ部２２の出力の変動を抑制することができる。また、ロータ１０の回転角度を示す出力信号の精度の低下を抑制することができる。
【００３９】
同様に、複数の第３抵抗部４４ａは半導体基板３１の一面３０の面方向において一方向に沿って線状（波状）にレイアウトされている。一方、複数の第４抵抗部４５ａは面方向において複数の第３抵抗部４４ａのレイアウトに対して直角に傾けられて線状（波状）にレイアウトされている。
【００４０】
そして、複数の第３抵抗部４４ａ及び複数の第４抵抗部４５ａは、複数の第３抵抗部４４ａのうちの一部（Ｒ５、Ｒ６）と複数の第４抵抗部４５ａのうちの一部（Ｒ７、Ｒ８）が所定の配置にレイアウトされた第３レイアウト部６０を構成している。また、複数の第３抵抗部４４ａ及び複数の第４抵抗部４５ａのうちの他の抵抗部（Ｒ５’、Ｒ６’、Ｒ７’、Ｒ８’）が第３レイアウト部６０と同じ配置にレイアウトされた第４レイアウト部６１を構成している。このように、複数の第３抵抗部４４ａ及び複数の第４抵抗部４５ａについても、第３レイアウト部６０と第４レイアウト部６１とに分割されている。
【００４１】
さらに、第２ハーフブリッジ回路４６が半導体基板３１の一面３０の他方の角部３０ｂ側に配置されている。特に、第３レイアウト部６０が半導体基板３１の一面３０の角部３０ｂに配置されている。つまり、一方、第４レイアウト部６１は半導体基板３１の一面３０のうち第３レイアウト部６０よりも角部３０ｂから離れた位置に配置されている。これにより、上述のように、第３レイアウト部６０が半導体基板３１の一面３０の角部３０ｂで受ける応力を第４レイアウト部６１に分散させることができる。したがって、センサ部２２の出力の変動を抑制することができる。
【００４２】
また、本実施形態では、図６に示されるように、各ハーフブリッジ回路４３、４６が半導体基板３１の一面３０の両端に離間して配置されている。すなわち、各ハーフブリッジ回路４３、４６が距離を持って配置されている。このような配置により、図７に示されるように、第１の一対の磁気抵抗素子４１、４２（ＭＲＥ１）の磁気振れ角（つまりＶ１）と、第２の一対の磁気抵抗素子４４、４５（ＭＲＥ２）の磁気振れ角（つまりＶ２）の位相差が大きくなる。このため、オペアンプ４８による磁気信号の差動増幅によって差動振れ角の振幅も大きくなる。したがって、各ハーフブリッジ回路４３、４６が半導体基板３１の一面３０において離間して配置されることにより、オペアンプ４８から出力される磁気信号の振幅を大きくすることができる。
【００４３】
（他の実施形態）
上記各実施形態で示された構成は一例であり、上記で示した構成に限定されることなく、本発明の実現できる他の構成とすることもできる。例えば、上記の実施形態では、センシング部４０がフルブリッジ回路で構成されていたが、センシング部４０がハーフブリッジ回路のみで構成されていても良い。すなわち、センシング部４０が第１ハーフブリッジ回路４３のみまたは第２ハーフブリッジ回路４６のみで構成されていても良い。
【００４４】
ＩＣチップ２５の基板は半導体基板３１に限らず、ガラス等の他の基板が用いられていても良い。また、測定対象のロータ１０はギヤではなく、着磁ロータ等の他の回転体でも良い。もちろん、磁気センサ２０は車両への適用に限られず、回転するものに対して広く適用できる。
【００４５】
さらに、磁気抵抗素子の数は上記の例に限られない。例えば、第１ハーフブリッジ回路４３は一対の磁気抵抗素子４１、４２で構成されており、２個の磁気抵抗素子によって構成されているが、例えば４個や５個で構成されていても良い。このように、２個の磁気抵抗素子で成立する構成では、当然に４個や５個等の他の個数においても当然成立する。第２ハーフブリッジ回路４６についても同様である。測定対象や磁気センサ２０の構成に応じて磁気抵抗素子の数を適宜変更することができる。
【符号の説明】
【００４６】
３０        一面
３０ａ      角部
３１        半導体基板（基板）
４１、４２  磁気抵抗素子
４１ａ      第１抵抗部
４２ａ      第２抵抗部
５８        第１レイアウト部
５９        第２レイアウト部
【図１】
2015007551.tif 000003
【図２】
2015007551.tif 000004
【図３】
2015007551.tif 000005
【図４】
2015007551.tif 000006
【図５】
2015007551.tif 000007
【図６】
2015007551.tif 000008
【図７】
2015007551.tif 000009