(57)【要約】【課題】異なる種類の回路が装備されたトナーカートリッジ等の機器を接続可能なインターフェイス回路及びそれを備えた画像形成装置を提供する。【解決手段】ヒューズを含む第１回路３１０又は制御信号によって制御される第２回路３２０が接続されるインターフェイス回路１１２は、コネクタ１２０のピンＰ２、Ｐ３に第１スイッチＳＷ２、ＳＷ４を介して接続された伝送ラインＣＬＫ、ＤＡＴＡと、ピンＰ２、Ｐ３に第２スイッチＳＷ３、ＳＷ５を介して接続された検出回路２０２、２０４と、ピンＰ２、Ｐ３に接続されたヒューズ溶断制御ラインＦＵＳＥ１、ＦＵＳＥ２とを含み、第１回路及び第２回路の何れが接続されたかに応じて、第１スイッチ及び第２スイッチのオン／オフ状態が、相互に逆の状態になるように第１スイッチ及び第２スイッチを制御する。これにより、接続された回路に応じた処理を行なうことができる。【選択図】図２
2015069009.tif 000002
【特許請求の範囲】
【請求項１】
ヒューズを含む第１回路及び複数の制御信号によって制御される第２回路が択一的に接続されるインターフェイス回路であって、
複数の接続ピンを有するコネクタと、
前記接続ピンに、第１スイッチを介して１対１に接続され、前記制御信号を伝送するための伝送ラインと、
入力端が前記接続ピンに第２スイッチを介して１対１に接続される第１検出手段と、
前記接続ピンに接続され、前記第１回路の前記ヒューズを溶断するために通電されるヒューズ溶断制御ラインとを含み、
前記第１回路が接続された場合、前記第１スイッチは開放され、前記第２スイッチは短絡され、
前記第２回路が接続された場合、前記第１スイッチは短絡され、前記第２スイッチは開放されることを特徴とするインターフェイス回路。
【請求項２】
前記第１スイッチを制御するための第１スイッチ制御ラインと、
前記第２スイッチを制御するための第２スイッチ制御ラインとをさらに含み、
前記第２スイッチ制御ラインの信号は、前記第１スイッチ制御ラインの信号の電圧レベルを反転した信号であることを特徴とする請求項１に記載のインターフェイス回路。
【請求項３】
前記第２スイッチ制御ラインの信号の電圧レベルを反転させる反転手段をさらに含むことを特徴とする請求項２に記載のインターフェイス回路。
【請求項４】
前記コネクタは、第３スイッチを介して電源に接続される電源ピンと、
入力端が前記電源ピンに接続される第２検出手段とをさらに含み、
前記第１回路は、前記インターフェイス回路に接続されると、前記電源ピンを接地する接地ラインを含み、
前記第２検出手段により前記電源ピンの電圧レベルがローレベルであることが検出された場合、前記第３スイッチは開放され、前記第１スイッチは短絡され、
前記第２検出手段により前記電源ピンの電圧レベルがハイレベルであることが検出された場合、前記第３スイッチは短絡され、前記第１スイッチは開放されることを特徴とする請求項１から３の何れか１項に記載のインターフェイス回路。
【請求項５】
前記第３スイッチを制御する第３スイッチ制御ラインと、
前記第３スイッチ制御ラインと前記電源ピンとを接続するダイオードとをさらに含み、
前記第１回路が接続された状態で、前記第３スイッチ制御ラインが、前記第３スイッチが短絡されるレベルに設定されると、前記ダイオードは、前記第３スイッチ制御ラインと前記電源ピンとを接続することを特徴とする請求項４に記載のインターフェイス回路。
【請求項６】
前記第１回路の前記ヒューズは、前記第１回路が前記インターフェイス回路に接続されると、前記接続ピンを接地し、
前記ヒューズは、前記ヒューズ溶断制御ラインに通電されると溶断されることを特徴とする請求項１から５の何れか１項に記載のインターフェイス回路。
【請求項７】
前記第１回路が接続されると、前記第２スイッチが短絡されることにより、前記第１検出手段は、前記ヒューズの溶断の有無に応じた電圧レベルの信号を出力することを特徴とする請求項１から６の何れか１項に記載のインターフェイス回路。
【請求項８】
前記第２回路は、メモリを含み、画像形成装置による画像形成に使用される着色用媒体を含むカートリッジに装備される回路であり、
前記制御信号は、前記メモリにアクセスするための、Ｉ２Ｃ規格におけるクロック信号及びデータ信号であることを特徴とする請求項１から７の何れか１項に記載のインターフェイス回路。
【請求項９】
請求項１から８の何れかに記載のインターフェイス回路と、
前記インターフェイス回路に前記第２回路が接続されると、前記制御信号により前記第２回路を制御する制御手段とを含み、
前記制御手段は、
前記インターフェイス回路に前記第１回路が接続された場合、前記第１スイッチを開放させ、前記第２スイッチを短絡させる制御信号を生成し、
前記インターフェイス回路に前記第２回路が接続された場合、前記第１スイッチを短絡させ、前記第２スイッチを開放させる制御信号を生成することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トナーカートリッジ等の機器に装備された当該機器に関する情報を保持する回路とのインターフェイス回路に関し、特に、異なる種類の回路を装備した機器を接続可能なインターフェイス回路及びそれを備えた画像形成装置に関する。
【背景技術】
【０００２】
電子機器である画像処理装置の１種として、記録紙に画像を形成する画像形成装置（代表的にはコピー機）が知られている。画像形成装置の１種である複合機（ＭＦＰ（ＭｕｌｔｉＦｕｎｃｔｉｏｎ  Ｐｅｒｉｐｈｅｒａｌ））は、コピー機能、ファクシミリ機能、ネットワーク対応のプリント機能、及びスキャナ機能等、複数の機能を備える。
【０００３】
画像形成装置のコピー機能及びプリント機能においては、トナー又はインク等の着色用媒体を用いて、カラー又は白黒の画像を記録紙上に形成する。これらのトナー又はインクは消耗品であり、着脱可能なトナーカートリッジ又はインクカートリッジ（以下、単にカートリッジともいう）として供給されている。
【０００４】
従来、カートリッジにメモリを搭載し、メモリにカートリッジに関する情報を記憶し、カートリッジの使用状況の管理、又は、カートリッジの種類の確認等に使用されている。例えば、下記特許文献１には、画像形成装置本体のメイン制御ＩＣとのインターフェイスとしてＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）規格（以下、Ｉ２Ｃ規格と記載する）を採用し、カラー印刷用カートリッジの色（イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）又は黒（Ｋ））等の情報を保持しているＩＤチップを取付けたカートリッジが開示されている。メイン制御ＩＣは、Ｉ２Ｃモジュールを備え、これを介してカートリッジのＩＤチップに記憶された色を表す情報を取得する。これによって、メイン制御ＩＣは、各色のステーション（カートリッジ装着部）に、対応する色のカートリッジが正しく装着されているか否かを確認することができる。
【０００５】
また、カートリッジが備えるメモリに、トナーの消費状況を記憶し、消費状況に応じて、警告メッセージ等を表示することが行なわれている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−２１５５９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１のように、カートリッジにメモリを備え、Ｉ２Ｃ規格のインターフェイスによってメモリにデータを書込み、メモリからデータを読出すことにより、カートリッジに関して種々の管理を行なうことができるが、このような高機能なカートリッジは製造コストが高い。
【０００８】
画像形成装置は世界各地で使用されており、国又は地域によって、画像形成装置に要求される性能及び品質はさまざまである。高性能及び高品質が要求される国又は地域向けの画像形成装置で使用されるカートリッジには、メモリを備えることによって、種々のユーザニーズに対応することができる。一方、コストが優先される国又は地域向けの画像形成装置で使用されるカートリッジに関しては、限定されたカートリッジの情報を管理できれば十分である。そのような場合にも、カートリッジに、Ｉ２Ｃ規格のインターフェイスを採用したメモリを備えることは、不必要なコストアップになる問題がある。
【０００９】
１台の画像形成装置で、異なる種類の回路が装備されたカートリッジに対応するためには、画像形成装置には各回路に応じたインターフェイス回路を備えることが必要となり、コストアップの原因となる。また、カートリッジに装備された回路の種類毎に、専用インターフェイスを有する画像形成装置を製造する場合には、設計費用のアップ、又は、製造管理の煩雑さ等の問題がある。
【００１０】
したがって、本発明は、異なる種類の回路が装備されたトナーカートリッジ等の機器を接続可能なインターフェイス回路及びそれを備えた画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るインターフェイス回路は、ヒューズを含む第１回路及び複数の制御信号によって制御される第２回路が択一的に接続されるインターフェイス回路である。このインターフェイス回路は、複数の接続ピンを有するコネクタと、接続ピンに、第１スイッチを介して１対１に接続され、制御信号を伝送するための伝送ラインと、入力端が接続ピンに第２スイッチを介して１対１に接続される第１検出回路と、接続ピンに接続され、第１回路のヒューズを溶断するために通電されるヒューズ溶断制御ラインとを含む。インターフェイス回路に第１回路が接続された場合、第１スイッチは開放され、第２スイッチは短絡される。インターフェイス回路に第２回路が接続された場合、第１スイッチは短絡され、第２スイッチは開放される。
【００１２】
好ましくは、インターフェイス回路は、第１スイッチを制御するための第１スイッチ制御ラインと、第２スイッチを制御するための第２スイッチ制御ラインとをさらに含む。第２スイッチ制御ラインの信号は、第１スイッチ制御ラインの信号の電圧レベルを反転した信号である。
【００１３】
より好ましくは、インターフェイス回路は、第２スイッチ制御ラインの信号の電圧レベルを反転させる反転回路をさらに含む。
【００１４】
さらに好ましくは、コネクタは、第３スイッチを介して電源に接続される電源ピンと、入力端が電源ピンに接続される第２検出回路とをさらに含む。第１回路は、インターフェイス回路に接続されると、電源ピンを接地する接地ラインを含む。第２検出回路により、電源ピンの電圧レベルがローレベルであることが検出された場合、第３スイッチは開放され、第１スイッチは短絡される。第２検出回路により、電源ピンの電圧レベルがハイレベルであることが検出された場合、第３スイッチは短絡され、第１スイッチは開放される。
【００１５】
好ましくは、インターフェイス回路は、第３スイッチを制御する第３スイッチ制御ラインと、第３スイッチ制御ラインと電源ピンとを接続するダイオードとをさらに含む。第１回路が接続された状態で、第３スイッチ制御ラインが、第３スイッチが短絡される電圧レベルに設定されると、ダイオードは、第３スイッチ制御ラインと電源ピンとを接続する。
【００１６】
より好ましくは、第１回路のヒューズは、第１回路がインターフェイス回路に接続されると、接続ピンを接地し、ヒューズは、ヒューズ溶断制御ラインに通電されると溶断される。
【００１７】
さらに好ましくは、インターフェイス回路に第１回路が接続されると、第２スイッチが短絡されることにより、第１検出回路は、ヒューズの溶断の有無に応じた電圧レベルの信号を出力する。
【００１８】
好ましくは、第２回路は、メモリを含み、画像形成装置による画像形成に使用される着色用媒体を含むカートリッジに装備される回路であり、制御信号は、メモリにアクセスするための、Ｉ２Ｃ規格におけるクロック信号及びデータ信号である。
【００１９】
本発明に係る画像形成装置は、上記のインターフェイス回路と、第２回路が接続されると、制御信号により第２回路を制御する制御部とを含む。制御部は、インターフェイス回路に第１回路が接続された場合、第１スイッチを開放させ、第２スイッチを短絡させる制御信号を生成し、インターフェイス回路に第２回路が接続された場合、第１スイッチを短絡させ、第２スイッチを開放させる制御信号を生成する。
【発明の効果】
【００２０】
本発明によれば、１つのインターフェイス回路で、Ｉ２Ｃ規格により制御される高機能の回路を装備した機器が当該インターフェイス回路に接続された場合にも、単機能のヒューズ回路を装備した機器が当該インターフェイス回路に接続された場合にも、接続された機器を判別し、制御することができる。したがって、同じ構成の画像形成装置で、Ｉ２Ｃ規格により通信を行なう回路を装備したトナーカートリッジにも、ヒューズ回路を装備したトナーカートリッジにも対応することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施の形態に係るインターフェイス回路にトナーカートリッジが接続された状態の画像形成装置の構成を示すブロック図である。
【図２】本発明の第１の実施の形態に係るインターフェイス回路の概略構成を示す回路図である。
【図３】図２のインターフェイス回路にＩ２Ｃ回路が接続された状態を示す回路図である。
【図４】図２のインターフェイス回路にヒューズ回路が接続された状態を示す回路図である。
【図５】本発明の第２の実施の形態に係るインターフェイス回路の概略構成を示す回路図である。
【図６】本発明の第３の実施の形態に係るインターフェイス回路にヒューズ回路が接続された状態を示す回路図である。
【発明を実施するための形態】
【００２２】
以下の実施の形態では、同一の部品には同一の参照番号を付してある。それらの名称及び機能も同一である。したがって、それらについての詳細な説明は繰返さない。
【００２３】
（第１の実施の形態）
図１を参照して、本発明の第１の実施の形態に係るインターフェイス回路（以下、ＩＦ回路ともいう）１１２はトナーカートリッジ制御基板（以下、単に制御基板ともいう）１１０に搭載され、制御基板１１０は画像形成装置１００に装備されている。画像形成装置１００はさらに、画像形成装置１００全体を制御するＣＰＵ１３０、プログラム等を記憶するためのＲＯＭ１３２、揮発性の記憶装置であるＲＡＭ１３４、通電が遮断された場合にもデータを保持する不揮発性記憶装置であるＨＤＤ等の記録部１３６、及びバス１３８を備えている。ＲＯＭ１３２には、画像形成装置１００の動作を制御するのに必要なプログラム及びデータが記憶されている。
【００２４】
画像形成装置１００は、コピー機能、ファクシミリ機能、プリント機能、及びスキャナ機能等を実現するために、自動原稿送り装置、画像読取装置、画像形成部、画像処理部、給紙部、及び操作部（何れも図示せず）等を備えている。
【００２５】
ＣＰＵ１３０、ＲＯＭ１３２、ＲＡＭ１３４、記録部１３６はバス１３８に接続されている。各部間のデータ（制御情報を含む）交換は、バス１３８を介して行なわれる。ＣＰＵ１３０は、バス１３８を介してＲＯＭ１３２からプログラムをＲＡＭ１３４上に読出して、ＲＡＭ１３４の一部を作業領域としてプログラムを実行する。即ち、ＣＰＵ１３０は、ＲＯＭ１３２に格納されているプログラムにしたがって画像形成装置１００を構成する各部の制御を行ない、画像形成装置１００の各機能を実現する。
【００２６】
制御基板１１０はさらに、Ｉ２Ｃ−ＩＦ部１１４、検出部１１６、及びヒューズ溶断部１１８を備えている。ＩＦ回路１１２はコネクタ１２０を備えており、コネクタ１２０の接続ピンにはＩ２Ｃ−ＩＦ部１１４、検出部１１６、及びヒューズ溶断部１１８からの信号ラインが接続されている。Ｉ２Ｃ−ＩＦ部１１４、検出部１１６、及びヒューズ溶断部１１８はＣＰＵ１３０に接続され、ＣＰＵ１３０によって制御され、ＣＰＵ１３０に信号を出力する。
【００２７】
図１では、１つのトナーカートリッジ３００が画像形成装置１００に装着された状態を示しており、白黒印刷のみ可能な画像形成装置であれば、このような構成となる。一方、カラー印刷可能な画像形成装置であれば、例えば、Ｙ、Ｍ、Ｃ及びＫの４色のトナーカートリッジが装着されるので、図１に示したトナーカートリッジ３００及びトナーカートリッジ制御基板１１０を１組として、４組がＣＰＵ１３０に並列に接続された構成となる。
【００２８】
被認証回路３０２を備えたトナーカートリッジ３００が、画像形成装置１００に装着されると、ＣＰＵ１３０は、トナーカートリッジの種類に応じた処理を実行する。具体的には、トナーカートリッジ３００の被認証回路３０２のコネクタ３０４が、コネクタ１２０に接続されたことが検出されると、ＣＰＵ１３０は、被認証回路３０２の種類を判定し、判定結果に応じて、後述するようにＩ２Ｃ通信制御又はヒューズ溶断処理等を実行する。
【００２９】
以下、図２を参照して、ＩＦ回路１１２に関して具体的に説明する。ここでは、被認証回路３０２は、ヒューズを搭載した回路（以下、ヒューズ回路という）３１０、又は、Ｉ２Ｃ規格にしたがって制御されるメモリ３２２を搭載した回路（以下、Ｉ２Ｃ回路という）３２０であるとする。即ち、トナーカートリッジ３００には、ヒューズ回路３１０を備えるトナーカートリッジ、及びＩ２Ｃ回路３２０を備えるトナーカートリッジの２種類がある。
【００３０】
ヒューズ回路３１０は、コネクタ３１２を備えている。図２において、コネクタ３１２に付記したＧＮＤ、ＦＵＳＥ１、ＦＵＳＥ２、及びＧＮＤはそれぞれ、コネクタ３１２の１番〜４番ピンを表す。コネクタ３１２の１番ピン及び４番ピンはグランドに接続され、２番ピンは、第１ヒューズＦ１を介してグランドに接続され、３番ピンは、第２ヒューズＦ２を介してグランドに接続されている。
【００３１】
Ｉ２Ｃ回路３２０は、コネクタ３１２と同じ規格（形状、寸法及びピン配置）のコネクタ３２４を備えている。図２において、コネクタ３２４に付記したＶｃｃ、ＣＬＫ、ＤＡＴＡ、及びＧＮＤはそれぞれ、コネクタ３２４の１番〜４番ピンを表す。コネクタ３２４の１番ピンは、メモリ３２２の電源ラインに接続され、４番ピンはグランドに接続されている。２番ピンはメモリ３２２のクロックラインに接続され、３番ピンは、メモリ３２２の１ビットのシリアルデータラインに接続されている。
【００３２】
ＩＦ回路１１２は、第１〜第５スイッチＳＷ１〜ＳＷ５、第１インバータＩＮ１、第２インバータＩＮ２、第１抵抗Ｒ１、第２抵抗Ｒ２、及びコネクタ１２０を備えている。
【００３３】
第１スイッチＳＷ１は、ＣＰＵ１３０からのＥＮＡＢＬＥ信号によってオン／オフが制御され、一端に電源から電圧Ｖｃｃが供給され、他端がコネクタ１２０の１番ピンＰ１に接続されている。第１スイッチＳＷ１の他端（ノードｎｄ１）は、第１検出回路（ＧＰＩ）２００の入力端にも接続されている。
【００３４】
第２スイッチＳＷ２は、ＥＮＡＢＬＥ信号によってオン／オフが制御され、一端にＩ２Ｃ−ＩＦ部１１４からのクロック信号ＣＬＫが入力され、他端（第２ノードｎｄ２）がコネクタ１２０の２番ピンＰ２に接続されている。第２スイッチＳＷ２の一端は、第１抵抗Ｒ１を介して電源電圧（例えば３．３Ｖ）にプルアップされている。
【００３５】
第３スイッチＳＷ３は、第１インバータＩＮ１によってＥＮＡＢＬＥ信号のハイ／ローのレベルが反転された信号によってオン／オフが制御され、一端が第２ノードｎｄ２に接続され、他端が第２検出回路（ＧＰＩ）２０２の入力端に接続されている。
【００３６】
第４スイッチＳＷ４は、ＥＮＡＢＬＥ信号によってオン／オフが制御され、一端にＩ２Ｃ−ＩＦ部１１４からのデータ信号ＤＡＴＡが入力され、他端（第３ノードｎｄ３）がコネクタ１２０の３番ピンＰ３に接続されている。第３スイッチＳＷ３の一端は、第２抵抗Ｒ２を介して電源電圧（例えば５Ｖ）にプルアップされている。
【００３７】
第５スイッチＳＷ５は、第２インバータＩＮ２によってＥＮＡＢＬＥ信号のハイ／ローのレベルが反転された信号によってオン／オフが制御され、一端が第３ノードｎｄ３に接続され、他端が第３検出回路（ＧＰＩ）２０４の入力端に接続されている。
【００３８】
第２ノードｎｄ２には、後述するように、ヒューズ溶断部１１８がヒューズ回路３１０の第１ヒューズＦ１を溶断するために使用する信号ラインＦＵＳＥ１が接続されている。第３ノードｎｄ３には、ヒューズ溶断部１１８がヒューズ回路３１０の第２ヒューズＦ２を溶断するために使用する信号ラインＦＵＳＥ２が接続されている。
【００３９】
コネクタ１２０の４番ピンＰ４はグランドに接続されている。第１〜第３検出回路２００〜２０４の出力端からは、それぞれ検出信号Ｓ１〜Ｓ３が出力され、ＣＰＵ１３０に入力される。第１〜第３検出回路２００〜２０４は、検出部１１６を構成する。
【００４０】
第１スイッチＳＷ１は、電源電圧をコネクタ１２０に接続された回路に供給するか否かを選択するためのものである。第２スイッチＳＷ２及び第４スイッチＳＷ４は、ＩＦ回路１１２とＩ２Ｃ−ＩＦ部１１４とを接続又は分離するためのものである。第２スイッチＳＷ２及び第４スイッチＳＷ４がオフの場合、ＩＦ回路１１２とＩ２Ｃ−ＩＦ部１１４とは分離される。第３スイッチＳＷ３及び第５スイッチＳＷ５は、ＩＦ回路１１２と第２検出回路２０２及び第３検出回路２０４とを接続又は分離するためのものである。第３スイッチＳＷ３及び第５スイッチＳＷ５がオフの場合、ＩＦ回路１１２と第２検出回路２０２及び第３検出回路２０４とは分離される。
【００４１】
第１〜第５スイッチＳＷ１〜ＳＷ５は、例えば、ＦＥＴ等の半導体によって構成された、公知のスイッチである。例えば、第１〜第５スイッチＳＷ１〜ＳＷ５は、ハイレベルの信号が入力されると、両端を短絡し（オン状態）、ローレベルの信号が入力されると、両端を開放する（オフ状態）。
【００４２】
第１〜第３検出回路２００〜２０４は、例えば公知のコンパレータで構成される。例えば、第１〜第３検出回路２００〜２０４は、入力される電圧が基準電圧よりも低ければ、ローレベルの信号を出力し、入力される電圧が基準電圧以上であれば、ハイレベルの信号を出力する。
【００４３】
コネクタ１２０には、ヒューズ回路３１０のコネクタ３１２、及び、Ｉ２Ｃ回路のコネクタ３２４の何れを接続することも可能である。コネクタ３１２及びコネクタ３２４の何れがコネクタ１２０に接続された場合にも、同じピン番号のピンが接続される。
【００４４】
トナーカートリッジ３００が装着されていない状態では、ＣＰＵ１３０は、ＥＮＡＢＬＥ信号をローレベルに設定している。ヒューズ回路３１０を装備したトナーカートリッジ３００が、画像形成装置１００に装着されると、ヒューズ回路３１０のコネクタ３１２がＩＦ回路１１２のコネクタ１２０に接続される。その場合、第１検出回路２００の入力端（第１ノードｎｄ１）は、コネクタ１２０の１番ピンＰ１及びコネクタ３１２の１番ピン（ＧＮＤ）を介して接地される。第１検出回路２００の出力する検出信号Ｓ１はローレベルになる。
【００４５】
一方、Ｉ２Ｃ回路３２０を装備したトナーカートリッジ３００が、画像形成装置１００に装着されると、Ｉ２Ｃ回路３２０のコネクタ３２４がＩＦ回路１１２のコネクタ１２０に接続される。その場合、第１検出回路２００の入力端（第１ノードｎｄ１）は、コネクタ１２０の１番ピンＰ１及びコネクタ３２４の１番ピン（Ｖｃｃ）を介して、メモリ３２２の電源ラインに接続される。この状態では、第１スイッチＳＷ１はオフであり、メモリ３２２の電源ラインには、電源電圧Ｖｃｃが供給されていないので、第１ノードｎｄ１は、ハイインピーダンスの状態になる。第１検出回路２００を構成するコンパレータの出力端にプルアップ抵抗が接続されていれば、この場合に第１検出回路２００の出力する検出信号Ｓ１をハイレベルにすることができる。
【００４６】
このように、ＩＦ回路１１２にヒューズ回路３１０が接続された場合には、ＣＰＵ１３０に、ローレベルの検出信号Ｓ１が入力され、Ｉ２Ｃ回路３２０が接続された場合には、ＣＰＵ１３０に、ハイレベルの検出信号Ｓ１が入力される。したがって、ＣＰＵ１３０は、ヒューズ回路３１０及びＩ２Ｃ回路３２０の何れを装備したトナーカートリッジが装着されたかを判定することができる。
【００４７】
図３を参照して、Ｉ２Ｃ回路３２０がＩＦ回路１１２に接続された場合に関して、具体的に説明する。上記のように、ＣＰＵ１３０は、ハイレベルの検出信号Ｓ１を受信したことを受けて、ＥＮＡＢＬＥ信号をハイレベルに設定する。これによって、図３に示したように、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第４スイッチＳＷ４がオンし、Ｉ２Ｃ回路３２０のメモリ３２２の電源ラインに、ＩＦ回路１１２から電源電圧Ｖｃｃが供給され、Ｉ２Ｃ回路３２０のグランドラインとＩＦ回路１１２のグランドラインとが接続される。また、Ｉ２Ｃ回路３２０のメモリ３２２のクロックラインＣＬＫ及びデータラインＤＡＴＡと、Ｉ２Ｃ−ＩＦ部１１４のクロックラインＣＬＫ及びデータラインＤＡＴＡとがそれぞれ接続される。したがって、ＣＰＵ１３０は、Ｉ２Ｃ−ＩＦ部１１４を制御して、メモリ３２２へのデータ書込み、及びメモリ３２２からのデータ読出しを行なうことができる。
【００４８】
このとき、ＥＮＡＢＬＥ信号の反転信号が入力される第３スイッチＳＷ３及び第５スイッチＳＷ５はオフであり、第２検出回路２０２及び第３検出回路２０４は、切離されるので、クロックラインＣＬＫ及びデータラインＤＡＴＡの信号に影響することはない。
【００４９】
また、ヒューズ溶断部１１８からの信号ラインＦＵＳＥ１及びＦＵＳＥ２が、それぞれ第２ノードｎｄ２及び第３ノードｎｄ３に接続されているが、公知のトライステートバッファを介して、信号ラインＦＵＳＥ１及びＦＵＳＥ２をドライブ回路（ヒューズを溶断するための電流を流すための回路）に接続するように、ヒューズ溶断部１１８を構成しておけば、ヒューズ溶断部１１８の誤動作に対応することができる。例えば、ＥＮＡＢＬＥ信号の反転信号でトライステートバッファを制御することにより、ＥＮＡＢＬＥ信号がハイレベルの場合に、トライステートバッファをハイインピーダンスの状態にし、ドライブ回路を、第２ノードｎｄ２及び第３ノードｎｄ３から切離すことができる。したがって、万一、ヒューズ溶断部１１８が誤動作し、ドライブ回路が動作しても、第２ノードｎｄ２（クロックライン）及び第３ノードｎｄ３（データライン）に通電されることはない。
【００５０】
図４を参照して、ヒューズ回路３１０がＩＦ回路１１２に接続された場合に関して、具体的に説明する。上記のように、ＣＰＵ１３０は、ローレベルの検出信号Ｓ１を受信したことを受けて、ＥＮＡＢＬＥ信号をローレベルに設定する。これによって、図４に示したように、第１スイッチＳＷ１、第２スイッチＳＷ２、及び第４スイッチＳＷ４がオフし、Ｉ２Ｃ−ＩＦ部１１４はＩＦ回路１１２とから分離される。
【００５１】
また、ヒューズ溶断部１１８からの信号ラインＦＵＳＥ１及びＦＵＳＥ２は、それぞれ第１ヒューズＦ１及び第２ヒューズＦ２に接続されるので、ＣＰＵ１３０は、ヒューズ溶断部１１８を制御して、ドライブ回路により、第１ヒューズＦ１及び第２ヒューズＦ２をそれぞれ溶断することができる。例えば、ヒューズ回路３１０を備えたトナーカートリッジ３００が装着されて画像形成装置１００が使用され、トナーが半分使用されたときに、ＣＰＵ１３０は、ヒューズ溶断部１１８を制御して、ＦＵＳＥ１に電流を流して第１ヒューズＦ１を溶断することができる。その後、さらにトナーが使用され、トナー残量が残り僅かになったときに、ＣＰＵ１３０は、ヒューズ溶断部１１８を制御して、ＦＵＳＥ２に電流を流して第２ヒューズＦ２を溶断することができる。このように、ヒューズ回路３１０を備えたトナーカートリッジ３００が画像形成装置１００に装着された場合、トナーカートリッジの状態（例えば、トナーの使用状況）をヒューズ回路に記憶させることができる。
【００５２】
また、ＥＮＡＢＬＥ信号の反転信号が入力される第３スイッチＳＷ３及び第５スイッチＳＷ５はオンするので、第２検出回路２０２及び第３検出回路２０４はそれぞれ、ヒューズ回路３１０のコネクタ３１２の２番ピン及び３番ピンに接続される。したがって、ＣＰＵ１３０は、第２検出回路２０２の出力する検出信号Ｓ２、及び第３検出回路２０４の出力する検出信号Ｓ３のレベルを判定することにより、トナーカートリッジの状態を判定することができる。例えば、上記のように、トナーの消費状況を、第１ヒューズＦ１及び第２ヒューズＦ２の状態（溶断されているか否か）として記憶させる場合、検出信号Ｓ１及びＳ２が共にローレベルであれば、ＣＰＵ１３０は、半分以上のトナーが残っていると判定することができる。ＣＰＵ１３０は、検出信号Ｓ２がハイレベルであり、検出信号Ｓ３がローレベルであれば、トナー残量が半分未満であると判定し、検出信号Ｓ１及びＳ２が共にハイレベルであれば、トナー残量が残り僅かであること判定することができる。したがって、例えば、画像形成装置１００の電源がオンされたときに、ＣＰＵ１３０は、検出信号Ｓ１がローレベルであると判定すれば、検出信号Ｓ２及びＳ３を参照するだけで、トナー残量を判定することができ、適切なメッセージを操作部等に表示することができる。
【００５３】
また、トナー残量が残り僅かになったときに、第２ヒューズＦ２を溶断する代わりに、トナー残量が０になったときに、第２ヒューズＦ２を溶断してもよい。このようにすれば、トナー残量が一旦０になったカートリッジに、第三者が再度トナーを充填して販売することを防止することができる。再充填されたカートリッジは形成される品質が不十分であることがあるので、第１ヒューズＦ１及び第２ヒューズＦ２が共に溶断されたトナーカートリッジが装着された場合には、画像形成装置１００によるコピー機能、プリント機能等の実行を禁止することが好ましい。また、実行可能であるが、印刷品質を保証できない旨のメッセージを表示させてもよい。
【００５４】
このように、画像形成装置１００は、ＩＦ回路１１２を備えることによって、装着されたカートリッジが、ヒューズ回路３１０及びＩ２Ｃ回路３２０の何れを備えたカートリッジであるかを判定することができ、カートリッジに装着された回路に応じた適切な処理を実行することができる。
【００５５】
上記では、第１〜第３検出回路２００〜２０４により、第１〜第３ノードｎｄ１〜ｎｄ３の電圧レベルに応じた検出信号Ｓ１〜Ｓ３を生成して、ＣＰＵ１３０に入力する回路構成である場合を説明したが、これに限定されない。例えば、第１〜第３検出回路２００〜２０４を備えずに、第１〜第３ノードｎｄ１〜ｎｄ３を直接ＣＰＵ１３０に接続してもよい。
【００５６】
上記では、ＣＰＵ１３０から供給されるＥＮＡＢＬＥ信号を、第１インバータＩＮ１及び第２インバータＩＮ２で反転し、これによって第３スイッチＳＷ３及び第５スイッチＳＷ５のオン／オフを制御する場合を説明したが、これに限定されない。ＥＮＡＢＬＥ信号の反転信号を、ＣＰＵ１３０から直接第３スイッチＳＷ３及び第５スイッチＳＷ５に入力してオン／オフを制御してもよい。
【００５７】
上記では、ＣＰＵ１３０が装着された回路を判定した後、ＥＮＡＢＬＥ信号を対応するレベルに設定する場合を説明したが、これに限定されない。トナーカートリッジを交換するときに、ユーザが操作部を介して、ヒューズ回路３１０及びＩ２Ｃ回路３２０の何れを備えたトナーカートリッジを装着したかを指示するようにしてもよい。その場合、ＣＰＵ１３０は、ユーザによる指示に応じてＥＮＡＢＬＥ信号のレベルを決定する。
【００５８】
上記では、画像形成装置のトナーカートリッジに関して説明したが、これに限定されない。記録紙等への画像形成に使用される着色用媒体であればよく、インクカートリッジであってもよい。また、装着された消耗品の状態を管理することが要求され、その状態をＩ２Ｃ規格によるインターフェイスを用いて管理する装置であれば、画像形成装置以外の装置であってもよい。
【００５９】
上記では、Ｉ２Ｃ規格によってメモリにアクセスするためのＩ２Ｃ回路と、その機能の一部を代替するヒューズ回路とをそれぞれ装備したトナーカートリッジの両方を認識可能なＩＦ回路を説明したが、これに限定されない。Ｉ２Ｃ規格に限らず、メモリ等の機器へのアクセスに用いられるインターフェイスであればよく、そのインターフェイスと同じピン数及びピン配置のコネクタを採用したヒューズ回路を備えた機器を認識対象としてもよい。例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）規格、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）規格、ＭＩＣＲＯＷＩＲＥ（登録商標）規格等のインターフェイスを採用した機器であってもよい。その場合、ヒューズ回路においては、図２と同様に、電源ライン（電源ピン）及び接地ライン（接地ピン）をグランドに接続し、各信号ラインを、ヒューズを介して接地した回路であればよい。また、ＩＦ回路においては、図２と同様に、第２スイッチＳＷ２、第３スイッチＳＷ３、第１インバータＩＮ１、第２検出回路２０２、及びヒューズ溶断部からの信号ＦＵＳＥ１を１組として、それぞれの信号ラインに配置すればよい。
【００６０】
（第２の実施の形態）
第１の実施の形態のＩＦ回路１１２では、ＣＰＵ１３０が接続されたトナーカートリッジの種類、即ちヒューズ回路３１０及びＩ２Ｃ回路３２０を適切に判定することができ、接続された回路に応じてＥＮＡＢＬＥ信号を適切に制御することが前提になっている。しかし、ＣＰＵ１３０が、ＩＦ回路１１２に接続された回路を適切に判定することができなかった場合、又は、制御ソフトの暴走等、ＣＰＵ１３０が誤動作する場合が考慮されていない。本発明の第２の実施の形態に係るＩＦ回路では、ＣＰＵ１３０が、適切なＥＮＡＢＬＥ信号を生成できなかった場合に生じる問題を回避するための回路を備えている。
【００６１】
具体的には、図５を参照して、第２の実施の形態に係るＩＦ回路２２０は、図４のＩＦ回路１１２にダイオードＤ１が追加された構成である。ＩＦ回路２２０の構成要素は、ダイオードＤ１以外ＩＦ回路１１２と同じであるので、同じ参照符号を付している。
【００６２】
ＩＦ回路２２０において、ダイオードＤ１のアノードにはＥＮＡＢＬＥ信号が入力され、ダイオードＤ１のカソードは第１ノードｎｄ１に接続されている。
【００６３】
例えば、図２のＩＦ回路１１２において、Ｉ２Ｃ回路３２０が接続されることがユーザにより指示されたが、実際にはヒューズ回路３１０がＩＦ回路１２２に接続された場合（図４参照）、ＣＰＵ１３０はＥＮＡＢＬＥ信号をハイレベルに設定するので、第１スイッチＳＷ１がオンする。これによって、Ｉ２Ｃ回路３１０に電源電圧Ｖｃｃを供給するための電源の出力端が、第１スイッチＳＷ１を介してヒューズ回路３１０のグランドに接続され、電源が壊れてしまう可能性がある。この問題は、ＣＰＵ１３０が、接続された回路を第１検出回路２００の出力する検出信号Ｓ１のレベルによって判定する場合であっても、実際にはヒューズ回路３１０が接続されたにも拘わらず、Ｉ２Ｃ回路３２０が接続されたと誤判定した場合にも生じる。
【００６４】
これに対して、図５のＩＦ回路２２０においては、コネクタ１２０にヒューズ回路３１０が接続された状態で、本来ローレベルに設定されるべきＥＮＡＢＬＥ信号が、間違ってハイレベルに設定された場合、ダイオードＤ１によって、第１スイッチＳＷ１に入力されるＥＮＡＢＬＥ信号ラインは強制的にローレベルになる。これによって、第１スイッチＳＷ１はオフし、電源の出力端がグランドに接続されることはなく、電源の損傷を回避することができる。
【００６５】
（第３の実施の形態）
第１の実施の形態では、トナーカートリッジ３００の使用経過に応じて、ヒューズ回路３１０のヒューズを溶断することにより、トナーカートリッジ３００の状態に関する情報を記憶したが、トナーカートリッジの出荷時にヒューズ回路３１０のヒューズを予め溶断してもよい。
【００６６】
ヒューズ回路３１０は、第１ヒューズＦ１及び第２ヒューズＦ２を備えているので、２つのヒューズの状態よって４種類の情報を記憶することができる。具体的には、第１ヒューズＦ１及び第２ヒューズＦ２が共に溶断されていない状態（以下、第１状態という）、第１ヒューズＦ１が溶断され第２ヒューズＦ２が溶断されていない状態（以下、第２状態という）、第１ヒューズＦ１が溶断されておらず第２ヒューズＦ２が溶断された状態（以下、第３状態という）、並びに、第１ヒューズＦ１及び第２ヒューズＦ２が共に溶断された状態（以下、第４状態という）の４パターンのうちの何れかに、第１ヒューズＦ１及び第２ヒューズＦ２を設定することができる。
【００６７】
例えば、第１〜第４状態がそれぞれ、トナーカートリッジの４色Ｙ、Ｍ、Ｃ及びＫに対応するとする。図６に示した第２の実施の形態に係るＩＦ回路１１２では、ヒューズ回路３１０を装備したトナーカートリッジ３００が装着された場合、ＣＰＵ１３０は、ヒューズ回路３１０の第１ヒューズＦ１及び第２ヒューズＦ２の状態を検知して、対応するトナーの色を決定する。ＣＰＵ１３０は、決定された色と、そのトナーカートリッジが装着されたステーションの色とが同じであれば、正しく装着されたと判定し、異なれば、そのトナーカートリッジが間違ったステーションに装着されたと判定する、これによって、ＣＰＵ１３０は、操作部等に警告メッセージを表示することができる。
【００６８】
図６は、第１ヒューズＦ１が溶断され、第２ヒューズＦ２が溶断されていない第２状態のヒューズ回路３１０が接続された状態を示す。第２状態はマゼンタ（Ｍ）のカートリッジであることを表すとしたので、このトナーカートリッジがマゼンタ以外のステーションに装着された場合には、ＣＰＵ１３０は警告メッセージを表示する。このトナーカートリッジがマゼンタのステーションに装着された場合には、ＣＰＵ１３０は警告メッセージを表示しない。
【００６９】
なお、第３の実施の形態においても、ＩＦ回路１１２にＩ２Ｃ回路３２０が接続された場合には、第１の実施の形態と同様に、ＣＰＵ１３０はＥＮＡＢＬＥ信号をハイレベルに設定し、Ｉ２Ｃ−ＩＦ部１１４を制御して、Ｉ２Ｃ回路３２０のメモリ３２２にアクセスすることができる。
【００７０】
上記では、第１〜第４状態をトナーの色に対応させる場合を説明したが、ヒューズ回路の第１〜第４状態は、別の観点でトナーカートリッジを分類するために使用されてもよい。例えば、異なる種類の画像形成装置用のトナーカートリッジに同じコネクタが採用されており、間違った画像形成装置に装着される可能性がある場合に、誤装着され得る画像形成装置の種類毎に、ヒューズ回路の第１〜第４状態を一意に対応させて、カートリッジの誤装着を防止することができる。これによって、トナーカートリッジの形状を変更して誤装着できないようにする等の機械的な対策を行なう必要がなく、製造コストの低減を図ることができる。
【００７１】
以上、実施の形態を説明することにより本発明を説明したが、上記した実施の形態は例示であって、本発明は上記した実施の形態に限定されるものではなく、種々変更して実施することができる。
【符号の説明】
【００７２】
１００    画像形成装置
１１０    トナーカートリッジ制御基板
１１２    インターフェイス回路（ＩＦ回路）
１３０    ＣＰＵ
１３２    ＲＯＭ
１３４    ＲＡＭ
１３６    記録部
１３８    バス
１１４    Ｉ２Ｃ−ＩＦ部
１１６    検出部
１１８    ヒューズ溶断部
１２０、３０４    コネクタ
３００    トナーカートリッジ
３０２    被認証回路
【図１】
2015069009.tif 000003
【図２】
2015069009.tif 000004
【図３】
2015069009.tif 000005
【図４】
2015069009.tif 000006
【図５】
2015069009.tif 000007
【図６】
2015069009.tif 000008