(57)【要約】【課題】本発明の目的は、消費電力の少ないＦＦＳ方式の液晶表示パネルおよび液晶表示装置を提供することである。【解決手段】本発明に係る液晶表示パネルは、互いに対向配置されたＴＦＴアレイ基板１０１およびカラーフィルタ基板と、両基板間に封止された液晶と、を備えたＦＦＳ方式の液晶表示パネルである。ＴＦＴアレイ基板１０１は、絶縁性基板８と、絶縁性基板８上に設けられた複数のゲート配線と、絶縁性基板８上に、ゲート配線と交差するように設けられた複数のソース配線３と、交差位置近傍に設けられるチャネル層４と、チャネル層４に接続される透明画素電極５と、透明画素電極５およびソース配線３の上層にパッシベーション膜１０を介して設けられる透明コモン電極６と、を備える。透明コモン電極６には複数のスリット６ｓ１が設けられ、各スリット６ｓ１は、少なくとも一部が平面視でソース配線３と重なる。【選択図】図１
2015114568.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向配置された第１基板および第２基板と、
前記第１、第２基板の間に封止された液晶と、
を備えたＦＦＳ方式の液晶表示パネルであって、
第１基板は、
絶縁性基板と、
前記絶縁性基板上に設けられた複数のゲート配線と、
前記絶縁性基板上に、前記ゲート配線と交差するように設けられた複数のソース配線と、
前記ゲート配線と前記ソース配線の交差位置近傍に設けられるスイッチング素子と、
前記ゲート配線と前記ソース配線によって規定される複数のマトリックス状に配置された画素領域と、
前記スイッチング素子に接続される透明画素電極と、
前記透明画素電極および前記ソース配線の上層に絶縁膜を介して設けられ、前記透明画素電極と共に前記液晶を駆動する透明コモン電極と、を備え、
前記透明コモン電極には複数の第１スリットが設けられ、
各前記第１スリットは、少なくとも一部が平面視で前記ソース配線と重なる、
液晶表示パネル。
【請求項２】
前記第１スリットは、平面視で前記ソース配線と重なる位置にのみ設けられる、
請求項１に記載の液晶表示パネル。
【請求項３】
前記透明コモン電極には、平面視で前記透明画素電極と重なる位置に複数の第２スリットが設けられ、
前記第１スリットの幅は前記第２スリットの幅より大きい、
請求項１又は２に記載の液晶表示パネル。
【請求項４】
各前記第１スリットの平面視における前記ソース配線との重複面積、または隣接する
前記第１スリットの配置間隔はランダムである、
請求項１から３のいずれかに記載の液晶表示パネル。
【請求項５】
各前記第１スリットは、形状が異なるスリットが混在する、
請求項１から４のいずれかに記載の液晶表示パネル。
【請求項６】
請求項１から５のいずれかに記載の液晶表示パネルを備えた液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フリンジフィールドスッチング（Fringe Field Switching：ＦＦＳ）方式の液晶表示パネルおよび液晶表示装置に関する。
【背景技術】
【０００２】
近年、従来のブラウン管に代わって、液晶、エレクトロルミネセンス等の原理を利用した薄型で平面形状の表示パネルを有する新しい表示装置が多く使用されるようになった。これらの新しい表示装置の代表である液晶表示装置は、薄型、軽量だけでなく、低電圧駆動できるという特徴を有している。液晶表示装置は、２枚の基板の間に液晶層を形成する。片方の基板は、複数の画素がマトリックス状に配置されて表示領域を構成するアレイ基板であり、もう片方の基板がカラーフィルタ基板である。
【０００３】
特に、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）型液晶表示装置は、アレイ基板上の各画素にスイッチング素子であるＴＦＴが設けられ、各画素が独立して液晶層を駆動する電圧を保持できるので、クロストークの少ない高画質な表示が可能である。また、各画素には、ＴＦＴのＯＮ、ＯＦＦを制御するゲート配線（走査配線）と、画像データ入力用のソース配線（信号配線）が設けられている。各画素は、通常はゲート配線とソース配線に囲まれた領域が対応する。
【０００４】
インプレーンスイッチング（ＩＰＳ：In-Plane Switching）方式の液晶表示装置は、片側のアレイ基板に複数の透明画素電極と透明コモン電極（透明コモン電極）を交互に配置し、基板面に対して略横電界を印加して表示を行う方式である。ＩＰＳ方式は、通常のＴＮ（Twisted Nematic）方式と比較して、視野角特性に優れている利点がある。しかし、従来のＩＰＳ方式の液晶表示装置では、通常のＴＮ方式と比べて光透過率が小さいという欠点がある。
【０００５】
この欠点を改善した方式として、フリンジフィールドスイッチング（ＦＦＳ）方式が提案されている。ＦＦＳ方式の液晶表示装置は、液晶層にフリンジ電界（横電界と縦電界の両成分を含む斜め電界）を印加して表示を行う。ＦＦＳ方式の液晶表示装置では、透明画素電極と透明コモン電極が片側のアレイ基板上に形成されるという点でＩＰＳ方式と同様であるが、透明画素電極と透明コモン電極は絶縁膜を介して上下に重ねられる。通常、下層側は板状（複数の枝形状の場合もある）電極で、上層側は、電気的に共通に接続された複数の枝状電極部と、その間の隙間部とを有する櫛歯状電極からなる。
【０００６】
ＦＦＳ方式において、櫛歯状電極と板状電極の両者を透明導電膜により形成することにより、特に高い光透過率を実現することが可能となる。ＦＦＳ方式は上下電極間でフリンジ電界により液晶層を駆動するため、櫛歯状電極の隙間部でない枝状電極部上の液晶層も駆動することができる。透明画素電極と透明コモン電極を透明導電膜とすることにより、透明画素電極、および透明コモン電極上は殆ど光透過しないＩＰＳ方式よりも光透過率を向上させることができる。
【０００７】
ＦＦＳ方式の液晶表示装置は、大きく分けて２つの構造に分類される。第１の構造は、アレイ基板上において、コモン電位となる透明コモン電極が下層側に配置される板状電極により形成され、薄膜トランジスタを介して画素電位が書き込まれる透明画素電極が上層側に配置される櫛歯状電極により形成される構造である（例えば、特許文献１、２）。第２の構造は、アレイ基板上において、透明コモン電極と透明画素電極が前述の配置と逆のものである。すなわち、透明コモン電極が上層の櫛歯状電極により形成され、透明画素電極が下層の板状電極により形成される構造である（例えば、特許文献３）。なお、特許文献４においては、板状電極と櫛歯状電極の２つの電極をアレイ基板上に形成するのではなく、どちらか一方の電極をカラーフィルタ基板に形成する構成が開示されている。
【０００８】
上記第２の構造の場合、ブラックマトリックスを専ら隣接間画素の混色を防ぐことを目的として配置するのが一般的であった。すなわち、ソース配線幅と同程度あるいはソース配線幅よりも小さい線幅のブラックマトリックスをソース配線上に配置することが一般的であった。上記構成が可能となる理由は、透明コモン電極である櫛歯状電極をソース配線上に重ねて配置することで、ソース配線からの電界を遮蔽することが可能となるためである。すなわち、ソース配線からの電界による液晶配向乱れに起因するドメインの発生を防止できるためである。また、上記特許文献３によれば、ブラックマトリックス自体を設けない構造が開示されている。これらの構造を採用することによって、ソース配線の極近傍まで表示に寄与させ、光透過率の向上を図っている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−３１８１２号公報
【特許文献２】特開２００５−２３４５２５号公報
【特許文献３】特開２００８−１９１６６９号公報
【特許文献４】特開２００３−３２２８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかし、本発明者が鋭意検討を重ねたところ、ＦＦＳ方式の上記第２の構造の液晶表示装置において、ソース配線上に透明コモン電極を重ねる構造は、配線容量の増加によりパネル負荷を増加させるため、高解像度パネルや大型画面では、消費電力の増加の原因となることが分かった。
【００１１】
本発明は、上記の問題点に鑑みてなされたものであり、消費電力の少ないＦＦＳ方式の液晶表示パネルおよび液晶表示装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明に係る液晶表示パネルは、互いに対向配置された第１基板および第２基板と、第１、第２基板の間に封止された液晶と、を備えたＦＦＳ方式の液晶表示パネルであって、第１基板は、絶縁性基板と、絶縁性基板上に設けられた複数のゲート配線と、絶縁性基板上に、ゲート配線と交差するように設けられた複数のソース配線と、ゲート配線とソース配線の交差位置近傍に設けられるスイッチング素子と、ゲート配線とソース配線によって規定される複数のマトリックス状に配置された画素領域と、スイッチング素子に接続される透明画素電極と、透明画素電極およびソース配線の上層に絶縁膜を介して設けられ、透明画素電極と共に液晶を駆動する透明コモン電極と、を備え、透明コモン電極には複数の第１スリットが設けられ、各第１スリットは、少なくとも一部が平面視でソース配線と重なる。
【発明の効果】
【００１３】
本発明に係る液晶表示パネルは、互いに対向配置された第１基板および第２基板と、第１、第２基板の間に封止された液晶と、を備えたＦＦＳ方式の液晶表示パネルであって、第１基板は、絶縁性基板と、絶縁性基板上に設けられた複数のゲート配線と、絶縁性基板上に、ゲート配線と交差するように設けられた複数のソース配線と、ゲート配線とソース配線の交差位置近傍に設けられるスイッチング素子と、ゲート配線とソース配線によって規定される複数のマトリックス状に配置された画素領域と、スイッチング素子に接続される透明画素電極と、透明画素電極およびソース配線の上層に絶縁膜を介して設けられ、透明画素電極と共に液晶を駆動する透明コモン電極と、を備え、透明コモン電極には複数の第１スリットが設けられ、各第１スリットは、少なくとも一部が平面視でソース配線と重なる。スリットにより、ソース配線と透明コモン電極の重なり面積が小さくなるため、ソース配線の容量が軽減でき、パネル消費電力が軽減する。さらに、製造プロセスでパッシベーション膜に異物等が生じることで透明画素電極と透明コモン電極の絶縁性が維持できない場合でも、ソース配線と透明コモン電極とのショートを回避できるので、致命欠陥である線欠陥の発生率が低減し、歩留まりが向上する。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係る液晶表示パネルの平面図である。
【図２】図１のＡ−Ａ´断面図である。
【図３】図１のＢ−Ｂ´断面図である。
【図４】実施の形態１の変形例１に係る液晶表示パネルの平面図である。
【図５】図４のＣ−Ｃ´断面図である。
【図６】実施の形態１の変形例２に係る液晶表示パネルの平面図である。
【図７】図６のＤ−Ｄ´断面図である。
【図８】実施の形態１の変形例３に係る液晶表示パネルの平面図である。
【発明を実施するための形態】
【００１５】
＜Ａ．実施の形態１＞
＜Ａ−１．構成＞
図１は、実施の形態１に係る液晶表示装置が備えるＴＦＴアレイ基板１０１を部分拡大した模式的平面図であり、図２、３は図１の断面図である。ＴＦＴアレイ基板１０１は、カラーフィルタ基板（図示せず）と対になって液晶を封止し、ＦＦＳ方式の液晶パネルを構成する。
【００１６】
図１〜３に示すように、ＴＦＴアレイ基板１０１は、絶縁性基板８、ゲート電極１、ゲート絶縁膜９、チャネル層４、ソース配線３、ソース電極３１、ドレイン電極２、パッシベーション膜１０、透明コモン電極６、透明画素電極５を備えている。
【００１７】
絶縁性基板８には、ガラス基板や石英基板など、透過性を有する基板が用いられる。絶縁性基板８上には、ゲート電極１が設けられる。ゲート電極１を含む絶縁性基板８上にはゲート絶縁膜９が設けられる。
【００１８】
ゲート絶縁膜９上には、チャネル層４、ソース配線３、および透明画素電極５が設けられる。チャネル層４は、ゲート絶縁膜９を介してゲート電極１の直上に位置する。ソース配線３から分岐したソース電極３１がチャネル層４上に設けられる。ドレイン電極２は、チャネル層４およびゲート絶縁膜９の上に亘って設けられる。ゲート絶縁膜９、透明画素電極５、チャネル層４、ソース電極３１、ドレイン電極２、およびソース配線３の上には、パッシベーション膜１０が設けられる。パッシベーション膜１０の上に透明コモン電極６が設けられる。
【００１９】
図１，２に示すように、透明コモン電極６には、透明画素電極５上の領域に複数のスリット６ｓ２が形成されている他、ソース配線３上の領域に複数のスリット６ｓ１が形成されている。各スリット６ｓ１は、少なくともその一部が平面視でソース配線３と重複する。この構成により、ソース配線３と透明コモン電極６の重なり面積が小さくなるため、ソース配線３の容量が軽減でき、パネル消費電力が低減する。さらに、製造プロセスにおいてパッシベーション膜１０に異物などが生じ、透明画素電極５と透明コモン電極６の絶縁性が維持できない場合でも、ソース配線３と透明コモン電極６とのショートを回避できるので、致命欠陥である線欠陥の発生率が低減する。つまり、消費電力の低減と共に、線欠陥発生率を低減する高歩留でＦＦＳモードの液晶表示装置を実現することができる。なお、スリット６ｓ２は、透明画素電極５と透明コモン電極６の間で縦電界を発生させ、これにより液晶を駆動させるために設けられる。ＦＦＳモードの液晶表示パネルでは、このスリット６ｓ２を介した縦電界によって液晶を駆動させ、所望の透過率を得る。
【００２０】
＜Ａ−２．製造工程＞
次に、図１〜３に示すＴＦＴアレイ基板１０１の製造工程を説明する。
【００２１】
まず、絶縁性基板８上に、ゲート電極１およびゲート配線（図示せず）となる第１のメタル膜をＤＣマグネトロンを用いたスパッタリング法により形成する。第１のメタル膜は、Ｍｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａやこれらを主成分とする合金膜であればよい。その後パターニングを行い、ゲート電極１およびゲート配線を得る。
【００２２】
次に、プラズマＣＶＤ法によりゲート絶縁膜９を形成する。ゲート絶縁膜９にはシリコン窒化膜を用いることが一般的であるが、シリコン酸化膜やシリコン酸化窒化膜等であってもよい。
【００２３】
ゲート絶縁膜９の形成後、プラズマＣＶＤ法によりａ−Ｓｉ膜（アモルファスシリコン膜）を形成する。ａ−Ｓｉ膜は、チャネル層４を構成する真性半導体層と、リンなどを含んだ不純物半導体層の積層構造とすることが一般的である。不純物半導体層は、後述するソース電極３１およびドレイン電極２とのオーミックコンタクトを確保するためである。その後パターニングを行い、島状のａ−Ｓｉ膜としてチャネル層４を得る。
【００２４】
次に、ＤＣマグネトロンを用いたスパッタリング法により第２のメタル膜を形成する。第２のメタル膜はＭｏ、Ｃｒ、Ｗ、Ａｌ、Ｔａやこれらを主成分とする合金膜であればよい。その後パターニングを行い、ソース電極３１、ドレイン電極２、およびソース配線３を得る。ここで、ソース電極３１およびドレイン電極２とのオーミックコンタクトを得るための前記不純物半導体層は、マスク工数削減のためソース電極３１およびドレイン電極２をマスクにエッチングすることが一般的である。
【００２５】
ソース電極３１、ドレイン電極２、およびソース配線３の形成後、ＤＣマグネトロンを用いたスパッタリング法で透明画素電極５となる第１の透明性導電膜を形成する。第１の透明性導電膜は、ＩＴＯやＩＺＯ（Indium Zinc Oxide）等で構成することができる。その後パターニングを行い、透明画素電極５を得る。
【００２６】
透明画素電極５の形成後、プラズマＣＶＤ法によりパッシベーション膜１０を形成する。パッシベーション膜１０は、シリコン窒化膜、シリコン酸化膜、またはシリコン酸化窒化膜等により形成することができる。あるいは、厚膜化により絶縁性を確保するため、アクリル系やイミド系の有機樹脂膜を塗布することによってパッシベーション膜１０を形成しても良い。さらには、パッシベーション膜１０はシリコン窒化膜、シリコン酸化膜またはシリコン酸化窒化膜と、有機樹脂膜とを積層することにより構成しても良い。その後、第１のメタル膜、第２のメタル膜あるいは第１の透明性導電膜への導通をとるため、コンタクトホール（図示せず）を形成する。
【００２７】
コンタクトホールの形成後、透明コモン電極６となる第２の透明性導電膜を形成する。第２の透明性導電膜は、ＩＴＯやＩＺＯ等で構成することができる。その後、パターニングを行って透明コモン電極６を得る。このとき、ソース配線３上の透明コモン電極６にスリット６ｓ１を形成する他、透明画素電極５上の領域に複数のスリット６ｓ２を形成する。
【００２８】
＜Ａ−３．変形例＞
図４は、実施の形態１の変形例１に係るＴＦＴアレイ基板１０２を部分拡大した模式的平面図であり、図５は図４のＣ−Ｃ´断面図である。ＴＦＴアレイ基板１０１では、透明コモン電極６の各スリット６ｓ１は、その一部が平面視においてソース配線３と重なるものとした。しかし、変形例１に係るＴＦＴアレイ基板１０２では、各スリット６ｓ１の全部がソース配線３と重なるものとする。言い換えれば、透明コモン電極６のスリット６ｓ１をソース配線３上のみに配置する。それ以外の構成は、ＴＦＴアレイ基板１０１と同様である。上記の構成により、ソース配線３と透明コモン電極６が平面視で重なる面積がＴＦＴアレイ基板１０１の構成に比べてさらに軽減でき、さらなる低消費電力化が可能となる。
【００２９】
図６は、実施の形態１の変形例２に係るＴＦＴアレイ基板１０３を部分拡大した模式的平面図であり、図７は図６のＤ−Ｄ´断面図である。ＴＦＴアレイ基板１０３において、透明コモン電極６のソース配線３上に形成されるスリット６ｓ１の幅Ｌは、透明画素電極５上に形成されるスリット６ｓ２の幅Ｌ´より大きく設定されている。これにより、ソース配線３上のスリット６ｓ１中央の透過率が透明画素電極５上のスリット６ｓ２中央の透過率より低くなり、ソース配線３近傍の光漏れを抑制する。これにより、ＴＦＴアレイ基板１０１の効果に加えて、液晶パネルの高開口率化が可能となる。
【００３０】
図８は、実施の形態１の変形例３に係るＴＦＴアレイ基板１０４を部分拡大した模式的平面図である。ＴＦＴアレイ基板１０４の構成は、スリット６ｓ１が円形や多角形など多種多様な形状で形成され、平面視におけるソース配線３との重複面積や、隣接するスリット６ｓ１の間隔が不規則（ランダム）に配置される他は、ＴＦＴアレイ基板１０１と同様である。このような構成により、配置の規則性を崩し、設計の自由度が発生する。したがって、ＴＦＴアレイ基板１０１の効果に加え、画素を曲げるマルチドメイン画素への対応が可能になる。
【００３１】
＜Ａ−４．効果＞
実施の形態１に係る液晶表示パネルは、互いに対向配置されたＴＦＴアレイ基板１０１（第１基板）およびカラーフィルタ基板（第２基板）と、ＴＦＴアレイ基板１０１およびカラーフィルタ基板の間に封止された液晶と、を備えたＦＦＳ方式の液晶表示パネルである。ＴＦＴアレイ基板１０１は、絶縁性基板８と、絶縁性基板８上に設けられた複数のゲート配線と、絶縁性基板８上に、ゲート配線と交差するように設けられた複数のソース配線３と、ゲート配線とソース配線３の交差位置近傍に設けられるチャネル層４（スイッチング素子）と、ゲート配線とソース配線３によって規定される複数のマトリックス状に配置された画素領域と、チャネル層４に接続される透明画素電極５と、透明画素電極５およびソース配線３の上層にパッシベーション膜１０（絶縁膜）を介して設けられ、透明画素電極５と共に液晶を駆動する透明コモン電極６と、を備え、透明コモン電極６には複数のスリット６ｓ１（第１スリット）が設けられ、各スリット６ｓ１は、少なくとも一部が平面視でソース配線３と重なる。スリット６ｓ１により、ソース配線３と透明コモン電極６の重なり面積が小さくなるため、ソース配線３の容量が軽減でき、パネル消費電力が軽減する。さらに、製造プロセスでパッシベーション膜１０に異物等が生じることで透明画素電極５と透明コモン電極６の絶縁性が維持できない場合でも、ソース配線３と透明コモン電極６とのショートを回避できるので、致命欠陥である線欠陥の発生率が低減する。
【００３２】
また、スリット６ｓ１は、平面視でソース配線３と重なる位置にのみ設けられるものとすれば、ソース配線３と透明コモン電極６の重なり面積を一層小さくし、パネル消費電力が軽減することができる。
【００３３】
また、透明コモン電極６の、平面視で透明画素電極５と重なる位置に複数のスリット６ｓ２（第２スリット）を設け、スリット６ｓ１の幅Ｌをスリット６ｓ２の幅Ｌ´より大きくすれば、ソース配線３上のスリット６ｓ１中央の透過率が透明画素電極５上のスリット６ｓ２中央の透過率より低くなり、ソース配線３近傍の光漏れを抑制する。したがって、液晶パネルの高開口率化を図ることができる。
【００３４】
また、各スリット６ｓ１の平面視におけるソース配線３との重複面積、または隣接するスリット６ｓ１の間隔をランダムにすれば、配置の規則性が崩れ、設計の自由度が発生する。ため、画素を曲げるマルチドメイン画素への対応が可能になる。また、スリット６ｓ１に形状が異なるスリットが混在させることによっても、同様の効果を奏する。
【００３５】
また、実施の形態１の液晶表示装置は、上記の液晶表示パネルを備えることにより、消費電力の軽減等、上述した液晶表示パネルの効果を奏する。
【００３６】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００３７】
１  ゲート電極、２  ドレイン電極、３  ソース配線、４  チャネル層、５  透明画素電極、６  透明コモン電極、６ｓ１，６ｓ２  スリット、８  絶縁性基板、９  ゲート絶縁膜、１０  パッシベーション膜、３１  ソース電極、１０１〜１０４  ＴＦＴアレイ基板。
【図１】
2015114568.tif 000003
【図２】
2015114568.tif 000004
【図３】
2015114568.tif 000005
【図４】
2015114568.tif 000006
【図５】
2015114568.tif 000007
【図６】
2015114568.tif 000008
【図７】
2015114568.tif 000009
【図８】
2015114568.tif 000010