(57)【要約】【課題】第１の装置と通信可能な第２の装置が第１の装置にある起動用情報を用いて起動処理を行うことを可能とする。【解決手段】第１不揮発性記憶媒体を含む第１装置と、第１装置と接続され、第２不揮発性記憶媒体を含んだ第２装置とを含み、第２装置は、第２不揮発性記憶媒体に記憶された簡易起動用情報を用いた起動処理によって第１装置と通信可能となった状態において、第１装置から前記第１不揮発性記憶媒体へのアクセス可能を示す通知を受信したときに、第１不揮発性記憶媒体から得られる起動用情報を用いた起動処理を実行する通信装置である。【選択図】図５
2015014885.tif 000002
【特許請求の範囲】
【請求項１】
第１不揮発性記憶媒体を含む第１装置と、
前記第１装置と接続され、第２不揮発性記憶媒体を含んだ第２装置とを含み、
前記第２装置は、前記第２不揮発性記憶媒体に記憶された簡易起動用情報を用いた起動処理によって前記第１装置と通信可能となった状態において、前記第１装置から前記第１不揮発性記憶媒体へのアクセス可能を示す通知を受信したときに、前記第１不揮発性記憶媒体から得られる起動用情報を用いた起動処理を実行する
通信装置。
【請求項２】
前記第１装置は、第３不揮発性記憶媒体をさらに含み、前記第３不揮発性記憶媒体に記憶された簡易起動用情報を用いた起動処理によって前記第１不揮発性記憶媒体に記憶された前記第１装置用の起動用情報を取得可能な状態となり、前記第１不揮発性記憶媒体から得られた前記第１装置用の起動用情報を用いた起動処理によって前記第２装置と通信可能となったときに、前記第２装置に前記通知を送信する
請求項１に記載の通信装置。
【請求項３】
前記第３不揮発性記憶媒体に記憶された前記簡易起動用情報のサイズは、前記第１不揮発性記憶媒体に記憶された前記第１装置用の起動用情報のサイズより小さい
請求項２に記載の通信装置。
【請求項４】
前記第２不揮発性記憶媒体に記憶された前記簡易起動用情報のサイズは、前記第１不揮発性記憶媒体に記憶された前記起動用情報のサイズより小さい
請求項１から３のいずれか１項に記載の通信装置。
【請求項５】
第１不揮発性記憶媒体を含む第１装置と、前記第１装置と接続され、第２不揮発性記憶媒体を含んだ第２装置とを含む通信装置の起動方法であって、
前記第２装置が、前記第２不揮発性記憶媒体に記憶された簡易起動用情報を用いた起動処理によって前記第１装置と通信可能な通信可能状態となり、
前記通信可能状態において、前記第１装置から前記第１不揮発性記憶媒体へのアクセス可能を示す通知を受信したときに、前記第１不揮発性記憶媒体から得られる起動用情報を用いた起動処理を実行する
ことを含む通信装置の起動方法。
【請求項６】
前記第１装置は、前記第１装置に含まれる第３不揮発性記憶媒体に記憶された簡易起動用情報を用いた起動処理によって前記第１不揮発性記憶媒体に記憶された前記第１装置用の起動用情報を取得可能な状態となり、
前記第１不揮発性記憶媒体から得られた前記第１装置用の起動用情報を用いた起動処理によって前記第２装置と通信可能となったときに、前記第２装置に前記通知を送信する
ことをさらに含む請求項５に記載の通信装置の起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、通信装置に関する。
【背景技術】
【０００２】
通信装置の中には、「シャーシ型」又は「シェルフ型」と呼ばれる装置構成を有する通信装置がある。「シャーシ型」の通信装置は、装置本体が筐体とインタフェースモジュールとを備え、インタフェースモジュールに対して「カード」，「ボード」，「ユニット」と呼ばれる、特定の機能をそれぞれ有する複数の単位装置が接続される。接続された複数の単位装置がそれぞれの機能を用いた連携動作を行うことで、通信装置としての目的の機能を達成する。
【０００３】
シャーシ型の通信装置として、「機能部カード」と呼ばれる、通信装置が備えるべき機能を有する複数のカードと、「共通カード」と呼ばれる通信装置での共通な制御を司るカードとを備えた通信装置がある。
【０００４】
共通カードは、通信装置が備える複数の機能部カードのそれぞれの起動用情報を記憶した不揮発性記憶媒体を備えていた。一方、複数の機能部カードのそれぞれは、共通カードに記憶された起動用情報（マスタデータ）の複製（コピー）を記憶するフラッシュメモリを備えていた。そして、機能部カードは、フラッシュメモリに記憶された起動用情報の複製を用いて起動処理を行っていた。
【０００５】
共通カードに記憶された各機能部カードの起動用情報（マスタデータ）は、随時更新される。機能部カードは、機能部カード自身が備えるフラッシュメモリに記憶された起動用情報を用いて起動した後に、共通カードにアクセスして、機能部カード自身の起動用情報が更新されているか否かを確認していた。このとき、起動用情報が更新されている場合には、機能部カードは、不揮発性記憶媒体に記憶された更新後の起動用情報を取得し、フラッシュメモリに記憶された起動用情報を更新後の起動用情報で書き換えていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２８８２１５号公報
【特許文献２】特開２００４−３２６１４３号公報
【特許文献３】特開２００８−１８２３２７号公報
【特許文献４】特開２０１２−１０８８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、起動用情報の更新のために、フラッシュメモリに記憶された起動用情報を書き換える処理は、ある程度の時間を要していた。このため、或る機能部カードが、起動用情報の更新を認識してから書換後の起動用情報での起動処理が終了するまでの時間は短くなかった。このことは、各機能部カードの起動処理が正常に完了し、通信装置が正常な動作を行うことが可能となるまでに時間を要することを意味していた。
【０００８】
本開示は、第１装置と接続された第２装置が第１装置にある起動用情報を用いて起動処理を行うことを可能とする技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示は、第１不揮発性記憶媒体を含む第１装置と、
前記第１装置と接続され、第２不揮発性記憶媒体を含んだ第２装置とを含み、
前記第２装置は、前記第２不揮発性記憶媒体に記憶された簡易起動用情報を用いた起動処理によって前記第１装置と通信可能となった状態において、前記第１装置から前記第１不揮発性記憶媒体へのアクセス可能を示す通知を受信したときに、前記第１不揮発性記憶媒体から得られる起動用情報を用いた起動処理を実行する
通信装置である。
【発明の効果】
【００１０】
本開示によれば、第１装置と接続された第２装置が第１装置にある起動用情報を用いて起動処理を行うことが可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施形態における通信装置の例示である基地局装置の構成例を示す。
【図２】図２は、参考例に係る通信装置の構成例を示す。
【図３】図３は、図２に示した参考例における起動処理の説明図である。
【図４】図４は、図３に示した通信装置のＳＳＤに記憶されたカードＡのＦＰＧＡの起動用情報が更新された場合の動作を示す。
【図５】図５は、実施形態に係る通信装置の構成例を示す。
【図６】図６は、パワーオンリセット直後における通信装置の装置状態（状態１）の説明図である。
【図７】図７は、通信装置の状態２の説明図である。
【図８】図８は、通信装置の状態３の説明図である。
【図９】図９は、通信装置の状態４の説明図である。
【図１０】図１０は、通信装置の状態５の説明図である。
【図１１】図１１は、通信装置の状態６の説明図である。
【図１２】図１２は、通信装置の状態７の説明図である。
【図１３】図１３は、通信装置の状態８の説明図である。
【図１４】図１４は、通信装置の状態９の次の段階である状態１０の説明図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して本発明の実施形態について説明する。実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
【００１３】
＜基地局装置の構成＞
図１は、実施形態における通信装置の例示である基地局装置の構成例を示す。基地局装置は、「通信装置」の一例である。基地局装置１は、いわゆる「シャーシ型」の装置構成を有する。「シャーシ型」の装置は、「シェルフ型」とも呼ばれ、インタフェースモジュール（インタフェース装置）を備えた筐体と、インタフェースモジュールに接続される「単位装置」とを含む。
【００１４】
単位装置は、例えば、「カード」,「ボード」,「ユニット」と呼ばれ、特定の機能を有する回路チップ又は回路チップセットが搭載されている。回路チップは、プロセッサ，メモリ，プログラマブルロジックデバイス（ＰＬＤ），ＦＰＧＡ（Field Programmable Gate Array），集積回路のうち、少なくとも１つを含むことができる。
【００１５】
プロセッサは、例えば、ＣＰＵ（Central Processing Unit，ＭＰＵ（Micro Processing Unit）とも呼ばれる）やＤＳＰ(Digital Signal Processor)である。メモリは、ＲＡＭ（Random Access Memory），ＲＯＭ（Read Only Memory），ＥＥＰＲＯＭ（Electrically
Erasable Programmable Read-Only Memory），ハードディスク，フラッシュメモリ，Ｓ
ＳＤのような、揮発性記憶媒体及び不揮発性記憶媒体を含むことができる。集積回路は、ＬＳＩ(Large Scale IC）やＡＳＩＣ（Application Specific Integrated Circuit）を含むことができる。
【００１６】
複数の単位装置が、インタフェースモジュールに接続されることで、単位装置間が通信可能に接続される。単位装置間でデータが送受信されることによって、装置が目的とする機能を果たすことができる。
【００１７】
基地局装置１は、基地局としての機能を果たすために、例えば、以下のような複数の種類の単位装置（以下、「カード」と称する）を備える。すなわち、基地局装置１は、無線信号送受信装置インタフェースカード２と、共通カード３と、制御カード４と、ネットワークインタフェースカード５と、ベースバンド処理カード６と、スイッチカード７とを備える。
【００１８】
無線信号送受信装置インタフェースカード２は、アンテナ９からの無線信号を処理する無線信号送受信装置８と通信回線を介して接続され、無線信号送受信装置８と通信を行うためのインタフェース機能を司る。インタフェース規格として、例えば、ＣＰＲＩ（Common Public Radio Interface）に準拠したインタフェースが適用される。
【００１９】
図１では、基地局装置１の例示として、制御・ベースバンド部（BBU（Base Band Unit
）と呼ばれる）と、無線部（RRH（Remote Radio Head）と呼ばれる）とからなる基地局装置が図示されている。無線信号送受信装置８がＲＲＨに相当し、回線数に応じた数（少なくとも１つ）の無線信号送受信装置８が無線信号素受信装置インタフェースカード２に接続される。もっとも、基地局装置のタイプによっては、無線部（ＲＲＨ）が基地局装置の筐体内に収容されることもある。無線信号送受信装置８は、図示しない無線端末との無線通信を行う。
【００２０】
共通カード３は、基地局装置１に備えられた共通制御機能を司る。例えば、共通カード３は、基地局装置１全体の起動（ブートストラップ）や、基地局装置１に備えられた各種のファームウェアの起動用情報を記憶するＳＳＤ（Solid State Drive）を含む。ＳＳＤ
は、記憶媒体としてフラッシュメモリを用いるドライブ装置である。
【００２１】
基地局装置１には、単数又は複数の（少なくとも１つ）の制御カード４が備えられる。制御カード４は、基地局装置１の制御を行う。ネットワークインタフェースカード５は、基地局装置１が接続されたネットワーク（外部）との通信に係る信号を送受信する。ベースバンド処理カード６は、無線通信のためのベースバンド信号に係る処理を行う。基地局装置１には、回線数に応じて、複数のベースバンド処理カード６が搭載される。
【００２２】
スイッチカード７は、上記したカード間で行われるデータ通信（いわゆる内部通信）に係る信号のスイッチング機能を有する。例えば、スイッチカード７は、高速シリアルインタフェース規格の１つであるＳＲＩＯ（Serial Rapid IO）に従った仕様及び機能を備え
ることができる。
【００２３】
＜参考例＞
次に、通信装置の参考例について説明する。図２は、参考例に係る通信装置の構成例を示す。図２において、通信装置１０は、スイッチカード７を介して相互に接続された、共通カードＣと、機能部カードに相当するカードＡ及びカードＢとを備える。通信装置１０は、図１に示した基地局装置１に相当する。
【００２４】
共通カードＣは、例えば、図１に示した共通カード３であり、スイッチカード７は、図１に示したスイッチカード７である。カードＡ及びカードＢのそれぞれは、上記した無線信号送受信装置インタフェースカード２，制御カード４，ネットワークインタフェースカード５，ベースバンド処理カード６のいずれかである。このとき、カードＡとカードＢとは異なる種類のカードであっても良く、同種類のカードであっても良い。
【００２５】
カードＡは、フラッシュメモリ３１と、フラッシュメモリ３１に接続されたＰＬＤ３２と、ＰＬＤ３２にそれぞれ接続されたＦＰＧＡ３３及びＭＰＵ３４と、ＭＰＵ３４に接続された揮発性メモリ３５とを備える。カードＡのフラッシュメモリ３１は、ＦＰＧＡ３３の起動用情報と、ＭＰＵ３４の起動用情報とを記憶している。起動用情報は、ブートローダやファームウェアのような起動処理用のプログラム（起動用プログラム）と起動用プログラムの実行に際して使用されるデータを含む。
【００２６】
ＰＬＤ３２は、フラッシュメモリ３１からＦＰＧＡ３３の起動用情報を読み出してＦＰＧＡ３３に供給するともに、フラッシュメモリ３１からＭＰＵ３４の起動用情報を読み出してＭＰＵ３４に供給する供給装置として機能する。ＦＰＧＡ３３は、起動状態において、スイッチカード７を介した他のカードとの通信（データの送受信）処理を司る。ＭＰＵ３４は、ＦＰＧＡ３３を含むカードＡ全体の制御装置である。揮発性メモリ（例えばＲＡＭ）３５は、ＭＰＵ３４の作業領域として使用される。
【００２７】
カードＢは、カードＡと同様の構成を有し、フラッシュメモリ４１と、フラッシュメモリ４１に接続されたＰＬＤ４２と、ＰＬＤ４２にそれぞれ接続されたＦＰＧＡ４３及びＭＰＵ４４と、ＭＰＵ４４に接続された揮発性メモリ４５とを備える。カードＢのフラッシュメモリ４１は、ＦＰＧＡ４３の起動用情報と、ＭＰＵ４４の起動用情報とを記憶している。
【００２８】
ＰＬＤ４２は、フラッシュメモリ４１からＦＰＧＡ４３の起動用情報を読み出してＦＰＧＡ４３に供給するとともに、ＭＰＵ４４の起動用情報を読み出してＭＰＵ４４に供給する供給装置として機能する。ＦＰＧＡ４３は、起動状態において、スイッチカード７を介した他のカードとの通信（データの送受信）処理を司る。ＭＰＵ４４は、ＦＰＧＡ４３を含むカードＢ全体の制御装置である。揮発性メモリ（例えばＲＡＭ）４５は、ＭＰＵ４４の作業領域として使用される。
【００２９】
共通カードＣは、フラッシュメモリ２１と、フラッシュメモリ２１に接続されたＰＬＤ２２と、ＰＬＤ２２にそれぞれ接続されたＦＰＧＡ２３及びＭＰＵ２４と、ＭＰＵ２４に接続された揮発性メモリ２５と、ＦＰＧＡ２３と接続されたＳＳＤ２６とを備える。共通カードＣのフラッシュメモリ２１は、ＦＰＧＡ２３の起動用情報（起動用プログラム及びデータ）と、ＭＰＵ２４の起動用情報（起動用プログラム及びデータ）とを記憶している。
【００３０】
ＰＬＤ２２は、フラッシュメモリ２１からＦＰＧＡ２３の起動用情報を読み出してＦＰＧＡ２３に供給するとともに、ＭＰＵ２４の起動用情報を読み出してＭＰＵ２４に供給する供給装置として機能する。ＦＰＧＡ２３は、起動状態において、ＳＳＤ２６に対するアクセス（データの読み出し）処理や、スイッチカード７を介した他のカードとの通信（データの送受信）処理を司る。ＭＰＵ２４は、ＦＰＧＡ２３を含む共通カードＣ全体の制御装置である。揮発性メモリ（例えばＲＡＭ）２５は、ＭＰＵ２４の作業領域として使用される。
【００３１】
共通カードＣのＳＳＤ２６は、各フラッシュメモリ２１，３１及び４１に記憶されたＦＰＧＡ２３，３３，４３の起動用情報と、ＭＰＵ２４，３４，４４の起動用情報とを記憶
している。ＳＳＤ２６に記憶された起動用情報は、例えば、カードＡやカードＢの更新時に使用される。
【００３２】
図３は、図２に示した参考例における起動処理の説明図である。図３において、例えば、通信装置１０に対する電源投入、或いはパワーオンリセットのような、通信装置１０の起動トリガが発生すると、カードＡ，カードＢ及び共通カードＣのそれぞれにおいて、以下のような動作が行われる。
【００３３】
共通カードＣでは、ＰＬＤ２２がフラッシュメモリ２１からＦＰＧＡ２３及びＭＰＵ２４の起動用情報を読み出す（図３＜１＞）。ＰＬＤ２２は、ＦＰＧＡ２３の起動用情報をＦＰＧＡ２３に供給するとともに（図３＜２＞）、ＭＰＵ２４の起動用情報をＭＰＵ２４に供給する（図３＜３＞）。ＦＰＧＡ２３及びＭＰＵ２４のそれぞれは、起動用情報を用いた起動処理（ブートストラップ）を行う。起動処理によって、ＦＰＧＡ２３及びＭＰＵ２４は、共通カードＣが有する本来の機能を果たすための処理を実行可能な状態となる。ＦＰＧＡ２３の起動によって、共通カードＣは、スイッチカード７を用いてデータを送受信可能な状態となる。
【００３４】
カードＡでは、ＰＬＤ３２がフラッシュメモリ３１からＦＰＧＡ３３及びＭＰＵ３４の起動用情報を読み出す（図３＜４＞）。ＰＬＤ３２は、ＦＰＧＡ３３の起動用情報をＦＰＧＡ３３に供給するとともに（図３＜５＞）、ＭＰＵ３４の起動用情報をＭＰＵ３４に供給する（図３＜６＞）。ＦＰＧＡ３３及びＭＰＵ３４のそれぞれは、起動用情報を用いた起動処理（初期設定）を行う。起動処理によって、ＦＰＧＡ３３及びＭＰＵ３４は、カードＡが有する本来の機能を果たすための処理を実行可能な状態となる。ＦＰＧＡ３３の起動によって、カードＡは、スイッチカード７を用いてデータを送受信可能な状態となる。
【００３５】
カードＢでは、カードＡと同様の処理が行われる。すなわち、ＰＬＤ４２がフラッシュメモリ４１からＦＰＧＡ４３及びＭＰＵ４４の起動用情報を読み出す（図３＜７＞）。ＰＬＤ４２は、起動用情報をＦＰＧＡ４３及びＭＰＵ４４に供給する（図３＜８＞，＜９＞）。ＦＰＧＡ４３及びＭＰＵ４４のそれぞれは、起動用情報を用いた起動処理（初期設定）を行うことによって、カードＢが有する本来の機能を果たすための処理を実行可能な状態となる。ＦＰＧＡ４３の起動によって、カードＢは、スイッチカード７を用いてデータを送受信可能な状態となる。
【００３６】
上記した共通カードＣ，カードＡ，カードＢでの起動処理は、並列に且つ他のカードから独立した状態で実行される。なお、各カードＡ〜ＣにおけるＦＰＧＡ及びＭＰＵに対する起動用情報の供給順序は逆でも良い。
【００３７】
ＳＳＤ２６に記憶された各カードの起動用情報は、マスタデータであり、各カードのフラッシュメモリに記憶される起動用情報は、マスタデータの複製である。このため、ＳＳＤ２６に記憶された、或るカード用の起動用情報のファイルが更新された場合には、通信装置１０、又は或るカードのリセット時に、ＳＳＤ２６に記憶されたファイルで、当該或るカードのフラッシュメモリに記憶された起動用情報が更新される（書換が行われる）。
【００３８】
図４は、図３に示した通信装置１０のＳＳＤ２６に記憶されたカードＡのＦＰＧＡ３３の起動用情報のファイル（“カードＡ＿ＦＰＧＡ”）が更新された場合の動作を示す。通信装置１０がリセットされたとき、カードＡでは、上記した起動処理の後、ＭＰＵ３４が、ＦＰＧＡ３３，スイッチカード７及びＦＰＧＡ２３を介して、ＳＳＤ２６に記憶されたＦＰＧＡ３３の起動用情報にアクセスする。
【００３９】
ＭＰＵ３４のアクセスを受けて、更新に係るＦＰＧＡ３３の起動用情報のファイルがＳ
ＳＤ２６から読み出され（図４＜１＞）、ＦＰＧＡ２３に渡される。ＦＰＧＡ２３は、当該ファイルを、スイッチカード７を介してカードＡのＦＰＧＡ３３に送る（図４＜２＞，＜３＞）。ＦＰＧＡ３３は、当該ファイルをＭＰＵ３４に渡す（図４＜４＞）。
【００４０】
ＭＰＵ３４は、ＰＬＤ３２を介してフラッシュメモリ３１からＦＰＧＡ３３の起動用情報を読み出し、ＳＳＤ２６から得られた起動用情報と比較する。このとき、起動用情報の差分が発見された場合には、ＭＰＵ３４は、ＳＳＤ２６から得られた起動用情報で、フラッシュメモリ３１のＦＰＧＡ３３の起動用情報を上書きする（図４＜５＞，＜６＞）。これによって、フラッシュメモリ３１に記憶されたＦＰＧＡ３３の起動用情報が更新される。
【００４１】
そして、カードＡでは、フラッシュメモリ３１に記憶された更新後のＦＰＧＡ３３の起動用情報を用いた起動処理（再起動処理）が実行される（図３＜４＞，＜５＞，＜６＞と同じ動作）。以上のような更新確認処理によって、ＳＳＤ２６におけるＦＰＧＡ３３の起動用情報の更新が、対応するカードＡにて反映される。
【００４２】
なお、リセット時には、ＦＰＧＡ３３だけでなくＭＰＵ３４を対象とした、ＳＳＤ２６に記憶された起動用情報の更新確認処理も行われる。また、更新確認処理は、カードＡだけでなく、カードＢ及び共通カードＣでも同様に実行される。
【００４３】
しかしながら、参考例では、以下のような問題があった。ＳＳＤ２６にて、カードＡ〜Ｃの起動用情報を記憶しているにもかかわらず、カードＡ〜Ｃのそれぞれも、起動用情報を記憶したフラッシュメモリ２１，３１，４１を有している。これには以下の理由がある。
【００４４】
すなわち、ＳＳＤ２６にアクセスするには、共通カードＣのＦＰＧＡ２３が起動状態でなければならない。このため、共通カードＣは、ＦＰＧＡ２３の起動用情報を記憶したフラッシュメモリ２１を備える。同様に、各カードＡ及びＢにおいても、ＦＰＧＡ３３，４３が起動状態でなければ、スイッチカード７を介してＳＳＤ２６にアクセスすることができない。このため、カードＡ，カードＢは、ＦＰＧＡ３３，４３の起動用情報を記憶したフラッシュメモリ３１，４１を備えている。
【００４５】
しかしながら、上記したように、カードＡは、フラッシュメモリ３１に記憶された起動用情報で起動した後に、ＳＳＤ２６にアクセスして更新確認処理を行い、起動用情報の更新を発見（検出）すると、フラッシュメモリ３１の起動用情報の更新（書換）を行う。そして、フラッシュメモリ３１に記憶された更新後の起動用情報を用いた起動処理（再起動）が行われる。カードＢ及び共通カードＣでも同様である。
【００４６】
フラッシュメモリの書換には長い時間を要する。このため、各カードが書換を終えて再起動処理を行い、各カードが正常な通常動作を行うことが可能な状態、すなわち、通信装置が正常な通常動作を行うことが可能な状態に至るまでには、長い時間を要していた。
【００４７】
また、フラッシュメモリの記憶容量当たりの価格（いわゆるビット単価）は高価であるため、各カードに搭載するフラッシュメモリの記憶容量を抑えることで、カードのコストを削減することができることが好ましい。以下に説明する実施形態に係る通信装置は、上記のような事情に鑑みなされている。
【００４８】
＜実施形態＞
図５は、実施形態に係る通信装置１０Ａの構成例を示す。図５において、通信装置１０Ａは、共通カード＃Ｃと、スイッチカード７を介して相互に接続された、複数の機能部カ
ードとしての複数のカード＃１，＃２，・・・，＃ｎ（ｎは自然数）とを備える。通信装置１０Ａは、図１に示した基地局装置１に相当する。図５中の矢印は、構成要素間でやりとりされるデータの方向を示す。共通カード＃Ｃは「第１装置」の一例であり、複数のカード＃１〜＃ｎのそれぞれは、「第２装置」の一例である。
【００４９】
共通カード＃Ｃは、例えば、図１に示した共通カード３であり、スイッチカード７は、図１に示したスイッチカード７である。スイッチカード７は、ＳＲＩＯ（Serial Rapid IO）のような高速伝送プロトコルによって高速なデータ伝送を行うことができる。
【００５０】
複数のカード＃１，＃２，・・・，＃ｎのそれぞれは、上記した無線信号送受信装置インタフェースカード２，制御カード４，ネットワークインタフェースカード５，ベースバンド処理カード６のいずれかである。複数のカード＃１，＃２，・・・，＃ｎは、複数の制御カード４や、複数のベースバンド処理カード６を含むことができる。但し、機能部カードの種類は、図１に示したものに限られない。
【００５１】
共通カード＃Ｃは、フラッシュメモリ５１と、フラッシュメモリ５１に接続されたＰＬＤ５２と、ＰＬＤ５２にそれぞれ接続されたＦＰＧＡ５３及びＭＰＵ５４と、ＭＰＵ５４に接続された揮発性メモリ５５と、ＦＰＧＡ５３と接続されたＳＳＤ５６とを備える。
【００５２】
ＳＳＤ５６は、共通カード＃Ｃ及び複数のカード＃１，＃２，・・・，＃ｎのそれぞれにおけるＦＰＧＡ及びＭＰＵの通常起動用の起動用情報のファイルを記憶している。共通カード＃Ｃの起動用情報として、ＦＰＧＡ５３の起動用情報“カード＃ＣＦＰＧＡ”と、ＭＰＵ５４の起動用情報“カード＃ＣＭＰＵ”とが記憶されている。起動用情報“カード＃ＣＦＰＧＡ”及び“カード＃ＣＭＰＵ”のそれぞれは、参考例（図２）における起動用情報“カードＣ＿ＦＰＧＡ”及び“カードＣ＿ＭＰＵ”に相当する。ＳＳＤ５６は、「第１不揮発性記憶媒体」の一例である。
【００５３】
また、ＳＳＤ５６は、カード＃１〜＃ｎのそれぞれが備えるＦＰＧＡ及びＭＰＵの起動用情報のファイルを記憶している。例えば、カード＃１の起動用情報として、カード＃１が備えるＦＰＧＡ６３の起動用情報“カード＃１ＦＰＧＡ”と、カード＃１が備えるＭＰＵ６４の起動用情報“カード＃１ＭＰＵ”とが記憶されている。さらに、カード＃２〜＃ｎのそれぞれが備えるＦＰＧＡ及びＭＰＵ用の起動用情報が記憶されている。起動用情報“カード＃１ＦＰＧＡ”及び“カード＃１ＭＰＵ”は、参考例（図２）における起動用情報“カードＡ＿ＦＰＧＡ”及び“カードＡ＿ＭＰＵ”に相当する。他のカード＃２〜＃ｎに係る起動用情報も同様である。
【００５４】
フラッシュメモリ５１は、ＦＰＧＡ５３の簡易起動用情報である“ＳＳＤ−ＦＰＧＡ”と、ＭＰＵ５４の簡易起動用情報である“ＳＳＤ−ＭＰＵ”とを記憶している。簡易起動用情報“ＳＳＤ−ＦＰＧＡ”は、ＦＰＧＡ５３が起動によって備える機能をＳＳＤ５６へのアクセス機能とＭＰＵ５４とのインタフェース機能とに限定したプログラム及びデータである。簡易起動用情報“ＳＳＤ−ＭＰＵ”は、ＭＰＵ５４が起動によって備える機能をＳＳＤ５６にアクセスして共通カード＃Ｃ用の起動用情報を得る機能に限定したプログラム及びデータである。フラッシュメモリ５１は、「第３不揮発性記憶媒体」の一例である。
【００５５】
簡易起動用情報“ＳＳＤ−ＦＰＧＡ”及び“ＳＳＤ−ＭＰＵ”に基づいて起動したＦＰＧＡ５３及びＭＰＵ５４が有する機能は、ＦＰＧＡ５３及びＭＰＵ５４が起動用情報“カード＃ＣＦＰＧＡ”及び“カード＃ＣＭＰＵ”で起動した場合に備える機能よりも少ない。機能が限定されることによって、簡易起動用情報“ＳＳＤ−ＦＰＧＡ”及び“ＳＳＤ−ＭＰＵ”のデータサイズは、起動用情報“カード＃ＣＦＰＧＡ”及び“カード＃ＣＭＰＵ
”のデータサイズより小さくなる。これによって、共通カード＃Ｃが備えるフラッシュメモリ５１の記憶容量を削減することができ、共通カード＃Ｃのコストを抑えることができる。
【００５６】
カード＃１は、フラッシュメモリ６１と、フラッシュメモリ６１に接続されたＰＬＤ６２と、ＰＬＤ６２にそれぞれ接続されたＦＰＧＡ６３及びＭＰＵ６４と、ＭＰＵ６４に接続された揮発性メモリ６５とを備える。カード＃１のフラッシュメモリ６１は、ＦＰＧＡ６３の簡易起動用情報である“ＳＷ−ＦＰＧＡ”と、ＭＰＵ６４の簡易起動用情報である“ＳＷ−ＭＰＵ”とを記憶している。
【００５７】
簡易起動用情報“ＳＷ−ＦＰＧＡ”は、ＦＰＧＡ６３が起動によって備える機能をスイッチカード７（ＳＩＲＯ）へのアクセス機能と、ＭＰＵ６４とのインタフェース機能とに限定したプログラム及びデータである。一方、簡易起動用情報“ＳＷ−ＭＰＵ”は、ＭＰＵ６４が起動によって備える機能をＳＳＤ５６に記憶されたカード＃１の起動用情報を取得するための機能に限定したプログラム及びデータである。
【００５８】
カード＃２は、カード＃１と同様の構成を備える。カード＃２は、カード＃１におけるフラッシュメモリ６１，ＰＬＤ６２，ＦＰＧＡ６３，ＭＰＵ６４及び揮発性メモリ６５に対応するフラッシュメモリ７１，ＰＬＤ７２，ＦＰＧＡ７３，ＭＰＵ７４及び揮発性メモリ７５を備えている。フラッシュメモリ７１には、ＦＰＧＡ７３用の簡易起動用情報“ＳＷ−ＦＰＧＡ”が記憶されるとともに、ＭＰＵ７４用の簡易起動用情報“ＳＷ−ＭＰＵ”が記憶されている。
【００５９】
カード＃ｎも、カード＃１と同様の構成を備える。カード＃ｎは、カード＃１におけるフラッシュメモリ６１，ＰＬＤ６２，ＦＰＧＡ６３，ＭＰＵ６４及び揮発性メモリ６５に対応するフラッシュメモリ８１，ＰＬＤ８２，ＦＰＧＡ８３，ＭＰＵ８４及び揮発性メモリ８５を備えている。フラッシュメモリ８１には、ＦＰＧＡ８３用の簡易起動用情報“ＳＷ−ＦＰＧＡ”が記憶されるとともに、ＭＰＵ８４用の簡易起動用情報“ＳＷ−ＭＰＵ”が記憶されている。フラッシュメモリ６１，７１，８１のそれぞれは、「第２不揮発性記憶媒体」の一例である。
【００６０】
簡易起動用情報“ＳＷ−ＦＰＧＡ”及び“ＳＷ−ＭＰＵ”のデータサイズは、機能の限定によって、起動用情報“カード＃１ＦＰＧＡ”及び“カード＃１ＭＰＵ”のデータサイズより小さくなっている。これによって、カード＃１が備えるフラッシュメモリ６１の記憶容量を削減することができ、カード＃１のコストが抑えられる。同様の理由で、各カード＃２〜＃ｎのフラッシュメモリの記憶容量の削減、及びコスト抑制を図ることができる。
【００６１】
＜＜動作例＞＞
以下、通信装置１０Ａにおける、パワーオンリセット後の動作について説明する。
【００６２】
（状態１）
図６は、パワーオンリセット直後における通信装置１０Ａの装置状態（状態１）の説明図である。図６において、共通カード＃Ｃでは、ＰＬＤ５２がフラッシュメモリ５１から簡易起動用情報“ＳＳＤ−ＦＰＧＡ”を読み出し（図６＜１＞）、ＦＰＧＡ５３に供給する（図６＜２＞）。ＦＰＧＡ５３は、簡易起動用情報“ＳＳＤ−ＦＰＧＡ”に基づいて起動処理を行い、ＳＳＤ５６へのアクセス機能と、ＭＰＵ５４とのインタフェース機能とを備えた状態となる。
【００６３】
また、ＰＬＤ５２は、フラッシュメモリ５１から簡易起動用情報“ＳＳＤ−ＭＰＵ”を
読み出し（図６＜３＞）、ＭＰＵ５４に供給する（図６＜４＞）。ＭＰＵ５４は、簡易起動用情報“ＳＳＤ−ＭＰＵ”に基づく起動処理を行う。これによって、ＭＰＵ５４は、ＳＳＤ５６にアクセスして共通カード＃Ｃ用の起動用情報を得る機能を備えた状態となる。なお、ＦＰＧＡ５３及びＭＰＵ５４に対する簡易起動用情報の供給順序は逆であっても良い。
【００６４】
一方、各カード＃１〜＃ｎでは、以下の動作が行われる。代表してカード＃１の動作について説明する。図６に示すように、ＰＬＤ６２がフラッシュメモリ６１から簡易起動用情報“ＳＷ−ＦＰＧＡ”を読み出し（図６＜５＞）、ＦＰＧＡ６３に供給する（図６＜６＞）。ＦＰＧＡ６３は、簡易起動用情報“ＳＷ−ＦＰＧＡ”に基づく起動処理を行い、スイッチカード７へのアクセス機能（カード間通信機能）と、ＭＰＵ６４とのインタフェース機能とを備えた状態となる。
【００６５】
また、ＰＬＤ６２は、フラッシュメモリ６１から簡易起動用情報“ＳＷ−ＭＰＵ”を読み出し（図６＜７＞）、ＭＰＵ６４に供給する（図６＜８＞）。ＭＰＵ６４は、簡易起動用情報“ＳＷ−ＭＰＵ”に基づく起動処理を行う。これによって、ＭＰＵ６４は、ＳＳＤ５６にアクセスしてカード＃１用の起動用情報を得る機能を備えた状態となる。なお、ＦＰＧＡ６３及びＭＰＵ６４に対する簡易起動用情報の供給順序は逆であっても良い。
【００６６】
（状態２）
図７は、通信装置１０Ａにおける、状態１の次の段階である状態２の説明図である。“ＳＳＤ−ＭＰＵ”に基づいて起動したＭＰＵ５４は、ＦＰＧＡ５３に対し、ＳＳＤ５６に記憶されたＦＰＧＡ５４用の起動用情報“カード＃ＣＦＰＧＡ”の読み出しを指示する（図７＜１＞）。ＦＰＧＡ５３は、ＭＰＵ５４の指示に従って、ＳＳＤ５６にアクセスし（図７＜２＞）、ＳＳＤ５６から読み出された起動用情報“カード＃ＣＦＰＧＡ”を受け取る（図７＜３＞）。ＭＰＵ５４は、ＦＰＧＡ５３から起動用情報“カード＃ＣＦＰＧＡ”を受け取り（図７＜４＞）、揮発性メモリ５５に記憶する（図７＜５＞）。
【００６７】
（状態３）
図８は、通信装置１０Ａにおける、状態２の次の段階である状態３の説明図である。図８に示すように、ＭＰＵ５４は、ＦＰＧＡ５３をリセットして、ＦＰＧＡ５３をコンフィグレーションの無い状態にする（図８＜１＞）。
【００６８】
（状態４）
図９は、通信装置１０Ａにおける、状態３の次の状態である状態４の説明図である。図９に示すように、ＭＰＵ５４は、揮発性メモリ５５から起動用情報“カード＃ＣＦＰＧＡ”を読み出して（図９＜１＞）、ＰＬＤ５２に渡す（図９＜２＞）。
【００６９】
ＰＬＤ５２は、簡易起動用情報“ＳＳＤ−ＦＰＧＡ”をＦＰＧＡ５３に供給するためのラインを有しており、起動用情報“カード＃ＣＦＰＧＡ”が、当該ラインに載せられて、ＦＰＧＡ５３に供給される（図９＜３＞）。ＦＰＧＡ５３は、起動用情報“カード＃ＣＦＰＧＡ”に基づく起動処理を行い、ＦＰＧＡ５３が本来有すべき機能（フル機能）を備えた状態となる。このとき、ＦＰＧＡ５３は、スイッチカード７に対するアクセス機能（カード間通信機能）を備える。
【００７０】
（状態５）
図１０は、通信装置１０Ａにおける、状態４の次の状態である状態５の説明図である。図１０において、ＭＰＵ５４は、ＦＰＧＡ５３に対して、ＭＰＵ５４の起動用情報“カード＃ＣＭＰＵ”の読み出し指示を与える（図１０＜１＞）。ＦＰＧＡ５３は、指示に応じて、ＳＳＤ５６にアクセスし（図１０＜２＞）、起動用情報“カード＃ＣＭＰＵ”を受け
取る（図１０＜３＞）。
【００７１】
ＭＰＵ５４は、ＦＰＧＡ５３から起動用情報“カード＃ＣＭＰＵ”を受け取り（図１０＜４＞）、当該起動用情報に基づく起動処理を行う。これによって、ＭＰＵ５４は、ＭＰＵ５４が本来備えるべき機能（フル機能）を備えた状態となる。ＭＰＵ５４がフル機能を備えた状態となった時点で、共通カード＃Ｃは、フル機能が実装された状態となる。
【００７２】
（状態６）
図１１は、通信装置１０Ａにおける、状態５の次の段階である状態６の説明図である。図１１において、ＭＰＵ５４は、カード＃１に向けてＳＳＤ５６から起動用情報を読み出し可能な状態であることを示す通知（「読み出し可能通知」と称する）を発行し、ＦＰＧＡ５４に与える（図１１＜１＞）。
【００７３】
ＦＰＧＡ５４は、読み出し可能通知をスイッチカード７へ送出する（図１１＜２＞）。読み出し可能通知は、スイッチカード７を経由して、カード＃１のＦＰＧＡ６３で受信される（図１１＜３＞））。ＦＰＧＡ６３は、読み出し可能通知をＭＰＵ６４に渡す（図１１＜４＞）。これによって、ＭＰＵ６４は、ＳＳＤ５６から起動用情報を得ることが可能であることを認識する。
【００７４】
（状態７）
図１２は、通信装置１０Ａにおける、状態６の次の段階である状態７の説明図である。図１２において、カード＃１のＭＰＵ６４は、ＳＳＤ５６から起動用情報“カード＃１ＦＰＧＡ”の読み出し指示をＦＰＧＡ６３に与える（図１２＜１＞）。ＦＰＧＡ６４は、読み出し指示をスイッチカード７に送出する（図１２＜２＞）。読み出し指示は、スイッチカード７を経由してＦＰＧＡ５３で受信される（図１２＜３＞）。
【００７５】
ＦＰＧＡ５３は、読み出し指示に基づいてＳＳＤ５６にアクセスし（図１２＜４＞）、ＳＳＤ５６から読み出される起動用情報“カード＃１ＦＰＧＡ”を受け取る（図１２＜５＞）。ＦＰＧＡ５３は、起動用情報“カード＃１ＦＰＧＡ”をスイッチカード７経由でＦＰＧＡ６３に送る（図１２＜６＞）。ＦＰＧＡ６３は、起動用情報“カード＃１ＦＰＧＡ”をスイッチカード７から受け取り（図１２＜７＞）、ＭＰＵ６４に渡す（図１２＜８＞）。ＭＰＵ６４は、起動用情報“カード＃１ＦＰＧＡ”を揮発性メモリ６５に格納する（図１２＜９＞）。
【００７６】
（状態８）
図１３は、通信装置１０Ａにおける、状態７の次の段階である状態８の説明図である。図１３において、カード＃１のＭＰＵ６４は、ＦＰＧＡ５３のリセットを行う（図１３＜１＞）。続いて、ＭＰＵ６４は、揮発性メモリ６５から起動用情報“カード＃１ＦＰＧＡ”を読み出し（図１３＜２＞）、ＦＰＧＡ６３のコンフィグレーションを起動用情報“カード＃１ＦＰＧＡ”に基づいて書き換える（図１３＜３＞）。このようにして、ＦＰＧＡ６３の起動用情報“カード＃１ＦＰＧＡ”に基づく起動処理が行われ、ＦＰＧＡ６３が本来的に備えるべき機能（フル機能）を備えた状態となる。
【００７７】
（状態９）
通信装置１０Ａにおける、状態８の次の段階である状態９を説明する。状態９における動作は、図１２に示した動作とほぼ同様である。カード＃１のＭＰＵ６４は、ＳＳＤ５６から起動用情報“カード＃１ＭＰＵ”の読み出し指示をＦＰＧＡ６３に与える（図１２＜１＞参照）。ＦＰＧＡ６３は、読み出し指示をスイッチカード７に送出する（図１２＜２＞参照）。読み出し指示は、スイッチカード７を経由してＦＰＧＡ５３で受信される（図１２＜３＞参照）。
【００７８】
ＦＰＧＡ５３は、読み出し指示に基づいてＳＳＤ５６にアクセスし（図１２＜４＞参照）、ＳＳＤ５６から読み出される起動用情報“カード＃１ＭＰＵ ”を受け取る（図１２
＜５＞参照）。ＦＰＧＡ５３は、起動用情報“カード＃１ＭＰＵ”をスイッチカード７経由でＦＰＧＡ６３に送る（図１２＜６＞参照）。ＦＰＧＡ６３は、起動用情報“カード＃１ＭＰＵ”をスイッチカード７から受け取り（図１２＜７＞参照）、ＭＰＵ６４に渡す（図１２＜８＞参照）。ＭＰＵ６４は、起動用情報“カード＃１ＭＰＵ”に基づく起動処理を行い、ＭＰＵ６４が本来備えるべき機能（フル機能）を備えた状態となる。
【００７９】
但し、上記状態９の動作に代えて、状態７において、ＭＰＵ６４が、起動用情報“カード＃１ＦＰＧＡ”とともに起動用情報“カード＃１ＭＰＵ”をＳＳＤ５６から取得し、当該起動用情報“カード＃１ＭＰＵ”を用いて起動処理を行うようにしても良い。以上のようにして、ＦＰＧＡ６３及びＭＰＵ６４がフル機能を備える状態となり、カード＃１がフル機能を備えた状態となる。
【００８０】
（状態１０）
図１４は、状態１０の説明図である。カード＃１がフル機能を備えた状態になると、残りのカード＃２〜＃ｎのそれぞれに対して、状態６〜９と同じ動作が行われる。これによって、各カード＃２〜＃ｎにおけるＦＰＧＡ及びＭＰＵがフル機能を備えた状態となり、各カード＃２〜＃ｎがフル機能を備えた状態となる。これによって、通信装置１０Ａが、正常な通常動作を実行可能な状態となる。
【００８１】
＜実施形態の作用効果＞
上記した実施形態によれば、各カード＃１〜＃ｎは、共通カード＃Ｃが備えるＳＳＤ５６に記憶された起動用情報を用いて起動処理を行うことができる。このため、参考例のような、各カード＃１〜＃ｎにおけるフラッシュメモリの書き込み又は書換が回避される。この結果、各カード＃１〜＃ｎのそれぞれが正常に起動し、通常動作を行うことが可能となるまでの時間は、参考例に比べて短縮される。すなわち、通信装置１０Ａの電源投入時やパワーオンリセット時に、正常動作を行うことが可能な状態となるまでの時間を短縮化することができる。
【００８２】
また、共通カード＃Ｃ及び各カード＃１〜＃ｎのそれぞれが備えるフラッシュメモリには、本来の起動用情報のデータ容量（サイズ）よりも小さいサイズの簡易起動用情報が記憶される。これによって、フラッシュメモリの記憶容量を削減し、カードのコストを抑えることが可能となる。
【００８３】
＜変形例＞
なお、上述した実施形態では、カード＃１〜＃ｎのそれぞれが、二つの制御装置（ＦＰＧＡとＭＰＵ）とを備える構成を例示したが、カード＃１〜＃ｎが備える、起動処理のための起動用情報を要する制御装置の数は、カードの機能に応じて適宜設定される。
【００８４】
また、実施形態では、共通カード＃ＣがＦＰＧＡ５３とＭＰＵ５４とを備える構成を例示したが、共通カード＃ＣがＦＰＧＡ５３を備えない場合もあり得る。ＦＰＧＡ５３が省略される場合、状態１におけるＦＰＧＡ５３の簡易起動用情報を用いた起動処理、状態３及び状態４での処理が省略される。
【００８５】
なお、上記の説明では、シャーシ型の通信装置について説明したが、「通信装置」はシャーシ型の通信装置に限定されない。すなわち、シャーシ型以外の通信装置において、第１の装置と、第１の装置と通信可能な第２の装置を備え、第２の装置が第１の装置に記憶された起動用情報を用いて起動処理を行うような通信装置に対して、実施形態に係る構成
を適用することができる。
【符号の説明】
【００８６】
＃１〜＃ｎ・・・カード
＃Ｃ・・・共通カード
１・・・基地局装置
２・・・無線信号送受信装置インタフェースカード
３・・・共通カード
４・・・制御カード
５・・・ネットワークインタフェースカード
６・・・ベースバンド処理カード
７・・・スイッチカード
８・・・無線信号送受信装置
９・・・アンテナ
１０Ａ・・・通信装置
５１，６１，７１，８１・・・フラッシュメモリ
５２，６２，７２，８２・・・ＰＬＤ
５３，６３，７３，８３・・・ＦＰＧＡ
５４，６４，７４，８４・・・ＭＰＵ
５５，６５，７５，８５・・・揮発性メモリ
５６・・・ＳＳＤ
【図１】
2015014885.tif 000003
【図３】
2015014885.tif 000004
【図４】
2015014885.tif 000005
【図５】
2015014885.tif 000006
【図６】
2015014885.tif 000007
【図７】
2015014885.tif 000008
【図８】
2015014885.tif 000009
【図９】
2015014885.tif 000010
【図１０】
2015014885.tif 000011
【図１１】
2015014885.tif 000012
【図１２】
2015014885.tif 000013
【図１３】
2015014885.tif 000014
【図１４】
2015014885.tif 000015
【図２】
2015014885.tif 000016