(57)【要約】【課題】  ＭＩＭ構造のキャパシタの水分吸湿を抑制することで容量変動の少ないキャパシタ及び半導体装置、並びにキャパシタの製造方法を提供すること。【解決手段】  下部電極層と、下部電極層上に形成された誘電体層と、誘電体層上に形成された上部電極層と、誘電体層の側壁及び上部電極層の側壁に接する側壁保護部と、下部電極層、誘電体層、上部電極層及び側壁保護部を覆う耐水性絶縁膜と、を備えるキャパシタを半導体装置に用いる。【選択図】図２
2015159146.tif 000002
【特許請求の範囲】
【請求項１】
下部電極層と、
前記下部電極層上に形成された誘電体層と、
前記誘電体層上に形成された上部電極層と、
前記誘電体層の側壁及び前記上部電極層の側壁に接する側壁保護部と、
前記下部電極層、前記誘電体層、前記上部電極層及び前記側壁保護部を覆う耐水性絶縁膜と、
を備えるキャパシタ。
【請求項２】
前記側壁保護部は、前記誘電体層の側壁全面に接する請求項１に記載のキャパシタ。
【請求項３】
前記側壁保護部は、前記上部電極層の側壁全面に接する請求項１〜２のいずれか１項に記載のキャパシタ。
【請求項４】
前記側壁保護部は、少なくとも、前記誘電体層及び前記上部電極層の界面の端部を覆う請求項１〜３のいずれか１項に記載のキャパシタ。
【請求項５】
前記誘電体層は、
前記下部電極層と前記上部電極層とに挟まれた主面部と、
前記主面部と連続的に形成され、前記下部電極層と前記上部電極層との間から延出し、かつ前記主面部よりも薄く形成された薄膜部と、
を備え、
前記側壁保護部は、前記薄膜部上に配置される
請求項１〜４のいずれか１項に記載のキャパシタ。
【請求項６】
前記誘電体層は、前記下部電極層の上面の一部を露出するように形成され、
前記耐水性絶縁膜は、前記下部電極層の前記誘電体層下から露出した上面に接し、且つ前記誘電体層を覆うように形成され、
前記誘電体層は、前記下部電極層と前記耐水性絶縁膜とで形成される空間領域内に密閉される請求項１〜５のいずれか１項に記載のキャパシタ。
【請求項７】
前記耐水性絶縁膜には、前記上部電極層の上面の一部を露出する開口部が設けられている請求項１〜６のいずれか１項に記載のキャパシタ。
【請求項８】
前記耐水性絶縁膜が、ＳｉＮからなる請求項１〜７のいずれか１項に記載のキャパシタ。
【請求項９】
前記側壁保護部が、ＳｉＯからなる請求項１〜８のいずれか１項に記載のキャパシタ。
【請求項１０】
請求項１〜９のいずれか１項に記載のキャパシタを備える半導体装置。
【請求項１１】
下部電極層を形成し、
前記下部電極層上に誘電体層を形成し、
前記誘電体層上に上部電極層を形成し、
前記誘電体層の側壁及び前記上部電極層の側壁に接する側壁保護部を形成し、
前記下部電極層、前記誘電体層、前記上部電極層及び前記側壁保護部を覆う耐水性絶縁膜を形成する、
キャパシタの製造方法。
【請求項１２】
下部電極層を形成し、
前記下部電極層上に誘電体層用絶縁膜を形成し、
前記誘電体層用絶縁膜上に上部電極層用導電膜を形成し、
前記下部電極層上に前記誘電体層用絶縁膜が残存するように、前記上部電極層用導電膜及び該誘電体層用絶縁膜の一部を除去して上部電極層を形成し、
前記下部電極層上に残存する前記誘電体層用絶縁膜及び前記上部電極層を覆うように、側壁保護部用絶縁膜を形成し、
前記側壁保護部用絶縁膜の一部と、前記下部電極層上に残存する前記誘電体層用絶縁膜の一部を除去して、前記上部電極層の側壁に接する側壁保護部及び誘電体層を形成し、
前記誘電体層用絶縁膜を除去することにより露出した前記下部電極層、前記誘電体層、前記上部電極層及び前記側壁保護部を覆うように耐水性絶縁膜を形成する、
キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ及び半導体装置、並びにキャパシタの製造方法に関する。
【背景技術】
【０００２】
近年、アナログ−ディジタルＬＳＩ(Large Scale Integrated circuit)に内蔵される種々のフィルタ回路やアナログ−ディジタルコンバータ回路、ＲＦ（Radio Frequency）送受信ＬＳＩに内蔵される送受信回路などにおいて、高容量・高精度で、かつリーク電流の少ない静電容量素子（以下、キャパシタと記載する）が要求されている。また、ＬＳＩのコスト低減のために、キャパシタの高集積化も要求されている。
【０００３】
この種のキャパシタとして、半導体基板上に形成した金属膜からなる一対の電極（下部電極および上部電極）間に容量絶縁膜を配置する、いわゆるＭＩＭ(Metal Insulator Metal)構造のキャパシタが知られている。
図８は、従来の半導体装置におけるＭＩＭ構造のキャパシタ２００の構成を模式的に示す断面図である。ＭＩＭ構造のキャパシタ２００は、下部電極層２０１と、誘電体層２０２と、上部電極層２０３と、反射防止膜２０６とを備えている。図８に記載のＭＩＭ構造のキャパシタ２００では、下部電極層２０１上に誘電体層２０２を介して下部電極層２０１よりも面積の小さい上部電極層２０３が設けられており、上部電極層２０３及び誘電体層２０２の表面を覆うように反射防止膜２０６が形成されている。
【０００４】
このようなキャパシタ２００を備える半導体装置では、周辺環境の大気中の水分が半導体装置内に浸入することがある。そして、キャパシタ２００が半導体装置内に浸入した水分を吸湿することにより、キャパシタ２００の容量（以下、ＭＩＭ容量と記載する場合がある）の変動等の性能劣化が生じるという問題がある。特に、高温環境下に載置された半導体装置は、常温環境下に載置された半導体装置に比して水分の吸湿によるＭＩＭ容量の変動が大きくなり、高温・高湿環境下に載置された半導体装置はさらにＭＩＭ容量の変動が大きくなる。
【０００５】
このため、以下の特許文献１及び特許文献２では、電極層への水分の浸入を防止するための、耐水性を有する保護膜を設けた薄膜キャパシタが提案されている。
特許文献１には、薄膜キャパシタが、誘電体膜を下部電極及び上部電極で挟んで構成されたキャパシタ構造体を備えることが記載されている。そして、キャパシタ構造体の上が熱硬化樹脂、光硬化樹脂及び熱可塑性樹脂等の樹脂前駆体から形成される硬化樹脂からなる絶縁保護膜で被覆されていることが記載されている。
【０００６】
また、特許文献２には、第１の誘電体薄膜の両面に第１の電極膜及び第２の電極膜が形成されたキャパシタ部と、外表面が有機材料で形成されてキャパシタ部を被覆する絶縁保護膜とを備える薄膜キャパシタが記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１９４４７２号公報
【特許文献２】特開２０１０−２２５８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１及び特許文献２に記載の保護膜を備える薄膜キャパシタは、水分浸入に対する吸湿対策が十分とは言えない。特に、複数層からなる集積回路が形成された半導体ウエハを分割してチップ状の半導体装置を切り出す方法（ダイシング）により得た半導体装置において、分割面（チップの外周側面）からの水分浸入に対する吸湿対策が十分とは言えない。
【０００９】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ＭＩＭ構造のキャパシタの水分吸湿をより抑制することで容量変動の少ないキャパシタ及び半導体装置、並びにキャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、このような目的を達成するためになされたもので、本発明の一態様に係るキャパシタは、下部電極層と、前記下部電極層上に形成された誘電体層と、前記誘電体層上に形成された上部電極層と、前記誘電体層の側壁及び前記上部電極層の側壁に接する側壁保護部と、前記下部電極層、前記誘電体層、前記上部電極層及び前記側壁保護部を覆う耐水性絶縁膜と、を備える。
【００１１】
なお、本発明において、上述する「誘電体層の側壁」は、下部電極層と上部電極層とに挟まれて、キャパシタの誘電体層として実質的に機能する部分である主面部の側面部分のみを示すものとする。すなわち、誘電体層が、下部電極層と上部電極層とに挟まれていない部分にまで延出するように形成されている場合、下部電極層及び上部電極層から延出する誘電体層の端部の側面部分は、誘電体層の側壁には含まないものとする。
【００１２】
また、上述のキャパシタにおいて、前記側壁保護部は、前記誘電体層の側壁全面に接していることが好ましい。
また、上述のキャパシタにおいて、前記側壁保護部は、前記上部電極層の側壁全面に接していることが好ましい。
また、上述のキャパシタにおいて、前記側壁保護部は、少なくとも、前記誘電体層及び前記上部電極層の界面の端部を覆うことが好ましい。
【００１３】
また、上述のキャパシタにおいて、前記誘電体層は、前記下部電極層と前記上部電極層とに挟まれた主面部と、前記主面部と連続的に形成され、前記下部電極層と前記上部電極層との間から延出し、かつ前記主面部よりも薄く形成された薄膜部と、を備え、前記側壁保護部は、前記薄膜部上に配置されることが好ましい。
また、上述のキャパシタにおいて、前記誘電体層は、前記下部電極層の上面の一部を露出するように形成され、前記耐水性絶縁膜は、前記下部電極層の前記誘電体層下から露出した上面に接し、且つ前記誘電体層を覆うように形成され、前記誘電体層は、前記下部電極と前記耐水性絶縁膜とで形成される空間領域内に密閉されることが好ましい。
【００１４】
また、上述のキャパシタにおいて、前記耐水性絶縁膜には、前記上部電極の上面の一部を露出する開口部が設けられている。
また、上述のキャパシタにおいて、前記耐水性絶縁膜がＳｉＮからなることが好ましい。
また、上述のキャパシタにおいて、前記側壁保護部がＳｉＯからなることが好ましい。
【００１５】
また、本発明の一態様に係る半導体装置は、上述のキャパシタを備える。
また、本発明の一態様に係るキャパシタの製造方法は、下部電極層を形成し、前記下部電極層上に誘電体層を形成し、前記誘電体層上に上部電極層を形成し、前記誘電体層の側壁及び前記上部電極層の側壁に接する側壁保護部を形成し、前記下部電極層、前記誘電体層、前記上部電極層及び前記側壁保護部を覆う耐水性絶縁膜を形成する。
【００１６】
また、本発明の一態様に係るキャパシタの製造方法は、下部電極層を形成し、前記下部電極層上に誘電体層用絶縁膜を形成し、前記誘電体層用絶縁膜上に上部電極層用導電膜を形成し、前記下部電極層上に前記誘電体層用絶縁膜が残存するように、前記上部電極層用導電膜及び該誘電体層用絶縁膜の一部を除去して上部電極層を形成し、前記下部電極層上に残存する前記誘電体層用絶縁膜及び前記上部電極層を覆うように、側壁保護部用絶縁膜を形成し、前記側壁保護部用絶縁膜の一部と、前記下部電極層上に残存する前記誘電体層用絶縁膜の一部を除去して、前記上部電極層の側壁に接する側壁保護部及び誘電体層を形成し、前記誘電体層用絶縁膜を除去することにより露出した前記下部電極層、前記誘電体層、前記上部電極層及び前記側壁保護部を覆うように耐水性絶縁膜を形成する。
【発明の効果】
【００１７】
本発明の一態様によれば、キャパシタの吸湿を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施の形態に係る半導体装置の一構成例を示す断面図である。
【図２】本発明の第１の実施の形態に係るキャパシタの一構成例を示す断面図である。
【図３】本発明の第１の実施の形態に係るキャパシタの製造方法を工程順に示す断面図である。
【図４】本発明の第１の実施の形態に係るキャパシタの製造方法を工程順に示す断面図である。
【図５】本発明の第２の実施の形態に係るキャパシタの一構成例を示す断面図である。
【図６】本発明の第２の実施の形態に係るキャパシタの製造方法を工程順に示す断面図である。
【図７】本発明の第２の実施の形態に係るキャパシタの製造方法を工程順に示す断面図である。
【図８】従来のキャパシタの一構成例を示す断面図である。
【発明を実施するための形態】
【００１９】
１．第１の実施の形態
以下、図面を参照して本発明の第１の実施の形態について説明する。
＜１−１．半導体装置＞
［半導体装置の構成］
図１は、本発明の第１の実施の形態に係る半導体装置１００の一構成例を示す断面図である。半導体装置１００は、複数の絶縁層や導電層が積層された多層半導体装置である。
【００２０】
図１に示すように、この半導体装置１００は、例えば半導体基板１と、半導体基板１に不純物が拡散された不純物拡散層２と、不純物拡散層２を半導体基板１の他の領域や他の素子と分離する素子分離層３と、半導体基板１上に形成されて不純物拡散層２と素子分離層３とを覆う第１層間絶縁膜２０と、を備える。
また、半導体装置１００は、第１層間絶縁膜２０上に形成された金属配線層（Ｍ１）６１ａ及び金属配線層（Ｍ１’）６１ｂと、第１層間絶縁膜２０上に形成されて金属配線層（Ｍ１）６１ａと金属配線層（Ｍ１’）６１ｂとを覆う第２層間絶縁膜３０と、第２層間絶縁膜３０上に形成されたＭＩＭ構造のキャパシタ（以下、ＭＩＭキャパシタと記載する場合がある）１０及び金属配線層（Ｍ２）６２と、第２層間絶縁膜３０上に形成されてＭＩＭキャパシタ１０と金属配線層（Ｍ２）６２とを覆う第３層間絶縁膜４０と、を備える。
【００２１】
ここで、金属配線層（Ｍ１）６１ａ及び金属配線層（Ｍ１’）６１ｂが表面に形成された第１層間絶縁膜２０と第２層間絶縁膜３０との間には、金属配線層（Ｍ１）６１ａ及び金属配線層（Ｍ１’）６１ｂ、並びに第１層間絶縁膜２０を覆う反射防止膜（図示せず）が設けられている。また、ＭＩＭキャパシタ１０及び金属配線層（Ｍ２）６２が表面に形成された第２層間絶縁膜３０と第３層間絶縁膜４０との間には、ＭＩＭキャパシタ１０及び金属配線層（Ｍ２）６２、並びに第２層間絶縁膜３０を覆う反射防止膜（図示せず）が設けられている。
【００２２】
さらに、半導体装置１００は、第３層間絶縁膜４０上に形成された金属配線層（Ｍ３）６３及び金属パッド電極７０と、第３層間絶縁膜４０上に形成されて金属配線層（Ｍ３）６３と金属パッド電極７０とを覆うパッシベーション層５０と、を備える。金属パッド電極７０は、パッシベーション層５０の開口部８０から露出する。
半導体装置１００は、第１層間絶縁膜２０を貫いて不純物拡散層２と金属配線層（Ｍ１）６１ａとを電気的に接続する第１ビア６４ａと、第２層間絶縁膜３０を貫いて金属配線層（Ｍ１）６１ａと金属配線層（Ｍ２）６２とを電気的に接続する第２ビア６４ｂと、第３層間絶縁膜４０を貫いて金属配線層（Ｍ２）６２と金属配線層（Ｍ３）６３とを電気的に接続する第３ビア６４ｃと、を備える。
【００２３】
半導体基板１は、例えば単結晶のシリコン（Ｓｉ）基板である。
不純物拡散層２は、例えばウエル拡散層であってもよく、ＭＯＳトランジスタのソース又はドレインであってもよい。
素子分離層３は、例えばＬＯＣＯＳ（Local Oxidation of Silicon）法で形成された絶縁層であり、シリコン酸化膜（ＳｉＯ２）からなる。或いは、素子分離層３は、ＳＴＩ（Shallow Trench Isolation）法で形成された絶縁層であってもよい。
【００２４】
ＭＩＭキャパシタ１０は、金属層、誘電体層、金属層（即ち、ＭＩＭ）が厚さ方向に連続した連続層によって形成されたキャパシタである。ＭＩＭキャパシタ１０の構成については後述する。
第１層間絶縁膜２０は、例えばシリコン酸化膜又はシリコン窒化膜（Ｓｉ３Ｎ４）、或いは、これらを積層した絶縁膜からなる。
【００２５】
第２層間絶縁膜３０は、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）ソースを用いてプラズマ化学気相成長（Ｐ−ＣＶＤ（Chemical Vapor Deposition））法により成膜したＴＥＯＳ層（以下、ＰＴＥＯＳ層と記載する場合がある）３１と、ＳＯＧ（Spin On Glass）層３２と、ＰＴＥＯＳ層３３と、を備える。
第３層間絶縁膜４０は、第２層間絶縁膜３０と同様に、例えばＰＴＥＯＳ層４１と、ＳＯＧ層４２と、ＰＴＥＯＳ層４３と、を備える。
【００２６】
パッシベーション層５０は、例えばＰＴＥＯＳ層５１と、プラズマ化学気相成長（Ｐ−ＣＶＤ）により成膜したＳｉＮ層（ＰＳｉＮ層）５２と、ポリイミド等からなる樹脂層５３と、を備える。
金属配線層（Ｍ１）６１ａ、金属配線層（Ｍ１’）６１ｂ、金属配線層（Ｍ２）６２及び金属配線層（Ｍ３）６３、並びに金属パッド電極７０は、例えば、Ａｌ又はＡｌを含む合金からなる。
上述した半導体装置１００は、集積回路が形成された半導体ウエハを複数に分割して各半導体装置を切り出す方法（ダイシング）により得ることができる。
【００２７】
［半導体装置内への水分浸入経路］
ここで、図１を用いて、半導体装置１００内への水分の浸入経路を説明する。
第１の水分浸入経路としては、半導体ウエハの分割によって切り出された半導体チップの断面部（半導体装置１００の外周側面）から水分が浸入する経路が挙げられる。集積回路が形成された半導体ウエハを分割して半導体装置を切り出す方法により半導体装置１００を得た場合には、半導体ウエハの分割面（図１中点線で示す半導体装置１００の外周側面）に第１層間絶縁膜２０、第２層間絶縁膜３０及び第３層間絶縁膜４０の断面が露出する。このため、露出した第２層間絶縁膜３０は、大気中の水分の浸入によって吸湿する。例えば、半導体ウエハから切り出した半導体チップを樹脂によって封止して半導体パッケージ化しても、封止する樹脂が吸湿することによって、特に、上述の断面部から半導体チップ内に水分が浸入することとなる。
【００２８】
上述したように、例えば第２層間絶縁膜３０は吸湿しやすいＰＴＥＯＳ層３１，３３及びＳＯＧ層３２を備えている。特に、ＳＯＧ層３２は、ＰＴＥＯＳ層３１，３３に比して水分が浸入しやすい。これは、ＳＯＧ層３２を構成するＳｉＯ２の化学構造に起因する。このため、最初に水分が第２層間絶縁膜３０のＳＯＧ層３２に浸入し、続いて水分がＳＯＧ層３２のみでなくＰＴＥＯＳ層３１，３３に拡散する。同様に、第３層間絶縁膜４０のＳＯＧ層４２に吸湿された水分は、ＳＯＧ層４２及びＰＴＥＯＳ層４１，４３に拡散する。ＭＩＭキャパシタ１０が第２層間絶縁膜３０及び第３層間絶縁膜４０中に拡散した水分を吸湿することにより、ＭＩＭキャパシタ１０のＭＩＭ容量の変動が生じる。
【００２９】
第２の水分浸入経路としては、金属パッド電極７０を露出させる開口部８０に露出したパッシベーション層５０の断面から水分が浸入する経路が挙げられる。半導体装置１００において、金属パッド電極７０は、第３層間絶縁膜４０表面に金属膜を形成し、金属膜の表面を覆うようにパッシベーション層５０を形成した後、金属膜が露出するように、金属膜上のパッシベーション層５０をエッチング等により除去して作製する。このため、パッシベーション層５０を除去して形成された開口部８０には、パッシベーション層５０の断面が露出する。パッシベーション層５０は、例えば、吸湿しやすいＰＴＥＯＳ層５１を含む。このため、大気中の水分は、開口部８０において露出したＰＴＥＯＳ膜５１の断面を経由して半導体装置内に浸入する。
【００３０】
第３の水分浸入経路としては、金属パッド電極７０に生じたクラックから水分が浸入する経路が挙げられる。金属パッド電極７０は、例えばワイヤボンディング時に大きな圧力がかかることにより、クラックが生じる場合がある。この場合、金属パッド電極７０のクラックから、金属パッド電極７０の下層に位置する第３層間絶縁膜４０に水分が浸入し、拡散する。
【００３１】
第４の水分浸入経路としては、半導体装置１００の製造時にＭＩＭキャパシタ１０や各層間絶縁膜等が吸湿した水分が半導体装置１００内部で拡散し、ＭＩＭキャパシタ１０が吸湿する経路が挙げられる。
本発明の第１の実施の形態に係る半導体装置１００では、どのような水分浸入経路で半導体装置１００内部に水分が浸入した場合でもＭＩＭキャパシタ１０が吸湿しにくいように、ＭＩＭキャパシタ１０に耐水性絶縁膜（図示せず）を設ける。
【００３２】
＜１−２．キャパシタの構成＞
以下、図１に示す半導体装置１００の内部に設けられた、本発明の第１の実施の形態に係るＭＩＭキャパシタ１０について詳細に説明する。
図２は、ＭＩＭキャパシタ１０の一構成例を示す断面図である。
図２に示すように、このＭＩＭキャパシタ１０は、ＭＩＭの連続層によって形成されたキャパシタである。ＭＩＭキャパシタ１０は、例えば、下部電極層１１と、下部電極層１１上に形成された誘電体層１２と、誘電体層１２上に形成された上部電極層１３と、誘電体層１２の側壁及び上部電極層１３の側壁に接して配置される側壁保護部１４と、下部電極層１１、誘電体層１２、上部電極層１３及び側壁保護部１４を覆うように形成された耐水性絶縁膜１５と、耐水性絶縁膜１５上に形成された反射防止膜１６と、を備える。
【００３３】
下部電極層１１は、例えば、アルミニウム（Ａｌ）又はＡｌを含む合金等からなる。また、下部電極層１１は、例えば、Ａｌ又はＡｌを含む合金等の表面に、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）又はこれらの積層体等からなる金属保護層が形成された構成であってもよい。
上部電極層１３は、例えば、窒化チタン（ＴｉＮ）等からなる。
【００３４】
誘電体層１２は、例えばシリコン酸化膜（ＳｉＯ，ＳｉＯ２等）又はシリコン窒化膜（ＳｉＮ，Ｓｉ３Ｎ４等）等からなる。
誘電体層１２は、下部電極層１１上の一部領域が露出するように形成されることが好ましい。これにより、誘電体層１２は、下部電極層１１と耐水性絶縁膜１５とで形成される領域内に密閉される。
【００３５】
また、図２に示すように、誘電体層１２は、上部電極層１３と同じ面積で形成された主面部１２ａと、下部電極層１１のうち上部電極層１３と対向する領域の周辺領域上に、主面部１２ａよりも薄い厚みで形成された薄膜部１２ｂとを備えている。また、主面部１２ａは、主面部１２ａの表面と略直交する側壁１２ｃを含む。
主面部１２ａは、下部電極層１１と上部電極層１３とに挟まれて、ＭＩＭキャパシタ１０の誘電体層として実質的に機能する部分である。薄膜部１２ｂは、下部電極層１１と上部電極層１３とに挟まれておらず、主面部１２ａと連続的に形成されている。薄膜部１２ｂは、下部電極層１１と上部電極層１３との間から延出し、主面部１２ａよりも薄く形成された部分である。
【００３６】
薄膜部１２ｂは、上部電極層１３との対向領域近傍の下部電極層１１の損傷と、主面部１２ａの側面部分である側壁１２ｃの損傷とを防止するために残存させる。これは、薄膜部１２ｂを残存させない場合に、下部電極層１１と主面部１２ａの側壁１２ｃとがエッチングにより損傷した場合には、下部電極層１１及び主面部１２ａの側壁１２ｃの損傷部分で耐圧不良が生じるためである。
【００３７】
主面部１２ａの厚さは、キャパシタ１０の誘電体層として機能する厚さであればよく、例えば２００Å以上３００Å以下である。薄膜部１２ｂの厚さは、下部電極層１１にエッチングによる損傷が生じない厚さであればよく、例えば５０Å以上１５０Å以下である。
側壁保護部１４は、欠陥が少なく誘電体層１２及び上部電極層１３との接触性が高い絶縁性材料からなり、例えばＳｉＯからなる。
【００３８】
側壁保護部１４は、誘電体層１２の側壁全面に接して配置される。又は、側壁保護部１４は、誘電体層１２の側壁全面及び上部電極層１３の側壁全面に接して配置される。また、側壁保護部１４は、薄膜部１２ｂ上であって、誘電体層１２の主面部１２ａの側壁１２ｃ及び上部電極層１３の側面部分を覆うように配置されることが好ましい。
ここで、本実施の形態において、誘電体層１２の側壁は、上述した誘電体層１２のうち、誘電体層として実質的に機能する部分である主面部１２ａの側面部分である側壁１２ｃのみを示す。すなわち、図２に記載した誘電体層１２の薄膜部１２ｂの端部の側面部分（参照符号を付さない）は、本実施の形態において、誘電体層１２の側壁には含まないものとする。これは、上述した耐圧不良の問題が生じやすく、保護する必要のある「側壁」部分が、「誘電体層として実質的に機能する部分」の端部に限られるためである。一方、誘電体層が、下部電極層１１及び上部電極層１３に挟まれていない部分にまで延出するように形成されている場合、下部電極層及び上部電極層から延出する誘電体層の端部では、上述の問題は生じない。このため、側壁保護部１４により保護すべき「誘電体層１２の側壁」は、主面部１２ａの側壁１２ｃのみを示すものとする。
【００３９】
側壁保護部１４を設けることにより、後述するように、製造工程が煩雑になることなく誘電体層１２が下部電極層１１と耐水性絶縁膜１５とで形成される空間領域内に密閉される。このため、ＭＩＭキャパシタ１０の端部に誘電体層１２が露出することがなく、半導体装置１００の端部に露出した層間絶縁膜等から水分が浸入した場合であってもＭＩＭキャパシタ１０への水分浸入を抑制することができる。
【００４０】
また、側壁保護部１４は、少なくとも、誘電体層１２及び上部電極層１３の界面の端部、（図２中、Ｅで示す誘電体層１２及び上部電極層１３のエッジ部分）を覆うように配置されることが好ましい。例えばＳｉＯ２からなる誘電体層１２とＳｉＮからなる耐水性絶縁膜１５とが接触するように配置された場合、下部電極層１１と上部電極層１３との間に電界がかかった際には、誘電体層１２と耐水性絶縁膜１５との接触部分の界面準位を介してリーク電流が発生し、耐圧不良が起きやすい。これは、耐水性絶縁膜１５の膜中にピンホールをはじめとする欠陥が多く存在するためである。このため、誘電体層１２と耐水性絶縁膜１５との間に欠陥の少ない側壁保護部１４を介在させることにより、上述したような誘電体層１２と耐水性絶縁膜１５との接触部分でのリーク電流の発生を抑えている。なお、図２に示すように、誘電体層１２の薄膜部１２ｂの端部と耐水性絶縁膜１５とが接触して配置されている。しかしながら、誘電体層１２の薄膜部１２ｂは下部電極層１１と上部電極層１３とに挟まれておらず、ＭＩＭキャパシタ１０の絶縁層として実質的に機能する部分とならない。このため、誘電体層１２と耐水性絶縁膜１５との接触部分において、リーク電流は発生しない。
【００４１】
耐水性絶縁膜１５は、耐水性が高い絶縁性材料からなる。このような耐水性絶縁膜１５は、例えば窒化シリコン（ＳｉＮ）膜、酸化窒化シリコン（ＳｉＯＮ）膜、酸化アルミニウム（Ａｌ２Ｏ３）等からなり、耐水性の観点から、窒化シリコン膜からなることが好ましいである。ここで、「耐水性が高い」という性質は、高撥水性若しくは低水分透過性、又は高水分吸着性等を有する等、耐水性絶縁膜１５よりも内部側（下部電極層１１、誘電体層１２及び上部電極層１３側）に水分を透過しにくい性質である。
【００４２】
図２に示すように、耐水性絶縁膜１５は、例えば誘電体層１２が形成されていない下部電極層１１の露出部分を覆うように形成される。また、耐水性絶縁膜１５には、ＭＩＭキャパシタ１０の外部との電気的接続のために、例えば上部電極層１３の上面の一部を露出させる開口部が設けられている（図示せず）。
これにより、上述したように、誘電体層１２が下部電極層１１、上部電極層１３及び耐水性絶縁膜１５で形成される空間領域内に密閉される。
【００４３】
耐水性絶縁膜１５の厚さは、キャパシタ１０の吸湿を抑制できる厚さであればよく、例えば１００Å以上２００Å以下である。
反射防止膜１６は、露光時において照射光の反射を防止、すなわち照射光の屈折率をコントロール可能な材料からなり、例えばＳｉＯＮからなる。
反射防止膜１６の厚さは、露光時において照射光の反射を防止できる厚さであればよく、例えば１５０Å以上２５０Å以下である。
【００４４】
＜１−３．キャパシタの製造方法＞
次に、図２に示したＭＩＭキャパシタ１０の製造方法について説明する。
図３（ａ）から図３（ｆ）及び図４（ａ）から図４（ｅ）は、本発明の第１の実施の形態に係る半導体装置１００の内部に設けられたＭＩＭキャパシタ１０の製造方法を工程順に示す断面図である。
図３（ａ）に示すように、まず始めに、例えばスパッタ法によりＡｌからなる下部電極層１１を形成する。
【００４５】
図３（ｂ）に示すように、下部電極層１１上に誘電体層１２用の絶縁膜である誘電体層用絶縁膜１２ｄを形成する。誘電体層用絶縁膜１２ｄは例えばＳｉＯからなり、Ｐ−ＣＶＤ法により形成する。
図３（ｃ）に示すように、この誘電体層用絶縁膜１２ｄ上に、上部電極層用の金属膜（以下、上部電極膜と記載する）１３ａを形成する。この上部電極膜１３ａは例えばＴｉ又はＴｉＮ等のＴｉを含む合金からなり、例えばスパッタ法により形成される。
【００４６】
図３（ｄ）に示すように、フォトリソグラフィ技術を用いて、上部電極膜１３ａ上にフォトレジストＰＲのパターン（エッチング用マスク）を形成する。
図３（ｅ）に示すように、エッチング技術を用いて、上部電極膜１３ａ及び誘電体層用絶縁膜１２ｄの一部を除去し、上部電極層１３を形成する。このとき、下部電極層１１上に誘電体層用絶縁膜１２ｄが薄く残存するようにして誘電体層用絶縁膜１２ｄの一部を除去する。これにより、上部電極層１３との対向領域近傍の下部電極層１１と誘電体層１２の主面部１２ａの側壁１２ｃがエッチングにより損傷しない。
【００４７】
図３（ｆ）に示すように、下部電極層１１上に残存する誘電体層用絶縁膜１２ｄ及び上部電極層１３を覆うように、側壁保護部１４用の酸化膜である側壁保護部用絶縁膜１４ａを形成する。側壁保護部用絶縁膜１４ａは例えばＳｉＯからなり、Ｐ−ＣＶＤ法により形成する。
図４（ａ）に示すように、エッチング技術を用いて、側壁保護部用絶縁膜１４ａの一部を除去し、側壁保護部１４を形成する。このとき、誘電体層用絶縁膜１２ｄ及び上部電極層１３の側壁に接する一部の側壁保護部用絶縁膜１４ａを残存させて側壁保護部１４とする。また、側壁保護部用絶縁膜１４ａの除去とともに、下部電極層１１上に残存する誘電体層用絶縁膜１２ｄの一部を除去し、誘電体層１２とする。このとき、下部電極層１１上に残存する誘電体層用絶縁膜１２ｄのうち、上部電極層１３との対向領域近傍を除く領域に残存する誘電体層用絶縁膜１２ｄを除去する。この方法により、側壁保護部用絶縁膜１４ａの除去工程時に誘電体層用絶縁膜１２ｄも併せて除去することができ、また、誘電体層用絶縁膜１２ｄの除去のための追加のエッチング用マスクを形成する必要がない。
【００４８】
図４（ｂ）に示すように、誘電体層用絶縁膜１２ｄを除去することにより露出した下部電極層１１、誘電体層１２、上部電極層１３及び側壁保護部１４を覆うように耐水性絶縁膜１５を形成する。耐水性絶縁膜１５は例えばＳｉＮからなり、Ｐ−ＣＶＤ法により形成する。
図４（ｃ）に示すように、耐水性絶縁膜１５を覆うように反射防止膜１６を形成する。反射防止膜１６は例えばＳｉＯＮからなり、Ｐ−ＣＶＤ法により形成する。
【００４９】
図４（ｄ）に示すように、フォトリソグラフィ技術を用いて、上部電極膜１３ａ上にフォトレジストＰＲのパターン（エッチング用マスク）を形成する。
図４（ｅ）に示すように、下部電極層１１、耐水性絶縁膜１５及び反射防止膜１６の一部を除去する。
その後、層間絶縁膜等を積層後、下部電極層１１及び上部電極層１３と接続されるビアを形成する。
以上により、本発明の第１の実施の形態に係るＭＩＭキャパシタ１０を得ることができる。
【００５０】
＜１−４．本実施の形態の効果＞
本発明の第１の実施の形態は、以下の効果を奏する。
（１）下部電極層１１、誘電体層１２及び上部電極層１３を覆う耐水性絶縁膜１５を設けることにより、キャパシタ１０への水分浸入を抑制することができる。
（２）欠陥密度の小さい側壁保護部１４が誘電体層１２及び上部電極層１３の側壁に接して配置し、耐水性絶縁膜１５と誘電体層として実質的に機能する誘電体層１２の主面部１２ａとが直接接しない構成とすることにより、誘電体層１２のエッジ部分でのリーク電流の発生や耐圧不良を抑制する。
【００５１】
（３）誘電体層１２が下部電極層１１と耐水性絶縁膜１５とで形成される空間領域内に密閉されるため、ＭＩＭキャパシタ１０の端部に誘電体層１２が露出することがなく、ＭＩＭキャパシタ１０への水分浸入を抑制することができる。
（４）側壁保護部１４の形成工程において、同時に誘電体層１２を形成することができるため、誘電体層１２を形成するための追加のエッチング用マスクを形成する必要がない点で好適である。
【００５２】
＜１−５．変形例＞
図１に示す半導体装置１００は、金属配線層（Ｍ１）６１ａ、金属配線層（Ｍ２）６２及び金属配線層（Ｍ３）６３がそれぞれ配線用であるものとして説明したが、本発明の第１の実施の形態に係る半導体装置１００はこのような構成に限られない。例えば、物理的に接続された第１ビア６４ａ、金属配線層（Ｍ１）６１ａ、第２ビア６４ｂと、金属配線層（Ｍ２）６２、第３ビア６４ｃ及び金属配線層（Ｍ３）６３は、配線用としてではなく、水分浸入抑制のためのガードリングとして機能してもよい。この場合、不純物拡散層２は必ずしも設けられている必要はない。
【００５３】
また、金属配線層（Ｍ１）６１ａ、金属配線層（Ｍ２）６２及び金属配線層（Ｍ３）６３は、配線用でかつガードリング用（配線とガードリングを兼ねたもの）であってもよい。
さらに、キャパシタ１０の各層をＰ−ＣＶＤ法により形成することを説明したが、低温で各層の成膜ができる方法であればこれに限られない。
２．第２の実施の形態
以下、図面を参照して本発明の第２の実施の形態について説明する。
【００５４】
＜２−１．半導体装置＞
［半導体装置の構成］
本発明の第２の実施の形態に係る半導体装置は、第１の実施の形態におけるＭＩＭキャパシタ１０を後述するＭＩＭキャパシタ１１０に置き換えた以外は、第１の実施の形態に係る半導体装置１００と同様の構成である。このため、第２の実施の形態に係る半導体装置の構成の説明を省略する。
【００５５】
＜２−２．キャパシタの構成＞
以下、第２の実施の形態に係る半導体装置の内部に設けられたＭＩＭキャパシタ１１０について詳細に説明する。
図５は、ＭＩＭキャパシタ１１０の一構成例を示す断面図である。
図５に示すように、このＭＩＭキャパシタ１１０は、ＭＩＭの連続層によって形成されたキャパシタである。ＭＩＭキャパシタ１１０は、例えば、下部電極層１１と、下部電極層１１上に形成された誘電体層１１２と、誘電体層１１２上に形成された上部電極層１３と、誘電体層１１２の側壁及び上部電極層１３の側壁に接して配置される側壁保護部１１４と、下部電極層１１、誘電体層１１２、上部電極層１３及び側壁保護部１１４を覆うように形成された耐水性絶縁膜１５と、耐水性絶縁膜１５上に形成された反射防止膜１６と、を備える。
【００５６】
下部電極層１１、上部電極層１３、耐水性絶縁膜１５及び反射防止膜１６は、第１の実施の形態における下部電極層１１、上部電極層１３、耐水性絶縁膜１５及び反射防止膜１６と同様の構成である。このため、下部電極層１１、上部電極層１３、耐水性絶縁膜１５及び反射防止膜１６についての説明を省略する。
第２の実施の形態における誘電体層１１２は、第１の実施の形態における誘電体層１２の薄膜部１２ｂを形成しない点で誘電体層１２と異なる。すなわち、第２の実施の形態における誘電体層１１２は、第１の実施の形態における誘電体層１２の主面部１２ａと同様の主面部１１２ａからなり、主面部１１２ａの表面と略直交する側壁１１２ｃを含む。
【００５７】
主面部１１２ａは、下部電極層１１と上部電極層１３とに挟まれて、ＭＩＭキャパシタ１１０の誘電体層として実質的に機能する部分である。これ以外は、第２の実施の形態における誘電体層１１２は、第１の実施の形態における誘電体層１２と同様の構成であるため、説明を省略する。
側壁保護部１１４は、欠陥が少なく誘電体層１２及び上部電極層１３との接触性が高い絶縁性材料からなり、例えばＳｉＯからなる。
【００５８】
側壁保護部１１４は、誘電体層１１２の側壁１１２ｃの全面に接して配置される。又は、側壁保護部１１４は、誘電体層１１２及び上部電極層１３の側壁１１２ｃの全面に接して配置される。また、側壁保護部１１４は、下部電極層１１上であって、誘電体層１１２の側壁１１２ｃ及び上部電極層１３の側面部分を覆うように配置されることが好ましい。
側壁保護部１１４を設けることにより、後述するように、製造工程が煩雑になることなく誘電体層１２が下部電極層１１と耐水性絶縁膜１５とで形成される空間領域内に密閉される。このため、ＭＩＭキャパシタ１１０の端部に誘電体層１２が露出することがなく、半導体装置の端部に露出した層間絶縁膜等から水分が浸入した場合であってもＭＩＭキャパシタ１１０への水分浸入を抑制することができる。
【００５９】
また、下部電極層１１及び側壁１１２ｃに損傷を与えることなく誘電体層１１２が形成可能な場合には、側壁保護部１１４により誘電体層１１２が耐水性絶縁膜１５と一切接触しないため、第１の実施の形態において説明したリーク電流の発生という問題が生じ得ない。
これ以外は、第２の実施の形態における側壁保護部１１４は、第１の実施の形態における側壁保護部１４と同様の構成であるため、説明を省略する。
【００６０】
＜２−３．キャパシタの製造方法＞
次に、図５に示したＭＩＭキャパシタ１１０の製造方法について説明する。
図６（ａ）から図６（ｆ）及び図７（ａ）から図７（ｅ）は、本発明の第２の実施の形態に係る半導体装置の内部に設けられたＭＩＭキャパシタ１１０の製造方法を工程順に示す断面図である。
図６（ａ）から図６（ｄ）に示すように、下部電極層１１及び誘電体層用絶縁膜１１２ｄを順に形成した後、誘電体層用絶縁膜１１２ｄ上に上部電極膜１３ａを形成し、上部電極膜１３ａ上にフォトレジストＰＲのパターン（エッチング用マスク）を形成する。ここで、誘電体層用絶縁膜１１２ｄは、第１の実施の形態における誘電体層用絶縁膜１２ｄと同様の材料からなる。
【００６１】
図６（ｅ）に示すように、エッチング技術を用いて、上部電極膜１３ａ及び誘電体層用絶縁膜１１２ｄの一部を除去し、上部電極層１３及び誘電体層１１２を形成する。このとき、下部電極層１１上に、上部電極層１３と誘電体層１１２とが同一面積となるようにして上部電極膜１３ａ及び誘電体層用絶縁膜１１２ｄの一部を除去する。
図６（ｆ）に示すように、下部電極層１１上に形成された誘電体層１１２及び上部電極層１３を覆うように、側壁保護部用絶縁膜１１４ａを形成する。側壁保護部用絶縁膜１１４ａは、第１の実施の形態における側壁保護部用絶縁膜１４ａと同様の材料からなる。
【００６２】
図７（ａ）に示すように、エッチング技術を用いて、側壁保護部用絶縁膜１１４ａの一部を除去し、側壁保護部１１４を形成する。このとき、誘電体層１１２の側壁１１２ｃ及び上部電極層１３の側面部分に接する一部の側壁保護部用絶縁膜１１４ａを残存させて側壁保護部１１４とする。これにより、下部電極層１１上であって、誘電体層１１２の側壁１１２ｃ及び上部電極層１３の側面部分を覆うように配置された側壁保護部１１４が形成される。
【００６３】
図７（ｂ）に示すように、誘電体層用絶縁膜１１２ｄを除去することにより露出した下部電極層１１、上部電極層１３及び側壁保護部１１４を覆うように耐水性絶縁膜１５を形成する。
図７（ｃ）に示すように、耐水性絶縁膜１５を覆うように反射防止膜１６を形成する。  図７（ｄ）に示すように、フォトリソグラフィ技術を用いて、上部電極膜１３ａ上にフォトレジストＰＲのパターン（エッチング用マスク）を形成する。
【００６４】
図７（ｅ）に示すように、下部電極層１１、耐水性絶縁膜１５及び反射防止膜１６の一部を除去する。
その後、層間絶縁膜等を積層後、下部電極層１１及び上部電極層１３と接続されるビアを形成する。
以上により、本発明の第２の実施の形態に係るＭＩＭキャパシタ１１０を得ることができる。
【００６５】
＜２−４．本実施の形態の効果＞
本発明の第２の実施の形態は、以下の効果を奏する。
（１）下部電極層１１、誘電体層１１２及び上部電極層１３を覆う耐水性絶縁膜１５を設けることにより、キャパシタ１０への水分浸入を抑制することができる。
（２）欠陥密度の小さい側壁保護部１１４が誘電体層１１２及び上部電極層１３の側壁に接して配置し、耐水性絶縁膜１５と誘電体層１１２とが直接接しない構成とすることにより、誘電体層１１２及び耐水性絶縁膜１５近傍でのリーク電流の発生や耐圧不良を抑制する。
【００６６】
（３）誘電体層１１２が下部電極層１１と耐水性絶縁膜１５とで形成される空間領域内に密閉されるため、ＭＩＭキャパシタ１１０の端部に誘電体層１２が露出することがなく、ＭＩＭキャパシタ１１０への水分浸入を抑制することができる。
以上説明した本発明の第１の実施の形態におけるＭＩＭキャパシタ１０と、第２の実施の形態におけるＭＩＭキャパシタ１１０とは、以下の点で好適である。
第１の実施の形態におけるＭＩＭキャパシタ１０は、誘電体層１２の一部として薄膜部１２ｂを残存させる。このため、下部電極層１１及び誘電体層１２の主面部１２ａの側壁１２ｃがエッチングにより損傷し、下部電極層１１及び側壁１２ｃの損傷部分で耐圧不良が生じることがない点で、第１の実施の形態におけるＭＩＭキャパシタ１０は好適である。
【００６７】
一方、第２の実施の形態におけるＭＩＭキャパシタ１１０は、側壁保護部１１４により誘電体層１１２が耐水性絶縁膜１５と一切接触しない。このため、下部電極層１１及び側壁１１２ｃに損傷を与えることなく誘電体層１１２が形成可能な場合には、第１の実施の形態において説明したリーク電流の発生という問題が生じ得ない点で、第２の実施の形態におけるＭＩＭキャパシタ１１０は好適である。
【符号の説明】
【００６８】
１・・・半導体基板
２・・・不純物拡散層
３・・・素子分離層
１０，１１０・・・ＭＩＭキャパシタ
１１・・・下部電極層
１２，１１２・・・誘電体層
１３・・・上部電極層
１４，１１４・・・側壁保護部
１５・・・耐水性絶縁膜
１６・・・反射防止膜
２０，３０，４０・・・層間絶縁膜
３１，３３，４１，４３，５１・・・ＰＴＥＯＳ層
３２，４２・・・ＳＯＧ層
５０・・・パッシベーション層
５２・・・ＳｉＮ層
５３・・・樹脂層
６１ａ，６１ｂ，６２，６３・・・金属配線層
６４ａ，６４ｂ，６４ｃ・・・ビア
７０・・・金属パッド電極
８０・・・開口部
１００・・・半導体装置
【図１】
2015159146.tif 000003
【図２】
2015159146.tif 000004
【図３】
2015159146.tif 000005
【図４】
2015159146.tif 000006
【図５】
2015159146.tif 000007
【図６】
2015159146.tif 000008
【図７】
2015159146.tif 000009
【図８】
2015159146.tif 000010