(57)【要約】【課題】熱応力が電極パッドに加わっても、電極パッドが移動することを抑制する。【解決手段】半導体チップＳＣの基板ＳＵＢの平面形状は矩形である。そして、半導体チップＳＣは、複数の電極パッドＰＤを有している。基板ＳＵＢの第１辺ＳＩＤ１に沿う方向において、第１電極パッドＰＤ１の中心は、第１開口ＯＰ１の中心よりも、第１辺ＳＩＤ１の端の近くに位置している。このため、第１辺ＳＩＤ１に沿う方向における第１電極パッドＰＤ１のうち絶縁膜ＰＳＶで被覆されている部分の幅は、第１辺ＳＩＤ１の端に近い方が、その逆側よりも広くなっている。【選択図】図３
2015050383.tif 000002
【特許請求の範囲】
【請求項１】
矩形の基板と、
前記基板上に形成された多層配線層と、
前記多層配線層の最上層の配線層に形成され、前記基板の第１辺に沿って配置された複数の電極パッドと、
前記最上層の配線層上に形成され、前記複数の電極パッドのそれぞれの上に位置する複数の開口を有する絶縁膜と、
を備え、
前記開口は、前記電極パッドよりも小さく、
前記第１辺の一端に最も近い前記電極パッドを第１電極パッドとして、前記第１電極パッドの上に位置する前記開口を第１開口とした場合、前記第１辺に沿う方向において、第１電極パッドの中心は、前記第１開口の中心よりも、前記一端の近くに位置している半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１辺の中心に最も近い前記電極パッドを第２電極パッドとして、前記第２電極パッドの上に位置する前記開口を第２開口とした場合、前記第１辺に沿う方向において、前記第２電極パッドの中心と前記第２開口の中心との距離は、前記第１電極パッドの中心と前記第１開口の中心との距離よりも小さい半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記第１辺に沿う方向において、
前記第１開口の幅は前記第２開口の幅と同じであり、
前記第１電極パッドの幅は、前記第２電極パッドの幅よりも大きい半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第１電極パッドの厚さは１．２μｍ以上である半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記絶縁膜は、前記電極パッドよりも厚い半導体装置。
【請求項６】
矩形の基板と、
前記基板上に形成された多層配線層と、
前記多層配線層の最上層の配線層に形成され、前記基板の第１辺に沿って配置された複数の電極パッドと、
前記最上層の配線層上に形成され、前記複数の電極パッドのそれぞれの上に位置する複数の開口を有する絶縁膜と、
を備え、
前記絶縁膜は、前記電極パッドよりも厚い半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記絶縁膜は、酸化シリコン膜と、窒化シリコン膜とをこの順に積層した膜であり、
前記酸化シリコン膜の厚さは、前記電極パッドの厚さより厚い半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば電極パッドを有する半導体装置に適用可能な技術である。
【背景技術】
【０００２】
半導体チップは、外部接続用の端子として電極パッドを有している。この電極パッドは、例えば特許文献１に記載されているように、保護絶縁膜に設けられた開口から外部に露出している。また、特許文献１には、半導体チップの縁に直角な方向において、保護絶縁膜に設けられた開口の中心が、電極パッドの中心からずれていることも記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１６３６２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年は、半導体チップの消費電力が増大している。このため、本発明者は、配線層以内の配線抵抗を抑制するために、電極パッドを厚くすることを検討した。
【０００５】
一方、半導体チップは、リードフレームやインターポーザなどの配線基板に搭載された後、封止樹脂で封止される。封止樹脂の熱膨張係数は、配線層に用いられる絶縁体や金属の熱膨張係数と異なる。このため、封止樹脂と半導体チップの界面には熱応力が発生する。ここで、上記したように電極パッドを厚くすると、上記した熱応力が電極パッドに加わり、電極パッドが移動する可能性が出てくる。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、矩形の基板の上には多層配線層が形成されている。多層配線層の最上層の配線層には、複数の電極パッドが形成されている。これら複数の電極パッドは、基板の第１辺に沿って配置されている。そして、第１辺の一端に最も近い電極パッドを第１電極パッドとして、第１電極パッドの上に位置する開口を第１開口とした場合、第１辺に沿う方向において、第１電極パッドの中心は、第１開口の中心よりも、前記一端の近くに位置している。
【発明の効果】
【０００７】
前記一実施の形態によれば、熱応力が電極パッドに加わっても、電極パッドが移動することを抑制できる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る半導体装置の構成を示す断面図である。
【図２】半導体チップの平面図である。
【図３】第１電極パッドに対する第１開口の位置、及び第２電極パッドに対する第２開口の位置を説明する図である。
【図４】（ａ）は、第１電極パッドに対する第１開口の位置を示す図であり、（ｂ）は、第２電極パッドに対する第２開口の位置を説明する図である。
【図５】図４の変形例を示す図である。
【図６】半導体チップの構成を説明するための断面図である。
【図７】変形例１に係る半導体装置で用いられる半導体チップの構成を示す平面図である。
【図８】図７の要部を拡大した図である。
【図９】変形例２に係る半導体装置の構成を示す断面図である。
【図１０】変形例３に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１０】
（実施形態）
図１は、実施形態に係る半導体装置ＳＤの構成を示す断面図である。本実施形態に係る半導体装置ＳＤは、半導体チップＳＣを封止樹脂ＭＤＲで封止した構成を有している。具体的には、半導体チップＳＣは、基板搭載部ＤＰの上に、電極形成面を上にして保持されている。基板搭載部ＤＰは、例えばリードフレームのダイパッドである。そして、半導体チップＳＣは、ボンディングワイヤＷＩＲを介してリード端子ＬＤに接続している。リード端子ＬＤのうちボンディングワイヤＷＩＲとの接続部、及びボンディングワイヤＷＩＲは、封止樹脂ＭＤＲによって封止されている。また、リード端子ＬＤの端部は、封止樹脂ＭＤＲの外部に延在している。
【００１１】
本図に示す例において、基板搭載部ＤＰは、半導体チップＳＣよりも小さい。ただし、基板搭載部ＤＰは半導体チップＳＣよりも大きくても良い。
【００１２】
図２は、半導体チップＳＣの平面図である。半導体チップＳＣの基板ＳＵＢの平面形状は矩形である。そして、半導体チップＳＣは、複数の電極パッドＰＤを有している。電極パッドＰＤの平面形状は、例えば長方形である。電極パッドＰＤには、図１に示したボンディングワイヤＷＩＲの一端が接続している。
【００１３】
複数の電極パッドＰＤは、少なくとも基板ＳＵＢの第１辺ＳＩＤ１に沿って配置されている。本図に示す例では、電極パッドＰＤは、基板ＳＵＢの第１辺ＳＩＤ１の他に、第１辺ＳＩＤ１に対向する辺（第２辺ＳＩＤ２）、及び残りの２辺（第３辺ＳＩＤ３、第４辺ＳＩＤ４）に沿っても配置されている。そして電極パッドＰＤの短辺は、基板ＳＵＢの４辺のうちその電極パッドＰＤに最も近い辺に平行になっている。
【００１４】
本図に示す例において、複数の電極パッドＰＤは、一列に配置されている。また、電極パッドＰＤは等間隔に配置されているが、少なくとも一部の電極パッドＰＤは、他の電極パッドＰＤとは異なる間隔で配置されていても良い。なお、半導体チップＳＣにはガードリングＧＤＬが形成されている。複数の電極パッドＰＤは、ガードリングＧＤＬで囲まれた領域に位置している。
【００１５】
また、半導体チップＳＣの最上層には絶縁膜ＰＳＶが形成されている。絶縁膜ＰＳＶは、例えばパッシベーション膜と呼ばれる膜であり、例えば酸化シリコン膜と窒化シリコン膜をこの順に積層した構成を有しており、半導体チップＳＣの多層配線層ＭＩＮＣ（図５を用いて後述）を保護している。そして絶縁膜ＰＳＶには、電極パッドＰＤの上に位置する開口ＯＰ（図３を用いて後述）が形成されている。なお、電極パッドＰＤのうち、最も基板ＳＵＢの角に近い電極パッドＰＤ（以下、第１電極パッドＰＤ１と記載）とその上に位置する開口ＯＰ（以下、第１開口ＯＰ１と記載）の相対位置は、電極パッドＰＤのうち各辺の中心に最も近い電極パッドＰＤ（以下、第２電極パッドＰＤ２と記載）とその上に位置する開口ＯＰ（以下第２開口ＯＰ２と記載）の相対位置とは異なる。この点について、図３，４を用いて説明する。
【００１６】
図３は、第１電極パッドＰＤ１に対する第１開口ＯＰ１の位置、及び第２電極パッドＰＤ２に対する第２開口ＯＰ２の位置を説明する図である。図４（ａ）は、第１電極パッドＰＤ１に対する第１開口ＯＰ１の位置を示す図であり、図４（ｂ）は、第２電極パッドＰＤ２に対する第２開口ＯＰ２の位置を説明する図である。
【００１７】
図３に示すように、第１辺ＳＩＤ１に沿う方向（図中Ｙ方向）において、第１電極パッドＰＤ１の中心は、第１開口ＯＰ１の中心よりも、第１辺ＳＩＤ１の端の近くに位置している。このため、図４（ａ）に示すように、第１辺ＳＩＤ１に沿う方向における第１電極パッドＰＤ１のうち絶縁膜ＰＳＶで被覆されている部分の幅は、第１辺ＳＩＤ１の端に近い方（図中上側）が、その逆側（図中下側）よりも広くなっている。詳細には、上記したように、第１電極パッドＰＤ１の短辺は第１辺ＳＩＤ１に平行になっている。そして第１電極パッドＰＤ１の２つの長辺のうち第１辺ＳＩＤ１の端に近いほうの辺（図中上側の辺）から第１開口ＯＰ１の縁まで距離α１は、第１電極パッドＰＤ１の残りの長辺（図中下側の辺）から第１開口ＯＰ１の縁までの距離α２よりも大きくなっている。距離α１は、例えば５μｍ以上２０μｍ以下であり、距離α２は、例えば１μｍ以上５μｍ以下である。なお、第１電極パッドＰＤ１の短辺のうち第１辺ＳＩＤ１に近いほうの辺から第１開口ＯＰ１の縁までの距離α３は、第１電極パッドＰＤ１の残りの短辺から第１開口ＯＰ１の縁までの距離α４よりも大きくなっている。距離α３は、例えば５μｍ以上２０μｍ以下であり、距離α４は、例えば１μｍ以上５μｍ以下である。
【００１８】
一方、図３に示すように、第１辺ＳＩＤ１に沿う方向（図中Ｙ方向）において、第２電極パッドＰＤ２の中心は、第２開口ＯＰ２の中心とほぼ重なっている。詳細には、第２電極パッドＰＤ２の２つの長辺それぞれから第１開口ＯＰ１の縁までの距離β１，β２は、互いに等しい。距離β１は、例えば１μｍ以上５μｍ以下である。ただし、製造誤差に起因して、第２電極パッドＰＤ２の中心が、第２開口ＯＰ２の中心よりも、第１辺ＳＩＤ１の端の近くに位置することもある。ただし、この場合においても、第１辺ＳＩＤ１に沿う方向において、第２電極パッドＰＤ２の中心から第２開口ＯＰ２の中心との距離は、第１電極パッドＰＤ１の中心と第１開口ＯＰ１の中心との距離よりも小さい。なお、第２電極パッドＰＤ２の短辺のうち第２辺ＳＩＤ２に近いほうの辺から第２開口ＯＰ２の縁までの距離β３は、第２電極パッドＰＤ２の残りの短辺から第２開口ＯＰ２の縁までの距離β４よりも大きくなっている。なお、距離β３，β４は、それぞれ距離α３，α４とほぼ等しい。
【００１９】
本図に示す例では、第１辺ＳＩＤ１に沿う方向において、第１電極パッドＰＤ１の幅を第２電極パッドＰＤ２に対して大きくすることにより、第１開口ＯＰ１と第２開口ＯＰ２の大きさを互いに等しくしたままで、上記した相対位置を実現している。このようにすると、第１開口ＯＰ１を小さくしなくて良いため、第１電極パッドＰＤ１とボンディングワイヤＷＩＲの接続面積を確保することができる。
【００２０】
ただし、図５に示すように、第１辺ＳＩＤ１に沿う方向において、第１開口ＯＰ１の幅を第１開口ＯＰ１に対して小さくすることにより、第１電極パッドＰＤ１と第２電極パッドＰＤ２の大きさを互いに等しくした状態で、上記した相対位置を実現してもよい。
【００２１】
なお、図３に示した例では、第１電極パッドＰＤ１以外の電極パッドＰＤとその上の開口ＯＰの相対位置は、第２電極パッドＰＤ２と第２開口ＯＰ２の相対位置と同じになっている。ただし、他の電極パッドＰＤとその上に位置する開口ＯＰの相対位置、例えば、第１電極パッドＰＤ１の隣に位置する電極パッドＰＤとその上の開口ＯＰの相対位置は、第１電極パッドＰＤ１と第１開口ＯＰ１の相対位置と同じになっていてもよい。
【００２２】
図６は、半導体チップＳＣの構成を説明するための断面図である。上記したように、半導体チップＳＣは基板ＳＵＢを有している。基板ＳＵＢは、例えばシリコン基板などの半導体基板である。基板ＳＵＢには素子分離膜ＥＩが形成されている。素子分離膜ＥＩは、例えばＳＴＩ法を用いて形成されているが、ＬＯＣＯＳ法を用いて形成されていても良い。基板ＳＵＢには、さらにトランジスタＴＲが形成されている。素子分離膜ＥＩは、トランジスタＴＲを他の領域から分離している。
【００２３】
基板ＳＵＢ上、素子分離膜ＥＩ上、及びトランジスタＴＲ上には、多層配線層ＭＩＮＣが形成されている。多層配線層ＭＩＮＣが有する配線層のうち少なくとも一層（例えば図において配線ＩＮＣ１を有する層）は、銅配線層であり、ダマシン法を用いて形成されている。配線ＩＮＣ１の厚さは、例えば０．１μｍ以上０．８μｍ以下である。
【００２４】
そして、多層配線層ＭＩＮＣの最上層の配線層の上には、複数の電極パッドＰＤが形成されている。電極パッドＰＤの下地となる絶縁層は、例えば酸化シリコン膜である。電極パッドＰＤは、例えばＡｌ（又はＡｌ合金）を用いて形成されている。電極パッドＰＤと同一層には、電極パッドＰＤに接続する配線ＩＮＣ２が形成されている。配線ＩＮＣ２の配線抵抗を低くするために、電極パッドＰＤ及び配線ＩＮＣ２は、配線ＩＮＣ１よりも厚く形成されている。電極パッドＰＤ及び配線ＩＮＣ２の厚さは、例えば１．２μｍ以上である。
【００２５】
電極パッドＰＤ及び配線ＩＮＣ２の上には、絶縁膜ＰＳＶが形成されている。絶縁膜ＰＳＶは、第１絶縁膜ＰＳＶ１と第２絶縁膜ＰＳＶ２の積層膜になっている。第１絶縁膜ＰＳＶ１は例えば酸化シリコン膜であり、第２絶縁膜ＰＳＶ２は例えば窒化シリコン膜である。そして絶縁膜ＰＳＶの厚さは、電極パッドＰＤよりも厚い。本図に示す例では、第１絶縁膜ＰＳＶ１が電極パッドＰＤよりも厚くなっている。
【００２６】
次に、本実施形態に係る半導体装置ＳＤの製造方法を説明する。まず、基板ＳＵＢに素子分離膜ＥＩを形成する。これにより、トランジスタＴＲが形成される領域（素子形成領域）が他の領域から分離される。次いで、素子形成領域に位置する基板ＳＵＢに、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜ＥＩ上にポリシリコン抵抗を形成しても良い。
【００２７】
次いで、素子形成領域に位置する基板ＳＵＢに、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する基板ＳＵＢに、ソース及びドレインとなる不純物領域を形成する。このようにして、基板ＳＵＢ上にトランジスタＴＲが形成される。
【００２８】
次いで、基板ＳＵＢ上、トランジスタＴＲ上、及び素子分離膜ＥＩ上に、多層配線層ＭＩＮＣを形成する。この工程において、最上層の配線層には、電極パッドＰＤが形成される。電極パッドＰＤは、例えば、Ａｌ膜を形成し、このＡｌ膜上にレジストパターンを形成し、このレジストパターンをマスクとしてＡｌ膜をエッチングすることにより、形成される。
【００２９】
次いで、多層配線層ＭＩＮＣ上に、第１絶縁膜ＰＳＶ１及び第２絶縁膜ＰＳＶ２を、この順に形成する。第１絶縁膜ＰＳＶ１及び第２絶縁膜ＰＳＶ２は、例えばプラズマＣＶＤ法を用いて形成される。これにより、絶縁膜ＰＳＶが形成される。
【００３０】
次いで、第２絶縁膜ＰＳＶ２上にレジストパターンを形成し、このレジストパターンをマスクとして絶縁膜ＰＳＶをエッチングする。これにより、開口ＯＰが形成される。その後、レジストパターンを除去する。
【００３１】
その後、基板ＳＵＢをダイシングして半導体チップＳＣに個片化する。
【００３２】
次いで、半導体チップＳＣを基板搭載部ＤＰの上に搭載し、半導体チップＳＣの電極パッドＰＤとリード端子ＬＤとを、ボンディングワイヤＷＩＲを用いて接続する。その後、金型を用いて封止樹脂ＭＤＲを形成する。
【００３３】
次に、本実施形態の効果について説明する。本実施形態では、電極パッドＰＤを厚くすることにより、電極パッドＰＤと同一層の配線の抵抗を低くしている。この場合、封止樹脂ＭＤＲと半導体チップＳＣの間に生じる熱応力が、電極パッドＰＤに加わりやすくなる。とくに基板ＳＵＢの角の近くに位置する第１電極パッドＰＤ１は、基板ＳＵＢの中心からの距離が他の電極パッドＰＤと比較して大きいため、他の電極パッドＰＤよりも大きな熱応力が加わる。この場合、第１電極パッドＰＤ１が下地となる絶縁層から剥離し、動いてしまう可能性が出てくる。
【００３４】
これに対して本実施形態では、第１電極パッドＰＤ１の中心は、第１開口ＯＰ１の中心よりも、第１辺ＳＩＤ１の端の近くに位置している。このため、第１辺ＳＩＤ１に沿う方向における第１電極パッドＰＤ１のうち絶縁膜ＰＳＶで被覆されている部分の幅は、第１辺ＳＩＤ１の端に近い方が、その逆側よりも広くなっている。これにより、第１電極パッドＰＤ１のうち熱応力が加わる側の領域は絶縁膜ＰＳＶによって押さえられるため、第１電極パッドＰＤ１が下地から剥離しにくくなる。従って、第１電極パッドＰＤ１は移動しにくくなる。
【００３５】
また本実施形態では、絶縁膜ＰＳＶの厚さを、電極パッドＰＤの高さよりも大きくしている。このため、電極パッドＰＤと下地の段差が絶縁膜ＰＳＶによって埋まり、また、電極パッドＰＤと下地の段差に起因して絶縁膜ＰＳＶの表面に生じる段差も、小さくなる。これにより、封止樹脂ＭＤＲと半導体チップＳＣの間に生じる熱応力が、電極パッドＰＤの側面に加わりにくくなる。
【００３６】
また本実施形態では、絶縁膜ＰＳＶは第１絶縁膜ＰＳＶ１と第２絶縁膜ＰＳＶ２の積層膜となっている。そして第１絶縁膜ＰＳＶ１を酸化シリコン膜として第２絶縁膜ＰＳＶ２を窒化シリコン膜とした上で、第１絶縁膜ＰＳＶ１を電極パッドＰＤよりも厚くすると、絶縁膜ＰＳＶを厚くしても、絶縁膜ＰＳＶと多層配線層ＭＩＮＣの間に生じる熱応力が大きくなることを抑制できる。
【００３７】
また、全ての電極パッドＰＤにおいて、電極パッドＰＤの短辺のうち基板ＳＵＢの縁に近いほうの辺から開口ＯＰまでの距離は、その電極パッドＰＤの残りの短辺（中心側の短辺）から開口ＯＰまでの距離よりも大きくなっている。言い換えると、基板ＳＵＢの縁から基板ＳＵＢの中心に近づく方向において、電極パッドＰＤのうち絶縁膜ＰＳＶで被覆されている部分の幅は、基板ＳＵＢの縁に近い方が、その逆側よりも広くなっている。このため、すべての電極パッドＰＤは、熱応力が加わっても移動しにくい。
【００３８】
（変形例１）
図７は、変形例１に係る半導体装置ＳＤで用いられる半導体チップＳＣの構成を示す平面図であり、実施形態に係る図２に対応している。図８は、図７の要部を拡大した図である。本実施形態に係る半導体装置ＳＤは、半導体チップＳＣの電極パッドＰＤが各辺に沿って複数列（例えば２列）配置されている点を除いて、実施形態に係る半導体装置ＳＤと同様の構成である。
【００３９】
詳細には、電極パッドＰＤは、各辺に沿って千鳥配置されている。そして、いずれの列においても、各辺の端（すなわち基板ＳＵＢの角）に最も近い第１電極パッドＰＤ１及びその上の第１開口ＯＰ１の相対位置は、実施形態における第１電極パッドＰＤ１と第１開口ＯＰ１の相対位置と同じになっている。そして、各列において、第２電極パッドＰＤ２と第２開口ＯＰ２の相対位置も、実施形態と同様になっている。
【００４０】
本変形例によっても、実施形態と同様の効果が得られる。なお、本変形例において、最外周以外のパッド列において、第１電極パッドＰＤ１及びその上の第１開口ＯＰ１の相対位置は、第２電極パッドＰＤ２及び第２電極パッドＰＤ２の相対位置と同じになっていても良い。
【００４１】
本変形例によっても、実施形態と同様の効果が得られる。
【００４２】
（変形例２）
図９は、変形例２に係る半導体装置ＳＤの構成を示す断面図である。本変形例に係る半導体装置ＳＤはＱＦＮ（Quad Flat No Lead Package）である点を除いて、実施形態又は変形例１に係る半導体装置ＳＤと同様の構成である。
【００４３】
詳細には、基板搭載部ＤＰのうち半導体チップＳＣを搭載していない面は、封止樹脂ＭＤＲから露出している。そして、封止樹脂ＭＤＲのうち基板搭載部ＤＰが露出している面には、複数の端子ＴＥＲが埋め込まれている。複数の端子ＴＥＲは封止樹脂ＭＤＲの４辺に沿って配置されている。
【００４４】
本変形例によっても、実施形態と同様の効果が得られる。
【００４５】
（変形例３）
図１０は、変形例３に係る半導体装置ＳＤの構成を示す断面図である。本変形例に係る半導体装置ＳＤは、半導体チップＳＣをインターポーザなどの配線基板ＩＰの上に搭載している点を除いて、実施形態又は変形例１に係る半導体装置ＳＤと同様の構成である。
【００４６】
詳細には、半導体チップＳＣは、配線基板ＩＰの上に、電極形成面を上にして保持されている。そして、配線基板ＩＰ上の端子（例えばフィンガ）と半導体チップＳＣの電極パッドＰＤは、ボンディングワイヤＷＩＲを介して接続されている。
【００４７】
半導体チップＳＣ、配線基板ＩＰのうち半導体チップＳＣが搭載された面、及びボンディングワイヤＷＩＲは、封止樹脂ＭＤＲによって封止されている。本図に示す例では、封止樹脂ＭＤＲの側面は、配線基板ＩＰの側面と同一面を形成している。ただし、封止樹脂ＭＤＲの側面は、配線基板ＩＰの内側に位置していても良い。
【００４８】
そして、配線基板ＩＰのうち封止樹脂ＭＤＲで封止されていない面には、はんだボールＳＢが設けられている。はんだボールＳＢは、配線基板ＩＰ内の配線及びボンディングワイヤＷＩＲを介して、半導体チップＳＣに接続している。
【００４９】
本変形例によっても、実施形態と同様の効果が得られる。
【００５０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【００５１】
ＤＰ 基板搭載部
ＥＩ 素子分離膜
ＧＤＬ ガードリング
ＩＮＣ１ 配線
ＩＮＣ２ 配線
ＩＰ 配線基板
ＬＤ リード端子
ＭＤＲ 封止樹脂
ＭＩＮＣ 多層配線層
ＯＰ 開口
ＯＰ１ 第１開口
ＯＰ２ 第２開口
ＰＤ 電極パッド
ＰＤ１ 第１電極パッド
ＰＤ２ 第２電極パッド
ＰＳＶ 絶縁膜
ＰＳＶ１ 第１絶縁膜
ＰＳＶ２ 第２絶縁膜
ＳＣ 半導体チップ
ＳＤ 半導体装置
ＳＩＤ１ 第１辺
ＳＩＤ２ 第２辺
ＳＩＤ３ 第３辺
ＳＩＤ４ 第４辺
ＳＵＢ 基板
ＴＥＲ 端子
ＴＲ トランジスタ
ＷＩＲ ボンディングワイヤ
【図１】
2015050383.tif 000003
【図２】
2015050383.tif 000004
【図３】
2015050383.tif 000005
【図４】
2015050383.tif 000006
【図５】
2015050383.tif 000007
【図６】
2015050383.tif 000008
【図７】
2015050383.tif 000009
【図８】
2015050383.tif 000010
【図９】
2015050383.tif 000011
【図１０】
2015050383.tif 000012