(57)【要約】【課題】差動増幅回路のトランジスタの電流密度を変えずに、また小さな位相補償容量で位相余裕を確保する。【解決手段】差動増幅回路２００は、複数の差動対として、差動トランジスタ２２１，２３１からなる第１差動対、差動トランジスタ２２２，２３２からなる第２差動対、差動トランジスタ２２３，２３３からなる第３差動対を備える。これらの差動対は、互いに並列に接続される。差動増幅回路２００は、さらに、複数の選択部として、スイッチ５１１，５１２，５１３，５２１，５２２，５２３，５３１，５３２，５３３，５４１，５４２，５４３を備える。これらの選択部は、可変利得増幅器の利得に応じて、差動対ごとに、差動対の相互コンダクタンスが非ゼロになる第１状態と、差動対の相互コンダクタンスがゼロになる第２状態とを選択する。【選択図】図２
2015050740.tif 000002
【特許請求の範囲】
【請求項１】
利得が可変の可変利得増幅器であって、
互いに並列に接続される複数の差動対と、前記利得に応じて、差動対ごとに、差動対の相互コンダクタンスが非ゼロになる第１状態と差動対の相互コンダクタンスがゼロになる第２状態とを選択する複数の選択部とを備える差動増幅回路
を有することを特徴とする可変利得増幅器。
【請求項２】
前記差動増幅回路は、位相補償用のコンデンサをさらに備え、
前記複数の選択部は、前記利得と前記差動増幅回路の相互コンダクタンスと前記コンデンサの容量との積が一定になるように、前記利得に応じて、差動対ごとに、前記第１状態と前記第２状態とを選択することを特徴とする請求項１の可変利得増幅器。
【請求項３】
前記差動増幅回路は、入力電圧を受ける非反転入力端子及び反転入力端子を含む複数の端子をさらに備え、
前記複数の選択部は、差動対ごとに、前記第１状態として、差動対を構成する２つのトランジスタの一方が前記非反転入力端子に接続し、前記２つのトランジスタの他方が前記反転入力端子に接続する状態を選択し、前記第２状態として、前記２つのトランジスタの両方が前記複数の端子のうち前記非反転入力端子及び前記反転入力端子とは別の端子に接続する状態を選択することを特徴とする請求項１又は２の可変利得増幅器。
【請求項４】
前記差動増幅回路は、前記別の端子として、所定電圧を受けるコモン入力端子を備えることを特徴とする請求項３の可変利得増幅器。
【請求項５】
前記差動増幅回路は、入力電圧を受ける非反転入力端子及び反転入力端子をさらに備え、
前記複数の選択部は、差動対ごとに、前記第１状態として、差動対を構成する２つのトランジスタの一方が前記非反転入力端子に接続し、前記２つのトランジスタの他方が前記反転入力端子に接続する状態を選択し、前記第２状態として、前記２つのトランジスタの両方が前記非反転入力端子に接続する状態を選択することを特徴とする請求項１又は２の可変利得増幅器。
【請求項６】
前記差動増幅回路は、入力電圧を受ける非反転入力端子及び反転入力端子をさらに備え、
前記複数の選択部は、差動対ごとに、前記第１状態として、差動対を構成する２つのトランジスタの一方が前記非反転入力端子に接続し、前記２つのトランジスタの他方が前記反転入力端子に接続する状態を選択し、前記第２状態として、前記２つのトランジスタの両方が外部電源に接続する状態を選択することを特徴とする請求項１又は２の可変利得増幅器。
【請求項７】
前記差動増幅回路の出力電圧を前記差動増幅回路に帰還するための回路に接続され、前記利得を調節する可変抵抗
をさらに有することを特徴とする請求項１から６のいずれかの可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅器に関するものである。本発明は、例えば、位相補償技術を利用した差動増幅回路を有する可変利得増幅器に関するものである。
【背景技術】
【０００２】
差動増幅回路は、その出力電圧を、帰還回路網を介して反転入力端子へ帰還し、いわゆる負帰還回路を構成することで、差動増幅回路を構成する素子の特性ばらつきの影響をほとんど受けず、高精度な信号処理を可能にする。一方で、増幅器や帰還回路網で位相が回転し、いわゆる位相余裕がゼロとなると、負帰還回路が発振し、回路の誤動作や、最悪の場合、破壊が引き起こされる。
【０００３】
このため、一般的には、差動増幅回路にコンデンサ（位相補償容量）を設けて、位相補償により位相余裕を確保することで、発振を防いでいる。しかし、この位相補償を行うと、差動増幅回路の周波数特性が劣化する。また、コンデンサの面積が大きいことから、コストの増加等のデメリットが生じる。このため、位相余裕を保ちつつ、位相補償容量をいかに小さくするかが回路設計上の課題となっている。
【０００４】
特に、帰還回路網の帰還利得を増減させて負帰還回路の利得を調整する、いわゆる可変利得増幅器においては、帰還利得が１以下の任意の値に設定して使用されるが、想定される使用状態のうち、位相余裕が最も小さくなる、即ち、帰還利得が最も大きくなる状態で位相余裕を確保できるように位相補償容量が選択されることが多い。
【０００５】
この状態では、可変利得増幅器の帰還利得を小さくしていくと、可変利得増幅器の利得の増加とともに、位相余裕は増加するが、逆にカットオフ周波数は帰還利得に比例して小さくなってしまい、利得の設定値によって周波数特性が変動するという課題を生じる。そこで、カットオフ周波数を一定に保つために、帰還利得の値に応じて、位相補償容量の値を変化させたり、差動対の電流源を変化させたりする手法が供されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３１７１４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の技術では、差動増幅回路の差動対の電流源の電流値を変化させ、位相余裕を調整している。しかし、差動対の電流源の電流値のみを変化させると、トランジスタの単位サイズあたりの電流密度が変化する。特にＭＯＳＦＥＴを用いた差動増幅回路の場合は、電流値を極端に減らしていくと、弱反転領域に陥り、カットオフ周波数等、差動増幅回路の特性が大幅に劣化してしまう可能性がある。そのため、あまり電流を減らすことができず、調整できる範囲が限られてしまう。
【０００８】
本発明は、例えば、差動増幅回路のトランジスタの電流密度を変えずに、また小さな位相補償容量で位相余裕を確保することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一の態様に係る可変利得増幅器は、
互いに並列に接続される複数の差動対と、前記利得に応じて、差動対ごとに、差動対の相互コンダクタンスが非ゼロになる第１状態と差動対の相互コンダクタンスがゼロになる第２状態とを選択する複数の選択部とを備える差動増幅回路を有する。
【発明の効果】
【００１０】
本発明の一の態様によれば、差動増幅回路の複数の選択部が、可変利得増幅器の利得に応じて、差動対ごとに、差動対の相互コンダクタンスが非ゼロになる第１状態と差動対の相互コンダクタンスがゼロになる第２状態とを選択するため、トランジスタの電流密度を変えずに、また小さな位相補償容量で位相余裕を確保することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る可変利得増幅器の構成を示す回路図。
【図２】実施の形態１に係る差動増幅回路の構成を示す回路図。
【図３】実施の形態２及び３に係る可変利得増幅器の構成を示す回路図。
【図４】実施の形態２に係る差動増幅回路の構成を示す回路図。
【図５】実施の形態３に係る差動増幅回路の構成を示す回路図。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について、図を用いて説明する。
【００１３】
実施の形態１．
図１は、本実施の形態に係る可変利得増幅器１００の構成を示す回路図である。
【００１４】
図１において、利得が可変である可変利得増幅器１００は、差動増幅回路２００を備える。可変利得増幅器１００は、さらに、利得を調節するための可変抵抗として、入力可変抵抗１１１及び帰還可変抵抗１１２を備える。
【００１５】
また、可変利得増幅器１００は、入力電圧を受ける入力端子１０１と、バイアス電圧を受けるバイアス端子１０２と、コモン電圧を受けるコモン端子１０３と、出力電圧を出力する出力端子１０４と、入力端子１０１及び出力端子１０４に接続された帰還端子１０５を有する。
【００１６】
ここでは、可変利得増幅器１００の利得を３段階に設定できるものとする。なお、利得を２段階あるいは４段階以上に設定できるようにしてもよい。また、利得を段階的に設定する代わりに、連続的に設定できるようにしてもよい。
【００１７】
入力可変抵抗１１１及び帰還可変抵抗１１２は、差動増幅回路２００の出力電圧を差動増幅回路２００に帰還するための回路（帰還ループ）に接続される。具体的には、入力可変抵抗１１１が入力端子１０１と帰還端子１０５との間に挿入され、帰還可変抵抗１１２が出力端子１０４と帰還端子１０５との間に挿入される。入力可変抵抗１１１及び帰還可変抵抗１１２の一方又は両方の抵抗値が変化することで、可変利得増幅器１００の利得が変更される。
【００１８】
図２は、差動増幅回路２００の構成を示す回路図である。
【００１９】
図２において、差動増幅回路２００は、複数の差動対として、差動トランジスタ２２１，２３１からなる第１差動対、差動トランジスタ２２２，２３２からなる第２差動対、差動トランジスタ２２３，２３３からなる第３差動対を備える。これらの差動対は、互いに並列に接続される。なお、差動対の数は、３つに限らず、２つあるいは４つ以上でもよい。
【００２０】
差動増幅回路２００は、さらに、複数の選択部として、スイッチ５１１，５１２，５１３，５２１，５２２，５２３，５３１，５３２，５３３，５４１，５４２，５４３を備える。これらの選択部は、入力可変抵抗１１１及び帰還可変抵抗１１２により設定される利得に応じて、差動対ごとに、差動対の相互コンダクタンスが非ゼロになる第１状態と、差動対の相互コンダクタンスがゼロになる第２状態とを選択する。
【００２１】
また、差動増幅回路２００は、複数の端子として、非反転入力電圧Ｖｉｐを受ける非反転入力端子２０１と、反転入力電圧Ｖｉｎを受ける反転入力端子２０２と、コモン電圧Ｖｃｏｍ（所定電圧の例）を受けるコモン入力端子２０３と、出力電圧Ｖｏｕｔを出力する出力端子２０４を有する。非反転入力端子２０１は、図１に示したバイアス端子１０２に接続される。反転入力端子２０２は、図１に示した帰還端子１０５に接続される。コモン入力端子２０３は、図１に示したコモン端子１０３に接続される。出力端子２０４は、図１に示した出力端子１０４に接続される。
【００２２】
差動増幅回路２００は、さらに、電流源トランジスタ２１１，２１２，２１３を備える。
【００２３】
電流源トランジスタ２１１、差動トランジスタ２２１，２３１、スイッチ５１１，５２１，５３１，５４１は、第１差動段２８１を構成する。電流源トランジスタ２１１は、第１差動対を構成する差動トランジスタ２２１，２３１にバイアス電流を供給する。スイッチ５１１，５２１，５３１，５４１は、第１差動対を構成する差動トランジスタ２２１，２３１を、それぞれ非反転入力端子２０１及び反転入力端子２０２と、コモン入力端子２０３に選択的に接続する。
【００２４】
電流源トランジスタ２１２、差動トランジスタ２２２，２３２、スイッチ５１２，５２２，５３２，５４２は、第２差動段２８２を構成する。第２差動段２８２の各構成要素の機能については、第１差動段２８１と同様である。
【００２５】
電流源トランジスタ２１３、差動トランジスタ２２３，２３３、スイッチ５１３，５２３，５３３，５４３は、第３差動段２８３を構成する。第３差動段２８３の各構成要素の機能については、第１差動段２８１と同様である。
【００２６】
差動増幅回路２００は、さらに、能動負荷トランジスタ２４１，２４２、電流源トランジスタ２５１、出力トランジスタ２６１、位相補償用のコンデンサ４０１を備える。電流源トランジスタ２５１は、出力トランジスタ２６１にバイアス電流を供給する。
【００２７】
以下では、可変利得増幅器１００の動作について説明する。
【００２８】
差動増幅回路２００の利得・帯域幅積ＧＢＷｄｉｆｆは、
ＧＢＷｄｉｆｆ＝ｇｍ・Ｃｃ・・・（１）
ｇｍ＝ｇｍ１＋ｇｍ２＋ｇｍ３・・・（２）
で求まる。ここで、ｇｍは第１差動段２８１、第２差動段２８２、第３差動段２８３の３つの差動段トータルでの相互コンダクタンスである。ｇｍ１は第１差動段２８１の相互コンダクタンス、ｇｍ２は第２差動段２８２の相互コンダクタンス、ｇｍ３は第３差動段２８３の相互コンダクタンスである。Ｃｃはコンデンサ４０１の位相補償容量の値である。
【００２９】
第１差動段２８１において、スイッチ５１１，５２１がオンになり、スイッチ５３１，５４１がオフになると、差動トランジスタ２２１が非反転入力端子２０１、差動トランジスタ２３１が反転入力端子２０２に接続される。この場合、ｇｍ１はゼロでない所定の値を示す。一方、スイッチ５１１，５２１がオフになり、スイッチ５３１，５４１がオンになると、差動トランジスタ２２１，２３１がともにコモン入力端子２０３に接続される。この場合、ｇｍ１はゼロとなる。第２差動段２８２、第３差動段２８３の動作についても、第１差動段２８１の動作と同様である。
【００３０】
図１に示したように、可変利得増幅器１００において、入力可変抵抗１１１及び帰還可変抵抗１１２により負帰還回路網が構成され、その帰還利得βは、
β＝Ｒ１／（Ｒ１＋Ｒ２）・・・（３）
となる。ここで、Ｒ１は入力可変抵抗１１１の抵抗値、Ｒ２は帰還可変抵抗１１２の抵抗値である。
【００３１】
よって、可変利得増幅器１００の帰還ループの利得・帯域幅積ＧＢＷは、
ＧＢＷ＝β・ＧＢＷｄｉｆｆ・・・（４）
となり、ＧＢＷｄｉｆｆが一定の場合、ＧＢＷは帰還利得βに比例する。
【００３２】
可変利得増幅器１００の負荷が一定の場合、ＧＢＷが等しければ、可変利得増幅器１００のカットオフ周波数及び位相余裕は一定値となる。したがって、３段階の帰還利得設定値β１，β２，β３に対し、ＧＢＷが一定となるように、ｇｍ１，ｇｍ２，ｇｍ３の値を設定することで、いずれの帰還利得設定値に対しても、一定のカットオフ周波数及び位相余裕を得ることができる。
【００３３】
また、いずれの帰還利得設定値においても、差動増幅回路２００に含まれるトランジスタを流れる電流値は変化しないため、トランジスタの電流密度の変化に伴う予期しない特性変動の発生を回避することが可能である。また、ＧＢＷが常に一定となるため、コンデンサ４０１を必要最小限のサイズに抑えることができるとともに、コンデンサ４０１に複数のスイッチを直列に接続して位相補償容量を変化させることが不要であるため、スイッチのオン抵抗や寄生容量による周波数特性の変動を回避することが可能である。
【００３４】
スイッチ５１１，５１２，５１３，５２１，５２２，５２３，５３１，５３２，５３３，５４１，５４２，５４３に流れる直流（ＤＣ）電流はゼロであるため、寄生容量の小さなトランジスタで各差動対を実現でき、スイッチ５１１，５１２，５１３，５２１，５２２，５２３，５３１，５３２，５３３，５４１，５４２，５４３の付与による周波数特性の変動を最小限に抑えることが可能である。
【００３５】
即ち、本実施の形態では、複数の選択部（スイッチ５１１，５１２，５１３，５２１，５２２，５２３，５３１，５３２，５３３，５４１，５４２，５４３）が、可変利得増幅器１００の利得βと差動増幅回路２００の相互コンダクタンスｇｍとコンデンサ４０１の容量Ｃｃとの積が一定になるように、利得βに応じて、差動対（差動トランジスタ２２１，２３１からなる第１差動対、差動トランジスタ２２２，２３２からなる第２差動対、差動トランジスタ２２３，２３３からなる第３差動対）ごとに、差動対の相互コンダクタンスが非ゼロになる第１状態と、差動対の相互コンダクタンスがゼロになる第２状態とを選択する。
【００３６】
上記複数の選択部（例えば、スイッチ５１１，５２１，５３１，５４１）は、差動対ごとに、第１状態として、差動対を構成する２つのトランジスタの一方（例えば、差動トランジスタ２２１）が非反転入力端子２０１に接続し、上記２つのトランジスタの他方（例えば、差動トランジスタ２３１）が反転入力端子２０２に接続する状態を選択する。また、第２状態として、上記２つのトランジスタの両方（例えば、差動トランジスタ２２１，２３１）が非反転入力端子２０１及び反転入力端子２０２とは別の端子であるコモン入力端子２０３に接続する状態を選択する。
【００３７】
例えば、利得β１に対しては、第１差動対の相互コンダクタンスを非ゼロ（第１状態）、第２差動対及び第３差動対の相互コンダクタンスをゼロ（第２状態）とする。利得β２に対しては、第２差動対の相互コンダクタンスを非ゼロ（第１状態）、第１差動対及び第３差動対の相互コンダクタンスをゼロ（第２状態）とする。利得β３に対しては、第３差動対の相互コンダクタンスを非ゼロ（第１状態）、第１差動対及び第２差動対の相互コンダクタンスをゼロ（第２状態）とする。
【００３８】
なお、可変利得増幅器１００の利得βが４段階以上に設定される場合、利得βの段階に応じて、第１差動対、第２差動対、第３差動対の状態（第１状態又は第２状態）の組み合わせを予め定めておけばよい（２３＝８段階まで対応できる）。あるいは、差動対の数を増やせばよい（例えば、利得βの段数と同じ数の差動対を設ける）。
【００３９】
第１差動対、第２差動対、第３差動対のトランジスタサイズと電流源トランジスタ２１１，２１２，２１３の電流値は、共通でもよいが、それぞれ異なっていてもよい。
【００４０】
上記のように、本実施の形態に係る差動増幅回路２００では、差動対を複数並列に接続し、増幅器として使用する差動対の数を変化させることで、差動増幅回路２００のカットオフ周波数の調整を実現することができる。本実施の形態によれば、可変利得増幅器１００に用いられる差動増幅回路２００において、トランジスタの電流密度を変えずに、最小の位相補償容量で適切な位相余裕を確保することができる。また、可変利得増幅器１００において、トランジスタの動作状態の変化なく、また、単一の位相補償容量で、利得設定値によらず一定のカットオフ周波数と位相余裕を確保することができる。
【００４１】
本実施の形態の変形例として、スイッチ５１１，５１２，５１３，５３１，５３２，５３３を削除するとともに、スイッチ５４１，５４２，５４３を非反転入力端子２０１に接続してもよい。この変形例によれば、コモン入力端子２０３を不要にし、また、スイッチ数を削減することができる。
【００４２】
実施の形態２．
本実施の形態について、主に実施の形態１との差異を説明する。
【００４３】
図３は、本実施の形態に係る可変利得増幅器１００の構成を示す回路図である。
【００４４】
図３において、可変利得増幅器１００は、図１に示した実施の形態１のものと異なり、コモン端子１０３を有していない。その他の構成については、図１に示した実施の形態１のものと同様である。
【００４５】
図４は、本実施の形態に係る差動増幅回路２００の構成を示す回路図である。
【００４６】
図４において、差動増幅回路２００は、図２に示した実施の形態１のものと異なり、コモン入力端子２０３を有していない。
【００４７】
第１差動段２８１において、スイッチ５１１，５２１がオンになり、スイッチ５３１，５４１がオフになると、実施の形態１と同様に、差動トランジスタ２２１が非反転入力端子２０１、差動トランジスタ２３１が反転入力端子２０２に接続される。一方、スイッチ５１１，５２１がオフになり、スイッチ５３１，５４１がオンになると、実施の形態１と異なり、差動トランジスタ２２１，２３１がともに非反転入力端子２０１に接続される。第２差動段２８２、第３差動段２８３の動作についても、第１差動段２８１の動作と同様である。
【００４８】
即ち、本実施の形態において、複数の選択部（例えば、スイッチ５１１，５２１，５３１，５４１）は、差動対ごとに、第１状態として、差動対を構成する２つのトランジスタの一方（例えば、差動トランジスタ２２１）が非反転入力端子２０１に接続し、上記２つのトランジスタの他方（例えば、差動トランジスタ２３１）が反転入力端子２０２に接続する状態を選択する。また、第２状態として、上記２つのトランジスタの両方（例えば、差動トランジスタ２２１，２３１）が非反転入力端子２０１に接続する状態を選択する。
【００４９】
本実施の形態によれば、実施の形態１のコモン入力端子２０３が不要となり、回路を簡素化できる。
【００５０】
実施の形態３．
本実施の形態について、主に実施の形態２との差異を説明する。
【００５１】
本実施の形態に係る可変利得増幅器１００の構成については、図３に示した実施の形態２のものと同様である。
【００５２】
図５は、本実施の形態に係る差動増幅回路２００の構成を示す回路図である。
【００５３】
図５において、差動増幅回路２００は、実施の形態２と同様に、実施の形態１のコモン入力端子２０３を有していない。
【００５４】
第１差動段２８１において、スイッチ５１１，５２１がオンになり、スイッチ５３１，５４１がオフになると、実施の形態２と同様に、差動トランジスタ２２１が非反転入力端子２０１、差動トランジスタ２３１が反転入力端子２０２に接続される。一方、スイッチ５１１，５２１がオフになり、スイッチ５３１，５４１がオンになると、実施の形態２と異なり、差動トランジスタ２２１，２３１がともに電源ＶＤＤに接続される。第２差動段２８２、第３差動段２８３の動作についても、第１差動段２８１の動作と同様である。
【００５５】
即ち、本実施の形態において、複数の選択部（例えば、スイッチ５１１，５２１，５３１，５４１）は、差動対ごとに、第１状態として、差動対を構成する２つのトランジスタの一方（例えば、差動トランジスタ２２１）が非反転入力端子２０１に接続し、上記２つのトランジスタの他方（例えば、差動トランジスタ２３１）が反転入力端子２０２に接続する状態を選択する。また、第２状態として、上記２つのトランジスタの両方（例えば、差動トランジスタ２２１，２３１）が外部電源に接続する状態を選択する。
【００５６】
本実施の形態によれば、実施の形態１におけるコモン入力端子２０３が不要となり、回路を簡素化できる。
【００５７】
以上、本発明の実施の形態について説明したが、これらの実施の形態のうち、２つ以上を組み合わせて実施しても構わない。あるいは、これらの実施の形態のうち、１つを部分的に実施しても構わない。あるいは、これらの実施の形態のうち、２つ以上を部分的に組み合わせて実施しても構わない。なお、本発明は、これらの実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
【符号の説明】
【００５８】
１００  可変利得増幅器、１０１  入力端子、１０２  バイアス端子、１０３  コモン端子、１０４  出力端子、１０５  帰還端子、１１１  入力可変抵抗、１１２  帰還可変抵抗、２００  差動増幅回路、２０１  非反転入力端子、２０２  反転入力端子、２０３  コモン入力端子、２０４  出力端子、２１１，２１２，２１３  電流源トランジスタ、２２１，２２２，２２３，２３１，２３２，２３３  差動トランジスタ、２４１，２４２  能動負荷トランジスタ、２５１  電流源トランジスタ、２６１  出力トランジスタ、２８１  第１差動段、２８２  第２差動段、２８３  第３差動段、４０１  コンデンサ、５１１，５１２，５１３，５２１，５２２，５２３，５３１，５３２，５３３，５４１，５４２，５４３  スイッチ。
【図１】
2015050740.tif 000003
【図２】
2015050740.tif 000004
【図３】
2015050740.tif 000005
【図４】
2015050740.tif 000006
【図５】
2015050740.tif 000007