(57)【要約】      （修正有）【課題】高電圧による各相の干渉を最小化するゲート駆動装置を提供すること。【解決手段】ゲート駆動装置１００は、入力された制御信号を増幅して上側トランジスタのゲート及び下側トランジスタのゲートを駆動する。上側駆動チップは上側トランジスタを制御するための上側制御信号を増幅し、増幅された上側制御信号を上側トランジスタのゲートに出力する。下側駆動チップは下側制御信号を増幅して下側トランジスタのゲートに出力する。上側トランジスタのゲートのエミッタ端子は下側トランジスタのコレクタ端子に接続される。上側駆動チップは下側駆動チップとは別個である。下側駆動チップは、下側制御信号をデッドタイム制御してデッドタイム制御された下側制御信号を生成するデッドタイム制御部と、デッドタイム制御された下側制御信号を増幅して出力する出力ドライバと、を含む。【選択図】図１
2015050923.tif 000002
【特許請求の範囲】
【請求項１】
入力された制御信号を増幅して上側トランジスタのゲート及び下側トランジスタのゲートを駆動するゲート駆動装置であって、
前記上側トランジスタを制御するための上側制御信号を増幅し、増幅された上側制御信号を前記上側トランジスタのゲートに出力する上側駆動チップと、
下側制御信号を増幅して下側トランジスタのゲートに出力する下側駆動チップと、を備え、
前記上側トランジスタのゲートのエミッタ端子は前記下側トランジスタのコレクタ端子に接続され、
前記上側駆動チップは前記下側駆動チップとは別個であり、
前記下側駆動チップは、前記下側制御信号をデッドタイム制御してデッドタイム制御された下側制御信号を生成するデッドタイム制御部と、
前記デッドタイム制御された下側制御信号を増幅して出力する出力ドライバと、を含む、ゲート駆動装置。
【請求項２】
前記デッドタイム制御部は、前記上側制御信号に基づいて前記下側制御信号をデッドタイム制御する、請求項１に記載のゲート駆動装置。
【請求項３】
前記デッドタイム制御部は、上側制御信号が伝達されてから一定時間が経過した後で下側制御信号を伝達する、請求項２に記載のゲート駆動装置。
【請求項４】
前記下側駆動チップは、前記下側駆動チップ及び前記上側駆動チップの動作をすべてソフト動作停止する障害論路回路を含む、請求項１に記載のゲート駆動装置。
【請求項５】
前記下側駆動チップは低電圧感知部を含み、
前記ゲート電圧の基準電圧より低い場合、前記低電圧感知部は前記障害論理回路に低電圧感知信号を入力し、
前記障害論理回路は、低電圧感知信号が入力されると前記下側駆動チップ及び前記上側駆動チップの動作をすべてソフト動作停止する、請求項４に記載のゲート駆動装置。
【請求項６】
入力された制御信号を増幅して上側トランジスタのゲートを駆動する上側駆動チップと、下側トランジスタのゲートを駆動する下側駆動チップとを備えるゲート駆動装置の動作方法であって、
前記上側トランジスタを制御するための上側制御信号を増幅し、増幅された上側制御信号を前記上側トランジスタのゲートに出力するステップと、
下側制御信号を増幅して下側トランジスタのゲートに出力するステップと、
前記下側制御信号をデッドタイム制御し、デッドタイム制御された下側制御信号を生成するステップと、
前記デッドタイム制御された下側制御信号を増幅して出力するステップと、を有し、
前記上側トランジスタのゲートのエミッタ端子は前記下側トランジスタのコレクタ端子に接続され、
前記上側駆動チップは前記下側駆動チップとは別個である、ゲート駆動装置の動作方法。
【請求項７】
前記下側制御信号をデッドタイム制御してデッドタイム制御された下側制御信号を生成するステップは、前記上側制御信号に基づいて前記下側制御信号をデッドタイム制御するステップを含む、請求項６に記載のゲート駆動装置の動作方法。
【請求項８】
前記上側制御信号に基づいて前記下側制御信号をデッドタイム制御するステップは、上側制御信号が伝達されてから一定時間が経過した後で下側制御信号を伝達するステップを含む、請求項７に記載のゲート駆動装置の動作方法。
【請求項９】
前記下側駆動チップ及び前記上側駆動チップの動作をすべてソフト動作停止するステップを更に有する、請求項６に記載のゲート駆動装置の動作方法。
【請求項１０】
前記下側駆動チップ及び前記上側駆動チップの動作をすべてソフト動作停止するステップは、前記ゲートの電圧が基準電圧より低い場合、前記下側駆動チップ及び前記上側駆動チップの動作をすべてソフト動作停止するステップを含む、請求項９に記載のゲート駆動装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はゲート駆動装置に関するものであり、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  ｍｏｄｅ  Ｔｒａｎｓｉｓｔｏｒ：ＩＧＢＴ）のような大容量パワー素子であるゲートのためのゲート駆動装置に関するものである。
【背景技術】
【０００２】
産業現場で使用される高電圧三相モータ駆動装置には、ＦＦＴ又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のような６つの電力スイッチング素子を使用した電圧型インバータが使用される。このようなインバータは主にパルス幅変調（ＰＷＭ）駆動方法によって制御される。一般に、ＰＷＭ駆動方法は電圧を一定に維持した状態で電流をパルス状に与えて平均電流を制御するものであって、この際、パルス幅の割合を制御する方式がＰＷＭ制御である。
【０００３】
そして、絶縁ゲートバイポーラトランジスタの駆動のためにゲート駆動装置が利用される。ゲート駆動装置ＩＣとは、産業用インバータ、自動車のモータなど多くの産業に必ず使用される半導体チップを意味する。一般に、ゲート駆動装置ＩＣは上側（ｈｉｇｈ  ｓｉｄｅ）及び下側（ｌｏｗ  ｓｉｄｅ）を一つのチップにすべて含む。そのため、多くの問題が発生している。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、絶縁ゲートバイポーラトランジスタのような高電力三相ゲートを駆動するゲート駆動装置であって、高電圧による各相の干渉を最小化するゲート駆動装置を提供する。
【０００５】
本発明の一実施例による、入力された制御信号を増幅して上側トランジスタのゲート及び下側トランジスタのゲートを駆動するゲート駆動装置は、上側トランジスタを制御するための上側制御信号を増幅し、増幅された上側制御信号を上側トランジスタのゲートに出力する上側駆動チップと、下側制御信号を増幅して下側トランジスタのゲートに出力する下側駆動チップと、を含み、上側トランジスタのゲートのエミッタ端子は下側トランジスタのコレクタ端子に接続され、上側駆動チップは下側駆動チップとは別個であり、下側駆動チップは下側制御信号をデッドタイム制御し、デッドタイム制御された下側制御信号を生成するデッドタイム制御部と、デッドタイム制御された下側制御信号を増幅して出力する出力ドライバと、を含む。
【０００６】
この際、デッドタイム制御部は上側制御信号に基づいて下側制御信号をデッドタイム制御する。
【課題を解決するための手段】
【０００７】
本発明の一実施例による、入力された制御信号を増幅して上側トランジスタのゲートを駆動する上側駆動チップと、下側トランジスタのゲートを駆動する下側駆動チップとを含むゲート駆動装置の動作方法は、上側トランジスタを制御するための上側制御信号を増幅し、増幅された上側制御信号を上側トランジスタのゲートに出力するステップと、下側制御信号を増幅して下側トランジスタのゲートに出力するステップと、下側制御信号をデッドタイム制御し、デッドタイム制御された下側制御信号を生成するステップと、デッドタイム制御された下側制御信号を増幅して出力するステップと、を含み、上側トランジスタのゲートのエミッタ端子は下側トランジスタのコレクタ端子に接続され、上側駆動チップは下側駆動チップとは別個である。
【０００８】
この際、下側制御信号をデッドタイム制御し、デッドタイム制御された下側制御信号を生成するステップは、上側制御信号に基づいて下側制御信号をデッドタイム制御するステップを含む。
【０００９】
本発明の一実施例は、絶縁ゲートバイポーラトランジスタのような高電力三相ゲートを駆動する高電圧による各相の干渉を最小化し、ゲート駆動装置を作動する際に発生する熱の影響を最小化するゲート駆動装置を提供する。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施例によるゲート駆動装置を示す図である。
【図２】本発明の一実施例によるゲート駆動装置のブロック図である。
【図３】本発明の一実施例によるゲート駆動装置の動作を示すフローチャートである。
【図４】本発明の他の実施例によるゲート駆動装置を示す図である。
【図５】本発明の他の実施例によるゲート駆動装置のブロック図である。
【図６】本発明の他の実施例によるゲート駆動装置の動作を示すフローチャートである。
【発明を実施するための形態】
【００１１】
以下、添付した図面を参照し、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施し得るように詳しく説明する。しかし、本発明は様々な相異なる形態で具現してもよく、ここで説明する実施例に限定されることはない。そして、本発明を明確に説明するために説明と関係のない部分は図面から省略しており、明細書全体に渡って類似した部分に対しては類似した部面符号を付けている。
【００１２】
また、ある部分がある構成要素を「含む」という際、これは特に反対する記載がない限りある構成要素を除くのではなく、他の構成要素を更に含むということを意味する。
【００１３】
以下、図１乃至図３を参照して本発明の一実施形態によるゲート駆動装置を説明する。
【００１４】
図１は、本発明の一実施例によるゲート駆動装置を示す図である。
【００１５】
本発明の一実施例によるゲート駆動装置１００の入力端は、Ｖｃｃ，ＨＩＮＢ１，２，３，ＬＩＮＢ１，２，３，ＦＡＵＬＴ  ＴＢ，ＦＬＴ＿ＣＬＲＢ，ＳＤ，ＩＴＲＩＰ，ＳＧＮＤ端子を含む。Ｖｃｃは直流電圧入力端子である。ＨＩＮＢ１，２，３は上側のゲート駆動装置の出力のための論理入力端子である。ＬＩＮＢ１，２，３はゲート駆動装置の出力のための論理入力端子である。ＦＡＵＬＴ  ＴＢは過電流又は不足電圧（ｕｎｄｅｒ  ｖｏｌａｔｇｅ）による動作停止を表示する。ＦＬＴ＿ＣＬＲＢは過電流又は不足電圧による動作停止後の再動作のための入力端子である。ＳＤはソフト動作停止（ｓｏｆｔ  ｓｈｕｔ  ｄｏｗｎ）のための入力端子である。ＩＴＲＩＰは過電流が発生した場合のソフト動作停止のための入力端子である。ＳＧＮＤはすべての信号電圧の基準になる端子である信号接地端子である。
【００１６】
本発明の一実施例によるゲート駆動装置１００の出力端は、ＶＢ１，２，３，ＨＯ１，ＨＯ２，ＨＯ３，ＶＳ１，２，３，ＬＯ１，ＬＯ２，ＬＯ３，ＣＯＭを含む。ＶＢ１，２，３はそれぞれ接地されない状態で供給される浮動供給電圧（ｆｌｏａｔｉｎｇ  ｓｕｐｐｌｙ  ｖｏｌｔａｇｅ）端子である。ＨＯ１、ＨＯ２，ＨＯ３はゲート駆動装置１００の上側の第１、第２、第３出力端子である。ＬＯ１、ＬＯ２，ＬＯ３はそれぞれ、ゲート駆動装置１００の下側の第１、第２、第３出力端子である。ＶＳ１，２，３は高電圧浮動供給リターン端子である。ＣＯＭは、ブレーキ及び下側ゲート駆動装置のリターン端子である。
【００１７】
本発明の一実施例による三相ゲート駆動装置には、合計六つの絶縁ゲートバイポーラトランジスタが接続される。絶縁ゲートバイポーラトランジスタはそれぞれ、ゲート駆動装置の上側の第１ＨＯ１、第２ＨＯ２、第３ＨＯ３出力端子と、ゲート駆動装置の下側の第１ＬＯ１、第２ＬＯ２、第３ＬＯ３出力端子とに接続される。より詳しく言えば、上側の第１ＨＯ１、第２ＨＯ２、第３ＨＯ３出力端子と、ゲート駆動装置の下側の第１ＬＯ１、第２ＬＯ２、第３ＬＯ３出力端子とに、抵抗ＲＯＮ１、抵抗ＲＯＮ２、抵抗ＲＯＮ３、抵抗ＲＯＮ４、抵抗ＲＯＮ５、抵抗ＲＯＮ６の一端がそれぞれ接続される。抵抗ＲＯＮ１、抵抗ＲＯＮ２、抵抗ＲＯＮ３、抵抗ＲＯＮ４、抵抗ＲＯＮ５及び抵抗ＲＯＮ６の他端にはそれぞれ、絶縁ゲートバイポーラトランジスタＩＧＢＴ１、絶縁ゲートバイポーラトランジスタＩＧＢＴ２、絶縁ゲートバイポーラトランジスタＩＧＢＴ３、絶縁ゲートバイポーラトランジスタＩＧＢＴ４、絶縁ゲートバイポーラトランジスタＩＧＢＴ５及び絶縁ゲートバイポーラトランジスタＩＧＢＴ６それぞれのゲート端子が接続される。
【００１８】
図２は、本発明の一実施例によるゲート駆動装置のブロック図である。
【００１９】
ゲート駆動装置１００は、入力制御部１０１と、デッドタイム制御部１０３と、レベルシフタ１０５と、第１ラッチ及び保護回路１０７と、第２ラッチ及び保護回路１０９と、出力ドライバ１１１とを含む。
【００２０】
入力制御部１０１は、パルス形態で入力された制御信号を振幅が一定になるように制御して伝達する。入力制御部１０１はシュミットトリガ回路であってもよい。シュミットトリガ回路は、パルス入力の振幅が所定値を超えると急激に作動し、所定値以下になると直ちに作動を中止して、一定な出力を得るようにする回路である。
【００２１】
デッドタイム制御部１０３は、伝達された下側及び上側の制御信号が同時に伝達されないようにデッドタイム制御し、伝達された下側及び上側の制御信号を伝達する。デッドタイム制御とは、上側制御信号と下側制御信号とが同時に印加されて素子に非常に大きい電流が流れることによって、素子が破壊されることを防ぐためのものである。より詳しく言えば、デッドタイム制御は、上側制御信号と下側制御信号とが十分な時間差をおいて増幅されてゲートに伝達されるようにする。
【００２２】
レベルシフタ１０５は、デッドタイム制御された上側制御信号を６００ｖ以上の高レベル電圧にレベルシフトする。下側制御信号は、基本電源が直流電圧Ｖｃｃを介して制御されるため、レベルシフタ１０５によるレベルシフトを必要としない。
【００２３】
第１ラッチ及び保護回路１０７はラッチ及び保護回路を含む。ラッチは、レベルシフトされた信号が入力されたときレベルシフトされた信号を記憶し、レベルシフトされた信号が入力されないときは記憶された信号を伝達する。保護回路は、ゲートの電圧が非常に低い低電圧状態のとき、又は不飽和（ｄｅｓａｔｕｒａｔｉｏｎ）状態のとき、ゲートを保護するためにゲート駆動装置１００をソフト動作停止する。ゲート電圧が低電圧であるか否かは、所定の基準電圧より低いか否かで判断する。ゲート電圧が低電圧状態のときは、絶縁ゲートバイポーラトランジスタはアクティブ領域で動作し、すぐに加熱する。よって、ゲート駆動装置１００をソフト動作停止してゲートを保護する必要がある。また、不飽和状態のときには絶縁ゲートバイポーラトランジスタのエミッタ端子の電圧が５から８ボルトの間であり、ゲート端子の電圧が高電圧であり、絶縁ゲートバイポーラトランジスタを通過する電流が正常動作しているときの大きさよりも非常に大きい。よって、ゲート駆動装置１００をソフト動作停止してゲートを保護する必要がある。
【００２４】
第２保護回路１０９は、第１ラッチ及び保護回路１０７の保護回路と同様に動作する。ただし、第２保護回路１０９にはレベルシフトされていない下側制御信号が入力される。よって、下側制御信号が伝達されると電圧を感知し、ゲートの電圧が非常に低い低電圧状態のとき、又は不飽和状態のとき、ゲートを保護するためにゲート駆動装置１００をソフト動作停止する。
【００２５】
出力ドライバ１１１は伝達された信号を増幅して出力する。
【００２６】
図３は、本発明の一実施例によるゲート駆動装置の動作を示すフローチャートである。
【００２７】
入力制御部１０１は、パルス形態で入力された制御信号を振幅が一定になるように制御して伝達する（Ｓ１０１）。特に、シュミットトリガ回路がパルス形態に入力された制御信号を制御する。
【００２８】
デッドタイム制御部１０３は、伝達された下側及び上側の制御信号が同時に伝達されないようにデッドタイム制御し、伝達された下側及び上側の制御信号を伝達する（Ｓ１０３）。より詳しく言えば、デッドタイム制御部１０３は、上側制御信号が伝達されてから一定時間が経過した後で下側制御信号を伝達する。
【００２９】
レベルシフタ１０５は、デッドタイム制御された上側制御信号を６００ｖ以上の高レベル電圧にレベルシフトする（Ｓ１０５）。
【００３０】
第１ラッチ及び保護回路１０７は、レベルシフトされた信号が入力されたときはレベルシフトされた信号を記憶し、レベルシフトされた信号が入力されないときは記憶された信号を伝達する（Ｓ１０７）。この際、ゲートの電圧が非常に低い低電圧状態のとき、又は不飽和状態のときは、第１ラッチ及び保護回路はゲート駆動装置１００をソフト動作停止する。ゲート電圧が低電圧であるか否かは、所定の基準電圧より低いか否かで判断する。
【００３１】
第２保護回路１０９はレベルシフトされた信号が入力される場合にはレベルシフトされた信号を記憶し、レベルシフトされた信号が入力されない場合には記憶された信号を伝達する（Ｓ１０９）。この際、ゲートの電圧が非常に低い低電圧状態のとき又は不飽和状態のとき、第２保護回路１０９はゲート駆動装置１００をソフト動作停止する。
【００３２】
出力ドライバ１１１は伝達された信号を増幅して出力する（Ｓ１１１）。増幅された信号に応じてゲートが動作する。
【００３３】
このように一つのチップにゲート駆動装置１００の上側及び下側がすべて含まれる場合、Ｕ，Ｖ，Ｗの各相に対して互いに位相別の同時動作及び高電圧信号に対する交互干渉が起こる可能性がある。また、それによって誤動作が発生する可能性がある。よって、それを解決するゲート駆動装置１００が必要である。
【００３４】
図４は、本発明の他の実施例によるゲート駆動装置を示す図である。
【００３５】
本発明の他の実施例によるゲート駆動装置２００は、上側駆動チップ５００及び下側駆動チップ７００を含み、上側駆動チップ５００と下側駆動チップ７００とは別個である。
【００３６】
本発明の他の実施例によるゲート駆動装置２００の上側駆動チップ５００入力端は、Ｖｃｃ，ＨＩＮＢ１，２，３を含む。ＨＩＮＢ１，２，３は、上側駆動チップ５００のゲート駆動装置の出力のための論理入力端子である。Ｖｃｃは直流電圧入力端子である。
【００３７】
本発明の他の実施例によるゲート駆動装置２００の上側駆動チップ５００出力端は、ＶＢ１，２，３，ＨＯ１，ＨＯ２，ＨＯ３，ＶＳ１，２，３を含む。ＶＢ１，２，３はそれぞれ接地されない状態で供給される浮動供給電圧端子である。ＨＯ１、ＨＯ２，ＨＯ３はゲート駆動装置２００の上側駆動チップ５００の第１、第２、第３出力端子である。
【００３８】
また、本発明の他の実施例によるゲート駆動装置２００の上側駆動チップ５００は、側面にＨＩＮＢ１，２，３の出力端子を含む。ＨＩＮＢ１，２，３の出力端子は、ＨＩＮＢ１，２，３の入力端子を介して入力される上側制御信号を出力する。そして、上側駆動チップ５００の側面の入力端子であるＦＡＵＬＴＩは、下側駆動チップ７００から低電圧又は過電流による異常動作による動作停止信号を受ける。
【００３９】
本発明の他の実施例によるゲート駆動装置２００の下側駆動チップ７００入力端は、ＬＩＮＢ１，２，３，ＦＡＵＬＴ  ＴＢ，ＦＬＴ＿ＣＬＲＢ，ＳＤ，ＩＴＲＩＰ，ＳＧＮＤ端子を含む。ＬＩＮＢ１，２，３は、下側駆動チップ７００のゲート駆動装置の出力のための論理入力端子である。ＦＡＵＬＴ  ＴＢは、過電流又は不足電圧による動作停止を表示する。ＦＬＴ＿ＣＬＲＢは、過電流又は不足電圧による動作停止後の再動作のための入力端子である。ＳＤはソフト動作停止のための入力端子である。ＩＴＲＩＰは、過電流が発生した場合のソフト動作停止のための入力端子である。ＳＧＮＤは、すべての信号電圧の基準になる端子である信号接地端子である。
【００４０】
本発明の他の実施例によるゲート駆動装置２００の下側駆動チップ７００出力端は、ＬＯ１，ＬＯ２，ＬＯ３，ＣＯＭを含む。ＬＯ１、ＬＯ２，ＬＯ３はそれぞれゲート駆動装置２００の下側の第１、第２、第３出力端子である。ＶＳ１，２，３は高電圧浮動供給リターン端子である。ＣＯＭはブレーキ及び下側ゲート駆動装置のリターン端子である。
【００４１】
本発明の他の実施例によるゲート駆動装置２００の下側駆動チップ７００は、側面にＨＩＮＢ１，２，３入力端子を含む。側面のＨＩＮＢ１，２，３入力端子は上側駆動チップ５００から上側制御信号を入力される。また、下側駆動チップ７００は、側面にＦＡＵＬＴ０出力端子を含む。ＦＡＵＬＴ０出力端子は、低電圧又は過電流による異常動作による動作停止信号を出力する。
【００４２】
本発明の他の実施例による三相ゲート駆動装置には、合計六つの絶縁ゲートバイポーラトランジスタが接続される。絶縁ゲートバイポーラトランジスタはそれぞれ、ゲート駆動装置の上側駆動チップ５００の第１ＨＯ１、第２ＨＯ２、第３ＨＯ３出力端子と、ゲート駆動装置の下側駆動チップ７００の第１ＬＯ１、第２ＬＯ２、第３ＬＯ３出力端子とに接続される。より詳しく言えば、上側駆動チップ５００の第１ＨＯ１、第２ＨＯ２、第３ＨＯ３出力端子と、ゲート駆動装置の下側駆動チップ７００の第１ＬＯ１、第２ＬＯ２、第３ＬＯ３出力端子とに抵抗ＲＯＮ１、抵抗ＲＯＮ２、抵抗ＲＯＮ３、抵抗ＲＯＮ４、抵抗ＲＯＮ５、抵抗ＲＯＮ６の一端がそれぞれ接続される。抵抗ＲＯＮ１、抵抗ＲＯＮ２、抵抗ＲＯＮ３、抵抗ＲＯＮ４、抵抗ＲＯＮ５及び抵抗ＲＯＮ６の他端にはそれぞれ、絶縁ゲートバイポーラトランジスタＩＧＢＴ１、絶縁ゲートバイポーラトランジスタＩＧＢＴ２、絶縁ゲートバイポーラトランジスタＩＧＢＴ３、絶縁ゲートバイポーラトランジスタＩＧＢＴ４、絶縁ゲートバイポーラトランジスタＩＧＢＴ５及び絶縁ゲートバイポーラトランジスタＩＧＢＴ６それぞれのゲート端子が接続される。
【００４３】
図５は、本発明の他の実施例によるゲート駆動装置のブロック図である。
【００４４】
ゲート駆動装置２００は、上側駆動チップ５００及び下側駆動チップ７００の２つのチップを含む。上側駆動チップ５００は、入力制御部５０１と、レベルシフタ５０３と、第１ラッチ５０５と、低電圧感知部５０７と、出力ドライバ５０９とを含む。
【００４５】
入力制御部５０１は、パルス形態で入力された制御信号を振幅が一定になるように制御して伝達する。入力制御部５０１はシュミットトリガ回路であってもよい。シュミットトリガ回路は、パルス入力の振幅が所定値を超えると急激に作動し、所定値以下になると直ちに作動を中止して、一定な出力を得るようにする回路である。
【００４６】
レベルシフタ５０３は、制御された上側制御信号を６００ｖ以上の高レベル電圧にレベルシフトする。
【００４７】
ラッチ５０５は、レベルシフトされた制御信号が入力されたときはレベルシフトされた信号を記憶し、レベルシフトされた制御信号が入力されないときは記憶された信号を伝達する。
【００４８】
ゲートの電圧が非常に低い低電圧状態のとき、低電圧感知部５０７は低電圧感知信号を出力する。ゲート電圧が低電圧であるか否かは、所定の基準電圧より低いか否かで判断する。低電圧感知信号に応じて上側信号駆動チップ５００はソフト動作停止する。
【００４９】
出力ドライバ５０９は伝達された制御信号を増幅して出力する。
【００５０】
下側駆動チップ７００は、入力制御部及びデッドタイム制御部７０１と、低電圧感知部７０３と、出力ドライバ７０５と、障害論理回路７０７とを含む。
【００５１】
入力制御部及びデッドタイム制御部７０１は、入力制御部及びデッドタイム制御部を含む。入力制御部は、パルス形態で入力された制御信号を振幅が一定になるように制御して伝達する。入力制御部はシュミットトリガ回路であってもよい。デッドタイムは伝達された上側制御信号と下側制御信号とが同時にゲートに伝達されないようにデッドタイム制御し、伝達された下側及び上側の制御信号を伝達する。よって、デッドタイム制御部は上側の信号について判断するように、上側の入力制御部に接続されるべきである。本発明の他の実施例によるゲート駆動装置２００は、側面のＨＩＮＢ１，２，３端子を介して上側制御信号を受信する。
【００５２】
ゲートの電圧が非常に低い低電圧状態のとき、低電圧感知部７０３は低電圧感知信号を出力する。
【００５３】
出力ドライバ７０５は伝達された信号を増幅して出力する。
【００５４】
ＦＡＵＬＴＢ端子又はＩＴＲＩＰ端子に基準値以上の入力があるとき、又は低電圧感知部７０３がソフト動作停止信号を出力するとき、障害論理回路７０７は上側駆動チップ５００及び下側駆動チップ７００の動作をすべてソフト動作停止する。よって、下側駆動チップ７００だけでなく上側駆動チップ５００もソフト動作停止すべきであるため、障害論理回路７０７は上側駆動チップ５００のＦＡＵＬＴＩ端子を介してソフト動作停止信号を伝達する。
【００５５】
本発明の他の実施例によるゲート駆動装置は、上述したように上側と下側とが別個のチップに分けられているため、高電力でも各相による干渉が起こらない。また、ゲート駆動装置が動作する際に、上側駆動チップ５００によって発生する熱が下側駆動チップ７００に及ぼす影響を減らすことができ、下側駆動チップ７００によって発生する熱が上側駆動チップ５００に及ぼす影響を減らすことができる。
【００５６】
また、本発明の一実施例によって、一つのチップに上側及び下側をすべて含む場合のチップの大きさよりも、本発明の他の実施例による上側駆動チップ５００と下側駆動チップ７００とを合わせた大きさが小さい。よって、本発明の他の実施例によるゲート駆動装置は、本発明の一実施例に比べ大きさを減らすことができる長所がある。
【００５７】
図６は、本発明の他の実施例によるゲート駆動装置の動作を示すフローチャートである。
【００５８】
上側駆動チップ５００の入力制御部５０１は、パルス形態で入力された制御信号を振幅が一定になるように制御して伝達する（Ｓ３０１）。
【００５９】
上側駆動チップ５００のレベルシフタ５０３は、伝達された制御信号を６００ｖ以上の高レベル電圧にレベルシフトする（Ｓ３０３）。
【００６０】
上側駆動チップ５００のラッチ５０５は、レベルシフトされた制御信号が入力されたときはレベルシフトされた信号を記憶し、レベルシフトされた制御信号が入力されないときは記憶された信号を伝達する（Ｓ３０５）。
【００６１】
上側駆動チップ５００の低電圧感知部５０７は、ゲートの電圧が非常に低い低電圧状態であるかを判断する（Ｓ３０７）。ゲート電圧が低電圧であるか否かは、所定の基準電圧より低いか否かで判断する。
【００６２】
ゲートの電圧が非常に低い低電圧のとき、上側駆動チップ５００の低電圧感知部５０７は低電圧感知信号を出力する（Ｓ３０９）。
【００６３】
上側駆動チップ５００は低電圧感知信号に応じてソフト動作停止する（Ｓ３１１）。
【００６４】
上側駆動チップ５００の出力ドライバ３０９は伝達された制御信号を増幅して出力する（Ｓ３１３）。
【００６５】
下側駆動チップ７００の入力制御部及びデッドタイム制御部７０１は、パルス形態の下側制御信号を振幅が一定になるように制御し、デッドタイム制御して伝達する（Ｓ３１５）。
【００６６】
デッドタイム制御部は、下側駆動チップ５００の側面のＨＩＮＢ１，２，３を介して受信された上側制御信号に基づいて、下側制御信号をデッドタイム制御して伝達する。より詳しく言えば、デッドタイム制御部は、上側制御信号が伝達されてから一定時間が経過した後で下側制御信号を伝達する。
【００６７】
低電圧感知部７０３は、ゲートの電圧が非常に低い低電圧状態であるかを判断する（Ｓ３１７）。
【００６８】
低電圧感知部７０３はゲートの電圧が非常に低い低電圧状態のときはゲート駆動装置２００の下側駆動チップ７００をソフト動作停止し、ソフト動作停止信号を障害論理回路に伝達する（Ｓ３１９）。
【００６９】
障害論理回路７０７は、ＦＡＵＬＴＢ端子又はＩＴＲＩＰ端子に基準値以上の入力があるか、又は低電圧感知部７０３がソフト動作停止信号を出力しているかを判断する（Ｓ３２１）。
【００７０】
ＦＡＵＬＴＢ端子又はＩＴＲＩＰ端子に基準値以上の入力があるとき、又は低電圧感知部７０３が低電圧感知信号を出力しているとき、障害論理回路７０７は上側駆動チップ５００及び下側駆動チップ７００の動作をすべてソフト動作停止する（Ｓ３２３）。よって、下側駆動チップ７００だけでなく上側駆動チップ５００もソフト動作停止すべきであるため、障害論理回路７０７の出力は上側駆動チップ５００の入力制御部５０１に接続される。より詳しく言えば、下側駆動チップ７００の側面のＦＡＵＬＴ０端子と上側駆動チップ７００の側面のＦＡＵＬＴＩ端子とを介して接続される。
【００７１】
下側駆動チップ７００の出力ドライバ７０５は伝達された制御信号を増幅して出力する（Ｓ３２５）。
【符号の説明】
【００７２】
１００，２００    ゲート駆動装置
１０１，５０１    入力制御部
１０３，７０１    デッドタイム制御部
１０５，５０３    レベルシフタ
１０７    第１ラッチ及び保護回路
１０９    第２ラッチ及び保護回路
１１１，５０９，７０５    出力ドライバ
５００    上側駆動チップ
５０５    第１ラッチ
５０７，７０３    低電圧感知部
７００    下側駆動チップ
７０７    障害論理回路
【図１】
2015050923.tif 000003
【図２】
2015050923.tif 000004
【図３】
2015050923.tif 000005
【図４】
2015050923.tif 000006
【図５】
2015050923.tif 000007
【図６】
2015050923.tif 000008