(57)【要約】【課題】データ書き込み時間の増大を抑制することの可能な半導体装置およびデータ書き込み方法を提供する。【解決手段】半導体装置は、複数のデータビットと、複数の極性ビットとを含む電気ヒューズ回路と、複数のデータビットおよび複数の極性ビットに対して電流を選択的に流すことにより、電気ヒューズ回路にデータを書き込む書き込み回路とを備える。書き込み回路は、書き込みデータに含まれる書き込みビット数が（書き込みデータの総ビット数）／２を超える場合は、第１の書き込み処理および第２の書き込み処理を行う。第１の書き込み処理とは、電気ヒューズ回路に含まれる一部の複数のデータビットに対して、書き込みデータを反転させた反転書き込みデータを書き込む処理を指す。第２の書き込み処理とは、電気ヒューズ回路に含まれる１つの極性ビットに対して、反転を意味する反転データを書き込む処理を指す。【選択図】図１
2015130437.tif 000002
【特許請求の範囲】
【請求項１】
データビットとして使用される複数の第１の電気ヒューズと、極性ビットとして使用される複数の第２の電気ヒューズとを含む電気ヒューズ回路と、
複数の前記第１および前記第２の電気ヒューズに対して電流を選択的に流すことにより、前記電気ヒューズ回路にデータを書き込む書き込み回路と
を備え、
前記書き込み回路は、書き込みデータに含まれる書き込みビット数が（前記書き込みデータの総ビット数）／２を超える場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第１の電気ヒューズに対して、前記書き込みデータを反転させた反転書き込みデータを書き込むとともに、前記電気ヒューズ回路に含まれる１つの前記第２の電気ヒューズに対して、反転を意味する反転データを書き込む第１処理を行う
半導体装置。
【請求項２】
前記書き込み回路は、前記書き込みデータに含まれる書き込みビット数が（前記総ビット数）／２を超えない場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第１の電気ヒューズに対して、前記書き込みデータを書き込むとともに、前記電気ヒューズ回路に含まれる１つの前記第２の電気ヒューズに対して、非反転を意味する非反転データを書き込む第２処理を行う
請求項１に記載の半導体装置。
【請求項３】
前記書き込み回路は、全書き込みデータを複数の前記書き込みデータに分割し、前記書き込みデータごとに、前記第１処理および前記第２処理のいずれかの処理を行う
請求項２に記載の半導体装置。
【請求項４】
複数の前記第１の電気ヒューズは、行列状に配置され、
複数の前記第２の電気ヒューズは、列方向に１列に配置されるとともに、行列状に配置された複数の前記第１の電気ヒューズの行ごとに１つずつ割り当てられ、
前記書き込み回路は、１行に含まれる前記第１の電気ヒューズの数を分割単位として、前記全書き込みデータを複数の前記書き込みデータに分割する
請求項３に記載の半導体装置。
【請求項５】
前記電気ヒューズ回路は、
行方向に延在するとともに、行列状に配置された複数の前記第１および第２の電気ヒューズの行ごとに１本ずつ割り当てられた複数のワード線と、
列方向に延在するとともに、行列状に配置された複数の前記第１および第２の電気ヒューズの列ごとに１本ずつ割り当てられた複数のビット線と
を有し、
前記書き込み回路は、複数の前記ワード線および複数の前記ビット線に対して電流を選択的に流すことにより、複数の前記第１および第２の電気ヒューズに対して１つずつ書き込みを行う
請求項４に記載の半導体装置。
【請求項６】
書き込みデータに含まれる書き込みビット数が（前記書き込みデータの総ビット数）／２を超える場合は、データビットとして使用される複数の第１の電気ヒューズと、極性ビットとして使用される複数の第２の電気ヒューズとを含む電気ヒューズ回路に含まれる一部の複数の前記第１の電気ヒューズに対して電流を選択的に流すことにより、前記書き込みデータを反転させた反転書き込みデータを書き込むとともに、前記電気ヒューズ回路に含まれる１つの前記第２の電気ヒューズに対して電流を流すことにより、反転を意味する反転データを書き込むこと
を含む
データ書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、複数の電気ヒューズを有する半導体装置、および、そのような半導体装置に対してデータを書き込むデータ書き込み方法に関する。
【背景技術】
【０００２】
近年、複数の電気ヒューズを記憶素子として用いた半導体装置が提案されている。電気ヒューズは、例えば、ＭＯＳ（Metal Oxide Semiconductor）構造の半導体素子である。上記半導体装置では、上記半導体素子に対して必要な電流を流すことにより、例えば、ポリシリコンシリサイドのＥＭ（Electro Migration）、または、ポリシリコン溶解が引き起こされ、その結果、抵抗値が変化することによってデータが不揮発に記憶される。上記半導体装置は、電気ヒューズの素子特性を不可逆的に変化させることによってデータを記憶するものであり、その性質上、データを一度しかプログラムできないことから、ＯＴＰ（One Time Programmable）メモリと呼ばれている。電気ヒューズを利用したＯＴＰメモリは、通常は、ＥＭ前の低抵抗の電気ヒューズには「０」というデータが蓄えられ、ＥＭ後の高抵抗の電気ヒューズには「１」というデータが蓄えられているものとして利用される。
【０００３】
上述したような素子特性の不可逆性を利用したメモリは、例えば、下記の特許文献１，２に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−８４４５４号公報
【特許文献１】特開２００７−３２３７８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、電気ヒューズを利用したＯＴＰメモリでは、データを書き込む際に、１ビットずつ順次、抵抗値変化を生じさせている。そのため、データ書き込み時間が、メモリ容量に比例して、増大してしまうという問題があった。
【０００６】
本技術はかかる問題点に鑑みてなされたものであり、その目的は、データ書き込み時間の増大を抑制することの可能な半導体装置およびデータ書き込み方法を提供することにある。
【課題を解決するための手段】
【０００７】
本技術の半導体装置は、電気ヒューズ回路と、書き込み回路とを備えている。電気ヒューズ回路は、データビットとして使用される複数の第１の電気ヒューズと、極性ビットとして使用される複数の第２の電気ヒューズとを含んでいる。書き込み回路は、複数の第１および第２の電気ヒューズに対して電流を選択的に流すことにより、電気ヒューズ回路にデータを書き込む。書き込み回路は、書き込みデータに含まれる書き込みビット数が（書き込みデータの総ビット数）／２を超える場合は、第１の書き込み処理および第２の書き込み処理を行う。第１の書き込み処理とは、電気ヒューズ回路に含まれる一部の複数の第１の電気ヒューズに対して、書き込みデータを反転させた反転書き込みデータを書き込む処理を指している。第２の書き込み処理とは、電気ヒューズ回路に含まれる１つの第２の電気ヒューズに対して、反転を意味する反転データを書き込む処理を指している。
【０００８】
本技術のデータ書き込み方法は、データビットとして使用される複数の第１の電気ヒューズと、極性ビットとして使用される複数の第２の電気ヒューズとを含む電気ヒューズ回路に対してデータを書き込む方法である。このデータ書き込み方法は、書き込みデータに含まれる書き込みビット数が（書き込みデータの総ビット数）／２を超える場合は、第１の書き込み処理および第２の書き込み処理を行うことを含む。第１の書き込み処理とは、電気ヒューズ回路に含まれる一部の複数の第１の電気ヒューズに対して電流を選択的に流すことにより、書き込みデータを反転させた反転書き込みデータを書き込む処理を指している。第２の書き込み処理とは、電気ヒューズ回路に含まれる１つの第２の電気ヒューズに対して、反転を意味する反転データを書き込む処理を指している。
【０００９】
本技術の半導体装置およびデータ書き込み方法では、電気ヒューズ回路において、複数のデータビットに対して複数の極性ビットが割り当てられており、電気ヒューズ回路内の一部の複数のデータビットに対して１つの極性ビットが割り当てられている。これにより、極性反転を行わない場合と比べて、データ書き込み時間が短くなる。また、極性反転を行う場合であっても、電気ヒューズ回路内に１つの極性ビットしか設けられていないときと比べて、データ書き込み時間が短くなる。
【発明の効果】
【００１０】
本技術の半導体装置およびデータ書き込み方法によれば、極性反転を行わない場合や、極性反転を行う場合で、電気ヒューズ回路内に１つの極性ビットしか設けられていないときと比べて、データ書き込み時間が短くなるようにしたので、データ書き込み時間の増大を抑制することができる。本技術の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１１】
【図１】本技術による一実施の形態に係る半導体装置の概略構成図である。
【図２】電気ヒューズ回路の回路構成の一例を表す図である。
【図３】反転処理前の全書き込みデータの一例を表す図である。
【図４】反転処理後の全書き込みデータの一例を表す図である。
【図５】図１の半導体装置を用いたデータ書き込手順の一例を表す図である。
【図６】書き込みデータの反転処理前と反転処理後における書き込み時間を表す図である。
【図７】全書き込みデータの反転処理前と反転処理後における書き込み時間を表す図である。
【図８】図２の電気ヒューズ回路の回路構成の一変形例を表す図である。
【図９】半導体装置の一適用例を表す概略構成図である。
【発明を実施するための形態】
【００１２】
以下、本技術を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（半導体装置）
２．変形例（半導体装置）
３．適用例（半導体集積回路）
【００１３】
＜１．実施の形態＞
[構成]
図１は、本技術の一実施の形態に係る半導体装置１の概略構成を表したものである。この半導体装置１は、電気ヒューズ回路１０と、書き込み回路２０と、読み出し回路３０とを備えている。
【００１４】
（電気ヒューズ回路１０）
図２は、電気ヒューズ回路１０の回路構成の一例を表したものである。電気ヒューズ回路１０は、電気ヒューズＦの素子特性を不可逆的に変化させることによってデータを記憶するものであり、その性質上、データを一度しかプログラムできないことから、ＯＴＰメモリと呼ばれる。電気ヒューズＦは、例えば、ＭＯＳ構造の半導体素子である。電気ヒューズ回路１０では、電気ヒューズＦに対して必要な電流を流すことにより、例えば、ポリシリコンシリサイドのＥＭ（Electro Migration）、または、ポリシリコン溶解が引き起こされ、その結果、抵抗値が変化することによってデータが不揮発に記憶される。電気ヒューズ回路１０は、ＥＭ前の低抵抗の電気ヒューズＦには「０」というデータが蓄えられ、ＥＭ後の高抵抗の電気ヒューズＦには「１」というデータが蓄えられているものとして利用される。
【００１５】
電気ヒューズ回路１０は、例えば、図２に示したように、データ領域１０Ａと、極性領域１０Ｂとを有している。データ領域１０Ａは、外部から入力される全書き込みデータＤａｗがビット情報として書き込まれる領域である。極性領域１０Ｂは、後述する反転部２３において生成される極性データがビット情報として書き込まれる領域である。
【００１６】
電気ヒューズ回路１０は、データ領域１０Ａに、データビットとして使用される複数の電気ヒューズＦを有している。データ領域１０Ａ内の複数の電気ヒューズＦ（データビット）は、行列状に配置されている。電気ヒューズ回路１０は、極性領域１０Ｂに、極性ビットとして使用される複数の電気ヒューズＦを有している。極性領域１０Ｂ内の複数の電気ヒューズＦ（極性ビット）は、列方向に１列に配置されるとともに、データ領域１０Ａ内に行列状に配置された複数の電気ヒューズＦ（データビット）の行ごとに１つずつ割り当てられている。
【００１７】
電気ヒューズ回路１０は、例えば、行方向に延在する複数のワード線ＷＬ（ＷＬ０，ＷＬ１，…）と、列方向に延在する複数のビット線ＢＬ（ＢＬ０，ＢＬ１，…，ＢＬｍ）とを有している。複数のワード線ＷＬは、例えば、行列状に配置された複数の電気ヒューズＦの行ごとに１本ずつ割り当てられている。複数のビット線ＢＬは、例えば、行列状に配置された複数の電気ヒューズＦの列ごとに１本ずつ割り当てられている。
【００１８】
各電気ヒューズＦは、例えば、ワード線ＷＬとビット線ＢＬとが互いに交差する部分の近傍に、１つずつ配置されている。電気ヒューズ回路１０は、さらに、例えば、電気ヒューズＦごとに１つずつ設けられたスイッチ素子Ｓｗを有している。スイッチ素子Ｓｗは、例えば、ＭＯＳトランジスタで構成されている。このとき、ゲートがワード線ＷＬに接続され、ソースが電気ヒューズに接続され、ドレインが共通電位線（例えば、グランド線）に接続されている。各電気ヒューズＦでは、一端がビット線ＢＬに接続され、他端がスイッチ素子Ｓｗに接続されている。
【００１９】
（書き込み回路２０）
書き込み回路２０は、行列状に配置された複数の電気ヒューズＦに対して電流を選択的に流すことにより、電気ヒューズ回路１０にデータを書き込む。具体的には、書き込み回路２０は、ワード線ＷＬおよび複数のビット線ＢＬに対して電流を選択的に流すことにより、複数の電気ヒューズＦに対して１つずつ書き込みを行う。書き込み回路２０は、後述の書き込みデータＤｗｉに含まれる書き込みビット数が（書き込みデータＤｗｉの総ビット数ｍ）／２を超える場合は、第１処理を行う。書き込み回路２０は、書き込みデータＤｗｉに含まれる書き込みビット数が（書き込みデータＤｗｉの総ビット数ｍ）／２を超えない場合は、第２処理を行う。さらに、書き込み回路２０は、分割処理を行う。
【００２０】
第１処理は、第１の書き込み処理および第２の書き込み処理を含んでいる。第１の書き込み処理とは、電気ヒューズ回路１０に含まれる一部の複数の電気ヒューズＦ（データビット）に対して、書き込みデータＤｗｉを反転させた反転書き込みデータＤｗｉ’を書き込む処理を指している。第２の書き込み処理とは、電気ヒューズ回路１０に含まれる１つの電気ヒューズＦ（極性ビット）に対して、反転を意味する反転データＤｐｉ’を極性データとして書き込む処理を指している。
【００２１】
第２処理は、第３の書き込み処理および第４の書き込み処理を含んでいる。第３の書き込み処理とは、電気ヒューズ回路１０に含まれる一部の複数の電気ヒューズＦ（データビット）に対して、書き込みデータＤｗｉを書き込む処理を指している。第４の書き込み処理とは、電気ヒューズ回路１０に含まれる１つの電気ヒューズＦ（極性ビット）に対して、非反転を意味する非反転データＤｐｉを極性データとして書き込む処理を指している。なお、「非反転を意味する非反転データＤｐｉを極性データとして書き込む」とは、電気ヒューズＦに対して、反転データＤｐｉ’を極性データとして書き込まないことを指している。「非反転を意味する非反転データＤｐｉを極性データとして書き込む」とは、具体的には、電気ヒューズＦに対して、抵抗値を変化させる電流を流さない（つまり書込みを行わない）ことを指している。
【００２２】
分割処理とは、全書き込みデータＤａｗを複数の書き込みデータＤｗｉに分割し、書き込みデータＤｗｉごとに、第１処理および第２処理のいずれかの処理を行うことを指している。全書き込みデータＤａｗは、例えば、後述の半導体集積回路１００（図８参照）における設定データである。なお、電気ヒューズＦを用いた電気ヒューズ回路１０に対して書きこむような設定データでは、初期設定に対して何らかの変更を意味する「１」というデータが８０％、９０％を占めることは、通常、想定されていない。書き込みデータＤｗｉは、１行（１ＷＬ）に含まれる電気ヒューズＦ（データビット）の数を分割単位として、全書き込みデータＤａｗを分割することにより得られたデータである。ここで、Ｄｗｉのｉは、１以上、ｋ以下の数である。なお、本明細書において、他の符号に付されたｉも、１以上、ｋ以下の数である。ｋは、全書き込みデータＤａｗの分割数である。つまり、書き込み回路２０は、全書き込みデータＤａｗを、１行（１ＷＬ）に含まれる電気ヒューズＦ（データビット）の数を分割単位として、全書き込みデータＤａｗを複数の書き込みデータＤｗｉに分割する。
【００２３】
書き込み回路２０は、第１処理、第２の処理および分割処理を行うために、例えば、図１に示したように、分割部２１と、カウンタ部２２と、反転部２３と、書き込み部２４とを有している。
【００２４】
分割部２１は、外部から入力された全書き込みデータＤａｗを複数の書き込みデータＤｗｉに分割する。具体的には、分割部２１は、外部から入力された全書き込みデータＤａｗを、１行（１ＷＬ）に含まれる電気ヒューズＦ（データビット）の数を分割単位として、全書き込みデータＤａｗをｋ個の書き込みデータＤｗｉに分割する。分割部２１は、さらに、分割により得られた複数の書き込みデータＤｗｉを１つずつ順番に、カウンタ部２２および反転部２３に出力する。
【００２５】
カウンタ部２２は、分割部２１から入力された書き込みデータＤｗｉに含まれる書き込みビット数を計数し、計数結果（カウント数ａ）を出力する。書き込みビット数とは、書き込みビットの数を指している。書き込みビットとは、電気ヒューズＦに対して電流を流すことにより、電気ヒューズＦを高抵抗化することを書き込み部２４に指示するビットを指している。本実施の形態では、書き込みビットは「１」である。
【００２６】
図３は、反転処理前の全書き込みデータＤａｗの一例を表したものである。図３には、全書き込みデータＤａｗが、３２ビットとなっており、１行（１ＷＬ）に含まれる電気ヒューズＦ（データビット）の数を分割単位として、４個の書き込みデータＤｗｉに分割されている様子が例示されている。なお、図３では、各極性ビットは、反転処理前のため、０となっている。
【００２７】
カウンタ部２２は、ワード線ＷＬ０の書き込みデータＤｗ１に含まれる書き込みビット数を計数し、カウント数ａとして１を出力する。カウンタ部２２は、ワード線ＷＬ１の書き込みデータＤｗ２に含まれる書き込みビット数を計数し、カウント数ａとして５を出力する。カウンタ部２２は、ワード線ＷＬ２の書き込みデータＤｗ３に含まれる書き込みビット数を計数し、カウント数ａとして７を出力する。カウンタ部２２は、ワード線ＷＬ３の書き込みデータＤｗ４に含まれる書き込みビット数を計数し、カウント数ａとして４を出力する。なお、全書き込みデータＤａｗに含まれる書き込みビット数は、１＋５＋７＋４＝１７である。
【００２８】
反転部２３は、まず、カウンタ部２２から入力された書き込みビット数（カウント数ａ）が閾値ａｔｈを超えるか否か判定する。その結果、書き込みビット数（カウント数ａ）が閾値ａｔｈを超える場合は、反転部２３は、上述の第１処理を行い、書き込みデータＤｉを書き込み部２４に出力する。このとき、書き込みデータＤｉは、反転書き込みデータＤｗｉ’と、反転データＤｐｉ’とを含む。閾値ａｔｈは、（書き込みデータＤｗｉの総ビット数ｍ）／２である。書き込みビット数（カウント数ａ）が閾値ａｔｈを超えない場合は、反転部２３は、上述の第２処理を行い、書き込みデータＤｉを書き込み部２４に出力する。このとき、書き込みデータＤｉは、書き込みデータＤｗｉと、非反転データＤｐｉとを含む。反転部２３は、反転処理を行うために、例えば、インバータ回路を有している。
【００２９】
図４は、反転処理後の全書き込みデータＤａｗの一例を表したものである。図３のワード線ＷＬ０のカウント数ａは閾値ａｔｈを超えていない。そのため、反転部２３は、ワード線ＷＬ０の書き込みデータＤｗ１に対して第２処理を行い、書き込みデータＤ１として、図４のワード線ＷＬ０の書き込みデータＤｗ１および非反転データＤｐ１を書き込み部２４に出力する。図３のワード線ＷＬ１のカウント数ａは閾値ａｔｈを超えている。そのため、反転部２３は、ワード線ＷＬ１の書き込みデータＤｗ２に対して第１処理を行い、書き込みデータＤ２として、図４のワード線ＷＬ１の反転書き込みデータＤｗ２’および反転データＤｐ２'を書き込み部２４に出力する。図３のワード線ＷＬ２のカウント数ａは閾値ａｔｈを超えている。そのため、反転部２３は、ワード線ＷＬ２の書き込みデータＤｗ３に対して第１処理を行い、書き込みデータＤ３として、図４のワード線ＷＬ２の反転書き込みデータＤｗ３’および反転データＤｐ３'を書き込み部２４に出力する。図３のワード線ＷＬ３のカウント数ａは閾値ａｔｈを超えていない。そのため、反転部２３は、ワード線ＷＬ３の書き込みデータＤｗ４に対して第２処理を行い、書き込みデータＤ４として、図４のワード線ＷＬ３の書き込みデータＤｗ４および非反転データＤｐ４を書き込み部２４に出力する。
【００３０】
なお、書き込みデータＤ１に含まれる書き込みビット数は、１である。書き込みデータＤ２に含まれる書き込みビット数は、４である。書き込みデータＤ３に含まれる書き込みビット数は、２である。書き込みデータＤ４に含まれる書き込みビット数は、４である。従って、全書き込みデータＤａｗに対して反転処理を行った後の書き込みビット数は、１１であり、反転処理前の全書き込みデータＤａｗの書き込みビット数（１７）よりも小さくなっている。
【００３１】
書き込み部２４は、反転部２３から入力された書き込みデータＤｉを電気ヒューズ回路１０に書き込む。具体的には、書き込み部２４は、反転部２３から入力された書き込みデータＤｉに基づいて、複数のワード線ＷＬおよび複数のビット線ＢＬに対して電流を選択的に流すことにより、複数の電気ヒューズＦに対して１つずつ書き込みを行う。
【００３２】
（読み出し回路３０）
読み出し回路３０は、電気ヒューズ回路１０に書き込まれたデータを読み出す回路である。読み出し回路３０は、例えば、図１に示したように、読み出し部３１と、極性判定部３２と、反転部３３とを有している。
【００３３】
読み出し部３１は、行列状に配置された複数の電気ヒューズＦに対して電流を選択的に流したときに所定の箇所の電位が閾値を超えるか否かを検出することにより、電気ヒューズ回路１０に書き込まれたデータを読み出す。読み出し部３１は、データ領域１０Ａ内のデータビットを読み出すとともに、読み出すデータビットに割り当てられた極性ビットも読み出す。読み出し部３１は、読み出したデータビットを反転部３３に出力し、読み出した極性ビットを極性判定部３２に出力する。
【００３４】
極性判定部３２は、読み出し部３１から入力された極性ビットから、その極性ビットに対応するデータビットが反転されたものであるか否かを判定する。極性判定部３２は、読み出し部３１から入力された極性ビットが「１」である場合、その極性ビットに対応するデータビットが反転されたものであると判定し、その判定結果を反転部３３に出力する。極性判定部３２は、読み出し部３１から入力された極性ビットが「０」である場合、その極性ビットに対応するデータビットが反転されたものではないと判定し、その判定結果を反転部３３に出力する。
【００３５】
反転部３３は、極性判定部３２から入力された判定結果が”データビットは反転されている”である場合は、読み出し部３１から入力されたデータビットに対して反転処理を行ったものを、読み出しデータＤｘｙとして外部に出力する。反転部３３は、極性判定部３２から入力された判定結果が”データビットは反転されていない”である場合は、読み出し部３１から入力されたデータビットを、読み出しデータＤｘｙとして外部に出力する。反転部３３は、反転処理を行うために、例えば、インバータ回路を有している。
【００３６】
[データ書き込み手順] 
次に、本実施の形態の半導体装置１を用いたデータ書き込み手順について説明する。図５は、半導体装置１を用いたデータ書き込み手順の一例を表したものである。まず、外部機器（図示せず）が、半導体装置１に対して、全書き込データＤａｗを入力する（ステップＳ１０１）。すると、分割部２１は、全書き込データＤａｗに対して分割処理を行う（ステップＳ１０２）。分割部２１は、外部から入力された全書き込データＤａｗを複数の書き込みデータＤｗｉに分割する。具体的には、分割部２１は、全書き込みデータＤａｗを、１行（１ＷＬ）に含まれる電気ヒューズＦ（データビット）の数を分割単位として、全書き込みデータＤａｗを複数の書き込みデータＤｗｉに分割する。その後、分割部２１は、分割により得られた複数の書き込みデータＤｗｉを１つずつ順番に、カウンタ部２２および反転部２３に出力する。分割部２１は、全ての書き込みデータＤｗｉをカウンタ部２２および反転部２３に出力し終わったか否かを判定する（ステップＳ１０３）。その結果、全ての書き込みデータＤｗｉが出力し終わっていない場合には、分割部２１は、次の書き込みデータＤｗｉをカウンタ部２２および反転部２３に出力する（ステップＳ１０４）。全ての書き込みデータＤｗｉが出力し終わった場合には、分割部２１は、データ書き込み処理を終了する（ステップＳ１０５）。
【００３７】
次に、カウンタ部２２は、分割部２１から入力された書き込みデータＤｗｉに含まれる書き込みビット数を計数する（ステップＳ１０６）。そして、カウンタ部２２は、計数結果（カウント数ａ）を反転部２３に出力する。反転部２３は、カウンタ部２２から入力された書き込みビット数（カウント数ａ）が閾値ａｔｈを超えるか否か判定する（ステップＳ１０７）。その結果、書き込みビット数（カウント数ａ）が閾値ａｔｈを超える場合は、反転部２３は、第１処理を行う（ステップＳ１０８）。そして、反転部２３は、書き込みデータＤｉを書き込み部２４に出力する。書き込みビット数（カウント数ａ）が閾値ａｔｈを超えない場合は、反転部２３は、第２処理を行う（ステップＳ１０９）。そして、反転部２３は、第１処理または第２処理を実行した結果、生成した書き込みデータＤｉを書き込み部２４に出力する。
【００３８】
書き込み部２４は、反転部２３から入力された書き込みデータＤｉを電気ヒューズ回路１０に書き込む（ステップＳ１１０）。書き込み部２４は、反転部２３から入力された書き込みデータＤｉに基づいて、複数のワード線ＷＬおよび複数のビット線ＢＬに対して電流を選択的に流すことにより、複数の電気ヒューズＦに対して１つずつ書き込みを行う。具体的には、書き込み部２４は、データ領域１０Ａ内の複数の電気ヒューズＦに含まれる一部の複数の電気ヒューズＦに対して電流を選択的に流すことにより、書き込みデータＤｗｉまたは反転書き込みデータＤｗｉ’を書き込む。ここで、一部の複数の電気ヒューズＦとは、例えば、１ＷＬに含まれる、データ領域１０Ａ内の複数の電気ヒューズＦである。さらに、書き込み部２４は、極性領域１０Ｂ内の複数の電気ヒューズＦに含まれる一部の複数の電気ヒューズＦに対して電流を流すことにより、非反転データＤｐｉまたは反転データＤｐｉ’を書き込む。ここで、一部の複数の電気ヒューズＦとは、例えば、１ＷＬに含まれる、極性領域１０Ｂ内の１つの電気ヒューズＦである。
【００３９】
その後、カウンタ部２２は、分割部２１から順次、書き込みデータＤｗｉが入力されるたびに、書き込みデータＤｗｉに含まれる書き込みビット数を計数し、計数結果（カウント数ａ）を反転部２３に出力する。反転部２３は、カウンタ部２２から順次、書き込みビット数（カウント数ａ）が入力されるたびに、書き込みビット数（カウント数ａ）が閾値ａｔｈを超えるか否か判定する。そして、反転部２３は、その判定結果に基づいて、第１処理および第２処理のいずれかを実行し、書き込みデータＤｉを反転部２３に出力する。書き込み部２４は、反転部２３から書き込みデータＤｉが入力されるたびに、書き込みデータＤｉを、書き込み行を１行、シフトさせて、電気ヒューズ回路１０に書き込む。最終的には、上述したように、全ての書き込みデータＤｗｉが出力し終わったときに、データ書き込み処理が終了する。
【００４０】
[効果] 
次に、本実施の形態の半導体装置１の効果について説明する。
【００４１】
図６は、書き込みデータＤｗｉの反転処理前と反転処理後における書き込み時間を表したものである。図６の横軸は、書き込みデータＤｗｉに含まれる書き込みビット数である。図６の縦軸は、書き込み時間である。図６では、書き込みデータＤｗｉに含まれるデータビットの数が８となっている。反転処理前では、書き込みデータＤｗｉに含まれる書き込みビット数の増加に比例して、書き込みデータＤｉの書き込み時間が増加している。反転処理後では、書き込みデータＤｗｉに含まれる書き込みビット数が０〜４となっているときは、書き込みデータＤｗｉに含まれる書き込みビット数の増加に比例して、書き込み時間が増加している。しかし、書き込みデータＤｗｉに含まれる書き込みビット数が４〜８となっているときは、書き込みデータＤｗｉに含まれる書き込みビット数の増加に反して、書き込みデータＤｉの書き込み時間が横ばい、もしくは減少している。このように、本実施の形態では、反転処理を行わない場合の書き込み時間と同じか、またはそれより少ない書き込み時間で、電気ヒューズ回路１０に書き込みを行うことができる。
【００４２】
図７は、全書き込みデータＤａｗの反転処理前と反転処理後における書き込み時間を表したものである。図７には、１つの極性ビットを用いて反転処理を行った場合の書き込み時間と、複数の極性ビットを用いて反転処理を行った場合の書き込み時間が例示されている。なお、図７中の、複数の極性ビットを用いて反転処理を行った場合の書き込み時間は、あくまでも一例であり、常にそのようになることを示している訳ではない。図７の横軸は、全書き込みデータＤａｗに含まれる書き込みビット数である。図７の縦軸は、書き込み時間である。図７では、書き込みデータＤｗｉに含まれるデータビットの数が８となっている。複数の極性ビットを用いて反転処理を行った場合の書き込み時間が、１つの極性ビットだけを用いて反転処理を行った場合の書き込み時間よりも少なくなっている。このように、本実施の形態では、１つの極性ビットだけを用いて反転処理を行った場合の書き込み時間よりも少ない書き込み時間で、電気ヒューズ回路１０に書き込みを行うことができる。
【００４３】
上述したように、本実施の形態では、極性反転を行わない場合と比べて、データ書き込み時間を短くすることができる。また、極性反転を行う場合であっても、電気ヒューズ回路内に１つの極性ビットしか設けられていないときと比べて、データ書き込み時間を短くすることができる。その結果、データ書き込み時間の増大を抑制することができる。
【００４４】
また、本実施の形態では、電気ヒューズ回路１０内の一部の複数のデータビットに対して１つの極性ビットが割り当てられているので、データの秘匿性を高めることができる。
【００４５】
[補足]
上述したように、電気ヒューズＦを用いた電気ヒューズ回路１０に対して書きこむような全書き込みデータＤａｗでは、初期設定に対して何らかの変更を意味する「１」というデータが８０％、９０％を占めることは、通常、想定されていない。しかし、全書き込みデータＤａｗに占める「１」の割合が極めて高い場合も机上の論理としてはあり得る。そこで、机上の論理で考える場合には、全書き込みデータＤａｗが以下に示した条件に合致する場合に限り、上記実施の形態の半導体装置１を用いて全書き込みデータＤａｗを電気ヒューズ回路１０に書きこむことが好ましい。
【００４６】
（条件その１）
ビット線の数と、ワード線の数が以下の関係式（１）を満たす場合であって、かつ、全書き込みデータＤａｗのうち、少なくとも１ＷＬにおいて、以下の関係式（２）を満し、さらに、以下の関係式（２）を満たすＷＬのうち、少なくとも１ＷＬにおいて、以下の関係式（３）を満たす場合には、上記実施の形態の半導体装置１を用いて全書き込みデータＤａｗを電気ヒューズ回路１０に書きこむことが好ましい。
ビット線の数  ≧  ワード線の数  …（１）
書き込みデータＤｗｉに含まれる書き込みビット数
≦  （書き込みデータＤｗｉの総ビット数ｍ）／２  …（２）
書き込みビット数  ≦  （ビット線の数−ワード線の数＋２）／２…（３）
【００４７】
（条件その２）
ビット線の数と、ワード線の数が以下の関係式（４）を満たす場合であって、かつ、全書き込みデータＤａｗのうち、少なくとも“Ｘ”ＷＬのそれぞれのＷＬにおいて、上記の関係式（２）を満し、さらに、上記の関係式（２）を満たすＷＬのうち、少なくとも“Ｘ”ＷＬ全体において、以下の関係式（５）を満たす場合には、上記実施の形態の半導体装置１を用いて全書き込みデータＤａｗを電気ヒューズ回路１０に書きこむことが好ましい。なお、“Ｘ”は、正の整数であり、以下の式（６）によって導出される。
ビット線の数  ＜  ワード線の数  …（４）
書き込みビット数  ≦  １  …（５）
Ｘ  ＝  （ワード線の数／ビット線の数）  小数点以下切り捨て  …（６）
【００４８】
＜２．変形例＞
次に、上記実施の形態の半導体装置１の変形例について説明する。なお、以下では、上記実施の形態の半導体装置１と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の半導体装置１と共通する構成要素についての説明は、適宜、省略されるものとする。
【００４９】
上記実施の形態では、反転ビットとして使用される複数の電気ヒューズＦが、行列状に配置された複数の電気ヒューズＦ（データビット）の行ごとに１つずつ割り当てられていた。しかし、例えば、図８に示したように、反転ビットとして使用される複数の電気ヒューズＦが、行列状に配置された複数の電気ヒューズＦ（データビット）の複数行ごとに１つずつ割り当てられていてもよい。
【００５０】
＜３．適用例＞
次に、上記実施の形態およびその変形例の半導体装置１の適用例について説明する。図９は、一適用例に係る半導体集積回路１００の概略構成の一例を表したものである。半導体集積回路１００は、例えば、上記実施の形態およびその変形例の半導体装置１と、半導体装置２と、半導体装置１，２を支持する支持体３とを備えている。半導体装置２は、例えば、ロジック回路や、集積メモリ回路などである。支持体３は、例えば、半導体装置１，２を形成する際に用いた半導体基板である。
【００５１】
以上、実施の形態、変形例および適用例を挙げて本技術を説明したが、本技術は上記実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本技術の効果は、本明細書中に記載された効果に限定されるものではない。本技術が、本明細書中に記載された効果以外の効果を持っていてもよい。
【００５２】
例えば、上記実施の形態等において、書き込み回路２０および読み出し回路３０の機能が、全て、ハードウェア（回路）で実現されていてもよいし、ハードウェア（回路）とソフトウェア（プログラム）との混合で実現されていてもよい。
【００５３】
また、例えば、本技術は以下のような構成を取ることができる。
（１）
データビットとして使用される複数の第１の電気ヒューズと、極性ビットとして使用される複数の第２の電気ヒューズとを含む電気ヒューズ回路と、
複数の前記第１および前記第２の電気ヒューズに対して電流を選択的に流すことにより、前記電気ヒューズ回路にデータを書き込む書き込み回路と
を備え、
前記書き込み回路は、書き込みデータに含まれる書き込みビット数が（前記書き込みデータの総ビット数）／２を超える場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第１の電気ヒューズに対して、前記書き込みデータを反転させた反転データを書き込むとともに、前記電気ヒューズ回路に含まれる１つの前記第２の電気ヒューズに対して、反転を意味する反転データを書き込む第１処理を行う
半導体装置。
（２）
前記書き込み回路は、前記書き込みデータに含まれる書き込みビット数が（前記総ビット数）／２を超えない場合は、前記電気ヒューズ回路に含まれる一部の複数の前記第１の電気ヒューズに対して、前記書き込みデータを書き込むとともに、前記電気ヒューズ回路に含まれる１つの前記第２の電気ヒューズに対して、非反転を意味する非反転データを書き込む第２処理を行う
（１）に記載の半導体装置。
（３）
前記書き込み回路は、全書き込みデータを複数の前記書き込みデータに分割し、前記書き込みデータごとに、前記第１処理および前記第２処理のいずれかの処理を行う
（１）または（２）に記載の半導体装置。
（４）
複数の前記第１の電気ヒューズは、行列状に配置され、
複数の前記第２の電気ヒューズは、列方向に１列に配置されるとともに、行列状に配置された複数の前記第１の電気ヒューズの行ごとに１つずつ割り当てられ、
前記書き込み回路は、１行に含まれる前記第１の電気ヒューズの数を分割単位として、前記全書き込みデータを複数の前記書き込みデータに分割する
（３）に記載の半導体装置。
（５）
前記電気ヒューズ回路は、
行方向に延在するとともに、行列状に配置された複数の前記第１および第２の電気ヒューズの行ごとに１本ずつ割り当てられた複数のワード線と、
列方向に延在するとともに、行列状に配置された複数の前記第１および第２の電気ヒューズの列ごとに１本ずつ割り当てられた複数のビット線と
を有し、
前記書き込み回路は、複数の前記ワード線および複数の前記ビット線に対して電流を選択的に流すことにより、複数の前記第１および第２の電気ヒューズに対して１つずつ書き込みを行う
（１）ないし（４）のいずれか１つに記載の半導体装置。
（６）
書き込みデータに含まれる書き込みビット数が（前記書き込みデータの総ビット数）／２を超える場合は、データビットとして使用される複数の第１の電気ヒューズと、極性ビットとして使用される複数の第２の電気ヒューズとを含む電気ヒューズ回路に含まれる一部の複数の前記第１の電気ヒューズに対して電流を選択的に流すことにより、前記書き込みデータを反転させた反転データを書き込むとともに、前記電気ヒューズ回路に含まれる１つの前記第２の電気ヒューズに対して電流を流すことにより、反転を意味する反転データを書き込む
データ書き込み方法。
【符号の説明】
【００５４】
１，２…半導体装置、３…支持体、１０…電気ヒューズ回路、１０Ａ…データ領域、１０Ｂ…極性領域、２０…書き込み回路、２１…分割部、２２…カウンタ部、２３…反転部、２４…書き込み部、３０…読み出し回路、３１…読み出し部、３２…極性判定部、３３…反転部、１００…半導体集積回路、ａ…カウント数、ａｔｈ…閾値、ＢＬ，ＢＬ０，ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４，ＢＬ５，ＢＬ６，ＢＬ７，ＢＬ８，ＢＬｍ…ビット線、Ｄａｗ…全書き込みデータ、Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄｉ，Ｄｉ’，Ｄｗ１，Ｄｗ２，Ｄｗ３，Ｄｗ４，Ｄｗｉ…書き込みデータ、Ｄｗ２’，Ｄｗ３’，Ｄｗｉ’…反転書き込みデータ、Ｄｐ１，Ｄｐ４，Ｄｐｉ…非反転データ、Ｄｐ２'，Ｄｐ３'，Ｄｐｉ’…反転データ、Ｄｘｙ…読み出しデータ、Ｆ…電気ヒューズ、Ｓｗ…スイッチ素子、ＷＬ，ＷＬ０，ＷＬ１，ＷＬ２，ＷＬ３…ワード線。
【図１】
2015130437.tif 000003
【図２】
2015130437.tif 000004
【図３】
2015130437.tif 000005
【図４】
2015130437.tif 000006
【図５】
2015130437.tif 000007
【図６】
2015130437.tif 000008
【図７】
2015130437.tif 000009
【図８】
2015130437.tif 000010
【図９】
2015130437.tif 000011