(57)【要約】【課題】  非常に小サイズのチップ状受動素子を適切に電気回路に組み込むことが可能な半導体モジュールを提供すること。【解決手段】  半導体モジュールＡ１は、半導体基板、半導体基板に形成された複数の電極、および半導体基板に形成され複数の電極間に接続された受動回路、を各々が具備する複数のチップ状受動素子２と、複数のチップ状受動素子２が搭載された配線基板１と、複数のチップ状受動素子２と、配線基板１の少なくとも一部と、を覆う封止樹脂４と、を備える。【選択図】  図１
2015130492.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板、上記半導体基板に形成された複数の電極、および上記半導体基板に形成され上記複数の電極間に接続された受動回路、を各々が具備する複数のチップ状受動素子と、
上記複数のチップ状受動素子が搭載された導通支持部材と、
上記複数のチップ状受動素子と、上記導通支持部材の少なくとも一部と、を覆う封止樹脂と、
を備えることを特徴とする、半導体モジュール。
【請求項２】
上記チップ状受動素子の上記半導体基板と上記封止樹脂とが、直接接している、請求項１に記載の半導体モジュール。
【請求項３】
上記受動回路は、抵抗回路網を含む、請求項１または２に記載の半導体モジュール。
【請求項４】
上記抵抗回路網は、上記基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体と、上記抵抗体の１個または複数個が電気的に接続されて構成された複数種類の抵抗単位体と、上記複数種類の抵抗単位体を接続している回路網接続手段と、上記抵抗単位体に個別に対応して設けられ、当該抵抗単位体を上記抵抗回路網に電気的に組み込み、または上記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜と、を含む、請求項３に記載の半導体モジュール。
【請求項５】
上記抵抗体は、上記基板上に延びる抵抗膜ラインと、上記抵抗膜ライン上に、ライン方向に一定間隔をあけて積層された導体膜とを含み、上記導体膜が積層されていない上記一定間隔部分の抵抗膜ラインが１個の抵抗体を構成している、請求項４に記載の半導体モジュール。
【請求項６】
上記抵抗体の導体膜、上記抵抗単位体に含まれる接続用導体膜、上記回路網接続手段に含まれる接続用導体膜および上記ヒューズ膜は、同一レイヤーに形成された同一材料の金属膜を含む、請求項４または５に記載の半導体モジュール。
【請求項７】
上記基板の回路形成面には、当該回路形成面から所定の深さまで掘り下げられたトレンチが形成されており、
上記抵抗回路網は、上記トレンチを横断するように上記トレンチの内壁面に沿って設けられた抵抗体膜を有する抵抗回路を含む、請求項３に記載の半導体モジュール。
【請求項８】
上記抵抗回路網は、複数の抵抗回路を含んでおり、
任意の抵抗回路を上記抵抗回路網に電気的に取り込み、または、上記抵抗回路網から電気的に分離するために溶断可能なヒューズ膜をさらに含む、請求項７に記載の半導体モジュール。
【請求項９】
前記抵抗体膜は、一定の幅を有し、直線状に延びるライン状の抵抗膜ラインを含む、請求項８に記載の半導体モジュール。
【請求項１０】
上記抵抗体膜は、上記トレンチの内側面から当該トレンチ外の上記回路形成面にまで延びて形成されており、
上記抵抗体膜において上記回路形成面に形成された部分に接して形成された配線膜をさらに含む、請求項８または９に記載の半導体モジュール。
【請求項１１】
上記トレンチは、上記回路形成面を平面視で見たとき、所定の方向に延びており、
上記抵抗体膜は、上記トレンチを横断するように上記トレンチの内壁面に沿って設けられるとともに上記トレンチが延びる長さ方向に直交方向に延びる、平行に配列された複数の抵抗膜ラインを含む、請求項７ないし１０のいずれかに記載の半導体モジュール。
【請求項１２】
上記受動回路は、複数のキャパシタ要素を含む、請求項１または２に記載の半導体モジュール。
【請求項１３】
上記受動回路は、上記複数のキャパシタ要素を上記複数の電極間に電気的に組み込み、または上記複数の電極間から電気的に分離するために溶断可能な複数のヒューズ膜、を含む、請求項１２に記載の半導体モジュール。
【請求項１４】
上記受動回路は、上記基板上に積層された下部電極膜、容量膜および上部電極膜を含んでおり、
上記下部電極膜および上記上部電極膜のいずれか一方は、複数の電極膜部分に分割されている、請求項１３に記載の半導体モジュール。
【請求項１５】
上記基板は、回路形成面と、上記回路形成面とは反対側の裏面と、上記回路形成面および上記裏面の間を繋ぐ側面とを有しており、
上記受動回路および上記複数の電極は、上記回路形成面に形成されており、
上記複数の電極を露出させた状態で上記回路形成面を覆う樹脂膜をさらに備え、
上記基板の上記裏面および上記側面が交差する交差部がラウンド形状になっている、請求項１ないし１４のいずれかに記載の半導体モジュール。
【請求項１６】
上記ラウンド形状の曲率半径が２０μｍ以下である、請求項１５に記載の半導体モジュール。
【請求項１７】
上記基板の上記回路形成面および側面が交差する交差部は、上記ラウンド形状とは異なる形状である、請求項１５または１６に記載の半導体モジュール。
【請求項１８】
上記樹脂膜は、上記基板の上記回路形成面および側面が交差する交差部を覆っている、請求項１７に記載の半導体モジュール。
【請求項１９】
上記樹脂膜は、上記基板の上記回路形成面および側面が交差する交差部において上記基板の外方へ膨出している、請求項１８に記載の半導体モジュール。
【請求項２０】
前記樹脂膜は、前記基板の側面において前記裏面から前記回路形成面側へ離れた領域に
設けられている、請求項１９に記載の半導体モジュール。
【請求項２１】
上記導通支持部材に搭載され、かつ上記複数の受動素子と導通する、集積回路素子をさらに備える、請求項１ないし２０のいずれかに記載の半導体モジュール。
【請求項２２】
上記集積回路素子は、複数のワイヤを介して上記導通支持部材と導通している、請求項２１に記載の半導体モジュール。
【請求項２３】
上記集積回路素子と上記封止樹脂とが、直接接している、請求項２１または２２に記載の半導体モジュール。
【請求項２４】
上記集積回路素子と上記封止樹脂との間に介在するケースをさらに備える、請求項２１または２２に記載の半導体モジュール。
【請求項２５】
上記集積回路素子は、上記導通支持部材に直接搭載されている、請求項２１ないし２３のいずれかに記載の半導体モジュール。
【請求項２６】
上記複数の受動素子は、上記集積回路素子に直接搭載されているものを含む、請求項２５に記載の半導体モジュール。
【請求項２７】
上記導通支持部材は、絶縁性材料からなる基材と、この基材上に形成された配線パターンと、を含む配線基板である、請求項１ないし２６のいずれかに記載の半導体モジュール。
【請求項２８】
上記導通支持部材は、各々が金属からなる複数のリードを含む、請求項１ないし２６のいずれかに記載の半導体モジュール。
【請求項２９】
上記チップ状受動素子は、上記導通支持部材に直接搭載されている、請求項１ないし２０のいずれかに記載の半導体モジュール。
【請求項３０】
上記複数の受動素子は、互いに隣り合って配置されているとともに、隣り合う方向における寸法が０．０５〜０．３ｍｍであり、且つ互いの隙間の大きさが５０〜１５０μｍであるものを含む、請求項１ないし２９のいずれかに記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに関する。
【背景技術】
【０００２】
集積回路素子が樹脂封止されたＬＳＩなどの集積回路モジュールと、この集積回路モジュールの補助部品としての複数のチップ状受動素子とが、配線基板などに実装された電気制御回路が広く提案されている（たとえば、特許文献１）。上記集積回路モジュールが高機能化するほど、実装が望まれる上記複数のチップ状受動素子の個数が増大する。また、各々の上記チップ状受動素子には、より細かい性能や仕様が要求される。この結果、上記チップ状受動素子が非常に小サイズに仕上げられることが、上記電気制御回路として合理的である場合がある。しかし、上記配線基板に、上記集積回路モジュールを実装する工程を行い、かつ非常に小サイズとされた上記チップ状受動素子を実装することは、現実的に困難であった。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１８８５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記した事情のもとで考え出されたものであって、非常に小サイズのチップ状受動素子を適切に電気回路に組み込むことが可能な半導体モジュールを提供することをその課題とする。
【課題を解決するための手段】
【０００５】
本発明によって提供される半導体モジュールは、半導体基板、上記半導体基板に形成された複数の電極、および上記半導体基板に形成され上記複数の電極間に接続された受動回路、を各々が具備する複数のチップ状受動素子と、上記複数のチップ状受動素子が搭載された導通支持部材と、上記複数のチップ状受動素子と、上記導通支持部材の少なくとも一部と、を覆う封止樹脂と、を備えることを特徴としている。
【０００６】
本発明の好ましい実施の形態においては、上記チップ状受動素子の上記半導体基板と上記封止樹脂とが、直接接している。
【０００７】
本発明の好ましい実施の形態においては、上記受動回路は、抵抗回路網を含む。
【０００８】
本発明の好ましい実施の形態においては、上記抵抗回路網は、上記基板上にマトリックス状に配列された等しい抵抗値を有する多数個の抵抗体と、上記抵抗体の１個または複数個が電気的に接続されて構成された複数種類の抵抗単位体と、上記複数種類の抵抗単位体を接続している回路網接続手段と、上記抵抗単位体に個別に対応して設けられ、当該抵抗単位体を上記抵抗回路網に電気的に組み込み、または上記抵抗回路網から電気的に分離するために溶断可能な複数のヒューズ膜と、を含む。
【０００９】
本発明の好ましい実施の形態においては、上記抵抗体は、上記基板上に延びる抵抗膜ラインと、上記抵抗膜ライン上に、ライン方向に一定間隔をあけて積層された導体膜とを含み、上記導体膜が積層されていない上記一定間隔部分の抵抗膜ラインが１個の抵抗体を構成している。
【００１０】
本発明の好ましい実施の形態においては、上記抵抗体の導体膜、上記抵抗単位体に含まれる接続用導体膜、上記回路網接続手段に含まれる接続用導体膜および上記ヒューズ膜は、同一レイヤーに形成された同一材料の金属膜を含む。
【００１１】
本発明の好ましい実施の形態においては、上記基板の回路形成面には、当該回路形成面から所定の深さまで掘り下げられたトレンチが形成されており、上記抵抗回路網は、上記トレンチを横断するように上記トレンチの内壁面に沿って設けられた抵抗体膜を有する抵抗回路を含む。
【００１２】
本発明の好ましい実施の形態においては、上記抵抗回路網は、複数の抵抗回路を含んでおり、任意の抵抗回路を上記抵抗回路網に電気的に取り込み、または、上記抵抗回路網から電気的に分離するために溶断可能なヒューズ膜をさらに含む。
【００１３】
本発明の好ましい実施の形態においては、前記抵抗体膜は、一定の幅を有し、直線状に延びるライン状の抵抗膜ラインを含む。
【００１４】
本発明の好ましい実施の形態においては、上記抵抗体膜は、上記トレンチの内側面から当該トレンチ外の上記回路形成面にまで延びて形成されており、上記抵抗体膜において上記回路形成面に形成された部分に接して形成された配線膜をさらに含む。
【００１５】
本発明の好ましい実施の形態においては、上記トレンチは、上記回路形成面を平面視で見たとき、所定の方向に延びており、上記抵抗体膜は、上記トレンチを横断するように上記トレンチの内壁面に沿って設けられるとともに上記トレンチが延びる長さ方向に直交方向に延びる、平行に配列された複数の抵抗膜ラインを含む。
【００１６】
本発明の好ましい実施の形態においては、上記受動回路は、複数のキャパシタ要素を含む。
【００１７】
本発明の好ましい実施の形態においては、上記受動回路は、上記複数のキャパシタ要素を上記複数の電極間に電気的に組み込み、または上記複数の電極間から電気的に分離するために溶断可能な複数のヒューズ膜、を含む。
【００１８】
本発明の好ましい実施の形態においては、上記受動回路は、上記基板上に積層された下部電極膜、容量膜および上部電極膜を含んでおり、上記下部電極膜および上記上部電極膜のいずれか一方は、複数の電極膜部分に分割されている。
【００１９】
本発明の好ましい実施の形態においては、上記基板は、回路形成面と、上記回路形成面とは反対側の裏面と、上記回路形成面および上記裏面の間を繋ぐ側面とを有しており、上記受動回路および上記複数の電極は、上記回路形成面に形成されており、上記複数の電極を露出させた状態で上記回路形成面を覆う樹脂膜をさらに備え、上記基板の上記裏面および上記側面が交差する交差部がラウンド形状になっている。
【００２０】
本発明の好ましい実施の形態においては、上記ラウンド形状の曲率半径が２０μｍ以下である。
【００２１】
本発明の好ましい実施の形態においては、上記基板の上記回路形成面および側面が交差する交差部は、上記ラウンド形状とは異なる形状である。
【００２２】
本発明の好ましい実施の形態においては、上記樹脂膜は、上記基板の上記回路形成面および側面が交差する交差部を覆っている。
【００２３】
本発明の好ましい実施の形態においては、上記樹脂膜は、上記基板の上記回路形成面および側面が交差する交差部において上記基板の外方へ膨出している。
【００２４】
本発明の好ましい実施の形態においては、前記樹脂膜は、前記基板の側面において前記裏面から前記回路形成面側へ離れた領域に設けられている。
【００２５】
本発明の好ましい実施の形態においては、上記導通支持部材に搭載され、かつ上記複数の受動素子と導通する、集積回路素子をさらに備える。
【００２６】
本発明の好ましい実施の形態においては、上記集積回路素子は、複数のワイヤを介して上記導通支持部材と導通している。
【００２７】
本発明の好ましい実施の形態においては、上記集積回路素子と上記封止樹脂とが、直接接している。
【００２８】
本発明の好ましい実施の形態においては、上記集積回路素子と上記封止樹脂との間に介在するケースをさらに備える。
【００２９】
本発明の好ましい実施の形態においては、上記集積回路素子は、上記導通支持部材に直接搭載されている。
【００３０】
本発明の好ましい実施の形態においては、上記複数の受動素子は、上記集積回路素子に直接搭載されているものを含む。
【００３１】
本発明の好ましい実施の形態においては、上記導通支持部材は、絶縁性材料からなる基材と、この基材上に形成された配線パターンと、を含む配線基板である。
【００３２】
本発明の好ましい実施の形態においては、上記導通支持部材は、各々が金属からなる複数のリードを含む。
【００３３】
本発明の好ましい実施の形態においては、上記チップ状受動素子は、上記導通支持部材に直接搭載されている。
【００３４】
本発明の好ましい実施の形態においては、上記複数の受動素子は、互いに隣り合って配置されているとともに、隣り合う方向における寸法が０．０５〜０．３ｍｍであり、且つ互いの隙間の大きさが５０〜１５０μｍであるものを含む。
【００３５】
このような構成によれば、上記チップ状受動素子が半導体からなる上記半導体基板によって形成されるため、上記チップ状受動素子を顕著に小サイズに仕上げることができる。また、Ｓｉに代表される半導体は、高剛性である。このため、上記封止樹脂に覆われた状態で、上記半導体モジュールの使用に伴う上記封止樹脂の膨張や収縮が発生しても、上記チップ状受動素子が不当に変形したり、破損するおそれが少ない。したがって、顕著に小サイズの上記チップ状受動素子を電気回路などに適切に組み込むことができる。
【００３６】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００３７】
【図１】本発明の第一実施形態に基づく半導体モジュールを示す斜視図である。
【図２】図１のＩＩ−ＩＩ線に沿う断面図である。
【図３】図１の半導体モジュールを示す要部拡大断面図である。
【図４】図１の半導体モジュールに用いられるチップ状受動素子の一例を示す斜視図である。
【図５】図１の半導体モジュールに用いられるチップ状受動素子の一例を示す平面図である。
【図６】図１の半導体モジュールに用いられるチップ状受動素子の一例を示す要部拡大平面図である。
【図７】図６のＶＩＩ−ＶＩＩ線に沿う要部断面図である。
【図８】図６のＶＩＩＩ−ＶＩＩＩ線に沿う要部断面図である。
【図９】図１の半導体モジュールに用いられるチップ状受動素子を形成するための半導体ウエハの一例を示す平面図である。
【図１０】図１の半導体モジュールに用いられるチップ状受動素子の他の例を示す要部拡大平面図である。
【図１１】図１０のＸＩ−ＸＩ線に沿う要部拡大断面図である。
【図１２】図１の半導体モジュールに用いられるチップ状受動素子のさらに他の例を示す斜視図である。
【図１３】図１１に示すチップ状受動素子が用いられた半導体モジュールを示す要部拡大断面図である。
【図１４】図１の半導体モジュールに用いられるチップ状受動素子のさらに他の例を示す平面図である。
【図１５】図１４のＸＶ−ＸＶ線に沿う断面図である。
【図１６】本発明の第二実施形態に基づく半導体モジュールを示す断面図である。
【図１７】本発明の第三実施形態に基づく半導体モジュールを示す断面図である。
【図１８】本発明の第四実施形態に基づく半導体モジュールを示す斜視図である。
【図１９】本発明の第一実施形態に基づく半導体モジュールの変形例を示す要部拡大斜視図である。
【図２０】図１９の半導体モジュールに用いられるチップ状受動素子を示す斜視図である。
【図２１】発明の第五実施形態に基づく半導体モジュールを示す要部平面図である。
【図２２】図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図である。
【図２３】図２１の半導体モジュールを示す要部拡大断面図である。
【発明を実施するための形態】
【００３８】
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
【００３９】
図１〜図３は、本発明の第一実施形態に基づく半導体モジュールを示している。本実施形態の半導体モジュールＡ１は、配線基板１、複数のチップ状受動素子２、集積回路素子３および封止樹脂４を備えている。図１は、半導体モジュールＡ１を示す斜視図である。図２は、図１のＩＩ−ＩＩ線に沿う断面図であり、図３は、要部拡大断面図である。
【００４０】
配線基板１は、本発明で言う導通支持部材の一例であり、複数のチップ状受動素子２および集積回路素子３を支持するとともに、これらに導通する導通経路を形成するためのものである。本実施形態においては、配線基板１は、基材１１、配線パターン１２、スルーホール１３および実装電極１４を備えている。
【００４１】
基材１１は、配線基板１の土台となるものであり、たとえばガラスエポキシ樹脂またはセラミックスなどの絶縁性材料からなる板状部材である。基材１１は、たとえば矩形状である。配線パターン１２は、基材１１上に形成されており、Ｃｕ，Ｎｉ，Ａｕが積層されたメッキ層などの導電性材料からなる。配線パターン１２は、複数のチップ状受動素子２および集積回路素子３と適宜導通しており、複数のチップ状受動素子２および集積回路素子３の形状や大きさ、配置などに応じてパターン形成されている。スルーホール１３は、基材１１を貫通しており、配線パターン１２の一部と導通している。実装電極１４は、基材１１のうち配線パターン１２が形成された面とは反対側の面に形成されており、半導体モジュールＡ１をたとえば回路基板などに実装するために用いられる。半導体モジュールＡ１には、複数個の実装電極１４が形成されている。なお、基材１１がセラミックスからなる場合、スルーホール１３に代えて、基材１１の側面を迂回して配線パターン１２と実装電極１４とを導通させる導電膜などを形成すればよい。
【００４２】
集積回路素子３は、Ｓｉなどに代表される半導体を母体として、その片面に集積回路が形成されたものである。集積回路素子３は、たとえばＡｇペーストなどによって配線基板１に接合されている。なお、集積回路素子３は、母体としての半導体が配線基板１に直接接合されており、いわゆるベアチップの状態で配線基板１に実装されている。集積回路素子３は、複数のパッド３１を有している。本実施形態においては、複数のパッド３１は、集積回路素子３の互いに平行な２辺に沿って２列に配置されているが、この配置は一例である。各パッド３１は、ワイヤ３２によって配線パターン１２のパッド部分に接続されている。
【００４３】
複数のチップ状受動素子２は、集積回路素子３を適切に機能させるために、集積回路素子３の入出力経路において所定の受動的機能を果たすためのものである。チップ状受動素子２の具体的構成としては、チップ抵抗器、コンデンサ、ダイオード、コイルなどが挙げられる。このようなチップ状受動素子２は、集積回路素子３を含めた回路において時定数を調整する要素として機能する。以下では、チップ抵抗器として構成されたチップ状受動素子２を例として図３〜図８を参照して説明する。図４は、チップ状受動素子２の斜視図である。図５は、チップ状受動素子２の平面図である。図６は、チップ状受動素子２の要部拡大平面図である。図７は、図６のＶＩＩ−ＶＩＩ線に沿う要部拡大断面図であり、図８は、図６のＶＩＩＩ−ＶＩＩＩ線に沿う要部拡大断面図である。
【００４４】
チップ状受動素子２は、微小なチップ部品であり、図４に示すように、直方体形状をなしている。チップ状受動素子２の大きさの一例を上げると、長辺方向の長さが約０．３ｍｍであり、短辺方向の幅が約０．１５ｍｍであり、厚さが約０．１ｍｍである。
【００４５】
複数のチップ状受動素子２は、たとえば図９に示すように、たとえばＳｉからなる半導体ウエハ２０上に多数個のチップ状受動素子２を格子状に形成し、半導体ウエハ２０に溝を形成した後、裏面研磨（または半導体ウエハ２０を溝で分断）することにより得られる。チップ状受動素子２は、半導体基板２１、２つの２２および受動回路２３を備えている。
【００４６】
半導体基板２１は、略直方体のチップ形状である。半導体基板２１は、回路形成面２１１、４つの側面２１２および裏面２１３を有している。回路形成面２１１は、半導体基板２１の表面であり、略長方形状である。裏面２１３は、半導体基板２１の厚さ方向において回路形成面２１１とは反対側の面である。回路形成面２１１と裏面２１３とは、ほぼ同形状である。４つの側面２１２は、回路形成面２１１および裏面２１３に直交して延びており、これらの面の間を繋いでいる。
【００４７】
半導体基板２１においては、回路形成面２１１の全域が絶縁層２１７によって覆われている。絶縁層２１７は、たとえばＳｉＯ2からなるそのため、厳密には、回路形成面２１１の全域は、絶縁層２１７の内側（裏側）に位置しており、外部に露出していない。さらに、回路形成面２１１上の絶縁層２１７は、樹脂膜２３９で覆われている。樹脂膜２３９は、たとえばポリイミドからなる。
【００４８】
２つの電極２２は、半導体基板２１の回路形成面２１１上において、両短辺寄りに配置されている。各電極２２は、Ａｕによって形成され、あるいはＡｕ以外の金属の表面にＡｕメッキが施された構成とされる。図３に示すように、２つの電極２２は、たとえばハンダ２９を介して配線基板１の配線パターン１２に接合されている。
【００４９】
図５に示すように、受動回路２３は、半導体基板２１の回路形成面２１１上において、２つの電極２２の間に形成されており、２つの電極２２に導通している。本実施形態においては、受動回路２３は、多数の抵抗体２３１が接続された抵抗回路網２３０として構成されている。多数の抵抗体２３１は、本実施形態においては、互いの抵抗値が等しく、マトリクス状に配置されている。配置状態の位置を挙げると、半導体基板２１の幅方向（列方向）に４４個の抵抗体２３１が配置されており、合計３５２個の抵抗体２３１が配置されている。そして、これらの多数の抵抗体２３１のうち１個〜６４個が電気的に接続されて、複数種類の抵抗単位体２３４が形成されている。
【００５０】
これらの複数種類の抵抗単位体２３４は、本発明で言う回路網接続手段としての導体膜２３３によって所定の態様に接続されている。さらに、これらの抵抗単位体２３４を抵抗回路網２３０に電気的に組み込んだり、または、抵抗回路網２３０から電気的に分離するために溶断可能な複数のヒューズ膜２３６が設けられている。複数のヒューズ膜２３６は、一方の電極２２の内側辺に沿って、配置領域が直線状になるように配置されている。より具体的には、ヒューズ膜２３６に対して、複数の抵抗体２３１と導体膜２３３とが直線状に配置されている。
【００５１】
図６〜図８に示すように、半導体基板２１の回路形成面２１１には、絶縁層２１７が形成されている。この絶縁層２１７上に、抵抗体２３１を構成する抵抗膜２３２が配置されている。抵抗膜２３２は、ＴｉＮまたはＴｉＯＮにより形成されている。この抵抗膜２３２は、２つの電極２２との間をライン状に延びる複数本の抵抗体膜（以下「抵抗膜ライン」という）とされており、抵抗膜ライン２３２は、ライン方向に所定の位置で切断されている場合がある。抵抗膜ライン２３２上には、導体膜２３３としてのアルミニウム膜が積層されている。導体膜２３３は、抵抗膜ライン２３２上に、ライン方向に一定間隔を開けて積層されている。
【００５２】
このような抵抗膜ライン２３２および導体膜２３３の電気的特徴は、所定間隔の領域の抵抗膜ライン２３２の部分が、それぞれ、一定の抵抗値の抵抗体２３１を形成していることにある。導体膜２３３が積層された領域は、導体膜２３３で抵抗膜ライン２３２が短絡されている。これにより、互いの抵抗が等しい抵抗体２３１の直列接続からなる抵抗回路が形成されている。また、隣接する抵抗膜ライン２３２同士は導体膜２３３で接続されており、抵抗回路網２３０を構成している。
【００５３】
図示された構成においては、複数のチップ状受動素子２が、互いの長辺が平行となる向きに配列されている。この配列方向におけるチップ状受動素子２の寸法Ｗは、０．０５ｍｍ〜０．３ｍｍである。また、隣り合うチップ状受動素子２の配列方向における隙間Ｃは、５０μｍ〜１５０μｍである。寸法Ｗおよび隙間Ｃが、このような顕著に小さい値であることは、チップ状受動素子２がいわゆる半導体デバイス製造プロセスによって微細加工されることに由来する。たとえば、半導体基板２１の外形は、エッチングによって形成される。このような半導体基板２１を有するチップ状受動素子２の寸法精度は、たとえば回転刃を用いた切断によって小片化された素子とは顕著に相違する。
【００５４】
ここで、抵抗回路網２３０の製造プロセスを簡単に説明する。まず、半導体基板２１の回路形成面２１１を熱酸化し、絶縁層２１７としての二酸化シリコン（ＳｉＯ2）層を形成する。次いで、スパッタリングにより、絶縁層２１７の上にＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮの抵抗膜２３２を全面に形成する。次いで、スパッタリングにより、抵抗膜２３２の上にアルミニウム（Ａｌ）の導体膜２３３を積層する。その後、フォトリソグラフィプロセスを用い、たとえばドライエッチングにより導体膜２３３および抵抗膜２３２を選択的に除去し、平面視で、一定幅の抵抗膜ライン２３２および導体膜２３３が一定間隔をあけて列方向に配列される構成を得る。このとき、部分的に抵抗膜ライン２３２および導体膜２３３が切断された領域も形成される。続いて、抵抗膜ライン２３２の上に積層された導体膜２３３を選択的に除去する。この結果、抵抗膜ライン２３２上に一定間隔をあけて導体膜２３３が積層された構成が得られる。その後、保護膜２３８としてのＳｉＮ膜が堆積され、さらにその上に樹脂膜２３９であるポリイミド層が積層される。
【００５５】
ヒューズ膜２３６も、抵抗体２３１を形成する抵抗膜２３２上に積層された導体膜２３３により形成されている。すなわち、抵抗体２３１を形成する抵抗膜２３２上に積層された導体膜２３３と同じレイヤーに、導体膜２３３と同じ金属材料であるアルミニウム（Ａｌ）によりヒューズ膜２３６が形成されている。なお、導体膜２３３は、前述したように、抵抗単位体２３４を形成するために、複数個の抵抗体２３１を電気的に接続するものとしても用いられている。
【００５６】
抵抗膜２３２上に積層された同一レイヤーにおいて、導体膜２３３およびヒューズ膜２３６が、同一の金属材料（たとえばアルミニウム）を用いて、同じ製造プロセス（スパッタリングおよびフォトリソグラフィプロセス）によって形成されている。これにより、この半導体モジュールＡ１の製造プロセスが簡略化され、また、導体膜２３３およびヒューズ膜２３６を共通のマスクを利用して同時に形成できる。さらに、抵抗膜２３２とのアライメント性も向上する。
【００５７】
抵抗回路網２３０においては、任意のヒューズ膜２３６をオープン状態とすることにより、任意の抵抗単位体２３４を２つの電極２２に対して電気的に組み込むことができる。本実施形態においては、たとえば、１個の抵抗体２３１の抵抗値８０Ωとすれば抵抗値が６４０Ωとされた基準となる抵抗単位体２３４により、２つの電極２２が接続された構成とされている。そして、基準となる抵抗単位体２３４には、ヒューズ膜２３６が並列的に接続され、各ヒューズ膜２３６によりこれら複数種類の抵抗単位体２３４は短絡された状態となっている。つまり、基準となる抵抗単位体２３４には、１２種類１３個の抵抗単位体２３４が直列に接続されているが、各抵抗単位体２３４は、それぞれ並列に接続されたヒューズ膜２３６により短絡されているので、電気的にみると、各抵抗単位体２３４は抵抗回路網２３０に組み込まれてはいない。
【００５８】
半導体モジュールＡ１は、要求される抵抗値に応じて、任意のヒューズ膜２３６を選択的に、たとえばレーザ光で溶断する。それにより、並列的に接続されたヒューズ膜２３６が溶断された抵抗単位体２３４が、抵抗回路網２３０に組み込まれることになる。よって、抵抗回路網２３０の全体の抵抗値を、溶断されたヒューズ膜２３６に対応する抵抗単位体２３４が直列に接続されて組み込まれた抵抗値とすることができる。
【００５９】
また、複数種類の抵抗単位体２３４は、等しい抵抗値を有する抵抗体２３１が、直列に１個、２個、４個、８個、１６個、３２個、および６４個と、等比数列的に抵抗体２３１の個数が増加されて接続されて構成されている。これらの抵抗単位体２３４が、ヒューズ膜２３６で短絡された状態で直列に接続されているため、ヒューズ膜２３６を選択的に溶断することにより、抵抗回路網２３０全体の抵抗値を、小さな抵抗値から大きな抵抗値まで広範囲の間で任意の抵抗値に設定することができる。
【００６０】
封止樹脂４は、複数のチップ状受動素子２、集積回路素子３および配線基板１の片面を覆っており、たとえば黒色のエポキシ樹脂からなる。図３に示すように、封止樹脂４は、チップ状受動素子２の半導体基板２１の側面２１２および裏面２１３などに直接接している。また、これと同様に、封止樹脂４は、集積回路素子３の半導体からなる母材にも直接接する構成としてもよい。
【００６１】
次に、半導体モジュールＡ１の作用について説明する。
【００６２】
本実施形態によれば、チップ状受動素子２が半導体からなる半導体基板２１によって形成されるため、チップ状受動素子２を顕著に小サイズに仕上げることができる。また、Ｓｉに代表される半導体は、高剛性である。このため、封止樹脂４に覆われた状態で、半導体モジュールＡ１の使用に伴う封止樹脂４の膨張や収縮が発生しても、チップ状受動素子２が不当に変形したり、破損するおそれが少ない。したがって、顕著に小サイズのチップ状受動素子２を電気回路などに適切に組み込むことができる。
【００６３】
半導体基板２１に封止樹脂４が直接接する構成であることにより、たとえば、チップ状受動素子２を専用の封止樹脂で覆うことにより、チップ状受動素子２のみを単独で備える受動素子モジュールを形成し、これを実装する場合と比べて、全体の小型化や高密度実装化を図ることができる。また、半導体基板２１が半導体からなることにより、封止樹脂４と直接接する構成であっても、封止樹脂４によって生じる応力によって半導体基板２１が不当に変形したり、破損するおそれが少ない。
【００６４】
集積回路素子３の補助部品として用いられるチップ状受動素子２は、集積回路素子３に対して適切な位置に適切な姿勢で実装されることが好ましい。チップ状受動素子２が顕著に小サイズであると、このチップ状受動素子２を回路基板などに実装するいわゆるマウント工程には、非常に高度な技術を要する。特に、チップ状受動素子２を製造した後に、製造メーカーから出荷され、ユーザー企業において実装を行う場合、このユーザー企業においては、たとえばテープなどに貼り付けられた複数のチップ状受動素子２から所望のチップ状受動素子２を選択してピックアップし、実装する作業が必要である。あるいは、複数のチップ状受動素子２が不揃いの状態で納入された場合、これらのチップ状受動素子２の姿勢を揃える作業も必要となる。さらに、搬送時の保護などの観点から、チップ状受動素子２を専用の封止樹脂によって覆うことにより、受動素子モジュールとして出荷することが必要となる場合も生じうる。本実施形態においては、図９に示したように、半導体ウエハ２０を分割することによって複数のチップ状受動素子２が製造された状態においては、複数のチップ状受動素子２がマトリクス状に整頓されている。この状態を保持したまま、配線基板１に対して任意のチップ状受動素子２を実装すれば、マウント作業の困難さを軽減することができる。また、搬送時の保護などの必要性が比較的低いため、チップ状受動素子２を専用の封止樹脂などによって覆うことは強いられない。
【００６５】
半導体基板２１上に形成された抵抗回路網２３０は、非常に微細な加工によって製造可能であるため、ごく小面積に形成可能であり、正確な抵抗値を設定することができる。またヒューズ膜２３６を選択的にオープンにすることにより、１つのチップ状受動素子２によって、複数種類の抵抗値を正確に設定することができる。したがって、チップ状受動素子２を集積回路素子３の補助部品として高精度に機能させることができる。
【００６６】
図１０〜図１８は、本発明の変形例または他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【００６７】
図１０および図１１は、半導体モジュールＡ１に用いられるチップ状受動素子２の変形例を示している。図１０は、本変形例のチップ状受動素子２の抵抗回路網２３０を示す要部拡大平面図であり、図１１は、図１０のＸＩ−ＸＩ線に沿う要部拡大断面図である。
【００６８】
本変形例においては、半導体基板２１の回路形成面２１１に複数のトレンチ２１６が形成されている。複数のトレンチ２１６は、半導体基板２１に対してたとえばドライエッチングなどの手法によって形成されている。図１０に示すように、本変形例においては、複数のトレンチ２１６は、各々が図中上下方向に延びており、互いに平行に配置されている。回路形成面２１１および複数のトレンチ２１６の内壁面および底面は、たとえば熱参加されることにより、ＳｉＯ2からなる絶縁層２１７によって覆われている。
【００６９】
回路形成面２１１およびトレンチ２１６に設けられた絶縁層２１７上に、抵抗膜２３２が形成されている。抵抗膜２３２は、ＴｉＮ、ＴｉＯＮまたはＴｉＳｉＯＮにより形成される。抵抗膜２３２は、各トレンチ２１６に対して直角に横断するように、トレンチ２１６の内壁面および底面に沿って、絶縁層２１７の上に設けられている。このような抵抗膜２３２は、抵抗膜ライン２３２となっている。
【００７０】
回路形成面２１１上に配置される部分の抵抗膜ライン２３２には、導体膜２３３としてのアルミニウム膜が積層されている。抵抗膜ライン２３２における導体膜２３３が積層された部分では、抵抗膜２３２によって短絡されている。このため、本変形例のチップ状受動素子２では、トレンチ２１６の内壁面および底面に沿って延びる抵抗膜ライン２３２部分が、抵抗体２３１を形成している。抵抗体２３１を形成する抵抗膜ライン２３２の長さは、トレンチ２１６の深さを調整することにより所定の長さに設定できる。たとえば、トレンチ２１６の深さは、数１０μｍ〜１００μｍとすることができる。このため、抵抗体２３１の抵抗値を高くすることができる。その結果、チップ状受動素子２は、全体として、高抵抗化が図られたチップ抵抗器となる。なお、本変形例では、抵抗値精度の向上のために、導体膜２３３を設けているが、高抵抗化を優先させる場合には、複数の抵抗体２３１と区画する導体膜２３３を設けない構成とすることもできる。
【００７１】
図１２および図１３は、チップ状受動素子２の他の変形例を示している。図１２は、本変形例のチップ状受動素子２を示す斜視図であり、図１３は、本変形例のチップ状受動素子２が用いられた半導体モジュールＡ１を示す要部拡大断面図である。
【００７２】
本変形例においては、裏面２１３と４つの側面２１２とが交差する部分である４つの交差部２１４が、面取りされたラウンド形状に整形されている。各交差部２１４の曲率半径は、たとえば２０μｍ以下であることが好ましい。
【００７３】
一方、回路形成面２１１と４つの側面２１２とが交差する部分である４つの交差部２１５は、交差部２１４のラウンド形状とは異なる形状とされており、たとえば略直角な角張った形状とされている。樹脂膜２３９は、平面視において回路形成面２１１の全てに重なっており、さらに樹脂膜２３９の周縁は、平面視において４つの側面２１２からはみ出している。すなわち、樹脂膜２３９は、４つの交差部２１５を覆っている。また、樹脂膜２３９は、交差部２１５において半導体基板２１の外方へ膨出している、さらに、樹脂膜２３９は、半導体基板２１の４つの側面２１２において裏面２１３から回路形成面２１１へ離れた領域に設けられている。
【００７４】
図１４および図１５は、チップ状受動素子２のさらに他の変形例を示している。本変形例のチップ状受動素子２は、チップコンデンサとして構成されている。チップ状受動素子２は、半導体基板２１、２つの電極２２、下部電極膜２５１、容量膜２５２および上部電極膜２５３を備えており、複数のキャパシタ要素２５０を有する構成とされている。図１４は、本変形例のチップ状受動素子２を示す平面図である。図１５は、図１４のＸＶ−ＸＶ線に沿う断面図である。本変形例のチップ状受動素子２は、たとえば平面視において０．３ｍｍ×０．１５ｍｍ、０．４ｍｍ×０．２ｍｍなどの矩形形状（好ましくは、０．４ｍｍ×０．２ｍｍ以下の大きさ）を有していてもよい。複数のキャパシタ要素２５０が形成された領域は、概ね、半導体基板２１の短辺の長さに相当する一辺を有する正方形領域となる。半導体基板２１の厚さは、１５０μｍ程度であってもよい。
【００７５】
半導体基板２１の回路形成面２１１には、絶縁層２１７が形成されている。絶縁層２１７は、ＳｉＯ2等の酸化膜であってもよい。絶縁層２１７の膜厚は、５００Å〜２０００Å程度であってもよい。
【００７６】
下部電極膜２５１は、絶縁層２１７上に形成されている。下部電極膜２５１は、複数のキャパシタ要素２５０が配置された領域のほぼ全域に設けられている。また、下部電極膜２５１は、一方の電極２２の直下領域に延びており、この電極２２と導通している。下部電極膜２５１は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜２５１は、スパッタ法によって形成することができる。
【００７７】
容量膜２５２は、下部電極膜２５１のうち少なくとも複数のキャパシタ要素２５０を形成する部分に直接重なっている。容量膜２５２は、いわゆる誘電体膜であり、たとえば窒化シリコン膜で構成することができ、その膜厚は５００Å〜２０００Å（たとえば１０００Å）とすることができる。下部電極膜２５１は、プラズマＣＶＤ（化学的気相成長）によって形成された窒化シリコン膜であってもよい。
【００７８】
上部電極膜２５３は、容量膜２５２上に形成されている。図１４においては、理解の便宜上、上部電極膜２５３を着色して示している。上部電極膜２５３は、他方の電極２２と導通しており、複数の電極膜部分２５４を有している。また、上部電極膜２５３のうち電極２２と接する部分と複数の電極膜部分２５４との間には、複数のヒューズ膜２３６が設けられている。
【００７９】
複数の電極膜部分２５４は、本変形例においてはいずれもが矩形状とされており、互いに略平行に配置されている。図１４に示すように、図中左方に位置する２つの電極膜部分２５４が、最大の面積を有する。そして、これら以外の電極膜部分２５４は、図中左方に向かうほど、その面積が小となる配置とされている。各電極膜部分２５４は、容量膜２５２を挟んで下部電極膜２５１とともに各キャパシタ要素２５０を構成している。複数のヒューズ膜２３６は、各々が各キャパシタ要素２５０と直列に接続されている。このヒューズ膜２３６をオープン状態とすることにより、任意のキャパシタ要素２５０を選択的に２つの電極２２に対して電気的に接続されておらず、キャパシタとしての機能を備えないものとして設定可能である。
【００８０】
上部電極膜２５３も下部電極膜２５１同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜２５１は、スパッタ法によって形成することができる。下部電極膜２５１を複数の電極膜部分２５４および複数のヒューズ膜２３６を有する形状に整形するためのパターニングは、たとえばフォトリソグラフィおよびエッチングプロセスによって行うことができる。
【００８１】
保護膜２３８は、上部電極膜２５３を覆っている。保護膜２３８は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマＣＶＤ法によって形成できる。保護膜２３８の膜厚は、８０００Å程度とされてもよい。樹脂膜２３９は、前述の通り、ポリイミドその他の樹脂膜で構成することができる。
【００８２】
半導体モジュールＡ１の具体的な構成および機能は特に限定されず種々に設定可能である。半導体モジュールＡ１の具体的構成を例示すると、半導体モジュールＡ１がいわゆるスマートフォンに代表される携帯型通信機器に採用される場合、半導体モジュールＡ１は、伝送処理モジュール、ワンセグＴＶ受信モジュール、ＧＰＳ受信モジュール、ＦＭチューナモジュール、電源モジュールおよび主制御モジュールなどとして機能する。
【００８３】
図１６は、本発明の第二実施形態に基づく半導体モジュールを示している。本実施形態の半導体モジュールＡ２は、ケース３３を備えている。ケース３３は、集積回路素子３と４との間に介在するものであり、集積回路素子３を覆う箱状である。本実施形態においては、さらに、ケース３３は、複数のワイヤ３２を覆っている。ケース３３は、たとえば金属製あるいは樹脂製である。ケース３３の内部空間は、集積回路素子３を適切に保護しかつ適切に機能させうる物質によって充填される。このような物質としては、封止樹脂４と同種あるいは異種の樹脂、絶縁性のペーストなどを適宜採用できる。
【００８４】
このような実施形態によっても、顕著に小サイズのチップ状受動素子２を電気回路などに適切に組み込むことができる。また、集積回路素子３を封止樹脂４の膨張や収縮によって生じる応力からより好適に保護することができる。
【００８５】
図１７は、本発明の第三実施形態に基づく半導体モジュールを示している。本実施形態の半導体モジュールＡ３は、本発明で言う導通支持部材として、複数のリード１７を備えている。複数のリード１７は、たとえばＣｕからなり、その全体あるいは適所にたとえばＮｉやＡｕからなるメッキ膜を設けてもよい。
【００８６】
図中中央付近に配置されたリード１７は、アイランド１７１を有している。アイランド１７１には、集積回路素子３が接合されている。アイランド１７１の図中下面は、封止樹脂４から露出してもよい。
【００８７】
図中左方に配置されたリード１７は、ワイヤ３２の一端がボンディングされている。このリード１７は、実装電極１７２を有している。実装電極１７２は、屈曲形状とされたリード１７の一部の図中下面が、封止樹脂４から露出した部分である。実装電極１７２は、半導体モジュールＡ２を回路基板などに実装するために用いられる。
【００８８】
図中右方に配置された２つのリード１７には、チップ状受動素子２が接合されている。これらのリード１７の一方には、ワイヤ３２が接合されている。他方のリード１７は、上述した実装電極１７２を有している。
【００８９】
このような実施形態によっても、顕著に小サイズのチップ状受動素子２を電気回路などに適切に組み込むことができる
【００９０】
図１８は、本発明の第四実施形態に基づく半導体モジュールを示している。本実施形態の半導体モジュールＡ４は、複数のチップ状受動素子２を備える一方、集積回路素子３を備えない点が、上述した実施形態と異なっている。すなわち、半導体モジュールＡ４は、受動モジュールとして構成されている。複数のチップ状受動素子２は、上述したチップ抵抗器、チップコンデンサのほか、ダイオードやコイルとして構成されている。これらのチップ状受動素子２を、一種類のみ、あるいは複数種類を混合して、配線基板１に実装している。配線パターン１２は、基材１１の表面に設けられた部分以外に、たとえば、基材１１の内部に位置する中間層において互いに適宜導通する導通経路を有している。
【００９１】
たとえば、複数のチップ状受動素子２がチップ抵抗器のみである場合、これらのチップ状受動素子２を直列に接続することにより、半導体モジュールＡ４の抵抗値が顕著に大である構成を実現することができる。あるいは、図２に示した実装電極１４を３つ以上、いわゆる多数個備える構成としてもよい。この場合、ある２つの実装電極１４間に配置されたチップ状受動素子２の個数や仕様などを異ならせることにより、１つの半導体モジュールＡ４を用いて、複数種類の抵抗値を設定することができる。
【００９２】
また、複数のチップ状受動素子２がチップコンデンサのみである場合、これらの複数のチップ状受動素子２を互いに並列に接続する構成とすることができる。これにより、半導体モジュールＡ４は、大容量化が図られるとともに、顕著な低抵抗化を実現することができる。
【００９３】
このような実施形態によっても、顕著に小サイズのチップ状受動素子２を電気回路などに適切に組み込むことができる
【００９４】
図１９および図２０は、半導体モジュールＡ１の変形例を示している。本変形例においては、チップ状受動素子２の構成が上述した構成と異なっている。なお、本変形例は、半導体モジュールＡ１のみに限定されたものではなく、半導体モジュールＡ２〜Ａ４にも適宜採用可能である。
【００９５】
本変形例においては、チップ状受動素子２の電極２２が半導体基板２１の回路形成面２１１だけでなく側面２１２の一部を覆っている。図２０に示すように、より具体的には、各電極２２は、１つの回路形成面２１１の一部と３つの側面２１２の一部ずつとを覆っている。
【００９６】
図１９に示すように、本変形例のチップ状受動素子２をハンダ２９によって搭載した場合、ハンダ２９が、電極２２のうち側面２１２を覆う部分にも付着する。この結果、ハンダ２９には、いわゆるハンダフィレットと称される部位が形成される。このようなハンダフィレットを有するハンダ２９は、チップ状受動素子２の実装適否を目視あるいは画像処理によって判断するのに都合がよい。
【００９７】
図２１〜図２３は、本発明の第５実施形態に基づく半導体モジュールを示している。本実施形態の半導体モジュールＡ５は、チップ状受動素子２の搭載形態が上述した実施形態と異なっている。
【００９８】
図２１は、半導体モジュールＡ５を示す要部平面図であり、理解の便宜上、封止樹脂４を省略している。図２２は、図２１のＸＸＩＩ−ＸＸＩＩ線に沿う断面図であり、図２３は、要部拡大断面図である。
【００９９】
本実施形態においては、複数のチップ状受動素子２は、集積回路素子３に直接搭載されている。集積回路素子３には、複数のパッド３１が形成されている。図２３に示すように、複数のチップ状受動素子２は、電極２２とパッド３１とが共晶接合されることによって集積回路素子３に搭載されている。共晶接合の好ましい組み合わせとしては、ＡｕとＡｕとの共晶接合あるいはＡｕとＳｎとの共晶接合が挙げられる。図２１および図２２に示すように、いくつかのパッド３１にはワイヤ３２がボンディングされている。複数のチップ状受動素子２は、複数のパッド３１のうちワイヤ３２がボンディングされたものよりも内側に配置された複数のパッド３１に実装されている。また、本実施形態においては、配線基板１には、チップ状受動素子２は搭載されていない。このため、半導体モジュールＡ５は、配線基板１に複数のチップ状受動素子２を搭載する構成と比較して、平面視寸法を縮小することができる。
【０１００】
図２３に示すように、チップ状受動素子２の半導体基板２１の回路形成面２１１と集積回路素子３との間は、アンダーフィル樹脂３５によって埋められている。アンダーフィル樹脂３５は、比較的流動性が高い液体樹脂材料を硬化させることによって形成される。半導体モジュールＡ５の製造において、チップ状受動素子２を集積回路素子３に実装した後に、封止樹脂４の形成に先立って、上記液体樹脂材料を回路形成面２１１と集積回路素子３との間に流し込む。この液体樹脂材料を硬化させると、アンダーフィル樹脂３５が得られる。アンダーフィル樹脂３５は、回路形成面２１１と集積回路素子３との間に意図しない隙間が生じてしまうことを回避するのに役立つ。
【０１０１】
本発明に係る半導体モジュールは、上述した実施形態に限定されるものではない。本発明に係る半導体モジュールの各部の具体的な構成は、種々に設計変更自在である。
【０１０２】
チップ状受動素子２は、半導体基板２１に形成された受動回路２３を備える構成であれば特に限定されず、上述したチップ抵抗器やチップコンデンサのほかに、たとえばチップダイオードであってもよい。
【符号の説明】
【０１０３】
Ａ１〜Ａ５      半導体モジュール
１      配線基板
１１      基材
１２      配線パターン
１３      スルーホール
１４      実装電極
１７      リード
１７１      アイランド
１７２      実装電極
２      チップ状受動素子
２０      半導体ウエハ
２１      半導体基板
２１１      回路形成面
２１２      側面
２１３      裏面
２１４      交差部
２１５      交差部
２１６      トレンチ
２１７      絶縁層
２２      電極
２３      受動回路
２３０      抵抗回路網
２３１      抵抗体
２３２      抵抗膜（抵抗膜ライン）
２３３      導体膜
２３４      抵抗単位体
２３６      ヒューズ膜
２３８      保護膜
２３９      樹脂膜
２５０      キャパシタ要素
２５１      下部電極膜
２５２      容量膜
２５３      上部電極膜
２５４      電極膜部分
２９      ハンダ
３      集積回路素子
３１      パッド
３２      ワイヤ
３３      ケース
４      封止樹脂
【図１】
2015130492.tif 000003
【図２】
2015130492.tif 000004
【図３】
2015130492.tif 000005
【図４】
2015130492.tif 000006
【図５】
2015130492.tif 000007
【図６】
2015130492.tif 000008
【図７】
2015130492.tif 000009
【図８】
2015130492.tif 000010
【図９】
2015130492.tif 000011
【図１０】
2015130492.tif 000012
【図１１】
2015130492.tif 000013
【図１２】
2015130492.tif 000014
【図１３】
2015130492.tif 000015
【図１４】
2015130492.tif 000016
【図１５】
2015130492.tif 000017
【図１６】
2015130492.tif 000018
【図１７】
2015130492.tif 000019
【図１８】
2015130492.tif 000020
【図１９】
2015130492.tif 000021
【図２０】
2015130492.tif 000022
【図２１】
2015130492.tif 000023
【図２２】
2015130492.tif 000024
【図２３】
2015130492.tif 000025