(57)【要約】【課題】低レイテンシが要求される処理が有ることを示す情報が取得されてから転送されるまでの時間を短縮する。【解決手段】取得部２１は、他の電子機器から転送されたパケットを取得する。判定部２２は、取得部２１により取得されたパケットの割り込み領域に書き込まれている情報に基づいて割り込みの有無を判定する。受付部２３は、割り込みを開始させるための情報を受け付ける。転送部２４は、取得部２１により取得されたパケットを他の電子機器に転送する。書き込み部２５は、判定部２２により割り込みが有ると第１のパケットにおいて判定された場合、第１のパケットよりも先に転送される第２のパケットの割り込み領域に、割り込みが有ることを示す情報を書き込む。書き込み部２５は、割り込みが有ることを示す情報を、第２のパケットが転送部２４により転送される前に書き込む。【選択図】図２
2015014866.tif 000002
【特許請求の範囲】
【請求項１】
低レイテンシが要求される処理の有無を示す情報が書き込まれる領域を有するパケットを取得する取得手段と、
前記取得手段により取得されたパケットの前記領域に書き込まれている情報に基づいて前記処理の有無を判定する判定手段と、
前記取得手段により取得されたパケットを他の電子機器に転送する転送手段と、
前記判定手段により前記処理が有ると第１のパケットにおいて判定された場合、当該第１のパケットよりも先に転送される第２のパケットの前記領域に、前記処理が有ることを示す情報を、当該第２のパケットが前記転送手段により転送される前に書き込む書き込み手段と
を有する電子機器。
【請求項２】
前記パケットは前記領域を複数含んでおり、
前記書き込み手段は、前記第２のパケットの複数の前記領域のうち、前記判定手段により前記処理が有ると前記第１のパケットにおいて判定された後に転送が開始されるのが最も早い領域に、前記処理が有ることを示す情報を書き込む
ことを特徴とする請求項１に記載の電子機器。
【請求項３】
前記パケットの転送先の電子機器が複数あり、かつ当該複数の電子機器が階層化されている場合、前記書き込み手段は、自機よりも階層が上位の電子機器に転送される前記第２のパケットに前記処理が有ることを示す情報を書き込む
ことを特徴とする請求項１または２に記載の電子機器。
【請求項４】
低レイテンシが要求される処理を開始させるための情報を受け付ける受付手段を有し、
前記書き込み手段は、前記受付手段により前記情報が受け付けられた場合、前記取得手段により取得されたパケットの前記領域に、前記処理が有ることを示す情報を書き込む
ことを特徴とする請求項１ないし３のいずれか１項に記載の電子機器。
【請求項５】
低レイテンシが要求される処理を開始させるための情報を受け付ける受付手段と、
前記パケットを生成する生成手段と
を有し、
前記転送手段は、前記生成手段により生成されたパケットを他の電子機器に転送し、
前記書き込み手段は、前記受付手段により前記情報が受け付けられた場合、前記生成手段により生成されたパケットの前記領域に、前記処理があることを示す情報を書き込む
ことを特徴とする請求項１ないし３のいずれか１項に記載の電子機器。
【請求項６】
前記パケットは、前記領域を決められたデータ長の間隔で複数含む
ことを特徴とする請求項１ないし５のいずれか１項に記載の電子機器。
【請求項７】
デイジーチェーン接続により接続された複数の電子機器を有し、
前記電子機器は、
低レイテンシが要求される処理の有無を示す情報が書き込まれる領域を有するパケットを取得する取得手段と、
前記取得手段により取得されたパケットの前記領域に書き込まれている情報に基づいて前記処理の有無を判定する判定手段と、
前記取得手段により取得されたパケットを他の電子機器に転送する転送手段と、
前記判定手段により前記処理が有ると第１のパケットにおいて判定された場合、当該第１のパケットよりも先に転送される第２のパケットの前記領域に、前記処理が有ることを示す情報を、当該第２のパケットが前記転送手段により転送される前に書き込む書き込み手段と
を有する画像形成装置。
【請求項８】
コンピュータに、
低レイテンシが要求される処理の有無を示す情報が書き込まれる領域を有するパケットを取得するステップと、
取得されたパケットの前記領域に書き込まれている情報に基づいて前記処理の有無を判定するステップと、
取得されたパケットを他のコンピュータに転送するステップと、
前記処理が有ると第１のパケットにおいて判定された場合、当該第１のパケットよりも先に転送される第２のパケットの前記領域に、前記処理が有ることを示す情報を、当該第２のパケットが転送される前に書き込むステップと
を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器、画像形成装置およびプログラムに関する。
【背景技術】
【０００２】
コンピュータに割り込み処理を実行させる技術が知られている。特許文献１には、画像形成装置の制御システムに関する技術として、第１ユニットが割り込みの有無を示す割り込み情報を第２ユニットに送信し、第２ユニットに割り込み処理を実行させることが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１４００９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、低レイテンシが要求される処理が有ることを示す情報が取得されてから転送されるまでの時間を短縮することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１に係る電子機器は、低レイテンシが要求される処理の有無を示す情報が書き込まれる領域を有するパケットを取得する取得手段と、前記取得手段により取得されたパケットの前記領域に書き込まれている情報に基づいて前記処理の有無を判定する判定手段と、前記取得手段により取得されたパケットを他の電子機器に転送する転送手段と、前記判定手段により前記処理が有ると第１のパケットにおいて判定された場合、当該第１のパケットよりも先に転送される第２のパケットの前記領域に、前記処理が有ることを示す情報を、当該第２のパケットが前記転送手段により転送される前に書き込む書き込み手段とを有する。
【０００６】
請求項２に係る電子機器は、請求項１に記載の構成において、前記パケットは前記領域を複数含んでおり、前記書き込み手段は、前記第２のパケットの複数の前記領域のうち、前記判定手段により前記処理が有ると前記第１のパケットにおいて判定された後に転送が開始されるのが最も早い領域に、前記処理が有ることを示す情報を書き込むことを特徴とする。
【０００７】
請求項３に係る電子機器は、請求項１または２に記載の構成において、前記パケットの転送先の電子機器が複数あり、かつ当該複数の電子機器が階層化されている場合、前記書き込み手段は、自機よりも階層が上位の電子機器に転送される前記第２のパケットに前記処理が有ることを示す情報を書き込むことを特徴とする。
【０００８】
請求項４に係る電子機器は、請求項１ないし３のいずれか１項に記載の構成において、低レイテンシが要求される処理を開始させるための情報を受け付ける受付手段を有し、前記書き込み手段は、前記受付手段により前記情報が受け付けられた場合、前記取得手段により取得されたパケットの前記領域に、前記処理が有ることを示す情報を書き込むことを特徴とする。
【０００９】
請求項５に係る電子機器は、請求項１ないし３のいずれか１項に記載の構成において、低レイテンシが要求される処理を開始させるための情報を受け付ける受付手段と、前記パケットを生成する生成手段とを有し、前記転送手段は、前記生成手段により生成されたパケットを他の電子機器に転送し、前記書き込み手段は、前記受付手段により前記情報が受け付けられた場合、前記生成手段により生成されたパケットの前記領域に、前記処理があることを示す情報を書き込むことを特徴とする。
【００１０】
請求項６に係る電子機器は、請求項１ないし５のいずれか１項に記載の構成において、前記パケットは、前記領域を決められたデータ長の間隔で複数含むことを特徴とする。
【００１１】
請求項７に係る画像形成装置は、デイジーチェーン接続により接続された複数の電子機器を有し、前記電子機器は、低レイテンシが要求される処理の有無を示す情報が書き込まれる領域を有するパケットを取得する取得手段と、前記取得手段により取得されたパケットの前記領域に書き込まれている情報に基づいて前記処理の有無を判定する判定手段と、前記取得手段により取得されたパケットを他の電子機器に転送する転送手段と、前記判定手段により前記処理が有ると第１のパケットにおいて判定された場合、当該第１のパケットよりも先に転送される第２のパケットの前記領域に、前記処理が有ることを示す情報を、当該第２のパケットが前記転送手段により転送される前に書き込む書き込み手段とを有する。
【００１２】
請求項８に係るプログラムは、コンピュータに、低レイテンシが要求される処理の有無を示す情報が書き込まれる領域を有するパケットを取得するステップと、取得されたパケットの前記領域に書き込まれている情報に基づいて前記処理の有無を判定するステップと、取得されたパケットを他のコンピュータに転送するステップと、前記処理が有ると第１のパケットにおいて判定された場合、当該第１のパケットよりも先に転送される第２のパケットの前記領域に、前記処理が有ることを示す情報を、当該第２のパケットが転送される前に書き込むステップとを実行させる。
【発明の効果】
【００１３】
請求項１、７、および８に係る発明によれば、第１のパケットに書き込まれた、低レイテンシが要求される処理が有ることを示す情報が、第２のパケットに書き込まれずに転送される場合に比べて、当該情報が取得されてから転送されるまでの時間が短縮される。
請求項２に係る発明によれば、第１のパケットに書き込まれた、低レイテンシが要求される処理が有ることを示す情報が、第２のパケットの複数の領域のうち転送が開始されるのが最も早い領域に書き込まれない場合に比べて、当該情報が取得されてから転送されるまでの時間が短縮される。
請求項３に係る発明によれば、パケットの転送先の電子機器が複数ある場合に、低レイテンシが要求される処理が有ることを示す情報が、自機よりも階層が下位の電子機器に転送されることが防止される。
請求項４に係る発明によれば、低レイテンシが要求される処理を開始させるための情報が受け付けられた場合に、当該処理が有ることを示す情報が書き込まれたパケットが転送される。
請求項５に係る発明によれば、他の電子機器からパケットが取得されない場合であっても、低レイテンシが要求される処理が有ることを示す情報が書き込まれたパケットが転送される。
請求項６に係る発明によれば、第１のパケットの取得と第２のパケットの転送とが並行して行われる場合であっても、第１のパケットに書き込まれた、低レイテンシが要求される処理が有ることを示す情報が、第２のパケットに書き込まれる。
【図面の簡単な説明】
【００１４】
【図１】画像形成装置の概略を説明する図
【図２】動作ユニットの機能的構成を示すブロック図
【図３】制御ユニットのハードウェア構成を示すブロック図
【図４】動作ユニットのハードウェア構成を示すブロック図
【図５】パケットを転送する処理を示すフローチャート
【図６】データ転送で用いられるパケットを例示する図
【図７】乗せ換え処理の例を示す図
【図８】乗せ換え処理の別の例を示す図
【図９】変形例に係る乗せ換え処理を示す図
【図１０】変形例に係る動作ユニットの機能的構成を示すブロック図
【発明を実施するための形態】
【００１５】
図１は、本発明の一実施形態に係る画像形成装置１の概略を説明する図である。画像形成装置１は、複写機、プリンタ、スキャナ、およびファクシミリなどとして機能する装置である。画像形成装置１は、制御ユニット１０と、複数の動作ユニット２０（２０Ａから２０Ｎ）とを有する。制御ユニット１０は、画像形成装置１の本体であり、動作ユニット２０の動作を制御する。制御ユニット１０は、実行される処理を示す情報を含むパケットを生成し、動作ユニット２０に転送する。なお、ここでいう「パケット」は、ＯＳＩ参照モデルの第３層で用いられるＰＤＵ（Protocol Data Unit）のみを指すのではなく、単にデータを送る単位の意味として用いられる。制御ユニット１０は、動作ユニット２０から信号を取得し、低レイテンシが要求される処理を実行する。「低レイテンシが要求される処理」とは、他の処理に先立って実行される処理（いわゆる割り込み）をいう。この例で、割り込みは、動作ユニット２０において発生する。
【００１６】
動作ユニット２０（電子機器の一例）は、画像形成装置１の機能を拡張するためのいわゆる拡張ボード（例えば、パラレルインタフェースボード、無線ＬＡＮ（Local Area Network）ボード、イーサネット（登録商標）ボード、メモリボード、画像データ変換ボードなど）であり、制御ユニット１０による制御に従って、画像形成装置１の各種機能を実行する。動作ユニット２０は、画像形成装置１が製造された時点で原始的に画像形成装置１に備わっているユニットに限らず、画像形成装置１が製造された後にユーザの注文に応じて取り付けられるユニットであってもよい。動作ユニット２０は、制御ユニット１０により転送されたパケットに含まれる情報に従って、各種機能を実行する。具体的には、動作ユニット２０は、自らに宛てられたパケットを取得するとパケットからデータを復元し、このデータに応じた処理を実行する。この場合、動作ユニット２０は、このパケットを破棄する（他の動作ユニット２０に転送しない）。動作ユニット２０は、また、他の動作ユニット２０に宛てられたパケットを取得すると、当該パケットを転送する。動作ユニット２０は、割り込みの有無を示す割り込み情報を、転送するパケットに書き込む。この例で、割り込み情報は０または１の２値のデータで、０のときは割り込みが無いことを、１のときは割り込みがあることを示す。割り込み情報は、パケットの決められた領域（以下、「割り込み領域」という）に書き込まれる。
【００１７】
図１において、制御ユニット１０と複数の動作ユニット２０とは、通信ケーブルＣを介してデイジーチェーン接続により接続されている。通信ケーブルＣは、複数の信号線が束ねられて構成されており、下りの信号線（制御ユニット１０から動作ユニット２０Ｎに向かってパケットを送る信号線）と、上りの信号線（動作ユニット２０Ｎから制御ユニット１０に向かってパケットを送る信号線）とを有する。画像形成装置１において、制御ユニット１０と、複数の動作ユニット２０との通信は、制御ユニット１０または動作ユニット２０において実行される処理が発生していない場合にも行なわれる。以下では、制御ユニット１０またはある動作ユニット２０からみて、パケットの転送先となる側を「下流側」と表現し、パケットの取得元となる側を「上流側」と表現する。
【００１８】
図２は、動作ユニット２０の機能的構成を示すブロック図である。動作ユニット２０は、取得部２１と、判定部２２と、受付部２３と、転送部２４と、書き込み部２５とを有する。取得部２１は、制御ユニット１０または他の動作ユニット２０から転送されたパケットを取得する。判定部２２は、取得部２１により取得されたパケットの割り込み領域に書き込まれている情報に基づいて割り込みの有無を判定する。受付部２３は、割り込みを開始させるための情報を受け付ける。転送部２４は、取得部２１により取得されたパケットを制御ユニット１０または他の動作ユニット２０に転送する。書き込み部２５は、判定部２２により割り込みが有ると第１のパケットにおいて判定された場合、第１のパケットよりも先に転送される第２のパケットの割り込み領域に、割り込みが有ることを示す情報を書き込む。書き込み部２５は、割り込みが有ることを示す情報を、第２のパケットが転送部２４により転送される前に書き込む。書き込み部２５は、また、受付部２３により割り込みを開始させるための情報が受け付けられた場合、転送部２４により転送されるパケットの割り込み領域に、割り込みがあることを示す情報を書き込む。
【００１９】
図３は、制御ユニット１０のハードウェア構成を示すブロック図である。制御ユニット１０は、ＣＰＵ(Central Processing Unit)１０１と、ＧＰＵ(Graphics Processing Unit)１０２と、ＲＯＭ（Read Only Memory）１０３と、ＲＡＭ（Random Access Memory）１０４と、インタフェース１０５と、バス１０６とを有する。ＣＰＵ１０１は、プログラムを実行することにより制御ユニット１０の各部を制御する制御装置である。ＧＰＵ１０２は、プログラムを実行することにより画像データの処理を行う装置である。ＲＯＭ１０３は、各種のプログラムおよびデータを記憶した不揮発性の記憶装置である。ＲＡＭ１０４は、データを記憶する揮発性の記憶装置である。インタフェース１０５は、動作ユニット２０または他の外部装置と通信を行う。インタフェース１０５は、制御部１０５１と、入力部１０５２と、出力部１０５３とを有する。制御部１０５１は、あらかじめ決められた規格（例えばThunderbolt（登録商標））のインタフェースチップであり、インタフェース１０５の各部を制御する。入力部１０５２は、この規格の入力端子を含む。出力部１０５３は、この規格の出力端子を含む。バス１０６は、ＣＰＵ１０１、ＧＰＵ１０２、ＲＯＭ１０３、ＲＡＭ１０４、およびインタフェース１０５を接続するための伝送路である。バス１０６には、例えば、PCI Express（登録商標）規格のシリアルインタフェースが用いられる。
【００２０】
図４は、動作ユニット２０のハードウェア構成を示すブロック図である。動作ユニット２０は、ＭＣＵ（Micro Control Unit）２０１と、ＲＯＭ２０２と、ＲＡＭ２０３と、インタフェース２０４と、バス２０５とを有する。ＭＣＵ２０１は、プログラムを実行することにより動作ユニット２０の各部を制御する制御装置である。ＲＯＭ２０２は、各種のプログラムおよびデータを記憶した不揮発性の記憶装置である。ＲＡＭ２０３は、データを記憶する揮発性の記憶装置である。インタフェース２０４は、制御ユニット１０または他の動作ユニット２０などの電子機器と通信を行う。インタフェース２０４は、制御部２０４１と、入力部２０４２と、出力部２０４３とを有する。制御部２０４１は、前述の規格のインタフェースチップであり、インタフェース２０４の各部を制御する。制御部２０４１は、割り込みの有無を記憶するフラグレジスタを有する。このフラグレジスタの初期値は「０」であり、「０」は割り込みが無いことを、「１」は割り込みがあることを示す。制御部２０４１は、パケットの割り込み領域を確認して割り込みが有ると判定した場合、または、自らの動作ユニット２０において割り込みが発生した場合に、フラグレジスタの値を「１」に書き換える。入力部２０４２は、この規格の入力端子を含む。出力部２０４３は、この規格の出力端子および出力バッファを含む。出力部２０４３は、フラグレジスタの値が「１」になった後で最初に出力バッファに転送された割り込み領域に、割り込み有りを示す情報を書き込む。バス２０５は、ＭＣＵ２０１、ＲＯＭ２０２、ＲＡＭ２０３、およびインタフェース２０４を接続するための伝送路（例えば、PCI Express規格のシリアルインタフェース）である。なお、動作ユニット２０は、図４に示したハードウェア構成に加えて、実行される各種機能に応じた構成を備えていてもよい。
【００２１】
動作ユニット２０において、プログラムを実行しているＭＣＵ２０１により制御されている制御部２０４１は、判定部２２の一例である。制御部２０４１により制御されている入力部２０４２は、取得部２１および受付部２３の一例である。制御部２０４１により制御されている出力部２０４３は、転送部２４および書き込み部２５の一例である。
【００２２】
図５は、動作ユニット２０がパケットを転送する処理を示すフローチャートである。以下の処理は、例えば、画像形成装置１の電源が投入されたことを契機として開始される。ステップＳ１において、ＭＣＵ２０１は、制御ユニット１０または他の動作ユニット２０により転送されたパケットの読み込みを開始する。以下では、読み込まれるパケットを「対象パケット」と表現する。また、動作ユニット２０で複数のパケットが転送される場合において、対象パケットよりも先に下流側の制御ユニット１０または動作ユニット２０に転送されるパケットを「先行パケット」と表現する。なお、対象パケットの読み込みと先行パケットの転送とは、並行して行なわれる。ステップＳ１においてパケットの読み込みが開始されると、ＭＣＵ２０１は、パケットの読み込みを行いながら順次ステップＳ２からステップＳ５の処理を行う。
【００２３】
図６は、本実施形態におけるデータ転送で用いられるパケットＰを例示する図である。パケットＰは、ヘッダＨとペイロードＰＬとを有する。ヘッダＨには、パケットＰの宛先を示すアドレスおよび送信元のアドレスなどの管理情報が含まれる。ペイロードＰＬには、管理情報以外の情報であって、転送の対象となる情報が含まれる。ペイロードＰＬは、割り込み領域Ｄｉｎを有する。割り込み領域Ｄｉｎは、例えば、決められたデータ長の間隔で複数設けられる。図６の例では、ペイロードＰＬは、ヘッダＨの先頭からデータ長ｄの間隔で３つの割り込み領域Ｄｉｎ１、Ｄｉｎ２、およびＤｉｎ３を有する。
【００２４】
再び図５を参照する。ステップＳ２において、ＭＣＵ２０１は、対象パケットの割り込み領域に書き込まれている割り込み情報が割り込み有りを示しているか否かを判断する。割り込み情報が割り込み有りを示していると判断された場合（ステップＳ２：ＹＥＳ）、ＭＣＵ２０１は、フラグレジスタの値を「１」に書き換えた後、処理をステップＳ４に移行する。割り込み情報が割り込み無しを示していると判断された場合（ステップＳ２：ＮＯ）、ＭＣＵ２０１は、処理をステップＳ３に移行する。
【００２５】
ステップＳ３において、ＭＣＵ２０１は、自らの動作ユニット２０において割り込みが発生したか（すなわち割り込みを開始させるための情報が受け付けられたか）否かを判断する。割り込みが発生したと判断された場合（ステップＳ３：ＹＥＳ）、ＭＣＵ２０１は、フラグレジスタの値を「１」に書き換えた後、処理をステップＳ４に移行する。割り込みが発生していないと判断された場合（ステップＳ３：ＮＯ）、ＭＣＵ２０１は、処理をステップＳ５に移行する。
【００２６】
ステップＳ４において、ＭＣＵ２０１は、インタフェース２０４から他の装置に転送されるパケットのうち、この時点（フラグレジスタの値が「１」になった時点）において最も早く転送されるパケットの割り込み領域に、割り込み有りを示す情報を書き込む処理を行う。具体的には、ＭＣＵ２０１は、ステップＳ４の時点において、最初に出力バッファに転送された割り込み領域に、割り込み有りを示す情報を書き込む。転送されている先行パケットがある場合には、ＭＣＵ２０１は、当該先行パケットの未だ転送が開始されていない割り込み領域のうち最も早く転送が開始される割り込み領域に、割り込み有りを示す情報を書き込む処理を行う。割り込み有りを示す情報を先行パケットに乗せ換えるという意味で、以下この処理を「乗せ換え処理」という。なお、ステップＳ４の時点において、転送されている先行パケットが無い場合には、ＭＣＵ２０１は、対象パケットの割り込み領域のうち最も早く転送が開始される割り込み領域に、割り込み有りを示す情報を書き込む。例えば、割り込み領域Ｄｉｎ３に割り込み有りを示す情報が書き込まれていた場合には、ＭＣＵ２０１は、対象パケットの割り込み領域Ｄｉｎ１に割り込み有りを示す情報を書き込む。ステップＳ４において、乗せ換え処理が行われる前に、割り込み有りを示す情報が書き込まれていた元の割り込み領域については、割り込み無しを示す情報に書き換えられてもよく（１が０に書き換えられてもよく）、また、書き換えられなくてもよい。乗せ換え処理を行うと、ＭＣＵ２０１は、フラグレジスタの値を「０」に書き換える。
【００２７】
図７は、動作ユニット２０による乗せ換え処理の例を示す図である。図７は、動作ユニット２０Ｂが乗せ換え処理を行う場合の例を示している。パケットＰ１は先行パケットを表し、パケットＰ２は対象パケットを表す。図７において、動作ユニット２０Ｂは、パケットＰ１を動作ユニット２０Ａに転送し、パケットＰ２を図示せぬ動作ユニット２０Ｃから取得している。パケットＰ１の転送とパケットＰ２の読み込みとは並行に行なわれている。図７において、動作ユニット２０Ｂは、パケットＰ２に書き込まれている割り込み有りを示す情報Ｉ１を、パケットＰ１の割り込み領域Ｄｉｎ３に書き込む処理を行っている。図７の例で、パケットＰ１の割り込み領域Ｄｉｎ３は、動作ユニット２０Ｂの制御部２０４１が、パケットＰ２に割り込み有りを示す情報Ｉ１が書き込まれていると判断し、フラグレジスタの値を「１」に書き換えた後に、最初に出力バッファに転送される（最も早く転送が開始される）割り込み領域である。
【００２８】
図８は、動作ユニット２０による乗せ換え処理の別の例を示す図である。図８は、動作ユニット２０Ｂが乗せ換え処理を行う場合の別の例を示している。図８において、動作ユニット２０Ｂは、自らの動作ユニットにおいて発生した割り込み（矢印ａＩ）について、割り込み有りを示す情報Ｉ２を、パケットＰ１の割り込み領域Ｄｉｎ３に書き込む処理を行っている。図８の例で、パケットＰ１の割り込み領域Ｄｉｎ３は、動作ユニット２０Ｂの制御部２０４１が、矢印ａＩで示された割り込みが発生したと判断し、フラグレジスタの値を「１」に書き換えた後に、最初に出力バッファに転送される（最も早く転送が開始される）割り込み領域である。
【００２９】
ステップＳ５において、ＭＣＵ２０１は、対象パケットの読み込みが終了したか否かを判断する。対象パケットの読み込みが終了したと判断された場合（ステップＳ５：ＹＥＳ）、ＭＣＵ２０１は、処理をステップＳ６に移行する。対象パケットの読み込みが終了していないと判断された場合（ステップＳ５：ＮＯ）、ＭＣＵ２０１は、処理をステップＳ２に移行し、引き続き対象パケットを読み込む。
【００３０】
ステップＳ６において、ＭＣＵ２０１は、下流側の制御ユニット１０または動作ユニット２０に対して、読み込みが終了したパケットの転送を開始する。なお、読み込んだパケットの宛先が、自らの動作ユニット２０である場合には、ＭＣＵ２０１は、当該パケットに含まれる情報が示す処理の実行を開始し、当該パケットを破棄する（他の装置に転送しない）。複数の動作ユニット２０の各々が図５に示す処理を行うと、複数の動作ユニット２０のいずれかで発生した割り込み情報は、制御ユニット１０に伝送される。
【００３１】
以上の処理により、各動作ユニット２０において、対象パケットに書き込まれた割り込み有りを示す情報は、先行パケットの割り込み領域に書き込まれる。したがって、対象パケットに書き込まれた割り込み有りを示す情報が、先行パケットの割り込み領域に書き込まれることなくそのまま転送された場合に比べて、当該割り込み有りを示す情報が制御ユニット１０に到達するまでの時間が短縮される。この時間短縮の効果は、動作ユニット２０の数が多くなり、割り込み有りを示す情報が動作ユニット２０で転送される回数が増えるほど大きくなる。
【００３２】
本発明は、上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下で説明する変形例のうち、２つ以上のものが組み合わされて用いられてもよい。
【００３３】
（１）変形例１
乗せ換え処理は、複数の動作ユニット２０の全てにより実行されなくてもよい。例えば、複数の動作ユニット２０のうち一部の動作ユニット２０は、乗せ換え処理を行うことなく、パケットを転送してもよい。この場合、当該動作ユニット２０においては、ステップＳ２からステップＳ４の処理は省略される。また、割り込みが発生する動作ユニット２０は、複数の動作ユニット２０の全てに限らない。この場合、割り込みが発生しない動作ユニット２０においては、ステップＳ３の処理は省略されてもよい。さらに、動作ユニット２０は、ステップＳ２の判断を行わずに、ステップＳ３の判断を行ってもよい。
【００３４】
乗せ換え処理において、割り込み有りを示す情報が書き込まれる割り込み領域は、必ずしも最も早く転送される割り込み領域に限らない。例えば、ＭＣＵ２０１は、ステップＳ４の時点において、最初に出力バッファに転送された割り込み領域の次の割り込み領域に、割り込み有りを示す情報を書き込んでもよい。
【００３５】
ステップＳ４の時点において、転送されている先行パケットが無い場合には、乗せ換え処理は行われなくてもよい。例えば、対象パケットの割り込み領域Ｄｉｎ３に割り込み有りを示す情報が書き込まれていた場合において、対象パケットの割り込み領域Ｄｉｎ１に割り込み有りを示す情報が書き込まれなくてもよい。
【００３６】
（２）変形例２
割り込み領域Ｄｉｎに書き込まれる割り込み情報は一つに限らない。割り込み領域Ｄｉｎには複数の割り込み情報が書き込まれてもよい。
【００３７】
図９は、変形例２に係る乗せ換え処理を示す図である。図９は、動作ユニット２０Ｂが乗せ換え処理を行う場合の変形例を示している。図９において、動作ユニット２０Ｂは、パケットＰ２に書き込まれている割り込み有りを示す情報Ｉ１を、パケットＰ１の割り込み領域Ｄｉｎ３に書き込む処理を行っている。動作ユニット２０Ｂは、また、自らの動作ユニットにおいて発生した割り込み（矢印ａＩ）について、割り込み有りを示す情報Ｉ２を、パケットＰ１の割り込み領域Ｄｉｎ３に書き込む処理を行っている。
【００３８】
（３）変形例３
動作ユニット２０がパケットを転送する転送先の電子機器は、１つである場合に限らない。例えば、転送先の電子機器は複数であって、これらの電子機器は階層化されていてもよい。この場合、乗せ換え処理において、動作ユニット２０は、自らの動作ユニットよりも階層が上位の電子機器に転送される先行パケットを特定し、対象パケットに書き込まれている割り込み有りを示す情報を当該先行パケットの割り込み領域に書き込む。また、動作ユニット２０は、自らの動作ユニットで発生した割り込みについて、割り込み有りを示す情報を、自らの動作ユニットよりも階層が上位の電子機器に転送される先行パケットの割り込み領域に書き込む。
【００３９】
（４）変形例４
画像形成装置１におけるデータ転送で用いられるパケットは、制御ユニット１０により生成される場合に限らない。パケットは、動作ユニット２０により生成されてもよい。
【００４０】
図１０は、変形例に係る動作ユニット２０の機能的構成を示すブロック図である。図１０に示す動作ユニット２０は、図２に示した機能的構成に加えて、パケットを生成する生成部２６を有する。取得部２１は、生成部２６により生成されたパケットを取得する。書き込み部２５は、受付部２３により割り込みを開始させるための情報が受け付けられた場合、生成部２６により生成されたパケット（すなわち転送部２４により転送されるパケット）の割り込み領域に、割り込みがあることを示す情報を書き込む。変形例４に係る動作ユニット２０において、プログラムを実行しているＭＣＵ２０１は、生成部２６の一例である。また、プログラムを実行しているＭＣＵ２０１により制御されている制御部２０４１は、取得部２１の一例である。
【００４１】
（５）変形例５
割り込み領域Ｄｉｎは、パケットＰに複数設けられている場合に限らない。パケットＰは、１つの割り込み領域Ｄｉｎを有していてもよい。別の例で、複数の割り込み領域Ｄｉｎは、決められたデータ長の間隔で設けられる場合に限らない。この場合、パケットＰには、各割り込み領域Ｄｉｎの位置を示す情報が含まれていてもよい。
【００４２】
（６）変形例６
制御ユニット１０と複数の動作ユニット２０とが接続される方法は、図１に示した方法に限らない。例えば、図１において制御ユニット１０と動作ユニット２０Ｎとが互いに接続されていてもよい。
【００４３】
（７）その他の変形例
制御ユニット１０および動作ユニット２０のハードウェア構成は、図３および図４に示した構成に限らない。図５に示した各ステップの処理が実行されれば、制御ユニット１０および動作ユニット２０はどのようなハードウェア構成であってもよい。
【００４４】
実施形態において、画像形成装置１によって実行されるプログラムは、磁気記録媒体（磁気テープ、磁気ディスク（ＨＤＤ、ＦＤ（Flexible Disk））など）、光記録媒体（光ディスク（ＣＤ（Compact Disk）、ＤＶＤ（Digital Versatile Disk））など）、光磁気記録媒体、半導体メモリ（フラッシュＲＯＭなど）などのコンピュータが読み取り可能な記録媒体に記憶した状態で提供されてもよい。また、このプログラムは、インターネットなどのネットワーク経由でダウンロードされてもよい。
【符号の説明】
【００４５】
１…画像形成装置、１０…制御ユニット、２０…動作ユニット、２１…取得部、２２…判定部、２３…受付部、２４…転送部、２５…書き込み部、２６…生成部、１０１…ＣＰＵ、１０２…ＧＰＵ、１０３…ＲＯＭ、１０４…ＲＡＭ、１０５…インタフェース、１０５１…制御部、１０５２…入力部、１０５３…出力部、１０６…バス、２０１…ＭＣＵ、２０２…ＲＯＭ、２０３…ＲＡＭ、２０４…インタフェース、２０４１…制御部、２０４２…入力部、２０４３…出力部、２０５…バス
【図１】
2015014866.tif 000003
【図２】
2015014866.tif 000004
【図３】
2015014866.tif 000005
【図４】
2015014866.tif 000006
【図５】
2015014866.tif 000007
【図６】
2015014866.tif 000008
【図７】
2015014866.tif 000009
【図８】
2015014866.tif 000010
【図９】
2015014866.tif 000011
【図１０】
2015014866.tif 000012