(57)【要約】【課題】  ＤＲＡＭのスタンバイ中の省電力化を図る。【解決手段】  複数チップ（ＳＤＲＡＭチップ４−０、４−１、４−２、４−３）で構成されるＤＲＡＭ（ＳＤＲＡＭ４）を備える情報処理端末（携帯端末２）に制御部（６、アプリケーションプロセッサ２６）が備えられる。この制御部では、前記各チップ毎に温度を監視し、ＤＲＡＭをスタンバイ状態に移行させる際に、温度の低いチップの領域にデータを格納し、該領域のみを保持する。【選択図】    図１
2015114777.tif 000002
【特許請求の範囲】
【請求項１】
複数チップで構成されるＤＲＡＭを有する情報処理端末であって、
前記各チップ毎に温度を監視し、前記ＤＲＡＭをスタンバイ状態に移行させる際に、温度の低いチップの領域にデータを格納し、該領域のみを保持する制御部を備えることを特徴とする情報処理端末。
【請求項２】
前記制御部は、前記ＤＲＡＭのスタンバイ状態の移行直前のデータ量からチップ数を算出し、該データ量を保持させる少なくともひとつのチップを選択することを特徴とする請求項１に記載の情報処理端末。
【請求項３】
前記制御部は、前記データを格納していないチップをパワーダウンさせることを特徴とする請求項１または２に記載の情報処理端末。
【請求項４】
複数チップで構成されるＤＲＡＭを有する情報処理端末に搭載されたコンピュータに実行させる電力制御プログラムであって、
前記各チップ毎に温度を監視し、
前記ＤＲＡＭをスタンバイ状態に移行させる際に、温度の低いチップの領域にデータを格納し、該領域のみを保持する
処理を前記コンピュータに実行させるための電力制御プログラム。
【請求項５】
複数チップで構成されるＤＲＡＭを有する情報処理端末の電力制御方法であって、
前記各チップ毎に温度を監視し、
前記ＤＲＡＭをスタンバイ状態に移行させる際に、温度の低いチップの領域にデータを格納し、該領域のみを保持する
ことを特徴とする電力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の技術は、複数チップで構成されるＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などの電力制御技術に関する。
【背景技術】
【０００２】
携帯端末などの情報処理端末に搭載されるＳＤＲＡＭでは、情報処理端末の高機能化や高性能化により、メモリ容量が増大している。メモリ容量が増大すれば、ＳＤＲＡＭにおける消費電力も増大する。情報処理端末では、操作中でないいわゆる待ち受け中であっても、ＳＤＲＡＭのデータ保持によるスタンバイ電力の割合が大きい。
【０００３】
斯かるＳＤＲＡＭに関し、スタンバイモードではＳＤＲＡＭがリフレッシュモードに遷移し、消費電力を削減させることが知られている（たとえば、特許文献１）。
【０００４】
このＳＤＲＡＭに温度センサを備え、その温度情報により最適なリフレッシュレートを設定することが知られている（たとえば、特許文献２）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−２９０５４７号公報
【特許文献２】特開２０１１−４４２１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、ＳＤＲＡＭではスタンバイ電力がメモリ容量に依存するので、このメモリ容量を減らせば、スタンバイ電力を低減できる。しかし、高機能化や高性能化が進んでいる情報処理端末ではＳＤＲＡＭのメモリ容量を削減できない。
【０００７】
このため、ＳＤＲＡＭがスタンバイモードに移行する際に、プログラムを含む格納データを退避させ、リフレッシュ領域をメモリの全領域ではなく部分領域でリフレッシュするパーシャルリフレッシュが利用されている。このパーシャルリフレッシュについて、温度センサによる温度監視に基づきリフレッシュレートを最適化しても（たとえば、特許文献２）、ＳＤＲＡＭのチップの微細化が進めば、スタンバイ電力に対する温度が大きく影響する。しかも、消費電力は温度条件によって大きくばらつく上、温度が高い程、スタンバイ電力が増大する。つまり、温度により最適なリフレッシュレートであっても、ＳＤＲＡＭのチップが微細化すれば、高い温度でのスタンバイ処理では消費電力を低減できないという課題がある。
【０００８】
斯かる課題はＳＤＲＡＭだけでなく、ＤＲＡＭにおいても同様である。
【０００９】
そこで、斯かる課題に鑑み、本開示の技術の目的は、ＤＲＡＭのスタンバイ中の省電力化を図ることにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本開示の技術の一側面によれば、複数チップで構成されるＤＲＡＭを備える情報処理端末に制御部が備えられる。該制御部では、前記各チップ毎に温度を監視し、ＤＲＡＭをスタンバイ状態に移行させる際に、温度の低いチップの領域にデータを格納し、該領域のみを保持する。
【発明の効果】
【００１１】
本開示の技術によれば、次のいずれかの効果が得られる。
【００１２】
(1) ＤＲＡＭをスタンバイさせる際に温度の低いチップの領域にデータを格納し、その領域を保持するので、省電力化が得られる。
【００１３】
(2) チップの微細化が進み温度の影響が増大しても、スタンバイ中の消費電力が抑制される。
【００１４】
そして、本開示の技術の他の目的、特徴および利点は、添付図面および各実施の形態を参照することにより、一層明確になるであろう。
【図面の簡単な説明】
【００１５】
【図１】第１の実施の形態に係る携帯端末の制御部およびＳＤＲＡＭを示す図である。
【図２】電力制御の処理手順の一例を示すフローチャートである。
【図３】第２の実施の形態に係る携帯端末の一例を示す図である。
【図４】携帯端末のハードウェアの一例を示す図である。
【図５】携帯端末のアプリケーションプロセッサおよびＳＤＲＡＭの一例を示す図である。
【図６】ＳＤＲＡＭチップの一例を示す図である。
【図７】アプリケーションプロセッサの機能を示す図である。
【図８】ＳＤＲＡＭのスタンバイ遷移処理の処理手順を示すフローチャートである。
【図９】ＳＤＲＡＭスタンバイ前後のデータ配置を示す図である。
【図１０】ＳＤＲＡＭの電力制御の処理手順の一例を示すフローチャートである。
【図１１】ＳＤＲＡＭの電力制御の処理シーケンスの一例を示す図である。
【図１２】チップ判定処理の処理手順の一例を示すフローチャートである。
【図１３】ＳＤＲＡＭスタンバイ時のデータ退避を示す図である。
【図１４】ＳＤＲＡＭスタンバイ前後のデータ配置を示す図である。
【図１５】ＳＤＲＡＭスタンバイ前後の他のデータ配置を示す図である。
【図１６】ＳＤＲＡＭスタンバイ前後の他のデータ配置を示す図である。
【図１７】ＳＤＲＡＭのスタンバイ電力と温度の相関関係を示す図である。
【図１８】他の実施の形態に係るＳＤＲＡＭの電力制御の他の処理シーケンスを示す図である。
【図１９】他の実施の形態に係るＳＤＲＡＭの電力制御の他の処理シーケンスを示す図である。
【図２０】ＳＤＲＡＭスタンバイ前後のデータ配置の表示例を示す図である。
【発明を実施するための形態】
【００１６】
〔第１の実施の形態〕
【００１７】
図１は、第１の実施の形態に係る携帯端末の制御部およびＳＤＲＡＭを示している。
【００１８】
携帯端末２は、本開示の情報処理端末の一例であり、携帯電話機、スマートフォン、タブレット端末、モバイルＰＣ（Personal Computer ）など、ＤＲＡＭを備える電子機器であればよい。ＤＲＡＭにはＳＤＲＡＭが含まれる。
【００１９】
この携帯端末２には、ＳＤＲＡＭ４および制御部６が含まれる。ＳＤＲＡＭ４は、本開示のＤＲＡＭの一例である。このＳＤＲＡＭ４は複数のＳＤＲＡＭチップとして、たとえば４組のＳＤＲＡＭチップ（以下単に「チップ」と称する。）４−０、４−１、４−２、４−３が備えられる。各チップ４−０、４−１、４−２、４−３の領域にはランダムにデータ８が格納される。
【００２０】
制御部６はＳＤＲＡＭ４のデータ８の読み書きを制御する。この制御部６には電力制御機能が備えられる。この電力制御機能には温度監視機能およびデータ退避機能が含まれる。温度監視機能は、各チップ４−０、４−１、４−２、４−３毎にメモリ温度を監視する。データ退避機能は、ＳＤＲＡＭ４をスタンバイ状態に移行させる直前に、温度の低いチップの領域にデータ８を格納し、該領域のみを保持する。
【００２１】
斯かる構成において、各チップ４−０、４−１、４−２、４−３毎に温度が監視される。一例として、チップ４−０、４−１、４−３の温度が高く、チップ４−２の温度が低いとする。制御部６によるチップ温度の監視の結果、ＳＤＲＡＭ４がスタンバイ状態に移行される際に、制御部６は温度の高いチップ４−０、４−１、４−３の各データ８−０、８−１、８−３を温度の低いチップ４−２の領域に格納し、その領域のみを保持する。この場合、チップ４−２にある退避データ８−Ｘには、チップ４−２にあったデータ８−２と退避させたデータ８−０、８−１、８−３が含まれる。
【００２２】
図２は、ＳＤＲＡＭ４の省電力化処理の処理手順を示している。この処理手順は、本開示の電力制御プログラムまたは電力制御方法の一例である。
【００２３】
この処理手順は制御部６により実行される。動作開始または動作中のチップ４−０、４−１、４−２、４−３毎に温度が監視される（ステップＳ１１）。この温度監視ではたとえば、各チップ４−０、４−１、４−２、４−３の温度情報から温度の低いチップが判定される（ステップＳ１２）。チップ４−０、４−１、４−３の温度が高く、チップ４−２の温度が低いと仮定すれば、チップ４−２が温度の低いチップと判定される。
【００２４】
ＳＤＲＡＭ４がスタンバイ状態に移行される際に、温度の低いチップの領域にデータが退避される（ステップＳ１３）。チップ４−２の温度が低い場合では、チップ４−２にデータが退避されることになる。この場合、ＳＤＲＡＭ４がスタンバイ状態に移行される際に、温度の低いチップ４−２の領域にデータ８−０、８−１、８−３が退避される（ステップＳ１３）。チップ４−２に既存のデータ８−２があれば、このデータ８−２とともにデータ８−０、８−１、８−３が退避データ８−Ｘとしてチップ４−２に格納される。
【００２５】
そして、退避データを格納したチップの領域のみが保持され（ステップＳ１４）、この処理が終了される。この場合、温度の低いチップ４−２に退避データ８−Ｘが格納され、その領域のみが保持される。
【００２６】
＜第１の実施の形態の効果＞
【００２７】
(1) 温度の低いチップ、たとえばチップ４−２の領域にチップ４−０、４−１、４−３にあるデータ８−０、８−１、８−３が退避されて格納されるのでスタンバイ電力が抑制され、ＳＤＲＡＭ４の省電力化が図られる。
【００２８】
(2) ＳＤＲＡＭ４をスタンバイ状態に移行させる直前にデータ８−０、８−１、８−２、８−３の退避を行うので、スタンバイ状態に移行前まで、その格納データを利用することができ、スタンバイ状態移行前の処理を妨げることがない。しかも、スタンバイ状態に移行させる直前の温度情報を用いて温度の低いチップを判定し、データ退避を行うので、実際に温度の低いチップ、たとえばチップ４−２にデータ８−０、８−１、８−３を退避でき、省電力化を確実化できる。
【００２９】
(3) チップ４−０、４−１、４−２、４−３の微細化が進み温度の影響が増大しても、温度の低いチップにデータを退避させるので、スタンバイ中の消費電力を抑制することができる。
【００３０】
(4) 斯かる消費電力の抑制により、携帯端末２の省電力化が図られ、バッテリ寿命を延ばすことができる。
【００３１】
〔第２の実施の形態〕
【００３２】
図３は、第２の実施の形態に係る携帯端末の一例を示している。図１と同一部分には同一符号を付してある。この携帯端末２は、たとえばスマートフォンである。この携帯端末２には本体部１２が備えられている。この本体部１２には情報を表示する表示部１４が備えられている。この表示部１４の表示画面１６にはタッチパネル１８が設置されている。表示画面１６には文字や図形などの画像情報が表示され、この画像情報にはたとえば、キーボード表示が含まれる。
【００３３】
図４は、携帯端末２のハードウェアの一例を示している。この携帯端末２には、ＳＤＲＡＭ４、タッチパネル１８、無線部２２、アプリケーションプロセッサ（以下単に「プロセッサ」と称する。）２６、ＲＯＭ（Read-Only Memory）２８およびＬＣＤ（Liquid Crystal Display）３０が備えられる。これらはバス３２により接続されている。
【００３４】
無線部２２は、アンテナ３４を備え、無線部２２の内蔵プロセッサで制御されて無線信号の送受信を行う。この無線部２２の処理には、データ信号や音声信号の変調を含む無線信号の生成処理や、基地局より受信した無線信号からデータ信号や音声信号の復調を含む再生処理が含まれる。
【００３５】
ＳＤＲＡＭ４は本開示のＤＲＡＭの一例である。このＳＤＲＡＭ４は情報処理のワークエリアを構成する。
【００３６】
プロセッサ２６は、ＲＯＭ２８に格納されているＯＳ（Operating System）、ファームウェアプログラム、アプリケーションプログラムを実行し、情報処理を行う。アプリケーションプログラムには本開示の電力制御プログラムが含まれる。
【００３７】
ＲＯＭ２８にはＯＳ、ファームウェアプログラム、電力制御プログラムを含む各種のアプリケーションプログラムが格納される。ＲＯＭ２８にはハードディスクや半導体記憶素子などの各種の記録媒体が用いられる。
【００３８】
ＬＣＤ３０は表示部１４の一例であり、情報処理の入力情報、処理情報、処理結果情報など、視認情報が表示される。
【００３９】
タッチパネル１８はタッチによる情報の入力に用いられる。一例として、ＬＣＤ３０の表示画面１６に表示されたキーボードに対するタッチによりキーボード情報が入力される。
【００４０】
図５は、携帯端末２のプロセッサ２６およびＳＤＲＡＭ４の一例を示している。
【００４１】
携帯端末２ではアプリケーションプログラムを主としてプロセッサ２６上で動作させる。このプロセッサ２６上で動作させるためのアプリケーションプログラムを含む各種のデータはＳＤＲＡＭ４に格納される。ユーザが利用するアプリケーションプログラムは、多種多様であって、ＳＤＲＡＭ４のいずれの領域、つまりいずれのチップ４−０、４−１、４−２、４−３に格納されるか異なる。このため、ユーザが利用するアプリケーションプログラムによって、ＳＤＲＡＭ４上の領域の使用状況や各チップ４−０、４−１、４−２、４−３の温度が異なってくる。
【００４２】
斯かる温度を検出するため、各チップ４−０、４−１、４−２、４−３には温度センサ３８が搭載される。各温度センサ３８で得られるチップ内の温度情報は、コマンド発行とデータ応答によって取得できる。この温度情報はたとえば、温度に応じてリフレッシュレートを変えるための用途に利用される。この実施の形態では、斯かる温度情報がＳＤＲＡＭ４の本開示の電力制御であるスタンバイ制御に利用されている。
【００４３】
ＳＤＲＡＭ４にはたとえば、複数のチップ４−０、４−１、４−２、４−３が含まれる。各チップ４−０、４−１、４−２、４−３には、電源部３６からデータ保持に必要な電力が供給される。
【００４４】
プロセッサ２６は既述の制御部６の一例である。図５に示すプロセッサ２６には、プロセッサコア４０、ＳＤＲＡＭコントローラ４２、内蔵メモリ４４が含まれる。この実施の形態では単一のプロセッサコア４０を示しているが、複数であってもよい。
【００４５】
プロセッサコア４０はＳＤＲＡＭ４のスタンバイ移行時、内蔵メモリ４４にあるスタンバイ遷移用プログラム４６を実行する。このスタンバイ遷移用プログラム４６は、電力制御プログラムの一例である。
【００４６】
ＳＤＲＡＭコントローラ４２は、スタンバイ遷移用プログラム４６の実行時、プロセッサコア４０から指示を受け、温度情報に基づくＳＤＲＡＭ４のデータ退避などの処理を実行する。
【００４７】
ＳＤＲＡＭコントローラ４２および各チップ４−０、４−１、４−２、４−３はバス４８−０、４８−１、４８−２、４８−３によって接続されている。このバス４８−０、４８−１、４８−２、４８−３はＳＤＲＡＭコントローラ４２および各チップ４−０、４−１、４−２、４−３の通信に用いられる。各バス４８−０、４８−１、４８−２、４８−３には、チップセレクト線、アドレス・コマンド線およびデータ線が含まれる。チップセレクト線にはチップセレクト信号が伝送される。アドレス・コマンド線にはアドレス信号やコマンド信号が伝送される。また、データ線にはデータ信号が伝送される。この実施の形態では、チップ４−１側のデータ線およびアドレス・コマンド線がチップ４−０側から分岐されている。また、チップ４−３側のデータ線およびアドレス・コマンド線がチップ４−２側から分岐されている。これらにより、バス４８−０、４８−１、４８−２、４８−３のうちのデータ線およびアドレス・コマンド線がＳＤＲＡＭコントローラ４２側で簡素化されている。
【００４８】
＜ＳＤＲＡＭ４の各チップ４−０、４−１、４−２、４−３＞
【００４９】
図６は、ＳＤＲＡＭ４のチップ４−０の一例を示している。このチップ４−０では、メモリセル５０、アドレス・コマンドデコード部５２、データコントロール部５４、温度センサ３８が含まれる。
【００５０】
メモリセル５０には複数のセル５０−１、５０−２、５０−３・・・５０−Ｎが含まれる。各セル５０−１、５０−２、５０−３・・・５０−Ｎは、データの格納領域を提供する。各セル５０−１、５０−２、５０−３・・・５０−Ｎは、たとえばマトリクス状に配置された複数のコンデンサおよびスイッチを備える。各セル５０−１、５０−２、５０−３・・・５０−Ｎにはスイッチ操作によりコンデンサにデータが書き換え可能に格納される。
【００５１】
アドレス・コマンドデコード部５２は、アドレスおよびコマンドをデコードする機能を備える。アドレスはメモリセル５０に出力される。メモリ操作のコマンドは、メモリセル５０およびデータコントロール部５４に出力される。このメモリ操作のコマンドにはデータのリード、ライト、メモリセル５０のリフレッシュ、パワーダウンなどが含まれる。
【００５２】
このアドレス・コマンドデコード部５２にはモードレジスタ５６が含まれる。このモードレジスタ５６の操作のコマンドは、モードレジスタ５６へのリード・ライトを含む。温度センサ３８からの温度情報はモードレジスタ５６に格納される。このモードレジスタ５６から温度センサ３８の温度データをプロセッサ２６からのコマンドに応じて読み出し、そのデータを返却する。
【００５３】
データコントロール部５４はデコード化されたアドレスまたはコマンドによりメモリセル５０とのデータの入出力制御を行う。
【００５４】
斯かるチップ４−０の各構成要素および各機能は他のチップ４−１、４−２、４−３においても同様であるので、その説明を省略する。
【００５５】
図７のＡは、プロセッサ２６の機能を示している。このプロセッサ２６によって実現される機能にはチップセレクト制御機能５８、アドレスコマンドエンコード機能６０、メモリタイミング制御機能６２、リフレッシュ制御機能６４、電力制御機能６６が含まれる。
【００５６】
チップセレクト制御機能５８は複数のチップ４−０、４−１、４−２、４−３からデータ８の読出しまたは書込みを行う１または２以上のチップを選択する。この制御を実行するため、チップセレクト＃０、＃１、＃２、＃３が発行される。
【００５７】
アドレスコマンドエンコード機能６０は、アドレスまたはコマンドを符号化する。発行されるアドレスおよびコマンドにより、チップ４−０、４−１、４−２、４−３の領域が指定され、その領域にデータが格納される。
【００５８】
メモリタイミング制御機能６２は、ＳＤＲＡＭコントローラ４２およびＳＤＲＡＭ４の動作タイミングを同期させる。
【００５９】
リフレッシュ制御機能６４は、ＳＤＲＡＭ４をリフレッシュさせる領域およびタイミングを制御する。このリフレッシュ制御機能６４によりリフレッシュのコマンドが生成される。このコマンドにはたとえば、パワーダウンコマンド（Deep Power Down ：ＤＰＤ）、パーシャルリフレッシュコマンド（Partial Array Self Refresh：ＰＡＳＲ）またはセルフリフレッシュコマンド（Self Refresh：ＳＲＥＦ）が含まれる。
【００６０】
電力制御機能６６は、温度情報から温度の低いチップを判定し、この温度の低いチップにデータを退避させる。
【００６１】
図７のＢは、電力制御機能６６の機能を示している。この電力制御機能６６にはデータ監視機能６８、チップ温度監視機能７０、チップ判定機能７２、データ退避機能７４、領域保持機能７６が含まれる。
【００６２】
データ監視機能６８は、ＳＤＲＡＭ４に格納されるデータ量、格納領域、格納容量の判定が含まれる。このデータ監視機能６８では、ＳＤＲＡＭ４に格納されているデータ量が算出される。格納領域の判定ではたとえば、チップ４−０、４−１、４−２、４−３のいずれかまたは２以上が選定される。また、格納容量の判定にはそのデータ量の格納に必要な格納容量としてたとえば、チップ数の算定が含まれる。
【００６３】
チップ温度監視機能７０は、各チップ４−０、４−１、４−２、４−３の温度を監視する。この温度監視には各チップ４−０、４−１、４−２、４−３の各温度センサ３８から得られる温度情報が用いられる。
【００６４】
チップ判定機能７２は、各チップ４−０、４−１、４−２、４−３の温度情報により、温度の低いチップを判定する。この判定ではたとえば、各チップ４−０、４−１、４−２、４−３の温度が比較され、判定結果として、単一または複数の温度の低いチップが選択される。
【００６５】
データ退避機能７４は、ＳＤＲＡＭ４をスタンバイ状態に移行する際に、温度の低いチップにデータ８を退避して格納する。
【００６６】
領域保持機能７６は、退避データが格納されたチップの領域を保持する。この領域保持には、たとえばパーシャルリフレッシュまたはセルフリフレッシュなどのリフレッシュが用いられる。セルフリフレッシュはたとえば、チップの全領域に対して行われるリフレッシュの一例であり、パーシャルリフレッシュはチップの一部の領域に対して行われるセルフリフレッシュの一例である。
【００６７】
＜比較例：ＳＤＲＡＭ４のスタンバイ遷移（セルフリフレッシュ）＞
【００６８】
携帯端末２では、表示や操作が行われない状態になると、スタンバイ状態に遷移させ、電流消費を抑制することができる。このスタンバイ状態への遷移ではＳＤＲＡＭ４をスタンバイ遷移（セルフリフレッシュ）状態に制御する。このスタンバイ状態はプロセッサ２６のたとえば、動作プログラムを一時的に停止し、ＳＤＲＡＭ４をセルフリフレッシュ状態に遷移させる。このスタンバイ状態では、ＳＤＲＡＭ４が格納データの保持動作のみを行うので、電力の消費を抑制できるが、データの読出し、書込みなどの処理はできない状態になる。
【００６９】
図８は、比較例に係るスタンバイ遷移処理の処理手順を示している。この処理手順では、ＳＤＲＡＭ４のスタンバイ遷移要求が発生すると（ステップＳ２１）、データを保持する必要がある領域を特定のバンク（ＢＡＮＫ）領域にまとめる処理が行われる（ステップＳ２２）。このスタンバイ遷移要求は、たとえば携帯端末２の無操作状態の一定時間の継続により生起させる。ＢＡＮＫはパーシャルリフレッシュを行う単位であり、特定のＢＡＮＫ領域にまとめる処理では、特定されたＢＡＮＫ領域にＳＤＲＡＭデータの退避が行われる。
【００７０】
このデータの退避の直後、特定ＢＡＮＫ領域のみを保持するため、ＳＤＲＡＭデータの退避領域のパーシャルリフレッシュ要求がプロセッサ２６からＳＤＲＡＭ４に発行される（ステップＳ２３）。このパーシャルリフレッシュ要求により、特定ＢＡＮＫ領域のみのセルフリフレッシュが行われ（ステップＳ２４）、ＳＤＲＡＭ４はセルフリフレッシュ状態に遷移し、この処理が終了される。
【００７１】
図９は、ＳＤＲＡＭ４のスタンバイ前後のデータ配置、つまりパーシャルリフレッシュ前後のデータ配置を示している。
【００７２】
図９のＡは、ＳＤＲＡＭスタンバイ直前のデータ配置を示している。各チップ４−０、４−１、４−２、４−３には一例としてＢＡＮＫ０、ＢＡＮＫ１、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４、ＢＡＮＫ５、ＢＡＮＫ６、ＢＡＮＫ７が備えられている。
【００７３】
この例では、チップ４−０のＢＡＮＫ２およびＢＡＮＫ７、チップ４−１のＢＡＮＫ１およびＢＡＮＫ２、チップ４−２のＢＡＮＫ３およびＢＡＮＫ５、チップ４−３のＢＡＮＫ４およびＢＡＮＫ７にデータが格納されている。このデータを格納しているＢＡＮＫが保持必要領域７８である。
【００７４】
図９のＢは、ＳＤＲＡＭスタンバイ後のデータ配置、つまりデータ退避後のデータ配置を示している。
【００７５】
ＳＤＲＡＭ４のスタンバイ要求によりデータ退避が実行され、その結果、チップ４−０、４−１、４−２、４−３のＢＡＮＫ０およびＢＡＮＫ１にデータが退避している。この例では、各チップのＢＡＮＫ０およびＢＡＮＫ１が保持領域８０−１である。これに対し、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４、ＢＡＮＫ５、ＢＡＮＫ６およびＢＡＮＫ７が非保持領域８０−２である。データの退避ＢＡＮＫであるＢＡＮＫ０およびＢＡＮＫ１のみにセルフリフレッシュが実行される。
【００７６】
パーシャルリフレッシュを利用したセルフリフレッシュでは、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４、ＢＡＮＫ５、ＢＡＮＫ６およびＢＡＮＫ７にデータを保持しないので、全ＢＡＮＫのデータ保持に比較し、約４分の１程度に電力の削減が可能である。しかし、チップ４−０、４−１、４−２、４−３の温度に無関係にセルフリフレッシュが実行されており、たとえば、チップ４−０、４−１、４−２の温度が高い場合には温度の高いチップ４−０、４−１、４−２でデータ保持が行われる。この場合、温度の高いチップ４−０、４−１、４−２では消費電力は低減されず増大する。
【００７７】
＜ＳＤＲＡＭ４の省電力化処理＞
【００７８】
図１０は、ＳＤＲＡＭ４の省電力化処理の処理手順の一例を示している。この処理手順では、ＳＤＲＡＭスタンバイ遷移要求により、チップ４−０、４−１、４−２、４−３の温度情報の読出しが行われる（ステップＳ３１）。これらの温度情報からＳＤＲＡＭ４の最低温領域が判定される（ステップＳ３２）。この場合、チップ４−０、４−１、４−２、４−３の温度情報から温度の低いチップが判定される。温度の低いチップの判定では、温度の低い少なくともひとつのチップが選定される。選定されるチップは退避するデータ量に応じて２以上のチップであってもよい。
【００７９】
このチップの選定結果に基づいて、ＳＤＲＡＭデータが最低温領域に退避される（ステップＳ３３）。つまり、温度の低いチップにデータが退避される。
【００８０】
データ退避の後、最低温領域以外の領域に対し、パワーダウン制御が行われる（ステップＳ３４）。最低温領域のみにセルフリフレッシュ制御が実行され（ステップＳ３５）、この処理が終了される。
【００８１】
図１１は、ＳＤＲＡＭの詳細な電力制御の処理シーケンスの一例を示している。この処理シーケンスは、本開示の電力制御方法および電力制御プログラムの一例である。
【００８２】
プロセッサ２６では、ＳＤＲＡＭ４のスタンバイ遷移要求（ステップＳ４１）を契機にＳＤＲＡＭ４の退避データ量が算出される（ステップＳ４２）。この退避データ量は、スタンバイ遷移要求時点のＳＤＲＡＭ４に格納されているデータ量である。
【００８３】
この実施の形態では、退避データ量からパワーダウン制御をするチップ数が算出される（ステップＳ４３）。たとえば、チップ数は退避データ量を格納可能なチップ数を算出し、このチップ数を全体チップ数から減算したチップ数である。
【００８４】
各チップ４−０、４−１、４−２、４−３の温度情報が取得される（ステップＳ４４）。この処理では、プロセッサ２６はＳＤＲＡＭ４にモードレジスタリードコマンドを送信し（ステップＳ４５）、ＳＤＲＡＭ４からレジスタデータの返却を受ける（ステップＳ４６）。このレジスタデータには、モードレジスタ５６に格納された温度情報が包含されている。
【００８５】
プロセッサ２６では、取得した温度情報からＳＤＲＡＭ４の最低温領域が判定される（ステップＳ４７）。たとえば、チップ４−０、４−１、４−２、４−３から最低温領域が判定される。
【００８６】
この実施の形態の処理では、内蔵メモリ４４のスタンバイ遷移用プログラム４６にジャンプする（ステップＳ４８）。これにより、スタンバイ遷移用プログラム４６が実行される。
【００８７】
これにより、プロセッサ２６は退避すべきＳＤＲＡＭデータを最低温領域に退避させる（ステップＳ４９）。この処理では、プロセッサ２６からデータのリードコマンドの送信（ステップＳ５０）、退避データの受信（ステップＳ５１）、ライトコマンドの送信（ステップＳ５２）および退避データの送信（ステップＳ５３）が実行される。これにより、最低温領域のチップに退避データが格納される。
【００８８】
プロセッサ２６は退避データが格納されている最低温チップ以外のパワーダウン制御を行う（ステップＳ５４）。この制御では、プロセッサ２６からＳＤＲＡＭ４にパワーダウンのコマンドＤＰＤが送信される（ステップＳ５５）。ＳＤＲＡＭ４では最低温チップ以外がパワーダウンされる（ステップＳ５６）。
【００８９】
このパワーダウン制御に続き、プロセッサ２６は最低温チップにパーシャルリフレッシュ制御を実行する（ステップＳ５７）。この場合、プロセッサ２６からＳＤＲＡＭ４の最低温チップにコマンドＰＡＳＲが送信され（ステップＳ５８）、パーシャルリフレッシュが実行される。
【００９０】
このパーシャルリフレッシュ制御に続き、プロセッサ２６は退避データを格納している最低温領域にセルフリフレッシュ制御を行う（ステップＳ５９）。この場合、プロセッサ２６から最低温領域にコマンドＳＲＥＦが送信され（ステップＳ６０）、セルフリフレッシュが実行される。
【００９１】
このような処理を経て、ＳＤＲＡＭ４では最低温領域のみにセルフリフレッシュを行い（ステップＳ６１）、ＳＤＲＡＭ４側の処理が終了される。
【００９２】
プロセッサ２６では、ウェークアップイベントの設定（ステップＳ６２）、ＷＦＩ（Wait For Interrupt）処理（ステップＳ６３）を実行する。ウェークアップイベントは、スタンバイ状態からアクティブ状態に移行させる処理である。ＷＦＩ処理はＷＦＩコマンドを利用する割り込み待ち指示であって、このＷＦＩ処理によりプロセッサコア４０の電源オフが行われる。斯かる処理により、プロセッサ２６のスタンバイ（ステップＳ６４）を実行し、プロセッサ２６側の処理が終了される。
【００９３】
＜チップ判定処理＞
【００９４】
図１２は、チップ判定処理の処理手順の一例を示している。この処理手順は、図１１の処理シーケンスの最低温領域の判定処理（ステップＳ４７）のサブルーチンである。
【００９５】
この処理手順では、ＳＤＲＡＭ４から取得した各チップ４−０、４−１、４−２、４−３の各温度情報T＿SDRAM #0、T＿SDRAM #1、T＿SDRAM #2、T＿SDRAM #3を個別に比較して最低温チップを判定する。
【００９６】
まず、T＿SDRAM #0＜T＿SDRAM #1であるかが判定され（ステップＳ７１）、T＿SDRAM #0＜T＿SDRAM #1であれば（ステップＳ７１のＹＥＳ）、T＿SDRAM #0＜T＿SDRAM #2であるかが判定される（ステップＳ７２）。T＿SDRAM #0＜T＿SDRAM #2であれば（ステップＳ７２のＹＥＳ）、T＿SDRAM #0＜T＿SDRAM #3であるかが判定される（ステップＳ７３）。T＿SDRAM #0＜T＿SDRAM #3であれば（ステップＳ７３のＹＥＳ）、T＿SDRAM #0が最も低く、最低温チップとしてチップ４−０が判明する。また、T＿SDRAM #0＜T＿SDRAM #3でなければ（ステップＳ７３のＮＯ）、T＿SDRAM #3が最も低く、最低温チップとしてチップ４−３が判明する。
【００９７】
ステップＳ７１において、T＿SDRAM #0＜T＿SDRAM #1でなければ（ステップＳ７１のＮＯ）、T＿SDRAM #1＜T＿SDRAM #2であるかが判定される（ステップＳ７４）。T＿SDRAM #1＜T＿SDRAM #2であれば（ステップＳ７４のＹＥＳ）、T＿SDRAM #1＜T＿SDRAM #3であるかが判定される（ステップＳ７５）。T＿SDRAM #1＜T＿SDRAM #3であれば（ステップＳ７５のＹＥＳ）、T＿SDRAM #1が最も低く、最低温チップとしてチップ４−１が判明する。また、T＿SDRAM #1＜T＿SDRAM #3でなければ（ステップＳ７５のＮＯ）、T＿SDRAM #3が最も低く、最低温チップとしてチップ４−３が判明する。
【００９８】
ステップＳ７２において、T＿SDRAM #0＜T＿SDRAM #2でなければ（ステップＳ７２のＮＯ）またはステップＳ７４において、T＿SDRAM #1＜T＿SDRAM #2でなければ（ステップＳ７４のＮＯ）、T＿SDRAM #2＜T＿SDRAM #3が判定される（ステップＳ７６）。T＿SDRAM #2＜T＿SDRAM #3であれば（ステップＳ７６のＹＥＳ）、T＿SDRAM #2が最も低く、最低温チップとしてチップ４−２が判明する。また、T＿SDRAM #2＜T＿SDRAM #3でなければ（ステップＳ７６のＮＯ）、T＿SDRAM #3が最も低く、最低温チップとしてチップ４−３が判明する。
【００９９】
斯かる処理により最低温チップを判定し、退避データの格納先である最低温領域を特定することができる。
【０１００】
この場合、複数の最低温チップに続く低温のチップを判定するには、１回目の判定処理で判明した最低温チップの温度情報を除き、２回目の判定処理を行い、その最低温チップを判定すればよい。
【０１０１】
＜データ退避＞
【０１０２】
図１３は、ＳＤＲＡＭスタンバイ時のデータ退避の一例を示している。このデータ退避では一例としてチップ４−３が最低温チップである。
【０１０３】
プロセッサ２６がスタンバイ遷移要求により、既述のＳＤＲＡＭ４のスタンバイ遷移処理に従い、チップ４−０、４−１、４−２、４−３の温度情報を取得する。これら温度情報から最も低い温度のチップを判定し、最低温のチップにデータを退避する。この例では、最低温チップであるチップ４−３にデータ退避が行われる。
【０１０４】
このデータ退避では、データのリードおよびライトの処理が行われる。リード処理では、チップ４−０、４−１、４−２の各データ８−０、８−１、８−２がＳＤＲＡＭコントローラ４２を通してプロセッサコア４０に読み込まれる。ライト処理では、各データ８−０、８−１、８−２がプロセッサコア４０からＳＤＲＡＭコントローラ４２を通してチップ４−３に送信され、このチップ４−３に格納される。つまり、温度の低いチップ４−３にデータ８−０、８−１、８−２の退避処理が行われる。
【０１０５】
チップ４−０、４−１、４−２ではデータ保持の必要がないので、チップ４−０、４−１、４−２がパワーダウン状態に遷移される。そして、最低温のチップ領域のみにセルフリフレッシュ要求が発行され、チップ４−３がセルフリフレッシュ状態に遷移される。
【０１０６】
＜スタンバイ前後のデータ配置＞
【０１０７】
(1) 退避データ量≦１チップのＢＡＮＫ数の場合
【０１０８】
図１４のＡは、ＳＤＲＡＭスタンバイ直前のデータ配置の例を示している。各チップ４−０、４−１、４−２、４−３のＢＡＮＫ数は一例として、８である。したがって、各チップ４−０、４−１、４−２、４−３はデータを格納する領域として、ＢＡＮＫ０、ＢＡＮＫ１、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４、ＢＡＮＫ５、ＢＡＮＫ６およびＢＡＮＫ７を有する。
【０１０９】
この例では、チップ４−０のＢＡＮＫ２およびＢＡＮＫ７、チップ４−１のＢＡＮＫ１およびＢＡＮＫ２、チップ４−２のＢＡＮＫ３およびＢＡＮＫ５、チップ４−３のＢＡＮＫ４およびＢＡＮＫ７にデータが格納されている。これらのＢＡＮＫが保持必要領域７８であり、データ保持を必要とする領域である。
【０１１０】
図１４のＢは、データ退避後のデータ配置の例を示している。この例では、最低温領域はチップ４−３であるので、このチップ４−３にデータが退避される。この保持必要領域７８のＢＡＮＫ数は８であり、チップ４−３のＢＡＮＫ数に合致している。つまり、退避データ量は１チップのＢＡＮＫ数である。
【０１１１】
したがって、チップ４−３にチップ４−０、４−１、４−２のＢＡＮＫにある各データを退避させることができる。図１４のＢに示すデータ配置では、チップ４−３の各ＢＡＮＫがデータの保持領域８０−１であり、チップ４−０、４−１、４−２の各ＢＡＮＫがデータの非保持領域８０−２である。
【０１１２】
この退避状態において、チップ４−３の各ＢＡＮＫ０、ＢＡＮＫ１、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４、ＢＡＮＫ５、ＢＡＮＫ６およびＢＡＮＫ７にセルフリフレッシュが行われる。
【０１１３】
このように、温度の低いチップ４−３に退避データ８−Ｘが保持されるので、スタンバイ電力が抑制される。この例では、既述の比較例と同容量分の保持領域８０−１をひとつのチップ４−３の領域のみで保持しているので、少なくとも約４分の１程度に電力を削減できる。この電力削減に、退避領域である保持領域８０−１と非保持領域８０−２の温度差分の電力削減が加わるので、既述の比較例より大幅な電力削減が得られる。
【０１１４】
図１５のＡは、ＳＤＲＡＭスタンバイ直前の他のデータ配置の例を示している。この例では、チップ４−０のＢＡＮＫ２およびＢＡＮＫ７、チップ４−１のＢＡＮＫ１、チップ４−２のＢＡＮＫ５、チップ４−３のＢＡＮＫ４およびＢＡＮＫ７にデータが格納されている。保持必要領域７８のＢＡＮＫ数は６であり、１チップのＢＡＮＫ数未満である。つまり、退避データ量＜１チップのＢＡＮＫ数である。
【０１１５】
図１５のＢは、データ退避後のデータ配置の例を示している。この例では、最低温領域であるチップ４−３にデータの退避が行われる。しかし、保持必要領域７８のＢＡＮＫ数は６であるので、データ退避にはＢＡＮＫ数６に対応してＢＡＮＫ０、ＢＡＮＫ１、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４、ＢＡＮＫ５が用いられる。図１５のＢに示すデータ配置では、チップ４−３のＢＡＮＫ０、ＢＡＮＫ１、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４およびＢＡＮＫ５がデータの保持領域８０−１である。そして、チップ４−０、４−１、４−２の各ＢＡＮＫとチップ４−３のＢＡＮＫ６およびＢＡＮＫ７とがデータの非保持領域８０−２である。そして、チップ４−３のＢＡＮＫ０、ＢＡＮＫ１、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４およびＢＡＮＫ５にパーシャルリフレッシュが実行される。
【０１１６】
このように、温度の低いチップ４−３に退避データ８−Ｘが保持されるので、この場合も同様にスタンバイ電力が抑制される。
【０１１７】
(2) 退避データ量＞１チップのＢＡＮＫ数の場合
【０１１８】
図１６のＡは、ＳＤＲＡＭスタンバイ直前の他のデータ配置の例を示している。この例では、チップ４−０のＢＡＮＫ２およびＢＡＮＫ７、チップ４−１のＢＡＮＫ１、ＢＡＮＫ２およびＢＡＮＫ５、チップ４−２のＢＡＮＫ４およびＢＡＮＫ５、チップ４−３のＢＡＮＫ４およびＢＡＮＫ７にデータが格納されている。保持必要領域７８のＢＡＮＫ数は９であり、１チップのＢＡＮＫ数８を１ＢＡＮＫだけ上回っている。つまり、退避データ量＞１チップのＢＡＮＫ数である。
【０１１９】
図１６のＢは、データ退避後のデータ配置の例を示している。この例では、最低温領域であるチップ４−３に加え、低温領域であるチップ４−２にデータ退避が行われる。つまり、保持必要領域７８のＢＡＮＫ数は９であるので、データ退避には最低温領域であるチップ４−３を優先してチップ４−３の各ＢＡＮＫが用いられる。これに加え、チップ４−２のＢＡＮＫ０が最低温領域としてデータ退避に用いられている。図１６のＢに示すデータ配置では、チップ４−３の各ＢＡＮＫおよびチップ４−２のＢＡＮＫ０がデータの保持領域８０−１である。そして、チップ４−０、４−１の各ＢＡＮＫとチップ４−２のＢＡＮＫ１、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４、ＢＡＮＫ５、ＢＡＮＫ６およびＢＡＮＫ７とがデータの非保持領域８０−２である。
【０１２０】
そして、チップ４−３のＢＡＮＫ０、ＢＡＮＫ１、ＢＡＮＫ２、ＢＡＮＫ３、ＢＡＮＫ４、ＢＡＮＫ５、ＢＡＮＫ６およびＢＡＮＫ７にセルフリフレッシュが実行される。チップ４−２のＢＡＮＫ０にもパーシャルリフレッシュが実行される。これにより、スタンバイ電力が抑制される。
【０１２１】
＜ＳＤＲＡＭ４のスタンバイ電力と温度の相関関係＞
【０１２２】
図１７は、ＳＤＲＡＭのスタンバイ電力と温度の相関関係を示している。図１７において、縦軸は電力〔単位：μＷ〕を表し、横軸は温度〔単位：℃〕を表している。
【０１２３】
ＳＤＲＡＭのスタンバイ電力が温度に比例して増加している。つまり、製造プロセスの違いにより、多少の傾きに相違が生じても、電力が概ね温度に依存し、スタンバイ電力が温度に依存した増加傾向である。
【０１２４】
斯かる相関関係から、データを保持するチップの温度が低ければ、スタンバイ電力が低下し、その温度が高ければ、スタンバイ電力が増加することになる。データ量が同じであれば、温度の低いチップがデータ保持に必要なスタンバイ電力が少なく、省電力化に有利である。
【０１２５】
＜第２の実施の形態の効果＞
【０１２６】
第２の実施の形態では、第１の実施の形態で得られる効果に加え、以下の効果が得られる。
【０１２７】
(1) チップ４−０、４−１、４−２、４−３から温度の低い単一または複数のチップが判定され、該チップに他のチップからデータを退避させて格納し、その領域を保持するので、スタンバイ電力が抑制され、ＳＤＲＡＭ４の省電力化が図られる。しかも、ＳＤＲＡＭ４をスタンバイ状態に移行させる直前にデータの退避を行うので、スタンバイ状態に移行させる直前までＳＤＲＡＭ４を利用でき、格納データの活用を妨げることがない。
【０１２８】
(2) ＳＤＲＡＭ４の各チップ４−０、４−１、４−２、４−３が微細化して温度の影響が増大しても、温度の低い単一または複数のチップにデータを退避させるので、スタンバイ中の消費電力を抑制することができる。
【０１２９】
(3) 斯かる消費電力の抑制により、携帯端末２の省電力化が図られ、バッテリ寿命を延長することができる。
【０１３０】
(4) データが保持されていない温度の高いチップ側ではパワーダウン制御を行うので、このパワーダウン制御も相まってＳＤＲＡＭ４のスタンバイ時の電力が抑制される。
【０１３１】
(5) 各チップ４−０、４−１、４−２、４−３の内部温度を表す温度情報を各温度センサ３８から取得しているが、各温度センサ３８には各チップ４−０、４−１、４−２、４−３に既存のものがあればそれを利用できる。各チップ４−０、４−１、４−２、４−３に既存のものがなければ、各温度センサ３８を設置すればよい。
【０１３２】
〔他の実施の形態〕
【０１３３】
(1) チップ数またはＢＡＮＫ数の算出について
【０１３４】
第２の実施の形態では、図１１のステップＳ４３に示すように、ＳＤＲＡＭの退避データ量からパワーダウン制御をするチップ数を算出する処理を行っている。このチップ数の算出は、図１８のステップＳ４３０に記載するように、退避データ量を格納させるチップ数を算出してもよい。このチップ数から退避先のチップ、パワーダウン制御をするチップを特定すればよい。また、チップ数に代えＢＡＮＫ数を算出してもよい。図１８では、図１１と同一部分に同一符号を付し、その説明を省略する。
【０１３５】
(2) スタンバイ遷移用プログラム４６の内容およびジャンプタイミングについて
【０１３６】
第２の実施の形態では、図１１に示すように、ＳＤＲＡＭスタンバイ遷移要求（ステップＳ４１）の後、ステップＳ４２、Ｓ４３、Ｓ４４・・・Ｓ４７の処理を経て内蔵メモリ４４上のスタンバイ遷移用プログラム４６へジャンプしている（ステップＳ４８）。つまり、上記実施の形態では、ステップＳ４２、Ｓ４３、Ｓ４４・・・Ｓ４７の処理がスタンバイ遷移用プログラム４６以外のプログラムで実行されている。これに代え、ステップＳ４２、Ｓ４３、Ｓ４４・・・Ｓ４７の処理プログラムをスタンバイ遷移用プログラム４６に含ませてもよい。図１９は、斯かる内容に変更されたスタンバイ遷移用プログラム４６を用いた処理手順を示している。
【０１３７】
この処理手順では、ＳＤＲＡＭスタンバイ遷移要求（ステップＳ４１）の後、プロセッサ２６はスタンバイ遷移用プログラム４６へジャンプする（ステップＳ６０）。このスタンバイ遷移用プログラム４６の実行により、既述のＳＤＲＡＭ退避データ量の算出が行われ（ステップＳ４２）、ステップＳ４３、Ｓ４４、Ｓ４７が実行された後、ＳＤＲＡＭデータを最低温領域に退避する処理（ステップＳ４９）が行われてもよい。図１９において、図１１と同一部分には同一符号を付してある。
【０１３８】
(3) 携帯端末２のスタンバイ時の画面表示について
【０１３９】
図２０のＡに示すように、携帯端末２の表示画面１６にＳＤＲＡＭスタンバイ前のデータ配置８２−１を表示し、また、図２０のＢに示すように、ＳＤＲＡＭスタンバイ後のデータ配置８２−２を表示してもよい。このようにすれば、ＳＤＲＡＭスタンバイ前後の内容を視認することができる。
【０１４０】
(4) 上記実施の形態では、携帯端末２を例示したが、本開示の技術は他の情報処理端末としてたとえば、スマートフォン、携帯電話機、タブレット端末、モバイルＰＣ、デスクトップＰＣ、電子スチールカメラ、電子ゲーム機などのスタンバイ処理を伴うＤＲＡＭを含む電子機器であってもよい。
【０１４１】
(5) 上記実施の形態では、４つのチップ４−０、４−１、４−２、４−３で構成されているＳＤＲＡＭ４を例示したが、４つを超えるチップを備えてもよい。８を超えるＢＡＮＫ数であってもよく、８未満のＢＡＮＫ数であってもよい。チップ数が増加すると、データ量が豊富になり、温度の影響が大きくなることが予想される。したがって、チップ数が増加すれば、上記実施の形態の適用により、より省電力化が期待できる。
【０１４２】
(6) 上記実施の形態では、各チップ４−０、４−１、４−２、４−３の温度情報を各温度センサ３８の検出温度で得ているがこれに限定されない。各チップ４−０、４−１、４−２、４−３や各ＢＡＮＫの使用頻度によって温度が上昇する。つまり、使用頻度が低いチップでは発熱量が少なく低温であるのに対し、使用頻度が高いチップでは発熱量が多く高温になる。このようなチップの使用頻度が温度情報に用いられてもよい。斯かる構成とすれば、温度センサ３８を省略することができる。
【０１４３】
(7) 上記実施の形態では、各チップ４−０、４−１、４−２、４−３に温度センサ３８を備えて、チップ毎の温度情報を取得しているが、ＢＡＮＫごとの使用頻度から温度情報を求め、この求めた温度情報をチップの温度情報としてもよい。分割された領域の温度が取得されればよい。
【０１４４】
(8) 上記実施の形態では、温度の低いチップにデータを退避しているが、温度情報に応じたリフレッシュレートの変更を併用してもよい。
【０１４５】
(9) 上記実施の形態ではスタンバイ状態に遷移する際、温度の高いチップから温度の低いチップに全てのデータを退避させているが、退避させる際にデータの一部を廃棄し、廃棄後のデータを温度の低いチップに格納し保持するようにしてもよい。ＳＤＲＡＭ４の容量を削減することなく、退避データ量を削減すれば、スタンバイ電力を削減できる。
【０１４６】
(10)  上記実施の形態ではプロセッサ２６に内蔵メモリ４４を備え、この内蔵メモリ４４にスタンバイ遷移用プログラム４６を内蔵している。この内蔵メモリ４４に代え、ＳＤＲＡＭ４とは別のＲＡＭを設けてスタンバイ遷移用プログラム４６を格納してデータ遷移の処理を行ってもよい。
【０１４７】
次に、以上述べた実施例を含む実施の形態に関し、更に以下の付記を開示する。以下の付記に本発明が限定されるものではない。
【０１４８】
（付記１）  複数チップで構成されるＤＲＡＭを有する情報処理端末であって、
前記各チップ毎に温度を監視し、前記ＤＲＡＭをスタンバイ状態に移行させる際に、温度の低いチップの領域にデータを格納し、該領域のみを保持する制御部を備えることを特徴とする情報処理端末。
【０１４９】
（付記２）  前記制御部は、前記ＤＲＡＭのスタンバイ状態の移行直前のデータ量からチップ数を算出し、該データ量を保持させる少なくともひとつのチップを選択することを特徴とする付記１に記載の情報処理端末。
【０１５０】
（付記３）  前記制御部は、前記データを格納していないチップをパワーダウンさせることを特徴とする付記１または２に記載の情報処理端末。
【０１５１】
（付記４）  前記各チップにチップ温度を検出する温度センサを備え、前記制御部は、前記各温度センサから取り込んだ温度情報により、前記各チップから温度の低い少なくともひとつのチップを判定することを特徴とする付記１ないし３のいずれかの付記に記載の情報処理端末。
【０１５２】
（付記５）  複数チップで構成されるＤＲＡＭを有する情報処理端末に搭載されたコンピュータに実行させる電力制御プログラムであって、
前記各チップ毎に温度を監視し、
前記ＤＲＡＭをスタンバイ状態に移行させる際に、温度の低いチップの領域にデータを格納し、該領域のみを保持する
処理を前記コンピュータに実行させるための電力制御プログラム。
【０１５３】
（付記６）  前記ＤＲＡＭのスタンバイ状態の移行直前のデータ量からチップ数を算出し、該データ量を保持させる少なくともひとつのチップを選択する処理を含むことを特徴とする付記５に記載の電力制御プログラム。
【０１５４】
（付記７）  前記データを格納していないチップをパワーダウンさせる処理を含むことを特徴とする付記５または６に記載の電力制御プログラム。
【０１５５】
（付記８）  前記各チップに備えられた温度センサから取り込んだ温度情報により、前記各チップから温度の低い少なくともひとつのチップを判定する処理を含むことを特徴とする付記５ないし７のいずれかの付記に記載の電力制御プログラム。
【０１５６】
（付記９）  複数チップで構成されるＤＲＡＭを有する情報処理端末の電力制御方法であって、
前記各チップ毎に温度を監視し、
前記ＤＲＡＭをスタンバイ状態に移行させる際に、温度の低いチップの領域にデータを格納し、該領域のみを保持する
ことを特徴とする電力制御方法。
【０１５７】
（付記１０）  前記ＤＲＡＭのスタンバイ状態の移行直前のデータ量からチップ数を算出し、該データ量を保持させる少なくともひとつのチップを選択することを特徴とする付記９に記載の電力制御方法。
【０１５８】
（付記１１）  前記データを格納していないチップをパワーダウンさせることを特徴とする付記９または１０に記載の電力制御方法。
【０１５９】
（付記１２）  前記各チップに備えられた温度センサから取り込んだ温度情報により、前記各チップから温度の低い少なくともひとつのチップを判定することを特徴とする付記９ないし１１のいずれかの付記に記載の電力制御方法。
【０１６０】
以上説明したように、本開示の技術の実施の形態などについて説明した。本開示の技術は、上記記載に限定されるものではない。特許請求の範囲に記載され、または明細書に開示された技術の要旨に基づき、当業者において様々な変形や変更が可能である。斯かる変形や変更が、本開示の技術の範囲に含まれることは言うまでもない。
【符号の説明】
【０１６１】
２  携帯端末
４  ＳＤＲＡＭ
４−０、４−１、４−２、４−３  チップ
６  制御部
８  データ
８−０、８−１、８−２、８−３  データ
８−Ｘ  退避データ
１２  本体部
１４  表示部
１６  表示画面
１８  タッチパネル
２２  無線部
２６  アプリケーションプロセッサ
２８  ＲＯＭ
３０  ＬＣＤ
３２  バス
３４  アンテナ
３６  電源部
３８  温度センサ
４０  プロセッサコア
４２  ＳＤＲＡＭコントローラ
４４  内蔵メモリ
４６  スタンバイ遷移用プログラム
４８−０、４８−１、４８−２、４８−３  バス
５０  メモリセル
５０−１、５０−２、５０−３・・・５０−Ｎ  セル
５２  アドレス・コマンドデコード部
５４  データコントロール部
５６  モードレジスタ
５８  チップセレクト制御機能
６０  アドレスコマンドエンコード機能
６２  メモリタイミング制御機能
６４  リフレッシュ制御機能
６６  電力制御機能
６８  データ監視機能
７０  チップ温度監視機能
７２  チップ判定機能
７４  データ退避機能
７６  領域保持機能
７８  保持必要領域
８０−１  保持領域
８０−２  非保持領域
８２−１、８２−２  データ配置
【図１】
2015114777.tif 000003
【図２】
2015114777.tif 000004
【図３】
2015114777.tif 000005
【図４】
2015114777.tif 000006
【図５】
2015114777.tif 000007
【図６】
2015114777.tif 000008
【図７】
2015114777.tif 000009
【図８】
2015114777.tif 000010
【図９】
2015114777.tif 000011
【図１０】
2015114777.tif 000012
【図１１】
2015114777.tif 000013
【図１２】
2015114777.tif 000014
【図１３】
2015114777.tif 000015
【図１４】
2015114777.tif 000016
【図１５】
2015114777.tif 000017
【図１６】
2015114777.tif 000018
【図１７】
2015114777.tif 000019
【図１８】
2015114777.tif 000020
【図１９】
2015114777.tif 000021
【図２０】
2015114777.tif 000022