(57)【要約】【課題】パッケージに内蔵されるチップ外の電子部品の影響を受けることなく、検査対象チップの信号端子についての検査を正常に実施する。【解決手段】半導体チップ３は、パッド５〜７の検査を行う対象となる検査対象チップである。半導体チップ４は、パッド５〜７の検査を行うための検査機構を備える検査機構搭載チップである。半導体チップ４は、パッド８〜１０、１４、１５、共通線２７、制御回路３１、スイッチＳ１〜Ｓ９などを備える。共通線２７は、パッケージ２の外部に導出される検査用外部端子２０に接続される。パッド９は、パッド６に接続される配線１２に接続される。スイッチＳ２は、共通線２７およびパッド９の間を開閉する。パッド１４は、電子部品１８の一方の端子に接続される。スイッチＳ９は、パッド９、１４の間を開閉する。制御回路３１は、スイッチＳ１〜Ｓ９の動作を制御する。【選択図】図１
2015004663.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップが１つのパッケージ（２）に収納されるとともに、それら半導体チップの信号端子の間が前記パッケージ（２）の内部にて接続された半導体集積回路装置（１、４１、５１、６１、７１、８１、９１、１０１、１１１、１２１、１３１、１４１、１５１）であって、
前記複数の半導体チップのうち少なくとも１つの半導体チップが前記信号端子の検査を行う対象となる検査対象チップ（３、８２、１０２、１０３、１１２、１２２、１２３）であり、
前記検査対象チップを除いた他の半導体チップのうち少なくとも１つの半導体チップが前記信号端子の検査を行うための検査機構を備える検査機構搭載チップ（４、４４、５２、６３、７２、８３、１０４、１１３、１１４、１２４、１２５、１３２、１４２、１５２）であり、
製品として動作する製品動作状態において、前記検査を行う対象の前記信号端子である検査対象信号端子（６、８４）に接続される配線に一方の端子が接続される電子部品（１８、４２、６２、７３、９２）を備え、
前記検査機構搭載チップは、
前記パッケージ（２）の外部に導出される検査用外部端子（２０、５３）に接続される共通線（２７、２７ａ）と、
前記検査対象信号端子（６、８４）に接続される配線に接続される第１端子（９、８７）と、
前記共通線（２７、２７ａ）および前記第１端子（９、８７）の間を開閉する第１スイッチ（Ｓ２、Ｓ２ａ、Ｓ８１）と、
前記電子部品（１８、４２、６２、７３、９２）の一方の端子に接続される第２端子（１４、８８）と、
前記第１端子（９、８７）および前記第２端子（１４、８８）の間を開閉する第２スイッチ（Ｓ９、Ｓ８３）と、
前記第１スイッチ（Ｓ２、Ｓ２ａ、Ｓ８１）および前記第２スイッチ（Ｓ９、Ｓ８３）の動作を制御するスイッチ制御部（３１）と、
を備えていることを特徴とする半導体集積回路装置。
【請求項２】
前記検査機構搭載チップ（４、４４、５２、６３、７２、８３、１０４、１１３、１１４、１２４、１２５、１３２、１４２、１５２）は、
前記共通線（２７、２７ａ）および前記第２端子（１４、８８）の間を開閉する第３スイッチ（Ｓ４、Ｓ４ａ、Ｓ８２）を備え、
前記スイッチ制御部（３１）は、前記第３スイッチ（Ｓ４、Ｓ４ａ、Ｓ８２）の動作をも制御することを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記電子部品（１８、６２、７３、９２）は、前記製品動作状態において、前記検査対象信号端子（６、８４）および前記検査機構搭載チップ（４、５２、６３、７２、８３、１０４、１１４、１２５、１３２、１４２、１５２）の信号端子（１５、７４）の間に介在するように接続されるものであり、
前記電子部品（１８、６２、７３、９２）の他方の端子および前記検査機構搭載チップ（４、５２、６３、７２、８３、１０４、１１４、１２５、１３２、１４２、１５２）の信号端子（１５、７４）の間を接続する配線（１７、７６）を備え、
前記検査機構搭載チップは、前記信号端子および前記共通線（２７、２７ａ）の間を開閉する第４スイッチ（Ｓ５、Ｓ５ａ、Ｓ７１）と、前記信号端子および内部回路（３０、７５）の間を開閉する第５スイッチ（Ｓ８、Ｓ７２）と、を備え、
前記スイッチ制御部（３１）は、前記第４スイッチ（Ｓ５、Ｓ５ａ、Ｓ７１）および前記第５スイッチ（Ｓ８、Ｓ７２）の動作をも制御することを特徴とする請求項１または２に記載の半導体集積回路装置。
【請求項４】
前記電子部品（４２、９２）は、前記製品動作状態において、前記検査対象信号端子（６、８４）および前記パッケージ（２）の外部に導出される外部端子（４３、９３）の間に介在するように接続されるものであり、
前記電子部品の他方の端子および前記外部端子の間を接続する配線（４６、９４）を備えていることを特徴とする請求項１から３のいずれか一項に記載の半導体集積回路装置。
【請求項５】
前記電子部品（６２）は、複数の回路素子（６４、６５）が直列接続された構成であって、
前記複数の回路素子は、前記検査機構搭載チップ（６３）に設けられる第３端子（６６、６７）および第６スイッチ（Ｓ６３）を通じて互いの間が接続されるようになっており、
前記検査機構搭載チップは、前記共通線（２７、２７ａ）および前記第３端子の間を開閉する第７スイッチ（Ｓ６１、Ｓ６１ａ、Ｓ６２、Ｓ６２ａ）を備え、
前記スイッチ制御部（３１）は、前記第６スイッチおよび前記第７スイッチの動作をも制御することを特徴とする請求項１から４のいずれか一項に記載の半導体集積回路装置。
【請求項６】
前記検査機構搭載チップ（５２、６３）は、複数の前記共通線（２７、２７ａ）を備えていることを特徴とする請求項１から５のいずれか一項に記載の半導体集積回路装置。
【請求項７】
前記複数の共通線のうち、所定の共通線（２７ａ）は、前記検査用外部端子に接続されておらず、
前記所定の共通線と、前記検査機構搭載チップ（１３２、１５２）内部の電源電圧が与えられる電源線（１３３）との間を開閉する第８スイッチ（Ｓｖ）と、
前記所定の共通線と、前記検査機構搭載チップ内部のグランド電位が与えられるグランド線（１３４）との間を開閉する第９スイッチ（Ｓｇ）と、
を備えていることを特徴とする請求項６に記載の半導体集積回路装置。
【請求項８】
前記検査機構搭載チップ（１４２、１５２）において、前記検査対象チップ（３）の互いに隣り合う２つの信号端子（５、６／６、７）に接続された２つの端子（８、９／９、１０）のうち、一方はスイッチを介して前記共通線（２７）に接続されており、他方は前記共通線とは異なる共通線（２７ａ）に接続されていることを特徴とする請求項６または７に記載の半導体集積回路装置。
【請求項９】
前記検査機構搭載チップ（１４２、１５２）において、前記電子部品（１８）の各端子に接続される２つの端子（１４、１５）のうち、一方はスイッチを介して前記共通線（２７）に接続されており、他方は前記共通線とは異なる前記共通線（２７ａ）に接続されていることを特徴とする請求項６から８のいずれか一項に記載の半導体集積回路装置。
【請求項１０】
前記検査対象信号端子（６）が複数存在する場合、
前記複数の検査対象信号端子のそれぞれに対応して設けられる前記共通線（２７）は、互いに共通接続されているとともに、同一の前記検査用外部端子（２０）に接続されることを特徴とする請求項１から９のいずれか一項に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップが１つのパッケージに収納された構成の半導体集積回路装置に関する。
【背景技術】
【０００２】
複数の半導体チップを１つのパッケージに搭載（収納）することでモジュール化を図り実装面積を削減する技術としては、ＭＣＰ（Multi Chip Package）やＳＩＰ（System In Package）などがある。また、近年、このような技術において、さらに、チップ外のディスクリート部品をパッケージに内蔵するということも行われている。
【０００３】
このような構成を採用すれば、機器への搭載性および実装性が高まるという効果が得られる。しかし、このようにモジュール化された製品は、常に小型化が望まれるため（体格重視のため）、全ての信号端子をパッケージの外部に導出することが困難である。そこで、このような製品の品質を確保するべく、外部端子の数が少ない場合でも、全ての信号端子に関する電気的検査を実施可能にするための技術が種々考案されている。
【０００４】
特許文献１には、電気的検査を行う対象となる半導体チップ（検査対象チップ）に検査用のスイッチを搭載し、そのスイッチによりプローブ端子および非プローブ端子の接続を切り替えることで、少数の外部端子から各信号端子の検査を可能とする技術が開示されている。また、特許文献２には、検査対象チップに接続される別の半導体チップに検査用のスイッチを搭載する技術が開示されている。この場合、検査時には、上記スイッチを介して検査対象チップの各信号端子を外部端子から検査する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１６３４５４号公報
【特許文献２】特開２００９−０７９２２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記従来技術では、チップ外の電子部品（ディスクリート部品）がパッケージに内蔵されるといった構成については想定されていない。そのため、上記従来技術では、検査対象となる信号端子（パッド）に対し、電子部品（例えば、抵抗、コンデンサなどの受動素子、トランジスタ、ＩＣなどの能動素子）が接続される場合、その電子部品の影響を受けて、正常に検査ができない可能性がある。なお、このような電子部品による影響としては、例えば、抵抗による印加電圧の低下、コンデンサによる検査時間の遅れ、トランジスタやＩＣによるハイインピーダンス状態など、様々な影響が懸念される。
【０００７】
本発明は上記事情に鑑みてなされたものであり、その目的は、パッケージに内蔵されるチップ外の電子部品の影響を受けることなく、検査対象チップの信号端子についての検査を正常に実施することができる半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載の半導体集積回路装置は、複数の半導体チップが１つのパッケージに収納されるとともに、それら半導体チップの信号端子の間がパッケージの内部にて接続されている。このような構成において、複数の半導体チップのうち少なくとも１つの半導体チップが、信号端子の検査を行う対象となる検査対象チップである。そして、その検査対象チップを除いた他の半導体チップのうち少なくとも１つの半導体チップが、上記信号端子の検査を行うための検査機構を備える検査機構搭載チップである。また、半導体集積回路装置は、製品として動作する製品動作状態において、上記検査を行う対象の信号端子である検査対象信号端子に接続される配線に一方の端子が接続される電子部品を備える。
【０００９】
検査機構搭載チップは、上記した検査機構として、共通線、第１端子、第１スイッチ、第２端子、第２スイッチおよびスイッチ制御部を備えている。共通線は、パッケージの外部に導出される検査用外部端子に接続される。第１端子は、検査対象信号端子に接続される配線に接続される。第１スイッチは、共通線および第１端子の間を開閉する。第２端子は、電子部品の一方の端子に接続される。第２スイッチは、第１端子および第２端子の間を開閉する。スイッチ制御部は、第１スイッチおよび第２スイッチの動作を制御する。
【００１０】
このような構成によれば、第１スイッチがオフされるとともに第２スイッチがオンされれば、検査対象信号端子は、配線、第１端子、第２スイッチおよび第２端子を介して電子部品の一方の端子に接続される。従って、製品動作状態において、このように各スイッチが切り替えられた状態にすることで、検査対象チップおよび電子部品が本来あるべき接続形態となり、製品として所望する性能が得られることになる。
【００１１】
また、上記構成によれば、第１スイッチがオンされるとともに第２スイッチがオフされれば、検査対象信号端子は、配線、第１端子および共通線を介して検査用外部端子に接続される。しかも、この場合、検査対象信号端子および電子部品の一方の端子の間は、オフ状態の第２スイッチにより電気的に切り離されている。従って、検査時、このように各スイッチが切り替えられた状態にすることで、製品動作状態において検査対象信号端子に接続される電子部品の影響を受けることなく、その検査対象信号端子の検査を行うことができる。このように、本手段によれば、パッケージ外部に導出する端子数をむやみに増やすことなく、且つパッケージ内部に設けられる電子部品の影響を受けることなく、検査対象チップの信号端子についての電気的な検査を正常に実施することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態を示すもので、半導体集積回路装置の概略構成図
【図２】第２の実施形態を示す図１相当図
【図３】第３の実施形態を示す図１相当図
【図４】第４の実施形態を示す図１相当図
【図５】第５の実施形態を示す図１相当図
【図６】図１相当図
【図７】図１相当図
【図８】第６の実施形態を示す図１相当図
【図９】図１相当図
【図１０】図１相当図
【図１１】第７の実施形態を示す図１相当図
【図１２】電子部品の検査の態様を示す図
【図１３】端子間リークおよび配線間リークの検査の態様を示す図
【図１４】第８の実施形態を示す図１相当図
【図１５】図１２相当図
【図１６】図１３相当図
【図１７】第９の実施形態を示す図１相当図
【発明を実施するための形態】
【００１３】
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、第１の実施形態について図１を参照しながら説明する。
図１に示す半導体集積回路装置１は、複数の半導体チップが１つのパッケージ２に収納されたシステム・イン・パッケージ（ＳＩＰ）の形態となっている。なお、図１では、半導体集積回路装置１の構成において、本発明の要旨に係る部分を除く部分の図示については適宜省略している。半導体集積回路装置１が備える半導体チップ３、４は、例えばマイクロコンピュータや、ユーザが所望する各種の機能を実現するカスタムＩＣなどとして構成されている。
【００１４】
半導体チップ３のパッド５〜７および半導体チップ４のパッド８〜１０は、チップ間配線１１〜１３を介してパッケージ２内部にて接続されている。半導体チップ４のパッド１４およびパッド１５の間には、配線１６、１７を介して電子部品１８が接続されている。この場合、電子部品１８の各端子のうち、パッド１４に接続される側が一方の端子に相当し、パッド１５に接続される側が他方の端子に相当する。電子部品１８は、例えば抵抗であり、半導体集積回路装置１が製品として動作する製品動作状態において、半導体チップ３のパッド６および半導体チップ４のパッド１５の間に直列に介在する必要がある。
【００１５】
本実施形態において、半導体チップ３は、パッド５〜７に関する電気的な検査を実施する対象となる検査対象チップに相当する。従って、パッド５〜７は、検査を行う対象の信号端子、つまり検査対象信号端子に相当する。また、半導体チップ４は、半導体チップ３のパッド５〜７の検査を行うための検査機構が搭載された検査機構搭載チップに相当する。半導体チップ４の検査用パッド１９は、パッケージ２の外部に引き出されている検査用外部端子２０に接続されている。
【００１６】
続いて、半導体チップ３の内部の回路構成について説明する。パッド５〜７は、チップ内部において、それぞれに対応した出力バッファ２１〜２３の出力端子および入力バッファ２４〜２６の入力端子に接続されている。出力バッファ２１〜２３は、図示しない内部回路から与えられる出力データをパッド５〜７を通じてチップ外に出力する。入力バッファ２４〜２６は、パッド５〜７を通じてチップ外から与えられる入力データを図示しない内部回路に入力する。また、パッド５〜７には、それぞれチップ内部において、ダイオードからなる保護回路が接続されている。
【００１７】
続いて、半導体チップ４の内部の回路構成について説明する。パッド８〜１０、１４および１５は、チップ内部において、スイッチＳ１〜Ｓ５を介して共通線２７に接続されている。共通線２７は、検査用パッド１９に接続されている。パッド８、１０および１５は、信号端子に相当するものであり、チップ内部において、スイッチＳ６〜Ｓ８を介して、それぞれに対応する出力バッファ２８〜３０の出力端子に接続されている。出力バッファ２８〜３０は、制御回路３１から与えられる出力データをパッド８、１０および１５を通じてチップ外に出力する。パッド９および１４は、チップ内部において、スイッチＳ９を介して互いに接続されている。
【００１８】
スイッチＳ１〜Ｓ９は、アナログスイッチにより構成されている。スイッチＳ１〜Ｓ９のオン／オフは、制御回路３１から与えられる切替信号に基づいて制御される。従って、制御回路３１は、スイッチＳ１〜Ｓ９の動作を制御するスイッチ制御部に相当する。また、本実施形態では、パッド９が第１端子に相当し、パッド１４が第２端子に相当する。また、本実施形態では、スイッチＳ２が第１スイッチに相当し、スイッチＳ９が第２スイッチに相当し、スイッチＳ４が第３スイッチに相当し、スイッチＳ５が第４スイッチに相当し、スイッチＳ８が第５スイッチに相当する。
【００１９】
次に、上記構成の作用について説明する。
（１）製品として動作するとき（製品動作状態）
半導体集積回路装置１が製品として動作するとき、制御回路３１は、次のようにスイッチＳ１〜Ｓ９の動作を制御する。すなわち、制御回路３１は、共通線２７に接続される全てのスイッチＳ１〜Ｓ５をオフするとともにスイッチＳ９をオンする。また、制御回路３１は、動作状態に応じて、スイッチＳ６〜Ｓ８を適宜オン／オフする。
【００２０】
（２）電子部品１８が接続されないパッドを通じた検査を行うとき
パッド５を通じた電気的検査が行われるとき、制御回路３１は、次のようにスイッチＳ１〜Ｓ９の動作を制御する。すなわち、制御回路３１は、スイッチＳ１をオンするとともにスイッチＳ６をオフする。また、制御回路３１は、共通線２７に接続される他のスイッチ（Ｓ２〜Ｓ５）を全てオフする。なお、この場合、スイッチＳ７〜Ｓ９は、オンおよびオフのいずれでもよい。
【００２１】
パッド７を通じた電気的検査が行われるとき、制御回路３１は、次のようにスイッチＳ１〜Ｓ９の動作を制御する。すなわち、制御回路３１は、スイッチＳ３をオンするとともにスイッチＳ７をオフする。また、制御回路３１は、共通線２７に接続される他のスイッチ（Ｓ１、Ｓ２、Ｓ４およびＳ５）を全てオフする。なお、この場合、スイッチＳ６、Ｓ８およびＳ９は、オンおよびオフのいずれでもよい。
【００２２】
（３）電子部品１８が接続されるパッドを通じた検査を行うとき
製品動作状態において電子部品１８の一方の端子が接続されるパッド６を通じた電気的検査が行われるとき、制御回路３１は、次のようにスイッチＳ１〜Ｓ９の動作を制御する。すなわち、制御回路３１は、スイッチＳ２をオンするとともにスイッチＳ９をオフする。また、制御回路３１は、共通線２７に接続される他のスイッチ（Ｓ１およびＳ３〜Ｓ５）を全てオフする。なお、この場合、スイッチＳ６〜Ｓ８は、オンおよびオフのいずれでもよい。
【００２３】
（４）電子部品１８の検査を行うとき
電子部品１８の一方の端子を通じた検査が行われるとき、制御回路３１は、次のようにスイッチＳ１〜Ｓ９の動作を制御する。すなわち、制御回路３１は、スイッチＳ４をオンするとともにスイッチＳ９をオフする。また、制御回路３１は、共通線２７に接続される他のスイッチ（スイッチＳ１〜Ｓ３およびＳ５）を全てオフする。なお、この場合、スイッチＳ８は、特性検査の内容に応じて適宜オン／オフすればよい。また、この場合、スイッチＳ６およびＳ７は、オンおよびオフのいずれでもよい。
【００２４】
電子部品１８の他方の端子を通じた検査が行われるとき、制御回路３１は、次のようにスイッチＳ１〜Ｓ９の動作を制御する。すなわち、制御回路３１は、スイッチＳ５をオンするとともにスイッチＳ８をオフする。また、制御回路３１は、共通線２７に接続される他のスイッチ（スイッチＳ１〜Ｓ４）を全てオフする。なお、この場合、スイッチＳ９は、特性検査の内容に応じて適宜オン／オフすればよい。また、この場合、スイッチＳ６およびＳ７は、オンおよびオフのいずれでもよい。
【００２５】
以上説明した本実施形態の構成によれば、次のような効果が得られる。
半導体集積回路装置１が製品として動作するとき、制御回路３１は、上記（１）に記載したようにスイッチＳ１〜Ｓ９を切り替える。これにより、半導体チップ３のパッド６は、配線１２、パッド９、スイッチＳ９、パッド１４および配線１６を介して電子部品１８の一方の端子に接続される。従って、製品動作状態において、半導体チップ３、４および電子部品１８が本来あるべき接続形態となり、製品として所望する性能が得られることになる。
【００２６】
上述した製品動作状態において電子部品１８の一方の端子が接続されるパッド６を通じた電気的検査が行われるとき、制御回路３１は、上記（３）に記載したようにスイッチＳ１〜Ｓ９を切り替える。これにより、パッド６は、配線１２、パッド９、スイッチＳ２、共通線２７および検査用パッド１９を介して検査用外部端子２０に接続される。しかも、この場合、パッド６および電子部品１８の一方の端子の間は、オフ状態のスイッチＳ２により電気的に切り離された状態となっている。従って、電子部品１８の影響を受けることなく、検査用外部端子２０からパッド６の電気的検査を行うことができる。
【００２７】
また、上述した製品動作状態において電子部品１８が接続されることがないパッド５または７を通じた電気的検査が行われるとき、制御回路３１は、上記（２）に記載したようにスイッチＳ１〜Ｓ９を切り替える。これにより、パッド５または７は、共通線２７および検査用パッド１９などを介して検査用外部端子２０に接続される。従って、この場合も、検査用外部端子２０からパッド５または７の電気的検査を行うことができる。このように、本実施形態によれば、パッケージ２の外部に導出する端子数をむやみに増やすことなく、且つ、パッケージ２の内部に設けられる電子部品１８の影響を受けることなく、検査対象となる半導体チップ３のパッドについての電気的な検査を正常に実施することができる。
【００２８】
また、制御回路３１が上記（４）に記載したようにスイッチＳ１〜Ｓ９を切り替えることで、電子部品１８の各端子に対して電圧または電流を与えること、各端子の状態を観測することなどが可能となる。従って、本実施形態の構成によれば、電子部品１８に対する種々の検査を行うことも可能となる。さらに、電子部品１８の一方の端子に対して電圧または電流を与える際、スイッチＳ９がオフされているため、半導体チップ３のパッド６に対して上記電圧または電流が印加されることがない。従って、本実施形態の構成によれば、パッド６（ひいては、それに繋がる内部回路）に対する電圧または電流の印加が許容されない場合でも、電子部品１８に対する電圧または電流の印加を行うといった検査を実施することが可能となる。
【００２９】
（第２の実施形態）
以下、本発明の第２の実施形態について図２を参照して説明する。
図２に示す本実施形態の半導体集積回路装置４１は、図１に示した第１の実施形態の半導体集積回路装置１に対し、電子部品１８に代えて電子部品４２を備えている点、パッケージ２の外部に引き出されている外部端子４３が追加されている点、半導体チップ４に代えて半導体チップ４４（検査機構搭載チップに相当）を備えている点などが異なる。
【００３０】
電子部品４２は、例えばコンデンサであり、製品動作状態において、半導体チップ３のパッド６および外部端子４３の間に介在する必要がある。電子部品４２の一方の端子は、配線４５を介してパッド１４に接続されている。電子部品４２の他方の端子は、配線４６を介して外部端子４３に接続されている。半導体チップ４４は、半導体チップ４に対し、パッド１５、スイッチＳ５、Ｓ８および出力バッファ３０が省かれている点が異なる。
【００３１】
このような構成によっても、制御回路３１がスイッチＳ１〜Ｓ４、Ｓ６、Ｓ７およびＳ９の動作を第１の実施形態と同様に制御することで、電子部品４２の他方の端子を通じた特性検査を行う場合を除いて第１の実施形態と同様の作用および効果が得られる。なお、上記構成によれば、電子部品４２の他方の端子は、パッケージ２の外部に導出される外部端子４３に接続されている。そのため、本実施形態では、外部端子４３を用いて電子部品４２の他方の端子を通じた特性検査を実施することが可能となる。
【００３２】
（第３の実施形態）
以下、本発明の第３の実施形態について図３を参照して説明する。
図３に示す本実施形態の半導体集積回路装置５１は、図１に示した第１の実施形態の半導体集積回路装置１に対し、半導体チップ４に代えて半導体チップ５２（検査機構搭載チップに相当）を備えている点、検査用外部端子５３が追加されている点などが異なる。
【００３３】
半導体チップ５２は、半導体チップ４が備える構成に加え、検査用パッド１９ａ、共通線２７ａおよびＳ１ａ〜Ｓ５ａを備えている。この場合、パッド８〜１０、１４および１５は、チップ内部において、スイッチＳ１ａ〜Ｓ５ａを介して共通線２７ａに接続されている。共通線２７ａは、検査用パッド１９ａに接続されている。検査用パッド１９ａは、検査用外部端子５３に接続されている。上記各スイッチのうち、スイッチＳ２ａは第１スイッチに相当し、スイッチＳ９ａは第２スイッチに相当し、スイッチＳ４ａは第３スイッチに相当し、スイッチＳ５ａは第４スイッチに相当し、スイッチＳ８ａは第５スイッチに相当する。
【００３４】
スイッチＳ１ａ〜Ｓ５ａは、アナログスイッチにより構成されている。スイッチＳ１ａ〜Ｓ５ａのオン／オフは、制御回路３１から与えられる切替信号に基づいて制御される。スイッチＳ１ａ〜Ｓ５ａは、製品動作状態および第１の実施形態で述べた検査が行われる際には、全てオフにされる。このような構成によっても、第１の実施形態と同様の作用および効果が得られる。
【００３５】
さらに、上記構成によれば、半導体チップ５２の各パッドがスイッチを介して２つの共通線２７、２７ａ、ひいては２つの検査用外部端子２０、５３に接続されている。そのため、検査用外部端子２０、５３から任意の２つのパッドに対して互いに異なる信号（電圧、電流）を与えることができる。このようなことから、上記構成によれば、以下のようにパッド間のリークチェック、電子部品１８の特性／機能検査なども実施することが可能となる。
【００３６】
（１）パッド間のリークチェック
例えばパッド８、９間のリークチェックを実施する場合、制御回路３１は、次のように各スイッチの動作を制御する。すなわち、制御回路３１は、スイッチＳ１、Ｓ２ａ（またはＳ１ａ、Ｓ２）をオンするとともに、共通線２７、２７ａに接続される他のスイッチを全てオフにする。また、制御回路３１は、スイッチＳ６、Ｓ９をオフにする。なお、この場合、スイッチＳ７およびＳ８は、オンおよびオフのいずれでもよい。
【００３７】
このような切替状態とした上で、検査用外部端子２０、５３の一方に高電位電圧（例えば５Ｖ）を与えるとともに、他方に低電位電圧（例えば０Ｖ）を与える。このとき、検査用外部端子２０、５３を通じて流れる電流を測定すれば、パッド８、９間、ひいては配線１１、１２間およびパッド５、６間の漏れ電流の検査（リークチェック）を行うことができる。
【００３８】
（２）電子部品１８の特性／機能検査
電子部品１８の特性／機能検査としては、例えば電子部品１８の入出力特性の検査、抵抗値の検査などが挙げられる。このような検査を実施する場合、制御回路３１は、次のように各スイッチの動作を制御する。すなわち、制御回路３１は、スイッチＳ４、Ｓ５ａ（またはＳ４ａ、Ｓ５）をオンするとともに、共通線２７、２７ａに接続される他のスイッチを全てオフにする。また、制御回路３１は、スイッチＳ８、Ｓ９をオフにする。なお、この場合、スイッチＳ６およびＳ７は、オンおよびオフのいずれでもよい。
【００３９】
このような切替状態とした上で、検査用外部端子２０、５３の一方に入力信号を与えるとともに、他方に現れる信号（出力信号）を観測すれば、電子部品１８の入出力特性の検査を行うことができる。また、上記切替状態とした上で、検査用外部端子２０、５３の一方に高電位電圧を与えるとともに他方に低電位電圧を与える。このとき、検査用外部端子２０、５３を通じて流れる電流を測定すれば、その電流値および印加した電圧値から電子部品１８の抵抗値を測定することができる。
【００４０】
（第４の実施形態）
製品動作状態において、検査対象となるパッドに一方の端子が接続される電子部品としては、単一の回路素子からなるものに限らず、複数の回路素子が直列接続された構成であってもよい。このような場合、例えば、図４に示すような構成を採用するとよい。以下、第３の実施形態に対して上記変更を加えた一例について図４を参照して説明する。
【００４１】
図４に示す半導体集積回路装置６１は、図３に示した半導体集積回路装置５１に対し、電子部品１８に代えて電子部品６２を備えている点、半導体チップ５２に代えて半導体チップ６３（検査機構搭載チップに相当）を備えている点などが異なる。電子部品６２は、２つの回路素子６４、６５から構成されている。回路素子６４、６５は、製品動作状態において、半導体チップ３のパッド６および半導体チップ６３のパッド１５の間に、直列接続された状態で介在する必要がある。半導体チップ６３は、半導体チップ５２が備える構成に加え、パッド６６、６７、スイッチＳ６１〜Ｓ６３、Ｓ６１ａ、Ｓ６２ａなどが追加されている。
【００４２】
パッド１４、６６の間には、配線１６、６８を介して回路素子６４が接続されている。パッド６７、１５の間には、配線６９、１７を介して回路素子６５が接続されている。パッド６６、６７（第３端子に相当）は、チップ内部において、スイッチＳ６１、Ｓ６２（第７スイッチに相当）を介して共通線２７に接続されるとともに、スイッチＳ６１ａ、Ｓ６２ａ（第７スイッチに相当）を介して共通線２７ａに接続されている。パッド６６、６７は、チップ内部において、スイッチＳ６３（第６スイッチに相当）を介して互いに接続されている。スイッチＳ６１〜Ｓ６３、Ｓ６１ａ、Ｓ６２ａは、アナログスイッチにより構成されており、そのオン／オフは制御回路３１から与えられる切替信号に基づいて制御される。
【００４３】
このような構成によれば、検査対象となるパッドに接続される電子部品が複数の回路素子が直列接続されたものである場合でも、第３の実施形態と同様の作用および効果が得られる。さらに、上記構成によれば、スイッチＳ６１〜Ｓ６３、Ｓ６１ａ、Ｓ６２ａを含めた各スイッチを適宜切り替えることで、電子部品６２を構成する回路素子６４、６５のそれぞれの各端子が接続されるパッドに対して互いに異なる信号（電圧、電流）を与えることができる。このようなことから、上記構成によれば、回路素子６４、６５のそれぞれに対する特性／機能検査などを独立して実施することができるという効果も得られる。
【００４４】
（第５の実施形態）
製品動作状態において、検査対象となるパッドに一方の端子が接続される電子部品としては、２つの端子を有するものに限らずともよく、３つ以上の端子を有するものであってもよい。以下、第１の実施形態に対して上記変更を加えた一例について図５〜図７を参照して説明する。
【００４５】
図５は、製品動作状態において、検査対象となる１つのパッドと、検査機構搭載チップの複数のパッドとの間に接続する必要がある電子部品が搭載された一例を示している。図５に示す半導体集積回路装置７１は、図１に示した半導体集積回路装置１に対し、半導体チップ４に代えて半導体チップ７２を備えている点、電子部品１８に代えて電子部品７３を備えている点などが異なる。半導体チップ７２（検査機構搭載チップに相当）は、半導体チップ４が備える構成に加え、パッド７４（信号端子に相当）、スイッチＳ７１（第４スイッチに相当）、スイッチＳ７２（第５スイッチに相当）および出力バッファ７５を備えている。
【００４６】
電子部品７３は、３つの端子Ｐ１〜Ｐ３を有する部品であり、例えばトランジスタ、ＩＣなどである。この場合、電子部品７３は、製品動作状態において、半導体チップ３のパッド６および半導体チップ７２のパッド１５、７４の間に介在するように接続される必要がある。電子部品７３の端子Ｐ１は、配線１６を介してパッド１４に接続されている。電子部品７３の端子Ｐ２は、配線１７を介してパッド１５に接続されている。電子部品７３の端子Ｐ３は、配線７６を介してパッド７４に接続されている。この場合、端子Ｐ１が電子部品７３の一方の端子に相当し、端子Ｐ２、Ｐ３が他方の端子に相当する。
【００４７】
パッド７４は、チップ内部において、スイッチＳ７１を介して共通線２７に接続されるとともに、スイッチＳ７２を介して出力バッファ７５の出力端子に接続されている。スイッチＳ７１、Ｓ７２は、アナログスイッチにより構成されており、そのオン／オフは制御回路３１から与えられる切替信号に基づいて制御される。
【００４８】
図６は、製品動作状態において、検査対象となる複数のパッドと、検査機構搭載チップの１つのパッドとの間に接続する必要がある電子部品が搭載された一例を示している。図６に示す半導体集積回路装置８１は、図１に示した半導体集積回路装置１に対し、半導体チップ３、４に代えて半導体チップ８２、８３を備えている点、電子部品１８に代えて電子部品７３を備えている点などが異なる。
【００４９】
半導体チップ８２（検査対象チップに相当）は、半導体チップ３が備える構成に加え、パッド８４、出力バッファ８５および入力バッファ８６を備えている。パッド８４（検査対象信号端子に相当）は、チップ内部において、対応する出力バッファ８５の出力端子および入力バッファ８６の入力端子に接続されている。半導体チップ８３（検査機構搭載チップに相当）は、半導体チップ４が備える構成に加え、パッド８７、８８およびスイッチＳ８１〜Ｓ８３を備えている。パッド８７（第１端子に相当）は、配線８９を介して半導体チップ８２のパッド８４に接続されている。
【００５０】
この場合、電子部品７３は、製品動作状態において、半導体チップ８２のパッド６、８４および半導体チップ８３のパッド１５の間に介在するように接続される必要がある。電子部品７３の端子Ｐ１は、配線１７を介してパッド１５に接続されている。電子部品７３の端子Ｐ２は、配線９０を介してパッド８８（第２端子に相当）に接続されている。電子部品７３の端子Ｐ３は、配線１６を介してパッド１４に接続されている。この場合、この場合、端子Ｐ２、Ｐ３が電子部品７３の一方の端子に相当し、端子Ｐ１が他方の端子に相当する。
【００５１】
パッド８７、８８は、チップ内部において、スイッチＳ８１（第１スイッチに相当）、Ｓ８２（第３スイッチに相当）を介して共通線２７に接続されている。パッド８７、８８は、チップ内部において、スイッチＳ８３（第２スイッチに相当）を介して互いに接続されている。スイッチＳ８１、Ｓ８２は、アナログスイッチにより構成されており、そのオン／オフは制御回路３１から与えられる切替信号に基づいて制御される。
【００５２】
図７は、製品動作状態において、検査対象となる複数のパッドと、検査機構搭載チップのパッドおよび外部端子との間に接続する必要がある電子部品が搭載された一例を示している。図７に示す半導体集積回路装置９１は、図６に示した半導体集積回路装置８１に対し、電子部品７３に代えて電子部品９２を備えている点、外部端子９３が追加されている点などが異なる。
【００５３】
電子部品９２は、４つの端子Ｐ１〜Ｐ４を有する部品であり、例えばＩＣなどである。この場合、電子部品９２は、製品動作状態において、半導体チップ３のパッド６、８４と、半導体チップ８３のパッド１５および外部端子９３との間に介在するように接続される必要がある。電子部品９２の端子Ｐ４は、配線９４を介して外部端子９３に接続されている。この場合、端子Ｐ２、Ｐ３が電子部品９２の一方の端子に相当し、端子Ｐ１、Ｐ４が他方の端子に相当する。
【００５４】
上記各構成によれば、検査対象となるパッドに接続される電子部品が３つ以上の端子を有するものである場合でも、第１の実施形態と同様の作用および効果が得られる。なお、上記各構成に対し、さらに電子部品の端子数が増加する場合でも、その増加する端子に対応させたスイッチなどを上記構成の場合と同様に追加することで、第１の実施形態と同様の作用および効果が得られる。
【００５５】
（第６の実施形態）
上記各実施形態では、検査対象チップと、それに対応する検査機構搭載チップとが１つずつ設けられた構成を例に説明していたが、これに限らずともよい。すなわち、複数の検査対象チップと、それに対応する１つの検査機構搭載チップとが設けられた構成や、１つの検査対象チップと、それに対応する複数の検査機構搭載チップとが設けられた構成や、複数の検査対象チップと、それに対応する複数の検査対象チップとが設けられた構成などであってもよい。このような場合、例えば、図８〜図１０に示すような構成を採用することができる。
【００５６】
図８に示す半導体集積回路装置１０１は、検査対象チップである半導体チップ１０２、１０３、検査機構搭載チップである半導体チップ１０４、電子部品１８、４２などを備えている。半導体チップ１０２、１０３は、図１などに示した半導体チップ３と同様の構成である。半導体チップ１０４は、半導体チップ１０２、１０３の各パッドを通じた検査を行うための検査機構を備えた構成である。
【００５７】
半導体チップ１０４が備える検査機構は、図１に示した半導体チップ４、図２に示した半導体チップ４４が備える検査機構と同様の構成である。ただし、この場合、半導体チップ１０２のパッド５、６の検査を行うための共通線２７と、半導体チップ１０３のパッド５、６の検査とを行うための共通線２７とは、互いに共通接続されている。そして、その共通接続された共通線２７は、１つの検査用外部端子２０に接続されている。
【００５８】
図９に示す半導体集積回路装置１１１は、検査対象チップである半導体チップ１１２、検査機構搭載チップである半導体チップ１１３、１１４、電子部品１８、４２などを備えている。半導体チップ１１２は、図８に示した半導体チップ１０２、１０３が一つのチップにまとめられたものに相当する。半導体チップ１１３は、図２に示した半導体チップ４４が備える構成に加え、パッド１１５が追加されたものである。半導体チップ１１４は、図１に示した半導体チップ４と同様の構成である。
【００５９】
この場合、半導体チップ１１３のパッド１１５と、半導体チップ１１４の検査用パッド１９とは、配線１１６を介して接続されている。従って、上記構成によっても、図８に示した構成と同様に、共通接続された共通線２７が１つの検査用外部端子２０に接続されている。
【００６０】
図１０に示す半導体集積回路装置１２１は、検査対象チップである半導体チップ１２２、１２３、検査機構搭載チップである半導体チップ１２４、１２５、電子部品１８、４２などを備えている。半導体チップ１２２、１２３は、図８に示した半導体チップ１０２、１０３と同様の構成である。半導体チップ１２４、１２５は、図９に示した半導体チップ１１３、１１４と同様の構成である。このような構成によっても、図８、図９に示した構成と同様に、共通接続された共通線２７が１つの検査用外部端子２０に接続されている。
【００６１】
以上説明した本実施形態によれば、検査対象チップや検査機構搭載チップが１つのパッケージ２に複数個搭載される構成であっても、検査用の外部端子の数をむやみに増やすことなく、第１の実施形態と同様の作用および効果が得られる。
【００６２】
（第７の実施形態）
以下、本発明の第７の実施形態について図１１〜図１３を参照して説明する。
図１１に示す本実施形態の半導体集積回路装置１３１は、図３に示した第３の実施形態の半導体集積回路装置５１に対し、半導体チップ５２に代えて半導体チップ１３２（検査機構搭載チップに相当）を備えている点、検査用外部端子５３が削除されている点などが異なる。半導体チップ１３２は、半導体チップ５２に対し、検査用パッド１９ａが削除されている点と、スイッチＳｖ、Ｓｇが追加されている点とが異なる。
【００６３】
この場合、共通線２７ａは、スイッチＳｖ（第８スイッチに相当）を介して半導体チップ１３２内部の電源電圧が与えられる電源線１３３に接続されるとともに、スイッチＳｇ（第９スイッチに相当）を介して半導体チップ１３２内部のグランド電位が与えられるグランド線１３４に接続されている。スイッチＳｖ、Ｓｇは、いずれもＭＯＳトランジスタなどの半導体スイッチング素子により構成されている。スイッチＳｖ、Ｓｇのオン／オフは、制御回路３１から与えられる切替信号に基づいて制御される。
【００６４】
このような構成の半導体集積回路装置１３１は、第３の実施形態の半導体集積回路装置５１と同様の検査を実施することができる。以下、その検査の一例について、図１２および図１３を参照しながら説明する。なお、図１２および図１３では、スイッチＳ１〜Ｓ９、Ｓ１ａ〜Ｓ５ａ、ＳｖおよびＳｇは、そのオン／オフを表現するため、スイッチのシンボルで表している。
【００６５】
（１）電子部品１８の特性／機能検査
この場合、制御回路３１は、次のように各スイッチの動作を制御する。すなわち、制御回路３１は、スイッチＳ４、Ｓ５ａ（またはＳ４ａ、Ｓ５）をオンにするとともに、共通線２７、２７ａに接続される他のスイッチを全てオフにする。また、制御回路３１は、スイッチＳ８、Ｓ９をオフにする。なお、この場合、スイッチＳ６、Ｓ７は、オンおよびオフのいずれでもよい。また、制御回路３１は、スイッチＳｖをオフにするとともにスイッチＳｇをオンにする。
【００６６】
このような切替状態とした上で、検査用外部端子２０に高電位電圧を与える。これにより、電子部品１８の一方の端子にＨレベルの電圧（例えば５Ｖ）が印加され、他方の端子にＬレベルの電圧（例えば０Ｖ）が印加される。このとき、検査用外部端子２０を通じて流れる電流を測定すれば、その電流値および印加した電圧値から電子部品１８の抵抗値を測定することができる。
【００６７】
（２）パッド間および配線間のリークチェック
例えば、「パッド６、７間および配線１２、１３間のリークチェック」と「パッド５、６間、配線１１、１２間およびパッド８、９間のリークチェック」とをまとめて実施する場合、制御回路３１は、次のように各スイッチの動作を制御する。すなわち、制御回路３１は、スイッチＳ１ａ、Ｓ２およびＳ３ａ（またはＳ１、Ｓ２ａおよびＳ３）をオンにするとともに、共通線２７、２７ａに接続される他のスイッチを全てオフにする。また、制御回路３１は、スイッチＳ６、Ｓ７およびＳ９をオフにする。なお、この場合、スイッチＳ８は、オンおよびオフのいずれでもよい。
【００６８】
このような切替状態とした上で、検査用外部端子２０に高電位電圧を与える。これにより、パッド６、７（配線１２、１３）の一方にＨレベルの電圧が印加され、他方にＬレベルの電圧が印加される。また、パッド５、６（配線１１、１２）の一方にＨレベルの電圧が印加され、他方にＬレベルの電圧が印加される。このとき、検査用外部端子２０を通じて流れる電流を測定すれば、パッド６、７間および配線１２、１３間における漏れ電流の検査（リークチェック）と、パッド５、６間、配線１１、１２間およびパッド８、９間における漏れ電流の検査とを行うことができる。
【００６９】
（第８の実施形態）
以下、本発明の第８の実施形態について図１４〜図１６を参照して説明する。
図１４に示す本実施形態の半導体集積回路装置１４１は、図３に示した第３の実施形態の半導体集積回路装置５１に対し、半導体チップ５２に代えて半導体チップ１４２（検査機構搭載チップに相当）を備えている点などが異なる。
【００７０】
半導体チップ１４２は、半導体チップ５２に対し、スイッチＳ１ａ、Ｓ２、Ｓ３ａ、Ｓ４ａおよびＳ５が削除されている点が異なる。この場合、半導体チップ３の互いに隣り合う２つの信号端子（パッド５、６およびパッド６、７）に配線を介して接続される２つ端子（パッド８、９およびパッド９、１０）のうち、一方はスイッチを介して共通線２７に接続されており、他方はスイッチを介して共通線２７ａに接続されている。また、電子部品１８の各端子に接続される２つの端子（パッド１４、１５）のうち、一方はスイッチを介して共通線２７に接続されており、他方はスイッチを介して共通線２７ａに接続されている。
【００７１】
このような構成の半導体集積回路装置１４１は、第３の実施形態の半導体集積回路装置５１と同様の検査を実施することができる。以下、その検査の一例について、図１５および図１６を参照しながら説明する。なお、図１５および図１６は、図１２および図１３と同様に、各スイッチをスイッチのシンボルで表している。
【００７２】
（１）電子部品１８の特性／機能検査
この場合、制御回路３１は、次のように各スイッチの動作を制御する。すなわち、制御回路３１は、スイッチＳ４、Ｓ５ａをオンにするとともに、共通線２７、２７ａに接続される他のスイッチを全てオフにする。また、制御回路３１は、スイッチＳ８、Ｓ９をオフにする。なお、この場合、スイッチＳ６、Ｓ７は、オンおよびオフのいずれでもよい。
【００７３】
このような切替状態とした上で、検査用外部端子２０、５３の一方（図１５では検査用外部端子２０）に高電位電圧を与えるとともに、他方（図１５では検査用外部端子５３）に低電位電圧を与える。これにより、電子部品１８の一方の端子にＨレベルの電圧（例えば５Ｖ）が印加され、他方の端子にＬレベルの電圧（例えば０Ｖ）が印加される。このとき、検査用外部端子２０、５３を通じて流れる電流を測定すれば、その電流値および印加した電圧値から電子部品１８の抵抗値を測定することができる。
【００７４】
（２）パッド間および配線間のリークチェック
例えば、「パッド６、７間および配線１２、１３間のリークチェック」と「パッド５、６間、配線１１、１２間およびパッド８、９間のリークチェック」とをまとめて実施する場合、制御回路３１は、次のように各スイッチの動作を制御する。すなわち、制御回路３１は、スイッチＳ１、Ｓ２ａおよびＳ３をオンにするとともに、共通線２７、２７ａに接続される他のスイッチを全てオフにする。また、制御回路３１は、スイッチＳ６、Ｓ７およびＳ９をオフにする。なお、この場合、スイッチＳ８は、オンおよびオフのいずれでもよい。
【００７５】
このような切替状態とした上で、検査用外部端子２０、５３の一方（図１６では検査用外部端子５３）に高電位電圧を与えるとともに、他方（図１６では検査用外部端子２０）に低電位電圧を与える。これにより、パッド６、７（配線１２、１３）の一方にＨレベルの電圧が印加され、他方にＬレベルの電圧が印加される。また、パッド５、６（配線１１、１２）の一方にＨレベルの電圧が印加され、他方にＬレベルの電圧が印加される。このとき、検査用外部端子２０、５３を通じて流れる電流を測定すれば、パッド６、７間および配線１２、１３間における漏れ電流の検査（リークチェック）と、パッド５、６間、配線１１、１２間およびパッド８、９間の漏れ電流の検査とを行うことができる。
【００７６】
以上説明したように、本実施形態の構成によっても、第３の実施形態の半導体集積回路装置５１と同様の検査を実施することができる。しかも、本実施形態では、第３の実施形態に比べ、検査機構搭載チップにおけるスイッチの数が少なくなっている。そのため、スイッチを構成する素子やスイッチを制御する制御回路３１の構成（切替信号を出力するための構成など）を減らすことができ、その結果、コストダウンを図ることができる。
【００７７】
なお、ここでは、スイッチＳ１〜Ｓ４およびＳ１ａ〜Ｓ４ａのうち、スイッチＳ１ａ、Ｓ２、Ｓ３ａ、Ｓ４ａおよびＳ５を削除した構成を例に説明したが、削除するスイッチは次のように変更することが可能である。すなわち、少なくとも電子部品１８の検査を実施可能にする場合、下記「Ａ」の条件を満たすように削除するスイッチを決定すればよい。また、少なくともパッド間および配線間のリークチェックを実施可能にする場合、下記「Ｂ」の条件を満たすように削除するスイッチを決定すればよい。従って、例えば、スイッチＳ１、Ｓ２ａ、Ｓ３、Ｓ４およびＳ５ａを削除した構成でもよい。
【００７８】
「Ａ」電子部品１８の各端子に接続される２つの端子（パッド１４、１５）のうち、一方がスイッチを介して共通線２７に接続されており、他方がスイッチを介して共通線２７ａに接続されている。
「Ｂ」半導体チップ３の互いに隣り合う２つの信号端子（パッド５、６およびパッド６、７）に配線（１１〜１３）を介して接続される２つの端子（パッド８、９およびパッド９、１０）のうち、一方がスイッチを介して共通線２７に接続されており、他方がスイッチを介して共通線２７ａに接続されている。
【００７９】
（第９の実施形態）
以下、本発明の第９の実施形態について図１７を参照して説明する。
図１１に示す本実施形態の半導体集積回路装置１５１は、図１１に示した第７の実施形態の半導体集積回路装置１３１に対し、半導体チップ１３２に代えて半導体チップ１５２（検査機構搭載チップに相当）を備えている点などが異なる。半導体チップ１５２は、半導体チップ１３１に対し、スイッチＳ１ａ、Ｓ２、Ｓ３ａ、Ｓ４ａ、Ｓ５が削除されている点が異なる。
【００８０】
なお、この場合も、第８の実施形態の半導体チップ１４２と同様に削除するスイッチを変更することが可能である。このような構成の半導体集積回路装置１５１によっても、第７の実施形態の半導体集積回路装置１３１と同様の検査を実施することができる上、第８の実施形態の半導体集積回路装置１４１と同様にコストダウンを図ることができる。
【００８１】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
共通線２７、２７ａと電子部品１８、４２、６２、７３、９２の一方の端子が接続されるパッド１４、８８（第２端子）との間を開閉するスイッチＳ４、Ｓ８２（第３スイッチ）は、検査対象のパッド６、８４に対する電圧または電流の印加が許容される場合、電子部品１８、４２、６２、７３、９２の検査を実施する必要が無い場合などには、必ずしも設ける必要はない。
【００８２】
共通線２７、２７ａと電子部品１８、６２、７３、９２の他方の端子が接続されるパッド１５、７４（信号端子）との間を開閉するスイッチＳ５、Ｓ７１（第４スイッチ）は、電子部品１８、６２、７３、９２の検査を実施する必要が無い場合などには、必ずしも設ける必要はない。なお、スイッチＳ５、Ｓ７１を設けない場合、パッド１５、７４と内部回路との間を開閉するスイッチＳ８、Ｓ７２を省略することができる。この場合、パッド１５、７４を内部回路に直接接続すればよい。
【００８３】
上記各実施形態では、出力バッファ２８〜３０の周辺に検査機構を設けた構成を例示したが、これに限らずともよく、例えば、検査機構搭載チップにおいて、入力バッファ、入出力バッファなどの周辺に検査機構が設けられた構成であってもよい。
【符号の説明】
【００８４】
図面中、１、４１、５１、６１、７１、８１、９１、１０１、１１１、１２１、１３１、１４１、１５１は半導体集積回路装置、２はパッケージ、３、８２、１０２、１０３、１１２、１２２、１２３は半導体チップ（検査対象チップ）、４、４４、５２、６３、７２、８３、１０４、１１３、１１４、１２４、１２５、１３２、１４２、１５２は半導体チップ（検査機構搭載チップ）、６、８４はパッド（信号端子、検査対象信号端子）、９、８７はパッド（第１端子）、１１〜１３、１７、４６は配線、１４、８８はパッド（第２端子）、１８、４２、６２、７３、９２は電子部品、２０、５３は検査用外部端子、２７、２７ａは共通線、３１は制御回路（スイッチ制御部）、Ｓ２、Ｓ２ａ、Ｓ８１はスイッチ（第１スイッチ）、Ｓ９、Ｓ８３はスイッチ（第２スイッチ）を示す。
【図１】
2015004663.tif 000003
【図２】
2015004663.tif 000004
【図３】
2015004663.tif 000005
【図４】
2015004663.tif 000006
【図５】
2015004663.tif 000007
【図６】
2015004663.tif 000008
【図７】
2015004663.tif 000009
【図８】
2015004663.tif 000010
【図９】
2015004663.tif 000011
【図１０】
2015004663.tif 000012
【図１１】
2015004663.tif 000013
【図１２】
2015004663.tif 000014
【図１３】
2015004663.tif 000015
【図１４】
2015004663.tif 000016
【図１５】
2015004663.tif 000017
【図１６】
2015004663.tif 000018
【図１７】
2015004663.tif 000019