(57)【要約】【課題】画素回路１においてリーク電流が流れることを抑制する。【解決手段】画素回路１は、トランジスタＴ１Ｒ、・・・Ｔ２Ｂのうち隣接する２つのトランジスタの間に配置されているコントロールゲート電極１３０、・・・１３５を備える。前記隣接する２つのトランジスタを構成するソース電極およびドレイン電極のうちコントロールゲート電極側に位置する第１、第２の電極、有機半導体膜８２のうち第１、第２の電極の間の領域、およびコントロールゲート電極１３０、・・・１３５は、コントロールゲート電極毎に、絶縁用トランジスタ１４０、・・・１４５を構成する。このため、制御回路７０が制御信号をコントロールゲート電極１３０、・・・１３５に与えることにより、絶縁用トランジスタ１４０、・・・１４４をオフする。【選択図】図１
2015050246.tif 000002
【特許請求の範囲】
【請求項１】
基板（８０）と、
前記基板上にて電気絶縁材料によって膜状に形成されている絶縁膜（８１）と、
前記絶縁膜に沿ってライン状に形成されている有機半導体膜（８２）と、
前記絶縁膜に対して前記有機半導体膜の反対側に配置されて、それぞれ間隔を空けて並べられている複数のゲート電極（１００Ｒ、１０１Ｒ、１００Ｇ、１０１Ｇ、１００Ｂ、１０１Ｂ）と、
前記有機半導体膜に対してその厚み方向に配置されて前記ゲート電極毎に前記ゲート電極を挟んで互いに対向するように設けられているソース電極（１１０、１１２、１１４、１１６、１１８、１２０）およびドレイン電極（１１１、１１３、１１５、１１７、１１９、１２１）と、を備え、
前記有機半導体膜のうち前記ソース電極および前記ドレイン電極の間の領域、前記ゲート電極、前記ソース電極、および前記ドレイン電極は、前記ゲート電極毎に第１トランジスタ（Ｔ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇ、Ｔ１Ｂ、Ｔ２Ｂ）をそれぞれ構成しており、
前記ゲート電極毎の第１トランジスタのうち隣接する２つの前記第１トランジスタの間に配置されて、かつ前記絶縁膜に対して前記有機半導体膜の反対側に配置されているコントロールゲート電極（１３０、１３１、１３２、１３３、１３４、１３５）を備え、
前記隣接する２つの第１トランジスタをそれぞれ構成する前記ソース電極および前記ドレイン電極のうち前記コントロールゲート電極側に位置する第１、第２の電極、前記有機半導体膜のうち前記第１、第２の電極の間の領域、および前記コントロールゲート電極は、前記コントロールゲート電極毎に、第２トランジスタ（１４０、１４１、１４２、１４３、１４４、１４５）を構成することを特徴とする有機半導体装置。
【請求項２】
前記第２トランジスタ毎に前記コントロールゲート電極に対して前記第２トランジスタをオフするための第１ゲート電圧を付与する制御回路（７０）を備えることを特徴とする請求項１に記載の有機半導体装置。
【請求項３】
前記制御回路は、前記第２トランジスタ毎の前記コントロールゲート電極に対して、前記第１ゲート電圧と、前記第２トランジスタをオンするための第２ゲート電圧とを交互に付与するものであることを特徴とする請求項２に記載の有機半導体装置。
【請求項４】
前記制御回路が前記第２トランジスタ毎の前記コントロールゲート電極に前記第１ゲート電圧を付与することにより、前記コントロールゲート電極の電位が前記隣接する２つの第１トランジスタの各々の電極の電位のうち最も高い電位に対して所定のオフセット値を加えた電位になることを特徴とする請求項３に記載の有機半導体装置。
【請求項５】
前記制御回路が前記第２トランジスタ毎の前記コントロールゲート電極に前記第２ゲート電圧を付与することにより、前記コントロールゲート電極の電位が前記隣接する２つの第１トランジスタの各々の電極の電位のうち最も低い電位に対して所定のオフセット値を減じた電位になることを特徴とする請求項３または４に記載の有機半導体装置。
【請求項６】
前記複数のゲート電極は、それぞれ、前記有機半導体膜の長手方向にそれぞれ間隔を空けて並べられており、
前記ゲート電極毎の前記ソース電極および前記ドレイン電極は、前記有機半導体膜の長手方向に間隔を空けて並べられていることを特徴とする請求項１ないし５のいずれか１つに記載の有機半導体装置。
【請求項７】
前記コントロールゲート電極において前記長手方向に直交し、かつ厚み方向に直交する幅方向の寸法は、前記有機半導体膜の前記幅方向の寸法よりも大きいことを特徴とする請求項１ないし６のいずれか１つに記載の有機半導体装置。
【請求項８】
前記有機半導体膜がデプレッション型であることを特徴とする請求項１ないし７のいずれか１つに記載の有機半導体装置。
【請求項９】
前記有機半導体膜は結晶の方位が揃っている膜であることを特徴とする請求項１ないし８のいずれか１つに記載の有機半導体装置。
【請求項１０】
前記有機半導体膜は、Ｐ型半導体であることを特徴とする請求項１ないし９のいずれか１つに記載の有機半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機半導体装置に関するものである。
【背景技術】
【０００２】
従来、有機半導体装置において、基板と、基板上に配置されて複数のトランジスタを構成する有機半導体層と、複数のトランジスタをトランジスタ毎に分離するために、複数のトランジスタをトランジスタ毎に囲むように形成されているガード電極とを備えるものがある（例えば、特許文献１参照）。
【０００３】
このものにおいては、ガード電極に電圧が印加されることにより、有機半導体層に空乏層をトランジスタ毎に形成して複数のトランジスタそれぞれを互いに絶縁することになる。これにより、隣接するトランジスタの間でリーク電流が流れることを抑制することができる。
【０００４】
また、特許文献２では、有機半導体層に形成された複数のトランジスタをトランジスタ毎に分離するために、有機半導体層においてトランジスタ毎にパターニングを行うことが提案されている。具体的には、有機半導体層においてトランジスタを囲む溝をレーザによってトランジスタ毎に設けることになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００３−５０８７９７号公報
【特許文献２】特開２０１０−２３９１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特許文献１の有機半導体装置では、ガード電極によって複数のトランジスタそれぞれをトランジスタ毎に囲むことができれば、複数のトランジスタそれぞれを互いに絶縁することができる。しかし、実際には、複数のトランジスタそれぞれをトランジスタ毎にガード電極によって完全に囲むことができない場合がある。この場合、隣接するトランジスタの間でリーク電流が流れてしまう場合がある。
【０００７】
また、有機半導体層が熱に弱く、特許文献２のようにトランジスタ毎にパターニングを行うために有機半導体層にレーザを照射すると、このレーザによって有機半導体層が容易に焼失したり、焼失しないまでも、半導体層が熱によるダメージを受け、特性が劣化してしまう。このため、有機半導体層においてトランジスタ毎に正確にパターニングを行うことが難しい。これに加えて、有機半導体層以外のゲート絶縁膜にもレーザによってダメージを与える恐れがある。このため、有機半導体を安定してパターニングを行うことが難しい。
【０００８】
本発明は上記点に鑑みて、リーク電流が流れることを抑制した高性能な有機半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、基板（８０）と、基板上にて電気絶縁材料によって膜状に形成されている絶縁膜（８１）と、絶縁膜に沿ってライン状に形成されている有機半導体膜（８２）と、絶縁膜に対して有機半導体膜の反対側に配置されて、それぞれ間隔を空けて並べられている複数のゲート電極（１００Ｒ、１０１Ｒ、１００Ｇ、１０１Ｇ、１００Ｂ、１０１Ｂ）と、有機半導体膜に対してその厚み方向に配置されてゲート電極毎にゲート電極を挟んで互いに対向するように設けられているソース電極（１１０、１１２、１１４、１１６、１１８、１２０）およびドレイン電極（１１１、１１３、１１５、１１７、１１９、１２１）と、を備え、有機半導体膜のうちソース電極およびドレイン電極の間の領域、ゲート電極、ソース電極、およびドレイン電極は、ゲート電極毎に第１トランジスタ（Ｔ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇ、Ｔ１Ｂ、Ｔ２Ｂ）をそれぞれ構成しており、ゲート電極毎の第１トランジスタのうち隣接する２つの第１トランジスタの間に配置されて、かつ絶縁膜に対して有機半導体膜の反対側に配置されているコントロールゲート電極（１３０、１３１、１３２、１３３、１３４、１３５）を備え、隣接する２つの第１トランジスタをそれぞれ構成するソース電極およびドレイン電極のうちコントロールゲート電極側に位置する第１、第２の電極、有機半導体膜のうち第１、第２の電極の間の領域、およびコントロールゲート電極は、コントロールゲート電極毎に、第２トランジスタ（１４０、１４１、１４２、１４３、１４４、１４５）を構成することを特徴とする。
【００１０】
請求項１に記載の発明によれば、コントロールゲート電極の電位を制御して第２トランジスタをオフすれば、隣接する２つの第１トランジスタの間でリーク電流が流れることを抑制することができる。したがって、リーク電流が流れることを抑制した高性能な有機半導体装置を提供することができる。
【００１１】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態におけるディスプレイの正面図である。
【図２】第１実施形態における画素回路の電気回路図である。
【図３】図２の画素回路の構造を示す正面図である。
【図４】図３中のIV−IVの断面図である。
【図５】図３の画素回路の作動を説明するためのタイミングチャートである。
【図６】図３の画素回路の作動を説明するための電気回路図である。
【図７】図３の画素回路の作動を説明するための電気回路図である。
【図８】本発明の第２実施形態における画素回路の作動を説明するためのタイミングチャートである。
【図９】図８の画素回路の作動を説明するための電気回路図である。
【図１０】本発明の第３実施形態における画素回路の作動を説明するためのタイミングチャートである。
【図１１】図１０の画素回路の作動を説明するための電気回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００１４】
（第１実施形態）
以下、図１〜図３に基づいて本発明に係る有機半導体装置が適用されるディスプレイ１の本第１実施形態について説明する。
【００１５】
ディスプレイ１は、図１に示すように、複数の画素回路２がマトリックス状に配置されている。複数の画素回路２は、有機ＥＬ素子１０、２０、３０、および駆動回路４０、５０、６０を備える。有機ＥＬ素子１０は、赤色光を発生する有機ＥＬ素子である。有機ＥＬ素子２０は、緑色光を発生する有機ＥＬ素子である。有機ＥＬ素子３０は、青色光を発生する有機ＥＬ素子である。駆動回路４０は、有機ＥＬ素子１０を制御する駆動回路である。駆動回路５０は、有機ＥＬ素子２０を制御する駆動回路である。駆動回路６０は、有機ＥＬ素子３０を制御する駆動回路である。
【００１６】
次に、本実施形態の画素回路２の回路構成について図２を参照して説明する。
【００１７】
駆動回路４０は、トランジスタＴ１Ｒ、Ｔ２Ｒ、およびコンデンサＣＲを備えている。トランジスタＴ１Ｒのソース電極には、信号線Ｖｓｉｇを通して制御回路７０が接続されている。トランジスタＴ１Ｒのゲート電極には、ゲート線ＶｇＲを介して制御回路７０が接続されている。トランジスタＴ１Ｒのドレイン電極とトランジスタＴ２Ｒのゲート電極とは接続されている。トランジスタＴ２Ｒのソース電極は電源Ｖｃｃに接続されている。コンデンサＣＲは、トランジスタＴ２Ｒのソース電極とゲート電極との間に接続されている。トランジスタＴ２Ｒのドレイン電極には、有機ＥＬ素子１０のアノード電極が接続されて、有機ＥＬ素子１０のカソード電極がグランドに接続されている。
【００１８】
駆動回路５０は、トランジスタＴ１Ｇ、Ｔ２Ｇ、およびコンデンサＣＧを備えている。駆動回路６０は、トランジスタＴ１Ｂ、Ｔ２Ｂ、およびコンデンサＣＢを備えている。
【００１９】
駆動回路５０、６０は、制御対象である有機ＥＬ素子が相違するだけで、駆動回路４０と同一の回路構成を有している。このため、駆動回路５０、６０の回路構成の説明を簡素化する。
【００２０】
ここで、トランジスタＴ１Ｇ、Ｔ１Ｂは、トランジスタＴ１Ｒに対応し、トランジスタＴ２Ｇ、Ｔ２Ｂは、トランジスタＴ２Ｒに対応し、コンデンサＣＧ、ＣＢは、コンデンサＣＲに対応する。トランジスタＴ１Ｇのゲート電極には、ゲート線ＶｇＧを介して制御回路７０が接続されている。トランジスタＴ１Ｂのゲート電極には、ゲート線ＶｇＢを介して制御回路７０が接続されている。
【００２１】
次に、本実施形態の画素回路２の構造について説明する。
【００２２】
有機ＥＬ素子１０、２０、３０および駆動回路４０、５０、６０は、それぞれ基板８０（図４参照）上に搭載されて構成されている。有機ＥＬ素子１０は、赤色光を発生する発光層１１、アノード電極１２、カソード電極１３を備える。有機ＥＬ素子２０は、緑色光を発生する発光層２１、アノード電極２２、カソード電極２３を備える。有機ＥＬ素子３０は、青色光を発生する発光層３１、アノード電極３２、カソード電極３３を備える。駆動回路４０、５０、６０は、基板８０の面方向（図３中上下方向）に配列されている。以下、本実施形態における駆動回路４０、５０、６０の構造の詳細について図４を参照して説明する。
【００２３】
絶縁膜８１は、基板８０の一面上に電気絶縁材料によって薄膜状に形成されている。有機半導体層８２は、絶縁膜８１に対して基板８０に対して反対側にライン状に形成されている。本実施形態の有機半導体層８２は、塗布結晶化法などの方法で結晶性が高く、結晶方位が揃っている半導体膜である。
【００２４】
絶縁膜８１および基板８０の間には、トランジスタＴ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇ、Ｔ１Ｂ、Ｔ２Ｂのゲート電極１００Ｒ、１０１Ｒ、１００Ｇ、１０１Ｇ、１００Ｂ、１０１Ｂが配置されている。ゲート電極１００Ｒ、１０１Ｒ、１００Ｇ、１０１Ｇ、１００Ｂ、１０１Ｂは、有機半導体層８２の長手方向一方側から他方側に向けて、１００Ｒ→１０１Ｒ→１００Ｇ→１０１Ｇ→１００Ｂ→１０１Ｂの順に並べられている。
【００２５】
有機半導体層８２に対して絶縁膜８１の反対側には、ソース電極１１０、ドレイン電極１１１、ソース電極１１２、およびドレイン電極１１３が配置されている。ソース電極１１０、ドレイン電極１１１、ソース電極１１２、ドレイン電極１１３は、有機半導体層８２の長手方向一方側から他方側に向けて、１１０→１１１→１１２→１１３の順に並べられている。
【００２６】
ソース電極１１０、ドレイン電極１１１は、ゲート電極１００Ｒを挟むように有機半導体層８２の長手方向に並べられている。ソース電極１１０、ドレイン電極１１１、ゲート電極１００Ｒ、および有機半導体層８２のうちソース電極１１０およびドレイン電極１１１の間の領域は、トランジスタＴ１Ｒを構成する。
【００２７】
ソース電極１１２、ドレイン電極１１３は、ゲート電極１０１Ｒを挟むように有機半導体層８２の長手方向に並べられている。ソース電極１１２、ドレイン電極１１３、ゲート電極１０１Ｒ、および有機半導体層８２のうちソース電極１１２およびドレイン電極１１３の間の領域は、トランジスタＴ２Ｒを構成する。
【００２８】
有機半導体層８２に対して絶縁膜８１の反対側においてドレイン電極１１３に対して有機半導体層８２の長手方向他方側（図４中右側）には、ソース電極１１４、ドレイン電極１１５、ソース電極１１６、およびドレイン電極１１７が配置されている。ソース電極１１４、ドレイン電極１１５、ソース電極１１６、およびドレイン電極１１７は、有機半導体層８２の長手方向一方側から他方側に向けて、１１４→１１５→１１６→１１７の順に並べられている。
【００２９】
ソース電極１１４、ドレイン電極１１５、ゲート電極１００Ｇ、および有機半導体層８２のうちソース電極１１４およびドレイン電極１１５の間の領域は、トランジスタＴ１Ｇを構成する。ソース電極１１６、ドレイン電極１１７、ゲート電極１０１Ｇ、および有機半導体層８２のうちソース電極１１６およびドレイン電極１１７の間の領域は、トランジスタＴ２Ｇを構成する。
【００３０】
有機半導体層８２に対して絶縁膜８１の反対側においてドレイン電極１１７に対して有機半導体層８２の長手方向他方側（図４中右側）には、ソース電極１１８、ドレイン電極１１９、ソース電極１２０、およびドレイン電極１２１が配置されている。ソース電極１１８、ドレイン電極１１９、ソース電極１２０、およびドレイン電極１２１は、有機半導体層８２の長手方向一方側から他方側に向けて、１１８→１１９→１２０→１２１の順に並べられている。
【００３１】
ソース電極１１８、ドレイン電極１１９、ゲート電極１００Ｂ、および有機半導体層８２のうちソース電極１１８およびドレイン電極１１９の間の領域は、トランジスタＴ１Ｂを構成する。ソース電極１２０、ドレイン電極１２１、ゲート電極１０１Ｂ、および有機半導体層８２のうちソース電極１２０およびドレイン電極１２１の間の領域は、トランジスタＴ２Ｂを構成する。
【００３２】
このように有機半導体層８２の厚み方向において、ソース電極１１０、ドレイン電極１１１、・・・およびドレイン電極１２１が配置されている。この配置されているソース電極１１０・・・・、ドレイン電極１２１と、ゲート電極１００Ｒ、・・・１０１Ｂと、有機半導体層８２とによって、トランジスタＴ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇ、Ｔ１Ｂ、Ｔ２Ｂが構成されている。
【００３３】
また、絶縁膜８１および基板８０の間には、コントロールゲート電極１３０、１３１、１３２、１３３、１３４、１３５が配置されている。
【００３４】
コントロールゲート電極１３０は、ゲート電極１００Ｒ、１０１Ｒの間に配置されている。コントロールゲート電極１３０、ドレイン電極１１１、ソース電極１１２、および、有機半導体層８２のうちドレイン電極１１１およびソース電極１１２の間の領域は、絶縁用トランジスタ１４０を構成する。
【００３５】
コントロールゲート電極１３１は、ゲート電極１０１Ｒ、１００Ｇの間に配置されている。コントロールゲート電極１３１、ドレイン電極１１３、ソース電極１１４、および、有機半導体層８２のうちドレイン電極１１３およびソース電極１１４の間の領域は、絶縁用トランジスタ１４１を構成する。
【００３６】
コントロールゲート電極１３２は、ゲート電極１００Ｇ、１０１Ｇの間に配置されている。コントロールゲート電極１３２、ドレイン電極１１５、ソース電極１１６、および、有機半導体層８２のうちドレイン電極１１５およびソース電極１１６の間の領域は、絶縁用トランジスタ１４２を構成する。
【００３７】
コントロールゲート電極１３３は、ゲート電極１０１Ｇ、１００Ｂの間に配置されている。コントロールゲート電極１３３、ドレイン電極１１７、ソース電極１１８、および、有機半導体層８２のうちドレイン電極１１７およびソース電極１１８の間の領域は、絶縁用トランジスタ１４３を構成する。
【００３８】
コントロールゲート電極１３４は、ゲート電極１００Ｂ、１０１Ｂの間に配置されている。コントロールゲート電極１３４、ドレイン電極１１９、ソース電極１２０、および、有機半導体層８２のうちドレイン電極１１９およびソース電極１２０の間の領域は、絶縁用トランジスタ１４４を構成する。なお、コントロールゲート電極１３５は、ゲート電極１０１Ｂと第１のゲート電極（図示省略）との間に配置されている。
【００３９】
ここで、コントロールゲート電極１３０、１３１、１３２、１３３、１３４、１３５は、それぞれ絶縁用ゲート線ＶｇＩＳＯを通して制御回路７０に接続されている。
【００４０】
本実施形態では、コントロールゲート電極１３０、・・・１３５における幅方向の寸法は、有機半導体膜８２の幅方向の寸法よりも大きくなっている。幅方向とは、有機半導体膜８２においてその長手方向に直交し、かつ厚み方向に直交する方向である。
【００４１】
なお、本実施形態の有機半導体層８２はＰ型のデプレッション型の半導体を構成している。
【００４２】
次に、本実施形態のディスプレイ１の作動について説明する。
【００４３】
制御回路７０は、ディスプレイ１を構成する複数の画素回路２を１つずつ制御する。そして、複数の画素回路２のうち最後の画素回路２の制御が終了すると、制御回路７０は、再び、最初の画素回路２の制御を実施する。その後、制御回路７０は、順次、複数の画素回路２を１つずつ制御する。このような制御回路７０による複数の画素回路２の制御を繰り返す。このとき、制御回路７０は、複数の画素回路２のそれぞれを一定周期にて間欠的に制御することになる。
【００４４】
ここで、制御回路７０が複数の画素回路２のそれぞれを間欠的に制御する周期を垂直同期期間とする。制御回路７０が複数の画素回路２をそれぞれ制御する期間を水平同期期間とする。
【００４５】
本実施形態では、制御回路７０が画素回路２を構成する駆動回路４０、５０、６０を駆動回路２毎に時分割で制御する。以下、制御回路７０が駆動回路４０、５０を制御する具体例について図５、図６、図７を参照して説明する。
【００４６】
図５（ａ）はゲート線ＶｇＲの信号レベルのタイミングチャート、図５（ｂ）はゲート線ＶｇＧの信号レベルのタイミングチャート、図５（ｃ）は信号線Ｖｓｉｇの信号レベルのタイミングチャートである。図５（ｄ）は信号線ＶｇＩＳＯの信号レベルのタイミングチャートである。Ｔ（Ｎ）は、制御回路７０が駆動回路４０を制御する期間である。Ｔ（Ｎ＋１）は制御回路７０が駆動回路５０を制御する期間である。Ｔ（Ｎ＋２）は制御回路７０が駆動回路６０を制御する期間である。
【００４７】
Ｔ１期間はＴ（Ｎ）の前半分の期間であり、Ｔ２期間はＴ（Ｎ）の後半分の期間である。Ｔ１期間およびＴ２期間では、ゲート線ＶｇＲ（ＶｇＧ）の信号レベルがローレベルの電位Ｖｇ２（Ｖｇ２’）に保持されている。Ｔ３期間は、垂直同期期間のうちＴ１期間およびＴ２期間を除いた期間であって、ゲート線ＶｇＲ（ＶｇＧ）の信号レベルがハイレベルの電位Ｖｇ１（Ｖｇ１’）に保持されている。Ｔ３−１期間はＴ（Ｎ＋１）の前半分の期間であり、Ｔ３−２期間はＴ（Ｎ＋１）の後半分の期間である。Ｔ３−３期間はＴ（Ｎ＋２）の前半分の期間であり、Ｔ３−４期間はＴ（Ｎ＋２）の後半分の期間である。
【００４８】
まず、Ｔ１期間（図６（ａ）参照）では、制御回路７０は、信号線Ｖｓｉｇの電位をハイレベルの電位Ｖｓｉｇ１にする。制御回路７０は、ゲート線ＶｇＲの電位をローレベルの電位Ｖｇ２にする。このため、トランジスタＴ１Ｒのゲート電極の電位はローレベルの電位Ｖｇ２になる。したがって、トランジスタＴ１Ｒがオンする。これに伴い、矢印Ａの如く、信号線Ｖｓｉｇ側からトランジスタＴ２Ｒのゲート電極側に電流が流れる。このため、トランジスタＴ２Ｒのゲート電極の電位はハイレベルの電位Ｖｓｉｇ１になる。よって、トランジスタＴ２Ｒがオフする。
【００４９】
このとき、制御回路７０は、ゲート線ＶｇＧの電位をハイレベルの電位Ｖｇ１’にする。このため、トランジスタＴ１Ｇがオフする。このとき、トランジスタＴ２Ｇのゲート電極の電位が中間電位Ｖｓｉｇ４となる。トランジスタＴ２Ｇがオンする。このため、電源Ｖｃｃから矢印Ｄの如く、トランジスタＴ２Ｇおよび有機ＥＬ素子２０を通してグランドに電流が流れる。
【００５０】
次のＴ２期間（図６（ｂ）参照）では、制御回路７０は、ゲート線ＶｇＲの電位をローレベルの電位Ｖｇ２にした状態で、信号線Ｖｓｉｇの電位を中間レベルの電位Ｖｓｉｇ２（＜Ｖｓｉｇ１）にする。このため、トランジスタＴ１Ｒがオンして、矢印Ｂの如く、トランジスタＴ２Ｒのゲート電極側から信号線Ｖｓｉｇ側に電流が流れる。このため、トランジスタＴ２Ｒのゲート電極の電位は中間レベルの電位Ｖｓｉｇ２になる。よって、トランジスタＴ２Ｒがオンする。このため、電源Ｖｃｃから矢印Ｃの如く、トランジスタＴ２Ｒおよび有機ＥＬ素子１０を通してグランドに電流が流れる。
【００５１】
このとき、制御回路７０は、ゲート線ＶｇＧの電位をハイレベルの電位Ｖｇ１’にする。このため、トランジスタＴ１Ｇがオフする。このとき、トランジスタＴ２Ｇがオンして、電源Ｖｃｃから矢印Ｄの如くトランジスタＴ２Ｇおよび有機ＥＬ素子２０を通してグランドに電流が流れる。
【００５２】
次のＴ３−１期間（図６（ｃ）参照）では、制御回路７０は、ゲート線ＶｇＲの電位をハイレベルの電位Ｖｇ１にして、信号線Ｖｓｉｇの電位をハイレベルの電位Ｖｓｉｇ１にする。このため、トランジスタＴ１Ｒがオフして、トランジスタＴ２Ｒのゲート電極の電位は中間レベルの電位Ｖｓｉｇ２に維持される。このため、電源Ｖｃｃから矢印Ｃの如くトランジスタＴ２Ｒおよび有機ＥＬ素子１０を通してグランドに電流が流れる。
【００５３】
このとき、制御回路７０は、ゲート線ＶｇＧの電位をローレベルの電位Ｖｇ２’にする。このため、トランジスタＴ１Ｇがオンする。これに伴い、矢印Ｅの如く、信号線Ｖｓｉｇ側からトランジスタＴ２Ｇのゲート電極側に電流が流れる。このため、トランジスタＴ２Ｇのゲート電極の電位はハイレベルの電位Ｖｓｉｇ１になる。よって、トランジスタＴ２Ｇがオフする。
【００５４】
次のＴ３−２期間（図７（ａ）参照）では、制御回路７０は、ゲート線ＶｇＲの電位をハイレベルの電位Ｖｇ１にして、信号線Ｖｓｉｇの電位をローレベルの電位Ｖｓｉｇ３（＜Ｖｓｉｇ２）にする。このため、トランジスタＴ１Ｒのオフが維持されて、トランジスタＴ２Ｒのゲート電極の電位は中間レベルの電位Ｖｓｉｇ２に維持される。このため、トランジスタＴ２Ｒのオンが維持されて、電源Ｖｃｃから矢印Ｃの如くトランジスタＴ２Ｒおよび有機ＥＬ素子１０を通してグランドに電流が流れる。
【００５５】
このとき、制御回路７０は、ゲート線ＶｇＧの電位をローレベルの電位Ｖｇ２’にする。このため、トランジスタＴ１Ｇがオンする。これに伴い、トランジスタＴ２Ｇのゲート電極側から矢印Ｆの如く信号線Ｖｓｉｇ側に電流が流れる。このため、トランジスタＴ２Ｇのゲート電極の電位はローレベルの電位Ｖｓｉｇ３になる。よって、トランジスタＴ２Ｇがオンする。このため、電源Ｖｃｃから矢印Ｄの如く、トランジスタＴ２Ｒおよび有機ＥＬ素子１０を通してグランドに電流が流れる。
【００５６】
次のＴ３−３期間（図７（ｂ）参照）では、制御回路７０は、ゲート線ＶｇＲの電位をハイレベルの電位Ｖｇ１にして、信号線Ｖｓｉｇの電位をハイレベルの電位Ｖｓｉｇ１にする。このため、トランジスタＴ１Ｒのオフが維持され、トランジスタＴ２Ｒのゲート電極の電位は中間レベルの電位Ｖｓｉｇ２に維持される。このため、電源Ｖｃｃから矢印Ｃの如く、トランジスタＴ２Ｒおよび有機ＥＬ素子１０を通してグランドに電流が流れる。
【００５７】
このとき、制御回路７０は、ゲート線ＶｇＧの電位をハイレベルの電位Ｖｇ１’にする。このため、トランジスタＴ１Ｇがオフする。これに伴い、トランジスタＴ２Ｇのゲート電極の電位はローレベルの電位Ｖｓｉｇ３に維持されて、電源Ｖｃｃから矢印Ｄの如くトランジスタＴ２Ｒおよび有機ＥＬ素子１０を通してグランドに電流が流れる。
【００５８】
次のＴ３−４期間（図７（ｂ）参照）では、上記Ｔ３−３期間と同様に、トランジスタＴ１Ｒ、Ｔ２Ｒ、およびトランジスタＴ１Ｇ、Ｔ２Ｇが作動する。このように制御回路７０が駆動回路４０、５０を制御することにより、有機ＥＬ素子１０、２０の通電、非通電を制御して有機ＥＬ素子１０、２０の発光、停止を制御することができる。
【００５９】
さらに、本実施形態では、制御回路７０は、垂直同期期間に亘って、絶縁用トランジスタ１４０、１４１、１４２をオフするための制御信号を絶縁用ゲート線ＶｇＩＳＯを通して絶縁用トランジスタ１４０、１４１、１４２のゲート電極に出力する。つまり、垂直同期期間に亘って、絶縁用ゲート線ＶｇＩＳＯの電位がハイレベルの電位Ｖｉｓｏ２’に維持される。
【００６０】
このとき、コントロールゲート電極１３０の電位は、トランジスタＴ１Ｒの各々の電極の電位、およびトランジスタＴ２Ｒの各々の電極の電位のうち最も高い電位に対してオフセット値を加えた第１の電位になる。このため、絶縁用トランジスタ１４０が垂直同期期間に亘ってオフする。
【００６１】
なお、本実施形態では、トランジスタの各々の電極の電位とは、ソース電極の電位、ドレイン電極の電位、ゲート電極の電位のことである。
【００６２】
コントロールゲート電極１３１の電位は、トランジスタＴ２Ｒの各々の電極の電位、およびトランジスタＴ１Ｇの各々の電極の電位のうち最も高い電位に対してオフセット値を加えた第１の電位になる。このため、絶縁用トランジスタ１４１が垂直同期期間に亘ってオフする。
【００６３】
コントロールゲート電極１３２の電位は、トランジスタＴ１Ｇの各々の電極の電位、およびトランジスタＴ２Ｇの各々の電極の電位のうち最も高い電位に対してオフセット値を加えた第１の電位になる。このため、絶縁用トランジスタ１４２が垂直同期期間に亘ってオフする。
【００６４】
以上説明した本実施形態によれば、画素回路２では、コントロールゲート電極１３０は、トランジスタＴ１Ｒ、Ｔ２Ｒの間に配置されている。コントロールゲート電極１３１は、トランジスタＴ２Ｒ、Ｔ１Ｇの間に配置されている。
コントロールゲート電極１３２は、トランジスタＴ１ＧＲ、Ｔ２Ｇの間に配置されている。コントロールゲート電極１３０、１３１、１３２は、絶縁膜８１に対して有機半導体層８２の反対側にて、有機半導体層８２の長手方向に並べられている。ドレイン電極１１１、ソース電極１１２、有機半導体膜８２のうちドレイン電極１１１およびソース電極１１２の間の領域、およびコントロールゲート電極１３０は、絶縁用トランジスタ１４０を構成する。ドレイン電極１１１、ソース電極１１２は、トランジスタＴ１Ｒ、Ｔ２Ｒをそれぞれ構成するソース電極およびドレイン電極のうち、コントロールゲート電極１３０側に位置する第１、第２の電極である。ドレイン電極１１３、ソース電極１１４、有機半導体膜８２のうちドレイン電極１１３およびソース電極１１４の間の領域、およびコントロールゲート電極１３１は、絶縁用トランジスタ１４１を構成する。ドレイン電極１１３、ソース電極１１４は、トランジスタＴ２Ｒ、Ｔ１Ｇをそれぞれ構成するソース電極およびドレイン電極のうち、コントロールゲート電極１３１側に位置する第１、第２の電極である。ドレイン電極１１５、ソース電極１１６、有機半導体膜８２のうちドレイン電極１１５およびソース電極１１６の間の領域、およびコントロールゲート電極１３２は、絶縁用トランジスタ１４２を構成する。ドレイン電極１１５、ソース電極１１６は、トランジスタＴ１ＧＲ、Ｔ２Ｇをそれぞれ構成するソース電極およびドレイン電極のうち、コントロールゲート電極１３２側に位置する第１、第２の電極である。
【００６５】
以上により、制御回路７０が絶縁用トランジスタ１４０、１４１、１４２をそれぞれオフする制御信号をコントロールゲート電極１３０、１３１、１３２に与えることにより、絶縁用トランジスタ１４０、１４１、１４２をそれぞれオフすることができる。これにより、トランジスタＴ１Ｒ、Ｔ２Ｒの間でリーク電流が流れることを抑制し、かつトランジスタＴ２Ｒ、Ｔ１Ｇの間でリーク電流が流れることを抑制することができる。トランジスタＴ１ＧＲ、Ｔ２Ｇの間でリーク電流が流れることを抑制することができる。
【００６６】
したがって、トランジスタＴ１Ｒ、Ｔ２Ｒの間の寸法、およびトランジスタＴ２Ｒ、Ｔ１Ｇの間の寸法、およびトランジスタＴ１ＧＲ、Ｔ２Ｇの間の寸法をそれぞれ小さくすることができる。よって、画素回路２の集積度を高くすることができる。
【００６７】
本実施形態では、上述の如く、コントロールゲート電極１３０、・・・１３５における幅方向の寸法は、有機半導体膜８２の幅方向の寸法よりも大きくなっている。このため、絶縁用トランジスタ１４０を構成するソース電極およびドレイン電極の間において、有機半導体膜８２の幅方向の全体にわたってチャネルをなくすことができる。したがって、ソース電極およびドレイン電極の間において、有機半導体膜８２の幅方向の全体にわたってリーク電流が流れなくなる。
【００６８】
（第２実施形態）
上記第１実施形態では、制御回路７０が垂直同期期間に亘って絶縁用トランジスタ１４１をオフする例について説明したが、これに代えて、本第２実施形態ではオフとオンとを交互に繰り返すように絶縁用トランジスタ１４１を制御する例について説明する。
【００６９】
本実施形態では、制御回路７０が絶縁用トランジスタ１４０、１４２のゲート電極に制御信号を与える絶縁用ゲート線ＶｇＩＳＯと、絶縁用トランジスタ１４１のゲート電極に制御信号を与える絶縁用ゲート線ＶｇＩＳＯとを独立させている。そして、制御回路７０が絶縁用トランジスタ１４０、１４２のゲート電極に制御信号を与える絶縁用ゲート線をＶｇＩＳＯ（２）（図８（ｅ）参照）とし、絶縁用トランジスタ１４１のゲート電極に制御信号を与える絶縁用ゲート線をＶｇＩＳＯ（１）（図８（ｄ）参照）としている。
【００７０】
このように構成されている本実施形態では、制御回路７０は、上記第１実施形態と同様に、Ｔ１期間、Ｔ２期間、Ｔ３−１期間、Ｔ３−２期間、Ｔ３−３期間、Ｔ３−４期間において、トランジスタＴ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇを制御する。
【００７１】
制御回路７０は、垂直同期期間に亘って、コントロールゲート電極１３０、１３２に対して絶縁用トランジスタ１４０、１４２をオフするための第１ゲート電圧を付与する。
【００７２】
このとき、コントロールゲート電極１３０の電位が隣接する２つのトランジスタＴ１Ｒ、Ｔ２Ｒの各々の電極の電位のうち最も高い電位に対して所定のオフセット値を加算した電位になる。このため、制御回路７０がコントロールゲート電極１３０に対して第１ゲート電圧を付与すると、絶縁用トランジスタ１４０がオフする。
【００７３】
さらに、コントロールゲート電極１３２の電位が隣接する２つのトランジスタＴ１Ｇ、Ｔ２Ｇの各々の電極の電位のうち最も高い電位に対して所定のオフセット値を加算した電位になる。このため、制御回路７０がコントロールゲート電極１３２に対して第１ゲート電圧を付与すると、絶縁用トランジスタ１４２がオフする。
【００７４】
これに加えて、制御回路７０は、垂直同期期間のうちＴ３−５期間以外の期間にて、コントロールゲート電極１３１に対して絶縁用トランジスタ１４１をオフするための第１ゲート電圧を付与する。制御回路７０は、Ｔ３−５期間にて、コントロールゲート電極１３１に対して絶縁用トランジスタ１４１をオンするための第２ゲート電圧を付与する。Ｔ３−５期間は、垂直同期期間の終了タイミングの前の期間（図８、図９参照）である。
【００７５】
ここで、制御回路７０は、絶縁用トランジスタ１４１に第１ゲート電圧を付与すると、コントロールゲート電極１３１の電位が隣接する２つのトランジスタＴ２Ｒ、Ｔ１Ｇの各々の電極の電位のうち最も高い電位に対して所定のオフセット値を加算した電位になる。トランジスタＴ１Ｒ（Ｔ２Ｒ）の各々電極は、トランジスタＴ１Ｒ（Ｔ２Ｒ）のゲート電極、ソース電極、およびドレイン電極のことである。このため、制御回路７０がコントロールゲート電極１３１に対して第２ゲート電圧を付与すると、絶縁用トランジスタ１４１をオフする。
【００７６】
一方、制御回路７０は、絶縁用トランジスタ１４１に第２ゲート電圧を付与すると、コントロールゲート電極１３１の電位が隣接する２つのトランジスタＴ２Ｒ、Ｔ１Ｇの各々の電極の電位のうち最も低い電位に対して所定のオフセット値を減じた電位になる。このため、制御回路７０がコントロールゲート電極１３１に対して第２ゲート電圧を付与して絶縁用トランジスタ１４１をオンすると、電位Ｖｓｉｇ１側から矢印Ｇの如く絶縁用トランジスタ１４１を通して有機ＥＬ素子１０側に電流が流れる。
【００７７】
このとき、絶縁用トランジスタ１４１をオンする期間を１／４８０ｄｕｔｙ以下の短い期間に設定すれば、有機ＥＬ素子１０の発光は使用者に違和感を与えることはない。
【００７８】
このような制御回路７０による絶縁用トランジスタ１４１を繰り返し実施することにより、絶縁用トランジスタ１４１のオン、オフが交互に実施されることになる。
【００７９】
なお、Ｔ３−５期間では、トランジスタＴ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇの作動は、Ｔ３−３期間（図７（ｂ）参照）のトランジスタＴ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇの作動と同様である。
【００８０】
以上説明した本実施形態によれば、垂直同期期間のうち終了タイミングの前のＴ３−５期間にて、制御回路７０がコントロールゲート電極１３１に対して第２ゲート電圧を付与する。一方、垂直同期期間のうちＴ３−５期間以外の期間にて、制御回路７０がコントロールゲート電極１３１に対して第１ゲート電圧を付与する。このようなコントロールゲート電極１３１に対する制御回路７０のゲート電圧の出力を繰り返すことにより、絶縁用トランジスタ１４１のオン、オフが繰り返されることになる。
【００８１】
ここで、制御回路７０が絶縁用トランジスタ１４１のゲート電極に一定電圧を印加し続けると、これが絶縁用トランジスタ１４１に対するストレスになり、絶縁用トランジスタ１４１の閾値が変動する恐れがある。
【００８２】
これに対して、本実施形態では、制御回路７０がコントロールゲート電極１３１に対して絶縁用トランジスタ１４１をオフするための第１ゲート電圧と、絶縁用トランジスタ１４１をオンするための第２ゲート電圧とを交互に付与する。このため、絶縁用トランジスタ１４１の閾値がストレスで変動することを未然に防ぐことができる。
【００８３】
（第３実施形態）
上記第１実施形態では、制御回路７０が垂直同期期間に亘って絶縁用トランジスタ１４０をオフする例について説明したが、これに代えて、本第３実施形態では、オフとオンとを交互に繰り返すように絶縁用トランジスタ１４０を制御する例について説明する。
【００８４】
以下、本実施形態の制御回路７０が駆動回路４０を制御する具体例について図１０、図１１を参照して説明する。
【００８５】
図１０（ａ）はゲート線ＶｇＲの信号レベルのタイミングチャート、図１０（ｂ）は信号線Ｖｓｉｇの信号レベルのタイミングチャートである。図１０（ｃ）は信号線ＶｇＩＳＯ（１）の信号レベルのタイミングチャートである。ＶｇＩＳＯ（１）は、絶縁用トランジスタ１４１のゲート電極に制御信号を与える絶縁用ゲート線である。図１０（ｄ）は信号線ＶｇＩＳＯ（２）の信号レベルのタイミングチャートである。ＶｇＩＳＯ（２）は、制御回路７０が絶縁用トランジスタ１４０のゲート電極に制御信号を与える絶縁用ゲート線である。
【００８６】
まず、Ｔ１期間（図１１（ａ）参照）では、制御回路７０は、信号線Ｖｓｉｇの電位をハイレベルの電位Ｖｓｉｇ１にする。制御回路７０は、ゲート線ＶｇＲの電位をローレベルの電位Ｖｇ２にする。このため、トランジスタＴ１Ｒのゲート電極の電位はローレベルの電位Ｖｇ２になる。したがって、トランジスタＴ１Ｒがオンする。これに伴い、矢印Ａの如く、信号線Ｖｓｉｇ側からトランジスタＴ２Ｒのゲート電極側に電流が流れる。このため、トランジスタＴ２Ｒのゲート電極の電位はハイレベルの電位Ｖｓｉｇ１になる。よって、トランジスタＴ２Ｒがオフする。
【００８７】
次のＴ２期間（図１１（ｂ）参照）では、制御回路７０は、ゲート線ＶｇＲの電位をローレベルの電位Ｖｇ２にした状態で、信号線Ｖｓｉｇの電位を中間レベルの電位Ｖｓｉｇ２（＜Ｖｓｉｇ１）にする。このため、トランジスタＴ１Ｒがオンして、矢印Ｂの如く、トランジスタＴ２Ｒのゲート電極側から信号線Ｖｓｉｇ側に電流が流れる。このため、トランジスタＴ２Ｒのゲート電極の電位は中間レベルの電位Ｖｓｉｇ２になる。よって、トランジスタＴ２Ｒがオンする。このため、電源Ｖｃｃから矢印Ｃの如くトランジスタＴ２Ｒおよび有機ＥＬ素子１０を通してグランドに電流が流れる。
【００８８】
次のＴ３−１期間（図１１（ｃ）参照）では、制御回路７０は、ゲート線ＶｇＲの電位をハイレベルの電位Ｖｇ１にして、信号線Ｖｓｉｇの電位をハイレベルの電位Ｖｓｉｇ１にする。このため、トランジスタＴ１ＲがオフしてトランジスタＴ２Ｒのゲート電極の電位は中間レベルの電位Ｖｓｉｇ２に維持される。このため、電源Ｖｃｃから矢印Ｃの如くトランジスタＴ２Ｒおよび有機ＥＬ素子１０を通してグランドに電流が流れる。
【００８９】
次のＴ３−２期間（図１１（ｄ）参照）では、制御回路７０は、ゲート線ＶｇＲの電位をハイレベルの電位Ｖｇ１にして、信号線Ｖｓｉｇの電位をローレベルの電位Ｖｓｉｇ３（＜Ｖｓｉｇ２）にする。このため、トランジスタＴ１Ｒのオフが維持され、トランジスタＴ２Ｒのゲート電極の電位は中間レベルの電位Ｖｓｉｇ２に維持される。このため、電源Ｖｃｃから矢印Ｃの如くトランジスタＴ２Ｒおよび有機ＥＬ素子１０を通してグランドに電流が流れる。
【００９０】
次のＴ３−３期間（図１１（ｄ）参照）では、上記Ｔ３−１期間と同様に、トランジスタＴ１Ｒ、Ｔ２Ｒ、およびトランジスタＴ１Ｇ、Ｔ２Ｇが作動する。
【００９１】
次のＴ３−４期間（図１１（ｄ）参照）では、上記Ｔ３−１期間と同様に、トランジスタＴ１Ｒ、Ｔ２Ｒ、およびトランジスタＴ１Ｇ、Ｔ２Ｇが作動する。このように制御回路７０が駆動回路４０、５０を制御することにより、有機ＥＬ素子１０、２０の通電、非通電を制御して有機ＥＬ素子１０、２０の発光、停止を制御することができる。
【００９２】
本実施形態では、制御回路７０は、Ｔ１期間にて、絶縁用トランジスタ１４０をオンするための制御信号を絶縁用ゲート線ＶｇＩＳＯ（２）を通して絶縁用トランジスタ１４０のゲート電極に出力する。このため、垂直同期期間のうちＴ１期間において、絶縁用ゲート線ＶｇＩＳＯ（２）の電位がローレベルの電位Ｖｉｓｏ１に維持される（図１０（ｄ）参照）。これにより、垂直同期期間のうちＴ１期間では、コントロールゲート電極１３０の電位は、トランジスタＴ１Ｒの各々の電極の電位、およびトランジスタＴ２Ｒの各々の電極の電位のうち最も低い電位に対してオフセット値を減じた第２の電位になる。このため、絶縁用トランジスタ１４０がＴ１期間だけオンする。Ｔ１期間では、トランジスタＴ２Ｒのゲート電極側から矢印Ｇの如く絶縁用トランジスタ１４０を通して電源Ｖｃｃ側に電流が流れる。
【００９３】
一方、制御回路７０は、垂直同期期間のうちＴ１期間以外の期間にて、絶縁用トランジスタ１４０をオフするための制御信号を絶縁用ゲート線ＶｇＩＳＯ（２）を通して絶縁用トランジスタ１４０のゲート電極に出力する。これにより、垂直同期期間のうちＴ１期間以外の期間では、コントロールゲート電極１３０の電位は、トランジスタＴ１Ｒの各々の電極の電位、およびトランジスタＴ２Ｒの各々の電極の電位のうち最も高い電位に対してオフセット値を加算した第１の電位になる。したがって、絶縁用トランジスタ１４０がオフする。
【００９４】
なお、本実施形態では、制御回路７０は、垂直同期期間に亘って、絶縁用トランジスタ１４１をオフするための制御信号を絶縁用ゲート線ＶｇＩＳＯを通して絶縁用トランジスタ１４１のゲート電極に出力する。つまり、垂直同期期間に亘って、絶縁用ゲート線ＶｇＩＳＯ（１）の電位がハイレベルの電位Ｖｉｓｏ２に維持される（図１０（ｃ）参照）。このとき、コントロールゲート電極１３１の電位は、トランジスタＴ２Ｒの各々の電極の電位、およびトランジスタＴ１Ｇの各々の電極の電位のうち最も高い電位に対してオフセット値を加えた第１の電位になる。このため、絶縁用トランジスタ１４０が垂直同期期間に亘ってオフする。
【００９５】
以上説明した本実施形態によれば、Ｔ１期間にて、制御回路７０がコントロールゲート電極１３０に対して第２ゲート電圧を付与する。垂直同期期間のうちＴ１期間以外の期間では、制御回路７０がコントロールゲート電極１３０に対して第１ゲート電圧を付与する。このため、制御回路７０がコントロールゲート電極１３０に対して絶縁用トランジスタ１４０をオフするための第１ゲート電圧と、絶縁用トランジスタ１４０をオンするための第２ゲート電圧とを交互に付与することになる。このような絶縁用トランジスタ１４０に対する制御回路７０のゲート電圧の出力を繰り返すことにより、絶縁用トランジスタ１４０のオン、オフが繰り返されることになる。
【００９６】
ここで、絶縁用トランジスタ１４０のゲート電極に一定電圧を印加し続けると、これが絶縁用トランジスタ１４０に対してストレスになり、絶縁用トランジスタ１４０の閾値が変動する恐れがある。
【００９７】
これに対して、本実施形態では、制御回路７０がコントロールゲート電極１３０に対して絶縁用トランジスタ１４０をオフするための第１ゲート電圧と、絶縁用トランジスタ１４０をオンするための第２ゲート電圧とを交互に付与する。このため、絶縁用トランジスタ１４０の閾値がストレスで変動することを未然に防ぐことができる。
【００９８】
（他の実施形態）
上記第１〜３の実施形態では、トランジスタＴ１Ｒ、・・・Ｔ２Ｂのソース電極、ドレイン電極を有機半導体層８２の長手方向に並べた例について説明したが、これに代えて、有機半導体層８２の長手方向以外の方向にトランジスタＴ１Ｒ、・・・Ｔ２Ｂのソース電極、ドレイン電極を並べてもよい。
【００９９】
上記第１〜３の実施形態では、有機半導体膜８２がデプレッション型であるものを用いた例について説明したが、これに限らず、エンハンスメント型であるものを有機半導体膜８２として用いてもよい。
【０１００】
上記第１〜３の実施形態では、有機半導体膜８２としてＰ型半導体のものを用いた例について説明したが、これに限らず、有機半導体膜８２としてＮ型半導体のものを用いてもよい。
【０１０１】
この場合、絶縁用トランジスタ（１４０、１４１、・・１４４）に対して絶縁用トランジスタをオフするための第１ゲート電圧を絶縁用トランジスタに印加した際に、コントロールゲート電極の電位を、トランジスタＴ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇ、Ｔ１Ｂ、Ｔ２Ｂのうちコントロールゲート電極に隣接する２つのトランジスタの各々の電極の電位のうち最も低い電位に対して所定のオフセット値を減じた電位にしてもよい。
【０１０２】
一方、絶縁用トランジスタ（１４０、１４１、・・１４４）に対して絶縁用トランジスタをオンするための第２ゲート電圧を絶縁用トランジスタに印加した際に、コントロールゲート電極の電位を、トランジスタＴ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇ、Ｔ１Ｂ、Ｔ２Ｂのうちコントロールゲート電極に隣接する２つのトランジスタの各々の電極の電位のうち最も高い電位に対して所定のオフセット値を加算した電位にしてもよい。
【０１０３】
上記第１〜３の実施形態では、ソース電極１１０・・・１２０、およびドレイン電極１１１・・・１２１を有機半導体膜８２に対して絶縁膜８１の反対側に配置した例について説明したが、これに代えて、ソース電極１１０・・・１２０、およびドレイン電極１１１・・・１２１を有機半導体膜８２に対して絶縁膜８１側に配置してもよい。
【０１０４】
上記第１〜３の実施形態では、有機半導体膜８２と基板８０との間にゲート電極１００Ｒ・・・１０１Ｂおよびコントロール電極１３０・・・１３５を配置した例について説明したが、これに代えて、有機半導体膜８２に対して基板８０の反対側にゲート電極１００Ｒおよびコントロール電極１３０・・・１３５を配置したトップゲート型の半導体装置を構成してもよい。
【０１０５】
この場合、有機半導体膜８２に対して基板８０と反対側でゲート電極１００Ｒ・・・１０１Ｂおよびコントロール電極１３０・・・１３５と有機半導体膜８２との間に絶縁膜８１が配置されることになる。
【０１０６】
上記第１〜３の実施形態では、本発明の有機半導体装置をディスプレイ１の画素回路２に適用した例について説明したが、これに代えて、本発明の有機半導体装置を電子ペーパー、ＬＣＤ、メモリ、マイクロコンピュータ等の各種の電子回路装置に適用してもよい。
【０１０７】
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【符号の説明】
【０１０８】
１          ディスプレイ
２          画素回路
１０、２０、３０      有機ＥＬ素子
４０、５０、６０      駆動回路
７０      制御回路
８０      基板
８１      絶縁膜
８２      有機半導体膜
１００Ｒ、１０１Ｒ、１００Ｇ、１０１Ｇ、１００Ｂ、１０１Ｂ      ゲート電極
Ｔ１Ｒ、Ｔ２Ｒ、Ｔ１Ｇ、Ｔ２Ｇ、Ｔ１Ｂ、Ｔ２Ｂ      トランジスタ（第１トランジスタ）
１１０・・・１２０      ソース電極
１１１・・・１２１      ドレイン電極
１３０・・・１３５      コントロールゲート電極
１４０・・・１４４      絶縁用トランジスタ（第２トランジスタ）
【図１】
2015050246.tif 000003
【図２】
2015050246.tif 000004
【図３】
2015050246.tif 000005
【図４】
2015050246.tif 000006
【図５】
2015050246.tif 000007
【図６】
2015050246.tif 000008
【図７】
2015050246.tif 000009
【図８】
2015050246.tif 000010
【図９】
2015050246.tif 000011
【図１０】
2015050246.tif 000012
【図１１】
2015050246.tif 000013