(57)【要約】【課題】イオン注入用のマスクを形成するための工程を単純化するために有利な技術を提供する。【解決手段】固体撮像装置の製造方法は、活性領域ＡＣＴおよび素子分離領域２を有する半導体基板１の上に、７マイクロメートル以上の厚さを有するレジスト膜を形成する工程と、前記レジスト膜にフォトリソグラフィー工程を施すことによって、開口ＯＰ１を有するレジストパターンＲ１を形成する工程と、前記開口ＯＰ１を通して前記半導体基板１の画素アレイ領域１００にイオンを注入する工程と、を含み、前記レジストパターンＲ１の前記開口ＯＰ１は角部ＣＰを有し、前記角部ＣＰは前記活性領域ＡＣＴの上に位置し前記素子分離領域２の上には位置しない。【選択図】図３
2015130446.tif 000002
【特許請求の範囲】
【請求項１】
活性領域および素子分離領域を有する半導体基板の上に、７マイクロメートル以上の厚さを有するレジスト膜を形成する工程と、
前記レジスト膜にフォトリソグラフィー工程を施すことによって、開口を有するレジストパターンを形成する工程と、
前記開口を通して前記半導体基板の画素アレイ領域にイオンを注入する工程と、を含み、
前記レジストパターンの前記開口は角部を有し、前記角部は前記活性領域の上に位置し前記素子分離領域の上には位置しない、
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記活性領域は、前記画素アレイ領域を構成する複数の画素のうち前記画素アレイ領域における最も外側に配置された画素のための最外活性領域を含み、
前記角部は、前記最外活性領域に配置される、
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記活性領域は、前記画素アレイ領域の外側に配置された外側活性領域を含み、
前記角部は、前記外側活性領域に配置される、
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項４】
前記外側活性領域は、前記画素アレイ領域を全周にわたって取り囲むように配置されている、
ことを特徴とする請求項３に記載の固体撮像装置の製造方法。
【請求項５】
前記外側活性領域は、前記画素アレイ領域の４隅のそれぞれの外側に配置された４つの活性領域を含み、
前記角部は、前記４つの活性領域に配置されている、
ことを特徴とする請求項３に記載の固体撮像装置の製造方法。
【請求項６】
前記開口は、前記画素アレイ領域を構成する複数の画素に対して共通の１つの開口である、
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置の製造方法。
【請求項７】
前記イオンを注入する工程では、前記半導体基板の中に第１半導体領域が形成され、
前記製造方法は、
前記半導体基板の上に、フォトリソグラフィー工程によって、前記複数の画素にそれぞれ対応する複数の開口を有する第２レジストパターンを形成する工程と、
前記第２レジストパターンの前記複数の開口を通して、前記複数の画素に、前記第１半導体領域を形成するための導電型とは異なる導電型のイオンを注入することによって第２半導体領域を形成する工程と、を更に含み、
前記第２半導体領域は、電荷蓄積領域として機能し、前記第２半導体領域の最大深さは、前記第１半導体領域の最大深さより浅い、
ことを特徴とする請求項６に記載の固体撮像装置の製造方法。
【請求項８】
前記レジストパターンは、複数の前記開口を含む、
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置の製造方法。
【請求項９】
前記イオンを注入する工程では、前記画素アレイ領域を構成する複数の画素を相互に分離する半導体領域が形成される、
ことを特徴とする請求項８に記載の固体撮像装置の製造方法。
【請求項１０】
複数の画素を含む画素アレイ領域および前記画素アレイ領域の外側に配置された周辺領域が定義され、活性領域および素子分離領域を有する半導体基板の上に、フォトリソグラフィーによって、前記画素アレイ領域の前記複数の画素に対して共通の１つの開口を有するレジストパターンを形成する工程と、
前記開口を通して前記半導体基板の前記画素アレイ領域の前記複数の画素にイオンを注入する工程と、を含み、
前記レジストパターンの前記開口は角部を有し、前記角部は前記活性領域の上に位置し前記素子分離領域の上には位置しない、
ことを特徴とする固体撮像装置の製造方法。
【請求項１１】
前記レジストパターンは、７マイクロメートル以上の厚さを有する、
ことを特徴とする請求項１０に記載の固体撮像装置の製造方法。
【請求項１２】
前記イオンを注入する工程では、前記半導体基板の中に第１半導体領域を形成し、
前記製造方法は、
前記半導体基板の上に、フォトリソグラフィーによって、前記複数の画素にそれぞれ対応する複数の開口を有する第２レジストパターンを形成する工程と、
前記第２レジストパターンの前記複数の開口を通して、前記複数の画素に、前記第１半導体領域を形成するための導電型とは異なる導電型のイオンを注入することによって第２半導体領域を形成する工程と、を更に含み、
前記第２半導体領域は、電荷蓄積領域として機能し、前記第２半導体領域の最大深さは、前記第１半導体領域の最大深さより浅い、
ことを特徴とする請求項１１又は１２に記載の固体撮像装置の製造方法。
【請求項１３】
前記活性領域は、前記画素アレイ領域を構成する複数の画素のうち前記画素アレイ領域における最も外側に配置された画素のための最外活性領域を含み、
前記角部は、前記最外活性領域に配置される、
ことを特徴とする請求項１０乃至１３のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１４】
前記活性領域は、前記画素アレイ領域の外側に配置された外側活性領域を含み、
前記角部は、前記外側活性領域に配置される、
ことを特徴とする請求項１０乃至１３のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１５】
前記外側活性領域は、前記画素アレイ領域を全周にわたって取り囲むように配置されている、
ことを特徴とする請求項１５に記載の固体撮像装置の製造方法。
【請求項１６】
前記外側活性領域は、前記画素アレイ領域の４隅のそれぞれの外側に配置された４つの活性領域を含み、
前記角部は、前記４つの活性領域に配置されている、
ことを特徴とする請求項１５に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置の製造方法の製造方法に関する。
【背景技術】
【０００２】
固体撮像装置の感度を高くするための１つのアプローチとして、半導体基板の深い位置まで空乏層を形成するというアプローチがある。このアプローチでは、半導体基板に対して１ＭｅＶを超えるエネルギーでイオンを注入する必要がある。そして、半導体基板の限定された領域に対して選択的にイオンを注入するためには、イオン注入用のマスクには、高いエネルギーでのイオン注入に対して十分なイオン阻止能力を有することが求められる。
【０００３】
特許文献１には、シリコン基板の表面に第１の無機膜、シリコン層、第２の無機膜を順に形成し、第２の無機膜をパターン化し、パターン化された第２の無機膜をマスクとしてシリコン層をパターン化する方法が記載されている。この方法では、パターン化されたシリコン層をマスクとして使い、第１の無機膜を介してシリコン基板にイオンが注入される。しかしながら、このような方法では、イオン注入用のマスクを形成するための工程が複雑であるので、製造の効率が低いという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２１７１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、工程の単純化に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、固体撮像装置の製造方法に係り、該製造方法は、活性領域および素子分離領域を有する半導体基板の上に、７マイクロメートル以上の厚さを有するレジスト膜を形成する工程と、前記レジスト膜にフォトリソグラフィー工程を施すことによって、開口を有するレジストパターンを形成する工程と、前記開口を通して前記半導体基板の画素アレイ領域にイオンを注入する工程と、を含み、前記レジストパターンの前記開口は角部を有し、前記角部は前記活性領域の上に位置し前記素子分離領域の上には位置しない。
【発明の効果】
【０００７】
本発明によれば、工程の単純化に有利な技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】製造途中の複数の固体撮像装置が配列された半導体基板、および、製造途中の１つの固体撮像装置およびその周辺に配置されたアライメントマーク領域を模式的に示す図。
【図２】製造途中の固体撮像装置の断面を模式的に示す図。
【図３】製造途中の固体撮像装置の断面を模式的に示す図。
【図４】製造途中の固体撮像装置の断面を模式的に示す図。
【図５】製造途中の固体撮像装置の断面を模式的に示す図。
【図６】製造途中の固体撮像装置の断面を模式的に示す図。
【図７】製造途中の固体撮像装置の断面を模式的に示す図。
【図８】製造途中の固体撮像装置の断面を模式的に示す図。
【図９】製造途中の固体撮像装置の断面を模式的に示す図。
【図１０】レジストパターンの変形例を示す図。
【図１１】レジストパターンの変形例を示す図。
【図１２】レジストパターンの変形例を示す図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。
【００１０】
図１（ａ）には、製造途中の複数の固体撮像装置ＩＳが配列された半導体基板１が模式的に示されている。図１（ｂ）には、製造途中の１つの固体撮像装置ＩＳおよびその周辺に配置されたアライメントマーク領域６１が模式的に示されている。固体撮像装置ＩＳは、複数の画素を含む画素アレイ領域１００と、画素アレイ領域１００の外側に配置された周辺領域２００とを含む。固体撮像装置ＩＳがＭＯＳ型イメージセンサとして構成される場合、各画素は、例えば、光電変換部、転送トランジスタ、電荷電圧変換部、リセット部、出力部および選択部を含みうる。ただし、固体撮像装置ＩＳは、ＣＣＤイメージセンサなどの他の形式のイメージセンサとして構成されてもよい。周辺領域２００は、例えば、垂直走査回路、定電流源ブロック、列アンプブロック、保持容量ブロック、水平走査回路および出力アンプブロックを含みうる。
【００１１】
半導体基板１には、各固体撮像装置ＩＳの画素アレイ領域１００と周辺領域２００が定義されている。アライメントマーク領域６１には、固体撮像装置ＩＳを製造するための複数のフォトリソグラフィー工程において、アライメントマークが形成される。アライメントマーク領域６１は、例えば、複数の固体撮像装置ＩＳを相互に分離するためのスクライブライン３００に配置されうる。ある側面において、半導体基板１は、有効領域および非有効領域を有するものとして理解される。有効領域には固体撮像装置ＩＳが配置され、非有効領域にはアライメントマーク領域６１が配置される。また、非有効領域には、スクライブライン３００が配置されうる。
【００１２】
図２〜９は、図１（ｂ）のＡ−Ａ’線における製造途中の固体撮像装置ＩＳの断面が模式的に示されている。以下、図２〜９を参照しながら固体撮像装置ＩＳの製造方法を例示的に説明する。半導体基板１は、活性領域ＡＣＴおよび素子分離領域２を有する。活性領域ＡＣＴは、素子分離領域２が存在しない領域に定義される。画素アレイ領域１００は、活性領域ＡＣＴおよび素子分離領域２を含み、周辺領域２００も、活性領域ＡＣＴおよび素子分離領域２を含む。素子分離領域２は、例えば、ＬＯＣＯＳ型の素子分離領域、又は、ＳＴＩ型の素子分離領域でありうる。素子分離領域２は、複数の半導体領域を相互に分離する機能を有する。相互に分離される半導体領域は、例えば、光電変換部を構成する半導体領域、トランジスタのソースおよびドレイン、または、容量を構成する半導体領域でありうる。
【００１３】
ステップＳ１０では、活性領域ＡＣＴおよび素子分離領域２を有する半導体基板１を準備する。図２に示す例では、画素アレイ領域１００、周辺領域２００およびスクライブライン３００の各々が、活性領域ＡＣＴおよび素子分離領域２を含む。
【００１４】
ステップＳ２０およびＳ３０では、６ＭｅＶなどの超高エネルギーでイオンを注入するためのレジストパターンＲ１を形成する。まず、ステップＳ２０では、活性領域ＡＣＴおよび素子分離領域２を有する半導体基板１の上にレジスト膜ＲＦを形成する。レジスト膜ＲＦは、典型的には、半導体基板１の上にスピンコート法によってレジスト材料を塗布することによって形成されうる。レジスト膜ＲＦは、７マイクロメートル以上の厚さを有しうる。
【００１５】
ステップＳ３０では、該レジスト膜にフォトリソグラフィー工程を施すことによって、開口ＯＰ１を有するレジストパターンＲ１を形成する。レジストパターンＲ１は、アライメントマーク領域６１に、アライメントマークの形成用のパターンを有しうる。なお、図２−９では、各レジストパターンに設けられうるアライメントマークの形成用のパターンは、単純化のために、１つの開口として示されている。
【００１６】
１つの例では、レジスト膜ＲＦの材料としてＺＲ８８００（東京応化工業社製）が使用され、レジスト膜ＲＦの厚さは９マイクロメートルとされる。リソグラフィー工程は、レジスト膜の塗布、レジスト膜の露光、レジスト膜の現像、焼成（ポストベーク）を含む。焼成は、例えば、１２０℃で１２０秒にわたって実施されうる。焼成によって開口の寸法が大きくなりうる。
【００１７】
本発明者は、リソグラフィー工程後に得られる開口ＯＰ１の角部ＣＰが素子分離領域２の上に位置する設計では、得られるレジストパターンＲ１にクラックが生じることを発見した。このようなクラックは、レジスト膜ＲＦの厚さが７マイクロメートル以上である場合において特に顕著であった。この発見に基づいて、本発明者は、リソグラフィー工程後に得られる開口ＯＰ１の角部ＣＰが活性領域ＡＣＴの上に位置し素子分離領域２の上に位置しないようにレジストパターンＲ１を形成することにより、クラックの発生を低減することができることを発見した。この理由は、角部ＣＰを活性領域ＡＣＴの上に配置した場合、角部ＣＰを素子分離領域２の上に配置した場合に比べて、角部ＣＰに加わる応力が小さいためであると考えられる。以上の発見に基づいて、ステップＳ３０では、開口ＯＰ１の角部ＣＰが活性領域ＡＣＴの上に位置し素子分離領域２の上に位置しないようにレジストパターンＲ１が形成される。レジストパターンＲ１がアライメントマーク領域６１に開口ないしパターンを含む場合、その角部も活性領域ＡＣＴの上に位置し素子分離領域２の上に位置しないように配置される。
【００１８】
このような実施形態によれば、厚いレジストパターンでありながらクラックの発生が低減されるので、レジスト膜以外の膜（例えば、シリコン膜、シリコン窒化膜など）をマスクとして形成する必要がない。したがって、イオン注入用のマスクを形成するための工程を単純化することができる。
【００１９】
図３に示す例では、角部ＣＰは、画素アレイ領域１００の活性領域ＡＣＴの上に配置される。より具体的に説明すると、活性領域ＡＣＴは、画素アレイ領域１００を構成する複数の画素のうち画素アレイ領域１００における最も外側に配置された画素のための最外活性領域ＭＯＡを含み、角部ＣＰは、最外活性領域ＭＯＡに配置される。
【００２０】
ステップＳ４０では、レジストパターンＲ１の開口ＯＰ１を通して、６ＭｅＶなどの超高エネルギーでイオン（ボロン（Ｂ））を半導体基板１に注入する。図２〜９に示す例では、レジストパターンＲ１は、１つの画素アレイ領域１００の複数の画素に対して共通の１つの開口ＯＰ１を有する。ここで、半導体基板１がＮ個の固体撮像装置ＩＳの領域を含む場合、レジストパターンＲ１ｈａ，Ｎ個の画素アレイ領域１００のためにＮ個の開口ＯＰ１を有する。ステップＳ４０の実施により、画素アレイ領域１００にウェル（第１半導体領域）１０が形成される。
【００２１】
ステップＳ５０、Ｓ６０、Ｓ７０では、レジストパターンＲ２、Ｒ３、Ｒ４を形成し、レジストパターンＲ２、Ｒ３、Ｒ４の開口を通して半導体基板１にイオンを注入する。これにより、周辺領域２００のＮＭＯＳトランジスタおよびＰＭＯＳトランジスタの拡散層（ソースおよびドレイン）２８、ならびに、周辺領域の保持容量ブロックの保持容量のための拡散層（下部電極）２５が形成される。ここで、レジストパターンＲ２、Ｒ３、Ｒ４の厚さは、例えば、１マイクロメートル程度であり、クラックの発生は起こらない。
【００２２】
ステップＳ８０では、半導体基板１の上に絶縁膜およびポリシリコン膜を順に形成し、これらをパターニングする。これによって、画素アレイ領域１００には、ゲート絶縁膜３１およびゲート電極３２を含むゲート構造が形成される（図示されているのは、転送トランジスタのゲート構造である）。また、周辺領域２００のＮＭＯＳトランジスタの領域には、ゲート絶縁膜３３およびゲート電極３４を含むゲート電極が形成され、周辺領域２００のＰＭＯＳトランジスタの領域には、ゲート絶縁膜３５およびゲート電極３６を含むゲート電極が形成される。また、周辺領域２００の保持容量の領域には、絶縁膜３７および上部電極３８を含む構造が形成される。
【００２３】
ステップＳ９０では、複数の画素の電荷蓄積領域１１のそれぞれに対応する複数の開口を有するレジストパターン（第２レジストパターン）Ｒ５を形成する。そして、レジストパターンＲ５およびゲート電極３２をマスクとして使用し、半導体基板１に第１導電型（ここではＮ型）の不純物（ここではヒ素（Ａｓ））を注入する。これによって第１導電型の半導体領域からなる電荷蓄積領域（第２半導体領域）１１が形成される。ここで、電荷蓄積領域１１の最大深さは、ウェル１０の最大深さより小さい。ステップＳ９０では、レジストパターンＲ５およびゲート電極３２をマスクとして使用し、半導体基板１の表面近傍に第２導電型（ここではＰ型）の不純物（ここではボロン（Ｂ））を注入する。これにより、電荷蓄積領域１１の上に保護領域１２が形成される。ここで、第２導電型の保護領域１２、第１導電型の電荷蓄積領域１１、第２導電型のウェル１０によって埋め込み型の光電変換部が構成される。
【００２４】
ステップＳ１００では、レジストパターンＲ６を形成し、レジストパターンＲ６およびゲート電極３２、３４をマスクとして使用し、半導体基板１に第１導電型の不純物を低濃度で注入する。これにより、画素アレイ領域１００の電荷電圧変換部（フローティングディフュージョン）の低濃度領域１３、および、周辺領域２００のＮＭＯＳトランジスタのＬＤＤ領域２１が形成される。
【００２５】
ステップＳ１１０では、ゲート電極３２、３４、３６および上部電極３８を覆うように２層の絶縁膜を形成する。２層の絶縁膜のうち１層目の絶縁膜は、例えばシリコン窒化膜（ＳｉＮ）で形成される。１層目の絶縁膜は、光電変換部（保護領域１２）の受光面における光の反射を防止する反射防止膜として機能させることを考慮し、その膜厚を４０ｎｍ〜５５ｎｍとすることが好適である。そして、１層目の絶縁膜を覆うように２層目の絶縁膜が形成される。２層目の絶縁膜は、例えばシリコン酸化膜（ＳｉＯ２）で形成されうる。
【００２６】
ステップＳ１１０では、更に、２層の絶縁膜の上に、保護領域１２を覆うレジストパターンＲ７を形成する。そして、レジストパターン７５をマスクとしてエッチングを行う。これにより、保護領域１２と、保護領域１２側におけるゲート電極３２およびゲート絶縁膜３１の側面とを覆う絶縁膜５１が形成されるとともに、ゲート電極３２およびゲート絶縁膜３１の電荷電圧変換部側の側面にサイドウォールスペーサ４１が形成される。また、ゲート電極３４およびゲート絶縁膜３３の側面、ゲート電極３６およびゲート絶縁膜３５の側面、ならびに、上部電極３８および絶縁膜３７の側面にもそれぞれサイドウォールスペーサ４２、４３、４４が形成される。その後、レジストパターンＲ６を除去する。
【００２７】
ステップＳ１２０では、ＮＭＯＳトランジスタの領域に開口を有するレジストパターンＲ８を形成し、レジストパターンＲ８、ゲート電極３４およびサイドウォールスペーサ４２をマスクとして使用し、半導体基板１に第１導電型のイオンを高濃度で注入する。これにより、ＮＭＯＳトランジスタのソースおよびドレイン２２が形成される。
【００２８】
ステップＳ１３０では、ＰＭＯＳトランジスタの領域に開口を有するレジストパターンＲ９を形成し、レジストパターンＲ９、ゲート電極３６およびサイドウォールスペーサ４３をマスクとして使用し、半導体基板１に第２導電型のイオンを高濃度で注入する。これにより、ＰＭＯＳトランジスタのソースおよびドレイン２４が形成される。
【００２９】
ステップＳ１４０では、半導体基板１の上に層間絶縁膜３０を形成する。ステップＳ１５０では、層間絶縁膜３０にコンタクトホールを形成し、そのコンタクトホールにコンタクトプラグ５３を形成し、更に、層間絶縁膜３０の上に配線パターン５４を形成する。以下、図示されていないが、更に層間絶縁膜および配線パターンを積層し、その上に、カラーフィルタ、マイクロレンズなどを形成する。
【００３０】
上記の実施形態では、レジストパターンＲ１の角部ＣＰは、図１、３に例示されるように、画素アレイ領域１００における最も外側に配置された画素のための最外活性領域ＭＯＡに配置されている。図１０には、上記の実施形態の変形例が示されている。ここで、図１０（ａ）は平面図であり、図１０（ｂ）は図１０（ａ）におけるＢ−Ｂ’に沿った断面図である。図１０に示された例では、活性領域ＡＣＴは、画素アレイ領域１００の外側に配置された外側活性領域ＯＡＣＴを含み、角部ＣＰは、外側活性領域ＯＡＣＴに配置される。ここで、外側活性領域ＯＡＣＴは、画素アレイ領域１００を全周にわたって取り囲むように配置されている。
【００３１】
図１１には、他の変形例が示されている。ここで、図１１（ａ）は平面図であり、図１１（ｂ）は図１１（ａ）におけるＣ−Ｃ’に沿った断面図である。図１０に示された例では、活性領域ＡＣＴは、画素アレイ領域１００の４隅のそれぞれの外側に配置された４つの活性領域ＣＡＣＴを含み、角部ＣＰは、４つの活性領域ＣＡＣＴに配置されている。
【００３２】
図１２には、更に他の変形例が示されている。図１２には、１つの画素アレイ領域１００に対して複数の開口ＯＰ１’を有するレジストパターンＲ１’が例示されている。このようなレジストパターンＲ１’は、１つの画素アレイ領域１００内における互いに分離した領域に対して６ＭｅＶなどの超高エネルギーでイオンを注入するために使用される。複数の開口ＯＰ１’は、例えば、画素アレイ領域１００を構成する複数の画素を相互に分離する半導体領域ＩＳＯを形成するために使用されうる。
【図１】
2015130446.tif 000003
【図２】
2015130446.tif 000004
【図３】
2015130446.tif 000005
【図４】
2015130446.tif 000006
【図５】
2015130446.tif 000007
【図６】
2015130446.tif 000008
【図７】
2015130446.tif 000009
【図８】
2015130446.tif 000010
【図９】
2015130446.tif 000011
【図１０】
2015130446.tif 000012
【図１１】
2015130446.tif 000013
【図１２】
2015130446.tif 000014