(57)【要約】      （修正有）【課題】入力電圧が変化しても交流出力電圧の波高値電圧が一定になるように制御する。【解決手段】入力電圧Ｖinをスイッチングしてオンの期間に昇圧トランス１０の励磁巻線に励磁電流を流し、オフの期間に出力巻線から交流半波波形の出力電圧Ｖoutを出力する。入力電圧検出回路１４によって入力電圧Ｖinの状態を電圧で検出し、昇圧トランス１０の第３次巻線Ｎｄによって出力電圧Ｖoutの状態を電圧で検出する。その出力電圧検出信号Ｓoutに基づいて出力発生期間をゼロクロス回路１５が検出し比較回路１８が入力電圧検出信号Ｓinと出力電圧検出信号Ｓoutとを比較して、Ｓout>Ｓinである出力大期間を検出しその出力大期間を示す情報をシフトレジスタ１９によって、ゼロクロス回路１５による出力発生期間が検出されなくなる次の期間へ移行させ、その移行により制御ＩＣ１２がスイッチング素子Ｑをオンにする期間を調整する。【選択図】図１
2015180127.tif 000002
【特許請求の範囲】
【請求項１】
制御回路にオン・オフ制御されるスイッチング素子によって入力電圧をスイッチングして、該スイッチング素子がオンの期間に昇圧トランスの励磁巻線に励磁電流を流し、該スイッチング素子がオフの期間に前記昇圧トランスの出力巻線から交流半波波形の出力電圧を出力するインバータ装置において、
前記入力電圧の状態を電圧で検出する入力電圧検出手段と、
前記出力電圧の状態を瞬時値に対応した電圧で検出する出力電圧検出手段と、
該出力電圧検出手段による出力電圧検出信号に基づいて、前記出力電圧が発生している出力発生期間を検出する出力発生期間検出手段と、
前記入力電圧検出手段による入力電圧検出信号と前記出力電圧検出手段による出力電圧検出信号とを比較して、前記出力電圧検出信号が前記入力電圧検出信号を超える出力大期間を検出する比較手段と、
該比較手段が検出した出力大期間を示す情報を、前記出力発生期間検出手段によって前記出力発生期間が検出されなくなる次の期間へ移行させる移行手段とを有し、
該移行手段によって移行された前記出力大期間を示す情報に基づいて、前記制御回路が前記スイッチング素子をオンにする期間を調整することを特徴とするインバータ装置。
【請求項２】
前記前記制御回路は、前記スイッチング素子をオンにする期間を、前記出力大期間が基準値より長いほど長くし、短いほど短くするように調整することを特徴とする請求項１に記載のインバータ装置。
【請求項３】
請求項１又は２に記載のインバータ装置において、
前記移行手段によって移行される前記出力大期間を示す情報を、出力発生期間検出手段によって前記出力発生期間が検出されない期間にのみ前記制御回路へ伝達する情報伝達手段を設けたことを特徴とするインバータ装置。
【請求項４】
請求項３に記載のインバータ装置において、
前記出力発生期間検出手段によって前記出力発生期間が検出されている間は前記出力大期間を示す情報の前記制御回路への伝達を禁止する手段を設けたことを特徴とするインバータ装置。
【請求項５】
前記移行手段は、前記スイッチングの周波数より高い周波数のクロック信号に同期して、前記出力大期間を示す情報を取り込んで、それを前記出力発生期間検出手段によって前記出力発生期間が検出されなくなる次の期間へ移行させることを特徴とする請求項１から４のいずれか一項に記載のインバータ装置。
【請求項６】
前記情報伝達手段は、前記移行手段によって移行される前記出力大期間を示す情報を、前記クロック信号に同期して前記制御回路へ伝達する請求項３又は４に記載のインバータ装置。
【請求項７】
前記出力電圧検出手段は、前記昇圧トランスに設けた第３次巻線によって、前記出力電圧に同期して波高値が該出力電圧より小さい波形の電圧を発生して前記出力電圧検出信号とすることを特徴とする請求項１から６のいずれ一項に記載のインバータ装置。
【請求項８】
前記昇圧トランスを、別個のコアを持つ同じ特性の複数のトランスによって構成し、該複数の各トランスの励磁巻線を互いに並列又は直列に接続して同時に前記励磁電流を流し、前記各トランスの出力巻線を互いに直列又は並列に接続して、前記出力電圧を出力させるようにしたことを特徴とする請求項１から７のいずれか一項に記載のインバータ装置。
【請求項９】
請求項１から８のいずれか一項に記載のインバータ装置と、該インバータ装置の負荷として前記出力電圧が印加される放電電極とカウンタ電極を有する放電部を備え、前記放電電極とカウンタ電極との間でプラズマを発生することを特徴とするプラズマ発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチング素子によって入力電圧をスイッチングして、スイッチング素子がオンの期間に昇圧トランスの励磁巻線に励磁電流を流し、スイッチング素子がオフの期間に昇圧トランスの出力巻線から交流半波波形の出力電圧を出力するインバータ装置と、それを備えたプラズマ発生装置に関する。
【背景技術】
【０００２】
大型プラズマディスプレー用放電管、プラズマ発生装置など、種々の装置に高電圧を供給するためにスイッチングレギュレータやインバータ装置が用いられている。
一般には出力電力値が数Ｗ程度のものが多く使用されているが、プラズマ発生装置などには、出力電圧が十数ｋＶで電力値が数十Ｗ以上の交流の出力を持つインバータ装置が使用される。
【０００３】
一般のスイッチングレギュレータ（ＡＣ又はＤＣ−ＤＣコンバータ）は、電圧変換用のトランスの一次側の励磁巻線に直流電圧をスイッチング素子でスイッチングして断続的に印加し、二次側の出力巻線に発生する交流電流を整流及び平滑して直流電圧を出力する。
その出力電圧を一定電圧に維持するために、例えば特許文献１に見られるように、出力電圧を検出してフィードバック電圧を生成し、それによってスイッチング素子のオン時間とオフ時間の比率（デューティ比）を制御するパルス幅変調（ＰＷＭ）制御を行なっている。
【０００４】
これは、出力電圧が下がったときには、スイッチングパルスのＯＮ幅を広げて出力電力不足を補い、逆に出力電圧が上がった時にはＯＮ幅を狭くして過剰な出力電力を制限することによって、出力電圧を一定に制御するものである。
【０００５】
また、インバータ装置は、上述と同様に電圧変換用のトランスの一次側の励磁巻線に直流電圧をスイッチング素子でスイッチングして断続的に印加し、二次側の出力巻線に発生する交流電圧をそのまま負荷へ出力する。
その場合、例えば特許文献２に見られるように、出力電圧の代わりに出力電流を検出して、それを電圧に置き換えて、スイッチング素子に対するＰＷＭ制御を行うようにしたものもある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
出力電圧が直流のスイッチングレギュレータの場合には、特許文献１に記載されているように、その出力電圧を検出して、スイッチング素子をＯＮ／ＯＦＦ制御するスイッチングパルスをＰＷＭ制御することが可能である。また、出力側に平滑回路の電解コンデンサなどによる保持時間があるため、制御の応答性が問題になることもない。
【０００７】
しかし、インバータ装置の出力は交流であるために、全波であろうが半波であろうが、その波高値（ピーク電圧値）を一定に制御するのは困難であった。
固定化された負荷があり、それに応じた回路内の時比率、スイッチング周波数、共振周波数、入力電圧などが固定した状態では、出力電圧の波高値の変化は、環境変化と構成部品の経年変化のみになることが想定される。しかし、負荷が温度や経過時間などで変化したりする場合でも、出力電圧の波高値がほぼ一定であることが望ましい。さらに、入力電圧が変化したり、負荷がダイナミックに変化したとしても、ほぼ安定した出力電圧が得られることはさらに望ましい。
【０００８】
ところが、出力電圧の波高値の時間が１点であること、電圧の高低差が大きいため、それを検出するための素子数が増大し、寄生インダクタンスにより制御応答時間の遅延が生じる。出力電圧波形が繰り返される周波数が高くなるほどその遅延の影響が顕著になって、波高値電圧が降下し過ぎたり上昇し過ぎたりすることになる。
最悪の場合は共振周波数ずれが生じ、共振状態の電圧印加時に次のスイッチング周期のＯＮ状態で励磁電流が流れると、残電圧分の行き場のないエネルギーが過剰な電流になって共振が崩れてしまう。それによって、スイッチング素子の電力耐量をオーバして故障したり、トランスが飽和したりすることがある。
【０００９】
このように、出力が交流であって、スイッチング周波数が数十ｋＨｚと高く、電圧の共振を利用した出力の波高値電圧も十数ｋＶのように高いインバータ装置の場合には、上述した制御の応答性の問題に加えて、出力電圧検出手段や部品の耐圧の問題、共振を完了する時間などの問題が生じる。
そのため、このようなインバータ装置では、人手によるつまみで入力供給電圧を設定し、設定した入力電圧で出力電圧を合わせこむだけで、出力電圧値は常時監視していないのが一般的であった。
【００１０】
この発明は、このような現状に鑑みてなされたものであり、インバータ装置において、入力電圧が変化しても交流出力電圧の波高値電圧が一定になるように制御することを目的とする。
【課題を解決するための手段】
【００１１】
この発明は、制御回路にオン・オフ制御されるスイッチング素子によって入力電圧をスイッチングして、そのスイッチング素子がオンの期間に昇圧トランスの励磁巻線に励磁電流を流し、そのスイッチング素子がオフの期間に前記昇圧トランスの出力巻線から交流半波波形の出力電圧を出力するインバータ装置において、上記の目的を達成するため、上記入力電圧の状態を電圧で検出する入力電圧検出手段と、上記出力電圧の状態を瞬時値に対応した電圧で検出する出力電圧検出手段と、その出力電圧検出手段による出力電圧検出信号に基づいて、上記出力電圧が発生している出力発生期間を検出する出力発生期間検出手段と、上記入力電圧検出手段による入力電圧検出信号と上記出力電圧検出手段による出力電圧検出信号とを比較して、上記出力電圧検出信号が上記入力電圧検出信号を超える出力大期間を検出する比較手段と、その比較手段が検出した出力大期間を示す情報を、上記出力発生期間検出手段によって上記出力発生期間が検出されなくなる次の期間へ移行させる移行手段とを有し、その移行手段によって移行された上記出力大期間を示す情報に基づいて、上記制御回路が上記スイッチング素子をオンにする期間を調整することを特徴とするインバータ装置。
【発明の効果】
【００１２】
この発明によるインバータ装置は、入力電圧が変化しても交流出力電圧の波高値電圧を一定に制することができる。
【図面の簡単な説明】
【００１３】
【図１】この発明によるインバータ装置及びプラズマ発生装置の一実施形態を示す回路図である。
【図２】図１に示したインバータ装置の動作を説明するための各信号の波形を示すタイミングチャートである。
【図３】同じくその続きの説明をするための各信号の波形を示すタイミングチャートである。
【図４】入力電圧及び入力電圧検出信号を直線的な信号にした場合のレベル変動と出力大期間信号の変化との関係を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、この発明を実施するための形態を図面に基づいて具体的に説明する。
図１はこの発明によるインバータ装置及びプラズマ発生装置の一実施形態を示す回路図である。
インバータ装置１は、その基本的な構成として、昇圧トランス１０と、その励磁電流をオン・オフするスイッチング素子Ｑと、そのスイッチング素子Ｑのオン・オフを制御する制御回路である制御ＩＣ１２とを備えている。スイッチング素子Ｑとしては、ＦＥＴ（電界効果トランジスタ）を使用している。制御ＩＣ１２は、矩形波パルスのスイッチング信号Ｓｐを、スイッチング素子Ｑのゲートに出力して、そのオン・オフをＰＷＭ制御する。
また、入力端子Ｉ１，Ｉ２から入力する商用電源の交流の入力電圧Ｖinを全波整流する全波整流回路１１も備えている。
【００１５】
この実施形態では、昇圧トランス１０を、別個のコアを持つ同じ特性の複数のトランスＴ１，Ｔ２によって構成している。
その各トランスＴ１，Ｔ２の励磁巻線Ｎｐ１，Ｎｐ２を並列に接続して、全波整流回路１１によって全波整流された脈流の入力電圧Ｖin（ＤＣ）を、制御ＩＣ１２にオン・オフ制御されるスイッチング素子Ｑによってスイッチングして、同時に励磁電流Ｉｐを流す。そして、スイッチング素子Ｑがオフの期間に、その各トランスＴ１，Ｔ２の出力巻線Ｎｓ１，Ｎｓ２にそれぞれ誘起される電圧の波形の時間軸が同期するようにしている。その各出力巻線Ｎｓ１，Ｎｓ２を互いに直列に接続して、その各出力電圧を重畳した交流半端波形の出力電圧Ｖoutを出力端子Ｏ１，Ｏ２間から負荷２に出力する。
【００１６】
トランスＴ１，Ｔ２の励磁巻線Ｎｐ１，Ｎｐ２の並列回路に並列に接続した、ダイオードＤ１とコンデンサＣ１の直列回路はスナバ回路を構成している。抵抗Ｒ１は、入力電圧Ｖin（ＤＣ）によって制御ＩＣ１２に起動電圧を供給するための抵抗である。
各トランスＴ１，Ｔ２は、その出力巻線Ｎｓ１，Ｎｓ２のインダクタンスＬｓと分布容量Ｃｓ及び負荷２の負荷容量Ｃｏとによる共振回路で共振し、出力電圧が共振の鋭さに比例する共振トランスであるのが望ましい。
負荷２は、この実施形態ではプラズマ発生用の放電電極とカウンタ電極を有する放電部を備え、前記インバータ装置１から出力される交流電圧が放電電極とカウンタ電極との間に印加されることによってプラズマを発生する。放電電極とカウンタ電極との間に負荷容量Ｃｏを有する。
【００１７】
その放電電極とカウンタ電極との間に誘電体を介在させており、大気中で６ｋＶ以上の電圧を印加すると、プラズマ放電の一種であるストリーマ放電（誘電体バリア放電、沿面放電、無声放電などともいわれる）が発生する。それによって、ラジカル基等の多量の活性種を含むプラズマが生成される。
したがって、図１に示すインバータ装置１と負荷２である放電部とによって、この発明によるプラズマ発生装置の実施形態を構成している。
【００１８】
昇圧トランス１０を構成する１個のトランスＴ１には、励磁巻線Ｎｐ１及び出力巻線Ｎｓ１の他に、同じコアに補助巻線Ｎｈと第３次巻線（従属巻線ともいう）Ｎｄが設けられている。補助巻線Ｎｈは、励磁巻線Ｎｐ１に励磁電流が流れているときに、電圧が誘起されそれを補助電源回路１３によって整流・平滑して、制御ＩＣの動作用電源として供給する。
第３次巻線Ｎｄは、スイッチング素子Ｑがオフの期間に、出力巻線Ｎｓ１とＮｓ２の直列回路に発生する交流半端波形の出力電圧Ｖoutと同期して、波高値がその出力電圧Ｖoutより小さい波形の電圧を発生して、後述する出力電圧検出信号Ｓoutとする。
【００１９】
この第３次巻線Ｎｄの巻数は、出力巻線Ｎｓ１の巻数に比べてはるかに少ない。そして出力電圧Ｖoutが高圧（６００Ｖ〜７ｋＶ）あるいは特別高圧（７ｋＶを超える）に相当するような場合、この第３次巻線Ｎｄに発生する電圧の波高値は、出力電圧の少なくとも１／１００以下であり、１／１０００程度より小さいとなおよい。このトランスＴ１の第３次巻線Ｎｄが、出力電圧の状態を瞬時値に対応した電圧で検出する出力電圧検出手段であるが、その使用については後述する。
【００２０】
この実施形態によれば、昇圧トランスを大型にして励磁巻線と出力巻線の巻数比を非常に大きくしなくても、昇圧トランス１０全体として出力巻線の巻数を多くすることができるので、昇圧比が高い高電圧を、安定にしかも安全に得ることができる。
昇圧トランス１０を構成するトランスの数は３個以上でもよい。また、複数の各トランスの出力巻線を互いに並列に接続すれば、出力電圧は１個のトランスの場合と同等になるが、出力電流を倍増して、各出力巻線を直列に接続した場合と出力電力を同等にすることができる。
複数の各トランスの励磁巻線を直列に接続して、同時に励磁電流を流すようにしてもよい。
【００２１】
なお、昇圧トランス１０を構成する複数のトランスのいずれか１個に補助巻線Ｎｈと第３次巻線Ｎｄを設けるため、複数のトランスが完全に同じ特性を持つようにするのは難しいが、帰還巻線や第３次巻等の出力電力量は小さいので問題はない。
また、昇圧トランス１０を構成する複数のトランスのいずれか１個の出力巻線にタップを出し、出力巻線の一部によって、出力電圧Ｖoutと同期して、波高値がその出力電圧Ｖoutより小さい波形の電圧を発生させて、出力電圧検出信号Ｓoutとしてもよい。
しかし、昇圧トランスを複数のトランスで構成することは、この発明に必須のことではなく、１個のトランスで構成してもよい。
【００２２】
このインバータ装置におけるこの発明の特徴とする構成として、すなわち入力電圧が変化しても交流出力電圧の波高値電圧が一定になるように制御するための各手段を設けている。その一つが、前述したトランスＴ１の第３次巻線Ｎｄによって出力電圧の状態をリアルタイムの電圧で検出する出力電圧検出手段である。
出力電圧Ｖoutが、周波数が１５ｋＨｚ〜２０ｋＨｚと高く、波高値が１０ｋＶ以上と高い交流半波波形の電圧であっても、第３次巻線Ｎｄに発生する電圧は、その出力電圧と同期して同じ変動をする。したがって、この第３次巻線Ｎｄによって、出力電圧Ｖoutを忠実にリアルタイムの電圧（瞬時値に対応した電圧）で検出することができる。
【００２３】
また、入力電圧Ｖinの状態を電圧で検出する入力電圧検出手段として、入力電圧検出回路１４を設けている。この入力電圧検出回路１４は、例えば商用電源による交流の入力電圧Ｖinを降圧するトランスと、その降圧した交流電圧を全波整流する全波整流回路とによって構成する。その降圧した交流電圧を全波整流した脈流の電圧を、入力電圧検出信号Ｓinとして出力する。
【００２４】
あるいは、入力電圧検出手段として、全波整流回路１１によって全波整流した後の入力電圧Ｖin（ＤＣ）を抵抗分割して入力電圧検信号Ｓinとする回路を設けてもよい。
入力電圧は、一般に電圧があまり高くないので、種々の手段で容易に検出することができる。但し、入力電圧検信号Ｓinの変動レベルが、出力電圧検出信号Ｓoutの波高値以内の範囲になるべく入るように、両検出信号のレベルを合わせておく必要がある。
【００２５】
さらに、出力電圧検出手段による出力電圧検出信号Ｓoutに基づいて、スイッチング素子Ｑによるスイッチングの周期ごとに出力電圧Ｖoutが発生している出力発生期間を検出する出力発生期間検出手段として、ゼロクロス回路１５を設けている。出力発生期間は、スイッチング素子Ｑがオフで、昇圧トランス１０に励磁電流を流さない期間であるから、ＯＦＦ期間と称する。
この実施形態のゼロクロス回路１５は、出力電圧検出信号Ｓoutが僅かに正電圧になった時点からゼロレベルになる時点までの期間中ハイレベルで、それ以外の期間はローレベルの信号をゼロクロス信号Ｚｘとして出力する。このゼロクロス信号Ｚｘがハイレベルの期間が出力発生期間である。
【００２６】
また、入力電圧検出回路１４による入力電圧検出信号Ｓinと出力電圧検出手段である第３次巻線Ｎｄによる出力電圧検出信号Ｓoutとを比較する比較手段として比較回路１８を設けている。この比較回路１８は、出力電圧検出信号Ｓoutが入力電圧検出信号Ｓinを超える期間（以下「出力大期間」という）を検出し、出力大期間だけハイレベルになる信号Ｓｃを出力する。
【００２７】
さらに、比較回路１８が検出した出力大期間を示す情報である信号Ｓｃを、出力発生期間検出手段であるゼロクロス回路１５によるゼロクロス信号Ｚｘがローレベルになる次の期間へ移行させる移行手段として、シフトレジスタ１９を設けている。
このシフトレジスタ１９によって移行された出力大期間を示す情報を、制御ＩＣ１２とアース間に接続されたトランジスタＴｒを制御して制御ＩＣ１２へ伝達する。それによって、ＰＷＭ制御を行う制御ＩＣ１２が、その出力大期間を示す情報に基づいて、スイッチング素子Ｑをオンにする期間を調整する。
【００２８】
その他に、シフトレジスタ１９で使用するクロック信号ＣＬＫを発生する発振器（ＯＳＣ）１７、ゼロクロス信号Ｚｘを反転して、反転ゼロクロス信号／Ｚｘにする反転回路１６、ＡＮＤ回路２０，２２、及びＤ−ＦＦ回路２１を設けている。
これらの動作及び機能については、図２及び図３を用いて後述する。
【００２９】
ここで、この発明によるインバータ装置における出力電圧制御の原理について説明する。
まず、検出信号として前述した次の３つの検出信号が必要になる。
・入力電圧Ｖinを検出した入力電圧検出信号Ｓin
・出力電圧Ｖoutを検出した出力電圧検出信号Ｓout
・出力電圧検出信号Ｓoutから出力電圧が発生している期間を検出する出力発生期間検出信号
【００３０】
出力電圧検出信号Ｓoutは、出力電圧Ｖoutの波高値を直接検出するのではなく、間接的に出力電圧と同じ変動をする電圧を、図１に示したトランスＴ１の第３次巻線Ｎｄから取り出して検出する。
出力電圧が発生している期間は、昇圧トランス１０の出力インダクタンスと浮遊容量及び負荷容量Ｃｏによる共振時間によって決定される。この実施形態では出力電圧検出信号Ｓoutが正の電圧波形になっている期間をゼロクロス回路１５によってゼロクロス信号Ｚｘとして検出する。
【００３１】
入力電圧Ｖinについては、昇圧トランス１０を励磁する励磁電流Ｉｐは、昇圧トランスの励磁インダクタンスをＬｐとすると、Vin(t)=Ｌｐ・Ｉｐ（t）／ｄｔ  より、ごく短い時間においては、その微分係数となる。そのため、励磁電流Ｉｐは入力電圧Ｖinに比例する（Ｉｐ∝Ｖin）。
この関係から、昇圧トランス１０に蓄えられる励磁エネルギーは、使用するトランスの数が２個の場合は、１個のトランスの励磁インダクタンスをＬｐとすると、２個のトランスの励磁巻線を並列に接続した場合の励磁インダクタンスはＬｐ／２となる。
【００３２】
そこで、２個のトランスに蓄積される励磁エレルギーεは、トランス２個の励磁電流の最終値（スイッチング素子Ｑに流れ電流Ｉｄ(Ｑ)）で決まるから、
ε＝（１／２）・（Ｌｐ／２）・Ｉｄ(Ｑ)2      ・・・（１）
また、スイッチング素子Ｑがオンし始めてからオフするまでの時間をＴon時間とすると、ごく小さい時間軸では微分となり、励磁巻線の最終値Ｉｄ(Ｑ)は、次式になる。
Ｉｄ(Ｑ)＝Ｖin／Ｌｐ・Ｔon    ・・・（２）
（１）式に（２）式を代入すると
ε＝（１／４）・Ｌｐ・（Ｖin・Ｔon／Ｌｐ）2 
＝（Ｖin・Ｔon）2／４Ｌｐ  ・・・・（３）
＊１周期における２個のトランスに印加するエネルギー量になる。
【００３３】
故に、昇圧トランス１０をｎ個トランス構成した場合のエネルギー量は、次式になる。
ε＝（Vin・Ton）2／（２ｎ・Ｌｐ）  ・・・・（４）
したがって、出力電力は、（４）式にあるトランスに如何にエネルギーを溜め込むかにかかっており、Tonが一定であれば、直角三角形の斜辺の傾きである（２）式のＶin／Ｌｐとなる。
【００３４】
このＬｐは、直流重畳特性ＮI（巻数Ｎと電流Ｉの積）のリニヤな部分のみに依存される。また、Vinが、ＡＣになれば、交流の時間ごとの電圧変化にも依存し、ＤＣであれば、電圧偏差に依存される。このように出力電力の大きさを決定しているのは、励磁電流Ｉｐである。で入力電圧Ｖinと負荷が固定であれば、励磁電流Ｉｐは、ＶinとＴonの積に応じた変化が強いられる。
【００３５】
そこで、入力電圧検出信号Ｓinを基準にする。入力電圧が高いときにＯＮ時間（Ｔon）が最も短く、入力電圧が低いときにON時間（Ｔon）が最も長い。そして、ＯＦＦ期間に出力電圧検出信号Ｓoutと比較し、出力電圧検出信号Ｓoutが入力電圧検出信号Ｓinを上回っていた出力大期間の信号を、次のＯＮ期間へ移行（シフト）させる。
【００３６】
シフトに関しては、スイッチング周波数より高い、少なくとも１０倍（１０％刻み）以上の周波数のクロック信号ＣＬＫを発振器１７から出力させ、そのクロック信号ＣＬＫで出力大期間の信号を刻む。このクロック信号ＣＬＫの周波数でのスイッチング周期に対する倍率を「分解能」という。
【００３７】
ここで、図２と図３を用いて、図１に示したインバータ装置による出力電圧制御動作について説明する。
図２及び図３は、図１に示したインバータ装置の動作を説明するための各信号の波形を示すタイミングチャートである。
これらの図において、ＯＮ期間とＯＦＦ期間を交互に繰り返しており、ＯＮ期間とＯＦＦ期間でスイッチングの１周期となっている。ＯＦＦ期間は、図１におけるスイッチング素子Ｑがオフで、昇圧トランス１０に励磁電流Ｉｐが流れず、出力電圧Ｖoutが発生する期間である。しかし、必ずしもＯＦＦ期間中すべて出力電圧Ｖoutが発生しているとは限らない。
【００３８】
ＯＮ期間は、スイッチング素子Ｑをオンにして、昇圧トランス１０に励磁電流Ｉｐを流してエネルギーを蓄える期間である。しかし、このＯＮ期間中すべてスイッチング素子Ｑをオンにしている訳ではなく、スイッチング素子Ｑを実際にオンにする期間（「オン時間」と称す）を変化させて、入力電圧が変動しても出力電圧の波高値が一定になるように制御する。
【００３９】
図２の（ａ）は出力電圧検出信号Ｓoutの波形を示す。これは出力電圧Ｖoutと同期して同じ変化をする正の半波波形で、波高値が出力電圧Ｖoutの１／１０００から１／１００以下で、数Ｖから数十Ｖ程度（好ましくは１０Ｖ程度）の信号である。
（ｂ）は入力電圧検出信号Ｓinの波形を示し、全波整流した入力電圧Ｖin（ＤＣ）と対応して、例えば実線で示す波形と破線で示す波形との間で振幅が変動する。また、この入力電圧検出信号Ｓinと比較する出力電圧検出信号Ｓoutの波形を、細かい破線で重ねて示している。
【００４０】
（ｃ）はゼロクロス信号Ｚｘの波形を示す。これは、出力電圧検出信号Ｓoutに基づいて出力電圧Ｖoutが発生している出力発生期間を検出する出力発生期間検出手段であるゼロクロス回路１５によって検出される信号である。このゼロクロス信号Ｚｘは、出力電圧検出信号Ｓoutが僅かに正電圧になった時点から再びゼロレベルになる時点までの期間中ハイレベルで、それ以外の期間はローレベルの信号であり、このゼロクロス信号Ｚｘがハイレベルの期間が出力発生期間である。
【００４１】
（ｄ）は、図１における比較回路１８が、入力電圧検出信号Ｓinと出力電圧検出信号Ｓoutとを比較して、出力電圧検出信号Ｓoutが入力電圧検出信号Ｓinを超えている（Ｓout＞Ｓin）期間を検出した出力大期間信号Ｓｃの波形を示す。この出力大期間信号Ｓｃがハイレベルの期間が、Ｓout＞Ｓinの期間である。
【００４２】
（ｅ）は、上記出力大期間信号Ｓｃの出力大期間（Ｓout＞Ｓinの期間）を示す情報を、ゼロクロス信号Ｚｘがローレベルになる（出力発生期間が検出されなくなる）次の期間ＯＮ期間へシフト（移行）させた信号の波形を示す。その移行手段については図３によって後述する。
この移行された出力大期間を示す情報に基づいて、図１における制御ＩＣ１２に、スイッチング素子Ｑを実際にオンにする期間であるＯＮ時間を調整させる。
【００４３】
次に、図３において、（ａ）は図１における発振器１７が出力するクロック信号ＣＬＫであり、図示の都合上スイッチング周波数の６倍の周波数（周期は１／６）の例で示したが、実際には１０倍以上の周波数であるのが望ましい。このクロック信号ＣＬＫの周波数が高い方が分解能が高くなり、シフトレジスタ１９による出力大期間信号Ｓｃの取り込み誤差が、スイッチング周期を２０分割する場合は５％、１０分割する場合は１０５％になる。
【００４４】
（ｃ）の太い破線で示す波形は、比較回路１８による比較の結果、出力電圧検出信号Ｓoutの値（レベル）が入力電圧検出信号Ｓinの値（レベル）を超えている期間を検出した出力大期間信号Ｓｃを示す。この出力大期間信号Ｓｃがハイレベルの期間が、Ｓout＞Ｓinの期間である。
この出力大期間信号Ｓｃを６段のシフトレジスタ１９のデータ入力とし、クロック信号ＣＬＫをクロック端子に入力してそれを取り込んでシフトさせたときのシフトレジスタ１９の格段のデータを（ｂ）に示す。このシフトレジスタ１９は、クロック信号ＣＬＫの立ち上がりでデータをラッチするので、その時、出力大期間信号Ｓｃがハイになっていれば“１”がラッチされ、ローになっていれば“０”がラッチされる。
【００４５】
（ｃ）の太い実線で示す波形は、上記のようにして６分解能でシフトレジスタ１９に取り込まれた出力大期間信号Ｓciを示す。この信号は、太い破線で示す実際のＳout＞Ｓinの期間を示す出力大期間信号Ｓｃとの間で差異を生じる。しかし、クロック信号ＣＬＫの周期をスイッチング周期の１／１０以下にして、それに応じてシフトレジスタの段数も１０段以上にすれば、その誤差は１０％以下になる。
【００４６】
その後さらに、シフトレジスタ１９がクロック信号ＣＬＫによってラッチしたデータを次のＯＮ期間（ゼロクロス信号Ｚｘローの期間）へ移行させる。７番目以降のクロック信号が入力されると、先のデータから順に出力される。
（ｄ）は、その移行後の出力大期間信号ＳＳciの波形を示す。このようにして、移行手段であるシフトレジスタ１９は、スイッチングの周波数より高い周波数のクロック信号ＣＬＫに同期して、出力大期間を示す情報を、ゼロクロス回路１５によって出力発生期間が検出されなくなる次の期間（ＯＮ期間）へ移行させる。
【００４７】
この信号ＳＳciを、図１におけるＤ−ＦＦ回路２１のデータ端子に順次入力させる。したがって、信号ＳＳciがハイのときはＤ−ＦＦ回路２１の入力は“１”になり、ローのときは“０”になる。そのＤ−ＦＦ回路２１の入力データを（ｅ）に示す。
（ｇ）は、図２の（ｃ）に示したゼロクロス信号Ｚｘを、図１における反転回路１６によって反転した反転ゼロクロス信号／Ｚｘの波形を示す。
【００４８】
（ｈ）は、クロック信号ＣＬＫと反転ゼロクロス信号／ＺｘとをＡＮＤ回路２０を通してアンドをとった信号で、反転ゼロクロス信号／ＺｘがハイのＯＮ期間中のみ出力されるクロック信号である。このＤ−ＦＦ回路２１も、このクロック信号の立ち上がりでデータ端子Ｄの入力データをラッチしてＱ端子に出力する。
そこで、（ｄ）に示したシフトレジスタ１９から出力されるシフトされた出力大期間信号ＳＳciを（ｈ）に示したクロック信号ＣＬＫ（ＯＮ）の立ち上がりで、Ｄ−ＦＦ回路２１にラッチする。そのＤ−ＦＦ回路２１のＱ端子の出力信号は（ｉ）に示す波形になる。
【００４９】
このＡＮＤ回路２０及びＤ−ＦＦ回路２１等が、シフトレジスタ１９によって移行された出力大期間を示す情報（信号ＳＳci）を、ゼロクロス回路１５によって出力発生期間が検出されない（Ｚｘがローの）期間にのみ制御回路へ伝達する情報伝達手段に相当する。
しかし、図３の（ｉ）に示す信号ＳＳciＲは、右方の２つのハイレベルの波形部分は、出力発生期間になるＯＦＦ期間にまで延びてしまっている。このＯＦＦ期間には励磁電流を流すことはできないので、この部分の情報は不要である。
【００５０】
そこで、図１の実施形態ではＡＮＤ回路２２を設けて、Ｄ−ＦＦ回路２１から出力される信号ＳＳciＲと（ｇ）に示した反転ゼロクロス信号／Ｚｘとのアンドをとって、図３の（ｉ）に示す信号を出力するようにした。このＡＮＤ回路２２が、ゼロクロス回路１５によって出力発生期間が検出された（／Ｚｘがローの）期間には、出力大期間を示す情報（信号ＳＳci）の制御ＩＣ１２への伝達を禁止する手段に相当する。
このＡＮＤ回路２２の出力信号を図１におけるトランジスタＴｒのベースに印加する。それによって、その信号がハイレベルの期間、すなわち直前のＯＦＦ期間で出力電圧検出信号Ｓoutが入力電圧検出信号Ｓinを超えていた（Ｓout＞Ｓin）期間だけ、トランジスタＴｒをオン状態にする。すると、制御ＩＣ１２のトランジスタＴｒを接続している端子が、その期間だけアース電位になり、Ｓout＞Ｓinだった時間の情報が制御ＩＣ１２に伝達される。
【００５１】
それによって、制御回路である制御ＩＣ１２は、シフトレジスタ１９によって移行された出力大期間を示す情報（信号ＳＳci）に基づいて、出力電圧Ｖout の波高値を一定にするように、スイッチング素子Ｑを実際にオンにする期間を調整又は決定する。
たとえば、出力大期間が基準値より長いときは、入力電圧が低くなっているので、スイッチング素子Ｑをオンにする期間（ＯＮ時間）を長くする。出力大期間が基準値より短いいときは、入力電圧が高くなっているので、スイッチング素子Ｑをオンにする期間（ＯＮ時間）を短くする。
【００５２】
次に、この発明による上述したインバータ装置を一部変更した実施形態の動作を、図４のタイミングチャートによって説明する。
この図４の（ａ）と（ｂ）は、図２の（ｂ）と（ｄ）に示した入力電圧検出信号Ｓinと、比較回路１８による比較結果である出力大期間信号Ｓｃに対応する。出力大期間信号Ｓｃは、出力電圧検出信号Ｓoutの値（レベル）が入力電圧検出信号Ｓinの値（レベル）を超えている期間だけハイレベルになる信号である。
【００５３】
この場合は、商用電源の交流の入力電圧Ｖinを図１の全波整流回路で全波整流した後、コンデンサなどで平滑して、昇圧トランス１０の励磁巻線とスイッチング素子Ｑとの直列回路に印加する。そして、入力電圧検出回路１４も、商用電源の交流の入力電圧Ｖinを全波整流した後、コンデンサなどで平滑して入力電圧検出信号Ｓinとする。それ以外は前述の実施形態と同様である。
【００５４】
この実施形態によれば、図４の（ａ）に示すように、入力電圧検出信号Ｓinが、ゆるい傾斜で直線的に変化し、その電圧レベルが同図に実線で示す基準値から、太い破線で示す最大値と、点線で示す最小値の間で変動する。
また、同図には出力電圧検出信号Ｓoutの波形も点線で示している。したがって、入力電圧検出信号Ｓinと出力電圧検出信号Ｓoutの値を比較して、出力電圧検出信号Ｓoutの値の方が大きい期間を示す出力大期間信号Ｓｃは、図３の（ｂ）に示すようになる。
この場合、同図に、長短の矢印範囲で示す情報によって、制御ＩＣ１２がスイッチング素子ＱをオンにするＯＮ時間を調整して、出力電圧の波高値を一定にするように制御する。
このようにすると、入力電圧の変動の検出精度がよくなる。
【００５５】
以上説明したこの発明によるインバータ装置は、入力電検出信号を基準にすることで、出力電圧の波高値を一定にする。そのため、励磁電流Ｉｐ、入力電圧Ｖin、励磁インダクタンスＬｐ、及びスイッチング素子のオン時間Ｔonとの間の  Ｉｐ＝Ｖｉｎ・Ｔｏｎ／Ｌｐの関係上から、入力電圧Vinに応じオン時間Ｔonを変調させる制御を、同じ周期内で行う。したがって、入力電圧が変化しても、応答が速く安定な出力電圧を得ることができる。
【００５６】
また、スイッチング素子のオン期間とオフ期間の割合をＰＷＭ制御する場合、オン期間を短くすると、その分だけオフ期間が長くなり、出力の共振電圧も連続された電圧が発生する。そこで、スイッチング素子に流れる電流を検出し、あらかじめ決めた電流に達するとスイッチング素子をオフにする機能を追加することによって、オフ期間を固定し、オン期間のみ変調する制御が可能になり、一層応答が早い安定した出力電圧を得ることができる。
また、これに加え、予め入力電圧検出信号によってスイッチング素子のオン期間を決定させ、それによって制御することにより、安定した出力電圧を得ることも可能である。
【００５７】
この発明によるプラズマ発生装置は、この放電部内を、シート材を誘電体に沿って搬送して通過させることによって、その表面がプラズマによって生成されるラジカルやイオンなどの活性種に触れて改質が進行する。
それは、プラズマにより、空気中の成分やシート材自体に含まれている成分によって形成される種々の親水性官能基等の基が、シート材の表面に形成されて表面エネルギーが高くなることによって進行する。
【００５８】
このような大気圧プラズマは、表面処理の一つの手段として、表面の改質や汚染物の除去等、様々な工業製品に応用されている。樹脂等の接着や印刷、コーティング等を施す場合に、大気圧プラズマにより前処理を行うと、濡れ性を向上させることが可能になる。
例えば、電子写真方式による画像形成装置により樹脂トナーが印刷された印刷物に、紫外線硬化型のニスをコーティングしようとすると、樹脂トナーに含まれるワックス成分に
より、樹脂トナー印刷部分のニスを弾いてしまう場合がある。しかし、大気圧プラズマによる表面処理を行うと、濡れ性が向上するため、ニスコーティングが可能になり、印刷物
の付加価値が向上する。
【００５９】
しかし、この発明によるプラズマ発生装置は大気圧プラズマの発生に限るものではなく、種々の変更が可能である。また、コロナ放電によってプラズマを発生する装置や、多少ガスが入った低圧雰囲気でプラズマ放電を発生する装置にも適用可能である。
また、この発明によるインバータ装置は、プラズマ発生装置に限らず、半導体ウエハー接着装置、画像処理機器、塗装装置、蛍光ランブ等の照明機器、空気清浄機、放電機器、液晶ＴＶのバックライト、除菌装置など、種々の装置の高電圧電源装置に利用できる。
【００６０】
以上、この発明の各実施形態について説明してきたが、その実施形態の各部の具体的な構成や動作の内容等は、そこに記載したものに限るものではない。
また、この発明は上述した各実施形態に限定されるものではなく、特許請求の範囲の各請求項に記載された技術的特徴を有する以外は、何ら限定されるものではないことは言うまでもない。
さらに、以上説明してきた各実施形態の回路例、動作例及び変形例等は、適宜変更又は追加し、あるいは一部を削除してもよく、相互に矛盾しない限り任意に組み合わせて実施することも可能であることは勿論である。
【符号の説明】
【００６１】
１：インバータ装置    ２：負荷（プラズマ発生用の放電部）    
１０：昇圧トランス    １１：全波整流回路    １２：制御ＩＣ（制御回路）    
１３：補助電源回路    １４：入力電圧検出回路（入力電圧検出手段）
１５：ゼロクロス回路（出力発生期間検出手段）    １６：反転回路    
１７：発振器（ＯＳＣ）    １８：比較回路（比較手段）
１９：シフトレジスタ（移行手段）    ２０，２２：ＡＮＤ回路    ２１：Ｄ−ＦＦ回路
Ｑ：スイッチング素子    Ｔ１，Ｔ２：トランス    Ｎｐ１，Ｎｐ２：励磁巻線    
Ｎｓ１，Ｎｓ２：出力巻線    Ｎｈ：補助巻線    
Ｎｄ：第３次巻線（出力電圧検出手段）    Ｔｒ：トランジスタ
Ｖin：入力電圧    Ｖout：出力電圧    
Ｖｈ：帰還巻線に誘起される電圧    Ｃｏ：負荷容量
Ｓin:入力電圧検出信号    Ｓout：出力電圧検出信号    ＣＬＫ：クロック信号  
Ｚｘ：ゼロクロス信号    ／Ｚｘ：反転ゼロクロス信号    
【先行技術文献】
【特許文献】
【００６２】
【特許文献１】特開２００９−１１１４４号公報
【特許文献２】国際公開第２００７／０６０９４１号パンフレット
【図１】
2015180127.tif 000003
【図２】
2015180127.tif 000004
【図３】
2015180127.tif 000005
【図４】
2015180127.tif 000006