(57)【要約】【課題】製造工程の簡略化を図ることのできる半導体装置の製造方法を提供する。【解決手段】素子用領域２１ａとテスト用領域２１ｂとを有する半導体ウェハ２０を用意し、半導体ウェハ２０の主表面２０ａ側から、素子用領域２１ａに複数の素子用トレンチ４を形成すると同時に、隣接する素子用トレンチ４の間隔と間隔が等しくなる２本のテスト用トレンチ２２を形成し、かつ、テスト用トレンチ２２を連結する溝部２３を形成する。そして、半導体ウェハ２０の主表面２０ａ側から溝部２３を介して、２本のテスト用トレンチ２２の間隔のうちの開口部側よりも狭くされた部分の幅を測定することにより、隣接する素子用トレンチ４の間隔のうちの開口部側よりも狭くされた部分の幅を推測する。【選択図】図５
2015130393.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）と、
前記半導体基板に形成された複数の素子用トレンチ（４）と、を備え、
前記複数の素子用トレンチは、開口部よりも底部側において、前記開口部よりも幅が広くなる部分を有する形状とされ、
隣接する前記素子用トレンチの間隔は、前記底部側に前記開口部側よりも狭くされた部分を有する半導体装置の製造方法において、
素子用領域（２１ａ）とテスト用領域（２１ｂ）とを有する半導体ウェハ（２０）を用意する工程と、
前記半導体ウェハの主表面（２０ａ）側から、前記素子用領域に前記複数の素子用トレンチを形成すると同時に、前記テスト用領域に隣接する前記素子用トレンチの間隔と間隔が等しくなる２本のテスト用トレンチ（２２）を形成し、かつ、前記テスト用トレンチを連結する溝部（２３）を形成する工程と、
前記半導体ウェハの主表面側から前記溝部を介して、前記２本のテスト用トレンチの間隔のうちの前記開口部側よりも狭くされた部分の幅を測定することにより、隣接する前記素子用トレンチの間隔のうちの前記開口部側よりも狭くされた部分の幅を推測することを特徴とする半導体装置の製造方法。
【請求項２】
前記溝部を形成する工程では、前記素子用トレンチの幅方向に直交する方向の長さ（Ｌ）が、前記半導体基板の主表面から隣接する前記素子用トレンチの間隔が最も狭くなる部分までの長さ（ｈ）より長くなる前記溝部を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記溝部を形成する工程では、前記２本のテスト用トレンチにおける延設方向の一方の端部および前記一方の端部と反対側の他方の端部を連結するように、前記溝部を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
半導体基板（１）と、
前記半導体基板に形成された素子用トレンチ（４）と、を備え、
前記素子用トレンチは、開口部よりも底部側において、前記開口部よりも幅が広くなる部分を有する形状とされた半導体装置の製造方法において、
素子用領域（２１ａ）とテスト用領域（２１ｂ）とを有する半導体ウェハ（２０）を用意する工程と、
前記半導体ウェハの主表面（２０ａ）側から、前記素子用領域に前記素子用トレンチを形成すると同時に、前記テスト用領域に前記素子用トレンチの開口部の幅と開口部の幅が等しくなるテスト用トレンチ（２２）を形成し、かつ、前記テスト用トレンチの延設方向における一方の端部に溝部（２３）を形成する工程と、
前記半導体ウェハの主表面側から前記溝部を介して前記テスト用トレンチのうちの前記開口部よりも幅が広くなる部分の形状を観察することにより、前記素子用トレンチのうちの前記開口部よりも幅が広くなる部分の形状を推測することを特徴とする半導体装置の製造方法。
【請求項５】
前記溝部を形成する工程では、前記素子用トレンチの幅方向に直交する方向の長さ（Ｌ）が前記半導体基板の主表面から前記素子用トレンチにおける前記開口部よりも幅が広くなる部分のうちの最も底部側に位置する部分までの長さより長くなり、かつ、前記幅方向の長さ（Ｄ）が前記素子用トレンチのうちの最も幅が広くなる部分の長さより長くなる前記溝部を形成することを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、開口部よりも底部側において、開口部よりも幅が広くなる部分を有するトレンチが形成された半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来より、この種のトレンチが形成された半導体装置として、トレンチゲート型の絶縁ゲート型バイポーラトランジスタ（以下、単にＩＧＢＴという）を備える半導体装置が提案されている（例えば、特許文献１参照）。
【０００３】
具体的には、この半導体装置では、コレクタ層の上にＮ−型のドリフト層が形成され、ドリフト層の表層部にＰ型のベース層が形成されている。そして、ベース層の表層部にＮ＋型のエミッタ層が形成されている。また、ベース層およびエミッタ層を貫通してドリフト層に達する複数のトレンチが所定方向に延設されている。これら複数のトレンチは、開口部よりも底部側において、開口部よりも幅が広くなる部分を有するいわゆる壺形状とされている。つまり、隣接するトレンチの間隔は、底部側に開口部よりも狭くされた部分を有している。なお、トレンチにおける幅とは、言い換えると、トレンチにおける対向する側壁の間隔のことである。
【０００４】
そして、各トレンチの壁面にはゲート絶縁膜とゲート電極とが順に形成されている。また、ベース層およびエミッタ層上にはベース層およびエミッタ層と電気的に接続されるエミッタ電極が形成され、コレクタ層の裏面には当該コレクタ層と電気的に接続されるコレクタ電極が備えられている。
【０００５】
このような半導体装置では、隣接するトレンチの間隔が開口部側の間隔で一定とされている場合と比較して、ドリフト層に流れ込んだ正孔が隣接するトレンチの間を通過してベース層内に抜けにくくなり、ドリフト層内に多くの正孔を蓄積することができる。これにより、ドリフト層に注入される電子の供給量を増加させることができ、オン電圧の低減を図ることができる。
【０００６】
上記半導体装置は次のように製造される。まず、コレクタ層の上にバッファ層、ドリフト層、ベース層が順に形成された半導体基板を用意する。続いて、反応性イオンエッチング（以下、単にＲＩＥという）等の異方性エッチングを行うことにより、ベース層に第１トレンチを形成する。
【０００７】
そして、第１トレンチの底面に対して再びＲＩＥ等の異方性エッチングを行って第１トレンチと連通する第２トレンチを形成する。次に、この第２トレンチに対して等方性エッチングを行う。これにより、開口部よりも底部側に、開口部よりも幅が広くなる部分を有する壺形状のトレンチが第１、第２トレンチによって構成される。その後は、ゲート絶縁膜、ゲート電極等を適宜形成することにより、上記半導体装置が製造される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−８００７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
このような半導体装置では、隣接するトレンチの間隔のうちの最も狭くなる部分の幅が半導体装置の特性（オン電圧）に大きく影響するため、この部分の幅を把握することが好ましい。しかしながら、開口部よりも底部側において、開口部よりも幅が広くなる部分を有するトレンチは、半導体基板の表面（トレンチの開口部側）からトレンチの形状を観察することができない。つまり、半導体基板の表面から隣接するトレンチ間の間隔のうちの最も狭くなる部分の幅を把握することができない。
【００１０】
このため、隣接するトレンチの間隔のうちの開口部よりも狭くされた部分の幅を把握するために次のようにすることが考えられる。すなわち、まず、複数の半導体装置を製造した後に、トレンチが露出するように半導体装置の１つをへき開する。そして、へき開した半導体装置の断面観察を行うことによって隣接するトレンチの間隔のうちの最も狭い部分の幅を測定し、測定結果に基づいて他の半導体装置における隣接するトレンチの間隔のうちの最も狭い部分の幅を推測する。
【００１１】
しかしながら、このような方法では、測定（推測）のためのへき開専用の半導体装置（半導体ウェハ）を用意しなければならず、製造工程が増加する。また、半導体装置における隣接するトレンチの間隔のうちの最も狭い部分の幅は、へき開した他の半導体装置（半導体ウェハ）からの推測であり、推測精度が低い。
【００１２】
なお、このような問題は、上記壺形状のトレンチを有するＩＧＢＴが形成された半導体装置のみに発生する問題ではない。すなわち、開口部よりも底部側に、開口部よりも広い幅を有するトレンチが形成された半導体装置において同様に発生する。
【００１３】
本発明は上記点に鑑みて、製造工程の簡略化を図ることができ、推測精度を向上できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、請求項１に記載の発明では、半導体基板（１）と、半導体基板に形成された複数の素子用トレンチ（４）と、を備え、複数の素子用トレンチは、開口部よりも底部側において、開口部よりも幅が広くなる部分を有する形状とされ、隣接する素子用トレンチの間隔は、底部側に開口部側よりも狭くされた部分を有する半導体装置の製造方法において、以下の点を特徴としている。
【００１５】
すなわち、素子用領域（２１ａ）とテスト用領域（２１ｂ）とを有する半導体ウェハ（２０）を用意する工程と、半導体ウェハの主表面（２０ａ）側から、素子用領域に複数の素子用トレンチを形成すると同時に、テスト用領域に隣接する素子用トレンチの間隔と間隔が等しくなる２本のテスト用トレンチ（２２）を形成し、かつ、テスト用トレンチを連結する溝部（２３）を形成する工程と、半導体ウェハの主表面側から溝部を介して、２本のテスト用トレンチの間隔のうちの開口部側よりも狭くされた部分の幅を測定することにより、隣接する素子用トレンチの間隔のうちの開口部側よりも狭くされた部分の幅を推測することを特徴としている。
【００１６】
これによれば、半導体装置をへき開することなく、隣接する素子用トレンチの間隔のうちの開口部側よりも狭くされた部分の幅を推測することができる。このため、製造工程の簡略化を図ることができる。
【００１７】
また、素子用領域とテスト用領域とが同じ半導体ウェハに備えられ、同じ製造工程（条件）で製造されたテスト用トレンチを用いて隣接する素子用トレンチの間隔のうちの開口部側よりも狭くされた部分の幅を推測している。このため、推測精度を向上できる。
【００１８】
そして、請求項４に記載の発明では、半導体基板（１）と、半導体基板に形成された素子用トレンチ（４）と、を備え、素子用トレンチは、開口部よりも底部側において、開口部よりも幅が広くなる部分を有する形状とされた半導体装置の製造方法において、以下の点を特徴としている。
【００１９】
すなわち、素子用領域（２１ａ）とテスト用領域（２１ｂ）とを有する半導体ウェハ（２０）を用意する工程と、半導体ウェハの主表面（２０ａ）側から、素子用領域に素子用トレンチを形成すると同時に、テスト用領域に素子用トレンチの開口部の幅と開口部の幅が等しくなるテスト用トレンチ（２２）を形成し、かつ、テスト用トレンチの延設方向における一方の端部に溝部（２３）を形成する工程と、半導体ウェハの主表面側から溝部を介してテスト用トレンチのうちの開口部よりも幅が広くなる部分の形状を観察することにより、素子用トレンチのうちの開口部よりも幅が広くなる部分の形状を推測することを特徴としている。
【００２０】
これによれば、半導体装置をへき開することなく、素子用トレンチのうちの開口部よりも幅が広くなる部分の形状を推測することができる。このため、製造工程の簡略化を図ることができる。
【００２１】
また、素子用領域とテスト用領域とが同じ半導体ウェハに備えられ、同じ製造工程（条件）で製造されたテスト用トレンチを用いて素子用トレンチのうちの開口部よりも幅が広くなる部分の形状を推測している。このため、推測精度を向上できる。
【００２２】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態における半導体装置の断面図である。
【図２】図１に示す半導体装置の製造工程を示す断面図である。
【図３】図２に続く半導体装置の製造工程を示す断面図である。
【図４】図２（ｂ）の工程における平面図である。
【図５】図３（ｂ）の工程における平面図である。
【図６】本発明の第２実施形態におけるテスト用領域の平面図である。
【図７】隣接する第２テスト用トレンチのうちの最も間隔が狭くなる部分の幅が狭くなり過ぎた場合の状態を示す図である。
【図８】本発明の他の実施形態における半導体装置を示す断面図である。
【図９】本発明の他の実施形態における半導体装置を示す断面図である。
【図１０】図９に示す半導体装置の製造工程を示す平面図である。に体操する平面図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００２５】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。まず、本発明の半導体装置の製造方法を適用して製造された半導体装置の構成について説明する。なお、本実施形態では、ＩＧＢＴが形成された半導体装置を例に挙げて説明する。
【００２６】
図１に示されるように、半導体装置は、Ｎ−型のドリフト層２を有する半導体基板１を備えている。そして、ドリフト層２の表面側（表層部）にはＰ型のベース層３が形成されている。また、半導体基板１の主表面１ａに対する法線方向に沿って形成され、ベース層３を貫通してドリフト層２に達する複数の素子用トレンチ４が所定方向（図１中紙面垂直方向）にストライプ状に延設されている。
【００２７】
各素子用トレンチ４は、ベース層３内に形成された第１素子用トレンチ４ａと、当該第１素子用トレンチ４ａと連通し、ベース層３とドリフト層２との界面付近からドリフト層２に達する第２素子用トレンチ４ｂとによって構成されている。具体的には、第１素子用トレンチ４ａは、半導体基板１の主表面１ａに対する法線方向に沿って形成された断面矩形状とされている。つまり、第１素子用トレンチ４ａは、幅が一定とされている。また、第２素子用トレンチ４ｂは、図１中の断面において、幅が第１素子用トレンチ４ａの幅より広くなる部分を有する略楕円形状とされている。すなわち、素子用トレンチ４は図１中の断面においていわゆる壺形状とされている。
【００２８】
なお、素子用トレンチ４の幅とは、言い換えると、素子用トレンチ４における対向する側壁の間隔（図１中紙面左右方向の幅）のことである。また、本実施形態の第２素子用トレンチ４ｂは、深さ方向（半導体基板１の主表面１ａに対する垂直方向）において、中心部分（半導体基板１の主表面１ａからの深さｈの部分）の幅が最も広くなる楕円形状とされている。
【００２９】
そして、隣接する素子用トレンチ４は、隣接する第２素子用トレンチ４ｂのうちの最も狭くなる部分の間隔（図１中Ａ）が隣接する第１素子用トレンチ４ａの間隔（図１中Ｂ）より狭くされている。本実施形態では、第２素子用トレンチ４ｂは、深さ方向の中心部分の幅が最も広くされているため、隣接する第２素子用トレンチ４ｂのうちの最も狭くなる部分の間隔とは、隣接する第２素子用トレンチ４ｂの深さ方向における中心部分の間隔のことである。
【００３０】
各素子用トレンチ４の側壁には、それぞれ熱酸化膜等からなるゲート絶縁膜５が形成されており、ゲート絶縁膜５上にはドープトＰｏｌｙ−Ｓｉ等の導電性材料からなるゲート電極６が形成されている。
【００３１】
そして、ベース層３の表層部のうちの第１素子用トレンチ４ａの側部にはＮ＋型のエミッタ層７が形成されている。また、ベース層３の表層部のうち、隣接する第１素子用トレンチ４ａの間であって、エミッタ層７を挟んで第１素子用トレンチ４ａと反対側であり、隣接する第２素子用トレンチ４ｂの間に位置するドリフト層２と対向する部分には、ベース層３よりも高濃度とされたＰ＋型のコンタクト層８が形成されている。言い換えると、ベース層３の表層部のうちの第２素子用トレンチ４ｂの間に位置するドリフト層２の直上には、コンタクト層８が形成されている。このコンタクト層８は、本実施形態では、エミッタ層７よりも深い位置まで形成されている。
【００３２】
半導体基板１の主表面１ａ上には、層間絶縁膜９が形成されていると共に、エミッタ電極１０が形成されている。そして、このエミッタ電極１０は、層間絶縁膜９に形成されたコンタクトホール９ａを介してエミッタ層７およびコンタクト層８と電気的に接続されている。
【００３３】
また、ドリフト層２の裏面側（半導体基板１の主表面１ａ側と反対側）には、コレクタ層１１が形成されていると共に、コレクタ層１１上に当該コレクタ層１１と電気的に接続されるコレクタ電極１２が形成されている。また、ドリフト層２とコレクタ層１１との間には、Ｎ＋型のバッファ層１３が形成されている。このバッファ層１３は、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図るために備えられている。
【００３４】
以上が本実施形態の半導体装置の構成である。次に、このような半導体装置の作動について簡単に説明する。
【００３５】
上記半導体装置では、ゲート電極６に所定電圧が印加されると、ベース層３のうちの素子用トレンチ４と接する部分にＮ型となる反転層が形成される。そして、エミッタ層７から反転層を介して電子がドリフト層２に供給されると共にコレクタ層１１から正孔がドリフト層２に供給され、伝導度変調によりドリフト層２の抵抗値が低下してオン状態となる。
【００３６】
このとき、隣接する第２素子用トレンチ４ｂのうちの最も狭くなる部分の間隔（図１中Ａ）が隣接する第１素子用トレンチ４ａの間隔（図１中Ｂ）より狭くされている。このため、隣接する素子用トレンチ４の間隔が隣接する第１素子用トレンチ４ａの間隔（図１中Ｂ）で一定である場合と比較して、ドリフト層２に供給された正孔がベース層３を介して抜け難くなる。したがって、ドリフト層２に多量の正孔を蓄積させることができ、これによってドリフト層２に供給される電子の総量も増加するため、オン抵抗の低減を図ることができる。
【００３７】
次に、上記半導体装置の製造方法について図２〜５を参照して説明する。
【００３８】
まず、図２（ａ）に示されるように、コレクタ層１１、バッファ層１３、ドリフト層２、ベース層３が順に形成され、素子用領域２１ａおよびテスト用領域２１ｂを有する半導体ウェハ２０を用意する。
【００３９】
なお、素子用領域２１ａとは、上記図１に示すＩＧＢＴが形成される領域である。また、テスト用領域２１ｂとは、素子用領域２１ａに形成される素子用トレンチ４の形状を推測するための後述するテスト用トレンチ２２が形成される領域であり、本実施形態では、半導体ウェハ２０をチップ単位に分割する際に用いられるダイシングライン等が利用される。
【００４０】
そして、半導体ウェハ２０の主表面２０ａ上（ベース層３上）に、シリコン酸化膜等で構成されるエッチングマスク１４を化学気相成長（以下、単にＣＶＤという）法等で形成すると共に、当該エッチングマスク１４をパターニングする。
【００４１】
続いて、図２（ｂ）および図４に示されるように、エッチングマスク１４を用いてＲＩＥ等の異方性エッチングを行う。これにより、素子用領域２１ａに複数の第１素子用トレンチ４ａを形成する。また、テスト用領域２１ｂにテスト用トレンチ２２の一部を構成する２本の第１テスト用トレンチ２２ａおよび溝部２３の一部を構成する第１溝部２３ａを形成する。その後、必要に応じて、ケミカルドライエッチング（ＣＤＥ）等により、形成した第１素子用トレンチ４ａ、第１テスト用トレンチ２２ａ、第１溝部２３ａの壁面のダメージを除去する工程を行う。
【００４２】
なお、溝部２３は、具体的には後述するが、テスト用トレンチ２２を観察する際に利用されるものである。また、第１テスト用トレンチ２２ａおよび第１溝部２３ａは、第１素子用トレンチ４ａと同じ工程で形成されるため、同じ深さとされている。ここで、第１テスト用トレンチ２２ａ（テスト用トレンチ２２）および第１溝部２３ａ（溝部２３）の形状について説明する。
【００４３】
２本の第１テスト用トレンチ２２ａは、図４に示されるように、第１素子用トレンチ４ａと同じ方向に延設される。また、２本の第１テスト用トレンチ２２ａは、間隔が隣接する第１素子用トレンチ４ａの間隔（図２中Ｂ）と等しくされている。つまり、この工程では、テスト用領域２１ｂに第１素子用トレンチ４ａと同じ第１テスト用トレンチ２２ａを形成している。
【００４４】
第１溝部２３ａは、２本の第１テスト用トレンチ２２ａの長手方向（延設方向）における一方の端部を互いに連結するように形成されている。つまり、２本の第１テスト用トレンチ２２ａにおける長手方向の一方の端部は、第１溝部２３ａ内に露出している。また、この第１溝部２３ａは、平面矩形状とされている。そして、第１溝部２３ａは、第１テスト用トレンチ２２ａの幅方向に直交する方向の長さＬが、半導体基板１の主表面１ａから隣接する素子用トレンチ４ａの間隔が最も狭くなる部分までの長さ（深さ）より長くされている。つまり、本実施形態では、第１溝部２３ａは、第１テスト用トレンチ２２ａの幅方向に直交する方向の長さＬが半導体基板１の主表面１ａから第２素子用トレンチ４ｂの中心部分までの長さｈ（図１参照）より長くされている。
【００４５】
次に、図２（ｃ）に示されるように、第１素子用トレンチ４ａおよび第１テスト用トレンチ２２ａの壁面にゲート絶縁膜５の一部を構成する絶縁膜５ａを熱酸化により形成する。
【００４６】
なお、絶縁膜５ａは、本実施形態では、熱酸化により形成した熱酸化膜であるが、例えば、ＣＶＤ法等で形成した酸化膜等であってもよい。また、この工程では、図２（ｃ）とは別断面において、第１溝部２３ａの壁面にも絶縁膜５ａが形成される。
【００４７】
その後、図２（ｄ）に示されるように、後述の図３（ｃ）の工程において、第１素子用トレンチ４ａおよび第１テスト用トレンチ２２ａの壁面が熱酸化されることを抑制する酸素不透過性の保護膜１５を形成する。本実施形態では、ＳｉＮ膜等を第１素子用トレンチ４ａおよび第１テスト用トレンチ２２ａの壁面が覆われるようにＣＶＤ法により形成する。すなわち、図２（ｄ）の工程が終了した後では、第１素子用トレンチ４ａおよび第１テスト用トレンチ２２ａの壁面には絶縁膜５ａおよび保護膜１５が順に積層されている。なお、この工程では、図２（ｄ）とは別断面において、第１溝部２３ａにも保護膜１５が形成される。
【００４８】
続いて、図３（ａ）に示されるように、ＲＩＥ等の異方性エッチングを行うことにより、第１素子用トレンチ４ａおよび第１テスト用トレンチ２２ａのうちの側壁に配置された保護膜１５を残しつつ、底面に配置された保護膜１５および絶縁膜５ａを選択的に除去する。
【００４９】
その後、保護膜１５をエッチングマスクとして、第１素子用トレンチ４ａの底面に対して再びＲＩＥ等の異方性エッチングを行うことにより、第１素子用トレンチ４ａと連通してドリフト層２に達する第２素子用トレンチ４ｂを形成する。同様に、保護膜１５をエッチングマスクとして、第１テスト用トレンチ２２ａの底面に対して再びＲＩＥ等の異方性エッチングを行うことにより、第１テスト用トレンチ２２ａと連通してドリフト層２に達する第２テスト用トレンチ２２ｂを形成する。また、図３（ａ）とは別断面において、第１溝部２３ａと連通する第２溝部２３ｂを形成する。つまり、２本の第２テスト用トレンチ２２ｂにおける長手方向の一方の端部は、第２溝部２３ｂ内に露出している。
【００５０】
なお、第２テスト用トレンチ２２ｂおよび第２溝部２３ｂは、第２素子用トレンチ４ｂと同じ工程で形成されるため、同じ深さとされている。また、図３（ａ）の工程では、第１素子用トレンチ４ａおよび第２テスト用トレンチ２２ｂの壁面に配置された保護膜１５をエッチングマスクとして異方性エッチングを行っている。このため、第２素子用トレンチ４ｂおよび第２テスト用トレンチ２２ｂの幅は第１素子用トレンチ４ａの幅より狭くなっている。
【００５１】
次に、図３（ｂ）および図５に示されるように、保護膜１５をエッチングマスクとして、第２素子用トレンチ４ｂおよび第２テスト用トレンチ２２ｂを等方性エッチングする。これにより、第２素子用トレンチ４ｂの中心部分の幅が第１素子用トレンチ４ａの幅よりも広くなり、上記壺形状の素子用トレンチ４が形成される。また、テスト用領域２１ｂにおいては、素子用トレンチ４と同様の壺形状のテスト用トレンチ２２が形成される。なお、第１溝部２３ａと連通する第２溝部２３ｂも同様に等方性エッチングされる。
【００５２】
次に、テスト用領域２１ｂにおいて、ＳＥＭ観察等を行い、テスト用領域２１ｂに形成されたテスト用トレンチ２２の形状を観察する。具体的には、テスト用領域２１ｂには、上記のように、素子用トレンチ４と同様の形状を有するテスト用トレンチ２２が形成されていると共に、溝部２３が形成されている。このため、図５中の矢印で示されるように、半導体ウェハ２０の主表面２０ａ側（主表面２０ａに対して斜め上方）から溝部２３を介してテスト用トレンチ２２の状態を観察し、隣接するテスト用トレンチ２２の間隔を測定する。つまり、本実施形態では、半導体ウェハ２０をへき開することなく、図３（ｂ）のテスト用領域２１ｂにおける断面を観察する。そして、素子用トレンチ４とテスト用トレンチ２２とは同じ形状であるため、テスト用トレンチ２２の形状から素子用トレンチ４の形状を推測できる。
【００５３】
ここで、上記のように、溝部２３におけるテスト用トレンチ２２の幅方向に直交する方向の長さＬは、主表面１ａから隣接する素子用トレンチ４の間隔が最も狭くなる部分までの長さｈより長くされている。このため、少なくとも、半導体ウェハ２０の主表面２０ａに対する４５°の方向からテスト用トレンチ２２の最も間隔が狭くなる部分の形状を観察することができる。
【００５４】
続いて、図３（ｃ）に示されるように、第２素子用トレンチ４ｂおよび第２テスト用トレンチ２２ｂの壁面に、第１素子用トレンチ４ａの壁面に形成した絶縁膜５ａより厚い絶縁膜５ｂを形成する。本実施形態では、第１素子用トレンチ４ａおよび第１テスト用トレンチ２２ａには酸素不透過性の保護膜１５が配置されており、第１素子用トレンチ４ａの壁面には熱酸化膜が形成されない。このため、例えば、１１５０℃で加熱時間を適宜調節してウェット酸化を行うことにより、絶縁膜５ａより厚い絶縁膜５ｂを形成する。これにより、第１素子用トレンチ４ａに形成された絶縁膜５ａおよび第２素子用トレンチ４ｂに形成された絶縁膜５ｂにてゲート絶縁膜５が形成される。
【００５５】
なお、この工程の絶縁膜５ｂは、ドライ酸化により形成してもよい。また、図３（ｃ）とは別断面において、第２溝部２３ｂの壁面にも絶縁膜５ｂが形成される。
【００５６】
その後、必要に応じて、テスト用領域２１ｂにおいて、ＳＥＭ観察等を行い、テスト用トレンチ２２の形状を観察することによって素子用トレンチ４の形状を推測する。
【００５７】
次に、図３（ｄ）に示されるように、保護膜１５を除去する。その後は、従来の一般的な半導体装置の製造プロセスを行い、素子用領域２１ａにおいて、素子用トレンチ４にゲート電極６を構成するドープトＰｏｌｙ−Ｓｉ等の導電性材料を埋め込んだり、エミッタ層７、コンタクト層８、層間絶縁膜９、エミッタ電極１０、コレクタ電極１２を形成したりすることにより、上記図１に示す半導体装置が製造される。
【００５８】
なお、テスト用領域２１ｂは、上記のように素子を構成する部分ではないため、ゲート電極６等を形成する工程は行っても行わなくてもよい。
【００５９】
以上説明したように、本実施形態では、テスト用領域２１ｂに、素子用トレンチ４と同じテスト用トレンチ２２を形成すると共に溝部２３を形成している。そして、製造工程の途中において、溝部２３を介してテスト用トレンチ２２を観察することにより、素子用トレンチ４の形状を推測している。つまり、半導体装置をへき開することなく、隣接する素子用トレンチ４の間隔のうちの開口部側よりも狭くされた部分の幅を推測できるため、製造工程の簡略化を図ることができる。
【００６０】
また、素子用領域２１ａとテスト用領域２１ｂとが同じ半導体ウェハ２０に備えられ、同じ製造工程（条件）で製造されたテスト用トレンチ２２を用いて隣接する素子用トレンチ４の間隔のうちの開口部側よりも狭くされた部分の幅を推測している。このため、推測精度を向上できる。
【００６１】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してテスト用トレンチ２２における長手方向の両端部に溝部２３を形成するものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００６２】
図６に示されるように、本実施形態では、図２（ｂ）、図３（ａ）、図３（ｂ）の工程で溝部２３を形成する際、テスト用トレンチ２２の長手方向における両端部が連結されるように２つの溝部２３を形成する。なお、図６は、図３（ｂ）の工程における平面図である。
【００６３】
これによれば、隣接する第１テスト用トレンチ２２ａの間に位置する部分は、隣接する第２テスト用トレンチ２２ｂの間に位置する部分のみで支持される。このため、隣接する第２テスト用トレンチ２２ｂ（第２素子用トレンチ４ｂ）のうちの最も間隔が狭くなる部分の幅が狭くなり過ぎた場合、図７に示されるように、隣接する第１テスト用トレンチ２２ａの間に位置する部分が倒壊し易くなる。すなわち、本実施形態によれば、隣接する第２テスト用トレンチ２２ｂの間隔が狭くなり過ぎた場合には、機械的な現象でも判断することができる。
【００６４】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００６５】
例えば、上記各実施形態では、ＩＧＢＴが形成された半導体装置を例に挙げたが、コレクタ層１１を有しない半導体装置に本発明を適用することができる。また、上記各実施形態において、素子用領域２１ａ内にテスト用領域２１ｂが組み込まれていてもよい。すなわち、半導体ウェハ２０をチップ単位に分割したとき、テスト用領域２１ｂがチップ内に残るようにしてもよい。
【００６６】
また、上記第１実施形態において、溝部２３は、テスト用トレンチ２２ａの長手方向における一方の端部を連結するように形成されていなくてもよい。すなわち、テスト用領域２１ｂにおいて、溝部２３を介して図３（ｂ）の断面を観察できるのであれば、溝部２３の形成場所は特に限定されるものではない。
【００６７】
さらに、本発明は、上記のように、壺形状の素子用トレンチ４を有する半導体装置の製造方法に限定されるものではなく、開口部よりも底部側において、開口部の幅よりも広い幅を有するトレンチが形成された半導体装置の製造方法に適用することができる。言い換えると、本発明は、製造工程の途中において、半導体ウェハ２０の主表面２０ａ側からトレンチ４の形状を観察することができない半導体装置の製造方法に適用することができる。
【００６８】
例えば、図８に示されるように、開口部から底面に向かって幅が次第に広くなる逆テーパ形状のトレンチ４が形成された半導体装置において、隣接するトレンチ４の底部の間隔Ｃを推測するのに適用できる。この場合は、特に図示しないが、上記のように、テスト用領域２１ｂにこのトレンチ４と同じ形状のテスト用トレンチ２２を形成すると共に溝部２３を形成する。そして、溝部２３を介してテスト用トレンチ２２の底部の間隔を測定することにより、素子用トレンチ４の底部の間隔Ｃを推測するようにすればよい。
【００６９】
また、図９に示されるように、開口部から底面に向かって幅が次第に広くなる逆テーパ形状のトレンチ４が形成された半導体装置において、底面（底部）の幅を推測するのに適用できる。この場合、図１０に示されるように、テスト用領域２１ｂには、素子用トレンチ４と同じ形状のテスト用トレンチ２２を形成すると共にテスト用トレンチ２２の一方の端部に溝部２３を形成する。このとき、開口部の幅Ｄ（図１０中紙面左右方向の長さ）が素子用トレンチ４の底面の幅より広くなり、かつ、テスト用トレンチ２２の幅方向と直交する方向の長さＬが素子用トレンチ４の深さｈ（図９参照）より長くなる溝部２３を形成する。そして、溝部２３を介してテスト用トレンチ２２の底面（底部）の幅を推測することにより、素子用トレンチ４の底面の幅を推測する。なお、図９では、主表面１ａから素子用トレンチ４における開口部よりも幅が広くなる部分のうちの最も底部側に位置する部分は、素子用トレンチ４の底面になる。
【符号の説明】
【００７０】
１      半導体基板
４      トレンチ
２０    半導体ウェハ
２０ａ  主表面
２１ａ  素子用領域
２１ｂ  テスト用領域
２２    テスト用トレンチ
２３    溝部
【図１】
2015130393.tif 000003
【図２】
2015130393.tif 000004
【図３】
2015130393.tif 000005
【図４】
2015130393.tif 000006
【図５】
2015130393.tif 000007
【図６】
2015130393.tif 000008
【図７】
2015130393.tif 000009
【図８】
2015130393.tif 000010
【図９】
2015130393.tif 000011
【図１０】
2015130393.tif 000012