(57)【要約】【課題】  凸部に応力が加わり難い半導体装置の電極構造を提供する。【解決手段】  半導体装置１０は、半導体層１２を有し、表面に凸部１４を有する基板と、凸部１４上に設けられている基板側電極層１６と、凸部１４上の基板側電極層１６上から凸部１４外に跨って設けられている中間電極層１８と、中間電極層１８上に設けられている表面側電極層２０を有する。基板側電極層１６のヤング率Ｅ１と、中間電極層１８のヤング率Ｅ２と、表面側電極層２０のヤング率Ｅ３が、Ｅ３＞Ｅ１＞Ｅ２の関係を満たす。【選択図】図１
2015076470.tif 000002
【特許請求の範囲】
【請求項１】
半導体層を有し、表面に凸部を有する基板と、
凸部上に設けられている基板側電極層と、
凸部上の基板側電極層上から凸部外に跨って設けられている中間電極層と、
中間電極層上に設けられている表面側電極層、
を有し、
基板側電極層のヤング率Ｅ１と、中間電極層のヤング率Ｅ２と、表面側電極層のヤング率Ｅ３が、Ｅ３＞Ｅ１＞Ｅ２の関係を満たす、
半導体装置。
【請求項２】
凸部の側方に中間電極層が配置されており、
凸部の側方における中間電極層の表面と基板の間の距離が、凸部の高さよりも大きい、
請求項１の半導体装置。
【請求項３】
凸部の側方に基板側電極層の凹部が形成されており、
凹部の幅が、凸部上における中間電極層の厚みの２倍よりも小さいことを特徴とする請求項２の半導体装置。
【請求項４】
半導体層を有し、表面に凸部を有する基板と、
凸部上から凸部外に跨って設けられている基板側電極層と、
基板側電極層上に設けられており、基板側電極層よりもヤング率が大きい表面側電極層、
を有しており、
基板側電極層の端部近傍に、第１の厚みを有する第１部分と、第１部分よりも厚みが薄く、第１部分よりも端部側に設けられている第２部分が設けられている、
半導体装置。
【請求項５】
半導体層を有し、表面に凸部を有する基板と、
凸部上から凸部外に跨って設けられている基板側電極層と、
基板側電極層上に設けられており、基板側電極層よりもヤング率が大きい表面側電極層と、
表面及び裏面が基板側電極層に覆われている絶縁層、
を有する半導体装置。
【請求項６】
半導体装置の製造方法であって、
半導体層を有し、表面に凸部を有する基板の凸部上に、基板側電極層を形成する工程と、
凸部上の基板側電極層上から凸部外に跨って中間電極層を形成する工程と、
中間電極層上に表面側電極層を形成する工程、
を有し、
表面側電極層のヤング率が、中間電極層のヤング率、及び、基板側電極層のヤング率のいずれよりも高い、
製造方法。
【請求項７】
基板側電極層のヤング率が、中間電極層のヤング率よりも高い請求項６の製造方法。
【請求項８】
基板側電極層を形成する工程では、
電極材料の成膜方法として、スパッタリング、蒸着、メッキ、刷毛塗り、インクジェット塗布、スプレー塗布のいずれか１つを採用し、
パターニング方法として、フォトリソグラフィ、リフトオフ、マスキング、セルフアラインのいずれか１つを採用し、
中間電極層を形成する工程では、上記成膜方法のいずれか１つと、上記パターニング方法のいずれか１つを採用し、
基板側電極層を形成する工程と中間電極層を形成する工程の間で、成膜方法とパターニング方法の少なくとも一方が異なる、
請求項６または７の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
特許文献１には、凸形状を有する２つのパッシベーション膜を表面に有する基板が開示されている。パッシベーション膜上からパッシベーション膜の間の領域に跨って、導電体層が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２７２７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、半導体装置の電極のうち、最表層の電極層は硬い。このように硬い金属層が基板表面の凸部（例えば、特許文献１のパッシベーション膜）の近傍に配置されると、例えば半導体装置の実装工程等において半導体装置に外部から熱が加えられた場合等に、凸部に高い応力が加わり、問題となる。したがって、本明細書では、凸部に応力が加わり難い半導体装置の電極構造を提供する。
【課題を解決するための手段】
【０００５】
本願明細書が開示する第１の半導体装置は、半導体層を有し、表面に凸部を有する基板と、凸部上に設けられている基板側電極層と、凸部上の基板側電極層上から凸部外に跨って設けられている中間電極層と、中間電極層上に設けられている表面側電極層を有する。基板側電極層のヤング率Ｅ１と、中間電極層のヤング率Ｅ２と、表面側電極層のヤング率Ｅ３が、Ｅ３＞Ｅ１＞Ｅ２の関係を満たす。
【０００６】
なお、基板は、半導体層を有していればよく、基板が半導体層と共に絶縁層を有していてもよい。また、凸部は、半導体層であってもよいし、絶縁層であってもよい。
【０００７】
この半導体装置では、基板側電極層と表面側電極層の間に中間電極層が配置されている。中間電極層は、比較的自由に材料を選択することができる。したがって、中間電極層として、ヤング率が低い材料を採用できる。基板側電極層と表面側電極層の間にヤング率が低い中間電極層を設けることで、表面側電極層から凸部に高い応力が加わることを抑制することができる。
【０００８】
なお、この半導体装置では、基板側電極層は、凸部上にのみ設けられており、凸部外には設けられていなくてもよい。また、基板側電極層は、凸部上から凸部外に跨って設けられていてもよい。
【０００９】
上述した半導体装置は、凸部の側方に中間電極層が配置されており、凸部の側方における中間電極層の表面と基板の間の距離が、凸部の高さよりも大きくてもよい。
【００１０】
このような構成によれば、中間電極層が配置されている範囲において、凸部の側方に表面側電極層が入り込むことが防止される。これによって、凸部に加わる応力をさらに低減することができる。
【００１１】
上述した半導体装置は、凸部の側方に基板側電極層の凹部が形成されており、凹部の幅が、凸部上における中間電極層の厚みの２倍よりも小さくてもよい。
【００１２】
このような構成によれば、製造工程において、基板側電極層の凹部を中間電極層で容易に埋め込むことができる。
【００１３】
本明細書が開示する第２の半導体装置は、半導体層を有し、表面に凸部を有する基板と、凸部上から凸部外に跨って設けられている基板側電極層と、基板側電極層上に設けられており、基板側電極層よりもヤング率が大きい表面側電極層を有する。基板側電極層の端部近傍に、第１の厚みを有する第１部分と、第１部分よりも厚みが薄く、第１部分よりも端部側に設けられている第２部分が設けられている。
【００１４】
本明細書が開示する第３の半導体装置は、半導体層を有し、表面に凸部を有する基板と、凸部上から凸部外に跨って設けられている基板側電極層と、基板側電極層上に設けられており、基板側電極層よりもヤング率が大きい表面側電極層と、表面及び裏面が基板側電極層に覆われている絶縁層を有する。
【００１５】
上記の第２、及び第３の半導体装置でも、凸部に加わる応力を低減することができる。
【００１６】
本明細書は、半導体装置の製造方法を提供する。この製造方法は、半導体層を有し、表面に凸部を有する基板の凸部上に、基板側電極層を形成する工程と、凸部上の基板側電極層上から凸部外に跨って中間電極層を形成する工程と、中間電極層上に表面側電極層を形成する工程を有する。表面側電極層のヤング率が、中間電極層のヤング率、及び、基板側電極層のヤング率のいずれよりも高い。
【００１７】
この製造方法によれば、上述した第１、第２、または第３の半導体装置を製造することができる。すなわち、製造される半導体装置の凸部への応力を抑制することができる。
【００１８】
上記の製造方法において、基板側電極層のヤング率が中間電極層のヤング率よりも高くてもよい。
【００１９】
この製造方法によれば、上述した第１の半導体装置を製造することができる。
【００２０】
上記の製造方法においては、基板側電極層を形成する工程では、成膜方法として、例えば、スパッタリング、蒸着、メッキ、刷毛塗り、インクジェット塗布、スプレー塗布のいずれか１つを採用し、パターニング方法として、例えば、フォトリソグラフィ、リフトオフ、マスキング、セルフアラインのいずれか１つを採用してもよい。中間電極層を形成する工程では、上記成膜方法のいずれか１つと、上記パターニング方法のいずれか１つを採用してもよい。基板側電極層を形成する工程と中間電極層を形成する工程の間で、成膜方法とパターニング方法の少なくとも一方が異なってもよい。
【００２１】
この製造方法によれば、基板側電極層を形成する工程と中間電極層を形成する工程で同種の異常が発生する可能性が極めて低くなる。したがって、電極が必要な領域の全域を基板側電極層または中間電極層によって覆うことができる。これにより、表面側電極層が凸部の近傍に形成されることをより抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】実施例１の半導体装置の縦断面図。
【図２】実施例１の第１変形例の半導体装置の縦断面図。
【図３】実施例１の第２変形例半導体装置の縦断面図。
【図４】実施例１の第３変形例半導体装置の縦断面図。
【図５】実施例１の第４変形例半導体装置の縦断面図。
【図６】実施例２の半導体装置の縦断面図。
【図７】実施例３の半導体装置の縦断面図。
【発明を実施するための形態】
【００２３】
以下に説明する実施例の各半導体装置は、電極の構造に特徴を有する。したがって、以下の説明では、電極の構造に関してのみ説明し。半導体層の内部の構造については説明を省略する。
【実施例１】
【００２４】
図１に示す実施例１の半導体装置１０は、半導体層１２と、絶縁層１４と、基板側電極層１６と、中間電極層１８と、表面側電極層２０等を有する。半導体層１２の表面は略平坦である。絶縁層１４は、半導体層１２の表面に複数個形成されている。絶縁層１４は、半導体層１２の表面から突出する凸部を構成している。以下では、半導体層１２と絶縁層１４をまとめて基板２２という。
【００２５】
基板側電極層１６は、基板２２の表面の略全域に形成されている。但し、図１の２つの絶縁層１４の間の領域２４内の半導体層１２の表面の一部（図１の領域２４ａ）には、基板側電極層１６が形成されていない。この基板側電極層１６が形成されていない領域２４ａは、意図的に形成されたものであってもよいし、意図せず形成されたものであってもよい。基板側電極層１６は、半導体層１２と電気的に接続される電極層であり、Ａｌ等により構成されている。
【００２６】
中間電極層１８は、基板側電極層１６の表面全域に形成されている。また、中間電極層１８は、領域２４ａ上にも形成されている。領域２４ａでは、半導体層１２と中間電極層１８が接している。なお、基板２２の端部２２ａ近傍では、基板側電極層１６上に絶縁層１７が形成されている。端部２２ａ近傍では、中間電極層１８は、絶縁層１７上に形成されている。
【００２７】
表面側電極層２０は、中間電極層１８の表面全域に形成されている（但し、基板側電極層２０は、必ずしも中間電極層１８の表面全域に形成されている必要はなく、中間電極層１８の表面の一部に形成されていてもよい。）。表面側電極層２０は、はんだ３０によってリードフレーム３２に接続されている。表面側電極層２０は、はんだ３０との接合のために、ＮｉまたはＣｕ等により構成されている。
【００２８】
中間電極層１８は、基板側電極層１６と表面側電極層２０を接続する電極層であり、比較的自由に材料を選択することができる。基板側電極層１６のヤング率Ｅ１と、中間電極層１８のヤング率Ｅ２と、表面側電極層２０のヤング率Ｅ３は、Ｅ３＞Ｅ１＞Ｅ２の関係を満たしている。すなわち、中間電極層１８は、基板側電極層１６と表面側電極層２０のいずれよりも低いヤング率を有する材料により構成されている。
【００２９】
基板２２の裏面には、裏面電極４０が形成されている。裏面電極４０は、はんだ４２によってリードフレーム４４に接続されている。
【００３０】
半導体装置１０の周囲には、樹脂層５０が形成されている。なお、リードフレーム３２、４４は、図示しない位置で樹脂層５０の外部に引き出されており、外部と電気的に接続可能とされている。
【００３１】
半導体装置１０の実装工程等において、半導体装置１０に対して外部から熱が加わる場合がある。半導体装置１０に対して外部から熱が加わると、リードフレーム３２、４４や樹脂層５０の熱膨張によって、絶縁層１４や半導体層１２に応力が加わる。また、半導体装置１０の使用時には、半導体装置１０が発熱する。各材料の熱膨張係数が異なるため、半導体装置１０が発熱すると、絶縁層１４や半導体層１２に熱応力が加わる。このような状況において、硬い（すなわち、ヤング率が高い）表面側電極層２０が凸状の絶縁層１４の近傍に存在すると、絶縁層１４に大きい応力が加わる。特に、硬い表面側電極層２０が絶縁層１４の側方（例えば、２つの絶縁層１４の間の領域２４内等）に存在すると、絶縁層１４に極めて大きいせん断応力が加わり、問題となる。しかしながら、この半導体装置１０では、表面側電極層２０と絶縁層１４の間に、柔らかい（すなわち、ヤング率が低い）中間電極層１８が存在する。このため、中間電極層１８が緩衝剤となって、絶縁層１４に高い応力が加わることが抑制される。また、２つの絶縁層１４の間の基板側電極層１６が存在しない領域２４ａでは、中間電極層１８が絶縁層１４よりも厚く形成されている。このため、２つの絶縁層１４の間の領域２４内（すなわち、絶縁層１４の横方向）に表面側電極層２０が存在しない。これによって、絶縁層１４に高いせん断応力が加わることが防止されている。したがって、この半導体装置１０は、信頼性が高い。
【００３２】
次に、実施例１の半導体装置１０の製造方法について説明する。まず、半導体層１２の表面に、従来公知のいずれかの方法によって、複数の絶縁層１４を形成する。次に、基板側電極層１６を形成する。すなわち、基板側電極層１６を成膜し、その後、パターニングする。パターニングによって、２つの絶縁層１４の間の領域２４内に、基板側電極層１６が存在しない領域２４ａを意図的に形成してもよい。また、基板側電極層１６の形成工程において、意図せず領域２４ａが形成される場合もある。基板側電極層１６を形成したら、基板２２の端部２２ａに沿って、絶縁層１７を形成する。次に、基板側電極層１６と絶縁層１７を含む基板の表面に、中間電極層１８を形成する。すなわち、中間電極層１８を成膜し、その後、パターニングする。中間電極層１８は、絶縁層１４よりも厚く形成する。これによって、領域２４ａ内及び基板側電極層１６上に、中間電極層１８が形成される。次に、中間電極層１８上に表面側電極層２０を形成する。中間電極層１８が各絶縁層１４よりも厚いので、領域２４ａ上であっても、２つの絶縁層１４の間の領域２４には表面側電極層２０が入り込まない。これによって、高い応力が生じ難い構造が得られる。その後、裏面電極４０を形成し、リードフレーム３２、４２に対するはんだ付けを行う。その後、樹脂層５０を形成するモールディングを行うことで、半導体装置１０が完成する。
【００３３】
なお、上記の通り、基板側電極層１６を形成する工程では、基板側電極層１６が形成されない領域が生じる場合がある。しかしながら、この製造方法では、基板側電極層１６を形成する工程とは別に、中間電極層１８を形成する工程を行う。このため、意図せず基板側電極層１６が形成されない領域が生じても、当該領域は中間電極層１８に覆われる。このように、硬い表面側電極層２０を形成する前に、それより柔らかい電極層１６、１８を形成する工程を複数回実行することで、硬い表面側電極層２０が絶縁層１４や半導体層１２に近接して形成されることを防止することができる。なお、基板側電極層１６を形成する工程では、成膜方法として、例えば、スパッタリング、蒸着、メッキ、刷毛塗り、インクジェット塗布、スプレー塗布のいずれかを採用することができる。また、基板側電極層１６を形成する工程では、パターニング方法として、例えば、フォトリソグラフィ技術、リフトオフ、マスキング、セルフアラインのいずれかを採用することができる。中間電極層１８を形成する工程でも、上述した成膜方法のうちの１つを採用することができ、上述したパターニング方法のうちの１つを採用することができる。ここで、基板側電極層１６を形成する工程と中間電極層１８を形成する工程の間で、成膜方法とパターニング方法の少なくとも一方が異なることが好ましい。このような構成によれば、表面側電極層２０が絶縁層１４や半導体層１２に近接して形成されることをより確実に防止するこができる。すなわち、基板側電極層１６を形成する工程と中間電極層１８を形成する工程のそれぞれで、上述した領域２４ａのように、部分的に電極層を形成できない領域が意図せず生じる場合がある。このような領域が、基板側電極層１６と中間電極層１８とで同じ場所に生じると、その領域内に表面側電極層２０が入り込むため、応力の問題が生じるおそれがある。上記のように基板側電極層１６を形成する工程と中間電極層１８を形成する工程とで成膜方法とパターニング方法の少なくとも一方を異ならせることで、電極層が形成されない領域が、これらの工程で同一の場所に生じる可能性を極めて低くすることができる。したがって、この製造方法によれば、表面側電極層２０が絶縁層１４や半導体層１２に近接して形成されることをより確実に防止することができる。
【００３４】
なお、上述したリフトオフとは、以下の技術である。リフトオフでは、電極層形成前に基板等のような基礎部材の表面にパターニングされた溶解膜（後で溶解させることが可能な膜）を形成する。その後、基礎部材の表面全体に電極層を成膜する。溶解膜が存在する箇所では溶解膜上に電極層が形成され、溶解膜が存在しない箇所では基礎部材上に直接電極層が形成される。次に、溶解膜をエッチング等により除去する。これによって、溶解膜上に形成されていた電極層が除去され、基礎部材上に直接形成された電極層のみが基礎部材上に残る。これによって、電極層がパターニングされる。
【００３５】
また、上述したマスキングとは、以下の技術である。マスキングでは、電極層形成前に基礎部材の表面にマスキングプレートを設置する。マスキングプレートは、パターニングされた形状の開口を有する板状の部材である。次に、基礎部材の表面全体に電極層を形成する。マスキングプレートが存在する箇所ではマスキングプレート上に電極層が形成され、マスキングプレートが存在しない箇所では基礎部材上に直接電極層が形成される。次に、マスキングプレートを基礎部材上から持ち上げる。これによって、基礎部材上に直接形成された電極層のみが基礎部材上に残る。これによって、電極層がパターニングされる。
【００３６】
また、上述したセルフアラインとは、以下の技術である。セルフアラインでは、まず、基礎部材の表面に、下地となる層をパターニングして形成する。次に、下地層上にのみ電極層が成長するように、メッキ等の処理を行う。これによって、電極層が自然にパターニングされる。
【００３７】
なお、上述した実施例１では、領域２４内の一部に基板側電極層１６が形成されていなかったが、領域２４内全体に基板側電極層１６が形成されていてもよい。例えば、図２に示すように、領域２４内の基板側電極層１６の厚みが薄くなる場合がある。このような場合でも、中間電極層１８によって２つの絶縁層１４の間の領域２４が埋められていれば、領域２４内に表面側電極層２０が入り込むことが防止される。したがって、このような構成でも、半導体装置１０内の応力を抑制することができる。なお、この場合には、半導体層１２（すなわち、基板２２）の表面と中間電極層１８の上面との間の距離Ｄが、各絶縁層１４の厚みより大きければ、表面側電極層２０が領域２４内に入り込むことを防止できる。
【００３８】
また、上述した実施例１では、２つの絶縁層１４の間の領域２４内に部分的に基板側電極層１６が形成されていたが、図３に示すように、領域２４内に基板側電極層１６が存在していなくてもよい。このような場合でも、中間電極層１８によって表面側電極層２０が領域２４内に入り込むことが防止される。
【００３９】
なお、図４に示すように、絶縁層１４の間の領域２４における基板側電極層１６の凹部の幅Ｗが、絶縁層１４上の中間電極層１８の厚みＴの２倍よりも小さくてもよい。このような構成によれば、基板側電極層１６の凹部内を中間電極層１８で埋めることが可能であるとともに、半導体装置１０をより容易に製造することが可能となる。すなわち、中間電極層１８を成長させる際には、基板側電極層１６の凹部の表面に略均等の厚みで中間電極層１８が成長する。このため、間隔Ｗの半分の厚みの中間電極層１８を形成すれば、基板側電極層１６の凹部を中間電極層１８で埋めることができる。これに対し、間隔Ｗが非常に広い場合には、基板側電極層１６の凹部の深さ相当の厚さの中間電極層１８を形成しなければ、当該凹部を中間電極層１８で埋めることはできない。すなわちＷ＜２Ｔの関係が満たされていれば、薄い中間電極層１８で凹部を埋めることが可能である。したがって、このような構成によれば、表面側電極層２０からの応力が絶縁層１４や半導体層１２に加わることを抑制することができるとともに、より効率よく半導体装置１０を製造することが可能となる。
【００４０】
また、図５に示すように、２つの絶縁層１４の間の領域２４が、基板側電極層１６で埋められていてもよい。このような構成でも、柔らかい中間電極層１８によって、表面側電極層２０からの応力が絶縁層１４や半導体層１２に加わることを抑制することができる。
【実施例２】
【００４１】
図６に示す実施例２の半導体装置１００は、Ａｌからなる基板側電極層１６と、ＮｉまたはＣｕからなる表面側電極層２０を有する。なお、後に詳述するが、図６に示す基板側電極層１６のうち、点線より下側の第１層１６ａと、点線より上側の第２層１６ｂは、別の工程によって形成される。すなわち、実施例２の半導体装置１００は、実施例１の半導体装置１０において、基板側電極層１６と中間電極層１８を同一の材料（すなわち、同一のヤング率の材料）で形成したものといえる。表面側電極層２０のヤング率は、基板側電極層１６のヤング率よりも高い。
【００４２】
この半導体装置１００では、２つの絶縁層１４の間の領域２４が、基板側電極層１６で埋められており、領域２４内に硬い表面側電極層２０が存在しない。このため、表面側電極層２０から絶縁層１４及び半導体層１２に対して加わる応力が抑制される。
【００４３】
次に、半導体装置１００の製造方法について説明する。まず、半導体層１２の表面に、従来公知のいずれかの方法によって、複数の絶縁層１４を形成する。次に、基板側電極層１６の第１層１６ａを形成する。すなわち、第１層１６ａを成膜し、その後、パターニングする。パターニングによって、２つの絶縁層１４の間の領域２４内に第１層１６ａが存在しない領域２４ａを意図的に形成してもよい。また、第１層１６ａの形成工程において、意図せず領域２４ａが形成される場合もある。第１層１６ａを形成したら、第１層１６ａを含む基板の表面に、第１層１６ａと同じ材料によって第２層１６ｂを形成する。すなわち、第２層１６ｂを製膜し、その後、パターニングする。第２層１６ｂは、絶縁層１４よりも厚く形成する。これによって、領域２４ａ内及び第１層１６ａ上に、第２層１６ｂが形成される。以上の工程によって、基板側電極層１６が完成する。図６に示すように、基板２２の端部２２ａ近傍では、第２層１６ｂが、第１層１６ａよりも端部２２ａから離れた位置に配置される。このため、端部２２ａ近傍において、基板側電極層１６には、厚みＴａを有する第１部分と、厚みＴａよりも薄い厚みＴｂを有する第２部分が存在する。厚みが薄い第２部分は、第１部分よりも端部２２ａ側に位置する。すなわち、端部２２ａ近傍の基板側電極層１６に段差構造が形成される。次に、基板側電極層１６上に表面側電極層２０を形成する。２つの絶縁層１４の間の領域２４においても、基板側電極層１６が各絶縁層１４よりも厚いので、２つの絶縁層１４の間の領域２４には表面側電極層２０が入り込まない。これによって、絶縁層１４及び半導体層１２に高い応力が生じ難い構造が得られる。その後、裏面電極４０を形成し、リードフレーム３２、４２に対するはんだ付けを行う。その後、樹脂層５０を形成するモールディングを行うことで、半導体装置１００が完成する。
【００４４】
なお、上記の通り、基板側電極層１６の第１層１６ａと第２層１６ｂは別の工程で行われる。これによって、第１層１６ａと第２層１６ｂの両方に同じ個所に欠陥が形成されることが抑制される。なお、第１層１６ａを形成する工程では、成膜方法として、例えば、スパッタリング、蒸着、メッキ、刷毛塗り、インクジェット塗布、スプレー塗布のいずれかを採用することができる。また、第１層１６ａを形成する工程では、パターニング方法として、例えば、フォトリソグラフィ技術、リフトオフ、マスキング、セルフアラインのいずれかを採用することができる。第２層１６ｂを形成する工程でも、上述した成膜方法のうちの１つを採用することができ、上述したパターニング方法のうちの１つを採用することができる。ここで、第１層１６ａを形成する工程と第２層１６ｂを形成する工程の間で、成膜方法とパターニング方法の少なくとも一方が異なることが好ましい。これによって、第１層１６ａと第２層１６ｂの両方に同じ個所に、電極層が形成されない領域が生じる可能性が極めて低くなる。したがって、この製造方法によれば、第１実施例と同様に、表面側電極層２０が絶縁層１４や半導体層１２に近接して形成されることをより確実に防止するこができる。
【実施例３】
【００４５】
図７に示す実施例３の半導体装置２００は、基板２２の端部２２ａ近傍に絶縁層１７が形成されている。実施例３の半導体装置２００のその他の構造は、実施例２の半導体装置１００と略同じである。
【００４６】
半導体装置２００では、絶縁層１７の下面は第１層１６ａに覆われており、絶縁層１７の上面は第２層１６ｂに挟まれている。すなわち、絶縁層１７は、同一の材質である第１層１６ａと第２層１６ｂによって挟まれている。絶縁層１７の上下に存在する電極層材料が同種の材料（すなわち、同一のヤング率を有する材料）であるので、これらが別種の材料により構成されている場合に比べて、半導体装置２００では、絶縁層１７に加わる熱応力が抑制される。また、半導体装置２００では、実施例２の半導体装置１００と同様にして、表面側電極層２０から絶縁層１４及び半導体層１２に加わる応力が抑制される。
【００４７】
実施例３の半導体装置２００は、実施例２の半導体装置１００と略同じ方法によって製造される。但し、第１層１６ａを形成した後に、第１層１６ａ上に絶縁層１７を形成する工程が実行される。絶縁層１７を形成した後に、第２層１６ｂが第１層１６ａ及び絶縁層１７上に形成される。したがって、絶縁層１７は第１層１６ａと第２層１６ｂによって挟まれる。実施例３の製造方法でも、第１層１６ａを形成する工程と第２層１６ｂを形成する工程の間で、成膜方法とパターニング方法の少なくとも一方が異なることが好ましい。これによって、第２実施例と同様の効果が得られる。
【００４８】
なお、実施例２及び実施例３においては、第１層１６ａを実施例１の基板側電極層１６に相当するものとして見ることが可能であり、第２層１６ｂを実施例１の中間電極層１８に相当するものとして見ることができる。したがって、実施例２及び実施例３においても、実施例１の図２の様に２つの絶縁層１４の間の領域２４全体に第１層１６ａが形成されてもよく、図３のように領域２４内に第１層１６ａが形成されなくてもよい。また、図４のように第１層１６ａの凹部の幅Ｗが、絶縁層１４上の第２層１６ｂの厚みＴの２倍よりも小さくなっていてもよい。また、図５のように、２つの絶縁層１４の間の領域２４が第１層１６ａで埋められてもよい。
【００４９】
また、実施例１〜３においては、絶縁層１４が基板２２の凸部を構成していた。しかしながら、半導体によって凸部が形成されてもよい。
【００５０】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５１】
１０：半導体装置
１２：半導体層
１４：絶縁層
１６：基板側電極層
１６ａ：第１層
１６ｂ：第２層
１７：絶縁層
１８：中間電極層
２０：表面側電極層
２２：基板
２２ａ：端部
２４：領域
２４ａ：領域
３０：はんだ
３２：リードフレーム
４０：裏面電極
４２：はんだ
４４：リードフレーム
５０：樹脂層
１００：半導体装置
２００：半導体装置
【図１】
2015076470.tif 000003
【図２】
2015076470.tif 000004
【図３】
2015076470.tif 000005
【図４】
2015076470.tif 000006
【図５】
2015076470.tif 000007
【図６】
2015076470.tif 000008
【図７】
2015076470.tif 000009