(57)【要約】【課題】AD変換器を不要とし、必ずしも乗算器など装備されていないプロセッサで実現でき、高い転送レートで低価格にする。【解決手段】第１の検出手段のそれぞれは、正弦２値化基準信号と２値化受信信号との排他的論理和を計算し、余弦２値化基準信号と２値化受信信号との排他的論理和を計算し、正弦排他的論理和をシフトさせ、余弦排他的論理和をシフトさせ、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求め、余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める。第２の検出手段は、正弦排他的論理和個数差の絶対値に余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数を検出する。【選択図】図１
2015159377.tif 000002
【特許請求の範囲】
【請求項１】
１つのシンボルに１つの周波数を用いた複数の周波数からなる受信信号を受信し、上記受信信号の周波数のうちの１つの周波数で送られてくる符号を出力する多値FSK（Frequency-shift keying）受信回路において、
上記受信信号を２値化する２値化手段と、
上記符号が送られてくる周波数毎に設けられ、それぞれの周波数での振動を検出する第１の検出手段と、
上記符号が送られてくる周波数を検出する第２の検出手段と
を備え、
上記第１の検出手段のそれぞれは、
所定の周波数の正弦信号が２値化された信号である正弦２値化基準信号と上記受信信号が２値化された信号である２値化受信信号との排他的論理和を計算する第１の排他的論理和計算手段と、
上記正弦信号の周波数と同じ周波数の余弦信号であって、上記正弦信号に対して９０度位相のずれた余弦信号が２値化された信号である余弦２値化基準信号と上記２値化受信信号との排他的論理和を計算する第２の排他的論理和計算手段と、
上記正弦２値化基準信号と上記２値化受信信号との排他的論理和である正弦排他的論理和をシフトさせる第１のシフトレジスタと、
上記余弦２値化基準信号と上記２値化受信信号との排他的論理和である余弦排他的論理和をシフトさせる第２のシフトレジスタと、
上記正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める第１の差算出手段と、
上記余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める第２の差算出手段と
を含み、
上記第２の検出手段は、
上記受信信号のそれぞれの周波数のうち、上記正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である正弦排他的論理和個数差の絶対値に上記余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数を検出する
ことを特徴とする多値FSK受信回路。
【請求項２】
請求項１に記載の多値FSK受信回路において、
前記第１の検出手段のそれぞれは、
所定の数のサンプルからなる前記正弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を数え、前記正弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を示す値を前記第１のシフトレジスタに供給する第１の計数手段と、
所定の数のサンプルからなる前記余弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を数え、前記余弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を示す値を前記第２のシフトレジスタに供給する第２の計数手段と
をさらに含むことを特徴とする多値FSK受信回路。
【請求項３】
請求項１に記載の多値FSK受信回路において、
前記第２の検出手段は、前記正弦排他的論理和個数差の絶対値に前記余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数において、前記正弦排他的論理和個数差および前記余弦排他的論理和個数差から前記符号の位相を検出する
ことを特徴とする多値FSK受信回路。
【請求項４】
請求項３に記載の多値FSK受信回路において、
前記第２の検出手段は、同期をとるため予め決められた固定符号が先頭に配置されている同期信号によって、前記正弦排他的論理和個数差および前記余弦排他的論理和個数差を検出して記憶し、記憶されている前記正弦排他的論理和個数差および前記余弦排他的論理和個数差から各周波数における前記符号の位相差を求める
ことを特徴とする多値FSK受信回路。
【請求項５】
請求項４に記載の多値FSK受信回路において、
前記第２の検出手段は、同じ周波数のシンボルで複数回送られてくる前記固定符号について、平均または補間して位相差を求める
ことを特徴とする多値FSK受信回路。
【請求項６】
１つのシンボルに１つの周波数を用いた複数の周波数からなる受信信号を受信し、上記受信信号の周波数のうちの１つの周波数で送られてくる符号を出力する多値FSK受信方法において、
上記受信信号を２値化する２値化ステップと、
上記符号が送られてくる周波数毎に、それぞれの周波数での振動を検出する第１の検出ステップと、
上記符号が送られてくる周波数を検出する第２の検出ステップと
を含み、
周波数毎の上記第１の検出ステップでは、
所定の周波数の正弦信号が２値化された信号である正弦２値化基準信号と上記受信信号が２値化された信号である２値化受信信号との排他的論理和を計算し、
上記正弦信号の周波数と同じ周波数の余弦信号であって、上記正弦信号に対して９０度位相のずれた余弦信号が２値化された信号である余弦２値化基準信号と上記２値化受信信号との排他的論理和を計算し、
第１のシフトレジスタによって、上記正弦２値化基準信号と上記２値化受信信号との排他的論理和である正弦排他的論理和をシフトさせ、
第２のシフトレジスタによって、上記余弦２値化基準信号と上記２値化受信信号との排他的論理和である余弦排他的論理和をシフトさせ、
上記正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求め、
上記余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求め、
上記第２の検出ステップでは、
上記受信信号のそれぞれの周波数のうち、上記正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である正弦排他的論理和個数差の絶対値に上記余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数を検出する
ことを特徴とする多値FSK受信方法。
【請求項７】
１つのシンボルに１つの周波数を用いた複数の周波数からなる受信信号を受信し、上記受信信号の周波数のうちの１つの周波数で送られてくる符号を出力する多値FSK受信装置を制御するコンピュータに、
上記受信信号を２値化する２値化ステップと、
上記符号が送られてくる周波数毎に、それぞれの周波数での振動を検出する第１の検出ステップと、
上記符号が送られてくる周波数を検出する第２の検出ステップと
を含む処理を行わせ、
周波数毎の上記第１の検出ステップでは、
所定の周波数の正弦信号が２値化された信号である正弦２値化基準信号と上記受信信号が２値化された信号である２値化受信信号との排他的論理和を計算させ、
上記正弦信号の周波数と同じ周波数の余弦信号であって、上記正弦信号に対して９０度位相のずれた余弦信号が２値化された信号である余弦２値化基準信号と上記２値化受信信号との排他的論理和を計算させ、
上記正弦２値化基準信号と上記２値化受信信号との排他的論理和である正弦排他的論理和をビット毎にシフトさせ、
上記余弦２値化基準信号と上記２値化受信信号との排他的論理和である余弦排他的論理和をビット毎にシフトさせ、
上記正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求めさせ、
上記余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求めさせ、
上記第２の検出ステップでは、
上記受信信号のそれぞれの周波数のうち、上記正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である正弦排他的論理和個数差の絶対値に上記余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数を検出させる
プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多値FSK受信回路および方法、並びにプログラムに関する。
【背景技術】
【０００２】
地震または津波が予想されるとき、気象庁から地震または津波の情報が放送局に伝えられる。放送局は、地震または津波の予想を知らせる緊急警報放送を放送する。
【０００３】
また、地震が起きたとき、その地震波が解析され、気象庁からの緊急地震速報が放送局を通じて放送される。
【０００４】
これらの信号に対応した受信機は、自動的に起動し、放送内容を伝え、これらの災害を迅速に伝えることができる。この放送に使われる信号は、十分検討されており信頼性の高いものである。
【０００５】
従来、マーク信号およびスペース信号を有する緊急警報信号を受信する緊急警報信号受信装置が開示されている（例えば、特許文献１参照）。
【０００６】
また、緊急警報放送では、非特許文献１に示されるように、２値のFSK（Frequency-shift keying）が用いられ、640Hzと1024Hzとで１と０とが表現される。
【０００７】
また、多値FSKであれば４つ以上の周波数を使い１シンボルで２ビット以上の情報を送ることができる。従来の技術では、図８に示されるように、バンドパスフィルタ２０１−１〜２０１−ｎ（ｎは、正の整数）で、入力された正弦波信号を周波数成分に分けて、振幅検出回路２０２−１〜２０２−ｎで、それぞれの周波数成分における振幅の大きさを検出し、比較器２０３で、それぞれの周波数成分における振幅の大きさを比較して、振幅の大きい周波数を特定していた。
【０００８】
さらにまた、図９に示されるように、AD（analogue-to-digital）変換器２２１で、入力信号をデジタル量に変換し、演算プロセッサ等からなるフーリエ変換器２２２またはデジタルフィルタを用いて周波数毎に振幅または位相情報を求めて、符号検出回路２２３で、周波数毎の振幅または位相情報から信号を検出していた。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−２５１３３７号公報
【非特許文献】
【００１０】
【非特許文献１】社団法人電波産業会，「緊急警報受信機に関する技術基準標準規格 ARIBSTANDARD BTA R001」，１．０版，昭和６１年８月
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、緊急警報放送および緊急地震速報は、法律で目的が定められているため、独自の用途には使えなかった。地方の自治体では上記の災害以外にも各種の自然災害にたいして住民に知らせる必要を感じていた。
【００１２】
緊急警報放送と同じような目的で、待機状態の受信機を自動起動することで色々な応用が考えられる。FM（frequency modulation）放送局やコミュニティー放送局が、上記の災害のほか、地域独自のお知らせ、例えば、市役所からのお知らせや町内独自のお知らせなどでも受信機を起動させ、住民に知らせられれば、防災以外にも役立つため、より応用範囲の広い伝達手段の構築が可能である。
【００１３】
このような目的で使える受信機では、起動信号以外にもより多くの情報を識別する必要があり、従来のFSKではビットレートが低く使用目的には時間がかかりすぎた。
【００１４】
また従来の緊急警報放送ではFSKの音それ自体も警報音を兼ねているため、同じような警報音で利用者の誤解を避けるため音質を変える必要があった。
【００１５】
さらに、図８に示されるアナログフィルタであるバンドパスフィルタ２０１−１〜２０１−ｎでは符号にする周波数の数が多くなれば、それに相当するバンドパスフィルタ２０１−１〜２０１−ｎの数が多くなり、装置の構成が複雑になってしまう。
【００１６】
また、図９に示される構成によるデジタル処理では、アナログをデジタルに変換するAD変換器２２１が必要である。さらにデジタル処理では乗算器などの高速で複雑なプロセッサが必要となりやはり高価な装置になる。
【００１７】
そこで、本発明は、上記課題を解決すること、すなわち、アナログ量をデジタル量に変換するAD変換器を不要とし、必ずしも乗算器など装備されていないプロセッサで実現でき、高い転送レートで低価格な多値FSK受信回路および方法、並びにプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明の多値FSK受信回路の一側面は、１つのシンボルに１つの周波数を用いた複数の周波数からなる受信信号を受信し、受信信号の周波数のうちの１つの周波数で送られてくる符号を出力する多値FSK受信回路であって、受信信号を２値化する２値化手段と、符号が送られてくる周波数毎に設けられ、それぞれの周波数での振動を検出する第１の検出手段と、符号が送られてくる周波数を検出する第２の検出手段とを有し、第１の検出手段のそれぞれは、所定の周波数の正弦信号が２値化された信号である正弦２値化基準信号と受信信号が２値化された信号である２値化受信信号との排他的論理和を計算する第１の排他的論理和計算手段と、正弦信号の周波数と同じ周波数の余弦信号であって、正弦信号に対して９０度位相のずれた余弦信号が２値化された信号である余弦２値化基準信号と２値化受信信号との排他的論理和を計算する第２の排他的論理和計算手段と、正弦２値化基準信号と２値化受信信号との排他的論理和である正弦排他的論理和をシフトさせる第１のシフトレジスタと、余弦２値化基準信号と２値化受信信号との排他的論理和である余弦排他的論理和をシフトさせる第２のシフトレジスタと、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める第１の差算出手段と、余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める第２の差算出手段とを含み、第２の検出手段は、受信信号のそれぞれの周波数のうち、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である正弦排他的論理和個数差の絶対値に余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数を検出するものとされている。
【００１９】
また、本発明の多値FSK受信回路の一側面は、上述の構成に加えて、第１の検出手段のそれぞれが、所定の数のサンプルからなる正弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を数え、正弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を示す値を第１のシフトレジスタに供給する第１の計数手段と、所定の数のサンプルからなる余弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を数え、余弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を示す値を第２のシフトレジスタに供給する第２の計数手段とをさらに含むものとされている。
【００２０】
さらにまた、本発明の多値FSK受信回路の一側面は、上述の構成に加えて、第２の検出手段が、正弦排他的論理和個数差の絶対値に余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数において、正弦排他的論理和個数差および余弦排他的論理和個数差から符号の位相を検出するものとされている。
【００２１】
また、本発明の多値FSK受信回路の一側面は、上述の構成に加えて、第２の検出手段が、同期をとるため予め決められた固定符号が先頭に配置されている同期信号によって、正弦排他的論理和個数差および余弦排他的論理和個数差を検出して記憶し、記憶されている正弦排他的論理和個数差および余弦排他的論理和個数差から各周波数における符号の位相差を求めるものとされている。
【００２２】
さらにまた、本発明の多値FSK受信回路の一側面は、上述の構成に加えて、第２の検出手段が、同じ周波数のシンボルで複数回送られてくる固定符号について、平均または補間して位相差を求めるものとされている。
【００２３】
また、本発明の多値FSK受信方法の一側面は、１つのシンボルに１つの周波数を用いた複数の周波数からなる受信信号を受信し、受信信号の周波数のうちの１つの周波数で送られてくる符号を出力する多値FSK受信方法であって、受信信号を２値化する２値化ステップと、符号が送られてくる周波数毎に、それぞれの周波数での振動を検出する第１の検出ステップと、符号が送られてくる周波数を検出する第２の検出ステップとを含み、周波数毎の第１の検出ステップでは、所定の周波数の正弦信号が２値化された信号である正弦２値化基準信号と受信信号が２値化された信号である２値化受信信号との排他的論理和を計算し、正弦信号の周波数と同じ周波数の余弦信号であって、正弦信号に対して９０度位相のずれた余弦信号が２値化された信号である余弦２値化基準信号と２値化受信信号との排他的論理和を計算し、第１のシフトレジスタによって、正弦２値化基準信号と２値化受信信号との排他的論理和である正弦排他的論理和をシフトさせ、第２のシフトレジスタによって、余弦２値化基準信号と２値化受信信号との排他的論理和である余弦排他的論理和をシフトさせ、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求め、余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求め、第２の検出ステップでは、受信信号のそれぞれの周波数のうち、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である正弦排他的論理和個数差の絶対値に余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数を検出するものとされている。
【００２４】
さらに、本発明のプログラムの一側面は、１つのシンボルに１つの周波数を用いた複数の周波数からなる受信信号を受信し、受信信号の周波数のうちの１つの周波数で送られてくる符号を出力する多値FSK受信装置を制御するコンピュータに、受信信号を２値化する２値化ステップと、符号が送られてくる周波数毎に、それぞれの周波数での振動を検出する第１の検出ステップと、符号が送られてくる周波数を検出する第２の検出ステップとを含む処理を行わせ、周波数毎の第１の検出ステップでは、所定の周波数の正弦信号が２値化された信号である正弦２値化基準信号と受信信号が２値化された信号である２値化受信信号との排他的論理和を計算させ、正弦信号の周波数と同じ周波数の余弦信号であって、正弦信号に対して９０度位相のずれた余弦信号が２値化された信号である余弦２値化基準信号と２値化受信信号との排他的論理和を計算させ、正弦２値化基準信号と２値化受信信号との排他的論理和である正弦排他的論理和をビット毎にシフトさせ、余弦２値化基準信号と２値化受信信号との排他的論理和である余弦排他的論理和をビット毎にシフトさせ、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求めさせ、余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求めさせ、第２の検出ステップでは、受信信号のそれぞれの周波数のうち、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である正弦排他的論理和個数差の絶対値に余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数を検出させるものとされている。
【発明の効果】
【００２５】
本発明の一側面によれば、アナログ量をデジタル量に変換するAD変換器を不要とし、必ずしも乗算器など装備されていないプロセッサで実現でき、高い転送レートで低価格な多値FSK受信回路および方法、並びにプログラムを提供することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施の形態の多値FSK受信回路１１の構成の一例を示すブロック図である。
【図２】周波数検出ブロック６１−１〜６１−Ｎの構成の一例を示すブロック図である。
【図３】符号検出回路２３の構成の一例を示すブロック図である。
【図４】位相の変化による０である値の数と１である値の数との差の変化を示す図である。
【図５】受信の処理を説明するフローチャートである。
【図６】周波数検出の処理を説明するフローチャートである。
【図７】コンピュータのハードウェアの構成例を示すブロック図である。
【図８】従来の受信装置の構成を示すブロック図である。
【図９】従来の受信装置の構成を示すブロック図である。
【発明を実施するための形態】
【００２７】
以下、本発明の一実施の形態の多値FSK受信回路について、図１〜図７を参照しながら説明する。
【００２８】
災害時に放送局が特殊な信号を送り、その信号でスタンバイ状態である受信機を自動的に起動させ、放送内容を知らせることで災害時の避難誘導を迅速にすれば、減災につながる。この目的で放送される非特許文献１で示される緊急警報放送は、２値のFSK（Frequency Shift Keying）で変調される。２値のFSKで変調される緊急警報放送は、マーク1024Hzおよびスペース640Hzで構成されている。２値FSK検出回路は、特許文献１で詳細に述べられており、シフトレジスタ内の０と１の個数差の絶対値を計算することで容易に実現できる。
【００２９】
この拡張として多値FSKを考えることができる。多値FSKは複数の周波数を使い１つのシンボルに対して複数の周波数を使い２ビット以上の情報を送ることができる。たとえば１６の周波数を使えば４ビットの情報を１つのシンボルで割り当てることができる。
【００３０】
しかしながらこのように情報量を増やすと一般的には演算量が増加し、信号処理用プロセッサ等の高機能なプロセッサが必要となる。そこで、簡単なプロセッサでも周波数と位相の両方の情報を利用することのできる、高機能な緊急警報放送受信装置を実現する多値FSK受信回路を提供するものである。
【００３１】
図１は、本発明の一実施の形態の多値FSK受信回路１１の構成の一例を示すブロック図である。多値FSK受信回路１１は、多値FSKで変調されている緊急警報放送を受信し、緊急の内容を通知する符号を出力する。
【００３２】
多値FSK受信回路１１は、＋／−比較器２１、周波数検出ブロック２２−１〜２２−Ｎ（Ｎは、正の整数）、および符号検出回路２３を備える。
【００３３】
＋／−比較器２１は、受信信号である入力信号がプラスであれば１に、マイナスであれば０に変換する。すなわち、＋／−比較器２１は、受信信号である入力信号と０である基準値とを比較して、０を超える場合、１の値に変換し、０未満である場合、０の値に変換することで、入力信号を２値の値に変換する。＋／−比較器２１において２値の値に変換された入力信号である２値化受信信号は、周波数検出ブロック２２−１〜２２−Ｎのそれぞれに供給される。
【００３４】
周波数検出ブロック２２−１〜２２−Ｎは、緊急の内容を通知する符号が送られてくる緊急警報放送の周波数毎に設けられる。周波数検出ブロック２２−１〜２２−Ｎは、＋／−比較器２１から供給される２値化受信信号から、それぞれの周波数での振動を検出する。周波数検出ブロック２２−１〜２２−Ｎにおいて、それぞれでの周波数での振動が検出された結果を示す値（後述する正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COS）は、符号検出回路２３に供給される。
【００３５】
例えば、緊急警報放送の周波数は、１シンボル周期の周波数の整数倍になるようにされるので、周波数検出ブロック２２−１〜２２−Ｎは、１シンボル周期の周波数の整数倍毎に設けられる。より具体的には、例えば、１シンボル周期の周波数が64Hzであれば64Hzの整数倍である512Hzについて周波数検出ブロック２２−１が設けられ、576Hzについて周波数検出ブロック２２−２が設けられ、640Hzについて周波数検出ブロック２２−３が設けられ、同様に、64Hzの整数倍である周波数について、周波数検出ブロック２２−４〜２２−（Ｎ−１）のそれぞれが設けられ、(448+N×64)Hzについて周波数検出ブロック２２−Ｎが設けられる。
【００３６】
符号検出回路２３は、どの周波数が送られてくるかを調べる。すなわち、符号検出回路２３は、緊急の内容を通知する符号が送られてくる周波数を検出する。
【００３７】
周波数検出ブロック２２−１は、それぞれ、2値化SIN，COS基準信号生成回路４１、排他的論理和演算器４２、シフトレジスタ４３、01個数差計数回路４４、排他的論理和演算器４５、シフトレジスタ４６、および01個数差計数回路４７を備える。
【００３８】
2値化SIN，COS基準信号生成回路４１は、周波数検出ブロック２２−１が検出する周波数と同じ周期を持った基準信号である正弦信号と、正弦信号の周波数と同じ周波数の基準信号である余弦信号であって、正弦信号に対して９０度位相のずれた余弦信号とを生成する。2値化SIN，COS基準信号生成回路４１は、正弦信号を２値化した信号である正弦２値化基準信号と、余弦信号を２値化した信号である余弦２値化基準信号とを生成する。正弦２値化基準信号は、排他的論理和演算器４２に供給される。余弦２値化基準信号は、排他的論理和演算器４５に供給される。
【００３９】
排他的論理和演算器４２は、正弦２値化基準信号と２値化受信信号との排他的論理和を計算する。正弦２値化基準信号と２値化受信信号との排他的論理和は、シフトレジスタ４３および01個数差計数回路４４に供給される。
【００４０】
シフトレジスタ４３は、正弦２値化基準信号と２値化受信信号との排他的論理和である正弦排他的論理和を１ビットずつ右に（桁の小さい方に）シフトさせる。01個数差計数回路４４は、シフトレジスタ４３からの出力と排他的論理和演算器４２から供給される正弦排他的論理和とから、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める。01個数差計数回路４４において求められた、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である正弦排他的論理和01個数差DF_SINは、符号検出回路２３に供給される。
【００４１】
排他的論理和演算器４５は、余弦２値化基準信号と２値化受信信号との排他的論理和を計算する。余弦２値化基準信号と２値化受信信号との排他的論理和は、シフトレジスタ４６および01個数差計数回路４７に供給される。
【００４２】
シフトレジスタ４６は、余弦２値化基準信号と２値化受信信号との排他的論理和である余弦排他的論理和を１ビットずつ右に（桁の小さい方に）シフトさせる。01個数差計数回路４７は、シフトレジスタ４６からの出力と排他的論理和演算器４５から供給される余弦排他的論理和とから、余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める。01個数差計数回路４７において求められた、余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である余弦排他的論理和01個数差DF_COSは、符号検出回路２３に供給される。
【００４３】
周波数検出ブロック２２−２〜２２−Ｎは、周波数検出ブロック２２−１と同様に構成されるので、その詳細な説明は省略する。
【００４４】
符号検出回路２３は、周波数検出ブロック２２−１〜２２−Ｎのそれぞれのシフトレジスタ４３およびシフトレジスタ４６の１の個数を調べる。これは周波数検出ブロック２２−１〜２２−Ｎのそれぞれのシフトレジスタ４３およびシフトレジスタ４６に保持されているデータを全て調べる必要はなく、シフトレジスタ４３およびシフトレジスタ４６に入る値と出る値の差を永続的に観測することで実現できる。例えば、符号検出回路２３において、１時刻前のシフトレジスタ４３の１の数が１０個だと仮定し、シフトレジスタ４３へ入るデータが１、出るデータが０であればシフトレジスタ４３の１の数は１１個であるので、このことを利用して、シフトレジスタ４３の１の数を、すべての値を調べなくても数えることができる。
【００４５】
シフトレジスタ４３およびシフトレジスタ４６の長さは固定なので、１の個数が分かれば０の個数も分かる。01個数差計数回路４４および01個数差計数回路４７は、１と０の個数差を各周波数の正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSとして符号検出回路２３に送る。
【００４６】
上記の説明では１の個数を基準に説明したが、０の個数を基準にしても同様に説明できる。
【００４７】
周波数検出ブロック２２−１〜２２−Ｎに代えて、図２に構成が示される周波数検出ブロック６１−１〜６１−Ｎを採用することもできる。周波数検出ブロック６１−１〜６１−Ｎにおいては、周波数検出ブロック２２−１〜２２−Ｎに比較して、複数サンプルをまとめて処理し、メモリ量および演算量を減少させることができる。
【００４８】
周波数検出ブロック６１−１〜６１−Ｎは、緊急の内容を通知する符号が送られてくる緊急警報放送の周波数毎に設けられる。周波数検出ブロック６１−１〜６１−Ｎは、＋／−比較器２１から供給される２値化受信信号から、それぞれの周波数での振動を検出する。
【００４９】
周波数検出ブロック６１−１は、シフトレジスタ７１、レジスタ７２、2値化SIN，COS基準信号生成回路７３、排他的論理和演算器７４、1計数回路７５、シフトレジスタ７６、01個数差計数回路７７、排他的論理和演算器７８、1計数回路７９、シフトレジスタ８０、および01個数差計数回路８１を備える。
【００５０】
シフトレジスタ７１は、＋／−比較器２１から２値化受信信号を取得して、シフトさせ、所定のビット数の２値化受信信号をレジスタ７２に供給する。例えば、シフトレジスタ７１は、＋／−比較器２１において１６回サンプルされて得られた１６ビットのデータを、１ビットずつ取得する。そして、取得したデータが１６ビットのデータとしてまとまれば、シフトレジスタ７１は、１６ビットのデータとされた２値化受信信号をレジスタ７２に供給する。
【００５１】
レジスタ７２は、所定のビット数の２値化受信信号を排他的論理和演算器７４および排他的論理和演算器７８に供給する。例えば、レジスタ７２は、１６ビットのデータとされた２値化受信信号を排他的論理和演算器７４および排他的論理和演算器７８に供給する。
【００５２】
2値化SIN，COS基準信号生成回路７３は、周波数検出ブロック６１−１が検出する周波数と同じ周期を持った正弦信号と、正弦信号の周波数と同じ周波数の余弦信号であって、正弦信号に対して９０度位相のずれた余弦信号とを生成する。2値化SIN，COS基準信号生成回路７３は、正弦信号を２値化した信号である正弦２値化基準信号と、余弦信号を２値化した信号である余弦２値化基準信号とを生成する。正弦２値化基準信号は、排他的論理和演算器７４に供給される。余弦２値化基準信号は、排他的論理和演算器７８に供給される。
【００５３】
排他的論理和演算器７４は、所定のビット数の正弦２値化基準信号と所定のビット数の２値化受信信号とのビット毎の排他的論理和を計算する。例えば、排他的論理和演算器７４は、１６ビットにまとめられた正弦２値化基準信号と１６ビットにまとめられた２値化受信信号とのビット毎の排他的論理和を計算する。所定のビット数の正弦２値化基準信号と所定のビット数の２値化受信信号との排他的論理和である所定のビット数の正弦排他的論理和は、1計数回路７５に供給される。
【００５４】
1計数回路７５は、所定のビット数の正弦排他的論理和に含まれる１の数を数える。例えば、1計数回路７５は、１６ビットの正弦排他的論理和に含まれる１の数を数える。この場合、１６ビットの正弦排他的論理和に含まれる１の数は、０から１６のいずれかなので、５ビットで表現できる。さらに、１６ビットの正弦排他的論理和のすべてのビットが１である場合、１６の値を１５で近似することにより、１６ビットの正弦排他的論理和に含まれる１の数を４ビットで表現することができる。
【００５５】
所定のビット数の正弦排他的論理和に含まれる１の数を示す値は、シフトレジスタ７６および01個数差計数回路７７に供給される。
【００５６】
シフトレジスタ７６は、所定のビット数の正弦排他的論理和に含まれる１の数を示す値を１ビットずつ右に（桁の小さい方に）シフトさせる。01個数差計数回路７７は、シフトレジスタ７６からの出力と、1計数回路７５から供給される、所定のビット数の正弦排他的論理和に含まれる１の数を示す値とから、所定のビット数の正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める。01個数差計数回路７７において求められた、所定のビット数の正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である正弦排他的論理和01個数差DF_SINは、符号検出回路２３に供給される。
【００５７】
排他的論理和演算器７８は、所定のビット数の余弦２値化基準信号と所定のビット数の２値化受信信号とのビット毎の排他的論理和を計算する。例えば、排他的論理和演算器７４は、１６ビットにまとめられた余弦２値化基準信号と１６ビットにまとめられた２値化受信信号とのビット毎の排他的論理和を計算する。所定のビット数の余弦２値化基準信号と所定のビット数の２値化受信信号との排他的論理和である所定のビット数の余弦排他的論理和は、1計数回路７９に供給される。
【００５８】
1計数回路７９は、所定のビット数の余弦排他的論理和に含まれる１の数を数える。例えば、1計数回路７９は、１６ビットの余弦排他的論理和に含まれる１の数を数える。この場合、１６ビットの余弦排他的論理和に含まれる１の数は、０から１６のいずれかなので、５ビットで表現できる。さらに、１６ビットの余弦排他的論理和のすべてのビットが１である場合、１６の値を１５で近似することにより、１６ビットの余弦排他的論理和に含まれる１の数を４ビットで表現することができる。
【００５９】
所定のビット数の余弦排他的論理和に含まれる１の数を示す値は、シフトレジスタ８０および01個数差計数回路８１に供給される。
【００６０】
シフトレジスタ８０は、所定のビット数の余弦排他的論理和に含まれる１の数を示す値を１ビットずつ右に（桁の小さい方に）シフトさせる。01個数差計数回路８１は、シフトレジスタ８０からの出力と、1計数回路７９から供給される、所定のビット数の余弦排他的論理和に含まれる１の数を示す値とから、所定のビット数の余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める。01個数差計数回路８１において求められた、所定のビット数の余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である余弦排他的論理和01個数差DF_COSは、符号検出回路２３に供給される。
【００６１】
このように、所定のビット数の正弦排他的論理和に含まれる１の数を示す値および所定のビット数の余弦排他的論理和に含まれる１の数を示す値のそれぞれを、シフトレジスタ７６およびシフトレジスタ８０のそれぞれに入力すれば、０の値の数と１の値の数との個数差の演算では、周波数検出ブロック２２−１〜２２−Ｎの場合と同等の効果があり、メモリの容量を節約できる。
【００６２】
例えば、シフトレジスタ４３およびシフトレジスタ４６の長さが２５６ビットである場合、シフトレジスタ７６およびシフトレジスタ８０は、１６回に１回の演算で済むので、１６×４＝６４ビットになる。このように演算間隔が１６回に１回ですみ、メモリ量も２５６ビットから６４ビットになり、演算量およびメモリ量が削減できる。
【００６３】
図３は、符号検出回路２３の構成の一例を示すブロック図である。符号検出回路２３は、絶対値計算／加算回路９１−１〜９１−Ｎ、最大値検出部９２、および位相判定部９３を含む。絶対値計算／加算回路９１−１は、周波数検出ブロック２２−１または周波数検出ブロック６１−１から供給されてきた正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSのそれぞれの絶対値を求める。絶対値計算／加算回路９１−１は、正弦排他的論理和01個数差DF_SINの絶対値と余弦排他的論理和01個数差DF_COSの絶対値とを加算し、求められた和を最大値検出部９２に供給する。
【００６４】
同様に、絶対値計算／加算回路９１−２〜９１−Ｎは、それぞれ、周波数検出ブロック２２−２〜２２−Ｎのそれぞれまたは周波数検出ブロック６１−２〜６１−Ｎのそれぞれから供給されてきた正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSのそれぞれの絶対値を求める。絶対値計算／加算回路９１−２〜９１−Ｎは、それぞれ、周波数検出ブロック２２−２〜２２−Ｎのそれぞれまたは周波数検出ブロック６１−２〜６１−Ｎのそれぞれから供給されてきた正弦排他的論理和01個数差DF_SINの絶対値と余弦排他的論理和01個数差DF_COSの絶対値とを加算し、求められた和を最大値検出部９２に供給する。
【００６５】
また、周波数検出ブロック２２−１〜２２−Ｎのそれぞれまたは周波数検出ブロック６１−１〜６１−Ｎのそれぞれから供給されてきた正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSのそれぞれは、そのまま最大値検出部９２に供給される。
【００６６】
最大値検出部９２は、絶対値計算／加算回路９１−１〜９１−Ｎから供給された正弦排他的論理和01個数差DF_SINの絶対値と余弦排他的論理和01個数差DF_COSの絶対値との和が最大となる周波数を検出する（探す）。
【００６７】
正弦排他的論理和01個数差DF_SINの絶対値と余弦排他的論理和01個数差DF_COSの絶対値との和が最大となる周波数が、符号が送信されてきた周波数であり、それ以外の周波数は小さな値となる性質がある。例えば、符号に使う周波数の組が１６種類あるとすると、１６種類から、１つ選択できるので、４ビットの情報を乗せることができる。
【００６８】
最大値検出部９２は、正弦排他的論理和01個数差DF_SINの絶対値と余弦排他的論理和01個数差DF_COSの絶対値との和が最大となる周波数における、正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSを位相判定部９３に供給する。
【００６９】
位相判定部９３は、正弦排他的論理和01個数差DF_SINの絶対値と余弦排他的論理和01個数差DF_COSの絶対値との和が最大となる周波数における、正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSから、位相を判定する。位相判定部９３は、判定された位相に応じた符号を出力する。
【００７０】
多値FSK受信回路１１は、位相に対しても情報を抽出することができる。多値FSK受信回路１１において、位相を判定するため、正弦排他的論理和01個数差DF_SINと余弦排他的論理和01個数差DF_COSのそれぞれの絶対値の和が最大になる正弦排他的論理和01個数差DF_SINと余弦排他的論理和01個数差DF_COSが調べられる。
【００７１】
一般には送信側の位相は受信側では分からないが、送信側の位相と受信側の位相の差は一定と考えることが出来るので、直前のあらかじめ決められた送信信号から位相差が分かるので、実用上問題にはならない。
【００７２】
図４は、位相の変化による０である値の数と１である値の数との差の変化を示す図である。すなわち、図４は、送信側の位相と、受信側の位相の差による、正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSの変化を示している。
【００７３】
余弦排他的論理和01個数差DF_COSの値と正弦排他的論理和01個数差DF_SINの値がそれぞれレジスタの中に含まれる０の数から１の数を引いた値としたとき、送信側の位相が2値化SIN，COS基準信号生成回路４１が生成する余弦信号の位相に一致すれば、図４中のＡ点の値に正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSの値が一致する。ちなみにこのとき余弦排他的論理和01個数差DF_COSの値はシフトレジスタのビット数に一致し、正弦排他的論理和01個数差DF_SINの値は０である。
【００７４】
送信側の位相を変化させると、図４中のＡ点からＢ点、Ｂ点からＣ点、Ｃ点からＤ点に示される状態に移動する（変移する）。
【００７５】
送信側が逆向きに位相を変化させれば受信側（多値FSK受信回路１１）では逆向きにＡ点からＤ点、Ｄ点からＣ点、Ｃ点からＢ点に示される状態に移動する（変移する）。
【００７６】
例えば、送信側で９０度の位相差で変化させて送信すれば、図４のようにＥ点、Ｆ点、Ｇ点、Ｈ点のような位置で正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSが観測される。前にも述べたが、送信側の位相は受信側では分からないが、位相の差は一定なので、直前の信号から送られてきた符号を判断することができる。Ｅ点、Ｆ点、Ｇ点、Ｈ点のように９０度ごとに４点で符号化すれば２ビットの符号化が可能である。例えば、１６組の周波数を使い、周波数の４ビットと位相変化の２ビットを合わせて６ビットに情報を増やすことが可能である。
【００７７】
上述したように位相情報を用いる場合、周波数ごとに位相が変化する。これは送信側と受信側にフィルタなどが挿入されるため、周波数ごとに位相が回転するのが普通である。このため通常、通信を始める前にトレーニングと称される、あらかじめ約束された情報を送って送信側から受信側までの、周波数ごとの位相回転を調べるプロトコルが必要となる。しかしながら、緊急時起動する災害用受信機のようにすばやく起動しなければならない受信機にはこの時間は障害となる。
【００７８】
また従来から使われている緊急警報放送（ARIB STANDARD BTA R001）では、固定符号と呼ばれる固定フォーマットのデータが先頭に送られる。多値FSK受信回路１１はこの固定符号を検出し、緊急警報放送信号が受信されたと判断する。
【００７９】
送信側ではあらかじめ決められた周波数と位相で送るので、多値FSK受信回路１１は、固定符号を検出したならばその正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSを各符号ごとに記憶しておく。この信号を元に送信側の位相が測定できるので、これ以後の通信に利用できる。例えば、符号検出回路２３は、固定符号を検出したならばその正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSを各符号ごとに記憶する。
【００８０】
例えば、固定符号は送信側で必ず０位相から開始する信号で送ることを決めておき、多値FSK受信回路１１では位相に無関係な、周波数のみの情報を受信するようにする。このためには、上述のように、各周波数の正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSの絶対値の和を計算することにより、位相に無関係な量を取り出すことができ、この量で固定符号を検出することができる。
【００８１】
このとき固定符号が検出できたなら、受信した固定符号の周波数ごとに正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSの値を記憶しておくことで、送信側の位相と、周波数ごとの位相回転を受信側で測定できる。
【００８２】
このとき固定符号にすべての周波数を含める必要は必ずしも必要としない。位相回転は近傍の周波数と大きな違いはないので、飛び飛びの周波数の位相回転の情報があれば、その間は補間できるからである。また通信には雑音の影響があるので、むしろ同じ周波数の符号を複数回送り、位相測定の精度を上げることが好ましい。同じ周波数で複数回送るので、決められた時間内では計測できない周波数が出てくるが、このとき近傍の周波数から補間することですべての周波数の位相回転を調べることが可能である。例えば、符号検出回路２３に、同じ周波数のシンボルで複数回送られてくる固定符号について、平均または補間して位相差を求めさせることができる。
【００８３】
次に、図５のフローチャートを参照して受信の処理を説明する。ステップＳ１１において、多値FSK受信回路１１は、受信信号（入力信号）を２値化し、２値化受信信号を生成する。ステップＳ１２において、周波数検出ブロック２２−１〜２２−Ｎは、複数の周波数のそれぞれについての、周波数検出の処理を行う。
【００８４】
ここで、図６のフローチャートを参照して、周波数検出ブロック２２−１による、所定の周波数についての周波数検出の処理を説明する。ステップＳ３１において、2値化SIN，COS基準信号生成回路４１は、複数の周波数のいずれかについて、正弦信号を２値化した基準信号である正弦２値化基準信号を生成する。ステップＳ３２において、2値化SIN，COS基準信号生成回路４１は、正弦信号と同じ周波数の余弦信号を２値化した基準信号である余弦２値化基準信号を生成する。
【００８５】
ステップＳ３３において、排他的論理和演算器４２は、正弦２値化基準信号と２値化受信信号との排他的論理和を計算し、正弦排他的論理和を求める。ステップＳ３４において、排他的論理和演算器４５は、余弦２値化基準信号と２値化受信信号との排他的論理和を計算し、余弦排他的論理和を求める。
【００８６】
ステップＳ３５において、シフトレジスタ４３は、正弦排他的論理和を１ビットずつシフトさせる。ステップＳ３６において、シフトレジスタ４６は、余弦排他的論理和を１ビットずつシフトさせる。
【００８７】
ステップＳ３７において、01個数差計数回路４４は、シフトレジスタ４３からの出力と排他的論理和演算器４２から供給される正弦排他的論理和とから、正弦排他的論理和に含まれる０である値の数と１である値の数との差を求めて、正弦排他的論理和01個数差DF_SINとする。ステップＳ３８において、01個数差計数回路４７は、シフトレジスタ４６からの出力と排他的論理和演算器４５から供給される余弦排他的論理和とから、余弦排他的論理和に含まれる０である値の数と１である値の数との差を求めて、余弦排他的論理和01個数差DF_COSとする。
【００８８】
ステップＳ３９において、周波数検出ブロック２２−１は、正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSを出力して、周波数検出の処理は終了する。
【００８９】
周波数検出ブロック２２−２〜２２−Ｎにおける周波数検出の処理は、周波数が異なるが、周波数検出ブロック２２−１における場合と同様なので、その説明は省略する。
【００９０】
図５のステップＳ１３に戻り、符号検出回路２３の絶対値計算／加算回路９１−１〜９１−Ｎは、複数の周波数のそれぞれについて、正弦排他的論理和01個数差DF_SINの絶対値および余弦排他的論理和01個数差DF_COSの絶対値を求める。ステップＳ１４において、絶対値計算／加算回路９１−１〜９１−Ｎは、複数の周波数のそれぞれについて、正弦排他的論理和01個数差DF_SINの絶対値と余弦排他的論理和01個数差DF_COSの絶対値とを加算する。
【００９１】
ステップＳ１５において、最大値検出部９２は、正弦排他的論理和01個数差DF_SINの絶対値と余弦排他的論理和01個数差DF_COSの絶対値との和が最大になる周波数を検出する。
【００９２】
ステップＳ１６において、位相判定部９３は、正弦排他的論理和01個数差DF_SINの絶対値と余弦排他的論理和01個数差DF_COSの絶対値との和が最大となる周波数における正弦排他的論理和01個数差DF_SINおよび余弦排他的論理和01個数差DF_COSから、検出された周波数の位相を判定する。
【００９３】
ステップＳ１７において、符号検出回路２３は、ステップＳ１６における位相の判定の結果に応じた符号を出力して、受信の処理は終了する。
【００９４】
このように、＋／−比較器２１は、受信信号を２値化し、周波数検出ブロック２２−１〜２２−Ｎは、符号が送られてくる周波数毎に設けられ、それぞれの周波数での振動を検出し、符号検出回路２３は、符号が送られてくる周波数を検出する。周波数検出ブロック２２−１〜２２−Ｎのそれぞれは、所定の周波数の正弦信号が２値化された信号である正弦２値化基準信号と受信信号が２値化された信号である２値化受信信号との排他的論理和を計算する排他的論理和演算器４２と、正弦信号の周波数と同じ周波数の余弦信号であって、正弦信号に対して９０度位相のずれた余弦信号が２値化された信号である余弦２値化基準信号と２値化受信信号との排他的論理和を計算する排他的論理和演算器４５と、正弦２値化基準信号と２値化受信信号との排他的論理和である正弦排他的論理和をシフトさせるシフトレジスタ４３と、余弦２値化基準信号と２値化受信信号との排他的論理和である余弦排他的論理和をシフトさせるシフトレジスタ４６と、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める01個数差計数回路４４と、余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差を求める01個数差計数回路４７とを含む。符号検出回路２３は、受信信号のそれぞれの周波数のうち、正弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である正弦排他的論理和個数差の絶対値に余弦排他的論理和に含まれる０である値のビットの数と１である値のビットの数との差である余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数を検出する。このようにすることで、アナログ量をデジタル量に変換するAD変換器を不要とし、必ずしも乗算器など装備されていないプロセッサで実現でき、高い転送レートで低価格に実現できるようになる。
【００９５】
周波数検出ブロック６１−１〜６１−Ｎのそれぞれは、所定の数のサンプルからなる正弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を数え、正弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を示す値をシフトレジスタ７６に供給する1計数回路７５と、所定の数のサンプルからなる余弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を数え、余弦排他的論理和に含まれる０である値のビットの数または１である値のビットの数を示す値をシフトレジスタ８０に供給する1計数回路７９とを含む。
【００９６】
符号検出回路２３は、正弦排他的論理和個数差の絶対値に余弦排他的論理和個数差の絶対値を加算して得られた和が最大となる周波数において、正弦排他的論理和個数差および余弦排他的論理和個数差から符号の位相を検出する。
【００９７】
符号検出回路２３は、同期をとるため予め決められた固定符号が先頭に配置されている同期信号によって、正弦排他的論理和個数差および余弦排他的論理和個数差を検出して記憶し、記憶されている正弦排他的論理和個数差および余弦排他的論理和個数差から各周波数における符号の位相差を求める。
【００９８】
符号検出回路２３は、同じ周波数のシンボルで複数回送られてくる固定符号について、平均または補間して位相差を求める。
【００９９】
上述においては回路を例に説明したが、当然マイクロコンピュータなどプロセッサでも実現できる。すなわち、上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
【０１００】
図７は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
【０１０１】
コンピュータにおいて、CPU（Central Processing Unit）１０１，ROM（Read Only Memory）１０２，RAM（Random Access Memory）１０３は、バス１０４により相互に接続されている。
【０１０２】
バス１０４には、さらに、入出力インタフェース１０５が接続されている。入出力インタフェース１０５には、キーボード、マウス、マイクロホンなどよりなる入力部１０６、ディスプレイ、スピーカ、符号出力を出力する端子などよりなる出力部１０７、ハードディスクや不揮発性のメモリなどよりなる記憶部１０８、受信信号を入力する無線通信部またはネットワークインタフェースなどよりなる通信部１０９、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア１１１を駆動するドライブ１１０が接続されている。
【０１０３】
以上のように構成されるコンピュータでは、CPU１０１が、例えば、記憶部１０８に記憶されているプログラムを、入出力インタフェース１０５及びバス１０４を介して、RAM１０３にロードして実行することにより、上述した一連の処理が行われる。
【０１０４】
コンピュータ（CPU１０１）が実行するプログラムは、例えば、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)等）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア１１１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。
【０１０５】
そして、プログラムは、リムーバブルメディア１１１をドライブ１１０に装着することにより、入出力インタフェース１０５を介して、記憶部１０８に記憶することで、コンピュータにインストールすることができる。また、プログラムは、有線または無線の伝送媒体を介して、通信部１０９で受信し、記憶部１０８に記憶することで、コンピュータにインストールすることができる。その他、プログラムは、ROM１０２や記憶部１０８にあらかじめ記憶しておくことで、コンピュータにあらかじめインストールしておくことができる。
【０１０６】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０１０７】
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１０８】
１１…多値FSK受信回路、２１…＋／−比較器、２２−１〜２２−Ｎ…周波数検出ブロック、２３…符号検出回路、４１…2値化SIN，COS基準信号生成回路、４２…排他的論理和演算器、４３…シフトレジスタ、４４…01個数差計数回路、４５…排他的論理和演算器、４６…シフトレジスタ、４７…01個数差計数回路、６１−１〜６１−Ｎ…周波数検出ブロック、７１…シフトレジスタ、７２…レジスタ、７３…2値化SIN，COS基準信号生成回路、７４…排他的論理和演算器、７５…1計数回路、７６…シフトレジスタ、７７…01個数差計数回路、７８…排他的論理和演算器、７９…1計数回路、８０…シフトレジスタ、８１…01個数差計数回路、９１−１〜９１−Ｎ…絶対値計算／加算回路、９２…最大値検出部、９３…位相判定部、１０１…CPU、１０２…ROM、１０３…RAM、１０８…記憶部、１１１…リムーバブルメディア
【図１】
2015159377.tif 000003
【図２】
2015159377.tif 000004
【図３】
2015159377.tif 000005
【図４】
2015159377.tif 000006
【図５】
2015159377.tif 000007
【図６】
2015159377.tif 000008
【図７】
2015159377.tif 000009
【図８】
2015159377.tif 000010
【図９】
2015159377.tif 000011