(57)【要約】【課題】コレクタ電極の一部に電流が集中することを抑制すること。【解決手段】本発明は、半導体基板１０と、上面２６に対する角度が９０°以上であり対向した位置関係の一対の側面２８と、上面２６に対する角度が９０°未満の逆テーパ形状を有する他の側面２９と、を有する凸部２４ａを含むサブコレクタ層１２ａと、サブコレクタ層１２ａ上に順に設けられた、サブコレクタ層１２ａよりも不純物濃度の低いコレクタ層１４、コレクタ層１４とは反対の導電型を有するベース層１６、及びベース層１６よりも大きな禁制帯幅を有するエミッタ層１８と、一対の側面２８にそれぞれオーミック接続する一対のコレクタ電極３０ｄと、他の側面２９から離間して配置され、一対のコレクタ電極３０ｄを共通に接続するコレクタ配線３１と、ベース層１６上及びエミッタ層１８上にそれぞれ設けられたベース電極３２ａ及びエミッタ電極３４と、を備える半導体装置である。【選択図】図１１
2015069998.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、上面に対する角度が９０°以上であり対向した位置関係の一対の側面と、上面に対する角度が９０°未満の逆テーパ形状を有する他の側面と、を有する凸部を含むサブコレクタ層と、
前記サブコレクタ層上に順に設けられた、前記サブコレクタ層よりも不純物濃度の低いコレクタ層、前記コレクタ層とは反対の導電型を有するベース層、及び前記ベース層よりも大きな禁制帯幅を有するエミッタ層と、
前記一対の側面にそれぞれオーミック接続する一対のコレクタ電極と、
前記他の側面から離間して配置され、前記一対のコレクタ電極を共通に接続するコレクタ配線と、
前記ベース層上及び前記エミッタ層上にそれぞれ設けられたベース電極及びエミッタ電極と、を備えることを特徴とする半導体装置。
【請求項２】
前記半導体基板の結晶方位は、（１００）面であり、前記一対の側面は、結晶方位が［０１−１］方向に沿って延在されてなり、前記他の側面は、結晶方位が［０１１］方向に沿って延在されてなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記一対の側面および前記他の側面は、同じ工程で形成されてなることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記コレクタ電極および前記コレクタ配線は、前記一対の側面と前記他の側面とが交差する角には設けられていないことを特徴とする請求項１から３のいずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えばバイポーラトランジスタの半導体装置に関する。
【背景技術】
【０００２】
光通信システムの増幅器として、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）が用いられている。ＨＢＴの一例として、半導体基板上に、サブコレクタ層、コレクタ層、ベース層、エミッタ層、及びエミッタコンタクト層が順に積層され、サブコレクタ層上にコレクタ電極、ベース層上にベース電極、エミッタコンタクト層上にエミッタ電極が設けられた構成が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３３２３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
サブコレクタ層上にコレクタ電極が設けられた構成では、コレクタ電極の端部に電流が集中してしまう。これは、エミッタ層からベース層を通ってコレクタ層に流れる電子は、サブコレクタ層の上面付近を集中して流れてコレクタ電極に注入するためである。コレクタ電極の端部に電流が集中すると、耐圧破壊が生じて、デバイスの故障に繋がる。
【０００５】
本発明は、上記課題に鑑みなされたものであり、コレクタ電極の一部に電流が集中することを抑制することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体基板と、前記半導体基板上に設けられ、上面に対する角度が９０°以上であり対向した位置関係の一対の側面と、上面に対する角度が９０°未満の逆テーパ形状を有する他の側面と、を有する凸部を含むサブコレクタ層と、前記サブコレクタ層上に順に設けられた、前記サブコレクタ層よりも不純物濃度の低いコレクタ層、前記コレクタ層とは反対の導電型を有するベース層、及び前記ベース層よりも大きな禁制帯幅を有するエミッタ層と、前記一対の側面にそれぞれオーミック接続する一対のコレクタ電極と、前記他の側面から離間して配置され、前記一対のコレクタ電極を共通に接続するコレクタ配線と、前記ベース層上及び前記エミッタ層上にそれぞれ設けられたベース電極及びエミッタ電極と、を備えることを特徴とする半導体装置である。本発明によれば、コレクタ電極の一部に電流が集中することを抑制できる。
【０００７】
上記構成において、前記半導体基板の結晶方位は、（１００）面であり、前記一対の側面は、結晶方位が［０１−１］方向に沿って延在されてなり、前記他の側面は、結晶方位が［０１１］方向に沿って延在されてなる構成とすることができる。
【０００８】
上記構成において、前記一対の側面および前記他の側面は、同じ工程で形成されなる構成とすることができる。
【０００９】
上記構成において、前記コレクタ電極および前記コレクタ配線は、前記一対の側面と前記他の側面とが交差する角には設けられていない構成とすることができる。
【発明の効果】
【００１０】
本発明によれば、コレクタ電極の一部に電流が集中することを抑制できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、実施例１に係る半導体装置を示す断面図である。
【図２】図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図３】図３（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図４】図４（ａ）から図４（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。
【図５】図５（ａ）から図５（ｅ）は、実施例１及び比較例１に係る半導体装置に対するシミュレーション結果を示す図である。
【図６】図６は、実施例１の変形例１に係る半導体装置を示す断面図である。
【図７】図７は、実施例１の変形例２に係る半導体装置を示す断面図である。
【図８】図８は、実施例２に係る半導体装置を示す断面図である。
【図９】図９（ａ）から図９（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、実施例２に係る半導体装置に対するシミュレーション結果を示す図である。
【図１１】図１１（ａ）は、実施例３に係る半導体装置を示す上面図、図１１（ｂ）及び図１１（ｃ）は、図１１（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。
【発明を実施するための形態】
【００１２】
以下、図面を参照して、本発明の実施例について説明する。
【実施例１】
【００１３】
図１は、実施例１に係る半導体装置を示す断面図である。実施例１の半導体装置は、ヘテロ接合バイポーラトランジスタである。図１のように、実施例１の半導体装置は、半導体基板１０上に、サブコレクタ層１２、コレクタ層１４、ベース層１６、エミッタ層１８、及びエミッタコンタクト層２０がこの順に積層されている。サブコレクタ層１２は、半導体基板１０の幅よりも細いメサ形状をしている。つまり、サブコレクタ層１２自身が、凸部２４となっている。サブコレクタ層１２の上面２６と対向した位置関係の一対の側面２８との間の角度θは、例えば９０°以上且つ１５０°以下である。コレクタ層１４とベース層１６とは、サブコレクタ層１２の幅よりも細いメサ形状をしている。エミッタ層１８とエミッタコンタクト層２０とは、コレクタ層１４及びベース層１６の幅よりも細いメサ形状をしている。半導体基板１０は、例えば半絶縁性のＩｎＰ基板である。半導体基板１０上に設けられた各層の材料、厚さ、添加された不純物、及びキャリア濃度の例を表１に示す。
【表１】
2015069998.tif 000003
【００１４】
表１のように、サブコレクタ層１２、コレクタ層１４、ベース層１６、及びエミッタコンタクト層２０は、ＩｎＧａＡｓ層であり、エミッタ層１８は、ＩｎＰ層である。ＩｎＧａＡｓ層のＩｎ組成比は、ＩｎＰ基板に対して格子整合するように選択されている。エミッタ層１８は、ベース層１６よりも大きな禁制帯幅（バンドギャップ）を有する。ベース層１６は、コレクタ層１４とは反対の導電型を有する。サブコレクタ層１２、コレクタ層１４、エミッタ層１８、及びエミッタコンタクト層２０には、ドナー不純物としてシリコン（Ｓｉ）が添加されている。ベース層１６には、アクセプタ不純物として炭素（Ｃ）が添加されている。サブコレクタ層１２の不純物濃度は、コレクタ層１４と比べて高濃度になっている。これは、サブコレクタ層１２は、コレクタ電極とのコンタクトをとるために設けられた層だからである。サブコレクタ層１２とコレクタ層１４の材料は、表１のように同じ場合に限らず、異なる場合でもよい。例えばサブコレクタ層１２をＩｎＧａＡｓ層、コレクタ層１４をＩｎＰ層としてもよい。
【００１５】
図１のように、サブコレクタ層１２の側面２８にオーミック接続するコレクタ電極３０が設けられている。コレクタ電極３０は、サブコレクタ層１２の側面２８の上端から下端にかけて延在して設けられている。コレクタ電極３０の端は、サブコレクタ層１２の上面２６の端と一致している。ベース層１６上にベース電極３２が設けられ、エミッタコンタクト層２０上にエミッタ電極３４が設けられている。エミッタ電極３４は、ベース電極３２の間に位置して設けられている。コレクタ電極３０、ベース電極３２、及びエミッタ電極３４は、例えば半導体基板１０側から白金（Ｐｔ）、チタン（Ｔｉ）、白金（Ｐｔ）、及び金（Ａｕ）が順に積層された金属膜である。なお、サブコレクタ層１２、コレクタ層１４、ベース層１６、エミッタ層１８、及びエミッタコンタクト層２０を覆って、保護膜として機能する絶縁膜が設けられていてもよい。
【００１６】
次に、実施例１に係る半導体装置の製造方法について説明する。図２（ａ）から図４（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図２（ａ）のように、半導体基板１０上に、サブコレクタ層１２、コレクタ層１４、ベース層１６、エミッタ層１８、及びエミッタコンタクト層２０をこの順にエピタキシャル成長する。エピタキシャル成長は、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を用いることができる。ＭＯＣＶＤ法での原料として、例えばトリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）、アルシン（ＡｓＨ３）、及びホスフィン（ＰＨ３）を用いることができる。また、エピタキシャル成長される半導体層の導電型及びキャリア濃度の制御のため、例えばｎ型不純物ドーピング原料としてシラン（ＳｉＨ４）、ｐ型不純物ドーピング原料として四臭化炭素（ＣＢｒ４）を用いることができる。
【００１７】
図２（ｂ）のように、エミッタコンタクト層２０上にレジスト膜からなるマスク層４０を形成する。マスク層４０をマスクとして、ベース層１６が露出するまで、エミッタコンタクト層２０及びエミッタ層１８に対してエッチングを行う。このエッチングは２段階で行われる。まず、例えばリン酸と過酸化水素水と純水との混合液をエッチング液に用いたウエットエッチングによって、エミッタ層１８が露出するまで、エミッタコンタクト層２０をエッチングする。続いて、例えば塩酸と純水との混合液をエッチング液に用いたウエットエッチングによって、ベース層１６が露出するまで、エミッタ層１８をエッチングする。これにより、メサ形状のエミッタ層１８及びエミッタコンタクト層２０が形成される。
【００１８】
マスク層４０を除去した後、図２（ｃ）のように、エミッタコンタクト層２０及びエミッタ層１８を覆うように、レジスト膜からなるマスク層４２を形成する。マスク層４２をマスクとして、サブコレクタ層１２が露出するまで、ベース層１６及びコレクタ層１４に対してエッチングを行う。ベース層１６及びコレクタ層１４に対するエッチングは、例えばリン酸と過酸化水素水と純水との混合液をエッチング液に用いたウエットエッチングで行うことができる。これにより、メサ形状のコレクタ層１４及びベース層１６が形成される。
【００１９】
マスク層４２を除去した後、図３（ａ）のように、エミッタコンタクト層２０、エミッタ層１８、ベース層１６、及びコレクタ層１４を覆うように、レジスト膜からなるマスク層４４を形成する。マスク層４４をマスクとして、半導体基板１０が露出するまで、サブコレクタ層１２に対してエッチングを行う。サブコレクタ層１２に対するエッチングは、例えばリン酸と過酸化水素水と純水との混合液をエッチング液に用いたウエットエッチングで行うことができる。これにより、メサ形状をした（即ち、凸部２４からなる）サブコレクタ層１２が形成される。なお、リン酸と過酸化水素水と純水との配合比を変えることで、サブコレクタ層１２の上面２６と側面２８との間の角度θを制御することができる。例えば、リン酸と過酸化水素水と純水との配合比を１：１：６００とすることで角度θを１４０°程度にでき、１：１：４００とすることで１２５°程度にでき、１：１：１００とすることで９０°程度にすることができる。
【００２０】
また、サブコレクタ層１２に対するエッチングを、ドライエッチングで行ってもよい。例えば、エッチングガスにＣＨ４とＨ２を用い、それぞれのガス流量をＣＨ４：５〜３０ｓｃｃｍ、Ｈ２：１０〜１００ｓｃｃｍとし、ＲＦパワー：１００〜３００Ｗ、圧力：１〜１０ＰａとしたＩＣＰ−ＲＩＥ法を用いて行ってもよい。圧力を変えることで、角度θを制御することができる。例えば、ＣＨ４：１５ｓｃｃｍ、Ｈ２：４０ｓｃｃｍ、ＲＦパワー：１５０Ｗ、圧力：１Ｐａとすることで、角度θを９４°程度にでき、ＣＨ４：１５ｓｃｃｍ、Ｈ２：４０ｓｃｃｍ、ＲＦパワー：１５０Ｗ、圧力：３Ｐａとすることで、角度θを１１０°程度にできる。
【００２１】
図３（ｂ）のように、マスク層４４に対して全面エッチングを行い、マスク層４４を縮小化する。これにより、マスク層４４の幅Ｘ１（図３（ａ）参照）よりも狭い幅Ｘ２を有するマスク層４６が形成される。マスク層４６の幅Ｘ２が、サブコレクタ層１２の上面２６の幅と同じになるように、マスク層４４に対して全面エッチングを行う。なお、図３（ａ）において、サブコレクタ層１２の上面２６と側面２８との間の角度θが９０°のサブコレクタ層１２が形成される場合では、図３（ｂ）の工程を省略することができる。
【００２２】
図３（ｃ）のように、マスク層４６をマスクとして、例えば真空蒸着法を用いて、コレクタ電極を構成する金属膜４８を堆積する。図４（ａ）のように、マスク層４６をリフトオフによって除去する。これにより、サブコレクタ層１２の側面２８にオーミック接続するコレクタ電極３０が形成される。
【００２３】
図４（ｂ）のように、ベース電極及びエミッタ電極を形成すべき領域に開口を有するレジスト膜からなるマスク層５０を形成する。マスク層５０をマスクとして、例えば真空蒸着法を用いて、ベース電極及びコレクタ電極を構成する金属膜５１を堆積する。図４（ｃ）のように、マスク層５０をリフトオフによって除去する。これにより、ベース電極３２及びエミッタ電極３４が形成される。以上のような工程を含んで、実施例１に係る半導体装置が形成される。
【００２４】
実施例１の半導体装置の効果を説明するために、発明者が行ったシミュレーションについて説明する。発明者は、図１の半導体装置に対して、角度θを１５０°、１３５°、１２０°、９０°とした場合での、コレクタ電極３０から流れる電流密度についてのシミュレーションを行った。なお、各層の材料、膜厚等は表１と同じにした。また、比較のために、サブコレクタ層１２が凸部となってなく、コレクタ電極３０がサブコレクタ層１２の上面に接して形成された点以外は、実施例１と同じ構成をした比較例１に対しても、シミュレーションを行った。シミュレーションは、コレクタ電極３０とエミッタ電極３４との間の電圧が７Ｖ、ベース電流が０．９ｍＡの条件で行った。
【００２５】
図５（ａ）から図５（ｅ）は、実施例１及び比較例１に係る半導体装置に対するシミュレーション結果を示す図である。図５（ａ）は、比較例１のシミュレーション結果であり、図５（ｂ）から図５（ｅ）は、角度θを１５０°、１３５°、１２０°、９０°とした実施例１のシミュレーション結果である。なお、図５（ａ）から図５（ｅ）では、電流密度の高い範囲ほど細かい網目で表している。図５（ａ）から図５（ｅ）のように、コレクタ電極３０をサブコレクタ層１２の側面に接して形成した実施例１は、サブコレクタ層１２の上面に形成した比較例１に比べて、コレクタ電極３０から流れる電流が平均化され、コレクタ電極３０の一部に電流が集中することが抑制されている。また、サブコレクタ層１２の側面に接してコレクタ電極３０を形成した場合、角度θが小さくなるほど、コレクタ電極３０の一部に電流が集中することが抑制されている。例えば、図５（ａ）の比較例１での最大電流密度を１００とした場合、図５（ｂ）の角度θが１５０°の実施例１では８５．８、図５（ｃ）の角度θが１３５°の実施例１では７７．４、図５（ｄ）の角度θが１２０°の実施例１では６２．５、図５（ｅ）の角度θが９０°の実施例１では２９．９であった。
【００２６】
実施例１によれば、図１のように、サブコレクタ層１２の対向した位置関係の一対の側面２８（即ち、凸部２４の対向した位置関係の一対の側面２８）にオーミック接続したコレクタ電極３０が設けられている。これにより、図５（ａ）から図５（ｅ）で説明したように、コレクタ電極３０の一部に電流が集中することを抑制でき、その結果、耐圧破壊の発生を抑制できる。
【００２７】
図５（ａ）から図５（ｅ）のように、コレクタ電極３０の一部に電流が集中することを抑制する観点から、サブコレクタ層１２の上面２６と側面２８（コレクタ電極３０が接する側面）との間の角度θ（つまり、凸部２４の上面２６と側面２８との間の角度θ）は、９０°以上且つ１５０°以下の場合が好ましい。電流集中をより抑制する観点から、角度θは、９０°以上且つ１３５°以下の場合がより好ましく、９０°以上且つ１２０°以下の場合がさらに好ましく、９０°の場合がもっとも好ましい。なお、角度θが９０°未満である場合、側面２８は逆テーパ形状となるため、側面２８に接するコレクタ電極３０を形成することが難しい。この点から、角度θは９０°以上である場合が好ましい。
【００２８】
実施例１においては、図１のように、コレクタ電極３０が、サブコレクタ層１２の側面２８の上端から下端にかけて延在している場合を例に示したが、図６の実施例１の変形例１のように、コレクタ電極３０ａの端が、サブコレクタ層１２の側面２８の上端と下端との間に位置している場合でもよい。
【００２９】
また、図７の実施例１の変形例２のように、コレクタ電極３０ｂが、サブコレクタ層１２の側面２８の上端から下端にかけて延在すると共に、上面２６にまで延在して設けられていてもよい。つまり、サブコレクタ層１２の上面２６にも、コレクタ電極３０ｂの一部が設けられていてもよい。実施例１の変形例２の半導体装置に対して、サブコレクタ層１２の上面２６と側面２８との間の角度θが１３５°の場合において、実施例１の図５（ａ）から図５（ｅ）と同じ条件の下で、コレクタ電極３０ｂから流れる電流密度をシミュレーションした所、図５（ａ）の比較例１に対して最大電流密度は９６．５と減少した。
【実施例２】
【００３０】
図８は、実施例２に係る半導体装置を示す断面図である。図８のように、実施例２の半導体装置は、サブコレクタ層１２ａが、２段のメサ形状となっている。即ち、サブコレクタ層１２ａは、凸部２４と、凸部２４から延在する平坦部５２と、を含む構造をしている。コレクタ電極３０ｃは、凸部２４の対向した位置関係の一対の側面２８と平坦部５２の上面とにオーミック接続し、側面２８の上端から下端にかけて延在すると共に、上面２６にまで延在して設けられている。凸部２４の上面２６と側面２８との間の角度θは、実施例１と同じく、例えば９０°以上且つ１５０°以下である。その他の構成は、実施例１の図１と同じであるため説明を省略する。
【００３１】
次に、実施例２に係る半導体装置の製造方法について説明する。図９（ａ）から図９（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図である。まず、実施例１の図２（ａ）から図２（ｃ）で説明した工程を実施する。その後、図９（ａ）のように、エミッタコンタクト層２０、エミッタ層１８、ベース層１６、及びコレクタ層１４を覆うように、レジスト膜からなるマスク層５４を形成する。マスク層５４をマスクとして、サブコレクタ層１２に対してエッチングを行うが、この際、サブコレクタ層１２が残存するように、エッチング量を調整する。例えば、サブコレクタ層１２の膜厚の半分程度をエッチングするように、エッチング量を調整する。サブコレクタ層１２に対するエッチングは、実施例１で説明したようなウエットエッチング及びドライエッチングを用いることができる。これにより、凸部２４と凸部２４から延在する平坦部５２とを含むサブコレクタ層１２ａが形成される。
【００３２】
図９（ｂ）のように、マスク層５４に対して全面エッチングを行い、マスク層５４を縮小化して、マスク層５４の幅よりも狭い幅を有するマスク層５６とする。この際、マスク層５６の幅Ｘ４が、サブコレクタ層１２ａの凸部２４の上面２６の幅Ｘ３よりも狭くなるように、マスク層５４に対して全面エッチングを行う。
【００３３】
図９（ｃ）のように、マスク層５６をマスクとして、例えば真空蒸着法を用いて、コレクタ電極を構成する金属膜を堆積し、その後、マスク層５６をリフトオフによって除去する。これにより、サブコレクタ層１２ａの凸部２４の側面２８と平坦部５２の上面とにオーミック接続し且つ凸部２４の上面２６まで延在するコレクタ電極３０ｃが形成される。その後、実施例１の図４（ｂ）及び図４（ｃ）で説明した工程を実施する。以上のような工程を含んで、実施例２に係る半導体装置が形成される。
【００３４】
実施例２の半導体装置に対して、発明者が行ったシミュレーションについて説明する。シミュレーションは、サブコレクタ層１２ａの凸部２４の上面２６と側面２８との間の角度θが１３５°及び９０°の場合において、実施例１の図５（ａ）から図５（ｅ）と同じ条件の下で、コレクタ電極３０ｃから流れる電流密度を測定した。図１０（ａ）及び図１０（ｂ）は、実施例２に係る半導体装置に対するシミュレーション結果を示す図である。
【００３５】
図１０（ａ）及び図１０（ｂ）のように、サブコレクタ層１２ａが２段のメサ形状をしている場合でも、コレクタ電極３０ｃをサブコレクタ層１２ａの凸部２４の側面２８にオーミック接続させることで、コレクタ電極３０ｃの一部に電流が集中することを抑制できる。また、２段のメサ形状の場合であっても、凸部２４の上面２６と側面２８との間の角度θが小さいほど、コレクタ電極３０ｃの一部に電流が集中することを抑制できる。例えば、図５（ａ）の比較例１での最大電流密度を１００とした場合、図１０（ａ）の角度θが１３５°の実施例２では９６．５、図１０（ｂ）の角度θが９０°の実施例２では８０．８であった。
【００３６】
実施例２によれば、図８のように、サブコレクタ層１２ａは、凸部２４と凸部２４から延在する平坦部５２とを有する２段のメサ形状をしている。そして、コレクタ電極３０ｃは、凸部２４の対向した位置関係の一対の側面２８にオーミック接続して設けられている。このような場合でも、図１０（ａ）及び図１０（ｂ）で説明したように、コレクタ電極３０ｃの一部に電流が集中することを抑制できる。
【００３７】
また、実施例２では、コレクタ電極３０ｃは、サブコレクタ層１２ａに凸部２４の側面２８にオーミック接続し、且つ平坦部５２の上面にもオーミック接続して形成されている。このため、実施例１に比べて、コレクタ電極３０ｃとサブコレクタ層１２ａとのコンタクト面積を大きくすることができ、コンタクト抵抗の低減を図ることができる。
【００３８】
実施例２においても、実施例１のコレクタ電極３０のように、凸部２４の側面２８の上端から下端にかけて延在し、上面２６までは延在していないコレクタ電極としてもよい。実施例１の変形例１のコレクタ電極３０ａのように、コレクタ電極の端が凸部２４の側面２８の上端と下端との間に位置している場合でもよい。また、サブコレクタ層１２は、２段のメサ形状の場合に限らず、３段以上の多段のメサ形状としてもよい。
【実施例３】
【００３９】
図１１（ａ）は、実施例３に係る半導体装置の上面図、図１１（ｂ）及び図１１（ｃ）は、図１１（ａ）のＡ−Ａ間及びＢ−Ｂ間の断面図である。図１１（ａ）から図１１（ｃ）のように、半導体基板１０は、例えば半絶縁性のＩｎＰ基板からなり、半導体基板１０上に形成された各層は、ＩｎＰ基板の（１００）面上に積層されている。サブコレクタ層１２ａに含まれる凸部２４ａは、結晶方位の［０１−１］方向に沿って延在する一対の側面２８では順テーパ形状となり、［０１１］方向に沿って延在する一対の他の側面２９では逆テーパ形状になっている。つまり、一対の側面２８は、凸部２４ａの上面２６に対する角度が９０°以上となっていて、一対の他の側面２９は、凸部２４ａの上面２６に対する角度が９０°未満となっている。
【００４０】
一対のコレクタ電極３０ｄが、［０１−１］方向に延在し、且つ、一対の側面２８にオーミック接続して設けられている。一対のコレクタ電極３０ｄは、［０１１］方向に延在し、且つ、他の側面２９から離れて設けられたコレクタ配線３１に共通に接続されている。コレクタ電極３０ｄとコレクタ配線３１とでコの字型形状をしている。また、コレクタ電極３０ｄ及びコレクタ配線３１は、一対の側面２８と一対の他の側面２９とが交差する角３５には設けられていない。
【００４１】
一対のベース電極３２ａが、［０１−１］方向に延在して設けられている。一対のベース電極３２ａは、［０１１］方向に延在して設けられたベース配線３３に共通に接続されている。ベース電極３２ａとベース配線３３とでコの字型形状をしているが、ベース電極３２ａとベース配線３３のコの字型形状は、コレクタ電極３０ｄとコレクタ配線３１のコの字型形状とは反対向きの形状となっている。その他の構成は、実施例２と同じであるため説明を省略する。
【００４２】
実施例３の半導体装置は、実施例２と同様の方法によって形成することができる。なお、図９（ａ）で説明したウエットエッチングによって、凸部２４ａの［０１−１］方向に延在する一対の側面２８は順テーパ形状となり、［０１１］方向に延在する一対の他の側面２９は逆テーパ形状となる。このように、一対の側面２８と一対の他の側面２９とは同じ工程で同時に形成される。
【００４３】
実施例３によれば、図１１（ａ）から図１１（ｃ）のように、サブコレクタ層１２ａの凸部２４ａは、上面２６に対する角度が９０°以上であり対向した位置関係の一対の側面２８と、上面２６に対する角度が９０°未満の逆テーパ形状を有する他の側面２９と、を有する。そして、一対のコレクタ電極３０ｄが、一対の側面２８それぞれにオーミック接続して設けられている。一対のコレクタ電極３０ｄは、他の側面２９から離間して配置されたコレクタ配線３１に共通に接続されている。このような構成でも、コレクタ電極３０ｄがサブコレクタ層１２ａの凸部２４ａの側面２８にオーミック接続して設けられているため、コレクタ電極３０ｄの一部に電流が集中することを抑制できる。また、他の側面２９は、逆テーパ形状を有していることから、コレクタ配線３１が他の側面２９に接する場合、又は、コレクタ配線３１が他の側面２９を覆う場合には、コレクタ配線３１のカバレッジが悪くなり、コレクタ配線３１が断線する可能性がある。しかしながら、実施例３に示すように、コレクタ電極３０ｄが、順テーパ形状をした一対の側面２８に接し、コレクタ配線３１が、逆テーパ形状をした他の側面２９には接することなく設けられていることから、コレクタ電極３０ｄ及びコレクタ配線３１は、他の側面２９に接することがなく、他の側面２９に接することによる断線を抑制することができる。また、他の側面２９は、一部が逆テーパ領域を有している形状であってもコレクタ配線３１のカバレッジが悪くなる。よって、実施例３を用いることにより、コレクタ配線３１は、他の側面２９に接することがなく、他の側面２９に接することによる断線を抑制することができる。
【００４４】
コレクタ電極３０ｄ及びコレクタ配線３１は、順テーパ形状をした一対の側面２８と逆テーパ形状をした一対の他の側面２９とが交差する角３５には設けられていないことが好ましい。角３５は、一部が逆テーパ形状をしていることから、コレクタ電極３０ｄ及びコレクタ配線３１が角３５に接する場合、又は、コレクタ電極３０ｄ及びコレクタ配線３１が角３５を覆う場合には、コレクタ電極３０ｄ及びコレクタ配線３１のカバレッジが悪くなり、コレクタ電極３０ｄ及びコレクタ配線３１が断線する可能性がある。しかしながら、実施例３に示すように、コレクタ電極３０ｄ及びコレクタ配線３１は、角３５には接することなく設けられていることから、角３５に接することによる断線を抑制することができる。
【００４５】
実施例３では、実施例２のように、サブコレクタ層１２ａが凸部２４ａと平坦部５２とを含む場合を例に示したが、実施例１のように、サブコレクタ層１２自身が凸部となっている場合でもよい。
【００４６】
実施例１から実施例３では、サブコレクタ層１２、１２ａのエッチングに用いたマスク層４４、５４をエッチングして狭い幅のマスク層４６、５６とし、このマスク層４６、５６をマスクとしてコレクタ電極３０、３０ｃを形成する場合を例に示した。しかしながら、この場合の限らず、例えばマスク層４４、５４を除去した後、改めてマスク層４６、５６を形成し直してもよいが、マスク層４４、５４をエッチングしてマスク層４６、５６とすることで、製造工程を簡略化することができる。
【００４７】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４８】
１０  半導体基板
１２、１２ａ  サブコレクタ層
１４  コレクタ層
１６  ベース層
１８  エミッタ層
２０  エミッタコンタクト層
２４、２４ａ  凸部
２６  上面
２８  側面
２９  他の側面
３０〜３０ｄ  コレクタ電極
３１  コレクタ配線
３２、３２ａ  ベース電極
３３  ベース配線
３４  エミッタ電極
３５  角
４４、４６  マスク層
５２  平坦部
５４、５６  マスク層
【図１】
2015069998.tif 000004
【図２】
2015069998.tif 000005
【図３】
2015069998.tif 000006
【図４】
2015069998.tif 000007
【図５】
2015069998.tif 000008
【図６】
2015069998.tif 000009
【図７】
2015069998.tif 000010
【図８】
2015069998.tif 000011
【図９】
2015069998.tif 000012
【図１０】
2015069998.tif 000013
【図１１】
2015069998.tif 000014