(57)【要約】【課題】小型軽量で、従来のトランスのようなコイルや鉄心等を必要としない画期的な次世代の変圧装置を提供する。【解決手段】電源と抵抗値Ｒの負荷との間に設けられる変圧装置であって、４以上の自然数をｎとして、ｎ個のリアクタンス素子を相互に接続して構成された二端子対回路を備え、負荷の任意の抵抗値Ｒに対して、二端子対回路の入力インピーダンスＺｉｎは、その実数成分が、ｋを定数として、ｋ・Ｒで表され、かつ、虚数成分が０である、という変圧装置である。【選択図】図３
2015050776.tif 000002
【特許請求の範囲】
【請求項１】
電源と抵抗値Ｒの負荷との間に設けられる変圧装置であって、
４以上の自然数をｎとして、ｎ個のリアクタンス素子を相互に接続して構成された二端子対回路を備え、
前記負荷の任意の抵抗値Ｒに対して、前記二端子対回路の入力インピーダンスＺｉｎは、その実数成分が、ｋを定数として、ｋ・Ｒで表され、かつ、虚数成分が０である、変圧装置。
【請求項２】
４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ１，２線間にあるＸ２，前記１線上にあるＸ３、２線間にあるＸ４によって前記二端子対回路が構成され、以下の条件が満たされる請求項１に記載の変圧装置。
（１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０  ∧  Ｘ２＋Ｘ３＋Ｘ４＝０
【請求項３】
４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ１，１線上にあるＸ２，２線間にあるＸ３、前記１線上にあるＸ４によって前記二端子対回路が構成され、以下の条件が満たされる請求項１に記載の変圧装置。
Ｘ１＋Ｘ２＋Ｘ３＝０  ∧  （１／Ｘ２）＋（１／Ｘ３）＋（１／Ｘ４）＝０
【請求項４】
４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ１，２線間にあるＸ２，前記１線上にあるＸ３、によって構成されるＴ型回路と、Ｘ１及びＸ３の直列体に対して並列にあるＸ４とによって前記二端子対回路が構成され、以下の条件が満たされる請求項１に記載の変圧装置。
Ｘ１＋Ｘ３＋Ｘ４＝０  ∧  （１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０
【請求項５】
４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ１，Ｘ２の第１直列体、及び、２線間にあるＸ３，Ｘ４の第２直列体を含み、前記第１直列体の相互接続点及び前記第２直列体の相互接続点が出力端子となる前記二端子対回路が構成され、以下の条件が満たされる請求項１に記載の変圧装置。
Ｘ１＋Ｘ２＋Ｘ３＋Ｘ４＝０  ∧  （１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＋（１／Ｘ４）＝０
【請求項６】
５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、前記二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、によって前記二端子対回路が構成され、
ＸＡ＝−ＸＢ  ∧  ＸＥ＝−ＸＤ  ∧  ＸＣ＝ＸＡ＋ＸＥ
の関係にある請求項１に記載の変圧装置。
【請求項７】
５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、前記二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、によって前記二端子対回路が構成され、
ＸＡ＝−ＸＢ  ∧  ＸＥ＝−ＸＤ  ∧  ＸＣ＝ＸＡ・ＸＥ／（ＸＡ＋ＸＥ）
の関係にある請求項１に記載の変圧装置。
【請求項８】
６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、前記二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、２線間にあるＸＦ、によって前記二端子対回路が構成され、
ＸＡ＝ＸＣ＝−ＸＢ  ∧  ＸＤ＝ＸＦ＝−ＸＥ
の関係にある請求項１に記載の変圧装置。
【請求項９】
６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、前記二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、前記１線上にあるＸＦ、によって前記二端子対回路が構成され、
ＸＡ＝ＸＣ＝−ＸＢ  ∧  ＸＤ＝ＸＦ＝−ＸＥ
の関係にある請求項１に記載の変圧装置。
【請求項１０】
スイッチングを行う回路と、当該回路内に介挿された請求項１〜請求項９のいずれか１項に記載の変圧装置とを含む変圧装置。
【請求項１１】
前記リアクタンス素子として、ケーブルのキャパシタンス及びケーブルのインダクタンスを利用する請求項１〜請求項９のいずれか１項に記載の変圧装置。
【請求項１２】
前記スイッチングの周波数は少なくとも１ＭＨｚである請求項１０に記載の変圧装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変圧装置に関する。
【背景技術】
【０００２】
商用交流の送配電系統には、変圧器が用いられる。需要家の直近では、例えば６６００Ｖ（５０Ｈｚ又は６０Ｈｚ）を、２００Ｖに変圧する柱上トランスが用いられる（非特許文献１参照。）。このような柱上トランスは、導線となる太いコイルが鉄心に巻回されており、相応の重量がある。また、さらに絶縁油やケースを含めると、例えば直径４０ｃｍ、高さ８０ｃｍのタイプでは２００ｋｇ程度の重量がある。
【０００３】
一方、次世代の電力システムであるスマートグリッドの実現に向け、ＳＳＴ（Solid-State Transformer）の研究が行われている。ＳＳＴには、高周波トランスが用いられる（例えば、非特許文献２参照。）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】中部電力ホームページ、「柱上変圧器」、［online］、［平成２５年７月１９日検索］、インターネット<URL:http://www.chuden.co.jp/e-museum/guide/3floor/exhibit_c23.html>
【非特許文献２】Falcones, S.: et al., Power and Energy Society General Meeting, 2010 IEEE, pp. 1-8, Minneapolis, July 2010
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の柱上トランスは重く、従って、取り扱いが容易ではない。また、その外形寸法を収めるに足る大きな取付スペースが、柱上に必要である。
一方、高周波トランスは、寄生容量の影響が回避できず、設計上の困難性がある。
【０００６】
かかる従来の問題点に鑑み、本発明は、小型軽量で、従来のトランスのような磁気結合や電磁誘導、相互インダクタンス用のコイルや鉄心等を必要としない画期的な次世代の変圧装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、電源と抵抗値Ｒの負荷との間に設けられる変圧装置であって、４以上の自然数をｎとして、ｎ個のリアクタンス素子を相互に接続して構成された二端子対回路を備え、前記負荷の任意の抵抗値Ｒに対して、前記二端子対回路の入力インピーダンスＺｉｎは、その実数成分が、ｋを定数として、ｋ・Ｒで表され、かつ、虚数成分が０である、変圧装置である。
なお、リアクタンス素子とは、誘導性リアクタンスを有するインダクタ、又は、容量性リアクタンスを有するキャパシタである。
【発明の効果】
【０００８】
本発明の変圧装置を電力用の変圧器として用いることにより、コイルや鉄心等を含む従来のトランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】二端子対回路（四端子回路）による変圧装置の概念を示す図である。
【図２】回路を構成する要素数の考え方を示す図である。
【図３】最小の要素数４で構成できる回路構成のうちの４パターンを示す図である。
【図４】４Ａ型の回路構成を示す図である。
【図５】４Ａ型の回路構成の実例６パターンを示す図である。
【図６】４Ｂ型の回路構成を示す図である。
【図７】４Ｂ型の回路構成の実例６パターンを示す図である。
【図８】４Ｃ型の回路構成を示す図である。
【図９】４Ｃ型の回路構成の実例６パターンを示す図である。
【図１０】４Ｄ型の回路構成を示す図である。
【図１１】４Ｄ型の回路構成の実例２パターンを示す図である。
【図１２】（ａ）は、ｎ＝５の第１例の回路構成を示す図である。（ｂ）は、Ｔ型回路を示す。
【図１３】（ａ）は、ｎ＝５の第２例の回路構成を示す図である。（ｂ）は、π型回路を示す。
【図１４】（ａ）は、ｎ＝６の第１例の回路構成を示す図である。（ｂ）は、ｎ＝６の第２例の回路構成を示す図である。
【図１５】他の構成による変圧装置を示す回路図である。
【図１６】（ａ）は、図１５における４つのスイッチのうち、上側にある２つのスイッチがオンで、下側にある２つのスイッチがオフであるときの、実体接続の状態を示す回路図である。（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
【図１７】（ａ）は、図１５における４つのスイッチのうち、下側にある２つのスイッチがオンで、上側にある２つのスイッチがオフであるときの、実体接続の状態を示す回路図である。また、（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
【図１８】図１５の変圧装置に対する入力電圧及び入力電流をそれぞれ表す波形図である。
【図１９】図１５の変圧装置における、変圧の中間段階での電圧及び電流をそれぞれ表す波形図である。
【図２０】図１５の変圧装置からの出力電圧及び出力電流をそれぞれ表す波形図である。
【図２１】図１５に示した変圧装置と、４Ａ型の回路構成を有する変圧装置とを、組み合わせた回路図である。
【図２２】図１５に示した変圧装置と、４Ｂ型の回路構成を有する変圧装置とを、組み合わせた回路図である。
【図２３】図１５に示した変圧装置と、４Ｃ型の回路構成を有する変圧装置とを、組み合わせた回路図である。
【図２４】図１５に示した変圧装置と、４Ｄ型の回路構成を有する変圧装置とを、組み合わせた回路図である。
【発明を実施するための形態】
【００１０】
［実施形態の要旨］
本発明の実施形態の要旨としては、少なくとも以下のものが含まれる。
【００１１】
（１）これは、電源と抵抗値Ｒの負荷との間に設けられる変圧装置であって、４以上の自然数をｎとして、ｎ個のリアクタンス素子を相互に接続して構成された二端子対回路を備え、前記負荷の任意の抵抗値Ｒに対して、前記二端子対回路の入力インピーダンスＺｉｎは、その実数成分が、ｋを定数として、ｋ・Ｒで表され、かつ、虚数成分が０である、変圧装置である。
上記のような変圧装置では、負荷の抵抗値Ｒに関わらず、入力電圧に比例した出力電圧が得られる。すなわち、一定の変圧比（１／ｋ）１／２で入力電圧を出力電圧に変換する変圧装置が得られる。このような変圧装置を変圧器として用いることにより、従来の商用周波トランスや、高周波トランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。さらに、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現できる。
【００１２】
（２）また、（１）の変圧装置において、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ１，２線間にあるＸ２，前記１線上にあるＸ３、２線間にあるＸ４によって前記二端子対回路が構成され、以下の条件が満たされることが好ましい。
（１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０  ∧  Ｘ２＋Ｘ３＋Ｘ４＝０
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（Ｘ２２／Ｘ４２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
【００１３】
（３）また、（１）の変圧装置において、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ１，１線上にあるＸ２，２線間にあるＸ３、前記１線上にあるＸ４によって前記二端子対回路が構成され、以下の条件が満たされることが好ましい。
Ｘ１＋Ｘ２＋Ｘ３＝０  ∧  （１／Ｘ２）＋（１／Ｘ３）＋（１／Ｘ４）＝０
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（Ｘ１２／Ｘ３２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
【００１４】
（４）また、（１）の変圧装置において、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、前記二端子対回路の１線上にあるＸ１，２線間にあるＸ２，前記１線上にあるＸ３、によって構成されるＴ型回路と、Ｘ１及びＸ３の直列体に対して並列にあるＸ４とによって前記二端子対回路が構成され、以下の条件が満たされることが好ましい。
Ｘ１＋Ｘ３＋Ｘ４＝０  ∧  （１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（Ｘ１２／Ｘ３２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
【００１５】
（５）また、（１）の変圧装置において、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、前記二端子対回路の２線間にあるＸ１，Ｘ２の第１直列体、及び、２線間にあるＸ３，Ｘ４の第２直列体を含み、前記第１直列体の相互接続点及び前記第２直列体の相互接続点が出力端子となる前記二端子対回路が構成され、以下の条件が満たされることが好ましい。
Ｘ１＋Ｘ２＋Ｘ３＋Ｘ４＝０  ∧  （１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＋（１／Ｘ４）＝０
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝｛（Ｘ１＋Ｘ２）２／（Ｘ１−Ｘ２）２｝・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
【００１６】
（６）また、（１）の変圧装置において、５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、前記二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、によって前記二端子対回路が構成され、
ＸＡ＝−ＸＢ  ∧  ＸＥ＝−ＸＤ  ∧  ＸＣ＝ＸＡ＋ＸＥ
の関係にあることが好ましい。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＥ２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
【００１７】
（７）また、（１）の変圧装置において、５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、前記二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、によって前記二端子対回路が構成され、
ＸＡ＝−ＸＢ  ∧  ＸＥ＝−ＸＤ  ∧  ＸＣ＝ＸＡ・ＸＥ／（ＸＡ＋ＸＥ）
の関係にあることが好ましい。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＥ２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
【００１８】
（８）また、（１）の変圧装置において、６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、前記二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、２線間にあるＸＦ、によって前記二端子対回路が構成され、
ＸＡ＝ＸＣ＝−ＸＢ  ∧  ＸＤ＝ＸＦ＝−ＸＥ
の関係にあることが好ましい。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＦ２）・Ｒとなり、負負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
【００１９】
（９）また、（１）の変圧装置において、６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、前記二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、前記１線上にあるＸＦ、によって前記二端子対回路が構成され、
ＸＡ＝ＸＣ＝−ＸＢ  ∧  ＸＤ＝ＸＦ＝−ＸＥ
の関係にあることが好ましい。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＦ２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。
【００２０】
（１０）また、変圧装置は、スイッチングを行う回路と、当該回路内に介挿された（１）〜（９）のいずれかの変圧装置とを含むものであってもよい。
この場合、スイッチングを行っている環境を利用して集中定数回路の変圧装置を活用することができる。
【００２１】
（１１）また、（１）〜（９）のいずれかの変圧装置において、前記リアクタンス素子として、ケーブルのキャパシタンス及びケーブルのインダクタンスを利用することも可能である。
この場合、ケーブルは耐圧性能を容易に確保することができ、また、低コストである。
【００２２】
（１２）また、（１０）の変圧装置において、前記スイッチングの周波数は少なくとも１ＭＨｚであることが好ましい。
この場合、高周波でスイッチングを行っている環境を利用して集中定数回路の変圧装置を活用することができる。
【００２３】
［実施形態の詳細］
＜集中定数回路による変圧装置＞
次に、本発明の実施形態に係る、集中定数回路を用いた変圧装置の詳細について説明する。
【００２４】
《概論》
図１は、二端子対回路（四端子回路）による変圧装置２００の概念を示す図である。変圧装置として機能するには、入力インピーダンスＺｉｎと負荷Ｒ（抵抗値Ｒ）との間に、
Ｚｉｎ＝ｋ・Ｒ    （ｋは定数）
の関係が成り立つ必要がある。これにより、負荷変動に対して入力インピーダンスＺｉｎが線形に変化し、変圧比は一定である。また、入力インピーダンスＺｉｎは、リアクタンス成分を持たない。すなわち、入力インピーダンスＺｉｎは、実数成分がｋ・Ｒであり、虚数成分が０であることが必要である。このような入力インピーダンスＺｉｎとなる変圧装置２００を、ＬＩＬＴ（Load-Invariant Linear Transformer）と称する。
【００２５】
上記のような変圧装置２００では、負荷の抵抗値Ｒに関わらず、入力電圧に比例した出力電圧が得られる。すなわち、一定の変圧比（１／ｋ）１／２で入力電圧を出力電圧に変換する変圧装置２００が得られる。このような変圧装置２００を変圧器として用いることにより、従来の商用周波トランスや、高周波トランスは不要となる。従って、変圧器の飛躍的な小型軽量化及び、それに伴う低コスト化を実現することができる。さらに、高周波トランスで課題となる寄生容量、漏れ磁界発生の問題も解消され、低損失な変圧器を実現できる。
【００２６】
ＬＩＬＴとなる回路構成は無数に考えられるが、リアクタンス素子の要素数ｎは少ない方が良い。本発明者らは、ｎの値を１から順に、１，２，３，４，・・・と全探索を行った結果、最小の要素数ｎは４であるという知見を得た。
【００２７】
図２は、回路を構成する要素数ｎの考え方の一例を示す図である。図において、左の図には見かけ上、３つの要素Ｘ１，Ｘ２，Ｘ３が存在する。しかし、トポロジー的に等価なＸ１，Ｘ２は１つとカウントし、電気回路として意味を成さないＸ３はカウントしない。従って、左の回路構成は、右の回路構成と同じであり、要素数ｎは１である。
【００２８】
図３は、最小の要素数４で構成できる回路構成のうちの４パターンを示す図であり、（ａ）、（ｂ）、（ｃ）、（ｄ）の順にそれぞれ、「４Ａ型」、「４Ｂ型」、「４Ｃ型」、「４Ｄ型」と呼ぶものとする。
【００２９】
《第１実施形態：４Ａ型》
図４は、４Ａ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、二端子対回路の１線上にあるＸ１，２線間にあるＸ２，前記１線上にあるＸ３、２線間にあるＸ４によって二端子対回路が構成されている。この場合の入力インピーダンスＺｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺｉｎは、下段部で表される。
なお、以下の各式中の「ｊ」は虚数（−１）１／２を表す。
【００３０】
2015050776.tif 000003
【００３１】
すなわち、パラメータ条件が、
（１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０  ∧  Ｘ２＋Ｘ３＋Ｘ４＝０
であるとき、言い換えれば、（１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０であり、かつ、Ｘ２＋Ｘ３＋Ｘ４＝０であるとき、Ｚｉｎ＝（Ｘ２２／Ｘ４２）・Ｒとなり、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
図５は、４Ａ型の回路構成の実例６パターンを示す図である。
【００３２】
《第２実施形態：４Ｂ型》
図６は、４Ｂ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、二端子対回路の２線間にあるＸ１，１線上にあるＸ２，２線間にあるＸ３、前記１線上にあるＸ４によって二端子対回路が構成されている。この場合の入力インピーダンスＺｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺｉｎは、下段部で表される。
【００３３】
2015050776.tif 000004
【００３４】
すなわち、パラメータ条件が、
Ｘ１＋Ｘ２＋Ｘ３＝０  ∧  （１／Ｘ２）＋（１／Ｘ３）＋（１／Ｘ４）＝０
であるとき、Ｚｉｎ＝（Ｘ１２／Ｘ３２）・Ｒとなり、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
図７は、４Ｂ型の回路構成の実例６パターンを示す図である。
【００３５】
《第３実施形態：４Ｃ型》
図８は、４Ｃ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、二端子対回路の１線上にあるＸ１，２線間にあるＸ２，前記１線上にあるＸ３、によって構成されるＴ型回路と、Ｘ１及びＸ３の直列体に対して並列にあるＸ４とによって二端子対回路が構成されている。この場合の入力インピーダンスＺｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺｉｎは、下段部で表される。
【００３６】
2015050776.tif 000005
【００３７】
すなわち、パラメータ条件が、
Ｘ１＋Ｘ３＋Ｘ４＝０  ∧  （１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＝０
であるとき、Ｚｉｎ＝（Ｘ１２／Ｘ３２）・Ｒとなり、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
図９は、４Ｃ型の回路構成の実例６パターンを示す図である。
【００３８】
《第４実施形態：４Ｄ型》
図１０は、４Ｄ型の回路構成を示す図である。文言上で表現すると、例えば、４個のリアクタンス素子のリアクタンスをそれぞれＸ１，Ｘ２，Ｘ３，Ｘ４とすると、入力側から見て順に、二端子対回路の２線間にあるＸ１，Ｘ２の第１直列体、及び、２線間にあるＸ３，Ｘ４の第２直列体を含み、第１直列体の相互接続点及び第２直列体の相互接続点が出力端子となる二端子対回路が構成されている。この場合の入力インピーダンスＺｉｎは、以下の式の上段部で表される。また、並列共振及び直列共振により虚数成分を０にする条件を設定すると、入力インピーダンスＺｉｎは、下段部で表される。
【００３９】
2015050776.tif 000006
【００４０】
すなわち、パラメータ条件が、
Ｘ１＋Ｘ２＋Ｘ３＋Ｘ４＝０  ∧  （１／Ｘ１）＋（１／Ｘ２）＋（１／Ｘ３）＋（１／Ｘ４）＝０
であるとき、Ｚｉｎ＝｛（Ｘ１＋Ｘ２）２／（Ｘ１−Ｘ２）２｝・Ｒとなり、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
図１１は、４Ｄ型の回路構成の実例２パターンを示す図である。
【００４１】
《第５実施形態：ｎ＝５（Ｔ型の応用）》
次に、要素数ｎ＝５の回路構成について考える。ｎ＝４よりも要素数は１つ増えるが、実用性はある。
図１２の（ａ）は、ｎ＝５の第１例の回路構成を示す図である。文言上で表現すると、５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、によって二端子対回路が構成されている。
【００４２】
一方、図１２の（ｂ）は、Ｔ型回路を示す。このＴ型回路において入力インピーダンスＺｉｎは、以下の式の上段部で表され、虚数成分を０とするには下段部のパラメータ条件が必要である。
【００４３】
2015050776.tif 000007
【００４４】
Ｔ型回路ではＲが分母に来るため、ＬＩＬＴにはならない。しかし、Ｔ型回路を２段に構成すれば、Ｚｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図１２の（ａ）の回路における５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、によって前記二端子対回路が構成されているとして、
ＸＡ＝−ＸＢ  ∧  ＸＥ＝−ＸＤ  ∧  ＸＣ＝ＸＡ＋ＸＥ
の関係とする。この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＥ２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
【００４５】
《第６実施形態：ｎ＝５（π型の応用）》
図１３の（ａ）は、ｎ＝５の第２例の回路構成を示す図である。文言上で表現すると、５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、によって二端子対回路が構成されている。
【００４６】
一方、図１３の（ｂ）は、π型回路を示す。このπ型回路において入力インピーダンスＺｉｎは、以下の式の上段部で表され、虚数成分を０とするには下段部のパラメータ条件が必要である。
【００４７】
2015050776.tif 000008
【００４８】
π型回路ではＲが分母に来るため、ＬＩＬＴにはならない。しかし、π型回路を２段に構成すれば、Ｚｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図１３の（ａ）の回路における５個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥとすると、入力側から見て順に、二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、によって前記二端子対回路が構成されているとして、
ＸＡ＝−ＸＢ  ∧  ＸＥ＝−ＸＤ  ∧  ＸＣ＝ＸＡ・ＸＥ／（ＸＡ＋ＸＥ）
の関係とする。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＥ２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
【００４９】
《第７実施形態：ｎ＝６（前Ｔ・後π）》
次に、要素数ｎ＝６の回路構成について考える。ｎ＝４よりも要素数は２つ増えるが、実用性はある。
図１４の（ａ）は、ｎ＝６の第１例の回路構成を示す図である。文言上で表現すると、６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、２線間にあるＸＦ、によって二端子対回路が構成されている。
【００５０】
前述のように、Ｔ型回路及びπ型回路では共にＲが分母に来るため、ＬＩＬＴにはならない。しかし、Ｔ型回路＋π型回路で回路を構成すれば、Ｚｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図１４の（ａ）の回路における６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、二端子対回路の１線上にあるＸＡ，２線間にあるＸＢ，前記１線上にあるＸＣ、２線間にあるＸＤ、前記１線上にあるＸＥ、２線間にあるＸＦ、によって前記二端子対回路が構成されているとして、
ＸＡ＝ＸＣ＝−ＸＢ  ∧  ＸＤ＝ＸＦ＝−ＸＥ
の関係とする。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＦ２）・Ｒとなり、負負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
【００５１】
《第８実施形態：ｎ＝６（前π・後Ｔ）》
図１４の（ｂ）は、ｎ＝６の第２例の回路構成を示す図である。文言上で表現すると、６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、前記１線上にあるＸＦ、によって二端子対回路が構成されている。
【００５２】
前述のように、π型回路及びＴ型回路では共にＲが分母に来るため、ＬＩＬＴにはならない。しかし、π型回路＋Ｔ型回路で回路を構成すれば、Ｚｉｎ＝ｋ・Ｒとなり、入力電圧に比例した出力電圧が得られる。そこで、図１４の（ｂ）の回路における６個のリアクタンス素子のリアクタンスをそれぞれＸＡ，ＸＢ，ＸＣ，ＸＤ，ＸＥ，ＸＦとすると、入力側から見て順に、二端子対回路の２線間にあるＸＡ，１線上にあるＸＢ，２線間にあるＸＣ、前記１線上にあるＸＤ、２線間にあるＸＥ、前記１線上にあるＸＦ、によって前記二端子対回路が構成されているとして、
ＸＡ＝ＸＣ＝−ＸＢ  ∧  ＸＤ＝ＸＦ＝−ＸＥ
の関係とする。
この場合、入力インピーダンスＺｉｎは、Ｚｉｎ＝（ＸＡ２／ＸＦ２）・Ｒとなり、負荷の抵抗値Ｒに比例し、入力電圧に比例した出力電圧が得られる。なお、この機能発揮のためには、入力電圧は交流であることが必要である。
【００５３】
上述の、集中定数回路による変圧装置２００は、他の構成による変圧装置と組み合わせて使用することも可能である。例えば、他の構成による変圧装置としては、以下のものがある。
【００５４】
＜リアクタンス素子を用いたスイッチングによる変圧装置＞
図１５は、かかる変圧装置１の一例を示す回路図である。図において、変圧装置１は、交流電源２と、負荷Ｒとの間に設けられている。変圧装置１は、一対のキャパシタＣ１，Ｃ２と、一対のインダクタＬ１，Ｌ２と、４つのスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２と、これらのスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のオン／オフを制御するスイッチング制御部３とを備えている。スイッチング制御部３のスイッチング周波数は、例えば１ＭＨｚ程度である。なお、スイッチング周波数は１ＭＨｚ以上が好ましいが、１ＭＨｚ未満でも可能である。
【００５５】
スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２及びスイッチング制御部３により、変圧装置１の回路接続の状態を切り替えるスイッチ装置４が構成されている。スイッチＳｒ１，Ｓｒ２は互いに同期して動作し、また、スイッチＳｂ１，Ｓｂ２は互いに同期して動作する。そして、スイッチＳｒ１，Ｓｒ２のペアと、スイッチＳｂ１，Ｓｂ２のペアとは、排他的に交互にオンとなるよう動作する。スイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２は、例えば、ＳｉＣ素子又はＧａＮ素子からなる半導体スイッチング素子である。ＳｉＣ素子又はＧａＮ素子は、例えばＳｉ素子に比べて、より高速なスイッチングが可能である。また、素子を多段に接続しなくても、充分な耐圧（例えば６ｋＶ／１個も可能）が得られる。
【００５６】
図１５において、一対のキャパシタＣ１，Ｃ２は、接続点Ｐ１において互いに直列に接続されている。そして、その直列体の両端に、交流電源２が接続されている。一対のキャパシタＣ１，Ｃ２の直列体には入力電圧Ｖｉｎが印加され、入力電流Ｉｉｎが流れる。
また、一対のインダクタＬ１，Ｌ２は、接続点Ｐ２において互いに直列に接続されている。そして、その直列体の両端に、キャパシタＣ１，Ｃ２を介した入力電圧Ｖｍが印加され、入力電流Ｉｍが流れる。負荷Ｒには、スイッチＳｒ２，Ｓｂ２のいずれかがオンのとき電流が流れる。ここで、負荷Ｒに印加される電圧をＶｏｕｔ、変圧装置１から負荷Ｒに流れる出力電流をＩｏｕｔとする。
【００５７】
図１６の（ａ）は、図１５における４つのスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のうち、上側にある２つのスイッチＳｒ１，Ｓｒ２がオンで、下側にある２つのスイッチＳｂ１，Ｓｂ２がオフであるときの、実体接続の状態を示す回路図である。なお、図１５におけるスイッチ装置４の図示は省略している。また、図１６の（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
一方、図１７の（ａ）は、図１５における４つのスイッチＳｒ１，Ｓｒ２，Ｓｂ１，Ｓｂ２のうち、下側にある２つのスイッチＳｂ１，Ｓｂ２がオンで、上側にある２つのスイッチＳｒ１，Ｓｒ２がオフであるときの、実体接続の状態を示す回路図である。また、図１７の（ｂ）は、（ａ）と同じ回路図を、階段状に書き換えた回路図である。
【００５８】
図１６，図１７の状態を交互に繰り返すことにより、キャパシタＣ１，Ｃ２の直列体の接続点Ｐ１を介して取り出される電圧は、さらに、インダクタＬ１，Ｌ２の直列体の接続点Ｐ２を介して取り出される電圧となる。すなわち、キャパシタ側を前段とし、インダクタ側を後段とする変圧が行われる。ここで、入力電圧は約１／４となって出力されるのではないかと推定される。そして、このことは、発明者らの実験によって確認されている。
【００５９】
図１８は、上が、変圧装置１に対する入力電圧、下が、入力電流をそれぞれ表す波形図である。
図１９は、変圧の中間段階での電圧Ｖｍ、電流Ｉｍをそれぞれ表す波形図である。これは実際には、スイッチングによるパルス列によって構成され、全体として図示のような波形となる。
また、図２０は、上が、変圧装置１からの出力電圧、下が、出力電流をそれぞれ表す波形図である。図１８，図２０の対比により明らかなように、電圧は１／４に変圧され、それに伴って、電流は４倍となる。
【００６０】
＜組み合わせの例示＞
図２１は、図１５に示した変圧装置１と、上記４Ａ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１５に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。
また、この場合、例えば１ＭＨｚの高周波でスイッチングを行っている環境を利用して集中定数回路の変圧装置２００を活用することができる。なお、交流電源２が仮に直流電源に置き換わったとしても、変圧装置２００には、変圧装置１の前段のスイッチングによるスイッチング波形が入力されるので、使用可能である（以下同様）。
【００６１】
図２２は、図１に示した変圧装置１と、上記４Ｂ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１５に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。
【００６２】
図２３は、図１に示した変圧装置１と、上記４Ｃ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１５に示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。
【００６３】
図２４は、図１に示した変圧装置１と、上記４Ｄ型の回路構成を有する変圧装置２００とを、組み合わせた回路図である。図において、図１５示した変圧装置１におけるキャパシタ段と、インダクタ段との間に、変圧装置２００が介挿されている。このようにして、２種類の変圧装置１，２００の変圧機能を組み合わせることにより、変圧比の広範囲な設計が可能となる。
【００６４】
《その他》
なお、上述のリアクタンス素子として、ケーブルのキャパシタンス及びケーブルのインダクタンスを利用することも可能である。
この場合、ケーブルは耐圧性能を容易に確保することができ、また、低コストであるという利点がある。
【００６５】
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００６６】
１  変圧装置
２  交流電源
３  スイッチング制御部
４  スイッチ装置
２００  変圧装置
Ｃ１，Ｃ２  キャパシタ
Ｌ１，Ｌ２  インダクタ
Ｓｂ１，Ｓｂ２  スイッチ
Ｓｒ１，Ｓｒ２  スイッチ
Ｐ１，Ｐ２  接続点
Ｒ  負荷
【図１】
2015050776.tif 000009
【図２】
2015050776.tif 000010
【図３】
2015050776.tif 000011
【図４】
2015050776.tif 000012
【図５】
2015050776.tif 000013
【図６】
2015050776.tif 000014
【図７】
2015050776.tif 000015
【図８】
2015050776.tif 000016
【図９】
2015050776.tif 000017
【図１０】
2015050776.tif 000018
【図１１】
2015050776.tif 000019
【図１２】
2015050776.tif 000020
【図１３】
2015050776.tif 000021
【図１４】
2015050776.tif 000022
【図１５】
2015050776.tif 000023
【図１６】
2015050776.tif 000024
【図１７】
2015050776.tif 000025
【図１８】
2015050776.tif 000026
【図１９】
2015050776.tif 000027
【図２０】
2015050776.tif 000028
【図２１】
2015050776.tif 000029
【図２２】
2015050776.tif 000030
【図２３】
2015050776.tif 000031
【図２４】
2015050776.tif 000032