(57)【要約】【課題】表示品位を改善することが可能な液晶表示装置を提供する。【解決手段】第１絶縁基板と、前記第１絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第１層間絶縁膜と、前記第１層間絶縁膜上に延在した反射性の第１共通電極と、前記第１共通電極を覆う第２層間絶縁膜と、前記第２層間絶縁膜上でその少なくとも一部が前記第１共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第１垂直配向膜と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に延在し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置。【選択図】      図２
2015114415.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁基板と、前記第１絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第１層間絶縁膜と、前記第１層間絶縁膜上に延在した反射性の第１共通電極と、前記第１共通電極を覆う第２層間絶縁膜と、前記第２層間絶縁膜上でその少なくとも一部が前記第１共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第１垂直配向膜と、を備えた第１基板と、
第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に延在し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、
前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、
を備えた液晶表示装置。
【請求項２】
前記第１共通電極は、画素内に亘って延在するとともに前記スイッチング素子と前記画素電極とを接続するための開口部を有する、請求項１に記載の液晶表示装置。
【請求項３】
前記第１主共通電極は、画素の反射領域に亘って延在し前記画素電極と対向するとともに、画素の透過領域において欠落している、請求項１に記載の液晶表示装置。
【請求項４】
前記画素電極は、透過領域において前記第１主共通電極と対向するスリットを有する、請求項３に記載の液晶表示装置。
【請求項５】
第１方向にそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向にそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う第１層間絶縁膜と、前記第１層間絶縁膜上に延在し前記第１ソース配線及び前記第２ソース配線の上方に位置するとともに開口部が形成された反射性の第１共通電極と、前記第１共通電極を覆う第２層間絶縁膜と、前記第２層間絶縁膜上でその少なくとも一部が前記第１共通電極と対向し前記開口部を介して前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第１垂直配向膜と、を備えた第１基板と、
前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、
前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、
を備えた液晶表示装置。
【請求項６】
前記第２共通電極は、前記画素電極と対向する位置に形成されたスリットを有する、請求項１乃至５のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、各画素にスイッチング素子及び容量を備えたアクティブマトリクス型液晶表示装置において、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ）モードなどの主として縦電界を利用した構造が実用化されている。このような縦電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向基板に形成された共通電極との間に形成した電界で液晶分子をスイッチングする。透過型の液晶表示装置においては、バックライトの高輝度化、画素の高透過率化等により表示輝度を向上することができる一方で、消費電力が増加する課題がある。反射型あるいは半透過型の液晶表示装置においては、バックライトの消費電力を抑えつつ、野外の太陽光下での視認性の改善が期待されている。
【０００３】
例えば、第１の基板が第１の共通電極を有する一方で、第２の基板が第２の共通電極及び画素電極を有し、第１の基板と第２の基板とが液晶混合物を挟むように対向配置され、液晶混合物の配向方向が第１の共通電極、第２の共通電極、及び、画素電極の電位により発生する電界に応じて、主として基板と平行な面内で変化する技術が開示されている。半透過型の形態では、画素電極は、透過表示領域に位置する第１の画素電極及び反射表示領域に位置する第２の画素電極を備えている。
【０００４】
反射領域の画素電極は、通常、各画素で独立している必要があり、また、加工精度の制約もあることから、隣接する画素間である程度の距離を置いて配置されている。このため、隣接する画素電極間に位置する液晶分子が不所望な電界の影響を受けて動作し、斜め方向から画面を観察した際に混色を生ずる虞がある。そこで、反射表示した際の表示品位の改善が要望されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−６９８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
第１絶縁基板と、前記第１絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第１層間絶縁膜と、前記第１層間絶縁膜上に延在した反射性の第１共通電極と、前記第１共通電極を覆う第２層間絶縁膜と、前記第２層間絶縁膜上でその少なくとも一部が前記第１共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第１垂直配向膜と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に延在し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。
【０００８】
本実施形態によれば、
第１方向にそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向にそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う第１層間絶縁膜と、前記第１層間絶縁膜上に延在し前記第１ソース配線及び前記第２ソース配線の上方に位置するとともに開口部が形成された反射性の第１共通電極と、前記第１共通電極を覆う第２層間絶縁膜と、前記第２層間絶縁膜上でその少なくとも一部が前記第１共通電極と対向し前記開口部を介して前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第１垂直配向膜と、を備えた第１基板と、前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【図２】図２は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。
【図３】図３は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。
【図４】図４は、図２に示したスイッチング素子ＳＷを含むアクティブエリアにおける液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【図５】図５は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【図６】図６は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの他の構成例を概略的に示す平面図である。
【図７】図７は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの他の構成例を概略的に示す平面図である。
【図８】図８は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの他の構成例を概略的に示す平面図である。
【図９】図９は、第１共通電極ＣＥ１の膜厚をパラメータとした波長に対する透過率の特性の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したもの同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【００１１】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。
【００１３】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿って延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、第１方向Ｘに交差する第２方向Ｙに沿って延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う第１共通電極ＣＥ１などを備えている。蓄積容量ＣＳは、例えば、第１共通電極ＣＥ１と画素電極ＰＥとの間に形成される。
【００１４】
一方、対向基板ＣＴは、画素電極ＰＥと液晶層ＬＱを介して対向する第２共通電極ＣＥ２などを備えている。
【００１５】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。第１駆動回路ＧＤ及び第２駆動回路ＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。駆動ＩＣチップ２は、第１駆動回路ＧＤ及び第２駆動回路ＳＤを制御するコントローラを内蔵し、液晶表示パネルＬＰＮを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。
【００１６】
第１共通電極ＣＥ１及び第２共通電極ＣＥ２は同電位であり、いずれもアクティブエリアＡＣＴのほぼ全域に亘って延在しており、複数の画素ＰＸに亘って共通に形成されている。これらの第１共通電極ＣＥ１及び第２共通電極ＣＥ２は、アクティブエリアＡＣＴの外側に引き出され、給電部Ｖｃｏｍに接続されている。給電部Ｖｃｏｍは、例えばアクティブエリアＡＣＴの外側においてアレイ基板ＡＲに形成され、第１共通電極ＣＥ１と電気的に接続されるとともに、図示しない導電部材を介して第２共通電極ＣＥ２と電気的に接続されている。給電部Ｖｃｏｍでは、第１共通電極ＣＥ１及び第２共通電極ＣＥ２に対して、例えばコモン電位が供給される。
【００１７】
図２は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。ここに示した例では、一画素ＰＸは、主として反射光によって画像を表示する反射領域Ｒ及び主として透過光によって画像を表示する透過領域Ｔを備えている。
【００１８】
アレイ基板ＡＲは、ゲート配線Ｇ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥなどを備えている。図示した例では、画素ＰＸは、図中の破線で示したように、第１方向Ｘに平行な一対の短辺を有するとともに、第２方向Ｙに平行な一対の長辺を有する長方形状である。
【００１９】
ゲート配線Ｇ１は、第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。画素ＰＸの第１方向Ｘに沿った長さは、隣接するソース配線の第１方向Ｘに沿ったピッチと略同等である。画素ＰＸの第２方向Ｙに沿った長さは、隣接するゲート配線の第２方向Ｙに沿ったピッチと略同等である。
【００２０】
図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に位置し当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は右側端部に位置し当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。ゲート配線Ｇ１は、画素ＰＸの中央部を横切るように配置されている。図示したように、本実施形態においては、蓄積容量ＣＳを形成するために画素ＰＸを横切る補助容量線は存在しない。
【００２１】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。詳細な図示を省略するが、スイッチング素子ＳＷは、例えば、ポリシリコンなどの半導体層と、ゲート配線Ｇ１に接続されたゲート電極と、ソース配線Ｓ１に接続され半導体層にコンタクトしたソース電極と、半導体層にコンタクトしたドレイン電極ＷＤと、を備えている。
【００２２】
第１共通電極ＣＥ１は、例えば、図中に右下がりの斜線で示したように、画素ＰＸの反射領域Ｒに配置されている。反射領域Ｒは、ゲート配線Ｇ１と重なる領域を含む画素ＰＸの中央部に位置しており、透過領域Ｔは、反射領域Ｒを挟んで画素ＰＸの上端側及び下端側にそれぞれ位置している。第１共通電極ＣＥ１は、透過領域Ｔにおいては欠落している。また、第１共通電極ＣＥ１は、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在するとともに、第２方向Ｙにも延在している。つまり、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って連続的に形成されている。また、第１共通電極ＣＥ１は、当該画素ＰＸに対して第２方向Ｙに隣接する各画素に亘って連続的に形成されている。但し、第１共通電極ＣＥ１には、ドレイン電極ＷＤを露出する開口部ＯＰが形成されている。
【００２３】
尚、第１共通電極ＣＥ１は、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在し、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って帯状に連続的に形成されても良い。
【００２４】
画素電極ＰＥは、図中に右上がりの斜線で示したように、画素ＰＸにおいて島状に形成され、反射領域Ｒ及び透過領域Ｔに配置されている。反射領域Ｒにおいて、画素電極ＰＥは、第１共通電極ＣＥ１と対向している。透過領域Ｔにおいては、画素電極ＰＥは、第１共通電極ＣＥ１の欠落した領域に重なっている。なお、図示した例では、当該画素ＰＸに配置された画素電極ＰＥのみを図示しているが、当該画素ＰＸの第１方向Ｘ及び第２方向Ｙに隣接する他の画素にも同一形状の画素電極が配置されている。画素電極ＰＥは、開口部ＯＰにおいてコンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。図示した画素電極ＰＥの形状は、例えば、画素ＰＸの形状に対応して、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。なお、画素電極ＰＥの一部は、ソース配線Ｓ１やソース配線Ｓ２と重なる位置まで延在していても良い。また、画素電極ＰＥのソース配線に沿った端部は、ソース配線と対向している第１共通電極ＣＥ１の端部と重なる位置まで延在していても良い。
【００２５】
図３は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部であるソース配線Ｓ１、ソース配線Ｓ２、ゲート配線Ｇ１、及び、画素電極ＰＥを破線で示し、第１共通電極の図示を省略している。
【００２６】
対向基板ＣＴは、第２共通電極ＣＥ２を備えている。第２共通電極ＣＥ２は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第１共通電極ＣＥ１あるいは給電部と電気的に接続されており、第１共通電極ＣＥ１と同電位である。
【００２７】
第２共通電極ＣＥ２は、当該画素ＰＸの全域つまり透過領域Ｔ及び反射領域Ｒの全体に亘って配置され、画素電極ＰＥと対向している。また、第２共通電極ＣＥ２は、当該画素ＰＸから第１方向Ｘ及び第２方向Ｙに亘って延在し、ソース配線Ｓ１及びソース配線Ｓ２の上方にも位置している。つまり、第２共通電極ＣＥ２は、詳述しないが、当該画素ＰＸの第１方向Ｘに沿った右側及び左側に隣接する画素や、当該画素ＰＸの第２方向Ｙに沿った上側及び下側に隣接する画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第２共通電極ＣＥ２は、アクティブエリアの略全面に亘って配置されている。
【００２８】
第２共通電極ＣＥ２には、画素電極ＰＥと対向する位置にスリットＳＬが形成されている。図示した例では、スリットＳＬは、第２方向Ｙに沿って延出した帯状に形成され、画素ＰＸの略中央すなわち反射領域Ｒに位置している。このようなスリットＳＬは、主として液晶分子の配向を制御する配向制御部材に相当する。なお、液晶分子の配向を制御する機能を有するものであれば、スリットに代えて、第２共通電極ＣＥ２に積層した突起などの他の配向制御部材を設置しても良い。また、スリットＳＬの形状については、図示した例に限らず、十字などであっても良い。十字のスリットＳＬが適用される場合、第１方向Ｘに沿って延出した横スリットはゲート配線Ｇ１と重なる位置に形成されることが望ましい。
【００２９】
図４は、図２に示したスイッチング素子ＳＷを含むアクティブエリアにおける液晶表示パネルＬＰＮの断面構造を概略的に示す図である。図５は、図３のＡ−Ｂ線で切断した液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。
【００３０】
アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第１垂直配向膜ＡＬ１などを備えている。
【００３１】
図示した例では、スイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。スイッチング素子ＳＷは、第１絶縁基板１０の上に配置された半導体層ＳＣを備えている。なお、第１絶縁基板１０と半導体層ＳＣとの間に絶縁膜であるアンダーコート層が介在していても良い。半導体層ＳＣは、第１絶縁膜１１によって覆われている。また、第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。このような第１絶縁膜１１は、例えば、シリコン窒化物などの無機系材料によって形成されている。
【００３２】
スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜１１の上に形成され、半導体層ＳＣの直上に位置している。ゲート電極ＷＧは、ゲート配線Ｇ１に電気的に接続され（あるいは、ゲート配線Ｇ１と一体的に形成され）、第２絶縁膜１２によって覆われている。また、第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。このような第２絶縁膜１２は、例えば、テトラエトキシシラン（ＴＥＯＳ）などの無機系材料によって形成されている。
【００３３】
スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びソース配線Ｓ２も同様に第２絶縁膜１２の上に形成されている。図示したソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されている（あるいは、ソース配線Ｓ１と一体的に形成されている）。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓ１及びソース配線Ｓ２とともに第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。このような第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。この第３絶縁膜１３は、ソース配線Ｓ１及びソース配線Ｓ２、スイッチング素子ＳＷを覆う第１層間絶縁膜に相当する。
【００３４】
第１共通電極ＣＥ１は、第３絶縁膜１３の上に延在している。図示したように、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方をカバーし、隣接する画素に向かって延在している。このような第１共通電極ＣＥ１は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの反射性の金属材料によって形成されている。第１共通電極ＣＥ１の上には、第４絶縁膜１４が配置されている。第３絶縁膜１３及び第４絶縁膜１４には、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨが形成されている。第４絶縁膜１４は、第３絶縁膜１３と比較して薄い膜厚に形成され、例えば、シリコン窒化物などの無機系材料によって形成されている。この第４絶縁膜１４は、第１共通電極ＣＥ１を覆う第２層間絶縁膜に相当する。
【００３５】
画素電極ＰＥは、第４絶縁膜１４の上において島状に形成され、第１共通電極ＣＥ１と対向している。画素電極ＰＥは、コンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。このような画素電極ＰＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。画素電極ＰＥは、第１垂直配向膜ＡＬ１によって覆われている。
【００３６】
一方、対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、遮光層３１、カラーフィルタ３２、オーバーコート層３３、第２共通電極ＣＥ２、第２垂直配向膜ＡＬ２などを備えている。
【００３７】
遮光層３１は、アクティブエリアＡＣＴにおいて各画素ＰＸを区画し、開口部ＡＰを形成する。遮光層３１は、アレイ基板ＡＲに設けられたソース配線と対向する位置や、スイッチング素子と対向する位置などに設けられている。遮光層３１は、遮光性の金属材料や黒色の樹脂材料によって形成されている。
【００３８】
カラーフィルタ３２は、開口部ＡＰに形成され、その一部が遮光層３１と重なっている。カラーフィルタ３２は、例えば、赤色、緑色、青色にそれぞれ着色された樹脂材料によって形成されている。第１方向Ｘに隣接する各画素は異なる色画素であり、例えば赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタがこの順に並んでいる。異なる色のカラーフィルタ３２間の境界は、ソース配線Ｓの上方の遮光層３１と重なる位置にある。
【００３９】
オーバーコート層３３は、カラーフィルタ３２を覆っている。オーバーコート層３３は、遮光層３１やカラーフィルタ３２の凹凸を平坦化する。オーバーコート層３３は、透明な樹脂材料によって形成されている。このオーバーコート層３３は、第２共通電極ＣＥ２の下地となる。
【００４０】
第２共通電極ＣＥ２は、オーバーコート層３３のアレイ基板ＡＲと対向する側に形成されている。図示したように、第２共通電極ＣＥ２は、ソース配線Ｓ１及びソース配線Ｓ２の上方を通り、隣接する画素に向かって延在している。このような第２共通電極ＣＥ２は、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第２共通電極ＣＥ２は、第２垂直配向膜ＡＬ２によって覆われている。
【００４１】
第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２は、垂直配向性を示す材料によって形成され、ラビングなどの配向処理を必要とせずに液晶分子を基板の法線方向に配向させる配向規制力を有している。
【００４２】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間に形成されたセルギャップに封入されている。この液晶層ＬＱは、例えば誘電率異方性が負（ネガ型）の液晶材料によって構成されている。
【００４３】
このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であるが、ここでは詳細な構造についての説明は省略する。
【００４４】
第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む円偏光素子である第１光学素子ＯＤ１が配置されている。第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む円偏光素子である第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの偏光軸が直交するクロスニコルの位置関係となるように配置される。
【００４５】
次に、本実施形態における液晶表示装置の動作について説明する。
【００４６】
画素電極ＰＥと第２共通電極ＣＥ２との間に電位差が形成されていないＯＦＦ状態（つまり、液晶層ＬＱに電圧が印加されていない状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に電界が形成されていないため、液晶層ＬＱに含まれる液晶分子ＬＭは、図４に示したように、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間において、基板主面（Ｘ−Ｙ平面）に対して略垂直に初期配向する。このとき、透過領域Ｔにおいては、バックライトＢＬからのバックライト光の一部は、第１光学素子ＯＤ１を透過して円偏光に変換され、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した円偏光（例えば右回りの円偏光）の偏光状態は、液晶層ＬＱを透過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した円偏光（右回り円偏光）は、第２光学素子ＯＤ２によって吸収される（黒表示）。また、反射領域Ｒにおいては、液晶表示パネルＬＰＮに向かって入射した外光の一部は、第２光学素子ＯＤ２を透過して円偏光に変換され、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した円偏光（例えば左回りの円偏光）の偏光状態は、液晶層ＬＱを透過した際にほとんど変化しないが、第１共通電極ＣＥ１で反射された際に逆回りの円偏光（右回り円偏光）となり、第２光学素子ＯＤ２によって吸収される（黒表示）。
【００４７】
画素電極ＰＥと第２共通電極ＣＥ２との間に電位差が形成されたＯＮ状態（つまり、液晶層ＬＱに電圧が印加された状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に縦電界あるいはスリットＳＬを避ける傾斜電界が形成される。このため、液晶分子ＬＭは、縦電界あるいは傾斜電界の作用によって初期配向方向とは異なる方位に配向する。すなわち、ネガ型の液晶分子ＬＭは、その長軸が電界に対して交差するように配向するため、ＯＮ状態では、基板主面に対して斜め方向あるいは水平方向に配向する。
【００４８】
このようなＯＮ状態では、液晶表示パネルＬＰＮに入射した円偏光の偏光状態は、液晶層ＬＱを透過する際に液晶分子ＬＭの配向状態（あるいは、液晶層のリタデーション）に応じて変化する。このため、ＯＮ状態において、液晶層ＬＱを透過した少なくとも一部の円偏光は、第２光学素子ＯＤ２を透過する（白表示）。
【００４９】
すなわち、透過領域Ｔにおいて、第１光学素子ＯＤ１を透過した円偏光（右回り円偏光）は、液晶層ＬＱを透過した際の約１／２波長の位相差によって逆回りの円偏光（左回り円偏光）となり、第２光学素子ＯＤ２を透過する。また、反射領域Ｒにおいては、第２共通電極ＣＥ２にスリットＳＬが形成されているため、透過領域Ｔと比較して、液晶層ＬＱに印加される電圧が弱まり、液晶分子の配向状態の変化が小さい。つまり、反射領域Ｒでは、透過領域Ｔよりも液晶層ＬＱのリタデーションが小さくなる。このため、反射領域Ｒでは液晶層ＬＱを透過する光に与える位相差が透過領域Ｔよりも実質的に小さくなる。例えば、透過領域Ｔにおいて液晶層ＬＱを１回透過する光に与える位相差が１／２波長である一方で、反射領域Ｒにおいて液晶層ＬＱを１回透過する光に与える位相差が約１／４波長であって、液晶層ＬＱを１往復する光に与える位相差が約１／２波長である。このため、第２光学素子ＯＤ２を透過した円偏光（左回り円偏光）は、第１共通電極ＣＥ１で反射された際に逆回りの円偏光（右回り円偏光）となるが、液晶層ＬＱを往復した際の約１／２波長の位相差によって逆回りの円偏光（左回り円偏光）となるため、第２光学素子ＯＤ２を透過する。つまり、透過領域Ｔと反射領域Ｒとで同等の変調率を得ることができ、透過領域Ｔを透過した光と反射領域Ｒで反射された光とで、階調レベルを揃えることが可能となる。
【００５０】
また、ＯＮ状態では、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで蓄積容量ＣＳを形成し、画像を表示するのに必要な容量を保持する。つまり、スイッチング素子ＳＷを介して各画素に書き込まれた画素電位が上記の蓄積容量ＣＳによって一定期間保持される。
【００５１】
このような本実施形態によれば、各画素において画像を表示するのに必要な容量は、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで形成することが可能である。このため、容量を形成するに際して、第１共通電極ＣＥ１とは別に、画素を横切る配線や電極を設ける必要がなくなる。また、第４絶縁膜１４は、樹脂材料等で形成された第３絶縁膜と比較して薄い膜厚を有するように形成されている。このため、第４絶縁膜１４を介した画素電極ＰＥ及び第１共通電極ＣＥ１により、比較的大きな容量を容易に形成することが可能となる。また、第１共通電極ＣＥ１の他に画素を横切る補助容量線を配置した比較例と比べて、表示に寄与する一画素あたりの透過領域Ｔにおける開口率、透過率、あるいは、輝度を向上することが可能となる。
【００５２】
また、第１共通電極ＣＥ１は反射電極として機能するため、画素電極ＰＥと第１共通電極ＣＥ１とが重なる領域は、反射領域Ｒとして表示に寄与する。この反射領域Ｒは、画素電極ＰＥと第１共通電極ＣＥ１とが重なる領域のみならず、画素電極ＰＥの外側つまりソース配線Ｓ１及びソース配線Ｓ２の直上の領域なども含んでいるため、一画素ＰＸにおける透過領域Ｔの面積縮小を抑えつつ、反射領域Ｒの面積を拡大することができ、一画素ＰＸあたりの反射領域Ｒにおける開口率、反射率、あるいは、輝度を向上することが可能となる。したがって、表示に必要な容量を確保しつつ、透過表示及び反射表示の双方の表示品位を改善することが可能となる。
【００５３】
また、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置している。このため、ＯＮ状態において、第１共通電極ＣＥ１により、ソース配線Ｓ１及びソース配線Ｓ２から液晶層ＬＱに向かう不所望な漏れ電界をシールドすることが可能となる。つまり、ソース配線Ｓ１及びソース配線Ｓ２と画素電極ＰＥあるいは第２共通電極ＣＥ２との間の不所望な電界の形成あるいは不所望な容量の形成を抑制することができ、ソース配線Ｓ１及びソース配線Ｓ２と重なる領域の液晶分子ＬＭの配向乱れを抑制することが可能となる。
【００５４】
しかも、ソース配線Ｓ１及びソース配線Ｓ２と重なる領域では、第１共通電極ＣＥ１と第２共通電極ＣＥ２とが対向している。このため、ソース配線Ｓ１及びソース配線Ｓ２と重なる領域の液晶分子ＬＭは、ＯＮ状態においても第１共通電極ＣＥ１及び第２共通電極ＣＥ２が同電位で維持されているため、初期配向状態を保持している。したがって、第１方向Ｘに隣接する画素電極ＰＥを加工限界まで接近させることが可能となり、一画素あたり表示に寄与する面積をさらに拡大することが可能である。
【００５５】
また、ソース配線を挟んで隣接する一方の画素がＯＮ状態であり、他方の画素がＯＦＦ状態であったとしても、ＯＮ状態の画素とＯＦＦ状態の画素との間のソース配線と重なる領域では、対向する第１共通電極ＣＥ１と第２共通電極ＣＥ２との間に電位差が形成されていないため、液晶分子ＬＭが初期配向状態に維持されている。このため、液晶表示パネルＬＰＮを斜め方向から観察した場合であっても、混色による表示品位の劣化を抑制することが可能となる。また、反射性の第１共通電極ＣＥ１がアレイ基板ＡＲにおいてソース配線Ｓ１及びソース配線Ｓ２よりも遮光層３１に接近した位置に配置されているため、混色を抑制できる視角範囲を拡大することが可能となる。
【００５６】
また、混色防止のために遮光層３１の幅を拡大する必要がなくなるため、一画素あたりの表示に寄与する面積をさらに拡大することが可能となる。一例として、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置する遮光層３１の幅については、ソース配線Ｓ１及びソース配線Ｓ２の幅と同等であれば良い。
【００５７】
次に、他の構成例について説明する。
【００５８】
図６は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの他の構成例を概略的に示す平面図である。
【００５９】
図６に示した構成例は、図２に示した構成例と比較して、第１共通電極ＣＥ１が第１方向Ｘに沿って延出した帯状に形成された点で相違している。すなわち、第１共通電極ＣＥ１は、各画素ＰＸの中央部に位置する反射領域Ｒに配置され、透過領域Ｔにおいては欠落している。つまり、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って連続的に形成されている。
【００６０】
このような構成例のアレイ基板ＡＲに対して、図３で説明した第２共通電極ＣＥ２を備えた対向基板ＣＴを適用可能である。
【００６１】
この構成例によれば、上記の構成例と同様に半透過型の液晶表示装置を実現することが可能となる。
【００６２】
図７は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの他の構成例を概略的に示す平面図である。
【００６３】
図７に示した構成例は、図２に示した構成例と比較して、透過領域Ｔがゲート配線Ｇ１と重なる領域を含む画素ＰＸの中央部に位置し、反射領域Ｒが透過領域Ｔを挟んで画素ＰＸの上端側及び下端側にそれぞれ位置している点で相違している。
【００６４】
すなわち、第１共通電極ＣＥ１は、例えば、図中に右下がりの斜線で示したように、画素ＰＸの反射領域Ｒに配置されている。また、第１共通電極ＣＥ１は、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在するとともに、第２方向Ｙにも延在している。つまり、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って連続的に形成されている。また、第１共通電極ＣＥ１は、当該画素ＰＸに対して第２方向Ｙに隣接する各画素に亘って連続的に形成されている。但し、第１共通電極ＣＥ１には、ドレイン電極ＷＤと重なる領域を含む開口部ＯＰが形成されている。開口部ＯＰは、透過領域Ｔに対応して形成されており、第１共通電極ＣＥ１が欠落した部分に相当する。
【００６５】
画素電極ＰＥは、図中に右上がりの斜線で示したように、画素ＰＸにおいて島状に形成され、反射領域Ｒ及び透過領域Ｔに配置されている。反射領域Ｒにおいて、画素電極ＰＥは、第１共通電極ＣＥ１と対向するスリットＰＳＬを有している。すなわち、スリットＰＳＬは、第２方向Ｙに沿って画素電極ＰＥの短辺の端から反射領域Ｒと透過領域Ｔの境界まで形成されている。透過領域Ｔにおいては、画素電極ＰＥは、第１共通電極ＣＥ１の開口部ＯＰに重なっている。
【００６６】
このような構成例のアレイ基板ＡＲに対して、図３で説明した第２共通電極ＣＥ２を備えた対向基板ＣＴを適用可能である。
【００６７】
この構成例によれば、反射領域Ｒにおいては、画素電極ＰＥにスリットＰＳＬが形成されているため、ＯＮ状態では、透過領域Ｔと比較して液晶層ＬＱに印加される電圧が弱まる。このため、反射領域Ｒでは、透過領域Ｔよりも液晶層ＬＱのリタデーションが小さくなる。例えば、画素電極ＰＥと第２共通電極ＣＥ２との間に電位差が形成された際に、透過領域Ｔにおいて液晶層ＬＱを１回透過する光に与える位相差が１／２波長である一方で、反射領域Ｒにおいて液晶層ＬＱを１回透過する光に与える位相差が約１／４波長であって、液晶層ＬＱを１往復する光に与える位相差が約１／２波長である。このため、透過領域Ｔ及び反射領域Ｒの双方において、階調レベルを揃えることが可能となる。したがって、このような構成例においても、上記の構成例と同様に半透過型の液晶表示装置を実現することが可能となる。
【００６８】
図８は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの他の構成例を概略的に示す平面図である。
【００６９】
図８に示した構成例は、図２に示した構成例と比較して、反射型の液晶表示装置に対応する点で相違している。
【００７０】
すなわち、画素ＰＸは、その全体が反射領域に相当する。第１共通電極ＣＥ１は、例えば、図中に右下がりの斜線で示したように、開口部ＯＰを除いて、画素ＰＸの略全面に亘って延在し、さらに、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在するとともに、第２方向Ｙにも延在している。つまり、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って連続的に形成され、さらに、当該画素ＰＸに対して第２方向Ｙに隣接する各画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第１共通電極ＣＥ１は、画像を表示するアクティブエリアの略全面に配置され、その一部がアクティブエリアの外側に引き出され、上記の通り、給電部と電気的に接続されている。
【００７１】
このような構成例のアレイ基板ＡＲに対して、図３で説明した第２共通電極ＣＥ２を備えた対向基板ＣＴを適用可能である。なお、反射型の液晶表示装置においては、図４を参照して説明したバックライトＢＬ及び第１光学素子ＯＤ１は不要である。
【００７２】
この構成例によれば、各画素に個別の反射電極を設けた反射型液晶表示装置と比較して、隣接する画素の境界付近まで反射領域を拡大することが可能となり、一画素ＰＸあたりの反射領域Ｒにおける開口率、反射率、あるいは、輝度をさらに向上することが可能となる。一例として、図示した構成例によれば、各画素に個別の反射電極を設けた反射型液晶表示装置と比較して、表示に寄与する開口率を約３０％拡大できることが確認された。
【００７３】
なお、図８に示した構成例では、第１共通電極ＣＥ１の膜厚を極薄とすることで、第１共通電極ＣＥ１をハーフミラーとして構成することが可能である。そして、図４を参照して説明したように、バックライトＢＬ及び第１光学素子ＯＤ１を設けることで、半透過型の液晶表示装置を構成することが可能である。このような半透過型の液晶表示装置によれば、画素ＰＸの略全体が反射領域にも透過領域にもなり得る。
【００７４】
ところで、図８の構成例では、各画素の透過領域と反射領域とが共通している。このため、透過表示に適した電圧を液晶層に印加した場合に、透過表示では正常な階調表示が得られるものの、反射表示では正常な階調表示が得られないことがある。このため、透過表示時と反射表示時とで同一階調を表示する際に、透過表示時と反射表示時とで液晶層に印加する電圧を異ならせることが望ましい。例えば、反射表示の際に液晶層に印加する電圧は、透過表示の際に液晶層に印加する電圧の約１／２に設定することで、透過表示及び反射表示の双方について正常な階調表示が実現できる。
【００７５】
図９は、第１共通電極ＣＥ１の膜厚をパラメータとした波長に対する透過率の特性の一例を示す図である。
【００７６】
ここでは、第１共通電極ＣＥ１はアルミニウムによって形成した。図中のＡは第１共通電極ＣＥ１の膜厚が１０．５ｎｍの透過率特性に相当し、図中のＢは第１共通電極ＣＥ１の膜厚が１８．７ｎｍの透過率特性に相当し、図中のＣは第１共通電極ＣＥ１の膜厚が２４．８ｎｍの透過率特性に相当する。
【００７７】
第１共通電極ＣＥ１の膜厚が概ね２０ｎｍ以下であれば、可視光の波長範囲、例えば波長４００ｎｍから波長８００ｎｍまでの範囲において、比較的高い透過率が得られる。このような半透過型の液晶表示装置において、第１共通電極ＣＥ１の膜厚を透過率特性に合わせて設定することにより、透過表示と反射表示とのバランスをとることが可能となる。例えば、反射表示を重視する構成（透過表示を補助的に使用する構成）では、第１共通電極ＣＥ１の膜厚を２０ｎｍ以上の比較的厚い膜厚に設定することが望ましい。また、透過表示を重視する構成（反射表示を補助的に使用する構成）では、第１共通電極ＣＥ１の膜厚を２０ｎｍ以下の比較的薄い膜厚に設定することが望ましい。
【００７８】
以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。
【００７９】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８０】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板  ＬＱ…液晶層
ＰＥ…画素電極  ＣＥ１…第１共通電極  ＣＥ２…第２共通電極
ＡＬ１…第１垂直配向膜  ＡＬ２…第２垂直配向膜
【図１】
2015114415.tif 000003
【図２】
2015114415.tif 000004
【図３】
2015114415.tif 000005
【図４】
2015114415.tif 000006
【図５】
2015114415.tif 000007
【図６】
2015114415.tif 000008
【図７】
2015114415.tif 000009
【図８】
2015114415.tif 000010
【図９】
2015114415.tif 000011