(57)【要約】【課題】ＬＤＯ出力端子側からＶｄｄ端子側に流れる逆流電流を防ぎつつ、電源電圧Ｖｄｄと近い出力電圧をＬＤＯから出力させる逆流防止スイッチを提供することを課題とする。【解決手段】第１端子から第２端子への電流の逆流を防止する逆流防止スイッチであって、第１端子にソース及びバックゲートが接続され、第２端子にドレインが接続されたＭＯＳトランジスタと、ＭＯＳトランジスタのソースを高電位側とし、ＭＯＳトランジスタのゲートを低電位側とする定電圧源回路とを備える逆流防止スイッチ及びこれを用いる電源装置を提供する。【選択図】図１
2015050648.tif 000002
【特許請求の範囲】
【請求項１】
第１端子から第２端子への電流の逆流を防止する逆流防止スイッチであって、
前記第１端子にソース及びバックゲートが接続され、前記第２端子にドレインが接続されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタの前記ソースを高電位側とし、前記ＭＯＳトランジスタのゲートを低電位側とする定電圧源回路と、
を備える逆流防止スイッチ。
【請求項２】
電源端子とレギュレータの入力端子との間に直列に配置される請求項１に記載の逆流防止スイッチ。
【請求項３】
レギュレータの出力端子と前記レギュレータにより駆動される回路との間に接続される請求項１に記載の逆流防止スイッチ。
【請求項４】
前記定電圧源回路の出力電圧は、前記ＭＯＳトランジスタのゲート−ソース間耐圧を超えない請求項１から３のいずれか１項に記載の逆流防止スイッチ。
【請求項５】
前記電源端子の電源電圧が前記レギュレータの出力電圧より低くなった場合、前記定電圧源回路からの電圧出力を停止する請求項２に記載の逆流防止スイッチ。
【請求項６】
前記定電圧源回路は、前記第１端子及び前記ＭＯＳトランジスタの前記ゲート間に接続される電圧生成部を有する請求項１から５のいずれか１項に記載の逆流防止スイッチ。
【請求項７】
前記電圧生成部は、ダイオードと、前記ダイオードに直列接続される抵抗とを含むことを特徴とする請求項６に記載の逆流防止スイッチ。
【請求項８】
前記定電圧源回路は、前記電圧生成部及び電流源の間を短絡又は開放する第１スイッチと、前記第１スイッチと排他的に開閉が制御され、前記ＭＯＳトランジスタのゲート−ソース間を短絡又は開放する第２スイッチとを有する請求項６又は７に記載の逆流防止スイッチ。
【請求項９】
出力端子から出力電圧を出力するレギュレータと、
電源端子から電源電圧を出力する電源と、
前記第２端子が前記電源端子に接続され、前記第１端子が前記レギュレータの入力端子に接続される請求項２に記載の逆流防止スイッチと、
を備える電源装置。
【請求項１０】
出力端子から出力電圧を出力するレギュレータと、
電源端子から前記レギュレータに電源電圧を出力する電源と、
前記第２端子が前記レギュレータの前記出力端子に接続され、前記第１端子から出力電圧を出力する請求項３に記載の逆流防止スイッチと、
を備える電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆流防止スイッチ及び逆流防止スイッチを備える電源装置に関する。
【背景技術】
【０００２】
バッテリー等を電源とし、電子機器に定電圧を低ノイズで供給する電源装置としてシリーズレギュレータが知られている。特に、電流パスとなるトランジスタの入出力間電圧が低い場合でも動作可能な低飽和レギュレータ（Ｌｏｗ  Ｄｒｏｐｏｕｔ  Ｒｅｇｕｌａｔｏｒ：ＬＤＯ）が広い範囲で用いられている。
【０００３】
ＬＤＯは、入力端子が電源端子に接続されて電源電圧Ｖｄｄを入力し、出力端子から一定の出力電圧を出力する。また、ＬＤＯは、ＰＭＯＳトランジスタを有し、入力端子がＰＭＯＳトランジスタのソース端子に接続され、出力端子がドレイン端子に接続され、ソース端子及びバックゲート端子が共通接続された構成をとる。また、ＰＭＯＳトランジスタは、ドレイン端子をアノードとし、バックゲート端子をカソードとする寄生ダイオードを有する。
【０００４】
ここで、ＬＤＯに入力される電源電圧Ｖｄｄが急峻に低下し、ＬＤＯの出力端子の電位が入力端子の電位よりも高くなると、ＰＭＯＳトランジスタの寄生ダイオードを介して、ＬＤＯの出力端子から入力端子に逆流電流が流れる。
【０００５】
逆流電流を防ぐためにＬＤＯと電源端子との間に逆流防止スイッチを接続する方法が知られている（例えば、特許文献１）。図５に、ＬＤＯ１０及び逆流防止スイッチ２０を備える従来の電源装置１００を示す。
【０００６】
逆流防止スイッチ２０は、電源端子からの電源電圧Ｖｄｄを入力端子２２に入力し、出力端子２４からＬＤＯ１０に出力電圧を供給する。逆流防止スイッチ２０は、ＰＭＯＳトランジスタＭＰ１を有する。当該ＰＭＯＳトランジスタＭＰ１は、ドレイン端子が入力端子２２に接続され、ソース端子が出力端子２４に接続され、ソース端子及びバックゲート端子が共通接続され、ゲート端子に電源電圧Ｖｄｄを分圧した電圧を受ける。また、ＰＭＯＳトランジスタＭＰ１は、ドレイン端子をアノード、バックゲート端子をカソードとする寄生ダイオードＤ１を有する。
【０００７】
逆流防止スイッチ２０は、電源電圧Ｖｄｄが急峻に低下した場合に、ＰＭＯＳトランジスタＭＰ１をオフとし、かつ、寄生ダイオードＤ１及びＬＤＯ１０の寄生ダイオードＤ２のカソード同士が接続されていることにより、ＬＤＯ出力端子側からＶｄｄ端子側に流れる逆流電流を防ぐ。
［特許文献１］  特開２００６−１５７９３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、電源装置１００によると、逆流防止スイッチ２０のＰＭＯＳトランジスタＭＰ１のゲート−ソース間電圧ＶＧＳが電源電圧Ｖｄｄに比例するため、電源電圧Ｖｄｄが低くなるとＰＭＯＳトランジスタＭＰ１のオン抵抗が増加し、逆流防止スイッチ２０における電圧降下が大きくなる。従って、電源装置１００によると、ＬＤＯ１０の出力電圧を電源電圧Ｖｄｄに使用される電圧範囲よりも充分小さくしておく必要があった。
【０００９】
本願発明は、このような事情に鑑みて、ＬＤＯ出力端子側からＶｄｄ端子側に流れる逆流電流を防ぎつつ、電源電圧Ｖｄｄと近い出力電圧をＬＤＯから出力させる逆流防止スイッチを提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の第１の態様においては、第１端子から第２端子への電流の逆流を防止する逆流防止スイッチであって、第１端子にソース及びバックゲートが接続され、第２端子にドレインが接続されたＭＯＳトランジスタと、ＭＯＳトランジスタのソースを高電位側とし、ＭＯＳトランジスタのゲートを低電位側とする定電圧源回路とを備える逆流防止スイッチ及びこれを用いる電源装置を提供する。
【００１１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態における電源装置１の構成を示す。
【図２】図１に係る定電圧源回路３６のより具体的な構成を示す。
【図３】本実施形態における電源電圧及びＭＯＳトランジスタＭＰ１のゲート−ソース間電圧との関係を示す。
【図４】本実施形態の変形例における電源装置２の構成を示す。
【図５】従来の電源装置１００の構成を示す。
【発明を実施するための形態】
【００１３】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
図１は、本実施形態における電源装置１の構成を示す。電源装置１は、電源端子から電源電圧Ｖｄｄを入力し、レギュレータ出力端子から低ノイズの出力電圧を出力する。電源装置１は、レギュレータ１２及び逆流防止スイッチ３０を備える。
【００１５】
レギュレータ１２は、入力端子ＩＮから逆流防止スイッチ３０からの出力電圧を電源電圧として入力し、出力端子ＯＵＴから安定化された出力電圧を外部の電子機器に出力する。レギュレータ１２は、一例としてＬＤＯであってよく、ＭＯＳトランジスタＭＰ２、ＭＯＳトランジスタＭＰ３、分圧抵抗１０２、分圧抵抗１０４、基準電源１０６、オペアンプ１０８、及び、反転回路１１０を備える。
【００１６】
ＭＯＳトランジスタＭＰ２は、ＰＭＯＳトランジスタであってよく、レギュレータ１２の出力電圧を制御する。ＭＯＳトランジスタＭＰ２において、ソースがバックゲートとの共通接続によりレギュレータ１２の入力端子ＩＮに接続され、ドレインが出力端子ＯＵＴに接続される。ここで、ＰＭＯＳトランジスタは、ドレインをアノードとし、バックゲートをカソードとする寄生ダイオードＤ２を有する。
【００１７】
ＭＯＳトランジスタＭＰ３は、ＰＭＯＳトランジスタであってよく、ＭＯＳトランジスタＭＰ２のオンオフを制御する。ＭＯＳトランジスタＭＰ３は、ゲートが反転回路１１０の出力側に接続され、ソースがレギュレータ１２の入力端子ＩＮ及びＭＯＳトランジスタＭＰ２のソースに接続され、ドレインがＭＯＳトランジスタＭＰ３のゲート及びオペアンプ１０８に接続される。例えば、ＭＯＳトランジスタＭＰ３は、ゲートに負電圧の論理値Ｌの信号が入力されるとオンになり、正電圧の論理値Ｈの信号が入力されるとオフになる。
【００１８】
分圧抵抗１０２は、一端がＭＯＳトランジスタＭＰ２のドレインに接続され、他端が分圧抵抗１０４及びオペアンプ１０８の＋端子に接続される。分圧抵抗１０４は、一端が分圧抵抗１０２及びオペアンプ１０８の＋端子に接続され、他端が接地電位に接続される。分圧抵抗１０２及び分圧抵抗１０４は、ＭＯＳトランジスタＭＰ２のドレインからの出力電圧を抵抗比に応じた一定割合で電圧降下させてオペアンプ１０８の＋端子に入力する。
【００１９】
基準電源１０６は、接地電位及びオペアンプ１０８の−端子に接続され、オペアンプ１０８に基準電位Ｖｒｅｆを供給する。
【００２０】
オペアンプ１０８は、＋端子に入力される分圧抵抗１０２からの入力電圧と基準電源１０６から−端子に入力される入力電圧との差分を増幅した電圧を、ＭＯＳトランジスタＭＰ２のゲートに入力する。これにより、オペアンプ１０８は、ＭＯＳトランジスタＭＰ２のドレインから出力されるレギュレータ１２の出力電圧の変動を低減させ、基準電源１０６の電圧値に近づけるようにＭＯＳトランジスタＭＰ２のオンオフを制御し、レギュレータ１２の出力端子ＯＵＴからの出力電圧を安定化する。
【００２１】
反転回路１１０は、ＰＤ端子を介して逆流防止スイッチ３０から正電圧の論理値Ｈであるパワーダウン信号を受け取り、当該パワーダウン信号の電圧極性を反転して負電圧の論理値Ｌの信号としてＭＯＳトランジスタＭＰ３のゲートに出力する。
【００２２】
逆流防止スイッチ３０は、電源端子とレギュレータ１２の入力端子ＩＮとの間に直列に配置される。逆流防止スイッチ３０は、入力側の第２端子３４が電源端子に接続されて電源電圧Ｖｄｄを入力し、出力側の第１端子３２がレギュレータ１２に接続されて出力電圧をレギュレータ１２に出力し、第１端子３２から第２端子３４への電流の逆流を防止する。逆流防止スイッチ３０は、ＭＯＳトランジスタＭＰ１、及び、定電圧電源回路３６を備える。
【００２３】
ＭＯＳトランジスタＭＰ１は、ＰＭＯＳトランジスタであってよく、逆流防止スイッチ３０の出力電圧を制御する。ＭＯＳトランジスタＭＰ１において、ソース及びバックゲートは第１端子３２及び定電圧源回路３６の正側端子に接続され、ドレインは第２端子３４に接続され、ゲートは定電圧源回路３６の負側端子に接続される。
【００２４】
定電圧源回路３６は、ＭＯＳトランジスタＭＰ１のソース及びゲート間に接続されて、ソースを高電位側とし、ゲートを低電位側とするようにＭＯＳトランジスタＭＰ１のゲート−ソース間に定電圧を供給する。ここで、定電圧源回路３６は、ＭＯＳトランジスタＭＰ１のゲート−ソース間耐圧を超えない出力電圧をＭＯＳトランジスタＭＰ１に与えてよい。
【００２５】
また、定電圧源回路３６は、電源端子からの電源電圧Ｖｄｄとレギュレータ１２の出力端子ＯＵＴにおける出力電圧を比較し、電源電圧Ｖｄｄがレギュレータ１２の出力電圧より低くなった場合、ＭＯＳトランジスタＭＰ１への電圧出力を停止し、レギュレータ１２のＰＤ端子にパワーダウン信号を供給する。これにより、反転回路１１０は、ＭＯＳトランジスタＭＰ３をオンになり、ＭＯＳトランジスタＭＰ２のソース−ゲート間電圧が０となり、これによりＭＯＳトランジスタＭＰ２がオフとなる。このようにレギュレータ１２のＰＤ端子にパワーダウン信号が入力されると、レギュレータの出力が止められる。定電圧源回路３６の具体的な構成については後に説明する。
【００２６】
このように本願発明の電源装置１は、逆流防止スイッチ３０のＭＯＳトランジスタＭＰ１を、電源電圧Ｖｄｄに依存しない定電圧源回路３６の出力電圧により制御する。これにより、電源電圧Ｖｄｄが減少した場合にＭＯＳトランジスタＭＰ１のゲート−ソース間電圧が電源電圧Ｖｄｄに比例して減少することがなく、ＭＯＳトランジスタＭＰ１のオン抵抗が増加することを防ぐことができる。これにより、電源装置１は、ＬＤＯ１０から電源電圧Ｖｄｄにより近い出力電圧を出力させることができる。
【００２７】
図２は、図１に係る定電圧源回路３６のより具体的な構成を示す。定電圧源回路３６は、コンパレータ３０２、反転回路３０４、電圧生成部３１０、カレントミラー回路３２０、バンドギャップ回路３２２、第１スイッチＳＷ１、及び、第２スイッチＳＷ２を有する。
【００２８】
コンパレータ３０２は、入力端子側に電源端子及びレギュレータ出力端子が接続され、電源電圧Ｖｄｄとレギュレータ１２からの出力電圧を入力して比較し、電源電圧Ｖｄｄがレギュレータ出力端子より高い場合にその旨を示す比較結果の信号を出力する。
【００２９】
コンパレータ３０２は、電源電圧Ｖｄｄがレギュレータ１２からの出力電圧よりも大きい場合は、その旨を示す信号（例えば、論理値Ｈ）を出力し、電源電圧Ｖｄｄがレギュレータ１２からの出力電圧よりも小さい場合は、その旨を示す信号（例えば、論理値Ｌ）を出力する。コンパレータ３０２は、比較結果の信号（例えば、論理値Ｈ又は論理値Ｌ）を反転回路３０４に出力する。また、コンパレータ３０２は、比較結果の信号を第２スイッチＳＷ２に出力し、第２スイッチＳＷ２の開閉を制御する。
【００３０】
反転回路３０４は、コンパレータ３０２からの信号を受け取り、当該信号の電圧極性を反転してレギュレータ１２に出力する。また、反転回路３０４は、第１スイッチＳＷ１に電圧極性を反転した信号を出力し、第１スイッチＳＷ１の開閉を制御する。
【００３１】
電圧生成部３１０は、第１端子３２及びＭＯＳトランジスタＭＰ１のゲート間に接続され、ＭＯＳトランジスタＭＰ１のゲート−ソース間に電圧を生成する。電圧生成部３１０は、第１端子及びＭＯＳトランジスタＭＰ１のゲート−ソース間に直列に接続されたダイオード３１２、及び、抵抗３１４を含む。
【００３２】
ダイオード３１２は、アノードがＭＯＳトランジスタＭＰ１のソース側に接続され、カソードが抵抗３１４側に接続される。ダイオード３１２は、ＭＯＳトランジスタＭＰ１のソースから供給される電流を抵抗３１４に供給する。
【００３３】
抵抗３１４は、ダイオード３１２とＭＯＳトランジスタＭＰ１のゲートとの間に直列接続される。抵抗３１４は、ＭＯＳトランジスタＭＰ１のゲート側において、第１スイッチＳＷ１及び第２スイッチＳＷ２に接続される。ここで、電圧生成部３１０は、ＭＯＳトランジスタＭＰ１のゲート−ソース間に、ダイオード３１２の順方向降下電圧、及び、抵抗３１４に電流が流れることにより生じる電位差との和に等しい電位差を生じさせる。抵抗３１４には抵抗温度係数が小さいものが用いられてよい。
【００３４】
カレントミラー回路３２０は、電圧生成部３１０に対して定電流源として機能する。カレントミラー回路３２０は、第１スイッチＳＷ１を介して、バンドギャップ回路３２２から供給された定電圧に応じた定電流を生成し、生成した定電流を電圧生成部３１０に供給する。
【００３５】
バンドギャップ回路３２２は、電源電圧Ｖｄｄに依存せずに定電圧を生成し、カレントミラー回路３２０に定電流を供給する。バンドギャップ回路３２２で用いるダイオード及び抵抗は、ダイオード３１２及び抵抗３１４と同様の特性を有するものであってよい。なお、カレントミラー回路３２０及びバンドギャップ回路３２２は、従来公知の技術であるので、構成の具体的な説明は省略する。
【００３６】
第１スイッチＳＷ１は、一端がカレントミラー回路３２０に接続され、他端がＭＯＳトランジスタＭＰ１のゲート、抵抗３１４、及び、第２スイッチＳＷ２に接続され、反転回路３０４の出力により第２スイッチＳＷ２と排他的に開閉が制御されて電圧生成部３１０と電流源であるカレントミラー回路３２０との間を短絡又は開放する。第１スイッチＳＷ１は、半導体スイッチであってよく、ゲートに正電圧の信号（例えば、論理値Ｈ）が印加されることによりスイッチを開いてソース−ドレイン間の電流を遮断し、負電圧の信号（例えば、論理値Ｌ）が印加されることによりスイッチを閉じてソース−ドレイン間の電流を流す。
【００３７】
第２スイッチＳＷ２は、一端がＭＯＳトランジスタＭＰ１のソース及び第１端子３２に接続され、他端が抵抗３１４、ＭＯＳトランジスタＭＰ１のゲート及び第１スイッチＳＷ１に接続され、コンパレータ３０２の出力により第１スイッチＳＷ１と排他的に開閉が制御され、ＭＯＳトランジスタＭＰ１のソース−ゲート間を短絡又は開放する。第２スイッチＳＷ２は、半導体スイッチであってよく、ゲートに正電圧の信号（例えば、論理値Ｈ）が印加されることによりスイッチを開いてソース−ドレイン間の電流を遮断し、負電圧の信号（例えば、論理値Ｌ）が印加されることによりスイッチを閉じてソース−ドレイン間の電流を流す。
【００３８】
次に、定電圧源回路３６の動作について説明する。第２端子３４に入力される電源電圧Ｖｄｄがレギュレータ１２からの出力電圧よりも大きい場合、コンパレータ３０２は正電圧である論理値Ｈの信号を第２スイッチＳＷ２及び反転回路３０４に供給する。
【００３９】
反転回路３０４は、入力された論理値Ｈの信号を負電圧の論理値Ｌの信号に変換して第１スイッチＳＷ１に出力する。この結果、第１スイッチＳＷ１が閉じる一方で、第２スイッチＳＷ２は開放される。
【００４０】
これにより、カレントミラー回路３２０は、第１スイッチＳＷ１を介して、電圧生成部３１０に定電流を流すことができ、ＭＯＳトランジスタＭＰ１のゲート−ソース間に定電圧ＶＧＳ１が生じて、ＭＯＳトランジスタＭＰ１がオンになる。
【００４１】
従って、電源電圧Ｖｄｄがレギュレータ１２からの出力電圧よりも大きい場合、電源電圧Ｖｄｄが逆流防止スイッチ３０でほとんど電圧降下することなく、レギュレータ１２に電源電圧Ｖｄｄとほぼ等しい電圧が入力される。
【００４２】
電源電圧Ｖｄｄがレギュレータ１２からの出力電圧よりも小さい場合（すなわち、逆バイアス条件となる場合）、コンパレータ３０２は負電圧の論理値Ｌの信号を第２スイッチＳＷ２及び反転回路３０４に供給する。
【００４３】
反転回路３０４は、入力された論理値Ｌの信号を正電圧の論理値Ｈに変換して第１スイッチＳＷ１に出力する。この結果、第１スイッチＳＷ１が開く一方で、第２スイッチＳＷ２は閉じられる。これにより、ＭＯＳトランジスタＭＰ１のゲート−ソース間電圧が０Ｖとなり、ＭＯＳトランジスタＭＰ１はオフとなる。また、反転回路３０４は、論理値Ｈの信号をパワーダウン信号としてレギュレータ１２に出力する。レギュレータ１２は、パワーダウン信号を受け取るとＬＤＯの動作を停止する。
【００４４】
従って、電源電圧Ｖｄｄがレギュレータ１２からの出力電圧よりも小さい場合、オフ状態の逆流防止スイッチ３０のＭＯＳトランジスタＭＰ１及び寄生ダイオードＤ１により、第１端子３２から第２端子３４への逆流電流を防止する。
【００４５】
このように、本実施形態の電源装置１によると、逆流防止スイッチ３０の定電圧源回路３６は、電源電圧Ｖｄｄ及びレギュレータ１２からの出力電圧の大きさを比較した結果に基づいて、第１スイッチＳＷ１及び第２スイッチＳＷ２の開閉を排他的に制御する。これにより、電源装置１は、電源電圧Ｖｄｄがレギュレータ１２からの出力電圧よりも大きい時にＭＯＳトランジスタＭＰ１のゲート−ソース間に定電圧ＶＧＳ１を入力し、そうでない時にＭＯＳトランジスタＭＰ１のゲート−ソース間に０Ｖを入力する。従って、電源装置１は、電源電圧Ｖｄｄがレギュレータ１２からの出力電圧よりも降下したときにＭＯＳトランジスタＭＰ１をオフにして、第１端子３２から第２端子３４への逆流電流が流れることを防ぐことができる。
【００４６】
図３は、本実施形態における電源電圧及びＭＯＳトランジスタＭＰ１のゲート−ソース間電圧との関係を示す。図中のＬ１は図１に係る本実施形態の電源装置１におけるＭＯＳトランジスタＭＰ１のゲート−ソース間電圧ＶＧＳを示し、Ｌ２は図５に係る従来の電源装置１００におけるＰＭＯＳトランジスタＭＰ１のゲートソース間電圧ＶＧＳを示す。
【００４７】
従来の電源装置１００において、ＰＭＯＳトランジスタＭＰ１のゲートに電源電圧Ｖｄｄが分圧された電圧が入力される。従って、ゲート−ソース間電圧は、Ｌ２に示すように電源電圧Ｖｄｄに１未満の定数を乗じた値となる。
【００４８】
本実施形態の電源装置１は、ＭＯＳトランジスタＭＰ１のゲート−ソース間電圧は、電源電圧Ｖｄｄが基準電圧以上の場合に電源電圧Ｖｄｄの大きさに関わらず一定電圧ＶＧＳ１となる区間と、電源電圧Ｖｄｄが基準電圧未満の場合に電源電圧Ｖｄｄの大きさに応じて減少する区間とを有する。
【００４９】
具体的には、ＭＯＳトランジスタＭＰ１のドレイン−ソース間電圧をＶＤＳ１とし、定電圧源回路３６が生成する定電圧をＶＧＳ１とすると、ＭＯＳトランジスタＭＰ１のゲート電位は、Ｖｄｄ−ＶＤＳ１−ＶＧＳ１となる。このため、Ｖｄｄ＜ＶＤＳ１＋ＶＧＳ１となる場合、ゲート電位は０未満となり得る。
【００５０】
通常、回路設計においてゲート電位の最低値は０Ｖに設計されるので、Ｖｄｄ＜ＶＤＳ１＋ＶＧＳ１となる場合、ゲート電位が０Ｖ未満とならないように、ＭＯＳトランジスタＭＰ１のゲート−ソース間電圧にＶＧＳ１'＝Ｖｄｄ−ＶＤＳ１を入力する。図３では、便宜的にソース−ドレイン間電圧ＶＤＳ１を固定値として示す。
【００５１】
より具体的に説明すると、ＭＯＳトランジスタＭＰ１のゲート電位は、第１スイッチＳＷ１のドレイン−ソース間電圧及びカレントミラー回路３２０の出力段のＮＭＯＳのドレイン−ソース間電圧の和となる。電源電圧Ｖｄｄが低下してＶＤＳ１＋ＶＧＳ１未満となるとカレントミラー回路３２０の出力段のＮＭＯＳはソース−ゲート間電圧が低下して非飽和領域で動作するようになる。すると、カレントミラー回路３２０が電圧生成部３１０に与える電流が減少し、電圧生成部３１０で生成される電圧も減少する。このようにして、ＭＯＳトランジスタＭＰ１のゲート−ソース間電圧ＶＧＳ１'は、電源電圧Ｖｄｄの低下に追従して減少する。
【００５２】
これにより、Ｌ１に示すように、Ｖｄｄ≧ＶＤＳ１＋ＶＧＳ１となる範囲では、ＭＯＳトランジスタＭＰ１のゲート−ソース間電圧は定電圧ＶＧＳ１となり、Ｖｄｄ＜ＶＤＳ１＋ＶＧＳ１となる範囲では、ＭＯＳトランジスタＭＰ１のゲート−ソース間電圧はＶｄｄに応じて増減するＶＧＳ１'となる。
【００５３】
ゲート−ソース間電圧は、ＭＯＳトランジスタのゲート−ソース間耐圧ＶＧＳＲを超えないが、ゲート−ソース間耐圧ＶＧＳＲに近い電圧としてよい。例えば、ゲート−ソース間電圧は、ＭＯＳトランジスタのゲート−ソース間耐圧ＶＧＳＲの８０％以上であってよい。これにより、ＭＯＳトランジスタＭＰ１のオン抵抗を下げることができる。
【００５４】
このように、図３のＬ１に示す本実施形態の電源装置１のＭＯＳトランジスタＭＰ１のゲート−ソース間電圧は、殆どの領域においてＬ２に示す従来の電源装置１００のＰＭＯＳトランジスタＭＰ１のゲート−ソース間電圧よりも大きくなる。この結果、本実施形態の電源装置１のＭＯＳトランジスタＭＰ１は、従来の電源装置１００に比べてオン抵抗が小さくなり、レギュレータ１２から電源電圧Ｖｄｄに近い高い出力電圧を出力することができる。
【００５５】
図４は、本実施形態の変形例における電源装置２の構成を示す。電源装置２は、図１に係る電源装置１と同様のレギュレータ１２及び逆流防止スイッチ３０を備えるが、逆流防止スイッチ３０はレギュレータ１２の出力端子ＯＵＴとレギュレータ１２により駆動される回路に接続されるレギュレータ出力端子との間に接続される。即ち、電源装置２においては、レギュレータ１２と逆流防止スイッチ３０の位置が電源装置１と逆になっている。電源装置２においては、レギュレータ１２の寄生ダイオードＤ２のアノードと逆流防止スイッチ３０の寄生ダイオードＤ１とが接続される。
【００５６】
電源装置２においては、電源電圧Ｖｄｄが高い場合であっても、電源電圧Ｖｄｄが直接逆流防止スイッチ３０のＭＯＳトランジスタＭＰ１に入力されない。したがって、電源装置２のＭＯＳトランジスタＭＰ１には、電源装置１と比べて低耐電圧のＭＯＳトランジスタを用いることができる。一般的に、ＭＯＳトランジスタの耐電圧が小さいほどオン抵抗を小さくすることができるので、電源装置２のＭＯＳトランジスタＭＰ１は電源装置１に比べて占有面積を小さくすることができる。
【００５７】
本実施形態に係る電源装置１及び変形例に係る電源装置２において、外部の電源の電源端子から電源電圧Ｖｄｄを入力するものとして説明したが、電源装置１及び電源装置２は電源端子から電源電圧Ｖｄｄを出力する電源を備えてもよい。この場合、電源装置１に含まれる電源は逆流防止スイッチ３０に電源電圧Ｖｄｄを供給し、電源装置２に含まれる電源はレギュレータ１２に電源電圧Ｖｄｄを供給する。
【００５８】
また、本実施形態に係る電源装置１及び変形例に係る電源装置２において、ＭＯＳトランジスタＭＰ１及びＭＯＳトランジスタＭＰ２をＰＭＯＳトランジスタとしたが、これに代えて両者をＮＭＯＳトランジスタとしてもよい。
【００５９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６０】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００６１】
１  電源装置、２  電源装置、１０  ＬＤＯ、１２  レギュレータ、２０  逆流防止スイッチ、２２  入力端子、２４  出力端子、３０  逆流防止スイッチ、３２  第１端子、３４  第２端子、３６  定電圧源回路、１００  電源装置、１０２  分圧抵抗、１０４  分圧抵抗、１０６  基準電源、１０８  オペアンプ、１１０  反転回路、３０２  コンパレータ、３０４  反転回路、３１０  電圧生成部、３１２  ダイオード、３１４  抵抗、３２０  カレントミラー回路、３２２  バンドギャップ回路
【図１】
2015050648.tif 000003
【図２】
2015050648.tif 000004
【図３】
2015050648.tif 000005
【図４】
2015050648.tif 000006
【図５】
2015050648.tif 000007