(57)【要約】      （修正有）【課題】衝撃吸収及びメッキ液浸透防止特性を有し等価直列抵抗が低い積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板を提供する。【解決手段】積層セラミックキャパシタは、誘電体層１１１及び内部電極１２１を含むセラミック本体と、上記内部電極１２１と連結される電極層１３１ａと、上記電極層上に形成され導電性粒子３２ａ、フラーレン３２ｂ、ベース樹脂３２ｃを含む導電性樹脂層１３２と、を含む。【選択図】図３
2015115601.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層及び内部電極を含むセラミック本体と、
前記内部電極と連結される電極層と、
前記電極層上に形成され、導電性粒子、フラーレン、ベース樹脂を含む導電性樹脂層と、
を含む、積層セラミックキャパシタ。
【請求項２】
前記導電性樹脂層の内部断面で測定した前記導電性粒子と前記フラーレンとの面積比は１００：１〜１００：８５である、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記フラーレンは、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８２、Ｃ９０、Ｃ９４及びＣ９６のうち一つ以上を含む、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記導電性粒子は球形又はフレーク形である、請求項１に記載の積層セラミックキャパシタ。
【請求項５】
前記導電性樹脂層に含まれた導電性粒子及びフラーレンを導電体と定義したとき、導電性樹脂層の内部断面における導電体とベース樹脂との面積比は１００：１８〜１００：６１である、請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記ベース樹脂は熱硬化性樹脂である、請求項１に記載の積層セラミックキャパシタ。
【請求項７】
前記導電性樹脂層上に形成されるメッキ層をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項８】
誘電体層及び内部電極を含むセラミック本体を形成する段階と、
前記内部電極と連結されるように電極層を形成する段階と、
前記電極層上に導電性粒子、フラーレン及びベース樹脂を含む導電性ペーストを塗布する段階と、
前記導電性ペーストを硬化して導電性樹脂層を形成する段階と、
を含む、積層セラミックキャパシタの製造方法。
【請求項９】
前記導電性樹脂層を形成する段階の後に、前記導電性樹脂層上にメッキ層を形成する段階をさらに含む、請求項８に記載の積層セラミックキャパシタの製造方法。
【請求項１０】
上部に第１及び第２の電極パッドを有する印刷回路基板と、
前記印刷回路基板上に設置された積層セラミックキャパシタと、
を含み、
前記積層セラミックキャパシタは、誘電体層及び内部電極を含むセラミック本体、前記内部電極と連結される電極層、前記電極層上に形成され導電性粒子、フラーレン及びベース樹脂を含む導電性樹脂層、及び前記導電性樹脂層上に形成されたメッキ層を含む、積層セラミックキャパシタの実装基板。
【請求項１１】
前記導電性樹脂層の内部断面で測定した前記導電性粒子と前記フラーレンとの面積比は１００：１〜１００：８５である、請求項１０に記載の積層セラミックキャパシタの実装基板。
【請求項１２】
前記フラーレンは、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８２、Ｃ９０、Ｃ９４及びＣ９６のうち一つ以上を含む、請求項１０に記載の積層セラミックキャパシタの実装基板。
【請求項１３】
前記導電性粒子は球形又はフレーク形である、請求項１０に記載の積層セラミックキャパシタの実装基板。
【請求項１４】
前記導電性樹脂層に含まれた導電性粒子及びフラーレンを導電体と定義したとき、導電性樹脂層の内部断面における導電体とベース樹脂との面積比は１００：１８〜１００：６１である、請求項１０に記載の積層セラミックキャパシタの実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板に関する。
【背景技術】
【０００２】
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層と、誘電体層を介して対向配置される内部電極と、上記内部電極に電気的に接続された外部電極と、を含む。
【０００３】
積層セラミックキャパシタは、小型であり且つ高容量が保障され実装が容易であるという長所によって、コンピューター、ＰＤＡ、携帯電話等の移動通信装置の部品として広く用いられている。
【０００４】
最近では、電子製品の小型化及び多機能化につれ、チップ部品も小型化及び高機能化しており、積層セラミックキャパシタに対してもサイズが小さくて容量が大きい高容量製品であることが求められている。
【０００５】
このため、誘電体層及び内部電極層の厚さを薄くして多数の誘電体層を積層した積層セラミックキャパシタが製造されており、外部電極も薄層化している。
【０００６】
また、自動車や医療機器のように高信頼性が求められる分野では、多くの機能が電子化し、需要が増加するにつれ、積層セラミックキャパシタにも高信頼性が求められている。
【０００７】
しかしながら、工程中のメッキ液の浸透及び外部衝撃によるクラックの発生等が上記のような高信頼性の要求に関連して問題となっている。
【０００８】
よって、上記のような問題を解決するために、外部電極の電極層上に導電性物質を含有する樹脂組成物を塗布して外部衝撃を吸収しメッキ液の浸透を防止することにより信頼性を向上させている。
【０００９】
しかしながら、導電性樹脂層を電極層上に適用する場合には等価直列抵抗（ＥＳＲ）が上昇するため、これを改善した積層セラミックキャパシタが求められている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】韓国特許第１０‐０５８６９６２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板を提供することである。
【課題を解決するための手段】
【００１２】
本発明の一実施形態によれば、誘電体層及び内部電極を含むセラミック本体と、上記内部電極と連結される電極層と、上記電極層上に形成され導電性粒子、フラーレン、ベース樹脂を含む導電性樹脂層と、を含む積層セラミックキャパシタが提供される。
【００１３】
上記導電性樹脂層の内部断面で測定した上記導電性粒子と上記フラーレンとの面積比は１００：１〜１００：８５であれば良い。
【００１４】
上記フラーレンは、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８２、Ｃ９０、Ｃ９４及びＣ９６のうち一つ以上を含むことができる。
【００１５】
上記導電性粒子は球形又はフレーク形であれば良い。
【００１６】
上記導電性樹脂層に含まれた導電性粒子及びフラーレンを導電体と定義したとき、導電性樹脂層の内部断面における導電体とベース樹脂との面積比は１００：１８〜１００：６１であれば良い。
【００１７】
上記ベース樹脂は熱硬化性樹脂であれば良い。
【００１８】
上記積層セラミックキャパシタは、上記導電性樹脂層上に形成されるメッキ層をさらに含むことができる。
【００１９】
本発明の他の実施形態によれば、誘電体層及び内部電極を含むセラミック本体を形成する段階と、上記内部電極と連結されるように電極層を形成する段階と、上記電極層上に導電性粒子、フラーレン及びベース樹脂を含む導電性ペーストを塗布する段階と、上記導電性ペーストを硬化して導電性樹脂層を形成する段階と、を含む積層セラミックキャパシタの製造方法が提供される。
【００２０】
積層セラミックキャパシタの製造方法は、上記導電性樹脂層を形成する段階の後に、上記導電性樹脂層上にメッキ層を形成する段階をさらに含むことができる。
【００２１】
本発明のさらに他の実施形態によれば、上部に第１及び第２の電極パッドを有する印刷回路基板と、上記印刷回路基板上に設置された積層セラミックキャパシタと、を含み、上記積層セラミックキャパシタは、誘電体層及び内部電極を含むセラミック本体、上記内部電極と連結される電極層、上記電極層上に形成され導電性粒子、フラーレン及びベース樹脂を含む導電性樹脂層、及び上記導電性樹脂層上に形成されたメッキ層を含む積層セラミックキャパシタの実装基板が提供される。
【００２２】
上記導電性樹脂層の内部断面で測定した上記導電性粒子と上記フラーレンとの面積比は１００：１〜１００：８５であれば良い。
【００２３】
上記フラーレンは、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８２、Ｃ９０、Ｃ９４及びＣ９６のうち一つ以上を含むことができる。
【００２４】
上記導電性粒子は球形又はフレーク形であれば良い。
【００２５】
上記導電性樹脂層に含まれた導電性粒子及びフラーレンを導電体と定義したとき、導電性樹脂層の内部断面における導電体とベース樹脂との面積比は１００：１８〜１００：６１であれば良い。
【発明の効果】
【００２６】
本発明の一実施形態によれば、衝撃吸収及びメッキ液浸透防止特性を有し等価直列抵抗（ＥＳＲ）が低い積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板を提供することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態による積層セラミックキャパシタを示す斜視図である。
【図２】図１のＡ‐Ａ’線に沿う断面図である。
【図３】図２のＰ領域を拡大した拡大図である。
【図４】本発明の一つの構成であるフラーレンの構造を概略的に示す模式図である。
【図５】本発明の他の実施形態による積層セラミックキャパシタの製造方法を示す製造工程図である。
【図６】本発明のさらに他の実施形態による積層セラミックキャパシタの実装基板を示す斜視図である。
【図７】図６のＢ‐Ｂ’線に沿う断面図である。
【発明を実施するための形態】
【００２８】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
【００２９】
積層セラミックキャパシタ
図１は本発明の一実施形態による積層セラミックキャパシタ１００を示す斜視図であり、図２は図１のＡ‐Ａ’線に沿う断面図であり、図３は図２のＰ領域を拡大した拡大図である。
【００３０】
図１及び図２を参照すると、本発明の一実施形態による積層セラミックキャパシタ１００は、セラミック本体１１０と、外部電極１３０ａ、１３０ｂと、を含む。
【００３１】
上記セラミック本体１１０は、キャパシタの容量形成に寄与する部分としての活性層と、上下マージン部であって活性層の上下部にそれぞれ形成された上部及び下部カバー層と、を含むことができる。上記活性層は、誘電体層１１１と、内部電極１２１、１２２と、を含む。
【００３２】
本発明の一実施形態において、セラミック本体１１０は、その形状に特別な制限はないが、実質的には六面体形である。チップの焼成時のセラミック粉末の焼成収縮と内部電極パターンの存部による厚さの差異及びセラミック本体のコーナー部の研磨によって、セラミック本体１１０は、完全な六面体形ではないが、実質的には六面体形に近い形状を有することができる。
【００３３】
本発明の実施例を明確に説明するために六面体の方向を定義すると、図面上のＬ、Ｗ及びＴはそれぞれ長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層が積層された積層方向と同じ概念で用いられる。
【００３４】
上記内部電極１２１、１２２は、第１の内部電極１２１及び第２の内部電極１２２からなり、第１及び第２の内部電極は、上記誘電体層１１１を介して対向するように配置されることができる。第１及び第２の内部電極１２１、１２２は、相違する極性を有する一対の電極であり、誘電体層１１１上に所定の厚さで導電性金属を含む導電性ペーストを印刷して誘電体層１１１の積層方向に沿ってセラミック本体の両端面から交互に露出するように形成され、中間に配置された誘電体層１１１によって電気的に絶縁されることができる。
【００３５】
即ち、第１及び第２の内部電極１２１、１２２は、セラミック本体１１０の両端面から交互に露出する部分を介して外部電極１３０ａ、１３０ｂと電気的に連結されることができる。より具体的には、上記外部電極は第１の外部電極１３０ａと第２の外部電極１３０ｂとを含み、第１の内部電極は第１の外部電極１３０ａと連結され、第２の内部電極は第２の外部電極１３０ｂとそれぞれ電気的に連結されることができる。
【００３６】
したがって、第１及び第２の外部電極１３０ａ、１３０ｂに電圧を印加すると、対向する第１及び第２の内部電極１２１、１２２の間に電荷が蓄積され、この際の積層セラミックキャパシタ１００の静電容量は第１及び第２の内部電極１２１、１２２の重なる領域の面積に比例する。
【００３７】
このような第１及び第２の内部電極１２１、１２２の厚さは、用途に応じて決められる。
【００３８】
また、第１及び第２の内部電極１２１、１２２に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、又はこれらの合金であれば良いが、本発明はこれに限定されるものではない。
【００３９】
この際、誘電体層１１１の厚さは、積層セラミックキャパシタの容量設計に合わせて任意に変えられても良い。
【００４０】
また、誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ３）系粉末を含むことができるが、本発明はこれに限定されるものではない。
【００４１】
上部及び下部カバー層は、内部電極を含まない以外は誘電体層１１１と同じ材質及び構成を有することができる。上部及び下部カバー層は、単一の誘電体層又は二つ以上の誘電体層を活性層の上下面にそれぞれ上下方向に積層して形成され、基本的に物理的又は化学的ストレスによる第１及び第２の内部電極１２１、１２２の損傷を防止する役割を行うことができる。
【００４２】
上記外部電極１３０ａ、１３０ｂは、電極層１３１ａ、１３１ｂと、上記電極層上に形成された伝導性樹脂層１３２と、を含むことができる。
【００４３】
例えば、上記第１の外部電極１３０ａは第１の電極層１３１ａと導電性樹脂層１３２とを含み、上記第２の外部電極１３０ｂは第２の電極層１３１ｂと導電性樹脂層１３２とを含むことができる。
【００４４】
上記第１及び第２の電極層１３１ａ、１３１ｂは、第１及び第２の内部電極１２１、１２２とそれぞれ直接連結されて外部電極と内部電極との電気的導通を確保する。
【００４５】
上記第１及び第２の電極層１３１ａ、１３１ｂは、導電性金属を含み、上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）又はこれらの合金であれば良いが、本発明はこれに限定されるものではない。
【００４６】
上記第１及び第２の電極層１３１ａ、１３１ｂは、導電性金属を含むペーストの焼成によって形成される焼成型電極であれば良い。
【００４７】
上記第１及び第２の電極層１３１ａ、１３１ｂ上には、導電性樹脂層１３２が配置されることができる。
【００４８】
即ち、セラミック本体の外部面に第１及び第２の電極層が配置され、上記第１及び第２の電極層の外側に導電性樹脂層１３２が配置されることができる。
【００４９】
本明細書では、外部電極を基準に、セラミック本体１１０がある方向を内側、セラミック本体１１０がない方向を外側と定義する。
【００５０】
図３は、図２のＰ領域を拡大した拡大図である。図３に示されたように、上記導電性樹脂層１３２は、導電性粒子３２ａと、フラーレン（ｆｕｌｌｅｒｅｎｅ）３２ｂと、ベース樹脂３２ｃと、を含むことができる。
【００５１】
上記導電性粒子３２ａは、特に限定されないが、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金のうち少なくとも一つ以上を含む金属粒子であれば良く、球形又はフレーク形を有することができる。
【００５２】
上記導電性粒子３２ａは、フラーレンより大きい粒径を有し、上記導電性粒子の粒径は、特に制限されないが、３μｍ〜７μｍであれば良い。
【００５３】
図４は、導電性樹脂層に含まれたフラーレン３２ｂの構造を概略的に示す模式図である。
【００５４】
図４において、黒色の球形粒子はフラーレンを構成する炭素原子であり、白色の棒は炭素原子間の結合を可視的に示すためのものである。
【００５５】
図４に示されたように、上記フラーレンは、炭素原子が五角形と六角形からなるサッカーボールの形で連結された分子をすべて意味するものである。
【００５６】
本発明の一実施形態において、上記フラーレンは、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８２、Ｃ９０、Ｃ９４及びＣ９６のうち一つ以上を含むことができるが、これに制限されるものではない。
【００５７】
上記フラーレンの粒径は０．７ｎｍ〜１．２ｎｍであれば良い。
【００５８】
上記フラーレンは、上記導電性粒子の周辺に付着されるか導電性粒子の間に配置されて導電性樹脂層の伝導度を増加させる役割を行うことができる。
【００５９】
以下では、伝導性樹脂層が２以上のサイズを有する導電体を含むバイモーダルシステムで形成される場合に相対的にサイズが大きい導電体を第１の導電体、第１の導電体よりサイズが小さい導電体を第２の導電体と定義して説明する。
【００６０】
導電性樹脂層の伝導性を向上させるために、第１の導電体よりサイズが小さい第２の導電体を金属粒子で形成して導電性樹脂層に含ませると、第２の導電体の粒子のサイズの限界によって、第２の導電体をフラーレンで形成した本発明と比べて導電性樹脂層の電気伝導性向上効果及び等価直列抵抗（ＥＳＲ）改善効果が弱くなる。
【００６１】
もし、第２の導電体を金属粒子で形成すると、金属粒子の酸化によって第２の導電体の表面に薄い酸化膜が形成され、第２の導電体が一定レベル以下のサイズで形成されると、第２の導電体の内部まですべて酸化してしまう問題が発生する。
【００６２】
即ち、金属で形成された第２の導電体のサイズを一定レベル以下に小さくすると、第２の導電体の酸化によって第２の導電体を添加しても導電性樹脂層の伝導性を改善するのが困難となり、第２の導電体の酸化を防止するために粒子のサイズを増加させると、導電体間の接触点の増加効果が小さくなる問題が発生する。
【００６３】
しかしながら、本発明のように第２の導電体をフラーレンで形成すると、第２の導電体を超小型にして添加することができるため、導電体間の接触点を無数に増加させることができる。即ち、フラーレンは１ｎｍレベルの粒径を有し大気中で酸化しないため、微粒の金属粒子を第２の導電体に適用した場合よりも導電性樹脂層の等価直列抵抗（ＥＳＲ）改善効果に優れている。
【００６４】
上記ベース樹脂３２ｃは、熱硬化性樹脂であれば良く、特に限定されず、エポキシ樹脂を含むことができる。
【００６５】
上記導電性樹脂層は、電極層上に形成されるため、電極層及びセラミック本体の内部へのメッキ液の浸透を防止し外部から加えられる物理的衝撃を吸収して積層セラミックキャパシタを保護する役割をすることができる。
【００６６】
但し、導電性樹脂層は、ベース樹脂を含むため、焼成型電極である電極層に比べて電気伝導度が低いという問題を有する。
【００６７】
具体的には、導電性樹脂層は、ベース樹脂内に分布された導電体間の接触又はトンネル効果によって電流の流れが発生するため、樹脂の含量が増加するほど等価直列抵抗（ＥＳＲ）が上昇するという問題を有する。
【００６８】
導電性樹脂層内に含まれたベース樹脂の含量を減少させて導電体の含量を増加させると、等価直列抵抗（ＥＳＲ）値は多少低くすることができるが、外部衝撃吸収及びメッキ液浸透防止機能が低下する可能性がある。
【００６９】
しかしながら、本発明によれば、導電性樹脂層にフラーレンが含まれるため、外部衝撃吸収及びメッキ液浸透防止のための一定レベルのベース樹脂を含んでも低い等価直列抵抗値を有することができる。
【００７０】
具体的には、ナノサイズのフラーレンが導電性粒子の間に分布されて導電性粒子とフラーレンからなる導電体間の接触数を向上させることにより電流の流れる経路が増加するため、等価直列抵抗を顕著に減少させることができる。
【００７１】
特に、フラーレンは、ナノサイズを有するため、フラーレンより粒径の大きい導電性粒子と混合される場合にはバイモーダルシステム理論により導電性粒子の充填率を向上させることができるという長所を有する。
【００７２】
フラーレンは、ナノレベルの直径を有する炭素骨格の伝導体であり、粒子一つの体積が非常に小さいため、小さい体積比率で添加されても、導電性粒子の間に多数配置されることにより電流の流れる経路（伝導性チャネル）を増加させて等価直列抵抗（ＥＳＲ）を減少させることができる。
【００７３】
また、導電性粒子と直接接していなくても、導電性粒子の間に配置されることによりトンネル効果によって電子が移動する経路を増加させて等価直列抵抗（ＥＳＲ）を効率的に減少させることができる。
【００７４】
好ましくは、上記伝導性樹脂層の内部断面における導電性粒子と上記フラーレンとの面積比（導電性粒子：フラーレン）は１００：１〜１００：８５であれば良い。即ち、伝導性樹脂層の内部断面における導電性粒子の面積に対するフラーレンの面積の比は１／１００〜８５／１００であれば良い。
【００７５】
上記導電性粒子と上記フラーレンとの面積比は、図２に示されているように、積層セラミックキャパシタの幅方向の中心に沿う長さ‐厚さ方向の断面で測定されることができる。
【００７６】
上記積層セラミックキャパシタの長さ‐厚さ方向の導電性樹脂層の断面における導電性粒子の面積に対するフラーレンの面積の比が１／１００未満の場合は、等価直列抵抗（ＥＳＲ）改善率が高くなく、導電性粒子の面積に対するフラーレンの面積の比が８５／１００を超える場合は、サイズの相対的に小さいフラーレンの粒子分率が高くなることにより、電極層と導電性樹脂層との界面において電極層と接するベース樹脂の面積が減少するため、電極層と導電性樹脂層との間に剥離不良が発生する可能性がある。
【００７７】
したがって、上記伝導性樹脂層の内部断面における導電性粒子と上記フラーレンとの面積比（導電性粒子：フラーレン）は１００：１〜１００：８５を満たすことが好ましい。
【００７８】
また、積層セラミックキャパシタの等価直列抵抗をより減少させるために、導電性樹脂層の断面における導電性粒子とフラーレンとの面積比（導電性粒子：フラーレン）は１００：６〜１００：８５を満たすことがより好ましい。
【００７９】
本発明の一実施形態によれば、導電性樹脂層に含まれた導電性粒子及びフラーレンを導電体と定義したとき、導電性樹脂層の内部断面における導電体とベース樹脂との面積比（導電体：ベース樹脂）は１００：１８〜１００：６１であれば良い。即ち、伝導性樹脂層の内部断面における導電体粒子の面積に対するベース樹脂の面積の比は１８／１００〜６１／１００であれば良い。
【００８０】
導電体粒子の面積に対するベース樹脂の面積の比が１８／１００未満の場合は、ベース樹脂の量が足りないため、剥離不良が発生し、導電体粒子の面積に対するベース樹脂の面積の比が６１／１００を超える場合は、等価直列抵抗（ＥＳＲ）値が高くなるという問題がある。
【００８１】
本発明の一実施形態によれば、上記第１及び第２の外部電極１３０ａ、１３０ｂは、導電性樹脂層上に形成されたメッキ層１３３をさらに含むことができる。
【００８２】
上記メッキ層は、ニッケルメッキ層及びスズメッキ層のうち一つ以上のメッキ層を含むことができる。
【００８３】
本発明の一実施形態によれば、ニッケルメッキ層及びスズメッキ層を含み、導電性樹脂層上にニッケルメッキ層が配置され、上記ニッケルメッキ層上にスズメッキ層が配置されることができる。
【００８４】
本発明は、導電性樹脂層に導電性粒子及びフラーレンが含まれるため、衝撃吸収及びメッキ液浸透防止特性を維持し且つ等価直列抵抗（ＥＳＲ）が低い積層セラミックキャパシタを提供することができる。
【００８５】
積層セラミックキャパシタの製造方法
図５は、本発明の他の実施形態による積層セラミックキャパシタの製造方法を示す製造工程図である。
【００８６】
図５を参照すると、本実施形態による積層セラミックキャパシタの製造方法は、誘電体層及び内部電極を含むセラミック本体を形成する段階Ｓ１と、上記内部電極と連結されるように電極層を形成する段階Ｓ２と、上記電極層上に導電性粒子、フラーレン及びベース樹脂を含む導電性ペーストを塗布する段階Ｓ３と、上記導電性ペーストを硬化して導電性樹脂層を形成する段階Ｓ４と、を含むことができる。
【００８７】
なお、本実施形態の積層セラミックキャパシタの製造方法に関する説明のうち上述した積層セラミックキャパシタと重複する説明は省略する。
【００８８】
本発明の一実施形態による積層セラミックキャパシタの製造方法は、下記の通りである。まず、チタン酸バリウム（ＢａＴｉＯ３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布し乾燥して複数のセラミックグリーンシートを製造し、これにより、誘電体層及びカバー層を形成することができる。
【００８９】
上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で所定の厚さを有するシート（ｓｈｅｅｔ）状にして製作されることができる。
【００９０】
次に、金属粉末を含む内部電極用導電性ペーストを製造することができる。
【００９１】
上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、内部電極の印刷されたグリーンシートを複数層積層し、積層体の上下面に内部電極の印刷されていないグリーンシートを複数層積層した後、焼成することによりセラミック本体１１０を製造することができる。上記セラミック本体は内部電極１２１、１２２、誘電体層１１１及びカバー層を含み、上記誘電体層は内部電極の印刷されたグリーンシートが焼成されて形成されたものであり、上記カバー層は内部電極の印刷されていないグリーンシートが焼成されて形成されたものである。
【００９２】
上記内部電極は、第１及び第２の内部電極１２１、１２２で形成されることができる。
【００９３】
上記内部電極と電気的に連結されるように電極層が形成されることができる。
【００９４】
具体的には、上記第１及び第２の内部電極１２１、１２２とそれぞれ電気的に連結されるようにセラミック本体の外部面に第１及び第２の電極層１３１ａ、１３１ｂが形成されることができる。上記第１及び第２の電極層は、導電性金属及びガラスを含むペーストの焼成によって形成されることができる。
【００９５】
上記導電性金属は、特に制限されないが、例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）及びこれらの合金からなる群から選択された一つ以上であれば良く、上述したように銅（Ｃｕ）を含むことが好ましい。
【００９６】
上記ガラスとしては、特に制限されず、一般の積層セラミックキャパシタの外部電極の製作に用いられるガラスと同じ組成の物質を用いることができる。
【００９７】
上記第１及び第２の電極層の外側に、導電性粒子、フラーレン及びベース樹脂を含む導電性ペーストを塗布することができる。
【００９８】
上記第１の導電性粉末は、球形又はフレーク形であれば良く、特に制限されず、銅、銀、ニッケル及びこれらの合金のうち少なくとも一つ以上を含むことができる。
【００９９】
上記フラーレンは、Ｃ６０、Ｃ７０、Ｃ７６、Ｃ７８、Ｃ８２、Ｃ９０、Ｃ９４及びＣ９６のうち一つ以上を含むことができる。
【０１００】
上記ベース樹脂は、熱硬化性樹脂であるエポキシ樹脂であれば良い。
【０１０１】
上記導電性ペーストを熱硬化して導電性樹脂層を形成することができる。
【０１０２】
最後に、導電性樹脂層上にメッキ層を形成することができる。
【０１０３】
積層セラミックキャパシタの実装基板
図６は本発明の他の実施形態による積層セラミックキャパシタが実装された基板を概略的に示す斜視図であり、図７は図６のＢ‐Ｂ’線に沿う断面図である。
【０１０４】
図６及び図７を参照すると、本実施形態による積層セラミックキャパシタが実装された基板２００は、上部に第１及び第２の電極パッド２２１、２２２を有する印刷回路基板２１０と、上記印刷回路基板上に設置された積層セラミックキャパシタ１００と、を含み、上記積層セラミックキャパシタは、誘電体層及び内部電極を含むセラミック本体、上記内部電極と連結される電極層、上記電極層上に形成され導電性粒子、フラーレン及びベース樹脂を含む導電性樹脂層、及び上記導電性樹脂層上に形成されたメッキ層を含むことができる。
【０１０５】
なお、上記の積層セラミックキャパシタの実装基板に関する内容のうち上述した本発明の一実施形態による積層セラミックキャパシタと重複する説明は省略する。
【０１０６】
実験例
本実験例による積層セラミックキャパシタは、下記のような段階で製作された。
【０１０７】
まず、チタン酸バリウム（ＢａＴｉＯ３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ  ｆｉｌｍ）上に塗布し乾燥して複数のセラミックグリーンシートを製造し、これにより、誘電体層を形成した。
【０１０８】
次に、ニッケル粉末を含む内部電極用導電性ペーストを製造した。上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、１００層以上積層して積層体を複数製造した。
【０１０９】
次に、上記積層体を圧着し切断した後に焼成してセラミック本体を形成し、内部電極と連結されるようにセラミック本体の外部面に焼成型の電極層を形成した。
【０１１０】
上記電極層上に下記の表１に示した面積比により導電性粒子とフラーレンを含む導電性樹脂層を形成し、導電性樹脂層上にメッキ層を形成した後、導電性樹脂層の内部断面積における導電性粒子に対するフラーレンの面積比（下記の表１の面積比）による等価直列抵抗及び剥離不良テストを行った。
【０１１１】
下記の表１の実験例において、導電性粒子としては４μｍの銅粒子、フラーレンとしてはＣ６０、ベース樹脂としてはエポキシ樹脂を用いた。
【０１１２】
剥離不良テストについては、形成された積層セラミックキャパシタを３００℃の鉛槽に１０秒間沈積させた後、外部電極の電極層と導電性樹脂層との間に剥離が発生したか否かを検査した。
【０１１３】
【表１】
2015115601.tif 000003
【０１１４】
上記の表１を参照すると、導電性樹脂層の内部断面積における導電性粒子に対するフラーレンの面積比が１／１００未満のサンプル１〜３の場合は等価直列抵抗が大きく改善されず、導電性粒子に対するフラーレンの面積比が１／１００以上となる場合は等価直列抵抗改善率が大幅に上昇することが確認できる。
【０１１５】
導電性粒子に対するフラーレンの面積比が８５／１００を超えるサンプル１１及び１２の場合は等価直列抵抗は大きく改善されたが、電極層と伝導性樹脂層との間に剥離現象が発生した。
【０１１６】
下記の表２は、上記の表１と同じ方法で形成された積層セラミックキャパシタと、フラーレンの代わりに３００ｎｍの銅微粉をフラーレンと同じ体積比で導電性樹脂層内に含む積層セラミックキャパシタとの等価直列抵抗改善効果を比較するデータである。
【０１１７】
下記の表２の等価直列抵抗改善効果については、導電性樹脂層全体のうちフラーレン又は３００ｎｍの銅微粉の占める体積比（下記の表２の体積比）で測定した。
【０１１８】
【表２】
2015115601.tif 000004
【０１１９】
上記表２を参照すると、フラーレン添加時の等価直列抵抗が銅微粉添加時の等価直列抵抗よりも表２の実験範囲内で最大で２．５９倍改善されたことが確認できる。
【０１２０】
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【０１２１】
１００  積層セラミックキャパシタ
１１０  セラミック本体
１１１  誘電体層
１２１、１２２  内部電極
１３０ａ、１３０ｂ  外部電極
２００  積層セラミックキャパシタの実装基板
２１０  印刷回路基板
２２１、２２２  第１及び第２の電極パッド
２３０  ハンダ
【図１】
2015115601.tif 000005
【図２】
2015115601.tif 000006
【図３】
2015115601.tif 000007
【図４】
2015115601.tif 000008
【図５】
2015115601.tif 000009
【図６】
2015115601.tif 000010
【図７】
2015115601.tif 000011