(57)【要約】【課題】より低温で且つ高速で成膜することが可能なシリコン含有エピタキシャル膜の製造方法を提供する。【解決手段】本発明のシリコン含有エピタキシャル膜の製造方法は、シリコン源として下記一般式（１）    （ＳｉＨ2）n・・・（１）（式（１）中、ｎは５〜１０の整数である。）で表される水素化シラン化合物および／または下記一般式（２）    Ｈ−(ＳｉnＨ2n)ｍ−Ｈ・・・（２）（式（２）中、ｎは５〜１０の整数であり、ｍは１以上の整数である。）で表される水素化シラン化合物を含む堆積ガスを用いる。【選択図】なし【特許請求の範囲】
【請求項１】
シリコン源として下記一般式（１）
（ＳｉＨ2）n・・・（１）
（式（１）中、ｎは５〜１０の整数である。）
で表される水素化シラン化合物および／または下記一般式（２）
Ｈ−(ＳｉnＨ2n)ｍ−Ｈ・・・（２）
（式（２）中、ｎは５〜１０の整数であり、ｍは１以上の整数である。）
で表される水素化シラン化合物を含む堆積ガスを用いることを特徴とするシリコン含有エピタキシャル膜の製造方法。
【請求項２】
前記水素化シラン化合物がシクロペンタシランまたはシクロヘキサシランである、請求項１に記載のシリコン含有エピタキシャル膜の製造方法。
【請求項３】
前記堆積ガスがモノシランも含む、請求項１または２に記載のシリコン含有エピタキシャル膜の製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載の製造方法により得られたシリコン含有エピタキシャル膜。
【請求項５】
請求項１〜３のいずれか１項に記載の製造方法により得られたシリコン含有エピタキシャル膜を含む半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイス等の半導体デバイスに有用なシリコン含有エピタキシャル膜を低温で成膜する方法に関するものである。
【背景技術】
【０００２】
シリコン含有物質（例えばＳｉ、ＳｉＧｅ、ＳｉＣ）のエピタキシャル膜は、シリコン含有ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）デバイス等の形成に利用されている。例えば、シリコン含有物質エピタキシャル膜からなるソース／ドレインの積層や拡大特徴部は、選択的エピタキシャルプロセスを用いて形成される。
【０００３】
選択的エピタキシャルプロセスでは、堆積反応とエッチング反応を交互もしくは同時に生じさせることにより、エピタキシャル層を形成する。詳しくは、堆積反応中、エピタキシャル層は基板の単結晶表面上に形成され、多結晶層は基板の多結晶層及び／又はアモルファス層上に堆積される。そしてエッチング反応では、通常、多結晶層はエピタキシャル層よりも速い速度でエッチングされる。そのため、エッチングガス濃度等を調整することにより、多結晶層は全く堆積されないか堆積されたとしても限られた堆積量にしかならないようにし、選択的にエピタキシャル層を堆積させることが可能になる。
【０００４】
しかしながら、従来の選択的エピタキシャルでは、通常、成膜温度を約８００〜１０００℃以上の高温にしなければならず、そのため、基板材料がそのような高温に耐えうるものに制限されたり、堆積ガス中のキャリアガスとして一般的に汎用される窒素が高温下で活性化されてしまい、所望しない窒化反応を引き起こすといった問題を招くことがあった。
【０００５】
そこで、より低い温度でシリコン含有エピタキシャル膜を形成する方法として、堆積反応に用いる堆積ガス中のシリコン源としてモノシランとジシランやネオペンタシランのごとき高次シランとを併用する技術が提案されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２０１０−５１２６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、一般に、成膜温度を低温化すると、堆積ガス中のシリコン源を分解して堆積させる際の分解エネルギーが不十分になるため、堆積速度ひいては膜形成速度が遅くなる傾向がある。
【０００８】
本発明は上記の様な事情に着目してなされたものであって、その目的は、より低温で且つより高速で成膜することが可能なシリコン含有エピタキシャル膜の製造方法を提供することにある。また本発明は、上記製造方法により得られたシリコン含有エピタキシャル膜と、該シリコン含有エピタキシャル膜を含む半導体装置を提供することも目的とする。
【課題を解決するための手段】
【０００９】
本発明者らは、前記課題を解決するために鋭意研究を重ねた結果、シリコン源として特定構造の水素化シラン化合物を含む堆積ガスを用いることにより、従来に比べ格段に低い温度（例えば４５０〜６００℃）で成膜でき、しかも従来よりも高速（例えば１３〜２１０ｎｍ／ｍｉｎ）で成膜することが可能になることを見出した。さらに、本発明者らは、シリコン源として特定構造の水素化シラン化合物を含む堆積ガスを用いると、意外にも形成された膜厚の均一性が向上することをも見出した。本発明はこれらの知見に基づき完成したものである。
【００１０】
すなわち、本発明に係るシリコン含有エピタキシャル膜の製造方法は、シリコン源として下記一般式（１）
（ＳｉＨ2）n・・・（１）
（式（１）中、ｎは５〜１０の整数である。）
で表される水素化シラン化合物および／または下記一般式（２）
Ｈ−(ＳｉnＨ2n)ｍ−Ｈ・・・（２）
（式（２）中、ｎは５〜１０の整数であり、ｍは１以上の整数である。）
で表される水素化シラン化合物を含む堆積ガスを用いることを特徴とする。
【００１１】
本発明の製造方法においては、前記水素化シラン化合物がシクロペンタシランまたはシクロヘキサシランであることが好ましい。また、本発明の製造方法においては、前記堆積ガスがモノシランも含むことが好ましい。
【００１２】
さらに本発明は、上記本発明の製造方法により得られたシリコン含有エピタキシャル膜と、上記本発明の製造方法により得られたシリコン含有エピタキシャル膜を含む半導体装置を包含する。
【発明の効果】
【００１３】
本発明によれば、堆積ガス中のシリコン源として特定の水素化シラン化合物を選択することにより、従来よりも低温（例えば４５０〜６００℃）且つ高速（例えば１３〜２１０ｎｍ／ｍｉｎ）で、膜厚の均一性に優れたシリコン含有エピタキシャル膜を成膜することが可能となる。これにより、基板材料が制限されることなく、また堆積ガス中のキャリアガスとして安価な窒素を用いても窒化反応を引き起こすことなく、高品質なシリコン含有エピタキシャル膜を形成することができる。このように形成されたシリコン含有エピタキシャル膜は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）デバイス等の半導体デバイスの製造に有用である。
【発明を実施するための形態】
【００１４】
本発明の製造方法は、シリコン源として特定の水素化シラン化合物を含む堆積ガスを用いて、シリコン含有エピタキシャル膜を形成するものであり、例えば化学気相堆積法（ＣＶＤ法）や分子線エピ（ＭＢＥ）を利用して行うことができる。このように特定の水素化シラン化合物をシリコン源とすることにより、低温（例えば４５０〜６００℃）且つ高速（例えば１３〜２１０ｎｍ／ｍｉｎ）で、シリコン含有物質の単結晶からなる厚みが均一な膜を形成することができる。
【００１５】
本発明における堆積ガスは、シリコン源として下記一般式（１）
（ＳｉＨ2）n・・・（１）
（式（１）中、ｎは５〜１０の整数である。）
で表される水素化シラン化合物および／または下記一般式（２）
Ｈ−(ＳｉnＨ2n)ｍ−Ｈ・・・（２）
（式（２）中、ｎは５〜１０の整数であり、ｍは１以上の整数である。）
で表される水素化シラン化合物を含む。
【００１６】
式（１）で表される水素化シラン化合物は、Ｓｉ原子数が５〜１０の環状シラン化合物であり、中でも、成膜温度の低温化、成膜速度に優れる点で、ｎが５であるシクロペンタシランまたはｎが６であるシクロヘキサシランが好ましい。一方、式（２）で表される水素化シラン化合物は、式（１）で表される環状シラン化合物が開環・重合した鎖状シラン化合物であり、成膜温度の低温化、成膜速度に優れる点で、ｍは１または２であることが好ましい。前記シリコン源は、式（１）で表される環状シラン化合物と式（２）で表される鎖状シラン化合物の混合物であってもよいし、いずれか一方であってもよいが、好ましくは式（１）で表される環状シラン化合物を単独で用いるのがよく、混合物である場合には式（１）で表される環状シラン化合物の含有率が高い（例えば式（１）で表される環状シラン化合物と式（２）で表される鎖状シラン化合物の合計１００質量％に対して９５質量％以上）ことが好ましい。
【００１７】
本発明における堆積ガスは、シリコン源として上述した式（１）または式（２）で表される特定水素化シラン化合物とともに、これら特定水素化シラン以外の他の水素化シラン化合物や、ハロゲン化シラン化合物、オルガノシラン化合物を含んでいてもよい。他の水素化シラン化合物としては、例えば、モノシラン、ジシラン、トリシラン、テトラシラン等が挙げられる。ハロゲン化シラン化合物としては、例えば、ヘキサクロロジシラン、テトラクロロシラン、ジクロロシラン、トリクロロシラン等が挙げられる。オルガノシラン化合物としては、例えば、メチルシラン、ジメチルシラン、エチルシラン、メチルジシラン、ジメチルジシラン、ヘキサメチルジシラン等が挙げられる。中でもモノシランを特定水素化シランと併用することが、低温高速成膜化を効率よく実現できる点で好ましい。他の水素化シラン化合物、ハロゲン化シラン化合物、オルガノシラン化合物は１種のみであってもよいし、２種以上であってもよい。
前記シリコン源として前記他の水素化シラン化合物を併用する場合、その含有率は、全シリコン源中、任意の割合で調製することができるが、２５質量％以下であることが好ましく、より好ましくは２０質量％以下である。
【００１８】
本発明における堆積ガスは、前記シリコン源とともにキャリアガスを含有することができる。キャリアガスを使用することでシリコン含有物質の堆積速度を向上させることができる。キャリアガスとしては、例えば、水素、アルゴン、ヘリウム、窒素等のガスを用いることができ、中でも不活性ガスが好ましい。特に、窒素ガスは、成膜温度が従来のように高温（例えば８００度を超える温度域）であると、活性化して窒化反応を引き起こす虞があり、そうすると所望の膜組成が得られないことになるが、本発明では十分に低い温度で成膜することができるので、窒素ガスも不活性ガスとして制限なく用いることが可能になる。
【００１９】
本発明における堆積ガスは、前記シリコン源とともに、ゲルマニウム源および／または炭素源を含有していてもよい。ゲルマニウム源としては、例えば、ゲルマン、高級ゲルマン化合物、有機ゲルマン化合物等が挙げられる。高級ゲルマン化合物としては、例えば、ジゲルマン、トリゲルマン、テトラゲルマン等が挙げられる。有機ゲルマン化合物としては、例えば、メチルゲルマン、ジメチルゲルマン、エチルゲルマン、メチルジゲルマン、ジメチルジゲルマン、ヘキサメチルジゲルマン等が挙げられる。他方、炭素源としては、オルガノシラン化合物、エタン、プロパン、ブタン等のアルキル化合物、アルケン化合物、アルキン化合物等が挙げられ、具体的には、メチルシラン、ジメチルシラン、エチルシラン、メチルジシラン、ジメチルジシラン、ヘキサメチルジシラン、前記一般式（１）で表される水素化シラン化合物の１〜１２個の水素原子がアルキル基に変換された化合物（例えば、ドデカメチルシクロヘキサシラン等）、メタン、エタン、プロパン、ブタン、エチレン、エテン、プロペン、ブチン等が挙げられる。
【００２０】
本発明における堆積ガスは、さらにドーパント源を含んでいてもよい。ドーパント源としては、例えば、ホウ素、ヒ素、リン、アルミニウム、ガリウムからなる群より選ばれる１種以上の元素を含む化合物が挙げられる。ドーパント源は１種であってもよいし２種以上であってもよい。
【００２１】
本発明の製造方法においては、化学気相堆積法（ＣＶＤ法）により前記堆積ガスからシリコン含有物質を堆積させることが、生産性（成膜速度等）の点で好ましい。
本発明の製造方法において適用しうるＣＶＤ法は、特に制限されるものではなく、プラズマＣＶＤ法、低圧ＣＶＤ法、熱ＣＶＤ法などの公知の手法を適宜採用することができる。好ましくは、より低温での成膜が可能である点で、プラズマＣＶＤ法がよい。プラズマＣＶＤ法としては、高周波プラズマＣＶＤ、高密度プラズマ（ＨＤＰ）ＣＶＤ、ＥＣＲプラズマＣＶＤ、誘導結合型プラズマ（ＩＣＰ）ＣＶＤ、ヘリコン波プラズマＣＶＤ、ＵＨＦまたはＶＨＦプラズマＣＶＤ等が挙げられる。各ＣＶＤ法で用いる装置や成膜条件（堆積ガス（気化させたシリコン源、キャリアガスなど）の流量、装置内の圧力など）は、適宜設定すればよい。
【００２２】
本発明の製造方法においては、エピタキシャル膜を形成する基板として、少なくとも一部に単結晶表面を含む基板を用いる。そうすると基板の単結晶表面上でエピタキシャル層が成長し、エピタキシャル膜が形成される。このとき、基板表面の単結晶を構成する物質と同じ堆積膜が形成されるよう前記堆積ガスを選択すれば、ホモエピタキシャル膜を形成することができ、基板表面の単結晶を構成する物質と異なる堆積膜が形成されるよう前記堆積ガスを選択すれば、ヘテロエピタキシャル膜を形成することができる。
【００２３】
基板の一部に多結晶表面及び／又はアモルファス表面を含む場合には、単結晶表面上にはエピタキシャル層が、多結晶表面及び／又はアモルファス表面上には多結晶層がそれぞれ堆積される。この場合（基板表面すべてが単結晶表面でない場合）には、後述する選択的エピタキシャルプロセスの手法を用いれば、単結晶表面上のエピタキシャル膜のみを形成することができる。かかる選択的エピタキシャルプロセスを本発明の製造方法に適用すれば、所望のパターンのエピタキシャル膜を低温且つ高速で形成することができるので、半導体デバイス製造に有用である。
【００２４】
本発明における基板としては、例えば、単一結晶シリコンウェハー、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）ウェハーのほか、各種ウェハー上に形成されたＳｉ、ＳｉＧｅまたはIII−Ｖ族材料等のエピタキシャル膜が挙げられる。なお、前記基板の表面は平滑であってもよいし、複雑な凹凸を有したものであってもよい。
【００２５】
前記選択的エピタキシャルプロセスは、反応装置内に配置した基板を上述した堆積ガスに曝し、堆積反応を生じさせる堆積ステップと、反応装置内に配置した基板をエッチャントを含むエッチングガスに曝し、エッチング反応を生じさせるエッチングステップとを含む。この堆積ステップとエッチングステップとを交互もしくは同時に行うことにより、エピタキシャル層よりも速い速度でエッチングされる多結晶層は、エピタキシャル層よりも堆積速度が遅くなり、その結果、全く堆積されないか堆積されたとしても限られた堆積量にしかならないこととなる。堆積ステップとエッチングステップは、エピタキシャル膜が所望の厚みに到達するまで繰り返し行えばよい。この選択的エピタキシャルプロセスにおけるエピタキシャル層の成膜速度は、エッチングステップで用いるエッチャントの種類やエッチングガスの流量などで制御される。
【００２６】
エッチングガスは、エッチャントと、必要に応じてキャリアガスとを含む。エッチャントとしては、例えば、塩素ガス、塩化水素ガス等が挙げられる。成膜温度の低温化の観点からは塩素ガスが有利であるが、塩素ガスは毒性が強く取り扱い難いので、塩化水素ガスが好ましく用いられる。エッチャントは１種のみであってもよいし、２種以上であってもよい。
なお、前記エッチャントは上述した堆積ガスに含有させてもよく、その場合には、選択的エピタキシャルプロセスの堆積ステップとエッチングステップは同時に進行することになる。
【００２７】
エッチングガスに含有されるキャリアガスとしては、堆積ガスと同様、例えば、水素、アルゴン、ヘリウム、窒素等のガスが用いられ、その中でも不活性ガスが好ましい。
エッチングガスの流量は、エッチング時の温度、エッチャント濃度等に応じて適宜設定すればよい。
【００２８】
本発明の製造方法によれば、４５０〜６００℃の成膜温度（好ましくは４５０〜５５０℃）、且つ１３〜２１０ｎｍ／ｍｉｎの成膜速度（好ましくは１３〜１２１ｎｍ／ｍｉｎ）であるシリコン含有エピタキシャル膜を形成できる。なお本発明でいう「成膜温度」とは、選択的エピタキシャルの場合には、シリコン含有物質の堆積ステップの温度を意味するものとする。
【００２９】
また本発明の製造方法によれば、膜厚の均一性に優れたシリコン含有エピタキシャル膜を形成できる。具体的には、膜厚の不均一度が０．５〜１０％（好ましくは７．５％以下、より好ましくは５％以下、さらに好ましくは１％以下）である。ここでいう「膜厚の不均一度」とは、形成されたエピタキシャル膜（堆積膜）の厚みを異なる３０点において測定し、得られた３０点の測定値のうちの最大膜厚および最初膜厚と３０点の測定値の合計値とから、下記式に基づき算出される値である。なお、３０点の測定箇所は、形成された膜の外周近辺（例えば外周部から３ｍｍの領域）以外の領域で任意に選択することとし、例えば膜が円形に堆積している場合には直径に沿った３０の箇所で測定すればよい。膜の厚みの測定方法は、特に制限されないが、例えば多点エリプソメトリ法を採用することができる。膜厚測定装置としては、公知の装置を用いればよく、例えば、ナノメトリクス社製「ＮａｎｏＳｐｅｃ（登録商標）シリーズ」等が好ましく用いられる。
膜厚の不均一度（％）＝[（最大膜厚−最小膜厚）／合計値]×１００
【００３０】
本発明の製造方法により得られた本発明のシリコン含有エピタキシャル膜は、低温且つ高速で成膜できるものであるので、シリコン含有ＭＯＳＦＥＴデバイス等の半導体装置におけるソース／ドレインの積層や拡大特徴部の形成に好適に利用することができる。
【００３１】
本発明の半導体装置は、本発明のシリコン含有エピタキシャル膜を含むものであり、例えば、シリコン含有ＭＯＳＦＥＴデバイスのほか、ｎ−チャネルＭＯＳＦＥＴとｐ−チャネルＭＯＳＦＥＴを共存させたＣＭＯＳデバイス等である。特にＣＭＯＳは、駆動時の消費電力が最小であること、高い歩留まりで生産できること、サイズの縮小が容易であること等から近年、注目されている。