(57)【要約】【課題】ハーフブリッジ回路の上アームを構成するＮチャネル型のスイッチング素子に対して耐圧を超える電圧が印加されることを防止する。【解決手段】駆動回路１５は、直流電圧Ｖａが供給される電源線３、４間に接続されたハーフブリッジ回路８の上アームを構成するＮチャネル型のトランジスタＴ１を駆動する。駆動回路１５は、安定化された直流電圧Ｖｂを昇圧して出力する昇圧回路１２および昇圧回路１２から出力される昇圧電圧ＶRGをトランジスタＴ１のゲートに供給することによりオン駆動するゲート駆動回路１３を備える。昇圧回路１２は、電源線３、４間の電圧（直流電圧Ｖａ）を基準に設定される目標値に、昇圧電圧ＶRGの検出値が一致するようにフィードバック制御を行う。【選択図】図２
2015089268.tif 000002
【特許請求の範囲】
【請求項１】
負荷用直流電圧が供給される一対の電源線（３、４）間に接続されたハーフブリッジ回路（８〜１０）の上アームを構成するＮチャネル型のスイッチング素子（Ｔ１〜Ｔ３）を駆動する駆動回路（１５、４５、５４）であって、
安定化された駆動用直流電圧を昇圧して出力する昇圧回路（１２、３１）と、
前記昇圧回路から出力される昇圧電圧を前記スイッチング素子のゲートに供給することにより前記スイッチング素子をオン駆動するゲート駆動回路（１３）と、
を備え、
前記昇圧回路は、
前記一対の電源線の電圧を基準に設定される目標値に、前記昇圧電圧の検出値が一致するようにフィードバック制御を行う構成であることを特徴とする駆動回路。
【請求項２】
前記昇圧回路（３１）は、前記負荷用直流電圧が所定の判定値だけ低下すると、その出力端子の電圧を強制的に低下させる強制低下動作を実行する出力強制低下回路（３３）を備えていることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記出力強制低下回路は、前記負荷用直流電圧が前記判定値だけ低下すると、前記出力端子の電圧が所定の下限値以上となるように、前記強制低下動作の実行および停止を繰り返すことを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記一対の電源線のうち高電位側の電源線（３）に対する電圧供給経路を開閉する開閉手段（４３）を備え、
前記昇圧回路は、前記開閉手段が開状態であるときには前記駆動用直流電圧または前記駆動用直流電圧に応じて同様に変化する電圧を基準に前記目標値を設定し、前記開閉手段が閉状態のときには前記一対の電源線の電圧を基準に前記目標値を設定することを特徴とする請求項１から３のいずれか一項に記載の駆動回路。
【請求項５】
前記開閉手段が開状態のとき、前記駆動用直流電圧により前記一対の電源線の間に接続されたコンデンサ（１１）を充電するプリチャージ回路（５３）を備え、
前記昇圧回路は、前記開閉手段の状態にかかわらず前記一対の電源線の電圧を基準に前記目標値を設定することを特徴とする請求項４に記載の駆動回路。
【請求項６】
前記昇圧回路は、チャージポンプ回路であることを特徴とする請求項１から５のいずれか一項に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一対の電源線間に接続されたハーフブリッジ回路の上アームを構成するＮチャネル型のスイッチング素子を駆動する駆動回路に関する。
【背景技術】
【０００２】
例えばモータなどの負荷を駆動するＨブリッジ回路やインバータ回路は、一対の電源線間に接続されたハーフブリッジ回路を備えている。そして、そのハーフブリッジ回路の上アームを構成するスイッチング素子として、Ｎチャネル型のＭＯＳトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられる場合がある。この場合、そのトランジスタを駆動する駆動回路は、トランジスタのゲートに与えるオン駆動電圧を昇圧するための昇圧回路を備えている。
【０００３】
また、一対の電源線に供給される直流電圧（以下、負荷用直流電圧とも呼ぶ）は、他の様々な負荷を駆動するためにも用いられることが一般的である。そのため、負荷用直流電圧は、それらの負荷の状態に応じて大きく変動する可能性がある。駆動回路が、このような変動の大きな負荷用直流電圧の供給を受けて動作する構成であると、その変動の影響によりトランジスタをオン駆動できなくなるおそれがあるとともに、トランジスタが故障する可能性がある。このため、通常、駆動回路は、負荷用直流電圧とは別系統の安定化された直流電圧（以下、駆動用直流電圧とも呼ぶ）の供給を受けて動作するようになっている。つまり、一対の電源線および駆動回路に供給される直流電圧は、それぞれ別系統になっていることが多い（例えば、特許文献１参照）。
【０００４】
上記構成の場合、トランジスタをオン駆動している期間に負荷用直流電圧が低下すると、次のような問題が生じる。すなわち、負荷用直流電圧が低下すると、トランジスタの主端子（例えばＭＯＳトランジスタの場合にはソース）の電圧も同様に低下する。また、このとき、駆動回路は、負荷用直流電圧とは別系統の駆動用直流電圧の供給を受けて通常通り動作し、駆動用直流電圧を基準に所定値だけ昇圧したオン駆動電圧をトランジスタのゲートに出力している。そのため、トランジスタのゲートの電圧が低下することはない。その結果、トランジスタのゲート・ソース間の電圧（電位差）が定常時よりも高くなる。ゲート・ソース間電圧が耐圧を超えて上昇すると、トランジスタが故障するおそれがある。
【０００５】
このような耐圧を超える電圧の印加に伴うトランジスタの故障を防止する方法は、従来から種々考案されている。例えば、特許文献１には、ハーフブリッジ回路を構成するトランジスタのゲート端子に対し、抵抗およびコンデンサからなるフィルタ回路（積分回路）を接続することにより、サージ電圧からトランジスタを保護する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−０４３９９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の技術は、数ｎｓ〜数百ｎｓオーダーのサージ電圧からトランジスタを保護する技術である。しかし、負荷用直流電圧は、このような比較的短い期間の変動だけでなく、比較的長い期間の変動が起こることも考えられる。例えば、負荷用直流電圧が車載のバッテリから供給される電圧である場合、クランキングの影響により、例えば数十ｍｓ〜数百ｍｓ程度の電圧変動が起こることがある。
【０００８】
特許文献１に記載の技術を用いて、このような長い期間の電圧変動が原因となって生じる過電圧の印加からトランジスタを保護するためには、フィルタ回路の時定数を大きくする必要がある。しかし、フィルタ回路の時定数を大きくすると通常時の動作速度が低下してしまうため、特許文献１に記載の技術を用いて上述した保護を実現することは難しい。
【０００９】
本発明は上記事情に鑑みてなされたものであり、その目的は、ハーフブリッジ回路の上アームを構成するＮチャネル型のスイッチング素子に対して耐圧を超える電圧が印加されることを防止することができる駆動回路を提供することにある。
【課題を解決するための手段】
【００１０】
請求項１に記載の手段は、負荷用直流電圧が供給される一対の電源線間に接続されたハーフブリッジ回路の上アームを構成するＮチャネル型のスイッチング素子を駆動する駆動回路である。その駆動回路は、安定化された駆動用直流電圧を昇圧して出力する昇圧回路および昇圧回路から出力される昇圧電圧をスイッチング素子のゲートに供給することによりスイッチング素子をオン駆動するオン駆動回路を備えている。この場合、昇圧回路は、一対の電源線の電圧を基準に設定される目標値に、昇圧電圧の検出値が一致するようにフィードバック制御を行う構成となっている。
【００１１】
このような構成によれば、スイッチング素子がオン駆動されている期間に負荷用直流電圧が大きく低下したとしても、スイッチング素子に対して過電圧が印加される問題は生じない。すなわち、負荷用直流電圧が低下すると、スイッチング素子の主端子の電圧が同様に低下する。しかし、上記構成では、負荷用直流電圧が供給される一対の電源線の電圧が変化した場合、その変化に合わせて昇圧電圧の目標値が同様に変化するようになっている。そのため、負荷用直流電圧が低下すると、昇圧回路のフィードバック制御により、負荷用直流電圧と同様に昇圧電圧（＝スイッチング素子のゲートの電圧）が低下する。
【００１２】
従って、負荷用直流電圧が低下したとしても、スイッチング素子のゲートおよび主端子の間の電圧（電位差）が定常時と同程度に維持される。すなわち、負荷用直流電圧が低下した場合でも、スイッチング素子のゲートおよび主端子間に対して過電圧が印加されることがなくなる。このように、本手段によれば、スイッチング素子がオン駆動されている期間に負荷用直流電圧が低下した場合でも、スイッチング素子のゲートおよび主端子間の電圧が耐圧を超えて上昇することがなくなるため、その故障を防止することができる。
【００１３】
なお、昇圧回路によるフィードバック制御の追従性が良好であれば、負荷用直流電圧の変化に伴って直ちに昇圧電圧も同様に変化するため、上述した効果が確実に得られることになる。しかし、昇圧回路によるフィードバック制御の追従性が良好ではないと、例えば負荷用直流電圧が急峻に変化した場合などには、上述した効果が確実に得られないことも考えられる。このような点を補うためには、請求項２に記載の手段を採用するとよい。
【００１４】
請求項２に記載の手段によれば、昇圧回路は、負荷用直流電圧が所定の判定値だけ低下すると、その出力端子の電圧を強制的に低下させる強制低下動作を実行する出力強制低下回路を備えている。このような構成によれば、負荷用直流電圧が判定値だけ低下すると、出力強制低下回路による強制低下動作が実行されて昇圧電圧が強制的に低下する。そのため、仮に昇圧回路によるフィードバック制御の追従性が良好ではない場合であっても、スイッチング素子のゲートおよび主端子間の電圧が耐圧を超えて上昇することを確実に防止できる。
【００１５】
請求項４に記載の手段によれば、一対の電源線のうち高電位側の電源線に対する電圧供給経路を開閉する開閉手段を備えている。開閉手段は、ハーフブリッジ回路の短絡保護を目的に設けられている。このような構成の場合、開閉手段が開状態（オフ）のとき、上記電圧供給経路が断たれているため、一対の電源線の電圧はゼロになっている。そのため、その電圧を基準に昇圧電圧の目標値が設定されると、昇圧回路から出力される昇圧電圧は、スイッチング素子をオン可能な電圧よりも低くなり、最悪の場合には、開閉手段を閉状態にすることができなくなってしまう。
【００１６】
そこで、昇圧回路は、開閉手段が開状態のときには駆動用直流電圧または駆動用直流電圧に応じて同様に変化する電圧を基準に目標値を設定し、開閉手段が閉状態のときには一対の電源線の電圧を基準に目標値を設定する。このようにすれば、開閉手段の状態（上記電圧供給経路の形成状態）に関係なく、昇圧回路からスイッチング素子をオン可能な昇圧電圧が出力されるとともに、前述したようなスイッチング素子の保護を行うことができる。
【００１７】
請求項５に記載の手段によれば、開閉手段が開状態のときに駆動用直流電圧により一対の電源線の間に接続されたコンデンサを充電するプリチャージ回路を備えている。上記コンデンサは、ハーフブリッジ回路に供給される電圧を平滑化することを目的に設けられている。プリチャージ回路は、開閉手段を閉状態にした際におけるコンデンサに対する突入電流を防止するため、開閉手段が開状態の期間にコンデンサに対して事前に電荷を充電する。
【００１８】
このような構成の場合、開閉手段が開状態のとき、一対の電源線の電圧は、駆動用直流電圧と同程度になっている。そこで、昇圧回路は、開閉手段の状態にかかわらず一対の電源線の電圧を基準に目標値を設定する。このようにすれば、開閉手段の状態（上記電圧供給経路の形成状態）に関係なく、昇圧回路からスイッチング素子をオン可能な昇圧電圧が出力されるとともに、前述したようなスイッチング素子の保護を行うことができる。
【図面の簡単な説明】
【００１９】
【図１】第１の実施形態を示すもので、モータ駆動システムの構成を示す図
【図２】駆動部の具体的な構成の一例を示す図
【図３】昇圧回路における各信号および昇圧電圧を示すタイミングチャート
【図４】各部の電圧波形を示すタイミングチャート
【図５】第２の実施形態を示す図２相当図
【図６】各部の電圧波形および信号波形を示すタイミングチャート（その１）
【図７】各部の電圧波形および信号波形を示すタイミングチャート（その２）
【図８】第３の実施形態を示す図１相当図
【図９】昇圧電圧と、その目標値の基準となる電圧の波形とを示す図（その１）
【図１０】昇圧電圧と、その目標値の基準となる電圧の波形とを示す図（その２）
【図１１】第４の実施形態を示す図１相当図
【図１２】プリチャージ回路の具体的な構成の一例を示す図
【図１３】図９相当図
【図１４】第５の実施形態を示す図１相当図
【発明を実施するための形態】
【００２０】
以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１の実施形態）
以下、本発明の第１の実施形態について図１〜図４を参照して説明する。
図１に示すモータ駆動システム１は、例えば自動車などの車両に搭載されるＥＣＵにおいて用いられる。モータ駆動システム１は、車載のバッテリ２から一対の電源線３、４に供給される直流電圧Ｖａ（負荷用直流電圧に相当）を三相の交流電圧に変換してモータ５に供給することで、モータ５を駆動する。この場合、直流電圧Ｖａは、定常値が１２Ｖ程度になっている。しかし、直流電圧Ｖａは、自動車におけるアイドリングストップから復帰する際に生じるクランキングなどの影響により、６Ｖ程度まで低下する可能性がある。
【００２１】
モータ駆動システム１は、主回路部６および駆動部７を備えている。主回路部６は、電源線３、４間に接続された３つのハーフブリッジ回路８〜１０およびコンデンサ１１を備えている。ハーフブリッジ回路８〜１０を構成する６つのトランジスタＴ１〜Ｔ６は、いずれもＮチャネル型のＭＯＳトランジスタである。なお、図示は省略するが、トランジスタＴ１〜Ｔ６には、それぞれ還流ダイオードが接続されている。ハーフブリッジ回路８〜１０の出力端子となるノードＮ１〜Ｎ３は、それぞれモータ５の各端子に接続されている。コンデンサ１１は、電源線３、４間の電圧を平滑化することを目的として設けられている。
【００２２】
駆動部７は、昇圧回路１２およびゲート駆動回路１３、１４を備えている。なお、本実施形態では、昇圧回路１２およびゲート駆動回路１３により、上アーム側のトランジスタＴ１〜Ｔ３（スイッチング素子に相当）を駆動する駆動回路１５が構成されている。昇圧回路１２には、直流電圧Ｖａと、その直流電圧Ｖａとは別系統の直流電源１６から出力される安定化された直流電圧Ｖｂ（駆動用直流電圧に相当）とが入力されている。この場合、直流電圧Ｖｂの値は、直流電圧Ｖａの定常値と同じになっている。昇圧回路１２は、直流電圧Ｖｂを昇圧した昇圧電圧ＶRGをゲート駆動回路１３に出力する。
【００２３】
詳細は後述するが、昇圧回路１２は、昇圧電圧ＶRGの検出値が所望の目標値Ｖｒに一致するように、フィードバック制御する構成となっている。目標値Ｖｒは、直流電圧Ｖａを基準に設定されるものであり、下記（１）式により表すことができる。ただし、αは、昇圧量を定めるための所定値であり、例えば１５Ｖである。なお、所定値αは、トランジスタＴ１のゲート閾値電圧よりも高い値であればよく、各種の仕様に応じて適宜変更すればよい。
Ｖｒ＝Ｖａ＋α            …（１）
【００２４】
ゲート駆動回路１３は、ハーフブリッジ回路８〜１０の上アームを構成するトランジスタＴ１〜Ｔ３を駆動する。ゲート駆動回路１３は、図示しない制御部から与えられる制御信号に基づいて、トランジスタＴ１〜Ｔ３をオン駆動またはオフ駆動するための駆動電圧を、それらのゲートに出力する。なお、以下では、トランジスタＴ１を駆動する部分を例にしてゲート駆動回路１３に関する説明を行うが、トランジスタＴ２およびＴ３を駆動する部分についても同様である。
【００２５】
ゲート駆動回路１３は、オフ駆動を指令する制御信号が与えられると、トランジスタＴ１のゲートに対し、そのソースの電圧以下の電圧（オフ駆動電圧）を与え、トランジスタＴ１をオフ駆動する。また、ゲート駆動回路１３は、オン駆動を指令する制御信号が与えられると、トランジスタＴ１のゲートに対し、直流電圧Ｖａより高い電圧（オン駆動電圧＝昇圧電圧ＶRG）を与え、トランジスタＴ１をオン駆動する。なお、Ｎチャネル型のトランジスタＴ１をオン駆動するためには、そのゲートに、そのソース電圧よりもゲート閾値電圧以上高い電圧を与え続ける必要がある。この場合、昇圧電圧ＶRGは、上記（１）式に示すように、直流電圧Ｖａよりもゲート閾値電圧以上高い電圧となる。そのため、トランジスタＴ１をオン駆動することが可能となっている。
【００２６】
ゲート駆動回路１４は、ハーフブリッジ回路８〜１０の下アームを構成するトランジスタＴ４〜Ｔ６を駆動する。ゲート駆動回路１４は、図示しない制御部から与えられる制御信号に基づいて、トランジスタＴ４〜Ｔ６をオン駆動またはオフ駆動するための駆動電圧を、それらのゲートに出力する。なお、以下では、トランジスタＴ４を駆動する部分を例にしてゲート駆動回路１４に関する説明を行うが、トランジスタＴ５およびＴ６を駆動する部分についても同様である。
【００２７】
ゲート駆動回路１４は、オフ駆動を指令する制御信号が与えられると、トランジスタＴ４のゲートに対し、そのソースの電圧以下の電圧（オフ駆動電圧）を与え、トランジスタＴ４をオフ駆動する。また、ゲート駆動回路１４は、オン駆動を指令する制御信号が与えられると、トランジスタＴ４のゲートに対し、ソース電圧よりもゲート閾値電圧以上高い電圧（オン駆動電圧＝直流電圧Ｖｂ）を与え、トランジスタＴ４をオン駆動する。
【００２８】
図２は、駆動部７の具体的な構成の一例について示している。なお、図２では、駆動部７の構成のうちハーフブリッジ回路９、１０を駆動するための構成については、図示を省略しているが、図示したハーフブリッジ回路８を駆動するための構成と同様の構成になっている。図２に示すように、昇圧回路１２は、チャージポンプ主回路１７、制御回路１８、抵抗１９、電流源２０およびコンパレータ２１を備えている。
【００２９】
チャージポンプ主回路１７は、ダイオードＤ１〜Ｄ３、コンデンサＣ１、Ｃ２および電位切替回路２２、２３により構成される。ダイオードＤ１〜Ｄ３は、直流電源１６の高電位側の出力端子と、昇圧回路１２の出力端子との間に、直流電源１６側をアノードとして直列接続されている。ダイオードＤ１およびＤ２の相互接続点にはコンデンサＣ１の一方の端子が接続され、ダイオードＤ２およびＤ３の相互接続点にはコンデンサＣ２の一方の端子が接続されている。コンデンサＣ１の他方の端子は、電位切替回路２２の出力端子に接続されている。コンデンサＣ２の他方の端子は、電位切替回路２３の出力端子に接続されている。
【００３０】
電位切替回路２２は、制御回路１８から与えられる制御信号Ｓａに基づいて、コンデンサＣ１の他方の端子電位を切り替える。具体的には、電位切替回路２２は、Ｌレベルの制御信号Ｓａが与えられるとコンデンサＣ１の他方の端子を電源線４に接続し、その端子電位を０Ｖにする。また、電位切替回路２２は、Ｈレベルの制御信号Ｓａが与えられると、コンデンサＣ１の他方の端子を直流電源１６の高電位側の出力端子に接続し、その端子電位を直流電圧Ｖｂにする。電位切替回路２３は、制御回路１８から与えられる制御信号Ｓｂに基づいて、コンデンサＣ２の他方の端子電位を切り替える。電位切替回路２３の動作は、電位切替回路２２の動作と同様であるため、その説明を省略する。
【００３１】
このような構成によれば、コンデンサＣ１およびＣ２の他方の端子の電位が所定周期で交互に切り替えられることにより、入力された直流電圧Ｖｂを昇圧した昇圧電圧ＶRGを出力する昇圧動作が実行される。また、コンデンサＣ１およびＣ２のそれぞれの他方の端子の電位が固定されると、上記昇圧動作の実行が停止されることになる。なお、本実施形態では、上記各端子の電位を０Ｖに固定することにより、昇圧動作の実行を停止するようになっている。
【００３２】
昇圧回路１２の出力端子および電源線４の間には、抵抗１９および電流源２０が直列接続されている。電流源２０は、昇圧回路１２の出力端子から電源線４に向けて一定の電流Ｉａを出力する。抵抗１９および電流源２０の相互接続点の電圧は、コンパレータ２１の非反転入力端子に与えられている。コンパレータ２１の反転入力端子には、直流電圧Ｖａが与えられている。コンパレータ２１の出力信号Ｓｃは、制御回路１８に与えられている。
【００３３】
このような構成によれば、コンパレータ２１の出力信号Ｓｃは、直流電圧Ｖａおよび昇圧電圧ＶRGが下記（２）式の関係を満たす期間にはＬレベルになり、満たさない期間にはＨレベルになる。ただし、抵抗１９の抵抗値をＲａとしている。
Ｖａ＋（Ｉａ×Ｒａ）＜ＶRG            …（２）
【００３４】
上記（２）式における「Ｉａ×Ｒａ」の項は、前述した昇圧回路１２の昇圧量である「α」に相当する。すなわち、図３のタイミングチャートに示すように、コンパレータ２１の出力信号Ｓｃは、直流電圧Ｖａに対してαを加えた目標値Ｖｒよりも昇圧電圧ＶRGが高い場合にはＬレベルになり、低い場合にはＨレベルになる。
【００３５】
制御回路１８は、コンパレータ２１の出力信号Ｓｃに基づいて、制御信号ＳａおよびＳｂを変化させる。具体的には、制御回路１８は、出力信号ＳｃがＬレベルである場合、制御信号ＳａおよびＳｂをＬレベルに固定する。これにより、チャージポンプ主回路１７による昇圧動作の実行が停止されるため、昇圧電圧ＶRGは漸減する（図３の時刻ｔ１〜ｔ２の期間など）。
【００３６】
また、制御回路１８は、出力信号ＳｃがＨレベルである場合、制御信号ＳａおよびＳｂを互いに反転したパルス状の信号とする。なお、この場合、制御信号ＳａおよびＳｂは、制御回路１８に与えられるクロック信号ＣＬＫを用いて生成され、クロック信号ＣＬＫに同期した信号となる。これにより、チャージポンプ主回路１７により昇圧動作が実行されるため、昇圧電圧ＶRGは漸増する（図３の時刻ｔ１以前の期間など）。
【００３７】
このように、昇圧回路１２は、昇圧電圧ＶRG（の検出値）が目標値Ｖｒ（＝Ｖａ＋α）よりも高い場合には昇圧動作の実行を停止し、低い場合には昇圧動作が実行されるようになっている。すなわち、昇圧回路１２は、出力する昇圧電圧ＶRGが目標値Ｖｒに一致するように、電圧フィードバック制御する構成となっている。
【００３８】
なお、図３に示すように、制御回路１８は、出力信号ＳｃがＨレベルからＬレベルに転じた後、クロック信号ＣＬＫの１周期程度の期間は制御信号Ｓａをパルス状に維持している。これにより、コンデンサＣ２の充電が行われるため、次に昇圧動作が開始される際の応答性が向上する。
【００３９】
ゲート駆動回路１３は、ハーフブリッジ回路８の上アーム側のトランジスタＴ１を駆動するための構成として、ハイサイドドライバ２４、ゲート抵抗２５およびツェナーダイオード２６を備えている。ゲート抵抗２５は、ハイサイドドライバ２４の出力端子およびトランジスタＴ１のゲートの間に設けられている。ツェナーダイオード２６は、トランジスタＴ１のゲート・ソース間に、ソース側をアノードとして設けられている。
【００４０】
ゲート駆動回路１４は、ハーフブリッジ回路８の下アーム側のトランジスタＴ２を駆動するための構成として、ロウサイドドライバ２７、ゲート抵抗２８およびツェナーダイオード２９を備えている。ゲート抵抗２８は、ロウサイドドライバ２７の出力端子およびトランジスタＴ２のゲートの間に設けられている。ツェナーダイオード２９は、トランジスタＴ２のゲート・ソース間に、ソース側をアノードとして設けられている。
【００４１】
ツェナーダイオード２６、２９は、トランジスタＴ１、Ｔ２の端子などにノイズが重畳した場合におけるゲート・ソース間電圧の上昇による故障を防ぐために設けられている。この場合、ツェナーダイオード２６、２９には、継続的に大きな電流が流れることはない。従って、ツェナーダイオード２６、２９としては、比較的サイズの小さいものが用いられている。
【００４２】
上記構成によれば、トランジスタＴ１がオン駆動されている期間に直流電圧Ｖａが大きく低下したとしても、トランジスタＴ１のゲート・ソース間に対して過電圧が印加される問題は生じない。すなわち、直流電圧Ｖａが低下すると、トランジスタＴ１のドレインおよびソースの電圧が同様に低下する。しかし、上記構成では、直流電圧Ｖａが変化すると、その変化に合わせて昇圧電圧ＶRGの目標値Ｖｒが同様に変化するようになっている。そのため、直流電圧Ｖａが低下すると、昇圧回路１２のフィードバック制御により、直流電圧Ｖａと同様に昇圧電圧ＶRG（＝トランジスタＴ１のゲートの電圧）が低下する（図４参照）。
【００４３】
従って、例えばクランキングなどの影響により、直流電圧Ｖａが大きく低下したとしても、トランジスタＴ１のゲート・ソース間電圧Ｖgsは、定常時と同程度の値（＝α）に維持される。すなわち、直流電圧Ｖａが低下した場合でも、トランジスタＴ１のゲートおよびソース間に対して過電圧が印加されることがなくなる。このように、本実施形態によれば、トランジスタＴ１がオン駆動されている期間に直流電圧Ｖａが低下した場合でも、トランジスタＴ１のゲート・ソース間電圧Ｖgsが耐圧を超えて上昇することがなくなるため、その故障を防止することができる。
【００４４】
なお、昇圧回路１２によるフィードバック制御の追従性が良好であれば、直流電圧Ｖａの変化に伴って直ちに昇圧電圧ＶRGも同様に変化するため、上述した効果が確実に得られることになる。しかし、昇圧回路１２によるフィードバック制御の追従性が良好ではないと、例えば直流電圧Ｖａが急峻に変化した場合などには、図４に破線で示すように、直流電圧Ｖａの変化に比べて昇圧電圧ＶRGの変化が小さくなる。その結果、トランジスタＴ１のゲート・ソース間電圧ＶgsがトランジスタＴ１のＶgs耐圧を超えると、トランジスタＴ１またはツェナーダイオード２６が破壊に至るような故障が生じる可能性がある。このような点を補うためには、後述する第２の実施形態の構成を採用するとよい。
【００４５】
（第２の実施形態）
以下、第１の実施形態に対し、昇圧回路の具体的な構成を変更した第２の実施形態について図５〜図７を参照して説明する。
図５に示すように、本実施形態の昇圧回路３１は、昇圧回路１２が備える構成に加え、クランキング検出回路３２および出力強制低下回路３３を備えている。クランキング検出回路３２は、直流電圧Ｖａの低下に基づいてクランキングの発生を検出する。具体的には、クランキング検出回路３２は、直流電圧Ｖａが所定の判定値βだけ低下すると、クランキングが発生したことを示す信号（後述するＨレベルの出力信号Ｓｄ）を制御回路１８に出力する。
【００４６】
クランキング検出回路３２は、抵抗３４、電流源３５およびコンパレータ３６を備えている。抵抗３４および電流源３５は、直流電源１６の高電位側出力端子および電源線４の間に直列接続されている。電流源３５は、直流電源１６の高電位側出力端子から電源線４に向けて一定の電流Ｉｂを出力する。抵抗３４および電流源３５の相互接続点の電圧は、コンパレータ３６の非反転入力端子に与えられている。コンパレータ３６の反転入力端子には、直流電圧Ｖａが与えられている。コンパレータ３６の出力信号Ｓｄは、制御回路１８に与えられている。
【００４７】
このような構成によれば、コンパレータ３６の出力信号Ｓｄは、直流電圧ＶａおよびＶｂが下記（３）式の関係を満たす期間にはＬレベルになり、満たさない期間にはＨレベルになる。ただし、抵抗３４の抵抗値をＲｂとしている。
Ｖｂ−（Ｉｂ×Ｒｂ）＜Ｖａ            …（３）
【００４８】
上記（３）式における「Ｉｂ×Ｒｂ」の項は、前述した判定値βに相当する。すなわち、図６のタイミングチャートに示すように、コンパレータ３６の出力信号Ｓｄは、クランキングが発生していない期間にはＬレベルになり、クランキングが発生している期間にはＨレベルになる。
【００４９】
出力強制低下回路３３は、抵抗３７およびＮチャネル型のＭＯＳトランジスタであるトランジスタ３８を備えている。抵抗３７およびトランジスタ３８は、昇圧回路３１の出力端子および電源線４の間に直列接続されている。トランジスタ３８のゲートには、制御回路１８から出力される駆動信号Ｓｅが与えられている。制御回路１８は、クランキング検出回路３２から与えられる出力信号Ｓｄに基づいて、次の２つのパターンのうち、いずれかのパターンでもってトランジスタ３８の駆動を制御する。
【００５０】
（１）第１パターン（図６参照）
制御回路１８は、出力信号ＳｄがＬレベル（クランキング非発生）からＨレベル（クランキング発生）に転じると、駆動信号ＳｅをＨレベルにする（図６の時刻ｔａ）。これにより、トランジスタ３８がオンし、昇圧回路３１の出力端子および電源線４間に抵抗３７が接続された状態となる。つまり、昇圧回路３１の負荷が一時的に増加した状態となり、昇圧電圧ＶRGが強制的に低下する（強制低下動作）。
【００５１】
そして、制御回路１８は、駆動信号ＳｅをＨレベルにしてから一定期間が経過すると、駆動信号ＳｅをＬレベルにする（図６の時刻ｔｂ）。これにより、トランジスタ３８がオフし、昇圧回路３１の負荷が増加した状態が解消される。そのため、昇圧電圧ＶRGは、昇圧回路３１におけるフィードバック制御により、目標値Ｖｒに向けて上昇する。なお、このとき、昇圧電圧ＶRGが増減を繰り返しながら上昇しているのは、目標値Ｖｒがクランキングにより増減を繰り返す直流電圧Ｖａを基準として設定されているためである。
【００５２】
（２）第２パターン（図７参照）
第２パターンにおいても、最初に強制低下動作が開始される時点（図７の時刻ｔａ）までは、第１パターンと同様の動作が行われる。その後、制御回路１８は、出力信号Ｓｄが再びＬレベルに転じるまでの期間（図７の時刻ｔａ〜ｔｃの期間）、オン／オフを交互に繰り返すようにトランジスタ３８の駆動を制御する。なお、この場合、駆動信号Ｓｅは、出力信号ＳｃがＬレベルであり且つ出力信号ＳｄがＨレベルであるという条件を満たすときにＨレベルに設定されるとともに、上記条件を満たさないときにＬレベルに設定される。つまり、この場合、出力強制低下回路３３は、直流電圧Ｖａが判定値βだけ低下すると、昇圧電圧ＶRGがクランキングにより増減を繰り返す直流電圧Ｖａを基準として設定される目標値Ｖｒ（所定の下限値に相当）以上となるように、強制低下動作の実行および停止を繰り返すことになる。
【００５３】
以上説明したように、本実施形態の昇圧回路３１は、直流電圧Ｖａが所定の判定値βだけ低下すると、その出力端子の電圧（昇圧電圧ＶRG）を強制的に低下させる強制低下動作を実行する出力強制低下回路３３を備えている。このような構成によれば、直流電圧Ｖａが判定値βだけ低下すると、出力強制低下回路３３による強制低下動作が実行されて昇圧電圧ＶRGが強制的に低下する。そのため、仮に昇圧回路３１によるフィードバック制御の追従性が良好ではない場合であっても、トランジスタＴ１のゲート・ソース間電圧Ｖgsが耐圧を超えて上昇することを確実に防止できる。
【００５４】
（第３の実施形態）
以下、本発明の第３の実施形態について図８〜図１０を参照して説明する。
図８に示すモータ駆動システム４１は、図１に示したモータ駆動システム１に対し、駆動部７に代えて駆動部４２を備えている。駆動部４２は、駆動部７が備える構成に加え、開閉手段４３および基準電圧切替回路４４を備えている。なお、本実施形態では、昇圧回路１２、ゲート駆動回路１３、開閉手段４３および基準電圧切替回路４４により、駆動回路４５が構成されている。
【００５５】
開閉手段４３は、バッテリ２の高電位側の出力端子から電源線３へと至る電圧供給経路を開閉するものであり、ハーフブリッジ回路８〜１０の短絡保護を目的として設けられている。従って、開閉手段４３は、定常時には上記電圧供給経路を閉じ（閉状態）、モータ駆動システム４１の起動前または短絡などの異常が生じた異常時には上記電圧供給経路を開く（開状態）。
【００５６】
開閉手段４３は、トランジスタＴ４１、Ｔ４２およびゲート駆動回路４６、４７を備えている。トランジスタＴ４１、Ｔ４２は、いずれもＮチャネル型のＭＯＳトランジスタである。なお、トランジスタＴ４１、Ｔ４２には、ソース側をアノードとした寄生ダイオードが形成されている。トランジスタＴ４１のドレインはバッテリ２の高電位側出力端子に接続されており、トランジスタＴ４２のドレインは電源線３に接続されている。トランジスタＴ４１、Ｔ４２の各ソースは、共通接続されている。
【００５７】
ゲート駆動回路４６、４７は、それぞれトランジスタＴ４１、Ｔ４２を駆動する。ゲート駆動回路４６、４７は、図示しない制御部から与えられる制御信号に基づいて、トランジスタＴ４１、Ｔ４２をオン駆動またはオフ駆動する駆動電圧を、そのゲートに出力する。なお、ゲート駆動回路４６、４７によるトランジスタＴ４１、Ｔ４２の駆動に関する動作は、前述したゲート駆動回路１３と同様であるため、説明を省略する。
【００５８】
このような構成によれば、ハーフブリッジ回路８〜１０、モータ５などにおいて何らかの異常（故障）が生じた場合でも、短絡電流の発生を防止することができる。すなわち、異常発生時、トランジスタＴ４１をオフすれば、その寄生ダイオードの整流作用により順方向の過電流の発生が防止され、トランジスタＴ４２をオフすれば、その寄生ダイオードの整流作用により逆方向の過電流の発生が防止される。
【００５９】
基準電圧切替回路４４には、直流電圧Ｖｂおよび電源線３の電圧ＶＨが入力されている。基準電圧切替回路４４は、開閉手段４３の開閉状態に基づいて、各入力電圧のうち、いずれかを出力する。具体的には、基準電圧切替回路４４は、開閉手段４３が開状態（トランジスタＴ４１、Ｔ４２がオフ）のときには直流電圧Ｖｂを出力し、閉状態（トランジスタＴ４１、Ｔ４２がオン）のときには電圧ＶＨを出力する。
【００６０】
この場合、昇圧回路１２には、直流電圧Ｖａに代えて、基準電圧切替回路４４の出力電圧が与えられる。従って、昇圧回路１２は、開閉手段４３が開状態のときには直流電圧Ｖｂを基準に目標値Ｖｒを設定する。この場合、目標値Ｖｒは、下記（４）式により表すことができる。
Ｖｒ＝Ｖｂ＋α            …（４）
【００６１】
また、昇圧回路１２は、開閉手段４３が閉状態のときには電源線３の電圧ＶＨを基準に目標値Ｖｒを設定する。この場合、目標値Ｖｒは、下記（５）式により表すことができる。
Ｖｒ＝ＶＨ＋α            …（５）
【００６２】
本実施形態では、ハーフブリッジ回路８〜１０の短絡保護を目的として、バッテリ２から電源線３へと至る電圧供給経路を開閉する開閉手段４３が設けられている。このような構成の場合、昇圧回路１２は、リーク防止の観点から、直流電圧Ｖａを基準に目標値Ｖｒを設定することは難しい。そこで、電源線３の電圧ＶＨを基準として目標値Ｖｒを設定するように変更する、ということが考えられる。しかし、この場合、次のような問題が生じる。すなわち、開閉手段４３は、モータ駆動システム４１の起動時には開状態（トランジスタＴ４１、Ｔ４２がオフ）となっている。つまり、起動時には上記電圧供給経路が断たれているため、電源線３の電圧ＶＨはゼロになっている。
【００６３】
従って、昇圧回路１２が起動時に電圧ＶＨを基準に昇圧電圧ＶRGの目標値Ｖｒを設定すると、図９に示すように、昇圧回路１２から出力される昇圧電圧ＶRGが、所望する値（例えば直流電圧Ｖａの定常値である１２Ｖに対し所定値である１５Ｖを加えた電圧値＝２７Ｖ）よりも低くなる。そのため、この場合、昇圧電圧ＶRGが、ハイサイド側のトランジスタＴ１〜Ｔ３およびトランジスタＴ４１、Ｔ４２をオン可能な電圧よりも低くなる可能性がある。
【００６４】
そこで、本実施形態では、昇圧回路１２は、開閉手段４３が開状態（トランジスタＴ４１、Ｔ４２がオフ）のときには直流電圧Ｖｂを基準に目標値Ｖｒを設定するようにした。そのため、図１０に示すように、起動時に昇圧回路１２から出力される昇圧電圧ＶRGが、所望する値となる。また、本実施形態では、昇圧回路１２は、開閉手段４３が閉状態（トランジスタＴ４１、Ｔ４２がオン）のときには電源線３の電圧ＶＨを基準に目標値Ｖｒを設定するようにした。そのため、図１０に示すように、定常時に昇圧回路１２から出力される昇圧電圧ＶRGが所望する値となる。
【００６５】
また、このとき、クランキングなどの影響により直流電圧Ｖａが低下したとしても、直流電圧Ｖａと同様に電圧ＶＨ、ひいては目標値Ｖｒが低下する。従って、上記各実施形態と同様、トランジスタＴ１〜Ｔ３のゲート・ソース間電圧Ｖgsが耐圧を超えて上昇することを防止できる。このように、本実施形態によれば、開閉手段４３の状態（上記電圧供給経路の形成状態）に関係なく、昇圧回路１２からトランジスタＴ１〜Ｔ３およびＴ４１、Ｔ４２を確実にオン可能な昇圧電圧ＶRGが出力されるとともに、上記各実施形態と同様の作用および効果が得られる。
【００６６】
（第４の実施形態）
以下、本発明の第４の実施形態について図１１〜図１３を参照して説明する。
図１１に示すモータ駆動システム５１は、図８に示したモータ駆動システム４１に対し、駆動部４２に代えて駆動部５２を備えている。駆動部５２は、駆動部４２に対し、基準電圧切替回路４４に代えてプリチャージ回路５３を備えている点が異なる。なお、本実施形態では、昇圧回路１２、ゲート駆動回路１３、開閉手段４３およびプリチャージ回路５３により、駆動回路５４が構成されている。
【００６７】
プリチャージ回路５３は、トランジスタＴ４１、Ｔ４２がオフのとき、つまり開閉手段４３が開状態であるとき、直流電圧Ｖｂによりコンデンサ１１を充電する。プリチャージ回路５３は、モータ駆動システム４１の起動時など、開閉手段４３が開状態から閉状態に転じる際におけるコンデンサ１１に対する突入電流を防止するために設けられている。
【００６８】
また、この場合、昇圧回路１２には、直流電圧Ｖａに代えて、プリチャージ回路５３の出力端子（＝電源線３）の電圧ＶPIGが与えられている。そして、昇圧回路１２は、電圧ＶPIGを基準に目標値Ｖｒを設定する。この場合、目標値Ｖｒは、下記（４）式により表すことができる。
Ｖｒ＝ＶPIG＋α            …（４）
【００６９】
図１２は、プリチャージ回路５３の具体的な構成の一例について示している。図１２に示すように、プリチャージ回路５３は、トランジスタＴ５１、Ｔ５２、電流源５５、抵抗Ｒ５１およびダイオードＤ５１を備えている。トランジスタＴ５１、Ｔ５２は、いずれもＰチャネル型のＭＯＳトランジスタであり、カレントミラー回路を構成するように接続されている。
【００７０】
トランジスタＴ５１、Ｔ５２の共通のソースは、プリチャージ回路５３の入力端子となり、直流電源１６の高電位側出力端子に接続される。トランジスタＴ５１のドレインは、電流源５５を介して電源線４に接続されている。電流源５５は、トランジスタＴ５１から電源線４に向けて一定の電流Ｉｃを流す。なお、電流Ｉｃの電流値は、プリチャージ回路５３による充電の速度など、各種の仕様に応じて適宜設定すればよい。トランジスタＴ５２のドレインは、抵抗Ｒ４１およびダイオードＤ４１を順方向に介して電源線３に接続さる。ダイオードＤ４１は、モータ５から電力が回生される際に流れる回生電流の逆流阻止用に設けられており、そのカソードがプリチャージ回路５３の出力端子となる。
【００７１】
バッテリ２から電源線３へと至る電圧供給経路を開閉する開閉手段４３を設けた場合、その開閉手段４３が開状態（トランジスタＴ４１、Ｔ４２がオフ）のとき、上記電圧供給経路が断たれているため、電源線３の電圧はゼロになる。しかし、本実施形態では、開閉手段４３が開状態のときに直流電圧Ｖｂによりコンデンサ１１を充電するプリチャージ回路５３が設けられている。そのため、開閉手段４３が開状態のとき、電源線３の電圧ＶPIGは、直流電圧Ｖｂより若干低いものの、概ね同程度の電圧値になっている（図１３参照）。なお、電圧ＶPIGおよび直流電圧Ｖｂの間に差が生じるのは、抵抗Ｒ５１における電圧降下およびダイオードＤ５１の順方向電圧などが原因である。
【００７２】
そこで、本実施形態では、昇圧回路１２は、開閉手段４３の状態にかかわらず電源線３の電圧ＶPIGを基準に目標値Ｖｒを設定している。そのため、図１３に示すように、起動時および定常時のいずれにおいても、昇圧回路１２から出力される昇圧電圧ＶRGが所望する値となる。また、定常時、クランキングなどの影響により直流電圧Ｖａが低下したとしても、直流電圧Ｖａと同様に電源線３の電圧ＶPIG、ひいては目標値Ｖｒが低下する。従って、上記各実施形態と同様、トランジスタＴ１〜Ｔ３のゲート・ソース間電圧Ｖgsが耐圧を超えて上昇することを防止できる。このように、本実施形態によれば、開閉手段４３の状態（上記電圧供給経路の形成状態）に関係なく、昇圧回路１２から上アーム側のトランジスタＴ１〜Ｔ３およびトランジスタＴ４１、Ｔ４２をオン可能な昇圧電圧ＶRGが出力されるとともに、上記各実施形態と同様の作用および効果が得られる。
【００７３】
（第５の実施形態）
以下、本発明の第５の実施形態について図１４を参照して説明する。
図１４に示すモータ駆動システム６１は、図１１に示したモータ駆動システム５１に対し、駆動部５２に代えて駆動部６２を備えている。駆動部６２は、駆動部５２に対し、直流電源１６に代えてＩＧ保持電源６３およびスイッチ６４を備えている点が異なる。
【００７４】
ＩＧ保持電源６３は、昇降圧動作を行うＤＣ／ＤＣコンバータである。ＩＧ保持電源６３には、スイッチ６４を介して直流電圧Ｖａが入力されている。ＩＧ保持電源６３は、直流電圧Ｖａを昇圧または降圧し、所望の目標値を持つ安定化された直流電圧Ｖｂ’（駆動用直流電圧に相当）を出力する。上記目標値は、直流電圧Ｖａの定常値である１２Ｖに設定されている。スイッチ６４は、システムの起動時にオフからオンに転じるように切替制御される。
【００７５】
ＩＧ保持電源６３は、次のようなことを目的として設けられている。すなわち、近年、自動車においてはアイドリングストップへの対応が進められている。そのため、自動車に搭載されるバッテリ２の直流電圧Ｖａは、アイドリングがストップされた状態から復帰する際、クランキングにより大きく変動（低下）する。このような変動の大きな直流電圧Ｖａの供給を受けて駆動部６２が動作する構成を採用すると、ハーフブリッジ回路８〜１０（トランジスタＴ１〜Ｔ６）を駆動できなくなるおそれがある。そこで、駆動部６２に対し、安定化された直流電圧Ｖｂ’を供給するため、ＩＧ保持電源６３が設けられている。
【００７６】
このように、本実施形態のモータ駆動システム６１は、昇圧回路１２、ゲート駆動回路１４およびプリチャージ回路５３に対し、直流電圧Ｖｂに代えてＩＧ保持電源６３から出力される直流電圧Ｖｂ’が入力されている点を除けば、第４の実施形態のモータ駆動システム５１と同様の構成である。しかも、直流電圧Ｖｂ’は、直流電圧Ｖｂと同様、安定化された電圧であり、その値も同一である。従って、本実施形態によれば、第５の実施形態と同様の作用および効果が得られる。
【００７７】
また、図示しないが、ＩＧ保持電源６３の出力する直流電圧Ｖｂ’は、例えばマイコンなどの制御系に対する電源電圧（例えば５Ｖ）を生成する電源回路にも供給されている。通常、マイコンには、リセット回路が設けられており、電源電圧が低下すると、マイコンがリセットされるようになっている。そのため、上記電源回路が直流電圧Ｖａの供給を受けて動作する構成であると、アイドリングストップから復帰する度に、クランキングの影響により電源電圧が低下してしまい、マイコンが誤ってリセットされるおそれがある。これに対し、本実施形態のように、上記電源回路がＩＧ保持電源６３により安定化された直流電圧Ｖｂ’の供給を受けて動作する構成である場合、上述したような問題の発生を抑制することができる。
【００７８】
（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、次のような変形または拡張が可能である。
昇圧回路の具体的な構成は、図２および図５に示した構成に限らずともよく、出力する昇圧電圧ＶRGをフィードバック制御する構成であれば適宜変更可能である。例えば、チャージポンプ主回路１７における段数（ダイオードおよびコンデンサの数）を変更してもよい。また、チャージポンプ回路を主体とした構成に代えて、例えば、昇圧型のスイッチング電源回路を主体とした構成としてもよい。
【００７９】
出力強制低下回路の具体的な構成は、図５に示した構成に限らずともよく、昇圧回路１２の出力端子の電圧を強制的に低下させる動作を実行可能な構成であれば適宜変更可能である。
開閉手段の具体的な構成は、図８、図１１および図１４に示した構成に限らずともよく、高電位側の電源線３に対する電圧供給経路を開閉する構成であれば適宜変更可能である。例えば、逆方向の過電流の発生を防止するためのトランジスタＴ４２を省略してもよい。
プリチャージ回路の具体的な構成は、図１２に示した構成に限らずともよく、直流電圧Ｖｂにより電源線３、４の間に接続されたコンデンサ１１を充電可能な構成であれば適宜変更可能である。
【００８０】
第３〜第５の実施形態について、昇圧回路１２に代えて昇圧回路３１を用いてもよい。
上記各実施形態では、三相のインバータ回路が備えるハーフブリッジ回路８〜１０の上アームを構成するトランジスタＴ１〜Ｔ３を駆動対象とした構成を例に説明したが、これに限らずともよい。本発明の駆動回路は、例えばＨブリッジ回路、同期整流型のチョッパ回路などが備えるハーフブリッジ回路など、種々の回路に採用されるハーフブリッジ回路の上アームを構成するＮチャネル型のスイッチング素子全般を駆動対象とすることができる。また、Ｎチャネル型のスイッチング素子としては、ＭＯＳトランジスタに限らず、例えばＩＧＢＴであってもよい。
【符号の説明】
【００８１】
図面中、３、４は電源線、８〜１０はハーフブリッジ回路、１１はコンデンサ、１２、３１は昇圧回路、１３はゲート駆動回路、１５、４５、５４は駆動回路、３３は出力強制低下回路、４３は開閉手段、５３はプリチャージ回路、Ｔ１〜Ｔ３はトランジスタ（スイッチング素子）を示す。
【図１】
2015089268.tif 000003
【図２】
2015089268.tif 000004
【図３】
2015089268.tif 000005
【図４】
2015089268.tif 000006
【図５】
2015089268.tif 000007
【図６】
2015089268.tif 000008
【図７】
2015089268.tif 000009
【図８】
2015089268.tif 000010
【図９】
2015089268.tif 000011
【図１０】
2015089268.tif 000012
【図１１】
2015089268.tif 000013
【図１２】
2015089268.tif 000014
【図１３】
2015089268.tif 000015
【図１４】
2015089268.tif 000016