(57)【要約】【課題】ブレークダウン電圧の低下や、オン抵抗の増大を招かず、しかも製造コストが低いＭＯＳ型半導体装置を提供すること。【解決手段】ｎ-ドリフト層１の表面層に選択的に配置されネットドーピング濃度がダブルウェル領域を有する形状を備えるｐベース領域１７と、ｐベース領域１７の表面層に選択的に配置されるｎ形第１領域６と、ｎ形第１領域６表面と前記ｎ-ドリフト層１表面に挟まれた前記ｐベース領域１７の表面にゲート絶縁膜９を介して被覆されるゲート電極８と、ｐベース領域１７に内包され底面が表面と平行であるｐ＋コンタクト領域２２と、ｎ形第１領域６表面とｐベース領域１７表面とに導電接触する金属電極１３を備えるＭＯＳ型半導体装置とする。【選択図】        図２
2015179869.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型ドリフト層と、
該ドリフト層の表面に選択的に配置され、前記ドリフト層とのｐｎ接合面が、前記ドリフト層の表面層から深さ方向に向かって深さが等しく且つ最も深い２つの凹状部と、該２つの凹状部に挟まれ且つ深さが該凹状部よりも浅い凸状部とを有するダブルウェル領域を少なくとも１つ備える第２導電型ベース層と、
該ベース領域の表面層に選択的に配置される第１導電型ソース層と、
前記ベース層に内包されるとともに該ベース層の表面層に選択的に配置され、前記ベース層より高不純物濃度で、前記ソース層より深く、前記ダブルウェル領域の凸状部の深さよりも浅く、さらに前記ソース層の直下に終端が位置する第２導電型コンタクト層と、
前記ソース層と前記ドリフト層に挟まれた前記ベース層の表面に、ゲート絶縁膜を介して設置されるゲート電極と、
前記ゲート電極を覆い、前記ソース層の表面上に側端が位置する層間絶縁膜と、
前記ソース層の表面と前記ベース層の中央部表面とに導電接触し、前記層間絶縁膜により前記ゲート電極と絶縁されているソース電極と、を備え、
前記ベース層のうち前記コンタクト層より深い所定深さにおいて、前記凸状部の前記表面層側上部のネットドーピング濃度が、前記２つの凹状部の前記表面層側上部のネットドーピング濃度よりも低いとともに、前記ゲート電極下部のネットドーピング濃度よりも高く、
前記ダブルウェル領域の最も深い凹状部の前記表面層側には、前記ソース電極と、該ソース電極と前記ソース層とが接する接触面と、前記ソース層の底面に接する前記コンタクト層と、が形成されており、
前記凹状部の上部であって、接触面下部の前記ソース層に接する前記コンタクト層の底面は、前記接触面と平行であることを特徴とするＭＯＳ型半導体装置。
【請求項２】
前記コンタクト層の表面は、前記ソース層の表面と同じ深さに位置することを特徴とする請求項１に記載のＭＯＳ型半導体装置。
【請求項３】
前記コンタクト層の表面と、前記コンタクト層の底面が、ともに深さ方向に窪みを有する形状を備え、
前記コンタクト層の表面は前記ソース層表面よりも深いことを特徴とする請求項１に記載のＭＯＳ型半導体装置。
【請求項４】
前記窪みは、前記凸状部の表面側に位置することを特徴とする請求項３に記載のＭＯＳ型半導体装置。
【請求項５】
前記ゲート電極下部の前記ドリフト層表面層であって、隣り合う前記ベース層の間に、前記ドリフト層よりも高不純物濃度の第１導電型低抵抗層を有し、
該低抵抗層の第１導電型不純物は前記ベース層内部に延在し、
該延在した第１導電型不純物は、前記ベース層の第２導電型不純物よりも低濃度であり、
前記ソース層よりも下部における前記延在した第１導電型不純物の濃度は、前記ベース層内の２つの前記ソース層に挟まれた部分における前記延在した第１導電型不純物の濃度よりも低いことを特徴とする請求項１〜４のいずれか一項に記載のＭＯＳ型半導体装置。
【請求項６】
前記層間絶縁膜の側端は、前記凹状部を前記ソース層の表面に投影させた位置よりもゲート電極側に位置することを特徴とする請求項１〜５のいずれか一項に記載のＭＯＳ型半導体装置。
【請求項７】
前記ＭＯＳ型半導体装置を製造する製造方法であって、
前記ドリフト層表面に選択的に酸化膜を形成する工程と、
該酸化膜から離間するように前記ドリフト層表面に選択的に前記ゲート電極を形成し、該ゲート電極と前記酸化膜との間に前記ドリフト層の表面を露出させた開口部を形成する工程と、
前記開口部から第２導電型不純物をイオン注入し、該注入させたボロンを熱拡散させることにより、前記酸化膜を挟んで隣り合う２つの前記開口部それぞれに対応して第２導電型のウェルが形成されるとともに、該ウェルが互いに重なって前記ダブルウェル領域を構成する前記ベース層を形成する工程と、
該ベース層が形成された後の前記開口部から第１導電型不純物をイオン注入して、前記ベース層の表面に前記ソース層を形成する工程と、
層間絶縁膜を堆積し、前記酸化膜とともに選択的にエッチングして前記ソース電極のコンタクト部を形成する工程と、
前記コンタクト部から第２導電型不純物をイオン注入し、前記コンタクト層を形成する工程と、を有し、
前記ゲート電極から前記酸化膜に向かう方向に沿った前記開口部の幅は、前記ダブルウェル領域の最も深い凹状部の深さよりも短いことを特徴とする請求項１〜６のいずれか一項に記載のＭＯＳ半導体装置の製造方法。
【請求項８】
前記層間絶縁膜の側端を、前記凹状部を前記ソース層の表面に投影させた位置よりもゲート電極側に位置させることを特徴とする請求項７に記載のＭＯＳ型半導体装置の製造方法。
【請求項９】
前記酸化膜がＬＯＣＯＳ酸化膜であり、
前記コンタクト部を形成する工程で前記ＬＯＣＯＳ膜を除去することで、前記ベース層表面に形成された２つのソース層に挟まれた表面に窪みを形成し、
前記コンタクト層を形成する工程で、前記窪みを含む表面に第２導電型不純物をイオン注入することを特徴とする請求項７または８に記載のＭＯＳ半導体装置の製造方法。
【請求項１０】
前記酸化膜を形成する工程後であって、前記開口部を形成する工程の前に、前記酸化膜をマスクにして第１導電型不純物をイオン注入し拡散させて、前記ドリフト層より高不純物濃度の第１導電型低抵抗層を形成することを特徴とする請求項７〜９のいずれか一項に記載のＭＯＳ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳＦＥＴ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などのＭＯＳ型半導体装置およびＭＯＳ型半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＭＯＳ型半導体素子である電力用ＭＯＳＦＥＴやＩＧＢＴは電圧制御できる素子として知られている。図９は、従来のＭＯＳＦＥＴの要部断面図である。基板となるｎ+ドレイン層２に隣接するｎ-ドリフト層１の表面層にｐベース領域１７を形成し、ｐベース領域１７の表面層には、ｎ+ソース領域６とｐ+コンタクト領域２２とが選択的に形成される。ｎ-ドリフト層１の表面とｎ+ソース領域６の表面とに挟まれるｐベース領域１７の表面層はチャネル形成領域７となる。このチャネル形成領域７の表面上にゲート電極８がゲート絶縁膜９を介して設けられている。ゲート電極８上には層間絶縁膜１０が形成され、その上を覆うソース電極１３との絶縁を保っている。またソース電極１３はｐ+コンタクト領域２２の表面とｎ+ソース領域６の表面とに共通に接触するように形成される。反対側のｎ+ドレイン層２の表面にはドレイン電極１２が形成される。
【０００３】
ｐベース領域１７とｎ-ドリフト層１とが接する接合面２０は、その周辺にあって有限の曲率半径部分と、通常は平坦な基底部分とからなる。しかし、図１３に示すように、接合面２０の基底部分が平坦でなく、ｐベース領域１７の中央部分で表面から接合面２０までの深さが最も深くなる曲率形状とすることもできる（特許文献１）。ｐベース領域１７形成の際のイオン注入領域幅が不純物イオンの飛程距離より大きいと基底は平坦になり、飛程距離より幅が小さいと基底が平坦では無くなる。さらに図９、図１３のように、ソース電極１３とのコンタクト性を良好にすることと、後述の寄生バイポーラトランジスタの影響を小さくするために、ｐベース領域１７の表面にはｎ+ソース領域６の直下にまで達するｐ+コンタクト領域２２が設けられることが多い。
【０００４】
前記図９に示す従来のＭＯＳＦＥＴのウエハプロセスを以下に説明する。ｎ+ドレイン層２となる高濃度ｎ型シリコン基板上にエピタキシャル成長で高抵抗層であるｎ-ドリフト層１を形成した半導体基板を用いて、ｎ-ドリフト層１上にゲート絶縁膜９を形成した後、ゲート電極８を形成するための多結晶シリコン層を堆積する。この多結晶シリコン層に、フォトリソグラフィにより多結晶シリコンからなるゲート電極８用パターンを形成し、その際に形成された開口部を通してゲート電極８をマスクにｐベース領域１７用のボロンイオン注入および熱拡散を行う。この開口部の中央に選択的に残した酸化膜あるいはフォトレジスト（図示せず）と前記ゲート電極８のパターンをマスクとして、ヒ素（Ａｓ）等のドナーをイオン注入してｎ+ソース領域６を形成する。前記開口部の中央の酸化膜マスクを除去した後、ｐ+コンタクト領域２２を形成する。ｎ+ソース領域６の表面とｐ+コンタクト領域２２の表面を除く、ゲート電極８を含む全面を層間絶縁膜１０で覆った後、フォトリソグラフィにて、後にソース電極１３とｎ+ソース領域６及びｐ+コンタクト領域２２を接続する部分を開口する。そしてｎ+ソース領域６の表面とｐ+コンタクト領域２２の表面に共通に接触し、ゲート電極８とは層間絶縁膜１０により絶縁されるソース電極１３を被着させる。反対側のｎ+ドレイン層２の表面にドレイン電極１２をよく知られた複数の金属膜で積層することにより、ＭＯＳＦＥＴの主要なウエハプロセスが完了する。なお、前記ｎ+ソース領域６及びｐ+コンタクト領域２２は、それぞれの形成の順番を逆にする場合もある。
【０００５】
このＭＯＳＦＥＴは、ソース電極１３に対して、ゲート電極８に正の電圧を印加すると、ゲート絶縁膜９の直下のチャネル形成領域７にチャネルが形成され、ｎ+ソース領域６から電子がチャネル形成領域７を通してｎ-ドリフト層１に注入され、導通状態となる。またゲート電極８をソース電極１３と同電位またはソース電極１３に対して負電位にバイアスすることで阻止状態となる、所謂、スイッチング素子としての働きをする。
【０００６】
図１０は従来のＩＧＢＴの要部断面図を示す。前述の図９のＭＯＳＦＥＴとの違いは、ｎ+ドレイン層２がｐ+コレクタ層１４となり、ｐ+コレクタ層１４とｎ-ドリフト層１との間にｎ+バッファ層１５が形成されている点である。このｎ-ドリフト層１とｎ+バッファ層１５はｐ+コレクタ層１４上にエピタキシャル成長で形成されると、その表面にＭＯＳ構造を形成するための半導体基板となる。この半導体基板上のｎ-ドリフト層１の表面層に前述のＭＯＳＦＥＴと同様の工程で各領域を形成する。ＭＯＳＦＥＴとの動作上の違いはｐ+コレクタ層１４から正孔の注入があり、ｎ-ドリフト層１が伝導度変調を起こし、低抵抗となる点である。
【０００７】
前記ＭＯＳＦＥＴやＩＧＢＴの製造工程で、ｎ+ソース領域６とｐベース領域１７はゲート電極８をマスクとして用いる、所謂、セルフアライン法で一般的に形成されるが、ｐベース領域１７をレジストマスクで形成し、ｎ+ソース領域６を多結晶シリコンをマスクとして使用する方法や、ｐベース領域１７、ｎ+ソース領域６をそれぞれフォトレジストマスクで形成する方法とすることもできる（特許文献１、３）。
【０００８】
類似のＭＯＳＦＥＴとして、誘導負荷回路でターンオフ時に寄生バイポーラトランジスタがオンすることによる素子破壊を防止するために、ｐ形チャネル拡散層（前述のｐベース領域１７）の中央部にｎウェルを形成する構造が記載されている（特許文献２）。この構造とすることにより、寄生バイポーラトランジスタのオンを防止することができることの記載がある。同様に、ｎウェルを形成せずに、ｐ型領域（前述のｐベース領域１７）が２つの凹状の基底部をもつ構造が記載されている（特許文献４、５）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−１４８５６６号公報
【特許文献２】特開平７−２３５６６８号公報
【特許文献３】特開２００９−２７７８３９号公報
【特許文献４】特開平６−１６３９０９号公報
【特許文献５】特開平８−２０４１７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記ＭＯＳＦＥＴやＩＧＢＴを、誘導性負荷に接続されたインバータ装置で使用した場合に、素子がターンオフする時点でしばしば破壊することがある。この破壊はつぎのようなメカニズムで起こる。図１１はＭＯＳＦＥＴの要部断面図と等価回路とを重ね合わせて示した図である。ＭＯＳＦＥＴはｎ+ソース領域６、ｐベース領域１７およびｎ-ドリフト層１からなる寄生バイポーラトランジスタ３０を内蔵している。誘導性負荷の下でＭＯＳＦＥＴをターンオフさせるとチャネル形成領域７は阻止状態となり、ｎ+ソース領域６からｎ-ドリフト層１への電子の注入がなくなり、ｎ-ドリフト層１に空乏層が拡がる。この際、ＭＯＳＦＥＴのドレイン・ソース間に印加される電圧はＭＯＳＦＥＴのブレークダウン電圧以上に上昇することがあり、誘導性負荷に蓄積されたエネルギーをＭＯＳＦＥＴ内で消費するためにアバランシェ電流が流れる。つまり、図１２に示すように、ｐベース領域１７の湾曲部がアバランシェ発生部分１６となり、ホール・電子対が生成される。そして前記の部分で発生したホールは、図１２の矢印にて示すようにアバランシェ電流３４となり、ｎ+ソース領域直下のｐベース領域１７を横方向に流れる。その際に、アバランシェ電流が増加すると、ｐベース領域１７内の横方向抵抗Ｒで生ずる電圧降下がｐベース領域１７とｎ+ソース領域６間のｐｎ接合の堰層電圧（０．７〜０．８Ｖ）より大きくなることがある。するとｎ+ソース領域６から電子の注入が生じて前記寄生バイポーラトランジスタ３０がターンオンし、局部的な電流集中が生じるので、素子が破壊する。この対策として、前述のｎ+ソース領域６直下の横方向の電流経路にｐ+コンタクト領域２２を配置することにより横方向抵抗Ｒを低減させて電圧降下を前記堰層電圧以下に減らす工夫をしている。しかし、前述のチャネル形成領域７の直下まで前記ｐ+コンタクト領域２２が達すると前記ゲート電極８に正の電圧を印加してもチャネルが形成されずスイッチング機能がなくなるため、許容誤差があることを前提に設計するとｐ+コンタクト領域２２はチャネル形成領域７からある程度離間させる必要がある。この結果、横方向抵抗Ｒを充分に低減できず、やはり前記寄生バイポーラトランジスタ３０がターンオンすることを充分には回避できず、素子が破壊する場合があったのである。
【００１１】
これに対し、図１４のＭＯＳＦＥＴ、図１５のＩＧＢＴの各要部断面図に示すように、ｐベース領域１７より深い第２のｐ+領域２１を形成して、第２のｐ+領域２１の基底部にアバランシェ電流を集中させることにより、寄生バイポーラトランジスタのターンオンを防ぐ方法もある。しかし、この構造では、ｐベース領域１７と第２のｐ+領域２１のｐｎ接合面が凸凹になることでブレークダウン電圧が下がるという別の問題が発生する。さらに第２のｐ+領域２１を深く拡散すると第２のｐ+領域２１の基底部とｎ+ドレイン層２間のｎ-ドリフト層１の厚さが薄くなることでも、ブレークダウン電圧が低下する問題も生じる。その一方、ｎ+ソース領域６からチャネル形成領域７を経て、ｎ-ドリフト層１に注入された電子がドレイン電極１２まで到達する経路は変わらない。しかし、定格電圧を維持させるためには、第２のｐ+領域２１をｐベース領域１７より深くした分、ｎ-ドリフト層１を厚くせねばならないで、オン抵抗が増加する。増加させる前のオン抵抗値を維持するためには、チップサイズを大きくせねばならず、チップ単価が増加するという経済上の問題もある。
【００１２】
また、図１３に示すように、ｐベース領域１７の基底部から平坦を無くして有限の曲率半径をもった基底形状にし、基底部の中心部で電界を集中させ、アバランシェ電流を中心部に集中させることにより寄生バイポーラトランジスタのオンを避ける方法もある。この場合、基底部を曲率形状にするためには、イオン注入する開口部の幅をｐベース領域１７の深さより狭くする必要がある。しかし、前記開口部の幅を狭くすると、開口部で接触するソース電極１３とのコンタクト面積の確保が困難となるので、現実には必要十分に開口部を狭くすることが難しく、基底部にアバランシェ電流を集中させることは難しい。
【００１３】
本発明は、以上説明した点に鑑みてなされたものであり、本発明の目的は、ブレークダウン電圧の低下や、オン抵抗の増大を招かず、しかも製造コストが低いＭＯＳ型半導体装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明は前記発明の目的を達成するために、
第１導電型ドリフト層と、
該ドリフト層の表面に選択的に配置され、前記ドリフト層とのｐｎ接合面が、前記ドリフト層の表面層から深さ方向に向かって深さが等しく且つ最も深い２つの凹状部と、該２つの凹状部に挟まれ且つ深さが該凹状部よりも浅い凸状部とを有するダブルウェル領域を少なくとも１つ備える第２導電型ベース層と、
該ベース領域の表面層に選択的に配置される第１導電型ソース層と、
前記ベース層に内包されるとともに該ベース層の表面層に選択的に配置され、前記ベース層より高不純物濃度で、前記ソース層より深く、前記ダブルウェル領域の凸状部の深さよりも浅く、さらに前記ソース層の直下に終端が位置する第２導電型コンタクト層と、
前記ソース層と前記ドリフト層に挟まれた前記ベース層の表面に、ゲート絶縁膜を介して設置されるゲート電極と、
前記ゲート電極を覆い、前記ソース層の表面上に側端が位置する層間絶縁膜と、
前記ソース層の表面と前記ベース層の中央部表面とに導電接触し、前記層間絶縁膜により前記ゲート電極と絶縁されているソース電極と、を備え、
前記ベース層のうち前記コンタクト層より深い所定深さにおいて、前記凸状部の前記表面層側上部のネットドーピング濃度が、前記２つの凹状部の前記表面層側上部のネットドーピング濃度よりも低いとともに、前記ゲート電極下部のネットドーピング濃度よりも高く、
前記ダブルウェル領域の最も深い凹状部の前記表面層側には、前記ソース電極と、該ソース電極と前記ソース層とが接する接触面と、前記ソース層の底面に接する前記コンタクト層と、が形成されており、
前記凹状部の上部であって、接触面下部の前記ソース層に接する前記コンタクト層の底面は、前記接触面と平行であるＭＯＳ型半導体装置とする。
【００１５】
また、本発明は、前記ＭＯＳ型半導体装置を製造する製造方法であって、
前記ドリフト層表面に選択的に酸化膜を形成する工程と、
該酸化膜から離間するように前記ドリフト層表面に選択的に前記ゲート電極を形成し、該ゲート電極と前記酸化膜との間に前記ドリフト層の表面を露出させた開口部を形成する工程と、
前記開口部から第２導電型不純物をイオン注入し、該注入させたボロンを熱拡散させることにより、前記酸化膜を挟んで隣り合う２つの前記開口部それぞれに対応して第２導電型のウェルが形成されるとともに、該ウェルが互いに重なって前記ダブルウェル領域を構成する前記ベース層を形成する工程と、
該ベース層が形成された後の前記開口部から第１導電型不純物をイオン注入して、前記ベース層の表面に前記ソース層を形成する工程と、
層間絶縁膜を堆積し、前記酸化膜とともに選択的にエッチングして前記ソース電極のコンタクト部を形成する工程と、
前記コンタクト部から第２導電型不純物をイオン注入し、前記コンタクト層を形成する工程と、を有し、
前記ゲート電極から前記酸化膜に向かう方向に沿った前記開口部の幅は、前記ダブルウェル領域の最も深い凹状部の深さよりも短いＭＯＳ半導体装置の製造方法とする。
【発明の効果】
【００１６】
本発明によれば、ブレークダウン電圧の低下や、オン抵抗の増大を招かず、しかも製造コストが低いＭＯＳ型半導体装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１にかかるＭＯＳＦＥＴのウエハプロセスを示す要部断面図である。
【図２】本発明の実施例１にかかるＭＯＳＦＥＴの要部断面図である。
【図３】本発明の実施例２にかかるウエハプロセスを示すＭＯＳＦＥＴの要部断面図である。
【図４】本発明の実施例２にかかるＭＯＳＦＥＴの要部断面図である。
【図５】本発明の実施例２にかかるＭＯＳＦＥＴの要部断面図である。
【図６】本発明の実施例３にかかるＩＧＢＴの要部断面図である。
【図７】図１、２または図３のＭＯＳＦＥＴにかかる正方形のセルパターンを有する半導体基板の要部平面図である。
【図８】図１、２または図３のＭＯＳＦＥＴにかかるストライプ状のセルパターンを有する半導体基板の要部平面図である。
【図９】従来のＭＯＳＦＥＴの要部断面図である。
【図１０】従来のＩＧＢＴの要部断面図である。
【図１１】従来のＭＯＳＦＥＴの等価回路と要部断面図との重ね合わせ図である。
【図１２】従来のＭＯＳＦＥＴのアバランシェ電流が流れる経路を示す要部断面図である。
【図１３】従来のＭＯＳＦＥＴの要部断面図である。
【図１４】従来のＭＯＳＦＥＴの要部断面図である。
【図１５】従来のＩＧＢＴの要部断面図である。
【図１６】本発明の実施例１にかかるＭＯＳＦＥＴの要部断面図である。
【図１７】本発明の実施例４にかかるＭＯＳＦＥＴの要部断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明のＭＯＳ型半導体装置にかかる実施例について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
【実施例１】
【００１９】
図１、図２は本発明の実施例１にかかるＭＯＳＦＥＴのウエハプロセスを示す要部断面図である。前述の従来のＭＯＳＦＥＴの説明の際に参照した図９と共通部分には同一の符号が付されている。図１は、ＭＯＳＦＥＴのウエハプロセスの、ゲート電極８上を含む全面を層間絶縁膜１０で覆うプロセスステップにおける要部断面図である。
【００２０】
ＭＯＳＦＥＴの場合で以下説明する。ｎ+ドレイン層２となる高濃度ｎ+シリコン基板上にエピタキシャル成長で高抵抗層であるｎ-ドリフト層１を堆積した半導体基板を用いて、後工程のｐベース領域１７の表面層に形成されるｎ+ソース領域の離間距離を幅とする酸化膜３１ａを形成する。酸化膜３１ａをマスクにしてリンなどのドナードーパントをｐベース領域１７の深さより浅く、ｐベース領域より１桁程度の低不純物濃度であってｎ-ドリフト層１よりは２桁程度高不純物濃度のｎ領域３２を形成する（図１（ａ））。なお、ｎ領域３２の横方向拡散部分は、図１（ａ）のように酸化膜３１ａの直下にてつながっていてもよいし、離れていてもよい。シリコン基板の表面にゲート絶縁膜９と、ゲート電極８となる多結晶シリコン層を積層する。多結晶シリコン層をパターニングしてゲート電極８を形成するとともに、ゲート電極８と前記酸化膜３１ａとの間に間隔を設け、ｐベース領域１７形成用の開口部とする。この開口部の幅は、基底部が平坦でないｐベース領域１７を形成するために、ｐベース領域１７の深さより開口部幅を狭くする。
【００２１】
前記開口部の間隔はｐベース領域１７の深さより狭いので、ｐベース領域１７は前記開口部の下方に曲率ピーク部を有する基底部を持つｐｎ接合面を得る。また、前記開口部はｐベース領域１７内で酸化膜３１ａの両側に形成されるので、図１に示す断面図ではｐベース領域１７内で２つの曲率ピーク部を備える（図１（ｂ））。この曲率ピーク部をウェル領域とし、２つのウェル領域を持つｐベース領域１７が形成されることとなる。さらに、図１６に示すように、ｐベース領域１７はｎ領域３２と重なる部分、特にｎ-ドリフト層１の表面に水平な方向においてゲート電極８の下部にあたるｐベース領域１７の端部では、アクセプタとドナーの濃度の補償が生じる。従って、ドナーが拡散されていない酸化膜３１ａ直下、すなわちｐベース領域１７の２つのウェル領域の間の部分におけるネットドーピング濃度線３５は、ｐベース領域１７とｎ領域３２が重なって濃度補償が生じている領域よりも、ネットドーピング濃度線３５の曲率が小さい分布となる。ここでネットドーピング濃度線とは、ドナー濃度からアクセプタ濃度を差し引いた正味の濃度が、ある一定の値を示す線のことである。つまり、ｐベース領域１７における２つのウェル領域の間の部分のネットドーピング濃度は、ｎ-ドリフト層１の表面に水平な方向において、ゲート電極８の下部にあたるｐベース領域１７の端部のネットドーピング濃度よりも、高くなる。
【００２２】
なお、ｎ領域３２が一様に形成されているか、あるいはｎ領域３２が形成されていない場合のいずれにおいても、２つのウェル領域に挟まれたｐベース領域１７のネットドーピング濃度は、２つのウェル領域が重なってさえいれば、ゲート電極８の下部にあたるｐベース領域１７の端部のネットドーピング濃度よりも高くなる。要は、前記のように酸化膜３１ａをマスクとしてｎ領域３２が拡散されない領域を形成すると、２つのウェル領域に挟まれたｐベース領域１７のネットドーピング濃度は、ゲート電極８の下部にあたるｐベース領域１７の端部のネットドーピング濃度よりも一層高くなる、ということである。
【００２３】
次に、ゲート電極８と酸化膜３１ａをマスクとして再度利用し、ヒ素（Ａｓ）等のドナーをイオン注入してｎ+ソース領域６を形成する。続いて、層間絶縁膜１０で全面を覆う。この層間絶縁膜１０を図２の断面図に示すように、フォトリソグラフィでゲート電極８上を除いてエッチングで除去し、同時に酸化膜３１ａも除去することにより、ソース電極１３と接触させるためのコンタクト窓４１を形成する。
【００２４】
このコンタクト窓４１から、ボロンをイオン注入してｐ+コンタクト領域２２を形成する。このとき、前記図１で示した酸化膜３１ａがエッチングされ除去された跡の表面はｐ+コンタクト領域２２となるが、さらに、ｎ+ソース領域６はｐ+コンタクト領域２２より不純物濃度が高いので、ｎ+ソース領域６のまま残る。しかし、ｐ+コンタクト領域２２の深さはｎ+ソース領域６より深いので、ｎ+ソース領域６の直下にはｐ+コンタクト領域２２が形成される。ｎ+ソース領域６の表面とｐ+コンタクト領域２２の表面に共通に接触し、ゲート電極８上では層間絶縁膜１０を介して覆うソース電極１３を被着させる。なお、ゲート電極８はチップ表面の図示しない別の場所に設けられているアルミニウムゲートパッド電極にコンタクト配線されている。前記ソース電極側の面とは反対側の面であるｎ+ドレイン層２の表面にドレイン電極１２を形成すると実施例１にかかる本発明のＭＯＳＦＥＴのウエハプロセスが完了する。
【００２５】
図７は図１、２のＭＯＳＦＥＴの表面ＭＯＳ構造のセルパターンが正方形の場合の平面図である。ウエハプロセスでは、ｐベース領域１７を形成するマスクとして、ゲート電極形成用の多結晶シリコン層に開けるコンタクト窓４１の形状を正方形のセル状にすることにより、図７のような表面ＭＯＳ構造のセルパターンが正方形のＭＯＳＦＥＴとなる。この正方形のセルパターンは、他のセル形状として長方形、六角形、三角形や円形などの形状とすることもできる。また図７に示すように、長方形、六角形、三角形などの角部は、丸く面取りされた曲率状であると、電圧印加時に電界強度がこの角部に集中することが、緩和されるので好ましい。
【００２６】
図８は図１、２のＭＯＳＦＥＴの表面ＭＯＳ構造のセルパターンがストライプ状のセルパターンの場合の平面図である。ウエハプロセスでは、図２におけるｐベース領域１７を形成するマスクとして、ゲート電極形成用の多結晶シリコン層に開けるコンタクト窓４１の形状をストライプ状にすることにより、図８に示すような、ｐ+コンタクト領域２２、ｎ+ソース領域６、チャネル形成領域７、ｎ-ドリフト層１などがストライプ状に平行に並ぶＭＯＳ構造のセルパターンとなる。なお、前述のように、ｐベース領域１７は２つの凹部状の基底部を得るが、ストライプ状の長手方向の端部については、図示しないが、ドーナツ状のように終端でつながっていているか、あるいはつながらずに帯状に終端してあってもよい。つまりｐベース領域１７は、その端部にて相互につながることで単一層を形成していてもよいし、個々のストライプ状もしくはセル形状のｐベース領域１７がそれぞれ分散配置されていても構わない。なお、単一層か、あるいは分散配置されたｐベース領域１７は、オフ状態において、いずれの場合も基本的にソース電極と同電位となる。
【００２７】
本発明にかかるＭＯＳＦＥＴでは、前述した構成にしたので、図２に示すように、ブレークダウン時のアバランシェ電流３４をｐベース領域１７の最も深いアバランシェ発生部分１６（破線の丸印）に集中させることができる。このアバランシェ発生部分１６の上方にはｐ+コンタクト領域２２があることと、２つのウェル領域が重なる部分のｐベース領域１７のネットドーピング濃度が、ゲート電極８の下部にあたるｐベース領域１７の端部のネットドーピング濃度よりも高くなることにより、アクセプタの濃度の減少が抑えられて低抵抗となるため、アバランシェ電流３４がよりいっそう中央部に流れ易くなっている。この結果、ｎ+ソース領域６直下のｐベース領域１７部分に流れ込む電流を抑制して、寄生バイポーラトランジスタがオン状態になることを阻止し、誘導性負荷でのターンオフで素子破壊が生じることを防止できる。
【００２８】
なお、実施例１では、ｐベース領域１７は２つのウェル領域を有する構成としたが、２つ以上のウェル領域を備えていても勿論構わない。例えば、３つのウェル領域を有するｐベース領域１７の構成とする。すると、アバランシェ発生領域は、３つのウェルの底部となる。この３つのウェルの底部のうち、真ん中のウェルで発生するアバランシェ電流は、静電ポテンシャルに従って直上のｐ+コンタクト領域に直接流入することが可能となる。それゆえ、ｎ+ソース領域６の直下を通るアバランシェ電流はほぼ皆無となる。このような２つ以上の複数のウェルを形成するには、図１に示すような酸化膜３１ａを複数設ければよい。
【実施例２】
【００２９】
図３、図４は本発明の実施例２にかかるＭＯＳＦＥＴの要部断面図である。図９と共通部分には同一の符号が付されている。図３は、ＭＯＳＦＥＴのウエハプロセスの、ゲート電極８上を含む全面を層間絶縁膜１０で覆うプロセスステップにおける要部断面図である。
【００３０】
最初に、ｎ+ドレイン層２上にエピタキシャル成長で高抵抗層であるｎ-ドリフト層１を形成した半導体基板を用意する。酸化膜を、実施例１と異なり、ＬＯＣＯＳプロセスを用いてＳｉ表面がくぼむように形成してＬＯＣＯＳ酸化膜３１ｂとした後、このＬＯＣＯＳ酸化膜３１ｂをマスクにしてリンなどのドナードーパントをｐベース領域１７の深さより浅く、ｐベース領域より１桁程度の低不純物濃度であってｎ-ドリフト層１よりは２桁程度高不純物濃度のｎ領域３２を形成する。そしてｎ-ドリフト層１上にゲート絶縁膜９と、ゲート電極８となる多結晶シリコン層を順次形成する。この多結晶シリコン層を、フォトリソグラフィにより前記ＬＯＣＯＳ酸化膜３１ｂを含むコンタクト窓４１として開口することによりゲート電極８を形成する。コンタクト窓４１の中心に、前記ＬＯＣＯＳ酸化膜３１ｂを残す。コンタクト窓４１中におけるＬＯＣＯＳ酸化膜３１ｂとゲート電極８との間の間隔は、次に形成しようとするｐベース領域１７深さの距離より小さい距離とする。
【００３１】
形成された前記ゲート電極８と前記ＬＯＣＯＳ酸化膜３１ｂをマスクとして、ｐベース領域１７形成用のボロンのイオン注入と熱拡散を行う。その結果、図３に示すように、ｐベース領域１７は開口部の下方に２つの凹部を有する凹凸状基底部の２つのウェル領域を備えた構造となり、この２つのウェル領域を持つｐｎ接合面２０を得る。さらに、ゲート電極８とＬＯＣＯＳ酸化膜３１ｂをマスクとして再度利用し、ヒ素（Ａｓ）等のドナーをイオン注入してｎ+ソース領域６を形成し、続いて、層間絶縁膜１０で全面を覆う（ここまで、図３）。そして図４の要部断面図に示すように、フォトリソグラフィによりこの層間絶縁膜１０をゲート電極８上を除いてエッチングで除去し、同時に酸化膜３１ａも除去することにより、ソース電極１３と接触させるためのコンタクト窓４１を形成する。このコンタクト窓４１の表面はＬＯＣＯＳ酸化膜３１ｂを除去した後に形成されるくぼみからなる酸化膜跡３６を有している。このコンタクト窓４１から、ボロンをイオン注入してｐ+コンタクト領域２２を形成する。この結果、ｐ+コンタクト領域２２の基底部は前記表面のくぼみの影響で、基底部の中央部３３が最も深い凹状の形状となり、その両側に凸状の湾曲部を持つ形状となっている。ｎ+ソース領域６の表面とｐ+コンタクト領域２２の表面に共通に接触し、ゲート電極８上では層間絶縁膜１０を介して覆うソース電極１３を形成する。なお、ゲート電極８はチップ表面の図示しない別の場所に設けられているアルミニウムゲートパッド電極にコンタクト配線されている。前記ソース電極側の面とは反対側の面であるｎ+ドレイン層２の表面にドレイン電極１２を形成すると実施例２にかかる本発明のＭＯＳＦＥＴのウエハプロセスが完了する。
【００３２】
前記ｐベース領域１７は、ｎ-ドリフト層１との間に、２つのウェル領域を備えた形状の接合面２０を有する。特に２つのウェル領域の底部は、ＬＯＣＯＳ酸化膜３１ｂを除去した酸化膜跡３６とゲート電極８の端部との中点の下部でその深さが最も深くなり、且つウェル領域の底部がアバランシェ発生部分１６となる。ｐ+コンタクト領域２２は図４に示すように、酸化膜跡３６の影響で、Ｓｉ表面がくぼんでいるため、ｐ+コンタクト領域２２の基底部の中央部３３付近を周囲より深い凹状部とし、且つその両側に凸状部を組合せた形に形成することができる。この凸状部があることで、凹状となるｐ+コンタクト領域２２の基底部の中央部３３を深さ方向に突き出すような形にできるので、図５に示すように、アバランシェ電流３４をｐ+コンタクト領域２２に集め易くなる。さらにｐ+コンタクト領域２２をこのような凹状部と凸状部を組合せた形状とすることで、中央部３３をｎ+ソース領域６から深さ方向に離すことができるので、空乏層のｎ+ソース領域６へのリーチスルーを効果的に抑えることができる。
【００３３】
以上の説明のように、実施例２にかかるＭＯＳＦＥＴのｐベース領域１７は、実施例１と同様に、電界集中が起き易いアバランシェ発生部分１６を備えている。さらに、ｐ+コンタクト領域２２の基底部分が平坦でなく、中央部３３に深い部分を有しているため、アバランシェ発生部分１６から流入した電流の多くは、図５の矢印に示すように、ｐ+コンタクト領域２２の中央部３３に向かい易くなり、バイポーラトランジスタ動作を実施例１よりもさらに抑制することができる。
【実施例３】
【００３４】
また、以上説明した表面側とは反対側のｎ-ドリフト層の表面層にｎ+バッファ層を介してｐ+コレクタ層を形成する構造、すなわちＩＧＢＴとすることもできる。またＩＧＢＴの場合は寄生バイポーラトランジスタの代わりに寄生サイリスタが内蔵されているが、ＭＯＳＦＥＴの場合の寄生バイポーラトランジスタと同様に、この寄生サイリスタがオン状態になることを阻止し、素子破壊を防止することができる。
【００３５】
以下、実施例３にかかるＩＧＢＴについて詳細に説明する。図６は本発明の実施例３にかかるＩＧＢＴの要部断面図である。前記図９と共通部分には同一の符号が付されている。コレクタ電極１２ａがｎ-ドリフト層１の他面に形成されたｎ+バッファ層１５を介してｐ+コレクタ層１４上に形成され点が前記図４のＭＯＳＦＥＴと異なっている。また、前記ｎ+ソース領域６はｎ+エミッタ領域６ａにソース電極１３はエミッタ電極１３ａに名称が変わる。図４と同じく、ｐベース領域１７は、ｎ-ドリフト層１との接合面２０が有限の曲率半径を有する形状を有するとともに、ＬＯＣＯＳ酸化膜を除去した酸化膜跡３６とゲート電極８の端部との中点付近で、表面から接合面２０までの深さが最も深く、ｐ+コンタクト領域２２の表面の中央部３３で表面から接合面２０までの深さが最も浅くなる凹凸形状が形成される。
【００３６】
ｐ+コンタクト領域２２表面の中央部３３でｐ+コンタクト領域２２の深さが最も深くなっている。従って、この部分のｎ-ドリフト層１の厚さが最も薄くなり、逆バイアス時に最初にアバランシェ現象を起こし易い。
【実施例４】
【００３７】
図１７を用いて、本発明の実施例４について説明する。実施例４は、図２に示す実施例１の構造から、ｎ領域３２を取り除いた構造である。このｎ領域３２を形成しない場合においても、２つの凹状のウェル領域を持つｐベース領域１７を形成することは可能である。なぜなら、ｎ領域がなくても、例えば図１に示している酸化膜３１ａとゲート電極８との間の開口部からボロンをイオン注入し熱拡散をすれば、２つの凹状のウェル領域を持つｐベース領域１７を形成することができるからである。それゆえ、アバランシェ発生部分１６を前記２つのウェル領域の基底部にシフトさせて、アバランシェ電流３４をｎ+ソース領域６の直下に通過させること無く、ソース電極１３に流すことができる。よって、ｎ領域が無い構成によっても、前述の課題を解決することは可能である。一方、既に説明したように、ｎ領域を設けることが、より好ましい手段であることは、言うまでも無い。
【００３８】
以上説明した本発明にかかる実施例１〜３に記載のＭＯＳ型半導体装置によれば、ｐ+コンタクト領域２２がｐベース領域１７内にあり且つｐベース領域１７が有限の曲率半径を有する部分を備え、ｐベース領域１７の表面からの深さが最も深いｎ+ソース領域６またはｎ+エミッタ領域６ａ部分の下方の凹部状のアバランシェ発生部分１６が断面にして２点有している。その結果、ＭＯＳ型半導体装置のｐベース領域１７およびｎ+ドレイン層２またはｐ+コレクタ層１４等で形成される寄生バイポーラトランジスタ（または寄生サイリスタ）がオン状態になることを阻止し、素子耐圧の低下や、オン抵抗の増加を招くことなくアバランシェ耐量を向上できる。またこの構造を採用することで、製造コストの低減も図れる。
【符号の説明】
【００３９】
１      ｎ-ドリフト層
２      ｎ+ドレイン層
６      ｎ+ソース領域
６ａ    ｎ+エミッタ領域
７      チャネル形成領域
８      ゲート電極
９      ゲート絶縁膜
１０    層間絶縁膜
１２    ドレイン電極
１２ａ    コレクタ電極
１３    ソース電極
１３ａ  エミッタ電極
１４    ｐ+コレクタ層
１５    ｎ+バッファ層
１６    アバランシェ発生部分
１７    ｐベース領域
２０    接合面
２１    第２のｐ+領域
２２    ｐ+コンタクト領域
３０    寄生バイポーラトランジスタ
３１ａ    酸化膜
３１ｂ    ＬＯＣＯＳ酸化膜
３２    ｎ領域
３３    中央部
３４    アバランシェ電流
３５    ネットドーピング濃度線
３６    酸化膜跡
４１    コンタクト窓
【図１】
2015179869.tif 000003
【図２】
2015179869.tif 000004
【図３】
2015179869.tif 000005
【図４】
2015179869.tif 000006
【図５】
2015179869.tif 000007
【図６】
2015179869.tif 000008
【図７】
2015179869.tif 000009
【図８】
2015179869.tif 000010
【図９】
2015179869.tif 000011
【図１０】
2015179869.tif 000012
【図１１】
2015179869.tif 000013
【図１２】
2015179869.tif 000014
【図１３】
2015179869.tif 000015
【図１４】
2015179869.tif 000016
【図１５】
2015179869.tif 000017
【図１６】
2015179869.tif 000018
【図１７】
2015179869.tif 000019