(57)【要約】【課題】装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給すること。【解決手段】第一のＤＣＤＣコンバータ２０の第一の直流電圧を駆動系回路８０に供給する通常モードと、第一のＤＣＤＣコンバータ２０の第一の直流電圧を低下させ、第二のＤＣＤＣコンバータ６０のＦＥＴ６２を連続導通状態にし、第一のＤＣＤＣコンバータ２０からの出力電圧を第二のＤＣＤＣコンバータ６０を介して出力する待機モードと、で動作可能である電源装置であって、第二のＤＣＤＣコンバータ６０の出力電流が増加したことを検出する誤差増幅器７２を備え、待機モードで動作しているときに、誤差増幅器７２により第二のＤＣＤＣコンバータ６０の出力電流が増加したことを検出した場合には、第一のＤＣＤＣコンバータ２０の出力電圧を増加させる。【選択図】図１
2015097447.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流及び平滑する整流平滑手段と、
前記整流平滑手段により整流及び平滑された電圧を変換して第一の直流電圧を出力する第一のＤＣＤＣコンバータと、
第二のスイッチング手段によって前記第一の直流電圧をスイッチングすることにより前記第一の直流電圧よりも低い第二の直流電圧を出力する第二のＤＣＤＣコンバータと、
を備え、
前記第一のＤＣＤＣコンバータの前記第一の直流電圧を出力する第一動作モードと、前記第一のＤＣＤＣコンバータの前記第一の直流電圧を低下させ、前記第二のＤＣＤＣコンバータの前記第二のスイッチング手段を連続導通状態にし、前記第一のＤＣＤＣコンバータから低下して出力した電圧を前記第二のＤＣＤＣコンバータを介して出力する第二動作モードと、で動作可能である電源装置であって、
前記第二のＤＣＤＣコンバータの出力電流が増加したことを検出する検出手段を備え、
前記第二動作モードで動作しているときに、前記検出手段により前記第二のＤＣＤＣコンバータの出力電流が増加したことを検出した場合には、前記第一のＤＣＤＣコンバータの出力電圧を増加させることを特徴とする電源装置。
【請求項２】
前記検出手段は、前記第一のＤＣＤＣコンバータからの出力電圧が第三の直流電圧以下となったことを検出する第一の検出手段と、前記第二のＤＣＤＣコンバータからの出力電圧が前記第三の直流電圧より低い第四の直流電圧以下となったことを検出する第二の検出手段と、を有し、
前記第一の検出手段により前記第三の直流電圧以下となったことを検出したか、又は、前記第二の検出手段により前記第四の直流電圧以下となったことを検出した場合に、前記第一のＤＣＤＣコンバータの出力電圧を増加させることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第三の直流電圧は、前記第二の直流電圧よりも低いことを特徴とする請求項２に記載の電源装置。
【請求項４】
前記第一の検出手段の出力と前記第二の検出手段の出力とはワイヤードオア接続されていることを特徴とする請求項２又は３に記載の電源装置。
【請求項５】
前記第一のＤＣＤＣコンバータは、前記整流平滑手段により整流及び平滑された電圧をスイッチングする第一のスイッチング手段を有し、
前記第一のスイッチング手段のスイッチング動作を開始させることにより、前記第一のＤＣＤＣコンバータの出力電圧を増加させることを特徴とする請求項２乃至４のいずれか１項に記載の電源装置。
【請求項６】
前記第二の検出手段は、前記第一のＤＣＤＣコンバータの出力電圧が増加したことにより前記第二のＤＣＤＣコンバータの出力電圧が前記第四の直流電圧を超えた場合であっても、前記第一のスイッチング手段のスイッチング動作の停止を遅延させる遅延手段を有することを特徴とする請求項５に記載の電源装置。
【請求項７】
前記第一のＤＣＤＣコンバータからの出力電圧が前記第一の直流電圧以下となったことを検出する第三の検出手段を備え、
前記第一動作モードで動作しているときに、前記第三の検出手段の検出結果に基づき、前記第一のＤＣＤＣコンバータが前記第一の直流電圧を出力するように制御されることを特徴とする請求項１乃至６のいずれか１項に記載の電源装置。
【請求項８】
前記第一の検出手段は、第一の誤差増幅器を有し、
前記第三の検出手段は、第三の誤差増幅器を有し、
前記第一の誤差増幅器の出力と前記第三の誤差増幅器の出力とがワイヤードオア接続されていることを特徴とする請求項７に記載の電源装置。
【請求項９】
前記第一の検出手段及び前記第三の検出手段を一つの誤差増幅器により構成し、
前記一つの誤差増幅器に入力される前記第一のＤＣＤＣコンバータの出力電圧を分圧する抵抗を備え、
前記第一動作モードと前記第二動作モードとで前記抵抗の抵抗値が切り替えられることを特徴とする請求項７に記載の電源装置。
【請求項１０】
前記第一のＤＣＤＣコンバータに接続された負荷への前記第一の直流電圧を供給又は遮断するスイッチを備え、
前記第二動作モードに移行したときに前記スイッチにより前記負荷への前記第一の直流電圧の供給が遮断され、
前記第一動作モードに移行したときに前記スイッチにより前記負荷へ前記第一の直流電圧が供給されることを特徴とする請求項１乃至９のいずれか１項に記載の電源装置。
【請求項１１】
画像を形成するための画像形成手段と、
請求項１乃至１０のいずれか１項に記載の電源装置と、
を備えることを特徴とする画像形成装置。
【請求項１２】
前記画像形成手段を駆動するための駆動手段を備え、
前記駆動手段は、前記負荷であることを特徴とする請求項１１に記載の画像形成装置。
【請求項１３】
前記画像形成手段の動作を制御する制御手段を備え、
前記制御手段は、前記第二のＤＣＤＣコンバータからの前記第二の直流電圧を供給されることを特徴とする請求項１１又は１２に記載の画像形成装置。
【請求項１４】
画像を形成するための画像形成手段と、
前記画像形成手段を駆動するための駆動手段と、
前記画像形成手段及び前記駆動手段を制御する制御手段と、
前記画像形成手段、前記駆動手段及び前記制御手段に電力を供給する請求項１０に記載の電源装置と、
を備え、
前記制御手段は、前記スイッチを制御することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び画像形成装置に関し、特に、通常動作モードと省エネルギー状態である待機モードとで動作可能である装置の電源に好適な、交流電源の交流電圧から直流電圧を生成する電源に関する。
【背景技術】
【０００２】
主に駆動手段を備えた電子機器用の電源装置では、第一の直流電圧と、第二の直流電圧との２系統の電圧を出力する場合が多い。ここで、第一の直流電圧は、例えばモータやソレノイド等、動作に必要な電圧が比較的高い駆動系へ出力される場合の電圧である。また、第二の直流電圧は、ＣＰＵやＡＳＩＣ等、動作に必要な電圧が比較的低い制御系へ出力される場合の電圧である。この様な電源装置では、次のような構成が採用されることが多い。まず、商用電源の交流電圧を整流及び平滑した直流電圧をもとに第一のＤＣＤＣコンバータで駆動系への第一の直流電圧を生成する。そして、第一の直流電圧をもとに第二のＤＣＤＣコンバータで制御系への第二の直流電圧を生成する。また、装置が省エネルギー状態である待機モードで稼働しているときには駆動系を動作させないため、駆動系への出力電圧は例えばロードスイッチ等によって供給が遮断される構成がとられている。
【０００３】
この様な電源装置では、装置が省エネルギー状態である待機モード時には制御系の負荷電流も低減するが、前述した第二のＤＣＤＣコンバータは軽負荷時に効率が低下する。そこで特許文献１では、省エネルギー状態の待機モード時の効率を改善するために、第一のＤＣＤＣコンバータの出力電圧を第一の直流電圧から第二の直流電圧よりも低い第三の直流電圧に下げる構成が提案されている。特許文献１の構成では、第二のＤＣＤＣコンバータのスイッチング手段を連続導通状態で駆動するので、スイッチング動作による損失が無くなり、待機モード時の電源効率を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１４２０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の構成では、待機モード時に大きな電流を出力することができないという課題がある。特許文献１の構成では、第一のＤＣＤＣコンバータの出力電圧は、第三の直流電圧に制御した後にスイッチング手段を連続導通状態で駆動している第二のＤＣＤＣコンバータを介して出力される。これにより、大きな電流を出力すると第二のＤＣＤＣコンバータの直列抵抗成分が出力電圧を降下させてしまう。このため、従来例の電源装置では、待機モードにおいて比較的電流を多く消費する機器を動作させる場合には、予め電源装置を通常モードへ変更する必要がある。そのため、動作モード変更時の遅延が原因で、電気的に素早い応答が求められ、なおかつ消費電流の大きな機器、例えば、無線ＬＡＮ通信モジュールやＵＳＢホスト機能などを有する機器は、待機モード中に動作させることが困難である。
【０００６】
本発明は、このような状況のもとでなされたもので、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することを目的とする。
【課題を解決するための手段】
【０００７】
前述の課題を解決するために、本発明は以下の構成を備える。
【０００８】
（１）交流電圧を整流及び平滑する整流平滑手段と、前記整流平滑手段により整流及び平滑された電圧を変換して第一の直流電圧を出力する第一のＤＣＤＣコンバータと、第二のスイッチング手段によって前記第一の直流電圧をスイッチングすることにより前記第一の直流電圧よりも低い第二の直流電圧を出力する第二のＤＣＤＣコンバータと、を備え、前記第一のＤＣＤＣコンバータの前記第一の直流電圧を出力する第一動作モードと、前記第一のＤＣＤＣコンバータの前記第一の直流電圧を低下させ、前記第二のＤＣＤＣコンバータの前記第二のスイッチング手段を連続導通状態にし、前記第一のＤＣＤＣコンバータから低下して出力した電圧を前記第二のＤＣＤＣコンバータを介して出力する第二動作モードと、で動作可能である電源装置であって、前記第二のＤＣＤＣコンバータの出力電流が増加したことを検出する検出手段を備え、前記第二動作モードで動作しているときに、前記検出手段により前記第二のＤＣＤＣコンバータの出力電流が増加したことを検出した場合には、前記第一のＤＣＤＣコンバータの出力電圧を増加させることを特徴とする電源装置。
【０００９】
（２）画像を形成するための画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。
【発明の効果】
【００１０】
本発明によれば、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することができる。
【図面の簡単な説明】
【００１１】
【図１】実施例１の電源装置の構成を示す回路図
【図２】実施例１の電源装置の待機モード時の波形を示す図
【図３】実施例２の電源装置の構成を示す回路図
【図４】実施例３の画像形成装置の構成を示す図、ブロック図
【発明を実施するための形態】
【００１２】
以下に、図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、この発明の範囲をそれらのみに限定する趣旨のものではない。
【実施例１】
【００１３】
［電源装置の構成］
図１は、実施例１の電源装置の構成を示す回路図である。本実施例の電源装置は、例えばモータやソレノイド等、動作に必要な電圧が比較的高い駆動系への第一の直流電圧と、ＣＰＵやＡＳＩＣ等、動作に必要な電圧が比較的低い制御系への第二の直流電圧との２系統の電圧を供給する構成である。
【００１４】
整流平滑回路１０は、交流電源１１の交流電圧を整流及び平滑する回路である。第一のＤＣＤＣコンバータ２０は、駆動系回路８０に例えば２４Ｖ等の第一の直流電圧を供給する。第二のＤＣＤＣコンバータ６０は、制御回路９０に例えば３．３Ｖ等の第二の直流電圧を供給する。本実施例の電源装置は、電源装置が搭載される機器の状態に従って、第一動作モードである通常モードと第二動作モードである待機モードの２つの状態で動作可能であり、この２つの状態を切り換え可能である。なお、通常モードとは駆動系回路８０に直流電圧を供給している状態であり、待機モードとは駆動系回路８０への直流電圧の供給を遮断している状態である。制御回路９０は、機器の状態を制御するとともに、電源装置の動作モード、即ち通常モードと待機モードの動作を制御している。電源装置で、通常モードに移行する場合、制御回路９０は制御端子９１及び制御端子９２から共にローレベルの信号を出力する。一方、電源装置で、待機モードに移行する場合、制御端子９１からハイレベルの信号を出力するとともに、制御端子９２をハイインピーダンスにする。
【００１５】
［通常モード時の動作］
（整流平滑回路、第一のＤＣＤＣコンバータの動作）
通常モードにおける整流平滑回路１０及び第一のＤＣＤＣコンバータ２０の動作を説明する。整流器１２は、交流電源１１から印加された交流電圧を整流してコンデンサ１３を充電する。コンデンサ１３が充電され電圧が上昇すると起動抵抗２１を介して電源制御ＩＣ２２に電源としての電圧が供給され、電源制御ＩＣ２２は電界効果トランジスタ（以下、ＦＥＴとする）２３をオンする。ＦＥＴ２３がオンすると整流平滑回路１０からトランス２４の一次巻線Ｎｐに電流が流れ、一次巻線Ｎｐに印加された電圧によって二次巻線Ｎｓ、補助巻線Ｎｂにも電圧が現れる。このとき、二次巻線Ｎｓに現れる電圧はダイオード３１によって電流が流れないよう阻止され、同様に補助巻線Ｎｂに現れる電圧もダイオード２５によって電流が流れないよう阻止される。
【００１６】
そして、電源制御ＩＣ２２の内部回路により定められる所定の時間が経過した後にＦＥＴ２３はオフする。すると一次巻線ＮｐのＦＥＴ２３側端子の電圧が上昇するものの、ＦＥＴ２３によって電流が流れないよう阻止される。このとき、二次巻線Ｎｓにはダイオード３１を介してコンデンサ３２を充電する方向に電流が流れ、コンデンサ３２の電圧が上昇する。同様に補助巻線Ｎｂもダイオード２５を介してコンデンサ２６を充電する方向に電流が流れ、コンデンサ２６の電圧が上昇する。そして、電源制御ＩＣ２２の内部回路により定まる所定の時間経過後、再びＦＥＴ２３はオンとなり整流平滑回路１０からトランス２４に電流が供給される。さらに電源制御ＩＣ２２の内部回路により定まる所定の時間経過後、再びＦＥＴ２３はオフとなりトランス２４からコンデンサ３２及びコンデンサ２６に電流が供給される。
【００１７】
この様にして電源制御ＩＣ２２は、ＦＥＴ２３のオン、オフを繰り返し、次第にコンデンサ３２及びコンデンサ２６の電圧を上昇させる。コンデンサ３２の電圧は、第一のＤＣＤＣコンバータ２０の出力電圧である。また、電源制御ＩＣ２２は、コンデンサ２６の電圧が上昇すると起動抵抗２１を介して消費していた電圧をコンデンサ２６から消費するように設計されている。これは起動抵抗２１から電圧を消費すると損失が大きく、効率を低下させてしまうためである。
【００１８】
ここで、第一のＤＣＤＣコンバータ２０の出力電圧は、抵抗３３、３４によって分圧して第三の検出手段である誤差増幅器３５の反転入力端子に接続されている。誤差増幅器３５の非反転入力端子には抵抗３６とシャントレギュレータ３７によって生成した基準電圧Ｖｒｅｆが接続され、出力端子は抵抗３８を介してフォトカプラの発光側素子３９に接続されている。このフォトカプラの受光側素子２７は光を受光すると抵抗２８に電流を流し、抵抗２８に生じた電圧を電源制御ＩＣ２２にフィードバックするよう構成されている。抵抗３３、３４は、第一のＤＣＤＣコンバータ２０の出力電圧が第一の直流電圧となったときに、誤差増幅器３５の反転入力端子と非反転入力端子の電圧が等しくなる値に設定されている。即ち、誤差増幅器３５は検出手段として機能しており、その検出結果に基づいて第一のＤＣＤＣコンバータ２０が第一の直流電圧を出力するように制御される。従って、第一のＤＣＤＣコンバータ２０の出力電圧が第一の直流電圧より高いと、誤差増幅器３５はローレベルの信号を出力し、フォトカプラの発光側素子３９が発光する。すると、フォトカプラの受光側素子２７は電流を流し、電源制御ＩＣ２２のフィードバック電圧が上昇する。このとき、電源制御ＩＣ２２は、ＦＥＴ２３のオン幅又はオンデューティ（ＦＥＴ２３をオンする時間を意味する）を減じて出力電圧を下げるよう動作する。
【００１９】
逆に、第一のＤＣＤＣコンバータ２０の出力電圧が第一の直流電圧より低いと、誤差増幅器３５はハイレベルの信号を出力し、フォトカプラの発光側素子３９が消灯する。すると、フォトカプラの受光側素子２７の電流が減少して、電源制御ＩＣ２２のフィードバック電圧が下降する。このとき、電源制御ＩＣ２２は、ＦＥＴ２３のオン幅又はオンデューティを増して出力電圧を上げるよう動作する。この様にして、電源制御ＩＣ２２は、ＦＥＴ２３のオン幅又はオンデューティを制御することで、出力電圧を安定した第一の直流電圧に制御する。
【００２０】
ロードスイッチ５０はＦＥＴ５１及び抵抗５２、５３によって構成されている。通常モードではオープンコレクタ出力の制御端子９２からローレベルの信号を出力することで、ロードスイッチ５０のＦＥＴ５１がオンされ、第一のＤＣＤＣコンバータから駆動系回路８０に第一の直流電圧が供給される。
【００２１】
また、フォトカプラの発光側素子３９に抵抗４５を介して接続されるＦＥＴ４４は、通常モードにおいてオン状態となることはなく、上述した動作には影響を与えない。これは次の理由による。即ち、ＦＥＴ４４のゲート端子には、第一の検出手段であるオープンコレクタ出力の誤差増幅器４１の出力端子とＦＥＴ７３のドレイン端子とプルアップ抵抗４０が接続されている。そして、プルアップ抵抗４０を駆動する制御端子９１からは、通常モードではローレベルの信号が出力されており、ＦＥＴ４４のゲート端子がローレベル状態となっているためである。
【００２２】
（第二のＤＣＤＣコンバータの動作）
次に、通常モードにおける第二のＤＣＤＣコンバータ６０の動作を説明する。第二のＤＣＤＣコンバータ制御ＩＣ６１（以下、単に制御ＩＣ６１とする）は、第一のＤＣＤＣコンバータ２０の出力電圧が入力されるとＦＥＴ６２を断続的に駆動し、インダクタ６４にパルス電圧を供給する。このパルス電圧は、インダクタ６４、回生ダイオード６８、コンデンサ６５によって直流化され、第二のＤＣＤＣコンバータ６０の出力電圧を生成する。第二のＤＣＤＣコンバータ６０の出力電圧は、抵抗６３、６４によって分圧され、制御ＩＣ６１にフィードバックされている。制御ＩＣ６１は内部に基準電圧を有しており、この基準電圧と分圧した第二のＤＣＤＣコンバータ６０の出力電圧が等しくなるようにＦＥＴ６２のオンデューティを制御することで、出力電圧を安定した第二の直流電圧に制御する。
【００２３】
［待機モード移行時の動作］
次に、通常モードから待機モードへの移行時の動作を説明する。通常モードから待機モードへ移行するとき、制御回路９０は、最初にロードスイッチ５０をオフして駆動系回路８０への電源電圧の供給を遮断する。具体的には、制御回路９０は、制御端子９２をハイインピーダンスにしてＦＥＴ５１をオフさせる。その後、制御回路９０は、制御端子９１から出力する信号を、ローレベルからハイレベルに切り替える。これにより、制御回路９０は、ＦＥＴ４４のゲート端子を抵抗４０によりプルアップして、ＦＥＴ４４をオフ状態に固定されていた状態からオン可能な状態にする。
【００２４】
ここではまず、負荷電流が比較的小さい場合の動作として、ＦＥＴ７３がオンしない前提で回路動作を説明し、ＦＥＴ７３の動作については後述する。誤差増幅器４１は、非反転入力端子に第一のＤＣＤＣコンバータ２０の出力電圧を抵抗４２、４３で分圧した電圧が入力され、反転入力端子には前述した基準電圧Ｖｒｅｆが接続されている。抵抗４２、４３は、第一のＤＣＤＣコンバータ２０の出力電圧が第三の直流電圧となったときに誤差増幅器４１の反転入力端子と非反転入力端子の電圧が等しくなるよう設定されている。ここで、第三の直流電圧は、待機モード時に制御回路９０で必要とされる電圧である。誤差増幅器４１はオープンコレクタ出力であり、出力電圧が第三の直流電圧よりも高い場合にはハイインピーダンス出力となって、プルアップ抵抗４０がＦＥＴ４４のゲート端子をハイレベルとしＦＥＴ４４をオンさせる。そして、ＦＥＴ４４がオンすると、フォトカプラの発光側素子３９が発光してフォトカプラの受光側素子２７に電流を流し、電源制御ＩＣ２２のフィードバック電圧が上昇する。そして、電源制御ＩＣ２２は、ＦＥＴ２３のオン幅又はオンデューティを減じて出力電圧を下げるよう動作する。
【００２５】
従って、誤差増幅器３５とＦＥＴ４４（ＦＥＴ４４をオンさせる誤差増幅器４１）は、いずれか一方がフォトカプラの発光側素子３９を発光させると、第一のＤＣＤＣコンバータ２０の出力を下げるように構成されている。このように、誤差増幅器３５とＦＥＴ４４（ＦＥＴ４４をオンさせる誤差増幅器４１）は、いずれか一方がフォトカプラの発光側素子３９を発光させる。そして誤差増幅器３５とＦＥＴ４４、即ちＦＥＴ４４を介して誤差増幅器４１は、いずれか一方が“出力電圧を下降させる”フィードバック信号（出力信号）がワイヤードオア接続された状態を形成している。即ち、第一のＤＣＤＣコンバータ２０の出力電圧が第一の直流電圧以上になるか、又は第一のＤＣＤＣコンバータ２０の出力が第三の直流電圧以上になった場合に、フォトカプラの発光側素子３９を発光させる。そして、フォトカプラの発光側素子３９が発光したことにより、第一のＤＣＤＣコンバータ２０の出力電圧を下降させるよう制御される。このため、第一の直流電圧よりも低い電圧である第三の直流電圧を検出する誤差増幅器４１の出力が優先的にフィードバックされ、第一のＤＣＤＣコンバータ２０の出力は、第三の直流電圧に制御される。
【００２６】
このとき、第二のＤＣＤＣコンバータ６０は、前述したように第一のＤＣＤＣコンバータ２０の出力電圧から第二の直流電圧を生成するよう構成されている。よって、待機モードへの移行時に第一のＤＣＤＣコンバータ２０の出力電圧が低下すると、ＦＥＴ６２のオン時間を長く（オンデューティを大きく）して出力電圧を第二の直流電圧に維持しようと動作する。そして、第一のＤＣＤＣコンバータ２０の出力電圧が第二の直流電圧よりさらに低い第三の直流電圧に低下すると、第二のＤＣＤＣコンバータ６０のＦＥＴ６２はオン状態で固定となる（オンデューティ１００％状態（連続導通状態ともいう））。
【００２７】
［待機モード時に負荷が大きくなった場合の動作］
次に、待機モードにおいて負荷が大きくなった場合の動作を説明する。上述した所までの回路動作では、待機モードにおいて第二のＤＣＤＣコンバータ６０の出力電流が増加すると、ＦＥＴ６２などが持つ直流抵抗成分によって第二のＤＣＤＣコンバータ６０の出力電圧が降下してしまう。そこで本実施例では、第二のＤＣＤＣコンバータ６０の出力電圧を検出し、その結果を第一のＤＣＤＣコンバータ２０へフィードバックするよう構成している。第二の検出手段である誤差増幅器７２は、反転入力端子に第二のＤＣＤＣコンバータ６０の出力電圧を抵抗７０、７１で分圧した電圧が入力され、非反転入力端子には前述した基準電圧Ｖｒｅｆが接続されている。抵抗７０、７１は、第二のＤＣＤＣコンバータ６０の出力電圧が第四の直流電圧となったときに、誤差増幅器７２の反転入力端子と非反転入力端子の電圧が等しくなるよう設定されている。ここで、第四の直流電圧は、第二のＤＣＤＣコンバータ６０の出力電圧が低くなってしまうと制御回路９０が動作できなくなってしまう閾値電圧である。これによって、第二のＤＣＤＣコンバータ６０の出力電圧が第四の直流電圧より低い場合に、誤差増幅器７２はハイレベルの信号を出力し、ＦＥＴ７３をオンさせる。そして、ＦＥＴ７３がオンすることにより、ＦＥＴ４４はオフする。従って、誤差増幅器４１とＦＥＴ７３（ＦＥＴ７３をオンさせる誤差増幅器７２）は、いずれか一方がＦＥＴ４４をオフさせると、フォトカプラの発光側素子３９を消灯させて第一のＤＣＤＣコンバータ２０の出力を上げるよう構成されている。
【００２８】
このように、誤差増幅器４１とＦＥＴ７３（ＦＥＴ７３をオンさせる誤差増幅器７２）は、いずれか一方がＦＥＴ４４をオフさせる。これにより、フォトカプラの発光側素子３９を消灯させて“出力電圧を上昇させる”フィードバック信号がワイヤードオア接続された状態を形成している。即ち、第一のＤＣＤＣコンバータ２０の出力が第三の直流電圧以下になるか、又は第二のＤＣＤＣコンバータ６０の出力が第四の直流電圧以下になった場合に、ＦＥＴ４４がオフしてフォトカプラの発光側素子３９を消灯させる。そして、フォトカプラの発光側素子３９が消灯したことにより、第一のＤＣＤＣコンバータ２０の出力電圧を上昇させるよう制御される。
【００２９】
（オフ遅延回路）
なお、誤差増幅器７２とＦＥＴ７３の間に接続されるダイオード７４、コンデンサ７５、抵抗７６は、遅延手段であるオフ遅延回路である。第二のＤＣＤＣコンバータ６０の出力電圧が第四の直流電圧より低くなって誤差増幅器７２からの信号がハイレベルに切り替わったときは、ダイオード７４を介してコンデンサ７５が速やかに充電され、ＦＥＴ７３をオンさせる。一方、第二のＤＣＤＣコンバータ６０の出力電圧が第四の直流電圧より高くなって誤差増幅器７２からの信号がローレベルに切り替わったとき、ダイオード７４はオフする。このため、コンデンサ７５は抵抗７６により徐々に放電され、ＦＥＴ７３がオフするのを遅らせることができる。誤差増幅器７２の信号がローレベルに切り替わってからＦＥＴ７３がオフするまでの時間は、コンデンサ７５と抵抗７６の時定数により決定される。
【００３０】
［待機モード時の動作波形（負荷電流が小さいとき）］
次に、図２を用いて本実施例の待機モードにおける動作波形を説明する。図２（Ａ）（ａ）は、第一のＤＣＤＣコンバータ２０のＦＥＴ２３のオン（ＯＮ）又はオフ（ＯＦＦ）を示す波形１００ａを図示している。図２（Ａ）（ｂ）は、第二のＤＣＤＣコンバータ６０のＦＥＴ６２のオン（ＯＮ）又はオフ（ＯＦＦ）を示す波形１０１ａを図示している。図２（Ａ）（ｃ）は、第一のＤＣＤＣコンバータ２０の出力電圧（ｖｏｌｔａｇｅ）の波形１０２ａと、第二のＤＣＤＣコンバータ６０の出力電圧（ｖｏｌｔａｇｅ）の波形１０３ａを図示している。図２（Ｂ）は図２（Ａ）に対応しており、図２（Ｂ）（ａ）は、ＦＥＴ２３のオン又はオフを示す波形１００ｂを、図２（Ｂ）（ｂ）は、ＦＥＴ６２のオン又はオフを示す波形１０１ｂを、それぞれ図示している。また、図２（Ｂ）（ｃ）は、第一のＤＣＤＣコンバータ２０の出力電圧の波形１０２ｂと、第二のＤＣＤＣコンバータ６０の出力電圧の波形１０３ｂを図示している。横軸はいずれも時刻（ｔｉｍｅ）を示している。また、図２（Ａ）（ｃ）、図２（Ｂ）（ｃ）において、Ｖ２は第二の直流電圧、Ｖ３は第三の直流電圧、Ｖ４は第四の直流電圧を示しており、Ｖ２＞Ｖ３＞Ｖ４の関係が成り立っている。
【００３１】
まず、図２（Ａ）は待機モードにおいて負荷電流が比較的小さい場合の動作例を示す波形である。第一のＤＣＤＣコンバータ２０の出力電圧（波形１０２ａ）が第三の直流電圧（Ｖ３）を下回る毎に誤差増幅器４１からローレベルの信号が出力され、第一のＤＣＤＣコンバータ２０のＦＥＴ２３（波形１００ａ）がオンする。これにより第一のＤＣＤＣコンバータ２０の出力電圧（波形１０２ａ）は第三の直流電圧（Ｖ３）となるように制御される。この第三の直流電圧（Ｖ３）は、第二のＤＣＤＣコンバータ６０が制御する第二の直流電圧（Ｖ２）よりも低いので、第二のＤＣＤＣコンバータ６０のＦＥＴ６２（波形１０１ａ）は連続導通（オン）状態となる。そして、第二のＤＣＤＣコンバータ６０の出力電圧（波形１０３ａ）は、第二のＤＣＤＣコンバータ６０が持つ直流抵抗成分によって第三の直流電圧（Ｖ３）より若干降下するとともに、インダクタ６４とコンデンサ６５によって平滑化された電圧を出力する。負荷電流が小さい場合、第二のＤＣＤＣコンバータ６０の出力（波形１０３ａ）が第四の直流電圧（Ｖ４）を下回ることは無く、ＦＥＴ７３はオフ状態で固定となる。
【００３２】
［待機モード時の動作波形（負荷電流が大きいとき）］
次に、図２（Ｂ）は、待機モードにおいて図２（Ａ）から負荷電流を増したときの本実施例の動作例を示す波形である。負荷電流が大きいため、第一のＤＣＤＣコンバータ２０の出力（波形１０２ｂ）が第三の直流電圧（Ｖ３）を下回るよりも早く、時刻Ｔ１２１において第二のＤＣＤＣコンバータ６０の出力（波形１０３ｂ）が第四の直流電圧（Ｖ４）を下回る。すると誤差増幅器７２はハイレベルの信号を出力し、速やかにＦＥＴ７３をオンする。
【００３３】
前述した通り、ＦＥＴ７３がオンするとＦＥＴ４４がオフされ、フォトカプラの発光側素子３９が消灯し、電源制御ＩＣ２２が第一のＤＣＤＣコンバータ２０の出力電圧を上げるようフィードバック制御される。これにより時刻Ｔ１２１から第一のＤＣＤＣコンバータ２０のＦＥＴ２３（波形１００ｂ）がオンとオフを繰り返すスイッチング動作を開始し、第一のＤＣＤＣコンバータ２０の出力（波形１０２ｂ）が上昇する。この第一のＤＣＤＣコンバータ２０の出力を上昇させるフィードバック制御は、第二のＤＣＤＣコンバータ６０の出力電圧の低下を避けるために、遅延時間をできるだけ短くした方がよい。なお、ここでいう遅延時間とは、第二のＤＣＤＣコンバータ６０の出力が第四の直流電圧を下回ってから、ＦＥＴ２３がスイッチングを開始するまでの時間である。そして、第二のＤＣＤＣコンバータ６０の出力（波形１０３ｂ）は、インダクタ６４とコンデンサ６５の影響で時刻Ｔ１２１から若干遅れて電圧が上昇し、時刻Ｔ１２２において再び第四の直流電圧（Ｖ４）を上回る。
【００３４】
このとき、誤差増幅器７２はすぐにローレベルの信号を出力するように切り替わる。しかし、前述したダイオード７４、コンデンサ７５、抵抗７６からなるオフ遅延回路によって、時刻Ｔ１２４まで遅れてＦＥＴ７３がオフし、第一のＤＣＤＣコンバータ２０のＦＥＴ２３（波形１００ｂ）がスイッチング動作を停止する。即ち、オフ遅延回路による遅延時間は、時刻Ｔ１２２から時刻Ｔ１２４までの時間に含まれる。この時刻Ｔ１２２から時刻Ｔ１２４の間、第一のＤＣＤＣコンバータ２０の出力（波形１０２ｂ）は上昇し続ける。
【００３５】
ここで、第二のＤＣＤＣコンバータ６０の出力（波形１０３ｂ）は、時刻Ｔ１２３で第二の直流電圧（Ｖ２）にまで上昇する。そして、第二のＤＣＤＣコンバータ６０のＦＥＴ６２（波形１０１ｂ）がスイッチング動作を再開し、第二の直流電圧（Ｖ２）を保つよう制御される。時刻Ｔ１２４以降は、第一のＤＣＤＣコンバータ２０の出力（波形１０２ｂ）は、コンデンサ３２に蓄えた電荷を放出して出力電圧を徐々に下げてゆく。この状態は、第一のＤＣＤＣコンバータ２０の出力（波形１０２ｂ）が第三の直流電圧（Ｖ３）を下回るか、第二のＤＣＤＣコンバータ６０の出力（波形１０３ｂ）が第四の直流電圧（Ｖ４）を下回るまで継続される。ここでは、時刻Ｔ１２５において第二のＤＣＤＣコンバータ６０の出力（波形１０３ｂ）が第四の直流電圧（Ｖ４）を再び下回り、それ以降、時刻Ｔ１２１から時刻Ｔ１２５までと同じ間欠動作を繰り返す。この様に、前述したダイオード７４、コンデンサ７５、抵抗７６からなるオフ遅延回路の時定数によって、時刻Ｔ１２１からＴ１２５までの間欠動作周期を調整することが可能である。
【００３６】
［通常モードへの復帰時の動作］
次に、通常モードへの復帰時の動作を説明する。通常モードに復帰時、最初に第一のＤＣＤＣコンバータ２０の出力電圧を第三の直流電圧から第一の直流電圧に上昇させる。具体的には、制御回路９０は、制御端子９１からの信号をローレベルに切り替えることで、ＦＥＴ４４をオフ状態で固定にする。これにより、制御回路９０は、誤差増幅器４１及び誤差増幅器７２の出力がフィードバックされない様に、即ち、誤差増幅器４１及び誤差増幅器７２の出力に起因してフォトカプラの発光側素子３９の制御が行われない様にする。その後、制御回路９０は、ロードスイッチ５０をオンして駆動系回路８０に第一の直流電圧を供給する。具体的には、制御回路９０は、制御端子９２からの信号をローレベルにしてＦＥＴ５１をオンさせる。
【００３７】
以上に示す様に、本実施例の電源装置はフィードバック回路を備えており、フィードバック回路には、誤差増幅器３５、誤差増幅器４１、誤差増幅器７２、ＦＥＴ４４、ＦＥＴ７３が含まれる。そして、本実施例の構成によれば、待機モードにおいて、第二のＤＣＤＣコンバータ６０の負荷電流が小さいときには、第二のＤＣＤＣコンバータ６０のスイッチング動作を停止するので、高い変換効率を実現することができる。さらに第二のＤＣＤＣコンバータ６０の負荷電流が増したときには、第二のＤＣＤＣコンバータの出力変化から、即座に第一のＤＣＤＣコンバータの出力電圧を上昇させる。これにより、事前に動作モードを切り替えること無く、大きな負荷電流も出力することが可能である。また、本実施例を画像形成装置等に用いる電源装置に適用した場合、図２（Ｂ）に示した第一のＤＣＤＣコンバータ２０が間欠動作する周期は、オフ遅延回路の時定数を調整することで数百Ｈｚ程度に設定することが可能である。これによってトランス２４から発生する可聴音域の振動音になりやすい数ｋＨｚから数十ｋＨｚの動作音を発生しにくくするといった効果もある。
【００３８】
以上、本実施例によれば、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することができる。
【実施例２】
【００３９】
［電源装置の構成］
図３は、実施例２の電源装置の構成を示す回路図である。実施例１の図１と同じ構成については、同じ符号を付し説明を省略する。また、本実施例の動作波形も、実施例１の図２で説明した動作波形と同様である。実施例１の図１に示す電源回路と異なる所は、フィードバック回路の構成である。実施例１では、通常モードで制御する誤差増幅器３５と、待機モードで制御する誤差増幅器４１とを別に備え、その出力端子をＦＥＴ４４を介してワイヤードオア接続していたのに対し、本実施例では使用する誤差増幅器の数が１つ少ない。なお、本実施例のフィードバック回路は、後述する誤差増幅器２３５、誤差増幅器２７２、ＦＥＴ２７３、ＦＥＴ２４４を含む。
【００４０】
［通常モード時の動作］
本実施例の通常モードについて説明する。通常モードでは、制御回路９０は制御端子２９３からハイレベルの信号を出力することで、ＦＥＴ２４３をオンさせる。誤差増幅器２３５の反転入力端子には前述した基準電圧Ｖｒｅｆが入力され、非反転入力端子には第一のＤＣＤＣコンバータ２０の出力を抵抗２３３、２３４、２４２で分圧した電圧が入力されている。また抵抗２３３、３３４、２４２は、ＦＥＴ２４３がオンのとき、第一のＤＣＤＣコンバータ２０の出力電圧が第一の直流電圧となったときに誤差増幅器２３５の反転入力端子と非反転入力端子の電圧が等しくなる値に設定されている。従って、第一のＤＣＤＣコンバータ２０の出力が第一の直流電圧以下に下がると、誤差増幅器２３５から出力される信号はローレベルとなって、抵抗２３８を介してＦＥＴ２４４をオフする。ＦＥＴ２４４がオフすると、実施例１と同様にフォトカプラの発光側素子３９を消灯させて第一のＤＣＤＣコンバータ２０の出力電圧を上昇させるよう制御される。これによって、第一のＤＣＤＣコンバータ２０の出力電圧は第一の直流電圧に制御される。なお、通常モードでは、制御回路９０の制御端子９１はローレベルの信号を出力しているとともに、誤差増幅器２７２はオープンコレクタ出力であるので、ＦＥＴ２７３はオフ状態で固定となって、上述した動作に影響を与えない。
【００４１】
［待機モード時の動作］
次に、本実施例の待機モードについて説明する。待機モードでは、制御回路９０は制御端子２９３からローレベルの信号を出力することで、ＦＥＴ２４３をオフさせる。これによって誤差増幅器２３５の非反転入力端子には第一のＤＣＤＣコンバータ２０の出力を抵抗２３３、２３４のみで分圧した電圧が入力される。このように、本実施例では、通常モードと待機モードとで分圧抵抗の抵抗値が切り替えられる。ここで抵抗２３３、２３４は、ＦＥＴ２４３がオフのとき、第一のＤＣＤＣコンバータ２０の出力電圧が第三の直流電圧となったときに誤差増幅器２３５の反転入力端子と非反転入力端子の電圧が等しくなる値に設定されている。従って、第一のＤＣＤＣコンバータ２０の出力が第三の直流電圧以下に下がると、誤差増幅器２３５から出力される信号はローレベルとなって、抵抗２３８を介してＦＥＴ２４４をオフする。ＦＥＴ２４４がオフすると、フォトカプラの発光側素子３９を消灯させて第一のＤＣＤＣコンバータ２０の出力電圧を上昇させるよう制御される。これによって、第一のＤＣＤＣコンバータ２０の出力電圧は第三の直流電圧に制御される。
【００４２】
これに加えて、待機モードでは、制御回路９０が制御端子９１からハイレベルの信号を出力することで、オープンコレクタ出力の誤差増幅器２７２がＦＥＴ２７３をオン可能な状態にする。誤差増幅器２７２は反転入力端子に第二のＤＣＤＣコンバータ６０の出力を抵抗７０、７１で分圧した電圧が入力され、実施例１の誤差増幅器７２と同じ動作をする。ダイオード７４、コンデンサ７５、抵抗７６によって構成されるオフ遅延回路の動作も実施例１と同様である。ただし、誤差増幅器２７２は、実施例１と異なりオープンコレクタ出力であるため、信号がローレベルからハイレベルに切り替わるときに、抵抗２４０がコンデンサ７５を充電する遅延時間が生じる。実施例１で述べた通り、出力電圧の低下を避けるために、この遅延時間をできるだけ短くした方が良いので、抵抗２４０の値は小さい方が良い。
【００４３】
ここで、誤差増幅器２３５とＦＥＴ２７３（ＦＥＴ２７３をオンさせる誤差増幅器２７２）は、いずれか一方がローレベル出力になるとＦＥＴ２４４をオフさせ、第一のＤＣＤＣコンバータ２０の出力を上げるよう構成されている。そして、誤差増幅器２３５とＦＥＴ２７３、即ちＦＥＴ２７３を介して誤差増幅器２７２は、“出力電圧を上昇させる”フィードバック信号がワイヤードオア接続された状態を形成している。即ち、第一のＤＣＤＣコンバータ２０の出力が第三の直流電圧以下になるか、又は第二のＤＣＤＣコンバータ６０の出力が第四の直流電圧以下になった場合に、フォトカプラの発光側素子３９を消灯させる。そして、第一のＤＣＤＣコンバータ２０の出力電圧を上昇させるよう制御される。本実施例によれば、必要な誤差増幅器の数が少なく、より小型かつ低コストで構成することが可能である。
【００４４】
なお、実施例１、２において、シャントレギュレータ３７を用いて生成した基準電圧Ｖｒｅｆは、ツェナーダイオード等別の手段を用いて生成しても良い。また各ＦＥＴはトランジスタを用いて構成しても良い。
【００４５】
以上、本実施例によれば、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することができる。
【実施例３】
【００４６】
実施例１、２で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。
【００４７】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図４（ａ）に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置４００を備えている。尚、実施例１、２の電源装置４００を適用可能な画像形成装置は、図４に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。また、画像形成装置には、ＵＳＢコネクタ４０１が設けられており、ＵＳＢメモリがＵＳＢケーブルを介してカメラ等の外部装置と接続可能である。更に、画像形成装置には無線ＬＡＮインターフェイス４０２が設けられており、無線信号で外部機器と通信して信号や情報を送受信することが可能である。
【００４８】
レーザビームプリンタ３００は、図４（ｂ）のブロック図に示すとおり、画像形成部による画像形成動作や、シートの搬送動作を制御する制御回路９０としてのコントローラを備えている。そして、実施例１、２に記載の電源装置４００の第二のＤＣＤＣコンバータ６０は、例えばコントローラ９０に電力を供給する。また、実施例１、２に記載の電源装置４００の第一のＤＣＤＣコンバータ２０は、感光ドラム３１１を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部としての駆動系回路８０に電力を供給する。また、コントローラ（制御回路９０）はＵＳＢコネクタ４０１（ＵＳＢインターフェイス回路及び通信回路を含む）と通信する構成であり接続された外部装置と信号及び情報のやり取りが可能である。また、コントローラは無線ＬＡＮインターフェイス（通信回路を含む）と通信する構成であり外部のコンピュータと信号や情報の送受信を行う。
【００４９】
本実施例の画像形成装置は、省電力を実現する待機モードで動作している場合に、駆動系回路８０への電圧の供給を遮断し、消費電力を低減させる。また、第二のＤＣＤＣコンバータ６０のＦＥＴ６２を連続導通状態とすることで、高い電源効率を得ることができる。そして、本実施例の画像形成装置では、待機モード時に実施例１、２で説明した動作を行うことにより、負荷電流が大きくなった場合でも、通常モードに移行することなく大きな電流を負荷に供給することができる。ここで、画像形成装置が待機モードにて動作している場合に、負荷電流が大きくなる場合としては、例えば、上述した無線ＬＡＮインターフェイス４０２を介した通信やＵＳＢコネクタ４０１に接続されえ機能が動作した場合である。画像形成装置が待機モードで稼働している場合に、低消費電流時の電源効率を低下させずに、無線ＬＡＮインターフェイスやＵＳＢ機能等の消費電流の大きな機器を即座に動作させることができる。そして、電源装置を使用する機器である画像形成装置のユーザビリティーを向上させることができる。
【００５０】
なお、本実施例において負荷電流が増加する場合の一例として無線ＬＡＮインターフェイスとＵＳＢ機器について説明した。しかしこれに限らず、負荷電流が増加する場合としては、不図示のオペレーションパネルや操作部から画像形成装置の画像形成条件の設定変更を受け付けた場合等も含む。このような設定変更をコントローラが実行する場合においても処理負荷が増加するため負荷電流が増加する可能性がある。
【００５１】
以上、本実施例によれば、装置が待機モードで動作している場合でも、電源効率を低下させずに、大きな電流を供給することができる。
【符号の説明】
【００５２】
１０    整流平滑回路
２０    第一のＤＣＤＣコンバータ
６０    第二のＤＣＤＣコンバータ
６２    ＦＥＴ
【図１】
2015097447.tif 000003
【図２】
2015097447.tif 000004
【図３】
2015097447.tif 000005
【図４】
2015097447.tif 000006