(57)【要約】      （修正有）【課題】複数のノズルから液体を吐出させる動作を行う複数の駆動素子の、高精度な残留振動を検出する検出回路を有する半導体装置を提供する。【解決手段】液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる動作を行う複数の駆動素子を制御する半導体装置であって、複数の駆動素子の各々に対応して設けられた出力端子Ｔを有し、各駆動素子に対してそれぞれ、出力端子Ｔを介して駆動信号を印加させる第１電圧系のドライバーブロックＢｄと、第１電圧系よりも低い第２電圧系の信号処理ブロックであって、ドライバーブロックＢｄとは分離して配置され、出力端子Ｉを介して駆動素子の残留振動信号を検出する検出回路を有する信号処理ブロックＢａと、ドライバーブロックＢｄと信号処理ブロックＢａとの間に設けられたハイパスフィルター６２とを備えた。【選択図】図１２
2015189124.tif 000002
【特許請求の範囲】
【請求項１】
液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる動作を行う複数の駆動素子を制御する半導体装置であって、
複数の前記駆動素子の各々に対応して設けられた出力端子を有し、各駆動素子に対してそれぞれ、前記出力端子を介して前記駆動信号を印加させる第１電圧系のドライバーブロックと、
前記第１電圧系よりも低い第２電圧系の信号処理ブロックであって、前記ドライバーブロックとは分離して配置され、前記出力端子を介して前記駆動素子の残留振動信号を検出する検出回路を有する信号処理ブロックと、
前記ドライバーブロックと前記信号処理ブロックとの間に設けられたハイパスフィルターと、
を備えたことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記ハイパスフィルターは、前記第１電圧系の電圧以上の耐圧を有するコンデンサーを備え、
前記コンデンサーは、Ｎ型のウェルとポリゲートとによるＭＯＳトランジスタ構造で形成されており、
前記残留振動信号の信号配線のうち前記ドライバーブロック側の配線が前記Ｎ型のウェルと接続され、前記信号処理ブロック側の配線が前記ポリゲートと接続されている
ことを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
長方形状を有し、
前記ドライバーブロックの前記複数の出力端子は、前記半導体装置の入力側の第１長辺の両端部、及び、前記第１長辺と反対側の第２長辺に沿って配置され、
前記信号処理ブロックは、前記第１長辺の両端部の間に配置されており、
前記ドライバーブロックの前記複数の出力端子の各々に対応して設けられ、前記検出回路への前記残留振動信号の印加を制御する検出用スイッチと、
前記第１長辺の一方の端部の前記検出用スイッチに共通に接続された第１信号配線と、
前記第２長辺の前記検出用スイッチに共通に接続された第２信号配線と、
前記第１長辺の他方の端部の前記検出用スイッチに共通に接続された第３信号配線と、
を備え、
前記残留振動信号の信号配線として、前記第１信号配線のうち前記検出回路に近い側の一端が前記検出回路に接続されており、前記第１信号配線の他端が、当該他端に近い側の前記第２信号配線の一端と接続されており、前記第２信号配線の他端が、当該他端に近い側の前記第３信号配線の一端と接続されている
ことを特徴とする半導体装置。
【請求項４】
液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出ヘッドであって、
複数の前記駆動素子の各々に対応して設けられた出力端子を有し、各ノズルから前記液体を吐出させる動作を行う前記複数の駆動素子を制御する半導体装置を備え、
前記半導体装置は、
各駆動素子に対してそれぞれ、前記出力端子を介して前記駆動信号を印加させる第１電圧系のドライバーブロックと、
前記第１電圧系よりも低い第２電圧系の信号処理ブロックであって、前記ドライバーブロックとは分離して配置され、前記出力端子を介して前記駆動素子の残留振動信号を検出する検出回路を有する信号処理ブロックと、
前記ドライバーブロックと前記信号処理ブロックとの間に設けられたハイパスフィルターと、
を有することを特徴とする液体吐出ヘッド。
【請求項５】
液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出装置であって、
複数の前記駆動素子の各々に対応して設けられた出力端子を有し、各ノズルから前記液体を吐出させる動作を行う前記複数の駆動素子を制御する半導体装置を備え、
前記半導体装置は、
各駆動素子に対してそれぞれ、前記出力端子を介して前記駆動信号を印加させる第１電圧系のドライバーブロックと、
前記第１電圧系よりも低い第２電圧系の信号処理ブロックであって、前記ドライバーブロックとは分離して配置され、前記出力端子を介して前記駆動素子の残留振動信号を検出する検出回路を有する信号処理ブロックと、
前記ドライバーブロックと前記信号処理ブロックとの間に設けられたハイパスフィルターと、
を有することを特徴とする液体吐出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、液体吐出ヘッド、及び液体吐出装置に関する。
【背景技術】
【０００２】
半導体装置として、液体吐出装置（例えばプリンター）のヘッド制御用に設けられたものが知られている。プリンターのヘッドには、ノズル毎に駆動素子（例えばピエゾ素子）が設けられており、ヘッド制御用の半導体装置は、これらの各ピエゾ素子への駆動信号の印加を制御している。より具体的には、半導体装置に設けられた吐出用スイッチにより駆動信号のパルスを選択して、ピエゾ素子に駆動信号を印加している。
【０００３】
上述した半導体装置において、信号処理を行う回路の電源は低電圧（例えば３Ｖ）系であるのに対し、ピエゾ素子の充放電を行うドライバーの電源（例えば、吐出用スイッチ）はそれよりも高い高電圧（例えば４２Ｖ）系となっている。
【０００４】
また、駆動信号印加後の残留振動信号を検出することにより、ノズルの状態（不良ノズルなど）を検出するものが提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平２００４−２７６５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来、残留振動を検出するための検出用スイッチや検出回路は半導体装置とは別に設けられていた。このような検出回路をヘッド制御用の半導体装置に設けるとコストの低減や液体吐出装置のサイズの縮小を図ることができる。しかしながらこの場合、異なる電圧系が存在するため、信号干渉などにより精度のよい検出ができないおそれがあった。
【０００７】
そこで、本発明は、残留振動の検出の高精度化を図ることを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための主たる発明は、液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる動作を行う複数の駆動素子を制御する半導体装置であって、複数の前記駆動素子の各々に対応して設けられた出力端子を有し、各駆動素子に対してそれぞれ、前記出力端子を介して前記駆動信号を印加させる第１電圧系のドライバーブロックと、前記第１電圧系よりも低い第２電圧系の信号処理ブロックであって、前記ドライバーブロックとは分離して配置され、前記出力端子を介して前記駆動素子の残留振動信号を検出する検出回路を有する信号処理ブロックと、前記ドライバーブロックと前記信号処理ブロックとの間に設けられたハイパスフィルターとを備えたことを特徴とする半導体装置である。
【０００９】
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
【図面の簡単な説明】
【００１０】
【図１】プリンター１の構成のブロック図である。
【図２】プリンター１の斜視図である。
【図３】ヘッド４１を下から見た図である。
【図４】ヘッド４１の分解斜視図である。
【図５】ヘッド４１の内部構成を説明するための概略断面図である。
【図６】ヘッド制御部ＨＣのブロック図である。
【図７】各種信号の説明図である。
【図８】参考例の残留振動検出部６０´の説明図である。
【図９】本実施形態の残留振動検出部６０のブロック図である。
【図１０】図９の回路図である。
【図１１】ヘッド制御部ＨＣ及びフレキシブルプリント基板ＦＰＣの配線パターンの説明図である。
【図１２】本実施形態のヘッド制御部ＨＣのレイアウトの説明図である。
【図１３】図１３Ａは出力端子Ｔの周辺の回路図であり、図１３Ｂは出力端子Ｔの周辺のレイアウト図である。
【図１４】ハイパスフィルターのコンデンサー部分の構成の説明図である。
【図１５】残留振動検出部６０の変形例の説明図である。
【図１６】残留振動検出部６０の別の変形例の説明図である。
【発明を実施するための形態】
【００１１】
本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。
【００１２】
液体を吐出する複数のノズルにそれぞれ対応して設けられ、駆動信号の印加によって各ノズルから液体を吐出させる動作を行う複数の駆動素子を制御する半導体装置であって、複数の前記駆動素子の各々に対応して設けられた出力端子を有し、各駆動素子に対してそれぞれ、前記出力端子を介して前記駆動信号を印加させる第１電圧系のドライバーブロックと、前記第１電圧系よりも低い第２電圧系の信号処理ブロックであって、前記ドライバーブロックとは分離して配置され、前記出力端子を介して前記駆動素子の残留振動信号を検出する検出回路を有する信号処理ブロックと、前記ドライバーブロックと前記信号処理ブロックとの間に設けられたハイパスフィルターとを備えたことを特徴とする半導体装置が明らかとなる。
このような半導体装置によれば、残留振動の検出の高精度化を図ることができる。
【００１３】
かかる半導体装置であって、前記ハイパスフィルターは、前記第１電圧系の電圧以上の耐圧を有するコンデンサーを備え、前記コンデンサーは、Ｎ型のウェルとポリゲートとによるＭＯＳトランジスタ構造で形成されており、前記残留振動信号の信号配線のうち前記ドライバーブロック側の配線が前記Ｎ型のウェルと接続され、前記信号処理ブロック側の配線が前記ポリゲートと接続されていることが望ましい。
このような半導体装置によれば、Ｎ型のウェルと半導体基板との間の寄生容量による影響を抑制することができ、信号特性の向上を図ることができる。
【００１４】
かかる半導体装置であって、長方形状を有し、前記ドライバーブロックの前記複数の出力端子は、前記半導体装置の入力側の第１長辺の両端部、及び、前記第１長辺と反対側の第２長辺に沿って配置され、前記信号処理ブロックは、前記第１長辺の両端部の間に配置されており、前記ドライバーブロックの前記複数の出力端子の各々に対応して設けられ、前記検出回路への前記残留振動信号の印加を制御する検出用スイッチと、前記第１長辺の一方の端部の前記検出用スイッチに共通に接続された第１信号配線と、前記第２長辺の前記検出用スイッチに共通に接続された第２信号配線と、前記第１長辺の他方の端部の前記検出用スイッチに共通に接続された第３信号配線と、を備え、前記残留振動信号の信号配線として、前記第１信号配線のうち前記検出回路に近い側の一端が前記検出回路に接続されており、前記第１信号配線の他端が、当該他端に近い側の前記第２信号配線の一端と接続されており、前記第２信号配線の他端が、当該他端に近い側の前記第３信号配線の一端と接続されていることが望ましい。
このような半導体装置によれば、出力端子の数が多い場合においても、信号特性の良い回路をコンパクトに形成することができる。
【００１５】
また、液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出ヘッドであって、複数の前記駆動素子の各々に対応して設けられた出力端子を有し、各ノズルから前記液体を吐出させる動作を行う前記複数の駆動素子を制御する半導体装置を備え、前記半導体装置は、各駆動素子に対してそれぞれ、前記出力端子を介して前記駆動信号を印加させる第１電圧系のドライバーブロックと、前記第１電圧系よりも低い第２電圧系の信号処理ブロックであって、前記ドライバーブロックとは分離して配置され、前記出力端子を介して前記駆動素子の残留振動信号を検出する検出回路を有する信号処理ブロックと、前記ドライバーブロックと前記信号処理ブロックとの間に設けられたハイパスフィルターと、を有することを特徴とする液体吐出ヘッドが明らかとなる。
【００１６】
また、液体を吐出する複数のノズルにそれぞれ対応して設けられた複数の駆動素子に、駆動信号を印加して各ノズルから液体を吐出させる液体吐出装置であって、複数の前記駆動素子の各々に対応して設けられた出力端子を有し、各ノズルから前記液体を吐出させる動作を行う前記複数の駆動素子を制御する半導体装置を備え、前記半導体装置は、各駆動素子に対してそれぞれ、前記出力端子を介して前記駆動信号を印加させる第１電圧系のドライバーブロックと、前記第１電圧系よりも低い第２電圧系の信号処理ブロックであって、前記ドライバーブロックとは分離して配置され、前記出力端子を介して前記駆動素子の残留振動信号を検出する検出回路を有する信号処理ブロックと、前記ドライバーブロックと前記信号処理ブロックとの間に設けられたハイパスフィルターと、を有することを特徴とする液体吐出装置が明らかとなる。
【００１７】
以下の実施形態では、液体吐出装置としてインクジェットプリンター（プリンター１とする）に本発明の半導体装置を適用した場合を例に挙げて説明する。
【００１８】
＝＝＝プリンターの基本構成＝＝＝
まず、本実施形態の半導体装置（半導体チップＩＣ：後述するヘッド制御部ＨＣ）を備えたプリンター１の構成について説明する。
図１は、プリンター１の構成のブロック図である。図２は、プリンター１の斜視図である。
【００１９】
プリンター１は、コントローラー１０と、搬送ユニット２０と、キャリッジユニット３０と、ヘッドユニット４０と、センサー群５０とを有する。印刷制御装置であるコンピューター１１０から印刷データを受信したプリンター１は、コントローラー１０によって各ユニットを制御する。
【００２０】
コントローラー１０は、プリンター１の制御を行うための制御装置である。コントローラー１０は、メモリー１１に格納されているプログラムに従って、各ユニットを制御する。また、コントローラー１０は、コンピューター１１０から受信した印刷データに基づいて、各ユニットを制御し、媒体Ｓに画像を印刷する。コントローラー１０には、センサー群５０が検出した各種の検出信号が入力している。
【００２１】
コントローラー１０は、ピエゾ素子（後述）を駆動するための駆動信号（第１駆動信号ＣＯＭ_Ａ、第２駆動信号ＣＯＭ_Ｂ）を生成する駆動信号生成回路１２を備えている。駆動信号生成回路１２の生成する駆動信号やピエゾ素子の駆動については後述する。
【００２２】
搬送ユニット２０は、媒体Ｓ（例えば、紙、フィルムなど）を搬送方向に搬送させるための機構である。搬送方向は、キャリッジ３１の移動方向と交差する方向である。
【００２３】
キャリッジユニット３０は、キャリッジ３１を移動方向に移動させるための機構である。キャリッジ３１は、移動方向に沿って往復移動可能である。キャリッジ３１には、ヘッドユニット４０のヘッド４１が設けられている。
【００２４】
ヘッドユニット４０は、媒体Ｓにインクを吐出するためのものである。ヘッドユニット４０は、ヘッド４１と、ヘッド４１を制御するためのヘッド制御部ＨＣとを備えている。ヘッドユニット４０には、コントローラー１０からケーブルＣＢＬを介して、ヘッド４１を制御するために必要な各種信号が送られている。
【００２５】
図３は、ヘッド４１を下から見た図である。ヘッド４１は、６色（ブラックＫ、イエローＹ、濃マゼンタＤＭ、淡マゼンタＬＭ、濃シアンＤＣ、淡シアンＬＣ）のノズル列を備えている。６個のノズル列は、キャリッジ３１の移動方向に沿って並んでいる。各ノズル列は、インクを吐出するための吐出口であるノズルを８００個備えている。８００個のノズルは、搬送方向に沿って１／３００インチの間隔（３００ｄｐｉ）で並んでいる。
【００２６】
図４は、ヘッド４１の分解斜視図である。図５は、ヘッド４１の内部構成を説明するための概略断面図である。ヘッド４１は、フレキシブルプリント基板ＦＰＣと、半導体装置（半導体チップＩＣ）であるヘッド制御部ＨＣとを有する。
【００２７】
ヘッド４１は、流路形成基板１００と、ノズルプレート２００と、保護基板３００と、コンプライアンス基板４００とを備えている。流路形成基板１００とノズルプレート２００と保護基板３００とは、流路形成基板１００をノズルプレート２００と保護基板３００とで挟むように積み重ねられ、保護基板３００上には、コンプライアンス基板４００が設けられている。さらに、コンプライアンス基板４００上には、保持部材であるケースヘッド６００が設けられ、その上にホルダー部材７００、中継基板８００が設けられている。
【００２８】
流路形成基板１００には、隔壁によって区画された複数の圧力発生室１２０が、その幅方向に並設された列として２列設けられている。ここで圧力発生室１２０は対をなして設けられている。
【００２９】
また、各列の圧力発生室１２０の長手方向外側の領域には連通部１３０が形成され、連通部１３０と各圧力発生室１２０とが、圧力発生室１２０毎に設けられたインク供給路１４０および連通路１５０を介して連通されている。連通部１３０は、保護基板３００のリザーバー部３１０と連通して圧力発生室１２０の列毎に共通のインク室となるマニホールド９００の一部を構成する。インク供給路１４０は、圧力発生室１２０よりも狭い幅で形成されており、連通部１３０から圧力発生室１２０に流入するインクの流路抵抗を一定に保持している。
【００３０】
一方、このような流路形成基板１００の開口面とは反対側には、弾性膜１７０が形成され、この弾性膜１７０上には、絶縁体膜１８０が形成されている。さらに、この絶縁体膜１８０上には、白金（Ｐｔ）などの金属やルテニウム酸ストロンチウム（ＳｒＲｕＯ）などの金属酸化物からなる下電極４７ａと、ペロブスカイト構造の圧電体層４７ｂと、Ａｕ、Ｉｒなどの金属からなる上電極４７ｃとが形成され、圧力発生素子としてのピエゾ素子４７を構成している。ここで、ピエゾ素子４７は、下電極４７ａ、圧電体層４７ｂおよび上電極４７ｃを含む部分をいう。ピエゾ素子４７は、圧力発生室１２０に対応して対をなしている。
【００３１】
フレキシブルプリント基板ＦＰＣは、第１の端部５１１と、第１の端部５１１の反対に位置する第２の端部５１２とを備えている。フレキシブルプリント基板ＦＰＣの第１の端部５１１は保護基板３００に差し込まれ、第２の端部２１２は中継基板８００と接続されている。なお、第１の端部５１１は対向するピエゾ素子４７に向けて配置されている。
【００３２】
フレキシブルプリント基板ＦＰＣは、可撓性のある基板であり、第１の端部５１１は、内角θが鈍角になるように略Ｌ字型に曲げられている。略Ｌ字の内角θは９５°以上で１１０°未満が好ましい。フレキシブルプリント基板ＦＰＣの第１の端部５１１側の配線５２０は、リード電極５３０を介して、ピエゾ素子４７の上電極４７ｃと電気的に接続されている。なお、第１の端部５１１の配線５２０とリード電極５３０は、図示しないＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄａｃｔｉｖｅ  Ｆｉｌｍ）接着剤を用いて圧力を加えて接合されている。
【００３３】
フレキシブルプリント基板ＦＰＣの第２の端部５１２は、ホルダー部材７００のスリットおよび中継基板８００のスリットに通されている。そして、第２の端部５１２の配線５２０は中継基板８００の端子８１０に接合されている。
【００３４】
また、フレキシブルプリント基板ＦＰＣにはヘッド制御部ＨＣが実装されており、このヘッド制御部ＨＣによって各ピエゾ素子４７は駆動することになる。
【００３５】
ケースヘッド６００には、インクカートリッジ等のインク貯留手段からのインクをマニホールド９００に供給するインク導入路（不図示）が設けられている。
【００３６】
このようなヘッド４１では、インクカートリッジからインクを取り込み、マニホールド９００からノズル開口２１０に至るまでの内部をインクで満たした後、ヘッド制御部ＨＣからの信号に従い、圧力発生室１２０に対応するそれぞれの下電極４７ａと上電極４７ｃとの間に電圧が印加される。この電圧の印加によって、弾性膜１７０および圧電体層４７ｂがたわみ変形し、各圧力発生室１２０内の圧力が高まりノズル開口２１０からインク滴が吐出する。
【００３７】
図６は、ヘッド制御部ＨＣのブロック図である。ヘッド制御部ＨＣには、コントローラー１０からケーブルＣＢＬを介して、クロックＣＬＫ、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ、及び駆動信号ＣＯＭが入力される。また、画素データＳＩと設定データＳＰとから構成される設定信号ＴＤも、コントローラー１０からケーブルＣＢＬを介してヘッド制御部ＨＣへ入力される。
【００３８】
なお、ヘッド制御部ＨＣは、各色のノズル群（図３参照）に対して、それぞれ設けられている。各色のノズル群に対するヘッド制御部ＨＣはどれも共通の構成である。
【００３９】
ヘッド制御部ＨＣは、シフトレジスタ４２（第１シフトレジスタ４２Ａ及び第２シフトレジスタ４２Ｂ）と、ラッチ回路４３（第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂ）と、信号選択部４４と、レベルシフト回路４５と、スイッチ４６（印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ、及び、検出用スイッチ４６Ｃ）と、制御ロジック４８と、残留振動検出部６０とを備えている。制御ロジック４８と残留振動検出部６０を除いた各部（すなわち、シフトレジスタ４２、ラッチ回路４３、信号選択部４４、レベルシフト回路４５、及びスイッチ４６）は、それぞれピエゾ素子４７毎（ノズル毎）に設けられる。制御ロジック４８は、設定データＳＰを記憶するためのシフトレジスタ群４８２と、設定データＳＰに基づいて選択信号ｑ０〜ｑ３を生成する選択信号生成部４８４とを有している。
【００４０】
クロックＣＬＫに同期して設定信号ＴＤがヘッド制御部ＨＣに入力されると、設定信号に含まれる画素データＳＩが第１シフトレジスタ４２Ａ及び第２シフトレジスタ４２Ｂにそれぞれセットされ、設定データＳＰが制御ロジック４８のシフトレジスタ群４８２にセットされる。なお、各ノズルに対して２ビットの画素データが割り当てられており、各ノズルにそれぞれ対応する２ビットの画素データの下位ビットは第１シフトレジスタ４２Ａにセットされ、２ビットの画素データの上位ビットは第２シフトレジスタ４２Ｂにセットされる。
【００４１】
そして、ラッチ信号ＬＡＴのパルス（図７参照）に応じて、２ビットの画素データが第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂにラッチされ、設定データＳＰが選択信号生成部４８４にラッチされる。なお、各ノズルにそれぞれ対応する２ビットの画素データの下位ビットは第１ラッチ回路４３Ａにラッチされ、２ビットの画素データの上位ビットは第２ラッチ回路４３Ｂにラッチされる。
【００４２】
図７は、各種信号の説明図である。
２つの駆動信号ＣＯＭ（第１駆動信号ＣＯＭ_Ａ、第２駆動信号ＣＯＭ_Ｂ）は、駆動信号生成回路１２からヘッド制御部ＨＣに入力される信号である。駆動信号ＣＯＭは、繰返し周期Ｔｓ毎に繰り返し生成される。この繰返し周期Ｔｓは、キャリッジ３１が１画素分の距離を移動するのに要する期間である。キャリッジ３１が所定距離移動する毎に、同じ波形の駆動信号ＣＯＭが駆動信号生成回路１２から繰り返し生成される。  
【００４３】
ここでは、繰返し周期Ｔｓを、５つの区間Ｔ１１〜Ｔ１５に分けることができる。駆動信号ＣＯＭは、繰返し周期Ｔｓ毎に複数の駆動パルスを有する。第１駆動信号ＣＯＭ_Ａは、第１区間Ｔ１１の駆動パルスＰＡ１と、第２区間Ｔ１２の駆動パルスＰＡ２と、第３区間Ｔ１３〜第５区間Ｔ１５の駆動パルスＰＡ３とを有する。第２駆動信号ＣＯＭ_Ｂは、第１区間Ｔ１１及び第２区間Ｔ１２の駆動パルスＰＢ１と、第３区間Ｔ１３の駆動パルスＰＢ２と、第４区間Ｔ１４の駆動パルスＰＢ３と、第５区間Ｔ１５の駆動パルスＰＢ４とを有する。各駆動パルスの波形は、ピエゾ素子に行わせる動作に基づいて定められている。
【００４４】
ラッチ信号ＬＡＴは、繰返し周期Ｔｓの開始タイミングを示す信号である。チェンジ信号ＣＨ（第１チェンジ信号ＣＨ_Ａ、第２チェンジ信号ＣＨ_Ｂ）は、駆動信号ＣＯＭに含まれる駆動パルスの区間を示す信号である。
【００４５】
選択信号ｑ０〜ｑ３は、選択信号生成部４８４（図６参照）から出力される信号である。各選択信号は、一対の信号（第１選択信号ｑ_Ａ、第２選択信号ｑ_Ｂ）から構成されており、図７には、それぞれの信号に添字としてＡ又はＢを付している。選択信号ｑ０〜ｑ３は、選択信号生成部４８４にラッチされた設定データＳＰに基づいて、繰返し周期Ｔｓの５つの区間Ｔ１１〜Ｔ１５でＨレベル又はＬレベルを示す２値信号である。
【００４６】
選択信号ｑ０〜ｑ３は、信号選択部４４（図６参照）に入力される。信号選択部４４は、第１ラッチ回路４３Ａ及び第２ラッチ回路４３Ｂにラッチされた２ビットの画素データに応じて、選択信号ｑ０〜ｑ３からいずれかの選択信号ｑを選択する。画素データが［００］の場合には選択信号ｑ０（ｑ０_Ａ，ｑ０_Ｂ）が選択され、画素データが［０１］の場合には選択信号ｑ１が選択され、画素データが［１０］の場合には選択信号ｑ２が選択され、画素データが［１１］の場合には選択信号ｑ３が選択される。選択された選択信号は、スイッチ信号ＳＷとして信号選択部４４から出力される。
【００４７】
図６に示すように、各ピエゾ素子４７にはそれぞれ２つの印字用のスイッチ４６（印字用スイッチ４６Ａ及び印字用スイッチ４６Ｂ）が設けられており、印字用スイッチ４６Ａには第１駆動信号ＣＯＭ#Ａが入力され、印字用スイッチ４６Ｂには第２駆動信号ＣＯＭ_Ｂが入力される。信号選択部４４は、選択信号を構成する一対の信号に従って２つのスイッチ信号ＳＷ（第１スイッチ信号ＳＷ_Ａ及び第２スイッチ信号ＳＷ_Ｂ）を出力し、第１スイッチ信号ＳＷ_Ａは印字用スイッチ４６Ａに入力され、第２スイッチ信号ＳＷ_Ｂは印字用スイッチ４６Ｂに入力される。
【００４８】
スイッチ信号がＨレベルのとき、スイッチ４６はＯＮ状態になり、駆動信号ＣＯＭがピエゾ素子４７へ印加される。スイッチ信号ＳＷがＬレベルのとき、スイッチ４６はＯＦＦ状態になり、駆動信号ＣＯＭはピエゾ素子４７へ印加されない。
【００４９】
この結果、画素データが［００］の場合、第２駆動信号ＣＯＭ_Ｂの第１区間Ｔ１１及び第２区間Ｔ１２の駆動パルスＰＢ１がピエゾ素子４７に印加される。ピエゾ素子４７が駆動パルスＰＢ１に応じて駆動すると、インクが吐出されない程度の圧力変動がインクに生じて、インクメニスカス（ノズル部分で露出しているインクの自由表面）が微振動する。この場合、媒体Ｓにはドットは形成されない。
【００５０】
画素データが［０１］の場合、第１駆動信号ＣＯＭ_Ａの第２区間Ｔ１２の駆動パルスＰＡ２がピエゾ素子４７に印加される。ピエゾ素子４７が駆動パルスＰＡ２に応じて駆動すると、小程度の量（ここでは６ｎｇ）のインクが吐出され、媒体Ｓに小ドットが形成される。
【００５１】
画素データが［１０］の場合、第１駆動信号ＣＯＭ_Ａの第２区間Ｔ１２の駆動パルスＰＡ２と、第２駆動信号ＣＯＭ_Ｂの第３区間Ｔ１３の駆動パルスＰＢ２とがピエゾ素子４７に印加される。ピエゾ素子４７が駆動パルスＰＡ２及び駆動パルスＰＢ２に応じて駆動すると、中程度の量（ここでは１２ｎｇ）のインクが吐出され、媒体Ｓに中ドットが形成される。
【００５２】
画素データが［１１］の場合、第１駆動信号ＣＯＭ_Ａの第１区間Ｔ１１の駆動パルスＰＡ１及び第２区間Ｔ１２の駆動パルスＰＡ２と、第２駆動信号ＣＯＭ_Ｂの第４区間Ｔ１４の駆動パルスＰＢ３及び第５区間Ｔ１５の駆動パルスＰＢ４とがピエゾ素子４７に印加される。これにより、最大吐出量（ここでは２４ｎｇ）のインクが吐出され、媒体Ｓに大ドット（最も大きいドット）が形成される。
【００５３】
残留振動検出部６０（検出回路に相当）は、駆動信号印加後のピエゾ素子４７の残留振動信号を検出することにより、ノズルの状態（不良ノズルなど）を検出する。残留振動検出部６０の構成については後述する。残留振動検出部６０と各ピエゾ素子４７の間には検出用スイッチ４６Ｃが設けられている。この検出用スイッチ４６Ｃは、制御ロジック４８から出力される検出スイッチ信号ＳＷ_Ｃによってオン・オフが制御されている。
【００５４】
レベルシフト回路４５は、第１スイッチ信号ＳＷ_Ａ、第２スイッチ信号ＳＷ_Ｂ、及び検出スイッチ信号ＳＷ#Ｃの供給ラインにそれぞれ設けられている。このレベルシフト回路４５は、低電圧系（例えば３Ｖ）から高電圧系（例えば４２Ｖ）に信号のレベルを変換するものである。
【００５５】
＝＝＝残留振動検出部＝＝＝
＜参考例＞
図８は、参考例の残留振動検出部６０´の説明図である。
この例では、複数（ここでは８００個）のピエゾ素子４７のグランドＧＮＤ側の電極（図５の下電極４７ａ）に共通に接続された抵抗Ｒａに並列にスイッチＳａが設けられている。そして、その抵抗の両端に残留振動検出部６０´が接続されている。
【００５６】
残留振動の検出時以外では、スイッチＳａがオンに制御される。これにより、配線ＧＮＤがスイッチＳａを介して接地される。言い換えるとピエゾ素子４７の下電極４７ａが接地される。
【００５７】
一方、残留振動を検出する場合、ピエゾ素子４７に駆動信号のパルスが印加された後に、スイッチＳａがオフに切り替えられる。これにより、駆動されたピエゾ素子４７の起電力により抵抗Ｒａに電流が流れる。そして、残留振動検出部６０´はその電流に基づきピエゾ素子４７の残留振動を検出する。
【００５８】
この参考例のように、ピエゾ素子４７のＧＮＤ（ＶＳＳ）側の下電極４７ａの残留振動を検出する場合、ピエゾ素子４７の駆動信号の印加側の上電極４７ｃとは反対側に検出用のスイッチＳａや残留振動検出部６０´を設けることになる。このため、印字用スイッチ４６Ａ、４６Ｂが設けられた半導体チップ（ヘッド制御部ＨＣ）とは別に検出用スイッチや残留振動検出部６０´用のチップを設けなければならない。
【００５９】
これに対し、ピエゾ素子４７の駆動信号の印加側（上電極４７ｃ側）で残留振動を検出するようにすれば、残留振動検出部や検出用のスイッチをヘッド制御部ＨＣに設けることができ、コストの低減やプリンターのサイズの縮小を図ることができる。しかしこの場合、残留振動の信号特性の悪化やレイアウト面積（チップ面積）の増大が問題となる。また、駆動素子の数が多いとレイアウトが困難になる。
【００６０】
また、ヘッド制御部ＨＣにおいて、制御ロジック４８などの信号処理を行う回路の電源は低電圧（例えば３Ｖ）であるのに対し、ピエゾ素子４７の充放電を行うドライバー（例えば、吐出用スイッチ）はそれよりも高い高電圧（例えば４２Ｖ）で駆動される。参考例の場合は、スイッチＳａや残留振動検出部６０´を全て低電圧系で構成することが可能であるが、残留振動検出部をヘッド制御部ＨＣに設ける場合、４２Ｖ系と３Ｖ系が同じ半導体チップに混在することになる。残留振動信号は信号レベルの小さい信号であるため、信号干渉などにより精度のよい検出ができないおそれがある。
【００６１】
そこで、本実施形態では、ヘッド制御部ＨＣに残留振動検出部６０を設けるとともに、信号特性の改善及びレイアウトの改善を図っている。また、４２Ｖ系と３Ｖ系が混在することによる信号干渉を防止し、検出精度の向上を図っている。
【００６２】
＜本実施形態＞
図９は本実施形態の残留振動検出部６０のブロック図であり、図１０は図９の回路図である。本実施形態の残留振動検出部６０はヘッド制御部ＨＣに設けられている（図６参照）。
【００６３】
残留振動検出部６０は、ＣＯＭセレクタ６１、バイアス抵抗Ｒ１、ハイパスフィルター（ＨＰＦ）６２Ａ、６２Ｂ、スイッチ６３Ａ、６３Ｂ、差動アンプ（ＡＭＰ）６４、ローパスフィルター（ＬＰＦ）６５、トリミングアンプ６６、バッファアンプ６７、及び、出力スイッチ６８を備えている。
【００６４】
なお、図９に示すヘッドドライバーには、図１０の印字用スイッチ４６Ａ、４６Ｂが含まれ、残留検出用セレクタには検出用スイッチ４６Ｃが含まれる。また、図９のプリンタヘッド（アクチュエータ）には、図１０のピエゾ素子４７が含まれる。この印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ、検出用スイッチ４６Ｃ、及び、ピエゾ素子４７は、それぞれヘッド４１の各ノズルと対応して（本実施形態では８００個）設けられている。また、ピエゾ素子４７を除いた部分はヘッド制御部ＨＣに設けられており、ヘッド制御部ＨＣから各ピエゾ素子４７への出力端子Ｔも各ノズルと対応して設けられている。図１０では一つのノズルに対応する部分の構成を示している。
【００６５】
図１０に示すように、１つのピエゾ素子４７に対して３つのスイッチが出力端子Ｔを介して並列に設けられている。
【００６６】
印字用スイッチ４６Ａは、出力端子Ｔを介して、ピエゾ素子４７への第１駆動信号ＣＯＭ_Ａの印加を制御する。なお、印字用スイッチ４６Ａは第１スイッチ信号ＳＷ_Ａによってオン・オフが制御される。
【００６７】
印字用スイッチ４６Ｂは、出力端子Ｔを介して、ピエゾ素子４７への第２駆動信号ＣＯＭ_Ｂの印加を制御する。なお、印字用スイッチ４６Ｂは第２スイッチ信号ＳＷ_Ｂによってオン・オフが制御される。
【００６８】
検出用スイッチ４６Ｃは、出力端子Ｔを介して、残留振動検出部６０（より具体的には、図の第２ラインＬ２）への残留振動信号の印加を制御する。
【００６９】
これらの各スイッチ（印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ、検出用スイッチ４６Ｃ）は、後述するように、Ｐ型トランジスタとＮ型トランジスタとによるトランスファーゲート（トランスミッションゲートともいう）で構成されている。また、後述する他のスイッチもトランスファーゲートで構成されている。ただし、各スイッチの構成はトランスファーゲートには限られず、他の構成であってもよい。例えば、何れか一方のチャンネルのトランジスタで構成してもよい。
【００７０】
ＣＯＭセレクタ６１は、スイッチ６１Ａ、スイッチ６１Ｂを有している。
【００７１】
スイッチ６１Ａは、第１駆動信号ＣＯＭ_Ａの供給ラインと、残留振動検出部６０の第１ラインＬ１の間に設けられている。
【００７２】
スイッチ６１Ｂは、第２駆動信号ＣＯＭ_Ｂの供給ラインと、第１ラインＬ１の間に設けられている。
【００７３】
バイアス抵抗Ｒ１は、第２ラインＬ２（ノードＮ２）と、第１ラインＬ１（ノードＮ１）との間に設けられている。
【００７４】
ハイパスフィルター６２は、第１ラインＬ１に設けられた第１ハイパスフィルター６２Ａと、第２ラインＬ２に設けられた第２ハイパスフィルター６２Ｂを有している。各ハイパスフィルターはそれぞれコンデンサーと抵抗を有して構成されている。
【００７５】
そしてハイパスフィルター６２は、検出用スイッチ４６Ｃが接続される第２ラインＬ２の信号と、駆動信号（第１駆動信号ＣＯＭ_Ａ、第２駆動信号ＣＯＭ_Ｂ）が供給される第１ラインＬ１の信号とを差動形式の入力信号とし、第１ハイパスフィルター６２Ａ及び第２ハイパスフィルター６２Ｂにて、それぞれ低域周波数成分を減衰させた信号を差動アンプ６４に出力する。このように低域の周波数成分を減衰させることにより、残留振動の検出精度を向上させることができる。また、ハイパスフィルター６２（第１ハイパスフィルター６２Ａ、第２パイパスフィルター６２Ｂは、それぞれ、コンデンサーによって第１ラインＬ１、第２ラインＬ２の信号の直流成分をカットする。
【００７６】
スイッチ６３Ａは、第１ハイパスフィルター６２Ａの抵抗と並列に設けられている、またスイッチ６３Ｂは、第２ハイパスフィルター６２Ｂの抵抗と並列に設けられている。また、スイッチ６３Ａとスイッチ６３Ｂは同じタイミングでオン・オフが切り替わる。
【００７７】
差動アンプ６４は、３個のオペアンプを用いて構成されたインスツルメンテーションアンプであり、高い同相除去比を有する。これにより、第１ラインＬ１と、第２ラインＬ２に同相ノイズが混入しても当該同相ノイズを抑圧することができる。
【００７８】
ローパスフィルター６５は、差動アンプ６４の出力の高域周波成分を減衰させる。この例のローパスフィルター６５は、オペアンプを用いた多重帰還型であるが、残留振動の周波数帯域よりも高域周波成分を減衰させることができればどのような形式でもよい。これによりノイズ成分を除去することができる。
【００７９】
トリミングアンプ６６は、ローパスフィルター６５の出力のゲイン調整を行う。
【００８０】
バッファアンプ６７は、インピーダンス変換をしてローインピーダンスの信号を出力する。この例のバッファアンプ６７は、オペアンプを用いたボルテージフォロアで構成されている。
【００８１】
出力スイッチ６８は、バッファアンプ６７からの信号の出力のオン・オフを切り替えるものである。例えば、ヘッド４１のノズル列ごとに設けられた残留振動検出部６０の出力を切り替える。
【００８２】
ノズルの状態を検出する場合、まずピエゾ素子４７に駆動信号を印加し、その後に残留振動を検出する。ピエゾ素子４７に第１駆動信号ＣＯＭを印加するときには、印字用スイッチ４６Ａをオン、印字用スイッチ４６Ｂ、検出用スイッチ４６Ｃをオフにする。また、このときスイッチ６１Ａ、６１Ｂはオフ、スイッチ６３Ａ、６３Ｂはオンにする。
【００８３】
そして、第１駆動信号ＣＯＭ_Ａのパルス（例えば、実際にインクを吐出しない検出用パルス）がピエゾ素子４７に印加された後、残留振動を検出するときには、検出用スイッチ４６Ｃをオンにし、印字用スイッチ４６Ａをオフにする。さらに、スイッチ６１Ａをオン、スイッチ６３Ａ、６３Ｂをオフにする。
【００８４】
これにより、第１駆動信号ＣＯＭ_Ａを印加した後のピエゾ素子４７に発生する起電力信号（残留振動信号）が、検出用スイッチ４６Ｃ→第２ラインＬ２→第２ハイパスフィルター６２Ｂの経路で伝送される。この際、印字用スイッチ４６Ａはオフ、スイッチ６１Ａはオンなので、第１ラインＬ１には第１駆動信号ＣＯＭ_Ａが供給され、ノードＮ２の電位はバイアス抵抗Ｒ１によって第１駆動信号ＣＯＭ_Ａの所定電位にバイアスされる。第１ラインＬ１、第２ラインＬ２の信号は、それぞれ第１ハイパスフィルター６２Ａ、第２ハイパスフィルター６２Ｂを通り差動アンプ６４に入力される。
【００８５】
そして、差動アンプ６４で、この２つの入力信号から同相ノイズが抑制されたシングルエンド形式の信号が出力される。さらに、その信号は、ローパスフィルター６５において高周波成分が減衰され、トリミングアンプ６６でゲイン調整され、バッファアンプにおいて、インピーダンスが変換された後、出力スイッチ６８を介して、例えばコントローラー１０に設けられた異常判定部（不図示）に出力される。そして、異常判定部にて、残留振動検出部６０で検出された信号の周波数、振幅、位相などに基づいて、ノズルの状態（気泡、インク固化、紙粉付着など）が判定される。なお、この異常判定部を残留振動検出部６０に設けてもよい。
【００８６】
このように残留振動検出部６０は、駆動信号を印加した後のピエゾ素子４７に発生する残留振動信号を検出している。
【００８７】
また、本実施形態ではピエゾ素子４７から見て印字用スイッチ４６Ａ、４６Ｂと同じ側（ピエゾ素子４７の上電極４７ｃ側）に検出用スイッチ４６Ｃ及び残留振動検出部６０を設けている。これにより検出用スイッチ４６Ｃ及び残留振動検出部６０を、印字用スイッチ４６Ａ、４６Ｂと同じ半導体チップ（ヘッド制御部ＨＣ）に設けることができる。
【００８８】
＝＝＝レイアウトについて＝＝＝
＜フレキシブルプリント基板ＦＰＣの配線パターン＞
図１１は、ヘッド制御部ＨＣ及びフレキシブルプリント基板ＦＰＣの配線パターンの説明図である。図１１のフレキシブルプリント基板ＦＰＣは、半導体装置であるヘッド制御部ＨＣを実装する基板である。フレキシブルプリント基板ＦＰＣにおける入力側端は、第２の端部５１２に相当し、出力側端は第１の端部５１１に相当する（図４、図５参照）。  フレキシブルプリント基板ＦＰＣには、ヘッド制御部ＨＣに入力信号（例えばクロック信号ＣＬＫ、ラッチ信号ＬＡＴ、駆動信号ＣＯＭなど）を入力するための入力側配線パターンと、ピエゾ素子（駆動素子）４７を駆動するための出力信号をヘッド制御部ＨＣから供給するための出力側配線パターンとが形成されている。
【００８９】
ヘッド制御部ＨＣには、８００個のピエゾ素子４７へ信号を出力する出力端子Ｔが設けられているため、ヘッド制御部ＨＣは、長細い形状（長方形状）になっている。以下の説明においてヘッド制御部ＨＣの短辺方向のうち入力配線パターンが形成された側を入力側といい、その反対側を出力側という。この長方形状のヘッド制御部ＨＣの長辺方向は、ノズルが並ぶノズル列方向（図３参照）と平行である。一方、ヘッド制御部ＨＣの出力端子Ｔは、ヘッド制御部ＨＣの長辺方向に沿って配置されている。このため、ヘッド制御部ＨＣの出力端子Ｔの並ぶ方向は、ノズルが並ぶノズル列方向と平行になる。
【００９０】
ヘッド制御部ＨＣは、複数の出力端子Ｔと、複数の入力端子Ｉとを有する。出力端子Ｔは、８００個のピエゾ素子４７にそれぞれ信号を出力する端子である。入力端子Ｉは、例えばクロック信号ＣＬＫ、ラッチ信号ＬＡＴ、駆動信号ＣＯＭなどを入力するための端子である。ヘッド制御部ＨＣには出力端子Ｔが８００個あり、入力端子Ｉはこれよりも少ない。
【００９１】
そこで、本実施形態では図１１に示すように長方形状のヘッド制御部ＨＣにおいて、入力側の長辺（以下、入力側長辺という：第１長辺に相当）の中央部分に入力端子Ｉを配置している。そして、出力端子Ｔを出力側の長辺（以下、出力側長辺という：第２長辺に相当）のみでなく、入力側長辺の中央部分（入力端子Ｉが配置された領域）を挟む両側の端部にも配置している。ここで、入力側長辺の端部のうち、入力端子Ｉが配置された領域（中央部分）よりも長辺方向の一方側の端部のことを第１端部といい、他方側の端部のことを第２端部という。また、第１端部と第２端部を合わせて両端部という。
【００９２】
このため、フレキシブルプリント基板ＦＰＣには、ヘッド制御部ＨＣの入力側長辺に設けられた出力端子Ｔから、一旦、入力側に導出させたのち、短辺の外側を回り込ませて出力側の端部まで出力用配線パターン（図中の回り込み配線）が設けられている。
【００９３】
ここで、入力端子Ｉの配置位置を入力側長辺の中央にしているのは、信号特性の改善を図るためである。もし仮に、入力端子Ｉの位置を入力側長辺の第１端部にした場合、回り込み配線が全て同一方向（長辺方向の他方側）へ回り込むことになり、配線長のばらつきが大きくなる。本実施形態のように入力端子Ｉを中央に配置し、それを挟むように出力端子Ｔを入力側長辺の両端部に配置することで、配線長のばらつきを低減させることができ信号特性の改善を図ることができる。
【００９４】
＜ヘッド制御部ＨＣのレイアウト＞
また、図１２は、本実施形態のヘッド制御部ＨＣのレイアウトの説明図である。
本実施形態では、ヘッド制御部ＨＣにはアナログブロックＢａ（信号処理ブロックに相当）とドライバーブロックＢｄの２つのブロックが形成されている。ドライバーブロックＢｄとアナログブロックＢａは図のように分離して配置されている。そして、ドライバーブロックＢｄとアナログブロックＢａとの境界にはハイパスフィルター（ＨＰＦ）６２が配置されている。
【００９５】
アナログブロックＢａは、信号レベルが小さく、電源電圧として電圧ＶＤＤ（例えば３Ｖ）が用いられる低電圧系（第２電圧系に相当）のブロックである。アナログブロックＢａは、ヘッド制御部ＨＣの入力側長辺の中央に配置されている。また、アナログブロックＢａには、制御ロジック４８及び残留振動検出部６０などの回路や、入力端子Ｉなどが設けられている。
【００９６】
ドライバーブロックＢｄは、ピエゾ素子４７を駆動させるため電源電圧として電圧ＶＨＶ（例えば４２Ｖ）が用いられる高電圧系（第１電圧系に相当）のブロックである。ドライバーブロックＢｄは、アナログブロックＢａを挟む入力側長辺の両端部、及び、出力側長辺（第２長辺に相当）に配置されている。すなわち、ドライバーブロックＢｄは、入力側長辺の中央に配置されたアナログブロックＢａを囲むように設けられている。
【００９７】
ドライバーブロックＢｄには、８００個の出力端子Ｔが設けられている。この８００個の出力端子Ｔのうち５００個は出力側長辺に配置されており、残りは入力側長辺の第１端部と第２端部にそれぞれ配置されている。つまり、入力側長辺の両端部（第１端部と第２端部）にはそれぞれ１５０個の出力端子Ｔが配置されている。なお、本実施形態において第１端部は、アナログブロックＢａの入力側長辺に並んだ入力端子Ｉのうちの一方側端（図の入力端子Ｉ１）よりも外側（一方側）の端部であり、第２端部は、他方側端（図の入力端子Ｉｎ）よりも外側（他方側）の端部である。
【００９８】
さらにドライバーブロックＢｄには、各出力端子Ｔにつきピエゾ素子４７を駆動させるための印字用スイッチ４６Ａ、４６Ｂと、残留振動検出部６０への残留振動信号の印加を制御する検出用スイッチ４６Ｃがそれぞれ設けられている（図１２の点線で囲まれた部分）。
【００９９】
図１３Ａは出力端子Ｔの周辺の回路図であり、図１３Ｂは出力端子Ｔの周辺のレイアウト図である。なお、図１３Ｂは出力側長辺におけるレイアウト図である。入力側長辺のレイアウトの場合は、入力側と出力側の位置関係が逆になる。つまり、この場合、入力側の端部に出力端子Ｔが配置され、最も内側（出力側）に検出用トランジスタが配置される。
【０１００】
印字用スイッチ４６Ａ及び印字用スイッチ４６Ｂは、それぞれ、図１３Ａに示すように、Ｎ型トランジスタとＰ型トランジスタとによるトランスファーゲートで構成されている。以下の説明において、印字用スイッチ４６Ａ、４６Ｂを構成するこれらのトランジスタのことを印字用トランジスタともいう。また、検出用スイッチ４６Ｃも同様にＮ型トランジスタとＰ型トランジスタによるトランスファーゲートで構成されており、検出用スイッチ４６Ｃを構成するこれらのトランジスタのことを検出用トランジスタともいう。
【０１０１】
図１３Ａに示すように、本実施形態では一つの出力端子Ｔ（言い換えるとピエゾ素子４７）に対して、印字用スイッチ４６Ａ、印字用スイッチ４６Ｂ及び検出用スイッチ４６Ｃが並列に接続されている。ただし、出力端子Ｔに対してこれらのトランジスタを長辺方向に並列に並べると、狭い間隔で並ぶ出力端子Ｔの間に配置することが困難である。そこで、図１３Ｂに示すように、出力端子Ｔの並ぶ方向（長辺方向）と直交する短辺方向に沿った細長い領域に印字用トランジスタと検出用トランジスタを並べて配置している。なお、検出用トランジスタは、印字用トランジスタよりもサイズ（短辺方向の長さ）が小さく、印字用トランジスタよりも出力端子Ｔから離れて奥側（ヘッド制御部ＨＣの入力側）に配置している。これによりレイアウト面積の増大を抑制するとともに静電気に対する耐性の向上をはかることができる。このように短辺方向に沿った細長い領域に各トランジスタを配置することにより、狭い間隔で並ぶ出力端子Ｔのそれぞれに対し印字用トランジスタと検出用トランジスタを効率的にレイアウトすることができる。
【０１０２】
また、検出用スイッチ４６Ｃ（検出用トランジスタ）には検出出力（残留振動検出）用の信号配線として第２ラインＬ２が接続されている。
【０１０３】
この第２ラインＬ２は、図１２に示すように、出力端子Ｔの並び方向に沿ったライン部Ｌ２ａ（第１信号配線に相当）、ライン部Ｌ２ｂ（第２信号配線に相当）、及び、ライン部Ｌ２ｃ（第３信号配線に相当）を有している。
【０１０４】
ライン部Ｌ２ａは、入力側長辺の第１端部に設けられた１５０個の出力端子Ｔのそれぞれに対応する検出用スイッチ４６Ｃと共通に接続されている。また、ライン部Ｌ２ｂは、出力側長辺に設けられた５００個の出力端子Ｔのそれぞれ対応する検出用スイッチ４６Ｃと共通に接続されている。また、ライン部Ｌ２ｃは、入力側長辺の第２端部の１５０個の出力端子Ｔのそれぞれに対応する検出用スイッチ４６Ｃと共通に接続されている。
【０１０５】
そして、残留振動信号の信号配線である第２ラインＬ２として、ライン部Ｌ２ａのうち残留振動検出部６０に近い側の一端が残留振動検出部６０（より具体的には、ハイパスフィルター６２）に接続され、その反対側の他端が当該他端に近い側のライン部Ｌ２ｂの一端と接続され、さらに、ライン部Ｌ２ｂの他端が、当該他端に近い側のライン部Ｌ２ｃの一端と接続されている。
【０１０６】
このように第２ラインＬ２は、アナログブロックＢａを囲むドライバーブロックＢｄの内部に引きまわされて配置されている。こうすることにより、効率的なレイアウトが可能になり、出力端子Ｔの数が多い場合においてもレイアウト（チップ）面積の縮小を図ることができる。
【０１０７】
なお、前述した参考例の場合、ピエゾ素子４７のＧＮＤ側に流れる電流に基づいて残留振動を検出するので、残留振動検出部６０´を低電圧系だけで構成できる。これに対し、本実施形態のヘッド制御部ＨＣには、制御ロジック４８などの低電圧（３Ｖ）系と、ピエゾ素子４７の充放電を行うドライバーなどの高電圧（４２Ｖ）系とが存在する。残留振動信号は信号レベルの小さい信号であるため、高電圧系との信号干渉などにより精度のよい検出ができないおそれがある。
【０１０８】
このため、本実施形態のヘッド制御部ＨＣでは、高電圧系のドライバーブロックＢｄと低電圧系のアナログブロックＢａとに分離し、さらにその境界にハイパスフィルター６２（第１ハイパスフィルター６２Ａ、第２ハイパスフィルター６２Ｂ）を設けている。これにより残留振動の検出の高精度化を図ることができる。ハイパスフィルター６２は、図１０に示したようにコンデンサーと抵抗とによって構成されている。
【０１０９】
図１４は、ハイパスフィルター６２のコンデンサー部分の構成の説明図である。なお、第１ハイパスフィルター６２Ａと第２ハイパスフィルター６２Ｂは同じ構成である。ここでは、第２ハイパスフィルター６２Ｂのコンデンサーについて説明する。
【０１１０】
本実施形態の第２ハイパスフィルター６２Ｂのコンデンサーは、耐圧が４２Ｖ以上の高耐圧コンデンサーであり、図に示すように半導体基板に形成されたＮ型のウェル（導電領域）とポリゲートとを有し、Ｎ型のウェルとポリゲートとの間に絶縁膜（例えば酸化膜）が設けられた高耐圧ＭＯＳトランジスタ構造で構成されている。そして、このＭＯＳトランジスタ構造のゲート容量を高耐圧コンデンサーとして用いる。
【０１１１】
図１４のＮ型のウェルは、コンデンサーの高電圧側の電極となっており、ドライブブロックＲｄからの第２ラインＬ２（具体的にはライン部Ｌ２ａの一端）と接続される（図１０、図１２参照）。一方、ポリゲートは、コンデンサーの低電圧側の電極であり後段の差動アンプ６４と接続される（図１０参照）。コンデンサーをこのようなＭＯＳトランジスタ構造とすることにより、高耐圧コンデンサー（及びハイパスフィルター６２）を簡易に構成することができる。
【０１１２】
なお、Ｎ型のウェルをコンデンサーの高電圧側の電極としているのは、Ｎ型のウェルと半導体基板との間に寄生容量が含まれるからである。このためＮ型のウェルを低電圧側（出力側）の電極にするよりも、高電圧側（入力側）の電極にする方が信号特性の向上を図ることができる。
【０１１３】
以上説明したように、本実施形態のヘッド制御部ＨＣは、各ピエゾ素子４７に対してそれぞれ、出力端子Ｔを介して駆動信号ＣＯＭを印加させる４２Ｖ系のドライバーブロックＢｄと、ドライバーブロックＢｄとは分離して配置され、出力端子Ｔを介してピエゾ素子４７の残留振動信号を検出する残留振動検出部６０を有する３Ｖ系のアナログブロックＢａとドライバーブロックＢｄとアナログブロックＢａとの間に設けられたハイパスフィルター６２とを備えている。
【０１１４】
これにより、残留振動検出部６０をヘッド制御部ＨＣに設けた場合においても、高電圧（４２Ｖ）系と低電圧（３Ｖ）系とが存在することによる信号干渉などを抑制することができ、残留振動の検出の高精度化を図ることができる。
【０１１５】
＝＝＝その他の実施の形態＝＝＝
上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。
【０１１６】
＜プリンター１について＞
前述の実施形態では、液体吐出装置は、ヘッド４１の移動するシリアル型プリンター（プリンター１）であったがこれには限られない。例えば、ヘッドの固定されたライン型プリンターであっても良い。また、液体吐出装置は、インクを吐出するプリンターに限られるものではない。例えば、液体吐出装置は、ノズルから加工液を吐出する加工装置でも良い。
【０１１７】
＜ピエゾ素子４７について＞
前述の実施形態では、ノズルからインクを吐出させる駆動素子としてピエゾ素子４７が用いられていた。但し、ノズルからインクを吐出させる駆動素子は、ピエゾ素子４７に限らず、他の圧電素子でも良い。
【０１１８】
＜出力端子について＞
本実施形態ではヘッド制御部ＨＣに設けられた出力端子Ｔの数は８００個であったが、これには限られず、ピエゾ素子４７（言い換えるとノズル）の数に応じて複数設けられていればよい。また、入力側長辺の両端部、及び、出力側長辺に配置される出力端子Ｔの数も前述した実施形態には限られない。また、検出用スイッチ４６ｃや、印字用スイッチ４６ａ、４６ｂも複数の出力端子Ｔに対応してそれぞれ複数設けられていればよい。
【０１１９】
＜残留振動検出部６０について＞
残留振動検出部６０の構成は前述したものには限られず、他の構成であってもよい。
図１５は残留振動検出部６０の変形例の説明図である。なお、図１０と同一構成の部分には同一符号を付し説明を省略する。
この変形例では、図１０と比べて第１ラインＬ１、第１ハイパスフィルター６２Ａ、スイッチ６３Ａが省略されており、ハイバスフィルターが第２ハイパスフィルター６２Ｂのみで構成されている。そして、その後段のアンプとてシングル入力のトリミングアンプ６６が用いられている。
【０１２０】
また、図１６は残留振動検出部６０の別の変形例の説明図である。
この変形例では、図１５と比べて、さらにローパスフィルター６５が省略されている。
【０１２１】
このような場合においても上述したようなレイアウトにすることにより、残留振動の信号特性のよい回路をコンパクトに実現することができる。
【符号の説明】
【０１２２】
１  プリンター、１０  コントローラー、
１１  メモリー、１２  駆動信号生成回路、
２０  搬送ユニット、３０  キャリッジユニット、３１  キャリッジ、
４０  ヘッドユニット、４１  ヘッド、
４２Ａ  第１シフトレジスタ、４２Ｂ  第２シフトレジスタ、
４３Ａ  第１ラッチ回路、４３Ｂ  第２ラッチ回路、
４４  信号選択部、４５  レベルシフト回路、
４６Ａ  印字用スイッチ、４６Ｂ  印字用スイッチ、４６Ｃ  検出用スイッチ、
４７  ピエゾ素子、４７ａ  下電極、
４７ｂ  圧電体層、４７ｃ  上電極、
４８  制御ロジック、
５０  センサー群、
６０  残留振動検出部、６１  ＣＯＭセレクタ、６２  ハイパスフィルター、
６２Ａ  第１ハイパスフィルター、６２Ｂ  第２ハイパスフィルター、
６３Ａ  スイッチ、６３Ｂ  スイッチ、６４  差動アンプ、
６５  ローパスフィルター、６６  トリミングアンプ、
６７  バッファアンプ、６８  出力スイッチ、
ＨＣ  ヘッド制御部（半導体装置）、
ＣＬＫ  クロック信号、ＬＡＴ  ラッチ信号、ＣＨ  チェンジ信号、
ＴＤ  設定信号、ＳＩ  画素データ、ＳＰ  設定データ、
ＣＯＭ_Ａ  第１駆動信号、ＣＯＭ_Ｂ  第２駆動信号、
Ｔ  出力端子、Ｉ  入力端子、
Ｂａ  アナログブロック、Ｂｄ  ドライバーブロック
【図１】
2015189124.tif 000003
【図２】
2015189124.tif 000004
【図３】
2015189124.tif 000005
【図４】
2015189124.tif 000006
【図５】
2015189124.tif 000007
【図６】
2015189124.tif 000008
【図７】
2015189124.tif 000009
【図８】
2015189124.tif 000010
【図９】
2015189124.tif 000011
【図１０】
2015189124.tif 000012
【図１１】
2015189124.tif 000013
【図１２】
2015189124.tif 000014
【図１３】
2015189124.tif 000015
【図１５】
2015189124.tif 000016
【図１６】
2015189124.tif 000017
【図１４】
2015189124.tif 000018