(57)【要約】【課題】複数デジタイザが出力する信号サンプルから時間領域インターリーブだけで、デジタル信号処理なしに、入力信号に対応するデジタル表現を再構築する。【解決手段】高調波時間インタリーブ（ＨＴＩ）システムであって、サンプル・クロック部１０２は、基準信号を供給する。合算部１０８は、基準信号と、この基準信号の高調波である第２入力信号を受けて合算基準信号を生成する。スプリッタ１１０は、入力信号を受けて分割し、複数の遅延ブロック１１２に供給する。複数のデジタイザ１１６は、サンプル・クロック部１０２からの基準信号と、対応するミキサ１１４からの出力信号をそれぞれ受ける。多位相行列ブロック１１８は、複数のデジタイザ１１６からの出力信号を受ける。インタリーブ再構築ブロック１２０は、多位相行列ブロックからの出力を受けて、各デジタイザからの時間領域信号サンプルをインタリーブし、再構築波形を生成する。【選択図】図１
2015055634.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を供給するサンプル・クロック部と、
上記基準信号を第１入力端子で受け、上記基準信号に由来する遅延された高調波信号を第２入力端子で受け、合算基準信号を生成する合算部と、
入力信号を受け、該入力信号と実質的に同じ帯域幅を示す複数の出力信号をそれぞれ出力する複数の出力端子を有するスプリッタ部と、
上記スプリッタ部からの上記出力信号をそれぞれ受ける複数の第１遅延ブロックと、
上記合算部からの上記合算基準信号をそれぞれ受けると共に、複数の上記第１遅延ブロック中の対応するものからの上記出力信号をそれぞれ受ける複数のミキサ部と、
上記サンプル・クロック部からの上記基準信号をそれぞれ受けると共に、複数の上記ミキサ部の対応するものから出力信号をそれぞれ受ける複数のデジタイザ部と、
複数の上記デジタイザ部のそれぞれから出力信号を受ける多位相フィルタ行列ブロックの機能を実行すると共に、上記多位相フィルタ行列ブロックからの出力を受けて、上記デジタイザ部のそれぞれからの時間領域信号サンプルをインタリーブするインタリーブ再構築ブロックの機能を実行し、上記入力信号の実質的に全帯域幅のデジタル表現を生成するコントローラと
を具える高調波時間インタリーブ・システム。
【請求項２】
上記サンプル・クロック部からの上記基準信号をそれぞれ受けて、上記高調波信号を生成する複数の周波数乗算部を更に具える請求項１記載の高調波時間インタリーブ・システム。
【請求項３】
複数の上記周波数乗算部の対応するものからの出力信号をそれぞれ受けて、遅延された上記高調波信号をそれぞれ生成する複数の第２遅延ブロックを更に具える請求項２記載の高調波時間インタリーブ・システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オシロスコープに関し、特に、オシロスコープの帯域幅を拡張し、サンプル・レートを向上させるための高調波時間インタリーブ・システムに関する。
【背景技術】
【０００２】
過去十年にわたり、いくつかの測定機器の企業では、オシロスコープの測定帯域幅を数倍に広げるために、ミキサを用いた回路形態を使用しており、この回路形態を用いることで、帯域幅とサンプル・レートに関して市場をリードしている。また、帯域オーバーレイ・ミキサ技術も使用されてきている。いくつかの会社では、デジタル帯域幅インターリーブ（ＤＢＩ：Digital Bandwidth インタリーブ）を開発しており、これは、１チャンネルにつき１つのミキサを利用し、複数のソフトウェア・ミキサを用いて１つの信号を構成する１つの帯域を再構築する。ある会社では、２チャンネル、６０ＧＨｚのオシロスコープを実現しており、これは帯域幅を広げるのにミキサを用いているが、その正確な回路形態は不明である。
【０００３】
ある会社では、帯域幅を広げるのに、１チャンネルを用いたシーケンシャル・マルチ・アクイジション（連続的な複数の取込み）手法を用いており、これは、帯域幅を複数の取込みによるものへと広げる。汎用ミキサの調和的（harmonic：周波数を整数倍とする、高調波を生成する）構成による高調波ミキサのアイデアも探求されてきており、これは、複数の発振器からの信号を重み付け係数で乗算した上で合算される。非同期時間インターリーブ（ＡＴＩ）の応用技術も研究されてきており、これも高調波ミキサの手法を用いて、各チャンネルについて、複数の帯域を重ねている。過去１０年に渡り、その他にも種々のミキサの構成が検討されてきている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公開第２００４／０１２８０７６号明細書
【特許文献２】特開２０１３−８３６５２号公報
【特許文献３】特開２０１２−２４７４２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
複数デジタイザが出力する信号サンプルから時間領域インターリーブだけで、デジタル信号処理なしに、入力信号に対応するデジタル表現を再構築する。
【課題を解決するための手段】
【０００６】
本発明の実施形態は、大まかに言えば、オシロスコープのアクイジション（信号の取込み）システムにおいて、帯域幅とサンプル・レートを拡張する技術に関する。こうした技術は、大まかに言えば、複数のインタリーブ・デジタイザ・ブロックへの信号経路上にある複数のアナログ・ミキサを利用する。本発明によれば、シンプルな時間領域インターリーブを用いて全てのデジタイザの出力信号から、信号の再構築が可能となり、これにより、信号再構築を実行するのに必要となるデジタル信号処理の負荷を、他の技術（例えば、デジタル帯域幅インターリーブ（ＤＢＩ）や非同期時間インタリーブ（ＡＴＩ）など）に比較して、低減できる。本発明の実施形態には、システム中のデジタイザの既存の帯域幅及びサンプル・レートの能力の利用効率が大幅に高いといったことを含めて、多数の利点がある。本発明の実施形態は、信号対ノイズ比（ＳＮＲ）を最大化するために、例えば、ミキサの局部発振器高調波の位相を最適化するなど、遅延機能を最適化するという利点も提供できる。
【０００７】
より具体的には、本発明の概念１は、高調波時間インタリーブ（Harmonic Time Interleave：ＨＴＩ）システムであって、
基準信号を供給するサンプル・クロック部と、
上記基準信号を第１入力端子で受け、上記基準信号に由来する遅延された高調波信号を第２入力端子で受け、合算基準信号を生成する合算部と、
入力信号を受け、該入力信号と実質的に同じ帯域幅を示す複数の出力信号をそれぞれ出力する複数の出力端子を有するスプリッタ部と、
上記スプリッタ部からの上記出力信号をそれぞれ受ける複数の第１遅延ブロックと、
上記合算部からの上記合算基準信号をそれぞれ受けると共に、複数の上記第１遅延ブロック中の対応するものからの上記出力信号をそれぞれ受ける複数のミキサ部と、
上記サンプル・クロック部からの上記基準信号をそれぞれ受けると共に、複数の上記ミキサ部の対応するものから出力信号をそれぞれ受ける複数のデジタイザ部と、
複数の上記デジタイザ部のそれぞれから出力信号を受ける多位相フィルタ行列ブロックの機能を実行すると共に、上記多位相フィルタ行列ブロックからの出力を受けて、上記デジタイザ部のそれぞれからの時間領域信号サンプルをインタリーブするインタリーブ再構築ブロックの機能を実行し、上記入力信号の実質的に全帯域幅のデジタル表現を生成するコントローラと
を具えている。
【０００８】
本発明の概念２は、上記概念１のＨＴＩシステムであって、生成された上記入力信号の上記デジタル表現が、上記デジタイザ部から最初に出力されたサンプル波形よりも高いサンプル・レートを有することを特徴としている。
【０００９】
本発明の概念３は、上記概念１のＨＴＩシステムであって、
上記デジタル表現（再構築波形）の位相及び振幅を補正する帯域幅改善（Bandwidth Enhance）フィルタを更に具えている。
【００１０】
本発明の概念４は、上記概念１のＨＴＩシステムであって、
上記サンプル・クロック部からの上記基準信号をそれぞれ受けて、上記高調波信号を生成する複数の周波数乗算部を更に具えている。
【００１１】
本発明の概念５は、上記概念４のＨＴＩシステムであって、
複数の上記周波数乗算部の対応するものからの出力信号をそれぞれ受けて、上記遅延高調波信号をそれぞれ生成する複数の第２遅延ブロックを更に具えている。
【００１２】
本発明の概念６は、上記概念５のＨＴＩシステムであって、このとき、上記合算部が、複数の上記第２遅延ブロックそれぞれからの出力信号を受けるよう構成されていることを特徴としている。
【００１３】
本発明の概念７は、上記概念１のＨＴＩシステムであって、このとき、複数の上記第１遅延ブロックが４つの遅延ブロックを含み、複数の上記ミキサ部が４つのミキサ部を含み、複数の上記デジタイザ部が４つのデジタイザ部を含むことを特徴としている。
【００１４】
本発明の概念８は、上記概念７のＨＴＩシステムであって、
上記サンプル・クロック部からの上記基準信号を受ける周波数乗算部と、
上記周波数乗算部からの出力信号を受ける第２遅延ブロックと
を更に具えている。
【００１５】
本発明の概念９は、上記概念８のＨＴＩシステムであって、このとき、上記合算部が、上記第２遅延ブロックからの出力信号を受けることを特徴としている。
【００１６】
本発明の概念１０は、上記概念１のＨＴＩシステムであって、このとき、複数の上記第１遅延ブロックが３つの遅延ブロックを含み、複数の上記ミキサ部が３つのミキサ部を含み、複数の上記デジタイザ部が３つのデジタイザ部を含むことを特徴としている。
【００１７】
本発明の概念１１は、上記概念１のＨＴＩシステムであって、このとき、複数の上記第１遅延ブロックが２つの遅延ブロックを含み、複数の上記ミキサ部が２つのミキサ部を含み、複数の上記デジタイザ部が２つのデジタイザ部を含むことを特徴としている。
【００１８】
本発明の概念１２は、上記概念１のＨＴＩシステムであって、このとき、上記合算部の上記第２入力端子が、実質的に係数１.０に対応するＤＣ値を受けることを特徴としている。
【００１９】
本発明の概念１３は、上記概念１のＨＴＩシステムであって、このとき、上記入力信号が無線周波数（ＲＦ）信号であることを特徴としている。
【００２０】
本発明の概念１４は、上記概念１３のＨＴＩシステムであって、複数の上記第１遅延ブロックがＲＦ遅延ブロックであることを特徴としている。
【００２１】
本発明の概念１５は、上記概念１のＨＴＩシステムであって、Ｍを上記デジタイザ部の個数とすると、上記入力信号が、ＤＣ（直流）から、複数の上記デジタイザ部それぞれの帯域幅のＭ倍の最大周波数までの広帯域信号であることを特徴としている。
【００２２】
本発明の概念１６は、上記概念７のＨＴＩシステムであって、上記入力信号が、ＤＣ（直流）から、複数の上記デジタイザ部それぞれの帯域幅の４倍の最大周波数までの広帯域信号であることを特徴としている。
【００２３】
本発明の概念１７は、上記概念１０のＨＴＩシステムであって、上記入力信号が、ＤＣ（直流）から、複数の上記デジタイザ部それぞれの帯域幅の３倍の最大周波数までの広帯域信号であることを特徴としている。
【００２４】
本発明の概念１８は、上記概念１１のＨＴＩシステムであって、上記入力信号が、ＤＣ（直流）から、複数の上記デジタイザ部それぞれの帯域幅の２倍の最大周波数までの広帯域信号であることを特徴としている。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明の実施形態による高調波時間インターリーブ（harmonic 時間インタリーブ：ＨＴＩ）アーキテクチャの例のブロック図である。
【図２】図２は、図１のＨＴＩアーキテクチャにおいて、ミキサに入力されるＬＯ（局部発振器）信号をグラフにした第１例２００を示し、このとき、複数の高調波ピークが任意の時間基準位置で一致している。
【図３】図３は、ミキサに入力されるＬＯ信号のグラフの第２例を示し、このとき、図２と同じ複数の高調波に関して、異なる時間位置（異なる位相関係）で配置されているグラフを示す。
【図４】図４は、本発明の実施形態による４重ＨＴＩアーキテクチャの例のブロック図である。
【図５】図５は、図４の４重ＨＴＩアーキテクチャにおいて、デジタイザのサンプル・レートｆｓが５０ＧＨｚの場合における複数スペクトラムの混合（ミックス）処理をグラフで示した例を示す。
【図６】図６は、本発明の実施形態による３重ＨＴＩアーキテクチャの例のブロック図である。
【図７】図７は、図６の３重ＨＴＩアーキテクチャにおいて、デジタイザのサンプル・レートｆｓが５０ＧＨｚの場合における複数スペクトラムの混合処理をグラフで示した例を示す。
【図８】図８は、本発明の実施形態による２重ＨＴＩアーキテクチャの例のブロック図である。
【図９】図９は、図８の２重ＨＴＩアーキテクチャにおいて、デジタイザのサンプル・レートｆｓが５０ＧＨｚの場合における複数スペクトラムの混合処理をグラフで示した例を示す。
【発明を実施するための形態】
【００２６】
本発明は、大まかに言えば、高調波時間インタリーブ（Harmonic Time Interleave：ＨＴＩ）に関し、これは、フロント・エンド上の高調波ミキサを用いて、システム内の個々のデジタイザがサポートできる帯域幅及びサンプル・レートよりも広い帯域幅と高いサンプル・レートを実現するオシロスコープのアクイジション・システムの新しい構成形態である。ＨＴＩには、他の技術（例えば、ＡＴＩやＤＢＩ）に比較して多数の利点があるが、その中でも特に言えば、信号を再構築するのにソフトウェア処理による混合機能（mixing functions）を必要とせずに、Ｍ個のデジタイザの出力信号によるＭ重（M Way）時間領域インターリーブをシンプルに実行するだけで良いことが挙げられる。これは、複数の高調波を有する同じ基準発振器入力信号を全てのミキサに印加すると共に、各ミキサの入力無線周波数（ＲＦ）信号に異なる遅延を与えることによって実現できる。このミキサ基準高調波は、発振器及び乗算回路によって発生され、信号対ノイズ比（ＳＮＲ）が最大となるように、複数のミキサの局部発振器入力端子に入力されるときの位相関係が最適なものとなるように指定できる。
【００２７】
図１は、本発明の実施形態による高調波時間インタリーブ（ＨＴＩ）アーキテクチャ１００の例のブロック図である。このアーキテクチャは、標準的なオシロスコープの時間領域インターリーブ（ＴＤＩ）デジタイザ・システムと等価な動作を行うことができる。標準的なオシロスコープのデジタイザは、そのアナログ・デジタル・コンバータ（ＡＤＣ）の入力部にミキサがある。このミキサは、サンプル・ホールド回路とも呼ばれる。これは、基準入力信号上のインパルス列を入力信号と乗算し、その結果をアナログ回路中に蓄積しながら、Ａ／Ｄコンバータが２進数を生成し、メモリ中に記憶する。現在は、各パイプ処理において、複数のデジタイザのサンプル・クロックを遅延させることによって、複数のデジタイザを時間的にインタリーブさせている（各パイプ処理の結果が、最終的に連結される）。このように、信号再構築処理は、デジタイザのパイプ処理それぞれからの出力データ・サンプルをインタリーブさせることによって行われる。
【００２８】
例１００では、入力信号ＸがＭ重（M-way）スプリッタ１１０を経て、その複数の出力信号が、対応する遅延部１１２Ａ〜１１２ｎからミキサ１１４Ａ〜１１４ｎへとそれぞれ通過する。これらは、デジタイザ１１６Ａ〜１１６ｎの前に配置されるが、これは、デジタイザ１１６Ａ〜１１６ｎの個々で実現できる帯域幅及びサンプル・レートを超えることを可能にするやり方及び設定構成になっていると同時に、時間インタリーブだけで信号再構築を実行するもので、追加のデジタル信号処理（ＤＳＰ）を必要としない。
【００２９】
サンプル・クロック１０２の基準信号の周波数領域スペクトラムも、周波数領域における複数インパルスの列であり、このとき、複数の高調波の周波数間隔は、サンプル・クロック１０２のインパルス間の期間に直接関係する。その関係は、次の式で示される。
【００３０】
【数１】
2015055634.tif 000003
【００３１】
ここで、デルタｆは、サンプル・クロックのインパルス列中の高調波間の周波数間隔を示し、Ｔは時間領域におけるインパルス間の時間間隔を示している。
【００３２】
標準的なデジタイザでは、サンプル・レートｆｓが、次の式で示すようにＴの値を決める。
【００３３】
【数２】
2015055634.tif 000004
【００３４】
【数３】
2015055634.tif 000005
【００３５】
このように、サンプル・ホールド・ミキサは、ＤＣ（直流）から０.５ｆｓまでの低帯域を通過させる。したがって、ミキサ基準発振入力信号の全体の内容は、ｍ＝２・・・Ｍとして、次式のように定義できるであろう。
【００３６】
【数４】
2015055634.tif 000006
【００３７】
結果として、２重（2-way）又は３重（3-way）インタリーブに必要なのは１つの高調波だけであり、同様にして、４重又は５重インタリーブに必要なのは２つの高調波だけ、などということである。
【００３８】
φの値は、最適化した遅延量を表し、これは、設計段階で調整できる。これは、高調波の和が大きなパルスを生成しないようにすることで実現でき、これによって例えば、信号対ノイズ比（ＳＮＲ）が最大化される。
【００３９】
本発明による実施形態では、システム中の全ミキサにおいて、その基準発振入力端子に、数式４に示す同じ局部発振信号（ｌｏ）が印加される。これは、ＡＴＩやＤＢＩシステムにおけるものと異なる点であり、これによって、他のシステムに比較した利点として、信号をデジタル化した後、時間領域インターリーブだけを用いて信号再構築が可能となる。
【００４０】
例１００では、複数のデジタイザ１１６用のサンプル・クロック１０２（ｆｓ）を基本波信号（base signal）として利用でき、残りのコサイン項は、周波数乗算回路１０４Ａ〜１０４ｎからの出力信号が、対応する遅延部１０６Ａ〜１０６ｎを介して印加され、合算回路１０８でまとめて加算される。これにより、全てのミキサ及びデジタイザのクロック及び基準信号が一緒に同期させ続けられる。ここで、基準信号中に１．０の項があることに注意されたい。これは、入力信号と乗算される倍数であるから、入力信号と等しい信号がミキサに入力されることを意味する。このように、システム１００では、ミキサに、入力信号を周波数変換せずに通過させる機能がある。
【００４１】
もし発振器信号中のコサイン項がゼロ位相の基準位置と一致すると、１.０のオフセットのあるパルス列のように信号が見えるという結果となる。
【００４２】
図２は、図１のＨＴＩアーキテクチャにおいて、ミキサに入力されるＬＯ（局部発振器）信号をグラフにした第１例２００を示し、このとき、複数の高調波ピークが時間基準位置に一致している。
【００４３】
本発明の他の利点は、デジタイザ中の標準的なサンプル・ホールド・ミキサに比較して、ＬＯ（局部発振器）信号が、より図３に示すような外観となるように、位相に関して複数の高調波を最適化できることである。図３は、ミキサに入力されるＬＯ信号のグラフの第２例３００を示し、このとき、図２に示した複数の同じ高調波が、異なる時間位置に配置される（即ち、複数の高調波間の位相関係を調整する）。図３は、位相が異なるようにするとパルスを小さくできることを示し、これは、例えば、ＳＮＲを最適化することとなる。これは、ミキサに入力される各基準高調波の振幅を最大化する一方で、同時に、合算信号中の複数のピーク又は複数の谷（負のピーク）を最小化するという利点があり、これは、標準的なサンプル／ホールド回路では単純には実現できない。
【００４４】
ある実施形態では、再構築される出力信号における最終的なパイプ処理の位相を補正するのに、多位相フィルタ行列配列（poly-phase filter matrix array）を用いても良い。
【００４５】
ある実施形態では、高調波遅延ブロック中の複数の遅延部を最適化し、複数高調波の合算信号を最大化し、最小のピークと最大の谷を持つようにしても良い。これは、多くの場合、そのシステムにおけるＳＮＲを最大化する結果が得られる。こうした遅延部は、例えば、MathCAD（登録商標）又はMatLab（登録商標）の最適化ルーチンを利用することで得られ、これに続いて、ハードウェアによる固定の遅延回路として設計すれば良い。
【００４６】
これに代わる実施形態としては、システムにプログラマブル遅延回路を設けても良く、これら遅延回路を高調波ブロックにおける遅延量の校正時間中に調整して最適化しても良い。
【００４７】
５０ＧＨｚサンプル・クロックを用いた４重システムにおける最高次高調波としては、１５０ＧＨｚ高調波が必要となろう。こうした周波数では、遅延部に必要な値を予め正確に予想して設定するのは困難かもしれない。そこで、最適な遅延設定に必要に応じて順応するよう構成されたランタイム・オプティマイザ（動作しながら最適化を行う手段）及びプログラマブル回路を設ける必要があるかもしれない。これは、また、もし異なる動作モードのためにシステムを再設定するようにシステム設計を変更できるなら、又は、温度、経年変化、湿度などのような他の理由で遅延量を変更できるなら、有益であろう。
【００４８】
例１００では、入力信号Ｘは、パワー・スプリッタ１１０により、Ｍ通りに分割される。これは、基本的には、システム１００中のミキサ及びデジタイザの対（つまり、１１４Ａ〜１１４ｎと１１６Ａ〜１１６ｎ）のそれぞれへと入力信号の全帯域幅を通過させる。このように、Ｍ重システムは、ミキサ及びデジタルのＭ個の対を有する。
【００４９】
ＲＦ入力部から対応するミキサ１１４Ａ〜１１４ｎのそれぞれと直列なＲＦ遅延ブロック１１２Ａ〜１１２ｎは、既存のＡＴＩ及びＤＢＩの構成では利用されていない。この特徴により、本発明の利点である、時間領域インターリーブだけを用いたデジタル化信号の再構築が可能になる。これに比較して、ＡＴＩ及びＤＢＩのシステムは、信号を再構築するのに、どちらもソフトウェア処理によるミキサが必要となる。例えば、ＡＴＩシステムは、種々のミキサにおけるコサイン項の異なる遅延量に依存しており、この結果、遅延量の異なる周波数シフトした複数の重複帯域が得られる。しかし、周波数シフトしない低帯域は、全てのミキサで同じ遅延量を有し、これが、ＡＴＩシステムで時間領域インターリーブだけを用いて信号再構築ができない主要な理由である。
【００５０】
本発明によるＨＴＩシステムは、各ミキサに入力されるＲＦ入力信号に対して異なる遅延量を与える。よって、あるミキサと、その次のミキサとで、互いに全ての帯域が異なる遅延時間量を持っており、これは、標準的なオシロスコープの時間インタリーブ型デジタイザ・システムの動作と同じ動作である。従って、ＨＴＩの実施形態では、都合の良いことに、ソフトウェア処理ミキサを用いることなく、時間領域インターリーブだけを用いてデジタル化信号を再構築できる。
【００５１】
ＨＴＩで必要となる遅延量は、次のように定義される。
【００５２】
異なるチャンネルを、次の添え字（Index：インデックス）で識別する（ラベルを付す）。
【００５３】
【数５】
2015055634.tif 000007
【００５４】
各チャンネルで必要な遅延量（delaym）は、次のようになる。
【００５５】
【数６】
2015055634.tif 000008
【００５６】
このとき、再構築される信号は、次式で示される時間領域インターリーブされたものである。
【００５７】
【数７】
2015055634.tif 000009
【００５８】
ここで、ｘ<0>は、デジタイザ０の出力データを表し、ｘ<1>は、デジタイザ１の出力データを表し、その他も同様である。このように、数式７は、最終的な信号再構築の時間領域インターリーブ処理を表す。既存のオシロスコープ中のデマルチプレクサ・ハードウェアは、データをアクイジション・メモリに保存するときに、このインタリーブ処理を自動的に実行できる。このように、信号を再構築するのに、ＨＴＩシステムでは、付加的なデジタル信号処理（ＤＳＰ）を必要としない。しかし、再構築信号中の位相及び振幅エラーを補正するために、インタリーブ再構築ブロック１２０と共に多位相フィルタ行列ブロック１１８を用いても良く、これによって、各デジタイザからの時間領域信号サンプルをインタリーブし、より高いサンプル・レートの再構築波形を生成するようにしても良い。また、帯域幅改善（ＢＷＥ：Bandwidth Enhance）フィルタ１２２も適用しても良く、これによって、例えば、全帯域幅について位相及び振幅を補正するようにしても良い。
【００５９】
フィルタ行列ブロック１１８及びインタリーブ再構築ブロック１２０は、Ｍ×Ｍ多位相インタリーブ校正を実行して、全てのインタリーブ・デジタイザ・パス間の差を測定し、これらパスの全てを整合して、パス間で適切なインタリーブ位相差を維持するように、これらパスに対して行列フィルタ処理を実行する。こうした実施形態において、合計数であるＭは、ミキサ／デジタイザ対の数だけから決まるわけではなく、各デジタイザにおけるパイプ処理の数にも依存する。従って、インタリーブ・パイプ処理の合計数（TotalWayInterLeave）は、次のようになる。
【００６０】
【数８】
2015055634.tif 000010
【００６１】
ここで、Ｑは、各デジタイザにおけるインタリーブ・パイプ処理の数を表し、Ｑは各デジタイザで同じである。また、Ｍは、システム中のミキサ／デジタイザ対の数を表し、これによって、例えば、ミキサの高調波基準入力信号で使われた最適化遅延量が原因の位相エラーを補正する。
【００６２】
図４は、本発明の別の実施形態による４重ＨＴＩアーキテクチャ４００のブロック図である。４重ＨＴＩアーキテクチャ４００は、図１の一般化したＨＴＩアーキテクチャ１００と次の点では同様である。即ち、４重ＨＴＩアーキテクチャ４００は、スプリッタ４１０とＲＦ遅延ブロック４１２Ａ〜４１２Ｄとを有し、これらブロックは対応するミキサ４１４Ａ〜４１４Ｄにそれぞれつながっており、これらの出力信号が対応するデジタイザ４１６Ａ〜４１６Ｄに供給され、このとき、デジタイザ４１６Ａ〜４１６Ｄがサンプル・クロック４０２を受ける。また、サンプル・クロック４０２が周波数乗算部４０４に入力されて、遅延ブロック４０６を通して合算部４０８に供給され、その出力信号がミキサ４１４Ａ〜４１４Ｄに供給される。この例では、４重ＨＴＩアーキテクチャ４００が、同様に、多位相フィルタ行列ブロック４１８及びインタリーブ再構築ブロック４２０も有している。また、ＢＷＥフィルタ４２２も利用しても良い。
【００６３】
図５は、図４の４重ＨＴＩアーキテクチャ４００において、サンプル・レートｆｓが５０ＧＨｚのデジタイザのための、複数スペクトラムの混合（ミックス）処理を表すグラフの例５００を示している。
【００６４】
図６は、本発明の別の実施形態による３重ＨＴＩアーキテクチャ６００のブロック図である。この３重ＨＴＩアーキテクチャ６００は、図１の一般化したＨＴＩアーキテクチャ１００と次の点では同様である。即ち、３重ＨＴＩアーキテクチャ６００は、スプリッタ６１０とＲＦ遅延ブロック６１２Ａ〜６１２Ｃとを有し、これらブロックは対応するミキサ６１４Ａ〜６１４Ｃにそれぞれつながっており、これらの出力信号が対応するデジタイザ６１６Ａ〜６１６Ｃに供給され、このとき、デジタイザ６１６Ａ〜６１６Ｃがサンプル・クロック６０２を受ける。また、サンプル・クロック６０２が合算部６０８に供給され、その出力信号がミキサ６１４Ａ〜６１４Ｃに供給される。この例では、３重ＨＴＩアーキテクチャ６００が、同様に、多位相フィルタ行列ブロック６１８及びインタリーブ再構築ブロック６２０も有している。また、ＢＷＥフィルタ６２２も利用しても良い。
【００６５】
図７は、図６の３重ＨＴＩアーキテクチャ６００において、サンプル・レートｆｓが５０ＧＨｚのデジタイザのための、複数スペクトラムの混合処理を表すグラフの例７００を示している。
【００６６】
図８は、本発明の別の実施形態による２重ＨＴＩアーキテクチャ８００のブロック図である。２重ＨＴＩアーキテクチャ８００は、図１の一般化したＨＴＩアーキテクチャ１００と次の点では同様である。即ち、２重ＨＴＩアーキテクチャ８００は、スプリッタ８１０とＲＦ遅延ブロック８１２Ａ及び８１２Ｂとを有し、これらブロックは対応するミキサ８１４Ａ及び８１４Ｂにそれぞれつながっており、これらの出力信号が対応するデジタイザ８１６Ａ及び８１６Ｂに供給され、このとき、デジタイザ８１６Ａ及び８１６Ｂがサンプル・クロック８０２を受ける。また、サンプル・クロック８０２が合算部８０８に供給され、その出力信号がミキサ８１４Ａ及び８１４Ｂに供給される。この例では、２重ＨＴＩアーキテクチャ８００が、同様に、多位相フィルタ行列ブロック８１８及びインタリーブ再構築ブロック８２０も有している。また、ＢＷＥフィルタ８２２も利用しても良い。
【００６７】
図９は、図８の２重ＨＴＩアーキテクチャ８００において、サンプル・レートｆｓが５０ＧＨｚのデジタイザのための、複数スペクトラムの混合処理を表すグラフの例９００を示している。
【００６８】
本発明による実施形態は、信号再構築のために、通常は、ソフトウェア処理ミキサを必要とせず、これによって、こうしたシステムは、ＡＴＩ及びＤＢＩシステムに比較して、高速でシンプルなものにでき、これによれば、例えば、データ・アクイジション（取込み）の更新をより高速に行える。言い換えると、本発明による実施形態は、信号再構築のために周波数変換ブロックを必要とせず、こうした実施形態では、Ｍ個のデジタイザの出力信号の時間領域インターリーブだけで信号再構築を行える。これば、オシロスコープのデジタイザの帯域幅及びサンプル・レートを、もっと効率良く利用可能にする。例えば、あるＡＴＩシステムで、１チャンネルにつき７０ＧＨｚが得られるとすれば、同等レベルのＨＴＩシステムでは、１チャンネルにつき９０ＧＨｚ〜９５ＧＨｚ程度が得られるであろう。
【００６９】
本発明による実施形態では、各パイプ処理中の全ミキサが同じＬＯ基準信号を利用し、例えば、それが多数の高調波を含んでいる。これに比べて、ＡＴＩシステムは、各ミキサにおいて異なる発振器の高調波を利用し、この結果、エイリアスされた高帯域は時間的にシフトしているものの、低帯域ではシフトしていない。即ち、全ミキサに同じ基準信号を利用することが、信号再構築段階におけるソフトウェア処理ミキサを排除するための解決手段の一部を構成しているのである。
【００７０】
本発明による実施形態では、ミキサに入るＲＦ入力信号に対して遅延ブロックが追加され、この結果、標準的な時間インタリーブ・サンプル／ホールド・ミキサの出力信号と整合性のある形式で、ミキサの出力端子における全帯域が時間的に遅延される。これは、複数のデジタイザの全出力信号によるシンプルな時間領域インターリーブを用いて、信号の再構築を可能にする面でも有益である。各パイプ処理の遅延量は、そのパイプ処理中のデジタイザの基本サンプル・レートの周期の任意整数分の１になっている（数式６参照）。
【００７１】
本発明による実施形態では、ミキサ基準信号中の複数の高調波が、そのパイプ処理におけるデジタイザのサンプル・レートと等しい第１次高調波から始まる。第２次高調波はサンプル・レートの２倍であり、第３次高調波はサンプル・レートの３倍であり、以下、同様である。２重（2-way）及び３重（3-way）システムでは、必要な高調波が１つだけであり、４重（4-way）システムでは必要な高調波が２つだけであることから、トラック／ホールド・ミキサ・インパルス基準信号に比較して、ＬＯミキサ基準信号はシンプルになり、信号成分中の高調波が少ないために、ＳＮＲ（信号対ノイズ比）が向上する。また、複数の遅延ブロックにより、ミキサに入力される複数の基準高調波の合算信号は、各高調波について最大レベルとなる一方で、最終的な合算信号におけるピーク又は谷が最小になる。
【００７２】
図示した実施形態を参照しながら本発明の原理を説明してきたが、こうした原理から離れることなく、図示した実施形態の構成や詳細を変更したり、望ましい形態に組み合わせても良いことが理解できよう。先の説明では、特定の実施形態に絞って説明しているが、別の構成も考えられる。特に、「本発明の実施形態によると」といった表現を本願では用いているが、こうした言い回しは、大まかに言って実施形態として可能であること述べているに過ぎず、特定の実施形態の構成に限定することを意味するものではない。本願で用いているように、こうした用語は、別の実施形態に組み合わせ可能な同じ又は異なる実施形態を言及していると考えても良い。
【００７３】
従って、本願で説明した実施形態は、幅広く種々に組み合え可能であるとの観点から、詳細な説明や図面等は、単に説明の都合によるものに過ぎず、本発明の範囲を限定するものと考えるべきではない。
【符号の説明】
【００７４】
１００  高調波時間インタリーブ（ＨＴＩ）アーキテクチャの例
１０２  サンプル・クロック生成部
１０４Ａ〜１０４ｎ  周波数乗算部
１０６Ａ〜１０６ｎ  遅延ブロック
１０８  合算部
１１０  スプリッタ
１１２Ａ〜１１２ｎ  ＲＦ遅延ブロック
１１４Ａ〜１１４ｎ  ミキサ
１１６Ａ〜１１６ｎ  デジタイザ
１１８  多位相フィルタ行列ブロック
１２０  インタリーブ再構築ブロック
１２２  帯域幅改善フィルタ
２００  ミキサに入力されるＬＯ信号のグラフの例
３００  ミキサに入力されるＬＯ信号のグラフの別の例
４００  ４重ＨＴＩアーキテクチャ
４０２  サンプル・クロック生成部
４０４  周波数乗算部
４０６  遅延ブロック
４０８  合算部
４１０  スプリッタ
４１２Ａ〜４１２Ｄ  ＲＦ遅延ブロック
４１４Ａ〜４１４Ｄ  ミキサ
４１６Ａ〜４１６Ｄ  デジタイザ
４１８  多位相フィルタ行列ブロック
４２０  インタリーブ再構築ブロック
４２２  帯域幅改善フィルタ
５００  複数スペクトラムの混合処理を表すグラフの例
６００  ３重ＨＴＩアーキテクチャ
６０２  サンプル・クロック生成部
６０８  合算部
６１０  スプリッタ
６１２Ａ〜６１２Ｃ  ＲＦ遅延ブロック
６１４Ａ〜６１４Ｃ  ミキサ
６１６Ａ〜６１６Ｃ  デジタイザ
６１８  多位相フィルタ行列ブロック
６２０  インタリーブ再構築ブロック
６２２  帯域幅改善フィルタ
７００  複数スペクトラムの混合処理を表すグラフの例
８００  ３重ＨＴＩアーキテクチャ
８０２  サンプル・クロック生成部
８０８  合算部
８１０  スプリッタ
８１２Ａ〜８１２Ｂ  ＲＦ遅延ブロック
８１４Ａ〜８１４Ｂ  ミキサ
８１６Ａ〜８１６Ｂ  デジタイザ
８１８  多位相フィルタ行列ブロック
８２０  インタリーブ再構築ブロック
８２２  帯域幅改善フィルタ
９００  複数スペクトラムの混合処理を表すグラフの例
【図１】
2015055634.tif 000011
【図４】
2015055634.tif 000012
【図６】
2015055634.tif 000013
【図８】
2015055634.tif 000014
【図２】
2015055634.tif 000015
【図３】
2015055634.tif 000016
【図５】
2015055634.tif 000017
【図７】
2015055634.tif 000018
【図９】
2015055634.tif 000019