(57)【要約】【課題】  ドットバイドットを維持したままで投影されたスクリーンの位置を変えずに表示遅延を最小限に抑えた駆動を行う。【解決手段】  メモリ制御部は、入力した垂直同期信号を基準として画像メモリからの画像データの読み出しを制御する。液晶制御部は、垂直同期信号を基準として駆動開始信号を生成し、メモリ制御部により画像メモリから読み出された画像データに基づいて、駆動開始信号を基準として表示デバイスの駆動を制御する。投影光学系は、液晶制御部の制御によって出力された画像をスクリーンに投影する。ＣＰＵは、画像の表示遅延に関する変更要求に応じて、メモリ制御部による画像メモリからの画像データの読み出し開始のタイミングを変更する。ＣＰＵは更に、読み出し開始のタイミングの変更に伴う画像の投影位置のずれを補正する。【選択図】  図５
2015053558.tif 000002
【特許請求の範囲】
【請求項１】
表示デバイスと、
画像データを記憶する画像メモリと、
入力した垂直同期信号を基準として前記画像メモリからの画像データの読み出しを制御するメモリ制御手段と、
前記垂直同期信号を基準として前記表示デバイスに対する駆動開始信号を生成し、前記メモリ制御手段により前記画像メモリから読み出された画像データに基づいて、前記駆動開始信号を基準として前記表示デバイスの駆動を制御する表示制御手段と、
前記表示制御手段の制御によって前記表示デバイスから出力された画像をスクリーンに投影するための投影光学系と、
画像の表示遅延に関する変更要求に応じて、前記メモリ制御手段による前記画像メモリからの画像データの読み出し開始のタイミングを変更するタイミング制御手段と、
前記読み出し開始のタイミングの変更に伴う画像の投影位置のずれを補正する補正手段と、
を有することを特徴とする表示装置。
【請求項２】
前記補正手段は、前記垂直同期信号に対する前記駆動開始信号の発行タイミングを、前記読み出し開始のタイミングの変更量に応じた時間だけシフトすることにより前記投影位置のずれを補正することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記投影光学系は、レンズシフトにより光軸を変更するレンズシフト手段を有し、
前記補正手段は、前記投影位置のずれを打ち消す方向に、前記読み出し開始のタイミングの変更量に応じた量だけ前記レンズシフトを行うよう前記レンズシフト手段を制御する
ことを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記画像の表示遅延の変更要求を受け付ける受付手段と、
前記受付手段が低遅延処理要求を受け付けたとき、前記駆動開始信号の発行から有効画像の開始までの遅延時間に基づいて表示遅延の短縮時間を決定する決定手段と、
を更に有し、
前記タイミング制御手段は、前記決定された短縮時間だけ前記読み出し開始のタイミングを早めることで表示の低遅延化処理を行い、
前記補正手段は、前記垂直同期信号に対する前記駆動開始信号の発行タイミングを前記短縮時間だけ早めることで、前記低遅延化処理によって前記読み出し開始のタイミングが早められたことによる前記投影位置のずれを補正する
ことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記表示デバイスは、Ｒ，Ｇ，Ｂそれぞれの液晶パネルを含み、
各液晶パネルに対する駆動開始信号の位相を調整することで各液晶パネル間のレジストレーションを調整する調整手段を更に有し、
前記決定手段は、各液晶パネルに対してそれぞれ前記短縮時間を決定し、そのうち最も短い短縮時間を代表値として決定する
ことを特徴とする請求項４に記載の表示装置。
【請求項６】
スクリーンに投影する画像の幾何学的な歪を補正するキーストン補正を行うキーストン補正手段を更に有し、
前記決定手段は、前記キーストン補正により歪量が最も小さい位置で前記短縮時間を決定する
ことを特徴とする請求項４に記載の表示装置。
【請求項７】
請求項４に記載の表示装置を複数有し、各々の表示装置が表示対象の原画像の一部を表示することにより全体として前記表示対象の原画像を表示するように構成され、
前記複数の表示装置のうちマスターとする表示装置における前記決定手段は、該決定手段で決定された短縮時間と、前記マスター以外の表示装置における前記決定手段で決定された短縮時間のうち、最も短い短縮時間を代表値として決定する
ことを特徴とする表示システム。
【請求項８】
表示デバイスと、画像データを記憶する画像メモリと、前記表示デバイスから出力された画像をスクリーンに投影するための投影光学系とを備える表示装置の制御方法であって、
メモリ制御手段が、入力した垂直同期信号を基準として前記画像メモリからの画像データの読み出しを制御するメモリ制御工程と、
表示制御手段が、前記垂直同期信号を基準として前記表示デバイスに対する駆動開始信号を生成し、前記メモリ制御工程で前記画像メモリから読み出された画像データに基づいて、前記駆動開始信号を基準として前記表示デバイスの駆動を制御する表示制御工程と、
タイミング制御手段が、画像の表示遅延に関する変更要求に応じて、前記メモリ制御工程における前記画像メモリからの画像データの読み出し開始のタイミングを変更するタイミング制御工程と、
補正手段が、前記読み出し開始のタイミングの変更に伴う画像の投影位置のずれを補正する補正工程と、
を有することを特徴とする表示装置の制御方法。
【請求項９】
コンピュータに請求項８に記載の表示装置の制御方法の各工程を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示技術に関する。
【背景技術】
【０００２】
近年、様々な形態の表示装置が様々な方式と用途で使用されている。代表的な表示装置の方式として、直視型の平面型表示装置（ＦＰＤ）と投影型表示装置（プロジェクタ）がある。前者は、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、電界放出型表示装置（ＦＥＤ）、有機ＥＬ表示装置（ＯＬＥＤ）等が知られている。後者は、透過型液晶素子、反射型液晶表示素子（ＬＣＯＳ）、更には、ＤＭＤ素子（ＤＬＰ）等を用いて投射光学系を実現した装置が知られている。
【０００３】
そして、これらの表示装置が使われる用途には、リアルタイム性が要求される民生向けのゲーム用途、産業用のフライトシミュレーターなどのシミュレーション用途がある。このような分野では表示遅延の低減が求められる。特に、軍事用フライトシミュレーター、航空会社のフライトシミュレーターなどのハイエンド用途に用いられる、大画面化が容易なプロジェクタを用いた表示装置には、更なる表示遅延の低減が求められる。
【０００４】
表示装置として表示遅延の低減対象になる影響の大きな機能ブロックには、大きく分けて画像処理部とパネル駆動部の２つがあり、それぞれの遅延量のトータルで表示遅延を低減することが求められる。一つ目の画像処理部に関しては、単純に、画像処理に要する処理時間が表示遅延に影響を及ぼす。昨今のデジタル画像処理技術の進展に伴い、映像の高画質化処理や、表示装置の補正処理などにフレームメモリを使った画像処理が導入されているが、これらを施すことにより表示遅延は大きくなる。つまり、高画質化と表示遅延はトレードオフの関係になる傾向がある。そのため、表示遅延の低減を目的とした低遅延モードで表示装置を使用する場合は、一部の画処理機能を省略するなどして低遅延と高画質化との両立が図られている。２つ目のパネル駆動部に関しては、一定の基準位置（出力垂直同期信号の開始）から有効映像データの開始までの遅延量が、表示遅延に影響を及ぼす。昨今の表示装置はマルチフォーマット入力に対応しているものが多く、表示装置の解像度に対して入力映像信号の解像度が小さい場合もある。この場合に映像をドットバイドットでセンター表示すると、駆動開始位置から映像開始位置までの期間分が表示遅延に影響することになる。この期間分の遅延を改善する例として、特許文献１に示す技術が知られている。特許文献１は、低遅延モード時には入力映像を拡大することで有効表示領域内の先頭ラインの表示を早め、これにより表示開始時間を低遅延化する技術を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２２３４５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術によれば、駆動開始位置から映像開始位置までの期間分の低遅延化が可能になるが、ドットバイドットが維持されない。これに対して、特許文献１には開示されていないが、駆動開始位置と映像開始位置を同じにした表示レイアウトにすることで、ドットバイドットを維持したまま低遅延化することが考えられる。しかしこの方法では、通常モードのときとは映像の表示位置が変わってしまうという課題が生じる。
【０００７】
そこで本発明は、ドットバイドットを維持したまま、かつ、スクリーンに投影される映像の位置を変えることなく、表示遅延を最小限に抑えた駆動を実現する。
【課題を解決するための手段】
【０００８】
本発明の一側面によれば、表示デバイスと、画像データを記憶する画像メモリと、入力した垂直同期信号を基準として前記画像メモリからの画像データの読み出しを制御するメモリ制御手段と、前記垂直同期信号を基準として前記表示デバイスに対する駆動開始信号を生成し、前記メモリ制御手段により前記画像メモリから読み出された画像データに基づいて、前記駆動開始信号を基準として前記表示デバイスの駆動を制御する表示制御手段と、前記表示制御手段の制御によって前記表示デバイスから出力された画像をスクリーンに投影するための投影光学系と、画像の表示遅延に関する変更要求に応じて、前記メモリ制御手段による前記画像メモリからの画像データの読み出し開始のタイミングを変更するタイミング制御手段と、前記読み出し開始のタイミングの変更に伴う画像の投影位置のずれを補正する補正手段とを有することを特徴とする表示装置が提供される。
【発明の効果】
【０００９】
本発明によれば、ドットバイドットを維持したまま、かつ、スクリーンに投影される映像の位置を変えることなく、表示遅延を最小限に抑えた駆動が実現される。
【図面の簡単な説明】
【００１０】
【図１】実施形態における液晶プロジェクタの全体の構成を示すブロック図。
【図２】実施形態における液晶プロジェクタの基本動作を説明するフロー図。
【図３】実施形態における画像処理部及び液晶制御部の内部構成を示すブロック図。
【図４】液晶素子に対するＯＶＤとＶＳＴとの関係を示す図。
【図５】実施形態における駆動制御を説明する図。
【図６】実施形態における駆動制御のフロー図。
【図７】３板パネルのレジストレーション調整時のＯＶＤとＶＳＴの関係を示す図。
【図８】横方向キーストン補正を行った時の表示遅延を説明する図。
【図９】実施形態２におけるマルチ投影システムの斜視図。
【図１０】マルチ投影処理を説明する図。
【図１１】マルチ投影時の駆動制御を説明する図。
【図１２】マルチ投影時の通信シーケンス図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、本発明は以下の実施形態に限定されるものではなく、本発明の実施に有利な具体例を示すにすぎない。また、以下の実施形態の中で説明されている特徴の組み合わせの全てが本発明の課題解決のために必須のものであるとは限らない。
【００１２】
＜実施形態１＞
（全体構成）
図１は、本実施形態における表示装置としての液晶プロジェクタ１００の全体の構成を示す図である。
【００１３】
本実施形態の液晶プロジェクタ１００は、ＣＰＵ１１０、ＲＯＭ１１１、ＲＡＭ１１２、操作部１１３、画像入力部１３０、画像処理部１４０を有する。また、液晶プロジェクタ１００は、さらに、液晶制御部１５０、液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂ、光源制御部１６０、光源１６１、色分離部１６２、色合成部１６３、光学系制御部１７０、投影光学系１７１を有する。また、液晶プロジェクタ１００は、さらに、記録再生部１９１、記録媒体１９２、通信部１９３、撮像部１９４、表示制御部１９５、表示部１９６を有していてもよい。
【００１４】
ＣＰＵ１１０は、液晶プロジェクタ１００の各動作ブロックを制御する。ＲＯＭ１１１は、ＣＰＵ１１０の処理手順を記述した制御プログラムを記憶する。ＲＡＭ１１２は、ワークメモリとして一時的に制御プログラムやデータを格納する。また、ＣＰＵ１１０は、記録再生部１９１により記録媒体１９２から再生された静止画データや動画データを一時的に記憶し、ＲＯＭ１１１に記憶されたプログラムを用いて、それぞれの画像や映像を再生したりすることもできる。また、ＣＰＵ１１０は、通信部１９３より受信した静止画データや動画データを一時的に記憶し、ＲＯＭ１１１に記憶されたプログラムを用いて、それぞれの画像や映像を再生したりすることもできる。また、撮像部１９４により得られた画像や映像を一時的にＲＡＭ１１２に記憶し、ＲＯＭ１１１に記憶されたプログラムを用いて、静止画データや動画データに変換して記録媒体１９２に記録させることもできる。
【００１５】
また、操作部１１３は、ユーザの指示を受け付け、ＣＰＵ１１０に指示信号を送信するものであり、例えば、スイッチやダイヤル、表示部１９６上に設けられたタッチパネルなどからなる。また、操作部１１３は、例えば、リモコンからの信号を受信する信号受信部（赤外線受信部など）で、受信した信号に基づいて所定の指示信号をＣＰＵ１１０に送信するものであってもよい。また、ＣＰＵ１１０は、操作部１１３や、通信部１９３から入力された制御信号を受信して、液晶プロジェクタ１００の各動作ブロックを制御する。
【００１６】
画像入力部１３０は、外部装置から映像信号を受信するものであり、例えば、コンポジット端子、Ｓ映像端子、Ｄ端子、コンポーネント端子、アナログＲＧＢ端子、ＤＶＩ−Ｉ端子、ＤＶＩ−Ｄ端子、ＨＤＭＩ（登録商標）端子等を含む。また、アナログ映像信号を受信した場合には、受信したアナログ映像信号をデジタル映像信号に変換する。そして、受信した映像信号を、画像処理部１４０に送信する。ここで、外部装置は、映像信号を出力できるものであれば、パーソナルコンピュータ、カメラ、携帯電話、スマートフォン、ハードディスクレコーダ、ゲーム機など、どのようなものであってもよい。
【００１７】
画像処理部１４０は、画像入力部１３０から受信した映像信号にフレーム数、画素数、画像形状などの変更処理を施して、液晶制御部１５０に送信するものであり、例えば画像処理用のマイクロプロセッサからなる。また、画像処理部１４０は、専用のマイクロプロセッサである必要はなく、例えば、ＲＯＭ１１１に記憶されたプログラムによって、ＣＰＵ１１０が画像処理部１４０と同様の処理を実行してもよい。画像処理部１４０は、フレーム間引き処理、フレーム補間処理、解像度変換処理、歪み補正処理（キーストン補正処理）といった機能を実行することが可能である。また、画像処理部１４０は、画像入力部１３０から受信した映像信号以外にも、ＣＰＵ１１０によって再生された画像や映像に対して前述の変更処理を施すこともできる。
【００１８】
液晶制御部１５０は、画像処理部１４０で処理された映像信号に基づいて、液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂの画素の液晶に印可する電圧を制御する。これにより、液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂの透過率が調整される。液晶制御部１５０は、例えば制御用のマイクロプロセッサで構成される。ただし、液晶制御部１５０は、専用のマイクロプロセッサである必要はなく、例えば、ＲＯＭ１１１に記憶されたプログラムによって、ＣＰＵ１１０が液晶制御部１５０と同様の処理を実行してもよい。例えば、画像処理部１４０に映像信号が入力されている場合、液晶制御部１５０は、画像処理部１４０から１フレームの画像を受信する度に、画像に対応する透過率となるように、液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂを制御する。液晶素子１５１Ｒは、赤色に対応する液晶素子であって、光源１６１から出力された光のうち、色分離部１６２で赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に分離された光のうち、赤色の光の透過率を調整するためのものである。液晶素子１５１Ｇは、緑色に対応する液晶素子であって、光源１６１から出力された光のうち、色分離部１６２で赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に分離された光のうち、緑色の光の透過率を調整するためのものである。液晶素子１５１Ｂは、青色に対応する液晶素子であって、光源１６１から出力された光のうち、色分離部１６２で赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に分離された光のうち、青色の光の透過率を調整するためのものである。この液晶制御部１５０による液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂの具体的な制御動作や液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂの構成については、後述する。
【００１９】
光源制御部１６０は、光源１６１のオン／オフを制御や光量の制御をするものであり、制御用のマイクロプロセッサで構成される。ただし、光源制御部１６０は、専用のマイクロプロセッサである必要はなく、例えば、ＲＯＭ１１１に記憶されたプログラムによって、ＣＰＵ１１０が光源制御部１６０と同様の処理を実行してもよい。また、光源１６１は、不図示のスクリーンに画像を投影するための光を出力するものであり、例えば、ハロゲンランプ、キセノンランプ、高圧水銀ランプなどであってもよい。また、色分離部１６２は、光源１６１から出力された光を、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に分離するものであり、例えば、ダイクロイックミラーやプリズムなどからなる。なお、光源１６１として、各色に対応するＬＥＤ等を使用する場合には、色分離部１６２は不要である。また、色合成部１６３は、液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂを透過した赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の光を合成するものであり、例えば、ダイクロイックミラーやプリズムなどからなる。そして、色合成部１６３により赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の成分を合成した光は、投影光学系１７１に送られる。このとき、液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂは、画像処理部１４０から入力された画像に対応する光の透過率となるように、液晶制御部１５０により制御されている。そのため、色合成部１６３により合成された光は、投影光学系１７１によりスクリーンに投影されると、画像処理部１４０により入力された画像に対応する画像がスクリーン上に表示されることになる。
【００２０】
光学系制御部１７０は、投影光学系１７１を制御するものであり、例えば制御用のマイクロプロセッサからなる。なお、光学系制御部１７０は、専用のマイクロプロセッサである必要はなく、例えば、ＲＯＭ１１１に記憶されたプログラムによって、ＣＰＵ１１０が光学系制御部１７０と同様の処理を実行してもよい。また、投影光学系１７１は、色合成部１６３から出力された合成光をスクリーンに投影するための光学系である。投影光学系１７１は、複数のレンズ、レンズ駆動用のアクチュエータを含み、レンズをアクチュエータにより駆動することで、投影画像の拡大、縮小、焦点調整、レンズシフトなどを行うことができる。
【００２１】
記録再生部１９１は、記録媒体１９２から静止画データや動画データを再生する。記録再生部１９１はまた、撮像部１９４により得られた画像や映像の静止画データや動画データを受信して記録媒体１９２に記録する。記録再生部１９１はまた、通信部１９３より受信した静止画データや動画データを記録媒体１９２に記録することもできる。記録再生部１９１は、例えば、記録媒体１９２と電気的に接続するインタフェースや記録媒体１９２と通信するためのマイクロプロセッサからなる。また、記録再生部１９１には、専用のマイクロプロセッサを含む必要はなく、例えば、ＲＯＭ１１１に記憶されたプログラムによって、ＣＰＵ１１０が記録再生部１９１と同様の処理を実行してもよい。記録媒体１９２は、静止画データや動画データをはじめ、本実施形態の液晶プロジェクタに必要な制御データなどを記録することができる。記録媒体１９２は、磁気ディスク、光学式ディスク、半導体メモリなどのあらゆる方式の記録媒体であってよく、着脱可能な記録媒体であっても、内蔵型の記録媒体であってもよい。
【００２２】
通信部１９３は、外部機器からの制御信号や静止画データ、動画データなどを受信する。通信部１９３は、例えば、無線ＬＡＮ、有線ＬＡＮ、ＵＳＢ、Ｂｌｕｅｔｏｏｔｈ（登録商標）などに準拠したものであってよく、特定の通信方式に限定するものではない。また、画像入力部１３０の端子が、例えばＨＤＭＩ（登録商標）端子であれば、その端子を介してＣＥＣ通信を行うものであってもよい。ここで、外部装置は、液晶プロジェクタ１００と通信を行うことができるものであれば、パーソナルコンピュータ、カメラ、携帯電話、スマートフォン、ハードディスクレコーダ、ゲーム機、リモコンなど、どのようなものであってもよい。
【００２３】
撮像部１９４は、本実施形態の液晶プロジェクタ１００の周辺を撮像して画像信号を取得するものであり、投影光学系１７１を介して投影された画像を撮影（スクリーン方向を撮影）することができる。撮像部１９４は、得られた画像や映像をＣＰＵ１１０に送信し、ＣＰＵ１１０は、その画像や映像を一時的にＲＡＭ１１２に記憶し、ＲＯＭ１１１に記憶されたプログラムに基づいて、静止画データや動画データに変換する。撮像部１９４は、被写体の光学像を取得するレンズ、レンズを駆動するアクチュエータ、アクチュエータを制御するマイクロプロセッサ、レンズを介して取得した光学像を画像信号に変換する撮像素子を含む。撮像部１９４はまた、撮像素子により得られた画像信号をデジタル信号に変換するＡＤ変換部なども有する。また、撮像部１９４は、スクリーン方向を撮影するものに限られず、例えば、スクリーンと逆方向の視聴者側を撮影してもよい。
【００２４】
表示制御部１９５は、液晶プロジェクタ１００に備えられた表示部１９６に液晶プロジェクタ１００を操作するための操作画面やスイッチアイコン等の画像を表示させるための制御をするものであり、表示制御を行うマイクロプロセッサなどからなる。また、表示制御部１９５専用のマイクロプロセッサである必要はなく、例えば、ＲＯＭ１１１に記憶されたプログラムによって、ＣＰＵ１１０が表示制御部１９５と同様の処理を実行してもよい。また、表示部１９６は、液晶プロジェクタ１００を操作するための操作画面やスイッチアイコンを表示するものである。表示部１９６は、画像を表示できればどのようなものであってもよい。例えば、液晶ディスプレイ、ＣＲＴディスプレイ、有機ＥＬディスプレイ、ＬＥＤディスプレイであってよい。また、特定のボタンをユーザに認識可能に掲示するために、各ボタンに対応するＬＥＤ等を発光させるものであってもよい。
【００２５】
なお、本実施形態の画像処理部１４０、液晶制御部１５０、光源制御部１６０、光学系制御部１７０、記録再生部１９１、表示制御部１９５は、これらの各ブロックと同様の処理を行うことのできる単数または複数のマイクロプロセッサあってもよい。または、例えば、ＲＯＭ１１１に記憶されたプログラムによって、ＣＰＵ１１０が各ブロックと同様の処理を実行してもよい。
【００２６】
（基本動作）
図２は、本実施形態の液晶プロジェクタ１００の基本動作の制御を説明するためのフロー図である。図２の動作は、基本的にＣＰＵ１１０が、ＲＯＭ１１１に記憶されたプログラムに基づいて、各機能ブロックを制御することにより実行されるものである。図２のフロー図は、操作部１１３や不図示のリモコンによりユーザが液晶プロジェクタ１００の電源のオンを指示した時点をスタートとしている。
【００２７】
操作部１１３や不図示のリモコンによりユーザが液晶プロジェクタ１００の電源のオンを指示すると、ＣＰＵ１１０は、不図示の電源部から液晶プロジェクタ１００の各部に不図示の電源回路から電源を供給する。次に、ＣＰＵ１１０は、ユーザによる操作部１１３やリモコンの操作により選択された表示モードを判定する（Ｓ２１０）。本実施形態における液晶プロジェクタ１００は例えば３つの表示モードを有する。第１の表示モードは、画像入力部１３０より入力された映像を表示する「入力画像表示モード」である。第２の表示モードは、記録再生部１９１により記録媒体１９２から読み出された静止画データや動画データの画像や映像を表示する「ファイル再生表示モード」である。第３の表示モードは、通信部１９３から受信した静止画データや動画データの画像や映像を表示する「ファイル受信表示モード」である。なお、本実施形態では、ユーザにより表示モードが選択される場合について説明するが、電源を投入した時点での表示モードは、前回終了時の表示モードになっていてもよく、また、前述のいずれかの表示モードをデフォルトの表示モードとしてもよい。その場合には、Ｓ２１０の処理は省略可能である。ここでは、Ｓ２１０で、「入力画像表示モード」が選択されたものとして説明する。
【００２８】
「入力画像表示モード」が選択されると、ＣＰＵ１１０は、画像入力部１３０から映像が入力されているか否かを判定する（Ｓ２２０）。入力されていない場合（Ｓ２２０でＮｏ）には、入力が検出されるまで待機し、入力されている場合（Ｓ２２０でＹｅｓ）には、ＣＰＵ１１０は投影処理（Ｓ２３０）を実行する。
【００２９】
ＣＰＵ１１０は、投影処理として、画像入力部１３０より入力された映像を画像処理部１４０に送信し、画像処理部１４０に、映像の画素数の変更、フレームレートの変更、形状の変形を実行させ、処理の施された１画面分の画像を液晶制御部１５０に送信する。そして、ＣＰＵ１１０は、液晶制御部１５０に、受信した１画面分の画像の赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色成分の階調レベルに応じた透過率となるように、液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂの透過率を制御させる。そして、ＣＰＵ１１０は、光源制御部１６０に光源１６１からの光の出力を制御させる。色分離部１６２は、光源１６１から出力された光を、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に分離し、それぞれの光を、液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂに供給する。液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂに供給された、各色の光は、各液晶素子の画素毎に透過する光量が制限される。そして、液晶素子１５１Ｒ、１５１Ｇ、１５１Ｂを透過した赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）それぞれの光は、色合成部１６３に供給され再び合成される。そして、色合成部１６３で合成された光は、投影光学系１７１を介して、不図示のスクリーンに投影される。
【００３０】
この投影処理は、画像を投影している間、１フレームの画像毎に順次、実行されている。なお、このとき、ユーザにより投影光学系１７１の操作をする指示が操作部１１３から入力されると、ＣＰＵ１１０は、光学系制御部１７０に、投影画像の焦点を変更したり、光学系の拡大率を変更したりするように投影光学系１７１のアクチュエータを制御させる。
【００３１】
この表示処理実行中に、ＣＰＵ１１０は、ユーザにより表示モードを切り替える指示が操作部１１３から入力されたか否かを判定する（Ｓ２４０）。ここで、ユーザにより表示モードを切り替える指示が操作部１１３から入力されると（Ｓ２４０でＹｅｓ）、ＣＰＵ１１０は、再びＳ２１０に戻り、表示モードの判定を行う。このとき、ＣＰＵ１１０は、画像処理部１４０に、表示モードを選択させるためのメニュー画面をＯＳＤ画像として送信し、投影中の画像に対して、このＯＳＤ画面を重畳させるように画像処理部１４０を制御する。ユーザは、この投影されたＯＳＤ画面を見ながら、表示モードを選択することができる。
【００３２】
一方、表示処理実行中に、ユーザにより表示モードを切り替える指示が操作部１１３から入力されない場合は（Ｓ２４０でＮｏ）、ＣＰＵ１１０は、ユーザにより投影終了の指示が操作部１１３から入力されたか否かを判定する（Ｓ２５０）。ここで、ユーザにより投影終了の指示が操作部１１３から入力された場合には（Ｓ２５０でＹｅｓ）、ＣＰＵ１１０は、液晶プロジェクタ１００の各ブロックに対する電源供給を停止させ、画像投影を終了させる。一方、ユーザにより投影終了の指示が操作部１１３から入力された場合には（Ｓ２５０でＮｏ）、ＣＰＵ１１０は、Ｓ２２０へ戻り、以降、ユーザにより投影終了の指示が操作部１１３から入力されるまでの間Ｓ２２０からＳ２５０までの処理を繰り返す。
【００３３】
以上のように、本実施形態の液晶プロジェクタ１００はスクリーンに対して画像を投影する。なお、「ファイル再生表示モード」では、ＣＰＵ１１０は、記録再生部１９１に、記録媒体１９２から静止画データや動画データのファイルリストや各ファイルのサムネイルデータを読み出させ、ＲＡＭ１１２に一時的に記憶する。そして、ＣＰＵ１１０は、ＲＯＭ１１１に記憶されたプログラムに基づいて、ＲＡＭ１１２に一時記憶されたファイルリストに基づく文字画像や各ファイルのサムネイルデータに基づく画像を生成し、画像処理部１４０に送信する。そして、ＣＰＵ１１０は、通常の投影処理（Ｓ２３０）と同様に、画像処理部１４０、液晶制御部１５０、光源制御部１６０を制御する。
【００３４】
次に、投影画面上において、記録媒体１９２に記録された静止画データや動画データにそれぞれ対応する文字や画像を選択する指示が操作部１１３を通して入力される。そうすると、ＣＰＵ１１０は、選択された静止画データや動画データを記録媒体１９２から読み出すように記録再生部１９１を制御する。そして、ＣＰＵ１１０は、読み出された静止画データや動画データをＲＡＭ１１２に一時的に記憶し、ＲＯＭ１１１記憶されたプログラムに基づいて、静止画データや動画データの画像や映像を再生する。
【００３５】
そして、ＣＰＵ１１０は、例えば再生した動画データの映像を順次、画像処理部１４０に送信し、通常の投影処理（Ｓ２３０）と同様に、画像処理部１４０、液晶制御部１５０、光源制御部１６０を制御する。また、ＣＰＵ１１０は、静止画データを再生した場合には、再生した画像を画像処理部１４０に送信し、通常の投影処理（Ｓ２３０）と同様に、画像処理部１４０、液晶制御部１５０、光源制御部１６０を制御する。
【００３６】
また、「ファイル受信表示モード」では、ＣＰＵ１１０は、通信部１９３から受信した静止画データや動画データをＲＡＭ１１２に一時的に記憶し、ＲＯＭ１１１記憶されたプログラムに基づいて、静止画データや動画データの画像や映像を再生する。そして、ＣＰＵ１１０は、例えば再生した動画データの映像を順次、画像処理部１４０に送信し、通常の投影処理（Ｓ２３０）と同様に、画像処理部１４０、液晶制御部１５０、光源制御部１６０を制御する。また、ＣＰＵ１１０は、静止画データを再生した場合には、再生した画像を画像処理部１４０に送信し、通常の投影処理（Ｓ２３０）と同様に、画像処理部１４０、液晶制御部１５０、光源制御部１６０を制御する。
【００３７】
（構成及び動作の詳細）
図３は、画像処理部１４０及び液晶制御部１５０の内部構成を示すブロック図である。画像処理部１４０は、前処理部１４１、メモリ制御部１４２、画像メモリ１４３、後処理部１４４、レジスタバス１４５を有する。前処理部１４１、メモリ制御部１４２、後処理部１４４は、レジスタバス１４５を介してＣＰＵ１１０と接続されている。また、前処理部１４１、メモリ制御部１４２には、画像入力部１３０からの入力垂直同期信号（以下「ＩＶＤ」という。）を含んだタイミング信号が入力されている。更に、メモリ制御部１４２、後処理部１４４には、液晶制御部１５０からの出力垂直同期信号（以下「ＯＶＤ」という。）を含んだタイミング信号が入力されている。
【００３８】
前処理部１４１は、画像入力部１３０から入力された画像を、液晶素子１５１に適した色空間、解像度へ変換する。具体的には、前処理部１４１は、色空間変換、拡大縮小処理を含む表示レイアウトなどの前処理を行う。前処理部１４１は更に、スクリーンに投影する画像の幾何学的な歪を補正するキーストン補正なども行う。
【００３９】
メモリ制御部１４２は、画像メモリ１４３を用いたＩＰ変換やフレームレート変換などの時間軸上の変換処理や、前処理部１４１と連動したキーストン補正などの画像処理を行う。メモリ制御部１４２は更に、液晶素子１５１がフレーム反転駆動で駆動する必要がある場合は、フレーム倍速変換などを行う。いずれのケースにおいても、メモリ制御部１４２は、画像メモリ１４３に対して、ＩＶＤに同期して書き込み制御を行い、ＯＶＤに同期して読み出し制御を行う。
【００４０】
後処理部１４４は、液晶素子１５１と投影光学系１７１起因の表示むら（色むら、輝度むら）、ディスクリネーション等の抑制のための補正を行う。後処理部１４４は更に、液晶素子１５１の階調性に合わせた、ディザを代表とする階調変換、更には、電圧−反射率（透過率）特性をキャンセルし輝度リニアな軸へ変換するＶＴガンマ変換などを行う。
【００４１】
液晶制御部１５０は、駆動データ変換部１５３、出力同期信号生成部１５４、駆動パルス生成部１５５、レジスタバス１４５を有する。駆動データ変換部１５３、出力同期信号生成部１５４、駆動パルス生成部１５５は、レジスタバス１４５を介してＣＰＵ１１０と接続されている。
【００４２】
駆動データ変換部１５３は、液晶素子１５１のインタフェースに合ったＩ/Ｏにデータ変換する。具体的には、駆動データ変換部１５３は、デジタル駆動の場合はＬＶＤＳトランスミッタ、アナログ駆動の場合はＤＡ変換機能を内蔵したドライバＩＣなどで構成される。駆動データ変換部１５３は更に、後述するように、液晶素子１５１の有効映像の駆動領域以外の黒レベルを設定する黒補正を行う。
【００４３】
出力同期信号生成部１５４は、液晶素子１５１を駆動するための基準となるＯＶＤを生成する。ＯＶＤは、図示しないドットクロックのベースとなる基準クロックをカウントすることで生成され、画像処理部１４０のメモリ制御部１４２の読み出しから液晶素子１５１までの処理ブロックを同期化するための基準信号として扱われる。
【００４４】
駆動パルス生成部１５５は、ＯＶＤを基準として、液晶素子１５１を駆動する各種駆動信号を生成する。具体的な駆動信号としては、水平方向のデータのラッチするタイミングを示すパルス（ＨＳＴ）や水平シフトレジスタにデータを格納するための水平シフトクロック（ＨＣＫ）、駆動開始ラインを示すパルス（駆動開始信号。以下「ＶＳＴ」という。）、ライン方向のスキャン用の垂直シフトクロック（ＶＣＫ）などがある。
【００４５】
次に、本実施形態におけるＶＳＴの制御について説明する。図４（a）は、液晶素子１５１で構成された液晶パネルに対するＯＶＤとＶＳＴとの関係を示している。プロジェクタの場合、駆動領域よりも小さい有効画像領域で駆動表示する使い方が一般的で、有効領域以外の駆動領域は調整目的で使用される領域である。前述したように、ＶＳＴはＯＶＤを基準として生成するパルス波形であって、ＯＶＤとＶＳＴの位相は、ＣＰＵ１１０によるタイミング制御により可変である。ＶＳＴはＯＶＤより時間的に遅れて生成される。
【００４６】
ＶＳＴは駆動開始ラインを示していて、液晶素子１５１の駆動領域におけるライン分のスキャンが終了すると駆動は停止する。また、ＶＳＴの開始位置からΔＴだけ遅れた位置から有効画像領域の映像が表示される。液晶プロジェクタ１００は、投射するスクリーンにこの有効画像領域の映像が収まるように設置されるのが一般的である。また、駆動領域以外はブランキング領域と定義される。このとき、有効画像領域外（調整領域とブランキング領域）は例えば、駆動データ変換部１５３において黒レベルで投射されるようにデータ設定される。
【００４７】
ＯＶＤから有効画像領域までの期間は、ＯＶＤを基準として画像メモリ１４３からデータが読み出される遅延時間として定義される。この読み出し遅延時間は、ＣＰＵ１１０の制御により可変であるる。また、読み出し遅延時間を一定にして、ＯＶＤとＶＳＴの位相を変えることによって、図４（ｂ）〜（ｄ）の例のように、有効画像領域の投影映像を上下に動かすことができる。これを利用して、ＲＧＢ毎に液晶素子１５１_ｘ（ｘ=Ｒ，Ｇ，Ｂ）へのＶＳＴ_ｘ（ｘ=Ｒ，Ｇ，Ｂ）を個別に制御することによって、レジストレーション調整を行うことができる。レジストレーション調整とは、Ｒ，Ｇ，Ｂ３板の液晶パネルで構成されたプロジェクタのパネル固着時のずれを調整するものである。また、ＲＧＢ同時にシフト量を変更することによって、スクリーンへの投影映像の位置を調整することも可能になる。こうした使い方を行った場合に、ΔＴが大きくなるに従って表示遅延も大きくなる。そして、この遅延量は、図４（ｄ）のような状態に調整されている場合に最大となる。
【００４８】
以下、低遅延処理要求があった場合に、スクリーン上の投影位置を変えることなくΔＴ分の表示遅延を低減する方法について、図５及び図６を用いて説明する。以下では、説明を分かりやすくするために、ＶＳＴ_ｘ（ｘ=Ｒ，Ｇ，Ｂ）を共通で制御した場合の例を示している。
【００４９】
図５（a）は、低遅延処理前の駆動タイミングを示している。時刻ｔ０においてＯＶＤが発行されると、メモリ制御部１４２はこれに応答して、時刻ｔ３で画像メモリ１４３から有効画像データを読み出す制御をしている。また、ＯＶＤを基準にＶＳＴは時刻ｔ２で発行されるように位相調整されている。このような状態で、スクリーンに対して有効画像領域が位置合わせされ投影されているイメージが図５（ｄ）に示されている。ここで、受付手段としての操作部１１３は、画像の表示遅延に関する変更要求を受け付けることができる。
【００５０】
この状態で、ＣＰＵ１１０は、図６のＳ３００において、操作部１１３を介してユーザからの画像の表示遅延に関する変更要求として低遅延処理要求を受け付けたとき、表示遅延の短縮時間を算出する処理を行う（Ｓ３０１）。この短縮時間算出処理においては例えば、ＶＳＴの発行から有効画像の開始までの遅延時間（すなわち図４のΔＴ）が、短縮時間Ｔｓとして決定される。図５（a）において、メモリ読み出し時間（ｔ３−ｔ０）と、ＶＳＴ位相シフト時間（ｔ２−ｔ０）は既知なので、
Ｔｓ＝ΔＴ
＝メモリ読み出し時間−ＶＳＴ位相シフト時間
＝ｔ３−ｔ２
となる。
【００５１】
次に、ＣＰＵ１１０は、Ｓ３０２において制約確認処理を行う。制約確認処理においては例えば、Ｓ３０１で算出された短縮時間について、Ｔｓ＝ΔＴとして制約なしに扱えるかどうかが判定される。ここで制約とは、後処理部１４４が行う画像処理に必要とされるブランキング（バックポーチ）を確保することである。つまり、後述するＳ３０６におけるメモリ読み出し時間の短縮により、後処理部１４４の画像処理に必要となる最低限のブランキング時間を確保できているかを確認する。ブランキング時間が確保できている場合は、Ｓ３０３で短縮時間の修正は不要と判断され、処理はＳ３０５へ進む。ブランキング時間が確保できていない場合は、Ｓ３０３で制約により短縮時間Ｔｓを修正する必要があると判断され、処理はＳ３０４へ進む。Ｓ３０４では、ＣＰＵ１１０は、補正時間Ｔｈにより補正する処理（Ｔｓ＝Ｔｓ−Ｔｈ）を行う。Ｓ３０５では、ＣＰＵ１１０は低遅延モード処理（低遅延化処理）を行う。低遅延モード処理においては、ＣＰＵ１１０は、図４（ｂ）に示すように、画像メモリ１４３からの画像データの読み出し開始のタイミングをΔＴ分早めるようメモリ制御部１４２を制御する。
【００５２】
ところで、この低遅延モード処理後も、ＶＳＴの位相はそのままなので、投影イメージは図５（ｅ）のように有効領域がスクリーンから上方にずれた表示になる。そこで、Ｓ３０６において、ＣＰＵ１１０は投影位置補正処理を行う。投影位置補正処理は、Ｓ３０５の低遅延モード処理によってスクリーンに対する投影位置がずれた分を元に戻すための処理である。投影位置補正処理においては、ＣＰＵ１１０は、図５（ｃ）に示すように、ＯＶＤに対するＶＳＴの発行タイミングをΔＴだけ早めるよう、駆動パルス生成部１５５を制御する。この制御により、ＯＶＤに対するＶＳＴの位相差がΔＴ短縮され、図５（ｆ）のように、投影イメージを有効領域がスクリーン位置に合致した状態に戻すことができる。
【００５３】
上記例は、投影位置補正処理をＯＶＤに対するＶＳＴの位相シフトで実現した。ただし、投影光学系１７１に光軸を変更するレンズシフト機能が具備されている場合は、ΔＴに相当する変更量を算出し、その変更量に応じたシフト量で下方向へのレンズシフトするようにしても構わない。また、上述したレンズシフトとＶＳＴの位相シフトを組み合わせることで投影位置補正処理を行ってもよい。
【００５４】
また、図６のフロー図においては、Ｓ３０５の低遅延モード処理の後にＳ３０６の投影位置補正処理をする順番で説明した。しかし、本発明はこの順番に限定されない。すなわち、最終的に得られる効果は同じであるので、投影位置補正処理の後に低遅延モード処理をする順番に入れ替えてもよい。
【００５５】
以上が、本実施形態における駆動制御の内容である。
【００５６】
次に、上述したＳ３０１の短縮時間算出処理について、いくつかのユースケースでの算出例について説明する。まず、図７のように、３板パネル構成での短縮時間Ｔｓの算出例を説明する。この例では、液晶素子１５１Ｇを基準に液晶素子１５１ＲへのＶＳＴ_Ｒ、液晶素子１５１ＢへのＶＳＴ_Ｂの位相を調整することにより、各液晶パネル間の固着ずれを補正している。この場合の各液晶素子１５１_x（ｘ=Ｒ，Ｇ，Ｂ）ごとの短縮時間は、
Ｔｓ（Ｒ）＝  ｔ４−ｔ１、
Ｔｓ（Ｇ）＝  ｔ４−ｔ２、
Ｔｓ（Ｂ）＝  ｔ４−ｔ３
となる。このときの時間的関係は、Ｔｓ（Ｒ）＞Ｔｓ（Ｇ）＞Ｔｓ（Ｂ）である。このようなケースにおいては、短縮時間Ｔｓは、複数の表示デバイスのレジストレーション調整により最も短い短縮時間と判断されたＴｓ＝Ｔｓ（Ｂ）を代表値として決定する。
【００５７】
また、プロジェクタの場合は、液晶プロジェクタ１００をスクリーンに対して少なくとも水平方向に傾きを有して設置した場合に、前処理部１４１によるキーストン補正により、図８のようにＡＢ間で幾何学変形による歪が生じる。図８の例では、Ｔｓ（Ａ）＜Ｔｓ（Ｂ）の関係になっている。このようなケースにおいては、ＯＶＤを基準としキーストン補正により歪量が最も小さい位置で、最も短い短縮時間と判断されたＴｓ（Ａ）を代表値として決定すればよい。また、上記のユースケースを組み合わせた場合においては、すべてのケースにおいて最も短い短縮時間を代表値として決定すればよい。
【００５８】
以上説明したように、本実施形態では、低遅延化要求に対して、短縮時間を算出し、メモリからの読み出しを早める低遅延化処理と、投影位置を低遅延化要求前の状態と同じにするための投影位置補正処理を組み合わせる。これにより、ドットバイドットを維持したままで投影されたスクリーンの位置を変えずに表示遅延を最小限に抑えた駆動を行うことが可能になる。
【００５９】
＜実施形態２＞
以下では、上述した複数のプロジェクタを複数有し、マルチ投影を実現する表示システムにより低遅延化処理を行う例を説明する。
【００６０】
（マルチ投影システムの説明）
まず、マルチ投影システムについて説明する。図９は、本実施形態におけるマルチ投影システムの斜視図である。４００は、画像信号源である。プロジェクタ４２０ａ、ｂはそれぞれ実施形態１の液晶プロジェクタ１００と同様の構成を具備している。マルチ投影システムは、各々のプロジェクタ４２０ａ、ｂが表示対象の原画像の一部を表示することにより全体としてその表示対象の原画像を表示するように構成されている。画像信号源４００は、映像ケーブル４１０ａ、ｂにより、各プロジェクタ４２０ａ、ｂに接続され、画像信号を供給する。プロジェクタ４２０ａ、ｂは、スクリーン４３０に投影を行う。プロジェクタ４２０ａ、ｂは、画像信号源４００から送信された映像信号を、映像ケーブル４１０ａ、ｂを介して受信する。プロジェクタ４２０ａ、ｂは、受信した映像信号を一部重畳させて表示することにより、統合された一つの大画面を表示するマルチ投影が可能となっている。また、プロジェクタ４２０ａ、ｂは制御線４１０ｃを介して互いに通信することができる。
【００６１】
図１０（ａ）はプロジェクタ４２０ａの投影画像５００ａを示す。投影画像５００ａは、非重畳領域５１０ａ及び重畳領域５２０ａを有する。図１０（ｂ）はプロジェクタ４２０ｂの投影画像５００ｂを示す。投影画像５００ｂは、非重畳領域５１０ｂ及び重畳領域５２０ｂを有する。図１０（ｃ）は、プロジェクタ４２０ａ、ｂの画像処理部１４０に実装される減光処理部に適用されるゲイン５３０ａ，ｂを示す。非重畳領域５１０ａ、ｂにおいてはゲイン５３０ａ，ｂは１．０とする。これに対し、重畳領域５２０ａ，ｂにおいては、ゲイン５３０ａ，ｂは、Ｘ方向の位置に応じた値とする。例えば、ゲイン５３０ａ，ｂは、図示のように、非重畳領域との境界で１．０、投影画像端で０とし、その間でリニアに変化する。この代わりに、Ｓ字カーブ状に変化するようにしてもよい。図１０（ｄ）は、合成後の投影画像を示す。重畳領域５５０は、プロジェクタ４２０ａ，ｂそれぞれの重畳領域５２０ａ，ｂの重ね合わせとなっており、輝度は非重畳領域５１０ａ，ｂと同等であるため、境界が目立たなくなっている。
【００６２】
（マルチ投影時の低遅延処理）
以下の説明では、上記したマルチ投影システムにおいて、プロジェクタ４２０ａをマスタープロジェクタとする。また、マスター以外のプロジェクタ、この例では、プロジェクタ４２０ｂをスレーブプロジェクタとする。
【００６３】
図１１（ｇ）は、図９のスクリーン４３０に２つの映像が重畳され投影されているイメージを表している。このとき、プロジェクタ４２０ａにおいては、図１１（ａ）に示すように、時刻ｔ０のＭ_ＯＶＤを基準としてｔ３−ｔ０のメモリ遅延時間でデータが出力され、Ｍ_ＶＳＴはＭ_ＯＶＤに対してｔ２−ｔ０の位相に調整されている。同様に、プロジェクタ４２０ｂにおいては、図１１（ｄ）に示すように、時刻ｔ’０のＳ_ＯＶＤを基準としてｔ’３−ｔ’０のメモリ遅延時間でデータが出力され、Ｓ_ＶＳＴはｔ’２−ｔ’０の位相に調整されている。図１１（ｇ）は、スクリーン４３０に対する合成映像の位置合わせが完了した状態を示す。ここで、プロジェクタ４２０ａ、ｂは、遅延量を合わせるために、制御線４１０ｃを介して共通の基準信号による同期化（理想的には、ｔ０＝ｔ’０）が行われていることが望ましい。
【００６４】
次に、図１２を参照して、マルチ投影時の低遅延化シーケンスを説明する。図１１（ｇ）の状態において、プロジェクタ４２０ａがユーザから低遅延処理要求６００を受けた場合、プロジェクタ４２０ａのＣＰＵ１１０がマスターとして、制御線４１０ｃを介してプロジェクタ４２０ｂのスレーブとしてのＣＰＵ１１０を制御する。なお、この通信シーケンス以外の個々の実行プロセスについては、基本的には、実施形態１で説明した図６のフロー図と同じ動作であるため、本実施形態の特徴となるところのみ補足する形で説明する。
【００６５】
本実施形態の処理を実行する前段階の図１１（ｇ）は、マルチ投影としての位置調整は完了しているが、プロジェクタ４２０ａ、ｂ間で各ＯＶＤを基準とした遅延量のばらつきが存在する状態である。特に、隣接する左右の映像については共通のラインの遅延時間は同一であることが望まれているため、上記遅延量のばらつきは低減する必要がある。
【００６６】
低遅延処理要求６００を受けて、マスター側は短縮時間算出処理６０２を行う。スレーブ側は、マスターからの低遅延処理要求６０１を受けて、短縮時間算出処理６０３を行う。これらの処理は、図６のフロー図のＳ３００からＳ３０３に相当する。この過程において、マスター側は、算出した短縮時間を反映した場合のメモリ読み出し遅延時間として、
Ｔmdly(Ｍ)＝ｔ２−ｔ０
を得る。スレーブ側は、算出した短縮時間を反映した場合のメモリ読み出し遅延時間として、
Ｔmdly(Ｓ)＝ｔ’２−ｔ’０
を得る。スレーブ側は、マスター側に対して、スレーブ側メモリ読み出し時間通知６０４として、メモリ読み出し遅延時間Ｔmdly(Ｓ)を通知する。マスター側は、マスター側のメモリ読み出し遅延時間Ｔmdly(Ｍ)と、スレーブ側のメモリ読み出し遅延時間Ｔmdly(Ｓ)の２つを評価し、短縮時間決定処理６０５を行う。短縮時間決定処理６０５の目的は、２つのプロジェクタ間の遅延量を合わせることである。
【００６７】
例えば、Ｔmdly(Ｍ)＞Ｔmdly(Ｓ)のときは、短縮時間修正通知６０６により、スレーブ側の図６のＳ３０４においてマスター側の短縮時間の補正値
Th（Ｍ）＝Ｔmdly(Ｍ)−Ｔmdly(Ｓ)
を修正する。また、Ｔmdly(Ｍ)＜Ｔmdly(Ｓ)のときは、マスター側の図６のＳ３０４においてスレーブ側の短縮時間の補正値
Th（Ｓ）＝Ｔmdly(Ｓ)−Ｔmdly(Ｍ)
を修正する。このようにして、２つのプロジェクタの遅延量が同一となるように補正を行う。
【００６８】
次に、マスター側は、短縮時間決定処理６０５で決定した短縮時間に基づき、補正値Th（Ｍ）を反映した低遅延/投影位置補正処理６０７を行う。具体的には、それぞれ、図１１（ｂ）のメモリ読み出し時間のｔ３−ｔ２分の短縮、図１１（ｃ）のｔ２−ｔ１分のＶＳＴ位相調整を行う。スレーブ側は、マスターからの短縮時間修正通知６０６を受けて、補正値Th（Ｓ）を反映した低遅延/投影位置補正処理６０８を行う。具体的には、それぞれ、図１１（ｅ）のメモリ読み出し時間のｔ’３−ｔ’２分の短縮、図１１（ｆ）のｔ’２−ｔ’１分のＶＳＴ位相調整を行う。これらの低遅延/投影位置補正処理６０７、６０８は、図６のフロー図のＳ３０５からＳ３０６に相当する。投影イメージは、図１１（ｈ）では低遅延処理のためにスクリーンからの位置がずれているものの、最終的には、投影位置補正処理により、図１１（ｉ）のように有効領域がスクリーン位置に合致した状態に戻すことができる。
【００６９】
最後にマスター側は、スレーブ側からの完了通知６０９を受けて、低遅延化に向けた通信シーケンスの完了を認識する。
【００７０】
上述した説明では、マルチ投影するプロジェクタの数を２としたが、本発明は特定のプロジェクタ数に限定されず、更に多くの数でマルチ投影を行う場合にも同様に実現可能である。
【００７１】
以上説明したように、マルチ投影時の低遅延化要求に対して、マスタープロジェクタが短縮時間を算出し、メモリからの読み出しを早める低遅延処理と、投影位置を低遅延化要求前の状態と同じにするための投影位置補正処理を組み合わせる。これにより、ドットバイドットを維持したままで投影されたスクリーンの位置を変えずに表示遅延を最小限に抑えた駆動を行うことが可能になる。また、本実施形態によれば、各プロジェクタ機器からのメモリ読み出し遅延時間を評価し、各プロジェクタ機器が短縮時間を補正する処理を行うことで、マルチ投影画面の遅延量を同一にした低遅延化処理を実現できる。
【００７２】
なお、上述の実施形態では、低遅延化要求を受け付けたことに応答して、画像メモリからの画像データの読み出し開始のタイミングを所定時間早めるケースについて説明した。しかし本発明は、低遅延モードから高画質を重視する通常モードに移行するケースにも適用可能である。この場合は、上記例の逆の処理を行えばよいことは容易に理解されよう。
【００７３】
＜他の実施形態＞
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。この場合、そのプログラム、及び該プログラムを記憶した記憶媒体は本発明を構成することになる。
【図１】
2015053558.tif 000003
【図２】
2015053558.tif 000004
【図３】
2015053558.tif 000005
【図４】
2015053558.tif 000006
【図５】
2015053558.tif 000007
【図６】
2015053558.tif 000008
【図７】
2015053558.tif 000009
【図８】
2015053558.tif 000010
【図９】
2015053558.tif 000011
【図１０】
2015053558.tif 000012
【図１１】
2015053558.tif 000013
【図１２】
2015053558.tif 000014