(57)【要約】      （修正有）【課題】欠陥画素の影響を低減してＡＦセンサの蓄積制御を行い、精度の高い焦点検出をすることを可能にした焦点検出装置を提供する。【解決手段】光電変換素子と光電変換素子で生成された電荷を積分する積分容量とを有するラインセンサと、ラインセンサの欠陥画素の情報記憶部と、欠陥画素の信号を所定のしきい値と比較する第１の比較部と、光電変換素子で生成された電荷を対応する積分容量に転送し積分する第１の蓄積モードと、光電変換素子で生成された電荷を画素で蓄積し電荷蓄積期間が終わった後に積分容量に転送し積分容量で積分する第２の蓄積モードとを切り替える切り替え部と、第１の比較部により欠陥画素の信号が所定のしきい値以下と判定された場合は第１の蓄積モードに設定し、第１の比較部により欠陥画素の信号が所定のしきい値より大きいと判定された場合は第２の蓄積モードに設定するように切り替え部を制御する制御部とを備える。【選択図】図１
2015179128.tif 000002
【特許請求の範囲】
【請求項１】
被写体からの光を受光する光電変換素子と、該光電変換素子で生成された電荷を積分する積分容量とを有するラインセンサと、
前記ラインセンサの欠陥画素の情報を記憶する記憶手段と、
前記欠陥画素の信号を所定のしきい値と比較する第１の比較手段と、
前記光電変換素子の電荷蓄積期間に、前記光電変換素子で生成された電荷を対応する前記積分容量に転送し、該積分容量で積分する第１の蓄積モードと、前記電荷蓄積期間に前記光電変換素子で生成された電荷を、前記電荷蓄積期間の終了まで前記積分容量に転送せずに画素で蓄積し、前記電荷蓄積期間が終わった後に前記積分容量に転送し、前記積分容量で積分する第２の蓄積モードとを切り替える切り替え手段と、
前記第１の比較手段により、前記欠陥画素の信号が前記所定のしきい値以下と判定された場合は、前記ラインセンサを前記第１の蓄積モードに設定し、前記第１の比較手段により、前記欠陥画素の信号が前記所定のしきい値より大きいと判定された場合は、前記ラインセンサを前記第２の蓄積モードに設定するように前記切り替え手段を制御する制御手段と、
を備えることを特徴とする焦点検出装置。
【請求項２】
複数の前記ラインセンサと、前記複数のラインセンサの欠陥画素の信号を比較する第２の比較手段とをさらに備え、前記制御手段は、前記複数のラインセンサの欠陥画素の信号のうちのいずれかが、前記所定のしきい値より大きい場合は、前記複数のラインセンサの欠陥画素の信号を前記第２の比較手段で比較し、前記複数のラインセンサのうちの欠陥画素の信号が相対的に小さいラインセンサを前記第１の蓄積モードに設定し、欠陥画素の信号が相対的に大きいラインセンサを前記第２の蓄積モードに設定するように前記切り替え手段を制御することを特徴とする請求項１に記載の焦点検出装置。
【請求項３】
被写体の輝度情報を取得する取得手段と、取得した輝度情報に応じて欠陥画素を判定するしきい値を設定する設定手段とをさらに備え、前記制御手段は、前記設定手段により設定されたしきい値に応じて前記ラインセンサの蓄積モードを切り替えるように前記切り替え手段を制御することを特徴とする請求項１または２に記載の焦点検出装置。
【請求項４】
前記記憶手段は、前記第１の蓄積モードにおける前記ラインセンサの第１の欠陥画素情報と、前記第２の蓄積モードにおけるラインセンサの第２の欠陥画素情報とを予め記憶することを特徴とする請求項１に記載の焦点検出装置。
【請求項５】
前記切り替え手段により、前記第１の蓄積モードに設定された場合は、前記第１の欠陥画素情報に基づき、前記ラインセンサで得られた画素信号を補正し、前記第２の蓄積モードに設定された場合は、前記第２の欠陥画素情報に基づき、前記ラインセンサで得られた画素信号を補正することを特徴とする請求項４に記載の焦点検出装置。
【請求項６】
前記第１の欠陥画素情報は、前記光電変換素子での欠陥に基づく信号と、前記積分容量を含む前記光電変換素子以外の部分での欠陥に基づく信号とに基づいて算出することを特徴とする請求項４または５に記載の焦点検出装置。
【請求項７】
前記第１の欠陥画素情報に基づき、前記ラインセンサで得られた画素信号を補正する第１の式と、前記第２の欠陥画素情報に基づき、前記ラインセンサで得られた画素信号を補正する第２の式は互いに異なることを特徴とする請求項４乃至６のいずれか１項に記載の焦点検出装置。
【請求項８】
前記欠陥画素情報とは暗電流成分の情報であることを特徴とする請求項４乃至７のいずれか１項に記載の焦点検出装置。
【請求項９】
被写体からの光を受光する光電変換素子と、該光電変換素子で生成された電荷を積分する積分容量とを有するラインセンサと、前記ラインセンサの欠陥画素の情報を記憶する記憶手段とを備える焦点検出装置を制御する方法であって、
前記欠陥画素の信号を所定のしきい値と比較する第１の比較工程と、
前記光電変換素子の電荷蓄積期間に、前記光電変換素子で生成された電荷を対応する前記積分容量に転送し、該積分容量で積分する第１の蓄積モードと、前記電荷蓄積期間に前記光電変換素子で生成された電荷を、前記電荷蓄積期間の終了まで前記積分容量に転送せずに画素で蓄積し、前記電荷蓄積期間が終わった後に前記積分容量に転送し、前記積分容量で積分する第２の蓄積モードとを切り替える切り替え工程と、
前記第１の比較工程により、前記欠陥画素の信号が前記所定のしきい値以下と判定された場合は、前記ラインセンサを前記第１の蓄積モードに設定し、前記第１の比較工程により、前記欠陥画素の信号が前記所定のしきい値より大きいと判定された場合は、前記ラインセンサを前記第２の蓄積モードに設定するように前記切り替え工程を制御する制御工程と、
を有することを特徴とする焦点検出装置の制御方法。
【請求項１０】
請求項９に記載の制御方法の各工程をコンピュータに実行させるためのプログラム。
【請求項１１】
請求項９に記載の制御方法の各工程をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、焦点検出装置における焦点検出精度を向上させる技術に関するものである。
【背景技術】
【０００２】
従来、カメラの自動焦点検出方式としては、位相差検出方式が一般的に良く知られている。位相差検出方式では、撮影レンズの異なる射出瞳領域を通過した被写体からの光束を、ＡＦセンサに備えられた一対のラインセンサ上に結像させる。そして、一対のラインセンサで光電変換して得られた一対の被写体像の相対位置を演算し、撮影レンズのデフォーカス量を検出する（焦点検出演算）。
【０００３】
このような焦点検出装置では、近年、複数の被写体に対してデフォーカス量を検出する多点化や高解像化のために、焦点検出像を取得するための光電変換部が増加する傾向にある。一方、光電変換部の増加に伴い、製造上の欠陥を完全に排除することは非常に困難である。
【０００４】
このような位相差検出方式の自動焦点検出技術に関する文献としては以下のようなものが知られている。例えば、特許文献１には、ラインセンサ信号の最大値信号及び最大値信号と最小値信号との差信号に基づいてゲイン制御と蓄積時間制御を行うＡＦセンサが開示されている。また、特許文献２には、予め製造工程などでチェックされた欠陥画素の情報を基に、欠陥のある光電変換部の信号を除外して焦点検出用の信号とする技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−２２２７８６号公報
【特許文献２】特開２００１−１７７７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述の特許文献１に開示された技術では、ラインセンサの光電変換画素に欠陥があった場合に、十分な被写体像信号を得られないまま、電荷蓄積が終了してしまうという問題点がある。
【０００７】
これをより具体的に説明すると、以下のようなものである。被写体が一対のラインセンサ上に結像した片方の像をＡ像、他方をＢ像とする。図１７に欠陥画素がない場合の被写体像から得られる信号の一例を示す。出力信号が最大値判定電圧に達すると、蓄積停止判定がなされ、蓄積期間が終了する。一方、図１８に欠陥画素が存在した場合の暗時の波形の一例を示す。欠陥画素の暗電流による信号増加は、正常画素に比べて大きい。図１９には、図１８のような欠陥画素がある場合の、図１７と同じ被写体に対する最大値信号による蓄積制御の様子が示されている。欠陥画素信号が信号の最大値となって蓄積停止判定がされてしまうために、本来得られる信号量を蓄積する前に蓄積期間が終了してしまう。このため、図１７の被写体信号は、図２０の様になってしまう。この結果、十分な信号量が得られず、信号のＳ／Ｎ比が低下し、焦点検出演算精度が低下する。
【０００８】
また、上述の特許文献２に開示されているように、予め製造工程などでチェックされた欠陥画素の情報を基に、欠陥のある光電変換部の信号を除外して蓄積制御することも可能である。しかし、焦点検出演算をする際に、他の画素から値を補完して演算するため、必ずしも正確な演算結果を得られない場合がある。
【０００９】
本発明は上述した課題に鑑みてなされたものであり、その目的は、欠陥画素の影響を低減してＡＦセンサの蓄積制御を行い、精度の高い焦点検出をすることを可能にした焦点検出装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明に係わる焦点検出装置は、被写体からの光を受光する光電変換素子と、該光電変換素子で生成された電荷を積分する積分容量とを有するラインセンサと、前記ラインセンサの欠陥画素の情報を記憶する記憶手段と、前記欠陥画素の信号を所定のしきい値と比較する第１の比較手段と、前記光電変換素子の電荷蓄積期間に、前記光電変換素子で生成された電荷を対応する前記積分容量に転送し、該積分容量で積分する第１の蓄積モードと、前記電荷蓄積期間に前記光電変換素子で生成された電荷を、前記電荷蓄積期間の終了まで前記積分容量に転送せずに画素で蓄積し、前記電荷蓄積期間が終わった後に前記積分容量に転送し、前記積分容量で積分する第２の蓄積モードとを切り替える切り替え手段と、前記第１の比較手段により、前記欠陥画素の信号が前記所定のしきい値以下と判定された場合は、前記ラインセンサを前記第１の蓄積モードに設定し、前記第１の比較手段により、前記欠陥画素の信号が前記所定のしきい値より大きいと判定された場合は、前記ラインセンサを前記第２の蓄積モードに設定するように前記切り替え手段を制御する制御手段と、を備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、欠陥画素の影響を低減してＡＦセンサの蓄積制御を行い、精度の高い焦点検出をすることを可能にした焦点検出装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係わるカメラの構成図。
【図２】第１の実施形態のカメラにおける光学系の構成図。
【図３】焦点検出装置の光学構成図。
【図４】ラインセンサの配置とＡＦ枠との関係を示す図。
【図５】ＡＦセンサの構成図。
【図６】ＰＢ信号と蓄積時間の制御方法を説明する図。
【図７】ラインセンサを構成する回路の回路図。
【図８】第１の蓄積モードの動作を示すタイミングチャート。
【図９】第２の蓄積モードの動作を示すタイミングチャート。
【図１０】第１の実施形態における焦点調節動作のフローチャート。
【図１１】第２の実施形態における焦点調節動作のフローチャート。
【図１２】第３の実施形態における画素欠陥情報の記憶動作のフローチャート。
【図１３】第３の実施形態における焦点調節動作のフローチャート。
【図１４】第３の実施形態における信号読み出しと画素信号補正のサブフローチャート。
【図１５】蓄積時間と暗電流による画素信号の関係を示す図。
【図１６】第４の実施形態における画素欠陥情報の記憶動作のフローチャート。
【図１７】被写体像から生成された信号を示す図。
【図１８】欠陥画素の信号を示す図。
【図１９】従来技術における欠陥画素と蓄積制御の関係を示す図。
【図２０】被写体像から生成された信号と欠陥画素を示す図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について添付図面を参照して詳細に説明する。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる撮像装置としてのデジタルカメラの構成を示すブロック図である。
【００１５】
カメラ用マイクロコンピュータ（以下ＣＰＵと記載する）１００は、カメラ（撮像装置）の全体を制御する。ＣＰＵ１００には、カメラの各種操作用のスイッチ群２１４を検知するための信号入力回路２０４、撮像センサ（撮像素子、撮像手段）２０６、ＡＥセンサ２０７が接続されている。また、シャッタマグネット２１８ａ，２１８ｂを制御するためのシャッタ制御回路２０８、ＡＦセンサ（焦点検出センサ、焦点検出装置）１０１も接続されている。ＣＰＵ１００は、撮影レンズ３００（図２参照）とはレンズ通信回路２０５を介して信号２１５の伝送を行い、焦点位置や絞りの制御を行うことができる。カメラの動作はスイッチ群２１４の設定で決定される。
【００１６】
ＡＦセンサ１０１は、ラインセンサ（図４参照）を備えている。ＣＰＵ１００によりＡＦセンサ１０１を制御することで、ラインセンサで得られた被写体のコントラスト分布から、デフォーカス量を検出し、撮影レンズ３００（図２参照）の焦点位置を制御する。ＣＰＵ１００は、ラインセンサからの信号に基づいて、焦点検出演算を行う演算手段としての機能も有している。
【００１７】
ＣＰＵ１００はＡＥセンサ２０７を制御することで、被写体の輝度を検出し、撮影レンズ３００の絞り値やシャッタスピードを決定する。そして、レンズ通信回路２０５を介して絞り値を制御し、またシャッタ制御回路２０８を介してマグネット２１８ａ，２１８ｂの通電時間を調節することでシャッタスピードを制御し、さらに撮像センサ２０６を制御することで撮影動作を行う。
【００１８】
ＣＰＵ１００内には、カメラ動作を制御するためのプログラムを格納したＲＯＭ、変数を記憶するためのＲＡＭ、種々のパラメータを記憶するためのＥＥＰＲＯＭ（電気的消去、書き込み可能メモリ）などの記憶回路２０９が内蔵されている。記憶回路２０９には、予め製造工程などでチェックされたラインセンサの欠陥画素の情報も記憶されている。
【００１９】
次に、図２を参照して、カメラの光学構成について説明する。撮影レンズ（撮影光学系）３００を介して入射した被写体からの光束の大部分はクイックリターンミラー３０５で上方に反射され、ファインダスクリーン３０３上に被写体像として結像される。カメラのユーザーはこの像をペンタプリズム３０１、接眼レンズ３０２を介して観察することができる。被写体からの光束の一部はクイックリターンミラー３０５を透過し、後方のサブミラー３０６で下方へ曲げられて、視野マスク３０７、フィールドレンズ３１１、絞り３０８、二次結像レンズ３０９を経てＡＦセンサ１０１上に結像される。この被写体像を光電変換して得られる像信号を処理することで、撮影レンズ３００の焦点状態を検出することができる。撮影に際しては、クイックリターンミラー３０５が跳ね上がり、全光束は撮像センサ２０６上に結像され、被写体像の露光が行われる。換言すれば、撮像センサ２０６は、撮影光学系により形成された被写体像を光電変換する。
【００２０】
本実施形態における焦点検出装置（図２において、視野マスク３０７から二次結像レンズ３０９までの光学系およびＡＦセンサ１０１から構成される）での焦点検出方式は周知の位相差検出方式である。
【００２１】
焦点検出に関わる光学系の詳細な構成を、図３に示す。撮影レンズ３００を通過した被写体からの光束は、サブミラー３０６（図２参照）で反射され、撮像センサ２０６の撮像面と共役な面上にある視野マスク３０７の近傍に一旦結像する。図３では、サブミラー３０６で反射され、折り返された光路を展開して示している。視野マスク３０７は画面内の焦点検出領域（以下、ＡＦ枠とも記す）以外の余分な光を遮光するための部材である。
【００２２】
フィールドレンズ３１１は、絞り３０８の各開口部を撮影レンズ３００の射出瞳付近に結像する作用を有している。絞り３０８の後方には二次結像レンズ３０９が配置されており、一対の２つのレンズから構成され、それぞれのレンズは絞り３０８の各開口部に対応している。視野マスク３０７、フィールドレンズ３１１、絞り３０８、二次結像レンズ３０９を通過した各光束は、ＡＦセンサ１０１上のラインセンサに結像する。
【００２３】
ここで、ＡＦセンサ１０１上のラインセンサと撮影画面内のＡＦ枠との関係について、図４（ａ）〜図４（ｃ）を参照して説明する。なお本実施形態では、説明を分かりやすくするために撮影画面内にＡＦ枠が一点の撮影装置について説明する。
【００２４】
図４（ａ）は、ＡＦセンサ１０１のラインセンサの配置を示す図である。ラインセンサ１０２−１ａ、１０２−２ａは、ラインセンサ１０２−１ａ，１０２−２ａが相対的に互いに１／２画素だけ位置がずれるように並行に隣接して配されている（千鳥配列されている）。また、ラインセンサ１０２−１ｂ，１０２−２ｂは、同様にラインセンサ１０２−１ｂ，１０２−２ｂが相対的に互いに１／２画素だけ位置がずれるように並行に隣接して配されている（千鳥配列されている）。ラインセンサ１０２−１ａと１０２−１ｂ、ラインセンサ１０２−２ａと１０２−２ｂは、それぞれ二次結像レンズ３０９により対の関係になっており、ラインセンサ対１０２−１，１０２−２を構成する。ラインセンサ対１０２−１，１０２−２は、撮影レンズ３００の異なる瞳領域を通過した光を受光する一対のラインセンサであり、これらの一対のラインセンサから出力される２つの画像の位相差を検出することにより、デフォーカス量が検出される。
【００２５】
図４（ｂ）には、ラインセンサ１０２−１ａとラインセンサ１０２−２ａの配置の例が示されている。ここでは、説明を分かりやすくするために、それぞれ５個の画素から構成されるものとしている。ラインセンサ１０２−１ａはフォトダイオード（受光部）６０−Ｕ１〜６０−Ｕ５から構成され、ラインセンサ１０２−２ａはフォトダイオード（受光部）６０−Ｌ１〜６０−Ｌ５から構成される。フォトダイオード６０−Ｕ１〜６０−Ｕ５、フォトダイオード６０−Ｌ１〜６０−Ｌ５は同一の画素ピッチで配されている。なお、後述するように、画素はフォトダイオードの他に、スイッチ、ＭＯＳトランジスタ、容量を含んでいる。しかし、図４（ｂ）ではスイッチ、容量、増幅回路は省略されており、フォトダイオードと素子分離領域６１のみを示している。スイッチ、容量、増幅回路は遮光層６２に設けられ、それぞれフォトダイオード形成領域に隣接して形成されている。
【００２６】
図４（ｃ）は、ファインダ４００内に表示されるＡＦ枠の配置と、ＡＦセンサ１０１上のラインセンサによるＡＦ視野４０２を示す図である。ＡＦ枠４０１にラインセンサ対１０２−１とラインセンサ対１０２−２を配置している。１つのＡＦ枠に、互いに近接した２つのラインセンサ対を配置し、画素ピッチを等価的に半分にする（千鳥配置する）ことで、高周波の被写体に対する焦点検出精度を向上させることができる。換言すれば、ラインセンサ対１０２−１とラインセンサ対１０２−２は、ほぼ同じ射出瞳を通過した光束を受光するように配置される。
【００２７】
ＡＦセンサ１０１の詳細な回路構成を、図５のブロック図を参照して説明する。二次結像レンズ３０９により結像された被写体像は、ラインセンサ対１０２−１，１０２−２で光電変換され、電荷として蓄積される。
【００２８】
ラインセンサ対１０２−１は、フォトダイオード（光電変換素子）を複数個並べたフォトダイオード群１０９−１と、複数個のフォトダイオードのそれぞれに対応した積分容量で構成される積分容量群１１０−１と、メモリ回路群１１１−１と、転送ゲート群１１２−１で構成される。
【００２９】
ラインセンサ対１０２−２は、フォトダイオードを複数個並べたフォトダイオード群１０９−２と、複数個のフォトダイオードのそれぞれに対応した積分容量で構成される積分容量群１１０−２と、メモリ回路群１１１−２と、転送ゲート群１１２−２で構成される。
【００３０】
制御部１０３は、ＣＰＵ１００からの命令を受けとり、ＡＦセンサ１０１内の各ブロックを制御する。
【００３１】
ライン選択回路１０４は、ラインセンサ対１０２−１，１０２−２のうち片方を選択する。そして、ラインセンサ対の蓄積信号を後述するＰＢコントラスト検出回路１０５及び出力回路１０８へと送信する機能を持っている。
【００３２】
ＰＢコントラスト検出回路１０５は、ライン選択回路１０４により選択されたラインの画素信号で最も大きな信号（以下、Ｐｅａｋ信号と記す）と、最も小さな信号（以下、Ｂｏｔｔｏｍ信号と記す）を検出する。そして、Ｐｅａｋ信号とＢｏｔｔｏｍ信号の差分信号（以下、ＰＢ信号と記す）を生成し、Ｐｅａｋ信号とＰＢ信号を蓄積停止判定回路１０６へ出力する。
【００３３】
図６は、ＰＢコントラスト検出回路１０５からの出力信号であるＰＢ信号の信号量と蓄積時間（電荷蓄積期間）の関係を示した図である。蓄積時間０が蓄積開始タイミングであり、時間が経過するほどＰＢ信号は増加していく。蓄積停止判定回路１０６は、ＰＢ信号と蓄積停止レベルとを比較判定する。蓄積停止判定回路１０６は、ＰＢ信号が蓄積停止レベルよりも大きくなった時点で、蓄積停止判定信号を制御部１０３へ出力する。
【００３４】
制御部１０３は、ライン選択回路１０４で選択されたラインセンサ対の画素の蓄積を停止するために、そのラインセンサ対へ蓄積停止信号を出力する。さらに制御部１０３は、ＣＰＵ１００へ蓄積終了信号と蓄積終了したライン情報を出力する。また、ＰＢ信号が所定の時間内に目標値に達しなかった場合は、強制的に蓄積を停止するために、ＣＰＵ１００は制御部１０３へ蓄積停止信号を出力する。ここでは、蓄積停止判定をＰＢ信号を用いているが、Ｐｅａｋ信号で蓄積停止判定をしてもよい。
【００３５】
制御部１０３はシフトレジスタ１０７を駆動することで、ラインセンサ対１０２−１，１０２−２で蓄積された画素信号を１画素ずつの画素信号として出力回路１０８へ出力させる。出力回路１０８では、画素信号からコントラスト成分を取り出し、増幅するなどの処理を行い、ＣＰＵ１００のＡ／Ｄ変換器（不図示）へ出力する。
【００３６】
以下、ラインセンサの具体的な回路図を図７に示す。ラインセンサはフォトダイオードＰＤ、積分容量ＣＬ、メモリ容量ＣＳ、電流源１、電流源２、ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５、スイッチＳＷＲＥＳ、ＳＷＣＨで構成される。電圧ＶＲＥＳはリセット電位である。出力ＶＯＵＴはライン選択回路１０４に接続されている。スイッチＳＷＲＥＳは、信号φＲＥＳでオン／オフ制御される。ＳＷＣＨは、信号φＣＨでオン／オフ制御される。
【００３７】
ここでの画素欠陥（暗電流）の発生源は、主にＳＷＲＥＳのＦＤ側の接続部である(図７破線囲み)。トランジスタで構成されるスイッチＳＷＲＥＳの拡散層と配線層のコンタクト部の欠陥が原因で、異常に大きい暗電流が発生する場合がある。
【００３８】
ここで、上記回路の２種類の蓄積モード動作について説明する。
【００３９】
図８は第１の蓄積モードのタイミングチャートである。蓄積モードは、ＣＰＵ１００が制御部１０３に対し命令を送信して設定する。また、蓄積動作も、ＣＰＵ１００が制御部１０３に対し命令を送信して開始される。
【００４０】
制御部１０３は、初めにスイッチＳＷＲＥＳ、ＳＷＣＨをオンして、容量ＣＬ、ＣＳをリセットする。その後、スイッチＳＷＲＥＳをオフして信号蓄積を開始する。信号蓄積中、転送ゲートＭＴＸはオンのままであるため、積分容量ＣＬへ信号電荷を転送し続ける。従って、ＶＯＵＴからは信号の蓄積状態を監視することができるため、ＰＢコントラスト検出回路１０５及び蓄積停止判定回路１０６で蓄積停止判定をすることができる。
【００４１】
一方で、スイッチＳＷＲＥＳのコンタクト部からＦＤ部に対して暗電流が発生し続けてしまうため、暗電流が大きい場合は、十分な信号を蓄積する前に暗電流によるコントラストによって蓄積停止判定がされてしまう。蓄積停止判定がされると信号記憶動作へ移行し、制御部１０３は、スイッチＳＷＣＨをオフとすることで容量ＣＳに信号を保持する。
【００４２】
図９は第２の蓄積モードのタイミングチャートである。制御部１０３は、スイッチＳＷＲＥＳ、ＳＷＣＨをオンして、容量ＣＬ、ＣＳをリセットする。その後、転送ゲートＭＴＸ、スイッチＳＷＲＥＳを順次オフしていき、信号蓄積を開始する。
【００４３】
信号蓄積中、転送ゲートＭＴＸはオフであるため、ＶＯＵＴからは信号の蓄積状態をモニタすることはできない。したがって、ＰＢコントラスト検出回路１０５及び蓄積停止判定回路１０６で蓄積停止判定をすることができない。
【００４４】
後述するように本実施形態においては、ＣＰＵ１００は、一方のラインセンサを第２の蓄積モードに設定した場合、他方のラインセンサは第１の蓄積モードに設定している。このため、制御部１０３は、第１の蓄積モードに設定されたラインセンサ対の停止判定に連動して第２の蓄積モードに設定されたラインセンサ対の蓄積を停止し、信号記憶動作を行う。
【００４５】
信号記憶動作では、制御部１０３は、まずスイッチＳＷＲＥＳをオンして容量ＣＬおよびＦＤ部、ＣＳをリセットする。この時、転送ゲートＭＴＸはオフしたままであるため、ＰＤ部に蓄積された信号電荷は保持されたままである。
【００４６】
次にスイッチＳＷＲＥＳをオフした後転送ゲートＭＴＸをオンして、フォトダイオードＰＤに蓄積された信号電荷を積分容量ＣＬへと転送する。転送ゲートＭＴＸをオフして信号電荷の転送を終了させたのち、ＳＷＣＨをオフして容量ＣＳに信号を保持する。
【００４７】
このように、信号電荷転送直前に容量ＣＬおよびＦＤ部をリセットするため、蓄積中に発生した暗電流成分は除去される。他方の第１の蓄積モードで制御されているラインセンサ対の画素欠陥が十分小さく蓄積が適切に制御されていれば、そのラインセンサは暗電流成分が比較的少ない信号を十分な量だけ得ることができる。
【００４８】
以上のように構成された焦点調節装置の動作を、図１０のフローチャートに基づいて詳細に説明する。
【００４９】
ステップＳ１０００では、ＣＰＵ１００は、予め製造工程などでチェックされた欠陥画素の情報を記憶回路２０９から読み出す。ここでの欠陥画素情報とは、各画素の暗電流の大きさのことである。以下では、各ラインセンサ対の画素毎の暗電流のうち、各ラインセンサ対で最大の暗電流値を画素欠陥値と記述する。
【００５０】
ステップＳ１００１では、ＣＰＵ１００は、ラインセンサ対１０２−１、１０２−２のそれぞれの画素欠陥値が、所定のしきい値以下であるか否かを判定する。２つのラインセンサ対の画素の内、どの画素欠陥値もしきい値以下であれば、ステップＳ１００２へと処理を進める。一方、２つのラインセンサ対の画素の内、いずれかの画素欠陥値がしきい値より大きければ、ステップＳ１００３へと処理を進める。
【００５１】
ステップＳ１００２では、ＣＰＵ１００は、２つのラインセンサ対の蓄積モードを第１の蓄積モードと設定する。このとき、それぞれのラインセンサ対の画素欠陥値は所定のしきい値よりも小さいため、欠陥画素が原因で、十分な信号量を蓄積する前に蓄積停止判定をしてしまうことはない。従って、ＡＦセンサ１０１ではそれぞれのラインセンサ対に対して、それぞれに投影されている被写体像に従った最適な蓄積制御がなされる。
【００５２】
ステップＳ１００３では、ＣＰＵ１００は、２つのラインセンサ対の画素欠陥値の大きさを比較する。それぞれのラインセンサ対の画素欠陥値を比較し、ラインセンサ対１０２−１の画素欠陥値の大きさが、ラインセンサ対１０２−２の画素欠陥値の大きさ以上であれば、ステップＳ１００４へと移行する。また、ラインセンサ対１０２−２の画素欠陥値の大きさが、ラインセンサ対１０２−１の画素欠陥値の大きさよりも大きい場合は、ステップＳ１００５へと移行する。
【００５３】
ステップＳ１００４では、ＣＰＵ１００は、ラインセンサ対１０２−１の蓄積モードを第２の蓄積モードと設定し、ラインセンサ対１０２−２の蓄積モードを第１の蓄積モードと設定する。一方、ステップＳ１００５では、ＣＰＵ１００は、ラインセンサ対１０２−１の蓄積モードを第１の蓄積モードと設定し、ラインセンサ対１０２−２の蓄積モードを第２の蓄積モードと設定する。
【００５４】
ステップＳ１００２、Ｓ１００４及びＳ１００５でラインセンサ対の蓄積モードを設定すると、ＣＰＵ１００は、ステップＳ１００６でＡＦセンサを駆動する。
【００５５】
ステップＳ１００６では、前述のとおり、ＣＰＵ１００が制御部１０３に制御命令を送り、制御部１０３が各部を設定されたモードに従って制御する。
【００５６】
二つのラインセンサ対が両方とも第１の蓄積モードに設定されている場合は、制御部１０３はライン選択回路１０４を制御し、一定周期でラインセンサ対１０２−１と１０２−２の信号蓄積状態を監視する。また、一方のラインセンサ対が第２の蓄積モードに設定されている場合は、制御部１０３はライン選択回路１０４を制御し、第１の蓄積モードに設定されているラインセンサ対のみの信号蓄積状態を監視する。
【００５７】
二つのラインセンサ対の両方の信号蓄積が停止すると、ＣＰＵ１００は、ステップ１００７へ処理を移行する。
【００５８】
ステップＳ１００７では、ＣＰＵ１００は、出力回路１０８を介して、それぞれのラインセンサ対から信号を読み出す。ここで、第２の蓄積モードに設定されたラインセンサ対からの信号は、前述したように、微小な暗電流成分しか含まれない信号である。
【００５９】
ステップＳ１００８では、ＣＰＵ１００は、ラインセンサ対から得られた信号の信頼性を判定し、焦点検出演算に使えるか否かを判定する。信頼性判定の指標としては、得られる信号から算出される輝度情報、コントラスト情報、対となる２つのラインセンサの像一致度などが挙げられる。
【００６０】
特に、第２の蓄積モードに設定したラインセンサ対から得られた信号は、自身に投影された被写体像で信号蓄積制御されていないため、飽和している可能性がある。例えば、一方のラインセンサ対を第２の蓄積モードで駆動した場合、該ラインセンサ対にのみ高輝度点光源が投影されていたとすると、他方の第１の蓄積モードで駆動しているラインセンサ対が最適な蓄積制御をされていても、該ラインセンサ対は飽和してしまう。このような場合、この信号は焦点検出演算には使用できない。
【００６１】
ステップＳ１００９では、ＣＰＵ１００は焦点検出演算を行う。ステップＳ１００８で両方の信頼性が所定のレベルより高いと判定された場合は、２つのラインセンサ対の信号を合成して焦点検出演算を行う。いずれか一方でも信頼性が所定のレベルより低い場合は、より高い信頼性を持つ方の信号を用いて焦点検出演算を行う。
【００６２】
ステップＳ１０１０では、ＣＰＵ１００は、焦点検出演算結果に基づき、適切な焦点状態へ撮影レンズを駆動する。
【００６３】
以上のように、本実施形態では、画素欠陥値の大きい画素をもつラインセンサ対で蓄積される信号電荷を、信号蓄積した後に積分容量へ転送し積分することにより、蓄積中に画素欠陥（暗電流）が原因で蓄積が停止してしまうことを防いでいる。このことにより、画素欠陥値が大きいラインセンサ対でも、十分な信号を蓄積することができ、その信号を用いて精度の高い焦点検出演算を実現することができる。
【００６４】
また、本実施形態では、１つのＡＦ枠に配置された２つのラインセンサ対についての例を示したが、近傍にある異なるＡＦ枠に配置された２つのラインセンサに対して同様の制御をすることもできる。
【００６５】
さらに、本実施形態では、ＡＦ枠が中央一点として２つのラインセンサ対の例を示したが、複数のＡＦ枠に対応した複数のラインセンサ対についても同様の制御が可能である。
【００６６】
（第２の実施形態）
以下、本発明の第２の実施形態における焦点検出動作を、図１１のフローチャートを参照して説明する。なお、カメラ及び焦点検出装置の構成については、図１〜図５を参照して第１の実施形態で説明したものと同様であるため、ここでは説明を省略する。
【００６７】
ステップＳ１１００では、ＣＰＵ１００は、予め製造工程などでチェックされた欠陥画素の情報を記憶回路２０９から読み出す。ステップＳ１１０１では、ＣＰＵ１００は、ＡＥセンサ２０７で検出した測光値から、被写体輝度Ｌを求める。
【００６８】
Ｓ１１０２では、ＣＰＵ１００は、被写体輝度Ｌの判定を行う。被写体輝度Ｌ≧Ｌｔｈ１である場合はステップＳ１１０６へと処理を進め、ラインセンサ対１０２−１、１０２−２の両方を第１の蓄積モードに設定する。
【００６９】
また、ＣＰＵ１００は、被写体輝度ＬがＬｔｈ１＞Ｌ＞Ｌｔｈ２である場合はステップＳ１１０３へと処理を進め、画素欠陥値の大きさを判定するためのしきい値をＦｔｈ１としたのち、ステップＳ１１０５へ処理を進める。さらに、ＣＰＵ１００は、被写体輝度ＬがＬｔｈ２≧Ｌである場合はステップＳ１１０４へと処理を進め、画素欠陥値の大きさを判定するためのしきい値をＦｔｈ２としたのち、ステップＳ１１０５へ処理を進める。ここで、Ｆｔｈ１＞Ｆｔｈ２である。被写体輝度が明るいほど、ＡＦセンサ駆動における信号蓄積時間は短くなる。画素欠陥である暗電流に起因する信号電荷は蓄積時間に比例するため、信号蓄積時間が短くなるほど、第１の蓄積モードで制御されたラインセンサ対の蓄積停止制御に与える影響は小さい。また、得られる信号に含まれるランダムノイズは光ショットノイズが支配的となり、暗電流起因で発生するランダムノイズは無視できる。従って、被写体輝度が明るい場合は、一定程度の画素欠陥値は許容できる。
【００７０】
ステップＳ１１０５では、ＣＰＵ１００は、２つのラインセンサ対の画素欠陥値が、それぞれステップＳ１１０３、またはステップ１１０４で設定されたしきい値以下であるか否かを判定する。ＣＰＵ１００は、しきい値以下であればステップＳ１１０６へと処理を進め、ラインセンサ対１０２−１、１０２−２の両方を第１の蓄積モードに設定する。一方、しきい値より大きければ、ステップＳ１１０７へと処理を進める。
【００７１】
ステップＳ１１０７〜Ｓ１１１４は、第１の実施形態におけるステップＳ１００３〜Ｓ１０１０（図１０）と同様の処理である。
【００７２】
以上のように、本実施形態では、被写体輝度に応じて、許容する画素欠陥値の大きさを変化させている。このことにより、可能な限り２つのラインセンサ対の両方を第１の蓄積モードで駆動し、ラインセンサ対にそれぞれの投影された像に応じた最適な蓄積制御をすることができる。被写体が明るい場合は、２つのラインセンサ対のそれぞれの蓄積状態を監視しているため、信号が飽和してしまうリスクが少ない。また、画素欠陥が蓄積制御に与える影響も少ない。一方で、被写体が暗い場合は、画素欠陥値が大きいラインセンサ対は、第２の蓄積モードで制御されるため、画素欠陥に影響されることなく十分な信号を蓄積できる。このように、本実施形態では、幅広い被写体輝度範囲において、適切な蓄積制御を行い、精度の高い焦点検出を実現できる。
【００７３】
本実施形態では、被写体輝度のしきい値と画素欠陥値のしきい値を２つとして説明したが、３つ以上設定することにより、被写体輝度に対してより細かく蓄積モードの設定をすることも可能である。
【００７４】
（第３の実施形態）
第３の実施形態では、画素欠陥情報の記憶動作、さらに画素欠陥情報から読み出した画素信号の補正動作について、図１２〜図１４を用いて説明する。カメラ及び焦点調節装置の構成については、第１の実施形態で説明したものと同様であるため、ここでは説明を省略する。
【００７５】
まず、画素欠陥情報の記憶動作について図１２のフローチャートを参照して説明する。この画素欠陥情報の記憶動作は、製造工程で焦点調節装置を完全に遮光して行われる。
【００７６】
ステップＳ１６００では、ＣＰＵ１００は、２つのラインセンサ対の蓄積モードを第１の蓄積モードに設定し、続くステップＳ１６０１でＡＦセンサを駆動する。この時、焦点調節装置は完全に遮光されたダーク状態にあり、理想的には画素信号は０になる。しかしながら、図７のＰＤ部や容量ＣＬおよびＦＤ部で発生する暗電流により、画素信号は微小に成長する。ここでは、蓄積停止レベルに達する前に、ＣＰＵ１００によりＡＦセンサの蓄積動作を強制的に停止する。一例として、ラインセンサ１０２−１ａの６０−Ｕ１画素における蓄積時間と暗電流による画素信号の関係を図１５で示す。
【００７７】
暗電流は、蓄積時間に比例して成長し、ＡＦセンサ駆動の最大蓄積時間ＴｍａｘでＣＰＵ１００によりＡＦセンサの蓄積動作を強制的に停止する。暗電流は、傾きＳＤ／Ｔｍａｘで表すことができ、ここでは、この傾きを画素欠陥情報とする。蓄積時間Ｔｍａｘにおけるｎ番目の画素の暗電流をＳＤ（ｎ）とすると、欠陥情報ＤＧ（ｎ）を次式で表す。
【００７８】
ＧＤ（ｎ）＝ＳＤ（ｎ）／Ｔｍａｘ        …（１）
ステップＳ１６０２では、ＣＰＵ１００は、出力回路１０８を介して、それぞれのラインセンサ対から画素信号を読み出す。ステップＳ１６０３では、ステップＳ１６０２で読み出した暗電流である画素信号と最大蓄積時間Ｔｍａｘから（１）式を用いて画素欠陥情報を算出し、ＣＰＵ１００内の記憶回路２０９に第１の欠陥情報とし記憶する。
【００７９】
ステップＳ１６０４では、ＣＰＵ１００は、２つのラインセンサ対の蓄積モードを第２の蓄積モードに設定し、続くステップＳ１６０５でＡＦセンサを駆動する。第２の蓄積モードは、蓄積中に容量ＣＬおよびＦＤ部をリセットしているので、同回路部で発生した暗電流は除去され、ＰＤ部で発生した暗電流のみが画素信号として蓄積される。したがって、第１の蓄積モードで得られた画素信号とは異なる。
【００８０】
ステップＳ１６０６では、ＣＰＵ１００は、出力回路１０８を介して、それぞれのラインセンサ対から画素信号を読み出す。ステップＳ１６０７では、ステップＳ１６０６で読み出した暗電流である画素信号と最大蓄積時間Ｔｍａｘから（１）式を用いて画素欠陥情報を算出し、ＣＰＵ１００内の記憶回路２０９に第２の欠陥情報として記憶し、一連の画素欠陥情報の記憶動作を終了する。
【００８１】
次に、焦点調節装置の動作における画素信号補正について図１３〜図１４のフローチャートに基づいて詳細に説明する。
【００８２】
図１３は、第３の実施形態における焦点調節動作のフローチャートである。図１１と同符号の動作は図１１と同じ動作を示すので、詳細な説明を省略する。
【００８３】
ステップＳ１７００では、ＣＰＵ１００は、予め製造工程（図１２のフローチャート）で記憶された画素欠陥情報を記憶回路２０９から読み出す。ここでの欠陥情報は、各画素の暗電流の傾きＧＤ（ｎ）である。ステップＳ１１０２〜Ｓ１１０９の動作は第２の実施形態と同じ動作であり、欠陥情報としきい値を比較する際は、各ラインセンサ対に相当するＧＤ（ｎ）の最大値を用いる。
【００８４】
ステップＳ１７１０では、ＣＰＵ１００は、ＡＦセンサを駆動する。ここでは、ＣＰＵ１００は、後述する画素信号補正のために、各ラインセンサ対の蓄積時間を計測する。ステップＳ１７１１では、ＣＰＵ１００は、出力回路１０８を介して、それぞれのラインセンサ対から画素信号を読み出し、ステップＳ１７００で取得した画素欠陥情報に基づき、読み出した画素信号を補正する。補正方法ついては、図１４のサブルーチンフローチャートに基づいて詳細に説明する。
【００８５】
図１４のステップＳ１８００では、ＣＰＵ１００は、読み出すラインを選択し、続くステップＳ１８０１で、出力回路１０８を介して、ラインセンサ対から信号を読み出す。ステップＳ１８０２では、読み出したラインの蓄積モードの設定を判定する。第１の蓄積モードである場合は、ステップＳ１８０３に移行する。一方、第２の蓄積モードである場合は、ステップＳ１８０４に移行する。
【００８６】
ステップＳ１８０３では、第１の蓄積モードに対応した第１の欠陥情報から画素補正を行う。ステップＳ１７００で取得した画素欠陥情報ＧＤ（ｎ）、ステップＳ１７１０の動作で計測した蓄積時間時Ｔｉｎｔから暗電流を算出する。そして、読み出した画素信号Ｓ（ｎ）から暗電流分を減算することで画素補正する。補正後の画素信号をＳ’（ｎ）とすると、補正式は次式の様になる。
【００８７】
Ｓ’（ｎ）＝Ｓ（ｎ）−（ＧＤ（ｎ）×Ｔｉｎｔ）      …（２）
ステップＳ１８０４では、第２の蓄積モードに対応した第２欠陥情報から画素補正を行う。補正式はステップＳ１８０３と同じであり（２）式を用いる。
【００８８】
ステップＳ１８０５では、全てのラインセンサ対の読み出しが完了しているか否かを判定する。読み出していないラインセンサ対がある場合は、Ｓ１８００へ戻り、次のラインセンサ対の読み出し、および画素信号の補正動作を繰り返す。一方、全てのラインセンサ対の読み出しが完了している場合は、メインフローチャートに戻る。
【００８９】
ステップＳ１１１２〜Ｓ１１１４では、補正後の画素信号Ｓ’（ｎ）を基に、第２の実施形態と同じ動作を行い、一連の焦点調節動作を終了する。
【００９０】
以上説明したように、予め製造工程で、第１の蓄積モードでの画素欠陥情報と第２の蓄積モードでの画素欠陥情報をそれぞれ記憶しておく。さらに、実際の焦点調節動作では、設定した蓄積モードに応じた欠陥情報に基づき画素補正を行うことで、適切に画素信号を補正でき、より精度の高い焦点調節動作が実現できる。
【００９１】
（第４の実施形態）
第４の実施形態では、「ＰＤ部」と「容量ＣＬおよびＦＤ部」（光電変換素子以外の部分）で発生する暗電流を分離して、それぞれ記憶し、画素信号を補正する方法であり、図１６を用いて説明する。カメラ及び焦点調節装置の構成については、第１の実施形態で説明したものと同様であるため、ここでは説明を省略する。
【００９２】
第４の実施形態における画素欠陥情報の記憶動作について図１６のフローチャートを参照して説明する。この画素欠陥情報の記憶動作は、第３の実施形態と同様に製造工程で焦点調節装置を完全に遮光して行われる。
【００９３】
ステップＳ２０００では、ＣＰＵ１００は、２つのラインセンサ対の蓄積モードを第２の蓄積モードに設定し、続くステップＳ２００１でＡＦセンサを駆動する。最大蓄積時間ＴｍａｘでＣＰＵ１００によりＡＦセンサの蓄積動作を強制的に停止する。
【００９４】
ステップＳ２００２では、ＣＰＵ１００は、出力回路１０８を介して、それぞれのラインセンサ対から信号を読み出す。ここで、読み出した画素信号は第２の画素信号Ｓ２（ｎ）として、記憶回路２０９に一旦記憶しておく。ここで、第２の蓄積モードで得られる画素信号は、蓄積中に容量ＣＬおよびＦＤ部をリセットするため、同回路部で発生した暗電流は除去され、ＰＤ部で発生した暗電流のみとなる。
【００９５】
ステップＳ２００３では、ステップＳ２００２で読み出した画素信号と最大蓄積時間Ｔｍａｘから（１）式を用いて画素欠陥情報を算出し、ＣＰＵ１００内の記憶回路２０９にＰＤ部の欠陥情報ＧＤＰＤ（ｎ）とし記憶する。
【００９６】
ステップＳ２００４では、ＣＰＵ１００は、２つのラインセンサ対の蓄積モードを第１の蓄積モードに設定し、続くステップＳ２００５でＡＦセンサを駆動する。最大蓄積時間ＴｍａｘでＣＰＵ１００によりＡＦセンサの蓄積動作を強制的に停止する。
【００９７】
ステップＳ２００６では、ＣＰＵ１００は、出力回路１０８を介して、それぞれのラインセンサ対から信号を読み出す。第１の蓄積モードで得られる画素信号は、ＰＤ部で発生した暗電流に、容量ＣＬおよびＦＤ部で発生した暗電流が加算される。ここで、読み出した画素信号は第１の画素信号Ｓ１（ｎ）として、記憶回路２０９に一旦記憶しておく。
【００９８】
ステップ２００７では、記憶回路２０９に記憶した第１の画素信号Ｓ１（ｎ）から第２の画素信号Ｓ２（ｎ）を差分することで、容量ＣＬおよびＦＤ部で発生した暗電流のみを算出する。その差分信号（Ｓ（ｎ）＝Ｓ２（ｎ）−Ｓ１（ｎ））から、（１）式を用いて画素欠陥情報を算出し、ＣＰＵ１００内の記憶回路２０９にＦＤ部の欠陥情報ＧＤＦＤとし記憶する。これで、一連の画素欠陥情報の記憶動作を終了する。
【００９９】
次に、ＰＤ部の欠陥情報と、ＦＤ部の欠陥情報から画素信号を補正する方法について説明する。
【０１００】
暗電流は蓄積時間に比例して成長する。さらに、暗電流には温度依存特性があり、ＡＦセンサ温度が上昇すると暗電流が指数的に増加する傾向がある。一般的にＰＤ部で発生する暗電流は温度が４°Ｃ上昇すると２倍程度に増加し、ＦＤ部で発生する暗電流は温度が８°Ｃ上昇すると２倍程度に増加する。したがって、画素信号を補正する際は、ＰＤ部とＦＤ部の暗電流は別の温度係数を用いて算出する必要がある。
【０１０１】
製造工程での画素欠陥情報の記憶動作時の温度をＴ０、焦点調節時の温度をＴとすると、第１の蓄積モードにおける画素信号の補正式の一例を次式で表す。
【０１０２】
Ｓ’（ｎ）＝Ｓ（ｎ）−（ＧＤＰＤ（ｎ）×Ｔｉｎｔ×２（（Ｔ−Ｔ０）／４））−（ＧＤＦＤ（ｎ）×Ｔｉｎｔ×２（（Ｔ−Ｔ０）／８））    …（３）
一方、第２の蓄積モードにおける画素信号の補正式の一例を次式で表す。
【０１０３】
Ｓ’（ｎ）＝Ｓ（ｎ）−（ＧＤＰＤ（ｎ）×Ｔｉｎｔ×２（（Ｔ−Ｔ０）／４））                                                        …（４）
このように、蓄積モードに対応した（３）式、（４）式を用いて画素の補正を行う。
【０１０４】
以上、説明したように、予め製造工程で、第１の蓄積モードおよび第２の蓄積モードの画素信号から「ＰＤ部」と「容量ＣＬおよびＦＤ部」で発生する暗電流を分離して、それぞれ記憶しておく。さらに、実際の焦点調節動作では、環境温度により、蓄積モードに応じた温度係数と欠陥情報に基づき画素信号を補正することで、適切に画素信号を補正でき、より精度の高い焦点調節動作が実現できる。
【０１０５】
なお、（３）式〜（４）式は一例であり、温度係数などはこれらに限らない。 
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【０１０６】
（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【図１】
2015179128.tif 000003
【図２】
2015179128.tif 000004
【図３】
2015179128.tif 000005
【図４】
2015179128.tif 000006
【図５】
2015179128.tif 000007
【図６】
2015179128.tif 000008
【図７】
2015179128.tif 000009
【図８】
2015179128.tif 000010
【図９】
2015179128.tif 000011
【図１０】
2015179128.tif 000012
【図１１】
2015179128.tif 000013
【図１２】
2015179128.tif 000014
【図１３】
2015179128.tif 000015
【図１４】
2015179128.tif 000016
【図１５】
2015179128.tif 000017
【図１６】
2015179128.tif 000018
【図１７】
2015179128.tif 000019
【図１８】
2015179128.tif 000020
【図１９】
2015179128.tif 000021
【図２０】
2015179128.tif 000022