(57)【要約】【課題】半導体チップの変形による接続バンプのひずみを抑制できる半導体装置を提供すること。【解決手段】半導体装置は、第１の主面と、第１の主面に対向し、第２の電極が設けられた第２の主面とを有する第１の半導体チップと、第２の電極と接続される第３の電極が設けられた第３の主面と、第３の主面に対向する第４の主面とを有する第２の半導体チップと、第２，第３の電極と第１，第２の半導体チップの外周面との間の領域に配置され、第１の半導体チップと第２の半導体チップとの隙間を確保する第１のスペーサと、を備える。【選択図】図１
2015053406.tif 000002
【特許請求の範囲】
【請求項１】
第１の主面と、前記第１の主面に対向し、第２の電極が設けられた第２の主面とを有する第１の半導体チップと、
前記第２の電極と接続される第３の電極が設けられた第３の主面と、前記第３の主面に対向する第４の主面とを有する第２の半導体チップと、
前記第２，第３の電極と前記第１，第２の半導体チップの外周面との間の領域に配置され、前記第１の半導体チップと前記第２の半導体チップとの隙間を確保する第１のスペーサと
を備える半導体装置。
【請求項２】
前記第２，第３の電極は、
前記第１，第２の半導体チップの外周面に沿って設けられており、
前記第１のスペーサは、
前記第２，第３の電極と、前記第２，第３の電極から最も近い前記第１，第２の半導体チップの外周面との間に配置されている、請求項１に記載の半導体装置。
【請求項３】
前記第１のスペーサは、
前記第１，第２の半導体チップの外周面との距離が、前記第２，第３の電極との距離よりも短い位置に配置されている、請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第２，第３の電極と前記第１，第２の半導体チップの外周面との間の領域以外の領域に配置され、前記第１の半導体チップと前記第２の半導体チップとの隙間を確保する第２のスペーサを備える請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体チップを積層した半導体装置に関する。
【背景技術】
【０００２】
積層された複数枚の半導体チップを１つのパッケージ内に封止した半導体装置がある。このような半導体装置では、半導体チップを、各々の電極が露出するように階段状にずらして積層し、各半導体チップの電極をボンディングワイヤで電気的に接続していた。しかし、近年では、各半導体チップの表面及び裏面に接続バンプを設け、該接続バンプを接続することで、半導体チップを電気的に接続したものが開発され、実用化されている。
【０００３】
このような複数の半導体チップを積層した半導体装置では、半導体装置の小型化・薄型化のために、半導体チップの厚みが非常に薄くなっており、半導体チップが変形しやすくなっている。このため、半導体チップを積層する際に、半導体チップが変形し、接続バンプにひずみが生じやすい。そして、接続バンプにひずみが生じると接続バンプが破壊され、半導体チップ同士が電気的、機械的に接続されない問題が生じる虞がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１３／１３４５３８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体チップの変形による接続バンプのひずみを抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、第１の主面と、第１の主面に対向し、第２の電極が設けられた第２の主面とを有する第１の半導体チップと、第２の電極と接続される第３の電極が設けられた第３の主面と、第３の主面に対向する第４の主面とを有する第２の半導体チップと、第２，第３の電極と第１，第２の半導体チップの外周面との間の領域に配置され、第１の半導体チップと第２の半導体チップとの隙間を確保する第１のスペーサと、を備える。
【図面の簡単な説明】
【０００７】
【図１】実施形態に係る半導体装置の構成図
【図２】実施形態に係るスペーサの配置図
【図３】比較例に係るスペーサの配置図
【図４】実施例に係るスペーサ及びバンプ電極の配置位置を示す図
【図５】バンプのひずみ及び半導体チップの変形量を示すグラフ
【図６】実施例に係るスペーサ配置の一例を示す図
【発明を実施するための形態】
【０００８】
以下、半導体装置の製造方法および半導体造装置の一実施形態について、図１ないし図６を参照して説明する。尚、各実施形態において、実質的に同一の構成部位には同一の符号を付し、説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。説明中の上下等の方向を示す用語は、後述する半導体基板の回路形成面側を上とした場合の相対的な方向を指し示し、重力加速度方向を基準とした現実の方向と異なる場合がある。
【０００９】
（実施形態）
図１は、実施形態に係る半導体装置１００の構成図である。図１は、半導体装置１００の断面図、図１（ｂ）は、図１（ａ）の一部を拡大した断面図である。半導体装置１００は、一つパッケージ内に複数枚の半導体チップを積層して封止したＭＣＰ（multi chip package）構造の半導体装置である。
【００１０】
半導体装置１００は、配線基板１１０と、半導体チップ１２０〜１４０と、第１のスペーサ１５０と、第２のスペーサ１６０と、アンダーフィル樹脂１７０と、封止樹脂１８０とを備える。この実施形態の半導体装置１００は、半導体チップを３枚積層した構造であるが、半導体チップの積層枚数は２枚以上であれば特に限定されない。
【００１１】
配線基板１１０は、半導体チップ１２０〜１４０を実装するための基板である。配線基板１１０には、裏面（第１の主面）１１０Ｒに複数の外部接続端子１１１が、表面（第２の主面）１１０Ｈに半導体チップ１２０と接続される複数のバンプ電極１１２が、各々設けられている。外部接続端子１１１には、半田がコートされ、半田ボールＢが形成されている。
【００１２】
半導体チップ１２０〜１４０は、例えば、メモリチップやコントローラチップである。半導体チップ１２０には、裏面（第１の主面）１２０Ｒに配線基板１１０のバンプ電極１１２と接続される複数のバンプ電極１２１が、表面（第２の主面）１２０Ｈに半導体チップ１３０と接続される複数のバンプ電極１２２が、各々設けられている。
【００１３】
半導体チップ１３０には、裏面（第１の主面）１３０Ｒに半導体チップ１２０のバンプ電極１２２と接続されるバンプ電極１３１が、表面（第２の主面）１３０Ｈに半導体チップ１４０と接続されるバンプ電極１３２が、各々設けられている。
【００１４】
半導体チップ１４０には、裏面（第１の主面）１４０Ｒに半導体チップ１３０のバンプ電極１３２と接続されるバンプ電極１４１が設けられている。なお、図１では、半導体チップを３枚積層している。このため、最上段の半導体チップ１４０の表面（第２の主面）１４０Ｈには、バンプ電極が設けられていないが、半導体チップ１４０の表面（第２の主面）１４０Ｈにバンプ電極が設けられていてもよい。
【００１５】
半導体チップ１２０〜１４０に設けられた各バンプ電極１２１，１２２，１３１，１３２，１４１の構成としては、半田／半田、Ａｕ／半田、半田／Ａｕ、Ａｕ／Ａｕ等の組合せが例示される。各バンプ電極１２１，１２２，１３１，１３２，１４１を形成する半田としては、ＳｎにＣｕ、Ａｇ、Ｂｉ、Ｉｎ等を添加したＳｎ合金を用いたＰｂフリー半田が例示される。Ｐｂフリー半田の具体例としては、Ｓｎ−Ｃｕ合金、Ｓｎ−Ａｇ合金、Ｓｎ−Ａｇ−Ｃｕ合金等が挙げられる。
【００１６】
各バンプ電極１２１，１２２，１３１，１３２，１４１を形成する金属はＡｕに代えて、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｄ、Ａｇ等を用いてもよい。これらの金属は単層膜に限らず、複数の金属の積層膜を用いてもよい。各バンプ電極１２１，１２２，１３１，１３２，１４１の形状としては、半球状や柱状等の突起形状が挙げられるが、パッドのような平坦形状であってもよい。各バンプ電極１２１，１２２，１３１，１３２，１４１の組合せとしては、突起体同士の組合せ、突起体と平坦体との組合せ等が挙げられる。
【００１７】
第１，第２のスペーサ１５０，１６０は、配線基板１１０及び半導体チップ１２０の隙間、半導体チップ１２０及び半導体チップ１３０の隙間、半導体チップ１３０及び半導体チップ１４０の隙設が、各々設定したバンプ電極同士の接続高さとなるように、配線基板１１０及び半導体チップ１２０の間、半導体チップ１２０及び半導体チップ１３０の間、半導体チップ１３０及び半導体チップ１４０の間に設けられている。
【００１８】
第１，第２のスペーサ１５０，１６０は、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂等を用いた熱硬化性樹脂で形成することが好ましい。第１，第２のスペーサ１５０，１６０は、リソグラフィ技術やディスペンサによる塗布技術を適用して形成したり、フィルムの接着により形成することができる。液状の熱硬化性樹脂組成物を塗布して第１，第２のスペーサ１５０，１６０を形成する場合、半導体チップを接着する前に半硬化状態としておくことが好ましい。あるいは、速硬化型の材料を用いて、半導体チップの接着、接続時の時間を短縮することが好ましい。
【００１９】
アンダーフィル樹脂１７０は、配線基板１１０及び半導体チップ１２０の隙間、半導体チップ１２０及び半導体チップ１３０の隙間、半導体チップ１３０及び半導体チップ１４０の隙間に、各々充填されている。なお、線基板１１０及び半導体チップ１２０の隙間、半導体チップ１２０及び半導体チップ１３０の隙間、半導体チップ１３０及び半導体チップ１４０の隙間に、各々第１，第２のスペーサ１５０，１６０を設けることによって、アンダーフィル樹脂１７０を充填する前の配線基板１１０及び半導体チップ１２０〜１４０間の接続強度を高めることができる。
【００２０】
封止樹脂１８０は、例えば、エポキシ樹脂であり、配線基板１１０に実装された半導体チップ１２０〜１４０を封止する。
【００２１】
図２は、この実施形態に係る第１，第２のスペーサ１５０，１６０の配置位置を示す図である。図２は、半導体チップ１２０の表面（第２の主面）１２０Ｈに設けられた第１，第２のスペーサ１５０，１６０の配置位置を示している。
【００２２】
図２に示すように、半導体チップ１２０は、上面視で矩形状であり、４つの外周面１２０Ａ〜１２０Ｄを有する。複数のバンプ電極１２２は、半導体チップ１２０の外周面１２０Ａに沿って２列に設けられている。
【００２３】
第１のスペーサ１５０は、複数のバンプ電極１２２と、バンプ電極１２２に最も近い外周面１２０Ａとの間で、かつ、半導体チップ１２０の外周面１２０Ａとの距離Ｌ１が、複数のバンプ電極１２２との距離Ｌ２よりも短い位置に配置されている。なお、ここで距離Ｌ１は、第１のスペーサ１５０の外周面から外周面１２０Ａまでの最短距離のことである。また、距離Ｌ２は、第１のスペーサ１５０の外周面からバンプ電極１２２の外周面までの最短距離のことである。
【００２４】
図２に示すように、この実施形態では、複数のバンプ電極１２２とバンプ電極１２２に最も近い外周面１２０Ａとの間に、半導体チップ１２０と半導体チップ１３０との隙間を確保する第１のスペーサ１５０が配置されている。このため、半導体チップ１２０と半導体チップ１３０とを圧着する際に、半導体チップ１２０，１３０の外周近傍に生じる変形を抑制することができる。この結果、半導体チップ１２０，１３０の変形によるバンプ電極１２２，１３１のひずみを抑制することができ、バンプ電極１２２，１３１の過度の潰れや、バンプ電極１２２，１３１間の接続不良（オープン不良）等の発生を抑制することができる。
【００２５】
さらに、第１のスペーサ１５０は、半導体チップ１２０の外周面１２０Ａとの距離Ｌ１が、複数のバンプ電極１２２との距離Ｌ２よりも短い位置に配置されている。このため、より効果的に、半導体チップ１２０，１３０の外周近傍に生じる変形を抑制することができる。
【００２６】
なお、他の半導体チップ１３０，１４０に設けられた第１，第２のスペーサ１５０，１６０の配置位置についても、図２に示した第１，第２のスペーサ１５０，１６０の配置位置と同じであるため重複する説明を省略する。また、効果についても、同じである。
【００２７】
図３は、比較例に係る第１，第２のスペーサ１５０，１６０の配置位置を示す図である。図３は、半導体チップ２００の表面（第２の主面）２００Ｈに設けられた第１，第２のスペーサ１５０，１６０の配置位置を示している。なお、図１，図２を参照して説明した構成と同じ構成には同一の符号を付して重複する説明を省略する。
【００２８】
図３に示すように、半導体チップ２００は、上面視で矩形状であり、４つの外周面２００Ａ〜２００Ｄを有する。複数のバンプ電極２０２が、半導体チップ２００の外周面２００Ａに沿って２列に設けられている。
【００２９】
図３に示すように、この実施形態では、複数のバンプ電極２０２とバンプ電極２０２に最も近い外周面２００Ａとの間にスペーサが配置されていない。このため、半導体チップ２００に他の半導体チップ（不図示）を圧着する際に、半導体チップ２００や他の半導体チップの外周近傍に生じる変形を抑制することができない。この結果、半導体チップの変形によるバンプ電極２０２のひずみを抑制することができず、バンプ電極２０２の過度の潰れや、他の半導体チップのバンプ電極との接続不良（オープン不良）等が発生する虞がある。
【実施例】
【００３０】
次に、実施例について説明する。
図４は、実施例におけるスペーサＳ（図１の第１，第２のスペーサ１５０，１６０に相当）及びバンプ電極Ｔ（図１のバンプ電極１２１，１２２，１３１，１３２，１４１に相当）の配置位置を示す図である。図４（ａ）〜図４（ｆ）は、それぞれスペーサＳとバンプ電極Ｔとの距離Ｌが１０μｍ、５０μｍ、９０μ、１３０μｍ、１７０μｍ、２１０μｍの実施例である。なお、図４（ｆ）は、バンプ電極Ｔと半導体チップの外周面Ｏとの間にスペーサＳが存在していない。
【００３１】
次に、図４（ａ）〜図４（ｆ）について、半導体チップを積層する際にバンプ電極Ｔに生じるひずみ及び半導体チップの変形量をシミュレーションにより求めた。
【００３２】
図５は、図４（ａ）〜図４（ｆ）の各実施例のシミュレーション結果である。図５には、左軸にバンプ電極Ｔのひずみ（％）、右軸に半導体チップの変形量（μｍ）を示すようにした。バンプ電極Ｔのひずみは、バンプ電極Ｔの基準（初期状態の）長さに対して、バンプ電極Ｔ内の物質点の変位を表している。つまり、バンプ電極Ｔのひずみは、バンプ電極Ｔの変形を示す尺度である。また、半導体チップの変形量は、上向きを正としている。
【００３３】
図５に示すように、スペーサＳとバンプ電極Ｔとの距離Ｌが広がるにつれて、バンプ電極Ｔのひずみ（％）及び半導体チップの変形量（μｍ）が大きくなることがわかる。また、図４（ｆ）にように、バンプ電極Ｔと半導体チップの外周面Ｏとの間にスペーサＳが存在していない場合、半導体チップの変形量（μｍ）が急激に大きくなることがわかる。
【００３４】
図６は、実施例に係るスペーサの配置を示す図である。この実施例では、図６（ａ）〜図６（ｃ）に示すスペーサＳ（図１の第１，第２のスペーサ１５０，１６０に相当）の配置について、各々半導体チップの反りの変化率を求めた。図６（ａ）〜図６（ｃ）の「スペーサの直径」、「ピッチ（配置間隔）」、「スペーサの占有面積率」、「反りの変化量」を表１に示す。
【表１】
2015053406.tif 000003
【００３５】
なお、表１における「反りの変化量」は、図６（ａ）の半導体チップの反り量を基準とし、図６（ｂ）、６図（ｃ）の場合にどれだけ反り量が変化したかを示している。また、ピッチ（配置間隔）は、スペーサＳ同士の中心間距離のことである。
【００３６】
表１に示す結果からは、スペーサＳの占有面積率が同じであれば、スペーサＳの直径が大きいほうが、半導体チップの反りを抑制できることがわかった。このことから、スペーサＳは、できるだけ直径が大きいことが好ましい。
【００３７】
本発明のいくつかの実施形態を説明したが、各実施形態に示した構成、各種条件に限定されることはなく、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３８】
１００…半導体装置、１１０…配線基板、１１１…外部接続端子、１１２…バンプ電極、１２０-１４０…半導体チップ、１２０Ａ-１２０Ｄ…外周面、２００Ａ-２００Ｄ…外周面、１２１，１２２，１３１，１３２，１４１…バンプ電極、１５０…第１のスペーサ、１６０…第２のスペーサ、１７０…アンダーフィル樹脂、１８０…封止樹脂、２００…半導体チップ、２００Ａ…外周面、２０２…バンプ電極、Ｂ…半田ボール。
【図１】
2015053406.tif 000004
【図２】
2015053406.tif 000005
【図３】
2015053406.tif 000006
【図４】
2015053406.tif 000007
【図５】
2015053406.tif 000008
【図６】
2015053406.tif 000009