(57)【要約】【課題】発光素子の駆動に利用される各トランジスターの間隔を縮小して発光素子の高密度化を実現する。【解決手段】半導体基板１０の面上には、ゲートの電位に応じて駆動電流を制御する駆動トランジスターＴDRを含む複数のトランジスターＴと、駆動電流に応じた輝度で発光する発光素子４５と、各トランジスターＴを電気的に分離する素子分離部５４とが形成される。素子分離部５４は、半導体基板１０の表面に形成された溝部１０Aの内部に絶縁材料を充填したＳＴＩ（Shallow Trench Isolation）構造である。【選択図】図３
2015055763.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成され、ゲートの電位に応じて駆動電流を制御する駆動トランジスターを含む複数のトランジスターと、
前記駆動電流に応じた輝度で発光する発光素子と、
前記半導体基板に形成され、前記複数のトランジスターのうち一のトランジスターと他のトランジスターとを分離するＳＴＩ構造の素子分離部と
を具備する発光装置。
発光装置。
【請求項２】
前記複数のトランジスターは、前記駆動トランジスターの前記ゲートの電位を階調電位に応じて設定する第１トランジスターを含み、
前記素子分離部は、前記駆動トランジスターと前記第１トランジスターとを分離する
請求項１の発光装置。
【請求項３】
前記複数のトランジスターは、前記駆動電流の経路上に配置されて前記発光素子に対する駆動電流の供給および遮断を制御する第２トランジスターを含み、
前記素子分離部は、前記駆動トランジスターと前記第２トランジスターとを分離する
請求項１または請求項２の発光装置。
【請求項４】
前記複数のトランジスターは、前記駆動トランジスターのゲートとドレインとの導通を制御する第３トランジスターを具備し、
前記素子分離部は、前記駆動トランジスターと前記第３トランジスターとを分離する
請求項１から請求項３の何れかの発光装置。
【請求項５】
前記複数のトランジスターの各々は、ソースまたはドレインの一方として機能する拡散層を含み、
前記素子分離部の厚さは、前記拡散層の厚さを上回る
請求項１から請求項４の何れかの発光装置。
【請求項６】
前記素子分離部の幅は、前記複数のトランジスターのうち一のトランジスターのチャネル幅を上回る
請求項１から請求項５の何れかの発光装置。
【請求項７】
前記複数のトランジスターは、前記駆動トランジスターを含む２個以上のトランジスターを複数の画素の各々について含み、
前記素子分離部は、前記複数の画素のうち第１画素のトランジスターと前記第１画素に隣合う第２画素のトランジスターとを分離する
請求項１から請求項６の何れかの発光装置。
【請求項８】
前記素子分離部のうち前記第１画素のトランジスターと前記第２画素のトランジスターとを分離する部分の幅は、前記複数のトランジスターのうち一のトランジスターのチャネル幅を上回る
請求項７の発光装置。
【請求項９】
請求項１から請求項８の何れかの発光装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば有機ＥＬ材料等の発光材料を利用した発光装置に関する。
【背景技術】
【０００２】
例えば有機ＥＬ材料を利用した発光素子を基板上に配列した発光装置が各種の電子機器の表示装置として従来から提案されている。特許文献１には、単結晶の半導体基板の表面に発光素子毎に形成された複数のトランジスターを利用して発光素子の発光を制御する構成が開示されている。特許文献１の技術では、半導体基板の表面を選択的に熱酸化するＬＯＣＯＳ（Local Oxidation of Silicon）法で形成された酸化膜が各トランジスターの素子分離に利用される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−０８３７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、高精細な画像表示の実現には各発光素子を高密度に配置する必要がある。しかし、特許文献１に開示されたＬＯＣＯＳ法では、各トランジスターの間隔を充分に縮小することが原理的に困難であるため、発光素子の高密度化が制約されるという問題がある。以上の事情を考慮して、本発明は、発光素子の駆動に利用される各トランジスターの間隔を縮小して発光素子の高密度化を実現することを目的とする。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明は、半導体基板と、半導体基板に形成され、ゲートの電位に応じて駆動電流を制御する駆動トランジスターを含む複数のトランジスターと、駆動電流に応じた輝度で発光する発光素子と、半導体基板に形成され、複数のトランジスターのうち一のトランジスターと他のトランジスターとを分離するＳＴＩ（Shallow Trench Isolation）構造の素子分離部とを具備する。以上の構成では、半ＳＴＩ構造の素子分離部により半導体基板上の各トランジスターが分離されるから、ＬＯＣＯＳ法で形成された酸化膜を各トランジスターの素子分離に利用する特許文献１の技術と比較して、各トランジスターＴの間隔を縮小することが可能である。したがって、発光素子の高密度化を実現できるという利点がある。なお、素子分離部に採用されるＳＴＩ構造とは、半導体基板の表面に形成された溝部に絶縁体（典型的には酸化層）を充填した構造（埋込み型）を意味する。
【０００６】
本発明の好適な態様において、複数のトランジスターは、駆動トランジスターのゲートの電位を階調電位に応じて設定する第１トランジスターを含み、素子分離部は、駆動トランジスターと第１トランジスターとを分離する。以上の態様によれば、駆動トランジスターのゲートの電位を階調電位に応じて設定する第１トランジスターを駆動トランジスターから有効に分離する（半導体基板の内部での電流のリークを防止する）ことが可能である。
【０００７】
本発明の好適な態様において、複数のトランジスターは、駆動電流の経路上に配置されて発光素子に対する駆動電流の供給および遮断を制御する第２トランジスターを含み、素子分離部は、駆動トランジスターと第２トランジスターとを分離する。以上の態様によれば、発光素子に対する駆動電流の供給および遮断を制御する第２トランジスターを駆動トランジスターから有効に分離することが可能である。
【０００８】
本発明の好適な態様において、複数のトランジスターは、駆動トランジスターのゲートとドレインとの導通を制御する第３トランジスターを具備し、素子分離部は、駆動トランジスターと第３トランジスターとを分離する。以上の態様によれば、駆動トランジスターのゲートとドレインとの導通を制御する第３トランジスターを駆動トランジスターから有効に分離することが可能である。
【０００９】
本発明の好適な態様において、複数のトランジスターの各々は、ソースまたはドレインの一方として機能する拡散層を含み、素子分離部の厚さは、拡散層の厚さを上回る。以上の態様では、素子分離部の厚さが拡散層の厚さを上回るから、素子分離層の厚さが拡散層の厚さを下回る構成と比較して、相互に隣合う各トランジスターの拡散層の間での電流のリークが防止されるという利点がある。
【００１０】
本発明の好適な態様において、素子分離部の幅は、複数のトランジスターのうち一のトランジスターのチャネル幅（例えば複数のトランジスターのチャネル幅の最大値）を上回る。以上の態様では、素子分離部の幅が、トランジスターのチャネル幅を上回る寸法に設定されるから、素子分離部の幅がトランジスターのチャネル幅を下回る構成と比較して各トランジスターを有効に分離できるという利点がある。
【００１１】
本発明の好適な態様において、複数のトランジスターは、駆動トランジスターを含む２個以上のトランジスターを複数の画素の各々について含み、素子分離部は、複数の画素のうち第１画素のトランジスターと第１画素に隣合う第２画素のトランジスターとを分離する。以上の態様では、１個の画素内の各トランジスターが分離されるほか、相互に隣合う各画素間でもトランジスターが有効に分離されるという利点がある。素子分離部のうち第１画素のトランジスターと第２画素のトランジスターとを分離する部分の幅が、複数のトランジスターのうち一のトランジスターのチャネル幅を上回る構成によれば、以上の効果は格別に顕著である。
【００１２】
以上の各態様に係る発光装置は、例えば表示装置として各種の電子機器に利用される。具体的には、頭部装着型の表示装置や撮像装置の電子式ビューファインダー等が本発明の電子機器の好適例として例示され得るが、本発明の適用範囲は以上の例示に限定されない。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る発光装置の平面図である。
【図２】画素の回路図である。
【図３】発光装置の断面図である。
【図４】素子分離部の製造工程の説明図である。
【図５】画素間の素子分離部（溝部）の説明図である。
【図６】各素子部および素子分離部の平面図である。
【図７】各トランジスターのゲートの平面図である。
【図８】配線層ＷAの平面図である。
【図９】配線層ＷBの平面図である。
【図１０】配線層ＷCの平面図である。
【図１１】配線層ＷDの平面図である。
【図１２】配線層ＷEの平面図である。
【図１３】配線層ＷFの平面図である。
【図１４】第１電極の平面図である。
【図１５】第２実施形態における画素の回路図である。
【図１６】各素子部および素子分離部の平面図である。
【図１７】各トランジスターのゲートの平面図である。
【図１８】配線層ＷAの平面図である。
【図１９】配線層ＷBの平面図である。
【図２０】配線層ＷCの平面図である。
【図２１】配線層ＷDの平面図である。
【図２２】配線層ＷEの平面図である。
【図２３】第１電極の平面図である。
【図２４】電子機器の一例たる頭部装着型の表示装置の模式図である。
【発明を実施するための形態】
【００１４】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置１００の平面図である。第１実施形態の発光装置１００は、有機ＥＬ材料を利用した発光素子を含む複数の画素Ｐを半導体基板１０の面上に形成した有機ＥＬ装置である。半導体基板１０は、珪素（シリコン）等の半導体材料の単結晶で構成された板状部材である。
【００１５】
図１に例示される通り、半導体基板１０の表面には、表示領域１１と周辺領域１２と実装領域１３とが画定される。表示領域１１は、複数の画素Ｐが配列された矩形状の領域である。表示領域１１には、Ｘ方向に延在する複数の走査線２２と、各走査線２２に対応してＸ方向に延在する複数の制御線２４と、Ｘ方向に交差するＹ方向に延在する複数の信号線２６とが形成される。複数の走査線２２と複数の信号線２６との各交差に対応して画素Ｐが形成される。したがって、複数の画素Ｐは、Ｘ方向およびＹ方向にわたり行列状に配列する。
【００１６】
周辺領域１２は、表示領域１１を包囲する矩形枠状の領域である。周辺領域１２には駆動回路３０が設置される。駆動回路３０は、表示領域１１内の各画素Ｐを駆動する回路であり、２個の走査線駆動回路３２と信号線駆動回路３４とを含んで構成される。第１実施形態の発光装置１００は、半導体基板１０の表面に直接的に形成されたトランジスター等の能動素子で駆動回路３０が構成された回路内蔵型の表示装置である。
【００１７】
実装領域１３は、周辺領域１２を挟んで表示領域１１とは反対側（すなわち周辺領域１２の外側）の領域であり、複数の実装端子３８が配列される。制御回路や電源回路等の各種の外部回路（図示略）から制御信号が電源電位が各実装端子３８に供給される。外部回路は、例えば実装領域１３に接合された可撓性の配線基板（図示略）に実装される。
【００１８】
図２は、各画素（画素回路）Ｐの回路図である。図２に例示される通り、表示領域１１内の任意の１個の画素Ｐは、発光素子４５と複数のトランジスターＴ（ＴDR，Ｔ1，Ｔ2）と容量素子Ｃとを含んで構成される。各トランジスターＴは、半導体基板１０の表面に直接的に形成された能動素子である。第１実施形態の１個の画素Ｐは、駆動トランジスターＴDRと選択トランジスター（第１トランジスター）Ｔ1と発光制御トランジスター（第２トランジスター）Ｔ2との３個のトランジスターＴを包含する。なお、図２の例示では、画素Ｐの各トランジスターＴ（ＴDR，Ｔ1，Ｔ2）をＰチャネル型としたが、Ｎチャネル型を利用することも可能である。
【００１９】
発光素子４５は、有機ＥＬ材料の発光層を含む発光機能層４５０を第１電極４５１（陽極）と第２電極４５２（陰極）との間に介在させた電気光学素子である。第１電極４５１は画素Ｐ毎に個別に形成され、第２電極４５２は複数の画素Ｐにわたり連続する。図２から理解される通り、発光素子４５は、第１電源導電体４１と第２電源導電体４２とを連結する電流経路上に配置される。第１電源導電体４１は、高位側の電源電位ＶELが供給される電源配線であり、第２電源導電体４２は、低位側の電源電位ＶCTが供給される電源配線である。
【００２０】
駆動トランジスターＴDRおよび発光制御トランジスターＴ2は、第１電源導電体４１と第２電源導電体４２とを連結する経路上で発光素子４５に対して直列に配置される。駆動トランジスターＴDRは、第１電源導電体４１にソースが接続され、自身のゲートの電位（ゲート-ソース間の電圧）に応じた電流量の駆動電流を生成する。発光制御トランジスターＴ2は、駆動トランジスターＴDRのドレインと発光素子４５の第１電極４５１との導通状態（導通／非導通）を制御するスイッチとして機能する。発光制御トランジスターＴ2がオン状態に制御された状態では、駆動電流が駆動トランジスターＴDRから発光制御トランジスターＴ2を経由して発光素子４５に供給されることで発光素子４５が駆動電流の電流量に応じた輝度で発光し、発光制御トランジスターＴ2がオフ状態に制御された状態では発光素子４５に対する駆動電流の供給が遮断されることで発光素子４５は消灯する。すなわち、発光制御トランジスターＴ2は、駆動電流の経路上に配置されて発光素子４５に対する駆動電流の供給の可否（供給／遮断）を制御する。発光制御トランジスターＴ2のゲートは制御線２４に接続される。
【００２１】
図２の選択トランジスターＴ1は、信号線２６と駆動トランジスターＴDRのゲートとの導通状態（導通／非導通）を制御するスイッチとして機能する。選択トランジスターＴ1のゲートは走査線２２に接続される。また、容量素子Ｃは、第１電極Ｃ1と第２電極Ｃ2との間に誘電体を介在させた静電容量である。第１電極Ｃ1は駆動トランジスターＴDRのゲートに接続され、第２電極Ｃ2は第１電源導電体４１（駆動トランジスターＴDRのソース）に接続される。したがって、容量素子Ｃは、駆動トランジスターＴDRのゲート-ソース間の電圧を保持する。
【００２２】
信号線駆動回路３４は、外部回路から供給される画像信号が画素Ｐ毎に指定する階調に応じた階調電位（データ信号）を書込期間（水平走査期間）毎に複数の信号線２６に対して並列に供給する。他方、各走査線駆動回路３２は、各走査線２２に走査信号を供給することで複数の走査線２２の各々を書込期間毎に順次に選択する。走査線駆動回路３２が選択した走査線２２に対応する各画素Ｐの選択トランジスターＴ1はオン状態に遷移する。したがって、各画素Ｐの駆動トランジスターＴDRのゲートには信号線２６と選択トランジスターＴ1とを経由して階調電位が供給され、容量素子Ｃには階調電位に応じた電圧が保持される。すなわち、選択トランジスターＴ1は、駆動トランジスターＴDRのゲートの電位を階調電位に応じて設定する。
【００２３】
他方、書込期間が経過して走査線２２の選択が終了すると、各走査線駆動回路３２は、発光期間において、各制御線２４に制御信号を供給することで当該制御線２４に対応する各画素Ｐの発光制御トランジスターＴ2をオン状態に制御する。したがって、発光期間では、直前の書込期間で容量素子Ｃに保持された電圧に応じた駆動電流が駆動トランジスターＴDRから発光制御トランジスターＴ2を経由して発光素子４５に供給される。以上のように各発光素子４５が階調電位に応じた輝度で発光することで、画像信号が指定する任意の画像が表示領域１１に表示される。
【００２４】
第１実施形態の発光装置１００の具体的な構成を以下に詳述する。図３は、発光装置１００の断面図である。図３に例示される通り、珪素等の半導体材料の単結晶で構成された半導体基板１０の表面には各画素ＰのトランジスターＴ（ＴDR，Ｔ1，Ｔ2）が形成される。具体的には、半導体基板１０のうちＰ型の基体（p-sub）１６の表面に形成されたＮ型のウェル（n-well）１７を利用して各トランジスターＴが形成される。
【００２５】
図６から図１４は、発光装置１００の各要素を形成する各段階での半導体基板１０の表面の様子を画素の１個分に着目して図示した平面図である。図６から図１４のIII−III線の断面図が図３に相当する。なお、図６から図１４は平面図であるが、各要素の視覚的な把握を容易化する観点から、図３と共通する各要素には図３と同態様のハッチングが便宜的に付加されている。また、以下の説明で参照する各図面では、説明の便宜のために、各要素の寸法や縮尺を実際の装置の寸法とは適宜に相違させている。
【００２６】
図３および図６から理解される通り、画素Ｐの各トランジスターＴ（ＴDR，Ｔ1，Ｔ2）に対応する複数の素子部Ｅ（ＥDR，Ｅ1，Ｅ2）が半導体基板１０のウェル１７に形成される。具体的には、駆動トランジスターＴDRの素子部ＥDRと選択トランジスターＴ1の素子部Ｅ1と発光制御トランジスターＴ2の素子部Ｅ2とが半導体基板１０に形成される。各素子部Ｅは、半導体基板１０のウェル１７に形成された溝部（トレンチ）１０Aにより相互に分離された島状に形成される。各素子部Ｅを画定する溝部１０Aは、半導体基板１０の表面に形成されたＮ型のウェル１７を部分的に除去した領域である。第１実施形態では、図６に例示される通り、駆動トランジスターＴDRの素子部ＥDRは、平面視でＹ方向に延在する帯状に形成され、選択トランジスターＴ1の素子部Ｅ1と発光制御トランジスターＴ2の素子部Ｅ2とは、平面視で素子部ＥDRに対して相等しい間隔をあけてＹ方向に延在する帯状に形成される。素子部Ｅ1と素子部Ｅ2とは、相互に間隔をあけてＹ方向に配列する。
【００２７】
図３に例示された溝部１０Aの深さＤTは、半導体基板１０（ウェル１７）の表面と溝部１０Aの底面との距離である。溝部１０Aの深さＤTは、例えば300ｎｍ以上かつ1000ｎｍ以下の範囲内の寸法（例えば数百ｎｍ程度）に設定される。図３から理解される通り、溝部１０Aの深さＤTはウェル１７の厚さＤWを下回る（ＤT＜ＤW）。したがって、溝部１０Aの底面はＮ型のウェル１７で構成される。
【００２８】
図３に例示される通り、各トランジスターＴの素子部Ｅが形成された半導体基板１０（ウェル１７）の面上には絶縁層５０が形成される。絶縁層５０は、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成され、絶縁膜５２と素子分離部５４とを含んで構成される。絶縁膜５２は、絶縁層５０のうち各素子部Ｅの面上に位置する部分であり、各トランジスターＴのゲート絶縁膜として機能する。他方、素子分離部５４は、溝部１０Aの内側（すなわち各素子部Ｅの相互間）に形成された部分であり、各トランジスターＴを電気的に絶縁（素子分離）するための要素として機能する。以上の説明から理解される通り、第１実施形態では、各トランジスターＴを電気的に分離するＳＴＩ（Shallow Trench Isolation）構造の素子分離部５４が形成される。具体的には、素子分離部５４は、駆動トランジスターＴDRと選択トランジスターＴ1とを分離し、駆動トランジスターＴDRと発光制御トランジスターＴ2とを分離し、選択トランジスターＴ1と発光制御トランジスターＴ2とを分離する。なお、以上の説明では各画素ＰのトランジスターＴに着目したが、周辺領域１２内に形成されて駆動回路３０を構成する各トランジスターも、画素Ｐの各トランジスターＴと同様にＳＴＩ構造の素子分離部５４で電気的に相互に分離される。
【００２９】
図４は、絶縁層５０の製造方法を例示する工程図である。まず、例えば半導体基板１０の表面の熱酸化により酸化膜８１が形成され（工程Ｐ1）、酸化膜８１の面上に窒化膜（窒化珪素）８２が形成される（工程Ｐ2）。窒化膜８２の形成には、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）等の公知の成膜技術が任意に採用される。
【００３０】
窒化膜８２の面上にレジスト８３が形成される（工程Ｐ3）。具体的には、半導体基板１０の表面（窒化膜の表面）のうち平面視で各トランジスターＴの素子部Ｅが形成されるべき領域を被覆するようにレジスト８３が形成される。レジスト８３の形成には、フォトリソグラフィ技術等の公知の成膜技術が任意に採用される。工程Ｐ3で形成されたレジスト８３をマスクとして利用したエッチングにより窒化膜８２と酸化膜８１と半導体基板１０とを選択的に除去することで溝部１０A（素子部Ｅ）が形成される（工程Ｐ4）。
【００３１】
半導体基板１０の表面に酸化膜（酸化珪素）８４が形成される（工程Ｐ5）。酸化膜は、溝部１０Aの内部に充填されるとともに窒化膜８２を被覆する。酸化膜８４は、例えば溝部１０Aの内壁面の熱酸化と化学気相成長等の公知の成膜技術とで形成され得る。そして、酸化膜８４のうち窒化膜８２の面上の部分が除去される（工程Ｐ6）。酸化膜８４の除去には、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）等の公知の加工技術が任意に採用される。なお、窒化膜８２は化学機械研磨では殆ど除去されない。窒化膜８２の面上の酸化膜８４が工程Ｐ6で除去されると、窒化膜８２が除去される（工程Ｐ7）。以上の工程により、素子部Ｅの面上の絶縁膜５２と溝部１０A内の素子分離部５４とを含む絶縁層５０が形成される。
【００３２】
図３および図７に例示される通り、絶縁層５０の面上には各トランジスターＴ（ＴDR，Ｔ1，Ｔ2）のゲートＧが形成される。すなわち、素子部Ｅ（チャネル領域）とゲートＧとは絶縁膜５２（絶縁層５０）を挟んで対向する。各トランジスターＴの素子部Ｅのうち平面視でゲートＧ（素子部Ｅのチャネル領域）を挟む各位置には、図３に例示される通り拡散層ＡSと拡散層ＡDとが形成される。拡散層ＡSおよび拡散層ＡDは、Ｎ型のウェル１７に対して逆導電型（すなわちＰ型）の不純物のイオンが導入および拡散された所定の厚さの部分である。以上の説明から理解される通り、発光装置１００の各トランジスターＴは、拡散層ＡSおよび拡散層ＡDが形成された素子部Ｅと、素子部Ｅ（チャネル領域）を被覆する絶縁膜５２と、絶縁膜５２の面上で素子部Ｅのうち拡散層ＡSと拡散層ＡDとの間の領域（チャネル領域）に対向するゲートＧとで構成されるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
【００３３】
図３から理解される通り、第１実施形態における素子分離部５４の厚さ（溝部１０Aの深さ）ＤTは、拡散層ＡSおよび拡散層ＡDの厚さＤFを上回る。したがって、素子分離部５４の厚さＤTが拡散層ＡSまたは拡散層ＡDの厚さＤFを下回る構成と比較して、相互に隣合う各トランジスターＴの拡散層Ａ（ＡD，ＡS）の間での電流のリークが防止される（各トランジスターを確実に分離できる）という利点がある。
【００３４】
図６および図７から理解される通り、駆動トランジスターＴDRのチャネル幅ｗDR（例えば500ｎｍ）は、選択トランジスターＴ1のチャネル幅ｗ1や発光制御トランジスターＴ2のチャネル幅ｗ2（ｗ2≒ｗ1）を上回る。図６の符号Ｄ1は、駆動トランジスターＴDRの素子部ＥDRと選択トランジスターＴ1の素子部Ｅ1との間に位置する素子分離部５４の幅（Ｘ方向における素子部ＥDRと素子部Ｅ1との間隔）に相当する。同様に、符号Ｄ2は、駆動トランジスターＴDRの素子部ＥDRと発光制御トランジスターＴ2の素子部Ｅ2との間に位置する素子分離部５４の幅（Ｘ方向における素子部ＥDRと素子部Ｅ2との間隔）に相当する。第１実施形態では、Ｘ方向における素子分離部５４の幅Ｄ1および幅Ｄ2は、選択トランジスターＴ1のチャネル幅ｗ1および発光制御トランジスターＴ2のチャネル幅ｗ2を上回り（Ｄ1，Ｄ2＞ｗ1，ｗ2）、更に好適には、駆動トランジスターＴDRのチャネル幅ｗDRを上回る（Ｄ1，Ｄ2＞ｗDR）。以上の通り、第１実施形態では、Ｘ方向に相互に隣合う各トランジスターＴの間に位置する素子分離部５４に充分な幅が確保されるから、画素Ｐ内の各トランジスターＴを有効に分離できるという利点がある。
【００３５】
また、図５に例示される通り、表示領域１１内でＸ方向に隣合う任意の２個の画素Ｐ（Ｐ1，Ｐ2）に着目すると、画素Ｐ1の各トランジスターＴと画素Ｐ2の各トランジスターＴとの間の素子分離部５４の幅δは、選択トランジスターＴ1のチャネル幅ｗ1や発光制御トランジスターＴ2のチャネル幅ｗ2を上回り（δ＞ｗ1，ｗ2）、更に好適には、駆動トランジスターＴDRのチャネル幅ｗDRを上回る（δ＞ｗDR）。画素間の素子分離部５４の幅δは、例えば、画素Ｐ1の選択トランジスターＴ1の素子部Ｅ1や発光制御トランジスターＴ2の素子部Ｅ2と、画素Ｐ2の駆動トランジスターＴDRの素子部ＥDRとのＸ方向における間隔（画素Ｐ間における各素子部Ｅの最短距離）に相当する。以上の通り、第１実施形態では、相互に隣合う各画素Ｐの間に位置する素子分離部５４に充分な幅が確保されるから、画素Ｐ間の各トランジスターＴを有効に分離できるという利点がある。
【００３６】
以上に説明した各トランジスターＴのゲートＧが形成された絶縁層５０の面上には、図３に例示される通り、複数の絶縁層Ｌ（ＬA〜ＬF）と複数の配線層Ｗ（ＷA〜ＷF）とを交互に積層した多層配線層が形成される。各絶縁層Ｌは、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。また、各配線層Ｗは、アルミニウムや銀等を含有する低抵抗な導電材料で形成される。なお、以下の説明では、導電層（単層または複数層）の選択的な除去により複数の要素が同一工程で一括的に形成される関係を「同層から形成される」と表記する。
【００３７】
図３の絶縁層ＬAは、各トランジスターＴのゲートＧが形成された絶縁層５０（絶縁膜５２）の面上に形成される。図３および図８に例示される通り、絶縁層ＬAの面上には、走査線２２および制御線２４と複数の中継電極ＱA（ＱA1〜ＱA5）とを含む導体パターンが同層（配線層ＷA）から形成される。図８から理解される通り、走査線２２および制御線２４は、Ｙ方向に相互に間隔をあけてＸ方向に延在する。走査線２２は、絶縁層ＬAを貫通する導通孔（コンタクトホール）ＨA1を介して選択トランジスターＴ1のゲートＧに導通し、制御線２４は、絶縁層ＬAを貫通する導通孔ＨA2を介して発光制御トランジスターＴ2のゲートＧに導通する。
【００３８】
中継電極ＱA1は、絶縁層ＬAと絶縁層５０とを貫通する導通孔ＨA3を介して駆動トランジスターＴDRの拡散層ＡSに導通する。中継電極ＱA2は、図３および図８から理解される通り、絶縁層ＬAと絶縁層５０とを貫通する導通孔ＨA4を介して駆動トランジスターＴDRの拡散層ＡD（ドレイン）に導通するとともに、絶縁層ＬAと絶縁層５０とを貫通する導通孔ＨA5を介して発光制御トランジスターＴ2の拡散層ＡS（ソース）に導通する。すなわち、図２を参照して説明した通り、駆動トランジスターＴDRと発光制御トランジスターＴ2とが直列に接続される。
【００３９】
中継電極ＱA3は、絶縁層ＬAと絶縁層５０とを貫通する導通孔ＨA6を介して発光制御トランジスターＴ2の拡散層ＡDに導通する。中継電極ＱA4は、図３および図８から理解される通り、絶縁層ＬAと絶縁層５０とを貫通する導通孔ＨA7を介して選択トランジスターＴ1の拡散層ＡDに導通するとともに、絶縁層ＬAを貫通する導通孔ＨA8を介して駆動トランジスターＴDRのゲートＧに導通する。すなわち、図２を参照して説明した通り、駆動トランジスターＴDRのゲートＧが選択トランジスターＴ1に接続される。中継電極ＱA5は、絶縁層ＬAおよび絶縁層５０を貫通する導通孔ＨA9を介して選択トランジスターＴ1の拡散層ＡSに導通する。
【００４０】
図３の絶縁層ＬBは、配線層ＷAが形成された絶縁層ＬAの面上に形成される。図３および図９に例示される通り、絶縁層ＬBの面上には、信号線２６と複数の中継電極ＱB（ＱB1〜ＱB3）とを含む導体パターンが同層（配線層ＷB）から形成される。図９から理解される通り、信号線２６は、Ｙ方向に延在する直線状に形成され、絶縁層ＬBを貫通する導通孔ＨB1を介して配線層ＷAの中継電極ＱA5に導通する。すなわち、図３および図９から理解される通り、信号線２６は、中継電極ＱA5を介して選択トランジスターＴ1の拡散層ＡSに導通する。また、中継電極ＱB1は、絶縁層ＬBを貫通する導通孔ＨB2を介して配線層ＷAの中継電極ＱA1に導通する。中継電極ＱB2は、絶縁層ＬBを貫通する導通孔ＨB2を介して配線層ＷAの中継電極ＱA3に導通し、中継電極ＱB3は、絶縁層ＬBを貫通する導通孔ＨB3を介して配線層ＷAの中継電極ＱA4（駆動トランジスターＴDRのゲートＧ）に導通する。
【００４１】
図３の絶縁層ＬCは、配線層ＷBが形成された絶縁層ＬBの面上に形成される。図３および図１０に例示される通り、絶縁層ＬCの面上には、第１導電層６１と複数の中継電極ＱC（ＱC1，ＱC2）とを含む導体パターンが同層（配線層ＷC）から形成される。第１導電層６１は、表示領域１１の全体にわたり連続に形成されて図２の第１電源導電体４１を構成する。具体的には、第１導電層６１は、高位側の電源電位ＶELが供給される実装端子３８に電気的に接続されるとともに、図１０から理解される通り、絶縁層ＬCを貫通する導通孔ＨC1を介して配線層ＷBの中継電極ＱB1に導通する。すなわち、実装端子３８に供給される電源電位ＶELは、第１導電層６１と中継電極ＱB1と中継電極ＱA1とを介して駆動トランジスターＴDRの拡散層ＡS（ソース）に到達する。
【００４２】
図１０に例示される通り、第１導電層６１には画素Ｐ毎に開口部７１が形成される。中継電極ＱC1および中継電極ＱC2は開口部７１の内側に形成される。中継電極ＱC1は、絶縁層ＬCを貫通する導通孔ＨC2を介して配線層ＷBの中継電極ＱB2に導通し、中継電極ＱC2は、絶縁層ＬCを貫通する導通孔ＨC3を介して配線層ＷBの中継電極ＱB3に導通する。
【００４３】
図３の絶縁層ＬDは、配線層ＷCが形成された絶縁層ＬCの面上に形成される。図３および図１１に例示される通り、絶縁層ＬDの面上には、容量素子Ｃの第１電極Ｃ1と複数の中継電極ＱD（ＱD1，ＱD2）とを含む導体パターンが同層（配線層ＷD）から形成される。第１電極Ｃ1は、図１１から理解される通り、画素Ｐ毎に個別に形成され、絶縁層ＬDを貫通する導通孔ＨD1を介して配線層ＷCの中継電極ＱC2に導通する。すなわち、図２を参照して説明した通り、容量素子Ｃの第１電極Ｃ1は、中継電極ＱC2と中継電極ＱB3と中継電極ＱA4とを介して駆動トランジスターＴDRのゲートＧに電気的に接続される。
【００４４】
図１１に例示される通り、第１電極Ｃ1には開口部７２が形成される。中継電極ＱD1は、開口部７２の内側に形成され、絶縁層ＬDを貫通する導通孔ＨD2を介して配線層ＷCの中継電極ＱC1に導通する。他方、中継電極ＱD2は、絶縁層ＬDを貫通する導通孔ＨD3を介して配線層ＷCの第１導電層６１に導通する。
【００４５】
図３では、絶縁層ＬDを第１層ＬD1および第２層ＬD2の積層とした構成が例示されている。第１層ＬD1の面上（第１層ＬD1と第２層ＬD2との間）には補助電極６２が形成される。絶縁層ＬD（第２層ＬD2）の面上に形成された第１電極Ｃ1は、第２層ＬD2を貫通する複数の導通孔を介して補助電極６２に導通する。補助電極６２は、容量素子Ｃの容量値を増加させるための補助的な電極である。なお、補助電極６２を省略した構成（絶縁層ＬDを単層で形成した構成）も採用され得る。
【００４６】
図３の絶縁層ＬEは、配線層ＷDが形成された絶縁層ＬDの面上に形成される。図３および図１２に例示される通り、絶縁層ＬEの面上には、第２導電層６３と中継電極ＱEとを含む導体パターンが同層（配線層ＷE）から形成される。配線層ＷEは、銀やアルミニウムを含有する光反射性の導電材料で形成される。
【００４７】
第２導電層６３は、図１２から理解される通り、第１導電層６１と同様に表示領域１１の全体にわたり連続に形成され、絶縁層ＬEを貫通する導通孔ＨE1を介して配線層ＷDの中継電極ＱD2に導通する。すなわち、第２導電層６３は、中継電極ＱD2を介して第１導電層６１（図１０）に電気的に接続される。したがって、第２導電層６３には第１導電層６１と同様に高位側の電源電位ＶELが供給される。以上の説明から理解される通り、第２導電層６３は、第１導電層６１とともに図２の第１電源導電体４１を構成する。図１２に例示される通り、第２導電層６３には画素Ｐ毎に開口部７３が形成される。中継電極ＱEは、開口部７３の内側に形成され、絶縁層ＬEを貫通する導通孔ＨE2を介して配線層ＷDの中継電極ＱD1に導通する。
【００４８】
図３では、絶縁層ＬEを第１層ＬE1および第２層ＬE2の積層とした構成が例示されている。第１層ＬE1の面上（第１層ＬE1と第２層ＬE2との間）には補助電極６４が形成される。絶縁層ＬE（第２層ＬE2）の面上に形成された第２導電層６３は、第２層ＬE2を貫通する複数の導通孔を介して補助電極６４に導通する。補助電極６４は、補助電極６２と同様に、容量素子Ｃの静電容量を増加させるための補助的な電極である。なお、補助電極６４を省略した構成（絶縁層ＬEを単層で形成した構成）も採用され得る。
【００４９】
以上の説明から理解される通り、第１導電層６１と第１電極Ｃ1（補助電極６２）との間に絶縁層ＬDを介在させた容量と、第２導電層６３（補助電極６４）と第１電極Ｃ1との間に絶縁層ＬEを介在させた容量とが、図２を参照して前述した容量素子Ｃとして機能する。以上の説明から理解される通り、第１導電層６１および第２導電層６３は、電源電位ＶELを供給する第１電源導電体４１、および、第１電極Ｃ1との間で容量素子Ｃを形成する第２電極Ｃ2として機能する。
【００５０】
図３の絶縁層ＬFは、配線層ＷEが形成された絶縁層ＬEの面上に形成される。図３および図１３に例示される通り、絶縁層ＬFの面上には、画素Ｐ毎の中継電極ＱFを含む導体パターンが同層（配線層ＷF）から形成される。配線層ＷFは、例えば遮光性の導電材料（例えば窒化チタン）で形成される。図１３から理解される通り、中継電極ＱFは、絶縁層ＬFを貫通する導通孔ＨFを介して配線層ＷEの中継電極ＱEに導通する。中継電極ＱFは、第２導電層６３の開口部７３に平面視で重複するように形成される。すなわち、中継電極ＱFの外周縁は平面視で開口部７３の内周縁の外側に位置する。中継電極ＱFは遮光性の導電材料で形成されるから、多層配線層に対する開口部７３からの外光の進入が中継電極ＱFにより防止される。したがって、光照射に起因した各トランジスターＴの電流リークを防止できるという利点がある。
【００５１】
図３に例示される通り、配線層ＷFが形成された絶縁層ＬFの面上には光路調整層６６が形成される。光路調整層６６は、各画素Ｐの共振構造の共振波長を規定する光透過性の膜体であり、珪素化合物（典型的には窒化珪素や酸化珪素）等の光透過性の絶縁材料で形成される。光路調整層６６の面上には第１電極４５１が画素Ｐ毎に個別に形成される。第１電極４５１は、例えばＩＴＯ（Indium Tin Oxide）等の光透過性の導電材料で形成される。図１４から理解される通り、第１電極４５１は、発光素子４５の陽極として機能する略矩形状の電極（画素電極）であり、光路調整層６６を貫通する導通孔Ｈを介して配線層ＷFの中継電極ＱFに導通する。すなわち、第１電極４５１は、図３から理解される通り、多層配線層の各中継電極（ＱF，ＱE，ＱD1，ＱC1，ＱB2，ＱA3）を介して発光制御トランジスターＴ2の拡散層ＡDに導通する。
【００５２】
第１電極４５１が形成された光路調整層６６の面上には、図３に例示される通り、半導体基板１０の全域にわたり画素定義層６８が形成される。画素定義層６８は、例えば珪素化合物（典型的には窒化珪素や酸化珪素）等の絶縁性の無機材料で形成される。画素定義層６８には、第１電極４５１に対応する開口部６９が形成される。図１４には、画素定義層６８の開口部６９の内周縁が破線で併記されている。
【００５３】
図３に例示される通り、第１電極４５１と画素定義層６８とが形成された光路調整層６６の面上には発光機能層４５０が形成される。発光機能層４５０は、表示領域１１の全域に形成されて複数の画素Ｐにわたり連続する。第１実施形態の発光機能層４５０は、有機ＥＬ材料で形成された発光層を含んで構成され、電流の供給により白色光を放射する。白色光は、青色の波長域と緑色の波長域と赤色の波長域とにわたるスペクトルを有する光であり、可視光の波長域内に少なくとも２個のピークが観測される。なお、発光層に供給される電子や正孔の輸送層または注入層を発光機能層４５０に含ませることも可能である
【００５４】
図３に例示される通り、発光機能層４５０の面上には、発光素子４５の陰極として機能する第２電極４５２が形成される。第２電極４５２は、複数の画素Ｐにわたり連続するように半導体基板１０の全域に形成され、電源電位ＶCTが供給される実装端子３８に電気的に接続される。なお、実際には、外気や水分の侵入を防止する光透過性の封止層が、第２電極４５２を被覆するように半導体基板１０の全域に形成されるが、図３では便宜的に図示を省略した。
【００５５】
図３に例示される通り、発光機能層４５０のうち画素定義層６８の開口部６９の内側にて第１電極４５１と第２電極４５２とに挟まれた領域（発光領域）が発光する。すなわち、画素定義層６８の開口部６９の内側で第１電極４５１と発光機能層４５０と第２電極４５２とが積層された部分が発光素子４５として機能する。以上の説明から理解される通り、画素定義層６８は、各画素Ｐの発光素子４５の平面形状やサイズを規定する。第１実施形態の発光装置１００は、発光素子４５が非常に高精細に配置されたマイクロディスプレイである。例えば１個の発光素子４５の面積（画素定義層６８の１個の開口部６９の面積）は４０μｍ2以下に設定され、Ｘ方向に相互に隣合う各発光素子４５の間隔は１.５μｍ以下に設定される。
【００５６】
第２電極４５２は、表面に到達した光の一部を透過するとともに残りを反射する性質（半透過反射性）の半透過反射層として機能する。例えば銀やマグネシウムを含有する合金等の光反射性の導電材料を充分に薄い膜厚に形成することで半透過反射性の第２電極４５２が形成される。発光機能層４５０から放射される白色光は、第２導電層６３（第１電源導電体４１）と第２電極４５２との間で往復し、特定の共振波長の成分が選択的に増幅されたうえで第２電極４５２を透過して観察側（半導体基板１０とは反対側）に出射する。すなわち、反射層として機能する第２導電層６３と半透過反射層として機能する第２電極４５２との間で発光機能層４５０からの出射光を共振させる共振構造が形成される。前述の光路調整層６６は、共振構造の共振波長（表示色）を各画素Ｐの表示色毎に個別に設定するための要素である。具体的には、共振構造を構成する第２導電層６３と第２電極４５２との間の光路長（光学的距離）を光路調整層６６の膜厚に応じて適宜に調整することで各画素Ｐの出射光の共振波長が表示色毎に設定される。以上が第１実施形態の発光装置１００の具体的な構造である。
【００５７】
以上に説明した通り、第１実施形態では、半導体基板１０上に形成された溝部１０Aに酸化膜８４を充填したＳＴＩ構造の素子分離部５４が各トランジスターＴの間に形成されるから、ＬＯＣＯＳ法で形成された酸化膜を各トランジスターの素子分離に利用する特許文献１の技術と比較して、各トランジスターＴの間隔を縮小することが可能である。したがって、発光素子４５の高密度化（表示画像の高精細化）を実現できるという利点がある。以上のように発光素子４５の高密度化を実現し得る構成は、各発光素子４５が非常に高密度に配置されるマイクロディスプレイに格別に好適である。
【００５８】
＜第２実施形態＞
図１５は、第２実施形態における各画素Ｐの回路図である。図１５に例示される通り、第２実施形態の画素Ｐは、第１実施形態の画素Ｐに書込制御トランジスター（第３トランジスター）Ｔ3を追加した構成である。書込制御トランジスターＴ3は、駆動トランジスターＴDRのゲートとドレインとの間に介在して両者間の電気的な接続（導通／非導通）を制御する。すなわち、書込制御トランジスターＴ3がオン状態に遷移すると駆動トランジスターＴDRはダイオード接続される。書込制御トランジスターＴ3のゲートは、走査線２２や制御線２４とともにＸ方向に延在する制御線２８に接続される。
【００５９】
走査線駆動回路３２が各走査線２２を順次に選択する書込期間では、選択行の各画素Ｐの書込制御トランジスターＴ3がオン状態に維持される。したがって、図１５に破線の矢印で図示される通り、書込期間では、第１電源導電体４１から駆動トランジスターＴDRと書込制御トランジスターＴ3と選択トランジスターＴ1とを経由して信号線２６に到達する電流（以下「書込電流」という）が発生する。信号線駆動回路３４は、画像信号が画素Ｐ毎に指定する階調に応じて書込電流の電流量を制御する。したがって、書込期間の終了時には、駆動トランジスターＴDRのゲートの電位は、画像信号が指定する階調に応じた電位に設定される。書込期間の経過後の発光期間では、選択トランジスターＴ1と書込制御トランジスターＴ3とがオフ状態に遷移するとともに、第１実施形態と同様に発光制御トランジスターＴ2がオン状態に遷移する。
【００６０】
以上の説明から理解される通り、第１実施形態の画素Ｐは、信号線２６に供給される電圧信号（階調電位）の電圧に応じて駆動トランジスターＴDRのゲートの電位を制御する電圧書込型の画素回路であるのに対し、第２実施形態の画素Ｐは、信号線２６に供給される電流信号（書込電流）の電流量に応じて駆動トランジスターＴDRのゲートの電位を制御する電流書込型の画素回路である。
【００６１】
図１６から図２３は、第２実施形態の発光装置１００の各要素を形成する各段階での半導体基板１０の表面の様子を画素の１個分に着目して図示した平面図である。図１６に例示される通り、画素Ｐの各トランジスターＴ（ＴDR，Ｔ1，Ｔ2，Ｔ3）に対応する複数の素子部Ｅ（ＥDR，Ｅ1，Ｅ2，Ｅ3）が半導体基板１０のウェル１７に形成される。各素子部Ｅは、Ｎ型のウェル１７に形成された溝部１０Aにより相互に分離された島状に画定される。第１実施形態と同様に、絶縁膜５２と素子分離部５４とを含む絶縁層５０が半導体基板１０の面上に形成される。第２実施形態においても第１実施形態と同様に、図４を参照して説明した方法でＳＴＩ構造の素子分離部５４が形成される。
【００６２】
第２実施形態の素子分離部５４は、第１実施形態と同様に駆動トランジスターＴDRと選択トランジスターＴ1と発光制御トランジスターＴ2との各々を相互に分離するほか、図１６から理解される通り、書込制御トランジスターＴ3を、駆動トランジスターＴDRと選択トランジスターＴ1と発光制御トランジスターＴ2とから分離する。駆動トランジスターＴDRの素子部ＥDRと書込制御トランジスターＴ3の素子部Ｅ3との間に位置する素子分離部５４の幅Ｄ3は、書込制御トランジスターＴ3のチャネル幅ｗ3（または選択トランジスターＴ1のチャネル幅ｗ1や発光制御トランジスターＴ2のチャネル幅ｗ2）を上回り（Ｄ3＞ｗ1，ｗ2，ｗ3）、更に好適には、駆動トランジスターＴDRのチャネル幅ｗDRを上回る（Ｄ3＞ｗDR）。
【００６３】
絶縁層５０の面上には、図１７に例示される通り、各トランジスターＴ（ＴDR，Ｔ1，Ｔ2，Ｔ3）のゲートＧが形成される。第１実施形態と同様に、各トランジスターＴのゲートＧが形成された絶縁層５０の面上には、複数の絶縁層Ｌ（ＬA〜ＬF）と複数の配線層Ｗ（ＷA〜ＷF）とを交互に積層した多層配線層が形成される。
【００６４】
図１８に例示される通り、絶縁層ＬAの面上に形成された配線層ＷAは、走査線２２と制御線２４と制御線２８と複数の中継電極ＱA（ＱA1〜ＱA5）とを包含する。第１実施形態と同様に、走査線２２は選択トランジスターＴ1のゲートＧに導通し、制御線２４は発光制御トランジスターＴ2のゲートＧに導通する。制御線２８は、書込制御トランジスターＴ3のゲートＧに導通する。また、第１実施形態と同様に、中継電極ＱA1は、駆動トランジスターＴDRの拡散層ＡSに導通し、中継電極ＱA3は、発光制御トランジスターＴ2の拡散層ＡDに導通し、中継電極ＱA5は、選択トランジスターＴ1の拡散層ＡSに導通する。中継電極ＱA2は、駆動トランジスターＴDRの拡散層ＡDと発光制御トランジスターＴ2の拡散層ＡSと書込制御トランジスターＴ3の拡散層ＡSとに導通する。中継電極ＱA4は、駆動トランジスターＴDRのゲートと選択トランジスターＴ1の拡散層ＡDと書込制御トランジスターＴ3の拡散層ＡSとに導通する。すなわち、図１５を参照して説明した通り、書込制御トランジスターＴ3は、駆動トランジスターＴDRのゲートＧと拡散層ＡD（ドレイン）との間に介在する。
【００６５】
図１９に例示される通り、絶縁層ＬBの面上に形成された配線層ＷBは、信号線２６と複数の中継電極ＱB（ＱB1〜ＱB3）とを包含する。信号線２６は、第１実施形態と同様に、配線層ＷAの中継電極ＱA5を介して選択トランジスターＴ1の拡散層ＡSに導通する。中継電極ＱB1は配線層ＷAの中継電極ＱA1に導通し、中継電極ＱB2は配線層ＷAの中継電極ＱA3に導通し、中継電極ＱB3は配線層ＷAの中継電極ＱA4に導通する。
【００６６】
図２０に例示される通り、絶縁層ＬCの面上に形成された配線層ＷCは、第１導電層６１と複数の中継電極ＱC（ＱC1，ＱC2）とを包含する。電源電位ＶELが供給される第１導電層６１は、配線層ＷBの中継電極ＱB1に導通する。すなわち、第１実施形態と同様に、第１導電層６１は、駆動トランジスターＴDRの拡散層ＡSに電源電位ＶELを供給する第１電源導電体４１として機能する。第１導電層６１には、開口部７４と開口部７５とが画素Ｐ毎に形成される。中継電極ＱC1は、開口部７４の内側に形成されて配線層ＷBの中継電極ＱB2に導通し、中継電極ＱC2は、開口部７５の内側に形成されて配線層ＷBの中継電極ＱB3に導通する。
【００６７】
図２１に例示される通り、絶縁層ＬDの面上に形成された配線層ＷDは、容量素子Ｃの第１電極Ｃ1と複数の中継電極ＱD（ＱD1，ＱD2）とを包含する。第１電極Ｃ1は配線層ＷCの中継電極ＱC2に導通する。また、中継電極ＱD1は配線層ＷCの中継電極ＱC1に導通し、中継電極ＱD2は第１導電層６１に導通する。
【００６８】
図２２に例示される通り、絶縁層ＬEの面上に形成された配線層ＷEは、第１実施形態と同様に光反射性の導電材料で形成され、第２導電層６３と中継電極ＱEとを包含する。第２導電層６３は、配線層ＷEの中継電極ＱD2に導通する。すなわち、配線層ＷCの第１導電層６１と配線層ＷEの第２導電層６３とは配線層ＷDの中継電極ＱD2を介して導通する。したがって、第１実施形態と同様に、第１導電層６１および第２導電層６３は、電源電位ＶELを供給する第１電源導電体４１、および、第１電極Ｃ1との間で容量素子Ｃを形成する第２電極Ｃ2として機能する。他方、中継電極ＱEは、第２導電層６３の開口部７５の内側に形成されて配線層ＷDの中継電極ＱD1に導通する。
【００６９】
第１実施形態と同様に、絶縁層ＬFの面上に形成された配線層ＷFは、平面視で開口部７５に重複する遮光性の中継電極ＱF（図示略）を画素Ｐ毎に包含する。絶縁層ＬFの面上には光路調整層６６が形成され、光路調整層６６の面上には、図２３に例示される通り第１電極４５１が画素Ｐ毎に形成されて配線層ＷFの中継電極ＱFに導通する。以上の説明から理解される通り、第２実施形態の第１電極４５１は、第１実施形態と同様に、多層配線層の各中継電極（ＱF，ＱE，ＱD1，ＱC1，ＱB2，ＱA3）を介して発光制御トランジスターＴ2の拡散層ＡDに導通する。発光機能層４５０や第２電極４５２の構成は第１実施形態と同様である。以上に説明した第２実施形態においても第１実施形態と同様の効果が実現される。
【００７０】
＜変形例＞
以上に例示した各形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は、相互に矛盾しない範囲内で適宜に併合され得る。
【００７１】
（１）画素Ｐの構成は、図２や図１５の例示に限定されない。例えば、前述の各形態の発光制御トランジスターＴ2を省略した構成（駆動トランジスターＴDRのドレインに発光素子４５の第１電極４５１を直接的に接続した構成）も採用される。また、駆動トランジスターＴDRのダイオード接続でゲート-ソース間の電圧を駆動トランジスターＴDRの閾値電圧に設定し、駆動トランジスターＴDRと選択トランジスターＴ1との間に介在する容量素子を介して駆動トランジスターＴDRのゲートの電位を信号線２６の階調電位に応じて変化させることで閾値電圧の誤差を補償する構成も採用され得る。特開２０１３−０８８６１１号公報の技術のように、駆動トランジスターＴDRのゲートの電位を設定するための容量素子を画素Ｐの外側に配置することも可能である。
【００７２】
（２）発光素子４５の構成は前述の各形態の例示に限定されない。例えば、前述の各形態では、白色光を発生する発光機能層４５０を複数の画素Ｐにわたり連続に形成したが、各画素Ｐの表示色に対応する波長の単色光を放射する発光機能層４５０を画素Ｐ毎に個別に形成することも可能である。また、前述の各形態では、第１電源導電体４１（反射層）と第２電極４５２（半透過反射層）との間で共振構造を形成したが、例えば第１電極４５１を反射性の導電材料で形成し、第１電極４５１（反射層）と第２電極４５２（半透過反射層）との間で共振構造を形成することも可能である。
【００７３】
（３）前述の各形態では有機ＥＬ材料を利用した発光素子４５を例示したが、無機ＥＬ材料で発光層を形成した発光素子４５やＬＥＤ等の発光素子４５を利用した構成にも本発明は同様に適用される。
【００７４】
＜電子機器＞
前述の各形態に例示した発光装置１００は各種の電子機器の表示装置として好適に利用される。図２４には、前述の各形態に例示した発光装置１００を利用した頭部装着型の表示装置９０（HMD：Head Mounted Display）が電子機器として例示されている。
【００７５】
表示装置９０は、利用者の頭部に装着可能な電子機器であり、利用者の左眼に重なる透過部（レンズ）９２Lと、利用者の右眼に重なる透過部９２Rと、左眼用の発光装置１００Lおよびハーフミラー９４Lと、右眼用の発光装置１００Rおよびハーフミラー９４Rとを具備する。発光装置１００Lと発光装置１００Rとは、出射光が相互に反対の方向に進行するように配置される。左眼用のハーフミラー９４Lは、透過部９２Lの透過光を利用者の左眼側に透過させるとともに、発光装置１００Lからの出射光を利用者の左眼側に反射させる。同様に、右眼用のハーフミラー９４Rは、透過部９２Rの透過光を利用者の右眼側に透過させるとともに発光装置１００Rからの出射光を利用者の右眼側に反射させる。したがって、利用者は、透過部９２Lおよび透過部９２Rを介して観察される像と各発光装置１００による表示画像とを重畳した画像を知覚する。また、相互に視差が付与された立体視画像（左眼用画像および右眼用画像）を発光装置１００Lと発光装置１００Rとに表示させることで、利用者に表示画像の立体感を知覚させることが可能である。
【００７６】
なお、前述の各形態の発光装置１００が適用される電子機器は図２４の表示装置９０に限定されない。例えば、ビデオカメラやスチルカメラ等の撮像装置に利用される電子式ビューファインダー（EVF：Electronic View Finder）にも本発明の発光装置１００が好適に利用される。また、携帯電話機、携帯情報端末（スマートフォン）、テレビやパーソナルコンピューター等のモニター、カーナビゲーション装置等の各種の電子機器に本発明の発光装置１００を採用することが可能である。
【符号の説明】
【００７７】
１００……発光装置、１０……半導体基板、１０A……溝部、１１……表示領域、１２……周辺領域、１３……実装領域、２２……走査線、２４，２８……制御線、２６……信号線、３０……駆動回路、３２……走査線駆動回路、３４……信号線駆動回路、３８……実装端子、４１……第１電源導電体、４２……第２電源導電体、４５……発光素子、４５０……発光機能層、４５１……第１電極、４５２……第２電極、５０……絶縁層、５２……絶縁膜、５４……素子分離部、ＴDR……駆動トランジスター、Ｔ1……選択トランジスター、Ｔ2……発光制御トランジスター、Ｔ3……書込制御トランジスター。
【図１】
2015055763.tif 000003
【図２】
2015055763.tif 000004
【図３】
2015055763.tif 000005
【図４】
2015055763.tif 000006
【図５】
2015055763.tif 000007
【図６】
2015055763.tif 000008
【図７】
2015055763.tif 000009
【図８】
2015055763.tif 000010
【図９】
2015055763.tif 000011
【図１０】
2015055763.tif 000012
【図１１】
2015055763.tif 000013
【図１２】
2015055763.tif 000014
【図１３】
2015055763.tif 000015
【図１４】
2015055763.tif 000016
【図１５】
2015055763.tif 000017
【図１６】
2015055763.tif 000018
【図１７】
2015055763.tif 000019
【図１８】
2015055763.tif 000020
【図１９】
2015055763.tif 000021
【図２０】
2015055763.tif 000022
【図２１】
2015055763.tif 000023
【図２２】
2015055763.tif 000024
【図２３】
2015055763.tif 000025
【図２４】
2015055763.tif 000026