(57)【要約】【課題】P型半導体層の電気的特性を向上させる。【解決手段】半導体装置の製造方法は、Ｐ型半導体層上に、Ｎ型半導体層を備える半導体装置の製造方法であって、ドライエッチングによって、前記Ｎ型半導体層を厚み方向に貫通させることにより、前記Ｐ型半導体層の厚み方向の面を露出させるドライエッチング工程と、前記ドライエッチング工程の後に、酸素を含有する雰囲気において、前記Ｐ型半導体層を加熱する加熱工程と、を備える。【選択図】図１
2015115430.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型半導体層上に、Ｎ型半導体層を備える半導体装置の製造方法であって、
ドライエッチングによって、前記Ｎ型半導体層を厚み方向に貫通させることにより、前記Ｐ型半導体層の厚み方向の面を露出させるドライエッチング工程と、
前記ドライエッチング工程の後に、酸素を含有する雰囲気において、前記Ｐ型半導体層を加熱する加熱工程と、を備える、半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記Ｐ型半導体層および前記Ｎ型半導体層は、主に窒化ガリウムから形成される、半導体装置の製造方法。
【請求項３】
請求項１または請求項２に記載の半導体装置の製造方法であって、
前記ドライエッチング工程により露出するＰ型半導体層の幅は、前記半導体装置のハーフピッチに対して、１％以上である、半導体装置の製造方法。
【請求項４】
請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法であって、
前記ドライエッチング工程により露出するＰ型半導体層の幅は、１μｍ以上である、半導体装置の製造方法。
【請求項５】
請求項１から請求項４までのいずれか一項に記載の半導体装置の製造方法であって、
前記半導体装置のハーフピッチは、１０μｍ以下である、半導体装置の製造方法。
【請求項６】
請求項１から請求項５までのいずれか一項に記載の半導体装置の製造方法であって、
前記加熱工程は、加熱温度が８００℃以上であり、加熱時間が５分以上６０分以下である、半導体装置の製造方法。
【請求項７】
請求項１から請求項６までのいずれか一項に記載の半導体装置の製造方法であって、
前記ドライエッチング工程によって露出するＰ型半導体層の厚み方向の面は、ｃ面である、半導体装置の製造方法。
【請求項８】
請求項１から請求項７までのいずれか一項に記載の半導体装置の製造方法により得られた半導体装置であって、
Ｐ型半導体層におけるＰ型不純物の平均濃度に対する水素原子の平均濃度は、６５％以下である、半導体装置。
【請求項９】
請求項８記載の半導体装置であって、
前記Ｐ型不純物は、マグネシウムである、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来、半導体装置として、Ｎ型ＧａＮ（窒化ガリウム）層（以下、「第１の層」ともよぶ）上にＰ型ＧａＮ層（以下、「第２の層」ともよぶ）が積層され、Ｐ型ＧａＮ層上に、Ｎ型ＧａＮ層（以下、「第３の層」ともよぶ）が積層される構造が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−６２３８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、この構造においては、Ｐ型ＧａＮ層（第２層）の積層中にＨ（水素原子）が混入することにより、十分なホール濃度が得られないという課題があった。この課題に対して、第３層であるＮ型ＧａＮ層から第１層であるＮ型ＧａＮ層までドライエッチングを行なった後、ウェットエッチングを行ない、その後にアニール処理を行なうことにより、Ｐ型ＧａＮ層（第２層）中のＨを取り除く方法が知られている（例えば、特許文献１）。
【０００５】
しかし、この方法では、エッチング処理を2回（ドライエッチングおよびウェットエッチング）行なわなければならない。このため、この方法では製造コストが高くなるという課題があった。この課題は、ＧａＮ層を用いた半導体装置に限らず、すべての半導体装置に共通するものである。そのほか、従来の半導体装置においては、その低抵抗化や、小型化、省資源化、製造の容易化、製造の精確さ、作業性の向上等が望まれていた。
【課題を解決するための手段】
【０００６】
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することができる。
【０００７】
（１）本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、Ｐ型半導体層上に、Ｎ型半導体層を備える半導体装置の製造方法であって、ドライエッチングによって、前記Ｎ型半導体層を厚み方向に貫通させることにより、前記Ｐ型半導体層の厚み方向の面を露出させるドライエッチング工程と、前記ドライエッチング工程の後に、酸素を含有する雰囲気において、前記Ｐ型半導体層を加熱する加熱工程と、を備える。この形態によれば、ドライエッチング後かつ熱処理前にウェットエッチングを行なうことなく、加熱工程で露出部分を介して効率的にＨを除去できるため、Ｐ型半導体層のホール濃度を十分に向上させることができる。その結果、半導体装置において、ドライエッチングが施されたＰ型半導体層の電気的特性を向上させることができる。
【０００８】
（２）上記形態の半導体装置の製造方法において、前記Ｐ型半導体層および前記Ｎ型半導体層は、主に窒化ガリウムから形成されるとしてもよい。この形態によれば、製造コストを抑制しながら、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【０００９】
（３）上記形態の半導体装置の製造方法において、前記ドライエッチング工程により露出するＰ型半導体層の幅は、前記半導体装置のハーフピッチに対して、１％以上としてもよい。この形態によれば、製造コストを抑制しながら、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１０】
（４）上記形態の半導体装置の製造方法において、前記ドライエッチング工程により露出するＰ型半導体層の幅は、１μｍ以上としてもよい。この形態によれば、製造コストを抑制しながら、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１１】
（５）上記形態の半導体装置の製造方法において、前記半導体装置のハーフピッチは、１０μｍ以下としてもよい。この形態によれば、製造コストを抑制しながら、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１２】
（６）上記形態の半導体装置の製造方法において、前記加熱工程は、加熱温度が８００℃以上であり、加熱時間が５分以上６０分以下としてもよい。この形態によれば、製造コストを抑制しながら、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１３】
（７）上記形態の半導体装置の製造方法において、前記ドライエッチング工程によって露出するＰ型半導体層の厚み方向の面は、ｃ面であるとしてもよい。この形態によれば、製造コストを抑制しながら、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１４】
（８）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、上記形態の半導体装置の製造方法により得られた半導体装置であって、Ｐ型半導体層におけるＰ型不純物の平均濃度に対する水素原子の平均濃度は、６５％以下である。この形態によれば、製造コストを抑制しながら、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１５】
（９）上記形態の半導体装置において、前記Ｐ型不純物は、マグネシウムであるとしてもよい。この形態によれば、製造コストを抑制しながら、Ｐ型半導体層のホール濃度を十分に向上させることができる。
【００１６】
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
【００１７】
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、本願発明は、上記形態の半導体装置が組み込まれた電気機器、上記形態の半導体装置を製造する製造装置などの形態で実現することができる。
【発明の効果】
【００１８】
この形態によれば、ドライエッチング後かつ熱処理前にウェットエッチングを行なうことなく、加熱工程で露出部分を介して効率的にＨを除去できるため、Ｐ型半導体層のホール濃度を十分に向上させることができる。その結果、半導体装置において、ドライエッチングが施されたＰ型半導体層の電気的特性を向上させることができる。
【図面の簡単な説明】
【００１９】
【図１】第１実施形態における半導体装置１０の構成を模式的に示す断面図。
【図２】半導体装置１０の製造方法を示す工程図。
【図３】評価試験に用いた試料４０の構成を模式的に示す断面図。
【図４】H濃度と半導体層の深さとの関係を示すグラフ。
【図５】第２評価試験に用いた試料５０の構造を模式的に示す断面図。
【図６】H濃度と半導体層の深さとの関係を示すグラフ。
【図７】H濃度と半導体層の深さとの関係を示すグラフ。
【発明を実施するための形態】
【００２０】
Ａ．第１実施形態：
Ａ１．半導体装置１０の構成：
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０は、電力制御に用いられ、パワーデバイスまたは高周波デバイスとも呼ばれる。
【００２１】
半導体装置１０は、基板１１０と、Ｎ型半導体層１２０と、Ｐ型半導体層１３０と、Ｎ型半導体層１４０と、電極２１０，２３０，２４０，２５０と、絶縁膜３４０とを備える。半導体装置１０は、ＮＰＮ型の半導体装置であり、Ｎ型半導体層１２０とＰ型半導体層１３０とＮ型半導体層１４０とが順に接合した構造を有する。
【００２２】
半導体装置１０のＮ型半導体層１２０、Ｐ型半導体層１３０、およびＮ型半導体層１４０は、有機金属気相成長法（ＭＯＣＶＤ）による結晶成長によって形成された半導体層である。半導体装置１０には、ドライエッチングによって、凹部１８２と、凹部１８４と、凹部１８６とが形成されている。
【００２３】
図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、基板１１０に対してＮ型半導体層１２０が積層する積層方向に沿った軸である。Ｘ軸に沿ったＸ軸方向のうち、＋Ｘ軸方向は、基板１１０からＮ型半導体層１２０に向かう方向であり、−Ｘ軸方向は、＋Ｘ軸方向に対向する方向である。図１のＸＹＺ軸のうち、Ｙ軸およびＺ軸は、Ｘ軸に直交すると共に相互に直交する軸である。Ｙ軸に沿ったＹ軸方向のうち、＋Ｙ軸方向は、図１の紙面左から紙面右に向かう方向であり、−Ｙ軸方向は、＋Ｙ軸方向に対向する方向である。Ｚ軸に沿ったＺ軸方向のうち、＋Ｚ軸方向は、図１の紙面手前から紙面奥に向かう方向であり、−Ｚ軸方向は、＋Ｚ軸方向に対向する方向である。
【００２４】
半導体装置１０の基板１１０は、Ｙ軸およびＺ軸によって規定される面方向に沿って広がる半導体層である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に形成され、Ｎ型半導体層１２０よりも高い濃度でゲルマニウム（Ｇｅ）、酸素（Ｏ）、ケイ素（Ｓｉ）などのＮ型不純物をドナーとして含有する。なお、窒化ガリウム（ＧａＮ）から主に形成されるとは、モル分率において、窒化ガリウム（ＧａＮ）を９０％以上含有することを示す。
【００２５】
半導体装置１０のＮ型半導体層１２０は、基板１１０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸によって規定される面方向に沿って広がる半導体層である。Ｎ型半導体層１２０は、窒化ガリウム（ＧａＮ）から主に形成されると共に、Ｎ型半導体層１４０よりも低い濃度でケイ素（Ｓｉ）をドナーとして含有する。Ｎ型半導体層１２０は、「ｎ-−ＧａＮ」とも呼ばれる。
【００２６】
半導体装置１０のＰ型半導体層１３０は、Ｎ型半導体層１２０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸によって規定される面方向に沿って広がる半導体層である。Ｐ型半導体層１３０は、窒化ガリウム（ＧａＮ）から主に形成され、マグネシウム（Ｍｇ）をＰ型不純物として含有する。Ｐ型半導体層１３０は、「ｐ−ＧａＮ」とも呼ばれる。
【００２７】
半導体装置１０のＮ型半導体層１４０は、Ｐ型半導体層１３０の＋Ｘ軸方向側に積層され、Ｙ軸およびＺ軸によって規定される面方向に沿って広がる半導体層である。Ｎ型半導体層１４０は、窒化ガリウム（ＧａＮ）から主に形成され、Ｎ型半導体層１２０よりも高い濃度でケイ素（Ｓｉ）をドナーとして含有する。Ｎ型半導体層１４０は、「ｎ+−ＧａＮ」とも呼ばれる。
【００２８】
半導体装置１０の凹部１８２は、ドライエッチングによって形成され、Ｎ型半導体層１４０の＋Ｘ軸方向側からＰ型半導体層１３０が露出した部位である。凹部１８２は、Ｐ型半導体層の厚み方向の面を備える。凹部１８２は、リセス（recess）とも呼ばれる。なお、図１において、凹部１８２はＰ型半導体層１３０まで窪んでいるが、窪んでいなくてもよい。つまり、Ｐ型半導体層の厚み方向の面は、＋Ｘ軸方向側に露出していればよい。
【００２９】
また、ドライエッチング工程によって露出するＰ型半導体層１３０の面は、ｃ面であることが好ましい。このようにすることにより、Ｐ型半導体層１３０における水素原子（Ｈ）を効果的に取り除くことができるため、Ｐ型半導体層１３０のホール濃度を十分に向上させることができる。
【００３０】
ドライエッチング工程によって露出するＰ型半導体層１３０の一部の幅Ｑは、１μｍ以上が好ましい。このようにすることにより、Ｐ型半導体層１３０における水素原子を効果的に取り除くことができる。なお、幅Ｑとは、Ｘ軸方向に垂直な面においてＰ型半導体層１３０が露出している部分の距離をいう。
【００３１】
また、Ｐ型半導体層１３０における水素原子を効果的に取り除く観点から、幅Ｑは、半導体装置１０のハーフピッチＲに対して１％以上とすると好ましい。なお、ハーフピッチＲとは、線幅と線間隔との和の半分の距離をいう。図１において、ハーフピッチＲは、凹部１８２の中心軸と凹部１８４の中心軸とのＹ方向の距離をいう。ハーフピッチＲは、１０μｍ以下であることが好ましい。
【００３２】
なお、ドライエッチング後、Ｐ型半導体層１３０は、加熱処理（活性化アニール処理）される。これによって、Ｐ型半導体層１３０の全域におけるＨ／Ｍｇ割合は、Ｐ型半導体層としての電気的特性の実現に必要とされる６５％以下になる。Ｈ／Ｍｇ割合は、Ｐ型半導体層１３０におけるマグネシウム（Ｍｇ）の平均濃度に対する水素原子（Ｈ）の平均濃度の比率である。Ｐ型半導体層１３０のホール濃度を十分に向上させる観点から、Ｐ型半導体層１３０における水素原子の濃度は少ないほどよい。このため、Ｈ／Ｍｇ割合が４０％以下だと、より好ましい。
【００３３】
半導体装置１０の凹部１８４は、ドライエッチングによって形成され、Ｎ型半導体層１４０の＋Ｘ軸方向側からＰ型半導体層１３０を貫通しＮ型半導体層１２０にまで窪んだ部位である。凹部１８４は、トレンチ（trench）とも呼ばれる。本実施形態では、凹部１８４は、凹部１８２の＋Ｙ軸方向側に位置する。
【００３４】
凹部１８４の表面には、Ｎ型半導体層１４０の＋Ｘ軸方向側に至るまで、絶縁膜３４０が形成されている。本実施形態では、絶縁膜３４０は、二酸化ケイ素（ＳｉＯ2）から形成される。
【００３５】
半導体装置１０の凹部１８６は、ドライエッチングによって形成され、Ｎ型半導体層１４０の＋Ｘ軸方向側からＰ型半導体層１３０を貫通しＮ型半導体層１２０にまで窪んだ部位である。凹部１８６は、トレンチとも呼ばれる。本実施形態では、凹部１８６は、凹部１８４の−Ｙ軸方向側に位置する。
【００３６】
半導体装置１０の電極２１０は、基板１１０の−Ｘ軸方向側に形成されたドレイン電極である。本実施形態では、電極２１０は、チタン（Ｔｉ）から形成される層にアルミニウム（Ａｌ）から形成される層を積層した後に焼成することによって形成される。
【００３７】
半導体装置１０の電極２３０は、凹部１８２の内側に露出するＰ型半導体層１３０に形成されたボディ電極である。本実施形態では、電極２３０は、ニッケル（Ｎｉ）から形成される層に金（Ａｕ）から形成される層を積層した後に焼成することによって形成される。
【００３８】
半導体装置１０の電極２４０は、凹部１８２と凹部１８４との間におけるＮ型半導体１４０の＋Ｘ軸方向側に形成されたソース電極である。本実施形態では、電極２４０は、チタン（Ｔｉ）から形成される層にアルミニウム（Ａｌ）から形成される層を積層した後に焼成することによって形成される。
【００３９】
半導体装置１０の電極２５０は、凹部１８４における絶縁膜３４０上に形成されたゲート電極である。本実施形態では、電極２５０は、アルミニウム（Ａｌ）から形成される。
【００４０】
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、製造者は、まず、基板１１０上に、Ｎ型半導体層１２０と、Ｐ型半導体層１３０と、Ｎ型半導体層１４０とを順に形成する（工程Ｐ１２０）。これによって、製造者は、基板１１０上に各半導体層を形成した半導体装置１０の中間製品を得る。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を実現するＭＯＣＶＤ装置を用いて、基板１１０上に各半導体層を形成する。
【００４１】
各半導体層を形成した後（工程Ｐ１２０）、製造者は、ドライエッチング工程（工程Ｐ１４０）を行う。ドライエッチング工程（工程Ｐ１４０）では、ドライエッチングによって、Ｎ型半導体層１４０を厚み方向に貫通させることにより、Ｐ型半導体層１３０の厚み方向の面を露出させる。つまり、製造者は、半導体装置１０の中間製品にドライエッチングを施すことによって、凹部１８２を形成する。本実施形態では、製造者は、凹部１８２の他、凹部１８４および凹部１８６をドライエッチングによって形成する。
【００４２】
本実施形態では、ドライエッチング工程（工程Ｐ１４０）で実施されるドライエッチングは、塩素（Ｃｌ2）および塩化物（例えば、塩化ホウ素（ＢＣｌ3）、塩化ケイ素（ＳｉＣｌ4））の少なくとも一方を含有する雰囲気において、半導体装置１０の中間製品を加工する処理である。本実施形態では、ドライエッチング工程（工程Ｐ１４０）で実施されるドライエッチングは、誘電結合プラズマ（ＩＣＰ：Inductively Coupled Plasma）ドライエッチングである。
【００４３】
ドライエッチング工程（工程Ｐ１４０）を行った後、製造者は、加熱（活性化アニール）工程（工程Ｐ１６０）を行う。加熱工程（工程Ｐ１６０）では、製造者は、酸素（Ｏ2）を含有する気体の中で、半導体装置１０の中間製品を加熱処理（活性化アニール処理）する。これによって、Ｐ型半導体層１３０から水素原子（Ｈ）が離脱するため、Ｐ型半導体層１３０のアクセプタであるマグネシウム（Ｍｇ）が活性化する。
【００４４】
加熱工程（工程Ｐ１６０）に用いられる気体の温度（活性化アニール温度）は、７００℃以上であることが好ましく、８００℃以上であることがより好ましい。また、加熱工程に用いられる気体の温度は、１０００℃以下であることが好ましく、９００℃以下であることがいっそう好ましい。上記温度とすることにより、ホール濃度を向上させ、かつ、製造コストを抑えることができる。
【００４５】
本実施形態では、加熱工程（工程Ｐ１６０）に用いられる気体は、酸素（Ｏ2）と窒素（Ｎ2）とから主に形成される。加熱工程（工程Ｐ１６０）に用いられる気体における窒素（Ｎ2）の流量に対する酸素（Ｏ2）の流量の比率（Ｏ2／Ｎ2流量比）は、１％以上であることが好ましく、２％以上であることがさらに好ましく、５％以上であることがいっそう好ましい。加熱工程に用いられる気体に酸素を含有させることにより、効果的にホール濃度が増加する。
【００４６】
本実施形態では、加熱工程（工程Ｐ１６０）において半導体装置１０の中間製品を加熱する時間（活性化アニール時間）は、５分以上であり、６０分以下に留めることが好ましい。上記時間とすることにより、ホール濃度を向上させ、かつ、製造コストを抑えることができる。
【００４７】
加熱工程（工程Ｐ１６０）の後、製造者は、半導体装置１０の中間製品における凹部１８２に電極２３０を形成する（工程Ｐ１８０）。本実施形態では、製造者は、電極２３０の他、電極２１０，２４０，２５０と絶縁膜３４０とを形成する。これらの工程を経て、半導体装置１０が完成する。
【００４８】
以上説明した第１実施形態によれば、Ｐ型半導体層１３０およびＮ型半導体層１４０の表面を荒らすことなく、Ｐ型半導体層１３０のホール濃度を十分に向上させることができる。その結果、ＧａＮ系の半導体装置１０において、ドライエッチングが施されたＰ型半導体層１３０の電気的特性を向上させることができる。
【００４９】
Ｂ．性能評価：
Ｂ１：第１評価試験：
図３は、評価試験に用いた試料４０の構成を模式的に示す断面図である。図３には、図１と同様にＸＹＺ軸が図示されている。試料４０は、基板４１０と、バッファ層４１５と、アンドープ半導体層４２０と、P型半導体層４３０と、N型半導体層４４０とを、この順に備える。
【００５０】
試料４０のバッファ層４１５と、アンドープ半導体層４２０と、P型半導体層４３０と、N型半導体層４４０とは、ＭＯＣＶＤによる結晶成長によって形成された半導体層である。
【００５１】
試料４０の基板４１０は、Y軸およびZ軸によって規定される面方向に沿って広がる半導体層である。基板４１０は、単結晶サファイアから形成されている。
【００５２】
試料４０のバッファ層４１５は、基板４１０の＋X軸方向側に積層されており、Y軸およびZ軸によって規定される面方向に沿って広がる半導体層である。バッファ層４１５は、窒化アルミニウム（ＡｌＮ）から形成されている。バッファ層４１５の膜厚は、０．２μｍである。
【００５３】
試料４０のアンドープ半導体層４２０は、バッファ層４１５の＋Ｘ軸方向側に積層されており、Ｙ軸およびＺ軸によって規定される面方向に沿って広がる半導体層である。アンドープ半導体層４２０は、主にＧａＮから形成される真性半導体層である。アンドープ半導体層４２０の膜厚は、２μｍである。
【００５４】
試料４０のP型半導体層４３０は、アンドープ半導体層４２０の＋Ｘ軸方向側に積層されており、Ｙ軸およびＺ軸によって規定される面方向に沿って広がる半導体層である。Ｐ型半導体層４３０は、主にＧａＮから形成されており、Ｍｇをアクセプタとして含有する。Ｍｇ濃度は、２×１０19／ｃｍ3であり、P型半導体層４３０の膜厚は、０．７μｍである。
【００５５】
試料４０のＮ型半導体層４４０は、Ｐ型半導体層４３０の＋Ｘ軸方向側に積層されており、Ｙ軸およびＺ軸によって規定される面方向に沿って広がる半導体層である。Ｎ型半導体層４４０は、主にＧａＮから形成されており、Ｓｉをドナーとして含有する。Ｓｉ濃度は、３×１０18／ｃｍ3であり、Ｎ型半導体層４４０の膜厚は、０．２μｍである。
【００５６】
試料４０は、Ｐ型半導体層４３０の側壁４６０のみが露出するようにドライエッチングが施されている。また、このドライエッチングにより、基板４１０の面４５０が露出する。なお、ドライエッチングが施されていないＮ型半導体層４４０の面を、これ以降、面５６０とも呼ぶ。
【００５７】
図４は、Ｈ濃度と半導体層の深さとの関係を示すグラフである。この結果は、二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectrometry）により得られた。縦軸は、Ｈ濃度（１／ｃｍ3）を示し、横軸は、Ｎ型半導体層４４０の面５６０（図３参照）を深さ０とした時のーＸ軸方向側の深さ（μｍ）を示す。
【００５８】
第１評価試験では、試験者は、ドライエッチング後に活性化アニール処理が実施されていない試料４０と、ドライエッチング後に活性化アニール処理を実施した試料４０とを作製し、これらの試料について、半導体装置の深さ方向に応じたＨ濃度を測定した。活性化アニール処理の条件は、２通りあり、７００℃５分の熱処理と、８００℃５分の熱処理である。
【００５９】
第１評価試験は、活性化アニール処理の有無によらず、Ｐ型半導体層４３０を示す深さ０．２μｍ付近から０．９μｍ付近におけるＨ濃度に大差がないことを示している。つまり、Ｐ型半導体層４３０の側面（Ｙ軸方向の面）のみを露出するようにエッチングを行なっても、その後の加熱工程によりHを効果的に除去できないことを示している。このことは、Ｐ型半導体層４３０のホール濃度を十分に向上させることができないことを示している。
【００６０】
B２：第２評価試験：
図５は、第２評価試験に用いた試料５０の構造を模式的に示す断面図である。図５には、図１や図３と同様に、ＸＹＺ軸が図示されている。試料５０は、試料４０と異なり、P型半導体層４３０を露出させるようにドライエッチングが施されている点が異なるが、それ以外は同じである。つまり、試料５０は、P型半導体４３０の面（Ｘ軸方向と交わる面。以下、面５５０とも呼ぶ）を露出させるようにドライエッチングが施されている。
【００６１】
第２評価試験では、試験者は、ドライエッチング後に活性化アニール処理が実施されていない試料５０と、ドライエッチング後に活性化アニール処理を実施した試料５０とを作製し、これらの試料について、半導体装置の深さ方向に応じたＨ濃度を測定した。活性化アニール処理の条件は、３通りあり、８００℃５分の熱処理と、８００℃３０分の熱処理と、９００℃３０分である。
【００６２】
図６は、Ｈ濃度と半導体層の深さとの関係を示すグラフである。この結果は、ＳＩＭＳにより得られた（図７も同様）。縦軸は、Ｈ濃度（１／ｃｍ3）を示し、横軸は、Ｐ型半導体層４３０の面５５０を深さ０とした時の−Ｘ軸方向側の深さ（μｍ）を示す。
【００６３】
図７は、Ｈ濃度と半導体層の深さとの関係を示すグラフである。縦軸は、Ｈ濃度（１／ｃｍ3）を示し、横軸は、Ｎ型半導体層４４０の面５６０を深さ０とした時の−Ｘ軸方向側の深さ（μｍ）を示す。
【００６４】
図７は、ドライエッチング処理が行なわれない条件におけるＨ濃度と半導体層の深さとの関係を示し、図６は、ドライエッチング処理によりＰ型半導体層４３０の面５５０が露出した条件におけるＨ濃度と半導体層の深さとの関係を示す。
【００６５】
第２評価試験の結果から、Ｐ型半導体層４３０を露出させない場所（図７）と比較し、Ｐ型半導体層４３０を露出させた場所は、加熱処理により、Ｈ濃度がより効果的に減少することがわかる。とくに、Ｐ型半導体層４３０を露出させた後、９００℃３０分の熱処理を行なうことにより、Ｈ濃度がさらに効果的に減少することがわかる（図６）。つまり、第１評価試験ではＨ濃度が減少していないが、第２評価試験においてＰ型半導体層４３０中のＨ濃度が減少している。なお、９００℃３０分の熱処理を行なった結果のＨ濃度の触れ幅が大きい原因は、２×１０17／ｃｍ3が検出下限となる条件において、試験を行なったためである。
【００６６】
Ｃ．変形例：
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。
【００６７】
Ｃ１．変形例１：
本実施形態において、基板とN型半導体層との少なくとも一方に含まれるドナーとして、ケイ素（Ｓｉ）を用いているが、本発明はこれに限られない。ドナーとして、ゲルマニウム（Ｇｅ）や、酸素（Ｏ）を用いてもよい。
【００６８】
Ｃ２．変形例２：
本実施形態において、P型半導体層に含まれるアクセプタとして、マグネシウム（Ｍｇ）を用いているが、本発明はこれに限られない。アクセプタとして、亜鉛（Ｚｎ）や、炭素（Ｃ）を用いてもよい。
【００６９】
Ｃ３．変形例３：
本実施形態において、半導体はＩＩＩ族窒化物である窒化ガリウムを用いている。しかし、本発明はこれに限らない。半導体としては、例えば、窒化アルミニウムや窒化インジウムなどのＩＩＩ族窒化物を用いてもよく、シリコンや、ガリウムヒ素や、シリコンカーバイドなどを用いてもよい。
【００７０】
本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【符号の説明】
【００７１】
１０…半導体装置
４０…試料
５０…試料
１１０…基板
１２０…Ｎ型半導体層
１３０…Ｐ型半導体層
１４０…Ｎ型半導体層
１８２…凹部
１８４…凹部
１８６…凹部
２１０…電極
２３０…電極
２４０…電極
２５０…電極
３４０…絶縁膜
４１０…基板
４１５…バッファ層
４２０…アンドープ半導体層
４３０…Ｐ型半導体層
４４０…Ｎ型半導体層
５５０…面
５６０…面
Ｒ…ハーフピッチ
【図１】
2015115430.tif 000003
【図２】
2015115430.tif 000004
【図３】
2015115430.tif 000005
【図４】
2015115430.tif 000006
【図５】
2015115430.tif 000007
【図６】
2015115430.tif 000008
【図７】
2015115430.tif 000009