(57)【要約】【課題】他相のターンオンによるサグ電圧が発生しても転流失敗となることがないゲート制御装置を得る。【解決手段】１２相のサイリスタバルブからなる変換器に於いて、各サイリスタバルブに逆電圧が印加されたことを検出する逆電圧検出回路ＲＶと、各サイリスタに順電圧が印加されたことを検出する順電圧検出回路ＦＶを備えた１２相構成のサイリスタ変換器に於いて、点弧タイミング信号を発生する発生するバルブ点弧タイミング発生回路１１からの、自相の点弧タイミングを第１番目と場合に第６番目の点弧タイミング信号に同期またはそのタイミングを予測し、サグ電圧に起因する逆電圧信号の瞬断や順電圧信号の不要動作をマスクする手段３００を備えたゲート制御装置。【選択図】図９
2015089273.tif 000002
【特許請求の範囲】
【請求項１】
電力変換器を構成する１２個のサイリスタバルブからなり、前記各サイリスタバルブには複数のサイリスタ素子が直列接続されたサイリスタを備え、前記サイリスタバルブに逆電圧が印加されたことを検出する逆電圧検出回路と、前記サイリスタバルブに順電圧が印加されたことを検出する少なくとも１個の順電圧検出回路とを備えた１２相構成のサイリスタ変換器と、
前記各サイリスタに対してゲートパルスを与える際の点弧タイミング信号を発生する点弧タイミング発生回路から点弧タイミング信号を受信し、自相の点弧タイミング信号と自相の逆電圧検出回路の出力信号と自相の順電圧検出回路の出力信号を入力し、前記各サイリスタに与えるゲートパルスを作成する回路を備えたゲートパルス発生回路において、
前記点弧タイミング発生回路から受信する点弧タイミング信号のうち自相の点弧タイミング信号を第１番目としたとき第６番目に発生する点弧タイミング信号に同期して前記逆電圧検出回路からの検出信号の瞬断をマスクする手段を備えたサイリスタ変換器のゲート制御装置。
【請求項２】
前記マスク手段は、
前記点弧タイミング発生回路からの自相の点弧タイミング信号を第１番目としたとき第６番目に発生する点弧タイミング信号を所定幅のパルスに整形するワンショット回路と、
前記逆電圧検出回路からの検出信号を所定時間遅延させるオフディレイ回路と、
前記オフディレイ回路からの出力信号と、前記ワンショット回路からのパルスを入力し、両出力信号が共に存在したとき論理信号を出力する第１の論理積回路と、
前記第１の論理積回路の出力信号と、前記逆電圧検出回路からの検出信号のうちの少なくとも一方の信号が存在したとき論理信号を出力する第１の論理和回路
を具備したことを特徴とする請求項１記載のサイリスタ変換器のゲート制御装置。
【請求項３】
電力変換器を構成する１２個のサイリスタバルブからなり、前記各サイリスタバルブには複数のサイリスタ素子が直列接続されたサイリスタを備え、前記サイリスタバルブに逆電圧が印加されたことを検出する逆電圧検出回路と、前記サイリスタバルブに順電圧が印加されたことを検出する少なくとも１個の順電圧検出回路とを備えた１２相構成のサイリスタ変換器と、
前記各サイリスタに対してゲートパルスを与える際の点弧タイミング信号を発生する点弧タイミング発生回路から点弧タイミング信号を受信し、自相の点弧タイミング信号と自相の逆電圧検出回路の出力信号と自相の順電圧検出回路の出力信号を入力し、前記各サイリスタに与えるゲートパルスを作成する回路を備えたゲートパルス発生回路において、
前記点弧タイミング発生回路から受信する点弧タイミング信号のうち自相の点弧タイミング信号を第１番目としたとき第６番目に発生する点弧タイミング信号に同期して前記逆電圧検出回路からの検出信号の瞬断をマスクし、かつ前記自相の点弧タイミング信号を第１番目としたとき第６番目に発生する点弧タイミング信号に基づき、前記順電圧検出回路からの検出信号の不要信号をマスクする手段を備えたサイリスタ変換器のゲート制御装置。
【請求項４】
前記マスク手段は、
前記点弧タイミング発生回路からの自相の点弧タイミング信号を第１番目としたとき第６番目に発生する点弧タイミング信号を所定幅のパルスに整形するワンショット回路と、
前記逆電圧検出回路からの検出信号を所定時間遅延させるオフディレイ回路と、
前記オフディレイ回路からの出力信号と、前記ワンショット回路からのパルスを入力し、両出力信号が共に存在したとき論理信号を出力する第１の論理積回路と、
前記第１の論理積回路の出力信号と、前記逆電圧検出回路からの検出信号のうちの少なくとも一方の信号が存在したとき論理信号を出力する第１の論理和回路と、
前記ワンショット回路からのパルスを反転する反転回路と、
前記反転回路からの反転信号と前記順電圧検出回路からの検出信号を入力し、両方の信号が共に存在したとき論理信号を出力する第２の論理積回路と、
前記順電圧検出回路からの検出信号を所定時間遅延させるオンディレイ回路と、
前記オンディレイ回路からの遅延信号と前記第２の論理積回路の出力信号を入力し、両出力信号の少なくとも一つが存在したとき論理信号を出力する第２の論理和回路と、
を具備したことを特徴とする請求項３記載のサイリスタ変換器のゲート制御装置。
【請求項５】
電力変換器を構成する１２個のサイリスタバルブからなり、前記各サイリスタバルブには複数のサイリスタ素子が直列接続されたサイリスタを備え、前記サイリスタバルブに逆電圧が印加されたことを検出する逆電圧検出回路と、前記サイリスタバルブに順電圧が印加されたことを検出する少なくとも１個の順電圧検出回路とを備えた１２相構成のサイリスタ変換器と、
前記各サイリスタに対してゲートパルスを与える際の点弧タイミング信号を発生する点弧タイミング発生回路から点弧タイミング信号を受信し自相の点弧タイミング信号と自相の逆電圧検出回路の出力信号と自相の順電圧検出回路の出力信号を入力し、前記各サイリスタに与えるゲートパルスを作成する回路を備えたゲートパルス発生回路において、
前記点弧タイミング発生回路から受信する点弧タイミング信号のうち自相の点弧タイミング信号を第１番目としたとき自相転流を開始するタイミングから約３０°el後の第６番目に発生する点弧タイミング信号を予測した信号に基づき、前記逆電圧検出回路からの検出信号の瞬断をマスクする手段を備えたサイリスタ変換器のゲート制御装置。
【請求項６】
前記マスク手段は、
前記点弧タイミング発生回路からの自相の点弧タイミング信号を第１番目としたとき第５番目に発生する点弧タイミング信号を所定幅のパルスに整形する第１のワンショット回路と、
前記ワンショット回路からのパルスを反転する反転回路と、
前記反転回路からの反転パルスと前記逆電圧検出回路からの検出信号を入力するＤ−Ｑフリップフロップと、
前記Ｄ−Ｑフリップフロップの出力を所定幅のパルスに整形する第２のワンショット回路と、
前記逆電圧検出回路からの検出信号を所定時間遅延させるオフディレイ回路と、
前記オフディレイ回路からの遅延信号と前記第２のワンショット回路からのパルスを入力し、両方の信号が存在したとき出力を出す第１の論理積回路と、
前記逆電圧検出回路からの検出信号と前記第１の論理積回路の出力信号の少なくとも一方の信号が存在したとき論理信号を出力する第１の論理和回路と、
を具備したことを特徴とする請求項５記載のサイリスタ変換器のゲート制御装置。
【請求項７】
電力変換器を構成する１２個のサイリスタバルブからなり、前記各サイリスタバルブには複数のサイリスタ素子が直列接続されたサイリスタを備え、前記サイリスタバルブに逆電圧が印加されたことを検出する逆電圧検出回路と、前記サイリスタバルブに順電圧が印加されたことを検出する少なくとも１個の順電圧検出回路とを備えた１２相構成のサイリスタ変換器と、
前記各サイリスタに対してゲートパルスを与える際の点弧タイミング信号を発生する点弧タイミング発生回路から点弧タイミング信号を受信し自相の点弧タイミング信号と自相の逆電圧検出回路の出力信号と自相の順電圧検出回路の出力信号を入力し、前記各サイリスタに与えるゲートパルスを作成する回路を備えたゲートパルス発生回路において、
前記点弧タイミング発生回路から受信する点弧タイミング信号のうち自相の点弧タイミング信号を第１番目としたとき自相転流を開始するタイミングから約３０°el後の第６番目に発生する点弧タイミング信号を予測した信号に基づき、前記逆電圧検出回路からの検出信号の瞬断をマスクする手段と
かつ前記自相の点弧タイミング信号を第１番目としたとき自相転流を開始するタイミングから約３０°el後の第６番目に発生する点弧タイミング信号を予測した信号に基づき、前記順電圧検出回路からの検出信号の不要信号をマスクする手段を備えたサイリスタ変換器のゲート制御装置。
【請求項８】
前記マスク手段は、
前記点弧タイミング発生回路からの点弧タイミング信号を所定幅のパルスに整形する第１のワンショット回路と、
前記ワンショット回路からのパルスを反転する第１の反転回路と、
前記反転回路からの反転パルスと前記逆電圧検出回路からの検出信号を入力するＤ−Ｑフリップフロップと、
前記Ｄ−Ｑフリップフロップの出力信号を所定幅のパルスに整形する第２のワンショット回路と、
前記逆電圧検出回路からの検出信号を入力し所定時間遅延させるオフディレイ回路と、
前記オフディレイ回路からの遅延信号と前記第２のワンショット回路からのパルスを入力し、両方の出力信号が存在したとき論理信号を出力する第１の論理積回路と、
前記逆電圧検出回路からの検出信号と前記第１の論理積回路の論理信号の少なくとも一方の信号が存在したとき論理信号を出力する第１の論理和回路と、
前記第２のワンショット回路からのパルスを反転する第２の反転回路と、
前記第２の反転回路からの反転パルスと前記順電圧検出回路の検出信号を入力し、両方の信号が共に存在するとき論理信号を出力する第２の論理積回路と、
前記順電圧検出回路からの検出信号を入力し所定時間遅延させるオンディレイ回路と、
前記オンディレイ回路からの遅延信号と前記第２の論理積回路からの論理信号の少なくとも一方の信号が存在したとき論理信号を出力する第２の論理和回路と、
を具備したことを特徴とする請求項７記載のサイリスタ変換器のゲート制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、サイリスタ変換器のゲート制御装置に関する。
【背景技術】
【０００２】
特許文献１には、サイリスタ変換器としての耐電圧特性を高めるため、複数のサイリスタを直列接続してなるサイリスタバルブを複数個ブリッジ接続したサイリスタバルブのゲート制御装置が記載されている。
【０００３】
特許文献２には、複数のサイリスタを直列接続したサイリスタバルブにおける課題、すなわちサイリスタバルブの一部のサイリスタだけがオフすると、全電圧が一部のサイリスタに印加され故障する。そのため余裕角検出タイマー（オンディレイ）でターンオフ後の逆電圧信号（ＲＶ）を監視し、所定時間以上の逆電圧時間を確保できない場合は、素子に保護ゲート信号を与えて全素子をターンオフさせる技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特公昭５３−３３４５９号公報
【特許文献２】特開２００６−７４８８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来１２相サイリスタ変換器において、変換器用変圧器とサイリスタ変換器の間の接続線と対地との浮遊キャパシタンス（浮遊容量）がある場合、自相の転流相の次に点弧するサイリスタバルブのタイミングで変換器のサイリスタバルブにサグ電圧が発生する。このサグ電圧が発生すると、余裕各検出タイマーの設定時間以内に逆電圧信号（ＲＶ）の欠落が発生したり、サグ状の順電圧信号（ＦＶ）が発生するなどし、不要な保護ゲート信号を全素子に与えて転流失敗を発生させ、正常な運転ができなくなることがあった。
【０００６】
本実施形態は、サグ電圧が発生しても転流失敗となることがないサイリスタ変換器の制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
代表的な実施形態は、電力変換器を構成する１２個のサイリスタバルブからなり、前記各サイリスタバルブには複数のサイリスタ素子が直列接続されたサイリスタを備え、前記サイリスタバルブに逆電圧が印加されたことを検出する逆電圧検出回路と、前記サイリスタバルブに順電圧が印加されたことを検出する少なくとも１個の順電圧検出回路とを備えた１２相構成のサイリスタ変換器と、前記各サイリスタに対してゲートパルスを与える際の点弧タイミング信号を発生する点弧タイミング発生回路から点弧タイミング信号を受信し、自相の点弧タイミング信号と自相の逆電圧検出回路の出力信号と自相の順電圧検出回路の出力信号を入力し、前記各サイリスタに与えるゲートパルスを作成する回路を備えたゲートパルス発生回路において、前記点弧タイミング発生回路から受信する点弧タイミング信号のうち自相の点弧タイミング信号を第１番目としたとき第６番目に発生する点弧タイミング信号に同期して前記逆電圧検出回路からの検出信号のパルス的な欠落や前記順電圧検出信号からの検出信号のパルス的な発生をマスクする手段を備えたサイリスタ変換器のゲート制御装置である。代表的な実施形態によれば、サグ電圧が発生しても転流失敗となることがないサイリスタ変換器のゲート制御装置を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態が適用される直流送電系統を示す図。
【図２】図１の１２相サイリスタ変換器の主回路を説明するための図。
【図３】図２のサイリスタ変換器の１バルブを構成するサイリスタモジュールを示す図。
【図４】サイリスタモジュールの内部回路を示す図。
【図５】図２のサイリスタ変換器における課題を説明する為のサイリスタバルブの電圧波形図。
【図６】図２のサイリスタバルブの点弧順序を説明するための図。
【図７】従来のゲート制御装置のブロック図。
【図８】図５のサグを説明するための図。
【図９】実施形態１の概略構成を示すブロック図。
【図１０】図９の作用効果を説明するための波形図。
【図１１】実施形態２の概略構成を示すブロック図。
【図１２】図１１の作用効果を説明するための波形図。
【図１３】実施形態３の概略構成を示すブロック図。
【図１４】図１３の作用効果を説明するための波形図。
【図１５】実施形態４の概略構成を示すブロック図。
【図１６】図１５の作用効果を説明するための波形図。
【発明を実施するための形態】
【０００９】
以下、実施形態について図を参照して説明するが、始めに前述した従来の課題について、図１〜図８を参照して説明する。
【００１０】
図１は、電力系統Ａと電力系統Ｂの間に、変圧器１、２と、７、８を介して接続される直流送電路を示すもので、直列接続されるサイリスタ変換器３と４、更に直列接続されるサイリスタ変換器５と６、ＤＣリアクトル９、１０を備えている。
【００１１】
図２は図１のサイリスタ変換器５、６である１２相構成のサイリスタ変換器の主回路を説明するための図で、これは以下のように構成されている。サイリスタ変換器５，６は１２個のサイリスタバルブからなり、各サイリスタバルブにはサイリスタバルブ５Ｕ、５Ｖ、５Ｗ、５Ｘ、５Ｙ、５Ｚ、６Ｕ、６Ｖ、６Ｗ、６Ｘ、６Ｙ、６Ｚが接続されている。
【００１２】
各サイリスタバルブには逆電圧が印加されたことを検出する逆電圧検出回路ＲＶ（図２では図示せず）と、サイリスタバルブ毎のサイリスタに順電圧が印加されたことを検出する少なくとも１個の順電圧検出回路ＦＶ（図２では図示せず）を備えている。
【００１３】
サイリスタ変換器５の交流出力端子には、高圧側変換用変圧器７の二次側巻線（星形結線）が接続され、また変圧器７の一次側巻線（星形結線）が電力系統Ｂに接続されている。サイリスタ変換器６の交流出力端子には、低圧側変換用変圧器８の二次側巻線（三角形結線）が接続され、また変圧器８の一次側巻線（星形結線）が電力系統Ｂに接続されている。
【００１４】
変圧器７と、変圧器８の二次巻線と対地との間に、浮遊キャパシタンス（ストレーキャパシタンス）ＳＣ５、ＳＣ６が存在している。
【００１５】
図３は図２のサイリスタバルブ５Ｕの構成を説明するための図である。サイリスタバルブ５Ｕは一般に図３に示される様にサイリスタバルブモジュール５ＵＭ−１〜５ＵＭ−Ｎを複数個直列接続して構成される。サイリスタバルブ５Ｖ、５Ｗ、５Ｘ、５Ｙ、５Ｚ、６Ｕ、６Ｖ、６Ｗ、６Ｘ、６Ｙ、６Ｚも同様な構成である。
【００１６】
図４はサイリスタバルブモジュールの１組を示すもので、例えば７個の光サイリスタＴＨ１〜ＴＨ７（以下単にサイリスタＴＨ１〜ＴＨ７と称する）を直列接続し、直列接続の両端部にそれぞれリアクトルＡＬ１、ＡＬ２を接続し、サイリスタＴＨ１にコンデンサＣ１と抵抗ＲＳ１の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ１と抵抗ＲＳ１からなるスナバ回路に並列に分圧抵抗ＲＤ１と電圧検出回路ＶＤ１の直列回路を接続し、他のサイリスタＴＨ２〜ＴＨ７にも同様にスナバ回路、電圧検出回路を接続したものである。
【００１７】
すなわち、サイリスタＴＨ２にコンデンサＣ２と抵抗ＲＳ２の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ２と抵抗ＲＳ２からなるスナバ回路に並列に分圧抵抗ＲＤ２と電圧検出回路ＶＤ２の直列回路を接続し、サイリスタＴＨ３にコンデンサＣ３と抵抗ＲＳ３の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ３と抵抗ＲＳ３からなるスナバ回路に並列に分圧抵抗ＲＤ３と電圧検出回路ＶＤ３の直列回路を接続し、サイリスタＴＨ４にコンデンサＣ４と抵抗ＲＳ４の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ４と抵抗ＲＳ４からなるスナバ回路に並列に分圧抵抗ＲＤ４と電圧検出回路ＶＤ４の直列回路を接続し、サイリスタＴＨ５にコンデンサＣ５と抵抗ＲＳ５の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ５と抵抗ＲＳ５からなるスナバ回路に並列に分圧抵抗ＲＤ５と電圧検出回路ＶＤ５の直列回路を接続し、サイリスタＴＨ６にコンデンサＣ６と抵抗ＲＳ６の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ６と抵抗ＲＳ６からなるスナバ回路に並列に分圧抵抗ＲＤ６と電圧検出回路ＶＤ６の直列回路を接続し、サイリスタＴＨ７にコンデンサＣ７と抵抗ＲＳ７の直列回路からなるスナバ回路を並列に接続し、コンデンサＣ７と抵抗ＲＳ７からなるスナバ回路に並列に分圧抵抗ＲＤ７と電圧検出回路ＶＤ７の直列回路を接続したものである。なお、サイリスタＴＨ１〜ＴＨ７の各ゲートには、本図には図示しないゲート制御回路からのゲート信号をそれぞれゲート用ライトガイドＧ１〜Ｇ７を介して供給されるようになっている。
【００１８】
電圧検出回路ＶＤ１〜ＶＤ６には、各々順電圧検出回路ＦＶ１〜ＦＶ６を備えている。電圧検出回路ＶＤ７には、順電圧検出回路ＦＶ７と逆電圧検出回路ＲＶ１を備えている。順電圧検出回路ＦＶ１〜ＦＶ７は、いずれもサイリスタに順方向（サイリスタのアノードからカソードに向かう方向）の電圧が印加されたとき、発光ダイオードが発光し、この光信号を光電変換器により電圧信号に変換し、これらの電圧信号を各々電圧検出用ライトガイドＦ１〜Ｆ７を介して制御回路に出力するようになっている。
【００１９】
逆電圧検出回路ＲＶ１は、順電圧検出回路ＦＶと同様に、サイリスタに逆方向（サイリスタのカソードからアノードに向かう方向）の電圧が印加されたとき、発光ダイオードが発光し、この光信号を光電変換器により電圧信号に変換し、この電圧信号を電圧検出用ライトガイドＲ１を介して図示しない制御回路に出力するようになっている。  ここで、逆電圧検出回路ＲＶ１が接続されるサイリスタは、順電圧検出回路とは異なり、通常全てのサイリスタに接続せず、サイリスタバルブを構成する複数個直列接続されるサイリスタのうちの数個の代表的なサイリスタに接続される。
【００２０】
図５は、以上述べたサイリスタ変換器においてサグ電圧が発生することを説明するための図であり、○部分がこれを示している。１２相のサイリスタ変換器の場合変換器用変圧器とサイリスタ変換器の間の接続線と対地との浮遊キャパシタンスＳＣ５、ＳＣ６がある場合、ブリッジ間接続点に接続されるサイリスタバルブすなわち５Ｘ、５Ｙ、５Ｚ、６Ｕ、６Ｖ、６Ｗには自相の転流相の次に点弧するサイリスタバルブのタイミングで変換器のサイリスタバルブにサグ電圧が発生する。すなわち自相の点弧タイミングを１番目としたとき６番目の点弧のタイミングでサグ電圧が発生する。
【００２１】
図６は、図２のサイリスタの点弧順序を示す図である。ここではサイリスタバルブ６Ｕに注目して説明する。サイリスタバルブ６Ｕはサイリスタバルブ６Ｖが点弧すると電流が転流してサイリスタバルブ６Ｕは消弧し、サイリスタバルブ６Ｕに逆電圧が印加される。サイリスタバルブ６Ｖが点弧した３０°ｅｌ後にサイリスタバルブ５Ｘが点弧することになる。サイリスタバルブ５Ｘが点弧するとサイリスタバルブ５Ｘのカソード側の電圧は浮遊キャパシタンスＳＣ５の電圧まで上昇することになる。サイリスタバルブ５Ｘの電位はブリッジ間接続点であるので、サイリスタ６Ｕのアノード側に接続されているのでサイリスタ６Ｕのアノード側の電位はＳＣ５の電位に近づこうとする。一方サイリスタ６Ｕのカソード側は浮遊キャパシタンスＳＣ６の電位であるので、サイリスタ６Ｕは順方向に電圧が印加されることになる。この現象により浮遊キャパシタンスＳＣ５、ＳＣ６に充電されるまでの短時間だけサグ状に逆電圧が欠落したり、順電圧が印加されたりすることになる。
【００２２】
図７は、従来のゲート制御装置のゲートロジックをサイリスタバルブ６Ｕに注目して説明するためのブロック図である。図２の各サイリスタバルブに対してゲートパルスを与える際の点弧タイミング信号を発生すると共に、ゲートブロック信号ＧＢを発生する点弧タイミング発生回路１１と、点弧タイミング発生回路１１から発生する信号のうち基準となる点弧タイミング信号、例えばサイリスタ６Ｕに与える点弧タイミング信号を第１番目としたとき、第６番目のタイミング信号はサイリスタ５Ｘに与える点弧タイミング信号となる。これらのタイミング信号及び前記ゲートブロック信号ＧＢを入力し、前記各サイリスタバルブに与えるゲートパルスを作成する１２回路（図６では６Ｕのサイリスタバルブにあたえる１回路分しか示していない）で１２相単位ゲートパルス発生回路２０で構成される。ここではサイリスタバルブ６Ｕにゲートパルスを与えるロジック回路を例に説明する。
【００２３】
１２相単位ゲートパルス発生回路２０は、点弧タイミング発生回路１１からの第１番目の点弧タイミング信号を所定幅のパルスに整形する第１のワンショット回路２１と、点弧タイミング発生回路１１からの第５番目の点弧タイミング信号を所定幅のパルスに整形する第２のワンショット回路２２と、ワンショット回路２２の出力信号と点弧タイミング発生回路１１からのゲートブロック信号を取り込み、両信号のうち少なくとも一方が存在したとき論理信号を出力する第１の論理和回路２５と、ワンショット回路２１から端子Ｓに信号がＨレベルがあり、端子Ｒ１に論理和回路２５からの信号がＬレベルのとき端子Ｑの信号がＨレベルでセット状態となる第１のＲ−Ｓフリップフロップ２４と、本図にないサイリスタバルブからの光逆電圧信号ＲＶを電気信号に変換した後のＲＶ信号を所定時間Ｔγ例えば７００μｓだけ遅延させる第１のオンディレイ回路２７と、フリップフロップ２４から端子Ｓに信号がＨレベルがあり、端子Ｒにオンディレイ回路２７からの信号がＬレベルのとき端子Ｑの信号がＨレベルでセット状態となる第２のＲ−Ｓフリップフロップ２６と、本図にないサイリスタバルブからの光順電圧信号ＦＶ１〜ＦＶＮを電気信号に変換した後にこれらの信号の論理和集約を行う第２の論理和回路３３Ａと、フリップフロップ２６の出力信号と論理和回路３３Ａの出力信号である集約ＦＶ信号が共に存在したとき論理信号を出力する第１の論理積回路２８と、論理積回路２８からの論理信号をパルスに整形してサイリスタバルブ６Ｕへのゲートパルスとする第３のワンショット回路２９とを備えている。
【００２４】
（従来の技術の課題）
図８(a)は、図５の○部分である、サイリスタバルブＵ６のサグ電圧波形を拡大して示し、さらに図８（ｂ）〜（ｉ）は図７に示す１２相単位ゲートパルス発生回路２０のタイミングチャートである。ここで図８に示すサグ電圧は前述の逆電圧検出回路（ＲＶ）の検出レベル、順電圧検出回路（ＦＶ）の検出レベルをいずれも正方向に超えた例をしめしている。このサグ電圧のレベルがどの程度になるかは浮遊キャパシタンスの値やサイリスタバルブサイリスタバルブのインピーダンスや点弧位相で異なるが、期間としては概略４０μｓ程度である。
【００２５】
図８に示す波形は、点弧タイミング発生回路１１から発生する図示されていない自相のタイミングを基準にすると第１番目のタイミング信号［１］ＰＨＳ−ＯＮが発生しワンショット回路２１介して所望のパルスに整形され、フリップフロップ２４をセットしその出力をＨレベルとし、さらにフリップフロップ２６をセットしその出力をＨレベルとし、論理積回路２８を経由してワンショット回路２９を介し、サイリスタバルブＵ６をターンオンした以降の波形を示している。
【００２６】
点弧タイミング発生回路１１から発生する自相のタイミング信号を基準にして第５番目のタイミング信号［５］ＰＨＳ−ＯＮが、図８（ｂ）のように時刻ｔ１１でＨレベルになると、ワンショット回路２２介して所望のパルスに整形され、さらに論理和回路２５を経由してフリップフロップ２４のＲ１に入力される。これによりフリップフロップ２４の出力はＬレベルとなる。一方、図示されていないゲートロジック回路によりサイリスタバルブ６Ｖにゲートパルスが与えられ、サイリスタバルブ６Ｕから６Ｖに転流し、時刻ｔ１２でサイリスタバルブ６Ｕはターンオフし逆電圧が印加され、さらに図８（ｅ）のようにＲＶ信号がＨレベルとなる。
【００２７】
時刻t１1から３０°el経過した時刻ｔ１３になると点弧タイミング発生回路１１から発生する第６番目のタイミング信号［６］ＰＨＳ−ＯＮが図８（ｃ）のように時刻ｔ１３でＨレベルになるとサイリスタバルブ５Ｘが点弧するので、前述の様にサイリスタバルブ６Ｕには瞬間的に順方向に電圧が加わり図８（ａ）のようにサグ状の逆電圧の欠落や順電圧の印加が発生する。このサグ電圧がサイリスタバルブ６Ｕの逆電圧検出レベル（ＲＶ検出レベル）や順電圧検出レベル（ＦＶレベル）を正方向に超えると図８（ｄ）や図８（ｅ）に示すように時刻ｔ１３から時刻ｔ１４にかけて論理和回路３３Ａの出力である集約ＦＶ信号がパルス的にＨレベルになったり、ＲＶ信号がパルス的にＬレベルになる。  時刻ｔ１２から時刻ｔ１３までの期間Ｔｒ１がオンディレイ回路２７の設定値Ｔγより短い場合はオンディレイ回路２７の出力はＬレベルのままであるので、時刻ｔ１３ではフリップフロップ２６はリセットされず、その出力はＨレベルである。したがって、時刻ｔ１３で集約ＦＶ信号がＨレベルになると論理積回路２８の出力がＨとなりワンショット回路２９を介し不要なゲートパルスをサイリスタバルブ６Ｕに与えることになる。さらに時刻ｔ１４にてサイリスタバルブ６Ｕの逆電圧が逆電圧検出レベル（ＲＶ検出レベル）を負方向に超えるとＲＶ信号はＨレベルに復帰する。時刻ｔ１５にてサイリスタバルブ６Ｕの逆電圧が逆電圧検出レベル（ＲＶ検出レベル）を正方向に越えるとＲＶ信号はＬレベルとなる。さらに時刻ｔ１６にてサイリスタバルブ６Ｕの順電圧が順電圧検出レベル（ＦＶ検出レベル）を正方向に超えると集約ＦＶ信号はＨレベルとなる。ここで時刻ｔ１４から時刻ｔ１５までの期間Ｔｒ２がオンディレイ回路２７の設定値Ｔγより短い場合はオンディレイ回路２７の出力はＬレベルのままであるので、時刻ｔ１６ではフリップフロップ２６はリセットされず、その出力はＨレベルである。したがって、時刻ｔ１６で集約ＦＶ信号がＨレベルになると論理積回路２８の出力がＨとなりワンショット回路２９を介し不要なゲートパルスをサイリスタバルブ６Ｕに与えることになる。このタイミングでゲートパルスを出力するとサイリスタバルブ６Ｕは再び点弧してしまい、不要な転流失敗を発生させてしまい正常な運転ができなくなるという問題が生じる。
【００２８】
（発明の実施形態１）
次に、発明の実施形態を説明する。始めに、１２相単位ゲートパルス発生回路への適用形態である実施形態１について図９及び図１０を参照して説明する。図９は、実施形態１をサイリスタバルブ６Ｕに注目して説明するためのゲート制御装置のゲートロジックのブロック図である。図２の各サイリスタバルブに対してゲートパルスを与える際の点弧タイミング信号を発生すると共に、ゲートブロック信号ＧＢを発生する点弧タイミング発生回路１１と、点弧タイミング発生回路１１から発生する信号のうち例えば自相であるサイリスタバルブ６Ｕに与える点弧タイミング信号を第１番目としたとき、サイリスタバルブ６Ｖに与える点弧タイミング信号は第５番目の信号となり、第６番目のタイミング信号はサイリスタバルブ５Ｘに与える点弧タイミング信号となる。これらのタイミング信号及び前記ゲートブロック信号ＧＢを入力し、前記各サイリスタバルブに与えるゲートパルスを作成する１２回路（図６では６Ｕのサイリスタバルブにあたえる１回路分しか示していない）で１２相単位ゲートパルス発生回路２０と前記サグ電圧に起因するＲＶ信号の欠落をマスクするマスク手段３００とを新たに備えている。
【００２９】
１２相単位ゲートパルス発生回路２０は、点弧タイミング発生回路１１からの自相である第１番目の点弧タイミング信号を所定幅のパルスに整形する第１のワンショット回路２１と、点弧タイミング発生回路１１からの第５番目の点弧タイミング信号を所定幅のパルスに整形する第２のワンショット回路２２と、ワンショット回路２２の出力信号と点弧タイミング発生回路１１からのゲートブロック信号を取り込み、両信号のうち少なくとも一方が存在したとき論理信号を出力する第１の論理和回路２５と、ワンショット回路２１から端子Ｓに信号がＨレベルがあり、端子Ｒ１に論理和回路２５からの信号がＬレベルのとき端子Ｑからの信号がＨレベルでセット状態となる第1のＲ−Ｓフリップフロップ２４と、本図にないサイリスタバルブからの光逆電圧信号ＲＶを電気信号に変換した後のＲＶ信号を所定時間Ｔγ例えば７００μｓだけ遅延させる第１のオンディレイ回路２７と、フリップフロップ２４から端子Ｓに信号がＨレベルがあり、端子Ｒにオンディレイ回路２７からの信号がＬレベルのとき端子Ｑからの信号がＨレベルでセット状態となる第２のＲ−Ｓフリップフロップ２６と、本図にないサイリスタバルブからの光順電圧信号ＦＶ１〜ＦＶＮを電気信号に変換した後にこれらの信号の論理和集約を行う第２の論理和回路３３Ａと、フリップフロップ２６の出力信号と第２の論理和回路３３Ａの出力信号である集約ＦＶ信号が共に存在したとき論理信号を出力する第１の論理積回路２８と、論理積回路２８からの論理信号をパルスに整形してサイリスタバルブ６Ｕへのゲートパルスとする第３のワンショット回路２９とを備えている。ここまでの構成は、前述の図７と同じである。
【００３０】
新たに追加するマスク手段３００は、点弧タイミング発生回路１１からの第６番目の点弧タイミング信号を所定幅のパルスに整形する第４のワンショット回路２３と、ワンショット回路２３の出力信号を所定幅Ｔ２´のパルスに整形する第５のワンショット回路３０と、逆電圧検出回路ＲＶからの検出信号を所定時間例えば４５μｓだけ遅延させる第１のオフディレイ回路３１と、オフディレイ回路３１からの信号と、ワンショット回路３０からのパルスが共に存在したとき論理信号を出力する第２の論理積回路３２と、論理積回路３２の出力信号と、逆電圧検出回路ＲＶからの検出信号のうちの少なくとも一方の信号が存在したとき論理信号を出力する第3の論理和回路３３Ｂを具備している。
【００３１】
これにより点弧タイミング発生回路１１から発生する信号のうち自相（例えばサイリスタバルブ６Ｕ）の点弧タイミング信号を第１番目としたとき第６番目に発生する点弧タイミング信号（例えばサイリスタバルブ５Ｘ）に同期して逆電圧検出回路ＲＶの検出信号の瞬断をマスクするマスク手段３００を備えていることになる。尚、ワンショット回路２３の設定をＴ２′とすることでワンショット回路３０は省略してもよい。
【００３２】
ここで図１０により、実施形態の動作を説明する。図１０(a)に示すサグ電圧は前述の逆電圧検出回路（ＲＶ）の検出レベルを正方向に超えるが、順電圧検出回路（ＦＶ）の検出レベルは正方向に超えていない例を示している。このように構成されたマスク手段３００を備えた実施形態１によれば、図１０（ａ）に示すようなサグ電圧が発生しても転流失敗することなく、サイリスタ変換器の運転が可能になる。時刻ｔ１２までの動きは図８と同じであるので説明は省略する。
【００３３】
時刻t１1から３０°el経過した時刻ｔ１３になると点弧タイミング発生回路１１から発生する第６番目のタイミング信号［６］ＰＨＳ−ＯＮが図１０（ｃ）のように時刻ｔ１３でＨレベルになるとサイリスタバルブ５Ｘが点弧するので、前述の様にサイリスタバルブ６Ｕには瞬間的に順方向に電圧が加わり図１０（ａ）のようにサグ状の逆電圧の欠落が発生する。このサグ電圧がサイリスタバルブ６Ｕの逆電圧検出レベル（ＲＶ検出レベル）を正方向に超えると図１０（ｅ）に示すように時刻ｔ１３から時刻ｔ１４にかけてＲＶ信号がパルス的にＬレベルになる。
【００３４】
一方、時刻t１３にて点弧タイミング発生回路１１から発生する自相（６Ｕ）のタイミング信号を基準にして第６番目のタイミング信号［６］ＰＨＳ−ＯＮが、図１０（ｃ）のようにＨレベルになると、ワンショット回路２３、３０を順次介して所望のパルスに整形される。この場合のワンショット回路３０の出力であるオフディレイ回路３１の有効信号は、図１０（ｆ）のようにＴ２´例えば４５μｓとなる。Ｔ２´は図１０（ａ）に示すサグ電圧の発生時間４０μｓ程度より長いことから、オフディレイ回路３１を通過し、論理和３３Ｂを経由した後のオフディレイ後ＲＶの信号は、瞬断のないパルス信号となる。この結果、オフディレイ回路３１を通過前及び通過後の信号は、論理積回路３２、論理和回路３３Ｂを経て図１０（ｈ）のように瞬断のないパルス信号となる。  
よって、論理和回路３３Ｂの出力幅はオンディレイ回路２７の設定値Ｔγより長くなるのでｔ１２からｔγ経過した時点でオンディレイ回路２７の出力はＨレベルとなり、この信号がフリップフロップ２６の端子Ｒに入力されるのでフリップフロップ２６の出力ＱはＬレベルとなる。よって、時刻ｔ１６で集約ＦＶ信号がＨレベルになっても論理積回路２８のフリップフロップ２６に接続されている入力はＬであるので論理積回路２８の出力はＬを維持し、ワンショット回路２９を介し不要なゲートパルスをサイリスタバルブ６Ｕに与えることはない。よって、サイリスタバルブ６Ｕは転流失敗することなく正常に運転継続が可能である。
【００３５】
第６番目のタイミング信号[6]ＰＨＳ―ＯＮがＨレベルになった時以外は、ワンショット回路３１は動作しないので従来と同じ動きとなる。
【００３６】
このようにマスク手段３００は、図９に示すようにワンショット回路３０、オフディレイ回路３１、論理積回路３２、論理和回路３３Ｂを備え、これらはロジック回路で構成しているのでコストは従来と変わらない。
【００３７】
以上述べた図９のマスク手段３００は、言換えれば、サイリスタ変換器の所定のサイリスタバルブ例えば６Ｕが点弧中であってその後転流状態にあるサイリスタバルブ例えば６Ｖに対して電気角で３０°後に点弧するサイリスタバルブ例えば５Ｘに与える点弧タイミング信号に基づき、サイリスタバルブに発生するサグ電圧に起因するＲＶ信号の瞬断をマスクするようにした構成ともいえる。
【００３８】
（実施形態２）
次に、１２相単位ゲートパルス発生回路への適用形態である実施形態２について図１１及び図１２を参照して説明する。図１１は、実施形態２をサイリスタバルブ６Ｕに注目して説明するためのゲート制御装置のゲートロジックのブロック図であり、図９のマスク手段３００に次のロジックを追加したものである。すなわち、ワンショット回路３０からのパルスを反転する第１の反転回路３４と、反転回路３４からの反転信号と順電圧検出回路ＦＶからの検出信号を入力し、両方の信号が共に存在したとき論理信号を出力する第３の論理積回路３５と、論理和回路３３Ａからの集約ＦＶ信号を所定時間例えば５μｓ遅延させる第２のオンディレイ回路３６と、オンディレイ回路３６からの遅延信号と論理積回路３５の出力信号を入力し、両出力信号の少なくとも一つが存在したとき論理信号を出力する第４の論理和回路３７を追加したものである。尚、ワンショット回路２３の設定をＴ２′とすることでワンショット回路３０は省略してもよい。
【００３９】
このように構成されたマスク手段３００を備えた実施形態２によれば、図１２（ａ）に示すようなサグ電圧が発生しても転流失敗することなくサイリスタ変換器の運転が可能になる。
【００４０】
ここで図１２により、実施形態の動作を説明する。図１２(a)に示すサグ電圧は前述の逆電圧検出回路（ＲＶ）の検出レベルを正方向に超え、さらに順電圧検出回路（ＦＶ）の検出レベルも正方向に超える例をしめしている。このように構成されたマスク手段３００を備えた実施形態２によれば、図１２（ａ）に示すようなサグ電圧が発生しても転流失敗することなく、サイリスタ変換器の運転が可能になる。時刻ｔ１２までの動きは図８と同じであるので説明は省略する。
【００４１】
時刻t１1から３０°el経過した時刻ｔ１３で点弧タイミング発生回路１１から発生する第６番目のタイミング信号［６］ＰＨＳ−ＯＮが図１２（ｃ）のようにＨレベルになるとサイリスタバルブ５Ｘが点弧するので、前述の様にサイリスタバルブ６Ｕには瞬間的に順方向に電圧が加わり図１２（ａ）のようにサグ状の逆電圧の欠落が発生する。このサグ電圧がサイリスタバルブ６Ｕの逆電圧検出レベル（ＲＶ検出レベル）を正方向に超えると図１２（ｅ）に示すように時刻ｔ１３から時刻ｔ１４にかけてＲＶ信号がパルス的にＬレベルになる。また、このサグ電圧がサイリスタバルブ６Ｕの順電圧検出レベル（ＦＶ検出レベル）を正方向に超えると図１２（ｄ）に示すように時刻ｔ１３から時刻ｔ１４にかけてＦＶ信号がパルス的にＨレベルになる。
【００４２】
一方、時刻t１３にて点弧タイミング発生回路１１から発生する自相であるサイリスタバルブ６Ｕのタイミング信号を基準にして第６番目のタイミング信号［６］ＰＨＳ−ＯＮが、図１２（ｃ）のようにＨレベルになると、ワンショット回路２３、３０を順次介して所望のパルスに整形される。この場合のワンショット回路３０によりオフディレイ回路３１の有効信号は、図１２（ｆ）のようにＴ２´例えば４５μｓとする。Ｔ２´は図１２（ａ）に示すサグ電圧の発生時間４０μｓ程度より長いことから、オフディレイ回路３１を通過し、論理和３３Ｂを経由した後のオフディレイ後ＲＶの信号は、瞬断のないパルス信号となる。この結果、オフディレイ回路３１を通過前及び通過後の信号は、論理積回路３２、論理和回路３３Ｂを経て図１２（ｈ）のように瞬断のないパルス信号となる。
【００４３】
また、通常、サグ期間ｔ１３からｔ１４までの期間に発生する集約ＦＶ信号の幅はきわめて短いのでオンディレイ回路３６を通過した後の順電圧検出回路は集約ＦＶの信号はサグ発生期間中にＨレベルになることはない、また、ワンショット３０の出力がＨレベルの期間は論理積回路３５によりオンディレイ回路３６を経由しない信号はブロックされる。したがって論理和回路３７の出力は図１２（ｇ）のようになり時刻ｔ１３からｔ１４までの期間はＬの状態を維持する。したがって、この期間にワンショット回路２９が不要なゲートパルスを出力することはない。
【００４４】
さらに、図１２（ｈ）に示すように論理和回路３３Ｂの出力幅はオンディレイ回路２７の設定値Ｔγより長くなるのでｔ１２がらＴγ経過した時点でオンディレイ回路２７の出力はＨレベルとなり、この信号がフリップフロップ２６の端子Ｒに入力されるのでフリップフロップ２６の出力ＱはＬレベルとなる。よって、時刻ｔ１６で集約ＦＶ信号がＨレベルになっても論理積回路２８のフリップフロップ２６に接続されている入力はＬであるので論理積回路２８の出力はＬを維持し、ワンショット回路２９を介し不要なゲートパルスをサイリスタバルブ６Ｕに与えることはない。よって、サイリスタバルブ６Ｕは転流失敗することなく正常に運転継続が可能である。
【００４５】
（実施形態３）
さらに、６相単位ゲートパルス発生回路への適用形態である実施形態３について図１３及び図１４を参照して説明する。
【００４６】
図１３は、実施形態３をサイリスタバルブ６Ｕに注目して説明するためのゲート制御装置のゲートロジックのブロック図である。図２の各サイリスタバルブに対してゲートパルスを与える際の点弧タイミング信号を発生すると共に、ゲートブロック信号ＧＢを発生する点弧タイミング発生回路１１と、点弧タイミング発生回路１１から発生する信号のうち例えば自相であるサイリスタバルブ６Ｕに与える点弧タイミング信号を第１番目としたとき、サイリスタバルブ６Ｖに与える点弧タイミング信号は第５番目の信号となり、第６番目のタイミング信号はサイリスタバルブ５Ｘに与える点弧タイミング信号となる。６相単位ゲートパルス発生器では第１のゲートパルス発生回路には第１、３、５、７，９、１１番目のタイミング信号とゲートブロック信号が入力され、第２のゲートパルス発生器には第２，４，６，８，１０，１２番目のタイミング信号とゲートブロック信号が入力される。これらのタイミング信号及び前記ゲートブロック信号ＧＢを入力し、前記各サイリスタバルブに与えるゲートパルスを作成する６回路（図１３では６Ｕのサイリスタバルブにあたえる１回路分しか示していない）で６相単位ゲートパルス発生回路２０と前記サグ電圧に起因するＲＶ信号の欠落をマスクするマスク手段４００を備えている。
【００４７】
６相単位ゲートパルス発生回路２０は、点弧タイミング発生回路１１からの自相である第１番目の点弧タイミング信号を所定幅のパルスに整形する第１のワンショット回路２１と、点弧タイミング発生回路１１からの第５番目の点弧タイミング信号を所定幅のパルスに整形する第２のワンショット回路２２と、ワンショット回路２２の出力信号と点弧タイミング発生回路１１からのゲートブロック信号を取り込み、両信号のうち少なくとも一方が存在したとき論理信号を出力する第１の論理和回路２５と、ワンショット回路２１から端子Ｓに信号がＨレベルがあり、端子Ｒ１に論理和回路２５からの信号がＬレベルのとき端子Ｑからの信号がＨレベルでセット状態となる第1のＲ−Ｓフリップフロップ２４と、本図にないサイリスタバルブからの光逆電圧信号ＲＶを電気信号に変換した後のＲＶ信号を所定時間Ｔγ例えば７００μｓだけ遅延させる第１のオンディレイ回路２７と、フリップフロップ２４から端子Ｓに信号がＨレベルがあり、端子Ｒにオンディレイ回路２７からの信号がＬレベルのとき端子Ｑからの信号がＨレベルでセット状態となる第２のＲ−Ｓフリップフロップ２６と、本図にないサイリスタバルブからの光順電圧信号ＦＶ１〜ＦＶＮを電気信号に変換した後にこれらの信号の論理和集約を行う第２の論理和回路３３Ａと、フリップフロップ２６の出力信号と第２の論理和回路３３Ａの出力信号である集約ＦＶ信号が共に存在したとき論理信号を出力する第１の論理積回路２８と、論理積回路２８からの論理信号をパルスに整形してサイリスタバルブ６Ｕへのゲートパルスとする第３のワンショット回路２９とを備えている。ここまでの構成は、前述の図７と同じである。
【００４８】
新たに追加するマスク手段４００は、ワンショット回路２２の出力信号を所定幅Ｔ１のパルスに整形する第６のワンショット回路４０と、ワンショット回路４０の出力を反転する第２の反転回路４１と、反転回路４１の出力と逆電圧検出回路ＲＶからの検出信号を入力する第１のＤ−Ｑフリップフロップ４２と、Ｄ−Ｑフリップフロップ４２の出力信号を所定幅Ｔ２のパルスに整形する第７のワンショット回路４３と、逆電圧検出回路ＲＶの出力信号を入力し所定時間遅延させる第２のオフディレイ回路４４と、オフディレイ回路４４の出力信号とワンショット回路４２の出力信号を入力し、両方の出力信号が存在したとき論理信号を出力する第３の論理積回路４５と、逆電圧検出回路ＲＶの検出信号と論理積回路４５の出力信号の少なくとも一方の信号が存在したとき論理信号を、オンディレイ回路２７に出力する第４の論理和回路４６とを備えている。
【００４９】
このように構成されたマスク手段４００を備えた実施形態３によれば、図１２（ａ）に示すようなサグ電圧が発生しても転流失敗することなく、サイリスタ変換器の運転が可能になる。
【００５０】
ここで図１４により、実施形態の動作を説明する。図１4(a)に示すサグ電圧は前述の逆電圧検出回路（ＲＶ）の検出レベルを正方向に超えるが、順電圧検出回路（ＦＶ）の検出レベルは正方向に超えていない例をしめしている。このように構成されたマスク手段４００を備えた実施形態３によれば、図１4（ａ）に示すようなサグ電圧が発生しても転流失敗することなく、サイリスタ変換器の運転が可能になる。時刻ｔ１２までの動きは図８と同じであるので説明は省略する。点弧タイミング発生回路１１から発生する自相のタイミング信号を基準にして第５番目に発生する点弧タイミング信号［５］ＰＨＳ−ＯＮが、図１２（ｂ）のようにＨレベルになると、ワンショット回路２２、４０を順次介して所望Ｔ１のパルス幅に整形される。さらに反転回路４１を経由しＤ−Ｑフリップフロップ４２のクロック端子へ入力される。ここで設定値Ｔ１は点弧位相の変化を考慮した３０°ｅｌよりすこし短い期間例えば２７°el相当としておく。ワンショット回路４０の出力がＨからＬになるタイミングは反転回路４１がＬからＨへ移行するタイミングであり、このときＲＶ信号はＨであるのでＤ−Ｑフリップフロップ４２の出力はＨとなる。さらに図１４（ｆ）に示す様にワンショット回路４３によりＴ２の期間はワンショット回路４３の出力はＨレベルとなる。設定Ｔ２点弧位相の変動を考慮し例えば商用周波数が５０Ｈzの場合は４００μｓ程度に設定することにより時刻ｔ１３から時刻ｔ１４までの間はワンショット回路４３の出力（ディレイ回路有効信号）はＨ状態を保持できる。
【００５１】
時刻t１１から約３０°el経過した時刻ｔ１３に点弧タイミング発生回路１１から発生する第６番目のタイミング信号［６］ＰＨＳ−ＯＮが図１０（ｃ）のようにＨレベルになると、サイリスタバルブ５Ｘが点弧するので、前述の様にサイリスタバルブ６Ｕには瞬間的に順方向に電圧が加わり図１４（ａ）のようにサグ状の逆電圧の欠落が発生する。このサグ電圧がサイリスタバルブ６Ｕの逆電圧検出レベル（ＲＶ検出レベル）を正方向に超えると図１４（ｅ）に示すように時刻ｔ１３から時刻ｔ１４にかけてＲＶ信号がパルス的にＬレベルになる。しかし、オフディレイ回路４４の設定時限を４５μｓ程度とすると、オフディレイ回路４４の出力はパルス的にＬレベルになることは無くＨレベルを保持できる。よって時刻t13からt14の期間は論理積回路４５の入力はいずれもＨレベルであるので、時刻ｔ１３からｔ１４の期間は論理積回路４５の出力もＨレベルとなる。したがって、図１４（ｈ）に示されるように論理和回路４６の出力信号は時刻ｔ１２から時刻ｔ１５までＨレベルとなり、サグ発生期間の瞬断はなくなる。
【００５２】
よって、論理和回路４６の出力幅はオンディレイ回路２７の設定値Ｔγより長くなるのでｔ１２からＴγ経過した時点でオンディレイ回路２７の出力はＨレベルとなり、この信号がフリップフロップ２６の端子Ｒに入力されるのでフリップフロップ２６の出力ＱはＬレベルとなる。よって、時刻ｔ１６で集約ＦＶ信号がＨレベルになっても論理積回路２８のフリップフロップ２６に接続されている入力はＬであるので論理積回路２８の出力はＬを維持し、ワンショット回路２９を介し不要なゲートパルスをサイリスタバルブ６Ｕに与えることはない。これによりサイリスタバルブ６Ｕは転流失敗することなく正常に運転継続が可能である。
【００５３】
このようにマスク手段４００は、図１３に示すようにワンショット回路４０、反転回路４１、Ｄ−Ｑフリップフロップ４２、ワンショット回路４３、オフディレイ回路４４、論理積回路４５、論理和回路４６を備え、これらはロジック回路で構成しているのでコストは従来と変わらない。
【００５４】
以上述べた図１３のマスク手段４００は、言換えれば、サイリスタ変換器の所定のサイリスタバルブ例えばサイリスタバルブ６Ｕが点弧中であってその後転流状態にあるサイリスタバルブ６Ｖに対して電気角で３０°ｅｌ後に点弧するサイリスタバルブ５Ｘを予測して発生される点弧タイミング信号に基づき、サイリスタバルブに発生するサグ電圧に起因するＲＶ信号の瞬断をマスクするようにした構成ともいえる。
【００５５】
（実施形態４）
最後に、６相単位ゲートパルス発生回路への適用形態である実施形態４について図１５及び図１６を参照して説明する。図１５は、実施形態４をサイリスタバルブ６Ｕに注目して説明するためのゲート制御装置のゲートロジックのブロック図であり、図１３のマスク手段４００に次のロジックを追加したものである。すなわち、前記ワンショット回路４３からのパルスを反転する第３の反転回路４７と、反転回路４７からの反転パルスと順電圧検出回路ＦＶの検出信号を入力し、両方の信号が共に存在するとき論理信号を出力する第４の論理積回路４８と、論理和回路３３Ａからの集約ＦＶ信号を所定時間例えば５μｓ遅延させる第３のオンディレイ回路４９と、オンディレイ回路４９からの遅延信号と論理積回路４８からの論理信号の少なくとも一方の信号が存在したとき論理信号を出力する第５の論理和回路５０を追加したものである。
【００５６】
ここで図１６により、実施形態の動作を説明する。図１６(a)に示すサグ電圧は前述の逆電圧検出回路（ＲＶ）の検出レベル正方向にを超え、さらに順電圧検出回路（ＦＶ）の検出レベルも正方向に超える例をしめしている。このように構成されたマスク手段３００を備えた実施形態２によれば、図１２（ａ）に示すようなサグ電圧が発生しても転流失敗することなく、サイリスタ変換器の運転が可能になる。時刻ｔ１２までの動きは図８と同じであるので説明は省略する。
【００５７】
点弧タイミング発生回路１１から発生する自相であるサイリスタバルブ６Ｕのタイミン
グ信号を基準にして第５番目に発生する点弧タイミング信号［５］ＰＨＳ−ＯＮが、図１６（ｂ）のようにＨレベルになると、ワンショット回路２２、４０を順次介して所望Ｔ１のパルス幅に整形される。さらに反転回路４１を経由しＤ−Ｑフリップフロップ４２のクロック端子へ入力される。
【００５８】
ここで設定値Ｔ１は点弧位相の変化を考慮した３０°ｅｌよりすこし短い期間例えば２７°el相当としておく。ワンショット回路４０の出力がＨレベルからＬレベルになるタイミングは反転回路４１がＬレベルからＨレベルへ移行するタイミングであり、このときＲＶ信号はＨレベルであるのでＤ−Ｑフリップフロップ４２の出力はＨレベルとなる。さらに図１６（ｆ）に示す様にワンショット回路４３によりＴ２の期間はワンショット回路４３の出力はＨレベルとなる。設定Ｔ２点弧位相の変動を考慮し例えば商用周波数が５０Ｈzの場合は４００μｓ程度に設定することにより時刻ｔ１３から時刻ｔ１４までの間はワンショット回路４３の出力（ディレイ回路有効信号）はＨレベルを保持できる。
【００５９】
時刻t１1から約３０°el経過した時刻ｔ１３に点弧タイミング発生回路１１から発生する第６番目のタイミング信号［６］ＰＨＳ−ＯＮが図１６（ｃ）のようにＨになると、サイリスタバルブ５Ｘが点弧するので、前述の様にサイリスタバルブ６Ｕには瞬間的に順方向に電圧が加わり図１６（ａ）のようにサグ状の逆電圧の欠落が発生する。このサグ電圧がサイリスタバルブ６Ｕの逆電圧検出レベル（ＲＶ検出レベル）を正方向に超えると図１６（ｅ）に示すように時刻ｔ１３から時刻ｔ１４にかけてＲＶ信号がパルス的にＬレベルになる。
【００６０】
また、このサグ電圧がサイリスタバルブ６Ｕの順電圧検出レベル（ＦＶ検出レベル）を正方向に超えると図１６（ｄ）に示すように時刻ｔ１３から時刻ｔ１４にかけてＦＶ信号がパルス的にＨレベルになる。サグ期間ｔ１３からｔ１４までの期間に発生する集約ＦＶ信号の幅はきわめて短いのでオンディレイ回路４９を通過した後の順電圧検出回路は集約ＦＶの信号はサグ発生期間中にＨレベルになることはない、また、ワンショット４３の出力がＨレベルの期間は論理積回路４８によりオンディレイ回路４９を経由しない信号はブロックされる。したがって論理和回路５０の出力は図１６（ｇ）のようになり時刻ｔ１３からｔ１４までの期間はＬの状態を維持する。したがって、この期間にワンショット回路２９が図１６（ｌ）に示すように不要なゲートパルスを出力することはない。
【００６１】
図１６（ｅ）に示すように時刻ｔ１３から時刻ｔ１４にかけてＲＶ信号がパルス的にＬレベルになるがオフディレイ回路４４の設定時限を４５μｓ程度とすると、オフディレイ回路４４の出力はパルス的にＬレベルになることは無くＨ状態を保持できる。よって時刻t13からt14の期間は論理積回路４５の入力はいずれもＨレベルであるので、時刻ｔ１３からｔ１４の期間は論理積回路４５の出力もＨレベルとなる。したがって、図１６（ｈ）に示されるように論理和回路４６の出力信号は時刻ｔ１２から時刻ｔ１５までＨレベルとなり、サグ発生期間の瞬断はなくなる。よって、論理和回路４６の出力幅はオンディレイ回路２７の設定値Ｔγより長くなるのでｔ１２がらＴγ経過した時点でオンディレイ回路２７の出力はＨレベルとなり、この信号がフリップフロップ２６の端子Ｒに入力されるのでフリップフロップ２６の出力ＱはＬレベルとなる。よって、時刻ｔ１６で集約ＦＶ信号がＨレベルになっても論理積回路２８のフリップフロップ２６に接続されている入力はＬであるので論理積回路２８の出力はＬを維持し、ワンショット回路２９を介し図１６（ｌ）に示すように不要なゲートパルスをサイリスタバルブ６Ｕに与えることはない。これによりサイリスタバルブ６Ｕは転流失敗することなく正常に運転継続が可能である。
【００６２】
以上述べた各実施形態は１２相サイリスタブリッジからなる電力変換器について述べたが、１８相、２４相サイリスタブリッジからなる電力変換器についても、前述の実施形態と同様に実施できる。
【符号の説明】
【００６３】
ＲＶ１…逆電圧検出回路、ＦＶ１〜７…順電圧検出回路、ＳＣ５、ＳＣ６…浮遊キャパシタンス、３，４，５，６…サイリスタ変換器、５Ｕ，５Ｖ，５Ｗ，５Ｘ，５Ｙ，５Ｚ，６Ｕ，６Ｖ，６Ｗ，６Ｘ，６Ｙ，６Ｚ…サイリスタバルブ、１，７…高圧側変換用変圧器、２，８…低圧側変換用変圧器、９，１０…ＤＣリアクトル、１１…点弧タイミング発生回路、２０…ゲートパルス発生回路、２１、２２、２３、２９、３０、４０、４３…ワンショット回路、２４、２６…ＲＳフリップフロップ、２５、３３Ａ，３３Ｂ、３７、４６、５０…論理和回路、２７、３６、４９…オンディレイ回路、２８、３２、３５、４５、４８…論理積回路、３４、４１、４７…反転回路、４２…ＤＱフリップフロップ、３１、４４…オフディレイ回路、３００、４００…マスク手段。
【図１】
2015089273.tif 000003
【図２】
2015089273.tif 000004
【図３】
2015089273.tif 000005
【図４】
2015089273.tif 000006
【図５】
2015089273.tif 000007
【図６】
2015089273.tif 000008
【図７】
2015089273.tif 000009
【図８】
2015089273.tif 000010
【図９】
2015089273.tif 000011
【図１０】
2015089273.tif 000012
【図１１】
2015089273.tif 000013
【図１２】
2015089273.tif 000014
【図１３】
2015089273.tif 000015
【図１４】
2015089273.tif 000016
【図１５】
2015089273.tif 000017
【図１６】
2015089273.tif 000018