(57)【要約】【課題】ｎ型ダイヤモンド半導体層−金属電極間の接触抵抗が低抵抗化されたダイヤモンド半導体装置及びその製造方法を提供すること。【解決手段】本発明のダイヤモンド半導体装置は、ホッピング伝導性を有するｎ型ダイヤモンド半導体層の表層を加熱し、前記表層中のダイヤモンド構造を構造相転移させて得られる、膜厚が一様なグラファイト層が形成された前記ｎ型ダイヤモンド半導体層と前記グラファイト層との積層体と、前記グラファイト層上に配される金属電極と、を有することを特徴とする。【選択図】図４
2015115502.tif 000002
【特許請求の範囲】
【請求項１】
ホッピング伝導性を有するｎ型ダイヤモンド半導体層の表層を加熱し、前記表層中のダイヤモンド構造を構造相転移させて得られる、膜厚が一様なグラファイト層が形成された前記ｎ型ダイヤモンド半導体層と前記グラファイト層との積層体と、
前記グラファイト層上に配される金属電極と、を有することを特徴とするダイヤモンド半導体装置。
【請求項２】
グラファイト層が、ｎ型ダイヤモンド半導体層の表層を低くとも１，２００℃の加熱温度で加熱して形成される請求項１に記載のダイヤモンド半導体装置。
【請求項３】
グラファイト層の厚みが、厚くとも１２ｎｍである請求項１から２のいずれかに記載のダイヤモンド半導体装置。
【請求項４】
ｎ型ダイヤモンド半導体層にドープされるｎ型不純物の不純物濃度が、１×１０２０ｃｍ−３〜１×１０２１ｃｍ−３である請求項１から３のいずれかに記載のダイヤモンド半導体装置。
【請求項５】
ショットキー障壁の高さが、２．３ｅＶ以下である請求項１から４のいずれかに記載のダイヤモンド半導体装置。
【請求項６】
金属電極が、チタン、ニッケル、プラチナ、アルミニウム、金及びこれらの合金のいずれかで形成される層の単層体又は積層体である請求項１から５のいずれかに記載のダイヤモンド半導体装置。
【請求項７】
ホッピング伝導性を有するｎ型ダイヤモンド半導体層の表層を加熱し、前記表層中のダイヤモンド構造を構造相転移させて、膜厚が一様なグラファイト層が形成された前記ｎ型ダイヤモンド半導体層と前記グラファイト層との積層体を形成する積層体形成工程と、
前記積層体上に金属電極を形成する金属電極形成工程と、を含むことを特徴とするダイヤモンド半導体装置の製造方法。
【請求項８】
積層体形成工程が、ｎ型ダイヤモンド半導体層の表層を低くとも１，２００℃の加熱温度で加熱して、グラファイト層を形成する工程である請求項７に記載のダイヤモンド半導体装置の製造方法。
【請求項９】
積層体形成工程が、ｎ型ダイヤモンド半導体層の表層を長くとも１０分の加熱時間で加熱して、グラファイト層を形成する工程である請求項７から８のいずれかに記載のダイヤモンド半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属電極−ｎ型ダイヤモンド半導体層間の接触抵抗を低減させたダイヤモンド半導体装置及びその製造方法に関する。
【０００２】
ダイヤモンド半導体は、高い絶縁破壊電界や高い熱伝導率等の優れた物性を有することから、低損失かつ高耐圧のパワー半導体用材料として期待されている。また、水素終端ダイヤモンド半導体は、電子が真空中に飛び出しやすい負性親和力（ＮＥＡ：Ｎｅｇａｔｉｖｅ  Ｅｌｅｃｔｒｏｎ  Ａｆｆｉｎｉｔｙ）を示し、Ｎ−Ｖ（窒素と空孔の複合欠陥）中心は、室温で単一光子を放出し、室温で高密度の自由励起子を生じるなど、ユニークな性質も多く確認されている。
【０００３】
現在、これらの優れた物性、ユニークな性質を利用して、高耐圧のパワー半導体、電子放出源を用いた真空パワースイッチ、量子コンピュータ用のシングルフォトン源、深紫外線ＬＥＤなど、様々なバイポーラデバイスが開発されている。これらバイポーラデバイスのキーテクノロジーとなっているのは、ホッピング伝導と呼ばれる特性である。
前記ホッピング伝導では、ダイヤモンド膜に対して、不純物を高濃度に添加することにより得られ、正孔や電子の移動の仕方が、密な不純物準位を介した特有のものになる。
【０００４】
前記ダイヤモンド半導体としては、ｎ型ダイヤモンド半導体と金属電極間の接触抵抗が高いことが課題とされる。Ｓｉ、ＳｉＣ、ＧａＮ等の従来の半導体材料であれば、１０１９ｃｍ−３を超える高濃度での不純物ドーピングを行えば、容易に低抵抗を示すオーミック特性が得られるが、前記ｎ型ダイヤモンド半導体では、高濃度で不純物ドーピングを行った場合でも、大きなショットキー障壁が残っており、前記オーミック特性が得られていない。
【０００５】
前記ｎ型ダイヤモンド半導体のオーミック特性に関する実験例としては、前記ｎ型ダイヤモンド半導体の層に対して、Ｇａイオンを注入して電気的に活性な欠陥を形成しつつ、その表面をグラファイト化する例（非特許文献１参照）、前記金属電極の直下にリンを高濃度でドーピングする例（非特許文献２参照）が報告されている。
これらの実験例によれば、オーミック特性が得られるものの、前記接触抵抗が１０６Ω以上と非常に高く低抵抗を示すオーミック特性は、現段階で実現されていない。この要因として挙げられるのが、前記ｎ型ダイヤモンド半導体と前記金属電極との界面における高いショットキー障壁の存在である。この高いショットキー障壁は、前記ｎ型ダイヤモンド半導体と前記金属電極との界面に多く存在する界面準位により、フェルミ準位が伝導帯下端より４．３ｅＶ低い位置にピニングされることにより形成されると考えられる（非特許文献３参照）。
なお、ダイヤモンド半導体のオーミック特性に関する実験例としては、ｐ型ダイヤモンド半導体層の表層をグラファイト化させたダイヤモンド−金属接合体の実験例が報告されている（特許文献１参照）が、その手法を高濃度に不純物がドープされたホッピング伝導性の前記ｎ型ダイヤモンド半導体層に適用しても、前記接触抵抗を十分に低抵抗化させることができない問題がある。
【０００６】
ここで、前記接触抵抗としては、理論上、下記式（１）により表すことができる。
【数１】
2015115502.tif 000003
ただし、前記式（１）中、ρｃは、接触抵抗を示し、φＢは、ショットキー障壁の高さを示し、ＮＤは、ドナー濃度を示す。
【０００７】
前記接触抵抗を低くするためには、前記不純物ドーピングの高濃度化させて、ショットキー障壁の幅を狭くする（前記式（１）中のＮＤを高くする）か、前記界面の特性に変更を与え、ショットキー障壁の高さを低くする（前記式（１）中のφＢを低くする）必要があるが、前記不純物ドーピングの高濃度化には、リン濃度が１０２０ｃｍ−３を超える領域から飽和傾向にある。リンの共有結合半径は１．１Åであるのに対して、ダイヤモンドの炭素のそれは０．７７Åである。この大きさの違い、立体障壁からドーピングの飽和傾向が表れると考えられる。そのため、ショットキー障壁の高さを低くする新たな工夫が必要とされている状況である。
したがって、依然として前記ｎ型ダイヤモンド半導体層−前記金属電極間の前記接触抵抗が低抵抗化されたダイヤモンド半導体装置及びその製造方法としては、満足できるものが存在していないというのが現状である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平５−８９１号公報
【非特許文献】
【０００９】
【非特許文献１】T. Teraji, S. Koizumi and H. Kanda: Appl.Phys. Lett. 76 (2000) No. 10.
【非特許文献２】T. Teraji, M. Katagiri, S. Koizumi,T. Ito and H. Kanda: Jpn. J. Appl. Phys. 42 (2003) L882.
【非特許文献３】M. Suzuki, S. Koizumi, M. Katagiri, T. Ono, N. Sakuma, H. Yoshida,T. Sakai, and S. Uchikoga, phys. stat. sol. (a) 203,3128 (2006).
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、従来における前記諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明は、ｎ型ダイヤモンド半導体層−金属電極間の接触抵抗が低抵抗化されたダイヤモンド半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記課題を解決するための手段としては、以下の通りである。即ち、
＜１＞  ホッピング伝導性を有するｎ型ダイヤモンド半導体層の表層を加熱し、前記表層中のダイヤモンド構造を構造相転移させて得られる、膜厚が一様なグラファイト層が形成された前記ｎ型ダイヤモンド半導体層と前記グラファイト層との積層体と、前記グラファイト層上に配される金属電極と、を有することを特徴とするダイヤモンド半導体装置。
＜２＞  グラファイト層が、ｎ型ダイヤモンド半導体層の表層を低くとも１，２００℃の加熱温度で加熱して形成される前記＜１＞に記載のダイヤモンド半導体装置。
＜３＞  グラファイト層の厚みが、厚くとも１２ｎｍである前記＜１＞から＜２＞のいずれかに記載のダイヤモンド半導体装置。
＜４＞  ｎ型ダイヤモンド半導体層にドープされるｎ型不純物の不純物濃度が、１×１０２０ｃｍ−３〜１×１０２１ｃｍ−３である前記＜１＞から＜３＞のいずれかに記載のダイヤモンド半導体装置。
＜５＞  ショットキー障壁の高さが、２．３ｅＶ以下である前記＜１＞から＜４＞のいずれかに記載のダイヤモンド半導体装置。
＜６＞  金属電極が、チタン、ニッケル、プラチナ、アルミニウム、金及びこれらの合金のいずれかで形成される層の単層体又は積層体である前記＜１＞から＜５＞のいずれかに記載のダイヤモンド半導体装置。
＜７＞  ホッピング伝導性を有するｎ型ダイヤモンド半導体層の表層を加熱し、前記表層中のダイヤモンド構造を構造相転移させて、膜厚が一様なグラファイト層が形成された前記ｎ型ダイヤモンド半導体層と前記グラファイト層との積層体を形成する積層体形成工程と、前記積層体上に金属電極を形成する金属電極形成工程と、を含むことを特徴とするダイヤモンド半導体装置の製造方法。
＜８＞  積層体形成工程が、ｎ型ダイヤモンド半導体層の表層を低くとも１，２００℃の加熱温度で加熱して、グラファイト層を形成する工程である前記＜７＞に記載のダイヤモンド半導体装置の製造方法。
＜９＞  積層体形成工程が、ｎ型ダイヤモンド半導体層の表層を長くとも１０分の加熱時間で加熱して、グラファイト層を形成する工程である前記＜７＞から＜８＞のいずれかに記載のダイヤモンド半導体装置の製造方法。
【発明の効果】
【００１２】
本発明によれば、従来技術における前記諸問題を解決することができ、ｎ型ダイヤモンド半導体層−金属電極間の接触抵抗が低抵抗化されたダイヤモンド半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】ｎ型ダイヤモンド半導体層上における各電極部の配置を示す上面図である。
【図２】ＴＬＭ法による接触抵抗の測定方法を説明する説明図である。
【図３】ＴＬＭ法による実施例３及び比較例７に係る各ダイヤモンド半導体装置の特性を示す。
【図４】実施例３に係るダイヤモンド半導体装置におけるグラファイト層を撮像したＴＥＭ写真を示す図である。
【図５】実施例３及び比較例７に係る各ダイヤモンド半導体装置におけるＩ−Ｖ特性を示す図である。
【発明を実施するための形態】
【００１４】
（ダイヤモンド半導体装置）
本発明のダイヤモンド半導体装置は、少なくとも、ｎ型ダイヤモンド半導体層とグラファイト層との積層体と、金属電極とを有し、目的に応じて他の半導体構造部とを有する。
【００１５】
＜積層体＞
前記積層体は、前記ｎ型ダイヤモンド半導体層上に前記グラファイト層が積層された積層体として構成される。
【００１６】
−ｎ型ダイヤモンド半導体層−
前記ｎ型ダイヤモンド半導体層は、ホッピング伝導性を有するｎ型ダイヤモンド半導体層として構成される。
前記ｎ型ダイヤモンド半導体層としては、特に制限はなく、公知のｎ型ダイヤモンド半導体層を用いることができる。
前記ｎ型ダイヤモンド半導体層を作製する場合、その作製方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、公知のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
一例としては、ダイヤモンド源、ｎ型不純物源となる原料ガスを用いたマイクロ波プラズマ化学気相堆積方法により、ダイヤモンド基板上に前記ｎ型ダイヤモンド半導体層を成長させて形成する方法が挙げられる。
なお、前記ダイヤモンド源としては、水素ガス、メタンガス等が挙げられ、また、前記ｎ型不純物源としては、ホスフィンガス等が挙げられる。
前記ホッピング伝導性は、正孔、電子の移動がバンド伝導と異なり、密な不純物準位を介して行われることを示し、前記ｎ型ダイヤモンド半導体層にドープされるリン等のｎ型不純物の濃度が、１×１０２０ｃｍ−３以上の場合に支配的に現れる特性である。
したがって、前記ｎ型ダイヤモンド半導体層にドープされる前記ｎ型不純物の濃度としては、前述の濃度であれば特に制限はなく、接触抵抗を低抵抗化させる観点から、１×１０２０ｃｍ−３〜１×１０２１ｃｍ−３程度が好ましい。
【００１７】
−グラファイト層−
前記グラファイト層は、前記ｎ型ダイヤモンド半導体層の表層を加熱し、前記表層中のダイヤモンド構造を構造相転移させて得られ、膜厚が一様な層として構成される。
このような構造相転移に基づいて形成されることで、前記接触抵抗の低抵抗化が可能とされる。一方、前記ｎ型ダイヤモンド半導体層のダイヤモンド構造に基づかないグラファイト層を前記ｎ型ダイヤモンド半導体層上に堆積させても前記接触抵抗の低抵抗化が実現できない。また、前記ｎ型ダイヤモンド半導体の層に対して、イオン注入して電気的に活性な欠陥を形成する場合も、前記欠陥に基づく凹凸により、膜厚が一様な前記グラファイト層が得られず、前記接触抵抗の低抵抗化が実現できない。
【００１８】
前記ｎ型ダイヤモンド半導体層の表層を加熱する加熱温度としては、低くとも１，２００℃が好ましい。前記加熱温度が１，２００℃未満であると、膜厚が一様な前記グラファイト層が得られにくい。前記加熱温度の上限としては、２，０００℃程度である。
また、前記ｎ型ダイヤモンド半導体層の表層を加熱する加熱時間としては、長くとも１０分程度が好ましい。前記加熱時間が１０分を超えると、膜厚が一様な前記グラファイト層が得られにくく、また、形成される前記グラファイト層の厚みが過剰に厚くなり、前記接触抵抗の低抵抗化の妨げとなることがある。前記加熱時間の下限としては、１分程度である。なお、前記加熱としては、真空雰囲気又は窒素やアルゴン等の不活性ガス雰囲気中で行う。
前記グラファイト層の厚みとしては、厚くとも１２ｎｍ程度が好ましい。前記厚みが１２ｎｍを超えると、前記接触抵抗の増大を招くことがある。
なお、前記グラファイト層は、それ自体で、ないしは、以下に説明する前記金属電極とともに電極を構成する。
【００１９】
＜金属電極＞
前記金属電極は、前記グラファイト層上に配される。
前記金属電極の構造としては、特に制限はなく、目的に応じて適宜選択することができるが、前記接触抵抗の低抵抗化の観点から、チタン、ニッケル、プラチナ、アルミニウム、金及びこれらの合金のいずれかで形成される層の単層体又は積層体であることが好ましい。
また、前記金属電極の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、公知の真空蒸着法、ＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により形成することができる。
【００２０】
前記ダイヤモンド半導体装置のショットキー障壁の高さとしては、２．３ｅＶ以下であることが好ましい。このようなショットキー障壁であると、前記接触抵抗が低抵抗化されたオーミック特性が得られやすい。
なお、本明細書において、オーミック特性とは、前記ダイヤモンド半導体装置のＩ−Ｖ特性が略線形状の特性を示すことを指す。
【００２１】
このような前記積層体と前記金属電極とを有する前記ダイヤモンド半導体装置では、前記ｎ型ダイヤモンド半導体層の前記ホッピング伝導とハンド伝導を組み合わせたキャリア伝導に基づいてショットキー障壁の幅を狭くすることができ、同時に、前記形成方法で形成される前記グラファイト層を介した前記ｎ型ダイヤモンド半導体層と前記金属電極とのコンタクトにより、ショットキー障壁の高さを低くすることができ、その結果、前記接触抵抗が低抵抗化されたオーミック特性が得られることとなる。
【００２２】
＜他の半導体構造部＞
前記他の半導体構造部としては、特に制限はなく、作製する半導体装置の種類に応じて、公知の半導体装置の半導体構造から適宜選択し、適用することができる。
【００２３】
（ダイヤモンド半導体装置の製造方法）
本発明のダイヤモンド半導体装置の製造方法は、少なくとも、積層体形成工程と、金属電極形成工程とを含み、目的に応じて他の工程を含む。
【００２４】
＜積層体形成工程＞
前記積層体形成工程は、ホッピング伝導性を有するｎ型ダイヤモンド半導体層の表層を加熱し、前記表層中のダイヤモンド構造を構造相転移させて、膜厚が一様なグラファイト層が形成された前記ｎ型ダイヤモンド半導体層と前記グラファイト層との積層体を形成する工程である。
なお、前記ｎ型ダイヤモンド半導体層としては、前記ダイヤモンド半導体装置で説明した事項を適用することができる。
【００２５】
また、前記積層体形成工程としては、前記ｎ型ダイヤモンド半導体層の表層を低くとも１，２００℃の加熱温度で加熱して、前記グラファイト層を形成する工程であることが好ましい。前記加熱温度が１，２００℃未満であると、膜厚が一様な前記グラファイト層が得られにくい。前記加熱温度の上限としては、２，０００℃程度である。
また、前記積層体形成工程としては、前記ｎ型ダイヤモンド半導体層の表層を長くとも１０分程度の加熱時間で加熱して、グラファイト層を形成する工程であることが好ましい。前記加熱時間が１０分を超えると、膜厚が一様な前記グラファイト層が得られにくく、また、形成される前記グラファイト層の厚みが過剰に厚くなり、前記接触抵抗の低抵抗化の妨げとなることがある。前記加熱時間の下限としては、１分程度である。なお、前記積層体形成工程としては、真空雰囲気で実施する。
【００２６】
＜金属電極形成工程＞
前記金属電極形成工程は、前記積層体上に金属電極を形成する工程である。
前記金属電極形成工程としては、前記ダイヤモンド半導体装置において説明した事項を適用して実施することができる。
【００２７】
＜他の工程＞
前記他の工程としては、特に制限はなく、製造する半導体装置の種類に応じて、公知の半導体装置の製造工程から適宜選択し、適用することができる。
【実施例】
【００２８】
（実施例１）
先ず、ダイヤモンド基板上に、マイクロ波を用いたプラズマ化学気相堆積装置（Ａｓｔｅｘ社製（現コーンズテクノロジー社製）、ＡＸ５２００Ｓ）により、ホッピング伝導性を有するｎ型ダイヤモンド半導体層を成長させて形成した。より具体的には、ダイヤモンド源としての水素（Ｈ２）及びメタン（ＣＨ４）、ｎ型不純物源としてのホスフィン（ＰＨ３）の各原料ガスを、ＣＨ４／Ｈ２＝０．０５％、ＰＨ３／ＣＨ４＝５０％となる流量比で反応容器内に導入し、７５Ｔｏｒｒ（約１０４Ｐａ）の圧力下で、７５０Ｗのマイクロ波出力により前記各原料ガスをプラズマ化させて行った。前記ｎ型ダイヤモンド半導体層の成長時間は、６時間とし、形成された前記ｎ型ダイヤモンド半導体層の厚みは、１．５μｍであった。また、前記ｎ型ダイヤモンド半導体層中にドープされたリン濃度は、１×１０２０ｃｍ−３であった。
【００２９】
次いで、高速熱処理装置（アルバック理工株式会社製）の反応容器内に前記ｎ型ダイヤモンド半導体層が形成された前記ダイヤモンド基板を配し、真空中にて、１，２００℃で１０分間加熱し、前記ｎ型ダイヤモンド半導体層の表層中のダイヤモンド構造を構造相転移させ、膜厚が一様なグラファイト層を形成し、前記ｎ型ダイヤモンド半導体層と前記グラファイト層との積層体を形成した。加熱雰囲気は、真空中に限らず、不活性ガス雰囲気中、例えば、窒素雰囲気中やアルゴン雰囲気中でも構わない。
【００３０】
次いで、真空蒸着装置（エイコー・エンジニアリング社製）を用いて、前記グラファイト層上に、チタン、白金、金の各電極層がこの順で積層された積層金属電極を形成した。なお、チタン電極層の厚みは３０ｎｍ、白金電極層の厚みは３０ｎｍ、金電極層の厚みは１００ｎｍとした。
最後に、プラズマアッシャー装置（ヤマト科学社製、ＰＲ５００）を用いた酸素プラズマエッチングにより、余分な前記グラファイト層を除去し、前記ダイヤモンド基板上に、前記ｎ型ダイヤモンド半導体層、前記グラファイト層、前記積層金属電極をこの順で配した構造の実施例１に係るダイヤモンド半導体装置を製造した。
なお、前記グラファイト層及び前記積層金属電極で構成される電極部を、前記ｎ型ダイヤモンド半導体層上に複数形成することとし、各電極部の配置は、ＴＬＭ法（Ｔｒａｎｓｆｅｒ  Ｌｅｎｇｔｈ  Ｍｅｔｈｏｄ；伝送長法）による、前記ｎ型ダイヤモンド半導体層−前記電極部間の接触抵抗の測定のため、図１に示す配置とした。なお、図１は、ｎ型ダイヤモンド半導体層上における各電極部の配置を示す上面図であり、図中のＷは、前記各電極部の長手方向の幅を示し、前記電極部の短手方向に隣接して配される前記各電極間の間隔をｄとする。
【００３１】
（実施例２）
実施例１において、前記グラファイト層を形成する温度を１，２００℃から１，３００℃に変えたこと以外は、実施例１と同様にして、実施例２に係るダイヤモンド半導体装置を製造した。なお、前記ｎ型ダイヤモンド半導体層中のリン濃度は、基板のオフ角に依存し、実施例１と同様のドープ条件においても、１〜３×１０２０ｃｍ−３の範囲で変動する。ここでは、リン濃度が２×１０２０ｃｍ−３である前記ｎ型ダイヤモンド半導体層に対して前記グラファイト層を形成することとした。
【００３２】
（実施例３）
実施例１において、前記グラファイト層を形成する温度を１，２００℃から１，４００℃に変えたこと以外は、実施例１と同様にして、実施例３に係るダイヤモンド半導体装置を製造した。
【００３３】
（実施例４）
実施例２において、前記グラファイト層を形成する温度を１，３００℃から１，４５０℃に変えたこと以外は、実施例２と同様にして、実施例４に係るダイヤモンド半導体装置を製造した。
【００３４】
（比較例１）
実施例１において、前記グラファイト層を形成する温度を１，２００℃から１，１００℃に変えたこと以外は、実施例１と同様にして、比較例１に係るダイヤモンド半導体装置を製造した。
【００３５】
（比較例２）
実施例１において、前記グラファイト層を形成する温度を１，２００℃から１，０００℃に変えたこと以外は、実施例１と同様にして、比較例２に係るダイヤモンド半導体装置を製造した。
【００３６】
（比較例３）
実施例１において、前記グラファイト層を形成する温度を１，２００℃から９００℃に変えたこと以外は、実施例１と同様にして、比較例３に係るダイヤモンド半導体装置を製造した。
【００３７】
（比較例４）
実施例１において、前記グラファイト層を形成する温度を１，２００℃から８００℃に変えたこと以外は、実施例１と同様にして、比較例４に係るダイヤモンド半導体装置を製造した。
【００３８】
（比較例５）
実施例２において、前記ｎ型ダイヤモンド半導体層の形成条件をＰＨ３／ＣＨ４＝５０％からＰＨ３／ＣＨ４＝１％に変えることで、前記リン濃度を２×１０２０ｃｍ−３から３×１０１９ｃｍ−３に変えたこと以外は、実施例２と同様にして、比較例５に係るダイヤモンド半導体装置を製造した。
【００３９】
（比較例６）
実施例２において、前記ｎ型ダイヤモンド半導体層の形成条件をＰＨ３／ＣＨ４＝５０％からＰＨ３／ＣＨ４＝５００ｐｐｍに変えることで、前記リン濃度を２×１０２０ｃｍ−３から２×１０１８ｃｍ−３に変えたこと以外は、実施例２と同様にして、比較例６に係るダイヤモンド半導体装置を製造した。
【００４０】
（比較例７）
実施例２において、前記グラファイト層を形成せず、前記ｎ型ダイヤモンド半導体層上に直接、前記チタン／白金／金の積層電極層を形成した後、高速熱処理装置（アルバック理工株式会社製）を用いて、Ａｒ雰囲気下、４２０℃で３０分間のフォーミングアニールを行い、前記ｎ型ダイヤモンド半導体層と前記チタン電極層との界面に、これらの層を化学反応させた炭化チタン（ＴｉＣ）層を形成したこと以外は、実施例２と同様にして、比較例７に係るダイヤモンド半導体装置を製造した。
【００４１】
（比較例８）
実施例２において、前記グラファイト層を形成せず、前記ｎ型ダイヤモンド半導体層上に直接、真空蒸着装置（エイコー・エンジニアリング社製）を用いて、ニッケル電極層を厚み３０ｎｍで形成し、その後、前記ニッケル電極層上に前記積層金属電極を形成したこと以外は、実施例２と同様にして、比較例８に係るダイヤモンド半導体装置を製造した。
【００４２】
（比較例９）
実施例２において、前記グラファイト層を形成せず、前記ｎ型ダイヤモンド半導体層上に直接、真空蒸着装置（エイコー・エンジニアリング社製）を用いて、白金電極層を厚み３０ｎｍで形成し、その後、前記白金電極層上に前記積層金属電極を形成したこと以外は、実施例２と同様にして、比較例９に係るダイヤモンド半導体装置を製造した。
【００４３】
（比較例１０）
実施例２において、前記グラファイト層を形成せず、前記ｎ型ダイヤモンド半導体層上に直接、真空蒸着装置（エイコー・エンジニアリング社製）を用いて、アルミニウム電極層を厚み３０ｎｍで形成し、その後、前記アルミニウム電極層上に前記積層金属電極を形成したこと以外は、実施例２と同様にして、比較例１０に係るダイヤモンド半導体装置を製造した。
【００４４】
（比較例１１）
実施例２において、前記グラファイト層を形成せず、前記ｎ型ダイヤモンド半導体層上に直接、真空蒸着装置（エイコー・エンジニアリング社製）を用いて、金電極層を厚み３０ｎｍで形成し、その後、前記金電極層上に前記積層金属電極を形成したこと以外は、実施例２と同様にして、比較例１１に係るダイヤモンド半導体装置を製造した。
【００４５】
（比較例１２）
実施例２において、前記ｎ型ダイヤモンド半導体層の前記電極部が形成される領域に対して、イオン注入装置（アルバック社製）を用いてＡｒイオンを注入し、その後、前記ｎ型ダイヤモンド半導体層の表層を真空中にて１，０００℃で３０分間加熱し、前記グラファイト層を形成したこと以外は、実施例２と同様にして、比較例１２に係るダイヤモンド半導体装置を製造した。なお、このイオン注入は、非特許文献１に沿うものであり、形成される前記グラファイト層には、前記イオン注入により欠陥が生じ、膜厚が一様でない。
【００４６】
実施例１〜４及び比較例１〜１２に係る各ダイヤモンド半導体装置に対し、前記ＴＬＭ法（図２参照）による、前記ｎ型ダイヤモンド半導体層−前記電極部間の前記接触抵抗の測定を行った。なお、図２は、ＴＬＭ法による接触抵抗の測定方法を説明する説明図である。
前記測定は、２つの前記電極部間のＩ−Ｖ測定から得られる抵抗値と、２つの前記電極部間の間隔ｄとを関数とし、得られる特性の傾きから前記ｎ型ダイヤモンド半導体層の抵抗と、前記特性の切片から前記接触抵抗とを見積もることで行った。
図３に、ＴＬＭ法による実施例３及び比較例７に係る各ダイヤモンド半導体装置の特性を示す。該図３に示すように、実施例３に係るダイヤモンド半導体装置の前記接触抵抗は、比較例７に係るダイヤモンド半導体装置の前記接触抵抗に対して、１／１０以下の低い値を示している。
【００４７】
実施例３ダイヤモンド半導体装置における、前記グラファイト層を撮像したＴＥＭ写真を図４に示す。なお、図４は、実施例３に係るダイヤモンド半導体装置における、前記グラファイト層を撮像したＴＥＭ写真を示す図である。
図４に示すように、実施例３に係るダイヤモンド半導体装置における、前記グラファイト層は、厚み１０ｎｍ程度の一様な層として形成されている。
なお、実施例１〜４に係る各ダイヤモンド半導体装置に対しては、Ｒａｍａｎ測定からグラファイトに起因するピークと、ダイヤモンドに起因するピークとを確認し、実施例３と同様に、前記ｎ型ダイヤモンド半導体層の極表面領域で、膜厚が一様な前記グラファイト層の形成を確認した。
【００４８】
前記接触抵抗（Ω）から算出される、実施例１〜４及び比較例１〜１２に係る各ダイヤモンド半導体装置の固有接触抵抗（Ωｃｍ２）を製造条件とともに下記表１に示す。
なお、前記固有接触抵抗（Ωｃｍ２）は、並設される前記電極部間に０Ｖ付近の微小電圧を印加したときの値であり、また、下記表１の界面（状態）に関する表記は、次の通りである。
Ａ：前記ｎ型ダイヤモンド半導体層上に膜厚が一様な前記グラファイト層が形成されている。
Ｂ：前記ｎ型ダイヤモンド半導体層上に前記グラファイト層が形成されていない、ないしは、膜厚が一様でない前記グラファイト層が形成されている。
Ｃ：前記ｎ型ダイヤモンド半導体層上に前記炭化チタン層（ＴｉＣ層）が形成されている。
Ｄ：前記ｎ型ダイヤモンド半導体層上に前記グラファイト層が形成されておらず、金属電極層が形成されている。
Ｅ：Ａｒイオン注入の際に生じた前記ｎ型ダイヤモンド半導体層表層の凹凸ダメージにより、欠陥を含む前記グラファイト層が形成されている。
【００４９】
次に、実施例１〜４及び比較例１〜１２に係る各ダイヤモンド半導体装置のショットキー障壁の高さを次の方法により確認した。
リン濃度が低い試料（比較例５、比較例６）に関しては容量−電圧特性より見積もった。リン濃度が高い試料（実施例１−４、比較例１−４、比較例７−１２）に関しては、両電極界面にショットキー障壁が形成されるダブルショットキー構造を想定し、トンネル現象に関する下記式（２）〜（４）を用いて、電流−電圧特性結果とのフィッティングから見積もった。
即ち、金属／ｎ＋型ダイヤモンド半導体界面にショットキー障壁が残っているため、熱電子放出（ＴＥ：  Ｔｈｅｒｍａｌ  Ｅｍｉｓｓｉｏｎ）だけではなく、熱電界放出（ＴＦＥ：  Ｔｈｅｒｍａｌ  Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ）や電界放出（ＦＥ：  Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ）のトンネル成分についても考慮してショットキー障壁の高さを確認した。一般的に、前記ＦＥと前記ＴＦＥで与えられる電流密度Ｊは、下記式（２）で表される。
【数２】
2015115502.tif 000004
ここで、Ｅｅは、電子のエネルギーであり、ｍ＊は、半導体における電子の有効質量である。また、式（２）中のトンネル確率Ｐ（Ｅｅ，ｍ＊）と供給関数Ｎ（Ｅｅ）は、それぞれ、下記式（３）、（４）で表される。
【数３】
2015115502.tif 000005
【数４】
2015115502.tif 000006
ここで、ｈ−（エイチバー）は、プランク定数を２πで割ったものであり、ＥＰ（ｘ）は、界面から半導体側へ距離ｘの場所におけるポテンシャルエネルギーであり、Ａ＊は、リチャードソン定数であり、Ｖは、界面に印加される電圧である。
以上により確認された、実施例１〜４及び比較例１〜１２に係る各ダイヤモンド半導体装置のショットキー障壁の高さ（最大値）を、下記表１に示す。
【００５０】
【表１】
2015115502.tif 000007
【００５１】
最後に、実施例３及び比較例７に係る各ダイヤモンド半導体装置におけるＩ−Ｖ特性について説明する。
前記Ｉ−Ｖ特性は、図１の前記電極部の配置において、隣接する前記電極部間の間隔ｄが１８μｍである２つの前記電極部間に電圧を印加して測定を行った。また、この測定は、室温下で行った。
測定結果を図５に示す。なお、図５は、実施例３及び比較例７に係る各ダイヤモンド半導体装置におけるＩ−Ｖ特性を示す図である。
該図５に示すように、比較例７に係るダイヤモンド半導体装置では、前記Ｉ−Ｖ特性が非線形となるのに対し、実施例３に係るダイヤモンド半導体装置では、前記Ｉ−Ｖ特性がほぼ線形とされ、優れたオーミック特性が得られている。
【図１】
2015115502.tif 000008
【図２】
2015115502.tif 000009
【図３】
2015115502.tif 000010
【図４】
2015115502.tif 000011
【図５】
2015115502.tif 000012