(57)【要約】【課題】印刷ＴＦＴを用いたアクティブマトリクス型表示装置への設置に適した静電気保護素子及びそれを用いた静電気保護回路を提供する。【解決手段】対向した２つのゲート電極と、前記２つのゲート電極間をボトムコンタクトにより接続した半導体からなる静電気保護素子であって、その電流‐電圧特性が非線形特性を示し、さらに、対向した２つのソース・ドレイン電極と、前記２つのソース・ドレイン電極間をボトムコンタクトにより接続した半導体からなる静電気保護素子であって、その電流‐電圧特性が非線形特性を示すことを特徴とする。【選択図】図１
2015115428.tif 000002
【特許請求の範囲】
【請求項１】
対向した２つのゲート電極と、前記２つのゲート電極間をボトムコンタクトにより接続した半導体からなる静電気保護素子であって、その電流‐電圧特性が非線形特性を示すことを特徴とする静電気保護素子。
【請求項２】
対向した２つのソース・ドレイン電極と、前記２つのソース・ドレイン電極間をボトムコンタクトにより接続した半導体からなる静電気保護素子であって、その電流‐電圧特性が非線形特性を示すことを特徴とする静電気保護素子。
【請求項３】
前記２つのゲート電極と前記半導体は、ＴＦＴの製造工程においてＴＦＴと同時に形成されることを特徴とする請求項１記載の静電気保護素子。
【請求項４】
前記２つのソース・ドレイン電極と前記半導体は、ＴＦＴの製造工程においてＴＦＴと同時に形成されることを特徴とする請求項２記載の静電気保護素子。
【請求項５】
アクティブマトリクス型表示装置を構成する基板の一方の周辺のゲート端子から駆動信号を入力する複数平行したゲート配線と、前記ゲート配線の上方にあって絶縁膜を介して前記ゲート配線と直交し、かつ、前記ゲート端子が配置される基板の一方の周辺とは別の周辺のドレイン端子から駆動信号を入力する複数平行したドレイン配線と、前記ゲート配線と前記ドレイン配線との交差部に対応して形成された画素領域と、を有する静電気保護回路であって、前記ゲート配線に対して、隣接する配線間を請求項１記載の静電気保護素子を介して接続することを特徴とする静電気保護回路。
【請求項６】
アクティブマトリクス型表示装置を構成する基板の一方の周辺のゲート端子から駆動信号を入力する複数平行したゲート配線と、前記ゲート配線の上方にあって絶縁膜を介して前記ゲート配線と直交し、かつ、前記ゲート端子が配置される基板の一方の周辺とは別の周辺のドレイン端子から駆動信号を入力する複数平行したドレイン配線と、前記ゲート配線と前記ドレイン配線との交差部に対応して形成された画素領域と、を有する静電気保護回路であって、前記ドレイン配線に対して、隣接する配線間を請求項２記載の静電気保護素子を介して接続することを特徴とする静電気保護回路。
【請求項７】
アクティブマトリクス型表示装置を構成する基板の一方の周辺のゲート端子から駆動信号を入力する複数平行したゲート配線と、前記ゲート配線の上方にあって絶縁膜を介して前記ゲート配線と直交し、かつ、前記ゲート端子が配置される基板の一方の周辺とは別の周辺のドレイン端子から駆動信号を入力する複数平行したドレイン配線と、前記ゲート配線と前記ドレイン配線との交差部に対応して形成された画素領域と、を有する静電気保護回路であって、前記ゲート配線に対して、隣接する配線間を請求項３記載の静電気保護素子を介して接続することを特徴とする静電気保護回路。
【請求項８】
アクティブマトリクス型表示装置を構成する基板の一方の周辺のゲート端子から駆動信号を入力する複数平行したゲート配線と、前記ゲート配線の上方にあって絶縁膜を介して前記ゲート配線と直交し、かつ、前記ゲート端子が配置される基板の一方の周辺とは別の周辺のドレイン端子から駆動信号を入力する複数平行したドレイン配線と、前記ゲート配線と前記ドレイン配線との交差部に対応して形成された画素領域と、を有する静電気保護回路であって、前記ドレイン配線に対して、隣接する配線間を請求項４記載の静電気保護素子を介して接続することを特徴とする静電気保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電気保護素子及びそれを用いた静電気保護回路に関するものである。
【背景技術】
【０００２】
近年、印刷プロセスで作製する薄膜トランジスタ（ＴＦＴ）が注目を集めている（例えば非特許文献１参照）。ここで印刷プロセスとは、コーティングや印刷法（インクジェット、凸版、凹版、平版、孔版等）により、真空工程を用いずに半導体素子を作製する方法を指す。真空工程を多用するエレクトロニクス分野において、印刷プロセスは生産方式の革新技術として有望である。印刷プロセスで作製するＴＦＴ（印刷ＴＦＴ）は大面積、低コスト、低環境負荷、低温形成、フレキシブルといった可能性を持っていることが注目されている。
【０００３】
ＴＦＴを用いたアクティブマトリクス型の表示装置（例えば電子ペーパーディスプレイ等）を作製する場合、その表示領域周辺にＴＦＴを応用した静電気保護素子及びそれを用いた静電気保護回路を設けることが多い（例えば特許文献１参照）。
【０００４】
特に特許文献１では、ゲート絶縁膜や層間絶縁膜のスルーホールを必要としない静電気保護回路を提案している。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】月刊ＯＰＴＲＯＮＩＣＳ  ２０１１年５月号  特集
【特許文献】
【０００６】
【特許文献１】特開２００１−３５２０６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
印刷ＴＦＴを用いたアクティブマトリクス型表示装置の作製において、ソース・ドレイン電極を凸版印刷法で形成する場合、ゲート絶縁膜のスルーホールを介してゲート電極とソース・ドレイン電極の接続を試みると、接続不良の発生により、歩留が低下してしまうという課題があった。
【０００８】
また、層間絶縁膜を介して他の電極層によりゲート電極とソース・ドレイン電極の接続を行う場合、半導体を形成してから接続を確保するまでの工程において、半導体を静電気から保護することができない。
【０００９】
さらに、特許文献１にあるスルーホールレスの静電気保護回路では、ゲート配線間を接続する保護素子が形成できず、ゲート配線を保護することができない。
【００１０】
本発明は、前記の課題を解決し、印刷ＴＦＴを用いたアクティブマトリクス型表示装置への設置に適した静電気保護素子及びそれを用いた静電気保護回路を提供する。
【課題を解決するための手段】
【００１１】
本発明において、以下の特徴は単独で、若しくは、適宜組合わされて備えられている。
【００１２】
上記の目的を達成するために、本発明の請求項１の発明は、対向した２つのゲート電極
と、前記２つのゲート電極間をボトムコンタクトにより接続した半導体からなる静電気保護素子であって、その電流‐電圧特性が非線形特性を示すことを特徴とする静電気保護素子としたものである。
【００１３】
ゲート配線間を半導体（ＴＦＴの活性層）によりボトムコンタクト接続した構造を有することを特徴とする（ゲート配線間保護素子）。
【００１４】
上記の目的を達成するために、本発明の請求項２の発明は、
対向した２つのソース・ドレイン電極と、前記２つのソース・ドレイン電極間をボトムコンタクトにより接続した半導体からなる静電気保護素子であって、その電流‐電圧特性が非線形特性を示すことを特徴とする静電気保護素子としたものである。
【００１５】
ソース・ドレイン電極間を半導体によりボトムコンタクト接続した構造を有することを特徴とする（ソース・ドレイン配線間保護素子）。
【００１６】
上記の目的を達成するために、本発明の請求項３の発明は、
前記２つのゲート電極と前記半導体は、ＴＦＴの製造工程においてＴＦＴと同時に形成されることを特徴とする請求項１記載の静電気保護素子としたものである。
【００１７】
上記の目的を達成するために、本発明の請求項４の発明は、
前記２つのソース・ドレイン電極と前記半導体は、ＴＦＴの製造工程においてＴＦＴと同時に形成されることを特徴とする請求項２記載の静電気保護素子としたものである。
【００１８】
上記の目的を達成するために、本発明の請求項５の発明は、
アクティブマトリクス型表示装置を構成する基板の一方の周辺のゲート端子から駆動信号を入力する複数平行したゲート配線と、前記ゲート配線の上方にあって絶縁膜を介して前記ゲート配線と直交し、かつ、前記ゲート端子が配置される基板の一方の周辺とは別の周辺のドレイン端子から駆動信号を入力する複数平行したドレイン配線と、前記ゲート配線と前記ドレイン配線との交差部に対応して形成された画素領域と、を有する静電気保護回路であって、前記ゲート配線に対して、隣接する配線間を請求項１記載の静電気保護素子を介して接続することを特徴とする静電気保護回路としたものである。
【００１９】
隣接する全てのゲート配線を半導体によりボトムコンタクト接続した構造を有することを特徴とする（ゲート配線保護回路）。
【００２０】
上記の目的を達成するために、本発明の請求項６の発明は、
アクティブマトリクス型表示装置を構成する基板の一方の周辺のゲート端子から駆動信号を入力する複数平行したゲート配線と、前記ゲート配線の上方にあって絶縁膜を介して前記ゲート配線と直交し、かつ、前記ゲート端子が配置される基板の一方の周辺とは別の周辺のドレイン端子から駆動信号を入力する複数平行したドレイン配線と、前記ゲート配線と前記ドレイン配線との交差部に対応して形成された画素領域と、を有する静電気保護回路であって、前記ドレイン配線に対して、隣接する配線間を請求項２記載の静電気保護素子を介して接続することを特徴とする静電気保護回路としたものである。
【００２１】
隣接する全てのドレイン配線を半導体によりボトムコンタクト接続した構造を有することを特徴とする（ソース・ドレイン配線保護回路）。
【００２２】
上記の目的を達成するために、本発明の請求項７の発明は、
アクティブマトリクス型表示装置を構成する基板の一方の周辺のゲート端子から駆動信号を入力する複数平行したゲート配線と、前記ゲート配線の上方にあって絶縁膜を介して
前記ゲート配線と直交し、かつ、前記ゲート端子が配置される基板の一方の周辺とは別の周辺のドレイン端子から駆動信号を入力する複数平行したドレイン配線と、前記ゲート配線と前記ドレイン配線との交差部に対応して形成された画素領域と、を有する静電気保護回路であって、前記ゲート配線に対して、隣接する配線間を請求項３記載の静電気保護素子を介して接続することを特徴とする静電気保護回路としたものである。
【００２３】
上記の目的を達成するために、本発明の請求項８の発明は、
アクティブマトリクス型表示装置を構成する基板の一方の周辺のゲート端子から駆動信号を入力する複数平行したゲート配線と、前記ゲート配線の上方にあって絶縁膜を介して前記ゲート配線と直交し、かつ、前記ゲート端子が配置される基板の一方の周辺とは別の周辺のドレイン端子から駆動信号を入力する複数平行したドレイン配線と、前記ゲート配線と前記ドレイン配線との交差部に対応して形成された画素領域と、を有する静電気保護回路であって、前記ドレイン配線に対して、隣接する配線間を請求項４記載の静電気保護素子を介して接続することを特徴とする静電気保護回路としたものである。
【発明の効果】
【００２４】
上記構成（ゲート配線間保護素子）により、ゲート配線同士を双方向非線形素子で接続することができる。
【００２５】
上記構成（ソース・ドレイン配線間保護素子）により、ドレイン配線同士を双方向非線形素子で接続することができる。
【００２６】
上記構成（ゲート配線保護回路）により、ゲート配線に発生した静電気をゲート配線同士で分散し、耐静電気性能を向上することができる。
【００２７】
上記構成（ソース・ドレイン配線保護回路）により、ドレイン配線に発生した静電気をソース配線同士で分散し、耐静電気性能を向上することができる。
【００２８】
上記構成により、ＴＦＴ製造工程を増やすこと無く、ゲート配線及びドレイン配線に対する静電気保護回路を形成することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明による静電気保護素子と画素ＴＦＴの層構造説明図である。
【図２】本発明による静電気保護素子の電圧-電流特性を模式的に示した図である。
【図３】本発明による静電気保護回路とそれを用いた表示装置の回路説明図である。
【図４】本発明による静電気保護素子と画素ＴＦＴの層構造説明図である。
【図５】本発明による静電気保護回路とそれを用いた表示装置の回路説明図である。
【発明を実施するための形態】
【００３０】
＜実施形態１＞
本発明による静電気保護素子及びそれを用いた静電気保護回路を、図面を参照して詳細に説明する。
【００３１】
図１は、本発明による静電気保護素子と画素ＴＦＴの層構造を説明する図である。画素ＴＦＴ９は、基材１と、ゲート電極配線２と、ゲート絶縁層３と、ソース・ドレイン電極配線４と、半導体層５と、半導体保護層６と、層間絶縁層７と、画素電極層８とを備える。
【００３２】
ゲート配線間保護素子１０は、基材１と、ゲート電極配線２と、半導体層５と、半導体保護層６と、層間絶縁層７とを備える。ゲート電極配線２と半導体層５はボトムコンタク
ト接続される。
【００３３】
ソース・ドレイン配線間保護素子１１は、基材１と、ゲート絶縁層３と、ソース・ドレイン電極配線４と、半導体層５と、半導体保護層６と、層間絶縁層７とを備える。ソース・ドレイン電極配線４と半導体層５はボトムコンタクト接続される。
【００３４】
ゲート配線間保護素子１０及びソース配線間保護素子１１を構成する各層は、以上のような構成であるので、画素ＴＦＴ９の対応する各層を製造する過程で同時に形成される。製造方法は、従来の技術が利用でき、概略次のような工程順で例示できる。
【００３５】
製造例１
（工程１）
基材１上にＴＦＴ用のゲート電極配線２と、ゲート配線間保護素子１０を構成する２つのゲート電極配線２と、を形成する。
（工程２）
基材１上にゲート絶縁層３を全面に形成する。ただし、ゲート配線間保護素子１０を構成する部位は除く。印刷方式で形成する場合は、この部位を除いたパターンを絶縁物で印刷して形成する。フォトリソ方法の場合は絶縁層を全面に形成した後、この部位の開口したレジストパターンを形成し、エッチングで絶縁層を除去する。
（工程３）
ゲート絶縁層３上にＴＦＴ用のソース・ドレイン電極配線４と、ソース配線間保護素子１１を構成する２つのソース・ドレイン電極配線４と、を形成する。工程３では、印刷方式のほうが好ましい。
（工程４）
基材上のＴＦＴ用のソース・ドレイン電極配線４と、ソース配線間保護素子１１およびゲート配線間保護素子１０を構成するそれぞれ２つのソース・ドレイン電極配線４と、の上に、半導体層５を形成する。印刷法で形成するのが、好ましい。
（工程５）
半導体層５上に、半導体保護層６を形成する（ゲート配線間保護素子１０と、ソース・ドレイン配線間保護素子１１の形成）。
（工程６）
ゲート絶縁層３に層間絶縁層７を全面に形成する。
（工程７）
画素電極との接続用の孔を層間絶縁層７に形成する。
（工程８）
画素電極層８をパターン状に、層間絶縁層７上に形成する。
以上の工程で、ゲート絶縁膜と層間絶縁膜の形成方法については、印刷方式と、フォトリソ方式とのいずれかで形成できる。その他の工程は印刷方式が望ましい。
【００３６】
製造例１では、ＴＦＴと、ソース配線間保護素子１１と、ゲート配線間保護素子１０との半導体部を、工程４で同時に形成した。しかし、ゲート配線間保護素子１０を、ゲート酸化膜を形成する前に、形成してもよい。その場合の製造方法をつぎに例示する。
【００３７】
製造例２
（工程１）
基材１上にＴＦＴ用のゲート電極配線２と、ゲート配線間保護素子１０を構成する２つのゲート電極配線２と、を形成する。
（工程２）
基材上のゲート配線間保護素子１０を構成する２つのゲート電極配線２に、半導体層５を形成する。印刷法で形成するのが、好ましい。
（工程３）
基材上の２つのゲート電極配線２の半導体層５上に、半導体保護層６を形成する（ゲート配線間保護素子１０の形成）。
（工程４）
基材１上にゲート絶縁層３を全面に形成する。
（工程５）
ゲート絶縁層３上にＴＦＴ用のソース・ドレイン電極配線４と、ソース配線間保護素子１１を構成する２つのソース・ドレイン電極配線４と、を形成する。
（工程６）
基材上のＴＦＴ用のソース・ドレイン電極配線４と、ソース配線間保護素子１１を構成する２つのソース・ドレイン電極配線４との上に、半導体層５を形成する。印刷法で形成するのが、好ましい。
（工程７）
半導体層５上に、半導体保護層６を形成する（ソース・ドレイン配線間保護素子１１の形成）。
（工程８）
ゲート絶縁層３に層間絶縁層７を全面に形成する。
（工程９）
画素電極との接続用の孔を層間絶縁層７に形成する。
（工程１０）
画素電極層８をパターン状に、層間絶縁層７上に形成する。
【００３８】
製造例１と同様に、ゲート絶縁膜と層間絶縁膜の形成方法については、印刷方式と、フォトリソ方式とのいずれかで形成できる。その他の工程は印刷方式が望ましい。
【００３９】
図２は、本発明による静電気保護素子の電圧-電流特性を模式的に示した図である。このように非線形の特性を現す。ゲート配線間保護素子及びソース配線間保護素子は、適切な製造工程を経ることにより、図の様な非線形特性を双方向で示す。すなわち、このような保護素子は、印加電圧の向きがどのようであろうと、同じ非線形特性を示すので、本保護素子は２つのダイオードを並列に逆方向接続した回路で示すことにする。
【００４０】
本実施形態１の静電気保護素子に係る半導体層は、ＴＦＴに利用されるものと同一である。ＴＦＴに利用される半導体層は、ゲート電圧が印加されない状態では、チャンネルが形成されない状態でトランジスタはＯＦＦ状態である（ノーマリーオフ）。ゲート電圧が印加されると、キャリアが蓄積され、チャンネルが形成されオン状態となる。したがって、本発明の静電気保護素子は、ゲート電極を有しないので、通常の動作電圧（０〜８０Ｖ）の範囲内であれば高抵抗を示す。非線形であると同時に高抵抗であることから、通常の動作電圧の範囲内であれば、静電保護素子には、殆ど電流が流れない。しかし、異常な静電気が発生し、例えば１００Ｖ以上のような高電圧では保護電流が流れるものである。
【００４１】
特に前記の工程で、製造例１の工程４、製造例２の工程２と工程６は、印刷方式で特に非線形特性となるので、印刷方式を採用することが好ましい。
【００４２】
図３は、本発明による静電気保護回路とそれを用いた表示装置の回路構成の一例を説明する図である。
画像表示の部分については、通常のアクティブマトリックス型の回路形式である。
画素を特定するのに、ゲート配線と、ドレイン配線とで選択する。
【００４３】
ゲート配線は、アクティブマトリクス型表示装置を構成する一方の基板の周辺のゲート端子から駆動信号を入力するもので、複数平行して配線されている。
ドレイン配線は、ゲート配線の上方にあって絶縁膜を介して前記ゲート配線と直交し、かつ、前記ゲート端子が配置される基板の周辺とは別の周辺のドレイン端子から駆動信号を入力するもので、複数平行して配線されている。
そして、前記ゲート配線と前記ドレイン配線との交差部に対応して形成された画素領域とを有する。
このような構成が本例の静電気保護回路の前提である。
そして本例では、このようなゲート配線に対して、隣接するゲート配線間を実施形態１のゲート配線間保護素子１０を介して接続している。
【００４４】
さらに、ドレイン配線に対して、隣接する配線間を実施形態１のソース・ドレイン配線間保護素子１１を介して接続している。
【００４５】
このように、本例では、ゲート配線間保護素子１０により、隣接するゲート配線を接続し、ソース・ドレイン配線間保護素子１１により、隣接するドレイン配線を接続した構成となっている。この構成により、ゲート配線に発生した静電気をゲート配線同士で分散し、ソース配線に発生した静電気をソース配線同士で分散し、耐静電気性能を向上することができる。
＜実施形態２＞
上記の実施形態では、ソース・ドレイン配線間保護素子１１を用いて、隣接するドレイン配線を接続していたが、フローティングゲートＴＦＴ型保護素子をドレイン配線の接続に用いても良い。
【００４６】
図４は、本発明による静電気保護素子と画素ＴＦＴの層構造を説明する図である。フローティングゲートＴＦＴ型保護素子１２は、基材１と、ゲート電極配線２と、ゲート絶縁層３と、ソース・ドレイン電極配線４と、半導体層５と、半導体保護層６と、層間絶縁層７とを備える。１〜７までの各層は画素ＴＦＴ９の対応する各層を製造する過程で同時に形成される。上記の製造方法で例示すれば、工程１で、フローティングゲートＴＦＴ型保護素子１２を構成するゲート電極配線を形成し、後の工程では、ソース・ドレイン配線間保護素子１１と同様の工程で形成すればよい。
【００４７】
フローティングゲートＴＦＴは、印刷方式で製造しなくても非線形電圧電流特性を現す。
【００４８】
図５は、本発明による静電気保護回路とそれを用いた表示装置の回路構成を説明する図である。画像表示の部分については、上記例１と同様に、通常のアクティブマトリックス型の回路形式である。ゲート配線間保護素子１０により、隣接するゲート配線を接続し、フローティングゲートＴＦＴ型保護素子１２により、隣接するドレイン配線を接続した構成となっている。この構成により、ゲート配線に発生した静電気をゲート配線同士で分散し、ドレイン配線に発生した静電気をドレイン配線同士で分散し、耐静電気性能を向上することができる。
【産業上の利用可能性】
【００４９】
本発明は、エレクトロニクス分野への応用が期待できる。
【符号の説明】
【００５０】
１  基材
２  ゲート電極配線
３  ゲート絶縁層
４  ソース・ドレイン電極配線
５  半導体層
６  半導体保護層
７  層間絶縁層
８  画素電極層
９  画素ＴＦＴ
１０  ゲート配線間保護素子
１１  ソース・ドレイン配線間保護素子
１２  フローティングゲートＴＦＴ型保護素子
【図１】
2015115428.tif 000003
【図２】
2015115428.tif 000004
【図３】
2015115428.tif 000005
【図４】
2015115428.tif 000006
【図５】
2015115428.tif 000007