(57)【要約】      （修正有）【課題】複数の増幅器の間で生じるおそれがあるクロストークを抑制する半導体デバイス及び製造方法を提供する。【解決手段】半導体パッケージ２０は、キャリア増幅器２２およびピーク増幅器２４がその上に互いに近接して形成されるグランドプレーン７４を有する。導電性材料の隔離壁５０がキャリア増幅器とピーク増幅器との間に位置しており、隔離壁は、半導体パッケージの動作中にキャリア増幅器とピーク増幅器との間の誘導結合を低減するように構成されている。【選択図】図２Ａ
2015115960.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
基板と、
前記基板上にあり、複数の電気部品を備える第１の回路と、
前記基板上にあり、複数の電気部品を備える第２の回路と、
前記第１の回路と前記第２の回路との間に位置する導電性材料により形成される隔離壁であって、前記第１の回路および前記第２の回路のうち少なくとも１つの動作中に前記第１の回路と前記第２の回路との間の電磁結合を低減するように形成される隔離壁と
を備える半導体デバイス。
【請求項２】
前記隔離壁は導電性材料により形成されている、請求項１に記載の半導体デバイス。
【請求項３】
前記半導体デバイスはグランド電位ノードをさらに備え、前記隔離壁は前記グランド電位ノードに電気的に接続される、請求項２に記載の半導体デバイス。
【請求項４】
前記隔離壁は、はんだ、ろう付け材料、および接着剤のうちの１つによって前記グランド電位ノードに電気的に接続される、請求項３に記載の半導体デバイス。
【請求項５】
前記隔離壁は前記グランド電位ノード内の開口内に受け入れられている、請求項３に記載の半導体デバイス。
【請求項６】
前記隔離壁は前記半導体デバイスのためのリードフレームの或る区画により形成される、請求項１に記載の半導体デバイス。
【請求項７】
前記リードフレームは導電性シートにより形成され、前記隔離壁は、前記導電性シートの平面に対して横向きになる前記リードフレームの或る区画によって形成される、請求項６に記載の半導体デバイス。
【請求項８】
前記区画は連結部によって前記リードフレームの残りの部分に接続され、前記連結部は、前記区画が前記リードフレームの前記残りの部分に対して横向きになるように曲げられる、請求項６に記載の半導体デバイス。
【請求項９】
前記半導体デバイスは前記基板、前記第１の回路、および前記第２の回路を封止するハウジングをさらに備え、前記ハウジングは前記第１の回路と前記第２の回路との間に延びるスロットを有する、請求項１に記載の半導体デバイス。
【請求項１０】
前記隔離壁は、前記スロットの表面に被着される導電性材料を備える、請求項９に記載の半導体デバイス。
【請求項１１】
前記隔離壁は、前記スロット内に挿入される導電性材料のボディを備える、請求項９に記載の半導体デバイス。
【請求項１２】
前記第１の回路はドハティ増幅器のキャリア増幅器であり、前記第２の回路は前記ドハティ増幅器のピーク増幅器である、請求項１に記載の半導体デバイス。
【請求項１３】
ドハティ増幅器であって、
基板と、
前記基板上のキャリア増幅器と、
前記キャリア増幅器に隣接する前記基板上のピーク増幅器と、
前記キャリア増幅器と前記ピーク増幅器との間に位置する導電性材料により形成されている隔離壁であって、前記ドハティ増幅器の動作中に前記キャリア増幅器と前記ピーク増幅器との間の電磁結合を低減するように形成される隔離壁と
を備えるドハティ増幅器。
【請求項１４】
前記ドハティ増幅器はグランド電位ノードをさらに備え、前記隔離壁は前記グランド電位ノードに電気的に接続される、請求項１３に記載のドハティ増幅器。
【請求項１５】
前記隔離壁は、はんだ、ろう付け材料、および接着剤のうちの１つによって前記グランド電位ノードに電気的に接続される、請求項１４に記載のドハティ増幅器。
【請求項１６】
前記隔離壁は前記グランド電位ノード内の開口内に受け入れられる、請求項１４に記載のドハティ増幅器。
【請求項１７】
前記ドハティ増幅器は前記基板、前記キャリア増幅器、および前記ピーク増幅器を封止するハウジングをさらに備え、前記ハウジングは前記キャリア増幅器と前記ピーク増幅器との間に延びるスロットを有する、請求項１３に記載のドハティ増幅器。
【請求項１８】
前記隔離壁は、前記スロットの表面に被着される導電性材料を備える、請求項１７に記載のドハティ増幅器。
【請求項１９】
前記隔離壁は、前記スロット内に挿入される導電性材料のボディを備える、請求項１７に記載のドハティ増幅器。
【請求項２０】
半導体デバイスを製造する方法であって、
基板上に第１の回路を形成するステップと、
前記第１の回路と並んで基板上に第２の回路を形成するステップと、
前記第１の回路と前記第２の回路との間に導電性材料の隔離壁を配置するステップであって、前記隔離壁は、前記半導体デバイスの動作中に前記第１の回路と前記第２の回路との間の電磁結合を低減するように形成される、ステップと
を有する方法。
【請求項２１】
前記隔離壁を配置するステップは、導電性シートからリードフレームを形成するステップであって、前記導電性シート内に壁区画が画定される、ステップと、前記壁区画を前記導電性シートに対して横向きに屈曲させることにより前記隔離壁を形成するステップとを有する、請求項２０に記載の方法。
【請求項２２】
前記方法は、前記基板、前記第１の回路、および前記第２の回路をボディ材料内に封入するステップをさらに有し、隔離壁を配置するステップは、ボディ内にスロットを形成するステップと、前記スロット内に前記隔離壁を設定するステップとを有する、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して半導体デバイスパッケージ等に関し、より詳細には、内部の隣接する回路間の電磁結合を低減するための機構を組み込んだそのようなパッケージに関する。
【背景技術】
【０００２】
無線通信システムは、信号の電力を増大させるために電力増幅器を利用することが多い。無線通信システムにおいて、電力増幅器は通常、送信チェーン（出力段）内の最後の増幅器である。高利得、高線形性、安定性、および高レベルの電力付加効率（すなわち、出力電力と入力電力との間の差の、ＤＣ電力に対する比）が、理想的な増幅器の特性である。
【０００３】
概して、電力増幅器は、電力増幅器がピーク出力電力を送出するときに最大電力効率で動作する。しかしながら、電力効率は、出力電力が低減するにつれて悪化する傾向にある。近年、ドハティ電力増幅器アーキテクチャが、このアーキテクチャの電力付加効率が高いために、基地局に対してだけでなく、移動端末に対しても関心を集めている。
【０００４】
ドハティ電力増幅器は、キャリア増幅器およびピーク増幅器のような、２つ以上の増幅器を含む。これらの増幅器は並列に接続することができ、ここで、それらの出力はインピーダンス変換を実行するオフセット伝送線によって結合される。ピーク増幅器は、キャリア増幅器が飽和すると電流を送達し、それによって、キャリア増幅器の出力に見られるインピーダンスが低減する。従って、キャリア増幅器が「ロードプリング」効果（load  pulling  effect）のために飽和している間に、キャリア増幅器はより多くの電流を送達する。キャリア増幅器は飽和に近いままであるため、ドハティ電力増幅器は、システムの全効率が相対的に高いままであるように、ピーク出力電力を送出することが可能である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そのような電力増幅器は一般的に、単一の半導体パッケージ内に作製される。しかしながら、その回路アーキテクチャは、半導体パッケージ設計に関して課題を呈する。現行のドハティ電力増幅器半導体パッケージ設計は、キャリア増幅器を含む１つのデバイスと、ピーク増幅器を含む別個のデバイスとを含み得る、個別のデバイスおよび集積回路を使用することを必要とする。これらの個別のデバイスは、キャリア増幅器とピーク増幅器との間に発生する可能性があるクロストークによる問題を制限するために、パッケージ内で距離をおいて維持される。
【０００６】
不都合なことに、パッケージ内で増幅器間の空間距離を維持することによって、半導体パッケージを小型化する可能性が制限される。様々な用途について低費用、低重量、および小体積が重要なパッケージ属性である場合、小型化が制限されることは望ましくない。
【０００７】
一観点による課題は、複数の増幅器の間で生じるおそれがあるクロストークを軽減又は抑制することである。
【課題を解決するための手段】
【０００８】
一実施形態による半導体デバイスは、
基板と、
前記基板上にあり、複数の電気部品を備える第１の回路と、
前記基板上にあり、複数の電気部品を備える第２の回路と、
前記第１の回路と前記第２の回路との間に位置する導電性材料により形成される隔離壁であって、前記第１の回路および前記第２の回路のうち少なくとも１つの動作中に前記第１の回路と前記第２の回路との間の電磁結合を低減するように形成される隔離壁と
を備える半導体デバイスである。
【図面の簡単な説明】
【０００９】
【図１】隔離壁を有する半導体パッケージ内のドハティ電力増幅器の例示的な実施形態のブロック図。
【図２Ａ】半導体パッケージ内のドハティ電力増幅器の例示的な実施形態のための、キャリア増幅器およびピーク増幅器の構成要素の概略上面図。
【図２Ｂ】図２Ａの半導体パッケージ内のドハティ電力増幅器構成要素の斜視図。
【図３】隔離壁の一実施形態を示す、図２Ａ内の線Ａ−Ａに沿ってとられた断面図。
【図４】隔離壁の別の実施形態を示す、図２Ａ内の線Ａ−Ａに沿ってとられた断面図。
【図５】回路が樹脂体内に封入されている、完成した半導体パッケージの２つの実施形態のうちの一実施形態の斜視図。
【図６】回路が樹脂体内に封入されている、完成した半導体パッケージの２つの実施形態のうちの一実施形態の斜視図。
【図７】隔離壁がリードフレームの一部分によって形成されている半導体パッケージのリードフレームの一実施形態の上面図。
【図８】隔離壁が最終位置まで上向きに屈曲した図７のリードフレームの上面図。
【図９】屈曲した隔離壁を有する図７のリードフレームの側面図。
【図１０】スロットが内部に形成されており、別の実施形態の隔離壁がスロット内に形成されている、完成した半導体パッケージの斜視図。
【図１１】別の実施形態に応じた、スロットが内部に形成されており、隔離壁がスロット内に挿入されている、完成した半導体パッケージの斜視図。
【図１２】隔離壁をグランドに接続する第１の様式を示す、図１１内の線Ｂ−Ｂに沿ってとられた断面図。
【図１３】隔離壁をグランドに接続する第２の様式を示す、図１１内の線Ｂ−Ｂに沿ってとられた断面図。
【図１４】隔離壁をグランドに接続する第３の様式を示す、図１１内の線Ｂ−Ｂに沿ってとられた断面図。
【発明を実施するための形態】
【００１０】
本開示は実施例および実施形態として示されており、添付の図面によって限定されない。図面において、同様の参照符号は類似の要素を示す。簡潔かつ明瞭な説明のために、図面は一般的な構築様式を示し、既知の特徴および技法の説明および詳細は、本発明を不必要に曖昧にすることを回避するために省略される場合がある。図面内の要素は簡潔かつ明瞭にするために示されており、必ずしも原寸に比例して描かれてはいない。事実、装置の実施形態の理解の向上するために、図面内の要素または領域のうちのいくつかの寸法は他の要素または領域に対して誇張されている場合がある。図面は詳細な説明とともに本明細書に組み込まれ、その一部を形成し、実施例、実施形態などをさらに例示し、本開示に応じた様々な原理および利点を説明する役割を果たす。
【００１１】
下記の詳細な記載は本質的に例示であり、本発明または本発明の適用および使用を限定することは意図されていない。さらに、上記技術分野、背景技術、または以下の詳細な説明で提示される、いかなる表示または暗示された理論によっても束縛されることは意図されていない。
【００１２】
本記載および特許請求の範囲における「第１」、「第２」、「第３」、「第４」などの用語がある場合、これらは、同様の要素間で区別するために使用されることができ、必ずしも特定の連続する、または経時的な順序を説明するためのものではない。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の順序で動作することが可能であるように、適切な状況下で置き換え可能であることが理解されるべきである。上部および底部または左および右のように、本明細書において方向的関係が参照されている場合、これは、図面に示されている向きにおける構成要素の関係を指しており、説明されている装置のすべての使途においてこの構成要素の向きであるとは限らない場合がある。さらに、「備える（ｃｏｍｐｒｉｓｅ）」、「含む（ｉｎｃｌｕｄｅ）」、「有する（ｈａｖｅ）」といった用語およびそれらの任意の変化形は非排他的な包含をカバーするように意図され、それによって、要素のリストを含むプロセス、方法、製品、または装置が必ずしもそれらの要素に限定されず、明示的に列挙されていない、またはこのようなプロセス、方法、製品、または装置に内在する他の要素を含むことができる。本明細書において使用される場合、「結合されている（ｃｏｕｐｌｅｄ）」という用語は、電気的または非電気的な様式で直接的または間接的に接続されるものとして定義される。「実質的な（ｓｕｂｓｔａｎｔｉａｌ）」および「実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）」という用語は、本明細書においては、記述されている目的を実際的な様式で達成するのに十分であること、および、軽度の不備がある場合、それらは記述されている目的にとっては重大でないことを意味する。
【００１３】
本実施形態を使用して、低費用、低重量、および小体積が所望される、基地局電力増幅器、携帯電話、他の携帯デバイス、および、半導体パッケージに依拠する他の装置において、電力増幅器半導体パッケージの有用性を改善することができる。本明細書に記載する実施形態は、マルチパス電力増幅器（限定ではないが、ドハティ電力増幅器を含む）内の構成要素およびワイヤボンドアレイの間の誘導結合を低減することができる。しかしながら、誘導結合および電磁干渉を低減するための、下記に説明する技法は、様々な半導体デバイス設計および他の回路に実装されてもよいことが明らかとなろう。
【００１４】
図１は、並列に接続されているキャリア増幅器２２およびピーク増幅器２４を含むドハティ電力増幅器１０のブロック図を示す。キャリア増幅器２２およびピーク増幅器２４は、半導体パッケージ２０内に形成されている。入力信号２６が入力分割器２８によって２つの信号に分割され、入力分割器は、これらの信号のうちの一方に位相遅延（たとえば、９０度位相遅延）を加えてもよい。その結果生じる入力信号のうちの一方がキャリア増幅器２２の第１の入力３２に印加され、他方の入力信号がピーク増幅器２４の第２の入力３６に印加される。キャリア増幅器２２は、第１の出力４０において第１の出力信号を生成し、ピーク増幅器２４は、第２の出力４４において第２の出力信号を生成する。ドハティ構成において、第１の入力３２および第１の出力４０が、それぞれキャリア増幅器２２のゲート端子およびドレイン端子を構成し、第２の入力３６および第２の出力４４が、それぞれピーク増幅器２４のゲート端子およびドレイン端子を構成してもよい。第１の出力信号および第２の出力信号は、電力結合器４６を通じて結合されて、結合出力信号４８が生成される。ドハティ電力増幅器半導体パッケージは、一般的に、説明を簡潔にするために本明細書には示されていない追加の電子デバイスおよび回路を含むことを、当業者は認識しよう。
【００１５】
一実施形態において、キャリア増幅器２２は、ドハティ電力増幅器１０の出力電力の範囲全体にわたってアクティブであるように構成されている。ピーク増幅器２４は、キャリア増幅器２２が飽和したときにのみオンになるように構成されている。キャリア増幅器２２からの第１の出力信号をピーク増幅器２４からの第２の出力信号と結合するように動作する電力結合器４６は、４分の１波長インピーダンスインバータを含んでもよい。４分の１波長インピーダンスインバータは、入力分割器によってピーク増幅器２４またはキャリア増幅器のいずれかにもたらされている信号に付加されている位相遅延を補償するために、キャリア増幅器２２またはピーク増幅器２４からの出力信号に９０度の遅延を付加することができる。ピーク増幅器２４に提供される信号の位相が、一般的に、キャリア増幅器２２のものより９０度遅延するように設計され、それによって、２つの出力信号が電力結合器４６の出力において結合されて結合出力信号４８を形成するとき、それらの信号は同相で加わる。
【００１６】
図１における例示的な回路において、キャリア増幅器２２およびピーク増幅器２４の各々は、いくつかの能動および受動電気素子を含んでもよい。たとえば、キャリア増幅器２２は、第１の入力３２を第１のトランジスタに結合する第１のキャパシタを含んでもよく、これは、その入力において受信される第１の入力信号に適切な増幅を加える。第１のトランジスタの出力は第２のキャパシタに接続され得る。第１のキャパシタおよび第２のキャパシタは、第１のトランジスタによって増幅される第１の入力信号を調整するように動作する。同様に、ピーク増幅器２４は、第２の入力３６を第２のトランジスタに結合する第３のキャパシタを含んでもよく、これは、その第２の入力において受信される第２の入力信号に適切な増幅を加える。第２のトランジスタの出力は第４のキャパシタに接続され得る。第３のキャパシタおよび第４のキャパシタは、第２のトランジスタによって増幅される第２の入力信号を調整するように動作する。キャリア増幅器２２およびピーク増幅器２４は、説明を簡潔にするために本明細書には示されていない追加の電気素子を含んでもよいことを、当業者は認識しよう。
【００１７】
図２Ａおよび図２Ｂにおける半導体パッケージ２０を参照すると、キャリア増幅器２２およびピーク増幅器２４を構成する別個の電気デバイスは、ワイヤボンドとして既知の複数のワイヤ７２および７３を使用して互いに接続されている。実際の用途において、キャリア増幅器２２の信号経路（たとえば、入力、出力、キャパシタおよびトランジスタ間の）の１つ以上は、ワイヤボンドを使用して確立されてもよい。同様に、ワイヤボンドは、キャリア増幅器２２およびピーク増幅器２４の信号経路の１つ以上を確立するのに使用されてもよい。
【００１８】
キャリア増幅器２２は、パッケージグランドプレーン７４のような共通の（すなわち、単一の）担体の表面に製造および／または続いて取り付けられるキャパシタ６０および６４ならびにトランジスタ６２（ゲートパッド６３およびドレインパッド６５を有する）のような、いくつかの電気部品（又は電気構成要素）を含む。キャパシタ６０および６４は、たとえば、グランドプレーン７４上に取り付けられているＭＯＳキャパシタであってもよい。同様に、ピーク増幅器２４は、パッケージグランドプレーン７４のような共通の（すなわち、単一の）担体の表面上に製造または続いて取り付けられるキャパシタ６６および７０ならびにトランジスタ６８（ゲートパッド６９およびドレインパッド７１を有する）のような、いくつかの電気デバイスを含む。キャパシタ６６および７０は、たとえば、グランドプレーン７４上に取り付けられている金属酸化膜半導体（ＭＯＳ）キャパシタであってもよい。
【００１９】
図示されている半導体パッケージ２０の対称的なレイアウトの結果として、キャリア増幅器２２の構成要素は、ピーク増幅器２４の対応する構成要素と隣接することになり得る。従って、各増幅器の様々な構成要素（特に、高周波信号を搬送するワイヤボンド７２および７３を含む）の配列は互いに隣接し、幾何学的に並列である。キャリア増幅器２２およびピーク増幅器２４のワイヤボンドアレイのこれらの属性の結果として、これらのデバイス間に誘導結合が生じる可能性があり、これによって、回路全体の性能が低減してしまうことが懸念される。
【００２０】
それゆえ、ドハティ電力増幅器１０の構成要素のための本発明の半導体パッケージ２０において、それらの増幅器のワイヤボンドアレイおよび他の構成要素間の電気的遮蔽をもたらすために、キャリア増幅器２２とピーク増幅器２４との間に隔離壁（isolation  wall）５０が形成される。隔離壁５０は、下記により詳細に説明するように、キャリア増幅器の回路とピーク増幅器の回路との間の、パッケージ内のボディとして構築される。隔離壁５０の材料は、キャリア増幅器２２またはピーク増幅器２４のいずれかまたは両方からの電磁放射を伝導、吸収、または反射し、放射が他方の増幅器に達するのを妨げる。隔離壁５０は、特定のパッケージ設計実施態様に応じて、半導体パッケージの様々な基板またはリードフレーム上に構築されてもよい。半導体パッケージ２０内の他の構成要素とともに、隔離壁５０は、従来の封入材によってオーバーモールドされてもよく、または空洞パッケージ内にあってもよい。様々な実施態様において、隔離壁５０は、グランドプレーン７４に直接接続されてもよく、または、グランド端子に接続されてもよく、そのグランド端子は、ドハティ電力増幅器１０の動作中にグランド電位に接続されてもよい。概して、隔離壁５０は、ドハティ電力増幅器１０のキャリア増幅器とピーク増幅器との間の誘導結合を遮断および阻害するためのシールドとして動作する。
【００２１】
隔離壁５０は、本明細書に詳細に記載されているもののような、いくつかの形態のうちのいずれか１つをとってもよい。それにかかわりなく、本発明の概念を実装するために他の壁構成が使用されてもよい。
【００２２】
特に図２Ｂを参照すると、グランドプレーン７４上でキャリア増幅器２２とピーク増幅器２４との間に隔離壁５０が直立している。様々な実施形態に応じて、隔離壁５０はグランドプレーン７４に対して垂直に位置付けられ、キャリア増幅器２２およびピーク増幅器２４の様々な構成要素（ならびにそれらの関連付けられるワイヤボンド）の最大高さをいくらか上回る距離だけ延伸する。半導体パッケージ２０のハウジング７５を形成するために電子回路が封入されている状況において（図５および図６参照）、隔離壁５０は、パッケージング工程中にそれらを通じて封入材が流れることを可能にするための、複数の小孔５２を有してもよい。「封入」は「封止」等と言及されてもよい。孔５２のサイズは、壁によってもたらされる電磁的遮蔽に悪影響を及ぼさないように、十分に小さい。図３に示すように、導電性隔離壁５０がグランドプレーン７４内のスロットまたは開口７６内に挿入されてもよく、それによって、半導体デバイスにおけるグランドノードであるそのグランドプレーンに対する電気接続が形成される。スロット７６は、任意の適切なエッチングまたは材料除去工程によってグランドプレーン７４内に形成されてもよい。
【００２３】
図４は、グランドプレーン７４の表面上で隔離壁７９を支持するために壁の主区画８１に対して垂直に延伸する基部８０を形成するために屈曲している底部区画を有する、代替的な隔離壁７９を示す。「区画」は「セクション」又は「部分」等と言及されてもよい。基部８０は、場合によっては、図４に示すようにグランドプレーン内のスロット７６に代わるものとして使用されてもよい。基部８０は、グランドプレーン７４、またはグランドノードとの電気的接触を確立するように固定される。たとえば、基部８０は、導電性接着剤またはエポキシ樹脂によって、グランドプレーン７４にはんだ付け、ろう付け、または取り付けられてもよい。代替的に、導電性隔離壁５０または７９のいずれかのバージョンは、グランドパッド、グランド導体、または半導体パッケージ２０内の回路の他のグランドノードに取り付けることができる。
【００２４】
隔離壁５０および７９は封入材７７内で上向きに延伸し、図５に示すように半導体パッケージ２０のハウジング７５の上面７８において露出してもよい。代替的に、グランドプレーン７４から遠隔している壁５０の端部は、ハウジング上面７８からわずかに離間してもよく、それによって、図６に示すように封入材７７のいくらかは遠隔端部を越えて延伸する。
【００２５】
図７を参照すると、隔離壁５０は、代替的に、半導体パッケージ２０のリードフレーム８２の一部分として形成されてもよい。リードフレーム８２は平坦な導電性シートにより（発明者等にとって）従来の方法で形成される。リードフレーム８２は、複数のリードフィンガ８４と、半導体パッケージ２０内でグランドノードに接続されることになる一対のグランドフィンガ８３とを有する。リードフレーム８２の中心に壁区画８５が形成され、各端部にある蛇行連結部８６が壁区画を一対のグランドフィンガ８３に接続している。壁区画８５は、最初はリードフレーム８２の残りの部分（壁以外の部分）８８と同一平面上に形成される。半導体パッケージ２０を組み立てる前に、壁区画８５は図８および図９に示すようにリードフレームシートの平面に対して横方向に屈曲される。具体的には、壁区画８５は、隔離壁５０の所望の最終位置まで、連結部８６を中心として一定量（いくつかの実施形態では約９０度）だけねじられ、所望の最終位置における隔離壁は、リードフレームシートの残りの部分８８の平面に対して垂直になっていてもよい。壁区画８５を一対のグランドフィンガ８３に接続している２つの連結部８６は、形成される隔離壁５０を、ドハティ電力増幅器１０の動作中にグランドまたは基準電位に接続する。
【００２６】
これまで説明してきた半導体パッケージ２０の実施形態において、隔離壁５０または７９は、回路が封入される前にグランドプレーン７４上に形成される。図１０は、回路が封入されて半導体パッケージ２０が形成された後に、隔離壁５０の導電性プレーンが形成される代替的な実施形態を示す。封入後、スロット９０が、パッケージハウジング９５の上面９２を貫通して封入材の内部に形成される。たとえば、スロット９０は、ブレード、ソー、レーザビーム、または同様のデバイスを用いてパッケージを切断することによって作成されてもよい。スロット９０は、キャリア増幅器２２とピーク増幅器２４との間で、グランドプレーン７４、ヒートシンクまたは半導体デバイスのダイ（いずれにせよグランド接続をもたらすことになる）に達するまで、封入材の表面から下向きに延びる。
【００２７】
その後、半導体パッケージ２０にわたって延伸するスロット９０の主面が導電性材料９３で被覆され、隔離壁が形成される。たとえば、導電性塗料、エポキシ樹脂、または他の導電性材料を、スロット表面の１つ以上に被着又は塗布することができる。代替的に、少なくとも１つのスロット主面が、金属でめっきされてもよい。その導電性材料９３は、スロット９０の底部にわたって延伸し、それによって、グランドプレーン７４、ヒートシンク、または半導体デバイスのダイとの電気的接触が成されて、導電性材料９３が接地され、隔離壁が形成される。
【００２８】
図１１は、封入半導体パッケージ２０内に作成される、スロット９４内に隔離壁を形成するための別の技法を示す。半導体パッケージ２０内にスロット９４が形成された後、導電性材料のボディによって形成される隔離壁９６が、スロット内に挿入される。隔離壁９６と、回路のグランドプレーンまたは回路ダイ上のグランド導体のいずれかとの間の電気接続を提供するために、いくつかの技法を利用することができる。たとえば、図１２に示すように、ダイ９７は、その上のグランドノード９８と、そのグランドノードと半導体パッケージ２０のグランド端子１００との間に延伸する複数のワイヤボンド９９とを有してもよい。この実施形態において、スロット９４が半導体パッケージ２０内へ、グランドノード９８に接続するワイヤボンド９９の上部をちょうど露出させる深さまで切り込まれる。結果として、隔離壁９６のボディがスロット９４内に挿入されると、ボディの下端がワイヤボンド９９の露出区画との電気的接触を成し、それによって、隔離壁が接地される。隔離壁９６は、たとえば、エポキシ樹脂または他のタイプの接着剤によって半導体パッケージ２０内に固定されてもよい。
【００２９】
図１３は、隔離壁９６のボディと半導体パッケージ２０内のグランドノード９８との間の電気的接触を確立するための異なる技法を示す。ここで、封入する前に１つ以上の導電性ポスト１０２が、半導体ダイ９７のグランド導体またはグランドプレーン７４のようなグランドノードに取り付けられる。これらのポスト１０２は、半導体パッケージ２０のハウジング９５を形成する材料内に封入されるようになる。封入されている間またはされた後、導電性ポスト１０２を露出させるのに十分な深さまで、パッケージ内にスロット９４が形成される。図１２においてワイヤボンド９９を使用するには、ワイヤボンドが断たれるほど深くはスロットが切られないように注意しなければならないが、その場合とは異なり、図１３におけるスロット９４の深さはポスト１０２が露出している限りはさほど重要ではない。その後、隔離壁９６がパッケージハウジング９５内に挿入されると、その壁の下端がポスト１０２の露出端と接触し、それによって、隔離壁が接地される。従来技術と同様に、隔離壁９６は、たとえば、エポキシ樹脂または他のタイプの接着剤によってスロット９４内に固定することができる。スロット９４の底部において導電性エポキシ樹脂を使用することが、ポスト１０２に対するグランド接続を成す一助となる。
【００３０】
図１４は、隔離壁９６と、半導体パッケージ２０内の電気回路のグランドノードとの間の電気的接触を成すためのまた別の技法を示す。この事例において、スロット９４がハウジング９５内に切られた後、複数のバイア１０４が、スロット９４の底部と、ダイ９７上のグランド導体、グランドプレーン７４または別のグランドノードのいずれかとの間に形成される。具体的には、スロット９４の底部とそれぞれのグランドノードとの間で、ハウジング９５の封入材を通じて開口を切ることによって、バイア１０４が形成される。金属めっきもしくは導電性塗料または他の導電性材料のような導電性材料が、それらの開口の壁に対して、その後、スロットの底面にわたって開口から外向きに被着される。代替的に、ポスト１０２と同様の構造を形成するように、開口に導電性材料を充填することができる。これらの両方の事例において、隔離壁９６がスロット９４内に挿入されると、その壁の下端がバイア１０４と電気的接触を成し、それによって、壁が回路グランドに接続される。隔離壁９６を適所に固定するためにスロット９４の底部において導電性エポキシ樹脂を使用することも、バイア１０４に対するグランド接続を成す一助となる。
【００３１】
隔離壁との電気的接触を確立するための、図１２〜図１４に示す技法は、図１０に示すように半導体パッケージ２０内のスロットの表面上を被覆することによって壁が形成される場合にも使用することができる。
【００３２】
本明細書において、１つのキャリア増幅器および１つのピーク増幅器を有するドハティ電力増幅器に関連して実施形態が説明されてきたが、本明細書における記載に基づいて、本発明の主題の実施形態は、実質的に任意のタイプのマルチパス増幅器とともに使用されてもよいことを当業者は理解しよう。従って、様々な実施形態は、ドハティ電力増幅器とともに使用することに限定されず、２つだけの増幅経路を有する増幅器とともに使用することにも限定されない。たとえば、代替の実施形態は、３つ以上の増幅経路を有するデバイスを含んでもよく、隣接する増幅経路の各セット間に隔離壁が設けられてもよい。加えて、オーバーモールド（封入）半導体デバイスパッケージに関連して様々な実施形態が説明されてきたが、本発明の概念は、空洞パッケージおよび他のタイプのパッケージにも適用され得る。
【００３３】
一実施形態において、半導体デバイスは、基板と、基板上にあり、複数の電気部品を備える第１の回路と、基板上にあり、複数の電気部品を備える第２の回路とを含む。半導体デバイスは、第１の回路と第２の回路との間に位置する、導電性材料により形成されている隔離壁を含む。隔離壁は、第１の回路および第２の回路の少なくとも１つの動作中に第１の回路と第２の回路との間の電磁結合を低減するように構成されている。
【００３４】
別の実施形態において、ドハティ増幅器は、基板と、基板上のキャリア増幅器と、キャリア増幅器に隣接する、基板上のピーク増幅器とを含む。ドハティ増幅器は、キャリア増幅器とピーク増幅器との間に位置する、導電性材料により形成されている隔離壁を含む。隔離壁は、ドハティ増幅器の動作中にキャリア増幅器とピーク増幅器との間の電磁結合を低減するように構成されている。
【００３５】
別の実施形態において、半導体デバイスを作製する方法は、基板上に第１の回路を形成するステップと、第１の回路に隣接して、基板上に第２の回路を形成するステップとを含む。方法は、第１の回路と第２の回路との間に、導電性材料の隔離壁を配置するステップを含む。隔離壁は、半導体デバイスの動作中に第１の回路と第２の回路との間の電磁結合を低減するように構成されている。
【００３６】
上記の説明は主に、本発明の好適な実施形態を対象とした。本発明の範囲内で様々な代替形態に留意したが、当業者が、ここで本発明の実施形態の開示から明らかである追加の代替形態を認識する可能性があることが予期される。従って、本発明の範囲は、以下の特許請求の範囲から判定されるべきであり、上記の開示には限定されるべきではない。
【図１】
2015115960.tif 000003
【図２Ａ】
2015115960.tif 000004
【図２Ｂ】
2015115960.tif 000005
【図３】
2015115960.tif 000006
【図４】
2015115960.tif 000007
【図５】
2015115960.tif 000008
【図６】
2015115960.tif 000009
【図７】
2015115960.tif 000010
【図８】
2015115960.tif 000011
【図９】
2015115960.tif 000012
【図１０】
2015115960.tif 000013
【図１１】
2015115960.tif 000014
【図１２】
2015115960.tif 000015
【図１３】
2015115960.tif 000016
【図１４】
2015115960.tif 000017