(57)【要約】【課題】  トレンチの底面を含む範囲にｐ型領域を形成するための新たな方法を提案する。【解決手段】  ゲートトレンチ３４を有し、トレンチ３４の底面を含む範囲にｐ型領域３２が形成されている半導体装置１０の製造方法であって、半導体基板にトレンチ３４を形成する工程と、トレンチ３４内であってトレンチ３４の底面近傍にボロン含有層３５を形成する工程と、熱処理によって、ボロン含有層３５から半導体基板にボロンを拡散させる工程を有する。【選択図】図５
2015119084.tif 000002
【特許請求の範囲】
【請求項１】
ゲートトレンチを有し、トレンチの底面を含む範囲にｐ型領域が形成されている半導体装置の製造方法であって、
半導体基板にトレンチを形成する工程と、
トレンチ内であってトレンチの底面近傍にボロン含有層を形成する工程と、
熱処理によって、ボロン含有層から半導体基板にボロンを拡散させる工程、
を有する製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、ゲートトレンチの底面を含む範囲にｐ型領域が形成されているＭＯＳＦＥＴの製造方法が開示されている。このようにｐ型領域を形成することで、ＭＯＳＦＥＴの耐圧向上を図ることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１５８２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、トレンチの底面に向けてｐ型不純物を注入することで、ｐ型フローティング領域を形成する。しかしながら、このｐ型不純物の注入の際に、トレンチの側面にもｐ型不純物が注入される。トレンチの側面に接する範囲には、電子が流れるチャネル（反転層）が形成される領域（以下、チャネル領域という）と、チャネル領域の下側のドリフト領域が形成されている。チャネル領域に不純物が注入されると、チャネル領域に欠陥が形成されるため、チャネルの移動度が低下する。このため、ＭＯＳＦＥＴのオン電圧が上昇してしまう。また、チャネルにおける不純物濃度が安定しないため、量産時にゲート閾値電圧のばらつきが大きくなる。また、チャネル領域の下側のドリフト領域に不純物が注入されると、ＭＯＳＦＥＴがオフしているときにドレインとソースの間で漏れ電流が流れやすくなる。また、ＭＯＳＦＥＴがオフしている際にはトレンチゲートの近傍のドリフト領域に電界が集中しやすいので、この領域に欠陥が形成されているとアバランシェ耐量が低下する。このように、トレンチの側面にｐ型不純物が注入されることで、種々の問題が生じる。したがって、本明細書では、トレンチの底面を含む範囲にｐ型領域を形成するための新たな方法を提案する。
【課題を解決するための手段】
【０００５】
本明細書は、ゲートトレンチを有し、トレンチの底面を含む範囲にｐ型領域が形成されている半導体装置の製造方法を提供する。この方法は、半導体基板にトレンチを形成する工程と、トレンチ内であってトレンチの底面近傍にボロン含有層を形成する工程と、熱処理によって、ボロン含有層から半導体基板にボロンを拡散させる工程を有する。
【０００６】
この方法では、トレンチ内の底面側にボロン含有層を形成し、そのボロン含有層から半導体基板内にボロンを拡散させることでトレンチの底面にｐ型領域を形成する。このため、上述したｐ型不純物の注入による問題を防止することができる。
【図面の簡単な説明】
【０００７】
【図１】半導体装置１０の縦断面図
【図２】実施例１の製造方法の説明図。
【図３】実施例１の製造方法の説明図。
【図４】実施例１の製造方法の説明図。
【図５】実施例１の製造方法の説明図。
【図６】実施例２の製造方法の説明図。
【図７】実施例２の製造方法の説明図。
【図８】実施例３の製造方法の説明図。
【図９】実施例３の製造方法の説明図。
【図１０】参考例の製造方法の説明図。
【発明を実施するための形態】
【０００８】
以下の実施例の特徴について、以下に列記する。なお、以下の特徴は、いずれも独立して有用な特徴である。
（特徴１）ボロンを拡散させる工程の後にボロン含有層を除去する。
（特徴２）ボロン含有層がボロンを含有するポリシリコン層であり、ボロンを拡散させる工程の熱処理において、ポリシリコン層を酸化させることでトレンチ内に酸化膜層を形成する。この場合、ポリシリコン層内にボイドが形成されるようにポリシリコン層を形成することが好ましい。
（特徴３）ボロン含有層が絶縁層である。
【実施例】
【０００９】
図１に示す半導体装置１０は、ＳｉＣからなる半導体基板１２を有している。半導体基板１２の表面には、表面電極１４が形成されている。半導体基板１２の裏面には、裏面電極１８が形成されている。
【００１０】
半導体基板１２には、ソース領域２２、ボディコンタクト領域２４、ボディ領域２６、ドリフト領域２８、ドレイン領域３０、ｐ型フローティング領域３２、ゲートトレンチ３４が形成されている。
【００１１】
ソース領域２２は、高濃度にｎ型不純物を含むｎ型領域である。ソース領域２２は、半導体基板１２の上面に露出する範囲に形成されている。ソース領域２２は、表面電極１４に対してオーミック接続されている。
【００１２】
ボディコンタクト領域２４は、高濃度にｐ型不純物を含むｐ型領域である。ボディコンタクト領域２４は、ソース領域２２が形成されていない位置において半導体基板１２の上面に露出するように形成されている。ボディコンタクト領域２４は、表面電極１４に対してオーミック接続されている。
【００１３】
ボディ領域２６は、低濃度にｐ型不純物を含むｐ型領域である。ボディ領域２６のｐ型不純物濃度は、ボディコンタクト領域２４のｐ型不純物濃度よりも低い。ボディ領域２６は、ソース領域２２及びボディコンタクト領域２４の下側に形成されており、これらの領域に接している。
【００１４】
ドリフト領域２８は、低濃度にｎ型不純物を含むｎ型領域である。ドリフト領域２８のｎ型不純物濃度は、ソース領域２２のｎ型不純物濃度よりも低い。ドリフト領域２８は、ボディ領域２６の下側に形成されている。ドリフト領域２８は、ボディ領域２６に接しており、ボディ領域２６によってソース領域２２から分離されている。
【００１５】
ドレイン領域３０は、高濃度にｎ型不純物を含むｎ型領域である。ドレイン領域３０のｎ型不純物濃度は、ドリフト領域２８のｎ型不純物濃度よりも高い。ドレイン領域３０は、ドリフト領域２８の下側に形成されている。ドレイン領域３０は、ドリフト領域２８に接しており、ドリフト領域２８によってボディ領域２６から分離されている。ドレイン領域３０は、半導体基板１２の下面に露出する範囲に形成されている。ドレイン領域３０は、裏面電極１８に対してオーミック接続されている。
【００１６】
半導体基板１２の上面には、複数のゲートトレンチ３４が形成されている。各ゲートトレンチ３４は、ソース領域２２とボディ領域２６を貫通し、ドリフト領域２８に達するように形成されている。各ゲートトレンチ３４内には、ボトム絶縁層３４ａと、ゲート絶縁膜３４ｂと、ゲート電極３４ｃが形成されている。ボトム絶縁層３４ａは、ゲートトレンチ３４の底部に形成された厚い絶縁層である。ボトム絶縁層３４ａの上側のゲートトレンチ３４の側面は、ゲート絶縁膜３４ｂによって覆われている。ボトム絶縁層３４ａの上側のゲートトレンチ３４内には、ゲート電極３４ｃが形成されている。ゲート電極３４ｃは、半導体基板１２の表面からボディ領域２６よりも深い位置まで伸びている。ゲート電極３４ｃは、ゲート絶縁膜３４ｂを介して、ソース領域２２、ボディ領域２６及びドリフト領域２８と対向している。ゲート電極３４ｃは、ゲート絶縁膜３４ｂ及びボトム絶縁層３４ａによって、半導体基板１２から絶縁されている。ゲート電極３４ｃの上面は、絶縁層３４ｄによって覆われている。絶縁層３４ｄによって、ゲート電極３４ｃは表面電極１４から絶縁されている。
【００１７】
ｐ型フローティング領域３２は、半導体基板１２内であって、各ゲートトレンチ３４の底面に接する範囲に形成されている。ｐ型フローティング領域３２の周囲は、ドリフト領域２８に囲まれている。各ｐ型フローティング領域３２は、ドリフト領域２８によって、互いに分離されている。
【００１８】
上述した構成によって、半導体基板１２内には、ＭＯＳＦＥＴが形成されている。ゲート電極３４ｃにゲート閾値以上のゲート電圧を印加することで、ゲート絶縁膜３４ｂ近傍のボディ領域２６（すなわち、図１のチャネル領域２６ａ）にチャネルが形成される。チャネルが形成されることで、電子が、ソース領域２２からドリフト領域２８に流れることが可能なる。ゲート電圧を閾値以下に低下させると、チャネルが消失し、ソース領域２２からドリフト領域２８に電子が流れなくなる。すなわち、ＭＯＳＦＥＴがオフする。ＭＯＳＦＥＴがオフすると、ボディ領域２６とドリフト領域２８の境界部からドリフト領域２８内に空乏層が延びる。また、ｐ型フローティング領域３２とドリフト領域２８の境界部からもドリフト領域２８内に空乏層が延びる。このように、ｐ型フローティング領域３２によってドリフト領域２８内に空乏層が延びることが促進されるため、半導体装置１０は耐圧が高い。
【００１９】
半導体装置１０の製造工程において、チャネル領域２６ａに欠陥が多く形成されると、チャネルの移動度の低下、ゲート閾値のばらつき等の問題が生じる。また、チャネル領域２６ａの下側のドリフト領域２８ａ（すなわち、ゲートトレンチ３４近傍のドリフト領域２８）に欠陥が多く形成されると、ドレイン‐ソース間のリーク電流の増加や、アバランシェ耐量の低下の問題が生じる。しかしながら、本明細書では、以下の製造方法によりこれらの問題を防止する。なお、以下に開示する各製造方法は、何れも、ｐ型フローティング領域３２の形成方法に特徴を有するので、これ以外の工程については説明を適宜省略する。
【実施例１】
【００２０】
まず、図２に示すように、ソース領域２２、ボディコンタクト領域２４、ボディ領域２６、ドリフト領域２８及びドレイン領域３０が形成されている半導体基板１２の上面に、ゲートトレンチ３４を形成する。すなわち、半導体基板１２の上面に酸化膜マスクを形成し、酸化膜マスクを介したＲＩＥによって半導体基板１２を部分的にエッチングする。これによって、ソース領域２２とボディ領域２６を貫通し、ドリフト領域２８に達するようにゲートトレンチ３４を形成する。酸化膜マスクはその後除去する。
【００２１】
次に、図３に示すように、半導体基板１２上にＢ（ボロン）を含有するＢドープポリシリコン層３５を形成する。Ｂドープポリシリコン層３５は、ＢＨ３等のＢを含有するガスを用いたＣＶＤ法によって成膜する。これによって、ゲートトレンチ３４内がＢドープポリシリコン層３５によって充填されるとともに、半導体基板１２上にもＢドープポリシリコン層３５が形成される。
【００２２】
次に、ＲＩＥ等のドライエッチングによって、Ｂドープポリシリコン層３５をエッチングする。このとき、ＳｉＣをエッチングし難いエッチングガスを用いることで、Ｂドープポリシリコン層３５を選択的にエッチングする。これによって、図４に示すように、半導体基板１２上のＢドープポリシリコン層３５を除去するとともに、ゲートトレンチ３４内のＢドープポリシリコン層３５を部分的に除去する。ゲートトレンチ３４内には、ボディ領域２６よりも下側（ゲートトレンチ３４の底面側）にのみＢドープポリシリコン層３５を残存させる。
【００２３】
次に、減圧雰囲気、窒素雰囲気、またはアルゴン雰囲気等の非酸化雰囲気下で、半導体基板１２をアニールする。これによって、図５に示すように、Ｂドープポリシリコン層３５から半導体基板１２内にＢを拡散させる。これによって、ゲートトレンチ３４の底面を含む範囲内に、ｐ型フローティング領域３２が形成される。Ｂドープポリシリコン層３５がゲートトレンチ３４の底面近傍にのみ存在しているので、ｐ型フローティング領域３２はゲートトレンチ３４の底面近傍にのみ形成される。
【００２４】
ｐ型フローティング領域３２を形成したら、ＲＩＥ等によってＢドープポリシリコン層３５を除去する。その後、その他の必要な構造を形成することで、図１の半導体装置１０が完成する。
【００２５】
なお、上述した実施例１の製造方法において、Ｂドープポリシリコン層３５に代えて、Ｂを含有する他の層（導体層、半導体層または絶縁層（例えば、ＳＯＧ膜等））を使用してもよい。
【実施例２】
【００２６】
実施例２の製造方法では、実施例１の製造方法と同様にして、図４のように加工する。次に、酸素ガス１００％等の酸化雰囲気下で半導体基板１２をアニールする。これによって、図６に示すように、Ｂドープポリシリコン層３５から半導体基板１２内にＢを拡散させる。また、図６に示すように、Ｂドープポリシリコン層３５全体を酸化させる。このとき、半導体基板１２の上面及びゲートトレンチ３４の側面（すなわち、ＳｉＣの表面）にも、薄い酸化膜３６が形成される。
【００２７】
次に、ＨＦ等を用いたウェットエッチングによって、図７に示すように酸化膜３６を除去する。ゲートトレンチ３４の底部には、Ｂドープポリシリコン層３５が酸化することで形成された絶縁層３５を残存させる。残存させた絶縁層３５は、図１のボトム絶縁層３４ａとして使用する。すなわち、実施例２の製造方法では、Ｂドープポリシリコン層３５が酸化することで形成された絶縁層３５を、半導体装置１０の一部として利用する。このため、実施例２の製造方法によれば、より効率的に半導体装置１０を製造することができる。その後、その他の必要な構造を形成することで、図１の半導体装置１０が完成する。
【００２８】
なお、実施例２の製造方法では、Ｂドープポリシリコン層３５を酸化して絶縁層３５を形成する際に、絶縁層３５の体積が増加する。したがって、図３に示すように、ゲートトレンチ３４の中心近傍にボイド４０が形成されるようにＢドープポリシリコン層３５を形成してもよい。このようにＢドープポリシリコン層３５内にボイド４０を形成することで、絶縁層３５の体積が増加する際に、絶縁層３５内で高い応力が生じることを抑制することができる。
【実施例３】
【００２９】
実施例３の製造方法では、Ｂドープポリシリコン層３５に代えて、Ｂを含有するＢドープ絶縁層を形成する。Ｂドープ絶縁層は、ＢＨ３等のＢを含有するガスを用いたＣＶＤ法によって製膜する。若しくは、Ｂドープ絶縁層をＳＯＧによって形成してもよい。その後、図８に示すように、Ｂドープ絶縁層４４をエッチバックする。ここでは、ボディ領域２６よりも深い位置にのみＢドープ絶縁層４４を残存させる。
【００３０】
次に、減圧雰囲気、窒素雰囲気、またはアルゴン雰囲気等の非酸化雰囲気下で、半導体基板１２をアニールする。これによって、図９に示すように、Ｂドープ絶縁層４４から半導体基板１２内にＢを拡散させる。これによって、ゲートトレンチ３４の底面を含む範囲内に、ｐ型フローティング領域３２が形成される。また、Ｂドープ絶縁層４４は、図１のボトム絶縁層３４ａとして使用する。すなわち、実施例３の製造方法では、Ｂドープ絶縁層４４を、半導体装置１０の一部として利用する。このため、実施例３の製造方法では、より効率的に半導体装置１０を製造することができる。その後、その他の必要な構造を形成することで、図１の半導体装置１０が完成する。
【００３１】
以上に説明した実施例１〜３の製造方法では、ゲートトレンチ３４の底面近傍に形成されたＢドープ層からの拡散によってｐ型フローティング領域３２が形成される。ゲートトレンチ３４の側面に不純物がイオン注入されることがないので、これらの側面近傍の半導体層（すなわち、チャネル領域２６ａ及びドリフト領域２８ａ）に欠陥が生じ難い。したがって、この製造方法によれば、ゲートトレンチ３４の側面へのイオン注入に起因する問題を防止することができる。
【００３２】
なお、実施例１〜３において、カーボンキャップ（半導体基板１２の表面を覆うカーボン層）が形成された状態で、半導体基板１２のアニールを行ってもよい。これによって、半導体基板１２を構成するＳｉＣ中のＳｉが昇華することを抑制することができる。
【００３３】
（参考例）
次に、参考例の半導体装置の製造方法について説明する。この製造方法では、実施例１の製造方法と同様にして、図４のように加工する。次に、図１０に示すように、Ｂドープポリシリコン層３５の上側のゲートトレンチ３４内に、ボトム絶縁層３４ａ、ゲート絶縁膜３４ｂ及びゲート電極３４ｃを形成する。その後、その他の必要な構造を形成することで、参考例の半導体装置が完成する。すなわち、Ｂドープポリシリコン層３５は、参考例の半導体装置の一部となる。この半導体装置では、Ｂドープポリシリコン層３５が、ｐ型フローティング領域として機能する。すなわち、ＭＯＳＦＥＴがオフしている際には、Ｂドープポリシリコン層３５からドリフト領域２８内に空乏層が広がる。これによって、ＭＯＳＦＥＴの耐圧向上が図られる。また、この製造方法でも、ゲートトレンチ３４の側面に不純物がイオン注入されないので、ゲートトレンチ３４の側面へのイオン注入に起因する問題を防止することができる。
【００３４】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３５】
１０：半導体装置
１２：半導体基板
１４：表面電極
１８：裏面電極
２２：ソース領域
２４：ボディコンタクト領域
２６：ボディ領域
２６ａ：チャネル領域
２８：ドリフト領域
２８ａ：ドリフト領域
３０：ドレイン領域
３２：ｐ型フローティング領域
３４：ゲートトレンチ
３４ａ：ボトム絶縁層
３４ｂ：ゲート絶縁膜
３４ｃ：ゲート電極
３４ｄ：絶縁層
３５：Ｂドープポリシリコン層
３６：酸化膜
【図１】
2015119084.tif 000003
【図２】
2015119084.tif 000004
【図３】
2015119084.tif 000005
【図４】
2015119084.tif 000006
【図５】
2015119084.tif 000007
【図６】
2015119084.tif 000008
【図７】
2015119084.tif 000009
【図８】
2015119084.tif 000010
【図９】
2015119084.tif 000011
【図１０】
2015119084.tif 000012