(57)【要約】【課題】半導体発光素子におけるＰＮＰ型及びＮＰＮ型の両トランジスタの対称性が異なる場合と比較して、閾値電圧が低い半導体発光素子、光源ヘッド、及び画像形成装置を提供する。【解決手段】半導体発光素子１００は、ゲート層１１２とカソード層１１６との間に、カソードとして機能する調整層１１４を設けた。調整層１１４は、カソード層１１６よりもＡｌ組成比が高く、バンドギャップが大きい。また、調整層１１４は、ゲート層１０８と接するゲート層１０８と接するＤＢＲ層１０６の半導体膜１０６Ａ（Ａｌ０．９Ｇａ０．１Ａｓ）とＡｌ組成比が同じであり、バンドギャップが等しい。【選択図】図４
2015084391.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された第１導電型の多層膜反射鏡と、
前記多層膜反射鏡上に形成された第２導電型の第１半導体層と、
前記第１半導体層上に形成された前記第１導電型の第２半導体層と、
前記第２半導体層上に形成された単一膜である、前記第２導電型の第３半導体層と、
前記第３半導体層上に形成され、前記第２半導体層よりもバンドギャップが大きく、また、前記第３半導体層よりもバンドギャップが小さい前記第２導電型の第４半導体層と、
を含む半導体発光素子。
【請求項２】
前記多層反射鏡はアノード、前記第１半導体層はゲート、前記第２半導体層はゲート、前記第３半導体層及び前記第４半導体層はカソードであり、
前記多層反射鏡、前記第１半導体層、及び前記第２半導体層により形成される第１トランジスタと、
前記第１半導体層、前記第２半導体層、前記第３半導体層、及び前記第４半導体層により形成される第２トランジスタと、の特性が同等である、
請求項１に記載の半導体発光素子。
【請求項３】
前記第３半導体層のバンドギャップは、前記第１半導体層と接する前記多層膜反射鏡のバンドギャップと等しい、
請求項１または請求項２に記載の半導体発光素子。
【請求項４】
前記請求項１から前記請求項３のいずれか１項に記載の半導体発光素子を光源として備えた、光源ヘッド。
【請求項５】
感光体と、
前記感光体表面を帯電する帯電手段と、
前記請求項４に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子、光源ヘッド、及び画像形成装置に関する。
【背景技術】
【０００２】
特許文献１には、基板上に、Ｎ型およびＰ型のいずれか一方の導電型の第１半導体層、第１半導体層と反対導電型の第２半導体層、第１半導体層と同じ導電型の第３半導体層、および第１半導体層と反対導電型の第４半導体層がこの順に積層されている発光サイリスタにおいて、前記第３半導体層のバンドギャップは、前記第２半導体層のバンドギャップと略同一であり、かつ、前記第１および前記第４半導体層のバンドギャップより狭幅であり、前記第３半導体層は、前記基板側の第１領域と前記基板と反対側の第２領域とを含んでなり、かつ、前記第１領域の不純物濃度は前記第２領域の不純物濃度よりも低く、かつ１×１０１６（ｃｍ−３）未満であり、前記第２半導体層の不純物濃度は、前記第３半導体層の第１領域の不純物濃度と略同一またはそれより高濃度であり、かつ、前記第１半導体層の不純物濃度より低濃度であり、前記第４半導体層の不純物濃度は、前記第３半導体層の第２領域の不純物濃度と略同一またはそれより高濃度であることを特徴とする発光サイリスタが記載されている。
【０００３】
特許文献２には、基板上に形成された多層膜反射鏡と、前記多層膜反射鏡上に形成された発光層と、前記多層反射鏡を下部反射鏡とし、前記発光層で発光された光を共振させる共振器と、前記共振器の共振スペクトルの位相をシフトさせて、複数の主モードを有する定在波を発生させる位相シフト層と、を備えた、半導体層よりなる半導体発光素子が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２３９０８４号公報
【特許文献２】特開２０１３−１６１９７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、半導体発光素子におけるＰＮＰ型及びＮＰＮ型の両トランジスタの対称性が異なる場合と比較して、閾値電圧が低い半導体発光素子、光源ヘッド、及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、請求項１に記載の半導体発光素子は、基板上に形成された第１導電型の多層膜反射鏡と、前記多層膜反射鏡上に形成された第２導電型の第１半導体層と、前記第１半導体層上に形成された前記第１導電型の第２半導体層と、前記第２半導体層上に形成された単一膜である、前記第２導電型の第３半導体層と、前記第３半導体層上に形成され、前記第２半導体層よりもバンドギャップが大きく、また、前記第３半導体層よりもバンドギャップが小さい前記第２導電型の第４半導体層と、を含む。
【０００７】
また、請求項２に記載の半導体発光素子は、前記多層反射鏡はアノード、前記第１半導体層はゲート、前記第２半導体層はゲート、前記第３半導体層及び前記第４半導体層はカソードであり、前記多層反射鏡、前記第１半導体層、及び前記第２半導体層により形成されるトランジスタと、前記第１半導体層、前記第２半導体層、前記第３半導体層、及び前記第４半導体層により形成されるトランジスタと、の特性が同等である。
【０００８】
また、請求項３に記載の半導体発光素子は、前記第３半導体層のバンドギャップが、前記第１半導体層と接する前記多層膜反射鏡のバンドギャップと等しい。
【０００９】
請求項４に記載の光源ヘッドは、本発明の半導体発光素子を光源として備える。
【００１０】
請求項５に記載の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、本発明の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。
【発明の効果】
【００１１】
請求項１に記載の発明によれば、半導体発光素子におけるＰＮＰ型及びＮＰＮ型の両トランジスタの対称性が異なる場合と比較して、閾値電圧が低い。
【００１２】
請求項２及び請求項３に記載の発明によれば、本構成を有しない場合と比較して、キャリアの注入効率が向上する。
【００１３】
請求項４及び請求項５に記載の発明によれば、本構成を有しない場合と比較して、画像の画質が向上する。
【図面の簡単な説明】
【００１４】
【図１】本実施の形態に係る画像形成装置の一例の概略を示す概略構成図である。
【図２】本実施の形態に係る光源ヘッドの一例の内部構成を示す概略断面図である。
【図３】本実施の形態に係る半導体発光素子アレイの一例の外観を示す斜視図である。
【図４】本実施の形態に係る半導体発光素子の一例の概略構成を示す断面図及び各半導体層のバンドギャップを示す図である。
【図５】半導体発光素子内を流れる電流と電圧との対応関係の一例を示した説明図である。
【図６】ＰＮＰＮ型の発光サイリスタを模式的に示した説明図である。
【図７】本実施の形態の半導体発光素子のバンド構造の模式図である。
【図８】従来の半導体発光素子の一例の概略構成を示す断面図及び各半導体層のバンドギャップを示す図である。
【図９】従来の半導体発光素子のバンド構造の模式図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
【００１６】
図１に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図２に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図３に、本実施の形態に係る半導体発光素子アレイの一例の外観を示す斜視図を示す。
【００１７】
本実施形態に係る画像形成装置１０は、図１に示すように、矢印Ａ方向に回転する感光体１２を備えている。
【００１８】
この感光体１２の周囲には、感光体１２の回転方向に沿って、帯電器１４、光源ヘッド１６（露光手段の一例）、現像器１８（現像手段の一例）、転写体２０（転写手段の一例）、クリーナ２２、及びイレーズランプ２４が順に配設されている。帯電器１４は、感光体１２表面を帯電する。光源ヘッド１６は、帯電器１４により帯電された感光体１２表面に静電潜像を形成するために露光するためのものである。現像器１８は、トナー像を形成するために静電潜像を現像剤により現像する。転写体２０は、トナー像を用紙２８（記録媒体の一例）に転写する。クリーナ２２は、転写後に感光体１２の残存した残トナーを除去する。イレーズランプ２４は、感光体１２を除電し電位を均一化する。
【００１９】
すなわち、感光体１２は、帯電器１４によって表面が帯電された後、光源ヘッド１６によって光ビームが照射されて、感光体１２上に潜像が形成される。なお、光源ヘッド１６は駆動部（図示省略）と接続されており、駆動部によって半導体発光素子１００の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。
【００２０】
形成された潜像には、現像器１８によってトナーが供給されて、感光体１２上にトナー像が形成される。感光体１２上のトナー像は、転写体２０によって、搬送されてきた用紙２８に転写される。転写後に感光体１２に残留しているトナーはクリーナ２２によって除去され、イレーズランプ２４によって除電された後、再び帯電器１４によって帯電されて、同様の処理を繰り返す。
【００２１】
一方、トナー像が転写された用紙２８は、加圧ローラ３０Ａと加熱ローラ３０Ｂからなる定着器３０（定着手段の一例）に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙２８上に所望の画像が形成される。画像が形成された用紙２８は装置外へ排出される。
【００２２】
次に、本実施の形態の光源ヘッド１６の構成を詳細に説明する。本実施の形態の光源ヘッド１６は、ＳＬＥＤ（Ｓｅｌｆ−ｓｃａｎｎｉｎｇ  ＬＥＤ：自己走査型ＬＥＤ）を用いている。ＳＬＥＤは、ＬＥＤアレイとその駆動部分を一体化したものであり、複数のサイリスタ構造を有する発光部（半導体発光素子１００、詳細後述）を備えている。図２に示すように、光源ヘッド１６は、半導体発光素子アレイ５０と、実装基板５２と、ロッドレンズアレイ５４と、を備えている。実装基板５２は、半導体発光素子アレイ５０を支持するとともに、半導体発光素子アレイ５０の駆動を制御する各種信号を供給するための回路（図示省略）とが実装される。ロッドレンズアレイ５４は、セルフォックスレンズアレイ等の（セルフォックは、日本板硝子（株）の登録商標）である。
【００２３】
実装基板５２は、半導体発光素子アレイ５０の取り付け面を感光体１２に対向させて、ハウジング５６内に配設され、板バネ５８によって支持されている。
【００２４】
半導体発光素子アレイ５０は、図３に示すように、例えば、感光体１２の軸線方向に沿って当該軸線方向の解像度に応じて、複数の半導体発光素子１００が配列されたチップ６２が、さらに複数個直列に配列されている。半導体発光素子アレイ５０は、感光体１２の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。
【００２５】
なお、本実施の形態では、チップ６２が複数個直列に１次元状に配列された例を示したが、これに限らず、複数列に分けて２次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ６２は、感光体１２の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ６２単位に分けられていても、複数の半導体発光素子１００の各々は、互いに隣接する２つの半導体発光素子１００の感光体１２の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。
【００２６】
ロッドレンズアレイ５４は、図２に示すように、ホルダー６４によって支持されており、各半導体発光素子１００から出射された光ビームを感光体１２上に結像させる。
【００２７】
次に、本実施の形態の半導体発光素子１００について詳細に説明する。
【００２８】
まず、本実施の形態の半導体発光素子１００の概略構成について説明する。図４には、本実施の形態の半導体発光素子１００の一例の概略構成の断面図及び各半導体層のバンドギャップを示す。なお、本実施の形態では、半導体発光素子１００を、ＡｌｘＧａ１−ｘＡｓ系の、基板側からＰＮＰＮ型の発光サイリスタとした場合を示している。以下では、ＡｌｘＧａ１−ｘＡｓにおけるＡｌの比率（ｘ）をＡｌ組成比という。また、本実施の形態の半導体発光素子１００では、一例として、ｐ型の場合は、不純物としてＺｎをドープしており、ｎ型の場合は、不純物としてＳｉをドープしている。
【００２９】
半導体発光素子１００は、基板１０２、バッファ層１０４、ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）層１０６、ゲート層１０８、発光層１１０、ゲート層１１２、調整層１１４、カソード層１１６、及びコンタクト層１１８がこの順に積層されている。
【００３０】
図４に示すように、本実施の形態の半導体発光素子１００は、ｐ型のＧａＡｓ系の基板１０２上に、ｐ型のＧａＡｓ系のバッファ層１０４が積層されている。バッファ層１０４は、基板１０２とｐ型のＡｌＧａＡｓ系のＤＢＲ層１０６との結晶性を良好にするための機能を有している。
【００３１】
ＤＢＲ層１０６は、膜厚がそれぞれ０．２５λとされ、かつ屈折率が互いに異なる２つの半導体層が交互に繰り返し積層された多層膜反射鏡である。なお、基準波長λは、発光層１１０から出射される光の真空中でのピーク波長（すなわち、自然発光スペクトルのピーク波長）λ０をＤＢＲ層１０６の屈折率ｎで割った値（λ＝λ０／ｎ）である。つまりλは、発光層１１０から発せられる光がＤＢＲ層１０６内を伝搬する際のピーク波長である。
【００３２】
ＤＢＲ層１０６は、高屈折率の半導体膜１０６Ａと低屈折率の半導体膜１０６Ｂとのペアが基板１０２側から順に、１０．５ペア繰り返して積層されている。具体的には、ＤＢＲ層１０６は、ｐ型のＡｌ０．２Ｇａ０．８Ａｓである半導体膜１０６Ｂの合計の膜数が１０膜、ｐ型のＡｌ０．９Ｇａ０．１Ａｓである半導体膜１０６Ａの合計の膜数が１１膜であり、量子井戸の数が１０である。
【００３３】
半導体膜１０６Ａは、Ａｌ組成比が０．９０、バンドギャップが２．１３ｅＶ、及び膜厚が０．２５λである。半導体膜１０６Ｂは、Ａｌ組成比が０．２０、バンドギャップが１．６７ｅｖ、及び膜厚が０．２５λである。ＤＢＲ層１０６の高屈折率の半導体膜１０６Ａ及び低屈折率の半導体膜１０６Ｂの膜厚をそれぞれ０．２５λとすることで、基準波長λ（λ０）の光に対する反射率が最大となる。
【００３４】
ＤＢＲ層１０６上には、Ａｌ組成比が０．３０、バンドギャップが１．８ｅＶ、及び膜厚が１．２８μｍのｎ型のＡｌＧａＡｓ系のゲート層１０８が積層されている。また、ゲート層１０８上には、Ａｌ組成比が０．１４３、バンドギャップが１．６０ｅＶ、及び膜厚が１．００μｍのノンドープのＡｌＧａＡｓ系の発光層１１０が積層されている。さらに、発光層１１０上には、Ａｌ組成比が０．１４３、バンドギャップが１．６０ｅＶ、及び膜厚が０．８９μｍのｐの型ＡｌＧａＡｓ系のゲート層１１２が積層されている。
【００３５】
発光層１１０には、ゲート層１０８側からから小数キャリアとして注入されたキャリア（電子）が移動してくる。また、発光層１１０には、ゲート層１１２側からから小数キャリアとして注入されたキャリア（正孔）が移動してくる。発光層１１０内では、移動してきた電子と正孔とが発光再結合する。
【００３６】
ゲート層１１２上には、Ａｌ組成比が０．９０、バンドギャップが２．１３ｅＶ、及び膜厚が０．５１μｍのｎ型のＡｌＧａＡｓ系の調整層１１４が積層されている。調整層１１４は、カソードとして機能する。本実施の形態の調整層１１４は、カソード層１１６よりもＡｌの比率が高い。ＡｌＧａＡｓでは、Ａｌ組成比が高いほど、バンドギャップが大きいため、調整層１１４は、カソード層１１６よりもバンドギャップが大きい。
【００３７】
調整層１１４上には、Ａｌ組成比が０．３０、バンドギャップが１．８ｅＶ、及び膜厚が０．４５μｍのｎ型のＡｌＧａＡｓ系のカソード層１１６が積層されている。本実施の形態の半導体発光素子１００では、抵抗値低減のために、カソード層１１６のＡｌ組成比を低くしている。具体的には、カソード層１１６のＡｌ組成比は、ゲート層１０８と接するＤＢＲ層１０６の半導体膜１０６Ａ（詳細後述）のＡｌ組成比よりも低い。
【００３８】
また、上述のように、カソード層１１６は、調整層１１４よりもＡｌ組成比が低く、バンドギャップが小さい。カソード層１１６上には、コンタクト層１１８が積層されている。コンタクト層１１８は、Ａｌ組成比が０、バンドギャップが１．４２ｅＶ、及び膜厚が０．０３μｍである。
【００３９】
半導体発光素子１００の上記各半導体層の結晶成長には、例えば、ＭＯＣＶＤ（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法が適用される。
【００４０】
半導体発光素子１００の基板１０２の裏側（バッファ層１０４と接する側と反対側）には、アノード電極である下部電極（図示省略）が設けられる。また、半導体発光素子１００のコンタクト層１１８の表側（カソード層１１６と接する側と反対側）には、カソード電極である上部電極（図示省略）が設けられる。さらに、ゲート層１１２上（発光層１１０と接する側と反対側）には、ゲート電極（図示省略）が設けられる。半導体発光素子１００では、ゲート電極に信号（電圧）を印加し、ゲート電極から上部電極へゲート電流を流すことにより、下部電極と上部電極との間を導通させる。これにより、発光層１１０内でキャリア（電子及び正孔）が再結合し、再結合により発光した光が、発光面（半導体発光素子１００のコンタクト層１１８が設けられた側）から出射される。
【００４１】
図５には、半導体発光素子１００内を流れる電流と電圧との対応関係の一例を示す。なお、図５は、半導体発光素子１００のゲート電極に３．０Ｖを印加した場合を示している。図５に示すように、本実施の形態の半導体発光素子１００のゲート電極に３．０Ｖを印加した場合の閾値電圧は、４．５Ｖであった。
【００４２】
次に、本実施の形態の半導体発光素子１００の作用について詳細に説明する。
【００４３】
一般に、ＰＮＰＮ型の発光サイリスタは、ＰＮＰ型のトランジスタと、ＮＰＮ型のトランジスタとを組み合わせた復号回路と等価である。図６には、ＰＮＰＮ型の発光サイリスタを模式的に示した説明図を示す。図６（１）に示すように、発光サイリスタは、ＰＮＰＮの４重構造をしている。ＰＮＰＮ型の発光サイリスタは、図６（２）及び図６（３）に示すように、ＰＮＰ型トランジスタと、ＮＰＮ型トランジスタとを組み合わせた復号回路と等価である。
【００４４】
本実施の形態の半導体発光素子１００では、調整層１１４及びカソード層１１６がカソードとして機能し、ＤＢＲ層１０６がアノードとして機能する。本実施の形態の半導体発光素子１００は、ゲート層１０８、発光層１１０、ゲート層１１２、調整層１１４、及びカソード層１１６によるＮＰＮ型トランジスタと、ＤＢＲ層１０６、ゲート層１０８、発光層１１０、及びゲート層１１２によるＰＮＰ型トランジスタとの組み合わせと等価である。
【００４５】
ＮＰＮ型のトランジスタの特性は、カソードのバンドギャップ及びｎ型のゲートのバンドギャップの影響を受ける。具体的には、本実施の形態の半導体発光素子１００では、調整層１１４のバンドギャップ及びゲート層１０８のバンドギャップの影響を受ける。一方、ＰＮＰ型トランジスタの特性は、アノードのバンドギャップ及びｐ型のゲートのバンドギャップの影響を受ける。具体的には、本実施の形態の半導体発光素子１００では、ゲート層１０８と接するＤＢＲ層１０６の半導体膜１０６Ａ（Ａｌ０．９Ｇａ０．１Ａｓ）のバンドギャップ及びゲート層１１２のバンドギャップの影響を受ける。
【００４６】
ＡｌＧａＡｓ系では、ｐ型かｎ型かに係わらず、Ａｌ組成比が同じであれば、バンドギャップは同じになる。本実施の形態の半導体発光素子１００では、調整層１１４のＡｌ組成比とゲート層１０８と接するＤＢＲ層１０６の半導体膜１０６Ａ（Ａｌ０．９Ｇａ０．１Ａｓ）のＡｌ組成比とが同じである。そのため、図４に示すように、調整層１１４のバンドギャップ及びゲート層１０８と接するＤＢＲ層１０６の半導体膜１０６Ａ（Ａｌ０．９Ｇａ０．１Ａｓ）のバンドギャップとは、等しくなる。
【００４７】
図７には、本実施の形態の半導体発光素子１００のバンド構造の模式図を示す。図７は、本実施の形態の半導体発光素子１００におけるＰＮＰ型トランジスタ及びＮＰＮ型トランジスタの層深さ方向の位置と電子のエネルギーとの対応関係を模式的に表している。図７に示すように、ＮＰＮ型トランジスタにおけるゲート層１１２（及び発光層１１０）を挟んだバンドギャップの対称性と、ＰＮＰ型トランジスタにおけるゲート層１０８（及び発光層１１０）を挟んだバンドギャップの対称性とが同様になっている。
【００４８】
従って、本実施の形態の半導体発光素子１００におけるＰＮＰ型トランジスタとＮＰＮ型トランジスタとでは、特性に大きな差がない。すなわち、本実施の形態の半導体発光素子１００におけるＰＮＰ型トランジスタとＮＰＮ型トランジスタとは、同様の特性を有する。
【００４９】
ここで、本実施の形態の半導体発光素子１００との比較のために、従来の半導体発光素子について説明する。
【００５０】
図８には、従来の半導体発光素子の一例の概略構成の断面図及び各半導体層のバンドギャップを示す。従来の半導体発光素子１０００は、基板１１０２、バッファ層１１０４、ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）層１１０６、ゲート層１１０８、発光層１１１０、ゲート層１１１２、カソード層１１１６、及びコンタクト層１１１８がこの順に積層されている。なお、図８に示した従来の半導体発光素子１０００は、基板側からＰＮＰＮ型の発光サイリスタである。
【００５１】
図８に示すように、従来の半導体発光素子１０００は、ｐ型のＧａＡｓ系の基板１１０２上に、ｐ型のＧａＡｓ系のバッファ層１１０４を介してｐ型のＤＢＲ層１１０６が形成されている。ＤＢＲ層１１０６は、Ａｌ組成比が０．２（バンドギャップが１．６７ｅＶ）のｐ型のＡｌＧａＡｓ系の半導体膜１１０６Ｂとｐ型のＡｌ組成比が０．９（バンドギャップが２．１３ｅＶ）のＡｌＧａＡｓ系の半導体膜１１０６Ａとのペアが１０．５ペア繰り返して積層されている。ＤＢＲ層１１０６上には、Ａｌ組成比が０．３０（バンドギャップ１．８ｅＶ）のｎ型のＡｌＧａＡｓ系のゲート層１１０８、Ａｌ組成比が０．１４３（バンドギャップが１．６ｅＶ）のノンドープのＡｌＧａＡｓ系の発光層１１１０、及びＡｌ組成比が０．１４３（バンドギャップ１．６ｅＶ）のｐの型ＡｌＧａＡｓ系のゲート層１１１２がこの順に積層されている。ゲート層１１１２上には、Ａｌ組成比が０．３０（バンドギャップが１．８ｅＶ）のｎ型のＡｌＧａＡｓ系のカソード層１１１６及びコンタクト層１１１８がこの順に積層されている。
【００５２】
すなわち、従来の半導体発光素子１０００は、本実施の形態の半導体発光素子１００における調整層１１４に対応する半導体層が設けられていない点で、本実施の形態の半導体発光素子１００と異なっている。
【００５３】
従来の半導体発光素子１０００のゲート電極に３．０Ｖを印加した場合の閾値電圧は、図５に示すように、５．０Ｖ以上であった。
【００５４】
図９には、従来の半導体発光素子１０００のバンド構造を模式的に表した模式図を示す。図９は、半導体発光素子１０００における層深さ方向の位置と電子のエネルギーとの対応関係を模式的に表している。従来の半導体発光素子１０００では、カソード層１１１６がカソードとして機能し、ＤＢＲ層１１０６がアノードとして機能する。従来の半導体発光素子１０００は、ゲート層１１０８、発光層１１１０、ゲート層１１１２、及びカソード層１１１６によるＮＰＮ型トランジスタと、ＤＢＲ層１１０６、ゲート層１１０８、発光層１１１０、及びゲート層１１１２によるＰＮＰ型トランジスタとの組み合わせと、等価である。
【００５５】
ＡｌＧａＡｓ系では、Ａｌ組成比が低いほど、ｐ型かｎ型かに係わらず、バンドギャップが小さくなる。図８に示すように、カソード層１１１６のＡｌ組成比は、ゲート層１１０８と接するＤＢＲ層１１０６の半導体膜１１０６Ａ（Ａｌ０．９Ｇａ０．１Ａｓ）のＡｌ組成比よりも低い。そのため、カソード層１１１６のバンドギャップは、ゲート層１１０８と接するＤＢＲ層１１０６の半導体膜１１０６Ａ（Ａｌ０．９Ｇａ０．１Ａｓ）のバンドギャップよりも小さい。
【００５６】
従って、従来の半導体発光素子１０００では、図９に示すように、ＮＰＮ型トランジスタにおけるゲート層１１１２（及び発光層１１１０）を挟んだバンドギャップの対称性と、ＰＮＰ型トランジスタにおけるゲート層１１０８（及び発光層１１１０）を挟んだバンドギャップの対称性とが異なっている。
【００５７】
すなわち、従来の半導体発光素子１０００では、ＰＮＰ型トランジスタと、ＮＰＮ型トランジスタとでは、特性が異なっている。従来の半導体発光素子１０００のように両トランジスタの特性が異なる場合、特に特性の差が大きい場合は、キャリアの注入効率が低くなる。
【００５８】
一方、上述したように本実施の形態の半導体発光素子１００では、ＰＮＰ型トランジスタとＮＰＮ型トランジスタとの特性が同様になっている。両トランジスタの特性が同様である場合は、特性が異なる場合に比べてキャリアの注入効率が高くなる。
【００５９】
半導体発光素子では、キャリアの注入効率が低くなると、閾値電圧の増加の要因となる場合がある。従来の半導体発光素子１０００では閾値電圧が５．０Ｖ以上であるのに対し、本実施の形態の半導体発光素子１００では閾値電圧が４．５Ｖであった（上記、図５参照）。このように、本実施の形態の半導体発光素子１００では、従来の半導体発光素子１０００に比べてキャリアの注入効率を高くすることにより、従来の半導体発光素子１０００よりも閾値電圧が低くなった。
【００６０】
以上説明したように、本実施の形態の半導体発光素子１００は、ゲート層１１２とカソード層１１６との間に、カソードとして機能する調整層１１４を設けた。調整層１１４は、カソード層１１６よりもＡｌ組成比が高く、バンドギャップが大きい。また、調整層１１４は、ゲート層１０８と接するＤＢＲ層１０６の半導体膜１０６Ａ（Ａｌ０．９Ｇａ０．１Ａｓ）とＡｌ組成比が同じであり、バンドギャップが等しい。
【００６１】
本実施の形態の半導体発光素子１００では、ＮＰＮ型トランジスタにおけるゲート層１１２（及び発光層１１０）を挟んだバンドギャップの対称性と、ＰＮＰ型トランジスタにおけるゲート層１０８（及び発光層１１０）を挟んだバンドギャップの対称性とが同様になる。これにより、ＮＰＮ型トランジスタ及びＰＮＰ型トランジスタの特性は同様になる。本実施の形態の半導体発光素子１００では、ＰＮＰ型トランジスタ及びＮＰＮ型トランジスタの特性が同様であるため、キャリアの注入効率が向上する。
【００６２】
従って、本実施の形態の半導体発光素子１００では、ＰＮＰ型及びＮＰＮ型の両トランジスタの対称性が異なる従来の半導体発光素子１０００と比較して、閾値電圧が低くなる。
【００６３】
また、本実施の形態の半導体発光素子１００では、調整層１１４が単一の半導体膜による層（単一層）であるため、調整層を複数の半導体層で形成する場合に比べて、キャリアの注入効率が向上する。ゲート層とカソード層との間に、複数の半導体膜を設けた半導体発光素子として例えば、上記特許文献２には、ゲート層とカソード層との間に、位相シフト層が設けられた半導体発光素子が記載されている。当該位相シフト層は、Ａｌ組成比が異なるＡｌＧａＡｓ系の半導体膜のペアを複数含む。このように、特許文献２に記載の半導体発光素子では、位相シフト層は、Ａｌ組成比が異なる半導体膜のペアを含むと共に、複数のペアを含んでいる。そのため、位相シフト層は複数の半導体層により形成されている。特許文献２に記載の半導体発光素子では、複数の半導体層により形成されているため、膜厚の増大を招く。膜厚の増大により、特許文献２に記載の半導体発光素子は、本実施の形態の半導体発光素子１００に比べて、抵抗が大きく、キャリアが注入しづらくなり、キャリアの注入効率が低くなる。
【００６４】
このように、本実施の形態の半導体発光素子１００では、調整層１１４が単一層であるため、複数層とした場合に比べて、抵抗が低く、キャリアの注入効率が高くなる。従って、本実施の形態の半導体発光素子１００では、サイリスタ特性が向上する。
【００６５】
また、本実施の形態の半導体発光素子１００では、調整層１１４が単一層であるため、複数層である場合に比べて、製造が容易になり製造歩留まりが向上し、また、製造コストの増大を抑制する。
【００６６】
なお、本実施の形態は、本発明の一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。
【００６７】
例えば、本実施の形態では、調整層１１４のＡｌ組成比を、ゲート層１０８と接するＤＢＲ層１０６の半導体膜と同じ０．９としているがこれに限らない。例えば、調整層１１４のＡｌ組成比を、カソード層１１６のＡｌ組成比よりも高く、かつゲート層１０８と接するＤＢＲ層１０６の半導体膜１０６Ａよりも低くしてもよい。このように、調整層１１４のＡｌ組成比を、ゲート層１０８と接するＤＢＲ層１０６の半導体膜とが異なっていても、ゲート層１１２とカソード層１１６との間にカソード層１１６よりもＡｌ組成比が高い（バンドギャップが大きい）調整層１１４を設けることにより、調整層１１４を設けない場合に比べて、閾値電圧を抑制する効果が得られる。なお、調整層１１４のＡｌ組成比は、半導体発光素子１００におけるＰＮＰ型トランジスタと、調整層１１４を含むＮＰＮ型トランジスタの特性の差が閾値電圧に影響を及ぼさない範囲内であることが好ましい。
【００６８】
調整層１１４の膜厚も、本実施の形態で説明した膜厚に限定されない。調整層１１４の膜厚は、半導体発光素子１００の特性や、調整層１１４が含まれるＮＰＮ型トランジスタの特性等に応じて定めればよい。なお、キャリアの注入効率の観点からは、調整層１１４の膜厚は、薄い方が好ましい。
【００６９】
例えば、発光層１１０は、本実施の形態に示したように、ノンドープであってもよいし、ｐ型、ｎ型、いずれでもよい。なお、正孔は、電子に比べて移動度が小さいため、空間的な広がり（厚み方向及び層の面内方向の広がり）が小さく発光効率が高いため、ｐ型またはノンドープとすることが好ましい。
【００７０】
また、本実施の形態では、半導体発光素子１００が発光サイリスタである場合について説明したがこれに限らず、例えば、発光ダイオードであってもよい。また、本実施の形態では、半導体発光素子１００がＰＮＰＮ型である場合について説明したがこれに限らず、例えば、ＮＰＮＰ型であってもよい。
【００７１】
また、本実施の形態では、具体的一例として、ＡｌＧａＡｓ系材料を用いた半導体発光素子１００について説明したがこれに限らず、ＩｎＧａＡｓＰ系や、ＡｌＧａＩｎＰ系、及びＩｎＧａＮ／ＧａＮ系材料等を用いた半導体発光素子に対して適用してもよい。
【００７２】
また、本実施の形態では、自己走査型の電子写真式の画像形成装置１０の光源ヘッド１６に適用した場合について説明したがこれに限らず、本実施の形態の半導体発光素子１００を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、半導体発光素子１００を、例えば、スキャナ等、他の装置の光源に適用してもよい。
【符号の説明】
【００７３】
１０  画像形成装置
１６  光源ヘッド
１００  半導体発光素子
１０２  基板
１０４  バッファ層
１０６  ＤＢＲ層
１０８  ゲート層
１１０  発光層
１１２  ゲート層
１１４  調整層
１１６  カソード層
【図１】
2015084391.tif 000003
【図２】
2015084391.tif 000004
【図３】
2015084391.tif 000005
【図４】
2015084391.tif 000006
【図５】
2015084391.tif 000007
【図６】
2015084391.tif 000008
【図７】
2015084391.tif 000009
【図８】
2015084391.tif 000010
【図９】
2015084391.tif 000011