(57)【要約】      （修正有）【課題】残留応力および外部応力が合わさって集中的に負荷される部分の積層体に生ずる残留応力を低減する。【解決手段】積層された複数の誘電体層および複数の導電体層を含む直方体状の積層体と、積層体の両端部に設けられ、少なくとも一部の導電体層と電気的に接続された１対の外部電極とを備える。外部電極の各々は、積層体に設けられた焼結金属層と、焼結金属層を覆い、樹脂成分および金属成分の混合物からなる導電性樹脂層と、導電性樹脂層を覆うめっき層とからなる。１対の外部電極の一方は、第１端面から少なくとも第２主面、第１側面および第２側面に亘って設けられている。他方の外部電極は、第２端面から少なくとも第２主面、第１側面および第２側面に亘って設けられている。第１端面と第２端面とを最短で結ぶ方向において、第２主面に設けられた焼結金属層の最大長さは、第１側面および第２側面の各々に設けられた焼結金属層の最大長さより短い。【選択図】図１
2015053495.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層および複数の導電体層を含む直方体状の積層体と、
前記積層体の両端部に設けられ、前記複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続された１対の外部電極とを備え、
前記積層体は、前記積層体の互いに反対側に位置する第１端面および第２端面、前記第１端面と前記第２端面とを結び互いに前記積層体の反対側に位置する第１主面および第２主面、ならびに、前記第１主面と前記第２主面とを結ぶとともに前記第１端面と前記第２端面とを結んで互いに前記積層体の反対側に位置する第１側面および第２側面を有し、
前記第１主面と前記第２主面とを最短で結ぶ方向における前記積層体の厚さの寸法は、前記第１側面と前記第２側面とを最短で結ぶ方向における前記積層体の幅の寸法より大きく、
前記１対の外部電極の各々は、前記積層体に設けられた焼結金属層と、該焼結金属層を覆い、樹脂成分および金属成分の混合物からなる導電性樹脂層と、該導電性樹脂層を覆うめっき層とからなり、
前記１対の外部電極の一方は、前記第１端面から少なくとも前記第２主面、前記第１側面および前記第２側面に亘って設けられ、
前記１対の外部電極の他方は、前記第２端面から少なくとも前記第２主面、前記第１側面および前記第２側面に亘って設けられ、
前記第１端面と前記第２端面とを最短で結ぶ方向において、前記第２主面に設けられた前記焼結金属層の最大長さは、前記第１側面および前記第２側面の各々に設けられた前記焼結金属層の最大長さより短い、セラミック電子部品。
【請求項２】
前記導電性樹脂層がＣｕまたはＡｇを含む、請求項１に記載のセラミック電子部品。
【請求項３】
前記焼結金属層がＣｕを含む、請求項１または２に記載のセラミック電子部品。
【請求項４】
前記めっき層は、前記導電性樹脂層を覆うＮｉめっき層と、該Ｎｉめっき層を覆うＳｎめっき層とを含む、請求項１から３のいずれか１項に記載のセラミック電子部品。
【請求項５】
前記第１端面と前記第２端面とを最短で結ぶ方向において、前記第２主面に設けられた前記焼結金属層の最大長さは、前記第１側面および前記第２側面の各々に設けられた前記焼結金属層の最大長さより、２０μｍ以上短い、請求項１から４のいずれか１項に記載のセラミック電子部品。
【請求項６】
積層された複数の誘電体層および複数の導電体層を含む直方体状の積層体を準備する工程と、
前記複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続されるように前記積層体の両端部に１対の外部電極を設ける工程とを備え、
前記積層体は、前記積層体の互いに反対側に位置する第１端面および第２端面、前記第１端面と前記第２端面とを結び互いに前記積層体の反対側に位置する第１主面および第２主面、ならびに、前記第１主面と前記第２主面とを結ぶとともに前記第１端面と前記第２端面とを結んで互いに前記積層体の反対側に位置する第１側面および第２側面を有し、
前記第１主面と前記第２主面とを最短で結ぶ方向における前記積層体の厚さの寸法は、前記第１側面と前記第２側面とを最短で結ぶ方向における前記積層体の幅の寸法より大きく、
前記１対の外部電極を設ける工程は、
前記第１端面から少なくとも前記第２主面、前記第１側面および前記第２側面に亘って導電性ペーストを塗布する工程と、
前記第２端面から少なくとも前記第２主面、前記第１側面および前記第２側面に亘って導電性ペーストを塗布する工程と、
前記第１端面側および前記第２端面側に前記導電性ペーストを塗布した前記積層体を加熱することにより焼結金属層を設ける工程と、
前記焼結金属層を覆うように、樹脂成分および金属成分の混合物である導電性樹脂ペーストを塗布する工程と、
前記導電性樹脂ペーストを塗布した前記積層体を加熱することにより導電性樹脂層を設ける工程と、
前記導電性樹脂層を覆うようにめっきする工程とを含み、
前記１対の外部電極を設ける工程の前に、前記第１主面および前記第２主面のみに、または前記第２主面のみに疎油膜を形成する工程をさらに備える、セラミック電子部品の製造方法。
【請求項７】
前記導電性樹脂ペーストがＣｕまたはＡｇを含む、請求項６に記載のセラミック電子部品の製造方法。
【請求項８】
前記導電性ペーストがＣｕを含む、請求項６または７に記載のセラミック電子部品の製造方法。
【請求項９】
前記めっきする工程が、前記導電性樹脂層を覆うようにＮｉめっきする工程、および、該Ｎｉめっきする工程の後、Ｓｎめっきする工程を含む、請求項６から８のいずれか１項に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品およびその製造方法に関する。
【背景技術】
【０００２】
近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。
【０００３】
たとえば、携帯電話および携帯音楽プレーヤなどのモバイル機器に用いられる電子部品については、落下時の衝撃に耐えることが求められる。具体的には、落下衝撃を受けた場合に、実装基板から脱落しないこと、および、自らにクラックが生じないことが、電子部品に求められる。
【０００４】
また、ＥＣＵ(Engine Control Unit)などの車載機器に用いられる電子部品については、熱サイクルの衝撃に耐えることが求められる。具体的には、熱サイクルによって実装基板が熱膨張および収縮することにより発生するたわみ応力を受けた場合に、実装用の半田および自らにクラックが生じないことが、電子部品に求められる。
【０００５】
これらの要求に対応するために、焼き付け電極層と、金属粉末を含有する導電性のエポキシ系熱硬化性樹脂層と、Ｎｉめっき層と、Ｓｎめっき層とを順次積層してなる外部電極を有する、積層セラミックコンデンサを開示した先行文献として、特開平１１‐１６２７７１号公報(特許文献１)がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１‐１６２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
焼き付け電極層(焼結金属層)は、積層体に塗布された導電性ペーストを焼き付けることにより形成される。導電性ペーストに含まれる金属粉末が焼結して収縮することにより、焼結金属層の端部と接している部分の積層体に集中して残留応力が生ずる。積層セラミックコンデンサが回路基板に実装された状態で外力を受けた場合、外部電極における回路基板と対向している側の焼結金属層の端部と接している部分の積層体に、残留応力および外部応力が合わさって集中的に負荷され、クラックが発生することがある。
【０００８】
特許文献１に記載された積層セラミックコンデンサにおいては、積層体に生ずる残留応力をエポキシ系熱硬化性樹脂層により吸収してクラックの発生を抑制することを図っているが、残留応力および外部応力が合わさって集中的に負荷される部分の積層体に生ずる残留応力を低減することにより、さらにクラックの発生を抑制できる余地がある。
【０００９】
本発明は上記の問題点に鑑みてなされたものであって、残留応力および外部応力が合わさって集中的に負荷される部分の積層体に生ずる残留応力を低減することにより積層体にクラックが生ずることを抑制できる、セラミック電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に基づくセラミック電子部品は、積層された複数の誘電体層および複数の導電体層を含む直方体状の積層体と、積層体の両端部に設けられ、複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続された１対の外部電極とを備える。積層体は、積層体の互いに反対側に位置する第１端面および第２端面、第１端面と第２端面とを結び互いに積層体の反対側に位置する第１主面および第２主面、ならびに、第１主面と第２主面とを結ぶとともに第１端面と第２端面とを結んで互いに積層体の反対側に位置する第１側面および第２側面を有する。第１主面と第２主面とを最短で結ぶ方向における積層体の厚さの寸法は、第１側面と第２側面とを最短で結ぶ方向における積層体の幅の寸法より大きい。１対の外部電極の各々は、積層体に設けられた焼結金属層と、焼結金属層を覆い、樹脂成分および金属成分の混合物からなる導電性樹脂層と、導電性樹脂層を覆うめっき層とからなる。１対の外部電極の一方は、第１端面から少なくとも第２主面、第１側面および第２側面に亘って設けられている。１対の外部電極の他方は、第２端面から少なくとも第２主面、第１側面および第２側面に亘って設けられている。第１端面と第２端面とを最短で結ぶ方向において、第２主面に設けられた焼結金属層の最大長さは、第１側面および第２側面の各々に設けられた焼結金属層の最大長さより短い。
【００１１】
本発明の一形態においては、導電性樹脂層がＣｕまたはＡｇを含む。
本発明の一形態においては、焼結金属層がＣｕを含む。
【００１２】
本発明の一形態においては、めっき層は、導電性樹脂層を覆うＮｉめっき層と、Ｎｉめっき層を覆うＳｎめっき層とを含む。
【００１３】
本発明の一形態においては、第１端面と第２端面とを最短で結ぶ方向において、第２主面に設けられた焼結金属層の最大長さは、第１側面および第２側面の各々に設けられた焼結金属層の最大長さより、２０μｍ以上短い。
【００１４】
本発明に基づくセラミック電子部品の製造方法は、積層された複数の誘電体層および複数の導電体層を含む直方体状の積層体を準備する工程と、複数の導電体層のうちの少なくとも一部の導電体層と電気的に接続されるように積層体の両端部に１対の外部電極を設ける工程とを備える。積層体は、積層体の互いに反対側に位置する第１端面および第２端面、第１端面と第２端面とを結び互いに積層体の反対側に位置する第１主面および第２主面、ならびに、第１主面と第２主面とを結ぶとともに第１端面と第２端面とを結んで互いに積層体の反対側に位置する第１側面および第２側面を有する。第１主面と第２主面とを最短で結ぶ方向における積層体の厚さの寸法は、第１側面と第２側面とを最短で結ぶ方向における積層体の幅の寸法より大きい。上記１対の外部電極を設ける工程は、第１端面から少なくとも第２主面、第１側面および第２側面に亘って導電性ペーストを塗布する工程と、第２端面から少なくとも第２主面、第１側面および第２側面に亘って導電性ペーストを塗布する工程と、第１端面側および第２端面側に導電性ペーストを塗布した積層体を加熱することにより焼結金属層を設ける工程と、焼結金属層を覆うように、樹脂成分および金属成分の混合物である導電性樹脂ペーストを塗布する工程と、導電性樹脂ペーストを塗布した積層体を加熱することにより導電性樹脂層を設ける工程と、導電性樹脂層を覆うようにめっきする工程とを含む。セラミック電子部品の製造方法は、上記１対の外部電極を設ける工程の前に、第１主面および第２主面のみに、または第２主面のみに疎油膜を形成する工程をさらに備える。
【００１５】
本発明の一形態においては、導電性樹脂ペーストがＣｕまたはＡｇを含む。
本発明の一形態においては、導電性ペーストがＣｕを含む。
【００１６】
本発明の一形態においては、上記めっきする工程が、導電性樹脂層を覆うようにＮｉめっきする工程、および、Ｎｉめっきする工程の後、Ｓｎめっきする工程を含む。
【発明の効果】
【００１７】
本発明によれば、残留応力および外部応力が合わさって集中的に負荷される部分の積層体に生ずる残留応力を低減することにより積層体にクラックが生ずることを抑制できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係るセラミック電子部品の外観を示す斜視図である。
【図２】図１のセラミック電子部品を矢印ＩＩ方向から見た平面図である。
【図３】図１のセラミック電子部品を矢印ＩＩＩ方向から見た側面図である。
【図４】図１のセラミック電子部品をＩＶ−ＩＶ線矢印方向から見た断面図である。
【図５】図１のセラミック電子部品をＶ−Ｖ線矢印方向から見た断面図である。
【図６】図４のセラミック電子部品をＶＩ−ＶＩ線矢印方向から見た断面図である。
【図７】図４のセラミック電子部品をＶＩＩ−ＶＩＩ線矢印方向から見た断面図である。
【図８】本発明の一実施形態に係るセラミック電子部品の製造方法を示すフローチャートである。
【図９】積層体の第１主面および第２主面のみに疎油膜を形成した状態を示す斜視図である。
【図１０】積層体の第１端面側に導電性ペーストを塗布している状態を示す側面図である。
【図１１】第１端面側に塗布された導電性ペーストの濡れ広がりの状態を示す側面図である。
【発明を実施するための形態】
【００１９】
以下、本発明の一実施形態に係るセラミック電子部品について図を参照して説明する。以下の実施形態の説明においては、図中の同一または相当部分には同一符号を付して、その説明は繰り返さない。以下の説明においては、セラミック電子部品としてセラミックコンデンサについて説明するが、電子部品は、コンデンサに限られず、圧電部品、サーミスタまたはインダクタなどを含む。
【００２０】
図１は、本発明の一実施形態に係るセラミック電子部品の外観を示す斜視図である。図２は、図１のセラミック電子部品を矢印ＩＩ方向から見た平面図である。図３は、図１のセラミック電子部品を矢印ＩＩＩ方向から見た側面図である。図４は、図１のセラミック電子部品をＩＶ−ＩＶ線矢印方向から見た断面図である。図５は、図１のセラミック電子部品をＶ−Ｖ線矢印方向から見た断面図である。図６は、図４のセラミック電子部品をＶＩ−ＶＩ線矢印方向から見た断面図である。図７は、図４のセラミック電子部品をＶＩＩ−ＶＩＩ線矢印方向から見た断面図である。図１においては、後述する積層体の長手方向をＬ、積層体の幅方向をＷ、積層体の厚さ方向をＴで示している。
【００２１】
図１〜７に示すように、本発明の一実施形態に係るセラミック電子部品１００は、積層された複数の誘電体層１５０および複数の導電体層１４０を含む直方体状の積層体１１０と、積層体１１０の両端部に設けられ、全ての導電体層１４０と電気的に接続された１対の外部電極とを備える。
【００２２】
本実施形態においては、複数の誘電体層１５０と複数の導電体層１４０との積層方向は、積層体１１０の長手方向Ｌおよび積層体１１０の幅方向Ｗに対して直交している。すなわち、複数の誘電体層１５０と複数の導電体層１４０との積層方向は、積層体１１０の厚さ方向Ｔと平行である。ただし、複数の誘電体層１５０と複数の導電体層１４０との積層方向が、積層体１１０の幅方向Ｗと平行であってもよい。
【００２３】
積層体１１０は、積層体１１０の互いに反対側に位置する第１端面１１３および第２端面１１４、第１端面１１３と第２端面１１４とを結び互いに積層体１１０の反対側に位置する第１主面１１１および第２主面１１２、ならびに、第１主面１１１と第２主面１１２とを結ぶとともに第１端面１１３と第２端面１１４とを結んで互いに積層体１１０の反対側に位置する第１側面１１５および第２側面１１６を有している。第２主面１１２は、セラミック電子部品１００が回路基板に実装された際に、回路基板と対向する面である。
【００２４】
第１主面１１１と第２主面１１２とを最短で結ぶ方向(積層体１１０の厚さ方向Ｔ)における積層体１１０の厚さの寸法Ｔ1は、第１側面１１５と第２側面１１６とを最短で結ぶ方向(積層体１１０の幅方向Ｗ)における積層体１１０の幅の寸法Ｗ1より大きい。積層体１１０の幅の寸法Ｗ1は、積層体１１０の長さの寸法より小さい。
【００２５】
積層体１１０は、直方体状の外形を有するが、角部および稜線部の少なくとも一方に丸みを有していてもよい。また、第１および第２主面１１１，１１２、第１および第２端面１１３，１１４、ならびに、第１および第２側面１１５，１１６のいずれかに、凹凸が形成されていてもよい。
【００２６】
積層体１１０は、積層体１１０の積層方向において、複数の導電体層１４０のうち最も第１主面１１１側に位置する導電体層１４０から、複数の導電体層１４０のうち最も第２主面１１２側に位置する導電体層１４０までを含む内層部１１０ｍと、内層部１１０ｍを互いの間に挟む第１外層部１５０ａおよび第２外層部１５０ｂとからなる。
【００２７】
内層部１１０ｍにおいては、誘電体層１５０と導電体層１４０とが交互に積層された状態で、複数の誘電体層１５０のうちの一部の誘電体層１５０と全ての導電体層１４０とが積層されている。すなわち、内層部１１０ｍは、全ての導電体層１４０を含んでいる。全ての導電体層１４０の各々は、平面視にて略矩形状である。
【００２８】
第１外層部１５０ａは、複数の誘電体層１５０のうち最も第１主面１１１側に位置する誘電体層１５０を含む。第２外層部１５０ｂは、複数の誘電体層１５０のうち最も第２主面１１２側に位置する誘電体層１５０を含む。
【００２９】
１対の外部電極の一方は、積層体１１０の長手方向Ｌの一方側の端部に設けられた第１外部電極１２０であり、１対の外部電極の他方は、積層体１１０の長手方向Ｌの他方側の端部に設けられた第２外部電極１３０である。
【００３０】
具体的には、第１外部電極１２０は、積層体１１０の第１端面１１３側に設けられ、第２外部電極１３０は、積層体１１０の第２端面１１４側に設けられている。本実施形態においては、第１外部電極１２０は、第１端面１１３から、第１主面１１１、第２主面１１２、第１側面１１５および第２側面１１６の各々に亘って設けられている。第２外部電極１３０は、第２端面１１４から、第１主面１１１、第２主面１１２、第１側面１１５および第２側面１１６の各々に亘って設けられている。
【００３１】
ただし、１対の外部電極の配置は上記に限られず、第１外部電極１２０が、第１端面１１３から少なくとも第２主面１１２、第１側面１１５および第２側面１１６に亘って設けられ、第２外部電極１３０が、第２端面１１４から少なくとも第２主面１１２、第１側面１１５および第２側面１１６に亘って設けられていればよい。
【００３２】
互いに隣り合って対向する導電体層１４０同士において、第１導電体層１４１は第１端面１１３にて第１外部電極１２０に電気的に接続され、第２導電体層１４２は第２端面１１４にて第２外部電極１３０に電気的に接続されている。
【００３３】
本実施形態においては、全ての導電体層１４０は、１対の外部電極と電気的に接続されているが、これに限られず、複数の導電体層１４０のうちの少なくとも一部の導電体層１４０が、１対の外部電極と電気的に接続されていればよい。すなわち、複数の導電体層１４０の中に、１対の外部電極に電気的に接続されない導電体層１４０が含まれていてもよい。
【００３４】
セラミック電子部品１００は、１対の外部電極によって規定される、長さの寸法Ｌ0、幅の寸法Ｗ0、厚さの寸法Ｔ0の外形寸法を有している。
【００３５】
以下、各構成について詳細に説明する。
誘電体層１５０を構成する材料としては、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3またはＣａＺｒＯ3などを主成分とする誘電体セラミックスを用いることができる。また、これらのいずれかの主成分に、副成分として、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物またはＮｉ化合物などが添加された材料を用いてもよい。
【００３６】
なお、電子部品が圧電部品である場合、誘電体層１５０を圧電セラミックスで構成することができる。圧電セラミックスとしては、たとえば、ＰＺＴ(チタン酸ジルコン酸鉛)系セラミックなどがある。
【００３７】
電子部品がサーミスタである場合、誘電体層１５０を半導体セラミックスで構成することができる。半導体セラミックスとしては、たとえば、スピネル系セラミックなどがある。
【００３８】
電子部品がインダクタである場合、誘電体層１５０を磁性体セラミックスで構成することができる。磁性体セラミックスとしては、たとえば、フェライトセラミックなどがある。
【００３９】
内層部１１０ｍに含まれる各誘電体層１５０の厚さは、０．５μｍ以上１０μｍ以下であることが好ましい。第２外層部１５０ｂの厚さの寸法が、第１外層部１５０ａの厚さの寸法より大きい方が好ましい。この場合、仮に、積層体１１０の第２主面１１２側からクラックが発生したとしても、クラックが内層部１１０ｍに到達することを抑制できる。第２外層部１５０ｂの厚さの寸法は、３０μｍ以上であることが好ましい。
【００４０】
また、第２外層部１５０ｂが、複数の誘電体層１５０のうち最も第２主面１１２側に位置する誘電体層１５０からなる外側外層部、および、外側外層部の第１主面１１１側に隣接して位置する誘電体層１５０からなる内側外層部を含んでいてもよい。内側外層部の厚さの寸法は、第１外層部１５０ａの厚さの寸法以下でもよい。
【００４１】
外側外層部を構成する誘電体層の含有成分は、内側外層部を構成する誘電体層の含有成分に比較して、Ｓｉを多く含んでいることが好ましい。また、外側外層部の厚さの寸法が、内側外層部の厚さの寸法より大きい方が好ましい。この場合、Ｓｉの含有率の高い誘電体層の方が焼成時の熱収縮率が大きいため、焼成時の熱収縮率は、外側外層部の方が内側外層部より大きくなる。その結果、外側外層部の熱収縮率は、内層部１１０ｍの導電体層１４０の熱収縮率に近くなる。
【００４２】
よって、焼成時の誘電体層１５０および導電体層１４０の熱収縮率の差によって内層部１１０ｍと第２外層部１５０ｂとの境界に作用する内部応力が緩和されるため、内層部１１０ｍと第２外層部１５０ｂとの境界にてクラック(層間剥離)が発生することを抑制することができる。
【００４３】
さらに、外側外層部における内側外層部との境界部において、外側外層部の中央部に比較してＳｉの含有率が高くなっていることが好ましい。この場合、積層体１１０の焼成時に、セラミック粒子の粒界から偏析したＳｉが外側外層部と内側外層部との界面に多数存在する微小な隙間を埋めて、外側外層部と内側外層部との密着力を向上することができる。その結果、仮に、積層体１１０の第２主面１１２側からクラックが発生したとしても、外側外層部における内側外層部との境界部にて、クラックを進展を防止またはクラックの進展方向を変更させて、クラックが内層部１１０ｍに到達することを抑制できる。
【００４４】
第１導電体層１４１と第２導電体層１４２とは、積層体１１０の厚さ方向Ｔに沿って等間隔に交互に配置されている。第１導電体層１４１および第２導電体層１４２の各々の厚さは、０．２μｍ以上２．０μｍ以下であることが好ましい。
【００４５】
第１導電体層１４１は、第１端面１１３から第２端面１１４側に向けて延在している。第２導電体層１４２は、第２端面１１４から第１端面１１３側に向けて延在している。
【００４６】
導電体層１４０を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。
【００４７】
第１外部電極１２０は、積層体１１０に設けられた第１焼結金属層１２１と、第１焼結金属層１２１を覆い、樹脂成分および金属成分の混合物からなる第１導電性樹脂層１２２と、第１導電性樹脂層１２２を覆う第１めっき層１２３とからなる。
【００４８】
第２外部電極１３０の各々は、積層体１１０に設けられた第２焼結金属層１３１と、第２焼結金属層１３１を覆い、樹脂成分および金属成分の混合物からなる第２導電性樹脂層１３２と、第２導電性樹脂層１３２を覆う第２めっき層１３３とからなる。
【００４９】
第１焼結金属層１２１は、第１端面１１３から、第１主面１１１、第２主面１１２、第１側面１１５および第２側面１１６の各々に亘って設けられている。第２焼結金属層１３１は、第２端面１１４から、第１主面１１１、第２主面１１２、第１側面１１５および第２側面１１６の各々に亘って設けられている。第１および第２焼結金属層１２１，１３１の各々の厚さは、１０．０μｍ以上５０．０μｍ以下であることが好ましい。
【００５０】
第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２に設けられた第１焼結金属層１２１の最大長さＬａは、第１側面１１５および第２側面１１６の各々に設けられた第１焼結金属層１２１の最大長さＬｄより短い。
【００５１】
好ましくは、第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２に設けられた第１焼結金属層１２１の最大長さＬａは、第１側面１１５および第２側面１１６の各々に設けられた第１焼結金属層１２１の最大長さＬｄより、２０μｍ以上短い。
【００５２】
第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２に設けられた第２焼結金属層１３１の最大長さＬｂは、第１側面１１５および第２側面１１６の各々に設けられた第２焼結金属層１３１の最大長さＬｅより短い。
【００５３】
好ましくは、第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２に設けられた第２焼結金属層１３１の最大長さＬｂは、第１側面１１５および第２側面１１６の各々に設けられた第２焼結金属層１３１の最大長さＬｅより、２０μｍ以上短い。
【００５４】
第１焼結金属層１２１の最大長さＬａ、および、第２焼結金属層１３１の最大長さＬｂの各々は、５μｍ以上１１０μｍ以下であることが好ましい。第１焼結金属層１２１の最大長さＬｄ、および、第２焼結金属層１３１の最大長さＬｅの各々は、２５μｍ以上１４５μｍ以下であることが好ましい。
【００５５】
第１および第２焼結金属層１２１，１３１の各々は、金属成分およびガラス成分を含んでいる。金属成分としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。ガラス成分としては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、またはＬｉなどを含むガラスを用いることができる。
【００５６】
第１導電性樹脂層１２２は、第１焼結金属層１２１の外表面の全体を覆っている。第２導電性樹脂層１３２は、第２焼結金属層１３１の外表面の全体を覆っている。第１および第２導電性樹脂層１２２，１３２の各々の厚さは、１０．０μｍ以上１５０．０μｍ以下であることが好ましい。
【００５７】
第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２側に設けられた第１導電性樹脂層１２２の最大長さは、第１側面１１５側および第２側面１１６側の各々に設けられた第１導電性樹脂層１２２の最大長さより短い。
【００５８】
第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２側に設けられた第２導電性樹脂層１３２の最大長さは、第１側面１１５側および第２側面１１６側の各々に設けられた第２導電性樹脂層１３２の最大長さより短い。
【００５９】
第１および第２導電性樹脂層１２２，１３２の各々が含む金属成分として、Ｃｕ、Ａｇ、Ｎｉなどの金属、または、これらの金属の少なくとも１種を含む合金を用いることができる。
【００６０】
第１および第２導電性樹脂層１２２，１３２の各々が含む樹脂成分として、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を用いることができる。これらの中でも、耐熱性、耐湿性および密着性などに優れているエポキシ樹脂を用いることが好ましい。
【００６１】
また第１および第２導電性樹脂層１２２，１３２の各々には、熱硬化性樹脂とともに、硬化剤が含まれることが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、フェノール系、アミン系、酸無水物系、または、イミダゾール系など公知の種々の硬化剤を用いることができる。
【００６２】
第１および第２導電性樹脂層１２２，１３２の各々は樹脂成分を含むことにより、緩衝層として機能する。すなわち、セラミック電子部品１００に物理的な衝撃または熱サイクルに起因する衝撃が加わった場合に、第１および第２導電性樹脂層１２２，１３２の各々の樹脂成分が衝撃を吸収する。その結果、実装用の半田およびセラミック電子部品１００自体にクラックが生じることを抑制できる。
【００６３】
第１めっき層１２３は、第１導電性樹脂層１２２の外表面の全体を覆っている。第２めっき層１３３は、第２導電性樹脂層１３２の外表面の全体を覆っている。
【００６４】
第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２側に設けられた第１めっき層１２３の最大長さは、第１側面１１５側および第２側面１１６側の各々に設けられた第１めっき層１２３の最大長さより短い。
【００６５】
第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２側に設けられた第２めっき層１３３の最大長さは、第１側面１１５側および第２側面１１６側の各々に設けられた第２めっき層１３３の最大長さより短い。
【００６６】
第１および第２めっき層１２３，１３３の各々を構成する材料としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。
【００６７】
本実施形態においては、第１めっき層１２３は、第１導電性樹脂層１２２を覆う第１Ｎｉめっき層１２４と、第１Ｎｉめっき層１２４を覆う第１Ｓｎめっき層１２５とを含む。第２めっき層１３３は、第２導電性樹脂層１３２を覆う第２Ｎｉめっき層１３４と、第２Ｎｉめっき層１３４を覆う第２Ｓｎめっき層１３５とを含む。
【００６８】
第１および第２Ｎｉめっき層１２４，１３４は、半田バリア層として機能する。第１および第２Ｓｎめっき層１２５，１３５は、セラミック電子部品の実装時に半田が１対の外部電極の表面を濡れ上がりやすくする。１層当たりのめっき層の厚さは、１．０μｍ以上１０．０μｍ以下であることが好ましい。
【００６９】
以下、本発明の一実施形態に係るセラミック電子部品の製造方法について図を参照して説明する。図８は、本発明の一実施形態に係るセラミック電子部品の製造方法を示すフローチャートである。
【００７０】
図８に示すように、積層された複数の誘電体層１５０および複数の導電体層１４０を含む直方体状の積層体１１０を準備する(Ｓ１０)。積層体１１０は、下記のように作製される。
【００７１】
まず、セラミック粉末を含むセラミックペーストを、スクリーン印刷法などによりシート状に塗布して乾燥させることにより、セラミックグリーンシートを作製する。
【００７２】
作製した複数のセラミックグリーンシートのうちの一部において、セラミックグリーンシート上に、スクリーン印刷法などにより内部電極形成用の導電性ペーストを所定のパターンとなるように塗布する。このようにして、内部電極となる導電パターンが形成されたセラミックグリーンシートと、導電パターンが形成されていないセラミックグリーンシートとを用意する。なお、セラミックペーストおよび内部電極形成用の導電性ペーストには、公知のバインダーおよび溶媒が含まれていてもよい。
【００７３】
導電パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、導電パターンが形成された複数のセラミックグリーンシートを順次積層し、さらにその上に、導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。必要に応じて、静水圧プレスなどの手段により、マザー積層体を積層方向にプレスしてもよい。
【００７４】
マザー積層体を所定の形状にカットして分割することにより、複数の直方体状の軟質積層体を作製する。なお、直方体状の軟質積層体をバレル研磨して、軟質積層体の角部を丸めてもよい。
【００７５】
軟質積層体を焼成することにより硬化させて、積層体１１０を作製する。焼成温度は、セラミック材料および導電材料の種類に応じて適宜設定され、たとえば、９００℃以上１３００℃以下の範囲内で設定される。
【００７６】
次に、積層体１１０の第１主面１１１および第２主面１１２のみに、または第２主面１１２のみに疎油膜を形成する(Ｓ１１)。疎油膜を形成する前に、積層体１１０の表面を洗浄することが好ましい。
【００７７】
疎油膜は、ＣおよびＦを含むガスをプラズマ化して積層体１１０の表面に堆積させたフッ素系ポリマーの堆積膜、フロロカーボン系ポリマーの焼付け膜、シロキサン結合を介して形成させたフッ素を含む化学吸着単分子膜、フッ素系樹脂の塗布膜、または、シリコン系樹脂の塗布膜などにて構成されている。
【００７８】
疎油膜をフッ素系ポリマーの堆積膜で構成する場合には、疎油材料を含む原料ガスとして、フッ化炭素(ＣｘＦｙ：ｙ／ｘ≦２．５を満たす)が好適に用いられる。このフッ化炭素を用いた場合、プラズマ処理により、ＣＦおよびＣＦ2を主成分とするモノマーが生成される。モノマー化されたＣＦおよびＣＦ2を含むコーティング剤が積層体１１０の表面に堆積することで、積層体１１０の表面に疎油膜が形成される。疎油膜は、後述する導電性ペーストが積層体１１０の表面上で濡れ広がることを抑制する。
【００７９】
図９は、積層体の第１主面および第２主面のみに疎油膜を形成した状態を示す斜視図である。図９に示すように、本実施形態においては、積層体１１０の第１主面１１１および第２主面１１２の各々において、第１端面１１３から長さＬx離れた位置から、第２端面から長さＬｘ離れた位置まで、疎油膜１９０を形成している。長さＬｘは、第１焼結金属層１２１の最大長さＬａおよび第２焼結金属層１３１の最大長さＬｂの各々より僅かに短い。
【００８０】
ただし、積層体１１０の第１主面１１１および第２主面１１２の全面に疎油膜１９０を形成していてもよい。この場合は、導電性ペーストの濡れ広がりを抑制する性能が比較的弱い疎油膜１９０を、第１主面１１１および第２主面１１２の全面に形成する。また、第２主面１１２のみに疎油膜１９０を形成してもよい。
【００８１】
次に、複数の導電体層１４０のうちの少なくとも一部の導電体層１４０と電気的に接続されるように積層体１１０の両端部に１対の外部電極を設ける(Ｓ２０)。
【００８２】
まず、疎油膜が形成された積層体１１０の両端部に導電性ペーストを塗布して焼き付ける(Ｓ２１)。導電性ペーストは、金属成分およびガラス成分を含んでいる。金属成分としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属、または、これらの金属の少なくとも１種を含む合金、たとえばＡｇとＰｄとの合金などを用いることができる。ガラス成分としては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、またはＬｉなどを含むガラスを用いることができる。
【００８３】
図１０は、積層体の第１端面側に導電性ペーストを塗布している状態を示す側面図である。図１１は、第１端面側に塗布された導電性ペーストの濡れ広がりの状態を示す側面図である。
【００８４】
図１０に示すように、疎油膜１９０が第１主面および第２主面のみに形成された積層体１１０の第１端面１１３側を、容器９０内に入れられた導電性ペースト９１に浸ける。具体的には、第１端面１１３側の疎油膜１９０の端部が導電性ペースト９１に接触するまで、積層体１１０を導電性ペースト９１内に浸ける。これにより、積層体１１０の第１端面１１３から第１主面１１１、第２主面１１２、第１側面１１５および第２側面１１６に亘って導電性ペーストが塗布される。
【００８５】
疎油膜１９０は、導電性ペースト９１が積層体１１０の表面上で濡れ広がることを抑制する。そのため、第１および第２主面１１１，１１２に塗布された導電性ペースト９１は、ほとんど疎油膜１９０上で濡れ広がらない。
【００８６】
積層体１１０を容器９０の内部から引き上げると、図１１に示すように、積層体１１０の第１端面１１３側に導電性ペースト９１が塗布されている。第１および第２側面１１５，１１６に塗布された導電性ペースト９１が第２端面側に濡れ広がっているのに対して、第１および第２主面１１１，１１２に塗布された導電性ペースト９１は、第２端面側にほとんど濡れ広がっていない。
【００８７】
その結果、第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第１主面１１１および第２主面１１２の各々に設けられた第１焼結金属層１２１の最大長さＬａは、第１側面１１５および第２側面１１６の各々に設けられた第２焼結金属層１３１の最大長さＬｄより短くなる。
【００８８】
同様に、積層体１１０の第２端面１１４側に、第２焼結金属層１３１を設ける。その結果、第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第１主面１１１および第２主面１１２の各々に設けられた第２焼結金属層１３１の最大長さＬｂは、第１側面１１５および第２側面１１６の各々に設けられた第２焼結金属層１３１の最大長さＬｅより短くなる。
【００８９】
導電性ペースト９１を塗布した積層体１１０を加熱することにより、導電性ペースト９１に含まれる金属成分を焼結させる。加熱温度は、７００℃以上９００℃以下であることが好ましい。なお、疎油膜１９０は導電性ペースト９１を焼き付ける際に消失する。これにより、後述する導電性樹脂ペーストを積層体１１０に塗布することが可能となる。
【００９０】
本実施形態においては、焼成後の積層体１１０の両端部に塗布した導電性ペースト９１を焼き付けて第１および第２焼結金属層１２１，１３１を設けたが、焼成前の軟質積層体の両端部に塗布した導電性ペースト９１を導電体層１４０と同時に焼成することにより第１および第２焼結金属層１２１，１３１を設けてもよい。
【００９１】
次に、第１および第２焼結金属層１２１，１３１が設けられた積層体１１０の両端部に導電性樹脂ペーストを塗布して熱硬化させる(Ｓ２２)。まず、樹脂成分として熱硬化性樹脂、および、金属成分として導電性フィラーを含む混合物である導電性樹脂ペーストを用意する。
【００９２】
導電性フィラーとしては、Ｃｕ若しくはＡｇなどの金属粒子、または、表面にＡｇがコーティングされた、Ｃｕ若しくはＮｉなどの金属粒子を用いることができる。Ｃｕの金属粒子には、酸化防止処理が施されていてもよい。
【００９３】
導電性フィラーの平均粒子径は、特に限定されず、たとえば、１．０μｍ以上１０．０μｍ以下であってもよい。なお、導電性フィラーの平均粒子径とは、レーザー回折・散乱法によって求めた粒度分布における積算値の５０％における粒径である。
【００９４】
導電性フィラーは、第１および第２導電性樹脂層１２２，１３２の各々の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、第１および第２導電性樹脂層１２２，１３２の各々の内部に通電経路が形成される。
【００９５】
導電性フィラーの形状は、特に限定されず、球状または扁平状などであってもよい。なお、導電性フィラーの形状が、扁平であるとは、導電性フィラーの外形のアスペクト比が５：１以上とする。導電性フィラーの形状は、研磨ダレなどが生じないように表面処理を行なったセラミック電子部品１００を、第１側面１１５または第２側面１１６に平行に幅方向Ｗの中央部まで研磨して露出させたＬＴ断面において、第１および第２導電性樹脂層１２２，１３２をＳＥＭ(Scanning Electron Microscope)を用いて観察することにより確認できる。
【００９６】
導電性フィラーとして、球形状の導電性フィラーと扁平状の導電性フィラーとが混合して用いられるのが好ましい。この場合、球形状の導電性フィラーと扁平状の導電性フィラーとの粒子数の比は、３：７〜７：３の範囲内であることが好ましい。
【００９７】
球形状の導電性フィラーと扁平状の導電性フィラーとの粒子数の比が７：３より大きい場合は、第１および第２導電性樹脂層１２２，１３２の各々の内部における電気的接続は確保できるが、扁平状の導電性フィラーが少なすぎるため、第１および第２導電性樹脂層１２２，１３２の各々が緩衝層として機能しなくなる。
【００９８】
球形状の導電性フィラーと扁平状の導電性フィラーとの粒子数の比が３：７より小さい場合は、球形状の導電性フィラー少なすぎるため、第１および第２導電性樹脂層１２２，１３２の各々の内部における電気的接続が十分に確保できず、１対の外部電極の導電率が低下して、セラミック電子部品１００の等価直列抵抗(ＥＳＲ：Equivalent Series Resistance)が高くなる。
【００９９】
熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を用いることができる。これらの中でも、耐熱性、耐湿性および密着性などに優れているエポキシ樹脂を用いることが好ましい。
【０１００】
導電性樹脂ペーストには、熱硬化性樹脂とともに、硬化剤が含まれることが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、フェノール系、アミン系、酸無水物系、または、イミダゾール系など公知の種々の硬化剤を用いることができる。
【０１０１】
第１および第２焼結金属層１２１，１３１の各々を覆うように導電性樹脂ペーストを各種印刷法またはディップ法などにより塗布し、導電性樹脂ペーストを塗布した積層体１１０を加熱することにより熱硬化性樹脂を硬化させる。
【０１０２】
導電性樹脂ペーストを塗布した積層体１１０の加熱処理は、窒素ガス雰囲気などの中性雰囲気または還元性雰囲気その他の非酸化性雰囲気において行なわれることが好ましい。具体的には、導電性樹脂ペーストを塗布した積層体１１０を１００ｐｐｍ以下の酸素濃度の雰囲気下にて加熱することが好ましい。加熱温度は、１５０℃以上３００℃以下であることが好ましい。
【０１０３】
上記の工程により、積層体１１０に、第１および第２導電性樹脂層１２２，１３２が設けられる。
【０１０４】
次に、第１および第２導電性樹脂層１２２，１３２が設けられた積層体１１０に、電解めっき法などによりＮｉめっきを施す(Ｓ２３)。これにより、第１および第２導電性樹脂層１２２，１３２をそれぞれ覆う第１および第２Ｎｉめっき層１２４，１３４が設けられる。
【０１０５】
さらに、第１および第２Ｎｉめっき層１２４，１３４が設けられた積層体１１０に、電解めっき法などによりＳｎめっきを施す(Ｓ２４)。これにより、第１および第２Ｎｉめっき層１２４，１３４をそれぞれ覆う第１および第２Ｓｎめっき層１２５，１３５が設けられる。
【０１０６】
上記の一連の工程を経ることにより、図１〜７に示した構造を有するセラミック電子部品１００が製造される。
【０１０７】
本実施形態に係るセラミック電子部品１００においては、第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２に設けられた第１焼結金属層１２１の最大長さＬａは、第１側面１１５および第２側面１１６の各々に設けられた第１焼結金属層１２１の最大長さＬｄより短い。また、第１端面１１３と第２端面１１４とを最短で結ぶ方向(積層体１１０の長手方向Ｌ)において、第２主面１１２に設けられた第２焼結金属層１３１の最大長さＬｂは、第１側面１１５および第２側面１１６の各々に設けられた第２焼結金属層１３１の最大長さＬｅより短い。
【０１０８】
上記のように、セラミック電子部品１００が回路基板に実装された状態で外力を受けた場合、回路基板と対向している第２主面１１２側の第１および第２焼結金属層１２１，１３１の各々の端部と接している部分の積層体１１０に、残留応力および外部応力が合わさって集中的に負荷される。
【０１０９】
第２主面１１２に設けられた第１焼結金属層１２１の最大長さＬａを第１側面１１５および第２側面１１６の各々に設けられた第１焼結金属層１２１の最大長さＬｄより短くし、第２主面１１２に設けられた第２焼結金属層１３１の最大長さＬｂを第１側面１１５および第２側面１１６の各々に設けられた第２焼結金属層１３１の最大長さＬｅより短くすることにより、第２主面１１２側の第１および第２焼結金属層１２１，１３１の各々の端部と接している部分の積層体１１０に導電性ペーストの焼き付け時に作用する収縮応力を低減することができる。その結果、第２主面１１２側の第１および第２焼結金属層１２１，１３１の各々の端部と接している部分の積層体１１０に生ずる残留応力を低減することができる。
【０１１０】
さらに、本実施形態に係るセラミック電子部品１００においては、積層体１１０の厚さの寸法Ｔ1が、積層体１１０の幅の寸法Ｗ1より大きい。そのため、第１および第２焼結金属層１２１，１３１と第２主面１１２との接触面積を、第１および第２焼結金属層１２１，１３１と第１側面１１５および第２側面１１６の各々との接触面積より小さくすることができる。
【０１１１】
これにより、導電性ペーストの焼き付け時に積層体１１０の第２主面１１２に作用する収縮力を、導電性ペーストの焼き付け時に積層体１１０の第１側面１１５および第２側面１１６の各々に作用する収縮力より小さくすることができる。
【０１１２】
その結果、第２主面１１２側の第１および第２焼結金属層１２１，１３１の各々の端部と接している部分の積層体１１０からクラックが発生することを抑制できる。
【０１１３】
また、セラミック電子部品１００を回路基板に実装した際、第１および第２めっき層１２３，１３３と半田との接触面積を、第１側面１１５側および第２側面１１６側の方が、第２主面１１２側より大きくすることができる。これにより、１対の外部電極の第１側面１１５および第２側面１１６の各々を濡れ上がった半田による接合力によって、セラミック電子部品１００と回路基板との固着力を維持することができる。
【０１１４】
上記のように、第１焼結金属層１２１の最大長さＬａ、および、第２焼結金属層１３１の最大長さＬｂの各々は、５μｍ以上１１０μｍ以下であることが好ましい。
【０１１５】
第１焼結金属層１２１の最大長さＬａ、および、第２焼結金属層１３１の最大長さＬｂの各々が、５μｍより短い場合、第１焼結金属層１２１の端部と第１端面１１３に位置する第１導電体層１４１との積層体１１０の外表面に沿った距離、および、第２焼結金属層１３１の端部と第２端面１１４に位置する第２導電体層１４２との積層体１１０の外表面に沿った距離の各々が、短くなりすぎて耐湿性が不十分になる。この場合、外部から水分が侵入してセラミック電子部品１００がショートする可能性がある。
【０１１６】
第１焼結金属層１２１の最大長さＬａ、および、第２焼結金属層１３１の最大長さＬｂの各々が、１１０μｍより長い場合、第２主面１１２側の第１および第２焼結金属層１２１，１３１の各々の端部と接している部分の積層体１１０に導電性ペーストの焼き付け時に作用する収縮応力を十分に低減することができない。
【０１１７】
上記のように、第１焼結金属層１２１の最大長さＬｄ、および、第２焼結金属層１３１の最大長さＬｅの各々は、２５μｍ以上１４５μｍ以下であることが好ましい。第１焼結金属層１２１の最大長さＬｄ、および、第２焼結金属層１３１の最大長さＬｅの各々が、１４５μｍより長い場合、第１側面１１５および第２側面１１６において第１および第２焼結金属層１２１，１３１の各々の端部と接している部分の積層体１１０に生ずる残留応力が大きくなってクラックが発生する可能性がある。
【０１１８】
以下、第１および第２焼結金属層１２１，１３１の最大長さＬａ，Ｌｂと最大長さＬｄ，Ｌｅとの関係が、セラミック電子部品のクラックの発生，および，セラミック電子部品と回路基板との固着力に及ぼす影響について評価した実験例について説明する。
【０１１９】
(実験例)
実験例においては、比較例１，２および実施例１の３種類のセラミック電子部品を作製した。まず、３種類のセラミック電子部品に共通の条件(設計値)について説明する。
【０１２０】
セラミック電子部品の外形寸法は、長さＬ0を１．１ｍｍ、幅Ｗ0を０．６ｍｍ、厚さＴ0を０．９ｍｍとした。第１外層部および第２外層部の各々の厚さを４０μｍとした。焼結金属層の厚さは、第１および第２主面１１１，１１２上並びに第１および第２側面１１５，１１６上にてにて５μｍ、第１および第２端面１１３，１１４上にて１０μｍとした。導電性樹脂層の厚さは、第１および第２主面１１１，１１２上並びに第１および第２側面１１５，１１６上にてにて１０μｍ、第１および第２端面１１３，１１４上にて２０μｍとした。Ｎｉめっき層とＳｎめっき層とを合わせためっき層の厚さは、第１および第２主面１１１，１１２上並びに第１および第２側面１１５，１１６上にてにて１０μｍ、第１および第２端面１１３，１１４上にて７μｍとした。
【０１２１】
実施例１に係るセラミック電子部品においては、図９に示すように、第１および第２主面１１１，１１２の各々のみにおいて、第１端面１１３から長さＬx離れた位置から、第２端面から長さＬｘ離れた位置まで、シリコン系樹脂からなる疎油膜１９０を形成した。第１および第２焼結金属層１２１，１３１の最大長さＬａ，Ｌｂを９０μｍ、最大長さＬｄ，Ｌｅを１１０μｍとした。
【０１２２】
比較例１に係るセラミック電子部品においては、積層体１１０の全ての面に疎油膜１９０を形成しなかった。第１および第２焼結金属層１２１，１３１の最大長さＬａ，Ｌｂを１１０μｍ、最大長さＬｄ，Ｌｅを１１０μｍとした。
【０１２３】
比較例２に係るセラミック電子部品においては、第１および第２側面１１５，１１６の各々のみにおいて、第１端面１１３から長さＬx離れた位置から、第２端面から長さＬｘ離れた位置まで、シリコン系樹脂からなる疎油膜１９０を形成した。第１および第２焼結金属層１２１，１３１の最大長さＬａ，Ｌｂを１１０μｍ、最大長さＬｄ，Ｌｅを９０μｍとした。
【０１２４】
図２に示すように、第１および第２主面１１１，１１２上に位置する第１および第２焼結金属層１２１，１３１の各々は、一般的に、積層体１１０の中心軸Ｌｃを含むＬＴ断面にて最大長さになる。そのため、第１または第２焼結金属層１２１，１３１の最大長さＬａ，Ｌｂは、セラミック電子部品を、積層体１１０の中心軸Ｌｃを通るＬＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察して、第１または第２焼結金属層１２１，１３１の最も長い箇所の長さを測定する。
【０１２５】
図３に示すように、第１および第２側面１１５，１１６上に位置する第１および第２焼結金属層１２１，１３１の各々は、一般的に、積層体１１０の中心軸Ｌｃを含むＬＷ断面にて最大長さになる。そのため、第１または第２焼結金属層１２１，１３１の最大長さＬｄ，Ｌｅは、セラミック電子部品を、積層体１１０の中心軸Ｌｃを通るＬＷ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察して、第１または第２焼結金属層１２１，１３１の最も長い箇所の長さを測定する。
【０１２６】
セラミック電子部品のクラックの発生の評価においては、３種類のセラミック電子部品をそれぞれ２０個作製し、２０個中１つでもクラックの導電体層への到達が認められたセラミック電子部品があった場合にはｂａｄ、クラックの導電体層への到達は認められないが、２０個中１つでもクラックの発生が認められたセラミック電子部品があった場合にはｎｏ  ｇｏｏｄ、２０個全てのセラミック電子部品においてクラックの発生が認められなかった場合にはｇｏｏｄと評価した。
【０１２７】
セラミック電子部品のクラックの発生の評価においては、比較例１，２および実施例１の３種類のセラミック電子部品の各々を、ガラスエポキシ基板に実装し、実装後のセラミック電子部品を樹脂封止した。比較例１，２および実施例１の３種類のセラミック電子部品の各々は、第２主面１１２がガラスエポキシ基板と対向するように実装され、各々のセラミック電子部品の１対の外部電極がクリーム半田に接触した状態から、実装機の吸着ノズルの押し込み量を１．０ｍｍとした。
【０１２８】
セラミック電子部品のクラックの有無は、樹脂封止後の各々のセラミック電子部品を、積層体１１０の中心軸Ｌｃを通るＬＴ断面を研磨により露出させ、露出断面を光学顕微鏡にて観察することにより確認した。
【０１２９】
セラミック電子部品と回路基板との固着力の評価においては、３種類のセラミック電子部品をそれぞれ２０個作製し、２０個中１つでも固着強度が不十分である場合にはｂａｄ、２０個全ての積層セラミックコンデンサにおいて固着強度が十分である場合にはｇｏｏｄと評価した。
【０１３０】
セラミック電子部品と回路基板との固着力の評価においては、セラミック電子部品をガラスエポキシ基板に半田で実装し、セラミック電子部品の側面から押圧力を加えて、セラミック電子部品をガラスエポキシ基板から剥がすのに要する力(固着強度)を測定した。固着強度が５Ｎ以下の場合を、固着強度が不十分と判断した。
【０１３１】
【表１】
2015053495.tif 000003
【０１３２】
表１は、実験例における評価結果をまとめた表である。表１に示すように、第１および第２焼結金属層１２１，１３１の最大長さＬａ，Ｌｂを最大長さＬｄ，Ｌｅより２０μｍ短くした、実施例１に係るセラミック電子部品においては、クラックの発生が認められず、十分な固着強度を有していた。
【０１３３】
第１および第２焼結金属層１２１，１３１の最大長さＬａ，Ｌｂが最大長さＬｄ，Ｌｅと同等である比較例１に係るセラミック電子部品においては、十分な固着強度を有していたが、クラックの導電体層への到達が認められた。
【０１３４】
第１および第２焼結金属層１２１，１３１の最大長さＬｄ，Ｌｅを最大長さＬａ，Ｌｂより２０μｍ短くした、比較例２に係るセラミック電子部品においては、クラックの導電体層への到達は認められないが、クラックの発生が認められ、固着強度が不十分であった。
【０１３５】
上記の実験結果から、第２主面１１２に設けられた第１焼結金属層１２１の最大長さＬａを第１側面１１５および第２側面１１６の各々に設けられた第１焼結金属層１２１の最大長さＬｄより短くし、第２主面１１２に設けられた第２焼結金属層１３１の最大長さＬｂを第１側面１１５および第２側面１１６の各々に設けられた第２焼結金属層１３１の最大長さＬｅより短くすることにより、積層体１１０のクラックの発生を抑制できることが確認できた。
【０１３６】
また、セラミック電子部品１００を回路基板に実装した際、第１および第２めっき層１２３，１３３と半田との接触面積を、第１側面１１５側および第２側面１１６側の方が、第２主面１１２側より大きくすることにより、セラミック電子部品１００と回路基板との固着力を維持することができることが確認できた。
【０１３７】
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３８】
９０  容器、９１  導電性ペースト、１００  セラミック電子部品、１１０  積層体、１１０ｍ  内層部、１１１  第１主面、１１２  第２主面、１１３  第１端面、１１４  第２端面、１１５  第１側面、１１５  第２側面、１２０  第１外部電極、１２１  第１焼結金属層、１２２  第２導電性樹脂層、１２３  第１めっき層、１２４  第１Ｎｉめっき層、１２５  第１Ｓｎめっき層、１３０  第２外部電極、１３１  第２焼結金属層、１３２  第２導電性樹脂層、１３３  第２めっき層、１３４  第２Ｎｉめっき層、１３５  第２Ｓｎめっき層、１４０  導電体層、１４１  第１導電体層、１４２  第２導電体層、１５０  誘電体層、１５０ａ  第１外層部、１５０ｂ  第２外層部、１９０  疎油膜。
【図１】
2015053495.tif 000004
【図２】
2015053495.tif 000005
【図３】
2015053495.tif 000006
【図４】
2015053495.tif 000007
【図５】
2015053495.tif 000008
【図６】
2015053495.tif 000009
【図７】
2015053495.tif 000010
【図８】
2015053495.tif 000011
【図９】
2015053495.tif 000012
【図１０】
2015053495.tif 000013
【図１１】
2015053495.tif 000014