(57)【要約】【課題】ＭＥＭＳ素子を個片化する前のウェハレベルで封止することでコストを抑制できるウェハレベル封止構造を提供する。【解決手段】ＭＥＭＳ部１０４、当該ＭＥＭＳ部を囲む接合膜１１６ａ、及び当該接合膜下を通る配線１１１ｂによって前記ＭＥＭＳ部に電気的に接続された電極１１４ｃを備えたＭＥＭＳ素子が複数形成された半導体ウェハ１１０と、前記接合膜と接合されたキャップウェハ１０１とを具備し、前記キャップウェハは前記ＭＥＭＳ部に対向する第１の凹み１０２と、前記電極に対向する第２の凹み１０３を有し、第２の凹みの深さ１０３ａは第１の凹みの深さ１０２ａより深く、前記第１の凹みの内部空間は前記ＭＥＭＳ部とともに封止されているウェハレベル封止構造である。【選択図】図３
2015160293.tif 000002
【特許請求の範囲】
【請求項１】
ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハと、
前記半導体ウェハ上に配置され、前記接合膜と接合されたキャップウェハと、
を具備し、
前記キャップウェハは、前記ＭＥＭＳ部に対向する第１の凹みと、前記電極に対向する第２の凹みを有し、
前記第２の凹みの深さは前記第１の凹みの深さより深く、
前記第１の凹みの内部空間は前記ＭＥＭＳ部とともに封止されていることを特徴とするウェハレベル封止構造。
【請求項２】
ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハと、
前記半導体ウェハ上に配置され、前記接合膜と接合されたキャップウェハと、
を具備し、
前記キャップウェハは、前記ＭＥＭＳ部に対向する第１の凹みと、前記電極に対向する第２の凹みと、当該第２の凹みの周縁部を囲む溝を有し、
前記溝の深さは前記第１の凹みの深さより深く、
前記第１の凹みの内部空間は前記ＭＥＭＳ部とともに封止されていることを特徴とするウェハレベル封止構造。
【請求項３】
ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハと、
前記半導体ウェハ上に配置され、前記接合膜と接合されたキャップウェハと、
を具備し、
前記キャップウェハは前記ＭＥＭＳ部に対向する第１の凹み及び前記電極に対向する開口部を有し、
前記電極は前記開口部によって露出され、
前記第１の凹みの内部空間は前記ＭＥＭＳ部とともに封止されていることを特徴とするウェハレベル封止構造。
【請求項４】
請求項１乃至３のいずれか一項において、
前記半導体ウェハには前記ＭＥＭＳ部の下方に位置し且つ前記第１の凹みに対向する第３の凹みが形成されており、前記第３の凹みの内部空間は前記ＭＥＭＳ部とともに封止されていることを特徴とするウェハレベル封止構造。
【請求項５】
請求項４において、
前記半導体ウェハはＳＯＩ層及びシリコン層を有するＳＯＩウェハであり、
前記ＭＥＭＳ部は前記ＳＯＩ層によって形成されており、
前記第３の凹みは前記シリコン層に形成されていることを特徴とするウェハレベル封止構造。
【請求項６】
キャップウェハに複数の第１の凹みを形成するとともに前記キャップウェハに前記第１の凹みの深さより深い第２の凹みを複数形成し、
ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハを準備し、前記第１の凹みが前記ＭＥＭＳ部に対向し、且つ前記第２の凹みが前記電極に対向するように半導体ウェハ上にキャップウェハを配置し、真空雰囲気またはガス雰囲気で前記キャップウェハと前記接合膜を接合させることで、前記第１の凹みの内部空間を前記ＭＥＭＳ部とともに封止し、
前記キャップウェハを前記第１の凹みの深さより深く且つ前記第２の凹みの深さより浅い位置まで研削することで前記電極を露出させることを特徴とするＭＥＭＳ素子の製造方法。
【請求項７】
キャップウェハに、複数の第１の凹みと、複数の第２の凹みと、当該複数の第２の凹みそれぞれの周縁部を囲み且つ前記第１の凹みの深さより深い溝を形成し、
ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハを準備し、前記第１の凹みが前記ＭＥＭＳ部に対向し、且つ前記第２の凹みが前記電極に対向するように半導体ウェハ上にキャップウェハを配置し、真空雰囲気またはガス雰囲気で前記キャップウェハと前記接合膜を接合させることで、前記第１の凹みの内部空間を前記ＭＥＭＳ部とともに封止し、
前記キャップウェハを前記第１の凹みの深さより深く且つ前記溝の深さより浅い位置まで研削することで前記電極を露出させることを特徴とするＭＥＭＳ素子の製造方法。
【請求項８】
請求項６または７において、
前記半導体ウェハには前記ＭＥＭＳ部の下方に位置する第３の凹みが形成されており、前記キャップウェハと前記接合膜を接合させることで、前記第３の凹みの内部空間が前記ＭＥＭＳ部とともに封止されることを特徴とするＭＥＭＳ素子の製造方法。
【請求項９】
請求項８において、
前記半導体ウェハはＳＯＩ層及びシリコン層を有するＳＯＩウェハであり、
前記ＭＥＭＳ部は前記ＳＯＩ層によって形成されており、
前記第３の凹みは前記シリコン層に形成されていることを特徴とするＭＥＭＳ素子の製造方法。
【請求項１０】
請求項６乃至９のいずれか一項において、
前記キャップウェハを研削した後に、前記半導体ウェハをダイシングすることで、各々の前記ＭＥＭＳ素子に分離することを特徴とするＭＥＭＳ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハレベル封止構造及びＭＥＭＳ(Micro Electro Mechanical Systems)素子の製造方法に関する。
【背景技術】
【０００２】
従来、振動子（例えば特許文献１参照）やモーションセンサなどの素子をウェハに形成し、このウェハをダイシングなどの工程で素子を個片化した後、この個片化した素子をセラミックパッケージなどに固定して、所定の配線を行ってから、真空中または一定圧の不活性ガス等の雰囲気中でパッケージの蓋を接合することで封止する方法などが一般に行われてきた。
【０００３】
上記の従来技術では、セラミックパッケージ部品が高価であることに加え、個片化の際のコスト増、及び個片が小さすぎると個片として取り扱うことができないという個片取扱いのサイズ上の制約があった。
【０００４】
また、従来、素子をウェハに形成し、このウェハと他のウェハを真空中または一定圧の不活性ガス等の雰囲気中で接合して封止する提案もあるが、素子の電極を取出す方法としてシリコンウェハを貫通するビア構造であるＴＳＶ（スルーシリコンビア）を用いている。
【０００５】
上記の従来技術では、ＴＳＶを用いるため、ＴＳＶ自体の加工コストが高いうえに、封止部分の気密性との両立が技術的ハードルを高くするためにコスト増になっていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−２３９８９４
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の幾つかの態様は、ＭＥＭＳ素子を個片化する前のウェハレベルで封止することでコストを抑制できるウェハレベル封止構造またはＭＥＭＳ素子の製造方法に関連している。
【課題を解決するための手段】
【０００８】
本発明の一態様は、ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハと、前記半導体ウェハ上に配置され、前記接合膜と接合されたキャップウェハと、を具備し、前記キャップウェハは、前記ＭＥＭＳ部に対向する第１の凹みと、前記電極に対向する第２の凹みを有し、前記第２の凹みの深さは前記第１の凹みの深さより深く、前記第１の凹みの内部空間は前記ＭＥＭＳ部とともに封止されていることを特徴とするウェハレベル封止構造である。
【０００９】
上記本発明の一態様によれば、複数のＭＥＭＳ素子を形成した半導体ウェハにキャップウェハをウェハレベルで接合して封止するウェハレベル封止構造を提供することができる。これによりコストを抑制できる。
なお、キャップウェハにはシリコンウェハまたはガラス基板を用いることができ、半導体ウェハにはシリコンウェハまたはＳＯＩウェハを用いることができる。
【００１０】
本発明の一態様は、ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハと、前記半導体ウェハ上に配置され、前記接合膜と接合されたキャップウェハと、を具備し、前記キャップウェハは、前記ＭＥＭＳ部に対向する第１の凹みと、前記電極に対向する第２の凹みと、当該第２の凹みの周縁部を囲む溝を有し、前記溝の深さは前記第１の凹みの深さより深く、前記第１の凹みの内部空間は前記ＭＥＭＳ部とともに封止されていることを特徴とするウェハレベル封止構造である。
【００１１】
上記本発明の一態様によれば、複数のＭＥＭＳ素子を形成した半導体ウェハにキャップウェハをウェハレベルで接合して封止するウェハレベル封止構造を提供することができる。これによりコストを抑制できる。
【００１２】
本発明の一態様は、ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハと、前記半導体ウェハ上に配置され、前記接合膜と接合されたキャップウェハと、を具備し、前記キャップウェハは前記ＭＥＭＳ部に対向する第１の凹み及び前記電極に対向する開口部を有し、前記電極は前記開口部によって露出され、前記第１の凹みの内部空間は前記ＭＥＭＳ部とともに封止されていることを特徴とするウェハレベル封止構造である。
【００１３】
上記本発明の一態様によれば、複数のＭＥＭＳ素子を形成した半導体ウェハにキャップウェハをウェハレベルで接合して封止するウェハレベル封止構造を提供することができる。これによりコストを抑制できる。
【００１４】
また、上記本発明の一態様において、前記半導体ウェハには前記ＭＥＭＳ部の下方に位置し且つ前記第１の凹みに対向する第３の凹みが形成されており、前記第３の凹みの内部空間は前記ＭＥＭＳ部とともに封止されている。
【００１５】
また、上記本発明の一態様において、前記半導体ウェハはＳＯＩ層及びシリコン層を有するＳＯＩウェハであり、前記ＭＥＭＳ部は前記ＳＯＩ層によって形成されており、前記第３の凹みは前記シリコン層に形成されている。
【００１６】
本発明の一態様は、キャップウェハに複数の第１の凹みを形成するとともに前記キャップウェハに前記第１の凹みの深さより深い第２の凹みを複数形成し、ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハを準備し、前記第１の凹みが前記ＭＥＭＳ部に対向し、且つ前記第２の凹みが前記電極に対向するように半導体ウェハ上にキャップウェハを配置し、真空雰囲気またはガス雰囲気で前記キャップウェハと前記接合膜を接合させることで、前記第１の凹みの内部空間を前記ＭＥＭＳ部とともに封止し、前記キャップウェハを前記第１の凹みの深さより深く且つ前記第２の凹みの深さより浅い位置まで研削することで前記電極を露出させることを特徴とするＭＥＭＳ素子の製造方法である。
【００１７】
上記本発明の一態様によれば、複数のＭＥＭＳ素子を形成した半導体ウェハにキャップウェハをウェハレベルで接合して封止するウェハレベル封止構造を用いてＭＥＭＳ素子を製造することができる。これによりコストを抑制できる。
【００１８】
本発明の一態様は、キャップウェハに、複数の第１の凹みと、複数の第２の凹みと、当該複数の第２の凹みそれぞれの周縁部を囲み且つ前記第１の凹みの深さより深い溝を形成し、ＭＥＭＳ部、当該ＭＥＭＳ部を囲む接合膜、及び当該接合膜下を通る配線によって前記ＭＥＭＳ部に電気的に接続された電極を備えたＭＥＭＳ素子が複数形成された半導体ウェハを準備し、前記第１の凹みが前記ＭＥＭＳ部に対向し、且つ前記第２の凹みが前記電極に対向するように半導体ウェハ上にキャップウェハを配置し、真空雰囲気またはガス雰囲気で前記キャップウェハと前記接合膜を接合させることで、前記第１の凹みの内部空間を前記ＭＥＭＳ部とともに封止し、前記キャップウェハを前記第１の凹みの深さより深く且つ前記溝の深さより浅い位置まで研削することで前記電極を露出させることを特徴とするＭＥＭＳ素子の製造方法である。
【００１９】
上記本発明の一態様によれば、複数のＭＥＭＳ素子を形成した半導体ウェハにキャップウェハをウェハレベルで接合して封止するウェハレベル封止構造を用いてＭＥＭＳ素子を製造することができる。これによりコストを抑制できる。
【００２０】
また、本発明の一態様において、前記半導体ウェハには前記ＭＥＭＳ部の下方に位置する第３の凹みが形成されており、前記キャップウェハと前記接合膜を接合させることで、前記第３の凹みの内部空間が前記ＭＥＭＳ部とともに封止される。
【００２１】
また、本発明の一態様において、前記半導体ウェハはＳＯＩ層及びシリコン層を有するＳＯＩウェハであり、前記ＭＥＭＳ部は前記ＳＯＩ層によって形成されており、前記第３の凹みは前記シリコン層に形成されている。
【００２２】
また、本発明の一態様において、前記キャップウェハを研削した後に、前記半導体ウェハをダイシングすることで、各々の前記ＭＥＭＳ素子に分離する。これにより、低コストでＭＥＭＳ素子を製造することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一態様に係るＭＥＭＳウェハの１チップ領域（ＭＥＭＳ素子）を示す平面図。
【図２】図１に示すＭＥＭＳウェハに貼り合わせるキャップウェハを示す平面図。
【図３】図１に示すＭＥＭＳウェハと図２に示すキャップウェハを貼り合わせたウェハレベル封止構造を示す断面図。
【図４】（Ａ）〜（Ｇ）はＭＥＭＳウェハを製造する方法を説明するための図３に示す領域１００に相当する断面図。
【図５】（Ａ）〜（Ｅ）はＭＥＭＳウェハを製造する方法を説明するための図３に示す領域１００に相当する断面図。
【図６】図１及び図３に示すＭＥＭＳ部の一例の振動子を示す平面図。
【図７】本発明の一態様に係るＭＥＭＳウェハとキャップウェハを貼り合わせたウェハレベル封止構造を示す断面図。
【図８】（Ａ）〜（Ｇ）はＭＥＭＳウェハを製造する方法を説明するための図７に示す領域２００に相当する断面図
【図９】（Ａ）〜（Ｄ）はＭＥＭＳウェハを製造する方法を説明するための図７に示す領域２００に相当する断面図
【図１０】ＭＥＭＳウェハとキャップウェハを貼り合わせたウェハレベル封止構造の変形例を示す断面図。
【発明を実施するための形態】
【００２４】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２５】
［実施の形態１］
図１は、本発明の一態様に係るＭＥＭＳウェハ（以下、「半導体ウェハ」ともいう）の１チップ領域（ＭＥＭＳ素子）を示す平面図である。図２は、図１に示すＭＥＭＳウェハに貼り合わせるキャップウェハを示す平面図である。
図３は、図１に示すＭＥＭＳウェハと図２に示すキャップウェハを貼り合わせたウェハレベル封止構造を示す断面図である。
図４及び図５は、ＭＥＭＳウェハを製造する方法を説明するための図３に示す領域１００に相当する断面図である。
【００２６】
まず、図２に示すキャップウェハ１０１の表面に複数の第１の凹み（Ａ部）１０２及び複数の第２の凹み（Ｂ部）１０３をウェットエッチングにより形成する。第２の凹み１０３の深さ１０３ａは第１の凹み１０２の深さ１０２ａより深い（図３参照）。なお、ＭＥＭＳウェハ１１０は図１に示すＭＥＭＳ素子が上下左右に並べて配置されている。ＭＥＭＳウェハ１１０は例えばＳＯＩ(Silicon On Insulator)ウェハである。キャップウェハ１０１は図２に示す第１の凹み（Ａ部）１０２及び第２の凹み（Ｂ部）１０３が上下左右に並べて配置され、図２中の一点鎖線は１チップ相当の境界線であり、その一点鎖線によって区切られている四角形状の領域が１チップ領域である。キャップウェハ１０１は例えばシリコンウェハである。
【００２７】
キャップウェハ１０１において第１の凹み１０２は、ＭＥＭＳウェハ１１０とキャップウェハ１０１を貼り合わせたときに図１及び図３に示すＭＥＭＳ部１０４に対向する位置に配置される。キャップウェハ１０１において第２の凹み１０３は、ＭＥＭＳウェハ１１０とキャップウェハ１０１を貼り合わせたときに図３に示す電極パッド１１４ｃに対向する位置に配置される。
【００２８】
次に、図１に示すＭＥＭＳウェハ１１０を準備する。このＭＥＭＳウェハ１１０の作製方法について図４及び図５を参照しつつ以下に詳細に説明する。
【００２９】
図４（Ａ）に示すように、ＳＯＩ層１０７、ＢＯＸ層１０８及びシリコン層１０９を有するＭＥＭＳウェハ（ＳＯＩウェハ）１１０を用意し、ＳＯＩ層１０７上に酸化シリコン膜からなる下側絶縁膜１０６を形成する。この下側絶縁膜１０６は温度特性を調整する機能を有する。次いで、下側絶縁膜１０６上に下側ＴｉＮ膜１１１を成膜する。次いで、下側ＴｉＮ膜１１１上に酸化シリコン膜を成膜し、この酸化シリコン膜をフォトリソグラフィ及びエッチング技術によりパターニングすることで下側ＴｉＮ膜１１１上にエッチストップ膜１１２を形成する。
【００３０】
次いで、図４（Ｂ）に示すように、下側ＴｉＮ膜１１１をフォトリソグラフィ及びエッチング技術によりパターニングすることで、ＭＥＭＳ部の下側ＴｉＮ膜１１１ａ及び接合部１２０の下側ＴｉＮ膜１１１ｂが形成される。なお、接合部１２０は図３に示されている。
【００３１】
次いで、図４（Ｃ）に示すように、下側絶縁膜１０６をフォトリソグラフィ及びエッチング技術によりパターニングする。次いで、下側ＴｉＮ膜１１１を含む全面上にＡｌＮ膜１１３を成膜する。なお、下側ＴｉＮ膜１１１上に成膜されたＡｌＮ膜１１３は圧電膜として機能し、その他の領域に形成されたＡｌＮ膜１１３は層間絶縁膜として機能する。
【００３２】
次いで、図４（Ｄ）に示すように、ＡｌＮ膜１１３をフォトリソグラフィ及びエッチング技術によりパターニングする。この際、エッチストップ膜１１２上でエッチングが停止され、ＡｌＮ膜１１３にコンタクトホール１１３ａ及び電極取出し用ホール１１３ｂが形成される。
【００３３】
次いで、図４（Ｅ）に示すように、エッチストップ膜１１２を自己整合的にエッチング除去する。次いで、コンタクトホール１１３ａ及び電極取出し用ホール１１３ｂ内を含む全面上に上側ＴｉＮ膜１１４を成膜し、この上側ＴｉＮ膜１１４をフォトリソグラフィ及びエッチング技術によりパターニングする。これにより、ＭＥＭＳ部の下側ＴｉＮ膜１１１ａ上にＡｌＮ膜１１３を介してＭＥＭＳ部の上側ＴｉＮ膜１１４ａが形成され、接合部１２０の下側ＴｉＮ膜１１１ｂ上にコンタクトホール１１３ａによって電気的に接続された上側ＴｉＮ膜１１４ｂが形成され、接合部１２０の下側ＴｉＮ膜１１１ｂ上に電極取出し用ホール１１３ｂによって電気的に接続された上側ＴｉＮ膜１１４ｃが形成される。この上側ＴｉＮ膜１１４ｃは電極パッドとなる。
【００３４】
次いで、図４（Ｆ）に示すように、ＡｌＮ膜１１３を含む全面上に酸化シリコン膜１１５を成膜し、酸化シリコン膜１１５上に窒化シリコンからなる保護膜１１６を成膜する。酸化シリコン膜１１５は、保護膜１１６をエッチングするときのＡｌＮ膜１１３のカバレッジを保護する機能を有する。
【００３５】
次いで、図４（Ｇ）に示すように、保護膜１１６をＣＭＰ(Chemical Mechanical Polishing)によって平坦化する。この平坦化後の保護膜１１６がキャップウェハと常温で接合される接合膜となるため、接合膜の表面粗さＲａは１ｎｍ未満とする。この平坦化工程は、配線として機能する下側ＴｉＮ膜１１１ｂによって生じる段差を平坦化するのが目的である。
【００３６】
次いで、図５（Ａ）に示すように、保護膜１１６をフォトリソグラフィ及びエッチング技術によりパターニングすることで接合膜１１６ａを形成する。この接合膜１１６ａの平面形状は図１に示すＭＥＭＳ部１０４の周囲を囲むリング形状となっている。
【００３７】
次いで、図５（Ｂ）に示すように、酸化シリコン膜１１５及びＳＯＩ層１０７をフォトリソグラフィ及びエッチング技術によりパターニングすることで振動用の腕１０７ａを形成する。次いで、ＢＯＸ層１０８を含む全面上に酸化シリコン膜１１７を成膜する。この酸化シリコン膜１１７はシリコン層１０９をリリースエッチングする際のマスク層として機能する。
【００３８】
次いで、図５（Ｃ）に示すように、酸化シリコン膜１１７及びＢＯＸ層１０８をフォトリソグラフィ及びエッチング技術によりパターニングすることで、酸化シリコン膜１１７にリリース孔（またはスリット）１１７ａを形成する。
【００３９】
次いで、図５（Ｄ）に示すように、リリース孔１１７ａを通してウェットエッチング液をシリコン層１０９に供給することで、振動用の腕１０７ａの下方、即ちＭＥＭＳ部１０４の下方に位置する第３の凹み１０９ａが形成される。第３の凹み１０９ａの深さは腕１０７ａが振動する際に動く範囲より深いものとする。
【００４０】
次いで、図５（Ｅ）に示すように、酸化シリコン膜１１７をエッチングにより除去する。次いで、接合膜１１６ａをマスクとして酸化シリコン膜１１５をエッチングする。
【００４１】
上記のようにしてＭＥＭＳウェハが作製される。このＭＥＭＳウェハは、ＭＥＭＳ部１０４、ＭＥＭＳ部１０４を囲む接合膜１１６ａ、及び接合膜１１６ａ下を通る配線としての下側ＴｉＮ膜１１１ｂによってＭＥＭＳ部１０４に電気的に接続された電極パッド１１４ｃを備えたＭＥＭＳ素子が複数形成されたものである。
【００４２】
この後、図３に示すように、ＭＥＭＳウェハ１１０上にキャップウェハ１０１を配置する。この際、第１の凹み（Ａ部）１０２がＭＥＭＳ部１０４に対向し、且つ第２の凹み（Ｂ部）１０３が電極パッド１１４ｃに対向するように位置合わせする。次いで、真空雰囲気または一定圧の不活性ガス等の雰囲気でキャップウェハ１０１と接合膜１１６ａを接合部１２０で接合させる。これにより、第１の凹み１０２の内部空間及び第３の凹み１０９ａの内部空間がＭＥＭＳ部１０４とともに封止される。
【００４３】
上記の接合部１２０で接合させる方法としては、例えば三菱重工技報VOL.43 NO.1:2006,51-52頁の「ＭＥＭＳデバイスの高効率・低コスト生産に貢献するウェハ常温接合装置」、フジクラ技報2006年4月第110号,46-50頁の「ウェハレベルＭＥＭＳパッケージング」に開示されている公知の技術を用いることができる。
【００４４】
次に、キャップウェハ１０１を第１の凹み１０２の深さ１０２ａより深く且つ第２の凹み（Ｂ部）１０３の深さ１０３ａより浅い位置１２１まで裏面研削することでＢ部１０３を消滅させる。それにより、電極パッド１１４ｃを露出させることができる。つまり、キャップウェハ１０１には電極パッド１１４ｃに対向する開口部が形成され、その開口部によって電極パッド１１４ｃを露出させることができる。
【００４５】
この後、ＭＥＭＳウェハ１１０及びキャップウェハ１０１をダイシングすることで、ＭＥＭＳウェハ１１０及びキャップウェハ１０１を各々のＭＥＭＳ素子に分離する。
【００４６】
本実施の形態によれば、多数のＭＥＭＳ素子を形成したＭＥＭＳウェハ１１０に、キャップウェハ１０１を真空中または一定圧の不活性ガス等の雰囲気中においてウェハレベルで一括接合して封止すること、ＭＥＭＳ部１０４の天井より電極パッド１１４ｃの天井を高くしておくことにより、貼り合わせ接合後にキャップウェハ１０１を裏面研削することで、電極パッド１１４ｃの上部を消滅させ、電極パッド１１４ｃを露出させて外部との電気的な接触を確保できる。そして、その後にＭＥＭＳ素子を個片化することが可能となる。従って、低コストで高品位の素子封止構造を実現することができる。
【００４７】
図１及び図３に示すＭＥＭＳ部１０４の一例は図６に示す振動子である。振動子１は、腕部１１、１２、１３と、これら３個の腕部のそれぞれの一端を連結する基部１４と、圧電体素子１５、１６、１７と、を含んで構成されている。腕部１１は、第１方向（図中のＺ方向）へ向けて配置された第１面１１ａを有する。同様に、腕部１２は、第１方向へ向けて配置された第１面１２ａを有し、腕部１３は、第１方向へ向けて配置された第１面１３ａを有する。これらの腕部１１、１２、１３は、第１方向と交差する第２方向（図中のＸ方向）に沿って配列されている。各腕部１１、１２、１３は、それぞれ長手方向が第３方向（図中のＹ方向）に沿うように配置されている。
【００４８】
基部１４は、３個の腕部１１、１２、１３のそれぞれの一端（Ｙ方向に沿った一方の端部）と接続されており、これらの腕部１１、１２、１３を連結している。各腕部１１、１２、１３とこの基部１４とは一体に形成される。圧電体素子１５は、腕部１１の第１面１１ａ上に設けられている。同様に、圧電体素子１６は、腕部１２の第１面１２ａ上に設けられ、圧電体素子１７は、腕部１３の第１面１３ａ上に設けられている。
【００４９】
圧電体素子１５は、第１面１１ａ上に配置された図示せぬ下部電極膜（第１電極膜）と、当該下部電極膜上に配置された圧電体膜１５ｂと、当該圧電体膜１５ｂ上に配置された上部電極膜１５ｃと、を含む。圧電体膜１５ｂは、下部電極膜の全体を覆う。
【００５０】
圧電体素子１７は、第１面１３ａ上に配置された下部電極膜１７ａと、当該下部電極膜１７ａ上に配置された圧電体膜１７ｂと、当該圧電体膜１７ｂ上に配置された上部電極膜１７ｃと、を含む。
【００５１】
圧電体素子１６は、第１面１２ａ上に配置された図示せぬ下部電極膜（第１電極膜）と、当該下部電極膜上に配置された圧電体膜１６ｂと、当該圧電体膜１６ｂ上に配置された上部電極膜１６ｃと、を含む。圧電体膜１６ｂは、下部電極膜１６ａの全体を覆う。
【００５２】
上部電極膜１５ｃと上部電極膜１７ｃとは、接続部２１ｃを介して相互に電気的に接続されている。これらの上部電極膜１５ｃ、１７ｃと接続部２１ｃとは一体に形成される。下部電極膜は、接続部２２ａおよびプラグ（接続片）２３を介して接続部２１ｃと電気的に接続されている。これらにより、上部電極膜１５ｃ、１７ｃと下部電極膜との相互間が電気的に接続される。また、接続部２１ｃは、電極パッド２４と電気的に接続されている。この電極パッド２４を通じて、上部電極膜１５ｃ、１７ｃおよび下部電極膜に対して電気信号を供給することができる。
【００５３】
下部電極膜と下部電極膜１７ａとは、接続部２１ａを介して相互に電気的に接続されている。これらの下部電極膜１７ａと接続部２１ａとは一体に形成される。上部電極膜１６ｃは、プラグ（接続片）２５を介して接続部２１ａと電気的に接続されている。これらにより、下部電極膜１７ａと上部電極膜１６ｃとの相互間が電気的に接続される。また、接続部２１ａは、電極パッド２６と電気的に接続されている。この電極パッド２６を通じて、下部電極膜１７ａおよび上部電極膜１６ｃに対して電気信号を供給することができる。
【００５４】
上記の電極パッド２４および電極パッド２６に電気信号を供給することにより、腕部１１、１３と腕部１２とを互い違いに上下振動させることができる。具体的には、各上部電極膜と下部電極膜との間に電圧を印加した際に、外側の各圧電体素子１５、１７にかかる電界の方向と内側の圧電体素子１６にかかる電界の方向とが逆向きとなる。従って、腕部１５、１７の振動方向と腕部１６の振動方向とが逆向きになり、電界印加により腕部１５、１７と腕部１６とが互い違いに上下運動を行う。
【００５５】
なお、本実施の形態では、ＭＥＭＳ部１０４として振動子の例を挙げているが、これに限定されるものではなく、モーションセンサ等の他の素子を用いることも可能である。
【００５６】
［実施の形態２］
図７は、本発明の一態様に係るＭＥＭＳウェハとキャップウェハを貼り合わせたウェハレベル封止構造を示す断面図である。
図８及び図９は、ＭＥＭＳウェハを製造する方法を説明するための図７に示す領域２００に相当する断面図である。
図７〜図９において、図３〜図５と同一部分には同一符号を付し、同一部分の説明を省略する。
【００５７】
まず、図７に示すキャップウェハ１０１を実施の形態１と同様の方法で作製する。
【００５８】
次に、図７に示すＭＥＭＳウェハ１１０を準備する。このＭＥＭＳウェハ１１０の作製方法について図８及び図９を参照しつつ以下に詳細に説明する。
【００５９】
図８（Ａ）に示すように、ＳＯＩ層１０７、ＢＯＸ層１０８及びシリコン層１０９を有するＭＥＭＳウェハ（ＳＯＩウェハ）１１０を用意し、ＳＯＩ層１０７上に酸化シリコン膜からなる下側絶縁膜１０６を形成する。この下側絶縁膜１０６は温度特性を調整する機能を有する。次いで、下側絶縁膜１０６をフォトリソグラフィ及びエッチング技術によりパターニングすることで接合部１２０を横切る複数の溝１０６ａを形成する。
【００６０】
次いで、図８（Ｂ）に示すように、溝１０６ａ内及び下側絶縁膜１０６上にＷ膜を成膜し、下側絶縁膜１０６上のＷ膜をＣＭＰにより除去することで溝１０６ａ内にＷプラグ１３１が埋め込まれる。この際のＣＭＰにより少なくとも接合部１２０が平坦化される。
【００６１】
次いで、図８（Ｃ）に示すように、Ｗプラグ１３１及び下側絶縁膜１０６上に下側ＴｉＮ膜１１１を成膜する。次いで、下側ＴｉＮ膜１１１上に酸化シリコン膜を成膜し、この酸化シリコン膜をフォトリソグラフィ及びエッチング技術によりパターニングすることで下側ＴｉＮ膜１１１上にエッチストップ膜１１２を形成する。
【００６２】
次いで、図８（Ｄ）に示すように、下側ＴｉＮ膜１１１をフォトリソグラフィ及びエッチング技術によりパターニングすることで、ＭＥＭＳ部の下側ＴｉＮ膜１１１ａ、後の工程でコンタクトホールが形成される側の下側ＴｉＮ膜１１１ｂ及び電極パッドが形成される側の下側ＴｉＮ膜１１１ｃが形成される。下側ＴｉＮ膜１１１ｂと下側ＴｉＮ膜１１１ｃはＷプラグ１３１によって電気的に接続される。
【００６３】
次いで、図８（Ｅ）に示すように、下側絶縁膜１０６をフォトリソグラフィ及びエッチング技術によりパターニングする。次いで、下側ＴｉＮ膜１１１を含む全面上にＡｌＮ膜１１３を成膜する。なお、接合部１２０に成膜されたＡｌＮ膜１１３は接合膜となる。
【００６４】
次いで、図８（Ｆ）に示すように、実施の形態１と同様の方法で、ＡｌＮ膜１１３にコンタクトホール１１３ａ及び電極取出し用ホール１１３ｂが形成される。
【００６５】
次いで、図８（Ｇ）に示すように、実施の形態１と同様の方法で、エッチストップ膜１１２を除去し、ＭＥＭＳ部の下側ＴｉＮ膜１１１ａ上にＡｌＮ膜１１３を介してＭＥＭＳ部の上側ＴｉＮ膜１１４ａを形成し、下側ＴｉＮ膜１１１ｂ上にコンタクトホール１１３ａによって電気的に接続された上側ＴｉＮ膜１１４ｂを形成し、下側ＴｉＮ膜１１１ｃ上に電極取出し用ホール１１３ｂによって電気的に接続された上側ＴｉＮ膜１１４ｃを形成する。この上側ＴｉＮ膜１１４ｃは電極パッドとなる。
【００６６】
次いで、図９（Ａ）に示すように、ＳＯＩ層１０７をフォトリソグラフィ及びエッチング技術によりパターニングすることで振動用の腕１０７ａを形成する。次いで、ＢＯＸ層１０８を含む全面上に酸化シリコン膜１１７を成膜する。この酸化シリコン膜１１７はシリコン層１０９をリリースエッチングする際のマスク層として機能する。
【００６７】
次いで、図９（Ｂ）に示すように、実施の形態１と同様の方法で、酸化シリコン膜１１７及びＢＯＸ層１０８にリリース孔（またはスリット）１１７ａを形成する。
【００６８】
次いで、図９（Ｃ）に示すように、実施の形態１と同様の方法で、振動用の腕１０７ａの下方、即ちＭＥＭＳ部１０４の下方に位置する第３の凹み１０９ａを形成する。
【００６９】
次いで、図９（Ｄ）に示すように、酸化シリコン膜１１７をエッチングにより除去する。
【００７０】
上記のようにしてＭＥＭＳウェハが作製される。このＭＥＭＳウェハは、ＭＥＭＳ部１０４、ＭＥＭＳ部１０４を囲む接合膜１１３、及び接合膜１１３下を通る配線としてのＷプラグ１３１によってＭＥＭＳ部１０４に電気的に接続された電極パッド１１４ｃを備えたＭＥＭＳ素子が複数形成されたものである（図７参照）。
【００７１】
この後、図７に示すように、ＭＥＭＳウェハ１１０上にキャップウェハ１０１を配置する。この際、第１の凹み（Ａ部）１０２がＭＥＭＳ部１０４に対向し、且つ第２の凹み（Ｂ部）１０３が電極パッド１１４ｃに対向するように位置合わせする。次いで、真空雰囲気または一定圧の不活性ガス等の雰囲気でキャップウェハ１０１と接合膜１１３を接合部１２０で接合させる。これにより、第１の凹み１０２の内部空間及び第３の凹み１０９ａの内部空間がＭＥＭＳ部１０４とともに封止される。
【００７２】
次に、実施の形態１と同様の方法で、キャップウェハを裏面研削することで、電極パッド１１４ｃを露出させることができる。
【００７３】
この後、実施の形態１と同様の方法で、ＭＥＭＳウェハ１１０及びキャップウェハ１０１を各々のＭＥＭＳ素子に分離する。
【００７４】
本実施の形態においても実施の形態１と同様の効果を得ることができる。
【００７５】
なお、上記の実施の形態１，２では、第１の凹み（Ａ部）１０２の深さ１０２ａより第２の凹み（Ｂ部）１０３の深さ１０３ａを深くしておき、キャップウェハ１０１を裏面研削することで電極パッド１１４ｃを露出させているが、これに限定されるものではなく、図１０に示す方法で実施することも可能である。
【００７６】
図１０に示すように、キャップウェハ１０１に、複数の第１の凹み（Ａ部）１０２と、複数の第２の凹み（Ｂ部）１０３と、複数の第２の凹み１０３それぞれの周縁部を囲み（またはＭＥＭＳ部と電極パッドの境界）且つ第１の凹み１０２の深さより深い溝１２３を形成する。第１の凹み１０２の深さは第２の凹み１０３の深さと同じである。そして、キャップウェハ１０１を第１の凹み１０２の深さより深く且つ溝１２３の深さより浅い位置１２２まで裏面研削することで電極を露出させることができる。
【００７７】
また、上記の実施の形態１，２では、キャップウェハ１０１にシリコンウェハを用いているが、これに限定されるものではなく、キャップウェハにガラス基板を用いることも可能である。
【００７８】
また、本発明は上記の実施の形態１，２の各々に限定されるものではなく、上記の実施の形態１，２を互いに組み合わせて実施することも可能である。
【符号の説明】
【００７９】
１１，１２，１３…腕部、１１ａ，１２ａ，１３ａ…第１面、１４…基部、１５，１６，１７…圧電体素子、１５ｂ，１６ｂ，１７ｂ…圧電体膜、１５ｃ，１６ｃ，１７ｃ…上部電極膜、１７ａ…下部電極膜、２１ａ，２１ｃ，２２ａ…接続部、２３，２５…プラグ（接続片）、２４，２６…電極パッド、１００…領域、１０１…キャップウェハ、１０２…第１の凹み（Ａ部）、１０２ａ…第１の凹みの深さ、１０３…第２の凹み（Ｂ部）、１０３ａ…第２の凹みの深さ、１０４…ＭＥＭＳ部、１０６…下側絶縁膜、１０７…ＳＯＩ層、１０７ａ…振動用の腕、１０８…ＢＯＸ層、１０９…シリコン層、１０９ａ…第３の凹み、１１０…ＭＥＭＳウェハ、１１１，１１１ａ，１１１ｂ，１１１ｃ…下側ＴｉＮ膜、１１２…エッチストップ膜、１１３…ＡｌＮ膜、１１３ａ…コンタクトホール、１１３ｂ…電極取出し用ホール、１１４，１１４ａ，１１４ｂ…上側ＴｉＮ膜、１１４ｃ…電極パッド（上側ＴｉＮ膜）、１１５…酸化シリコン膜、１１６…保護膜、１１６ａ…接合膜、１１７…酸化シリコン膜、１１７ａ…リリース孔、１２０…接合部、１２１，１２２…位置、１２３…溝、１３１…Ｗプラグ。
【図１】
2015160293.tif 000003
【図２】
2015160293.tif 000004
【図３】
2015160293.tif 000005
【図４】
2015160293.tif 000006
【図５】
2015160293.tif 000007
【図６】
2015160293.tif 000008
【図７】
2015160293.tif 000009
【図８】
2015160293.tif 000010
【図９】
2015160293.tif 000011
【図１０】
2015160293.tif 000012