(57)【要約】【課題】フローティングディフュージョンからの画素信号の出力において、電流伝送方式で出力される増幅トランジスタの出力に潜在する線形性を、より簡易な回路構成で、改善しつつ、電流電圧変換を行うようにする。【解決手段】フローティングディフュージョンＦＤからの入力電圧Ｖｉｎを増幅して出力する増幅トランジスタＭＮ１と同特性のダミートランジスタＭＮ２を設けて、負帰還回路５１を構成するトランジスタＭＮ３，ＭＮ４により双方のソース電流Ｉ１，Ｉ２をオペアンプＯＰの非反転入力端子および反転入力端子によりモニタすることにより、オペアンプＯＰの出力電圧ＶｏｕｔでダミートランジスタＭＮ２に負帰還を掛けることにより、負帰還に用いた出力電圧ＶｏｕｔをフローティングディフュージョンＦＤからの入力電圧Ｖｉｎとして出力する。本技術は、撮像装置に適用することができる。【選択図】図７
2015115745.tif 000002
【特許請求の範囲】
【請求項１】
受光した光に応じて、光電変換により信号電荷を生成するフォトダイオードと、
前記フォトダイオードにより生成された信号電荷を蓄積するフローティングディフュージョンと、
前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧を増幅して出力する増幅トランジスタと、
前記増幅トランジスタと同一特性のダミートランジスタと、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還を掛ける負帰還回路とを含み、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流は、前記負帰還回路により一致するように制御される
固体撮像素子。
【請求項２】
前記負帰還回路は、前記増幅トランジスタのソース電流を前記ゲート電圧に変換し、前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛けると共に、画素信号として出力する
請求項１に記載の固体撮像素子。
【請求項３】
前記負帰還回路は、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流の電流源となる２の電流源回路と
前記２の電流源回路の電流が一致するように前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛けるオペアンプとを含む
請求項２に記載の固体撮像素子。
【請求項４】
前記２の電流源回路は、
それぞれダイオード接続されたトランジスタより構成され、それぞれが前記増幅トランジスタおよび前記ダミートランジスタのソースと、それぞれのゲートおよびドレインとが接続されており、
前記オペアンプは、
前記２の電流源回路を構成する前記ダイオード接続されているトランジスタのそれぞれのゲートソース間電圧が一致するように前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛ける
請求項３に記載の固体撮像素子。
【請求項５】
前記２の電流源回路は、
前記増幅トランジスタおよび前記ダミートランジスタのソースに対して、それぞれ直列接続された抵抗により構成され、
前記オペアンプは、
前記直列接続した抵抗のそれぞれの両端電圧が一致するように前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛ける
請求項３に記載の固体撮像素子。
【請求項６】
前記電流源回路は、
非反転入力端子に電源が接続された前記オペアンプの反転入力端子により構成され、
前記オペアンプは、
ダイオード接続された前記ダミートランジスタのゲートおよびドレインと、前記増幅トランジスタのソースとが直列に接続され、さらに、前記ダミートランジスタのゲートおよびドレインと、前記増幅トランジスタのソースとが、前記オペアンプの反転入力端子と接続されたとき、前記ダミートランジスタおよび前記増幅トランジスタのゲートソース間電圧が一致するように、前記ダミートランジスタのゲート電圧を出力することで負帰還を掛けて、前記出力電圧を画素信号として出力する
請求項１に記載の固体撮像素子。
【請求項７】
前記負帰還回路は、
前記増幅トランジスタのソース電流と一致する電流を発生する第１の電流源回路と、
前記ダミートランジスタのソース電流と一致する電流を発生する第２の電流源回路と、
前記第１の電流源回路および前記第２の電流源回路の両者の差電流がゲートに入力され、そのソースがダミートランジスタのゲートに接続された負帰還トランジスタとを含み、
前記差電流により負帰還を掛ける
請求項１に記載の固体撮像素子。
【請求項８】
受光した光に応じて、光電変換により信号電荷を生成するフォトダイオードと、
前記フォトダイオードにより生成された信号電荷を蓄積するフローティングディフュージョンと、
前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧を増幅して出力する増幅トランジスタと、
前記増幅トランジスタと同一特性のダミートランジスタと、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還を掛ける負帰還回路とを含み、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流は、前記負帰還回路により一致するように制御される
撮像装置。
【請求項９】
受光した光に応じて、光電変換により信号電荷を生成するフォトダイオードと、
前記フォトダイオードにより生成された信号電荷を蓄積するフローティングディフュージョンと、
前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧を増幅して出力する増幅トランジスタと、
前記増幅トランジスタと同一特性のダミートランジスタと、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還を掛ける負帰還回路とを含み、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流は、前記負帰還回路により一致するように制御される
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、撮像装置、および電子機器に関し、特に、フローティングディフュージョンからの画素信号の出力において、電流伝送方式で出力される増幅トランジスタの出力に潜在する非線形性による影響を、より簡易な回路構成で、改善できるようにした固体撮像素子、撮像装置、および電子機器に関する。
【背景技術】
【０００２】
一般的なＣＭＯＳ（Complementary Metal-Oxide Semiconductor）型イメージセンサで採用されている、カラム方式においては、各単位画素に入射した光はフォトダイオードによって光電変換されて信号電荷が生成され、この信号電荷が転送トランジスタによりフローティングディフュージョンに転送され、このフローティングディフュージョンの電位変動が増幅トランジスタによって信号電圧に変換されると共に増幅されることにより、画素毎の画素信号として信号線より出力される。
【０００３】
ここで、フローティングディフュージョンは増幅トランジスタのゲートに接続される。増幅トランジスタのソースは、負荷トランジスタ（電流源）に、ドレインは電源に接続される。
【０００４】
この時、増幅トランジスタと負荷トランジスタはソースフォロア回路の構成となる。すなわち、増幅トランジスタのゲートでの電圧変動は、約１倍で増幅トランジスタのソースに電圧振幅として取り出され、次段へ電圧信号が画素信号として出力される。
【０００５】
これは、一般に電圧伝送方式と呼ばれるものであり、高帯域化の為には、増幅トランジスタの相互コンダクタンスを高くする必要があるが、増幅トランジスタのチャンネル幅Ｗのチャンネル長さＬに対する割合（Ｗ／Ｌ）はフローティングディフュージョンでの変換効率から決まるので、自由に調整できない。
【０００６】
また、増幅トランジスタのソース電流のみ増やすと、増幅トランジスタのゲートソース間電圧が大きくなり、電圧ドロップも大きくなる為、出力ダイナミックレンジを考慮すると、後段のＤＣ（Direct Current）回路設計（直流回路設計）が困難なものとなる。
【０００７】
すなわち、増幅トランジスタのソース電流もあまり大きくすることはできないので、高帯域化が難しい。
【０００８】
この対策として、増幅トランジスタのソースを電流源接続ではなく、ダイオードなど電圧を固定にして、電流を取り出す、電流伝送方式が提案されている。
【０００９】
この回路は、ダイオードのチャンネル幅Ｗを調整することで、簡単に電流を増やせるので、高帯域化し易く、かつ、入力ダイナミックレンジに対し、電圧変動はごく小さいので、後段のＤＣ回路設計も行いやすい（非特許文献１参照）。
【００１０】
そして、取り出した電流をＩＶ増幅変換回路（電流電圧増幅変換回路）により電圧信号に変換して利用する。これが電流伝送方式である。
【００１１】
しかしながら、増幅トランジスタのソース電流は、フローティングディフュージョンの電圧変動に対し、非線形の特性を有するものとなる。
【００１２】
また、この場合、ＩＶ増幅変換回路の出力インピーダンスを小さくしないとゲイン低下が生じるため、この対策としてインピーダンス変換回路が必要となる（特許文献１参照）。
【先行技術文献】
【非特許文献】
【００１３】
【非特許文献１】ITE Technical Report Vol.24，No.27，PP.1-4，Mar.，2000
【特許文献】
【００１４】
【特許文献１】特開２００４−０２３１３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、電流伝送方式を利用すると、上述したようにインピーダンス変換回路が必要になるため、回路規模が大きく複雑なものとなってしまう。
【００１６】
また、インピーダンス変換回路内には、カレントミラー回路が設けられているが、このカレントミラー回路による電流ずれが生じると、ＩＶ増幅変換回路の出力オフセット電圧が生じてしまうので、実際には、その対策としてオフセットキャンセル回路も必要となり、さらに、回路規模が大きなものとなってしまう。
【００１７】
さらに、オフセットキャンセル回路の動作は、リアルタイムではできず、必ずＩＶ増幅変換回路のオフセット電圧をモニタして、その補正量を特定するためのオフセットキャンセル時間を設ける必要も生じる。
【００１８】
また、インピーダンス変換回路によりＩＶ増幅変換回路の入力にはショットノイズが印加されるのでノイズによる影響を受けやすい。
【００１９】
さらに、増幅トランジスタは、フローティングディフュージョンでの変換効率を大きくするために、チャンネル幅Ｗのチャンネル長Ｌに対する割合（Ｗ／Ｌ）は極小さいので、この増幅トランジスタの閾値電圧Ｖｔｈのバラツキの影響も大きくなる。
【００２０】
すなわち、増幅トランジスタの閾値電圧Ｖｔｈがばらつくと、出力される電流も同様に影響を受けてばらついてしまうことになるので、この電流をそのままＩＶ増幅変換回路に掛けると、そのまま出力電圧にもばらつきとして現れることになる。
【００２１】
従って、電流伝送方式では、高帯域化と非線形性の改善とをバランスよく両立させることが困難であった。
【００２２】
本技術は、このような状況に鑑みてなされたものであり、特に、電流伝送方式を応用し、高帯域化を実現しつつ、非線形性による影響と出力電圧のバラツキをバランスよく抑制して画素信号を出力できるようにするものである。
【課題を解決するための手段】
【００２３】
本技術の一側面の固体撮像素子は、受光した光に応じて、光電変換により信号電荷を生成するフォトダイオードと、前記フォトダイオードにより生成された信号電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧を増幅して出力する増幅トランジスタと、前記増幅トランジスタと同一特性のダミートランジスタと、前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還を掛ける負帰還回路とを含み、前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流は、前記負帰還回路により一致するように制御される。
【００２４】
前記負帰還回路には、前記増幅トランジスタのソース電流を前記ゲート電圧に変換し、前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛けるようにさせると共に、画素信号として出力させるようにすることができる。
【００２５】
前記負帰還回路には、前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流の電流源となる２の電流源回路と前記２の電流源回路の電流が一致するように前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛けるオペアンプとを含ませるようにすることができる。
【００２６】
前記２の電流源回路は、それぞれダイオード接続されたトランジスタより構成され、それぞれが前記増幅トランジスタおよび前記ダミートランジスタのソースと、それぞれのゲートおよびドレインとが接続されるようにすることができ、前記オペアンプには、前記２の電流源回路を構成する前記ダイオード接続されているトランジスタのそれぞれのゲートソース間電圧が一致するように前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛けるようにさせることができる。
【００２７】
前記２の電流源回路は、前記増幅トランジスタおよび前記ダミートランジスタのソースに対して、それぞれ直列接続された抵抗により構成されるようにすることができ、前記オペアンプは、前記直列接続した抵抗のそれぞれの両端電圧が一致するように前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛けるようにすることができる。
【００２８】
前記電流源回路は、非反転入力端子に電源が接続された前記オペアンプの反転入力端子により構成されるようにすることができ、前記オペアンプは、ダイオード接続された前記ダミートランジスタのゲートおよびドレインと、前記増幅トランジスタのソースとが直列に接続され、さらに、前記ダミートランジスタのゲートおよびドレインと、前記増幅トランジスタのソースとが、前記オペアンプの反転入力端子と接続されたとき、前記ダミートランジスタおよび前記増幅トランジスタのゲートソース間電圧が一致するように、前記ダミートランジスタのゲート電圧を出力することで負帰還を掛けて、前記出力電圧を画素信号として出力させるようにすることができる。
【００２９】
前記負帰還回路には、前記増幅トランジスタのソース電流と一致する電流を発生する第１の電流源回路と、前記ダミートランジスタのソース電流と一致する電流を発生する第２の電流源回路と、前記第１の電流源回路および前記第２の電流源回路の両者の差電流がゲートに入力され、そのソースがダミートランジスタのゲートに接続された負帰還トランジスタとを含ませるようにすることができ、前記差電流により負帰還を掛けるようにさせることができる。
【００３０】
本技術の一側面の撮像装置は、受光した光に応じて、光電変換により信号電荷を生成するフォトダイオードと、前記フォトダイオードにより生成された信号電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧を増幅して出力する増幅トランジスタと、前記増幅トランジスタと同一特性のダミートランジスタと、前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還を掛ける負帰還回路とを含み、前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流は、前記負帰還回路により一致するように制御される。
【００３１】
本技術の一側面の電子機器は、受光した光に応じて、光電変換により信号電荷を生成するフォトダイオードと、前記フォトダイオードにより生成された信号電荷を蓄積するフローティングディフュージョンと、前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧を増幅して出力する増幅トランジスタと、前記増幅トランジスタと同一特性のダミートランジスタと、前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還を掛ける負帰還回路とを含み、前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流は、前記負帰還回路により一致するように制御される。
【００３２】
本技術の一側面においては、フォトダイオードにより、受光した光に応じて、光電変換により信号電荷が生成され、フローティングディフュージョンにより、前記フォトダイオードにより生成された信号電荷が蓄積され、増幅トランジスタにより、前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧が増幅されて出力され、前記増幅トランジスタと同一特性のダミートランジスタが設けられ、負帰還回路により、前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還が掛けられ、前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、前記負帰還回路により一致するように制御される。
【発明の効果】
【００３３】
本技術の一側面によれば、電流伝送方式を応用し、高帯域化を実現しつつ、非線形性による影響と出力電圧のバラツキを抑制して、電圧信号を画素信号として出力することが可能となる。
【図面の簡単な説明】
【００３４】
【図１】一般的なＣＣＤ型イメージセンサの構成例を説明する図である。
【図２】一般的なＣＭＯＳ型イメージセンサの構成例を説明する図である。
【図３】電圧伝送方式および電流伝送方式を説明する図である。
【図４】本技術を適用したＣＭＯＳイメージセンサの実施の形態の構成例である。
【図５】単位画素の構成例を説明する図である。
【図６】増幅ブロックの構成例を説明する図である。
【図７】図６の負帰還回路の第１の実施の形態の構成例を図である。
【図８】図６の負帰還回路の第２の実施の形態の構成例を図である。
【図９】図６の負帰還回路の第３の実施の形態の構成例を図である。
【図１０】図６の負帰還回路の第４の実施の形態の構成例を図である。
【発明を実施するための最良の形態】
【００３５】
以下、発明を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．  第１の実施の形態（負帰還回路にトランジスタとオペアンプとを用いた一例）
２．  第２の実施の形態（負帰還回路に抵抗とオペアンプとを用いた一例）
３．  第３の実施の形態（負帰還回路に電源とオペアンプとを用いた一例）
４．  第４の実施の形態（負帰還回路にオペアンプを用いない一例）
【００３６】
＜１．第１の実施の形態＞
＜一般的なＣＣＤ型イメージセンサの構成例＞
本技術を説明するにあたり、まず、図１を参照して、一般的なイメージセンサの構成例について説明する。
【００３７】
一般的なＣＣＤ型イメージセンサは、図１で示されるように、２次元の行列状に画素Ｐが配置されており、各画素には、入射光を光電変換して信号電荷を生成するフォトダイオードＰＤが設けられている。画素Ｐの水平方向の各行間に垂直転送レジスタＶＣＣＤが配置されている。垂直転送レジスタＶＣＣＤは、フォトダイオードＰＤより信号電荷が矢印Ａ方向に読み出し転送されると、垂直制御信号Ｖφ１乃至Ｖφ４に応じて、読み出された信号電荷を矢印Ｂ方向に垂直方向に図中の下部の水平転送レジスタＨＣＣＤに転送する。
【００３８】
水平転送レジスタＨＣＣＤは、水平転送信号Ｈφ１，Ｈφ２に基づいて、矢印Ｃで示されるように水平方向に信号電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤにおける信号検出部Ｄより検出される信号電荷に応じた電圧が、増幅トランジスタＴｒ１において、画素信号として増幅され、行選択トランジスタＴｒ２がオンにされるとき出力される。
【００３９】
すなわち、フローティングディフュージョンＦＤの電位変動がＭＯＳ（Metal Oxide Semiconductor）型トランジスタＴｒ１により信号電圧に変換、および増幅されることにより画素信号として出力される。
【００４０】
この方式では、２次元状に配列された撮像領域の各画素ＰにおけるフォトダイオードＰＤで光電変換されて生成された信号電荷は、フローティングディフュージョンＦＤまでフレーム転送される。しかしながら、フレーム転送における転送速度には、画素数が多いなどの要因で限界があり、高帯域化を目指す際の妨げとなってしまう。つまり、フレーム転送方式では、ある一定以上の高帯域化を実現することは困難である。
【００４１】
＜一般的なＣＭＯＳ型イメージセンサの構成例＞
次に、図２を参照して、一般的なＣＭＯＳ（Complementary Metal Oxide Semiconductor）型イメージセンサの構成例について説明する。
【００４２】
上述したようなＣＣＤ型イメージセンサに対して、主にＣＭＯＳ型イメージセンサではカラム方式が採用されている。
【００４３】
すなわち、図２で示されるように、一般的なＣＭＯＳ型イメージセンサにおいては、２次元状に配列された各単位画素Ｐ１乃至Ｐ４内に、それぞれフローティングディフュージョンＦＤ１乃至ＦＤ４、信号電荷を電圧信号に変換する増幅トランジスタＴｒ１−１乃至Ｔｒ１−４、および行選択トランジスタＴｒ２−１乃至Ｔｒ２−４が設けられている。尚、図２においては、４画素分の画素Ｐ１乃至Ｐ４のみが表示されているが、現実には、これ以上の画素が配置される。
【００４４】
各単位画素に入射した光は、図示せぬフォトダイオードによって光電変換されて信号電荷が生成され、この信号電荷が図示せぬ転送トランジスタによりフローティングディフュージョンＦＤ１乃至ＦＤ４に転送され、このフローティングディフュージョンＦＤ１乃至ＦＤ４の電位変動が増幅トランジスタＴｒ１−１乃至Ｔｒ１−４によって信号電圧に変換されると共に増幅されることにより、画素毎の画素信号として信号線より出力される。
【００４５】
このカラム方式ではフレーム転送が用いられないので、信号転送が高帯域化の律速とはならないが、各画素からの電圧、電流振幅を、１つに束ねる箇所において、全画素の選択用トランジスタＴｒ１１−１，Ｔｒ１１−２・・・の寄生容量、配線の寄生容量、および寄生抵抗による影響が現れる。すなわち、各種の寄生容量と寄生抵抗により、見えない形で寄生ＣＲフィルタが構成されてしまうので、高帯域化を阻む要因となる。
【００４６】
一般的なＣＭＯＳ型イメージセンサでは、この対策として、カラム毎にＡＤ（Analogue/Digital）変換処理が並列処理で実行されるようにすることで、このような寄生ＣＲフィルタによる影響が回避されている。
【００４７】
＜電圧伝送方式と電流伝送方式＞
次に、図３を参照して、各画素からの信号電荷を画素信号として出力する際の出力方式である、電圧伝送方式と電流伝送方式について説明する。
【００４８】
電圧伝送方式では、図３の左上段で示されるように、各画素からの電圧信号の出力が、ソースフォロア回路を用いて出力される。
【００４９】
すなわち、各画素からの信号電荷は、フローティングディフュージョンＦＤに蓄積される。フローティングディフュージョンＦＤは増幅トランジスタＭＮＡのゲートに接続される。増幅トランジスタＭＮＡのソースは、負荷トランジスタ（電流源）ＭＮＢに接続され、ドレインは電源ＶＤＤに接続される。
【００５０】
この時、増幅トランジスタＭＮＡと負荷トランジスタ（電流源）ＭＮＢはソースフォロア回路の構成となる。つまり、図３の中央上段で示されるように、増幅トランジスタＭＮＡのゲートでの電圧変動（ｄｅｌｔａＶｉｎ）（「ｄｅｌｔａ」は図中では記号）は、約１倍で増幅トランジスタＭＮＡのソースに電圧振幅（ｄｅｌｔａＶｏｕｔ）として取り出され、次段へ電圧信号として出力される。
【００５１】
ここで、高帯域化する為には、増幅トランジスタＭＮＡの相互コンダクタンスｇｍ(=√２Ｉｄβ（Ｉｄはドレインソース間電流、βは係数）を高くする必要があるが、相互コンダクタンスｇｍの律速となるパラメータである増幅トランジスタＭＮＡのチャンネル幅Ｗとチャンネル長Ｌの比（Ｗ／Ｌ）はフローティングディフュージョンＦＤでの変換効率から決まるので、自由に調整できない。
【００５２】
また、図３の右上段で示されるように、増幅トランジスタＭＮＡのソース電流Ｉ１のみを増やすと、増幅トランジスタＭＮＡのゲートソース間電圧Ｖｇｓが大きくなり、電圧ドロップも大きくなる為、出力電圧（Ｖｏｕｔ）は低下し、出力ダイナミックレンジを考慮すると、後段の直流回路設計の難易度が高まる。つまり、増幅トランジスタＭＮＡのソース電流Ｉ１もあまり大きくすることはできない為、高帯域化を阻む要因となる。
【００５３】
一方、電流伝送方式は、上述したような対策として提案された方式である。すなわち、電流伝送方式は、図３の左下段で示されるように、増幅トランジスタＭＮＡのソースを電流源接続ではなく、ダイオードなど電圧が固定される回路に接続することで、電流として画素信号を取り出す方式である。
【００５４】
この回路は、ダイオードのチャンネル幅Ｗを調整することで、容易に電流を増やすことができるので、高帯域化し易く、かつ、入力ダイナミックレンジに対し、電圧変動が極小さいので、後段の直流回路設計も行い易いものとすることができる。尚、この点についての詳細は、例えば、「ITE Technical Report Vol.24，No.27，PP.1-4，Mar.，2000」を参照されたい。
【００５５】
しかしながら、増幅トランジスタＭＮＡのソース電流Ｉ１は、フローティングディフュージョンＦＤの電圧変動（ｄｅｌｔａＶｉｎ）に対し、ソース電流Ｉ１に対するゲートソース間電圧Ｖｇｓの特性で決まる。
【００５６】
図３の中央下段で示されるように、トランジスタＭＮＡのソース電流Ｉ１は、トランジスタＭＮＡのドレイン電流Ｉｄとゲートソース間電圧Ｖｇｓとの関係（Ｉｄ−Ｖｇｓ）により決められるものであり、Ｉｄ＝１／２×β×（Ｖｇｓ−Ｖｔｈ)＾２（「＾」はべき乗を、「Ｖｔｈ」は、トランジスタＭＮＡの閾値電圧を表す）となる。すなわち、トランジスタＭＮＡのドレイン電流Ｉｄとゲートソース間電圧Ｖｇｓとの関係は、２次曲線性を有する関係となる。すなわち、図３の中央下段で示されるように、ゲートソース間電圧Ｖｇｓ（ｄｅｌｔａＶｉｎ）に対して、ソース電流Ｉ１（＝ドレイン電流Ｉｄ）は、２次曲線的に変化する。このとき、電圧Ｖ１は、図３の右下段で示されるように、電流Ｉ１の変化に対してほぼ一定となる。
【００５７】
つまり、トランジスタＭＮＡのドレイン電流Ｉｄとゲートソース間電圧Ｖｇｓとの関係は、非線形である為、この電流を使ってＩＶ増幅変換回路（電流電圧変換回路）などで電流電圧変換を行うと、Ｖ＝Ｉ＊Ｒ（「＊」は乗算を表す）となり、この２次曲線性に起因して、そのまま出力電圧に影響が現れることになるため、電圧信号として利用すると線形性に悪影響を及ぼすことになる。
【００５８】
また、電流を電圧に変換する為のＩＶ増幅変換回路を搭載する必要も生じる。さらに、従来技術となる、例えば、上述した特許文献１に記載のようにインピーダンス変換回路が必要となる。
【００５９】
また、インピーダンス変換回路内のカレントミラー回路の電流ずれにより、ＩＶ増幅変換回路の出力オフセット電圧が生じてしまうので、その対策としてオフセットキャンセル回路も必要となり、回路規模が大きくなってしまう。
【００６０】
さらに、オフセットキャンセル回路の動作は、リアルタイムにはできず、ＩＶ増幅変換回路のオフセット電圧をモニタして、その補正量を特定するための、オフセットキャンセル時間を設ける必要も生じる。
【００６１】
また、インピーダンス変換回路によりＩＶ増幅変換回路の入力にはショットノイズが印加されるのでノイズによる影響を受ける。
【００６２】
上述した特許文献１に係る技術は、このノイズの低減を目的として提案された技術ではあるが、外部から不要な電流を足す構成自体は変わっておらず、若干改善する程度で、抜本的な対策には至っていない。
【００６３】
また、増幅トランジスタＭＮＡの閾値電圧Ｖｔｈがばらつくと、出力される電流Ｉｏｕｔも同様の影響を受けてばらつくことになるため、この電流Ｉｏｕｔをそのまま電流電圧変換している従来の手法では、そのまま出力電圧にもばらつきが現れてしまう。
【００６４】
以上のことから、電圧伝送方式と電流伝送方式との関係をまとめると、以下のようになる。
【００６５】
すなわち、電圧伝送方式においては、電流が固定され、ゲートへの入力電圧変動ｄｅｌｔａＶｉｎがそのまま、出力電圧の電圧変動Ｖｏｕｔとして現れる特性を備えている。このため、電圧伝送方式は、線形性が高いものの、高帯域化が難しい。
【００６６】
一方、電流伝送方式においては、電圧がある程度固定され、出力電流は入力電圧について非線形な２次関数としての特性を備えている。このため、電流伝送方式は、高帯域化はし易いが、線形性が低く、電流電圧変換回路やインピーダンス変換回路、オフセットキャンセル回路等が必要となり、さらに、出力電圧の電圧変動が大きい。
【００６７】
＜本技術を適用した固体撮像装置の構成例＞
図４は、本技術に係る固体撮像装置、例えば、Ｘ−Ｙアドレス型固体撮像装置の一種であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサの構成例を説明する図である。このＣＭＯＳイメージセンサ１は、撮像装置に利用されるものであり、入射した光が、図示せぬレンズなどからなる光学ブロックを介してＣＭＯＳイメージセンサ上で結像されると、結像した被写体の像を画素単位の画素信号からなる画像信号として生成し出力するものである。
【００６８】
図４のＣＭＯＳイメージセンサ１は、半導体基板（以下、単に「センサチップ」と記述する場合もある）１１上に形成された画素アレイ部１２と、画素アレイ部１２と同じ半導体基板１１上に集積された周辺回路部とを有する構成となっている。周辺回路部としては、例えば、垂直駆動部１３、カラム処理部１４、水平駆動部１５、変換処理部１６およびシステム制御部１７が設けられている。
【００６９】
画素アレイ部１２には、一点鎖線で示される可視光からなる入射光をその光量に応じた電荷量に光電変換する光電変換素子を含む図示せぬ単位画素（以下、単に「画素」とも称する）が行列状に２次元配置されている。単位画素の具体的な回路構成については後述する。この画素アレイ部１２の受光面（光入射面）側には、色フィルタアレイ３０が設けられている。
【００７０】
画素アレイ部１２には、さらに、行列状の画素配列に対して行ごとに画素駆動線が図中の左右方向（画素行の画素配列方向／水平方向）に沿って配線され、列ごとに垂直信号線１９が図中の上下方向（画素列の画素配列方向／垂直方向）に沿って形成されている。図４では、画素駆動線について１本として示しているが、１本に限られるものではない。画素駆動線の一端は、垂直駆動部１３の各行に対応した出力端に接続されている。
【００７１】
垂直駆動部１３は、シフトレジスタやアドレスデコーダなどによって構成されている。ここでは、具体的な構成については図示を省略するが、垂直駆動部１３は、読出し走査系と掃出し走査系とを有する構成となっている。読出し走査系は、信号を読み出す単位画素について行単位で順に選択走査を行う。
【００７２】
一方、掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行して、読出し行の単位画素の光電変換素子から不要な電荷を掃き出す（リセットする）掃出し走査を行う。この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００７３】
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に入射した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。
【００７４】
垂直駆動部１３によって選択走査された画素行の各単位画素から出力される信号は、垂直信号線１９の各々を通してカラム処理部１４に供給される。カラム処理部１４は、画素アレイ部１２の画素列ごとに、選択行の各画素から出力されるアナログの画素信号に対してあらかじめ定められた信号処理を行う。
【００７５】
カラム処理部１４での信号処理としては、例えばＣＤＳ（Correlated Double Sampling;相関二重サンプリング）処理が挙げられる。ＣＤＳ処理は、選択行の各画素から出力されるリセットレベルと信号レベルとを取り込み、これらのレベル差を取ることによって１行分の画素の信号を得るとともに、画素の固定パターンノイズを除去する処理である。カラム処理部１４に、アナログの画素信号をデジタル化するＡ／Ｄ変換機能を持たせる場合もある。
【００７６】
水平駆動部１５は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１４の画素列に対応した回路部分を順番に選択走査する。この水平駆動部１５による選択走査により、カラム処理部１４で画素列ごとに信号処理された画素信号が順番に出力される。
【００７７】
変換処理部１６は、画素アレイ部１２の各画素から出力される、先述した色フィルタアレイ（色フィルタ部）２０の色配列に対応した信号を、演算処理により変換する処理を行う。
【００７８】
システム制御部１７は、センサチップ１１の外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、ＣＭＯＳイメージセンサ１の内部情報などのデータを出力する。システム制御部１７は、さらには、各種のタイミング信号を生成するタイミングジェネレータを有し、このタイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部１３、カラム処理部１４、水平駆動部１５および変換処理部１６などの駆動制御を行う。
【００７９】
＜単位画素の構成例＞
次に、図５を参照して、画素単位の回路構成例について説明する。図５は、単位画素の回路構成の一例を示す回路図である。図５で示されるように、本回路例に係る単位画素は、光電変換素子であるフォトダイオードＰＤ、転送トランジスタＴｒ１１、リセットトランジスタＴｒ１２、および選択トランジスタＴｒ１３の３つのトランジスタからなるスイッチ、並びに、増幅ブロック４１を有する構成となっている。
【００８０】
図５の単位画素に対して、画素駆動線Ｌ１として、例えば、転送線Ｌ１１、リセット線Ｌ１２および選択線Ｌ１３の３本の駆動配線が同一画素行の各画素について共通に設けられている。これら転送線Ｌ１１、リセット線Ｌ１２および選択線Ｌ１３の各一端は、垂直駆動部１３の各画素行に対応した出力端に、画素行単位で接続されている。
【００８１】
フォトダイオードＰＤは、アノード電極が負側電源（例えば、グランド）に接続されており、受光した光をその光量に応じた電荷量の信号電荷（ここでは、光電子）に光電変換する。フォトダイオードＰＤのカソード電極は、転送トランジスタＴｒ１１を介して増幅ブロック４１と電気的に接続されている。増幅ブロック４１と電気的に繋がったノードをフローティングディフュージョンＦＤと称する。
【００８２】
転送トランジスタＴｒ１１は、フォトダイオードＰＤのカソード電極とフローティングディフュージョンＦＤとの間に接続されている。転送トランジスタＴｒ１１のゲート電極には、高レベル（例えば、ＶＤＤレベル）がアクティブ（以下、「Ｈｉｇｈアクティブ」と記述する）の転送パルスφＴＲＦが転送線Ｌ１１を介して与えられる。転送パルスφＴＲＦが与えられることで、転送トランジスタＴｒ１１はオン状態となってフォトダイオードＰＤで光電変換された光電荷をフローティングディフュージョンＦＤに転送する。
【００８３】
リセットトランジスタＴｒ１２は、ドレイン電極が画素電源ＶＤＤに、ソース電極がフローティングディフュージョンＦＤにそれぞれ接続されている。リセットトランジスタＴｒ１２のゲート電極には、フォトダイオードＰＤからフローティングディフュージョンＦＤへの信号電荷の転送に先立って、ＨｉｇｈアクティブのリセットパルスφＲＳＴがリセット線Ｌ１２を介して与えられる。リセットパルスφＲＳＴが与えられることで、リセットトランジスタＴｒ１２はオン状態となり、フローティングディフュージョンＦＤの電荷を画素電源ＶＤＤに捨てることによってフローティングディフュージョンＦＤをリセットする。
【００８４】
増幅ブロック４１は、リセットトランジスタＴｒ１２によってリセットした後のフローティングディフュージョンＦＤの電位をリセット信号（リセットレベル）Ｖｒｅｓｅｔとして出力する。増幅ブロック４１はさらに、転送トランジスタＴｒ１１によって信号電荷を転送した後のフローティングディフュージョンＦＤの電位を画素信号（信号レベル）として出力する。
【００８５】
選択トランジスタＴｒ１３は、例えば、ドレイン電極が増幅ブロック４１の出力に、ソース電極が垂直信号線Ｌ２にそれぞれ接続されている。選択トランジスタＴｒ１３のゲート電極には、Ｈｉｇｈアクティブの選択パルスφＳＥＬが選択線Ｌ１３を介して与えられる。選択パルスφＳＥＬが与えられることで、選択トランジスタＴｒ１３はオン状態となって単位画素を選択状態とし、増幅ブロック４１から出力される信号を垂直信号線１９に中継する。
【００８６】
なお、選択トランジスタＴｒ１３については、画素電源ＶＤＤと増幅ブロック４１との間に接続した回路構成を採ることも可能である。
【００８７】
＜増幅ブロックの構成例＞
次に、図６を参照して、増幅ブロック４１の構成例について説明する。増幅ブロック４１は、増幅トランジスタＭＮ１、ダミートランジスタＭＮ２、および負帰還回路５１により構成されている。
【００８８】
増幅トランジスタＭＮ１は、ゲートにフローティングディフュージョンＦＤが接続された初段のＮチャンネルＭＯＳ（Metal Oxide Semiconductor）型トランジスタからなる増幅トランジスタである。また、ダミートランジスタＭＮ２は、増幅トランジスタＭＮ１と同一の特性を備えたトランジスタであり、負帰還回路５１よりゲートに負帰還が掛けられる。負帰還回路５１は、増幅トランジスタＭＮ１およびダミートランジスタＭＮ２のそれぞれのソース電流Ｉ１，Ｉ２をモニタして相互が同一の電流となるように、ダミートランジスタＭＮ２のゲートに制御電圧を印加することで、ダミートランジスタＭＮ２に負帰還を掛ける。また、このとき、負帰還回路５１は、ダミートランジスタＭＮ２のゲートに負帰還として掛ける出力電圧Ｖｏｕｔを信号電荷に基づいた画素信号として出力する。
【００８９】
このような構成により、増幅トランジスタＭＮ１のソースドレイン間を流れる電流Ｉ１の持つ非線形性は、増幅トランジスタＭＮ１と特性が等しいダミートランジスタＭＮ２のソース電流Ｉ２が電流Ｉ１と一致することにより、ダミートランジスタＭＮ２のゲート電圧である出力電圧Ｖｏｕｔに逆変換されることで、非線形性が打ち消される。
【００９０】
＜負帰還回路の第１の構成例＞
次に、図７を参照して、負帰還回路５１の第１の構成例について説明する。
【００９１】
負帰還回路５１は、同一特性のＮチャンネルトランジスタからなるトランジスタＭＮ３，ＭＮ４、およびオペアンプＯＰより構成されている。トランジスタＭＮ３，ＭＮ４は、それぞれドレインがゲートに短絡された、いわゆるダイオード接続がなされた構成であり、さらに、それぞれのゲートがオペアンプＯＰの非反転入力端子（＋）、および反転入力端子（−）に接続されている。また、トランジスタＭＮ３，ＭＮ４のソースは接地されている。
【００９２】
オペアンプＯＰの出力端子は、負帰還回路５１の出力電圧Ｖｏｕｔであり、ダミートランジスタＭＮ２のゲートに負帰還を掛けると共に、増幅ブロック４１の出力となる。
【００９３】
すなわち、このような構成により、トランジスタＭＮ３のゲートソース間電圧Ｖｇｓが所定の電圧（以下、電圧Ｖ１とする）で固定されることになるので、トランジスタＭＮ１のソースが電圧Ｖ１で固定される。このため、トランジスタＭＮ１のソース電流Ｉ１は、フローティングディフュージョンＦＤの信号電荷による入力電圧Ｖｉｎの２次特性で変化する電流となる。
【００９４】
この状態で入力電圧Ｖｉｎが上昇すると、電流Ｉ１は、ダミートランジスタＭＮ２のソース電流Ｉ２に対して増加し、トランジスタＭＮ３のゲートソース間電圧Ｖｇｓが上昇するので、電圧Ｖ１は、Ｖｇｓ＝√（２Ｉｄ／β）＋Ｖｔｈの式により、電流Ｉ１の変化に応じて増加する。一時的に、トランジスタＭＮ４のゲートソース間電圧Ｖｇｓである電圧Ｖ２より上昇する。
【００９５】
これにより、オペアンプＯＰの出力電圧Ｖｏｕｔが上昇することにより、ダミートランジスタＭＮ２のゲートソース間電圧Ｖｇｓが上昇し、ダミートランジスタＭＮ２のソース電流Ｉ２も増加する。
【００９６】
逆に、入力電圧Ｖｉｎが降下すると、電流Ｉ１は、ダミートランジスタＭＮ２のソース電流Ｉ２に対して減少し、トランジスタＭＮ３のゲートソース間電圧Ｖｇｓが降下するので、電圧Ｖ１は一時的に、トランジスタＭＮ４のゲートソース間電圧Ｖｇｓである電圧Ｖ２より降下する。
【００９７】
これにより、オペアンプＯＰの出力電圧Ｖｏｕｔが降下することにより、ダミートランジスタＭＮ２のゲートソース間電圧Ｖｇｓが降下し、ダミートランジスタＭＮ２のソース電流Ｉ２も減少する。
【００９８】
そして、いずれにおいても、電圧Ｖ１＝電圧Ｖ２、かつ、電流Ｉ１＝電流Ｉ２の状態になるまで変動し、等しくなると静定する。
【００９９】
すなわち、オペアンプＯＰの出力によりダミートランジスタＭＮ２のゲートに負帰還が掛かることにより、オペアンプＯＰの非反転入力端子および反転入力端子は、いわゆる仮想短絡（イマジナリショート）となることにより、電圧Ｖ１＝電圧Ｖ２、かつ、電流Ｉ１＝電流Ｉ２の状態に引き込まれる。
【０１００】
このため、安定点では、電流Ｉ１＝電流Ｉ２となるので、増幅トランジスタＭＮ１とダミートランジスタＭＮ２の各端子（ソース、ゲート、およびドレイン）の電圧も等しくなる。この時、電流Ｉ１の持っている非線形性の電流は、それと等しい電流Ｉ２がダミートランジスタＭＮ２に流れることで、電圧へ逆変換されることで、非線形性が打ち消されるように動作する。
【０１０１】
結果として、増幅トランジスタＭＮ１のゲート電圧であるフローティングディフュージョンＦＤの信号電荷による入力電圧Ｖｉｎと、負帰還回路５１の出力である、オペアンプＯＰの出力電圧Ｖｏｕｔとを同一の電圧として出力することが可能となる。
【０１０２】
すなわち、電流Ｉ１の非線形性に対して、ダミートランジスタＭＮ２のソース電流Ｉ２が等しくなるようにダミートランジスタＭＮ２のゲート電圧に負帰還が掛けられることにより、非線形性の補正がなされると共に、インピーダンス変換回路やオフセットキャンセル回路などを用いずに簡素な回路構成により電流電圧変換も併せて実現させることが可能となる。
【０１０３】
また、従来においては、インピーダンス変換回路により、ＩＶ増幅変換回路の入力部に電流Ｉ１以上のアイドル電流を流す必要があったため、ショットノイズが印加されることがあった。しかしながら、本技術においては、負帰還回路５１に流れるのは電流Ｉ１のみであり余分なノイズ成分が加算されることがないので、ノイズを低減させることも可能となる。
【０１０４】
さらに、増幅トランジスタＭＮ１には閾値電圧Ｖｔｈにばらつきが生じるが、ダミートランジスタＭＮ２も同一の特性であるため、負帰還が掛けられることにより、そのばらつきが相殺されてキャンセルされることになる。結果として、本技術の増幅ブロック４１により、閾値電圧Ｖｔｈのばらつきによる影響も低減させることが可能となる。
【０１０５】
＜２．第２の実施の形態＞
＜負帰還回路の第２の構成例＞
以上においては、トランジスタＭＮ３，ＭＮ４、およびオペアンプＯＰからなる負帰還回路５１について説明してきたが、電圧Ｖ１，Ｖ２が固定可能な回路であれば他の回路であってもよい。すなわち、例えば、図８で示されるように、トランジスタＭＮ３，ＭＮ４に代えて、同一の抵抗からなる抵抗Ｒ１，Ｒ２を設けるようにしてもよい。
【０１０６】
すなわち、図８の負帰還回路５１についても、オペアンプＯＰは、反転入力端子および非反転入力端子が仮想短絡により電圧Ｖ１，Ｖ２が一致するように負帰還を掛けることにより、図７の負帰還回路５１と同様に機能し、同様の効果を奏する。
【０１０７】
＜３．第３の実施の形態＞
＜負帰還回路の第３の構成例＞
以上においては、トランジスタＭＮ１，ＭＮ２のソース電圧をオペアンプＯＰの非反転入力端子および反転入力端子に接続する例について説明してきたが、トランジスタＭＮ１のソースと、ダイオード接続したダミートランジスタＭＮ２のゲートドレインとを直列に接続し、トランジスタＭＮ１のソースをオペアンプＯＰの反転入力端子に接続し、非反転入力端子を電源Ｖｒｅｆに接続して、オペアンプＯＰの反転入力端子の入力をトランジスタＭＮ２のゲートに負帰還を掛ける構成とするようにしてもよい。
【０１０８】
図９は、トランジスタＭＮ１のソースと、ダイオード接続したダミートランジスタＭＮ２のゲートドレインとを直列に接続し、トランジスタＭＮ１のソースをオペアンプの反転入力端子に接続し、非反転入力端子を電源Ｖｒｅｆに接続して、オペアンプＯＰの反転入力端子の入力をダミートランジスタＭＮ２のゲートに負帰還を掛ける構成とした負帰還回路５１の構成例を示している。
【０１０９】
図９で示される負帰還回路５１においては、トランジスタＭＮ１，ＭＮ２のそれぞれのソース電流Ｉ１，Ｉ２が一致するように負帰還が掛けられる。また、トランジスタＭＮ１，ＭＮ２の中間電位となる電圧Ｖ１１は、仮想短絡により、電源Ｖｒｅｆの電圧Ｖｒｅｆとされる。このため、オペアンプＯＰの反転入力端子の入力が、負帰還としてトランジスタＭＮ４のゲートに印可される電圧は電圧Ｖｒｅｆとなり、トランジスタＭＮ１，ＭＮ２のそれぞれのゲートソース間電圧Ｖｇｓが一致するように制御される。さらに、トランジスタＭＮ２のソース電流Ｉ２は、トランジスタＭＮ１のソース電流Ｉ１と一致するので、トランジスタＭＮ２のソース電圧となるオペアンプＯＰの出力電圧Ｖｏｕｔの変化量ｄｅｌｔａＶｏｕｔは、フローティングディフュージョンＦＤの信号電荷に対応する入力電圧Ｖｉｎの変化量ｄｅｌｔａＶｉｎと一致する。結果として、図７の負帰還回路５１と同様に機能し、同様の効果を奏する。
【０１１０】
また、この場合、電圧Ｖ１１は、バイアス電圧となるので、電圧Ｖｒｅｆを設定することにより、バイアス電圧を任意に設定することが可能となる。
【０１１１】
＜４．第４の実施の形態＞
＜負帰還回路の第４の構成例＞
以上においては、トランジスタＭＮ１，ＭＮ２のソース電圧をオペアンプＯＰの非反転入力端子および反転入力端子に接続し、オペアンプＯＰの出力電圧Ｖｏｕｔを用いて負帰還を掛ける例について説明してきたが、オペアンプＯＰを用いず、電流により負帰還を掛けるようにしてもよい。
【０１１２】
図１０は、オペアンプＯＰを用いず、電流により負帰還を掛けるようにした負帰還回路５１の構成例を示している。
【０１１３】
図１０の負帰還回路５１は、ＰチャンネルＭＯＳ型トランジスタからなるトランジスタＭＰ１乃至ＭＰ３、同一特性のＮチャンネルＭＯＳ型トランジスタからなるトランジスタＭＮ１１乃至ＭＮ１３、および抵抗Ｒ１１より構成されている。尚、トランジスタＭＰ１乃至ＭＰ３のうち、トランジスタＭＰ１，ＭＰ２は、同一特性であることが必須となるが、トランジスタＭＰ３については、必ずしもトランジスタＭＰ１，ＭＰ２と同一特性でなくてもよい。
【０１１４】
トランジスタＭＰ１，ＭＰ２のソースは、電源ＶＤＤに接続されており、ドレインとゲートが相互に接続され、さらに、増幅トランジスタＭＮ１のドレインに接続されている。また、トランジスタＭＰ２のソースは、電源ＶＤＤに接続されており、トランジスタＭＮ１２のドレインに接続されている。
【０１１５】
トランジスタＭＮ１１は、ゲートとドレインとが接続されたダイオード接続とされ、さらに、トランジスタＭＮ１のソースに接続されており、トランジスタＭＮ１１のソースは接地されている。
【０１１６】
トランジスタＭＮ１２，ＭＮ１３は、ドレインがそれぞれ接地され、ゲートが相互に接続され、さらに、トランジスタＭＮ２のドレインに接続されている。また、トランジスタＭＮ１２のソースは、トランジスタＭＰ２のドレインに接続されている。
【０１１７】
トランジスタＭＰ３のドレインは接地されており、ゲートは、トランジスタＭＰ２，ＭＮ１５の中点ａに接続されており、ソースが抵抗Ｒ１１の一方の端部、およびトランジスタＭＮ２のゲートに接続されている。抵抗Ｒ１１の他方の端部は、電源ＶＤＤに接続されている。
【０１１８】
このような構成により、トランジスタＭＮ１１，ＭＮ１３が電流源として機能することにより、トランジスタＭＮ１，ＭＮ２のソース電流Ｉ１，Ｉ２が設定される。また、トランジスタＭＰ１，ＭＰ２は、カレントミラー回路を構成するので、トランジスタＭＮ１のソース電流Ｉ１は、トランジスタＭＰ２のドレインにおける電流と同様に電流Ｉ１となる。
【０１１９】
また、同様にトランジスタＭＮ１２，ＭＮ１３もカレントミラー回路を構成するので、トランジスタＭＮ１２のドレイン電流Ｉ２は、トランジスタＭＮ１３のドレインにおける電流と同様に電流Ｉ２となる。
【０１２０】
ところで、電流Ｉ２は、図中の一点鎖線の矢印Ｘで示されるように、トランジスタＭＮ２のゲートに流れ込む、トランジスタＭＰ３のソース電流により制御される。ここで、トランジスタＭＰ３は、そのゲートに流れ込む、中点ａより電流Ｉ１と電流Ｉ２との差分からなる差電流ｄｅｌｔａＩ（ｄｅｌｔａは、図中では記号で表記されている）により制御される。
【０１２１】
しかしながら、この場合、負帰還回路５１の出力である差電流ｄｅｌｔａＩの出力電圧Ｖｏｕｔは、トランジスタＭＮ２のゲートへと負帰還を掛けることとなり、電流ｄｅｌｔａＩ＝０となる状態で静定することとなるため、電流Ｉ１＝電流Ｉ２となる。
【０１２２】
すなわち、トランジスタＭＮ１，ＭＮ２は、同特性のトランジスタであることから、電流Ｉ１と電流Ｉ２とが一致し、また、それぞれのソース電圧Ｖ２１，Ｖ２２も一致する。これにより、トランジスタＭＮ１１乃至ＭＮ１３のゲートソース間電圧Ｖｇｓが一致し、トランジスタＭＮ１，ＭＮ２のゲートソース間電圧Ｖｇｓも一致する。結果として、トランジスタＭＮ１のゲート電圧である入力電圧ＶｉｎとトランジスタＭＮ２のゲート電圧である出力電圧Ｖｏｕｔが一致することになる。
【０１２３】
以上のような構成により、Ｉ１の非線形性（２次曲線性）をキャンセルしつつ、オペアンプを用いることなく、差電流ｄｅｌｔａＩにより負帰還を掛けることが可能となり、さらに、トランジスタＭＮ１のソース電流Ｉ１を出力電圧ＶｏｕｔにＩＶ増幅変換（電流電圧増幅変換）することが可能となる。
【０１２４】
尚、図１０の例においては、カレントミラー回路を２段にして用いる例について説明してきたが、それ以外の段数でもよく、例えば、１段のみでもよいし、３段以上であってもよい。
【０１２５】
以上の如く、本技術によれば、増幅トランジスタＭＮ１の出力である電流Ｉ１の非線形性に対して、同特性のダミートランジスタＭＮ２のソース電流Ｉ２が等しくなるようにダミートランジスタＭＮ２のゲート電圧に負帰還が掛けられることにより、インピーダンス変換回路やオフセットキャンセル回路などを用いずに簡素な回路構成により非線形性の補正を掛け、さらに、電流電圧変換も併せて実現させることが可能となる。
【０１２６】
また、従来においては、インピーダンス変換回路により、ＩＶ増幅変換回路の入力部に電流Ｉ１以上のアイドル電流を流す必要があったため、ショットノイズが印加されることがあったが、本技術においては、負帰還回路に流れるのは電流Ｉ１のみであり余分なノイズ成分を含む電流が加算されることがないので、ノイズを低減させることも可能となる。
【０１２７】
さらに、増幅トランジスタＭＮ１には閾値電圧Ｖｔｈにばらつきが生じるが、ダミートランジスタＭＮ２も同一の特性であるため、負帰還が掛けられることにより、そのばらつきが相殺されてキャンセルされることになる。結果として、本技術の増幅ブロック４１により、閾値電圧Ｖｔｈのばらつきによる影響も低減させることが可能となる。
【０１２８】
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０１２９】
尚、本技術は、以下のような構成も取ることができる。
（１）  受光した光に応じて、光電変換により信号電荷を生成するフォトダイオードと、
前記フォトダイオードにより生成された信号電荷を蓄積するフローティングディフュージョンと、
前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧を増幅して出力する増幅トランジスタと、
前記増幅トランジスタと同一特性のダミートランジスタと、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還を掛ける負帰還回路とを含み、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流は、前記負帰還回路により一致するように制御される
固体撮像素子。
（２）  前記負帰還回路は、前記増幅トランジスタのソース電流を前記ゲート電圧に変換し、前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛けると共に、画素信号として出力する
（１）に記載の固体撮像素子。
（３）  前記負帰還回路は、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流の電流源となる２の電流源回路と
前記２の電流源回路の電流が一致するように前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛けるオペアンプとを含む
（２）に記載の固体撮像素子。
（４）  前記２の電流源回路は、
それぞれダイオード接続されたトランジスタより構成され、それぞれが前記増幅トランジスタおよび前記ダミートランジスタのソースと、それぞれのゲートおよびドレインとが接続されており、
前記オペアンプは、
前記２の電流源回路を構成する前記ダイオード接続されているトランジスタのそれぞれのゲートソース間電圧が一致するように前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛ける
（３）に記載の固体撮像素子。
（５）  前記２の電流源回路は、
前記増幅トランジスタおよび前記ダミートランジスタのソースに対して、それぞれ直列接続された抵抗により構成され、
前記オペアンプは、
前記直列接続した抵抗のそれぞれの両端電圧が一致するように前記ダミートランジスタのゲート電圧を出力することにより負帰還を掛ける
（３）に記載の固体撮像素子。
（６）  前記電流源回路は、
非反転入力端子に電源が接続された前記オペアンプの反転入力端子により構成され、
前記オペアンプは、
ダイオード接続された前記ダミートランジスタのゲートおよびドレインと、前記増幅トランジスタのソースとが直列に接続され、さらに、前記ダミートランジスタのゲートおよびドレインと、前記増幅トランジスタのソースとが、前記オペアンプの反転入力端子と接続されたとき、前記ダミートランジスタおよび前記増幅トランジスタのゲートソース間電圧が一致するように、前記ダミートランジスタのゲート電圧を出力することで負帰還を掛けて、前記出力電圧を画素信号として出力する
（１）に記載の固体撮像素子。
（７）  前記負帰還回路は、
前記増幅トランジスタのソース電流と一致する電流を発生する第１の電流源回路と、
前記ダミートランジスタのソース電流と一致する電流を発生する第２の電流源回路と、
前記第１の電流源回路および前記第２の電流源回路の両者の差電流がゲートに入力され、そのソースがダミートランジスタのゲートに接続された負帰還トランジスタとを含み、
前記差電流により負帰還を掛ける
（１）に記載の固体撮像素子。
（８）  受光した光に応じて、光電変換により信号電荷を生成するフォトダイオードと、
前記フォトダイオードにより生成された信号電荷を蓄積するフローティングディフュージョンと、
前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧を増幅して出力する増幅トランジスタと、
前記増幅トランジスタと同一特性のダミートランジスタと、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還を掛ける負帰還回路とを含み、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流は、前記負帰還回路により一致するように制御される
撮像装置。
（９）  受光した光に応じて、光電変換により信号電荷を生成するフォトダイオードと、
前記フォトダイオードにより生成された信号電荷を蓄積するフローティングディフュージョンと、
前記フローティングディフュージョンに蓄積された信号電荷に応じて、電源電圧を増幅して出力する増幅トランジスタと、
前記増幅トランジスタと同一特性のダミートランジスタと、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流が、等しくなるように前記ダミートランジスタに負帰還を掛ける負帰還回路とを含み、
前記増幅トランジスタおよび前記ダミートランジスタのそれぞれのソース電流は、前記負帰還回路により一致するように制御される
電子機器。
【符号の説明】
【０１３０】
１０  ＣＭＯＳイメージセンサ，  １１  半導体基板（センサチップ），  １２  画素アレイ部，  １３  垂直駆動部，  １４  カラム処理部，  １５  水平駆動部，  １６  変換部，  １７  システム制御部，  ３０  色フィルタアレイ，  ４１  増幅ブロック，  ５１  負帰還回路，  ＦＤ  フローティングディフュージョン，  ＯＰ  オペアンプ  ＭＮ１乃至ＭＮ４，ＭＮ１１乃至ＭＮ１３  ＮチャンネルＭＯＳトランジスタ，  ＭＰ１乃至ＭＰ３  ＰチャンネルＭＯＳトランジスタ
【図１】
2015115745.tif 000003
【図２】
2015115745.tif 000004
【図３】
2015115745.tif 000005
【図４】
2015115745.tif 000006
【図５】
2015115745.tif 000007
【図６】
2015115745.tif 000008
【図７】
2015115745.tif 000009
【図８】
2015115745.tif 000010
【図９】
2015115745.tif 000011
【図１０】
2015115745.tif 000012