(57)【要約】      （修正有）【課題】配列形成された縦型トランジスタに接続されるメタル配線のレイアウト制限を緩和する。【解決手段】半導体装置100は、半導体基板の一面側に配置される活性領域1A,1B及びその周囲を囲む素子分離領域2と、活性領域の上方に配置される第１配線と、活性領域内に配置される下部拡散層と、下部拡散層から素子分離領域まで延在して配置される埋込配線45と、第１配線と同一層において埋込配線の上方に配置され、前記埋込配線を介して前記下部拡散層に接続される第２配線と、を備える。【選択図】図１
2015115451.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一面側に配置される活性領域及びその周囲を囲む素子分離領域と、
前記活性領域の上方に配置される第１配線と、
前記活性領域内に配置される下部拡散層と、
前記下部拡散層から前記素子分離領域まで延在して配置される埋込配線と、
前記第１配線と同一層において前記埋込配線の上方に配置され、前記埋込配線を介して前記下部拡散層に接続される第２配線と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第２配線は、前記素子分離領域の上方に配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記埋込配線と前記第２配線とを接続するコンタクトプラグをさらに備えることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記埋込配線は、前記下部拡散層が配置された前記活性領域の表面に配置されたトレンチに導電材料を埋設して構成されていることを特徴とする請求項１、２又は３に記載の半導体装置。
【請求項５】
前記埋込配線の底面位置は、前記不純物拡散層の底面位置よりも下層側に位置していることを特徴とする請求項１乃至４のいずれか一つに記載の半導体装置。
【請求項６】
前記トレンチの表面を覆う絶縁膜をさらに備え、
前記埋込配線と前記半導体基板は、前記絶縁膜により電気的に絶縁されている、
ことを特徴とする請求項４又は５に記載の半導体装置。
【請求項７】
前記第１配線の底面位置よりも下層側に位置する上面と、前記下部拡散層の上面と前記埋込配線の上面とに跨って接する底面とを有し、前記下部拡散層と前記埋込配線とを接続するダミープラグをさらに備えることを特徴とする請求項１乃至６のいずれか一つに記載の半導体装置。
【請求項８】
前記活性領域に配置される縦型トランジスタ主部をさらに備え、
前記下部拡散層は、前記縦型トランジスタ主部の下端部に接して前記縦型トランジスタ主部とともに縦型トランジスタを構成する、
ことを特徴とする請求項１乃至７のいずれか一つに記載の半導体装置。
【請求項９】
前記第１配線は、前記縦型トランジスタ主部の上端部に接続されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記埋込配線が延在する方向は、前記第１の配線が延在する方向と交差する方向であることを特徴とする請求項１乃至９のいずれか一つに記載の半導体装置。
【請求項１１】
半導体基板の一面側に配置される活性領域と、
前記活性領域内に配置される縦型トランジスタ主部と、
前記縦型トランジスタ主部の上方に配置される第１配線と、
前記活性領域内において前記第１配線の底面よりも下層側に配置されるダミープラグと、
前記活性領域を取り囲むように配置される素子分離領域と、
前記活性領域内において前記縦型トランジスタ主部の下端周囲に配置される下部拡散層と、
前記下部拡散層から前記素子分離領域まで延在して配置される埋込配線と、
前記素子分離領域内において前記埋込配線に接続されるコンタクトプラグと、
前記第１配線と同一層において前記コンタクトプラブの上面に配置される第２配線と、を備え、
前記埋込配線は前記下部拡散層の上面と面一となる上面を有し、前記埋込配線と前記下部拡散層とは各々の上面に跨って底面が接する前記ダミープラグを介して接続される構成を有することを特徴とする半導体装置。
【請求項１２】
前記埋込配線は、前記下部拡散層が配置された前記活性領域の表面に配置され、かつその表面が絶縁膜で覆われたトレンチに導電材料を埋設して構成されていることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
第１方向に配列された複数の前記縦型トランジスタ主部を備え、
前記下部拡散層は、前記複数の縦型トランジスタ主部に共通のソース又はドレインを構成する、
ことを特徴とする請求項１１又は１２に記載の半導体装置。
【請求項１４】
前記埋め込み配線は、前記第１方向に延在しており、
前記第１配線及び前記第２配線は、前記第１方向と異なる第２方向に延在している、
ことを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
複数の前記埋め込み配線を備え、
前記複数の埋め込み配線は、前記複数の縦型トランジスタ主部の列を挟むように当該列の両側に配置されている、
ことを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記複数の縦型トランジスタ主部は、前記第２方向に間隔を置いて配置された複数の列を形成し、
前記複数の埋め込み配線は、前記複数の縦型トランジスタ主部の列と前記第２方向に交互に配置されている、
ことを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
前記複数の縦型トランジスタ主部が形成する列の一方の端部近傍に形成されたダミーピラーと、
前記複数の縦型トランジスタ主部の各々及び前記ダミーピラーの周囲を絶縁膜を介して囲うとともに相互に連結されたゲート電極と、
前記ゲート電極の上面の一部と前記ダミーピラーの上面の一部とに跨る底面を有する給電コンタクトプラグと、
前記給電コンタクトプラグの上面に配置され、前記第２方向に延在する第３配線と、
をさらに備えることを特徴とする請求項１３又は１４に記載の半導体装置。
【請求項１８】
前記複数の縦型トランジスタ主部が形成する複数の列の一方の端部近傍に各々形成された複数のダミーピラーと、
前記複数の縦型トランジスタ主部の各々及び前記複数のダミーピラーの各々の周囲を絶縁膜を介して囲うとともに列毎に相互に連結された複数のゲート電極と、
前記複数のゲート電極の各々の上面の一部と対応する前記ダミーピラーの上面の一部とに跨る底面を有する複数の給電コンタクトと、
前記複数の給電コンタクトの上面に配置され、前記第２方向に延在する少なくとも一つの第３配線と、
をさらに備えることを特徴とする請求項１５又は１６に記載の半導体装置。
【請求項１９】
前記縦型トランジスタ主部の上面に配置されるピラーコンタクトプラグをさらに含み、
前記ピラーコンタクトプラグの上面は、前記第１配線に接続されていることを特徴とする請求項１１に記載の半導体装置。
【請求項２０】
半導体基板の一面側に配置される活性領域と、
前記活性領域内に配置される縦型トランジスタ主部と、
前記縦型トランジスタ主部の上方に配置される第１配線と、
前記活性領域内において前記第１配線の底面よりも下層側に配置されるダミープラグと、
前記活性領域を取り囲むように配置される素子分離領域と、
前記活性領域内において前記縦型トランジスタ主部の下端周囲に配置される下部拡散層と、
前記下部拡散層から前記素子分離領域まで延在して配置される埋込配線と、
前記埋込配線に接続されるコンタクトプラグと、
前記第１配線と同一層において前記コンタクトプラグの上方に配置される第２配線と、を備え、
前記第２配線は、前記コンタクトプラグおよび前記埋込配線を介して前記下部拡散層に接続され、
前記コンタクトプラグは、素子分離領域に配置されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、縦型トランジスタを含む半導体装置に関する。
【背景技術】
【０００２】
近年、トランジスタを微細化する技術として、縦型トランジスタが提案されている。縦型トランジスタは、半導体基板の主面（トランジスタを形成する面）に対して、垂直方向に延びる半導体ピラー（基柱）をチャネルとして用いるトランジスタである。具体的には、縦型トランジスタは、半導体基板から立ち上がるように半導体ピラーが設けられており、半導体ピラーの周囲側面には、ゲート絶縁膜を介してゲート電極が設けられている。半導体ピラーの下部にはドレイン領域が設けられ、半導体ピラーの上部にはソース領域が設けられている。
【０００３】
縦型トランジスタは、チャネルを基板主面に平行に配置した従来のトランジスタと比べて、平面上の占有面積が小さく、チャネル長（ゲート長）を長くしてもトランジスタの平面上の占有面積の増加がない。そのため、トランジスタの平面上の占有面積を大きくしなくても、短チャネル効果が抑制できる。また、チャネルの完全空乏化が可能となり、良好なＳ値（Subthreshold swing value）および大きなドレイン電流が得られるという利点を有している。
【０００４】
ここで、縦型トランジスタを用いた半導体装置は、トランジスタの特性を維持しつつ、高い電流駆動能力を得るために、半導体ピラーを複数設けて、それら複数の半導体ピラーに設けた上部拡散層となるソース領域と下部拡散層となるドレイン領域を夫々並列に接続する場合がある。この際、並列接続した夫々の縦型トランジスタにおけるゲート電極は、連続した１本の電極となって、複数の縦型トランジスタにおける共通のゲート電極となっている。
【０００５】
特許文献１には、複数の縦型トランジスタを並列接続する単体トランジスタの構成が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−１５３１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
関連する半導体装置では、縦型トランジスタを構成しているシリコンピラーとピラー下部拡散層に、夫々メタルコンタクトプラグが接続され、それらのメタルコンタクトプラグには、個別のメタル配線が接続されている。通常、これらのメタル配線は、同一の層に設けられるので、一方の配線レイアウトが他方の配線レイアウトを制限するという関係にある。このため、関連する半導体装置には、小型化やトランジスタ数の増加に伴い、メタル配線のレイアウトが困難になるという問題点がある。
【課題を解決するための手段】
【０００８】
本発明は、上記問題点に鑑みてなされたものであって、本発明の一実施の形態に係る半導体装置は、半導体基板の一面側に配置される活性領域及びその周囲を囲む素子分離領域と、前記活性領域の上方に配置される第１配線と、前記活性領域内に配置される下部拡散層と、前記下部拡散層から前記素子分離領域まで延在して配置される埋込配線と、前記第１配線と同一層において前記埋込配線の上方に配置され、前記埋込配線を介して前記下部拡散層に接続される第２配線と、を備えている。
【０００９】
また、本発明の他の実施の形態に係る半導体装置は、半導体基板の一面側に配置される活性領域と、前記活性領域内に配置される縦型トランジスタ主部と、前記縦型トランジスタ主部の上方に配置される第１配線と、前記活性領域内において前記第１配線の底面よりも下層側に配置されるダミープラグと、前記活性領域を取り囲むように配置される素子分離領域と、前記活性領域内において前記縦型トランジスタ主部の下端周囲に配置される下部拡散層と、前記下部拡散層から前記素子分離領域まで延在して配置される埋込配線と、前記素子分離領域内において前記埋込配線に接続されるコンタクトプラグと、前記第１配線と同一層において前記コンタクトプラブの上面に配置される第２配線と、を備える。前記埋込配線は前記下部拡散層の上面と面一となる上面を有し、前記埋込配線と前記下部拡散層とは各々の上面に跨って底面が接する前記ダミープラグを介して接続される。
【００１０】
また、本発明のさらに他の実施の形態に係る半導体装置は、半導体基板の一面側に配置される活性領域と、前記活性領域内に配置される縦型トランジスタ主部と、前記縦型トランジスタ主部の上方に配置される第１配線と、前記活性領域内において前記第１配線の底面よりも下層側に配置されるダミープラグと、前記活性領域を取り囲むように配置される素子分離領域と、前記活性領域内において前記縦型トランジスタ主部の下端周囲に配置される下部拡散層と、前記下部拡散層から前記素子分離領域まで延在して配置される埋込配線と、前記埋込配線に接続されるコンタクトプラグと、前記第１配線と同一層において前記コンタクトプラグの上方に配置される第２配線と、を備える。前記第２配線は、前記コンタクトプラグおよび前記埋込配線を介して前記下部拡散層に接続され、前記コンタクトプラグは、素子分離領域に配置される。
【発明の効果】
【００１１】
本発明によれば、活性領域内に配置された下部拡散層は、埋込配線を介して第２配線に接続される構成となっている。この構成によれば、第２配線を素子分離領域の上方に配置することができる。その結果、第２配線と活性領域の上方に配置される第１配線との交差を容易に回避できるので、配線レイアウトの制限を緩和することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る半導体装置１００の構造を示す模式図（平面図）である。
【図２】図１のＣ−Ｃ’線断面図である。
【図３】図１のＡ−Ａ’線断面図である。
【図３Ａ】図３における埋込配線を拡大した部分断面図である。
【図４】図１のＢ−Ｂ’線断面図である。
【図５】本発明の第１の実施形態に係る半導体装置１００の製造方法を説明するための図（平面図）である。
【図６】図５のＡ−Ａ’線断面図である。
【図７】図５のＢ−Ｂ’線断面図である。
【図８】本発明の第１の実施形態に係る半導体装置１００の製造方法を説明するための図（平面図）である。
【図９】図８のＡ−Ａ’線断面図である。
【図１０】図８のＢ−Ｂ’線断面図である。
【図１１】本発明の第１の実施形態に係る半導体装置１００の製造方法を説明するための図（平面図）である。
【図１２】図１１のＡ−Ａ’線断面図である。
【図１３】図１１のＢ−Ｂ’線断面図である。
【図１４】図１１のＣ−Ｃ’線断面図である。
【図１５】本発明の第１の実施形態に係る半導体装置１００の製造方法を説明するための図（平面図）である。
【図１６】図１５のＡ−Ａ’線断面図である。
【図１７】図１５のＢ−Ｂ’線断面図である。
【図１８】本発明の第１の実施形態に係る半導体装置１００の製造方法を説明するための図（平面図）である。
【図１９】図１８のＡ−Ａ’線断面図である。
【図２０】図１８のＢ−Ｂ’線断面図である。
【発明を実施するための形態】
【００１３】
本発明の実施形態について、図面を参照して詳細に説明する。以下に言及する図面においては、各構成をわかりやすくするために、構成要素毎に縮尺が異なる場合がある。また、構成要素の数が実際とは異なる場合がある。各図には、Ｘ−Ｙ−Ｚ座標系が設定されている。この座標系において、Ｚ方向（第３方向）はシリコン基板の主面に垂直な方向であり、Ｘ方向（第２方向）はシリコン基板の主面と平行な（Ｚ方向と直交する）方向であり、Ｙ方向（第１方向）はシリコン基板の主面と平行かつＸ方向と直交する方向である。また、＋Ｚ方向を上方又は上層側と言うことがあり、−Ｚ方向を下方又は下層側と言うことがある。
【００１４】
（半導体装置）
図１から図４を参照して、本発明の第１の実施形態に係る半導体装置１００の概略構成を説明する。
【００１５】
まず、図１の平面図を参照する。第１の実施形態に係る半導体装置１００は、素子分離領域（素子分離絶縁膜）となるＳＴＩ（Shallow Trench Isolation）２（２ａ、２ｂ、２ｃ）と、ＳＴＩ２で囲まれた（画定された）第１活性領域１Ａ並びに第２活性領域１Ｂと、を備えている。
【００１６】
ＳＴＩ２は、半導体基板に形成した素子分離溝に絶縁膜を埋め込んで形成される。ＳＴＩ２のうち、第１活性領域１Ａと第２活性領域１Ｂの間に位置する部分をＳＴＩ２ｂとする。また、ＳＴＩ２のうち、ＳＴＩ２ｂを除く枠状部分における第１活性領域１Ａ側の半分（＋Ｙ側半部）をＳＴＩ２ａ、残りの第２活性領域側の半分（−Ｙ側半分）をＳＴＩ２ｃとする。
【００１７】
第１活性領域１Ａ及び第２活性領域１Ｂは、半導体基板の一部からなる。第１活性領域１Ａと第２活性領域１Ｂは、ＳＴＩ２ｂを挟んでＹ方向（第１方向）に隣接している。本実施形態では例えば、ｐ型の半導体基板を用いることとする。
【００１８】
第１活性領域１Ａ内と第２活性領域１Ｂ内に、夫々複数（ここでは６個）のトランジスタと複数（ここでは３本）の埋込配線が配置されている。図では、夫々の活性領域における構成要素は、Ｙ方向に沿った対称軸を持つように線対称に配置されているが、必ずしも線対称である必要はない。
【００１９】
第１活性領域１Ａにおける構成と第２活性領域１Ｂにおける構成は同じであるので、これ以降は主に第１活性領域１Ａの構成について説明する。なお、第１活性領域１Ａの構成要素と第２活性領域１Ｂの構成要素を区別する場合、第１活性領域１Ａの構成要素を示す符号の末尾にＡを付与し、第２活性領域１Ｂの構成要素を示す符号の末尾にはＢを付与して区別する。第１活性領域１Ａ並びに第２活性領域１Ｂの構成要素を区別せずに総称する場合は、符号の末尾にＡ及びＢを付与しないものとする。
【００２０】
第１活性領域１Ａ内には、６個の単位（縦型）トランジスタ（Ｔｒ）５０Ａ（５０Ａ１乃至５０Ａ６）が配置されている。これらの単位トランジスタ５０Ａ１乃至５０Ａ６は３個ずつ２列に並べられている。すなわち、単位Ｔｒ５０Ａ１乃至５０Ａ３は、Ｙ方向に配置されており、単位Ｔｒ５０Ａ４乃至５０Ａ６も同様である。これ以降、単位Ｔｒ５０Ａ１乃至５０Ａ３をまとめて第１単位Ｔｒ群と称し、単位Ｔｒ５０Ａ４乃至５０Ａ６を第２単位Ｔｒ群と称することがある。第１単位Ｔｒ群と第２単位Ｔｒ群は、Ｘ方向に配置されている。
【００２１】
各単位Ｔｒ５０Ａは、後述するように単位シリコンピラーを含む。単位シリコンピラーの下端部の周囲に位置する第１活性領域１Ａの上面部分には不純物拡散層（ここではｎ型不純物拡散層）が設けられている。この不純物拡散層は、単位Ｔｒ５０Ａに共有される下部拡散層を構成している。
【００２２】
また、第１活性領域１Ａ内には、ダミープラグとして下部拡散層に接続する６個の第１ダミープラグ４４Ａ（４４Ａ１乃至４４Ａ６）が配置されている。第１ダミープラグ４４Ａ１と第１ダミープラグ４４Ａ２は、Ｙ方向に並び、第１単位Ｔｒ群のＸ方向両側の一方の側に配置されている。第１ダミープラグ４４Ａ３と第１ダミープラグ４４Ａ４は、Ｙ方向に並び、第１単位Ｔｒ群のＸ方向両側の他方の側に配置されている。第１ダミープラグ４４Ａ３と第１ダミープラグ４４Ａ４は、第２単位Ｔｒ群のＸ方向両側の一方の側に配置されていると言うこともできる。第１ダミープラグ４４Ａ５と第１ダミープラグ４４Ａ６は、Ｙ方向に並び、第２単位Ｔｒ群のＸ方向両側の他方の側に配置されている。
【００２３】
第１ダミープラグ４４Ａの各々は、少なくとも第１埋込配線４５Ａのいずれかと、その一部が重なるように配置される。第１埋込配線４５Ａは、第１活性領域１Ａ内からＳＴＩ２ａまでＹ方向へ延在して配置される。ここでは、第１活性領域１Ａに３本の第１埋込配線４５Ａ（４５Ａ１乃至４５Ａ３）が設けられている例を示している。
【００２４】
各単位Ｔｒ５０Ａの主部上には、各々第１ピラーコンタクトプラグ（第１ピラープラグ）３０Ａ（３０Ａ１乃至３０Ａ６）が配置される。即ち、単位Ｔｒ５０Ａ１乃至５０Ａ６の主部の上に、第１ピラープラグ３０Ａ１乃至３０Ａ６を夫々配置している。
【００２５】
各単位Ｔｒ群に対応する第１ピラープラグ３０Ａと重なるように第１ピラー配線３３Ａ（３３Ａ１又は３３Ａ２）が配置されている。即ち、第１単位Ｔｒ群に対応する第１ピラープラグ３０Ａ１乃至３０Ａ３と重なるように第１ピラー配線３３Ａ１が配置され、第２単位Ｔｒ群に対応する第１ピラープラグ３０Ａ４乃至３０Ａ６と重なるように第１ピラー配線３３Ａ２が配置されている。このように第１ピラープラグ３０Ａ１乃至３０Ａ３は、第１ピラー配線３３Ａ１によって、第１ピラープラグ３０Ａ４乃至３０Ａ６は、第１ピラー配線３３Ａ２によって、それぞれ相互に接続されている。第１ピラー配線３３Ａは、第１埋込配線４５Ａの延在方向を交差するＸ方向に延在している。
【００２６】
以上のように、６個の単位Ｔｒ５０Ａは、下部拡散層９を共有し、２本の第１ピラー配線３３Ａにより単位Ｔｒ群毎にその上部が接続されている。すなわち、半導体装置１００は、第１単位Ｔｒ群と第２単位Ｔｒ群がそれぞれ単一のトランジスタ（第１（並列）Ｔｒと称する）として動作するように構成されている。第１活性領域１Ａ内に形成された２つの第１Ｔｒは、直列に接続されている。すなわち、第１ピラー配線３３Ａ１、第１単位Ｔｒ群からなる第１Ｔｒ、下部拡散層９、第２単位Ｔｒ群からなる第１Ｔｒ、第１ピラー配線３３Ａ２が順次に接続される直列Ｔｒを構成している。
【００２７】
ＳＴＩ２ａと交差する位置において第１埋込配線４５Ａと重なるように、コンタクトプラグとなる第１下部拡散層コンタクトプラグ（第１拡散プラグ）３１Ａが配置されている。ここでは、１本の第１埋込配線４５Ａに対して１つの第１拡散プラグ３１Ａを配置しているが、複数の第１拡散プラグ３１Ａを配置してもよい。第１埋込配線４５Ａに接続された第１拡散プラグ３１Ａと重なるように、Ｘ方向に延在させた第１プラグ配線３４Ａが配置されている。
【００２８】
第２活性領域１Ｂ内には、第１活性領域１Ａと同様に、６個の単位（縦型）Ｔｒ５０Ｂ（５０Ｂ１乃至５０Ｂ６）と、下部拡散層に接続する６個の第２ダミープラグ４４Ｂ（４４Ｂ１乃至４４Ｂ６）と、３本の第２埋込配線４５Ｂ（４５Ｂ１乃至４５Ｂ３）と、６個の第２ピラープラグ３０Ｂ（３０Ｂ１乃至３０Ｂ６）と、２本の第２ピラー配線３３Ｂ（３３Ｂ１と３３Ｂ２）と、が配置されている。
【００２９】
ここで、単位Ｔｒ５０Ｂ１乃至５０Ｂ３は、Ｙ方向に配置されており、単位Ｔｒ５０Ｂ４乃至５０Ｂ６も同様である。これ以降、単位Ｔｒ５０Ｂ１乃至５０Ｂ３をまとめて第３単位Ｔｒ群と称し、単位Ｔｒ５０Ｂ４乃至５０Ｂ６を第４単位Ｔｒ群と称する。
【００３０】
第２ダミープラグ４４Ｂは、各単位Ｔｒ群のＸ方向両側に、少なくともその一部が第２埋込配線４５Ｂの一部と重なるように配置される。半導体装置１００は、第３単位Ｔｒ群と第４単位Ｔｒ群がそれぞれ単一のトランジスタ（第２（並列）Ｔｒと称する）として動作するように構成されている。
【００３１】
ＳＴＩ２ｃと交差する位置において、第２埋込配線４５Ｂと重なるように、コンタクトプラグとなる第２拡散プラグ３１Ｂが配置されている。第２埋込配線４５Ｂに接続された第２拡散プラグ３１Ｂと重なるように、Ｘ方向に延在させた第２プラグ配線３４Ｂが配置されている。
【００３２】
なお、図１では、各々の活性領域に６個の単位Ｔｒを配置した例を示しているが、これに限るものではなく、さらに多くの単位Ｔｒが配置されても良い。また、ダミープラグ４４並びに埋込配線４５についてもさらに多く配置されても良い。
【００３３】
第１活性領域１Ａ並びに第２活性領域１Ｂと、それらの間に位置するＳＴＩ２ｂの全体を囲んでピラー溝形成領域Ｒが配置されている。ピラー溝形成領域Ｒ内の第１活性領域１ＡとＳＴＩ２ｂの境界１Ａａから第２活性領域１ＢとＳＴＩ２ｂの境界１Ｂａまで延在するように、ダミーピラー６が２個（６Ｘ、６Ｙ）配置されている。後述するように、ダミーピラー６は、各活性領域における単位Ｔｒ群のゲート電極にゲート電圧を印加するために利用される。
【００３４】
ダミーピラー６Ｘは、境界１Ａａを挟んで第１活性領域１Ａ側に配置される第１ダミーシリコンピラー６Ａと、ＳＴＩ２ｂ側に配置されるダミー絶縁膜ピラー６Ｃと、が合体した複合ピラーとなっている。また、ダミーピラー６Ｘは、境界１Ａａを挟んで第２活性領域１Ｂ側に配置される第２ダミーシリコンピラー６Ｂと、ＳＴＩ２ｂ側に配置されるダミー絶縁膜ピラー６Ｃと、が合体した複合ピラーでもある。つまり、ダミーピラー６Ｘは、第１ダミーシリコンピラー６Ａと第２ダミーシリコンピラー６Ｂとその間に位置するダミー絶縁膜ピラー６Ｃで構成されている。なお、ダミーピラー６Ｙの構成は、ダミーピラー６Ｘと同じ構成である。
【００３５】
ＳＴＩ２ｂの領域において、ダミー絶縁膜ピラー６Ｃと部分的に重なる位置に、第１給電プラグ３５が配置されている。第１給電プラグ３５は、ダミー絶縁膜ピラー６Ｃに対してオフセットされており、一部がダミー絶縁膜ピラー６Ｃからはみ出している。第１給電プラグ３５と重なる位置に、Ｘ方向に延在させたゲート給電配線４２が配置されている。
【００３６】
各々の単位Ｔｒのチャネル部はシリコンピラーで構成される。すなわち、単位Ｔｒ５０Ａ１のチャネル部は単位シリコンピラー５Ａ１で構成されており、他の単位Ｔｒ５０Ａのチャネル部も同様である。単位シリコンピラー５Ａ１乃至単位シリコンピラー５Ａ３は、第１シリコンピラー群を構成し、単位シリコンピラー５Ａ４乃至単位シリコンピラー５Ａ６は、第２シリコンピラー群を構成する。第１シリコンピラー群と第２シリコンピラー群によって、第１シリコンピラー５Ａが構成される。
【００３７】
同様に、単位Ｔｒ５０Ｂ１のチャネル部は単位シリコンピラー５Ｂ１で構成されており、他の単位Ｔｒ５０Ｂのチャネル部も同様である。単位シリコンピラー５Ｂ１乃至単位シリコンピラー５Ｂ３は、第３シリコンピラー群を構成し、単位シリコンピラー５Ｂ４乃至単位シリコンピラー５Ｂ６は、第４シリコンピラー群を構成する、第３シリコンピラー群と第４シリコンピラー群によって、第２シリコンピラー５Ｂが構成される。
【００３８】
各々の単位シリコンピラーは、Ｘ方向（第２方向）の幅およびＸ方向に垂直なＹ方向（第１方向）の幅が同一の矩形となるように構成されている。ここでは幅を例えば５０ｎｍとする。なお、各々のシリコンピラーの平面形状は、矩形に限らず、円形であっても良い。円形の場合は直径を例えば５０ｎｍとする。
【００３９】
第１シリコンピラー群とＹ方向に一定の間隔で隣接するように、矩形状の第１ダミーシリコンピラー６Ａが境界１Ａａに配置されている。また、第３シリコンピラー群とＹ方向に一定の間隔で隣接するように、矩形状の第２ダミーシリコンピラー６Ｂが境界１Ｂａに配置されている。ここでは、一定の間隔を３０ｎｍとしている。第３シリコンピラー群に隣接した第１ダミーシリコンピラー６Ａと、第４シリコンピラー群に隣接した第２ダミーシリコンピラー６Ｂも同様に配置されている。
【００４０】
次に、図２から図４の断面図を参照しながら、図１と同様に主に第１活性領域１Ａにおける半導体装置１００の構造について説明する。ここでは、図面の都合により、主に第１シリコンピラー群と第３シリコンピラー群について説明するが、第２シリコンピラー群の構造は第１シリコンピラー群と同様であり、第４シリコンピラー群の構造は第３シリコンピラー群と同様である。
【００４１】
図２は、図１のＣ−Ｃ’線断面図である。図２に示すように、ＳＴＩ２ｂで分離される第１活性領域１Ａと第２活性領域１ＢとがＹ方向に隣接して配置されている。第１活性領域１Ａには半導体基板１（シリコン基板１）を加工して形成された柱状の単位シリコンピラー５Ａ１、５Ａ２、５Ａ３が配置されている。第２活性領域１Ｂにも同様に、半導体基板１からなる柱状の単位シリコンピラー５Ｂ１、５Ｂ２、５Ｂ３が配置されている。本実施形態の単位Ｔｒは、単位シリコンピラーをチャネルとする単位縦型Ｔｒとして構成される。したがって、第１Ｔｒは第１縦型Ｔｒ、第２Ｔｒは第２縦型Ｔｒとなる。
【００４２】
ＳＴＩ２ａの側面とＳＴＩ２ｃの側面とで挟まれる領域がピラー溝形成領域Ｒである。ピラー溝形成領域Ｒ内では、単位シリコンピラー以外の領域の上面は、半導体基板表面１ａよりもシリコンピラーの高さ分だけ掘り下げられた位置にある。
【００４３】
単位シリコンピラー５Ａ１は単位Ｔｒ５０Ａ１のチャネル部となり、単位シリコンピラー５Ａ２は単位Ｔｒ５０Ａ２のチャネル部、単位シリコンピラー５Ａ３は単位Ｔｒ５０Ａ３のチャネル部となる。単位Ｔｒ５０Ａ１と、単位Ｔｒ５０Ａ２と、単位Ｔｒ５０Ａ３と、を合わせて第１縦型Ｔｒ５０Ａと称する。
【００４４】
同様に、単位シリコンピラー５Ｂ１は単位Ｔｒ５０Ｂ１のチャネル部となり、単位シリコンピラー５Ｂ２は単位Ｔｒ５０Ｂ２のチャネル部、単位シリコンピラー５Ｂ３は単位Ｔｒ５０Ｂ３のチャネル部となる。単位Ｔｒ５０Ｂ１と、単位Ｔｒ５０Ｂ２と、単位Ｔｒ５０Ｂ３と、を合わせて第２縦型Ｔｒ５０Ｂと称する。
【００４５】
第１活性領域１Ａにおいて、各々の単位シリコンピラー５Ａ１、５Ａ２、５Ａ３の側面には、ゲート絶縁膜１０を介して第１ゲート電極１１Ａが設けられている。第１ゲート電極１１Ａは、各々隣接する単位シリコンピラー間の隙間（空間）を埋設することによって相互に接続され、複数の単位シリコンピラーに共有される構成となる。
【００４６】
第１ダミーシリコンピラー６Ａの側面には給電用ゲート電極１１Ｃが設けられている。給電用ゲート電極１１Ｃと第１ゲート電極１１Ａとは、第１ダミーシリコンピラー６Ａとそれに最も近接する単位シリコンピラー（図２では５Ａ１）との間の隙間（空間）を埋設することによって接続されている。
【００４７】
また、第２活性領域１Ｂにおいて、各々の単位シリコンピラー５Ｂ１、５Ｂ２、５Ｂ３の側面には、ゲート絶縁膜１０を介して第２ゲート電極１１Ｂが設けられている。第２ゲート電極１１Ｂは、各々隣接する単位シリコンピラー間の隙間（空間）を埋設することによって相互に接続され、複数の単位シリコンピラーに共有される構成となる。
【００４８】
第２ダミーシリコンピラー６Ｂの側面には給電用ゲート電極１１Ｃが設けられている。給電用ゲート電極１１Ｃと第２ゲート電極１１Ｂとは、第２ダミーシリコンピラー６Ｂとそれに最も近接する単位シリコンピラー（図２では５Ｂ１）との間の隙間（空間）を埋設することによって接続されている。
【００４９】
ゲート電極１１Ａ、１１Ｂ、１１Ｃは、いずれもｎ型不純物含有シリコン膜で構成することができる。ゲート電極１１Ａ、１１Ｂおよび給電用ゲート電極１１Ｃの厚さ（図２におけるＹ方向の厚さ）は２０ｎｍとしている。以下、ゲート電極１１Ａ、１１Ｂと給電用ゲート電極１１Ｃを総称して，ゲート電極１１と記載する。
【００５０】
ゲート電極１１の厚さを２０ｎｍとしているので、前述のように３０ｎｍとした各々の単位シリコンピラー同士の間隔、および単位シリコンピラーとダミーピラーの間隔は、いずれもゲート電極１１の厚みの２倍以下である。したがって、第１活性領域１Ａにおいては、単位シリコンピラー５Ａ１、５Ａ２、５Ａ３、第１ダミーシリコンピラー６Ａの側面に設けられた厚さ２０ｎｍのゲート電極１１は、各々のピラー間隔がゲート電極１１の膜厚の２倍以下とされた３０ｎｍの部分で互いに接触し、１本のゲート電極として機能する。第２活性領域においても同様の構成となる。この構成により、第１ダミーシリコンピラー６Ａにおける給電用ゲート電極１１Ｃに印加されたゲート電圧は、単位シリコンピラー５Ａ１、５Ａ２、５Ａ３のゲート電極１１Ａにも同時に印加される。
【００５１】
第１活性領域１Ａに配置される第１シリコンピラー５Ａは、全てが同一の高さとなるように配置されている。なお、各々の第１シリコンピラー５Ａの太さ（シリコン基板１の基板表面１ａに平行な面で切った断面の大きさ）は、完全空乏化が可能な太さにしている。各々の単位Ｔｒ５０Ａ１、５０Ａ２、５０Ａ３は、対応する単位シリコンピラー５Ａ１、５Ａ２、５Ａ３の上端部と下端部に、それぞれ不純物拡散層を有している。各々の上端部に位置する上部拡散層１６はソース／ドレインの一方であり、下端部に位置する下部拡散層９はソース／ドレインの他方である。上部拡散層１６と下部拡散層９との間に挟まれた第１シリコンピラー５Ａの中央部は、チャネル部を構成している。
【００５２】
単位シリコンピラー５Ａ１に対して、Ｙ方向に隣接するように第１ダミーシリコンピラー６Ａが配置されている。第１シリコンピラー５Ａと第１ダミーシリコンピラー６Ａは、これらシリコンピラー以外の領域に位置するシリコン基板１の表面をエッチングして設けられている。一方、ダミー絶縁膜ピラー６Ｃは、この絶縁膜ピラー以外の領域に位置するＳＴＩ２ｂの表面をエッチングして設けられている。第１ダミーシリコンピラー６Ａは、エッチングによって掘り下げられたシリコン基板１の表面から突出した柱状の半導体であり、ダミー絶縁膜ピラー６Ｃは、エッチングによって掘り下げられたＳＴＩ２ｂの表面から突出した柱状の絶縁体である。第１ダミーシリコンピラー６Ａは、給電用ゲート電極１１Ｃの高さを嵩上げして、給電用ゲート電極１１Ｃと上部のゲート給電配線４２との距離を短くするための突起層として機能する。隣接する単位シリコンピラー５Ａ１、５Ａ２、５Ａ３の間隔並びに単位シリコンピラー５Ａ１と第１ダミーシリコンピラー６Ａとの間隔は、ゲート電極１１の厚みの２倍以下としている。ここでは３０ｎｍとしている。なおゲート電極１１の厚さは２０ｎｍとしている。
【００５３】
第１シリコンピラー５Ａと第１ダミーシリコンピラー６Ａの周囲に位置して掘り下げられた第１活性領域１Ａの上面には、底絶縁膜８が設けられている。底絶縁膜８は熱酸化法により形成されるので、その上面は、掘り下げられたシリコン基板１の上面位置よりも上方に位置し、その底面は掘り下げられたシリコン基板１の上面位置よりも下方に位置する。底絶縁膜８は、第１シリコンピラー５Ａと第１ダミーシリコンピラー６Ａの周囲を覆って、ＳＴＩ２の側面に達している。
【００５４】
下部拡散層９は、底絶縁膜８の下方で底絶縁膜８の底面と接するように配置されており、第１シリコンピラー５Ａと第１ダミーシリコンピラー６Ａの周囲からＳＴＩ２の側面まで達している。底絶縁膜８によって、下部拡散層９とゲート電極１１とが電気的に絶縁されている。このように下部拡散層９の上面は、底絶縁膜８の底面に接しているので、掘り下げられたシリコン基板１の上面位置よりも下方に位置している。下部拡散層９は、掘り下げられた第１活性領域１Ａの全面に配置され、単位Ｔｒ５０Ａ１乃至５０Ａ６に共通の下部拡散層を構成する。なお、ＳＴＩ２の底面は、下部拡散層９の底面よりも深くなるように設けられており、ＳＴＩ２を挟んで隣接する活性領域同士で下部拡散層９が導通しないようになっている。
【００５５】
第１シリコンピラー５Ａと第１ダミーシリコンピラー６Ａの側面には、ゲート絶縁膜１０が配置されている。また、ゲート絶縁膜１０を介して、第１シリコンピラー５Ａの各々の側面に厚さ２０ｎｍの第１ゲート電極１１Ａが配置されており、第１ダミーシリコンピラー６Ａの側面には厚さ２０ｎｍの給電用ゲート電極１１Ｃが配置されている。なお、ダミー絶縁膜ピラー６Ｃの側面には、給電用ゲート電極１１Ｃのみが配置されている。ゲート絶縁膜１０は、第１シリコンピラー５Ａの外周面を覆って底絶縁膜８と接続されている。第１シリコンピラー５Ａのチャネル部と上部拡散層１６と下部拡散層９は、ゲート絶縁膜１０と底絶縁膜８によって、第１ゲート電極１１Ａと電気的に絶縁されている。単位シリコンピラー５Ａ１に対応する単位縦型Ｔｒ５０Ａ１は、下部拡散層９、上部拡散層１６、ゲート絶縁膜１０、第１ゲート電極１１Ａで構成される。他の第１シリコンピラー５Ａについても同様の構成となる。
【００５６】
ＳＴＩ２とダミーピラー６の上面には絶縁膜３が配置されており、さらに、絶縁膜３を覆って第１マスク膜４が設けられている。ゲート電極１１と底絶縁膜８を覆うように、溝埋設絶縁膜１２が設けられている。溝埋設絶縁膜１２は、ピラー溝形成領域Ｒ内の凹部を埋設し、上面が第１マスク膜４の上面と面一となるように設けられている。
【００５７】
第１マスク膜４と溝埋設絶縁膜１２の上面には、第１層間絶縁膜２０が設けられている。さらに第１層間絶縁膜２０を覆って第２層間絶縁膜２４が設けられている。第２層間絶縁膜２４の上面には、ゲート給電配線４２が配置されている。ゲート給電配線４２は、第２層間絶縁膜２４と第１層間絶縁膜２０を貫通する第１給電プラグ３５によって給電用ゲート電極１１Ｃに接続されている。ダミーピラー６の上方に配置された第１マスク膜４は、ダミーピラー６と共に、給電用ゲート電極１１Ｃの高さを嵩上げして、給電用ゲート電極１１Ｃとゲート給電配線４２との距離を短くするための突起層として機能する。
【００５８】
第１活性領域１Ａの上方に配置される第２層間絶縁膜２４の上面には、第１ピラー配線３３Ａが配置されている。第１ピラー配線３３Ａは、溝埋設絶縁膜１２と第１ゲート電極１１Ａで取り囲まれた第１シリコンプラグ１９Ａと、第１層間絶縁膜２０と第２層間絶縁膜２４を貫通する第１ピラープラグ３０Ａ（３０Ａ１乃至３０Ａ３）とを介して、第１シリコンピラー５Ａの各々の上部拡散層１６と接続されている。第１シリコンプラグ１９Ａは、シリコン中にヒ素等の不純物を注入（拡散）したものであり、上部拡散層１６と共に単位縦型Ｔｒのソース／ドレインの一方を構成している（第１シリコンピラー５Ａと第１シリコンプラグ１９Ａとを合わせて縦型トランジスタの主部と称することがある）。第１シリコンプラグ１９Ａの側面には、サイドウォール膜１８と絶縁膜１７が配置されており、サイドウォール膜１８と絶縁膜１７によって、シリコンプラグ１９Ａと第１ゲート電極１１Ａとが電気的に絶縁されている。
【００５９】
次に、図３を参照する。図３に示すように、第１埋込配線４５Ａは、第１活性領域１Ａにおいて、第１埋込配線溝（トレンチ）３６Ａの内部に配置されている。なお第１埋込配線溝３６Ａは、下部拡散層９とシリコン基板１の表面（第１活性領域１Ａの表面）に配置されるとともにそれらの内部に一体化して設けられている。第１埋込配線４５Ａの上面は底絶縁膜８の底面と面一になっている。第１埋込配線４５Ａの底面は下部拡散層９を貫通してその底面よりも下方に位置しているが、ＳＴＩ２の底面よりも上方に位置している。
【００６０】
第１埋込配線４５Ａの直上には、第１層間絶縁膜２０と溝埋設絶縁膜１２と底絶縁膜８を貫通している第１ダミープラグ４４Ａが配置されている。第１ダミープラグ４４Ａの底面は、第１埋込配線４５Ａの上面と下部拡散層９の上面に接続されている。したがって、第１ダミープラグ４４Ａは、第１埋込配線４５Ａと下部拡散層９を電気的に接続する機能を有している。なお、第１ダミープラグ４４Ａの上面は、第１ピラー配線３３Ａの底面よりも下方（下層側）に位置するように、第１層間絶縁膜２０の上面と面一にしているが、溝埋込絶縁膜１２の上面と面一にしてもよく、第１層間絶縁膜２０の内部あるいは溝埋込絶縁膜１２の内部に留めてもよい。
【００６１】
次に、図３Ａを参照する。図３Ａに示すように、第１埋込配線溝３６Ａの内面は、凹形状となっている第１溝絶縁膜３７Ａで覆われている。第１溝絶縁膜３７Ａの内側は、第１埋込外部配線３８Ａと第１埋込内部配線３９Ａによって埋設されている。このように、第１埋込配線４５Ａは、第１埋込外部配線３８Ａと第１埋込内部配線３９Ａによって構成されており、第２埋込配線４５Ｂも同様である。第１埋込配線４５Ａは、第１溝絶縁膜３７Ａによって半導体基板１から電気的に絶縁される。
【００６２】
第１ダミープラグ４４Ａは、底絶縁膜８に設けられた拡散コンタクト孔２５の内面を覆うように設けられている第１外部ダミープラグ４７Ａと、第１外部ダミープラグ４７Ａの内面を覆うように設けられている第１中間ダミープラグ４８Ａと、凹形状となった第１中間ダミープラグ４８Ａの内側を埋設している第１内部ダミープラグ４９Ａで構成されている。第２ダミープラグ４４Ｂは、第１ダミープラグ４４Ａと同様に構成されている。
【００６３】
拡散コンタクト孔２５の底部は、下部拡散層９と第１溝絶縁膜３７Ａと第１埋込配線４５Ａで構成されている。それゆえ、第１ダミープラグ４４Ａの底面を下部拡散層９の上面と第１埋込配線４５Ａの上面に接続することによって、第１溝絶縁膜３７Ａによって絶縁されていた下部拡散層９と第１埋込配線４５Ａを電気的に接続することができる。
【００６４】
次に、図４を参照する。図４に示すように、第１埋込配線４５Ａは、第１活性領域１ＡからＳＴＩ２ａまで延在している。さらに詳細に説明すると、第１埋込配線４５Ａを構成している第１埋込外部配線３８Ａと第１埋込内部配線３９Ａは、いずれも第１活性領域１ＡからＳＴＩ２ａまで延在している。
【００６５】
第１活性領域１Ａにおける第１埋込配線４５Ａの上面には、底絶縁膜８が配置されており、ＳＴＩ２ａの領域における第１埋込配線４５Ａの上面には、埋込絶縁膜４６が配置されている。
【００６６】
第１活性領域１Ａに隣接したＳＴＩ２ａの上方には、第１プラグ配線３４Ａが配置されている。第１プラグ配線３４Ａは、第２層間絶縁膜２４を貫通する第１上部拡散プラグ３１ＸＡと、第１層間絶縁膜２０、第１マスク膜４、絶縁膜３及び埋込絶縁膜４６を貫通する第１下部拡散プラグ３１ＹＡとによって、第１埋込配線４５Ａと接続されている。今後、第１上部拡散プラグ３１ＸＡと第１下部拡散プラグ３１ＹＡを合わせて、第１拡散プラグ３１Ａと称する。なお、第１下部拡散プラグ３１ＹＡは、埋込絶縁膜４６だけでなく、埋込絶縁膜４６と接しているＳＴＩ２ａの一部も貫通してよい。
【００６７】
上記のように、第１の実施形態に係る半導体装置１００では、第１ダミープラグ４４Ａの底面を下部拡散層９の上面と第１埋込配線４５Ａの上面へ接続するとともに、ＳＴＩ２ａが形成された領域において第１埋込配線４５Ａに下部拡散層９へ給電するプラグ配線３４を接続する構成となっている。上記の構成によれば、プラグ配線３４は、シリコンピラー５の上方に配置したピラー配線３３との交差を容易に回避することができるので、配線レイアウトの制限を緩和することができる。
【００６８】
（半導体装置の製造方法）
次に、第１の実施形態に係る半導体装置１００の製造方法について、図５から図２０を参照しながら説明する。
【００６９】
最初に、図５乃至図７に示すように、半導体基板表面に活性領域を形成する。
【００７０】
まず、フォトリソグラフィ法およびドライエッチング法を用いて、シリコン基板１の一面側に溝２ｅを形成する。溝２ｅの深さは、例えば２５０ｎｍとする。次に、溝２ｅの内部を埋め込むように、シリコン基板１の全面へシリコン窒化膜やシリコン酸化膜からなる絶縁膜（素子分離絶縁膜）２ｆをＣＶＤ（Chemical Vapor Deposition）法によって堆積させる。その後、シリコン基板１の上面に形成された不要な絶縁膜２ｆをＣＭＰ（Chemical Mechanical Polishing）法により除去して、絶縁膜２ｆを溝２ｅの内部だけに残すことにより、素子分離領域となるＳＴＩ２（２ａ、２ｂ、２ｃ）を形成する。これにより、ＳＴＩ２で囲まれると共に、ＳＴＩ２ｂを挟んでＹ方向に隣接する第１活性領域１Ａと第２活性領域１Ｂが形成（画定）される。
【００７１】
第１活性領域１Ａと第２活性領域１Ｂにおける構成要素の製法は同じであるので、これ以降は主に第１活性領域１Ａにおける構成要素の製法について説明する。なお、第１活性領域１Ａの構成要素には符号の末尾にＡを付与しており、第２活性領域１Ｂの構成要素には符号の末尾にＢを付与している。
【００７２】
次に、シリコン基板の内部に埋込配線を形成する。
【００７３】
まず、ＣＶＤ法によって、シリコン基板１の上面にシリコン酸化膜からなる絶縁膜（パッド絶縁膜）２１を厚さ２ｎｍとなるように形成してから、シリコン窒化膜からなるマスク膜２２を厚さ１５０ｎｍとなるように形成する。
【００７４】
次に、フォトリソグラフィ法により、埋込配線溝のパターンを有する図示しないホトレジストマスクを形成する。そして、ホトレジストマスクを用いた異方性ドライエッチング法により、マスク膜２２と絶縁膜２１にパターンを転写する。ここでは、転写した埋込配線溝のパターン幅Ｘ１を５０ｎｍとしている。この異方性ドライエッチング法では、エッチングガスとして、臭化水素（ＨＢｒ）、塩素（Ｃｌ２）、テトラフルオロメタン（ＣＦ４）、酸素（Ｏ２）を使用する。このドライエッチングにより、パターニングした開口部内には、第１活性領域１Ａの上面の一部とＳＴＩ２ａの上面の一部が露出する。その後、ホトレジストマスクを除去する。
【００７５】
次に、マスク膜２２をマスクとした異方性ドライエッチングによって、シリコン基板１の上面を基準にした深さが２２０ｎｍとなるように、露出させた活性領域１ＡとＳＴＩ２ａを掘り下げて、第１埋込配線溝３６Ａを形成する。
【００７６】
次に、熱酸化法によって、第１埋込配線溝３６Ａの内部を酸化して、厚さ５ｎｍの第１溝絶縁膜３７Ａを形成する。
【００７７】
次に、ＣＶＤ法によって、チタンナイトライド（ＴｉＮ）からなる第１埋込外部配線３８Ａと、タングステン（Ｗ）からなる第１埋込内部配線３９Ａを順次成膜して、第１埋込配線溝３６Ａの内部を埋設する。次に、エッチバック法によって、マスク膜２２の上面並びに第１埋込配線溝３６Ａの上部における第１溝絶縁膜３７Ａと第１埋込外部配線３８Ａと第１埋込内部配線３９Ａを除去して、第１埋込配線溝３６Ａの底部に第１埋込配線４５Ａを形成する。このとき、第１埋込配線４５Ａの高さは５０ｎｍとしているので、第１埋込配線溝３６Ａは深さが１７０ｎｍとなり、新たな第１埋込配線溝４０Ａとなって残留する。
【００７８】
次に、図８乃至図１０に示すように、シリコンピラーを形成する。
【００７９】
まず、ＣＶＤ法によって、第１埋込配線溝４０Ａを埋め込むように、シリコン酸化膜からなる埋込絶縁膜４６を形成する。次に、ＣＭＰ法によって、ＳＴＩ２の上面が露出するまで埋込絶縁膜４６を平坦化して、第１埋込配線溝４０Ａの内部だけに埋込絶縁膜４６を残留させる。
【００８０】
次に、ＣＶＤ法によって、シリコン基板１の上面にシリコン酸化膜からなる絶縁膜（パッド絶縁膜）３を厚さ２ｎｍとなるように形成してから、シリコン窒化膜からなる第１マスク膜４を厚さ１２０ｎｍとなるように形成する。
【００８１】
次に、フォトリソグラフィ法により、ピラー溝形成領域Ｒとなるパターンを有する図示しないホトレジストマスクを形成する。この時、第１活性領域１Ａ内へ配置される単位シリコンピラー５Ａ１乃至５Ａ６に相当するパターン、およびＳＴＩ２ｂへ配置されるダミーピラー６に相当するパターンが形成される。
【００８２】
単位シリコンピラー５Ａ１乃至５Ａ６に対応するパターンは、Ｘ方向およびＹ方向の幅が各々５０ｎｍとなる矩形とすることができる。なお、矩形に限らず、直径５０ｎｍの円形であっても良い。また、それぞれの単位シリコンピラー５Ａに相当するパターンの間隔をこの後形成するゲート電極の膜厚の２倍以下とする。具体的には、第１活性領域１Ａにおいて、Ｙ方向の同一線上に中心が位置するように設けられた単位シリコンピラー５Ａ１に相当するパターンと単位シリコンピラー５Ａ２に相当するパターンの間隔は３０ｎｍとする。同様に、ゲート電極の膜厚の２倍以下の間隔で、単位シリコンピラー５Ａ１に相当するパターンとＹ方向で隣接するように、ダミーピラー６に相当するパターンが配置される。その間隔も３０ｎｍとする。チャネル部を形成する各々の単位シリコンピラー５Ａに相当するパターンの太さ（シリコン基板１に平行な面で切った断面の大きさ）は、完全空乏化が可能な太さである。ダミーピラー６に相当するパターンのサイズは任意であり、チャネル部を形成する単位シリコンピラー５Ａに相当するパターンと同じサイズである必要はない。
【００８３】
次に、前記ホトレジストマスクを用いた異方性ドライエッチング法により、第１マスク膜４と絶縁膜３にパターンを転写する。これにより、パターニングした開口部（ピラー溝形成領域Ｒ）内には、第１活性領域１Ａの上面の一部と、第１活性領域１Ａおよび第２活性領域１Ｂに挟まれるＳＴＩ２ｂの上面の一部と、第２活性領域１Ｂの上面の一部と、が露出する。その後、ホトレジストマスクを除去する。
【００８４】
次に、第１マスク膜４をマスクとした異方性ドライエッチングによって、シリコン基板１の上面を基準にした深さが１５０ｎｍとなるように、露出させた第１活性領域１ＡとＳＴＩ２ｂと第２活性領域１Ｂを掘り下げ、単位トランジスタのチャネルとなる単位シリコンピラー５Ａ１乃至５Ａ６並びに５Ｂ１乃至５Ｂ６と、２個のダミーピラー６を形成する。なお、ここでは、活性領域とＳＴＩを同時にドライエッチングする製法を示したが、夫々別々にドライエッチングしてもよい。このとき、ピラー溝形成領域Ｒにおいて、第１埋込配線４５Ａの上面における埋込絶縁膜４６は、Ｚ方向の膜厚が２０ｎｍとなって残留するので、第１埋込配線４５Ａが露出することはない。各々の単位シリコンピラーは、掘り下げられたシリコン基板１の上面から上方に突き出るように形成される。これにより、各単位シリコンピラー５Ａ１乃至５Ａ６は、Ｘ方向およびＹ方向の幅を５０ｎｍとする矩形で形成される。
【００８５】
次に、図１１乃至図１４に示すように、各ピラーの周囲にゲート電極を形成する。
【００８６】
まず、第１シリコンピラー５Ａと第１ダミーシリコンピラー６Ａの側面に熱酸化法でシリコン酸化膜（図示せず）を厚さ１ｎｍとなるように形成する。それから、形成したシリコン酸化膜を覆うようにＣＶＤ法によりシリコン窒化膜を厚さ４ｎｍとなるように成膜する。その後、全面エッチバックを行って、第１シリコンピラー５Ａと第１ダミーシリコンピラー６Ａと第１マスク膜４の側面にサイドウォール膜（図示せず）を形成する。このとき、サイドウォール膜で覆われた各々のシリコンピラーの下端部の周囲には、第１活性領域１Ａの上面が露出する。
【００８７】
次に、熱酸化法によって、各々のシリコンピラーの周囲に位置して上面が露出している第１活性領域１Ａに厚さ３０ｎｍの底絶縁膜８を形成する。このとき、第１シリコンピラー５Ａとダミーピラー６の側面は図示していないサイドウォール膜で覆われているので酸化されない。ここで、第１活性領域１Ａにおいて、第１埋込配線４５Ａの上面に残留していた埋込絶縁膜４６は、底絶縁膜８と一体化するので、今後は底絶縁膜８と記載する。
【００８８】
次に、イオン注入法によって、底絶縁膜８の下方に位置したシリコン基板１へｎ型不純物を導入し、下部拡散層９を形成する。ｎ型不純物は平面視において第１シリコンピラー５Ａ以外の第１活性領域１Ａ全面に注入される。したがって、下部拡散層９は、６個の単位シリコンピラー５Ａ１乃至５Ａ６で共有される。なお注入する不純物は、例えばヒ素や燐を用いることができる。
【００８９】
次に、ドライエッチング法あるいはウェットエッチング法によって、第１シリコンピラー５Ａとダミーピラー６の側面に形成したサイドウォール膜と熱酸化膜を除去する。次に、熱酸化法によって、単位シリコンピラー５Ａ１乃至５Ａ６と第１ダミーシリコンピラー６Ａの側面に厚さ３ｎｍのシリコン酸化膜からなるゲート絶縁膜１０を形成する。
【００９０】
次に、シリコン基板１の全面に厚さ２０ｎｍのｎ型不純物含有多結晶シリコン膜をＣＶＤ法により成膜してから、全面エッチバックを行う。これにより、単位シリコンピラー５Ａ１乃至５Ａ６の側面にｎ型不純物含有多結晶シリコン膜からなる第１ゲート電極１１Ａが形成される。同時にダミーピラー６の側面には給電用ゲート電極１１Ｃが形成される。
【００９１】
前述のように、隣接した単位シリコンピラー５Ａ同士の間隔並びに単位シリコンピラー５Ａ１と第１ダミーシリコンピラー６Ａの間隔は、ゲート電極１１の膜厚の２倍以下（３０ｎｍ）としているので、隣接した各々の単位シリコンピラー５Ａの間は、第１ゲート電極１１Ａで完全に埋められる。また、単位シリコンピラー５Ａ１と第１ダミーシリコンピラー６Ａの間も、第１ゲート電極１１Ａと給電用ゲート電極１１Ｃで完全に埋められる。したがって、単位シリコンピラー５Ａ１乃至５Ａ３並びに単位シリコンピラー５Ａ４乃至５Ａ６の側面における第１ゲート電極１１Ａは、接続されて一体化する。さらに第１ダミーシリコンピラー６Ａの側面における給電用ゲート電極１１Ｃが、単位シリコンピラー５Ａ１の側面における第１ゲート電極１１Ａへ接続される。なお、第１ダミーシリコンピラー６Ａとダミー絶縁膜ピラー６Ｃは一体化しているので、夫々の側面における給電用ゲート電極１１Ｃも一体化している。
【００９２】
次に、図１５乃至図１７に示すように、各々の単位シリコンピラーの上面にシリコンプラグを形成する。
【００９３】
まず、第１シリコンピラー５Ａとダミーピラー６を埋め込むように、ＣＶＤ法によって、シリコン酸化膜からなる溝埋設絶縁膜１２を形成する。次に、ＣＭＰ法によって、第１マスク膜４が露出するように溝埋設絶縁膜１２を平坦化する。
【００９４】
次に、ＣＶＤ法によって、シリコン酸化膜からなる第２マスク膜１３を厚さ５０ｎｍとなるように成膜する。そして、フォトリソグラフィ法とドライエッチング法を用いて、第１シリコンピラー５Ａの上方における第２マスク膜１３を除去する。第２マスク膜１３を除去した第１開口部１４には、第１シリコンピラー５Ａの上方における第１マスク膜４が露出する。
【００９５】
次に、露出した第１マスク膜４をウェットエッチングによって選択的に除去し、さらに絶縁膜３を除去することで、各々の第１シリコンピラー５Ａの上方に第２開口部１５を形成する。第２開口部１５の底面には、第１シリコンピラー５Ａの上面が露出し、その側面には第１ゲート電極１１Ａの一部が露出する。
【００９６】
次に、熱酸化法によって、第２開口部１５の内壁へシリコン酸化膜からなる絶縁膜１７を形成する。次に、イオン注入法によって、第２開口部１５から第１シリコンピラー５Ａの上部にｎ型不純物を注入して、上部拡散層１６を形成する。
【００９７】
次に、ＣＶＤ法によって、第２開口部１５の内壁へ厚さ１０ｎｍとしたシリコン窒化膜を成膜してからエッチバックを行うことにより、シリコン窒化膜からなるサイドウォール膜１８を形成する。このサイドウォール膜１８の形成時のエッチバックにより、第１シリコンピラー５Ａの上面に形成されていた絶縁膜１７も除去して、第１シリコンピラー５Ａの上面を露出させる。その結果、絶縁膜１７は、サイドウォール膜１８の下方と、第２開口部１５における第１ゲート電極１１Ａの露出面に残留する。サイドウォール膜１８は、ゲート電極１１Ａとこの後形成するシリコンプラグを絶縁する役割を果たす。
【００９８】
次に、選択エピタキシャル成長法を用いて、第２開口部１５を埋設するように第１シリコンピラー５Ａの上面へ第１シリコンプラグ１９Ａを成長させる。その後、第１シリコンプラグ１９Ａへヒ素などをイオン注入することにより、第１シリコンプラグ１９Ａをｎ型の導電体として、第１シリコンピラー５Ａの上部に形成した上部拡散層１６と電気的に接触させる。
【００９９】
次に、図１８乃至図２０に示すように、コンタクト孔を形成する。
【０１００】
まず、ＣＶＤ法によって、第１開口部１４を埋め込むように、シリコン酸化膜からなる第１層間絶縁膜２０を形成する。このとき、同じシリコン酸化膜からなる第２マスク膜１３は、第１層間絶縁膜２０と一体化するので、これ以降は第１層間絶縁膜２０として記載する。次に、ＣＭＰ法によって、第１層間絶縁膜２０を平坦化する。
【０１０１】
次に、フォトリソグラフィ法およびドライエッチング法を用いて、第１活性領域１Ａにおける第１拡散コンタクト孔２５Ａと、ＳＴＩ２ａにおける第１配線コンタクト孔２６Ａと、を形成する。第１拡散コンタクト孔２５Ａの底面には、少なくとも第１埋込配線４５Ａの上面の一部と下部拡散層９の上面の一部が露出し、その側面には第１層間絶縁膜２０と溝埋設絶縁膜１２と底絶縁膜８が露出する。また、第１配線コンタクト孔２６Ａの底面には、少なくとも第１埋込配線４５Ａの上面の一部が露出し、その側面には第１層間絶縁膜２０と第１マスク膜４と絶縁膜３と埋込絶縁膜４６が露出する。ここでは、第１拡散コンタクト孔２５Ａと第１配線コンタクト孔２６Ａを同時に形成しているが、別々に形成しても良い。また、第１配線コンタクト孔２６Ａは１本の第１埋込配線４５Ａに対して１個形成しているが、複数個形成しても良い。
【０１０２】
次に、図１乃至図４に示したように、個々のプラグ並びに配線を形成する。
【０１０３】
まず、ＣＶＤ法によって、第１拡散コンタクト孔２５Ａと第１配線コンタクト孔２６Ａの内壁を覆うように、薄いシリコン膜（Ｓｉ）を形成してから、第１拡散コンタクト孔２５Ａと第１配線コンタクト孔２６Ａを埋設するように、金属膜を形成する。
【０１０４】
本実施形態では、金属膜としてチタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、タングステン（Ｗ）膜をこの順番に形成した積層膜を用いる。チタン膜は、最初に形成した薄いシリコン膜との接触部分で、成膜と同時にチタンシリサイド（ＴｉＳｉ２）膜を形成し、第１埋込配線４５Ａとの接触抵抗の低減に寄与する。
【０１０５】
チタン膜に代えて、スパッタ法で形成するコバルト（Ｃｏ）膜やニッケル（Ｎｉ）膜を用いることができる。これらの膜を用いる場合およびチタン膜をスパッタ法で形成する場合には、成膜中にシリサイドは生じないので、成膜後に熱処理工程を付加して各々の金属膜をシリサイド化する。その後、窒化チタン膜およびタングステン膜を形成する。
【０１０６】
次に、ＣＭＰ法によって、第１層間絶縁膜２０の上面に形成された不要なシリサイド膜と金属膜を除去して、第１拡散コンタクト孔２５Ａと第１配線コンタクト孔２６Ａの内部にシリサイド膜と金属膜を残留させる。これにより、第１拡散コンタクト孔２５Ａに第１ダミープラグ４４Ａを形成するとともに、第１配線コンタクト孔２６Ａに第１拡散プラグ３１Ａを構成している第１下部拡散プラグ３１ＹＡを形成する。したがって第１ダミープラグ４４Ａは、チタンシリサイド膜からなる第１外部ダミープラグ４７Ａと、窒化チタン膜からなる第１中間ダミープラグ４８Ａと、タングステン膜からなる第１内部ダミープラグ４９Ａと、で構成されている。
【０１０７】
次に、ＣＶＤ法によって、第１ダミープラグ４４Ａと第１下部拡散プラグ３１ＹＡと第１層間絶縁膜２０を覆うように、シリコン酸化膜からなる第２層間絶縁膜２４を形成する。その後、フォトリソグラフィ法およびドライエッチング法を用いて、コンタクト孔（配線給電コンタクト孔）２７〜２９を形成する。ダミー絶縁膜ピラー６Ｃの上方に形成したコンタクト孔２７の底部には、少なくとも給電用ゲート電極１１Ｃの一部（図示せず）と第１マスク膜４の一部が露出する。また、第１シリコンピラー５Ａの上方に形成したコンタクト孔２８の底部には、少なくとも第１シリコンプラグ１９Ａの一部が露出する。さらに、第１下部拡散プラグ３１ＹＡの上方に形成したコンタクト孔２９の底部には、少なくとも第１下部拡散プラグ３１ＹＡの一部が露出する。
【０１０８】
次に、ＣＶＤ法によって、各々のコンタクト孔を埋設するようにチタン膜、窒化チタン膜およびタングステン膜をこの順番で形成した金属膜を成膜する。次に、ＣＭＰ法によって、第２層間絶縁膜２４の上面に形成された金属膜を除去して、コンタクト孔２７には第１給電プラグ３５を形成して、さらにコンタクト孔２８には第１ピラープラグ３０Ａ、コンタクト孔２９には第１上部拡散プラグ３１ＸＡを形成する。
【０１０９】
次に、スパッタ法により、窒化タングステン（ＷＮ）膜およびタングステン膜をこの順番で形成した金属膜を第２層間絶縁膜２４の上面に形成する。その後、フォトリソグラフィ法とドライエッチング法により、前記金属膜をパターニングする。これにより、第１給電プラグ３５に接続されるゲート給電配線４２と、第１ピラープラグ３０Ａに接続される第１ピラー配線３３Ａと、第１上部拡散プラグ３１ＸＡに接続される第１プラグ配線３４Ａと、を形成する。
【０１１０】
以上で、半導体装置１００が完成する。
【０１１１】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。成膜方法やエッチング方法、各膜の構成材料やサイズ等は上記例に限定されず、適宜選択されるべきものである。
【符号の説明】
【０１１２】
１Ａ    第１活性領域
１Ｂ    第２活性領域
２ａ，２ｂ，２ｃ    ＳＴＩ
３    絶縁膜
４    第１マスク膜
５Ａ１〜５Ａ６，５Ｂ１〜５Ｂ６    単位シリコンピラー
６Ａ    第１ダミーシリコンピラー
６Ｂ    第２ダミーシリコンピラー
６Ｃ    ダミー絶縁膜ピラー
６Ｘ，６Ｙ    ダミーピラー
８    底絶縁膜
９    下部拡散層
１０    ゲート絶縁膜
１１Ａ    第１ゲート電極
１１Ｂ    第２ゲート電極
１１Ｃ    給電用ゲート電極
１２    溝埋設絶縁膜
１４    第１開口部
１５    第２開口部
１６    上部拡散層
１７    絶縁膜
１８    サイドウォール膜
１９Ａ    第１シリコンプラグ
２０    第１層間絶縁膜
２１    絶縁膜
２２    マスク膜
２４    第２層間絶縁膜
２５    拡散コンタクト孔
２７〜２９    コンタクト孔
３０Ａ１〜３０Ａ６    ダミーピラーコンタクトプラグ（第１ピラープラグ）
３０Ｂ１〜３０Ｂ６    第２ピラープラグ
３１Ａ    第１下部拡散層コンタクトプラグ（第１拡散プラグ）
３１Ｂ    第２拡散プラグ
３１ＸＡ    第１上部拡散プラグ
３１ＹＡ    第１下部拡散プラグ
３３Ａ１，３３Ａ２    第１ピラー配線
３３Ｂ１，３３Ｂ２    第２ピラー配線
３４Ａ    第１プラグ配線
３４Ｂ    第２プラグ配線
３５    第１給電プラグ
３６Ａ    埋込配線溝
３７Ａ    第１溝絶縁膜
３８Ａ    第１埋込外部配線
３９Ａ    第１埋込内部配線
４０Ａ    第１埋込配線溝
４２    ゲート給電線
４４Ａ１〜４４Ａ６    第１ダミープラグ
４４Ｂ１〜４４Ｂ６    第２ダミープラグ
４５Ａ１〜４５Ａ３    第１埋込配線
４５Ｂ１〜４５Ｂ３    第２埋込配線
４７Ａ    第１外部ダミープラグ
４８Ａ    第１中間ダミープラグ
４９Ａ    第１内部ダミープラグ
５０Ａ１〜５０Ａ６，５０Ｂ１〜５０Ｂ６    単位トランジスタ
【図１】
2015115451.tif 000003
【図２】
2015115451.tif 000004
【図３】
2015115451.tif 000005
【図３Ａ】
2015115451.tif 000006
【図４】
2015115451.tif 000007
【図５】
2015115451.tif 000008
【図６】
2015115451.tif 000009
【図７】
2015115451.tif 000010
【図８】
2015115451.tif 000011
【図９】
2015115451.tif 000012
【図１０】
2015115451.tif 000013
【図１１】
2015115451.tif 000014
【図１２】
2015115451.tif 000015
【図１３】
2015115451.tif 000016
【図１４】
2015115451.tif 000017
【図１５】
2015115451.tif 000018
【図１６】
2015115451.tif 000019
【図１７】
2015115451.tif 000020
【図１８】
2015115451.tif 000021
【図１９】
2015115451.tif 000022
【図２０】
2015115451.tif 000023