(57)【要約】【課題】高周波ノイズを低減させることが可能な半導体装置を提供する。【解決手段】半導体装置１００は、半導体チップ１と、半導体チップ１が搭載されるダイパッド３と、半導体チップ１に形成されたゲート電極パッド１１と電気的に接続されるリード７と、半導体チップ１に並設されるパッド２０とを備える。パッド２０は、一方の主表面が配線部材１５によってゲート電極パッド１１と電気的に接続され、他方の主表面がリード７に接合される。【選択図】図３
2015097237.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップが搭載されるダイパッドと、
前記半導体チップに形成されたゲート電極パッドと電気的に接続されるリードと、
前記半導体チップに並設され、一方の主表面が配線部材によって前記ゲート電極パッドと電気的に接続され、他方の主表面が前記リードに接合される、導電性のパッドとを備える、半導体装置。
【請求項２】
前記パッドは、前記ゲート電極パッドに隣接して配置される、請求項１に記載の半導体装置。
【請求項３】
前記リードは、前記ゲート電極パッドに隣接して延設され、
前記パッドは、前記リードの前記ゲート電極パッドに隣接する位置に接合される、請求項２に記載の半導体装置。
【請求項４】
前記パッドは、
前記一方の主表面に形成される第１の導電部分と、
前記他方の主表面の一部分に形成され、前記第１の導電部分と電気的に接続される第２の導電部分とを含み、
前記第１の導電部分は、前記ゲート電極パッドに隣接して配置され、
前記第２の導電部分は、前記リードに接合され、
前記他方の主表面の残りの部分は、前記ダイパッドに接合される、請求項２に記載の半導体装置。
【請求項５】
前記パッドの表面高さは、前記ゲート電極パッドの表面高さと等しい、請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記配線部材は、ワイヤボンディングまたはリボンボンディングを含む、請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体チップは、ワイドバンドギャップ半導体を含む、請求項１から請求項６のいずれか１項に記載の半導体装置。
【請求項８】
前記パッドの前記一方の主表面には、ゲート抵抗が形成される、請求項１から請求項７のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、より特定的には、半導体装置において、半導体チップのスイッチング動作時に発生する高周波ノイズを減衰するための技術に関する。
【背景技術】
【０００２】
従来より、パワー半導体チップを用いたパワーモジュールにおいては、電子部品の信頼性向上およびモジュールの生産性向上を目的として、樹脂による封止構造が広く採用されている。
【０００３】
たとえば特許第３６７５６０３号公報（特許文献１）には、３端子ラジアルリード形樹脂封止パッケージを備えているパワートランジスタが開示される。このパワートランジスタは、電子回路要素が作り込まれソース電極パッドとゲート電極パッドを有する半導体ペレットと、当該半導体ペレットの電子回路要素が作り込まれた面とは反対の面に接続されたタブと、タブとは別体で形成され、半導体ペレットのソース電極パッドおよびゲート電極パッドとワイヤによって電気的に接続された複数のインナリードと、複数のインナリードのそれぞれに連結された複数のアウタリードと、半導体ペレット、タブ、複数のインナリードおよび複数のアウタリードを樹脂封止した樹脂封止体とを備えている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３６７５６０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
パワー半導体チップにおけるスイッチング素子としては、比較的高速でスイッチング動作が可能なゲート絶縁型トランジスタ（Insulated  Gate  Bipolar  Transistor）や電力用ＭＯＳ（Metal  Oxide  Semiconductor）トランジスタ等が主に適用されている。この種の半導体チップでは、従来より、シリコン（Ｓｉ）基板が広く用いられている。
【０００６】
さらに近年では、シリコンに比べてバンドギャップが大きいワイドバンドギャップ半導体の利用が進められつつある。ワイドバンドギャップ半導体は、代表的には、炭化珪素（ＳｉＣ）結晶、窒化ガリウム（ＧａＮ）およびダイヤモンドなどがある。ワイドバンドギャップ半導体素子は、シリコン半導体素子と比べて電子飽和速度が大きいため、より高速のスイッチング動作が可能である。また、ワイドバンドギャップ半導体素子は、シリコンに比べて高耐圧、低オン抵抗および高温環境での安定動作を特徴とするため、たとえば同じ電流駆動能力を有するシリコン半導体素子と比べて、半導体チップの実装面積を縮小することができる。これにより、パワーモジュールの小型化を実現できる。
【０００７】
その一方で、上述した樹脂による封止構造を採用したパワーモジュールにおいては、パワー半導体チップのゲートにゲート信号を供給する配線の寄生インダクタンスの影響を受けて、ゲート信号にリンギングが発生する。このため、パワー半導体チップが高速でスイッチング動作を行なうと、オン／オフの切換わりの過渡状態で大きなスパイク電圧が発生することになり、高周波の電圧変動が生じてしまう。この高周波の電圧変動がもたらす高周波ノイズが、パワー半導体チップの故障の要因となり得る。したがって、ワイドバンドギャップ半導体をパワー半導体チップに適用するには、このような高周波ノイズへの対策が重要な課題となる。
【０００８】
この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、高周波ノイズを低減させることが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００９】
この発明に従った半導体装置は、半導体チップと、半導体チップが搭載されるダイパッドと、半導体チップに形成されたゲート電極パッドと電気的に接続されるリードと、半導体チップに並設され、一方の主表面が配線部材によってゲート電極パッドと電気的に接続され、他方の主表面がリードに接合される導電性のパッドとを備える。
【発明の効果】
【００１０】
この発明によれば、半導体チップにゲート信号を供給する配線の寄生インダクタンスを低減できるため、ゲート信号のリンギングを低減することができる。この結果、高周波ノイズを低減させることが可能な半導体装置を実現できる。
【図面の簡単な説明】
【００１１】
【図１】一般的な半導体装置を概略的に示す平面図である。
【図２】図１のＩＩ−ＩＩ線に沿った、半導体装置の断面図である。
【図３】第１の実施の形態に係る半導体装置を概略的に示す平面図である。
【図４】図３のＩＶ−ＩＶ線に沿った、半導体装置の断面図である。
【図５】図３のＶ−Ｖ線に沿った、半導体装置の断面図である。
【図６】第２の実施の形態に係る半導体装置を概略的に示す平面図である。
【図７】図６のＶＩＩ−ＶＩＩ線に沿った、半導体装置の断面図である。
【図８】図６のＶＩＩＩ−ＶＩＩＩ線に沿った、半導体装置の断面図である。
【発明を実施するための形態】
【００１２】
[本願発明の実施形態の説明]
最初に本発明の実施形態を列記して説明する。
【００１３】
（１）  この発明に従った半導体装置は、半導体チップと、半導体チップが搭載されるダイパッドと、半導体チップに形成されたゲート電極パッドと電気的に接続されるリードと、半導体チップに並設され、一方の主表面が配線部材によってゲート電極パッドと電気的に接続され、他方の主表面がリードに接合される導電性のパッドとを備える。
【００１４】
この構成によれば、ゲート電極パッドおよびパッドの間を電気的に接続する配線部材の長さを短くすることができるため、半導体チップに供給されるゲート信号の配線の寄生インダクタンスを低減できる。これにより、ゲート信号のリンギングが抑制されるため、半導体チップのスイッチング動作時に発生する高周波ノイズを低減することが可能となる。
【００１５】
（２）  上記半導体装置において、パッドは、ゲート電極パッドに隣接して配置される。
【００１６】
この構成によれば、ゲート電極パッドとパッドとの間を、より短い配線部材で電気的に接続することができるため、ゲート信号の配線の寄生インダクタンスを効果的に低減できる。
【００１７】
（３）  上記半導体装置において、リードは、ゲート電極パッドに隣接して延設される。パッドは、リードのゲート電極パッドに隣接する位置に接合される。
【００１８】
この構成によれば、リードをゲート電極パッドに隣接するように引き延ばすことにより、パッドをゲート電極パッドに隣接して配置することができる。これにより、ゲート電極パッドとパッドとの間を、より短い配線部材で電気的に接続することができる。
【００１９】
（４）  上記半導体装置において、パッドは、一方の主表面に形成される第１の導電部分と、他方の主表面の一部分に形成され、第１の導電部分と電気的に接続される第２の導電部分とを含む。第１の導電部分は、ゲート電極パッドに隣接して配置される。第２の導電部分は、リードに接合される。パッドの他方の主表面の残りの部分は、ダイパッドに接合される。
【００２０】
この構成によれば、パッドを、ダイパッドと電気的に絶縁した状態で、ゲート電極パッドに隣接して配置することができる。これにより、ダイパッドおよびリードの形状を変更することなく、ゲート電極パッドとパッドとの間を、より短い配線部材で電気的に接続することができる。
【００２１】
（５）  上記半導体装置において、パッドの表面高さは、ゲート電極パッドの表面高さと等しい。
【００２２】
この構成によれば、ゲート電極パッドとパッドとの間を、最も短い配線部材で電気的に接続することができる。
【００２３】
（６）  上記半導体装置において、配線部材は、ワイヤボンディングまたはリボンボンディングを含む。
【００２４】
この構成によれば、ワイヤまたはリボンの長さを短くすることができるため、ワイヤおよびリボンが有する寄生インダクタンスを低減できる。
【００２５】
（７）  上記半導体装置において、半導体チップは、ワイドバンドギャップ半導体を含む。
【００２６】
この構成によれば、半導体チップを、高速のスイッチング動作が可能なワイドギャップ半導体で作製した場合においても、半導体チップのスイッチング動作時に発生する高周波ノイズを低減することができる。
【００２７】
（８）  上記半導体装置において、パッドの一方の主表面には、ゲート抵抗が形成される。
【００２８】
この構成によれば、従来、半導体装置の外部に設けられていたゲート抵抗を半導体装置に実装したことにより、ゲート信号の配線の長さを短縮できるため、配線の寄生インダクタンスを低減することができる。また、外付けのゲート抵抗が不要となるため、半導体装置が搭載される外部基板を小型化できる。
【００２９】
[本願発明の実施形態の詳細]
以下、図面を参照しつつ、本発明の実施形態について説明する。以下の説明では、同一または対応する要素には同一の符号を付して、それらについての詳細な説明は繰り返さない。
【００３０】
＜実施の形態１＞
最初に、従来よりパワーモジュール等に適用される一般的な半導体装置１０００の構成について図１および図２を用いて説明する。
【００３１】
図１は、一般的な半導体装置１０００を概略的に示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った、半導体装置１０００の断面図である。
【００３２】
図１および図２を参照して、半導体装置１０００は、たとえば３端子ラジアルリード形樹脂封止構造を有している。半導体装置１０００は、半導体チップ１と、ダイパッド３と、樹脂封止体４と、３本のリード５，６，７と、ワイヤ配線１５，１６とを備える。
【００３３】
半導体チップ１は、パワー半導体チップであり、たとえばパワーＭＯＳＦＥＴである。ＭＯＳＦＥＴは、ドレインと、ソースと、ゲートとを有する。ドレインは半導体チップ１の裏面に形成される。ゲートおよびソースはゲート電極パッド１１およびソース電極パッド１２にそれぞれ電気的に接続されている。ゲート電極パッド１１およびソース電極パッド１２は、たとえばアルミニウムまたはアルミニウム合金により形成される。
【００３４】
ダイパッド３の一方の主表面には、すなわち表側の主表面には半導体チップ１が、はんだ等の導電材２を介在して配置されている。ダイパッド３は、半導体チップ１を支持固定するとともに、半導体チップ１の駆動により発生する熱を、ダイパッド３の、半導体チップ１と接する側と反対側の主表面、すなわち裏側の主表面に放熱する役割を有している。なお、ダイパッド３の裏側の主表面には、ダイパッド３に伝えられた熱を半導体装置１０００の外部に放出するための放熱部材（図示せず）が設けられていてもよい。
【００３５】
半導体チップ１にはリード６，７が、ワイヤ配線１５，１６をそれぞれ介在して電気的に接続されている。具体的には、図２に示すように、いわゆるボンディングワイヤ技術により、半導体チップ１の表面に形成されたゲート電極パッド１１と、リード７の表面の一部とが、ワイヤ配線１５により電気的に接続されている。
【００３６】
同様にして半導体チップ１の表面に形成されたソース電極パッド１２と、リード６の表面の一部とが、ワイヤ配線１６により電気的に接続されている。なお、図１に示すように、大電流が流れるソース電極パッド１２とリード６との間を複数本（たとえば３本）のワイヤ配線１６で結ぶことにより、ワイヤ配線における電気抵抗を大幅に低減することができる。
【００３７】
リード５の一方の先端にはダイパッド３が一体的に連結されている。リード５，６，７は、半導体チップ１と半導体装置１０００の外部との間の電気信号の入出力を媒介する導電性部材である。ダイパッド３およびリード５，６，７は、熱伝導率の高い導電性材料である、たとえば銅または銅合金により形成される。ワイヤ配線１５，１６は、たとえばアルミニウム、金または銅からなる。
【００３８】
半導体チップ１、ダイパッド３、ワイヤ配線１５，１６および、リード５，６，７の少なくとも一部は、樹脂封止体４により封止されている。樹脂封止体４は、電気絶縁性を有しており、たとえばエポキシ樹脂等で構成される。樹脂封止体４により、半導体装置１０００は、光、熱および湿気などの環境ならびにパーティクルなどの汚染源から保護される。なお、樹脂封止体４の下端面からはリード５，６，７の他方の先端が平行に突き出された状態となっている。
【００３９】
半導体チップ１は、半導体装置１０００の外部に配置されたゲート駆動回路（図示せず）から供給されるゲート信号に応答してオン・オフされる。ゲート駆動回路は、図示しない制御装置からの信号に応答してゲート信号を生成し、生成したゲート信号を半導体チップ１へ出力する。具体的には、ゲート駆動回路はリード７に電気的に接続されており、生成したゲート信号を、リード７およびワイヤ配線１５を介してゲート電極パッド１１に供給する。
【００４０】
ゲート駆動回路からゲート電極パッド１１までの間のゲート信号の配線には、寄生インダクタンスが存在する。この寄生インダクタンスは、配線長が長くなるほど大きくなる。寄生インダクタンスの影響を受けて、ゲート信号にリンギングが発生すると、そのリンギングが半導体チップ１のゲート電極パッド１１に伝達される。この結果、半導体チップ１のスイッチングの際にスパイク電圧が発生する。このスパイク電圧は、特に半導体チップがターンオフした時に大きくなる。スパイク電圧が増大すると、半導体チップ１の出力電圧に大きなオーバーシュートと、それに続く電圧振動とを生じさせる。このような出力電圧の振動は高周波ノイズとなって半導体装置１０００の誤動作や故障を引き起こす可能性がある。また、高周波ノイズが制御ＩＣなどその他の部品の動作に影響を及ぼす可能性がある。
【００４１】
特に、半導体チップ１をワイドバンドギャップ半導体によって作製した場合、同じ電流駆動能力を有するシリコン半導体と比べて、半導体チップ１の実装面積を縮小できる。その反面、ワイドバンドギャップ半導体は、シリコン半導体を比べてスイッチング動作が高速であるため、上述した高周波ノイズの問題が顕著となり得る。
【００４２】
上述したゲート信号のリンギングを抑制するためには、ゲート信号が供給される配線の長さを短くすることによって配線の寄生インダクタンスを低減する必要がある。しかしながら、従来の半導体装置１０００では、図２に示すように、ゲート電極パッド１１とリード７との位置関係によってワイヤ配線１５の長さが決まるため、ワイヤ配線１５の長さにより生じる寄生インダクタンスを小さくすることが難しいという問題があった。
【００４３】
また、ゲート信号の配線に介挿されて半導体チップ１のスイッチング速度を制御するためのゲート抵抗は、通常、ゲート駆動回路とともに半導体装置１０００の外部に設けられている。このため、短縮できるゲート信号の配線の長さに限界があった。
【００４４】
以下、図３から図５を参照して、この発明の第１の実施の形態に係る半導体装置１００を説明する。図３は、第１の実施の形態に係る半導体装置１００を概略的に示す平面図である。図４は、図３のＩＶ−ＩＶ線に沿った、半導体装置１００の断面図である。図５は、図３のＶ−Ｖ線に沿った、半導体装置１００の断面図である。
【００４５】
図３を参照して、第１の実施の形態に係る半導体装置１００は、従来の半導体装置１０００と比較して、リード７からゲート電極パッド１１までのゲート信号の配線が異なっている。半導体装置１００の概略構成は、ゲート信号の配線を除いて、従来の半導体装置１０００と同じであるため、詳細な説明は繰り返さない。
【００４６】
この実施の形態において、半導体チップ１は、ワイドバンドギャップ半導体を含む。ワイドバンドギャップ半導体は、ＳｉＣ、ＧａＮあるいはダイヤモンドであり得る。半導体チップ１は、たとえばＳｉＣによって形成されたパワー半導体チップである。１つの実施の形態において、パワー半導体チップは、パワーＭＯＳＦＥＴである。ＳｉＣによって形成されたＭＯＳＦＥＴは、ダイパッド３の一方の主表面に搭載され、はんだ等の導電材２によってダイパッド３と接合されている。ダイパッド３は、平面略矩形状を有しており、ゲート電極パッド１１が延設される方向に平行な一辺が、ゲート電極パッド１１に近接するように形成されている。
【００４７】
リード７は、その一部がダイパッド３の上記一辺に沿って延設される。このようにしてゲート電極パッド１１とリード７の一部とは隣接して配置される。
【００４８】
図４および図５を参照して、リード７の一方の主表面、すなわち表側の主表面には導電性のパッド２０が搭載され、導電性の接合材によってリード７と接合されている。パッド２０は、たとえばアルミナまたはセラミックを材料として形成されたブロック２４であり得る。ブロック２４の表面および裏面にはそれぞれ、たとえば金または銀を材料とする導電膜２３，２４がメタライズ処理によって形成されている。
【００４９】
ブロック２４の表面に形成された導電膜２３と、ブロック２４の裏面に形成された導電膜２５とは、ビア２２によって電気的に接続されている。ビア２２は、ワイヤ配線１５と比べて径を十分に大きくすることで、低い抵抗値を実現している。なお、導電膜２３と導電膜２５との間に小径のビアを複数並列に設けるようにしてもよい。あるいは、ビア２２に代えて、ブロック２４の側面をメタライズ処理することによって、導電膜２３と導電膜２５とを電気的に接続するようにしてもよい。このようにして、リード７の表側の主表面とパッド２０の表側の主表面とは電気的に接続される。
【００５０】
半導体チップ１に形成されたゲート電極パッド１１と、パッド２０の表側の主表面の一部とは、ワイヤ配線１５により電気的に接続される。このとき、ワイヤ配線１５は、隣接して配置されるゲート電極パッド１１およびパッド２０の間を最短距離で結ぶようにボンディングすることが好ましい。たとえば図３に示すように、ゲート電極パッド１１およびパッド２０の延設方向に対して略垂直となるようにワイヤ配線１５をボンディングする。
【００５１】
なお、ワイヤ配線１５に代えて、ゲート電極パッド１１およびパッド２０を幅広のリボンでボンディング（リボンボンディング）してもよい。
【００５２】
このようにゲート電極パッド１１にパッド２０を並設させ、パッド２０の主表面にワイヤ配線１５をボンディングすることにより、ゲート電極パッド１１とリード７の表側の主表面とをワイヤ配線１５により電気的に接続する従来の半導体装置１０００（図２参照）と比較して、ワイヤ配線１５の長さを短くすることができる。さらにパッド２０をゲート電極パッド１１に隣接して配置することで、ワイヤ配線１５の長さを大幅に短縮できる。この結果、ゲート信号の配線の寄生インダクタンスを低減することができる。
【００５３】
この実施の形態では、図５に示すように、半導体チップ１の表面高さ（ゲート電極パッド１１の表面高さ）とパッド２０の表面高さとを等しくする。これにより、ワイヤ配線１５の長さを最も短くすることができる。なお、半導体チップ１の表面高さとパッド２０の表面高さとを等しくするとは、パッド２０の表面高さが、半導体チップ１の表面高さに必ずしも一致している必要はなく、半導体チップ１の表面高さよりも幾分高くてもよく、あるいは幾分低くてもよい。なお、パッド２０の表面高さは、半導体チップ１の厚みに応じてパッド２０の厚みを設定することで容易に調整可能である。
【００５４】
さらにパッド２０の表面の導電膜２３には抵抗パターン２１が形成される。この抵抗パターン２１は、たとえばタンタル窒化物などから構成され、蒸着などによって導電膜２３の一部を被覆するように形成される。蒸着の際には、導電膜２３上に所定形状（抵抗パターン２１に対応する形状）が露出するようにマスクを用いるとよい。なお、抵抗パターン２１は、蒸着に限られず、タンタル窒化物などからなるシート部材を導電膜２３に貼り付けることで形成されてもよい。
【００５５】
抵抗パターン２１は、半導体チップ１のスイッチング速度を制御するためのゲート抵抗を構成する。このようにゲート抵抗を半導体装置１００に実装することで、ゲート抵抗を外部に設ける従来の半導体装置１０００と比較して、ゲート抵抗を半導体チップ１により近接して配置することができる。また、ゲート信号の配線の長さも短くできるため、ゲート信号のリンギングを効果的に抑制することができる。さらに、外付けのゲート抵抗が不要となるため、半導体装置１００が搭載される外部基板の小型化を実現できる。
【００５６】
以上のように、この発明の第１の実施の形態によれば、ゲート信号の配線の長さを短くすることができるため、配線の寄生インダクタンスを低減できる。これにより、高速でスイッチング動作するパワー半導体チップ（ワイドギャップ半導体）においても、ゲート信号のリンギングが抑制されるため、スイッチング動作時に発生する高周波ノイズを低減することが可能となる。
【００５７】
＜実施の形態２＞
図６から図８を参照して、本発明の第２の実施の形態に係る半導体装置１１０を説明する。図６は、第２の実施の形態に係る半導体装置１１０を概略的に示す平面図である。図７は、図６のＶＩＩ−ＶＩＩ線に沿った、半導体装置１１０の断面図である。図８は、図６のＶＩＩＩ−ＶＩＩＩ線に沿った、半導体装置１１０の断面図である。
【００５８】
第２の実施の形態に係る半導体装置１１０は、上述した第１の実施の形態に係る半導体装置１００と比較して、リード７からゲート電極パッド１１までのゲート信号の配線が異なっている。半導体装置１１０の概略構成は、ゲート信号の配線を除いて、半導体装置１００と同じであるため、詳細な説明は繰り返さない。
【００５９】
図６を参照して、半導体装置１１０において、半導体チップ１は、ダイパッド３の一方の主表面に搭載され、はんだ等の導電材２によってダイパッド３と接合されている。なお、ダイパッド３は、従来の半導体装置１０００のダイパッド３と略同じ形状を有している。
【００６０】
ダイパッド３の表側の主表面およびリード７の表側の主表面にはパッド２０が搭載されている。パッド２０は、半導体チップ１のゲート電極パッド１１に隣接して配置されている。パッド２０は、図７に示すように、たとえばアルミナまたはセラミックを材料として形成されたブロック２４であり得る。ブロック２４の表面には導電膜２３がメタライズ処理によって形成されている。ブロック２４の裏面の一部分には導電膜２５がメタライズ処理によって形成されている。パッド２０の裏面のうち導電膜２５が配された部分は、リード７の表側の主表面に接合される。パッド２０の裏面のうち導電膜２５が配されていない部分は、ダイパッド３の表側の主表面に接合される。すなわち、パッド２０の裏面は、リード７に電気的に接続される一方で、ダイパッド３とは絶縁されている。
【００６１】
ブロック２４の表面に形成された導電膜２３と、ブロック２４の裏面の一部分に形成された導電膜２５とは、ビア２２によって電気的に接続されている。ビア２２は、ワイヤ配線１５と比べて、径が十分に大きく、低い抵抗値を実現している。なお、導電膜２３と導電膜２５との間に小径のビアを複数並列に設けるようにしてもよい。または、ビア２２に代えて、ブロック２４の側面をメタライズ処理することによって、導電膜２３と導電膜２５とを電気的に接続するようにしてもよい。このようにして、リード７の表側の主表面とパッド２０の表側の主表面とが電気的に接続される。
【００６２】
半導体チップ１に形成されたゲート電極パッド１１と、パッド２０の表側の主表面の一部とは、ワイヤ配線１５により電気的に接続される。ワイヤ配線１５は、隣接して配置されるゲート電極パッド１１およびパッド２０の間を最短距離で結ぶようにボンディングすることが好ましい。たとえば図６に示すように、ゲート電極パッド１１およびパッド２０の延設方向に対して略垂直となるようにワイヤ配線１５をボンディングする。
【００６３】
第２の実施の形態においても、上述した第１の実施の形態と同様に、ゲート電極パッド１１にパッド２０を並設させ、パッド２０の主表面にワイヤ配線１５をボンディングすることにより、従来の半導体装置１０００（図２参照）と比較して、ワイヤ配線１５の長さを短くすることができる。これにより、ゲート信号の配線の寄生インダクタンスを低減できる。
【００６４】
さらに、図７に示すように、半導体チップ１の表面高さ（ゲート電極パッド１１の表面高さ）とダイパッド２０の表面高さとを等しくすることにより、ワイヤ配線１５の長さを最も短くすることができる。
【００６５】
なお、第２の実施の形態においては、従来の半導体装置１０００のダイパッド３の形状を変更することなく、パッド２０をゲート電極パッド１１に並設することができる。
【００６６】
この実施の形態においても、パッド２０の導電膜２３には、ゲート抵抗を構成する抵抗パターン２１が形成される。このようにゲート抵抗を半導体装置１００に実装することで、ゲート抵抗を外部に設ける従来の半導体装置１０００と比較して、ゲート抵抗を半導体チップ１により近接して配置できるとともに、ゲート信号の配線の長さも短くできるため、ゲート信号のリンギングを効果的に抑制することができる。さらに、外付けのゲート抵抗が不要となるため、半導体装置１１０が搭載される外部基板の小型化を実現できる。
【００６７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６８】
この発明は、パワー半導体チップを搭載したパワーモジュールに有利に適用される。
【符号の説明】
【００６９】
１  半導体チップ
２  導電材
３  ダイパッド
４  樹脂封止体
５，６，７  リード
１１  ゲート電極パッド
１２  ソース電極パッド
１５，１６  ワイヤ配線
２０  パッド
２１  抵抗パターン
２２  ビア
２３，２５  導電膜
２４  ブロック
１００，１１０  半導体装置
【図１】
2015097237.tif 000003
【図２】
2015097237.tif 000004
【図３】
2015097237.tif 000005
【図４】
2015097237.tif 000006
【図５】
2015097237.tif 000007
【図６】
2015097237.tif 000008
【図７】
2015097237.tif 000009
【図８】
2015097237.tif 000010