(57)【要約】【課題】主記憶装置から不正にデータが読み出されることを防止することを可能とする。【解決手段】主記憶アクセス制御装置７０は、主記憶装置２０に対する読み出しアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報７１０を記憶する記憶部７１と、主記憶装置２０に対して発行された、係る読み出しアクセス命令が包含する命令情報を、不正アクセス定義情報７１０と照合し、照合結果が所定の条件を満たす場合に、係る読み出しアクセス命令が不正アクセスであることを検出する検出部７２と、検出部７２が係る読み出しアクセス命令が不正アクセスであることを検出した場合に、その読み出しアクセス命令の実行を中止する実行制御部７３と、を備える。【選択図】      図６
2015179447.tif 000002
【特許請求の範囲】
【請求項１】
主記憶装置に対する読み出しアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報を記憶可能な記憶手段と、
前記主記憶装置に対して発行された前記読み出しアクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記読み出しアクセス命令が不正アクセスであることを検出する検出手段と、
前記検出手段が前記読み出しアクセス命令が不正アクセスであることを検出した場合に、前記読み出しアクセス命令の実行を中止する実行制御手段と、
を備える主記憶アクセス制御装置。
【請求項２】
前記記憶手段は、前記主記憶装置に対する書き込みアクセス命令に関して、不正アクセスである前記命令情報を定義した前記不正アクセス定義情報を記憶し、
前記検出手段は、前記主記憶装置に対して発行された前記書き込みアクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記書き込みアクセス命令が不正アクセスであることを検出し、
前記実行制御手段は、前記検出手段が前記書き込みアクセス命令が不正アクセスであることを検出した場合に、前記書き込みアクセス命令の実行を中止する、
請求項１に記載の主記憶アクセス制御装置。
【請求項３】
前記実行制御手段は、前記検出手段が前記読み出しアクセス命令あるいは前記書き込みアクセス命令が不正アクセスであることを検出した場合に、前記読み出しアクセス命令、あるいは、前記書き込みアクセス命令が包含する前記命令情報を、ログ情報として出力する、
請求項２に記載の主記憶アクセス制御装置。
【請求項４】
前記記憶手段は、前記読み出しアクセス命令、あるいは、前記書き込み命令がアクセスする前記主記憶装置におけるアドレス領域を示す、不正アクセスアドレス領域が示す値を記憶し、
前記検出手段は、前記命令情報が包含するアクセスアドレスが示す値が、前記不正クセスアドレス領域に含まれていることを検出する、
請求項２または３に記載の主記憶アクセス制御装置。
【請求項５】
前記記憶手段は、前記読み出しアクセス命令、あるいは、前記書き込みアクセス命令を発行した発行元を識別可能な識別子を、前記不正アクセスアドレス領域が示す値と関連付けた、前記不正アクセス定義情報を記憶し、
前記検出手段は、前記命令情報が包含するアクセスアドレスが示す値が、前記不正アクセスアドレス領域に含まれる場合に、前記命令情報が包含する前記識別子が、前記不正アクセスアドレス領域に関連づけられた前記識別子に含まれていることを検出する、
請求項４に記載の主記憶アクセス制御装置。
【請求項６】
請求項１乃至５のいずれかに記載の主記憶アクセス制御装置と、前記主記憶装置と、を有する、主記憶アクセス制御システム。
【請求項７】
情報処理装置によって、
主記憶装置に対する読み出しアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報を記憶手段に記憶し、
前記主記憶装置に対して発行された前記読み出しアクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記読み出しアクセス命令が不正アクセスであることを検出し、
前記読み出しアクセス命令が不正アクセスであることを検出した場合に、前記読み出しアクセス命令の実行を中止する、
主記憶アクセス制御方法。
【請求項８】
前記主記憶装置に対する書き込みアクセス命令に関して、不正アクセスである前記命令情報を定義した前記不正アクセス定義情報を、前記記憶手段に記憶し、
前記主記憶装置に対して発行された前記書き込みアクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記書き込みアクセス命令が不正アクセスであることを検出し、
前記書き込みアクセス命令が不正アクセスであることを検出した場合に、前記書き込みアクセス命令の実行を中止する、
請求項８に記載の主記憶アクセス制御方法。
【請求項９】
主記憶装置に対する読み出しアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報を、記憶手段に記憶する記憶処理と、
前記主記憶装置に対して発行された前記読み出しアクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記読み出しアクセス命令が不正アクセスであることを検出する検出処理と、
前記検出処理が前記読み出しアクセス命令が不正アクセスであることを検出した場合に、前記読み出しアクセス命令の実行を中止する実行制御処理と、
をコンピュータに実行させる主記憶アクセス制御プログラム。
【請求項１０】
前記主記憶装置に対する書き込みアクセス命令に関して、不正アクセスである前記命令情報を定義した前記不正アクセス定義情報を前記記憶手段に記憶する前記記憶処理と、
前記主記憶装置に対して発行された前記書き込みアクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記書き込みアクセス命令が不正アクセスであることを検出する前記検出処理と、
前記検出処理が前記書き込みアクセス命令が不正アクセスであることを検出した場合に、前記書き込みアクセス命令の実行を中止する前記実行制御処理と、
をコンピュータに実行させる請求項９に記載の主記憶アクセス制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、主記憶装置へのアクセス命令を受信して、当該アクセス命令の実行を制御する主記憶アクセス制御装置等に関する。
【背景技術】
【０００２】
コンピュータシステムにおいて、各種の障害や実行するプログラムの論理バグ等に起因して、あるいは、悪意のあるユーザによって、主記憶装置におけるアクセス禁止領域への不正アクセスが行われる場合がある。例えば、係る不正アクセスによって、アクセス禁止領域に格納されたシステム情報が不正に書き換えられた場合、システムダウンにつながる虞がある。あるいは、係る不正アクセスによって、アクセス禁止領域からデータが不正に読み出された場合、処理が異常終了したり、あるいは、セキュリティ上の問題が発生したりする虞がある。したがって、高度情報化社会の進展に伴い、係る不正アクセスを防止する技術に対する期待が高まってきている。
【０００３】
このような技術に関連する技術として、特許文献１には、メモリにおける書き込み禁止領域への不正な書き込みリクエストを検出して、検出された書き込みリクエストが指示する処理を停止する装置が開示されている。この装置は、また、係る不正な書き込みリクエストが指示した書き込み処理の内容を記憶して出力する。
【０００４】
また、特許文献２には、記憶装置へのアクセス履歴情報を、当該記憶装置とは異なる履歴記憶装置に格納することにより、当該記憶装置がダウンした場合であっても、係るアクセス履歴情報を取得できるようにしたシステムが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平04-326440号公報
【特許文献２】特開2011-164840号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１が開示した技術は、主記憶装置に対する不正な書き込みアクセスを防止することはできるが、不正な読み出しアクセスを防止するはできない。特許文献２が開示した技術も、主記憶装置に対する不正な読み出しアクセスを防止するはできない。アクセス禁止領域からデータが不正に読み出された場合、処理が異常終了したり、あるいは、セキュリティ上の問題が発生したりする虞がある。したがって、主記憶装置に対する不正な書き込みアクセスを防止するのみでは、コンピュータシステムの運用管理において、不十分である。
【０００７】
本願発明の主たる目的は、この問題を解決した、主記憶アクセス制御装置、主記憶アクセス制御システム、主記憶アクセス制御方法、及び、主記憶アクセス制御ログラムを提供することである。
【課題を解決するための手段】
【０００８】
本願発明に係る主記憶アクセス制御装置は、主記憶装置に対する読み出しアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報を記憶可能な記憶手段と、前記主記憶装置に対して発行された前記読み出しアクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記読み出しアクセス命令が不正アクセスであることを検出する検出手段と、前記検出手段が前記読み出しアクセス命令が不正アクセスであることを検出した場合に、前記読み出しアクセス命令の実行を中止する実行制御手段と、を備えることを特徴とする。
【０００９】
上記目的を達成する他の見地において、本願発明の主記憶アクセス制御方法は、情報処理装置によって、主記憶装置に対する読み出しアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報を記憶手段に記憶し、前記主記憶装置に対して発行された前記読み出しアクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記読み出しアクセス命令が不正アクセスであることを検出し、前記読み出しアクセス命令が不正アクセスであることを検出した場合に、前記読み出しアクセス命令の実行を中止することを特徴とする。
【００１０】
また、上記目的を達成する更なる見地において、本願発明に係る主記憶アクセス制御プログラムは、主記憶装置に対する読み出しアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報を、記憶手段に記憶する記憶処理と、前記主記憶装置に対して発行された前記読み出しアクセス命令が包含する前記命令情報を、前記不正アクセス定義情報と照合し、照合結果が所定の条件を満たす場合に、前記読み出しアクセス命令が不正アクセスであることを検出する検出処理と、前記検出手段が前記読み出しアクセス命令が不正アクセスであることを検出した場合に、前記読み出しアクセス命令の実行を中止する実行制御処理と、をコンピュータに実行させることを特徴とする。
【００１１】
更に、本発明は、係る主記憶アクセス制御プログラム（コンピュータプログラム）が格納された、コンピュータ読み取り可能な、不揮発性の記憶媒体によっても実現可能である。
【発明の効果】
【００１２】
本願発明は、主記憶装置から不正にデータが読み出されることを防止することを可能とする。
【図面の簡単な説明】
【００１３】
【図１】本願発明の第１の実施形態に係る主記憶アクセス制御システムの構成を示すブロック図である。
【図２】本願発明の第１の実施形態に係る主記憶アクセス制御システムの動作を示すフローチャートである。
【図３】本願発明の第１の実施形態に係る主記憶装置アドレス空間の例を示す図である。
【図４】本願発明の第１の実施形態に係る不正アクセス定義情報の構成例を示す図である。
【図５】本願発明の第１の実施形態に係るログ情報の構成例を示す図である。
【図６】本願発明の第２の実施形態に係る主記憶アクセス制御装置の構成を示すブロック図である。
【図７】本願発明の各実施形態に係る主記憶アクセス制御装置を実行可能な情報処理装置の構成を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下、本願発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
＜第１の実施形態＞
図１は、第１の実施形態に係る主記憶アクセス制御システム１の構成を概念的に示すブロック図である。本実施形態に係る主記憶アクセス制御システム１は、主記憶アクセス制御装置１０、主記憶装置２０、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）３０、ＩＯ（Ｉｎｐｕｔ  Ｏｕｔｐｕｔ）コントローラ４０、外部情報処理装置５０、及び、システムバス６０を有する。これら構成要素のうち、外部情報処理装置５０を除く構成要素は、例えば、サーバ装置等の情報処理装置に内蔵されている。尚、主記憶アクセス制御システム１は、ＣＰＵ３０、ＩＯコントローラ４０、及び、外部情報処理装置５０を、それぞれ、複数有してもよい。
【００１６】
主記憶アクセス制御装置１０、ＣＰＵ３０、及び、ＩＯコントローラ４０は、システムバス６０により、通信可能に接続されている。ＣＰＵ３０は、主記憶アクセス制御装置１０を介して、主記憶装置２０にアクセスする。外部情報処理装置５０は、ＩＯコントローラ４０、及び、主記憶アクセス制御装置１０を介して、主記憶装置２０にアクセスする。ＩＯコントローラ４０は、例えば、ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔｓ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）  Ｅｘｐｒｅｓｓカード等のＩＯインタフェースを制御するカードである。
【００１７】
主記憶装置２０は、ＣＰＵ３０、及び、外部情報処理装置５０が、情報処理を行う際に使用する様々なデータを、データの種別ごとに所定の領域に格納している。
【００１８】
主記憶装置２０に関する主記憶装置アドレス空間２００の構成例を図３に示す。図３に示す例では、主記憶装置アドレス空間２００におけるアドレスが“０ｘ００００００００”（“０ｘ”は１６進数表記であることを示す）から“０ｘ００ＦＦＦＦＦＦ”までの領域は、プログラムコード領域２０１である。プログラムコード領域２０１には、ＣＰＵ３０が実行するソフトウェアに関するプログラムコードが格納されている。主記憶装置アドレス空間２００におけるアドレスが“０ｘ０１００００００”から“０ｘ０１ＦＦＦＦＦＦ”までの領域は、制御データ格納領域２０２である。制御データ格納領域２０２には、ＣＰＵ３０が実行するソフトウェアを制御するデータが格納されている。主記憶装置アドレス空間２００におけるアドレスが“０ｘ０２００００００”以降の領域は、データ領域２０３である。データ領域２０３には、例えば、外部情報処理装置５０が、ＣＰＵ３０と通信するデータ等が格納されている。尚、主記憶装置２０に関する主記憶装置アドレス空間２００の構成は、図３に示す構成に限定されるわけではない。
【００１９】
主記憶アクセス制御装置１０は、ＣＰＵ３０、及び、外部情報処理装置５０が発行した主記憶装置２０へのアクセス命令を受信して、そのアクセス命令を処理する。主記憶アクセス制御装置１０は、図１に示すように、不正アクセス定義情報記憶部１１、検出部１２、及び、実行制御部１３を備えている。検出部１２、及び、実行制御部１３は、電子回路の場合もあれば、コンピュータプログラムとそのコンピュータプログラムに従って動作するプロセッサによって実現される場合もある。不正アクセス定義情報記憶部１１は、電子回路あるいはコンピュータプログラムとそのコンピュータプログラムに従って動作するプロセッサによってアクセス制御が行われる、電子メモリあるいは磁気ディスク等の記憶装置である。
【００２０】
不正アクセス定義情報記憶部１１は、不正アクセス定義情報１１０を格納している。不正アクセス定義情報１１０は、ＣＰＵ３０、あるいは、外部情報処理装置５０が発行した主記憶装置２０へのアクセス命令が、不正なアクセス命令であるか否かを判断する際の基準となる情報である。不正アクセス定義情報１１０は、例えば、主記憶アクセス制御システム１を管理するシステム管理者等により、不正アクセス定義情報記憶部１１に登録される。尚、不正アクセス定義情報記憶部１１は、主記憶装置２０とは異なる専用の電子メモリあるいは磁気ディスクであってもよいし、主記憶装置２０の一部を使用してもよい。
【００２１】
不正アクセス定義情報１１０の構成例を図４に示す。不正アクセス定義情報１１０は、エントリ１１１、オフセットアドレス１１２、領域サイズ１１３、バスマスター１１４、及び、アクセス種別１１５を関連付けたレコードを包含している。エントリ１１１は、各レコードの項番である。オフセットアドレス１１２、及び、領域サイズ１１３は、主記憶装置アドレス空間２００における特定の領域を示す情報である。例えば、エントリ１１１が“１”であるレコードが示す、オフセットアドレス１１２が“０ｘ００００００００”であり、領域サイズ１１３が“０ｘ０１００００００”である主記憶装置アドレス空間２００における領域は、図３に示すプログラムコード領域２０１に相当する。また、エントリ１１１が“２”及び“３”であるレコードが示す、オフセットアドレス１１２が“０ｘ００００００００”であり、領域サイズ１１３が“０ｘ０２００００００”である主記憶装置アドレス空間２００における領域は、図３に示すプログラムコード領域２０１及び制御データ格納領域２０２に相当する。
【００２２】
バスマスター１１４は、システムバス６０に、主記憶装置２０へのアクセス命令を出力した出力元を示す情報である。例えば、エントリ１１１が“１”であるレコードにおけるバスマスター１１４が示す値は“ＣＰＵ３０”である。これは、係るレコードは、ＣＰＵ３０が発行したアクセス命令に関して、不正アクセス命令を定義していることを示している。また、エントリ１１１が“２”及び“３”であるレコードにおけるバスマスター１１４が示す値は“ＩＯコントローラ４０”である。本実施形態では、ＩＯコントローラ４０は、外部情報処理装置５０から受信した主記憶装置２０へのアクセス命令を、システムバス６０に出力する。したがって、係るレコードは、外部情報処理装置５０が発行したアクセス命令に関して、不正アクセス命令を定義していることを示している。
【００２３】
アクセス種別１１５は、主記憶装置２０へのアクセス命令が、書き込み命令であるのか、あるいは読み出し命令であるのかを識別する情報である。
【００２４】
図４に示す不正アクセス定義情報１１０におけるエントリ１１１が“１”であるレコードは、主記憶装置アドレス空間２００におけるプログラムコード領域２０１に対する、ＣＰＵ３０からの書き込みアクセスを、不正アクセス命令として定義している。その理由は、プログラムコード領域２０１に格納されたプログラムコードは、通常運用時には、書き換えられることがないからである。また、不正アクセス定義情報１１０におけるエントリ１１１が“２”及び“３”であるレコードは、主記憶装置アドレス空間２００におけるプログラムコード領域２０１及び制御データ格納領域２０２に対する、外部情報処理装置５０からの書き込みアクセス及び読み込みアクセスを、不正アクセス命令として定義している。その理由は、プログラムコード領域２０１及び制御データ格納領域２０２は、ＣＰＵ３０のみが、情報処理を行う際に使用する領域であるからである。すなわち、本実施形態では、主記憶装置アドレス空間２００において、外部情報処理装置５０がアクセス可能である領域は、データ領域２０３のみである。
【００２５】
検出部１２は、ＣＰＵ３０、あるいは、外部情報処理装置５０が発行した、主記憶装置２０へのアクセス命令を、システムバス６０を介して受信する。検出部１２は、受信したアクセス命令の命令情報を、不正アクセス定義情報１１０と照合する。検出部１２は、係る命令情報が包含する、システムバス６０に出力した出力元を識別可能な識別子とアクセス種別が、それぞれ、バスマスター１１４及びアクセス種別１１５と一致するレコードを検出する。そして、検出部１２は、係る命令情報が包含するアクセスアドレスが、検出したレコードにおける、オフセットアドレス１１２及び領域サイズ１１３によって決定する領域に含まれる場合、受信したアクセス命令が、主記憶装置２０に対する不正アクセス命令であると判定する。検出部１２は、当該アクセス命令が不正アクセス命令であることを、実行制御部１３へ通知する。
【００２６】
実行制御部１３は、当該アクセス命令が不正アクセス命令でない場合、当該アクセス命令を実行する。実行制御部１３は、検出部１２から、当該アクセス命令が不正アクセス命令であることを通知された場合、当該アクセス命令の実行を中止する。実行制御部１３は、当該アクセス命令の命令情報を基に、ログ情報１３０を生成する。
【００２７】
ログ情報１３０の構成例を図５に示す。ログ情報１３０は、ｎ（ｎは１以上の整数）このログエントリ１３１−１乃至ｎを包含している。ログエントリ１３１−１は、タイムスタンプ１３１１−１、アクセス種別１３１２−１、バスマスター１３１３−１、アドレス１３１４−１、及び、データ１３１５−１を包含している。ログエントリ１３１−２乃至ｎの構成も、ログエントリ１３１−１と同様である。
【００２８】
タイムスタンプ１３１１−１は、ログエントリ１３１−１に情報を格納した時間を示す値を格納している。アクセス種別１３１２−１は、アクセス命令の命令情報が包含するアクセス種別を示す値を格納している。バスマスター１３１３−１は、係る命令情報が包含するシステムバス６０に出力した出力元を識別可能な識別子を格納している。アドレス１３１４−１は、係る命令情報が包含するアクセスアドレスを示す値を格納している。データ１３１５−１は、係る命令情報が包含する書き込みアクセスにおける書き込みデータ
を格納している。
【００２９】
実行制御部１３は、生成したログ情報１３０を、例えば、主記憶装置２０における所定の領域に格納する。あるいは、実行制御部１３は、ログ情報１３０を、主記憶アクセス制御システム１における、主記憶装置２０以外の別の記憶装置に格納してもよい。
【００３０】
次に図２のフローチャートを参照して、本実施形態に係るアクセス制御システム１の動作（処理）について詳細に説明する。
【００３１】
検出部１２は、ＣＰＵ３０あるいは外部情報処理装置が発行した、主記憶装置２０へのアクセス命令を受信する（ステップＳ１０１）。検出部１２は、当該アクセス命令における命令情報を、不正アクセス定義情報１１０と照合し、係る命令情報の内容と一致するレコードが不正アクセス定義情報１１０にあるか否かを確認する。（ステップＳ１０２）。
【００３２】
係る命令情報の内容と一致するレコードが存在せず、当該アクセス命令が不正アクセス命令でない場合（ステップＳ１０３でＮｏ）、実行制御部１３は、当該アクセス命令における命令情報に基づき、主記憶装置２０へアクセスする（ステップＳ１０４）。主記憶アクセス制御装置１０は、主記憶装置２０へのアクセス結果を、当該アクセス命令の発行元に送信し（ステップＳ１０５）、全体の処理は終了する。
【００３３】
係る命令情報の内容と一致するレコードが存在し、当該アクセス命令が不正アクセス命令である場合（ステップＳ１０３でＹｅｓ）、実行制御部１３は、当該アクセス命令の実行を中止する（ステップＳ１０６）。実行制御部１３は、当該アクセス命令における命令情報に基づき、ログ情報１３０を生成したのち、生成したログ情報１３０を所定の記憶場所に格納し（ステップＳ１０７）、全体の処理は終了する。
【００３４】
本実施形態に係る主記憶アクセス制御システム１は、主記憶装置から不正にデータが読み出されることを防止することができる。その理由は、検出部１２が、主記憶装置２０に対する不正な読み出しアクセス命令を、不正アクセス定義情報１１０に基づいて検出し、実行制御部１３が、検出された不正な読み出しアクセス命令の実行を中止するからである。
【００３５】
主記憶装置における特定の領域に格納されたデータが不正に変更されることを防止するために、係る特定の領域への書き込みアクセスを受け付けないようにしたシステムがある。しかしながら、主記憶装置からの読み出しアクセスについては、一般的にアクセス制限が設けられていない。このため、ＣＰＵが主記憶装置から不正なデータを読み出した結果、情報処理に関する結果の不正、あるいは、システム障害等が発生する虞がある。
【００３６】
これに対して、本実施形態に係る主記憶アクセス制御システム１では、不正アクセス定義情報記憶部１１が、主記憶装置２０に対する書き込みアクセス命令に加えて読み出しアクセス命令に関しても、不正アクセス命令を定義した不正アクセス定義情報１１０を記憶する。そして、検出部１２が、不正な読み出しアクセス命令を検出し、実行制御部１３が、検出された不正な読み出しアクセス命令の実行を中止する。これにより、本実施形態に係る主記憶アクセス制御システム１は、主記憶装置から不正にデータが読み出されることを防止することができる。
【００３７】
また、本実施形態に係る不正アクセス定義情報１１０は、主記憶装置アドレス空間２００における領域と、アクセス命令を発行した発行元を識別可能な識別子と、アクセス種別を識別する値とを関連付けたレコードを包含している。これにより、主記憶アクセス制御システム１は、アクセス命令発行元別、アクセス領域別、及び、アクセス種別毎に、主記憶装置２０へのアクセスを許可するか否かを、柔軟に設定することができる。
【００３８】
さらに、本実施形態に係る実行制御部１３は、検出部１２が、不正アクセス命令を検出した際に、当該不正アクセス命令の命令情報を基に、ログ情報を生成する。一般的なコンピュータシステムでは、主記憶装置への不正な書き込みアクセスによりデータが破壊された結果として、あるいは、不正な読み出しアクセスにより不正なデータを使用して情報処理を行なった結果として、システム障害が発生した際に、障害処理を開始する。しかしながら、係る障害処理において採取されるログ情報を基に、主記憶装置に対して不正なアクセスを行った装置、および、係る不正なアクセスを行った時間を特定することは困難である。また、係る不正アクセスにより、障害処理を行うプログラム自体が破壊された場合は、障害処理自体を実行することができなくなる。本実施形態に係る主記憶アクセス制御システム１は、不正アクセス命令を検出した際に、当該不正アクセス命令の実行を中止し、当該不正アクセス命令の命令情報を基にログ情報を生成するため、このような問題を回避することができる。
【００３９】
＜第２の実施形態＞
図６は第２の実施形態の主記憶アクセス制御装置７０の構成を概念的に示すブロック図である。
【００４０】
本実施形態の主記憶アクセス制御装置７０は、記憶部７１、検出部７２、及び、実行制御部７３を有している。
【００４１】
記憶部７１は、主記憶装置２０に対する読み出しアクセス命令に関して、不正アクセスである命令情報を定義した不正アクセス定義情報７１０を記憶する。
【００４２】
検出部７２は、主記憶装置２０に対して発行された、係る読み出しアクセス命令が包含する命令情報を、不正アクセス定義情報７１０と照合する。そして、検出部７２は、照合結果が所定の条件を満たす場合に、係る読み出しアクセス命令が不正アクセスであることを検出する。
【００４３】
実行制御部７３は、検出部７２が、係る読み出しアクセス命令が不正アクセスであることを検出した場合に、その読み出しアクセス命令の実行を中止する。
【００４４】
本実施形態に係る主記憶アクセス制御装置７０は、主記憶装置から不正にデータが読み出されることを防止することができる。その理由は、検出部７２が、主記憶装置２０に対する不正な読み出しアクセス命令を、不正アクセス定義情報７１０に基づいて検出し、実行制御部７３が、検出された不正な読み出しアクセス命令の実行を中止するからである。
【００４５】
＜ハードウェア構成例＞
上述した各実施形態において図１、及び、図６に示した各部は、専用のＨＷ（ＨａｗｄＷａｒｅ）（電子回路）によって実現することができる。また、少なくとも、不正アクセス定義情報記憶部１１及び記憶部７１における記憶制御機能、検出部１２及び７２、及び、実行制御部１３及び７３は、ソフトウェアプログラムの機能（処理）単位（ソフトウェアモジュール）と捉えることができる。但し、これらの図面に示した各部の区分けは、説明の便宜上の構成であり、実装に際しては、様々な構成が想定され得る。この場合のハードウェア環境の一例を、図７を参照して説明する。
【００４６】
図７は、本発明の模範的な実施形態に係る主記憶アクセス制御装置を実行可能な情報処理装置９００（コンピュータ）の構成を例示的に説明する図である。即ち、図７は、図１、及び、図６に示した主記憶アクセス制御装置を実現可能なコンピュータ（情報処理装置）の構成であって、上述した実施形態における各機能を実現可能なハードウェア環境を表す。
【００４７】
図７に示した情報処理装置９００は、ＣＰＵ９０１、ＲＯＭ（Ｒｅａｄ＿Ｏｎｌｙ＿Ｍｅｍｏｒｙ）９０２、ＲＡＭ（Ｒａｎｄｏｍ＿Ａｃｃｅｓｓ＿Ｍｅｍｏｒｙ）９０３、ハードディスク９０４（記憶装置）、外部装置との通信インタフェース９０５（Ｉｎｔｅｒｆａｃｅ：以降、「Ｉ／Ｆ」と称する）、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ＿Ｄｉｓｃ＿Ｒｅａｄ＿Ｏｎｌｙ＿Ｍｅｍｏｒｙ）等の記憶媒体９０７に格納されたデータを読み書き可能なリーダライタ９０８、及び、入出力インタフェース９０９を備え、これらの構成がバス９０６（通信線）を介して接続された一般的なコンピュータである。
【００４８】
そして、上述した実施形態を例に説明した本発明は、図７に示した情報処理装置９００に対して、その実施形態の説明において参照したブロック構成図（図１、及び、図６）における不正アクセス定義情報記憶部１１及び記憶部７１における記憶制御機能、検出部１２及び７２、及び、実行制御部１３及び７３、或いはフローチャート（図２）の機能を実現可能なコンピュータプログラムを供給した後、そのコンピュータプログラムを、当該ハードウェアのＣＰＵ９０１に読み出して解釈し実行することによって達成される。また、当該装置内に供給されたコンピュータプログラムは、読み書き可能な揮発性の記憶メモリ（ＲＡＭ９０３）またはハードディスク９０４等の不揮発性の記憶デバイスに格納すれば良い。
【００４９】
また、前記の場合において、当該ハードウェア内へのコンピュータプログラムの供給方法は、ＣＤ−ＲＯＭ等の各種記憶媒体９０７を介して当該装置内にインストールする方法や、インターネット等の通信回線を介して外部よりダウンロードする方法等のように、現在では一般的な手順を採用することができる。そして、このような場合において、本発明は、係るコンピュータプログラムを構成するコード或いは、そのコードが格納された記憶媒体９０７によって構成されると捉えることができる。
【００５０】
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
【符号の説明】
【００５１】
１    主記憶アクセス制御システム
１０    主記憶アクセス制御装置
１１    不正アクセス定義情報記憶部
１１０    不正アクセス定義情報
１１１    エントリ
１１２    オフセットアドレス
１１３    領域サイズ
１１４    バスマスター
１１５    アクセス種別
１２    検出部
１３    実行制御部
１３０      ログ情報
１３１−１乃至ｎ    ログエントリ
１３１１−１    タイムスタンプ
１３１２−１    アクセス種別
１３１３−１    バスマスター
１３１４−１    アドレス
１３１５−１    データ
２０    主記憶装置
２００    主記憶装置アドレス空間
２０１    プログラムコード領域
２０２    制御データ格納領域
２０３    データ領域
３０    ＣＰＵ
４０    ＩＯコントローラ
５０    外部情報処理装置
６０    システムバス
７０    主記憶アクセス制御装置
７１    記憶部
７１０    不正アクセス定義情報
７２    検出部
７３    実行制御部
９００    情報処理装置
９０１    ＣＰＵ
９０２    ＲＯＭ
９０３    ＲＡＭ
９０４    ハードディスク
９０５    通信インタフェース
９０６    バス
９０７    記憶媒体
９０８    リーダライタ
９０９    入出力インタフェース
【図１】
2015179447.tif 000003
【図２】
2015179447.tif 000004
【図３】
2015179447.tif 000005
【図４】
2015179447.tif 000006
【図５】
2015179447.tif 000007
【図６】
2015179447.tif 000008
【図７】
2015179447.tif 000009