(57)【要約】【課題】２つの電圧を出力でき、発振を防止できるＬＬＣ電流共振型スイッチング電源装置を提供する。【解決手段】第１のスイッチ素子と第２のスイッチ素子に接続された１次巻線と、２つの２次巻線とを有する変圧器と、第１及び第２のスイッチ素子を交互にオン／オフするように第１及び第２の駆動信号を発生するＬＬＣ制御回路を備える。ＬＬＣ電流共振型スイッチング電源装置は、電流共振回路の共振動作によって２つの交流電圧を２つの２次巻線に誘起させた後第１及び第２の直流電圧に変換する。ＬＬＣ制御回路は、第１の直流電圧に対応する第１のフィードバック信号に基づいて、第１及び第２の駆動信号の各スイッチング周波数を制御し、第２の直流電圧に対応する第２のフィードバック信号に基づいて、第１及び第２の駆動信号の各デューティ比を制御し、第１の直流電圧の一部を第２の直流電圧に印加する発振防止調整用可変抵抗を備える。【選択図】図１
2015053765.tif 000002
【特許請求の範囲】
【請求項１】
入力直流電圧と接地電圧との間に設けられ、互いに直列に接続された第１及び第２のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子との接続点に接続された１次巻線と、２つの２次巻線とを有する変圧器と、
前記２つの２次巻線にそれぞれ接続される一端を有する２つのダイオードと、
前記２つのダイオードの各他端にそれぞれ接続された２つの平滑用コンデンサと、
前記１次巻線に直列に接続して電流共振回路を構成するための共振コンデンサと、
前記第１及び第２のスイッチ素子を交互にオン／オフするように第１及び第２の駆動信号を発生して前記第１及び第２のスイッチ素子を制御する制御手段とを備え、
前記電流共振回路の共振動作によって所定の２つの交流電圧をそれぞれ前記２つの２次巻線に誘起させた後、前記２つのダイオード及び前記２つの平滑用コンデンサによりそれぞれ所定の第１及び第２の直流電圧に変換するＬＬＣ電流共振型スイッチング電源装置であって、
前記制御手段は、前記第１の直流電圧に対応する第１のフィードバック信号に基づいて、前記第１及び第２の駆動信号の各スイッチング周波数を制御し、前記第２の直流電圧に対応する第２のフィードバック信号に基づいて、前記第１及び第２の駆動信号の各デューティ比を制御することにより、前記第１及び第２の直流電圧をそれぞれ所定の第１及び第２の目標電圧となるように制御し、
前記ＬＬＣ電流共振型スイッチング電源装置は、
前記第１の直流電圧の一部をバイアス電圧として前記第２の直流電圧に印加する発振防止調整用可変抵抗をさらに備えたことを特徴とするＬＬＣ電流共振型スイッチング電源装置。
【請求項２】
前記第１のフィードバック信号と前記第２のフィードバック信号のいずれか一方を遅延させる遅延素子をさらに備えたことを特徴とする請求項１記載のＬＬＣ電流共振型スイッチング電源装置。
【請求項３】
前記第１の直流電圧を分圧して前記第１のフィードバック信号を生成する第１の分圧回路と、
前記第２の直流電圧を分圧して前記第２のフィードバック信号を生成する第２の分圧回路とを備えたことを特徴とする請求項１又は２記載のＬＬＣ電流共振型スイッチング電源装置。
【請求項４】
前記第１の直流電圧を前記発振防止調整用可変抵抗を介して前記第２の分圧回路に印加することを特徴とする請求項３記載のＬＬＣ電流共振型スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータ装置などを含むＬＬＣ電流共振型スイッチング電源装置に関する。
【背景技術】
【０００２】
近年、環境問題を鑑みて、家電製品及び事務機器等の電子機器における消費電力の低減が注目されている。それに伴い、電子機器に使用される電源装置の電力変換効率の向上が望まれている。また、家庭用機器の小型化にともなって電源装置の小型化も望まれている。また、電子機器に搭載される半導体集積回路が複数の電圧を使用するので、複数の電圧を出力できる電源装置が求められている。
【０００３】
このような事情から、スイッチング損失が少なく小型化に適したＬＬＣ電流共振型スイッチング電源装置に関する様々な技術が提案されている。例えば特許文献１には、互いに異なる２つの電圧を出力するＬＬＣ電流共振型スイッチング電源装置が提案されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
２つの電圧を出力するＬＬＣ電流共振型スイッチング電源装置において、一方の出力電圧の制御が他方の出力電圧の制御に影響を及ぼすので、ＬＬＣ電流共振型スイッチング電源装置が発振する場合があるという問題があった。
【０００５】
本発明の目的は、２つの電圧を出力でき、発振を防止できるＬＬＣ電流共振型スイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明に係るＬＬＣ電流共振型スイッチング電源装置は、入力直流電圧と接地電圧との間に設けられ、互いに直列に接続された第１及び第２のスイッチ素子と、
前記第１のスイッチ素子と前記第２のスイッチ素子との接続点に接続された１次巻線と、２つの２次巻線とを有する変圧器と、
前記２つの２次巻線にそれぞれ接続される一端を有する２つのダイオードと、
前記２つのダイオードの各他端にそれぞれ接続された２つの平滑用コンデンサと、
前記１次巻線に直列に接続して電流共振回路を構成するための共振コンデンサと、
前記第１及び第２のスイッチ素子を交互にオン／オフするように第１及び第２の駆動信号を発生して前記第１及び第２のスイッチ素子を制御する制御手段とを備え、
前記電流共振回路の共振動作によって所定の２つの交流電圧をそれぞれ前記２つの２次巻線に誘起させた後、前記２つのダイオード及び前記２つの平滑用コンデンサによりそれぞれ所定の第１及び第２の直流電圧に変換するＬＬＣ電流共振型スイッチング電源装置であって、
前記制御手段は、前記第１の直流電圧に対応する第１のフィードバック信号に基づいて、前記第１及び第２の駆動信号の各スイッチング周波数を制御し、前記第２の直流電圧に対応する第２のフィードバック信号に基づいて、前記第１及び第２の駆動信号の各デューティ比を制御することにより、前記第１及び第２の直流電圧をそれぞれ所定の第１及び第２の目標電圧となるように制御し、
前記ＬＬＣ電流共振型スイッチング電源装置は、
前記第１の直流電圧の一部をバイアス電圧として前記第２の直流電圧に印加する発振防止調整用可変抵抗をさらに備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、２つの電圧を出力でき、発振を防止できるＬＬＣ電流共振型スイッチング電源装置を提供できる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係るＬＬＣ電流共振型スイッチング電源装置１００の構成を示す回路図である。
【図２】図１のＬＬＣ電流共振型スイッチング電源装置１００の動作例を示すタイミングチャートである。
【図３】図１のＬＬＣ電流共振型スイッチング電源装置１００の別の動作例を示すタイミングチャートである。
【図４】図１のＬＬＣ電流共振型スイッチング電源装置１００に含まれる分圧回路３０の変形例を示す回路図である。
【図５】図１のＬＬＣ電流共振型スイッチング電源装置１００に含まれる分圧回路３０の別の変形例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、適宜図面を参照しながら、本発明の実施形態に係るＬＬＣ電流共振型スイッチング電源装置について説明する。なお、同一の構成要素には同一の符号を付す。
【００１０】
図１は、実施形態に係るＬＬＣ電流共振型スイッチング電源装置（以下、ＬＬＣ電源装置という。）１００の構成を示す回路図である。図１に示すように、ＬＬＣ電源装置１００は、入力端子Ｔ１と、ＬＬＣ制御回路１０と、２つのｎチャンネルＭＯＳ電界効果トランジスタ（以下、ｎＭＯＳトランジスタという。）Ｑ１，Ｑ２とを備えて構成される。ここで、ｎＭＯＳトランジスタＱ１，Ｑ２はそれぞれスイッチ素子を構成し、互いに直列に接続される。ＬＬＣ電源装置１００は、入力端子Ｔ１に入力される入力直流電圧を所定の直流の目標電圧Ｖｔ２，Ｖｔ３に変換してそれぞれ出力端子Ｔ２，Ｔ３を介して出力する。ここで、ＬＬＣ電源装置１００は、変圧器２０と、共振コンデンサＣｒと、２つの整流ダイオードＤ１，Ｄ２と、２つの平滑用コンデンサＣｓ１，Ｃｓ２と、出力端子Ｔ２，Ｔ３とを備えて構成される。さらに、ＬＬＣ電源装置１００は、分圧回路３０と、２つのエラーアンプ４１，４５と、２つのフォトカプラ４２，４６と、定電圧源４９とを備えて構成される。分圧回路３０は、５つの抵抗Ｒ１〜Ｒ４と、可変抵抗Ｒ５を備えて構成される。本実施形態に係るコンデンサＣｓ１，Ｃｓ２は電解コンデンサである。
【００１１】
図１において、入力電圧Ｖ１は、入力端子Ｔ１と、ｎＭＯＳトランジスタＱ１のドレインおよびソースと、ｎＭＯＳトランジスタＱ２のドレインおよびソースとを介して接地される。ＬＬＣ制御回路１０は、駆動信号である駆動電圧ＶＧ１，ＶＧ２をそれぞれｎＭＯＳトランジスタＱ１，Ｑ２の各ゲートに出力する。ｎＭＯＳトランジスタＱ１のソースは、漏れインダクタンスＬｒと、１次インダクタＬｐと、共振コンデンサＣｒとを介して接地される。漏れインダクタンスＬｒと、１次インダクタＬｐと、共振コンデンサＣｒとは電流共振回路を構成する。
【００１２】
変圧器２０は、１次インダクタＬｐを有する１次巻線と、２つの２次インダクタＬｓ１，Ｌｓ２を有する２次巻線とを備えて構成され、漏れインダクタンスＬｒを有する。２次インダクタＬｓ１，Ｌｓ２は互いに直列に接続され、１次インダクタＬｐと、２次インダクタＬｓ１，Ｌｓ２とは、同一の芯に、同一の極性で設けられる。２次インダクタＬｓ１と２次インダクタＬｓ２との接続点は接地される。１次インダクタＬｐの巻数は正の整数Ｎに設定され、２次インダクタＬｓ１の巻数は正の整数Ｍに設定され、２次インダクタＬｓ２の巻数は正の整数Ｓに設定される。変圧器２０は、１次インダクタＬｐに印加される交流電圧に応じて、２次インダクタＬｓ１，Ｌｓ２に交流電圧を発生して整流ダイオードＤ１，Ｄ２に出力する。
【００１３】
２次インダクタＬｓ１の一端は、整流ダイオードＤ１を介して平滑用コンデンサＣｓ１の陽極端子と出力端子Ｔ２とに接続され、抵抗Ｒ１，Ｒ２を介して接地される。平滑用コンデンサＣｓ１の陰極端子は接地される。２次インダクタＬｓ１から出力された交流電圧は出力電圧Ｖ２として、整流ダイオードＤ１及び平滑用コンデンサＣｓ１を介して出力端子Ｔ２に出力される。２次インダクタＬｓ２の一端は、整流ダイオードＤ２を介して平滑用コンデンサＣｓ２の陽極端子と出力端子Ｔ３とに接続され、抵抗Ｒ３，Ｒ４を介して接地される。平滑用コンデンサＣｓ２の陰極端子は接地される。２次インダクタＬｓ２から出力された交流電圧は出力電圧Ｖ３として、整流ダイオードＤ２及び平滑用コンデンサＣｓ２を介して出力端子Ｔ３に出力される。また、出力端子Ｔ２は可変抵抗Ｒ５を介して、抵抗Ｒ３と抵抗Ｒ４との間の接続点と、エラーアンプ４５の反転入力端子とに接続される。抵抗Ｒ１と抵抗Ｒ２との間の接続点はエラーアンプ４１の反転入力端子に接続される。
【００１４】
抵抗Ｒ１，Ｒ２からなる第１の分圧回路は出力電圧Ｖ２を分圧して、その分圧電圧をフィードバック電圧Ｖｆｂ２としてエラーアンプ４１の反転入力端子に出力する。抵抗Ｒ３，Ｒ４からなる第２の分圧回路は出力電圧Ｖ３を分圧して、その分圧電圧をフィードバック電圧Ｖｆｂ３としてエラーアンプ４５の反転入力端子に出力する。出力電圧Ｖ２は、可変抵抗Ｒ５を介して、抵抗Ｒ３と抵抗Ｒ４との接続点にバイアス電圧として印加される。定電圧源４９は所定の基準電圧Ｖｒｅｆを生成して、エラーアンプ４１，４５の各非反転入力端子に印加する。
【００１５】
エラーアンプ４１は、抵抗Ｒ１，Ｒ２からなる第１の分圧回路から入力されたフィードバック電圧Ｖｆｂ２と基準電圧Ｖｒｅｆとの間の誤差信号に対応する周波数制御信号Ｓｆを生成して、電気的絶縁用フォトカプラ４２を介してＬＬＣ制御回路１０に出力する。ここで、周波数制御信号ＳｆはｎＭＯＳトランジスタＱ１，Ｑ２の各スイッチング周波数を制御するために設けられる。エラーアンプ４５は、抵抗Ｒ３，Ｒ４からなる第２の分圧回路から入力されたフィードバック電圧Ｖｆｂ３と基準電圧Ｖｒｅｆとの間の誤差信号に対応するデューティ比制御信号Ｓｄを生成して電気的絶縁用フォトカプラ４６を介してＬＬＣ制御回路１０に出力する。ここで、デューティ比制御信号Ｓｄは、駆動電圧ＶＧ１，ＶＧ２の各デューティ比を制御するために設けられる。駆動電圧ＶＧ１のデューティ比は、ｎＭＯＳトランジスタＱ１，Ｑ２のスイッチング周期ＣＹに対する、駆動信号ＶＧ１のハイレベル期間Ｐ１の比である。駆動電圧ＶＧ２のデューティ比は、スイッチング周期ＣＹに対する、駆動信号ＶＧ２のハイレベル期間Ｐ２の比である（図２参照）。
【００１６】
ＬＬＣ制御回路１０は、駆動電圧ＶＧ１，ＶＧ２をそれぞれ、入力された周波数制御信号Ｓｆに基づいて設定されるスイッチング周期ＣＹで、ｎＭＯＳトランジスタＱ１，Ｑ２の各ゲートに出力する。ここで、駆動電圧ＶＧ１，ＶＧ２の各デューティ比は、入力されたデューティ比制御信号Ｓｄに基づいて設定される。
【００１７】
以上のように構成されたＬＬＣ電源装置１００は、前記電流共振回路の共振動作によって所定の２つの交流電圧をそれぞれ２つの２次巻線に誘起させる。その後、誘起された所定の２つの交流電圧を２つの整流ダイオードＤ１，Ｄ２及び２つの平滑用コンデンサＣｓ１，Ｃｓ２によりそれぞれ所定の出力電圧Ｖ２，Ｖ３に変換する。ここで、ＬＬＣ電源装置１００は帰還ループを含む第１及び第２の制御系を有する。第１の制御系は、ＬＬＣ制御回路１０と、ｎＭＯＳトランジスタＱ１，Ｑ２と、変圧器２０と、整流ダイオードＤ１と、抵抗Ｒ１，Ｒ２からなる第１の分圧回路と、エラーアンプ４１と、フォトカプラ４２とを備えて構成される。第２の制御系は、ＬＬＣ制御回路１０と、ｎＭＯＳトランジスタＱ１，Ｑ２と、変圧器２０と、整流ダイオードＤ２と、抵抗Ｒ３，Ｒ４からなる第２の分圧回路と、エラーアンプ４５と、フォトカプラ４６とを備えて構成される。第１の制御系はエラーアンプ４１によって出力される誤差信号がゼロになるようにｎＭＯＳトランジスタＱ１，Ｑ２の各スイッチング周波数を制御する。ここで、誤差信号がゼロになるときに出力電圧Ｖ２が目標電圧Ｖｔ２となるように、抵抗Ｒ１，Ｒ２の抵抗値は予め設定される。一方、第２の制御系は、エラーアンプ４５によって出力される誤差信号がゼロになるように、駆動電圧ＶＧ１，ＶＧ２の各デューティ比を制御する。ここで、誤差信号がゼロになるときに出力電圧Ｖ３が目標電圧Ｖｔ３となるように、抵抗Ｒ３，Ｒ４の抵抗値は予め設定される。
【００１８】
一般に、ＬＬＣ電源装置１００において、１次インダクタＬｐおよび漏れインダクタンスＬｒの両端電圧（ＶＴ−Ｖｃｒ）と出力電圧Ｖ２と１次インダクタＬｐの巻数Ｎと２次インダクタＬｓ１の巻数Ｍとの間に、（ＶＴ−Ｖｃｒ）×Ｍ／Ｎ＜Ｖ２の関係がある。また、１次インダクタＬｐおよび漏れインダクタンスＬｒの両端電圧（ＶＴ−Ｖｃｒ）と出力電圧Ｖ３と１次インダクタＬｐの巻数Ｎと２次インダクタＬｓ２の巻数Ｓとの間に、（ＶＴ−Ｖｃｒ）×Ｓ／Ｎ＜Ｖ３の関係がある。よって、本実施形態に係るＬＬＣ電源装置１００においては、出力電圧Ｖ２，Ｖ３をそれぞれ互いに異なる所定の目標電圧Ｖｔ２，Ｖｔ３に維持するために、２次インダクタＬｓ１の巻数Ｍを２次インダクタＬｓ２の巻数Ｓと異ならせる。巻数Ｍ，Ｓは、目標電圧Ｖｔ２，Ｖｔ３に応じて設定される。また、可変抵抗Ｒ５の抵抗値は抵抗Ｒ３の抵抗値より充分大きくなるように設定される。
【００１９】
図２は、図１のＬＬＣ電源装置１００の動作例を示すタイミングチャートである。図２（ａ）はｎＭＯＳトランジスタＱ１の駆動電圧ＶＧ１の時間変化を示すグラフである。図２（ｂ）はｎＭＯＳトランジスタＱ２の駆動電圧ＶＧ２の時間変化を示すグラフである。図２（ｃ）は、漏れインダクタンスＬｒと１次インダクタンスＬｒと共振コンデンサＣｒと両端電圧である中点電圧ＶＴの時間変化を示すグラフである。図２（ｄ）は、共振コンデンサＣｒの両端電圧Ｖｃｒの時間変化を示すグラフである。図２（ｅ）は１次インダクタＬｐ、つまり電流共振回路に流れる電流Ｉｃｒの時間変化を示すグラフである。図２（ｆ）は整流ダイオードＤ１が出力する電流Ｉｄ１の時間変化を示すグラフである。図２（ｇ）は整流ダイオードＤ２が出力する電流Ｉｄ２の時間変化を示すグラフである。図２に示す動作例において、出力端子Ｔ２，Ｔ３に重負荷が接続されている。
【００２０】
図２に示すように、ＬＬＣ制御回路１０は、ｎＭＯＳトランジスタＱ１，Ｑ２を周期ＣＹで交互にオン／オフする。周期ごとに、ｎＭＯＳトランジスタＱ１は所定の期間Ｐ１の間オンされ、ｎＭＯＳトランジスタＱ２は所定の期間Ｐ２の間オンされる。ＬＬＣ制御回路１０は、ｎＭＯＳトランジスタＱ２をオフする時刻ｔ１からｎＭＯＳトランジスタＱ１をオンする時刻ｔ３まで、ｎＭＯＳトランジスタＱ１，Ｑ２の両方をオフするデッドタイムＴｄ１を設ける。また、ＬＬＣ制御回路１０は、ｎＭＯＳトランジスタＱ１をオフする時刻ｔ５からｎＭＯＳトランジスタＱ１をオンする時刻ｔ７まで、デッドタイムＴｄ２を設ける。デッドタイム期間Ｔｄ１中の変圧器２０への電流供給は、ｎＭＯＳトランジスタＱ１のボティダイオードによって行われ、デッドタイム期間Ｔｄ２中の変圧器２０への電流供給は、ｎＭＯＳトランジスタＱ２のボティダイオードによって行われる。これにより中間電圧ＶＴは入力電圧Ｖ１もしくは接地端子の接地電圧にクランプされる。このときｎＭＯＳトランジスタＱ１またはｎＭＯＳトランジスタＱ２のドレイン−ソース間電圧がボディダイオードの降下電圧ＶＦになる。よって、デッドタイム期間Ｔｄ１，Ｔｄ２にそれぞれｎＭＯＳトランジスタＱ１，Ｑ２をオンすることにより、ｎＭＯＳトランジスタＱ１，Ｑ２におけるスイッチング損失を非常に少なくすることができる。
【００２１】
また、漏れインダクタンスＬｒ、１次インダクタＬｐ及び共振コンデンサＣｒで構成される電流共振回路と、２次側出力回路の状態とによって、変圧器２０及び共振コンデンサＣｒの共振状態が変化する。よって、電流Ｉｃｒは図２（ｅ）に示すように、変圧器２０及び共振コンデンサＣｒの共振状態に応じて変化する。｜ＶＴ−Ｖｃｒ｜＞（Ｖ２＋ＶＦ）×（Ｎ／Ｍ）のときに、基本成分である漏れインダクタンスＬｒ及び共振コンデンサＣｒによる共振成分のエネルギーが２次インダクタンスＬｓ１，Ｌｓ２に伝えられる。このため整流ダイオードＤ１，Ｄ２の電流Ｉｄ１，Ｉｄ２は正弦波の半波に近い状態になる。よって、整流ダイオードＤ１，Ｄ２の極性反転による損失も非常に少なくすることができる。また、電流波形が正弦波に近いことからノイズの発生を抑制できる。
【００２２】
図２（ｄ）に示すように、ｎＭＯＳトランジスタＱ１のオン期間Ｐ１とｎＭＯＳトランジスタＱ２のオン期間Ｐ２との比が１：１のとき、共振コンデンサＣｒの両端電圧Ｖｃｒの中心電圧は入力電圧Ｖ１の１／２の電圧となる。ここで、両端電圧Ｖｃｒの中心電圧は、共振コンデンサＣｒへの充電電流と共振コンデンサＣｒからの放電電流とがバランスされて互いに同じになるときの電圧である。斜線で示している期間Ｅ１，Ｅ２の間に、変圧器２０の１次側から２次側へエネルギーが伝達される。変圧器２０の１次側から２次側へエネルギーが伝達される条件は、変圧器２０の１次側の両端電圧が変圧器２０の２次側のＬｓ１及びＬｓ２の両端電圧に巻線比Ｎ／Ｍを乗じた値より大きくなることである。本実施形態では、負荷がゼロのときに電流が流れないように、ＶＴ−Ｖｃｒ＝Ｖ１／２＞（Ｖ２＋ＶＦ）×（Ｎ／Ｍ）と設定される。ここで、Ｖ１／２−（Ｖ２＋ＶＦ）×（Ｎ／Ｍ）＝αと定義すると、図２（ｄ）において、電圧Ｖｒ１＝Ｖ1／２＋α、Ｖｒ２＝Ｖ１／２−αとなる。
【００２３】
図３は、図１のＬＬＣ電源装置１００の別の動作例を示すタイミングチャートである。図３の（ａ）〜（ｇ）が示す各時間変化はそれぞれ図２の（ａ）〜（ｇ）が示す各時間変化と同様である。図３に示す例においても、図２に示す例と同様に、出力端子Ｔ２，Ｔ３に重負荷が接続されている。
【００２４】
図３に示す例において、図２に示す例と比較して、ｎＭＯＳトランジスタＱ１，Ｑ２のスイッチング周期ＣＹは同じである。また、図３のｎＭＯＳトランジスタＱ１のオン期間Ｐ１は図２のオン期間Ｐ１より短く、図３のｎＭＯＳトランジスタＱ２のオン期間Ｐ２は図２のオン期間Ｐ２より長い。つまり、図３の駆動電圧ＶＧ１のデューティ比は図２の駆動電圧ＶＧ１のデューティ比より小さく、図３の駆動電圧ＶＧ２のデューティ比は図２の駆動電圧ＶＧ２のデューティ比より大きい。電圧Ｖｃｒの中心電圧は、オン期間Ｐ１に対するオン期間Ｐ２の比（Ｐ２／Ｐ１）に比例するので、入力電圧Ｖ１／２より小さくなる。ここで、エネルギー伝達の基準電圧は漏れインダクタンスＬｒ及び１次インダクタＬｐの両端電圧と２次インダクタＬｓ１，Ｌｓ２の両端電圧と巻線比Ｎ／Ｍによる固定値である。よって、変圧器２０の１次側から２次側へエネルギーが伝達される期間Ｅ１，Ｅ２は図３（ｄ）に示すようになる。つまり、図３の期間Ｅ１は図２の期間Ｅ１より長くなる一方、図３の期間Ｅ２は図２の期間Ｅ２より短くなる。よって、図３の電流Ｉｄ１は図２の電流Ｉｄ１より大きくなる一方、図３の電流Ｉｄ２は図２の電流Ｉｄ２より小さくなる。これにより、図３の出力電圧Ｖ２は図２の出力電圧Ｖ２より大きくなり、図３の出力電圧Ｖ３は図２の出力電圧Ｖ３より小さくなる。つまり、駆動電圧ＶＧ１のデューティ比を小さくすると共に駆動電圧ＶＧ２のデューティ比を大きくすることにより、出力電圧Ｖ２が大きくなると共に出力電圧Ｖ３が小さくなる。逆に、駆動電圧ＶＧ１のデューティ比を大きくすると共に駆動電圧ＶＧ２のデューティ比を小さくすることにより、出力電圧Ｖ２が小さくなると共に出力電圧Ｖ３が大きくなる。
【００２５】
また、一般に、ＬＬＣ電源装置１００において、通常動作範囲では、ｎＭＯＳトランジスタＱ１，Ｑ２の各スイッチング周波数を低くすると出力電圧Ｖ２，Ｖ３が大きくなる一方、各スイッチング周波数を高くすると出力電圧Ｖ２，Ｖ３が小さくなる。
【００２６】
以上のように構成されたＬＬＣ電源装置１００において、ＬＬＣ制御回路１０は、入力されたデューティ比制御信号Ｓｄが正のとき、駆動電圧ＶＧ１のデューティ比を小さくすると共に駆動電圧ＶＧ２のデューティ比を大きくする。これにより、出力電圧Ｖ２を上げてフィードバック電圧Ｖｆｂ２を上げると共に、出力電圧Ｖ３を下げてフィードバック電圧Ｖｆｂ３を下げる。
【００２７】
一方、入力されたデューティ比制御信号Ｓｄが負のとき、ＬＬＣ制御回路１０は、駆動電圧ＶＧ１のデューティ比を大きくすると共に駆動電圧ＶＧ２のデューティ比を小さくする。これにより、出力電圧Ｖ２を下げてフィードバック電圧Ｖｆｂ２を下げると共に、出力電圧Ｖ３を上げてフィードバック電圧Ｖｆｂ３を上げる。
【００２８】
また、ＬＬＣ制御回路１０は、入力された周波数制御信号Ｓｆが正のとき、ｎＭＯＳトランジスタＱ１，Ｑ２の各スイッチング周波数を低くする。これにより、出力電圧Ｖ２，Ｖ３を上げる。
【００２９】
一方、入力された周波数制御信号Ｓｆが負のとき、ＬＬＣ制御回路１０は、ｎＭＯＳトランジスタＱ１，Ｑ２の各スイッチング周波数を高くする。これにより、出力電圧Ｖ２，Ｖ３を下げる。
【００３０】
以上のように動作するＬＬＣ電源装置１００において、出力電圧Ｖ２は抵抗Ｒ１，Ｒ２からなる第１の分圧回路により分圧されエラーアンプ４１によって基準電圧Ｖｒｅｆと比較される。これにより、負荷変動による出力電圧Ｖ２の変動はＬＬＣ制御回路１０のスイッチング周波数の可変制御によって一定に保たれる。また、出力電圧Ｖ３は、抵抗Ｒ３，Ｒ４からなる第２の分圧回路により分圧されエラーアンプ４５によって基準電圧Ｖｒｅｆと比較され負荷変動による出力電圧Ｖ３の変動はＬＬＣ制御回路１０によるデューティ比可変制御によって一定に保たれる。このとき、それぞれのスイッチング周波数の可変制御とデューティ比可変制御は出力電圧Ｖ２，Ｖ３それぞれに等価で影響するため、発振する可能性がある。
【００３１】
このような問題を解決するために、本実施形態に係るＬＬＣ電源装置１００において、可変抵抗Ｒ５を、出力電圧Ｖ２をバイアス電圧として抵抗Ｒ３，Ｒ４の接続点に印加するように設けている。これにより、出力電圧Ｖ２の変動の一部が、第１の制御系により実行されるｎＭＯＳトランジスタＱ１，Ｑ２の各スイッチング周波数の制御のみならず、第２の制御系により実行される駆動電圧ＶＧ１，ＶＧ２の各デューティ比の制御にも寄与するように構成される。ここで、可変抵抗Ｒ５の抵抗値は、スイッチング周波数の変動時（つまり、出力電圧Ｖ２の変動時）に出力電圧Ｖ３の変動が少なくなるように調整される。これによりＬＬＣ電源装置１００の発振を防止できる。すなわち、可変抵抗Ｒ５は発振防止調整用可変抵抗を構成する。
【００３２】
以上のように構成された本実施形態に係るＬＬＣ電源装置１００において、第１の制御系は、出力電圧Ｖ２に応じてｎＭＯＳトランジスタＱ１，Ｑ２の各スイッチング周波数を制御することにより出力電圧Ｖ２を目標電圧Ｖｔ２に維持する。一方、第２の制御系は出力電圧Ｖ３に応じて駆動電圧ＶＧ１，ＶＧ２の各デューティ比を制御することにより出力電圧Ｖ３を目標電圧Ｖｔ３に維持する。これにより、ＬＬＣ電源装置１００は異なる２つの目標電圧Ｖｔ２，Ｖｔ３を出力できる。さらに、出力電圧Ｖ２を可変抵抗Ｒ５を介してバイアス電圧として抵抗Ｒ３と抵抗Ｒ４との接続点に印加し、可変抵抗Ｒ５の抵抗値を調整することにより、ＬＬＣ電源装置１００の発振を防止できる。
【００３３】
図４は、図１のＬＬＣ電源装置１００に含まれる分圧回路３０の変形例を示す回路図である。図４に示すように、分圧回路３０Ａは抵抗Ｒ１〜Ｒ４と、可変抵抗Ｒ５と、コンデンサＣ１とを備えて構成される。分圧回路３０Ａは、図１に示す分圧回路３０と比べて、抵抗Ｒ４に並列接続された遅延素子であるコンデンサＣ１をさらに備えたことを特徴とする。これによって、出力電圧Ｖ３の制御を出力電圧Ｖ２の制御に比べて遅延させるので、ＬＬＣ電源装置１００の発振を防止できる。
【００３４】
図５は、図１のＬＬＣ電源装置１００に含まれる分圧回路３０の別の変形例を示す回路図である。図５に示すように、分圧回路３０Ｂは抵抗Ｒ１〜Ｒ４と、可変抵抗Ｒ５と、コンデンサＣ２とを備えて構成される。分圧回路３０Ｂは、図１に示す分圧回路３０と比べて、抵抗Ｒ２に並列接続された遅延素子であるコンデンサＣ２をさらに備えたことを特徴とする。これによって、出力電圧Ｖ２の制御を出力電圧Ｖ３の制御に比べて遅延させるので、ＬＬＣ電源装置１００の発振を防止できる。
【００３５】
以上の実施形態においては、第１の制御系において、フィードバック電圧Ｖｆｂ２を用いて周波数制御信号Ｓｆを生成し、第２の制御系において、フィードバック電圧Ｖｆｂ３を用いてデューティ比制御信号Ｓｄを生成している。しかし本発明はこれに限らない。第１の制御系において、フィードバック電圧Ｖｆｂ２に対応するフィードバック信号を用いて周波数制御信号Ｓｆを生成し、第２の制御系において、フィードバック電圧Ｖｆｂ３に対応するフィードバック信号を用いてデューティ比制御信号Ｓｄを生成してもよい。
【００３６】
以上の実施形態においては、異なる２つの目標電圧Ｖｔ２，Ｖｔ３を出力しているが、本発明はこれに限らず、例えば２つの２次巻線の巻き数を同一にして同一の２つの目標電圧Ｖｔ２，Ｖｔ３を出力してもよい。
【符号の説明】
【００３７】
１００：ＬＬＣ電流共振型スイッチング電源
Ｔ１：入力端子
Ｔ２、Ｔ３：出力端子
１０：ＬＬＣ制御回路
２０：変圧器
Ｌｐ：１次インダクタ
Ｌｒ：漏れインダクタンス
Ｌｓ１、Ｌｓ２：２次インダクタ
Ｃｒ：共振コンデンサ
Ｃｓ１、Ｃｓ２：平滑用コンデンサ
Ｃ１、Ｃ２：コンデンサ
３０：分圧回路
Ｒ１〜Ｒ４：抵抗
Ｒ５：可変抵抗
４１、４５：エラーアンプ
４２、４６：フォトカプラ
４９：定電圧源
Ｄ１、Ｄ２：整流ダイオード
【先行技術文献】
【特許文献】
【００３８】
【特許文献１】特許第４８４９０７０号公報
【非特許文献】
【００３９】
【非特許文献１】森田浩一著，「電源回路設計２００９」，第７章「ＬＬＣ共振コンバータの設計」，ＣＱ出版，２００９年５月１日発行，pp.191-204
【図１】
2015053765.tif 000003
【図２】
2015053765.tif 000004
【図３】
2015053765.tif 000005
【図４】
2015053765.tif 000006
【図５】
2015053765.tif 000007