(57)【要約】      （修正有）【課題】効率の高い半導体デバイスの電気的特性の検査を行うことができる基板検査装置を提供する。【解決手段】ウエハＷに形成された半導体デバイスの各電極へ接触する複数のプローブ針１７を有するプローブカード１５と、該プローブカード１５へ電気的に接続されるテストボックス１４とを備え、プローブカード１５のカード側検査回路はウエハＷから切り出されて製品化された半導体デバイスが実装される回路構成、例えば、機能拡張カードの回路構成を再現し、テストボックス１４のボックス側検査回路２１は半導体デバイスが実装される回路構成、例えば、マザーボード回路構成の一部を再現する。【選択図】図２
2015084398.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された半導体デバイスの各電極へ接触する複数のプローブを有するプローブカードと、該プローブカードへ電気的に接続されるテストボックスとを備える基板検査装置であって、
前記プローブカード及び前記テストボックスは、前記基板から切り出された前記半導体デバイスが実装される回路構成を少なくとも再現することを特徴とする基板検査装置。
【請求項２】
前記プローブカードは前記半導体デバイスが実装される機能拡張カードの回路構成を再現し、前記テストボックスは前記機能拡張カードが接続されるマザーボードの回路構成を再現することを特徴とする請求項１記載の基板検査装置。
【請求項３】
前記半導体デバイスはＭＰＵ（Main Processing Unit）、ＡＰＵ（Accelerated Processing Unit）、ＧＰＵ（Graphics Processing Unit）又はＲＦチューナーであり、前記機能拡張カードは、ＭＰＵ、ＡＰＵ、ＧＰＵ又はＲＦチューナーのいずれかが実装されるカードであることを特徴とする請求項２記載の基板検査装置。
【請求項４】
前記基板を供給するローダをさらに備え、
前記ローダは、前記半導体デバイスが実装される各種の回路構成に共通する部分を再現する基本部を有することを特徴とする請求項１乃至３のいずれか１項に記載の基板検査装置。
【請求項５】
前記プローブカード及び前記テストボックスは互いにフレキシブルな配線で電気的に接続されることを特徴とする請求項１乃至４のいずれか１項に記載の基板検査装置。
【請求項６】
前記テストボックスは前記半導体デバイスが実装される回路構成を有する基板を取り付け可能なフレームを有することを特徴とする請求項１乃至５のいずれか１項に記載の基板検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置に関する。
【背景技術】
【０００２】
基板としての半導体ウエハ（以下、単に「ウエハ」という。）に形成された半導体デバイス、例えば、パワーデバイスやメモリの電気的特性を検査する基板検査装置としてプローバが知られている。
【０００３】
プローバは、多数のプローブ針を有するプローブカードと、ウエハを載置して上下左右に自在に移動するステージとを備え、プローブカードの各プローブ針を半導体デバイスが有する電極パッドや半田バンプに接触させ、各プローブ針から電極パッドや半田バンプへ検査電流を流すことによって半導体デバイスの電気的特性を検査する（例えば、特許文献１参照。）。
【０００４】
従来、プローバは半導体デバイスの電気的特性、例えば、抵抗を測定する専用回路であるＩＣテスタを備えるが、ＩＣテスタの回路構成は製品化された半導体デバイスが実装される回路基板、例えば、マザーボードや機能拡張カードの回路構成と異なるため、ＩＣテスタは実装された状態での半導体デバイスの検査を行うことができず、結果として、ＩＣテスタでは検知されなかった半導体デバイスの不具合が、半導体デバイスを機能拡張カード等に実装した場合に発見されるという問題がある。近年、マザーボードや機能拡張カードが行う処理の複雑化、高速化に伴い、マザーボードや機能拡張カードの回路構成も複雑化してＩＣテスタの回路構成との差異が大きくなっているため、上述した問題が顕著化している。
【０００５】
そこで、半導体デバイスの品質を保証するために、ＩＣテスタによる検査に加えて、ウエハから切り出されて製品化された半導体デバイスをマザーボードや機能拡張カードに実装した上で、マザーボードや機能拡張カードの出荷前に再度半導体デバイスの検査、例えば、動作確認テストを行っている。なお、このような実装状態での検査をシステムレベルテストという。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平７―２９７２４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体デバイスをマザーボードや機能拡張カードに実装した状態で半導体デバイスの不具合が発見されると、それまでの製造工数や材料等を無駄に消費することになる。
【０００８】
本発明の目的は、製造工数や材料等を無駄に消費することが無く効率の高い半導体デバイスの電気的特性の検査を行うことができる基板検査装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１記載の基板検査装置は、基板に形成された半導体デバイスの各電極へ接触する複数のプローブを有するプローブカードと、該プローブカードへ電気的に接続されるテストボックスとを備える基板検査装置であって、前記プローブカード及び前記テストボックスは、前記基板から切り出された前記半導体デバイスが実装される回路構成を少なくとも再現することを特徴とする。
【００１０】
請求項２記載の基板検査装置は、請求項１記載の基板検査装置において、前記プローブカードは前記半導体デバイスが実装される機能拡張カードの回路構成を再現し、前記テストボックスは前記機能拡張カードが接続されるマザーボードの回路構成を再現することを特徴とする。
【００１１】
請求項３記載の基板検査装置は、請求項２記載の基板検査装置において、ＭＰＵ（Main Processing Unit）、ＡＰＵ（Accelerated Processing Unit）、ＧＰＵ（Graphics Processing Unit）又はＲＦチューナーであり、前記機能拡張カードは、ＭＰＵ、ＡＰＵ、ＧＰＵ又はＲＦチューナーのいずれかが実装されるカードであることを特徴とする。
【００１２】
請求項４記載の基板検査装置は、請求項１乃至３のいずれか１項に記載の基板検査装置において、前記基板を供給するローダをさらに備え、前記ローダは、前記半導体デバイスが実装される各種の回路構成に共通する部分を再現する基本部を有することを特徴とする。
【００１３】
請求項５記載の基板検査装置は、請求項１乃至４のいずれか１項に記載の基板検査装置において、前記プローブカード及び前記テストボックスは互いにフレキシブルな配線で電気的に接続されることを特徴とする。
【００１４】
請求項６記載の基板検査装置は、請求項１乃至５のいずれか１項に記載の基板検査装置において、前記テストボックスは前記半導体デバイスが実装される回路構成を有する基板を取り付け可能なフレームを有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、プローブカード及びテストボックスは、基板から切り出された半導体デバイスが実装される回路構成を少なくとも再現するので、基板に形成された半導体デバイスを切り出す前に、当該半導体デバイスが回路構成に実装された状態と同じ状態で電気的特性を検査することができる。その結果、半導体デバイスを基板から切り出すことなく回路構成に実装された状態で検知される不具合を早期に検知することができ、工数や材料を無駄に消費することがないため、効率の高い半導体デバイスの電気的特性の検査を行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明する斜視図である。
【図２】本実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明する正面図である。
【図３】図１及び図２におけるプローブカードの構成を概略的に示す図であり、図３（Ａ）は平面図であり、図３（Ｂ）は側面図であり、図３（Ｃ）は正面図である。
【図４】図１及び図２におけるテストボックスの内部構造を概略的に示す平面図であり、図４（Ａ）は本実施の形態における内部構造を示す図であり、図４（Ｂ）は本実施の形態の第１の変形例における内部構造を示す図であり、図４（Ｃ）は本実施の形態の第２の変形例における内部構造を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００１８】
図１は、本実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明する斜視図であり、図２は、同正面図である。図２において、後述する本体１２、ローダ１３及びテストボックス１４に内蔵される構成要素は破線で示される。
【００１９】
図１及び図２において、プローバ１０は、ウエハＷを載置するステージ１１を内蔵する本体１２と、該本体１２に隣接して配置されるローダ１３と、本体１２を覆うように配置されるテストボックス１４とを備え、ウエハＷに形成された被検査デバイスである半導体デバイスの電気的特性の検査を行う。
【００２０】
本体１２は内部が空洞の筐体形状を呈し、当該内部には上述したステージ１１の他に、該ステージ１１に対向するようにプローブカード１５が配置され、プローブカード１５はウエハＷと対向する。プローブカード１５におけるウエハＷと対向する下面にはウエハＷの半導体デバイスの電極パッドや半田バンプに対応して多数のプローブ針１７が配置される。
【００２１】
ウエハＷはステージ１１に対する相対位置がずれないように該ステージ１１へ固定され、ステージ１１は水平方向及び上下方向に関して移動可能であり、プローブカード１５及びウエハＷの相対位置を調整して半導体デバイスの電極パッド等を各プローブ針１７へ当接させる。
【００２２】
テストボックス１４は方体形状を呈し、本体１２を覆う際、フレキシブルな配線１６を介してプローブカード１５と電気的に接続される。
【００２３】
ローダ１３は、搬送容器であるＦＯＵＰ（図示しない）に収容される、半導体デバイスが形成されたウエハＷを取り出して本体１２の内部のステージ１１へ載置し、また、半導体デバイスの電気的特性の検査が終了したウエハＷをステージ１１から除去してＦＯＵＰへ収容する。
【００２４】
図３は、図１及び図２におけるプローブカードの構成を概略的に示す図であり、図３（Ａ）は平面図であり、図３（Ｂ）は側面図であり、図３（Ｃ）は正面図である。
【００２５】
図３（Ａ）乃至図３（Ｃ）において、プローブカード１５は、カード側検査回路（図示しない）が搭載されたロードボード１８と、該ロードボード１８の反り等を防止する井桁状のフレームであるスチフナ１９と、該スチフナ１９を補強するビーム２０と、ロードボード１８の下面に配置された多数のプローブ針１７とを有する。
【００２６】
各プローブ針１７はカード側検査回路に接続され、当接する半導体デバイスの各電極パッドや半田バンプからの電気信号をカード側検査回路に伝達する。カード側検査回路は、ウエハＷから切り出されて製品化された半導体デバイスが実装される回路構成、例えば、機能拡張カードの回路構成を再現するように構成されている。なお、本実施の形態では、半導体デバイスはＭＰＵ（Main Processing Unit）であり、カード側検査回路は拡張カードの回路構成を再現するが、半導体デバイスはＭＰＵに限られず、また、カード側検査回路が再現する回路構成も拡張カードの回路構成に限られない。
【００２７】
図１及び図２に戻り、テストボックス１４は、ボックス側検査回路２１及びＳＳＤ（Solid State Drive）等からなるハードディスク２２を搭載するボード２３と、該ボード２３を支持するフレーム２４とを有する。
【００２８】
配線１６はプローブカード１５のカード側検査回路から電気信号をボックス側検査回路２１へ伝達する。ボックス側検査回路２１は、検査制御ユニットや記録ユニット（いずれも図示しない）を有し、機能拡張カードが接続される回路構成、例えば、マザーボード回路構成の一部を再現するように構成されている。プローバ１０では、テストボックス１４が有するボックス側検査回路２１を取り替えることにより、半導体デバイスが実装される複数種の回路構成の一部を再現する。なお、ボックス側検査回路２１が再現する回路構成はマザーボードの回路構成に限られない。
【００２９】
ローダ１３は、電源、コントローラや簡素な測定モジュールからなるベースユニット２５（基本部）を内蔵する。ベースユニット２５は配線２６によってボックス側検査回路２１へ接続され、ベースユニット２５の電源はボックス側検査回路２１や当該ボックス側検査回路２１を介してカード側検査回路へ電力を供給し、コントローラはボックス側検査回路２１へ半導体デバイスの電気的特性の検査開始を指示する。
【００３０】
上述したように、プローバ１０では、ボックス側検査回路２１の取り替えによって半導体デバイスが実装される複数種の回路構成、例えば、複数種のマザーボードの回路構成の一部を再現するが、ベースユニット２５は半導体デバイスが実装される各種の回路構成に共通する部分を再現する。すなわち、ボックス側検査回路２１及びベースユニット２５が協働して全体としての回路構成を再現する。
【００３１】
プローバ１０では、半導体デバイスの電気的特性の検査を行う際、例えば、ボックス側検査回路２１の検査制御ユニットがＭＰＵである半導体デバイスへ処理すべきデータを送信し、送信されたデータが半導体デバイスによって正しく処理されたか否かをカード側検査回路からの電気信号に基づいて判定する。
【００３２】
また、プローバ１０では、カード側検査回路、ボックス側検査回路２１及びベースユニット２５のうち、半導体デバイスが実装される機能拡張カードに相当するカード側検査回路が物理的に半導体デバイスへ最も近くに配置される。これにより、電気的特性の検査時において、半導体デバイス及び検査回路の間の配線長による影響、例えば、配線容量の変化の影響を極力抑えることができ、半導体デバイスが実装される回路構成を有する実機としてのコンピュータにおける配線環境に極めて近い配線環境で検査を行うことができる。
【００３３】
図４は、図１及び図２におけるテストボックスの内部構造を概略的に示す平面図であり、図４（Ａ）は本実施の形態における内部構造を示す図であり、図４（Ｂ）は本実施の形態の第１の変形例における内部構造を示す図であり、図４（Ｃ）は本実施の形態の第２の変形例における内部構造を示す図である。
【００３４】
図４（Ａ）乃至図４（Ｃ）に示すように、テストボックス１４において、フレーム２４は、テストボックス１４の側壁内側の全周に亘って当該側壁から内部に向けて突出する。また、フレーム２４には複数の取り付け穴２７が設けられ、任意のボルト穴２７を利用してボルト（図示しない）によってボード２３をフレーム２４へ固定することにより、当該ボード２３を所望の位置に配置することができ、また、テストボックス１４へ取り付けられるボード２３の数を変更し（図４（Ｂ））、さらには異形のボード２３ａができる（図４（Ｃ））。プローバ１０では、ボックス側検査回路２１がボード２３へ搭載されるため、ボード２３を取り替えることにより、テストボックス１４が有するボックス側検査回路２１を取り替える。
【００３５】
本実施の形態に係るプローバ１０によれば、プローブカード１５のカード側検査回路はウエハＷから切り出されて製品化された半導体デバイスが実装される回路構成、例えば、機能拡張カードの回路構成を再現し、テストボックス１４のボックス側検査回路２１は半導体デバイスが実装される回路構成、例えば、マザーボード回路構成の一部を再現するので、ウエハＷに形成された半導体デバイスを切り出す前に、当該半導体デバイスが回路構成に実装された状態と同じ状態で半導体デバイスの電気的特性を検査することができる。その結果、半導体デバイスをウエハＷから切り出すことなく、半導体デバイスが実装される回路構成を有する実機としてのコンピュータに実装された状態で検知される不具合を早期に検知することができ、工数や材料を無駄に消費することがないため、効率の高い半導体デバイスの電気的特性の検査を行うことができる。
【００３６】
また、上述したプローバ１０では、半導体デバイスが実装される回路構成の再現をテストボックス１４及びプローブカード１５に分担させたので、テストボックス１４（具体的には、ボックス側検査回路２１を搭載するボード２３）やプローブカード１５を交換してテストボックス１４及びプローブカード１５の組み合わせを変更することにより、半導体デバイスが実装される回路構成を容易に変更することができ、多種の回路構成において半導体デバイスの電気的特性の検査を容易に行うことができる。
【００３７】
さらに、上述したプローバ１０では、ローダ１３は半導体デバイスが実装される各種の回路構成に共通する部分を再現するベースユニット２５を有するので、テストボックス１４で再現する、半導体デバイスが実装される回路構成の一部を簡素化することができ、もって、テストボックス１４へ組み込まれるボックス側検査回路２１の単価を下げることができる。
【００３８】
また、上述したプローバ１０では、プローブカード１５及びテストボックス１４は互いにフレキシブルな配線１６で電気的に接続されるので、プローブカード１５やテストボックス１４における回路構成が変更されて配線の接続箇所、例えば、端子の位置が変更になっても、プローブカード１５及びテストボックス１４を配線１６によって容易に再度、電気的に接続することができる。
【００３９】
さらに、上述したプローバ１０では、テストボックス１４は各種のボード２３を固定可能なフレーム２４を有するので、固定されるボード２３を取り替えることにより、各種のボックス側検査回路２１をテストボックス１４に容易に取り付けることができる。
【００４０】
また、上述したプローバ１０では、半導体デバイスが実装される回路構成を協働して再現するプローブカード１５のカード側検査回路、テストボックス１４のボックス側検査回路２１及びローダ１３のベースユニット２５は分散されて配置されるため、配置の自由度を向上してこれらを効率的に配置することができ、カード側検査回路、ボックス側検査回路２１及びベースユニット２５が配置されるプローバ１０のフットプリントを従来のプローバに比して増加する必要を無くすことができる。また、従来のプローバでは、本体上に配置されるテストヘッドが全ての測定回路を有していたが、プローバ１０ではテストボックス１４がボックス側検査回路２１を有するのみなので、テストボックス１４の大きさを従来のテストヘッドに比して大幅に小さくすることができる。これにより、テストボックス１４を本体１２へ装着するための機構を簡素化、省略することができ、もって、プローバ１０の構成を簡素化することができる。
【００４１】
以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
【００４２】
例えば、上述したプローバ１０では、テストボックス１４及びプローブカード１５が協働して半導体デバイスが実装される回路構成を再現したが、テストボックス１４のみが半導体デバイスが実装される回路構成を再現してもよい。この場合、プローブカード１５は検査信号を受け渡すのみであるため、プローブカード１５の構成を簡素化することができる。
【００４３】
また、上記実施の形態では、ボックス側検査回路２１はマザーボードの回路構成を再現し、カード側検査回路は機能拡張カードの回路構成を再現したが、ボックス側検査回路２１が再現する回路構成は、マザーボードの回路構成に限られず、又、カード側検査回路が再現する回路構成は拡張カードの回路構成に限られない。すなわち、カード側検査回路やボックス側検査回路２１が再現する回路構成は半導体デバイスが実装される回路構成であればよい。また、半導体デバイスも特に構成が限定されることは無く、例えば、カード側検査回路が再現する回路構成が拡張カードの回路構成である場合、半導体デバイスはＭＰＵ（Main Processing Unit）であってもよく、ボックス側検査回路２１が再現する回路構成がマザーボードの回路構成である場合、半導体デバイスはＡＰＵ（Accelerated Processing Unit）やＧＰＵ（Graphics Processing Unit）であってもよく、カード側検査回路やボックス側検査回路２１が再現する回路構成がテレビの回路構成である場合、半導体デバイスはＲＦチューナーであってもよい。
【符号の説明】
【００４４】
Ｗ  ウエハ
１０  プローバ
１３  ローダ
１４  テストボックス
１５  プローブカード
１６  配線
２１  ボックス側検査回路
２４  フレーム
２５  ベースユニット
【図１】
2015084398.tif 000003
【図２】
2015084398.tif 000004
【図３】
2015084398.tif 000005
【図４】
2015084398.tif 000006