(57)【要約】【課題】装置内部の受信回路のしきい値レベルを稼働中に補正すること。【解決手段】通信装置内のデータ処理装置２００は、第１の判定回路２５１と第２の判定回路２５２と制御部２３２とを有する。第１の判定回路２５１は、伝送路Ｐ上に設けられ、伝送路Ｐを伝送する受信データの電気信号が第１のしきい値以上であるか未満であるかを判定し判定結果を出力する。第２の判定回路２５２は、伝送路Ｐ外に設けられ、データ処理装置２００内部からのノイズ信号がノイズ信号の基準点よりも低い値または高い値に設定された第２のしきい値以上であるか未満であるかを判定する。制御部２３２は、ノイズ信号が第２のしきい値以上となる回数と未満となる回数とを集計し、一致または逆転していない場合は第２のしきい値と基準点との差が小さくなるように第２のしきい値を更新し、一致または逆転していない場合はその第２のしきい値を第１のしきい値に設定する。【選択図】図２
2015115795.tif 000002
【特許請求の範囲】
【請求項１】
伝送路上に設けられ、前記伝送路を伝送するデータの電気信号が第１のしきい値以上であるか前記第１のしきい値未満であるかを判定し、判定結果を出力する第１の判定回路と、
前記伝送路外に設けられ、装置内部から発生するノイズ信号が、前記ノイズ信号の基準点よりも低い値または高い値のいずれか一方の値に設定された第２のしきい値以上であるか前記第２のしきい値未満であるかを判定する第２の判定回路と、
前記ノイズ信号が前記第２のしきい値以上となる第１の判定回数と前記第２のしきい値未満となる第２の判定回数とに基づいて、前記第２のしきい値を更新して前記ノイズ信号が更新後の第２のしきい値以上であるか否かを前記第２の判定回路に判定させるか、前記第２のしきい値を前記第１のしきい値に設定するか、いずれか一方を実行する制御部と、
を有することを特徴とする通信装置。
【請求項２】
前記制御部は、前記第１の判定回数と前記第２の判定回数とが一致または逆転したか否かを判断し、一致または逆転していない場合は前記第２のしきい値と前記基準点との差が小さくなるように前記第２のしきい値を更新して前記第２の判定回路に判定させ、一致または逆転した場合は当該一致または逆転した第２のしきい値を、前記第１のしきい値に設定することを特徴とする請求項１に記載の通信装置。
【請求項３】
前記制御部は、前記第１の判定回数と前記第２の判定回数との差が許容範囲内であるか否かを判断し、許容範囲外である場合は前記第２のしきい値と前記基準点との差が小さくなるように前記第２のしきい値を更新して前記第２の判定回路に判定させ、許容範囲内である場合は当該許容範囲内の第２のしきい値を前記第１のしきい値に設定することを特徴とする請求項１に記載の通信装置。
【請求項４】
装置内部のグランドに接地され、前記ノイズ信号を前記第２の判定回路に出力する補正回路を有し、
前記第２の判定回路は、前記補正回路からの前記ノイズ信号が前記第２のしきい値以上であるか前記第２のしきい値未満であるかを判定することを特徴とする請求項１に記載の通信装置。
【請求項５】
前記補正回路と前記第２の判定回路とを接続または切断するスイッチを有し、
前記スイッチは、所定のタイミングで前記補正回路と前記第２の判定回路とを接続することを特徴とする請求項４に記載の通信装置。
【請求項６】
前記通信装置内外の環境変動を監視する管理部を有し、
前記管理部は、前記所定のタイミングである前記環境変動が検出された場合に、前記スイッチに補正開始指示を出力し、
前記スイッチは、前記管理部からの前記補正開始指示により、前記補正回路と前記第２の判定回路とを接続することを特徴とする請求項５に記載の通信装置。
【請求項７】
前記管理部は、前記環境変動として前記通信装置の起動が検出された場合に、前記スイッチに前記補正開始指示を出力することを特徴とする請求項６に記載の通信装置。
【請求項８】
前記管理部は、前記環境変動として前記通信装置の外部の温度が許容範囲外の温度となったことが検出された場合に、前記スイッチに前記補正開始指示を出力することを特徴とする請求項６に記載の通信装置。
【請求項９】
前記管理部は、前記環境変動として前記通信装置のエラー発生率が所定以上となったことが検出されたた場合に、前記スイッチに前記補正開始指示を出力することを特徴とする請求項６に記載の通信装置。
【請求項１０】
前記第１の判定回路、前記第２の判定回路、前記制御部、および前記補正回路は、前記通信装置内部において前記データについて所定の処理を行うデータ処理装置の内部に設けられ、
前記データ処理装置内の環境変動を監視する管理部を有し、
前記管理部は、前記所定のタイミングである前記環境変動が検出された場合に、前記スイッチに補正開始指示を出力し、
前記スイッチは、前記管理部からの前記補正開始指示により、前記補正回路と前記第２の判定回路とを接続することを特徴とする請求項５に記載の通信装置。
【請求項１１】
前記管理部は、前記環境変動として前記データ処理装置内部の温度が許容範囲外の温度となったことが検出された場合に、前記スイッチに補正開始指示を出力することを特徴とする請求項１０に記載の通信装置。
【請求項１２】
前記第１の判定回路、前記第２の判定回路、前記制御部、および前記補正回路は、前記通信装置内部において前記データについて所定の処理を行うデータ処理装置の内部に設けられ、
前記管理部は、前記環境変動として前記データ処理装置のエラー発生率が所定以上となったことが検出された場合に、前記スイッチに補正開始指示を出力することを特徴とする請求項１０に記載の通信装置。
【請求項１３】
前記第１の判定回路および前記第２の判定回路は、半導体製造ばらつきが許容する範囲内で配置されることを特徴とする請求項１に記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信を行う通信装置に関する。
【背景技術】
【０００２】
近年、インターネット上で高速且つ大容量のデータを扱うサービスが提供され、そのデータを処理するために、ルータやスイッチ等の通信装置に対してスイッチング容量の大容量化が要求されている。この要求に対し、通信装置は同一基板内に搭載されるＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）間の伝送レートの向上および、異なる基板間に搭載されたＬＳＩ間の伝送レートの向上によって、スイッチング容量の大容量化を実現してきた。
【０００３】
一方で伝送レートの向上による問題が顕著である。伝送線路で生じる高周波損失やクロストークの他に、受信側の０／１判別回路において、０／１判別しきい値電圧レベルがオフセットすることにより、受信データの０／１判別誤りが発生しやすくなっている。この受信データの０／１判別誤りにより、正しくデータ伝送ができなくなるという問題が顕在化している。特に半導体製造ばらつきや環境変動による０／１判別しきい値電圧レベルオフセットの影響は、伝送レートが向上すればするほどデータ伝送における品質劣化の大きな要因になる。
【０００４】
オフセットの影響を抑えるため、通信装置は、装置立ち上げ時に、装置内の送信側の回路から、ＰＲＢＳパターン（Ｐｓｅｕｄｏ  Ｒａｎｄｏｍ  Ｂｉｔ  Ｓｅｑｕｅｎｃｅ  パターン）など、既知のテストパタンを装置内の受信側の回路に伝送する。そして、通信装置は、受信側の回路においてエラーが出ない範囲を調査し、その中から最適条件を見つけ出すトレーニングを行い、受信側の回路についてオフセットの補正を行う。
【０００５】
特許文献１の技術は、テスト制御回路を用いて、時間軸方向および電圧軸方向の余裕度を調査し、最適設定値に設定変更する。特許文献２の技術は、装置立ち上げ時に、受信バッファ回路内の差動アンプ回路のオフセットや伝送線路で発生するクロストーク等に起因する差動信号間のオフセットを補正し、送信バッファ回路内のデエンファシス回路の強調値を最適化するトレーニングを行い、その後に装置運用を開始することにより通信品質を確保する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７-１８４８４７号公報
【特許文献２】特開２００８-２２３９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、通信装置内において、送信側の回路から受信側の回路にテストパタンを送信することによりテストをおこなう場合、受信側の回路はテストモードになっているため、受信側の回路は、実データを受信することができない。したがって、テストモード時では、受信側の回路を補正することができない。
【０００８】
本発明は、装置内部の受信回路のしきい値レベルを稼働中に補正することができる通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本願において開示される発明の一側面となる通信装置は、伝送路上に設けられ、前記伝送路を伝送するデータの電気信号が第１のしきい値以上であるか前記第１のしきい値未満であるかを判定し、判定結果を出力する第１の判定回路と、前記伝送路外に設けられ、装置内部から発生するノイズ信号が、前記ノイズ信号の基準点よりも低い値または高い値のいずれか一方の値に設定された第２のしきい値以上であるか前記第２のしきい値未満であるかを判定する第２の判定回路と、前記ノイズ信号が前記第２のしきい値以上となる第１の判定回数と前記第２のしきい値未満となる第２の判定回数とに基づいて、前記第２のしきい値を更新して前記ノイズ信号が更新後の第２のしきい値以上であるか否かを前記第２の判定回路に判定させるか、前記第２のしきい値を前記第１のしきい値に設定するか、いずれか一方を実行する制御部と、を有することを特徴とする。
【発明の効果】
【００１０】
本発明の代表的な実施の形態によれば、装置内部の受信回路のしきい値レベルを稼働中に補正することができる。前述した以外の課題、構成及び効果は、以下の実施例の説明により明らかにされる。
【図面の簡単な説明】
【００１１】
【図１】本実施例にかかる通信装置の構成例を示すブロック図である。
【図２】データ処理装置のハードウェア構成例を示すブロック図である。
【図３】第１の判定回路による判定例１を示す説明図である。
【図４】第１の判定回路による判定例２を示す説明図である。
【図５】第１の判定回路による判定例３を示す説明図である。
【図６】補正回路の端子に発生する電圧レベルを示す波形図である。
【図７】第２のＣＤＲおよび制御部によるしきい値レベル制御処理手順例を示すフローチャートである。
【発明を実施するための形態】
【００１２】
＜通信装置の構成例＞
図１は、本実施例にかかる通信装置の構成例を示すブロック図である。通信装置１は、基本制御ユニット１０、スイッチファブリックユニット２０、バックプレーン３０、およびパケットプロセッサユニット４０を有する。
【００１３】
基本制御ユニット１０は、メインメモリ１１およびメインＣＰＵ１２を有し、通信装置１全体の管理を行う。また、基本制御ユニット１０は、通信装置１の各ユニット２０、４０、４５の管理、通信装置１内の経路の管理、プロトコル処理、インターフェース制御等の処理を行う。基本制御ユニット１０が起動されると、メインＣＰＵ１２は、各ユニット管理部２１、４１、５１に起動指示をする。起動指示を受けた各ユニット管理部２１、４１、５１は、各々のユニット２０、４０、４５を起動する。
【００１４】
スイッチファブリックユニット２０は、ユニット管理部２１と、クロスバスイッチ２２と、を有する。ユニット管理部２１は、スイッチファブリックユニット２０を管理する。クロスバスイッチ２２は、ローカルスイッチ４２からのパケットを受信して、当該パケットの送信先の物理ポート５３を物理ポート群５２から特定して、特定した物理ポート５３を有するネットワークインターフェースユニット４５を有するパケットプロセッサユニット４０のローカルスイッチ４２に、当該パケットを転送する。
【００１５】
バックプレーン３０は、基本制御ユニット１０およびスイッチファブリックユニット２０を一方の面に搭載する。また、バックプレーン３０は、パケットプロセッサユニット４０を他方の面に搭載する。基本制御ユニット１０のメインＣＰＵ１２は、バックプレーン３０を介してユニット管理部４１、５１に接続される。また、パケットプロセッサユニット４０のローカルスイッチ４２は、バックプレーン３０を介してスイッチファブリックユニット２０のクロスバスイッチ２２に接続される。
【００１６】
パケットプロセッサユニット４０は、パケット処理を実行するユニットである。パケットプロセッサユニット４０は、ユニット管理部４１と、ローカルスイッチ４２と、検索エンジン４３と、転送エンジン４４と、ネットワークインターフェースユニット４５と、を有する。ユニット管理部４１は、パケットプロセッサユニット４０の管理を行う。ローカルスイッチ４２は、転送エンジン４４からのパケットをクロスバスイッチ２２に転送したり、クロスバスイッチ２２からのパケットを転送エンジン４４に転送する。
【００１７】
検索エンジン４３は、転送エンジン４４からのパケットの転送先を検索して、転送エンジン４４に返す。転送エンジン４４は、送信されてくるパケットを他のブロックに転送する。たとえば、物理ポート５３からのパケットを検索エンジン４３に転送したり、検索エンジン４３からのパケットをローカルスイッチ４２や物理ポート５３に転送したり、ローカルスイッチ４２からのパケットを検索エンジン４３に転送する。
【００１８】
ネットワークインターフェースユニット４５は、外部のネットワーク網に接続されてパケットの送受信を行う。ネットワークインターフェースユニット４５は、ユニット管理部５１と、物理ポート群５２と、を有する。ユニット管理部５１は、ネットワークインターフェースユニット４５を管理する。物理ポート群５２は、複数の物理ポート５３を有する。物理ポート５３は、通信装置１内からのパケットをネットワーク網に送信し、ネットワーク網からのパケットを受信して通信装置１内に送信する。
【００１９】
基本制御ユニット１０、スイッチファブリックユニット２０、パケットプロセッサユニット４０、およびネットワークインターフェースユニット４５は、通信装置１の中に複数枚搭載可能である。基本制御ユニット１０は冗長構成の目的で複数枚搭載される場合がある。また、スイッチファブリックユニット２０、パケットプロセッサユニット４０、およびネットワークインターフェースユニット４５は、装置の処理能力向上、ネットワーク網に接続される入出力ポート数増加の目的で複数枚搭載される場合がある。
【００２０】
また、物理ポート５３と転送エンジン４４との間の伝送、転送エンジン４４と検索エンジン４３との間の伝送、転送エンジン４４とローカルスイッチ４２との間の伝送、または、ローカルスイッチ４２とクロスバスイッチ２２との間の伝送では、後述する受信回路が用いられる。これらの伝送に用いられる伝送路（図１中太線）は、通信装置１内の伝送性能を決める重要な伝送路であり、伝送スピードが高速になればなるほど通信装置１内の伝送性能は高くなる。そのため、今後もさらなる高速化が見込まれ、マージン確保が必要となる経路である。
【００２１】
ここで、各ユニット１０、２０、４０、４５での環境モニタリングについて説明する。基本制御ユニット１０は、通信装置１の設置環境をモニタリングする。基本制御ユニット１０は、通信装置１が適正状態で動作しているかを定期監視するため、常時外部からの入気温度を保持する。基本制御ユニット１０は、後述するしきい値レベルの補正時の入気温度と現在の入気温度とを比較する。基本制御ユニット１０は、補正時の入気温度を基準として現在の入気温度が規定範囲を超えた場合には、メインＣＰＵ１２が、各ユニット管理部２１、４１、５１にその旨を通知する。
【００２２】
通知を受けたユニット管理部２１は、クロスバスイッチ２２内の受信回路に補正開始指示を通知する。また、通知を受けたユニット管理部４１は、ローカルスイッチ４２、検索エンジン４３、および転送エンジン４４内の受信回路に補正開始指示を通知する。同様に、通知を受けたユニット管理部５１は、各物理ポート５３内の受信回路に補正開始指示を通知する。
【００２３】
また、入気温度のほか、基本制御ユニット１０は、通信装置１のビットエラーレートを監視することとしてもよい。この場合、ビットエラーレートがしきい値以上になった場合に、メインＣＰＵ１２が、各ユニット管理部２１、４１、５１にその旨を通知することになる。
【００２４】
また、各ユニット管理部２１、４１、５１が、独自にユニット内部の温度監視やビットエラーレートの監視をおこなってもよい。この場合、各ユニット管理部は、自ユニット内の受信回路について、補正時の入気温度を基準として現在の入気温度が規定範囲を超えた場合や、自ユニットについてビットエラーレートがしきい値を超えた場合に、自ユニット内の受信回路に補正開始指示を通知する。このように、必要なユニット限定で補正開始指示をするため、不必要な箇所の再調整をせずに受信回路の０／１判定についてのしきい値レベルの最適化を図ることができる。
【００２５】
また、受信回路は、クロスバスイッチ２２、ローカルスイッチ４２、検索エンジン４３、転送エンジン４４、物理ポート５３に搭載される。受信回路を搭載するブロックを、総称して「データ処理装置」とする。受信回路は、第１のＣＤＲ（Ｃｌｏｃｋ  ａｎｄ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）と第２のＣＤＲを有する。
【００２６】
ＣＤＲは、デジタル通信において、データにクロックが重畳されている伝送路上の信号を受信し、クロックとデータを分離する回路である。デジタル通信では、受信回路において、受信したデータ列を正しいタイミングで「０」なのか、「１」なのか判定するクロック信号が必要である。ＣＤＲでは、データ列にクロック信号を埋め込んでいるため、受信したデータ列からクロック信号を抽出する。第１のＣＤＲは、入力されるパケットについて、所定のしきい値レベルにより０／１判定を実行し、後段に出力する。第２のＣＤＲは、第１のＣＤＲでのパケット伝送にかかわらず、しきい値レベルの調整を実行する。
【００２７】
（Ａ）具体的には、たとえば、受信回路は、データ処理装置内のグランドに接続されるコンデンサを有する。これにより、ＤＣレベルのオフセットをなくした、０［Ｖ］中心のＡＣノイズＮを含んだ基準点を設けることができる。ＡＣノイズＮはランダムに発生するノイズがほとんどであり、ＤＣレベルの偏りはないため、実データの伝送に影響を与えない。（Ａ）のＡＣノイズＮは、第２のＣＤＲに取り込まれたときの波形である。Ｌ０は、理想的なしきい値レベル（たとえば、０［Ｖ］）であり、Ｌ２は、第２のＣＤＲにおけるしきい値レベルである。
【００２８】
（Ｂ）第２のＣＤＲは、コンデンサからのＡＣノイズＮを基準にして、しきい値レベルＬ２を調整することにより、受信回路単独で第１のＣＤＲのしきい値レベルＬ１を補正する。ここでは、しきい値レベルＬ２は、しきい値レベルＬ０よりも低く設定されているため、しきい値レベルＬ２を段階的に上昇させることで、しきい値レベルＬ０と同等レベルにする。より具体的には、第２のＣＤＲは、しきい値レベルＬ２を基準にしてＡＣノイズＮの０／１判定を行う。そして、「０」の判定回数と「１」の判定回数の差が許容範囲内になるまで、または「０」の判定回数が「１」と一致もしくは超えるまで、しきい値レベルＬ２を上昇させる。
【００２９】
（Ｃ）（Ｂ）でしきい値レベルＬ２が決定すると、第１のＣＤＲは、（Ｂ）で決定されたしきい値レベルＬ２と同一のしきい値レベルＬ１を設定して、受信データの０／１判定を実行する。これにより、実データの伝送中であってもしきい値レベルＬ１を補正することができ、テストモードによる中断が生じない。また、送信側のテストモード環境に依存しないため、送信側の回路の選択の自由度の向上を図ることができる。
【００３０】
＜データ処理装置の構成例＞
図２は、データ処理装置のハードウェア構成例を示すブロック図である。データ処理装置２００は、図１に示したクロスバスイッチ２２、ローカルスイッチ４２、検索エンジン４３、転送エンジン４４、または物理ポート５３に相当する。データ処理装置２００は、送信回路２０１と、データ処理部２０２と、受信回路２０３と、を有する。受信回路２０３は外部からのデータを受信してデータ処理部２０２に渡す。送信回路２０１は、データ処理部２０２からの処理結果を送信する。
【００３１】
データ処理部２０２は、受信回路２０３からのデータに対して所定の処理を実行し、処理結果を送信回路２０１に渡す。たとえば、データ処理装置２００が、物理ポート５３の場合、データ処理部２０２は、バッファとして機能する。
【００３２】
データ処理装置２００が、クロスバスイッチ２２の場合、ローカルスイッチ４２からのデータを受信して、受信データから送信先のパケットプロセッサユニット４０を特定する。送信回路２０１は、特定したパケットプロセッサユニット４０のローカルスイッチ４２にデータを送信することになる。
【００３３】
また、データ処理装置２００が、ローカルスイッチ４２の場合、転送エンジン４４からデータを受信すると、送信先となるパケットプロセッサユニット４０を指定する。送信回路２０１は、当該送信先を指定して、データをクロスバスイッチ２２に送信することになる。また、クロスバスイッチ２２からデータを受信すると、受信データを送信回路２０１に転送する。送信回路２０１は、受信データを転送エンジン４４に送信することになる。
【００３４】
また、データ処理装置２００が、検索エンジン４３の場合、転送エンジン４４からデータを受信すると、データ処理部２０２は、送信先を検索する。送信回路２０１は、検索された送信先を指定して、データを転送エンジン４４に送信することになる。
【００３５】
また、データ処理装置２００が、転送エンジン４４の場合、物理ポート５３からデータを受信すると、転送先として検索エンジン４３またはローカルスイッチ４２を指定する。また、検索エンジン４３からデータを受信すると、ローカルスイッチ４２またはネットワークインターフェースユニット４５の物理ポート５３を指定する。また、ローカルスイッチ４２からデータを受信すると、検索エンジン４３またはネットワークインターフェースユニット４５の物理ポート５３を指定する。送信回路２０１は、指定された宛先にデータを送信することになる。
【００３６】
次に、受信回路２０３のハードウェア構成例について説明する。受信回路２０３は、データの電気信号が０か１かを判定して、データを０と１のビット列にして、データ処理部２０２に出力する回路である。受信回路２０３は、受信部２３１と、制御部２３２と、を有する。
【００３７】
受信部２３１は、入力バッファ２４０と、第１のＣＤＲ（Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）２４１と、第２のＣＤＲ２４２と、スイッチ２４３と、補正回路２４４と、を有する。入力バッファ２４０は、外部からのデータを受信して第１のＣＤＲに出力する。
【００３８】
第１のＣＤＲ２４１は、第１の判定回路２５１と、第１のしきい値レベル生成回路２６１と、を有する。第１の判定回路２５１は、伝送路Ｐ上に設けられ、伝送路Ｐを伝送するデータの電気信号が第１のしきい値であるしきい値レベルＬ１以上であるかしきい値レベルＬ１未満であるかを判定し、判定結果を出力する。伝送路Ｐは、入力バッファ２４０、第１の判定回路２５１を通って、データ処理部２０２に至るパスである。
【００３９】
すなわち、第１の判定回路２５１は、しきい値レベルＬ１を用いて、入力バッファ２４０から入力されるデータの電気信号が「１」であるか「０」であるかを判定する。第１の判定回路２５１は、判定した１または０のビット列をデータ処理部２０２に出力する。第１のしきい値レベル生成回路２６１は、第１の判定回路２５１のしきい値レベルを生成して第１の判定回路２５１に出力する。
【００４０】
通常の信号伝送時では、伝送路Ｐにおいて、入力バッファ２４０から取り込まれた信号は、第１のＣＤＲ２４１の第１の判定回路２５１で０／１判定されて、データ処理部２０２に出力される。また、しきい値レベルの補正時においても、入力バッファ２４０から取り込まれた信号は、第１のＣＤＲ２４１の第１の判定回路２５１で０／１判定されて、データ処理部２０２に出力される。したがって、受信回路２０３は、テストモードではなく、実データの伝送中でも、しきい値レベルの補正をおこなうことができる。
【００４１】
図３は、第１の判定回路２５１による判定例１を示す説明図である。横軸は時間軸、縦軸は信号の電圧である。図３では、第１の判定回路２５１は、入力バッファ２４０から来た受信信号Ｓをしきい値レベルＬ１で判定する。第１の判定回路２５１は、受信信号Ｓが判別するタイミングのときに、しきい値レベルＬ１よりＨｉｇｈレベルである場合を“１”、Ｌｏｗレベルである場合を“０”と判断する。理想的な状態であれば、受信信号Ｓの電圧方向の中央にしきい値レベルＬ１があり、Ｈｉｇｈレベルまでのレベル差とＬｏｗレベルまでのレベル差が同一になる。
【００４２】
しきい値レベルＬ１は、半導体の製造ばらつき（装置設置場所の室温や電圧のばらつき）や環境変動（半導体デバイスの負荷量変動によるデバイス自体の温度変化）などにより、第１のしきい値レベル生成回路２６１の出力値が変動してしまい、しきい値レベルＬ１が最適値にならない場合がある。以下にその悪影響について説明する。
【００４３】
図３および図４に、しきい値レベルＬ１が製造ばらつきや環境変動によって本来あるべきレベルからオフセットした状態にある場合を示す。
【００４４】
図４は、第１の判定回路２５１による判定例２を示す説明図である。図４は、しきい値レベル生成回路１２２の出力レベルが上昇し、しきい値レベルＬ１がＨｉｇｈ側にずれた場合を示す。しきい値レベルＬ１が理想のしきい値レベルからＨｉｇｈ側にずれた場合、受信信号ＳのＨｉｇｈレベルと、しきい値レベルＬ１の間隔が狭くなり、また受信信号ＳのＬｏｗレベルと、しきい値レベルＬ１の間隔が広がる。この場合、Ｈｉｇｈのマージンがなく、受信信号ＳがＨｉｇｈレベルであったとしても、０／１判別回路１２１はＬｏｗレベルであると誤判別する可能性が高くなる。
【００４５】
図５は、第１の判定回路２５１による判定例３を示す説明図である。図４は、しきい値レベル生成回路１２２の出力レベルが下降し、しきい値レベルＬ１がＬｏｗ側にずれた場合を示す。しきい値レベルＬ１が理想のレベルからＬｏｗ側にずれた場合、受信信号ＳのＬｏｗレベルと、しきい値レベルＬ１の間隔が狭くなり、また受信信号ＳのＨｉｇｈレベルと、しきい値レベルＬ１の間隔が広がる。この場合、Ｌｏｗ側のマージンがなく、受信信号ＳがＬｏｗレベルであったとしても、０／１判別回路１２１はＨｉｇｈレベルであると誤判別する可能性が高くなる。
【００４６】
上記で説明した第１のしきい値レベル生成回路２６１の出力レベル変動は、高速伝送のマージン減少、すなわち、データ処理装置２００のＢＥＲ（Ｂｉｔ  Ｅｒｒｏｒ  Ｒａｔｅ）悪化に直結するため、第１のしきい値レベル生成回路２６１の出力レベル変動を、速やかに再調整を行い、最適化する必要がある。
【００４７】
図２に示すスイッチ２４３、補正回路２４４、第２のＣＤＲ２４２、および制御部２３２は、図４および図５で説明したしきい値レベルＬ１の変動を補正する。スイッチ２４３、補正回路２４４、第２のＣＤＲ２４２、および制御部２３２は、伝送路Ｐ上に配置されなく、外部からの信号は取り込まない構成である。したがって、テストパタンを取り込む必要がない。また、伝送路Ｐは、しきい値レベルＬ１の補正にかかわらず、データを伝送することができるため、しきい値レベルＬ１の補正時でもデータを伝送することができる。以下、説明する。
【００４８】
スイッチ２４３は、第２のＣＤＲ２４２と補正回路２４４とを接続または切断する。第２のＣＤＲ２４２と補正回路２４４がスイッチ２４３により接続された場合、しきい値レベルのオフセット補正が実行される。スイッチ２４３は、通常の信号伝送時は、ＯＦＦの状態であり、第２のＣＤＲ２４２と補正回路２４４とは切断状態である。
【００４９】
スイッチ２４３は、データ処理装置２００の起動時に接続し、しきい値レベルＬ１のオフセット補正が完了すると切断する。起動時に接続することにより、稼働開始から最適なしきい値レベルＬ１に補正することができ、データ伝送の信頼性の向上を図ることができる。
【００５０】
また、スイッチ２４３は、データ処理装置２００の稼働中に、温度変化やビットエラーレートに応じて接続され、しきい値レベルＬ１のオフセット補正が完了すると切断される。たとえば、基本制御ユニット１０や各ユニット管理部２１、４１、５１から、上述した補正開始指示を受けると、補正開始指示を受けたユニット内の受信回路２０３のスイッチ２４３をＯＮにする。これにより、補正回路２４４と第２の判定回路２５２とが接続され、しきい値レベルのオフセット補正が実行される。稼働中に接続することにより、内部環境の変動に応じて稼働開始から最適なしきい値レベルＬ１に補正することができ、データ伝送の信頼性の向上を図ることができる。
【００５１】
なお、スイッチ２４３は、しきい値レベルＬ１のオフセット補正が完了すると切断する。このように、スイッチ２４３は、データ処理装置２００のや通信装置１の稼働中に第２のＣＤＲ２４２と補正回路２４４とを接続または切断する。
【００５２】
補正回路２４４は、しきい値レベルＬ１の補正を行う回路である。補正回路２４４は、スイッチ２４３により第２のＣＤＲ２４２の第２の判定回路２５２に接続される。補正回路２４４は、ある程度の期間を統計的にみれば、発生するノイズの平均値が一定レベルを保つ安定的な受動素子である。補正回路２４４は、たとえば、グランドに接地されたコンデンサである。
【００５３】
図６は、補正回路２４４の端子に発生する電圧レベルを示す波形図である。補正回路２４４は、データ処理装置２００内のグランドに接続されるコンデンサである。この構造によってＤＣレベルのオフセットをなくした、０［Ｖ］中心のＡＣノイズＮを含んだ基準点を設けることができる。ＡＣノイズＮはランダムに発生するノイズがほとんどであり、ＤＣレベルの偏りはないと考えることができる。
【００５４】
第２のＣＤＲ２４２は、第２の判定回路２５２と第２のしきい値レベル生成回路２６２とを有する。第２の判定回路２５２は、伝送路Ｐ外に設けられ、データ処理装置２００内部から発生するノイズ信号がノイズ信号の基準点よりも低い値または高い値のいずれか一方の値に設定されたしきい値レベルＬ２以上であるかしきい値レベルＬ２未満であるかを判定する。すなわち、補正回路２４４からのＡＣノイズＮを、しきい値レベルＬ２を用いて０／１判定する。第２の判定回路２５２は、第１の判定回路２５１と同一構成である。
【００５５】
第２のしきい値レベル生成回路２６２は、第２の判定回路２５２のしきい値レベルＬ２を生成して第２の判定回路２５２に出力する。第２のしきい値レベル生成回路２６２は、第１のしきい値レベル生成回路２６１は、と同一構成である。
【００５６】
制御部２３２は、ノイズ信号がしきい値レベルＬ２以上となる第１の判定回数と第２のしきい値未満となる第２の判定回数とに基づいて、しきい値レベルＬ２を更新してノイズ信号が更新後のしきい値レベルＬ２以上であるか否かを第２の判定回路２５２に判定させるか、しきい値レベルＬ２をしきい値レベルＬ１に設定するか、いずれか一方を実行する。具体的には、たとえば、制御部２３２は、ノイズ信号がしきい値レベルＬ２以上となる判定回数としきい値レベルＬ２未満となる判定回数とを集計し、両判定回数としきい値レベルＬ２を用いてしきい値レベルＬ２を調整し、調整後のしきい値レベルＬ２をしきい値レベルＬ１に設定する。制御部２３２は、第２のしきい値レベル生成回路２６２によって生成されるしきい値レベルＬ２を調整して、調整後のしきい値レベルＬ２を最適なしきい値レベルＬ２として第１のしきい値レベル生成回路２６１に通知する。
【００５７】
具体的には、たとえば、制御部２３２は、スイッチ２４３により補正回路２４４と第２の判定回路２５２とが接続された状態で、所定期間、第２の判定回路２５２による０／１判定結果を取り込む。そして、制御部２３２は、「０」の判定回数と「１」の判定回数を集計する。
【００５８】
具体的には、第２のしきい値レベル生成回路２６２は、制御部２３２からの調整指示にしたがってしきい値レベルＬ２を上昇または下降させて、第２の判定回路２５２に設定する。たとえば、しきい値レベルＬ２を０［Ｖ］未満の十分小さい値としておく。この場合、第２の判定回路２５２が判定をおこなうと、「１」の判定回数が「０」の判定回数よりも多くなる。第２のしきい値レベル生成回路２６２は、制御部２３２からの調整指示により所定量Δｘ分しきい値レベルＬ２を上昇させて、第２の判定回路２５２は判定を繰り返す。
【００５９】
そして、たとえば、「０」の判定回数と「１」の判定回数とが一致または逆転した場合や、「０」の判定回数と「１」の判定回数との差が、あらかじめ設定された許容範囲内である場合のしきい値レベルＬ２を最適なしきい値レベルとする。
【００６０】
たとえば、前回まで「１」の判定回数が「０」の判定回数よりも多い事象が継続しており、前回の「０」の判定回数が「８４」、「１」の判定回数が「７８」である場合を例に挙げる。今回の「０」の判定回数が「８０」、「１」の判定回数が「８３」である場合、今回の判定で初めて逆転したため、そのときのしきい値レベルＬ２を最適なしきい値レベルとする。
【００６１】
また、たとえば、許容範囲が「５」である場合、「０」の判定回数が「８２」、「１」の判定回数が「７８」であれば、差は４であるため、そのときのしきい値レベルＬ２を最適なしきい値レベルとする。
【００６２】
このような場合に、制御部２３２は、当該しきい値レベルＬ２を第１のしきい値レベル生成回路２６１に通知する。当該通知を受けた第１のしきい値レベル生成回路２６１は、通知内容にしたがってしきい値レベルＬ１を生成して、第１の判定回路２５１に設定する。
【００６３】
なお、第２のＣＤＲ２４２は、たとえば、第１のＣＤＲ２４１の隣接領域に作られる。半導体ばらつきや環境変動は、隣接領域であれば、ばらつく量はほぼ同じとみなせる。そのため、第１の判定回路２５１におけるしきい値レベルＬ１の変動量と第２の判定回路２５２におけるしきい値レベルＬ２の変動量とは、ほぼ同一とみなせる。このように、第２のＣＤＲ２４２は、第１のＣＤＲ２４１と同等の半導体バラつきとなる位置に配置すればよい。
【００６４】
このように、受信回路２０３は、受信回路２０３単独でしきい値レベルＬ１を補正することができる。受信回路２０３では、スイッチ２４３のＯＮ、ＯＦＦにかかわらず、実データを伝送することができる。換言すれば、伝送路Ｐにおいて実データの伝送中にしきい値レベルの補正を行うことができるため、テストモードに切り替えて実データの伝送を中断する必要がない。また、送信側に依存せず、受信回路２０３単独でしきい値レベルＬ１を補正するため、送信側のテストパタンに起因する制約に縛られることがなく、送信側を自由に選択することができる。
【００６５】
＜しきい値レベル制御処理手順例＞
図７は、第２のＣＤＲ２４２および制御部２３２によるしきい値レベル制御処理手順例を示すフローチャートである。図７のフローチャートは、受信回路２０３の起動時や、基本制御ユニット１０や自ユニットのユニット管理部２１、４１、５１からの補正開始指示により開始する。
【００６６】
まず、受信回路２０３は、補正回路２４４と第２のＣＤＲ２４２内の第２の判定回路２５２とをスイッチ２４３により接続する（ステップＳ７１）。つぎに、受信回路２０３は、第２のしきい値レベル生成回路２６２により、最低しきい値レベルＬｍｉｎであるしきい値レベルＬ２を生成し、第２の判定回路２５２に設定する（ステップＳ７２）。最低しきい値レベルＬｍｉｎは、０［Ｖ］未満の十分小さい値とする。最低しきい値レベルＬｍｉｎは、しきい値レベルＬ２の下限値となる。
【００６７】
つぎに、受信回路２０３は、第２の判定回路２５２により、一定期間、しきい値レベルＬ２で補正回路２４４からの信号について０／１判定を行い、制御部２３２により判定結果を集計する（ステップＳ７３）。
【００６８】
そして、受信回路２０３は、制御部２３２により、「１」の判定回数が「０」の判定回数以上か否かを判断する（ステップＳ７４）。以上でない場合（ステップＳ７４：Ｎｏ）、受信回路２０３は、第２のしきい値レベル生成回路２６２により、しきい値レベルＬ２を所定量Δｘ増加して第２の判定回路２５２に設定し（ステップＳ７５）、ステップＳ７３に戻る。ステップＳ７３では、第２の判定回路２５２は、Δｘ増加後のしきい値レベルＬ２により、０／１判定する。これにより、しきい値レベルＬ２を段階的に上昇させることができる。Δｘの量は、あらかじめ設定される。
【００６９】
一方、ステップＳ７４において、「１」の判定回数が「０」の判定回数以上である場合（ステップＳ７４：Ｙｅｓ）、受信回路２０３は、制御部２３２により、現状のしきい値レベルＬ２を最適なしきい値レベルＬ１として第１のＣＤＲ２４１の第１のしきい値レベル判定回路に通知する（ステップＳ７６）。そして、受信回路２０３のスイッチ２４３は、補正回路２４４と第２の判定回路２５２とを切断する（ステップＳ７７）。これにより、一連の処理を終了する。
【００７０】
なお、図７に示した処理では、ステップＳ７２において、しきい値レベルＬ２を最低しきい値レベルＬｍｉｎに設定した例について説明したが、上限となる最高しきい値レベルＬｍａｘに設定してもよい。この場合、しきい値レベルＬ２を段階的にΔｘずつ減少させることになるため、ステップＳ７４では、「０」の判定回数が「１」の判定回数より多いか否かを判断することになる。
【００７１】
そして、多くない場合（ステップＳ７４：Ｎｏ）、受信回路２０３は、第２のしきい値レベル生成回路２６２により、しきい値レベルＬ２を所定量Δｘ減少させて第２の判定回路２５２に設定し（ステップＳ７５）、ステップＳ７３に戻る。ステップＳ７３では、第２の判定回路２５２は、Δｘ減少後のしきい値レベルＬ２により、０／１判定する。これにより、しきい値レベルＬ２を段階的に下降させることができる。
【００７２】
このように、本実施例によれば、受信回路２０３内の補正回路２４４は、たとえば、データ処理装置２００内のグランドに接続されるコンデンサである。これにより、ＤＣレベルのオフセットをなくした、０［Ｖ］中心のＡＣノイズＮを含んだ基準点を設けることができる。ＡＣノイズＮはランダムに発生するノイズがほとんどであり、ＤＣレベルの偏りはないため、実データの伝送に影響を与えない。このＡＣノイズＮを用いて、しきい値レベルＬ２を調整することにより、受信回路２０３単独で受信回路２０３のしきい値レベルＬ１を補正することができる。
【００７３】
このため、実データの伝送中であってもしきい値レベルＬ１を補正することができ、テストモードによる中断が生じない。また、送信側のテストモード環境に依存しないため、送信側の回路の選択の自由度の向上を図ることができる。また、受信回路２０３の起動時や環境変動時にしきい値レベルＬ１の補正をかけることができるため、しきい値レベルＬ１を最適な状態に維持することができる。
【００７４】
なお、上述した実施例では、ＣＤＲを用いた例について説明したが、ＣＤＲに限定されることはなく、しきい値レベルの０／１判定を行う回路であれば、他の回路に適用してもよい。
【００７５】
また、本発明は前述した実施例に限定されるものではなく、添付した特許請求の範囲の趣旨内における様々な変形例及び同等の構成が含まれる。例えば、前述した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに本発明は限定されない。また、ある実施例の構成の一部を他の実施例の構成に置き換えてもよい。また、ある実施例の構成に他の実施例の構成を加えてもよい。また、各実施例の構成の一部について、他の構成の追加・削除・置換をしてもよい。
【００７６】
また、制御線や情報線は説明上必要と考えられるものを示しており、実装上必要な全ての制御線や情報線を示しているとは限らない。実際には、ほとんど全ての構成が相互に接続されていると考えてよい。
【符号の説明】
【００７７】
１  通信装置
１０  基本制御ユニット
２０  スイッチファブリックユニット
３０  バックプレーン
４０  パケットプロセッサユニット
４５  ネットワークインターフェースユニット
２００  データ処理装置
２０１  送信回路
２０２  データ処理部
２０３  受信回路
２３１  受信部
２３２  制御部
２４３  スイッチ
２４４  補正回路
２５１  第１の判定回路
２５２  第２の判定回路
【図１】
2015115795.tif 000003
【図２】
2015115795.tif 000004
【図３】
2015115795.tif 000005
【図４】
2015115795.tif 000006
【図５】
2015115795.tif 000007
【図６】
2015115795.tif 000008
【図７】
2015115795.tif 000009