(57)【要約】【課題】  製造時に生じる半導体チップへの残留応力を抑制することができつつ、駆動時の排熱の効率を維持することができる半導体装置を提供する。【解決手段】  本発明に係る半導体装置１は、半導体チップ２と、半導体チップ２が搭載されるサブマウント３と、サブマウント３の側部の少なくとも一部に接合される接合体５と、を備える。そして、サブマウント３の線熱膨張率が、半導体チップ２の線熱膨張率よりも大きい場合には、接合体５の線熱膨張率は、サブマウント３の線熱膨張率よりも小さい。一方、サブマウント３の線熱膨張率が、半導体チップ２の線熱膨張率よりも小さい場合には、接合体５の線熱膨張率は、サブマウント３の線熱膨張率よりも大きい。【選択図】  図１
2015053431.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップが搭載されるサブマウントと、
前記サブマウントの側部の少なくとも一部に接合される接合体と、を備え、
前記サブマウントの線熱膨張率は、前記半導体チップの線熱膨張率よりも大きく、
前記接合体の線熱膨張率は、前記サブマウントの線熱膨張率よりも小さい半導体装置。
【請求項２】
半導体チップと、
前記半導体チップが搭載されるサブマウントと、
前記サブマウントの側部の少なくとも一部に接合される接合体と、を備え、
前記サブマウントの線熱膨張率は、前記半導体チップの線熱膨張率よりも小さく、
前記接合体の線熱膨張率は、前記サブマウントの線熱膨張率よりも大きい半導体装置。
【請求項３】
前記接合体の線熱膨張率は、前記半導体チップの線熱膨張率よりも小さい請求項１に記載の半導体装置。
【請求項４】
前記接合体の線熱膨張率は、前記半導体チップの線熱膨張率よりも大きい請求項２に記載の半導体装置。
【請求項５】
前記半導体チップは、長尺に形成され、
前記接合体は、前記半導体チップの長手方向に沿うようにして前記サブマウントの側部の少なくとも一部に接合される請求項１〜４の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップと、半導体チップが搭載されるサブマウントとを備える半導体装置に関する。
【背景技術】
【０００２】
従来、半導体装置として、半導体チップと、半導体チップが搭載され、半導体チップと異なる線熱膨張率を有するサブマウントとを備える半導体装置が知られている。斯かる半導体装置において、製造時には、半導体チップとサブマウントとがハンダ等で接合されるため、半導体チップとサブマウントとが加熱及び冷却される。
【０００３】
このとき、半導体チップとサブマウントとの線熱膨張率が異なるため、半導体装置として完成した際に、半導体チップに大きい残留応力が生じる。これにより、半導体チップが損傷することもある。そこで、サブマウントの上面及び下面に被覆層を備える半導体装置が提案されている（例えば、特許文献１）。これにより、半導体装置として完成した際に、半導体チップに生じる残留応力を抑制することができる。
【０００４】
ところで、斯かる半導体装置において、駆動時には、半導体チップから発生する熱は、サブマウントを経由して、サブマウントに接合されているヒートシンクから排出される。しかしながら、特許文献１に係る半導体装置においては、半導体チップ及びサブマウント間や、サブマウント及びヒートシンク間に、被覆層が介在しているため、その排熱の効率が低下するという問題を生じさせている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２７８３６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
よって、本発明は、斯かる事情に鑑み、製造時に生じる半導体チップへの残留応力を抑制することができつつ、駆動時の排熱の効率を維持することができる半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、半導体チップと、前記半導体チップが搭載されるサブマウントと、前記サブマウントの側部の少なくとも一部に接合される接合体と、を備え、前記サブマウントの線熱膨張率は、前記半導体チップの線熱膨張率よりも大きく、前記接合体の線熱膨張率は、前記サブマウントの線熱膨張率よりも小さい。
【０００８】
本発明に係る半導体装置によれば、サブマウントの線熱膨張率よりも小さい線熱膨張率である接合体が、サブマウントの側部の少なくとも一部に接合されている。これにより、サブマウントの線熱膨張率が半導体チップの線熱膨張率よりも大きいのに対して、サブマウントの実際の熱膨張がその線熱膨張率に基づく熱膨張よりも小さくなるため、半導体チップとサブマウントとの熱膨張差が緩和される。
【０００９】
したがって、製造時に生じる半導体チップへの残留応力を抑制することができる。しかも、接合体が半導体チップとサブマウントとの間に介在していないため、駆動時の排熱の効率を維持することもできる。
【００１０】
また、本発明に係る半導体装置においては、前記接合体の線熱膨張率は、前記半導体チップの線熱膨張率よりも小さい、という構成でもよい。
【００１１】
斯かる構成によれば、接合体の線熱膨張率が、半導体チップの線熱膨張率よりも小さいため、半導体チップとサブマウントとの熱膨張差が、さらに緩和される。したがって、製造時に生じる半導体チップへの残留応力を効果的に抑制することができる。
【００１２】
また、本発明に係る半導体装置は、半導体チップと、前記半導体チップが搭載されるサブマウントと、前記サブマウントの側部の少なくとも一部に接合される接合体と、を備え、前記サブマウントの線熱膨張率は、前記半導体チップの線熱膨張率よりも小さく、前記接合体の線熱膨張率は、前記サブマウントの線熱膨張率よりも大きい。
【００１３】
本発明に係る半導体装置によれば、サブマウントの線熱膨張率よりも大きい線熱膨張率である接合体が、サブマウントの側部の少なくとも一部に接合されている。これにより、サブマウントの線熱膨張率が半導体チップの線熱膨張率よりも小さいのに対して、サブマウントの実際の熱膨張がその線熱膨張率に基づく熱膨張よりも大きくなるため、半導体チップとサブマウントとの熱膨張差が緩和される。
【００１４】
したがって、製造時に生じる半導体チップへの残留応力を抑制することができる。しかも、接合体が半導体チップとサブマウントとの間に介在していないため、駆動時の排熱の効率を維持することもできる。
【００１５】
また、本発明に係る半導体装置においては、前記接合体の線熱膨張率は、前記半導体チップの線熱膨張率よりも大きい、という構成でもよい。
【００１６】
斯かる構成によれば、接合体の線熱膨張率が、半導体チップの線熱膨張率よりも大きいため、半導体チップとサブマウントとの熱膨張差が、さらに緩和される。したがって、製造時に生じる半導体チップへの残留応力を効果的に抑制することができる。
【００１７】
また、本発明に係る半導体装置においては、前記半導体チップは、長尺に形成され、前記接合体は、前記半導体チップの長手方向に沿うようにして前記サブマウントの側部の少なくとも一部に接合される、という構成でもよい。
【００１８】
斯かる構成によれば、半導体チップが長尺に形成されているのに対して、接合体が、半導体チップの長手方向に沿うようにして、サブマウントの側部の少なくとも一部に接合されている。これにより、半導体チップの長手方向において、半導体チップとサブマウントとの熱膨張差を効果的に緩和することができる。したがって、製造時に生じる半導体チップへの残留応力をさらに効果的に抑制することができる。
【発明の効果】
【００１９】
以上の如く、本発明に係る半導体装置は、製造時に生じる半導体チップへの残留応力を抑制することができつつ、駆動時の排熱の効率を維持することができるという優れた効果を奏する。
【図面の簡単な説明】
【００２０】
【図１】図１は、本発明の一実施形態に係る半導体装置の斜視図である。
【図２】図２は、同実施形態に係る半導体装置の平面図である。
【図３】図３は、同実施形態に係る半導体装置の図２におけるIII−III線断面図である。
【図４】図４は、同実施形態に係る半導体チップの残留応力を検証した位置を示す図である。
【図５】図５は、同実施形態に係る半導体チップにおいて、長手方向の位置に対する残留応力のグラフを示す図である。
【図６】図６は、本発明の他の実施形態に係る半導体装置の縦断面図である。
【図７】図７は、本発明のさらに他の実施形態に係る半導体装置の斜視図である。
【発明を実施するための形態】
【００２１】
以下、本発明に係る半導体装置における一実施形態について、図１〜図５を参酌して説明する。
【００２２】
図１〜図３に示すように、本実施形態に係る半導体装置１は、発光する半導体チップ２と、半導体チップ２が表面（一方面）側に搭載されるサブマウント３と、例えばＡｕ−Ｓｎハンダ等で構成され、半導体チップ２とサブマウント３とを接合する第１の接合層４とを備えている。そして、半導体装置１は、サブマウント３の側部に接合される接合体５を備えている。
【００２３】
また、半導体装置１は、半導体チップ２とサブマウント３とを電気的に接続する複数のワイヤ６を備えている。さらに、半導体装置１は、半導体チップ２で発生する熱を放出するためのヒートシンク７と、例えばＳｎ−Ａｇ−Ｃｕハンダ等で構成され、サブマウント３とヒートシンク７とを接合する第２の接合層８とを備えている。なお、ヒートシンク７及び第２の接合層８は、図３のみに図示している。
【００２４】
半導体チップ２は、その大部分を構成する半導体チップ基材２１と、半導体チップ基材２１の内部に形成され、光エミッタを構成する光半導体素子２２と、アレイ状に配置され、光半導体素子２２からの光を取り出すための複数の光取り出し部２３とを備えている。また、半導体チップ２は、半導体チップ基材２１の表面（一方面）側に形成される第１の電極層２４と、半導体チップ基材２１の裏面（他方面）側に形成される第２の電極層２５とを備えている。
【００２５】
半導体チップ２は、長尺に形成されている。具体的には、半導体チップ２は、矩形状に形成されている。なお、複数(本実施形態においては、２０個)の光取り出し部２３は、半導体チップ２の長手方向に沿って並列されている。また、半導体チップ２は、板状に形成されている。
【００２６】
半導体チップ２の線熱膨張率（線熱膨張係数）は、サブマウント３の線熱膨張率よりも小さい。例えば、半導体チップ基材２１は、ＧａＡｓ（線熱膨張率：５．９ｐｐｍ）等で形成され、光半導体素子２２は、ＧａＡｓ系化合物等で形成され、第１の電極層２４は、Ａｕ等で形成され、そして、第２の電極層２５は、Ａｕ等で形成されている。なお、半導体チップ２の線熱膨張率は、大部分を構成する半導体チップ基材２１の線熱膨張率と略同じである。
【００２７】
サブマウント３は、その大部分を構成するサブマウント基材３１を備えている。また、サブマウント３は、サブマウント基材３１の表面側に形成される第１の導電層３２と、サブマウント基材３１の表面側に形成され、第１の導電層３２と離間する第２の導電層３３とを備えている。
【００２８】
サブマウント３は、長尺に形成されている。具体的には、サブマウント３は、矩形状に形成されている。そして、サブマウント３は、長手方向が半導体チップ２の長手方向と平行となるように、配置されている。また、サブマウント３は、板状に形成されている。
【００２９】
サブマウント３の線熱膨張率は、半導体チップ２の線熱膨張率よりも大きい。例えば、サブマウント基材３１は、Ｃｕ（線熱膨張率：１７ｐｐｍ）や配向性炭素系材料（線熱膨張率：２５ｐｐｍ）等で形成され、第１の導電層３２は、Ａｕ等で形成され、そして、第２の導電層３３は、Ａｕ等で形成されている。なお、サブマウント３の線熱膨張率は、大部分を構成するサブマウント基材３１の線熱膨張率と略同じである。
【００３０】
接合体５は、長尺に形成され、一対設けられている。また、各接合体５は、半導体チップ２の長手方向に沿うようにして、サブマウント３の長手方向に沿う側部に接合されている。そして、一対の接合体５，５は、半導体チップ２の幅方向（短手方向）で離間するようにして、配置されている。これにより、一対の接合体５，５は、半導体チップ２の幅方向で半導体チップ２を挟むようにして、配置されている。
【００３１】
各接合体５，５は、半導体チップ２の幅方向において、半導体チップ２と重なるように配置されている。具体的には、各接合体５は、サブマウント３の長手方向に沿う側面の全面を覆うようにして（即ち、側面の長手方向の全体及び厚み方向の全体に亘って）配置されている。
【００３２】
接合体５の線熱膨張率は、サブマウント３の線熱膨張率よりも小さい。具体的には、接合体５の線熱膨張率は、半導体チップ２の線熱膨張率よりも小さい。例えば、接合体５は、ＣｕＷ（線熱膨張率：６．４ｐｐｍ）、ＡＩＮ（線熱膨張率：４．６ｐｐｍ）、ＣＶＤダイヤモンド（線熱膨張率：１ｐｐｍ）、Ｓｉ（線熱膨張率：２．６ｐｐｍ）、ＳｉＣ（線熱膨張率：４．２ｐｐｍ）、ＳｉＯ２（線熱膨張率：０．５ｐｐｍ）、Ｋｏｖａｒ（線熱膨張率：１．８〜４．５ｐｐｍ）やＩｎｖａｒ（線熱膨張率：１．５ｐｐｍ）の低熱膨張Ｆｅ−Ｎｉ合金等で形成されている。
【００３３】
ワイヤ６の一端部は、第１の電極層２４に接続され、ワイヤ６の他端部は、第１の導電層３２に接続されている。これにより、半導体チップ２の第１の電極層２４とサブマウント３の第１の導電層３２とが、電気的に接続されている。例えば、ワイヤ６は、Ａｕ等で形成されている。
【００３４】
ヒートシンク７は、矩形状に形成されている。例えば、ヒートシンク７は、Ｃｕ等の熱伝導率の高い材料で形成されている。なお、ヒートシンク７は、半導体チップ２及びサブマウント３が搭載される表面（一方面）と反対側、即ち、裏面（他方面）側に、排熱するための冷却機構（図示していない）を備えていてもよい。
【００３５】
斯かる半導体装置１においては、以下の機能を有する。例えば、第１の導電層３２に、電源の負極が接続され、第２の導電層３３に、電源の正極が接続される。そして、この電源を通じて、第１の導電層３２と第２の導電層３３との間に、電圧が印加されることにより、半導体チップ２において、第１の電極層２４と第２の電極層２５との間に、電圧が印加される。これにより、半導体チップ２の光半導体素子２２に、電流が供給されるため、光半導体素子２２が発光する。そして、その光が複数の光取り出し部２３から取り出される。
【００３６】
また、斯かる半導体装置１は、以下のようにして製造される。まず、サブマウント基材３１の表面側に、第１の導電層３２及び第２の導電層３３が形成された状態で、第２の導電層３３の上に、第１の接合層４が形成される。その後、第１の接合層４の上に、半導体チップ２が載置される。そして、例えば、それらが約３２０℃にまで加熱されることにより、第１の接合層４が溶融する。このとき、半導体チップ２とサブマウント３とは、接合されていないため、お互いに自由に熱膨張する。
【００３７】
その後、加熱を停止し、例えば、それらが第１の接合層４の溶融温度である約２８０℃より低い温度に低下することにより、第１の接合層４が固化する。このとき、半導体チップ２とサブマウント３とは、第１の接合層４で接合され、お互いに拘束し合って熱収縮する。したがって、半導体チップ２に残留応力が生じる。そして、それらが室温程度にまで温度を低下することにより、半導体チップ２とサブマウント３とが完全に一体化される。
【００３８】
本実施形態に係る半導体装置１の構成については以上の通りであり、次に、本実施形態に係る半導体装置１の効果について、図４及び図５を参酌して、検証する。
【００３９】
（実施例及び比較例）
実施例１は、Ｆｅ−Ｎｉ３６合金で形成される接合体５，５を備える半導体装置１とし、実施例２は、ＳｉＣで形成される接合体５，５を備える半導体装置１とし、比較例は、接合体５を備えていない半導体装置とした。なお、接合体５の有無以外の構成は、各実施例及び比較例で同じある。
【００４０】
例えば、半導体チップ２は、長さ７ｍｍ×幅１ｍｍ×厚み０．０７ｍｍの寸法であり、半導体チップ基材２１は、ＧａＡｓで形成されている。また、サブマウント３は、長さ１２ｍｍ×幅３．５ｍｍ×厚み１ｍｍの寸法であり、サブマウント基材３１は、配向性炭素系材料で形成されている。なお、実施例１及び実施例２の各接合体５は、長さ１２ｍｍ×幅３．５ｍｍ×厚み０．５ｍｍの寸法である。
【００４１】
（検証方法）
上記の各実施例及び比較例に対して、サブマウント３の表面側に形成された第１の接合層４上に半導体チップ２を載置した状態で温度２８０℃まで加熱し、その状態から２２℃まで温度を低下させた。そして、半導体チップ２とサブマウント３とが接合した際に、半導体チップ２に生じる残留応力を算出した。
【００４２】
なお、斯かる残留応力を算出する位置Ｐ１は、図４に示すように、各光取り出し部２３の中心を通過し且つ半導体チップ２の長手方向に沿う直線上の位置であって、本実施例の場合は、２０個の光取り出し部２３が並ぶ長手方向の中心Ｃ１から一方の端部Ｅ１までの位置とした。（図４は、長手方向の中心Ｃ１から一方の端Ｅ１までの１０個の光取り出し部２３を示した図である。）
【００４３】
（検証結果）
図５に示すように、各実施例の残留応力は、比較例の残留応力に対して明らかに小さくなっている。したがって、各実施例においては、接合体５により、製造時に生じる半導体チップ２への残留応力を効果的に抑制することができている。
【００４４】
なお、半導体チップ２から発生する熱は、サブマウント３を経由してヒートシンク７から排出される。そして、各実施例と比較例とにおいては、その伝熱経路に係る構成が同じであるため、駆動時における排熱の効率は、各実施例と比較例とで同じである。
【００４５】
以上より、本実施形態に係る半導体装置１によれば、サブマウント３の線熱膨張率よりも小さい線熱膨張率である各接合体５が、サブマウント３の側部に接合されている。これにより、サブマウント３の線熱膨張率が半導体チップ２の線熱膨張率よりも大きいのに対して、サブマウント３の実際の熱膨張がその線熱膨張率に基づく熱膨張よりも小さくなるため、半導体チップ２とサブマウント３との熱膨張差が緩和される。
【００４６】
したがって、製造時に生じる半導体チップ２への残留応力を抑制することができる。しかも、各接合体５が半導体チップ２とサブマウント３との間に介在していないため、駆動時の排熱の効率を維持することもできる。
【００４７】
また、本実施形態に係る半導体装置１によれば、各接合体５の線熱膨張率が、半導体チップ２の線熱膨張率よりも小さいため、半導体チップ２とサブマウント３との熱膨張差が、さらに緩和される。したがって、製造時に生じる半導体チップ２への残留応力を効果的に抑制することができる。
【００４８】
また、本実施形態に係る半導体装置１によれば、半導体チップ２が長尺に形成されているのに対して、各接合体５が、半導体チップ２の長手方向に沿うようにして、サブマウント３の側部に接合されている。これにより、半導体チップ２の長手方向において、半導体チップ２とサブマウント３との熱膨張差を効果的に緩和することができる。したがって、製造時に生じる半導体チップ２への残留応力をさらに効果的に抑制することができる。
【００４９】
なお、本発明に係る半導体装置は、上記した実施形態の構成に限定されるものではなく、また、上記した作用効果に限定されるものではない。また、本発明に係る半導体装置は、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、下記する各種の変更例に係る構成や方法等を任意に選択して、上記した実施形態に係る構成や方法等に採用してもよいことは勿論である。
【００５０】
上記実施形態に係る半導体装置１においては、接合体５の線熱膨張率は、半導体チップ２の線熱膨張率よりも小さく、サブマウント３の線熱膨張率は、半導体チップ２の線熱膨張率よりも大きい、という構成である。しかしながら、本発明に係る半導体装置１においては、斯かる構成に限らない。
【００５１】
例えば、本発明に係る半導体装置１においては、接合体５の線熱膨張率は、サブマウント３の線熱膨張率よりも小さく且つ半導体チップ２の線熱膨張率よりも大きく、サブマウント３の線熱膨張率は、半導体チップ２の線熱膨張率よりも大きい、という構成でもよい。
【００５２】
また、上記実施形態に係る半導体装置１においては、サブマウント３の線熱膨張率は、半導体チップ２の線熱膨張率よりも大きく、接合体５の線熱膨張率は、サブマウント３の線熱膨張率よりも小さい、という構成である。しかしながら、本発明に係る半導体装置１においては、斯かる構成に限らない。
【００５３】
具体的には、本発明に係る半導体装置１においては、サブマウント３の線熱膨張率は、半導体チップ２の線熱膨張率よりも小さく、接合体５の線熱膨張率は、サブマウント３の線熱膨張率よりも大きい、という構成でもよい。さらに、斯かる構成においては、接合体５の線熱膨張率は、半導体チップ２の線熱膨張率よりも大きい、という構成でもよい。
【００５４】
なお、斯かる構成においては、例えば、半導体チップ基材２１は、ＧａＡｓ（線熱膨張率：５．９ｐｐｍ）等で形成され、サブマウント基材３１は、ＡＩＮ（線熱膨張率：４．６ｐｐｍ）、ＣＶＤダイヤモンド（線熱膨張率：１ｐｐｍ）等で形成され、そして、接合体５は、Ｃｕ（線熱膨張率：１７ｐｐｍ）やＡｌ（線熱膨張率：２３ｐｐｍ）等で形成されている。
【００５５】
斯かる構成によれば、サブマウント３の線熱膨張率よりも大きい線熱膨張率である接合体５が、サブマウント３の側部の少なくとも一部に接合されている。これにより、サブマウント３の線熱膨張率が半導体チップ２の線熱膨張率よりも小さいのに対して、サブマウント３の実際の熱膨張がその線熱膨張率に基づく熱膨張よりも大きくなるため、半導体チップ２とサブマウント３との熱膨張差が緩和される。
【００５６】
したがって、製造時に生じる半導体チップ２への残留応力を抑制することができる。しかも、接合体５が半導体チップ２とサブマウント３との間に介在していないため、駆動時の排熱の効率を維持することもできる。
【００５７】
また、上記実施形態に係る半導体装置１においては、接合体５は、サブマウント３の側部の一部、具体的には、サブマウント３の長手方向に沿う側部の両方に配置されている、という構成である。しかしながら、本発明に係る半導体装置１においては、斯かる構成に限らない。
【００５８】
例えば、本発明に係る半導体装置１においては、接合体５は、サブマウント３の側部の全部、即ち、サブマウント３の側部の全周に亘って配置されている、という構成でもよい。さらに例えば、本発明に係る半導体装置１においては、接合体５は、サブマウント３の長手方向に沿う側部の一方に配置されている、という構成でもよく、また、サブマウント３の幅方向（短手方向）に沿う側部の一方又は両方に配置されている、という構成でもよい。
【００５９】
また、上記実施形態に係る半導体装置１においては、接合体５は、サブマウント３の側面の厚み方向の全体に亘って配置されている、即ち、接合体５は、厚み寸法がサブマウント３の側面の厚み寸法と同じに形成されている、という構成である。しかしながら、本発明に係る半導体装置１においては、斯かる構成に限らない。
【００６０】
具体的には、本発明に係る半導体装置１においては、図６に示すように、各接合体５は、サブマウント３の側面の厚み方向の一部に配置されている、という構成でもよい。例えば、図６に示すように、各接合体５とサブマウント３との間に隙間が形成されることにより、例えば、各接合体５に製作上の寸法誤差が生じた場合でも、サブマウント３とヒートシンク７との接合状態を良好にすることができる。これにより、駆動時の排熱の効率を確実に維持することができる。
【００６１】
また、上記実施形態に係る半導体装置１においては、接合体５は、サブマウント３の側面の長手方向の全体に亘って配置されている、即ち、接合体５は、長さ寸法がサブマウント３の側面の長さ寸法と同じに形成されている、という構成である。しかしながら、本発明に係る半導体装置１においては、斯かる構成に限らない。
【００６２】
具体的には、本発明に係る半導体装置１においては、図７に示すように、複数の接合体５は、サブマウント３の側面の長手方向に断続的に配置されている、という構成でもよい。例えば、図７に示す半導体装置１においては、複数の接合体５は、それぞれ長さ寸法がサブマウント３の側面の長さ寸法よりも小さく形成され、そして、サブマウント３の長手方向に並列されている。
【００６３】
また、上記実施形態に係る半導体装置１においては、半導体チップ２は、矩形状に形成される、という構成である。しかしながら、本発明に係る半導体装置１においては、斯かる構成に限らない。例えば、本発明に係る半導体装置１においては、半導体チップ２は、円形状、楕円形状、正方形状、又は多角形状等に形成される、という構成でもよい。
【００６４】
また、上記実施形態に係る半導体装置１においては、サブマウント３は、矩形状に形成される、という構成である。しかしながら、本発明に係る半導体装置１においては、斯かる構成に限らない。例えば、本発明に係る半導体装置１においては、サブマウント３は、円形状、楕円形状、正方形状、又は多角形状等に形成される、という構成でもよい。
【符号の説明】
【００６５】
１…半導体装置、２…半導体チップ、３…サブマウント、４…第１の接合層、５…接合体、６…ワイヤ、７…ヒートシンク、８…第２の接合層、２１…半導体チップ基材、２２…光半導体素子、２３…光取り出し部、２４…第１の電極層、２５…第２の電極層、３１…サブマウント基材、３２…第１の導電層、３３…第２の導電層
【図１】
2015053431.tif 000003
【図２】
2015053431.tif 000004
【図３】
2015053431.tif 000005
【図４】
2015053431.tif 000006
【図５】
2015053431.tif 000007
【図６】
2015053431.tif 000008
【図７】
2015053431.tif 000009