(57)【要約】【課題】３次元構造の情報に基づいて製造フローを自動生成することができる実装回路基板製造支援装置等を提供する。【解決手段】例えば、SiPや部品内蔵基板のような実装回路基板の３次元構造の情報を記憶する３次元構造記憶部２１と、前記３次元構造の情報から前記実装回路基板の高さ方向の構造に関する高さ情報を抽出する情報抽出部２２と、抽出した情報に基づいて、前記製造工程の順序を特定するフロー生成部２３と、特定された前記製造工程の順序を出力する出力制御部２４とを備える。【選択図】図２
2015115495.tif 000002
【特許請求の範囲】
【請求項１】
実装回路基板の３次元構造の情報を記憶する３次元構造記憶手段と、
前記３次元構造の情報から前記実装回路基板の高さ方向の構造に関する高さ情報を抽出する情報抽出手段と、
抽出した情報に基づいて、前記製造工程の順序を特定する工程順序特定手段と、
特定された前記製造工程の順序を出力する出力手段とを備えることを特徴とする実装回路基板製造支援装置。
【請求項２】
請求項１に記載の実装回路基板製造支援装置において、
前記情報抽出手段が、前記実装回路基板の２次元平面上における構成要素の分布に関する２次元分布情報を抽出し、前記工程順序特定手段が、前記２次元分布情報における前記高さ情報に基づいて、前記製造工程の順序を特定することを特徴とする実装回路基板製造支援装置。
【請求項３】
請求項２に記載の実装回路基板製造支援装置において、
前記工程順序特定手段が、前記構成要素を配置する配置手段の移動方向、並びに、前記２次元分布情報及び前記高さ情報に基づいて、前記製造工程の順序を特定することを特徴とする実装回路基板製造支援装置。
【請求項４】
請求項１ないし３のいずれかに記載の実装回路基板製造支援装置において、
製造対象となる実装回路基板がSiP(System in a Package)であり、
前記情報抽出手段が、ワイヤボンディングの打点位置の情報を抽出し、
前記工程順序特定手段が、抽出された前記打点位置の高さ方向の情報に基づいて、ワイヤボンディングの処理の継続性を判定し、前記製造工程の順序を特定することを特徴とする実装回路基板製造支援装置。
【請求項５】
請求項１ないし４のいずれかに記載の実装回路基板製造支援装置において、
製造対象となる実装回路基板がSiPであり、
前記情報抽出手段が、ワイヤボンディングの打点位置の情報と、当該ワイヤボンディングの打点の上に積層される上段チップの位置及びサイズの情報とを抽出し、
前記工程順序特定手段が、前記打点位置と前記上段チップの位置及びサイズとの関係に基づいて、前記ワイヤボンディングの工程及び前記上段チップの積層工程の順序を特定することを特徴とする実装回路基板製造支援装置。
【請求項６】
請求項１ないし３のいずれかに記載の実装回路基板製造支援装置において、
製造対象となる実装回路基板が部品内蔵基板であり、
前記情報抽出手段が、内蔵される部品と当該部品に接続する配線との接合位置を抽出し、
前記工程順序特定手段が、抽出された前記接合位置に基づいて、前記部品の実装工程の順序を特定することを特徴とする実装回路基板製造支援装置。
【請求項７】
請求項１ないし３のいずれか又は６に記載の実装回路基板製造支援装置において、
製造対象となる実装回路基板が部品内蔵基板であり、
前記情報抽出手段が、上層側表面に配置される部品の点数と、下層側表面に配置される部品の点数とを抽出し、
前記工程順序特定手段が、前記部品の点数が多い方を優先してリフロー工程を行うように前記製造工程の順序を特定することを特徴とする実装回路基板製造支援装置。
【請求項８】
コンピュータが、
実装回路基板の３次元構造の情報を記憶する３次元構造記憶手段から、前記実装回路基板の高さ方向の構造に関する高さ情報を抽出する情報抽出ステップと、
抽出された情報に基づいて、前記製造工程の順序を特定する工程順序特定ステップと、
特定された前記製造工程の順序を出力する出力ステップとを実行することを特徴とする実装回路基板製造支援方法。
【請求項９】
実装回路基板の３次元構造の情報を記憶する３次元構造記憶手段、
前記３次元構造の情報から前記実装回路基板の高さ方向の構造に関する高さ情報を抽出する情報抽出手段、
抽出した情報に基づいて、前記製造工程の順序を特定する工程順序特定手段、
特定された前記製造工程の順序を出力する出力手段としてコンピュータを機能させることを特徴とする実装回路基板製造支援プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３次元情報に基づいて製造フローを自動生成する実装回路基板製造支援装置に関する。
【背景技術】
【０００２】
例えば、SiP(System in a Package)や部品内蔵基板等の製品を製造する場合、通常はプロセス設計者が、設計情報に基づいて製造フローを作成し、製造者はその製造フローにしたがって各製造工程を実行して製品が製造される。製造フローを作成する際には、設計に関する深い知識に加え、製造工程や製造装置に関する知識も必要となり、プロセス設計者の負担が大きくなると共に、熟練の知識や経験が必要となる。
【０００３】
プロセスデータの作成や編集に関する技術として、例えば特許文献１に示す技術が開示されている。特許文献１に示す技術は、製造プロセスの各工程で用いられる製造装置に指示を行い或いは前記製造装置の制御を行う生産管理システム２と、前記製造プロセスの各工程のシミュレーションを実行するシミュレーションシステム３と、前記生産管理システムと前記シミュレーションシステムの双方の入力データとして使用が可能なプロセスデータを格納する記憶装置及び前記プロセスデータの編集を行う編集装置を備えたプロセスデータ作成システム１とを有し、製品開発にシミュレーションの効果的な活用ができ、製品製造に関する技術的なノウハウやシミュレーション上のノウハウを一括して容易にデータベース化できるものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−３３５１９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示す技術は、プロセスデータの作成編集を簡易に行うことが示されているが、一連の工程順序を技術者が指定し、作成しようとしているプロセスデータに近いものをデータベースから取り出して適宜編集等を行うため、プロセスデータの作成が簡素化されているものの、自動化されているものではない。また、３次元の設計データを使ってプロセスデータを生成できるような技術でもない。
【０００６】
本発明は、３次元構造の情報に基づいて製造フローを自動生成することができる実装回路基板製造支援装置、その方法及びプログラムを提供する。
【課題を解決するための手段】
【０００７】
本発明に係る実装回路基板製造支援装置は、実装回路基板の３次元構造の情報を記憶する３次元構造記憶手段と、前記３次元構造の情報から前記実装回路基板の高さ方向の構造に関する高さ情報を抽出する情報抽出手段と、抽出した情報に基づいて、前記製造工程の順序を特定する工程順序特定手段と、特定された前記製造工程の順序を出力する出力手段とを備えるものである。
【０００８】
このように、本発明に係る実装回路基板製造支援装置においては、３次元構造の情報から実装回路基板の高さ方向の構造に関する高さ情報を抽出し、抽出した情報に基づいて、前記製造工程の順序を特定するため、３次元構造の設計情報に基づいて高さ方向の構造が考慮された適正な製造工程の順序を自動生成することができ、プロセス設計者の負担を軽減して作業の効率化を図ることができるという効果を奏する。
【０００９】
本発明に係る実装回路基板製造支援装置は、前記情報抽出手段が、前記実装回路基板の２次元平面上における構成要素の分布に関する２次元分布情報を抽出し、前記工程順序特定手段が、前記２次元分布情報における前記高さ情報に基づいて、前記製造工程の順序を特定するものである。
【００１０】
このように、本発明に係る実装回路基板製造支援装置においては、２次元分布情報における高さ情報に基づいて製造工程の順序を特定するため、例えば、部品やチップ等の構成要素を層内に配置する場合に、高さに応じて（例えば、高さが低いものから）順番に配置できるように製造工程を特定することができ、製造効率を上げることが可能になるという効果を奏する。
【００１１】
本発明に係る実装回路基板製造支援装置は、前記工程順序特定手段が、前記構成要素を配置する配置手段の移動方向、並びに、前記２次元分布情報及び前記高さ情報に基づいて、前記製造工程の順序を特定するものである。
【００１２】
このように、本発明に係る実装回路基板製造支援装置においては、構成要素を配置する配置手段の移動方向、並びに、前記２次元分布情報及び前記高さ情報に基づいて、前記製造工程の順序を特定するため、構成要素の配置順を効率よく特定することができ、作業の効率化を図ることができるという効果を奏する。
【００１３】
本発明に係る実装回路基板製造支援装置は、製造対象となる実装回路基板がSiP(System in a Package)であり、前記情報抽出手段が、ワイヤボンディングの打点位置の情報を抽出し、前記工程順序特定手段が、抽出された前記打点位置の高さ方向の情報に基づいて、ワイヤボンディングの処理の継続性を判定し、前記製造工程の順序を特定するものである。
【００１４】
このように、本発明に係る実装回路基板製造支援装置においては、製造対象となる実装回路基板がSiPであり、ワイヤボンディングの打点位置を抽出し、抽出された前記打点位置の高さ方向の情報に基づいて、ワイヤボンディングの処理の継続性を判定して製造工程の順序を特定するため、ワイヤボンディング処理を継続して行うか、一旦洗浄等の工程を入れるかを判定して製造工程の順序を特定することができ、SiPのプロセスフローを自動生成して作業の効率化を図ることができるという効果を奏する。
【００１５】
本発明に係る実装回路基板製造支援装置は、製造対象となる実装回路基板がSiPであり、前記情報抽出手段が、ワイヤボンディングの打点位置の情報と、当該ワイヤボンディングの打点の上に積層される上段チップの位置及びサイズの情報とを抽出し、前記工程順序特定手段が、前記打点位置と前記上段チップの位置及びサイズとの関係に基づいて、前記ワイヤボンディングの工程及び前記上段チップの積層工程の順序を特定するものである。
【００１６】
このように、本発明に係る実装回路基板製造支援装置においては、製造対象となる実装回路基板がSiPであり、ワイヤボンディングの打点位置と、当該ワイヤボンディングの打点の上に積層される上段チップの位置及びサイズとを抽出し、抽出された情報に基づいてワイヤボンディングの工程及び前記上段チップの積層工程の順序を特定するため、適正なSiPのプロセスフローを自動生成して作業の効率化を図ることができるという効果を奏する。
【００１７】
本発明に係る実装回路基板製造支援装置は、製造対象となる実装回路基板が部品内蔵基板であり、前記情報抽出手段が、内蔵される部品と当該部品に接続する配線との接合位置を抽出し、前記工程順序特定手段が、抽出された前記接合位置に基づいて、前記部品の実装工程の順序を特定するものである。
【００１８】
このように、本発明に係る実装回路基板製造支援装置においては、製造対象となる実装回路基板が部品内蔵基板であり、内蔵される部品と当該部品に接続する配線との接合位置を抽出し、抽出された前記接合位置に基づいて、前記部品の実装工程の順序を特定するため、適正な部品内蔵基板のプロセスフローを自動生成して作業の効率化を図ることができるという効果を奏する。
【００１９】
本発明に係る実装回路基板製造支援装置は、製造対象となる実装回路基板が部品内蔵基板であり、前記情報抽出手段が、上層側表面に配置される部品の点数と、下層側表面に配置される部品の点数とを抽出し、前記工程順序特定手段が、前記部品の点数が多い方を優先してリフロー工程を行うように前記製造工程の順序を特定するものである。
【００２０】
このように、本発明に係る実装回路基板製造支援装置においては、製造対象となる実装回路基板が部品内蔵基板であり、上層側表面に配置される部品の点数と、下層側表面に配置される部品の点数とを抽出し、前記部品の点数が多い方を優先してリフロー工程を行うように前記製造工程の順序を特定するため、適正な部品内蔵基板のプロセスフローを自動生成して作業の効率化を図ることができるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態に係る実装回路基板製造支援装置のハードウェア構成図である。
【図２】第１の実施形態に係る実装回路基板製造支援装置の機能ブロック図である。
【図３】SiPの製造工程においてワイヤボンディングの連続性を判定する場合の処理を示す図である。
【図４】SiPの製造工程においてワイヤボンディングとチップマウントの順序を判定する場合の処理を示す図である。
【図５】SiPの製造工程において２次元平面内のチップマウントの順序を判定する場合の処理を示す第１の図である。
【図６】SiPの製造工程において２次元平面内のチップマウントの順序を判定する場合の処理を示す第２の図である。
【図７】部品内蔵基板の製造工程において部品の下部電極が上層の配線に接続される場合の処理を示す図である。
【図８】部品内蔵基板の製造工程において部品の上部電極が上層の配線に接続される場合の処理を示す図である。
【図９】部品内蔵基板の製造工程において表層に配置される部品数が上側と下側で同数の場合の処理を示す図である。
【図１０】部品内蔵基板の製造工程において表層に配置される部品数が上側と下側で異なる場合の処理を示す図である。
【図１１】第１の実施形態に係る実装回路基板製造支援装置の動作を示すフローチャートである。
【図１２】製造工程ごとに付加情報を出力した場合の具体例を示す図である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を説明する。また、本実施形態の全体を通して同じ要素には同じ符号を付けている。
【００２３】
（本発明の第１の実施形態）
本実施形態に係る実装回路基板製造支援装置について、図１ないし図１２を用いて説明する。本実施形態に係る実装回路基板製造支援装置は、実装回路基板の３次元構造が格納されているデータベースから、３次元構造の高さ情報を抽出し、その情報に基づいて製造工程の順序を特定して製造フローを出力するものである。また、製造フローと併せて、各製造工程における条件やパラメータも特定して出力することが可能であり、所謂製造レシピを出力することができる。
【００２４】
図１は、本実施形態に係る実装回路基板製造支援装置のハードウェア構成図である。実装回路基板製造支援装置１は、ＣＰＵ１１、ＲＡＭ１２、ＲＯＭ１３、ハードディスク（ＨＤとする）１４、通信Ｉ／Ｆ１５、及び入出力Ｉ／Ｆ１６を備える。ＲＯＭ１３やＨＤ１４には、オペレーティングシステムや実装回路基板製造支援プログラムが格納されており、必要に応じてＲＡＭ１２に読み出され、ＣＰＵ１１により各プログラムが実行される。
【００２５】
通信Ｉ／Ｆ１５は、装置間の通信を行うためのインタフェースである。入出力Ｉ／Ｆ１６は、タッチパネル、キーボード、マウス等の入力機器からの入力を受け付けたり、プリンタや画面等にデータを出力するためのインタフェースである。この入出力Ｉ／Ｆ１６は、必要に応じて光磁気ディスク、フロッピーディスク、ＣＤ−Ｒ、ＤＶＤ−Ｒ等のリムーバブルディスク等に対応したドライブを接続することができる。各処理部はバスを介して接続され、情報のやり取りを行う。なお、上記ハードウェアの構成はあくまで一例であり、必要に応じて変更可能である。
【００２６】
図２は、本実施形態に係る実装回路基板製造支援装置の機能ブロック図である。実装回路基板製造支援装置１は、製造対象物（例えば、SiPや部品内蔵基板等）の３次元構造を設計情報として格納している３次元構造記憶部２１から、当該製造対象物を構成する構成要素の３次元構造における高さ情報を抽出する情報抽出部２２と、抽出した高さ情報と、各製造工程における製造条件情報が記憶されている条件情報記憶部２５から読み出された製造条件情報とに基づいて、製造工程の順序を特定して製造フローを生成するフロー生成部２３と、生成された製造フローをディスプレイ２６に出力する出力制御部２４とを備える。
【００２７】
３次元構造記憶部２１には、製造対象物の３次元構造の情報が格納されている。具体的には、３次元の接続情報や座標情報を持ち、製造対象物を構成する部品やチップ等の各構成要素について、その形状や電気的な接続点などが記述されている。情報抽出部２２は、この３次元構造記憶部２１に記憶された３次元構造の情報から高さ方向に関する情報を抽出し、フロー生成部２３が、抽出された高さ方向の情報から製造条件を満たすように製造フローを作成する。また、このとき、高さ方向の情報に加えて、２次元平面上の構成要素の分布や構成要素を配置するためのアームなどの配置手段の移動方向を考慮して、効率の良い製造フローを作成することも可能である。以下に、SiPを製造する場合の製造フローを作成する具体例と、部品内蔵基板を製造する場合の製造フローを作成する具体例とを示して説明する。
【００２８】
図３は、SiPの製造工程においてワイヤボンディングの連続性を判定する場合の処理を示す図である。図３（Ａ）は、３次元構造記憶部２１に格納されている３次元構造を示しており、図３（Ｂ）は、その製造フローの一例を示している。図３（Ａ）において、Ｃｈｉｐ１〜７が順次マウントされて積層され、各チップ間がその上下に積層されているチップとワイヤボンディング（ボンディング１〜７）により電気的に接続されている。この場合、最も単純な製造フローとしては、Ｃｈｉｐ１〜７を全て連続してマウントした後に、固化・洗浄工程を行い、その後ボンディング１〜７を全て連続してボンディングし、最後に洗浄工程を行う製造フローが生成可能である。しかしながら、ワイヤボンディングの連続性には限度があり、実際にはボンディング１〜７を連続して行うことができない。
【００２９】
そこで、フロー生成部２３は、条件情報記憶部２５から連続ボンディングを行うことが可能な範囲の高さの閾値情報（ここでは、Ｈとする）を読み出し、ボンディングするパッドの位置（ここでは、Ｃｈｉｐ上面の高さ）がＨを超える場合は一旦洗浄工程を入れるように製造フローを作成する。すなわち、図３（Ｂ）に示すように、Ｃｈｉｐ１〜７をマウント（Ｓ１）した後、固化・洗浄工程を行い（Ｓ２）、ワイヤ１〜３を連続ボンディングし（Ｓ３）、一旦洗浄工程を入れ（Ｓ４）、そこからＣｈｉｐ４〜６を連続ボンディングし（Ｓ５）、一旦洗浄工程を入れ（Ｓ６）、最後にＣｈｉｐ７のボンディングを行い（Ｓ７）、最後に洗浄工程を行う（Ｓ８）製造フローを生成する。
【００３０】
また、条件情報記憶部２５から連続ボンディングを行うことが可能なチップ個数の閾値情報（ここでは、Ｎとする）を読み出し、ボンディングするチップの個数がＮを超える場合は一旦洗浄工程を入れるように製造フローを作成する。なお、これらの閾値情報ＨやＮを用いた判定処理は、必要に応じてそれぞれ別個に行ってもよいし、両方行うようにしてもよい。
【００３１】
図４は、SiPの製造工程においてワイヤボンディングとチップマウントの順序を判定する場合の処理を示す図である。図４（Ａ）は、３次元構造記憶部２１に格納されている３次元構造を示しており、図４（Ｂ）は、その製造フローの一例を示している。図４（Ａ）において、左側にＣｈｉｐ１〜３が積層され、右側にＣｈｉｐ４が配置され、Ｃｈｉｐ１とＣｈｉｐ４とがボンディング１で接続されている。この場合、単純な製造フローとしては、Ｃｈｉｐ１〜４のマウント作業の後に、ボンディング１を実行する製造フローが生成可能である。しかしながら、Ｃｈｉｐ１におけるボンディング１の打点上にはＣｈｉｐ４が配置されており、オーバーハングしている。つまり、Ｃｈｉｐ４をマウントした後にボンディング１を行うことができない。
【００３２】
そこで、フロー生成部２３は、情報抽出部２２から抽出されたＣｈｉｐ１の打点の位置とＣｈｉｐ４のマウント位置及びサイズに基づいて、Ｃｈｉｐ１の打点とＣｈｉｐ４がどの程度オーバーハングしているか（例えば、平面視した場合にＣｈｉｐ４のどの位置に打点がくるか）を演算する。演算した結果が条件情報記憶部２５から読み出したオーバーハングの条件（ボンディング可能かどうかの条件）を満たしているかどうかを判定し、満たしていなければ（ボンディング不可能であれば）、マウント処理の途中にボンディング及びそれに伴う洗浄工程を入れるように製造フローを作成する。すなわち、上述したような単純な製造フローではなく、図４（Ｂ）に示すように、Ｃｈｉｐ１，４をマウントし（Ｓ１）、固化・洗浄工程を行い（Ｓ２）、その次にボンディング１（Ｓ３）と洗浄工程（Ｓ４）が挿入され、その後Ｃｈｉｐ２，３をマウントし（Ｓ５）、固化・洗浄工程を行う（Ｓ６）製造フローが作成される。
【００３３】
図５は、SiPの製造工程において２次元平面内のチップマウントの順序を判定する場合の処理を示す第１の図である。図５（Ａ）は、３次元構造記憶部２１に格納されている３次元構造を示しており、図５（Ｂ）は、その製造フローの一例を示している。図５（Ａ）において、高さがＨ１のＣｈｉｐ１が配置され、それに隣接して高さがＨ２のＣｈｉｐ２，３が積層されて配置され、さらにその隣に高さがＨ３のＣｈｉｐ４が配置されている。ここで、Ｈ３＞Ｈ１＞Ｈ２×２の関係であるとする。
【００３４】
フロー生成部２３は、各チップのマウント処理ができるだけスムーズで無駄な動作が出ないようにＣｈｉｐのマウント順を決定する。具体的には、チップをマウントするためのアームの上下動が出来る限り少なくなるように、チップの高さが低いものから優先的にマウント処理を行うように製造フローを作成する。このとき、Ｃｈｉｐ２，３のように積層されている場合は、積層されたチップの最上部（Ｈ２×２）の高さで判定を行う。すなわち、図５（Ｂ）に示すように、Ｃｈｉｐ２をマウントし（Ｓ１）、Ｃｈｉｐ３をマウントし（Ｓ２）、Ｃｈｉｐ１をマウントし（Ｓ３）、Ｃｈｉｐ４をマウントする（Ｓ４）製造フローが作成される。
【００３５】
図６は、SiPの製造工程において２次元平面内のチップマウントの順序を判定する場合の処理を示す第２の図である。図６（Ａ）は、３次元構造記憶部２１に格納されている３次元構造を示しており、図６（Ｂ）は、その製造フローの一例を示している。図６（Ａ）において、左側に高さがＨ４のＣｈｉｐ１〜５が積層されて配置され、それに隣接して高さがＨ４のＣｈｉｐ６，７が積層されて配置されている。ここで、各チップをマウントするためのアームは図面の左方向からチップを掴んで右方向に移動し、決められた位置でマウント処理を行い、右方向から左方向に戻るものとする。この場合、Ｃｈｉｐ１〜５を先に積層して積み上げてしまうと、Ｃｈｉｐ６，７をマウントする際にアームを上下に動作させて積み上がったチップを回避しなければならないため、非常に効率が悪くなる。
【００３６】
そこで、フロー生成部２３は、アームの移動経路において手前にあるチップの高さ（積層されたチップの高さ）が奥にあるチップの高さ（積層されたチップの高さ）より高い場合には、奥のチップのマウントを優先して製造フローを作成する。すなわち、図６（Ｂ）に示すように、まず、アームの移動経路の奥側に配置されるＣｈｉｐ６をマウントし（Ｓ１）、手前側のＣｈｉｐ１をマウントし（Ｓ２）、奥側のＣｈｉｐ７をマウントし（Ｓ３）、手前側のＣｈｉｐ２〜５をマウントする（Ｓ４）ように製造フローが作成される。このとき、奥側のチップを先に全て積み上げてから手前側のチップを積み上げるよりは、図６（Ｂ）の製造フローのように、奥側が積み上がるまでは奥側→手前側の順に交互にマウントするような製造フローの方が、アームの上下動の駆動は最小限に抑えることが可能となる。
【００３７】
なお、例えば、手前側と奥側が同じ高さである場合も、先にどちらか一方をマウントするのではなく、奥側→手前側の順に交互にマウントするように製造フローが作成される。また、奥側が高い場合は、奥側を先に積み上げてから手前側を積み上げるように製造フローが作成されてもよいし、手前側のチップが積み上がるまでは奥側→手前側の順に交互にマウントするように製造フローが作成されてもよい。
【００３８】
次に、部品内蔵基板を製造する場合の製造フローの作成処理を具体的に説明する。図７は、部品内蔵基板の製造工程において部品の下部電極が上層の配線に接続される場合の処理を示す図、図８は、部品内蔵基板の製造工程において部品の上部電極が上層の配線に接続される場合の処理を示す図である。図７（Ａ）及び図８（Ａ）は、３次元構造記憶部２１に格納されている３次元構造を示しており、図７（Ｂ）及び図８（Ｂ）は、その製造フローの一例を示している。
【００３９】
図７（Ａ）においては、基板内に内蔵される内部部品の下部電極が、内層Ｌ２の配線パターンに接続され、内層Ｌ２の配線パターンと表層Ｌ１の配線パターンとがビアで接続されることにより部品１と電気的に接続可能となっている。一方、図８（Ａ）の場合は、基板内に内蔵される内部部品の上部電極と表層Ｌ１の配線パターンとがビアで直接接続されることで部品１と電気的に接続可能となっている。内部部品の上部電極又は下部電極の接続の違いにより、部品内臓基板の構造や製造フローが大きく異なってくる。
【００４０】
そこで、フロー生成部２３は、それぞれの接続条件（例えば、内部部品の上部電極に接続するか下部電極に接続するかといった条件）に適合するように製造フローを作成する。内部部品の下部電極に接続する場合は、図７（Ｂ）に示すように、まず、内層Ｌ２配線パターンを作成し（Ｓ１）、内層Ｌ２配線の内部部品の電極部分に対応する箇所にハンダを塗布し（Ｓ２）、内部部品を配置し（Ｓ３）、リフロー工程を行い（Ｓ４）、表層Ｌ１，Ｌ４の配線パターンを作成し（Ｓ５）、表層Ｌ１から内層Ｌ２の配線にビアを形成する（Ｓ６）。以降、Ｓ７〜Ｓ１２のステップにより表層Ｌ１及びＬ４における部品１及び部品２を配置する。また、内部部品の上部電極に接続する場合は、図８（Ｂ）に示すように、まず、内層Ｌ２の内部部品を配置する箇所に接着剤を塗布し（Ｓ１）、内部部品を配置し（Ｓ２）、表層Ｌ１，Ｌ４の配線パターンを作成し（Ｓ３）、表層Ｌ１から内部部品の上部電極にビアを形成する（Ｓ４）。以降Ｓ５〜Ｓ１０のステップでは、図７（Ｂ）におけるＳ７〜Ｓ１２のステップと同様に部品１及び部品２が配置される。
【００４１】
図９は、表層に配置される部品数が上側と下側で同数の場合の処理を示す図、図１０は、表層に配置される部品数が上側と下側で異なる場合の処理を示す図である。図９（Ａ）及び図１０（Ａ）は、３次元構造記憶部２１に格納されている３次元構造を示しており、図９（Ｂ）及び図１０（Ｂ）は、その製造フローの一例を示している。
【００４２】
図９（Ａ）の場合は、表層Ｌ１と表層Ｌ４にそれぞれ部品が１個ずつ配置されるので、内部部品の配設後は部品１及び部品２のいずれから配置してもよい。一般的には、基板を裏返す手間が少なくて済むように、表層Ｌ１の部品１が先に配置される。すなわち、図９（Ｂ）に示すように、フロー生成部２３により、内部部品を配置し（Ｓ１）、リフロー処理を行い（Ｓ２）、表層Ｌ１側の部品１を配置し（Ｓ３）、リフロー処理を行い（Ｓ４）、表層Ｌ４側の部品２を配置し（Ｓ５）、リフロー処理を行う（Ｓ６）製造フローが作成される。
【００４３】
一方、図１０（Ａ）の場合は、表層Ｌ１に部品が１個、表層Ｌ４に部品が３個配置される。このような場合は、基板の反りをなるべく少なくするために、部品数が多い方を優先してリフロー処理を行う。すなわち、図１０（Ｂ）に示すように、フロー生成部２３により、内部部品を配置し（Ｓ１）、リフロー処理を行い（Ｓ２）、表層Ｌ４側の部品２〜４を配置し（Ｓ３）、リフロー処理を行い（Ｓ４）、表層Ｌ１側の部品１を配置し（Ｓ５）、リフロー処理を行う（Ｓ６）製造フローが作成される。
【００４４】
なお、上層側表面における部品の数と下層側表面における部品の数以外に、例えば、上層側表面におけるビアの数と下層側表面におけるビアの数に基づいて、ビアの数が多い方を優先してリフロー処理を行うように製造フローを作成するようにしてもよい。また、熱処理が多い方を優先するような製造フローを作成するようにしてもよい。
【００４５】
次に、本実施形態に係る実装回路基板製造支援装置の動作について説明する。図１１は、本実施形態に係る実装回路基板製造支援装置の動作を示すフローチャートである。まず、情報抽出部２２が３次元構造記憶部２１に記憶された３次元構造の情報から、製造フローの作成に必要な情報を抽出する（Ｓ１）。フロー生成部２３が、条件情報記憶部２５に記憶された製造条件に関する情報を読み込み（Ｓ２）、当該読み込んだ製造条件の情報とＳ１で抽出された情報とに基づいて、製造工程の順序を特定し製造フローを作成する（Ｓ３）。出力制御部２４が作成された製造フローを出力して（Ｓ４）、処理を終了する。
【００４６】
このように、本実施形態に係る実装回路基板製造支援装置においては、３次元構造の情報から実装回路基板の高さ方向の構造に関する高さ情報を抽出し、抽出した情報に基づいて、前記製造工程の順序を特定するため、３次元構造の設計情報に基づいて高さ方向の構造が考慮された適正な製造工程の順序を自動生成することができ、プロセス設計者の負担を軽減して作業の効率化を図ることができる。
【００４７】
また、２次元分布情報における高さ情報に基づいて製造工程の順序を特定するため、部品やチップ等の構成要素を層内に配置する場合に、高さに応じて順番に配置できるように製造工程を特定することができ、製造効率を上げることが可能になる。
【００４８】
さらに、構成要素を配置するアーム等の配置手段の移動方向、並びに、構成要素の２次元分布情報及び高さ情報に基づいて、製造工程の順序を特定するため、構成要素の配置順を効率よく特定することができ、作業の効率化を図ることができる。
【００４９】
さらにまた、SiPの製造工程におけるワイヤボンディングの連続性の判断による製造工程の順序の特定や、ワイヤボンディングとチップマウントの順序の特定、更には、部品内蔵基板における部品の接続位置による製造工程の順序の特定や、表層における部品数によるリフロー工程の順序の特定等を行うことができ、SiPのプロセスフローや部品内蔵基板の製造工程を適正な順序に自動生成して作業の効率化を図ることができる。
【００５０】
なお、上記各図で記載した製造フローはあくまで説明のための一例であり、また説明に必要な最小限の処理のみを例示しているため、実際には他の細かい工程が多数挿入された製造フローが出力される。
【００５１】
また、図５及び図６で説明した２次元平面における高さ方向の情報を考慮してチップのマウント順を判定する処理については、SiPにおけるチップのマウント処理だけでなく部品内蔵基板における部品の配置処理にも当然適用することが可能である。
【００５２】
さらに、製造フローを出力する際に、各製造工程ごとに製造条件や必要な情報を付加的に出力するようにしてもよい。製造条件は、条件情報記憶部２５に記憶されている情報をそのまま読み込んで出力してもよいし、情報抽出部２２が抽出した情報に基づいてフロー生成部２３が演算により求めて出力してもよい。また、必要な情報として情報抽出部２２が抽出した情報をそのまま利用してもよい。
【００５３】
製造工程ごとに付加情報を出力した場合の具体例を図１２に示す。図１２に示すように、各製造工程ごとに用いられる材料や条件等を付加情報として出力する。例えば、基板名称、基板サイズ、基板レイアウト等は、情報抽出部２２が３次元構造記憶部２１から抽出した情報をそのまま利用して出力し、チップマウントする際の温度、荷重、時間等は、条件情報記憶部２５に記憶されている情報をそのまま利用して出力し、モールドの圧力等については、情報抽出部２２が３次元構造記憶部２１から抽出した情報に基づいて、条件情報記憶部２５の製造条件に合うパラメータを演算により求めて出力することができる。
【００５４】
なお、図１２に示す基板設置属性として例えば、「基板名称」、「基板サイズ」、「基板レイアウト」、「メーカ」、「ソルダーレジスト名称」等が含まれるようにしてもよい。Ｃｈｉｐマウント属性として例えば、「チップ名称」、「ダイアタッチフィルム」、「温度／荷重／時間」等、キュア属性として例えば、「圧力」、「温度／時間」、「使用装置機種」等、プラズマ属性として例えば、「パワー」、「時間」、「ガス」、「圧力」、「ガスフロー」、「使用装置機種」等、ワイヤボンディング属性として例えば、「ワイヤ素材」、「キャピラリ」、「温度」、「使用装置機種」等、樹脂封止属性として例えば、「Ｃａｖ．厚」、「樹脂素材」、「タブレット径／重量」、」「ポット数」、「注入圧力」、「金型温度」、「治具」、「使用装置機種」等が含まれるようにしてもよい。
【００５５】
同様に、部品内蔵基板の製造フローにおいては、部品の名称、サイズ、リフロー条件、ビアの穴あけの条件、めっき条件等の製造工程ごとに必要な情報や条件情報等を付加的に出力することが可能となる。これらの情報も、上記と同様に、情報抽出部２２が３次元構造記憶部２１から抽出した情報をそのまま利用して出力してもよいし、条件情報記憶部２５に記憶されている情報をそのまま利用して出力してもよいし、情報抽出部２２が３次元構造記憶部２１から抽出した情報に基づいて、条件情報記憶部２５の製造条件に合うパラメータを演算により求めて出力してもよい。例えば、ビアの穴あけにおけるレーザの強度を求める場合は、配線の単位厚あたりの貫通に必要なパワーと基板の単位厚あたりの貫通に必要なパワーとを条件情報記憶部２５から読み出し、実際に製造する配線の厚みと基板の厚みを３次元構造記憶部２１から抽出し、それらの情報から必要なパワーを求めることができる。
【符号の説明】
【００５６】
１  実装回路基板製造支援装置
１１  ＣＰＵ
１２  ＲＡＭ
１３  ＲＯＭ
１４  ＨＤ
１５  通信Ｉ／Ｆ
１６  入出力Ｉ／Ｆ
２１  ３次元構造記憶部
２２  情報抽出部
２３  フロー生成部
２４  出力制御部
２５  条件情報記憶部
２６  ディスプレイ
【図１】
2015115495.tif 000003
【図２】
2015115495.tif 000004
【図３】
2015115495.tif 000005
【図４】
2015115495.tif 000006
【図５】
2015115495.tif 000007
【図６】
2015115495.tif 000008
【図７】
2015115495.tif 000009
【図８】
2015115495.tif 000010
【図９】
2015115495.tif 000011
【図１０】
2015115495.tif 000012
【図１１】
2015115495.tif 000013
【図１２】
2015115495.tif 000014