(57)【要約】【課題】多相コンバータのうちの特定のコンバータについて異常の有無を判別することが可能な電源装置及び電源装置の異常判定方法を提供する。【解決手段】ｎ個並列に接続されたコンバータＣＶ１，ＣＶ２，・・ＣＶｎのうち、コンバータＣＶｊ（ｊはｎ以下の自然数）単体でバッテリ４及び負荷５に供給する出力電圧（Ｖｏ）が目標電圧（Ｖｔ）となるように、スイッチＳｊａを時間Ｔ１だけオン／オフした場合、出力電圧（Ｖｏ）及び目標電圧（Ｖｔ）の差分が所定の閾値（Ｖｔｈ）より大きいか否かを判定する。この判定結果より、スイッチＳｊａをオン／オフ制御したコンバータＣＶｊに異常があるか否かが判定される。【選択図】図１
2015089289.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧をスイッチング素子でスイッチングして電圧変換するコンバータを複数並列に接続し、各スイッチング素子を異なる位相でオンすることによって加算された各コンバータの出力電力を負荷に供給する電源装置において、
前記負荷に供給する電圧を所定電圧とすべく一のコンバータのみについて前記スイッチング素子を所定時間だけオン／オフする駆動手段と、
該駆動手段がオン／オフした場合、前記負荷に供給する電圧及び前記所定電圧の差分が所定の閾値より大きいか否かを判定する判定手段とを備えること
を特徴とする電源装置。
【請求項２】
直流電圧をスイッチング素子でスイッチングして電圧変換するコンバータを複数並列に接続し、各スイッチング素子を異なる位相でオンすることによって加算された各コンバータの出力電力を負荷に供給する電源装置において、
前記負荷に供給する電流を所定電流とすべく一のコンバータのみについて前記スイッチング素子を所定時間だけオン／オフする駆動手段と、
該駆動手段がオン／オフした場合、前記負荷に供給する電流及び前記所定電流の差分が所定の閾値より大きいか否かを判定する判定手段とを備えること
を特徴とする電源装置。
【請求項３】
前記駆動手段は、前記コンバータの全てについて各スイッチング素子を順次所定時間だけオン／オフするようにしてあり、
前記判定手段が大きいと判定したコンバータの個数を計数する計数手段を備えること
を特徴とする請求項１又は２に記載の電源装置。
【請求項４】
前記判定手段が大きいと判定したコンバータを特定する情報を記憶する記憶手段と、
各スイッチング素子をオンする位相差を以下の式（１）により算出する第１算出手段とを備え、
前記記憶手段が記憶した情報によって特定されるコンバータを除く他のコンバータのスイッチング素子を、前記第１算出手段が算出した位相差でオンするようにしてあること
を特徴とする請求項３に記載の電源装置。
φ＝２π／（ｎ−ｍ）・・・・・・・・・・（１）
但し、
φ：各スイッチング素子をオンする位相差
ｎ：前記コンバータの総数
ｍ：前記計数手段が計数した個数
【請求項５】
前記負荷に供給可能な電流を以下の式（２）により算出する第２算出手段を備え、
前記負荷に供給する電流が、前記第２算出手段が算出した電流より小さくなるようにしてあること
を特徴とする請求項３又は４に記載の電源装置。
Ｉａ＝Ｉ１（ｎ−ｍ）・・・・・・・・・・（２）
但し、
Ｉａ：前記負荷に供給可能な電流
Ｉ１：前記コンバータの１つが負荷に供給可能な電流
ｎ：前記コンバータの総数
ｍ：前記計数手段が計数した個数
【請求項６】
前記コンバータは、
前記スイッチング素子を介して前記直流電圧が印加されるインダクタを有し、
該インダクタに流れる電流を前記スイッチング素子でスイッチングすることによって前記直流電圧を降圧又は昇圧するようにしてあること
を特徴とする請求項１から５の何れか１項に記載の電源装置。
【請求項７】
前記コンバータは、前記スイッチング素子のオフ期間に前記インダクタに流れる電流を還流させる第２のスイッチング素子を備えることを特徴とする請求項６に記載の電源装置。
【請求項８】
直流電圧をスイッチング素子でスイッチングして電圧変換するコンバータを複数並列に接続し、各スイッチング素子を異なる位相でオンすることによって加算された各コンバータの出力電力を負荷に供給する電源装置で前記コンバータが異常であるか否かを判定する方法において、
前記負荷に供給する電圧（又は電流）を所定電圧（又は所定電流）とすべく一のコンバータのみについて前記スイッチング素子を所定時間だけオン／オフし、
前記負荷に供給する電圧（又は電流）及び前記所定電圧（又は所定電流）の差分が所定の閾値より大きいか否かを判定し、
大きいと判定した場合、前記一のコンバータが異常であると判定すること
を特徴とする電源装置の異常判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧をスイッチング素子でスイッチングして電圧変換するコンバータを複数並列に接続した電源装置及び電源装置の異常判定方法に関する。
【背景技術】
【０００２】
直流電圧を昇圧又は降圧して所望の直流電圧に変換するＤＣ／ＤＣコンバータ（以下、単にコンバータという）が様々な分野で使用されている。このようなコンバータは、インダクタに流れる電流をスイッチングすることによって所要の電圧を出力する。特に、出力電流を大きくする一方で出力電流のリップルを小さくし、且つ装置の小型化を図るために、複数のコンバータを並列に接続し、夫々のコンバータの出力の位相を制御するマルチフェーズ（多相）コンバータが利用されている（例えば、特許文献１参照）。
【０００３】
ところで、特許文献１に記載された多相コンバータでは、一のコンバータに含まれるスイッチング素子に異常が発生して前記一のコンバータから電流が出力されなくなった場合、他のコンバータから出力される電流が増大することとなり、他のコンバータのスイッチング素子に過大な電流が流れて破壊に至る虞がある。
【０００４】
これに対し、特許文献２に記載された多相チョッパ（多相コンバータ）では、発電機に接続された各相のコンバータに含まれるスイッチング素子をオン／オフする制御信号の立ち上がり（又は立ち下がり）で出力電流を検出し、検出値に不揃いが生じた場合にスイッチング素子の故障を検出して発電機の出力電流を抑制するようになっている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−４４９４１号公報
【特許文献２】特開２０１３−４６５４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２に開示された技術では、各コンバータに含まれるスイッチング素子のうち、故障が生じたスイッチング素子が特定され得ないという問題があった。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、多相コンバータのうちの特定のコンバータについて異常の有無を判別することが可能な電源装置及び電源装置の異常判定方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る電源装置は、直流電圧をスイッチング素子でスイッチングして電圧変換するコンバータを複数並列に接続し、各スイッチング素子を異なる位相でオンすることによって加算された各コンバータの出力電力を負荷に供給する電源装置において、前記負荷に供給する電圧を所定電圧とすべく一のコンバータのみについて前記スイッチング素子を所定時間だけオン／オフする駆動手段と、該駆動手段がオン／オフした場合、前記負荷に供給する電圧及び前記所定電圧の差分が所定の閾値より大きいか否かを判定する判定手段とを備えることを特徴とする。
【０００９】
本発明に係る電源装置は、直流電圧をスイッチング素子でスイッチングして電圧変換するコンバータを複数並列に接続し、各スイッチング素子を異なる位相でオンすることによって加算された各コンバータの出力電力を負荷に供給する電源装置において、前記負荷に供給する電流を所定電流とすべく一のコンバータのみについて前記スイッチング素子を所定時間だけオン／オフする駆動手段と、該駆動手段がオン／オフした場合、前記負荷に供給する電流及び前記所定電流の差分が所定の閾値より大きいか否かを判定する判定手段とを備えることを特徴とする。
【００１０】
本発明に係る電源装置は、前記駆動手段は、前記コンバータの全てについて各スイッチング素子を順次所定時間だけオン／オフするようにしてあり、前記判定手段が大きいと判定したコンバータの個数を計数する計数手段を備えることを特徴とする。
【００１１】
本発明に係る電源装置は、前記判定手段が大きいと判定したコンバータを特定する情報を記憶する記憶手段と、各スイッチング素子をオンする位相差を以下の式（１）により算出する第１算出手段とを備え、前記記憶手段が記憶した情報によって特定されるコンバータを除く他のコンバータのスイッチング素子を、前記第１算出手段が算出した位相差でオンするようにしてあることを特徴とする。
φ＝２π／（ｎ−ｍ）・・・・・・・・・・（１）
但し、
φ：各スイッチング素子をオンする位相差
ｎ：前記コンバータの総数
ｍ：前記計数手段が計数した個数
【００１２】
本発明に係る電源装置は、前記負荷に供給可能な電流を以下の式（２）により算出する第２算出手段を備え、前記負荷に供給する電流が、前記第２算出手段が算出した電流より小さくなるようにしてあることを特徴とする。
Ｉａ＝Ｉ１（ｎ−ｍ）・・・・・・・・・・（２）
但し、
Ｉａ：前記負荷に供給可能な電流
Ｉ１：前記コンバータの１つが負荷に供給可能な電流
ｎ：前記コンバータの総数
ｍ：前記計数手段が計数した個数
【００１３】
本発明に係る電源装置は、前記コンバータは、前記スイッチング素子を介して前記直流電圧が印加されるインダクタを有し、該インダクタに流れる電流を前記スイッチング素子でスイッチングすることによって前記直流電圧を降圧又は昇圧するようにしてあることを特徴とする。
【００１４】
本発明に係る電源装置は、前記コンバータは、前記スイッチング素子のオフ期間に前記インダクタに流れる電流を還流させる第２のスイッチング素子を備えることを特徴とする。
【００１５】
本発明に係る電源装置の異常判定方法は、直流電圧をスイッチング素子でスイッチングして電圧変換するコンバータを複数並列に接続し、各スイッチング素子を異なる位相でオンすることによって加算された各コンバータの出力電力を負荷に供給する電源装置で前記コンバータが異常であるか否かを判定する方法において、前記負荷に供給する電圧（又は電流）を所定電圧（又は所定電流）とすべく一のコンバータのみについて前記スイッチング素子を所定時間だけオン／オフし、前記負荷に供給する電圧（又は電流）及び前記所定電圧（又は所定電流）の差分が所定の閾値より大きいか否かを判定し、大きいと判定した場合、前記一のコンバータが異常であると判定することを特徴とする。
【００１６】
本発明にあっては、複数並列に接続されたコンバータのうち、一のコンバータ単体で負荷に供給する出力電圧が所定電圧となるように、一のコンバータのスイッチング素子を所定時間だけオン／オフした場合、負荷に供給する出力電圧及び所定電圧の差分が所定の閾値より大きいか否かを判定する。
この判定結果より、スイッチング素子をオン／オフ制御した一のコンバータに異常があるか否かが判定される。
【００１７】
本発明にあっては、複数並列に接続されたコンバータのうち、一のコンバータ単体で負荷に供給する出力電流が所定電流となるように、一のコンバータのスイッチング素子を所定時間だけオン／オフした場合、負荷に供給する出力電流及び所定電流の差分が所定の閾値より大きいか否かを判定する。
この判定結果より、スイッチング素子をオン／オフ制御した一のコンバータに異常があるか否かが判定される。
【００１８】
本発明にあっては、並列に接続された全てのコンバータについて、各スイッチング素子を順次所定時間だけオン／オフし、その都度出力電圧及び所定電圧の差分、又は出力電流及び所定電流の差分が所定の閾値より大きいか否かを判定し、大きいと判定したコンバータの個数を計数する。
これにより、異常が有るコンバータが全て特定され、特定されたコンバータの個数に応じた処置が可能となる。
【００１９】
本発明にあっては、出力電圧又は出力電流に係る異常を検出したコンバータを特定する情報を記憶しておき、記憶した情報によって特定されるコンバータ以外の他のコンバータのスイッチング素子を、以下の式（１）によって算出した位相差でオンする。
φ＝２π／（ｎ−ｍ）・・・・・・・・・・（１）
但し、
φ：各スイッチング素子をオンする位相差
ｎ：前記コンバータの総数
ｍ：前記係数手段が係数した個数
これにより、異常が無いコンバータのスイッチング素子が均等な位相差でオンされる。
【００２０】
本発明にあっては、負荷に供給する出力電流が、以下の式（２）によって算出した電流より小さくなるようにする。
Ｉａ＝Ｉ１（ｎ−ｍ）・・・・・・・・・・（２）
但し、
Ｉａ：前記負荷に供給可能な電流
Ｉ１：前記コンバータの１つが負荷に供給可能な電流
ｎ：前記コンバータの総数
ｍ：前記係数手段が係数した個数
これにより、異常が無いコンバータの数に応じて、出力電流の上限が抑制される。
【００２１】
本発明にあっては、各コンバータの夫々が有するインダクタにスイッチング素子を介して直流電圧が印加されており、インダクタの夫々に流れる電流をスイッチング素子でスイッチングすることによって、入力された直流電圧を降圧又は昇圧する。
これにより、コンバータが直流電圧を降圧又は昇圧する何れの場合であっても、スイッチング素子をオン／オフ制御した一のコンバータに異常があるか否かが判定される。
【００２２】
本発明にあっては、各コンバータの夫々が有するスイッチング素子のオフ期間に夫々のインダクタを流れる電流を第２のスイッチング素子が還流させる。
これにより、第２のスイッチング素子に代えてダイオードを用いた場合と比較して変換効率が向上する。
【発明の効果】
【００２３】
本発明によれば、スイッチング素子をオン／オフ制御した一のコンバータに異常があるか否かが判定される。
従って、多相コンバータのうちの特定のコンバータについて異常の有無を判別することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態１に係る電源装置の一構成例を示すブロック図である。
【図２】本発明の実施の形態１に係る電源装置で駆動回路の夫々に試験的に与えられるＰＷＭ制御信号を示すタイミング図である。
【図３】本発明の実施の形態１に係る電源装置でコンバータが異常であるか否かを判定するＣＰＵの処理手順を示すフローチャートである。
【図４】本発明の実施の形態２に係る電源装置の一構成例を示すブロック図である。
【図５】本発明の実施の形態３に係る電源装置で駆動回路の夫々に試験的に与えられるＰＷＭ制御信号を示すタイミング図である。
【図６】本発明の実施の形態３に係る電源装置でコンバータが異常であるか否かを判定するＣＰＵの処理手順を示すフローチャートである。
【発明を実施するための形態】
【００２５】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
（実施の形態１）
図１は、本発明の実施の形態１に係る電源装置の一構成例を示すブロック図である。図中１は車両に搭載された電源装置であり、電源装置１は、車両のエンジンに連動してオルタネータ２が生成した直流電圧、及び該オルタネータ２によって蓄電された蓄電素子３からの直流電圧を降圧して車載のバッテリ４及び負荷５に供給する。
【００２６】
電源装置１は、オルタネータ２及び蓄電素子３からの直流電圧を降圧するｎ個（ｎは２以上の自然数）のコンバータＣＶ１，ＣＶ２，・・ＣＶｎと、コンバータＣＶ１，ＣＶ２，・・ＣＶｎの夫々を駆動する駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎと、駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎの夫々にＰＷＭ制御信号１，２，・・ｎを与える制御部１０とを備える。各コンバータＣＶ１，ＣＶ２，・・ＣＶｎは並列に接続されたいわゆる多相コンバータであり、直流電圧から降圧されてコンデンサＣ１で平滑化された出力電圧及び出力電流が電流検出回路１７を介してバッテリ４及び負荷５に供給される。
【００２７】
電流検出回路１７は、抵抗器Ｒ１及び差動増幅器ＤＡ１を有する。出力電流によって抵抗器Ｒ１に生じた電圧降下は、差動増幅器ＤＡ１で増幅されて出力電流に応じた検出電圧となる。出力電圧は分圧回路１８にも印加されており、出力電圧に比例する分圧電圧と、電流検出回路１７からの検出電圧とが制御部１０にフィードバックされるようになっている。
【００２８】
一のコンバータＣＶｋ（ｋはｎ以下の自然数：以下同様）は、オルタネータ２及び蓄電素子３から供給された直流電圧がドレインに印加されるＮチャネル型のＭＯＳＦＥＴからなるスイッチング素子（以下、単にスイッチという）Ｓｋａと、コンデンサＣ１に一端が接続されており、スイッチＳｋａのソースに他端が接続されたインダクタＬｋと、スイッチＳｋａ及びインダクタＬｋの接続点にドレインが接続されたソース接地のスイッチ（第２のスイッチング素子）Ｓｋｂとを備える。スイッチＳｋａ，Ｓｋｂは、Ｐチャネル型のＭＯＳＦＥＴであってもよいし、バイポーラトランジスタ等の他のスイッチング素子であってもよい。
【００２９】
一の駆動回路ＤＣｋは、制御部１０から与えられたＰＷＭ制御信号ｋに基づいて、スイッチＳｋａ，Ｓｋｂの夫々を各制御周期で交互にオンするためのオン信号を、スイッチＳｋａ，Ｓｋｂのゲートに印加する。スイッチＳｋｂのゲートには、スイッチＳｋａのゲートに与えられるオン信号に対して位相が略反転しており、且つ、いわゆるデッドタイムが確保されたオン信号が与えられる。
【００３０】
スイッチＳｋｂは接地電位にアノードが接続されたダイオードで置き換えることが可能であるが、ここではダイオードよりもオン抵抗が低いスイッチＳｋｂが、いわゆる同期整流を行うことにより、コンバータＣＶｋの損失が低減される。同期整流によってコンバータＣＶｋの軽負荷時にインダクタＬｋに流れる電流が逆流する場合は、例えばインダクタＬｋと直列に抵抗器を介装させてインダクタＬｋの電流を検知し、逆流を検知したときに駆動回路ＤＣｋにてスイッチＳｋｂのオン信号を停止すればよい。
【００３１】
制御部１０は、ＣＰＵ１１を有するマイクロコンピュータからなる。ＣＰＵ１１は、プログラム等の情報を記憶するＲＯＭ１２、一時的に発生した情報を記憶するＲＡＭ１３、各駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎとインタフェースするためのＩ／Ｏポート１４、時間を計時するタイマ１５、及びアナログの電圧をデジタルの電圧値に変換するＡ／Ｄ変換器１６と互いにバス接続されている。制御部１０にフィードバックされた出力電圧の分圧電圧と、電流検出回路１７からの検出電圧とは、Ａ／Ｄ変換器１６に与えられる。
【００３２】
上述の構成において、制御部１０が、例えば出力電圧に着目する制御を行う場合、内部の基準電圧（不図示）と分圧回路１８からの分圧電圧との比較による誤差電圧の高／低に応じてデューティが小／大となるＰＷＭ制御信号１，２，・・ｎの夫々を駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎに与える。これにより、出力電圧が基準電圧に応じた一定の電圧となるように制御される。
【００３３】
制御部１０は、また、出力電流が一定の電流を超えないようにするために、電流検出回路１７からの検出電圧に基づいて、駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎの夫々に与えるＰＷＭ制御信号１，２，・・ｎのデューティの増大を制限する。各コンバータＣＶ１，ＣＶ２，・・ＣＶｎに異常がない場合、駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎの夫々に与えられるＰＷＭ制御信号１，２，・・ｎは、制御周期における位相が２π／ｎずつ異なっている。
【００３４】
オルタネータ２及び蓄電素子３からインダクタＬ１，Ｌ２，・・Ｌｎの夫々に流れる電流は、駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎから２π／ｎの位相差でスイッチＳ１ａ，Ｓ２ａ，・・Ｓｎａに与えられるオン信号でスイッチングされ、スイッチＳ１ａ，Ｓ２ａ，・・Ｓｎａ夫々のオフ期間にインダクタＬ１，Ｌ２，・・Ｌｎに流れる電流がスイッチＳ１ｂ，Ｓ２ｂ，・・Ｓｎｂに還流する。
【００３５】
このようにして、各インダクタＬ１，Ｌ２，・・Ｌｎの一端からバッテリ４及び負荷５に対して２π／ｎの位相差で流れる電流が加算されることにより、各コンバータＣＶ１，ＣＶ２，・・ＣＶｎが出力する電力が加算される。各スイッチＳ１ａ，Ｓ２ａ，・・Ｓｎａに２π／ｎの位相差で与えられるオン信号と、各インダクタＬ１，Ｌ２，・・Ｌｎに流れる電流及び加算されてリップルが低減された出力電流との時間関係を示すタイミング図については、上述の特許文献２に詳しいので、ここでの説明を省略する。
【００３６】
本実施の形態１では、電源装置１が稼働していないときに、ＣＰＵ１１が各コンバータＣＶ１，ＣＶ２，・・ＣＶｎを１つずつ試験的に駆動して異常の有無を判定し、異常と判定した場合は、異常と判定されたコンバータ以外のコンバータを駆動して電源装置１を稼働させる。
図２は、本発明の実施の形態１に係る電源装置１で駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎの夫々に試験的に与えられるＰＷＭ制御信号１，２，・・ｎを示すタイミング図である。
【００３７】
図２では、駆動回路ＤＣｅ（ｅは例えば３以上でｎ−２以下の自然数）に異常が生じた場合を表す。図２に示す７つのタイミング図では、何れも同一の時間軸を横軸としてあり、縦軸には、図の上からイグニッションのオン／オフ状態、出力電圧、ＰＷＭ制御信号１のオフ／オン状態、ＰＷＭ制御信号２のオフ／オン状態、・・ＰＷＭ制御信号ｅのオフ／オン状態、・・ＰＷＭ制御信号ｎ−１のオフ／オン状態、ＰＷＭ制御信号ｎのオフ／オン状態を示してある。
【００３８】
イグニッションのオン／オフ状態は、例えば制御部１０が有する通信部（不図示）によってＣＰＵ１１が他のＥＣＵと通信することにより取得される。イグニッションの状態がオンである間は、ＣＰＵ１１の制御によってＰＷＭ制御信号１，２，・・ｅ，・・ｎがオン／オフに変化する。図２では、ＰＷＭ制御信号１，２，・・ｅ，・・ｎが同じ位相でオン／オフに変化しているように作図されているが、実際にはこれらの位相に２π／ｎずつのずれがある。
【００３９】
時刻ｔ０でイグニッションがオフの状態に変化した場合、ＰＷＭ制御信号１，２，・・ｅ・・ｎが停止してコンバータＣＶ１，ＣＶ２，・・ＣＶｎが駆動されなくなるため、電源装置１の出力電圧が低下して、時刻ｔ１に至るまでの間にバッテリ４の電圧に収束する。ここでは、時刻ｔ１における出力電圧、つまりバッテリ４の電圧をＶ０とする。
【００４０】
時刻ｔ１から時刻ｔｎ＋１までの間、ＣＰＵ１１は時間Ｔ２の間隔で時間Ｔ１（所定時間：Ｔ２＞Ｔ１）だけＰＷＭ制御信号１，２，・・ｅ・・ｎを順次生成する。このときの出力電圧の目標は、例えば上述の電圧Ｖ０より０．４Ｖ高い電圧Ｖｔ（所定電圧：Ｖｔ＝Ｖ０＋０．４Ｖ）とする。電圧Ｖｔ及びＶ０の差分は０．４Ｖに限定されない。
【００４１】
時刻ｔ１でＰＷＭ制御信号１の生成を開始した場合、ＣＰＵ１１は、時刻ｔ１から時間Ｔ１が経過した時に出力電圧を検出してからＰＷＭ制御信号１の生成を停止する。この時に検出した出力電圧及び電圧Ｖｔの差分が、所定の閾値より大きい場合、コンバータＣＶ１が異常であると判定される。図２に示す例では、時刻ｔ１から時間Ｔ１が経過した時の出力電圧が電圧Ｖｔに略等しいため、異常とは判定されない。
【００４２】
次に、時刻ｔ１から時間Ｔ２が経過した時刻ｔ２で、ＣＰＵ１１は、ＰＷＭ制御信号２の生成を開始し、時刻ｔ２から時間Ｔ１が経過した時に出力電圧を検出してからＰＷＭ制御信号２の生成を停止する。この時に検出された出力電圧に基づいてコンバータＣＶ１が異常であるか否かが判定されるのは、ＣＶ１の場合と同じである。以下、同様にして、コンバータＣＶｎ−１，ＣＶｎまで異常であるか否かの判定が繰り返される。
【００４３】
ＣＰＵ１１が、コンバータＣＶ１，ＣＶ２，・・ＣＶｎが異常であるか否かの判定を繰り返す間に、コンバータＣＶｅに対して時刻ｔｅから時間Ｔ１だけＰＷＭ制御信号ｅを与え続けたにもかかわらず、出力電圧及び電圧Ｖｔの差分が所定の閾値（例えば０．２Ｖ）より大きい場合（図２参照）、コンバータＣＶｅが異常であると判定される。コンバータＣＶｅの異常の原因として第１に考えられるのは、スイッチＳｅａのオープン故障である。例えば駆動回路ＤＣｅの故障内容によっては、出力電圧が電圧Ｖｔより高く検出される場合（不図示）もあり得る。
【００４４】
以下では、上述した制御部１０の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、ＲＯＭ１２に予め格納されている制御プログラムに従って、制御部１０のＣＰＵ１１により実行される。
図３は、本発明の実施の形態１に係る電源装置１でコンバータＣＶ１，ＣＶ２，・・ＣＶｎが異常であるか否かを判定するＣＰＵ１１の処理手順を示すフローチャートである。
【００４５】
図３の処理は、例えば時刻ｔ０（図２参照）にてイグニッションがオフ状態に変化してから適宜の時間が経過した時刻ｔ１に起動されるが、電源装置１の初期化時、一時的な稼働中断時等に起動されるようにしてもよい。図中の処理で用いられる変数ｊ及びｍはＣＰＵ１１のレジスタに記憶されており、図示しない初期化処理でｊ＝１及びｍ＝０に初期化されている。ＲＡＭ１３には、変数ｊの値を複数記憶する特定領域が確保されており、その特定領域は何も記憶されていない状態に初期化されている。
【００４６】
図３の処理が起動された場合、ＣＰＵ１１は、分圧回路１８及びＡ／Ｄ変換器１６によって出力電圧（Ｖｏ）を検出し（Ｓ１１）、検出した出力電圧Ｖｏよりも例えば０．４Ｖ高い目標電圧（Ｖｔ）を試験的な所定電圧として設定する（Ｓ１２）。次いで、ＣＰＵ１１は、タイマ１５に含まれる２つのタイマＡ，Ｂによる計時を開始した（Ｓ１３）後、ＰＷＭ制御信号ｊの生成を開始する（Ｓ１４）。この時点から、ＰＷＭ制御信号ｊのデューティは、コンバータＣＶｊによる出力電圧が目標電圧（Ｖｔ）となるように制御される。
【００４７】
その後、ＣＰＵ１１は、タイマＡが時間Ｔ１を計時したか否かを判定し（Ｓ１５）、まだ時間Ｔ１を計時していない場合（Ｓ１５：ＮＯ）、時間Ｔ１を計時するまで待機する。タイマＡが時間Ｔ１を計時した場合（Ｓ１５：ＹＥＳ）、ＣＰＵ１１は、出力電圧（Ｖｏ）を検出した（Ｓ１６）後、ＰＷＭ制御信号ｊの生成を停止する（Ｓ１７）。
【００４８】
次いで、ＣＰＵ１１は、検出した出力電圧（Ｖｏ）及び目標電圧（Ｖｔ）の差分（｜Ｖｏ−Ｖｔ｜）が所定の閾値Ｖｔｈ（例えば０．２Ｖ）より大きいか否かを判定し（Ｓ１８）、大きくない場合（Ｓ１８：ＮＯ）、即ちコンバータＣＶｊが異常ではないと判定される場合、後述するステップＳ２１に処理を移す。
【００４９】
出力電圧（Ｖｏ）及び目標電圧（Ｖｔ）の差分が所定の閾値Ｖｔｈより大きい場合（Ｓ１８：ＹＥＳ）、即ちコンバータＣＶｊが異常であると判定される場合、ＣＰＵ１１は、ｍを１だけインクリメントする（Ｓ１９）と共に、ｊの値をＲＡＭ１３の特定領域に記憶する。これにより、異常と判定されたコンバータＣＶｊを特定する情報ｊがＲＡＭ１３に記憶される。
【００５０】
次いで、ＣＰＵ１１は、ｊの値を１だけインクリメントした（Ｓ２１）後、タイマＢが時間Ｔ２を計時したか否かを判定し（Ｓ２２）、まだ時間Ｔ２を計時していない場合（Ｓ２２：ＮＯ）、時間Ｔ２を計時するまで待機する。タイマＢが時間Ｔ２を計時した場合（Ｓ２２：ＹＥＳ）、ＣＰＵ１１は、ｊがｎ＋１に等しいか否かを判定し（Ｓ２３）、等しくない場合（Ｓ２３：ＮＯ）、次のＰＷＭ制御信号ｊの生成を開始するためにステップＳ１３に処理を移す。
【００５１】
ｊがｎ＋１に等しい場合（Ｓ２３：ＹＥＳ）、ＣＰＵ１１は、異常と判定しなかった複数のコンバータを駆動するためのＰＷＭ制御信号の位相差φを２π／（ｎ−ｍ）によって算出し（第１算出手段：Ｓ２４）、算出した位相差φをＲＡＭ１３に記憶する。ＣＰＵ１１は、また、異常と判定しなかった複数のコンバータによる供給可能電流ＩａをＩ１（ｎ−ｍ）によって算出し（第２算出手段：Ｓ２５）、算出した供給可能電流ＩａをＲＡＭ１３に記憶して図３の処理を終了する。但し、Ｉ１は１つのコンバータＣＶｋがバッテリ４及び負荷５に供給可能な電流である。
【００５２】
ＣＰＵ１１は、電源装置１を稼働させる場合、以上の処理によって算出されてＲＡＭ１３に記憶された位相差φに基づいてＰＷＭ制御信号１，２，・・ｎ（但し、異常と判定されたコンバータに対するものは除く）を生成する。この場合、ＣＰＵ１１は、出力電流がＲＡＭ１３に記憶された供給可能電流Ｉａを越えないように制御する。
【００５３】
以上のように本実施の形態１によれば、ｎ個並列に接続されたコンバータＣＶ１，ＣＶ２，・・ＣＶｎのうち、コンバータＣＶｊ（ｊはｎ以下の自然数）単体でバッテリ４及び負荷５に供給する出力電圧（Ｖｏ）が目標電圧（Ｖｔ）となるように、スイッチＳｊａを時間Ｔ１だけオン／オフした場合、出力電圧（Ｖｏ）及び目標電圧（Ｖｔ）の差分が所定の閾値（Ｖｔｈ）より大きいか否かを判定する。
この判定結果より、スイッチＳｊａをオン／オフ制御したコンバータＣＶｊに異常があるか否かが判定される。
従って、多相コンバータのうちの特定のコンバータについて異常の有無を判別することが可能となる。
【００５４】
また、本実施の形態１によれば、ｎ個並列に接続された全てのコンバータＣＶ１，ＣＶ２，・・ＣＶｎについて、各スイッチＳ１ａ，Ｓ２ａ，・・Ｓｎａを順次時間Ｔ１だけオン／オフし、その都度出力電圧（Ｖｏ）及び目標電圧（Ｖｔ）の差分が所定の閾値（Ｖｔｈ）より大きいか否かを判定し、大きいと判定したコンバータの個数（ｍ）を計数する。
従って、異常が有るコンバータを全て特定し、特定したコンバータの個数（ｍ）に応じた処置を行うことが可能となる。
【００５５】
更に、本実施の形態１によれば、出力電圧又は出力電流に係る異常を検出したコンバータを特定する情報（具体的には、ｊをインクリメントする間に異常を検出したときのｊの値）をＲＡＭ１３に記憶しておき、記憶した情報によって特定されるｍ個のコンバータ以外の（ｎ−ｍ）個のコンバータのスイッチを、２π／（ｎ−ｍ）によって算出した位相差φでオンする。
従って、異常が無いコンバータのスイッチを均等な位相差でオンすることが可能となる。
【００５６】
更に、本実施の形態１によれば、異常を検出したコンバータ以外の（ｎ−ｍ）個のコンバータによって、バッテリ４及び負荷５に供給する出力電流が、Ｉ１（ｎ−ｍ）よって算出した電流Ｉａより小さくなるようにする。
従って、異常が無いコンバータの数に応じて、出力電流の上限を抑制することが可能となる。
【００５７】
（実施の形態２）
実施の形態１が、コンバータＣＶ１，ＣＶ２，・・ＣＶｎが直流電圧を降圧する形態であるのに対し、実施の形態２は、コンバータＣＶ１，ＣＶ２，・・ＣＶｎが直流電圧を昇圧する形態である。
図４は、本発明の実施の形態２に係る電源装置１の一構成例を示すブロック図である。図４に示す電源装置１と、実施の形態１の図１に示す電源装置１とでは、各コンバータＣＶ１，ＣＶ２，・・ＣＶｎの構成に違いがある。
【００５８】
電源装置１は、オルタネータ２及び蓄電素子３からの直流電圧を昇圧するｎ個（ｎは２以上の自然数）のコンバータＣＶ１，ＣＶ２，・・ＣＶｎと、コンバータＣＶ１，ＣＶ２，・・ＣＶｎの夫々を駆動する駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎと、駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎの夫々にＰＷＭ制御信号１，２，・・ｎを与える制御部１０とを備える。各コンバータＣＶ１，ＣＶ２，・・ＣＶｎは並列に接続されたいわゆる多相コンバータであり、直流電圧から昇圧されてコンデンサＣ１で平滑化された出力電圧及び出力電流が電流検出回路１７を介してバッテリ４及び負荷５に供給される。
【００５９】
一のコンバータＣＶｋ（ｋはｎ以下の自然数：以下同様）は、オルタネータ２及び蓄電素子３から供給された直流電圧が一端に印加されるインダクタＬｋと、該インダクタＬｋの他端にドレインが接続されたソース接地のスイッチ（スイッチング素子）Ｓｋａと、コンデンサＣ１にソースが接続されており、インダクタＬｋ及びスイッチＳｋａの接続点にドレインが接続されたスイッチ（第２のスイッチング素子）Ｓｋｂとを備える。
【００６０】
スイッチＳｋｂはコンデンサＣ１にカソードが接続されたダイオードで置き換えることが可能であるが、ここではダイオードよりもオン抵抗が低いスイッチＳｋｂが、いわゆる同期整流を行うことにより、コンバータＣＶｋの損失が低減される。同期整流によってコンバータＣＶｋの軽負荷時にインダクタＬｋに流れる電流が逆流する場合は、例えばインダクタＬｋと直列に抵抗器を介装させてインダクタＬｋの電流を検知し、逆流を検知したときに駆動回路ＤＣｋにてスイッチＳｋｂのオン信号を停止させればよい。
【００６１】
その他、実施の形態１に対応する箇所には同様の符号を付して、その説明を省略する。また、実施の形態２に係る電源装置１で、駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎの夫々に試験的に与えられるＰＷＭ制御信号１，２，・・ｎを示すタイミング図と、コンバータＣＶ１，ＣＶ２，・・ＣＶｎが異常であるか否かを判定するＣＰＵ１１の処理手順を示すフローチャートとは、実施の形態１の場合と同様であるため、これらの図面の記載及びその説明を省略する。
【００６２】
以上のように本実施の形態２によれば、ｎ個並列に接続されたコンバータＣＶ１，ＣＶ２，・・ＣＶｎのうち、コンバータＣＶｊ（ｊはｎ以下の自然数）単体でバッテリ４及び負荷５に供給する出力電圧（Ｖｏ）が目標電圧（Ｖｔ）となるように、スイッチＳｊａを時間Ｔ１だけオン／オフした場合、出力電圧（Ｖｏ）及び目標電圧（Ｖｔ）の差分が所定の閾値（Ｖｔｈ）より大きいか否かを判定する。
この判定結果より、スイッチＳｊａをオン／オフ制御したコンバータＣＶｊに異常があるか否かが判定される。
従って、多相コンバータのうちの特定のコンバータについて異常の有無を判別することが可能となる。
【００６３】
また、実施の形態１又は２によれば、コンバータＣＶ１，ＣＶ２，・・ＣＶｎの夫々が有するインダクタＬ１，Ｌ２，・・ＬｎにスイッチＳ１ａ，Ｓ２ａ，・・Ｓｎａを介して直流電圧が印加されており、インダクタＬ１，Ｌ２，・・Ｌｎの夫々に流れる電流をスイッチＳ１ａ，Ｓ２ａ，・・Ｓｎａでスイッチングすることによって、入力された直流電圧を降圧又は昇圧する。
これにより、コンバータＣＶｊが直流電圧を降圧又は昇圧する何れの場合であっても、スイッチＳｊａオン／オフ制御したコンバータＣＶｊに異常があるか否かを判定することが可能となる。
【００６４】
更に、実施の形態１及び２によれば、各コンバータＣＶ１，ＣＶ２，・・ＣＶｎ夫々のスイッチＳ１ａ，Ｓ２ａ，・・Ｓｎａのオフ期間に夫々のインダクタＬ１，Ｌ２，・・Ｌｎを流れる電流をスイッチＳ１ｂ，Ｓ２ｂ，・・Ｓｎｂが還流させる。
これにより、スイッチＳ１ｂ，Ｓ２ｂ，・・Ｓｎｂに代えてダイオードを用いた場合と比較して変換効率を向上させることが可能となる。
【００６５】
（実施の形態３）
実施の形態１が、制御部１０が出力電圧に着目する制御を行う形態であるのに対し、実施の形態２は、制御部１０が出力電流に着目する制御を行う形態である。制御部１０は、内部の基準電圧（不図示）と電流検出回路１７からの検出電圧との比較による誤差電圧の高／低に応じてデューティが小／大となるＰＷＭ制御信号１，２，・・ｎの夫々を駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎに与える。これにより、出力電流が基準電圧に応じた一定の電流となるように制御される。
【００６６】
制御部１０は、また、出力電圧が一定の電圧を超えないようにするために、分圧回路１８からの分圧電圧に基づいて、駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎの夫々に与えるＰＷＭ制御信号１，２，・・ｎのデューティの増大を制限する。各コンバータＣＶ１，ＣＶ２，・・ＣＶｎに異常がない場合、駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎの夫々に与えられるＰＷＭ制御信号１，２，・・ｎは、制御周期における位相が２π／ｎずつ異なっている。
【００６７】
その他、実施の形態１に対応する箇所には同様の符号を付して、その説明を省略する。
【００６８】
本実施の形態３では、電源装置１が稼働していないときに、ＣＰＵ１１が各コンバータＣＶ１，ＣＶ２，・・ＣＶｎを１つずつ試験的に駆動して異常の有無を判定し、異常と判定した場合は、異常と判定されたコンバータ以外のコンバータを駆動して電源装置１を稼働させる。
図５は、本発明の実施の形態３に係る電源装置１で駆動回路ＤＣ１，ＤＣ２，・・ＤＣｎの夫々に試験的に与えられるＰＷＭ制御信号１，２，・・ｎを示すタイミング図である。
【００６９】
図５では、駆動回路ＤＣｅ（ｅは例えば３以上、且つｎ−２以下の自然数）に異常が生じた場合を表す。図５に示す７つのタイミング図では、何れも同一の時間軸を横軸としてあり、縦軸には、図の上からイグニッションのオン／オフ状態、出力電流、ＰＷＭ制御信号１のオフ／オン状態、ＰＷＭ制御信号２のオフ／オン状態、・・ＰＷＭ制御信号ｅのオフ／オン状態、・・ＰＷＭ制御信号ｎ−１のオフ／オン状態、ＰＷＭ制御信号ｎのオフ／オン状態を示してある。
【００７０】
時刻ｔ０でイグニッションがオフの状態に変化した場合、ＰＷＭ制御信号１，２，・・ｅ・・ｎが停止してコンバータＣＶ１，ＣＶ２，・・ＣＶｎが駆動されなくなるため、電源装置１の出力電流が減少して、時刻ｔ１に至るまでの間に略０に収束する。ここでは、時刻ｔ１における出力電流をＩ０とする。
【００７１】
時刻ｔ１から時刻ｔｎ＋１までの間、ＣＰＵ１１は時間Ｔ２の間隔で時間Ｔ１（所定時間：Ｔ２＞Ｔ１）だけＰＷＭ制御信号１，２，・・ｅ・・ｎを順次生成する。このときの出力電流の目標は、例えば上述の電流Ｉ０より０．４Ａ多い電流Ｉｔ（所定電流：Ｉｔ＝Ｉ０＋０．４Ａ）とする。電流Ｉｔ及びＩ０の差分は０．４Ａに限定されない。
【００７２】
時刻ｔ１でＰＷＭ制御信号１の生成を開始した場合、ＣＰＵ１１は、時刻ｔ１から時間Ｔ１が経過した後に出力電流を検出してからＰＷＭ制御信号１の生成を停止する。このときに検出した出力電流及び電流Ｉｔの差分が、所定の閾値より大きい場合、コンバータＣＶ１が異常であると判定される。図５に示す例では、時刻ｔ１から時間Ｔ１が経過した時の出力電流が電流Ｉｔに略等しいため、異常とは判定されない。
【００７３】
次に、時刻ｔ１から時間Ｔ２が経過した時刻ｔ２で、ＣＰＵ１１は、ＰＷＭ制御信号２の生成を開始し、時刻ｔ２から時間Ｔ１が経過した時に出力電流を検出してからＰＷＭ制御信号２の生成を停止する。この時に検出された出力電流に基づいてコンバータＣＶ１が異常であるか否かが判定されるのは、ＣＶ１の場合と同じである。以下、同様にして、コンバータＣＶｎ−１，ＣＶｎまで異常であるか否かの判定が繰り返される。
【００７４】
ＣＰＵ１１が、コンバータＣＶ１，ＣＶ２，・・ＣＶｎが異常であるか否かの判定を繰り返す間に、コンバータＣＶｅに対して時刻ｔｅから時間Ｔ１だけＰＷＭ制御信号ｅを与え続けたにもかかわらず、出力電流及び電流Ｉｔの差分が所定の閾値（例えば０．２Ａ）より大きい場合（図５参照）、コンバータＣＶｅが異常であると判定される。コンバータＣＶｅの異常の原因として第１に考えられるのは、スイッチＳｅａのオープン故障である。例えば駆動回路ＤＣｅの故障内容によっては、出力電流が電流Ｉｔより多く検出される場合（不図示）もあり得る。
【００７５】
以下では、上述した制御部１０の動作を、それを示すフローチャートを用いて説明する。
図６は、本発明の実施の形態３に係る電源装置１でコンバータＣＶ１，ＣＶ２，・・ＣＶｎが異常であるか否かを判定するＣＰＵ１１の処理手順を示すフローチャートである。
【００７６】
図６の処理は、例えば時刻ｔ０（図２参照）にてイグニッションがオフ状態に変化してから適宜の時間が経過した時刻ｔ１に起動される。図６の処理中のステップＳ３２〜Ｓ３５、Ｓ３７、Ｓ３９〜Ｓ４５は、実施の形態１における図３に示すステップＳ１２〜Ｓ１５、Ｓ１７、Ｓ１９〜Ｓ２５と同じ処理内容であるため、その説明の大部分を省略する。
【００７７】
図６の処理が起動された場合、ＣＰＵ１１は、電流検出回路１７及びＡ／Ｄ変換器１６によって出力電流（Ｉｏ）を検出し（Ｓ３１）、検出した出力電流Ｉｏよりも例えば０．４Ａ多い目標電流（Ｉｔ）を試験的な所定電流として設定する（Ｓ３２）。次いで、ＣＰＵ１１は、タイマ１５に含まれる２つのタイマＡ，Ｂによる計時を開始した（Ｓ３３）後、ＰＷＭ制御信号ｊの生成を開始する（Ｓ３４）。この時点から、ＰＷＭ制御信号ｊのデューティは、コンバータＣＶｊによる出力電流が目標電流（Ｉｔ）となるように制御される。
【００７８】
その後、ステップＳ３５で、タイマＡが時間Ｔ１を計時した場合（Ｓ３５：ＹＥＳ）、ＣＰＵ１１は、出力電流（Ｉｏ）を検出した（Ｓ３６）後、ＰＷＭ制御信号ｊの生成を停止する（Ｓ３７）。
【００７９】
次いで、ＣＰＵ１１は、検出した出力電流（Ｉｏ）及び目標電流（Ｉｔ）の差分（｜Ｉｏ−Ｉｔ｜）が所定の閾値Ｉｔｈ（例えば０．２Ａ）より大きいか否かを判定し（Ｓ３８）、大きくない場合（Ｓ３８：ＮＯ）、即ちコンバータＣＶｊが異常ではないと判定される場合、後述するステップＳ４１に処理を移す。
【００８０】
出力電流（Ｉｏ）及び目標電流（Ｉｔ）の差分が所定の閾値Ｉｔｈより大きい場合（Ｓ３８：ＹＥＳ）、即ちコンバータＣＶｊが異常であると判定される場合、ＣＰＵ１１は、ｍを１だけインクリメントする（Ｓ３９）と共に、ｊの値をＲＡＭ１３の特定領域に記憶する。これにより、異常と判定されたコンバータＣＶｊを特定する情報ｊがＲＡＭ１３に記憶される。
【００８１】
ステップＳ４１以降の処理内容については、上述のとおり図３におけるステップＳ２１以降の処理内容と同一であるため、これらのステップにおける処理内容の説明を省略する。
【００８２】
以上のように本実施の形態３によれば、ｎ個並列に接続されたコンバータＣＶ１，ＣＶ２，・・ＣＶｎのうち、コンバータＣＶｊ（ｊはｎ以下の自然数）単体でバッテリ４及び負荷５に供給する出力電流（Ｉｏ）が目標電流（Ｉｔ）となるように、スイッチＳｊａを時間Ｔ１だけオン／オフした場合、出力電流（Ｉｏ）及び目標電流（Ｉｔ）の差分が所定の閾値（Ｖｔｈ）より大きいか否かを判定する。
この判定結果より、スイッチＳｊａをオン／オフ制御したコンバータＣＶｊに異常があるか否かが判定される。
従って、多相コンバータのうちの特定のコンバータについて異常の有無を判別することが可能となる。
【００８３】
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【符号の説明】
【００８４】
１  電源装置
１０  制御部
１１  ＣＰＵ
１７  電流検出回路
１８  分圧回路
ＣＶ１，ＣＶ２，・・ＣＶｎ  コンバータ
ＤＣ１，ＤＣ２，・・ＤＣｎ  駆動回路
Ｓ１ａ，Ｓ２ａ，・・Ｓｎａ  スイッチ
Ｓ１ｂ，Ｓ２ｂ，・・Ｓｎｂ  スイッチ
Ｌ１，Ｌ２，・・Ｌｎ  インダクタ
２  オルタネータ
３  蓄電素子
４  バッテリ
５  負荷
【図１】
2015089289.tif 000003
【図２】
2015089289.tif 000004
【図３】
2015089289.tif 000005
【図４】
2015089289.tif 000006
【図５】
2015089289.tif 000007
【図６】
2015089289.tif 000008