(57)【要約】      （修正有）【課題】均一、かつ、良質な量子ドットを形成可能な新規方法を提供する。【解決手段】半導体基板上に、結晶成長により積層したバッファ層を形成する工程及びバッファ層上に、自己組織化成長により量子ドット層を形成する、温度Ｔ１において２次元のエピタキシャル成長を行い、その後、温度Ｔ１より低い温度Ｔ２において３次元のエピタキシャル成長を行う工程と、を有する。【選択図】なし【特許請求の範囲】
【請求項１】
ａ）半導体基板上に、結晶成長により積層したバッファ層を形成する工程、及び
ｂ）前記バッファ層上に、自己組織化成長により量子ドット層を形成する工程であって、温度Ｔ１において２次元のエピタキシャル成長を行い、その後、前記温度Ｔ１より低い温度Ｔ２において３次元のエピタキシャル成長を行うことによって量子ドットを形成させる、該工程
を有することを特徴とする、半導体量子ドット素子の製造方法。
【請求項２】
前記バッファ層が、ＩＩＩ−Ｖ族化合物半導体を含む材料によって形成される、請求項１に記載の半導体量子ドット素子の製造方法。
【請求項３】
前記ＩＩＩ−Ｖ族化合物半導体が、ＧａＡｓである、請求項２に記載の半導体量子ドット素子の製造方法。
【請求項４】
前記量子ドット層が、ＩＩＩ−Ｖ族化合物半導体を含む材料によって形成される、請求項１〜３のいずれか１に記載の半導体量子ドット素子の製造方法。
【請求項５】
前記ＩＩＩ−Ｖ族化合物半導体が、ＩｎＡｓである、請求項４に記載の半導体量子ドット素子の製造方法。
【請求項６】
Ｔ１が、量子ドット層を形成する材料の３次元のエピタキシャル成長を発生させない温度である、請求項１〜５のいずれか１に記載の半導体量子ドット素子の製造方法。
【請求項７】
前記Ｔ１がＴ２よりも２〜１０％高い温度である、請求項１〜５のいずれか１に記載の半導体量子ドット素子の製造方法。
【請求項８】
前記Ｔ１が５００〜５５０℃の範囲であり、前記Ｔ２が４７０〜４９０℃の範囲である、請求項１〜５のいずれか１に記載の半導体量子ドット素子の製造方法。
【請求項９】
請求項１〜８のいずれか１に記載の半導体量子ドット素子の製造方法によって得られる、半導体量子ドット素子。
【請求項１０】
ａ）半導体基板上に、結晶成長により積層したバッファ層と、
ｂ）前記バッファ層上に、自己組織化成長により形成した量子ドット層と
を有する半導体量子ドット素子であって、
量子ドット層における量子ドットの高さの標準偏差が０．３〜１ｎｍの範囲であり、量子ドット密度が１ｘ１０８〜１ｘ１０１１であることを特徴とする、該半導体量子ドット素子。
【請求項１１】
前記バッファ層を形成する材料がＧａＡｓであり、前記量子ドット層を形成する材料がＩｎＡｓである、請求項１０に記載の半導体量子ドット素子。
【請求項１２】
請求項９〜１１のいずれか１に記載の半導体量子ドットを有する半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体量子ドット素子の製造方法に関し、特に、均一性の高い半導体量子ドット素子を形成することが可能な新規製造方法に関する。
【背景技術】
【０００２】
量子ドットはレーザを中心にして次世代半導体素子の基本ナノ構造として注目を集めている。例えば、半導体レーザの活性層に量子ドットを導入した量子ドットレーザ等、様々な半導体光・電子デバイスへの応用に向けた研究が盛んに行われている。量子ドットのなかでも、特にＧａＡｓ上に形成したＩｎＡｓ量子ドットが重要である。
【０００３】
化合物半導体を用いた量子ドットの代表的な形成技術としては、自己組織化成長により量子ドットを形成する手法が知られている。これは、基板に対して格子定数の異なる半導体をある条件で気相エピタキシャル成長することで、３次元の微細構造である量子ドットが自己形成される現象を用いたものである。このような量子ドットの自己組織化成長については、いくつかの成長モードが知られており、中でも最も知られているものは、Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏｗ（Ｓ−Ｋ）成長モードと呼ばれる成長モードである（例えば、特許文献１、非特許文献１など）。
【０００４】
Ｓ−Ｋ成長モードとは、エピタキシャル成長される半導体結晶が、成長開始当初は２次元的成長（膜成長）するが、供給材料に依存して決まる臨界膜厚と呼ばれる所定の厚みを超えた段階で３次元的成長に移行するモードのことである。下地となるバッファ層の材料より格子定数の大きい膜をエピタキシャル成長することにより、島状のドット構造が自己組織的に形成される。この方法は、リソグラフィーを必要とせず結晶成長のみによるため、良質な量子ドットが形成可能な手法として用いられている。従来、Ｓ−Ｋ成長モードによる量子ドットの形成工程は、一定の温度下で行われることが通常であった。
【０００５】
しかしながら、このようなＳ−Ｋ成長モードを用いる従来の手法では、形成される量子ドットの寸法のバラつきが問題となっており、より均一性の高い量子ドットを形成可能な手法の開発が望まれていた。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−７９１８３号公報
【非特許文献】
【０００７】
【非特許文献１】Ｇｏｌｄｓｔｅｉｎら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、４７、１０９９、１９８５
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、本発明は、従来より均一かつ良質な量子ドットを形成可能な新規方法を提供することを課題とするものである。
【課題を解決するための手段】
【０００９】
上記課題を解決するべく鋭意検討を行った結果、本発明者らは、バッファ層の上に、３次元エピタキシャル成長を発生させない高温条件において特定の厚さの化合物半導体を２次元エピタキシャル成長によって堆積させた後、当該温度を降下させた条件で３次元エピタキシャル成長によって量子ドットを形成させることで、均一性の高い量子ドットが得られること、また、上記２次元成長段階における成長時間を変化させることで量子ドットの密度を制御できることを見出し、本発明を完成するに至った。
【００１０】
すなわち、本発明は、一態様において、
（１）ａ）半導体基板上に、結晶成長により積層したバッファ層を形成する工程、及びｂ）前記バッファ層上に、自己組織化成長により量子ドット層を形成する工程であって、温度Ｔ１において２次元のエピタキシャル成長を行い、その後、前記温度Ｔ１より低い温度Ｔ２において３次元のエピタキシャル成長を行うことによって量子ドットを形成させる、該工程
を有することを特徴とする、半導体量子ドット素子の製造方法；
（２）前記バッファ層が、ＩＩＩ−Ｖ族化合物半導体を含む材料によって形成される、上記（１）に記載の半導体量子ドット素子の製造方法；
（３）前記ＩＩＩ−Ｖ族化合物半導体が、ＧａＡｓである、上記（２）に記載の半導体量子ドット素子の製造方法；
（４）前記量子ドット層が、ＩＩＩ−Ｖ族化合物半導体を含む材料によって形成される、上記（１）〜（３）のいずれか１に記載の半導体量子ドット素子の製造方法；
（５）前記ＩＩＩ−Ｖ族化合物半導体が、ＩｎＡｓである、上記（４）に記載の半導体量子ドット素子の製造方法；
（６）Ｔ１が、量子ドット層を形成する材料の３次元のエピタキシャル成長を発生させない温度である、上記（１）〜（５）のいずれか１に記載の半導体量子ドット素子の製造方法；
（７）前記Ｔ１がＴ２よりも２〜１０％高い温度である、上記（１）〜（５
のいずれか１に記載の半導体量子ドット素子の製造方法；及び
（８）前記Ｔ１が５００〜５５０℃の範囲であり、前記Ｔ２が４７０〜４９０℃の範囲である、上記（１）〜（５）のいずれか１に記載の半導体量子ドット素子の製造方法
を提供するものである。
【００１１】
本発明は、別の態様において、
（９）上記（１）〜（８）のいずれか１に記載の半導体量子ドット素子の製造方法によって得られる、半導体量子ドット素子；
（１０）ａ）半導体基板上に、結晶成長により積層したバッファ層と、ｂ）前記バッファ層上に、自己組織化成長により形成した量子ドット層とを有する半導体量子ドット素子であって、量子ドット層における量子ドットの高さの標準偏差が０．３〜１ｎｍの範囲であり、量子ドット密度が単位平方センチ当たり１ｘ１０８〜１ｘ１０１１であることを特徴とする、該半導体量子ドット素子；
（１１）前記バッファ層を形成する材料がＧａＡｓであり、前記量子ドット層を形成する材料がＩｎＡｓである、上記（１０）に記載の半導体量子ドット素子；及び
（１２）上記（９）〜（１１）のいずれか１に記載の半導体量子ドットを有する半導体光素子
を提供するものである。
【発明の効果】
【００１２】
本発明によれば、従来より均一かつ良質な量子ドットを形成することができる。かかる均一性の高い量子ドットを得ることによって、量子ドットレーザにおける閾値電流、変調速度、スペクトル純度等の特性向上や量子ドット太陽電池の高効率化を図ることが可能となる。また、従来は良質な量子ドットの形成が困難であった１．５ミクロン帯量子ドットレーザの実現の可能性を高めることができ、光通信やセンサ応用、さらにはＬＳＩ光配線システムへの応用が期待される。また、本発明によれば、２次元成長段階における成長時間を制御することで最終的な量子ドットの密度をコントロールすることも可能となるという効果も奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の製造方法における基板温度と量子ドット成長の関係を示すグラフである。
【図２】図２は、実施例１で得られたＧａＡｓ／ＩｎＡｓ量子ドットのＡＦＭイメージである。
【図３】図３は、比較例１で得られたＧａＡｓ／ＩｎＡｓ量子ドットのＡＦＭイメージである。
【図４】図４は、高温成長工程における成長時間（ＩｎＡｓ供給量）を変化させた場合に得られたＧａＡｓ／ＩｎＡｓ量子ドットのＡＦＭイメージである。
【図５】図５は、ＧａＡｓ／ＩｎＡｓ量子ドット密度と高温成長工程における成長時間（ＩｎＡｓ供給量）との依存性を示すグラフである。
【図６】図６は、Ａｓソースの供給レートを変化させた場合のＧａＡｓ／ＩｎＡｓ量子ドットのＡＦＭイメージ、及び、当該量子ドット密度と供給レートの依存性を示すグラフである。
【図７】図６は、実施例１で得られたＧａＡｓ／ＩｎＡｓ量子ドットの発光スペクトルである。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について説明する。本発明の範囲はこれらの説明に拘束されることはなく、以下の例示以外についても、本発明の趣旨を損なわない範囲で適宜変更し実施することができる。
【００１５】
１．半導体量子ドット素子の製造方法
本発明の半導体量子ドット素子の製造方法は、Ｓ−Ｋ成長モードによる量子ドットの形成において、バッファ層の上に量子ドットを形成させる際、
ｉ）高温条件下で特定の厚さの化合物半導体を２次元成長によって堆積させ、
ｉｉ）その後、より低い温度条件下にして３次元エピタキシャル成長によって量子ドットを形成させる
ことを特徴とするものである。これにより、均一性の高いかつ良質な量子ドットを形成することができる。また、ｉ）の２次元成長段階における成長時間を制御することで、ｉｉ）によって得られる最終的な量子ドットの密度をコントロールすることもできる。
【００１６】
本発明の製造方法において用いられる半導体結晶成長装置としては、例えば、分子線エピタキシー（Ｍｏｌｅｃｕｌａ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：ＭＢＥ）装置や有機金属気相成長法（Ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）装置を用いることができる。
【００１７】
以下、本発明の製造方法における各工程について説明する。
【００１８】
まず、基板上に、化合物半導体よりなるバッファ層を形成する。ここで、バッファ層を形成する材料は、好ましくは、ＩＩＩ−Ｖ族化合物半導体を含む材料であり、典型的には、ＧａＡｓ、ＩｎＰ、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓ等である。より好ましくは、ＧａＡｓである。また、基板はバッファ層を形成する材料と同じ化合物半導体であることができる。
【００１９】
ＭＢＥ装置を用いた場合には以下のとおりである。
【００２０】
かかるバッファ層を形成する処理は、当該技術分野において通常用いられるものを用いることができるが、代表的には、基板がＧａＡｓである場合、基板温度を例えば５５０〜６００℃とし、ガリウムおよびヒ素の分子線を超高真空成長室内に供給し、ＧａＡｓ基板上に、ＧａＡｓよりなるバッファ層を成長させることができる。また、バッファ層の厚さは、これに限定されるものではないが、好ましくは、２００〜４００ｎｍである。
【００２１】
ＭＯＣＶＤ装置を用いた場合には以下のとおりである。
【００２２】
かかるバッファ層を形成する処理は、当該技術分野において通常用いられるものを用いることができるが、代表的には、基板がＧａＡｓである場合、基板温度を例えば６００〜７００℃とし、ＴＢＡ、トリメチルガリウム（ｔｒｉｍｅｔｈｙｌｇａｌｌｉｕｍ、ＴＭＧ）を反応室内に供給し、ＧａＡｓ基板上に、ＧａＡｓよりなるバッファ層を成長させることができる。また、バッファ層の厚さは、これに限定されるものではないが、好ましくは、２００〜４００ｎｍである。
【００２３】
次に、バッファ層上に、Ｓ−Ｋ成長モードの自己組織化成長により量子ドット層を形成させる。具体的には、図１に示すように、基板の温度を温度Ｔ１として化合物半導体を２次元のエピタキシャル成長を行い、その後、基板の温度を下げ、前記温度Ｔ１より低い温度Ｔ２において３次元のエピタキシャル成長を行うことによって量子ドットを形成させる。基板への化合物半導体の供給は、Ｓ−Ｋ成長モードの自己組織化成長において通常用いられる手法によって行うことができる。
【００２４】
量子ドット層を形成する材料は、好ましくは、ＩＩＩ−Ｖ族化合物半導体を含む材料であり、典型的には、ＩｎＡｓ、ＩｎＧａＡｓ等である。より好ましくは、ＩｎＡｓである。従って、バッファ層を形成する材料と量子ドット層を形成する材料の組み合わせは、ＧａＡｓ／ＩｎＡｓが好ましい。
【００２５】
上記２次元のエピタキシャル成長を行う温度Ｔ１は、当該技術分野において、Ｓ−Ｋ成長モードの自己組織化成長による量子ドットの形成において通常用いられる温度より高い温度である。好ましくは、量子ドット層を形成する材料の３次元のエピタキシャル成長を発生させない温度である。一方、Ｔ２は当該技術分野において、Ｓ−Ｋ成長モードの自己組織化成長による量子ドットの形成において通常用いられる範囲の温度であることができる。
【００２６】
別の観点からは、Ｔ１は、Ｔ２よりも１〜２０％高い温度であり、好ましくは、２〜１０％高い温度である。
【００２７】
典型的な場合には、Ｔ１は５００〜５５０℃の範囲であり、Ｔ２は４７０〜４９０℃の範囲である。かかる温度範囲は、バッファ層を形成する材料と量子ドット層を形成する材料の組み合わせがＧａＡｓ／ＩｎＡｓにおいて最適である。すなわち、一般に、ＧａＡｓ上にＩｎＡｓの量子ドットを形成させる場合には、４７０〜４９０℃の範囲において一定の温度で行われるが、本発明では、かかる温度より高い温度Ｔ１という条件下において、上記２次元のエピタキシャル成長が行われるという点で特徴的である。これによって、均一性が高い量子ドットを得ることができる。
【００２８】
温度Ｔ１において上記２次元のエピタキシャル成長を行う際の、化合物半導体の成長時間（名目供給量）は、好ましくは１０００〜３０００秒であり、好ましくは１５００〜２０００秒である。かかる成長時間を変化させることによって、最終的に得られる量子ドットの密度を制御することができる。量子ドット密度は、好ましくは単位平方センチ当たり１ｘ１０８〜１ｘ１０１１の範囲である。
【００２９】
その他の条件は、Ｓ−Ｋ成長モードの自己組織化成長による量子ドットの形成の際に、当該技術分野において通常用いられる条件を用いることができる。
【００３０】
２．半導体量子ドット素子
上述のように本発明の製造方法によって得られる量子ドット素子は、高い均一性を有することを特徴とする。具体的には、量子ドットの高さの標準偏差が０．３〜１ｎｍの範囲である。当該高さの標準偏差は、公知の手法によって算出することができ、例えば、原子間力顕微鏡装置を用いて測定し表面粒子解析ソフトを用いることで求められる。
【００３１】
また、本発明の量子ドット素子は、８００〜１６００ｎｍの範囲で発光・光吸収し得る光素子に適用することが可能である。
【実施例】
【００３２】
以下、実施例により本発明をさらに詳細に説明するが、本発明はこれらによって限定されるものではない。
【実施例１】
【００３３】
１．ＩｎＡｓ／ＧａＡｓ量子ドットの形成
以下に述べる手順で、ＩｎＡｓ／ＧａＡｓ量子ドットを形成させた。一般的な前処理を行った後、４００ｎｍ厚のＧａＡｓバッファ層を成長し、その後量子ドット成長を行った：Ｉｎの供給レート０．００４ＭＬ／ｓ、Ａｓ４フラックスクス  ２．０×１０−６Ｔｏｒｒ、基板温度５００℃(パイロメータ基準)。成長中には反射高速電子線回折(ＲＨＥＥＤ)を、成長後には原子間力顕微鏡(ＡＦＭ)を用いて表面観察を行った。まずはＩｎの供給時間(名目供給量)を１８００ｓ(７．２ＭＬ)、３６００ｓ(１４．４ＭＬ)、７２００ｓ(２８．８ＭＬ)と増大させつつ成長を行ったが、これらの条件では量子ドットの形成は確認されなかった。一方、基板温度５００℃で１８００ｓ間成長を行ったサンプルに対し、基板温度を４９０℃に下げ、その後０．４ＭＬ分のＩｎＡｓを供給した結果、量子ドットが成長されていることが確認された。得られたＡＦＭイメージを図２に示す。
【比較例１】
【００３４】
一方、基板温度を４９０℃と一定に維持したままＩｎＡｓを成長させ量子ドットを作成した場合のＡＦＭイメージを図３に示す。
【００３５】
図２と図３の比較から、実施例１で作成したＩｎＡｓ／ＧａＡｓ量子ドットでは、比較例に比べて高さが均一であることが分かる。
【００３６】
実施例１で得られたＩｎＡｓ／ＧａＡｓ量子ドットの高さの標準偏差を算出した結果、０．３６ｎｍが得られた。
【実施例２】
【００３７】
２．高温における成長時間による密度の変化
実施例１の方法に従い、基板温度を４９０℃に下げた後の成長条件（０．４ＭＬ）は維持したまま、基板温度が５００℃における成長時間ｔ０(名目供給量)を種々変化させた。高温条件時のｔ０をそれぞれ、９００ｓ（３．６ＭＬ）、１０００ｓ（４．０ＭＬ）、１１００ｓ（４．４ＭＬ）、１２００ｓ（４．８ＭＬ）、１８００ｓ（７．２ＭＬ）とした場合に得られたＡＦＭイメージを図４に示す。その結果、最終的に得られるＩｎＡｓ／ＧａＡｓ量子ドット密度が高温条件時の成長時間に依存して変化することが分かった。結果を図５に示す（ここで、図中のＭＬは、成長レート×成長時間である。）。４９０℃の低温条件及び５００℃の高温条件での成長レートは、いずれも０．００４ＭＬ／ｓとした。図５に示すように、２段階の基板温度での成長を採用し、高温下での成長時間を長くすることで量子ドットの密度を増加させることができた。成長時間を長くした場合に上記密度が増加したのは、インジウムの付着原子の量が多くなり、量子ドットの形成のための核が生成されやすくなったためと考えられる。
【実施例３】
【００３８】
３．量子ドット密度のソース供給レートに対する依存性
Ａｓソース（Ａｓ４）の供給レート（単位時間あたりの供給量）を種々変化させて、得られる量子ドットの密度変化を検証した。供給したＡｓ４の分圧を２．０×１０−６Ｔｏｒｒ、１．０×１０−５Ｔｏｒｒ、及び１．３×１０−３Ｔｏｒｒに変化させて、実施例１の方法と同様に量子ドットを形成させた。それぞれにおいて得られた量子ドットのＡＦＭイメージ、及びＡｓソースの供給レートと量子ドット密度の関係を示すグラフを図６に示す。その結果、Ａｓソースの供給レートを増加させることで、量子ドット密度が増加することが分かった。得られた密度は１０１０前後であり、量子ドットレーザの用途において好適といえるものであった。
【実施例４】
【００３９】
４．光学特性評価
実施例１で得られたＩｎＡｓ／ＧａＡｓ量子ドットについて、低温下でのフォトルミネッセンス測定を行った。その結果を図７に示す。ＧａＡｓキャップを行ったサンプルからは、１５μｅＶ程度の狭い半値幅を持った発光が確認された。また、中性励起子（Ｘ）と励起子分子（ＸＸ）からの発光の観測により、本方法により高品質の量子ドットが得られることを確認した。
【図１】
2015179832.tif 000002
【図２】
2015179832.tif 000003
【図３】
2015179832.tif 000004
【図４】
2015179832.tif 000005
【図５】
2015179832.tif 000006
【図６】
2015179832.tif 000007
【図７】
2015179832.tif 000008