(57)【要約】【課題】ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な、炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法を提供する。【解決手段】炭化珪素半導体基板は、炭化珪素基板３と、炭化珪素エピタキシャル層５とを備えている。炭化珪素エピタキシャル層５は、炭化珪素基板３上に設けられている。炭化珪素エピタキシャル層５は、第１炭化珪素層１１と、第１炭化珪素層１１上に設けられ、かつ第１炭化珪素層１１よりも算術平均粗さが小さく、かつ第１炭化珪素層よりもドーパント濃度の面内均一性が大きな第２炭化珪素層１２とを含む。炭化珪素エピタキシャル層５の表面５ａの算術平均粗さは１ｎｍ以下である。【選択図】図１
2015119083.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素基板を準備する工程と、
前記炭化珪素基板上に、炭素および珪素を含む原料ガスを用いて炭化珪素エピタキシャル層を形成する工程とを備え、
前記炭化珪素エピタキシャル層を形成する工程は、前記炭素の原子数を前記珪素の原子数で除した比が１．５より大きい前記原料ガスを用いて第１炭化珪素層を形成する工程と、前記炭素の原子数を前記珪素の原子数で除した比が１．５以下である前記原料ガスを用いて、前記第１炭化珪素層上に、前記第１炭化珪素層の主面のステップバンチング高さよりも大きい厚みを有し、かつ前記第１炭化珪素層よりも小さい算術平均粗さを有する第２炭化珪素層を形成する工程とを含む、炭化珪素半導体基板の製造方法。
【請求項２】
前記炭化珪素エピタキシャル層を形成する工程では、前記第１炭化珪素層を形成する工程および前記第２炭化珪素層を形成する工程が交互に行われることにより、前記第１炭化珪素層および前記第２炭化珪素層が交互に積層される、請求項１に記載の炭化珪素半導体基板の製造方法。
【請求項３】
前記第１炭化珪素層の厚みは、１０ｎｍ以上１００ｎｍ以下である、請求項１または請求項２に記載の炭化珪素半導体基板の製造方法。
【請求項４】
前記第２炭化珪素層の厚みは、１０ｎｍ以上１００ｎｍ以下である、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体基板の製造方法。
【請求項５】
前記第１炭化珪素層を形成する工程において用いられる前記原料ガスが含む前記炭素の原子数を前記珪素の原子数で除した比は１．５より大きく２．５以下である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体基板の製造方法。
【請求項６】
前記第２炭化珪素層を形成する工程において用いられる前記原料ガスが含む前記炭素の原子数を前記珪素の原子数で除した比は０．８以上１．５未満である、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体基板の製造方法。
【請求項７】
請求項１に記載の炭化珪素半導体基板の製造方法により、炭化珪素半導体基板を準備する工程と、
前記炭化珪素半導体基板を加工する工程とを備えた、炭化珪素半導体装置の製造方法。
【請求項８】
炭化珪素基板と、
前記炭化珪素基板上に設けられた炭化珪素エピタキシャル層とを備え、
前記炭化珪素エピタキシャル層は、第１炭化珪素層と、前記第１炭化珪素層上に設けられ、かつ前記第１炭化珪素層よりも算術平均粗さが小さく、かつ前記第１炭化珪素層よりもドーパント濃度の面内均一性が大きな第２炭化珪素層とを含み、
前記炭化珪素エピタキシャル層の表面の算術平均粗さは１ｎｍ以下である、炭化珪素半導体基板。
【請求項９】
前記炭化珪素エピタキシャル層の前記表面の算術平均粗さは０．２ｎｍ以下である、請求項８に記載の炭化珪素半導体基板。
【請求項１０】
前記炭化珪素エピタキシャル層は、前記第１炭化珪素層および前記第２炭化珪素層が交互に積層された多層膜である、請求項８または請求項９に記載の炭化珪素半導体基板。
【請求項１１】
請求項８に記載の炭化珪素半導体基板と、
前記炭化珪素半導体基板上に設けられた電極とを備えた、炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法に関するものであり、特定的には、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法に関するものである。
【背景技術】
【０００２】
近年、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
たとえば特開２００９−２５６１３８号公報（特許文献１）には、炭化珪素基板の製造方法が記載されている。当該炭化珪素基板の製造方法によれば、材料ガス中に含まれる炭素の原子数を珪素の原子数で除した比（以降、Ｃ／Ｓｉ比ともいう）を０．５以上１．０未満として炭化珪素エピタキシャル層が炭化珪素単結晶基板上に形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２５６１３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特開２００９−２５６１３８号公報に記載の方法で製造された炭化珪素基板は、ドーピング濃度の面内均一性が悪化する。一方、Ｃ／Ｓｉ比を１より大きくすると、ドーピング濃度の面内均一性は向上するが、炭化珪素基板の表面にステップバンチングが発生し、表面粗さが大きくなる。
【０００６】
本発明は、上記課題に鑑みてなされたものであり、その目的は、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係る炭化珪素半導体基板の製造方法は以下の工程を備えている。炭化珪素基板が準備される。炭化珪素基板上に、炭素および珪素を含む原料ガスを用いて炭化珪素エピタキシャル層が形成される。炭化珪素エピタキシャル層を形成する工程は、炭素の原子数を珪素の原子数で除した比が１．５より大きい原料ガスを用いて第１炭化珪素層を形成する工程と、炭素の原子数を珪素の原子数で除した比が１．５以下である原料ガスを用いて、第１炭化珪素層上に、第１炭化珪素層の主面のステップバンチング高さよりも大きい厚みを有し、かつ第１炭化珪素層よりも小さい算術平均粗さを有する第２炭化珪素層を形成する工程とを含む。
【０００８】
本発明に係る炭化珪素半導体基板は、炭化珪素基板と、炭化珪素エピタキシャル層とを備えている。炭化珪素エピタキシャル層は、炭化珪素基板上に設けられている。炭化珪素エピタキシャル層は、第１炭化珪素層と、第１炭化珪素層上に設けられ、かつ第１炭化珪素層よりも算術平均粗さが小さく、かつ第１炭化珪素層よりもドーパント濃度の面内均一性が大きな第２炭化珪素層とを含む。炭化珪素エピタキシャル層の表面の算術平均粗さは１ｎｍ以下である。
【発明の効果】
【０００９】
本発明によれば、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な、炭化珪素半導体基板および炭化珪素半導体装置ならびにそれらの製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係る炭化珪素半導体基板の構成を示す断面模式図である。
【図２】本発明の実施の形態１に係る炭化珪素半導体基板の変形例の構成を示す断面模式図である。
【図３】Ｃ／Ｓｉ比が１．５以下の場合における炭化珪素エピタキシャル層のドーパント濃度と径方向の位置との関係を概略的に示す図である。
【図４】Ｃ／Ｓｉ比が１．５より大きい場合における炭化珪素エピタキシャル層のドーパント濃度と径方向の位置との関係を概略的に示す図である。
【図５】本発明の実施の形態１に係る炭化珪素半導体基板のドーパント濃度の面内均一性と厚み方向の位置との関係を概略的に示す図である。
【図６】本発明の実施の形態１に係る炭化珪素半導体基板の製造方法を概略的に示すフロー図である。
【図７】本発明の実施の形態１に係る炭化珪素半導体基板の製造装置の構成を示す断面模式図である。
【図８】本発明の実施の形態１に係る炭化珪素半導体基板の製造方法の第１の工程を示す断面模式図である。
【図９】本発明の実施の形態１に係る炭化珪素半導体基板の製造方法の第２の工程を示す断面模式図である。
【図１０】本発明の実施の形態１に係る炭化珪素半導体基板の製造方法の第３の工程を示す断面模式図である。
【図１１】本発明の実施の形態２に係る炭化珪素半導体装置の構成を示す断面模式図である。
【図１２】本発明の実施の形態２に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図１３】Ｃ／Ｓｉ比が１．５以下の場合における炭化珪素エピタキシャル層のバックグラウンド濃度およびドーピング濃度と径方向の位置との関係を概略的に示す図である。
【図１４】Ｃ／Ｓｉ比が１．５より大きいの場合における炭化珪素エピタキシャル層のバックグラウンド濃度およびドーピング濃度と径方向の位置との関係を概略的に示す図である。
【発明を実施するための形態】
【００１１】
［本願発明の実施形態の説明］
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
【００１２】
発明者は鋭意研究の結果、以下の知見を得て本発明を見出した。たとえばドーパントとして窒素を含む炭化珪素エピタキシャル層を形成する場合、原料ガスとして炭素（Ｃ）を含む気体および珪素（Ｓｉ）を含む気体と、ドーパントとしての窒素（Ｎ）を含むドーパントガスとを反応室に供給しながら炭化珪素基板上に炭化珪素エピタキシャル層が形成される。原料ガスのＣ／Ｓｉ比を1.5以下となるように炭素を含む気体および珪素を含む気体の流量を調整して炭化珪素エピタキシャル層を形成する場合、炭化珪素エピタキシャル層は窒素を取り込みやすくなる。炭化珪素エピタキシャル層はバックグラウンド（たとえば空気などのドーパントガス以外の雰囲気）からも窒素を取り込んでしまう。
【００１３】
図１３および図１４を参照して、炭化珪素エピタキシャル層のバックグラウンド濃度およびドーピング濃度と径方向の位置との関係について説明する。図１３は、Ｃ／Ｓｉ比が１．５以下の場合における炭化珪素エピタキシャル層のドーパント濃度を示しており、図１４は、Ｃ／Ｓｉ比が１．５より大きい場合における炭化珪素エピタキシャル層のドーパント濃度を示している。一点鎖線７は、ドーパントガスから炭化珪素エピタキシャル層に取り込まれたドーパント濃度を示し、破線６は、バックグラウンドから炭化珪素エピタキシャル層に取り込まれたドーパント濃度を示す。実線８は、ドーパントガスから炭化珪素エピタキシャル層に取り込まれたドーパント濃度と、バックグラウンドから炭化珪素エピタキシャル層に取り込まれたドーパント濃度との合計値である。
【００１４】
図１４に示すように、Ｃ／Ｓｉ比が１．５より大きい場合は、バックグラウンドから取り込まれるドーパント濃度は、ドーパントガスから取り込まれるドーパント濃度と比較して１ケタ以上小さい。そのため、炭化珪素エピタキシャル層が含むドーパントの合計値は、ほぼドーパントガスから取り込まれるドーパント濃度で決定され、バックグラウンドから取り込まれるドーパントの濃度によって影響を受けない。一方、図１３に示すように、Ｃ／Ｓｉ比が１．５以下の場合は、バックグラウンドから取り込まれるドーパント濃度は、ドーパントガスから取り込まれるドーパント濃度とほぼ同じ程度となる。そのため、炭化珪素エピタキシャル層が含むドーパントの合計値は、バックグラウンドから取り込まれるドーパントの濃度に大きく影響される。
【００１５】
図１３および図１４に示すように、炭化珪素エピタキシャル層の径方向の端部においてバックグラウンドから取り込まれるドーパントの濃度が高くなり、径方向の中央付近においてバックグラウンドから取り込まれるドーパントの濃度が低くなる。これは、炭化珪素エピタキシャル層の温度の分布に関係していると考えられる。
【００１６】
以上のように、Ｃ／Ｓｉ比が１．５以下の場合は、バックグラウンドから取り込まれるドーパントの影響を受けやすいので、炭化珪素エピタキシャル層のドーパント濃度（キャリア濃度）の面内均一性が悪化する。つまり、窒素濃度の面内ばらつきが大きくなる。しかしながら、Ｃ／Ｓｉ比が１．５以下の場合は、炭化珪素エピタキシャル層の表面はほぼ平坦に形成され、表面粗さは小さくなる。
【００１７】
一方、Ｃ／Ｓｉ比が１．５より大きい場合は、バックグラウンドから取り込まれるドーパントの影響をほとんど受けないので、炭化珪素エピタキシャル層のドーパント濃度（キャリア濃度）の面内均一性が改善される。つまり、窒素濃度の面内ばらつきが小さくなる。しかしながら、Ｃ／Ｓｉ比が１．５より大きい場合は、炭素の供給が過剰となり、炭化珪素エピタキシャル層の表面にステップバンチングが発生する。つまり、表面粗さは大きくなる。
【００１８】
発明者は鋭意研究の結果、Ｃ／Ｓｉ比が１．５より大きい原料ガスを用いて第１炭化珪素層を形成する工程と、Ｃ／Ｓｉ比が１．５以下である原料ガスを用いて、第１炭化珪素層上に、第１炭化珪素層の主面のステップバンチング高さよりも大きい厚みを有し、かつ第１炭化珪素層よりも小さい算術平均粗さを有する第２炭化珪素層を形成する工程とを用いることで、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を製造可能であることを見出した。第１炭化珪素の表面に形成されるステップバンチングを覆うように第２炭化珪素層が形成されることにより、炭化珪素エピタキシャル層の表面粗さを低減することができる。また第１炭化珪素層と第２炭化珪素層との間でドーパントが拡散することによりドーパント濃度が平均化されると考えられる。
【００１９】
（１）実施の形態に係る炭化珪素半導体基板１の製造方法は以下の工程を備えている。炭化珪素基板３が準備される。炭化珪素基板３上に、炭素および珪素を含む原料ガスを用いて炭化珪素エピタキシャル層５が形成される。炭化珪素エピタキシャル層を形成する工程は、炭素の原子数を珪素の原子数で除した比が１．５より大きい原料ガスを用いて第１炭化珪素層１１を形成する工程と、炭素の原子数を珪素の原子数で除した比が１．５以下である原料ガスを用いて、第１炭化珪素層１１上に、第１炭化珪素層の主面のステップバンチング高さよりも大きい厚みを有し、かつ第１炭化珪素層１１よりも小さい算術平均粗さを有する第２炭化珪素層１２を形成する工程とを含む。これにより、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を製造することができる。
【００２０】
ここで、第１炭化珪素層１１よりも小さい算術平均粗さを有する第２炭化珪素層１２を形成するとは、第１炭化珪素層１１の表面１１ａの算術平均粗さよりも小さい算術平均粗さの表面１２ａを有する第２炭化珪素層１２を形成することを意味する。また算術平均粗さは、表面の粗さを表すパラメータの一種であり以下のように計算される。ある表面の粗さ曲線からその平均線の方向に位置０から位置ｌまで基準長さだけを抜き取り、この抜き取り部分の平均線の方向にＸ軸を、縦倍率の方向にＹ軸を取る。粗さ曲線をｙ＝ｆ（ｘ）で表したときに、Ｘ軸方向の位置０から位置ｌまでの領域における算術平均粗さＲａは以下の式により求められる。
【００２１】
【数１】
2015119083.tif 000003
【００２２】
（２）上記（１）に係る炭化珪素半導体基板の製造方法において好ましくは、炭化珪素エピタキシャル層５を形成する工程では、第１炭化珪素層１１を形成する工程および第２炭化珪素層１２を形成する工程が交互に行われることにより、第１炭化珪素層１１および第２炭化珪素層１２が交互に積層される。これにより、効率的に、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を製造することができる。
【００２３】
（３）上記（１）または（２）に係る炭化珪素半導体基板の製造方法において好ましくは、第１炭化珪素層１１の厚みは、１０ｎｍ以上１００ｎｍ以下である。第１炭化珪素層１１の厚みが１０ｎｍ以上であれば、ドーパント濃度の面内均一性を効果的に向上することができる。第１炭化珪素層１１の厚みが１００ｎｍ以下であれば、効果的に表面粗さを低減することができる。
【００２４】
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体基板の製造方法において好ましくは、第２炭化珪素層１２の厚みは、１０ｎｍ以上１００ｎｍ以下である。第２炭化珪素層１２の厚みが１０ｎｍ以上であれば、効果的に表面粗さを低減することができる。第２炭化珪素層１２の厚みが１００ｎｍ以下であれば、ドーパント濃度の面内均一性を効果的に向上することができる。
【００２５】
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体基板の製造方法において好ましくは、第１炭化珪素層１１を形成する工程において用いられる原料ガスが含む炭素の原子数を珪素の原子数で除した比は１．５より大きい２．５以下である。これにより、効率的に、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を製造することができる。
【００２６】
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体基板の製造方法において好ましくは、第２炭化珪素層１２を形成する工程において用いられる原料ガスが含む炭素の原子数を珪素の原子数で除した比は０．８以上１．５未満である。これにより、効率的に、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を製造することができる。
【００２７】
（７）実施の形態に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。上記（１）に係る炭化珪素半導体基板の製造方法により、炭化珪素半導体基板が準備される。炭化珪素半導体基板が加工される。これにより、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体装置を製造することができる。
【００２８】
（８）実施の形態に係る炭化珪素半導体基板は、炭化珪素基板３と、炭化珪素エピタキシャル層５とを備えている。炭化珪素エピタキシャル層５は、炭化珪素基板３上に設けられている。炭化珪素エピタキシャル層５は、第１炭化珪素層１１と、第１炭化珪素層１１上に設けられ、かつ第１炭化珪素層１１よりも算術平均粗さが小さく、かつ第１炭化珪素層よりもドーパント濃度の面内均一性が大きな第２炭化珪素層１２とを含む。炭化珪素エピタキシャル層５の表面５ａの算術平均粗さは１ｎｍ以下である。これにより、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を得ることができる。
【００２９】
（９）上記（８）に係る炭化珪素半導体基板において好ましくは、炭化珪素エピタキシャル層５の表面５ａの算術平均粗さは０．２ｎｍ以下である。これにより、表面粗さがより低減された炭化珪素半導体基板を得ることができる。
【００３０】
（１０）上記（８）または（９）に係る炭化珪素半導体基板において好ましくは、炭化珪素エピタキシャル層５は、第１炭化珪素層１１および第２炭化珪素層１２が交互に積層された多層膜である。これにより、効率的に、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を得ることができる。
【００３１】
（１１）実施の形態に係る炭化珪素半導体装置は、上記（８）に係る炭化珪素半導体基板１と、電極５０とを備えている。電極５０は、炭化珪素半導体基板１上に設けられている。これにより、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体装置を得ることができる。
【００３２】
［本願発明の実施形態の詳細］
（実施の形態１）
まず、本発明の実施の形態１に係る炭化珪素半導体基板の構成について説明する。
【００３３】
図１を参照して、実施の形態１に係る炭化珪素半導体基板１は、炭化珪素基板３と、炭化珪素エピタキシャル層５とを有している。炭化珪素基板３は、たとえばポリタイプ４Ｈを有する六方晶炭化珪素単結晶である。炭化珪素基板３は、不純物としてたとえば窒素を含み、ｎ型（第１導電型）を有する。炭化珪素エピタキシャル層５は、炭化珪素基板３上に設けられている。炭化珪素エピタキシャル層５は、炭化珪素基板３上に設けられた第１炭化珪素層１１と、第１炭化珪素層１１上に設けられた第２炭化珪素層１２とを含む。炭化珪素エピタキシャル層５は、不純物としてたとえば窒素を含み、ｎ型を有する。第２炭化珪素層１２は、第１炭化珪素層１１よりも算術平均粗さが小さく、かつ第１炭化珪素層よりもドーパント濃度の面内均一性が大きい。好ましくは、炭化珪素エピタキシャル層５は、第１炭化珪素層１１および第２炭化珪素層１２が交互に積層された多層膜である。炭化珪素エピタキシャル層５の表面５ａの算術平均粗さ（Ｒａ）は１ｎｍ以下であり、好ましくは０．２ｎｍ以下である。
【００３４】
図１に示すように、炭化珪素基板３に接して第１炭化珪素層１１が設けられ、第１炭化珪素層１１に接して第２炭化珪素層１２が設けられていてもよい。第１炭化珪素層１１および第２炭化珪素層１２を１組の積層膜１０とした場合、炭化珪素エピタキシャル層５は、複数の積層膜１０、２０、３０が積層された多層膜となっている。言い換えれば、１組の積層膜１０を１周期とした場合、炭化珪素エピタキシャル層５は、積層膜１０が複数積層された周期構造を有する。複数の積層膜１０、２０、３０の各々は、第１炭化珪素層１１、２１、３１と、当該第１炭化珪素層１１、２１、３１に接して設けられた第２炭化珪素層１２、２２、３２とを含む。第１炭化珪素層１１、２１、３１の厚みＴ１は、好ましくは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上９０ｎｍ以下であり、さらに好ましくは、３０ｎｍ以上８０ｎｍ以下であり、たとえば５０ｎｍである。第２炭化珪素層１２、２２、３２の厚みＴ２は、好ましくは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上９０ｎｍ以下であり、さらに好ましくは、３０ｎｍ以上８０ｎｍ以下であり、たとえば５０ｎｍである。
【００３５】
図２に示すように、炭化珪素エピタキシャル層５は、炭化珪素基板３に接して設けられた第２炭化珪素層２と、第２炭化珪素層２に接して設けられた第１炭化珪素層１１と、第１炭化珪素層１１に接して設けられた第２炭化珪素層１２とを含んでいてもよい。図１に示す炭化珪素半導体基板１と同様に、炭化珪素エピタキシャル層５は、複数の積層膜１０、２０、３０が積層された多層膜となっている。複数の積層膜１０、２０、３０の各々は、第１炭化珪素層１１、２１、３１と、当該第１炭化珪素層１１、２１、３１に接して設けられた第２炭化珪素層１２、２２、３２とを含む。
【００３６】
図３を参照して、第２炭化珪素層１２、２２、３２の径方向の位置（ｘ：図１）とドーパント濃度との関係について説明する。ドーパントはたとえば窒素である。図３に示すように、第２炭化珪素層１２、２２、３２の径方向の両方の端部においてドーパント濃度が最大値ＤHを示し、径方向の中央付近においてドーパント濃度が最小値ＤLを示す。ドーパント濃度の面内均一性は、ドーパント濃度の最大値ＤHからドーパント濃度の最小値ＤLを差し引いた値の半分をドーパント濃度の平均値ＤAで割った比率である。
【００３７】
図４を参照して、第１炭化珪素層１１、２１、３１の径方向の位置（ｘ：図１）とドーパント濃度との関係について説明する。ドーパントはたとえば窒素である。図４に示すように、第１炭化珪素層１１、２１、３１の径方向の両方の端部においてドーパント濃度が最大値ＤHを示し、径方向の中央付近においてドーパント濃度が最小値ＤLを示す。第１炭化珪素層１１、２１、３１におけるドーパント濃度の最大値ＤHとドーパント濃度の最小値ＤLとの差は、第２炭化珪素層１２、２２、３２におけるドーパント濃度の最大値ＤHとドーパント濃度の最小値ＤLとの差よりも小さい。図３および図４に示すように、第２炭化珪素層１２、２２、３２は、第１炭化珪素層１１、２１、３１よりもドーパント濃度の面内均一性が大きい。ドーパント濃度でエッチングレートが変化する選択エッチングを用いることで、第１炭化珪素層１１、２１、３１および第２炭化珪素層１２、２２、３２の界面の状態（たとえば表面粗さ）および各層の厚さなどを観察することができる。
【００３８】
図５を参照して、炭化珪素エピタキシャル層５のドーパント濃度の面内均一性と、炭化珪素エピタキシャル層５の厚み方向（つまり、炭化珪素エピタキシャル層５の表面５ａの法線方向）の位置（ｙ：図１）との関係について説明する。図５に示すように、ドーパント濃度の面内均一性は、炭化珪素エピタキシャル層５の厚み方向の位置に対して、極大値と極小値とが交互に変化する。言い換えれば、ドーパント濃度の面内均一性は、炭化珪素エピタキシャル層５の厚み方向の位置に対して、周期的に変化する。第１炭化珪素層１１、２１、３１と第２炭化珪素層１２、２２、３２とが交互に積層されることにより、第１炭化珪素層１１、２１、３１および第２炭化珪素層１２、２２、３２の間においてドーパントが拡散してもよい。たとえば第２炭化珪素層１２、２２、３２のドーパント濃度が高い部分におけるドーパントが、第１炭化珪素層１１、２１、３１のドーパント濃度が低い部分に拡散してもよい。これにより、第１炭化珪素層１１、２１、３１上に形成された第２炭化珪素層１２、２２、３２におけるドーパント濃度の面内均一性は、第２炭化珪素層１２、２２、３２単体におけるドーパント濃度の面内均一性よりも改善される。
【００３９】
次に、実施の形態１に係る炭化珪素半導体基板の製造方法について説明する。
まず、図７を参照して、実施の形態１に係る炭化珪素半導体基板の製造装置の構成について説明する。図７に示すように、実施の形態１に係る炭化珪素半導体基板の製造装置の一例としてのＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置１１０は、炭化珪素基板３上に炭化珪素エピタキシャル層５を形成して炭化珪素半導体基板１を製造するための装置である。ＣＶＤ装置１１０は、石英管１３（反応管）と、誘導加熱コイル５２と、断熱材５４と、発熱体５５と、配管１６と、基板ホルダ５１とを主に有している。具体的には、発熱体５５は中空構造であって、内部に反応室１８を形成している。断熱材５４は、発熱体５５の外周囲を囲うように配置されている。石英管１３は、断熱材５４の外周側を囲うように配置されている。誘導加熱コイル５２は、複数のコイル部材を含み、たとえば、石英管１３の外周側を巻回するように設けられている。配管１６は反応室１８に連接されている。配管１６は、原料ガスＧを反応室１８に導入可能に構成されている。誘導加熱コイル５２を高周波コイルとしてこれに高周波電流を流すと、電磁誘導作用により、発熱体５５は誘導加熱される。これにより、炭化珪素基板３および炭化珪素基板３に供給される原料ガスＧ等を所定の温度に加熱することができる。
【００４０】
まず、炭化珪素基板準備工程（Ｓ１０：図６）が実施される。たとえば昇華法により形成した炭化珪素単結晶からなるインゴットをスライスすることにより、表面３ａと、裏面３ｂとを有する炭化珪素基板３が準備される。炭化珪素基板３は、たとえばポリタイプ４Ｈの六方晶炭化珪素からなる。炭化珪素基板３の表面３ａの直径は、たとえば１００ｍｍ以上であり、好ましくは１５０ｍｍ以上である。図７に示すように、炭化珪素基板３は、裏面３ｂが基板ホルダ５１に接するよう配置される。
【００４１】
次に、炭化珪素エピタキシャル層形成工程（Ｓ２０：図６）が実施される。配管１６を介して反応室１８に対して、水素（Ｈ2）を含むキャリアガスと、モノシラン（ＳｉＨ4）、プロパン（Ｃ3Ｈ8）および窒素（Ｎ2）などを含む原料ガスとが導入される。つまり、原料ガスは、Ｓｉを含む気体と、Ｃを含む気体と、Ｎを含むドーパントガスとを有する。原料ガスは、アンモニアガスを有していてもよい。上記ガスの各々は、炭化珪素基板３の表面３ａ上に供給される時点で十分に熱分解されているように反応室１８内に導入される。また、上記ガスの各々は、ＣＶＤ装置１１０の反応室１８内に導入する前に混合されていてもよいし、ＣＶＤ装置１１０の反応室１８内で混合されてもよい。
【００４２】
基板ホルダ５１上に配置された炭化珪素基板３が、加熱されながら、上記キャリアガスおよび原料ガスの供給を受けることにより、炭化珪素基板３の主面上に窒素（Ｎ）原子がドープされたエピタキシャル成長膜である炭化珪素エピタキシャル層５が形成される。たとえば、成長温度が１５００℃以上１７００℃以下、圧力が６×１０3Ｐａ以上１４×１０3Ｐａ以下の条件下で炭化珪素エピタキシャル層５が形成される。炭化珪素エピタキシャル層５におけるドーパント濃度は、たとえば５．０×１０15ｃｍ-3程度である。炭化珪素エピタキシャル層５の厚みは、たとえば１０μｍ程度である。
【００４３】
より詳細には、炭化珪素エピタキシャル層形成工程（Ｓ２０：図６）において、炭素の原子数を珪素の原子数で除した比（Ｃ／Ｓｉ比）が１．５より大きい原料ガスを用いて第１炭化珪素層１１が形成される。当該Ｃ／Ｓｉ比は、たとえば１．８である。好ましくは、当該Ｃ／Ｓｉ比は、１．５より大きく２．５以下であり、より好ましくは１．６以上２．０以下である。
【００４４】
図８を参照して、炭化珪素基板３の表面３ａに形成された第１炭化珪素層１１の表面１１ａにはステップ１１ａ１とテラス１１ａ２とからなるステップバンチング１１ａ３が形成される。ステップバンチング高さＳは、たとえば１０ｎｍ以上１００ｎｍ以下程度である。炭素原料の供給が過剰になると、ステップバンチングが多量に発生する傾向にある。
【００４５】
次に、図９を参照して、第１炭化珪素層１１上に、炭素の原子数を珪素の原子数で除した比（Ｃ／Ｓｉ比）が１．５以下である原料ガスを用いて、第２炭化珪素層１２が形成される。当該Ｃ／Ｓｉ比は、たとえば１．０である。好ましくは、当該Ｃ／Ｓｉ比は、０．８以上１．５未満であり、より好ましくは０．９以上１．３以下である。第２炭化珪素層１２は、第１炭化珪素層１１の表面１１ａのステップバンチング高さＳよりも大きい厚みを有する。第２炭化珪素層１２は、第１炭化珪素層１１の表面１１ａ上に形成されたステップバンチング１１ａ３のステップ１１ａ１およびテラス１１ａ２を覆うように形成される。第２炭化珪素層１２の表面１２ａの面粗さは、第１炭化珪素層１１の表面１１ａの面粗さよりも小さい。第２炭化珪素層１２の表面１２ａは、第１炭化珪素層１１の表面１１ａよりも小さい算術平均粗さを有する。
【００４６】
次に、図１０を参照して、第２炭化珪素層１２の表面１２ａ上に第１炭化珪素層２１が形成される。第１炭化珪素層２１は、上述した第１炭化珪素層１１の形成と同様の条件によって形成される。つまり、Ｃ／Ｓｉ比が１．５より大きい原料ガスを用いて第１炭化珪素層２１が形成される。次に、第１炭化珪素層２１上に第２炭化珪素層２２が形成される。以上のように、炭化珪素エピタキシャル層形成工程では、第１炭化珪素層１１を形成する工程および第２炭化珪素層１２を形成する工程が交互に行われることにより、第１炭化珪素層１１および第２炭化珪素層１２が交互に積層される。第１炭化珪素層１１、２１の厚みＴ１は、好ましくは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上９０ｎｍ以下であり、さらに好ましくは、３０ｎｍ以上８０ｎｍ以下であり、たとえば５０ｎｍである。第２炭化珪素層１２、２２の厚みＴ２は、好ましくは１０ｎｍ以上１００ｎｍ以下であり、より好ましくは２０ｎｍ以上９０ｎｍ以下であり、さらに好ましくは、３０ｎｍ以上８０ｎｍ以下であり、たとえば５０ｎｍである。第１炭化珪素層１１および第２炭化珪素層１２は、ほぼ同じ厚みであってもよい。
【００４７】
たとえば、反応室１８に導入するモノシランガスの流量を一定の値に維持しながら、プロパンガスの流量をある周期で変化させることにより、原料ガスのＣ／Ｓｉ比を周期的に変化させることができる。同様に、反応室１８に導入するプロパンガスの流量を一定の値に維持しながら、モノシランガスの流量をある周期で変化させることによっても、原料ガスのＣ／Ｓｉ比を周期的に変化させることができる。以上のようにして、第１炭化珪素層１１および第２炭化珪素層１２が交互に積層される。
【００４８】
次に、実施の形態１に係る炭化珪素半導体基板およびその製造方法の作用効果について説明する。
【００４９】
実施の形態１に係る炭化珪素半導体基板１の製造方法によれば、炭化珪素エピタキシャル層を形成する工程は、炭素の原子数を珪素の原子数で除した比が１．５より大きい原料ガスを用いて第１炭化珪素層１１を形成する工程と、炭素の原子数を珪素の原子数で除した比が１．５以下である原料ガスを用いて、第１炭化珪素層１１上に、第１炭化珪素層の主面のステップバンチング高さよりも大きい厚みを有し、かつ第１炭化珪素層１１よりも小さい算術平均粗さを有する第２炭化珪素層１２を形成する工程とを含む。これにより、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を製造することができる。
【００５０】
また実施の形態１に係る炭化珪素半導体基板１の製造方法によれば、炭化珪素エピタキシャル層５を形成する工程では、第１炭化珪素層１１を形成する工程および第２炭化珪素層１２を形成する工程が交互に行われることにより、第１炭化珪素層１１および第２炭化珪素層１２が交互に積層される。これにより、効率的に、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を製造することができる。
【００５１】
さらに実施の形態１に係る炭化珪素半導体基板１の製造方法によれば、第１炭化珪素層１１の厚みＴ１は、１０ｎｍ以上１００ｎｍ以下である。第１炭化珪素層１１の厚みＴ１が１０ｎｍ以上であれば、ドーパント濃度の面内均一性を効果的に向上することができる。第１炭化珪素層１１の厚みＴ１が１００ｎｍ以下であれば、効果的に表面粗さを低減することができる。
【００５２】
さらに実施の形態１に係る炭化珪素半導体基板１の製造方法によれば、第２炭化珪素層１２の厚みＴ２は、１０ｎｍ以上１００ｎｍ以下である。第２炭化珪素層１２の厚みＴ２が１０ｎｍ以上であれば、効果的に表面粗さを低減することができる。第２炭化珪素層１２の厚みＴ２が１００ｎｍ以下であれば、ドーパント濃度の面内均一性を効果的に向上することができる。
【００５３】
さらに実施の形態１に係る炭化珪素半導体基板１の製造方法によれば、第１炭化珪素層１１を形成する工程において用いられる原料ガスが含む炭素の原子数を珪素の原子数で除した比は１．５より大きく２．５以下である。これにより、効率的に、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を製造することができる。
【００５４】
さらに実施の形態１に係る炭化珪素半導体基板１の製造方法によれば、第２炭化珪素層１２を形成する工程において用いられる原料ガスが含む炭素の原子数を珪素の原子数で除した比は０．８以上１．５未満である。これにより、効率的に、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を製造することができる。
【００５５】
実施の形態１に係る炭化珪素半導体基板１によれば、炭化珪素エピタキシャル層５は、第１炭化珪素層１１と、第１炭化珪素層１１上に設けられ、かつ第１炭化珪素層１１よりも算術平均粗さが小さく、かつ第１炭化珪素層よりもドーパント濃度の面内均一性が大きな第２炭化珪素層１２とを含む。炭化珪素エピタキシャル層５の表面５ａの算術平均粗さは１ｎｍ以下である。これにより、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を得ることができる。
【００５６】
また実施の形態１に係る炭化珪素半導体基板１によれば、炭化珪素エピタキシャル層５の表面５ａの算術平均粗さは０．２ｎｍ以下である。これにより、表面粗さがより低減された炭化珪素半導体基板１を得ることができる。
【００５７】
さらに実施の形態１に係る炭化珪素半導体基板１によれば、炭化珪素エピタキシャル層５は、第１炭化珪素層１１および第２炭化珪素層１２が交互に積層された多層膜である。これにより、効率的に、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能な炭化珪素半導体基板を得ることができる。
【００５８】
（実施の形態２）
次に、本発明の実施の形態２に係る炭化珪素半導体装置の構成について説明する。
【００５９】
図１１を参照して、実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１００は、炭化珪素半導体基板１と、ゲート電極４０と、ゲート絶縁膜９０と、層間絶縁膜６０と、ソース電極５０と、表面保護電極７０と、ドレイン電極１４と、裏面保護電極１５とを主に有している。
【００６０】
炭化珪素半導体基板１は、実施の形態１で説明した炭化珪素半導体基板１と同様の構成を有しており、炭化珪素基板３と、炭化珪素エピタキシャル層５とを主に有している。炭化珪素エピタキシャル層５は、ドリフト領域８１と、ボディ領域８２と、ソース領域８３と、コンタクト領域８４とを有している。ドリフト領域８１は、窒素などの不純物を含むｎ型の領域である。ドリフト領域８１における不純物濃度は、たとえば５．０×１０15ｃｍ-3程度である。ボディ領域８２はｐ型の導電型を有する領域である。ボディ領域８２に含まれる不純物は、たとえばＡｌ（アルミニウム）、Ｂ（ホウ素）などである。ボディ領域８２に含まれる不純物濃度は、たとえば１×１０17ｃｍ-3程度である。
【００６１】
ソース領域８３はｎ型領域である。ソース領域８３は、ボディ領域８２に取り囲まれるように、ボディ領域８２の内部に形成されている。ソース領域８３は、たとえばＰ（リン）などの不純物をドリフト領域８１に含まれる不純物よりも高い濃度、たとえば１×１０20ｃｍ-3の濃度で含んでいる。
【００６２】
コンタクト領域８４はｐ型領域である。コンタクト領域８４は、ソース領域８３およびボディ領域８２に接して形成されている。コンタクト領域８４は、たとえばＡｌ、Ｂなどの不純物をボディ領域８２に含まれる不純物よりも高い濃度で含んでいる。コンタクト領域８４におけるＡｌ、Ｂなどの不純物濃度はたとえば１×１０20ｃｍ-3である。
【００６３】
ゲート絶縁膜９０は、炭化珪素半導体基板１の表面５ａに接触し、一方のソース領域８３の上部表面から他方のソース領域８３の上部表面にまで延在するように炭化珪素半導体基板１の表面５ａ上に形成されている。ゲート絶縁膜９０は、ソース領域８３、ボディ領域８２およびドリフト領域８１に接して形成されている。ゲート絶縁膜９０は、たとえば二酸化珪素からなっている。
【００６４】
ゲート電極４０は、一方のソース領域８３上から他方のソース領域８３上にまで延在するように、ゲート絶縁膜９０に接触して配置されている。ゲート電極４０は、ソース領域８３、ボディ領域８２およびドリフト領域８１の上方にゲート絶縁膜９０を介して形成されている。ゲート電極４０は、ポリシリコン、Ａｌなどの導電体からなっている。
【００６５】
ソース電極５０は、一対のソース領域８３上のそれぞれから、ゲート絶縁膜９０から離れる向きにコンタクト領域８４上にまで延在するとともに、炭化珪素半導体基板１の表面５ａに接触して配置されている。ソース電極５０は、ソース領域８３およびコンタクト領域８４と接する。
【００６６】
層間絶縁膜６０は、ゲート電極４０およびゲート絶縁膜９０と接して設けられている。層間絶縁膜６０は、ゲート電極４０とソース電極５０とを電気的に絶縁している。表面保護電極７０は、ソース電極５０に接触して形成されており、Ａｌなどの導電体からなっている。そして、表面保護電極７０は、ソース電極５０を介してソース領域８３と電気的に接続されている。
【００６７】
ドレイン電極１４は、炭化珪素基板３の裏面３ｂに接触して形成されている。このドレイン電極１４は、ＮｉＳｉ（ニッケルシリサイド）など、炭化珪素基板３とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極１４は炭化珪素基板３と電気的に接続されている。
【００６８】
裏面保護電極１５は、ドレイン電極１４の炭化珪素基板３とは反対側の主面に接して形成されている。裏面保護電極１５は、たとえばＴｉ層と、Ｐｔ層と、Ａｕ層とからなる積層構造を有している。
【００６９】
次に、実施の形態２に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴの製造方法について説明する。
【００７０】
図１２を参照して、実施の形態２に係るＭＯＳＦＥＴの製造方法は、炭化珪素半導体基板準備工程（Ｓ３０）と、炭化珪素半導体基板加工工程（Ｓ４０）とを有している。炭化珪素半導体基板準備工程（Ｓ３０）では、実施の形態１で説明した方法によって炭化珪素半導体基板１が準備される。
【００７１】
次に、炭化珪素半導体基板加工工程（Ｓ４０）が実施される。具体的には、炭化珪素半導体基板１に対してイオン注入が実施される。たとえばＡｌ（アルミニウム）イオンが、炭化珪素半導体基板１の表面５ａに対して注入されることにより、炭化珪素エピタキシャル層５内に導電型がｐ型のボディ領域８２が形成される。次に、たとえばＰ（リン）イオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域８２内に注入されることにより、導電型がｎ型のソース領域８３が形成される。そして、たとえばＡｌイオンが、ソース領域８３内にさらに注入されることにより、ソース領域８３と隣接しつつソース領域８３と同等の深さを有し、導電型がｐ型のコンタクト領域８４が形成される。また、炭化珪素エピタキシャル層５において、ボディ領域８２、ソース領域８３およびコンタクト領域８４のいずれも形成されない領域は、ドリフト領域８１となる。
【００７２】
次に、活性化アニール工程が実施される。炭化珪素半導体基板１をたとえば１７００℃の温度で３０分間程度加熱することにより、上記イオン注入工程にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
【００７３】
次に、ゲート酸化膜形成工程が実施される。たとえば酸素を含む雰囲気中において炭化珪素半導体基板１を加熱することにより、表面５ａを覆うように二酸化珪素からなるゲート絶縁膜９０が形成される。次に、ゲート電極形成工程が実施される。たとえばＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜９０上に接触し、不純物を含むポリシリコンからなるゲート電極４０が形成される。次に、層間絶縁膜形成工程が実施される。たとえばＰ（Ｐｌａｓｍａ）−ＣＶＤ法により、二酸化珪素からなる層間絶縁膜６０が、ゲート絶縁膜９０およびゲート電極４０を覆うように形成される。
【００７４】
次に、ソース電極形成工程が実施される。ソース電極５０を形成すべき領域において層間絶縁膜６０およびゲート絶縁膜９０が除去され、ソース領域８３およびコンタクト領域８４が露出した領域が形成される。次に、たとえばスパッタリングにより、上記領域において、たとえばＮｉＳｉまたはＴｉＡｌＳｉ（チタンアルミニウムシリコン）を含む金属層が形成される。上記金属層が加熱されることにより、上記金属層の少なくとも一部がシリサイド化し、ソース領域８３とオーミック接合するソース電極５０が形成される。ソース電極５０に接して表面保護電極７０が形成される。
【００７５】
次に、ドレイン電極形成工程が実施される。ドレイン電極形成工程では、たとえばＮｉＳｉからなる金属層が形成される。当該金属層は、たとえばＴｉＡｌＳｉなどであっても構わない。金属層の形成は、好ましくはスパッタリング法により実施される。金属層の形成は蒸着により実施されても構わない。上記金属層が加熱されることにより、上記金属層の少なくとも一部がシリサイド化し、炭化珪素基板３とオーミック接合するドレイン電極１４が形成される。ドレイン電極１４に接して裏面保護電極１５が形成される。
【００７６】
なお上記実施の形態におけるｎ型とｐ型とが入れ替えられた構成のＭＯＳＦＥＴが用いられてもよい。また上記においては、本発明の炭化珪素半導体装置の一例として、プレーナ型のＭＯＳＦＥＴについて説明したが、炭化珪素半導体装置は、たとえばトレンチ型のＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、絶縁ゲートバイポ-ラトランジスタ）やショットキーバリアダイオードなどであっても構わない。
【００７７】
次に、実施の形態２に係る炭化珪素半導体基板およびその製造方法の作用効果について説明する。
【００７８】
実施の形態２に係るＭＯＳＦＥＴ１００の製造方法によれば、実施の形態１に係る炭化珪素半導体基板１の製造方法により、炭化珪素半導体基板１が準備される。これにより、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能なＭＯＳＦＥＴ１００を製造することができる。
【００７９】
実施の形態２に係るＭＯＳＦＥＴ１００によれば、実施の形態１に係る炭化珪素半導体基板１と、ソース電極５０とを有している。これにより、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能なＭＯＳＦＥＴ１００を得ることができる。
【実施例】
【００８０】
１．試料の準備
比較例１として、Ｃ／Ｓｉ比を１．８として炭化珪素基板上に炭化珪素エピタキシャル層を形成した炭化珪素半導体基板を準備した。比較例２として、Ｃ／Ｓｉ比を１．０として炭化珪素基板上に炭化珪素エピタキシャル層を形成した炭化珪素半導体基板を準備した。本発明例として、上記実施の形態１で説明した方法で炭化珪素半導体基板１を準備した。第１炭化珪素層１１の厚みＴ１を５０ｎｍとし、第２炭化珪素層１２の厚みＴ２を５０ｎｍとした。Ｃ／Ｓｉ比を１．８として第１炭化珪素層１１を形成した。Ｃ／Ｓｉ比を１．０として第２炭化珪素層１２を形成した。第１炭化珪素層１１および第２炭化珪素層１２を１周期として、１００周期の炭化珪素エピタキシャル層５を形成した。比較例１、比較例２および本発明例の炭化珪素エピタキシャル層の厚みを１０μｍとした。比較例１、比較例２および本発明例において、炭化珪素エピタキシャル層の成長温度を１６５０℃とした。
２．測定
比較例１、比較例２および本発明例に係る炭化珪素半導体基板の炭化珪素エピタキシャル層の窒素濃度を容量―電圧法を用いて測定した。炭化珪素エピタキシャル層の表面の表面粗さをＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）を用いて測定した。
３．結果
比較例１に係る炭化珪素半導体基板の窒素濃度の面内均一性は±３％であり、表面粗さは２ｎｍであった。比較例２に係る炭化珪素半導体基板の窒素濃度の面内均一性は±１５％であり、表面粗さは０．２ｎｍであった。一方、本発明例に係る炭化珪素半導体基板の窒素濃度の面内均一性は５％であり、表面粗さは０．２ｎｍであった。以上のように、Ｃ／Ｓｉ比を周期的に変化させながら形成した炭化珪素半導体基板は、Ｃ／Ｓｉ比を一定に維持しながら形成した炭化珪素半導体基板と比較して、ドーパント濃度の面内均一性を向上し、かつ表面粗さを低減可能であることが確かめられた。
【００８１】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８２】
１  炭化珪素半導体基板
２，１２，２１，２２  第２炭化珪素層
３  炭化珪素基板
３ａ，５ａ，１１ａ，１２ａ  表面
５  炭化珪素エピタキシャル層
６  破線
７  一点鎖線
８  実線
１０  積層膜
１１，２１，３１  第１炭化珪素層
１１ａ１  ステップ
１１ａ２  テラス
１１ａ３  ステップバンチング
１３  石英管
１４  ドレイン電極
１５  裏面保護電極
１６  配管
１８  反応室
４０  ゲート電極
５０  ソース電極（電極）
５１  基板ホルダ
５２  誘導加熱コイル
５４  断熱材
５５  発熱体
６０  層間絶縁膜
７０  表面保護電極
８１  ドリフト領域
８２  ボディ領域
８３  ソース領域
８４  コンタクト領域
９０  ゲート絶縁膜
１００  炭化珪素半導体装置（ＭＯＳＦＥＴ）
１１０  ＣＶＤ装置
【図１】
2015119083.tif 000004
【図２】
2015119083.tif 000005
【図３】
2015119083.tif 000006
【図４】
2015119083.tif 000007
【図５】
2015119083.tif 000008
【図６】
2015119083.tif 000009
【図７】
2015119083.tif 000010
【図８】
2015119083.tif 000011
【図９】
2015119083.tif 000012
【図１０】
2015119083.tif 000013
【図１１】
2015119083.tif 000014
【図１２】
2015119083.tif 000015
【図１３】
2015119083.tif 000016
【図１４】
2015119083.tif 000017