(57)【要約】【課題】半導体装置における斜め方向の通信を行う。【解決手段】半導体装置は、積層された複数の半導体チップと、第１の半導体チップに設けられた第１の孔内に形成され、前記第１の孔の中心線に対して傾斜する傾斜面を有し、電波を送受信する第１のアンテナ部と、第２の半導体チップに設けられた第２の孔内に形成され、前記第２の孔の中心線に対して傾斜する傾斜面を有し、電波を送受信する第２のアンテナ部と、を備え、前記第１のアンテナ部の前記傾斜面と前記第２のアンテナ部の前記傾斜面とが対向するように、前記第１のアンテナ部及び前記第２のアンテナ部が配置されている。【選択図】図２
2015115641.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の半導体チップと、
第１の半導体チップに設けられた第１の孔内に形成され、前記第１の孔の中心線に対して傾斜する傾斜面を有し、電波を送受信する第１のアンテナ部と、
第２の半導体チップに設けられた第２の孔内に形成され、前記第２の孔の中心線に対して傾斜する傾斜面を有し、電波を送受信する第２のアンテナ部と、
を備え、
前記第１のアンテナ部の前記傾斜面と前記第２のアンテナ部の前記傾斜面とが対向するように、前記第１のアンテナ部及び前記第２のアンテナ部が配置されていることを特徴とする半導体装置。
【請求項２】
前記第１の半導体チップと前記第２の半導体チップとの間に配置された第３の半導体チップに設けられた第３の孔内に形成され、前記第３の孔の中心線に対して傾斜する第１傾斜面及び第２傾斜面を有し、電波を送受信する第３のアンテナ部を備え、
前記第１のアンテナ部の前記傾斜面と前記第３のアンテナ部の前記第１傾斜面とが対向し、前記第２のアンテナ部の前記傾斜面と前記第３のアンテナ部の前記第２傾斜面とが対向するように、前記第１のアンテナ部、前記第２のアンテナ部及び前記第３のアンテナ部が配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体チップに設けられた第４の孔内に形成され、前記第４の孔の中心線と平行な平行面及び前記第４の孔の中心線に対して傾斜する傾斜面を有し、電波を送受信する第４のアンテナ部を備え、
前記第１のアンテナ部は、前記第１の孔の中心線と平行な平行面及び前記第１の孔の中心線に対して傾斜する傾斜面を有し、
前記第１のアンテナ部の前記平行面と前記第４のアンテナ部の前記平行面とが対向するように、前記第１のアンテナ部及び前記第４のアンテナ部が配置され、
前記第１のアンテナ部に流れる電流の方向と前記第４のアンテナ部に流れる電流の方向とが同じ方向であることを特徴とする請求項１又は２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、情報処理装置の小型化、情報処理装置の処理の高速化が進むことに伴い、半導体デバイスの小型化が求められている。半導体デバイスの小型化の要求に対応したメモリとして、積層メモリがある。積層メモリは、３次元メモリ（３Ｄメモリ）とも呼ばれる。積層メモリは、立体的な構造であるため、実装面積の拡大を抑制しつつ、実効的な実装密度を向上できる。また、積層された半導体チップを接続する配線が短縮されるため、動作速度の向上、消費電力の低減にも寄与する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１３５７１４号公報
【特許文献２】特開２００５−３４１４８８号公報
【特許文献３】特開２００１−２９７９１８号公報
【特許文献４】特開２００６−１７９８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
積層メモリにおける縦方向（積層方向）の通信は、積層されたチップ間を接続するビアを用いて有線により行われる場合と、平面コイルをアンテナとして用いて無線により行われる場合とがある。また、積層メモリにおける横方向（平面方向）の通信は、チップ内の配線を用いて有線により行われる場合と、ビアをアンテナとして用いて無線により行われる場合とがある。積層メモリにおける縦方向及び横方向の通信を行うことに加えて、積層メモリにおける斜め方向の通信を行うことが求められている。本件は、半導体装置における斜め方向の通信を可能とすることを目的とする。
【課題を解決するための手段】
【０００５】
本件の一観点による半導体装置は、積層された複数の半導体チップと、第１の半導体チップに設けられた第１の孔内に形成され、前記第１の孔の中心線に対して傾斜する傾斜面を有し、電波を送受信する第１のアンテナ部と、第２の半導体チップに設けられた第２の孔内に形成され、前記第２の孔の中心線に対して傾斜する傾斜面を有し、電波を送受信する第２のアンテナ部と、を備え、前記第１のアンテナ部の前記傾斜面と前記第２のアンテナ部の前記傾斜面とが対向するように、前記第１のアンテナ部及び前記第２のアンテナ部が配置されている。
【発明の効果】
【０００６】
本件によれば、半導体装置における斜め方向の通信が可能となる。
【図面の簡単な説明】
【０００７】
【図１】図１は、実施形態に係る積層メモリ１の一例を示す図である。
【図２】図２は、実施例１に係る積層メモリ１の部分断面図である。
【図３Ａ】図３Ａは、ビア４２Ａ及びアンテナ部４３の平面図である。
【図３Ｂ】図３Ｂは、ビア４２Ａ及びアンテナ部４３の断面図である。
【図４Ａ】図４Ａは、ビア４２Ｃ及びアンテナ部４４の平面図である。
【図４Ｂ】図４Ｂは、ビア４２Ｃ及びアンテナ部４４の断面図である。
【図５Ａ】図５Ａは、ビア４２Ａ及びアンテナ部６３の平面図である。
【図５Ｂ】図５Ｂは、ビア４２Ａ及びアンテナ部６３の断面図である。
【図６Ａ】図６Ａは、ビア４２Ｃ及びアンテナ部６４の平面図である。
【図６Ｂ】図６Ｂは、ビア４２Ｃ及びアンテナ部６４の断面図である。
【図７Ａ】図７Ａは、ビア４２Ａ及びアンテナ部７３の平面図である。
【図７Ｂ】図７Ｂは、ビア４２Ａ及びアンテナ部７３の断面図である。
【図８Ａ】図８Ａは、ビア４２Ｃ及びアンテナ部７４の平面図である。
【図８Ｂ】図８Ｂは、ビア４２Ｃ及びアンテナ部７４の断面図である。
【図９】図９は、実施例４に係る積層メモリ１の部分断面図である。
【図１０Ａ】図１０Ａは、ビア４２Ａ及びアンテナ部８５の平面図である。
【図１０Ｂ】図１０Ｂは、ビア４２Ａ及びアンテナ部８５の断面図である。
【図１１Ａ】図１１Ａは、アンテナ部８５の形成方法の説明図である。
【図１１Ｂ】図１１Ｂは、アンテナ部８５の形成方法の説明図である。
【図１２】図１２は、アンテナ部９５Ａ〜９５Ｄの断面図である。
【図１３】図１３は、アンテナ部９５Ａ〜９５Ｄの磁界結合を示す図である。
【図１４】図１４は、アンテナ部４３の平面図である。
【図１５】図１５は、参考例に係る積層メモリ１００の部分断面図である。
【図１６】図１６は、参考例に係る積層メモリ２００の部分断面図である。
【発明を実施するための形態】
【０００８】
参考例について説明する。図１５は、参考例に係る積層メモリ１００の部分断面図である。図１５に示す積層メモリ１００は、積層されたメモリチップ１０１Ａ〜１０１Ｃを有している。メモリチップ１０１Ａは、シリコン基板１０２Ａと、シリコン基板１０２Ａ内に設けられたビア１０３Ａとを有する。メモリチップ１０１Ｂは、シリコン基板１０２Ｂと、シリコン基板１０２Ｂ内に設けられたビア１０３Ｂと、シリコン基板１０２Ｂ内に設けられたアンテナ部１０４Ａ、１０４Ｂとを有する。シリコン基板１０２Ｂ内に設けられたアンテナ部１０４Ａと、シリコン基板１０２Ｂ内に設けられたアンテナ部１０４Ｂとは無線通信が可能である。メモリチップ１０１Ｃは、シリコン基板１０２Ｃと、シリコン板１０２Ｃ内に設けられたビア１０３Ｃとを有する。
【０００９】
メモリチップ１０１Ａは、ＬＳＩ（Large Scale Integration）素子１０５Ａ及びパッ
ド１０６Ａ、１０７Ａを有している。シリコン１０２Ａの表面にＬＳＩ素子１０５Ａ及びパッド１０６Ａが形成されている。シリコン１０２Ａの裏面にパッド１０７Ａが形成されている。メモリチップ１０１Ｂは、ＬＳＩ素子１０５Ｂ及びパッド１０６Ｂ、１０７Ｂを有している。シリコン１０２Ｂの表面にＬＳＩ素子１０５Ｂ及びパッド１０６Ｂが形成されている。シリコン１０２Ｂの裏面にパッド１０７Ｂが形成されている。メモリチップ１０１Ｃは、ＬＳＩ素子１０５Ｃ及びパッド１０６Ｃ、１０７Ｃを有している。シリコン１０２Ｃの表面にＬＳＩ素子１０５Ｃ及びパッド１０６Ｃが形成されている。シリコン１０２Ｃの裏面にパッド１０７Ｃが形成されている。
【００１０】
メモリチップ１０１Ａとメモリチップ１０１Ｂとの間には、バンプ１０８Ａが設けられている。バンプ１０８Ａは、シリコン基板１０２Ａに設けられたパッド１０６Ａに接合されているとともに、シリコン基板１０２Ｂに設けられたパッド１０７Ｂに接合されている。メモリチップ１０１Ａとメモリチップ１０１Ｂとは、バンプ１０８Ａを介して電気的に接続されている。メモリチップ１０１Ｂとメモリチップ１０１Ｃとの間には、バンプ１０８Ｂが設けられている。バンプ１０８Ｂは、シリコン基板１０２Ｂに設けられたパッド１０６Ｂに接合されているとともに、シリコン基板１０１Ｃに設けられたパッド１０７Ｃに接合されている。メモリチップ１０１Ｂとメモリチップ１０１Ｃとは、バンプ１０８Ｂを介して電気的に接続されている。
【００１１】
図１６は、参考例に係る積層メモリ２００の部分断面図である。図１６に示す積層メモリ２００は、積層されたメモリチップ２０１Ａ〜２０１Ｄを有している。メモリチップ２０１Ａは、シリコン基板２０２Ａと、シリコン基板２０２Ａに設けられた平面アンテナ２０３Ａを有している。メモリチップ２０１Ｂは、シリコン基板２０２Ｂと、シリコン基板２０２Ｂに設けられた平面アンテナ２０３Ｂを有している。メモリチップ２０１Ａとメモリチップ２０１Ｂとは、平面アンテナ２０３Ａ、２０３Ｂを介して無線通信を行う。メモリチップ２０１Ｃは、シリコン基板２０２Ｃと、シリコン基板２０２Ｃに設けられた平面アンテナ２０３Ｃを有している。メモリチップ２０１Ｂとメモリチップ２０１Ｃとは、平面アンテナ２０３Ｂ、２０３Ｃを介して無線通信を行う。メモリチップ２０１Ｄは、シリコン基板２０２Ｄと、シリコン基板２０２Ｄに設けられた平面アンテナ２０３Ｄを有している。メモリチップ２０１Ｃとメモリチップ２０１Ｄとは、平面アンテナ２０３Ｃ、２０３Ｄを介して無線通信を行う。
【００１２】
図１５に示す積層メモリ１００は、メモリチップ１０１Ｂ内における無線通信が可能である。すなわち、積層メモリ１００において横方向の無線通信が可能である。しかし、図１５に示す積層メモリ１００は、メモリチップ１０１Ａとメモリチップ１０１Ｂとの間で無線通信を行うことができない。図１６に示す積層メモリ２００は、メモリチップ２０１Ａとメモリチップ２０１Ｂとの間で無線通信を行うことが可能である。すなわち、積層メモリ２００において縦方向の無線通信が可能である。しかし、図１６に示す積層メモリ２００は、斜め方向の無線通信ができない。
【００１３】
以下、図面を参照して、実施形態を説明する。実施形態の構成は例示であり、本装置の構成は、実施形態の構成に限定されない。本装置の構成の実施にあたって、実施形態に応じた具体的構成が適宜採用されてもよい。
【００１４】
図１は、実施形態に係る積層メモリ１の一例を示す図である。積層メモリ１は、半導体装置の一例である。図１に示すように、メインボード１０に積層メモリ１及びＣＰＵ（Central Processing Unit：中央演算処理装置）２が搭載されている。積層メモリ１及びＣ
ＰＵ２は、半田ボール３を介して、メインボード１０に接合されている。半田ボール３を介して、積層メモリ１及びＣＰＵ２は、メインボード１０と電気的に接続されている。
【００１５】
積層メモリ１は、例えば、複数のメモリチップ４を積層した３次元積層メモリを用いることができる。メモリチップ４は、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップである。積層メモリ１は、最下層にロジックチップ５を有し、ロジックチップ５上に積層された複数のメモリチップ４を有する。メモリチップ４及びロジックチップ５は、半導体チップの一例である。ロジックチップ５の表面がメインボード１０の方向を向くようにして、メインボード上にロジックチップ５が設けられている。メモリチップ４の表面がメインボード１０の方向を向くようにして、ロジックチップ５上に複数のメモリチップ４が積み重なっている。
【００１６】
〈実施例１〉
実施例１について説明する。図２は、実施例１に係る積層メモリ１の部分断面図である。図２に示す積層メモリ１は、積層されたメモリチップ４Ａ〜４Ｃ及びロジックチップ５を有している。図２では、３層のメモリチップ４Ａ〜４Ｃを示しているが、積層されるメモリチップ４の数はこれに限定されない。メモリチップ４Ａは、半導体基板４１Ａと、半導体基板４１Ａ内に設けられたビア（貫通電極）４２Ａと、半導体基板４１Ａ内に設けられたアンテナ部４３とを有する。メモリチップ４Ａは、第１の半導体チップの一例である。アンテナ部４３は、電波を送受信する。アンテナ部４３は、第１のアンテナ部の一例である。メモリチップ４Ｂは、半導体基板４１Ｂと、半導体基板４１Ｂ内に設けられたビア４２Ｂとを有する。
【００１７】
メモリチップ４Ｃは、半導体基板４１Ｃと、半導体基板４１Ｃ内に設けられたビア４２Ｃと、半導体基板４１Ｃ内に設けられたアンテナ部４４とを有する。メモリチップ４Ｃは、第２の半導体チップの一例である。アンテナ部４４は、電波を送受信する。アンテナ部４４は、第２のアンテナ部の一例である。ロジックチップ５は、半導体基板５１と、半導体基板５１内に設けられたビア５２とを有する。半導体基板４１Ａ〜４１Ｃ、５１は、例えば、シリコン（Ｓｉ）基板である。ビア４２Ａ〜４２Ｃ、５２は、例えば、銅（Ｃｕ）、タングステン（Ｗ）等の金属である。アンテナ部４３、４４は、例えば、銅、タングステン等の金属である。
【００１８】
半導体基板４１Ａには、半導体基板４１Ａを貫通する貫通孔（スルーホール、ビアホール）が設けられている。半導体基板４１Ａに設けられた貫通孔内にビア４２Ａ及びアンテナ部４３が形成されている。したがって、ビア４２Ａ及びアンテナ部４３は、半導体基板４１Ａを貫通している。半導体基板４１Ａには、複数の貫通孔が設けられており、複数のビア４２Ａが形成されている。
【００１９】
メモリチップ４Ａは、半導体素子部４５Ａ及びパッド４６Ａ、４７Ａ、４８Ａを有している。半導体素子部４５Ａは、例えば、ＬＳＩ素子である。半導体基板４１Ａの表面（主面）に半導体素子部４５Ａ及びパッド４６Ａが形成されている。パッド４６Ａは、半導体基板４１Ａの表面に露出したビア４２Ａに接続された電極である。半導体基板４１Ａの裏面（主面の反対面）にパッド４７Ａ、４８Ａが形成されている。パッド４７Ａは、半導体基板４１Ａの裏面に露出したビア４２Ａに接続された電極である。半導体基板４１Ａには、複数のパッド４６Ａ及び複数のパッド４７Ａが形成されている。パッド４８Ａは、半導体基板４１Ａの裏面に露出したアンテナ部４３に接続された電極である。
【００２０】
半導体基板４１Ｂには、半導体基板４１Ｂを貫通する貫通孔が設けられている。半導体基板４１Ｂに設けられた貫通孔内にビア４２Ｂが形成されている。したがって、ビア４２Ｂは、半導体基板４１Ｂを貫通している。半導体基板４１Ｂには、複数の貫通孔が設けられており、複数のビア４２Ｂが形成されている。
【００２１】
メモリチップ４Ｂは、半導体素子部４５Ｂ及びパッド４６Ｂ、４７Ｂを有している。半導体素子部４５Ｂは、例えば、ＬＳＩ素子である。半導体基板４１Ｂの表面に半導体素子部４５Ｂ及びパッド４６Ｂが形成されている。パッド４６Ｂは、半導体基板４１Ｂの表面に露出したビア４２Ｂに接続された電極である。半導体基板４１Ｂの裏面にパッド４７Ｂが形成されている。パッド４７Ｂは、半導体基板４１Ｂの裏面に露出したビア４２Ｂに接続された電極である。半導体基板４１Ｂには、複数のパッド４６Ｂ及び複数のパッド４７Ｂが形成されている。
【００２２】
メモリチップ４Ａとメモリチップ４Ｂとの間には、バンプ４９Ａが設けられている。バンプ４９Ａは、例えば、半田である。バンプ４９Ａは、半導体基板４１Ａに設けられたパッド４６Ａに接合されているとともに、半導体基板４１Ｂに設けられたパッド４７Ｂに接合されている。メモリチップ４Ａとメモリチップ４Ｂとは、バンプ４９Ａを介して電気的に接続されている。
【００２３】
半導体基板４１Ｃには、半導体基板４１Ｃを貫通する貫通孔が設けられている。半導体基板４１Ｃに設けられた貫通孔内にビア４２Ｃ及びアンテナ部４４が形成されている。したがって、ビア４２Ｃ及びアンテナ部４４は、半導体基板４１Ｃを貫通している。半導体基板４１Ｃには、複数の貫通孔が設けられており、複数のビア４２Ｃが形成されている。
【００２４】
メモリチップ４Ｃは、半導体素子部４５Ｃ及びパッド４６Ｃ、４７Ｃ、４８Ｃを有して
いる。半導体素子部４５Ｃは、例えば、ＬＳＩ素子である。半導体基板４１Ｃの表面に半導体素子部４５Ｃ及びパッド４６Ｃ、４８Ｃが形成されている。パッド４６Ｃは、半導体基板４１Ｃの表面に露出したビア４２Ｃに接続された電極である。パッド４８Ｃは、半導体基板４１Ｃの表面に露出したアンテナ部４４に接続された電極である。
【００２５】
半導体基板４１Ｃの裏面にパッド４７Ｃが形成されている。パッド４７Ｃは、半導体基板４１Ｃの裏面に露出したビア４２Ｃに接続された電極である。半導体基板４１Ｃには、複数のパッド４６Ｃ及び複数のパッド４７Ｃが形成されている。
【００２６】
メモリチップ４Ｂとメモリチップ４Ｃとの間には、バンプ４９Ｂが設けられている。バンプ４９Ｂは、例えば、半田である。バンプ４９Ｂは、半導体基板４１Ｂに設けられたパッド４６Ｂに接合されているとともに、半導体基板４１Ｃに設けられたパッド４７Ｃに接合されている。メモリチップ４Ｂとメモリチップ４Ｃとは、バンプ４９Ｂを介して電気的に接続されている。
【００２７】
半導体基板５１には、半導体基板５１を貫通する貫通孔が設けられている。半導体基板５１に設けられた貫通孔内にビア５２が形成されている。したがって、ビア５２は、半導体基板５１を貫通している。半導体基板５１には、複数の貫通孔が設けられており、複数のビア５２が形成されている。
【００２８】
ロジックチップ５は、半導体素子部５５、パッド５６、５７を有している。半導体素子部５５は、例えば、ＬＳＩ素子である。半導体基板５１の表面（主面）に半導体素子部５５及びパッド５６が形成されている。パッド５６は、半導体基板５１の表面に露出したビア５２に接続された電極である。半導体基板５１の裏面（主面の反対面）にパッド５７が形成されている。パッド５７は、半導体基板５１の裏面に露出したビア５２に接続された電極である。半導体基板５１には、複数のパッド５６及び複数のパッド５７が形成されている。
【００２９】
メモリチップ４Ｃとロジックチップ５との間には、バンプ４９Ｃが設けられている。バンプ４９Ｃは、例えば、半田である。バンプ４９Ｃは、半導体基板４１Ｃに設けられたパッド４６Ｃに接合されているとともに、半導体基板５１に設けられたパッド５７に接合されている。メモリチップ４Ｃとロジックチップ５とは、バンプ４９Ｃを介して電気的に接続されている。
【００３０】
半導体基板４１Ａ〜４１Ｃ、５１の厚さは、５０μｍ程度である。ビア４２Ａ〜４２Ｃ、５２の直径は、例えば、数μｍ〜数１０μｍ程度である。ビア４２Ａ〜４２Ｃ、５２のピッチは、例えば、数１０μｍ程度である。
【００３１】
図３Ａは、ビア４２Ａ及びアンテナ部４３の平面図である。図３Ｂは、ビア４２Ａ及びアンテナ部４３の断面図であって、図３Ａの一点鎖線Ａ−Ａ’の断面を示している。ビア４２Ａは、円柱形状である。半導体基板４１Ａの表面に露出するビア４２Ａの端部の径と、半導体基板４１Ａの裏面に露出するビア４２Ａの端部の径とが略一致している。アンテナ部４３は、テーパー形状である。アンテナ部４３の径は、半導体基板４１Ａの表面に露出する一方の端部から半導体基板４１Ａの裏面に露出する他方の端部に向かって大きくなっている。したがって、アンテナ部４３は、半導体基板４１Ａに設けられた貫通孔の中心線に対して傾斜する傾斜面を有している。アンテナ部４３の傾斜面は、半導体基板４１Ａに接している面であり、斜め下方向を向いている。図３Ｂでは、半導体基板４１Ａに設けられた貫通孔の中心線を点線で示している。
【００３２】
図４Ａは、ビア４２Ｃ及びアンテナ部４４の平面図である。図４Ｂは、ビア４２Ｃ及び
アンテナ部４４の断面図であって、図４Ａの一点鎖線Ｂ−Ｂ’の断面を示している。ビア４２Ｃは、円柱形状である。半導体基板４１Ｃの表面に露出するビア４２Ｃの端部の径と、半導体基板４１Ｃの裏面に露出するビア４２Ｃの端部の径とが略一致している。アンテナ部４４は、テーパー形状である。アンテナ部４４の径は、半導体基板４１Ｃの表面に露出する一方の端部から半導体基板４１Ｃの裏面に露出する他方の端部に向かって小さくなっている。したがって、アンテナ部４４は、半導体基板４１Ｃに設けられた貫通孔の中心線に対して傾斜する傾斜面を有している。アンテナ部４４の傾斜面は、半導体基板４１Ｃに接している面であり、斜め上方向を向いている。図４Ｂでは、半導体基板４１Ｃに設けられた貫通孔の中心線を点線で示している。
【００３３】
図２に示すように、積層メモリ１では、アンテナ部４３の傾斜面とアンテナ部４４の傾斜面とが対向するように、アンテナ部４３とアンテナ部４４とが配置されている。アンテナ部４３の傾斜面とアンテナ部４４の傾斜面とが対向することにより、指向性利得が大きくなり、斜め方向における伝送が可能となる。指向性利得とは、アンテナから電波が全方向へ均等に放射されたときの放射強度に対する特定方向への放射強度の比である。アンテナ部４３の傾斜面とアンテナ部４４の傾斜面とが対向するように、一対のアンテナ部４３、４４を配置することにより、アンテナ部４３とアンテナ部４４との間で、斜め方向の無線通信が可能となる。したがって、積層メモリ１の異なる層におけるメモリチップ４Ａとメモリチップ４Ｃとの間で、斜め方向の無線通信を行うことができる。
【００３４】
ここで、指向性利得の論理式を下記に示す。
指向性利得Ｄ＝Ｎａ・（４π／λ２）・Ｓ
Ｎａ：開口率
Ｓ：アンテナ面積
λ：波長
上記論理式から、指向性利得を大きくするには、下記の（１）、（２）が重要となる。（１）波長を短くする（アンテナを短くする）。
（２）一対のアンテナを向かい合わせて、一対のアンテナの向かい合う面積を大きくする。
なお、一様分布のため、開口率は１である。
【００３５】
アンテナ部４３の傾斜面とアンテナ部４４の傾斜面とが対向するように、一対のアンテナ部４３、４４を配置することにより、一対のアンテナ部４３、４４の向かい合う面積が大きくなる。半導体基板４１Ａに設けられた貫通孔の中心線に対するアンテナ部４３の傾斜面の角度と、半導体基板４１Ｃに設けられた貫通孔の中心線に対するアンテナ部４４の傾斜面の角度とが一致又は近似するようにしてもよい。アンテナ部４３の傾斜面の角度とアンテナ部４４の傾斜面の角度とが一致又は近似する場合、一対のアンテナ部４３、４４の向かい合う面積がより大きくなる。
【００３６】
半導体基板４１Ａにビア４２Ａ及びアンテナ部４３を形成する例を説明する。まず、半導体基板４１Ａの裏面にレジスト液を塗布する。次いで、フォトリソグラフィにより、半導体基板４１Ａの裏面に第１のレジストパターンを形成する。第１のレジストパターンは、ビア４２Ａの形成位置に対応する部分に開口を有している。次に、第１のレジストパターンをマスクとして、異方性エッチングを行うことにより、半導体基板４１Ａに円柱形状の貫通孔を形成する。
【００３７】
次いで、残存する第１のレジストパターンを除去した後、半導体基板４１Ａの裏面にレジスト液を塗布する。次に、フォトリソグラフィにより、半導体基板４１Ａの裏面に第２のレジストパターンを形成する。第２のレジストパターンは、アンテナ部４３の形成位置に対応する部分に開口を有している。次いで、第２のレジストパターンをマスクとして、
異方性エッチングを行うことにより、半導体基板４１Ａにテーパー形状の貫通孔を形成する。次に、残存する第２のレジストパターンを除去する。異方性エッチングのプロセス条件を適宜選択することにより、半導体基板４１Ａに円柱形状の貫通孔及びテーパー形状の貫通孔が形成される。
【００３８】
次いで、半導体基板４１Ａに設けられた円柱形状の貫通孔内及びテーパー形状の貫通孔内に銅やタングステン等の金属を埋め込み形成する。これにより、半導体基板４１Ａに設けられた円柱形状の貫通孔内にビア４１Ａが形成され、半導体基板４１Ａに設けられたテーパー形状の貫通孔内にアンテナ部４３が形成される。
【００３９】
半導体基板４１Ｃにビア４２Ｃ及びアンテナ部４４を形成する例を説明する。まず、半導体基板４１Ｃの表面にレジスト液を塗布する。次いで、フォトリソグラフィにより、半導体基板４１Ｃの表面に第３のレジストパターンを形成する。第３のレジストパターンは、ビア４２Ｃの形成位置に対応する部分に開口を有している。次に、第３のレジストパターンをマスクとして、異方性エッチングを行うことにより、半導体基板４１Ｃに円柱形状の貫通孔を形成する。
【００４０】
次いで、残存する第３のレジストパターンを除去した後、半導体基板４１Ｃの表面にレジスト液を塗布する。次に、フォトリソグラフィにより、半導体基板４１Ｃの表面に第４のレジストパターンを形成する。第４のレジストパターンは、アンテナ部４４の形成位置に対応する部分に開口を有している。次いで、第４のレジストパターンをマスクとして、異方性エッチングを行うことにより、半導体基板４１Ｃにテーパー形状の貫通孔を形成する。次に、残存する第４のレジストパターンを除去する。異方性エッチングのプロセス条件を適宜選択することにより、半導体基板４１Ｃに円柱形状の貫通孔及びテーパー形状の貫通孔が形成される。
【００４１】
次いで、半導体基板４１Ｃに設けられた円柱形状の貫通孔内及びテーパー形状の貫通孔内に銅やタングステン等の金属を埋め込み形成する。これにより、半導体基板４１Ｃに設けられた円柱形状の貫通孔内にビア４１Ｃが形成され、半導体基板４１Ｃに設けられたテーパー形状の貫通孔内にアンテナ部４４が形成される。
【００４２】
図２では、積層メモリ１内に、一対のアンテナ部４３、４４が配置されている例を示している。図２に示す例に限らず、積層メモリ１内に複数対のアンテナ部４３、４４を配置するようにしてもよい。
【００４３】
アンテナ部４３、４４は、図２に示した配置に限定されない。例えば、メモリチップ４Ｂが、アンテナ部４３又は４４を有していてもよい。すなわち、半導体基板４２Ａ内にアンテナ部４３又は４４が設けられていてもよい。メモリチップ４Ｂがアンテナ部４３を有することにより、積層メモリ１の異なる層におけるメモリチップ４Ｂとメモリチップ４Ｃとの間で、斜め方向の無線通信を行うことができる。メモリチップ４Ｂがアンテナ部４４を有することにより、積層メモリ１の異なる層におけるメモリチップ４Ａとメモリチップ４Ｂとの間で、斜め方向の無線通信を行うことができる。例えば、ロジックチップ５が、アンテナ部４４を有していてもよい。すなわち、半導体基板５１Ａ内にアンテナ部４４が設けられていてもよい。ロジックチップ５がアンテナ部４４を有することにより、積層メモリ１の異なる層におけるメモリチップ４Ａとロジックチップ５との間で、斜め方向の無線通信を行うことができる。
【００４４】
〈実施例２〉
実施例２について説明する。実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。実施例１と実施例２とを組み合わせてもよい。図５Ａ
は、ビア４２Ａ及びアンテナ部６３の平面図である。図５Ｂは、ビア４２Ａ及びアンテナ部６３の断面図であって、図５Ａの一点鎖線Ｃ−Ｃ’の断面を示している。半導体基板４１Ａには、半導体基板４１Ａを貫通する貫通孔が設けられている。半導体基板４１Ａに設けられた貫通孔内にビア４２Ａ及びアンテナ部６３が形成されている。したがって、ビア４２Ａ及びアンテナ部６３は、半導体基板４１Ａを貫通している。アンテナ部６３は、電波を送受信する。半導体基板４１Ａには、複数の貫通孔が設けられており、複数のビア４２Ａが形成されている。
【００４５】
アンテナ部６３は、テーパー形状である。アンテナ部６３は、半導体基板４１Ａに設けられた貫通孔の外周に沿って筒状に形成されている。アンテナ部６３の径は、半導体基板４１Ａの表面に露出する一方の端部から半導体基板４１Ａの裏面に露出する他方の端部に向かって大きくなっている。したがって、アンテナ部６３は、半導体基板４１Ａに設けられた貫通孔の中心線に対して傾斜する傾斜面を有している。アンテナ部６３の傾斜面は、半導体基板４１Ａに接している面であり、斜め下方向を向いている。図５Ｂでは、半導体基板４１Ａに設けられた貫通孔の中心線を点線で示している。
【００４６】
図６Ａは、ビア４２Ｃ及びアンテナ部６４の平面図である。図６Ｂは、ビア４２Ｃ及びアンテナ部６４の断面図であって、図６Ａの一点鎖線Ｄ−Ｄ’の断面を示している。半導体基板４１Ｃには、半導体基板４１Ｃを貫通する貫通孔が設けられている。半導体基板４１Ｃに設けられた貫通孔内にビア４２Ｃ及びアンテナ部６４が形成されている。したがって、ビア４２Ｃ及びアンテナ部６４は、半導体基板４１Ｃを貫通している。アンテナ部６４は、電波を送受信する。半導体基板４１Ｃには、複数の貫通孔が設けられており、複数のビア４２Ｃが形成されている。
【００４７】
アンテナ部６４は、テーパー形状である。アンテナ部６４は、半導体基板４１Ｃに設けられた貫通孔の外周に沿って筒状に形成されている。アンテナ部６４の径は、半導体基板４１Ｃの表面に露出する一方の端部から半導体基板４１Ｃの裏面に露出する他方の端部に向かって小さくなっている。したがって、アンテナ部６４は、半導体基板４１Ｃに設けられた貫通孔の中心線に対して傾斜する傾斜面を有している。アンテナ部６４の傾斜面は、半導体基板４１Ｃに接している面であり、斜め上方向を向いている。図６Ｂでは、半導体基板４１Ｃに設けられた貫通孔の中心線を点線で示している。
【００４８】
アンテナ部６３、６４の配置については、実施例１におけるアンテナ部４３、４４と同様である。したがって、積層メモリ１では、アンテナ部６３の傾斜面とアンテナ部６４の傾斜面とが対向するように、アンテナ部６３とアンテナ部６４とが配置されている。アンテナ部６３の傾斜面とアンテナ部６４の傾斜面とが対向するように、一対のアンテナ部６３、６４を配置することにより、アンテナ部６３とアンテナ部６４との間で、斜め方向の無線通信が可能となる。したがって、積層メモリ１の異なる層におけるメモリチップ４Ａとメモリチップ４Ｃとの間で、斜め方向の無線通信を行うことができる。
【００４９】
半導体基板４１Ａに設けられた貫通孔の中心線に対するアンテナ部６３の傾斜面の角度と、半導体基板４１Ｃに設けられた貫通孔の中心線に対するアンテナ部６４の傾斜面の角度とが一致又は近似するようにしてもよい。積層メモリ１内に複数対のアンテナ部６３、６４を配置するようにしてもよい。
【００５０】
〈実施例３〉
実施例３について説明する。実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。実施例１から実施例３を組み合わせてもよい。図７Ａは、ビア４２Ａ及びアンテナ部７３の平面図である。図７Ｂは、ビア４２Ａ及びアンテナ部７３の断面図であって、図７Ａの一点鎖線Ｅ−Ｅ’の断面を示している。半導体基板４
１Ａには、半導体基板４１Ａを貫通する貫通孔が設けられている。半導体基板４１Ａに設けられた貫通孔内にビア４２Ａが形成されている。したがって、ビア４２Ａは、半導体基板４１Ａを貫通している。半導体基板４１Ａには、複数の貫通孔が設けられており、複数のビア４２Ａが形成されている。半導体基板４１Ａには、半導体基板４１Ａの内部で終端する非貫通孔が設けられている。半導体基板４１Ａに設けられた非貫通孔内にアンテナ部７３が形成されている。したがって、アンテナ部７３は、半導体基板４１Ａを貫通しておらず、半導体基板４１Ａ内に非貫通のアンテナ部７３が形成されている。アンテナ部７３は、電波を送受信する。
【００５１】
アンテナ部７３は、テーパー形状である。アンテナ部７３の径は、半導体基板４１Ａの裏面に露出する一方の端部から半導体基板４１Ａの内部に向かって小さくなっている。したがって、アンテナ部７３は、半導体基板４１Ａに設けられた非貫通孔の中心線に対して傾斜する傾斜面を有している。アンテナ部７３の傾斜面は、半導体基板４１Ａに接している面であり、斜め下方向を向いている。図７Ｂでは、半導体基板４１Ａに設けられた非貫通孔の中心線を点線で示している。
【００５２】
図８Ａは、ビア４２Ｃ及びアンテナ部７４の平面図である。図８Ｂは、ビア４２Ｃ及びアンテナ部７４の断面図であって、図８Ａの一点鎖線Ｆ−Ｆ’の断面を示している。半導体基板４１Ｃには、半導体基板４１Ｃを貫通する貫通孔が設けられている。半導体基板４１Ｃに設けられた貫通孔内にビア４２Ｃが形成されている。したがって、ビア４２Ｃは、半導体基板４１Ｃを貫通している。半導体基板４１Ｃには、複数の貫通孔が設けられており、複数のビア４２Ｃが形成されている。半導体基板４１Ｃには、半導体基板４１Ｃの内部で終端する非貫通孔が設けられている。半導体基板４１Ｃに設けられた非貫通孔内にアンテナ部７４が形成されている。したがって、アンテナ部７４は、半導体基板４１Ｃを貫通しておらず、半導体基板４１Ｃ内に非貫通のアンテナ部７４が形成されている。アンテナ部７４は、電波を送受信する。
【００５３】
アンテナ部７４は、テーパー形状である。アンテナ部７４の径は、半導体基板４１Ｃの表面に露出する一方の端部から半導体基板４１Ｃの内部に向かって小さくなっている。したがって、アンテナ部７４は、半導体基板４１Ｃに設けられた非貫通孔の中心線に対して傾斜する傾斜面を有している。アンテナ部７４の傾斜面は、半導体基板４１Ｃに接している面であり、斜め上方向を向いている。図８Ｂでは、半導体基板４１Ｃに設けられた非貫通孔の中心線を点線で示している。
【００５４】
アンテナ部７３、７４の配置については、実施例１におけるアンテナ部４３、４４と同様である。したがって、積層メモリ１では、アンテナ部７３の傾斜面とアンテナ部７４の傾斜面とが対向するように、アンテナ部７３とアンテナ部７４とが配置されている。アンテナ部７３の傾斜面とアンテナ部７４の傾斜面とが対向するように、一対のアンテナ部７３、７４を配置することにより、アンテナ部７３とアンテナ部７４との間で、斜め方向の無線通信が可能となる。したがって、積層メモリ１の異なる層におけるメモリチップ４Ａとメモリチップ４Ｃとの間で、斜め方向の無線通信を行うことができる。
【００５５】
半導体基板４１Ａに設けられた貫通孔の中心線に対するアンテナ部７３の傾斜面の角度と、半導体基板４１Ｃに設けられた貫通孔の中心線に対するアンテナ部７４の傾斜面の角度とが一致又は近似するようにしてもよい。積層メモリ１内に複数対のアンテナ部７３、７４を配置するようにしてもよい。
【００５６】
〈実施例４〉
実施例４について説明する。実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。実施例１から実施例４を組み合わせてもよい。図９は
、実施例４に係る積層メモリ１の部分断面図である。図９に示す積層メモリ１は、積層されたメモリチップ４Ａ〜４Ｃ及びロジックチップ５を有している。図９では、３層のメモリチップ４Ａ〜４Ｃを示しているが、積層されるメモリチップ４の数はこれに限定されない。
【００５７】
メモリチップ４Ａは、半導体基板４１Ａと、半導体基板４１Ａ内に設けられたビア４２Ａと、半導体基板４１Ａ内に設けられたアンテナ部４３とを有する。メモリチップ４Ｂは、半導体基板４１Ｂと、半導体基板４１Ｂ内に設けられたビア４２Ｂと、半導体基板４１Ｂ内に設けられたアンテナ部８５を有する。アンテナ部８５は、電波を送受信する。メモリチップ４Ｂは、第３の半導体チップの一例である。アンテナ部８５は、第３のアンテナ部の一例である。アンテナ部８５は、例えば、銅、タングステン等の金属である。メモリチップ４Ｃは、半導体基板４１Ｃと、半導体基板４１Ｃ内に設けられたビア４２Ｃと、半導体基板４１Ｃ内に設けられたアンテナ部４４とを有する。ロジックチップ５は、半導体基板５１と、半導体基板５１内に設けられたビア５２とを有する。
【００５８】
図１０Ａは、ビア４２Ａ及びアンテナ部８５の平面図である。図１０Ｂは、ビア４２Ａ及びアンテナ部８５の断面図であって、図１０Ａの一点鎖線Ｇ−Ｇ’の断面を示している。アンテナ部８５の径は、アンテナ部８５の中心部分から半導体基板４１Ｂの表面に露出する一方の端部に向かって小さくなるとともに、アンテナ部８５の中心部分から半導体基板４１Ｂの裏面に露出する他方の端部に向かって小さくなっている。したがって、アンテナ部８５は、半導体基板４１Ｂに設けられた貫通孔の中心線に対して傾斜する第１傾斜面及び第２傾斜面を有している。図１０Ｂでは、半導体基板４１Ｂに設けられた貫通孔の中心線を点線で示している。アンテナ部８５の第１傾斜面は、半導体基板４１Ｂに接していない面であり、斜め上方向を向いている。アンテナ部８５の第２傾斜面は、半導体基板４１Ｂに接している面であり、斜め下方向を向いている。
【００５９】
例えば、図９に示すように、アンテナ部４３とアンテナ部４４との間に、アンテナ部８５を配置してもよい。図９に示すように、積層メモリ１では、アンテナ部４３の傾斜面とアンテナ部８５の第１傾斜面とが対向するように、アンテナ部４３とアンテナ部８５とが配置されている。アンテナ部４３の傾斜面とアンテナ部８５の第１傾斜面とが対向することにより、指向性利得が大きくなり、斜め方向における伝送が可能となる。アンテナ部４３の傾斜面とアンテナ部８５の第１傾斜面とが対向するように、一対のアンテナ部４３、８５を配置することにより、アンテナ部４３とアンテナ部８５との間で、斜め方向の無線通信が可能となる。したがって、積層メモリ１の異なる層におけるメモリチップ４Ａとメモリチップ４Ｂとの間で、斜め方向の無線通信を行うことができる。
【００６０】
図９に示すように、積層メモリ１では、アンテナ部４４の傾斜面とアンテナ部８５の第２傾斜面とが対向するように、アンテナ部４４とアンテナ部８５とが配置されている。アンテナ部４４の傾斜面とアンテナ部８５の第２傾斜面とが対向することにより、指向性利得が大きくなり、斜め方向における伝送が可能となる。アンテナ部４４の傾斜面とアンテナ部８５の第２傾斜面とが対向するように、一対のアンテナ部４４、８５を配置することにより、アンテナ部４４とアンテナ部８５との間で、斜め方向の無線通信が可能となる。したがって、積層メモリ１の異なる層におけるメモリチップ４Ｂとメモリチップ４Ｃとの間で、斜め方向の無線通信を行うことができる。
【００６１】
半導体基板４１Ａに設けられた貫通孔の中心線に対するアンテナ部４３の傾斜面の角度と、半導体基板４１Ｂに設けられた貫通孔の中心線に対するアンテナ部８５の第１傾斜面の角度とが一致又は近似するようにしてもよい。半導体基板４１Ｃに設けられた貫通孔の中心線に対するアンテナ部４４の傾斜面の角度と、半導体基板４１Ｂに設けられた貫通孔の中心線に対するアンテナ部８５の第２傾斜面の角度とが一致又は近似するようにしても
よい。積層メモリ１内に複数対のアンテナ部４３、８５を配置するようにしてもよい。積層メモリ１内に複数対のアンテナ部４４、８５を配置するようにしてもよい。
【００６２】
アンテナ部８５の形成方法について説明する。まず、半導体基板４１Ｂに円柱形状の貫通孔及びテーパー形状の貫通孔を形成する。半導体基板４１Ｂに設けられた円柱形状の貫通孔内及びテーパー形状の貫通孔内に銅やタングステン等の金属を埋め込み形成する。ビア４２Ｂ及びアンテナ部８５に接続されるパッド４６Ｂを、半導体基板４１Ｂの表面に形成する。ビア４２Ｂに接続されるパッド４７Ｂを、半導体基板４１Ｂの裏面に形成する。半導体基板４１Ｂの裏面にレジスト液を塗布する。次に、図１１Ａに示すように、フォトリソグラフィにより、半導体基板４１Ｂの裏面にレジストパターン８６を形成する。レジストパターン８６をマスクとして、異方性エッチングを行うことにより、図１１Ｂに示すように、半導体基板４１Ｂに設けられたテーパー形状の貫通孔内にアンテナ部８５を形成する。
【００６３】
〈実施例５〉
実施例５について説明する。実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。実施例１から実施例５を組み合わせてもよい。図１２は、アンテナ部９５Ａ〜９５Ｄの断面図である。メモリチップ４Ａは、半導体基板４１Ａと、半導体基板４１Ａ内に設けられたアンテナ部９５Ａ、９５Ｂとを有する。半導体基板４１Ａには、半導体基板４１Ａを貫通する貫通孔が設けられている。半導体基板４１Ａに設けられた貫通孔内にアンテナ部９５Ａ、９５Ｂが形成されている。したがって、アンテナ部９５Ａ、９５Ｂは、半導体基板４１Ａを貫通している。アンテナ部９５Ａ、９５Ｂは、電波を送受信する。図１２では図示を省略しているが、半導体基板４１Ａには、複数のビア４２Ａが形成されている。
【００６４】
メモリチップ４Ｃは、半導体基板４１Ｃと、半導体基板４１Ｃ内に設けられたアンテナ部９５Ｃ、９５Ｄとを有する。半導体基板４１Ｃには、半導体基板４１Ｃを貫通する貫通孔が設けられている。半導体基板４１Ｃに設けられた貫通孔内にアンテナ部９５Ｃ、９５Ｄが形成されている。したがって、アンテナ部９５Ｃ、９５Ｄは、半導体基板４１Ｃを貫通している。アンテナ部９５Ｃ、９５Ｄは、電波を送受信する。図１２では図示を省略しているが、半導体基板４１Ｃには、複数のビア４２Ｂが形成されている。
【００６５】
アンテナ部９５Ａ、９５Ｂの径は、半導体基板４１Ａの表面に露出する一方の端部から半導体基板４１Ａの裏面に露出する他方の端部に向かって大きくなっている。アンテナ部９５Ａは、半導体基板４１Ａに設けられた貫通孔の中心線と平行な平行面と、半導体基板４１Ａに設けられた貫通孔の中心線に対して傾斜する傾斜面とを有している。アンテナ部９５Ａの平行面は、半導体基板４１Ａに接している面であり、半導体基板４１Ａの平面方向を向いている。アンテナ部９５Ａの傾斜面は、半導体基板４１Ａに接している面であり、斜め下方向を向いている。アンテナ部９５Ｂは、半導体基板４１Ａに設けられた貫通孔の中心線と平行な平行面と、半導体基板４１Ａに設けられた貫通孔の中心線に対して傾斜する傾斜面とを有している。アンテナ部９５Ｂの平行面は、半導体基板４１Ａに接している面であり、半導体基板４１Ａの平面方向を向いている。アンテナ部９５Ｂの傾斜面は、半導体基板４１Ａに接している面であり、斜め下方向を向いている。図１２では、半導体基板４１Ａに設けられた貫通孔の中心線を点線で示している。
【００６６】
アンテナ部９５Ｃ、９５Ｄの径は、半導体基板４１Ｃの表面に露出する一方の端部から半導体基板４１Ｃの裏面に露出する他方の端部に向かって小さくなっている。アンテナ部９５Ｃは、半導体基板４１Ｃに設けられた貫通孔の中心線と平行な平行面と、半導体基板４１Ｃに設けられた貫通孔の中心線に対して傾斜する傾斜面とを有している。アンテナ部９５Ｃの平行面は、半導体基板４１Ｃに接している面であり、半導体基板４１Ｃの平面方
向を向いている。アンテナ部９５Ｃの傾斜面は、半導体基板４１Ｃに接している面であり、斜め上方向を向いている。アンテナ部９５Ｄは、半導体基板４１Ｃに設けられた貫通孔の中心線と平行な平行面と、半導体基板４１Ｃに設けられた貫通孔の中心線に対して傾斜する傾斜面とを有している。アンテナ部９５Ｄの平行面は、半導体基板４１Ｃに接している面であり、半導体基板４１Ｃの平面方向を向いている。アンテナ部９５Ｄの傾斜面は、半導体基板４１Ｃに接している面であり、斜め上方向を向いている。図１２では、半導体基板４１Ｃに設けられた貫通孔の中心線を点線で示している。
【００６７】
図１２に示すように、積層メモリ１では、アンテナ部９５Ａの傾斜面とアンテナ部９５Ｃの傾斜面とが対向するように、アンテナ部９５Ａとアンテナ部９５Ｃとが配置されている。アンテナ部９５Ａの傾斜面とアンテナ部９５Ｃの傾斜面とが対向することにより、指向性利得が大きくなり、斜め方向における伝送が可能となる。アンテナ部９５Ａの傾斜面とアンテナ部９５Ｃの傾斜面とが対向するように、一対のアンテナ部９５Ａ、９５Ｃを配置することにより、アンテナ部９５Ａ、９５Ｃを介して、積層メモリ１内の斜め方向における無線通信が可能となる。したがって、積層メモリ１の異なる層におけるメモリチップ４Ａとメモリチップ４Ｃとの間で、斜め方向の無線通信を行うことができる。
【００６８】
図１２に示すように、積層メモリ１では、アンテナ部９５Ｂの傾斜面とアンテナ部９５Ｄの傾斜面とが対向するように、アンテナ部９５Ｂとアンテナ部９５Ｄとが配置されている。アンテナ部９５Ｂの傾斜面とアンテナ部９５Ｄの傾斜面とが対向することにより、指向性利得が大きくなり、斜め方向における伝送が可能となる。アンテナ部９５Ｂの傾斜面とアンテナ部９５Ｄの傾斜面とが対向するように、一対のアンテナ部９５Ｂ、９５Ｄを配置することにより、アンテナ部９５Ｂ、９５Ｄを介して、積層メモリ１内の斜め方向における無線通信が可能となる。したがって、積層メモリ１の異なる層におけるメモリチップ４Ａとメモリチップ４Ｃとの間で、斜め方向の無線通信を行うことができる。
【００６９】
半導体基板４１Ａに設けられた貫通孔の中心線に対するアンテナ部９５Ａの傾斜面の角度と、半導体基板４１Ｃに設けられた貫通孔の中心線に対するアンテナ部９５Ｃの傾斜面の角度とが一致又は近似するようにしてもよい。半導体基板４１Ａに設けられた貫通孔の中心線に対するアンテナ部９５Ｂの傾斜面の角度と、半導体基板４１Ｃに設けられた貫通孔の中心線に対するアンテナ部９５Ｄの傾斜面の角度とが一致又は近似するようにしてもよい。
【００７０】
図１３は、アンテナ部９５Ａ〜９５Ｄの磁界結合を示す図である。図１３における矢印は、アンテナ部９５Ａ〜９５Ｄに流れる電流の方向を示している。図１３における丸印（○）の箇所は、磁界が強め合っていることを示している。図１３におけるバツ印（×）の箇所は、磁界が打ち消し合っていることを示している。アンテナ部９５Ａ〜９５Ｄに流れる電流の方向を制御することにより、アンテナ部９５Ａ〜９５Ｄの指向性を強化することができる。
【００７１】
アンテナ部９５Ａに流れる電流の方向と、アンテナ部９５Ｃに流れる電流の方向とを反対方向にすることにより、アンテナ部９５Ａとアンテナ部９５Ｃとの間では磁界が強め合っている。アンテナ部９５Ａに流れる電流の方向と、アンテナ部９５Ｃに流れる電流の方向とを反対方向にすることにより、アンテナ部９５Ａとアンテナ部９５Ｃとの間の通信距離を大きくすることができる。アンテナ部９５Ｂに流れる電流の方向と、アンテナ部９５Ｄに流れる電流の方向とを反対方向にすることにより、アンテナ部９５Ｂとアンテナ部９５Ｄとの間では磁界が強め合っている。アンテナ部９５Ｂに流れる電流の方向と、アンテナ部９５Ｄに流れる電流の方向とを反対方向にすることにより、アンテナ部９５Ｂとアンテナ部９５Ｄとの間の通信距離を大きくすることができる。
【００７２】
アンテナ部９５Ａ、９５Ｂは、積層メモリ１の同一層において隣接して配置されている。アンテナ部９５Ａの平行面とアンテナ部９５Ｂの平行面とが対向するように、アンテナ部９５Ａとアンテナ部９５Ｂとが配置されている。アンテナ部９５Ａに流れる電流の方向と、アンテナ部９５Ｂに流れる電流の方向とを同じ方向にすることにより、アンテナ部９５Ａとアンテナ部９５Ｂとの間では磁界が打ち消し合う。このため、アンテナ部９５Ａとアンテナ部９５Ｂとの間では無線通信ができない。アンテナ部９５Ａに流れる電流の方向と、アンテナ部９５Ｂに流れる電流の方向とを同じ方向にすることにより、積層メモリ１の同一層において隣接して配置されたアンテナ部９５Ａとアンテナ部９５Ｂとの間の無線通信を抑止することができる。
【００７３】
アンテナ部９５Ｃ、９５Ｄは、積層メモリ１の同一層において隣接して配置されている。アンテナ部９５Ｃの平行面とアンテナ部９５Ｄの平行面とが対向するように、アンテナ部９５Ｃとアンテナ部９５Ｄとが配置されている。アンテナ部９５Ｃに流れる電流の方向と、アンテナ部９５Ｄに流れる電流の方向とを同じ方向にすることにより、アンテナ部９５Ｃとアンテナ部９５Ｄとの間では磁界が打ち消し合う。このため、アンテナ部９５Ｃとアンテナ部９５Ｄとの間では無線通信ができない。アンテナ部９５Ｃに流れる電流の方向と、アンテナ部９５Ｄに流れる電流の方向とを同じ方向にすることにより、積層メモリ１の同一層において隣接して配置されたアンテナ部９５Ｃとアンテナ部９５Ｄとの間の無線通信を抑止することができる。
【００７４】
〈実施例６〉
実施例６について説明する。実施例１と同一の構成要素については、実施例１と同一の符号を付し、その説明を省略する。実施例１では、図３Ａに示すように、平面視で、アンテナ部４３の外形が円形である例を示した。図１４に示すように、平面視で、アンテナ部４３の外形が円形であってもよいし、アンテナ部４３の外形が４角形、６角形等の多角形であってもよい。また、平面視で、アンテナ部４４の外形が円形であってもよいし、アンテナ部４４の外形が４角形、６角形等の多角形であってもよい。実施例２から実施例５においても、平面視で、アンテナ部６３、６４、７３、７４、８５、９５Ａ〜９５Ｄの外形が、円形であってもよいし、アンテナ部６３、６４、７３、７４、８５、９５Ａ〜９５Ｄの外形が、４角形、６角形等の多角形であってもよい。
【００７５】
実施例１から実施例６によれば、ＣＰＵ２が、メモリチップ４Ａ〜４Ｃが有するメモリブロックにアクセスする際、積層メモリ１内において斜め方向の無線通信を行うことができる。実施例１から実施例６によれば、縦方向及び横方向を経由した無線通信よりも通信距離が短くなるため、レイテンシを小さくすることができ、積層メモリ１の動作性能を向上することができる。
【００７６】
積層メモリに不良が発生した場合、不良が発生した積層メモリを交換していた。積層メモリの不良は、積層メモリが有するメモリブロック（記憶領域）に、データの格納が不可能な不良ブロック（不良領域）が発生することにより起こる。
【００７７】
積層メモリは、基板に対して半田付けされているため、積層メモリに不良が発生した場合、半田リフロー等によって、基板から積層メモリを取り外している。したがって、積層メモリに不良が発生した場合、ＤＩＭＭ（Dual Inline Memory Module）方式のメモリと
比べて、積層メモリの交換が容易ではない。積層メモリの交換が容易ではないことから、メモリブロックの冗長化を行うことにより、積層メモリの信頼性を向上することが求められている。例えば、メモリブロックの冗長化は、不良ブロックを、冗長ブロックに置き換えることにより行われる。
【００７８】
実施例１から実施例６によれば、積層メモリ１内における斜め方向の無線通信によって
、ＣＰＵ２は、冗長ブロックにアクセスすることができる。実施例１から実施例６によれば、ＣＰＵ２が、縦方向及び横方向を経由した無線通信によって冗長ブロックにアクセスする場合よりも、通信距離が短くなるため、冗長ブロックにアクセスするのに要する時間を短縮することができる。
【符号の説明】
【００７９】
１    積層メモリ
２    ＣＰＵ
３    半田ボール
４、４Ａ〜４Ｃ    メモリチップ
５    ロジックチップ
１０  メインボード
４１Ａ〜４１Ｃ、５１  半導体基板
４２Ａ〜４２Ｃ、５２  ビア
４３、４４、６３、６４、７３、７４、８５、９５Ａ〜９５Ｄ  アンテナ部
４５Ａ〜４５Ｃ、５５  半導体素子
４６Ａ〜４６Ｃ、４７Ａ、４７Ｂ、４８Ａ〜４８Ｃ  パッド
４９Ａ〜４９Ｃ  バンプ
【図１】
2015115641.tif 000003
【図２】
2015115641.tif 000004
【図３Ａ】
2015115641.tif 000005
【図３Ｂ】
2015115641.tif 000006
【図４Ａ】
2015115641.tif 000007
【図４Ｂ】
2015115641.tif 000008
【図５Ａ】
2015115641.tif 000009
【図５Ｂ】
2015115641.tif 000010
【図６Ａ】
2015115641.tif 000011
【図６Ｂ】
2015115641.tif 000012
【図７Ａ】
2015115641.tif 000013
【図７Ｂ】
2015115641.tif 000014
【図８Ａ】
2015115641.tif 000015
【図８Ｂ】
2015115641.tif 000016
【図９】
2015115641.tif 000017
【図１０Ａ】
2015115641.tif 000018
【図１０Ｂ】
2015115641.tif 000019
【図１１Ａ】
2015115641.tif 000020
【図１１Ｂ】
2015115641.tif 000021
【図１２】
2015115641.tif 000022
【図１３】
2015115641.tif 000023
【図１４】
2015115641.tif 000024
【図１５】
2015115641.tif 000025
【図１６】
2015115641.tif 000026