(57)【要約】【課題】  回路基板に取り付けられた電力段を収容する出力インダクタを有するＤＣ−ＤＣコンバータアセンブリを提供する。【解決手段】  ＤＣ−ＤＣコンバータアセンブリが、第１の面と、第１の面の反対側にある第２の面と、を有する基板と、基板の第１の面に取り付けられる、ＤＣ−ＤＣコンバータの電力段ダイと、電力段ダイの出力に電気的に接続され、基板の第１の面において電力段ダイの上に配置される出力インダクタと、を含む。出力インダクタは、磁気コアと、基板の第１の面に取り付けられる第１および第２の端子を有する導体と、を含む。出力インダクタは、電力段ダイが磁気コアと基板との間に置かれるように、電力段ダイを磁気コアの下に収容する。対応する、ＤＣ−ＤＣコンバータアセンブリの製造方法、ならびに、出力インダクタの製造方法も開示される。【選択図】  図１
2015089333.tif 000002
【特許請求の範囲】
【請求項１】
第１の面と、前記第１の面の反対側にある第２の面と、を有する基板と、
前記基板の前記第１の面に取り付けられる、ＤＣ−ＤＣコンバータの電力段ダイと、
前記電力段ダイの出力に電気的に接続され、前記基板の第１の面において前記電力段ダイの上に配置される出力インダクタであって、前記出力インダクタは、磁気コアと、前記基板の前記第１の面に取り付けられる第１および第２の端子を有する導体と、を備え、前記出力インダクタは、前記電力段ダイが前記磁気コアと前記基板との間に置かれるように、前記電力段ダイを前記磁気コアの下に収容する、前記出力インダクタと、
を備えるＤＣ−ＤＣコンバータアセンブリ。
【請求項２】
前記磁気コアは、前記電力段ダイから距離を置いて配置される、請求項１に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項３】
前記磁気コアは、薄い内側領域および厚い外側領域を有し、前記薄い内側領域と前記基板の前記第１の面との間にギャップが存在し、前記ギャップは、前記電力段ダイの厚さを収容する、請求項１に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項４】
前記電力段ダイの厚さ、および、前記薄い内側領域と前記基板の前記第１の面との間の前記ギャップは、両方とも、１ｍｍ未満である、請求項３に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項５】
前記磁気コアは、前記基板の前記第１の面と対向する平坦面を有し、前記出力インダクタの前記第１および第２の端子は、前記磁気コアの周辺部から、少なくとも前記電力段ダイの厚さに相当する距離だけ、前記平坦面より延び、これによって、前記電力段ダイを収容するギャップが、前記磁気コアの前記平坦面と、前記基板との間に実現される、請求項１に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項６】
前記磁気コアの前記第１および第２の端子は、前記磁気コアの周辺部にある第１および第２のブロックによって前記基板の前記第１の面に取り付けられ、前記第１および第２のブロックのそれぞれが、少なくとも前記電力段ダイの厚さに相当する厚さを有することによって、前記電力段ダイを収容するギャップが前記磁気コアと前記基板との間に実現される、請求項１に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項７】
前記ＤＣ−ＤＣコンバータは多相コンバータであり、前記電力段ダイは、前記多相コンバータの１つの位相を与える、請求項１に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項８】
前記電力段ダイは、前記ＤＣ−ＤＣコンバータの熱設計電流において２Ｗ未満の電力を放散する、請求項１に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項９】
前記基板の前記第１の面に取り付けられる負荷と、
前記電力段ダイの入力端子に電気的に接続される複数の入力キャパシタであって、前記電力段ダイの最短電流転流ループを与える前記入力キャパシタは、前記基板の前記第１の面に取り付けられ、他の前記入力キャパシタは、前記基板の前記第２の面に取り付けられる、前記複数の入力キャパシタと、
前記出力インダクタと前記負荷との間に電気的に接続され、前記基板の前記第２の面に取り付けられる出力キャパシタと、
前記電力段ダイの電力端子に電気的に接続され、前記基板の前記第２の面に取り付けられる複数のデカップリングキャパシタと、
をさらに備える、請求項１に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項１０】
前記出力インダクタは、前記基板の前記第１の面に取り付けられる前記入力キャパシタを前記磁気コアの下に収容し、これによって、前記基板の前記第１の面に取り付けられる前記電力段ダイおよび前記入力キャパシタは、前記基板の前記第１の面への取り付け後に、前記磁気コアと前記基板との間に置かれる、請求項９に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項１１】
前記基板の前記第２の面に取り付けられる前記キャパシタのうちの少なくともいくつかは、少なくとも一部分が、前記基板の前記第１の面に取り付けられる前記出力インダクタのフットプリントに入るように、配置される、請求項９に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項１２】
前記導体は、ステープル状に成形され、前記端子は、前記磁気コアの両側部に離れて配置され、前記端子間に前記電力段ダイが嵌め込まれるようになっている、請求項１に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項１３】
前記出力インダクタは、前記電力段ダイを完全に覆う、請求項１に記載のＤＣ−ＤＣコンバータアセンブリ。
【請求項１４】
ＤＣ−ＤＣコンバータアセンブリの製造方法であって、
ＤＣ−ＤＣコンバータの電力段ダイを基板の第１の面に取り付けるステップであって、前記基板はさらに、前記第１の面の反対側に第２の面を有する、ステップと、
前記基板の前記第１の面において、出力インダクタを前記電力段ダイの上に配置するステップであって、前記出力インダクタは、磁気コアと、第１および第２の端子を有する導体と、を備え、前記出力インダクタは、前記電力段ダイが前記磁気コアと前記基板との間に置かれるように、前記電力段ダイを前記磁気コアの下に収容する、ステップと、
前記出力インダクタが前記電力段ダイの出力に電気的に接続されるように、前記出力インダクタの前記第１および第２の端子を前記基板の前記第１の面に取り付けるステップと、
を含む方法。
【請求項１５】
前記磁気コアは、薄い内側領域および厚い外側領域を有し、そのため前記薄い内側領域と前記基板の前記第１の面との間にギャップが存在し、前記ギャップは、前記電力段ダイの厚さを収容する、請求項１４に記載の方法。
【請求項１６】
前記磁気コアは、前記基板の前記第１の面と対向する平坦面を有し、前記出力インダクタの前記第１および第２の端子は、前記磁気コアの周辺部から、少なくとも前記電力段ダイの厚さに相当する距離だけ、前記平坦面より延び、これによって、前記電力段ダイを収容するギャップが、前記磁気コアの前記平坦面と、前記基板との間に実現される、請求項１４に記載の方法。
【請求項１７】
前記出力インダクタの前記第１および第２の端子を、前記磁気コアの周辺部にある第１および第２のブロックによって前記基板の前記第１の面に取り付けるステップを含み、前記第１および第２のブロックのそれぞれが、少なくとも前記電力段ダイの厚さに相当する厚さを有することによって、前記電力段ダイを収容するギャップが前記磁気コアと前記基板との間に実現される、請求項１４に記載の方法。
【請求項１８】
前記ＤＣ−ＤＣコンバータは多相コンバータであり、前記電力段ダイは、前記多相コンバータの１つの位相を与える、請求項１４に記載の方法。
【請求項１９】
前記電力段ダイは、前記ＤＣ−ＤＣコンバータの熱設計電流において２Ｗ未満の電力を放散する、請求項１４に記載の方法。
【請求項２０】
前記基板の前記第１の面に負荷を取り付けるステップと、
前記電力段ダイの最短電流転流ループを与える入力キャパシタを前記基板の前記第１の面に取り付けるステップであって、前記入力キャパシタは、前記電力段ダイの入力端子に電気的に接続される、ステップと、
前記基板の前記第２の面に追加の入力キャパシタを取り付けるステップであって、前記追加の入力キャパシタは、前記電力段ダイの前記入力端子に電気的に接続される、ステップと、
前記基板の前記第２の面に出力キャパシタを取り付けるステップであって、前記出力キャパシタは、前記出力インダクタと前記負荷との間に電気的に接続される、ステップと、
前記基板の前記第２の面に複数のデカップリングキャパシタを取り付けるステップであって、前記デカップリングキャパシタは、前記電力段ダイの電力端子に電気的に接続される、ステップと、
をさらに含む、請求項１４に記載の方法。
【請求項２１】
前記出力インダクタは、前記基板の前記第１の面に取り付けられる前記入力キャパシタを前記磁気コアの下に収容し、これによって、前記基板の前記第１の面に取り付けられる前記電力段ダイおよび前記入力キャパシタは、前記基板の前記第１の面への取り付け後に、前記磁気コアと前記基板との間に置かれる、請求項２０に記載の方法。
【請求項２２】
出力インダクタの製造方法であって、
磁気コアの第１および第２のセクションを形成するステップであって、前記第２のセクションは、薄い内側領域および厚い外側領域を有し、前記薄い内側領域は、前記磁気コアの前記第２のセクションの下に配置される、ＤＣ−ＤＣコンバータの電力段ダイを、前記電力段ダイが前記第２のセクションの前記薄い内側領域および前記厚い外側領域に接触することなく、収容するのに十分な薄さである、ステップと、
前記第２のセクション上に導体を配置するステップと、
前記磁気コアが前記導体を固定し、前記導体が、接点になりうる端子を有するように、前記第１のセクションを前記第２のセクションに取り付けるステップと、
を含む方法。
【請求項２３】
前記磁気コアの前記第２のセクションを形成する前記ステップは、前記第２のセクションの前記薄い内側領域および前記厚い外側領域を形成するように成形された鋳型に磁気材料を入れて鋳造するステップを含む、請求項２２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、ＤＣ−ＤＣコンバータに関し、より具体的には、回路基板上のＤＣ−ＤＣコンバータ部品の最適配置に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、いくつかの能動部品および受動部品を含み、プロセッサなどの負荷の電圧を安定化する電力段を含む。電力段は、出力インダクタによって負荷と結合される。出力インダクタを含む、ＤＣ−ＤＣコンバータの部品群は、負荷と一緒にプリント回路基板（ＰＣＢ）に取り付けられる。ＰＣＢは、様々な電気的経路を有し、これらの電気的経路によって、ＤＣ−ＤＣコンバータの部品同士が電気的に相互接続され、コンバータの電力段が負荷に電気的に接続される。ＤＣ−ＤＣコンバータの電力段は、従来の方法では、ＰＣＢの、出力インダクタと同じ面に取り付けられ、そのため、ＰＣＢのサイズが大きくなる。また、従来の、ＰＣＢのレイアウト設計の慣行では、ＤＣ−ＤＣコンバータ部品群のそのような配置がさらに複雑になる。
【発明の概要】
【課題を解決するための手段】
【０００３】
ＤＣ−ＤＣコンバータアセンブリの一実施形態によれば、ＤＣ−ＤＣコンバータアセンブリは、第１の面と、第１の面の反対側にある第２の面と、を有する基板と、基板の第１の面に取り付けられる、ＤＣ−ＤＣコンバータの電力段ダイと、電力段ダイの出力に電気的に接続され、基板の第１の面において電力段ダイの上に配置される出力インダクタと、を含む。出力インダクタは、磁気コアと、基板の第１の面に取り付けられる第１および第２の端子を有する導体と、を含む。出力インダクタは、電力段ダイが磁気コアと基板との間に置かれるように、電力段ダイを磁気コアの下に収容する。
【０００４】
ＤＣ−ＤＣコンバータアセンブリの製造方法の一実施形態によれば、本方法は、ＤＣ−ＤＣコンバータの電力段ダイを基板の第１の面に取り付けるステップであって、基板はさらに、第１の面の反対側に第２の面を有する、ステップと、基板の第１の面において、出力インダクタを電力段ダイの上に配置するステップであって、出力インダクタは、磁気コアと、第１および第２の端子を有する導体と、を備え、出力インダクタは、電力段ダイが磁気コアと基板との間に置かれるように、電力段ダイを磁気コアの下に収容する、ステップと、出力インダクタが電力段ダイの出力に電気的に接続されるように、出力インダクタの第１および第２の端子を基板の第１の面に取り付けるステップと、を含む。
【０００５】
出力インダクタの製造方法の一実施形態によれば、本方法は、磁気コアの第１および第２のセクションを形成するステップであって、第２のセクションは、薄い内側領域および厚い外側領域を有し、薄い内側領域は、磁気コアの第２のセクションの下に配置される、ＤＣ−ＤＣコンバータの電力段ダイを、電力段ダイが第２のセクションの薄い内側領域および厚い外側領域に接触することなく、収容するのに十分な薄さである、ステップと、第２のセクション上に導体を配置するステップと、磁気コアが導体を固定し、導体が、接点になりうる端子を有するように、第１のセクションを第２のセクションに取り付けるステップと、を含む。
【０００６】
当業者であれば、以下の詳細説明を読み、添付図面を参照することにより、さらなる特徴および利点を理解されるであろう。
【０００７】
図面の各要素間の相対的な縮尺は、必ずしも正確ではない。類似の参照符号は、対応する類似の要素を示す。例示された様々な実施形態の各特徴は、それらが互いに排他的でない限り、組み合わされてよい。図面には各実施形態が描かれており、以下の説明では各実施形態が詳述されている。
【図面の簡単な説明】
【０００８】
【図１】図１Ａから図１Ｄまでを含む、ＤＣ−ＤＣコンバータの電力段ダイを収容するように成形された出力インダクタの一実施形態の、様々な方向からの図を示す。
【図２】図２Ａおよび図２Ｂを含み、図１の出力インダクタを製造する方法の各ステップを示す。
【図３Ａ−Ｂ】ＤＣ−ＤＣコンバータの電力段ダイを収容するように成形された出力インダクタの別の実施形態の、様々な方向からの図を示す。
【図３Ｃ−Ｄ】ＤＣ−ＤＣコンバータの電力段ダイを収容するように成形された出力インダクタの別の実施形態の、様々な方向からの図を示す。
【図４】図４Ａから図４Ｄまでを含み、ＤＣ−ＤＣコンバータの電力段ダイを収容するように成形された出力インダクタのさらに別の実施形態の様々な方向からの図を示す。
【図５】ＤＣ−ＤＣコンバータの電力段ダイを収容するように成形された出力インダクタのさらに別の実施形態の側面図を示す。
【図６】ＤＣ−ＤＣコンバータの電力段ダイを収容するように成形された出力インダクタを有するＤＣ−ＤＣコンバータアセンブリの一実施形態の上面図を示す。
【図７】図６の拡大図を示す。
【図８】図６のＤＣ−ＤＣコンバータアセンブリの底面図を示す。
【発明を実施するための形態】
【０００９】
本明細書に記載の実施形態によれば、ＤＣ−ＤＣコンバータソリューションの全体サイズを低減するために、ＤＣ−ＤＣコンバータの各電力段ダイは、その電力段に対応する出力インダクタの下に、例えば、バックトポロジで配置される。各電力段は、コンバータの出力位相を負荷に与える。単相ＤＣ−ＤＣコンバータの場合は、単一の電力段が与えられる。多相ＤＣ−ＤＣコンバータの場合は、コンバータの各相に電力段が与えられる。各電力段ダイは、ＤＣ−ＤＣコンバータによって安定化された相電流を、出力インダクタを通じて負荷に供給する。各電力段ダイは、対応する出力インダクタを通じての負荷との結合のために、ハイ側トランジスタおよびロー側トランジスタを有してよい。各電力段のハイ側トランジスタは、負荷をＤＣ−ＤＣコンバータの入力電圧に、様々な周期で切替可能に接続し、対応するロー側トランジスタは、負荷をグラウンドに、様々な周期で切替可能に接続する。各電力段ダイは、ＭＯＳＦＥＴ（酸化金属半導体電界効果トランジスタ）、ドライバ等のような能動半導体部品、ならびに対応する受動部品を含んでよい。受動部品は、ダイから除外されて、独立した部品として与えられてよい。いずれの場合も、電力段ダイは、ＤＣ−ＤＣコンバータの出力位相を負荷に与えるために必要な能動半導体部品を少なくとも含み、ＰＣＢなどの基板に取り付けられたときに、対応する出力インダクタの下に配置されて、ＤＣ−ＤＣコンバータアセンブリが形成される。
【００１０】
図１は、図１Ａから図１Ｄまでを含み、これらは、ＤＣ−ＤＣコンバータの電力段ダイを出力インダクタ１００の下に収容するように成形されたインダクタ１００の、様々な方向からの図を示す。図１Ａは、出力インダクタ１００のある角度の斜視図を示し、図１Ｂは、出力インダクタ１００の側面図を示し、図１Ｃは、出力インダクタ１００の正面図を示し、図１Ｄは、出力インダクタ１００の底面図を示す。
【００１１】
出力インダクタ１００は、磁気コア１０２および導体１０４を含み、導体１０４は、ＰＣＢなどの基板への取り付けのための第１および第２の端子１０６、１０８を有する。導体１０４は、例えば、ステープル状に成形されてよい。磁気コア１０２は、とにかく、幅（Ｆ）および長さ（Ｌ）を有する切り欠き１１０を有し、切り欠き１１０は、電力段ダイを収容するため、すなわち、電力段ダイのための空間を設けるためのものである。さらに、端子１０６、１０８は、磁気コア１０２の両側部に離れて配置され、端子１０６、１０８の間に電力段ダイが嵌め込まれるようになっている。このように、出力インダクタ１００および電力段ダイが基板の同じ側に取り付けられる場合には、電力段ダイは、磁気コア１０２と基板との間に置かれてよい。図１では、説明を容易にするために、電力段ダイおよび基板は示されていない。
【００１２】
この実施形態によれば、出力インダクタ１００は、磁気コア１０２の第１および第２のセクション１１２、１１４を形成することによって製造される。第２のセクション１１４は、薄い内側領域（Ｔ１）および厚い外側領域（Ｔ２）を有する。薄い内側領域Ｔ１は、磁気コア１０２の第２のセクション１１４の下に位置するＤＣ−ＤＣコンバータの電力段ダイを、電力段ダイが第２のセクション１１４の薄い内側領域Ｔ１および厚い外側領域Ｔ２に接触することなく、収容するのに十分な薄さである。出力インダクタ１００の導体１０４は、第２のセクション１１４上に配置され、例えば、第２のセクション１１４の上で導体１０４を所定位置までスライドさせることにより、配置される。第２のセクション１１４の厚い外側領域Ｔ２は、厚い外側領域Ｔ２の両側部に沿って幅（Ｅ）を有する。導体１０４の端子１０６、１０８は、幅（Ｄ）を有し、第２のセクション１１４の厚い外側領域Ｔ２の両側部に形成されたノッチに取り付けられてよい。
【００１３】
その後、磁気コア１０２が導体１０４を固定し、導体１０４の端子１０６、１０８が接点になりうるように、第１のセクション１１２が第２のセクション１１４に、例えば、接着剤で取り付けられる。一実施形態では、磁気コア１０２の第２のセクション１１４は、第２のセクション１１４の薄い内側領域Ｔ１および厚い外側領域Ｔ２を形成するように成形された鋳型に磁気材料を入れて鋳造することにより形成される。とにかく、磁気コア１０２は、第１のセクション１１２と、第２のセクション１１４の厚い外側領域Ｔ２と、に沿って測定された全厚さ（Ｃ）を有する。第２のセクション１１４の薄い内側領域Ｔ１と厚い外側領域Ｔ２との間のギャップ（Ｇ）は、出力インダクタ１００の磁気コア１０２の下に配置された、ＤＣ−ＤＣコンバータの電力段ダイを収容するのに十分である。
【００１４】
図２は、図２Ａおよび図２Ｂを含み、これらは、図１の出力インダクタ１００を製造する別の方法の各ステップを示す。磁気コア１０２の第２のセクション１１４の上で導体１０４を所定位置までスライドさせる代わりに、図２Ａに示されるように、第２のセクション１１４のまわりに導体１０４を成形する。この実施形態によれば、導体１０４は、第２のセクション１１４の上面上に配置される上部平坦部分１２０と、外側の、曲げられる脚部１２２と、を有する。導体１０４の上部平坦部分１２０が第２のセクション１１４の上面上に配置された後、図２Ａの水平方向内向き矢印で示されるように、脚部１２２が内側に曲げられて、磁気コア１０２の第２のセクション１１４の対応する面と接触する。その後、図２Ａの下向き矢印で示されるように、第１のセクション１１２が第２のセクション１１４に取り付けられる。結果として、図２Ｂに示されるように、出力インダクタ１００は、ＤＣ−ＤＣコンバータの電力段ダイを収容するギャップ（Ｇ）を有する。
【００１５】
図３は、図３Ａから図３Ｄまでを含み、これらは、出力インダクタ１００の別の実施形態の、様々な方向からの図を示す。図３Ａは、出力インダクタ１００の正面図を示し、図３Ｂは、出力インダクタ１００の正面図であって、ＤＣ−ＤＣコンバータの電力段ダイ２００がインダクタ１００の磁気コア１０２の下に配置されている図を示し、図３Ｃは、出力インダクタ１００の底面図を示し、図３Ｄは、電力段ダイ２００が所定位置にある出力インダクタ１００の底面図を示す。図３Ｂにおいて、電力段ダイ２００の厚さには「Ｔｄｉｅ」というラベルが付けられており、電力段ダイ２００を収容する、磁気コア１０２内のギャップには、「Ｇ」というラベルが付けられている。図３に示された実施形態は、図１に示された実施形態によく似ているが、磁気コア１０２の第２のセクション１１４の厚い外側領域Ｔ２は、導体１０４用のストッパとして動作する２つの端部において単一ポスト２０２を含み、導体１０４は、図３Ｃの下向き矢印で示される方向にスライドして第２のセクション１１４上の所定位置に配置される。一実施形態では、磁気コア１０２の第２のセクション１１４は、第２のセクション１１４の２つの端部にポスト２０２が与えられるように成形された鋳型に磁気材料を入れて鋳造することにより形成される。
【００１６】
図４は、図４Ａから図４Ｄまでを含み、これらは、出力インダクタのさらに別の実施形態３００の、様々な方向からの図を示し、出力インダクタ３００は、ＤＣ−ＤＣコンバータの電力段ダイを出力インダクタ３００の下に収容するように成形される。図４Ａは、出力インダクタ３００のある角度の斜視図を示し、図４Ｂは、出力インダクタ３００の側面図を示し、図４Ｃは、出力インダクタ３００の正面図を示し、図４Ｄは、出力インダクタ３００の底面図を示す。図４に示された実施形態は、図１に示された実施形態とよく似ているが、この実施形態によれば、磁気コア１０２の第２のセクション１１４は、厚さが均一であり、したがって、第２のセクション１１４の底面１１５は平坦である。出力インダクタ３００の端子１０６、１０８は、磁気コア１０２の周辺部から、少なくとも電力段ダイの厚さに相当する距離だけ、第２のセクション１１４の平坦な底面より延び、これによって、磁気コア１０２の平坦面１１５と、部品群が取り付けられる基板との間のギャップ（Ｇ）が実現される。延長された端子１０６、１０８によって実現されるギャップは、磁気コア１０２の下に電力段ダイを収容するのに十分である。出力インダクタ３００の端子１０６、１０８は、基板の、電力段ダイと同じ面に取り付け可能である。あるいは、端子１０６、１０８は、基板を貫通して基板の他方の面に半田付けされるラウンドリードであってよい。いずれの場合も、図４では、説明を容易にするために、電力段ダイおよび基板は示されていない。
【００１７】
図５は、出力インダクタ４００のさらに別の実施形態の側面図を示し、出力インダクタ４００は、ＤＣ−ＤＣコンバータの電力段ダイを出力インダクタ４００の下に収容するように成形される。図５に示された実施形態は、図４に示された実施形態によく似ているが、端子１０６、１０８は、磁気コア１０２の底面１１５と略同一平面上にある。電力段ダイを磁気コア１０２の下に収容するための高さ延長は、ブロック４０２によって与えられ、ブロック４０２は、例えば、磁気コア１０２の周辺部において端子１０６、１０８のそれぞれに取り付けられた隔離絶縁器である。ブロック４０２のそれぞれが、少なくとも電力段ダイの厚さに相当する厚さを有することにより、磁気コア１０２と、部品群が取り付けられる基板との間のギャップ（Ｇ）が実現される。ブロック４０２によって実現されるギャップは、磁気コアの下に電力段ダイを収容するのに十分である。図５では、説明を容易にするために、電力段ダイおよび基板は示されていない。
【００１８】
図６は、ＤＣ−ＤＣコンバータの複数の電力段ダイ５０２が取り付けられた、ＰＣＢ５００の第１の面５０１の平面図を示す。この場合、ＤＣ−ＤＣコンバータは多相コンバータであり、電力段ダイ５０２のそれぞれは、ＤＣ−ＤＣコンバータによって安定化された相電流を、出力インダクタ５０４を通じて負荷５０６に供給する。図６は、出力インダクタ５０４がＰＣＢ５００に取り付けられる前のＤＣ−ＤＣコンバータアセンブリを示している。負荷５０６は、ＰＣＢ５００の、電力段ダイ５０２と同じ面５０１に取り付けられ、安定化された電圧を必要とする任意のタイプの回路であってよく、たとえば、１つ以上のプロセッサであってよい。ＰＣＢ５００の第１の面５０１には入力キャパシタ５０８も取り付けられ、入力キャパシタ５０８は、個々の電力段ダイ５０２の最短電流転流ループを与える。一実施形態では、これらの入力キャパシタ５０８も、出力インダクタ５０４の下に収容される。この実施形態によれば、ＰＣＢ５００の第１の面５０１に取り付けられる電力段ダイ５０２および入力キャパシタ５０８は、ＰＣＢ５００の第１の面５０１への取り付け後には、対応する出力インダクタ５０４の磁気コアとＰＣＢ５００との間に置かれる。他の実施形態では、これら入力キャパシタ５０８は、出力インダクタ５０４の下には収容されない。いずれの場合も、ＰＣＢ５００の第１の面５０１に取り付けられる入力キャパシタ５０８は、対応する電力段ダイ５０２の入力端子に電気的に接続され、この電気的接続は、たとえば、ＰＣＢ５００の一部分である導電性のビアおよび／またはパターンによって行われる。
【００１９】
図７は、電力段ダイ５０２を出力インダクタ５０４の下に収容するように成形された出力インダクタ５０４が、ＰＣＢ５００の第１の面５０１に、個々の電力段ダイ５０２の上から取り付けられた後の、図６の拡大図を示す。出力インダクタ５０４のそれぞれは、（たとえば、本明細書において既述されたインダクタ実施形態のいずれかに従う）磁気コアと第１および第２の端子を有する導体とを含む。各出力インダクタ５０４の端子は、ＰＣＢ５００の第１の面５０１にある導電性接点領域５１０に取り付けられ、これによって、個々の出力インダクタ５０４が、対応する電力段ダイ５０２の出力に電気的に接続され、この電気的接続は、たとえば、接点領域５１０に接続された、ＰＣＢ５００の導電性のビアおよび／またはパターンによって行われる。各出力インダクタ５０４は、電力段ダイ５０２を、そのインダクタ５０４の磁気コアの下に収容し、したがって、電力段ダイ５０２は、磁気コアとＰＣＢ５００との間に置かれる。
【００２０】
一実施形態では、各出力インダクタ５０４の磁気コアは、薄い内側領域および厚い外側領域を有し、薄い内側領域と基板５００の第１の面５０１との間には、（たとえば、図１乃至図３に示された実施形態のいずれかに従う）対応する電力段ダイ５０２の厚さを収容するためのギャップが存在する。別の実施形態では、各出力インダクタ５０４の磁気コアは、基板５００の第１の面５０１と対向する平坦面を有し、出力インダクタ５０４の端子は、磁気コアの周辺部から、少なくとも対応する電力段ダイ５０２の厚さに相当する距離だけ、その平坦面より延び、これによって、（たとえば、図４に示された実施形態に従う）電力段ダイ５０２を収容するギャップが、磁気コアの平坦面と、ＰＣＢ５００の第１の面５０１との間に実現される。さらに別の実施形態では、各出力インダクタ５０４の端子は、磁気コアの周辺部にある一組のブロックによって、ＰＣＢ５００の第１の面５０１に取り付けられており、各ブロックの厚さは、少なくとも対応する電力段ダイ５０２の厚さに相当し、これによって、磁気コアと、ＰＣＢ５００の第１の面５０１との間に、（たとえば、図５に示された実施形態に従う）電力段ダイ５０２を収容するギャップが実現される。いずれの場合も、電力段ダイ５０２は、対応する出力インダクタ５０４の下に嵌め込まれる。場合によっては、出力インダクタ５０４は、図７に示されたように、個々の電力段ダイ５０２を完全に覆う。
【００２１】
出力インダクタ５０４の各磁気コアは、下方にある電力段ダイ５０２と接触していても、間隔を置いて離れていてもよい。一実施形態では、電力段ダイ５０２の厚さ（Ｔｄｉｅ）と、薄い内側領域とＰＣＢ５００の第１の面５０１との間のギャップ（Ｇ）は、両方とも、１ｍｍ未満である（図３Ｂは、電力段ダイの厚さ「Ｔｄｉｅ」と、ダイをインダクタの下に収容するためのギャップ「Ｇ」との一実施形態を示す）。
【００２２】
電力段ダイ５０２の少なくとも一部分が、本明細書に記載のように、対応する出力インダクタ５０４の下に収容されると、ＰＣＢの必要な表面積が小さくなるため、それに応じて、ＰＣＢ５００のサイズを小さくすることが可能である。本明細書に記載のインダクタ／電力段ダイのスタック構成は又、放散される電力が少ないために、電力段ダイ５０２の、対応する出力インダクタ５０４と対向する側に専用ヒートシンクを必要としない電力段ダイ５０２の場合は特に有利でもある。一実施形態では、インフィニオン部品番号ＤｒＢｌａｄｅ  ＴＤＡ２１３２０のような各電力段ダイ５０２から放散される電力は、ＤＣ−ＤＣコンバータの熱設計電流（ＴＤＣ）において２Ｗ未満である。ＴＤＣは、負荷（たとえば、プロセッサ）が無限に引き込むことが可能な持続（ＤＣ等価）電流であり、電圧レギュレータ温度評価が最悪の場合に使用すべき電流を規定する。ＴＤＣでは、電圧レギュレータ部品（たとえば、スイッチングトランジスタおよびインダクタ）が、最高温度に達し、ＰＣＢ層および隣接部品を、それらの温度限界を超えて加熱しかねない。部品および基板の実際の温度は、システム動作条件の包絡線によって設定される。これには、ＤＣ−ＤＣコンバータのレイアウト、負荷ファンの選択、周囲温度、シャーシ構成等が含まれ、これらに限定されない。
【００２３】
図８は、ＰＣＢ５００の第２の面５０３の平面図を示す。第２の面５０３は、図６および図７に示された第１の面５０１の反対側にある。電力段ダイ５０２の最短電流転流ループを与える入力キャパシタ以外の入力キャパシタ５１２は、ＰＣＢ５００の第２の面５０３に取り付けられる。ＰＣＢ５００の第２の面５０３には、個々の出力インダクタ５０４と負荷５０６との間に電気的に接続される出力キャパシタ５１４も取り付けられる。電力段ダイ５０２の電力端子に電気的に接続されるデカップリングキャパシタ５１６も、ＰＣＢ５００の第２の面５０３に取り付けられる。電力段ダイ５０２に電気的に接続される、さらなる受動部品、たとえば、ブートキャパシタ５１８、電流監視回路用キャパシタ５２０等も、ＰＣＢ５００の第２の面５０３に取り付けられてよい。これらのキャパシタ５１２、５１４、５１６、５１８、５２０のうちの少なくともいくつかは、ＰＣＢ５００の第２の面５０３において、少なくとも一部分が、ＰＣＢ５００の第１の面５０１に取り付けられる、対応する出力インダクタ５０４のフットプリントに入るように、配置されてよい。図８には、出力インダクタ５０４のうちの１つのフットプリントが破線のボックスで示されている。ＰＣＢ５００の第２の面５０３に取り付けられる受動部品の数および種類は、電力段ダイ５０２およびＤＣ−ＤＣコンバータの種類に応じて決定される。一実施形態では、ＤＣ−ＤＣコンバータシステムの各部品のフットプリントは、個々の部品の表面積を合わせたサイズの少なくとも半分または少なくとも３分の１である。
【００２４】
「下の（ｕｎｄｅｒ）」、「下に（ｂｅｌｏｗ）」、「より下に（ｌｏｗｅｒ）」、「の上に（ｏｖｅｒ）」、「より上に（ｕｐｐｅｒ）」等の空間的に相対的な用語は、１つの要素と別の要素との間の相対的な位置関係の説明において、描写をわかりやすくするために用いられている。これらの用語は、図面に描かれている向きと異なる向きだけでなく、装置の様々な方向を包含するものとする。さらに、「第１の」、「第２の」などの用語も、様々な要素、領域、セクション等を描くために用いられ、又、限定的であることは意図されていない。類似の用語は、本明細書を通して類似の要素を指す。
【００２５】
本明細書においては、「有する（ｈａｖｉｎｇ）」、「包含する（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」などの語句は、述べられた要素または特徴の存在を示すとともに、それ以外の要素または特徴を排除しないオープンエンドタームである。冠詞の「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈上明らかに矛盾する場合を除き、単数形だけでなく複数形も包含するものとする。
【００２６】
上述の変形形態および応用形態の範囲を念頭に、本発明は、前述の説明によっては限定されず、添付図面によっても限定されないことを理解されたい。その代わりに、本発明は、以下の特許請求の範囲およびそれらの法的均等物によってのみ限定される。
【符号の説明】
【００２７】
１００、３００、４００  出力インダクタ
１０２  磁気コア
１０４  導体
１０６、１０８  第１および第２の端子
１１０  切り欠き
１１２、１１４  第１および第２のセクション
１１５  底面
２００  電力段ダイ
２０２  ポスト
４０２  ブロック
５００  ＰＣＢ
５０１  第１の面
５０２  電力段ダイ
５０３  第２の面
５０４  出力インダクタ
５０６  負荷
５０８  入力キャパシタ
５１０  接点領域
５１２  入力キャパシタ
５１４  出力キャパシタ
５１６  デカップリングキャパシタ
５１８  ブートキャパシタ
５２０  電流監視回路用キャパシタ
【図１】
2015089333.tif 000003
【図２】
2015089333.tif 000004
【図３Ａ−Ｂ】
2015089333.tif 000005
【図３Ｃ−Ｄ】
2015089333.tif 000006
【図４】
2015089333.tif 000007
【図５】
2015089333.tif 000008
【図６】
2015089333.tif 000009
【図７】
2015089333.tif 000010
【図８】
2015089333.tif 000011
【外国語明細書】
2015089333000001.pdf
2015089333000002.pdf
2015089333000003.pdf
2015089333000004.pdf