(57)【要約】【課題】高品位な印刷成果物を保証しながら、コストアップをすることなく、高速記録を実現することに寄与する記録ヘッド、データ転送装置、その装置を用いた記録装置とデータ転送方法を提供することである。【解決手段】複数の記録素子と、記録データ信号をシリアルに入力して格納するシフトレジスタとを備えた記録ヘッドに次の構成を備える。即ち、シフトレジスタに入力されたデータ信号の内、ブロック時分割駆動のために各ブロックを選択するブロック選択データをラッチする第１のラッチ回路と、当該各ブロックを駆動するための記録データをラッチする第２のラッチ回路とを備える。そして、前記入力されたデータ信号に含まれる制御信号に基づいて、第２のラッチ回路にラッチされた記録データの更新を制御する制御回路とを備える。【選択図】  図３
2015182390.tif 000002
【特許請求の範囲】
【請求項１】
複数の記録素子と、
記録データ信号をシリアルに入力して格納するシフトレジスタと、
前記シフトレジスタに入力された前記記録データ信号の内、前記複数の記録素子を複数のブロックに分割し、各ブロックを時分割駆動するために、前記各ブロックを選択するブロック選択データをラッチする第１のラッチ回路と、
前記シフトレジスタに入力された前記記録データ信号の内、当該各ブロックの記録素子を駆動するための記録データをラッチする第２のラッチ回路と、
前記シフトレジスタに入力された前記記録データ信号に含まれる制御データに基づいて、前記第２のラッチ回路にラッチされた記録データの更新を制御する制御回路とを有することを特徴とする記録ヘッド。
【請求項２】
前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためにラッチ信号を入力し、
前記制御回路は前記ラッチ信号の入力タイミングで前記第２のラッチ回路にラッチされた記録データの更新を行うことを特徴とする請求項１に記載の記録ヘッド。
【請求項３】
前記制御回路は、
前記シフトレジスタに入力された制御データの値を入力して反転するインバータと、
前記ラッチ信号と前記インバータにより値が反転された制御データとを入力して論理積を演算するＡＮＤ回路とを有し、
前記ＡＮＤ回路から出力される前記論理積の演算の結果を表わす信号に基づいて、前記第２のラッチ回路にラッチされた記録データの更新の制御を行うことを特徴とする請求項２に記載の記録ヘッド。
【請求項４】
前記第１のラッチ回路によりラッチされたブロック選択データをデコードしてブロック選択信号を生成するデコーダをさらに有し、
前記複数の記録素子は、前記ブロック選択信号と前記第２のラッチ回路にラッチされた記録データと、入力されるヒータ信号とに基づいて時分割駆動されることを特徴とする請求項１乃至３のいずれか１項に記載の記録ヘッド。
【請求項５】
前記複数の記録素子それぞれに対応して備えられ、前記複数の記録素子を駆動する複数の駆動素子をさらに有することを特徴とする請求項１乃至４のいずれか１項に記載の記録ヘッド。
【請求項６】
前記記録ヘッドは、前記複数の記録素子からインクを吐出するインクジェット記録ヘッドであることを特徴とする請求項１乃至５のいずれか１項に記載の記録ヘッド。
【請求項７】
請求項１乃至６のいずれか１項に記載の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置であって、
前記記録ヘッドを通常記録させる場合には、前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号を転送し、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送と前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送とが前記ラッチ信号を転送する間隔ごとに異なるように転送する転送手段を有することを特徴とするデータ転送装置。
【請求項８】
前記記録ヘッドを通常記録させる場合に転送される制御データの値と、前記記録ヘッドを高速記録させる場合に転送される制御データの値とは異なることを特徴とする請求項７に記載のデータ転送装置。
【請求項９】
前記ブロック選択データは該データが転送されるごとに異なるブロックを選択することを特徴とする請求項７又は８に記載のデータ転送装置。
【請求項１０】
前記ブロックの駆動順を指定するデータを格納するメモリをさらに有することを特徴とする請求項９に記載のデータ転送装置。
【請求項１１】
前記転送手段は、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送を行う場合の前記ラッチ信号の転送の間隔より、前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送を行う場合の前記ラッチ信号の転送の間隔を短くするよう前記ラッチ信号を転送するタイミングを制御することを特徴とする請求項７乃至１０のいずれか１項に記載のデータ転送装置。
【請求項１２】
請求項７乃至１１のいずれか１項に記載のデータ転送装置を用いることを特徴とする記録装置。
【請求項１３】
請求項１乃至６のいずれか１項に記載の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置のデータ転送方法であって、
前記記録ヘッドを通常記録させる場合には、前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号を転送し、
前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送と前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送とが前記ラッチ信号を転送する間隔ごとに異なるように転送する転送手段を有することを特徴とするデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法に関し、特に、例えば、インクジェット記録ヘッド、その記録ヘッドに対してデータを転送するデータ転送装置、その装置を用いた記録装置、及びデータ転送方法に関する。
【背景技術】
【０００２】
インクジェット記録装置は、これまでにも記録ヘッドに備えられるインク吐出ノズル（以下、ノズル）の数を増やし、その駆動周期を速くすることで記録速度の高速化を図ってきた。このとき、記録装置の電源に常に全てのノズルからインクを同時吐出する容量を備えることは、電源のコストアップにつながり、更には電源サイズの大型化を招く等の理由により困難である。これに対処するため、複数のノズルを複数のブロックに分割し、各ブロックを時分割駆動することで比較的小さい容量の電源を用いることを可能にしている。この場合、分割されたブロックを順次駆動し、全ブロックを一巡することで全てのノズルを駆動することになる。
【０００３】
一般には記録ヘッドを搭載したキャリッジをその移動方向（主走査方向）に移動させながら、上記の駆動を繰り返すことでキャリッジ１走査分の記録を行う。
【０００４】
図１４は記録データを記録ヘッドに送信する際のタイミングチャートを示す図ある。
【０００５】
図１５は記録ヘッドの内部論理構成の概略を示すブロック図である。
【０００６】
図１４〜図１５に示されている記録データ信号（Ｈ＿ＤＡＴＡ）はクロック信号（Ｈ＿ＣＬＫ）に同期して記録ヘッド送信される。一方、２０ビットシフトレジスタ２００はクロック信号（Ｈ＿ＣＬＫ）のパルスの立ち上がりと立ち下がりに同期して記録データ信号（Ｈ＿ＤＡＴＡ）を内部に取り込む。図１４に示すように、記録データ信号（Ｈ＿ＤＡＴＡ）として記録データのビット１５（Ｄ１５）から順にビット０（Ｄ０）までシリアルに送信され、その後、ブロック選択信号のビット３（ＢＥ３）からビット０（ＢＥ０）が送信される。
【０００７】
クロック信号（Ｈ＿ＣＬＫ）の１０個分のパルスによって２０ビットのデータが２０ビットシフトレジスタ２００に取り込まれる。また、ラッチ信号（Ｈ＿ＬＡＴＣＨ）のパルスの立ち上がりによって記録データは１６ビットラッチ２０２に、ブロック選択データは４ビットラッチ２０１にラッチされる。４ビットラッチ２０１に保持されたブロック選択データは４→１６デコーダ２０３で１６ビットのブロック選択データにデコードされ、３入力ＡＮＤ回路２１０に接続される。３入力ＡＮＤ回路２１０には、ブロック選択データが１６ビットにデコードされた信号と、１６ビットラッチ２０２からの出力信号と、ヒート信号（Ｈ＿ＨＥＡＴ）の信号が入力される。そして、これら３入力が全て“１”の値となった場合のみ、ヒータ（ＳＥＧ０〜２５５）２１１が過熱されインクが吐出される。
【０００８】
図１４に示す例では、ラッチ信号（Ｈ＿ＬＡＴＣＨ）から次のラッチ信号（Ｈ＿ＬＡＴＣＨ）までの周期はＴμ秒である。
【０００９】
さて、ブロック選択データの制御に関し、例えば、特許文献１は駆動ブロックパターンを予めメモリに格納し、所定タイミング毎にアドレス０からブロック駆動順をそのメモリから読み出して、時分割駆動におけるブロック駆動順を制御する技術を開示している。
【００１０】
図１６はメモリに記憶される駆動ブロックパターンの例を示す図である。
【００１１】
図１６の例は、メモリのアドレス０からアドレス１５まで１６分割のブロックパターンを保持する例である。ビットｂ３〜ｂ０は保持されているブロックパターンを４ビットの２進数で表記したものであり、右端のｈｅｘはブロックパターンを１６進数で表記したものである。ブロックパターンは０からＦまでがメモリ内に保持されている。
【００１２】
また、特許文献２は、画像記録の際、複数のノズルからの単位時間あたりのインク吐出回数に応じて、時分割駆動制御を行う構成を開示している。駆動順には、隣接ノズルからのインク吐出時に生じるインク界面振動がノズルに伝わる前にインク吐出を行う連続型の駆動順と、隣接ノズルからのインク吐出時に生じるインク界面振動がノズルに伝わり始めた後にインク吐出がなされる分散型の駆動順とがある。特許文献２では、複数のノズルからの単位時間あたりのインク吐出回数に応じて、これらのいずれかの駆動順を選択して時分割駆動するように制御し、画像記録時の記録条件に応じて、ブロックの駆動順番を異ならせる構成を提案している。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特願２００２−２３９４８２号公報
【特許文献２】特願２００７−１４６９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
さて、近年になり記録装置にはますますその高速化と高画質化が望まれている。このため、高速化の要求を満たすため、記録ヘッドのノズル数を増加させることが考えられる。ノズル数を増加させる事で、一度に記録可能な記録幅を広げることが可能となり、ノズル当りより少ない吐出回数で印刷物の記録が行えるため、１ページ当たりの印刷時間短縮が図られる。一方、ノズル数を増加させると記録ヘッドの生産コストは上昇し、ノズル数の増加に対応するため制御回路の回路規模も大きくなり、結果として記録装置自体のサイズも大型化するという問題がある。
【００１５】
また別の記録高速化の手段として記録ヘッドの走査速度を上げ、吐出周波数を大きくすることも考えられる。しかしながら、吐出周波数を大きくするためには、記録データの記録ヘッドへの送信をより高速に行う必要がある。
【００１６】
図１７は図１４に示す場合と比較して２倍の速度で、即ち、周期Ｔ／２μ秒で記録データを送信する際のタイミングチャートを示す図である。
【００１７】
図１７に示すタイミング波形では図１４に示す周期Ｔμ秒での記録動作と比べ半分の時間で送信を完了する為に、クロック信号（Ｈ＿ＣＬＫ）と記録データ信号（Ｈ＿ＤＡＴＡ）の送信周波数が２倍になっていることが分かる。
【００１８】
図１８はクロック信号（Ｈ＿ＣＬＫ）のパルスの立ち上がりエッジに同期して記録データ信号（Ｈ＿ＤＡＴＡ）を取り込むタイミングを示す信号波形である。
【００１９】
図１８に示す例では、クロック信号（Ｈ＿ＣＬＫ）のパルスの立ち上がりエッジと立ち下がりエッジの両方で、記録データ信号（Ｈ＿ＤＡＴＡ）の取り込みを行っている。記録データ信号（Ｈ＿ＤＡＴＡ）の値が“０（ロー）”から“１（ハイ）”に変化後、クロック信号（Ｈ＿ＣＬＫ）のパルス立ち上がりまでの時間Ｔ１はデータセットアップタイムとして半導体の技術仕様で要求時間Ｎナノ秒として規定されている。同様に、クロック信号（Ｈ＿ＣＬＫ）のパルス立ち上がりで記録データ信号（Ｈ＿ＤＡＴＡ）の状態を保持する時間Ｔ２もデータホールドタイムとして規定されている。また、クロック信号（Ｈ＿ＣＬＫ）のパルス立ち下がりに関してもデータセットアップタイムＴ３、データホールドタイムＴ４が規定されている。
【００２０】
通常、データセットアップタイムとデータホールドタイムとは、クロック信号（Ｈ＿ＣＬＫ）と記録データ信号（Ｈ＿ＤＡＴＡ）の波形の歪み（“なまり”ともいう）の影響があるため、必要時間Ｎナノ秒よりも十分に長い時間となる様に設計されている。具体的には、セットアップタイムとデータホールドタイムの要求時間が１０ナノ秒であった場合、実際の駆動では波形の歪みを鑑みて２０ナノ秒程度で動作をさせている。
【００２１】
しかしながら、図１７に示すように、記録周期をＴ／２μ秒にした場合には、クロック信号（Ｈ＿ＣＬＫ）と記録データ信号（Ｈ＿ＤＡＴＡ）の送信周波数を倍にする必要があるため、セットアップタイムとデータホールドタイムの要求時間を満たせない。一方、データ送信をより高速に行うためには、セットアップタイムとデータホールドタイムの要求時間を短くする必要がある。そのためには、インピーダンスの低い、より微細な半導体プロセスでの新規設計やデータの配線による遅延、波形の歪みを減らすパターンの変更等が必要となる。これは、再設計と新しい製造設備の更新などを必要とし、コストアップの要因となってしまう。
【００２２】
また、記録高速化実現のため、記録ヘッドの走査速度を上げ、印刷間隔を間引くことがもう一つの手段として考えられる。この場合、記録ヘッドの走査速度を２倍として、記録周期２回に１回の記録動作にすることで記録周期をＴμ秒確保することが可能となり、セットアップタイムとデータホールドタイムの要求時間を満たすことができる。しかしながら、この場合、記録動作を間引いてしまうため、得られる印刷物の画像濃度が減少してしまい、高品位な印刷成果物を得ることができない。
【００２３】
本発明は上記従来例に鑑みてなされたもので、高品位な印刷成果物を保証しながら、コストアップをすることなく、高速記録を実現することに寄与する記録ヘッド、データ転送装置、その装置を用いた記録装置とデータ転送方法を提供すること目的とする。
【課題を解決するための手段】
【００２４】
上記目的を達成するために本発明の記録ヘッドは次のような構成からなる。
【００２５】
即ち、複数の記録素子と、記録データ信号をシリアルに入力して格納するシフトレジスタと、前記シフトレジスタに入力された前記記録データ信号の内、前記複数の記録素子を複数のブロックに分割し、各ブロックを時分割駆動するために、前記各ブロックを選択するブロック選択データをラッチする第１のラッチ回路と、前記シフトレジスタに入力された前記記録データ信号の内、当該各ブロックの記録素子を駆動するための記録データをラッチする第２のラッチ回路と、前記シフトレジスタに入力された前記記録データ信号に含まれる制御データに基づいて、前記第２のラッチ回路にラッチされた記録データの更新を制御する制御回路とを有することを特徴とする。
【００２６】
また本発明を別の側面から見れば、上記構成の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置であって、前記記録ヘッドを通常記録させる場合には、前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号を転送し、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送と前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送とが前記ラッチ信号を転送する間隔ごとに異なるように転送する転送手段を有することを特徴とするデータ転送装置を備える。
【００２７】
さらに本発明を別の側面から見れば、上記構成のデータ転送装置を用いた記録装置を備える。
【００２８】
またさらに本発明を別の側面から見れば、上記構成の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置のデータ転送方法であって、前記記録ヘッドを通常記録させる場合には、前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号を転送し、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データと前記制御データとが含まれる前記記録データ信号の転送と前記ブロック選択データと前記制御データとが含まれる前記記録データ信号の転送とが前記ラッチ信号を転送する間隔ごとに異なるように転送する転送手段を有することを特徴とするデータ転送方法を備える。
【発明の効果】
【００２９】
従って本発明によれば、記録データ信号にブロック選択データと記録データと制御データとが含まれる転送と、ブロック選択データと制御データのみが含まれる転送とが混在するようにできる。その結果、ブロック選択データと制御データのみの転送時にはデータの転送時間を短縮することが可能となり、これにより記録ヘッドの高速記録を達成することができる。
【００３０】
このように、複雑な制御を行ったり、回路構成を複雑にするすることなく、記録の高速化を達成できる。また、高速記録時には、ラッチされた記録データが更新されることなく、そのまま用いることも可能になるので、印刷成果物の記録濃度を低下させることなく高品位な記録が達成できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の代表的な実施例である記録装置の構成概要を示す外観斜視図である。
【図２】記録ヘッドの制御ロジックの概略を示すブロック図である。
【図３】記録ヘッドのヘッドロジックの概略構成を示すブロック図である。
【図４】図３に示すヘッドロジックに含まれる２２ビットシフトレジスタと１６ビットラッチの接続詳細図である。
【図５】記録ヘッドに送信される記録データ信号（Ｈ＿ＤＡＴＡ）の詳細を示すタイミングチャートである。
【図６】記録ヘッドに転送される信号のタイミングチャートである。
【図７】記録ヘッドに転送される信号が複数ステップに及ぶ様子を示すタイミングチャートである。
【図８】記録ヘッドのヒータを駆動する駆動制御を示すフローチャートである。
【図９】通常記録時の記録紙面上のドット配置を示す図である。
【図１０】ヒータを１６ブロックに分割して時分割駆動する場合のタイミングチャートである。
【図１１】高速記録時の記録紙面上のドット配置を示す図である。
【図１２】同一記録データを４ブロックの記録を行う場合のタイミングチャートである。
【図１３】同一記録データを用いて４ブロックを記録し、高速記録を行う際の記録紙面上のドット配置を示す図である。
【図１４】記録データを記録ヘッドに送信する際のタイミングチャートを示す図ある。
【図１５】記録ヘッドの内部論理構成の概略を示すブロック図である。
【図１６】メモリに記憶される駆動ブロックパターンの例を示す図である。
【図１７】図１４に示す場合と比較して２倍の速度（周期Ｔ／２μ秒）で記録データを送信する際のタイミングチャートを示す図である。
【図１８】クロック信号（Ｈ＿ＣＬＫ）のパルスの立ち上がりエッジに同期して記録データ信号（Ｈ＿ＤＡＴＡ）を取り込むタイミングを示す信号波形である。
【発明を実施するための形態】
【００３２】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。
【００３３】
なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００３４】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００３５】
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
【００３６】
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００３７】
最初に共通実施例として用いるインクジェット記録装置の構成について説明する。
【００３８】
一般にインクジェット記録装置（以下、記録装置）は、インクジェット記録ヘッド（以下、記録ヘッド）とインクタンクとを搭載するキャリッジと、例えば、記録紙のような記録媒体を搬送する搬送手段と、これらを制御する為の制御手段とを備えている。そして、その記録装置では、インクの液滴を吐出する複数のインク吐出口（以下、ノズル）を設けた記録ヘッドを記録媒体の搬送方向（副走査方向）とは直交する方向（主走査方向）に走査させる一方、記録媒体にインクを吐出して記録を行う。このとき、インクを吐出する多数のノズルが副走査方向に直線上に配置することにより、記録ヘッドが記録媒体上を１回走査することでそのノズル数に対応した幅の記録が行われる。
【００３９】
＜記録装置の構成＞
図１は、本発明の代表的な実施例である記録装置の構成概要を示す外観斜視図である。
【００４０】
図１に示すように、記録装置１００は、インクを吐出して記録を行なう記録ヘッド１０３を搭載したキャリッジ１０２にキャリッジモータＭ１によって発生する駆動力を伝達機構１０４より伝え、キャリッジ１０２を矢印Ａ方向に往復移動させる。これとともに、例えば、記録紙などの記録媒体Ｐを給紙機構１０５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド１０３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００４１】
また、記録ヘッド１０３の状態を良好に維持するためにキャリッジ１０２を回復装置１１０の位置まで移動させ、間欠的に記録ヘッド１０３の吐出回復処理を行う。
【００４２】
記録装置１００のキャリッジ１０２には記録ヘッド１０３を搭載するのみならず、記録ヘッド１０３に供給するインクを貯留するインクカートリッジ１０６を装着する。インクカートリッジ１０６はキャリッジ１０２に対して着脱自在になっている。記録装置１００はカラー記録が可能であり、そのためにキャリッジ１０２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００４３】
さて、キャリッジ１０２と記録ヘッド１０３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド１０３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、記録ヘッド１０３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用し、熱エネルギーを発生するために電気熱変換体を備える。そして、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００４４】
図１に示されているように、キャリッジ１０２はキャリッジモータＭ１の駆動力を伝達する伝達機構１０４の駆動ベルト１０７の一部に連結されており、ガイドシャフト１１３に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。従って、キャリッジ１０２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１１３に沿って往復移動する。また、キャリッジ１０２の移動方向（矢印Ａ方向、この実施例におけるノズル列と交差する方向）に沿ってキャリッジ１０２の絶対位置を示すためのエンコーダスケール１０８が備えられている。この実施例では、エンコーダスケール１０８は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ１０９に固着され、他方は板バネ（不図示）で支持されている。
【００４５】
また、キャリッジ１０２の背面にはエンコーダ（不図示）を備え、キャリッジ１０２の移動速度の検出を行い、キャリッジ１０２を駆動する時に、そのフィードバック制御を行うように構成されている。また、エンコーダスケール１０８の位置情報をエンコーダにより読み取ることで、記録ヘッド１０３のインク吐出タイミング（以下、ヒートタイミング）が得られる。
【００４６】
また、記録装置１００には、記録ヘッド１０３の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられており、キャリッジモータＭ１の駆動力によって記録ヘッド１０３を搭載したキャリッジ１０２が往復移動される。これと同時に、記録ヘッド１０３に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。
【００４７】
さらに、図１において、搬送ローラ１１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動され、ピンチローラ１１５はバネ（不図示）により記録媒体Ｐを搬送ローラ１１４に当接する。ピンチローラホルダ１１６は、ピンチローラ１１５を回転自在に支持する。搬送ローラギア１１７は搬送ローラ１１４の一端に固着されている。そして、搬送ローラギア１１７に中間ギア（不図示）を介して伝達された搬送モータＭ２の回転により、搬送ローラ１１４が駆動される。
【００４８】
またさらに、排出ローラ１２０は記録ヘッド１０３によって画像が形成された記録媒体Ｐを記録装置外ヘ排出するために用いられ、搬送モータＭ２の回転が伝達されることで駆動されるようになっている。なお、排出ローラ１２０は記録媒体Ｐをバネ（不図示）により圧接する拍車ローラ（不図示）により当接する。なお、拍車ローラは拍車ホルダ１２２により回転自在に支持される。
【００４９】
またさらに、記録装置１００には、記録ヘッド１０３の吐出不良を回復するための回復装置１１０が配設されている。図１に示されているように、回復装置１１０は記録ヘッド１０３を搭載するキャリッジ１０２の記録動作のための往復運動の範囲外（記録領域外）の所望位置（例えば、ホームポジション）に備えられる。
【００５０】
回復装置１１０は、記録ヘッド１０３の吐出口面をキャッピングするキャッピング機構１１１と記録ヘッド１０３の吐出口面をクリーニングするワイピング機構１１２を備えている。キャッピング機構１１１による吐出口面のキャッピングに連動して回復装置１１０内の吸引構成（吸引ポンプ等）により吐出口からインクを強制的に排出させる。それによって、記録ヘッド１０３のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理が実行される。
【００５１】
また、非記録動作時等には、記録ヘッド１０３の吐出口面をキャッピング機構１１１によるキャッピングすることによって、記録ヘッド１０３を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構１１２はキャッピング機構１１１の近傍に配され、記録ヘッド１０３の吐出口面に付着したインク液滴を拭き取るようになっている。
【００５２】
これらキャッピング機構１１１及びワイピング機構１１２により、記録ヘッド１０３のインク吐出状態を正常に保つことが可能となっている。
【００５３】
図２は記録ヘッドの制御ロジックの概略を示すブロック図である。
【００５４】
図２に示す構成によれば、ホストＰＣ１３６から送信された記録データ（カラー記録データ）は記録装置内部のインタフェース（以下、Ｉ／Ｆ）制御ブロック１３７で受信される。その受信データはデータ展開ブロック１３８によってカラー記録データの各色成分（ＹＭＣＢｋ）毎及び各ノズル列毎の記録データに展開される。ここで、ＣＰＵ１４０はＲＯＭ１３９に記憶された制御プログラムを読み出して実行し、記録動作を制御する。データ展開ブロック１３８により展開された記録データはＣＰＵ１４０によって制御されるＤＭＡコントローラ１３２によりＤＲＡＭ１３１に転送されて一時的に格納される。
【００５５】
ＤＲＡＭ１３１に格納された記録データは、記録タイミング生成回路１３０に入力されたエンコーダ信号に基づいて記録ヘッド１０３の位置を検出しながら、再びＤＭＡコントローラ１３２によって読み出される。そして、シーケンスコントローラ１３４を経て記録ヘッド１０３のヘッドロジック１３５に転送される。このとき、転送されるデータは色数分の記録データ信号（Ｈ＿ＤＡＴＡ１、Ｈ＿ＤＡＴＡ２……）がクロック信号（Ｈ＿ＣＬＫ）に従って、シーケンスコントローラ１３４から出力される。そして、そのデータ転送後、ラッチ信号（Ｈ＿ＬＡＴＣＨ）がヘッドロジック１３５に出力され、記録データ信号がヘッドロジック１３５内のラッチ回路にラッチされる。
【００５６】
一方、シーケンスコントローラ１３４はブロック生成回路１３３によって生成され、その内部メモリに格納されたブロック選択信号を入力する。このブロック選択信号により、時分割駆動におけるブロック駆動順が指定される。そのブロック選択信号はシーケンスコントローラ１３４で記録データ信号（Ｈ＿ＤＡＴＡｎ）にマージされ記録ヘッド１０３に出力される。なお、ｎ＝１，２，……Ｎである。ラッチ生成回路１４１はエンコーダ信号に基づいて記録タイミング生成回路１３０から出力された記録タイミング信号に基づいて、記録タイミングを示すラッチ信号（Ｈ＿ＬＡＴＣＨ）を生成する。
【００５７】
図３は記録ヘッド１０３のヘッドロジックの概略構成を示すブロック図である。なお、図３において、既に図１５で説明したのと同じ構成要素や同じ信号には同じ参照番号や記号を用いている。
【００５８】
図４は図３に示すヘッドロジックに含まれる２２ビットシフトレジスタ２００と１６ビットラッチ２０２の接続詳細図である。
【００５９】
図５は記録ヘッドに送信される記録データ信号（Ｈ＿ＤＡＴＡ）の詳細を示すタイミングチャートである。
【００６０】
図３〜図５に示されているように、クロック信号（Ｈ＿ＣＬＫ）のパルスの両エッジに同期して、記録データ信号（Ｈ＿ＤＡＴＡ）が２２ビットシフトレジスタ２００’に取り込まれる。２２ビットシフトレジスタ２００’のビットｂｉｔ０〜１５は記録データ信号のＤ０〜Ｄ１５が保持され、ビットｂｉｔ１６〜１９はブロック選択データの４ビット（ＢＥ０〜ＢＥ３）が保持される。２２ビットシフトレジスタ２００’のビットｂｉｔ２０は、“０”の値のデータが固定的に設定され（送信データを偶数とする為）、ビットｂｉｔ２１は制御データ（ＳＥＬデータ）が保持される。
【００６１】
ＳＥＬデータの値が“０”の場合、インバータ２０５による反転信号とラッチ信号（Ｈ＿ＬＡＴＣＨ）の値“１”がＡＮＤ回路２０４に入力され論理積が演算され、その結果信号により１６ビットラッチ２０２に記録データ信号（Ｄ０〜Ｄ１５）が遷移する。これに対して、ＳＥＬデータの値が“１”の場合、ＡＮＤ回路２０４からの出力は“０”であり、“１’とならないため、１６ビットラッチ２０２のデータは更新されない。このように、１６ビットラッチ２０２のデータの更新制御という点から見ると、ＡＮＤ回路２０４とインバータ２０５とにより制御回路が構成される。
【００６２】
一方、２２ビットシフトレジスタ２００’のビットｂｉｔ１６〜１９に保持された４ビットのブロック選択データ（ＢＥ０〜ＢＥ３）は、ＳＥＬ信号の値“０”或いは“１”に係りなく、４ビットラッチ２０１に遷移する。４ビットラッチ２０１に遷移したブロック選択データは４→１６デコーダ２０３で１６ビット信号にデコードされる。デコードされた信号は、３入力ＡＮＤ回路２１０に１６ビットラッチ２０２からの記録データ信号、ヒート信号（Ｈ＿ＨＥＡＴ）と共に入力される。そして、これら３入力の値が“１”となった３入力ＡＮＤ回路２１０に対応するヒータ（記録素子）とこれを駆動する駆動素子からなる記録要素（ＳＥＧｉ）２１１が駆動される。ここで、ｉ＝０，１，……２５５である。
【００６３】
図６は記録ヘッドに転送される信号のタイミングチャートである。
【００６４】
図６において、（Ａ）は通常記録時のタイミングチャート、（Ｂ）は高速記録を行った際のタイミングチャートである。
【００６５】
通常記録時には、図６（Ａ）に示すように、記録データとブロックデータは周期Ｔ秒毎に記録ヘッド１０３に送信し、ＳＥＬ信号は常に値“０”を送信する。これにより、ラッチ信号（Ｈ＿ＬＡＴＣＨ）の値が“１”になる毎に２２ビットシフトレジスタ２００’に保持された記録データ（Ｄ０〜１５）と、４ビットのブロック選択データ（ＢＥ０〜３）は１６ビットラッチ２０２、４ビットラッチ２０１に夫々遷移する。ここで、ヒート信号（Ｈ＿ＨＥＡＴ）はラッチ信号（Ｈ＿ＬＡＴＣＨ）の値が“１”となってから時間ｔ１後に出力される。
【００６６】
一方、高速記録時には、図６（Ｂ）に示すように、最初の送信ではＳＥＬ信号の値は、“０”で記録データとブロック選択データが送信される。そして、次に入力されるラッチ信号（Ｈ＿ＬＡＴＣＨ）で、２２ビットシフトレジスタ２００’に保持された記録データ（Ｄ０〜１５）と、４ビットのブロック選択データ（ＢＥ０〜３）は、１６ビットラッチ２０２、４ビットラッチ２０１に夫々遷移する。また、次の送信ではＳＥＬ信号の値は、“１”で４ビットのブロック選択データのみが送信される。この送信では、記録データの送信を行わないので通常記録の周期Ｔ秒のＮ分の１の時間で送信することができる。周期Ｔ／Ｎ秒での送信では、ヒート信号（Ｈ＿ＨＥＡＴ）はラッチ信号（Ｈ＿ＬＡＴＣＨ）のパルスが“１”になってから時間ｔ２後に出力される。これは、周期Ｔ→周期Ｔ／Ｎ→周期Ｔ→周期Ｔ／Ｎ……と記録動作繰り返した際に、ヒート信号（Ｈ＿ＨＥＡＴ）の入力間隔を一定間隔にするためである。もし、ヒート信号（Ｈ＿ＨＥＡＴ）の入力周期が一定でない場合、画像ムラとして現れてしまう。  
また、時間ｔ１とｔ２はヒート信号（Ｈ＿ＨＥＡＴ）の入力間隔が｛Ｔ秒＋（Ｔ／Ｎ）｝／２秒となるように定められている。
【００６７】
さて、図３に示す構成から分かるように、記録ヘッド１０３のヒータ数は２５６である一方、記録データを取り込むラッチ回路のラッチ容量は１６ビットである。従って、時分割駆動により記録ヘッド１０３の全てのヒータに１回の記録機会を与えるために、１６ブロック（ブロック（Ｂｌｏｃｋ）０〜１５）分の記録動作が必要である。
【００６８】
図７は記録ヘッドに転送される信号が複数ステップに及ぶ様子を示すタイミングチャートである。
【００６９】
図７において、（Ａ）は通常記録時のタイミングチャート、（Ｂ）は高速記録時のタイミングチャートである。
【００７０】
通常記録時では、図７（Ａ）に示すように、ステップ０で送信された記録データとブロックデータ（ブロック０）は、ラッチ信号（Ｈ＿ＬＡＴＣＨ）の入力タイミングＬＴ１で、１６ビットラッチ２０２と４ビットラッチ２０１に夫々、遷移する。そして、ステップ１で入力されるヒータ信号（Ｈ＿ＨＥＡＴ）によりブロック０のヒータが駆動される。同時にステップ１では、記録データとブロック選択データ（ブロック８）の送信が行われ、タイミングＬＴ２でこれらのデータは１６ビットラッチ２０２、４ビットラッチ２０１に遷移する。そして、ステップ２で入力されるヒータ信号（Ｈ＿ＨＥＡＴ）によりブロック８のヒータが駆動される。上記動作を１６ブロック分にわたり繰り返すことにより１サイクル分の記録が行われる。通常記録時では、全ステップでＳＥＬ信号の値は常に“０”で送信が行われる。
【００７１】
高速記録時では、図７（Ｂ）に示すように、ステップ０で送信された記録データとブロックデータ（ブロック０）は、ラッチ信号（Ｈ＿ＬＡＴＣＨ）の入力タイミングＬＴ１で、１６ビットラッチ２０２と４ビットラッチ２０１に夫々、遷移する。そして、ステップ１で入力されるヒータ信号（Ｈ＿ＨＥＡＴ）によりブロック０のヒータが駆動される。同時にステップ１では、ブロック選択データ（ブロック１）のみが送信され、そのデータがタイミングＬＴ２で４ビットラッチ２０１に遷移する。ここで、１６ビットラッチ２０２に保持された記録データはステップ０で送信された記録データのままであり、タイミングＬＴ２では更新されない。次に、ステップ２ではステップ０で送信された記録データとステップ１で送信されたブロックデータ（ブロック１）とヒータ信号（Ｈ＿ＨＥＡＴ）とによりヒータが駆動される。また、ステップ２では記録データとブロックデータ（ブロック８）とが送信される。上記動作を１６ブロック分にわたり繰り返すことにより１サイクル分の記録が行われる。高速記録時では、ＳＥＬ信号の値はステップ０では“０”、ステップ１では“１”、ステップ２では“０”、ステップ３では“１”、……と、１ステップ毎に“０”、“１”、“０”、“１”、……と反転する。
【００７２】
図８は記録ヘッドのヒータを駆動する駆動制御を示すフローチャートである。
【００７３】
ステップＳ１０１では、クロック信号（Ｈ＿ＣＬＫ）の入力に応じて２２ビットシフトレジスタ２００’にデータが取り込まれる。ステップＳ１０２ではラッチ信号（Ｈ＿ＬＡＴＣＨ）がアサートされると、処理はステップＳ１０３に進み、シフトレジスタ２００’の最下位ビットにセットされるＳＥＬ信号の値が判定される。
【００７４】
ここで、ＳＥＬ＝“０”であった場合には、処理はステップＳ１０４に進み、１６ビットラッチ２０２には記録データが、４ビットラッチ２０１にブロック選択データがラッチされる。さらに、ステップＳ１０５では入力されるヒータ信号（Ｈ＿ＨＥＡＴ）によりステップＳ１０４でラッチした記録データをブロック選択データで選択されたノズルのヒータを駆動する。
【００７５】
これに対して、ステップＳ１０３で最下位ビットのＳＥＬ＝“１”であった場合には、処理はステップＳ１０７に進み、４ビットラッチ２０１にブロック選択データのみがラッチされる。さらに、ステップＳ１０８ではラッチされたブロック選択データを用いて選択されたノズルのヒータが入力されるヒータ信号（Ｈ＿ＨＥＡＴ）によって駆動される。
【００７６】
ステップＳ１０５又はステップＳ１０８の処理後、ステップＳ１０６では全記録データを用いた記録動作が終了したかどうかを調べる。ここで、全記録データを用いた記録動作が終了していないと判定された場合、処理はステップＳ１０１に戻り、全記録データを用いた記録動作が終了したと判定された場合、処理は終了する。
【００７７】
なお、通常記録時、２２ビットシフトレジスタ２００’の最下位ビットは常に“０”であり、ステップＳ１０３での判断は常にＹｅｓとなり、処理は常にステップＳ１０４に進む。一方、高速記録時にはステップＳ１０３での判断は、ラッチ信号の入力タイミングＬＴ毎にＹｅｓ、Ｎｏ、Ｙｅｓ、Ｎｏ、……となり、ステップＳ１０４とステップＳ１０７とに進む処理とが交互に繰り返される。
【００７８】
図９は通常記録時の記録紙面上のドット配置を示す図である。
【００７９】
図９において、１番左の列は記録ヘッド１０３に備えられる２５５個のノズルを模式的に示し、左から２番目の列はノズル番号（ＳＥＧ）を示し、０から２５５まで示されている。左から３番目の列は１６ビットラッチ２０２から出力された１６ビットの記録データの接続先を示している。即ち、ビット０の記録データはＳＥＧ０〜１５まで接続され、ビット１の記録データはＳＥＧ１６〜３１まで接続され……、ビット１５の記録データはＳＥＧ２４０〜２５５に接続されている。
【００８０】
次に、左から４番目の列は記録データが接続されるブロック番号を示し、４→１６デコーダ２０３でデコードされた１６ビットのブロック選択信号である。ブロック選択信号の０ビットは、ＳＥＧ０、１６、３２、……、２４０とノズル（ヒータ）１６個とびに接続されている。ブロック選択信号の１ビットは、ＳＥＧ１、１７、３３、……、２４１とＳＥＧ１を起点にノズル（ヒータ）１６個とびに接続されている。一般的には、ブロック選択信号のＮビットは、ＳＥＧＮを起点にノズル（ヒータ）１６個とびに接続されることになる。
【００８１】
例えば、記録データのビット０が“１”でブロックに“０”が選択された場合、ＳＥＧ０からインクが吐出される。また、記録データのビット０が“１”でブロックに“１”が選択された場合、ＳＥＧ１からインクが吐出される。このような制御をブロック０〜１５まで繰り返すことで、１６ビットの記録データと４ビットのブロック選択データの組み合わせで、ノズル番号（ＳＥＧ）０〜２５５の２５５個のノズルからインクを吐出することができる。図９では、ブロック０→８→４→……→Ｂ→７→Ｆ（数字は１６進表記）の順に３ライン分の記録が行われた際のインクドットの配置を示している。
【００８２】
図１０はヒータを１６ブロックに分割して時分割駆動する場合のタイミングチャートである。
【００８３】
図１０によれば、ステップ０では１６ビットの記録データと４ビットのブロック選択データ“００００”がシリアルでヘッドロジック１３５に送信される。次に、タイミングＬＴ１では、２０ビットシフトレジスタ２００’に取り込まれたデータに関し、１６ビットラッチ２０２に記録データが、４ビットラッチ２０１にブロック選択データがラッチされる。ここで、ブロック選択データ“００００”は２進数表現であり、その値は“０”である。従って、ブロック０が選択されステップ１で記録データとブロック選択データで選択されたヒータがヒータ信号（Ｈ＿ＨＥＡＴ）によって駆動されインクが吐出される。
【００８４】
また、ステップ１では吐出動作と同時に次のステップ２で吐出する為の、記録データとブロック選択データ“１０００”がヘッドロジック１３５に送信される。ブロック選択データ“１０００”は２進数表現であり、その値は“８”である。従って、ブロック１５が選択される。このような処理を１６回繰り返すことで、２５６個全てのヒータに１回のインク吐出機会を与える１サイクル分の記録データを用いた記録がなされる。
【００８５】
図１１は高速記録時の記録紙面上のドット配置を示す図である。
【００８６】
なお、図１１において、左から１番目〜４番目までの列が表わすものは図９に示したものと同じである。
【００８７】
高速記録時には、ブロック０とブロック１は同じ記録データを用いた記録が行われ、ブロック８とブロック９も同じ記録データで記録が行われる。同じ記録データを用いた記録が２ブロックづつ行われるため、ＮＵＬＬの記録データを用いた記録も同様に２ブロックづつの行われる。このため、ドットも２つ連続で抜けることとなる。
【００８８】
この実施例では、同一の記録データを用いて記録を行うのは、一般化して表現すると、ブロックＮとブロックＮ＋１としているが、ブロックＮとブロックＮ＋２でもなんら問題はない。１６回のブロックについてデータ送信を行う際に、ブロック０からブロック１５までが送信されれば良いわけである。
【００８９】
また、この実施例では同一記録データを用いて２つのブロックの記録を行うとしているが、同一記録データを用いて３ブロック或いは４ブロックの記録を行うことも可能であり、これにより更なる高速印刷を達成できる。
【００９０】
図１２は同一記録データを４ブロックの記録を行う場合のタイミングチャートである。
【００９１】
図１２に示されるように、ステップ０で送信された記録データとブロック選択データ（ブロック０）はラッチ信号の入力タイミングＬＴ１で、１６ビットラッチ２０２、４ビットラッチ２０１に遷移する。そして、ステップ１で入力されるヒータ信号（Ｈ＿ＨＥＡＴ）によりブロック０のヒータが駆動される。同時にステップ１では、ブロックデータ（ブロック１）のみが送信され、ラッチ信号の入力タイミングＬＴ２で４ビットラッチ２０１に遷移する。ここで１６ビットラッチ２０２に保持されている記録データはステップ０で送信した記録データのままでありタイミングＬＴ２では更新されない。
【００９２】
次にステップ２では、ステップ０で送信された記録データとステップ１で送信されたブロック選択データ（ブロック１）とを用いてヒータ信号（Ｈ＿ＨＥＡＴ）によりブロック１のヒータが駆動される。またステップ２ではブロックデータ（ブロック２）のみが送信される。
【００９３】
さらにステップ３では、ブロックデータ（ブロック３）の送信が行われる。同時にステップ０で送信された記録データとステップ２で送信されたブロックデータ（ブロック２）とを用いてヒータ信号（Ｈ＿ＨＥＡＴ）によりブロック２のヒータが駆動される。
【００９４】
そしてステップ４では、ステップ０で送信された記録データとステップ３で送信されたブロックデータ（ブロック３）とを用いてヒータ信号（Ｈ＿ＨＥＡＴ）によりブロック３のヒータが駆動される。これと同時に、新たな記録データとブロック選択データ（ブロック８）が送信される。
【００９５】
このように、記録データは４回の記録データ信号（Ｈ＿ＤＡＴＡ）の送信毎にのみ更新され、ブロックデータはその送信毎に別のブロックに更新される。
【００９６】
図１３は同一記録データを用いて４ブロックを記録し、高速記録を行う際の記録紙面上のドット配置を示す図である。
【００９７】
なお、図１３において、左から１番目〜４番目までの列が表わすものは図９と図１１とに示したものと同じである。
【００９８】
図１３に示されるように、同一記録データを用いて、４つのヒータ（ＳＥＧＮ〜ＳＥＧ（Ｎ＋３））が駆動されるので、ＮＵＬＬの記録データを用いた場合には、４つヒータに対応するドットはインク吐出はなされない。このように、同じ記録データを用いた記録が４ブロックづつなされるので、ＮＵＬＬの記録データを用いた記録の場合には、４ブロックに対応する４つドットの記録が抜けることとなる。
【００９９】
従って以上説明した実施例に従えば、高速記録を行う場合には、同じ記録データを用いて複数のブロックにわたって記録を行うので、記録ヘッドに転送される記録データ量を削減しながらも記録濃度は一定の濃度に維持することができる。また、この構成を実現するためにはブロック選択信号を各ブロックの記録するときには送信することと、複数のブロックにわたって同じ記録データを用いる際には記録データ信号を保持するラッチ回路の内容が更新されないようにする必要があるだけである。
【０１００】
これは、データ送信側からすれば、ラッチ回路の内容が更新されるタイミングを指示する信号を送信する以外にはデータ送信構成を変更する必要がないことを意味する。また、データを受信する記録ヘッドの側からすれば、図３〜図４に示すように、記録ヘッドのヘッドロジックにおいて、シフトレジスタの容量を数ビット増やすことと、１つのインバータ回路と１つのＡＮＤ回路を増設することに過ぎない。
【０１０１】
以上のように、この実施例に従えば、回路の変更と回路規模の増大を最小限に抑えつつ、高速記録における記録濃度の低下を抑えることを実現できる。
【符号の説明】
【０１０２】
２００’  シフトレジスタ、２０１  ４ビットラッチ、２０２  １６ビットラッチ、
２０４  ＡＮＤ回路、２０５  インバータ、２１１  記録要素
【図１】
2015182390.tif 000003
【図２】
2015182390.tif 000004
【図３】
2015182390.tif 000005
【図４】
2015182390.tif 000006
【図５】
2015182390.tif 000007
【図６】
2015182390.tif 000008
【図７】
2015182390.tif 000009
【図８】
2015182390.tif 000010
【図９】
2015182390.tif 000011
【図１０】
2015182390.tif 000012
【図１１】
2015182390.tif 000013
【図１２】
2015182390.tif 000014
【図１３】
2015182390.tif 000015
【図１４】
2015182390.tif 000016
【図１５】
2015182390.tif 000017
【図１６】
2015182390.tif 000018
【図１７】
2015182390.tif 000019
【図１８】
2015182390.tif 000020