(57)【要約】【課題】縦磁場と横磁場を精度良く検出できる磁気センサを提供すること。【解決手段】駆動電流生成回路３１は、第１のホール素子３３ａ及び第２のホール素子３３ｂに駆動電流を供給する。チョッパスイッチ回路３７は、第１のホール素子及び第２のホール素子に駆動電流を供給する入力端子及び出力端子を切り替えてチョッパ駆動する。加算回路３４は、第１のホール素子及び第２のホール素子の出力を加算する。電圧比較回路３５は、閾値生成回路３６で生成された閾値電圧と、加算回路３４の出力電圧とを比較する。第１のホール素子では、駆動電流を供給する入力端子の切り替えが、磁気集磁板に入力される縦磁場成分を検出する縦磁場検出区間と、横磁場成分を検出する横磁場区間とで同じ切り替えで、第２のホール素子では、駆動電流の流れる向きが反転する切り替えである。【選択図】図３
2015166729.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも４つの端子を有する第１のホール素子及び第２のホール素子と、
前記第１のホール素子及び前記第２のホール素子の上に配置された磁気集磁板と、
前記第１のホール素子及び前記第２のホール素子に駆動電流を供給する駆動電流生成回路と、
前記第１のホール素子及び前記第２のホール素子に駆動電流を供給する入力端子及び出力端子を切り替えてチョッパ駆動するチョッパスイッチ回路と、
該チョッパスイッチ回路に接続され、前記第１のホール素子及び前記第２のホール素子の出力を加算する加算回路と、
該加算回路に接続された閾値生成回路で生成された閾値電圧と、前記加算回路の出力電圧とを比較する電圧比較回路とを備え、
前記第１のホール素子では、駆動電流を供給する前記入力端子の切り替えが、前記磁気集磁板に入力される縦磁場成分を検出する縦磁場検出区間と、横磁場成分を検出する横磁場区間とで同じ切り替えが行われ、
前記第２のホール素子では、駆動電流を供給する前記入力端子の切り替えが、前記縦磁場検出区間と前記横磁場検出区間とで、駆動電流の流れる向きが反転する切り替えが行われる磁気センサ。
【請求項２】
前記閾値生成回路は、第１の閾値電圧と、該第１の閾値電圧の極性が反転した第２の閾値電圧とを生成する請求項１に記載の磁気センサ。
【請求項３】
前記電圧比較回路の出力電圧に基づいて、前記第１の閾値電圧と比較するか、前記第２の閾値電圧と比較するかを切り替える閾値切替回路をさらに備えている請求項２に記載の磁気センサ。
【請求項４】
前記縦磁場検出区間では、前記加算回路により横磁場成分によるホール起電力信号がキャンセルされ、前記横磁場検出区間では、前記加算回路により縦磁場成分によるホール起電力信号がキャンセルされる請求項１〜３のいずれか一項に記載の磁気センサ。
【請求項５】
前記第１のホール素子及び前記第２のホール素子は、前記第１端子と前記第２端子と前記第３端子と前記第４端子が反時計回りに配置され、
縦磁場検出区間は、前記第１端子か前記第３端子から駆動電流を供給する縦０度フェーズと、前記第２端子か前記第４端子から駆動電流を供給する縦９０度フェーズとを有し、
横磁場検出区間は、前記第１端子か前記第３端子から駆動電流を供給する横０度フェーズと、前記第２端子か前記第４端子から駆動電流を供給する横９０度フェーズとを有する請求項１〜４のいずれか一項に記載の磁気センサ。
【請求項６】
前記チョッパスイッチ回路の切り替えが、横０度フェーズ、縦０度フェーズ、横９０度フェーズ、縦９０度フェーズの順、又は、縦０度フェーズ、横０度フェーズ、縦９０度フェーズ、横９０度フェーズの順に行われる請求項５に記載の磁気センサ。
【請求項７】
前記電圧比較回路が、第１の電圧比較回路と第２の電圧比較回路と第３の電圧比較回路と第４の電圧比較回路とを有し、
前記縦０度フェーズと横０度フェーズと縦９０度フェーズと横９０度フェーズの各フェーズにおいて、前記第１乃至第４の電圧比較回路のうち２つの電圧比較回路が、サンプリング動作を行い、１つの電圧比較回路が、ホールド動作を行い、１つの電圧比較回路が、比較する動作を行う請求項６に記載の磁気センサ。
【請求項８】
前記第１乃至第４の電圧比較回路の前記比較した結果に基づいて、次のフェーズでホールド動作を行う電圧比較回路と、再度サンプリング動作を行う電圧比較回路とが決定される請求項７に記載の磁気センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気センサに関し、より詳細には、縦磁場と横磁場を精度良く検出することができる磁気センサに関する。
【背景技術】
【０００２】
従来から、入力される磁場に応じてホール起電力信号を出力するホール素子を用いて、入力磁場を検出する磁気センサが知られている。また、ホール素子上に磁気集磁板を配置した磁気センサも知られている。この磁気集磁板の集磁効果によって、磁気センサに対して垂直方向に入力される縦磁場と、磁気センサに対して水平方向に入力される横磁場の両方を検知することができる。例えば、特許文献１に記載のものは、２個のホール素子と、そのホール素子上に配置された磁性板とを用いた位置検出装置に関するものである。
【０００３】
図１は、特許文献１に記載のホールＩＣと着磁リングの関係を説明するための図である。このホールＩＣは、Ｓｉ基板５５上に２個のホール素子５２，５３を離して形成し、その上部に保護膜をつけた後、２個のホール素子５２，５３を端部でオーバーラップするように、長方形状にめっきでＮｉ−Ｆｅ合金からなる薄膜磁性板５４が形成されている。２つのホール素子５２，５３は、着磁リング５１の回転方向に沿った直線上に位置するように、ホールＩＣは方向付けされ、このホール素子５２，５３により垂直方向の磁束密度を検出する。
【０００４】
図２は、特許文献１に記載の２個のホール素子からのホール起電力信号の信号処理回路で、増幅器２２と加算回路２５と減算回路２６とシュミット回路２３，２４と方向出力回路２７とＸＯＲ回路２８を備えている回路構成が記載されている。
シュミット回路２３，２４の出力は、方向性出力回路２７に接続され、この方向性出力回路２７は、シュミット回路２３の出力信号の立ち上がりエッジ又は立下りエッジでシュミット回路２４の出力を観測しており、立ち上がりでシュミット回路２４の出力がＬレベル、または立下りでシュミット回路２４の出力がＨレベルであれば、例えば、Ｈ信号を出力する。また、立ち上がりでシュミット回路２４の出力がＨレベル、または立下りでシュミット回路２４の出力がＬレベルであれば、例えば、Ｌ信号を出力する。これにより、方向出力回路２７は、回転方向を出力していることになる。また、シュミット回路２３とシュミット回路２４の信号の排他的論理和のパルス出力は、回転パルス出力として使用される。
【０００５】
また、例えば、特許文献２に記載のものは、感磁部と磁気収束板との位置関係を考慮した磁気センサに関するもので、信号処理部が、一対のホール素子の出力電圧の和電圧又は差電圧を生成する加算・減算回路と、この加算・減算回路から出力された加算値又は減算値を予め設定されている閾値と比較判定するシュミット回路と、このシュミット回路の比較判定結果に基づいて、加算・減算回路の加算モードと減算モードに同期して動作するラッチ回路とを備え、このラッチ回路からの加算モードによる縦磁場に対する判定出力と減算モードによる横磁場に対する判定出力とを出力するものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１５０７３２号公報
【特許文献２】特開２０１２−４７７０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した特許文献１に記載の磁気センサにおいては、縦磁場の磁気感度は、ホール素子に印加される磁束密度は、磁気収束板の厚さ方向に印加される磁束密度であり、磁気収束板のこの方向の反磁界係数が１に非常に近いため、磁気収束板の影響をほとんど受けないから、ほぼ２個のホール素子の感度の和のみに比例するのに対し、横磁場の磁気感度は、ホール素子に印加される磁束密度が、磁気収束板の形状や位置に大きく影響されるという欠点があり、縦磁場感度と横磁場感度の比が揃った使いやすいセンサを実現することは容易ではなかった。これらの理由により、想定した感度の磁気センサを安定して量産することが難しかった。
【０００８】
また、特許文献２のものは、ラッチ回路からの加算モードによる縦磁場に対する判定出力と減算モードによる横磁場に対する判定出力とを出力するものの、感磁部と磁気収束板との位置関係を考慮した磁気センサであって、本発明のような、第１のホール素子では、駆動電流を供給する入力端子の切り替えが、磁気集磁板に入力される縦磁場成分を検出する縦磁場検出区間と、横磁場成分を検出する横磁場区間とで同じ切り替えが行われ、第２のホール素子では、駆動電流を供給する入力端子の切り替えが、縦磁場検出区間と横磁場検出区間とで、駆動電流の流れる向きが反転する切り替えが行われるというものではない。
【０００９】
このように、上述した従来の磁気センサでは、ホール素子のオフセットによって、精度良く、縦磁場と横磁場を検出することができないという問題がある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、縦磁場と横磁場を精度良く検出することができる磁気センサを提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、少なくとも４つの端子（ａ１，ａ２乃至ｄ１，ｄ２）を有する第１のホール素子（３３ａ）及び第２のホール素子（３３ｂ）と、前記第１のホール素子（３３ａ）及び前記第２のホール素子（３３ｂ）の上に配置された磁気集磁板（４１）と、前記第１のホール素子（３３ａ）及び前記第２のホール素子（３３ｂ）に駆動電流を供給する駆動電流生成回路（３１）と、前記第１のホール素子（３３ａ）及び前記第２のホール素子（３３ｂ）に駆動電流を供給する入力端子（ａ１，ａ２及びｃ１，ｃ２）及び出力端子（ｂ１，ｂ２及びｄ１，ｄ２）を切り替えてチョッパ駆動するチョッパスイッチ回路（３７）と、該チョッパスイッチ回路（３７）に接続され、前記第１のホール素子（３３ａ）及び前記第２のホール素子（３３ｂ）の出力を加算する加算回路（３４）と、該加算回路（３４）に接続された閾値生成回路（３６）で生成された閾値電圧と、前記加算回路（３４）の出力電圧とを比較する電圧比較回路（３５）とを備え、前記第１のホール素子（３３ａ）では、駆動電流を供給する前記入力端子（ａ１及びｃ１）の切り替えが、前記磁気集磁板（４１）に入力される縦磁場成分を検出する縦磁場検出区間と、横磁場成分を検出する横磁場区間とで同じ切り替えが行われ、前記第２のホール素子（３３ｂ）では、駆動電流を供給する前記入力端子（ａ２及びｃ２）の切り替えが、前記縦磁場検出区間と前記横磁場検出区間とで、駆動電流の流れる向きが反転する切り替えが行われる磁気センサである。
【００１１】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記閾値生成回路（３６）は、第１の閾値電圧と、該第１の閾値電圧の極性が反転した第２の閾値電圧とを生成する。
また、請求項３に記載の発明は、請求項２に記載の発明において、前記電圧比較回路（３５）の出力電圧に基づいて、前記第１の閾値電圧と比較するか、前記第２の閾値電圧と比較するかを切り替える閾値切替回路（１６１）をさらに備えている。
【００１２】
また、請求項４に記載の発明は、請求項１〜３のいずれか一項に記載の発明において、前記縦磁場検出区間では、前記加算回路（３４）により横磁場成分によるホール起電力信号がキャンセルされ、前記横磁場検出区間では、前記加算回路（３４）により縦磁場成分によるホール起電力信号がキャンセルされる。
また、請求項５に記載の発明は、請求項１〜４のいずれか一項に記載の発明において、前記第１のホール素子（３３ａ）及び前記第２のホール素子（３３ｂ）は、前記第１端子（ａ１，ａ２）と前記第２端子（ｂ１，ｂ２）と前記第３端子（ｃ１，ｃ２）と前記第４端子（ｄ１，ｄ２）が反時計回りに配置され、縦磁場検出区間は、前記第１端子（ａ１，ａ２）か前記第３端子（ｃ１，ｃ２）から駆動電流を供給する縦０度フェーズと、前記第２端子（ｂ１，ｂ２）か前記第４端子（ｄ１，ｄ２）から駆動電流を供給する縦９０度フェーズとを有し、横磁場検出区間は、前記第１端子（ａ１，ａ２）か前記第３端子（ｃ１，ｃ２）から駆動電流を供給する横０度フェーズと、前記第２端子（ｂ１，ｂ２）か前記第４端子（ｄ１，ｄ２）から駆動電流を供給する横９０度フェーズとを有する。
【００１３】
また、請求項６に記載の発明は、請求項５に記載の発明において、前記チョッパスイッチ回路（３７）の切り替えが、横０度フェーズ、縦０度フェーズ、横９０度フェーズ、縦９０度フェーズの順、又は、縦０度フェーズ、横０度フェーズ、縦９０度フェーズ、横９０度フェーズの順に行われる。
また、請求項７に記載の発明は、請求項６に記載の発明において、前記電圧比較回路（１５０）が、第１の電圧比較回路（２３０）と第２の電圧比較回路（２４０）と第３の電圧比較回路（２５０）と第４の電圧比較回路（２６０）とを有し、前記縦０度フェーズと横０度フェーズと縦９０度フェーズと横９０度フェーズの各フェーズにおいて、前記第１乃至第４の電圧比較回路（２３０〜２６０）のうち２つの電圧比較回路が、サンプリング動作を行い、１つの電圧比較回路が、ホールド動作を行い、１つの電圧比較回路が、比較する動作を行う。
また、請求項８に記載の発明は、請求項７に記載の発明において、前記第１乃至第４の電圧比較回路（２３０〜２６０）の前記比較した結果に基づいて、次のフェーズでホールド動作を行う電圧比較回路と、再度サンプリング動作を行う電圧比較回路とが決定される。
【発明の効果】
【００１４】
本発明によれば、縦磁場と横磁場を精度良く検出することができる磁気センサを実現することができる。
また、第１のホール素子と第２のホール素子とをチョッパ駆動し、縦磁場検出と横磁場検出において、片方のホール素子については駆動電流を流す方向を縦磁場検出と横磁場検出で反転させ、両ホール素子の出力信号を加算することで、縦磁場成分に応じたホール起電力信号と横磁場検出に応じたホール起電力信号が得られ、加算器と減算器とを有する構成と比較して回路面積を小さくできる。
また、４つの電圧比較回路を用いるので、電圧比較回路の出力を取り込むＬＡＴＣＨ（ラッチ）は、立ち上がりエッジで、横又は縦磁場成分に対応するデータを更新され、この各方向の磁場成分のデータ更新レートが、２倍の周波数となる。
【図面の簡単な説明】
【００１５】
【図１】特許文献１に記載のホールＩＣと着磁リングの関係を説明するための図である。
【図２】特許文献１に記載の２個のホール素子からのホール起電力信号の信号処理回路である。
【図３】本発明に係る磁気センサの実施形態を説明するためのブロック図である。
【図４】磁気集磁板と４端子ホール素子の関係を説明するための図である。
【図５】（ａ），（ｂ）は、チョッパスイッチ回路による２個の４端子ホール素子の縦磁場成分を検出する際のチョッパ駆動について説明するための図である。
【図６】（ａ），（ｂ）は、チョッパスイッチ回路による２個の４端子ホール素子の横磁場成分を検出する際のチョッパ駆動について説明するための図である。
【図７】図３に示した磁気センサにおけるホール起電力処理回路である。
【図８】（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例１としての電圧比較回路を説明するための回路構成図である。
【図９】（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例１としての電圧比較回路を説明するための回路構成図である。
【図１０】（ａ），（ｂ）は、実施例１と実施例２におけるチョッパ駆動の各フェーズと出力更新タイミングチャートを示す図である。
【図１１】（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例２としての電圧比較回路を説明するための回路構成図である。
【図１２】（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例２としての電圧比較回路を説明するための回路構成図である。
【図１３】（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例２としての電圧比較回路を説明するための回路構成図である。
【図１４】（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例２としての電圧比較回路を説明するための回路構成図である。
【図１５】実施例２における具体的な電圧比較回路を説明するための回路構成図である。
【図１６】図１０（ｂ）のタイミングチャートにおけるＰＨ１の状態を示す図である。
【図１７】図１０（ｂ）のタイミングチャートにおけるＰＨ２の状態を示す図である。
【図１８】図１０（ｂ）のタイミングチャートにおけるＰＨ３の状態を示す図である。
【図１９】図１０（ｂ）のタイミングチャートにおけるＰＨ４の状態を示す図である。
【発明を実施するための形態】
【００１６】
本発明は、２個の４端子ホール素子と磁気集磁板により、縦の入力磁場と横の入力磁場を検知することができ、縦横それぞれの出力信号に関し、４端子ホール素子が受ける磁場の極性に応じてＨｉｇｈ、Ｌｏｗの２値化出力するエンコーダ回路において、入力磁場が変化して出力が変化するまでの出力更新周期を従来の１／２にすることができる電圧比較回路に特徴を有している。
【００１７】
［実施形態］
以下、図面を参照して本発明の実施形態について説明する。  
図３は、本発明に係る磁気センサの実施形態を説明するためのブロック図である。図中符号３１は駆動電流生成回路、３２は閾値電流生成回路、３３ａは第１のホール素子（ＨａｌｌＡ）、３３ｂは第２のホール素子（ＨａｌｌＢ）、３４は加算回路、３５は電圧比較回路、３６は閾値生成回路、３７はチョッパスイッチ回路を示している。
つまり、本実施形態の磁気センサは、磁気集磁板（図示せず）と、第１のホール素子３３ａと、第２のホール素子３３ｂと、第１のホール素子３３ａ及び第２のホール素子３３ｂに接続されたチョッパスイッチ回路３７と、このチョッパスイッチ回路３７に接続された加算回路３４と、この加算回路３４に接続された閾値生成回路３６と、チョッパスイッチ回路３７に接続され、第１のホール素子３３ａ及び第２のホール素子３３ｂに駆動電流を供給する駆動電流生成回路３１と、閾値生成回路３６に接続された閾値電流生成回路３２と、加算回路３４及び閾値生成回路３６に接続された電圧比較回路３５とを備えている。
【００１８】
第１のホール素子３３ａ及び第２のホール素子３３ｂは、少なくとも４つの端子ａ１，ａ２乃至ｄ１，ｄ２を有している。磁気集磁板（図示せず）は、第１のホール素子３３ａ及び第２のホール素子３３ｂの上に配置されている。
また、駆動電流生成回路３１は、第１のホール素子３３ａ及び第２のホール素子３３ｂに駆動電流を供給する。また、チョッパスイッチ回路３７は、第１のホール素子３３ａ及び第２のホール素子３３ｂに駆動電流を供給する入力端子ａ１，ａ２及びｃ１，ｃ２及び出力端子ｂ１，ｂ２及びｄ１，ｄ２を切り替えてチョッパ駆動する。
【００１９】
また、加算回路３４は、チョッパスイッチ回路３７に接続され、第１のホール素子３３ａ及び第２のホール素子３３ｂの出力を加算する。また、電圧比較回路３５は、加算回路３４に接続された閾値生成回路３６で生成された閾値電圧と、加算回路３４の出力電圧とを比較する。
このような構成により、第１のホール素子３３ａでは、駆動電流を供給する入力端子ａ１及びｃ１の切り替えが、磁気集磁板に入力される縦磁場成分を検出する縦磁場検出区間と、横磁場成分を検出する横磁場区間とで同じ切り替えが行われ、第２のホール素子３３ｂでは、駆動電流を供給する入力端子ａ２及びｃ２の切り替えが、縦磁場検出区間と横磁場検出区間とで、駆動電流の流れる向きが反転する切り替えが行われる。
【００２０】
また、閾値生成回路３６は、第１の閾値電圧と、この第１の閾値電圧の極性が反転した第２の閾値電圧とを生成する。また、電圧比較回路３５の出力電圧に基づいて、第１の閾値電圧と比較するか、第２の閾値電圧と比較するかを切り替える閾値切替回路（図８参照）をさらに備えている。
また、縦磁場検出区間では、加算回路３４により横磁場成分によるホール起電力信号がキャンセルされ、横磁場検出区間では、加算回路３４により縦磁場成分によるホール起電力信号がキャンセルされる。
【００２１】
また、第１のホール素子３３ａ及び第２のホール素子３３ｂは、第１端子ａ１，ａ２と第２端子ｂ１，ｂ２と第３端子ｃ１，ｃ２と第４端子ｄ１，ｄ２が反時計回り配置され、縦磁場検出区間は、第１端子ａ１，ａ２か第３端子ｃ１，ｃ２から駆動電流を供給する縦０度フェーズと、第２端子ｂ１，ｂ２か第４端子ｄ１，ｄ２から駆動電流を供給する縦９０度フェーズとを有している。
また、横磁場検出区間は、第１端子ａ１，ａ２か第３端子ｃ１，ｃ２から駆動電流を供給する横０度フェーズと、第２端子ｂ１，ｂ２か第４端子ｄ１，ｄ２から駆動電流を供給する横９０度フェーズとを有している。
【００２２】
また、チョッパスイッチ回路３７の切り替えが、横０度フェーズ、縦０度フェーズ、横９０度フェーズ、縦９０度フェーズの順、又は、縦０度フェーズ、横０度フェーズ、縦９０度フェーズ、横９０度フェーズの順に行われる。
つまり、第１のホール素子３３ａ及び第２のホール素子３３ｂは、少なくとも４端子を備えている。ホール素子３３ａ，３３ｂは、チョッパクロック信号によって、起電力を取り出す出力端子及び駆動端子が周期的に切り替わるチョッパ駆動が行われる。チョッパ駆動することによりホール素子のオフセット電圧をキャンセルすることができる。
【００２３】
チョッパスイッチ回路３７は、チョッパクロック信号に基づいて、起電力を取り出す出力端子及び駆動端子の切り替えを行う。切替の動作については後述する。
駆動電流生成回路３１は、第１のホール素子３３ａ及び第２のホール素子３３ｂを駆動する駆動電流を生成する。
加算回路３４は、第１のホール素子３３ａ及び第２のホール素子３３ｂの出力信号を加算して差動で出力する（ＧＯＵＴ、ＡＯＵＴ）。閾値電流生成回路３２は、閾値生成回路３６へ閾値電流を出力する。
【００２４】
閾値生成回路３６は、加算回路３４のＡＯＵＴ出力に対して、閾値電圧を加えて、ＡＯＵＴ１及びＡＯＵＴ２として出力する。電圧比較回路３５は、入力された信号をサンプル／ホールド動作し、加算回路３４の出力電圧と閾値電圧とを比較して出力する。
図４は、磁気集磁板と４端子ホール素子の関係を説明するための図で、磁気ホールは、シリコン基板上に形成された第１の４端子ホール素子（ホール（Ａ））３３ａと第２の４端子ホール素子（ホール（Ｂ））３３ｂの上に磁気集磁板４１が配置されている。
磁気ホールに対して縦磁場成分が入力される場合（図４の上から下方向）、両ホール素子には同じ方向に磁場が印加されることとなる。
【００２５】
一方、磁気ホールに対して横磁場成分が入力される場合（図４の左から右方向）、第１のホール素子（Ａ）３３ａには、図４の下から上方向の磁場、第２のホール素子（Ｂ）３３ｂには、図４の上から下方向の磁場と、両ホール素子には逆方向の磁場が印加されることとなる。これは、横磁場成分が入力された際、集磁板によって、磁束の方向が変化する性質による。
したがって、外部から磁場が入力された場合、第１のホール素子３３ａと第２のホール素子３３ｂとのホール起電力信号を加算することにより、縦磁場成分を検出することができ、第１のホール素子３３ａと第２のホール素子３３ｂとのホール起電力信号を減算することにより、横磁場成分を検出することができる。
このように、少なくとも２つのホール素子と磁気集磁板を用いることによって、縦磁場と横磁場の両方を検出することができる。
【００２６】
図５（ａ），（ｂ）は、チョッパスイッチ回路による２個の４端子ホール素子の縦磁場成分を検出する際のチョッパ駆動について説明するための図で、図５（ａ）はフェーズ１、図５（ｂ）はフェーズ２を示している。図６（ａ），（ｂ）は、チョッパスイッチ回路による２個の４端子ホール素子の横磁場成分を検出する際のチョッパ駆動について説明するための図で、図６（ａ）はフェーズ３、図６（ｂ）はフェーズ４を示している。なお、符号１乃至２０はスイッチ（ＳＷ）を示している。
【００２７】
本実施形態の磁気ホールは、４端子ホール素子及びホール素子に流す駆動電流の向きを切り替えるチョッパスイッチ回路３７を備えている。
第１のホール素子（ホール（Ａ））３３ａ及び第２のホール素子（ホール（Ｂ））３３ｂは、反時計回りに配置された第１端子ａ１，ａ２と第２端子ｂ１，ｂ２と第３端子ｃ１，ｃ２と第４端子ｄ１，ｄ２とを備えている。
以降、縦磁場成分とは、磁気集磁板に対して、垂直方向に入力される磁場成分のことを示し、横磁場成分とは、磁気集磁板に対して、水平方向に入力される磁場成分のことをいう。
【００２８】
まず、図５（ａ），（ｂ）を用いて、縦磁場成分を検出する際のチョッパ駆動について説明する。縦磁場成分を検出する際は、両ホール素子に同じ方向に縦磁場成分が入力される。
フェーズ１（縦０度方向）では、ホール（Ａ）３３ａは、第１端子ａ１から第３端子ｃ１へ駆動電流が流れるようにチョッパスイッチを切り替える。このとき、第４端子ｄ１が次段演算増幅回路の非反転入力端子、第２端子ｂ２が反転入力端子に接続されるようにチョッパスイッチを切り替える。
【００２９】
一方、第２のホール素子（Ｂ）３３ｂは、第３端子ｃ２から第１端子ａ２へ駆動電流が流れるようにチョッパスイッチを切り替える。このとき、第２端子ｂ２が次段演算増幅回路の非反転入力端子、第４端子ｄ２が反転入力端子に接続されるようにチョッパスイッチを切り替える。
つまり、フェーズ１（縦０度フェーズ）では、両ホール素子には、逆方向に駆動電流が流れ、縦磁場成分によるホール起電力の高電位側が次段演算増幅回路の非反転入力端子（各＋端子）に接続されるようにチョッパスイッチを切り替える。
【００３０】
フェーズ２（縦９０度フェーズ）では、第１のホール素子（Ａ）３３ａは、第４端子ｄ１から第２端子ｂ１へ駆動電流が流れるようにチョッパスイッチを切り替える。このとき、第１端子ａ１が次段演算増幅回路の非反転入力端子、第３端子ｃ１が反転入力端子に接続されるようにチョッパスイッチを切り替える。
一方、第２のホール素子（Ｂ）３３ｂは、第２端子ｂ２から第４端子ｄ２へ駆動電流が流れるようにチョッパスイッチを切り替える。このとき、第３端子ｃ２が次段演算増幅回路の非反転入力端子、第１端子ａ２が反転入力端子に接続されるようにチョッパスイッチを切り替える。
【００３１】
つまり、フェーズ２（縦９０度フェーズ）では、両ホール素子には、逆方向に駆動電流が流れ、縦磁場成分によるホール起電力の高電位側が次段演算増幅回路の反転入力端子（各−端子）に接続されるようにチョッパスイッチを切り替える。
そして、後段の電圧比較回路３５で、縦０度フェーズのホール起電力信号をキャパシタにサンプリングし、縦９０フェーズの信号と加算することによって、縦磁場方向におけるホール起電力信号をホール素子オフセットがキャンセルした形で得られる。
次に、図６（ａ），（ｂ）を用いて横磁場印加状態の際のチョッパ駆動について説明する。横磁場印加の際は、両ホール素子に逆方向に磁場が印加される。
【００３２】
フェーズ３（横０度フェーズ）では、第１のホール素子（Ａ）３３ａは、第１端子ａ１から第３端子ｃ１へ駆動電流が流れるようにチョッパスイッチを切り替える。このとき、第４端子ｄ１が次段演算増幅回路の非反転入力端子、第２端子ｂ１が反転入力端子に接続されるようにチョッパスイッチを切り替える。これは、前述の縦０度フェーズにおけるチョッパ駆動と同じである。
一方、第２のホール素子（Ｂ）３３ｂは、第１端子ａ２から第３端子ｃ２へ駆動電流が流れるようにチョッパスイッチを切り替える。このとき、第２端子ｂ２が次段演算増幅回路の非反転入力端子、第４端子ｄ２が反転入力端子に接続されるようにチョッパスイッチを切り替える。
【００３３】
つまり、フェーズ３（横０度フェーズ）では、両ホール素子には、同方向に駆動電流が流れ、横磁場成分によるホール起電力の高電位側が次段演算増幅回路の非反転入力端子（各＋端子）に接続されるようにチョッパスイッチを切り替える。
フェーズ４（横９０度フェーズ）では、第１のホール素子（Ａ）３３ａは、第４端子ｄ１から第２端子ｂ１へ駆動電流が流れるようにチョッパスイッチを切り替える。このとき、第１端子ａ１が次段演算増幅回路の非反転入力端子、第３端子ｃ１が反転入力端子に接続されるようにチョッパスイッチを切り替える。これは、上述した縦９０度フェーズにおけるチョッパ駆動と同じである。
【００３４】
一方、第２のホール素子（Ｂ）３３ｂは、第４端子ｄ２から第２端子ｂ２へ駆動電流が流れるようにチョッパスイッチを切り替える。このとき、第３端子ｃ２が次段演算増幅回路の非反転入力端子、第１端子ａ２が反転入力端子に接続されるようにチョッパスイッチを切り替える。
つまり、フェーズ４（横９０度フェーズ）では、両ホール素子には、同方向に駆動電流が流れ、横磁場成分によるホール起電力の高電位側が次段演算増幅回路の反転入力端子（各−端子）に接続されるようにチョッパスイッチを切り替える。
そして、後段の電圧比較回路３５で、横０度フェーズのホール起電力信号をキャパシタにサンプリングし、横９０フェーズの信号と加算することによって、横磁場方向におけるホール起電力信号をホール素子オフセットがキャンセルした形で得られる。
【００３５】
図７は、図３に示した磁気センサにおけるホール起電力処理回路である。図中符号１１０は駆動電流生成回路、１２０は閾値電流生成回路、１２１はオペアンプ、１３０ａは第１のホール素子（ＨａｌｌＡ／図３の３３ａに相当）、１３０ｂは第２のホール素子（ＨａｌｌＢ／図３の３３ｂに相当）、１４０は加算回路（演算増幅回路／図３の３４に相当）、１４１，１４２はオペアンプ、１５０は電圧比較回路（図３の３５に相当）、１６０は閾値生成回路（図３の３６に相当）、１７０ａは第１のチョッパスイッチ回路（図３の３７に相当）、１７０ｂは第２のチョッパスイッチ回路（図３の３７に相当）を示している。
【００３６】
まず、図７に基づいて、第１のホール素子の出力信号と第２のホール素子の出力信号を加算する加算回路１４０について以下に説明する。
加算回路１４０は、オペアンプ１４１とオペアンプ１４２と抵抗Ｒｇ１と抵抗Ｒｇ２を有した反転増幅回路である。
オペアンプ１４１の第１のホール素子（Ａ）３３ａの信号が入力される非反転入力端子をＰＩＮ１、反転入力端子をＮＩＮ１とする。また、オペアンプ１４１の第２のホール素子（Ｂ）３３ｂの信号が入力される非反転入力端子をＰＩＮ２、反転入力端子をＮＩＮ２とする。オペアンプ１４２の非反転入力端子はＮＩＮ２と共通とする。
【００３７】
この加算回路１４０の伝達関数は、以下の式（１）ようになる。
ＧＯＵＴ−ＡＯＵＴ＝（Ｒｇ２／Ｒｇ１＋１）＊｛（ＰＩＮ１−ＮＩＮ１）＋（ＰＩＮ２−ＮＩＮ２）｝  ・・・（１）
上式（１）より、演算増幅回路の出力は２個の４端子ホール素子の起電力の和を（Ｒｇ２／Ｒｇ１＋１）倍したものになる。
【実施例１】
【００３８】
本実施例１では、横磁場０度フェーズ（横０度フェーズ）→横磁場９０度フェーズ（横９０度フェーズ）→縦磁場０度フェーズ（縦０度フェーズ）→縦磁場９０度フェーズ（縦９０度フェーズ）の順でチョッパ駆動を行っている。
上述したチョッパ駆動と同じくフェーズ１（縦０度方向）から順に説明する。
図５（ａ）のフェーズ１（縦０度方向）の場合、フレミングの法則より、第１のホール素子（Ａ）及び第２のホール素子（Ｂ）の高電位端子はどちらも非反転入力端子に接続されている状態となる。仮に縦磁場成分によるホールの起電力をΔＶｈ（ｖ）とし、横磁場成分によるホール起電力をΔＶ（ｈ）とした場合、以下の式（２）
ＰＩＮ１−ＮＩＮ１＝＋ΔＶ（ｖ）＋ΔＶ（ｈ）
ＰＩＮ２−ＮＩＮ２＝＋ΔＶ（ｖ）−ΔＶ（ｈ）  ・・・（２）
となる。
【００３９】
図５（ｂ）のフェーズ２（縦９０度方向）の場合、フレミングの法則より、ホール（Ａ）及びホール（Ｂ）の高電位端子はどちらも反転入力端子に接続されている状態となる。以下の式（３）
ＰＩＮ１−ＮＩＮ１＝−ΔＶ（ｖ）−ΔＶ（ｈ）
ＰＩＮ２−ＮＩＮ２＝−ΔＶ（ｖ）＋ΔＶ（ｈ）  ・・・（３）
となる。
【００４０】
図６（ａ）のフェーズ３（横０度方向）の場合、フレミングの法則より、第１のホール素子（Ａ）及び第２のホール素子（Ｂ）の高電位端子はどちらも非反転入力端子に接続されている状態となる。以下の式（４）
ＰＩＮ１−ＮＩＮ１＝＋ΔＶ（ｖ）＋ΔＶ（ｈ）
ＰＩＮ２−ＮＩＮ２＝−ΔＶ（ｖ）＋ΔＶ（ｈ）  ・・・（４）
となる。
図６（ｂ）のフェーズ４（横９０度方向）の場合、フレミングの法則より、第１のホール素子（Ａ）及び第２のホール素子（Ｂ）の高電位端子はどちらも反転入力端子に接続されている状態となる。以下の式（５）
ＰＩＮ１−ＮＩＮ１＝−ΔＶ（ｖ）−ΔＶ（ｈ）
ＰＩＮ２−ＮＩＮ２＝＋ΔＶ（ｖ）−ΔＶ（ｈ）  ・・・（５）
となる。
以上を表１にまとめると以下の通りとなる。
【００４１】
【表１】
2015166729.tif 000003
【００４２】
ここで、表中、ΔＶｈ（ｖ）は、縦磁場成分によるホール起電力を示し、ΔＶｈ（ｈ）は、横磁場成分によるホール起電力を示す。
上述したように、加算回路１４０で、第１のホール素子の出力と第２のホール素子の出力信号を加算することによって、縦０度フェーズ及び縦９０度フェーズでは、縦磁場成分に応じたホール起電力信号を、横０度フェーズ及び横９０度フェーズでは、横磁場成分に応じたホール起電力信号を、検出することができる。
【００４３】
本実施例１は、縦磁場成分と横磁場成分をそれぞれ、チョッパ駆動しながら検出する構成とするため、第１のホール素子に対して、第２のホール素子のチョッパ駆動を縦磁場検出フェーズと横磁場検出フェーズで反転するように駆動している。
次に、図７に基づいて、駆動電流生成回路１１０と閾値電流生成回路１２０について説明する。  
駆動電流生成回路１１０は、ホール駆動電圧ＶＣＣが印加されるバイアス抵抗Ｒｅｘｔを有する。駆動電流Ｉ１は、第１のホール素子の抵抗と第２のホール素子の抵抗と、バイアス抵抗、及び、ホール駆動電圧によって、決定される。仮に、両ホール素子の抵抗が同一Ｒｈだった場合、駆動電流Ｉ１は、ＶＣＣ／（Ｒｅｘｔ＋Ｒｈ）となる。そして、両ホール素子にはホール素子駆動電流として、Ｉ１／２が供給されることとなる。
【００４４】
閾値電流生成回路１２０は、オペアンプ１２１とバイアス抵抗Ｒ１とＰＭＯＳとミラー回路とを有する。バイアス抵抗Ｒｅｘｔの下部電圧と、バイアス抵抗Ｒ１の下部電圧が同じ電圧となるため、駆動電流Ｉ１と同じ電流Ｉ２がＰＭＯＳに流れることとなる。電流Ｉ２がミラー回路によって、閾値生成回路１６０に閾値電流ＩＢが出力される。この閾値電流ＩＢは、駆動電流Ｉ１に比例した電流であるため、ホール素子の温特に応じて、閾値も変動するように構成することができる。
閾値生成回路１６０は、閾値電流ＩＢをＩ−Ｖ変換する抵抗Ｒｂ１とＲｂ２（Ｒｂ１＝Ｒｂ２）とを有する。抵抗Ｒｂ１，Ｒｂ２とホールバイアス電流ＩＢとの積である電圧降下を用いることで、加算回路１４０の出力であるＡＯＵＴの電圧を基準電位として、閾値電圧Ｖｘ又は−Ｖｘを加算する。つまり、ＡＯＵＴ１，ＡＯＵＴ２それぞれの端子電圧は、以下の式（６）ようになる。
【００４５】
ＡＯＵＴ１＝ＡＯＵＴ＋（ＩＢ＊Ｒｂ１）→ＩＢ＊Ｒｂ１を第１の閾値電圧＋Ｖｘとする。
ＡＯＵＴ２＝ＡＯＵＴ−（ＩＢ＊Ｒｂ２）→ＩＢ＊Ｒｂ２を第２の閾値電圧−Ｖｘとする。                                ・・・（６）
以上のように、閾値電流をホール素子の駆動電流にトラッキングさせ、加算回路１４０のＡＯＵＴに閾値電圧を加算することにより、次段の電圧比較回路１５０において、外部入力磁場に依存しないヒステリシス特性を持たせた出力を得ることができる。
【００４６】
図８（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例１としての電圧比較回路を説明するための回路構成図で、０度→９０度チョッパ（Ｂｏｐ）における電圧比較回路である。図８（ａ）はチョッパ駆動の０度フェーズ、図８（ｂ）はチョッパ駆動の９０度フェーズを示している。
図中符号１６１は閾値切替回路（閾値電圧切替回路）、２２１はサンプル／ホールド（Ｓ／Ｈ）回路、２２３，２２４，２２６はスイッチ（ＳＷ）、２２５はオペアンプ、２２６はサンプル／ホールドスイッチを示している。
【００４７】
電圧比較回路３５の出力電圧に基づいて、第１の閾値電圧と比較するか、第２の閾値電圧と比較するかを切り替える閾値切替回路１６１を備えている。
電圧比較回路１５０は、サンプル／ホールド回路（オペアンプ２２５、サンプリングキャップＣ１、サンプル／ホールドスイッチ２２６）２２１と、閾値切替回路１６１とを有している。図８（ａ），（ｂ）は、０度→９０度チョッパ駆動において、閾値＋Ｖｘを加算することでヒステリシスＢｏｐを持たせた場合を示している。
【００４８】
まず、縦磁場検出の場合について、図８（ａ）に基づいてＰＨ１Ａについて説明する。
図８（ａ）に示すＰＨ１Ａは、チョッパ駆動の０度フェーズを示し、ＳＷ２２３がＯＮしている。このときの加算回路１４０の出力ＧＯＵＴ、ＡＯＵＴのノードを、それぞれＧＯＵＴ＝Ｖａ、ＡＯＵＴ＝Ｖｂとする。
そして、ノードＡＯＵＴ１は、閾値電流生成回路１２０により生成された閾値電流ＩＢと抵抗Ｒｂ１よりＩ−Ｖ変換された電圧降下分である閾値＋ＶｘがＡＯＵＴに加算されたものになる。抵抗Ｒｂ１での電圧降下をＶｘとする。つまり、オペアンプ２２５のＰＩＮの入力電圧は、ＡＯＵＴに抵抗Ｒｂ１での電圧降下分が加算されるのでＶｂ＋Ｖｘとなる。
０度フェーズでは、ＳＷ２２６をオンし、オペアンプ２２５は、ボルテージフォロワとして使用するため、オペアンプ２２５のＮＩＮはＰＩＮと同じくＶｂ＋Ｖｘとなる。
以上により、サンプリングキャップＣ１にチャージされる電荷量は、Ｑ＝Ｃ１＊（Ｖｂ＋Ｖｘ−Ｖａ）となり、Ｖａ−Ｖｂ＝ΔＶ（ホール起電力電圧）よりＱ＝Ｃ１＊（Ｖｘ−ΔＶ）となる。
【００４９】
次に、図８（ｂ）に基づいてＰＨ２Ａについて説明する。  
図８（ｂ）に示すＰＨ２Ａは、チョッパ駆動の９０度フェーズを示し、ＳＷ２２４がＯＮしている。このときの加算回路１４０のＧＯＵＴ、ＡＯＵＴのノードはそれぞれＧＯＵＴ＝Ｖｂ、ＡＯＵＴ＝Ｖａとする。
ＡＯＵＴ２は、閾値電流生成回路１２０より生成された閾値電流ＩＢと抵抗Ｒｂ２よりＩ−Ｖ変換された電圧ドロップ分である−ＶｘがＡＯＵＴに加算されたものになる。抵抗Ｒｂ２での電圧ドロップを−Ｖｘとする。
【００５０】
オペアンプ２２５のＰＩＮの入力電圧は、ＡＯＵＴに抵抗Ｒｂ２での電圧ドロップ分が加算されるのでＶａ−Ｖｘとなる。ＮＩＮはＧＯＵＴ＝Ｖｂと０度フェーズでサンプリングキャップＣ１にチャージされた電圧が加算されたものになり、ＮＩＮ＝Ｖｂ＋Ｖｘ−（Ｖａ−Ｖｂ）である。
したがって、ＰＩＮ−ＮＩＮ＝Ｖａ−Ｖｘ−（Ｖｂ＋Ｖｘ−（Ｖａ−Ｖｂ））となり、Ｖａ−Ｖｂをホール起電力信号に対応するΔＶｈとすると、よりＰＩＮ−ＮＩＮ＝−２＊（Ｖｘ−ΔＶｈ）となる。
この結果より、ホール素子のホール起電力に対応するΔＶｈが、閾値電圧Ｖｘ以上になることで出力が反転する。
【００５１】
図９（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例１としての電圧比較回路を説明するための回路構成図で、０度→９０度チョッパ（Ｂｒｐ）における電圧比較回路を示す回路図である。図９（ａ）はチョッパ駆動の０度フェーズ、図９（ｂ）はチョッパ駆動の９０度フェーズを示している。つまり、図９（ａ），（ｂ）は、０度→９０度チョッパ駆動において、閾値−Ｖｘを加算することでヒステリシスＢｒｐを持たせた場合を示している。
【００５２】
また、図９（ａ），（ｂ）は、上述した図８（ａ），（ｂ）と異なり、ＰＨ１ＢでＳＷ（２２４）をＯＮし、ＰＨ２ＢでＳＷ（２２３）をＯＮし、閾値の見せ方を変えている。
計算の方法は、図８（ａ），（ｂ）の説明と同じであるため省略し、結果だけを記載すると、ＰＩＮ−ＮＩＮ＝２＊（Ｖｘ＋ΔＶ）となる。この結果より、４端子ホール素子（２２１）の起電力ΔＶｈが−Ｖｘ以下になることで出力が反転する。
以上の結果をまとめると、以下の表２の通りとなる。
【００５３】
【表２】
2015166729.tif 000004
【００５４】
ここで、ホール素子のオフセット成分があった場合、オフセット成分は、チョッパ駆動においてその極性が反転しないため、電圧比較回路においてキャンセルされることとなる。
閾値を＋Ｖｘとするか、−Ｖｘとするかについては、電圧比較回路１５０の出力結果によって切り替えを行う。例えば、入力磁場が閾値電圧に対応するＢｏｐを超えた場合、電圧比較回路１５０がＬｏｗを出力し、それにより、閾値の見せ方を反転させてＢｏｐからＢｒｐへ変更する切り替えを行う。これによって、ヒステリシス特性を持った磁気センサが得られる。
なお、横磁場検出の場合も、縦磁場検出の場合と同様である。
【００５５】
以上のように、第１のホール素子と第２のホール素子とをチョッパ駆動し、縦磁場検出と横磁場検出において、片方のホール素子については駆動電流を流す方向を縦磁場検出と横磁場検出で反転させる。両ホール素子の出力信号を加算することで、縦磁場成分に応じたホール起電力信号、横磁場検出に応じたホール起電力信号が得られる。
閾値の見せ方を閾値生成回路１６０で変更し、電圧比較回路１５０において、上述したチョッパ駆動した信号と閾値電圧とをサンプル／ホールド動作によって、比較を行う。このチョッパ駆動することによって、ホール素子のオフセット成分を後段の電圧比較回路１５０でキャンセルすることができる。
また、片方のホール素子については駆動電流を流す方向を縦磁場検出と横磁場検出で反転させることで、次段の加算回路１４０によって、縦磁場検出と横磁場検出の両方を行うことができ、例えば、加算器と減算器とを有する構成と比較して回路面積を小さくできる。
【実施例２】
【００５６】
次に、チョッパ駆動する順番を変更することによって、出力データの更新レートを高速化した実施例２について説明する。
上述した実施例１では、横磁場０度フェーズ（横０度フェーズ）→横磁場９０度フェーズ（横９０度フェーズ）→縦磁場０度フェーズ（縦０度フェーズ）→縦磁場９０度フェーズ（縦９０度フェーズ）の順でチョッパ駆動を行っている。これに対して、本実施例２では、横磁場０度フェーズ（横０度フェーズ）→縦磁場０度フェーズ（縦０度フェーズ）→横磁場９０度フェーズ（横９０度フェーズ）→縦磁場９０度フェーズ（縦９０度フェーズ）の順でチョッパ駆動を行っている。
【００５７】
図１０（ａ），（ｂ）は、実施例１と実施例２におけるチョッパ駆動の各フェーズと出力更新タイミングチャートを示す図で、図１０（ａ）は、実施例１におけるチョッパ駆動の各フェーズと出力更新タイミングチャート、図１０（ｂ）は、実施例２におけるチョッパ駆動の各フェーズと出力更新タイミングチャートを示す図である。
上述した実施例１では、電圧比較回路１５０の後段に設けられたラッチ（ＬＡＴＣＨ）回路によって、横磁場０度フェーズ、横磁場９０度フェーズでサンプル／ホールド動作が終わったタイミングで横磁場検出結果が更新され、縦磁場９０度フェーズでサンプル／ホールド動作が終わったタイミングで縦磁場検出結果が更新される。立ち上がりエッジのタイミングで直前の電圧比較回路１５０の出力を取り込む（横→縦→横と交互に行う）。
【００５８】
そして、Ｄラッチ回路によって、横磁場検出と縦磁場検出結果が更新された場合、出力データが更新される。ＤＬＡＴＣＨ：立ち上がりエッジのタイミングで出力を更新する。
しかしながら、上述した実施例１による構成で出力が更新されるまでの流れとして４つのフェーズを踏む必要があり、チョッパクロック２周期分の時間がかかる。
それに対して、以下に説明する本実施例２では、横磁場０度フェーズ→縦０度フェーズ→横磁場９０度フェーズ→縦９０度フェーズの順でチョッパ駆動を行っている。この駆動と、電圧比較回路１５０を変更することによって、出力データの更新レートを高速化することが可能となる。具体的には、チョッパ周波数を変更することなしに、更新レートを２倍とすることができる。
つまり、本実施例２においては、以下の表３に示すように、第１のホール素子と第２のホール素子をチョッパ駆動する。
【００５９】
【表３】
2015166729.tif 000005
【００６０】
上述したように、チョッパ駆動する場合、電圧比較回路において、閾値を＋Ｖｘか―Ｖｘを加算する切り替えを実施例１から変更して行う。
先に２個の４端子ホール素子を用いてチョッパ駆動について説明したが、縦磁場に対するチョッパ駆動も横磁場に対するチョッパ駆動もホール素子に流す電流の向きが変わるだけで取り出す起電力の考え方は同じである。ここでは縦磁場印加時のチョッパ駆動（０度→９０度チョッパ、９０度→０度チョッパ）について図１１乃至図１４に示すように、加算回路と、閾値生成回路の抵抗Ｒｂ１とＲｂ２と、電圧比較回路を用いて説明する。
【００６１】
図１１（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例２としての電圧比較回路を説明するための回路構成図で、０度→９０度チョッパ（Ｂｏｐ）における電圧比較回路である。図１１（ａ）はチョッパ駆動の０度フェーズ、図１１（ｂ）はチョッパ駆動の９０度フェーズを示している。
前提条件として４端子ホール素子１３０ａ，１３０ｂのオフセットはゼロとし、ホール素子にＶａ−Ｖｂ＝ΔＶのホール起電力が発生していると仮定する。また、オペアンプ２２５の反転入力端子をＮＩＮ、非反転入力端子をＰＩＮとする。
【００６２】
図１１（ａ）に示すＰＨ１は、チョッパ駆動の０度フェーズを示し、ＳＷ（２２３）がＯＮしている。このときの演算増幅回路１４０のＧＯＵＴ、ＡＯＵＴのノードはそれぞれＧＯＵＴ＝Ｖａ、ＡＯＵＴ＝Ｖｂとなる。
次に、ノードＡＯＵＴ１は、ホールバイアス電流発生回路（閾値電流生成回路）１２０より生成された電流と抵抗Ｒｂ１よりＩ−Ｖ変換された電圧ドロップ分がＡＯＵＴに加算されたものになる。抵抗Ｒｂ１での電圧ドロップをＶｘとする。オペアンプ２２５のＰＩＮの入力電圧は、ＡＯＵＴに抵抗Ｒｂ１での電圧ドロップ分が加算されるのでＶｂ＋Ｖｘとなる。
【００６３】
また、０度フェーズではＳＷ２２６をオンし、オペアンプ２２５はボルテージフォロワとして使用するため、オペアンプ２２５のＮＩＮはＰＩＮと同じくＶｂ＋Ｖｘとなる。
以上により、サンプリングキャップＣ１にチャージされる電荷量はＱ＝Ｃ１＊（Ｖｂ＋Ｖｘ−Ｖａ）となり、Ｖａ−Ｖｂ＝ΔＶよりＱ＝Ｃ１＊（Ｖｘ−ΔＶ）となる。
図１１（ｂ）に示すＰｈ２は、チョッパ駆動の９０度フェーズを示し、ＳＷ２２４がＯＮしている。このときの演算増幅回路１４０のＧＯＵＴ、ＡＯＵＴのノードはそれぞれＧＯＵＴ＝Ｖｂ、ＡＯＵＴ＝Ｖａとなる。
【００６４】
ＡＯＵＴ１はホールバイアス電流発生回路（閾値電流生成回路）１２０より生成された電流と抵抗Ｒｂ２よりＩ−Ｖ変換された電圧ドロップ分がＡＯＵＴに加算されたものになる。抵抗Ｒｂ２での電圧ドロップを−Ｖｘとする。
オペアンプ２２５のＰＩＮの入力電圧は、ＡＯＵＴに抵抗Ｒｂ２での電圧ドロップ分が加算されるのでＶａ−Ｖｘとなる。ＮＩＮはＧＯＵＴ＝Ｖｂと０度フェーズでサンプリングキャップＣ１にチャージされた電圧が加算されたものになり、ＮＩＮ＝Ｖｂ＋Ｖｘ−ΔＶである。したがって、ＰＩＮ−ＮＩＮ＝Ｖａ−Ｖｘ−（Ｖｂ＋Ｖｘ−ΔＶ）、Ｖａ−Ｖｂ＝ΔＶよりＰＩＮ−ＮＩＮ＝−２＊（Ｖｘ−ΔＶ）となる。
この結果より、４端子ホール素子１３０ａ，１３０ｂの起電力がΔＶが閾値Ｖｘ以上になることで出力が反転する。
【００６５】
図１２（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例２としての電圧比較回路を説明するための回路構成図で、９０度→０度チョッパ（Ｂｏｐ）における電圧比較回路である。図１２（ａ）はチョッパ駆動の９０度フェーズ、図１２（ｂ）はチョッパ駆動の０度フェーズを示している。
図１２（ａ）に示すＰＨ１は、チョッパ駆動の９０度フェーズを示し、ＳＷ２２４がＯＮしている。先に説明した０度→９０度チョッパ駆動と違い、ＡＯＵＴ側をサンプリングキャップＣ１へ、ＧＯＵＴ側をオペアンプ２２５のＰＩＮへそれぞれ接続する。このときの演算増幅回路１４０のＧＯＵＴ、ＡＯＵＴのノードはそれぞれＧＯＵＴ＝Ｖｂ、ＡＯＵＴ＝Ｖａとなる。ＡＯＵＴ１はＡＯＵＴに電圧ドロップ分を加算しＶａ−Ｖｘとなる。オペアンプ２２５のＰＩＮの入力電圧はＶｂである。また、ＰＨ１ではＳＷ２２６をオンし、ボルテージフォロワとして使用するため、オペアンプ（２２５）のＮＩＮはＰＩＮと同じくＶｂとなる。
サンプリングキャップＣ１にチャージされる電荷量はＱ＝Ｃ１＊（Ｖｂ−（Ｖａ−Ｖｘ））となり、Ｖａ−Ｖｂ＝ΔＶよりＱ＝Ｃ１＊（Ｖｘ−ΔＶ）となる。
【００６６】
図１２（ｂ）に示すＰｈ２は、チョッパ駆の０度フェーズを示し、ＳＷ２２３がＯＮしている。このときの演算増幅回路１４０のＧＯＵＴ、ＡＯＵＴのノードはそれぞれＧＯＵＴ＝Ｖａ、ＡＯＵＴ＝Ｖｂとなる。ＡＯＵＴ１はＡＯＵＴに電圧ドロップ分を加算しＶｂ＋Ｖｘとなる。オペアンプ２２５のＰＩＮの入力電圧はＶａである。ＮＩＮはＡＯＵＴ１＝Ｖｂ＋ＶｘとＰＨ１でサンプリングキャップＣ１にチャージされた電圧が加算されたものになり、ＮＩＮ＝Ｖｂ＋Ｖｘ＋Ｖｘ−ΔＶ＝Ｖｂ＋２Ｖｘ−ΔＶである。
【００６７】
したがって、ＰＩＮ−ＮＩＮ＝Ｖａ−（Ｖｂ＋２Ｖｘ−ΔＶ）、Ｖａ−Ｖｂ＝ΔＶよりＰＩＮ−ＮＩＮ＝−２＊（Ｖｘ−ΔＶ）となる。この結果より、４端子ホール素子１３０ａ，１３０ｂの起電力ΔＶが閾値Ｖｘ以上になることで出力が反転する。
以上のことから、接続を、図１１（ａ），（ｂ）及び図１２（ａ），（ｂ）のように組むことで、０度→９０度チョッパ、９０度→０度チョッパどちらも同じ結果が、以下の表４のように得られる。
【００６８】
【表４】
2015166729.tif 000006
【００６９】
図１３（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例２としての電圧比較回路を説明するための回路構成図で、０度→９０度チョッパ（Ｂｒｐ）における電圧比較回路を示す回路図である。図１３（ａ）はチョッパ駆動の０度フェーズ、図１３（ｂ）はチョッパ駆動の９０度フェーズを示している。
図１３（ａ），（ｂ）は、図１１（ａ），（ｂ）と異なり、ＰＨ１でＳＷ２２４）ＯＮしＰＨ２でＳＷ２２３をＯＮし、閾値の見せ方を変えている。計算の方法は、図１１（ａ），（ｂ）の説明と同じであるため省略し、結果だけを記載すると、ＰＩＮ−ＮＩＮ＝２＊（Ｖｘ＋ΔＶ）となる。この結果より、４端子ホール素子１３０ａ，１３０ｂの起電力ΔＶが−Ｖｘ以下になることで出力が反転する。
【００７０】
図１４（ａ），（ｂ）は、図７に示したホール起電力処理回路における実施例２としての電圧比較回路を説明するための回路構成図で、９０度→０度チョッパ（Ｂｒｐ）における電圧比較回路を示す回路図である。図１４（ａ）はチョッパ駆動の９０度フェーズ、図１４（ｂ）はチョッパ駆動の０度フェーズを示している。
図１４（ａ），（ｂ）は、図１２（ａ），（ｂ）と異なり、ＰＨ１でＳＷ２２３をＯＮしＰＨ２でＳＷ２２４をＯＮし、閾値の見せ方を変えている。計算の方法は、図１２（ａ），（ｂ）の説明と同じであるため省略し、その結果だけを記載すると、ＰＩＮ−ＮＩＮ＝２＊（Ｖｘ＋ΔＶ）となる。この結果より、４端子ホール素子の起電力ΔＶが−Ｖｘ以下になることで出力が反転する。以下に表５を示す。
【００７１】
【表５】
2015166729.tif 000007
【００７２】
以上のことから、接続を図１３（ａ），（ｂ）及び図１４（ａ），（ｂ）のように組むことで、０度→９０度チョッパ、９０度→０度チョッパどちらも同じ結果が得られる。
以上の計算結果を踏まえてホールの起電力がＶｘ以上になって出力が反転するときの入力磁場をＢｏｐ、−Ｖｘ以下になって出力が反転するときの入力磁場をＢｒｐと定義する。したがって、図１１（ａ），（ｂ）と図１２（ａ），（ｂ）は、Ｂｏｐ以上の磁場入力で出力が反転し、図１３（ａ），（ｂ）と図１４（ａ），（ｂ）は、Ｂｒｐ以上の磁場入力で出力が反転することになる。
【００７３】
図１５は、実施例２における具体的な電圧比較回路を説明するための回路構成図で、図中符号１７０，１８０はスイッチ（ＳＷ）群、１９０はキャパシタ（容量）群、２００はオペアンプ群、２３０乃至２６０は第１乃至第４の電圧比較回路、３２１乃至３４８はスイッチ（ＳＷ）を示している。
本実施例２の電圧比較回路１５０は、第１の電圧比較回路２３０と第２の電圧比較回路２４０と第３の電圧比較回路２５０と第４の電圧比較回路２６０とを有している。縦０度フェーズと横０度フェーズと縦９０度フェーズと横９０度フェーズの各フェーズにおいて、第１乃至第４の電圧比較回路２３０乃至２６０のうち２つの電圧比較回路が、サンプリング動作を行い、１つの電圧比較回路が、ホールド動作を行い、１つの電圧比較回路が、比較する動作を行う。
【００７４】
また、第１乃至第４の電圧比較回路２３０乃至２６０の比較した結果に基づいて、次のフェーズでホールド動作を行う電圧比較回路と、再度サンプリング動作を行う電圧比較回路とが決定される。
つまり、電圧比較回路は、ホールバイアス電流発生回路と閾値生成回路より発生したホール閾値電圧Ｖｘ１，−Ｖｘを選択するＳＷ群１７０である閾値切替回路と、０度→９０度と９０度→０度で同じ結果が得られるように接続を切り替えられるＳＷ群１８０とチョッパ駆動０度フェーズ時に電荷をチャージしておくための容量群１９０とオペアンプ群２００有する複数のサンプル／ホールド回路とを備えている。
【００７５】
本実施例２は、上述した実施例１の電圧比較回路と異なり、４つの電圧比較回路を用いることである。また、図１１（ａ），（ｂ）乃至図１４（ａ），（ｂ）で説明した通り、０度→９０度、９０度→０度でどちらも同じ結果が得られるように、サンプル／ホールドの切り替えとアンプへの入力を切り替えとを行うＳＷ群１８０が構成されている。
具体的には、１）比較判定、２）Ｂｏｐサンプリング、３）Ｂｒｐサンプリング、４）サンプリングした電荷をホールドといったように１つのフェーズで４つの動作を行うことができる。この構成を使用することでこれまでとは半分の更新周期が可能となる。
【００７６】
以下、図１６乃至図１９に基づいて説明する。なお、図１６乃至図１９の簡略化のため閾値生成回路より前段の回路はブラックボックスとし、図１６に示している信号成分が入力されているとする。前提条件として縦の入力磁場に対する４端子ホール素子の起電力をＶａ１−Ｖｂ１＝ΔＶ１、横の入力磁場に対する４端子ホール素子の起電力をＶａ２−Ｖｂ２＝ΔＶ２と定義しておく。
図１６は、図１０（ｂ）のタイミングチャートにおけるＰＨ１の状態を示す図である。第１の電圧比較回路２３０は、縦チョッパ駆動０度フェーズでのＢｏｐをサンプリングしている。図中符号３２１乃至３４８はスイッチ（ＳＷ）を示している。
【００７７】
ＳＷ３２１をＯＮしＡＯＵＴ１側の閾値を取り込み、ＳＷ３２１，ＳＷ３４５をＯＮすることでＰＩＮ＝ＮＩＮ＝Ｖｂ１＋Ｖｘとなる。ＳＷ３２９をＯＮすることでサンプリングキャップＣ１にチャージされる電荷量は、Ｑ＝Ｃ１＊（Ｖｂ１＋Ｖｘ−Ｖａ１）＝Ｃ１＊（Ｖｘ−ΔＶ１）となる。
第２の電圧比較回路２４０は、前の横０度のフェーズでＣ２にチャージした電荷をホールドしている。横０度フェーズ時にＢｒｐのサンプリングを行っていたとするとＣ２にチャージされている電荷量は、Ｑ＝Ｃ２＊（−Ｖｘ−ΔＶ２）である。ＳＷ３４６をＯＦＦすることでＮＩＮをＨｉ−Ｚ状態にすることで電荷をホールドしている。
【００７８】
第３の電圧比較回路２５０は、チョッパ駆動縦０度フェーズでのＢｒｐをサンプリングしている。ＳＷ３２６をＯＮし、ＡＯＵＴ２側の閾値を取り込み、ＳＷ３４０，ＳＷ３４７をＯＮすることでＰＩＮ＝ＮＩＮ＝Ｖｂ１−Ｖｘとなる。ＳＷ３３７をＯＮすることでＣ３にチャージされる電荷は、Ｑ＝Ｃ３＊（Ｖｂ１−Ｖｘ−Ｖａ１）＝Ｃ３＊（−Ｖｘ−ΔＶ１）となる。
第４の電圧比較回路２５０は、縦９０度→０度チョッパ駆動での電圧比較を行う。前の縦９０度フェーズ時にＣ４にチャージされていた電荷量をＱ＝Ｃ４＊（Ｖｘ−ΔＶ１）とするとき、ＳＷ３２７，ＳＷ３４３をＯＮさせることでＮＩＮ＝Ｖｂ１＋Ｖｘ＋Ｖｘ−ΔＶ１＝Ｖｂ１＋２Ｖｘ−ΔＶ１となる。ＳＷ３４２をＯＮさせることでＰＩＮ＝Ｖａ１となり、ＰＩＮ−ＮＩＮ＝Ｖａ１−（Ｖｂ１＋２Ｖｘ−ΔＶ１）＝２ΔＶ１−２Ｖｘ＝−２（Ｖｘ−ΔＶ１）となる。この結果をモニタしておくことで第１の電圧比較回路２３０、第３の電圧比較回路２５０のどちらでサンプリングした結果を次フェーズでホールドするかを決める。ここでは、第３の電圧比較回路２５０のサンプリング結果をＰＨ２でホールドするとする。
【００７９】
図１７は、図１０（ｂ）のタイミングチャートにおけるＰＨ２の状態を示す図である。第１の電圧比較回路２３０は、横チョッパ駆動９０度でのＢｏｐをサンプリングしている。ＳＷ３３０，ＳＷ３４５をＯＮすることでＰＩＮ＝ＮＩＮ＝Ｖｂ２となり、ＳＷ３２２，ＳＷ３３１をＯＮし、ＡＯＵＴ２側の閾値を取り込むことでサンプリングキャップＣ１にチャージされる電荷量は、Ｑ＝Ｃ１＊（Ｖｂ２−（Ｖａ２−Ｖｘ））＝Ｃ１＊（Ｖｘ−ΔＶ２）となる。
第２の電圧比較回路２４０は、横０度→９０度チョッパ駆動での電圧比較を行う。ＰＨ１でＣ２にチャージされていた電荷量Ｑ＝Ｃ２＊（−Ｖｘ−ΔＶ２）をホールドしているので、ＧＯＵＴ１＝Ｖｂ２より、ＮＩＮ＝Ｖｂ２−Ｖｘ−ΔＶ２となる。ＳＷ３２４をＯＦＦし、ＳＷ３２３をＯＮさせることでＰＩＮ＝Ｖａ２＋Ｖｘとなり、ＰＩＮ−ＮＩＮ＝Ｖａ２＋Ｖｘ−（Ｖｂ２−Ｖｘ−ΔＶ２）＝２ΔＶ２＋２Ｖｘ＝２＊（Ｖｘ＋ΔＶ２）となる。
【００８０】
第３の電圧比較回路２５０は、前の縦０度のフェーズでＣ３にチャージした電荷をホールドしている。Ｃ３にチャージされている電荷は、Ｑ＝Ｃ３＊（−Ｖｘ−ΔＶ１）であり、ＳＷ３４７をＯＦＦし、ＮＩＮをＨｉ−Ｚ状態にすることで電荷をホールドしている。
第４の電圧比較回路２６０は、横チョッパ駆動９０度フェーズでのＢｒｐをサンプリングしている。ＳＷ３４２，ＳＷ３４８をＯＮすることでＰＩＮ＝ＮＩＮ＝Ｖｂ２となり、ＳＷ３２７，ＳＷ３４３をＯＮし、ＡＯＵＴ１側の閾値を取り込むことでＣ４にチャージされる電荷量はＱ＝Ｃ４＊（Ｖｂ２−（Ｖａ２＋Ｖｘ））＝Ｃ１＊（−Ｖｘ−ΔＶ２）となる。
【００８１】
ＰＨ２では、第２の電圧比較回路２４０の判定結果をもとに第１の電圧比較回路２３０のサンプリング結果をＰＨ３でホールドするとする。
図１８は、図１０（ｂ）のタイミングチャートにおけるＰＨ３の状態を示す図である。第１の電圧比較回路２３０は、ＰＨ２でサンプリングキャップＣ１にチャージした電荷をホールドしている。サンプリングキャップＣ１にチャージされている電荷はＱ＝Ｃ１＊（Ｖｘ−ΔＶ２）であり、ＳＷ３４５をＯＦＦし、ＮＩＮをＨｉ−Ｚ状態にすることで電荷をホールドしている。
【００８２】
第２の電圧比較回路２４０は、縦チョッパ駆動９０度フェーズでのＢｒｐをサンプリングしている。ＳＷ３３４，ＳＷ３４６をＯＮすることでＰＩＮ＝ＮＩＮ＝Ｖｂ１となり、ＳＷ３２３，ＳＷ３３５をＯＮし、ＡＯＵＴ１側の閾値を取り込むことでＣ２にチャージされる電荷量は、Ｑ＝Ｃ２＊（Ｖｂ１−（Ｖａ１＋Ｖｘ））＝Ｃ１＊（−Ｖｘ−ΔＶ１）となる。
第３の電圧比較回路２５０は、縦０度→９０度チョッパ駆動での電圧比較を行う。ＰＨ２でＣ３にチャージされていた電荷量Ｑ＝Ｃ３＊（−Ｖｘ−ΔＶ１）をホールドしているので、ＧＯＵＴ＝Ｖｂ１より、ＮＩＮ＝Ｖｂ１−Ｖｘ−ΔＶ１となる。ＳＷ３２６をＯＦＦし、ＳＷ３２５をＯＮさせることでＰＩＮ＝Ｖａ１＋Ｖｘとなり、ＰＩＮ−ＮＩＮ＝Ｖａ１＋Ｖｘ−（Ｖｂ１−Ｖｘ−ΔＶ１）＝２ΔＶ１＋２Ｖｘ＝２＊（Ｖｘ＋ΔＶ１）となる。
【００８３】
第４の電圧比較回路２６０は、縦チョッパ駆動９０度フェーズでのＢｏｐをサンプリングしている。ＳＷ３４２，ＳＷ３４８をＯＮすることでＰＩＮ＝ＮＩＮ＝Ｖｂ１となり、ＳＷ３２８，ＳＷ３４３をＯＮし、ＡＯＵＴ２側の閾値を取り込むことでＣ４にチャージされる電荷量は、Ｑ＝Ｃ４＊（Ｖｂ１−（Ｖａ１−Ｖｘ））＝Ｃ４＊（Ｖｘ−ΔＶ１）となる。
ＰＨ３では、第３の電圧比較回路２５０の判定結果をもとに第４の電圧比較回路２６０のサンプリング結果をＰＨ４でホールドするとする。
【００８４】
図１９は、図１０（ｂ）のタイミングチャートにおけるＰＨ４の状態を示す図である。第１の電圧比較回路２３０は、横９０度→０度チョッパ駆動での電圧比較を行う。ＰＨ３でサンプリングキャップＣ１にチャージされていた電荷量Ｑ＝Ｃ１＊（Ｖｘ−ΔＶ２）をホールドしているので、ＳＷ３２２をＯＦＦし、ＳＷ３２１をＯＮすることでＮＩＮ＝Ｖｂ２＋Ｖｘ＋Ｖｘ−ΔＶ２＝Ｖｂ２＋２Ｖｘ−ΔＶ２となる。ＧＯＵＴ＝Ｖａ２よりＰＩＮ＝Ｖａ２となり、ＰＩＮ−ＮＩＮ＝Ｖａ２−（Ｖｂ２＋２Ｖｘ−ΔＶ２）＝２ΔＶ２−２Ｖｘ＝−２（Ｖｘ−ΔＶ２）となる。
【００８５】
第２の電圧比較回路２４０は、横チョッパ駆動０度フェーズでのＢｒｐをサンプリングしている。ＳＷ３２６をＯＮし、ＡＯＵＴ２側の閾値を取り込み、ＳＷ３４０，ＳＷ３４７をＯＮすることでＰＩＮ＝ＮＩＮ＝Ｖｂ１−Ｖｘとなる。ＳＷ３３７をＯＮすることでＣ２にチャージされる電荷は、Ｑ＝Ｃ２＊（Ｖｂ１−Ｖｘ−Ｖａ１）＝Ｃ２＊（−Ｖｘ−ΔＶ１）となる。
第３の電圧比較回路２５０は、横チョッパ駆動０度フェーズでのＢｏｐをサンプリングしている。ＳＷ３２１をＯＮし、ＡＯＵＴ１側の閾値を取り込み、ＳＷ３２１，ＳＷ３４５をＯＮすることでＰＩＮ＝ＮＩＮ＝Ｖｂ１＋Ｖｘとなる。ＳＷ３２９をＯＮすることでＣ３にチャージされる電荷量はＱ＝Ｃ３＊（Ｖｂ１＋Ｖｘ−Ｖａ１）＝Ｃ３＊（Ｖｘ−ΔＶ１）となる。
【００８６】
第４の電圧比較回路２６０は、ＰＨ３でＣ４にチャージした電荷をホールドしている。Ｃ４にチャージされている電荷は、Ｑ＝Ｃ４＊（Ｖｘ−ΔＶ１）であり、ＳＷ３４５をＯＦＦし、ＮＩＮをＨｉ−Ｚ状態にすることで電荷をホールドしている。
４つの電圧比較回路を用いたチョッパ駆動は、上述したように、ＰＨ１乃至ＰＨ４を繰り返して行われる。
以上をまとめると、以下の表６の通りである。
【００８７】
【表６】
2015166729.tif 000008
【００８８】
各フェーズで、閾値電圧の見せ方を変えてＢｏｐ及びＢｒｐ共にサンプリングする。また、比較した判定結果に基づいて、Ｂｏｐ又はＢｒｐのどちらのサンプリングをホールド動作に切り替えるかが決定される。その後、ホールドした電圧が次のチョッパ動作の信号と加算された上で（オフセットキャンセルされた上で）、閾値と比較される。
この動作とすることによって、チョッパクロック周波数を変更することなく、更新レートを２倍とすることができる。この点を図１０（ａ），（ｂ）のタイミングチャートで確認する。図１０（ａ）における実施例１と、図１０（ｂ）における実施例２のタイミングチャートにおける違いは、チョッパクロックが、Ｈｉｇｈの区間では横磁場に対するチョッパ駆動を行い、Ｌｏｗの区間では縦磁場に対するチョッパ駆動を行っている点である。
【００８９】
電圧比較回路の出力を取り込むＬＡＴＣＨは、立ち上がりエッジで、横又は縦磁場成分に対応するデータを更新する。この各方向の磁場成分のデータ更新レートが、実施例２では実施例１の周波数の２倍の周波数となっている。実施例１では、０度→９０度方向でのチョッパ駆動しかできなかったため、９０度フェーズ時にしか縦横ともに更新できない。一方、実施例２では、０度→９０度、９０度→０度どちらのチョッパ駆動も可能となり、ＬＡＴＣＨ（ラッチ）の周波数を２倍にできる。
また、ＤＬＡＴＣＨは出力更新周波数であり、電圧比較回路で得た縦横の更新データをデジタル回路で演算して最終的に出力を更新する。出力更新周波数の２倍にすることで出力更新周期を１／２にすることが可能である。
出力更新のタイミングは図示しているとおりで、横のデータ更新→縦のデータ更新→ＤＬＡＴＣＨの立ち上がりエッジで出力更新という流れになり、実施形態１と比較して１／２の時間で更新される。
【符号の説明】
【００９０】
１乃至２０  スイッチ（ＳＷ）
２２  増幅器
２３，２４  シュミット回路
２５  加算回路
２６  減算回路
２７  方向出力回路
２８  ＸＯＲ回路
３１，１１０  駆動電流生成回路
３２，１２０  閾値電流生成回路、
３３ａ，１３０ａ  第１のホール素子（ＨａｌｌＡ）
３３ｂ，１３０ｂ  第２のホール素子（ＨａｌｌＢ）
３４，１４０  加算回路（演算増幅回路）
３５，１５０  電圧比較回路
３６，１６０  閾値生成回路
３７  チョッパスイッチ回路
４１  磁気集磁板
５１  着磁リング
５２，５３  ホール素子
５４  薄膜磁性板
５５  Ｓｉ基板
１２１，１４１，１４２，２２５  オペアンプ
１７０ａ  第１のチョッパスイッチ回路
１７０ｂ  第２のチョッパスイッチ回路
１６１  閾値切替回路（閾値電圧切替回路）
２２１  サンプル／ホールド（Ｓ／Ｈ）回路
２２３，２２４，２２６，３２１乃至３４８  スイッチ（ＳＷ）
２２６  サンプル／ホールドスイッチ
１７０，１８０  スイッチ（ＳＷ）群
１９０  キャパシタ（容量）群
２００  オペアンプ群
２３０乃至２６０  第１乃至第４の電圧比較回路
【図１】
2015166729.tif 000009
【図２】
2015166729.tif 000010
【図３】
2015166729.tif 000011
【図４】
2015166729.tif 000012
【図５】
2015166729.tif 000013
【図６】
2015166729.tif 000014
【図７】
2015166729.tif 000015
【図８】
2015166729.tif 000016
【図９】
2015166729.tif 000017
【図１０】
2015166729.tif 000018
【図１１】
2015166729.tif 000019
【図１２】
2015166729.tif 000020
【図１３】
2015166729.tif 000021
【図１４】
2015166729.tif 000022
【図１５】
2015166729.tif 000023
【図１６】
2015166729.tif 000024
【図１７】
2015166729.tif 000025
【図１８】
2015166729.tif 000026
【図１９】
2015166729.tif 000027