(57)【要約】【課題】電源線の電位降下に起因する各発光素子の発光量のばらつきを抑制可能な光書込装置を提供すること。【解決手段】ＯＬＥＤ１０１と駆動回路１０２と電源切替スイッチ１０４と保持素子１０６を有する発光部１００−１において、信号線９４上を伝送される輝度信号ＳＧ１を保持素子１０６に書き込むサンプル期間には、電源切替スイッチ１０４により、ＯＬＥＤ１０１に電流を供給する電源線９１とは別の電源線９９からの電圧が保持素子１０６に供給され、サンプル期間が終了した後のホールド期間には、電源切替スイッチ１０４により、電源線９１からの電圧が保持素子１０６に供給されるように切り替える。【選択図】図６
2015182239.tif 000002
【特許請求の範囲】
【請求項１】
電源から延伸された第１電源線上の長さ方向に異なる複数の位置で分岐した電流供給線のそれぞれに設けられた発光素子と、
前記各発光素子に対応して設けられた保持素子と、
前記各発光素子に対応する各保持素子に、当該発光素子の発光量を示す電圧の信号を書き込む書込手段と、
前記各保持素子に前記信号が書き込まれるときの基準となる電圧を当該各保持素子に供給する、前記第１電源線とは別の第２電源線と、
前記各電流供給線に設けられ、前記第１電源線からの供給電流を、当該発光素子に対応する保持素子に前記書き込み後に保持された電圧に応じて制御して、当該発光素子に供給する駆動ドライバーと、
を備えることを特徴とする光書込装置。
【請求項２】
前記第２電源線は、
前記電源とは別の電源から延伸される電源線であることを特徴とする請求項１に記載の光書込装置。
【請求項３】
前記書込手段は、
前記信号を出力する信号出力部を備え、
前記別の電源は、
前記信号出力部に供給される電源と共通であることを特徴とする請求項２に記載の光書込装置。
【請求項４】
前記第２電源線は、
前記第１電源線における前記電源との接続点と当該電源に対して最も近い位置から分岐している電流供給線の当該分岐位置との間のいずれかの位置から延伸されている電源線である、または前記第１電源線と共に前記電源から延伸されている電源線であることを特徴とする請求項１に記載の光書込装置。
【請求項５】
前記それぞれの保持素子ごとに対応して設けられる切替回路を備え、
前記駆動ドライバーは、電界効果トランジスタであり、
前記保持素子は、コンデンサであり、当該コンデンサの一方の端子が前記電界効果トランジスタのゲートに接続され、
前記切替回路は、
前記第２電源線からの電圧が前記コンデンサの他方の端子に供給される第１回路と、前記第１電源線からの電圧が前記コンデンサの他方の端子に供給される第２回路のいずれかに切り替え可能であり、
前記書込手段は、
前記信号の書き込み期間には、前記信号を前記コンデンサの一方の端子に入力させるとともに前記切替回路に指示して前記第１回路を構成させ、
前記信号の書き込みが終了すると、前記コンデンサの一方の端子への前記信号の入力を遮断させるとともに前記切替回路に指示して前記第２回路を構成させることを特徴とする請求項１〜４のいずれか１項に記載の光書込装置。
【請求項６】
前記それぞれの電流供給線ごとに設けられる遮断スイッチを備え、
前記遮断スイッチは、
前記電流供給線ごとに、前記信号の書き込み期間に開になり、書き込みが終了すると閉になることを特徴とする請求項５に記載の光書込装置。
【請求項７】
前記遮断スイッチは、
前記発光素子と前記駆動ドライバーとの間に設けられていることを特徴とする請求項６に記載の光書込装置。
【請求項８】
前記駆動ドライバーと切替回路とが薄膜トランジスタにより形成されていることを特徴とする請求項５〜７のいずれか１項に記載の光書込装置。
【請求項９】
前記書込手段は、
前記各保持素子に対して前記信号を時間順にシフトさせて順番に書き込むことを特徴とする請求項１〜８のいずれか１項に記載の光書込装置。
【請求項１０】
前記発光素子は、有機ＬＥＤであることを特徴とする請求項１〜９のいずれか１項に記載の光書込装置。
【請求項１１】
前記第１電源線と前記第２電源線とが同じ基板に配線されていることを特徴とする請求項１〜１０のいずれか１項に記載の光書込装置。
【請求項１２】
光書込部からの光ビームにより感光体に画像を書き込む画像形成装置であって、
前記光書込部として、請求項１〜１１のいずれか１項に記載の光書込装置を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ビームにより感光体に書き込みを行う光書込装置およびこれを備える画像形成装置に関する。
【背景技術】
【０００２】
プリンターなどの画像形成装置には、微小の発光素子をライン状に並べて各発光素子から発せられる光ビームにより感光体に画像を書き込む光書込部を用いるものがある。
特許文献１には、光書込部として、発光素子である有機ＥＬ素子が基板上に主走査方向に多数配列されたラインヘッドが開示されている。
ラインヘッドは、複数個の有機ＥＬ素子のそれぞれを、アノード側を電源側の電源線Ａに接続し、カソード側を接地側の電源線Ｂに接続してなる並列回路が基板上に配置される構成になっている。また、基板と間隔を空けて防湿板が配されており、この防湿板上には、電源側の補助電源線Ｃと接地側の補助電源線Ｄが別途、配線されている。
【０００３】
基板上の電源線Ａと防湿板上の補助電源線Ｃとが複数箇所で電気的に接続され、基板上の電源線Ｂと防湿板上の補助電源線Ｄとが複数箇所で電気的に接続されることにより、各有機ＥＬ素子に対する給電点の数を増加させた回路構成になっている。
この給電点の数を増加させる構成により、給電点の数が少ない構成に比べて、１つの給電点から各有機ＥＬ素子までの電源線の配線距離を短くすることができ、それだけ配線抵抗による電位降下が少なくて済み、電位降下に起因する各有機ＥＬ素子への供給電流の差が小さくなって、発光量のばらつきを抑制することが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１４４６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の構成のように給電点の数をある程度多くしても、電源線上において電流の流れる方向に沿って１つの給電点と次の給電点との間の電源線の部分では、各発光素子への供給電流が流れることによる電位降下が生じることには変わらないので、その電位降下による発光量のばらつきが解消されないという問題が生じる。
本発明は、上記の問題点に鑑みてなされたものであって、電源線から各発光素子に電流が流れるときの当該電源線の電位降下に起因する各発光素子の発光量のばらつきをより抑制可能な光書込装置およびこれを備える画像形成装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る光書込装置は、電源から延伸された第１電源線上の長さ方向に異なる複数の位置で分岐した電流供給線のそれぞれに設けられた発光素子と、前記各発光素子に対応して設けられた保持素子と、前記各発光素子に対応する各保持素子に、当該発光素子の発光量を示す電圧の信号を書き込む書込手段と、前記各保持素子に前記信号が書き込まれるときの基準となる電圧を当該各保持素子に供給する、前記第１電源線とは別の第２電源線と、前記各電流供給線に設けられ、前記第１電源線からの供給電流を、当該発光素子に対応する保持素子に前記書き込み後に保持された電圧に応じて制御して、当該発光素子に供給する駆動ドライバーと、を備えることを特徴とする。
【０００７】
また、前記第２電源線は、前記電源とは別の電源から延伸される電源線であるとしても良い。
ここで、前記書込手段は、前記信号を出力する信号出力部を備え、前記別の電源は、前記信号出力部に供給される電源と共通であるとしても良い。
また、前記第２電源線は、前記第１電源線における前記電源との接続点と当該電源に対して最も近い位置から分岐している電流供給線の当該分岐位置との間のいずれかの位置から延伸されている電源線である、または前記第１電源線と共に前記電源から延伸されている電源線であるとしても良い。
【０００８】
さらに、前記それぞれの保持素子ごとに対応して設けられる切替回路を備え、前記駆動ドライバーは、電界効果トランジスタであり、前記保持素子は、コンデンサであり、当該コンデンサの一方の端子が前記電界効果トランジスタのゲートに接続され、前記切替回路は、前記第２電源線からの電圧が前記コンデンサの他方の端子に供給される第１回路と、前記第１電源線からの電圧が前記コンデンサの他方の端子に供給される第２回路のいずれかに切り替え可能であり、前記書込手段は、前記信号の書き込み期間には、前記信号を前記コンデンサの一方の端子に入力させるとともに前記切替回路に指示して前記第１回路を構成させ、前記信号の書き込みが終了すると、前記コンデンサの一方の端子への前記信号の入力を遮断させるとともに前記切替回路に指示して前記第２回路を構成させるとしても良い。
【０００９】
ここで、前記それぞれの電流供給線ごとに設けられる遮断スイッチを備え、前記遮断スイッチは、前記電流供給線ごとに、前記信号の書き込み期間に開になり、書き込みが終了すると閉になるとしても良い。
ここで、前記遮断スイッチは、前記発光素子と前記駆動ドライバーとの間に設けられているとしても良い。
【００１０】
さらに、前記駆動ドライバーと切替回路とが薄膜トランジスタにより形成されているとしても良い。
また、前記書込手段は、前記各保持素子に対して前記信号を時間順にシフトさせて順番に書き込むとしても良い。
さらに、前記発光素子は、有機ＬＥＤであるとしても良い。
【００１１】
また、前記第１電源線と前記第２電源線とが同じ基板に配線されているとしても良い。
本発明は、光書込部からの光ビームにより感光体に画像を書き込む画像形成装置であって、前記光書込部として上記の光書込装置を備えることを特徴とする。
【発明の効果】
【００１２】
上記の構成をとれば、複数の保持素子のそれぞれに、対応する発光素子の発光量を示す電圧の信号が書き込まれるときの基準となる電圧を、第１電源線とは別の第２電源線からの電圧とすることができる。
これにより、第１電源線から各発光素子に電流が流れるときに当該第１電源線に生じる電位降下の影響を受けずに各保持素子に信号を書き込むことが可能になり、第１電源線の電位降下による発光量のばらつきをより抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１に係る画像形成装置の構成を示す図である。
【図２】画像形成装置の露光部におけるプリントヘッドの概略構成を示す図である。
【図３】プリントヘッド内のＯＬＥＤパネルの概略平面図および断面図である。
【図４】ＯＬＥＤパネル内のＴＦＴ基板に設けられるＯＬＥＤと駆動回路とＳ／Ｈ回路などの関係を模式的に示す図である。
【図５】ＯＬＥＤを含む発光部がｎ（複数）個、設けられてなる回路構成を示す図である。
【図６】（ａ）は、１つの発光部における輝度信号のサンプル期間の様子を示す図であり、（ｂ）は、輝度信号のホールド期間の様子を示す図である。
【図７】各発光部におけるサンプル期間とホールド期間のタイミングチャートを示す図である。
【図８】全点灯を行う場合に、サンプル期間とホールド期間における電源供給点からの配線距離と電位降下との関係などのグラフを例示する図である。
【図９】比較例の回路構成を示す図である。
【図１０】実施の形態２に係る各発光部の回路構成の例を示す図である。
【図１１】各発光部の動作を示すタイミングチャートである。
【図１２】サンプル期間のＯＬＥＤの発光量がその直後のホールド期間の発光量よりも低くなることを説明するためのタイミングチャートである。
【図１３】全点灯の場合においてサンプル期間だけｍ番目の発光部のＯＬＥＤへの電流の供給経路を遮断する制御を行う場合のタイミングチャートである。
【図１４】実施の形態３に係る回路構成の一部だけを抜き出して示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る光書込装置および画像形成装置の実施の形態を、タンデム型カラープリンター（以下、単に「プリンター」という。）を例にして説明する。
＜実施の形態１＞
図１は、本実施の形態に係るプリンター１の全体構成を示す概略図である。
同図に示すようにプリンター１は、電子写真方式により画像を形成するものであり、画像プロセス部１０と、中間転写部２０と、給送部３０と、定着部４０と、制御部５０を備え、ネットワーク（例えばＬＡＮ）を介して外部の端末装置（不図示）からのジョブの実行要求に基づき、カラーの画像形成（プリント）を実行する。
【００１５】
画像プロセス部１０は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）およびブラック（Ｋ）の現像色に対応した作像部１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋを有する。
作像部１０Ｙは、像担持体としての感光体ドラム１１と、その周囲に配された帯電部１２、露光部１３、現像部１４、クリーナ１５などを備えている。
帯電部１２は、矢印Ａで示す方向に回転する感光体ドラム１１の周面を帯電させる。
【００１６】
露光部（光書込部）１３は、帯電された感光体ドラム１１を光ビームＬにより露光して、感光体ドラム１１上に静電潜像を形成する。本実施の形態では、いわゆる反転現像方式を採用しているので、感光体ドラム１１上の周面の帯電領域のうち、トナー像が形成されるべき部分が露光されることにより静電潜像が形成される。
また、露光部１３には、発光素子である電流駆動型の有機ＥＬ素子（以下、「ＯＬＥＤ」という。）が感光体ドラム１１のドラム軸方向（以下、「主方向」という。）に沿って並ぶように基板上に多数個、配列されたプリントヘッドが含まれる。このプリントヘッドの構成については、後述する。
【００１７】
現像部１４は、感光体ドラム１１上の静電潜像をＹ色のトナーで現像する。これにより感光体ドラム１１上にＹ色のトナー像が作像され、作像されたＹ色トナー像は、中間転写部２０の中間転写ベルト２１上に一次転写される。クリーナ１５は、感光体ドラム１１上における、一次転写後の残留トナーを清掃する。他の作像部１０Ｍ〜１０Ｋについても作像部１０Ｙと同様の構成であり、同図では符号が省略されている。
【００１８】
中間転写部２０は、駆動ローラー２４と従動ローラー２５に張架されて矢印方向に循環走行される中間転写ベルト２１と、中間転写ベルト２１を挟んで各作像部１０Ｙ〜１０Ｋの感光体ドラム１１と対向配置される一次転写ローラー２２と、中間転写ベルト２１を介して駆動ローラー２４と対向配置される二次転写ローラー２３を備える。
給送部３０は、シート、ここでは用紙Ｓを収容するカセット３１と、カセット３１から用紙Ｓを１枚ずつ搬送路３９に繰り出す繰り出しローラー３２と、繰り出された用紙Ｓを搬送する搬送ローラー３３、３４を備える。
【００１９】
定着部４０は、定着ローラー４１とこれに圧接される加圧ローラー４２を有する。
制御部５０は、画像プロセス部１０〜定着部４０の動作を統括的に制御し、円滑なジョブを実行させる。ジョブ実行の際には、制御部５０により次の動作が実行される。
すなわち、受け付けたジョブに含まれるプリント用の画像データに基づき、作像部１０Ｙ〜１０Ｋの露光部１３に配された複数個のＯＬＥＤを発光させるための駆動データが生成される。
【００２０】
この駆動データは、ここではデジタル信号のため、制御部５０の輝度信号出力部５１（図３）において、それぞれのＯＬＥＤごとにその発光量を示すアナログの光量設定信号（以下、「輝度信号」という。）に変換されて露光部１３に送られる。露光部１３の各ＯＬＥＤは、このアナログの輝度信号に基づく光量の光ビームＬを出射する。
作像部１０Ｙ〜１０Ｋごとに、露光部１３の各ＯＬＥＤをから光ビームＬが発せられ、帯電されている感光体ドラム１１が光ビームＬにより露光されると、感光体ドラム１１上に静電潜像が形成され、感光体ドラム１１上に作像された静電潜像は、トナーにより現像されてトナー像が作像される。
【００２１】
それぞれの感光体ドラム１１上に作像されたトナー像は、その感光体ドラム１１に中間転写ベルト２１を介して配置された一次転写ローラー２２の静電作用により中間転写ベルト２１上に一次転写される。
作像部１０Ｙ〜１０Ｋによる各色の作像動作は、各色のトナー像が、走行する中間転写ベルト２１の同じ位置に重ね合わせて転写されるように上流側から下流側に向けてタイミングをずらして実行される。
【００２２】
この作像タイミングに合わせて、給送部３０からは、カセット３１から用紙Ｓが二次転写ローラー２３に向けて搬送されて来ており、二次転写ローラー２３と中間転写ベルト２１の間を用紙Ｓが通過する際に、中間転写ベルト２１上に多重転写された各色トナー像が二次転写ローラー２３の静電作用により用紙Ｓに一括して二次転写される。
各色トナー像が二次転写された後の用紙Ｓは、定着部４０まで搬送され、定着部４０の定着ローラー４１と加圧ローラー４２との間を通過する際に加熱、加圧されることにより、用紙Ｓ上のトナーがその用紙Ｓに融着して定着される。定着部４０を通過した用紙Ｓは、排紙ローラー３５によって排紙トレイ３６上に排出（出力）される。
【００２３】
図２は、露光部１３に含まれるプリントヘッド６０の概略構成を示す図である。
同図に示すようにプリントヘッド６０は、ＯＬＥＤパネル６１と、ロッドレンズアレイ６２と、これらを収容する筐体６３を備える。
ＯＬＥＤパネル６１は、ライン状に配置された複数個のＯＬＥＤ１０１を有し、複数個のＯＬＥＤ１０１のそれぞれは、個別に光ビームＬを出射する。
【００２４】
ロッドレンズアレイ６２は、それぞれのＯＬＥＤ１０１から発せられる光ビームＬを感光体ドラム１１表面に結像させる。
図３は、ＯＬＥＤパネル６１の概略平面図であり、Ａ−Ａ´線における断面図とＣ−Ｃ´線における断面図も合わせて示されている。
同図に示すようにＯＬＥＤパネル６１は、ＴＦＴ（thin film transistor）基板７１と、封止板７２と、ソースＩＣ７３を備える。
【００２５】
ＴＦＴ基板７１には、複数個のＯＬＥＤ１０１が主方向に沿って並ぶように配置されるとともに、それぞれのＯＬＥＤ１０１に対して後述の駆動回路と保持素子と電源切替スイッチなどが設けられており、これらが同一のＴＦＴ基板７１上に形成される回路構成になっている。
封止板７２は、ＴＦＴ基板７１上におけるＯＬＥＤ１０１の配置領域を外気に触れないように封止するものである。
【００２６】
ソースＩＣ７３は、ＴＦＴ基板７１上の、封止板７２の配置領域以外の領域に実装されており、制御部５０の輝度信号出力部５１から出力されるデジタルの輝度信号を、それぞれのＯＬＥＤ１０１ごとにその発光量を示すアナログ電圧の輝度信号に変換するデジタル／アナログ変換器（以下、「ＤＡＣ」という。）や後述のシフトレジスタを含んでいる。
図４は、ＴＦＴ基板７１に設けられるＯＬＥＤ１０１と駆動回路１０２とＳ／Ｈ（サンプル／ホールド）回路１０３とソースＩＣ７３との関係を模式的に示す図である。
【００２７】
同図に示すように、Ｓ／Ｈ回路１０３は、スイッチ１０５と保持素子（コンデンサなど）１０６が直列接続されてなり、１つのＳ／Ｈ回路１０３が１つの駆動回路１０２に対応し、１つの駆動回路１０２が１つのＯＬＥＤ１０１に対応する関係になっている。
一方、ソースＩＣ７３には、複数個のＤＡＣ７４が含まれており、１つのＤＡＣ７４が複数個のＳ／Ｈ回路１０３に対応して設けられ、それぞれのＳ／Ｈ回路１０３ごとにその対応する各ＯＬＥＤ１０１への輝度信号ＳＧを順次出力する構成になっている。
【００２８】
例えば、１つのＤＡＣ７４に対応する複数個のＳ／Ｈ回路１０３のスイッチ１０５が全てオフ（非導通）になっている状態で、そのＤＡＣ７４から画像データに基づく輝度信号ＳＧ１、ＳＧ２・・が時間順に１つずつ出力される場合を想定すると、次のようになる。
すなわち、ＤＡＣ７４から輝度信号ＳＧ１が出力されるとそのタイミングと同期して、複数のＳ／Ｈ回路１０３のうち、輝度信号ＳＧ１が書き込まれるべき１つのＳ／Ｈ回路１０３ａのスイッチ１０５ａだけがオフからオン（導通）に切り替わり、輝度信号ＳＧ１がＳ／Ｈ回路１０３ａの保持素子１０６ａに書き込まれる（輝度信号のサンプル）。
【００２９】
なお、複数個のＳ／Ｈ回路１０３のうち、１０３ａとは別の各Ｓ／Ｈ回路１０３におけるスイッチ１０５はオフのままなので、他の保持素子１０６に輝度信号ＳＧ１が書き込まれることはない。
Ｓ／Ｈ回路１０３ａにおける輝度信号ＳＧ１の保持素子１０６ａへの書き込みが終了すると、Ｓ／Ｈ回路１０３ａのスイッチ１０５ａがオフに戻るが、輝度信号ＳＧ１の電圧に相当する電荷が保持素子１０６ａに保持（ホールド）された状態が維持される。
【００３０】
その後、次の輝度信号ＳＧ２がＤＡＣ７４から出力されるタイミングになると、そのタイミングと同期して、輝度信号ＳＧ２が書き込まれるべきＳ／Ｈ回路１０３ｂのスイッチ１０５ｂだけがオフからオンに切り替わり、輝度信号ＳＧ２がその保持素子１０６ｂに書き込まれる。
輝度信号ＳＧ２の保持素子１０６ｂへの書き込みが終了すると、Ｓ／Ｈ回路１０３ｂのスイッチ１０５ｂがオフに戻るが、輝度信号ＳＧ２の電圧に相当する電荷が保持素子１０６ｂに保持された状態が維持される。
【００３１】
それぞれのＳ／Ｈ回路１０３ごとに、輝度信号ＳＧの入力タイミングに応じてスイッチ１０５を切り替えてその輝度信号ＳＧの書き込み動作が時間順に実行される。この切り替えには、シフトレジスタ１０９（図５）が用いられる。
それぞれの駆動回路１０２は、電源（不図示）からの電流を、対応する保持素子１０６に保持されている電荷により生じる電圧に応じた電流に制御して出力し、ＯＬＥＤ１０１に供給する。この電流供給により、それぞれのＯＬＥＤ１０１は、輝度信号ＳＧに基づく発光量で発光する。
【００３２】
なお、画像データには、トナー画像が形成されない非露光領域（原稿の下地部分など）を示すデータも含まれており、この非露光領域に対する輝度信号ＳＧは発光量が０（ゼロ）を示す信号、例えば電圧が０Ｖの信号になる。この発光量が０を示す輝度信号の場合、駆動回路１０２からＯＬＥＤ１０１に電流が供給されず、ＯＬＥＤ１０１は消灯したままになる。
【００３３】
ＤＡＣ７４からの輝度信号ＳＧ１、ＳＧ２・・の出力タイミングに応じて、それぞれのＳ／Ｈ回路１０３におけるスイッチ１０５のオンオフ切り替えタイミングが予め決められており、主方向に沿った１ライン単位で、全てのＯＬＥＤ１０１に対する輝度信号ＳＧの書き込み、保持、発光が実行されることにより、感光体ドラム１１が露光される。
図５は、ＯＬＥＤ１０１を含む発光部１００がＴＦＴ基板７１上にｎ（複数）個、設けられてなる回路構成を示す図であり、図６は、１つの発光部１００の拡大図であり、（ａ）が輝度信号のサンプル期間の様子を示し、（ｂ）が輝度信号のホールド期間の様子を示している。なお、図５では、各発光部１００を区別すべく、符号１００の後に１，２，３・・ｎが付されており、これら各発光部１００の並ぶ方向が主方向に相当する。
【００３４】
図５に示すように、複数個の発光部１００のそれぞれには、ＯＬＥＤ１０１の他に駆動回路１０２とＳ／Ｈ回路１０３と電源切替スイッチ１０４が含まれる。
複数のＯＬＥＤ１０１のそれぞれは、電源Ｐから延伸される電源線、ここでは電源線９１と、これのアース線に相当するカソード電極線９２との間に並列、すなわち電源線の長さ方向に沿って異なる複数の位置から分岐した電流供給線１１０のそれぞれに駆動回路１０２を介して設けられている。ここで、電源Ｐの電位は、一定のＶｏになっている。
【００３５】
なお、図５では、電源線９１とカソード電極線９２のそれぞれが有する配線抵抗をｒで示している。後述する他の電源線９９や信号線９４についても同様に配線抵抗をｒで示しているが、それぞれの抵抗値が相互に異なる場合もあれば同じ場合もあり得る。
図５では、一番左端の発光部１００−１が電源Ｐからの配線距離（電源Ｐから発光部１００−１までの間の電源線９１の線部分の長さ）が最も短く、その右隣の発光部１００−２が２番目に配線距離が短く、さらに右側に移るに連れてそれぞれの発光部１００に対する配線距離が長くなる回路の構成例を示している。
【００３６】
ＤＡＣ７４は、電源Ｐとは異なる電源Ｓから延伸される電源線９３とカソード電極線９２との間に介在され、電源Ｓから供給される電圧により動作し、その出力端子７４１から延伸される信号線９４に、それぞれのＯＬＥＤ１０１の発光量を示す電圧の信号である輝度信号ＳＧ１、ＳＧ２・・を時間順に出力する。電源Ｓの電位は、電源Ｐと同じであり、一定の電位Ｖｏであるが、以下、区別するためにＶｓという。
【００３７】
駆動回路１０２は、図６（ａ）に示すように、ゲート端子１２１と入力端子２２２と出力端子１２３を有する電圧入力型の駆動回路であり、ここではＰ型の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）から構成され、入力端子１２２がソース、出力端子１２３がドレインに相当する。
駆動回路１０２の入力端子１２２は、電流供給線１１０を介して電源線９１（プラス側の電源線に相当）に接続され、電源Ｐからの電流が電源線９１、電流供給線１１０を介して駆動回路１０２の入力端子１２２に入力される。
【００３８】
駆動回路１０２は、入力端子１２２に入力される電源線９１からの電流を、ゲート端子１２１の電圧と入力端子１２２の電圧との差の電圧（電位差）の大きさに応じた大きさの電流に制御して出力端子１２３から出力する。
駆動回路１０２の出力端子１２３は、ＯＬＥＤ１０１を介してカソード電極線９２に接続されている。
【００３９】
ＯＬＥＤ１０１は、そのアノード１１１が駆動回路１０２の出力端子１２３と接続され、そのカソード１１２がカソード電極線９２に接続されており、駆動回路１０２から供給される電流の大きさに応じた発光量で発光する。
カソード電極線９２は、その一方端が各発光部１００とＤＡＣ７４のそれぞれに共通のアース（ＧＮＤ：図５）に接続されるアース線であり、電源Ｐに接続されるプラス側の電源線９１に対するマイナス側の電源線に相当する。
【００４０】
駆動回路１０２のゲート端子１２１は、スイッチ素子として用いられるＦＥＴ１０５を介して、ＤＡＣ７４から出力される輝度信号ＳＧ１、ＳＧ２・・を伝送する信号線９４と接続されている。
ＦＥＴ１０５は、ゲート端子１５１と、入力端子１５２と、出力端子１５３を有する。
ＦＥＴ１０５の入力端子１５２は、信号線９４と接続され、出力端子１５３は、駆動回路１０２のゲート端子１２１と接続されている。
【００４１】
ＦＥＴ１０５のゲート端子１５１は、シフトレジスタ１０９の出力端子ＳＨ１と接続されている。出力端子ＳＨ１は、ハイレベルとローレベルとが交互に繰り返されてなるパルス状の信号φ１（図７）を出力する端子である。
信号φ１は、輝度信号ＳＧ１が一定周期でＤＡＣ７４から出力される間だけＨ（ハイ）レベルになり、別の輝度信号ＳＧ２，３・・が出力されている間にはＬ（ロー）レベルになる信号であり、そのＨレベルの出力タイミングがＤＡＣ７４からの輝度信号ＳＧ１の出力タイミングと同期するように予め決められている。
【００４２】
ＦＥＴ１０５は、そのゲート端子１５１にＨレベルの信号φ１が入力されると、入力端子１５２と出力端子１５３が導通状態（オン）になり、これに対し、Ｌレベルの信号φ１が入力されると、非導通状態（オフ）になるように機能する。なお、ここでは、スイッチ素子としてＦＥＴ１０５を用いるとしたが、スイッチ機能を有する他の素子を用いることもできる。以下、ＦＥＴ１０５をスイッチ１０５という。
【００４３】
コンデンサからなる保持素子１０６は、一方の端子１６１が駆動回路１０２のゲート端子１２１と接続され、他方の端子１６２が電源切替スイッチ１０４に接続されている。
電源切替スイッチ１０４は、いわゆる１回路２接点スイッチの機能を有する切替回路からなり、例えばＦＥＴを含む回路などで構成することができる。
電源切替スイッチ１０４は、シフトレジスタ１０９の出力端子ＳＨ１から出力される信号φ１がＨレベルのときに接点１４０と接点１４１とが接続されるサンプル状態（図６（ａ））になり、信号φ１がＬレベルのときに接点１４０と接点１４２とが接続されるホールド状態（図６（ｂ））になるように接点を切り替える機能を有する。このような切り替え機能を設けているのは、各ＯＬＥＤ１０１の発光量のばらつきを抑制するためである。発光量のばらつきを抑制できる理由については、後述する。
【００４４】
電源切替スイッチ１０４の接点１４１は、電源線９９に接続される。
この電源線９９は、電源線９１、カソード電極線９２、信号線９４と同じＴＦＴ基板７１上に配線され、図５に示すように、一方端が電源線９３に接続されており、電源線９３を介して電源Ｓの電圧が印加される（後述するように基準となる電圧が電源線９９から供給される。）。
【００４５】
図６（ａ）に戻って、電源切替スイッチ１０４の接点１４２は、電流供給線１１０の、電源線９１と駆動回路１０２の入力端子１２２との間の部分に接続される。
図６（ａ）に示すように信号線９４上に輝度信号ＳＧ１が伝送されている間には、これと同期してシフトレジスタ１０９からの信号φ１がＨレベルになり、スイッチ１０５が導通状態かつ電源切替スイッチ１０４がサンプル状態になるので、信号線９４からスイッチ１０５、保持素子１０６、電源切替スイッチ１０４を介して電源線９９に至るまでの第１回路が形成される。これにより、信号線９４上を伝送される輝度信号ＳＧ１の保持素子１０６への書き込み（サンプル）が行われる。
【００４６】
この輝度信号ＳＧ１の書き込みは、保持素子１０６の端子１６１に印加される輝度信号ＳＧの電圧Ｖｄａｃ（駆動回路１０２のゲート端子１２１の印加電圧に相当）と、保持素子１０６の端子１６２に印加される電圧Ｖｓ１（電源線９９の電圧に相当）との差の電圧Ｖｆの大きさに相当する電荷が保持素子１０６にチャージされることにより行われる。
シフトレジスタ１０９からの信号φ１がＨからＬレベルに切り替わると、輝度信号ＳＧ１の書き込みの終了として、図６（ｂ）に示すようにホールド期間に移り、スイッチ１０５が非導通状態かつ電源切替スイッチ１０４がホールド状態になる。これにより、駆動回路１０２のゲート端子１２１から保持素子１０６、電源切替スイッチ１０４、電流供給線１１０上における駆動回路１０２の入力端子１２２に至るまでの第２回路が形成される。
【００４７】
スイッチ１０５が非導通状態であり、スイッチ１０５の出力端子１５３が開放状態に等しいので（輝度信号ＳＧの入力が遮断されるので）、この直前のサンプル期間での輝度信号ＳＧ１の書き込みにより保持素子１０６に蓄えられた電荷により生じる保持素子１０６の両端間の電圧Ｖｆがホールド期間でもそのまま維持され、この電圧Ｖｆが駆動回路１０２のゲート端子１２１と入力端子１２２間の電位差に相当する。
【００４８】
ホールド期間において駆動回路１０２は、その直前のサンプル時に保持素子１０６に書き込まれた電荷により生じる、ゲート端子１２１と入力端子１２２間の電位差に相当する電圧Ｖｆの大きさに応じた大きさの電流をＯＬＥＤ１０１に供給する。
これにより、サンプル期間に入力された輝度信号ＳＧ１に示される発光量に相当する電流がＯＬＥＤ１０１に供給され、輝度信号ＳＧ１に基づく発光量でＯＬＥＤ１０１が点灯することになる。
【００４９】
この意味で、ＤＡＣ７４、スイッチ１０５、シフトレジスタ１０９などが保持素子１０６に輝度信号ＳＧを書き込む書込手段として機能するといえる。また、信号φ１の出力が上記の第１回路と第２回路を切り替える指示を行うことに相当する。さらに、図６（ａ）に示すサンプル状態とは、保持素子１０６に輝度信号ＳＧが書き込まれるときの基準となる電圧を電源線９９から供給される電圧とする状態であり、図６（ｂ）に示すホールド状態とは、輝度信号ＳＧの書き込みにより保持素子１０６に保持された後の電圧Ｖｆに対する基準となる電圧を電源線９１から供給される電圧とする状態であるといえる。
【００５０】
なお、図６では、１つのＤＡＣ７４からの輝度信号ＳＧ１が発光部１００−１の保持素子１０６に書き込まれるサンプル期間の様子の例を示しているが、他の発光部１００−２，１００−３・・において輝度信号ＳＧ２，ＳＧ３・・が保持素子１０６に書き込まれる場合も、上記同様の電源切替スイッチ１０４とスイッチ１０５の切り替えが実行される。
例えば、図５においてＤＡＣ７４から輝度信号ＳＧ２が出力されると、これと同期して、シフトレジスタ１０９の出力端子ＳＨ１〜ＳＨｎのうち、ＳＨ２からだけＨレベルの信号φ２が出力される。これにより、各発光部１００のうち、発光部１００−２だけにおいてそのスイッチ１０５が導通状態かつ電源切替スイッチ１０４がサンプル状態になり、輝度信号ＳＧ２が発光部１００−２の保持素子１０６に書き込まれる。
【００５１】
シフトレジスタ１０９は、例えば、一番左端の発光部１００−１に対する輝度信号ＳＧ１がＤＡＣ７４から出力されるときにだけ発光部１００−１のスイッチ１０５にＨレベルの信号φ１を出力端子ＳＨ１から出力し、次に左端から２番目の発光部１００−２に対する輝度信号ＳＧ２がＤＡＣ７４から出力されるときにだけ発光部１００−２のスイッチ１０５にＨレベルの信号φ２を出力端子ＳＨ２から出力するというように、Ｈレベルの出力タイミングを時間順にずらした信号φ１、φ２・・を出力する。
【００５２】
発光部１００−１における輝度信号ＳＧ１の書き込みが終わると発光部１００−１のスイッチ１０５がオフになり、書き込まれた輝度信号ＳＧ１がホールドされる。そして、次に２番目の発光部１００−２のスイッチ１０５がオンに切り替わると、その発光部１００−２に対する輝度信号ＳＧ２の書き込みが開始される。
このように発光部１００ごとに、自己に入力されるべき輝度信号ＳＧの入力と同期してスイッチ１０５が導通状態になり、その輝度信号ＳＧがスイッチ１０５を介して保持素子１０６に入力されて書き込まれ、スイッチ１０５が非導通状態に戻ると、その書き込まれた輝度信号ＳＧが次の書き込みが開始されるまでの間、ホールドされる。
【００５３】
それぞれの発光部１００ごとに、輝度信号ＳＧの書き込みが行われている期間がサンプル期間になる。
サンプル期間は、発光部１００ごとに同じ長さであり、シフトレジスタ１０９からの信号φがＨレベルになっている期間に相当し、コンデンサである保持素子１０６への電荷のチャージの開始から終了までに要する時間よりも長い一定の時間が予め決められている。
【００５４】
従って、１回のサンプル期間内において、保持素子１０６の両端間の電圧が電圧Ｖｄａｃと電圧Ｖｓ１との差の電圧Ｖｆに達し、その後、その電圧Ｖｆが維持されることになる。このような輝度信号ＳＧの書き込みが、それぞれの発光部１００においてサンプル期間ごとに実行されるように、サンプル期間の長さ、コンデンサの容量や時定数などが予め設定されている。
【００５５】
そして、それぞれの発光部１００ごとに、１回のサンプル期間が終了してから、次のサンプル期間の開始に至るまでの期間がその書き込んだ輝度信号ＳＧを保持するホールド期間になる。
図７は、各発光部１００におけるサンプル期間とホールド期間のタイミングチャートを示す図であり、いわゆるローリング駆動によるＯＬＥＤ１０１の発光制御方法を示している。ここで、同図では、各発光部１００のＯＬＥＤ１０１と電源切替スイッチ１０４がどの発光部１００に属するかを区別すべく、符号の後に、発光部１００と同様の１，２・・ｎを付して示している。
【００５６】
同図に示すように、輝度信号ＳＧ１が出力されている間に同期してシフトレジスタ１０９からの信号φ１がＨレベルになっている間に、電源切替スイッチ１０４−１だけがＳ側（サンプル状態）になっており、輝度信号ＳＧ１が発光部１００−１の保持素子１０６に書き込まれる。この輝度信号ＳＧ１の書き込み期間が発光部１００−１に対するサンプル期間Ｔａになる。
【００５７】
輝度信号ＳＧ１の出力が終了すると（信号φ１がＨからＬレベルに切り替わると）、電源切替スイッチ１０４−１がＰ側（ホールド状態）に戻り、続いて輝度信号ＳＧ２の出力と同期してシフトレジスタ１０９からの信号φ２がＨレベルになっている間に、電源切替スイッチ１０４−２だけがＳ側（サンプル状態）になり、輝度信号ＳＧ２が発光部１００−２の保持素子１０６に書き込まれる。輝度信号ＳＧ２の書き込み期間が発光部１００−２に対するサンプル期間Ｔａになる。
【００５８】
以降、発光部１００−３・・１００−ｎのそれぞれの保持素子１０６に対して、対応する輝度信号ＳＧ３・・ＳＧｎの書き込みが時間順にずれて行われる。
発光部１００ごとに、対応する信号φがＨレベルになっている期間がサンプル期間Ｔａであり、サンプル期間以外の期間がホールド期間Ｔｂになる。１回のホールド期間Ｔｂは、通常、１回のサンプル期間Ｔａに対して例えば１００倍程度の長さになっている。
【００５９】
ＯＬＥＤ１０１−１に対するサンプル期間Ｔａの開始ｔ１からＯＬＥＤ１０１−ｎに対するサンプル期間Ｔａの終了ｔ２までの期間が１回の主走査期間（１ＨＳＹＮＣ）になる。この１回の主走査期間は、感光体ドラム１１上において主方向に１ライン分の静電潜像を形成するための時間に相当する。
１回の主走査期間の開始時期は、予め決められた間隔ごとにレベルがＨからＬに変化する主走査信号のそのレベル変化のタイミングで規定される。
【００６０】
図７では、１つのＤＡＣ７４がｎ個の発光部１００に対して輝度信号ＳＧ１、ＳＧ２・・ＳＧｎを時間順にシフトして出力する例を説明したが、ＤＡＣ７４が複数個ある場合には、それぞれのＤＡＣ７４ごとに、各発光部１００への輝度信号ＳＧの出力やその輝度信号ＳＧのサンプルとホールドのそれぞれの動作が並行して実行される。
１回の主走査期間（ｔ１〜ｔ２）が終わると、次の主走査期間（ｔ２〜ｔ３）に移ることが繰り返し実行され、回転する感光体ドラム１１上に主走査期間ごとに主方向に沿った１ライン分の静電潜像が形成されていく。これにより、感光体ドラム１１の回転方向（副走査方向）に１ページ分の画像に相当する静電潜像が形成される。
【００６１】
図８は、全てのＯＬＥＤ１０１を点灯させる全点灯を行う場合に、サンプル期間とホールド期間における電源供給点からの配線距離と電位降下との関係などを示すグラフ１９１〜１９７を例示する図である。
具体的にグラフ１９１は、サンプル期間において電源線９９から各発光部１００に供給される電圧と電源供給点（電源Ｓ）からの配線距離との関係を示している。
【００６２】
グラフ１９２は、サンプル期間において信号線９４から各発光部１００に入力される輝度信号ＳＧの電圧と電源供給点（ＤＡＣ７４）からの配線距離との関係を示している。
グラフ１９３は、サンプル期間でのカソード電極線９２上における電源供給点（アース：ＧＮＤ）からの配線距離と電位降下との関係を示している。
グラフ１９４は、ホールド期間において電源線９１から各発光部１００に供給される電圧Ｖｐと電源供給点（電源Ｐ）からの配線距離との関係を示している。
【００６３】
グラフ１９５は、ホールド期間における駆動回路１０２のゲート端子１２１の電圧が配線距離の大小によって変化する様子を示している。
グラフ１９６は、ホールド期間でのカソード電極線９２上における電源供給点（アース：ＧＮＤ）からの配線距離と電位降下との関係を示している。
グラフ１９７は、ホールド期間におけるＯＬＥＤ１０１の発光量が配線距離の大小によって変化しない（ばらつきがない）様子を示している。
【００６４】
なお、同図では、ｎ個の発光部１００のうち、電源線９１上において電源Ｐからの配線距離がある程度短い位置にある発光部１００を１００−ｋ、最も遠い位置にある発光部を１００−ｎ、発光部１００−ｋと発光部１００−ｎとの間に位置する発光部を１００−ｍとして表している。
サンプル期間のグラフ１９１を見ると、電源線９９から各発光部１００に供給される電圧が電源供給点である電源Ｓからの配線距離に関係なく、Ｖｓで略一定になっていることが判る。これは、次の理由による。
【００６５】
すなわち、電源線９９は、図５、図６に示すように一方端が電源線９３を介して電源Ｓに接続され、他方端側は、ｎ個の発光部１００のそれぞれに対応する異なる位置から電源線９９の一部が分岐して、その分岐したそれぞれの線部分の先端がその対応する発光部１００に設けられた電源切替スイッチ１０４の接点１４１に接続されている。
１つの発光部１００についてみると、サンプル期間の開始時に、電源切替スイッチ１０４の接点１４１と１４０とが接続され、かつスイッチ１０５が導通状態になると、上記のように信号線９４からスイッチ１０５、保持素子１０６、電源切替スイッチ１０４を介して電源線９９に至るまでの第１回路が形成され、保持素子１０６の両端間の電圧の差に応じた大きさの電流が保持素子１０６に流れる（保持素子１０６の充放電に相当）。
【００６６】
このとき、電源線９９上では、その電流の量に応じた配線抵抗ｒによる電位降下が一時的に生じる場合があるが、保持素子１０６への電荷の充放電が終わると、保持素子１０６に電流が流れなくなるので、そのサンプル期間の途中で電源線９９上において電位降下がなくなり、電源線９９上の電位が電圧Ｖｓと略同じ電圧に戻る。同図では、電源線９９上の電位が電圧Ｖｓに戻っている様子を示している。
【００６７】
なお、装置構成によっては保持素子１０６に流れる電流が微小であり、電源線９９上の電位降下がほとんど生じない場合もあり得る。上記のことは、他の発光部１００でも同様であり、つまり、どの発光部１００でもサンプル期間には電源線９９上の電位に関して同じ条件下で輝度信号ＳＧの書き込みを行えることになる。
一方、ホールド期間には、どの発光部１００でも電源切替スイッチ１０４の接点１４１が接点１４０と非接続になって開放状態に等しくなるので、電源線９９上の電位降下が生じない。
【００６８】
また、ＤＡＣ７４の入力端子は、ここでは入力インピーダンスが極めて高いものになっており、電源線９３から電流がＤＡＣ７４に流れ込むことがほとんどない。
従って、電源線９９に配線抵抗ｒが存在していても、電源線９９を電流がほとんど流れていない状態において配線抵抗ｒによる電位降下が実質生じず、または生じたとしても無視できる程度の大きさにすぎないからである。
【００６９】
上記では電源線９９を、電源線９３を介して電源Ｓに接続する構成としたが、これに限られず、例えば電源線９９を直接、電源Ｓに接続する構成をとるとしても良い。
図８に戻って、サンプル期間のグラフ１９２を見ると、グラフ１９１と同様に電圧がＶｄａｃで略一定になっていることが判る。これは、次の理由による。
すなわち、図５と図６に示すように信号線９４は、一方端がＤＡＣ７４の出力端子７４１に接続され、他方端側は、電源線９９と同様に、ｎ個の発光部１００のそれぞれに対応する異なる位置から分岐して、その分岐したそれぞれの線部分の先端がその対応する発光部１００に設けられたスイッチ１０５を介して保持素子１０６の一方の端子１６１と駆動回路１０２のゲート端子１２１に接続される構成になっている。
【００７０】
保持素子１０６は、コンデンサであるので、サンプル期間の開始によりスイッチ１０５が導通状態になったときに、上記同様の保持素子１０６の充放電が行われ、信号線９４上においてその配線抵抗ｒによる電位降下が一時的に生じる場合がある。この電位降下が生じても、上記電源線９９と同様に保持素子１０６の充放電が終わると、保持素子１０６に電流が流れなくなるので、サンプル期間の途中で信号線９４上での電位降下がなくなる。
【００７１】
また、駆動回路１０２はＦＥＴからなり、輝度信号ＳＧがスイッチ１０５を介して駆動回路１０２のゲート端子１２１に印加された場合に、そのゲート端子１２１から入力端子１２２と出力端子１２３に電流が流れることがほとんど生じない。
一方、ホールド期間には、どの発光部１００でもスイッチ１０５が非導通状態になるので、信号線９４からスイッチ１０５を介して保持素子１０６に電流が流れることはなく、信号線９４上で電位降下は生じない。
【００７２】
また、全点灯の場合、輝度信号ＳＧ１、２・・ｎの電圧Ｖｄａｃは、全て同じになる。
これらのことから、信号線９４に配線抵抗ｒが存在していても、信号線９４を電流がほとんど流れていない状態において配線抵抗ｒによる電位降下が実質生じず、または生じたとしても無視できる程度の大きさにすぎないからである。
これにより、図８に示すように電源供給点からの配線距離が異なる発光部１００−ｋ、ｍ、ｎのいずれでも、サンプル期間においては、電源線９９からの供給電圧と信号線９４を伝送される輝度信号ＳＧの電圧Ｖｄａｃの差が同じＶｆになる。このことは、他の発光部１００でも同様である。
【００７３】
このようにｎ個の発光部１００のいずれについても、その発光部１００の保持素子１０６の両端間の電圧がＶｆで同じになり、この電圧Ｖｆに相当する電荷がその保持素子１０６に蓄えられることになる。この電圧Ｖｆが輝度信号ＳＧで示される発光量の大きさに対応する電圧に相当し、電荷の蓄積量が電圧Ｖｆを指標する指標値になる。
次に、サンプル期間のグラフ１９３を見ると、アース（ＧＮＤ）からのカソード電極線９２の配線距離が長くなる（ＧＮＤから遠ざかる）のに伴ってカソード電極線９２上での電圧が上昇していることが判る。
【００７４】
これは、サンプル期間でも電源線９１からの電流が各ＯＬＥＤ１０１を介してカソード電極線９２に流れており、カソード電極線９２に電流が流れるときの当該カソード電極線９２の配線抵抗ｒによる電位降下の影響を受けるためである。このカソード電極線９２の電位降下は、ホールド期間でもそのグラフ１９６から判るように同様にカソード電極線９２に電流が流れることにより生じる。
【００７５】
一方、ホールド期間のグラフ１９４を見ると、電源供給点である電源Ｐからの電源線９１の配線距離が長くなるのに伴って電源線９１から各発光部１００への供給電圧Ｖｐが低下していくことが判る。
これは、各ＯＬＥＤ１０１への電流供給のために電源線９１に電流が流れるときの当該電源線９１の配線抵抗ｒによる電位降下の影響を受けるためである。
【００７６】
例えば、ホールド期間において電源線９１から発光部１００−ｋの駆動回路１０２の入力端子１２２に入力される電圧（印加電圧）をＶｐｋ、電源線９１から発光部１００−ｍの駆動回路１０２の入力端子１２２に入力される電圧をＶｐｍ、電源線９１から発光部１００−ｎの駆動回路１０２の入力端子１２２に入力される電圧をＶｐｎとすると、電源Ｐからの配線距離が長くなるほど電位降下による電圧の低下量が大きくなることから、Ｖｏ＞Ｖｐｋ＞Ｖｐｍ＞Ｖｐｎの関係が満たされる。
【００７７】
さらに、ホールド期間のグラフ１９５を見ると、それぞれの発光部１００ごとに、電源線９１からの供給電圧Ｖｐから電圧Ｖｆを差し引いた値がその駆動回路１０２のゲート端子１２１の電圧（ゲート電圧）Ｖｇになっていることが判る。これは、次の理由による。
すなわち、図６（ａ）に示すようにサンプル期間に保持素子１０６に蓄えられた電荷により生じる電圧Ｖｆが保持素子１０６の両端間の電圧になり、その直後のホールド期間にもその電圧Ｖｆが保持素子１０６に保持される。
【００７８】
これにより、図６（ｂ）に示すようにホールド期間に電源切替スイッチ１０４がホールド状態になったときに駆動回路１０２の入力端子１２２とゲート端子１２１との間にその電圧Ｖｆに相当する電位差が生じる。
このことは、他の発光部１００のそれぞれでも同じであり、ホールド期間Ｔｂでは、入力端子１２２に入力される電圧Ｖｐに対して電圧Ｖｆの分だけオフセットして、ゲート端子１２１の電圧が電圧Ｖｐを基準に、電圧Ｖｆだけ低下した電圧になるからである。
【００７９】
従って、それぞれの発光部１００ごとに、電源供給点からの配線距離の違いによって電源線９１からの駆動回路１０２への入力電圧Ｖｐが異なっても、駆動回路１０２の入力端子１２２とゲート端子１２１間の電位差は同じＶｆになる。
上記のように駆動回路１０２は、入力端子１２２の電圧とゲート端子１２１の電圧との差の電圧の大きさに応じた大きさの電流を出力端子１２３から出力する回路である。
【００８０】
従って、それぞれの発光部１００ごとに、ホールド期間における駆動回路１０２の入力端子１２２とゲート端子１２１間の電位差がＶｆで同じということは、そのＯＬＥＤ１０１に流れる電流も同じになり、全点灯の場合、それぞれの発光部１００のＯＬＥＤ１０１が同じ発光量で点灯することになる。
グラフ１９７では、ｎ個の発光部１００のうち、代表する３つの発光部１００−ｋ、ｍ、ｎのそれぞれの発光量と、仮に電源供給点と等しい位置に１つの発光部が設けられていると仮定した場合のその発光量とが同じである例を示している。
【００８１】
このように、輝度信号ＳＧのサンプル期間には、それぞれの発光部１００ごとに、電源線９１とは独立している電源線９９、すなわち電源線９１に電流が流れるときの配線抵抗ｒによる電位降下の影響を受けない電源線９９の電圧Ｖｓを用いて輝度信号ＳＧの保持素子１０６への書き込みを行うことができる。
輝度信号ＳＧの保持素子１０６への書き込みは、上記のように輝度信号ＳＧの電圧（発光量を示す電圧）の大きさに相当する量の電荷を保持素子１０６に蓄えることにより行われる。保持素子１０６に蓄えられる電荷の量は、保持素子１０６の両端間の電圧の差、すなわち一方の端子１６１に印加される電圧と他方の端子１６２に印加される電圧との差の大きさにより決まる。
【００８２】
従って、保持素子１０６の２つの端子のうち、輝度信号ＳＧの電圧が印加される端子１６１とは反対側の端子１６２に印加される電圧が、輝度信号ＳＧの保持素子１０６への書き込み時の基準となる電圧として一定であれば、書き込みごとに、輝度信号ＳＧの電圧との差の電圧に相当する量の電荷を正確に保持素子１０６に蓄えることができる。
例えば、全点灯の場合に、輝度信号ＳＧの書き込みごとに輝度信号ＳＧの電圧が同じ大きさであれば、書き込みごとに毎回、保持素子１０６には同じ量の電荷が蓄えられ、保持素子１０６の両端の電圧の差Ｖｆが同じになり、変動することが生じない。
【００８３】
これに対し、例えば図９に示す比較例のように、保持素子９０６の一方の端子９６１を駆動回路９０２のゲート端子９２１に接続し、保持素子９０６の他方の端子９６２を駆動回路９０２の入力端子９２２に接続する回路構成をとった場合、電源線９１からの供給電圧が常時、保持素子９０６の一方の端子９６２に印加されることになる。
この比較例では、発光部９００ごとに、保持素子９０６の一方の端子９６２に印加される電圧は、電源線９１の電位降下により、電源供給点から近い発光部９００よりも遠い発光部９００の方が低くなる（図８のグラフ１９４参照）。
【００８４】
つまり、輝度信号ＳＧの保持素子１０６への書き込み時における基準の電圧（保持素子９０６の端子９６２への印加電圧）が発光部９００ごとに変動することになる。
従って、比較例の構成では、発光部９００ごとに、信号線９４を伝送される輝度信号ＳＧの電圧Ｖｄａｃが同じ電圧であっても、電源線９１の電位降下による、保持素子９０６の端子９６２への印加電圧の差分だけ、保持素子９０６に蓄えられる電荷の量が異なる、すなわち保持素子９０６の両端間の電圧Ｖｆがそれぞれ異なってしまう。
【００８５】
このことは、発光部９００ごとに、同じ発光量を示す輝度信号ＳＧが入力されても（Ｖｄａｃが同じ電圧であっても）、ＯＬＥＤ９０１の発光量がばらつくことを意味する。
一方、図６に示す実施例の構成では、上記のようにその基準となる電圧（電源線９９の電圧）が発光部１００ごとに一定になるので、配線距離の違いによる電位降下に起因する各ＯＬＥＤ１０１の発光量のばらつきを防止することができるようになる。
【００８６】
また、図５に示すように電源線９９が接続される電源Ｓは、ＤＡＣ７４の駆動源であり、既存のものであるので、電源線９９のために新たな電源端子などをＴＦＴ基板７１上に設ける必要がなく、回路構成の簡易化を図れる。
なお、上記では全点灯時の場合の例を示したが、再現すべき画像によっては、１主走査期間において、例えば発光すべきＯＬＥＤ１０１の数が１個以上でｎ個未満の範囲内になる場合が多く生じ得る。
【００８７】
この場合、ｎ個のうち、どのＯＬＥＤ１０１が発光するかによって、電源線９１における電源供給点からの配線距離による電位降下の大きさが変わり、図８に示すグラフ１９４と１９６もこれとは異なる形状のグラフに変わることになる。
ところが、発光すべきＯＬＥＤ１０１の数が変わることにより電源線９１上における電位降下の大きさが変化しても、電源線９９については、電源線９１上における電位降下の変動の影響を受けない。
【００８８】
従って、全点灯時以外でも、図８のグラフ１９１に示すように電源供給点からの配線距離の大小に関わらず、どの発光部１００に対しても電源線９９から電圧Ｖｓと略同じ電圧が供給される。
これにより、それぞれの発光部１００ごとに、輝度信号ＳＧの書き込み時には、基準となる同じ値の電圧による同じ条件でその書き込みを行うことができ、電源線９１上に生じる電位降下によるＯＬＥＤ１０１の発光量のばらつきを防止することができる。
【００８９】
また、電源線９９を電源線９１などと同じＴＦＴ基板７１に配線する構成なので、ＴＦＴ基板７１とは別の部材、例えば封止板７２に配線する構成に比べて回路構成が簡易になり、それだけ製造コストを低減できる。
＜実施の形態２＞
上記実施の形態１では、輝度信号ＳＧのサンプル期間にもＯＬＥＤ１０１に電流が流れる状態になる回路構成としたが、本実施の形態２では、サンプル期間については強制的にＯＬＥＤ１０１への電流の供給経路を遮断する遮断状態にして、ホールド期間にだけＯＬＥＤ１０１に電流が流れる供給状態に切り替える回路構成としており、この点で実施の形態１と異なっている。以下、説明の重複を避けるため、実施の形態１と同じ内容についてはその説明を省略し、同じ構成要素については、同符号を付すものとする。
【００９０】
図１０は、実施の形態２に係る各発光部２００の回路構成の例を示す図であり、図１１は、各発光部２００の動作を示すタイミングチャートである。
図１０に示すように、発光部２００−１、２００−２・・２００−ｎのそれぞれごとに、駆動回路１０２とＯＬＥＤ１０１の間に遮断スイッチ２０１が介在されている。
遮断スイッチ２０１は、シフトレジスタ１０９からの信号φにより、導通と遮断を切り替えるスイッチであり、例えばＦＥＴなどからなり、信号φがＨレベルのときに遮断、Ｌレベルのときに導通に切り替わるようになっている。
【００９１】
同図の例では、発光部２００−１では遮断状態、他の発光部２００−２、２００−３・・２００−ｎのそれぞれでは導通状態になっている。
シフトレジスタ１０９からの信号φがＨレベルのときとは、実施の形態１で説明したように、輝度信号ＳＧのサンプル期間に相当し、信号φがＬレベルのときとは、ホールド期間に相当する。
【００９２】
従って、図１１に示すように、例えば信号φ１がＨレベルのときには（時点ｔ１〜ｔ１１）、発光部２００−１の電源切替スイッチ１０４−１がＳ側（サンプル状態）になると同時に、遮断スイッチ２０１−１が遮断状態になる。これにより、輝度信号ＳＧ１の保持素子１０６への書き込み（サンプル）が行われつつ、電源線９１から発光部２００−１のＯＬＥＤ１０１への電流の供給経路が遮断されて、ＯＬＥＤ１０１が強制的に非発光（消灯）になる。
【００９３】
このとき、他の発光部２００−２・・２００−ｎでは、その信号φがＬレベルになっているので、電源切替スイッチ１０４がＰ側（ホールド状態）かつ遮断スイッチ２０１が導通状態になる。このホールド期間Ｔｂには、実施の形態１と同様に、その直前のサンプル期間Ｔａに保持素子１０６に蓄えられた電荷による駆動回路１０２のゲート端子と入力端子間の電圧の差に応じた電流がＯＬＥＤ１０１に流れてＯＬＥＤ１０１が発光する。
【００９４】
続いて、シフトレジスタ１０９からの信号φ２がＨレベルになると（時点ｔ１１〜ｔ１２）、発光部２００−２の電源切替スイッチ１０４−２がＳ側（サンプル状態）かつ遮断スイッチ２０１−２が遮断状態になり、発光部２００−２の保持素子１０６への輝度信号ＳＧ２の書き込み（サンプル）が行われつつ、発光部２００−２のＯＬＥＤ１０１への電流の供給経路が遮断されて非発光になる。なお、時点ｔ１１〜ｔ１２間において他の発光部２００−１、２００−３・・２００−ｎでは、それぞれのＯＬＥＤ１０１への電流の供給経路が遮断されることはなく発光状態になる。
【００９５】
これ以降、シフトレジスタ１０９からの信号φ３・・φｎが順次、Ｈレベルに切り替わるごとに、発光部２００−３・・２００−ｎにおいて１つずつ順番に、サンプル期間ＴａにだけＯＬＥＤ１０１への電流の供給経路が遮断されていく。
このようにｎ個の発光部２００のそれぞれごとにそのサンプル期間ＴａにＯＬＥＤ１０１への電流の供給経路を遮断するのは、次の理由による。
【００９６】
すなわち、サンプル期間ＴａにＯＬＥＤ１０１への電流の供給経路の遮断を行わない構成では、以降に説明するようにサンプル期間ＴａにおけるＯＬＥＤ１０１の発光量がその直後のホールド期間Ｔｂの発光量よりも若干低くなることが生じる場合がある。
上記のようにサンプル期間Ｔａは、ホールド期間Ｔｂよりも極めて短く（例えば１００分の１程度）、かつ、発光量が低下するといっても微小な程度であるので、通常ではこれに起因して再現画像の画質が低下することはほとんど生じない。
【００９７】
ところが、極めて高画質のプリントが要求されるような画像形成装置では、発光部２００ごとにそのサンプル期間Ｔａに低下する発光量が微小とはいえ異なれば、その発光量のばらつきが再現画像の画質を低下させる原因になるおそれが生じ得る。
そこで、各発光部２００におけるサンプル期間Ｔａに、強制的にＯＬＥＤ１０１を消灯させる制御をとり、サンプル期間Ｔａにおける発光量のばらつきを防止しようとするものである。
【００９８】
図１２は、サンプル期間ＴａのＯＬＥＤ１０１の発光量がその直後のホールド期間Ｔｂの発光量よりも低くなることを説明するためのタイミングチャートである。
同図は、サンプル期間ＴａでもＯＬＥＤ１０１に電流が供給されると仮定した構成例において全点灯の場合に、ｎ個の発光部２００のうち、ある１つの発光部２００ｍについてサンプル期間Ｔａとホールド期間Ｔｂのそれぞれにおける電源線９９からの供給電圧Ｖｓ、電源線９１からの供給電圧Ｖｐ、ゲート電圧Ｖｇ、ＯＬＥＤ１０１に流れる電流（駆動電流）Ｉ、発光量Ｌｕの推移をグラフ２１１〜２１５で示している。
【００９９】
ここで、電源線９９からの供給電圧Ｖｓとは、電源線９９から電源切替スイッチ１０４を介して保持素子１０６に印加される電圧に相当し、電源線９１からの供給電圧Ｖｐは、電源線９１から駆動回路１０２の入力端子１２２に印加される電圧Ｖｐｍに相当する。
電源線９９からの供給電圧Ｖｓは、グラフ２１１に示すようにサンプル期間Ｔａとホールド期間Ｔｂにおいて略一定になっている。
【０１００】
電源線９１からの供給電圧Ｖｐｍは、グラフ２１２に示すように供給電圧ＶｓよりもΔＶだけ低い電圧になっている。これは、電源線９１上を電流が流れることにより生じる電位降下によるものであり、上記のように電源Ｐと電源Ｓの電圧は同じなので、その電位降下により低下する分の電圧がΔＶになる。同図は、サンプル期間Ｔａでもホールド期間ＴｂでもΔＶが一定になる場合の例を示している。
【０１０１】
ゲート電圧Ｖｇは、サンプル期間Ｔａでは輝度信号ＳＧｍの電圧Ｖｄａｃと同じ電圧になる。このサンプル期間Ｔａにおける電圧Ｖｄａｃと電圧Ｖｓとの差の電圧が保持素子１０６の両端間の電圧Ｖｆになる。
一方、ホールド期間Ｔｂでは、ゲート電圧Ｖｇは、電源線９１からの供給電圧Ｖｐｍから電圧Ｖｆを差し引いた電圧Ｖｇｈになる。これは、上記図６（ｂ）に示すようにホールド期間Ｔｂでは、電源切替スイッチ１０４により保持素子１０６の両端間の電圧が駆動回路１０２のゲート端子１２１と入力端子１２２間に印加される回路に切り替えられるので、保持素子１０６の両端間の電圧Ｖｆの分だけオフセットして、ゲート電圧Ｖｇｍが入力端子１２２の電圧Ｖｐｍよりも低くなるからである。
【０１０２】
駆動回路１０２は、ゲート電圧Ｖｇと入力端子１２２の電圧Ｖｐｍとの差の電圧に応じた電流を駆動電流ＩとしてＯＬＥＤ１０１に供給制御するので、この差の電圧の大きさによりＯＬＥＤ１０１の発光量Ｌｍが決まるが、この差の電圧は、サンプル期間Ｔａには、電圧Ｖｐｍと電圧Ｖｄａｃとの差である電圧Ｖｊになり、ホールド期間Ｔｂの電圧Ｖｆとは異なることになる。
【０１０３】
ホールド期間Ｔｂの電圧Ｖｆが輝度信号ＳＧｍによる発光量の大きさに対応する電圧になるので、ホールド期間Ｔｂには、グラフ２１４に示すように電圧Ｖｆの大きさに応じた電流Ｉｍ（本来の電流）が駆動回路１０２によりＯＬＥＤ１０１に供給される。
これに対し、サンプル期間Ｔａには、電圧Ｖｆよりも低い電圧Ｖｊの大きさに応じた電流ＩｍａがＯＬＥＤ１０１に供給されることになる。
【０１０４】
駆動回路１０２は、ゲート電圧Ｖｇと入力端子１２２の電圧Ｖｐｍとの差の電圧が大きくなるに伴ってＯＬＥＤ１０１への供給電流を多くする回路構成になっているので、電圧Ｖｊ＜Ｖｆの場合、電流Ｉｍ＞Ｉｍａの関係になる。
ＯＬＥＤ１０１は、供給電流Ｉが多くなるに伴って発光量Ｌｕが多くなる特性を有することから、ＯＬＥＤ１０１の発光量Ｌｕは、グラフ２１５に示すようにホールド期間Ｔｂでは、輝度信号ＳＧに示される本来の目標であるＬｍであるが、サンプル期間Ｔａでは、電流ＩｍとＩｍａの差ΔＩの大きさに応じた分だけ、Ｌｍよりも少ないＬｍａになる。
【０１０５】
このサンプル期間Ｔａとホールド期間Ｔｂにおける発光量Ｌｕの差分ΔＬは、ｎ個の発光部２００のそれぞれごとに、電源線９１上における電源供給点からの配線距離が長くなるに伴って大きくなる。これは、次の理由による。
すなわち、発光部２００ごとに、電源供給点からの配線距離が長くなるほど、その電位降下による電圧の低下量が大きくなり、電源線９１からの供給電圧Ｖｐが低下するので、発光部２００ごとに輝度信号ＳＧの電圧Ｖｄａｃが同じ電圧で一定とすれば、サンプル期間Ｔａにおける電圧Ｖｊが小さくなる。
【０１０６】
電圧Ｖｊが小さくなるということは、駆動回路１０２のゲート電圧Ｖｇと入力端子１２２の電圧Ｖｐとの差の電圧が小さくなることに等しく、この差の電圧が小さくなるほどＯＬＥＤ１０１への供給電流Ｉが少なくなる（ΔＩが大きくなる）ので、それだけホールド期間Ｔｂにおける発光量Ｌｍとの差分ΔＬが大きくなるからである。
このようにｎ個の発光部２００のそれぞれごとに、サンプル期間Ｔａでは、ホールド期間ＴｂよりもＯＬＥＤ１０１の発光量が低下し、その低下量ΔＬが電源供給点からの配線距離の長さによって各発光部２００でばらつく現象が生じる。
【０１０７】
この現象は、ホールド期間Ｔｂよりも極端に短いサンプル期間Ｔａだけに生じ、その発光量のばらつきも微小な程度ではあるが、上記の高画質のプリントが要求される画像形成装置では、その発光量のばらつきが再現画像の画質に影響を与える場合もある。
再現画像の画質への影響がサンプル期間Ｔａでの発光量のばらつきに起因するのであれば、そのばらつきを発生させているサンプル期間ＴａでのＯＬＥＤ１０１の発光を禁止することにより、そのばらつきが発生しなくなるので、再現画像の画質に影響を与えることも生じない。
【０１０８】
そこで本実施の形態２では、発光部２００ごとに、図１０に示すように駆動回路１０２とＯＬＥＤ１０１との間に遮断スイッチ２０１を介在させ、遮断スイッチ２０１の動作により、サンプル期間にだけ駆動回路１０２からＯＬＥＤ１０１への電流の供給経路を遮断、すなわちＯＬＥＤ１０１を強制的に消灯させる制御を行うとしている。
図１３は、全点灯の場合においてサンプル期間Ｔａだけ発光部２００−ｍのＯＬＥＤ１０１への電流の供給経路を遮断する制御を行う場合のタイミングチャートである。この制御は、発光部２００−ｍの遮断スイッチ２０１がサンプル期間Ｔａだけ遮断状態に切り替えられることにより行われる。
【０１０９】
同図に示すように、サンプル期間Ｔａには、ＯＬＥＤ１０１の駆動電流Ｉが０になっており、ＯＬＥＤ１０１が消灯していることが判る。
このサンプル期間ＴａにおけるＯＬＥＤ１０１の強制消灯は、ｎ個の発光部２００のそれぞれごとに当該発光部２００に対するサンプル期間Ｔａが到来する度に繰り返し、その１回のサンプル期間Ｔａの開始から終了までの間に亘って実行される。
【０１１０】
これにより、図１２で説明したように電源線９１の電位降下により各発光部２００におけるサンプル期間ＴａでのＯＬＥＤ１０１の発光量の低下量ΔＬのばらつきが再現画像の画質低下の原因になることが防止され、より高画質の再現画像を得ることができる。
なお、上記の図１０では、それぞれの発光部２００ごとに、電流供給線１１０上において電流の流れる方向に沿って駆動回路１０２、遮断スイッチ２０１、ＯＬＥＤ１０１がこの順に並ぶ構成としたが、各素子の並び順はこれに限られない。例えば、遮断スイッチ２０１とＯＬＥＤ１０１の順番を入れ替えたり、ＯＬＥＤ１０１、遮断スイッチ２０１、駆動回路１０２の順としたりすることもできる。
【０１１１】
＜実施の形態３＞
上記実施の形態１及び２では、電源Ｐと電源Ｓの２つを設ける構成例を説明したが、本実施の形態３では、電源Ｓを設けずに、電源Ｐが電源Ｓを兼用する構成としており、この点で実施の形態１及び２とは異なっている。
図１４は、実施の形態３に係る回路構成を示す図であり、ｎ個のうち、電源Ｐに最も近い発光部１００−１だけを示し、他の発光部１００については省略されている。
【０１１２】
同図に示すように、電源Ｐを起点に電源Ｐから電源線９１が延伸されていることは実施の形態１と同じであるが、電源線９１における、電源Ｐの近傍の位置３０１から分岐するように電源線９９が延伸されている。
上記のように電源線９９と電源線９３は、ほとんど電位降下を生じないので、電源線９１における、電源線９９との接続点である位置３０１の電位が電源Ｐの電圧Ｖｏと略同じであれば、実質、実施の形態１における電源Ｓに電源線９９が接続されていることと等しくなる。
【０１１３】
電源線９１では、各発光部１００のＯＬＥＤ１０１に電流が流れることにより電位降下を生じるので、位置（接続点）３０１は、電源線９１上において、できるだけ電源供給点である電源Ｐに近い位置、すなわち電源線９１の、電源Ｐとの接続点からの配線距離ができるだけ短くなる位置とすることが望ましい。
具体的には、電源線９１上における、電源Ｐとの接続点と、電源Ｐに対して最も近い位置から分岐している電流供給線１１０の当該分岐位置（最も近い位置に配される発光部１００−１における電流供給線１１０との接続点）３０２との間の配線部分のいずれかの位置を接続点３０１の位置とすることができ、その配線部分のうち、電源Ｐにより近い位置がより好ましい。
【０１１４】
このため、ＴＦＴ基板７１上において電源Ｐと接続点３０１とＤＡＣ７４がより近くなる位置に配されるように回路設計を行うとすることができる。
なお、例えば、１つの電源Ｐから電源線９１と電源線９９の両方が共に延伸される構成をとることもできる。また、電源線９１上における電位降下の大きさが予めある程度判っており、電源線９１上において、電源Ｐからある配線距離だけ離れた位置での電位が、電源線９９に供給すべき電圧に適しているような場合には、電源Ｐからある程度離れていてもその位置を電源線９９の接続点３０１とするとして良い。
【０１１５】
このように１つの電源Ｐを共通電源としてその電圧を電源線９１と電源線９９の両方に供給する構成をとることにより、２つの電源を別々に設ける構成よりも回路が簡易になり、それだけ製造コストの低下を図ることができる。
なお、上記では本実施の形態３に係る共通電源を用いる構成を、実施の形態１の回路構成に採用する場合の例を説明したが、これに限られず、実施の形態２の回路構成に採用するとしても良い。
【０１１６】
本発明は、光書込装置および画像形成装置に限られず、例えば感光体などの像担持体に光ビームを書き込む光書込装置における電流制御方法としても良い。
また、その方法をコンピュータが実行するプログラムであるとしてもよい。さらに、本発明に係るプログラムは、例えば磁気テープ、フレキシブルディスク等の磁気ディスク、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＭＯ、ＰＤなどの光記録媒体等、コンピュータ読み取り可能な各種記録媒体に記録することが可能であり、当該記録媒体の形態で生産、譲渡等がなされる場合もあるし、プログラムの形態でインターネットを含む有線、無線の各種ネットワーク、放送、電気通信回線、衛星通信等を介して伝送、供給される場合もある。
【０１１７】
例えば、電流制御方法としては、電源から延伸された第１電源線上の長さ方向に異なる複数の位置で分岐した電流供給線のそれぞれに設けられた発光素子を備える光書込装置で実行される電流制御方法であって、前記各発光素子に対応して設けられた各保持素子に、当該発光素子の発光量を示す電圧の信号を書き込む第１ステップと、前記電流供給線のそれぞれごとに、当該電流供給線に設けられた駆動ドライバーにより、前記第１電源線から当該電流供給線に供給される電流を当該発光素子に対応する保持素子に前記書き込み後に保持された電圧に応じて制御して、当該発光素子に供給する第２ステップと、を含むステップを実行し、前記第１ステップにおいて前記各保持素子に前記信号が書き込まれるときには、その書き込みの基準となる電圧を前記第１電源線とは別の第２電源線から各保持素子に供給することを特徴とする電流制御方法とすることができる。
【０１１８】
（変形例）
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例が考えられる。
（１）上記実施の形態では、Ｐ型のＦＥＴからなる駆動回路１０２を用いる構成例を説明したが、これに限られない。例えば、Ｎ型のＦＥＴからなる駆動回路１０２（以下、１０２Ｎという。）を用いる構成とすることもできる。
【０１１９】
この構成をとる場合、例えば発光部１００ごとに、電流供給線１１０上に電源線９１からの供給電流の流れる方向の上流から下流に沿って、ＯＬＥＤ１０１、駆動回路１０２Ｎの順に配され、かつ、駆動回路１０２Ｎの出力端子１２３（ソースに相当）がカソード電極線９２に接続されると共に電源切替スイッチ１０４の接点１４２と接続される構成をとることができる。
【０１２０】
この回路構成の場合でも、各ＯＬＥＤ１０１の発光量のばらつきを抑制することができる。すなわち、電源線９１からの電流がＯＬＥＤ１０１、駆動回路１０２Ｎ、カソード電極線９２を介してアース（ＧＮＤ）に流れるときに、発光部１００ごとに、カソード電極線９２上において、アース（ＧＮＤ）からの配線距離が異なる。
このため、電源切替スイッチ１０４を設けずに、保持素子１０６の一方の端子１６１と駆動回路１０２Ｎのゲート１２１とを接続し、保持素子１０６の他方の端子１６２と駆動回路１０２Ｎの出力端子１２３を接続する回路構成をとれば、カソード電極線９２の配線抵抗による電位降下の影響を受けて、発光部ごとに、駆動回路１０２Ｎの出力端子１２３の電圧（輝度信号ＳＧの電圧との差をとるための基準となる電圧に相当）がアース（ＧＮＤ）からの配線距離の長さに応じて異なる場合が生じるからである。
【０１２１】
電源切替スイッチ１０４を設ける回路構成をとることにより、上記実施の形態と同様に、輝度信号ＳＧを書き込むときの基準となる電圧を電源線９９からの供給電圧とすることができ、発光部１００ごとに、カソード電極線９２に電流が流れる場合の電位降下の影響を排除した状態で輝度信号ＳＧの書き込みを行えるようになる。
（２）上記実施の形態では、ＯＬＥＤ１０１と、それぞれが薄膜トランジスタ（ＴＦＴ）からなる駆動回路１０２と電源切替スイッチ１０４とスイッチ１０５などとを同一のＴＦＴ基板７１上に形成するとしたが、これとは別の回路構成をとるとしても良い。
【０１２２】
また、１個以上のＤＡＣ７４を備えるソースＩＣ７３がそれぞれのＤＡＣ７４ごとに複数個のＯＬＥＤ１０１のそれぞれに対してそのＯＬＥＤ１０１に対する輝度信号ＳＧ（発光量を示す信号）を順番に出力する信号出力部を担当する構成例を説明したが、これに限られず、他の回路構成であって良い。
さらに、定電圧源として２つの電源ＰとＳからの電圧の供給を受ける構成において、電源Ｐとは別の電源Ｓを、ＤＡＣ７４（信号出力部）に供給される電源と、各保持素子１０６に輝度信号ＳＧを書き込むときの基準電圧を供給するための電源線９９の電源と共通する電源として用いる構成例を説明したが、これに限られない。ＤＡＣ７４の電源と電源線９９の電源とがそれぞれ個別になっている回路構成とすることもできる。
【０１２３】
電源線９９としては、電源線９９上において、その長さ方向への電位降下が生じない、または少しとはいえ生じるとしても発光量のばらつきによる画質低下が生じない範囲内に抑えられるように配線される構成とすることができる。
（３）上記実施の形態では、発光量を示す電圧Ｖｄａｃの大きさを示す輝度信号ＳＧを保持素子１０６に書き込むサンプルホールド回路（書込手段）として、保持素子１０６にコンデンサを用い、電圧Ｖｄａｃと電源線９９からの供給電圧Ｖｓとの差の電圧Ｖｆの大きさに相当する量の電荷を、電圧Ｖｆを指標する指標値としてコンデンサに注入して保持する構成を用いるとしたが、これに限られない。電圧Ｖｆを保持素子に書き込み可能な回路であれば良い。
【０１２４】
また、上記では発光素子として、流れる電流量（電流の大きさ）に応じて発光量が変わる電流駆動型の発光素子であるＯＬＥＤ１０１を用いる例を説明したが、これに限られず、他の種類のもの、例えばＬＥＤなどを発光素子として用いることもできる。さらに、駆動ドライバーの一例としての駆動回路１０２を電界効果トランジスタ（ＦＥＴ）とする構成例を説明したが、これ以外の回路を用いるとしても良い。また、各回路構成や各回路素子、電圧の大小関係などが上記のものに限定されることもない。
【０１２５】
さらに、電源切替スイッチ１０４により、保持素子１０６の、輝度信号ＳＧの入力される側の端子とは反対側の端子１６２に、その端子１６２に印加される基準となる電圧（チャージされる電荷の基準電圧）として、サンプル期間には、電源線９１の電位降下の影響を受けない別の電源線９９からの電圧が供給され、ホールド期間には、電源線９９に代えて、電源線９１からの電圧が供給されるように切替可能な回路に適用することができる。
【０１２６】
また、電源Ｐ，Ｓは、例えばＴＦＴ基板７１上に設けられる構成やＴＦＴ基板７１以外の例えば制御部５０などに設けられる構成などとすることができるが、発光部１００の配置位置にできるだけ近い位置に設けられることが望ましい。
（４）上記実施の形態では、光書込装置をプリンター１に用いる構成例を説明したが、これに限られない。例えば、光ビームにより静電潜像などの画像が書き込まれる感光体ドラム１１などの感光体を有する複写機や複合機（ＭＦＰ：Multiple Function Peripheral）等の画像形成装置に用いられる光書込装置に適用できる。また、画像形成装置に限られず、光ビームにより感光体に書き込みを行う装置一般に適用できる。
【０１２７】
また、上記実施の形態及び上記変形例の内容を可能な限りそれぞれ組み合わせるとしても良い。
【産業上の利用可能性】
【０１２８】
本発明は、光書込装置およびこれを備える画像形成装置に広く適用することができる。
【符号の説明】
【０１２９】
１      プリンター（画像形成装置）
１１      感光体ドラム１１
１３      露光部（光書込装置）
５０      制御部
９１、９３、９９      電源線
９２      カソード電極線
９４      信号線
１００      発光部
１０１      ＯＬＥＤ（発光素子）
１０２      駆動回路（駆動ドライバー）
１０３      サンプル／ホールド回路（書込手段）
１０４      電源切替スイッチ
１０５      スイッチ
１０６      保持素子
１０９      シフトレジスタ（書込手段）
１１０      電流供給線
２０１      遮断スイッチ
３０１、３０２      接続点
Ｐ、Ｓ      電源
Ｔａ      サンプル期間
Ｔｂ      ホールド期間
【図１】
2015182239.tif 000003
【図２】
2015182239.tif 000004
【図３】
2015182239.tif 000005
【図４】
2015182239.tif 000006
【図５】
2015182239.tif 000007
【図６】
2015182239.tif 000008
【図７】
2015182239.tif 000009
【図８】
2015182239.tif 000010
【図９】
2015182239.tif 000011
【図１０】
2015182239.tif 000012
【図１１】
2015182239.tif 000013
【図１２】
2015182239.tif 000014
【図１３】
2015182239.tif 000015
【図１４】
2015182239.tif 000016