(57)【要約】【課題】高感度で、且つデータの同時性を確保できる光電変換装置を提供する。【解決手段】本実施形態の光電変換装置は、光強度を検出し、光強度に応じて電流を出力するフォトトランジスタと、電流を、電荷として蓄積する第１の電荷蓄積部と、フォトトランジスタと第１の電荷蓄積部との接続を開閉により制御する第１のスイッチ素子と、第１の電荷蓄積部から電荷が転送される第２の電荷蓄積部と、第１の電荷蓄積部と第２の電荷蓄積部との接続を開閉により制御する第２のスイッチ素子と、第２の電荷蓄積部の電位をバッファするソースフォロアと、第１の電荷蓄積部の電位をリセットする第３のスイッチ素子と、第２の電荷蓄積部の電位をリセットする第４のスイッチ素子と、ソースフォロアの電位を出力する出力線と、ソースフォロアと出力線との接続を開閉により制御する第５のスイッチ素子と、を有することにより上記課題を解決する。【選択図】図２
2015115743.tif 000002
【特許請求の範囲】
【請求項１】
光強度を検出し、前記光強度に応じて電流を出力するフォトトランジスタと、
前記電流を、電荷として蓄積する第１の電荷蓄積部と、
前記フォトトランジスタと前記第１の電荷蓄積部との接続を開閉により制御する第１のスイッチ素子と、
前記第１の電荷蓄積部から前記電荷が転送される第２の電荷蓄積部と、
前記第１の電荷蓄積部と前記第２の電荷蓄積部との接続を開閉により制御する第２のスイッチ素子と、
前記第２の電荷蓄積部の電位をバッファするソースフォロアと、
前記第１の電荷蓄積部の電位をリセットする第３のスイッチ素子と、
前記第２の電荷蓄積部の電位をリセットする第４のスイッチ素子と、
前記ソースフォロアの電位を出力する出力線と、
前記ソースフォロアと前記出力線との接続を開閉により制御する第５のスイッチ素子と、を有する、光電変換装置。
【請求項２】
前記フォトトランジスタの出力電流は、前記光強度に対して指数関数で変化する、請求項1に記載の光電変換装置。
【請求項３】
前記フォトトランジスタの出力電流は、前記光強度に対して累乗関数で変化する、請求項1に記載の光電変換装置。
【請求項４】
前記光電変換装置が、２次元アレイ状に配置される、請求項１乃至請求項３のいずれか一項に記載の光電変換アレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及び光電変換アレイに関する。
【背景技術】
【０００２】
従来より、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）イメージセンサでは、グローバルシャッタ方式が、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサでは、ローリングシャッタ方式が、採用されている。
【０００３】
増幅形光電変換素子と選択素子とで光電変換セルを構成し、外部雑音及びミラー効果による遅れ等を低減させることで、高感度化を図った光電変換セル及び２次元アレイが開示されている（例えば、特許文献１参照）。
【０００４】
光電変換素子として、フォトダイオードを使用し、全画素一斉に信号電荷の初期化と蓄積電荷の読み出しを行うことで、ノイズや残像を低減させたＣＭＯＳイメージセンサが開示されている（例えば、特許文献２参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
光電変換素子として、増幅機能を有するフォトトランジスタを使用したイメージセンサは、ＣＭＯＳイメージセンサやＣＣＤイメージセンサと比較して高感度である。通常、該イメージセンサでは、画素セル内に電荷蓄積部（フォトトランジスタのベースノード）が１つのみ設けられるため（図１参照）、ローリングシャッタ方式が、採用される。
【０００６】
しかしながら、ローリングシャッタ方式は、高速で動作する被写体を撮像する際に、画像に歪を生じさせてしまう。
【０００７】
特許文献１に記載の光電変換アレイは、グローバルシャッタ方式で動作させることができない。
【０００８】
特許文献２に記載のイメージセンサは、グローバルシャッタ方式で動作させることができるが、光電変換素子として、フォトダイオードを使用しているため、高感度化を図り難い。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、高感度で、且つデータの同時性を確保できる光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本実施の形態の光電変換装置は、光強度を検出し、光強度に応じて電流を出力するフォトトランジスタと、電流を、電荷として蓄積する第１の電荷蓄積部と、フォトトランジスタと第１の電荷蓄積部との接続を開閉により制御する第１のスイッチ素子と、第１の電荷蓄積部から電荷が転送される第２の電荷蓄積部と、第１の電荷蓄積部と第２の電荷蓄積部との接続を開閉により制御する第２のスイッチ素子と、第２の電荷蓄積部の電位をバッファするソースフォロアと、第１の電荷蓄積部の電位をリセットする第３のスイッチ素子と、第２の電荷蓄積部の電位をリセットする第４のスイッチ素子と、ソースフォロアの電位を出力する出力線と、ソースフォロアと出力線との接続を開閉により制御する第５のスイッチ素子と、を有することを要件とする。
【発明の効果】
【００１１】
本実施の形態によれば、高感度で、且つデータの同時性を確保できる光電変換装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】従来のフォトトランジスタを用いた画素セルを例示する模式図である。
【図２】本実施の形態に係る光電変換装置を例示する図である。
【図３】本実施の形態に係る光電変換装置の電荷蓄積部を例示する図である。
【図４】本実施の形態に係る光電変換アレイを例示する図である。
【図５】本実施の形態に係る光電変換装置のタイミングチャートの一例である。
【発明を実施するための形態】
【００１３】
以下、図面及び表を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
【００１４】
＜光電変換装置の構成＞
図２を用いて、本実施の形態に係る光電変換装置（画素セル）１００の構成の一例について説明する。光電変換装置１００は、光電変換素子としてフォトトランジスタを用いている。
【００１５】
図２に示す様に、光電変換装置１００は、フォトトランジスタ１０１、電荷蓄積部１０２、電荷蓄積部１０３、ソースフォロア１０４、スイッチ素子１１１、スイッチ素子１１２、スイッチ素子１１３、スイッチ素子１１４、スイッチ素子１１５、制御線１２１、制御線１２２、制御線１２３、制御線１２４、制御線１２５、電源線１３１、電源線１３２、出力線１４１を含む。電荷蓄積部１０２は、ノードＡを含み、電荷蓄積部１０３は、ノードＢを含む。
【００１６】
ノードＡは、スイッチ素子１１１と、スイッチ素子１１２と、スイッチ素子１１３とを接続する端子である。ノードＢは、スイッチ素子１１２と、スイッチ素子１１４と、ソースフォロア１０４とを接続する端子である。
【００１７】
電源線１３１には、高電源電位（例えば、３．３Ｖ）が供給され、電源線１３２には、低電源電位（例えば、０Ｖ）が供給される。
【００１８】
フォトトランジスタ１０１は、光２００（図中矢印）の強度を検出し、光強度に応じて電流（光電流）を増幅して出力する光電変換素子である。一般的に、フォトトランジスタは、５０倍〜５００倍程度の増幅機能を有する。
【００１９】
フォトトランジスタ１０１の出力電流は、光強度に対して、リニアな関数で変化しても良いし、光強度に対して、ある関数（例えば、指数関数、累乗関数等）で変化しても良い。例えば、光強度が７桁のレンジで変化する際、出力電流が４桁のレンジで変化する関数であれば、後段のダイナミックレンジが４桁しかなくても、７桁分の光強度情報を扱うことが可能になる。
【００２０】
フォトトランジスタの増幅機能（５０倍〜５００倍程度）は、フォトダイオードの増幅機能（一桁倍〜１０倍程度）と比較して、５０倍程度大きい。従って、光電変換素子としてフォトランジスタを使用したイメージセンサは、光電変換素子としてフォトダイオードを使用したイメージセンサ（例えば、通常のＣＭＯＳイメージセンサ、及びＣＣＤイメージセンサ）と比較して、高感度になる。
【００２１】
なお、図２では、光電変換素子としてフォトトランジスタ単一の構成を示しているが、光電変換素子の構成は、特に限定されない。例えば、フォトトランジスタに、バイポーラトランジスタ、フォト電界効果トランジスタ、電界効果トランジスタ、ダイオード等を組み合わせ、光電変換素子を複数の構成としても良い。いずれの場合であっても、光電変換素子に増幅機能を有する素子を含めることで、光電変換装置１００の高感度化を図ることができる。
【００２２】
電荷蓄積部１０２は、スイッチ素子１１１を介して、フォトトランジスタ１０１から出力される電流を、電荷として蓄積する。電荷蓄積部１０３は、スイッチ素子１１２を介して、電荷蓄積部１０２から転送される電荷を蓄積する。光電変換装置１００には、複数の電荷蓄積部（電荷蓄積部１０２、電荷蓄積部１０３）が設けられている。
【００２３】
ここで、ノードＡを含む電荷蓄積部１０２、及びノードＢを含む電荷蓄積部１０３に、電荷を蓄積できる理由について説明する。図３は、各スイッチ素子及びソースフォロアのトランジスタに存在する寄生容量を、模式的に示した図である。
【００２４】
図３（Ａ）に示す様に、トランジスタのソース−バックゲート間には、寄生容量α１ができる。これは、ＰＮジャンクションに存在する寄生容量である（図３（Ｂ）参照）。
【００２５】
図３（Ａ）に示す様に、トランジスタのドレイン−バックゲート間には、寄生容量α２ができる。これは、ＰＮジャンクションに存在する寄生容量である（図３（Ｂ）参照）。
【００２６】
図３（Ａ）に示す様に、トランジスタのゲート−バックゲート間には、寄生容量α３ができる（図３（Ｂ）参照）。
【００２７】
図３（Ａ）に示す様に、トランジスタのソース−ゲート間には、寄生容量α４ができる。これは、ソースとゲートとがオーバーラップする部分に存在する寄生容量である（図３（Ｂ）参照）。
【００２８】
図３（Ａ）に示す様に、トランジスタのドレイン−ゲート間には、寄生容量α５ができる。これは、ドレインとゲートとがオーバーラップする部分に存在する寄生容量である（図３（Ｂ）参照）。
【００２９】
図３から明らかな様に、トランジスタには、上記の寄生容量α１〜α５が存在する。更に、配線容量等も、寄生容量として付加される。従って、ノードＡ及びノードＢには、これら全ての寄生容量がぶら下がることになり、これらの寄生容量には、電荷が蓄積される。
【００３０】
この様な理由から、ノードＡを含む電荷蓄積部１０２、及びノードＢを含む電荷蓄積部１０３に、電荷を蓄積することができる（ノードＡ（Ｂ）は電荷蓄積部１０２（１０３）と等価）。
【００３１】
なお、本明細書では、ノードＡ及びノードＢに、寄生容量が存在する場合について説明したが、意図的に、ノードＡ及びノードＢに容量素子を付加しても良い。
【００３２】
上述の様に、光電変換装置１００には、複数の電荷蓄積部が設けられている。つまり、光電変換装置１００には、露光電荷を蓄積する部分（電荷蓄積部１０２）と、読出し電荷を保持する部分（電荷蓄積部１０３）とが、別々に設けられている。このため、出力信号を読出し中であっても、読出し動作と並行して、露光動作を行うことが可能になる。従って、光電変換装置１００が２次元アレイ状に配置される光電変換アレイを、通常のＣＣＤイメージセンサと同様に、グローバルシャッタ方式で動作させることができる。
【００３３】
ソースフォロア１０４は、電荷蓄積部１０３の電位変動を抑制する。電荷蓄積部１０３の電位変動が抑制されることで、元の情報は保持される。又、電荷蓄積部１０３に、ソースフォロア１０４を接続することで、出力線１４１（大きな負荷が付いている）を低インピーダンスで駆動させることも可能になる。
【００３４】
スイッチ素子１１１は、フォトトランジスタ１０１と、電荷蓄積部１０２との間の接続／非接続を、開閉により制御する。スイッチ素子１１１がオンであれば、フォトトランジスタ１０１から出力される電流は、電荷蓄積部１０２に電荷として蓄積される。一方、スイッチ素子１１１がオフであれば、フォトトランジスタ１０１から出力される電流は、電荷蓄積部１０２へ到達しない。
【００３５】
スイッチ素子１１２は、電荷蓄積部１０２と、電荷蓄積部１０３との間の接続／非接続を、開閉により制御する。スイッチ素子１１２がオンであれば、電荷蓄積部１０２に蓄積された電荷は、電荷蓄積部１０３へ転送される。一方、スイッチ素子１１２がオフであれば、電荷蓄積部１０２に蓄積された電荷は、電荷蓄積部１０３へ転送されない。
【００３６】
つまり、スイッチ素子１１２の開閉を制御することで、電荷蓄積部１０２から電荷蓄積部１０３へ転送される電荷を、適切に制御することができる。
【００３７】
スイッチ素子１１３は、制御線１２２及び電源線１３２と、電荷蓄積部１０２との間の接続／非接続を、開閉により制御する。スイッチ素子１１３がオンであれば、電源線１３２の電位は電荷蓄積部１０２へ供給される。一方、スイッチ素子１１３がオフであれば、電源線１３２の電位は電荷蓄積部１０２へ供給されない。例えば、制御線１２２の制御信号がハイレベル、電源線１３２の電位が０Ｖである場合、電荷蓄積部１０２（ノードＡ）の電位は、リセットされる。
【００３８】
スイッチ素子１１４は、制御線１２３及び電源線１３２と、電荷蓄積部１０３との間の接続／非接続を、開閉により制御する。スイッチ素子１１４がオンであれば、電源線１３２の電位は電荷蓄積部１０３へ供給される。一方、スイッチ素子１１４がオフであれば、電源線１３２の電位は電荷蓄積部１０３へ供給されない。例えば、制御線１２３の制御信号がハイレベル、電源線１３２の電位が０Ｖである場合、電荷蓄積部１０３（ノードＢ）の電位は、リセットされる。
【００３９】
スイッチ素子１１５は、ソースフォロア１０４と、出力線１４１との間の接続／非接続を、開閉により制御する。スイッチ素子１１５がオンであれば、ソースフォロア１０４から出力される出力信号（電位）は、出力線１４１へ入力される。一方、スイッチ素子１１５がオフであれば、ソースフォロア１０４から出力される出力信号は、出力線１４１へ入力されない。
【００４０】
本実施の形態に係る光電変換装置１００は、上述の構成を有することにより、フォトトランジスタの増幅機能の効果を利用することができ、更に、グローバルシャッタ方式での動作が可能になる。即ち、高感度で、且つデータの同時性を確保できる光電変換装置を実現できる。
【００４１】
＜光電変換アレイの構成＞
図４を用いて、本実施の形態に係る光電変換アレイの構成の一例について説明する。光電変換装置（画素セル）１００は、２次元アレイ状（例えば、Ｍ行×Ｎ列のマトリックス状）に配置することが可能である。光電変換アレイ２００に配置される全ての画素セルを、画素セルＰ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）と表記する。
【００４２】
全ての画素セルに含まれるスイッチ素子を、スイッチ素子１１１（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）、スイッチ素子１１２（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）、スイッチ素子１１３（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）、スイッチ素子１１４（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）、スイッチ素子１１５（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）と表記する。又、全ての画素セルに含まれるフォトトランジスタを、フォトトランジスタ１０１（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）と表記する。又、全ての画素セルに含まれる電荷蓄積部を、電荷蓄積部１０２（ｍ、ｎ）（ノードＡ（ｍ、ｎ））（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）、電荷蓄積部１０３（ｍ、ｎ）（ノードＢ（ｍ、ｎ））（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）と表記する。又、全ての画素セルに含まれるソースフォロアを、ソースフォロア１０４（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）と表記する。
【００４３】
図４は、光電変換アレイ２００の構成の一例を示すブロック図である。図４に示す光電変換アレイ２００は、２次元アレイ状に配置される複数の画素セル（画素セルＰ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ））と、各行毎に設けられる複数の行制御線、即ち、制御線１２１（１２１＿１〜１２１＿Ｍ）、制御線１２２（１２２＿１〜１２２＿Ｍ）、制御線１２３（１２３＿１〜１２３＿Ｍ）、制御線１２４（１２４＿１〜１２４＿Ｍ）、制御線１２５（１２５＿１〜１２５＿Ｍ）と、各行毎に設けられる複数の電源線、即ち、電源線１３１（１３１＿１〜１３１＿Ｍ）、電源線１３２（１３２＿１〜１３２＿Ｍ）と、各列毎に設けられる複数の列出力線（出力信号を出力する）、即ち、出力線１４１（１４１＿１〜１４１＿Ｍ）と、ピクセル制御ブロック２１０と、負荷電流源２２０、ノイズキャンセル＆ＡＤ変換アレイ２３０とを含む。
【００４４】
制御線１２１＿ｍ、１２２＿ｍ、１２３＿ｍ、１２４＿ｍ、１２５＿ｍ、電源線１３１＿ｍ、電源線１３２＿ｍ（１≦ｍ≦Ｍ）には、Ｎ個の画素セルＰ（ｍ、１）〜Ｐ（ｍ、Ｎ）（１≦ｍ≦Ｍ）が、接続される。
【００４５】
出力線１４１＿ｎ（１≦ｎ≦Ｎ）には、Ｍ個の画素セルＰ（１、ｎ）〜Ｐ（Ｍ、ｎ）（１≦ｎ≦Ｎ）が、接続される。
【００４６】
画素セル制御ブロック２１０は、制御線１２１（１２１＿１〜１２１＿Ｍ）、制御線１２２（１２２＿１〜１２２＿Ｍ）、制御線１２３（１２３＿１〜１２３＿Ｍ）、制御線１２４（１２４＿１〜１２４＿Ｍ）、制御線１２５（１２５＿１〜１２５＿Ｍ）の制御装置として動作する。画素セル制御ブロック２１０は、各制御線を介して画素セルＰ（ｍ、１）〜Ｐ（ｍ、Ｎ）（１≦ｍ≦Ｍ）に制御信号を入力し、各スイッチ素子１１１（ｍ、１）〜１１１（ｍ、Ｎ）（１≦ｍ≦Ｍ）、スイッチ素子１１２（ｍ、１）〜１１２（ｍ、Ｎ）（１≦ｍ≦Ｍ）、スイッチ素子１１３（ｍ、１）〜１１３（ｍ、Ｎ）（１≦ｍ≦Ｍ）、スイッチ素子１１４（ｍ、１）〜１１４（ｍ、Ｎ）（１≦ｍ≦Ｍ）、スイッチ素子１１５（ｍ、１）〜１１５（ｍ、Ｎ）（１≦ｍ≦Ｍ）のオンオフを制御する。
【００４７】
画素セル制御ブロック２１０が、制御線１２１（１２１＿１〜１２１＿Ｍ）を介して、スイッチ素子１１５（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）の開閉を制御することで、出力線から、所望の行の画素セルの出力信号が出力される。例えば、画素セル制御ブロック２１０が、３行目の制御線１２１＿３と接続されるスイッチ素子１１５（３、ｎ）（１≦ｎ≦Ｎ）がオンとなるように、３行目の制御線１２１＿３を制御すれば、全ての出力線１４１（１４１＿１〜１４１＿Ｎ）から、３行目の画素セルＰ（３、ｎ）（１≦ｎ≦Ｎ）の出力信号が、同時に出力される。即ち、所望の行の画素セルの出力信号を、全ての出力線１４１（１４１＿１〜１４１＿Ｎ）から並行して出力させることが可能になる。
【００４８】
又、画素セル制御ブロック２１０が、制御線１２２（１２２＿１〜１２２＿Ｍ）、制御線１２３（１２３＿１〜１２３＿Ｍ）、制御線１２４（１２４＿１〜１２４＿Ｍ）、制御線１２５（１２５＿１〜１２５＿Ｍ）を介して、スイッチ素子１１１（ｍ、１）〜１１１（ｍ、Ｎ）（１≦ｍ≦Ｍ）、スイッチ素子１１２（ｍ、１）〜１１２（ｍ、Ｎ）（１≦ｍ≦Ｍ）、スイッチ素子１１３（ｍ、１）〜１１３（ｍ、Ｎ）（１≦ｍ≦Ｍ）、スイッチ素子１１４（ｍ、１）〜１１４（ｍ、Ｎ）（１≦ｍ≦Ｍ）、の開閉を制御することで、各画素セル内に含まれる複数の電荷蓄積部（電荷蓄積部１０２（ｍ、１）〜１０２（ｍ、Ｎ）（１≦ｍ≦Ｍ）、電荷蓄積部１０３（ｍ、１）〜１０３（ｍ、Ｎ）（１≦ｍ≦Ｍ））に蓄積させる電荷を任意に調整でき、又適切な電荷転送を行うことができる。
【００４９】
つまり、画素セル制御ブロック２１０により、各行制御線や列出力線を適宜制御することで、光電変換アレイ２００を、グローバルシャッタ方式で動作させることが可能になる。
【００５０】
負荷電流源２２０は、出力線１４１（１４１＿１〜１４１＿Ｎ）を介して、各画素セルＰ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）に接続され、各画素セルに対して、負荷電流を供給する。
【００５１】
なお、図４では、各列の出力線１４１（１４１＿１〜１４１＿Ｎ）について、単一の負荷電流源２２０を設ける構成を一例として示すが、負荷電流源の個数は、特に限定されない。例えば、各列の出力線１４１（１４１＿１〜１４１＿Ｎ）１本ずつに対して、それぞれ１つずつ負荷電流源２２０（２２０＿１〜２２０＿Ｎ）を設けても良い。
【００５２】
単一の負荷電流源を設ける場合、負荷電流源に含まれる複数のバイアストランジスタ（図示せず）は、共通化される。又、複数の負荷電流源２２０を設ける場合、複数のバイアストランジスタは、各負荷電流源間で共有される。
【００５３】
ノイズキャンセル＆ＡＤ変換アレイ２３０は、各画素セルＰ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）に接続される出力線１４１（１４１＿１〜１４１＿Ｎ）から出力される出力信号（アナログ信号）を取得し、該出力信号をデジタル画像信号へと変換して出力する。例えば、ノイズキャンセル＆ＡＤ変換アレイ２３０は、３行目の画素セルＰ（３、１）〜Ｐ（３、Ｎ）に接続される出力線１４１（１４１＿１〜１４１＿Ｎ）から出力される出力信号（アナログ信号）を同時に取得し、３行目の変換したデジタル画像信号を同時に出力することができる。
【００５４】
なお、図４では、各列の出力線１４１（１４１＿１〜１４１＿Ｎ）について、単一のノイズキャンセル＆ＡＤ変換アレイ２３０を設ける構成を一例として示すが、ノイズキャンセル＆ＡＤ変換アレイ２３０の個数は、特に限定されない。例えば、各列の出力線１４１（１４１＿１〜１４１＿Ｎ）１本ずつに対して、それぞれ１つずつノイズキャンセル＆ＡＤ変換アレイ２３０を設けても良い。
【００５５】
単一のノイズキャンセル＆ＡＤ変換アレイ２３０を設ける場合、ノイズキャンセル＆ＡＤ変換アレイ２３０内に列選択を行う機能を追加することもできる。
【００５６】
以上のように、複数の画素セルがＭ行×Ｎ列のマトリクス状に配置された光電変換アレイ２００において、各画素セル内に露光電荷を蓄積する部分と読み出し電荷を保存する部分を別々に持たせ（各画素セル内に複数の電荷蓄積部分を形成し）、出力信号読み出し中にも、露光を並行して行える構成とすることで、グローバルシャッタ方式の動作が可能になる。又、全ての画素セルにおいて、同時刻に露光を行うことができるため、光電変換アレイ２００において、画像データの同時性を確保できる。即ち、高感度且つデータの同時性を確保できる光電変換アレイを提供することができる。
【００５７】
＜光電変換装置の動作（グローバルシャッタ動作）＞
図５に、本実施の形態に係る光電変換アレイ２００の制御タイミングを示すタイミングチャートの一例を示す。画素セルＰ（ｍ、１）〜Ｐ（ｍ、Ｎ）（１≦ｍ≦Ｍ）が順次選択され、更に、画素セルＰ（ｍ、ｎ）が選択される場合における制御線１２１＿ｍ、制御線１２３＿ｍ、制御線１２５＿ｍ、出力線１４１＿ｎのタイミングチャートを示す。
【００５８】
電源線１３１（１３１＿１〜１３１＿Ｍ）には、例えば、高電源電位３．３Ｖが、電源線１３２（１３２＿１〜１３２＿Ｍ）には、例えば、低電源電位０Ｖが、供給されている。
【００５９】
なお、以下の説明においては、制御線１２２（１２２＿１〜１２２＿Ｍ）を制御線１２２と、制御線１２４（１２４＿１〜１２４＿Ｍ）を制御線１２４と、電源線１３１（１３１＿１〜１３１＿Ｍ）を電源線１３１と、電源線１３２（１３２＿１〜１３２＿Ｍ）を電源線１３２と、スイッチ素子１１１（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）をスイッチ素子１１１と、スイッチ素子１１３（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）をスイッチ素子１１３と、フォトトランジスタ１０１（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）をフォトトランジスタ１０１と、ソースフォロア１０４（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）をソースフォロア１０４と、ノードＡ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）をノードＡと、ノードＢ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）をノードＢと、表記する。又、ｍ行目の制御線１２１を制御線１２１＿ｍと、ｍ行目の制御線１２３を制御線１２３＿ｍと、ｍ行目の制御線１２５を制御線１２５＿ｍと、ｎ列目の出力線１４１を出力線１４１＿ｎと、表記する。
【００６０】
又、図５に示すタイミングチャートにおいて、信号波形がハイレベルである場合、各スイッチ素子はオン、信号波形がロウレベルである場合、各スイッチ素子はオフであるものとする。
【００６１】
（１）リセット動作の開始
まず、時刻ｔ１において、制御線１２４をハイレベルにして、スイッチ素子１１１を導通状態にする。又、制御線１２２をハイレベルにして、スイッチ素子１１３を導通状態にする。スイッチ素子１１１及びスイッチ素子１１３が開くことで、フォトトランジスタ１０１のエミッタの電位及びノードＡの電位は、電源線１３２の電位、即ち、低電源電位０Ｖとなる。これにより、フォトトランジスタ１０１のベースの電位、ノードＡの電位はリセットされる（リセット動作の開始）。
【００６２】
（２）リセット動作の終了
次に、時刻ｔ２において、制御線１２４をロウレベルにして、スイッチ素子１１１を非導通状態にする。又、制御線１２２をロウレベルにして、スイッチ素子１１３を非導通状態にする。スイッチ素子１１１及びスイッチ素子１１３が閉じることで、フォトトランジスタ１０１のベースの電位、及びノードＡの電位のリセット動作が終了する（リセット動作の終了）。
【００６３】
（３）フォトトランジスタ１０１の電荷蓄積
上記（２）の動作の終了直後から、フォトトランジスタ１０１に照射される光２００の強度に基づき発生する電荷が、フォトトランジスタ１０１のベースに蓄積される（電荷蓄積期間）。電荷蓄積期間に、各画素セルＰ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）に含まれるフォトトランジスタ１０１に照射される光強度は、光電変換アレイ２００が獲得したい信号情報となる。
【００６４】
（４）電荷の転送
次に、時刻ｔ３において、制御線１２４をハイレベルにして、スイッチ素子１１１を導通状態にする。スイッチ素子１１１が開くことで、フォトトランジスタ１０１のエミッタと、低電源電位０ＶにリセットされたノードＡとが接続される。
【００６５】
フォトトランジスタ１０１のベースに蓄積された電荷が、フォトトランジスタ１０１のエミッタへと流れ、フォトトランジスタ１０１の増幅機能により増幅された増幅電流がノードＡへと流れる。これにより、フォトトランジスタ１０１のベースに蓄積された電荷は、電荷蓄積部１０２（ノードＡ）へと転送される。
【００６６】
（５）ノードＡの電荷蓄積
次に、時刻ｔ４において、制御線１２４をロウレベルにして、スイッチ素子１１１を非導通状態にする。スイッチ素子１１１が閉じることで、電荷蓄積部１０２（ノードＡ）には、フォトトランジスタ１０１のベースに蓄積された電荷（光強度）と相関のある電荷が蓄積される。
【００６７】
上記（１）から（５）までの動作は、全ての画素セルＰ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）に対して同時に行われるため、各画素セルに含まれるノードＡには、各画素セルが配置される場所に対応する同時刻の光強度に基づく電荷（信号情報）が、蓄積されることになる。
【００６８】
次に、ｍ行目、ｎ列目の画素セルＰ（ｍ、ｎ）における読み出し時の個別動作について説明する。なお、読み出し時、画素セルＰ（ｍ、ｎ）以外の各行に配置される画素セルＰ（ｍ、１）〜Ｐ（ｍ、Ｎ）（１≦ｍ≦Ｍ）も、下記（６）から（１３）までと同様の流れで、順次動作する。
【００６９】
（６）リセット動作の開始
まず、時刻ｔα１において、制御線１２３＿ｍをハイレベルにして、スイッチ素子１１４（ｍ、ｎ）を導通状態にする。スイッチ素子１１４（ｍ、ｎ）が開くことで、ノードＢ（ｍ、ｎ）の電位は、電源線１３２の電位、即ち、低電源電位０Ｖとなる。これにより、ノードＢ（ｍ、ｎ）の電位はリセットされる（リセット動作の開始）。
【００７０】
（７）ソースフォロアと出力線との接続
次に、時刻ｔα２において、制御線１２１＿ｎをハイレベルにして、スイッチ素子１１５（ｍ、ｎ）を導通状態にする。スイッチ素子１１５（ｍ、ｎ）が開くことで、ソースフォロア１０４（ｍ、ｎ）と、出力線１４１＿ｎとが接続される。これにより、画素セルＰ（ｍ、ｎ）の信号情報は、読み出されることが可能な状態になる。
【００７１】
出力線１４１（１４１＿１〜１４１＿Ｎ）は、各列に配置される画素セルＰ（１、ｎ）〜Ｐ（Ｍ、ｎ）（１≦ｎ≦Ｎ）に含まれるスイッチ素子１１５（１、ｎ）〜１１５（Ｍ、ｎ）（１≦ｎ≦Ｎ）を介して、接続される。従って、ある１つの画素セルに含まれるスイッチ素子１１５が導通状態となるように制御する場合は、同じ列の他の画素セルに含まれるスイッチ素子１１５が非導通状態となるように制御する。例えば、画素セルＰ（３、ｎ）が選択され、画素セルＰ（３、ｎ）に含まれるスイッチ素子１１５（３、ｎ）が導通状態となるように制御する場合は、同じ列の他の画素セルに含まれるスイッチ素子１１５（１、ｎ）〜１１５（２、ｎ）、及びスイッチ素子１１５（４、ｎ）〜１１５（Ｍ、ｎ）は、非導通状態となる様に制御する。
【００７２】
（８）リセット動作の終了
次に、時刻ｔα３において、制御線１２３＿ｍをロウレベルにして、スイッチ素子１１４（ｍ、ｎ）を非導通状態にする。スイッチ素子１１４（ｍ、ｎ）が閉じることで、ノードＢ（ｍ、ｎ）の電位のリセット動作が終了する（リセット動作の終了）。なお、ノードＢ（ｍ、ｎ）の電位は、上記（６）の動作でリセットされた電位と、スイッチ素子１１４（ｍ、ｎ）を非導通状態にすることによる影響で生じた電位との和となっている。
【００７３】
（９）出力信号の取り込み
次に、上記（８）の動作の後、出力線１４１＿ｎの電位が安定するタイミングで、該電位（出力信号）をＡＤ変換器で取り込み、保持する。ノードＢ（ｍ、ｎ）の電位をリセット動作するタイミングで、出力信号を取り込むことにより、画素セルＰ（ｍ、ｎ）の画像信号の一部を形成することができる。
【００７４】
（１０）電荷の転送
次に、時刻ｔα４において、制御線１２５＿ｎをハイレベルにして、スイッチ素子１１２（ｍ、ｎ）を導通状態にする。スイッチ素子１１２（ｍ、ｎ）が開くことで、電荷蓄積部１０２（ｍ、ｎ）（ノードＡ（ｍ、ｎ））と、電荷蓄積部１０３（ｍ、ｎ）（ノードＢ（ｍ、ｎ））とが接続される。これにより、ノードＡ（ｍ、ｎ）に蓄積された電荷は、ノードＢ（ｍ、ｎ）へと転送される。
【００７５】
（１１）ノードＢの電荷蓄積
次に、時刻ｔα５において、制御線１２５＿ｎをロウレベルにして、スイッチ素子１１２（ｍ、ｎ）を非導通状態にする。スイッチ素子１１２（ｍ、ｎ）が閉じることで、ノードＢ（ｍ、ｎ）には、フォトトランジスタ１０１（ｍ、ｎ）のベースに蓄積された電荷（光強度）と相関のある電荷が蓄積される。
【００７６】
これは、ノードＡ（ｍ、ｎ）には、フォトトランジスタ１０１（ｍ、ｎ）のベースに蓄積された電荷（光強度）と相関のある電荷が蓄積されているため、ノードＡ（ｍ、ｎ）から電荷が転送されるノードＢ（ｍ、ｎ）にも、フォトトランジスタ１０１（ｍ、ｎ）のベースに蓄積された電荷（光強度）と相関のある電荷が蓄積されることになるためである。
【００７７】
つまり、ノードＢ（ｍ、ｎ）の電位は、上記（１１）の動作により生じた電位と、スイッチ素子１１２（ｍ、ｎ）を非導通状態にすることによる影響で生じた電位との和となっている。
【００７８】
（１２）出力信号の取り込み
次に、上記（１１）の動作の後、出力線１４１＿ｎの電位が安定するタイミングで、該電位（出力信号）を、再びＡＤ変換器で取り込み、保持する。ノードＢ（ｍ、ｎ）に電荷が蓄積されたタイミングで、出力信号を取り込むことにより、画素セルＰ（ｍ、ｎ）の画像信号の一部を形成することができる。
【００７９】
（１３）画像信号の生成
次に、上記（９）の動作により取り込んだ出力信号と、上記（１２）の動作により取り込んだ出力信号との差分を取る。差分信号を、画素セルＰ（ｍ、ｎ）の画像信号とする。
【００８０】
上記（６）から（１３）までの流れで、読み出し時に、全ての画素セルＰ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）を動作させることで、光電変換アレイ２００は、全ての画素セルＰ（ｍ、ｎ）（１≦ｍ≦Ｍ）（１≦ｎ≦Ｎ）の画像信号を取得し、所望の画像信号を得られる。つまり、各画素セル内に、複数の電荷蓄積部を設け、各電荷蓄積部に蓄積される電荷を適宜調整し、適切な電荷転送を行うことにより、光電変換アレイ２００をグローバルシャッタ方式で動作させることができる。
【００８１】
これにより、高速で動作する被写体を撮像しても、画像に歪が生じることのない、高感度な光電変換アレイを実現できる。
【００８２】
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。
【符号の説明】
【００８３】
１００  光電変換装置
１０１  フォトトランジスタ
１０２  電荷蓄積部（第１の電荷蓄積部）
１０３  電荷蓄積部（第２の電荷蓄積部）
１０４  ソースフォロア
１１１  第１のスイッチ素子
１１２  第２のスイッチ素子
１１３  第３のスイッチ素子
１１４  第４のスイッチ素子
１１５  第５のスイッチ素子
１４１  出力線
２００  光電変換アレイ
【先行技術文献】
【特許文献】
【００８４】
【特許文献１】特開２０１２−２８９７５号公報
【特許文献２】特開２００４−２６６５９７号公報
【図１】
2015115743.tif 000003
【図２】
2015115743.tif 000004
【図３】
2015115743.tif 000005
【図５】
2015115743.tif 000006
【図４】
2015115743.tif 000007