(57)【要約】【課題】モノリシック集積ハイサイドブロックの種々の実施形態を提供する。【解決手段】モノリシック集積ハイサイドブロックには、レベルシフタと、このレベルシフタに接続されたハイサイドドライバと、このハイサイドドライバに接続されたハイサイドパワースイッチとが設けられている。ハイサイドパワースイッチは、ハイサイドドライバおよびレベルシフタとともに、１つの共通のダイにモノリシックに集積されている。レベルシフタ、ハイサイドドライバ、およびハイサイドパワースイッチの各々は、少なくとも１つのＩＩＩ−Ｖ族デバイスを含んでいる。【選択図】図１
2015115953.tif 000002
【特許請求の範囲】
【請求項１】
モノリシック集積ハイサイドブロックにおいて、
レベルシフタと、
該レベルシフタに接続されたハイサイドドライバと、
該ハイサイドドライバに接続されたハイサイドパワースイッチと
が設けられており、
前記ハイサイドパワースイッチは、前記ハイサイドドライバおよび前記レベルシフタとともにモノリシックに集積されており、
前記レベルシフタ、前記ハイサイドドライバ、および前記ハイサイドパワースイッチの各々は、少なくとも１つのＩＩＩ−Ｖ族デバイスを含んでいる
ことを特徴とする、
モノリシック集積ハイサイドブロック。
【請求項２】
前記ハイサイドパワースイッチの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＩＩ−Ｖ族高電子移動度トランジスタ（ＨＥＭＴ）である、
請求項１に記載のモノリシック集積ハイサイドブロック。
【請求項３】
前記ハイサイドパワースイッチの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＩＩ族窒化物ＨＥＭＴである、
請求項１に記載のモノリシック集積ハイサイドブロック。
【請求項４】
前記ハイサイドパワースイッチの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＶ族トランジスタとカスコード接続されたＩＩＩ−Ｖ族ＨＥＭＴを含む複合トランジスタである、
請求項１に記載のモノリシック集積ハイサイドブロック。
【請求項５】
前記ハイサイドパワースイッチの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、シリコン電界効果トランジスタ（ＦＥＴ）とカスコード接続されたＩＩＩ族窒化物ＨＥＭＴを含む複合トランジスタである、
請求項１に記載のモノリシック集積ハイサイドブロック。
【請求項６】
前記ハイサイドドライバの前記少なくとも１つのＩＩＩ−Ｖ族デバイスと、前記レベルシフタの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＩＩ−Ｖ族ＨＥＭＴを含む、
請求項１に記載のモノリシック集積ハイサイドブロック。
【請求項７】
前記ハイサイドドライバの前記少なくとも１つのＩＩＩ−Ｖ族デバイスと、前記レベルシフタの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＶ族トランジスタとカスコード接続されたＩＩＩ−Ｖ族ＨＥＭＴを有する複合トランジスタを含む、
請求項１に記載のモノリシック集積ハイサイドブロック。
【請求項８】
前記ハイサイドドライバの前記少なくとも１つのＩＩＩ−Ｖ族デバイスと、前記レベルシフタの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＩＩ族窒化物ＨＥＭＴを含む、
請求項１に記載のモノリシック集積ハイサイドブロック。
【請求項９】
前記ハイサイドドライバの前記少なくとも１つのＩＩＩ−Ｖ族デバイスと、前記レベルシフタの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、シリコンＦＥＴとカスコード接続されたＩＩＩ族窒化物ＨＥＭＴを有する複合トランジスタを含む、
請求項１に記載のモノリシック集積ハイサイドブロック。
【請求項１０】
前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＩＩ−Ｖ族ＨＥＭＴを含む、
請求項１に記載のモノリシック集積ハイサイドブロック。
【請求項１１】
電圧変換器において、
レベルシフタとハイサイドドライバとハイサイドパワースイッチとを含む、モノリシック集積ハイサイドブロックと、
ローサイドパワースイッチに接続されたローサイドドライバと
が設けられており、
前記モノリシック集積ハイサイドブロックは、前記電圧変換器のスイッチノードにおいて、前記ローサイドパワースイッチに接続されており、
前記レベルシフタ、前記ハイサイドドライバ、および前記ハイサイドパワースイッチの各々は、少なくとも１つのＩＩＩ−Ｖ族デバイスを含んでいる
ことを特徴とする、
電圧変換器。
【請求項１２】
前記ローサイドドライバおよび前記ローサイドパワースイッチのうち少なくとも一方は、ＩＩＩ−Ｖ族デバイスを含む、
請求項１１に記載の電圧変換器。
【請求項１３】
前記ハイサイドパワースイッチの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＩＩ−Ｖ族高電子移動度トランジスタ（ＨＥＭＴ）である、
請求項１１に記載の電圧変換器。
【請求項１４】
前記ハイサイドパワースイッチの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＶ族トランジスタとカスコード接続されたＩＩＩ−Ｖ族ＨＥＭＴを含む複合トランジスタである、
請求項１１に記載の電圧変換器。
【請求項１５】
前記ハイサイドパワースイッチの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＩＩ族窒化物ＨＥＭＴである、
請求項１１に記載の電圧変換器。
【請求項１６】
前記ハイサイドパワースイッチの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、シリコン電界効果トランジスタ（ＦＥＴ）とカスコード接続されたＩＩＩ族窒化物ＨＥＭＴを含む複合トランジスタである、
請求項１１に記載の電圧変換器。
【請求項１７】
前記ハイサイドドライバの前記少なくとも１つのＩＩＩ−Ｖ族デバイスと、前記レベルシフタの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＩＩ−Ｖ族ＨＥＭＴを含む、
請求項１１に記載の電圧変換器。
【請求項１８】
前記ハイサイドドライバの前記少なくとも１つのＩＩＩ−Ｖ族デバイスと、前記レベルシフタの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＶ族トランジスタとカスコード接続されたＩＩＩ−Ｖ族ＨＥＭＴを有する複合トランジスタを含む、
請求項１１に記載の電圧変換器。
【請求項１９】
前記ハイサイドドライバの前記少なくとも１つのＩＩＩ−Ｖ族デバイスと、前記レベルシフタの前記少なくとも１つのＩＩＩ−Ｖ族デバイスは、ＩＩＩ族窒化物ＨＥＭＴを含む、
請求項１１に記載の電圧変換器。
【請求項２０】
前記ローサイドパワースイッチと前記ローサイドドライバのうち少なくとも一方は、前記モノリシック集積ハイサイドブロックとともにモノリシックに集積されている、
請求項１１に記載の電圧変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１３年１２月９日付け仮出願：発明の名称"Integrated III-Nitride High Side Switch"（集積ＩＩＩ族窒化物ハイサイドスイッチ）、仮出願番号：No. 61/913,548の利益および優先権を主張するものである。ここで上記仮出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【０００２】
定義
本願において用いられる表現「ＩＩＩ−Ｖ族半導体」とは、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素とを含む化合物半導体のことである。一例としてＩＩＩ−Ｖ族半導体を、ＩＩＩ族窒化物半導体として形成することができる。「ＩＩＩ族窒化物」または「ＩＩＩ−Ｎ」とは、窒素と少なくとも１つのＩＩＩ族元素たとえばアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）およびホウ素（Ｂ）などを含む化合物半導体のことであり、以下に挙げる合金のいずれかに限定されるものではないが、たとえば、窒化アルミニウムガリウム（ＡｌxＧａ(1-x)Ｎ）、窒化インジウムガリウム（ＩｎyＧａ(1-y)Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌxＩｎyＧａ（1-x-y)Ｎ）、砒化燐化窒化ガリウム（ＧａＡｓaＰbＮ(1-a-b)）、砒化燐化窒化アルミニウムインジウムガリウム（ＡｌxＩｎyＧａ(1-x-y)ＡｓaＰbＮ(1-a-b)）などである。さらにＩＩＩ−Ｎとは一般に、以下に限定されるものではないが、Ｇａ極性、Ｎ極性、半極性、または無極性の結晶配向のいずれかを含む極性のことも指す。ＩＩＩ−Ｎ材料には、ウルツ鉱、閃亜鉛鉱、または混合されたポリタイプも含めることができるし、さらに単一結晶、単結晶、多結晶または非晶質構造も含めることができる。また、本願において用いられる窒化ガリウムまたはＧａＮとは、ＩＩＩ−Ｎ化合物半導体のことであり、この場合、１つまたは複数のＩＩＩ族元素には、若干量または相当量のガリウムが含まれるが、ガリウムに加え他のＩＩＩ族元素も含めることができる。
【０００３】
これらに加え、本願において用いられる表現「ＩＶ族」とは、たとえばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および炭素（Ｃ）など、少なくとも１つのＩＶ族元素を含む半導体のことであり、これにはさらに、たとえばシリコンゲルマニウム（ＳｉＧｅ）およびシリコンカーバイド（ＳｉＣ）などの化合物半導体も含めることができる。同様にＩＶ族とは、ＩＶ族元素から成る２つ以上の層または、歪みＩＶ族材料を生成するＩＶ族元素のドーピングを含む半導体材料のことであり、さらにＩＶ族をベースとする複合基板も含むことができ、たとえば単結晶または多結晶ＳｉＣオン・シリコン（ＳｉＣ ｏｎ ｓｉｌｉｃｏｎ）、シリコン・オン・インシュレータ（ＳＯＩ）、酸素移植分離（ＳＩＭＯＸ）プロセス基板、ならびにシリコン・オン・サファイアなどである。
【０００４】
なお、本願においてトランジスタまたはスイッチについて用いられる用語「低電圧」または”ＬＶ”は、約５０Ｖまでの電圧範囲のトランジスタまたはスイッチのことを表す。また、「中電圧」または”ＭＶ”という用語を用いたときには、約５０Ｖ〜約２００Ｖまでの電圧範囲のことを指す。さらに、本願において用いられる用語「高電圧」または”ＨＶ”とは、約２００Ｖ〜約１２００Ｖあるいはそれ以上の電圧範囲のことを指す。
【背景技術】
【０００５】
高電力および高性能の回路の用途において、高効率および高電圧の動作ゆえに、ＩＩＩ族窒化物または他のＩＩＩ−Ｖ族による電界効果トランジスタ（ＦＥＴ）または高電子移動度トランジスタ（ＨＥＭＴ）など、ＩＩＩ−Ｖ族のパワーデバイスが望まれることが多い。ＩＩＩ族窒化物ＨＥＭＴおよび他のＩＩＩ−Ｖ族ＨＥＭＴは、低い抵抗損失で高い電流密度を達成可能な二次元電子ガス（２ＤＥＧ）を発生させるために、分極電界を利用して動作する。この種のＩＩＩ窒化物ＨＥＭＴまたは他のＩＩＩ−Ｖ族ＨＥＭＴを、たとえばＤＣ−ＤＣ電力変換器のハイサイドパワースイッチおよび／またはローサイドパワースイッチとして実装することができる。
【０００６】
ハイサイドパワースイッチとして用いる場合、ＩＩＩ族窒化物ＨＥＭＴまたは他のＩＩＩ−Ｖ族ＨＥＭＴを、ハイサイドドライバ段によって駆動することができ、このドライバ段は、シリコンベースのドライバスイッチおよびプレドライバスイッチを含むことができ、さらにやはりシリコンベースのスイッチを含むレベルシフタとともに実装することができる。しかしながらシリコンベースのスイッチは一般に、ＩＩＩ族窒化物ベースのスイッチまたは他のＩＩＩ−Ｖ族ベースのスイッチよりも大きいデバイスキャパシタンスを有している。その結果、レベルシフタおよびハイサイドドライバ段においてシリコンベースのスイッチを利用したときの１つの欠点として挙げられるのは、その大きいキャパシタンスがハイサイドパワースイッチの速度とパフォーマンス全体に悪影響を及ぼす可能性がある、ということである。しかもいくつかの用途においては、ハイサイドドライバおよびレベルシフタの機能をできるかぎり多く、ハイサイドパワースイッチを備えた１つの共通のダイにモノリシックに集積させることが望まれる可能性がある。このようにモノリシックに集積することによって、ハイサイドスイッチング回路のサイズおよびコストを有利に低減できる一方、デバイスのレイアウトおよび相互接続に伴う寄生インダクタンスおよび寄生キャパシタンスが低減されることから、パフォーマンスが改善される。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が目的とするのは、レベルシフタおよびハイサイドドライバならびにハイサイドパワースイッチがモノリシックに集積されたＩＩＩ−Ｖ族電圧変換器を実現することである。
【課題を解決するための手段】
【０００８】
上述のようなＩＩＩ−Ｖ族電圧変換器は基本的に、少なくとも１つの図面に示されており、および／または少なくとも１つの図面を参照しながら説明されており、特許請求の範囲にいっそう完全なかたちで記載されている。
【図面の簡単な説明】
【０００９】
【図１】１つの実施形態によるモノリシック集積ハイサイドブロックを示す図
【図２Ａ】１つの実施形態によるモノリシック集積ハイサイドブロックにおいて使用するのに適したＩＩＩ−Ｖ族レベルシフタの一例を示す図
【図２Ｂ】別の実施形態によるモノリシック集積ハイサイドブロックにおいて使用するのに適したＩＩＩ−Ｖ族レベルシフタの一例を示す図
【図３】１つの実施形態によるモノリシック集積ハイサイドブロックにおいて使用するのに適したＩＩＩ−Ｖ族ハイサイドドライバを示す図
【図４Ａ】１つの実施形態によるモノリシック集積ハイサイドブロックにおいて使用するのに適したＩＩＩ−Ｖ族トランジスタの一例を示す図
【図４Ｂ】１つの実施形態によるモノリシック集積ハイサイドブロックにおいて使用するのに適した複合トランジスタの一例を示す図
【図５】１つの実施形態によるモノリシック集積ハイサイドブロックを含む電圧変換器を示す図
【発明を実施するための形態】
【００１０】
以下の説明には、本発明の実施形態に関する固有の情報が含まれている。当業者であれば理解できるように、以下で具体的に述べる手法とは異なる手法で本発明を実施することができる。本願の図面および図面に付随する説明は、例示的な実施形態を示したにすぎない。また、特に言及しないかぎり、図中の同じ要素または対応する要素には、同じ参照符号または対応する参照符号が付されている。さらに本願の図面ならびに図解は、概してスケール通りではなく、実際の相対的な寸法との一致を意図したものではない。
【００１１】
上緒術のように、高電力および高性能の回路の用途において、高効率および高電圧の動作ゆえに、ＩＩＩ族窒化物または他のＩＩＩ−Ｖ族による電界効果トランジスタ（ＦＥＴ）または高電子移動度トランジスタ（ＨＥＭＴ）など、ＩＩＩ−Ｖ族のパワーデバイスが望まれることが多い。ＩＩＩ族窒化物ＨＥＭＴおよび他のＩＩＩ−Ｖ族ＨＥＭＴは、低い抵抗損失で高い電流密度を達成可能な二次元電子ガス（２ＤＥＧ）を発生させるために、分極電界を利用して動作する。この種のＩＩＩ窒化物ＨＥＭＴまたは他のＩＩＩ−Ｖ族ＨＥＭＴを、たとえばＤＣ−ＤＣ電力変換器のハイサイドパワースイッチおよび／またはローサイドパワースイッチとして実装することができる。
【００１２】
さらに上述のように、ハイサイドパワースイッチとして用いる場合、ＩＩＩ族窒化物ＨＥＭＴまたは他のＩＩＩ−Ｖ族ＨＥＭＴを、ハイサイドドライバ段によって駆動することができ、このドライバ段は、シリコンベースのドライバスイッチおよびプレドライバスイッチを含むことができ、さらにやはりシリコンベースのスイッチを含むレベルシフタとともに実装することができる。しかしながらシリコンベースのスイッチは一般に、ＩＩＩ族窒化物ベースのスイッチまたは他のＩＩＩ−Ｖ族ベースのスイッチよりも大きいデバイスキャパシタンスを有している。その結果、レベルシフタおよびハイサイドドライバ段においてシリコンベースのスイッチを利用したときの１つの欠点として挙げられるのは、その大きいキャパシタンスゆえにハイサイドパワースイッチの速度とパフォーマンス全体に悪影響を及ぼすおそれがある、ということである。しかもいくつかの用途においては、ハイサイドドライバおよびレベルシフタの機能をできるかぎり多く、ハイサイドパワースイッチを備えた１つの共通のダイにモノリシックに集積させることが望まれる可能性がある。
【００１３】
たとえば以下の文献には、いくつかの特定の電力用集積回路が開示されている：
・アメリカ合衆国特許第7,863,877号、発明の名称："Monolithically Integrated III-Nitride Power Converter"（モノリシック集積ＩＩＩ族窒化物電力変換器）、出願日：２００７年１２月４日、発行日：２０１１年１月４日
・アメリカ合衆国特許第8,148,964号、発明の名称："Monolithic III-Nitride Power Converter"（モノリシックＩＩＩ族窒化物電力変換器）、出願日：２０１０年１１月２９日、発行日：２０１２年４月３日
・アメリカ合衆国特許第8,476,885号、発明の名称："Monolithic Group III-V Power Converter"（モノリシックＩＩＩ−Ｖ族電力変換器）、出願日：２０１２年３月２７日、発行日：２０１３年７月２日
・アメリカ合衆国特許第8,063,616号、発明の名称："Integrated III-Nitride Power Converter Circuit"（集積ＩＩＩ族窒化物電力変換回路）、出願日：２００８年１月１１日、発行日：２０１１年３月２２日
ここで上記特許を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【００１４】
本願が目的とするのは、ハイサイドドライバおよびレベルシフタ回路を提供するために、シリコンベースのトランジスタを使用した従来の実装に伴う欠点を克服するように構成された、モノリシック集積ハイサイドブロックを実現することである。本発明のコンセプトに従ったモノリシック集積ハイサイドブロックによれば、様々な実施形態において、ハイサイドＩＩＩ−Ｖ族パワースイッチと、ハイサイドドライバと、ハイサイドＩＩＩ−Ｖ族パワースイッチのためのレベルシフタを、１つの共通のダイに集積することができる。しかもハイサイドドライバとレベルシフタのいずれか一方または双方で使用されるスイッチングデバイスを、ＩＩＩ−Ｖ族デプレッション型（すなわちノーマリオン）として、またはＩＩＩ−Ｖ族エンハンスメント型（すなわちノーマリオフ）として、あるいはエンハンスメント型複合デバイスとして、実装することができる。ここで開示するように、モノリシックに集積されたハイサイドブロックによって、ハイサイドパワースイッチング回路のサイズおよびコストを有利に低減できる一方、デバイスのレイアウトおよび相互接続に伴う寄生インダクタンスおよび寄生キャパシタンスが低減されることによって、パフォーマンスが改善される。
【００１５】
図１には、１つの実施形態によるモノリシック集積ＩＩＩ−Ｖ族ハイサイドブロック１１０が示されている。モノリシック集積ハイサイドブロック１１０には、ＩＩＩ−Ｖ族レベルシフタ１２０と、ＩＩＩ−Ｖ族ハイサイドドライバ１５０と、ＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０とが含まれている。図１に示されているようにＩＩＩ−Ｖ族レベルシフタ１２０は、たとえばパルス幅変調（ＰＷＭ）信号のような、ＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０の制御信号１１２を受信するように構成されている。一般にこの種のＰＷＭ信号は、低電圧のアース接続された回路によって生成される一方、ＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０のゲートは、アースに対し相対的に高い電圧レールである（図１には示されていない）スイッチノードと接続された電圧によって駆動される。図１に示されている実施形態によれば、ＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０の駆動信号に対するこのレベルシフトは、ＩＩＩ−Ｖ族レベルシフタ１２０によって実行される。さらに図１に示されているように、ＩＩＩ−Ｖ族レベルシフタ１２０にはＩＩＩ−Ｖ族ハイサイドドライバ１５０が接続されており、これはＩＩＩ−Ｖ族レベルシフタ１２０からのレベルシフトされた制御信号１１４を受信するように構成されている。
【００１６】
さらにＩＩＩ−Ｖ族ハイサイドドライバ１５０には、ＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０が接続されており、これはＩＩＩ−Ｖ族ハイサイドドライバ１５０により生成された駆動信号１１６によって駆動されるように構成されている。図１に示されているようにＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０は、ＩＩＩ−Ｖ族ハイサイドドライバ１５０およびＩＩＩ−Ｖ族レベルシフタ１２０とともに、共通のダイ１０２にモノリシックに集積されている。さらに、図２Ａ、図２Ｂ、図３、図４Ａ、４Ｂを参照しながらあとで詳しく説明するように、ＩＩＩ−Ｖ族レベルシフタ１２０と、ＩＩＩ−Ｖ族ハイサイドドライバ１５０と、ＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０各々には、少なくとも１つのＩＩＩ−Ｖ族デバイスが含まれている。
【００１７】
図１には明示的には示されていないけれども、ＩＩＩ−Ｖ族ハイサイドドライバ１５０へレベルシフトされた制御信号１１４を供給するために、付加的な調整回路を使用することができる。この種の調整回路を、ＩＩＩ−Ｖ族レベルシフタ１２０とともに集積させてもよいし、あるいはＩＩＩ−Ｖ族レベルシフタ１２０とＩＩＩ−Ｖ族ハイサイドドライバ１５０との間に別個の調整ブロックとして実装してもよい。たとえば調整回路に、フリップフロップ等を利用して実装されたラッチ回路を含むロジックブロックや、実質的にノイズ排除を行うためのフィルタリングブロックを設けることができる。ロジックブロックを、電力損失を低減するように構成することができ、このような電力損失の低減は、ＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０のオン時間とオフ時間の一部分にわたり、ＩＩＩ−Ｖ族レベルシフタ１２０に含まれるレベルシフトトランジスタをターンオフできるようにすることによって行われる。
【００１８】
いくつかの実装形態において共通のダイ１０２には、シリコン基板またはシリコン・オン・インシュレータ基板が含まれている。集積のためにこの種のダイが利用される場合、付加的な素子およびデバイスの構造も、シリコン基板において形成することができる。これらには、以下の文献に記載されているたとえばビアなどの付加的な集積素子を含めることができる：
・アメリカ合衆国特許第7,821,034号、発明の名称："Integrated III-Nitride Devices"（集積ＩＩＩ族窒化物デバイス）、出願日：２００７年１月８日、発行日：２０１０年１０月２６日
・アメリカ合衆国特許第6,611,002号、発明の名称："Gallium Nitride Material Devices and Methods Including Backside Vias"（窒化ガリウム材料デバイスおよび背面ビアを含む方法）、出願日：２００１年２月２３日、発行日：２００３年８月２６日
・アメリカ合衆国特許第7,566,913号、発明の名称："Gallium Nitride Material Devices Including Conductive Regions and Methods Associated with the Same"（導電領域を含む窒化ガリウム材料デバイスおよび該デバイスに関連する方法）、出願日：２００６年１２月４日、発行日：２００９年７月２８日
・アメリカ合衆国特許第7,999,288号、発明の名称："High Voltage Durability III-Nitride Semiconductor Device"（耐高電圧ＩＩＩ族窒化物半導体デバイス）、出願日：２００９年１２月１４日、発行日：２０１１年８月１６日
・アメリカ合衆国特許出願第14/140,222号、発明の名称："Semiconductor Structure Including a Spatially Confined Dielectric Region"（空間的に制限された誘電領域を含む半導体構造）、出願日：２０１３年１２月２４日
ここで上記特許および特許出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【００１９】
次に図２Ａを参照すると、この図には、１つの実施形態によるモノリシック集積ＩＩＩ−Ｖ族ハイサイドブロックにおいて使用するのに適したＩＩＩ−Ｖ族レベルシフタ２２０Ａの一例が示されている。ＩＩＩ−Ｖ族レベルシフタ２２０Ａは、制御信号２１２として受信したアース基準信号を、ハイサイドドライバ回路を介してＩＩＩ−Ｖ族ハイサイドパワースイッチのゲートへ送信するように構成されている（ハイサイドパワースイッチとハイサイドドライバ回路は、図２Ａには示されていない）。図２Ａに示されているように、ＩＩＩ−Ｖ族レベルシフタ２２０Ａは、抵抗２２２とＩＩＩ−Ｖ族トランジスタ２２４を含んでおり、レベルシフトされた制御信号２２４をハイサイドドライバへ供給するように構成されている。
【００２０】
制御信号２１２を受信してレベルシフトされた信号２１４を供給するＩＩＩ−Ｖ族レベルシフタ２２０Ａは、一般的には図１に示した、制御信号１１２を受信してレベルシフトされた制御信号１１４を供給するＩＩＩ−Ｖ族レベルシフタ１２０に相応する。なお、図２Ａに示した特徴に加えて、ＩＩＩ−Ｖ族レベルシフタ２２０Ａは一般にはさらに付加的な特徴も含まれることになるけれども、それらの特徴はコンセプトを明瞭にするため、この図には示されていない。この種の付加的な特徴として、フリップフロップおよび／または他のロジック回路、ならびに受動回路素子（たとえばプルアップ抵抗、キャパシタ等）を、必要に応じて含めることができる。また、図１を参照しながらすでに説明したとおり、これらの付加的な特徴として調整回路を挙げることができ、この調整回路には、電力損失を低減可能なロジックブロックと、実質的にノイズを除去するフィルタリングブロックとが含まれている。
【００２１】
ＩＩＩ−Ｖ族レベルシフタ２２０ＡのＩＩＩ−Ｖ族トランジスタ２２４は、ＩＩＩ族窒化物または他のＩＩＩ−Ｖ族のＦＥＴまたはＨＥＭＴの形態をとることができ、これをデプレッション型（ノーマリオン）またはエンハンスメント型（ノーマリオフ）のＦＥＴまたはＨＥＭＴとして実装することができる。別の選択肢としていくつかの実施形態において有利であるのは、または望ましいのは、ＩＩＩ−Ｖ族トランジスタ２２４を、少なくとも１つのデプレッション型のＩＩＩ−Ｖ族デプレッション型デバイスと少なくとも１つのエンハンスメント型デバイスとを含む、複合トランジスタとして実装することである。一例としてこの種の複合トランジスタを、デプレッション型ＩＩＩ族窒化物ＨＥＭＴをエンハンスメント型のシリコンＦＥＴまたは他のＩＶ族ＦＥＴと組み合わせてカスコード接続することで、エンハンスメント型トランジスタとして形成することであり、これについては図４Ｂを参照しながらあとで説明する。
【００２２】
さらに別の選択肢として、デプレッション型の高電圧（ＨＶ）ＩＩＩ−Ｖ族デバイスと、低電圧（ＬＶ）または中電圧（ＭＶ）のエンハンスメント型ＩＩＩ−Ｖ族デバイスとを利用した複合デバイスを用いることができる。なお、高電圧ＨＶ，低電圧ＬＶ，中電圧ＭＶの特徴は、本願の定義のセクションで定義してある。この種の複合デバイスの例を以下に挙げておく：
・アメリカ合衆国特許第8,264,003号、発明の名称："Merged Cascode Transistor"（複合カスコードトランジスタ）、出願日：２００７年３月２０日、発行日：２０１２年９月１１日
・アメリカ合衆国特許出願第14/539,885号、発明の名称：“Dual-Gated Group III-V Merged Transistor”（デュアルゲート型ＩＩＩ−Ｖ族複合トランジスタ）、出願日：２０１４年１１月１２日
ここで上記特許および特許出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【００２３】
次に図２Ｂを参照すると、この図には、別の実施形態によるモノリシック集積ハイサイドブロックにおいて使用するのに適したＩＩＩ−Ｖ族レベルシフタ２２０Ｂの一例が示されている。ＩＩＩ−Ｖ族レベルシフタ２２０Ｂは、制御信号２１２として受信したアース基準信号を、ハイサイドドライバ回路を介してＩＩＩ−Ｖ族ハイサイドパワースイッチのゲートへ送信するように構成されている（ハイサイドパワースイッチとハイサイドドライバ回路は、図２Ｂには示されていない）。図２Ｂに示されているように、ＩＩＩ−Ｖ族レベルシフタ２２０Ｂは、抵抗２２３と、ＩＩＩ−Ｖ族トランジスタ２２５，２２６，２２８とを含んでいる。さらに図２Ｂに示されているように、ＩＩＩ−Ｖ族レベルシフタ２２０Ｂは、レベルシフトされた制御信号２１４をハイサイドドライバに供給するように構成されている。
【００２４】
制御信号２１２を受信してレベルシフトされた信号２１４を供給するＩＩＩ−Ｖ族レベルシフタ２２０Ｂは、一般的には図１に示した、制御信号１１２を受信してレベルシフトされた制御信号１１４を供給するＩＩＩ−Ｖ族レベルシフタ１２０に相応する。なお、図２Ｂに示した特徴に加えて、ＩＩＩ−Ｖ族レベルシフタ２２０Ｂは一般にはさらに付加的な特徴も含まれることになるけれども、それらの特徴はコンセプトを明瞭にするため、この図には示されていない。また、図２Ａを参照しながら説明したように、この種の付加的な特徴として、フリップフロップおよび／または他のロジック回路、ならびに受動回路素子（たとえばプルアップ抵抗、キャパシタ等）を、必要に応じて含めることができる。さらに、図１を参照しながらすでに説明したとおり、これらの付加的な特徴として調整回路を挙げることができ、この調整回路には、電力損失を低減可能なロジックブロックと、実質的にノイズを除去するフィルタリングブロックとが含まれている。
【００２５】
ＩＩＩ−Ｖ族トランジスタ２２５，２２６，２２８のいずれかあるいはすべてを、ＩＩＩ族窒化物または他のＩＩＩ−Ｖ族のＦＥＴまたはＨＥＭＴとすることができ、デプレッション型（ノーマリオン）またはエンハンスメント型（ノーマリオフ）のＦＥＴまたはＨＥＭＴとして実装することができる。別の選択肢としていくつかの実施形態において有利であるのは、または望ましいのは、ＩＩＩ−Ｖ族トランジスタ２２５、２２６、２２８のうち少なくとも１つまたは複数を、少なくとも１つのＩＩＩ−Ｖ族デバイスと少なくとも１つのＩＶ族デバイスとを含む、複合トランジスタとして実装することである。やはり既に述べたように、一例としてこの種の複合トランジスタを、デプレッション型ＩＩＩ族窒化物ＨＥＭＴをエンハンスメント型のシリコンＦＥＴと組み合わせてカスコード接続したエンハンスメント型トランジスタとして形成することであり、これについては図４Ｂを参照しながらあとで説明する。
【００２６】
次に図３を参照すると、この図には、１つの実施形態によるモノリシック集積ＩＩＩ−Ｖ族ハイサイドブロックにおいて使用するのに適したＩＩＩ−Ｖ族ハイサイドドライバ３５０の一例が示されている。ＩＩＩ−Ｖ族ハイサイドドライバ３５０には、ドライバ段３４０が含まれており、さらにプレドライバ３３０を含めてもよい。図３に示されているようにＩＩＩ−Ｖ族ハイサイドドライバ３５０は、レベルシフトされた制御信号３１４を受信し、ハイサイドパワースイッチを駆動するためのドライブ信号３１６を出力するように構成されている（図３にはハイサイドパワースイッチは示されていない）。レベルシフトされた制御信号３１４を受信してドライブ信号３１６を供給するＩＩＩ−Ｖ族ハイサイドドライバは、一般的には図１に示した、レベルシフトされた制御信号１１４を受信しドライブ信号１１６を供給するＩＩＩ−Ｖ族ハイサイドドライバ１５０に相応する。
【００２７】
図３に示した実施形態によれば、ＩＩＩ−Ｖ族ハイサイドドライバ３５０のドライバ段３４０には、ＩＩＩ−Ｖ族トランジスタ３４２および３４４が含まれており、これらのトランジスタは電圧源ＶＤＤとアースとの間に接続されたハーフブリッジとして構成されている。ＩＩＩ−Ｖ族トランジスタ３４２および３４４のいずれかあるいは双方を、ＩＩＩ族窒化物または他のＩＩＩ−Ｖ族のＦＥＴまたはＨＥＭＴとすることができ、デプレッション型（ノーマリオン）またはエンハンスメント型（ノーマリオフ）のＦＥＴまたはＨＥＭＴとして、あるいは複合ＩＩＩ−Ｖ族デバイスとして実装することができる。別の選択肢としていくつかの実施形態において有利であるのは、または望ましいのは、ＩＩＩ−Ｖ族トランジスタ３４２および３４４の一方または両方を、少なくとも１つのＩＩＩ−Ｖ族デバイスと少なくとも１つのＩＶ族デバイスとを含む、複合トランジスタとして実装することである。
【００２８】
ハイサイドドライバ３５０がプレドライバ３３０を含む実施形態において、プレドライバ３３０は、ドライバ段のＩＩＩ−Ｖ族トランジスタ３４２に接続されたＩＩＩ−Ｖ族トランジスタ３３２および３３４と、ドライバ段のＩＩＩ−Ｖ族トランジスタ３４４に接続されたＩＩＩ−Ｖ族トランジスタ３３６および３３８を、含むことができる。図３に示されているようにプレドライバ３３０は、第１プレドライバハーフブリッジとして実装されたＩＩＩ−Ｖ族トランジスタ３３２および３３４と、第２プレドライバハーフブリッジとして実装されたＩＩＩ−Ｖ族トランジスタ３３６および３３８を、含むことができる。ドライバ段３４０のＩＩＩ−Ｖ族トランジスタ３４２および３４４と同様に、プレドライバのＩＩＩ−Ｖ族トランジスタ３３２、３３４、３３６、３３８のいずれかまたはすべてを、デプレッション型またはエンハンスメント型のＩＩＩ−Ｖ族のＦＥＴまたはＨＥＭＴとすることができ、あるいは複合トランジスタとして実装することができる。
【００２９】
次に図４Ａを参照すると、この図には、本願のＩＩＩ−Ｖ族デバイスの一例であるＩＩＩ−Ｖ族トランジスタ４８０Ａが例示されており、このトランジスタは、１つの実施形態によるモノリシック集積ＩＩＩ−Ｖ族ハイサイドブロックにおいて使用するのに適している。図示されているようにＩＩＩ−Ｖ族トランジスタ４８０Ａには、ドレイン４８２とソース４８４とゲート４８６が含まれている。なお、本願において図示され説明されるＩＩＩ−Ｖ族のスイッチまたはトランジスタのいずれかまたはすべてを、ここで例示したＩＩＩ−Ｖ族トランジスタ４８０Ａを利用して実装することができる。換言すれば、図１に示したＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０、および／または、図２Ａおよび図２Ｂに示したＩＩＩ−Ｖ族トランジスタ２２４，２２５，２２６，２２８のいずれかまたはすべて、および／または、図３に示したＩＩＩ−Ｖ族トランジスタ３３２，３３４，３３６，３３８，３４２，３４４のいずれかまたはすべてを、ＩＩＩ−Ｖ族トランジスタ４８０Ａを利用して実装することができる。
【００３０】
１つの実施形態によればＩＩＩ−Ｖ族トランジスタ４８０Ａを、ＩＩＩ族窒化物ＨＥＭＴのような、ドレイン４８２とソース４８４とゲート４８６を含むＩＩＩ−Ｖ族ＨＥＭＴとすることができる。いくつかの実施形態によれば、ＩＩＩ−Ｖ族トランジスタ４８０をたとえば、デプレッション型またはエンハンスメント型の絶縁ゲートＦＥＴ（ＩＧＦＥＴ）、接合型ＦＥＴ（ＪＦＥＴ）、または蓄積型ＦＥＴ（ＡｃｃｕＦｅｔ）として実装することができ、あるいはデプレッション型またはエンハンスメント型のヘテロ構造ＦＥＴ（ＨＦＥＴ）またはＨＥＭＴとして実装することができる。さらにいくつかの実施形態によれば、ＩＩＩ−Ｖ族トランジスタ４８０Ａを、金属酸化物半導体ＦＥＴ（ＭＯＳＦＥＴ）などのような、エンハンスメント型金属絶縁膜半導体ＦＥＴ（ＭＩＳＦＥＴ）とすることができ、あるいはデプレッション型ＩＩＩ族窒化物デバイスとエンハンスメント型ＩＩＩ族窒化物デバイスとを含む複合ＩＩＩ族窒化物デバイスとすることができる。さらに、図１のＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０として実装した場合にたとえば、ＩＩＩ−Ｖ族トランジスタ４８０Ａを高電圧（ＨＶ）トランジスタとすることができる。したがってＩＩＩ−Ｖ族トランジスタ４８０Ａを、高電圧ＩＩＩ族窒化物ＦＥＴまたはＨＥＭＴなどのような高電圧ＩＩＩ−Ｖ族トランジスタとすることができる。
【００３１】
図４Ｂに示されているように、パワーデバイスのノーマリオフ特性が有利であるパワーマネージメントの用途においては、低いオン抵抗といった望ましいオン状態特性をもつデプレッション型のＩＩＩ−Ｖ族トランジスタを、エンハンスメント型の低電圧（ＬＶ）トランジスタと組み合わせて実装し、エンハンスメント型の複合トランジスタないしは組み合わせトランジスタを形成することができる。たとえばＩＩＩ族窒化物または他のＩＩＩ−Ｖ族のＦＥＴまたはＨＥＭＴを、低電圧シリコンＦＥＴまたは他のＩＶ族の低電圧ＦＥＴとカスコード接続して、高性能の複合トランジスタないしは組み合わせトランジスタを形成することができる。別の選択肢として、デプレッション型ＩＩＩ族窒化物デバイスとエンハンスメント型ＩＩＩ族窒化物デバイスを含む複合ＩＩＩ族窒化物デバイスを用いることができる。
【００３２】
カスコード接続されたＩＩＩ族窒化物スイッチのいくつかの例が、以下の文献に開示されている：
・アメリカ合衆国特許第8,017,978号、発明の名称："Hybrid Semiconductor Device"（ハイブリッド半導体デバイス）、出願日：２００６年３月１０日、発行日：２０１１年９月１３日
・アメリカ合衆国特許第8,084,783号、発明の名称："GaN-Based Device Cascoded with an Integrated FET/Schottky Diode Device"（集積ＦＥＴ／ショットキーダイオードデバイスとカスコード接続されたＧａＮベースのデバイス）、出願日：２００９年１１月９日、発行日：２０１１年１２月２７日
・アメリカ合衆国特許出願第13/433,864号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Lateral Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族ラテラルトランジスタを含む積層複合デバイス）、出願日：２０１２年３月２９日、アメリカ合衆国特許出願公報第2012/0256188号として公開、公開日：２０１２年１０月１１日
・アメリカ合衆国特許出願第13/434,412号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Vertical Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族バーティカルトランジスタを含む積層複合デバイス）、出願日：２０１２年３月２９日、アメリカ合衆国特許出願公報第2012/0256189号として公開、公開日：２０１２年１０月１１日
・アメリカ合衆国特許出願第13/780,436号、発明の名称："Group III-V and Group IV Composite Switch"（ＩＩＩ−Ｖ族とＩＶ族の複合スイッチ）、出願日：２０１３年２月２８日、アメリカ合衆国特許出願公報第2013/0240898号として公開、公開日：２０１３年９月１９日
これらに加え、カスコード接続されたＩＩＩ族窒化物およびシリコンベースのスイッチを集積する技術が、さらに以下の文献にも記載されている：
・アメリカ合衆国特許第7,915,645号、発明の名称："Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method For Fabricating Same"（モノリシックバーティカル集積ＩＩＩ−Ｖ族およびＩＶ族複合半導体デバイスおよび該デバイスの製造方法）、出願日：２００９年５月２８日、発行日：２０１１年３月２９日
ここで上記特許および特許出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【００３３】
図４Ｂには、本願におけるＩＩＩ−Ｖ族デバイスの一例である複合トランジスタ４８０Ｂが例示されており、このトランジスタは、１つの実施形態によるモノリシック集積ＩＩＩ−Ｖ族ハイサイドブロックにおいて使用するのに適している。複合トランジスタ４８０Ｂには、デプレッション型トランジスタとすることができるＩＩＩ族窒化物または他のＩＩＩ−Ｖ族のトランジスタ４６０と、エンハンスメント型のシリコンまたは他のＩＶ族の低電圧トランジスタ４７０とが含まれている。図４Ｂに示されているようにＩＩＩ−Ｖ族トランジスタ４６０は、ドレイン４６２とソース４６４とゲート４６６とを含むＨＥＭＴとして示されている一方、低電圧ＩＶ族トランジスタ４７０は、ドレイン４７２とソース４７４とゲート４７６およびボディダイオード４７８を含むＦＥＴとして示されている。
【００３４】
なお、本願において図示され説明されるＩＩＩ−Ｖ族のスイッチまたはトランジスタのいずれかまたはすべてを、ここで例示した複合トランジスタ４８０Ｂを利用して実装することができる。換言すれば、図１に示したＩＩＩ−Ｖ族ハイサイドパワースイッチ１８０、および／または、図２Ａおよび図２Ｂに示したＩＩＩ−Ｖ族トランジスタ２２４，２２５，２２６，２２８のいずれかまたはすべて、および／または、図３に示したＩＩＩ−Ｖ族トランジスタ３３２，３３４，３３６，３３８，３４２，３４４のいずれかまたはすべてを、複合トランジスタ４８０Ｂと同様の複合トランジスタを利用して実装することができる。ただし、ここで述べておくと、ＩＩＩ−Ｖ族トランジスタ３３２，３３４，３３６，３３８によってもたらされるプレドライバの機能、およびＩＩＩ−Ｖ族トランジスタ３４２および３４４によってもたらされるドライバの機能は、一般に低電圧（ＬＶ）動作として実行される。その結果、複合トランジスタとして実装した場合、ＩＩＩ−Ｖ族トランジスタ３３２，３３４，３３６，３３８，３４２，３４４は、以下で複合トランジスタ４８０Ｂを参照しながら説明するデバイスよりも低い電圧を定格とするＩＶ族およびＩＩＩ−Ｖ族のデバイスを含むことができる。
【００３５】
エンハンスメント型低電圧ＩＶ族トランジスタ４７０を、たとえばエンハンスメント型シリコントランジスタとして実装することができる。１つの実施形態によれば、エンハンスメント型低電圧ＩＶ族トランジスタ４７０を、シリコンＭＩＳＦＥＴまたはＭＯＳＦＥＴとすることができる。ただし他の実施形態によれば、エンハンスメント型低電圧ＩＶ族トランジスタ４７０に何らかの適切なＩＶ族材料を含めることができ、たとえばシリコンカーバイド（ＳｉＣ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、または歪みＩＶ族元素または化合物などを含めることができる。いくつかの実施形態によれば、図４Ｂに示されているように低電圧ＩＶ族トランジスタ４７０が、エンハンスメント型低電圧ＩＶ族トランジスタ４７０のソース４７４とドレイン４７２との間に接続されたボディダイオード４７８を含めることができる。
【００３６】
さらにＩＩＩ−Ｖ族トランジスタ４６０を、たとえばデプレッション型のＩＧＦＥＴ、ＪＦＥＴ、ＡｃｃｕＦＥＴ、またはＨＥＦＴとして実装することができる。ＨＥＦＴとして実装した場合、ＩＩＩ−Ｖ族トランジスタ４６０を、２ＤＥＧを生成するように構成されたＨＥＭＴとすることができる。
【００３７】
デプレッション型ＩＩＩ−Ｖ族トランジスタ４６０と、エンハンスメント型低電圧ＩＶ族トランジスタ４７０とを組み合わせることによって、複合トランジスタ４８０Ｂが形成される。この複合トランジスタ４８０Ｂは、図４Ｂに示されている実施形態によれば、実際にはエンハンスメント型の複合トランジスタとして動作する複合三端子デバイスとして構成することができ、このトランジスタには、デプレッション型ＩＩＩ−Ｖ族トランジスタ４６０によって形成される複合ドレイン４８２と、エンハンスメント型低電圧ＩＶ族トランジスタ４７０によって形成される複合ソース４８４および複合ゲート４８６が設けられている。
【００３８】
いくつかの実施形態によれば、複合トランジスタ４８０Ｂを、デプレッション型ＩＩＩ−Ｖ族トランジスタ４６０とエンハンスメント型低電圧ＩＶ族トランジスタが１つの共通のダイの上に製造された、モノリシック集積複合トランジスタとすることができる。しかしながらいくつかの実施形態によれば、低電圧ＩＶ族トランジスタ４７０を、デプレッション型ＩＩＩ−Ｖ族トランジスタが形成されているＩＩＩ−Ｖ族のダイにマウントされた別個のシリコンダイ上に製造することができ、これについては以下の文献に記載されている：
・アメリカ合衆国特許第8,847,408、発明の名称："III-Nitride Transistor Stacked with FET in a Package"（ＦＥＴとともに１つのパッケージ内に積層されたＩＩＩ族窒化物トランジスタ）、出願日：２０１１年３月２２日、発行日：２０１４年９月３０日。
ここで上記特許を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【００３９】
次に図５を参照すると、この図には、１つの例示的な実施形態によるモノリシック集積ハイサイドブロック５１０を含む電圧変換器５００が示されている。モノリシック集積ハイサイドブロック５１０に加え、電圧変換器５００にはロ―サイドパワースイッチ５９０も含まれており、このスイッチは、スイッチノード５６８のところでモノリシック集積ハイサイドブロック５１０に接続されたドレイン５９２と、アースに接続されたソース５９４が設けられている。さらに電圧変換器５００には、ローサイドパワースイッチ５９０のゲート５９６に接続されたローサイドドライバ５９８が接続されている。さらに図５には、ローサイドドライバトランジスタ５４６および５４８、オプションとして設けられるローサイド共通のダイ５０４、ならびにオプションとして設けられるパワー段共通のダイ５０６も示されている。
【００４０】
モノリシック集積ハイサイドブロック５１０は一般的には、図１に示したモノリシック集積ハイサイドブロック１１０に対応し、図１、図２Ａ、図２Ｂ、図３、図４Ａ、図４Ｂを参照しながら説明した集積ハイサイドブロック１１０の特徴に属するいずれの特性も共有することができる。図５に示されている実施形態によれば、ハーフブリッジの構成を利用して電圧変換器５００を実装することができ、この構成によれば、モノリシック集積ハイサイドブロック５１０が、ＶＤＤとスイッチノード５６８との間に接続され、ローサイドパワースイッチ５９０が、スイッチノード５６８とアースとの間に接続されている。ただしここで述べておくと、図５に示したハーフブリッジ構成に加え、別の実施形態によれば、電圧変換器５００が別の構成をとることもでき、たとえばフルブリッジ回路または三相ブリッジ回路の構成を用いて実装することもできる。
【００４１】
図５に示した実施形態によれば、ローサイドドライバ５９８には、ハーフブリッジとして構成されたトランジスタ５４６と５４８が含まれている。このような実施形態によれば、ローサイドパワースイッチ５９０およびトランジスタ５４６、５４８のいずれかまたはすべてを、一般に図４Ａに示したＩＩＩ−Ｖ族トランジスタ４８０Ａに対応させることができ、ＩＩＩ−Ｖ族トランジスタ４８０Ａに属する既述の特徴のいずれも共有することができる。
【００４２】
ただし、いくつかの実施形態において有利であるのは、または望ましいのは、ローサイドスイッチ５９０およびトランジスタ５４６、５４８のうちの１つまたは複数を、少なくとも１つのＩＩＩ−Ｖ族デバイスと少なくとも１つのＩＶ族デバイスとを含む、複合トランジスタとして実装することである。これらの実施形態によれば、ローサイドパワースイッチ５９０およびトランジスタ５４６、５４８のいずれかまたはすべてを、一般に図４Ｂに示した複合トランジスタ４８０Ｂに対応させることができ、複合トランジスタ４８０Ｂに属する既述の特徴のいずれも共有することができる。
【００４３】
いくつかの実施形態によれば、１つの共通のダイにトランジスタをモノリシックに集積させることに付随して得られる利点を、ローサイドパワースイッチ５９０および／またはローサイドドライバ５９８にもあてはめることができる。たとえば１つの実施形態によれば、ローサイドパワースイッチ５９０とローサイドドライバ５９８を、ローサイド共通のダイ５０４にいっしょにモノリシックに集積させることができる。しかも、いっそう大きいスケールのモノリシック集積が有利となるまたは望まれる実施形態において、ローサイドパワースイッチ５９０とローサイドドライバ５９８の一方または両方を、パワー段共通のダイ５０６にモノリシック集積されたハイサイドブロック５１０とともに、モノリシック集積することができる。
【００４４】
以上のとおり、本願は、ハイサイドドライバおよびレベルシフタ回路を提供するための、シリコンベースのトランジスタを用いた従来の解決手段に付随して生じていた欠点が克服されるように構成された、モノリシック集積ハイサイドブロックの実現を目的としている。本発明のコンセプトに従ったモノリシック集積ハイサイドブロックによれば、様々な実施形態において、ハイサイドＩＩＩ−Ｖ族パワースイッチと、ハイサイドドライバと、ハイサイドＩＩＩ−Ｖ族パワースイッチのためのレベルシフタを、１つの共通のダイに集積することができる。しかもハイサイドドライバとレベルシフタのいずれか一方または両方で使用されるスイッチングデバイスを、ＩＩＩ−Ｖ族デプレッション型（すなわちノーマリオン）として、またはＩＩＩ−Ｖ族エンハンスメント型（すなわちノーマリオフ）として、あるいは複合デバイスとして、実装することができる。ここで開示するように、モノリシックに集積されたハイサイドブロックによって、ハイサイドパワースイッチング回路のサイズおよびコストを有利に低減できる一方、デバイスのレイアウトおよび相互接続に伴う寄生インダクタンスおよび寄生キャパシタンスが低減されることによって、パフォーマンスが改善される。
【００４５】
これまで述べてきたことから明らかなように、本願において説明したコンセプトを実現するために、それらのコンセプトの範囲を逸脱することなく、様々な技術を利用することができる。なお、それらのコンセプトについて、いくつかの特定の実施形態を挙げて説明してきたけれども、それらのコンセプトの範囲を逸脱することなく形状や細部に変更を加えることができるのは、当業者に自明である。したがって既述の実施形態は、あらゆる点で例示とみなすべきものであって、限定と捉えてはならない。さらに自明の通り、本願はこれまで説明してきた固有の実施形態に限定されるものではなく、本願の開示範囲を逸脱することなく、数多くの再構成、変形、置き換えを行うことができる。
【図１】
2015115953.tif 000003
【図２Ａ】
2015115953.tif 000004
【図２Ｂ】
2015115953.tif 000005
【図３】
2015115953.tif 000006
【図４Ａ】
2015115953.tif 000007
【図４Ｂ】
2015115953.tif 000008
【図５】
2015115953.tif 000009
【外国語明細書】
2015115953.tif 000010
2015115953.tif 000011
2015115953.tif 000012
2015115953.tif 000013
2015115953.tif 000014
2015115953.tif 000015
2015115953.tif 000016
2015115953.tif 000017
2015115953.tif 000018
2015115953.tif 000019
2015115953.tif 000020
2015115953.tif 000021
2015115953.tif 000022
2015115953.tif 000023
2015115953.tif 000024
2015115953.tif 000025
2015115953.tif 000026
2015115953.tif 000027
2015115953.tif 000028
2015115953.tif 000029
2015115953.tif 000030
2015115953.tif 000031
2015115953.tif 000032
2015115953.tif 000033
2015115953.tif 000034
2015115953.tif 000035
2015115953.tif 000036
2015115953.tif 000037
2015115953.tif 000038
2015115953.tif 000039
2015115953.tif 000040
2015115953.tif 000041
2015115953.tif 000042
2015115953.tif 000043
2015115953.tif 000044