(57)【要約】【課題】半導体素子を安定的に稼働させることが可能な配線基板を提供することを課題とする。【解決手段】下層導体６と、下層導体６上に形成された絶縁層３と、絶縁層３上に形成された四角形状の半導体素子搭載部１ａと、半導体素子搭載部１ａに格子状に配列された複数の半導体素子接続パッド１１と、半導体素子接続パッド１１下の絶縁層３に下層導体６を底面として形成されたビアホール８と、ビアホール８内に下層導体６と接続するように充填されており、かつ半導体素子接続パッド１１と一体的に形成されたビア導体１０とを具備して成る配線基板であって、少なくとも半導体素子搭載部１ａの外周角部に形成された半導体素子接続パッド１１は、一つの半導体素子接続パッド１１に対して複数のビア導体１０が付設されている。【選択図】図１
2015179802.tif 000002
【特許請求の範囲】
【請求項１】
下層導体と、該下層導体上に形成された絶縁層と、該絶縁層上に形成された四角形状の半導体素子搭載部と、該半導体素子搭載部に格子状に配列された複数の半導体素子接続パッドと、前記半導体素子接続パッド下の前記絶縁層に前記下層導体を底面として形成されたビアホールと、該ビアホール内に前記下層導体と接続するように充填されており、かつ前記半導体素子接続パッドと一体的に形成されたビア導体とを具備して成る配線基板であって、少なくとも前記半導体素子搭載部の外周角部に形成された半導体素子接続パッドは、一つの該半導体素子接続パッドに対して複数の前記ビア導体が付設されていることを特徴とする配線基板。
【請求項２】
前記一つの半導体素子接続パッドに付設された前記複数のビア導体は、前記半導体素子搭載部の中心に向かう方向に沿って並ぶように配置されていることを特徴とする請求項１記載の配線基板。
【請求項３】
前記半導体素子搭載部の中央部に位置する少なくとも一部の前記半導体素子接続パッドには、一つの前記半導体素子接続パッドに対して一つの前記ビア導体が付設されているとともに、前記絶縁層の表面に、前記半導体素子接続パッドを露出する開口部を有するソルダーレジスト層が被着されており、複数の前記ビア導体が付設された前記半導体素子接続パッドを露出する開口部の径が、一つの前記ビア導体が付設された前記半導体素子接続パッドを露出する開口部の径よりも大きいことを特徴とする請求項１または請求項２記載の配線基板。
【請求項４】
前記半導体素子接続パッド上に、円柱状の銅ポストが形成されていることを特徴とする請求項１または請求項２に記載の配線基板。
【請求項５】
前記半導体素子搭載部の中央部に位置する少なくとも一部の前記半導体素子接続パッドには、一つの前記半導体素子接続パッドに対して一つの前記ビア導体が付設されているとともに、前記半導体素子接続パッド上に、円柱状の銅ポストが形成されており、複数の前記ビア導体が付設された前記半導体素子接続パッド上に形成された銅ポストの径が、一つの前記ビア導体が付設された前記半導体素子接続パッド上に形成された銅ポストの径よりも大きいことを特徴とする請求項１または請求項２記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子等を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
近年、携帯電話やゲーム機などに代表される電子機器の高機能化が進む中で、それらに使用される配線基板には、演算処理用等の高機能な大型の半導体素子が搭載されるものがある。
【０００３】
図５に、このような大型の半導体素子が搭載される従来の配線基板Ｂを示す。図５（ａ）は、配線基板Ｂの上面図であり、図５（ｂ）は、図５（ａ）のＹ−Ｙ間を通る断面図である。
配線基板Ｂは、絶縁基板２１と、配線導体２２と、絶縁層２３と、ソルダーレジスト層２４とを備えている。配線基板Ｂの上面中央部には、大型の半導体素子Ｓを搭載するための半導体素子搭載部２１ａが形成されている。
【０００４】
絶縁基板２１は、例えばガラス−エポキシ樹脂から成る。絶縁基板２１には、その上面から下面にかけて貫通する複数のスルーホール２５が形成されている。絶縁基板２１の上下面およびスルーホール２５内には、配線導体２２の一部が被着されている。絶縁基板２１上面の配線導体２２は、配線基板Ｂ上面側における下層導体２６を形成している。また、絶縁基板２１下面の配線導体２２は、外部の電気回路基板に接続される外部接続パッド２７を形成している。
【０００５】
絶縁層２３は、絶縁基板２１の上面に積層されている。絶縁層２３には複数のビアホール２８が形成されている。絶縁層２３の上面およびビアホール２８内には配線導体２２の一部が被着されている。絶縁層２３の上面に被着された配線導体２２は、配線基板Ｂ上面側における上層導体２９を形成している。そして、ビアホール２８内に被着された配線導体２２は、上層導体２９と下層導体２６とを接続するビア導体３０を形成している。
【０００６】
半導体素子搭載部２１ａには、半導体素子Ｓの電極Ｔと接続される半導体素子接続パッド３１が格子状に形成されている。各半導体素子接続パッド３１は、その直下に形成された一つのビア導体３０により下層導体２６に接続されている。
【０００７】
ソルダーレジスト層２４は、絶縁層２３の上面および絶縁基板２１の下面に被着されている。上面のソルダーレジスト層２４は、半導体素子接続パッド３１を露出する第１開口部２４ａを有している。そして、下面のソルダーレジスト層２４は、外部接続パッド２７を露出する第２開口部２４ｂを有している。
【０００８】
そして、半導体素子Ｓの電極Ｔを、それぞれ対応する半導体素子接続パッド３１に半田を介して接続するとともに、外部接続パッド２７を外部の電気回路基板の配線導体に半田を介して接続することにより、半導体素子Ｓが外部の電気回路基板に電気的に接続されて稼働する。
【０００９】
ところが、上述のように電子機器の高機能化に伴い半導体素子Ｓが大型化してくると、半導体素子Ｓを配線基板Ｂに半田で接続するときや、半導体素子Ｓが稼働するときの熱履歴により、半導体素子Ｓと配線基板Ｂとの間に大きな熱伸縮差が生じるようになる。その結果、半導体素子Ｓの電極Ｔとこれに接続された半導体素子接続パッド３１との間に大きな熱応力が発生し、その熱応力がビア導体３０と下層導体２６との接続部に集中して作用する。特に、半導体素子搭載部２１ａの中心部から離れた位置にある半導体素子搭載部２１ａの外周角部において、半導体素子Ｓと配線基板Ｂとの間に最も大きな熱伸縮差が生じる。このため、半導体素子搭載部２１ａの外周角部におけるビア導体３０と下層導体２６との接合面にクラックが発生しやすくなり、半導体素子Ｓを安定的に稼働させることができない場合がある。なお、半導体素子搭載部２１ａの中心部とは、半導体素子搭載部２１ａの一対の対角線が交わる交点を指す。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−７１２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、ビア導体と下層導体との接合強度を向上させることで、半導体素子と配線基板との熱伸縮差により生じる応力でビア導体と下層導体との間にクラックが発生することを抑制する。これにより、半導体素子を安定的に稼働させることが可能な配線基板を提供することを課題とする。
【課題を解決するための手段】
【００１２】
本発明の配線基板は、下層導体と、下層導体上に形成された絶縁層と、絶縁層上に形成された四角形状の半導体素子搭載部と、半導体素子搭載部に格子状に配列された複数の半導体素子接続パッドと、半導体素子接続パッド下の絶縁層に下層導体を底面として形成されたビアホールと、ビアホール内に下層導体と接続するように充填されており、かつ半導体素子接続パッドと一体的に形成されたビア導体とを具備して成る配線基板であって、少なくとも半導体素子搭載部の外周角部に形成された半導体素子接続パッドは、一つの半導体素子接続パッドに対して複数のビア導体が付設されていることを特徴とするものである。
【発明の効果】
【００１３】
本発明の配線基板によれば、少なくとも半導体素子搭載部の外周角部に形成された半導体素子接続パッドは、一つの半導体素子接続パッドに対して複数のビア導体が付設されている。したがって、一つの半導体素子接続パッドに対して複数のビア導体が下層導体に接続されるため、一つの半導体素子接続パッドに付設されたビア導体と下層導体との接続面が大きくなりビア導体と下層導体との接合強度を向上させることができる。これにより、半導体素子搭載部の中心部から離れた位置にある半導体素子搭載部の外周角部において、半導体素子と配線基板との熱伸縮の差に起因して発生する応力により半導体素子搭載部の外周角部におけるビア導体と下層導体との接合面にクラックが発生することを抑制して、半導体素子を安定的に稼働させることが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）および（ｂ）は、本発明の配線基板の実施の形態の一例を示す概略上面図および断面図である。
【図２】図２は、本発明の配線基板の別の実施の形態の一例を示す概略上面図である。
【図３】図３は、本発明の配線基板のさらに別の実施の形態の一例を示す概略上面図である。
【図４】図４（ａ）および（ｂ）は、本発明の配線基板の異なる実施形態の一例を示す概略上面図および断面図である。
【図５】図５は、本発明の配線基板のさらに異なる実施形態の一例を示す概略断面図である。
【図６】図６（ａ）および（ｂ）は、従来の配線基板の実施の形態の一例を示す概略上面図および断面図である。
【発明を実施するための形態】
【００１５】
次に、本発明の配線基板の実施形態の一例を、図１を基に説明する。図１（ａ）は、配線基板Ａの上面図であり、図１（ｂ）は、図１（ａ）のＸ−Ｘ間を通る断面図である。
配線基板Ａは、絶縁基板１と、配線導体２と、絶縁層３と、ソルダーレジスト層４とを備えている。配線基板Ａの上面中央部には、例えば、演算処理用等の大型の半導体素子Ｓを搭載するための半導体素子搭載部１ａが形成されている。
【００１６】
絶縁基板１は、例えばガラス−エポキシ樹脂から成る。絶縁基板１には、その上面から下面にかけて貫通する複数のスルーホール５が形成されている。絶縁基板１の上下面およびスルーホール５内には、配線導体２の一部が被着されている。絶縁基板１上面の配線導体２は、配線基板Ａ上面側における下層導体６を形成している。また、絶縁基板１下面の配線導体２は、外部の電気回路基板に接続される外部接続パッド７を形成している。そして、スルーホール５内に被着された配線導体２により、下層導体６と外部接続パッド７とが電気的に接続されている。
【００１７】
絶縁基板１は、例えば次のように形成される。まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料を、圧力下で熱硬化して絶縁板を形成する。次に、ドリル加工やブラスト加工、あるいはレーザー加工によりスルーホール５を形成することで絶縁基板１が形成される。
【００１８】
絶縁層３は、絶縁基板１の上面に積層されている。絶縁層３は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る電気絶縁シートを、真空状態で絶縁基板１上にラミネートした後で熱硬化することで形成される。絶縁層３には、後述する半導体素子接続パッド１１の直下にビアホール８が形成されている。そして、少なくとも半導体素子搭載部１ａの外周角部の半導体素子接続パッド１１下の絶縁層３には、一つの半導体素子接続パッド１１に対して二つのビアホール８が形成されている。ビアホール８は、例えばレーザー加工で形成される。なお、レーザー加工後は、デスミア処理を行うことが好ましい。なお、ビアホール８は、下層導体６を底面として形成されている。
【００１９】
絶縁層３の上面およびビアホール８内には配線導体２の一部が被着されている。絶縁層３の上面に被着された配線導体２は、配線基板Ａ上面側における上層導体９を形成している。また、ビアホール８内に被着された配線導体２は、上層導体９と一体的に形成されたビア導体１０を形成している。ビア導体１０は、ビアホール８内を充填しており、上層導体９と下層導体６とを接続している。これらの上層導体９およびビア導体１０は、銅めっき等の良導電性材料から成り、例えば周知のセミアディティブ法により形成される。
【００２０】
上層導体９の一部は、半導体素子搭載部１ａにおいて、半導体素子Ｓの電極Ｔと接続される半導体素子接続パッド１１を形成している。半導体素子接続パッド１１は、半導体素子搭載部１ａにおいて格子状に形成されている。半導体素子接続パッド１１は、その直下に形成されたビア導体１０により下層導体６に接続されている。このとき、半導体素子搭載部１ａの外周角部においては、一つの半導体素子接続パッド１１に対して二つのビアホール８が形成されている。したがって半導体素子搭載部１ａの外周角部においては、一つの半導体素子接続パッド１１に対してこれと一体的に形成された二つのビア導体１０が下層導体６と接続されている。
なお、複数のビア導体１０が付設される半導体素子接続パッド１１と成る上層導体９の平面形状は、円形のみならず楕円形や長円形あるいは長方形などに形成してもよい。このように形成することで、上層導体９の面積増加を抑えつつ、複数のビア導体１０を上層導体９の下側に形成することが可能になる。
【００２１】
ソルダーレジスト層４は、絶縁層３の上面および絶縁基板１の下面に被着されている。絶縁層３上面のソルダーレジスト層４は、半導体素子接続パッド１１を露出する第１開口部４ａを有している。そして、絶縁基板１下面のソルダーレジスト層４は、外部接続パッド７を露出する第２開口部４ｂを有している。
【００２２】
ソルダーレジスト層４は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを絶縁基板１の上に塗布または貼着して熱硬化させることにより形成される。
【００２３】
そして、半導体素子Ｓの電極Ｔを、それぞれ対応する半導体素子接続パッド１１に半田を介して接続するとともに、外部接続パッド７を外部の電気回路基板の配線導体に半田を介して接続することにより、半導体素子Ｓが外部の電気回路基板に電気的に接続されて稼働する。
【００２４】
ところで、本例の配線基板Ａにおいては、少なくとも半導体素子搭載部１ａの外周角部に位置する半導体素子接続パッド１１は、一つの半導体素子接続パッド１１に対して複数のビア導体１０が付設されている。したがって、これらの半導体素子接続パッド１１においては、一つの半導体素子接続パッド１１対して複数のビア導体１０が下層導体６に接続されるため、ビア導体１０と下層導体６との接続面が大きくなりビア導体１０と下層導体６との接合強度を向上させることができる。これにより、半導体素子搭載部１ａの中心部から離れた位置にある半導体素子搭載部１ａの外周角部において、半導体素子Ｓと配線基板Ａとの熱伸縮の差に起因して発生する応力により、半導体素子搭載部１ａの外周角部におけるビア導体１０と下層導体６との接合面にクラックが発生することを抑制して、半導体素子Ｓを安定的に稼働させることが可能な配線基板Ａを提供することができる。
なお、半導体素子Ｓと配線基板Ａとの熱伸縮の差に起因して発生する応力は、各ビア導体１０と半導体素子搭載部１ａの中心とを結ぶ方向に沿って生じる。このため、半導体素子搭載部１ａの外周角部において一つの半導体素子接続パッド１１に対して形成される複数のビア導体１０は、半導体素子搭載部１ａの中心に向かう方向に沿って並ぶように配置することでより耐応力性が向上する。
【００２５】
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例では、図１に示したように、絶縁層３は、絶縁基板１の上面に単層で積層された構造であるが、同一または異なる電気絶縁材料から成る複数の絶縁層を多層に積層した多層構造であってもよい。また、絶縁基板１の下面に絶縁層を単層もしくは多層に積層した構造であってもよい。
【００２６】
また、例えば、上述の実施形態の一例では、図１に示したように、一つの半導体素子接続パッド１１に対して複数のビア導体１０が付設される半導体素子接続パッド１１は、半導体素子搭載部１ａの各外周角部に形成された一つずつの半導体素子接続パッド１１のみであるが、図２や図３に示すように、半導体素子搭載部１ａの各外周角部に形成された複数の半導体素子接続パッド１１に対して、それぞれの半導体素子接続パッド１１に複数のビア導体１０を付設しても良い。
【００２７】
さらに、図１に示した実施形態例では、半導体素子搭載部１ａにおいて、外周角部に位置する半導体素子接続パッド１１と、それ以外の半導体素子接続パッド１１とを露出する開口部４ａの開口径の大きさが同じ例を示したが、図４に示す配線基板Ａ３のように、二つのビア導体１０が付設された半導体素子接続パッド１１を露出する開口部１４ａの開口径を、一つのビア導体１０が付設された半導体素子接続パッド１１を露出する開口部４ａの開口径より大きくしてもよい。このようにすることによって、半導体素子Ｓと配線基板Ａ３との熱伸縮の差に起因して発生する応力が特に集中する半導体素子搭載部１ａの外周角部において、半導体素子Ｓの電極Ｔと半導体素子接続パッド１１との接続面積を大きくすることで両者の接合強度が向上できる。その結果、半導体素子Ｓと配線基板Ａ３との接続を強固に維持することが可能になる。
なお、図２や図３に示したように、半導体素子搭載部１ａの各外周角部に、一つの半導体素子接続パッドに対して付設される二つのビア導体１０が複数組形成されている場合、これらの二つのビア導体１０と一体的に形成された半導体素子接続パッドを露出する複数の開口部の開口径を大きくしてもよい。
【００２８】
また、上述した実施形態例では、いずれも半導体素子接続パッドがソルダーレジスト層の開口部に露出している例を示したが、図５に示す配線基板Ａ４のように、半導体素子接続パッド１１の表面に、銅ポストＣ１、Ｃ２を形成しておいてもよい。これらの銅ポストは、半導体素子搭載部１ａの外周角部に配設された半導体素子接続パッド１１表面に形成された銅ポストＣ１の径が、それ以外の半導体素子接続パッド１１表面に形成された銅ポストＣ２の径よりも大きく形成されている。各銅ポストＣ１、Ｃ２の径を同一に形成しても構わないが、上述のように形成することで、半導体素子Ｓと配線基板Ａ４との熱伸縮の差に起因して発生する応力が特に集中する半導体素子搭載部１ａの外周角部において、半導体素子Ｓの電極Ｔと銅ポストＣ１との接続面積を大きくすることで両者の接合強度が向上できる。その結果、半導体素子搭載部１ａの外周角部においても、半導体素子Ｓと配線基板Ａ４との接続を強固に維持することが可能になる。
このような各銅ポストＣ１、Ｃ２は、例えば次のように形成すればよい。まず、絶縁層３表面に各半導体素子接続パッドを露出する開口部を有するソルダーレジスト層４を上述した方法で被着させる。次に、ソルダーレジスト層４表面および開口部の内面に無電解めっきを被着させてから電解銅めっき層を析出させる。そして、各半導体素子接続パッドに対応する電解銅めっき層上にエッチングレジストを被着した後、エッチングレジストから露出する電解銅めっき層とその下側の無電解めっきとをエッチング除去することで銅ポストＣ１、Ｃ２が形成される。
【符号の説明】
【００２９】
１ａ          半導体素子搭載部
３            絶縁層
６            下層導体
８            ビアホール
１０          ビア導体
１１          半導体素子接続パッド
Ａ            配線基板
【図１】
2015179802.tif 000003
【図２】
2015179802.tif 000004
【図３】
2015179802.tif 000005
【図４】
2015179802.tif 000006
【図５】
2015179802.tif 000007
【図６】
2015179802.tif 000008