(57)【要約】【課題】黒色レジスト層を形成する際に位置合わせの精度を向上することができる。【解決手段】マイクロレンズにより集光された光は、配線の間に設けられた開口部を介して、図示せぬ受光部に受光される。そして、マイクロレンズ同士のギャップ間においては、黒色レジスト層により、隣のマイクロレンズからの光が遮断される。これにより、光学特性の劣化を防止したり、集光特性を改善することができる。本開示は、例えば、撮像装置に用いられる固体撮像素子に適用することができる。【選択図】図４
2015115386.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された光電変換素子からなる受光部に対応して形成されるレンズと、
前記レンズ上に成膜されるドライエッチング加工選択比を持つ酸化膜と、
前記酸化膜上に全面塗布された後、ドライエッチング加工により形成される黒色レジスト層と
を有する固体撮像素子。
【請求項２】
前記黒色レジスト層は、前記レンズが露出するようにドライエッチング加工により形成される
請求項１に記載の固体撮像素子。
【請求項３】
前記黒色レジスト層は、前記レンズ同士のギャップ間を埋めるように形成されている
請求項２に記載の固体撮像素子。
【請求項４】
前記レンズは、マイクロレンズである
請求項１に記載の固体撮像素子。
【請求項５】
前記レンズは、インナーレンズである
請求項１に記載の固体撮像素子。
【請求項６】
裏面照射型である
請求項１に記載の固体撮像素子。
【請求項７】
表面照射型である
請求項１に記載の固体撮像素子。
【請求項８】
半導体基板に形成された光電変換素子からなる受光部に対応して形成されるレンズと、
前記レンズ上に成膜されるドライエッチング加工選択比を持つ酸化膜と、
前記酸化膜上に全面塗布された後、ドライエッチング加工により形成される黒色レジスト層と
を有する固体撮像素子と、
入射光を前記固体撮像素子に入射する光学系と、
前記固体撮像素子から出力される出力信号を処理する信号処理回路と
を備える電子機器。
【請求項９】
製造装置が、
半導体基板に形成された光電変換素子からなる受光部に対応してレンズを形成し、
形成されたレンズ上にドライエッチング加工選択比を持つ酸化膜を成膜し、
成膜された酸化膜上に黒色レジスト層を全面塗布した後、ドライエッチング加工により形成する
固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像素子、電子機器、および固体撮像素子の製造方法に関し、特に、黒色レジスト層を形成する際に位置合わせの精度を向上することができるようにした固体撮像素子、電子機器、および固体撮像素子の製造方法に関する。
【背景技術】
【０００２】
レンズキャップ部から入射した反射光を防止するための方法として、いくつかの技術が提案されている。例えば、特許文献１には、光減衰層のパターン形成を行う技術が記載されている。
【０００３】
特許文献２には、カラーフィルタ上に黒色レジストを全面塗布してエッチングすることでフィルタ間に光減衰層を残すという技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０１６６３５号公報
【特許文献２】特開２００９−２００４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、光減衰層のパターン形成を行う技術においては、リソグラフィの露光現像処理を行うため、レジストが剥がれてしまったり、あるいは、位置がずれることで位置合わせの精度が落ちてしまったりしていた。
【０００６】
また、カラーフィルタ上に黒色レジストを全面塗布してエッチングする技術においては、レンズ上でエッチングする場合、レンズ形状が損なわれてしまう恐れがあった。
【０００７】
本開示は、このような状況に鑑みてなされたものであり、黒色レジスト層を形成する際に位置合わせの精度を向上することができるものである。
【課題を解決するための手段】
【０００８】
本技術の一側面の固体撮像素子は、半導体基板に形成された光電変換素子からなる受光部に対応して形成されるレンズと、前記レンズ上に成膜されるドライエッチング加工選択比を持つ酸化膜と、前記酸化膜上に全面塗布された後、ドライエッチング加工により形成される黒色レジスト層とを有する。
【０００９】
前記黒色レジスト層は、前記レンズが露出するようにドライエッチング加工により形成される。
【００１０】
前記黒色レジスト層は、前記レンズ同士のギャップ間を埋めるように形成されている。
【００１１】
前記レンズは、マイクロレンズである。
【００１２】
前記レンズは、インナーレンズである。
【００１３】
裏面照射型である。
【００１４】
表面照射型である。
【００１５】
本技術の一側面の電子機器は、半導体基板に形成された光電変換素子からなる受光部に対応して形成されるレンズと、前記レンズ上に成膜されるドライエッチング加工選択比を持つ酸化膜と、前記酸化膜上に全面塗布された後、ドライエッチング加工により形成される黒色レジスト層とを有する固体撮像素子と、入射光を前記固体撮像素子に入射する光学系と、前記固体撮像素子から出力される出力信号を処理する信号処理回路とを備える。
【００１６】
本技術の一側面の固体撮像素子の製造方法は、製造装置が、半導体基板に形成された光電変換素子からなる受光部に対応してレンズを形成し、形成されたレンズ上にドライエッチング加工選択比を持つ酸化膜を成膜し、成膜された酸化膜上に黒色レジスト層を全面塗布した後、ドライエッチング加工により形成する。
【００１７】
本技術の一側面においては、半導体基板に形成された光電変換素子からなる受光部に対応してレンズが形成され、形成されたレンズ上にドライエッチング加工選択比を持つ酸化膜が成膜される。そして、成膜された酸化膜上に黒色レジスト層が全面塗布された後、ドライエッチング加工により形成される。
【発明の効果】
【００１８】
本技術によれば、黒色レジスト層を形成することができる。また、本技術によれば、黒色レジスト層を形成する際に位置合わせの精度を向上することができる。
【００１９】
なお、本明細書に記載された効果は、あくまで例示であり、本技術の効果は、本明細書に記載された効果に限定されるものではなく、付加的な効果があってもよい。
【図面の簡単な説明】
【００２０】
【図１】本技術を適用した固体撮像素子の概略構成例を示すブロック図である。
【図２】黒色レジスト層の形成処理を説明するフローチャートである。
【図３】黒色レジスト層の形成工程を示す図である。
【図４】黒色レジスト層の形成工程を示す図である。
【図５】効果の例を示す図である。
【図６】本技術を適用した電子機器の構成例を示すブロック図である。
【発明を実施するための形態】
【００２１】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
０．固体撮像素子の概略構成例
１．第１の実施の形態（固体撮像素子の例）
２．第２の実施の形態（電子機器の例）
【００２２】
＜０．固体撮像素子の概略構成例＞
＜固体撮像素子の概略構成例＞
図１は、本技術の各実施の形態に適用されるCMOS（Complementary Metal Oxide Semiconductor）固体撮像素子の一例の概略構成例を示している。
【００２３】
図１に示されるように、固体撮像素子（素子チップ）１は、半導体基板１１（例えばシリコン基板）に複数の光電変換素子を含む画素２が規則的に２次元的に配列された画素領域（いわゆる撮像領域）３と、周辺回路部とを有して構成される。
【００２４】
画素２は、光電変換素子（例えばフォトダイオード）と、複数の画素トランジスタ（いわゆるMOSトランジスタ）を有してなる。複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、および増幅トランジスタの３つのトランジスタで構成することができ、さらに選択トランジスタを追加して４つのトランジスタで構成することもできる。各画素２（単位画素）の等価回路は一般的なものと同様であるので、ここでは詳細な説明は省略する。
【００２５】
また、画素２は、画素共有構造とすることもできる。画素共有構造は、複数のフォトダイオード、複数の転送トランジスタ、共有される１つのフローティングディフュージョン、および、共有される１つずつの他の画素トランジスタから構成される。
【００２６】
周辺回路部は、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、および制御回路８から構成される。
【００２７】
制御回路８は、入力クロックや、動作モード等を指令するデータを受け取り、また、固体撮像装置１の内部情報等のデータを出力する。具体的には、制御回路８は、垂直同期信号、水平同期信号、およびマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、これらの信号を垂直駆動回路４、カラム信号処理回路５、および水平駆動回路６に入力する。
【００２８】
垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線を選択し、選択された画素駆動配線に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。具体的には、垂直駆動回路４は、画素領域３の各画素２を行単位で順次垂直方向に選択走査し、垂直信号線９を通して各画素２の光電変換素子において受光量に応じて生成した信号電荷に基づいた画素信号をカラム信号処理回路５に供給する。
【００２９】
カラム信号処理回路５は、画素２の例えば列毎に配置されており、１行分の画素２から出力される信号を画素列毎にノイズ除去等の信号処理を行う。具体的には、カラム信号処理回路５は、画素２固有の固定パターンノイズを除去するためのCDS（Correlated Double Sampling）や、信号増幅、A/D（Analog/Digital）変換等の信号処理を行う。カラム信号処理回路５の出力段には、水平選択スイッチ（図示せず）が水平信号線１０との間に接続されて設けられる。
【００３０】
水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１０に出力させる。
【００３１】
出力回路７は、カラム信号処理回路５の各々から水平信号線１０を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バッファリングだけを行う場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を行う場合もある。
【００３２】
入出力端子１２は、外部と信号のやりとりをするために設けられる。
【００３３】
＜１．第１の実施例＞
＜黒色レジスト層の形成処理＞
まず、図２のフローチャート、並びに図３および図４の工程図を参照し、本技術の固体撮像素子の製造処理の１つの処理である黒色レジスト層の形成処理について説明する。
【００３４】
なお、この処理は、固体撮像素子を製造する製造装置により行われる処理である。また、図３および図４の工程図においては、図中左側に固体撮像素子の平面図が示されており、図中右側に、平面図における破線（図３Ａ）で切断した場合の断面図が示されている。
【００３５】
まず、ステップＳ５１において、製造装置は、例えば、図３Ａに示されるように、半導体基板５１上に複数の光電変換素子（図示せぬ）を形成し、光電変換素子である受光部にそれぞれ対応するマイクロレンズ５２を形成する。
【００３６】
ステップＳ５２において、製造装置は、図３Ｂに示されるように、ステップＳ５１により形成されたマイクロレンズ５２に対して、ドライエッチング加工選択比（高選択比）を持つ酸化膜５３を成膜する。
【００３７】
ステップＳ５３において、製造装置は、ステップＳ５２による酸化膜５３の成膜後、図３Ｃに示されるように、半導体基板５１上に黒色レジスト５４を全面塗布する。
【００３８】
ステップＳ５４において、製造装置は、ステップＳ５３による黒色レジスト５４の塗布後、図４Ａに示されるように、酸化膜５３をストッパとして、マイクロレンズ５２が露出するように、黒色レジスト層５５をドライエッチング加工する。
【００３９】
以上の工程により、マイクロレンズ５２同士のギャップ間を埋めるように、黒色レジスト層５５が形成された固体撮像素子６１が製造される。
【００４０】
この工程においては、マスクを使用したリソグラフィによるパターニングを必要としない。したがって、マスクを使用したリソグラフィによるパターニングを行う場合に発生する恐れのあった黒色レジスト露光現象によるパターン剥がれが発生しない。
【００４１】
また、マスクを使用したリソグラフィによるパターニングを行うために発生していたマイクロレンズ５２と黒色レジスト層５５との重ね合わせずれがない。
【００４２】
すなわち、本技術の場合、上述したように、黒色レジスト層５５は、マイクロレンズ５２のレンズ形状に対してセルフアラインで形成される。したがって、合わせ精度を向上させることができる。
【００４３】
これにより、図４Ｂに示されるように、マイクロレンズ５２により集光された光は、配線７２の間に設けられた開口部７１を介して、図示せぬ受光部に受光される。そして、マイクロレンズ５２同士のギャップ間においては、黒色レジスト層５５により、隣のマイクロレンズ５２からの光が遮断されるので、光学特性の劣化を防止したり、集光特性を改善したりすることができる。
【００４４】
＜効果の他の例＞
次に、図５を参照して、本技術の他の効果について説明する。図５Ａは、マスクを使用したリソグラフィによるパターニングを行う場合の固体撮像素子１１１の断面図であり、図５Ｂは、本技術による固体撮像素子６１の断面図である。
【００４５】
固体撮像素子１１１においては、半導体基板５１上に光電変換素子を形成し、それの平坦化後、黒色レジストを全面塗布した後に、露光マスクを用いたリソグラフィにより黒色レジスト層１１２が露光現象によりパターニングされている。その現像後に、黒色レジスト層１１２上にマイクロレンズ５２が形成されて、低反射膜１１３が成膜されている。
【００４６】
したがって、図５Ａの矢印に示されるように、本技術の固体撮像素子６１は、固体撮像素子１１１と比して、黒色レジスト層１１２の膜圧分、低背化を実現することができる。これにより、集光に関して自由度を上げることができる。
【００４７】
なお、上記説明においては、マイクロレンズの例を説明してきたが、本技術は、インナーレンズにも適用することができる。ただし、固体撮像素子における上部に位置するマイクロレンズに適用する場合の方が、インナーレンズに適用する場合よりも性能が向上する。
【００４８】
また、本技術は、裏面照射型の固体撮像素子および表面照射型の固体撮像素子に適用することができる。
【００４９】
さらに、本技術は、白黒タイプの固体撮像素子に限らず、カラーフィルタがベイヤ配列状に形成された固体撮像素子や、各カラーフィルタの配列が異なるものについても適用することができる。
【００５０】
以上においては、本技術を、CMOS固体撮像素子に適用した構成について説明してきたが、CCD（Charge Coupled Device）固体撮像素子といった固体撮像素子に適用するようにしてもよい。
【００５１】
なお、本技術は、固体撮像素子への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器のことをいう。なお、電子機器に搭載されるモジュールの形態、すなわちカメラモジュールを撮像装置とする場合もある。
【００５２】
＜２．第２の実施の形態＞
＜電子機器の構成例＞
ここで、図６を参照して、本技術の第２の実施の形態の電子機器の構成例について説明する。
【００５３】
図６に示される電子機器３００は、固体撮像素子（素子チップ）３０１、光学レンズ３０２、シャッタ装置３０３、駆動回路３０４、および信号処理回路３０５を備えている。固体撮像素子３０１としては、上述した本技術の第１の実施の形態の固体撮像素子６１が設けられる。したがって、黒色レジスト層の位置合わせ精度が上がる。これにより、集光特性が向上される。
【００５４】
光学レンズ３０２は、被写体からの像光（入射光）を固体撮像素子３０１の撮像面上に結像させる。これにより、固体撮像素子３０１内に一定期間信号電荷が蓄積される。シャッタ装置３０３は、固体撮像素子３０１に対する光照射期間および遮光期間を制御する。
【００５５】
駆動回路３０４は、固体撮像素子３０１の信号転送動作およびシャッタ装置３０３のシャッタ動作を制御する駆動信号を供給する。駆動回路３０４から供給される駆動信号（タイミング信号）により、固体撮像素子３０１は信号転送を行う。信号処理回路３０５は、固体撮像素子３０１から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
【００５６】
なお、本明細書において、上述した一連の処理を記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００５７】
また、本開示における実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
【００５８】
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
【００５９】
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
【００６０】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。つまり、本技術は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【００６１】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、開示はかかる例に限定されない。本開示の属する技術の分野における通常の知識を有するのであれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例また修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【００６２】
なお、本技術は以下のような構成も取ることができる。
（１）  半導体基板に形成された光電変換素子からなる受光部に対応して形成されるレンズと、
前記レンズ上に成膜されるドライエッチング加工選択比を持つ酸化膜と、
前記酸化膜上に全面塗布された後、ドライエッチング加工により形成される黒色レジスト層と
を有する固体撮像素子。
（２）  前記黒色レジスト層は、前記レンズが露出するようにドライエッチング加工により形成される
前記（１）に記載の固体撮像素子。
（３）  前記黒色レジスト層は、前記レンズ同士のギャップ間を埋めるように形成されている
前記（１）または（２）に記載の固体撮像素子。
（４）  前記レンズは、マイクロレンズである
前記（１）乃至（３）のいずれかに記載の固体撮像素子。
（５）  前記レンズは、インナーレンズである
前記（１）乃至（３）のいずれかに記載の固体撮像素子。
（６）  裏面照射型である
前記（１）乃至（５）のいずれかに記載の固体撮像素子。
（７）  表面照射型である
前記（１）乃至（５）のいずれかに記載の固体撮像素子。
（８）  半導体基板に形成された光電変換素子からなる受光部に対応して形成されるレンズと、
前記レンズ上に成膜されるドライエッチング加工選択比を持つ酸化膜と、
前記酸化膜上に全面塗布された後、ドライエッチング加工により形成される黒色レジスト層と
を有する固体撮像素子と、
入射光を前記固体撮像素子に入射する光学系と、
前記固体撮像素子から出力される出力信号を処理する信号処理回路と
を備える電子機器。
（９）  製造装置が、
半導体基板に形成された光電変換素子からなる受光部に対応してレンズを形成し、
形成されたレンズ上にドライエッチング加工選択比を持つ酸化膜を成膜し、
成膜された酸化膜上に黒色レジスト層を全面塗布した後、ドライエッチング加工により形成する
固体撮像素子の製造方法。
【符号の説明】
【００６３】
１  固体撮像素子，  ５１  半導体基板，  ５２  マイクロレンズ，  ５３  酸化膜，  ５４  黒色レジスト，  ５５  黒色レジスト層，  ６１  固体撮像素子，  ７１  開口部，  ７２  配線，  ３００  電子機器，  ３０１  固体撮像素子，  ３０２  光学レンズ，  ３０３  信号処理回路
【図１】
2015115386.tif 000003
【図２】
2015115386.tif 000004
【図３】
2015115386.tif 000005
【図４】
2015115386.tif 000006
【図５】
2015115386.tif 000007
【図６】
2015115386.tif 000008