(57)【要約】【課題】バースト信号に瞬時に応答するための短いＡＧＣおよびＡＯＣ時定数と、連続信号において良好なＢＥＲ特性を得るための長いＡＧＣおよびＡＯＣ時定数を低コストかつコンパクトな回路構成で両立する。【解決手段】ＡＧＣやＡＯＣ機能の時定数を決定している回路の抵抗素子もしくは容量素子の抵抗値あるいは容量を変更することにより時定数を切り替える。例えば、時定数を決定している回路の抵抗素子もしくは容量素子あるいは双方の素子の少なくとも一部にスイッチを設置し、そのスイッチのオン／オフ制御によって、これらの素子の少なくとも一部の素子を有効化あるいは無効化することにより、抵抗値もしくは容量値を変化させる。【選択図】  図１
2015084474.tif 000002
【特許請求の範囲】
【請求項１】
受信信号を増幅する増幅器と、
受信信号レベルの大小に応じて前記増幅器の増幅利得を所定の第１の時定数で調節する自動利得調節回路と、
前記第１の時定数を予め定めた２以上の値から選択する選択手段と
を備えたトランスインピーダンスアンプ回路。
【請求項２】
受信信号を増幅する増幅器と、
受信信号レベルの大小に応じて前記増幅器の増幅利得を所定の第１の時定数で調節する自動利得調節回路と、
前記増幅器の出力に基づいて差動信号を出力し、差動信号のオフセット量を所定の第２の時定数で調節する自動オフセット調節回路と
前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値から選択する選択手段と
を備えたトランスインピーダンスアンプ回路。
【請求項３】
前記選択手段は、前記所定の第１の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくともいずれかの値を変更することにより、前記所定の第１の時定数を切り替えること
を特徴とする請求項１記載のトランスインピーダンスアンプ回路。
【請求項４】
前記選択手段は、前記所定の第１および第２の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくともいずれかの値を変更することにより、前記所定の第１および第２の時定数の少なくとも一方を切り替えること
を特徴とする請求項２記載のトランスインピーダンスアンプ回路。
【請求項５】
前記選択手段は、スイッチ素子を備え、
前記スイッチ素子は、前記抵抗素子もしくは前記容量素子を構成する少なくとも一部の抵抗素子もしくは容量素子に直列あるいは並列に接続され、前記スイッチ素子をオンまたはオフすることにより、少なくとも前記抵抗素子の抵抗値および前記容量素子の容量値のいずれかの値を変更すること
を特徴とする請求項３または４記載のトランスインピーダンスアンプ回路。
【請求項６】
前記受信信号を検出する受信信号検出手段であって、
受信信号の連続受信時間が所定の時間を超えた場合に、前記選択手段に対して、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより長い時定数に切り替えるように前記スイッチ素子の制御信号を送信する受信信号検出手段を備えること
を特徴とする請求項５記載のトランスインピーダンスアンプ回路。
【請求項７】
前記受信信号検出手段は、前記受信信号の信号断を検出した場合は、前記選択手段に対して、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより短い時定数に切り替えるように前記スイッチ素子の制御信号を送信すること
を特徴とする請求項６記載のトランスインピーダンスアンプ回路。
【請求項８】
前記スイッチ素子はＭＯＳトランジスタであり、前記ＭＯＳトランジスタのゲート端子に印加される制御信号によって前記ＭＯＳトランジスタをオンまたはオフすること
を特徴とする請求項５乃至７のいずれか一つに記載のトランスインピーダンスアンプ回路。
【請求項９】
前記スイッチ素子の制御信号が２ｂｉｔ以上の論理信号であり、前記論理信号の設定値によって前記自動利得調節回路および前記自動オフセット調節回路の少なくともいずれかの時定数が離散的に複数の値となるように前記スイッチ素子を制御すること
を特徴とする請求項５乃至８のいずれかに記載のトランスインピーダンスアンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスインピーダンスアンプ（ＴＩＡ）回路に関連し、自動利得調節機能および自動オフセット調節機能の時定数制御方法および回路構成に関する。
【背景技術】
【０００２】
光受信装置において、フォトダイオード（ＰＤ:Photo Diode）で受光した光信号は、電流信号に変換され、さらにトランスインピーダンス増幅（ＴＩＡ:Trans Impedance Amplifier）回路にて電圧信号に変換される。図９は、一般的なＴＩＡ回路の構成例のブロック図である。ＴＩＡ回路１０は、増幅器２２を含む自動利得調節（ＡＧＣ：Automatic Gain Control）回路２０、増幅器４０、５０から構成される多段増幅回路であり、ＡＧＣ回路の帰還抵抗Ｒｆが制御電圧Ｖａｇｃによって調節されることにより、利得が調節される。光通信においては、通信距離の長短によって受信する光強度が異なるので、弱い（暗い）光信号から強い（明るい）光信号まで低ノイズかつ低歪（ひず）みで増幅することが求められる。このため、通信用ＴＩＡ回路では入力信号強度の大小（＝受信光強度の大小）に応じて増幅利得を調節する機能が具備されることが多い。つまり、受信強度が大きいときは利得を小さく、受信強度が小さい時は利得を大きくする。このような利得調節が自動的に実施されるＡＧＣ回路は、様々なアーキテクチャで実用化されている。
【０００３】
ＡＧＣ回路が最適な利得を判定し制御する機能、すなわちＡＧＣ機能の時定数が速すぎると、入力信号の論理変化に追従してしまうため、所望の出力が得られなくなってしまう場合がある。例えば、入力信号がＨｉｇｈレベルの時に利得を小さく、Ｌｏｗレベルの時に利得を大きくしてしまうと、Ｈｉｇｈレベルの時の出力レベルと、Ｌｏｗレベルの時の出力レベルが略等しくなることで、結果的に出力振幅が小さくなってしまうからである。そこで、ＡＧＣ機能の時定数は入力データのボーレートや符号化方式を考慮して、平均的な入力振幅を把握するための十分な長さの時定数で設計されることが一般的である。図９の構成例ではＲａｇｃとＣａｇｃの大きさによりＡＧＣ機能の時定数が決定される。
【０００４】
しかし、ＰＯＮ（ Passive Optical Network）システムなど、断続的な光信号（バースト信号）を受信する場合、ＡＧＣ機能の時定数が長すぎると最適な利得が設定されるまで正確な受信ができないため、送信フレームに長大な前置（プリアンブル：Preamble）信号が必要となり、通信効率を著しく低下させることになってしまう。このため、バースト通信用途においては、ＡＧＣ機能の時定数を比較的短く設定したり、異なる固定利得をバースト毎に切り替えることなどにより、応答速度とダイナミックレンジの両立を図ることとなる（例えば、非特許文献１参照）。
【０００５】
しかし、入力振幅に完全に比例した滑らかな利得調節と素早い応答の両立は難しく、入力光パワーとビット誤り量の関係である誤り率（ＢＥＲ: Bit Error Rate）特性を劣化させる要因となる。このため、１０Ｇｂｐｓを超えるデータレートのバースト通信では、前方誤り訂正（ＦＥＣ：Forward Error Correction）機能により、一定のビット誤りを救済する仕組みを導入している。
【０００６】
高速通信で用いられるＴＩＡ回路においては、その出力が差動出力であることが望ましい場合が多い。一般的に１個のフォトダイオードの出力は単相であるため、ＴＩＡ回路内部で単相信号を差動信号に変える仕組み（S２D：Single-to-Differential Converter）が必要となる。バースト信号受信では、必ずしもバースト信号間の光強度が等しくないため、差動変換する際に、差動信号の直流オフセットを解消する必要があり、この自動オフセット調節（ＡＯＣ：Automatic Offset Control）機能の時定数も連続光信号用のＴＩＡ回路に比べて短くする必要がある。
【０００７】
しかしながら、従来のＴＩＡ回路におけるＡＧＣ機能やＡＯＣ機能は時定数が固定されており、バースト信号対応の回路を連続光通信に適用すると符号化の方法によっては連続同符号が長くなることがあるので、特にエラーフリー近傍領域の入力光パワーにおけるＢＥＲ特性が劣化してしまう。一方、連続光通信用の長い時定数を具備したＡＧＣ機能やＡＯＣ機能を搭載したＴＩＡ回路では、バースト信号に応答できないという問題があった。ここで、バースト信号対応のＴＩＡ回路を連続信号用に適用することは不可能ではないが、ＦＥＣなどの高価な信号処理を必要とするため、例えば、イーサネット（登録商標）などのように安価にシステムを構築する必要のあるネットワークでは好ましくない。ＩＥＥＥ８０２．３ａｖで標準化されている１０Ｇ−ＥＰＯＮの規格では、バースト応答時間はＴＩＡとその後段のリミッティングアンプとの合計で８００ｎｓ以内とされており、ＴＩＡ回路としては、約４００ｎｓ以内に応答することが望ましいが、一般的な連続信号用ＴＩＡ回路では、数μｓ〜数ｍｓと長くなっている。
【０００８】
この問題の解決策の一つとして、ＴＩＡ回路が集積されたＩＣチップの外部に、外付け部品として容量素子や抵抗素子を接続し、時定数を調節する方法が考えられる（例えば、非特許文献２参照）。しかし、この方法では、容量や抵抗を増減すべき個所が回路内に複数あると、その数だけ外部素子接続のための端子（パッド）が必要となり、さらにＴＩＡチップを実装する光学モジュール内に外部素子を実装するスペースを確保することも必要になる。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】１０Ｇｂｉｔ／ｓバーストモード受信ＩＣ技術、ＮＴＴ技術ジャーナル２０１１年１月号 Ｐ．３１−３５
【非特許文献２】１０Ｇｂｐｓ光通信用トランスインピーダンスアンプ、沖テクニカルレビュー２００１年１月号  Ｐ．１１０−１１３
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明が解決する課題は、バースト信号に瞬時に応答するための短いＡＧＣ、およびＡＯＣ時定数と、連続信号において良好なＢＥＲ特性を得るための長いＡＧＣ、およびＡＯＣ時定数を簡便に、低コストかつコンパクトな回路構成で両立することである。
【課題を解決するための手段】
【００１１】
上述したような課題を解決するために、本発明に係るトランスインピーダンスアンプ回路は、受信信号を増幅する増幅器と、受信信号レベルの大小に応じて前記増幅器の増幅利得を所定の第１の時定数で調節する自動利得調節回路と、前記第１の時定数を予め定めた２以上の値から選択する選択手段とを備える。
【００１２】
また、本発明に係るトランスインピーダンスアンプ回路は、受信信号を増幅する増幅器と、受信信号レベルの大小に応じて前記増幅器の増幅利得を所定の第１の時定数で調節する自動利得調節回路と、前記増幅器の出力に基づいて差動信号を出力し、差動信号のオフセット量を所定の第２の時定数で調節する自動オフセット調節回路と前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値から選択する選択手段とを備える。  
【００１３】
前記選択手段は、前記所定の第１の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくともいずれかの値を変更することにより、前記所定の第１の時定数を切り替えるようにしてもよい。
【００１４】
前記選択手段は、前記所定の第１および第２の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくともいずれかの値を変更することにより、前記所定の第１および第２の時定数の少なくとも一方を切り替えるようにしてもよい。
【００１５】
前記選択手段は、スイッチ素子を備え、前記スイッチ素子は、前記抵抗素子もしくは前記容量素子を構成する少なくとも一部の抵抗素子もしくは容量素子に直列あるいは並列に接続され、前記スイッチ素子をオンまたはオフすることにより、少なくとも前記抵抗素子の抵抗値および前記容量素子の容量値のいずれかの値を変更するようにしてもよい。
【００１６】
前記受信信号を検出する受信信号検出手段であって、受信信号の連続受信時間が所定の時間を超えた場合に、前記選択手段に対して、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより長い時定数に切り替えるように前記スイッチ素子の制御信号を送信する受信信号検出手段を備えるようにしてもよい。
【００１７】
前記受信信号検出手段は、前記受信信号の信号断を検出した場合は、前記選択手段に対して、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより短い時定数に切り替えるように前記スイッチ素子の制御信号を送信するようにしてもよい。
【００１８】
前記スイッチ素子はＭＯＳトランジスタであり、前記ＭＯＳトランジスタのゲート端子に印加される制御信号によって前記ＭＯＳトランジスタをオンまたはオフするようにしてもよい。
【００１９】
前記スイッチ素子の制御信号が２ｂｉｔ以上の論理信号であり、前記論理信号の設定値によって前記自動利得調節回路および前記自動オフセット調節回路の少なくともいずれかの時定数が離散的に複数の値となるように前記スイッチ素子を制御するようにしてもよい。
【発明の効果】
【００２０】
本発明によれば、バースト信号に瞬時に応答するための短い時定数と、連続信号において良好なＢＥＲ特性を得るための長い時定数を、低コストかつコンパクトな回路構成により実現することができる。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の実施の形態に係る１つの外部端子でＡＧＣ回路の時定数を制御するトランスインピーダンスアンプ（ＴＩＡ）回路の構成例を示すブロック図である。
【図２】図２は、本発明の実施の形態に係るＡＧＣ回路の抵抗値と容量値を個別に制御するＴＩＡ回路の１構成例を示すブロック図である。
【図３】図３は、本発明の実施の形態に係るＡＧＣ回路の抵抗値と容量値を個別に制御するＴＩＡ回路の他の構成例を示すブロック図である。
【図４】図４は、本発明の実施の形態に係るＭＯＳトランジスタ回路を用いて時定数を制御するＴＩＡ回路の構成例を示すブロック図である。
【図５】図５は、本発明の実施の形態に係るトランスファーゲート回路（ＴＧ回路）を用いて時定数を制御するＴＩＡ回路の構成例を示すブロック図である。
【図６】図６は、本発明の実施の形態に係る信号検出回路（ＳＤ回路）を用いて時定数を制御するＴＩＡ回路の構成例を示すブロック図である。
【図７】図７は、本発明の実施の形態に係る信号検出回路（ＳＤ回路）の構成例を示すブロック図である。
【図８】図８は、本発明の実施の形態に係る汎用のデジタルインタフェースを用いた場合のＴＩＡ回路の構成例である。
【図９】図９は、従来のＴＩＡ回路の構成例を示すブロック図である。
【発明を実施するための形態】
【００２２】
本発明では、ＡＧＣやＡＯＣ機能の時定数を決定している回路の抵抗素子もしくは容量素子、あるいは双方の素子の少なくとも一部にスイッチを設置し、そのスイッチのオン／オフ制御によって、これらの素子を有効化あるいは無効化することにより、抵抗値もしくは容量値を変化させる。
【００２３】
例えば、抵抗素子あるいは容量素子と並列にスイッチを接続した場合、スイッチがオンである場合は素子の端子が短絡状態となってその素子が無効化され、スイッチがオフである場合には、逆に短絡状態が開放状態に変わって素子が有効となる。あるいは、素子と直列にスイッチを接続し、スイッチがオンのときは素子が回路に接続され、スイッチがオフのときは素子が回路に接続されないようにしてもよく、これらの組み合わせもでも良い。つまり、回路内部のスイッチ制御によって抵抗素子や容量素子が有効、もしくは無効となりＡＧＣやＡＯＣ回路における時定数を離散的に変化させることができる。
【００２４】
スイッチとしては、例えばＭＯＳトランジスタを用いることができる。ＭＯＳトランジスタのゲート端子をスイッチ制御信号の入力端子とすると、ＮＭＯＳトランジスタのゲート端子にＨｉｇｈレベル信号が入力された場合はスイッチがオンとなり、スイッチが短絡状態となる。Ｌｏｗレベル信号が入力された場合にはスイッチが開放状態となる。ＰＭＯＳトランジスタであればこの逆である。
【００２５】
［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。
【００２６】
図１を用いて、本発明の第１の実施の形態を説明する。図１は、１つの外部端子でＡＧＣ回路の時定数を制御するＴＩＡ回路の構成例である。ＴＩＡ回路１０は、増幅器２２、４０、５０を備えた多段増幅回路であり、一段目の増幅器２２は、増幅器２２の利得を制御する可変抵抗Ｒｆと増幅利得を調節するＡＧＣ回路を備える。ＡＧＣ回路２０は、利得制御部２１、、時定数を決定する抵抗素子（Ｒａｇｃ、Ｒｓ）、容量素子（Ｃａｇｃ、Ｃｓ）から構成される。追加する抵抗素子ＲｓはＲａｇｃと直列に接続され、Ｒｓと並列にＳＷ１が接続されている。Ｃａｇｃと並列に追加容量素子Ｃｓが接続され、Ｃｓと直列にＳＷ２が接続されている。これらスイッチＳＷ１とＳＷ２の極性は互いに逆となっており、例えばスイッチ制御信号ＶｓｗがＨｉｇｈの場合、ＳＷ１は開放（ＯＦＦ）で、ＳＷ２は接続（ＯＮ）となっている。この逆の論理でもよいことは言うまでもない。
【００２７】
本図において、ＶｓｗがＨｉｇｈレベルの時、Ｒａｇｃと直列に接続されたＲｓは有効となり、Ｃａｇｃと並列に接続されたＣｓも有効となるため、ＡＧＣ回路の長い時定数Ｔａｇｃ＿Ｈは（Ｒａｇｃ+Ｒｓ）と（Ｃａｇｃ+Ｃｓ）の積となる。反対にＶｓｗがＬｏｗレベルの時、Ｒｓが短絡され、Ｃｓは切断されるため、ＡＧＣ回路の短い時定数Ｔａｇｃ＿ＬはＲａｇｃとＣａｇｃの積となり、ＶｓｗがＨｉｇｈレベルの場合に比べて時定数を短くすることができる。
【００２８】
このように、Ｒａｇｃ、Ｒｓ、Ｃａｇｃ、およびＣｓの値を適宜設計し、かつスイッチの制御信号を操作することにより、ＡＧＣ回路の長い時定数Ｔａｇｃ＿ＨとＡＧＣ回路の短い時定数Ｔａｇｃ＿Ｌのいずれかを選択し、離散的に大きく時定数を変更することができる。長い時定数Ｔａｇｃ＿Ｈを連続光信号受信用に、短い時定数Ｔａｇｃ＿Ｌをバースト光信号受信用にそれぞれ設計すれば、一つの制御信号で時定数を離散的に切り替えることができる。ＶｓｗはＤＣレベルで良いので、連続モードでは電源電圧にプルアップし、バーストモードでは接地レベルにプルダウンすればよく、追加の外部端子は最小限の１ピンのみとすることができる。
【００２９】
図１では、１つの制御信号を用いて抵抗素子と容量素子を相補的に切り替える構成を説明したが、図２に示すように、設計する時定数の値に応じて、抵抗素子と容量素子をそれぞれ個別に制御するようにしてもよく、さらには抵抗素子のみあるいは容量素子のみをそれぞれ制御して、時定数を切り替えるようにしてもよい。このような構成とすれば、外部端子は２ピン必要になるが、２以上の離散的な時定数の値を予め定めておき、受信光信号の時間変化、例えば、連続的に受信する光信号かバースト的に受信する光信号かに応じて、所望の時定数を選択することも可能となり、より柔軟な時定数の制御が可能となる。
【００３０】
また、図１、２では追加する抵抗素子ＲｓはＲａｇｃと直列に接続され、Ｃａｇｃと並列に追加容量素子Ｃｓが接続される構成例に基づき説明したが、図３に示すように、追加抵抗素子を並列接続に、追加容量素子を直列接続にしてもよい。このように、本実施形態では、時定数を定める構成要素である抵抗素子の抵抗値あるいは容量素子の容量値をスイッチ素子を用いて時定数が離散的な値をとり得るように予め設定しておき、スイッチ素子のＯＮ／ＯＦＦにより時定数を選択制御するものであり、各素子の値や接続形式は、所望の時定数の値に応じて適宜選択、決定しておけばよい。このことは以下の発明の実施形態においても同様である。
【００３１】
［第２の実施の形態］
図４を用いて、本発明の第２の実施の形態を説明する。図４は、ＭＯＳトランジスタ回路を用いて時定数を制御するＴＩＡ回路の構成例を示すブロック図であり、より具体的なＴＩＡ回路での実施の形態である。本実施の形態のＴＩＡ回路１０は単相入力信号を差動信号に変換して出力する。このため、初段入力アンプ２２と同一のレプリカアンプ２３を用意し、ＡＧＣ回路の利得制御部２１はこれら２つの増幅回路に共有される。入力アンプ２２とレプリカアンプ２３の出力は、ＡＯＣ回路３０を介して次段アンプ４０、５０でさらに差動増幅される。
【００３２】
本実施の形態でのＡＯＣ回路は、初段の入力およびレプリカアンプ回路出力を容量ＣｂによってＡＣ結合し、バイアス抵抗Ｒｂを介してバイアス電圧ＶｂｉａｓによってＤＣレベルを一致させる回路となっている。本実施の形態におけるＡＯＣ回路３０では、容量素子Ｃｂと並列に追加容量Ｃｂｓが、抵抗素子Ｒｂと直列に追加抵抗Ｒｂｓが接続されており、Ｃｂｓと直列にＮＭＯＳトランジスタ３３、３４が、Ｒｂｓと並列にＰＭＯＳトランジスタ３１、３２が接続されている。同様に、ＡＧＣ回路２０には時定数を決定する抵抗Ｒｇと直列に追加抵抗Ｒｇｓが接続されており、Ｒｇｓと並列にＰＭＯＳトランジスタ２４、２５が接続されている。なお、本図のＡＧＣ回路２０においては抵抗のみでＡＧＣ回路の時定数を調節しているが、容量についてもＡＯＣ回路３０と同様に制御するようにしてもよい。
【００３３】
本実施の形態では、前記ＮＭＯＳトランジスタ３３、３４およびＰＭＯＳトランジスタ２４、２５、３１、３２に、第一の実施の形態で説明した制御信号Ｖｓｗが印加され、ＭＯＳトランジスタのオン／オフが制御される。すなわち、ＶｓｗがＨｉｇｈレベルの場合は追加抵抗と追加容量が回路に接続されることになるため、時定数が大きくなり、連続光信号を受信する用途の場合は、あらかじめＶｓｗをＨｉｇｈレベルに固定すればよい。また、ＶｓｗがＬｏｗレベルの場合は、追加抵抗と追加容量が回路から切断されることにより、時定数は小さくなるので、バースト光信号を受信する用途の場合はＶｓｗをＬｏｗレベルに固定すればよい。
【００３４】
このように、本発明の第２の実施の形態によれば、複数の回路における複数の時定数決定素子をただ１つの制御信号で有効あるいは無効とすることにより、ＡＧＣ回路、ＡＯＣ回路それぞれにおいて長い時定数と短い時定数のいずれかを選択し、時定数を離散的に切り替えることができる。バースト光通信と連続光通信など、大きく時定数を変更することが必要な場合においても、各抵抗値や容量値を利用者にとって望ましい値に適宜設計し、簡便に時定数を所望の値に設定することができる。
【００３５】
本実施の形態ではスイッチ素子としてＰＭＯＳおよびＮＭＯＳトランジスタを使用したが、スイッチ素子としてＰＭＯＳとＮＭＯＳトランジスタそれぞれのソースとドレインを互いに接続して、各トランジスタのゲートに相補的な論理信号を入力して制御する、いわゆるトランスファーゲート（ＴＧ： Transfer Gate）回路（６０〜６６）を用いても良い。この場合には、図５に示すように、追加抵抗素子に並列接続したスイッチと、追加容量素子に直列接続したスイッチにおいて、入力する制御信号の極性を互いに逆となるように制御する。
【００３６】
［第３の実施の形態］
図６、図７を用いて、本発明の第３の実施の形態を説明する。図６は、信号検出（ＳＤ: Signal Detection）回路を用いて、光信号入力の有無を判定し、判定結果に基づき長短どちらの時定数に設定すべきかを自動判別する場合のＴＩＡ回路の構成例を示したものであり、図７はＳＤ回路の構成例である。本実施の形態によれば、時定数切り替えを集積回路内部のスイッチによって実施するという本発明の特徴をより効果的に利用することができる。
【００３７】
連続光信号通信では、常に一定光パワー以上の光信号を受信し続ける。一方、バースト光通信では、光信号入力は断続的である。そこで、本実施の形態では、ＳＤ回路７０を用いて、光信号入力の有無を判定し、判定結果に基づきＨｉｇｈもしくはＬｏｗの論理レベル信号を出力する。本実施の形態のＳＤ回路７０は前述したＶｓｗの極性に合わせ、一定時間Ｔｃ以上の光受信が継続した場合にＨｉｇｈレベルが出力されるものとする。また、デフォルト（回路電源投入時）においてはＳＤ出力がＬｏｗであるとする。これらの論理の極性は設計項目であるので、適宜選択すればよい。
【００３８】
一定時間以上光信号受信が継続せず、ＳＤ回路７０が信号断を検出した場合は、ＳＤ回路はＬｏｗレベル出力を維持し、引き続き受信される光信号が一定時間Ｔｃ以上継続しなければＨｉｇｈレベルを出力しない。このような論理回路は、カウンタ回路７２とリセット回路、およびラッチ回路７４等により構成可能である。すなわち、光信号を受信している間は光信号受信時間がカウントされ、一定のカウント量以上になれば出力をＨｉｇｈレベルに切り替えて保持するが、光信号の断を検出するとカウンタ７２とラッチ回路７４をリセットし、Ｌｏｗレベルを出力する。カウンタ回路７２はクロック信号を用いるデジタル回路（図７（ａ））に限らず、図７（ｂ）に示すように容量の充電と放電を利用したアナログ回路７３でもよい。
【００３９】
一定時間Ｔｃはバーストパケットの最大値以上であることが望ましい。すなわち、最も長いバーストパケットの時間長さ以上にＴｃを設定しておけば、電源投入後にＳＤ回路がＨｉｇｈレベルを出力する機会はなく、ＳＤ回路はＬｏｗレベルを維持する。この出力をＶｓｗとして用いれば、ＴＩＡ回路のＡＧＣ、ＡＯＣ時定数がバースト通信用に短く設定され続ける。反対に連続光信号受信では一定時間Ｔｃ以後ＳＤ回路出力がＨｉｇｈレベルとなるので、時定数が連続通信用に長く設定される。尚、強制的にＶｓｗの値をＨｉｇｈもしくはＬｏｗに固定する手段を備えることも可能である。
【００４０】
本実施の形態によれば、時定数設定のための外部端子が不要となるばかりでなく、自動的に入力信号が連続光信号であるか、バースト光信号であるかを判別するため、連続光信号用とバースト光信号用で同じ実装の光学パッケージを用いることが可能となるため、使い勝手が良く、コスト低減に効果的である。
【００４１】
［第４の実施の形態］
図８を用いて本発明の第４の実施の形態について説明する。第２、第３の実施の形態においては、少なくとも時定数の設定を長いか短いかの２値で、かつ、ＡＧＣ機能とＡＯＣ機能の両方を一括で設定する場合について説明した。本実施の形態においては、集積回路内部で集積化されたスイッチを制御するため、時定数を２値以上の値で、さらに細かく設定することが可能である。すなわち、時定数の値を、２以上の複数の段階の中から選択したり、ＡＧＣ機能とＡＯＣ機能とで異なる設定を実施することが可能である。
【００４２】
このような制御を実現するためには、複数の時定数を設定するために少なくとも２ビット以上の情報を回路内部に伝達する必要がある。例えば、Ｉ２Ｃ（アイ・スクエア・シー）やＳＰＩ（ Serial Peripheral Interface）といった汎用デジタルインタフェースを用いることが考えられる。ＣＰＵやマイクロコンピュータといった制御プロセッサ９０から時定数設定値をＴＩＡ回路１０内部のレジスタに書き込むか、または、あらかじめ設定値を記憶したメモリ９０を接続し、ＴＩＡ回路１０は記憶された値をダウンロードして自身のレジスタに格納する。デジタルインタフェース制御回路８０は格納された値に応じたスイッチ制御信号を出力し、ＡＧＣ回路２０、ＡＯＣ回路３０に時定数を設定する。Ｉ２Ｃインタフェースを利用する場合、２つの制御ピンＳＣＬ（シリアルクロック）とＳＤＡ（シリアルデータ）が必要になるが、複雑多彩な制御が可能となるメリットがある。
【００４３】
以上のように、本発明は、ＴＩＡ回路の応答時間を決定するＡＧＣ回路とＡＯＣ回路の時定数を回路内部に搭載したスイッチの制御により離散的に切り替える手段を具備することで、短い時定数が必要となるバースト信号通信と長い時定数が望ましい連続信号通信の両方に対応可能なＴＩＡ回路を簡便かつ低コストで実現することができる。
【００４４】
一般に、通信トポロジーではＰＯＮ（ Passive Optical Network）システムに代表されるように、１対多分岐の構成が多用され、それぞれのノードで必要な受信応答時間が異なる場合がある。本発明を用いれば、同じ集積回路の応答時定数をそれぞれのノードにおいて最適化できるため、同一のＩＣチップを広範な用途に適用させることが可能となる。ＩＣチップのコストは出荷数に略反比例するため、多用途に適用せしめることで、部品コストや装置コスト、さらにはシステムコストを低廉化することができる。
【産業上の利用可能性】
【００４５】
本発明は、受信する光信号の強度やタイミングが大きく変化するバースト信号通信と光信号を連続的に受信する連続信号通信の双方に対応が必要な光通信システムにおける受信回路に利用することができる。
【符号の説明】
【００４６】
１０…ＴＩＡ回路、２０…ＡＧＣ回路、２１…利得制御部、２２、２３…増幅器、２４、２５…ＰＭＯＳトランジスタ、３０…ＡＯＣ回路、３１、３２…ＰＭＯＳトランジスタ、３３、３４…ＮＭＯＳトランジスタ、４０…増幅器、５０…増幅器、６０〜６６…ＴＧ回路、７０…ＳＤ回路、７１…光信号検出回路、７２…カウンタ、７３…アナログ保持回路、７４…ラッチ回路、８０…デジタルインタフェース制御回路、９０…ＣＰＵ、メモリ。
【図１】
2015084474.tif 000003
【図２】
2015084474.tif 000004
【図３】
2015084474.tif 000005
【図４】
2015084474.tif 000006
【図５】
2015084474.tif 000007
【図６】
2015084474.tif 000008
【図７】
2015084474.tif 000009
【図８】
2015084474.tif 000010
【図９】
2015084474.tif 000011
【手続補正書】
【提出日】平成26年11月10日(2014.11.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光受信信号を増幅する増幅器と、
受信信号レベルの大小に応じて前記増幅器の増幅利得を所定の第１の時定数で調節する自動利得調節回路と、
前記増幅器の出力に基づいて差動信号を出力し、差動信号のオフセット量を所定の第２の時定数で調節する自動オフセット調節回路と
前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値から選択する選択手段と
を備え、
前記選択手段は、前記光受信信号が連続光信号の場合には、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより長い時定数に、前記光受信信号がバースト光信号の場合には、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより短い時定数に、１つの制御信号で切り替える
トランスインピーダンスアンプ回路。
【請求項２】
前記選択手段は、前記所定の第１および第２の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくともいずれかの値を変更することにより、前記所定の第１および第２の時定数の少なくとも一方を切り替えること
を特徴とする請求項１記載のトランスインピーダンスアンプ回路。
【請求項３】
前記選択手段は、スイッチ素子を備え、
前記スイッチ素子は、前記抵抗素子もしくは前記容量素子を構成する少なくとも一部の抵抗素子もしくは容量素子に直列あるいは並列に接続され、前記スイッチ素子をオンまたはオフすることにより、少なくとも前記抵抗素子の抵抗値および前記容量素子の容量値のいずれかの値を変更すること
を特徴とする請求項２記載のトランスインピーダンスアンプ回路。
【請求項４】
光受信信号を増幅する増幅器と、
受信信号レベルの大小に応じて前記増幅器の増幅利得を所定の第１の時定数で調節する自動利得調節回路と、
前記増幅器の出力に基づいて差動信号を出力し、差動信号のオフセット量を所定の第２の時定数で調節する自動オフセット調節回路と
前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値から選択する選択手段とを備え、
前記選択手段は、前記所定の第１および第２の時定数の値を定める抵抗素子の抵抗値および容量素子の容量値の少なくともいずれかの値を変更することにより、前記所定の第１および第２の時定数の少なくとも一方を切り替え、前記抵抗素子もしくは前記容量素子を構成する少なくとも一部の抵抗素子もしくは容量素子に直列あるいは並列に接続されたスイッチ素子を備え、前記スイッチ素子をオンまたはオフすることにより、少なくとも前記抵抗素子の抵抗値および前記容量素子の容量値のいずれかの値を変更し、
前記光受信信号の連続受信時間が所定の時間を超えた場合に、前記選択手段に対して、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより長い時定数に切り替えるように前記スイッチ素子の制御信号を送信する光受信信号検出手段を備える
トランスインピーダンスアンプ回路。
【請求項５】
前記光受信信号検出手段は、前記光受信信号の信号断を検出した場合は、前記選択手段に対して、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより短い時定数に切り替えるように前記スイッチ素子の制御信号を送信すること
を特徴とする請求項４記載のトランスインピーダンスアンプ回路。
【請求項６】
前記所定の時間は、バーストパケットの最大値以上であること
を特徴とする請求項４または５記載のトランスインピーダンスアンプ回路。
【請求項７】
前記スイッチ素子はＭＯＳトランジスタであり、前記ＭＯＳトランジスタのゲート端子に印加される制御信号によって前記ＭＯＳトランジスタをオンまたはオフすること
を特徴とする請求項３乃至６のいずれか一つに記載のトランスインピーダンスアンプ回路。
【請求項８】
前記スイッチ素子の制御信号が２ｂｉｔ以上の論理信号であり、前記論理信号の設定値によって前記自動利得調節回路および前記自動オフセット調節回路の少なくともいずれかの時定数が離散的に複数の値となるように前記スイッチ素子を制御すること
を特徴とする請求項３乃至７のいずれかに記載のトランスインピーダンスアンプ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
前記選択手段は、前記光受信信号が連続光信号の場合には、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより長い時定数に、前記光受信信号がバースト光信号の場合には、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより短い時定数に、１つの制御信号で切り替える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
前記光受信信号を検出する受信信号検出手段であって、光受信信号の連続受信時間が所定の時間を超えた場合に、前記選択手段に対して、前記所定の第１および第２の時定数の少なくとも一方を予め定めた２以上の値のうちより長い時定数に切り替えるように前記スイッチ素子の制御信号を送信する受信信号検出手段を備えるようにしてもよく、前記所定の時間は、バーストパケットの最大値以上であってもよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
【図１】図１は、本発明の参考の形態に係る１つの外部端子でＡＧＣ回路の時定数を制御するトランスインピーダンスアンプ（ＴＩＡ）回路の構成例を示すブロック図である。
【図２】図２は、本発明の参考の形態に係るＡＧＣ回路の抵抗値と容量値を個別に制御するＴＩＡ回路の１構成例を示すブロック図である。
【図３】図３は、本発明の参考の形態に係るＡＧＣ回路の抵抗値と容量値を個別に制御するＴＩＡ回路の他の構成例を示すブロック図である。
【図４】図４は、本発明の実施の形態に係るＭＯＳトランジスタ回路を用いて時定数を制御するＴＩＡ回路の構成例を示すブロック図である。
【図５】図５は、本発明の実施の形態に係るトランスファーゲート回路（ＴＧ回路）を用いて時定数を制御するＴＩＡ回路の構成例を示すブロック図である。
【図６】図６は、本発明の実施の形態に係る信号検出回路（ＳＤ回路）を用いて時定数を制御するＴＩＡ回路の構成例を示すブロック図である。
【図７】図７は、本発明の実施の形態に係る信号検出回路（ＳＤ回路）の構成例を示すブロック図である。
【図８】図８は、本発明の実施の形態に係る汎用のデジタルインタフェースを用いた場合のＴＩＡ回路の構成例である。
【図９】図９は、従来のＴＩＡ回路の構成例を示すブロック図である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
［参考の形態］
以下、本発明の参考の形態について図面を参照して説明する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
図１を用いて、本発明の参考の形態を説明する。図１は、１つの外部端子でＡＧＣ回路の時定数を制御するＴＩＡ回路の構成例である。ＴＩＡ回路１０は、増幅器２２、４０、５０を備えた多段増幅回路であり、一段目の増幅器２２は、増幅器２２の利得を制御する可変抵抗Ｒｆと増幅利得を調節するＡＧＣ回路を備える。ＡＧＣ回路２０は、利得制御部２１、、時定数を決定する抵抗素子（Ｒａｇｃ、Ｒｓ）、容量素子（Ｃａｇｃ、Ｃｓ）から構成される。追加する抵抗素子ＲｓはＲａｇｃと直列に接続され、Ｒｓと並列にＳＷ１が接続されている。Ｃａｇｃと並列に追加容量素子Ｃｓが接続され、Ｃｓと直列にＳＷ２が接続されている。これらスイッチＳＷ１とＳＷ２の極性は互いに逆となっており、例えばスイッチ制御信号ＶｓｗがＨｉｇｈの場合、ＳＷ１は開放（ＯＦＦ）で、ＳＷ２は接続（ＯＮ）となっている。この逆の論理でもよいことは言うまでもない。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
また、図１、２では追加する抵抗素子ＲｓはＲａｇｃと直列に接続され、Ｃａｇｃと並列に追加容量素子Ｃｓが接続される構成例に基づき説明したが、図３に示すように、追加抵抗素子を並列接続に、追加容量素子を直列接続にしてもよい。このように、本参考の形態では、時定数を定める構成要素である抵抗素子の抵抗値あるいは容量素子の容量値をスイッチ素子を用いて時定数が離散的な値をとり得るように予め設定しておき、スイッチ素子のＯＮ／ＯＦＦにより時定数を選択制御するものであり、各素子の値や接続形式は、所望の時定数の値に応じて適宜選択、決定しておけばよい。このことは以下の発明の実施形態においても同様である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
［第１の実施の形態］
図４を用いて、本発明の第１の実施の形態を説明する。図４は、ＭＯＳトランジスタ回路を用いて時定数を制御するＴＩＡ回路の構成例を示すブロック図であり、より具体的なＴＩＡ回路での実施の形態である。本実施の形態のＴＩＡ回路１０は単相入力信号を差動信号に変換して出力する。このため、初段入力アンプ２２と同一のレプリカアンプ２３を用意し、ＡＧＣ回路の利得制御部２１はこれら２つの増幅回路に共有される。入力アンプ２２とレプリカアンプ２３の出力は、ＡＯＣ回路３０を介して次段アンプ４０、５０でさらに差動増幅される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
［第２の実施の形態］
図６、図７を用いて、本発明の第２の実施の形態を説明する。図６は、信号検出（ＳＤ: Signal Detection）回路を用いて、光信号入力の有無を判定し、判定結果に基づき長短どちらの時定数に設定すべきかを自動判別する場合のＴＩＡ回路の構成例を示したものであり、図７はＳＤ回路の構成例である。本実施の形態によれば、時定数切り替えを集積回路内部のスイッチによって実施するという本発明の特徴をより効果的に利用することができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
［第３の実施の形態］
図８を用いて本発明の第３の実施の形態について説明する。第１、第２の実施の形態においては、少なくとも時定数の設定を長いか短いかの２値で、かつ、ＡＧＣ機能とＡＯＣ機能の両方を一括で設定する場合について説明した。本実施の形態においては、集積回路内部で集積化されたスイッチを制御するため、時定数を２値以上の値で、さらに細かく設定することが可能である。すなわち、時定数の値を、２以上の複数の段階の中から選択したり、ＡＧＣ機能とＡＯＣ機能とで異なる設定を実施することが可能である。