(57)【要約】【課題】出力電圧が小さい条件でも、軽負荷検知閾値を大きくせず、重負荷の領域で間欠発振動作を禁止できるＤＣ／ＤＣコンバータ。【解決手段】出力電圧と基準電圧との誤差増幅信号を出力する誤差増幅器１４、インダクタ９の回生期間が完了した時にゼロクロス信号を出力するゼロクロス検出回路２２、誤差増幅信号と閾値を比較して軽負荷信号を出力する軽負荷検知回路２３、軽負荷信号とゼロクロス信号とに基づき所定時間経過後に間欠動作許可信号を出力しゼロクロス信号の出力されない期間が所定期間継続した場合に間欠動作禁止信号を出力するタイマー回路２７２、タイマー回路が間欠動作許可信号を出力している期間に誤差増幅信号が閾値未満となった時にスイッチング素子をオフさせ、タイマー回路が間欠動作許可信号を出力している期間に誤差増幅信号が少なくとも閾値以上となった時にスイッチング素子をオンさせるオンオフ制御部２７３とを備える。【選択図】図１
2015089325.tif 000002
【特許請求の範囲】
【請求項１】
制御回路が生成する駆動信号に応じてスイッチング素子がオンオフすることにより第１直流電圧を第２直流電圧に変換するＤＣ／ＤＣコンバータであって、
前記制御回路は、
所定の周波数のパルスを出力する発振器と、
前記第２直流電圧と基準電圧との誤差を増幅して誤差増幅信号を出力する誤差増幅器と、
前記スイッチング素子と前記第２直流電圧の出力端子とに接続されたインダクタと、
前記インダクタの回生期間が完了した時にゼロクロス信号を出力するゼロクロス検出回路と、
前記誤差増幅器からの誤差増幅信号と閾値を比較して軽負荷信号を出力する軽負荷検知回路と、
前記軽負荷検出回路からの前記軽負荷信号と前記ゼロクロス検出回路からのゼロクロス信号とに基づき所定時間経過後に間欠動作許可信号を出力し前記ゼロクロス信号の出力されない期間が所定期間継続した場合に間欠動作禁止信号を出力するタイマー回路と、
前記タイマー回路が前記間欠動作許可信号を出力している期間に前記誤差増幅信号が前記閾値未満となった時に前記スイッチング素子をオフさせ、前記タイマー回路が前記間欠動作許可信号を出力している期間に前記誤差増幅信号が少なくとも前記閾値以上となった時に前記スイッチング素子をオンさせるオンオフ制御部と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記閾値は第１閾値と第１閾値より大きい第２閾値と第２閾値より大きい第３閾値を備え、
前記タイマー回路は、定常発振動作から間欠発振動作に移行する際に前記第１閾値を選択し、前記間欠発振動作から前記定常発振動作に移行する際に前記第２閾値又は前記第３閾値を選択することを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記タイマー回路は、前記誤差増幅信号が前記第１閾値未満となった時に、前記第１閾値を前記第２閾値又は前記第３閾値に切り替え、
前記オンオフ制御部は、前記誤差増幅信号が前記第２閾値未満となった時に前記スイッチング素子をオフさせ、前記誤差増幅信号が前記第３閾値以上となった時に前記スイッチング素子をオンさせることを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記スイッチング素子を駆動するためのレギュレータ回路を備え、
前記タイマー回路が前記間欠動作許可信号を出力している期間に前記ゼロクロス検知回路からのゼロクロス信号に基づき少なくとも前記発振器と前記レギュレータ回路を停止する駆動停止部を備えることを特徴とする請求項１乃至請求項３のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項５】
制御回路が生成する駆動信号に応じてスイッチング素子がオンオフすることにより第１直流電圧を第２直流電圧に変換するＤＣ／ＤＣコンバータであって、
前記制御回路は、
所定の周波数のパルスを出力する発振器と、
前記第２直流電圧と基準電圧との誤差を増幅して第１誤差増幅信号を出力する誤差増幅器と、
時定数を調整するための調整素子を備え、前記第１誤差増幅信号に基づき前記調整素子により第２誤差増幅信号を生成するローパスフィルタ回路と、
前記スイッチング素子に流れる電流を検出し電流信号を出力する電流検出回路と、
前記第２誤差増幅信号と前記電流信号を比較し比較出力に基づき前記スイッチング素子をオフさせるためのリセット信号を出力する電流比較器と、
前記スイッチング素子と前記第２直流電圧の出力端子とに接続されたインダクタと、
前記インダクタの回生期間が完了した時にゼロクロス信号を出力するゼロクロス検出回路と、
前記ローパスフィルタ回路からの第２誤差増幅信号と閾値を比較して軽負荷信号を出力する軽負荷検知回路と、
前記誤差増幅器の入力端子に接続された電圧重畳回路と、
前記軽負荷検出回路からの前記軽負荷信号と前記ゼロクロス検出回路からのゼロクロス信号とに基づき所定時間経過後に間欠動作許可信号を出力し前記ゼロクロス信号の出力されない期間が所定期間継続した場合に間欠動作禁止信号を出力するタイマー回路と、
前記タイマー回路が前記間欠動作許可信号を出力している期間に前記誤差増幅信号が前記閾値未満となった時に前記スイッチング素子をオフさせ、前記タイマー回路が前記間欠動作許可信号を出力している期間に前記誤差増幅信号が少なくとも前記閾値以上となった時に前記スイッチング素子をオンさせるオンオフ制御部とを備え、
前記電圧重畳回路は、前記タイマー回路が前記間欠動作許可信号を出力している期間に前記電流比較器からリセット信号が出力された時には、前記誤差増幅器の入力端子に所定時間、電圧信号を重畳することを特徴とするＤＣ／ＤＣコンバータ。
【請求項６】
前記ローパスフィルタ回路は、前記タイマー回路が前記間欠動作許可信号を出力している期間に前記電流比較器からリセット信号が出力された時には、前記調整素子により前記時定数を所定の時定数よりも小さくすることを特徴とする請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記電圧重畳回路は、前記所定時間経過後に前記電圧信号の重畳を禁止し、
前記ローパスフィルタ回路は、前記所定時間経過後に前記調整素子により前記時定数を前記所定の時定数よりも大きくすることを特徴とする請求項６に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記閾値は第１閾値と第１閾値より大きい第２閾値と第２閾値より大きい第３閾値を備え、
前記タイマー回路は、定常発振動作から間欠発振動作に移行する際に前記第１閾値を選択し、前記間欠発振動作から前記定常発振動作に移行する際に前記第２閾値又は前記第３閾値を選択することを特徴とする請求項５乃至請求項７のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記タイマー回路は、前記誤差増幅信号が前記第１閾値未満となった時に、前記第１閾値を前記第２閾値又は前記第３閾値に切り替え、
前記オンオフ制御部は、前記誤差増幅信号が前記第２閾値未満となった時に前記スイッチング素子をオフさせ、前記誤差増幅信号が前記第３閾値以上となった時に前記スイッチング素子をオンさせることを特徴とする請求項８に記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記スイッチング素子を駆動するためのレギュレータ回路を備え、
前記タイマー回路が前記間欠動作許可信号を出力している期間に前記ゼロクロス検知回路からのゼロクロス信号に基づき少なくとも前記発振器と前記レギュレータ回路を停止する駆動停止部を備えることを特徴とする請求項５乃至請求項９のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項１１】
制御回路が生成する駆動信号に応じてスイッチング素子がオンオフすることにより第１直流電圧を第２直流電圧に変換するＤＣ／ＤＣコンバータであって、
前記制御回路は、
所定の周波数のパルスを出力する発振器と、
前記第２直流電圧に応じた電圧と基準電圧との誤差を増幅して第１誤差増幅信号を出力する誤差増幅器と、
時定数を調整するための調整素子を備え、前記第１誤差増幅信号に基づき前記調整素子により第２誤差増幅信号を生成するローパスフィルタ回路と、
前記スイッチング素子に流れる電流を検出し電流信号を出力する電流検出回路と、
前記第２誤差増幅信号と前記電流信号を比較し比較出力に基づき前記スイッチング素子をオフさせるためのリセット信号を出力する電流比較器と、
前記スイッチング素子と前記第２直流電圧とに接続されたインダクタと、
前記インダクタの回生期間が完了した時にゼロクロス信号を出力するゼロクロス検出回路と、
前記ローパスフィルタ回路からの第２誤差増幅信号と閾値を比較して軽負荷信号を出力する軽負荷検知回路と、
前記軽負荷検出回路からの前記軽負荷信号と前記ゼロクロス検出回路からのゼロクロス信号とに基づき所定時間経過後に間欠動作許可信号を出力し前記ゼロクロス信号の出力されない期間が所定期間継続した場合に間欠動作禁止信号を出力するタイマー回路と、
前記タイマー回路が前記間欠動作許可信号を出力している期間に前記誤差増幅信号が前記閾値未満となった時に前記スイッチング素子をオフさせ、前記タイマー回路が前記間欠動作許可信号を出力している期間に前記誤差増幅信号が少なくとも前記閾値以上となった時に前記スイッチング素子をオンさせるオンオフ制御部と、
を備え、前記タイマー回路が前記間欠動作許可信号を出力している期間に前記電流比較器からリセット信号が出力された時には、前記誤差増幅器の前記基準電圧を所定時間、前記基準電圧を低下させることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１２】
前記基準電圧は、前記第１基準電圧と、前記第１基準電圧より電圧値の低い前記第２基準電圧とを備え、前記タイマー回路が前記間欠動作許可信号を出力している期間に、前記電流比較器からリセット信号が出力された時には、前記誤差増幅器の前記第１基準電圧から所定時間、前記第２基準電圧に切り替える切替手段を備えることを特徴とする請求項１１に記載のＤＣ／ＤＣコンバータ。
【請求項１３】
前記スイッチング素子を駆動するためのレギュレータ回路を備え、前記タイマー回路が前記間欠動作許可信号を出力している期間に前記ゼロクロス検知回路からのゼロクロス信号に基づき少なくとも前記発振器と前記レギュレータ回路を停止する駆動停止部を備えることを特徴とする請求項１１又は請求項１２に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
入力電圧より低い安定した電圧を生成する方法として、非絶縁型の降圧チョッパ回路が広く使用されている。しかし、待機時などのように軽負荷になった場合でもスイッチング動作を継続するため、軽負荷になるほど電源変換効率が低下する。
【０００３】
この問題点を解決するため、出力電圧と基準電圧とを比較して生成された誤差信号を所定の閾値と比較することで軽負荷を検出し、軽負荷状態になると、誤差信号の脈動に応じてスイッチングトランジスタをオンオフ制御することで間欠動作を繰り返す方法が提案されている。
【０００４】
この制御方式は、軽負荷になるほどスイッチング動作の頻度が低下することでスイッチングロスを低減でき、その上、スイッチングトランジスタのゲートドライブ電流も低減できるために、効率を改善することができる（特許文献１）。特許文献１に記載されたＤＣ／ＤＣコンバータを図１３に示す。
【０００５】
図１３に示すＤＣ／ＤＣコンバータは、発振器１、ＳＲフリップフロップ２、アンド回路３、ハイサイドドライバ４、ドライブＲＥＧ回路５、逆流防止ダイオード６、ブートストラップコンデンサ７、ハイサイドＭＯＳＦＥＴ８、インダクタ９、出力コンデンサ１０、出力負荷１１、フィードバック抵抗１２、フィードバック抵抗１３、エラーアンプ１４、位相補償抵抗１５、位相補償コンデンサ１６、ＰＷＭコンパレータ１７、インバータ１８、ノア回路１９、ローサイドドライバ２０、ローサイドＭＯＳＦＥＴ２１、ゼロクロス検出回路２２、軽負荷検知コンパレータ２３、定電流源Ｉｂｉａｓ１、定電流源Ｉｂｉａｓ２を備える。
【０００６】
次に、図１４に示すタイミングチャートを参照しながら、まず、定常負荷時（Ｉｏｕｔ＞Ｉｓｋｉｐ）の領域の動作を説明する。
【０００７】
出力電圧Ｖｏｕｔをフィードバック抵抗１２とフィードバック抵抗１３で分圧して、フィードバック電圧ＦＢを生成する。フィードバック電圧ＦＢはエラーアンプ１４の反転入力端子に入力され、非反転入力端子には基準電圧Ｖｒｅｆが入力される。エラーアンプ１４はフィードバック電圧ＦＢと基準電圧Ｖｒｅｆとの誤差増幅信号ＣＯＭＰを生成し、誤差増幅信号ＣＯＭＰはＰＷＭコンパレータ１７の反転入力端子と、軽負荷検知コンパレータ２３の反転入力端子に出力される。軽負荷検知コンパレータ２３の非反転入力端子には軽負荷検知第１閾値Ｖｓｋ＿Ｌｏが入力され、出力負荷電流Ｉｏｕｔが十分大きい場合には、ＣＯＭＰ＞Ｖｓｋ＿Ｌｏとなる。このため、軽負荷検知コンパレータ２３の出力信号ＳＫＩＰはローレベルとなり、インバータ回路１８の入力に対してローレベルの信号を出力する。このために、間欠発振動作は禁止状態となる。
【０００８】
発振器１には定電流源Ｉｂｉａｓ２が接続され、発振器１は定電流源Ｉｂｉａｓ２に基づきセットパルスを生成し、セットパルスをＰＷＭラッチ２のセット端子Ｓに対して出力する。
【０００９】
ドライブＲＥＧ回路５には定電流源Ｉｂｉａｓ１が接続され、ドライブＲＥＧ（レギューレータ）回路５は、ローサイドドライブ回路２０、および、逆流防止ダイオード６を介してハイサイドドライブ回路４に駆動電圧を供給する。
【００１０】
ＰＷＭラッチ２がセット状態となると、アンド回路３を介して、ハイサイドドライバ４を駆動することで、ハイサイドＭＯＳＦＥＴ８をオンさせる。この時にＳＷ端子電圧は直流電源Ｖｉｎ近くの電圧まで上昇し、ＳＷ端子とＶｏｕｔ端子の電圧差に応じた電流ＩＤＨがインダクタ９に流れることで、出力コンデンサ１０と出力負荷１１に対してエネルギー供給を行う。
【００１１】
一方、ＰＷＭコンパレータ１７の非反転入力には、ハイサイドＭＯＳＦＥＴ８のドレイン電流ＩＤＨに比例するハイサイド電流検出信号Ｖｔｒｉｐが入力される。ハイサイドＭＯＳＦＥＴ８のオン期間に、ハイサイド電流検出信号Ｖｔｒｉｐが誤差増幅信号ＣＯＭＰ以上となると、ＰＷＭラッチ２に対してリセット信号ＲＥＳＥＴを出力する。ＰＷＭラッチ２がリセット状態となると、アンド回路３を介してハイサイドドライバ４をオフすると共に、ノア回路１９を介して、ローサイドドライバ２０をオンさせる。これにより、ハイサイドＭＯＳＦＥＴ８がオンからオフに切り替わり、ローサイドＭＯＳＦＥＴ２１がオフからオンに切り替わることで、回生電流ＩＤＬがローサイドＭＯＳ２１のソースからドレインを通ってインダクタ９へ供給される。
【００１２】
発振器１で決定する発振周期の間に、インダクタ９の回生が終了しない電流連続動作の場合、再び、ＰＷＭラッチ２がセット状態となり、ローサイドＭＯＳＦＥＴ２１がオフし、ハイサイドＭＯＳＦＥＴ８がオンする。
【００１３】
以上の動作を繰り返すことで、降圧チョッパ動作を行う。次に、図１４を参照しながら、定常負荷から軽負荷に移行し、再び、定常負荷に復帰する時の動作を説明する。Ｉｏｕｔが低下すると、誤差増幅信号ＣＯＭＰが低下するために、ハイサイドＭＯＳＦＥＴ８のドレイン電流ＩＤＨのピーク値は小さくなるように制御される。軽負荷検知コンパレータ２３は誤差増幅信号ＣＯＭＰと第１軽負荷検知閾値Ｖｓｋ＿Ｌｏを比較し、誤差増幅信号ＣＯＭＰが第１閾値Ｖｓｋ＿Ｌｏ未満となると第１閾値Ｖｓｋ＿Ｌｏが第２閾値Ｖｓｋ＿Ｈｉに切り替わると同時に、軽負荷検知信号ＳＫＩＰがローからハイに切り替わる。そして、インバータ１８とアンド回路３とハイサイドドライバ４を介してハイサイドＭＯＳＦＥＴ８を強制的にオフする。その後、インダクタ９の回生期間が完了したことをゼロクロス検出回路２２が検出し、ゼロクロス信号ＺＥＲＯがローからハイに切り替わると、ノア回路１９とローサイドドライバ２０を介してローサイドＭＯＳＦＥＴ２１をオフする。
【００１４】
その後、間欠発振のスイッチ動作停止期間中に出力コンデンサ１０の電荷が出力電流Ｉｏｕｔによって放電されると出力電圧Ｖｏｕｔが僅かに低下し、ＦＢ端子の電圧と電圧Ｖｒｅｆ間の電位差が広がると、誤差増幅電圧信号ＣＯＭＰが上昇する。
【００１５】
誤差増幅信号ＣＯＭＰが、第２軽負荷閾値Ｖｓｋ＿Ｈｉ以上となると、軽負荷検知コンパレータ２３は軽負荷検知信号ＳＫＩＰをハイからローに切り替えることで、軽負荷検知閾値は第２閾値Ｖｓｋ＿Ｈｉから第１閾値Ｖｓｋ＿Ｌｏに切り替わる。この時に、インバータ１８の出力がローからハイに切り替わることでスイッチ動作を開始する。
【００１６】
以上の一連の動作を繰り返すことで間欠発振動作を行い、出力電流Ｉｏｕｔが小さくなるほど、間欠発振周期を長くなるように制御することで、ハイサイドＭＯＳＦＥＴ８とローサイドＭＯＳＦＥＴ２１で発生するスイッチング損失を低下させて軽負荷効率を向上させる。
【００１７】
その後、Ｉｏｕｔが上昇すると、Ｉｏｕｔの上昇に従い、間欠発振オフ期間中のＶｏｕｔの低下時間が短くなるために、間欠発振周期は短くなる。やがて、誤差増幅信号ＣＯＭＰは上昇し、軽負荷検知第１閾値Ｖｓｋ＿Ｌｏ未満にならなくなると、定常発振動作に移行する。
【００１８】
特許文献２には、軽負荷時にスイッチング回数を減らす提案として、出力電圧をヒステリシスコンパレータで検出し、検出された電圧が第１の閾値になるとスイッチング素子をオフし、第１の閾値より小さい第２の閾値になるとスイッチング素子をオンさせる降圧型チョッパにおいて、軽負荷時には第２の閾値を所定電圧幅だけ高電位側にシフトすることが提案されている。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】米国特許５４８１１７８号公報
【特許文献２】特開２００７−０２０３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかしながら、特許文献１では、第１の問題点として、ＰＷＭコンパレータ１７に伝搬遅延があるため、電流検出信号Ｖｔｒｉｐが誤差増幅信号ＣＯＭＰに達しても、速やかにリセット信号をＰＷＭラッチ２に出力し、ハイサイドＭＯＳＦＥＴ８をオフさせることができない。このため、誤差増幅信号ＣＯＭＰは、予め目標レベルよりも低い電圧で制御される。この伝搬遅延は一定であるため、図１５（ａ）に示すように、Ｖｏｕｔが比較的大きい条件（ＶｉｎとＶｏｕｔとの電圧差が小）では、ハイサイドＭＯＳＦＥＴ８のオン期間（図１５（ａ）のＶｔｒｉｐのオン期間に対応）が伝搬遅延ΔＴに対して十分に長いために、特に問題とならない。
【００２１】
しかし、Ｖｏｕｔの設定が比較的に小さい条件（ＶｉｎとＶｏｕｔとの電圧差が大）では、ハイサイドＭＯＳＦＥＴ８のオン期間（図１５（ｂ）のＶｔｒｉｐのオン期間に対応）が短くなり、伝搬遅延の影響が無視できなくなり、誤差増幅信号ＣＯＭＰは目標レベルよりもかなり小さい電圧で制御されることになる。軽負荷検知コンパレータ２３は、この誤差増幅信号ＣＯＭＰと軽負荷検知第１閾値Ｖｓｋ＿Ｌｏを比較して軽負荷検知を行うため、図６に示したようにＶｏｕｔが小さい条件程、軽負荷判定の電流レベル（軽負荷検知閾値）が大きくなってしまい、本来なら定常発振動作をさせたい重負荷の領域でも間欠発振動作をしてしまう問題があった。
【００２２】
また、第２の問題点として、間欠発振期間にハイサイドＭＯＳＦＥＴ８がオンすると、Ｖｏｕｔが上昇し、ＦＢ端子電圧と電圧Ｖｒｅｆ間の電圧差が増えるため、誤差増幅信号ＣＯＭＰが低下して、再び軽負荷検知信号ＳＫＩＰがローからハイに切り替わり、ハイサイドＭＯＳＦＥＴ８、および、ローサイドＭＯＳＦＥＴ２１の動作を停止させる。しかし、実際には誤差増幅信号ＣＯＭＰに応答遅れがあり、誤差増幅信号ＣＯＭＰが速やかに軽負荷検知第１閾値（Ｖｓｋ＿Ｌｏ）未満となることができないため、図１４に示すように、１間欠発振周期中に複数回スイッチング動作をしてしまう。このため、Ｖｏｕｔに重畳するリップル電圧は大きくなり、これに伴い、間欠発振のオフ期間が必要以上に長くなってしまう。このため、間欠発振周波数が人間の可聴域（２０ｋＨｚ以下）よりも低くなり、出力コンデンサ１０にセラミックコンデンサを用いた場合には、その圧電効果によって音鳴りが発生してしまう問題があった。
【００２３】
また、第３の問題点として、間欠発振動作に入る負荷電流と、間欠発振動作から抜ける負荷電流との間に電流差が無いため、閾値近傍の負荷領域で、動作が不安定になる問題があった。特許文献２に対しては、上記第２の問題点を軽減できるが、第１および第３の問題点は解決されていない。
【００２４】
本発明は、出力電圧が小さい条件でも、軽負荷検知閾値を大きくせず、重負荷の領域で間欠発振動作を禁止することができるＤＣ／ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００２５】
上記課題を解決するために、請求項１のＤＣ／ＤＣコンバータは、制御回路が生成する駆動信号に応じてスイッチング素子がオンオフすることにより第１直流電圧を第２直流電圧に変換するＤＣ／ＤＣコンバータであって、前記制御回路は、所定の周波数のパルスを出力する発振器と、前記第２直流電圧と基準電圧との誤差を増幅して誤差増幅信号を出力する誤差増幅器と、前記スイッチング素子と前記第２直流電圧の出力端子とに接続されたインダクタと、前記インダクタの回生期間が完了した時にゼロクロス信号を出力するゼロクロス検出回路と、前記誤差増幅器からの誤差増幅信号と閾値を比較して軽負荷信号を出力する軽負荷検知回路と、前記軽負荷検出回路からの前記軽負荷信号と前記ゼロクロス検出回路からのゼロクロス信号とに基づき所定時間経過後に間欠動作許可信号を出力し前記ゼロクロス信号の出力されない期間が所定期間継続した場合に間欠動作禁止信号を出力するタイマー回路と、前記タイマー回路が前記間欠動作許可信号を出力している期間に前記誤差増幅信号が前記閾値未満となった時に前記スイッチング素子をオフさせ、前記タイマー回路が前記間欠動作許可信号を出力している期間に前記誤差増幅信号が少なくとも前記閾値以上となった時に前記スイッチング素子をオンさせるオンオフ制御部とを備えることを特徴とする。
【発明の効果】
【００２６】
本発明によれば、タイマー回路は、軽負荷検出回路からの軽負荷信号とゼロクロス検出回路からのゼロクロス信号とに基づき所定時間経過後に間欠動作許可信号を出力しゼロクロス信号の出力されない期間が所定期間継続した場合に間欠動作禁止信号を出力する。即ち、出力電圧が大きいときは、ゼロクロス検出回路によって決定される軽負荷閾値レベルよりも、軽負荷検出回路によって決定される軽負荷閾値レベルの方が低いために、軽負荷検出回路が優先されて間欠動作許可信号を出力し、一方で、出力電圧が小さいときは、ゼロクロス検出回路によって決定される軽負荷閾値レベルよりも、軽負荷検出回路によって決定される軽負荷閾値レベルの方が高いために、ゼロクロス検出回路が優先されて間欠動作許可信号を出力する。このために、出力電圧が小さい条件でも、軽負荷検知閾値を大きくせず、重負荷の領域で間欠発振動作を禁止することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施例１のＤＣ／ＤＣコンバータの回路構成図である。
【図２】本発明の実施例１のＤＣ／ＤＣコンバータのゼロクロス検出回路の詳細な回路構成図である。
【図３】発明の実施例１のＤＣ／ＤＣコンバータのタイマー回路の詳細な回路構成図である。
【図４】本発明の実施例１のＤＣ／ＤＣコンバータの各部の動作を説明するためのタイミングチャートである。
【図５】本発明の実施例１のＤＣ／ＤＣコンバータの間欠発振動作時にリップル電圧を重畳する動作を説明するための各部のタイミングチャートである。
【図６】従来のＤＣ／ＤＣコンバータにおいて出力電圧に対して誤差増幅信号検出のみで決まる軽負荷検知閾値を示す図である。
【図７】本発明の実施例１のＤＣ／ＤＣコンバータにおいて出力電圧に対して誤差増幅信号検出で決まる閾値とゼロクロス検出で決まる閾値とのアンドを取った軽負荷検知閾値を示す図である。
【図８】本発明の実施例２のＤＣ／ＤＣコンバータの回路構成図である。
【図９】本発明の実施例２のＤＣ／ＤＣコンバータの各部の動作を説明するためのタイミングチャートである。
【図１０】本発明の実施例３のＤＣ／ＤＣコンバータの回路構成図である。
【図１１】本発明の実施例３のＤＣ／ＤＣコンバータの各部の動作を説明するためのタイミングチャートである。
【図１２】本発明の実施例４のＤＣ／ＤＣコンバータの回路構成図である。
【図１３】従来のＤＣ／ＤＣコンバータの回路構成図である。
【図１４】従来のＤＣ／ＤＣコンバータの各部の動作を説明するためのタイミングチャートである。
【図１５】従来のＤＣ／ＤＣコンバータにおいて入力電圧と出力電圧との電圧差が大きい場合に軽負荷検知閾値が急上昇する問題を説明する図である。
【発明を実施するための形態】
【００２８】
以下、本発明のＤＣ／ＤＣコンバータのいくつかの実施の形態を図面を参照しながら詳細に説明する。まず、本発明の概要について説明する。
【００２９】
従来技術は、誤差増幅信号と閾値を比較することで軽負荷を検知したのに対して、本発明は、誤差増幅信号での検出と、インダクタ電流の不連続を検出するゼロクロス検知回路とを組み合わせて軽負荷を検知したことを特徴とする。
【００３０】
即ち、本発明は、誤差増幅信号と軽負荷検知閾値を比較することで軽負荷検出を行う軽負荷検知コンパレータと、インダクタの回生期間が終了したことを検知するゼロクロス検出回路を組み合わせることで、Ｖｏｕｔ値が比較的小さい条件ではゼロクロス検出による軽負荷検出を行い、Ｖｏｕｔ値が比較的大きい条件では、軽負荷検知コンパレータで軽負荷検出を行う。これにより、Ｖｏｕｔが小さい時に軽負荷検知閾値が急上昇してしまう問題を解決でき、Ｖｏｕｔ依存性の少ない軽負荷検出を実現できる。
【００３１】
また、従来技術は、誤差増幅信号が軽負荷検知閾値未満となった時にスイッチング動作を停止させ、誤差増幅信号が軽負荷検知閾値以上となった時にスイッチング動作を再開させたのに対して、本発明は、間欠発振動作制御回路を追加し、１間欠発振動作期間中のスイッチ回数を１回に抑えることを特徴とする。
【００３２】
即ち、本発明は、間欠発振のオン期間終了時にＦＢ電圧に一時的にリップルを重畳することで誤差増幅信号を瞬時に低下させ、ハイサイドＭＯＳＦＥＴが連続してスイッチ動作するのを防ぐことで、１間欠周期当たりのスイッチ回数を１回に抑える。これにより、出力電圧Ｖｏｕｔのリップルを低く抑えることができ、また、間欠発振周期が必要以上に低くならないため、出力コンデンサからの音鳴りを抑制することができる。
【００３３】
また、従来技術は、軽負荷を検知するために第１閾値と、第１閾値よりも大きい第２閾値でヒステリシスを設けているのに対して、本発明は、第１閾値と、第１閾値よりも大きい第２閾値と、第２閾値よりも大きい第３閾値でヒステリシスを設けることを特徴とする。
【００３４】
即ち、本発明は、軽負荷検知閾値を、第１閾値、第２閾値、第３閾値と三段階で切り替わる構成とし、定常発振動作から間欠動作に移行する際には、軽負荷検知コンパレータの軽負荷検知閾値は第１閾値を選択し、間欠発振動作から定常発振動作に移行する際には、軽負荷検知コンパレータの軽負荷検知閾値は第１閾値よりも電圧レベルの大きい第２閾値、又は第３閾値を選択してヒステリシスを発生させることで軽負荷検知閾値近傍の不安定動作を解消することができる。
【００３５】
次に、上述した特徴を有するＤＣ／ＤＣコンバータの具体的な実施例を例示して説明する。
【実施例１】
【００３６】
図１は本発明の実施例１のＤＣ／ＤＣコンバータの回路構成図である。図２は本発明の実施例１のＤＣ／ＤＣコンバータのゼロクロス検出回路の詳細な回路構成図である。図３は発明の実施例１のＤＣ／ＤＣコンバータのタイマー回路の詳細な回路構成図である。
【００３７】
実施例１のＤＣ／ＤＣコンバータは、制御回路が生成する駆動信号に応じてスイッチング素子がオンオフすることにより第１直流電圧を第２直流電圧に変換するＤＣ／ＤＣコンバータである。
【００３８】
発振器１は、所定の周波数のパルスを出力する。エラーアンプ１４は、第２直流電圧と基準電圧との誤差を増幅して誤差増幅信号を出力する。インダクタ９は、スイッチング素子からなるＭＯＳＦＥＴ８，２１と第２直流電圧Ｖｏｕｔの出力端子とに接続される。ゼロクロス検出回路２２は、インダクタ９の回生期間が完了した時にゼロクロス信号を出力する。軽負荷検知コンパレータ２３は、エラーアンプ１４からの誤差増幅信号と閾値を比較して軽負荷信号を出力する。
【００３９】
実施例１のＤＣ／ＤＣコンバータは、図１３に示す従来のＤＣ／ＤＣコンバータの構成に対して、さらに、間欠発振動作を制御するための間欠発振動作制御回路２７を設けたことを特徴とする。
【００４０】
間欠発振動作制御回路２７は、フィルタ抵抗２７１１とフィルタ容量２７１２とスイッチ２７１３とオア回路２７１５で構成されるローパスフィルタ回路２７１と、タイマー２７２、アンド回路２７３、アンド回路２７４、１ショット回路２７５、スイッチ２７６、電流源Ｉｒｉｐｐｌｅを有して構成される。
【００４１】
タイマー回路２７２は、軽負荷検出コンパレータ２３からの軽負荷信号とゼロクロス検出回路２２からのゼロクロス信号とに基づき所定時間経過後に間欠動作許可信号を出力しゼロクロス信号の出力されない期間が所定期間継続した場合に間欠動作禁止信号を出力する。
【００４２】
アンド回路２７３、インバータ１８、およびアンド回路３（オンオフ制御部）は、タイマー回路２７２が間欠動作許可信号を出力している期間に誤差増幅信号が閾値未満となった時にＭＯＳＦＥＴ８をオフさせ、タイマー回路２７２が間欠動作許可信号を出力している期間に誤差増幅信号が少なくとも閾値以上となった時にＭＯＳＦＥＴ８をオンさせる。
【００４３】
ローパスフィルタ回路２７１は、時定数を調整するための調整素子を備え、第１誤差増幅信号ＣＯＭＰ１に基づき調整素子により第２誤差増幅信号ＣＯＭＰ２を生成する。フィルタ抵抗２７１１とフィルタ容量２７１２とスイッチ２７１３とオア回路２７１５は、調整素子を構成する。
【００４４】
ＰＷＭコンパレータ１７（電流比較器）は、第２誤差増幅信号ＣＯＭＰ２とＭＯＳＦＥＴ８に流れる電流信号を比較し比較出力に基づきＭＯＳＦＥＴ８をオフさせるためのリセット信号をアンド回路２７４に出力する。アンド回路２７４は、ＰＷＭコンパレータ１７からのリセット信号とタイマー回路２７２からの信号とのアンドを取り、１ショット回路２７５に出力する。１ショット回路２７５は、アンド回路２７４からの出力により１ショットパルスを生成し、スイッチ２７６とオア回路２７１５を介してスイッチ２７１３に出力する。
【００４５】
電流源Ｉｒｉｐｐｌｅ（電圧重畳回路）は、スイッチ２７６を介してエラーアンプ１４の反転入力端子に接続されている。電流源Ｉｒｉｐｐｌｅは、タイマー回路２７２が間欠動作許可信号を出力している期間にＰＷＭコンパレータ１７からリセット信号が出力された時には、エラーアンプ１４の反転入力端子に所定時間（１
ショットパルス期間）、電圧信号を重畳する。
【００４６】
ローパスフィルタ回路２７１は、タイマー回路２７２から間欠動作許可信号ＳＫＩＰ−ＯＫが出力されるとスイッチ２７１３をオフすることにより時定数を所定の時定数よりも大きくする。さらに、タイマー回路２７２が間欠動作許可信号を出力している期間にＰＷＭコンパレータ１７からリセット信号が出力された時には、１ショット回路２７５が出力する１ショットパルスの期間だけスイッチ２７１３をオンすることにより時定数を所定の時定数にする。
【００４７】
電流源Ｉｒｉｐｐｌｅは、所定時間経過後に電圧信号の重畳を禁止する。ローパスフィルタ回路２７１は、所定時間経過後にスイッチ２７１３をオフすることにより時定数を所定の時定数よりも大きくする。
【００４８】
次に、図４のタイミングチャートを参照しながら、定常負荷時（Ｉｏｕｔ＞Ｉｓｋｉｐ＿ｉｎ）の領域動作を説明する。
【００４９】
出力電圧Ｖｏｕｔをフィードバック抵抗１２とフィードバック抵抗１３で分圧して、フィードバック電圧ＦＢを生成する。フィードバック電圧ＦＢはエラーアンプ１４の反転入力端子に入力され、非反転入力端子には基準電圧Ｖｒｅｆが入力される。エラーアンプ１４はフィードバック電圧ＦＢと基準電圧Ｖｒｅｆとの第１誤差増幅信号ＣＯＭＰ１を発生してローパスフィルタ２７１に出力する。
【００５０】
定常負荷の状態では、タイマー回路２７２の出力はローレベルなので、オア回路２７１５を介してスイッチ２７１３は閉じて、ローパスフィルタ２７１の減衰特性は弱くなっており、第２誤差増幅信号ＣＯＭＰ２は、第１誤差増幅信号ＣＯＭＰ１信号とほぼ等しい電圧となり、ＰＷＭコンパレータ１７の反転入力端子と、軽負荷検知コンパレータ２３の反転入力端子に入力される。軽負荷検知コンパレータ２３の非反転入力には軽負荷検知閾値Ｖｓｋ＿Ｌｏが入力され、出力電流Ｉｏｕｔが十分大きい場合には、ＣＯＭＰ２＞Ｖｓｋ＿Ｌｏとなるため、軽負荷検知コンパレータ２３の出力信号ＳＫＩＰ１はローレベルとなる。このため、アンド回路２７３を介して、インバータ回路１８の入力に対してローレベルのＳＫＩＰ２信号を出力する。このため、間欠発振動作は禁止状態となる。
【００５１】
発振器１には定電流源Ｉｂｉａｓ２が接続され、定電流源Ｉｂｉａｓ２を基にセットパルスを生成し、ＰＷＭラッチ２のセット端子に対して出力する。
【００５２】
ドライブＲＥＧ回路５には定電流源Ｉｂｉａｓ１が接続され、ローサイドドライブ回路２０、および、逆流防止ダイオード６を介してハイサイドドライブ回路４に駆動電圧を供給する。
【００５３】
ＰＷＭラッチ２がセット状態となると、アンド回路３を介して、ハイサイドドライバ４を駆動することで、ハイサイドＭＯＳＦＥＴ８をオンさせる。この時にＳＷ端子電圧はＶｉｎ近くの電圧まで上昇し、ＳＷ端子とＶｏｕｔ端子の電圧差に応じた電流ＩＤＨがインダクタ９に流れることで、出力コンデンサ１０と出力負荷１１に対してエネルギー供給を行う。
【００５４】
一方で、ＰＷＭコンパレータ１７の非反転入力端子には、ハイサイドＭＯＳＦＥＴ８のドレイン電流ＩＤＨに比例するハイサイド電流検出信号Ｖｔｒｉｐが入力され、ハイサイドＭＯＳＦＥＴ８のオン期間に、ハイサイド電流検出信号Ｖｔｒｉｐが第２誤差増幅信号ＣＯＭＰ２以上になると、ＰＷＭラッチ２に対してリセット信号ＲＥＳＥＴを出力する。ＰＷＭラッチ２がリセット状態となると、アンド回路３を介してハイサイドドライバ４をオフすると共に、ノアＲ回路１９を介して、ローサイドドライバ２０をオンさせる。これにより、ハイサイドＭＯＳＦＥＴ８がオンからオフに切り替わり、ローサイドＭＯＳＦＥＴ２１がオフからオンに切り替わることで、回生電流ＩＤＬがローサイドＭＯＳ２１のソースからドレインを通ってインダクタ９へ供給される。
【００５５】
発振器１で決定する発振周期の間に、インダクタ９の回生が終了しない電流連続動作の場合は、再び、ＰＷＭラッチ２がセット状態となり、ローサイドＭＯＳＦＥＴ２１がオフし、ハイサイドＭＯＳＦＥＴ８がオンする。
【００５６】
以上の一連の動作を繰り返すことで、降圧チョッパ動作を行う。
【００５７】
次に、定常負荷から軽負荷に移行（Ｉｏｕｔ＝Ｉｓｋｉｐ＿ｉｎ）する時の動作を図４、図５を参照しながら説明する。
【００５８】
Ｉｏｕｔが低下すると、第１誤差増幅信号ＣＯＭＰ１および第２誤差増幅ＣＯＭＰ２が低下するために、ハイサイドＭＯＳＦＥＴのドレイン電流ＩＤＨのピーク値が小さくなるように制御される。軽負荷検知コンパレータ２３は、第２誤差増幅信号ＣＯＭＰ２と第１軽負荷検知閾値Ｖｓｋ＿Ｌｏを比較し、時刻ｔ１において、第２誤差増幅信号ＣＯＭＰ２が第１軽負荷検知閾値Ｖｓｋ＿Ｌｏ未満となると、第１軽負荷検知信号ＳＫＩＰ１がローからハイに切り替わり、アンド回路２７３と、タイマー回路２７２に対して軽負荷状態を示す信号を供給する。
【００５９】
その後、更にＩｏｕｔが低下し、インダクタ電流ＩＬの谷電流がゼロアンペアに達すると電流不連続動作となる。この際に、ＳＷ端子電圧の極性はマイナスからプラスに切り替わる。ゼロクロス検出回路２２は、図２に示すように、ＳＷ端子電圧の極性変化をコンパレータ２２１で検出し、ＳＲフリップフロップ２２２をセット状態にする。これにより、ノア回路１９とローサイドドライバ２０を介して、ローサイドＭＯＳＦＥＴ２１をオフさせると同時に、タイマー回路２７２に対してゼロクロス検出状態を示す信号を出力する。
【００６０】
タイマー回路２７２は、時刻ｔ２において、第１軽負荷検知信号ＳＫＩＰ１とゼロクロス信号ＺＥＲＯがともにハイとなると、図３に示すように、アンド回路２７２１を介して、ＳＲフリップフロップ２７２２がセット状態となり、スイッチ２７２３をオンさせると共に、インバータ２７２４を介してスイッチ２７２５をオフさせることで、コンデンサ２７２６を定電流源Ｉｄｉｓで放電する。
【００６１】
コンパレータ２７２７は、コンデンサ２７２６の電位ＴＭと間欠発振許可第１閾値Ｖｔｍ＿Ｌｏを比較し、時刻ｔ３において、コンデンサ２７２６の電位ＴＭが第１閾値Ｖｔｍ＿Ｌｏに達する。すると、間欠発振許可信号ＳＫＩＰ−ＯＫ信号がローからハイに切り替わると同時に、第１閾値Ｖｔｍ＿Ｌｏを、第１閾値Ｖｔｍ＿Ｌｏよりも電圧レベルの大きい第２閾値Ｖｔｍ＿Ｈｉに切り替える。これにより、間欠発振動作を許可するモードに切り替わる。この時に、軽負荷検知コンパレータ２３の軽負荷検知閾値を、第１閾値Ｖｓｋ＿Ｌｏよりも電圧レベルの大きい第３閾値Ｖｓｋ＿Ｈｉに切り替える。
【００６２】
また、ＳＫＩＰ−ＯＫ信号がローからハイに切り替わるとオア回路２７１５の一方の入力はローレベルになるので、スイッチ２７１３は開き、他方の入力Ｒｉｐｐｌｅ＿ｏｎ信号でスイッチ２７１３は開閉する。
【００６３】
このように、アンド回路２７２１により軽負荷検知コンパレータ２３からのＳＫＩＰ１とゼロクロス検出回路２２からのゼロクロス信号ＺＥＲＯとのアンドをとることで軽負荷検出を行う。Ｖｏｕｔ値が比較的小さい条件では、軽負荷検知コンパレータ２３で決まる軽負荷閾値レベルよりも、ゼロクロス検出回路２２で決まる軽負荷閾値レベルの方が低いために、ゼロクロス検出回路２２が優先して軽負荷検知閾値Ｉｓｋｉｐ−ｉｎを決定することになる。この場合の軽負荷検知閾値Ｉｓｋｉｐ−ｉｎは、インダクタ９のインダクタ値をＬ、定常発振周波数をＦｓｗとすると、
Ｉｓｋｉｐ＿ｉｎ＝Ｖｏｕｔ（Ｖｉｎ−Ｖｏｕｔ）／（２・Ｌ・Ｖｉｎ・Ｆｓｗ）
で表わされ、Ｖｏｕｔが比較的小さい条件では、Ｉｓｋｉｐ−ｉｎを縦軸、Ｖｏｕｔを横軸とした場合は、図７に示すように放物線状の特性となる。
【００６４】
一方、Ｖｏｕｔが比較的大きい領域では、Ｉｓｋｉｐ−ｉｎレベルは従来の軽負荷検知コンパレータ２３が優先して決定する。この様子を図示すると図７に示すようになる。従って、図６に示したＶｏｕｔが小さい領域でＩｓｋｉｐ−ｉｎが大きくなる従来の問題点を解決できる。また、Ｖｏｕｔが大きい領域でも、Ｉｓｋｉｐ−ｉｎが大きくなり過ぎるのを防ぐことができ、Ｖｏｕｔ依存性の少ない軽負荷検知動作を実現することができる。
【００６５】
次に、軽負荷時の間欠発振期間（Ｉｏｕｔ＜Ｉｓｋｉｐ＿ｉｎ）の動作について図４と図５を参照しながら説明する。
【００６６】
ＳＫＩＰ−ＯＫ信号がハイで間欠発振が許可の状態では、アンド回路２７３は、第１軽負荷検知信号ＳＫＩＰ１がハイの時に、第２軽負荷検知信号ＳＫＩＰ２にハイを出力することで、インバータ１８とアンド回路３とハイサイドドライバ４を介してハイサイドＭＯＳＦＥＴ８を強制的にオフする。その後、時刻ｔ３において、インダクタ９の回生期間が完了したことをゼロクロス検出回路２２が検出し、ゼロクロス信号ＺＥＲＯがローからハイに切り替わると、ノア回路１９とローサイドドライバ２０を介してローサイドＭＯＳＦＥＴ２１をオフする。
【００６７】
その後、間欠発振のスイッチ動作停止期間中に出力コンデンサ１０の電荷が出力電流Ｉｏｕｔにより放電されるとＶｏｕｔが僅かに低下し、ＦＢ端子とＶｒｅｆ間の電位差が広がると、第１誤差増幅電圧信号ＣＯＭＰ１が上昇するため、第２誤差増幅信号ＣＯＭＰ２も上昇する。
【００６８】
時刻ｔ４において、第２誤差増幅信号ＣＯＭＰ２が、第３軽負荷閾値Ｖｓｋ＿Ｈｉ以上になると、軽負荷検知コンパレータ２３は第１軽負荷検知信号ＳＫＩＰ１をハイからローに切り替えることで、第２軽負荷検知信号ＳＫＩＰ２もハイからローに切り替わり、軽負荷検知閾値はＶｓｋ＿Ｈｉよりも電圧レベルが小さく、Ｖｓｋ＿Ｌｏよりも大きい第２軽負荷閾値Ｖｓｋ＿Ｍｄに切り替わる。この時に、インバータ１８の出力がローからハイに切り替わることで、ＭＯＳＦＥＴ８のスイッチ動作を開始する。
【００６９】
その後、ハイサイドＭＯＳＦＥＴ８のドレイン電流ＩＤＨが上昇し、時刻ｔ５において電流検出信号Ｖｔｒｉｐが第２誤差増幅信号ＣＯＭＰ２に達すると、ＰＷＭコンパレータ１７はＰＷＭラッチ２に対してリセット信号を出力することでハイサイドＭＯＳＦＥＴ８をオフさせる。この時に、アンド回路２７４を介して１ショット回路２７５にもリセット信号ＲＥＳＥＴ２が供給される。
【００７０】
１ショット回路２７５では、リセット信号ＲＥＳＥＴ２を受けて所定の期間（時刻ｔ６〜ｔ７）だけＲｉｐｐｌｅ＿ＯＮ信号をローからハイに切り替える。これにより、スイッチ２７６がオンするため、定電流ＩｒｉｐｐｌｅはＦＢ端子に供給され、ＦＢ端子電圧は瞬間的に上昇する。さらに、このタイミングでＲｉｐｐｌｅ＿ｏｎ信号によりオア回路２７１５を介してスイッチ２７１３をオンにすることで、ローパフフィルタ２７１の時定数を小さくさせて減衰効果を弱める。
【００７１】
ＦＢ端子電圧が急上昇すると、Ｖｒｅｆとの電圧差が広がるために、エラーアンプ１４は、第１誤差増幅信号ＣＯＭＰ１を瞬時に低下させ、第２誤差増幅信号ＣＯＭＰ２もそれに追従して低下する（時刻ｔ６〜ｔ７）。
【００７２】
第２誤差増幅信号ＣＯＭＰ２が低下し、軽負荷検知閾値Ｖｓｋ＿Ｍｄに達すると、軽負荷検知回路２３は第１軽負荷検知信号ＳＫＩＰ１を再びローからハイに切り替えて、ハイサイドＭＯＳＦＥＴ８のスイッチ動作を停止させると同時に、軽負荷検知閾値をＶｓｋ＿Ｈｉに切り替える。
【００７３】
１ショット回路２７５は、所定の期間（時刻ｔ６〜ｔ７）経過後に、Ｒｉｐｐｌｅ＿ＯＮ信号をハイからローに切り替え、スイッチ２７６をオフする。この際に、時刻ｔ８〜ｔ９において、第１誤差増幅信号ＣＯＭＰ１にはオーバーシュートが発生して、軽負荷検知回路２３が誤検出を起こす可能性がある。このため、スイッチ２７１３をオフにすることでローパスフィルタ２７１の時定数を増加させて減衰特性を高めて、第２誤差増幅信号ＣＯＭＰ２にオーバーシュートが発生するのを防止することができる。
【００７４】
その後、インダクタ９の回生期間が終了した後に、ローサイドＭＯＳＦＥＴ２１のスイッチ動作を停止させる。
【００７５】
以上の一連の動作を繰り返すことで間欠発振動作を行い、出力電流Ｉｏｕｔが小さくなるほど、間欠発振周期を長くなるように制御することで、ハイサイドＭＯＳＦＥＴ８とローサイドＭＯＳＦＥＴ２１で発生するスイッチング損失を低下させて軽負荷効率を向上させる。さらに、間欠発振のオン期間終了時にＦＢ電圧に一時的にリップルを重畳することで第２誤差増幅信号を瞬時に低下させ、ハイサイドＭＯＳＦＥＴ８が連続してスイッチ動作するのを防ぐことで、１間欠周期当たりのスイッチ回数を１回に抑える。これにより、出力電圧Ｖｏｕｔのリップルを低く抑えることができ、また、間欠発振周期が必要以上に低くならないため、出力コンデンサ１０からの音鳴りを抑制することができる。
【００７６】
最後に、軽負荷から定常負荷（Ｉｏｕｔ≧Ｉｓｋｉｐ＿ｏｕｔ）に復帰する際の動作を、図４を参照しながら説明する。Ｉｏｕｔが上昇するに従い、間欠発振オフ期間中のＶｏｕｔの低下時間が短くなるため、間欠発振周期は短くなる。やがて、インダクタ電流ＩＬの谷電流値が０Ａ以上の連続モードに移行すると、ゼロクロス信号ＺＥＲＯがロー固定となるため、ＳＲフリップフロップ２７２２はリセット状態となる。このため、スイッチ２７２５がオンし、スイッチ２７２３がオフとなり、コンデンサ２７２６の充電を開始する。コンデンサ２７２６の電位ＴＭが、間欠発振許可第２閾値Ｖｔｍ＿Ｈｉに達すると、コンパレータ２７２７が反転してＳＫＩＰ−ＯＫ信号をハイからローへ切り替えると同時に、軽負荷検知閾値を第１閾値Ｖｓｋ＿Ｌｏに切り替える。
【００７７】
このように、軽負荷検知閾値を、第１閾値Ｖｓｋ＿Ｌｏ、第２閾値Ｖｓｋ＿Ｍｄ、第３閾値Ｖｓｋ＿Ｈｉと三段階で切り替わる構成とし、定常発振動作から間欠動作に移行する際には、軽負荷検知コンパレータ２３の軽負荷検知閾値は第１閾値Ｖｓｋ＿Ｌｏが選択され、間欠発振動作から定常発振動作に移行する際には、軽負荷検知コンパレータ２３の軽負荷検知閾値は第１閾値Ｖｓｋ＿Ｌｏよりも電圧レベルの大きい第２閾値Ｖｓｋ＿Ｍｄ又は第３閾値Ｖｓｋ＿Ｈｉが選択され、ヒステリシスを発生させることにより、軽負荷検知閾値近傍の不安定動作を解消することができる。
【００７８】
このように実施例１のＤＣ／ＤＣコンバータによれば、タイマー回路２７２は、軽負荷検出回路２３からの軽負荷信号とゼロクロス検出回路２２からのゼロクロス信号とに基づき所定時間経過後に間欠動作許可信号を出力しゼロクロス信号の出力されない期間が所定期間継続した場合に間欠動作禁止信号を出力する。即ち、出力電圧が大きいときは、軽負荷検出回路が優先されて間欠動作許可信号を出力し、出力電圧が小さいときは、ゼロクロス検出回路が優先されて間欠動作許可信号を出力する。このために、出力電圧が小さい条件でも、軽負荷検知閾値を大きくせず、重負荷の領域で間欠発振動作を禁止することができる。
【００７９】
また、電流源Ｉｒｉｐｐｌｅは、タイマー回路２７２が間欠動作許可信号を出力している期間にＰＷＭコンパレータ１７からリセット信号が出力された時には、エラーアンプ１４の反転入力端子に所定時間、リップルを重畳するので、誤差増幅信号を瞬時に低下させ、ハイサイドＭＯＳＦＥＴ８が連続してスイッチ動作するのを防ぐことで、１間欠周期当たりのスイッチ回数を１回に抑える。
【００８０】
これにより、出力電圧Ｖｏｕｔのリップルを低く抑えることができ、また、間欠発振周期が必要以上に低くならないため、出力コンデンサからの音鳴りを抑制することができる。
【００８１】
また、タイマー回路２７２は、定常発振動作から間欠発振動作に移行する際に第１閾値を選択し、間欠発振動作から定常発振動作に移行する際に第２閾値又は第３閾値を選択することで、間欠発振動作に入る負荷電流と、間欠発振動作から抜ける負荷電流との間に意図的に電流差を設け、軽負荷検知閾値近傍の不安定動作を解消することができる。
【実施例２】
【００８２】
図８は本発明の実施例２のＤＣ／ＤＣコンバータの回路構成図である。図９は本発明の実施例２のＤＣ／ＤＣコンバータの各部の動作を説明するためのタイミングチャートである。
【００８３】
図８に示す実施例２のＤＣ／ＤＣコンバータは、図１に示す実施例１のＤＣ／ＤＣコンバータに対して、さらに、アンド回路２４、スイッチ２５、スイッチ２６を設けたことを特徴とする。なお、図１に示す構成と同一構成については、その説明を省略する。
【００８４】
スイッチ２５は、ドライブＲＥＧ回路５の一端とバイアス源Ｉｂｉａｓ１の一端と接続される。スイッチ２６は、発振器１の一端とバイアス源Ｉｂｉａｓ２の一端と接続される。アンド回路２４は、ゼロクロス検知回路２２からのゼロクロス信号とアンド回路２７３からのＳＫＩＰ２とのアンドを取り、ＢＩＡＳ  ＯＦＦ信号をスイッチ２５、スイッチ２６に出力する。
【００８５】
次に、図９に示すタイミングチャートを参照しながら、動作を説明する。まず、間欠発振動作のオフ期間、且つ、インダクタ９の回生が完了しゼロクロス信号がＨｉｇｈとなっている期間（例えば、時刻ｔ３〜ｔ４）にＢＩＡＳ＿ＯＦＦ信号をローからハイに切り替えることで、スイッチ２５とスイッチ２６をオフし、発振器１とドライブＲＥＧ回路５を停止する。
【００８６】
間欠発振動作のオン期間には、アンド回路２４がＢＩＡＳ＿ＯＦＦ信号をハイからローに切り替えることにより、スイッチ２５とスイッチ２６をオンし、発振器１とドライブＲＥＧ回路５の動作を再開することで、ハイサイドＭＯＳＦＥＴ８およびローサイドＭＯＳＦＥＴ２１のスイッチ動作を再開する。
【００８７】
この繰り返しにより、ＤＣ／ＤＣコンバータで消費される電流の平均値を低下させることができる。従って、図１に示す実施例１のＤＣ／ＤＣコンバータよりも、さらに軽負荷効率を向上させることができる。
【実施例３】
【００８８】
図１０は本発明の実施例３のＤＣ／ＤＣコンバータの回路構成図である。図１１は本発明の実施例３のＤＣ／ＤＣコンバータの各部の動作を説明するためのタイミングチャートである。
【００８９】
実施例３のＤＣ／ＤＣコンバータは、図１に示した実施例１のＤＣ／ＤＣコンバータの間欠発振動作回路２７を間欠発振動作回路２７ｂに変更したことを特徴とする。
【００９０】
間欠発振動作回路２７ｂは、間欠発振動作回路２７に対し電流源Ｉｒｉｐｐｌｅ、スイッチ２７６を削除し、基準電圧Ｖｒｅｆ２、スイッチ２７７を追加している。
【００９１】
エラーアンプ１４の非反転入力端子にスイッチ２７７の共通端子が接続され、スイッチ２７７の第１切替端子には基準電圧Ｖｒｅｆ１が接続され、スイッチ２７７の第２切替端子には基準電圧Ｖｒｅｆ１よりも低い基準電圧Ｖｒｅｆ２が接続されている。スイッチ２７７は、１ショット回路２７５からのＲｉｐｐｌｅ＿ｏｎ信号によりオンオフする。
【００９２】
図１に示した実施例１では、１間欠発振動作期間中のスイッチ回数を１回に抑えるために間欠発振のオン期間終了時にＦＢ電圧に一時的にリップルを重畳することで誤差増幅信号を瞬時に低下させ、ハイサイドＭＯＳＦＥＴが連続してスイッチ動作するのを防いでいる。
【００９３】
これに対して、実施例３では、１ショット回路２７５が出力するＲｉｐｐｌｅ＿ｏｎ信号に応じて、エラーアンプ１４の非反転入力端子への入力電圧を、基準電圧Ｖｒｅｆ１よりも低い基準電圧Ｖｒｅｆ２にスイッチ２７７により切り換える。これにより、誤差増幅信号を瞬時に低下させ、ハイサイドＭＯＳＦＥＴが連続してスイッチ動作するのを防いでいる。
【００９４】
これによって、図１に示した実施例１と同様に、１間欠周期当たりのスイッチ回数を１回に抑え、従来技術の問題点であった出力電圧Ｖｏｕｔのリップルを低く抑えることができる。また、間欠発振周期が必要以上に低くならないために、出力コンデンサからの音鳴りを抑制することができる。
【実施例４】
【００９５】
図１２は本発明の実施例４のＤＣ／ＤＣコンバータの回路構成図である。図１２に示す実施例４のＤＣ／ＤＣコンバータは、図１０に示す実施例３のＤＣ／ＤＣコンバータに対して、さらに、アンド回路２４、スイッチ２５、スイッチ２６を設けたことを特徴とする。なお、図１２において、図１０に示す構成と同一構成については、その説明を省略する。
【００９６】
アンド回路２４は、ゼロクロス検出回路２２のゼロクロス信号とアンド回路２７３の出力とのアンドをとり、アンド出力をＢＩＡＳ＿ＯＦＦ信号としてスイッチ２５とスイッチ２６とに出力する。スイッチ２５は、発振器１とバイアス源Ｉｂｉａｓ２との間に接続される。スイッチ２６は、ドライブＲＥＧ回路５とバイアス源Ｉｂｉａｓ１との間に接続される。
【００９７】
このように実施例４によれば、アンド回路２４は、間欠発振動作の発振オフ期間、且つ、インダクタ９の回生が完了しゼロクロス信号がＨｉｇｈとなっている期間には、ＢＩＡＳ＿ＯＦＦ信号をローからハイに切り替える。これにより、スイッチ２６とスイッチ２７がオフし、発振器１とドライブＲＥＧ回路５を停止する。
【００９８】
一方、アンド回路２４は、間欠発振動作の発振オン期間には、ＢＩＡＳ＿ＯＦＦ信号をハイからローに切り替える。これにより、スイッチ２５とスイッチ２６がオンし、発振器１とドライブＲＥＧ回路５の動作を再開する。従って、ハイサイドＭＯＳＦＥＴ８およびローサイドＭＯＳＦＥＴ２１のスイッチ動作が再開される。
【００９９】
この繰り返しにより、回路で消費される電流の平均値を低下させることで、図１０に示した実施例４と同様に軽負荷効率をさらに向上させることができる。
【産業上の利用可能性】
【０１００】
本発明は、スイッチング電源装置に利用可能である。
【符号の説明】
【０１０１】
１  発振器
２  ＳＲフリップフロップ
３，２４，２７３，２７４  アンド回路
４  ハイサイドドライバ
５  ドライブＲＥＧ回路
６  逆流防止ダイオード
７  ブートストラップコンデンサ
８  ハイサイドＭＯＳＦＥＴ
９  インダクタ
１０  出力コンデンサ
１１  出力負荷
１２，１３  フィードバック抵抗
１４  エラーアンプ
１５  位相補償抵抗
１６  位相補償コンデンサ
１７  ＰＷＭコンパレータ
１８  インバータ
１９  ノア回路
２０  ローサイドドライバ
２１  ローサイドＭＯＳＦＥＴ
２２  ゼロクロス検出回路
２３  軽負荷検知コンパレータ
２５，２６  スイッチ
２７  間欠発振動作制御回路
２７１  ローパスフィルタ回路
２７２  タイマー回路
２７５  １ショット回路
２７６，２７７，２７１３  スイッチ
２７１１  フィルタ抵抗
２７１２  フィルタ容量
２７１５  オア回路
Ｉｒｉｐｐｌｅ  電流源
Ｉｂｉａｓ１，Ｉｂｉａｓ２  定電流源
【図１】
2015089325.tif 000003
【図２】
2015089325.tif 000004
【図３】
2015089325.tif 000005
【図４】
2015089325.tif 000006
【図５】
2015089325.tif 000007
【図６】
2015089325.tif 000008
【図７】
2015089325.tif 000009
【図８】
2015089325.tif 000010
【図９】
2015089325.tif 000011
【図１０】
2015089325.tif 000012
【図１１】
2015089325.tif 000013
【図１２】
2015089325.tif 000014
【図１３】
2015089325.tif 000015
【図１４】
2015089325.tif 000016
【図１５】
2015089325.tif 000017