(57)【要約】【課題】スイッチングノイズを確実に低減し得る電子部品の実装構造を提供する。【解決手段】第１のランド４０１と、第１のランドと対をなす第２のランド４０２と、本体１０３の両側に一対の電極１０１，１０２が形成され、一対の電極の一方である第１の電極１０１が第１のランドに接続され、一対の電極の他方である第２の電極１０２が第２のランドに接続されたチップ状の電子部品１００と、第１のランドに接続された第１の配線４０３と、第２のランドに接続され、電子部品の本体のうちの一対の電極により覆われていない部分と平面視において重なり合っている第１の部分パターン４０４Ａと、第１の部分パターンと一体に形成され、電子部品の第１の電極と平面視において重なり合っている第２の部分パターン４０４Ｂと、第２の部分パターンと一体に形成され、第１の配線と並行している第３の部分パターン４０４Ｃとを含む第２の配線４０４とを有している。【選択図】図２
2015119052.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された第１のランドと、
前記基板上に形成され、前記第１のランドと対をなす第２のランドと、
本体の両側に一対の電極が形成され、前記一対の電極の一方である第１の電極が前記第１のランドに接続され、前記一対の電極の他方である第２の電極が前記第２のランドに接続されたチップ状の電子部品と、
前記第１のランドに接続された第１の配線と、
前記第２のランドに接続され、前記電子部品の前記本体のうちの前記一対の電極により覆われていない部分と平面視において重なり合っている第１の部分パターンと、前記第１の部分パターンと一体に形成され、前記電子部品の前記第１の電極と平面視において重なり合っている第２の部分パターンと、前記第２の部分パターンと一体に形成され、前記第１の配線と並行している第３の部分パターンとを含む第２の配線と
を有することを特徴とする電子部品の実装構造。
【請求項２】
前記第１のランドは、第１の分割パターンと第２の分割パターンとに分割されており、
前記第２の部分パターンは、前記第１の分割パターンと前記第２の分割パターンとの間に位置している
ことを特徴とする請求項１記載の電子部品の実装構造。
【請求項３】
前記第２の部分パターンは、第３の分割パターンと第４の分割パターンとに分割されており、
前記第１のランドは、前記第３の分割パターンと前記第４の分割パターンとの間に位置している
ことを特徴とする請求項１記載の電子部品の実装構造。
【請求項４】
前記第２のランドの長手方向における前記第２の部分パターンの寸法は、前記第２のランドの長手方向における前記第１電極の寸法の１／４〜３／４の範囲内である
ことを特徴とする請求項１乃至３のいずれか１項に記載の電子部品の実装構造。
【請求項５】
基板と、
前記基板上に形成された第１のランドであって、本体の両側に一対の電極が形成されたチップ状の電子部品を前記基板上に実装した際に、前記一対の電極の一方である第１の電極に接続される第１のランドと、
前記基板上に形成され、前記第１のランドと対をなす第２のランドであって、前記電子部品を前記基板上に実装した際に、前記一対の電極の他方である第２の電極に接続される第２のランドと、
前記第１のランドに接続された第１の配線と、
前記第２のランドに接続され、前記電子部品の前記本体のうちの前記一対の電極により覆われていない部分と平面視において重なり合うように形成された第１の部分パターンと、前記第１の部分パターンと一体に形成され、前記電子部品の前記第１の電極と平面視において重なり合うように形成された第２の部分パターンと、前記第２の部分パターンと一体に形成され、前記第１の配線と並行している第３の部分パターンとを含む第２の配線と
を有することを特徴とするプリント配線板。
【請求項６】
前記第１のランドは、第１の分割パターンと第２の分割パターンとに分割されており、
前記第２の部分パターンは、前記第１の分割パターンと前記第２の分割パターンとの間に位置している
ことを特徴とする請求項５記載のプリント配線板。
【請求項７】
前記第２の部分パターンは、第３の分割パターンと第４の分割パターンとに分割されており、
前記第１のランドは、前記第３の分割パターンと前記第４の分割パターンとの間に位置している
ことを特徴とする請求項５記載のプリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の実装構造及びプリント配線板に関する。
【背景技術】
【０００２】
電源電圧を安定させるとともにスイッチングノイズを低減すべく、従来より、チップキャパシタ等を用いて電源ラインをデカップリングすることが行われている。
キャパシタと半導体素子とを接続する配線の引き回しが長くなると、寄生インダクタンスが大きくなり、十分に効果的にデカップリングを行い得ない。
このため、半導体素子の近傍にキャパシタを配することにより、寄生インダクタンスを低減し、これにより、効果的なスイッチングノイズの低減を図っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４８２９９９８号公報
【特許文献２】特開平７−１８３６２７号公報
【特許文献３】特開平５−１０２６２１号公報
【特許文献４】特開２００５−８５８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、近時では、電子機器の動作周波数の高周波化等に伴い、スイッチングノイズが大きくなる傾向にある。また、電源電圧の低電圧化に伴い、スイッチングノイズの更なる低減が求められている。
【０００５】
本発明の目的は、スイッチングノイズを確実に低減し得る電子部品の実装構造及びプリント配線板を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一観点によれば、基板上に形成された第１のランドと、前記基板上に形成され、前記第１のランドと対をなす第２のランドと、本体の両側に一対の電極が形成され、前記一対の電極の一方である第１の電極が前記第１のランドに接続され、前記一対の電極の他方である第２の電極が前記第２のランドに接続されたチップ状の電子部品と、前記第１のランドに接続された第１の配線と、前記第２のランドに接続され、前記電子部品の前記本体のうちの前記一対の電極により覆われていない部分と平面視において重なり合っている第１の部分パターンと、前記第１の部分パターンと一体に形成され、前記電子部品の前記第１の電極と平面視において重なり合っている第２の部分パターンと、前記第２の部分パターンと一体に形成され、前記第１の配線と並行している第３の部分パターンとを含む第２の配線とを有することを特徴とする電子部品の実装構造が提供される。
【０００７】
本発明の他の観点によれば、基板と、前記基板上に形成された第１のランドであって、本体の両側に一対の電極が形成されたチップ状の電子部品を前記基板上に実装した際に、前記一対の電極の一方である第１の電極に接続される第１のランドと、前記基板上に形成され、前記第１のランドと対をなす第２のランドであって、前記電子部品を前記基板上に実装した際に、前記一対の電極の他方である第２の電極に接続される第２のランドと、前記第１のランドに接続された第１の配線と、前記第２のランドに接続され、前記電子部品の前記本体のうちの前記一対の電極により覆われていない部分と平面視において重なり合うように形成された第１の部分パターンと、前記第１の部分パターンと一体に形成され、前記電子部品の前記第１の電極と平面視において重なり合うように形成された第２の部分パターンと、前記第２の部分パターンと一体に形成され、前記第１の配線と並行している第３の部分パターンとを含む第２の配線とを有することを特徴とするプリント配線板が提供される。
【発明の効果】
【０００８】
本発明によれば、第１の配線及び電子部品に流れる電流により生ずる磁界と、第２の配線に流れる電流により生ずる磁界とが、互いに打ち消し合う。しかも、第２の配線の一部を構成する第２の部分パターンが、第１の部分パターンや第３の部分パターンと一体に形成されており、電子部品の第１の電極と平面視において重なり合っているため、寄生インダクタンスが小さい。第１の配線及び電子部品に流れる電流により生ずる磁界と第２の配線に流れる電流により生ずる磁界とが互いに打ち消し合い、しかも、寄生インダクタンスが小さいため、スイッチングノイズを確実に低減し得る電子部品の実装構造を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態による電子部品の実装構造の概略を示す断面図である。
【図２】一実施形態による電子部品の実装構造を示す平面図である。
【図３】電子部品を示す平面図である。
【図４】一実施形態による電子部品の実装構造の寄生インダクタンスを示す等価回路図である。
【図５】一実施形態の変形例（その１）による電子部品の実装構造を示す平面図である。
【図６】一実施形態の変形例（その２）による電子部品の実装構造を示す平面図である。
【図７】一実施形態の変形例（その３）による電子部品の実装構造を示す平面図である。
【図８】第２の配線の第２の部分パターンの幅と寄生インダクタンスとの関係を示すシミュレーション結果を示すグラフである。
【図９】参考例による電子部品の実装構造を示す平面図である。
【図１０】参考例による電子部品の実装構造を示す断面図である。
【発明を実施するための形態】
【００１０】
参考例による電子部品の実装構造について図９及び図１０を用いて説明する。図９は、参考例による電子部品の実装構造を示す平面図である。図１０は、参考例による電子部品の実装構造を示す断面図である。なお、図９（ａ）は、最上層の配線層２５２に形成されたパターンを示しており、図９（ｂ）は、配線層２５２の下層に位置する配線層２５４に形成されたパターンを示している。図９（ｃ）は、配線層２５２と配線層２５４とに形成されたパターンを示している。
【００１１】
プリント配線板２５０は、配線層２５２、２５４、２５６、２５８が絶縁層２５３、２５５、２５７を介して積層された構造となっている。最上層の配線層２５２には、一対のランド４５１、４５２が形成されている。一対のランド４５１、４５２のうちの一方である第１のランド４５１には、第１の配線４５３が接続されている。一対のランド４５１、４５２のうちの他方である第２のランド４５２には、第１のパターン４５４Ａが接続されている。配線層２５２の下層に位置する配線層４５４には、第２のパターン４５４Ｂが形成されている。第１のパターン４５４Ａと第２のパターン４５４Ｂとは、ヴィア４５５により電気的に接続されている。配線層２５２には、第３のパターン４５４Ｃが形成されている。第２のパターン４５４Ｂと第３のパターン４５４Ｃとは、ヴィア４５５により電気的に接続されている。こうして、第１のパターン４５４Ａと、第１のパターン４５４Ａとは異なる層に形成された第２のパターン４５４Ｂと、第１のパターン４５４Ｂと同じ層に形成された第３のパターン４５４Ｃとにより、第２の配線４５４が構成されている。なお、第２のパターン４５４Ｂを、第１のパターン４５４Ａや第３のパターン４５４Ｃと異なる層に形成しているのは、第１のランド４５１と第２の配線４５４とが短絡するのを防止するためである。
【００１２】
このように、第１のランド４５１を迂回するように、第１のパターン４５４Ａや第３のパターン４５４Ｃと異なる層に第２のパターン４５４Ｂが形成されている。
【００１３】
プリント配線板２５０の上面側及び下面側には、ソルダーレジスト膜２５１、２５９がそれぞれ形成されている。プリント配線板２５０上の電子部品実装領域４５６には、本体１５３の両側に一対の電極１５１、１５２が形成された電子部品１５０が実装されている。電子部品１５０の一対の電極１５１、１５２のうちの一方である第１の電極１５１は、はんだ３５１を介して第１のランド４５１に接続されている。電子部品１５０の一対の電極１５１、１５２のうちの他方である第２の電極１５２は、はんだ３５１を介して第２のランド４５２に接続されている。
【００１４】
図９、図１０に示す参考例による電子部品の実装構造によれば、第１の配線４５３及び電子部品１５０に流れる電流により生ずる磁界と、第２の配線４５４に流れる電流により生ずる磁界とが、互いに打ち消しあう。このため、図９、図１０に示す参考例による電子部品の実装構造によれば、スイッチングノイズの低減に寄与することができる。
【００１５】
しかしながら、図９、図１０に示す参考例による電子部品の実装構造では、第１のランド４５１を迂回すべく、第１のパターン４５４Ａや第３のパターン４５４Ｃと別個の層に第２のパターン４５４Ｂを形成している。第１のパターン４５４Ａと第２のパターン４５４Ｂとを接続するためのヴィア４５５や、第２のパターン４５４Ｂと第３のパターン４５４Ｃとを接続するためのヴィア４５５は、寄生インダクタンスの増加を招く。殊に、近時では、電子機器の小型化の要請により、より小型の電子部品１５０が用いられるようになってきている。このため、第１のパターン４５４Ａと第２のパターン４５４Ｂとを接続するためのヴィア４５５や、第２のパターン４５４Ｂと第３のパターン４５４Ｃとを接続するためのヴィア４５５は、それぞれ１つずつしか配置できないことが考えられる。この場合には、第１のパターン４５４Ａと第２のパターン４５４Ｂとの接続箇所や第２のパターン４５４Ｂと第３のパターン４５４Ｃとの接続箇所において、大きな寄生インダクタンスが生じてしまう。大きな寄生インダクタンスは、効果的なデカップリングにおける阻害要因となる。また、寄生インダクタンスの低減を図るべく、第２のパターン４５４Ｂの幅を大きく設定することも考えられるが、第２のパターン４５４Ｂの幅を大きく設定した場合には、配線層２５４に他の配線を形成するためのスペースが減少してしまう。
【００１６】
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
【００１７】
［一実施形態］
一実施形態による電子部品の実装構造を図１乃至図４を用いて説明する。図１は、本実施形態による電子部品の実装構造の概略を示す断面図である。図２は、本実施形態による電子部品の実装構造を示す平面図である。図３は、電子部品を示す平面図である。
【００１８】
基板２００は、例えばプリント配線板である。プリント配線板２００は、配線層２０２、２０４、２０６、２０８が絶縁層２０３、２０５、２０７を介して積層された構成となっている。最上層の配線層２０２の下層側には、配線層２０４が位置している。配線層２０２と配線層２０４との間には、絶縁層２０３が位置している。配線層２０４の下層側には、配線層２０６が位置している。配線層２０４と配線層２０６との間には、絶縁層２０５が位置している。配線層２０６の下層側には、配線層２０８が位置している。配線層２０６と配線層２０８との間には、絶縁層２０７が位置している。プリント配線板２００の上面側及び下面側は、レジスト膜２０１、２０９、即ち、ソルダーレジスト膜２０１、２０９によりそれぞれ被覆されている。各々の配線層２０２、２０４、２０６、２０８には、配線等が形成されている。各々の配線層２０２、２０４、２０６、２０８に形成された配線どうしは、絶縁層２０３、２０５、２０７に埋め込まれたヴィア等により適宜接続されている。
【００１９】
プリント配線板２００上、即ち、基板上には、電子部品１００が実装されている。基板２００のうちの電子部品が実装される領域４０５、即ち、電子部品実装領域４０５には、電子部品１００が実装されている。電子部品１００は、例えばチップ状の電子部品である。換言すれば、電子部品１００は、表面実装用の電子部品である。より具体的には、電子部品１００は、例えば、チップ状のコンデンサ、即ち、チップコンデンサ（チップキャパシタ）である。
【００２０】
電子部品実装領域４０５の平面形状は、電子部品１００の平面形状に対応している。
電子部品１００は、本体１０３、即ち、本体部１０３の両側に、一対の電極１０１、１０２が設けられた構造になっている。一対の電極１０１、１０２のうちの一方である第１の電極１０１は、本体１０３の一方の側に形成されている。一対の電極１０１、１０２のうちの他方である第２の電極１０２は、本体１０３の他方の側に形成されている。電子部品１００の一対の電極１０１、１０２は、電子部品１００の短辺に配されている。電子部品１００の長手方向、即ち、図２における紙面左右方向は、第１の電極１０１と第２の電極１０２とを結ぶ方向と一致している。
【００２１】
最上層の配線層２０２、即ち、最表層の配線層２０２には、一対のランド４０１、４０２と第１の配線４０３と第２の配線４０４とが形成されている。
【００２２】
一対のランド４０１、４０２のうちの第１のランド４０１は、電子部品１００の第１の電極１０１が接続されるものである。第１のランド４０１は、電子部品実装領域４０５の一方の側に形成されている。第１のランド４０１の少なくとも一部は、電子部品実装領域４０５内に位置している。
【００２３】
一対のランド４０１、４０２のうちの第２のランド４０２は、電子部品１００の第２の電極１０２が接続されるものである。第２のランド４０２は、電子部品実装領域４０５の他方の側に形成されている。第２のランド４０２の少なくとも一部は、電子部品実装領域４０５内に位置している。
【００２４】
第２のランド４０２の長手方向は、図２の紙面上下方向、即ち、電子部品実装領域４０５の長手方向と直交する方向である。
【００２５】
図２の紙面上下方向における第１のランド４０１の寸法は、第２のランド４０２の長手方向の寸法、即ち、図２の紙面上下方向における第２のランド４０２の寸法より小さく設定されている。
【００２６】
第１のランド４０１は、はんだ３０１を介して、電子部品１００の第１の電極１０１と接続されている。第２のランド４０２は、はんだ３０１を介して、電子部品１００の第２の電極１０２と接続されている。
【００２７】
第１の配線４０３は、第１のランド４０１に接続されている。第１のランド４０１と第１の配線４０３とは一体に形成されている。第１の配線４０３と第１のランド４０１とを含む導電パターンのうちのレジスト層２０１により覆われていない部分が、第１のランド４０１となっている。第１の配線４０３と第１のランド４０１とを含む導電パターンのうちのレジスト層２０１により覆われている部分が、第１の配線４０３となっている。第１の配線４０３のうちの第１のランド４０１に接続されている部分の長手方向は、電子部品実装領域４０５の長手方向、即ち、図２における紙面左右方向と一致している。
【００２８】
第２の配線４０４は、第２のランド４０２に接続されている。第２のランド４０２と第２の配線４０４とは一体に形成されている。第２の配線４０４と第２のランド４０２とを含む導電パターンのうちのレジスト層２０１により覆われていない部分が、第２のランド４０２となっている。第２の配線４０４と第２のランド４０２とを含む導電パターンのうちのレジスト層２０１により覆われている部分が、第２の配線４０４となっている。
【００２９】
第２の配線４０４は、第２のランド４０２に接続された第１の部分パターン４０４Ａを含んでいる。第１の部分パターン４０４Ａの一方の側は、第２のランド４０２に接続されている。第１の部分パターン４０４Ａの他方の側は、後述する第２の部分パターン４０４Ｂに接続されている。第１の部分パターン４０４Ａは、第２のランド４０２と一体に形成されている。第１の部分パターン４０４Ａは、少なくとも一部が、電子部品１００の本体１０３のうちの一対の電極１０１、１０２に覆われていない部分と平面視において重なり合うように形成されている。図２の紙面上下方向における第１の部分パターン４０４Ａの寸法（幅）は、図２の紙面上下方向における第２のランド４０２の寸法（幅）と同等に設定されている。
【００３０】
第２の配線４０４は、第１の部分パターン４０４Ａに接続された第２の部分パターン４０４Ｂを更に含んでいる。第２の部分パターン４０４Ｂの一方の側は、第１の部分パターン４０４Ａに接続されている。第２の部分パターン４０４Ｂの他方の側は、後述する第３の部分パターン４０４Ｃに接続されている。第２の部分パターン４０４Ｂは、第１の部分パターン４０４Ａと一体に形成されている。第２の部分パターン４０４Ｂは、少なくとも一部が、電子部品１００の第１の電極１０１と平面視において重なり合うように形成されている。図２の紙面上下方向における第２の部分パターン４０４Ｂの寸法Ｗは、図２の紙面上下方向における第２のランド４０２の寸法（幅）や第１の部分パターン４０４Ａの寸法（幅）より小さく設定されている。
【００３１】
第２の配線４０４は、第２の部分パターン４０４Ｂに接続された第３の部分パターン４０４Ｃを更に含んでいる。第３の部分パターン４０４Ｃの一方の側は、第２の部分パターン４０４Ｂに接続されている。第３の部分パターン４０４Ｃは、少なくとも一部が、第１の配線４０３と並行している。第３の部分パターン４０４Ｃは、第２の部分パターン４０４Ｂと一体に形成されている。図２の紙面上下方向における第３の部分パターン４０４Ｃの寸法（幅）は、例えば、図２の紙面上下方向における第２の部分パターン４０４Ｂの寸法（幅）と同等に設定されている。
【００３２】
なお、図２の紙面上下方向における第３の部分パターン４０４Ｃの寸法（幅）と図２の紙面上下方向における第２の部分パターン４０４Ｂの寸法（幅）とは、同等に設定することに限定されるものではない。図２の紙面上下方向における第３の部分パターン４０４Ｃの寸法（幅）と図２の紙面上下方向における第２の部分パターン４０４Ｂの寸法（幅）とが、互いに異なっていてもよい。
【００３３】
このように、本実施形態では、図２の紙面上下方向における第１のランド４０１の寸法が、図２の紙面上下方向における第２のランド４０２の寸法より小さく設定されている。そして、第２のランド４０２に電気的に接続された第２の配線４０４のうちの第１の部分パターン４０４Ａが、電子部品１００の本体１０３のうちの一対の電極１０１、１０２により覆われていない部分と平面視において重なり合っている。更に、第２の配線４０４のうちの第２の部分パターン４０４Ｂが、電子部品１００の第１の電極１０１と平面視において重なり合っている。第２の部分パターン４０４Ｂは、第１の部分パターン４０４Ａや第３の部分パターン４０４Ｃと同じ層に形成されており、しかも、第１の部分パターン４０４Ａや第３の部分パターン４０４Ｃと一体に形成されている。
【００３４】
図４は、本実施形態による電子部品の実装構造における寄生インダクタンスを示す等価回路図である。
【００３５】
Ｌ１は、第１のランド４０１の自己インダクタンスを示している。Ｌ２は、電子部品１００、即ち、チップキャパシタ１００の自己インダクタンスを示している。Ｌ３は、第２ランド４０２の自己インダクタンスを示している。Ｌ４は、第２の配線４０４の第１の部分パターン４０４Ａの自己インダクタンスを示している。Ｌ５は、第２の配線４０４の第２の部分パターン４０４Ｂの自己インダクタンスを示している。Ｍ１は、電子部品１００と第２の配線４０４の第１の部分パターン４０４Ａとの間の相互インダクタンスを示している。Ｍ２は、電子部品１００と第２の配線４０４の第２の部分パターン４０４Ｂとの間の相互インダクタンスを示している。
【００３６】
本実施形態による電子部品の実装構造における寄生インダクタンスＬは、以下の式（１）により表される。式（１）において、（Ｌ２−Ｍ１−Ｍ２）は、電子部品１００の寄生インダクタンスを示している。式（１）において、（Ｌ４−Ｍ１）は、第１の配線４０４の第２の部分パターン４０４Ａの寄生インダクタンスを示している。式（１）において、（Ｌ５−Ｍ２）は、第２の配線４０４の第２の部分パターン４０４Ｂの寄生インダクタンスを示している。
Ｌ＝Ｌ１＋（Ｌ２−Ｍ１−Ｍ２）＋Ｌ３＋（Ｌ４−Ｍ１）＋（Ｌ５−Ｍ２）  ・・・（１）
【００３７】
図８、図９に示す参考例による電子部品の実装構造の寄生インダクタンスＬ′は、以下の式（２）により表される。式（２）において、（Ｌ′２−Ｍ′１）は、電子部品１５０、即ち、チップキャパシタ１５０における寄生インダクタンスを示している。式（２）において、（Ｌ′４−Ｍ′１）は、第２の配線４５４における寄生インダクタンスを示している。
Ｌ′＝Ｌ′１＋（Ｌ′２−Ｍ′１）＋Ｌ′３＋（Ｌ′４−Ｍ′１）  ・・・（２）
【００３８】
本実施形態では、図２の紙面上下方向における第１のランド４０１の寸法（幅）は、図９の紙面上下方向における第１のランド４５１の寸法（幅）より小さくなっている。自己インダクタンスは、パターンの幅が狭くなるほど大きくなる。従って、本実施形態における第１のランド４０１の自己インダクタンスＬ１は、図９、図１０に示す参考例における第１のランド４５１の自己インダクタンスＬ′１よりも大きくなっている。
【００３９】
一方、本実施形態では、第２の配線４０４の第２の部分パターン４０４Ｂが、電子部品１００の第１の電極１０１と平面視において重なり合っている。このため、本実施形態では、電子部品１００の第１の電極１０１と第２の配線４０４の第２の部分パターン４０４Ｂとの間に、相互インダクタンスＭ２が生じる。このため、本実施形態における電子部品１００の寄生インダクタンス（Ｌ２−Ｍ１−Ｍ２）は、図９、図１０に示す参考例における電子部品１５０の寄生インダクタンス（Ｌ’２−Ｍ’１）より小さくなる。また、本実施形態における第２の配線４０４の寄生インダクタンス［（Ｌ４−Ｍ１）＋（Ｌ５−Ｍ２）］は、図９、図１０に示す参考例における第２の配線４５４の寄生インダクタンス（Ｌ’４−Ｍ’１）より小さくなる。
【００４０】
電子部品１００の第１の電極１０１と第２の配線４０４の第２の部分パターン４０４Ｂとの間の相互インダクタンスＭ２による寄生インダクタンスの減少量は、第１のランド４０１の幅を小さくすることによる寄生インダクタンスの増加量よりも大きい。このため、第１実施形態によれば、電子部品の実装構造における寄生インダクタンスを低減することができる。
【００４１】
このように、本実施形態によれば、第１の配線４０３及び電子部品１００に流れる電流により生ずる磁界と、第２の配線４０４に流れる電流により生ずる磁界とが、互いに打ち消し合う。しかも、第２の部分パターン４０４Ｂが、電子部品１００の第１の電極１０１と平面視において重なり合っている。しかも、第２の部分パターン４０４Ｂが第１の部分パターン４０４Ａや第３の部分パターン４０４Ｃと一体に形成されている。このため、電子部品の実装構造における寄生インダクタンスが小さい。このように、第１の配線４０３及び電子部品１００に流れる電流により生ずる磁界と第２の配線４０４に流れる電流により生ずる磁界とが互いに打ち消し合い、しかも、寄生インダクタンスが小さいため、スイッチングノイズを確実に低減することができる。
【００４２】
（変形例（その１））
次に、本実施形態の変形例（その１）による電子部品の実装構造について図５を用いて説明する。図５は、本変形例による電子部品の実装構造を示す平面図である。
【００４３】
本変形例による電子部品の実装構造は、第１のランド４１１が２つの分割パターン４１１ａ、４１１ｂに分割されており、第２の配線４１４の第２の部分パターン４１４Ｂがこれら２つの分割パターン４１１ａ、４１１ｂの間に位置しているものである。
【００４４】
図５に示すように、第１のランド４１１が、分割パターン４１１ａと分割パターン４１１ｂとに分割されている。また、第１の配線４１３が、分割パターン４１３ａと分割パターン４１３ｂとに分割されている。第１の配線４１３の分割パターン４１３ａは、第１のランド４１１の分割パターン４１１ａに接続されている。第１の配線４１３の分割パターン４１３ｂは、第１のランド４１１の分割パターン４１１ｂに接続されている。第１の配線４１３の分割パターン４１３ｂと第１のランド４１１の分割パターン４１１ｂとは一体に形成されている。第１の配線４１３の分割パターン４１３ａと第１の配線４１３の分割パターン４１３ｂとは、図示しない箇所において電気的に接続されている。図５の紙面上下方向における第１のランド４１１の分割パターン４１１ａ、４１１ｂの寸法（幅）の総和は、図５の紙面上下方向における第２のランド４１２の寸法より小さく設定されている。
【００４５】
第２の配線４１４は、第２のランド４１２に接続された第１の部分パターン４１４Ａを含んでいる。第２の配線４１４の第１の部分パターン４１４Ａは、少なくとも一部が、電子部品１００の本体１０３のうちの一対の電極１０１、１０２に覆われていない部分と平面視において重なり合うように形成されている。図５の紙面上下方向における第１の部分パターン４１４Ａの寸法（幅）は、図５の紙面上下方向における第２のランド４１２の寸法（幅）と同等に設定されている。
【００４６】
第２の配線４１４は、第１の部分パターン４１４Ａに接続された第２の部分パターン４１４Ｂを更に含んでいる。第２の配線４１４の第２の部分パターン４１４Ｂは、少なくとも一部が、電子部品１００の第１の電極１０１と平面視において重なり合うように形成されている。図５の紙面上下方向における第２の部分パターン４１４Ｂの寸法（幅）Ｗは、図５の紙面上下方向における第２のランド４１２の寸法（幅）より小さく設定されている。第２の部分パターン４１４Ｂは、第１のランド４１１の分割パターン４１１ａと第１のランド４１１の分割パターン４１１ｂの間に位置している。
【００４７】
第２の配線４１４は、第２の部分パターン４１４Ｂに接続された第３の部分パターン４１４Ｃを更に含んでいる。第３の部分パターン４１４Ｃは、少なくとも一部が、第１の配線４１３と並行している。図５の紙面上下方向における第３の部分パターン４１４Ｃの寸法（幅）は、図５の紙面上下方向における第２の部分パターン４１４Ｂの寸法（幅）と同等に設定されている。
【００４８】
図５の紙面左右方向に沿った第１の部分パターン４１４Ａの中心線と、図５の紙面左右方向に沿った第２の部分パターン４１４Ｂの中心線と、図５の紙面左右方向に沿った第３の部分パターン４１４Ｃの中心線とは一致している。第１の部分パターン４１４Ａと第２の部分パターン４１４Ｂと第３の部分パターン４１４Ｃとを含む第２の配線４１４の図５の紙面左右方向に沿った中心線は、電子部品実装領域４１５の長手方向に沿った中心線と一致している。
【００４９】
高周波領域においては、配線を流れる電流は、配線の周縁部に集中する傾向がある。このため、第１の部分パターン４１４Ａを流れる高周波のノイズ電流は、第１の部分パターン４１４Ａの周縁部に集中すると考えられる。上述したように、図５の紙面左右方向に沿った第１の部分パターン４１４Ａの中心線と、図５の紙面左右方向に沿った第２の部分パターン４１４Ｂの中心線とは一致している。このため、第１の部分パターン４１４Ａのうちの図５の紙面上側の周縁部に沿って流れるノイズ電流の経路長と、第１の部分パターン４１４Ａのうちの図５の紙面下側の周縁部に沿って流れるノイズ電流の経路長とは同等となる。
【００５０】
このため、第１の部分パターン４１４Ａを介して流れるノイズ電流は、図５の紙面上側と紙面下側とに均等に分散されることとなる。第１の部分パターン４１４Ａを介して流れるノイズ電流が、図５の紙面上側と紙面下側とで均等に分散され得るこのような構成は、寄生インダクタンスが最小化される構成である。
【００５１】
従って、本変形例によれば、高周波ノイズをより確実に低減し得る電子部品の実装構造を提供することができる。
【００５２】
（変形例（その２））
次に、本実施形態の変形例（その２）による電子部品の実装構造について図６を用いて説明する。図６は、本変形例による電子部品の実装構造を示す平面図である。
【００５３】
本変形例による電子部品の実装構造は、第２の配線４２４の第２の部分パターン４２４Ｂが２つの分割パターン４２４Ｂａ、４２４Ｂｂに分割されており、第１のランド４２１がこれら２つの分割パターン４２４Ｂａ、４２４Ｂｂの間に位置しているものである。
【００５４】
第１の配線４２３は、第１のランド４２１に接続されている。図６の紙面上下方向におけるランド４２１の寸法は、図６の紙面上下方向におけるランド４２２の寸法より小さく設定されている。図６の紙面左右方向に沿った第１の配線４２３の中心線は、電子部品実装領域４２５の長手方向における中心線と一致している。
【００５５】
第２の配線４２４は、第２のランド４２２に接続された第１の部分パターン４２４Ａを含んでいる。第２の配線４２４の第１の部分パターン４２４Ａは、少なくとも一部が、電子部品１００の本体１０３のうちの一対の電極１０１、１０２に覆われていない部分と平面視において重なり合うように形成されている。図６の紙面上下方向における第１の部分パターン４２４Ａの寸法（幅）は、図６の紙面上下方向における第２のランド４２２の寸法（幅）と同等に設定されている。図６の紙面左右方向に沿った第２の部分パターン４２４Ａの中心線は、図６の紙面左右方向に沿った第１の配線４２３の中心線と一致している。
【００５６】
第２の配線４２４は、第１の部分パターン４２４Ａに接続された第２の部分パターン４２４Ｂを更に含んでいる。第２の部分パターン４２４Ｂは、分割パターン４２４Ｂａと分割パターン４２４Ｂｂとに分割されている。分割パターン４２４Ｂａは、少なくとも一部が、電子部品１００の第１の電極１０１と平面視において重なり合うように形成されている。分割パターン４２４Ｂｂは、少なくとも一部が、電子部品１００の第１の電極１０１と平面視において重なり合うように形成されている。図６の紙面上下方向における分割パターン４２４Ｂａの寸法（幅）Ｗａと図６の紙面上下方向における分割パターン４２４Ｂｂの寸法（幅）Ｗｂとの和は、図６の紙面上下方向における第２のランド４２２の寸法（幅）より小さく設定されている。分割パターン４２４Ｂａと分割パターン４２４Ｂｂとの間に第１のランド４２１が位置している。
【００５７】
第２の配線４２４は、第２の部分パターン４２４Ｂに接続された第３の部分パターン４２４Ｃを更に含んでいる。第３の部分パターン４２４Ｃは、分割パターン４２４Ｃａと分割パターン４２４Ｃｂとに分割されている。第３の部分パターン４２４Ｃの分割パターン４２４Ｃａは、第２の部分パターン４２４Ｂの分割パターン４２４Ｂａに接続されている。第３の部分パターン４２４Ｃの分割パターン４２４Ｃｂは、第２の部分パターン４２４Ｂの分割パターン４２４Ｂｂに接続されている。第２の配線４２４の第３の部分パターン４２４Ｃの少なくとも一部は、第１の配線４２３と並行している。より具体的には、第３の部分パターン４２４Ｃの分割パターン４２４Ｃａの少なくとも一部は、第１の配線４２３と並行している。また、第３の部分パターン４２４Ｃの分割パターン４２４Ｃｂの少なくとも一部は、第１の配線４２３と並行している。図６の紙面上下方向における分割パターン４２４Ｃａの寸法（幅）は、図６の紙面上下方向における分割パターン４２４Ｂａの寸法（幅）と同等に設定されている。図６の紙面上下方向における分割パターン４２４Ｃｂの寸法（幅）は、図６の紙面上下方向における分割パターン４２４Ｂｂの寸法（幅）と同等に設定されている。
【００５８】
上述したように、高周波領域においては、配線を流れる電流は、配線の周縁部に集中する傾向がある。このため、第１の部分パターン４２４Ａを流れる高周波のノイズ電流は、第１の部分パターン４２４Ａの周縁部に集中すると考えられる。本変形例では、図６の紙面上側における第１の部分パターン４２４Ａの周縁部に沿うように、分割パターン４２４Ｂａ及び分割パターン４２４Ｃａが形成されている。また、図６の紙面下側における第１の部分パターン４２４Ａの周縁部に沿うように、分割パターン４２４Ｂｂ及び分割パターン４２４Ｃｂが形成されている。このため、本変形例によれば、第２のランド４２２から第１の部分パターン４２４Ａを介して第２の部分パターン４２４Ｂに至るノイズ電流の経路を短くすることができる。
【００５９】
従って、本変形例によれば、高周波ノイズをより確実に低減し得る電子部品の実装構造を提供することができる。
【００６０】
（変形例（その３））
次に、本実施形態の変形例（その３）による電子部品の実装構造について図７を用いて説明する。図７は、本変形例による電子部品の実装構造を示す平面図である。
【００６１】
本変形例による電子部品の実装構造は、部分パターン４３４Ａ、４３４Ｂのコーナー部４３６ａ、４３６ｂが電子部品実装領域４３５の長手方向に対して斜めに成形されているものである。
【００６２】
図７に示すように、第１の配線４３３は、第１のランド４３１に接続されている。図７の紙面上下方向における第１のランド４３１の寸法（幅）は、図７の紙面上下方向における第２のランド４３２の寸法（幅）より小さく設定されている。
【００６３】
第２の配線４３４は、第２のランド４３２に接続された第１の部分パターン４３４Ａを含んでいる。第１の部分パターン４３４Ａは、少なくとも一部が、電子部品１００の本体１０３のうちの一対の電極１０１、１０２に覆われていない部分と平面視において重なり合うように形成されている。図７の紙面上下方向における第１の部分パターン４３４Ａの寸法（幅）は、図７の紙面上下方向における第２のランド４３２の寸法（幅）と同等に設定されている。第１の部分パターン４３４Ａのコーナー部４３６ａは、電子部品実装領域４３５の長手方向に対して斜めに成形されている。
【００６４】
第２の配線４３４は、第１の部分パターン４３４Ａに接続された第２の部分パターン４３４Ｂを更に含んでいる。第２の部分パターン４３４Ｂは、少なくとも一部が、電子部品１００の第１の電極１０１と平面視において重なり合うように形成されている。図７の紙面上下方向における部分パターン４３４Ｂの寸法（幅）Ｗは、図７の紙面上下方向における第２のランド４３２の寸法（幅）より小さく設定されている。第１の部分パターン４３４Ａと第２の部分パターン４３４Ｂと境界に位置するコーナー部４３６ｂが、電子部品実装領域４３５の長手方向に対して斜めに成形されている。
【００６５】
第２の配線４３４は、第２の部分パターン４３４Ｂに接続された第３の部分パターン４３４Ｃを更に含んでいる。第３の部分パターン４３４Ｃの少なくとも一部は、第１の配線４３３と並行している。図７の紙面上下方向における部分パターン４３４Ｃの寸法（幅）は、図７の紙面上下方向における部分パターン４３４Ｂの寸法（幅）と同等に設定されている。
【００６６】
上述したように、高周波領域においては、配線を流れる電流は、配線の周縁部に集中する傾向がある。このため、第１の部分パターン４３４Ａ及び第２の部分パターン４３４Ｂを介して第２のランド４３２から第３の部分パターン４２４Ｃに達する電流は、第１の部分パターン４３４Ａ及び第２の部分パターン４３４Ｂの周縁部に集中すると考えられる。本変形例では、第１の部分パターン４３４Ａのコーナー部４３６ａ、及び、第１の部分パターン４３４Ａと第２の部分パターン４３４Ｂとの境界に位置するコーナー部４３６ｂが斜めに成形されている。このため、本変形例によれば、第２のランド４３２から第１の部分パターン４３４Ａ及び第２の部分パターン４３４Ｂを介して第３の部分パターン４２４Ｃに至るノイズ電流の経路を短くすることができる。
【００６７】
従って、本変形例によっても、寄生インダクタンスを十分に低減することができ、高周波ノイズを確実に低減し得る電子部品の実装構造を提供することができる。
【００６８】
（評価結果）
実施例、即ち、図５に示す変形例（その１）による電子部品の実装構造について、シミュレーションを行った。各構成要素の寸法は、以下の通りとした。図３の紙面上下方向における電子部品１００の寸法は、０．８ｍｍとした。図３の紙面左右方向における電子部品１００の寸法は１．６ｍｍとした。図５の紙面上下方向における第１のランド４１１の分割パターン４１１ａ、４１１ｂの寸法は、それぞれ０．２５ｍｍとした。図５の紙面左右方向における第１のランド４１１の分割パターン４１１ａ、４１１ｂの寸法は、それぞれ０．３ｍｍとした。図５の紙面上下方向における第２のランド４１２の寸法は、０．８ｍｍとした。図５の紙面左右方向における第２のランド４１２の寸法は、０．３ｍｍとした。図５の紙面上下方向における第１の部分パターン４１４Ａの寸法は、０．８ｍｍとした。図５の紙面左右方向における第１の部分パターン４１４Ａの寸法は、０．９ｍｍとした。図５の紙面上下方向における第２の部分パターン４１４Ｂの寸法は、０．１ｍｍとした。図５の紙面左右方向における第２の部分パターン４１４Ｂの寸法は、０．４ｍｍとした。シミュレータとしては、Ａｎｓｏｆｔ社製のＱ３Ｄ Ｅｘｔｒａｃｔｏｒを用いた。
【００６９】
シミュレーションを行った結果、実施例、即ち、図５に示す電子部品の実装構造の寄生インダクタンスは、３７８ｐＨであった。第１のランド４１１の寄生インダクタンスは５６ｐＨであった。電子部品１００の寄生インダクタンスは１４２ｐＨであった。第２のランド４１２の寄生インダクタンスは４８ｐＨであった。第２の配線４１４の第１の部分パターン４１４Ａの寄生インダクタンスは５３ｐＨであった。第２の配線４１４の第２の部分パターン４１４Ｂの寄生インダクタンスは１２７ｐＨであった。
【００７０】
比較例、即ち、図９、図１０に示す参考例による電子部品の実装構造について、シミュレーションを行った。各構成要素の寸法は、以下の通りとした。図９の紙面上下方向における電子部品１５０の寸法は、０．８ｍｍとした。図９の紙面左右方向における電子部品１５０の寸法は、１．６ｍｍとした。図９の紙面上下方向における第１ランド４５１の寸法は、幅０．８ｍｍとした。図９の紙面左右方向における第１のランド４５１の寸法は、０．３ｍｍとした。図９の紙面上下方向における第２ランド４５２の寸法は、幅０．８ｍｍとした。図９の紙面左右方向における第２のランド４５２の寸法は、０．３ｍｍとした。図９の紙面上下方向における部分パターン４５４Ａの寸法は、０．８ｍｍとした。図９の紙面左右方向における部分パターン４５４Ａの寸法は、０．９ｍｍとした。ヴィア４５５の直径は、０．１ｍｍとした。ヴィア４５５の高さは、０．０８ｍｍとした。図９の紙面上下方向における部分パターン４５４Ｂの寸法は、１．３ｍｍとした。図９の紙面左右方向における部分パターン４５４Ｂの寸法は、２．０ｍｍとした。
【００７１】
シミュレーションを行った結果、比較例、即ち、図９、図１０に示す参考例による電子部品の実装構造の寄生インダクタンスは、４１３ｐＨであった。
第１ランド４５１及び第２ランド４５２の寄生インダクタンスは、それぞれ４８ｐＨであった。電子部品１５０の寄生インダクタンスは、１７５ｐＨであった。部分パターン４５４Ａの寄生インダクタンスは５３ｐＨであった。ヴィア４５５の寄生インダクタンスと部分パターン４５４Ｂの寄生インダクタンスとの和は、８９ｐＨであった。
【００７２】
これらのシミュレーション結果から分かるように、図５に示す実施例による電子部品の実装構造では、図９、図１０に示す参考例による電子部品の実装構造と比較して、第１ランド４１１の寄生インダクタンスは大きくなっている。しかし、図５に示す実施例による電子部品の実装構造では、第２の部分パターン４１４Ｂと第１の電極１０１との間の相互インダクタンスにより、電子部品１００の寄生インダクタンスと第２の部分パターン４１４Ｂの寄生インダクタンスとが十分に低減される。このため、図５に示す実施例による電子部品の実装構造では、図９、図１０に示す参考例による電子部品の実装構造と比較して、寄生インダクタンスが十分に低減される。
【００７３】
図８は、第２の配線の第２の部分パターンの幅Ｗと電子部品の実装構造の寄生インダクタンスとの関係を示すシミュレーション結果を示すグラフである。図８の横軸は、第２の配線４０４、４１４、４２４、４３４の第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂの幅Ｗを示している。なお、図６に示す変形例（その２）による電子部品の実装構造においては、分割パターン４２４Ｂａの幅Ｗａと分割パターン４２４Ｂｂの幅Ｗｂとの和が、図８の横軸に示す第２の部分パターンの幅Ｗに相当する。図８の縦軸は、電子部品の実装構造の寄生インダクタンスを示している。
【００７４】
図８から分かるように、第２の配線４０４、４１４、４２４、４３４の第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂの幅Ｗを０．１ｍｍから０．３ｍｍに増加させると、電子部品の実装構造の寄生インダクタンスが減少する。寄生インダクタンスがこのように減少するのは、第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂの幅Ｗの増加に伴って、電子部品１００と第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂとの対向面積が増大するためである。電子部品１００と第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂとの対向面積の増大により、電子部品１００と第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂとの間の相互インダクタンスが増加する。電子部品１００と第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂとの間の相互インダクタンスが増加するため、電子部品１００及び第２の配線４０４、４１４、４２４、４３４の寄生インダクタンスが減少する。
【００７５】
一方、図８から分かるように、第２の配線４０４、４１４、４２４、４３４の第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂの幅Ｗを０．３ｍｍから０．６ｍｍに増加させると、電子部品の実装構造の寄生インダクタンスが増加する。寄生インダクタンスがこのように増加するのは、第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂの幅Ｗの増加に伴って、第１のランド４０１、４１１、４２１、４３１の幅が小さくなるためである。第１のランド４０１、４１１、４２１、４３１の幅が小さくなると、第１のランド４０１、４１１、４２１、４３１の自己インダクタンスが増加し、ひいては、寄生インダクタンスの増加を招く。
【００７６】
図８から分かるように、第２の配線の第２の部分パターンの幅Ｗが０．２ｍｍ〜０．６ｍｍの範囲においては、第２の配線の第２の部分パターンの幅Ｗが０．１ｍｍの場合と比較して、電子部品の実装構造の寄生インダクタンスが１０％以上低くなる。
【００７７】
ところで、第２の配線の第２の部分パターンの幅Ｗと電子部品の実装構造の寄生インダクタンスとの関係は、電子部品のサイズと、配線のサイズの幾何学的関係によって決まるものである。従って、電子部品の実装構造のサイズが大きくなっても小さくなっても、幾何学的関係が同じであれば、同様の結果を示す。
【００７８】
従って、第２の配線４０４、４１４、４２４、４３４の第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂの幅Ｗを電子部品１００の第１の電極１０１の幅の１／４〜３／４の範囲内とすることで、寄生インダクタンスを十分に低減することができる。
【００７９】
［変形実施形態］
上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、電子部品１００の短辺に一対の電極１０１、１０２が形成された場合を例に説明したが、電子部品１００の長辺に一対の電極１０１、１０２が形成されていてもよい。この場合、電子部品１００の短辺に一対の電極１０１、１０２が形成されたものと比較して、第１のランド４０２、４１２、４２２、４３２の幅や、第２の部分パターン４０４Ｂ、４１４Ｂ、４２４Ｂ、４３４Ｂの幅が大きくなる。この場合には、プリント配線板２００に求められる配線の微細度が緩和されるため、より安価なプリント配線板２００を用いることが可能となる。
【００８０】
また、上記実施形態では、電子部品１００がチップキャパシタである場合を例に説明したが、電子部品１００がチップ抵抗であってもよい。チップ抵抗は、例えば、電子回路の基準電圧を生成するために用いられる。チップ抵抗と接続される配線に高周波のノイズ電流が生じた場合、寄生インダクタンスとノイズ電流との積算値に応じたノイズ電圧が生じ、基準電圧が不安定となる。基準電圧の生成に用いられるチップ抵抗の実装に本発明を適用すれば、寄生インダクタンスが低減され、ノイズ電圧が低減され、ひいては、基準電圧の安定性を向上することができる。
【符号の説明】
【００８１】
１００…電子部品
１０１…第１の電極
１０２…第２の電極
１０３…本体
２００…プリント配線板
２０１…レジスト膜
２０２…第１の配線層
２０３…絶縁層
２０４…第２の配線層
３０１…はんだ
４０１…第１のランド
４０２…第２ランド
４０３…第１の配線
４０４…第２の配線
４０４Ａ…第１の部分パターン
４０４Ｂ…第２の部分パターン
４０４Ｃ…第３の部分パターン
４０５…電子部品実装領域
４５５…ヴィア
【図１】
2015119052.tif 000003
【図２】
2015119052.tif 000004
【図３】
2015119052.tif 000005
【図４】
2015119052.tif 000006
【図５】
2015119052.tif 000007
【図６】
2015119052.tif 000008
【図７】
2015119052.tif 000009
【図８】
2015119052.tif 000010
【図９】
2015119052.tif 000011
【図１０】
2015119052.tif 000012