(57)【要約】【課題】信頼性の高い半導体装置の製造方法を提供すること。【解決手段】実施形態に係る半導体装置の製造方法は、導電領域および絶縁領域が露出している第１の接合面Ｓａを有する下層部１１ａを形成する工程と、少なくとも導電領域が露出している第２の接合面Ｓｂを有する上層部１１ｂを形成する工程と、少なくとも第１の接合面Ｓａにおいて露出する絶縁領域のうち、導電領域の周囲を含む一部領域を導電領域の表面よりも低くなるように選択的にエッチングを行う工程と、第１の接合面Ｓａの一部領域が第２の接合面Ｓｂに接触しないように、第１の接合面Ｓａと第２の接合面Ｓｂとを接合する工程と、を備える。【選択図】図８
2015115446.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、この第１の基板に積層された導電層および絶縁層と、を有する共に、導電領域および絶縁領域が露出している化学的機械研磨された第１の接合面を有する第１の部分を形成する工程と、
前記第１の接合面から露出する前記絶縁領域のうち、前記導電領域の周囲を含む一部領域を除く領域上であり、かつダイシングライン上に、レジスト層を形成する工程と、
前記第１の接合面上に形成された前記レジスト層から露出する前記絶縁領域の前記一部領域を前記導電領域の表面よりも低くなるように選択的にエッチングを行う工程と、
第２の基板と、この第２の基板に積層された導電層および絶縁層と、を有すると共に、導電領域および絶縁領域が露出している化学的機械研磨された第２の接合面を有する第２の部分を形成する工程と、
前記第２の接合面から露出する前記絶縁領域のうち、前記導電領域の周囲を含む一部領域を除く領域上であり、かつダイシングライン上に、レジスト層を形成する工程と、
前記第２の接合面上に形成された前記レジスト層から露出する前記絶縁領域の前記一部領域を前記導電領域の表面よりも低くなるように選択的にエッチングを行う工程と、
前記第１の部分と前記第２の部分とに圧接荷重を印可して、前記第１の接合面のエッチングされた前記一部領域と、前記第２の接合面のエッチングされた前記一部領域と、が接触しないように、前記第１の接合面と前記第２の接合面とを固相接合すると共に、前記第１の部分の導電領域と前記第２の部分の導電領域とを電気的に接続する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
第１の基板と、この第１の基板に積層された導電層および絶縁層と、を有する共に、導電領域および絶縁領域が露出している第１の接合面を有する第１の部分を形成する工程と、
第２の基板と、この第２の基板に積層された導電層および絶縁層と、を有すると共に、少なくとも導電領域が露出している第２の接合面を有する第２の部分を形成する工程と、
少なくとも前記第１の接合面において露出する前記絶縁領域のうち、前記導電領域の周囲を含む一部領域を前記導電領域の表面よりも低くなるように選択的にエッチングを行う工程と、
前記第１の部分と前記第２の部分と圧接して、前記第１の接合面のエッチングされた前記一部領域が前記第２の接合面に接触しないように、前記第１の接合面と前記第２の接合面とを接合すると共に、前記第１の部分の導電領域と前記第２の部分の導電領域とを電気的に接続する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記第１の接合面から露出する前記絶縁領域のエッチングは、
前記第１の接合面から露出する前記絶縁領域上に、前記一部領域が露出するレジスト層を形成し、
このレジスト層をマスクとして用いて行われることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記レジスト層は、ダイシングライン上に形成されることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２の接合面は、前記導電領域および絶縁領域が露出している化学的機械研磨された接合面であり、
この接合面において露出する前記絶縁領域のうち、前記導電領域の周囲を含む一部領域を前記導電領域の表面よりも低くなるように選択的にエッチングを行う工程をさらに具備し、
前記第１の接合面と前記第２の接合面との接合は、前記第１の接合面のエッチングされた前記一部領域と、前記第２の接合面のエッチングされた前記一部領域と、が接触しないように行われることを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年の半導体集積回路の高集積化及び高性能化に伴い、垂直方向に配線を積層した多層配線構造を有する半導体装置の研究が進められている。
【０００３】
この種の半導体装置が有する多層配線構造の製造方法として、配線層またはスルーホール導電体等の導電層、および絶縁層が露出し、ＣＭＰ法により研磨された第１の接合面を有する第１の半導体基板と、同じく配線層またはスルーホール導電体等の導電層、および絶縁層が露出し、ＣＭＰ法により研磨された第２の接合面を有する第２の半導体基板と、に圧接荷重を印可して、第１接合面と第２接合面とを固相接合（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｂｏｎｄｉｎｇ）する製造方法が知られている。
【０００４】
このようにして製造される半導体装置は、導電層がそれぞれ露出する第１、第２の接合面を固相接合することにより製造されるため、電磁放射ノイズを容易に防止することができる。さらに、このように製造される半導体装置は、スルーホール導電体同士を固相接合することにより製造されるため、配線を短く、かつ、容易にすることができる。
【０００５】
上述の半導体装置の製造方法において、第１の接合面から露出する導電層と、第２の接合面から露出する導電層と、を確実に接合させ、より信頼性の高い半導体装置を製造することができる製造方法が望まれている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−２６１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
実施形態は、信頼性の高い半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
実施形態に係る半導体装置の製造方法は、第１の基板と、この第１の基板に積層された導電層および絶縁層と、を有する共に、導電領域および絶縁領域が露出している第１の接合面を有する第１の部分を形成する工程と、第２の基板と、この第２の基板に積層された導電層および絶縁層と、を有すると共に、少なくとも導電領域が露出している第２の接合面を有する第２の部分を形成する工程と、少なくとも前記第１の接合面において露出する前記絶縁領域のうち、前記導電領域の周囲を含む一部領域を前記導電領域の表面よりも低くなるように選択的にエッチングを行う工程と、前記第１の部分と前記第２の部分と圧接して、前記第１の接合面のエッチングされた前記一部領域が前記第２の接合面に接触しないように、前記第１の接合面と前記第２の接合面とを接合すると共に、前記第１の部分の導電領域と前記第２の部分の導電領域とを電気的に接続する工程と、を備える。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態に係る半導体装置の製造方法によって製造される半導体装置の要部を模式的に示す断面図である。
【図２】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図３】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図５】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図６】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図７】図７に示す工程における第１の半導体ウエハを上側から見た平面図である。
【図８】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図９】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図１０】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図１１】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図１２】第１の絶縁層と第２の絶縁層との接合領域および非接合領域を模式的に示す平面図である。
【図１３】第１の実施形態に係る半導体装置の製造方法を説明するための、図１に対応する断面図である。
【図１４】比較例に係る半導体装置の製造方法を説明するための断面図である。
【図１５】比較例に係る半導体装置の製造方法を説明するための断面図である。
【図１６】比較例に係る半導体装置の製造方法を説明するための断面図である。
【図１７】第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図１８】第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図１９】第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図２０】第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。
【図２１】第１の変形例に係るレジスト層が形成された第１の半導体ウエハを上側から見た平面図である。
【図２２】第１の変形例に係るレジスト層を形成した後の工程において、下層部と上層部とを固相接合した際の、第１の絶縁層と第２の絶縁層との接合領域および非接合領域を模式的に示す平面図である。
【図２３】第２の変形例に係るレジスト層が形成された第１の半導体ウエハを上側から見た平面図である。
【図２４】第３の変形例に係るレジスト層を形成した後の工程において、下層部と上層部とを固相接合した際の、第１の絶縁層と第２の絶縁層との接合領域および非接合領域を模式的に示す平面図である。
【発明を実施するための形態】
【００１０】
以下に、実施形態に係る半導体装置の製造方法について、図面を参照して説明する。
【００１１】
（第１の実施形態）
図１は、実施形態に係る半導体装置の製造方法によって製造される半導体装置１０の要部を模式的に示す断面図である。図１に示される半導体装置１０は、第１の部分である下層部１１ａと、第２の部分である上層部１１ｂと、これらの接合面Ｓａ、Ｓｂの一部において固相接合されたものである。
【００１２】
すなわち、第１の部分である下層部１１ａは、第１の基板１２ａおよび第１の基板１２ａ上に形成された第１の配線層１３ａを有する。第１の配線層１３ａは、第１の絶縁層１４ａ中に第１の配線１５ａおよび第１のスルーホール導電体１６ａ等の導電層が形成されたものである。
【００１３】
第１の配線層１３ａの表面からは、絶縁領域である第１の絶縁層１４ａ、および導電領域として例えば第１のスルーホール導電体１６ａ、が露出している。第１の絶縁層１４ａによって構成される絶縁領域は、その一部において凹状となっており、導電領域である第１のスルーホール導電体１６ａは、絶縁領域の凹状の領域から凸状に突出して露出している。
【００１４】
このような絶縁領域および導電領域によって、すなわち、第１の絶縁層１４ａの表面およびこの表面から露出する第１のスルーホール導電体１６ａの上端表面によって、第１の接合面Ｓａが構成される。
【００１５】
一方、第２の部分である上層部１１ｂも同様に、第２の基板１２ｂおよび第２の基板１２ｂ上に形成された第２の配線層１３ｂを有する。第２の配線層１３ｂは、第２の絶縁層１４ｂ中に第２の配線１５ｂおよび第２のスルーホール導電体１６ｂ等の導電層が形成されたものである。
【００１６】
第２の配線層１３ｂの表面からは、絶縁領域である第２の絶縁層１４ｂ、および導電領域として例えば第２のスルーホール導電体１６ｂ、が露出している。第２の絶縁層１４ｂによって構成される絶縁領域は、その一部において凹状となっており、導電領域である第２のスルーホール導電体１６ｂは、絶縁領域の凹状の領域から凸状に突出して露出している。
【００１７】
このような絶縁領域および導電領域によって、すなわち、第２の絶縁層１４ｂの表面およびこの表面から露出する第２のスルーホール導電体１６ｂの上端表面によって、第２の接合面Ｓｂが構成される。
【００１８】
そして、図１に示す半導体装置１０は、下層部１１ａの第１の接合面Ｓａの凹状の領域を除く絶縁領域（凹状の領域を除く第１の絶縁層１４ａの表面）と、上層部１１ｂの第２の接合面Ｓｂの凹状の領域を除く絶縁領域（凹状の領域を除く第２の絶縁層１４ｂの表面）と、が固相接合するとともに、下層部１１ａの第１の接合面Ｓａの導電領域（第１のスルーホール導電体１６ａの上端表面）と、上層部１１ｂの第２の接合面Ｓｂの導電領域（第２のスルーホール導電体１６ｂの上端表面）と、が固相接合し、下層部１１ａの第１の接合面Ｓａの絶縁領域の凹状の領域と、上層部１１ｂの第２の接合面Ｓｂの絶縁領域の凹状の領域と、が互いに離間することによって形成されている。
【００１９】
なお、図示は省略しているが、下層部１１ａおよび上層部１１ｂにはそれぞれ、実際にはトランジスタ、キャパシタ等の半導体素子が作りこまれている。
【００２０】
以下に、図２〜図１３を参照して、図１に示される半導体装置１０の製造方法について説明する。図７、図１２を除く図２〜図１３はそれぞれ、第１の実施形態に係る半導体装置１０の製造方法を説明するための図１に対応する断面図である。図７は、図６に示す工程における第１の半導体ウエハを上側から見た平面図であり、図１２は、第１の絶縁層と第２の絶縁層との接合領域および非接合領域を模式的に示す平面図である。
【００２１】
まず、第１の部分である下層部１１ａ（図１）を製造する。まず図２に示すように、後に第１の基板１２ａ（図１）となる第１のウエハの一例として、第１の半導体ウエハ２１ａの表面上に、第１の絶縁層１４ａ（図１）の一部となる第１の絶縁体２２ａを形成し、この第１の絶縁体２２ａの表面に、導電層の一例としての第１の配線１５ａを形成する。第１の半導体ウエハ２１ａはシリコン等からなり、第１の配線１５ａは銅、アルミニウム合金等の金属、不純物をドーピングしたポリシリコン、シリサイド等からなる。そして、第１の絶縁体２２ａは、酸化シリコン、窒化シリコン等からなる。
【００２２】
なお、図２に示される２本の点線間の領域Ｄは、後述のダイシング工程において切断される切断領域Ｄ（ダイシングラインＤ）である。上述の第１の配線１５ａは、実際には、格子状のダイシングラインＤによって区切られる第１の絶縁体２２ａの表面の各領域にそれぞれ形成される。
【００２３】
次に、図３に示すように、第１の配線１５ａを含む第１の絶縁体２２ａの表面上に、酸化シリコン、窒化シリコン等からなる第２の絶縁体２３ａを形成する。この後、フォトリソグラフィとドライエッチングの技術を用いて、第２の絶縁体２３ａに、第１の配線１５ａに到達するスルーホールを含む複数のスルーホール２４ａを形成する。
【００２４】
なお、上述の第１の絶縁体２２ａ、およびこれに積層される第２の絶縁体２３ａによって、第１の絶縁層１４ａが形成される。
【００２５】
次に、図４に示すように、第１の絶縁層１４ａの全体を覆い、複数のスルーホール２４ａ内を全て満たすように、例えば銅からなる導電層２５ａを形成する。
【００２６】
次に、図５に示すように、第１の絶縁層１４ａの表面が露出するまで、導電層２５ａをＣＭＰ法によって研磨し、導電層２５ａを含む第１の絶縁層１４ａの表面を平坦化する。この工程により、スルーホール２４ａ内を埋める導電層２５ａは、第１のスルーホール導電層１６ａとなる。
【００２７】
この工程において、第１のスルーホール導電体１６ａの上端表面および第１の絶縁層１４ａの表面は略平坦となるが、銅等からなる第１のスルーホール導電体１６ａは、酸化シリコン、窒化シリコン等からなる第１の絶縁層１４ａよりも硬度が低いため、ＣＭＰによって、第１のスルーホール導電体１６ａの表面が、第１の絶縁層１４ａの表面よりも皿状に窪んで低くなる。すなわち、第１のスルーホール導電体１６ａの上端表面に、皿状に窪んだディッシング部２６ａが形成される。
【００２８】
この工程によって、第１の部分である下層部１１ａの第１の配線層１３ａの表面に、第１の絶縁層１４ａが露出した絶縁領域、および第１のスルーホール導電体１６ａの上端表面（ディッシング部２６ａ）が露出した導電領域、からなる第１の接合面Ｓａが形成される。
【００２９】
次に、図６に示すように、第１の接合面Ｓａから露出する絶縁領域上のうち、ダイシングラインＤ上およびその周辺部上（すなわち、第１の絶縁層１４ａの周辺部表面上）にレジスト層２７ａを形成する。レジスト層２７ａは、第１のスルーホール導電体１６ａの表面を含む第１の絶縁層１４ａの表面にレジスト材料を塗布し、露光、現像工程を経て、レジスト材料の不要部分を除去することにより形成される。
【００３０】
ここで、図７に示すように、ダイシングラインＤは一般に、第１の半導体ウエハ２１ａに対して格子状に形成される。従って、形成されるレジスト層２７ａも同様に、第１の半導体ウエハ２１ａ上に形成された第１の絶縁層１４ａの表面上に、格子状に形成される。なお、実際には、レジスト層２７ａに囲まれた領域からは、第１の絶縁層１４ａ以外に、第１のスルーホール導電体１６ａも露出するが、図７においては省略している。
【００３１】
次に、図８に示すように、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法によって、レジスト層２７ａから露出する第１の絶縁層１４ａの中央部表面（レジスト層２７ａから露出する第１の接合面Ｓａの絶縁領域）の高さが、第１のスルーホール導電体１６ａのディッシング部２６ａの底部と略同一の高さになるまで、第１の絶縁層１４ａを選択的にエッチングする。反応性イオンエッチングは、選択性があり、かつ、異方性があるため、第１の絶縁層１４ａを微細加工して、第１の絶縁層１４ａの中央部表面の高さを、ディッシング部２６ａの底部の高さに略等しくすることができる。
【００３２】
この工程により、第１の接合面Ｓａの絶縁領域のうち、各第１のスルーホール導電体１６ａの周囲を含む一部領域である中央部の高さが、導電領域である各第１のスルーホール導電体１６ａの上端表面よりも下降し、第１の接合面Ｓａの絶縁領域の一部領域に凹状の領域が形成される。そして、各第１のスルーホール導電体１６ａは、絶縁領域の凹状の領域から凸状に突出する。
【００３３】
なお、このエッチング工程においては、第１のスルーホール導電体１６ａが、その周囲の第１の絶縁層１４ａの表面から凸状に突出すればよい。従って、レジスト層２７ａから露出する第１の絶縁層１４ａの表面の高さが、第１のスルーホール導電体１６ａのディッシング部２６ａの底部より、例えば低くなるようにエッチングを行ってもよい。
【００３４】
最後に、図９に示すように、例えばアッシング等によってレジスト層２７ａを除去する。このようにして、第１の絶縁層１４ａの表面によって構成され、中央部に凹状の領域を有する絶縁領域、および絶縁領域から凸状に突出した第１のスルーホール導電体１６ａの上端表面によって構成される導電領域、からなる第１の接合面Ｓａを備えた半導体装置１０の下層部１１ａが形成される。
【００３５】
続いて、半導体装置１０の下層部１１ａの製造工程と同様の工程を経て、図１０に示すように、第２の絶縁層１４ｂの表面によって構成され、中央部に凹状の領域を有する絶縁領域、および絶縁領域から凸状に突出した第２のスルーホール導電体１６ｂの上端表面によって構成される導電領域、からなる第２の接合面Ｓｂを備えた半導体装置１０の上層部１１ｂを形成する。なお、形成された上層部１１ｂにおいて、第２のスルーホール導電体１６ｂの上端表面には、ディッシング部２６ｂが形成される。
【００３６】
次に、下層部１１ａの第１の接合面Ｓａおよび上層部１１ｂの第２の接合面Ｓｂを真空中で清浄化処理して清浄表面にする。すなわち、第１、第２の接合面Ｓａ、Ｓｂを活性化する。この後、図１１に示すように、真空または不活性ガスの雰囲気において、第１の接合面Ｓａの絶縁領域と第２の接合面Ｓｂの絶縁領域とが整合し、第１の接合面Ｓａの導電領域と第２の接合面Ｓｂの導電領域とが整合するように、下層部１１ａと上層部１１ｂとを対向配置する。そして、下層部１１ａの第１の半導体ウエハ２１ａおよび上層部１１ｂの第２の半導体ウエハ２１ｂに、圧接荷重Ｆ、Ｆを印加して、第１のスルーホール導電体１６ａと第２のスルーホール導電体１６ｂとを固相接合すなわち常温接合（Ｒｏｏｍ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｂｏｎｄｉｎｇ）すると共に、第１の絶縁層１４ａの周辺部と第２の絶縁層１４ｂの周辺部と固相接合する。ここで、第１の接合面Ｓａの導電領域は、その周囲の第１の接合面Ｓａの絶縁領域に対して凸になっており、第２の接合面Ｓｂの導電領域は、その周囲の第２の接合面Ｓｂの絶縁領域に対して凸になっているため、両者の導電領域を構成する第１のスルーホール導電体１６ａと第２のスルーホール導電体１６ｂとを確実に固相接合することができる。
【００３７】
ここで、図１１および図１２に示すように、第１の絶縁層１４ａの周辺部と第２の絶縁層１４ｂの周辺部とが固相接合した接合領域Ｊは、ダイシングラインＤに沿って格子状に設けられる。すなわち、第１の絶縁層１４ａと第２の絶縁層１４ｂとの非接合領域ＮＪは、両者の接合領域Ｊに囲われた領域となる。
【００３８】
最後に、図１３に示すように、ダイシングラインＤに沿って下層部１１ａおよび上層部１１ｂを切断する。すなわち、ダイシングラインＤ上の第１の半導体ウエハ２１ａ、第１の絶縁層１４ａ、第２の絶縁層１４ｂ、第２の半導体ウエハ２１ｂを切断する。これにより、複数の半導体装置１０が一括して製造される。このようにして製造された半導体装置１０において、第１の絶縁層１４ａと第２の絶縁層１４ｂとの非接合領域ＮＪには隙間２８が形成されるが、この隙間２８は、第１の絶縁層１４ａと第２の絶縁層１４ｂとの接合領域Ｊに囲まれる。
【００３９】
以上に説明したように、実施形態に係る半導体装置１０の製造方法においては、下層部１１ａの導電層である第１のスルーホール導電体１６ａを、その周囲の第１の絶縁層１４ａから凸状に突出させるともに、上層部１１ｂの導電層である第２のスルーホール導電体１６ｂを、その周囲の第２の絶縁層１４ｂから凸状に突出させた後に、これらを固相接合する。従って、ＣＭＰ法によって第１のスルーホール導電体１６ａの上端面にディッシング部２６ａが形成され、第２のスルーホール導電体１６ｂの上端面にディッシング部２６ｂが形成されても、これらを確実に接合させることができる。従って、第１のスルーホール導電体１６ａと第２のスルーホール導電体１６ｂとの電気的な接合が確実に行われ、信頼性に優れた半導体装置１０を製造することができる。
【００４０】
また、実施形態に係る半導体装置１０の製造方法においては、下層部１１ａと上層部１１ｂとを接合する際に、下層部１１ａの第１の絶縁層１４ａの周辺部表面と、上層部１１ｂの第２の絶縁層１４ｂの周辺部表面と、を固相接合している。そして、第１のスルーホール導電体１６ａと第２のスルーホール導電体１６ｂとは、第１の絶縁層１４ａと第２の絶縁層１４ｂとの接合領域Ｊで囲まれた非接合領域ＮＪ内において、互いに固相接合されている。従って、製造された半導体装置１０において、互いに固相接合された第１のスルーホール導電体１６ａおよび第２のスルーホール導電体１６ｂは、第１の絶縁層１４ａと第２の絶縁層１４ｂとの接合領域Ｊに囲まれる。ゆえに、半導体装置１０の外部から薬液が侵入することによって、第１のスルーホール導電体１６ａおよび第２のスルーホール導電体１６ｂに不良が生ずることが抑制される。
【００４１】
さらに、実施形態に係る半導体装置１０の製造方法において、最終工程であるダイシング工程において切断される領域Ｄは、第１の絶縁層１４ａおよび第２の絶縁層１４ｂのうち、両者が固相接合した接合領域Ｊである。従って、ダイシング工程において第１の絶縁層１４ａ若しくは第２の絶縁層１４ｂが破損すること（チップカケ）も抑制される。
【００４２】
以上に説明したように、実施形態に係る半導体装置１０の製造方法においては、薬液の侵入による第１のスルーホール導電体１６ａおよび第２のスルーホール導電体１６ｂの不良が抑制され、ダイシング工程において第１の絶縁層１４ａ若しくは第２の絶縁層１４ｂが破損すること（チップカケ）も抑制される。従って、より信頼性に優れた半導体装置１０を、歩留まりよく製造することができる。
【００４３】
これに対して、単に第１のスルーホール導電体と第２のスルーホール導電体とを確実に固相接合させることができる半導体装置の製造方法を、本実施形態に係る半導体装置に製造方法の比較例として、図１４〜図１６を参照して説明する。図１４〜図１６はそれぞれ、比較例に係る半導体装置の製造方法について説明するための断面図である。なお、図１４〜図１６において、本実施形態と同一箇所については、同一の符号を付している。
【００４４】
比較例に係る半導体装置の下層部１１１ａの製造方法において、図２〜図５に示す各工程を経て、第１のスルーホール導電体１１６ａが露出する第１の絶縁層１１４ａの表面をＣＭＰ法により平坦化した後、第１の絶縁層１１４ａの表面上にレジスト層を形成せずに、図１４に示すように、第１の絶縁層１１４ａの表面全体をエッチングし、第１のスルーホール導電体１１６ａを凸状に突出させる。
【００４５】
また、図示は省略するが、上層部１１１ｂの製造においても同様に、第２のスルーホール導電体１１６ｂが露出する第２の絶縁層１１４ｂの表面をＣＭＰ法により平坦化した後、第２の絶縁層１１４ｂの表面上にレジスト層を形成せずに、第２の絶縁層１１４ｂの表面全体をエッチングし、第２のスルーホール導電体１１６ａを凸状に突出させる。
【００４６】
この後、第１の絶縁層１１４ａから第１のスルーホール導電体１１６ａが凸状に突出した下層部１１１ａの表面、および第２の絶縁層１１４ｂから第２のスルーホール導電体１１６ｂが凸状に突出した上層部１１１ｂの表面を真空中で清浄化処理して清浄表面にし、図１５に示すように、真空または不活性ガスの雰囲気において、第１のスルーホール導電体１１６ａと第２のスルーホール導電体１１６ｂとが整合するように、下層部１１１ａと上層部１１１ｂとを対向配置する。そして、下層部１１１ａの第１の半導体ウエハ１２１ａおよび上層部１１１ｂの第２の半導体ウエハ１２１ｂに、圧接荷重Ｆ、Ｆを印加して、第１のスルーホール導電体１１６ａと第２のスルーホール導電体１１６ｂとを固相接合する。
【００４７】
そして、図１６に示すように、最終工程において、ダイシングラインＤに沿って下層部１１１ａおよび上層部１１１ｂを切断し、複数の半導体装置１００を一括して製造する。
【００４８】
このような比較例に係る半導体装置１００の製造方法においても、下層部１１１ａの導電層である第１のスルーホール導電体１１６ａを、その周囲の第１の絶縁層１１４ａから凸状に突出させるともに、上層部１１１ｂの導電層である第２のスルーホール導電体１１６ｂを、その周囲の第２の絶縁層１１４ｂから凸状に突出させた後に、これらを固相接合する。従って、第１のスルーホール導電体１１６ａと第２のスルーホール導電体１１６ｂとを確実に接合させることができる。
【００４９】
しかしながら、このように製造された半導体装置１００においては、図１６に示すように、第１の絶縁層１１４ａと第２の絶縁層１１４ｂとの間に隙間１２８が生じる。そして、この隙間１２８は、装置１００の側面から露出する。従って、半導体装置１００の外部から薬液が侵入し、第１のスルーホール導電体１１６ａおよび第２のスルーホール導電体１１６ｂに不良を生じさせる。さらに、ダイシングラインＤ上において、第１の絶縁層１１４ａと第２の絶縁層１１４ｂとの間に隙間１２８が生じるため、第１の絶縁層１１４ａおよび第２の絶縁層１１４ｂをダイシングラインＤに沿って切断する際に、第１の絶縁層１１４ａ若しくは第２の絶縁層１１４ｂが破損する（チップカケが生ずる）。従って、この比較例に係る製造方法によって製造された半導体装置１００は、本実施形態に係る半導体装置の製造方法により製造された半導体装置１０と比較して、信頼性に劣り、また、製造歩留まりも低下する。
【００５０】
すなわち、本実施形態に係る半導体装置１０の製造方法によれば、比較例に係る半導体装置１００の製造方法と比較して、より信頼性に優れた半導体装置を、歩留まりよく製造することができる。
【００５１】
第１の実施形態に係る半導体装置１０の製造方法においては、下層部１１ａの第１のスルーホール導電体１６ａを、その周囲の第１の絶縁層１４ａから凸状に突出させるともに、上層部１１ｂの第２のスルーホール導電体１６ｂを、その周囲の第２の絶縁層１４ｂから凸状に突出させた後に、これらを固相接合した。しかし、一方のスルーホール導電体のみを、その周囲の絶縁層から凸状に突出させ、他方のスルーホール導電体は、その周囲の絶縁層から突出させなくとも、両者を確実に固相接合することができる。以下に、その製造方法を説明する。
【００５２】
（第２の実施形態）
以下に、図１７〜図２０を参照して、第２の実施形態に係る半導体装置の製造方法について説明する。図１７〜図２０はそれぞれ、第２の実施形態に係る半導体装置の製造方法を説明するための断面図である。なお、各図において、第１の実施形態に係る半導体装置と同一部分については、同一の符号を付している。
【００５３】
この製造方法において、第１の部分である下層部３１ａは、図２〜図７に示す各工程を経て第１の絶縁層３４ａの表面上にレジスト層２７ａを形成した後、図１７に示すように、レジスト層２７ａから露出する第１の絶縁層３４ａをエッチングする。本実施形態においては、第１の実施形態におけるエッチング工程（図８）よりエッチング量を大きくし、第１のスルーホール導電体１６ａのディッシング部２６ａ底部より第１の絶縁層３４ａの高さが低くなるまでエッチングを行う。
【００５４】
そして、このようなエッチング工程を行った後、レジスト層２７ａを除去する。レジスト層２７ａを除去した後の第１の絶縁層３４ａの表面からは、第１のスルーホール導電体１６ａが大きく突出している。この状態における第１の絶縁層３４ａの表面からなる絶縁領域、および第１のスルーホール導電体１６ａの上端表面からなる導電領域が、第１の接合面Ｓａ´となる。
【００５５】
一方、第２の部分である上層部３１ｂにおいては、図１８に示すように、第２の絶縁層３４ｂの表面が露出するまで、導電層（第２のスルーホール導電体１６ｂとなる導電層）をＣＭＰ法によって研磨し、第２のスルーホール導電体１６ｂが表面から露出する第２の絶縁層３４ｂの表面を平坦化する。そして、この状態における第２の絶縁層３４ｂの表面からなる絶縁領域、および第２のスルーホール導電体１６ｂの上端表面からなる導電領域が、第２の接合面Ｓｂ´となる。
【００５６】
このようにして第１、第２の接合面Ｓａ´、Ｓｂ´を形成した後、これらの接合面Ｓａ´、Ｓｂ´を真空中で清浄化処理して清浄表面にし、図１９に示すように、真空または不活性ガスの雰囲気において、第１の接合面Ｓａ´の絶縁領域と第２の接合面Ｓｂ´の絶縁領域とが整合し、第１の接合面Ｓａ´の導電領域と第２の接合面Ｓｂ´の導電領域とが整合するように、下層部３１ａと上層部３１ｂとを対向配置する。そして、下層部３１ａの第１の半導体ウエハ２１ａおよび上層部３１ｂの第２の半導体ウエハ２１ｂに、圧接荷重Ｆ、Ｆを印加して、第１のスルーホール導電体１６ａと第２のスルーホール導電体１６ｂとを固相接合するとともに、第１の絶縁層３４ａの周辺部と第２の絶縁層３４ｂの周辺部とを固相接合する。ここで、第１の接合面Ｓａ´の導電領域は、その周囲の第１の接合面Ｓａ´の絶縁領域に対して凸になっているため、第１の接合面Ｓａ´の導電領域を構成する第１のスルーホール導電体１６ａと、第２の接合面Ｓｂ´の導電領域を構成する第２のスルーホール導電体１６ｂとを確実に固相接合することができる。
【００５７】
そして、図２０に示すように、最終工程において、ダイシングラインＤに沿って下層部３１ａおよび上層部３１ｂを切断する。これにより、複数の半導体装置３０が一括して製造される。このようにして製造された半導体装置３０において、第１の絶縁層３４ａと第２の絶縁層３４ｂとの非接合領域ＮＪには隙間３８が形成されるが、この隙間３８は、第１の絶縁層３４ａと第２の絶縁層３４ｂとの接合領域Ｊに囲まれる。
【００５８】
以上に説明した第２の実施形態に係る半導体装置３０の製造方法においては、下層部３１ａの導電層である第１のスルーホール導電体１６ａを、その周囲の第１の絶縁層３４ａから凸状に突出させた後に、この第１のスルーホール導電体１６ａと、ディッシング部２６ｂが形成され、第２の絶縁体３４ｂの表面から僅かに皿状に窪んで低くなった第２のスルーホール導電体１６ｂとを、固相接合する。従って、ＣＭＰ法によって第１のスルーホール導電体１６ａの上端面および第２のスルーホール導電体１６ｂの上端面のそれぞれにディッシング部２６ａ、２６ｂが形成されても、これらを確実に接合させることができる。ゆえに、第１のスルーホール導電体１６ａと第２のスルーホール導電体１６ｂとの電気的な接合が確実に行われ、信頼性に優れた半導体装置３０を製造することができる。
【００５９】
また、実施形態に係る半導体装置の製造方法においても、下層部３１ａと上層部３１ｂとを接合する際に、下層部３１ａの第１の絶縁層３４ａの周辺部表面と、上層部３１ｂの第２の絶縁層３４ｂの周辺部表面と、を固相接合している。そして、第１のスルーホール導電体１６ａと第２のスルーホール導電体１６ｂとは、第１の絶縁層３４ａと第２の絶縁層３４ｂとの接合領域Ｊで囲まれた非接合領域ＮＪ内（第１の絶縁層３４ａと第２の絶縁層３４ｂとによって囲まれる隙間３８内）において、互いに固相接合されている。従って、製造された半導体装置３０において、互いに固相接合された第１のスルーホール導電体１６ａおよび第２のスルーホール導電体１６ｂは、第１の絶縁層３４ａと第２の絶縁層３４ｂとの接合領域Ｊに囲まれる。ゆえに、半導体装置３０の外部から薬液が侵入することによって、第１のスルーホール導電体１６ａおよび第２のスルーホール導電体１６ｂに不良が生ずることが抑制されると同時に、ダイシング工程において第１の絶縁層３４ａ若しくは第２の絶縁層３４ｂが破損すること（チップカケ）も抑制される。ゆえに、上述の比較例に係る半導体装置の製造方法により製造された半導体装置１００と比較して、より信頼性に優れた半導体装置３０を、歩留まりよく製造することができる。
【００６０】
なお、第２の実施形態に係る半導体装置の製造方法においては、第１の部分である下層部３１ａの第１の絶縁膜３４ａの一部領域のみに対して選択的にエッチングを行って第１のスルーホール導電体１６ａを突出させ、第２の部分である上層部３１ｂの第２の絶縁膜３４ｂに対しては選択的なエッチングを行わず、第２のスルーホール導電体１６ｂを突出させなかったが、第１の部分を上層部３１ｂ、第２の部分を下層部３１ａとしてもよい。すなわち、上層部３１ｂの第２の絶縁膜３４ｂの一部領域のみに対して選択的にエッチングを行って第２のスルーホール導電体１６ｂを突出させ、下層部３１ａの第１の絶縁膜３４ａに対しては選択的なエッチングを行わず、第１のスルーホール導電体１６ａを突出させなくてもよい。このような製造方法であっても、本実施形態に係る半導体装置３０の製造方法と同様の効果を得ることができる。
【００６１】
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００６２】
例えば、上述の各実施形態において、第１の絶縁層若しくは第２の絶縁層をエッチングする工程において、マスクとして使用されるレジスト層２７ａは、図７に示すようにダイシングラインＤに沿って格子状に形成された。しかし、レジスト層は、必ずしもこのように形成されなくともよい。以下に、レジスト層の変形例について説明する。
【００６３】
図２１は、第１の変形例に係るレジスト層４７が形成された第１の半導体ウエハ２１ａを上側から見た平面図であり、図２２は、第１の変形例に係るレジスト層４７を形成した後の工程において、下層部と上層部とを固相接合した際の、第１の絶縁層と第２の絶縁層との接合領域Ｊおよび非接合領域ＮＪを模式的に示す平面図である。
【００６４】
図２１に示すように、レジスト層４７は、第１の絶縁層１４ａ（３４ａ）の表面上に、ダイシングラインＤに沿って格子状に設けられる他、さらに第１の絶縁層１４ａ（３４ａ）の表面上のうち、第１の半導体ウエハ２１ａの周に沿って設けられてもよい。なお、レジスト層４７を第１の実施形態に係る半導体装置の製造方法に適用する場合には、レジスト層４７を、第２の絶縁層１４ｂの表面上に、ダイシングラインＤに沿って格子状に設ける他、さらに第２の絶縁層１４ｂの表面上のうち、第２の半導体ウエハ２１ｂの周に沿って設ける。このようにレジスト層４７を形成した場合、図２２に示すように、第１の絶縁層１４ａ（３４ａ）と第２の絶縁層１４ｂ（３４ｂ）との接合領域Ｊは、ダイシングラインＤに沿って格子状に設けられる他、さらに第１、第２の半導体ウエハ２１ａ、２１ｂの周に沿って設けられ、第１の絶縁層１４ａ（３４ａ）と第２の絶縁層１４ｂ（３４ｂ）との非接合領域ＮＪは、接合領域Ｊによって囲まれる。
【００６５】
以上に説明した変形例に係るレジスト層４７を形成する工程を経て製造する半導体装置の製造方法においても、上述の各実施形態に係る半導体装置１０、３０の製造方法と同様の効果を得ることができる。
【００６６】
図２３は、第２の変形例に係るレジスト層５７が形成された第１の半導体ウエハ２１ａを上側から見た平面図であり、図２４は、第２の変形例に係るレジスト層５７を形成した後の工程において、下層部と上層部とを固相接合した際の、第１の絶縁層と第２の絶縁層との接合領域Ｊおよび非接合領域ＮＪを模式的に示す平面図である。
【００６７】
図２３に示すように、レジスト層５７は、第１の絶縁層１４ａ（３４ａ）の表面上のうち、第１の半導体ウエハ２１ａの周に沿って設けられてもよい。なお、レジスト層５７を第１の実施形態に係る半導体装置の製造方法に適用する場合には、レジスト層５７を、第２の絶縁層１４ｂの表面上のうち、第２の半導体ウエハ２１ｂの周に沿って設ける。このようにレジスト層５７を形成した場合、図２４に示すように、第１の絶縁層１４ａ（３４ａ）と第２の絶縁層１４ｂ（３４ｂ）との接合領域Ｊは、第１、第２の半導体ウエハ２１ａ、２１ｂの周に沿って設けられ、第１の絶縁層１４ａ（３４ａ）と第２の絶縁層１４ｂ（３４ｂ）との非接合領域ＮＪは、第１、第２の半導体ウエハ２１ａ、２１ｂの周に沿って設けられた接合領域Ｊによって囲まれる。
【００６８】
以上に説明した変形例に係るレジスト層５７を形成する工程を経て製造する半導体装置の製造方法においても、上述の各実施形態に係る半導体装置１０、３０の製造方法と同様の効果を得ることができる。
【００６９】
以上に説明したレジスト層の変形例の他、例えば第１、第２の絶縁層１４ａ（３４ａ）、１４ｂ（３４ｂ）をエッチングすることによりこの絶縁層１４ａ（３４ａ）、１４ｂ（３４ｂ）の表面から突出させる導電層（第１、第２の接合面を構成する導電領域）は、スルーホール導電体１６ａ、１６ｂ以外の導電体、たとえば配線であってもよい。
【符号の説明】
【００７０】
１０、３０、１００・・・半導体装置
１１ａ、３１ａ、１１１ａ・・・下層部
１１ｂ、３１ｂ、１１１ｂ・・・上層部
１２ａ・・・第１の基板
１２ｂ・・・第２の基板
１３ａ・・・第１の配線層
１３ｂ・・・第２の配線層
１４ａ、３４ａ、１１４ａ・・・第１の絶縁層
１４ｂ、１１４ｂ・・・第２の絶縁層
１５ａ・・・第１の配線
１５ｂ・・・第２の配線
１６ａ、１１６ａ・・・第１のスルーホール導電体
１６ｂ、１１６ｂ・・・第２のスルーホール導電体
２１ａ、１２１ａ・・・第１の半導体ウエハ
２１ｂ、１２１ｂ・・・第２の半導体ウエハ
２２ａ・・・第１の絶縁体
２３ａ・・・第２の絶縁体
２４ａ・・・スルーホール
２５ａ・・・導電層
２６ａ、２６ｂ・・・ディッシング部
２７ａ、４７、５７・・・レジスト層
２８、３８、１２８・・・隙間
【図１】
2015115446.tif 000003
【図２】
2015115446.tif 000004
【図３】
2015115446.tif 000005
【図４】
2015115446.tif 000006
【図５】
2015115446.tif 000007
【図６】
2015115446.tif 000008
【図７】
2015115446.tif 000009
【図８】
2015115446.tif 000010
【図９】
2015115446.tif 000011
【図１０】
2015115446.tif 000012
【図１１】
2015115446.tif 000013
【図１２】
2015115446.tif 000014
【図１３】
2015115446.tif 000015
【図１４】
2015115446.tif 000016
【図１５】
2015115446.tif 000017
【図１６】
2015115446.tif 000018
【図１７】
2015115446.tif 000019
【図１８】
2015115446.tif 000020
【図１９】
2015115446.tif 000021
【図２０】
2015115446.tif 000022
【図２１】
2015115446.tif 000023
【図２２】
2015115446.tif 000024
【図２３】
2015115446.tif 000025
【図２４】
2015115446.tif 000026