(57)【要約】【課題】コネクタの不完全な嵌合状態を検出することが可能な基板ユニットを提供する。【解決手段】基板ユニットは、親基板１０と、親基板１０に配置され、嵌合状態検出用の複数の検出用端子１１１１、１１２２、１１１３、１１２４を含む複数の端子１１１、１１２を有するカードエッジコネクタ１１と、複数の検出用端子に接続される嵌合状態検出用の複数の検出用電極３８１〜３８４を含む複数の電極３８が形成されたカードエッジコネクタ部３７を有する子基板３０と、複数の検出用電極に接続された複数の抵抗器を有して子基板３０に配置され、電源ＩＣ１２が親基板１０側から端子１１２及び電極３８を介して供給されてカードエッジコネクタ部３７のカードエッジコネクタ１１への嵌合状態に基づく複数の検出用端子と複数の検出用電極との接続状態に応じて異なる電圧を出力する電圧出力回路１５とを備える。【選択図】図１
2015115148.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、
前記第１の基板に配置され、嵌合状態検出用の複数の検出用端子を含む複数の端子を有するコネクタと、
前記複数の検出用端子に接続される嵌合状態検出用の複数の検出用電極を含み、前記コネクタに嵌合することで前記複数の端子に接続される複数の電極が形成されたコネクタ部を有する第２の基板と、
前記複数の検出用電極に接続された複数の抵抗器を有して前記第２の基板に配置され、検出用電源が前記第１の基板側から前記端子及び前記電極を介して供給されて前記コネクタ部の前記コネクタへの嵌合状態に基づく前記複数の検出用端子と前記複数の検出用電極との接続状態に応じて異なる電圧を出力する電圧出力回路と、
を備えた基板ユニット。
【請求項２】
前記電圧出力回路の前記複数の抵抗器は、前記複数の検出用端子と前記複数の検出用電極との接続状態に応じて異なる合成抵抗値を構成する、請求項１に記載の基板ユニット。
【請求項３】
前記電圧出力回路の前記複数の抵抗器は、前記複数の検出用端子に一端が接続された複数の第１の抵抗器と、前記複数の第１の抵抗器の他端間に両端が接続された１又は２以上の第２の抵抗器とから構成された請求項２に記載の基板ユニット。
【請求項４】
前記複数の検出用電極は、前記第２の基板の前記コネクタ部の両端部又は前記両端部の近傍に形成された請求項１から３のいずれか１項に記載の基板ユニット。
【請求項５】
前記複数の検出用電極は、前記第２の基板の前記両端部の両面又は前記両端部の近傍の両面に形成された請求項４に記載の基板ユニット。
【請求項６】
前記電圧出力回路が出力する電圧に基づいて前記コネクタ部の前記コネクタへの嵌合状態を判定し、その判定結果を出力する判定部を更に備えた請求項１から５のいずれか１項に記載の基板ユニット。
【請求項７】
前記第２の基板は、光信号を出力又は入力する光素子と、前記光素子が出力した信号を増幅する増幅器、又は前記光素子に駆動信号を送信する駆動回路とが実装された請求項１から６のいずれか１項に記載の基板ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの基板をコネクタで接続した基板ユニットに関する。
【背景技術】
【０００２】
従来、２つの基板をコネクタで接続した構成において、別途測定・検査手段を用いなくてもコネクタの接続を認識できるようにした実装・接続自動認識装置が提案されている（例えば、特許文献１参照。）。
【０００３】
この実装・接続自動認識装置は、ＩＣカードに実装されたチップ部品と、ＩＣカードの端部に配列されたカードエッジ型の複数のコネクタ電極部と、これらのコネクタ電極部に接続される接続コネクタ部（カードエッジ型コネクタ）が端部に配置されたプリント基板とを備え、複数のコネクタ電極部のうち端部に位置する一つのコネクタ電極部を一対の電極部で構成し、一対の電極部が接続コネクタ部と接触したときに、チップ部品が一対の電極部同士が短絡したことを検出し、コネクタの接続を認識するというものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−９８２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、従来の実装・接続自動認識装置によれば、コネクタ電極部の列の端部に設けられた一対の電極部同士の短絡でコネクタの接続を認識しているため、コネクタにＩＣカードが斜めに嵌合されたような場合には、一対の電極部同士が短絡してコネクタの接続を認識できても、一対の電極部が配置された位置と反対側の端部に配置されたコネクタ電極部が未接続という場合もあり、このようなコネクタの不完全な嵌合状態を検出できないおそれがある。
【０００６】
そこで、本発明の目的は、コネクタの不完全な嵌合状態を検出することが可能な基板ユニットを提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決することを目的として、第１の基板と、前記第１の基板に配置され、嵌合状態検出用の複数の検出用端子を含む複数の端子を有するコネクタと、前記複数の検出用端子に接続される嵌合状態検出用の複数の検出用電極を含み、前記コネクタに嵌合することで前記複数の端子に接続される複数の電極が形成されたコネクタ部を有する第２の基板と、前記複数の検出用電極に接続された複数の抵抗器を有して前記第２の基板に配置され、検出用電源が前記第１の基板側から前記端子及び前記電極を介して供給されて前記コネクタ部の前記コネクタへの嵌合状態に基づく前記複数の検出用端子と前記複数の検出用電極との接続状態に応じて異なる電圧を出力する電圧出力回路と、を備えた基板ユニットを提供する。
【発明の効果】
【０００８】
本発明によれば、コネクタの不完全な嵌合状態を検出することが可能になる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の実施の形態に係る基板ユニットが適用された光通信装置の概略の構成例を示す斜視図である。
【図２】図２は、本実施の形態に係るカードエッジコネクタ及びカードエッジコネクタ部とそれらの周辺を示す平面図である。
【図３】図３は、図２のＡ−Ａ線断面図である。
【図４】図４は、図３のＢ−Ｂ線断面図である。
【図５】図５は、本実施の形態に係る電圧出力回路の一例を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。
【００１１】
図１は、本発明の実施の形態に係る基板ユニットが適用された光通信装置の概略の構成例を示す斜視図である。
【００１２】
この光通信装置１は、カードエッジコネクタ１１及び電源ＩＣ１２が配置された親基板１０と、カードエッジコネクタ１１に接続され、電源ＩＣ１２から電源が供給される光モジュール３とを備える。ここで、カードエッジコネクタ１１は、コネクタの一例である。親基板１０は、第１の基板の一例である。本明細書において「コネクタ」は、基板に配置されたものに限られず、相手のカードエッジコネクタに接続されるカードエッジコネクタ部や、相手のコネクタに接続されるコネクタを含む概念である。
【００１３】
光モジュール３は、子基板３０を有し、この子基板３０に、発光素子アレイ３１と、受光素子アレイ３２と、発光素子アレイ３１を駆動するドライバＩＣ３３と、受光素子アレイ３２が出力する信号を増幅するプリアンプＩＣ３４と、子基板３０のカードエッジコネクタ１１への嵌合状態を判定し、その判定結果を出力するＣＰＵ３５と、ＣＰＵ３５に接続されたＡ／Ｄ変換器３６とが実装されている。なお、光モジュール３は、放熱性を考慮して金属製のケースで覆われてもよい。ここで、子基板３０は、第２の基板の一例であり、ドライバＩＣ３３は、駆動回路の一例であり、プリアンプＩＣ３４は、増幅器の一例であり、ＣＰＵ３５は、判定部の一例である。
【００１４】
発光素子アレイ３１は、アレイ状に配列され、光信号を送信する複数（本実施の形態では４つ）の発光素子を備える。発光素子としては、例えばＶＣＳＥＬ（面発光レーザ）等の半導体レーザー素子やＬＥＤ（Light Emitting Diode、発光ダイオード）等が挙げられる。ここで、発光素子アレイは、光素子アレイの一例であり、発光素子は、光素子の一例である。
【００１５】
受光素子アレイ３２は、アレイ状に配列され、光信号を受信する複数の受光素子を備える。受光素子としては、例えばフォトダイオード等が挙げられる。ここで、受光素子アレイは、光素子アレイの一例であり、受光素子は、光素子の一例である。
【００１６】
なお、光素子アレイとして、受光素子アレイ３２を用いずに発光素子アレイ３１のみを用いてもよく、発光素子アレイ３１を用いずに受光素子アレイ３２のみを用いてもよい。
【００１７】
電源ＩＣ１２は、光モジュール３に電源を供給するとともに、後述する電圧出力回路１５に検出用電源を供給する。ここで、電源ＩＣ１２は、検出用電源の一例である。
【００１８】
また、光通信装置１は、相手の光通信装置１との間で光通信を行うための伝送媒体として複数の光ファイバ１３が接続部１４Ａ、１４Ｂによって発光素子アレイ３１及び受光素子アレイ３２に接続されている。接続部１４Ａ、１４Ｂは、それぞれ発光素子アレイ３１及び受光素子アレイ３２に着脱可能な構成となっている。また、接続部１４Ａ、１４Ｂは、内部に図示しない複数の集光レンズを有し、集光レンズによって発光素子アレイ３１の発光素子又は受光素子アレイ３２の受光素子と光ファイバ１３とを光学的に結合する。
【００１９】
子基板３０は、ガラスエポキシ樹脂等の絶縁性を有する基材３００と、この基材３００の一端に形成され、カードエッジコネクタ１１に電気的に接続されるカードエッジコネクタ部３７とを備える。カードエッジコネクタ部３７は、基材３００の表面３０ａ及び裏面３０ｂにそれぞれ複数の電極３８が形成されている。なお、実装効率を考慮してＣＰＵ３５及びＡ／Ｄ変換器３６を基材３００の表面３０ａに実装せずに裏面３０ｂに実装してもよい。ここで、カードエッジコネクタ部３７は、コネクタ部の一例である。本明細書において「コネクタ部」は、基板の端部に設けられたものに限られず、相手のカードエッジコネクタ部に接続されるカードエッジコネクタや、相手のコネクタに接続されるコネクタを含む概念である。
【００２０】
図２は、カードエッジコネクタ１１及びカードエッジコネクタ部３７とそれらの周辺を示す平面図、図３は、図２のＡ−Ａ線断面図、図４は、図３のＢ−Ｂ線断面図である。
【００２１】
子基板３０は、図２、図３に示すように、基材３００の表面３０ａ及び裏面３０ｂに、電極３８と発光素子アレイ３１、受光素子アレイ３２、ドライバＩＣ３３及びプリアンプＩＣ３４等とを接続する配線パターン３０１が形成されている。
【００２２】
（カードエッジコネクタ部）
カードエッジコネクタ部３７は、カードエッジコネクタ１１に嵌合することで、カードエッジコネクタ１１の複数の端子１１２に接続される複数の電極３８を有する。複数の電極３８は、嵌合状態検出用の複数（本実施の形態では４つ）の検出用電極３８１〜３８４と、複数の電源供給用電極３８ｖ（図４では嵌合状態検出用の２つのみを図示する。）と、複数の信号用電極３８ｓと、図示しない複数のグランド用電極とを含む。以下、説明を容易にするため、検出用電極３８１〜３８４をそれぞれチャンネルＣ１〜Ｃ４と称し、図４に示す２つの電源供給用電極３８ｖをチャンネルＣｖと称する。嵌合状態検出用の２つの電源供給用電極３８ｖ以外の電源供給用電極３８ｖは、発光素子アレイ３１、受光素子アレイ３２、ドライバＩＣ３３、プリアンプＩＣ３４、ＣＰＵ３５等に接続されている。
【００２３】
図４に示すように、４つの検出用電極３８１〜３８４は、カードエッジコネクタ部３７の両端部又は両端部の近傍（例えば端部から２〜５端子分離れた所）の表裏に位置する。嵌合状態検出用の２つの電源供給用電極３８ｖは、カードエッジコネクタ部３７のほぼ中央に位置し、電源ＩＣ１２から電源が供給される。なお、電源供給用のチャンネルＣｖは、２チャンネル有するが、３チャンネル以上有してもよく、１チャンネルでもよい。電源供給用のチャンネルＣｖを２チャンネル以上有することにより、コネクタの嵌合不良によって電源が供給されなくなって嵌合状態を判定できなくなる事態を回避することが可能になる。
【００２４】
（カードエッジコネクタ）
カードエッジコネクタ１１は、図３に示すように、絶縁性の樹脂から形成されたハウジング１１０と、ハウジング１１０に設けられた複数の表側端子１１１及び複数の裏側端子１１２とを備える。表側端子１１１は、略Ｌ字状を有し、子基板３０の表面３０ａに形成された電極３８に接触する湾曲状の接触部１１１ａと、親基板１０の表面１０ａに形成されたランド１０１と電気的に接続される接続部１１１ｂとを備える。裏側端子１１２は、略Ｌ字状を有し、子基板３０の裏面３０ｂに形成された電極３８に接触する湾曲状の接触部１１２ａと、親基板１０の裏面１０ｂに形成されたランド１０２と電気的に接続される接続部１１２ｂとを備える。ここで、表側端子１１１及び裏側端子１１２は、端子の一例である。
【００２５】
複数の表側端子１１１及び裏側端子１１２は、嵌合状態検出用の複数の検出用端子１１１１、１１２２、１１１３、１１２４と、複数の電源供給用端子１１１ｖ、１１２ｖ（図４では嵌合状態検出用の２つのみを図示する。）と、複数の信号用端子１１１ｓ、１１２ｓと、図示しない複数のグランド用端子とを含む。端子１１１、１１２は、例えば合計３８ピンからなる。カードエッジコネクタ１１にカードエッジコネクタ部３７に完全に嵌合された状態では、嵌合状態検出用の複数の検出用端子１１１１、１１２２、１１１３、１１２４は、それぞれ嵌合状態検出用の複数の検出用電極３８１〜３８４に電気的に接続される。嵌合状態検出用の電源供給用端子１１１ｖ、１１２ｖは、それぞれ嵌合状態検出用の電源供給用電極３８ｖに電気的に接続される。複数の信号用端子１１１ｓ、１１２ｓは、それぞれ複数の信号用電極３８ｓに電気的に接続される。複数の図示しないグランド用端子は、それぞれ複数の図示しないグランド用電極に電気的に接続される。
【００２６】
親基板１０には、電源ＩＣ１２と、相手の光通信装置との間で複数の光ファイバ１３を伝送媒体とする光通信を行うために図示しないＣＰＵ（Central Processing Unit）や記憶素子等の電子部品が実装されている。また、親基板１０は、ガラスエポキシ樹脂等の絶縁性を有する基材１００を有し、基材１００の表面１０ａ及び裏面１０ｂにランド１０１、１０２と親基板１０に実装された電源ＩＣ１２、電子部品等とを接続する配線パターン１０３（図３では裏面１０ｂの配線パターン１０３の図示を省略）が形成されている。
【００２７】
図５は、電圧出力回路の一例を示す回路図である。なお、図５中、（Ｒ）は、基準となる抵抗値Ｒを有することを意味し、（２Ｒ）は、基準となる抵抗値Ｒの２倍の抵抗値を有することを意味する。
【００２８】
子基板３０には、図５に示すように、電圧出力回路１５が配置されている。電圧出力回路１５には、電源ＩＣ１２からの検出用電源が電源供給用端子１１１ｖ、１１２ｖ及び電源供給用電極３８ｖを介して供給される。電圧出力回路１５は、供給された検出用電源によってカードエッジコネクタ部３７のカードエッジコネクタ１１への嵌合状態に基づく複数の検出用端子１１１１、１１１３、１１２２、１１２４と複数の検出用電極３８１〜３８４との接続状態に応じて異なる電圧を電圧出力点１５ａから出力するように構成されている。電圧出力点１５ａはＡ／Ｄ変換器３６を介してＣＰＵ３５に接続されている。
【００２９】
ＣＰＵ３５は、電圧出力回路１５の電圧出力点１５ａからＡ／Ｄ変換器３６を介して出力される電圧に応じてどの検出用電極３８１〜３８４が検出用端子１１１１、１１１３、１１２２、１１２４と未接続であるか、すなわちカードエッジコネクタ部３７のカードエッジコネクタ１１への嵌合状態を判定する。また、ＣＰＵ３５は、嵌合状態の判定結果をドライバＩＣ３３を制御して光信号として外部に出力する。なお、ＣＰＵ３５は、嵌合状態の判定結果を子基板３０に配置された図示しないランプ、７セグメント等の表示部により表示してもよい。
【００３０】
電圧出力回路１５は、複数の検出用電極３８１〜３８４に接続された複数の第１の抵抗器Ｒ２及び複数の第２の抵抗器Ｒ１を有する。これらの複数の第１の抵抗器Ｒ２及び複数の第２の抵抗器Ｒ１は、複数の検出用端子１１１１、１１２２、１１１３、１１２４と複数の検出用電極３８１〜３８４との接続状態に応じて異なる合成抵抗値を構成する。具体的には、電圧出力回路１５に設けられた複数の抵抗器Ｒ１、Ｒ２は、複数の検出用端子１１１１、１１２２、１１１３、１１２４に一端が接続された複数の第１の抵抗器Ｒ２と、複数の第１の抵抗器Ｒ２の他端間に両端が接続された１又は２以上の第２の抵抗器Ｒ１とを有する抵抗回路を構成する。検出用端子は、親基板１０上のグランドに接地されている。なお、図５に示す電圧出力回路１５は、一例であり、同図に示す構成のものに限られない。
【００３１】
表１は、チャンネルが未接続のときのカードエッジコネクタ１１側の合成抵抗と電圧出力点１５ａから出力される電圧（出力電圧）の代表例を示す。表１では、電源ＩＣ１２から電圧出力回路１５に出力される電圧をＶｃｃ（例えば３．３Ｖ）として説明する。チャンネルＣ１〜Ｃ４の全てが未接続のときは、カードエッジコネクタ１１側（以下単に「コネクタ側」という。）の合成抵抗が０Ωであるので、電圧出力点１５ａからＶｃｃが出力される。チャンネルＣ２〜Ｃ４が未接続のときは、コネクタ側の合成抵抗が７Ｒとなるので、電圧出力点１５ａから５Ｖｃｃ／７が出力される。チャンネルＣ３、Ｃ４が未接続のときは、コネクタ側の合成抵抗は、２６Ｒ／５となるので、電圧出力点１５ａから８Ｖｃｃ／１３が出力される。チャンネルＣ４だけが未接続のときは、コネクタ側の合成抵抗が８５Ｒ／２１となるので、電圧出力点１５ａから４３Ｖｃｃ／８５が出力される。
【００３２】
以上のように、いずれかのチャンネルが未接続のときは、表１で説明したのと同様に、未接続のチャンネルによってコネクタ側の合成抵抗が異なる値となり、電圧出力点１５ａから異なる出力電圧が出力される。
【００３３】
【表１】
2015115148.tif 000003
【００３４】
例えば、チャンネルＣ１、Ｃ２が未接続の場合、又はチャンネルＣ３、Ｃ４が未接続の場合は、ＣＰＵ３５は、未接続のチャンネルの情報とともに、子基板３０が傾いている可能性がある旨の情報を出力してもよい。また、例えば、チャンネルＣ１、Ｃ４が未接続、又はチャンネルＣ２、Ｃ３が未接続の場合は、ＣＰＵ３５は、未接続のチャンネルの情報とともに、検出用電極３８１〜３８４又は検出用端子１１１１、１１２２、１１１３、１１２４にゴミが付着している可能性がある旨の情報を出力してもよい。
【００３５】
（光通信装置１の動作）
次に、光通信装置１の動作の一例について説明する。親基板１０上に実装された図示しないＣＰＵから制御信号をカードエッジコネクタ１１及びカードエッジコネクタ部３７を介して子基板３０上のＣＰＵ３５に送信する。ＣＰＵ３５は、ドライバＩＣ３３を制御してドライバＩＣ３３から駆動信号を発光素子アレイ３１に送信させる。発光素子アレイ３１の各発光素子は、ドライバＩＣ３３から送信された駆動信号に応じた例えば１μｍ帯域の光信号を出射する。光信号は、光ファイバ１３のコアに入射する。コアに入射した光信号は、コア内を伝搬して光ファイバ１３の他方の端部から出射される。
【００３６】
一方、光ファイバ１３を介して送信された光信号は、受光素子アレイ３２に入射する。受光素子アレイ３２は、受光した光信号をその強度に応じた電気信号に変換してプリアンプＩＣ３４に出力する。プリアンプＩＣ３４は、受光素子アレイ３２から出力された光信号を増幅し、ＣＰＵ３５に出力する。ＣＰＵ３５は、受信した信号をカードエッジコネクタ部３７及びカードエッジコネクタ１１を介して親基板１０上に実装された図示しないＣＰＵに出力する。
【００３７】
（本実施の形態の作用及び効果）
次に、上記した本実施の形態の作用及び効果を説明する。
（１）カードエッジコネクタ１１に嵌合状態検出用の複数の検出用端子１１１１、１１２２、１１１３、１１２４を設け、これに対応したカードエッジコネクタ部３７に嵌合状態検出用の複数の検出用電極３８１〜３８４を設けたので、カードエッジコネクタ１１の不完全な嵌合状態を検出することが可能になる。特に、嵌合状態検出用の検出用端子１１１１、１１２２、１１１３、１１２４及び検出用電極３８１〜３８４を両端部に形成したので、カードエッジコネクタ１１に対するカードエッジコネクタ部３７の傾き等の不完全な嵌合状態をより的確に検出することが可能になる。
（２）電圧出力回路１５の複数の抵抗器Ｒ１、Ｒ２は、複数の検出用端子１１１１、１１２２、１１１３、１１２４と複数の検出用電極３８１〜３８４との接続状態に応じて異なる合成抵抗値を構成しているので、どの検出用端子１１１１、１１２２、１１１３、１１２４と検出用電極３８１〜３８４が未接続であるかを電圧によって識別することができる。
（３）カードエッジコネクタ１１の嵌合状態を判定するＣＰＵ３５を子基板３０に実装しているので、別途測定・検査手段を用いなくてもカードエッジコネクタ１１の嵌合状態を判定することが可能になる。
（４）カードエッジコネクタ１１の嵌合状態をアナログ値に基づいて判定できるので、ＣＰＵ３５にピン数の少ないマイコン（ＭＣＵ）を用いても多数のピンの状態を監視することが可能になる。
【００３８】
（実施の形態のまとめ）
次に、以上説明した実施の形態から把握される技術思想について、実施の形態における符号等を援用して記載する。ただし、以下の記載における各符号等は、特許請求の範囲における構成要素を実施の形態に具体的に示した部材等に限定するものではない。
【００３９】
［１］第１の基板（１０）と、前記第１の基板（１０）に配置され、嵌合状態検出用の複数の検出用端子（１１１１、１１２２、１１１３、１１２４）を含む複数の端子（１１１、１１２）を有するコネクタ（１１）と、前記複数の検出用端子（１１１１、１１２２、１１１３、１１２４）に接続される嵌合状態検出用の複数の検出用電極（３８１-３８４）を含み、前記コネクタに嵌合することで前記複数の端子（１１１、１１２）に接続される複数の電極（３８）が形成されたコネクタ部（３７）を有する第２の基板（３０）と、前記複数の検出用電極（３８１-３８４）に接続された複数の抵抗器（Ｒ１、Ｒ２）を有して前記第２の基板（３０）に配置され、検出用電源が前記第１の基板（１０）側から前記端子（１１１、１１２）及び前記電極（３８）を介して供給されて前記コネクタ部（３７）の前記コネクタ（１１）への嵌合状態に基づく前記複数の検出用端子（１１１１、１１１３、１１２２、１１２４）と前記複数の検出用電極（３８１-３８４）との接続状態に応じて異なる電圧を出力する電圧出力回路（１５）と、を備えた基板ユニット。
【００４０】
［２］前記電圧出力回路（１５）の前記複数の抵抗器（Ｒ１、Ｒ２）は、前記複数の検出用端子（１１１１、１１１３、１１２２、１１２４）と前記複数の検出用電極（３８１-３８４）との接続状態に応じて異なる合成抵抗値を構成する、前記［１］に記載の基板ユニット。
【００４１】
［３］前記電圧出力回路（１５）の前記複数の抵抗器（Ｒ１、Ｒ２）は、前記複数の検出用端子（１１１１、１１２２、１１１３、１１２４）に一端が接続された複数の第１の抵抗器（Ｒ２）と、前記複数の第１の抵抗器（Ｒ２）の他端間に両端が接続された１又は２以上の第２の抵抗器（Ｒ１）とから構成された前記［２］に記載の基板ユニット。
【００４２】
［４］前記複数の検出用電極（３８１-３８４）は、前記第２の基板（３０）の前記コネクタ部（３７）の両端部又は前記両端部の近傍に形成された前記［１］から［３］のいずれかに記載の基板ユニット。
【００４３】
［５］前記複数の検出用電極（３８１-３８４）は、前記第２の基板（３０）の前記両端部の両面又は前記両端部の近傍の両面に形成された前記［４］に記載の基板ユニット。
【００４４】
［６］前記電圧出力回路（１５）が出力する電圧に基づいて前記コネクタ部（３７）の前記コネクタ（１１）への嵌合状態を判定し、その判定結果を出力する判定部（３５）を更に備えた前記［１］から［５］のいずれかに記載の基板ユニット。
【００４５】
［７］前記第２の基板（３０）は、光信号を出力又は入力する光素子（３１、３２）と、前記光素子（３２）が出力した信号を増幅する増幅器（３４）、又は前記光素子（３１）に駆動信号を送信する駆動回路（３３）とが実装された前記［１］から［６］のいずれかに記載の基板ユニット。
【００４６】
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【００４７】
本発明の実施の形態は、上記実施の形態に限定されず、種々な実施の形態が可能である。例えば、上記実施の形態では、カードエッジコネクタとして端子１１１、１１２がＬ字状に折曲されたタイプのものを用い、子基板３０が親基板１０に対して平行に配置される場合について説明したが、カードエッジコネクタとしてＬ字状に折曲されていないタイプのものを用い、子基板３０が親基板１０に対して垂直に配置される場合に対しても本発明は上記実施の形態と同様に適用することができる。また、各チャンネルの接続状態に応じてカードエッジコネクタ１１側の合成抵抗値が異なれば、複数の第１の抵抗器Ｒ２の抵抗値、及び複数の第２の抵抗器Ｒ１の抵抗値は、それぞれ異なっていてもよい。
【００４８】
上記実施の形態では、嵌合状態検出用のチャンネルを４つ用いたが、２つ、３つ又は５つ以上でもよい。嵌合状態検出用のチャンネルを２つ以上とすることにより、カードエッジコネクタ１１に対するカードエッジコネクタ部３７の傾き等の嵌合状態を判定することができる。
【００４９】
また、上記実施の形態では、子基板３０に光モジュールを実装した場合について説明したが、電気信号で通信する通信モジュールを実装してもよい。
【００５０】
また、上記実施の形態では、子基板３０のコネクタ部は、カードエッジコネクタ部として説明したが、親基板１０に配置されたコネクタに接続するコネクタでもよいし、親基板１０に設けられたカードエッジコネクタ部に接続するコネクタでもよい。
【符号の説明】
【００５１】
１…光通信装置、３…光モジュール、１０…親基板（第１の基板）、１０ａ…表面、１０ｂ…裏面、１１…カードエッジコネクタ、１２…電源ＩＣ、１３…光ファイバ、１４Ａ、１４Ｂ…接続部、１５…電圧出力回路、１５ａ…電圧出力点、３０…子基板（第２の基板）、３０ａ…表面、３０ｂ…裏面、３１…発光素子アレイ、３２…受光素子アレイ、３３…ドライバＩＣ（駆動回路）、３４…プリアンプＩＣ（増幅器）、３５…ＣＰＵ（判定部）、３６…Ａ／Ｄ変換器、３７…カードエッジコネクタ部、３８…電極、３８１-３８４…検出用電極、３８ｓ…信号用電極、３８ｖ…電源供給用電極、１００…基材、１０１、１０２…ランド、１１０…ハウジング、１１１…表側端子、１１１１、１１１３…検出用端子、１１１ａ…接触部、１１１ｂ…接続部、１１１ｓ…信号用端子、１１１ｖ…電源供給用端子、１１２…裏側端子、１１２２、１１２４…検出用端子、１１２ａ…接触部、１１２ｂ…接続部、３００…基材、３０１…配線パターン、Ｃ１-Ｃ４…チャンネル、Ｃｖ…チャンネル、Ｒ１…抵抗器（第２の抵抗器）、Ｒ２…抵抗器（第１の抵抗器）
【図１】
2015115148.tif 000004
【図２】
2015115148.tif 000005
【図３】
2015115148.tif 000006
【図４】
2015115148.tif 000007
【図５】
2015115148.tif 000008