(57)【要約】【課題】画素メモリを含む画素が複数配置された撮像素子において、適切な欠陥画素の検出方法を提供する。【解決手段】光電変換を行う光電変換部と、光電変換部で蓄積された電荷を保持する電荷保持部と、電荷を電圧に変換するフローティングディフュージョン部とをそれぞれ含む複数の画素が配置された撮像素子と、撮像素子の画素の欠陥を検出する欠陥検出部とを備え、欠陥検出部は、少なくとも、複数の画素から、電荷保持部の欠陥に起因する第１の欠陥画素を検出するとともに、第１の欠陥画素の位置情報を検出する。【選択図】  図５
2015181221.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う光電変換部と、該光電変換部で蓄積された電荷を保持する電荷保持部と、電荷を電圧に変換するフローティングディフュージョン部とをそれぞれ含む複数の画素が配置された撮像素子と、
前記撮像素子の画素の欠陥を検出する欠陥検出手段とを備え、
前記欠陥検出手段は、少なくとも、前記複数の画素から、前記電荷保持部の欠陥に起因する第１の欠陥画素を検出するとともに、該第１の欠陥画素の位置情報を検出することを特徴とする撮像装置。
【請求項２】
前記複数の画素のそれぞれは、前記光電変換部から前記電荷保持部への電荷の転送を制御する第１転送手段と、前記電荷保持部から前記フローティングディフュージョン部への電荷の転送を制御する第２転送手段とを含み、
前記欠陥検出手段は、前記第１転送手段を非転送状態に制御するとともに、前記第２転送手段を転送状態に制御して、前記電荷保持部から前記フローティングディフュージョン部へ転送された電荷に応じて前記第１の欠陥画素を検出することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記欠陥検出手段は、前記光電変換部の欠陥に起因する第２の欠陥画素をさらに検出するとともに、該第２の欠陥画素の位置情報を検出することを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記複数の画素のそれぞれは、前記光電変換部から前記電荷保持部への電荷の転送を制御する第１転送手段と、前記電荷保持部から前記フローティングディフュージョン部への電荷の転送を制御する第２転送手段とを含み、
前記欠陥検出手段は、前記第１転送手段を転送状態に制御するとともに、前記第２転送手段を転送状態に制御して、前記光電変換部から前記フローティングディフュージョン部へ転送された電荷に応じて前記第２の欠陥画素を検出することを特徴とする請求項３に記載の撮像装置。
【請求項５】
前記欠陥検出手段は、前記第１の欠陥画素の出力信号レベルに関する情報をさらに検出することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記欠陥検出手段は、前記第２の欠陥画素の出力信号レベルに関する情報をさらに検出することを特徴とする請求項３または４に記載の撮像装置。
【請求項７】
光電変換を行う光電変換部と、該光電変換部で蓄積された電荷を保持する電荷保持部と、電荷を電圧に変換するフローティングディフュージョン部とをそれぞれ含む複数の画素が配置された撮像素子における欠陥画素検出方法であって、
前記撮像素子の画素の欠陥を検出する欠陥検出工程を有し、
前記欠陥検出工程では、少なくとも、前記複数の画素から、前記電荷保持部の欠陥に起因する第１の欠陥画素を検出するとともに、該第１の欠陥画素の位置情報を検出することを特徴とする欠陥画素検出方法。
【請求項８】
前記複数の画素のそれぞれは、前記光電変換部から前記電荷保持部への電荷の転送を制御する第１転送手段と、前記電荷保持部から前記フローティングディフュージョン部への電荷の転送を制御する第２転送手段とを含み、
前記欠陥検出工程では、前記第１転送手段を非転送状態に制御するとともに、前記第２転送手段を転送状態に制御して、前記電荷保持部から前記フローティングディフュージョン部へ転送された電荷に応じて前記第１の欠陥画素を検出することを特徴とする請求項７に記載の欠陥画素検出方法。
【請求項９】
前記欠陥検出工程では、前記光電変換部の欠陥に起因する第２の欠陥画素をさらに検出するとともに、該第２の欠陥画素の位置情報を検出することを特徴とする請求項７または８に記載の欠陥画素検出方法。
【請求項１０】
前記複数の画素のそれぞれは、前記光電変換部から前記電荷保持部への電荷の転送を制御する第１転送手段と、前記電荷保持部から前記フローティングディフュージョン部への電荷の転送を制御する第２転送手段とを含み、
前記欠陥検出工程では、前記第１転送手段を転送状態に制御するとともに、前記第２転送手段を転送状態に制御して、前記光電変換部から前記フローティングディフュージョン部へ転送された電荷に応じて前記第２の欠陥画素を検出することを特徴とする請求項９に記載の欠陥画素検出方法。
【請求項１１】
前記欠陥検出工程では、前記第１の欠陥画素の出力信号レベルに関する情報をさらに検出することを特徴とする請求項７乃至１０のいずれか１項に記載の欠陥画素検出方法。
【請求項１２】
前記欠陥検出工程では、前記第２の欠陥画素の出力信号レベルに関する情報をさらに検出することを特徴とする請求項９または１０に記載の欠陥画素検出方法。
【請求項１３】
請求項７乃至１２のいずれか１項に記載の欠陥画素検出方法の各工程をコンピュータに実行させるためのプログラム。
【請求項１４】
請求項７乃至１２のいずれか１項に記載の欠陥画素検出方法の各工程をコンピュータに実行させるためのプログラムを記憶したコンピュータが読み取り可能な記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置における欠陥画素を検出する技術に関するものである。
【背景技術】
【０００２】
電子カメラなどの撮像装置に搭載される、ＣＭＯＳイメージセンサなどの撮像素子は、複数の画素が行及び列方向に配置された画素配列を有する。近年の電子カメラでは、数百万から数千万の画素を含む画素配列を有する撮像素子を搭載するものが多く存在している。画素配列の全ての画素が、入射光量に応じた適正な信号を発生させるような撮像素子を常に製造することは非常に困難であり、個々の撮像素子には、通常いくつかの正常に動作しない「欠陥画素」が含まれる。
【０００３】
これに対して、撮像装置の製造工程の検査においては、所定の条件下、標準蓄積時間での画像信号出力を画素毎に評価し、所定の出力信号レベルを超えた画素を欠陥画素として検出している。さらに欠陥画素毎に、種類（黒キズ、白キズ等）、アドレス（水平方向座標ｘ、垂直方向座標ｙ）、及び出力信号レベルのデータを取得して、メモリ部に保存しておく。この方法によれば、撮像装置は、メモリ部に保存されたアドレスを参照することにより、欠陥画素から出力された画像信号を、その周辺の正常画素の画像信号を用いた補間演算処理により補正することができる。欠陥画素を補正することで、画質劣化を抑えることができる。
【０００４】
また、撮像装置の出荷後においては、撮像装置がユーザからの撮影指示を受けた際に、各画素から出力された画像信号レベルとその周辺画素の画像信号レベルとの差から、撮像装置がリアルタイムに欠陥画素を検出してメモリ部に保存しておく方法がある。この方法によっても、撮像装置は、メモリ部に保存されたアドレスを参照することにより、欠陥画素から出力された画像信号を、その周辺の正常画素の画像信号を用いて補正することができる。
【０００５】
ここで、欠陥画素の発生原因には、温度や蓄積時間に応じて大きな暗電流が発生することや、そもそも画素自体が正しく形成されておらず適正な信号を出力しないことが考えられる。これらの現象は、同一の撮影条件下における撮影毎に発生する。
【０００６】
他方、ＣＭＯＳイメージセンサでは、例えば特許文献１のように、撮像素子の画素内部に画素メモリを設けることで、グローバル電子シャッタ駆動を可能とする構成が提案されている。具体的には、撮像素子の画素は、フォトダイオード（以下ＰＤとも記す）と、フローティングディフュージョン（以下ＦＤとも記す）と、これらの間に設けられ、電荷を一時的に保持するための画素メモリを含む。さらに全画素のＰＤを一括にリセットすることが可能なリセット部が設けられている。この構成によれば、撮像素子面内でＰＤを全画素一括にリセットした後、ＰＤに蓄積された信号電荷を、画素メモリに全画素一括転送することで、グローバル電子シャッタ駆動を行うことが可能となる。読み出しは、画素メモリに保持された信号電荷を行毎に順次転送することにより行われる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００２−０６４７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ＰＤに欠陥がある場合、ＰＤでは信号電荷を蓄積する時間（ＰＤ蓄積時間）に発生した暗電流の成分が、その画素の適正な信号電荷に加算されてしまう。一方、画素メモリに欠陥がある場合、画素メモリでは信号電荷を保持する時間（画素メモリ保持時間）に画素メモリで発生した暗電流の成分が、その画素の適正な信号電荷に加算される。そして、画素メモリを設けた撮像素子においては、画素に欠陥が含まれない正常画素と、ＰＤに起因する欠陥画素と、画素メモリに起因する欠陥画素と、ＰＤと画素メモリ共に欠陥を含む欠陥画素が発生することが考えられる。
【０００９】
ＰＤ蓄積時間、画素メモリ保持時間は、それぞれ撮影時に設定される蓄積時間や、撮影モードなどによって様々に変化する。しかし、従来の欠陥画素検出方法では、画素メモリを設けた撮像素子において、欠陥箇所がどこにあるのかが考慮されていなかった。つまり、撮影時の蓄積時間や撮影モードが、撮像装置の製造工程の検査における条件と異なる場合に、補正が必要でない画素を補正してしまう「過補正」や、補正するべき欠陥画素を補正できない「補正残り」が容易に発生してしまう恐れがある。過補正や、補正残りは画質低下を招く。
【００１０】
従って、画素メモリを含む撮像素子において、従来の欠陥画素検出方法を単純に適用することは適切ではなく、欠陥画素の欠陥箇所を特定した上で欠陥画素検出を行うことが望ましい。
【００１１】
本発明は上述した課題に鑑みてなされたものであり、その目的は、画素メモリを含む画素が複数配置された撮像素子において、適切な欠陥画素の検出方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明に係わる撮像装置は、光電変換を行う光電変換部と、該光電変換部で蓄積された電荷を保持する電荷保持部と、電荷を電圧に変換するフローティングディフュージョン部とをそれぞれ含む複数の画素が配置された撮像素子と、前記撮像素子の画素の欠陥を検出する欠陥検出手段とを備え、前記欠陥検出手段は、少なくとも、前記複数の画素から、前記電荷保持部の欠陥に起因する第１の欠陥画素を検出するとともに、該第１の欠陥画素の位置情報を検出することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、画素メモリを含む画素が複数配置された撮像素子において、適切に欠陥画素を検出することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る撮像装置の全体構成を示すブロック図。
【図２】本発明の一実施形態における撮像素子の構成を模式的に示す図。
【図３】本発明の一実施形態における画素の構成を模式的に示す図。
【図４】本発明の一実施形態における撮像素子の等価回路図。
【図５】第１の実施例における第１の欠陥画素検出駆動のタイミングチャート。
【図６】第１の実施例における第１の欠陥画素検出駆動のフローチャート。
【図７】第２の実施例における第２の欠陥画素検出駆動のタイミングチャート。
【図８】第３の実施例における第３の欠陥画素検出駆動のタイミングチャート。
【図９】第４の実施例における第４の欠陥画素検出駆動のタイミングチャート。
【図１０】第５の実施形態における画素の構成を模式的に示す断面図。
【図１１】第５の実施形態における撮像素子の等価回路図。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態について、添付図面を参照して詳細に説明する。
【００１６】
図１は、本発明の一実施形態に係る撮像装置全体のシステムブロック図である。図１においてＣＭＯＳ型の撮像素子１０１は、不図示の光学系で結像された光学像を受光する。アナログフロントエンド（以下ＡＦＥとも記す）１０２は、基準レベルの調整（クランプ処理）およびアナログデジタル変換処理を行う。デジタルフロントエンド（以下ＤＦＥとも記す）１０３は、各画素のデジタル出力を受けて画像信号の補正や画素の並び替え等をデジタル処理している。デジタル信号処理部１０４は、ＤＦＥ１０３からのデジタル出力に対して現像処理や、欠陥画素の補間処理を行う。メモリ部１０５はデジタル信号処理部１０４の作業用メモリであり、連続撮影等においてはバッファーメモリとしても使用される。また本実施形態では、メモリ部１０５に、ＰＤに欠陥を含む画素及び画素メモリに欠陥を含む画素のアドレス、出力信号レベルなどの欠陥画素データが保存される。制御部１０６は、撮像装置全体を統括的に制御し、周知のＣＰＵなどを内蔵する。操作部１０７は、デジタルスチルカメラなどにある操作部材に対する操作を電気的に受け付けるものである。表示部１０８は画像等を表示する。記録部１０９は、具体的にはメモリカードやハードディスクなどの記録媒体である。タイミング発生回路（以下ＴＧとも記す）１１０は、撮像素子１０１を駆動する各種タイミング信号を生成する。
【００１７】
図２は、本実施形態の撮像装置における撮像素子１０１の構成を示す図である。図２に示すように、撮像素子１０１は、画素部２０１、垂直走査部２０２、読み出し部２０３、水平走査部２０４を含む構成である。画素部２０１は、複数の単位画素が行列状に配置されており、不図示の光学系により結像された光学像を受光する。垂直走査部２０２は、画素部２０１の複数の行を順に選択し、水平走査部２０４は、画素部２０１の複数の列を順に選択する。これによって、画素部２０１の複数の画素が順に選択される。読み出し部２０３は、垂直走査部２０２および水平走査部２０４によって選択された画素の信号を読み出し、読み出した信号をＡＦＥ１０２へ出力する。
【００１８】
図３は、撮像素子１０１における画素部２０１の構成を示す図である。説明を分かりやすくするため、単位画素である３０１のみを示したが、実際には、このような画素３０１がさらに複数配置されて画素部２０１を構成する。図３に示すように、画素部２０１における画素３０１は、ＰＤ３０３、第１転送スイッチ３０４、画素メモリ（電荷保持部）３０５、第２転送スイッチ３０６、ＦＤ３０７、出力部３０８、選択スイッチ３０９、リセットスイッチ３１０を含んで構成される。ＦＤとはフローティングディフュージョン部である。画素３０１における、各構成要素のレイアウトについては、図３の配置に限らず、その機能を発揮する範囲で適切な位置に配置しても良い。
【００１９】
図４は、撮像素子１０１の等価回路図である。説明を分かりやすくするため、画素３０１と、その信号の出力経路と、読み出し部２０３のみ示した。
【００２０】
ＰＤ３０３は、入射した光を受光し、その受光量に応じた信号電荷を生成して蓄積する光電変換部として機能する。第１転送スイッチ３０４は、転送パルス信号φＴＸ１によって駆動され、ＰＤ３０３で発生した電荷を、画素メモリ３０５に転送する。画素メモリ３０５は、ＰＤ３０３から転送された電荷を保持可能な構成となっている。第２転送スイッチ３０６は、転送パルス信号φＴＸ２によって駆動され、画素メモリ３０５に保持された電荷を、ＦＤ３０７に転送する。ＦＤ３０７は、画素メモリ３０５から転送された電荷を保持可能な構成となっている。
【００２１】
リセットスイッチ３１０は、リセットパルス信号φＲＥＳによって駆動され、ＦＤ３０７に基準電位ＳＶＤＤを供給可能な構成となっている。ＦＤ３０７は、転送された電荷を保持するとともに、保持した電荷を電圧信号に変換する電荷電圧変換部として機能する。出力部３０８は、ＦＤ３０７に保持した電荷に基づく電圧信号を増幅して、画素の信号として出力する。ここでは例として、ＭＯＳトランジスタと定電流源４０１を用いたソースフォロワ回路を示している。選択スイッチ３０９は、垂直選択パルス信号φＳＥＬによって駆動され、出力部３０８で出力された信号が、垂直信号線４０２に出力される。垂直信号線４０２に出力された信号は、列毎の読み出し部２０３でサンプリングされたのち、さらにＡＦＥ１０２へ出力される。
【００２２】
読み出し部２０３は、読み出しスイッチ４０３，４０４，４０５、及び信号保持部４０６，４０７，４０８、及び信号転送スイッチ４０９，４１０，４１１を含む構成となっている。読み出しスイッチ４０３，４０４，４０５は、読み出しパルス信号φＳ２、φＳ１、φＮによって各々駆動され、垂直信号線４０２に出力された信号が各々信号保持部４０６，４０７，４０８にサンプリングされる。信号転送スイッチ４０９，４１０，４１１は、水平選択パルス信号φＨによって駆動され、信号保持部４０６，４０７，４０８にサンプリングされた信号を各々Ｎ信号、Ｓ１信号、Ｓ２信号として、ＡＦＥへ列順次出力する。読み出し部２０３は、上記構成の他に、信号を増幅するためのバッファアンプを含む構成としてもよい。
【００２３】
次に、上述の撮像装置に適用される欠陥画素検出（欠陥検出）駆動方法の４種類の実施例について、図５〜図９を用いて説明する。
【００２４】
（第１の実施例）
この第１の実施例における第１の欠陥画素検出駆動では、１回の走査で、ＰＤに起因する欠陥画素と、画素メモリに起因する欠陥画素を検出することができる。なお、欠陥画素の検出は、画素を遮光した状態で各画素に電荷を蓄積させることにより行われる。
【００２５】
図５は、第１の欠陥画素検出駆動のタイミングチャートである。説明を分かりやすくするため、ｎ行目から（ｎ＋２）行目の信号パルスを示す。
【００２６】
期間５０１はリセット期間であり、画素部２０１内の全ての行に対して、信号パルスφＴＸ１、φＴＸ２、φＲＥＳ、φＳＥＬが印加される。リセット期間５０１では、ＰＤ３０３及び画素メモリ３０５の電荷は排出され、ＦＤ３０７の電位は基準電位ＳＶＤＤにリセットされる。期間５０２はｎ行目の蓄積期間である。欠陥画素検出駆動時は、暗電流によって増幅する電荷を検出するために、少なくとも各行の蓄積期間において撮像素子を遮光状態とさせる。遮光状態は、不図示のシャッタなどの遮光部材などによって遮光されるか、或いは、暗室や遮光された箱の中に撮像装置を配置するなどしてもよい。また、蓄積期間５０２は、暗電流が発生しやすい条件として、１秒以上の長い時間が設定されることが望ましい。蓄積期間５０２において、ＰＤ３０３と画素メモリ３０５の内部では、暗電流によって発生する電荷が蓄積され続ける。
【００２７】
期間５０３は、ｎ行目の垂直読み出し期間であり、垂直選択パルス信号φＳＥＬが印加され、選択されたｎ行目の信号が、読み出し部２０３に読み出される。期間５０４では、リセットパルス信号φＲＥＳが印加され、ＦＤ３０７の電位が基準電位ＳＶＤＤにリセットされる。期間５０５では、読み出しパルス信号φＮが印加されて、リセットされた後のＦＤ３０７の電圧に応じたノイズ信号が、Ｎ信号として読み出し部２０３にサンプリングされる。
【００２８】
期間５０６では、転送パルス信号φＴＸ２が印加され、蓄積期間５０２に画素メモリ３０５で発生した電荷がＦＤ３０７に転送される（転送状態）。同時に、読み出し部２０３には、読み出しパルス信号φＳ１が印加される。この時、Ｎ信号に画素メモリ３０５内部の発生電荷を加えた信号が、Ｓ１信号としてサンプリングされる。期間５０６では、転送パルス信号φＴＸ１はローレベル（第１転送スイッチ３０４はオフ状態：非転送状態）とすることで、ＰＤ３０３で発生した電荷は転送されずＰＤ３０３に蓄積されたままである。
【００２９】
期間５０７では、転送パルス信号φＴＸ１とφＴＸ２が同時に印加され、蓄積期間５０２にＰＤ３０３で発生した電荷が一気にＦＤ３０７に転送される。同時に、読み出し部２０３には、読み出しパルス信号φＳ２が印加される。この時、Ｓ１信号にＰＤ３０３内部の発生電荷を加えた信号が、Ｓ２信号としてサンプリングされる。
【００３０】
期間５０８は、ｎ行目の水平読み出し期間であり、水平選択パルスφＨが印加され、読み出し部２０３でサンプリングされた各信号が、順次ＡＦＥへ出力される。
【００３１】
ここで、期間５０５にサンプリングされたＮ信号と、期間５０６にサンプリングされたＳ１信号の、差分（Ｓ１−Ｎ）信号は、画素メモリ３０５で蓄積期間中に発生した暗電流の電荷に応じた信号である。従って、この（Ｓ１−Ｎ）信号の出力信号レベルによって、その画素が画素メモリ３０５に起因する欠陥画素であるかどうかが判定される。また、期間５０６にサンプリングされたＳ１信号と、期間５０７にサンプリングされたＳ２信号の、差分（Ｓ２−Ｓ１）信号は、ＰＤ３０３で蓄積期間中に発生した暗電流電荷に応じた信号である。従って、この（Ｓ２−Ｓ１）信号の出力信号レベルによって、その画素がＰＤに起因する欠陥画素であるかどうかかが判定される。
【００３２】
この差分処理は、例えば、ＡＦＥ１０２、ＤＦＥ１０３、デジタル信号処理部１０４などで行えばよく、また、読み出し部２０３内部で差分処理を行ってＡＦＥ１０２に出力する構成としてもよい。
【００３３】
ｎ行目の水平読み出し期間５０８が終わると、（ｎ＋１）行目、（ｎ＋２）行目と走査し、ｎ行目と同様にして順次読み出しが行われる。
【００３４】
ところで、期間５０１では、画素部２０１内の全ての行に対して、リセット動作を行っているが、読み出しの走査は行順次に行うため、ｎ行目の蓄積期間５０２よりも、ｎ＋１行目の蓄積期間５０９の方が長い。また、ｎ＋１行目の蓄積期間５０９よりもｎ＋２行目の蓄積期間５１０の方が長い、というように、後に読み出される行ほど、１行の読み出しに要する時間（垂直読み出し期間５０３＋水平読み出し期間５０８）の分だけ蓄積期間が長い。
【００３５】
行毎の蓄積期間の差は、１行の読み出しに要する時間に対して蓄積期間全体の長さを十分長く設定することで、無視してもよい。あるいは、出力信号レベルから欠陥画素であるかどうかを判定する時において、例えば、行毎に出力信号レベルを補正してもよい。あるいは、出力信号レベルと比較する判定閾値として、行毎に異なる閾値を設定してもよい。  図６は、第１の欠陥画素検出駆動の処理の流れを示すフローチャートである。
【００３６】
制御部１０６は、欠陥画素検出処理を開始するべきと判断すると、まず、ＩＳＯ感度、蓄積時間等の欠陥画素検出用の検出条件を設定する（Ｓ６０１）。欠陥画素検出駆動では、主に暗電流によって増幅される欠陥画素の検出を目的とする。このため、ここで設定される検出条件は、より暗電流が発生しやすい条件として、蓄積時間が１秒以上の長い時間に設定され、環境温度が４０°Ｃ〜６０°Ｃ等の高温に設定されることが望ましい。
【００３７】
次に、制御部１０６はステップ６０１で設定された検出条件で、図５で説明したように撮像素子を駆動させるように各部を制御して、Ｎ信号、Ｓ１信号、Ｓ２信号の各信号を得る（Ｓ６０２）。
【００３８】
続けて、デジタル信号処理部１０４は、（Ｓ１−Ｎ）信号、（Ｓ２−Ｓ１）信号のそれぞれの信号を基に、各画素が、ＰＤ３０３または画素メモリ３０５に欠陥が含まれるか否かの判定を行う（Ｓ６０３）。（Ｓ１−Ｎ）信号、（Ｓ２−Ｓ１）信号を取得する差分処理は、ＡＦＥ１０２、またはＤＦＥ１０３、またはデジタル信号処理部１０４で行うことができる。欠陥画素の判定方法は、例えば、対象画素と周辺画素との各信号レベルの差を算出し、その差が所定値以上である場合、対象画素を欠陥画素と判定する。また例えば、検出条件に応じて予め設定された閾値と出力信号レベルを比較して判定してもよい。
【００３９】
そして制御部１０６は、Ｓ６０３で検出されたＰＤ３０３、画素メモリ３０５、それぞれのアドレス（位置情報）、出力信号レベルなどの欠陥画素データをメモリ部１０５に記録し（Ｓ６０４）、欠陥画素検出処理を終了する。欠陥画素データとして、欠陥画素のアドレスだけでなく、出力信号レベルも記録することで、撮影条件に応じて、より適切な欠陥画素の補正をすることができる。
【００４０】
以上説明したように、第１の欠陥画素検出駆動では、撮像素子１０１の１回の走査で、ＰＤ３０３に起因する欠陥画素と、画素メモリ３０５に起因する欠陥画素を検出し、これら欠陥画素データを保存することができる。撮像装置では、撮影時にメモリ部に保存されたアドレスを参照することにより、撮影時の蓄積時間や撮影モードに応じて、欠陥画素から出力された画像信号を適切に補正することができる。
【００４１】
（第２の実施例）
第２の実施例における第２の欠陥画素検出駆動では、１回の走査で、画素メモリに起因する欠陥画素を検出することができる。以下の説明では、第１の欠陥画素検出駆動と異なる点に絞って説明する。
【００４２】
図７は、第２の欠陥画素検出駆動のタイミングチャートである。説明を分かりやすくするため、ｎ行目の信号パルスのみを示す。また、図５と同様の駆動を示す期間は同じ記号で示し、詳細な説明は省略する。
【００４３】
図７において、ｎ行目の読み出し期間５０３において、転送パルス信号φＴＸ１がローレベルであり、第１転送スイッチ３０４は常にオフ状態となっている。期間７０１では、リセットパルス信号φＲＥＳが印加され、ＦＤ３０７の電位を基準電位ＳＶＤＤにリセットしている。
【００４４】
期間７０２では、読み出しパルス信号φＮが印加されて、リセットされた後のＦＤ３０７の電圧に応じたノイズ信号が、Ｎ信号として読み出し部２０３にサンプリングされる。
【００４５】
期間７０３では、転送パルス信号φＴＸ２が印加され、蓄積期間５０２に画素メモリ３０５内部で発生した電荷がＦＤ３０７に転送される。同時に、読み出し部２０３には、読み出しパルス信号φＳ１が印加される。この時、Ｎ信号に画素メモリ３０５内部の発生電荷を加えた信号が、Ｓ１信号としてサンプリングされる。転送パルス信号φＴＸ１はローレベル（第１転送スイッチ３０４はオフ状態）とすることで、ＰＤ３０３で発生した電荷は転送されずＰＤ３０３に蓄積されたままである。
【００４６】
ここで、期間７０２にサンプリングされたＮ信号と、期間７０３にサンプリングされたＳ１信号の、差分（Ｓ１−Ｎ）信号は、画素メモリ３０５で蓄積期間中に発生した暗電流の電荷に応じた信号である。従って、この（Ｓ１−Ｎ）信号の出力信号レベルによって、その画素が画素メモリに起因する欠陥画素であるかどうかが判定できる。
【００４７】
（第３の実施例）
第３の実施例における第３の欠陥画素検出駆動では、１回の走査で、ＰＤに起因する欠陥画素を検出することができる。以下の説明では、第１の欠陥画素検出駆動と異なる点に絞って説明する。
【００４８】
図８は、第３の欠陥画素検出駆動のタイミングチャートである。説明を分かりやすくするため、ｎ行目の信号パルスのみを示す。また、図５と同様の駆動を示す期間は同じ記号で示し、詳細な説明は省略する。
【００４９】
図８において、期間８０１では、リセットパルス信号φＲＥＳと、転送パルス信号φＴＸ２が印加され、画素メモリ３０５の電荷を排出し、さらにＦＤ３０７を基準電位ＳＶＤＤにリセットしている。
【００５０】
期間８０２では、読み出しパルス信号φＮが印加されて、リセットされた後のＦＤ３０７の電圧に応じたノイズ信号が、Ｎ信号として読み出し部２０３にサンプリングされる。
【００５１】
期間８０３では、φＴＸ１とφＴＸ２が印加され、蓄積期間５０２にＰＤ３０３内部で発生した電荷がＦＤ３０７に転送される。同時に、読み出し部２０３には、読み出しパルス信号φＳ２が印加される。Ｎ信号にＰＤ３０３内部の発生電荷を加えた信号が、Ｓ２信号としてサンプリングされる。
【００５２】
ここで、期間８０２にサンプリングされたＮ信号と、期間８０３にサンプリングされたＳ２信号の、差分（Ｓ２−Ｎ）信号は、ＰＤ３０３で蓄積期間中に発生した暗電流の電荷に応じた信号である。従って、この（Ｓ２−Ｎ）信号の出力信号レベルによって、その画素がＰＤに起因する欠陥画素であるかどうかが判定できる。
【００５３】
上述した第２の欠陥画素検出駆動と、第３の欠陥画素検出駆動によれば、ＰＤに起因する欠陥画素と、画素メモリに起因する欠陥画素を、それぞれ検出することが可能である。
【００５４】
（第４の実施例）
図９は、第４の実施例における第４の欠陥画素検出駆動のタイミングチャートである。図５と同様の駆動を示す期間は同じ記号で示し詳細な説明は省略する。本実施例の欠陥画素検出駆動は、いわゆるローリングシャッタ方式で駆動されている。
【００５５】
図９において、期間９０１は（ｎ＋１）行目の蓄積期間であり、期間９０２は（ｎ＋２）行目の蓄積期間である。図９に示すように、第４の欠陥画素検出駆動では、ローリングシャッタ方式で駆動することで、各行の蓄積期間の長さが等しい。つまり、画素部２０１の全ての画素３０１で、ＰＤ３０３内部の発生電荷を蓄積する時間と、画素メモリ３０５内部の発生電荷を蓄積する時間が等しくなる。これによって、出力信号レベルから欠陥画素であるかどうかの判定する時において、行毎の出力信号レベルの補正をしなくてもよい。また、出力信号レベルと比較する判定閾値として、行毎に異なる閾値を設定しなくてもよい。
【００５６】
（第５の実施例）
次に、第１〜第４の実施例とは画素部２０１の構成が異なる撮像装置に適用される、欠陥画素検出（欠陥検出）駆動方法の実施例について、図１０〜１１を用いて説明する。以下に説明する第５の実施例では、画素の光電変換部が有機光電変換膜で構成されている点が第１〜第４の実施例とは異なる。
【００５７】
図１０は、第５の実施例における撮像素子１０１の画素部２０１の構成の一部を示す断面図である。図１０において、単位画素１００１は画素部２０１を構成する。図１０には、３画素の断面図を示したが、実際には、このような画素１００１がさらに複数配置されて画素部２０１を構成する。マイクロレンズ１００２は、不図示の光学系を通過して撮像素子１０１に結像された光を画素毎にさらに集光する。マイクロレンズ１００２の下方には、カラーフィルタ１００３、電源配線１００４、上部電極１００５、有機光電変換膜１００６が配置されている。下部電極１００７は上部電極１００５と対向して設けられている。
【００５８】
このように構成された画素部２０１では、マイクロレンズ１００１によって集光されて、カラーフィルタ１００３を透過した特定の波長の光のみが、有機光電変換膜１００６で光電変換されて信号電荷を発生させる。そして、上部電極１００５と下部電極１００７の間にバイアス電圧Ｖｂｉａｓを印加し、有機光電変換膜１００６中に電界をかけることで、下部電極１００７に移動した信号電荷を外部に取り出すことが可能な構成となっている。
【００５９】
第１画素メモリ１００８は、半導体基板上に形成されており、有機光電変換膜１００６で生成されて取り出された信号電荷を保持可能な構成となっている。また、半導体基板上には、第１転送スイッチ１００９、第２画素メモリ１０１０、第２転送スイッチ１０１１、フローティングディフュージョン部（以下ＦＤ）１０１２が配置されている。
【００６０】
図１１は、第５の実施例における、撮像素子１０１の等価回路図である。説明を分かり易くするため、画素１００１と、その信号の出力経路と、読み出し部２０３のみを示した。なお、出力部３０８、選択スイッチ３０９、リセットスイッチ３１０、定電流源４０１、垂直信号線４０２、および読み出し部２０３の内部の構成は図４と同じであるため、同じ記号を付し、説明は省略する。前述したように第５の実施例では、光電変換部として有機光電変換膜を用いる点が第１〜第４の実施例とは異なる。
【００６１】
有機光電変換膜１００６は、入射した光を受光し、その受光量に応じた信号電荷を生成して蓄積する光電変換部として機能する。第１転送スイッチ１００９は、転送パルス信号φＴＸ１によって駆動され、有機光電変換膜１００６で発生し下部電極１００７を介して第１画素メモリ１００８に保持された信号電荷を、第２画素メモリ１０１０に転送する。第２画素メモリ１０１０は、第１画素メモリ１００８から転送された電荷を保持可能な構成となっている。第２転送スイッチ１０１１は、転送パルス信号φＴＸ２によって駆動され、第２画素メモリ１０１０に保持された電荷を、ＦＤ１０１２に転送する。ＦＤ１０１２は、第２画素メモリ１０１０から転送された電荷を保持可能な構成となっている。
【００６２】
ここで、第５の実施例の撮像素子１０１においても、前述した第１〜第４の欠陥画素検出駆動を第１〜第４の実施例と同様に実施することができる。例えば、図５に示した第１の欠陥画素検出駆動では、１回の走査で有機光電変換膜１００６か第１画素メモリ１００８のいずれかに起因する欠陥画素と、第２画素メモリ１０１０に起因する欠陥画素を検出することができる。
【００６３】
以下に、図５に示した第１の欠陥画素検出駆動を、第５の実施例の撮像素子１０１に適用した場合の動作について説明する。なお、欠陥画素検出駆動時は、撮像素子を遮光状態とさせる。また、欠陥画素検出駆動中は、有機光電変換膜１００６中の電荷が、第１画素メモリ１００８に転送される状態となるように、バイアス電圧Ｖｂｉａｓが印加されている。
【００６４】
期間５０５では、読み出しパルス信号φＮが印加されて、期間５０４でリセットされた後のＦＤ１０１２の電圧に応じたノイズ信号が、Ｎ信号として読み出し部２０３にサンプリングされる。
【００６５】
期間５０６では、転送パルス信号φＴＸ２が印加され、Ｎ信号に第２画素メモリ１０１０内部の発生電荷を加えた信号が、Ｓ１信号としてサンプリングされる。
【００６６】
期間５０７では、転送パルス信号φＴＸ１とφＴＸ２が同時に印加され、蓄積期間５０２に第１画素メモリ１００８で発生した電荷が一度にＦＤ１０１２に転送される。同時に、読み出し部２０３には、読み出しパルス信号φＳ２が印加される。この時、Ｓ１信号に第１画素メモリ１００８内部の発生電荷を加えた信号が、Ｓ２信号としてサンプリングされる。
【００６７】
ここで、期間５０５にサンプリングされたＮ信号と、期間５０６にサンプリングされたＳ１信号の、差分（Ｓ１−Ｎ）信号は、第２画素メモリ１０１０で蓄積期間中に発生した電荷に応じた信号である。従って、この（Ｓ１−Ｎ）信号の出力信号レベルによって、その画素が第２画素メモリ１０１０に起因する欠陥画素であるかどうかが判定される。また、期間５０６にサンプリングされたＳ１信号と、期間５０７にサンプリングされたＳ２信号の、差分（Ｓ２−Ｓ１）信号は、第１画素メモリ１００８で蓄積期間中に遮光状態で発生した電荷に応じた信号である。従って、この（Ｓ２−Ｓ１）信号の出力信号レベルによって、その画素が、有機光電変換膜１００６か第１画素メモリ１００８のいずれかに起因した欠陥画素であるかが判定される。
【００６８】
すなわち、本発明の欠陥画素検出駆動方法によれば、画素の光電変換部として有機光電変換膜を用いた撮像素子においても、複数の画素メモリに起因する欠陥画素を各々検出し、これら欠陥画素データを保存することができる。そして、撮像装置では、撮影時にメモリ部に保存された欠陥画素のアドレスを参照することにより、撮影時の蓄積時間や撮影モードに応じて、欠陥画素から出力された画像信号を適切に補正することができる。
【００６９】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【００７０】
（その他の実施形態）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【図１】
2015181221.tif 000003
【図２】
2015181221.tif 000004
【図３】
2015181221.tif 000005
【図４】
2015181221.tif 000006
【図５】
2015181221.tif 000007
【図６】
2015181221.tif 000008
【図７】
2015181221.tif 000009
【図８】
2015181221.tif 000010
【図９】
2015181221.tif 000011
【図１０】
2015181221.tif 000012
【図１１】
2015181221.tif 000013