(57)【要約】【課題】単相電流から差動電流への変換を低消費電力で行う。【解決手段】本発明の実施形態としての単相差動変換回路は、分流器と、第１バイアス電流生成器と、電流生成回路と、第２バイアス電流生成器と、第１出力端子と、第２出力端子とを備える。前記分流器は、直流成分と交流成分を含む入力電流を受け、前記入力電流を分流して第１電流と第２電流を生成する。前記第１バイアス電流生成器は、第１バイアス電流を生成する。前記第１出力端子は、前記第１電流と前記第１バイアス電流との差分に応じた第１出力電流を出力する。前記電流生成回路は、前記第２電流に基づき、前記第２電流と反対符号の第３電流を生成する。前記第２バイアス電流生成器は、第２のバイアス電流を生成する。前記第２出力端子は、前記第３電流と前記第２バイアス電流との差分に応じた第２出力電流を出力する。【選択図】図１
2015115654.tif 000002
【特許請求の範囲】
【請求項１】
直流成分と交流成分を含む入力電流を受け、前記入力電流を分流して第１電流と第２電流を生成する分流器と、
第１バイアス電流を生成する第１バイアス電流生成器と、
前記第１電流と前記第１バイアス電流との差分に応じた第１出力電流を出力する第１出力端子と、
前記第２電流に基づき、前記第２電流と反対符号の第３電流を生成する電流生成回路と、
第２のバイアス電流を生成する第２バイアス電流生成器と、
前記第３電流と前記第２バイアス電流との差分に応じた第２出力電流を出力する第２出力端子と
を備えた単相差動変換回路。
【請求項２】
前記第１バイアス電流生成器および前記第２バイアス電流生成器のうちの少なくとも一方は、生成するバイアス電流の値を調整可能である
請求項１に記載の単相差動変換回路。
【請求項３】
前記第１出力電流と前記第２出力電流の大きさの差分を小さくするように、前記第１バイアス電流生成器および前記第２バイアス電流生成器のうちの少なくとも一方が生成するバイアス電流の値を調整する制御回路
をさらに備えた請求項１または２に記載の単相差動変換回路。
【請求項４】
前記入力電流が印加される入力端子と、
前記入力端子の電圧を一定電圧に保持する保持回路と
を備え、
前記分流回路は、前記入力端子から前記入力電流を受ける
請求項１ないし３のいずれか一項に記載の単相差動変換回路。
【請求項５】
前記分流器は、並列に接続された第１および第２のトランジスタを含み、前記入力電流を前記第１および第２のトランジスタに分流することで、前記第１電流および前記第２電流を生成し、
前記保持回路は、出力が前記第１および第２のトランジスタの制御端子に接続され、一方の入力に前記一定電圧が印加され、他方の入力が前記入力端子に電気的に接続されたオペアンプを含む
請求項４に記載の単相差動変換回路。
【請求項６】
前記電流生成回路は、前記第２電流を所定の比率で複製することにより前記第３電流を生成するカレントミラー回路を含む
請求項１ないし５のいずれか一項に記載の単相差動変換回路。
【請求項７】
請求項１ないし６のいずれか一項に従った単相差動変換回路と、
前記単相差動変換回路の前記第１および第２出力端子から出力される前記第１出力電流と前記第２出力電流を蓄積する第１および第２容量素子を含む積分回路と、
前記第１出力端子および前記第２出力端子間を電気的に接続するスイッチと、
前記スイッチを制御する制御回路と
を備えたアナログフロントエンド回路。
【請求項８】
前記制御回路は、前記第１出力電流または前記第２出力電流の大きさに応じて前記スイッチを制御する
請求項７に記載のアナログフロントエンド回路。
【請求項９】
前記第１容量素子の両端間の接続する第１リセットスイッチと、
前記第２容量素子の両端間の接続する第２リセットスイッチと、
を備え、
前記制御回路は、前記第１および第２リセットスイッチを制御する
請求項７または８に記載のアナログフロントエンド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、単相差動変換回路およびアナログフロントエンド回路に関する。
【背景技術】
【０００２】
従来、差動の電流を受け取り、差動の電流を出力する差動カレントミラー回路が提案されている。この差動カレントミラー回路の基本原理を、以下に記述する。この回路は、差動の電流を受ける２つの入力端子を有する。各入力端子に入力される電流をバイアス電流と信号電流に分離し、信号電流のみを抽出する。その後、抽出した信号電流の極性を反転（正ならば負に、負ならば正に変換）させる。この操作は、入力される２つの電流に対してそれぞれ行われる。２つの出力端子からは、反転された信号電流（２つ）が出力され、これにより、差動電流が生成される。出力電流には、あるバイアス電流（出力バイアス電流）が重畳されており、出力バイアス電流は、入力のバイアス電流とは異なる。従来の回路では、２つの入力端子が存在するが、そのうちの一方を、入力のバイアス電流と等価な電流値に固定することで、単相の信号電流から差動の信号電流を生成することも可能である。
【０００３】
上述した従来の回路には大きく２つの問題がある。
【０００４】
第１に、消費電流が多いことがある。この理由は、出力電流生成の過程にある。従来回路は、信号電流からバイアス電流を抽出し、抽出後の信号の反転動作を行う。そして反転後の信号を出力バイアス電流に重畳し、これにより出力信号を得る。この動作を行うため、差動電流を生成するための電流パスの数が７個必要となる。電流パスの数は、消費電流の増大に直接つながる。
【０００５】
第２に、入力端子の抵抗が、回路中のトランジスタのデバイス特性（トランスコンダクタンス）で決定されることがある。この理由は、直列接続されたトランジスタの抵抗が、そのまま入力端子で観測されるからである。現状は、デバイスサイズにもよるが、当該トランジスタの抵抗は数＋Ω〜数百Ω程度ある。このため、アプリケーションによっては電流変化に対する電圧の変化が問題となる。
【０００６】
このように従来の差動カレントミラー回路においては、消費電流が大きくなる問題と入力抵抗が比較的高くなるという問題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１５９０２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
この発明の実施形態は、単相電流から差動電流への変換を低消費電力で行うことを目的とする。
【課題を解決するための手段】
【０００９】
本発明の実施形態としての単相差動変換回路は、分流器と、第１バイアス電流生成器と、電流生成回路と、第２バイアス電流生成器と、第１出力端子と、第２出力端子とを備える。
【００１０】
前記分流器は、直流成分と交流成分を含む入力電流を受け、前記入力電流を分流して第１電流と第２電流を生成する。
【００１１】
前記第１バイアス電流生成器は、第１バイアス電流を生成する。
【００１２】
前記第１出力端子は、前記第１電流と前記第１バイアス電流との差分に応じた第１出力電流を出力する。
【００１３】
前記電流生成回路は、前記第２電流に基づき、前記第２電流と反対符号の第３電流を生成する。
【００１４】
前記第２バイアス電流生成器は、第２のバイアス電流を生成する。
【００１５】
前記第２出力端子は、前記第３電流と前記第２バイアス電流との差分に応じた第２出力電流を出力する。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態に係る単相差動変換回路のブロック図。
【図２】図１の回路の具体例を示す図。
【図３】図２の回路における各要素または経路を流れる電流の例を示す図。
【図４】電流源の構成例を示す図。
【図５】第２の実施形態に係る単相差動変換回路のブロック図。
【図６】第２の実施形態に係る単相差動変換回路の具体例を示す図。
【図７】図６の回路における各要素または経路を流れる電流の例を示す図。
【図８】第２の実施形態に係る単相差動変換回路の他の例の回路図。
【図９】バイアス電流調整手段の具体例を示す図。
【図１０】第３の実施形態に係る単相差動変換回路のブロック図。
【図１１】入力抵抗を説明する図。
【図１２】第３の実施形態に係る単相差動変換回路の具体例を示す図。
【図１３】第４の実施形態に係るアナログフロントエンド回路を示す図。
【図１４】電流入力積分回路の具体例を示す図。
【図１５】第４の実施形態に係るアナログフロントエンド回路の具体例を示す図。
【図１６】第４の実施形態に係るアナログフロントエンド回路の別の具体例を示す図。
【図１７】入力信号と制御信号の動作タイミングを説明する図。
【図１８】第４の実施形態に係るアナログフロントエンド回路のさらに別の具体例を示す図。
【図１９】第５の実施形態に係るアナログフロントエンド回路を示す図。
【発明を実施するための形態】
【００１７】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１８】
（第１の実施形態）
図１に、第１の実施形態に係る単相差動変換回路のブロック図を示す。
【００１９】
図１の単相差動変換回路は分流器１０１、バイアス電流生成器１、バイアス電流生成器２、電流生成回路（カレントミラー回路）１０２を備える。
【００２０】
本単相差動変換回路は、外部の回路で生成された電流を入力とする。外部の回路は、たとえばセンシングデバイスから読み出した値に基づき、電流を生成する回路である。この電流は、直流成分であるベース電流に、交流成分である信号電流が重畳された電流である。この電流は単相であり、本単相差動変換回路は、当該単相の入力電流を差動電流に変換する回路である。
【００２１】
分流器１０１は、入力端子Ｔ１を介して外部の回路から単相の入力電流を受ける。分流器１０１は、外部の回路から受信された入力電流を分流して、第１電流と第２電流を生成する。分流器１０１は第１および第２の電流をそれぞれ異なる出力端子から出力する。一方の出力端子から第１の電流が出力され、他方の出力端子から第２の電流が出力される。一方の出力端子から出力された第１の電流は出力端子Ｔ２に供給され、他方の出力端子から出力された第２の電流は、電流生成回路（カレントミラー回路）１０２の入力端子に入力される。
【００２２】
バイアス電流生成器１は、第１の電流に含まれる直流成分を除去するための第１バイアス電流を生成する。
【００２３】
第１出力端子Ｔ２は、分流器１０１の一方の出力端子と、バイアス電流生成器１の電源電圧側の端子とに接続されている。第１出力端子Ｔ２は、分流器１０１により生成された第１電流と、バイアス電流生成器１により生成された第１バイアス電流との差分である第１出力電流を出力する。具体的に、入力電流（第１電流）から第１バイアス電流を減じることで、正側の信号電流（第１出力電流）を取り出す。つまり、第１電流から直接、正側の信号電流を取り出している。
【００２４】
なお、本実施形態では、電流が出力側の負荷（例えば、後述する図１３に示す電流入力積分回路など）に対して流し込む向きを正側、引き抜く電流の向きを負側と表現している。ただし、これと逆の方向に正側および負側を定義しても構わない。
【００２５】
カレントミラー回路１０２の入力端子には、分流器１０１から第２電流が入力される。カレントミラー回路１０２は、分流器１０１から入力される第２電流に応じて、第２電流と反対極性の電流（第３電流）を生成する電流生成回路である。グランドを基準として、第２の電流をカレントミラーすることで、電流の向きが引き込む方向になる電流（第３電流）を得ることができる。カレントミラー回路１０２は、たとえば、分流器１０１から入力される第２電流を所定の倍率で複製する。
【００２６】
バイアス電流生成器２は、カレントミラー回路１０２により複製された電流に含まれる直流成分を除去するための第２のバイアス電流を生成する。
【００２７】
第２出力端子Ｔ４は、バイアス電流生成器２のグランド側の端子と、カレントミラー回路１０２の出力端子とに接続され、カレントミラー回路１０２により複製された電流と第２バイアス電流との差分である第２出力電流を出力する。
【００２８】
このように、分流器１０１から分流された第２電流をカレントミラー回路１０２により複製して符号を変換し、バイアス電流生成器２が生成する第２バイアス電流（複製した電流の符号と反対と考える）を加算する。この操作により、複製した電流に含まれるバイアス電流分が相殺され、負の信号電流（第２出力電流）のみを取り出すことができる。
【００２９】
第１出力端子Ｔ２および第２出力端子Ｔ４から出力された第１出力電流および第２出力電流の組が、本単相差動変換回路の出力である差動電流である。
【００３０】
図２に、図１の単相差動変換回路の具体的例を示す。図３に、図２の回路の各要素および経路を流れる電流の例を示す。
【００３１】
この回路は、４つのトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４と、２つのバイアス電流源１０４、１０５を備える。トランジスタＭ１、Ｍ２はＰＭＯＳトランジスタである。トランジスタＭ３，Ｍ４はＮＭＯＳトランジスタである。トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４のサイズはすべて同じである。
【００３２】
入力端子Ｔ１に、ベース電流Ｉｂに信号電流Δが重畳された単相の入力電流が、外部の回路から印加される。
【００３３】
トランジスタＭ１、Ｍ２の一端はそれぞれ入力端子Ｔ１に電気的に接続されている。図１の分流器１０１は、トランジスタＭ１、Ｍ２に対応する。トランジスタＭ１、Ｍ２のゲート端子（制御端子）には共通のゲート電圧（制御電圧）Ｖｂが印加される。トランジスタＭ１，Ｍ２は分流比が等しい分流回路として働き、それぞれのトランジスタには、例えば０．５Ｉｂ＋０．５Δの電流が流れる。
【００３４】
トランジスタＭ１の他端には、出力端子Ｔ２が接続され、出力端子Ｔ２には、さらに電流源１０４の一端が接続されている。電流源１０４の他端はグランドに接続されている。電流源１０４は、トランジスタＭ１の他端側からグランド側に、０．５Ｉｂのバイアス電流を流す。つまり、−０．５Ｉｂの電流を流す。電流源１０４は、図１のバイアス電流生成器１に対応する。
【００３５】
出力端子Ｔ２は、トランジスタＭ１の他端から流れ出る電流０．５Ｉｂ＋０．５Δから、電流源１０４が流すバイアス電流０．５Ｉｂを減じた＋０．５Δの出力電流を外部（たとえば負荷）に出力する。つまり、出力端子Ｔ２には、トランジスタＭ１の他端から０．５Ｉｂ＋０．５Δの電流が供給されるとともに、電流源１０４によって−０．５Ｉｂの電流が供給され、＋０．５Δの出力電流が得られる。
【００３６】
トランジスタＭ２の他端には、カレントミラー回路１０２の入力端子Ｔ３に接続されている。カレントミラー回路１０２は、トランジスタＭ３、Ｍ４を含む。トランジスタＭ３の一端は入力端子Ｔ３に接続され、他端はグランドに接続されている。トランジスタＭ４の一端は、出力端子Ｔ４に接続され、他端はグランドに接続されている。トランジスタＭ３、Ｍ４のゲート端子（制御端子）は、トランジスタＭ３の一端あるいは入力端子Ｔ３に電気的に接続されている。
【００３７】
出力端子Ｔ４は、トランジスタＭ４の一端に接続されるとともに、電流源１０５の一端が接続されている。電流源１０５の他端は電源電圧に接続されている。電流源１０５は、電源側からトランジスタＭ４の他端側に、０．５Ｉｂのバイアス電流を流す。電流源１０５は、図１のバイアス電流生成器２に対応する。
【００３８】
トランジスタＭ３に流れる電流は、トランジスタＭ２の出力である０．５Ｉｂ＋０．５Δであるため、カレントミラー先であるトランジスタＭ４に流れる電流は、符号が反転して−（０．５Ｉｂ＋０．５Δ）である。つまり、出力端子Ｔ４側からグランド側へ、トランジスタＭ４に（０．５Ｉｂ＋０．５Δ）の電流が流れる。電流源１０５のバイアス電流が０．５Ｉｂであるため、−（０．５Ｉｂ＋０．５Δ）に、バイアス電流０．５Ｉｂを加算して、出力電流として−０．５Δが得られる。すなわち、０．５Δの電流が負荷側から引き抜かれる。
【００３９】
このように、本実施形態の回路は、電流源１０４、１０５のバイアス電流を適切に設定することで、３つの電流パス（図３から分かるように、電源電圧からグランドへの電流パスは、３つ存在する）のみで、単相電流から差動電流を生成可能である（従来ではたとえば７つ必要である）。よって、従来に比べて、消費電力を大きく削減できる。
【００４０】
図４（Ａ）および図４（Ｂ）に、電流源１０４の構成例をそれぞれ示す。電流源１０５も同様にして構成できる。
【００４１】
図４（Ａ）は、電流源１０４を、トランジスタＭ２１とＭ２２によるカレントミラー回路により構成した例である。外部から印加されるバイアス電流を複製することで、端子Ｔ２に供給するバイアス電流を生成する。複製の倍率は１倍でもよいし、１倍よりも大きくてもよい。トランジスタＭ２１は、単相差動変換回路の外側に配置されているとするが、単相差動変換回路内に配置されてもよい。
【００４２】
図４（Ｂ）は、抵抗１２１とオペアンプ１２２により電流源１０４を構成した例を示す。オペアンプの一方の入力端子に一定電圧ＶＢを与え、他方の入力端子を端子Ｔ２またはオペアンプの出力と電気的に接続する。オペアンプ１２２の出力は抵抗１２１を介してグランドに接続されている。オペアンプ１２２のバーチャルショート効果により、端子Ｔ２の電圧は電圧ＶＢに一致する。これにより抵抗１２１を流れる電流は一定とされ、電流源の機能が実現される。
【００４３】
上述した例では、すべてのトランジスタＭ１〜Ｍ４のサイズは等しいと仮定したが、各トランジスタのサイズが異なってもよい。
【００４４】
たとえばトランジスタＭ１、Ｍ４のサイズがそれぞれ同じで１とした場合に、トランジスタＭ２、Ｍ３をそれぞれｋ倍（０＜ｋ＜１）としても良い。例えば、ｋ＝０．５の場合を考える。つまり、Ｍ１＝Ｍ４＝１Ｗ，Ｍ２＝Ｍ３＝０．５Ｗである。ここで、Ｗはトランジスタのチャネル幅を表す。入力電流はＩｂ＋Δとする。この場合、バイアス電流の値を、０．５Ｉｂ×（１／１＋ｋ）に設定すると、出力電流としては、±１／（１．５）Δが得られる。これは、分流器での分流比が１：ｋとなり、トランジスタＭ２に流れる電流が低減するが、１／ｋ倍のカレントミラーで、再度増幅されるためである。ｋの値を０に近づけるほど、トランジスタＭ２、Ｍ３を含む電流パスを流れる電流が低減する。このため、出力電流を一定とする条件においては、ｋの値を０に近づけることで、回路の低消費電力を削減できる。ここで、正側の出力電流は、以下の式により決定できる。負側の出力電流も符号のみ変えて、同様に決定できる。
出力電流＝  入力電流×（１／１＋ｋ）  −  バイアス電流×（１／１＋ｋ）  
＝（入力バイアス電流＋信号電流）×（１／１＋ｋ）  −  バイアス電流×（１／１＋ｋ）
【００４５】
また、上述した例では、バイアス電流（電流源１０４のバイアス電流）と、バイアス電流（電流源１０５のバイアス電流）の大きさが同じであったが、これらが互いに異なっていても良い。
【００４６】
また、トランジスタＭ１、Ｍ２のゲート端子に共通に印加するゲート電圧Ｖｂの値は、トランジスタＭ１、Ｍ２が飽和領域で動作し、かつトランジスタＭ３が飽和領域で動作し、さらにバイアス電流源１０４、１０５が所定の電流を流せる条件であれば、任意の値に設定することが可能である。
【００４７】
（第２の実施形態）
図５に、第２の実施形態に係る単相差動変換回路のブロック図を示す。
【００４８】
本回路は、図１に示した第１の実施形態のブロックに加え、バイアス電流調整手段３を備える。バイアス電流調整手段３は、バイアス電流生成器１、２のバイアス電流を調整する。第１の実施の形態の説明において、正側の出力電流は、以下の式により決定されることを示した。
出力電流＝  入力電流×（１／１＋ｋ）  −  バイアス電流×（１／１＋ｋ）
＝（ベース電流＋信号電流）×（１／１＋ｋ）  −  バイアス電流×（１／１＋ｋ）
【００４９】
ここで、ベース電流＝バイアス電流とすれば、信号電流×（１／１＋ｋ）が出力電流として得られる。ただし、実際には、生成されるバイアス電流は、その生成精度に応じて、理想的な値から、多少のばらつきが発生する可能性がある。すなわち、バイアス電流はベース電流に一致しない可能性がある。仮にバイアス電流に、誤差として、オフセット電流（−Ｉｏｆ）が発生したとする。このとき、出力電流は、以下の式により決定される。
出力電流＝（ベース電流＋信号電流）×（１／１＋ｋ）  −  バイアス電流×（１／１＋ｋ）−Ｉｏｆ
【００５０】
この効果を回避するために、第２の実施の形態では、バイアス電流調整手段３を追加している。バイアス電流調整手段３によりバイアス電流生成器１、３の電流を調整することで、上記Ｉｏｆの電流をキャンセルすることが可能となる。
【００５１】
以下、バイアス電流生成器１のバイアス電流を調整する場合を例にして説明を行う。
【００５２】
バイアス電流生成器１のバイアス電流に生じるオフセット電流（−Ｉｏｆ）をキャンセルする電流を流すことを考える。これは、図２の回路では、一例として、電流源１０４に並列に、キャンセル電流を流す電流源を追加することに相当する。このような電流源を追加した例を図６に示す。電流源１０６が、追加された電流源である。さらに図６の回路の各要素および経路に流れる電流の例を追加したものを図７に示す。バイアス電流生成器２（電流源１０４）に、オフセット電流（−Ｉｏｆ）が発生する場合に、キャンセル電流（＋Ｉｏｆ）を電流源１０６により追加する。これによりオフセット電流を打ち消す。
【００５３】
ここで、差動電流の正側および負側の信号電流の大きさの差分を小さくするように、たとえばゼロに近づけるように、バイアス電流調整手段を自動制御する構成も可能である。この場合の構成を図８に示す。図２の回路に対してモニタ回路１０８と、制御回路１０９と、可変電流源１０７が追加されている。可変電流源１０７は、バイアス電流調整手段に対応する。
【００５４】
モニタ回路１０８は、正側および負側の信号電流の値を検出し、検出した情報を制御回路１０９へ出力する。制御回路１０９は、正側および負側の信号電流の値の大さの差を小さくするように、可変電流源１０７を制御する。
【００５５】
図９に可変電流源１０７および電流源１０４の具体的な構成例を示す。図には、トランジスタＭ１１と、バイアス電流生成器と、バイアス電流調整手段が示される。バイアス電流調整手段が、図８の可変電流源１０７に対応し、バイアス電流生成器が、図８の電流源１０４に対応する。トランジスタＭ１１は、本単相差動変換回路の外側に配置されているとするが、単相差動変換回路内に設けられてもよい。トランジスタＭ１１とバイアス電流生成器（電流源１０４）のトランジスタＭ１２はカレントミラーを構成する。また、トランジスタＭ１１とバイアス電流調整手段（可変電流源）１０７のトランジスタＭ１３はカレントミラーを構成する。より詳細に、トランジスタＭ１１は、カレントミラー元のトランジスタであり、トランジスタＭ１２、Ｍ１３はミラー先のトランジスタである。ミラー元のトランジスタＭ１１には、電流Ｉｂ’が与えられるとする。
【００５６】
トランジスタＭ１２には、制御信号Ｄ１で制御されるスイッチトランジスタＭ１４が直列に接続されている。トランジスタＭ１３には、制御信号Ｄ２で制御されるスイッチトランジスタＭ１５が直接に接続されている。図中の“ｍ”はトランジスタのサイズを示している。トランジスタＭ１２はトランジスタＭ１１の１倍、トランジスタＭ１３はトランジスタＭ１１の２倍である。なお、スイッチトランジスタＭ１４はトランジスタＭ１２と同じサイズ、スイッチトランジスタＭ１３はトランジスタＭ１５と同じサイズであるとする。
【００５７】
バイアス電流生成器（電流源１０４）は固定の電流源であり、制御信号Ｄ１＝１（オン）に固定する。一方、バイアス電流調整手段（可変電流源）１０７における制御信号Ｄ２を０（オフ）または１（オン）に切り換えることで、バイアス電流調整手段（可変電流源１０７）の電流を制御する。この電流を電流源１０４のバイアス電流に加算することで、バイアス電流を調整する。
【００５８】
調整後のバイアス電流として、Ｄ１＝１（オン）、Ｄ２＝０（オフ）の場合はバイアス電流Ｉｂ’になる。Ｄ１＝Ｄ２＝１の場合は、３×Ｉｂ’の電流が、調整後のバイアス電流として得られる。
【００５９】
図９の例では、バイアス電流調整手段（可変電流源）１０７は１系統の調整手段のみを持つが、２系統以上の調整手段を設けても良い。また図９の例では、バイアス電流調整手段は、トランジスタＭ１１（またはＭ１２）の２倍のサイズのトランジスタＭ１３を有していたが、トランジスタＭ１１（またはＭ１２）よりも小さなサイズのトランジスタを用いても良い。
【００６０】
図８に示したように、制御回路１０９がバイアス電流調整手段（可変電流源）１０７を制御する場合は、たとえば、制御回路１０９が、モニタ回路１０８の検出情報（正側の信号電流と負側の信号電流の大きさの差）に基づき、図９に示したスイッチトランジスタＭ１５のオン・オフ（制御信号Ｄ２のオン・オフ）を制御すればよい。なお、スイッチトランジスタＭ１５に加えて、スイッチトランジスタＭ１４のオン・オフ（制御信号Ｄ１のオン・オフ）を制御してもよい。バイアス電流の調整手段を複数系統有するときは各系統のスイッチトランジスタをそれぞれ個別に制御してもよい。制御回路１０９には、正側の信号電流と負側の信号電流の大きさの差に応じたスイッチトランジスタの切替ルールを与えておく。制御回路１０９は、このルールに従って、モニタ回路１０８の検出情報に基づき、スイッチトランジスタのオン・オフを切り換える。なお、図８の例では、電流源１０４のバイアス電流のみ調整の対象としているが、電流源１０５のバイアス電流も調整の対象としてよい。この場合、電流源１０５に対しても可変電流源を並列に接続して、制御回路１０９から可変電流源を制御すればよい。
【００６１】
（第３の実施形態）
図１０に、第３の実施形態に係る単相差動変換回路のブロック図を示す。
【００６２】
本回路は、第１の実施形態の分流器を低インピーダンス分流器１２１に置換したものである。低インピーダンス分流器１２１は、第１の実施形態の分流器の入力電圧を、一定値に保持する保持機能を追加的に有する。
【００６３】
第１の実施形態の単相差動変換回路では信号電流の大きさに応じて、入力端子の電圧が変化する。入力から見た抵抗が大きい場合、この変化も大きくなる。入力電流を生成する回路（単相差動変換回路外の回路）では、この電圧変動に応じて、電流の生成精度に影響が与えられる可能性がある。そこで、本実施形態では、信号電流の変動に対して、入力端子の電圧変動が少ない回路を実現する。この機能を実現する手段として、入力電圧を一定値に保持する仕組みを、第１の実施形態の分流器に導入する。これにより、入力から見た抵抗（インピーダンス）が低くなるようにしている。
【００６４】
図１１は、第１の実施形態の図２の単相差動変換回路において、入力から見た抵抗成分について理解するための図である。トランジスタＭ１は、電流源１２６と、抵抗素子１２５との並列接続として考えることができる。ここで、電流源１２６は、理想的な電流源を仮定して、電流源１２６の出力抵抗は無限大と仮定する。また、電流源１２６と抵抗素子１２５の並列接続の出力ノードには、ある抵抗素子Ｒ（図示せず）が接続されていると仮定する。
【００６５】
入力端子にある電圧変化が生じた場合に、当該電圧変化に対する電流変化を求めることで、入力から見た抵抗が分かる。今、電流源１２６のトランスコンダクタンスをｇｍと、抵抗素子１２５の抵抗値をｒｏとする。この場合、トランジスタＭ１の抵抗成分は、近似的に（１＋Ｒ／ｒｏ）／ｇｍとなる。（ｇｍｒｏ＞＞１を仮定する）。つまり、トランジスタＭ１の特性で決定されるパラメータと、出力の抵抗素子Ｒとで、入力から見た抵抗が決まる。
【００６６】
図１２に、図１０の単相差動変換回路の具体例を示す。図３に示した第１の実施形態の回路にオペアンプ１２７が追加されている。オペアンプ１２７を用いることで、入力から見た抵抗を下げることを実現する。オペアンプ１２７の入力端子の一方は、入力端子Ｔ１、他方はバイアス電圧Ｖｂに接続されている。オペアンプ１２７の出力電圧は、分流器を構成する２つのトランジスタＭ１、Ｍ２のゲート端子に印加される。オペアンプ１２７のバーチャルショートにより、オペアンプ１２７の各入力端子の電圧は同一と見なすことができる。この構成により、入力端子Ｔ１を電圧Ｖｂに設定するような、負帰還回路が実現される。仮定として、オペアンプの利得をＡとする。この場合、入力から見た抵抗は（１＋Ｒ／ｒｏ）／Ａｇｍとなる。入力から見た抵抗を、オペアンプの利得分、低くできることがわかる。
【００６７】
設定するバイアス電圧Ｖｂの値は任意の値でよいが、分流器のトランジスタＭ１、Ｍ２が飽和領域で動作するような値に設定する。またバイアス電圧Ｖｂの値は、（オペアンプの利得が十分に取れる条件を考えた場合）、オペアンプ１２７の入力トランジスタ（図示せず）が飽和領域で動作するような値に設定する。
【００６８】
（第４の実施形態）
図１３に、第４の実施形態に係るアナログフロントエンド回路の例を示す。
【００６９】
本回路は、単相差動変換回路２０１、電流入力積分回路２０２、制御回路２０３およびスイッチ２０４を備える。単相差動変換回路２０１は、第１〜第３の実施形態のいずれかに係る単相差動変換回路である。
【００７０】
電流入力積分回路２０２は、単相差動変換回路２０１から出力される電流を積分し、積分した値を出力する機能を有する。出力する値は、電流でも良いし、電圧でも良い。
【００７１】
制御回路２０３は、電流入力積分回路２０２の積分動作を制御する信号を生成する回路である。積分動作の制御は、電流入力積分回路２０２の前段のスイッチ２０４を制御することで行われる。スイッチ２０４がオフにされると、電流入力積分回路２０２は単相差動変換回路２０１の出力電流を入力として受け、内部に蓄積する動作（積分動作）を開始する。スイッチ２０４がオフの間、電流入力積分回路２０２は、入力される電流を蓄積し続ける。スイッチ２０４がオンにされると、単相差動変換回路２０１の２つの出力端子同士が接続され、単相差動変換回路２０１からの差動の出力電流が０となる。これにより、電流入力積分回路２０２は、電流の蓄積動作を停止する。スイッチ２０４がオンの間は、蓄積した電流の積分値を保持し続ける。つまりスイッチ２０４は、積分動作の開始および停止を制御するスイッチである。図１３の回路は、一例として、センサデバイスの読み出し回路で用いることができる。
【００７２】
図１４に、電流入力積分回路２０２の具体的な回路例を示す。なお制御回路の図示は省略している。オペアンプ２１１の正側の入力端子は、単相差動変換回路２０１の正側出力端子に電気的に接続され、負側の入力端子は、単相差動変換回路２０１の負側出力端子に電気的に接続されている。この接続を逆にしてもよい。容量素子２１２の一端は、オペアンプ２１１の正側の入力端子に接続され、他端は負側の出力端子に接続されている。容量素子２１３の一端は、オペアンプ２１１の負側の入力端子に接続され、他端は正側の出力端子に接続されている。スイッチ２０４がオフである間、電流が容量２１２、２１３に蓄積され、蓄積された電荷はオペアンプ２１１の出力に電圧として現れる。容量素子２１２、２１３は単一の容量であったが、代わりに、複数の容量を直接、並列または直並列に接続したものを用いてもよい。
【００７３】
図１５に、スイッチ２０４の制御信号を生成する制御回路を含むアナログフロントエンド回路の具体例を示す。
【００７４】
第１の実施形態の図３の回路に対し、比較器（制御回路）２２２と、電流入力積分回路２０２と、スイッチ２０４が追加されている。また、電流源（バイアス電流生成器）２２１、トランジスタＭ５が追加されている。トランジスタＭ５のゲートには、トランジスタＭ４と同じ電圧が印加される。電源電圧とグランドの間に、電流源２２１とトランジスタＭ５が直列に接続されている。
【００７５】
比較器（制御回路）２２２は、トランジスタＭ５の電流源２２１側の端子の電圧（電流源２２１のグランド側の電圧）を、所定の比較電圧と比較する。比較器２２２は、比較結果に応じて、制御信号を出力する。あるいは、比較器２２２は、トランジスタＭ５の電流を検出し、検出した電流の値を、比較電流と比較してもよい。比較電流は、上記の所定の比較電圧に、電圧−電流の変換係数を乗じることで得られる。このようにして、比較器２２２は、単相差動変換回路の負側の出力信号電流の状態を間接的に把握する。
【００７６】
なお、ここでは比較器２２は、トランジスタＭ５の電流、またはトランジスタＭ５のグランド側の電圧を参照したが、トランジスタＭ４の電流、またはトランジスタＭ４のグランド側の電圧を直接検出してもよい。この場合、電流源２２１およびトランジスタＭ５を配置しなくてもよい。
【００７７】
また、ここでは、比較器２２２は、単相差動変換回路の負側の出力信号電流の状態に基づき、スイッチ２０４の制御信号を生成する例を示したが、正側の出力信号電流の状態に基づき、スイッチ２０４の制御信号を生成してもよい。すなわち、比較器２２２は、トランジスタＭ１またはトランジススタＭ２のグランド側の電圧または電流を検出し、検出した電圧または電流を、比較電圧または比較電流と比較することで、スイッチ２０４の制御信号を生成してもよい。
【００７８】
図１７を用いて、制御回路による制御信号の生成処理を具体的に説明する。
【００７９】
トランジスタＭ５の信号電流、およびスイッチ２０４の制御信号のタイミングチャートが示される。また、破線により、比較電流が示される。比較電流とは、前述したように、図１５に示した比較電圧に、電圧−電流の変換係数を乗じて得られる値である。比較電流は、ベース電流Ｉｂより少し高めに設定されている。
【００８０】
図示の例では、信号電流は、時点ｔ１で、比較電流に達し、その後、比較電流以上になって、時点ｔ２で信号電流がピークに達する。ピークに達した後、信号電流が減少し、やがて時点ｔ３で比較電流になり、その後、比較電流より小さくなり、最後にベース電流に達する。
【００８１】
信号電流が比較電流を超えた時点ｔ１で、比較器２２２は、オフの制御信号を出力する。これにより、スイッチ２０４がオフとなって、電流入力積分回路２０２の積分動作が、開始される。信号電流が比較電流より小さくなった時点で、比較器２２２がオンの制御信号を生成する。これにより、スイッチ２０４がオンとなって、電流入力積分回路２０２の積分動作が停止して、積分値が保持される。
【００８２】
図１６は、図１５に示した電流入力積分回路にリセットスイッチを追加した構成を示す。電流入力積分回路２０２’は、容量２１２に並列に接続されたリセットスイッチ２１４と、容量２１３に並列に接続されたリセットスイッチ２１５を備えている。リセットスイッチ２１４，２１５をオンにすることで、容量２１２、２１３の両端が短絡されて、両端は同電位となる。これにより、容量２１２、２１３の積分値がリセットされる。リセットスイッチ２１４、２１５の制御信号は、制御回路２０３（図１３）から与えられる。
【００８３】
図１８に、第４の実施形態に係る単相差動変換回路の別の具体例を示す。図１６との違いは、単相差動変換回路と、電流入力積分器２０２’の２つの入力端子との間に、スイッチ２３２、２３３（信号パスのスイッチ）が挿入されている点である。スイッチ２３２、２３３は、比較器（制御回路）２２２により制御される。スイッチ２３２、２３３の制御信号は、スイッチ２０４の制御信号をインバータ２３１により反転させた信号である。信号パスのスイッチ２３２、２３３がオフにすることで、単相差動変換器回路と電流入力積分回路２０２’とをそれぞれ独立に制御できる。例えば、スイッチ２３２、２３３をオフにして電流入力積分回路２０２’を単相差動変換回路から電気的に分離し、この間に、電流入力積分回路２０２’の容量２１２、２１３をリセットするなどが、その例の一つである。
【００８４】
（第５の実施形態）
図１９に、第５の実施形態に係るアナログフロントエンド回路のブロック図を示す。
【００８５】
この回路は、第４の実施形態に係るアナログフロントエンド回路（図１３）に、アナログデジタル変換回路（ＡＤＣ）を追加したものである。
【００８６】
ＡＤＣ２４１は、電流入力積分回路２０２の保持期間中（スイッチ２０４がオンの期間中）に、電流入力積分回路２０２の積分値をデジタル信号に変換する。これにより、本来ＡＤＣに必要なＳ／Ｈ回路（サンプルホールド回路）を削減できる。なお、サンプルホールド回路は、ＡＤＣに入る電圧が変化しないように保持する回路である。ＡＤＣには、変換動作開始を制御するための制御信号として、制御回路２４２の出力信号が入力される。
【００８７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【図１】
2015115654.tif 000003
【図２】
2015115654.tif 000004
【図３】
2015115654.tif 000005
【図４】
2015115654.tif 000006
【図５】
2015115654.tif 000007
【図６】
2015115654.tif 000008
【図７】
2015115654.tif 000009
【図８】
2015115654.tif 000010
【図９】
2015115654.tif 000011
【図１０】
2015115654.tif 000012
【図１１】
2015115654.tif 000013
【図１２】
2015115654.tif 000014
【図１３】
2015115654.tif 000015
【図１４】
2015115654.tif 000016
【図１５】
2015115654.tif 000017
【図１６】
2015115654.tif 000018
【図１７】
2015115654.tif 000019
【図１８】
2015115654.tif 000020
【図１９】
2015115654.tif 000021