(57)【要約】【課題】  従来のＡＳＶ技術では、読み出した電圧コードに従った供給電圧値の調整により、半導体集積回路を使用する場合の電源立ち上げ時間や、スリープからの復帰時間が余分に長くなる。【解決手段】  半導体集積回路を組み込んだ電子機器であって、半導体集積回路に電源を供給する電源供給回路を有し、その電源供給回路が供給する電源の電圧値は、その半導体集積回路が保持する当該半導体集積回路のプロセスの特性を示す情報に基づいて、予め設定されている。【選択図】  図７
2015097057.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路を組み込んだ電子機器であって、
前記半導体集積回路に電源を供給する電源供給手段を有し、
前記電源供給手段が供給する電源の電圧値は、前記半導体集積回路が保持する当該半導体集積回路のプロセスの特性を示す情報に基づいて、予め設定されていることを特徴とする電子機器。
【請求項２】
前記電源供給手段は、前記電源の電圧値を調整する調整手段を有し、
前記情報は前記電源の電圧値に対応しており、前記調整手段は前記情報に従って前記電源の電圧値を調整することを特徴とする請求項１に記載の電子機器。
【請求項３】
前記調整手段は、可変抵抗を用いて前記電源の電圧値を調整することを特徴とする請求項２に記載の電子機器。
【請求項４】
前記調整手段は、互いに異なる抵抗値である複数の抵抗を有し、前記複数の抵抗のいずれかを選択して前記電源の電圧値を調整することを特徴とする請求項２に記載の電子機器。
【請求項５】
前記情報は、前記プロセスの特性で、前記半導体集積回路を所定の速度で動作させることができる最も低い電圧値を示すことを特徴とする請求項１乃至４のいずれか１項に記載の電子機器。
【請求項６】
前記情報は、前記半導体集積回路に含まれるヒューズ回路で記憶されていることを特徴とする請求項１乃至５のいずれか１項に記載の電子機器。
【請求項７】
プロセスの特性に応じた信号を出力するモニタ回路を有する半導体集積回路のプロセスの特性を検出する検出装置であって、
前記信号と前記半導体集積回路に供給する電源の電圧値とを関連付ける情報を決定する決定手段と、
前記決定手段により決定された前記情報を前記半導体集積回路に記憶する記憶手段と、
を有することを特徴とする検出装置。
【請求項８】
前記信号はクロック信号であり、当該クロック信号の周波数は、前記半導体集積回路の動作速度が速いほど高く、遅いほど低いことを特徴とする請求項７に記載の検出装置。
【請求項９】
前記信号は当該半導体集積回路のプロセスの特性に応じた遅延時間に対応するカウント値であり、当該カウント値は、前記半導体集積回路の動作速度が速いほど小さく、遅いほど大きいことを特徴とする請求項７に記載の検出装置。
【請求項１０】
前記半導体集積回路は複数の前記モニタ回路を有し、前記複数のモニタ回路から出力される信号の内、前記半導体集積回路のプロセスの特性が、より劣っている信号を出力することを特徴とする請求項７に記載の検出装置。
【請求項１１】
前記情報は、前記プロセスの特性で、前記半導体集積回路を所定の速度で動作させることができる最も低い電圧値を示すことを特徴とする請求項７に記載の検出装置。
【請求項１２】
半導体集積回路を組み込んだ電子機器の制御方法であって、
前記半導体集積回路に電源を供給する電源供給回路が供給する電源の電圧値を、前記半導体集積回路が保持する当該半導体集積回路のプロセスの特性を示す情報に基づいて、予め設定することを特徴とする電子機器の制御方法。
【請求項１３】
プロセスの特性に応じた信号を出力するモニタ回路を有する半導体集積回路のプロセスの特性を検出する検出装置が実行する検出方法であって、
前記検出装置の決定手段が、前記信号と前記半導体集積回路に供給する電源の電圧値とを関連付ける情報を決定する決定工程と、
前記検出装置の記憶手段が、前記決定工程で決定された前記情報を前記半導体集積回路に記憶する記憶工程と、
を有することを特徴とする検出方法。
【請求項１４】
コンピュータを、請求項１乃至６のいずれか１項に記載の電子機器として機能させるためのプログラム。
【請求項１５】
コンピュータを、請求項７乃至１１のいずれか１項に記載の検出装置として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器、検出装置、及びその制御方法とプログラムに関するものである。
【背景技術】
【０００２】
半導体集積回路は複数のロジック回路を有しており、これらのロジック回路は、処理能力を向上させるため高速動作が要求されており、高速動作のためには動作周波数を上げる必要がある。しかし動作周波数を高くすると、半導体集積回路の電力消費量が大きくなる。また動作周波数を上げることによって高周波数でも動作可能なように、高速動作が可能なセルを多用することになる。しかし高速動作が可能なセルは通常のセルよりリーク電力が大きいため、消費電力の増加につながる。
【０００３】
一方、半導体集積回路を形成するチップのパッケージのコストや、半導体集積回路に電力を供給する電源回路のコスト、各国で設定されている消費電力の規制等を順守するために、半導体集積回路の消費電力を極力低く抑える必要がある。つまり導体集積回路では、高速動作と低消費電力との両立が必要となる。
【０００４】
従来、半導体集積回路を目的とする動作周波数で動作させるための好適な電源電圧の供給技術として、Adoptive Supply Voltage（以降ＡＳＶとする）技術がある（例えば、特許文献１参照）。ＡＳＶは、チップの製造時のプロセスのバラツキに対応して供給電圧を制御する技術である。
【０００５】
以下、ＡＳＶに関して簡単に説明する。
【０００６】
半導体集積回路を製造する際、全く同じ回路を製造する予定でも、露光装置の状態などにより、製造された半導体集積回路のプロセスにバラツキが生じる。そのプロセスのバラツキは、動作速度のバラツキとなって現れる。半導体メーカは、このバラツキが規定の範囲内であることを確認した確認済の半導体集積回路だけを出荷する。ＡＳＶ技術は、このような半導体集積回路の使用時に、製造時のプロセスのバラツキを考慮し、好適な半導体集積回路への供給電圧制御を提供する。具体的には、半導体集積回路内のプロセスの状態を認識するためのプロセスモニタを備え、そのプロセスモニタの出力情報からその半導体集積回路のプロセス状態を認識する。基準状態で高速動作が可能な半導体集積回路に対しては、目標となる動作周波数で正常に動作する範囲内で、供給電圧値を低下させて動作させるように制御する。このように供給電圧値を下げることにより、低下した電圧値に比例してリーク電圧を削減でき、またダイナミック電力を、低下した電圧値の２乗に比例して削減できる。一方、基準状態よりも低速でしか動作できない半導体集積回路の場合は、目標となる動作周波数で正常に動作するように、供給電圧を低下して動作させるように制御する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−１０３４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来のＡＳＶ技術では、半導体集積回路の製造時にプロセスモニタで確認し、その確認した結果を基に、その半導体集積回路に供給する電圧値を決定する。そして、その電圧値を電圧コードに変換して、その半導体集積回路内の記憶部に格納しておく。そして半導体集積回路の使用時に、まず通常の電圧値でその半導体集積回路を起動した後、その記憶部に格納されている電圧コードを読み出し、その読み出した電圧コードに従って供給電圧値を決定する。こうして決定された電圧を供給して半導体集積回路の動作が安定した後に、その半導体集積回路を使用したデータ処理が開始される。
【０００９】
しかしながら、このような読み出した電圧コードに従った供給電圧値の調整により、半導体集積回路を使用する場合の電源立ち上げ時間や、スリープからの復帰時間が余分に長くなる。このような電源の立ち上げ時間、スリープからの復帰時間は、ユーザの使い勝手に直結する項目であり、出来る限り短くするのが望ましい。
【００１０】
本発明の目的は、上記従来技術の問題点を解決することにある。
【００１１】
本発明の特徴は、半導体集積回路の特性に応じて半導体集積回路を動作させて消費電力を抑えるとともに、電源の立ち上げ時間やスリープからの復帰時間を短くできる技術を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明の一態様に係る電子機器は以下のような構成を備える。即ち、
半導体集積回路を組み込んだ電子機器であって、
前記半導体集積回路に電源を供給する電源供給手段を有し、
前記電源供給手段が供給する電源の電圧値は、前記半導体集積回路が保持する当該半導体集積回路のプロセスの特性を示す情報に基づいて、予め設定されていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、半導体集積回路の特性に応じて半導体集積回路を動作させて消費電力を抑えるとともに、電源の立ち上げ時間やスリープからの復帰時間を短くできるという効果がある。
【図面の簡単な説明】
【００１４】
【図１】実施形態１に係るＭＦＰの構成を示すブロック図。
【図２】実施形態１に係るＡＳＩＣと電源供給制御部の構成を説明するブロック図。
【図３】実施形態１に係るモニタ回路の構成を説明する回路図。
【図４】実施形態１において電圧コード保持部に保持される電圧コードの一例を説明する図。
【図５】実施形態１に係る電源供給部の構成を説明するブロック図。
【図６】プロセス解析フローの詳細を説明するフローチャート。
【図７】製品製造フローの詳細を説明するフローチャート。
【図８】実施形態１に係る製品製造フローでのＡＳＩＣの接続状態を示す図。
【図９】製品製造フローにおいて、電源の立ち上げから電圧コード出力信号を出力するタイミングを説明するタイミングチャート。
【図１０】通常動作フローの詳細を説明するフローチャート。
【図１１】通常動作フローで電源供給部から出力される電圧値と電源オンからの時間の経過を説明する図。
【図１２】本発明の実施形態２に係るＭＦＰ制御部のＡＳＩＣとその電源供給回路の構成を説明するブロック図。
【図１３】実施形態２に係るモニタ回路の構成を説明するブロック図。
【図１４】実施形態２に係る遅延回路の構成を示す回路図。
【図１５】実施形態２に係るモニタ回路における各部の信号のタイミングを説明するタイミングチャート。
【図１６】実実施形態２に係る電圧コードの一例を説明する図。
【図１７】実施形態２に係る電源供給部の構成を説明するブロック図。
【図１８】実施形態２に係る製品製造フローで電源供給部から出力される電圧値と電源オンからの経過時間との関係を説明する図。
【図１９】実施形態２に係る通常動作フローで、電源供給部から出力される電圧値と電源オンからの経過時間との関係を説明する図。
【図２０】実施形態２に係る製品製造フローでのＡＳＩＣの接続状態を示す図。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して本発明の実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
【００１６】
［実施形態１］
本実施形態１では、ＡＳＶ（Adoptive Supply Voltage）技術をスキャン、プリント、コピー等を行うデジタル複合機（以降、ＭＦＰ）に適応した場合で説明する。また本発明に係る半導体集積回路の一例として、ＡＳＩＣ（Application Specific Integrated Circuit）を例に、電子機器として上記ＭＦＰを例に説明する。
【００１７】
図１は、実施形態１に係るＭＦＰの構成を示すブロック図である。
【００１８】
ＭＦＰ制御部１００は、このＭＦＰ全体を制御するプロセッサであるＡＳＩＣ１０１及び、ＡＳＩＣ１０１に電力を供給する電源供給制御部１１０を含んでいる。ＭＦＰ制御部１００は、画像入力デバイスであるスキャナ部１２１や画像出力デバイスであるプリンタ部１２２と接続している。またＬＡＮや公衆回線（ＷＡＮ）等の外部ネットワークと接続されているネットワークインターフェイス１２３と接続し、ネットワークを介してＰＣ等から画像情報やデバイス情報を入出力したり、ＰＣから受信したＰＤＬデータをイメージ展開する。
【００１９】
メモリ１２４は、ＡＳＩＣ１０１のＣＰＵ１０３が動作するためのワークメモリを提供しており、画像データを一時記憶するための画像メモリとしても使用される。ＨＤＤ１２５はハードディスクドライブで、ＣＰＵ１０３により実行されるプログラムや画像データ等を記憶している。ユーザインターフェイス１２６は、ＭＦＰの状態や画像データ等を表示する表示部や、ユーザがＭＦＰを使用するにあたって各種設定を行うボタンやスイッチ、テンキー、ディスプレイやボタン等を兼ねたタッチパネルなどを含む。
【００２０】
ＣＰＵ１０３は、ＨＤＤ１２５からメモリ１２４に展開されたプログラムを実行して、このＭＦＰ全体の制御を行うとともに、データ処理回路１０２に対する各種設定や、画像データの入出力制御等を行う。例えば、コピー動作の場合は、ユーザインターフェイス１２６からの設定に基づいて、ＣＰＵ１０３はデータ処理回路１０２に対して各種画像処理の設定を行う。こうして設定が完了して原稿の読み取りが指示されると、スキャナ部１２１により読み取られた原稿の画像データがＭＦＰ制御部１００に入力される。データ処理回路１０２は、予めＣＰＵ１０３により設定された各種設定に従って、その画像データに画像処理を行ってプリント用の画像データを生成する。ＭＦＰ制御部１００のデータ処理回路１０２から出力されたプリント用の画像データは、プリンタ部１２２に入力されて用紙に印刷される。
【００２１】
また、ネットワークインターフェイス１２３からは、外部ネットワークに接続されたＰＣ等から印刷要求やＭＦＰの動作状況を確認する信号等が受信される。印刷要求を受信すると、外部ネットワークからネットワークインターフェイス１２３を介してＭＦＰ制御部１００に、印刷時の各種設定及び、印刷用の画像データが入力される。これによりＣＰＵ１０３は、入力された設定に応じてデータ処理回路１０２に各種設定を行った後、受信した印刷用の画像データをデータ処理回路１０２に入力する。これによりデータ処理回路１０２は、ＣＰＵ１０３により設定された設定に従って画像処理を行い、印刷用の画像データを生成してプリンタ部１１２２に出力して印刷する。
【００２２】
図２は、実施形態１に係るＡＳＩＣ１０１と電源供給制御部１１０の構成を説明するブロック図である。
【００２３】
通常動作時、ＡＳＩＣ１０１にはデータ信号が入力され、内部のデータ処理回路１０２によって、入力されたデータに対して様々な処理が行われ、その結果がデータ出力信号として出力される。電源供給制御部１１０は、電源供給部１０９と電圧コード解析部１０８とを有し、ＡＳＩＣ１０１が動作するための電力を供給している。この説明は後述する。
【００２４】
テスタ装置１０７は、ＭＦＰの構成には含まれないが、ＡＳＶ技術を実行するに当たってＡＳＩＣ１０１のプロセス状態の解析、ＡＳＩＣ１０１を使用する時の電源電圧値（以降、補正後電源電圧値）を決定する。そして、その決定した補正後電源電圧値の情報をＡＳＩＣ１０１に格納する装置である。この説明も詳しく後述する。
【００２５】
ＡＳＩＣ１０１の内部には、データ処理回路１０２、ＣＰＵ１０３の他に、モニタ回路１０４、電圧コード保持部１０５、電圧コードインターフェイス１０６（以降、電圧コードＩ／Ｆ）が含まれている。モニタ回路１０４は、ＡＳＩＣ１０１を製造する際の製造条件や半導体の材料などに起因するＡＳＩＣ１０１の回路の動作速度のバラツキを検出して出力する。具体例をあげると、図３に示すような奇数個のインバータを有するリングオシレータを備えている。
【００２６】
図３は、実施形態１に係るモニタ回路１０４の構成を説明する回路図である。
【００２７】
電源が投入された後、インバータ２０１が出力する論理が「ハイレベル」又は「ロウレベル」になると、インバータ２０２までの信号の遅延時間を経た後、インバータ２０１の出力論理が反転する。これによりモニタ信号として、インバータ２０１からインバータ２０２までの遅延時間の２倍の周期のクロック信号が出力される。
【００２８】
いま製造時のバラツキにより、このＡＳＩＣ１０１が高速動作可能なチップである場合、図３の各インバータは高速で動作するため、モニタ信号として出力されるクロック信号の周期は短くなり、高い周波数のクロック信号が出力されることになる。一方、製造時のバラツキにより、このＡＳＩＣ１０１が高速動作ができないチップである場合、図３の各インバータは低速で動作するため、モニタ信号として出力されるクロック信号の周期は長くなり、低い周波数のクロック信号が出力される。
【００２９】
ＡＳＩＣの製造元がＡＳＩＣ１０１を出荷する際のテスト時には、図２に示すように、ＡＳＩＣ１０１にテスタ装置１０７を接続して様々なテストを実施する。その際、テスタ装置１０７は、モニタ回路１０４からの情報を基にＡＳＩＣ１０１のプロセスのバラつきの範囲が出荷可能な範囲内か否か、或いは範囲内であった場合には、高速で動作するチップであるか、低速でしか動作できないチップであるかを識別する。モニタ回路１０４からの情報で高速動作が可能なチップであると判定した場合は、そのチップに対して通常の電圧値から何ボルトまで電圧値を下げても、想定したスピードでの処理が可能か否かを判定する。またモニタ回路１０４からの情報で、低速でしか動作できないチップであると判定した場合は、そのチップに対して、通常の電圧値から何ボルトまで電圧値を上げれば、想定したスピードでの処理が可能かを判定する。テスタ装置１０７は、上述の判定を行った後、そのチップが想定したスピードで動作可能な電圧値を電圧コードに変換し、ＡＳＩＣ１０１の電圧コード保持部１０５に格納する。
【００３０】
以上のように、ＡＳＩＣ製造元がＡＳＩＣ１０１を出荷する際のテスト時、そのチップが想定したスピードで動作可能な電圧値を電圧コードに変換し、その電圧コードをＡＳＩＣ１０１の電圧コード保持部１０５に格納して出荷する。
【００３１】
図４は、実施形態１において電圧コード保持部１０５に保持される電圧コードの一例を説明する図である。
【００３２】
実施形態１では、モニタ回路１０４は図３に示すようなリングオシレータを使用している。そのためＡＳＩＣ１０１から出力されるモニタ信号はクロック信号であり、クロック信号の周波数が、基準周波数よりも高い場合は高速で動作可能なチップ、基準周波数よりも低い場合は低速でしか動作できないチップであると判定できる。そして高速で動作可能なチップの場合は、基準電圧値より多少低い電圧値が供給されても基準電圧値が供給されているときと同等のスピードで動作できる。一方、低速でしか動作できないチップの場合は、基準電圧値より多少高めの電圧値を供給して初めて、基準周波数の場合と同等のスピードで動作可能となる。また、低速でしか動作できないチップであって、既定の電圧値より高い電圧を供給しても所望の速度で動作できないチップ、或いは基準周波数よりも所定以上低い周波数である場合は、そのチップは不良品として処理される。
【００３３】
図４では、基準電圧である１.００Ｖがプロセスのバラツキの中心であり、このときモニタ信号として出力されるクロックの周波数が２００ＭＨｚであったとする。この場合、チップは所望とするスピードでの処理が可能である。モニタ信号であるクロック信号の周波数が、２０２ＭＨｚ，２０４ＭＨｚ，２０６ＭＨｚ，２０８ＭＨｚのように、基準の周波数より高い周波数の場合は、基準電圧値よりも低い電圧値を供給してもチップは所望とするスピードで処理できる。従って、図４では、２０２ＭＨｚの場合は補正後電圧値を０.９７Ｖ、２０４ＭＨｚの場合は０.９４Ｖ、２０６ＭＨｚの場合は０.９１Ｖ、２０８ＭＨｚの場合は０.８８Ｖに、それぞれ設定している。
【００３４】
また逆に、モニタ信号であるクロック信号の周波数が１９８ＭＨｚ，１９６ＭＨｚ，１９４ＭＨｚ，１９２ＭＨｚのように、基準の周波数より低い周波数の場合は、基準電圧値よりも高い電圧値を供給することにより、チップは所望のスピードで処理できる。よって図４では、１９８ＭＨｚの場合は補正後電圧値を１.０３Ｖ、１９６ＭＨｚの場合は１.０６Ｖ、１９４ＭＨｚの場合は１.０９Ｖ、２０８ＭＨｚの場合は１.１２Ｖに、それぞれ設定している。但し、ここではチップへの供給電圧として、１.１０Ｖを超える電圧値を供給できないこととする。よって、モニタ信号であるクロック信号の周波数が１９２ＭＨｚ以下の場合は、そのチップは出荷できない不良品と判定される。
【００３５】
こうして図４に示すように、モニタ信号であるクロック信号の周波数と、そのチップに供給する供給電圧値（補正後電圧値）が関連付けられ、その関係が電圧コードとして電圧コード保持部１０５に格納される。
【００３６】
本実施形態１では、電圧コード保持部１０５は、３ビット幅のヒューズ回路を想定しており、各チップの供給電圧となる補正後電圧値である０.８８Ｖから１.０９Ｖを３ビットの電圧コードに変換して電圧コード保持部１０５に格納する。即ち、図４に示すように、０.８８Ｖの場合は２進数の「１１１」、０.９１Ｖの場合は「１１０」であり、以下、２進数「１００」〜「０００」で示すように合計８種類の電圧コードが格納されている。
【００３７】
従来のＡＳＶ技術では、ＡＳＩＣの製造時に電圧コードをＡＳＩＣに格納しておき、そのＡＳＩＣを使用する時、先ず通常電圧値で電源を立ち上げる。そしてその後、ＡＳＩＣに格納されている電圧コードを読み出し、その電圧コードの値を基に補正後電圧を求めて、その電圧値に従った供給電圧値となるように制御した後、通常の動作を実行していた。
【００３８】
これに対して実施形態１では、ＡＳＩＣ１０１を組み込んだ製品を製造する際に、そのＡＳＩＣ１０１に記憶されている電圧コードを読み出し、そのＡＳＩＣ１０１に電源を供給する電源供給部１０９に、その補正後電圧値の電圧を出力するように設定する。これによりその製品を使用する場合、電源供給部１０９は電圧コードを読みだすことなく、予め設定されている補正後電圧値に従って電圧を供給することができるため、その製品の電源投入時の立ち上げ時間を短縮できる。
【００３９】
ＡＳＶ技術を実施するために、以下に説明する３つのフローが存在する。
（１）第１のフローは、ＡＳＩＣ１０１の内部のプロセス状態を解析し、補正後電圧値を決めてＡＳＩＣ１０１にその情報を格納するフローで、これ以降はプロセス解析フローとする。
（２）第２のフローは、ＡＳＩＣを組み込んだ製品の製造時に、ＡＳＩＣ１０１に格納されている補正後電圧値の情報を基に、ＡＳＩＣ１０１に供給する電圧値を予め電源供給部１０９に設定するフローで、以降は製品製造フローとする。
（３）第３のフローは、製品の使用時に予め設定された設定に従って、電源供給部１０９から供給される電圧値が補正後電圧値となって通常の処理動作を行うフローで、以降は通常動作フローとする。
【００４０】
上記３つのフローは、図２に示すＡＳＶモード設定信号により切り替えられる。具体的には、ＡＳＶモード設定信号は２ビットの信号で、基板上の外部ピンで「ハイレベル」、「ロウレベル」を切り替えることで、プロセス解析フロー（００）、製品製造フロー（０１）、通常動作フロー（１０）を指定できる。（  ）は、上記外部ピンの論理値を示す。
【００４１】
図５は、実施形態１に係る電源供給部１０９の構成を説明するブロック図である。
【００４２】
電源供給部１０９には、図２では詳細に示していないが、電源の供給電圧として、出力する電圧値よりも高い高電圧が入力されている。電圧生成部５０１は、入力した高電圧から、電源として供給する電圧を生成する。基本電圧設定部５０２は、コイル５０３と固定抵抗５０４及び可変抵抗５０５を使用して、電圧生成部５０１から出力される電圧値を調整する。この場合、可変抵抗５０５からのフィードバックを基に、電圧生成部５０１は精度が安定した電圧値の電圧を出力する。
【００４３】
実施形態１では、上記プロセス解析フローを実施する際の電源からの供給電圧値は、基準電圧値である１.００Ｖとなるように可変抵抗５０５が調整されている。電源オン時に電源供給として出力される電圧値は０から徐々に上昇し、通常、ＡＳＩＣ１０１を使用する場合の通常電圧値である１.００Ｖに達したところで電圧値は一定値となる。このとき電源供給部１０９から、ＡＳＩＣ１０１へ供給される電圧値が通常電圧値に達したことを知らせるために電圧通知信号が出力される。ＡＳＩＣ１０１は、この電圧通知信号を受けて、供給される電圧値が通常電圧値である１.００Ｖまで上がったことを認識し、電圧コードを格納するための処理を開始する。
【００４４】
図６は、プロセス解析フローの詳細を説明するフローチャートである。テスタ装置１０７が電源供給部１０９を電源してＡＳＩＣ１０１への電力供給を開始することにより開始される。このプロセス解析フローは、ＡＳＩＣ１０１内部のプロセスを解析するために、図２に示すように、ＡＳＩＣ１０１にテスタ装置１０７を接続した状態で実行される。
【００４５】
このフローでは、ＡＳＩＣ１０１にプロセス解析フローを実行させるため、ＡＳＶモード設定信号をプロセス解析モードとなるように基板上の外部ピンを、例えば「００」に設定しておく。まずＳ６０１で、テスタ装置１０７の制御により電源がオンされて、電源供給部１０９から電力が供給される。これにより電源供給部１０９から供給される電圧値は０Ｖから徐々に上昇する。このとき電源供給部１０９の電圧生成部５０１により、供給される電圧値が監視されていて、通常、ＡＳＩＣ１０１を使用する場合の電圧値である通常電圧値（ここでは１．００Ｖ）に達したかどうかを監視している。Ｓ６０２で通常電圧値に到達したと判断するとＳ６０３に進み、電圧生成部５０１は電圧通知信号をハイレベルにして出力する。尚、図２で詳細に示していないが、ＡＳＩＣ１０１が実装されている基板上では、電圧通知信号がハイレベルになった後に、Ｓ６０４で、ＡＳＩＣ１０１に対して入力されているリセット信号が解除される。
【００４６】
次にＳ６０５に進み、ＡＳＩＣ１０１では、リセット信号が解除されることによりＣＰＵ１０３が立ち上がり、Ｓ６０６でＣＰＵ１０３の立ち上げが完了した時点で、ＣＰＵ１０３の制御により以降のフローが実行される。
【００４７】
Ｓ６０７で、電圧通知信号がＣＰＵ１０３に入力されることにより、ＣＰＵ１０３は電源電圧が安定したことを認識して、モニタ回路１０４の駆動を開始する。そしてＳ６０８に進み、モニタ回路１０４からモニタ信号としてクロック信号が出力され、ＣＰＵ１０３の制御により、そのモニタ信号がテスタ装置１０７に入力される。実施形態１では、モニタ信号として、リングオシレータから出力されるクロック信号が出力される。
【００４８】
これによりテスタ装置１０７は、詳細に説明しないが、Ｓ６０９で、テスタ装置１０７の処理回路やＣＰＵ等により、ＡＳＩＣ１０１から入力されたモニタ信号を解析しＳ６１０で、補正後電圧値を決定する。実施形態１では、モニタ信号であるクロック信号の周波数を測定し、図４で説明したように、各周波数ごとの補正後電圧値を決める。そしてＳ６１１でテスタ装置１０７は、処理回路や内部のＣＰＵ等により、補正後電圧値を電圧コードに変換する。そしてＳ６１２で、テスタ装置１０７は、その電圧コードをＡＳＩＣ１０１の電圧コード保持部１０５に格納する。
【００４９】
本実施形態１では、図４で説明したように、補正後電圧値ごとの電圧コードに変換し、その電圧コードを、ＡＳＩＣの電圧コード保持部１０５である３ビット幅のヒューズ回路に焼きこむ。この実施形態１では、例えば、モニタ信号の周波数を２０４ＭＨｚで、補正後電圧値は０.９４Ｖとする。よって、この場合は、電圧コードは「１０１」で格納される。
【００５０】
このプロセス解析フローにより、ＡＳＩＣ内に、そのＡＳＩＣのプロセスの特性に応じた供給電圧値を示す情報（電圧コード）を記憶できる。
【００５１】
次に製品製造フローの詳細を説明する。
【００５２】
図７は、製品製造フローの詳細を説明するフローチャートである。この製品製造フローは、ＡＳＩＣ１０１を製品内に実装した後に行うため、図８のようにテスタ装置１０７を接続しない状態で実行される。また、モニタ回路１０４は動作せず、モニタ信号、電源コード入力信号のやり取りも行われない。この製品製造フローでは、ＡＳＶモード設定信号を、製品製造フローが実行されるように、上述の例では、基板上の外部ピンを「０１」に設定しておく。
【００５３】
図８は、実施形態１に係る製品製造フローでのＡＳＩＣ１０１の接続状態を示す図で、前述の図２と共通する部分は同じ記号で示し、それらの説明を省略する。図８では、テスタ装置１０７は接続されていない。
【００５４】
図７のフローチャートは、図１や図８には図示していないが、製品であるＭＦＰのメイン電源スイッチによって電源が投入されると、Ｓ７０１で電源供給部１０９の電源がオンされるこにより開始される。このとき電源供給部１０９から供給される電圧値は０Ｖから徐々に上昇する。ここでも電源供給部１０９の電圧生成部５０１により、供給される電圧値が監視されており、通常、ＡＳＩＣ１０１を使用する場合の電圧値である通常電圧値に達すると、Ｓ７０２で電圧生成部５０１は通常電圧値に到達したと判定する。実施形態１では、通常電圧値は、上述したように１.００Ｖとする。そしてＳ７０３で電源供給部１０９は、供給電圧値が通常電圧値になったことを電圧通知信号をハイレベルにしてＡＳＩＣ１０１に通知する。これにより、前述の図６のＳ６０４と同様に、リセット信号が解除される。リセット信号が解除されるとＳ７０５でＡＳＩＣ１０１のＣＰＵ１０３が起動し、Ｓ７０６でＣＰＵ１０３の立ち上げが完了した時点で、以降のフローが実行される。
【００５５】
Ｓ７０７でＣＰＵ１０３は、電圧通知信号により電源電圧が安定したことを確認し、ＣＰＵ１０３は、電圧コード保持部１０５の電圧コードを電圧コードＩ／Ｆ１０６を介して電圧コード解析部１０８に出力する。ここでは図４で説明したように、３ビットの電圧コード信号として電圧コードが読み出される。そしてＳ７０８に進み、電圧コード解析部１０８は、入力した電圧コードを解析して補正後の電圧値を求め、現状の通常電圧値から補正後電圧値へ電圧値を変更する。具体的には、図５に示す電源供給部１０９は、入力された電圧コードを基に可変抵抗５０５の抵抗値を調整して、供給電圧値が補正後電圧値になるように変更する。
【００５６】
本実施形態１では、電圧コードは「１０１」で格納されているため、補正後電圧は、０.９４Ｖに設定される。以上が、製品製造フローの詳細である。
【００５７】
図９は、製品製造フローにおいて、電源の立ち上げから電圧コード出力信号を出力するタイミングを説明するタイミングチャートである。
【００５８】
時刻ｔ１で電源がオンされてから電圧値は徐々に上昇し、時刻ｔ２で通常電圧値である１.００Ｖに達すると、電圧通知信号が「ロウレベル」から「ハイレベル」に変化する。これによりＡＳＩＣ１０１は、供給電圧が通常電圧値に達したことを認識できる。
【００５９】
また通常電圧値に達した時（ｔ２）からＡＳＩＣ１０１の動作が開始され、電圧コード出力信号が電圧コード解析部１０８に出力される。その後、電圧コード解析部１０８により、ＡＳＩＣ１０１から出力された電圧コード出力信号が解析され、補正後電圧値が決定されて、供給電圧値がその補正後電圧値に変更される。
【００６０】
この製品製造フローにより、ＡＳＩＣが組み込まれた製品（ＭＦＰ）を製造する際、そのＡＳＩＣに供給する電源の電圧値が決定され、その電圧値がＡＳＩＣに電力を供給する電源供給部に設定される。これにより、製品の電源オンやスリープ状態からの復帰時に特別な処理を実行しなくても、そのＡＳＩＣは常に、そのＡＳＩＣに最適で、かつ消費電力を抑えることができる電圧値で駆動されるようになる。
【００６１】
最後に通常動作フローの詳細を説明する。
【００６２】
図１０は、通常動作フローの詳細を説明するフローチャートである。この通常動作フローは、ＡＳＩＣ１０１を製品内に実装した後に行うため、図８のようにテスタ装置１０７を接続しない状態で実行される。またモニタ回路１０４は動作を行わず、モニタ信号、電源コード信号のやり取りも行われない。またこの通常動作フローでは、通常動作フローを実行させるため、ＡＳＶモード設定信号を通常動作フローとなるように基板の外部ピンを「１０」に設定しておく。
【００６３】
先ずＳ１００１で、製品（ＭＦＰ）のメイン電源スイッチによって、ＭＦＰの電源が投入されて電源供給部１０９の電源がオンされる。ここで電源供給部１０９から供給される電圧値は０Ｖから徐々に上昇する。電源供給部１０９の電圧生成部５０１は、供給する電圧値を監視しており、Ｓ１００２で製品製造フローで設定された電圧値である補正後電圧値に達すると、補正後電圧に到達したと判定してＳ１００３に進む。実施形態１では、電圧コードは「１０１」で格納されているため、補正後電圧は０.９４Ｖに設定されている。Ｓ１００３で、電圧生成部５０１は電圧通知信号をハイレベルにして、電源供給の電圧値が補正後電圧値になったことをＡＳＩＣ１０１に通知する。これにより、前述と同様に、Ｓ１００４でＡＳＩＣ１０１に入力されているリセット信号が解除される。そしてＳ１００５に進みＣＰＵ１０３が起動し、Ｓ１００６でＣＰＵ１０３の立ち上げが完了するとＳ１００７に進み、ＣＰＵ１０３の制御により、製品としての所定の処理動作が開始される。
【００６４】
図１１は、通常動作フローで電源供給部１０９から出力される電圧値と電源オンからの時間の経過を説明する図である。
【００６５】
時刻ｔ１で電源がオンされてから、供給電圧値は徐々に上昇し、補正後電圧値に到達して電圧が安定した時点（ｔ２）で電圧通知信号が「ハイレベルに」に変化し、ＡＳＩＣ１０１に、補正後電圧値に到達して供給電圧が安定したことを知らせる。実施形態１では、電圧コードは「１０１」として格納されているため、補正後電圧は０.９４Ｖに設定されている。
【００６６】
以上説明したように実施形態１によれば、ＡＳＩＣのプロセス解析フローにより、ＡＳＩＣの製造バラツキに対する供給電源の電圧値を決定し、その電圧値に対応する電圧コードをＡＳＩＣ内に格納する。
【００６７】
また製品製造フローでは、その格納された電圧コードに基づいて、電源供給部からＡＳＩＣに供給される電圧値を補正後電圧値に予め設定しておく。それにより、その製品を使用する通常使用フローでは、その製品の電源を立ち上げる度に、ＡＳＩＣに格納されている電圧コードを参照して、そのＡＳＩＣに供給する電源電圧値を調整する必要がなくなる。これにより、電源の立ち上げ時間、及びスリープからの復帰時間を、短い時間で実行できるようになる。
【００６８】
［実施形態２］
上述の実施形態１では、ＡＳＩＣ１０１内に１つのリングオシレータからなるモニタ回路を有し、そのモニタ回路から出力されるクロック信号の周波数によってＡＳＩＣ１０１のプロセス状態を検知し、そのＡＳＩＣ１０１への供給電圧を調整する例で説明した。
【００６９】
この実施形態２では、実施形態１のモニタ回路とは異なる構成の複数のモニタ回路を配したＡＳＩＣを用いて、実施形態１と同様に、ＡＳＩＣ１０１のプロセス状態を検知し、そのＡＳＩＣ１０１への供給電圧を調整する例を説明する。尚、実施形態１と同じ構成及び、同じ機能のモジュールや信号に関しては実施形態１と同じ番号で示し、それらの説明を省略する。
【００７０】
図１２は、本発明の実施形態２に係るＭＦＰ制御部１０１のＡＳＩＣとその電源供給回路の構成を説明するブロック図である。
【００７１】
ＡＳＩＣ１２０１は実施形態２に係るＡＳＩＣで、その製品に実装されたときの機能は前述のＡＳＩＣ１０１と同じである。ＡＳＩＣ１２０１の通常動作時、データ入力信号が入力されると、内部のデータ処理回路１０２は、その入力されたデータに対して様々な処理を実行し、データ出力信号として出力する。電源供給制御部１２０９は前述の実施形態１の電源供給制御部１１０と同様の動作を行う。
【００７２】
テスタ装置１２０６は、ＭＦＰ内の構成としては含まれないが、ＡＳＩＣを製造する際に、その製造元がＡＳＩＣの出荷の際に各種テストを行うとともに、ＡＳＩＣ使用時の電源電圧値の情報の解析及び設定を行う。
【００７３】
ＡＳＩＣ１２０１には、データ処理回路１０２とＣＰＵ１０３の他に、モニタ回路１２０２、モニタ回路１２０３、モニタ信号制御回路１２０４、電圧コード保持部１２０５、電源コードＩ／Ｆ１０６が含まれている。モニタ回路１２０２及びモニタ回路１２０３は、ＡＳＩＣ１２０１を製造する際の製造条件や半導体の材料などに起因するＡＳＩＣ１２０１の回路の動作速度のバラツキを検出し、その検出結果を出力する。本実施形態２では、ＡＳＩＣ１２０１のバラツキをより詳細に検出することを目的として、ＡＳＩＣ１２０１の複数個所に、同じ構成のモニタ回路を複数個備えている。電源供給制御部１２０９は、電源供給部１２０８と電圧コード解析部１０８とを有する。この電源供給制御部１２０９の動作は前述の実施形態１に係る電源供給制御部１０９と基本的に同じであるが、電源供給部１２０８の構成が実施形態１の電源供給部１０９と異なっている。その構成は図１７を参照して後述する。
【００７４】
図１３は、実施形態２に係るモニタ回路の構成を説明するブロック図である。尚、モニタ回路１２０３は、モニタ回路１２０２と全く同様の構成であるため、その詳細な説明を省略する。
【００７５】
イネーブル信号１３０１は、ＡＳＩＣ１２０１プロセス状態の影響を受けないよう、ＡＳＩＣ１２０１の入力端子から入力される信号で、ある特定の期間「ハイレベル」となった後「ロウレベル」に変化する信号である。クロック信号１３０２は、イネーブル信号１３０１と同様に、ＡＳＩＣ１２０１のプロセス状態の影響を受けないよう、ＡＳＩＣ１２０１の入力端子から入力されるクロックで、一定の周波数で動作するクロック信号である。イネーブル信号１３０１は、モニタ回路１２０２のフリップフロップ１３０３によってクロック信号に同期した信号１３０４となって遅延回路１３０５に入力される。遅延回路１３０５は、入力した信号１３０４を、ある特定の時間遅延した後に、信号１３０６として出力する。
【００７６】
図１４は、実施形態２に係る遅延回路１３０５の構成を示す回路図である。
【００７７】
ここで複数のバッファが直列に接続されて構成されている。入力した信号１３０４の波形をそのまま遅延して出力するのであれば、その他の組み合わせ論理を入れてもかなわない。遅延回路１３０５から出力された信号１３０６は、マスク回路１３０７に入力される。
【００７８】
このマスク回路１３０７の内部構成は、図１３に示すように、信号１３０６、信号１３０４及びクロック信号１３０２を入力している。そして信号１３０４の立ち上がりエッジから信号１３０６の立ち上がりエッジまでの期間のクロック信号１３０２を、信号１３０８として出力する。この信号１３０８はカウンタ回路１３０９に入力され、信号１３０４の立ち上がりエッジから信号１３０６の立ち上がりエッジまでの期間、クロック信号１３０２の立ち上がりエッジをカウントする。このカウンタ回路１３０９から出力されるモニタ信号は、上記期間内のクロック信号１３０２の立ち上がりエッジの数である。
【００７９】
いまＡＳＩＣ１２０１の製造時のバラツキにより高速動作が可能なチップとなっている場合は、遅延回路１３０５の論理回路が高速で動作するため、遅延回路１３０５での遅延時間は短くなる。よって、モニタ信号として出力されるカウンタ値は基準値より小さい値となる。一方、ＡＳＩＣ１２０１の製造時のバラツキにより低速動作しかできないチップとなっている場合は、遅延回路１３０５の論理回路が低速で動作するため遅延回路１３０５での遅延時間は長くなる。よってモニタ信号で出力されるカウンタ値は基準値より大きな値となる。
【００８０】
図１５は、実施形態２に係るモニタ回路１２０２における各部の信号のタイミングを説明するタイミングチャートである。
【００８１】
信号１３０４は、遅延回路１３０５に入力される、クロック信号１３０２に同期したイネーブル信号である。信号１３０６は、遅延回路１３０５が信号１３０４を遅延した結果の出力信号である。
【００８２】
ＡＳＩＣ１２０１のプロセス状態が、標準状態の場合は、遅延回路１３０５による遅延時間はΔＴ１となり、この場合のカウンタ回路１３０９のカウント値は「１０」になる。またＡＳＩＣ１２０１のプロセス状態が、高速動作が可能な状態であれば遅延回路１３０５による遅延時間はΔＴ２（ΔＴ２＜ΔＴ１）となり、この場合のカウンタ回路１３０９のカウント値は「７」になる。更に、ＡＳＩＣ１２０１のプロセス状態が低速動作しかできない状態の場合は、遅延回路１３０５による遅延時間はΔＴ３（ΔＴ２＜ΔＴ１＜ΔＴ３）となり、カウンタ回路１３０９のカウント値は「１３」となる。
【００８３】
この実施形態２では、モニタ回路１２０２と同じ構成のモニタ回路１２０３をＡＳＩＣ１２０１に配置し、ＡＳＩＣ１２０１内部のプロセスのバラツキをより詳細に検出できるようにしている。
【００８４】
モニタ信号制御回路１２０４は、これら複数のモニタ回路から出力されるモニタ信号を入力してテスタ装置１２０６へ出力する。実施形態２では、モニタ信号制御回路１２０４は、モニタ回路１２０２及びモニタ回路１２０３からの各モニタ信号を入力し、カウンタ数の最も大きな値をテスタ装置１２０６に出力している。即ち、モニタ回路１２０２からのモニタ信号の値が「１０」で、モニタ回路１２０３からのモニタ信号の値が「１２」の場合は、モニタ信号制御回路１２０４は、より特性が劣っているモニタ信号「１２」をテスタ装置１２０６に出力する。
【００８５】
ＡＳＩＣ製造元がＡＳＩＣ１２０１を出荷する際のテストでは、図１２に示すようにＡＳＩＣ１２０１にテスタ装置１２０６を接続して様々なテストを実施する。その際に、テスタ装置１２０６は、モニタ信号制御回路１２０４からの情報を基に、ＡＳＩＣ１２０１が出荷可能なバラツキの範囲内か否か、或いは範囲内であった場合は、高速で動作できるチップか、低速でしか動作できないチップであるかを判定する。モニタ信号制御回路１２０４からの情報により高速で動作可能なチップと判定した場合は、そのチップに対して、通常電圧値からどれくらい電圧値を低下しても想定した動作速度で処理ができるかどうかを判定する。また、モニタ信号制御回路１２０４からの情報により、低速でしか動作できないチップであると判定した場合は、そのチップに対して、通常電圧値から、どれくらい電圧値を上げれば、想定したスピードで動作できるかを判定する。テスタ装置１２０６は、このような判定を行った後、そのチップが想定したスピードで動作可能な電圧値を電圧コードに変換して、ＡＳＩＣ１２０１の電圧コード保持部１２０５に格納する。
【００８６】
以上のように、ＡＳＩＣの製造元がＡＳＩＣ１２０１を出荷する際のテスト時に、電圧コード保持部１２０５へ、そのチップが想定したスピードで動作可能な電圧値を電圧コードに変換し格納して出荷する。
【００８７】
図１６は、本実施形態２に係る電圧コードの一例を説明する図である。
【００８８】
本実施形態２では、モニタ回路としては上述したように、図１３のような回路を使用しているため、ＡＳＩＣ１２０１から出力されるモニタ信号はカウンタ値である。そのカウンタ値が所定値よりも小さい場合は高速で動作可能なチップ、所定値よりも大きい場合は低速でしか動作できないチップと判別できる。そして、高速で動作可能なチップの場合には、基準電圧値より多少低い電圧値でも基準電圧値が供給されている場合と同等なスピードで処理が可能である。また、低速でしか動作できないチップの場合は、基準電圧値より多少高めの電圧を供給することにより、基準電圧値の電圧を供給する場合と同等なスピードで処理が可能となる。また低速でしか動作できないチップで、かつある基準よりも早く動作できないチップは、不良品として処理される。
【００８９】
具体的には、図１６のように、基準電圧値を１.００Ｖとして供給した場合にプロセスのバラツキの中心となった場合には、モニタ信号で出力されるカウンタ値が「１０」であったとする。図１６では、モニタ信号で示されるカウンタ値が「９」、「８」、「７」、「６」と、基準のカウンタ値より小さな値が出力されている場合には、基準電圧値よりも低い電圧を供給しても、チップは所望とするスピードでの処理が可能である。ここではカウント値が「９」の場合は供給電圧を０.９７Ｖ、「８」の場合は０.９４Ｖ、「７」の場合は０.９１Ｖ、「６」の場合は０.８８Ｖとすることにより、このＡＳＩＣ１２０１は所望とするスピードでの処理が可能である。
【００９０】
またその逆に、モニタ信号で示されるカウント値が「１１」、「１２」、「１３」、「１４」と、基準のカウンタ値より大きい場合は、基準電圧値よりも高い電圧を供給することにより、所望とするスピードでＡＳＩＣ１２０１が処理できる。ここではカウント値が「１１」の場合は供給電圧値が１.０３Ｖ、「１２」の場合は１.０６Ｖ、「１３」の場合は１.０９Ｖ、「１４」の場合は１.１２Ｖとすることにより、ＡＳＩＣ１２０１は所望とするスピードでの処理ができる。
【００９１】
但し、実施形態２では、ＡＳＩＣ１２０１には、１.１０Ｖを超える電圧を供給できないため、モニタ信号から出力されるカウンタ値が「１４」以上の場合は、そのＡＳＩＣは出荷できない不良品として処理される。こうして、モニタ信号で出力されるカウンタ値と、そのチップに供給する供給電圧値と関係付けられている。そして、ＡＳＩＣの製造時に、各ＡＳＩＣの供給電圧値を、各ＡＳＩＣの電圧コード保持部１２０５に格納する。
【００９２】
実施形態２では、電圧コード保持部１２０５は不揮発のメモリで、各チップの供給電圧値となる補正後電圧値である０.８８Ｖから１.０９Ｖを３ビットの電圧コードに変換して電圧コード保持部１２０５に格納している。
【００９３】
実施形態２では、図１６に示すように、補正後電圧値が０.８８Ｖの場合、電圧コードは「１１１」、０.９１Ｖの場合は「１１０」となり、以下、０.９４Ｖ〜１.０９Ｖに対応して、電圧コード「１０１」〜「０００」が格納されている。
【００９４】
従来のＡＳＶ技術のフローでは、ＡＳＩＣの製造時に、上述のように電圧コードを格納しておく。そして通常使用時に、通常電圧値で電源を立ち上げた後、その格納されている電圧コードを読み出し、その電圧コードを基に補正後電圧値を求めて供給電圧値を調整した後、通常のデータ処理動作に移行していた。
【００９５】
これに対して実施形態２では、ＡＳＩＣ１２０１を使用した製品を製造する際に、ＡＳＩＣ１２０１に記憶されている電圧コードを読み出して、その製品の電源供給部に補正後電圧値を供給するように設定して製品を出荷する。これによりユーザが、その製品を使用する場合、電源供給部は電圧コードを読み出すことなく、予め設定されている補正後電圧値で電源電圧を供給することにより、電源の立ち上げ時間を短縮することができる。
【００９６】
図１７は、実施形態２に係る電源供給部１２０８の構成を説明するブロック図である。
【００９７】
電源供給部１２０８には、図１２では詳細な図示はしていないが、供給される電源電圧は、出力する電圧値よりも高い電圧が入力される。そして、その入力された高電圧の電源から電圧生成部１７０１によって電源として供給する電圧を生成する。基本電圧設定部１７０２は、コイル１７０３と固定抵抗１７０４、抵抗値が互いに異なる複数の抵抗１７０５〜１７１０及び抵抗値選択部１７１２により、電圧生成部１７０１から出力される電圧値を調整する。この場合、抵抗値選択部１７１２からのフィードバックを基に、電圧生成部１７０１は、電圧値の精度が安定した電圧を出力する。複数の抵抗１７０５〜１７１１は、電源供給部１２０８から出力される電圧値を調整するための抵抗で、抵抗値選択部１７１２によって、いずれか１つ、もしくは抵抗を介さない状態が選択される。具体的には、抵抗値選択部１７１２は、ディップスイッチ等で基板上に実装されており、そのスイッチの設定に応じて、抵抗を選択できる。
【００９８】
実施形態２では、抵抗値選択部１７１２によって抵抗を介さないでフィードバックする場合に、基準電圧となる１.００Ｖが出力されるように、コイル１７０３と固定抵抗１７０４の特性を決めておく。また、抵抗１７０５を介したフィードバックを行うときには、０.８８Ｖの供給電圧となるように抵抗１７０５の抵抗値を決めておく。同様に、抵抗１７０６は、０.９１Ｖ、抵抗１７０７は０.９４Ｖ、抵抗１７０８は０.９７Ｖ、抵抗１７０９は１.０３Ｖ、抵抗１７１０は１.０６Ｖ、抵抗１７１１は１.０９Ｖの供給電圧となるように、各抵抗の抵抗値を定める。
【００９９】
実施形態２でも、前述の実施形態１と同様に、プロセス解析フロー、製品製造フロー、及び通常動作フローが存在するものとして説明する。これらフローチャートの設定は、前述の２ビットのＡＳＶモード設定信号に応じて切り替えられる。
【０１００】
次に実施形態２におけるプロセス解析フローの説明を、実施形態１の図６のフローチャートを参照して説明する。このフローは、ＡＳＩＣ１２０１内部のプロセス解析を行うため、図１２のようにテスタ装置１２０６を接続した状態で実行される。また、このときプロセス解析フローを実行させるため、基板上の外部ピンを「００」に設定してＡＳＶモード設定信号がプロセス解析フローを指定するように設定する。
【０１０１】
先ずＳ６０１で、テスタ装置１２０６の制御により電源供給部１２０８の電源をオンにする。これにより電源供給部１２０８から供給される電圧値は０Ｖから徐々に上昇する。電源供給部１２０８内の電圧生成部１７０１により、供給される電圧値が監視されており、通常ＡＳＩＣ１２０１を使用する場合の電圧値、即ち、通常電圧値に達したところで電圧生成部１７０１は通常電圧値に到達したと判断する。実施形態２では、通常電圧値は、上述したように１.００Ｖとする。供給電圧値が通常電圧値となった時に、その事をＡＳＩＣ１２０１に通知するために、Ｓ６０３で電源供給部１２０８の電圧生成部１７０１から電圧通知信号が「ハイレベル」で出力される。また図１２では詳細に記載していないが、ＡＳＩＣ１２０１が実装されている基板上には、電圧通知信号によりリセット信号が生成され、電圧通知信号が「ハイレベル」になった後に、ＡＳＩＣ１２０１に入力されているリセット信号が解除される。こうしてＳ６０４でリセット信号が解除されることにより、Ｓ６０５でＡＳＩＣ１２０１のＣＰＵ１０３が立ち上がり、Ｓ６０６でＣＰＵ１０３の立ち上げが完了した時点で、ＣＰＵ１０３の制御により以降のフローが実行される。
【０１０２】
電圧通知信号がＣＰＵ１０３に入力されると、ＣＰＵ１０３は電源電圧が安定したことを確認できるため、Ｓ６０７で外部端子からのイネーブル信号やクロック信号を入力して、モニタ回路１２０２、モニタ回路１２０３の駆動を開始する。その後Ｓ６０８で、ＣＰＵ１０３の制御により、モニタ信号制御回路１２０４によりモニタ信号がテスタ装置１２０６に出力される。実施形態２では、モニタ信号として、複数のモニタ回路から出力されるカウンタ値の中の最大値がテスタ装置１２０６に出力される。
【０１０３】
これによりテスタ装置１２０６は、Ｓ６０９で内部処理回路や内部のＣＰＵ等により、ＡＳＩＣ１２０１から入力されたモニタ信号を解析して、Ｓ６１０で補正後電圧値を決定する。実施形態２では、モニタ信号であるカウンタ値を入力し、図１６を参照して説明したように、各周波数ごとの補正後電圧値を決める。次にＳ６１１に進みテスタ装置１２０６は、内部処理回路や内部のＣＰＵ等により、補正後電圧値を電圧コードへ変換する。そしてＳ６１２に進みテスタ装置１２０６は、ＡＳＩＣ１２０１の電圧コード保持部１２０５に、その電圧コードを格納して、この処理を終了する。
【０１０４】
実施形態２では、図１６で説明したように、補正後電圧値ごとに電圧コードに変換し、その電圧コードを電圧コード保持部１２０５である不揮発性のメモリに保持する。尚、実施形態２では、モニタ信号の最大値を「１２」とし、補正後電圧値は１.０６Ｖ、よって、電圧コードは「００１」として格納されているとする。以上が、プロセス解析フローの詳細である。
【０１０５】
実施形態２では、ＡＳＩＣの製造時のフローを実施する際の電源供給電圧値は、基準電圧値である１.００Ｖとなるように抵抗値選択部１７１２を設定している。電源オン時には、電源供給部１２０８から出力される電圧値は０から徐々に上昇し、ＡＳＩＣ１２０１を使用する場合の通常電圧値である１.００Ｖに達したところで電圧値は一定になる。その時、電源供給部１２０８からは、ＡＳＩＣ１２０１に供給電圧値が通常電圧値に達したことを知らせるために電圧通知信号がハイレベルで出力される。ＡＳＩＣ１２０１は、この電圧通知信号がハイレベルになると、電源供給電圧値が通常電圧値である１.００Ｖまで上昇したと判定して、電圧コードを格納する処理を開始する。
【０１０６】
次に実施形態２に係る製品製造フローを、前述の実施形態１に係る図７のフローチャートを参照して説明する。
【０１０７】
図２０は、実施形態２に係る製品製造フローでのＡＳＩＣ１２０１の接続状態を示す図で、前述の図１２と共通する部分は同じ記号で示し、それらの説明を省略する。
【０１０８】
この製品製造フローは、ＡＳＩＣ１２０１を製品内に実装した後に行うため、図２０に示すように、ＡＳＩＣ１２０１にテスタ装置１２０６を接続しない状態で実行される。また、モニタ回路１２０２、モニタ回路１２０３及び、モニタ信号制御回路１２０４は動作せず、モニタ信号、電源コード入力信号のやり取りも行われない。
【０１０９】
この製品製造フローでは、ＡＳＶモード設定信号を製品製造時モードとなるように基板上の外部ピンを、前述と同様に「０１」に設定しておく。
【０１１０】
図７の処理は、図２０には図示していないが、製品のメイン電源スイッチによってＭＦＰの電源が投入されることにより、Ｓ７０１で電源供給部１２０８の電源がオンされて開始される。これにより電源供給部１２０８から供給される電圧値は、０Ｖから徐々に上昇する。電源供給部１２０８の電圧生成部１７０１により供給電圧値が監視されており、ＡＳＩＣ１２０１を使用する通常電圧値に達すると、電圧生成部１７０１は通常電圧値に到達したと判断してＳ７０２からＳ７０３に進む。実施形態２では、通常電圧値は１.００Ｖとする。Ｓ７０３で、電源供給電圧値が通常電圧値となったことをＡＳＩＣ１２０１に通知するために、電源供給部１２０８の電圧生成部１７０１から電圧通知信号が「ハイレベル」で出力される。そしてＳ７０４で、電圧通知信号が「ハイレベル」となると、ＡＳＩＣ１２０１に入力されているリセット信号が解除される。これによりＳ７０５でＡＳＩＣ１２０１のＣＰＵ１０３が起動し、Ｓ７０６でＣＰＵ１０３の立ち上げが完了すると、ＣＰＵ１０３の制御により、以降のフローが実行される。
【０１１１】
電圧通知信号がＣＰＵ１０３に入力されることによりＣＰＵ１０３は、電源電圧が安定したと確認し、Ｓ７０７でＣＰＵ１０３は、電圧コード保持部１２０５の電圧コードを読み出し、電圧コードＩ／Ｆ１０６を介して電圧コード解析部１０８に出力する。Ｓ７０８で電圧コード解析部１０８は、その入力された３ビットの電圧コード出力信号から、図１６に基づいて補正後電圧値を認識し、電源供給部１２０８に出力電圧値を設定する。これにより電圧コード解析部１０８は、入力された電圧コードを認識し、Ｓ７０９で現状の通常電圧値から、補正後電圧値へ供給電圧値の設定変更を行う。
【０１１２】
具体的には、図１７を参照して説明したように、電源供給部１２０８において、入力された電圧コードを基に、抵抗値選択部１７１２によって所定の抵抗値を選択することにより、補正後電圧値に応じた供給電圧値となるように設定する。実施形態２では、電圧コード保持部１２０５の電圧コードは「００１」であるため、補正後電圧値は１.０６Ｖとなる。よって、電源供給部１２０８の抵抗値選択部１７１２は、抵抗１７１０を介したフィードバックを行うパスを選択する。以上が、実施形態２に係る製品製造フローの詳細説明である。
【０１１３】
図１８は、実施形態２に係る製品製造フローで電源供給部１２０８から出力される電圧値と電源オンからの経過時間との関係を説明する図である。
【０１１４】
時刻ｔ１で電源がオンされると、供給電圧値は徐々に上昇し、時刻ｔ２で通常電圧値である１.００Ｖに達する。これにより電圧通知信号が「ロウレベル」から「ハイレベル」に変化し、ＡＳＩＣ１２０１は供給電圧値が通常電圧値に達したことをが通知される。通常電圧値に達した時刻ｔ２からＡＳＩＣ１２０１の動作が開始され、電圧コード解析部１０８に電圧コード出力信号が出力される。その後、電圧コード解析部１０８は、ＡＳＩＣ１２０１から出力された電圧コードを基に補正後電圧値を求めて、その補正後電圧値となるように供給電圧の電圧値を調整する。実施形態２では、電圧コードは「００１」であるため、補正後電圧は１.０６Ｖに設定される。
【０１１５】
最後に、実施形態２に係る通常動作フローの詳細を図１０のフローチャートを参照して説明する。
【０１１６】
この通常動作フローは、ＡＳＩＣ１２０１を製品内に実装した後に行うため、図２０のようにテスタ装置１２０６は接続しない状態で実行される。またモニタ回路１２０２、モニタ回路１２０３及び、モニタ信号制御回路１２０４は動作せず、モニタ信号、電源コード入力信号のやり取りも行われない。この通常動作フローを実行させるため、ＡＳＶモード設定信号を通常動作モードとなるように、基板上の外部ピンを「１０」に設定しておく。
【０１１７】
図１０のフローチャートは、製品のメイン電源スイッチによってＭＦＰの電源が投入されて、Ｓ１００１で電源供給部１２０８の電源がオンされることにより開始される。このとき電源供給部１２０８から供給される電圧値は、０Ｖから徐々に上昇する。電源供給部１２０８の電圧生成部１７０１は、供給される電圧値を監視しており、Ｓ１００２で、製品製造フローで設定された電圧値、即ち、補正後電圧値に達すると電圧生成部１７０１は補正後電圧に到達したと判断する。実施形態２では、電圧コードは「００１」であるため、補正後電圧値は１.０６Ｖに設定される。電源供給電圧値が補正後電圧値となったことをＡＳＩＣ１２０１に通知するために、Ｓ１００３で、電源供給部１２０８の電圧生成部１７０１から電圧通知信号が「ハイレベル」で出力される。これによりＳ１００４で、ＡＳＩＣ１２０１に対して入力されているリセット信号が解除される。ＡＳＩＣ１２０１では、リセット信号が解除されることにより、Ｓ１００５でＣＰＵ１０３が起動し、Ｓ１００６でＣＰＵ１０３の立ち上げが完了すると、ＣＰＵ１０３の制御により、製品としての所定の処理動作が開始される。
【０１１８】
図１９は、実施形態２に係る通常動作フローで、電源供給部１２０８から出力される電圧値と電源オンからの経過時間との関係を説明する図である。
【０１１９】
時刻ｔ１で電源がオンされてから、供給電圧値は徐々に上昇し、時刻ｔ２で補正後電圧値で供給電圧値が安定すると、電圧通知信号が「ロウレベル」から「ハイレベル」に変化する。これによりＡＳＩＣ１２０１は、電源電圧値が補正後電圧値に到達して安定したことを認識できる。実施形態２では、電圧コードは「００１」であるため、補正後電圧値は１.０６Ｖに設定される。
【０１２０】
以上説明した実施形態２によれば、ＡＳＩＣ製造時のフローにより、ＡＳＩＣ内の製造バラツキに対する供給電源電圧値を決定し、電圧コードとしてＡＳＩＣに保持させる。また、製品製造フローにより、その電圧コードを基に補正後の供給電圧値を設定しておく。これにより、通常使用フローでは、電源の立ち上げ毎にプロセスのバラツキ情報を調べて、電源電圧値を変更する必要がなくなるため、電源オンからの立ち上げ時間、或いはスリープからの復帰時間を短縮できるという効果がある。
【０１２１】
（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【図１】
2015097057.tif 000003
【図２】
2015097057.tif 000004
【図３】
2015097057.tif 000005
【図４】
2015097057.tif 000006
【図５】
2015097057.tif 000007
【図６】
2015097057.tif 000008
【図７】
2015097057.tif 000009
【図８】
2015097057.tif 000010
【図９】
2015097057.tif 000011
【図１０】
2015097057.tif 000012
【図１１】
2015097057.tif 000013
【図１２】
2015097057.tif 000014
【図１３】
2015097057.tif 000015
【図１４】
2015097057.tif 000016
【図１５】
2015097057.tif 000017
【図１６】
2015097057.tif 000018
【図１７】
2015097057.tif 000019
【図１８】
2015097057.tif 000020
【図１９】
2015097057.tif 000021
【図２０】
2015097057.tif 000022