(57)【要約】【課題】信頼性を向上させることが可能な電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、及び電子機器を提供する。【解決手段】基材の上に絶縁層１１を形成する工程と、絶縁層１１の上に第１配線５１及び第２配線５２を形成する工程と、第１配線５１で挟まれた領域の絶縁層１１にカラーフィルター８０を形成する工程と、第１配線５１、第２配線５２、カラーフィルター８０、及び絶縁層１１の上に第１酸化膜を形成する工程と、第１酸化膜をエッチングして、第１配線５１の側面、及び第２配線５２の側面に第１酸化膜の一部からなるサイドウォール６１ａを形成する工程と、第１配線５１、第２配線５２、サイドウォール６１ａ、カラーフィルター８０、及び絶縁層１１の上に、第２酸化膜６２を形成する工程と、第２酸化膜６２の表面を平坦化する工程と、第２酸化膜６２の上に画素電極２７を形成する工程と、を有する。【選択図】図６
2015055814.tif 000002
【特許請求の範囲】
【請求項１】
基材の上に絶縁層を形成する工程と、
前記絶縁層の上に、第１配線及び第２配線を形成する工程と、
前記第１配線で挟まれた領域の前記絶縁層の上にカラーフィルターを形成する工程と、
前記第１配線、前記第２配線、前記カラーフィルター、及び前記絶縁層の上に第１酸化膜を形成する工程と、
前記第１酸化膜をエッチングして、前記第１配線の側面、及び前記第２配線の側面に前記第１酸化膜の一部からなるサイドウォールを形成する工程と、
前記第１配線、前記第２配線、前記サイドウォール、前記カラーフィルター、及び前記絶縁層の上に、第２酸化膜を形成する工程と、
前記第２酸化膜の上に透明電極膜を形成する工程と、
を有することを特徴とする電気光学装置用基板の製造方法。
【請求項２】
請求項１に記載の電気光学装置用基板の製造方法であって、
前記サイドウォールは、前記第１酸化膜をエッチバック処理して形成することを特徴とする電気光学装置用基板の製造方法。
【請求項３】
請求項１又は請求項２に記載の電気光学装置用基板の製造方法であって、
前記第２配線は、画素電極と電気的に接続される中継電極であることを特徴とする電気光学装置用基板の製造方法。
【請求項４】
基材の上に、
絶縁層と、
前記絶縁層の上に設けられた第１配線及び第２配線と、
前記第１配線で挟まれた領域の前記絶縁層の上に設けられたカラーフィルターと、
前記第１配線及び前記第２配線の側面に設けられた第１酸化膜からなるサイドウォールと、
前記第１配線、前記第２配線、前記サイドウォール、前記カラーフィルター、及び前記絶縁層を覆うように設けられた第２酸化膜と、
前記第２酸化膜上に設けられた画素電極と、
が備えられていることを特徴とする電気光学装置用基板。
【請求項５】
請求項４に記載の電気光学装置用基板であって、
前記第２配線は、前記画素電極と電気的に接続される中継電極であることを特徴とする電気光学装置用基板。
【請求項６】
請求項４又は請求項５に記載の電気光学装置用基板と、
前記電気光学装置用基板と対向配置された対向基板と、
前記電気光学装置用基板と前記対向基板との間に配置された電気光学層と、
を備えることを特徴とする電気光学装置。
【請求項７】
請求項６に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カラーフィルターを備えた電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられている。
【０００３】
例えば、特許文献１には、カラーフィルター（着色層）を画素電極やスイッチング素子と同一の基板（電気光学装置用基板や素子基板）に作りこむ積層構造、所謂オンチップカラーフィルター構造（ＣＯＡ構造）が開示されている。
【０００４】
この構造によれば、同一の基板にカラーフィルターや画素電極などを作り込むので、素子基板とカラーフィルター基板とを別々に作った場合のような、画素領域とカラーフィルター領域とがずれる（組みずれ）ことを抑えることができる。
【０００５】
また、同じ素子基板に配線やカラーフィルターなどを配置すると共に、高精細化に伴って、同層に設けられた配線の間隔が比較的狭くなってきている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−４８０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、素子基板にカラーフィルターを形成するので、カラーフィルターにダメージを与えないように上層に配置する絶縁層を、低温ＣＶＤ（Chemical Vapor Deposition）で成膜する必要がある。これにより、図１２に示すように、配線１５０間を絶縁層１６０で埋めた際、ボイド（隙間）１７０が発生する場合がある。その結果、ボイド１７０の上に画素電極となるＩＴＯ（Indium Tin Oxide）１８０を成膜した際、ＩＴＯ１８０が断線し、液晶装置としての信頼性が低下するという課題があった。
【課題を解決するための手段】
【０００８】
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００９】
［適用例１］本適用例に係る電気光学装置用基板の製造方法は、基材の上に絶縁層を形成する工程と、前記絶縁層の上に、第１配線及び第２配線を形成する工程と、前記第１配線で挟まれた領域の前記絶縁層の上にカラーフィルターを形成する工程と、前記第１配線、前記第２配線、前記カラーフィルター、及び前記絶縁層の上に第１酸化膜を形成する工程と、前記第１酸化膜をエッチングして、前記第１配線の側面、及び前記第２配線の側面に前記第１酸化膜の一部からなるサイドウォールを形成する工程と、前記第１配線、前記第２配線、前記サイドウォール、前記カラーフィルター、及び前記絶縁層の上に、第２酸化膜を形成する工程と、前記第２酸化膜の上に透明電極膜を形成する工程と、を有することを特徴とする
【００１０】
本適用例によれば、第１配線や第２配線の側面にサイドウォールを形成するので、第１配線と第２配線との間の領域の凹凸の角度をなだらかにすることが可能となる。よって、第１配線や第２配線の上に第２酸化膜を形成した場合でも、第２酸化膜の表面の起伏がゆるやかになり、言い換えれば、大きな窪みの発生を抑えることが可能となり、配線間にボイド（隙間）が発生することを抑えることができる。その結果、第１配線及び第２配線の上層に透明電極膜を形成した場合、透明電極膜が断線することを抑えることができる。
【００１１】
［適用例２］上記適用例に係る電気光学装置用基板の製造方法において、前記サイドウォールは、前記第１酸化膜をエッチバック処理して形成することが好ましい。
【００１２】
本適用例によれば、エッチバック処理でサイドウォールを形成するので、第１配線と第２配線との凹凸を利用して第１酸化膜からサイドウォール形成することが可能となり、例えば、マスクを用いることなく容易な方法で形成することができる。
【００１３】
［適用例３］上記適用例に係る電気光学装置用基板の製造方法において、前記第２配線は、画素電極と電気的に接続される中継電極であることが好ましい。
【００１４】
本適用例によれば、サイドウォールを形成することにより、中継配線によって生じる凹凸の角度をなだらかにすることが可能となり、中継配線や配線との間にボイドが発生することを抑えることができる。
【００１５】
［適用例４］本適用例に係る電気光学装置用基板は、基材の上に、絶縁層と、前記絶縁層の上に設けられた第１配線及び第２配線と、前記第１配線で挟まれた領域の前記絶縁層の上に設けられたカラーフィルターと、前記第１配線及び前記第２配線の側面に設けられた第１酸化膜からなるサイドウォールと、前記第１配線、前記第２配線、前記サイドウォール、前記カラーフィルター、及び前記絶縁層を覆うように設けられた第２酸化膜と、前記第２酸化膜上に設けられた画素電極と、が備えられていることを特徴とする。
【００１６】
本適用例によれば、第１配線や第２配線の側面にサイドウォールが設けられているので、第１配線と第２配線との間の領域の凹凸の角度をなだらかにすることが可能となる。よって、第１配線や第２配線の上に第２酸化膜を設けた場合でも、第２酸化膜の表面の起伏がゆるやかになり、言い換えれば、大きな窪みの発生を抑えることが可能となり、配線間にボイドが発生することを抑えることができる。その結果、第１配線及び第２配線の上層に画素電極を形成した場合、画素電極が断線することを抑えることができる。
【００１７】
［適用例５］上記適用例に係る電気光学装置用基板において、前記第２配線は、前記画素電極と電気的に接続される中継電極であることが好ましい。
【００１８】
本適用例によれば、サイドウォールが設けられていることにより、中継配線によって生じる凹凸の角度をなだらかにすることが可能となり、中継配線や配線との間にボイドが発生することを抑えることができる。
【００１９】
［適用例６］本適用例に係る電気光学装置は、上記の電気光学装置用基板と、前記電気光学装置用基板と対向配置された対向基板と、前記電気光学装置用基板と前記対向基板との間に配置された電気光学層と、を備えることを特徴とする。
【００２０】
本適用例によれば、比較的狭い（狭ピッチの）配線間においても、サイドウォールによって配線の凹凸の角度を緩和させてボイドの発生を抑えているので、画素電極が断線することを抑えることが可能となり、電気光学装置の信頼性を向上させることができる。
【００２１】
［適用例７］本適用例に係る電子機器は、上記の電気光学装置を備えることを特徴とする。
【００２２】
本適用例によれば、上記電気光学装置を備えているので、信頼性を向上させることが可能な電子機器を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】液晶装置の構成を示す模式平面図。
【図２】図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】液晶装置のうち主に画素の構造を示す模式断面図。
【図５】電気光学装置用基板としての素子基板の構造を具体的に示す模式平面図。
【図６】図５に示す素子基板のＡ−Ａ’線に沿う模式断面図、及びＢ−Ｂ’線に沿う模式断面図。
【図７】液晶装置の製造方法を工程順に示すフローチャート。
【図８】液晶装置の製造方法のうち一部の製造方法を示す模式断面図。
【図９】液晶装置の製造方法のうち一部の製造方法を示す模式断面図。
【図１０】液晶装置の製造方法のうち一部の製造方法を示す模式断面図。
【図１１】液晶装置を備えた投射型表示装置の構成を示す概略図。
【図１２】従来の液晶装置の構成を示す模式断面図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００２５】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００２６】
本実施形態では、電気光学装置の一例として、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００２７】
＜電気光学装置としての液晶装置の構成＞
図１は、液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構成を、図１〜図３を参照しながら説明する。
【００２８】
図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された電気光学層としての液晶層１５とを有する。素子基板１０を構成する基材１０ａ、および対向基板２０を構成する基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
【００２９】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材１４を介して接合されている。その隙間に、正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。
【００３０】
シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（ガラスビーズ）が混入されている。ガラスビーズは、セルギャップを出すために用いられる。
【００３１】
シール材１４の内側には、表示に寄与する複数の画素Ｐが配列した表示領域Ｅが設けられている。表示領域Ｅの周囲には、表示に寄与しないダミー画素領域（図示せず）が設けられている。また、図１及び図２では図示を省略したが、表示領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。
【００３２】
素子基板１０の１辺部に沿ったシール材１４と該１辺部との間に、データ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４と表示領域Ｅとの間に、検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４と表示領域Ｅとの間に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部に沿ったシール材１４と検査回路２５との間には、２つの走査線駆動回路２４を繋ぐ複数の配線２９が設けられている。
【００３３】
対向基板２０側における額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光膜１８（見切り部）が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示を省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光膜が設けられている。
【００３４】
これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続用端子７１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。
【００３５】
図２に示すように、基材１０ａの液晶層１５側の表面には、画素Ｐごとに設けられた透光性の画素電極２７およびスイッチング素子である薄膜トランジスター（ＴＦＴ：Thin Film Transistor、以降、「ＴＦＴ３０」と呼称する）と、信号配線と、これらを覆う配向膜２８とが形成されている。
【００３６】
また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極２７、ＴＦＴ３０、信号配線、配向膜２８を含むものである。
【００３７】
対向基板２０の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された絶縁層３３と、絶縁層３３を覆うように設けられた対向電極３１と、対向電極３１を覆う配向膜３２とが設けられている。本発明における対向基板２０は、少なくとも遮光膜１８、対向電極３１、配向膜３２を含むものである。
【００３８】
遮光膜１８は、図１に示すように表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路２４、検査回路２５と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００３９】
絶縁層３３は、例えば、酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような絶縁層３３の形成方法としては、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法などを用いて成膜する方法が挙げられる。
【００４０】
対向電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、絶縁層３３を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００４１】
画素電極２７を覆う配向膜２８および対向電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。配向膜２８，３２としては、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
【００４２】
このような液晶装置１００は、例えば透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きいノーマリーホワイトや、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さいノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４３】
図３に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００４４】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００４５】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のデータ線側ソースドレイン領域（ソース領域）に電気的に接続されている。画素電極２７は、ＴＦＴ３０の画素電極側ソースドレイン領域（ドレイン領域）に電気的に接続されている。
【００４６】
データ線６ａは、データ線駆動回路２２（図１参照）に接続されており、データ線駆動回路２２から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３ａは、走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。
【００４７】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００４８】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された対向電極３１との間で一定期間保持される。
【００４９】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と対向電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０の画素電極側ソースドレイン領域と容量線３ｂとの間に設けられている。容量素子１６は、２つの容量電極の間に誘電体層を有するものである。
【００５０】
＜液晶装置を構成する画素の構成＞
図４は、液晶装置のうち主に画素の構造を示す模式断面図である。以下、液晶装置のうち画素の構造を、図４を参照しながら説明する。なお、図４は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
【００５１】
図４に示すように、液晶装置１００は、電気光学装置用基板としての素子基板１０と、これに対向配置される対向基板２０とを備えている。素子基板１０を構成する基材１０ａ、及び対向基板２０を構成する基材２０ａは、例えば、石英基板等によって構成されている。
【００５２】
図４に示すように、基材１０ａ上には、例えば、Ａｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）等の材料を含む下側遮光膜３ｃが形成されている。下側遮光膜３ｃは、平面的に格子状にパターニングされており、各画素Ｐの開口領域を規定している。なお、下側遮光膜３ｃは、導電性を有し、走査線３ａの一部として機能するようにしてもよい。基材１０ａ及び下側遮光膜３ｃ上には、酸化シリコン等からなる下地絶縁層１１ａが形成されている。
【００５３】
下地絶縁層１１ａ上には、ＴＦＴ３０及び走査線３ａ等が形成されている。ＴＦＴ３０は、例えば、ＬＤＤ（Lightly Doped Drain）構造を有しており、ポリシリコン（高純度の多結晶シリコン）等からなる半導体層３０ａと、半導体層３０ａ上に形成されたゲート絶縁層１１ｇと、ゲート絶縁層１１ｇ上に形成されたポリシリコン膜等からなるゲート電極３０ｇとを有する。走査線３ａは、ゲート電極３０ｇとしても機能する。
【００５４】
半導体層３０ａは、例えば、リン（Ｐ）イオン等のＮ型の不純物イオンが注入されることにより、Ｎ型のＴＦＴ３０として形成されている。具体的には、半導体層３０ａは、チャネル領域３０ｃと、データ線側ＬＤＤ領域３０ｓ１と、データ線側ソースドレイン領域３０ｓと、画素電極側ＬＤＤ領域３０ｄ１と、画素電極側ソースドレイン領域３０ｄとを備えている。
【００５５】
チャネル領域３０ｃには、ボロン（Ｂ）イオン等のＰ型の不純物イオンがドープされている。その他の領域（３０ｓ１，３０ｓ，３０ｄ１，３０ｄ）には、リン（Ｐ）イオン等のＮ型の不純物イオンがドープされている。このように、ＴＦＴ３０は、Ｎ型のＴＦＴとして形成されている。
【００５６】
ゲート電極３０ｇ及びゲート絶縁層１１ｇ上には、酸化シリコン等からなる第１層間絶縁層１１ｂが形成されている。第１層間絶縁層１１ｂ上には、容量素子１６が設けられている。具体的には、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ及び画素電極２７に電気的に接続された画素電位側容量電極としての第１容量電極１６ａと、固定電位側容量電極としての第２容量電極１６ｂ（容量線３ｂ）の一部とが、誘電体膜１６ｃを介して対向配置されることにより、容量素子１６が形成されている。
【００５７】
誘電体膜１６ｃは、例えば、シリコン窒化膜である。第２容量電極１６ｂ（容量線３ｂ）は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Ａｌ（アルミニウム）膜から形成することも可能である。
【００５８】
第１容量電極１６ａは、例えば、導電性のポリシリコン膜からなり容量素子１６の画素電位側容量電極として機能する。ただし、第１容量電極１６ａは、容量線３ｂと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。第１容量電極１６ａは、画素電位側容量電極としての機能のほか、コンタクトホールＣＮＴ１，ＣＮＴ２，ＣＮＴ３，ＣＮＴ４を介して、画素電極２７とＴＦＴ３０の画素電極側ソースドレイン領域３０ｄ（ドレイン領域）とを中継接続する機能を有する。
【００５９】
容量素子１６上には、第２層間絶縁層１１ｃを介してデータ線６ａが形成されている。データ線６ａは、ゲート絶縁層１１ｇ、第１層間絶縁層１１ｂ、誘電体膜１６ｃ、及び第２層間絶縁層１１ｃに開孔されたコンタクトホールＣＮＴ５を介して、半導体層３０ａのデータ線側ソースドレイン領域３０ｓ（ソース領域）に電気的に接続されている。
【００６０】
データ線６ａの上には、絶縁層としての第３層間絶縁層１１ｄが設けられている。第３層間絶縁層１１ｄの上には、第１配線５１及び第２配線５２が設けられている。第１配線５１、第２配線５２、及び第３層間絶縁層１１ｄの上には、保護膜５３を介して第２酸化膜６２が設けられている。
【００６１】
第２酸化膜６２の上には、画素電極２７が設けられている。画素電極２７は、第２酸化膜６２に形成されたコンタクトホールＣＮＴ４を介して第２配線５２と電気的に接続されている。
【００６２】
第２層間絶縁層１１ｃ、第３層間絶縁層１１ｄ、第２酸化膜６２の一部における表示領域Ｅには、カラーフィルター８０が設けられている。なお、カラーフィルター８０周辺の構造の詳細については後述する。また、第３層間絶縁層１１ｄ、及び第２酸化膜６２の表面は、ＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理が施されている。
【００６３】
画素電極２７は、コンタクトホールＣＮＴ４、第２配線５２、コンタクトホールＣＮＴ３、中継層４１、コンタクトホールＣＮＴ２、第１容量電極１６ａを介してコンタクトホールＣＮＴ１に接続されることにより、半導体層３０ａの画素電極側ソースドレイン領域３０ｄ（ドレイン領域）に電気的に接続されている。なお、画素電極２７は、例えば、ＩＴＯ（Indium Tin Oxide）膜等の透明導電膜から形成されている。
【００６４】
画素電極２７及び第２酸化膜６２上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した配向膜２８が設けられている。配向膜２８上には、シール材１４（図１及び図２参照）により囲まれた空間に液晶等が封入された液晶層１５が設けられている。
【００６５】
一方、基材２０ａ上（液晶層１５側）には、例えば、ＰＳＧ膜（リンをドーピングした酸化シリコン）などからなる絶縁層（図示せず）が設けられている。絶縁層上には、その全面に渡って対向電極３１が設けられている。対向電極３１上には、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着した配向膜３２が設けられている。対向電極３１は、上述の画素電極２７と同様に、例えばＩＴＯ膜等の透明導電膜からなる。
【００６６】
液晶層１５は、画素電極２７と対向電極３１との間で電界が生じていない状態で配向膜２８，３２によって所定の配向状態をとる。シール材１４は、素子基板１０及び対向基板２０を貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、素子基板１０と対向基板２０の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
【００６７】
＜電気光学装置用基板としての素子基板の構造＞
図５は、液晶装置のうち電気光学装置用基板としての素子基板の構造を具体的に示す模式平面図である。図６は、図５に示す素子基板のＡ−Ａ’線に沿う模式断面図、及びＢ−Ｂ’線に沿う模式断面図である。以下、素子基板の構造を、図５及び図６を参照しながら説明する。
【００６８】
図５に示すように、素子基板１０には、画素Ｐを構成する領域に、カラーフィルター８０と、Ｘ方向において隣り合うカラーフィルター８０間に配置された第１配線５１と、カラーフィルター８０におけるＹ方向の近傍に配置された第２配線５２と、が設けられている。
【００６９】
また、図６に示すように、素子基板１０は、基材１０ａ上に、下地絶縁層１１ａ〜第３層間絶縁層１１ｄを介して、第１配線５１及び第２配線５２が設けられている。なお、下地絶縁層１１ａ〜第３層間絶縁層１１ｄには、上記したように、ＴＦＴ３０やデータ線６ａ、容量素子１６などが設けられている。
【００７０】
第１配線５１及び第２配線５２は、例えば、アルミニウム５０ａの上に窒化チタン５０ｂが積層された構造となっている。本実施形態では、第１配線５１は、隣り合うカラーフィルター８０の混色を抑えるための遮光膜として用いられる。第２配線５２は、画素電極側ソースドレイン領域３０ｄと画素電極２７とを電気的に接続するための中継電極として用いられる。
【００７１】
カラーフィルター８０は、図６（ａ）に示すように、隣り合う第１配線５１間における、第２層間絶縁層１１ｃ〜第２酸化膜６２に設けられている。なお、カラーフィルター８０と第１配線５１との間には、カラーフィルター８０と接触することにより、アルミニウムを含んで構成された第１配線５１が腐蝕することを防ぐための保護膜５３が設けられている。つまり、カラーフィルター８０と第１配線５１とは、直接接触しない。
【００７２】
保護膜５３は、例えば、ＢＳＧ膜（ボロンが入ったシリコン酸化膜）である。また、カラーフィルター８０の一部は、隣り合う第１配線５１の一部と平面視で重なるように配置されている。カラーフィルター８０及び第１配線５１の上には、表面が平坦化された第２酸化膜６２が設けられている。
【００７３】
第２酸化膜６２の上には、カラーフィルター８０と平面視で重なるように画素電極２７が設けられている。なお、画素電極２７は、平面視で、第２配線５２の一部と重なる領域まで延在して配置されている。第２配線５２は、図６（ｂ）に示すように、コンタクトホールＣＮＴ４を介して画素電極２７と電気的に接続されている。
【００７４】
また、第１配線５１（カラーフィルター８０間の第１配線５１は除く）及び第２配線５２の側面には、図６（ｂ）に示すように、上記した保護膜５３を介して、傾斜面を有するサイドウォール６１ａが配置されている。サイドウォール６１ａは、酸化膜である。酸化膜は、例えば、１５０℃程度に熱が加えられて処理された低温ＣＶＤ膜（ＴＥＯＳ）である。
【００７５】
このように、第２配線５２の側面にサイドウォール６１ａを形成することにより、第１配線５１及び第２配線５２間の凹凸の角度を緩やかにすることが可能となる。よって、第１配線５１、第２配線５２、及び第３層間絶縁層１１ｄの上に第２酸化膜６２を成膜した際、第２配線５２間にボイド（第２酸化膜６２が埋まらずにできる隙間）が発生することを抑えることができる。このような現象は、素子基板１０にカラーフィルター８０を有する構造において、ＴＥＯＳ膜を成膜した場合に発生しやすくなる（図１２参照）。
【００７６】
なお、カラーフィルター８０領域における第１配線５１間には、第２配線５２間と比較して、ボイドが発生しにくい。
【００７７】
＜電気光学装置用基板の製造方法を含む、液晶装置の製造方法＞
図７は、液晶装置の製造方法を工程順に示すフローチャートである。図８〜図１０は、液晶装置の製造方法のうち、素子基板の第１配線及び第２配線周辺の製造方法を示す模式断面図である。以下、液晶装置の製造方法を、図７〜図１０を参照しながら説明する。
【００７８】
最初に、素子基板１０側の製造方法を説明する。まず、ステップＳ１１では、石英基板などからなる基材１０ａ上にＴＦＴ３０を形成する。具体的には、まず、基材１０ａ上に、アルミニウムなどからなる下側遮光膜３ｃ（走査線）を成膜する。その後、周知の成膜技術を用いて、シリコン酸化膜などからなる下地絶縁層１１ａを成膜する。
【００７９】
次に、下地絶縁層１１ａ上に、ＴＦＴ３０を形成する。具体的には、周知の成膜技術、フォトリソグラフィ技術、及びエッチング技術を用いて、ＴＦＴ３０を形成する。
【００８０】
ステップＳ１２では、第１配線５１及び第２配線５２を形成する。ステップＳ１３では、保護膜５３を形成する。ステップＳ１４では、カラーフィルター８０を形成する。ステップＳ１５では、サイドウォール６１ａを形成する。ステップＳ１６では、第２酸化膜６２を形成する。ステップＳ１７では、画素電極２７を形成する。以下、ステップＳ１２〜ステップＳ１７の具体的な製造方法を、図８〜図１０を参照しながら説明する。
【００８１】
まず、図８（ａ）に示す工程では、第３層間絶縁層１１ｄ上に第１配線５１及び第２配線５２を形成する。具体的には、上記したＴＦＴ３０などを含む第１層間絶縁層１１ｂ〜第３層間絶縁層１１ｄを形成する。なお、容量素子１６、データ線６ａ、及びコンタクトホールＣＮＴ１〜ＣＮＴ４などの図示及び製造方法は省略する。次に、第３層間絶縁層１１ｄの上にアルミニウム（Ａｌ）５０ａ及び窒化チタン（ＴｉＮ）５０ｂを積層する。その後、フォトリソグラフィ技術、及びエッチング技術を用いてパターニングし、第１配線５１及び第２配線５２を形成する。
【００８２】
図８（ｂ）に示す工程では、カラーフィルター８０を形成するための凹部８０ａを形成する。具体的には、隣り合う第１配線５１間の第３層間絶縁層１１ｄ（詳しくは第２層間絶縁層１１ｃも含む）に、フォトリソグラフィ技術及びエッチング技術を用いて凹部８０ａを形成する。
【００８３】
図８（ｃ）に示す工程では、第１配線５１、第２配線５２、凹部８０ａ、及び第３層間絶縁層１１ｄの上に保護膜５３を成膜する。保護膜５３は、上記したように、ＢＳＧ膜である。
【００８４】
図９（ｄ）に示す工程では、カラーフィルター８０を形成する。まず、凹部８０ａの中に着色材料を充填する。充填する方法としては、スピンコート法、インクジェット法などを用いることができる。その後、例えば、着色材料を加熱させて硬化し、カラーフィルター８０を完成させる。
【００８５】
図９（ｅ）に示す工程では、第１配線５１、第２配線５２、保護膜５３、及びカラーフィルター８０の上に、第１酸化膜６１を成膜する。第１酸化膜６１は、例えば、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）装置を用いて形成されたＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料とした酸化膜（ＳｉＯ2）である。
【００８６】
図９（ｆ）に示す工程では、保護膜５３を介して、第２配線５２の側面にサイドウォール６１ａを形成する。具体的には、例えば、第１酸化膜６１をエッチバック処理することによりサイドウォール６１ａを形成する。これにより、第２配線５２の側面には傾斜面を有するサイドウォール６１ａが形成され、隣り合う第２配線５２間の起伏をなだらかにすることができる。
【００８７】
図１０（ｇ）に示す工程では、第１配線５１、第２配線５２、サイドウォール６１ａ、保護膜５３、及びカラーフィルター８０の上に第２酸化膜６２を成膜する。第２酸化膜６２は、第１酸化膜６１と同様に、ＬＰＣＶＤ装置を用いて、ＴＥＯＳを原料とした酸化膜（ＳｉＯ2）である。なお、第２配線５２の側面にサイドウォール６１ａが形成されているので、隣り合う第２配線５２間の隙間に、ボイド（図１２参照）が発生することを抑えることが可能となる。
【００８８】
図１０（ｈ）に示す工程では、第２酸化膜６２の表面を平坦化する。平坦化する方法は、例えば、ＣＭＰ研磨が挙げられる。これにより、第２配線５２間にボイドのない酸化膜を形成することができる。
【００８９】
図１０（ｉ）に示す工程では、画素電極２７を形成する。具体的には、まず、第２酸化膜６２における、平面視で第２配線５２の一部と重なる領域にコンタクトホールＣＮＴ４を形成する。その後、平坦化された第２酸化膜６２の上に、ＩＴＯ膜を成膜する。次に、ＩＴＯ膜をパターニングすることにより、平面視でカラーフィルター８０及び第２配線５２と重なる領域に画素電極２７が形成される。
【００９０】
なお、コンタクトホールＣＮＴ４の中にＩＴＯ膜が充填されることにより、第２配線５２（中継電極）を介して、画素電極２７と画素電極側ソースドレイン領域３０ｄと電気的に接続される。
【００９１】
ステップＳ１８では、画素電極２７及び第２酸化膜６２の上に配向膜２８を形成する。配向膜２８の製造方法としては、例えば、酸化シリコン（ＳｉＯ2）などの無機材料を斜方蒸着する斜方蒸着法が用いられる。以上により、素子基板１０側が完成する。
【００９２】
次に、対向基板２０側の製造方法を説明する。まず、ステップＳ２１では、ガラス基板等の透光性材料からなる基材２０ａ上に、周知の成膜技術、フォトリソグラフィ技術及びエッチング技術を用いて、対向電極３１を形成する。具体的には、ＩＴＯなどの透明導電性膜をスパッタし、これをエッチングすることによって形成することができる。
【００９３】
ステップＳ２２では、対向電極３１上に配向膜３２を形成する。配向膜３２の製造方法は、配向膜２８と場合と同様であり、例えば、斜方蒸着法を用いて形成する。以上により、対向基板２０側が完成する。次に、素子基板１０と対向基板２０とを貼り合わせる方法を説明する。
【００９４】
ステップＳ３１では、素子基板１０上にシール材１４を塗布する。詳しくは、素子基板１０とディスペンサー（吐出装置でも可能）との相対的な位置関係を変化させて、素子基板１０における表示領域Ｅの周縁部に（表示領域Ｅを囲むように）シール材１４を塗布する。
【００９５】
シール材１４としては、例えば、紫外線硬化型エポキシ樹脂が挙げられる。なお、紫外線などの光硬化型樹脂に限定されず、熱硬化型樹脂などを用いるようにしてもよい。また、シール材１４には、例えば、素子基板１０と対向基板２０との間隔（ギャップ或いはセルギャップ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が含まれている。
【００９６】
ステップＳ３２では、素子基板１０と対向基板２０とを貼り合わせる。具体的には、素子基板１０に、塗布されたシール材１４を介して素子基板１０と対向基板２０とを貼り合わせる。
【００９７】
ステップＳ３３では、液晶注入口から構造体の内部に液晶を注入し、その後、液晶注入口を封止材で封止する。封止には、例えば、樹脂等の封止材が用いられる。以上により、液晶装置１００が完成する。
【００９８】
＜電子機器の構成＞
次に、本実施形態の電子機器としての投射型表示装置について、図１１を参照しながら説明する。図１１は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
【００９９】
図１１に示すように、本実施形態の投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１００】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１０１】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１０２】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１０３】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。
【０１０４】
このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１０５】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１０６】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０を用いているので、高い信頼性を得ることができる。
【０１０７】
なお、液晶装置１００が搭載される電子機器としては、投射型表示装置１０００の他、ＥＶＦ（Electrical View Finder）、モバイルミニプロジェクター、ヘッドアップディスプレイ、スマートフォン、携帯電話、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
【０１０８】
以上詳述したように、本実施形態の素子基板１０の製造方法、素子基板１０、液晶装置１００、及び電子機器によれば、以下に示す効果が得られる。
【０１０９】
（１）本実施形態の素子基板１０の製造方法、素子基板１０、液晶装置１００によれば、第１配線５１や第２配線５２の側面にサイドウォール６１ａを形成するので、第１配線５１と第２配線５２との間の領域の凹凸の角度をなだらかにすることが可能となる。よって、第１配線５１や第２配線５２の上に第２酸化膜６２を形成した場合でも、第２酸化膜６２の表面の起伏がゆるやかになり、言い換えれば、大きな窪みの発生を抑えることが可能となり、配線５１，５２間にボイドが発生することを抑えることができる。その結果、第１配線５１及び第２配線５２の上層に、画素電極２７を設けた場合でも、画素電極２７が断線することを抑えることができる。
【０１１０】
（２）本実施形態の素子基板１０の製造方法、素子基板１０、液晶装置１００によれば、エッチバック処理でサイドウォール６１ａを形成するので、第１配線５１と第２配線５２との凹凸を利用して形成することが可能となり、例えば、マスクを用いることなく容易な方法で形成することができる。
【０１１１】
（３）本実施形態の電子機器によれば、上記液晶装置１００を備えているので、信頼性を向上させることが可能な電子機器を提供することができる。
【０１１２】
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１１３】
（変形例１）
上記したように、第１配線５１を遮光膜、第２配線５２を中継電極とすることに限定されず、その他、凹凸のある配線や電極などを、第１配線５１及び第２配線５２とするようにしてもよい。例えば、第１配線５１、第２配線５２として、表示領域Ｅの周囲に配置されたドライバー付近の配線とするようにしてもよい。
【０１１４】
（変形例２）
上記したように、第１配線５１及び第２配線５２の側面に形成されたサイドウォール６１ａは、エッチバック法によって形成することに限定されず、その他の製造方法を用いて形成するようにしてもよい。
【０１１５】
（変形例３）
上記したように、隣り合うカラーフィルター８０の端部が第１配線５１の上方で隙間を開けるように配置されていることに限定されず、例えば、隣り合うカラーフィルター８０の端部が隣接するように、言い換えれば、跨ぐように配置されていてもよい。これによれば、表示ムラになることを抑えることができる。
【０１１６】
（変形例４）
上記したように、電気光学装置として液晶装置１００に適用することに限定されず、例えば、有機ＥＬ装置、プラズマディスプレイ、電子ペーパー等に適用するようにしてもよい。
【符号の説明】
【０１１７】
３ａ…走査線、３ｂ…容量線、３ｃ…下側遮光膜、ＣＮＴ１〜ＣＮＴ４…コンタクトホール、６ａ…データ線、１０…素子基板、１０ａ，２０ａ…基材、１１ａ…下地絶縁層、１１ｂ…第１層間絶縁層、１１ｃ…第２層間絶縁層、１１ｄ…絶縁層としての第３層間絶縁層、１１ｇ…ゲート絶縁層、１４…シール材、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ…第２容量電極、１６ｃ…誘電体膜、１８…遮光膜、２０…対向基板、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８，３２…配向膜、２９…配線、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソースドレイン領域、３０ｄ１…画素電極側ＬＤＤ領域、３０ｇ…ゲート電極、３０ｓ…データ線側ソースドレイン領域、３０ｓ１…データ線側ＬＤＤ領域、３１…対向電極、３３…絶縁層、４１…中継層、５０ａ…アルミニウム、５０ｂ…窒化チタン、５１…第１配線、５２…第２配線、５３…保護膜、６１…第１酸化膜、６１ａ…サイドウォール、６２…第２酸化膜、７１…外部接続用端子、８０…カラーフィルター、８０ａ…凹部、１００…液晶装置、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【図１】
2015055814.tif 000003
【図２】
2015055814.tif 000004
【図３】
2015055814.tif 000005
【図４】
2015055814.tif 000006
【図５】
2015055814.tif 000007
【図６】
2015055814.tif 000008
【図７】
2015055814.tif 000009
【図８】
2015055814.tif 000010
【図９】
2015055814.tif 000011
【図１０】
2015055814.tif 000012
【図１１】
2015055814.tif 000013
【図１２】
2015055814.tif 000014