(57)【要約】【課題】  実装基板はんだ接続部の寿命が来ることを、電子部品はんだ接続部よりも先に断線して電気的手法により予知する機構を基板に実装する方法を、コストアップや実装の妨げにならない方法で提供する。【解決手段】  隣接する複数の電源層（ベタ層）を持つ回路基板に対し、上記電源層が隣接する間隙部分の基板表面にはんだブリッジを形成したり、中央部にソルダレジストを被せ両端をはんだでコーティングした均一幅の橋渡しランドを作りこんで、これらの場所を先に断線させることで寿命予知を行う。【選択図】図１
2015053370.tif 000002
【特許請求の範囲】
【請求項１】
電源層を複数に分けて隣接配置されたプリント基板の部品実装面側に、複数の電源層の間隙部を跨ぐ位置に、所定の間隔を持たせて両電源層のそれぞれの上に対向させて矩形のランドが形成され、
前記両ランドの上、および前記ランドの間を跨ぐ位置に、はんだブリッジが形成されていることを特徴とする寿命予測機構を備えた基板。
【請求項２】
前記所定の間隔を持たせて両電源層のそれぞれの上に形成された各ランドは、前記両電源層の間隙部内に、一部延長されて配置されていることを特徴とする請求項１に記載の寿命予測機構を備えた基板。
【請求項３】
前記各ランドは、相互に向き合う側の端辺の２箇所のコーナー部分を切除して、テーパーを付けて基板上に形成されていることを特徴とする請求項１、又は請求項２に記載の寿命予測機構を備えた基板。
【請求項４】
前記各ランドは、相互に向き合う側の端辺の２箇所のコーナー部分を、ソルダレジストで被覆して形成されていることを特徴とする請求項１、又は請求項２に記載の寿命予測機構を備えた基板。
【請求項５】
前記所定の間隔を持たせて両電源層のそれぞれの上に対向させて形成された複数の矩形ランドに替えて、前記複数の電源層の間隙部を跨ぐ位置に、両電源層上に両端部を載せて、１個の矩形のランドが形成され、
前記矩形のランドの中央部において、前記複数の電源層の間隙部内で前記ランドは帯状のソルダレジストの被覆で２分され、
前記２分されたランドの表面にはんだがコーティングされていることを特徴とする請求項１に記載の寿命予測機構を備えた基板。
【請求項６】
前記各ランドには、配線を介してランド間に形成されたはんだブリッジの破断を検知する破断検知回路が接続されていることを特徴とする請求項１乃至５のいずれかの請求項に記載の寿命予測機構を備えた基板。
【請求項７】
電源層を複数に分けて隣接配置されたプリント基板の部品実装面側に、基板の寿命予測機構を形成する寿命予測機構を備えた基板の製造方法であって、
複数の電源層の間隙部を跨ぐ位置に、所定の間隔を持たせて両電源層のそれぞれの上に対向させて矩形のランドを形成し、
前記矩形のランド上、および両ランドの間隔の領域に、表面実装部品を搭載する位置と同時にはんだペーストを印刷し、
表面実装部品を当該基板へ実装し、
リフローはんだ付けプロセスにより、前記両ランド間にはんだブリッジを形成することを特徴とする寿命予測機構を備えた基板の製造方法。
【請求項８】
前記所定の間隔を持たせて両電源層のそれぞれの上に対向させて形成する各ランドを、前記両電源層の間隙部内に、一部延長して配置することを特徴とする請求項７に記載の寿命予測機構を備えた基板の製造方法。
【請求項９】
前記所定の間隔を持たせて両電源層のそれぞれの上に対向させて形成する各ランドを、相互に向き合う側の端辺の２箇所のコーナー部分を切除して、テーパーを付けて基板上に形成することを特徴とする請求項７、又は請求項８に記載の寿命予測機構を備えた基板の製造方法。
【請求項１０】
前記所定の間隔を持たせて両電源層のそれぞれの上に対向させて形成する各ランドを、相互に向き合う側の端辺の２箇所のコーナー部分をソルダレジストで被覆して形成することを特徴とする請求項７、又は請求項８に記載の寿命予測機構を備えた基板の製造方法。
【請求項１１】
前記所定の間隔を持たせて両電源層のそれぞれの上に対向させて形成する複数の矩形ランドに替えて、前記複数の電源層の間隙部を跨ぐ位置に、両電源層上に両端部を載せて、１個の矩形のランドを形成し、
前記矩形のランドの中央部において、前記複数の電源層の間隙部内で前記ランドを帯状のソルダレジストの被覆で２分し、
前記２分されたランドの表面にはんだペーストを印刷して、リフローはんだ付けプロセスにより、前記両ランドの表面にはんだをコーティングすることを特徴とする請求項７に記載の寿命予測機構を備えた基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、寿命予測機構を備えた基板、およびその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型・軽量化と多機能化がますます加速すると予想され、機器内部に実装される半導体パッケージにも小型化と多機能化・高性能化の実現が必要になっている。この要求に対応するため、各種電子機器用途の半導体パッケージは、DIP(Dual Inline Package)に代表されるピン挿入型パッケージから、QFP(Quad Flat Package)に代表される面実装型パッケージが主流となってきている。
【０００３】
また、近年の動向として、環境に対して有害となる物質の使用規制が加速しており、２２０℃付近ではんだ接続することが出来るＳｎ−３７Ｐｂ（単位：質量％）の代替材として多数の鉛フリーはんだ材が提案されている。電子部品と回路基板の接続には、現在鉛フリーはんだを用いた挿入・表面実装両方において材料コストの低い低銀はんだが注目され、高融点ではあるが、引張り強度が高く、優れたクリープ特性を示すＳｎ−Ａｇ−Ｃｕ系はんだ（Ｓｎ−３Ａｇ−０．５Ｃｕ（単位：質量％）の他、様々な組成のはんだ）が採用されている。
【０００４】
その結果、同一部品でも様々な条件（基板仕様・環境）で使用されると寿命予測が困難になる可能性があり、個々の基板自体に対して寿命を明確にする方法の確立が望まれている。
【０００５】
電子部品と回路基板の電気的接続部に掛かる負荷にはいろいろな種類があるが、特に、熱応力負荷は接続部破断を引き起こす最大要因とされ、回路基板に実装される装置全体の寿命に与える影響が大きい。
【０００６】
装置の稼動・休止に伴って、電子部品と回路基板の電気的接続部への熱応力負荷の印加・開放が繰り返されると、はんだ接続部にいわゆる金属疲労によるクラックが発生し、最終的には接合部破断に至る。電子部品の電気的接続部が破断すれば、当然ながら、当該電子部品を用いた装置の機能劣化が発現して寿命となる。
【０００７】
特許文献１には、インバータ装置、高出力モータの制御などに使われる電力用半導体素子の余寿命を非破壊にて予測する方法が開示されている。特許文献１では、電力用半導体素子を実装する配線基板の内部に、電圧を印加することにより発熱する発熱層および温度の計測が可能な感熱層を備えている発熱感熱デバイスが内蔵されて、装置のアイドリング時間の間に発熱感熱デバイスを用いた急速加熱を行ない、または電力用半導体素子の動作中に、電力用半導体素子からの熱伝導挙動を発熱感熱デバイスの感熱層を用いて計測して、電力用半導体素子と配線基板との接続材内部のクラック発生とその発生箇所、クラック進展速度などを非破壊で推測する方法が開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−２５３９７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
特許文献１が開示する電子式制御装置の余寿命予測方法は、装置稼動による熱負荷が特に大きい電力用半導体を計測対象に意図しており、その他の電子部品が搭載された配線基板全体の寿命を予測する方法ではない。
【００１０】
また、配線基板の内部に発熱感熱デバイスを内蔵させれば、高実装密度化の妨げにならないとしても、発熱感熱デバイスを実装するための特別の実装プロセスが必要であり、コストアップが予想される。
【００１１】
本発明の目的は、実装基板の寿命が来ることを、部品接続部よりも先に断線して電気的手法により予知する機構を基板に実装する方法を、コストアップや高密度実装の妨げにならないように提供することである。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明では、電源層を複数に分けて隣接配置されたプリント基板の部品実装面側に、複数の電源層の間隙部を跨ぐ位置に、所定の間隔を持たせて両電源層のそれぞれの上に対向させて矩形のランドが形成され、前記両ランドの上、および前記ランドの間を跨ぐ位置に、はんだブリッジが形成されていることを特徴とする寿命予測機構を備えた基板を構成した。
【００１３】
また、上記課題を解決するために本発明では、前記所定の間隔を持たせて両電源層のそれぞれの上に形成された各ランドは、前記両電源層の間隙部内に、一部延長されて配置されていることを特徴とする前記寿命予測機構を備えた基板を構成した。
【００１４】
また、上記課題を解決するために本発明では、電源層を複数に分けて隣接配置されたプリント基板の部品実装面側に、基板の寿命予測機構を形成する寿命予測機構を備えた基板の製造方法において、複数の電源層の間隙部を跨ぐ位置に、所定の間隔を持たせて両電源層のそれぞれの上に対向させて矩形のランドを形成し、前記矩形のランド上、および両ランドの間隔の領域に、表面実装部品を搭載する位置と同時にはんだペーストを印刷し、表面実装部品を当該基板へ実装し、リフローはんだ付けプロセスにより、前記両ランド間にはんだブリッジを形成するようにした。
【００１５】
また、上記課題を解決するために本発明では、前記所定の間隔を持たせて両電源層のそれぞれの上に対向させて形成する各ランドを、相互に向き合う側の端辺の２箇所のコーナー部分を切除して、テーパーを付けて基板上に形成することを特徴とする前記寿命予測機構を備えた基板の製造方法を提案した。
【発明の効果】
【００１６】
本発明により、高実装密度化の妨げにもならないサイズのランドや、現行実装プロセスを用いたはんだ付けと同時に、はんだの溶融物性で安定して発生するブリッジだけで接続寿命予知機構を実装構造体に形成できる。また、低銀はんだの製品化で現在急増しつつあるはんだの種類にも関係なく対応可能である。
【図面の簡単な説明】
【００１７】
【図１】電源層間間隙が概ね１ｍｍ以下の場合に、間隙部の基板表面にランドを作り込んで寿命予知機構を基板内に形成する方法を説明する模式図である。
【図２】隣接する広い電源層（ベタ層）を持つ回路基板において、大きな負荷が掛かる電源層間間隙部に着目して接続寿命予知機構を構成する場所を示す図である。
【図３】電源層間間隙が概ね１ｍｍ以上の場合に、間隙部の内部に向けてランドを延長し、間隙を狭くして寿命予知機構を基板内に形成する方法を説明する模式図である。
【図４】間隙部の内部に向けて延長したランドのコーナー部にテーパーを付けて、寿命予知機構を基板内に形成する方法を説明する模式図である。
【図５】ランドのコーナー部にテーパーをつけるために、ランドの一部にソルダレジストのコーティングを施した状態、及びランドに対するソルダレジストの位置ずれが発生しても形状が安定することを示した図である。
【図６】図５の手法により、ブリッジ部のはんだ高さを低く（はんだ量を少なく）でき、この部分に応力集中が起き易いことを示す図である。
【図７】中央部にソルダレジストを被せた均一幅の橋渡しランドを作り込み、両端をはんだでコーティングした寿命予知機構を示した図である。
【発明を実施するための形態】
【００１８】
以下、図面を用いて本発明の内容を詳細に説明する。  
本発明の寿命予測機構を備えた基板を提案するに際して、以下の事項を考慮した。
【００１９】
(1) 面実装部品を搭載する回路基板を対象として、はんだによる実装接続部に掛かる最大負荷（−５５〜１２５℃、１サイクル／ｈでの温度サイクル試験を実施した場合の各種電子部品の接続部に掛かるせん断ひずみ振幅の最大値は概ね３％と見積もられる）よりも大きな負荷が掛かり、寿命予測機構が最初に断線すること。  
(2) 高実装密度化の妨げにならないよう、大きな実装面積を要しないこと。または既存の構成を利用できること。  
(3) 厳しい作り込み寸法精度を必要とせず、従来の設計・製法で安定して部材を作り込めること。  
(4) 実装接続に使用されるものと同一材料（はんだや基板材）を使用することにより、材料・プロセスコストの著しい増加を抑えること。
(5) 通常の実装プロセス（リフロー・フロー）の中で同時に作り込め、生産工程を増加させないこと。
【００２０】
面実装部品を鉛フリーはんだで実装する場合に種々の接続部があるが、接続部のはんだに掛かる熱機械的ストレスの見方をすると、−５５〜１２５℃，１サイクル／ｈでの温度サイクル試験を実施した時に、はんだに掛かるせん断ひずみの振幅は、はんだの厚みに対して±３％以内に収まっている。
例えば、図２(b)に示すリード部品の場合には、基板１の熱膨張係数αbと、部品１６の熱膨張係数αpとの差により発生するせん断ひずみが、接合部のはんだ２１に掛かり、図２(c)に示すＢＧＡ型パッケージの場合には、基板１の熱膨張係数αbと、ＢＧＡ型パッケージ１７の熱膨張係数αpとの差により発生するせん断ひずみが、接合部のはんだボール２２に掛かる。それらのせん断ひずみの振幅の最大値は、±３％以内に収まっている。
【００２１】
そこで、本発明の寿命予測機構には、基板の実用段階で、せん断ひずみが±３％程度か、それをわずかに超える程度の負荷が掛かるような構成とすることが必要である。そのため、本発明では、図２(a)に示すように、電源層１１とその周囲の非電源層部(配線層)１２との境界部で、熱膨張係数差により発生するひずみ起因の応力が高いこと、及び複数の電源層１１の間隙部１０１において、特に前記応力が高くなることに着目している。
【００２２】
本発明では、隣接する複数の電源層（ベタ層）１１を持つ回路基板１に対して、複数の電源層を跨ぐはんだブリッジを形成して寿命予知機構を基板内に形成することを提案する。
【実施例１】
【００２３】
図１(a)，(b)は、第一の実施形態における隣接する概ね５０ｍｍ以上のサイズの広い複数の電源層（ベタ層）を持つ概ね１．６ｍｍ厚以上の回路基板１に対し、以下に示す低コストで確実な寿命予知機構を基板内に形成する方法を説明する模式図である。
【００２４】
２．４ｍｍ厚１４層のプリント基板１を使用して、その基板の電源（グランド）層領域１１から離れた領域１２に表面実装部品がはんだ付けされるが、その中で接続条件が最も厳しく、実使用条件下の温度サイクルにおいて接続寿命が最も短いのは０．５ｍｍピッチのＴＳＯＰ(Thin Small Outline Package)であることが従来の実績により判っている。
この基板１への表面実装に使用されるはんだペーストは、はんだ組成がＳｎ−３Ａｇ−０．５Ｃｕ（単位：ｍａｓｓ％）のものである。
この基板の電源（グランド）層１１は、長さ５０ｍｍ、幅５０ｍｍの領域を２領域持ち、かつ各領域は０．８ｍｍの間隔を保って隣接している。
【００２５】
そこで、寿命予測機構を形成するために、０．５ｍｍピッチのＴＳＯＰが実装される基板表面と同じ側の基板表面に幅０．８ｍｍ、長さ１．０ｍｍの長方形ランド１３を２個追加した。
なお、各々の追加ランド１３は、上記の隣り合う電源層領域１１と重なる位置に形成し、これらの追加ランド１３も０．８ｍｍの間隔を保って相互に向き合うようにした(図１(a)参照)。さらに、これらの追加ランド１３には、この後のプロセスで形成されるはんだブリッジの破断を検知するための破断検知回路１５が接続される。
【００２６】
この基板１上の相互に向き合う２個の追加ランド１３に対しては、２個の追加ランドとこの間隙を含む幅０．８ｍｍ、長さ２．８ｍｍの長方形領域にはんだペーストを供給できるようにはんだペースト印刷マスクに追加工を施し、このマスクを使用してはんだペーストを印刷後、０．５ｍｍピッチのＴＳＯＰなどの表面実装部品を基板１へ搭載して、その後、纏めてリフローはんだ付けをした。
このリフローにより、２個の追加ランド１３間にははんだブリッジ２０が形成されており、この基板の信頼性試験（温度サイクル試験）を実施した結果、前記はんだブリッジ２０の寿命は０．５ｍｍピッチのＴＳＯＰの約０．８倍の寿命が保たれていることが判った。
【００２７】
前記破断検知回路１５は、前記２個の追加ランド１３と配線で接続されて、基板内に作り込まれているか、または表面実装部品として搭載されてもよい。前記破断検知回路１５は、基板の実使用条件下で常時はんだブリッジ２０へ通電するか、または定期的に通電してもよく、はんだブリッジ２０の破断を検知する。破断の検知結果は、基板１の外部へ信号出力される。
【００２８】
上記の通り、簡単に形成可能な寿命予知機構としては、複数の電源層１１が隣接する間隙部分１０１の基板表面に形成するはんだブリッジ２０であり、電源層１１と周囲の非電源層部１２との熱膨張係数差により発生するひずみ起因の応力がこの部分に集中し、はんだブリッジ２０に大きな負荷が掛かる。（このはんだブリッジ２０は、リフローやフローはんだ付けプロセスによって電子部品の実装時と同時に形成する。）
複数の電源層１１の間隙が概ね１ｍｍ以下の場合、間隙部の基板表面に概ね幅０．１〜１ｍｍ（極小チップ部品１個程度のサイズ）のランド１３を作りそこにはんだブリッジ２０を形成（図１(b)参照）すれば良く、ランドは現行の手法で安定して作りこめ高実装密度化の妨げにもならない。また、はんだブリッジは、はんだの持つ溶融物性で安定して形成される。
【００２９】
なお、ランド１３の寸法、及びはんだブリッジの厚みなどの寿命予知機構の寸法は、評価対象の基板に実装される全ての実装部品の中で、接続部の寿命が最も短いと予測される部品の寿命に対して、例えば０．８〜０．９倍程度の寿命となるように決定すればよい。
【実施例２】
【００３０】
図３(a)，(b)は、第二の実施形態における寿命予知機構を基板内に形成する方法を説明する模式図である。
２．４ｍｍ厚１４層のプリント基板１を使用して、その基板の電源（グランド）層領域１１から離れた領域１２に表面実装部品がはんだ付けされるが、その中で接続条件が最も厳しく、実使用条件下の温度サイクルにおいて接続寿命が最も短いのは１．２７ｍｍピッチのＱＦＪ(Quad Flat J-leaded Package)であることが従来の実績により判っている。
この基板への表面実装に使用されるはんだペーストは、はんだ組成がＳｎ−３Ａｇ−０．５Ｃｕ（単位：ｍａｓｓ％）のものである。
【００３１】
この基板の電源（グランド）層は、長さ５０ｍｍ、幅５０ｍｍの領域を２領域持ち、かつ両領域は１．２ｍｍの間隔を保って隣接している。
そこで、寿命予測機構を形成するために、１．２７ｍｍピッチのＱＦＪが実装される基板表面と同じ側の基板表面に、幅０．８ｍｍ、長さ１．０ｍｍの長方形ランド１３を２個を追加した(図３(a)参照)。
なお、各々の追加ランド１３は、上記の隣り合う電源層領域１１の間隙部内にもランドを延長することにより０．８ｍｍの間隔を保って相互に向き合うようにした。
【００３２】
この追加ランド１３を設けた基板１を使用して、相互に向き合う２個の追加ランド１３に対しては、２個の追加ランドとこの間隙を含む、幅０．８ｍｍ、長さ２．８ｍｍの長方形領域にはんだペーストを供給できるように、はんだペースト印刷マスクに追加工を施し、このマスクを使用してはんだペーストを印刷後、１．２７ｍｍピッチのＱＦＪなどの表面実装部品を基板１へ搭載して、その後、纏めてリフローはんだ付けをした。
このリフローにより、２個の追加ランド１３間にははんだブリッジ２０が形成されており、この基板１の信頼性試験（温度サイクル試験）を実施した結果、前記はんだブリッジ２０の寿命は１．２７ｍｍピッチのＱＦＪの約０．９倍の寿命が保たれていることが判った。
【００３３】
上記の通り、複数の電源層１１の間隙が概ね１ｍｍ以上の場合、安定してはんだブリッジは形成されず、形成されたとしてもはんだブリッジに大きな負荷が掛からないため、安定してはんだブリッジが形成されるようにランド間隙を狭くすることが有効であった。
【実施例３】
【００３４】
図４(a)，(b)は、第三の実施形態における寿命予知機構を基板内に形成する方法を説明する模式図である。
２．４ｍｍ厚１４層のプリント基板１を使用して、その基板の電源（グランド）層領域１１から離れた領域１２に表面実装部品がはんだ付けされるが、その中で接続条件が最も厳しく、実使用条件下の温度サイクルにおいて接続寿命が最も短いのは１．２７ｍｍピッチのＱＦＪであることが従来の実績により判っている。
この基板への表面実装に使用されるはんだペーストは、はんだ組成がＳｎ−３Ａｇ−０．５Ｃｕ（単位：ｍａｓｓ％）のものである。
この基板の電源（グランド）層１１は、長さ５０ｍｍ、幅５０ｍｍの領域を２領域持ち、かつ両領域は１．２ｍｍの間隔を保って隣接している。
【００３５】
そこで、寿命予測機構を形成するために、１．２７ｍｍピッチのＱＦＪが実装される基板表面と同じ側の基板表面に幅０．８ｍｍ、長さ１．０ｍｍのランド１３を２個追加した。
なお、各々の追加ランド１３は、上記の隣り合う電源層領域１１の間隙部内にもランドを延長することにより０．８ｍｍの間隔を保って相互に向き合うようにして、更に、相互に向き合う側の各ランドの端辺の２箇所のコーナー部分１３１（幅方向０．１ｍｍ、長さ方向０．２ｍｍの部分）を切除しテーパーを付けた(図４(a)参照)。
【００３６】
この追加ランド１３を設けた基板１を使用して、相互に向き合う２個の追加ランド１３に対しては、２個の追加ランドとこの間隙を含む、幅０．８ｍｍ、長さ２．８ｍｍの長方形領域にはんだペーストを供給できるように、はんだペースト印刷マスクに追加工を施し、このマスクを使用してはんだペーストを印刷後、１．２７ｍｍピッチのＱＦＪなどの表面実装部品を基板１へ搭載して、その後、纏めてリフローはんだ付けをした。
【００３７】
このリフローにより、２個の追加ランド１３間には、中央部分がくびれた形状のはんだブリッジ２０が形成されており、この基板１の信頼性試験（温度サイクル試験）を実施した結果、１．２７ｍｍピッチのＱＦＪの約０．８倍の寿命が保たれており、追加ランドにテーパーを設けなかった実施例２の場合（約０．９倍）と比較すると、より短い寿命が保たれていることとなり、回路基板の寿命が来ることをより早いタイミングで予知できることがわかった。
【００３８】
上記の通り、複数の電源層１１の間隙が概ね１ｍｍ以上の場合、安定してはんだブリッジは形成されず、形成されたとしてもはんだブリッジに大きな負荷が掛からないため、安定してはんだブリッジが形成されるようにランド間隙を狭くすると共に、ランド１３にテーパー１３１をつけ、応力集中しやすくすることが有効であった。
【実施例４】
【００３９】
図５(a)，(b)，(c)、図６(a)，(b)は、第四の実施形態における寿命予知機構を基板内に形成する方法を説明する模式図である。
【００４０】
２．４ｍｍ厚１４層のプリント基板１を使用して、その基板の電源（グランド）層領域１１から離れた領域１２に表面実装部品がはんだ付けされるが、その中で接続条件が最も厳しく、実使用条件下の温度サイクルにおいて接続寿命が最も短いのは１．２７ｍｍピッチのＱＦＪであることが従来の実績により判っている。
この基板への表面実装に使用されるはんだペーストは、はんだ組成がＳｎ−３Ａｇ−０．５Ｃｕ（単位：ｍａｓｓ％）のものである。
この基板の電源（グランド）層１１は、長さ５０ｍｍ、幅５０ｍｍの領域を２領域持ち、かつ両領域は１．２ｍｍの間隔を保って隣接している。
【００４１】
そこで、寿命予測機構を形成するために、１．２７ｍｍピッチのＱＦＪが実装される基板表面と同じ側の基板表面に、幅０．８ｍｍ、長さ１．０ｍｍの長方形ランド１３を２個を追加した。
なお、各々の追加ランド１３は、上記の隣り合う電源層領域１１の間隙部内にもランド１３を延長することにより０．８ｍｍの間隔を保って相互に向き合うようにして、更に、相互に向き合う側の各ランドの端辺の２箇所のコーナー部分（幅方向０．１ｍｍ、長さ方向０．２ｍｍの部分）をソルダレジスト３０で被覆した(図５(a) 、図６(a)参照)。
【００４２】
この追加ランド１３を設けた基板１を使用して、相互に向き合う２個の追加ランド１３に対しては、２個の追加ランドとこの間隙を含む、幅０．８ｍｍ、長さ２．８ｍｍの長方形領域にはんだペーストを供給できるように、はんだペースト印刷マスクに追加工を施し、このマスクを使用してはんだペーストを印刷後、１．２７ｍｍピッチのＱＦＪなどの表面実装部品を基板１へ搭載して、その後、纏めてリフローはんだ付けをした。
【００４３】
このリフローにより、追加ランド１３、および間隙部を含む長方形領域に印刷されたはんだペーストは溶融して、追加ランド１３上、およびソルダレジスト３０により狭められた間隙部３１にのみ濡れ拡がって、２個の追加ランド１３間にはソルダレジスト３０によりくびれた形状のはんだブリッジが形成されている。図６(a)は、追加ランド１３、およびソルダレジスト３０により狭められた間隙部３１のはんだペースト印刷前の状態の上面図を表わし、図６(b)は、はんだブリッジが形成された後のソルダレジスト３０を省略した側面図を表わす。
この基板の信頼性試験（温度サイクル試験）を実施した結果、１．２７ｍｍピッチのＱＦＪの約０．８倍の寿命が保たれており、追加ランド１３にテーパーを設けなかった実施例２の場合（約０．９倍）と比較すると、より短い寿命が保たれていることとなり、回路基板の寿命が来ることをより早いタイミングで予知できることが判った。
また、追加ランドにテーパーを設けることにより短い寿命を実現した実施例３の場合（約０．８倍）と同等の効果があることがわかった。
【００４４】
上記の通り、ランド１３にテーパーを付けて、応力集中し易くする方法としては、実施例３のように、テーパー１３１先端の尖り部をランドだけで形成すると(図４(a)参照)、エッチング精度の関係で形状が安定しない場合もあるため、本実施例のように、ソルダレジスト３０のコーティング形状を利用することも有効である（図５、図６参照）。
その際、ランド１３に対するソルダレジスト３０の位置ずれが発生(図５(b)，(c))しても、ソルダレジスト３０によって狭められるくびれの幅３１が同じであれば、ほぼ同じ効果が得られる。
また、図６(b)に示すように、はんだブリッジ部のはんだ高さを低く３２（はんだ量を少なく）できるため、応力集中をさせ易い効果がある。
【実施例５】
【００４５】
図７(a)，(b)は、隣り合う電源層１１を跨ぐように基板表面に電極を形成し、中央部にソルダレジスト３３を被せた均一幅ランドを作り込み、両端をはんだコーティング２０することで寿命予測機構を構成する第五の実施形態を説明する模式図である。
【００４６】
２．４ｍｍ厚１４層のプリント基板１を使用して、その基板の電源（グランド）層領域１１から離れた領域１２に表面実装部品がはんだ付けされるが、その中で接続条件が最も厳しく、実使用条件下の温度サイクルにおいて接続寿命が最も短いのは０．５ｍｍピッチのＴＳＯＰであることが従来の実績により判っている。
この基板への表面実装に使用されるはんだペーストは、はんだ組成がＳｎ−３Ａｇ−０．５Ｃｕ（単位：ｍａｓｓ％）のものである。
この基板の電源（グランド）層は、長さ５０ｍｍ、幅５０ｍｍの領域を２領域持ち、かつ両領域は０．８ｍｍの間隔を保って隣接している。
【００４７】
そこで、寿命予測機構を形成するために、０．５ｍｍピッチのＴＳＯＰが実装される基板表面と同じ側の基板表面に、幅０．５ｍｍ、長さ２．８ｍｍの長方形ランド１４を１本、隣り合う電源層１１を均等に跨ぐように基板表面に追加し、長方形ランド１４中央部の長さ０．２ｍｍの部分にソルダレジスト３３を被せた。
【００４８】
この追加ランド１４を設けた基板を使用して、この１本の追加ランド１４上の長さ０．２ｍｍの部分にソルダレジスト３３を被せて分断された２個のランド同一開口形状である、幅０．５ｍｍ、長さ１．３ｍｍの長方形領域にはんだペーストを供給できるように、はんだペースト印刷マスクに追加工を施し、このマスクを使用してはんだペーストを印刷後、０．５ｍｍピッチのＴＳＯＰなどの表面実装部品を基板１へ搭載して、その後、纏めてリフローはんだ付けをした。
【００４９】
このリフローにより、ソルダレジストを被せ分断された２個のランドにははんだがコーティングされており、この基板の信頼性試験（温度サイクル試験）を実施した結果、０．５ｍｍピッチのＴＳＯＰの約０．８倍の寿命が保たれていることが判った。
【００５０】
上記のように、はんだブリッジ以外の構造としては、中央部にソルダレジスト３０を被せた均一幅の橋渡しランド１４を作り込み、両端をはんだ２０でコーティングして変形し難くして、中央部のはんだでコーティングされていない銅ランドに負荷を集中させる方法が考えられる。
【００５１】
また、同様の接続部を複数箇所に設け、その一部が断線したタイミングを実装面積の小さい簡単な回路で検出し、例えば接続部の半数が断線したタイミングを寿命予知機構の平均寿命とし、その寿命と、最も接続寿命が短くなる電子部品接続部の寿命との比率を予め知っておけば、高精度に寿命を予測することが可能となる。
【符号の説明】
【００５２】
１・・・回路基板
１１・・・電源層
１２・・・非電源層部
１３・・・ランド
１４・・・橋渡しランド
１５・・・破断検知回路
１６・・・リード型パッケージ
１７・・・ＢＧＡ型パッケージ
２０・・・はんだブリッジ
２１・・・はんだ接合部
２２・・・はんだボール
３０・・・ソルダレジスト
３１・・・ソルダレジストにより狭められた間隙部
３２・・・応力集中をさせ易い部分
３３・・・ソルダレジストの被覆
１０１・・・電源層が隣接する間隙部分
１３１・・・テーパー
【図１】
2015053370.tif 000003
【図２】
2015053370.tif 000004
【図３】
2015053370.tif 000005
【図４】
2015053370.tif 000006
【図５】
2015053370.tif 000007
【図６】
2015053370.tif 000008
【図７】
2015053370.tif 000009