(57)【要約】【課題】少数キャリアのライフタイムの向上を可能にする半導体基板の製造方法を提供する。【解決手段】実施形態の半導体基板の製造方法は、ＳｉＣ基板を気相成長法により形成し、ＳｉＣ基板表面にＣ（炭素）を導入し、ＳｉＣ基板上にｎ型ＳｉＣ層をエピタキシャル成長法により形成する。【選択図】図４
2015179787.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板を気相成長法により形成し、
前記ＳｉＣ基板にＣ（炭素）を導入し、
前記ＳｉＣ基板上にｎ型ＳｉＣ層をエピタキシャル成長法により形成することを特徴とする半導体基板の製造方法。
【請求項２】
前記ｎ型ＳｉＣ層の形成が、前記ＳｉＣ基板の形成よりも低温で行われることを特徴とする請求項１記載の半導体基板の製造方法。
【請求項３】
前記気相成長法が昇華法または高温ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法であることを特徴とする請求項１または請求項２記載の半導体基板の製造方法。
【請求項４】
前記Ｃ（炭素）の導入が、イオン注入法により行われることを特徴とする請求項１ないし請求項３いずれか一項記載の半導体基板の製造方法。
【請求項５】
前記Ｃ（炭素）の導入が、前記ＳｉＣ基板に選択的に行われることを特徴とする請求項１ないし請求項４いずれか一項記載の半導体基板の製造方法。
【請求項６】
前記ＳｉＣ基板の形成が１７００℃以上で行われることを特徴とする請求項１ないし請求項５いずれか一項記載の半導体基板の製造方法。
【請求項７】
前記ＳｉＣ基板中のｎ型またはｐ型不純物の不純物濃度が、５×１０１８ｃｍ−３以上であることを特徴とする請求項１ないし請求項６いずれか一項記載の半導体基板の製造方法。
【請求項８】
ＤＬＴＳ（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度が１×１０１１ｃｍ−３以下の領域を有するＳｉＣ基板を備えることを特徴とする半導体基板。
【請求項９】
前記ＳｉＣ基板上に前記ＳｉＣ基板のｎ型およびｐ型不純物の不純物濃度よりも、ｎ型不純物の不純物濃度が低いｎ型ＳｉＣ層を、さらに備えることを特徴とする請求項８記載の半導体基板。
【請求項１０】
前記ＳｉＣ基板中のｎ型またはｐ型不純物の不純物濃度が、５×１０１８ｃｍ−３以上であることを特徴とする請求項８または請求項９記載の半導体基板。
【請求項１１】
前記ｎ型ＳｉＣ層の膜厚が５０μｍ以上であることを特徴とする請求項９記載の半導体基板。
【請求項１２】
前記領域が、前記ＳｉＣ基板に選択的に設けられることを特徴とする請求項８ないし請求項１１いずれか一項記載の半導体基板。
【請求項１３】
ＤＬＴＳ（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度が１×１０１１ｃｍ−３以下の領域を有するＳｉＣ基板と、
前記ＳｉＣ基板上に設けられ、前記ＳｉＣ基板のｎ型およびｐ型不純物の不純物濃度よりも、ｎ型不純物の不純物濃度が低いｎ型ＳｉＣ層と、
を備えることを特徴とする半導体装置。
【請求項１４】
前記ＳｉＣ基板中のｎ型またはｐ型不純物の不純物濃度が、５×１０１８ｃｍ−３以上であることを特徴とする請求項１３記載の半導体装置。
【請求項１５】
前記ｎ型ＳｉＣ層の膜厚が５０μｍ以上であることを特徴とする請求項１３または請求項１４記載の半導体装置。
【請求項１６】
前記領域が、前記ＳｉＣ基板と前記ｎ型ＳｉＣ層との界面の前記ＳｉＣ基板側に選択的に設けられることを特徴とする請求項１３ないし請求項１５いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体基板の製造方法、半導体基板および半導体装置に関する。
【背景技術】
【０００２】
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、および熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば高耐圧、低損失かつ高温動作可能な半導体デバイスを実現することができる。
【０００３】
一方、ｎ型ＳｉＣには、少数キャリアのライフタイムが短いという欠点がある。少数キャリアのライフタイムが短いことにより、ｎ型ＳｉＣをドリフト層に用いたバイポーラデバイスのオン抵抗を低減することが困難である。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｌ．Ｓｔｏｒａｓｔａ  ｅｔ  ａｌ．“Ｒｅｄｕｃｔｉｏｎ  ｏｆ  ｔｒａｐｓ  ａｎｄ  ｉｍｐｒｏｖｅｍｅｎｔ  ｏｆ  ｃａｒｒｉｅｒ  ｌｉｆｅｔｉｍｅ  ｉｎ  ４Ｈ−ＳｉＣ  ｅｐｉｌａｙｅｒｓ  ｂｙ  ｉｏｎ  ｉｍｐｌａｎｔａｔｉｏｎ”、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９０、０６２１１６（２００７）．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、少数キャリアのライフタイムの向上を可能にする半導体基板の製造方法、半導体基板および半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体基板の製造方法は、ＳｉＣ基板を気相成長法により形成し、ＳｉＣ基板表面にＣ（炭素）を導入し、ＳｉＣ基板上にｎ型ＳｉＣ層をエピタキシャル成長法により形成する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体基板の模式断面図。
【図２】第１の実施形態の半導体基板の作用を説明する図。
【図３】第１の実施形態の変形例の半導体基板の模式断面図。
【図４】第２の実施形態の半導体基板の模式断面図。
【図５】第２の実施形態の変形例の半導体基板の模式断面図。
【図６】第３の実施形態の半導体基板の模式断面図。
【図７】第３の実施形態の半導体基板の製造方法における製造途中の半導体基板の模式断面図である。
【図８】第４の実施形態の半導体装置の模式断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１０】
（第１の実施形態）
本実施形態の半導体基板は、ＤＬＴＳ（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度が１×１０１１ｃｍ−３以下の領域を有するＳｉＣ基板を備える。
【００１１】
図１は、本実施形態の半導体基板の模式断面図である。半導体基板１００は、ＳｉＣ基板１０である。ＳｉＣ基板１０は表面に、高炭素濃度領域（領域）１１を備えている。
【００１２】
ＳｉＣ基板１０は、ｎ＋型の単結晶ＳｉＣ基板である。例えば、表面が０．２度以上１０度以下のオフ角で｛０００１｝面から傾斜する４Ｈ−ＳｉＣの基板である。
【００１３】
ＳｉＣ基板１０に含まれるｎ型不純物は、例えば、Ｎ（窒素）であり、ｎ型不純物の不純物濃度は、例えば、５×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。ＳｉＣ基板１０の膜厚は、例えば、１００μｍ以上４００μｍ以下である。
【００１４】
高炭素濃度領域１１は、ＳｉＣ基板１０中の他の領域と比較して、格子間炭素濃度が高い。格子間炭素濃度は、炭素空孔濃度と負の相関がある。したがって、高炭素濃度領域１１は、ＳｉＣ基板１０中の他の領域と比較して、炭素空孔濃度が低い。
【００１５】
炭素空孔濃度とＤＬＴＳ（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度は、正の相関がある。高炭素濃度領域１１のＤＬＴＳにより測定されるＺ１／２準位密度は、１×１０１１ｃｍ−３以下である。
【００１６】
本実施形態の半導体基板１００は、例えば、バイポーラデバイスであるＰＩＮダイオードに適用可能な半導体基板の製造に用いられる半導体基板である。
【００１７】
ｎ型ＳｉＣは、例えば、ｎ型Ｓｉと比較して、少数キャリア（正孔）のライフタイムが短いという欠点がある。少数キャリアのライフタイムが短いと、例えば、ｎ型ＳｉＣをドリフト層に用いるようなバイポーラデバイスの場合、ドリフト層における伝導度変調が不十分となり、デバイスのオン抵抗を低減することが困難である。
【００１８】
少数キャリアのライフタイムが短いことの、一要因として、ｎ型ＳｉＣ中の炭素空孔が考えられる。すなわち、炭素空孔が正孔のキラーセンターとなり、正孔のライフタイムが短くなる。したがって、ｎ型ＳｉＣ中の炭素空孔を低減することで、正孔のライフタイムが長くなると考えられる。
【００１９】
図２は、本実施形態の半導体基板の作用を説明する図である。図２（ａ）は、高炭素濃度領域を有しないＳｉＣ基板上に、エピタキシャル成長法によりｎ型ＳｉＣ層を形成する場合、図２（ｂ）は、高炭素濃度領域を有する本実施形態のＳｉＣ基板上に、エピタキシャル成長法によりｎ型ＳｉＣ層を形成する場合である。それぞれについて、ＳｉＣ基板の膜厚方向の格子間炭素濃度の分布を、エピタキシャル成長中の熱拡散を考慮しない場合（熱拡散無）と考慮する場合（熱拡散有）とに分けて示す。
【００２０】
バイポーラデバイスのドリフト層に用いられるｎ型ＳｉＣ層は、一般に、昇華法や高温ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｏｎ）法など、１７００℃以上の高温の工程を経て製造される単結晶のＳｉＣ基板上に、エピタキシャル法を用いて形成される。格子間炭素濃度は、ＳｉＣの形成温度に依存し、高温で製造されるＳｉＣ基板は、格子間炭素濃度が低い。言い換えれば、炭素空孔濃度はＳｉＣの形成温度に依存し、高温で製造されるＳｉＣ基板は、炭素空孔濃度が高い。一般に、ｎ型ＳｉＣ層のエピタキシャル成長温度は、ＳｉＣ基板の形成温度よりも低温である。
【００２１】
図２（ａ）の実線（拡散無）は、仮に、ｎ型ＳｉＣ層の形成中、あるいは、その後の熱処理により、格子間炭素が拡散しないとした場合の格子間炭素濃度の分布である。ＳｉＣ基板より低温で形成されるｎ型ＳｉＣ層の格子間炭素濃度が高くなる。
【００２２】
現実的には、図２（ａ）の点線（拡散有）で示すように、ｎ型ＳｉＣ層の形成中、あるいは、その後の熱処理により、格子間炭素が拡散し濃度勾配ができる。この際、炭素空孔も同様に拡散し濃度勾配ができる。
【００２３】
ｎ型ＳｉＣ層の形成中に、ｎ型ＳｉＣ層の格子間炭素が、格子間炭素濃度の低いＳｉＣ基板に向かって拡散し、ｎ型ＳｉＣ層中の格子間炭素濃度が低下する。特に、ｎ型ＳｉＣ層のＳｉＣ基板側の格子間炭素濃度が低下する。言い換えれば、ｎ型ＳｉＣ層のＳｉＣ基板側の炭素空孔が増加する。
【００２４】
一方、図２（ｂ）に示すように、本実施形態では、ＳｉＣ基板の表面に、格子間炭素濃度の高い高炭素濃度領域がある。したがって、ｎ型ＳｉＣ層の形成中に、高炭素濃度領域域中の格子間炭素が、ｎ型ＳｉＣ層側に向かって拡散し、ｎ型ＳｉＣ層中の格子間炭素濃度が増加する。特に、ｎ型ＳｉＣ層のＳｉＣ基板側の格子間炭素濃度が増加する。言い換えれば、ｎ型ＳｉＣ層のＳｉＣ基板側の炭素空孔が減少する。
【００２５】
したがって、本実施形態の半導体基板１００を用いて、ｎ型ＳｉＣ層をエピタキシャル成長法によって形成すれば、ｎ型ＳｉＣ層中の炭素空孔濃度を低減することができる。よって、ｎ型ＳｉＣ層中の少数キャリア、すなわち正孔のライフタイムを向上させることが可能となる。
【００２６】
（変形例）
図３は、本実施形態の変形例の半導体基板の模式断面図である。半導体基板２００は、ＳｉＣ基板１０が、ｐ＋型の単結晶ＳｉＣ基板である点で、第１の実施形態の半導体基板１００と異なっている。
【００２７】
ＳｉＣ基板１０中のｐ型不純物は、例えば、Ａｌ（アルミニウム）であり、ｐ型不純物の不純物濃度は、例えば、５×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。
【００２８】
本実施形態の半導体基板２００は、例えば、バイポーラデバイスである縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）に適用可能な半導体基板の製造に用いられる半導体基板である。
【００２９】
本実施形態の半導体基板２００を用いて、ｎ型ＳｉＣ層をエピタキシャル成長法によって形成すれば、第１の実施形態同様、ｎ型ＳｉＣ層中の炭素空孔濃度を低減することができる。よって、ｎ型ＳｉＣ層中の少数キャリアのライフタイムを向上させることが可能となる。
【００３０】
（第２の実施形態）
本実施形態の半導体基板の製造方法は、ＳｉＣ基板を気相成長法により形成し、ＳｉＣ基板にＣ（炭素）を導入し、ＳｉＣ基板上にｎ型ＳｉＣ層をエピタキシャル成長法により形成する。本実施形態の半導体基板の製造方法は、第１の実施形態の半導体基板を用いる製造方法である。したがって、第１の実施形態と重複する内容については、一部記述を省略する。また、本実施形態の半導体基板は、上記製造方法を用いて製造される半導体基板である。
【００３１】
図４は、本実施形態の半導体基板の模式断面図である。半導体基板３００は、ＳｉＣ基板１０と、ＳｉＣ基板１０上にｎ型ＳｉＣ層１２を備える。ＳｉＣ基板１０のｎ型ＳｉＣ層１２と接する部分に、高炭素濃度領域１１が設けられる。
【００３２】
ＳｉＣ基板１０は、ｎ＋型の単結晶ＳｉＣ基板である。例えば、表面が０．２度以上１０度以下のオフ角で｛０００１｝面から傾斜する４Ｈ−ＳｉＣの基板である。
【００３３】
ＳｉＣ基板１０に含まれるｎ型不純物は、例えば、Ｎ（窒素）であり、ｎ型不純物の不純物濃度は、例えば、５×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。ＳｉＣ基板１０の膜厚は、例えば、１００μｍ以上４００μｍ以下である。
【００３４】
高炭素濃度領域１１は、ＳｉＣ基板１０中の他の領域と比較して、格子間炭素濃度が高い。格子間炭素濃度は、炭素空孔濃度と負の相関がある。したがって、高炭素濃度領域１１は、ＳｉＣ基板１０中の他の領域と比較して、炭素空孔濃度が低い。
【００３５】
炭素空孔濃度とＤＬＴＳ（Ｄｅｅｐ  Ｌｅｖｅｌ  Ｔｒａｎｓｉｅｎｔ  Ｓｐｅｃｒｏｓｃｏｐｙ）により測定されるＺ１／２準位密度は、正の相関がある。高炭素濃度領域１１のＤＬＴＳにより測定されるＺ１／２準位密度は、１×１０１１ｃｍ−３以下である。
【００３６】
ｎ型ＳｉＣ層１２は、ｎ型不純物として、例えば、Ｎ（窒素）を含む。ｎ型ＳｉＣ層１２のｎ型不純物の不純物濃度は、ＳｉＣ基板１０のｎ型不純物の不純物濃度よりも低い。ｎ型ＳｉＣ層１２のｎ型不純物の不純物濃度は、例えば、１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。
【００３７】
ｎ型ＳｉＣ層１２の膜厚は、例えば、５μｍ以上２００μｍ以下である。高耐圧のデバイスの製造に用いる観点から、ｎ型ＳｉＣ層１２の膜厚は５０μｍ以上であることが望ましく、１００μｍ以上であることがより望ましい。
【００３８】
本実施形態の半導体基板３００は、例えば、バイポーラデバイスであるＰＩＮダイオードの製造に用いられる半導体基板である。
【００３９】
次に、本実施形態の半導体基板の製造方法について、図４を参照しつつ説明する。
【００４０】
最初にＳｉＣ基板１０を気相成長法により形成する。気相成長法は、例えば、昇華法や高温ＣＶＤ法である。ＳｉＣ基板１０の形成温度は、成長速度を高くし製造のスループットを向上させる観点から、１７００℃以上であることが望ましく、１８００℃以上であることがより望ましく、１９００℃以上であることがさらに望ましい。ＳｉＣ基板１０の形成温度が高いと、ＳｉＣ基板１０中の格子間炭素の濃度が低下し、炭素空孔の濃度が上昇する。
【００４１】
次に、ＳｉＣ基板１０表面にＣ（炭素）を導入し、高炭素濃度領域１１を形成する。高炭素濃度領域１１の形成は、Ｃ（炭素）のイオン注入法により行う。
【００４２】
イオン注入後のＳｉＣ基板１０表面の、イオン注入によるダメージを極力低減することが、後にエピタキシャル成長法で形成されるｎ型ＳｉＣ層１２の結晶性を良くする観点から望ましい。この観点から、Ｃ（炭素）のイオン注入時のプロジェクテッドレンジ（Ｒｐ）を制御することが望ましい。すなわち、イオンのピーク濃度に対し濃度が２桁落ちとなるＲｐ±３σの位置が、ＳｉＣ基板１０表面よりも内部に位置するようイオンの加速エネルギーを設定することが望ましい。イオンのピーク濃度に対し濃度が５桁落ちとなるＲｐ±４．８σの位置が、ＳｉＣ基板１０表面よりも内部に位置するようイオンの加速エネルギーを設定することがより望ましい。
【００４３】
また、同様の観点から、（炭素）のイオン注入時のプロジェクテッドレンジ（Ｒｐ）を、同一加速エネルギーで、より基板深部に位置させるために、ＳｉＣ基板１０表面に酸化膜等のスルー膜を設けず、ＳｉＣ基板１０表面が露出した状態でイオン注入することが望ましい。
【００４４】
次に、ＳｉＣ基板１０上にｎ型ＳｉＣ層１２をエピタキシャル成長法により形成する。ｎ型ＳｉＣ層１２は、ＳｉＣ基板１０の高炭素濃度領域１１側の表面に形成する。
【００４５】
ｎ型ＳｉＣ層１２を形成する際の形成温度は、炭素空孔を低減する観点から、ＳｉＣ基板１０の形成温度よりも低温で行われることが望ましい。形成温度は、例えば、１５５０℃以上１６５０℃以下である。
【００４６】
ｎ型ＳｉＣ層１２を形成する際の、Ｓｉ（シリコン）の原料ガスは、例えば、水素ガス（Ｈ２）をキャリアガスとするモノシラン（ＳｉＨ４）である。また、Ｃ（炭素）の原料ガスは、例えば、水素ガスをキャリアガスとするプロパン（Ｃ３Ｈ８）である。また、ｎ型不純物であるＮ（窒素）の原料ガスは、例えば、水素ガスで希釈された窒素ガス（Ｎ２）である。
【００４７】
形成するｎ型ＳｉＣ層１２の膜厚は、例えば、５０μｍ以上である。
【００４８】
本実施形態の半導体基板の製造方法によれば、ＳｉＣ基板１０表面にＣ（炭素）を導入し、高炭素濃度領域１１を形成することで、ｎ型ＳｉＣ層１２の炭素空孔濃度が低減する。したがって、少数キャリアのライフタイムが向上した半導体基板３００を製造することが可能である。そして、本実施形態の半導体基板３００を用いることで、オン抵抗の低減するバイポーラデバイスを製造することが可能となる。
【００４９】
本実施形態の半導体基板の製造方法は、ＳｉＣ基板１０側からｎ型ＳｉＣ層に格子間炭素を導入するため、特に高耐圧デバイス用の厚いｎ型ＳｉＣ層を形成する際の、炭素空孔低減に有効である。
【００５０】
なお、ＳｉＣ基板１０表面にＣ（炭素）を導入する方法として、ＳｉＣ基板１０表面に炭素含有膜を形成し、熱処理を行うことで炭素含有膜からＳｉＣ基板１０中にＣ（炭素）を拡散させる方法であってもかまわない。炭素含有膜には、例えば、スパッタ法により形成される炭素膜や、フォトレジストを熱処理により炭化した膜等を適用することが可能である。
【００５１】
（変形例）
図５は、本実施形態の変形例の半導体基板の模式断面図である。半導体基板４００は、ＳｉＣ基板１０が、ｐ＋型の単結晶ＳｉＣ基板である点で、第２の実施形態の半導体基板１００と異なっている。
【００５２】
ＳｉＣ基板１０中のｐ型不純物は、例えば、Ａｌ（アルミニウム）であり、ｐ型不純物の不純物濃度は、例えば、５×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。ｎ型ＳｉＣ層１２のｎ型不純物の不純物濃度は、ＳｉＣ基板１０中のｐ型不純物の不純物濃度よりも低い。
【００５３】
本実施形態の半導体基板４００は、例えば、バイポーラデバイスである縦型ＩＧＢＴの製造に用いられる半導体基板である。
【００５４】
（第３の実施形態）
本実施形態の半導体基板の製造方法は、ＳｉＣ基板へのＣ（炭素）の導入が、ＳｉＣ基板表面に選択的に行われること以外は、第２の実施形態と同様である。また、本実施形態の半導体基板は、上記領域が、ＳｉＣ基板の表面に選択的に設けられること以外は、第２の実施形態と同様である。したがって、第２の実施形態と重複する内容については、一部記述を省略する。
【００５５】
図６は、本実施形態の半導体基板の模式断面図である。半導体基板５００は、ＳｉＣ基板１０と、ＳｉＣ基板１０上にｎ型ＳｉＣ層１２を備える。ＳｉＣ基板１０のｎ型ＳｉＣ層１２と接する部分に、高炭素濃度領域１１が設けられる。
【００５６】
高炭素濃度領域１１は、ＳｉＣ基板１０とｎ型ＳｉＣ層１２との界面のＳｉＣ基板１０側に選択的に設けられる。言い換えれば、ｎ型ＳｉＣ層１２は、ＳｉＣ基板１０の高炭素濃度領域１１以外の部分とも接している。
【００５７】
次に、本実施形態の半導体基板の製造方法について、図６および図７を参照しつつ説明する。図７は、本実施形態の半導体基板の製造方法における製造途中の半導体基板の模式断面図である。
【００５８】
ＳｉＣ基板１０表面にＣ（炭素）をイオン注入法により導入する際に、第２の実施形態と異なり、ＳｉＣ基板１０表面にパターニングされたマスク材３３をマスクにイオン注入を行う。マスク材３３は、例えば、フォトレジストである。
【００５９】
イオン注入後にマスク材を除去した後に、ｎ型ＳｉＣ層１２を形成する。
【００６０】
本実施形態の半導体基板の製造方法によれば、ｎ型ＳｉＣ層１２をエピタキシャル成長により形成する際に、ＳｉＣ基板１０の表面に、高炭素濃度領域１１以外の、炭素濃度が低く、イオン注入によるダメージを受けていない低炭素濃度領域１３が存在する。
【００６１】
ｎ型ＳｉＣ層１２が、結晶性の良好な低炭素濃度領域１３を種結晶として成長することで、結晶性の優れたｎ型ＳｉＣ層１２が形成可能となる。
【００６２】
したがって、本実施形態の半導体基板５００を用いることで、特性の優れたデバイスを製造することが可能となる。
【００６３】
なお、ＳｉＣ基板１０表面にＣ（炭素）を導入する際、炭素含有膜からＳｉＣ基板１０中にＣ（炭素）を拡散させる方法を用いても、本実施形態の効果が得られる。炭素濃度が高いＳｉＣ基板１０表面より、炭素濃度が低いＳｉＣ基板１０表面の方が、結晶性の良いｎ型ＳｉＣ層１２を形成しやすい。なお、炭素含有膜を、熱処理に先立ちパターニングすることで、Ｃ（炭素）のＳｉＣ基板１０表面への導入を選択的に行うことが出来る。
【００６４】
（第４の実施形態）
【００６５】
本実施形態の半導体装置は、第２の実施形態の半導体基板を備える。したがって、第２の実施形態と重複する内容については記述を省略する。
【００６６】
図８は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置６００は、メサ型のＰＩＮダイオードである。
【００６７】
このＰＩＮダイオード６００は、ＳｉＣ基板１０を備えている。ＳｉＣ基板１０は、ｎ＋型の単結晶ＳｉＣ基板である。例えば、表面が０．２度以上１０度以下のオフ角で｛０００１｝面から傾斜する４Ｈ−ＳｉＣの基板である。
【００６８】
このＳｉＣ基板１０上にはｎ型ＳｉＣ層１２が形成されている。ｎ型ＳｉＣ層１２は、エピタキシャル成長層である。ｎ型ＳｉＣ層１２は、ＰＩＮダイオード６００のドリフト層である。ＳｉＣ基板１０のｎ型ＳｉＣ層１２と接する部分に、高炭素濃度領域１１が設けられる。
【００６９】
ｎ型ＳｉＣ層１２は、ｎ型不純物として、例えば、Ｎ（窒素）を含む。ｎ型ＳｉＣ層１２の不純物濃度は、例えば、１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。ｎ型ＳｉＣ層１２の膜厚は、例えば、５μｍ以上２００μｍ以下である。
【００７０】
ｎ型ＳｉＣ層１２上に、ｐ型不純物を含むｐ型ＳｉＣ層１４が形成される。ｐ型ＳｉＣ層１４は、エピタキシャル成長層である。
【００７１】
ｐ型ＳｉＣ層１４は、例えば、Ａｌ（アルミニウム）をｐ型不純物として含み、不純物濃度が１×１０１６ｃｍ−３以上１×１０２２ｃｍ−３以下である。ｐ型ＳｉＣ層１４の膜厚は、例えば、０．２μｍ以上３μｍ以下である。
【００７２】
そして、ｐ型ＳｉＣ層１４と電気的に接続される導電性のアノード電極１６を備えている。アノード電極１６は、例えば、Ｎｉ（ニッケル）のバリアメタル層１６ａと、バリアメタル層１６ａ上のＡｌ（アルミニウム）のメタル層１６ｂとで構成される。
【００７３】
また、ＳｉＣ基板１０の裏面には、導電性のカソード電極１８が形成されている。カソード電極１８は、例えば、Ｎｉ（ニッケル）である。
【００７４】
ＰＩＮダイオード６００には、アノード電極１６の両側に設けられ、ｐ型ＳｉＣ層１４表面からｎ型ＳｉＣ層１２に達する溝部２０が設けられている。溝部２０は、例えば、図示しない酸化膜で埋め込まれる。溝部２０を設けることにより、リーク電流を低減し、高耐圧のＰＩＮダイオード６００が実現される。
【００７５】
本実施形態の半導体装置は、ドリフト層となるｎ型ＳｉＣ層１２中の炭素空孔が低減されている。したがって、ｎ型ＳｉＣ層１２中の正孔のライフタイムが長くなり、低オン抵抗のＰＩＮダイオード６００が実現される。
【００７６】
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に本発明を適用することも可能である。
【００７７】
また、実施形態では、バイポーラデバイスとしてＰＩＮダイオードを例に説明したが、ドリフト層にｎ型のＳｉＣ層を用いるバイポーラデバイスであれば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＢＪＴ（Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）等、その他のバイポーラデバイスにも本発明を適用することが可能である。
【００７８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７９】
１０      ＳｉＣ基板
１１      高炭素濃度領域（領域）
１２      ｎ型ＳｉＣ層
１００    半導体基板
２００    半導体基板
３００    半導体基板
４００    半導体基板
５００    半導体基板
６００    ＰＩＮダイオード（半導体装置）
【図１】
2015179787.tif 000003
【図２】
2015179787.tif 000004
【図３】
2015179787.tif 000005
【図４】
2015179787.tif 000006
【図５】
2015179787.tif 000007
【図６】
2015179787.tif 000008
【図７】
2015179787.tif 000009
【図８】
2015179787.tif 000010