(57)【要約】【課題】電源の投入から回路動作が安定するまでの時間を短縮しつつ、回路動作安定後における外乱ノイズの影響からの復帰時間を短縮することが可能な差動増幅回路を提供する。【解決手段】差動増幅回路は、前記オペアンプの非反転入力端子と、前記基準電圧ノードとの間に接続され、その抵抗値が可変である第１のバイアス抵抗を備える。差動増幅回路は、前記オペアンプの反転入力端子と前記基準電圧ノードとの間に接続され、その抵抗値が可変である第２のバイアス抵抗を備える。差動増幅回路は、前記第１のバイアス抵抗の抵抗値および前記第２のバイアス抵抗の抵抗値を同期して制御する制御回路を備える。【選択図】図１
2015115881.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力端子と第２の入力端子に入力された信号を増幅して出力する差動増幅回路であって、
一端が前記第１の入力端子に接続された第１の入力抵抗と、
一端が前記第２の入力端子に接続された第２の入力抵抗と、
非反転入力端子が前記第１の入力抵抗の他端に接続され、反転入力端子が前記第２の入力抵抗の他端に接続され、反転出力端子から第１の差動信号を出力するとともに非反転出力端子から第２の差動信号を出力するオペアンプと、
前記オペアンプの反転出力端子と非反転入力端子との間に接続された第１の帰還抵抗と、
前記オペアンプの非反転出力端子と反転入力端子との間に接続された第２の帰還抵抗と、
基準電圧を生成して基準電圧ノードに出力する基準電圧生成回路と、
前記第１の入力端子と、前記基準電圧ノードとの間に接続され、その抵抗値が可変である第１のバイアス抵抗と、
前記第２の入力端子と、前記基準電圧ノードとの間に接続され、その抵抗値が可変である第２のバイアス抵抗と、
前記第１のバイアス抵抗の抵抗値および前記第２のバイアス抵抗の抵抗値を同期して制御する制御回路と、を備える
ことを特徴とする差動増幅回路。
【請求項２】
前記制御回路は、
電源の投入時において、前記第１のバイアス抵抗の抵抗値を第１の値に設定し且つ前記第２のバイアス抵抗の抵抗値を第２の値に設定し、  
その後、前記第１のバイアス抵抗の抵抗値を前記第１の値よりも大きい第３の値に設定し且つ前記第２のバイアス抵抗の抵抗値を前記第２の値よりも大きい第４の値に設定する
ことを特徴とする請求項１に記載の差動増幅回路。
【請求項３】
前記制御回路は、
前記基準電圧生成回路が動作を開始した後、予め設定した所定期間の経過後、前記第１のバイアス抵抗の抵抗値を前記第３の値に設定し且つ前記第２のバイアス抵抗の抵抗値を前記第４の値に設定する
ことを特徴とする請求項２に記載の差動増幅回路。
【請求項４】
前記第１のバイアス抵抗の第３の値および前記第２のバイアス抵抗の第４の値は、前記第１の入力抵抗および前記第２の入力抵抗の抵抗値よりも大きく、且つ、前記第１の帰還抵抗および前記第２の帰還抵抗の抵抗値よりも小さい
ことを特徴とする請求項２に記載の差動増幅回路。
【請求項５】
電源と接地との間に直列に接続されたコンデンサマイクと負荷抵抗とを有し、前記コンデンサマイクと前記負荷抵抗との間のアナログ信号を出力するマイクロフォンと、
前記マイクロフォンの出力と第１の入力端子との間に接続された第１の容量と、
前記接地と第２の入力端子との間に接続された第２の容量と、
前記第１の入力端子と前記第２の入力端子に入力された信号を増幅して出力する差動増幅回路と、を備え、
前記差動増幅回路は、
一端が前記第１の入力端子に接続された第１の入力抵抗と、
一端が前記第２の入力端子に接続された第２の入力抵抗と、
非反転入力端子が前記第１の入力抵抗の他端に接続され、反転入力端子が前記第２の入力抵抗の他端に接続され、反転出力端子から第１の差動信号を出力するとともに非反転出力端子から第２の差動信号を出力するオペアンプと、
前記オペアンプの反転出力端子と非反転入力端子との間に接続された第１の帰還抵抗と、
前記オペアンプの非反転出力端子と反転入力端子との間に接続された第２の帰還抵抗と、
基準電圧を生成して基準電圧ノードに出力する基準電圧生成回路と、
前記オペアンプの非反転入力端子と、前記基準電圧ノードとの間に接続され、その抵抗値が可変である第１のバイアス抵抗と、
前記オペアンプの反転入力端子と前記基準電圧ノードとの間に接続され、その抵抗値が可変である第２のバイアス抵抗と、
前記第１のバイアス抵抗の抵抗値および前記第２のバイアス抵抗の抵抗値を同期して制御する制御回路と、を備える
ことを特徴とするマイクアンプシステム。
【請求項６】
前記制御回路は、
電源の投入時において、前記第１のバイアス抵抗の抵抗値を第１の値に設定し且つ前記第２のバイアス抵抗の抵抗値を第２の値に設定し、  
その後、前記第１のバイアス抵抗の抵抗値を前記第１の値よりも大きい第３の値に設定し且つ前記第２のバイアス抵抗の抵抗値を前記第２の値よりも大きい第４の値に設定する
ことを特徴とする請求項５に記載のマイクアンプシステム。
【請求項７】
前記第１のバイアス抵抗の第３の値および前記第２のバイアス抵抗の第４の値は、前記負荷抵抗の抵抗値よりも大きい
ことを特徴とする請求項６に記載のマイクアンプシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
差動増幅回路およびマイクアンプシステムに関する。
【背景技術】
【０００２】
従来、オーディオで用いられるマイクアンプシステムがある。この従来のマイクアンプシステムは、例えば、マイクロフォンと、差動増幅回路と、Ａ／Ｄ変換器と、を備える。
【０００３】
ここで、マイクロフォンと差動増幅回路の間にはカップリング容量が接続される。このカップリング容量は、音声帯域２０Hz〜２０kHzを通す必要があることから、通常、数uF〜数十uFに設定される。差動増幅回路の利得は、例えば、タブレット用途の場合、約4０dB程度である。入力インピーダンス（≒入力抵抗）は高く２０kΩ程度ある。
【０００４】
このような従来のマイクアンプシステムにおいて、差動増幅回路が安定に動作するには、差動増幅回路の入力端子が所定の電位（＝動作点）にて安定に動作する必要がある。また、所定の電位から外れた場合、速やかに復帰する必要がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１６６５５３
【特許文献２】特開２０１１−５５４７３
【特許文献３】特開２００８−１４８１４７
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電源の投入から回路動作が安定するまでの時間を短縮しつつ、回路動作安定後における外乱ノイズの影響からの復帰時間を短縮することが可能な差動増幅回路及びマイクアンプシステムを提供する。
【課題を解決するための手段】
【０００７】
実施形態に従った差動増幅回路は、第１の入力端子と第２の入力端子に入力された信号を増幅して出力する差動増幅回路である。
【０００８】
差動増幅回路は、一端が前記第１の入力端子に接続された第１の入力抵抗を備える。差動増幅回路は、一端が前記第２の入力端子に接続された第２の入力抵抗を備える。差動増幅回路は、非反転入力端子が前記第１の入力抵抗の他端に接続され、反転入力端子が前記第２の入力抵抗の他端に接続され、反転出力端子から第１の差動信号を出力するとともに非反転出力端子から第２の差動信号を出力するオペアンプを備える。差動増幅回路は、前記オペアンプの反転出力端子と非反転入力端子との間に接続された第１の帰還抵抗を備える。差動増幅回路は、前記オペアンプの非反転出力端子と反転入力端子との間に接続された第２の帰還抵抗を備える。差動増幅回路は、基準電圧を生成して基準電圧ノードに出力する基準電圧生成回路を備える。差動増幅回路は、前記第１の入力端子と、前記基準電圧ノードとの間に接続され、その抵抗値が可変である第１のバイアス抵抗を備える。差動増幅回路は、前記第２の入力端子と前記基準電圧ノードとの間に接続され、その抵抗値が可変である第２のバイアス抵抗を備える。差動増幅回路は、前記第１のバイアス抵抗の抵抗値および前記第２のバイアス抵抗の抵抗値を同期して制御する制御回路を備える。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１の実施形態に係る差動増幅回路１００を含むマイクアンプシステム１０００の構成の一例を示す図である。
【図２】図２は、図１に示す第１のバイアス抵抗ＲＢ１と第２のバイアス抵抗ＲＢ２の具体的な回路構成の一例を示す図である。
【図３】図３（ａ）は、電源電圧ＶＤＤの波形の一例を示す波形図である。図３（ｂ）は、イネーブル信号Ｅｎａｂｌｅの波形の一例を示す波形図である。図３（ｃ）は、基準電圧ＶＲＥＦの波形の一例を示す波形図である。図３（ｄ）は、制御信号ＣＨＡＲＧＥの波形の一例を示す波形図である。図３（ｅ）は、第１の入力端子ＩＮＰの第１の入力信号の波形の一例を示す波形図である。
【図４】図４は、外乱ノイズが発生した場合における、第１の実施形態および比較例に係る差動増幅回路の入力端子の電位と時間との関係の一例を示す特性図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１１】
図１は、第１の実施形態に係る差動増幅回路１００を含むマイクアンプシステム１０００の構成の一例を示す図である。また、図２は、図１に示す第１のバイアス抵抗ＲＢ１と第２のバイアス抵抗ＲＢ２の具体的な回路構成の一例を示す図である。
【００１２】
図１に示すように、例えば、オーディオで用いられるマイクアンプシステム１０００は、マイクロフォンＭＦと、第１の容量Ｃ１と、第２の容量Ｃ２と、差動増幅回路１００と、Ａ／Ｄ変換器Ｙと、を備える。
【００１３】
マイクロフォンＭＦは、電源と接地との間に直列に接続されたコンデンサマイクＣＭと負荷抵抗ＲＬとを有する。このマイクロフォンＭＦは、コンデンサマイクＣＭと負荷抵抗ＲＬとの間の出力ＴＯのアナログ信号を出力する。
【００１４】
第１の容量Ｃ１は、マイクロフォンＭＦの出力ＴＯと差動増幅回路１００の第１の入力端子ＩＮＰとの間に接続されている。
【００１５】
第２の容量Ｃ２は、接地と差動増幅回路１００の第２の入力端子ＩＮＮとの間に接続されている。
【００１６】
差動増幅回路１００は、電源から電力が供給されて動作し、第１の入力端子ＩＮＰと第２の入力端子ＩＮＮに入力された信号を増幅して出力する。
【００１７】
ここで、図１に示すように、差動増幅回路１００は、例えば、第１の入力抵抗ＲＩ１と、第２の入力抵抗ＲＩ２と、オペアンプＡと、第１の帰還抵抗ＲＦ１と、第２の帰還抵抗ＲＦ２と、基準電圧生成回路Ｇと、第１のバイアス抵抗ＲＢ１と、第２のバイアス抵抗ＲＢ２と、制御回路ＣＯＮと、を備える。
【００１８】
第１の入力抵抗ＲＩ１は、一端が第１の入力端子ＩＮＰに接続されている。
【００１９】
第２の入力抵抗ＲＩ２は、一端が第２の入力端子ＩＮＮに接続されている。
【００２０】
オペアンプＡは、非反転入力端子が第１の入力抵抗ＲＩ１の他端に接続され、反転入力端子が第２の入力抵抗ＲＩ２の他端に接続されている。また、オペアンプＡは、反転出力端子から第１の差動信号Ｓ１を出力するとともに非反転出力端子から第２の差動信号Ｓ２を出力する。
【００２１】
第１の帰還抵抗ＲＦ１は、オペアンプＡの反転出力端子と非反転入力端子との間に接続されている。
【００２２】
第２の帰還抵抗ＲＦ２は、オペアンプＡの非反転出力端子と反転入力端子との間に接続されている。
【００２３】
基準電圧生成回路Ｇは、電源が供給される電源電圧ＶＤＤから基準電圧ＶＲＥＦを生成して基準電圧ノードＴＶに出力する。この基準電圧生成回路Ｇは、イネーブル信号Ｅｎａｂｌｅに応じて、動作を開始して、基準電圧ノードＴＶの電圧を接地電位から所定の目標値まで上昇させる。これにより、基準電圧ノードＴＶから所定の基準電圧ＶＲＥＦが出力されることとなる。
【００２４】
なお、基準電圧ＶＲＥＦは、オペアンプＡの動作点を決める電圧としても用いられる。
【００２５】
また、第１のバイアス抵抗ＲＢ１は、差動増幅回路１００の第１の入力端子ＩＮＰと、基準電圧ノードＴＶとの間に接続されている。この第１のバイアス抵抗ＲＢ１を介して、第１の入力端子ＩＮＰは、基準電圧生成回路Ｇによりチャージされる。
【００２６】
そして、この第１のバイアス抵抗ＲＢ１は、その抵抗値が可変である。したがって、この第１のバイアス抵抗ＲＢ１の抵抗値が制御されることにより、第１の入力端子ＩＮＰがチャージされる速度が制御される。
【００２７】
この第１のバイアス抵抗ＲＢ１は、例えば、図２に示すように、第１の抵抗素子Ｘ１と、第２の抵抗素子Ｘ２と、第１のスイッチ素子ＳＷ１と、を有する。
【００２８】
第１の抵抗素子Ｘ１は、第１の入力端子ＩＮＰと基準電圧ノードＴＶとの間に接続されている。
【００２９】
第２の抵抗素子Ｘ２は、第１の入力端子ＩＮＰと基準電圧ノードＴＶとの間に接続されている。
【００３０】
第１のスイッチ素子ＳＷ１は、第１の入力端子ＩＮＰと基準電圧ノードＴＶとの間で、第２の抵抗素子Ｘ２と直列に接続されている。この第１のスイッチ素子ＳＷ１は、制御回路ＣＯＮによりオン／オフが制御される。
【００３１】
そして、第１の抵抗素子Ｘ１は、第１の入力端子ＩＮＰと基準電圧ノードＴＶとの間で、上述の第２の抵抗素子Ｘ２および第１のスイッチ素子ＳＷ１と並列に接続されている。
【００３２】
ここで、例えば、制御信号ＣＨＡＲＧＥにより、第１のスイッチ素子ＳＷ１をオンする。これにより、第１のバイアス抵抗ＲＢ１の抵抗値が第１の値（第１の抵抗素子Ｘ１と第２の抵抗素子Ｘ２の合成抵抗値）に設定される。
【００３３】
一方、制御信号ＣＨＡＲＧＥにより、第１のスイッチ素子ＳＷ１をオフする。これにより、第１のバイアス抵抗ＲＢ１の抵抗値が第３の値（第１の抵抗素子Ｘ１の抵抗値）に設定される。
【００３４】
また、図１に示すように、第２のバイアス抵抗ＲＢ２は、差動増幅回路１００の第２の入力端子ＩＮＮと基準電圧ノードＴＶとの間に接続されている。この第２のバイアス抵抗ＲＢ２を介して、第２の入力端子ＩＮＮは、基準電圧生成回路Ｇによりチャージされる。
【００３５】
そして、第２のバイアス抵抗ＲＢ２は、その抵抗値が可変である。したがって、この第２のバイアス抵抗ＲＢ２の抵抗値が制御されることにより、第２の入力端子ＩＮＮがチャージされる速度が制御される。
【００３６】
この第２のバイアス抵抗ＲＢ２は、例えば、図２に示すように、第３の抵抗素子Ｘ３と、第２のスイッチ素子ＳＷ２と、第４の抵抗素子Ｘ４と、を有する。
【００３７】
第３の抵抗素子Ｘ３は、第２の入力端子ＩＮＮと基準電圧ノードＴＶとの間に接続されている。
【００３８】
第４の抵抗素子Ｘ４は、第２の入力端子ＩＮＮと基準電圧ノードＴＶとの間に接続されている。
【００３９】
第２のスイッチ素子ＳＷ２は、第２の入力端子ＩＮＮと基準電圧ノードＴＶとの間で第４の抵抗素子Ｘ４と直列に接続されている。この第２のスイッチ素子ＳＷ２は、制御回路ＣＯＮによりオン／オフが制御される。
【００４０】
そして、第３の抵抗素子Ｘ３は、第２の入力端子ＩＮＮと基準電圧ノードＴＶとの間で、上述の第４の抵抗素子Ｘ４および第２のスイッチ素子ＳＷ２と並列に接続されている。
【００４１】
ここで、例えば、制御信号ＣＨＡＲＧＥにより、第２のスイッチ素子ＳＷ２をオンする。これにより、第２のバイアス抵抗ＲＢ２の抵抗値が第２の値（第３の抵抗素子Ｘ３と第４の抵抗素子Ｘ４の合成抵抗値）に設定される。
【００４２】
一方、制御信号ＣＨＡＲＧＥにより、第２のスイッチ素子ＳＷ２をオフする。これにより、第２のバイアス抵抗ＲＢ２の抵抗値が第４の値（第３の抵抗素子Ｘ３の抵抗値）に設定される。
【００４３】
なお、第１のバイアス抵抗ＲＢ１の抵抗値（少なくとも第３の値）および第２のバイアス抵抗ＲＢ２の抵抗値（少なくとも第４の値）は、第１の入力抵抗ＲＩ１および第２の入力抵抗ＲＩ２の抵抗値よりも大きくなるように制御される。
【００４４】
これにより、第１の入力端子ＩＮＰと第２の入力端子ＩＮＮに入力されるアナログ信号への影響（信号の減衰）を小さくすることができる。
【００４５】
さらに、第１のバイアス抵抗ＲＢ１の抵抗値（少なくとも第３の値）および第２のバイアス抵抗ＲＢ２の抵抗値（少なくとも第４の値）は、第１の帰還抵抗ＲＦ１および第２の帰還抵抗ＲＦ２の抵抗値よりも小さくなるように制御される。
【００４６】
これにより、第１の入力端子ＩＮＰおよび第２の入力端子ＩＮＮが所定の電圧に収束する時間を従来よりも短くすることができる。
【００４７】
また、第１のバイアス抵抗ＲＢ１の抵抗値（少なくとも第３の値）および第２のバイアス抵抗ＲＢ２の抵抗値（少なくとも第４の値）は、負荷抵抗ＲＬの抵抗値よりも大きくなるように制御される。
【００４８】
これにより、マイクロフォンＭＦの出力のアナログ信号へ与える影響（信号の減衰）を小さくすることができる。
【００４９】
また、図１に示すように、Ａ／Ｄ変換回路Ｙは、第１の差動信号Ｓ１および第２の差動信号Ｓ２をアナログ／デジタル変換したデジタル信号ＳＤを出力する。なお、このデジタル信号ＳＤは、処理部（図示せず）により信号処理されて音声信号としてデジタル処理される。
【００５０】
また、制御回路ＣＯＮは、制御信号ＣＨＡＲＧＥを生成して、第１のバイアス抵抗ＲＢ１の抵抗値および第２のバイアス抵抗ＲＢ２の抵抗値を同期して制御する。なお、より好ましくは、制御回路ＣＯＮは、第１のバイアス抵抗ＲＢ１の抵抗値と第２のバイアス抵抗ＲＢ２の抵抗値とが等しくなるように制御する。
【００５１】
ここで、例えば、制御回路ＣＯＮは、電源の投入時において、第１のバイアス抵抗ＲＢ１の抵抗値を第１の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第２の値に設定する。
【００５２】
より具体的には、例えば、図２に示すように、制御回路ＣＯＮは、制御信号ＣＨＡＲＧＥにより、第１のスイッチ素子ＳＷ１をオンし、且つ第２のスイッチ素子ＳＷ２をオンする。これにより、第１のバイアス抵抗ＲＢ１の抵抗値を第１の値に設定し、且つ第２のバイアス抵抗ＲＢ２の抵抗値を第２の値に設定する。
【００５３】
その後、制御回路ＣＯＮは、第１のバイアス抵抗ＲＢ１の抵抗値を第１の値よりも大きい第３の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第２の値よりも大きい第４の値に設定する。
【００５４】
より具体的には、例えば、図２に示すように、制御回路ＣＯＮは、制御信号ＣＨＡＲＧＥにより、第１のスイッチ素子ＳＷ１をオフし、且つ第２のスイッチ素子ＳＷ２をオフする。これにより、第１のバイアス抵抗ＲＢ１の抵抗値を第３の値（第１の抵抗素子Ｘ１の抵抗値）に設定し、且つ第２のバイアス抵抗ＲＢ２の抵抗値を第４の値（第３の抵抗素子Ｘ３の抵抗値）に設定する。
【００５５】
このように、制御回路ＣＯＮは、電源の投入時において、第１、第２のバイアス抵抗ＲＢ１、ＲＢ２の抵抗値が小さくなるように制御する。これにより、第１、第２の入力端子ＩＮＰ、ＩＮＮの電位が所定の電位まで遷移する時間（時定数）を短くし、オペアンプＡの動作点が安定するまでの時間を速くすることができる。
【００５６】
その後（オペアンプＡの動作が安定した後）、制御回路ＣＯＮは、第１、第２のバイアス抵抗ＲＢ１、ＲＢ２の抵抗値が、差動増幅回路の性能に影響しない範囲の値まで大きくなるように制御する。これにより、第１、第２の入力端子の電位が所定の電位へ遷移する時間（時定数）を比較的短く保ち、外乱ノイズからの復帰時間を短くすることができる。なお、本願のような第１、第２のバイアス抵抗ＲＢ１，ＲＢ２が無い場合は、外乱ノイズが発生すると時定数が長いために復帰時間が長くかかってしまう。
【００５７】
なお、制御回路ＣＯＮは、イネーブル信号Ｅｎａｂｌｅにより、電源の投入や基準電圧生成回路Ｇの動作に関する情報等を取得するようになっている。
【００５８】
例えば、イネーブル信号Ｅｎａｂｌｅは、電源の投入後、電源電圧ＶＤＤが所定値になったことを規定する。そして、基準電圧生成回路Ｇは、このイネーブル信号Ｅｎａｂｌｅに応じて動作を開始し、基準電圧ＶＲＥＦを生成する。この場合、制御回路ＣＯＮは、このイネーブル信号Ｅｎａｂｌｅにより、基準電圧生成回路Ｇの動作が開始するタイミングで第１のバイアス抵抗ＲＢ１と第２のバイアス抵抗ＲＢ２の抵抗値を制御することができる。  
また、制御回路ＣＯＮは、電源の投入後であって、イネーブル信号Ｅｎａｂｌｅに応じて基準電圧生成回路Ｇが動作を開始した後、予め設定した所定期間の経過後、第１のバイアス抵抗ＲＢ１の抵抗値を第３の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第４の値に設定するようにしてもよい。
【００５９】
また、制御回路ＣＯＮは、電源の投入後であって、第１の差動信号Ｓ１と第２の差動信号Ｓ２の平均値が、オペアンプＡの動作点に達した後、第１のバイアス抵抗ＲＢ１の抵抗値を第３の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第４の値に設定するようにしてもよい。
【００６０】
また、制御回路ＣＯＮは、基準電圧ＶＲＥＦが予め設定された値に達した後、第１のバイアス抵抗ＲＢ１の抵抗値を第３の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第４の値に設定するようにしてもよい。
【００６１】
また、制御回路ＣＯＮは、イネーブル信号Ｅｎａｂｌｅに応じて、第１のバイアス抵抗ＲＢ１の抵抗値を第１の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第２の値に設定するようにしてもよい。その後、制御回路ＣＯＮは、予め設定した所定期間の経過後、第１のバイアス抵抗ＲＢ１の抵抗値を第３の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第４の値に設定する。
【００６２】
また、制御回路ＣＯＮは、デジタル信号ＳＤに応じて、第１のバイアス抵抗ＲＢ１の抵抗値および第２のバイアス抵抗ＲＢ２の抵抗値を同期して制御するようにしてもよい。
【００６３】
例えば、オペアンプＡが動作を開始すると、Ａ／Ｄ変換回路Ｙによるデジタル信号ＳＤの出力が開始される。そして、オペアンプＡの動作が安定すると、デジタル信号ＳＤが所定の値を示すこととなる。
【００６４】
そこで、制御回路ＣＯＮは、Ａ／Ｄ変換回路Ｙによるデジタル信号ＳＤの出力が開始された時、第１のバイアス抵抗ＲＢ１の抵抗値を第１の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第２の値に設定するようにしてもよい。そして、その後、制御回路ＣＯＮは、デジタル信号ＳＤが所定の値を示した後、第１のバイアス抵抗ＲＢ１の抵抗値を第３の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第４の値に設定するようにしてもよい。
【００６５】
ここで、以上のような構成を有する本実施形態に係る差動増幅回路１００の動作特性の一例について説明する。図３（ａ）は、電源電圧ＶＤＤの波形の一例を示す波形図である。図３（ｂ）は、イネーブル信号Ｅｎａｂｌｅの波形の一例を示す波形図である。図３（ｃ）は、基準電圧ＶＲＥＦの波形の一例を示す波形図である。図３（ｄ）は、制御信号ＣＨＡＲＧＥの波形の一例を示す波形図である。図３（ｅ）は、第１の入力端子ＩＮＰの第１の入力信号の波形の一例を示す波形図である。なお、この図３（ｅ）は、マイクロフォンＭＦから信号が出力されていない状態を示している。
【００６６】
例えば、図３（ａ）に示すように、先ず、時刻ｔ０において、電源が投入されて、電源電圧ＶＤＤが上昇し始める。
【００６７】
この時刻ｔ０においては、イネーブル信号Ｅｎａｂｌｅは、“Ｌｏｗ”レベルであり（図３（ｂ））、基準電圧生成回路Ｇは動作を停止している。このため、基準電圧ＶＲＥＦは、接地電圧である（図３（ｃ））。
【００６８】
また、この時刻ｔ０においては、制御回路ＣＯＮは、制御信号ＣＨＡＲＧＥを“Ｌｏｗ”レベルに制御している（図３（ｄ））。これにより、第１のバイアス抵抗ＲＢ１の抵抗値は第３の値に設定され且つ第２のバイアス抵抗ＲＢ２の抵抗値が第４の値に設定されている。
【００６９】
さらに、この時刻ｔ０においては、マイクロフォンＭＦから信号が入力されていないため、第１の入力端子ＩＮＰの第１の入力信号は接地電圧レベルである（図３（ｅ））。
【００７０】
次に、時刻ｔ１において、電源電圧ＶＤＤが所定値になる。
【００７１】
そして、この時刻ｔ１に、イネーブル信号Ｅｎａｂｌｅが、“Ｈｉｇｈ”レベルになり（図３（ｂ））、基準電圧生成回路Ｇが動作を開始する。このため、基準電圧ＶＲＥＦが、上昇し始める（図３（ｃ））。
【００７２】
また、この時刻ｔ１においては、制御回路ＣＯＮは、イネーブル信号Ｅｎａｂｌｅが、“Ｈｉｇｈ”レベルであるので、制御信号ＣＨＡＲＧＥを“Ｈｉｇｈ”レベルに制御する（図３（ｄ））。これにより、第１のバイアス抵抗ＲＢ１の抵抗値は第３の値よりも小さい第１の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第４の値よりも小さい第２の値に設定する。
【００７３】
さらに、この時刻ｔ１においては、第１の入力端子ＩＮＰが第１のバイアス抵抗ＲＢ１を介して基準電圧生成回路Ｇによりチャージされ、第１の入力端子ＩＮＰの第１の入力信号は基準電圧ＶＲＥＦの上昇に応じて上昇する（図３（ｅ））。
【００７４】
次に、時刻ｔ２において、基準電圧ＶＲＥＦが、予め設定された値に達する（図３（ｃ））。
【００７５】
また、この時刻ｔ２においては、制御回路ＣＯＮは、時刻ｔ１から予め設定した所定期間が経過したので、制御信号ＣＨＡＲＧＥを“Ｌｏｗ”レベルに制御する（図３（ｄ））。これにより、第１のバイアス抵抗ＲＢ１の抵抗値が第３の値に設定され且つ第２のバイアス抵抗ＲＢ２の抵抗値が第４の値に設定される。
【００７６】
さらに、第１の入力端子ＩＮＰが第１のバイアス抵抗ＲＢ１を介して基準電圧生成回路Ｇによりチャージされ、第１の入力端子ＩＮＰから入力される第１の入力信号は所定値に達する（図３（ｅ））。
【００７７】
このように、制御回路ＣＯＮは、電源の投入（時刻ｔ０）後であって、イネーブル信号Ｅｎａｂｌｅに応じて基準電圧生成回路Ｇが動作を開始（時刻ｔ１）した後、予め設定した所定期間（時刻ｔ１〜時刻ｔ２）の経過後、制御信号ＣＨＡＲＧＥを“Ｌｏｗ”レベルにする。
【００７８】
これにより、第１のバイアス抵抗ＲＢ１の抵抗値を第３の値に設定し且つ第２のバイアス抵抗ＲＢ２の抵抗値を第４の値に設定する。
【００７９】
以上のように、オペアンプＡにおいて、電源投入から動作点が安定するまでの期間は第１および第２のバイアス抵抗ＲＢ１、ＲＢ２を第１および第２の値に、動作点安定後は第１および第２のバイアス抵抗ＲＢ１、ＲＢ２を第３および第４の値に切り替える。
【００８０】
これにより、後述のように、差動増幅回路の入力端子が所定の電位へ遷移する時間（時定数）を切り替え、電源投入から動作点が安定するまでの時間を短く、且つ、動作点安定後、外乱ノイズによって動作点が外れた状態からの復帰を速やかにすることができる。
【００８１】
ここで、例えば、第１の容量Ｃ１、第２の容量Ｃ２がＣ１＝Ｃ２＝１ｕＦであり、負荷抵抗ＲＬがＲＬ＝２.２kΩであり、第１および第２の入力抵抗ＲＩ１，ＲＩ２がＲＩ１＝ＲＩ２＝２０ｋΩであり、第１および第２の帰還抵抗ＲＦ１，ＲＦ２がＲＦ１＝ＲＦ２＝２ＭΩである場合を想定する。この場合、動作点安定後の性能に影響を与えない範囲のバイアス抵抗ＲＢ１、ＲＢ２は、負荷抵抗ＲＬ＝２.２kΩに対して大きい値ＲＢ１＝ＲＢ２＝１００kΩ程度に設定する。
【００８２】
そして、電源投入時のバイアス抵抗ＲＢ１、ＲＢ２は、基準電圧生成回路Ｇに影響を与えない程度の値、ここではＲＢ１＝ＲＢ２＝１kΩとする。
【００８３】
この場合、電源投入時の時定数ｔは、以下の式（１）のように表される。
ｔ≒Ｃ１×（ＲＢ１／（１＋（ＲＢ１／（ＲＩ１＋ＲＦ１））））
ＲＢ１＝１ｋΩは、ＲＩ１＋ＲＦ１＝２．０２ＭΩよりも小さいので、
ＲＢ１／（ＲＩ１＋ＲＦ１）≒０      
ｔ≒Ｃ１×ＲＢ１＝１ｕＦ×１ｋΩ＝１ｍ秒                      ・・・（１）
【００８４】
また、動作点安定後の時定数ｔは、以下の式（２）のように表される。
ｔ≒Ｃ１×（ＲＢ１／（１＋（ＲＢ１／（ＲＩ１＋ＲＦ１））））
ＲＢ１＝１００ｋΩは、ＲＩ１＋ＲＦ１＝２．０２ＭΩよりの小さいので、
ＲＢ１／（ＲＩ１＋ＲＦ１）≒０
ｔ≒Ｃ１×ＲＢ１＝１ｕＦ×１００ｋΩ＝０．１秒                 ・・・（２）
【００８５】
この式（２）に示すように、動作点安定後の時定数ｔは０．１秒程度で非常に短く、後述の比較例と比較しても、外乱ノイズによって動作点が外れた状態からの復帰が格段に速くなる。
【００８６】
ここで、図４は、外乱ノイズが発生した場合における、第１の実施形態および比較例に係る差動増幅回路の入力端子の電位と時間との関係の一例を示す特性図である。なお、この図４において、縦軸は、差動増幅回路１００の第１の入力端子ＩＮＰの電位であり、横軸は時間である。ここで、比較例は、第１、第２のバイアス抵抗が無い差動増幅回路の特性を示すものである。
【００８７】
動作点安定後、０msec直後に外乱ノイズが注入されている（実施形態は、図３（ｅ）の時刻ｔ３に対応）。この図４からも明らかなように、本実施形態は、比較例と比較して外乱ノイズによって動作点が外れた状態からの復帰が格段に速くなっている。
【００８８】
このように、本実施形態は、動作点が安定するまでの時間を短くできるとともに、動作点安定後、外乱ノイズによって動作点が外れた状態からの復帰を速くすることが可能となる。また、非常に簡単な回路構成で実現することができる。
【００８９】
以上のように、本実施形態に係る差動増幅回路によれば、電源の投入から回路動作が安定するまでの時間を短縮しつつ、回路動作安定後における外乱ノイズの影響からの復帰時間を短縮することができる。
【００９０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００９１】
１００  差動増幅回路
１０００  マイクアンプシステム
ＭＦ  マイクロフォン
Ｃ１  第１の容量
Ｃ２  第２の容量
ＲＩ１  第１の入力抵抗
ＲＩ２  第２の入力抵抗
Ａ  オペアンプ
ＲＦ１  第１の帰還抵抗
ＲＦ２  第２の帰還抵抗
Ｇ  基準電圧生成回路
ＲＢ１  第１のバイアス抵抗
ＲＢ２  第２のバイアス抵抗
ＣＯＮ  制御回路
Ｙ  Ａ／Ｄ変換回路
【図１】
2015115881.tif 000003
【図２】
2015115881.tif 000004
【図３】
2015115881.tif 000005
【図４】
2015115881.tif 000006