(57)【要約】【課題】電源電圧制御範囲を大きくしつつ、電力付加効率の劣化を抑えることができるカスコード増幅器を得る。【解決手段】トランジスタ１は、信号が入力されるゲートと、接地されたソースと、ドレインとを有する。トランジスタ３は、ゲートと、トランジスタ１のドレインに接続されたソースと、ドレインとを有する。負荷４がトランジスタ３のドレインに接続されている。ＤＣ−ＤＣコンバータ５が、出力電力に応じて可変な電源電圧を負荷４を介してトランジスタ３のドレインに供給する。バイアス回路６が、電源電圧の関数で表現される電圧をトランジスタ３のゲートに供給する。【選択図】図１
2015115929.tif 000002
【特許請求の範囲】
【請求項１】
信号が入力されるゲートと、接地されたソースと、ドレインとを有する第１のトランジスタと、
ゲートと、前記第１のトランジスタの前記ドレインに接続されたソースと、ドレインとを有する第２のトランジスタと、
前記第２のトランジスタの前記ドレインに接続された負荷と、
出力電力に応じて可変な電源電圧を前記負荷を介して前記第２のトランジスタの前記ドレインに供給するＤＣ−ＤＣコンバータと、
前記電源電圧の関数で表現される電圧を前記第２のトランジスタの前記ゲートに供給する第１のバイアス回路とを備えることを特徴とするカスコード増幅器。
【請求項２】
前記電源電圧が高いほど前記第１のバイアス回路の出力電圧は高くなることを特徴とする請求項１に記載のカスコード増幅器。
【請求項３】
前記電源電圧の関数で表現される電圧を前記第１のトランジスタの前記ゲートに供給する第２のバイアス回路を更に備えることを特徴とする請求項１又は２に記載のカスコード増幅器。
【請求項４】
前記電源電圧が高いほど前記第２のバイアス回路の出力電圧は低くなることを特徴とする請求項３に記載のカスコード増幅器。
【請求項５】
前記第１のバイアス回路の出力電圧の関数で表現される電圧を前記第１のトランジスタの前記ゲートに供給する第２のバイアス回路を更に備えることを特徴とする請求項１又は２に記載のカスコード増幅器。
【請求項６】
前記第１のバイアス回路は、前記第１のトランジスタのドレイン電圧がある一定の電圧以上にならないよう制限することを特徴とする請求項１〜５の何れか１項に記載のカスコード増幅器。
【請求項７】
前記第１のバイアス回路は、前記第１のトランジスタのドレイン電圧がある一定の電圧以下にならないよう制限することを特徴とする請求項１〜５の何れか１項に記載のカスコード増幅器。
【請求項８】
外部から入力した動作モード信号に応じて前記第１のバイアス回路の関数が切り替わることを特徴とする請求項１〜７の何れか１項に記載のカスコード増幅器。
【請求項９】
前記第１のバイアス回路は、
差動入力端子を有し、前記差動入力端子の一方の端子に前記電源電圧が入力される複数のリミッタ増幅器と、
前記複数のリミッタ増幅器の前記差動入力端子の他方の端子にそれぞれ参照電圧を供給する複数の参照電圧源と、
前記複数のリミッタ増幅器の出力を加算する加算器とを有することを特徴とする請求項１〜８の何れか１項に記載のカスコード増幅器。
【請求項１０】
前記第１のバイアス回路の入力と前記第２のトランジスタのドレインの間に接続された低域通過フィルタを更に備えることを特徴とする請求項１〜９の何れか１項に記載のカスコード増幅器。
【請求項１１】
外部から入力されたデジタル情報を記憶するメモリを更に備え、
前記第１のバイアス回路の関数は前記デジタル情報に応じて設定されることを特徴とする請求項１〜１０の何れか１項に記載のカスコード増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、比較的製造費用の安価なシリコンＣＭＯＳで構成されるカスコード増幅器に関し、特に電源電圧制御範囲を大きくしつつ、電力付加効率の劣化を抑えることができるカスコード増幅器に関する。
【背景技術】
【０００２】
一般的に携帯電話等の移動体通信器に使用される送信信号増幅用の高出力増幅器には、高周波特性が良好で耐圧の高いＧａＡｓ  ＨＢＴ等のプロセスを用いた素子が使用される。これらのプロセスで製造された高出力増幅器は最大出力電力時の電力付加効率が最大になるように設計されており、出力電力が下がった時に電力付加効率が急速に劣化する。そこで、出力電力に応じてＤＣ−ＤＣコンバータを用いて高出力増幅器の電源電圧を制御することで出力電力低下時の効率劣化を抑える方法がある（例えば、非特許文献１参照）。
【０００３】
また、ＧａＡｓ  ＨＢＴ等のプロセスは製造費用が比較的高価なため、量産時の製造費用が比較的安価なシリコンのＣＭＯＳプロセスを用いた高出力増幅器も開発されている。ＣＭＯＳで構成される高出力増幅器の場合、トランジスタの高周波特性が高い素子は耐圧が低くなり、耐圧が高い素子は高周波特性が低くなる。そこで、高出力増幅器をカスコード増幅器として構成し、ソース接地トランジスタに低耐圧で高周波特性の高い素子を使用し、ゲート接地トランジスタに高耐圧で高周波特性の低い素子を使用する。ゲート接地トランジスタのゲート電圧はソース接地トランジスタのドレイン電圧が耐圧を超えない電圧に設定される。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Douglas A. Teeter,” Average Current Reduction in (W)CDMA Power Amplifiers”, Radio Frequency Integrated Circuits (RFIC) Symposium, 2006,
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＣＭＯＳで構成されるカスコード増幅器の場合でも、ＧａＡｓ  ＨＢＴで構成される増幅器と同様に電源電圧をＤＣ−ＤＣコンバータを用いて制御することで出力電力低下時の電力付加効率の劣化を抑えることができる。しかし、ゲート接地トランジスタが飽和動作から線形動作に移行する動作点において急激に出力インピーダンスが変化するため、出力信号が歪む。このため、電源電圧を下げられる下限が、ソース接地トランジスタのドレイン電圧とゲート接地トランジスタの飽和ドレイン電圧と出力振幅マージンの和となる。
【０００６】
電源電圧制御範囲を大きくするためにはソース接地トランジスタのドレイン電圧をできるだけ低く設定すればよい。しかし、出力信号電力が大きくなった時にソース接地トランジスタのドレイン電圧の動作範囲が不足するためソース接地トランジスタが線形動作になってしまい出力信号が歪むという問題がある。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は電源電圧制御範囲を大きくしつつ、電力付加効率の劣化を抑えることができるカスコード増幅器を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係るカスコード増幅器は、信号が入力されるゲートと、接地されたソースと、ドレインとを有する第１のトランジスタと、ゲートと、前記第１のトランジスタの前記ドレインに接続されたソースと、ドレインとを有する第２のトランジスタと、前記第２のトランジスタの前記ドレインに接続された負荷と、出力電力に応じて可変な電源電圧を前記負荷を介して前記第２のトランジスタの前記ドレインに供給するＤＣ−ＤＣコンバータと、前記電源電圧の関数で表現される電圧を前記第２のトランジスタの前記ゲートに供給する第１のバイアス回路とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明ではＤＣ−ＤＣコンバータから供給される電源電圧の関数で表現される電圧を第２のトランジスタのゲートに供給する第１のバイアス回路を用いる。これにより、電源電圧制御範囲を大きくしつつ、電力付加効率の劣化を抑えることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１に係るカスコード増幅器を示す図である。
【図２】本発明の実施の形態１に係るバイアス回路を示す図である。
【図３】図２のバイアス回路の出力特性を示す図である。
【図４】本発明の実施の形態２に係るカスコード増幅器を示す図である。
【図５】本発明の実施の形態３に係るカスコード増幅器を示す図である。
【図６】本発明の実施の形態３に係るバイアス回路を示す図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係るカスコード増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係るカスコード増幅器を示す図である。トランジスタ１は、ゲートと、接地されたソースと、ドレインとを有するソース接地トランジスタである。トランジスタ１のゲートには、ＤＣカット用の容量２を介して信号が入力される。
【００１３】
トランジスタ３は、ゲートと、トランジスタ１のドレインに接続されたソースと、ドレインとを有するゲート接地トランジスタである。負荷４がトランジスタ３のドレインに接続されている。トランジスタ３のドレインから、ＤＣカット用の容量５を介して信号が出力される。トランジスタ１，３はシリコンのＭＯＳＦＥＴである。
【００１４】
ＤＣ−ＤＣコンバータ５が、出力電力に応じて可変な電源電圧を負荷４を介してトランジスタ３のドレインに供給する。バイアス回路６が、電源電圧の関数で表現される電圧をトランジスタ３のゲートに供給する。バイアス回路７が、電源電圧の関数で表現される電圧をトランジスタ１のゲートに供給する。
【００１５】
具体的には、ＤＣ−ＤＣコンバータ５の電源電圧が高いほどトランジスタ１のドレイン電圧が高くなるようにバイアス回路６の出力電圧は高くなる。トランジスタ１として高周波性能の高いゲート長の短いトランジスタを使用するため、ショートチャネル効果の影響でドレイン電圧が高くなるとバイアス電流が増加する。そこで、電源電圧が高いほどバイアス回路７の出力電圧は低くなり、トランジスタ１のゲート電圧は低くなる。
【００１６】
また、電源電圧に従ってトランジスタ１のゲート電圧を高くすると、高周波特性の優れるトランジスタ１の耐圧は低い。そこで、バイアス回路６は、トランジスタ１のドレイン電圧が、トランジスタ１の耐圧を超えないある一定の電圧以上にならないよう制限する。逆に、バイアス回路６がトランジスタ１のドレイン電圧がある一定の電圧以下にならないよう制限してもよい。
【００１７】
図２は、本発明の実施の形態１に係るバイアス回路を示す図である。複数のリミッタ増幅器８はそれぞれ差動入力端子を有する。複数のリミッタ増幅器８の差動入力端子の一方の端子にモニタ電圧Ｖｍｏｎ（電源電圧）が入力される。複数の参照電圧源９が複数の差動入力端子の他方の端子にそれぞれ参照電圧Ｖ１，・・・，Ｖｎを供給する。加算器１０が複数のリミッタ増幅器８の出力を加算する。ここではｎ個のリミッタ増幅器を用いている。複数のリミッタ増幅器８は複数の参照電圧源９の参照電圧Ｖ１，・・・，Ｖｎとモニタ電圧Ｖｍｏｎの差電圧により制御され、０からリミッティングレベルＬ１，・・・，Ｌｎまでのレベルを出力する。
【００１８】
図３は、図２のバイアス回路の出力特性を示す図である。複数のリミッタ増幅器８の段数、参照電圧Ｖ１，・・・，Ｖｎ、リミッティングレベルＬ１，・・・，Ｌｎ、及び複数のリミッタ増幅器８の利得Ｇ１・・・Ｇｎを適当に設定することで、モニタ電圧Ｖｍｏｎに対して任意の関数の出力特性を得ることができる。
【００１９】
なお、図３の出力特性は折れ線形状であるが、実際の回路では複数のリミッタ増幅器８の立ち上がり及びリミッティング特性は滑らかに立ち上がり、リミッティングされる。このため、加算器１０の出力特性も折れ線ではなく滑らかになる。
【００２０】
本実施の形態ではＤＣ−ＤＣコンバータ５から供給される電源電圧の関数で表現される電圧をトランジスタ３のゲートに供給するバイアス回路６を用いることで、電源電圧制御範囲を大きくしつつ、電力付加効率の劣化を抑えることができる。また、電源電圧をモニタしてトランジスタ１のゲートに適切な電圧を供給するバイアス回路７を用いることで更に電力付加効率を改善することができる。なお、外部から入力した動作モード信号に応じてバイアス回路６の関数が切り替わるようにしてもよい。
【００２１】
実施の形態２．
図４は、本発明の実施の形態２に係るカスコード増幅器を示す図である。低域通過フィルタ１１がバイアス回路６の入力とトランジスタ３のドレインの間に接続されている。また、バイアス回路７は、バイアス回路６の出力電圧の関数で表現される電圧をトランジスタ１のゲートに供給する。
【００２２】
カスコード増幅器とＤＣ−ＤＣコンバータ５は同一チップ上に集積化することが困難なため、別チップに形成される。従って、実施の形態１では電源電圧をモニタする独立した端子が必要なため、カスコード増幅器のチップサイズの増大や、ＤＣ−ＤＣコンバータ５を組み合わせたときの実装面積の増大の原因になる。そこで、本実施の形態ではバイアス回路６の入力をトランジスタ３のドレインに接続している。このため、端子を追加する必要が無く、チップサイズと実装面積の増大を防ぐことができる。
【００２３】
また、バイアス回路７は、バイアス回路６の出力電圧の関数で表現される電圧をトランジスタ１のゲートに供給することで、バイアス回路６が複雑な関数を供給した場合でもバイアス回路７は比較的簡単なバイアス回路で構成することができる。
【００２４】
実施の形態３．
図５は、本発明の実施の形態３に係るカスコード増幅器を示す図である。デジタルインターフェース１２が外部からデジタル信号を受信してデコードする。外部から入力されたデジタル情報をメモリ１３，１４が記憶する。バイアス回路６，７の関数はメモリ１３，１４に記憶されたデジタル情報に応じて設定される。これにより、変調方式の違いなどにより異なるＤＣ−ＤＣコンバータ５の制御条件やカスコード増幅器のバイアス条件に対し最適な条件を設定することができ、さまざまな動作条件に対し良好な電力付加効率を得ることができる。
【００２５】
図６は、本発明の実施の形態３に係るバイアス回路を示す図である。複数のリミッタ増幅器８と複数の参照電圧源９の参照電圧Ｖｉ（ｉ＝１…ｎ）、利得Ｇｉ（ｉ＝１…ｎ）、及びリミッティングレベルＬｉ（ｉ＝１…ｎ）は可変であり、それぞれデジタル情報に応じて設定される。従って、外部からのデジタル情報に応じて任意の出力特性を得ることができる。
【符号の説明】
【００２６】
１，３  トランジスタ、４  負荷、５  ＤＣ−ＤＣコンバータ、６，７  バイアス回路、８  リミッタ増幅器、９  参照電圧源、１０  加算器、１１  低域通過フィルタ、１３，１４  メモリ
【図１】
2015115929.tif 000003
【図２】
2015115929.tif 000004
【図３】
2015115929.tif 000005
【図４】
2015115929.tif 000006
【図５】
2015115929.tif 000007
【図６】
2015115929.tif 000008