(57)【要約】【課題】デルタシグマDACの回路規模の低減、又はデルタシグマADCのノイズ特性の向上に寄与する新規なデルタシグマ変調器の構成を提供する。【解決手段】デルタシグマ変調器（１）は、量子化器（１０７）の出力信号（１０８）を積分器（１０５）の入力にフィードバックするとともに、量子化器（１０７）によって生成される量子化誤差（ｑ）の微分を表わす微分誤差信号（１１２）も積分器（１０５）の入力にフィードバックするよう構成されている。【選択図】図１
2015119247.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号及びフィードバック信号が結合された信号を積分する積分ブロックと、
前記積分ブロックによって生成された積分信号を量子化することで出力信号を生成する量子化ブロックと、
前記量子化ブロックによって生成される量子化誤差の微分を表わす微分誤差信号を生成する微分ブロックと、
前記出力信号及び前記微分誤差信号を共に含む前記フィードバック信号を前記積分ブロックに供給するフィードバックパスと、
を備える、デルタシグマ変調器。
【請求項２】
前記フィードバック信号は、前記出力信号及び前記微分誤差信号を加算して得られる信号、又は前記出力信号から前記微分誤差信号を減算して得られる信号を表わす、請求項１に記載のデルタシグマ変調器。
【請求項３】
前記フィードバックパスに結合され、前記微分誤差信号を平滑化する平滑化ブロックをさらに備え、
前記フィードバック信号は、前記出力信号及び前記平滑化された前記微分誤差信号を加算して得られる信号、又は前記出力信号から前記平滑化された前記微分誤差信号を減算して得られる信号を表わす、
請求項１又は２に記載のデルタシグマ変調器。
【請求項４】
前記平滑化ブロックは、前記微分誤差信号の移動和又は移動平均を計算する、請求項３に記載のデルタシグマ変調器。
【請求項５】
前記積分ブロックは、ｎ個の積分ステージを含み、ｎは１以上の整数であり、
前記微分誤差信号は、前記量子化誤差のｎ階微分を表わす、
請求項１〜４のいずれか１項に記載のデルタシグマ変調器。
【請求項６】
前記微分ブロックは、ｎ個の微分ステージを含む、
請求項５に記載のデルタシグマ変調器。
【請求項７】
前記フィードバック信号は、前記ｎ個の積分ステージの各々の入力にフィードバックされるｎ個のフィードバック信号を含み、
前記ｎ個のフィードバック信号のうち、前記ｎ個の積分ステージのうちの先頭の第１の積分ステージにフィードバックされる第１のフィードバック信号のみが前記微分誤差信号から生成される、
請求項５又は６に記載のデルタシグマ変調器。
【請求項８】
入力信号を増幅して前記第１の信号を生成する増幅ブロックをさらに備える、請求項１〜７のいずれか１項に記載のデルタシグマ変調器。
【請求項９】
前記第１の信号は、前記入力信号の移動和を表わす、請求項８に記載のデルタシグマ変調器。
【請求項１０】
デルタシグマ変調器であって、
積分ブロックと、
前記積分ブロックの出力に結合され、前記デルタシグマ変調器の出力信号を生成する量子化ブロックと、
前記出力信号を前記積分ブロックの入力にフィードバックするとともに、量子化器によって生成される量子化誤差の微分を表わす微分誤差信号も前記積分ブロックの入力にフィードバックするフィードバックパスと、
を備えるデルタシグマ変調器。
【請求項１１】
前記フィードバックパスに結合され、前記微分誤差信号を平滑化する平滑化ブロックをさらに備え、
前記フィードバックパスは、前記平滑化された前記微分誤差信号を前記積分ブロックの入力にフィードバックする、請求項１０に記載のデルタシグマ変調器。
【請求項１２】
前記積分ブロックは、ｎ個の積分ステージを含み、ｎは１以上の整数であり、
前記微分誤差信号は、前記量子化誤差のｎ階微分を表わす、
請求項１０又は１１に記載のデルタシグマ変調器。
【請求項１３】
前記フィードバックパスから前記積分ブロックに供給されるフィードバック信号は、前記ｎ個の積分ステージの各々の入力にフィードバックされるｎ個のフィードバック信号を含み、
前記ｎ個のフィードバック信号のうち、前記ｎ個の積分ステージのうちの先頭の第１の積分ステージにフィードバックされる第１のフィードバック信号のみが前記微分誤差信号から生成される、
請求項１２に記載のデルタシグマ変調器。
【請求項１４】
前記デルタシグマ変調器の入力信号を増幅して前記積分ブロックに供給される第１の信号を生成する増幅ブロックをさらに備える、請求項１０〜１３のいずれか１項に記載のデルタシグマ変調器。
【請求項１５】
前記第１の信号は、前記入力信号の移動和を表わす、請求項１４に記載のデルタシグマ変調器。
【請求項１６】
請求項１〜１５のいずれか１項に記載のデルタシグマ変調器と、
前記デルタシグマ変調器の出力に結合されたDAコンバータと、
前記DAコンバータの出力に結合されたアナログローパスフィルタと、
を備える、デルタシグマDAコンバータ。
【請求項１７】
請求項１〜１５のいずれか１項に記載のデルタシグマ変調器と、
前記デルタシグマ変調器の出力に結合されたデジタルフィルタと、
を備える、デルタシグマADコンバータ。
【請求項１８】
量子化ブロックを含み、オーバーサンプリング周波数がfosrであるデルタシグマ変調器であって、
前記量子化ブロックの出力信号を周波数関数としてプロットした特性において、前記オーバーサンプリング周波数fosrの2分の1（fosr/2）での前記出力信号に含まれる量子化誤差成分の値が、fosr/2より低い周波数領域での前記出力信号に含まれる量子化誤差成分の最大値よりも小さい、
デルタシグマ変調器。
【請求項１９】
請求項１８に記載のデルタシグマ変調器と、
前記デルタシグマ変調器の出力に結合されたDAコンバータと、
前記DAコンバータの出力に結合されたアナログローパスフィルタと、
を備える、デルタシグマDAコンバータ。
【請求項２０】
請求項１８に記載のデルタシグマ変調器と、
前記デルタシグマ変調器の出力に結合されたデジタルフィルタと、
を備える、デルタシグマADコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、デルタシグマ変調器に関する。
【背景技術】
【０００２】
デルタシグマ変調器は、Analog-to-Digitalコンバータ（ADC）及びDigital-to-Analogコンバータ（DAC）に広く用いられている。本明細書では、デルタシグマ変調を使用したADC及びDACをデルタシグマADC及びデルタシグマDACと表記する。なお、デルタシグマ変調器は、シグマデルタ変調器と呼ばれることもある。デルタシグマ変調器は、オーバーサンプリングによって、量子化誤差電力をオーバーサンプリング周波数fosrまで広げることができる。さらに、デルタシグマ変調器は、ノイズシェーピング特性のおかげで量子化誤差を高い周波数領域（いわゆるout-of-band周波数帯域）に押し出すことができ、注目周波数帯域（frequency band of interest、典型的にはナイキスト周波数よりも低い周波数帯域）の量子化誤差を低減することができる。
【０００３】
しかしながら、連続時間型のデルタシグマ変調器および連続時間型のデルタシグマDACは、クロックジッタ耐性が低いことが知られている。これは、デルタシグマ変調器のNoise Transfer Function (NTF) がオーバーサンプリング周波数fosrの2分の1（つまりfosr/2）にピークを持っていることに起因する。クロックジッタとの干渉によってout-of-band周波数帯域の量子化誤差（特にfosr/2付近の量子化誤差）が注目周波数帯域内に折り返すために、デルタシグマ変調器のノイズ特性が劣化する。
【０００４】
非特許文献１及び特許文献１に開示されたデルタシグマDACは、デルタシグマ変調器（ノイズシェーピング回路）の出力に結合されたAnalog Finite Impulse Response (AFIR) filter DAC を有する（非特許文献１のFigs. 16.7.2 及び16.7.3、並びに特許文献１のFigs. 6, 7及び9を参照）。AFIR filter DACはAFIRを有しており、このAFIRの各タップはmulti-bit又は1-bit DACを有している。各タップに配置されたDACは、典型的には電流ステアリングDACである。これら複数のDACのアナログ出力を加算することで、アナログ出力信号が形成される。すなわち、非特許文献１及び特許文献１のDACは、AFIR filter DACにおいて、デルタシグマ変調器の出力の移動和を計算する構成を有する。この構成は、out-of-band周波数帯域の量子化誤差を抑制することができる（特許文献１の段落００３０及び００３１、並びにFig. 6を参照）。このため、クロックジッタとの干渉に起因してout-of-band周波数帯域の量子化誤差が注目周波数帯域に折り返すことによるノイズ特性の劣化を軽減できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第第２０１１／００４３３９８号明細書
【非特許文献】
【０００６】
【非特許文献１】Hezar et al., “A 110dB SNR and 0.5mW Current-Steering Audio DAC Implemented in 45nm CMOS”, Solid-State Circuits Conference Digest of Technical Papers (ISSCC), 2010 IEEE International, pp 304-305, 7-11 February 2010
【発明の概要】
【発明が解決しようとする課題】
【０００７】
非特許文献１及び特許文献１に開示されたデルタシグマDACは、デルタシグマ変調器の出力に結合されたAFIR filter DACにおいてデルタシグマ変調器の出力の移動和を計算する構成を有する。この構成は、AFIRのタップ数と同じ数のDACを必要とする。多くのDACを配置することは、回路規模の増加を招くために好ましくない。なおデルタシグマDACにおいて、デルタシグマ変調器の出力の移動和は、アナログ領域ではなくデジタル領域で計算されてもよい。しかしながら、移動和のデジタル計算はデジタル加算であるため、移動和を計算後のデジタル信号のビット数が増加する。したがって、DACを含むアナログ回路部の素子数の増加を招く。さらに、アナログ回路部の素子のばらつきを低減するために、Dynamic Element Matching (DEM) 回路が必要になるかもしれない。そうすると追加のロジック回路が必要になるかもしれない。
【０００８】
デルタシグマADCの場合、デルタシグマ変調器の出力の移動和は、デジタル領域で計算することができる。通常、量子化器の出力信号をフィードバックするためには、フィードバックパス内に１つのDACが配置される。仮に、デルタシグマ変調器の出力の移動和をデルタシグマ変調器内の積分器の入力にフィードバックする構成が採用される場合、フィードバックパス内に複数のDACが配置されなければならない。したがって、回路規模の増加を招くおそれがある。
【０００９】
一方、移動和を計算する前の量子化器の出力を積分器の入力にフィードバックする構成が採用される場合、フィードバックパス内に多くのフィードバックDACを配置することに起因する回路規模の増加は生じない。しかしながら、この構成は、量子化器の出力から積分器の入力にフィードバックされる量子化誤差をフィルタすることができない。したがって、この構成は、out-of-band周波数帯域の量子化誤差が注目周波数帯域内に折り返すことによるノイズ特性の劣化を十分に軽減できないおそれがある。
【００１０】
以上の説明から理解されるように、非特許文献１及び特許文献１に開示されているようなデルタシグマ変調器の出力の移動和を計算する構成は、移動和を計算しない場合に比べて多くのDACを必要とするために、デルタシグマDAC及びデルタシグマADCにおいて、回路規模の増大を招くおそれがあるという第１の課題がある。また、このデルタシグマ変調器の出力の移動和を計算する構成は、デルタシグマADCにおいてノイズ特性の劣化を十分に軽減できないおそれがあるという第２の課題がある。
【００１１】
以下では、上述した第１及び第２の課題を含む複数の課題のうち少なくとも１つの解決に寄与することが可能な複数の実施形態が説明される。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
一実施形態において、デルタシグマ変調器は、量子化器の出力信号を積分器の入力にフィードバックするとともに、量子化器によって生成される量子化誤差の微分を表わす微分誤差信号も積分器の入力にフィードバックするよう構成されている。
【００１３】
また、一実施形態において、デルタシグマ変調器は、以下に述べる特性を有する。すなわち、量子化ブロックの出力信号を周波数関数としてプロットした特性において、オーバーサンプリング周波数fosrの2分の1（fosr/2）における量子化誤差成分の値は、fosr/2より低周波領域（つまり、0以上且つfosr/2より小さい）での量子化誤差成分の最大値よりも小さい。
【発明の効果】
【００１４】
上述した実施形態は、上述した課題の解決に貢献することができる。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係るデルタシグマ変調器の構成例を示す図である。
【図２】第１の実施形態に係るデルタシグマ変調器の構成例を示す図である。
【図３】第２の実施形態に係るデルタシグマ変調器の構成例を示す図である。
【図４Ａ】デルタシグマ変調器のノイズシェーピング特性を示す図である。
【図４Ｂ】第２の実施形態に係るデルタシグマ変調器によって得られる量子化誤差に対するローパスフィルタ効果を示す図である。
【図５】第３の実施形態に係るデルタシグマDACの構成例を示す図である。
【図６】第４の実施形態に係るデルタシグマADC用のデルタシグマ変調器の構成例を示す図である。
【図７】第５の実施形態に係るデルタシグマADCの構成例を示す図である。
【図８】第６の実施形態に係るデルタシグマ変調器の構成例を示す図である。
【図９】比較例に係るデルタシグマ変調器の構成例を示す図である。
【図１０Ａ】デルタシグマ変調器のノイズシェーピング特性を示す図である。
【図１０Ｂ】デルタシグマ変調器の出力の移動和を計算することで得られる量子化誤差に対するローパスフィルタ効果を示す図である。
【発明を実施するための形態】
【００１６】
以下では、具体的な実施形態について、図面を参照しながら詳細に説明する。各図面において、同一又は対応する要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
【００１７】
＜比較例の説明＞
始めに、比較例に係るデルタシグマ変調器について説明する。図９は、比較例に係るデルタシグマ変調器９の構成例を示している。積分器９０３、量子化器９０４、及びフィードバックパス９０６は、基本的な一次（first order）デルタシグマ変調器を構成する。フィードバックパス９０６は、量子化器９０４の出力信号９０５を積分器９０３の入力に供給する。積分器９０３は、入力信号９０１から量子化器９０４の出力信号９０５を減算して得られる信号を積分する。図９の構成例では、加算器９０２は、入力信号９０１から出力信号９０５を減算する。移動和ブロック９０７は、量子化器９０４の出力（つまり、一次デルタシグマ変調出力）の移動和を計算する。この移動和は、Digital Signal Processor (DSP) 又はマイクロプロセッサ等において、デジタル領域で計算されてもよい。また、この移動和は、非特許文献１及び特許文献１に示されたAFIR filter DACにおいて、アナログ領域で計算されてもよい。
【００１８】
入力信号９０１（X）と量子化器９０４の出力信号９０５（Y）の関係は、よく知られているように、以下の（１）式で表される。ここで、qは量子化器９０４の量子化誤差を表わす。すなわち、量子化誤差qは、Z変換表記で (1 - Z-1) と表される一次ハイパスフィルタ因子によってノイズシェーピングされる。
【数１】
2015119247.tif 000003
【００１９】
一方、入力信号９０１（X）と移動和ブロック９０７の出力信号９０８（W）の関係は、以下の（２）式で表される。量子化誤差qは、移動和の効果によって、Z変換表記で (1 + Z-1) と表される一次ローパスフィルタ因子によってフィルタされる。この結果、量子化誤差qは、オーバーサンプリング周波数Fosrの2分の1（fosr/2）でゼロとなる。
【数２】
2015119247.tif 000004
【００２０】
図１０Ａに示された実線１００１は、一次デルタシグマ変調によるノイズシェーピング後の量子化誤差、つまり量子化器９０４の出力信号９０５（Y）に含まれる量子化誤差（つまり、Z変換表記で(1 - Z-1)q ）を周波数の関数としてプロットしたものである。一方、図１０Ａに示された一点鎖線１００２は、移動和ブロック９０７によって得られる (1 + Z-1) という一次ローパスフィルタ因子を表している。また、図１０Ａに示された点線１００３は、デルタシグマ変調器９に対する入力信号９０１（X）のスペクトラムを示している。
【００２１】
次に、図１０Ｂは、デルタシグマ変調器９の出力信号９０８（W）のスペクトラムを示している。出力信号９０８（W）は、入力信号成分および量子化誤差成分を含む。図１０Ｂに示された実線１００４は、移動和ブロック９０７によるローパスフィルタ効果（つまり、(1 + Z-1)）がさらに適用された後の量子化誤差成分、つまり移動和ブロック９０７の出力信号９０８（W）に含まれる量子化誤差成分を周波数の関数としてプロットしたものである。また、図１０Ｂに示された点線１００５は、デルタシグマ変調器９の出力信号９０８（W）（言い換えると、移動和ブロック９０７の出力信号）に含まれる入力信号成分のスペクトラムを示している。図１０Ｂから理解されるように、量子化器９０４の出力信号９０５（Y）の移動和を計算することで、out-of-band周波数帯域の量子化誤差（特にfosr/2付近の量子化誤差）を低減することができる。具体的には、図１０Ｂにおいて、オーバーサンプリング周波数fosrの2分の1（fosr/2）における量子化誤差成分の値は、fosr/2より低周波領域（つまり、0以上且つfosr/2より小さい）における量子化誤差成分の最大値よりも小さい。より具体的には、図１０Ｂにおいて、fosr/2における量子化誤差成分の値は、理想的にはゼロである。実使用時あるいは実評価時には、評価システムの装置若しくは周辺デバイスによる外来ノイズ、又はチップ上の他ICの動作ノイズの影響等により、fosr/2における量子化誤差成分の値は必ずしもゼロにならない。しかしながら、少なくとも、オーバーサンプリング周波数fosrの2分の1（fosr/2）における量子化誤差成分の値は、fosr/2より低周波領域（つまり、0以上且つfosr/2より小さい）での量子化誤差成分の最大値よりも小さくなる。
【００２２】
しかしながら、図９に示されたデルタシグマ変調器９は、移動和ブロック９０７を用いない構成に比べて多くのDACを必要とし、したがって回路規模の増大を招くおそれがある。例えば、デルタシグマ変調器９がデルタシグマDACとして使用される場合、非特許文献１及び特許文献１に開示されたAFIR filter DACのように、AFIRのタップ数と同じ数のDACが必要とされる。また、移動和ブロック９０７がデジタル計算を行う場合であっても、移動和ブロック９０７の出力信号９０８のビット数（例えば、２ビット）は、量子化器９０４の出力信号９０５のビット数（例えば、１ビット）に比べて増加してしまう。したがって、図９に示された構成は、DACを含むアナログ回路部の素子数の増加を招く。
【００２３】
デルタシグマ変調器９がデルタシグマADCとして使用される場合、移動和ブロック９０７は、量子化器９０４の出力から積分器９０３の入力にフィードバックされる量子化誤差をフィルタすることができない。したがって、図９に示された構成は、out-of-band周波数帯域の量子化誤差が注目周波数帯域内に折り返すことによるノイズ特性の劣化を十分に軽減できないおそれがある。
【００２４】
以下に説明される実施形態は、上述した課題を含む複数の課題のうち少なくとも１つに対処するための改良を提供する。
【００２５】
＜第１の実施形態＞
図１は、本実施形態に係るデルタシグマ変調器１の構成例を示している。図１の構成例では、デルタシグマ変調器１は、積分器１０５、量子化器１０７、及び量子化器１０７の出力信号を積分器１０５の入力にフィードバックするフィードバックパス１１４を含み、一次デルタシグマ変調を実行するよう構成されている。さらに、デルタシグマ変調器１は、量子化器１０７によって生成される量子化誤差ｑの微分を表わす微分誤差信号１１２も積分器１０５の入力にフィードバックするよう構成されている。以下では、図１に示されたデルタシグマ変調器１の構成及び動作について詳細に説明する。
【００２６】
積分器１０５は、１つの積分ステージを含み、加算器１０４から供給される信号を積分する。加算器１０４は、フィードバックパス１１４から供給されるフィードバック信号を信号１０３から減算する。信号１０３は、増幅ブロック１０２によって生成される。増幅ブロック１０２は、デルタシグマ変調器１への入力信号１０１の振幅を増幅する。増幅ブロック１０２の詳細については後述する。ただし、増幅ブロック１０２は省略されてもよい。
【００２７】
量子化器１０７は、積分器１０５によって生成される積分信号１０６を量子化する。量子化器１０７の出力信号１０８は、デルタシグマ変調器１の出力信号（Ｙ）である。
【００２８】
フィードバックパス１１４は、加算器１０４を介して、量子化器１０７の出力信号１０８を積分器１０５の入力にフィードバックする。さらに、フィードバックパス１１４は、微分ブロック１１１に結合されている。微分ブロック１１１は、量子化器１０７によって生成される量子化誤差ｑの微分を表わす微分誤差信号１１２を生成する。図１の例では、加算器１０９は、積分器１０５によって生成される積分信号１０６（つまり、量子化器１０７の入力信号）から量子化器１０７の出力信号１０８を減算することで、量子化誤差ｑが符号反転された信号１１０（−ｑ）を生成する。そして、微分ブロック１１１は、信号１１０を微分することで、微分誤差信号１１２を生成する。
【００２９】
微分ブロック１１１は、積分器１０５が有する積分ステージ数と同じ数の微分ステージ数を含んでいればよい。言い換えると、微分ブロック１１１は、積分器１０５がｎ個の積分ステージを含む場合に、量子化誤差のｎ回微分を計算すればよい。ここで、ｎは１以上の整数である。一次デルタシグマ変調に関する図１の構成例では、積分器１０５が１つの積分ステージを含んでいるから、微分ブロック１１１は、量子化誤差の１回微分を計算すればよい。
【００３０】
微分誤差信号１１２は、加算器１１３によってフィードバック信号（つまり、デルタシグマ変調器１の出力信号１０８（Y））に合成され、フィードバックパス１１４及び加算器１０４を介して積分器１０５の入力にフィードバックされる。言い換えると、フィードバックパス１１４は、出力信号１０８（Y）及び微分誤差信号１１２を共に含むフィードバック信号を積分器１０５に供給する。フィードバック信号は、図１に示されているように、出力信号１０８（Y）及び微分誤差信号１１２を加算して得られる信号を表してもよい。これに代えて、フィードバック信号は、出力信号１０８（Y）から微分誤差信号１１２を減算して得られる信号を表してもよい。出力信号１０８（Y）と微分誤差信号１１２を加算するか減算するかは、量子化誤差の正負の定義、微分ブロック１１１での演算内容に依存して決定されればよく、あるいは後述される出力信号１０８（Y）と入力信号１０１（X）の関係式（（３）式）を満たすように決定されればよい。
【００３１】
微分誤差信号１１２を積分器１０５の入力にフィードバックする構成を採用したことによって、注目周波数帯域内の量子化誤差電力が増加する可能性がある。この量子化誤差電力の増加よるSignal to Noise Ratio (SNR) の劣化を補償するために、増幅ブロック１０２が配置されている。増幅ブロック１０２の利得は、微分誤差信号１１２のフィードバックに起因する注目周波数帯域内の量子化誤差電力の利得に応じて定めればよい。しかしながら、既に述べたように、増幅ブロック１０２は省略されてもよい。なぜなら、デルタシグマ変調のノイズシェーピング効果によって、注目周波数帯域内の量子化誤差電力は十分に低減されているためである。したがって、仮に微分誤差信号１１２のフィードバックに起因して注目周波数帯域内の量子化誤差電力が増加したとしても、SNRは十分に高い可能性がある。この場合には増幅ブロック１０２は必ずしも必要とされない。特に、図１のデルタシグマ変調器１がデルタシグマADCに用いられる場合、増幅ブロック１０２はアナログ増幅回路によって構成される。したがって、増幅ブロック１０２を用いるか否かは、アナログ増幅回路の雑音指数と、微分誤差信号のフィードバックに起因するSNR劣化の程度を比較して決定されてもよい。
【００３２】
図２は、図１に示されたデルタシグマ変調器１のより具体的な構成例を示している。図２に示された増幅ブロック１０２は、入力信号１０１とこれを遅延させた信号を加算する。つまり、図２に示された増幅ブロック１０２は、入力信号１０１の移動和（つまり、Z変換表記であれば (1+Z-1) を計算する。図２に示された微分ブロック１１１は、１つの微分ステージ（つまり、Z変換表記であれば(1-Z-1)）を含む。図２に示されたデルタシグマ変調器１の出力信号１０８（Y）と入力信号１０１（X）の関係は、数学的に以下の（３）式によって表される。
【数３】
2015119247.tif 000005
【００３３】
（３）式の右辺に示された量子化誤差qに対するNoise Transfer Function (NTF)、すなわち (1 + Z-1)(1 - Z-1)は、（２）式の右辺のそれと同じであることに留意すべきである。さらに、（２）式の左辺は移動和ブロック９０７の出力信号９０８（W）であったのに対して、（３）式の左辺は量子化器１０７の出力信号１０８（Y）であることに留意すべきである。すなわち、図１及び図２に示されたデルタシグマ変調器１は、量子化器１０７の出力信号１０８（Y）を積分器１０５の入力にフィードバックするとともに、量子化器１０７によって生成される量子化誤差qの微分を表わす微分誤差信号１１２も積分器１０５の入力にフィードバックする構成を有する。この構成のおかげで、デルタシグマ変調器１は、（３）式に示されているように、図９の移動和ブロック９０７によって得られたのと同等のローパスフィルタ因子 (1 + Z-1) によって量子化誤差qをフィルタすることができ、out-of-band周波数帯域の量子化誤差（特にfosr/2付近の量子化誤差）を低減することができる。
【００３４】
さらに、デルタシグマ変調器１は、改良されたNTF、すなわち (1 + Z-1)(1 - Z-1) を、デルタシグマ変調器１のフィードバックループ内での演算によって達成している。したがって、デルタシグマ変調器１の出力信号１０８（Y）のビット数は増加しない。つまり、量子化器１０７が１ビット量子化器であるならば、出力信号１０８（Y）のビット数は１ビットのままである。このため、デルタシグマ変調器１は、図９に示された移動和ブロック９０７を有する構成において生ずるいくつかの問題、例えば、モジュレータ出力のビット数の増加、モジュレータの出力に配置するべきDAC数の増加、又はフィードバックDAC数の増加、を解決することができる。
【００３５】
さらにまた、（３）式の右辺に示された入力信号１０１（X）に対するSignal Transfer Function (STF)、すなわち(1 + Z-1) は、（２）式の右辺のそれと同じであることに留意すべきである。つまり、図１及び図２に示されたデルタシグマ変調器１は、増幅ブロック１０２において入力信号１０１（X）を増幅するよう構成されている。入力信号１０１（X）の増幅は、入力信号１０１（X）の移動和計算であってもよい。この増幅ブロック１０２を有する構成によって、入力信号１０１（X）は、Z変換表記で(1 + Z-1)と表されるフィルタ因子によって量子化誤差qに与えられる利得と同等の利得が与えられる。したがって、増幅ブロック１０２を有する構成は、SNR劣化を抑制することに寄与できるかもしれない。しかしながら、既に述べたように、増幅ブロック１０２は省略されてもよいことに留意すべきである。すなわち、デルタシグマ変調器１は、ローパスフィルタ因子（例えば、(1 + Z-1)）をNTFに加えることが主な目的であって、STF及びNTFを含むデルタシグマ変調器１の伝達関数を（２）式と同一にすることが目的ではない。したがって、増幅ブロック１０２は省略されてもよいし、変形されてもよい。例えば、増幅ブロック１０２は、入力信号１０１（X）の振幅を２倍に増幅してもよい。また、微分ブロック１１１の構成又は微分ブロック１１１における演算は、図２に示されたものに限定されない。
【００３６】
＜第２の実施形態＞
本実施形態では、第１の実施形態に係るデルタシグマ変調器１の変形が説明される。図３は、本実施形態に係るデルタシグマ変調器２の構成例を示している。デルタシグマ変調器２の基本的な構成は、図１及び図２に示されたデルタシグマ変調器１と同じである。ただし、デルタシグマ変調器２は、微分ブロック２１１によって生成される微分誤差信号２１２を平滑化する平滑化ブロック２１３を有する。そして、デルタシグマ変調器２は、量子化器２０７の出力信号２０８（Y）を積分器２０５の入力にフィードバックするとともに、平滑化された微分誤差信号２１４も積分器２０５の入力にフィードバックするよう構成されている。以下では、図３に示されたデルタシグマ変調器２の構成及び動作について詳細に説明する。
【００３７】
増幅ブロック２０２は、デルタシグマ変調器２の入力信号２０１（X）の振幅を増幅する。図３の例では、増幅ブロック２０２は、入力信号２０１（X）の移動和を計算するための4タップのFinite Impulse Response (FIR)フィルタとされている。しかしながら、増幅ブロック２０２の構成又は増幅ブロック２０２における演算は、図３に示されたものに限定さない。また、増幅ブロック２０２は、省略されてもよい。
【００３８】
加算器２０４、積分器２０５、量子化器２０７、加算器２０９、及び微分ブロック２１１の構成及び動作は、図１又は図２に示された加算器１０４、積分器１０５、量子化器１０７、加算器１０９、及び微分ブロック１１１の構成及び動作と実質的に同一とすればよい。簡単に述べると、加算器２０４は、フィードバックパス２１６から供給されるフィードバック信号を信号２０３から減算する。積分器２０５は、加算器２０４からの信号を積分する。量子化器２０７は、積分器２０５によって生成される積分信号２０６を量子化する。加算器２０９は、積分器２０５によって生成される積分信号２０６から量子化器２０７の出力信号２０８（Y）を減算することで、量子化誤差ｑが符号反転された信号２１０（−ｑ）を生成する。微分ブロック２１１は、信号２１０を微分することで、微分誤差信号２１２を生成する。
【００３９】
平滑化ブロック２１３は、フィードバックパス２１６及び微分ブロック２１１に結合されている。平滑化ブロック２１３は、微分ブロック２１１によって生成される微分誤差信号２１２を平滑化する。平滑化ブロック２１３は、図３に示されているように、FIRフィルタ構成を有してもよい。平滑化ブロック２１３は、微分誤差信号２１２の移動和又は移動平均を計算してもよい。言い換えると、平滑化された微分誤差信号２１４は、微分誤差信号２１２の移動和又は移動平均を表してもよい。図３の例では、平滑化ブロック２１３は、微分誤差信号２１２の移動和を計算するための3タップのFIRフィルタとされている。デルタシグマ変調器２がデルタシグマDACとして使用される場合、図３に示された平滑化ブロック２１３の構成は、カスケードされたフリップフロップ回路を用いて容易に実装することができる。平滑化ブロック２１３により平滑化された微分誤差信号２１４は、加算器２１５によってフィードバック信号（つまり、デルタシグマ変調器２の出力信号２０８（Y））に合成され、フィードバックパス２１６及び加算器２０４を介して積分器２０５の入力にフィードバックされる。
【００４０】
なお、平滑化ブロック２１３のFIRフィルタの次数（又はフィルタ長）は任意ではないことに留意するべきである。なぜなら、fosr/2付近の量子化誤差を抑制するという目的を達成するためには、微分ブロック２１１、平滑化ブロック２１３、及びフィードバックパス２１６によって量子化誤差qのNoise Transfer Function (NTF)にもたらされるローパスフィルタ因子の次数は奇数でなければならないためである。言い換えると、微分ブロック２１１、平滑化ブロック２１３、及びフィードバックパス２１６によって量子化誤差qのNoise Transfer Function (NTF)にもたらされるローパスフィルタ因子は、Z変換表記で以下の（４）式で表せなければならない。
【数４】
2015119247.tif 000006
【００４１】
したがって、図３の構成例では、平滑化ブロック２１３内のFIRの次数は偶数でなければならない。言い換えると、平滑化ブロック２１３内のFIRのフィルタ長は奇数でなければならない。ただし、図３に示された平滑化ブロック２１３は、フィードバックパス２１６が有するディレイ２１７を含むように変形されてもよい。このように変形された場合、平滑化ブロック２１３内のFIRの次数は奇数でなければならず、言い換えると平滑化ブロック２１３内のFIRのフィルタ長は偶数でなければならない。
【００４２】
図３に示されたデルタシグマ変調器２の伝達関数は、以下の（５）式によって表わすことができる。
【数５】
2015119247.tif 000007
【００４３】
図３の構成例では、増幅ブロック２０２は、FIRフィルタによって入力信号１０１（X）の移動和を計算するよう構成されている。そして、増幅ブロック２０２における入力信号１０１の加算回数（つまり、増幅ブロック２０２のFIRフィルタのタップ数）は、平滑化ブロック２１３における微分誤差信号２１２の加算回数（つまり、平滑化ブロック２１３のFIRフィルタのタップ数）よりも１だけ大きい。この関係によって、式（５）の右辺に示されているように、入力信号２０１（X）は、Z変換表記で(1 + Z-1 + Z-2 + Z-3) と表されるフィルタ因子によって量子化誤差qに与えられる利得と同等の利得が与えられる。したがって、増幅ブロック２０２を有する構成は、SNR劣化を抑制することに寄与できるかもしれない。しかしながら、第１の実施形態において述べたのと同じ理由に基づいて、増幅ブロック２０２は省略されてもよいし、変形されてもよい。
【００４４】
以下では、平滑化ブロック２１３を設けたことによる効果について説明する。図４Ａに示された実線４００１は、図１０Ａに示された一般的な一次デルタシグマ変調によるノイズシェーピング後の量子化誤差（つまり、Z変換表記で(1 - Z-1)q ）を周波数の関数としてプロットしたものである。一方、図４Ａに示された一点鎖線４００２は、図３に示された微分ブロック２１１、平滑化ブロック２１３、及びフィードバックパス２１６によって量子化誤差qのNTFにもたらされるローパスフィルタ因子 (1 + Z-1 + Z-2 + Z-3) を表している。また、図４Ａに示された点線４００３は、入力信号のスペクトラムを示している。
【００４５】
次に、図４Ｂは、デルタシグマ変調器２の出力信号２０８（Y）のスペクトラムを示している。出力信号２０８（Y）は、入力信号成分および量子化誤差成分を含む。図４Ｂに示された実線４００４は、微分ブロック２１１、平滑化ブロック２１３、及びフィードバックパス２１６によるローパスフィルタ効果（つまり、(1 + Z-1 + Z-2 + Z-3)）がさらに適用された後の量子化誤差成分、つまりデルタシグマ変調器２の出力信号２０８（Y）（言い換えると、量子化ブロック２０７の出力信号）に含まれる量子化誤差成分を周波数の関数としてプロットしたものである。また、図４Ｂに示された点線４００５は、デルタシグマ変調器２の出力信号２０８（Y）（言い換えると、量子化ブロック２０７の出力信号）に含まれる入力信号成分のスペクトラムを示している。図４Ｂから理解されるように、デルタシグマ変調器２は、out-of-band周波数帯域の量子化誤差（特にfosr/2付近の量子化誤差）を低減することができる。具体的には、図４Ｂにおいて、オーバーサンプリング周波数fosrの2分の1（fosr/2）における量子化誤差成分の値は、fosr/2より低周波領域（つまり、0以上且つfosr/2より小さい）での量子化誤差成分の最大値よりも小さい。より具体的には、図４Ｂにおいて、fosr/2における量子化誤差成分の値は、理想的にはゼロである。実使用時あるいは実評価時には、評価システムの装置若しくは周辺デバイスによる外来ノイズ、又はチップ上の他ICの動作ノイズの影響等により、fosr/2における量子化誤差成分の値は必ずしもゼロにならない。しかしながら、少なくとも、オーバーサンプリング周波数fosrの2分の1（fosr/2）における量子化誤差成分の値は、fosr/2より低周波領域（つまり、0以上且つfosr/2より小さい）での量子化誤差成分の最大値よりも小さくなる。
【００４６】
なお、図３に示された平滑化ブロック２１３の構成は、一例に過ぎず、（４）式の条件を満たす範囲で適宜変形されてもよい。具体的には、平滑化ブロック２１３の構成は、微分ブロック２１１、平滑化ブロック２１３、及びフィードバックパス２１６によって量子化誤差qのNTFにもたらされるローパスフィルタ因子が、out-of-band周波数帯域の量子化誤差を低減するのに適したフィルタ特性を持つように決定されるとよい。
【００４７】
一般的なデルタシグマDACは、デルタシグマ変調器の後段に配置されたローパスフィルタ（平滑化フィルタ）を有する。特に、オーディオ用途など非常に高いSNR（例えば、SNR > 100dB）を要求される高精度なデルタシグマDACは、デルタシグマ変調器の後段に配置されたローパスフィルタが必須である。このローパスフィルタは、デルタシグマDACのチップ内部に組み込むことが望ましい。しかしながら実際には、高精度アンプが必要であること、並びにカットオフ周波数を下げるために抵抗及び容量を含むパッシブ素子が大きくなることから、このローパスフィルタをデルタシグマDACのチップ内部に組み込むことは現実的ではない。このため多くの場合、デルタシグマDACのチップにローパスフィルタを外付けすることが行われている。外付けローパスフィルタに要求されるカットオフ条件及びロールオフ条件等を緩和するため、又は外付けローパスフィルタを不要とするためには、変調器内（チップ内）で量子化誤差を平滑化できることが望ましい。本実施形態のデルタシグマ変調器２は、（５）式の右辺に示されたNTFから理解されるように、変調器の内部で量子化誤差をローパスフィルタ因子（図３及び（５）式の例では(1 + Z-1 + Z-2 + Z-3)）によってフィルタできる。つまり、本実施形態のデルタシグマ変調器２は、変調器の内部で量子化誤差を平滑化することができる。したがって、本実施形態のデルタシグマ変調器２は、デルタシグマDACとして利用される場合に、外付けローパスフィルタに要求されるカットオフ条件及びロールオフ条件等を緩和することができる。
【００４８】
＜第３の実施形態＞
本実施形態では、上述した第１又は第２の実施形態に係るデルタシグマ変調器を有するデルタシグマDACが説明される。図５は、本実施形態に係るデルタシグマDAC３の構成例を示している。図５の構成例では、デルタシグマDAC３は、デジタル内挿（interpolation）フィルタ３０１、デルタシグマ変調器３０２、1-bit DAC３０３、及びアナログローパスフィルタ（LPF）３０４を含む。デジタル内挿フィルタ３０１は、例えば、データレートfsのN-bitsデジタル信号をオーバーサンプリングし、データレートfosr = K*fsのN-bitsデジタル信号を生成する。Kはオーバーサンプリングレートを表わす。なお、デジタル内挿フィルタ３０１によって内挿された（オーバーサンプリングされた）後のデジタル信号のビット数（M-bits）は、オーバーサンプリング前のデジタル信号のビット数（N-bits）と同じであってもよいし（つまり、M=N）、オーバーサンプリング前のデジタル信号のビット数より増えてもよい（つまり、M>N）。また、これらとは反対に、例えば精度が重要でない場合には、デジタル内挿フィルタ３０１の出力信号のビット数（M-bits）は、オーバーサンプリング前のデジタル信号のビット数（N-bits）より減少してもよい（つまり、M＜N）。
【００４９】
デルタシグマ変調器３０２は、第１又は第２の実施形態に係るデルタシグマ変調器１又は２に相当する。図５の例では、デルタシグマ変調器３０２は、その内部に1-bit量子化器（量子化器１０７又は２０７）を有する。したがって、デルタシグマ変調器３０２の出力は、1-bit信号である。
【００５０】
1-bit DAC３０３は、デルタシグマ変調器３０２から出力される1-bit信号をアナログ信号に変換する。アナログLPF３０４は、1-bit DAC３０３のアナログ出力を平均化（平滑化）し、かつout-of-band周波数帯域の量子化誤差を除去する。アナログLPF３０４は、デジタル内挿フィルタ３０１、デルタシグマ変調器３０２、及び1-bit DAC３０３を含む半導体チップ（ミックスド・シグナルIntegrated Circuit（IC））の外部に配置されてもよい。
【００５１】
第１又は第２の実施形態に係るデルタシグマ変調器１又は２がデルタシグマ変調器３０２として使用されることで、デルタシグマ変調器３０２の出力信号のビット数が増加しない。したがって、本実施形態は、１つの1-bit DAC３０３を用いるのみでよく、複数の1-bit DAC３０３を必須としていない。したがって、複数のDACの素子ばらつきを低減するためのDynamic Element Matching (DEM) 回路も必須としていない。さらに、本実施形態は、非特許文献１及び特許文献１に示されているAFIR filter DACも必須としていない。
【００５２】
また、デルタシグマ変調器１又は２がデルタシグマ変調器３０２として使用されることで、デルタシグマ変調器３０２の内部で量子化誤差を平滑化できる。したがって、本実施形態は、アナログLPF３０４に要求されるカットオフ条件及びロールオフ条件等を緩和することができる。
【００５３】
＜第４の実施形態＞
本実施形態は、第１及び第２の実施形態に係るデルタシグマ変調器１及び２の変形が説明される。デルタシグマ変調器１及び２は、デルタシグマADCのために使用されてもよい。本実施形態では、デルタシグマADCに使用されるデルタシグマ変調器１及び２の構成例について説明する。図６は、本実施形態に係るデルタシグマ変調器４の構成例を示している。図６の例は、図１又は図２に示されたデルタシグマ変調器１の変形である。アナログ増幅器４０２は、増幅ブロック１０２に相当し、入力信号４０１の振幅を増幅する。アナログ増幅器４０２は、アナログFIRフィルタであってもよい。また、増幅器４０２は、省略されてもよい。
【００５４】
加算器４０４は、フィードバックパス４１６から供給されるフィードバック信号を信号４０３から減算する。加算器４０４は、インバータ回路及びノードであってもよい。アナログ積分器４０５は、加算器４０４からの信号を積分する。量子化器としてのコンパレータ４０７は、アナログ積分器４０５によって生成される積分信号４０６を量子化する。ここでは、コンパレータ４０７は、１ビット・コンパレータであると仮定する。したがって、コンパレータ４０７の出力信号４０８は、1-bit信号（シリアルビット列）である。
【００５５】
1-bit DAC４０９は、フィードバックパス４１６に配置されている。1-bit DAC４０９は、アナログ積分器４０５の入力にフィードバックするために、コンパレータ４０７の出力信号４０８をアナログ信号４１０に変換する。
【００５６】
加算器４１１は、アナログ積分器４０５によって生成される積分信号４０６からアナログ出力信号４１０を減算することで、量子化誤差ｑが符号反転された信号４１２（−ｑ）を生成する。微分ブロックとしてのアナログ微分器４１３は、信号４１２を微分することで、微分誤差信号４１４を生成する。微分誤差信号４１４は、加算器４１５によってフィードバック信号（つまり、1-bit DAC４０９のアナログ出力信号４１０）に合成され、フィードバックパス４１６及び加算器４０４を介してアナログ積分器４０５の入力にフィードバックされる。
【００５７】
本実施形態は、微分誤差信号４１４をアナログ積分器４０５の入力にフィードバックする構成を採用している。このため、本実施形態は、変調器４のフィードバックループ内において量子化誤差qをローパスフィルタ因子 (1 + Z-1) によってフィルタすることができ、out-of-band周波数帯域の量子化誤差（特にfosr/2付近の量子化誤差）を低減することができる。したがって、本実施形態は、out-of-band周波数帯域の量子化誤差が注目周波数帯域内に折り返すことによるノイズ特性の劣化を軽減できる。また、本実施形態は、フィードバックのための1-bit DAC４０９を複数配置することを必要としない。
【００５８】
なお、本実施形態では、図６を参照して、第１の実施形態に係るデルタシグマ変調器１をデルタシグマADCに用いる場合について主に説明した。しかしながら、第２の実施形態に係るデルタシグマ変調器２もデルタシグマADCに利用できることは勿論である。本明細書の開示に接した当業者であれば、デルタシグマ変調器２のフィードバックパス２１６にDACを適切に配置することで、デルタシグマ変調器２をデルタシグマADCに利用できることを容易に理解できるであろう。
【００５９】
＜第５の実施形態＞
本実施形態では、上述した第１、第２、又は第４の実施形態に係るデルタシグマ変調器を有するデルタシグマADCが説明される。図７は、本実施形態に係るデルタシグマADC５の構成例を示している。図７の構成例では、デルタシグマADC５は、アナログLPF５０１、デルタシグマ変調器５０２、及びデジタルフィルタ５０３を含む。アナログLPF５０１は、オーバーサンプリングを行うデルタシグマ変調器５０２の前段に配置され、折り返し雑音 （alias）を遮断する。つまり、アナログLPF５０１は、アンチエイリアスフィルタである。
【００６０】
デルタシグマ変調器５０２は、第１、第２、又は第４の実施形態に係るデルタシグマ変調器１、２、又は４に相当する。図７の例では、デルタシグマ変調器５０２は、その内部に1-bit量子化器（量子化器１０７、量子化器２０７、又はコンパレータ４０７）を有する。したがって、デルタシグマ変調器５０２の出力は、データレートfosr = K*fsの1-bit信号である。Kはオーバーサンプリングレートを表わす。
【００６１】
デジタルフィルタ５０３は、デルタシグマ変調器５０２の出力信号に含まれるout-of-band周波数帯域の量子化誤差を減衰させるためのデジタルLPF処理と、デルタシグマ変調器５０２の出力信号のデータレートを下げるためのデシメーション処理を行う。言い換えると、デジタルフィルタ５０３は、digital LPF及びdecimator filterを含む。デジタルフィルタ５０３の出力信号は、データレートfsのmulti-bit信号である。
【００６２】
＜第６の実施形態＞
第１〜第５の実施形態では、説明の便宜のために、一次デルタシグマ変調器を例にとって説明した。しかしながら、第１〜第５の実施形態で説明された、微分誤差信号を積分器の入力にフィードバックすることを含む技術思想は、二次又はより高次のデルタシグマ変調器にも適用することができる。図８は、本実施形態に係るn次デルタシグマ変調器６を示している。図８のn次デルタシグマ変調器６は、図２に示された一次デルタシグマ変調器１をn次まで一般化したものに相当する。ここで、nは1以上の整数である。ただし、n=1の場合は、第１〜第５の実施形態において既に説明されている。すなわち、図８においてn=1とした場合は、図２に示された一次デルタシグマ変調器１と実質的に同じである。
【００６３】
積分器６０４は、入力信号６０３のn階積分を計算する。例えば、積分器６０４は、図８に示されるように、カスケードされたn個の積分ステージを含む。
【００６４】
微分ブロック６１０は、量子化誤差ｑのn階微分を計算する。例えば、微分ブロック６１０は、図８に示されるように、カスケードされたn個の微分ステージを含む。したがって、微分ブロック６１０によって生成される微分誤差信号６１１は、量子化誤差のn階微分を表わす。
【００６５】
増幅ブロック６０２、量子化器６０６、加算器６０８、加算器６１２、及びフィードバックパス６１３の構成及び動作は、図１又は図２に示された増幅ブロック１０２、加算器１０４、量子化器１０７、加算器１０９、加算器１１３、及びフィードバックパス１１４の構成及び動作と実質的に同一とすればよい。簡単に述べると、増幅ブロック６０２は、デルタシグマ変調器６の入力信号６０１（X）の振幅を増幅する。増幅ブロック６０２は、省略されてもよい。量子化器６０６は、積分器６０４によって生成される積分信号６０５を量子化する。
【００６６】
加算器６０８は、積分器６０４によって生成される積分信号６０５から量子化器６０６の出力信号６０７（Y）を減算することで、量子化誤差ｑが符号反転された信号（−ｑ）を生成する。加算器６１２は、微分ブロック６１０によって生成される微分誤差信号６１１とフィードバック信号（つまり、デルタシグマ変調器６の出力信号６０７（Y））を合成する。フィードバックパス６１３は、デルタシグマ変調器６の出力信号６０７（Y）および微分誤差信号６１１を含むフィードバック信号を積分器６０４の入力にフィードバックする。
【００６７】
ここで留意するべき点は、量子化誤差のn階微分を表わす微分誤差信号６１１は、積分器６０４に含まれるカスケードされたn個の積分ステージのうちの先頭の積分ステージのみにフィードバックされる点である。言い換えると、n個の積分ステージにそれぞれフィードバックされるｎ個のフィードバック信号のうち、先頭の積分ステージに供給されるフィードバック信号のみが微分誤差信号６１１から生成される。
【００６８】
図８に示されたデルタシグマ変調器６の出力信号６０７（Y）と入力信号７０１（X）の関係は、数学的に以下の（６）式によって表される。
【数６】
2015119247.tif 000008
【００６９】
図８に示されたデルタシグマ変調器６は、微分ブロック６１０において量子化誤差のn階微分を行う。微分階数（微分次数）は、量子化誤差のノイズシェーピングの次数（n）を規定する積分器６０４の次数（n）と同じ数である。そして、デルタシグマ変調器６は、量子化器６０６の出力信号６０７を積分器６０４内のn個の積分ステージのそれぞれにフィードバックする。さらに、デルタシグマ変調器６は、量子化誤差のn階微分を表わす微分誤差信号６１１を積分器６０４内のn個の積分ステージのうちの先頭の積分ステージのみにフィードバックする。この構成のおかげで、デルタシグマ変調器６は、（６）式に示されているように、ローパスフィルタ因子 (1 + Z-1) によって量子化誤差qをフィルタすることができ、out-of-band周波数帯域の量子化誤差（特にfosr/2付近の量子化誤差）を低減することができる。
【００７０】
さらに、デルタシグマ変調器６は、改良されたNTF、すなわち (1 + Z-1)(1 - Z-1)n を、デルタシグマ変調器６のフィードバックループ内での演算によって達成している。したがって、デルタシグマ変調器６の出力信号６０７（Y）のビット数は増加しない。このため、デルタシグマ変調器６は、図９に示された移動和ブロック９０７を有する構成において生ずるいくつかの問題、例えば、モジュレータ出力のビット数の増加、モジュレータの出力に配置するべきDAC数の増加、又はフィードバックDAC数の増加、を解決することができる。
【００７１】
＜その他の実施形態＞
上述した複数の実施形態は、適宜組み合わせて実施されてもよい。
【００７２】
さらに、上述した実施形態は本件発明者により得られた技術思想の適用に関する例に過ぎない。すなわち、当該技術思想は、上述した実施形態のみに限定されるものではなく、種々の変更が可能であることは勿論である。
【符号の説明】
【００７３】
１、２、４、６、３０２、５０２  デルタシグマ変調器
１０２、２０２、４０２、６０２  増幅ブロック
１０５、２０５、６０４  積分器
１０７、２０７、６０６  量子化器
１１１、２１１、６１０  微分ブロック
１１４、２１６、４１６  フィードバックパス
２１３  平滑化ブロック
４０５  アナログ積分器
４０７  コンパレータ
４０９  1-bit DAC
４１３  アナログ微分器
【図１】
2015119247.tif 000009
【図２】
2015119247.tif 000010
【図３】
2015119247.tif 000011
【図４Ａ】
2015119247.tif 000012
【図４Ｂ】
2015119247.tif 000013
【図５】
2015119247.tif 000014
【図６】
2015119247.tif 000015
【図７】
2015119247.tif 000016
【図８】
2015119247.tif 000017
【図９】
2015119247.tif 000018
【図１０Ａ】
2015119247.tif 000019
【図１０Ｂ】
2015119247.tif 000020