(57)【要約】【課題】シリコンカーバイドとシリコン界面に発生する結晶欠陥により生じる半導体装置の性能の低下を抑制し、シリコンカーバイドとシリコンを用いる性能に優れたショットキーダイオードとその製造方法を提供する。【解決手段】シリコンエピタキシャル基板のｎ型シリコンカーバイド・エピタキシャル膜の表面とｐ型シリコン基板の第１の主面に、アルゴン・プラズマを照射し、アルゴン・プラズマを照射した後に、ｎ型シリコンカーバイド・エピタキシャル膜の表面とシリコン基板の第１の主面を、室温で加圧接合して、アニールすることにより、内蔵電位の値が小さく優れた電圧電流特性を有するショットキーダイオードを製造する。【選択図】図２
2015115585.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のシリコンカーバイド基板の第１の主面に第１導電型のシリコンカーバイド・エピタキシャル膜を形成したエピタキシャル基板の前記シリコンカーバイド・エピタキシャル膜の表面と第１導電型と反対極性の第２導電型のシリコン基板の表面とを真空装置で対向して配置し、
対向して配置される前記シリコンカーバイド・エピタキシャル膜の表面と前記シリコン基板の表面にプラズマを照射して活性化させ、
対向して配置される前記シリコンカーバイド・エピタキシャル膜の表面と前記シリコン基板の表面を接触させ、前記エピタキシャル基板と前記シリコン基板を加圧することにより前記エピタキシャル基板と前記シリコン基板を接合し、
接合された前記エピタキシャル基板と前記シリコン基板をアニールすることを特徴とするショットキーダイオードの製造方法。
【請求項２】
前記エピタキシャル基板と前記シリコン基板を接合した後に前記シリコンカーバイド基板の第２の主面に第１の電極を形成する際に、接合された前記エピタキシャル基板と前記シリコン基板をアニールすることを特徴とする請求項１記載のショットキーダイオードの製造方法。
【請求項３】
前記シリコンカーバイド基板の第２の主面に第１の電極を形成し、アニールした後に、前記エピタキシャル基板と前記シリコン基板を接合することを特徴とする請求項１記載のショットキーダイオードの製造方法。
【請求項４】
第１導電型のシリコンカーバイド基板と、
前記シリコンカーバイド基板の第１の主面に形成される第１導電型のシリコンカーバイド・エピタキシャル膜と、
第１の主面と第２の主面を有する前記第１導電型と極性の異なる第２導電型のシリコン基板であって、前記シリコンカーバイド・エピタキシャル膜の表面と共に前記シリコンカーバイド・エピタキシャル膜と接合する第１の主面にプラズマが照射して活性化した後に、該第１の主面が前記シリコンカーバイド・エピタキシャル膜の表面と加圧接合された前記シリコン基板から形成され、前記シリコンカーバイド・エピタキシャル膜と共にアニール処理をされた第２導電型のシリコン層を備えることを特徴とするショットキーダイオード。
【請求項５】
前記第１導電型のシリコンカーバイド・エピタキシャル膜の表面であって、前記第２導電型のシリコン層と対応する位置に設けられた第２導電型のガードリングリング領域を備えることを特徴とする請求項４記載のショットキーダイオード。
【請求項６】
測定される内蔵電位が１．３Ｖ以下の値であることを特徴とする請求項４又は５記載のショットキーダイオード。
【請求項７】
測定されるターンオン電圧値が０．９Ｖ以下の値であることを特徴とする請求項４〜６のいずれか１項記載のショットキーダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーダイオードとその製造方法に係り、特に、シリコンカーバイド・ショットキーダイオードとその製造方法に関する。
【背景技術】
【０００２】
シリコンカーバイド（炭化珪素、SiC）は、その禁制体幅がシリコンに比べて約３倍、絶縁破壊電界が約１０倍、熱伝導率が約３倍大きいため、種々の半導体装置の材料として期待されている。さらに、シリコンカーバイドは、熱酸化によりシリコン酸化膜を形成することが可能で、不純物ドーピングによるｎ型、ｐ型の導電型制御も可能なため、従来のシリコンデバイスで実現されている種々の構造を有するデバイスを作製できるという、他の化合物半導体材料と大きく異なる特徴を備えている。
【０００３】
このようなことから、シリコンカーバイドとシリコンの両方を組み合わせて、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置が提案され、研究及び開発がなされている、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置として、例えば、高耐圧高速スイッチングｐｎダイオードや、ショットキーダイオード、バイポーラトランジスタ、及び高耐圧低オン抵抗の金属−酸化膜−半導体接合電界効果トランジスタ（ＭＯＳＦＥＴ）を含む種々の電界効果トランジスタ（ＦＥＴ）などがある。
【０００４】
シリコンカーバイドを用いた半導体装置の性能を向上するためには、シリコンカーバイドとシリコンの間のヘテロ接合界面を制御することが重要である。このため、シリコンカーバイドとシリコンの間のヘテロ接合界面とこのようなヘテロ接合を備える半導体装置について、研究及び開発が行われている。
例えば、非特許文献１と非特許文献２では、シリコンカーバイドとシリコンの間にヘテロ接合を有する半導体装置について検討が行われている。
また、最近の研究としては、非特許文献３では、シリコンカーバイドとシリコン界面を備えるショットキーダイオードの特性について研究が行われている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】S. Yamagami et al., Material Science Forum Vols. 717-720(2012) pp1005-1008
【非特許文献２】A. Perez-Tomas et al., Journal of Applied Physics 014505(2007)
【非特許文献３】J. Liang et al., 10th Topical Workshop on HeterostructureMicroelectronics TWHM Final Program and Abstracts, 133-134(2013)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、シリコンカーバイドとシリコンの間には大きな格子不整合が存在する。このため、シリコンカーバイドとシリコン界面に発生する結晶欠陥により、破壊電圧が低下したり、再結合電流や逆方向のリーク電流が増大するという半導体装置の性能を低下させる問題が生じていた。
【０００７】
本発明は、シリコンカーバイドとシリコン界面に発生する結晶欠陥により生じる半導体装置の性能の低下を抑制し、シリコンカーバイドとシリコンを用いる性能に優れたショットキーダイオードとその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のショットキーダイオードの製造方法は、第１導電型のシリコンカーバイド基板の第１の主面に第１導電型のシリコンカーバイド・エピタキシャル膜を形成したエピタキシャル基板の前記シリコンカーバイド・エピタキシャル膜の表面と第１導電型と反対極性の第２導電型のシリコン基板の表面とを真空装置で対向して配置し、対向して配置される前記シリコンカーバイド・エピタキシャル膜の表面と前記シリコン基板の表面にプラズマを照射して活性化させ、対向して配置される前記シリコンカーバイド・エピタキシャル膜の表面と前記シリコン基板の表面を接触させ、前記エピタキシャル基板と前記シリコン基板を加圧することにより前記エピタキシャル基板と前記シリコン基板を接合し、接合された前記エピタキシャル基板と前記シリコン基板をアニールすることを特徴とする。
【０００９】
本発明のショットキーダイオードの製造方法は、前記エピタキシャル基板と前記シリコン基板を接合した後に前記シリコンカーバイド基板の第２の主面に第１の電極を形成する際に、接合された前記エピタキシャル基板と前記シリコン基板をアニールすることを特徴としても良い。
【００１０】
本発明のショットキーダイオードの製造方法は、前記シリコンカーバイド基板の第２の主面に第１の電極を形成し、アニールした後に、前記エピタキシャル基板と前記シリコン基板を接合することを特徴としても良い。
【００１１】
本発明のショットキーダイオードは、第１導電型のシリコンカーバイド基板と、前記シリコンカーバイド基板の第１の主面に形成される第１導電型のシリコンカーバイド・エピタキシャル膜と、第１の主面と第２の主面を有する前記第１導電型と極性の異なる第２導電型のシリコン基板であって、前記シリコンカーバイド・エピタキシャル膜の表面と共に前記シリコンカーバイド・エピタキシャル膜と接合する第１の主面にプラズマが照射して活性化した後に、該第１の主面が前記シリコンカーバイド・エピタキシャル膜の表面と加圧接合された前記シリコン基板から形成され、前記シリコンカーバイド・エピタキシャル膜と共にアニール処理をされた第２導電型のシリコン層を備えることを特徴とする。
【００１２】
本発明のショットキーダイオードは、前記第１導電型のシリコンカーバイド・エピタキシャル膜の表面であって、前記第２導電型のシリコン層と対応する位置に設けられた第２導電型のガードリングリング領域を備えることを特徴としても良い。
【００１３】
本発明のショットキーダイオードは、測定される内蔵電位が１．３Ｖ以下の値であることを特徴としても良い。
【００１４】
本発明のショットキーダイオードは、測定されるターンオン電圧値が０．９Ｖ以下の値であることを特徴としても良い。
【発明の効果】
【００１５】
本発明の製造方法により、シリコンエピタキシャル基板のｎ型シリコンカーバイド・エピタキシャル膜の表面とｐ型シリコン基板の第１の主面に、プラズマを照射し、活性化した後に、ｎ型シリコンカーバイド・エピタキシャル膜の表面とシリコン基板の第１の主面が、室温で加圧接合して、アニールすることにより、本発明の拡散ポテンシャルの値が小さく優れた電圧電流特性を有するショットキーダイオードが製造される。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態に係るショットキーダイオードを示す図である。
【図２】本発明の実施形態に係るショットキーダイオードの製造方法の第１の実施例を示す図である。
【図３】本発明の実施形態に係るショットキーダイオードの製造方法の第２の実施例を示す図である。
【図４】本発明の実施形態に係るショットキーダイオードの製造方法の第３の実施例を示す図である。
【図５】本発明の実施形態に係るショットキーダイオードのＣ−Ｖ特性の測定結果を示す図である。
【図６】本発明の実施形態に係るショットキーダイオードの電圧電流特性の測定結果を示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の実施形態に係るショットキーダイオードを示す図である。
本発明の実施形態に係るショットキーダイオード1は、第１導電型のシリコンカーバイド基板３と、第１導電型のシリコンカーバイド基板３の第１の主面に形成される第１導電型のシリコンカーバイド・エピタキシャル膜５と、第１導電型にドーピングされたシリコンカーバイド・エピタキシャル膜の表面に形成され、第１導電型と極性の異なる第２導電型のシリコン層９を有する。
本発明の実施形態に係るショットキーダイオード1が使用される用途の必要に応じて、第１導電型のシリコンカーバイド基板３の第２の主面に第１の電極１０が設けられ、第２導電型のシリコン層９の最上面に第２の電極１１が設けられる。
【００１８】
第２導電型のシリコン層９は、第２導電型のシリコン基板８から形成される。第２導電型のシリコン基板は、第１の主面と第２の主面を有する。本発明の実施形態に係るショットキーダイオードの製造過程において、第１導電型のシリコンカーバイド・エピタキシャル膜５の表面と第２導電型のシリコン基板８の第１の主面が共にアルゴン・プラズマ照射により活性化された後に加圧接合される。そして、第２導電型のシリコン層９は、この加圧接合されたシリコン基板８から形成される。なお、本発明の実施形態に係るショットキーダイオード１において、第１導電型のシリコンカーバイド・エピタキシャル膜と第２導電型のシリコン層の界面をアニールすることによりショットキーダイオードの所望の特性が実現される。
本発明の実施形態に係るショットキーダイオードの製造方法の詳細と所望の特性については以下に記載する。
【００１９】
以下、本発明の実施形態について、第１導電型がｎ型で第２導電型がｐ型の場合を例として説明する。第１導電型がｎ型で第２導電型がｐ型の場合には、第１の電極がカソードとなり、第２の電極がアノードとなる。
【００２０】
図２は、本発明の実施形態に係るショットキーダイオードの製造方法の第１の実施例を示す図である。
ｎ＋型シリコンカーバイド基板３の結晶軸＜０００１＞を有する第１の主面に不純物濃度が１×１０１４〜１×１０１７ｃｍ−３のｎ−型シリコンカーバイド・エピタキシャル膜５を成長したシリコンカーバイド・エピタキシャル基板６を用意する。（図２（ａ））
【００２１】
上述のシリコンカーバイド・エピタキシャル基板６のｎ型シリコンカーバイド・エピタキシャル膜５の表面とｐ＋型シリコン基板８の第１の主面を真空装置内に対向して配置する。そして、対向するｐ＋型シリコン基板の第１の主面とｎ−型シリコンカーバイド・エピタキシャル膜５の表面にアルゴン・プラズマを照射し、活性化する。ここで、シリコンカーバイド・エピタキシャル基板６とｐ＋型シリコン基板は、共に単結晶基板である。（図２（ｂ））
【００２２】
ｐ＋型シリコン基板８の第１の主面とｎ−型シリコンカーバイド・エピタキシャル膜５の表面を室温で接触させて、ｐ＋型シリコン基板８とシリコンカーバイド・エピタキシャル基板６に力を加えて、ｐ＋型シリコン基板８の第１の主面とｎ−型シリコンカーバイド・エピタキシャル膜５の表面を加圧接合する。（図２（ｃ））
【００２３】
その後、ｐ＋型シリコン基板８とｎ−型シリコンカーバイド・エピタキシャル膜４の界面をアニールする。アニール温度は、６００〜１０００℃とする。なお、後述する図２（ｅ）においてｎ＋型シリコンカーバイド基板３の第２の主面（裏面）にカソード電極１２を形成する際のアニールと兼ねることも可能である。（図２（ｄ））
【００２４】
フォトリソグラフィーにより、ｐ＋型シリコン基板８の第２の主面の一部の領域をレジスト膜で被覆する。そして、ｐ＋型シリコン基板８のうちレジスト膜で被覆されていない領域をエッチングにより除去して、ｎ−型シリコンカーバイド・エピタキシャル膜５の表面を部分的に露出させる。これにより、ｐ型シリコン基板８からｐ型シリコン層９が形成され、このｐ型シリコン層９がアノードパッド９ａとなる。
次に、ｎ＋型シリコンカーバイド基板３の第２の主面（裏面）に、ニッケル（Ｎｉ）を堆積してカソード電極１２を形成し、約１０００℃でアニールする。この際に、ｐ型シリコン層９とｎ型シリコンカーバイド・エピタキシャル膜５の界面をアニールされるようにしても良い。（図２（ｅ））
【００２５】
部分的に露出したｎ−型シリコンカーバイド・エピタキシャル膜５の表面とアノードパッド９ａの表面にアルミニウム（Ａｌ）を堆積する。次に、アノードパッド９ａの表面を被覆するレジストマスクを形成する。そして、レジストマスクで被覆されていない領域のアルミニウムを除去して、アノードパッドの９ａ表面にアノード電極１４を形成する。（図２（ｆ）
【００２６】
図３は、本発明の実施形態に係るショットキーダイオードの製造方法の第２の実施例を示す図である。
ｎ＋型シリコンカーバイド基板３の結晶軸＜０００１＞を有する第１の主面に不純物濃度が１×１０１４〜３×１０１７ｃｍ−３のｎ−型シリコンカーバイド・エピタキシャル膜５を成長したシリコンカーバイド・エピタキシャル基板６を用意する。（図３（ａ））
【００２７】
シリコンカーバイド・エピタキシャル基板６の裏面（シリコンカーバイド基板の第２の主面）に、ニッケル（Ｎｉ）を堆積してカソード電極２２を形成し、約１０００℃でアニールする。（図３（ｂ））
【００２８】
上述のシリコンカーバイド・エピタキシャル基板６のｎ−型シリコンカーバイド・エピタキシャル膜５の表面とｐ＋型シリコン基板８の第１の主面を真空装置内に対向して配置する。そして、対向するｐ＋型シリコン基板８の第１の主面とｎ−型シリコンカーバイド・エピタキシャル膜５の表面にアルゴン・プラズマを照射し、活性化する。ここで、シリコンカーバイド・エピタキシャル基板６とｐ＋型シリコン基板は、共に単結晶基板である。（図３（ｃ））
【００２９】
ｐ＋型シリコン基板８の第１の主面とｎ−型シリコンカーバイド・エピタキシャル膜５の表面を接触させて、ｐ＋型シリコン基板８とシリコンカーバイド・エピタキシャル基板６に力を加えて、ｐ＋型シリコン基板８の第１の主面とｎ−型シリコンカーバイド・エピタキシャル膜５の表面を加圧接合する。（図３（ｄ））
【００３０】
フォトリソグラフィーにより、ｐ＋型シリコン基板８の第２の主面の一部の領域をレジスト膜で被覆する。そして、ｐ＋型シリコン基板８のうちレジスト膜で被覆されていない領域をエッチングにより除去して、シリコンカーバイド・エピタキシャル膜５の表面を部分的に露出させる。これにより、ｐ＋型シリコン基板８からｐ＋型シリコン層９が形成され、このｐ＋型シリコン層９がアノードパッド９ａとなる。（図３（ｅ））
【００３１】
次に、貼り合わせにより接合されたアノードパッド９ａを備えるシリコンカーバイド・エピタキシャル基板６を６００〜１０００℃でアニールする。これにより、ｐ＋型シリコン基板８から形成されたアノードパッド９ａとｎ−型シリコンカーバイド・エピタキシャル膜５の界面がアニールされ、本発明の実施形態に係るショットキーダイオードの特性を実現することが可能になる。（図３（ｅ））
【００３２】
部分的に露出したシリコンカーバイド・エピタキシャル膜５の表面とアノードパッド９ａの表面にアルミニウム（Ａｌ）を堆積する。次に、アノードパッドの表面を被覆するレジストマスクを形成する。そして、レジストマスクで被覆されていない領域のアルミニウムを除去して、アノードパッド９ａの表面にアノード電極２４を形成する。（図３（ｆ））
【００３３】
図４は、本発明の実施形態に係るショットキーダイオードの製造方法の第３の実施例を示す図である。
ｎ＋型シリコンカーバイド基板３の結晶軸＜０００１＞を有する第１の主面に不純物濃度が１×１０１４〜１×１０１７ｃｍ−３のｎ−型シリコンカーバイド・エピタキシャル膜５を形成したシリコンカーバイド・エピタキシャル基板６を用意する。（図４（ａ））
【００３４】
シリコンカーバイド・エピタキシャル基板６を構成するｎ−型シリコンカーバイド・エピタキシャル膜５の表面に、後にアノード電極を形成する領域の周辺に整合するようにｐ型の不純物を選択的にイオン注入して、後にガードリング層となるｐ型領域１８を形成する。（図４（ｂ））
【００３５】
シリコンカーバイド・エピタキシャル基板６の裏面（シリコンカーバイド基板３の第２の主面）に、ニッケル（Ｎｉ）を堆積してカソード電極３２を形成し、約１０００℃でアニールする。（図４（ｃ））
【００３６】
上述のシリコンカーバイド・エピタキシャル基板６のｎ−型シリコンカーバイド・エピタキシャル膜５の表面とｐ＋型シリコン基板８の第１の主面を真空装置内に対向して配置する。そして、対向するｐ＋型シリコン基板８の第１の主面とｎ−型シリコンカーバイド・エピタキシャル膜５の表面にアルゴン・プラズマを照射し、活性化する。ここで、シリコンカーバイド・エピタキシャル基板６とｐ＋型シリコン基板は、共に単結晶基板である。（図４（ｄ））
【００３７】
ｐ＋型シリコン基板８の第１の主面とｎ−型シリコンカーバイド・エピタキシャル膜５の表面を接触させて、シリコン基板８とシリコンカーバイド・エピタキシャル基板６に力を加えて、ｐ＋型シリコン基板の第１の主面とｎ−型シリコンカーバイド・エピタキシャル膜５の表面を加圧接合する。（図４（ｅ））
【００３８】
フォトリソグラフィーにより、ｐ＋型シリコン基板８の第２の主面の一部の領域をレジスト膜で被覆する。そして、ｐ＋型シリコン基板８のうちレジスト膜で被覆されていない領域をエッチングにより除去して、シリコンカーバイド・エピタキシャル膜５の表面を部分的に露出させる。これにより、ｐ＋型シリコン層９が、ｐ型ガードリング領域１８と対応する位置に、ｐ＋型シリコン基板８から形成される。このｐ＋型シリコン層９がアノードパッド９ａとなる。（図４（ｆ））
【００３９】
次に、貼り合わせにより接合されたアノードパッド９ａを備えるシリコンカーバイド・エピタキシャル基板６を６００〜１０００℃でアニールする。これにより、ｐ＋型シリコン基板８から形成されたアノードパッド９ａとｎ−型シリコンカーバイド・エピタキシャル膜５の界面がアニールされ、本発明の実施形態に係るショットキーダイオードの特性を実現することが可能になる。（図４（ｆ））
【００４０】
部分的に露出したシリコンカーバイド・エピタキシャル膜５の表面とアノードパッド９ａの表面にアルミニウム（Ａｌ）を堆積する。次に、アノードパッド９ａの表面を被覆するレジストマスクを形成する。そして、レジストマスクで被覆されていない領域のアルミニウムを除去して、アノードパッド９ａの表面にアノード電極３４を形成する。（図４（ｇ））
【００４１】
本発明の実施形態のショットキーダイオードの製造法の第３の実施例により、ｐ型シリコン基板８から形成されるアノードパッド９ａと対応する位置に、ｐ型ガードリング領域１８が形成される。これにより、耐電圧性に優れたショットキーダイオードが作成される。
【００４２】
本発明の実施形態と各実施例において、シリコンカーバイド・エピタキシャル基板のｎ型シリコンカーバイド・エピタキシャル膜の表面とｐ型シリコン基板の第１の主面にアルゴン・プラズマを照射する場合について説明したが、アルゴン・プラズマの代わりにキセノン・プラズマを照射しても良い。
【００４３】
本発明の実施形態に係るショットキーダイオードの測定結果について以下に記載する。
測定は、本発明の実施形態に係るショットキーダイオードと本発明の実施形態に到る過程で作成された試作ショットキーダイオードについて行った。
【００４４】
測定された本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードは、共に、シリコンカーバイド・エピタキシャル基板とシリコン基板を貼り合わせて接合することにより作成された。シリコンカーバイド・エピタキシャル基板では、不純物濃度１×１０１９ｃｍ−３のｎ型シリコンカーバイド単結晶基板の第１の主面に、不純物濃度２×１０１８ｃｍ−３のｎ型シリコンカーバイドバッファー層を介して、不純物濃度１×１０１７ｃｍ−３のｎ型シリコンカーバイド・エピタキシャル膜が形成された。シリコン基板として、不純物濃度２×１０１９ｃｍ−３のｐ型シリコン単結晶基板が使用された。
【００４５】
本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードの作成する過程において、共に、シリコンエピタキシャル基板のｎ型シリコンカーバイド・エピタキシャル膜の表面とｐ型シリコン基板の第１の主面に、アルゴン・プラズマを照射し、活性化された後に、該第１の主面がシリコンカーバイド・エピタキシャル膜の表面とシリコン基板の第１の主面が、室温で加圧接合されて、本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードが作成された。さらに、本発明の実施形態に係るショットキーダイオードは、加圧接合された後にアニール処理された。他方、試作ショットキーダイオードは、加圧接合された後にアニール処理されなかった。
本発明の実施形態に係るショットキーダイオードの上述のアニール処理は、例えば、１０００℃で１分間行われた。
【００４６】
図５は、本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードのＣ−Ｖ特性の測定結果を示す。測定は、室温でＣ−Ｖ測定周波数１００ｋＨｚにより行われた。
１０００℃で１分間アニールした本発明の実施形態に係るショットキーダイオードでは、Ｃ−Ｖ特性の測定値に外挿して得られる拡散ポテンシャルＶｄの値は、１．０Ｖである。
他方、アニールが行われていない試作ショットキーダイオードでは、Ｃ−Ｖ特性の測定値に外挿して得られる拡散ポテンシャルＶｄの値は、１．６Ｖである。本発明の実施形態に係るショットキーダイオードでは、拡散ポテンシャルの値が低くなっていることを理解できる。
【００４７】
図６は、本発明の実施形態に係るショットキーダイオードと試作ショットキーダイオードの電圧電流特性を示す。アニールされていない試作ショットキーダイオードと比較して、アニールした本発明の実施形態に係るショットキーダイオードでは、ｎ値が、１．５から１．１に低減し、ターンオン電圧が、１．６Ｖから０．７Ｖに低減している。ここで、ターンオン電圧は、１００ｍＡ／ｃｍ２のときのＶｆをいう。本発明の実施形態に係るショットキーダイオードでは、ダイオード特性が向上している。逆方向のリーク電流も低減していることからヘテロ接合界面の欠陥も減少していることが分かる。このように、本願で提案する手法により良好なヘテロ界面が形成可能となる。
【符号の説明】
【００４８】
１：ショットキーダイオード
３：シリコンカーバイド基板
５：シリコンカーバイド・エピタキシャル膜
６：シリコンカーバイド・エピタキシャル基板
８：シリコン基板
９：シリコン層
９ａ：アノードパッド
１０：第１の電極
１１：第２の電極
１２、２２、３２：カソード電極
１４、２４、３４：アノード電極
１８：ガードリング領域
【図１】
2015115585.tif 000003
【図２】
2015115585.tif 000004
【図３】
2015115585.tif 000005
【図４】
2015115585.tif 000006
【図５】
2015115585.tif 000007
【図６】
2015115585.tif 000008