(57)【要約】【課題】  半導体構造において、電気性能を改善し、チップとパッケージとの間の相互接続密度を高くし、シリコン面積を節約し、装置コストを減少させ、製造コストを減少させる。【解決手段】  デバイス１００、デバイス１００上の導体パッド１０２、および導体パッド１０２上に配置されたＡｇ1-xＹx合金支柱１１５を含む。Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、Ａｇ1-xＹx合金のＸは、約０．００５から約０．２５の範囲にある。ＹがＡｕおよびＰｄの少なくとも一方を含むことが好ましい。Ａｇ1-xＹx合金支柱１１５が約３０μｍから約１００μｍの高さを有することが好ましい。【選択図】図５
2015115596.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造において、
デバイス、
前記デバイス上の導体パッド、および
前記導体パッド上に配置されたＡｇ1-xＹx合金支柱、
を含み、
前記Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、
前記Ａｇ1-xＹx合金のＸは、約０．００５から約０．２５の範囲にある、半導体構造。
【請求項２】
前記ＹがＡｕおよびＰｄの少なくとも一方を含む、請求項１記載の半導体構造。
【請求項３】
前記Ａｇ1-xＹx合金支柱が約３０μｍから約１００μｍの高さを有する、請求項１記載の半導体構造。
【請求項４】
前記Ａｇ1-xＹx合金支柱上に配置された被覆部材であって、別の半導体構造と電気的に接続するためのはんだ材料を含む被覆部材をさらに含む、請求項１記載の半導体構造。
【請求項５】
前記被覆部材が約１μｍから約５μｍの高さを有する、請求項４記載の半導体構造。
【請求項６】
前記導体パッドが、前記Ａｇ1-xＹx合金支柱と相互作用するＡｇまたはＡｇ合金を含むシード層を含む、請求項１記載の半導体構造。
【請求項７】
前記Ａｇ1-xＹx合金支柱を受け入れるための上面および別の半導体構造上に取り付けるための露出底面を含む接点をさらに含む、請求項１記載の半導体構造。
【請求項８】
前記接点が、フリップ・チップ・デュアル・フラット・ノー・リード（ＦＣＤＦＮ）パッケージとなるように前記Ａｇ1-xＹx合金支柱と結合するフラット・ノー・リードである、請求項７記載の半導体構造。
【請求項９】
接点を配置するための第１の表面、およびボール・グリッド・アレイ（ＢＧＡ）に配置される複数の導電性バンプを配置するための、前記第１の表面と反対の第２の表面を含む基板をさらに含み、該基板の接点は、前記Ａｇ1-xＹx合金支柱と結合されて、フリップ・チップ・ボール・グリッド・アレイ（ＦＣＢＧＡ）パッケージとなる、請求項１記載の半導体構造。
【請求項１０】
半導体構造において、
デバイス、
前記デバイス上の導体パッド、
前記デバイス上に配置され、前記導体パッドの一部を被覆するパッシベーション層、および
前記パッシベーション層上に配置されたＡｇ1-xＹx合金を含む再配線層（ＲＤＬ）、
を含み、
前記Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、
前記Ａｇ1-xＹx合金のＸは、約０．００５から約０．２５の範囲にある、半導体構造。
【請求項１１】
前記ＹがＡｕおよびＰｄの少なくとも一方を含む、請求項１０記載の半導体構造。
【請求項１２】
前記ＲＤＬが、金を含む金属層により被覆されている、請求項１０記載の半導体構造。
【請求項１３】
前記ＲＤＬが、導線または導電性バンプを受け入れるためのランド部分を含む、請求項１０記載の半導体構造。
【請求項１４】
前記ＲＤＬが、前記パッシベーション層を貫通するビアであって、前記導体バッドと電気的に接続するビアを含む、請求項１０記載の半導体構造。
【請求項１５】
半導体構造において、
第１の表面と該第１の表面と反対の第２の表面を含むダイ、
前記ダイを前記第１の表面から前記第２の表面まで貫通するビア、および
前記ビアを充填するＡｇ1-xＹx合金、
を含み、
前記Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、
前記Ａｇ1-xＹx合金のＸは、約０．００５から約０．２５の範囲にある、半導体構造。
【請求項１６】
前記ＹがＡｕおよびＰｄの少なくとも一方を含む、請求項１５記載の半導体構造。
【請求項１７】
前記ビアがシリコン貫通ビア（ＴＳＶ）であり、約３から約３０のアスペクト比を有する、請求項１５記載の半導体構造。
【請求項１８】
前記ビアが約５μｍから約５００μｍの高さを有する、請求項１５記載の半導体構造。
【請求項１９】
前記ビアの端部で前記第１の表面または前記第２の表面上に配置された導体パッドをさらに含む、請求項１５記載の半導体構造。
【請求項２０】
前記導体パッドが、導電性バンプ、導電性支柱または別の導体パッドを受け入れ、かつ別の半導体構造と結合するように構成されている、請求項１９記載の半導体構造。
【請求項２１】
前記導体パッドが銀または金を含む、請求項１９記載の半導体構造。
【請求項２２】
前記Ａｇ1-xＹx合金と前記ビアの側壁との間にシード層をさらに含む、請求項１５記載の半導体構造。
【請求項２３】
半導体構造を製造する方法において、
ＫＡｇ（ＣＮ）2、ＫＡｕ（ＣＮ）2、Ｋ2Ｐｄ（ＣＮ）4の少なくとも１つを含むシアン化物系メッキ溶液を調製する工程、
半導体構造を前記メッキ溶液中に浸漬する工程、
前記半導体構造に約０．１ＡＳＤ（１０Ａ／ｍ2）から約１．０ＡＳＤ（１００Ａ／ｍ2）の電気メッキ電流密度を印加して、前記メッキ溶液から銀イオン、金イオンまたはパラジウムイオンを還元する工程、および
前記半導体構造上にＡｇ1-xＹx合金構造を形成する工程、
を有してなり、
前記Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、該Ａｇ1-xＹx合金のＸは約０．００５から約０．２５の範囲にある方法。
【請求項２４】
前記半導体構造上にＡｇ1-xＹx合金構造を形成する工程が、前記半導体構造のデバイス上に配置された導体パッド上にＡｇ1-xＹx合金支柱を電気メッキする工程を含む、請求項２３記載の方法。
【請求項２５】
前記半導体構造上にＡｇ1-xＹx合金構造を形成する工程が、前記半導体構造のデバイス上に配置されたパッシベーション層上にＡｇ1-xＹx合金ＲＤＬを電気メッキする工程を含む、請求項２３記載の方法。
【請求項２６】
電気メッキ操作または無電界メッキ操作によって、前記Ａｇ1-xＹx合金ＲＤＬ上に金属層を形成する工程をさらに含む、請求項２５記載の方法。
【請求項２７】
前記Ａｇ1-xＹx合金構造を形成する工程が、ダイの第１の表面から該第１の表面と反対の該ダイの第２の表面に向かって延在するシリコン貫通ビア（ＴＳＶ）を形成する工程、および前記ＴＳＶにＡｇ1-xＹx合金を充填する工程を含む、請求項２３記載の方法。
【請求項２８】
前記ＴＳＶを形成する工程が、前記ダイの前記第１の表面上にマスク層を所定のパターンで配置する工程、および該第１の表面から該ダイの一部をエッチング操作によって除去する工程を含む、請求項２７記載の方法。
【請求項２９】
前記ＴＳＶを形成する工程がレーザドリル操作を含む、請求項２７記載の方法。
【請求項３０】
前記Ａｇ1-xＹx合金構造を形成する工程が、前記第２の表面から前記ダイを研削して、前記Ａｇ1-xＹx合金を露出させる工程を含む、請求項２７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体構造およびその製造方法に関する。
【背景技術】
【０００２】
電子産業の近年の進歩により、電子部品は、高性能であるように開発されており、それゆえ、小型化され高密度化されたパッケージの要望がある。したがって、ＩＣをメインボードに接続する機能を果たすインターポーザをより緻密に実装しなければならない。パッケージの高密度化は、ＩＣのＩ／Ｏの数の増加に帰因し、インターポーザとの接続方法も、より効率的にされてきた。
【０００３】
インターポーザ技術の中で、フリップチップ・ボンディングの評判が高まっている。シリコン集積回路（ＩＣ）素子の製造プロセスの流れにおけるフリップチップ・アセンブリは、いくつかの要因により決定される。第１に、半導体素子の電気性能は、従来のワイヤ・ボンディング相互接続技法に関連する寄生インダクタンスが減少した場合、改善することができる。第２に、フリップチップ・アセンブリは、ワイヤ・ボンディングよりも高い、チップとパッケージとの間の相互接続密度を提供する。第３に、フリップチップ・アセンブリは、ワイヤ・ボンディングよりも小さいシリコンの「土地」しか使用せず、それゆえ、シリコン面積を節約し、装置コストを減少させるのに役立つ。そして第４に、連続した個別のボンディング工程ではなく、同時のギャング・ボンディング技法を使用した場合、製造コストを減少させることができる。
【０００４】
インターポーザのサイズとピッチを減少させるために、特に、改良型ワイヤボール技法により金属バンプを作製することにより、フリップチップ・ボンディングにおける初期のはんだ系の相互接続ボールを金属バンプと置き換える努力が行われた。一般に、金属バンプは、半導体チップの導体パッドのアルミニウム層上に作製される。その後、はんだを使用して、チップが基板に取り付けられる。金属バンプは、ＬＣＤ、メモリ、マイクロプロセッサおよびマイクロ波ＲＦＩＣのアプリケーションに関してフリップチップ実装に使用される。
【発明の概要】
【課題を解決するための手段】
【０００５】
１つの態様において、半導体構造であって、デバイス、そのデバイス上の導体パッド、およびその導体パッド上に配置されたＡｇ1-xＹx合金支柱を含み、Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、Ａｇ1-xＹx合金のＸは、約０．００５から約０．２５の範囲にある、半導体構造が提供される。
【０００６】
別の態様において、半導体構造であって、デバイス、そのデバイス上の導体パッド、そのデバイス上に配置され、導体パッドの一部を被覆するパッシベーション層、およびそのパッシベーション層上に配置されたＡｇ1-xＹx合金を含む再配線層（ＲＤＬ）を含み、Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、Ａｇ1-xＹx合金のＸは、約０．００５から約０．２５の範囲にある、半導体構造が提供される。
【０００７】
さらに別の態様において、半導体構造であって、第１の表面とこの第１の表面と反対の第２の表面を含むダイ、そのダイを第１の表面から第２の表面まで貫通するビア、およびそのビアを充填するＡｇ1-xＹx合金を含み、Ａｇ1-xＹx合金のＸは、約０．００５から約０．２５の範囲にある、半導体構造が提供される。
【０００８】
さらに別の態様において、半導体構造を製造する方法であって、ＫＡｇ（ＣＮ）2、ＫＡｕ（ＣＮ）2、Ｋ2Ｐｄ（ＣＮ）4の少なくとも１つを含むシアン化物系メッキ溶液を調製する工程、半導体構造を前記メッキ溶液中に浸漬する工程、前記半導体構造に約０．１ＡＳＤ（１０Ａ／ｍ2）から約１．０ＡＳＤ（１００Ａ／ｍ2）の電気メッキ電流密度を印加して、前記メッキ溶液から銀イオン、金イオンまたはパラジウムイオンを還元する工程、および前記半導体構造上にＡｇ1-xＹx合金構造を形成する工程を有してなり、Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、Ａｇ1-xＹx合金のＸは約０．００５から約０．２５の範囲にある方法が提供される。
【図面の簡単な説明】
【０００９】
本開示の態様は、添付図面と共に読んだときに、以下の詳細な説明から最も良く理解される。当該技術分野の標準的技法にしたがって、様々な特徴が一定の縮尺で描かれていないことを強調しておく。実際に、様々な特徴の寸法は、議論を明快にするために、任意に増減されているであろう。
【図１】本開示のいくつかの実施の形態による銀合金バンプ構造の断面図
【図２】本開示のいくつかの実施の形態による粒径分布曲線
【図３】本開示のいくつかの実施の形態による銀合金バンプ構造の断面図
【図４】本開示のいくつかの実施の形態による多層バンプ構造の断面図
【図５】本開示のいくつかの実施の形態による被覆部材を有する銀支柱構造の断面図
【図６】本開示のいくつかの実施の形態による銀合金バンプ構造を有するチップオンフィルム（ＣＯＦ）半導体構造の断面図
【図７】本開示のいくつかの実施の形態による図６に示されたジョイント部分の拡大図
【図８】本開示のいくつかの実施の形態による多層バンプ構造を有するチップオンフィルム（ＣＯＦ）半導体構造の断面図
【図９】本開示のいくつかの実施の形態による図８に示されたジョイント部分の拡大図
【図１０】本開示のいくつかの実施の形態による銀合金支柱および被覆部材を有するチップオンフィルム（ＣＯＦ）半導体構造の断面図
【図１１】本開示のいくつかの実施の形態による銀合金バンプ構造を有するチップオンガラス（ＣＯＧ）半導体構造の断面図
【図１２】本開示のいくつかの実施の形態による多層バンプ構造を有するチップオンガラス（ＣＯＧ）半導体構造の断面図
【図１３】本開示のいくつかの実施の形態による多層バンプ構造を有するチップオンガラス（ＣＯＧ）半導体構造の断面図
【図１４】本発明のいくつかの実施の形態による銀合金支柱構造を製造する操作を示す説明図
【図１５】本発明のいくつかの実施の形態による銀合金支柱構造を製造する操作を示す説明図
【図１６】本発明のいくつかの実施の形態による銀合金支柱構造を製造する操作を示す説明図
【図１７】本発明のいくつかの実施の形態による銀合金支柱構造を製造する操作を示す説明図
【図１８】本発明のいくつかの実施の形態による銀合金支柱構造を製造する操作を示す説明図
【図１９】本発明のいくつかの実施の形態による銀合金支柱構造を製造する操作を示す説明図
【図２０】本発明のいくつかの実施の形態による銀合金支柱構造を製造する操作を示す説明図
【図２１】本発明のいくつかの実施の形態による再配線層（ＲＤＬ）を有する半導体構造の平面図
【図２２】本発明のいくつかの実施の形態による図２１の線ＡＡ’に沿った再配線層（ＲＤＬ）を有する半導体構造の断面図
【図２３】本発明のいくつかの実施の形態による金属層を含む再配線層（ＲＤＬ）を有する半導体構造の断面図
【図２４】本発明のいくつかの実施の形態による再配線層（ＲＤＬ）を製造する操作を示す説明図
【図２５】本発明のいくつかの実施の形態による再配線層（ＲＤＬ）を製造する操作を示す説明図
【図２６】本発明のいくつかの実施の形態による再配線層（ＲＤＬ）を製造する操作を示す説明図
【図２７】本発明のいくつかの実施の形態による再配線層（ＲＤＬ）を製造する操作を示す説明図
【図２８】本発明のいくつかの実施の形態による再配線層（ＲＤＬ）を製造する操作を示す説明図
【図２９】本発明のいくつかの実施の形態による再配線層（ＲＤＬ）を製造する操作を示す説明図
【図３０】本発明のいくつかの実施の形態による再配線層（ＲＤＬ）を製造する操作を示す説明図
【図３１】本発明のいくつかの実施の形態による再配線層（ＲＤＬ）を製造する操作を示す説明図
【図３２】本発明のいくつかの実施の形態によるいくつかのシリコン貫通ビア（ＴＳＶ）を有するダイの断面図
【図３３】本発明のいくつかの実施の形態による、積層され、シリコン貫通ビア（ＴＳＶ）により互いに接続されたいくつかのダイの断面図
【図３４】本発明のいくつかの実施の形態による基板上に取り付けられたいくつかの積層されたダイの断面図
【図３５】本発明のいくつかの実施の形態による、銀合金でメッキされたシリコン貫通ビア（ＴＳＶ）を製造する操作を示す説明図
【図３６】本発明のいくつかの実施の形態による、銀合金でメッキされたシリコン貫通ビア（ＴＳＶ）を製造する操作を示す説明図
【図３７】本発明のいくつかの実施の形態による、銀合金でメッキされたシリコン貫通ビア（ＴＳＶ）を製造する操作を示す説明図
【図３８】本発明のいくつかの実施の形態による、銀合金でメッキされたシリコン貫通ビア（ＴＳＶ）を製造する操作を示す説明図
【図３９】本発明のいくつかの実施の形態による、銀合金でメッキされたシリコン貫通ビア（ＴＳＶ）を製造する操作を示す説明図
【図４０】本発明のいくつかの実施の形態による、銀合金でメッキされたシリコン貫通ビア（ＴＳＶ）を製造する操作を示す説明図
【図４１】本発明のいくつかの実施の形態による、銀合金でメッキされたシリコン貫通ビア（ＴＳＶ）を製造する操作を示す説明図
【図４２】本発明のいくつかの実施の形態によるデュアル・フラット・ノー・リード（ＤＦＮ）パッケージの平面図
【図４３】本発明のいくつかの実施の形態による図４２の線ＢＢ’に沿ったデュアル・フラット・ノー・リード（ＤＦＮ）パッケージの断面図
【図４４】本発明のいくつかの実施の形態による銀合金支柱を備えたフリップ・チップ・ボール・グリッド・アレイ（ＦＣＢＧＡ）パッケージの断面図
【発明を実施するための形態】
【００１０】
以下の詳細な説明において、本発明を完全に理解するために、多数の特定の詳細が述べられている。しかしながら、本発明は、これらの特別な詳細を持たずに実施してもよいことが当業者には理解されるであろう。他の例において、公知の方法、手法、部品および回路は、本発明を分かりにくくしないように、詳細には記載されていない。以下の開示は、様々な実施の形態の異なる特徴を実施するための多くの異なる実施の形態または実施例を提供することが理解されよう。部品および構成の特別の実施例が、本開示を簡素にするために、以下に記載されている。これらは、もちろん、単に例であって、制限を意図するものではない。
【００１１】
実施の形態の製造と使用が以下に詳しく論じられている。しかしながら、本発明は、多種多様の特別な状況で具現化できる多くの適用できる本発明の概念を提供することを認識すべきである。論じられた特別な実施の形態は、本発明を製造し使用する特別な様式を単に説明するものであって、本発明の範囲を制限するものではない。
【００１２】
半導体実装における金属バンプ技術の中で、金バンプは、当該技術分野において材料特性および加工技術がよく知られているという点で、高い評判を得た。しかしながら、高い材料コスト、劣ったボンディングの信頼性、および低い電気伝導率や低い熱伝導率などの十分ではない材料特性が、依然として、未解決の問題である。金属バンプを製造するための代わりの費用を節約する手法は、多層バンプ、例えば、Ｃｕ（最下層）、Ｎｉ（中間層）およびＡｕ（最上層）のバンプを作製することによるものである。この手法により、金属バンプの金材料の消費が節約されるが、Ｃｕ最下層が酸化および腐食し易く、よって、信頼性の懸念が生じてしまう。
【００１３】
基板のパッド上に堆積されたはんだのリフローによって、金バンプをパッドに接合するときに、多数の金／スズの合金が形成される。溶融はんだ中の金の高い溶出速度のために、金バンプとのはんだの接合部は、１回のリフローの後、大きい体積分率の金属間化合物を有し、主相のＡｕＳｎ4は接合部を著しくもろくしてしまう。パッケージ・オン・パッケージ製品を組み立てるために、一般に、２回以上のリフローが必要とされるが、そのリフロー後、金バンプは完全に使い尽くされ、金／スズ金属間化合物に転化されるであろう。これらの化合物の脆さおよびチップ側のアルミニウムパッドとの金属間化合物の直接接触のために、接合部は、バンプ／チップの界面でのクラックの発生により、機械的落下試験などの信頼性試験に度々不合格となる。
【００１４】
銀バンプは、金バンプの費用の２０分の１であり、銀バンプは、ここに論じられた３種類の金属（Ａｕ、Ｃｕ、Ａｇ）の中で最高の電気伝導率および最高の熱伝導率を有する。その上、銀バンプの焼鈍温度は金バンプの焼鈍温度より低く、それゆえ、パッシベーションクラックの恐れが著しく減少する。基板への銀バンプのはんだ接合部に関する限り、共融温度より高い温度では、銀／スズ界面は、金／スズ界面のものより優れたボンディング特性を示す。本開示のいくつかの実施の形態において、純粋な銀に固有の、銀針(silver needle)、銀の移行、酸化および加硫の問題を避けるために、銀合金が銀バンプに利用される。
【００１５】
本開示のいくつかの実施の形態は、銀合金バンプを有する半導体構造を提供する。銀合金バンプは、０．００５から０．２５原子パーセントの非銀元素を有する二成分合金または三成分合金であって差し支えない。いくつかの実施の形態において、銀合金バンプは電気メッキにより形成されるので、均一な粒径分布が観察され、粒径分布の標準偏差を測定することによって、定量化することができる。
【００１６】
本開示のいくつかの実施の形態は、銀を含有する多層合金バンプを有する半導体構造を提供する。多層合金バンプは、０．００５から０．２５原子パーセントの非銀元素を有する二成分合金または三成分合金を含む。いくつかの実施の形態において、金（Ａｕ）を含む追加の金属層が二成分合金または三成分合金上に配置される。いくつかの実施の形態において、追加の金属層は、二成分合金または三成分合金の側壁を覆う。いくつかの実施の形態において、多層合金バンプは電気メッキにより形成されるので、均一な粒径分布が観察され、粒径分布の標準偏差を測定することによって、定量化することができる。
【００１７】
本開示のいくつかの実施の形態は、電気メッキ銀合金バンプを含むテープ自動ボンディング（ＴＡＢ）半導体構造を提供する。いくつかの実施の形態において、チップオンフィルム（ＣＯＦ）構造は、銀合金バンプとフィルム上の導電性銅線との間に銀／スズ界面を含む。いくつかの実施の形態において、追加の金属層が、このＣＯＦ構造における電気メッキ銀合金バンプ上に配置される。いくつかの実施の形態において、追加の金属層は、ＣＯＦ構造における電気メッキ銀合金バンプの側壁を覆う。
【００１８】
本開示のいくつかの実施の形態は、半導体チップを導電層に電気的に連結する電気メッキＡｇ1-xＹx合金バンプを含むチップオンガラス（ＣＯＧ）構造を提供する。いくつかの実施の形態において、電気メッキＡｇ1-xＹx合金バンプのＹは、ＰｄおよびＡｕの少なくとも一方を含む。いくつかの実施の形態において、追加の金属層が、このＣＯＧ構造における電気メッキ銀合金バンプ上に配置される。いくつかの実施の形態において、追加の金属層は、ＣＯＧ構造における電気メッキ銀合金バンプの側壁を覆う。
【００１９】
本開示のいくつかの実施の形態は、半導体構造における電気メッキ銀合金バンプを提供する。いくつかの実施の形態において、ここに記載された電気メッキ銀合金バンプから製造された銀合金薄膜は、約２５０Ｗ／（ｍＫ）から約４５０Ｗ／（ｍＫ）の熱伝導率を有する。他の実施の形態において、電気メッキ銀合金バンプは、約３５（Ωｍ）-1から約６５（Ωｍ）-1の電気伝導率を有する。
【００２０】
本開示のいくつかの実施の形態は、半導体構造であって、この半導体構造のデバイス上に銀合金支柱(pillar)が配置された半導体構造を提供する。この銀合金支柱は、０．００５から０．２５原子パーセントの非銀元素を有する二成分合金または三成分合金であり得る。
【００２１】
いくつかの実施の形態において、銀合金支柱は、電気メッキＡｇ1-xＹx合金を含み、ここで、Ｙはパラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。いくつかの実施の形態において、銀合金支柱は電気メッキにより形成されるので、均一な粒径分布が観察され、その粒径分布の標準偏差を測定することによって定量化できる。
【００２２】
本開示のいくつかの実施の形態は、半導体構造であって、その半導体構造のデバイスまたはパッシベーション層上に再配線層（ＲＤＬ）が配置された半導体構造を提供する。このＲＤＬは、０．００５から０．２５原子パーセントの非銀元素を有する二成分合金または三成分合金であり得る銀合金を含む。
【００２３】
いくつかの実施の形態において、ＲＤＬは、電気メッキＡｇ1-xＹx合金を含み、ここで、Ｙはパラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。いくつかの実施の形態において、金（Ａｕ）を含む追加の金属層が銀合金上に配置される。
【００２４】
本開示のいくつかの実施の形態は、銀合金でメッキされ、「シリコン貫通ビア（ＴＳＶ）」としてダイまたはインターポーザを貫通したいくつかのビアを有し、よって、ダイの片面が別のダイと電気接続するために構成されている半導体構造を提供する。いくつかの実施の形態において、銀合金は、０．００５から０．２５原子パーセントの非銀元素を有する二成分合金または三成分合金であり得る。いくつかの実施の形態において、銀合金は、電気メッキＡｇ1-xＹx合金を含み、ここで、Ｙはパラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。
【００２５】
本開示のいくつかの実施の形態は、互いに積層され、銀合金でメッキされたいくつかのＴＳＶにより電気的に相互接続されたいくつかのダイを有する半導体構造を提供する。いくつかの実施の形態において、銀合金は、０．００５から０．２５原子パーセントの非銀元素を有する二成分合金または三成分合金であり得る。いくつかの実施の形態において、銀合金は、電気メッキＡｇ1-xＹx合金を含み、ここで、Ｙはパラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。
【００２６】
本開示のいくつかの実施の形態は、半導体パッケージに半導体構造を提供する。いくつかの実施の形態において、この半導体パッケージは、いくつかの銀合金支柱によっていくつかのフラット・ノー・リードと電気的に接続されたフリップ・チップ・ダイを含むフリップ・チップ・デュアル・フラット・ノー・リード（ＦＣＤＦＮ）パッケージである。いくつかの実施の形態において、銀合金は、０．００５から０．２５原子パーセントの非銀元素を有する二成分合金または三成分合金であり得る。いくつかの実施の形態において、銀合金は、電気メッキＡｇ1-xＹx合金を含み、ここで、Ｙはパラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。
【００２７】
本開示のいくつかの実施の形態は、半導体パッケージに半導体構造を提供する。いくつかの実施の形態において、半導体パッケージは、いくつかの銀合金支柱によって基板上に配置されたいくつかの導体パッドと電気的に接続したフリップ・チップ・ダイを含むフリップ・チップ・ボール・グリッド・アレイ（ＦＣＢＧＡ）パッケージである。いくつかの実施の形態において、銀合金は、０．００５から０．２５原子パーセントの非銀元素を有する二成分合金または三成分合金であり得る。いくつかの実施の形態において、銀合金は、電気メッキＡｇ1-xＹx合金を含み、ここで、Ｙはパラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。
【００２８】
定義
本開示を記載し、特許請求の範囲を作成する上で、下記に述べられた定義にしたがって、以下の用語法が使用される。
【００２９】
ここに用いたように、「平均粒径」は、Ｘ線回折（ＸＲＤ）、電子線散乱解析法（ＥＢＳＰ）、透過型電子顕微鏡法（ＴＥＭ）、または走査型電子顕微鏡法（ＳＥＭ）などの任意の従来の粒径測定技法によって測定される。本開示において論じた粒径測定には、サンプルの前処理した断面を調製する。ここに論じられる測定のいずれかが行われる断面は、図１に示されるようなＹ方向に対して平行な縦方向に対して垂直な面を有する銀合金バンプ構造１０の銀合金バンプ１０１を通過する任意の面である。
【００３０】
ここに用いたように、平均粒径測定に使用される「電子線散乱解析法（ＥＢＳＰ）」は、コンピュータ解析プログラム（例えば、ＴＳＬ  ＯＩＭ解析）によって支援される。コンピュータ解析プログラムの設定としては、以下に限られないが、１５度の粒界方位差、０．１以上のＣＩ値、および少なくとも５つの試験点の最小粒径が挙げられる。ＥＢＳＰ測定の平均粒径は、断面の少なくとも３カ所の異なる試験位置上の粒径を平均することによって得られる。各試験位置において所定の面積を測定する。その所定の面積は、異なる実施の形態の特徴にしたがって様々である。各試験位置は、隣接する試験位置から少なくとも１ｍｍ離れている。いくつかの実施の形態において、１カ所の試験位置における各測定点の間の間隔は少なくとも５μｍである。いくつかの実施の形態において、ＥＢＳＰ測定が行われる調製したサンプルを、２０ｋＶの加速電圧および１００倍から５００倍の倍率で観察する。いくつかの実施の形態において、調製したサンプルを７０度の傾斜角に配置する。
【００３１】
ここに用いたように、平均粒径測定に使用される「透過型電子顕微鏡法（ＴＥＭ）、または走査型電子顕微鏡法（ＳＥＭ）」は、画像解析プログラム（例えば、ＣＬＥＭＥＸ  Ｖｉｓｉｏｎ  ＰＥ）により支援される。いくつかの実施の形態において、ＴＥＭまたはＳＥＭ測定の平均粒径は、断面の少なくとも３カ所の異なる試験位置上の粒径を平均することによって得られる。各試験位置で所定の面積を測定する。その所定の面積は、異なる実施の形態の特徴にしたがって様々である。各試験位置は、隣接する試験位置から少なくとも１ｍｍ離れている。いくつかの実施の形態において、１カ所の試験位置における各測定点の間の間隔は少なくとも５μｍである。いくつかの実施の形態において、ＴＥＭまたはＳＥＭ測定が行われる調製したサンプルを、約５ｋＶから約２０ｋＶの加速電圧および１００倍から５００倍の倍率で観察する。
【００３２】
ここに用いたように、銀合金バンプの「粒径分布の標準偏差」は、ここに論じられる画像解析プログラムを使用して得られる統計結果を称する。粒径分布の分散曲線を得た後、１標準偏差が、平均粒径（期待値）から外れた粒径と定義され、ここで、外れた粒径と平均粒径との間の粒径を有する粒子の数は、粒子の総数の３４％を占め得る。
【００３３】
図１は、導体パッド１０２に銀合金バンプ１０１が接続されている、銀合金バンプ構造１０の断面である。銀合金バンプ１０１および導体パッド１０２はデバイス１００上に配置されている。いくつかの実施の形態において、デバイス１００は、以下に限られないが、メモリ、トランジスタ、ダイオード（ＰＮまたはＰＩＮ接合）、集積回路、またはバラクターなどの能動素子を含む。他の実施の形態において、デバイス１００は、レジスタ、キャパシタ、または誘導子などの受動素子を含む。
【００３４】
銀合金バンプ１０１の微細構造が図１に示されている。銀合金バンプ１０１の断面は、銀合金バンプ構造１０を縦方向（Ｙ方向）に沿って切断することによって調製され、それゆえ、ＸＹ面が得られる。電子顕微鏡を使用して、そのＸＹ面に銀合金バンプ１０１の粒子構造が特定され、ここに論じられる画像解析ソフトウェアの支援により、粒径分布の統計的情報を得ることができる。
【００３５】
図１を参照すると、粒子１０１Ａの面積が直線によって陰影が付けられている。銀合金バンプ１０１において示されるＳＥＭ写真は、ここに記載された銀合金バンプ１０１の実際の断面から撮られる。いくつかの実施の形態において、銀合金バンプ１０１は、電気メッキ操作により形成されるので、粒径分布はかなり均一であり、スタッドバンプ（図示せず）におけるもののような、熱影響域（ＨＡＺ）は観察されない。ＨＡＺでは、粒子成長手法が局所的な高温に曝されるという事実のために、粒径の急激な変化が生じる。通常、粒径はＨＡＺにおいて明白に増加している。本開示のいくつかの実施の形態において、亜結晶粒構造が銀合金バンプ１０１の粒子に特定されることがある。例えば、粒子１０１Ａにおいて、亜結晶粒領域が、ドメイン境界により隔てられた粒子１０１Ａ内のいくつかの領域が特定できるように目に見える。
【００３６】
いくつかの実施の形態において、銀合金バンプ１０１はＡｇ1-xＹxを含む。Ａｇ1-xＹx合金における種Ｙは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。いくつかの実施の形態において、種Ｙは、二元系状態図から特定できる。この二元系状態図においてレンズ形状を形成する液相線および固相線は、２つの金属成分の任意の組成での固溶体の完全な混合物を示す。例えば、本開示のいくつかの実施の形態において、種Ｙは、金（Ａｕ）、パラジウム（Ｐｄ）、またはそれらの組合せである。いくつかの実施の形態において、Ａｇ1-xＹx合金は、Ａｇ1-xＡｕxまたはＡｇ1-xＰｄxなどの二成分金属合金である。いくつかの実施の形態において、Ａｇ1-xＹx合金は、Ａｇ1-x（ＡｕＰｄ）xなどの三成分合金である。実施の形態において、Ａｇ1-xＹx合金における種Ｙの含有量は、原子パーセントで約０．００５から約０．２５に及ぶ。
【００３７】
いくつかの実施の形態において、図１における銀合金バンプ１０１の粒径が図２に示されるような分散曲線を形成する。図２の分散曲線は、以下に限られないが、ＣＬＥＭＥＣ  Ｖｉｓｉｏｎ  ＰＥなどの画像解析ソフトウェアプログラムにより得られる。図２において、分散曲線のＸ軸がマイクロメートル（μｍ）で表された粒径を表すのに対し、分散曲線のＹ軸は粒子の正規化数を表す。本開示における粒径の計算は、コンピュータ解析プログラム（例えば、ＴＳＬ  ＯＩＭ解析）により支援される。いくつかの実施の形態において、コンピュータ解析プログラムは、粒子の面積を、同じ面積を有する仮想円に変換し、そのような仮想円の直径が、長さの単位（通常はマイクロメートル）を有する粒径と定義される。しかしながら、粒径の計算は、上述した操作に限られない。他の実施の形態において、平均粒径は、ここに記載された銀合金バンプ構造の断面のＴＥＭ写真またはＳＥＭ写真に対角線を描き、その対角線が出合った粒子の数で対角線の長さを割ることによって得られる。コンピュータソフトウェアにより支援されている限り、または一貫した系統的方法で行われる限り、どのような粒径測定操作も適している。
【００３８】
図２に示された分散曲線を作成した後、銀合金バンプ１０１の微細構造の形態特徴として標準偏差を測定することができる。いくつかの実施の形態において、分散曲線は、分散曲線の右端に高い最大値を有する歪んだベル形を有する。いくつかの実施の形態において、粒径の平均値または期待値が、分散曲線の最大値により表される。図２に示されるように、平均値Ｍは粒径Ａに相当し、これは、いくつかの実施の形態において、約０．７μｍから約０．８μｍの範囲にある。平均値Ｍから正の方向（＋１σ）に離れた１標準偏差は粒径Ｃに相当し、これは、いくつかの実施の形態において、約１．０μｍから約１．１μｍの範囲にある。平均値Ｍから負の方向（−１σ）に離れた１標準偏差は粒径Ｂに相当し、これは、いくつかの実施の形態において、約０．４μｍから約０．５μｍの範囲にある。いくつかの実施の形態において、１標準偏差は、平均値Ｍから外れた粒径として定義され、ここで、外れた粒径ＢまたはＣと平均値Ｍとの間の粒径を有する粒子の数は、粒子の総数の３４％を占め得る。実際の粒径測定から得られた分散曲線は、平均値Ｍについて対照的である必要はなく、それゆえ、いくつかの実施の形態において、平均値Ｍから粒径Ｃで正の方向（＋１σ）に離れた１標準偏差と、平均値Ｍとの間の差は、平均値Ｍから粒径Ｂで負の方向（−１σ）に離れた１標準偏差と、平均値Ｍとの間の差と必ずしも同じではない。
【００３９】
本開示のいくつかの実施の形態において、粒径Ｃと粒径Ａとの間の差は、約０．２μｍから約０．４μｍである。他の実施の形態において、粒径Ｂと粒径Ａとの間の差は、約０．２μｍから約０．４μｍである。本開示において議論される電気メッキ操作を使用することによって、銀合金バンプ１０１の粒径は均一な分布を示し、平均値Ｍから離れた（正の方向または負の方向に）１標準偏差と平均値Ｍとの間の差は、約０．２μｍから約０．４μｍの範囲内として定量化できる。
【００４０】
図３を参照すると、銀合金バンプ構造２０の断面が示されている。図１の銀合金バンプ構造１０と比べると、銀合金バンプ構造２０は、バンプ下地金属（ＵＢＭ）層１０４およびシード層１０５をさらに含んでいる。いくつかの実施の形態において、シード層１０５は、銀または銀合金を含有する。いくつかの実施の形態において、シード層１０５は、化学気相成長（ＣＶＤ）、スパッタリング、電気メッキなどの適切な操作により調製される。いくつかの実施の形態において、ＵＢＭ層１０４は、単層構造、または異なる材料から形成されたいくつかの副層を含む複合構造を有し、ニッケル（Ｎｉ）層、チタン（Ｔｉ）層、チタンタングステン（Ｗ）層、パラジウム（Ｐｄ）層、金（Ａｕ）層、銀（Ａｇ）層、およびそれらの組合せから選択される層を含む。
【００４１】
図３に示されるように、銀合金バンプ１０１の高さＨ１は、銀合金バンプ１０１の上面１０１Ｂから、導体パッド１０２の上面１０２Ａまで測定される。いくつかの実施の形態において、銀合金バンプ１０１またはＡｇ1-xＹx合金の高さＨ１は、約９μｍから約１５μｍの範囲にある。銀合金バンプ１０１の高さＨ１に比例して、ＵＢＭ層１０４の厚さＴ２はシード層１０５の厚さＴ１と同等である。いくつかの実施の形態において、ＵＢＭ層１０４の厚さＴ２は約１０００Åから約３０００Åの範囲にあり、シード層１０５の厚さＴ１は約１０００Åから約３０００Åの範囲にある。
【００４２】
図４を参照すると、多層バンプ構造３０の断面が示されている。図３の銀合金バンプ構造２０と比べると、多層バンプ構造３０は、銀合金バンプ１０１の上面１０１Ｂ上に金属層１０７をさらに含んでいる。いくつかの実施の形態において、多層バンプ構造３０は、シード層１０５、ＵＢＭ層１０４および導体パッド１０２上に配置された、底面１０１Ｃを有する銀合金バンプ１０１を含む。それゆえ、金属層１０７、銀合金バンプ１０１、シード層１０５、ＵＢＭ層１０４および導体パッド１０２は、互いに電気的に接続されている。いくつかの実施の形態において、金属層１０７および銀合金バンプ１０１は、シード層１０５、ＵＢＭ層１０４および導体パッド１０２を通じてデバイス１００に電気的に接続されている。
【００４３】
いくつかの実施の形態において、金属層１０７は、銀以外の金属材料を含む。他の実施の形態において、金属層１０７は金を含む。金属層１０７の高さＨ２は、銀合金バンプ１０１と、ダイ、基板、パッケージ、プリント基板（ＰＣＢ）などの外部デバイスの回路構成との間の接合界面を形成するほど十分に厚い。いくつかの実施の形態において、金属層１０７の高さＨ２は約１μｍから約３μｍであり、金属層１０７は電気メッキ操作により形成される。
【００４４】
図４において、多層バンプ構造３０は、バンプ下地金属（ＵＢＭ）層１０４およびシード層１０５を含む。いくつかの実施の形態において、シード層１０５は、銀または銀合金を含有し、化学気相成長（ＣＶＤ）、スパッタリング、電気メッキなどの適切な操作により調製される。いくつかの実施の形態において、ＵＢＭ層１０４は、単層構造、または異なる材料から形成されたいくつかの副層を含む複合構造を有し、ニッケル（Ｎｉ）層、チタン（Ｔｉ）層、タングステン（Ｗ）層、パラジウム（Ｐｄ）層、金（Ａｕ）層、銀（Ａｇ）層、およびそれらの組合せから選択される層を含む。
【００４５】
図４に示された銀合金バンプ１０１はＡｇ1-xＹx合金を含み、ここで、種Ｙは、金、パラジウム、またはそれらの組合せである。例えば、Ａｇ1-xＹx合金は、Ａｇ1-xＡｕxまたはＡｇ1-xＰｄxなどの二成分合金であって差し支えなく、さらに、Ａｇ1-xＹx合金は、Ａｇ1-x（ＡｕＰｄ）xなどの三成分合金であって差し支えない。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙの含有量は、約０．００５から約０．２５原子パーセントに及ぶ。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。図４に示されるように、銀合金バンプ１０１の高さＨ１は、約９μｍから約１５μｍの範囲にある。
【００４６】
図５を参照すると、銀支柱構造４０の断面が示されている。図４の多層バンプ構造３０と比べると、図４の多層バンプ構造３０の銀合金バンプ１０１および金属層１０７は、図５の銀支柱構造４０の支柱１１５および被覆部材１１４とは異なる。さらに、図５の支柱１１５および図４の銀合金バンプ１０１はサイズが実質的に異なる。いくつかの実施の形態において、図５の支柱１１５は、図４の銀合金バンプ１０１よりサイズが大きい。支柱１１５は、銀合金バンプ１０１より高さが高い。いくつかの実施の形態において、支柱１１５は、約３０μｍから約１００μｍの高さを有するのに対し、銀合金バンプ１０１は、約９μｍから約１５μｍの高さを有する。図４および図５に示されたものなどの同じの参照番号の付いた要素は、同じ要素またはそれらの同等物と称され、簡単にするためにここでは繰り返されていない。
【００４７】
いくつかの実施の形態において、支柱１１５は、シード層１０５およびＵＢＭ層１０４を含む導体パッド１０２上に配置されている。いくつかの実施の形態において、支柱１１５、シード層１０５、ＵＢＭ層１０４は、デバイス１００と電気的に接続されている。いくつかの実施の形態において、シード層１０５は、支柱１１５と相互作用する銀または銀合金を含む。
【００４８】
いくつかの実施の形態において、支柱１１５はＡｇ1-xＹx合金支柱としてＡｇ1-xＹx合金を含み、ここで、種Ｙは、金、パラジウム、またはそれらの組合せである。例えば、Ａｇ1-xＹx合金は、Ａｇ1-xＡｕxまたはＡｇ1-xＰｄxなどの二成分合金であって差し支えなく、さらに、Ａｇ1-xＹx合金は、Ａｇ1-x（ＡｕＰｄ）xなどの三成分合金であって差し支えない。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙの含有量は、約０．００５から約０．２５原子パーセントに及ぶ。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。
【００４９】
いくつかの実施の形態において、Ａｇ1-xＹx合金支柱１１５は、電気メッキ、スパッタリングなどの任意の適切な操作によって形成される。図５に示されるように、Ａｇ1-xＹx合金支柱１１５の高さＨ１は、約３０μｍから約１００μｍの範囲にある。
【００５０】
いくつかの実施の形態において、追加の被覆部材１１４が、Ａｇ1-xＹx合金支柱１１５の上面１１５Ａに配置されており、それゆえ、被覆部材１１４、Ａｇ1-xＹx合金支柱１１５、シード層１０５、ＵＢＭ層１０４およびデバイス１００は、互いに電気的に接続されている。いくつかの実施の形態において、被覆部材１１４は、別の半導体構造と電気的に接続するために、スズまたは銀などのはんだ材料を含む。いくつかの実施の形態において、被覆部材１１４は半球体形状にある。いくつかの実施の形態において、被覆部材１１４は、ペースト塗布(pasting)または電気メッキなどの任意の適切な操作によってＡｇ1-xＹx合金支柱１１５上に形成される。
【００５１】
いくつかの実施の形態において、被覆部材１１４は、Ａｇ1-xＹx合金支柱１１５と、ダイ、基板、パッケージ、プリント基板（ＰＣＢ）などの外部デバイスの回路構成との間の接合界面である。いくつかの実施の形態において、被覆部材１１４の高さＨ３は、約１μｍから約５μｍである。いくつかの実施の形態において、被覆部材１１４は、Ａｇ1-xＹx合金支柱１１５の直径Ｄ支柱と実質的に同じ直径Ｄ被覆を有する。
【００５２】
図６を参照すると、チップオンフィルム（ＣＯＦ）半導体パッケージ５０の断面が示されている。いくつかの実施の形態において、ＣＯＦ半導体パッケージ５０は、第１の表面３０１Ａおよび第２の表面３０１Ｂを有するフレキシブルフィルム３０１を含む。このフレキシブルフィルム３０１としては、以下に限られないが、フレキシブルプリント基板（ＦＰＣＢ）またはポリイミド（ＰＩ）が挙げられる。回路構成または導電性配線を含む導電層３０２がフレキシブルフィルム３０１の第１の表面３０１Ａ上に描かれている。
【００５３】
図６において、図１および３に示されたものなどの同じ参照番号の付いた要素は、同じ要素またはそれらの同等物と称され、簡単にするために、ここでは繰り返されていない。図６において、２つの銀合金バンプ１０１が、デバイス１００を、フレキシブルフィルム３０１の導電層３０２に電気的に連結して、ＣＯＦ半導体パッケージ５０となっている。いくつかの実施の形態において、適切な粘度を有する封止剤３０４、例えば、無溶剤エポキシ樹脂が、フレキシブルフィルム３０１とデバイス１００との間の空間に注入されて、銀合金バンプ１０１を取り囲んでいる。
【００５４】
図６に示された銀合金バンプ１０１はＡｇ1-xＹx合金を含み、ここで、種Ｙは、金、パラジウム、またはそれらの組合せである。例えば、Ａｇ1-xＹx合金は、Ａｇ1-xＡｕxまたはＡｇ1-xＰｄxなどの二成分合金であって差し支えなく、さらに、Ａｇ1-xＹx合金は、Ａｇ1-x（ＡｕＰｄ）xなどの三成分合金であって差し支えない。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙの含有量は、約０．００５から約０．２５原子パーセントに及ぶ。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。
【００５５】
図６に示されるように、銀合金バンプ１０１の高さＨ１は、約９μｍから約１５μｍの範囲にあり、隣接する銀合金バンプ１０１の間のピッチＰは１０μｍ未満である。いくつかの実施の形態において、導体パッド１０２の幅Ｗは、約１０μｍから約２０μｍの範囲にある。
【００５６】
図６において、ソルダレジストパターン３０５が導電層３０２上に配置されている。はんだ層３０６は、ソルダレジストパターン３０５にしたがって導電層３０２上に施される。はんだ層３０６は、銀合金バンプ１０１を導電層３０２と結合するように構成されている。本開示のいくつかの実施の形態において、はんだ層３０６は、従来のはんだ材料または無鉛はんだ材料などを含む。
【００５７】
図６の接合部分が、点線の枠３０３により囲まれており、図７に拡大されて、示されている。図７を参照すると、はんだ層３０６は、はんだ材料自体だけでなく、Ａｇ1-xＳｎx合金も含む。いくつかの実施の形態において、Ａｇ1-xＳｎx合金は少なくともＡｇ0.5Ｓｎ0.5合金を含む。特定の実施の形態において、銀合金バンプ側に設定されたＣＯＦのインナーリードボンディング（ＩＬＢ）温度が約４００℃である場合、その合金バンプの自由端で設定された同じボンディング温度を考えると、ＡｇＳｎ合金系の液相は、ＡｕＳｎ合金系の液相よりも実質的に多い。ＡｇＳｎ合金の過剰な液相により、銀合金バンプ１０１と導電層３０２との間の接着が促進され、それゆえ、Ａｇ系合金バンプを使用することによって、ＡｇＳｎ合金系により良好な接合信頼性が得られる。他方で、ＣＯＦのより低いＩＬＢ温度をＡｇＳｎ合金系に使用しても差し支えない。例えば、４００℃より低いＩＬＢ温度は、フレキシブルフィルム３０１が変形したり収縮したりするのを防ぐことができる。他の実施の形態において、異方性導電膜（ＡＣＦ）を使用して、銀合金バンプ１０１と導電層３０２を接続しても差し支えない。
【００５８】
図７を参照すると、銀合金バンプ１０１の微細構造が示されている。銀合金バンプ１０１の平均粒径は、約０．５μｍから約１．５μｍの範囲にある。銀の溶融温度は９６２℃辺りであるので、銀合金バンプ１０１に適用される焼鈍温度は、図１、図３、図４、図５および図６に示されたパッシベーション層１０３にクラックが形成されないように、２５０℃より低くすることができる。金のより高い溶融温度（１０６４℃）と比べると、溶融温度が低いことにより、焼鈍温度が低くなり、それゆえ、パッシベーション層１０３などの先に成長した構造が曝される熱応力が小さくなる。いくつかの実施の形態において、２５０℃より低い温度で銀合金バンプ１０１を焼き鈍した後、ここに記載された方法により測定したＡｇ1-xＹx合金の平均粒径は１μｍ辺りである。
【００５９】
図８を参照すると、チップオンフィルム（ＣＯＦ）半導体パッケージ６０の断面が示されている。ＣＯＦ半導体パッケージ６０は、第１の表面３０１Ａおよび第２の表面３０１Ｂを有するフレキシブルフィルム３０１を含む。このフレキシブルフィルム３０１としては、以下に限られないが、フレキシブルプリント基板（ＦＰＣＢ）またはポリイミド（ＰＩ）が挙げられる。導電性銅配線などの導電層３０２がフレキシブルフィルム３０１上の第１の表面３０１Ａ上に描かれており、ソルダレジストパターン３０５が導電層３０２上に配置されている。図８において、図１、図３、図４、図５および図６に示されたものなどの同じ参照番号の付いた要素は、同じ要素またはそれらの同等物と称され、簡単にするために、ここでは繰り返されていない。図８において、銀合金バンプ１０１および金属層１０７を含む２つの多層バンプ構造が、デバイス１００を、フレキシブルフィルム３０１の導電層３０２に電気的に連結している。いくつかの実施の形態において、適切な粘度を有する封止剤３０４、例えば、無溶剤エポキシ樹脂が、フレキシブルフィルム３０１とデバイス１００との間の空間に注入される。金属層１０７が電気メッキ金膜から製造されている場合、フレキシブルフィルム３０１と銀合金バンプ１０１とのその後のボンディングには、金バンプのための当該技術分野における従来のボンディング操作を利用できる。
【００６０】
図８に示された銀合金バンプ１０１はＡｇ1-xＹx合金を含み、ここで、種Ｙは、金、パラジウム、またはそれらの組合せである。例えば、Ａｇ1-xＹx合金は、Ａｇ1-xＡｕxまたはＡｇ1-xＰｄxなどの二成分合金であって差し支えなく、さらに、Ａｇ1-xＹx合金は、Ａｇ1-x（ＡｕＰｄ）xなどの三成分合金であって差し支えない。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙの含有量は、約０．００５から約０．２５原子パーセントに及ぶ。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。図８に示された金属層１０７は、銀以外の金属材料、例えば、金を含む。
【００６１】
図８に示されるように、銀合金バンプ１０１の高さＨ１は、約９μｍから約１５μｍの範囲にあり、隣接する銀合金バンプ１０１の間のピッチＰは１０μｍ未満である。金属層１０７の高さＨ２は約１μｍから約３μｍの範囲にある。いくつかの実施の形態において、導体パッド１０２の幅Ｗは、約１０μｍから約２０μｍの範囲にある。
【００６２】
図８において、ソルダレジストパターン３０５が導電層３０２上に配置されている。金属層１０７と導電層３０２の接合部にはんだ層３０８が施されている。本開示のいくつかの実施の形態において、はんだ層３０８は、従来のはんだ材料または無鉛はんだである。点線の枠３０７により囲まれた図８の接合部分が、図９に拡大されて、示されている。図９を参照すると、はんだ層３０８は、はんだ材料自体だけでなく、金属層１０７が金（Ａｕ）から製造されている場合、Ａｕ1-xＳｎx合金も含む。いくつかの実施の形態において、Ａｕ1-xＳｎx合金は少なくともＡｕ0.5Ｓｎ0.5合金を含む。他の実施の形態において、異方性導電膜（ＡＣＦ）を使用して、金属層１０７と導電層３０２を接続しても差し支えない。
【００６３】
図１０を参照すると、チップオンフィルム（ＣＯＦ）半導体パッケージ７０の断面が示されている。図１０において、図６に示されたものなどの同じ参照番号の付いた要素は、同じ要素またはそれらの同等物と称され、簡単にするために、ここでは繰り返されていない。図１０において、Ａｇ1-xＹx合金支柱１１５および被覆部材１１４を含む２つの支柱構造が、デバイス１００を、フレキシブルフィルム３０１の導電層３０２に電気的に連結している。いくつかの実施の形態において、適切な粘度を有する封止剤３０４、例えば、無溶剤エポキシ樹脂が、フレキシブルフィルム３０１とデバイス１００との間の空間に注入される。
【００６４】
図１０に示されたＡｇ1-xＹx合金支柱１１５はＡｇ1-xＹx合金を含み、ここで、種Ｙは、金、パラジウム、またはそれらの組合せである。例えば、Ａｇ1-xＹx合金は、Ａｇ1-xＡｕxまたはＡｇ1-xＰｄxなどの二成分合金であって差し支えなく、さらに、Ａｇ1-xＹx合金は、Ａｇ1-x（ＡｕＰｄ）xなどの三成分合金であって差し支えない。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙの含有量は、約０．００５から約０．２５原子パーセントに及ぶ。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙは、任意の質量百分率で銀と完全な固溶体を形成する金属を含む。
【００６５】
図１０において、被覆部材１１４が導電層３０２に結合され、よって、デバイス１００は、リフローなどの熱処理によって、フレキシブルフィルム３０１と電気的に接続されている。いくつかの実施の形態において、被覆部材１１４は、スズまたは銀などのはんだ材料を含む。
【００６６】
図１１に示されるような、本開示のいくつかの実施の形態において、ここに論じられた銀合金バンプ１０１は、チップオンガラス（ＣＯＧ）半導体パッケージ８０にも使用できる。透明基板４０１の第１の表面４０１Ａ上の導電性配線４０２は、デバイス１００の銀合金バンプ１０１と、異方性導電膜（ＡＣＦ）４０６により電気的に接続されている。いくつかの実施の形態において、透明基板４０１はガラス基板である。いくつかの実施の形態において、ＡＣＦ４０６は、熱硬化性エポキシマトリクス内に分散された、約３μｍから約５μｍの直径を有するＡｕ被覆プラスチック球体４０６Ａを含む。いくつかの実施の形態において、ＣＯＧ半導体パッケージ８０にＡＣＦ４０６を使用するためのボンディング温度は、約２００℃である。
【００６７】
図１２に示されるような、本開示のいくつかの実施の形態において、ここに論じられた多層バンプ構造は、チップオンガラス（ＣＯＧ）半導体パッケージ９０にも使用できる。ガラス基板４０１の第１の表面４０１Ａ上の導電性配線４０２は、デバイス１００の銀合金バンプ１０１と、異方性導電膜（ＡＣＦ）４０６によって電気的に接続されている。いくつかの実施の形態において、導電性配線４０２は、インジウムスズ酸化物（ＩＴＯ）などの透明な導電性材料から製造される。いくつかの実施の形態において、ＡＣＦ４０６は、熱硬化性エポキシマトリクス中に分散した、約３μｍから約５μｍの直径を有するＡｕ被覆プラスチック球体４０６Ａを含む。いくつかの実施の形態において、ＣＯＧ半導体パッケージ９０内にＡＣＦ４０６を使用するためのボンディング温度は約２００℃である。いくつかの実施の形態において、銀合金バンプ１０１上に配置された金属層１０７は、約１μｍから約３μｍの厚さを有する電気メッキ金膜である。この状況下で、金バンプの技術分野における従来のボンディング操作を、銀合金バンプ１０１と導電性配線４０２との接続に利用できる。
【００６８】
図１３に示されるような、本開示のいくつかの実施の形態において、ここに論じられた多層バンプ構造は、チップオンガラス（ＣＯＧ）半導体パッケージ１１０にも使用できる。ガラス基板４０１の第１の表面４０１Ａ上の導電性配線４０２と銀合金バンプ１０１との間の電気的接続は、異方性導電膜（ＡＣＦ）４０６である。例えば、ＡＣＦ４０６は、熱硬化性エポキシマトリクス中に分散した、約３μｍから約５μｍの直径を有するＡｕ被覆プラスチック球体４０６Ａを含む。いくつかの実施の形態において、ＣＯＧ半導体パッケージ１１０内にＡＣＦ４０６を使用するためのボンディング温度は約２００℃である。いくつかの実施の形態において、銀合金バンプ１０１上に配置された金属層１０７は、銀合金バンプ１０１の上面１０１Ｂおよび側壁１０１Ｄを覆う、約１μｍから約３μｍの厚さを有する電気メッキ金膜である。この状況下で、金バンプの技術分野における従来のボンディング操作を、ＡＦＣ４０６および金属層１０７を介した銀合金バンプ１０１と導電性配線４０２との接続に利用できる。いくつかの実施の形態において、上面１０１Ｂ上の金属層１０７の厚さは、銀合金バンプ１０１の側壁１０１Ｄを覆う金属層１０７の厚さとは異なる。
【００６９】
ここに開示された銀合金バンプおよび銀キャップの硬度は、適切な電気メッキ浴を選択することによって容易に調節できる。例えば、図１１、図１２および図１３におけるようなＣＯＧアプリケーションのための銀合金バンプの硬度は、約１００ＨＶに調節することができる。別の例では、図６および図８におけるようなＣＯＧアプリケーションのための銀合金バンプの硬度は、約５５ＨＶに調節することができる。純粋な銀の硬度（約８５ＨＶ）は５５ＨＶと１００ＨＶとの間にあるので、所望の硬度を有する銀合金は、異なる電気メッキ浴を使用して銀合金バンプを電気メッキすることによって、調整することができる。いくつかの実施の形態において、ＣＯＧアプリケーションでは、ＡＣＦボンディング操作を容易にするために、より高い硬度を有する銀合金バンプが必要とされる。他の実施の形態において、ＣＯＦアプリケーションでは、フレキシブルフィルム上の導電性配線への損傷を防ぐために、低い硬度を有する銀合金バンプが必要とされる。
【００７０】
図１４から図１９は、本開示に記載された図５の銀合金支柱１１５の製造操作を示している。図１４において、パッシベーション層１０３および導体パッド１０２の一部の上にＵＢＭ層１０４が形成されている。いくつかの実施の形態において、ＵＢＭ層１０４は、ニッケル、チタン、チタンタングステン、パラジウム、金、銀、およびそれらの組合せから選択される材料のＣＶＤ、スパッタリング、電気メッキ、または無電界メッキにより形成される。いくつかの実施の形態において、ＵＢＭ層１０４の厚さＴ２は、約１０００Åから約３０００Åの範囲にあるように制御される。
【００７１】
図１５において、ＵＢＭ層１０４上にシード層１０５が成膜されている。いくつかの実施の形態において、シード層１０５は、銀を含有する材料のＣＶＤ、スパッタリング、電気メッキ、または無電界メッキにより形成される。いくつかの実施の形態において、シード層１０５の厚さＴ１は、ＵＢＭ層１０４の厚さＴ２と同等になるように制御される。例えば、厚さＴ１は約１０００Åから約３０００Åの範囲にある。
【００７２】
図１６を参照すると、シード層１０５上に、硬質マスクまたはフォトレジストであり得る、第１のマスク層１０９が形成されている。導体パッド１０２の上方でシード層１０５上に第１のマスク層１０９の開口１０９Ａが形成されている。この開口１０９Ａは導電性支柱材料を受け入れる。いくつかの実施の形態において、第１のマスク層１０９は、メッキすべき導電性支柱の厚さよりも厚い厚さＴ３を有するポジ型フォトレジストから製造される。他の実施の形態において、第１のマスク層１０９はネガ型フォトレジストから製造される。
【００７３】
図１７は電気メッキ操作を示し、図１８はその後の結果を示している。図１７は、電気メッキ浴１１３、アノード１１１、およびカソード１１２を収容する容器１００’を含む電気メッキシステムを示している。いくつかの実施の形態において、アノード１１１は、不溶性であり、白金被覆チタンから製造されて差し支えなく、シード層１０５が成膜されたデバイス１００がカソード１１２に配置され、電気メッキ浴１１３は、ＫＡｇ（ＣＮ）2、ＫＡｕ（ＣＮ）2、Ｋ2Ｐｄ（ＣＮ）4、およびそれらの塩の内の少なくとも１つを含むシアン化物系メッキ溶液を含有する。
【００７４】
いくつかの実施の形態において、デバイス１００のシード層１０５上で銀イオン、金イオンまたはパラジウムイオンを還元するために、カソードに接続されたデバイス１００に直流（ＤＣ）が印加される。いくつかの実施の形態において、この直流（ＤＣ）は、約０．１ＡＳＤ（１０Ａ／ｍ2）から約１．０ＡＳＤ（１００Ａ／ｍ2）の範囲の電気メッキ電流密度を有する。いくつかの実施の形態において、電気メッキ浴１１３のｐＨ値は、例えば、約６から約８の、中性辺りに制御される。電気メッキ浴１１３の温度は、４０から５０℃辺りに制御される。いくつかの実施の形態において、電気メッキ浴１１３の温度は、容器１００’の下に配置された保温プレート（図示せず）によって維持することができる。他の実施の形態において、電気メッキ浴１１３の温度は電気メッキ溶液循環システムによって維持することができ、そこでは、電気メッキ溶液が排出口１００Ｂから排出され、温度制御された電気メッキ溶液が注入口１００Ａから取り入れられている。シュウ酸イオン(oxalate)を含む適切なレベリング剤(leveling agent)を、約２ｍ／Ｌから約５ｍｌ／Ｌの濃度で電気メッキ浴１１３に加えても差し支えない。
【００７５】
図１７を参照すると、カソード１１２は、銀または銀合金を含有するシード層１０５が成膜されたデバイス１００を含み、カソードで生じる反応は、以下の内の１つであり得る：
ＫＡｇ（ＣＮ）2  →  Ｋ+  ＋  Ａｇ+  ＋  ２ＣＮ-
ＫＡｕ（ＣＮ）2  →  Ｋ+  ＋  Ａｕ+  ＋  ２ＣＮ-
Ｋ2Ｐｄ（ＣＮ）4  →  ２Ｋ+  ＋  Ｐｄ2+  ＋  ４ＣＮ-
【００７６】
図１７に示されたアノード１１１は白金電極を含み、そこで生じる反応は：
２Ｈ2Ｏ  →  ４Ｈ+  ＋  Ｏ2(g)  ＋  ４ｅ-
であり得る。
【００７７】
外部ＤＣ電流の正の端子がアノード１１１に接続され、外部ＤＣ電流の負の端子がカソード１１２に接続される。図１７から分かるように、還元された銀イオンと還元された金イオンが、デバイス１００のシード層１０５上に堆積し、第１のマスク層１０９により画成された開口１０９Ａを充填し、この開口１０９Ａ内にＡｇＡｕ二成分合金を形成する。
【００７８】
いくつかの実施の形態において、電気メッキ浴１１３が、上述したのと同じ電気メッキ操作の設定により、銀イオン源（例えば、ＫＡｇ（ＣＮ）2）およびパラジウムイオン源（例えば、Ｋ2Ｐｄ（ＣＮ）4）を含む場合、還元された銀イオンと還元されたパラジウムイオンがデバイス１００のシード層１０５上に堆積し、第１のマスク層１０９により画成された開口１０９Ａを充填し、この開口１０９Ａ内にＡｇＰｄ二成分合金を形成する。
【００７９】
いくつかの実施の形態において、電気メッキ浴１１３が、上述したのと同じ電気メッキ操作の設定により、銀イオン源（例えば、ＫＡｇ（ＣＮ）2およびその塩）、金イオン源（例えば、ＫＡｕ（ＣＮ）2およびその塩）、およびパラジウムイオン源（例えば、Ｋ2Ｐｄ（ＣＮ）4およびその塩）を含む場合、還元された銀イオンと還元された金イオンと還元されたパラジウムイオンがデバイス１００のシード層１０５上に堆積し、第１のマスク層１０９により画成された開口１０９Ａを充填し、この開口１０９Ａ内にＡｇＡｕＰｄ三成分合金を形成する。
【００８０】
図１７に示された電気メッキ操作の後、デバイス１００は電気メッキ浴１１３から取り出され、Ａｇ1-xＹx合金を含む銀合金支柱１１５が、図１８に示されるようにシード層１０５上に形成される。Ａｇ1-xＹx合金支柱１１５は、導体パッド１０２およびデバイス１００上に形成される。
【００８１】
開口１０９Ａ内にＡｇ1-xＹx合金支柱１１５が形成された後、被覆部材１１４が、図１９に示されるように、Ａｇ1-xＹx合金支柱１１５の上面１１５Ａ上に形成される。いくつかの実施の形態において、被覆部材１１４は、スズまたは銀などのはんだ材料を含む。いくつかの実施の形態において、被覆部材１１４は、型紙捺染、ペースト塗布、電気メッキ、無電界メッキなどによって、Ａｇ1-xＹx合金支柱１１５上に形成される。
【００８２】
図２０において、第１のマスク層１０９が剥離操作により除去されている。さらに、第１のマスク層１０９により被覆されていたＵＢＭ層１０４およびシード層１０５も、Ａｇ1-xＹx合金支柱１１５を隔離するようにエッチング操作によって除去されている。いくつかの実施の形態において、被覆部材１１４は、リフロー操作後に、図２０におけるように半球体形状にある。いくつかの実施の形態において、被覆部材１１４は、外部デバイスまたは外部デバイス内の回路構成上でパッドと結合するように構成されており、よって、デバイス１００は、Ａｇ1-xＹx合金支柱１１５および被覆部材１１４を介して外部デバイスに電気的に接続される。
【００８３】
本開示のいくつかの実施の形態において、ここに論じられたＡｇ1-xＹx合金を含む銀合金を、図２１および図２２に示されるような半導体構造８００内に再配線層（ＲＤＬ）８０６を形成するためにも使用できる。ＲＤＬ８０６は、半導体構造８００内の回路をパッド８０２からランド部分８０６Ａの経路に変更する。このランド部分８０６Ａは、金線などの導線またははんだボールなどの導電性バンプを受け入れるように構成されており、よって、半導体構造８００は、外部デバイス上の結合パッドを導体パッドと結合することによって、別の外部デバイスと電気的に接続される。
【００８４】
図２１は、半導体構造８００のＲＤＬ８０６の平面図を示している。このＲＤＬ８０６は、ランド部分８０６Ａ、ビア部分８０６Ｂおよびこのランド部分８０６Ａとビア部分８０６Ｂとを接続するランナー部分８０６Ｄを含む。いくつかの実施の形態において、パッシベーション層８０３または高分子層８０４上に、Ａｇ1-xＹx合金を含むＲＤＬが、電気メッキ、スパッタリングなどによって形成される。いくつかの実施の形態において、ビア部分８０６Ｂはパッシベーション層８０３および高分子層８０４を貫通する。いくつかの実施の形態において、ビア部分８０６Ｂはパッド８０２に電気的に接続する。
【００８５】
いくつかの実施の形態において、ＲＤＬ８０６は、０．００５から０．２５原子パーセントの非銀元素を含む二成分合金または三成分合金であり得るＡｇ1-xＹx合金を含む。いくつかの実施の形態において、ＲＤＬ８０６は電気メッキＡｇ1-xＹx合金を含み、ここで、Ｙは、パラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。いくつかの実施の形態において、Ａｇ1-xＹx合金は、Ａｇ1-xＡｕxまたはＡｇ1-xＰｄxなどの二成分合金である。いくつかの実施の形態において、Ａｇ1-xＹx合金は、Ａｇ1-x（ＡｕＰｄ）xなどの三成分合金である。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙの含有量は、約０．００５から約０．２５原子パーセントに及ぶ。
【００８６】
図２２は、図２１の線ＡＡ’に沿った半導体構造８００の断面図を示している。図２２のようないくつかの実施の形態において、半導体構造８００はダイまたは基板などのデバイス８０１を含む。いくつかの実施の形態において、パッド８０２がデバイス８０１上に配置されている。パッド８０２は、デバイス８０１内の回路を外部の回路またはデバイスと接続するための接触端子である。いくつかの実施の形態において、酸窒化ケイ素または窒化ケイ素などのパッシベーション層８０３が、デバイス８０１上に配置されており、パッド８０２の上面８０２Ａの一部を覆っている。いくつかの実施の形態において、ポリイミドまたはポリベンゾオキサゾール（ＰＢＯ）などの高分子層８０４がパッド８０２およびパッシベーション層８０３上に配置されている。
【００８７】
いくつかの実施の形態において、ＲＤＬ８０６は、パッシベーション層８０３およびデバイス８０１上に配置されている。いくつかの実施の形態において、ＲＤＬ８０６は、高分子層８０４の上面８０４Ａ上に配置されている。いくつかの実施の形態において、ランド部分８０６Ａは、導線または導電性バンプを受け入れるように構成されており、よって、デバイス８０１を、その導線または導電性バンプを通じて別の半導体構造と電気的に接続することができる。いくつかの実施の形態において、ランド部分８０６Ａは、その後のワイヤ・ボンディング操作のために構成されている。ランド部分８０６Ａは金属線の端部を受け入れ、よって、ランド部分８０６Ａは、その金属線の別の端部と結合された外部回路と電気的に接続する。いくつかの実施の形態において、ランド部分８０６Ａは、別の半導体構造の結合パッドに結合するために構成された導電性バンプを受け入れる。
【００８８】
図２３は、図２１の線ＡＡ’に沿った半導体構造８００の断面図を示している。いくつかの実施の形態において、ＲＤＬ８０６は、Ａｇ1-xＹx合金およびＡｇ1-xＹx合金で電気メッキされたＲＤＬ８０６上に配置された追加の金属層８０７を含む多層構造である。いくつかの実施の形態において、追加の金属層８０７は金（Ａｕ）を含む。いくつかの実施の形態において、金属層８０７は電気メッキ操作により形成される。いくつかの実施の形態において、ランド部分８０６Ａ上の金属層８０７は、金線などの導線またははんだボールなどの導電性バンプを受け入れるように構成されており、よって、半導体構造８００は、外部デバイス上の結合パッドを導電性バンプまたは金線と結合することによって、別の外部デバイスと電気的に接続される。
【００８９】
図２４から図３１は、図２１から図２３のようなＡｇ1-xＹx合金を含むＲＤＬ８０６を備えた半導体構造８００の製造操作を示している。図２４において、デバイス８０１およびパッド８０２が提供される。パッド８０２がデバイス８０１上に配置されている。いくつかの実施の形態において、デバイス８０１は、コンポーネントおよびそのコンポーネントを接続する回路を含むダイまたは基板である。いくつかの実施の形態において、パッド８０２はアルミニウムを含む。
【００９０】
図２５において、パッシベーション層８０３が、デバイス８０１およびパッド８２０上に配置されている。いくつかの実施の形態において、パッシベーション層８０３は、酸化ケイ素、酸窒化ケイ素、窒化ケイ素などの誘電材料により形成される。図２６において、エッチング操作によって、パッド８０２の上面８０２Ａ上に開口８０３Ａが形成されている。図２７において、パッド８０２およびパッシベーション層８０３上に高分子層８０４が配置されている。この高分子層８０４は、開口８０３Ａを充填し、パッシベーション層８０３の上面８０３Ｂに沿って延在している。
【００９１】
図２８において、パッド８０２の上面８０２Ａ上であって、パッシベーション層８０３の開口８０３Ａ内に、開口８０４Ｂが形成されている。いくつかの実施の形態において、開口８０４Ｂはエッチング操作により形成される。図２９において、高分子層８０４の上面８０４Ａ上にマスク層８０５が所定のパターンで配置されている。いくつかの実施の形態において、マスク層８０５は、硬質マスクまたはフォトレジストであって差し支えない。マスク層８０５はポジ型またはネガ型のフォトレジストから製造されている。いくつかの実施の形態において、マスク層８０５の所定のパターンはリソグラフィー操作により形成され、よって、高分子層８０４の上面８０４Ａの一部がマスク層８０５により被覆される。
【００９２】
図３０において、ＲＤＬ８０６が高分子層８０４上に形成されている。ＲＤＬ８０６はＡｇ1-xＹx合金を電気メッキすることによって形成される。いくつかの実施の形態において、半導体構造８００は、ＫＡｇ（ＣＮ）2、ＫＡｕ（ＣＮ）2、Ｋ2Ｐｄ（ＣＮ）4およびそれらの塩の少なくとも１つを含むシアン化物系メッキ溶液を収容する電気メッキ浴中に浸漬される。半導体構造８００はカソードに接続し、よって、銀イオン、金イオンおよびパラジウムイオンが、メッキ溶液から還元され、高分子層８０４上に堆積され、よって、ＡｇＡｕ二成分合金（Ａｇ1-xＡｕx）、ＡｇＰｄ二成分合金（Ａｇ1-xＰｄx）またはＡｇＡｕＰｄ三成分合金（Ａｇ1-x（ＡｕＰｄ）x）を含むＲＤＬ８０６が形成される。いくつかの実施の形態において、Ｘは約０．００５から約０．２５原子パーセントに及ぶ。いくつかの実施の形態において、半導体構造８００の高分子層８０４上で銀イオン、金イオンまたはパラジウムイオンを還元するために、カソードに接続された半導体構造８００に直流（ＤＣ）が印加される。この直流は、約０．１ＡＳＤ（１０Ａ／ｍ2）から約１．０ＡＳＤ（１００Ａ／ｍ2）の範囲の電気メッキ電流密度を有する。図３１において、マスク層８０５は剥離操作によって除去され、それゆえ、電気メッキＡｇ1-xＹx合金を有するＲＤＬ８０６が形成される。
【００９３】
いくつかの実施の形態において、ＲＤＬ８０６は、図２３におけるような多層構造であり、それゆえ、追加の金属層８０７が、Ａｇ1-xＹx合金で電気メッキされたＲＤＬ８０６上に配置される。いくつかの実施の形態において、金属層８０７は、マスク層８０５の剥離前に、電気メッキ操作によってＲＤＬ８０６上に形成される。いくつかの実施の形態において、金属層８０７は、無電界メッキ操作によってＲＤＬ８０６上に形成される。
【００９４】
本開示のいくつかの実施の形態において、ここに論じられたＡｇ1-xＹx合金を含む銀合金は、図３２から図３４に示されるようなダイ、ウェハー、インターポーザまたは基板を貫通するシリコン貫通ビア（ＴＳＶ）を充填するために使用することもできる。図３２は、第１の表面５０１Ａおよびこの第１の表面５０１Ａの反対の第２の表面５０１Ｂを含むダイ５０１を示している。いくつかの実施の形態において、ダイ５０１は、Ａｇ1-xＹx合金でメッキされたＴＳＶ５０３をいくつか有する。ＴＳＶ５０３は、第１の表面５０１Ａから第２の表面５０１Ｂまでダイ５０１を貫通している。いくつかの実施の形態において、ＴＳＶ５０３には、０．００５から０．２５原子パーセントの非銀元素を有する二成分合金または三成分合金であり得るＡｇ1-xＹx合金が充填されている。いくつかの実施の形態において、Ａｇ1-xＹx合金のＹは、パラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。いくつかの実施の形態において、ＴＳＶ５０３は高いアスペクト比を有する。いくつかの実施の形態において、ＴＳＶ５０３のアスペクト比は約３から約２０である。いくつかの実施の形態において、ＴＳＶ５０３は、約１μｍから約１００μｍの直径Ｄtsvを有し、約５μｍから約５００μｍの高さＨtsvを有する。
【００９５】
いくつかの実施の形態において、ＴＳＶ５０３には、金属構造５０２を形成するために電気メッキ操作によってＡｇ1-xＹx合金が充填されている。いくつかの実施の形態において、この金属構造５０２は、第１の表面５０１Ａ上の第１のパッド５０２Ａ、第２の表面５０１Ｂ上の第２のパッド５０２Ｂ、および第１の表面５０１Ａから第２の表面５０１Ｂまで延在する細長部分５０２Ｃを含む。いくつかの実施の形態において、第１のパッド５０２Ａおよび第２のパッド５０２Ｂは、外部のダイ上の別のパッドを受け入れるように構成されている。いくつかの実施の形態において、第１のパッド５０２Ａおよび第２のパッド５０２Ｂは、外部のダイと結合されるように導電性バンプまたは導電性支柱を受け入れるように構成されている。いくつかの実施の形態において、第１のパッド５０２Ａは、ＴＳＶ５０３の端部で第１の表面５０１Ａ上に配置されており、第２のパッド５０２Ｂは、ＴＳＶ５０３の別の端部で第２の表面５０１Ｂ上に配置されている。いくつかの実施の形態において、第１のパッド５０２Ａおよび第２のパッド５０２Ｂのそれぞれは、銀または金を含む。
【００９６】
図３３は、積層されており、ＴＳＶ（５０３−１，５０３−２，５０３−３）の金属構造（５０２−１，５０２−２，５０２−３）の結合によって互いに相互接続されたいくつかのダイ（５０１−１，５０１−２，５０１−３）を示している。いくつかの実施の形態において、ダイ（５０１−１，５０１−２，５０１−３）は、ＴＳＶ（５０３−１，５０３−２，５０３−３）が互いに垂直に整列されるように積層されている。いくつかの実施の形態において、ダイ（５０１−１，５０１−２，５０１−３）の各々は、データ記憶用途のためのダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）ダイである。図３３に示されるように、３つのＤＲＡＭダイが互いに積層されて、積層メモリチップとなっている。
【００９７】
いくつかの実施の形態において、金属構造（５０２−１，５０２−２，５０２−３）の各々は、電気メッキ操作によって、Ａｇ1-xＹx合金から製造される。いくつかの実施の形態において、Ａｇ1-xＹx合金のＹは、パラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。
【００９８】
いくつかの実施の形態において、ダイ５０１−１のＴＳＶ５０３−１は、ダイ５０１−２のＴＳＶ５０３−２と整列されており、ダイ５０１−１の第２の表面５０１Ｂ−１上の第２のパッド５０２Ｂ−１は、ダイ５０１−２の第１の表面５０１Ａ−２上の第１のパッド５０２Ａ−２と結合されている。それゆえ、ダイ５０１−１およびダイ５０１−２は、第１の表面５０１Ａ−１上の第１のパッド５０２Ａ−１から、第２の表面５０１Ｂ−２上の第２のパッド５０２Ｂ−２まで、ＴＳＶ５０３−１およびＴＳＶ５０３−２を通じて電気的に接続されている。同様に、ダイ５０１−２のＴＳＶ５０３−２は、ダイ５０１−３のＴＳＶ５０３−３と整列されており、第２の表面５０１Ｂ−２上の第２のパッド５０２Ｂ−２は、ダイ５０１−３の第１の表面５０１Ａ−３上の第１のパッド５０２Ａ−３と結合されている。それゆえ、ダイ５０１−２およびダイ５０１−３は、第１の表面５０１Ａ−２上の第１のパッド５０２Ａ−２から、第２の表面５０１Ｂ−３上の第２のパッド５０２Ｂ−３まで、ＴＳＶ５０３−２およびＴＳＶ５０３−３を通じて電気的に接続されており、最終的に、ダイ（５０１−１，５０１−２，５０１−３）は、第１の表面５０１Ａ−１上の第１のパッド５０２Ａ−１から、第２の表面５０１Ｂ−３上の第２のパッド５０２Ｂ−３まで、ＴＳＶ（５０３−１，５０３−２，５０３−３）を通じて電気的に接続されている。
【００９９】
図３４は、インターポーザまたは基板５０４上に取り付けられた図３３の積層ダイ（５０１−１，５０１−２，５０１−３）を示している。いくつかの実施の形態において、基板５０４は、回路を担持し、トランジスタなどのコンポーネントを支持するために、シリコン、セラミックなどから製造されている。いくつかの実施の形態において、基板５０４は、ダイ５０１−３の第２のパッド５０２Ｂ−３または第２のパッド５０２Ｂ−３上にそれぞれ配置された導電性バンプを受け入れるための結合パッド５０５をいくつか含んでいる。いくつかの実施の形態において、結合パッド５０５は、その後の結合操作を容易にするために予備はんだ(pre-solder)材料を含む。いくつかの実施の形態において、結合パッド５０５には、導電性バンプをダイ５０１−３上の第２のパッド５０２Ｂ−３と結合できるように、導電性バンプがそれぞれ取り付けられている。
【０１００】
いくつかの実施の形態において、結合パッド５０５は、溶融結合、熱圧着、ＡＣＦによる接着などの任意の適切な結合操作によって、第２のパッド５０２Ｂ−３に電気的に接続されている。第２のパッド５０２Ｂ−３および結合パッド５０５の結合後、ダイ（５０１−１，５０１−２，５０１−３）は基板５０４内の回路に電気的に接続されている。いくつかの実施の形態において、ダイ５０１−１の第１のパッド５０２Ａ−１は、ＴＳＶ（５０３−１，５０３−２，５０３−３）および結合パッド５０５を通じて、基板５０４の底面に配置された導電性バンプ５０６と電気通信可能である。
【０１０１】
いくつかの実施の形態において、基板５０４の導電性バンプ５０６は、ダイ（５０１−１，５０１−２，５０１−３）および基板５０４を別の基板またはデバイスとさらに接続して半導体パッケージとなるように、別の基板またはデバイス上にさらに搭載することができる。
【０１０２】
図３５から図４１は、図３２におけるようにＡｇ1-xＹx合金が充填されたＴＳＶを有する半導体構造の製造操作を示している。図３５において、ダイ５０１および所定のパターンのマスク層５０７が提供されている。いくつかの実施の形態において、マスク層５０７は、フォトレジストから製造されており、所定のパターンでダイ５０１の第１の表面５０１Ａ上に配置されている。いくつかの実施の形態において、マスク層５０７の所定のパターンは、リソグラフィー操作により形成され、よって、ダイ５０１の第１の表面５０１Ａの一部がマスク層５０７により被覆されている。
【０１０３】
図３６において、高いアスペクト比のビア５０３がいくつか形成されている。いくつかの実施の形態において、ビア５０３はエッチング操作またはレーザドリル操作によって形成される。マスク層５０７で被覆されていないダイ５０１のいくつかの部分が除去されて、ビア５０３が形成される。いくつかの実施の形態において、ビア５０３は深堀り反応性イオンエッチング（ＤＲＩＥ）によって形成される。図３７において、マスク層５０７は剥離操作によって除去され、シード層５０８が、ダイ５０１の第１の表面５０１Ａ、ビア５０３の側壁５０３Ａおよびビア５０３の底面５０３Ｂ上に配置される。いくつかの実施の形態において、シード層５０８は、化学気相成長（ＣＶＤ）、スパッタリング、電気メッキなどの適切な操作により調製される。いくつかの実施の形態において、シード層５０８は銀または銀合金を含む。
【０１０４】
図３８において、銀合金５０２がシード層５０８上に配置され、ビア５０３を充填している。いくつかの実施の形態において、その銀合金５０２はＡｇ1-xＹx合金を含み、ここで、種Ｙは、金、パラジウム、またはそれらの組合せである。例えば、Ａｇ1-xＹx合金は、Ａｇ1-xＡｕxまたはＡｇ1-xＰｄxなどの二成分合金であって差し支えなく、さらに、Ａｇ1-xＹx合金は、Ａｇ1-x（ＡｕＰｄ）xなどの三成分合金であって差し支えない。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙの含有量は、約０．００５から約０．２５原子パーセントに及ぶ。
【０１０５】
いくつかの実施の形態において、ダイ５０１は、ＫＡｇ（ＣＮ）2、ＫＡｕ（ＣＮ）2、Ｋ2Ｐｄ（ＣＮ）4およびそれらの塩の少なくとも１つを含むシアン化物系メッキ溶液を収容する電気メッキ浴中に浸漬される。ダイ５０１はカソードに接続し、よって、銀イオン、金イオンおよびパラジウムイオンが、メッキ溶液から還元され、シード層５０８上に堆積され、よって、ＡｇＡｕ二成分合金（Ａｇ1-xＡｕx）、ＡｇＰｄ二成分合金（Ａｇ1-xＰｄx）またはＡｇＡｕＰｄ三成分合金（Ａｇ1-x（ＡｕＰｄ）x）を含む銀合金５０２がシード層５０８上に形成され、ビア５０３を充填する。ビア５０３は銀合金５０２でメッキされている。いくつかの実施の形態において、ダイ５０１のシード層５０８上で銀イオン、金イオンまたはパラジウムイオンを還元するために、カソードに接続されたダイ５０１に直流（ＤＣ）が印加される。この直流は、約０．１ＡＳＤ（１０Ａ／ｍ2）から約１．０ＡＳＤ（１００Ａ／ｍ2）の範囲の電気メッキ電流密度を有する。
【０１０６】
図３９において、ダイ５０１は、電気平坦化、化学機械的研磨（ＣＭＰ）などの薄化操作によって、第１の表面５０１Ａから薄化される。第１の表面５０１Ａに隣接したダイ５０１のいくらかおよびビア５０３から溢れた銀合金５０２とシード層５０８のいくらかが除去され、よって、第１の表面５０１Ａがダイ５０１の新たな第１の表面５０１Ａ’となり、この新たな第１の表面５０１Ａ’が、シード層５０８の露出部分および銀合金５０２の露出部分と実質的に同じレベルになる。
【０１０７】
図４０において、ダイ５０１は、電気平坦化、化学機械的研磨（ＣＭＰ）などの薄化操作によって、第１の表面５０１Ａの反対の第２の表面５０１Ｂから薄化され、よって、銀合金５０２の底面５０３Ｂがダイ５０１から露出される。いくつかの実施の形態において、ダイ５０１のいくらかが、第２の表面５０１Ｂが新たな第２の表面５０１Ｂ’となるように第２の表面５０１Ｂから除去され、合金５０２の底面５０３Ｂが、ダイ５０１の新たな第２の表面５０１Ｂ’と実質的に同じレベルになる。
【０１０８】
図４１において、電気メッキなどの任意の適切な操作によって、いくつかのパッド（５０２Ａ，５０２Ｂ）が、銀合金５０２の端部にそれぞれ形成される。いくつかの実施の形態において、パッド（５０２Ａ，５０２Ｂ）は銀合金５０２と同じ材料から製造される。いくつかの実施の形態において、パッド（５０２Ａ，５０２Ｂ）は金または銀を含む。パッド５０２Ａは、銀合金５０２でメッキされたビア５０３を通じてパッド５０２Ｂと電気的に接続されている。いくつかの実施の形態において、パッド（５０２Ａ，５０２Ｂ）はそれぞれ、外部のダイまたは基板上に配置された導電性バンプまたは結合パッドを受け入れるように構成されており、よって、ダイ５０１は、パッド５０２Ａまたはパッド５０２Ｂを外部のダイまたは基板上に配置された導電性バンプまたは結合パッドと結合することによって、外部のダイまたは基板と電気的に接続することができる。
【０１０９】
本開示のいくつかの実施の形態において、ここに論じられたＡｇ1-xＹx合金を含む図５の銀合金支柱構造４０は、クアッド・フラット・パッケージ(quad flat package)（ＱＦＰ）、クアッド・フラット・ノー・リード(guad flat no-leads)（ＱＦＮ）パッケージ、ボール・グリッド・アレイ(ball grid array)（ＢＧＡ）パッケージ、チップ・スケール・パッケージ(chip scale package)（ＣＳＰ）、パッケージ・オン・パッケージ（ＰｏＰ）、マルチチップ・モジュール（ＭＣＭ）などの半導体パッケージとなるようにリードフレーム、基板またはＰＣＢなどの外部デバイス上にダイを取り付けるために使用することもできる。
【０１１０】
図４２は、図４２および図４３に示されるような半導体パッケージ６００となるようにいくつかの接点６０２と接続されたいくつかの銀合金支柱１１５を含むダイ６０１の平面図を示している。いくつかの実施の形態において、ダイ６０１は、銀合金支柱１１５が配置された動作面を有するフリップ・チップ・ダイである。ダイ６０１の動作面は下向きである。いくつかの実施の形態において、接点６０２はフラット・ノー・リード(flat no-leads)である。ダイ６０１上に配置された銀合金支柱１１５はフラット・ノー・リード６０２と結合されて、フリップ・チップ・デュアル・フラット・ノー・リード（ＦＣＤＦＮ）パッケージとなる。
【０１１１】
図４３は、図４２の線ＢＢ’に沿ったＦＣＤＦＮパッケージとしての半導体パッケージ６００の断面図を示している。いくつかの実施の形態において、銀合金支柱１１５にフラット・ノー・リード６０２が結合されている。いくつかの実施の形態において、銀合金支柱１１５は電気メッキＡｇ1-xＹx合金を含み、ここで、Ｙは、パラジウム（Ｐｄ）および金（Ａｕ）の少なくとも一方を含み、Ｘは約０．００５から０．２５である。いくつかの実施の形態において、Ａｇ1-xＹx合金は、Ａｇ1-xＡｕxまたはＡｇ1-xＰｄxなどの二成分合金である。いくつかの実施の形態において、Ａｇ1-xＹx合金は、Ａｇ1-x（ＡｕＰｄ）xなどの三成分合金である。いくつかの実施の形態において、Ａｇ1-xＹx合金中の種Ｙの含有量は、約０．００５から約０．２５原子パーセントに及ぶ。
【０１１２】
いくつかの実施の形態において、銀合金支柱１１５は、図１７に示されるような電気メッキ操作によって形成される。シード層１０５およびＵＢＭ層１０４を有するダイ６０１がカソードに接続される。次いで、ダイ６０１は、ＫＡｇ（ＣＮ）2、ＫＡｕ（ＣＮ）2、Ｋ2Ｐｄ（ＣＮ）4およびそれらの塩の少なくとも１つを含むシアン化物系メッキ溶液を収容する電気メッキ浴中に浸漬され、よって、銀イオン、金イオンおよびパラジウムイオンが、メッキ溶液から還元され、シード層１０５上に堆積されて、ＡｇＡｕ二成分合金（Ａｇ1-xＡｕx）、ＡｇＰｄ二成分合金（Ａｇ1-xＰｄx）またはＡｇＡｕＰｄ三成分合金（Ａｇ1-x（ＡｕＰｄ）x）を含む銀合金支柱１１５が形成される。
【０１１３】
いくつかの実施の形態において、銀合金支柱１１５は、銀または銀合金を含有するシード層１０５上に配置されている。いくつかの実施の形態において、シード層１０５は、スパッタリングなどの任意の適切な操作によって、ＵＢＭ層１０４上に配置される。いくつかの実施の形態において、ＵＢＭ層１０４はダイ６０１の動作面上に配置される。いくつかの実施の形態において、ＵＢＭ層１０４は、単層構造、または異なる材料から形成されたいくつかの副層を含む複合構造である。ＵＢＭ層１０４は、ニッケル（Ｎｉ）層、チタン（Ｔｉ）層、チタンタングステン（Ｗ）層、パラジウム（Ｐｄ）層、金（Ａｕ）層、銀（Ａｇ）層、およびそれらの組合せから選択される層を含む。
【０１１４】
いくつかの実施の形態において、ダイ６０１の動作面上に配置された銀合金支柱１１５は、銀合金支柱１１５とフラット・ノー・リード６０２との間にはんだ材料、無鉛はんだ材料またはＡＣＦを施すことによって、フラット・ノー・リード６０２と結合され、電気的に接続される。いくつかの実施の形態において、被覆部材１１４が銀合金支柱１１５の上面１１５Ａに配置されている。いくつかの実施の形態において、被覆部材１１４は、銀合金支柱１１５をフラット・ノー・リード６０２の上面６０２Ａと結合するように構成されている。いくつかの実施の形態において、被覆部材１１４は、スズまたは銀などのはんだ材料を含む。
【０１１５】
いくつかの実施の形態において、銀合金支柱１１５は、溶融結合、熱圧着などの任意の適切な操作によってフラット・ノー・リード６０２と結合され、よって、銀合金支柱１１５の上面１１５Ａはフラット・ノー・リード６０２の上面６０２Ａと接続される。ダイ６０１は、銀合金支柱１１５を通じてフラット・ノー・リード６０２と電気的に接続されている。
【０１１６】
いくつかの実施の形態において、フラット・ノー・リード６０２は、外部デバイスの導電性バンプまたは別の結合パッドを受け入れるために露出された露出底面６０２Ｂを有する。いくつかの実施の形態において、成形化合物６０３がダイ６０１およびフラット・ノー・リード６０２を被覆して、ＦＣＤＦＮパッケージ６００となる。いくつかの実施の形態において、露出底面６０２Ｂは、成形化合物６０３から露出されている。いくつかの実施の形態において、成形化合物６０３は、ダイ６０１、銀合金支柱１１５およびフラット・ノー・リード６０２の間の間隙も充填する。いくつかの実施の形態において、成形化合物６０３としては、エポキシ、ポリイミド、ポリベンゾオキサゾール（ＰＢＯ）などが挙げられる。
【０１１７】
本開示のいくつかの実施の形態において、ここに論じられたＡｇ1-xＹx合金を含む図５の銀合金支柱構造４０は、図４４に示されるようなＢＧＡパッケージとなるように基板７０２上にダイ７０１を取り付けるためにも使用できる。図４４において、ダイ７０１は、フリップ・チップ・ボール・グリッド・アレイ（ＦＣＢＧＡ）パッケージ７００となるように基板７０２上にひっくり返されて、取り付けられたフリップ・チップ・ダイである。いくつかの実施の形態において、銀合金支柱１１５は、リフロー操作によって基板７０２の第１の表面７０２Ａ上のバンプパッド７０３と結合されている。
【０１１８】
いくつかの実施の形態において、基板７０２は、第１の表面７０２Ａと反対の第２の表面７０２Ｂ上にいくつかの導電性バンプ７０４を含んでいる。この導電性バンプ７０４は、基板７０２のボールパッド７０５上に配置されている。いくつかの実施の形態において、導電性バンプ７０４は、球体形状のはんだ材料を含むはんだボールである。導電性バンプ７０４は、別の基板またはＰＣＢ上の結合パッド上に取り付けられるように構成されており、よって、ダイ７０１は、銀合金支柱１１５および導電性バンプ７０４を通じて、別の基板またはＰＣＢと電気的に接続されている。
【０１１９】
いくつかの実施の形態において、半導体構造は、デバイス、そのデバイス上の導体パッドおよびその導体パッド上に配置されたＡｇ1-xＹx合金支柱を含み、ここで、Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、Ａｇ1-xＹx合金のＸは約０．００５から約０．２５の範囲にある。
【０１２０】
いくつかの実施の形態において、ＹはＡｕおよびＰｄの少なくとも一方を含む。いくつかの実施の形態において、Ａｇ1-xＹx合金支柱は、約３０μｍから約１００μｍの高さを有する。いくつかの実施の形態において、前記半導体構造は、Ａｇ1-xＹx合金支柱上に配置された被覆部材であって、別の半導体構造と電気的に接続するためのはんだ材料を含む被覆部材をさらに含む。いくつかの実施の形態において、その被覆部材は約１μｍから約５μｍの高さを有する。いくつかの実施の形態において、その被覆部材は、Ａｇ1-xＹx合金支柱の直径と実質的に同じ直径を有する。いくつかの実施の形態において、前記導体パッドは、Ａｇ1-xＹx合金支柱と接続されたＡｇまたはＡｇ合金を含むシード層を含む。
【０１２１】
いくつかの実施の形態において、半導体構造は、デバイス、そのデバイス上の導体パッド、そのデバイス上に配置されかつ導体パッドの一部を被覆するパッシベーション層およびそのパッシベーション層上に配置されたＡｇ1-xＹx合金を含む際配線層（ＲＤＬ）を含み、ここで、Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、Ａｇ1-xＹx合金のＸは約０．００５から約０．２５の範囲にある。
【０１２２】
いくつかの実施の形態において、ＹはＡｕおよびＰｄの少なくとも一方を含む。いくつかの実施の形態において、ＲＤＬは、金を含む金属層により被覆されている。いくつかの実施の形態において、ＲＤＬは、導線または導電性バンプを受け入れるためのランド部分を含む。いくつかの実施の形態において、ＲＤＬは、パッシベーション層を貫通し、前記導体パッドと電気的に接続するビア部分を含む。
【０１２３】
いくつかの実施の形態において、半導体構造は、第１の表面とその第１の表面と反対の第２の表面を含むダイ、およびそのダイを第１の表面から第２の表面まで貫通するビアを含み、Ａｇ1-xＹx合金がそのビアを充填し、ここで、Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、Ａｇ1-xＹx合金のＸは約０．００５から約０．２５の範囲にある。
【０１２４】
いくつかの実施の形態において、ＹはＡｕおよびＰｄの少なくとも一方を含む。いくつかの実施の形態において、ビアは、シリコン貫通ビア（ＴＳＶ）であり、約３から約２０のアスペクト比を有する。いくつかの実施の形態において、そのビアは約５μｍから約５００μｍの高さを有する。いくつかの実施の形態において、前記半導体構造は、そのビアの端部で第１の表面または第２の表面上に配置された導体パッドをさらに含む。いくつかの実施の形態において、その導体パッドは、導電性バンプ、導電性支柱または別の導体パッドを受け入れるように、かつ別の半導体構造と結合するように構成されている。いくつかの実施の形態において、その導体パッドは銀または金を含む。いくつかの実施の形態において、その半導体構造は、Ａｇ1-xＹx合金とビアの側壁との間に配置されたシード層をさらに含む。
【０１２５】
いくつかの実施の形態において、ダイは、下向きの動作面、そのダイの動作面上に配置されたＡｇ1-xＹx合金支柱、およびそのＡｇ1-xＹx合金支柱と結合し、電気的に接続するように構成された接点を含み、ここで、Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、Ａｇ1-xＹx合金のＸは約０．００５から約０．２５の範囲にある。
【０１２６】
いくつかの実施の形態において、ＹはＡｕおよびＰｄの少なくとも一方を含む。いくつかの実施の形態において、その接点は、Ａｇ1-xＹx合金支柱を受け入れるための上面および別の半導体構造上に取り付けるための露出底面を含むフラット・ノー・リードである。いくつかの実施の形態において、そのフラット・ノー・リードは、Ａｇ1-xＹx合金支柱と結合して、フリップ・チップ・デュアル・フラット・ノー・リード（ＦＣＤＦＮ）パッケージとなる。いくつかの実施の形態において、その半導体構造は、接点を配置するための第１の表面とボール・グリッド・アレイ（ＢＧＡ）に配置される複数の導電性バンプを配置するための、第１の表面と反対の第２の表面を含む基板をさらに含む。いくつかの実施の形態において、Ａｇ1-xＹx合金支柱は、その基板上に配置された接点と結合され、電気的に接続されて、フリップ・チップ・ボール・グリッド・アレイ（ＦＣＢＧＡ）パッケージとなる。
【０１２７】
いくつかの実施の形態において、半導体構造を製造する方法は、ＫＡｇ（ＣＮ）2、ＫＡｕ（ＣＮ）2、Ｋ2Ｐｄ（ＣＮ）4の少なくとも１つを含むシアン化物系メッキ溶液を調製する工程、半導体構造をそのメッキ溶液中に浸漬する工程、その半導体構造に約０．１ＡＳＤ（１０Ａ／ｍ2）から約１．０ＡＳＤ（１００Ａ／ｍ2）の電気メッキ電流密度を印加して、メッキ溶液から銀イオン、金イオンまたはパラジウムイオンを還元する工程、およびその半導体構造上にＡｇ1-xＹx合金構造を形成する工程を有してなり、ここで、Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、Ａｇ1-xＹx合金のＸは約０．００５から約０．２５の範囲にある。
【０１２８】
いくつかの実施の形態において、半導体構造上にＡｇ1-xＹx合金構造を形成する工程は、その半導体構造のデバイス上に配置された導体パッド上にＡｇ1-xＹx合金支柱を電気メッキする工程を含む。いくつかの実施の形態において、半導体構造上にＡｇ1-xＹx合金構造を形成する工程は、半導体構造のデバイス上に配置されたパッシベーション層上にＡｇ1-xＹx合金ＲＤＬを電気メッキする工程を含む。いくつかの実施の形態において、前記方法は、電気メッキ操作または無電界メッキ操作によって、Ａｇ1-xＹx合金ＲＤＬ上に金属層を形成する工程をさらに含む。いくつかの実施の形態において、Ａｇ1-xＹx合金構造を形成する工程は、ダイの第１の表面からその第１の表面と反対のダイの第２の表面に向かって延在するシリコン貫通ビア（ＴＳＶ）を形成する工程、およびＴＳＶにＡｇ1-xＹx合金を充填する工程を含む。いくつかの実施の形態において、ＴＳＶを形成する工程は、ダイの第１の表面上にマスク層を所定のパターンで配置する工程、およびその第１の表面からダイの一部をエッチング操作によって除去する工程を含む。いくつかの実施の形態において、ＴＳＶを形成する工程は、レーザドリル操作を含む。いくつかの実施の形態において、Ａｇ1-xＹx合金構造を形成する工程は、第２の表面からダイを研削して、Ａｇ1-xＹx合金を露出させる工程を含む。
【０１２９】
さらに、本出願の範囲は、本明細書に記載されたプロセス、装置、製造、物質の組成、手段、方法および工程の特定の実施の形態に制限されることを意図していない。当業者には本開示から容易に認識されるように、ここに記載された対応する実施の形態と実質的に同じ機能を果たす、または実質的に同じ結果を達成する、既存の、または後に開発される、プロセス、装置、製造、物質の組成、手段、方法、または工程を、本開示にしたがって利用してもよい。
【０１３０】
したがって、添付の特許請求の範囲は、プロセス、装置、製造、物質の組成、手段、方法または工程などをそれらの範囲内に含むことが意図されている。その上、各請求項は、個別の実施の形態を構成し、様々な請求項および実施の形態の組合せは、本発明の範囲に含まれる。
【符号の説明】
【０１３１】
１０，２０    銀合金バンプ構造
３０    多層バンプ構造
４０    銀支柱構造
５０，６０，７０    チップオンフィルム（ＣＯＦ）半導体パッケージ
８０，９０，１１０    チップオンガラス（ＣＯＧ）半導体パッケージ
１００，８０１    デバイス
１０１    銀合金バンプ
１０２    導体パッド
１０３，８０３    パッシベーション層
１０４    バンプ下地金属（ＵＢＭ）層
１０５，５０８    シード層
１０９，５０７，８０５    マスク層
１１１    アノード
１１２    カソード
１１３    電気メッキ浴
１１４    被覆部材
１１５    銀合金支柱
３０１    フレキシブルフィルム
３０２    導電層
３０４    封止剤
３０６，３０８    はんだ層
４０１    ガラス基板
４０６    異方性導電膜（ＡＣＦ）
５０１，５０１−１，５０１−２，５０１−３，６０１，７０１    ダイ
５０２    金属構造
５０３，５０３−１，５０３−２，５０３−３    シリコン貫通ビア（ＴＳＶ）
５０４，７０２    基板
６００    半導体パッケージ
８００    半導体構造
８０２    パッド
８０４    高分子層
８０６    再配線層（ＲＤＬ）
８０７    金属層
【図１】
2015115596.tif 000003
【図２】
2015115596.tif 000004
【図３】
2015115596.tif 000005
【図４】
2015115596.tif 000006
【図５】
2015115596.tif 000007
【図６】
2015115596.tif 000008
【図７】
2015115596.tif 000009
【図８】
2015115596.tif 000010
【図９】
2015115596.tif 000011
【図１０】
2015115596.tif 000012
【図１１】
2015115596.tif 000013
【図１２】
2015115596.tif 000014
【図１３】
2015115596.tif 000015
【図１４】
2015115596.tif 000016
【図１５】
2015115596.tif 000017
【図１６】
2015115596.tif 000018
【図１７】
2015115596.tif 000019
【図１８】
2015115596.tif 000020
【図１９】
2015115596.tif 000021
【図２０】
2015115596.tif 000022
【図２１】
2015115596.tif 000023
【図２２】
2015115596.tif 000024
【図２３】
2015115596.tif 000025
【図２４】
2015115596.tif 000026
【図２５】
2015115596.tif 000027
【図２６】
2015115596.tif 000028
【図２７】
2015115596.tif 000029
【図２８】
2015115596.tif 000030
【図２９】
2015115596.tif 000031
【図３０】
2015115596.tif 000032
【図３１】
2015115596.tif 000033
【図３２】
2015115596.tif 000034
【図３３】
2015115596.tif 000035
【図３４】
2015115596.tif 000036
【図３５】
2015115596.tif 000037
【図３６】
2015115596.tif 000038
【図３７】
2015115596.tif 000039
【図３８】
2015115596.tif 000040
【図３９】
2015115596.tif 000041
【図４０】
2015115596.tif 000042
【図４１】
2015115596.tif 000043
【図４２】
2015115596.tif 000044
【図４３】
2015115596.tif 000045
【図４４】
2015115596.tif 000046
【手続補正書】
【提出日】平成26年12月16日(2014.12.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造において、
デバイス、
前記デバイス上の導体パッド、および
前記導体パッド上に配置されたＡｇ1-xＹx合金支柱、
を含み、
前記Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、
前記Ａｇ1-xＹx合金のＸは、０．００５から０．２５の範囲にあり、
前記導体パッドが、前記Ａｇ1-xＹx合金支柱と相互作用するＡｇまたはＡｇ合金を含むシード層を含む、半導体構造。
【請求項２】
前記ＹがＡｕおよびＰｄの少なくとも一方を含む、請求項１記載の半導体構造。
【請求項３】
前記Ａｇ1-xＹx合金支柱が３０μｍから１００μｍの高さを有する、請求項１記載の半導体構造。
【請求項４】
前記Ａｇ1-xＹx合金支柱上に配置された被覆部材であって、別の半導体構造と電気的に接続するためのはんだ材料を含む被覆部材をさらに含む、請求項１記載の半導体構造。
【請求項５】
前記被覆部材が１μｍから５μｍの高さを有する、請求項４記載の半導体構造。
【請求項６】
前記Ａｇ1-xＹx合金支柱を受け入れるための上面および別の半導体構造上に取り付けるための露出底面を含む接点をさらに含む、請求項１記載の半導体構造。
【請求項７】
前記接点が、フリップ・チップ・デュアル・フラット・ノー・リード（ＦＣＤＦＮ）パッケージとなるように前記Ａｇ1-xＹx合金支柱と結合するフラット・ノー・リードである、請求項６記載の半導体構造。
【請求項８】
接点を配置するための第１の表面、およびボール・グリッド・アレイ（ＢＧＡ）に配置される複数の導電性バンプを配置するための、前記第１の表面と反対の第２の表面を含む基板をさらに含み、該基板の接点は、前記Ａｇ1-xＹx合金支柱と結合されて、フリップ・チップ・ボール・グリッド・アレイ（ＦＣＢＧＡ）パッケージとなる、請求項１記載の半導体構造。
【請求項９】
半導体構造において、
デバイス、
前記デバイス上の導体パッド、
前記デバイス上に配置され、前記導体パッドの一部を被覆するパッシベーション層、および
前記パッシベーション層上に配置されたＡｇ1-xＹx合金を含む再配線層（ＲＤＬ）、
を含み、
前記Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、
前記Ａｇ1-xＹx合金のＸは、０．００５から０．２５の範囲にある、半導体構造。
【請求項１０】
前記ＹがＡｕおよびＰｄの少なくとも一方を含む、請求項９記載の半導体構造。
【請求項１１】
前記ＲＤＬが、金を含む金属層により被覆されている、請求項９記載の半導体構造。
【請求項１２】
前記ＲＤＬが、導線または導電性バンプを受け入れるためのランド部分を含む、請求項９記載の半導体構造。
【請求項１３】
前記ＲＤＬが、前記パッシベーション層を貫通するビアであって、前記導体バッドと電気的に接続するビアを含む、請求項９記載の半導体構造。
【請求項１４】
半導体構造において、
第１の表面と該第１の表面と反対の第２の表面を含むダイ、
前記ダイを前記第１の表面から前記第２の表面まで貫通するビア、
前記ビアを充填するＡｇ1-xＹx合金、および
前記Ａｇ1-xＹx合金と前記ビアの側壁との間に配された、ＡｇまたはＡｇ合金を含むシード層
を含み、
前記Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、
前記Ａｇ1-xＹx合金のＸは、０．００５から０．２５の範囲にある、半導体構造。
【請求項１５】
前記ＹがＡｕおよびＰｄの少なくとも一方を含む、請求項１４記載の半導体構造。
【請求項１６】
前記ビアがシリコン貫通ビア（ＴＳＶ）であり、３から３０のアスペクト比を有する、請求項１４記載の半導体構造。
【請求項１７】
前記ビアが５μｍから５００μｍの高さを有する、請求項１４記載の半導体構造。
【請求項１８】
前記ビアの端部で前記第１の表面または前記第２の表面上に配置された導体パッドをさらに含む、請求項１４記載の半導体構造。
【請求項１９】
前記導体パッドが、導電性バンプ、導電性支柱または別の導体パッドを受け入れ、かつ別の半導体構造と結合するように構成されている、請求項１８記載の半導体構造。
【請求項２０】
前記導体パッドが銀または金を含む、請求項１８記載の半導体構造。
【請求項２１】
半導体構造を製造する方法において、
前記半導体構造上にシード層を形成する工程、
ＫＡｇ（ＣＮ）2、ＫＡｕ（ＣＮ）2、Ｋ2Ｐｄ（ＣＮ）4の少なくとも１つを含むシアン化物系メッキ溶液を調製する工程、
前記半導体構造を前記メッキ溶液中に浸漬する工程、
前記半導体構造に０．１ＡＳＤ（１０Ａ／ｍ2）から１．０ＡＳＤ（１００Ａ／ｍ2）の電気メッキ電流密度を印加して、前記メッキ溶液から銀イオン、金イオンまたはパラジウムイオンを還元する工程、および
前記半導体構造上にＡｇ1-xＹx合金構造を形成する工程、
を有してなり、
前記Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、該Ａｇ1-xＹx合金のＸは０．００５から０．２５の範囲にあり、
前記シード層は、ＡｇまたはＡｇ合金を含む方法。
【請求項２２】
前記半導体構造上にＡｇ1-xＹx合金構造を形成する工程が、前記半導体構造のデバイス上に配置された導体パッド上にＡｇ1-xＹx合金支柱を電気メッキする工程を含む、請求項２１記載の方法。
【請求項２３】
半導体構造を製造する方法において、
ＫＡｇ（ＣＮ）2、ＫＡｕ（ＣＮ）2、Ｋ2Ｐｄ（ＣＮ）4の少なくとも１つを含むシアン化物系メッキ溶液を調製する工程、
半導体構造を前記メッキ溶液中に浸漬する工程、
前記半導体構造に０．１ＡＳＤ（１０Ａ／ｍ2）から１．０ＡＳＤ（１００Ａ／ｍ2）の電気メッキ電流密度を印加して、前記メッキ溶液から銀イオン、金イオンまたはパラジウムイオンを還元する工程、および
前記半導体構造上にＡｇ1-xＹx合金構造を形成する工程、
を有してなり、
前記Ａｇ1-xＹx合金のＹは、任意の質量百分率でＡｇと完全な固溶体を形成する金属を含み、該Ａｇ1-xＹx合金のＸは０．００５から０．２５の範囲にあり、
前記半導体構造上にＡｇ1-xＹx合金構造を形成する工程が、前記半導体構造のデバイス上に配置されたパッシベーション層上にＡｇ1-xＹx合金を含む再配線層（ＲＤＬ）を電気メッキする工程を含む方法。
【請求項２４】
電気メッキ操作または無電界メッキ操作によって、前記ＲＤＬ上に金属層を形成する工程をさらに含む、請求項２３記載の方法。
【請求項２５】
前記Ａｇ1-xＹx合金構造を形成する工程が、ダイの第１の表面から該第１の表面と反対の該ダイの第２の表面に向かって延在するシリコン貫通ビア（ＴＳＶ）を形成する工程、および前記ＴＳＶにＡｇ1-xＹx合金を充填する工程を含む、請求項２１記載の方法。
【請求項２６】
前記ＴＳＶを形成する工程が、前記ダイの前記第１の表面上にマスク層を所定のパターンで配置する工程、および該第１の表面から該ダイの一部をエッチング操作によって除去する工程を含む、請求項２５記載の方法。
【請求項２７】
前記ＴＳＶを形成する工程がレーザドリル操作を含む、請求項２５記載の方法。
【請求項２８】
前記Ａｇ1-xＹx合金構造を形成する工程が、前記第２の表面から前記ダイを研削して、前記Ａｇ1-xＹx合金を露出させる工程を含む、請求項２５記載の方法。