(57)【要約】【課題】データセグメントを通じて伝送される信号のみならず、電源セグメントを通じて伝送される非信号（ｎｏｎ−ｓｉｇｎａｌ）もモニターリングできるストレージシステム、格納装置、及びその非信号分析方法が提供される。【解決手段】本発明の実施形態によるストレージシステムは、ホストと、前記ホストとデータライン及び電源ラインを通じて連結される格納装置と、前記データラインを通じて前記ホストと前記格納装置との間において送受信される信号を分析するためのプロトコル分析器と、を含み、前記格納装置は、前記電源ラインを通じて伝送される非信号を検出し、前記検出した非信号を前記データラインに提供し、前記プロトコル分析器は、前記データラインに提供された非信号を分析する。【選択図】図７
2015084227.tif 000002
【特許請求の範囲】
【請求項１】
ホストと、
前記ホストとデータライン及び電源ラインを通じて連結される格納装置と、
前記データラインを通じて前記ホストと前記格納装置との間において送受信される信号を分析するためのプロトコル分析器と、を含み、
前記格納装置は、前記電源ラインを通じて伝送される非信号を検出し、前記検出した非信号を前記データラインに提供し、
前記プロトコル分析器は、前記データラインに提供された非信号を分析することを特徴とするストレージシステム。
【請求項２】
前記格納装置は、前記非信号を検出するための非信号検出器を含むことを特徴とする請求項１に記載のストレージシステム。
【請求項３】
前記ホストと前記格納装置とは、高速シリアルインターフェイス（ｈｉｇｈ  ｓｐｅｅｄ  ｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ）からなる前記データラインを通じて連結されることを特徴とする請求項１に記載のストレージシステム。
【請求項４】
前記非信号は、前記データラインを使用して伝達されるデータ信号を除外した他のすべての信号であることを特徴とする請求項２に記載のストレージシステム。
【請求項５】
前記格納装置は、前記格納装置のスリープの開始と終了とに対する情報を前記非信号として前記データラインを通じて前記ホストに提供することを特徴とする請求項４に記載のストレージシステム。
【請求項６】
前記格納装置は、データを格納するための不揮発性メモリと、
前記不揮発性メモリを制御するための装置コントローラと、を含み、
前記装置コントローラは、前記非信号を検出するための非信号検出器を含むことを特徴とする請求項１に記載のストレージシステム。
【請求項７】
前記不揮発性メモリは、フラッシュメモリであることを特徴とする請求項６に記載のストレージシステム。
【請求項８】
前記装置コントローラは、前記検出した非信号を装置インターフェイスのデータラインの中の前記ホストに伝送するＴＸ端子を通じて伝送することを特徴とする請求項６に記載のストレージシステム。
【請求項９】
前記プロトコル分析器は、前記ＴＸ端子を通じて入力された非信号を分析し、前記非信号の動作情報を提供することを特徴とする請求項８に記載のストレージシステム。
【請求項１０】
ホストと連結される格納装置において、
前記ホストとデータライン及び電源ラインを通じて連結される装置インターフェイスと、
前記データラインを通じて前記ホストから入力されたデータを格納するための不揮発性メモリと、
前記不揮発性メモリの動作を制御するための装置コントローラと、を含み、
前記装置コントローラは、前記電源ラインを通じて伝送される非信号を検出し、前記検出した非信号を前記データラインに提供することを特徴とする格納装置。
【請求項１１】
前記装置コントローラは、前記検出した非信号を前記データラインを通じてプロトコル分析器に提供することを特徴とする請求項１０に記載の格納装置。
【請求項１２】
前記装置コントローラは、前記非信号を検出するための非信号検出器を含むことを特徴とする請求項１１に記載の格納装置。
【請求項１３】
前記非信号検出器は、ハードウェアにより具現されることを特徴とする請求項１２に記載の格納装置。
【請求項１４】
前記非信号検出器は、ソフトウェアにより具現されることを特徴とする請求項１２に記載の格納装置。
【請求項１５】
前記不揮発性メモリは、フラッシュメモリであることを特徴とする請求項１２に記載の格納装置。
【請求項１６】
前記装置インターフェイスは、前記ホストと高速シリアルインターフェイス（ｈｉｇｈ  ｓｐｅｅｄ  ｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ）からなる前記データラインを通じて連結されることを特徴とする請求項１２に記載の格納装置。
【請求項１７】
ストレージシステムの非信号分析方法において、
前記ストレージシステムは、ホストとデータライン及び電源ラインを通じて連結される格納装置とを含み、
前記ストレージシステムの非信号分析方法は、
前記電源ラインを通じて前記ホストから非信号を受信する段階と、
前記入力された非信号を検出し前記検出した非信号を前記データラインを通じて提供する段階と、
前記データラインを通じて伝送された非信号を分析し、非信号の動作情報を提供する段階と、を含むことを特徴とするストレージシステムの非信号分析方法。
【請求項１８】
前記ホストに前記非信号による前記格納装置のスリープモードの開始と終了時間を含む分析情報を提供する段階をさらに含むことを特徴とする請求項１７に記載のストレージシステムの非信号分析方法。
【請求項１９】
前記ホストと前記格納装置とは、高速シリアルインターフェイス（ｈｉｇｈ  ｓｐｅｅｄ  ｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ）からなる前記データラインを通じて連結されることを特徴とする請求項１７に記載のストレージシステムの非信号分析方法。
【請求項２０】
前記非信号は、前記高速シリアルインターフェイスがＳＡＴＡである場合に、ＤＥＶＳＬＰ又はＰｏｗｅｒ  Ｏｆｆを含むことを特徴とする請求項１７に記載のストレージシステムの非信号分析方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はストレージシステムに係り、より詳しくはプロトコル分析器を利用して非信号を分析するストレージシステム、格納装置、及びストレージシステムの非信号分析方法に関する。
【背景技術】
【０００２】
ストレージシステム（Ｓｔｏｒａｇｅ  ｓｙｓｔｅｍ）はホスト（ｈｏｓｔ）と格納装置（Ｓｔｏｒａｇｅ  ｄｅｖｉｃｅ）とにより構成される。ホストと格納装置とはＳＡＴＡ（Ｓｅｒｉａｌ  ＡＴＡ）、ＵＦＳ（ｕｎｉｖｅｒｓａｌ  ｆｌａｓｈ  ｓｔｏｒａｇｅ）、ＳＣＳＩ（Ｓｍａｌｌ  ｃｏｍｐｕｔｅｒ  ｓｍａｌｌ  ｉｎｔｅｒｆａｃｅ）、ＳＡＳ（Ｓｅｒｉａｌ  ａｔｔａｃｈｅｄ  ＳＣＳＩ）、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ  ＭＭＣ）等の多様な標準インターフェイスを通じて連結される。標準インターフェイスとは、ホストと周辺装置とを連結するのに必要である装置又は機械、及び電気的な要求事項と命令語集合（ｃｏｍｍａｎｄ  ｓｅｔ）とに対するプロトコル（ｐｒｏｔｏｃｏｌ）を言う。
【０００３】
ＳＡＴＡインターフェイスはＡＴＡ（Ａｄｖａｎｃｅｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ａｔｔａｃｈｍｅｎｔ）インターフェイスを改良したものであって、ＡＴＡの並列伝送方式により発生する問題点を解決するために直列伝送方式を使用する。したがって、ＳＡＴＡインターフェイスはＡＴＡ命令語集合を通じてホストと周辺装置とを連結し、データ送受信毎に事実上（ａｓ  ｆｅｗ  ａｓ）単一の信号ラインを利用する直列伝送方式を使用する。ＳＡＴＡインターフェイスは高いクロック周波数を使用して高速伝送が可能である。
【０００４】
ＳＡＴＡインターフェイスはデータセグメント（ｄａｔａ  ｓｅｇｍｅｎｔ）と電源セグメント（ｐｏｗｅｒ  ｓｅｇｍｅｎｔ）とにより構成される。データセグメントはＴＸＰ、ＴＸＮ、ＲＸＰ、ＲＸＮ等のデータラインにより構成され、電源セグメントは１．５Ｖ、３Ｖ、６Ｖ等の電源ラインにより構成される。各種電源ラインに加えて、電源セグメントにはＤＥＶＳＬＰ（Ｄｅｖｉｃｅ  Ｓｌｅｅｐ）のような電源状態を管理するための非信号（ｎｏｎ−ｓｉｇｎａｌ）が含まれている。ここで、非信号はデータセグメントを通じて伝送されるデータ信号と区分するため、サイド信号（Ｓｉｄｅ  ｓｉｇｎａｌ）と称することもある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許公開第２０１２／００２６０１１６号明細書
【特許文献２】米国特許第８，４４３，２２１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的はデータセグメントを通じて伝送される信号のみならず、電源セグメントを通じて伝送される非信号（ｎｏｎ−ｓｉｇｎａｌ）も分析できるストレージシステムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の実施形態によるストレージシステムは、ホストと、前記ホストとデータライン及び電源ラインを通じて連結される格納装置と、前記データラインを通じて前記ホストと前記格納装置との間において送受信される信号を分析するためのプロトコル分析器と、を含み、前記格納装置は、前記電源ラインを通じて伝送される非信号を検出し、前記検出した非信号を前記データラインに提供し、前記プロトコル分析器は、前記データラインに提供された非信号を分析する。
【０００８】
実施形態として、前記格納装置は、前記非信号を検出するための非信号検出器を含む。前記ホストと前記格納装置とは、高速シリアルインターフェイス（ｈｉｇｈ  ｓｐｅｅｄ  ｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ）を通じて連結される。前記非信号は、前記電源ラインを通じて伝送される格納装置のスリープ情報を含む。前記格納装置は、前記格納装置のスリープの開始と終了とに対する情報を前記非信号として前記データラインを通じて前記ホストに提供する。
【０００９】
他の実施形態として、前記格納装置は、データを格納するための不揮発性メモリと、前記不揮発性メモリを制御するための装置コントローラと、を含み、前記装置コントローラは、前記非信号を検出するための非信号検出器を含む。ここで、前記不揮発性メモリはフラッシュメモリであってもよい。
【００１０】
その他の、実施形態として、前記装置コントローラは、前記検出した非信号を装置インターフェイスのＴＸＰとＴＸＮ端子とを通じて伝送する。前記プロトコル分析器は、前記ＴＸＰとＴＸＮ端子とを通じて入力された非信号を分析し、前記非信号の動作情報を使用者に提供する。
【００１１】
本発明の実施形態による、ホストと連結される格納装置は、前記ホストとデータライン、及び電源ラインを通じて連結される装置インターフェイスと、前記データラインを通じて前記ホストから入力されたデータを格納するための不揮発性メモリと、前記不揮発性メモリの動作を制御するための装置コントローラと、を含み、前記装置コントローラは、前記電源ラインを通じて伝送される非信号を検出し、前記検出した非信号を前記データラインに提供する。
【００１２】
実施形態として、前記装置コントローラは、前記検出した非信号を前記データラインを通じてプロトコル分析器に提供する。前記装置コントローラは、前記非信号を検出するための非信号検出器を含む。前記非信号検出器は、ハードウェア又はソフトウェアにより具現される。前記不揮発性メモリはフラッシュメモリであってもよい。前記装置インターフェイスは、前記ホストと高速シリアルインターフェイスを通じて連結される。
【００１３】
本発明の実施形態によるストレージシステムの非信号分析方法であって、前記ストレージシステムは、ホストとデータライン及び電源ラインを通じて連結される格納装置を含む。前記ストレージシステムの非信号分析方法は、前記電源ラインを通じて前記ホストから非信号を受信する段階と、前記入力された非信号を検出し前記検出した非信号を前記データラインを通じて提供する段階と、前記データラインを通じて伝送された非信号を分析し、非信号の動作情報を提供する段階と、を含む。
【００１４】
実施形態として、前記ストレージシステムの非信号分析方法は、前記ホストに前記非信号による格納装置のスリープモードの開始と終了時間を含む分析情報を提供する段階をさらに含む。前記ホストと前記格納装置とは高速シリアルインターフェイスを通じて連結される。前記非信号は、前記高速シリアルインターフェイスがＳＡＴＡである場合にＤＥＶＳＬＰ又はＰｏｗｅｒ  Ｏｆｆを含む。
【発明の効果】
【００１５】
本発明によると、データセグメントを通じて伝送される信号のみならず、電源セグメントを通じて伝送される非信号（ｎｏｎ−ｓｉｇｎａｌ）も分析することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態によるストレージシステムを示すブロック図である。
【図２】図１に示したストレージシステムのインターフェイスを例示的に示すブロック図である。
【図３】図１に示したストレージシステムの信号セグメントを分析するためのプロトコル分析器を示すブロック図である。
【図４】図３に示したプロトコル分析器の分析例を示す表である。
【図５】図１に示した複数の電源ラインの構成を例示的に示す表である。
【図６】本発明の実施形態によるメモリシステムを示すブロック図である。
【図７】図６に示したストレージシステムの例として、ＳＡＴＡインターフェイスを使用するＳＡＴＡストレージシステムを示すブロック図である。
【図８】図７に示したＳＡＴＡストレージシステムの電力消耗を管理するための複数の電源状態を示すダイヤグラムである。
【図９】図７に示したＳＡＴＡストレージシステムにおいてホストと格納装置との間においてデータセグメントを通じて信号を送受信する過程を示す。
【図１０】図７に示した非信号検出器が動作する場合にＳＡＴＡインターフェイスの電源モードが変更される過程を示す。
【図１１】図７に示したＳＡＴＡストレージシステムの非信号分析方法を示す順序図である。
【図１２】図７に示したＳＡＴＡストレージシステムの差動信号伝送方法を説明するための図である。
【図１３】図７に示したＳＡＴＡストレージシステムの動作方法を示す順序図である。
【発明を実施するための形態】
【００１７】
以下において、本発明が属する技術分野における通常の知識を有する者が本発明の技術的思想を容易に実施できるように詳細に説明するために、本発明の実施形態を添付した図面を参照して説明する。
【００１８】
図１は本発明の実施形態によるメモリシステムを示すブロック図である。図１を参照すれば、ストレージシステム１０００はホスト１１００と格納装置１２００とを含む。ホスト１１００と格納装置１２００とは各々ホストインターフェイス１１０１と装置インターフェイス１２０１とを含む。
【００１９】
ホストインターフェイス１１０１と装置インターフェイス１２０１とはデータや信号を送受信するためのデータラインＤＩＮ、ＤＯＵＴと電源を提供するための電源ラインＰＷＲとを通じて連結される。ホスト１１００と格納装置１２００とはＳＡＴＡ（Ｓｅｒｉａｌ  ＡＴＡ）、ＵＦＳ（ｕｎｉｖｅｒｓａｌ  ｆｌａｓｈ  ｓｔｏｒａｇｅ）、ＳＣＳＩ（Ｓｍａｌｌ  ｃｏｍｐｕｔｅｒ  ｓｍａｌｌ  ｉｎｔｅｒｆａｃｅ）、ＳＡＳ（Ｓｅｒｉａｌ  ａｔｔａｃｈｅｄ  ＳＣＳＩ）、ＵＳＢ  ３．０、ＦＣ、ＵＨＳ−ＩＩ、Ｌｉｇｈｔ−ｐｅａｋ、ｅＭＭＣ（ｅｍｂｅｄｄｅｄ  ＭＭＣ）等の高速シリアルインターフェイス（ｈｉｇｈ  ｓｐｅｅｄ  ｓｅｒｉａｌ  ｉｎｔｅｒｆａｃｅ）を通じて連結されてもよい。
【００２０】
続いて、図１を参照すれば、ホスト１１００はアプリケーション１１１０、装置ドライバ１１２０、ホストコントローラ１１３０、及びバッファメモリ１１４０を含む。アプリケーション１１１０はホスト１１００により実行される多様な応用プログラムである。装置ドライバ１１２０はホスト１１００に連結されて使用される周辺装置を駆動するためのものであって、図１においては格納装置１２００を駆動する。アプリケーション１１１０や装置ドライバ１１２０はソフトウェア（Ｓｏｆｔｗａｒｅ）又はファームウェア（ｆｉｒｍｗａｒｅ）等により具現される。
【００２１】
ホストコントローラ１１３０はホスト１１００の内部の全般的な動作を制御する。例えば、ホストコントローラ１１３０は装置ドライバ１１２０から書込み要請を受ければ、バッファメモリ１１４０に格納されたデータをホストインターフェイス１１０１を通じて格納装置１２００に提供する。また、ホストコントローラ１１３０は読出し要請を受ければ、ホストインターフェイス１１０１を通じて格納装置１２００に読出し命令を提供し、格納装置１２００からデータを受信する。
【００２２】
バッファメモリ１１４０はホスト１１００のメインメモリ（ｍａｉｎ  ｍｅｍｏｒｙ）又はキャッシュメモリとして使われるか、或いは格納装置１２００に提供されるデータを臨時的に格納するためのメモリとして使用される。また、バッファメモリ１１４０はアプリケーション１１１０や装置ドライバ１１２０等のソフトウェアを駆動するための駆動メモリ（ｄｒｉｖｉｎｇ  ｍｅｍｏｒｙ）として使用されることもある。
【００２３】
格納装置１２００は装置インターフェイス１２０１を通じてホスト１１００と連結される。格納装置１２００は不揮発性メモリ（ＮＶＭ）１２１０、装置コントローラ１２３０、及びバッファメモリ１２４０を含む。
【００２４】
不揮発性メモリ１２１０としてはフラッシュメモリ、ＭＲＡＭ、ＰＲＡＭ、ＦｅＲＡＭ等が含まれる。装置コントローラ１２３０は不揮発性メモリ１２１０の書込み、読出し、消去等の全般的な動作を制御する。装置コントローラ１２３０はアドレス又はデータバスを通じて不揮発性メモリ１２１０又はバッファメモリ１２４０とデータを送受信する。
【００２５】
バッファメモリ１２４０は不揮発性メモリ１２１０に格納されるか、又は不揮発性メモリ１２１０から読み出したデータを臨時的に格納するために使用される。バッファメモリ１２４０は揮発性メモリ又は不揮発性メモリにより具現される。
【００２６】
図２は図１に示したストレージシステムのインターフェイスを例示的に示すブロック図である。図２においては例としてＳＡＴＡインターフェイスを示す。ホストインターフェイス１１０１と装置インターフェイス１２０１とはＳＡＴＡケーブルを通じて連結される。ＳＡＴＡケーブルはデータセグメント（ｄａｔａ  ｓｅｇｍｅｎｔ）と電源セグメント（ｐｏｗｅｒ  ｓｅｇｍｅｎｔ）とにより構成される。
【００２７】
データセグメントは２対の単方向データラインＤＩＮ、ＤＯＵＴにより構成される。ＤＩＮはホスト１１００から格納装置１２００にデータを提供するためのラインであり、ＤＯＵＴは格納装置１２００からホスト１１００にデータを提供するためのラインである。ＤＩＮとＤＯＵＴとはホスト１１００と格納装置１２００とのＴＸ端子及びＲＸ端子（例えば、ＴＸＰ、ＴＸＮ、ＲＸＰ、ＲＸＮ端子）を連結する。データセグメントは信号セグメント（ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）と称することもある。
【００２８】
電源セグメントは複数の電源ライン（例えば、Ｐ１乃至Ｐ１５）により構成される。電源セグメントはホスト１１００と格納装置１２００との電源端子ＰＷＲに連結され、様々なレベルの電圧（例えば、３．３Ｖ、５Ｖ、１２Ｖ等）を供給する。以下においては電源セグメントを通じて提供される電源や制御信号は非信号（ｎｏｎ−ｓｉｇｎａｌ）であると称する。そして、電源セグメントは非信号セグメント（ｎｏｎ−ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）であると称する。
【００２９】
図３は図１に示したストレージシステムの信号セグメントを分析するためのプロトコル分析器を示すブロック図である。図３を参照すれば、プロトコル分析器（ｐｒｏｔｏｃｏｌ  ａｎａｌｙｚｅｒ）１３００はホスト１１００と格納装置１２００との間に連結される。
【００３０】
プロトコル分析器１３００はホストインターフェイス１１０１のＴＸＰ端子等と装置インターフェイス１２０１のＲＸＰ端子等を連結するデータラインの中間に連結される。図３に示したように、プロトコル分析器１３００はデータラインＤＩＮ、ＤＯＵＴを切り、その間に連結される。
【００３１】
プロトコル分析器１３００は信号セグメントＴＸＰ、ＴＸＮ、ＲＸＰ、ＲＸＮを分析するための装置である。プロトコル分析器１３００はホスト１１００から格納装置１２００に提供されるデータや、格納装置１２００からホスト１１００に提供されるデータを分析する。これ以外にも、プロトコル分析器１３００はデバッギング（ｄｅｂｕｇｇｉｎｇ）等に活用され、ホスト１１００と格納装置１２００とにおいて実際にデータが送受信されるか否か等を分かるようにする。
【００３２】
ＳＡＴＡのようにエンコーディング（ｅｎｃｏｄｉｎｇ）されたＳＥＲＤＥＳやＬＶＤＳを活用するシリアルインターフェイス（Ｓｅｒｉａｌｉｎｔｅｒｆａｃｅ）においては信号の意味を直接把握することができない。プロトコル分析器１３００は信号が異常であるか否かやプロトコルの正常伝送の可否等を把握するために使われる。
【００３３】
図４は図３に示したプロトコル分析器の分析例を示す表である。プロトコル分析器１３００（図３参照）はホスト１１００と格納装置１２００との送信端（ｔｒａｎｓｍｉｔｔｅｒ）と受信端（ｒｅｃｅｉｖｅｒ）との間において実際に伝送される信号セグメント（Ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）をデコーディング（ｄｅｃｏｄｉｎｇ）することによって、その信号がどの意味であるかを分かるようにする。図４はＳＡＴＡのプロトコル状況をリンクレベル（ＬＩＮＫ  ｌｅｖｅｌ）により示したものである。
【００３４】
再び図１を参照すれば、ストレージシステム１０００の低電力（ｌｏｗ  ｐｏｗｅｒ）に対する必要性が絶えず増大している。ストレージシステム１０００の低電力のためにＤＥＶＳＬＰのような電源節約方法（ｐｏｗｅｒ  ｓａｖｉｎｇ  ｍｅｔｈｏｄ）が導入されている。また、ＲＴＤ３のように特定区間において装置の電源を遮断することによって、電源を節約する方法も導入されている。
【００３５】
しかし、ＤＥＶＳＬＰやＲＴＤ３のような非信号（ｎｏｎ−ｓｉｇｎａｌ）は信号セグメント（Ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）を通じて伝達されず、非信号セグメント（ｎｏｎ−ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）を通じて伝送される。ここで、非信号はデータラインを使用して伝達されるデータ信号を除外した他のすべての信号である。例えば、ＳＡＴＡの場合には電源ラインを通じて伝送されるＤＥＶＳＬＰ、データラインの信号の切り又はＰｏｗｅｒ  Ｏｆｆ等が非信号に該当する。
【００３６】
従来の技術としてはこのような非信号（ｎｏｎ−ｓｉｇｎａｌ）をプロトコル分析器１３００を利用してモニターリングできなかった。しかし、本発明の実施形態によるストレージシステム１０００は電源や制御信号（例えば、ＤＥＶＳＬＰ）のような非信号セグメント（ｎｏｎ−ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）もモニターリングできる。
【００３７】
図５は図１に示した複数の電源ラインの構成を例示的に示す表である。図５を参照すれば、ＳＡＴＡインターフェイスの電源ケーブルは複数の電源を供給するための電源ラインと、電源関連制御信号を伝送するための非信号ラインとにより構成される。
【００３８】
複数の電源を供給するための電源ラインをＰ１、Ｐ２、Ｐ４乃至Ｐ１０、及びＰ１２乃至Ｐ１５と名付ける。電源ラインＰ１、Ｐ２、Ｐ４乃至Ｐ１０及びＰ１２乃至Ｐ１５は３．３Ｖの直流電圧、５Ｖの直流電圧、１２Ｖの直流電圧、及び接地電圧を供給するように割当てられる。電源関連制御信号を伝送するための非信号ラインはＰ３及びＰ１１と名付ける。
【００３９】
非信号ラインＰ３は装置スリープＤＥＶＳＬＰを伝送する。非信号ラインＰ１１は装置活性信号（ｄｅｖｉｃｅ  ａｃｔｉｖｉｔｙ  ｓｉｇｎａｌ）やスタッガードスピンアップ信号（Ｓｔａｇｇｅｒｅｄ  ｓｐｉｎ−ｕｐ  ｓｉｇｎａｌ）を伝送する。
【００４０】
装置活性信号はホストインターフェイス１１０１から装置インターフェイス１２０１にデータを伝送する時、活性化される。スタッガードスピンアップ信号は、ホストインターフェイス１１０１に多数の装置インターフェイス１２０１が連結され、格納装置１２００がハードディスクドライブである場合に、段階的に格納装置をスピンアップさせるための制御信号である。したがって、スタッガードスピンアップ信号は最初パワーアップ（ｐｏｗｅｒ−ｕｐ）の時に、活性化される。
【００４１】
ＤＥＶＳＬＰはホストインターフェイス１１０１と装置インターフェイス１２０１とが節電モード（Ｐａｒｔｉａｌ又はＳｌｕｍｂｅｒ）よりさらにパワーを節約するための低電力モードにより動作するための非信号である。
【００４２】
図６は本発明の実施形態によるメモリシステムを示すブロック図である。図６を参照すれば、ストレージシステム２０００はホスト２１００と格納装置２２００とを含む。
【００４３】
ホスト２１００はアプリケーション２１１０、装置ドライバ２１２０、ホストコントローラ２１３０、及びバッファＲＡＭ２１４０を含む。そして、ホストコントローラ２１３０は命令管理者（ＣＭＤ  ｍａｎａｇｅｒ）２１３１、ホストＤＭＡ２１３２、及び電源管理者２１３３を含む。
【００４４】
ホスト２１００のアプリケーション２１１０と装置ドライバ２１２０とにより生成された命令（例えば、書込み命令）はホストコントローラ２１３０の命令管理者２１３１に入力される。命令管理者２１３１は装置ドライバ２１２０から入力された命令を利用して格納装置２２００に提供されるプロトコル（ｐｒｏｔｏｃｏｌ）又は命令（ｃｏｍｍａｎｄ）を生成する。命令管理者２１３１により生成された命令はホストＤＭＡ２１３２に提供される。ホストＤＭＡ２１３２は命令をホストインターフェイス２１０１を通じて格納装置２２００に送る。
【００４５】
続いて、図６を参照すれば、格納装置２２００はフラッシュメモリ２２１０、装置コントローラ２２３０、及びバッファＲＡＭ２２４０を含む。そして、装置コントローラ２２３０は中央処理装置（ＣＰＵ）２２３１、装置ＤＭＡ２２３２、フラッシュＤＭＡ２２３３、命令管理者（ＣＭＤ  ｍａｎａｇｅｒ）２２３４、バッファ管理者２２３５、フラッシュ変換階層（ＦＴＬ；Ｆｌａｓｈ  Ｔｒａｎｓｌａｔｉｏｎ  Ｌａｙｅｒ）２２３６、フラッシュ管理者２２３７、及び非信号検出器２２３８を含む。
【００４６】
ホスト２１００から格納装置２２００に入力された命令は装置インターフェイス２２０１を通じて装置ＤＭＡ２２３２に提供される。装置ＤＭＡ２２３２は入力された命令を命令管理者２２３４に提供する。命令管理者２２３４はバッファ管理者２２３５を通じてデータを受信できるようにバッファＲＡＭ２２４０を割当てる。命令管理者２２３４はデータ伝送準備が完了すれば、ホスト２１００に伝送準備完了信号を送る。
【００４７】
ホスト２１００は伝送準備完了信号に応答してデータを格納装置２２００に伝送する。データはホストＤＭＡ２１３２とホストインターフェイス２１０１とを通じて格納装置２２００に伝送される。格納装置２２００は提供されたデータを装置ＤＭＡ２２３２とバッファ管理者２２３５とを通じてバッファＲＡＭ２２４０に格納する。バッファＲＡＭ２２４０に格納されたデータはフラッシュＤＭＡ２２３３を通じてフラッシュ管理者２２３７に提供される。フラッシュ管理者２２３７はフラッシュ変換階層２２３６のアドレスマッピング情報を参照して、フラッシュメモリ２２１０の選択されたアドレスにデータを格納する。
【００４８】
格納装置２２００は命令に必要であるデータ伝送とプログラムが完了すれば、インターフェイスを通じてホスト２１００に応答信号（ｒｅｓｐｏｎｓｅ）を伝送し、命令完了を通知する。ホスト２１００は受信した応答信号に基づき、命令に対する完了の可否を装置ドライバ２１２０とアプリケーション２１１０とに通知し、該当命令に対する動作を終了する。
【００４９】
上記説明したように、ホスト２１００と格納装置２２００とはデータラインＤＩＮ、ＤＯＵＴを通じてデータや命令又は応答のような信号を送受信する。このようにデータラインＤＩＮ、ＤＯＵＴを通じて送受信する信号は図３に示したプロトコル分析器１３００を利用して分析できる。
【００５０】
図６に示したストレージシステム２０００はデータラインを通じて伝送されない非信号（ｎｏｎ−ｓｉｇｎａｌ）も分析できる。このために格納装置２２００は電源ラインＰＷＲを通じて入力された非信号（ｎｏｎ−ｓｉｇｎａｌ）を検出するための非信号検出器２２３８を含む。非信号検出器２２３８は電源ラインの非信号を検出する。検出された非信号はデータラインを通じてホスト２１００に伝送される。プロトコル分析器１３００（図３参照）はデータラインを通じて伝送された非信号を分析し、その結果を使用者に通知する。
【００５１】
図７は図６に示したストレージシステムの例として、ＳＡＴＡインターフェイスを使用するＳＡＴＡストレージシステムを示すブロック図である。図７を参照すれば、ＳＡＴＡストレージシステム２０００はホスト２１００、格納装置２２００、及びプロトコル分析器２３００を含む。ホスト２１００はホストインターフェイス２１０１とホストコントローラ２１３０とを含む。格納装置２２００は装置インターフェイス２２０１と装置コントローラ２２３０とを含む。
【００５２】
図７を参照すれば、装置コントローラ２２３０は非信号検出器２２３８を含む。非信号検出器２２３８は格納装置２２００の電源ラインに連結され、電源ラインを通じて入力される非信号を検出し、検出した非信号をデータライン（例えば、ＴＸＰ／ＴＸＮ端子）を通じてホスト２１００に伝送する。
【００５３】
非信号検出器２２３８はハードウェアにより具現されるか、或いはソフトウェアにより具現されもよい。非信号検出器２２３８がソフトウェアにより具現される場合に、格納装置２２００内にあるメモリ上において具現されてもよい。一方、非信号検出器２２３８は装置コントローラ２２３０の外に位置してもよい。
【００５４】
プロトコル分析器２３００は装置インターフェイス２２０１のＴＸＰ／ＴＸＮ端子とホストインターフェイス２１０１のＲＸＰ／ＲＸＮ端子との間に連結されている。プロトコル分析器２３００は装置インターフェイス２２０１のＲＸＰ／ＲＸＮ端子とホストインターフェイス２１０１のＴＸＰ／ＴＸＮ端子との間に連結されてもよい。
【００５５】
プロトコル分析器２３００はデータラインを通じて格納装置２２００からホスト２１００に提供される信号のみならず、電源ラインを通じて提供される非信号も分析できる。プロトコル分析器２３００は電源ラインを通じて伝送される非信号の異常の可否やプロトコルの正常伝送の可否等を把握できる。
【００５６】
図８は図７に示したＳＡＴＡストレージシステムの電力消耗を管理するための複数の電源状態を示すダイヤグラムである。図８を参照すれば、ＳＡＴＡストレージシステム２０００はアクティブモード（ａｃｔｉｖｅ  ｍｏｄｅ）により動作するためのパイレディ状態（ｐｈｙｓｉｃａｌ  ｌａｙｅｒ  ｒｅａｄｙ  ｓｔａｔｅ、以下‘ＰＨＹＲＤＹ状態’と称する）、節電モード（ｐｏｗｅｒ  ｓａｖｉｎｇ  ｍｏｄｅ）により動作するためのＰａｒｔｉａｌ状態又はＳｌｕｍｂｅｒ状態、及び低電力モード（ｌｏｗ  ｐｏｗｅｒ  ｍｏｄｅ）により動作するためのＤＥＶＳＬＰ状態を有する。
【００５７】
ＰＨＹＲＤＹ状態は物理レイヤーのすべてのＰＨＹブロックが活性化された状態を意味する。Ｐａｒｔｉａｌ状態及びＳｌｕｍｂｅｒ状態はＳＡＴＡインターフェイスが実質的に動作しない節電状態を意味する。即ち、Ｐａｒｔｉａｌ状態及びＳｌｕｍｂｅｒ状態は物理レイヤーの一部のＰＨＹブロックに電力が供給されない状態を意味する。
【００５８】
Ｐａｒｔｉａｌ状態及びＳｌｕｍｂｅｒ状態の差異は、該当モードからＰＨＹＲＤＹ状態に復帰するウェークアップ（ｗａｋｅ−ｕｐ）時間にある。例えば、Ｐａｒｔｉａｌ状態からＰＨＹＲＤＹ状態に復帰するウェークアップ時間は１０ｕｓ（ｍｉｃｒｏｓｅｃｏｎｄ）を超えないことと定義される。これとは異なり、Ｓｌｕｍｂｅｒ状態からＰＨＹＲＤＹ状態に復帰するウェークアップ時間は１０ｍｓ（ｍｉｌｌｉｓｅｃｏｎｄ）を超えないことと定義される。
【００５９】
Ｐａｒｔｉａｌ状態においてはデータ送受信に関連したＰＨＹブロックに電力が供給されず、Ｓｌｕｍｂｅｒ状態においてはスケルチ回路（ｓｑｕｅｌｃｈ  ｃｉｒｃｕｉｔ）を除外したすべてのＰＨＹブロック電力が供給されない。即ち、Ｐａｒｔｉａｌ状態はＳｌｕｍｂｅｒ状態よりウェークアップ時間が速く、Ｓｌｕｍｂｅｒ状態はＰａｒｔｉａｌ状態より電力消耗が小さい。
【００６０】
ＤＥＶＳＬＰ状態においてはホスト２１００と格納装置２２００との間のデータ送受信動作は中止される。格納装置２２００は装置インターフェイス２２０１のブロックの中のＤＥＶＳＬＰ信号を受信するためのブロックのみに電力を供給する。格納装置２２００がＤＥＶＳＬＰ状態にある間に、ホスト２１００はホストインターフェイス２１０１に電力を供給しないこともあり得る。
【００６１】
ＤＥＶＳＬＰ信号はＤＥＶＳＬＰ状態への進入及び解除を指示する信号である。ＤＥＶＳＬＰ信号はサイドバンドシグナリング（Ｓｉｄｅｂａｎｄ  ｓｉｇｎａｌｉｎｇ）を利用して提供される。ＤＥＶＳＬＰ状態で、ＤＥＶＳＬＰ信号が提供されれば、格納装置２２００はＤＥＶＳＬＰ状態からＯＯＢ（Ｏｕｔ  ｏｆ  Ｂａｎｄ）信号を受信できる状態に進入する。格納装置２２００は以後に入力されるＯＯＢ信号に応答して準備状態に進入する。
【００６２】
図８を参照すれば、Ｐａｒｔｉａｌ状態とＳｌｕｍｂｅｒ状態とはＰＨＹＲＤＹ状態から進入する。ＤＥＶＳＬＰ状態はＰａｒｔｉａｌ状態とＳｌｕｍｂｅｒ状態から進入する。即ち、ＤＥＶＳＬＰ状態はＳＡＴＡインターフェイスが節電モードにより動作する中において進入でき、節電モードにより動作する時よりさらに多くの電力を節約できる。一方、ＤＥＶＳＬＰ状態はＰＨＹＲＤＹ状態から直ちに進入されるように設計してもよい。
【００６３】
図９は図７に示したＳＡＴＡストレージシステムにおいて、ホストと格納装置との間においてデータセグメントを通じて信号を送受信する過程を示す。図９は図７に示した非信号検出器２２３８が動作しない場合にＳＡＴＡインターフェイスの電源モードが変更される過程を示す。
【００６４】
ＳＡＴＡインターフェイスは電源を管理するための方法として、ＩＰＭ（ｉｎｉｔｉａｔｅ  ｐｏｗｅｒ  ｍａｎａｇｅｍｅｎｔ、以下、‘ＩＰＭ’と称する）機能を支援する。ＩＰＭ機能はＨＩＰＭ（ｈｏｓｔ  ｉｎｉｔｉａｔｅ  ｐｏｗｅｒ  ｍａｎａｇｅｍｅｎｔ）とＤＩＰＭ（ｄｅｖｉｃｅ  ｉｎｉｔｉａｔｅ  ｐｏｗｅｒ  ｍａｎａｇｅｍｅｎｔ）とに分けられる。
【００６５】
ＨＩＰＭはホストインターフェイス２１０１の要請によって、ホストインターフェイス２１０１と装置インターフェイス２２０１との電源状態が変更される場合を言う。ＤＩＰＭは装置インターフェイス２２０１の要請によって、ホストインターフェイス２１０１と装置インターフェイス２２０１との電源状態が変更される場合を言う。図９はＤＩＰＭを利用してＳＡＴＡインターフェイスの電源状態が変更される場合を示す。
【００６６】
図９を参照すれば、ＤＥＶＳＬＰモードにより動作するために格納装置２２００はＤＥＶＳＬＰモードへの変更を要請する信号ＰＭＲＥＱをホスト２１００に伝送する。ＰＭＲＥＱ信号を受信したホスト２１００は応答信号としてＰＭＡＣＫ信号を格納装置２２００に伝送する。ＰＭＡＣＫはＤＥＶＳＬＰモードに進入することを意味する。
【００６７】
ホスト２１００が電源ライン（例えば、図５のＰ３）を通じてＤＥＶＳＬＰ信号を提供すれば、ホストインターフェイス２１０１と装置インターフェイス２２０１とはＤＥＶＳＬＰモードにより動作する。ＤＥＶＳＬＰモードにより動作する途中に、アクティブモードに動作するためにＳＡＴＡインターフェイスがＤＥＶＳＬＰ状態からウェークアップさせるための要請信号ＣＯＭＷＡＫＥを伝送できる。
【００６８】
例示的に、図９においてはホスト２１００がＤＥＶＳＬＰ状態からウェークアップさせるためのＣＯＭＷＡＫＥ信号を格納装置２２００に伝送する。ＤＥＶＳＬＰ状態からウェークアップさせるための要請信号を伝送したＳＡＴＡインターフェイスがアクティブモードにより動作するための信号を伝送する。このような過程を通じて、ホストインターフェイス２１０１と装置インターフェイス２２０１とはアクティブモードにより動作する。
【００６９】
続いて図９を参照すれば、格納装置２２００はＰｏｗｅｒ  Ｏｆｆモードへの変更を要請する信号ＰＭＲＥＱをホスト２１００に伝送し、ホスト２１００は応答信号としてＰＭＡＣＫ信号を格納装置２２００に伝送する。ホスト２１００が電源ラインを通じてＰｏｗｅｒ  Ｏｆｆ信号を提供すれば、ホストインターフェイス２１０１と装置インターフェイス２２０１とはＰｏｗｅｒ  Ｏｆｆモードにより動作する。
【００７０】
ＤＥＶＳＬＰやＰｏｗｅｒ  Ｏｆｆのような非信号（ｎｏｎ−ｓｉｇｎａｌ）は信号セグメント（Ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）を通じて伝達されず、非信号セグメント（ｎｏｎ−ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）を通じて伝送される。したがって、ＳＡＴＡストレージシステム２０００の非信号検出器２２３８が動作しなければ、プロトコル分析器２３００（図７参照）はこのような非信号（ｎｏｎ−ｓｉｇｎａｌ）を分析できない。即ち、ＳＡＴＡストレージシステム２０００はＤＥＶＳＬＰのような非信号が正確に伝達されたか否か等を確認できない。
【００７１】
図１０は図７に示した非信号検出器が動作する場合にＳＡＴＡインターフェイスの電源モードが変更される過程を示す。本発明の実施形態によるＳＡＴＡストレージシステム２０００はＤＥＶＳＬＰのような非信号セグメント（ｎｏｎ−ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）をプロトコル分析器２３００を利用して分析できる。
【００７２】
図１０を参照すれば、格納装置２２００はＤＥＶＳＬＰモードへの変更を要請するＰＭＲＥＱをホスト２１００に伝送し、ホスト２１００は応答信号としてＰＭＡＣＫ信号を格納装置２２００に伝送する。ホスト２１００が電源ライン（例えば、図５のＰ３）を通じてＤＥＶＳＬＰ信号を提供すれば、非信号検出器２２３８は電源ラインを通じて入力される非信号を検出する。
【００７３】
非信号検出器２２３８は検出した非信号ＤＥＶＳＬＰ  ＡｓｓｅｒｔをＴＸＰ／ＴＸＮ端子を通じてホスト２１００に伝送する。この時、プロトコル分析器２３００はデータラインを通じて伝送されるＤＥＶＳＬＰのような非信号をモニターリングし、非信号の異常の可否やプロトコルの正常伝送の可否等を把握する。ホストインターフェイス２１０１と装置インターフェイス２２０１とは受信されたＤＥＶＳＬＰ信号に対応してなされたＤＥＶＳＬＰ状態を維持する。
【００７４】
続いて図１０を参照すれば、ＤＥＶＳＬＰ信号がハイレベルからローレベルに遷移されれば、非信号検出器２２３８はＤＥＶＳＬＰ  Ｄｅ−ａｓｓｅｒｔをＴＸＰ／ＴＸＮ端子を通じてホスト２１００に伝送する。この時、プロトコル分析器２３００はデータラインを通じて伝送されるＤＥＶＳＬＰ  Ｄｅ−ａｓｓｅｒｔのような非信号を分析する。一方、ホスト２１００はＤＥＶＳＬＰ状態からウェークアップさせるための要請信号ＣＯＭＷＡＫＥを伝送する。
【００７５】
続いて図１０を参照すれば、格納装置２２００はＰｏｗｅｒ  Ｏｆｆモードへの変更を要請する信号ＰＭＲＥＱをホスト２１００に伝送し、ホスト２１００は応答信号としてＰＭＡＣＫ信号を格納装置２２００に伝送する。Ｐｏｗｅｒ  Ｏｆｆ信号がハイレベルからローレベルに遷移すれば、非信号検出器２２３８はＰｏｗｅｒ  ＯｆｆをＴＸＰ／ＴＸＮ端子を通じてホスト２１００に伝送する。この時、プロトコル分析器２３００はデータラインを通じて伝送されるＰｏｗｅｒ  Ｏｆｆのような非信号を分析できる。
【００７６】
ＤＥＶＳＬＰやＰｏｗｅｒ  Ｏｆｆのような非信号（ｎｏｎ−ｓｉｇｎａｌ）は信号セグメント（Ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）を通じて伝達されず、非信号セグメント（ｎｏｎ−ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）を通じて伝送される。したがって、このような非信号（ｎｏｎ−ｓｉｇｎａｌ）はプロトコル分析器２３００（図７参照）を通じて分析することができない。しかし、本発明の実施形態によるストレージシステム２０００はＤＥＶＳＬＰのような非信号セグメント（ｎｏｎ−ｓｉｇｎａｌ  ｓｅｇｍｅｎｔ）をプロトコル分析器２３００を利用して分析できる。
【００７７】
図１１は図７に示したＳＡＴＡストレージシステムの非信号分析方法を示す順序図である。ＳＡＴＡストレージシステム２０００はホスト２１００とデータライン及び電源ラインを通じて連結される格納装置２２００とを含む。
【００７８】
Ｓ１１０段階において、格納装置２２００は電源ライン（ｐｏｗｅｒ  ｌｉｎｅ）を通じてホスト２１００から非信号（ｎｏｎ−ｓｉｇｎａｌ）を受信する。例えば、格納装置２２００はホスト２１００から非信号である装置スリープＤＥＶＳＬＰを受信する。
【００７９】
Ｓ１２０段階において、格納装置２２００は入力された非信号を検出し、検出した非信号（例えば、ＤＥＶＳＬＰ）をデータライン（例えば、ＴＸＰとＴＸＮ）を通じて伝送する。
【００８０】
Ｓ１３０段階において、プロトコル分析器２３００はデータラインを通じて伝送される非信号を分析し、非信号の動作情報を使用者に提供する。一方、格納装置２２００はホスト２１００に非信号動作（ｎｏｎ−ｓｉｇｎａｌ  ｏｐｅｒａｔｉｏｎ）に対する情報を提供する。非信号動作情報には非信号動作の開始と終了とに対する情報を含む。
【００８１】
図１２は図７に示したＳＡＴＡストレージシステムの差動信号伝送方法を説明するための図である。
【００８２】
ＳＡＴＡインターフェイスにおいて、データ伝送は低電圧差動信号伝送方法（ＬＶＤＳ：ｌｏｗ  ｖｏｌｔａｇｅ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌｉｎｇ）を通じて行われる。低電圧差動信号伝送方法はデータラインを通じて伝送される２つの信号（例えば、ＲＸＰとＲＸＮ、又はＴＸＰとＴＸＮの信号）の差としてデータ値を表現する。低電圧差動信号伝送方法ＬＶＤＳによれば、小さい振幅を有する信号を使用できるので、データ値のスイッチング速度が速く、電力消耗を減らすことができる長所がある。
【００８３】
図１２に示したように、低電圧差動信号伝送方法において、データを伝送しない区間においては、２つの信号全てが中立ロジック状態（例えば、フローティング（ｆｌｏａｔｉｎｇ）状態）を維持する。即ち、データを伝送しない区間においては、２つの信号全てはコモンモード（ｃｏｍｍｏｎ  ｍｏｄｅ）電圧レベルを有する。
【００８４】
図１３は図７に示したＳＡＴＡストレージシステムの動作方法を示す順序図である。本発明の実施形態によるＳＡＴＡストレージシステム２０００は非信号検出器２２３８及びプロトコル分析器２３００を利用して、信号セグメントのみならず、電源セグメントも確認できる。ＳＡＴＡストレージシステム２０００はアクティブモード（ａｃｔｉｖｅ  ｍｏｄｅ）、コモンモード（ｃｏｍｍｏｎ  ｍｏｄｅ）、及びパワーオフを検出できる。
【００８５】
Ｓ２１０段階においては、ＳＡＴＡストレージシステム２０００は正常動作（ｎｏｒｍａｌ  ｏｐｅｒａｔｉｏｎ）を遂行する。Ｓ２２０段階においては、ＳＡＴＡストレージシステム２０００は非信号セグメント動作が遂行されるか否かを判断する。即ち、ＳＡＴＡストレージシステム２０００は非信号検出器２２３８及びプロトコル分析器２３００を利用して非信号セグメント動作が遂行されているか否かを判断する。
【００８６】
Ｓ２２０段階において、非信号セグメント動作が遂行されなければ、Ｓ２１０段階を繰り返して遂行する。ＳＡＴＡストレージシステム２００は非信号セグメント動作が遂行されていると判断すれば、信号セグメント動作と非信号セグメント動作とを確認し、モードを検出する動作を遂行する。
【００８７】
Ｓ２３０段階においては、信号セグメントのアクティブモードが遂行されているか否かが判断される。アクティブモードであると判断されれば、ＳＡＴＡストレージシステム２０００はアクティブモード動作をモニターリングする（Ｓ２３１）。ＳＡＴＡストレージシステム２０００はアクティブモードモニター動作の時にはＳＡＴＡ  ｌｉｎｋプロトコルが許容できる範囲又は性能に影響を及ばない範囲内において動作するようにする。例えば、２５６ＤＷ毎に挿入するＡＬＩＧＮ数を増やすか、或いはＳＹＮＣの数を調節して特定情報を提供する。
【００８８】
Ｓ２３０段階において、信号セグメントアクティブモードではないと判断されれば、Ｓ２４０段階が遂行される。Ｓ２４０段階においては、信号セグメントのコモンモードが遂行されるか否かが判断される。コモンモードであると判断されれば、ＳＡＴＡストレージシステム２０００はコモンモード動作をモニターリングする（Ｓ２４１）。ＳＡＴＡストレージシステム２０００はコモンモードモニター動作の時にはＳＡＴＡ  ＯＯＢプロトコルが許容できる範囲内においてＴＸＮ、ＴＸＰを制御することによって、プロトコル分析器２３００を通じて情報を提供する。特にＭｕｓｔ  ｎｏｔ  Ｄｅｔｅｃｔ区間を活用し、Ｂｕｒｓｔ又はＧａｐ区間を活用して電源（ｐｏｗｅｒ）や時間パラメーター（ｔｉｍｅ  ｐａｒａｍｅｔｅｒ）等の追加的な情報を挿入する。
【００８９】
Ｓ２４０段階において、信号セグメントコモンモードではないと判断されれば、Ｓ２５０段階が遂行される。Ｓ２５０段階においては、パワーオフモードが遂行されるか否かが判断される。パワーオフモードであると判断されれば、ＳＡＴＡストレージシステム２０００はパワーオフ動作をモニターリングする（Ｓ２５１）。ＳＡＴＡストレージシステム２０００はパワーオフを確認し、ＢｕｒｓｔとＧａｐ区間とを調節した小さいＯＯＢ信号（Ｓｍａｌｌ  ＯＯＢ  ｓｉｇｎａｌ）を送信するか、或いは認識できない特定信号を伝送してＰｏｗｅｒ  Ｏｆｆを知らせるか、Ｐｏｗｅｒ  Ｏｆｆと関連した時間や追加情報を挿入する。
【００９０】
Ｓ２６０段階においては、アクティブモードモニター動作（Ｓ２３１）、コモンモードモニター動作（Ｓ２４１）、及びパワーオフモニター動作（Ｓ２５１）を遂行した後に、ＳＡＴＡストレージシステム２０００は再び正常動作を遂行する。
【００９１】
本発明の実施形態によるストレージシステムはホストと格納装置とを含む。格納装置は不揮発性メモリと装置コントローラとを含む。不揮発性メモリと装置コントローラとは１つの半導体装置に集積されてＰＣＭＣＩＡ（ｐｅｒｓｏｎａｌ  ｃｏｍｐｕｔｅｒ  ｍｅｍｏｒｙ  ｃａｒｄ  ｉｎｔｅｒｎａｔｉｏｎａｌ  ａｓｓｏｃｉａｔｉｏｎ）カード、ＣＦ（ｃｏｍｐａｃｔ  ｆｌａｓｈ）カード、スマートメディア（Ｓｍａｒｔ  ｍｅｄｉａ）カード、メモリスティック（ｍｅｍｏｒｙ  ｓｔｉｃｋ）、マルチメディア（ｍｕｌｔｉ  ｍｅｄｉａ）カード（ＭＭＣ、ＲＳ−ＭＭＣ、ＭＭＣ−ｍｉｃｒｏ）、ＳＤ（Ｓｅｃｕｒｅ  ｄｉｇｉｔａｌ）カード（ＳＤ、Ｍｉｎｉ−ＳＤ、Ｍｉｃｒｏ−ＳＤ、ＳＤＨＣ）、ＵＦＳ（ｎｉｖｅｒｓａｌ  ｆｌａｓｈ  ｓｔｏｒａｇｅ）等を構成できる。
【００９２】
また、不揮発性メモリと装置コントローラとは半導体ドライブ（Ｓｏｌｉｄ  ｓｔａｔｅ  ｄｒｉｖｅ：ＳＳＤ）、携帯用コンピューター（ｐｏｒｔａｂｌｅ  ｃｏｍｐｕｔｅｒ）、ＵＭＰＣ（ｕｌｔｒａ  ｍｏｂｉｌｅ  ｐｅｒｓｏｎａｌ  ｃｏｍｐｕｔｅｒ）、ワークステーション（ｗｏｒｋ  ｓｔａｔｉｏｎ）、ネットブック（ｎｅｔ  ｂｏｏｋ）、ＰＤＡ（ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）、ウェブタブレット（ｗｅｂ  ｔａｂｌｅｔ）、無線電話機（ｗｉｒｅｌｅｓｓ  ｐｈｏｎｅ）、モバイルフォン（ｍｏｂｉｌｅ  ｐｈｏｎｅ）、デジタルカメラ（ｄｉｇｉｔａｌ  ｃａｍｅｒａ）、デジタル音声録音機（ｄｉｇｉｔａｌ  ａｕｄｉｏ  ｒｅｃｏｒｄｅｒ）、  デジタル音声再生器（ｄｉｇｉｔａｌ  ａｕｄｉｏ  ｐｌａｙｅｒ）、デジタル動画録画器（ｄｉｇｉｔａｌ  ｖｉｄｅｏ  ｒｅｃｏｒｄｅｒ）、デジタル動画再生器（ｄｉｇｉｔａｌ  ｖｉｄｅｏ  ｐｌａｙｅｒ）、情報を無線環境において送受信できる装置、ホームネットワーク（ｈｏｍｅ  ｎｅｔｗｏｒｋ）等を構成する多様な電子装置、コンピューターネットワーク（ｃｏｍｐｕｔｅｒ  ｎｅｔｗｏｒｋ）を構成する多様な電子装置、テレマティクスネットワーク（ｔｅｌｅｍａｔｉｃｓ  ｎｅｔｗｏｒｋ）を構成する多様な電子装置、コンピューターシステム（ｃｏｍｐｕｔｅｒ  ｓｙｓｔｅｍ）を構成する多様な構成要素、ＲＦＩＤ（ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）装置又は埋め込み型システム（ｅｍｂｅｄｄｅｄ  ｓｙｓｔｅｍ）に適用できる。
【００９３】
また、不揮発性メモリ又は装置コントローラは多様な形態のパッケージ（ｐａｃｋａｇｅ）に実装される。  例えば、不揮発性メモリ又は装置コントローラはＰＯＰ（ｐａｃｋａｇｅ  ｏｎ  ｐａｃｋａｇｅ）、ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙｓ（ＢＧＡｓ）、ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｅｓ（ＣＳＰｓ）、ｐｌａｓｔｉｃ  ｌｅａｄｅｄ  ｃｈｉｐ  ｃａｒｒｉｅｒ（ＰＬＣＣ）、ｐｌａｓｔｉｃ  ｄｕａｌ  ｉｎ−ｌｉｎｅ  ｐａｃｋａｇｅ（ＰＤＩＰ）、ｄｉｅ  ｉｎ  ｗａｆｆｌｅ  ｐａｃｋ、ｄｉｅ  ｉｎ  ｗａｆｅｒ  ｆｏｒｍ、ｃｈｉｐ  ｏｎ  ｂｏａｒｄ（ＣＯＢ）、ｃｅｒａｍｉｃ  ｄｕａｌ  ｉｎ−ｌｉｎｅ  ｐａｃｋａｇｅ（ＣＥＲＤＩＰ）、ｐｌａｓｔｉｃ  ｍｅｔｒｉｃ  ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ（ＭＱＦＰ）、ｔｈｉｎ  ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ（ＴＱＦＰ）、ｓｍａｌｌ  ｏｕｔｌｉｎｅ  ＩＣ（ＳＯＩＣ）、ｓｈｒｉｎｋ  ｓｍａｌｌ  ｏｕｔｌｉｎｅ  ｐａｃｋａｇｅ（ＳＳＯＰ）、ｔｈｉｎ  ｓｍａｌｌ  ｏｕｔｌｉｎｅ  ｐａｃｋａｇｅ（ＴＳＯＰ）、ｔｈｉｎ  ｑｕａｄ  ｆｌａｔ  ｐａｃｋａｇｅ（ＴＱＦＰ）、ｓｙｓｔｅｍ  ｉｎ  ｐａｃｋａｇｅ（ＳＩＰ）、ｍｕｌｔｉ  ｃｈｉｐ  ｐａｃｋａｇｅ（ＭＣＰ）、ｗａｆｅｒ−ｌｅｖｅｌ  ｆａｂｒｉｃａｔｅｄ  ｐａｃｋａｇｅ（ＷＦＰ）、ｗａｆｅｒ−ｌｅｖｅｌ  ｐｒｏｃｅｓｓｅｄ  ｓｔａｃｋ  ｐａｃｋａｇｅ（ＷＳＰ）等の方式にパッケージされて実装される。
【００９４】
以上において、本発明は具体的な実施形態を通じて説明したが、本発明はその範囲を逸脱しない限度内において様々に変形できることは明らかである。したがって、本発明の範囲は上述した実施形態に限定されて制限されるのではなく、後述する特許請求の範囲のみでなく、この発明の特許請求の範囲と均等なことによって定まれなければならない。本発明の範囲又は技術的思想を逸脱しなく、本発明の構造が多様に修正されるか、或いは変更されることは明らかである。
【符号の説明】
【００９５】
１０００、２０００  ストレージシステム
１１００、２１００  ホスト
１１０１、２１０１  ホストインターフェイス
１１１０、２１１０  アプリケーション
１１２０、２１２０  装置ドライバ
１１３０、２１３０  ホストコントローラ
１１４０  バッファメモリ
１２００、２２００  格納装置
１２０１、２２０１  装置インターフェイス
１２１０  不揮発性メモリ（ＮＶＭ）
１２３０、２２３０  装置コントローラ
１２４０  バッファメモリ
１３００、２３００  プロトコル分析器
２１３１、２２３４  命令管理者
２１３２  ホストＤＭＡ
２１３３  電源管理者
２１４０、２２４０  バッファＲＡＭ
２２３１  中央処理装置（ＣＰＵ）
２２３２  装置ＤＭＡ
２２３３  フラッシュＤＭＡ
２２３５  バッファ管理者
２２３６  フラッシュ変換階層
２２３７  フラッシュ管理者
２２３８  非信号検出器
【図１】
2015084227.tif 000003
【図２】
2015084227.tif 000004
【図３】
2015084227.tif 000005
【図４】
2015084227.tif 000006
【図５】
2015084227.tif 000007
【図６】
2015084227.tif 000008
【図７】
2015084227.tif 000009
【図８】
2015084227.tif 000010
【図９】
2015084227.tif 000011
【図１０】
2015084227.tif 000012
【図１１】
2015084227.tif 000013
【図１２】
2015084227.tif 000014
【図１３】
2015084227.tif 000015