(57)【要約】      （修正有）【課題】静電放電（ＥＳＤ）保護クランプを備えたノーマリオフ（エンハンスメント型）複合パワーデバイスを提供する。【解決手段】ノーマリオフ複合パワーデバイス200は、ノーマリオフ複合デバイスの複合ドレイン202を形成するノーマリオン（デプレッション型）パワートランジスタ210と、このノーマリオンパワートランジスタとカスコード接続されたノーマリオフ低電圧（ＬＶ）トランジスタ220を含む。ノーマリオフ低電圧トランジスタにより、ノーマリオフ複合パワーデバイスの複合ソース204と複合ゲート206が形成される。ノーマリオフ複合パワーデバイスは、複合ソースと複合ゲートとの間に接続された静電放電保護クランプ230も含む。静電放電保護クランプは、ノーマリオフ複合パワーデバイスを静電放電から保護するように構成されている。【選択図】図２
2015115608.tif 000002
【特許請求の範囲】
【請求項１】
ノーマリオフ複合パワーデバイスにおいて、
ノーマリオンパワートランジスタと、該ノーマリオンパワートランジスタとカスコード接続されたノーマリオフ低電圧（ＬＶ）トランジスタと、静電放電（ＥＳＤ）保護クランプとが設けられており、
前記ノーマリオンパワートランジスタにより、前記ノーマリオフ複合パワーデバイスの複合ドレインが形成され、
前記ノーマリオフ低電圧（ＬＶ）トランジスタにより、前記ノーマリオフ複合パワーデバイスの複合ソースおよび複合ゲートが形成され、
前記静電放電（ＥＳＤ）保護クランプは、前記複合ソースと前記複合ゲートとの間に接続されており、前記ノーマリオフ複合パワーデバイスを静電放電（ＥＳＤ）から保護するように構成されている
ことを特徴とする、
ノーマリオフ複合パワーデバイス。
【請求項２】
前記静電放電保護クランプは、前記ノーマリオンパワートランジスタおよび前記ノーマリオフ低電圧トランジスタとはモノリシックに集積されていない別個のダイオードである、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項３】
前記ノーマリオフ低電圧トランジスタと前記静電放電保護クランプは、モノリシックに集積されている、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項４】
前記ノーマリオンパワートランジスタと、前記ノーマリオフ低電圧トランジスタと、前記静電放電保護クランプは、モノリシックに集積されている、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項５】
前記ノーマリオンパワートランジスタと前記ノーマリオフ低電圧トランジスタは、モノリシックに集積されている、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項６】
前記ノーマリオンパワートランジスタは、高電圧（ＨＶ）ＩＩＩ−Ｖ族トランジスタである、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項７】
前記ノーマリオンパワートランジスタは、ＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）である、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項８】
前記ノーマリオフ低電圧トランジスタは、ＩＶ族電界効果トランジスタ（ＦＥＴ）から成る、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項９】
前記ノーマリオフ低電圧トランジスタは、シリコン電界効果トランジスタ（ＦＥＴ）から成る、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項１０】
前記ノーマリオフ低電圧トランジスタと前記静電放電保護クランプは、シリコンデバイスから成る、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項１１】
前記ノーマリオフ低電圧トランジスタのドレインは、前記ノーマリオンパワートランジスタのソースと接続されており、
前記ノーマリオフ低電圧トランジスタのソースは前記複合ソースを成し、
前記ノーマリオフ低電圧トランジスタのゲートは前記複合ゲートを成し、
前記ノーマリオンパワートランジスタのドレインは前記複合ドレインを成し、
前記ノーマリオンパワートランジスタのゲートは、前記ノーマリオフ低電圧トランジスタの前記ソースおよび前記静電放電保護クランプのアノードと接続されている、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項１２】
前記静電放電保護クランプは、複数のトランジスタの組み合わせ、および／またはダイオードおよび／または抵抗を含み、該複数のトランジスタおよび／またはダイオードおよび／または抵抗は、前記ノーマリオンパワートランジスタおよび前記ノーマリオフ低電圧トランジスタとはモノリシックに集積されていない、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項１３】
前記静電放電保護クランプは、複数のトランジスタの組み合わせ、および／またはダイオードおよび／または抵抗を含み、該複数のトランジスタおよび／またはダイオードおよび／または抵抗は、前記ノーマリオンパワートランジスタおよび前記ノーマリオフ低電圧トランジスタとモノリシックに集積されている、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項１４】
前記静電放電保護クランプは、前記ノーマリオンパワートランジスタおよび前記ノーマリオフ低電圧トランジスタとモノリシックに集積されている少なくとも１つのダイオードを含む、
請求項１記載のノーマリオフ複合パワーデバイス。
【請求項１５】
モノリシック集積ノーマリオフ複合パワーデバイスにおいて、
ノーマリオンパワートランジスタと、該ノーマリオンパワートランジスタとカスコード接続されたノーマリオフ低電圧（ＬＶ）トランジスタと、静電放電（ＥＳＤ）保護クランプとが設けられており、
前記ノーマリオンパワートランジスタにより、前記ノーマリオフ複合パワーデバイスの複合ドレインが形成され、
前記ノーマリオフ低電圧（ＬＶ）トランジスタにより、前記ノーマリオフ複合パワーデバイスの複合ソースおよび複合ゲートが形成され、
前記静電放電（ＥＳＤ）保護クランプは、前記複合ソースと前記複合ゲートとの間に接続されており、前記ノーマリオフ複合パワーデバイスを静電放電（ＥＳＤ）から保護するように構成されており、
前記ノーマリオンパワートランジスタと、前記ノーマリオフ低電圧（ＬＶ）トランジスタと、前記静電放電（ＥＳＤ）保護クランプは、モノリシックに集積されている
ことを特徴とする、
モノリシック集積ノーマリオフ複合パワーデバイス。
【請求項１６】
前記ノーマリオンパワートランジスタは、高電圧（ＨＶ）ＩＩＩ−Ｖ族トランジスタである、
請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
【請求項１７】
前記ノーマリオンパワートランジスタは、ＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）である、
請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
【請求項１８】
前記ノーマリオフ低電圧トランジスタは、ＩＶ族電界効果トランジスタ（ＦＥＴ）から成る、
請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
【請求項１９】
前記ノーマリオフ低電圧トランジスタは、シリコン電界効果トランジスタ（ＦＥＴ）である、請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
【請求項２０】
前記ノーマリオフ低電圧トランジスタと前記静電放電保護クランプは、シリコンデバイスから成る、
請求項１５記載のモノリシック集積ノーマリオフ複合パワーデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１３年１２月９日付け仮出願：発明の名称"III-Nitride Transistor Cascoded with Diode Protected Silicon MOSFET”（ダイオードで保護されたシリコンＭＯＳＦＥＴとカスコード接続されたＩＩＩ族窒化物トランジスタ）、仮出願番号：No. 61/913,533の利益および優先権を主張するものである。ここで上記仮出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【０００２】
定義
本願において用いられる表現「ＩＩＩ−Ｖ族半導体」とは、少なくとも１つのＩＩＩ族元素と少なくとも１つのＶ族元素とを含む化合物半導体のことである。一例としてＩＩＩ−Ｖ族半導体を、ＩＩＩ族窒化物半導体として形成することができる。「ＩＩＩ族窒化物」または「ＩＩＩ−Ｎ」とは、窒素と少なくとも１つのＩＩＩ族元素たとえばアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）およびホウ素（Ｂ）などを含む化合物半導体のことであり、以下に挙げる合金のいずれかに限定されるものではないが、たとえば、窒化アルミニウムガリウム（ＡｌxＧａ(1-x)Ｎ）、窒化インジウムガリウム（ＩｎyＧａ(1-y)Ｎ）、窒化アルミニウムインジウムガリウム（ＡｌxＩｎyＧａ(1-x-y)Ｎ）、砒化燐化窒化ガリウム（ＧａＡｓaＰbＮ(1-a-b)）、砒化燐化窒化アルミニウムインジウムガリウム（ＡｌxＩｎyＧａ(1-x-y)ＡｓaＰbＮ(1-a-b)）などである。さらにＩＩＩ−Ｎとは一般に、以下に限定されるものではないが、Ｇａ極性、Ｎ極性、半極性、または無極性の結晶配向のいずれかを含む極性のことも指す。ＩＩＩ−Ｎ材料には、ウルツ鉱、閃亜鉛鉱、または混合されたポリタイプも含めることができるし、さらに単一結晶、単結晶、多結晶または非晶質構造も含めることができる。また、本願において用いられる窒化ガリウムまたはＧａＮとは、ＩＩＩ−Ｎ化合物半導体のことであり、この場合、１つまたは複数のＩＩＩ族元素には、若干量または相当量のガリウムが含まれるが、ガリウムに加え他のＩＩＩ族元素も含めることができる。
【０００３】
これらに加え、本願において用いられる表現「ＩＶ族」とは、たとえばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および炭素（Ｃ）など、少なくとも１つのＩＶ族元素を含む半導体のことであり、これにはさらに、たとえばシリコンゲルマニウム（ＳｉＧｅ）およびシリコンカーバイド（ＳｉＣ）などの化合物半導体も含めることができる。同様にＩＶ族とは、ＩＶ族元素から成る２つ以上の層または、歪みＩＶ族材料を生成するＩＶ族元素のドーピングを含む半導体材料のことであり、さらにＩＶ族をベースとする複合基板も含むことができ、たとえば単結晶または多結晶ＳｉＣオン・シリコン（ＳｉＣ ｏｎ ｓｉｌｉｃｏｎ）、シリコン・オン・インシュレータ（ＳＯＩ）、酸素移植分離（ＳＩＭＯＸ）プロセス基板、ならびにシリコン・オン・サファイア（ＳＯＳ）などである。
【０００４】
なお、本願においてトランジスタまたはスイッチについて用いられる用語「低電圧」または”ＬＶ”は、約５０Ｖまでの電圧範囲のトランジスタまたはスイッチのことを表す。また、「中電圧」または”ＭＶ”という用語を用いたときには、約５０Ｖ〜約２００Ｖまでの電圧範囲のことを指す。さらに、本願において用いられる用語「高電圧」または”ＨＶ”とは、約２００Ｖ〜約１２００Ｖあるいはそれ以上の電圧範囲のことを指す。
【背景技術】
【０００５】
パワーデバイスのノーマリオフ特性が有利であるパワーマネージメントの用途においては、低いオン抵抗といった望ましいオン状態特性をもつデプレッション型（ノーマリオン）のパワートランジスタを、エンハンスメント型（ノーマリオフ）の低電圧（ＬＶ）トランジスタと組み合わせて実装し、エンハンスメント型の複合パワートランジスタないしは組み合わせパワートランジスタを形成することができる。たとえば、ＩＩＩ族窒化物または他のＩＩＩ−Ｖ族のパワー電界効果トランジスタ（ＦＥＴ）または高電子移動度トランジスタ（ＨＥＭＴ）を、低電圧（ＬＶ）シリコンＦＥＴと組み合わせて実装し、ハイパフォーマンスの複合スイッチを形成することができる。
【０００６】
複合スイッチの形成に用いられるパワートランジスタと低電圧（ＬＶ）トランジスタを注意深く選定することによって、基本的には、高いノイズおよび高い電圧スパイクの環境に対し耐性のある堅牢なスイッチを実現することができる。しかしながら従来の実装の場合、低電圧のエンハンスメント型トランジスタのゲートは一般に、静電放電（ＥＳＤ）が発生したときに、依然としてダメージを受けやすい。したがって従来の複合パワースイッチは、ＥＳＤによって引き起こされる起因するダメージに起因して時期尚早の故障を起こしやすく、そのようなダメージは、たとえばデバイス製造中や組み立て中に発生する可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明が目的とするのは、ＥＳＤ保護クランプを備えた複合パワーデバイスを実現することである。
【課題を解決するための手段】
【０００８】
本発明によれば、このような複合パワーデーバイスは基本的には、少なくとも１つの図面に示されており、および／または少なくとも１つの図面を参照しながら説明されており、特許請求の範囲にいっそう完全なかたちで記載されている。
【図面の簡単な説明】
【０００９】
【図１】従来の実装によるノーマリオフ（エンハンスメント型）複合パワースイッチの回路図
【図２】１つの実施形態による、ＥＳＤ保護クランプを含むノーマリオフ（エンハンスメント型）複合パワーデバイスの回路図
【図３】別の実施形態による、ＥＳＤ保護クランプを含むノーマリオフ（エンハンスメント型）複合パワーデバイスの回路図
【図４】さらに別の実施形態による、ＥＳＤ保護クランプを含むノーマリオフ（エンハンスメント型）複合パワーデバイスの回路図
【発明を実施するための形態】
【００１０】
以下の説明には、本発明の実施形態に関する固有の情報が含まれている。当業者であれば理解できるように、以下で具体的に述べる手法とは異なる手法で本発明を実施することができる。本願の図面および図面に付随する説明は、例示的な実施形態を示したにすぎない。また、特に言及しないかぎり、図中の同じ要素または対応する要素には、同じ参照符号または対応する参照符号が付されている。さらに本願の図面ならびに図解は、概してスケール通りではなく、実際の相対的な寸法との一致を意図したものではない。
【００１１】
上述のように、パワーデバイスのノーマリオフ特性が有利であるパワーマネージメントの用途においては、低いオン抵抗といった望ましいオン状態特性をもつデプレッション型（ノーマリオン）のパワートランジスタを、エンハンスメント型（ノーマリオフ）の低電圧（ＬＶ）トランジスタと組み合わせて実装し、エンハンスメント型の複合パワートランジスタないしは組み合わせパワートランジスタを形成することができる。たとえば、ＩＩＩ族窒化物または他のＩＩＩ−Ｖ族のパワー電界効果トランジスタ（ＦＥＴ）または高電子移動度トランジスタ（ＨＥＭＴ）を、低電圧（ＬＶ）シリコンＦＥＴと組み合わせて実装し、ハイパフォーマンスの複合スイッチを形成することができる。
【００１２】
図１には、この種のノーマリオフ複合パワースイッチの従来の実装による回路図が示されている。従来の複合パワースイッチ１００には、ノーマリオン（デプレッション型）トランジスタとすることができるＩＩＩ族窒化物パワートランジスタ１１０と、一般にノーマリオフ（エンハンスメント型）トランジスタである低電圧シリコントランジスタ１２０とが含まれている。
【００１３】
図１に示されているように、ここではＩＩＩ族窒化物パワートランジスタ１１０は、ドレイン１１２とソース１１４とゲート１１６を有するＦＥＴとして示されている一方、低電圧シリコントランジスタ１２０は、ドレイン１２２とソース１２４とゲート１２６を有し、さらにボディダイオード１２８を含むＦＥＴとして示されている。
【００１４】
さらに図１に示されているように、低電圧シリコントランジスタ１２０は、ＩＩＩ族窒化物パワートランジスタ１１０とカスコード接続されて、複合ドレイン１０２と複合ソース１０４と複合ゲート１０６を有する従来の複合パワースイッチ１００を形成している。換言すれば、ＩＩＩ族窒化物パワートランジスタ１１０と低電圧シリコントランジスタ１２０のカスコード接続による組み合わせによって、複合パワースイッチ１００が形成され、図１に示した実施形態によれば、これはＦＥＴとして動作する複合三端子デバイスを成している。さらに図１に示した従来の実施形態によれば、低電圧シリコントランジスタ１２０を用いて、従来の複合パワースイッチ１００を流れる電流を制御することができ、その際、ロバストで信頼性の高い定評のあるゲートドライブ特性を含む、低電圧シリコントランジスタ１２０の様々な利点が利用される。
【００１５】
カスコード接続されたこの種のＩＩＩ族窒化物スイッチのいくつかの例が、以下の文献に開示されている：
・アメリカ合衆国特許第8,017,978号、発明の名称："Hybrid Semiconductor Device"（ハイブリッド半導体デバイス）、出願日：２００６年３月１０日、発行日：２０１１年９月１３日
・アメリカ合衆国特許第8,084,783号、発明の名称："GaN-Based Device Cascoded with an Integrated FET/Schottky Diode Device"（集積ＦＥＴ／ショットキーダイオードデバイスとカスコード接続されたＧａＮベースのデバイス）、出願日：２００９年１１月９日、発行日：２０１１年１２月２７日
・アメリカ合衆国特許出願第13/433,864号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Lateral Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族ラテラルトランジスタを含む積層複合デバイス）、出願日：２０１２年３月２９日、アメリカ合衆国特許出願公報第2012/0256188号として公開、公開日：２０１２年１０月１１日
・アメリカ合衆国特許出願第13/434,412号、発明の名称：" Stacked Composite Device Including a Group III-V Transistor and a Group IV Vertical Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族バーティカルトランジスタを含む積層複合デバイス）、出願日：２０１２年３月２９日、アメリカ合衆国特許出願公報第2012/0256189号として公開、公開日：２０１２年１０月１１日
・アメリカ合衆国特許出願第13/780,436号、発明の名称："Group III-V and Group IV Composite Switch"（ＩＩＩ−Ｖ族とＩＶ族の複合スイッチ）、出願日：２０１３年２月２８日、アメリカ合衆国特許出願公報第2013/0240898号として公開、公開日：２０１３年９月１９日
ここで上記特許および特許出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【００１６】
一般に高いノイズと大きい電圧スパイクが発生するパワーマネージメントシステムにおいて、従来の複合パワースイッチ１００を確実に動作可能にする目的で、図１に示したカスコード接続構成を高度に最適化する必要がある。つまり、ＩＩＩ族窒化物パワートランジスタ１１０と低電圧シリコントランジスタ１２０の相対的なサイズ、およびこれらのデバイス各々の特性（たとえばデバイスブレークダウン、デバイス相互コンダクタンス、入／出力キャパシタンス、ゲート抵抗など）、ならびにこれらのデバイスのパッケージングに付随して生じる寄生特性を、最適化すべきである。
【００１７】
この種の最適化を組み込むカスコード接続デバイスの例は、以下の文献に開示されている：
・アメリカ合衆国特許第8,766,375号、発明の名称："Composite Semiconductor Device with Active Oscillation Prevention"（能動的発振防止機能を備えた複合半導体デバイス）、出願日：２０１２年３月９日、発行日：２０１４年７月１日
・アメリカ合衆国特許出願第13/419,820号、発明の名称：III-Nitride Transistor with Passive Oscillation Prevention"（受動的発振防止機能を備えたＩＩＩ族窒化物トランジスタ）、出願日：２０１２年３月１４日、アメリカ合衆国特許出願公報第2012/0241820号、公開日：２０１２年９月２７日
・アメリカ合衆国特許出願第13/415,779号、発明の名称：Composite Semiconductor Device with Turn-On Prevention Control"（ターンオン防止制御機能を備えた複合半導体デバイス）、出願日：２０１２年３月８日、アメリカ合衆国特許出願公報第2012/0241819号、公開日：２０１２年９月２７日
・アメリカ合衆国特許出願第13/416,252号、発明の名称：High Voltage Composite Semiconductor Device with Protection for a Low Voltage Device"（低電圧デバイス用保護機能を備えた高電圧複合半導体デバイス）、出願日：２０１２年３月９日、アメリカ合衆国特許出願公報第2012/0241756号、公開日：２０１２年９月２７日
ここで上記特許および特許出願を参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【００１８】
従来の複合パワースイッチ１００によって得られる利点があるにもかかわらず、低電圧シリコントランジスタ１２０のゲート１２６は一般に、静電放電（ＥＳＤ）の発生に起因して相変わらずダメージを受けやすい。したがって、低電圧シリコントランジスタのゲート１２６によって形成される複合ゲート１０６がこの種のダメージに弱く、それによって従来の複合パワースイッチ１００において、ＥＳＤに起因するダメージにより時期尚早の故障が発生してしまう。このような時期尚早の故障は、デバイスの製造中および／または組み立て中および／またはパッケージングされた製品の取扱中に、発生する可能性がある。
【００１９】
本願が目的としているのは、ＥＳＤに起因するダメージを低減するまたは実質的に防止するように構成された、ノーマリオフ（エンハンスメント型）複合パワーデバイスを実現することにある。様々な実施形態において、低電圧トランジスタのゲートを、つまりは低電圧トランジスタのゲートによって形成されている複合パワーデバイスの複合ゲートを、ＥＳＤ関連のダメージまたは故障から保護するために、ＥＳＤ保護クランプを利用することができる。以下で説明する図２、図３および図４には、ＥＳＤ保護クランプを含むこの種の複合パワーデバイスの実施形態がそれぞれ示されている。
【００２０】
次に図２を参照すると、この図には、１つの実施形態によるＥＳＤ保護クランプ２３０を含むノーマリオフ（エンハンスメント型）複合パワーデバイス２００の回路図が示されている。ＥＳＤ保護クランプ２３０は、本願において図面による例示的説明を容易にする目的で、一般的なダイオードのシンボルによって表されている。ただしＥＳＤ保護クランプ２３０を、当業者に周知のどのようなＥＳＤ保護クランプとしてもよい。ＥＳＤ保護クランプ２３０を形成するために、たとえば抵抗、種々のトランジスタ（典型的にはバイポーラトランジスタ）、シリコン制御整流素子（ＳＣＲ）、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、および／またはツェナダイオードを、様々に組み合わせて使用することができる。ＥＳＤ保護クランプ２３０は一般に二端子のクランプであり、一方の端子は複合パワーデバイスの複合ソースに接続され、この実施形態では、複合パワーデバイス２００の複合ソース２０４に接続されている。この端子を「アノード」端子と称し、この実施形態ではアノード２３４である。二端子クランプの他方の端子は、複合パワーデバイスの複合ゲートに接続されており、この実施形態では、複合パワーデバイス２００の複合ゲート２０６と接続されている。この端子を「カソード」端子と称し、この実施形態ではカソード２３２である。つまりここではアノードおよびカソードという用語は、ＥＳＤ保護クランプの２つの端子を指し示すために用いられているのであって、ダイオードのアノード端子とカソード端子に限定されるものではなく、本願の図面において例示的説明を容易にするために用いられている。
【００２１】
図２に示されているように、カソード２３２とアノード２３４を有するＥＳＤ保護クランプ２３０に加えて、複合パワーデバイス２００には、ノーマリオン（デプレッション型）パワートランジスタ２１０と、このノーマリオンパワートランジスタ２１０とカスコード接続されているノーマリオフ低電圧トランジスタ２２０が含まれている。さらに図２には、複合パワーデバイス２００の複合ドレイン２０２、複合ソース２０４および複合ゲート２０６と、ノーマリオンパワートランジスタ２１０のドレイン２１２、ソース２１４およびゲート２１６、ならびにノーマリオフ低電圧トランジスタ２２０のドレイン２２２、ソース２２４、ゲート２２６およびボディダイオード２２８も示されている。
【００２２】
ここで言及しておくと、大電力およびハイパフォーマンスの回路の用途において、高効率ならびに高電圧対応能力を実現するために、ＩＩＩ族窒化物材料から製造されたトランジスタなどのようなＩＩＩ−Ｖ族トランジスタが望まれることが多い。定義のセクションですでに述べたように、ＩＩＩ族窒化物材料にはたとえば、窒化ガリウム（ＧａＮ）およびその合金たとえば窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などが含まれる。これらのＩＩＩ族窒化物材料は、比較的幅が広く直線的なバンドギャップを有する半導体化合物であり、これによって高いブレークダウン電界と、高伝導電子移動度を有する二次元電子ガス（２ＤＥＧ）の生成を実現する。したがって多くのマイクロエレクトロニクス用途において、ＧａＮなどのようなＩＩＩ族窒化物材料が、デプレッション型パワーＦＥＴおよびＨＥＭＴとして用いられる。
【００２３】
ノーマリオンパワートランジスタ２１０を、ＩＩＩ族窒化物またはＩＩＩ−Ｖ族ベースのパワートランジスタなどとすることができ、たとえばデプレッション型絶縁ゲートＦＥＴ（ＩＧＦＥＴ）、接合型ＦＥＴ（ＪＦＥＴ）、蓄積型ＦＥＴ（ＡｃｃＦｅｔ）として、またはヘテロ構造ＦＥＴ（ＨＦＥＴ）あるいはＨＥＭＴとして実装することができる。１つの実施形態によれば、ノーマリオンパワートランジスタ２１０が、金属酸化物半導体ＨＦＥＴ（ＭＯＳＨＦＥＴ）などのようなデプレッション型金属絶縁膜半導体ＨＦＥＴ（ＭＩＳＨＦＥＴ）の形態をとることができる。１つの実施形態によれば、たとえばノーマリオンパワートランジスタ２１０を、本願の上述の定義セクションで定義されているような高電圧（ＨＶ）のトランジスタとすることができる。したがってノーマリオントランジスタ２１０を、高電圧ＩＩＩ−Ｖ族のＦＥＴまたはＨＥＭＴなどのような高電圧ＩＩＩ−Ｖ族トランジスタとすることができる。
【００２４】
ノーマリオフ低電圧トランジスタ２２０を、たとえばエンハンスメント型シリコントランジスタなどのような、エンハンスメント型低電圧ＩＶ族トランジスタとすることができる。１つの実施形態によれば、ノーマリオフ低電圧２２０を、シリコンＭＩＳＦＥＴまたはＭＯＳＦＥＴとすることができる。ただし別の実施形態において、ノーマリオフ低電圧トランジスタ２２０に何らかの適切なＩＶ族材料を含めることができ、たとえばシリコンカーバイド（ＳｉＣ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、または歪みＩＶ族元素または化合物などを含めることができる。さらにいくつかの実施形態によれば、図２に示されているようにノーマリオフ低電圧トランジスタ２２０が、ノーマリオフ低電圧トランジスタ２２０のソース２２４とドレイン２２２との間に接続されたボディダイオード２２８を含むことができる。
【００２５】
ノーマリオンパワートランジスタ２１０とノーマリオフ低電圧トランジスタ２２０とを組み合わせることによって、複合パワーデバイス２００が形成される。図２に示した実施形態によればこの複合パワーデバイス２００を、実際にはノーマリオフ（エンハンスメント型）複合パワートランジスタとして動作する複合三端子デバイスとして構成することができ、このトランジスタには、ノーマリオンパワートランジスタ２１０によって形成される複合ドレイン２０２と、ノーマリオフ低電圧トランジスタ２２０によって形成される複合ソース２０４および複合ゲート２０６が設けられている。さらに従来の実装形態とは異なり複合パワーデバイス２００には、ノーマリオフ複合パワーデバイス２００のためのＥＳＤ保護を行うためのＥＳＤ保護クランプ２３０も含まれている。
【００２６】
いくつかの実施形態によればＥＳＤ保護クランプ２３０を、たとえばシリコンＰＮ接合ダイオードなどのようなＩＶ族のダイオードとすることができる。図２に示されている実施形態によれば、ＥＳＤ保護クランプ２３０を、ノーマリオフ低電圧トランジスタ２２０またはノーマリオンパワートランジスタ２１０のいずれかとともに、共通のダイ上にモノリシックには集積されていない別個のクランピング素子とすることができる。このような実施形態において、ノーマリオフ複合パワーデバイス２００を、以下の文献に開示されているような積層技術を用いて組み立てることができる：
・アメリカ合衆国特許第8,847,408号、発明の名称："III-Nitride Transistor Stacked with FET in a Package"（１つのパッケージ内にＦＥＴとともに積層されたＩＩＩ族窒化物トランジスタ）、出願日：２０１１年３月２２日、発行日：２０１４年９月３０日
・アメリカ合衆国特許出願第13/053,646号、発明の名称："III-Nitride Transistor Stacked with Diode in a Package"（１つのパッケージ内にダイオードとともに積層されたＩＩＩ族窒化物トランジスタ）、出願日：２０１１年３月２２日
・アメリカ合衆国特許出願第13/433,864号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Lateral Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族ラテラルトランジスタを含む積層型複合デバイス）、出願日：２０１２年３月２９日
・アメリカ合衆国特許出願第13/434,412号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Vertical Transistor"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族バーティカルトランジスタを含む積層型複合デバイス）、出願日：２０１２年３月２９日
・アメリカ合衆国特許出願第13/434,524号、発明の名称："Stacked Composite Device Including a Group III-V Transistor and a Group IV Diode"（ＩＩＩ−Ｖ族トランジスタおよびＩＶ族ダイオードを含む積層型複合デバイス）、出願日：２０１２年３月２９日
・アメリカ合衆国特許出願第13/780,436号、発明の名称："Group III-V and Group IV Composite Switch"（ＩＩＩ−Ｖ族およびＩＶ族複合スイッチ）、出願日：２０１３年２月２８日
・アメリカ合衆国特許出願第13/781,080号、発明の名称："Group III-V and Group IV Composite Diode"（ＩＩＩ−Ｖ族およびＩＶ族複合ダイオード）、出願日：２０１３年２月２８日
ここで上記特許および特許出願を参照したことにより、それらの文献すべての開示内容が本願にすべて組み込まれたものとする。
【００２７】
図２に示されているようにＥＳＤ保護クランプ２３０を、複合パワーデバイス２００の複合ソース２０４と複合ゲート２０６との間に接続することができる。図２に示されているように、ノーマリオフ低電圧トランジスタ２２０のドレイン２２２は、ノーマリオンパワートランジスタ２１０のソース２１４と接続されており、ノーマリオフ低電圧トランジスタ２２０のソース２２４は、複合ソース２０４を成しており、ノーマリオフ低電圧トランジスタ２２０のゲート２２６は、複合ゲート２０６を成している。さらに、ノーマリオンパワートランジスタ２１０のドレイン２１２は、複合ドレイン２０２を成している一方、ノーマリオンパワートランジスタ２１０のゲート２１６は、ノード２０８を介して、ノーマリオフ低電圧トランジスタ２２０のソース２２４と、さらにＥＳＤ保護クランプ２３０のアノード２３４と接続されている。本発明の実施形態によれば、ＥＳＤ保護クランプ２３０のカソード２３２は、複合ゲート２０６を成しているノーマリオフ低電圧トランジスタのゲート２２６と接続されている。
【００２８】
本発明の種々の実施形態において、ＥＳＤ保護クランプ２３０は以下のように構成されている。すなわち、ＥＳＤ保護クランプ２３０のブレークダウン電圧と、ＥＳＤ発生中のＥＳＤ保護クランプ２３０両端間における電流−抵抗（ＩＲ）の降下の和が、ノーマリオフ低電圧トランジスタ２２０のゲート２２６におけるブレークダウン電圧よりも小さくなるように構成されている。同時に、ＥＳＤ保護クランプ２３０のブレークダウン電圧は、ゲート２２６の最大定格動作電圧よりも大きくなるように設計されている。さらに本発明の種々の実施形態において、ＥＳＤ保護クランプ２３０は以下のように構成されている。すなわち、ノーマリオフ複合パワーデバイス２００が、当業者に周知の人体モデル（ＨＢＭ）およびマシンモデル（ＭＭ）によって定められたＥＳＤ試験標準に耐えられるように構成されている。この場合、たとえばＥＳＤ保護クランプを、以下のように構成することができる。すなわち、ノーマリオフ複合パワーデバイス２００が、２ｋＶよりも高いまたは２ｋＶとほぼ等しいＨＢＭに耐えることができるように構成されており、あるいは５００Ｖよりも高いまたは５００Ｖとほぼ等しいＭＭに耐えることができるように構成されている。
【００２９】
本発明は、従来用いられていたＩＩＩ−Ｖ族デバイス用のゲート保護措置とは好対照を成している。従来、複合パワーデバイスの複合ゲートと接続されたゲートドライバにより形成されるＩＩＩ−Ｖ族デバイスのゲートの安全な動作を超える電圧スパイクから保護するために、保護ダイオードまたは保護クランプが用いられていた場合もあった。たとえば、ゲードドライバによる保護措置は一般に、約１０Ｖまでの電圧に対する保護に制限されている。しかしながら本発明によるＥＳＤ保護クランプによれば、これよりも著しく高い５００Ｖ〜約２０００Ｖまでの電圧に対する保護が行われ、上述のようにクランピング電圧が、低電圧エンハンスメント型デバイスのゲートの安全な誘電性能よりも小さく、典型的には２０Ｖよりも小さく設計されているにもかかわらず、このような保護が行われる。ここで述べておくと、ＥＳＤ保護クランプ２３０を、単一のコンポーネントとして実装しなくてもよく、上述の設計要求に適合させる目的で、すでに述べたとおり複数のコンポーネントを含むことができる。
【００３０】
次に図３を参照すると、この図には、別の実施形態によるＥＳＤ保護クランプ３３０を含むノーマリオフ（エンハンスメント型）複合パワーデバイス３００の回路図が示されている。ＥＳＤ保護クランプ３３０は、本願において図面による例示的説明を容易にする目的で、一般的なダイオードのシンボルによって表されている。ただしＥＳＤ保護クランプ３３０を、当業者に周知のどのようなＥＳＤ保護クランプとしてもよい。ＥＳＤ保護クランプ３３０を形成するために、たとえば抵抗、種々のトランジスタ（典型的にはバイポーラトランジスタ）、シリコン制御整流素子（ＳＣＲ）、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、および／またはツェナダイオードを、様々に組み合わせて使用することができる。ＥＳＤ保護クランプ３３０は一般に二端子のクランプであり、一方の端子は複合パワーデバイスの複合ソースに接続され、この実施例では複合パワーデバイス３００の複合ソース３０４に接続されている。この端子を「アノード」端子と称し、この実施形態ではアノード３３４である。二端子クランプの他方の端子は、複合パワーデバイスの複合ゲートに接続されており、この実施形態では、複合パワーデバイス３００の複合ゲート３０６と接続されている。この端子を「カソード」端子と称し、この実施形態ではカソード３３２である。つまりここではアノードおよびカソードという用語は、ＥＳＤ保護クランプの２つの端子を指し示すために用いられているのであって、ダイオードのアノード端子とカソード端子に限定されるものではなく、本願の図面において例示的説明を容易にするために用いられている。
【００３１】
図３に示されているように、カソード３３２とアノード３３４を有するＥＳＤ保護クランプ３３０に加えて、複合パワーデバイス３００には、ノーマリオン（デプレッション型）パワートランジスタ３１０と、このノーマリオンパワートランジスタ３１０とカスコード接続されているノーマリオフ低電圧トランジスタ３２０が含まれている。さらに図３には、複合パワーデバイス３００の複合ドレイン３０２、複合ソース３０４および複合ゲート３０６と、ノーマリオンパワートランジスタ３１０のドレイン３１２、ソース３１４およびゲート３１６、ならびにノーマリオフ低電圧トランジスタ３２０のドレイン３２２、ソース３２４、ゲート３２６およびボディダイオード３２８も示されている。さらに図３には、ノーマリオフ低電圧トランジスタ３２０と、ＥＳＤ保護クランプ３３０と、ノード３０８とに共通のダイ３４０も示されており、このノード３０８を介して、ノーマリオンパワートランジスタ３１０のゲート３１６が、ノーマリオフ低電圧トランジスタ３２０のソース３２４に、さらにはＥＳＤ保護クランプ３３０のアノード３３４に接続されている。
【００３２】
ノーマリオンパワートランジスタ３１０とノーマリオフ低電圧トランジスタ３２０とＥＳＤ保護クランプ３３０とを含む複合パワーデバイス３００は、一般的には、ノーマリオンパワートランジスタ２１０とノーマリオフ低電圧トランジスタ２２０とＥＳＤ保護クランプ２３０とを含む、図２に示した複合パワーデバイス２００に対応する。したがって、複合パワーデバイス３００であるノーマリオンパワートランジスタ３１０、ノーマリオフ低電圧トランジスタ３２０、およびＥＳＤ保護クランプ３３０は、既述の対応する個々の特徴に属する特性を共有することができる。
【００３３】
ただし図２に示した実施形態とは異なり、図３に示した実施形態によれば、ＥＳＤ保護クランプ３３０は、ノーマリオフ低電圧トランジスタ３２０とともにモノリシックに集積されている。図３に示されているように、ノーマリオフ低電圧トランジスタ３２０およびＥＳＤ保護クランプ３３０を、シリコンデバイスなどのようなＩＶ族デバイスとして実装することができ、共通のダイ３４０にモノリシックに集積することができる。さらにいくつかの実施形態において、有利となるまたは望ましいものとなる可能性があるのは、ノーマリオフ低電圧トランジスタ３２０のソース３２４およびドレイン３２２の形成に用いられる共通のダイ３４０におけるドーピング領域と同様に、ＥＳＤ保護クランプ３３０を共通のダイ３４０におけるドーピング領域から形成することである。ＥＳＤ保護クランプ３３０と低電圧トランジスタ３２０とをモノリシックに集積することによって、ウェハレベルおよびダイレベルの処理およびパッケージング作業中に発生するＥＳＤに起因するダメージに対する保護が得られるようになる。さらに、ＥＳＤ保護クランプ３３０をノーマリオフ低電圧トランジスタ３２０とともに、共通のダイ３４０にモノリシックに集積することによって、ＥＳＤ保護クランプ３３０のサイズを実質的に最小限に抑えることができ、それによってゲート容量および漏れが低減される。
【００３４】
上述のように、本発明の種々の実施形態において、ＥＳＤ保護クランプ３３０は以下のように構成されている。すなわち、ＥＳＤ保護クランプ３３０のブレークダウン電圧と、ＥＳＤ発生中のＥＳＤ保護クランプ３３０両端間における電流−抵抗（ＩＲ）の降下の和が、ノーマリオフ低電圧トランジスタ３２０のゲート３２６におけるブレークダウン電圧よりも小さくなるように構成されている。これと同時に、ＥＳＤ保護クランプ３３０のブレークダウン電圧は、ゲート３２６の最大定格動作電圧よりも大きくなるように設計されている。さらに本発明の種々の実施形態において、ＥＳＤ保護クランプ３３０は以下のように構成されている。すなわち、ノーマリオフ複合パワーデバイス３００が、２ｋＶよりも大きいかまたは２ｋＶとほぼ等しい人体モデル（ＨＢＭ）、および５００Ｖよりも大きいかまたは５００Ｖとほぼ等しいマシンモデル（ＭＭ）によって定められたＥＳＤ試験標準に耐えられるように構成されている。なお、ＥＳＤ保護クランプ３３０を、単一のコンポーネントとして実装しなくてもよく、上述の設計要求に適合させる目的で、すでに述べたとおり複数のコンポーネントを含むことができる。
【００３５】
次に図４を参照すると、この図には、さらに別の実施形態によるＥＳＤ保護クランプ４３０を含むノーマリオフ（エンハンスメント型）複合パワーデバイス４００の回路図が示されている。ＥＳＤ保護クランプ４３０は、本願において図面による例示的説明を容易にする目的で、一般的なダイオードのシンボルによって表されている。ただしＥＳＤ保護クランプ４３０を、当業者に周知のどのようなＥＳＤ保護クランプとしてもよい。ＥＳＤ保護クランプ４３０を形成するために、たとえば抵抗、種々のトランジスタ（典型的にはバイポーラトランジスタ）、シリコン制御整流素子（ＳＣＲ）、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、および／またはツェナダイオードを、様々に組み合わせて使用することができる。ＥＳＤ保護クランプ４３０は一般に二端子のクランプであり、一方の端子は複合パワーデバイスの複合ソースに接続され、この実施例では複合パワーデバイス４００の複合ソース４０４に接続されている。この端子を「アノード」端子と称し、この実施形態ではアノード４３４である。二端子クランプの他方の端子は、複合パワーデバイスの複合ゲートに接続されており、この実施形態では、複合パワーデバイス４００の複合ゲート４０６と接続されている。この端子を「カソード」端子と称し、この実施形態ではカソード４３２である。つまりここではアノードおよびカソードという用語は、ＥＳＤ保護クランプの２つの端子を指し示すために用いられているのであって、ダイオードのアノード端子とカソード端子に限定されるものではなく、本願の図面において例示的説明を容易にするために用いられている。
【００３６】
図４に示されているように、カソード４３２とアノード４３４を有するＥＳＤ保護クランプ４３０に加えて、複合パワーデバイス４００には、ノーマリオン（デプレッション型）パワートランジスタ４１０と、このノーマリオンパワートランジスタ４１０とカスコード接続されているノーマリオフ低電圧トランジスタ４２０が含まれている。さらに図４には、複合パワーデバイス４００の複合ドレイン４０２、複合ソース４０４および複合ゲート４０６と、ノーマリオンパワートランジスタ４１０のドレイン４１２、ソース４１４およびゲート４１６、ならびにノーマリオフ低電圧トランジスタ４２０のドレイン４２２、ソース４２４、ゲート４２６およびボディダイオード４２８も示されている。さらに図４には、ノーマリオンパワートランジスタ４１０と、ノーマリオフ低電圧トランジスタ４２０と、ＥＳＤ保護クランプ４３０と、ノード４０８とに共通のダイ４５０も示されており、このノード４０８を介して、ノーマリオンパワートランジスタ４１０のゲート４１６が、ノーマリオフ低電圧トランジスタ４２０のソース４２４に、さらにはＥＳＤ保護クランプ４３０のアノード４３４に接続されている。
【００３７】
ノーマリオンパワートランジスタ４１０とノーマリオフ低電圧トランジスタ４２０とＥＳＤ保護クランプ４３０とを含む複合パワーデバイス４００は、一般的には、ノーマリオンパワートランジスタ２１０とノーマリオフ低電圧トランジスタ２２０とＥＳＤ保護クランプ２３０とを含む、図２に示した複合パワーデバイス２００に対応する。したがって、複合パワーデバイス４００であるノーマリオンパワートランジスタ４１０、ノーマリオフ低電圧トランジスタ４２０、およびＥＳＤ保護クランプ４３０は、既述の対応する個々の特徴に属する特性を共有することができる。
【００３８】
ただし図２に示した実施形態とは異なり、図４に示した実施形態によれば、ＥＳＤ保護クランプ４３０は、ノーマリオフ低電圧トランジスタ４２０およびノーマリオンパワートランジスタ４１０とともにモノリシックに集積されている。図４に示されているように、ノーマリオンパワートランジスタ４１０、ノーマリオフ低電圧トランジスタ４２０およびＥＳＤ保護クランプ４３０は、共通のダイ４５０にモノリシックに集積されている。
【００３９】
カスコード接続されたＩＩＩ族窒化物およびシリコンベースのスイッチを集積する技術の例が、以下の文献に記載されている：
・アメリカ合衆国特許第7,915,645号、発明の名称："Monolithic Vertically Integrated Composite Group III-V and Group IV Semiconductor Device and Method For Fabricating Same"（モノリシックバーティカル集積ＩＩＩ−Ｖ族およびＩＶ族複合半導体デバイスおよび該デバイスの製造方法）、出願日：２００９年５月２８日、発行日：２０１１年３月２９日
・アメリカ合衆国特許出願第14/472,974号、発明の名称："Monolithic Integrated Composite Group III-V and Group IV Semiconductor Device and IC"（モノリシック集積ＩＩＩ−Ｖ族およびＩＶ族複合半導体デバイスおよびＩＣ）、出願日：２０１４年８月２９日
・アメリカ合衆国特許出願第12/653,236号、発明の名称："Monolithic Integrated Composite Group III-V and Group IV Semiconductor Device and Method for Fabricating Same"（モノリシック集積ＩＩＩ−Ｖ族およびＩＶ族複合半導体デバイスおよび該デバイスの製造方法）、出願日：２００９年１２月１０日
・アメリカ合衆国特許出願第12/174,329号、発明の名称："III-Nitride Device"（ＩＩＩ族窒化物デバイス）、出願日：２００８年７月１６日
・アメリカ合衆国特許出願第11/999,552号、発明の名称："Monolithically Integrated III-Nitride Power Converter"（モノリシック集積ＩＩＩ族窒化物電力変換器）、出願日：２００７年１２月４日、アメリカ合衆国特許第7,863,877号、発行日：２０１１年１月４日
・アメリカ合衆国特許出願第12/928,103号、発明の名称："Monolithic Integration of Silicon and Group III-V Devices"（シリコンおよびＩＩＩ−Ｖ族デバイスのモノリシック集積）、出願日：２０１０年１２月３日
・アメリカ合衆国特許出願第14/327,495号、発明の名称："Monolithic Composite III-Nitride Transistor with High Voltage Group IV Enable Switch"（高電圧ＩＶ族イネーブルスイッチを備えたモノリシック複合ＩＩＩ族窒化物トランジスタ）、出願日：２０１４年７月９日
ここで上記特許および特許出願をすべて参照したことにより、それらの開示内容全体が本願にすべて組み込まれたものとする。
【００４０】
上述のように、本発明の種々の実施形態において、ＥＳＤ保護クランプ４３０は以下のように構成されている。すなわち、ＥＳＤ保護クランプ４３０のブレークダウン電圧と、ＥＳＤ発生中のＥＳＤ保護クランプ４３０両端間における電流−抵抗（ＩＲ）の降下の和が、ノーマリオフ低電圧トランジスタ４２０のゲート４２６におけるブレークダウン電圧よりも小さくなるように構成されている。これと同時に、ＥＳＤ保護クランプ４３０のブレークダウン電圧は、ゲート４２６の最大定格動作電圧よりも大きくなるように設計されている。さらに本発明の種々の実施形態において、ＥＳＤ保護クランプ４３０は以下のように構成されている。すなわち、ノーマリオフ複合パワーデバイス４００が、２ｋＶよりも大きいかまたは２ｋＶとほぼ等しい人体モデル（ＨＢＭ）、および５００Ｖよりも大きいかまたは５００Ｖとほぼ等しいマシンモデル（ＭＭ）によって定められたＥＳＤ試験標準に耐えられるように構成されている。なお、ＥＳＤ保護クランプ４３０を、単一のコンポーネントとして実装しなくてもよく、上述の設計要求に適合させる目的で、すでに述べたとおり複数のコンポーネントを含むことができる。
【００４１】
これまで述べてきたことから明らかなように、本発明のコンセプトの範囲を逸脱することなく、本発明のコンセプトについてその他の様々な実施形態が考えられる。たとえばいくつかの実施形態において、ノーマリオンパワートランジスタおよびノーマリオフ低電圧トランジスタを、１つの共通のダイにモノリシック集積することができる一方、ＥＳＤ保護クランプを、両方のトランジスタとはモノリシック集積されていない別個のダイオードとして実装することができる。
【００４２】
以上のとおり本願において、ＥＳＤに関連するダメージを低減するまたは実質的に防止するように構成された、ノーマリオフ（エンハンスメント型）複合パワーデバイスを開示してきた。本願の種々の実施形態において、ノーマリオフ低電圧トランジスタのゲートを、つまりは複合パワーデバイスの複合ゲートを、ＥＳＤに関連するダメージまたは故障から保護するために、ＥＳＤ保護クランプを利用することができる。ＥＳＤ保護クランプ３３０と低電圧トランジスタ３２０とをモノリシックに集積することによって、ウェハレベルおよびダイレベルの処理およびパッケージング作業中に発生するＥＳＤに起因するダメージから保護されるようになる。さらに、ＥＳＤ保護クランプをノーマリオフ低電圧トランジスタとともに、共通のダイにモノリシックに集積することによって、ＥＳＤ保護クランプのサイズを実質的に最小限に抑えることができ、有利なことにそれによってゲート容量および漏れが低減されるようになる。同様に、ＥＳＤ保護クランプをノーマリオフ低電圧トランジスタならびにノーマリオンパワートランジスタとともに、１つの共通のダイにモノリシックに集積することによって、低電圧デバイスと高電圧デバイスとの間の寄生インダクタンスを最低限に抑えることができ、デバイスキャパシタンスの整合をいっそう良好にコントロールすることができる。
【００４３】
これまで述べてきたことから明らかなように、本願において説明したコンセプトを実現するために、それらのコンセプトの範囲を逸脱することなく、様々な技術を利用することができる。なお、それらのコンセプトについて、いくつかの特定の実施形態を挙げて説明してきたけれども、それらのコンセプトの範囲を逸脱することなく形状や細部に変更を加えることができるのは、当業者に自明である。したがって既述の実施形態は、あらゆる点で例示とみなすべきものであって、限定と捉えてはならない。さらに自明の通り、本願はこれまで説明してきた固有の実施形態に限定されるものではなく、本願の開示範囲を逸脱することなく、数多くの再構成、変形、置き換えを行うことができる。
【図１】
2015115608.tif 000003
【図２】
2015115608.tif 000004
【図３】
2015115608.tif 000005
【図４】
2015115608.tif 000006
【外国語明細書】
2015115608.tif 000007
2015115608.tif 000008
2015115608.tif 000009
2015115608.tif 000010
2015115608.tif 000011
2015115608.tif 000012
2015115608.tif 000013
2015115608.tif 000014
2015115608.tif 000015
2015115608.tif 000016
2015115608.tif 000017
2015115608.tif 000018
2015115608.tif 000019
2015115608.tif 000020
2015115608.tif 000021
2015115608.tif 000022
2015115608.tif 000023
2015115608.tif 000024
2015115608.tif 000025
2015115608.tif 000026
2015115608.tif 000027
2015115608.tif 000028
2015115608.tif 000029
2015115608.tif 000030
2015115608.tif 000031
2015115608.tif 000032
2015115608.tif 000033
2015115608.tif 000034
2015115608.tif 000035
2015115608.tif 000036
2015115608.tif 000037
2015115608.tif 000038
2015115608.tif 000039
2015115608.tif 000040