(57)【要約】【課題】高周波帯域におけるインピーダンスをより低減すること。【解決手段】抵抗２００は、一対の端子２０１を有し、基材（電子基板１００）の第１の面（上表面）上に実装されている。コンデンサ３００は、一対のコンデンサ用端子３０１を有し、基材（電子基板１００）の第１の面（上表面）と反対側の面である第２（下表面）の面上に実装されている。第１のビア導体１２０は、基材（電子基板１００）の第１の面（上表面）および第２の面（下表面）を貫通するように基材（電子基板１００）内に設けられている。また、第１のビア導体１２０は、抵抗２００の一対のコンデンサ用端子２０１の一方と、コンデンサ３００の一対のコンデンサ用端子３０１の一方とを接続する。【選択図】      図１
2015179744.tif 000002
【特許請求の範囲】
【請求項１】
一対の端子を有し、基材の第１の面上に実装された抵抗と、
一対の端子を有し、前記基材の前記第１の面と反対側の面である第２の面上に実装されたコンデンサと、
前記第１の面および前記第２の面を貫通するように前記基材内に設けられ、前記抵抗の一対の端子の一方と、前記コンデンサの一対の端子の一方とを接続する第１のビア導体とを備えた保護回路。
【請求項２】
前記基材内であって前記第１および第２の面の間に形成され、前記抵抗および前記コンデンサに電源を供給するために設けられた電源層と、
前記基材内であって前記第１および第２の面の間に形成され、接地電位に接続されるグランド層と、
前記基材内に設けられ、前記抵抗の一対の端子の他方と、前記電源層または前記グランド層とを接続する第２の導体と、
前記基材内に設けられ、前記コンデンサの一対の端子の他方と、前記グランド層または前記電源層とを接続する第３の導体とを備えた請求項１に記載の保護回路。
【請求項３】
基材の第１の面上に形成された抵抗用の一対のパッドと、
前記基材の第１の面と反対側の面である第２の面上に形成されたコンデンサ用の一対のパッドと、
前記第１の面および前記第２の面を貫通するように前記基材内に設けられ、前記抵抗用の一対のパッドの一方と、前記コンデンサ用の一対のパッド端子の一方とを接続する第１のビア導体とを備えた電子基板。
【請求項４】
前記基材内であって前記第１および第２の面の間に形成され、前記抵抗用および前記コンデンサ用のパッドに電源を供給するために設けられた電源層と、
前記基材内であって前記第１および第２の面の間に形成され、接地電位に接続されるグランド層と、
前記基材内に設けられ、前記抵抗の一対のパッドの他方と、前記電源層または前記グランド層とを接続する第２の導体と、
前記基材内に設けられ、前記コンデンサの一対のパッドの他方と、前記グランド層または前記電源層とを接続する第３の導体とを備えた請求項３に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路等に関し、例えば、スナパ回路等のように、抵抗およびコンデンサを直列で接続するものに関する。
【背景技術】
【０００２】
図４は、一般的な保護回路５０００の構成を概略的に示す断面図である。図５は、一般的な保護回路５００の上面図である。図５は、図４の矢視Ａ２を示す。図４は、図５のＢ２−Ｂ２切断面における断面図を示す。
【０００３】
図４および図５に示されるように、一般的な保護回路５０００は、電子基板５００と、抵抗６００と、コンデンサ７００とを備えている。抵抗６００およびコンデンサ７００は、電子基板５００の上表面（図４紙面の上側の面）に実装されている。
【０００４】
電子基板５００は、複数の絶縁層５１１ａ〜５１１ｃと、電源層５１２と、グランド層５１３と、抵抗用パッド５１４ａ、５１４ｂと、コンデンサ用パッド５１５ａ、５１５ｂと、配線５１６ａ〜５１６ｃと、レジスト膜５１８と、ビア導体５６０、５７０とを備えている。
【０００５】
図４に示されるように、電子基板５００内では、絶縁層５１１ｃ、グランド層５１３、絶縁層５１１ｂ、電源層５１２および絶縁層５１１ａが、順次、積層されている。
【０００６】
また、一対の抵抗用パッド５１４ａ、５１４ｂと一対のコンデンサ用パッド５１５ａ、５１５ｂが、電子基板５００の上表面に形成されている。一対の抵抗用パッド５１４ａ、５１４ｂには、抵抗６００の一対の端子６０１ａ、６０１ｂが半田等の導電性接着部材により接続されている。一対のコンデンサ用パッド５１５ａ、５１５ｂには、コンデンサ７００の一対の端子７０１ａ、７０１ｂが半田等の導電性接着部材により接続されている。
【０００７】
配線５１６ａ〜５１６ｃは、電子基板５００の上表面上に形成されている。配線５１６ａは、コンデンサ用パッド５１５ａおよびビア導体５６０を電気的に接続する。配線５１６ｂは、コンデンサ用パッド５１５ｂおよび抵抗用パッド５１４ａを電気的に接続する。配線５１６ｃは、抵抗用パッド５１４ｂおよびビア導体５７０を電気的に接続する。
【０００８】
レジスト膜５１８は、電子基板５００の下表面（図４紙面の下側の面）上に、設けられている。
【０００９】
ビア導体５６０、５７０は、電子基板５００の上表面と下表面の間で、電子基板５００を貫通するように設けられている。ビア導体５６０は、接続部５６１によって、グランド層５１３に電気的に接続されている。なお、ビア導体５６０は、電源層５１２に形成された開口５１２ａを貫くように設けられている。このため、ビア導体５６０は、電源層５１２に電気的に接続されない。ビア導体５７０は、接続部５７１によって、電源層５１２に電気的に接続されている。なお、ビア導体５７０は、グランド銅５１３に形成された開口５１３ａを貫くように設けられている。このため、ビア導体５７０は、グランド層５１３に電気的に接続されない。
【００１０】
一般的な保護回路５０００では、図４に示されるように、電源層５１２およびグランド層５１３の間は、電源層５１２、ビア導体５７０、配線５１６ｃ、抵抗６００、配線５１６ｂ、コンデンサ７００、配線５１６ａ、ビア導体５６０およびグランド層５１３により直列で接続されている。そして、図４に示されるように、電源が、電源層５１２からグランド層５１３まで、Ｒ２の方向に沿って、供給される。
【００１１】
なお、本発明の関連技術として、例えば、特許文献１に記載の技術が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００４−１５８６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した一般的な保護回路５０００では、配線５１６ａ〜５１６ｃにも寄生成分（Ｌ（インダクタンス）成分、Ｃ（容量）成分およびＲ（抵抗）成分）が発生するため、高周波帯域において、電源層５１２およびグランド層５１３の間のインピーダンスが大きくなってしまうという問題があった。特に、保護回路を搭載するデバイスでは、使用電流が大きくなったり、動作周波数が高速化したりする傾向にある。このため、電源層およびグランド層の間のインピーダンスが大きくなってしまうと、電源ノイズの発生が顕著に起きやすい。
【００１４】
本発明は、このような事情を鑑みてなされたものであり、本発明の目的は、高周波帯域におけるインピーダンスをより低減することができる保護回路等を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の保護回路は、一対の端子を有し、基材の第１の面上に実装された抵抗と、一対の端子を有し、前記基材の前記第１の面と反対側の面である第２の面上に実装されたコンデンサと、前記第１の面および前記第２の面を貫通するように前記基材内に設けられ、前記抵抗の一対の端子の一方と、前記コンデンサの一対の端子の一方とを接続する第１のビア導体とを備えている。
【００１６】
本発明の電子基板は、基材の第１の面上に形成された抵抗用の一対のパッドと、前記基材の第１の面と反対側の面である第２の面上に形成されたコンデンサ用の一対のパッドと、前記第１の面および前記第２の面を貫通するように前記基材内に設けられ、前記抵抗用の一対のパッドの一方と、前記コンデンサ用の一対のパッド端子の一方とを接続する第４のビア導体とを備えている。
【発明の効果】
【００１７】
本発明にかかる画像処理装置等によれば、高周波帯域におけるインピーダンスをより低減することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態における保護回路の構成を示す断面図である。
【図２】本発明の実施の形態における保護回路の構成を示す上面図である。
【図３】本発明の実施の形態における保護回路の動作を説明するための断面図である。
【図４】一般的な保護回路の構成を示す断面図である。
【図５】一般的な保護回路の構成を示す上面図である。
【発明を実施するための形態】
【００１９】
＜実施の形態＞
本発明の実施の形態における保護回路１００の構成について説明する。図１は、保護回路１０００の構成を示す断面図である。図２は、保護回路１０００の構成を示す上面図である。図２は、図１の矢視Ａ１を示す。図１は、図２のＢ１−Ｂ１切断面における断面図を示す。
【００２０】
図１および図２に示されるように、保護回路１０００は、電子基板１００と、抵抗２００と、コンデンサ３００とを備えている。抵抗２００は、電子基板１００の上表面（図１紙面の上側の面）に実装されている。コンデンサ３００は、電子基板１００の下表面（図１紙面の下側の面）に実装されている。電子基板１００の下表面は、電子基板１００の上表面の反対側の面である。なお、電子基板１００は、本発明の基材に対応する。
【００２１】
電子基板１００は、複数の絶縁層１１１ａ〜１１１ｃと、電源層１１２と、グランド層１１３と、抵抗用パッド１１４ａ、１１４ｂと、コンデンサ用パッド１１５ａ、１１５ｂと、レジスト膜１１８と、第１のビア導体１２０、第２のビア導体１３０と、第３のビア導体１４０とを備えている。なお、複数の絶縁層１１１ａ〜１１１ｃ、電源層１１２およびグランド層１１３の積層体も、本発明の基材に対応する。なお、電子基板１００は、ビルドアップ工法またはブラインドビア工法によって、作製される。ビルドアップ工法とは、一層毎に積層、穴あけ加工、配線形成などを繰り返すことによって多層構造のプリント基板を作製する方法をいう。ブラインドビア工法とは、表面層から内層を接続するブラインドビアを作製する方法をいう。
【００２２】
図１に示されるように、電子基板１００内では、絶縁層１１１ｃ、グランド層１１３、絶縁層１１１ｂ、電源層１１２および絶縁層１１１ａが、順次、積層されている。
【００２３】
絶縁層１１１ａ〜１１１ｃは、電気を通さない層である。絶縁層１１１ａは、レジスト膜１１８および電源層１１２の間に設けられている。絶縁層１１１ｂは、電源層１１２およびグランド層１１３の間に設けられている。絶縁層１１１ｃは、グランド層１１３およびレジスト膜１１８の間に設けられている。絶縁層１１１ａ〜１１１ｃの材料には、例えばガラスエポシキ樹脂が用いられる。
【００２４】
電源層１１２は、電子基板１００の上表面および下表面の間に形成されている。より詳細には、図１に示されるように、電源層１１２は、絶縁層１１１ａおよび絶縁層１１１ｂの間に設けられている。電源層１１２は、抵抗２００およびコンデンサ３００に電源を供給するために設けられている。電源層１１２の材料には、例えば、銅や銅合金などの導電性金属が用いられる。電源層１１２は、開口部１１２ａを有する。この開口部１１２ａには、第１のビア導体１２０が貫通する。
【００２５】
グランド層１１３は、電子基板１００の上表面および下表面の間に形成されている。より詳細には、グランド層１１３は、絶縁層１１１ｂおよび絶縁層１１１ｃの間に設けられている。グランド層１１３は、接地電位に接続されている。グランド層１１３の材料には、例えば、銅や銅合金などの導電性金属が用いられる。グランド層１１３は、開口部１１３ａを有する。この開口部１１３ａには、第１のビア導体１２０が貫通する。
【００２６】
図１および図２に示されるように、抵抗用パッド１１４ａ、１１４ｂは、一対で構成される。抵抗用パッド１１４ａ、１１４ｂは、電子基板１００の上表面上に形成されている。抵抗用パッド１１４ａ、１１４ｂには、抵抗２００の端子２０１ａ、２０１ｂが半田等の導電性接着部材により接続されている。抵抗用パッド１１４ａは、第１のビア導体１２０に接続されている。抵抗用パッド１１４ｂは、第２のビア導体１３０に接続されている。また、抵抗用パッド１１４ａ、１１４ｂは、電子基板１００の上表面上にて、レジスト膜１１８に被覆されない。抵抗用パッド１１４ａ、１１４ｂの材料には、例えば、銅や銅合金などの導電性金属が用いられる。
【００２７】
図１に示されるように、コンデンサ用パッド１１５ａ、１１５ｂは、一対で構成される。コンデンサ用パッド１１５ａ、１１５ｂは、電子基板１００の上表面上に形成されている。コンデンサ用パッド５１５ａ、５１５ｂには、コンデンサ３００の端子３０１ａ、３０１ｂが半田等の導電性接着部材により接続されている。コンデンサ用パッド１１５ａは、第１のビア導体１２０に接続されている。コンデンサ用パッド１１５ｂは、第３のビア導体１４０に接続されている。また、コンデンサ用パッド１１５ａ、１１５ｂは、電子基板１００の下表面上にて、レジスト膜１１８に被覆されない。コンデンサ用パッド１１５ａ、１１５ｂの材料には、例えば、銅や銅合金などの導電性金属が用いられる。
【００２８】
レジスト膜１１８は、電子基板１００の上表面および下表面の上にそれぞれ設けられている。レジスト膜１１８の材料には、絶縁性膜が用いられる。なお、電子基板１００の上表面および下表面の上にて、抵抗用パッド１１４ａ、１１４ｂとコンデンサ用パッド１１５ａ、１１５ｂの上には、レジスト膜１１８は設けられていない。
【００２９】
図１に示されるように、第１のビア導体１２０は、電子基板１００内に設けられている。第１のビア導体１２０は、例えば、パッドオンビア（電子部品を半田付けするためのパッドである半田付け用パッドにビアを設ける工法）を用いて、電子基板１００内に取り付けられる。第１のビア導体１２０は、電子基板１００の上表面および下表面を貫通するように、電子基板１００内に設けられている。第１のビア導体１２０の上端部は、抵抗用パッド１１４ａに接続されている。第１のビア導体１２０の下端部は、コンデンサ用パッド１１５ａに接続されている。すなわち、第１のビア導体１２０は、抵抗用パッド１１４ａおよびコンデンサ用パッド１１５ａを接続する。抵抗２００およびコンデンサ３００が電子基板１００に実装されると、第１のビア導体１２０は、抵抗用２００の端子２０１ａおよびコンデンサ３００の端子３０１ａを接続することになる。なお、第１のビア導体１２０は、電源層１１２に形成された開口部１１２ａと、グランド層１１３に形成された開口部１１３ａを貫くように、設けられている。このため、第１のビア導体１２０は、電源層１１２およびグランド層１１３に電気的に接続されない。
【００３０】
図１に示されるように、第２のビア導体１３０は、電子基板１００内に設けられている。第２のビア導体１３０は、例えば、パッドオンビアを用いて、電子基板１００内に取り付けられる。第２のビア導体１３０の上端部は、抵抗用パッド１１４ｂに接続されている。第２のビア導体１３０の下端部は、接続部１３１により、電源層１１２に接続されている。すなわち、第２のビア導体１３０は、抵抗用パッド１１４ｂと、電源層１１２とを接続する。抵抗２００が電子基板１００上に実装されると、第２のビア導体１３０は、抵抗２００の端子２０１ｂと電源層１１２とを接続することになる。
【００３１】
図１に示されるように、第３のビア導体１４０は、電子基板１００内に設けられている。第３のビア導体１３０は、例えば、パッドオンビアを用いて、電子基板１００内に取り付けられる。第３のビア導体１４０の上端部は、接続部１４１により、グランド層１１３に接続されている。第３のビア導体１４０の下端部は、コンデンサ用パッド１１５ｂに接続されている。すなわち、第３のビア導体１４０は、コンデンサ用パッド１１５ｂと、グランド層１１３とを接続する。コンデンサ３００が電子基板１００上に実装されると、第３のビア導体１４０は、コンデンサ３００の端子３０１ｂとグランド層１１３とを接続することになる。
【００３２】
図３は、保護回路１０００の動作を説明するための断面図である。図３で示す構成は、図１に示した構成と同じである。ただし、図３では、電源供給ルートＲ１が示されている点で、図１と相違する。
【００３３】
すなわち、保護回路１０００では、図３に示されるように、電源層１１２およびグランド層１１３の間は、電源層１１２、第２のビア導体１３０、抵抗２００、第１のビア導体１２０、コンデンサ３００、第３のビア導体１４０およびグランド層５１３により直列で電気的に接続されている。そして、図１に示されるように、電源が、電源層５１２からグランド層５１３まで、Ｒ１の方向に沿って、供給される。
【００３４】
なお、上記説明では、第２のビア導体１３０は、抵抗用パッド１１４ｂと、電源層１１２を接続すると説明した。また、第３のビア導体１４０は、コンデンサ用パッド１１５ｂと、グランド層１１３を接続すると説明した。
【００３５】
一方、第２のビア導体１３０は、抵抗用パッド１１４ｂと、グランド層１１３を接続してもよい。この場合、第３のビア導体１４０は、コンデンサ用パッド１１５ｂと、電源層１１２を接続する。
【００３６】
以上の通り、本発明の実施の形態における保護回路１００は、抵抗２００と、コンデンサ３００と、第１のビア導体１２０とを備えている。抵抗２００は、一対の端子２０１ａ、２０１ｂを有し、基材（電子基板１００）の第１の面（上表面）上に実装されている。コンデンサ３００は、一対のコンデンサ用端子３０１ａ、３０１ｂを有し、基材（電子基板１００）の第１の面（上表面）と反対側の面である第２（下表面）の面上に実装されている。第１のビア導体１２０は、基材（電子基板１００）の第１の面（上表面）および第２の面（下表面）を貫通するように基材（電子基板１００）内に設けられている。また、第１のビア導体１２０は、抵抗２００の一対のコンデンサ用端子２０１ａ、２０１ｂの一方２０１ａと、コンデンサ３００の一対のコンデンサ用端子３０１ａ、３０１ｂの一方３０１ａとを接続する。
【００３７】
このように、保護回路１０００では、抵抗２００の端子の一方２０１ａと、コンデンサ３００の端子の一方３０１ａとが、第１のビア導体１２０により、接続されている。このため、一般的な保護回路５０００と比較して、配線５１６ａ、５１６ｂ、５１６ｃが有する寄生成分（ＬＣＲ成分）を排除することができる。これにより、高周波帯域におけるインピーダンスをより低減することができる。この結果、保護回路１００の電源ノイズの発生も抑制できる。
【００３８】
また、本発明の実施の形態における保護回路１００は、電源層１１２と、グランド層１１３と、第２の導体１３０と、第３の導体１４０とを備えている。
電源層１１２は、基材（電子基板１００）内であって第１の面（上表面）および第２の面（下表面）の間に形成されている。電源層１１２は、抵抗２００およびコンデンサ３００に電源を供給するために設けられている。グランド層１１３は、基材（電子基板１００）内であって第１の面（上表面）および第２の面（下表面）の間に形成されている。グランド層１１３は、接地電位に接続される。第２の導体１３０は、基材（電子基板１００）内に設けられる。第２の導体１３０は、抵抗２００の一対の端子２０１ａ、２０１ｂの他方２０１ｂと、電源層１１２とを接続する。第３の導体１４０は、基材（電子基板１００）内に設けられる。第３の導体１４０は、コンデンサ３００の一対のコンデンサ用端子３０１ａ、３０１ｂの他方と、グランド層１１３とを接続する。
【００３９】
このように、抵抗２００の一対の端子２０１ａ、２０１ｂの他方２０１ｂと、電源層１１２とが、第２の導体１３０により、接続されている。また、コンデンサ３００の一対の端子３０１ａ、３０１ｂの他方３０１ｂと、グランド層１１３とが、第３の導体１４０により、接続されている。この場合も、一般的な保護回路５０００と比較して、配線５１６ａ、５１６ｂ、５１６ｃが有する寄生成分（ＬＣＲ成分）を排除することができる。これにより、高周波帯域において、電源層１１２およびグランド層１１３の間のインピーダンスをより低減することができる。この結果、保護回路１００の電源ノイズの発生も抑制できる。
【００４０】
なお、本発明の実施の形態における保護回路１０００において、第２の導体１３０は、抵抗２００の一対の端子２０１ａ、２０１ｂの他方２０１ｂと、グランド層１１３とを接続してもよい。この場合、第３の導体１４０は、コンデンサ３００の一対の端子３０１ａ、３０１ｂの他方３０１ｂと、電源層１１２とを接続する。この場合も、前述と同様の効果を奏する。
【００４１】
また、本発明の実施の形態における電子基板１００は、一対の抵抗用パッド１１４ａ、１１４ｂ（抵抗２００用の一対のパッド）と、一対のコンデンサ用パッド１１５ａ、１１５ｂ（コンデンサ３００用の一対のパッド）と、第１のビア導体１２０とを備えている。一対の抵抗用パッド１１４ａ、１１４ｂは、基材（電子基板１００）の第１の面（上表面）上に形成されている。一対のコンデンサ用パッド１１５ａ、１１５ｂは、基材（電子基板１００）の第１の面（上表面）と反対側の面である第２の面（下表面）上に形成されている。第１のビア導体１２０は、基材（電子基板１００）の第１の面（上表面）および第２の面（下表面）を貫通するように基材（電子基板１００）内に設けられている。また、第１のビア導体１２０は、一対の抵抗用パッド１１４ａ、１１４ｂの一方１１４ａと、一対のコンデンサ用パッド１１５ａ、１１５ｂの一方１１５ａとを接続する。
【００４２】
このように、電子基板１００では、一対の抵抗用パッド１１４ａ、１１４ｂの一方１１４ａと、一対のコンデンサ用パッド１１５ａ、１１５ｂの一方１１５ａとが、第１のビア導体１２０により、接続されている。このため、一般的な保護回路５０００と比較して、配線５１６ａ、５１６ｂ、５１６ｃが有する寄生成分（ＬＣＲ成分）を排除することができる。これにより、高周波帯域におけるインピーダンスをより低減することができる。
【００４３】
また、本発明の実施の形態における電子基板１００は、電源層１１２と、グランド層１１３と、第２の導体１３０と、第３の導体１４０とを備えている。電源層１１２は、基材（電子基板１００）内であって第１の面（上表面）および第２の面（下表面）の間に形成されている。電源層１１２は、抵抗用パッド１１４ａ、１１４ｂ（抵抗２００用のパッド）およびコンデンサ用パッド１１５ａ、１１５ｂ（コンデンサ用パッド）に電源を供給するために設けられている。グランド層１１３は、基材（電子基板１００）内であって第１の面（上表面）および第２の面（下表面）の間に形成されている。グランド層１１３は、接地電位に接続される。第２の導体１３０は、基材（電子基板１００）内に設けられる。第２の導体１３０は、一対の抵抗用パッド１１４ａ、１１４ｂの他方１１４ｂと、電源層１１２とを接続する。第３の導体１４０は、基材（電子基板１００）内に設けられる。第３の導体１４０は、一対のコンデンサ用パッド１１５ａ、１１５ｂの他方１１５ｂと、グランド層１１３とを接続する。
【００４４】
このように、一対の抵抗用パッド１１４ａ、１１４ｂの他方１１４ｂと、電源層１１２とが、第２の導体１３０により、接続されている。また、一対のコンデンサ用パッド１１５ａ、１１５ｂの他方１１５ｂと、グランド層１１３とが、第３の導体１４０により、接続されている。この場合も、一般的な保護回路５０００と比較して、配線５１６ａ、５１６ｂ、５１６ｃが有する寄生成分（ＬＣＲ成分）を排除することができる。これにより、高周波帯域において、電源層１１２およびグランド層１１３の間のインピーダンスをより低減することができる。
【００４５】
なお、本発明の実施の形態における電子基板１００において、第２の導体１３０は、一対の抵抗用パッド１１４ａ、１１４ｂの他方１１４ｂと、グランド層１１３とを接続してもよい。この場合、第３の導体１４０は、一対のコンデンサ用パッド１１５ａ、１１５ｂの他方１１５ｂと、電源層１１２とを接続する。この場合も、前述と同様の効果を奏する。
【００４６】
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述各実施の形態に対して、さまざまな変更、増減、組合せを加えてもよい。これらの変更、増減、組合せが加えられた変形例も本発明の範囲にあることは当業者に理解されるところである。
【符号の説明】
【００４７】
１００    電子基板
１１１ａ〜１１１ｃ    絶縁層
１１２    電源層
１１２ａ    開口部
１１３    グランド層
１１３ａ    開口部
１１４ａ、１１４ｂ    抵抗用パッド
１１５ａ、１１５ｂ    コンデンサ用パッド
１１８    レジスト膜
１２０    第１のビア導体
１３０    第２のビア導体
１３１    接続部
１４０    第３のビア導体
２００    抵抗
２０１ａ、２０１ｂ    端子
３００    コンデンサ
３０１ａ、３０１ｂ    端子
１０００    保護回路
【図１】
2015179744.tif 000003
【図２】
2015179744.tif 000004
【図３】
2015179744.tif 000005
【図４】
2015179744.tif 000006
【図５】
2015179744.tif 000007