(57)【要約】【課題】高品位な印刷成果物を保証しながら、コストアップをすることなく、高速記録を実現することに寄与する記録ヘッド、データ転送装置、その装置を用いた記録装置とデータ転送方法を提供することである。【解決手段】複数の記録素子と、記録データ信号をシリアルに入力して格納するシフトレジスタとを備えた記録ヘッドに次の構成を備える。即ち、シフトレジスタに入力された記録データ信号の内、時分割駆動するために、各ブロックを選択するブロック選択データをラッチする第１のラッチ回路と、当該各ブロックの記録素子を駆動するための記録データをラッチする第２のラッチ回路とを備える。さらに、第１のラッチ回路にラッチされたブロック選択データの値をインクリメントするインクリメント回路とを備える。【選択図】  図４
2015182391.tif 000002
【特許請求の範囲】
【請求項１】
複数の記録素子と、
記録データ信号をシリアルに入力して格納するシフトレジスタと、
前記シフトレジスタに入力された前記記録データ信号の内、前記複数の記録素子を複数のブロックに分割し、各ブロックを時分割駆動するために、前記各ブロックを選択するブロック選択データをラッチする第１のラッチ回路と、
前記シフトレジスタに入力された前記記録データ信号の内、当該各ブロックの記録素子を駆動するための記録データをラッチする第２のラッチ回路と、
前記第１のラッチ回路にラッチされた前記ブロック選択データの値をインクリメントするインクリメント回路とを有することを特徴とする記録ヘッド。
【請求項２】
前記インクリメント回路により値がインクリメントされたブロック選択データをデコードしてブロック選択信号を生成するデコーダをさらに有し、
前記複数の記録素子は、前記ブロック選択信号と前記第２のラッチ回路にラッチされた記録データと、入力されるヒータ信号とに基づいて時分割駆動されることを特徴とする請求項１に記載の記録ヘッド。
【請求項３】
前記複数の記録素子それぞれに対応して備えられ、前記複数の記録素子を駆動する複数の駆動素子をさらに有することを特徴とする請求項１又は２に記載の記録ヘッド。
【請求項４】
前記記録ヘッドは、前記複数の記録素子からインクを吐出するインクジェット記録ヘッドであることを特徴とする請求項１乃至３のいずれか１項に記載の記録ヘッド。
【請求項５】
前記インクリメント回路は、入力される制御信号に従って、前記第１のラッチ回路にラッチされた前記ブロック選択データの値をインクリメントすることを特徴とする請求項１乃至４のいずれか１項に記載の記録ヘッド。
【請求項６】
前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためのラッチ信号を入力し、該入力されたラッチ信号のパルス幅を検出する検出回路と、
前記検出回路により検出されたラッチ信号のパルス幅に従って、前記第１のラッチ回路にラッチされたブロック選択データの一部のビットをラッチする第３のラッチ回路とをさらに有し、
前記インクリメント回路は、前記第３のラッチ回路によりラッチされた入力される制御信号に従って、前記第３のラッチ回路にラッチされた前記ブロック選択データの一部のビットが示す値に従って、前記第１のラッチ回路にラッチされた前記ブロック選択データの残りのビットが示す値をインクリメントすることを特徴とする請求項１乃至４のいずれか１項に記載の記録ヘッド。
【請求項７】
請求項５に記載の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置であって、
前記記録ヘッドを通常記録させる場合には、前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データとが含まれる前記記録データ信号を予め定められた値をもつ前記制御信号とともに転送し、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データとが含まれる前記記録データ信号の転送を前記ラッチ信号を転送する間隔ごとに転送するとともに前記ラッチ信号を転送する間隔の間に前記予め定められた値とは異なる値に切り替わる前記制御信号を転送する転送手段を有することを特徴とするデータ転送装置。
【請求項８】
請求項６に記載の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置であって、
前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うために、パルス幅の異なる複数のパルスからなるラッチ信号を予め定められた周期で転送する第１の転送手段と、
前記ラッチ信号の転送の周期の間に前記ブロック選択データと前記記録データとが含まれる前記記録データ信号を転送する第２の転送手段を有することを特徴とするデータ転送装置。
【請求項９】
前記ブロック選択データは該データが転送されるごとに異なるブロックを選択することを特徴とする請求項７又は８に記載のデータ転送装置。
【請求項１０】
前記ブロックの駆動順を指定するデータを格納するメモリをさらに有することを特徴とする請求項９に記載のデータ転送装置。
【請求項１１】
前記第２の転送手段は、前記記録ヘッドを通常記録させる場合と前記記録ヘッドを高速記録させる場合とで、前記ブロック選択データの一部のビットにセットする値を異ならせることを特徴とする請求項８に記載のデータ転送装置。
【請求項１２】
請求項７乃至１１のいずれか１項に記載のデータ転送装置を用いることを特徴とする記録装置。
【請求項１３】
請求項５に記載の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置のデータ転送方法であって、
前記記録ヘッドを通常記録させる場合には、前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データとが含まれる前記記録データ信号を予め定められた値をもつ前記制御信号とともに転送し、
前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データとが含まれる前記記録データ信号の転送を前記ラッチ信号を転送する間隔ごとに転送するとともに前記ラッチ信号を転送する間隔の間に前記予め定められた値とは異なる値に切り替わる前記制御信号を転送することを特徴とするデータ転送方法。
【請求項１４】
請求項６に記載の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置のデータ転送方法であって、
前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うために、パルス幅の異なる複数のパルスからなるラッチ信号を予め定められた周期で転送し、
前記ラッチ信号の転送の周期の間に前記ブロック選択データと前記記録データとが含まれる前記記録データ信号を転送することを特徴とするデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は記録ヘッド、データ転送装置、その装置を用いた記録装置、及びデータ転送方法に関し、特に、例えば、インクジェット記録ヘッド、その記録ヘッドに対してデータを転送するデータ転送装置、その装置を用いた記録装置、及びデータ転送方法に関する。
【背景技術】
【０００２】
インクジェット記録装置は、これまでにも記録ヘッドに備えられるインク吐出ノズル（以下、ノズル）の数を増やし、その駆動周期を速くすることで記録速度の高速化を図ってきた。このとき、記録装置の電源に常に全てのノズルからインクを同時吐出する容量を備えることは、電源のコストアップにつながり、更には電源サイズの大型化を招く等の理由により困難である。これに対処するため、複数のノズルを複数のブロックに分割し、各ブロックを時分割駆動することで比較的小さい容量の電源を用いることを可能にしている。この場合、分割されたブロックを順次駆動し、全ブロックを一巡することで全てのノズルを駆動することになる。
【０００３】
一般には記録ヘッドを搭載したキャリッジをその移動方向（主走査方向）に移動させながら、上記の駆動を繰り返すことでキャリッジ１走査分の記録を行う。
【０００４】
図１６は記録データを記録ヘッドに送信する際のタイミングチャートを示す図ある。
【０００５】
図１７は記録ヘッドの内部論理構成の概略を示すブロック図である。
【０００６】
図１６〜図１７に示されている記録データ信号（Ｈ＿ＤＡＴＡ）はクロック信号（Ｈ＿ＣＬＫ）に同期して記録ヘッド送信される。一方、２０ビットシフトレジスタ２００はクロック信号（Ｈ＿ＣＬＫ）のパルスの立ち上がりと立ち下がりに同期して記録データ信号（Ｈ＿ＤＡＴＡ）を内部に取り込む。図１６に示すように、記録データ信号（Ｈ＿ＤＡＴＡ）として記録データのビット１５（Ｄ１５）から順にビット０（Ｄ０）までシリアルに送信され、その後、ブロック選択信号のビット３（ＢＥ３）からビット０（ＢＥ０）が送信される。
【０００７】
クロック信号（Ｈ＿ＣＬＫ）の１０個分のパルスによって２０ビットのデータが２０ビットシフトレジスタ２００に取り込まれる。また、ラッチ信号（Ｈ＿ＬＡＴＣＨ）のパルスの立ち上がりによって記録データは１６ビットラッチ２０２に、ブロック選択データは４ビットラッチ２０１にラッチされる。４ビットラッチ２０１に保持されたブロック選択データは４→１６デコーダ２０３で１６ビットのブロック選択データにデコードされ、３入力ＡＮＤ回路２１０に接続される。３入力ＡＮＤ回路２１０には、ブロック選択データが１６ビットにデコードされた信号と、１６ビットラッチ２０２からの出力信号と、ヒート信号（Ｈ＿ＨＥＡＴ）の信号が入力される。そして、これら３入力が全て“１”の値となった場合のみ、ヒータ（ＳＥＧ０〜２５５）２１１が過熱されインクが吐出される。
【０００８】
図１６に示す例では、ラッチ信号（Ｈ＿ＬＡＴＣＨ）から次のラッチ信号（Ｈ＿ＬＡＴＣＨ）までの周期はＴμ秒である。
【０００９】
次に、ブロック順次分割駆動に関してより詳細に説明する。
【００１０】
図１８は記録紙面上のドット配置を示す図である。
【００１１】
図１８において、１番左の列は記録ヘッド１０３に備えられる２５５個のノズルを模式的に示し、左から２番目の列はノズル番号（ＳＥＧ）を示し、０から２５５まで示されている。左から３番目の列は１６ビットラッチ２０２から出力された１６ビットの記録データの接続先を示している。即ち、ビット０の記録データはＳＥＧ０〜１５まで接続され、ビット１の記録データはＳＥＧ１６〜３１まで接続され……、ビット１５の記録データはＳＥＧ２４０〜２５５に接続されている。
【００１２】
次に、左から４番目の列は記録データが接続されるブロック番号を示し、４→１６デコーダ２０３でデコードされた１６ビットのブロック選択信号である。ブロック選択信号の０ビットは、ＳＥＧ０、１６、３２、……、２４０とノズル（ヒータ）１６個とびに接続されている。ブロック選択信号の１ビットは、ＳＥＧ１、１７、３３、……、２４１とＳＥＧ１を起点にノズル（ヒータ）１６個とびに接続されている。一般的には、ブロック選択信号のＮビットは、ＳＥＧＮを起点にノズル（ヒータ）１６個とびに接続されることになる。
【００１３】
例えば、記録データのビット０が“１”でブロックに“０”が選択された場合、ＳＥＧ０からインクが吐出される。また、記録データのビット０が“１”でブロックに“１”が選択された場合、ＳＥＧ１からインクが吐出される。このような制御をブロック０〜１５まで繰り返すことで、１６ビットの記録データと４ビットのブロック選択データの組み合わせで、ノズル番号（ＳＥＧ）０〜２５５の２５５個のノズルからインクを吐出することができる。図１８では、ブロック０→８→４→……→Ｂ→７→Ｆ（数字は１６進表記）の順に３ライン分の記録が行われた際のインクドットの配置を示している。
【００１４】
図１９はヒータを１６ブロックに分割して時分割駆動する場合のタイミングチャートである。
【００１５】
図１９によれば、ステップ０では１６ビットの記録データと４ビットのブロック選択データ“００００”がシリアルでヘッドロジック１３５に送信される。次に、タイミングＬＴ１では、２０ビットシフトレジスタ２００’に取り込まれたデータに関し、１６ビットラッチ２０２に記録データが、４ビットラッチ２０１にブロック選択データがラッチされる。ここで、ブロック選択データ“００００”は２進数表現であり、その値は“０”である。従って、ブロック０が選択されステップ１で記録データとブロック選択データで選択されたヒータがヒータ信号（Ｈ＿ＨＥＡＴ）によって駆動されインクが吐出される。
【００１６】
また、ステップ１では吐出動作と同時に次のステップ２で吐出する為の、記録データとブロック選択データ“１０００”がヘッドロジック１３５に送信される。ブロック選択データ“１０００”は２進数表現であり、その値は“８”である。従って、ブロック１５が選択される。このような処理を１６回繰り返すことで、２５６個全てのヒータに１回のインク吐出機会を与える１サイクル分の記録データを用いた記録がなされる。
【００１７】
さて、ブロック選択データの制御に関し、例えば、特許文献１は駆動ブロックパターンを予めメモリに格納し、所定タイミング毎にアドレス０からブロック駆動順をそのメモリから読み出して、時分割駆動におけるブロック駆動順を制御する技術を開示している。
【００１８】
また、特許文献２は、画像記録時の記録条件に応じて、ブロックの駆動順番を異ならせる構成を提案している。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特願２００２−２３９４８２号公報
【特許文献２】特願２００７−１４６９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
さて、近年になり記録装置にはますますその高速化と高画質化が望まれている。このため、高速化の要求を満たすため、記録ヘッドのノズル数を増加させることが考えられる。ノズル数を増加させる事で、一度に記録可能な記録幅を広げることが可能となり、ノズル当りより少ない吐出回数で印刷物の記録が行えるため、１ページ当たりの印刷時間短縮が図られる。一方、ノズル数を増加させると記録ヘッドの生産コストは上昇し、ノズル数の増加に対応するため制御回路の回路規模も大きくなり、結果として記録装置自体のサイズも大型化するという問題がある。
【００２１】
また別の記録高速化の手段として記録ヘッドの走査速度を上げ、吐出周波数を大きくすることも考えられる。しかしながら、吐出周波数を大きくするためには、記録データの記録ヘッドへの送信をより高速に行う必要がある。
【００２２】
図２０は図１６に示す場合と比較して２倍の速度で、即ち、周期Ｔ／２μ秒で記録データを送信する際のタイミングチャートを示す図である。
【００２３】
図２０に示すタイミング波形では図１６に示す周期Ｔμ秒での記録動作と比べ半分の時間で送信を完了する為に、クロック信号（Ｈ＿ＣＬＫ）と記録データ信号（Ｈ＿ＤＡＴＡ）の送信周波数が２倍になっていることが分かる。
【００２４】
図２１はクロック信号（Ｈ＿ＣＬＫ）のパルスの立ち上がりエッジに同期して記録データ信号（Ｈ＿ＤＡＴＡ）を取り込むタイミングを示す信号波形である。
【００２５】
図２１に示す例では、クロック信号（Ｈ＿ＣＬＫ）のパルスの立ち上がりエッジと立ち下がりエッジの両方で、記録データ信号（Ｈ＿ＤＡＴＡ）の取り込みを行っている。記録データ信号（Ｈ＿ＤＡＴＡ）の値が“０（ロー）”から“１（ハイ）”に変化後、クロック信号（Ｈ＿ＣＬＫ）のパルス立ち上がりまでの時間Ｔ１はデータセットアップタイムとして半導体の技術仕様で要求時間Ｎナノ秒として規定されている。同様に、クロック信号（Ｈ＿ＣＬＫ）のパルス立ち上がりで記録データ信号（Ｈ＿ＤＡＴＡ）の状態を保持する時間Ｔ２もデータホールドタイムとして規定されている。また、クロック信号（Ｈ＿ＣＬＫ）のパルス立ち下がりに関してもデータセットアップタイムＴ３、データホールドタイムＴ４が規定されている。
【００２６】
通常、データセットアップタイムとデータホールドタイムとは、クロック信号（Ｈ＿ＣＬＫ）と記録データ信号（Ｈ＿ＤＡＴＡ）の波形の歪み（“なまり”ともいう）の影響があるため、必要時間Ｎナノ秒よりも十分に長い時間となる様に設計されている。具体的には、セットアップタイムとデータホールドタイムの要求時間が１０ナノ秒であった場合、実際の駆動では波形の歪みを鑑みて２０ナノ秒程度で動作をさせている。
【００２７】
しかしながら、図２０に示すように、記録周期をＴ／２μ秒にした場合には、クロック信号（Ｈ＿ＣＬＫ）と記録データ信号（Ｈ＿ＤＡＴＡ）の送信周波数を倍にする必要があるため、セットアップタイムとデータホールドタイムの要求時間を満たせない。一方、データ送信をより高速に行うためには、セットアップタイムとデータホールドタイムの要求時間を短くする必要がある。そのためには、インピーダンスの低い、より微細な半導体プロセスでの新規設計やデータの配線による遅延、波形の歪みを減らすパターンの変更等が必要となる。これは、再設計と新しい製造設備の更新などを必要とし、コストアップの要因となってしまう。
【００２８】
また、記録高速化実現のため、記録ヘッドの走査速度を上げ、印刷間隔を間引くことがもう一つの手段として考えられる。この場合、記録ヘッドの走査速度を２倍として、記録周期２回に１回の記録動作にすることで記録周期をＴμ秒確保することが可能となり、セットアップタイムとデータホールドタイムの要求時間を満たすことができる。しかしながら、この場合、記録動作を間引いてしまうため、得られる印刷物の画像濃度が減少してしまい、高品位な印刷成果物を得ることができない。
【００２９】
本発明は上記従来例に鑑みてなされたもので、高品位な印刷成果物を保証しながら、コストアップをすることなく、高速記録を実現することに寄与する記録ヘッド、データ転送装置、その装置を用いた記録装置とデータ転送方法を提供すること目的とする。
【課題を解決するための手段】
【００３０】
上記目的を達成するために本発明の記録ヘッドは次のような構成からなる。
【００３１】
即ち、複数の記録素子と、記録データ信号をシリアルに入力して格納するシフトレジスタと、前記シフトレジスタに入力された前記記録データ信号の内、前記複数の記録素子を複数のブロックに分割し、各ブロックを時分割駆動するために、前記各ブロックを選択するブロック選択データをラッチする第１のラッチ回路と、前記シフトレジスタに入力された前記記録データ信号の内、当該各ブロックの記録素子を駆動するための記録データをラッチする第２のラッチ回路と、前記第１のラッチ回路にラッチされた前記ブロック選択データの値をインクリメントするインクリメント回路とを有することを特徴とする。
【００３２】
また本発明を別の側面から見れば、上記構成の記録ヘッドにおいて前記インクリメント回路は、入力される制御信号に従って、前記第１のラッチ回路にラッチされた前記ブロック選択データの値をインクリメントする場合、そのような構成の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置であって、前記記録ヘッドを通常記録させる場合には、前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためのラッチ信号を転送する間隔ごとに前記ブロック選択データと前記記録データとが含まれる前記記録データ信号を予め定められた値をもつ前記制御信号とともに転送し、前記記録ヘッドを高速記録させる場合には、前記ブロック選択データと前記記録データとが含まれる前記記録データ信号の転送を前記ラッチ信号を転送する間隔ごとに転送するとともに前記ラッチ信号を転送する間隔の間に前記予め定められた値とは異なる値に切り替わる前記制御信号を転送する転送手段を有することを特徴とするデータ転送装置を備える。
【００３３】
また本発明を別の側面から見れば、上記構成の記録ヘッドに、前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うためのラッチ信号を入力し、該入力されたラッチ信号のパルス幅を検出する検出回路と、前記検出回路により検出されたラッチ信号のパルス幅に従って、前記第１のラッチ回路にラッチされたブロック選択データの一部のビットをラッチする第３のラッチ回路とをさらに備え、前記インクリメント回路は、前記第３のラッチ回路によりラッチされた入力される制御信号に従って、前記第３のラッチ回路にラッチされた前記ブロック選択データの一部のビットが示す値に従って、前記第１のラッチ回路にラッチされた前記ブロック選択データの残りのビットが示す値をインクリメントする場合、そのような構成の記録ヘッドにデータを転送して前記記録ヘッドを駆動するデータ転送装置であって、前記第１のラッチ回路と前記第２のラッチ回路におけるラッチの動作を行うために、パルス幅の異なる複数のパルスからなるラッチ信号を予め定められた周期で転送する第１の転送手段と、前記ラッチ信号の転送の周期の間に前記ブロック選択データと前記記録データとが含まれる前記記録データ信号を転送する第２の転送手段を有することを特徴とするデータ転送装置を備える。
【００３４】
さらに本発明を別の側面から見れば、上記構成のデータ転送装置を用いた記録装置を備える。
【００３５】
またさらに本発明を別の側面から見れば、上記構成のデータ転送装置それぞれに対応するデータ転送方法を備える。
【発明の効果】
【００３６】
従って本発明によれば、ブロック選択データの値を外部からの制御信号又は外部からのラッチ信号のパルス幅に従ってインクリメントさせることにより、同一の記録データで異なるブロックの記録素子を駆動させて記録することができる。その結果、記録データ信号の転送量を少なくして、記録を行うことが可能になるので、記録ヘッドの高速記録を達成することができる。
【００３７】
このように、複雑な制御を行ったり、回路構成を複雑にするすることなく、記録の高速化を達成できる。また、高速記録時には、ラッチされた同一記録データが更新されることなく、そのまま用いることも可能になるので、印刷成果物の記録濃度を低下させることなく高品位な記録が達成できる。
【図面の簡単な説明】
【００３８】
【図１】本発明の代表的な実施例である記録装置の構成概要を示す外観斜視図である。
【図２】実施例１に従う記録ヘッドの制御ロジックの概略を示すブロック図である。
【図３】図２に示したブロック生成回路のメモリに記憶される駆動ブロックパターンの例を示す図である。
【図４】記録ヘッドのヘッドロジックの概略構成を示すブロック図である。
【図５】記録周期Ｔでの通常記録動作時のタイミングチャートである。
【図６】記録周期Ｔ／２での高速記録動作時のタイミングチャートである。
【図７】高速記録動作によって得られる記録紙面上のドット配置を示す図である。
【図８】実施例１に従う記録ヘッドが実行する高速記録の処理を示すフローチャートである。
【図９】ブロック生成回路のメモリに記憶される高速記録動作用の駆動ブロックパターンの例を示す図である。
【図１０】実施例２に従う記録ヘッドの制御ロジックの概略を示すブロック図である。
【図１１】実施例２に従う記録ヘッド１０３のヘッドロジックの概略構成を示すブロック図である。
【図１２】記録データを記録ヘッドに送信する際のタイミングチャートを示す図ある。
【図１３】記録周期Ｔでの通常記録動作時のタイミングチャートである。
【図１４】記録周期Ｔ／２での高速記録動作時のタイミングチャートである。
【図１５】実施例２に従う記録ヘッドが実行する高速記録の処理を示すフローチャートである。
【図１６】記録データを記録ヘッドに送信する際のタイミングチャートを示す図ある。
【図１７】記録ヘッドの内部論理構成の概略を示すブロック図である。
【図１８】記録紙面上のドット配置を示す図である。
【図１９】ヒータを１６ブロックに分割して時分割駆動する場合のタイミングチャートである。
【図２０】図１６に示す場合と比較して２倍の速度（周期Ｔ／２μ秒）で記録データを送信する際のタイミングチャートを示す図である。
【図２１】クロック信号（Ｈ＿ＣＬＫ）のパルスの立ち上がりエッジに同期して記録データ信号（Ｈ＿ＤＡＴＡ）を取り込むタイミングを示す信号波形である。
【発明を実施するための形態】
【００３９】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。
【００４０】
なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００４１】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００４２】
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
【００４３】
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００４４】
最初に共通実施例として用いるインクジェット記録装置の構成について説明する。
【００４５】
一般にインクジェット記録装置（以下、記録装置）は、インクジェット記録ヘッド（以下、記録ヘッド）とインクタンクとを搭載するキャリッジと、例えば、記録紙のような記録媒体を搬送する搬送手段と、これらを制御する為の制御手段とを備えている。そして、その記録装置では、インクの液滴を吐出する複数のインク吐出口（以下、ノズル）を設けた記録ヘッドを記録媒体の搬送方向（副走査方向）とは直交する方向（主走査方向）に走査させる一方、記録媒体にインクを吐出して記録を行う。このとき、インクを吐出する多数のノズルが副走査方向に直線上に配置することにより、記録ヘッドが記録媒体上を１回走査することでそのノズル数に対応した幅の記録が行われる。
【００４６】
＜記録装置の構成＞
図１は、本発明の代表的な実施例である記録装置の構成概要を示す外観斜視図である。
【００４７】
図１に示すように、記録装置１００は、インクを吐出して記録を行なう記録ヘッド１０３を搭載したキャリッジ１０２にキャリッジモータＭ１によって発生する駆動力を伝達機構１０４より伝え、キャリッジ１０２を矢印Ａ方向に往復移動させる。これとともに、例えば、記録紙などの記録媒体Ｐを給紙機構１０５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド１０３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００４８】
また、記録ヘッド１０３の状態を良好に維持するためにキャリッジ１０２を回復装置１１０の位置まで移動させ、間欠的に記録ヘッド１０３の吐出回復処理を行う。
【００４９】
記録装置１００のキャリッジ１０２には記録ヘッド１０３を搭載するのみならず、記録ヘッド１０３に供給するインクを貯留するインクカートリッジ１０６を装着する。インクカートリッジ１０６はキャリッジ１０２に対して着脱自在になっている。記録装置１００はカラー記録が可能であり、そのためにキャリッジ１０２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００５０】
さて、キャリッジ１０２と記録ヘッド１０３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド１０３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、記録ヘッド１０３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用し、熱エネルギーを発生するために電気熱変換体を備える。そして、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００５１】
図１に示されているように、キャリッジ１０２はキャリッジモータＭ１の駆動力を伝達する伝達機構１０４の駆動ベルト１０７の一部に連結されており、ガイドシャフト１１３に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。従って、キャリッジ１０２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１１３に沿って往復移動する。また、キャリッジ１０２の移動方向（矢印Ａ方向、この実施例におけるノズル列と交差する方向）に沿ってキャリッジ１０２の絶対位置を示すためのエンコーダスケール１０８が備えられている。この実施例では、エンコーダスケール１０８は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ１０９に固着され、他方は板バネ（不図示）で支持されている。
【００５２】
また、キャリッジ１０２の背面にはエンコーダ（不図示）を備え、キャリッジ１０２の移動速度の検出を行い、キャリッジ１０２を駆動する時に、そのフィードバック制御を行うように構成されている。また、エンコーダスケール１０８の位置情報をエンコーダにより読み取ることで、記録ヘッド１０３のインク吐出タイミング（以下、ヒートタイミング）が得られる。
【００５３】
また、記録装置１００には、記録ヘッド１０３の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられており、キャリッジモータＭ１の駆動力によって記録ヘッド１０３を搭載したキャリッジ１０２が往復移動される。これと同時に、記録ヘッド１０３に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。
【００５４】
さらに、図１において、搬送ローラ１１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動され、ピンチローラ１１５はバネ（不図示）により記録媒体Ｐを搬送ローラ１１４に当接する。ピンチローラホルダ１１６は、ピンチローラ１１５を回転自在に支持する。搬送ローラギア１１７は搬送ローラ１１４の一端に固着されている。そして、搬送ローラギア１１７に中間ギア（不図示）を介して伝達された搬送モータＭ２の回転により、搬送ローラ１１４が駆動される。
【００５５】
またさらに、排出ローラ１２０は記録ヘッド１０３によって画像が形成された記録媒体Ｐを記録装置外ヘ排出するために用いられ、搬送モータＭ２の回転が伝達されることで駆動されるようになっている。なお、排出ローラ１２０は記録媒体Ｐをバネ（不図示）により圧接する拍車ローラ（不図示）により当接する。なお、拍車ローラは拍車ホルダ１２２により回転自在に支持される。
【００５６】
またさらに、記録装置１００には、記録ヘッド１０３の吐出不良を回復するための回復装置１１０が配設されている。図１に示されているように、回復装置１１０は記録ヘッド１０３を搭載するキャリッジ１０２の記録動作のための往復運動の範囲外（記録領域外）の所望位置（例えば、ホームポジション）に備えられる。
【００５７】
回復装置１１０は、記録ヘッド１０３の吐出口面をキャッピングするキャッピング機構１１１と記録ヘッド１０３の吐出口面をクリーニングするワイピング機構１１２を備えている。キャッピング機構１１１による吐出口面のキャッピングに連動して回復装置１１０内の吸引構成（吸引ポンプ等）により吐出口からインクを強制的に排出させる。それによって、記録ヘッド１０３のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理が実行される。
【００５８】
また、非記録動作時等には、記録ヘッド１０３の吐出口面をキャッピング機構１１１によるキャッピングすることによって、記録ヘッド１０３を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構１１２はキャッピング機構１１１の近傍に配され、記録ヘッド１０３の吐出口面に付着したインク液滴を拭き取るようになっている。
【００５９】
これらキャッピング機構１１１及びワイピング機構１１２により、記録ヘッド１０３のインク吐出状態を正常に保つことが可能となっている。
【００６０】
次に以上の構成の記録装置を用いて実行する高速記録の実施例について説明する。
【実施例１】
【００６１】
図２は実施例１に従う記録ヘッドの制御ロジックの概略を示すブロック図である。
【００６２】
図２に示す構成によれば、ホストＰＣ１３６から送信された記録データ（カラー記録データ）は記録装置内部のインタフェース（以下、Ｉ／Ｆ）制御ブロック１３７で受信される。その受信データはデータ展開ブロック１３８によってカラー記録データの各色成分（ＹＭＣＢｋ）毎及び各ノズル列毎の記録データに展開される。ここで、ＣＰＵ１４０はＲＯＭ１３９に記憶された制御プログラムを読み出して実行し、記録動作を制御する。データ展開ブロック１３８により展開された記録データはＣＰＵ１４０によって制御されるＤＭＡコントローラ１３２によりＤＲＡＭ１３１に転送されて一時的に格納される。
【００６３】
ＤＲＡＭ１３１に格納された記録データは、記録タイミング生成回路１３０に入力されたエンコーダ信号に基づいて記録ヘッド１０３の位置を検出しながら、再びＤＭＡコントローラ１３２によって読み出される。そして、シーケンスコントローラ１３４を経て記録ヘッド１０３のヘッドロジック１３５に転送される。このとき、転送されるデータは色数分の記録データ信号（Ｈ＿ＤＡＴＡ１、Ｈ＿ＤＡＴＡ２……）がクロック信号（Ｈ＿ＣＬＫ）に従って、シーケンスコントローラ１３４から出力される。そして、そのデータ転送後、ラッチ信号（Ｈ＿ＬＡＴＣＨ）がヘッドロジック１３５に出力され、記録データ信号がヘッドロジック１３５内のラッチ回路にラッチされる。
【００６４】
一方、シーケンスコントローラ１３４はブロック生成回路１３３によって生成されたブロック選択信号を入力する。そのブロック選択信号はシーケンスコントローラ１３４で記録データ信号（Ｈ＿ＤＡＴＡｎ）にマージされ記録ヘッド１０３に出力される。なお、ｎ＝１，２，……Ｎである。ラッチ生成回路１４１はエンコーダ信号に基づいて記録タイミング生成回路１３０から出力された記録タイミング信号に基づいて、記録タイミングを示すラッチ信号（Ｈ＿ＬＡＴＣＨ）を生成する。
【００６５】
図３はブロック生成回路１３３のメモリに記憶される駆動ブロックパターンの例を示す図である。
【００６６】
図３の例は、メモリのアドレス０からアドレス１５まで１６分割のブロックパターンを保持する例である。ビットｂ３〜ｂ０は保持されているブロックパターンを４ビットの２進数で表記したものであり、右端のｈｅｘはブロックパターンを１６進数で表記したものである。ブロックパターンは０からＦまでがメモリ内に保持されている。
【００６７】
この実施例では、図３に示したブロック生成回路１３３内のメモリに記憶されたブロックパターンを記録タイミング毎にシーケンスコントローラ１３４が読み出し、記録ヘッド１０３にブロックデータとして送信する。即ち、記録タイミング毎に図３に示すアドレス０から順にブロックパターンが読みだされ、アドレス１５まで読み出し終わるとアドレス０に戻り、アドレス０からアドレス１５の読み出しを繰り返す。このようにして駆動ブロックが指定選択されるのである。
【００６８】
なお、シーケンスコントローラ１３４からは記録ヘッド１０３に対して制御信号となるＩｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号がヘッドロジックに対して出力されるが、その説明は後で詳細に説明する。
【００６９】
図４は記録ヘッド１０３のヘッドロジックの概略構成を示すブロック図である。なお、図４において、既に図１７で説明したのと同じ構成要素や同じ信号には同じ参照番号や記号を用いている。
【００７０】
なお、入力値全てが“１”となった３入力ＡＮＤ回路２１０に対応するヒータ（記録素子）とこれを駆動する駆動素子からなる記録要素（ＳＥＧｉ）２１１が駆動される。ここで、ｉ＝０，１，……２５５である。
【００７１】
図５は記録周期Ｔでの通常記録動作時のタイミングチャートであり、図６は記録周期Ｔ／２での高速記録動作時のタイミングチャートである。
【００７２】
図５〜図６に示されているように、クロック信号（Ｈ＿ＣＬＫ）のパルスの両エッジに同期して、記録データ信号（Ｈ＿ＤＡＴＡ）が２２ビットシフトレジスタ２００に取り込まれる。記録データ信号（Ｈ＿ＤＡＴＡ）は図１６で言及したように、ビット１５〜０の１６ビット記録データ（Ｄ１５〜Ｄ０）とビット３〜０の４ビットブロック選択データ（ＢＥ３〜０）がマージされ、クロック信号（Ｈ＿ＣＬＫ）に同期してシリアルに送信される。２０ビットシフトレジスタ２００に取り込まれた記録データ信号は、ラッチ信号（Ｈ＿ＬＡＴＣＨ）のアサートによりブロック選択データは４ビットラッチ２０１に、記録データは１６ビットラッチ２０２に保持される。４ビットラッチ２０１に保持されたブロック選択データは、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の状態によって加算される。
【００７３】
ここで、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値が“０（ロー）”の場合、ブロック選択データに加算はなされず、４→１６デコーダ２０３でデコードされたブロック選択データにより選択されたヒータがヒータ信号（Ｈ＿ＨＥＡＴ）により駆動される。
【００７４】
通常記録動作の場合、図５に示すように、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値は常に“０”の状態であり、周期Ｔの間に１回のヒータ信号（Ｈ＿ＨＥＡＴ）がアサートされヒータが駆動されインク吐出が行われる。
【００７５】
図５に示す例では、ブロック選択データ“００００（２進表現）”が送信されたなら、次の周期でブロック０のヒータが選択駆動されインク吐出を行い、ブロック選択データ“１０００”が送信されたらブロック８のヒータが選択駆動されインク吐出を行う。図５に示すブロックデータは４ビットラッチ２０１に保持された値であり、ブロックデータインクリメント回路２０４からの出力は、ブロックデータインクリメント回路２０４で加算された値を示している。図５に示す例ではＩｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号は常に“０”の状態である為、ブロックデータとブロックデータインクリメント回路出力は同じブ値を示している。
【００７６】
一方、高速記録動作の場合、図６に示すように、ラッチ信号（Ｈ＿ＬＡＴＣＨ）は周期Ｔ間隔でアサートされ、周期Ｔ毎に記録データとブロック選択データが送信される。これに対し、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号はＴ／２毎にアサートされ、同時にヒータ信号（Ｈ＿ＨＥＡＴ）もＴ／２毎にアサートされる。
【００７７】
ここで、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値が“１（ハイ）”の場合、４ビットラッチ２０１に保持されたブロック選択データに“１”が加算され４→１６デコーダ２０３に入力される。これにより、周期Ｔでブロック選択データ“００００”が送信されている間に、次の動作が実行される。即ち、最初のＴ／２周期の間、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値が“０”でありブロック０のヒータが駆動され、次のＴ／２周期の間、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値が“１”となりブロック１のヒータが駆動され記録を行われる。
【００７８】
更に次の周期Ｔでブロック選択データ“０１００”が送信されている間に、最初のＴ／２周期でブロック８のヒータが駆動され、次のＴ／２周期でブロック９のヒータが駆動され記録が行われる。このようにして、周期Ｔの間に２つのブロックのヒータが駆動されて記録がなされる。
【００７９】
なお、４ビットラッチ２０１に保持されたブロック選択データが“００００”の際に、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値が“０”の状態では、ブロックデータインクリメント回路２０４の出力は“００００”となる。一方、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値が“１”の状態では、ブロックデータインクリメント回路２０４の出力は“０００１”となっている。
【００８０】
図７は高速記録動作によって得られる記録紙面上のドット配置を示す図である。
【００８１】
ブロック選択データ“００００”の送信により、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値が“０”である間に、ＳＥＧ０、ＳＥＧ１６、……、ＳＥＧ２２４、ＳＥＧ２４０のヒータが駆動されて記録がなされる。一方、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値が“１”である間に、ＳＥＧ１、ＳＥＧ１７、……、ＳＥＧ２２５、ＳＥＧ２４１のヒータが駆動されて記録される。この場合、記録データが送信される駆動ブロックは、０、８、２、Ａ、４、Ｃ，６、Ｅ（１６進表記）のみで、１、９、３、Ｂ，５、Ｄ，７、ＦのブロックはＩｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値を“１”にすることで記録が行われる。
【００８２】
図８は実施例１に従う記録ヘッドが実行する高速記録の処理を示すフローチャートである。
【００８３】
まず、ステップＳ１０１で記録タイミングを示すラッチ信号（Ｈ＿ＬＡＴＣＨ）が入力されると、処理はステップＳ１０２に進み、１６ビットラッチ２０２と４ビットラッチ２０２にそれぞれ記録データとブロック選択データがラッチされる。次に、ステップＳ１０３ではステップＳ１０２において選択されたブロックのヒータがヒータ信号（Ｈ＿ＨＥＡＴ）が入力されると記録データに基づいて駆動され、記録動作が行われる。
【００８４】
次にステップＳ１０４では、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号の値が“１”であるかどうかを調べる。ここで、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ＝“１”であると、処理はステップＳ１０５に進み、ブロック選択データの値がが＋１インクリメントされる。そして、ステップＳ１０６ではインクリメントされたブロック番号のブロックのヒータを選択し、ステップＳ１０２でラッチした記録データを用いて、そのヒータを駆動して記録動作を実行する。これに対して、Ｉｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ≠１である場合（即ち、通常記録の場合）には、処理はステップＳ１０７に進む。
【００８５】
ステップＳ１０７では、全記録データに対して印刷が終了たかどうかを調べる。ここで、その印刷が終了してと判断された場合、処理はステップＳ１０１に戻り、次の記録タイミングであるラッチ信号（Ｈ＿ＬＡＴＣＨ）の入力を待ち合わせる。このようにして、上記の処理を全記録データに対する印刷を終了するまで繰り返す。これに対して、印刷終了と判断された場合、処理は終了する。
【００８６】
通常記録動作と高速記録動作は、ＣＰＵ１４０から出力されるＭＯＤＥ信号によりシーケンスコントローラ１３４の動作が切り替えられる。例えば、ＭＯＤＥ信号の値が“０”の場合、通常記録動作を、ＭＯＤＥ信号の値が“１”の場合、高速記録動作を実行する。高速記録動作時には、シーケンスコントローラ１３４により、高速記録動作用のブロック駆動順データの読み出しが行われる。
【００８７】
図９はブロック生成回路１３３のメモリに記憶される高速記録動作用の駆動ブロックパターンの例を示す図である。
【００８８】
図９においての左側はメモリに保持されているブロック駆動順データを示しており、右側は実際に駆動されるブロック番号が示されている。読出アドレスはアドレス０→アドレス２→アドレス４→……とアドレス値を１つ飛ばしとし、そのアドレスに格納されるブロック駆動順データが読み出される。そして、アドレス０で読み出したブロック駆動順データ“００００”でブロック０とブロック１の２つのブロックのヒータを駆動して記録が行われる。読み出されるブロック駆動順データに関し、アドレス１４の読出しの次はアドレス０に戻り、アドレス０からアドレス１４で繰り返し読み出される。
【００８９】
従って以上説明した実施例に従えば、記録ヘッドに入力されたブロック選択データをインクリメントして、別にブロックを選択することで一回の記録データの送信で異なる複数のブロックでの記録動作を行うことができる。これにより、印刷成果物の記録濃度を低下させることなく、また記録ヘッドへのデータ送信周波数を上げることなく、記録速度の高速化が可能となる。
【実施例２】
【００９０】
実施例１ではインクリメント信号を用いてブロック選択データの値を更新する例を説明したが、実施例２ではパルス幅の検出によりインクリメントする例を示す。
【００９１】
図１０は実施例２に従う記録ヘッドの制御ロジックの概略を示すブロック図である。
【００９２】
なお、図１０と図２とを比較すると分かるように、この実施例に従う制御ロジックの構成は実施例１とほとんど同じである。従って、同じ構成要素には同じ参照番号を付し、その説明は省略する。実施例１と異なる点は、この実施例ではシーケンスコントローラ１３４からヘッドロジック１３５にＩｎｃｒｅｍｅｎｔ  Ｅｎａｂｌｅ信号を入力する構成がない点である。
【００９３】
この実施例でも、図３や図９に示した駆動ブロックパターン順がブロック生成回路１３３のメモリに記憶されており、記録タイミング毎にシーケンスコントローラ１３４によりこのメモリからのブロック駆動順データの読み出しが行われる。
【００９４】
この実施例でも、通常記録動作と高速記録動作は、ＣＰＵ１４０から出力されるＭＯＤＥ信号によりシーケンスコントローラ１３４の動作が切り替えられることで切り替わる。例えば、ＭＯＤＥ信号の値が“０”の場合には通常記録動作を、ＭＯＤＥ信号の値が“１”の場合には高速記録動作を実行する。なお、高速記録動作時には、シーケンスコントローラ１３４により、図９に示した高速記録時用の駆動ブロックパターンが読みだされる。
【００９５】
図１１は実施例２に従う記録ヘッド１０３のヘッドロジックの概略構成を示すブロック図である。なお、図１１において、既に図４や図１７で説明したのと同じ構成要素や同じ信号には同じ参照番号や記号を用いている。この実施例では、図４や図１７で説明した２０ビットシフトレジスタ２００と４ビットラッチ２０１が夫々、２２ビットシフトレジスタ２００’と５ビットラッチ２０１’で置換されている。また、ラッチ幅検出回路２０５と１ビットラッチ２０６が追加されている。その他の構成は既に説明した通りなので、その説明は省略する。
【００９６】
図１２は記録データを記録ヘッドに送信する際のタイミングチャートを示す図ある。
【００９７】
図１１〜図１２に示されるように、クロック信号（ＨＣＬＫ）の両エッジに同期して、記録データ信号（Ｈ＿ＤＡＴＡ）が２２ビットシフトレジスタ２００’に取り込まれる。記録データ信号（Ｈ＿ＤＡＴＡ）は図１２に示すように、ビット１５〜０の１６ビットの記録データ（Ｄ１５〜０）と１ビットのＮＵＬＬデ―タとビット４〜０の５ビットのブロック選択データがマージされて構成される。そして、この記録データ信号（Ｈ＿ＤＡＴＡ）がクロック信号（Ｈ＿ＣＬＫ）に同期してシリアルに送信される。ここで、記録データ（Ｄ０）の後の１ビットのＮＵＬＬデ―タは総データ数を偶数に合わせる為の調整用データである。
【００９８】
ラッチ幅検出回路２０５は、ラッチ信号（Ｈ＿ＬＡＴＣＨ）のパルス幅検出を行い、検出されたラッチ信号のパルス幅がＷｉｄｔｈ１の場合と、Ｗｉｄｔｈ２の場合とで、ヘッドロジックは異なる動作を実行する。
【００９９】
即ち、パルス幅がＷｉｄｔｈ１の場合、２２ビットシフトレジスタ２００’に取り込まれたデータに関し、ブロック選択データは５ビットラッチ２０１’に、記録データは１６ビットラッチ２０２にラッチする信号（ｂ）を出力する。信号（ｂ）は１ビットラッチ２０６にも出力されており、信号（ｂ）によって１ビットラッチ２０６はクリアされる。これに対して、パルス幅がＷｉｄｔｈ２の場合、信号（ａ）が出力され、１ビットラッチ２０６に５ビットラッチ２０１’に保持されている最上位ビットのビット４のデータをラッチする。
【０１００】
図１２に示す記録データ信号（Ｈ＿ＤＡＴＡ）の構成から分かるように、１６ブロックに分割して時分割駆動する場合、５ビットのブロック選択データの最上位ビット（左端ビット）のビット４は常に“０’の状態である。そのため、１ビットラッチ２０６の出力は“０（ロー）”となる。ブロックデータインクリメント回路２０４からは、５ビットラッチ２０１’の下位４ビット、即ち、ビット３〜０のデータが出力される。
【０１０１】
図１３は記録周期Ｔでの通常記録動作時のタイミングチャートであり、図１４は記録周期Ｔ／２での高速記録動作時のタイミングチャートである。
【０１０２】
通常記録動作時には、図１３に示すように、１回の周期Ｔで１回のヒータ信号（Ｈ＿ＨＥＡＴ）がアサートされヒータが駆動される。ブロック選択データ“０００００”が送信されたら次の周期Ｔの間にブロック０のヒータが駆動され、ブロック選択データ“０１０００”が送信されたら次の周期Ｔの間にブロック８のヒータが駆動される。
【０１０３】
高速記録動作時には、図１４に示すように、記録データ信号（Ｈ＿ＤＡＴＡ）で送信されるブロック選択データの最上位ビットであるビット４は常に“１”の状態である。そのため、ラッチ幅検出回路２０５により検出された、ラッチ信号（Ｈ＿ＬＡＴＣＨ）のパルス幅がＷｉｄｔｈ２の場合、１ビットラッチ２０６の出力は“１（ハイ）”となる。この場合、ブロックデータインクリメント回路２０４からは、５ビットラッチ２０１’のビット３〜０のデータに“１”が加算されたデータが出力される。一方、検出されたラッチ信号（Ｈ＿ＬＡＴＣＨ）のパルス幅がＷｉｄｔｈ１の場合には、１ビットラッチ２０６の出力は“０（ロー）”にリセットされる。
【０１０４】
図１３〜図１４に示されるように、通常記録動作時、高速記録動作時共に、ラッチ信号（Ｈ＿ＬＡＴＣＨ）のパルス幅はＷｉｄｔｈ１、Ｗｉｄｔｈ２の繰り返し波形が入力される。高速記録動作時は、上述のようにブロック選択データの最上位ビット（左端ビット）のビット４は常に“１”の状態であるので、ラッチ信号（Ｈ＿ＬＡＴＣＨ）のパルス幅がＷｉｄｔｈ２の際にブロック選択データの値がインクリメントされる。
【０１０５】
また、高速記録動作時には、図１４に示したように、ヒータ信号（Ｈ＿ＨＥＡＴ）は周期Ｔ／２毎にアサートされる。そのため、１ビットラッチ２０６の出力が“１（ハイ）”の際には、ブロックデータインクリメント回路２０４により、５ビットラッチ２０１’のビット３〜０のデータ値に“１”が加算され、その加算結果が４→１６デコーダ２０３に入力される。
【０１０６】
図１４に示す例では、前の周期Ｔでブロック選択データ“１００００”が送信され、その次の周期Ｔでブロック選択データ“１１０００”が送信されている間に、ブロック０と１のヒータが駆動され２ブロック分の記録動作が実行される。また更に次の周期でブロック選択データ“１０１００”が送信されている間に、ブロック８とブロック９のヒータが駆動され、２ブロック分の記録動作が実行される。
【０１０７】
図１５は実施例２に従う記録ヘッドが実行する高速記録の処理を示すフローチャートである。
【０１０８】
まず、ステップＳ２０１で記録タイミングを示すラッチ信号（Ｈ＿ＬＡＴＣＨ）が入力されたことが判別されると、処理はステップＳ２０２で、ラッチ幅検出回路２０５によりラッチ信号（Ｈ＿ＬＡＴＣＨ）のパルス幅を検出する。
【０１０９】
ここで、そのパルス幅がＷｉｄｔｈ１であった場合、処理はステップＳ２０３に進む。ステップＳ２０３では、１６ビットラッチ２０２と５ビットラッチ２０１’に夫々、記録データとブロック選択データをラッチし、さらに１ビットラッチ２０６をクリアする。次に、ステップＳ２０４ではヒータ信号（Ｈ＿ＨＥＡＴ）を印加して、ラッチされた記録データとブロック選択データにより選択されたヒータを駆動する。その後、処理はステップＳ２０５に進む。
【０１１０】
さて、ステップＳ２０２で検出された幅がＷｉｄｔｈ１でない場合、処理はステップＳ２０６に進み、さらにその検出されたパルス幅がＷｉｄｔｈ２であるかどうかを調べる。ここで、そのパルス幅がＷｉｄｔｈ２であった場合、処理はステップＳ２０７に進み、１ビットラッチ２０６に５ビットラッチ２０１’にラッチされた５ビットのデータの最上位ビットのデータをラッチする。その後、ステップＳ２０４ではその最上位ビット（ビット４）のデータの値が“１”であれば、１ビットラッチ２０６の出力は“１（ハイ）”となり、ブロックデータインクリメント回路２０４で＋１が加算された値が示すブロックのヒータが駆動される。
【０１１１】
ステップＳ２０５では、全記録データに対する印刷が終了したかどうかを調べる。ここで、印刷終了ではないと判断された場合、処理はステップＳ２０１に戻り、次の記録タイミングを示すラッチ信号（Ｈ＿ＬＡＴＣＨ）の入力を待ち合わせる。これに対して、全記録データが印刷終了したと判断されれば、処理は終了する。
【０１１２】
従って以上説明した実施例に従えば、検出したラッチ信号のパルス幅に応じて、記録ヘッドに入力されたブロック選択データをインクリメントするかどうかを判定し、インクリメントする場合、選択されたブロックと別のブロックのヒータを駆動選択する。これにより、一回の記録データ送信で異なる複数のブロックのヒータを用いた記録動作を行うことが可能となる。これにより、印刷成果物の記録濃度を下げることなく、また記録ヘッドへのデータ送信周波数を上げることなく、記録高速化を行う事が可能となる。
【０１１３】
なお、この実施例ではインクリメントによって、ブロック選択データを“１”加算した例を示したが、ブロック選択データを“−１”した場合にも同様の効果が得られる。さらに、加算或いは減算する値が“２”或いは“３”などの場合で、連続したブロックでなくとも同様の効果が得られることは容易に推察できる。
【０１１４】
また、この構成実現にはデータ送信側からすれば、ＭＯＤＥ信号の切り替えによってシーケンスコントローラの動作を切り替えることと、ラッチ信号の波形を１周期で２つの異なる幅のパルスで構成するように信号発信することが必要なだけである。また、データを受信する記録ヘッドの側からすれば、図１７と比較して、図４と図１１に示すように、ヘッドロジックでシフトレジスタとラッチの容量を数ビット増やすことと、わずかな回路を増設することに過ぎない。
【０１１５】
従って、以上説明した２つの実施例に従えば、回路の変更と回路規模の増大を最小限に抑えつつ、高速記録における記録濃度の低下を抑えることを実現できる。
【符号の説明】
【０１１６】
２００  シフトレジスタ、２０１  ４ビットラッチ、２０２  １６ビットラッチ
２０４  ブロックデータインクリメント回路、２１１  記録要素
【図１】
2015182391.tif 000003
【図２】
2015182391.tif 000004
【図３】
2015182391.tif 000005
【図４】
2015182391.tif 000006
【図５】
2015182391.tif 000007
【図６】
2015182391.tif 000008
【図７】
2015182391.tif 000009
【図８】
2015182391.tif 000010
【図９】
2015182391.tif 000011
【図１０】
2015182391.tif 000012
【図１１】
2015182391.tif 000013
【図１２】
2015182391.tif 000014
【図１３】
2015182391.tif 000015
【図１４】
2015182391.tif 000016
【図１５】
2015182391.tif 000017
【図１６】
2015182391.tif 000018
【図１７】
2015182391.tif 000019
【図１８】
2015182391.tif 000020
【図１９】
2015182391.tif 000021
【図２０】
2015182391.tif 000022
【図２１】
2015182391.tif 000023