(57)【要約】【課題】負荷変化時にもＰＦＣ回路を制御し、ＰＦＣ回路から、負荷の変化に追従して高効率を実現する安定した出力電圧が得られるＡＣ／ＤＣコンバータの実現。【解決手段】整流回路11と、インダクタンス素子、スイッチング素子およびダイオードを有し、スイッチング素子をオン／オフ制御して目標電圧に応じて昇圧するＰＦＣ回路12と、所定の電圧値の直流電圧電源に変換するＤＣ／ＤＣ変換回路13と、出力電流が低い領域では低く、高い領域では高くなるように、目標電圧を指示する目標電圧指令生成回路51と、目標電圧を、出力電流が低い状態から高い状態に遷移する時には短い第１の期間で変化させ、高い状態から低い状態に遷移する時には長い第２の期間で変化するように変換する目標電圧変換回路53と、変換目標電圧に応じてＰＦＣ回路のスイッチング素子のオン／オフ制御信号を生成する電圧指令生成回路50と、を有するＡＣ／ＤＣコンバータ。【選択図】図９
2015119596.tif 000002
【特許請求の範囲】
【請求項１】
交流入力を整流する整流回路と、
インダクタンス素子、スイッチング素子およびダイオードを有し、前記スイッチング素子をオン／オフ制御して、前記整流回路の出力を、目標電圧に応じて昇圧して出力するＰＦＣ回路と、
前記ＰＦＣ回路の出力を所定の電圧値の直流電圧電源に変換するＤＣ／ＤＣ変換回路と、
前記ＤＣ／ＤＣ変換回路の出力電流が低い領域では低く、前記ＤＣ／ＤＣ変換回路の出力電流が高い領域では高くなるように、前記目標電圧を指示する目標電圧指令生成回路と、
前記目標電圧指令生成回路から指示された前記目標電圧を、前記ＤＣ／ＤＣ変換回路の出力電流が低い状態から高い状態に遷移する時には第１の期間で変化させ、前記ＤＣ／ＤＣ変換回路の出力電流が高い状態から低い状態に遷移する時には前記第１の期間より長い第２の期間で変化するように変換して変換目標電圧を生成する目標電圧変換回路と、
前記変換目標電圧に応じて前記ＰＦＣ回路の前記スイッチング素子のオン／オフ制御信号を生成する電圧指令生成回路と、を備えることを特徴とするＡＣ／ＤＣコンバータ。
【請求項２】
前記目標電圧変換回路は、
直前の前記変換目標電圧を保持する容量素子と、
前記目標電圧指令生成回路から指示された前記目標電圧と前記容量素子の保持する電圧差に応じて前記容量素子を充放電する充放電回路と、
前記容量素子と前記充放電回路の間に接続された充電経路と、
前記容量素子と前記充放電回路の間に接続された放電経路と、を備え、
前記充電経路の抵抗は、前記放電経路の抵抗より小さいことを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ。
【請求項３】
前記充電経路は、直列に接続された第１ダイオードと第１抵抗を有し、前記第１ダイオードは、前記充放電回路から前記容量素子に向かって順方向に接続され、
前記放電経路は、直列に接続された第２ダイオードと第２抵抗を有し、前記第２ダイオードは、前記容量素子から前記充放電回路に向かって順方向に接続され、前記第２抵抗の抵抗値は、前記第１抵抗の抵抗値より大きい、請求項２に記載のＡＣ／ＤＣコンバータ。
【請求項４】
交流入力を整流し、整流電圧を目標電圧に応じて昇圧した後、所定の電圧値の直流電圧にＤＣ／ＤＣ変換して出力するＡＣ／ＤＣ変換方法であって、
ＤＣ／ＤＣ変換した出力電流を検出し、
検出した前記出力電流が低い領域では低く、検出した前記出力電流が高い領域では高くなる前記目標電圧を指示し、
前記目標電圧を、前記出力電流が低い状態から高い状態に遷移する時には第１の期間で変化させ、高い状態から低い状態に遷移する時には前記第１の期間より長い第２の期間で変化するように変換して変換目標電圧を生成し、
前記変換目標電圧に応じて前記整流電圧の昇圧を制御する、ことを特徴とするＡＣ／ＤＣ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣ／ＤＣコンバータおよびＡＣ／ＤＣ変換方法に関する。
【背景技術】
【０００２】
電子機器の電源に、交流を直流に変換するＡＣ／ＤＣコンバータが広く使用されている。一般に電気機器ではランニングコストを抑えるために、ＡＣ／ＤＣコンバータをできる限り効率の良い動作点で運転することが求められる。また、ＡＣ／ＤＣコンバータの出力は、高調波が少ないことが求められる。
【０００３】
ＡＣ／ＤＣコンバータは、一般に１００Ｖ〜２４０Ｖの商用交流電源が入力され、ダイオード素子により全波整流され、直流電圧（脈流）が形成される。この直流電圧は、ＰＦＣ(Power Factor Correction)回路のスイッチング素子でオン／オフすることにより、昇圧される。昇圧した電圧は、ＤＣ／ＤＣ変換回路で、一石フォワードコンバータのスイッチング素子でオン／オフすることにより一旦直流から交流に変換され、交流を絶縁トランスに入力することで降圧し、整流回路で直流に変換される。このようにして、最終的には１２Ｖ〜４８Ｖの低電圧の直流に変換される。
【０００４】
例えば、サーバ装置において省電力機能を実現するために、ＣＰＵを高負荷処理状態とアイドル状態との間で遷移させるが、それに応じて装置に実装されている電源ユニットをオン（ＯＮ）／オフ（ＯＦＦ）する場合がある。このような動作が発生すると消費電流が大きく変動し、電圧へ影響して電圧変動も大きくなる。電圧変動が大きいと装置の誤動作を発生させる。そのため、サーバ装置の安定動作には、電源の電圧変動を低減することが求められる。
【０００５】
一般に、電源回路の応答速度が速いと電圧変動は小さくでき、応答速度が遅いと電圧変動は大きくなる。
【０００６】
ＰＦＣ回路における損失の主要因はダイオード、ＦＥＴ等のスイッチング損失とダイオード、ＦＥＴ、チョークコイル等の抵抗損失に分けられる。これらの損失の割合は回路の仕様によって変わるが、出力電流の低い領域ではスイッチング損失の割合が大きく、出力電流の高い領域では抵抗損失の割合が大きくなる。従って、出力電流の低い領域ではＰＦＣ回路の出力電圧を低くする(昇圧比を小さくする)方が、スイッチング損失が減るため変換効率が良い。一方、出力電流の高い領域ではＰＦＣ回路の出力電圧を高くした方が、電流が減り抵抗損失が減るため効率は良い。このため、従来はシステムに要求される電流値に合わせて効率が高くなるようなＰＦＣ回路の出力電圧に設定していた。
【０００７】
ＡＣ／ＤＣコンバータの効率を一層向上するために、負荷（出力電流）に応じてＰＦＣ回路の出力電圧を切替えることが提案されている。このようなＡＣ／ＤＣコンバータでは、ＤＣ／ＤＣ変換回路の出力電流を検出し、出力電流が低い領域ではＰＦＣ回路の出力電圧を低くし、高い領域ではＰＦＣ回路の出力電圧を高くするように目標電圧を指示する。そして、ＰＦＣ回路の出力電圧が目標電圧となるように、ＰＦＣ回路のＦＥＴのオン／オフを制御する。この結果ＰＦＣ回路は、目標電圧に応じた出力電圧を出力し、広い負荷（出力電流）値の範囲にわたり、高い効率が得られる。
【０００８】
しかし、上記のＡＣ／ＤＣコンバータでは、低い出力電流を検出するとすぐにＰＦＣ回路の出力電圧を低下させ、高い出力電流を検出するとすぐにＰＦＣ回路の出力電圧を上昇させる。そのため、出力電流が短い周期で変動した場合、ＰＦＣ回路の出力電圧が高電圧から低電圧、低電圧から高電圧に遷移する途中に電圧が変動するため、ＰＦＣ回路の出力電圧が安定しないという問題がある。
【０００９】
そこで、負荷（出力）が高い時には、ＰＦＣ回路をオンしてＰＦＣ回路の出力電圧を上昇させ、負荷（出力電流）が低い時には、ＰＦＣ回路をオフしてＰＦＣ回路の出力電圧を低下させ、ＰＦＣのオンからオフへの切り替えを遅延させることが提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−２６１０４２号公報
【特許文献２】国際公開第２００４／０５９８２２号
【発明の概要】
【発明が解決しようとする課題】
【００１１】
一般に、応答速度を速くするためには、ＰＦＣ回路の出力電圧を高くすることが望ましい。一方、効率高くするためには、低い負荷（出力電流）領域で、ＰＦＣ回路の出力電圧を低くすることが望ましい。
【００１２】
上記のＰＦＣ制御回路をオン／オフする構成では、出力電流が低くなるとＰＦＣ回路を停止するため、すなわち、ＰＦＣ回路の出力電圧を低くするため、応答速度が遅く、このとき電流変動が発生すると電圧変動が大きくなる問題がある。加えて、出力電流が再度大きくなったときには、ＰＦＣ回路を起動するが一定の時間を要する。このとき、ＰＦＣ回路は一定時間無制御となるため、応答速度が遅くなり、電流変動が発生すると電圧変動が大きくなる。
【課題を解決するための手段】
【００１３】
第１の態様のＡＣ／ＤＣコンバータは、交流入力を整流する整流回路と、ＰＦＣ回路と、ＤＣ／ＤＣ変換回路と、目標電圧指令生成回路と、目標電圧変換回路と、電圧指令生成回路と、を有する。ＰＦＣ回路は、インダクタンス素子、スイッチング素子およびダイオードを有し、スイッチング素子をオン／オフ制御して、整流回路の出力を、目標電圧に応じて昇圧して出力する。ＤＣ／ＤＣ変換回路は、ＰＦＣ回路の出力を所定の電圧値の直流電圧電源に変換する。目標電圧指令生成回路は、ＤＣ／ＤＣ変換回路の出力電流が低い領域では低く、ＤＣ／ＤＣ変換回路の出力電流が高い領域では高くなるように、目標電圧を指示する。目標電圧変換回路は、目標電圧指令生成回路から指示された目標電圧を、ＤＣ／ＤＣ変換回路の出力電流が低い状態から高い状態に遷移する時には第１の期間で変化させ、ＤＣ／ＤＣ変換回路の出力電流が高い状態から低い状態に遷移する時には第１の期間より長い第２の期間で変化するように変換して変換目標電圧を生成する。電圧指令生成回路は、変換目標電圧に応じてＰＦＣ回路のスイッチング素子のオン／オフ制御信号を生成する。
【００１４】
第２の態様のＡＣ／ＤＣ変換方法は、交流入力を整流し、整流電圧を目標電圧に応じて昇圧した後、所定の電圧値の直流電圧にＤＣ／ＤＣ変換して出力する方法である。第２の態様のＡＣ／ＤＣ変換方法によれば、ＤＣ／ＤＣ変換した出力電流を検出し、検出した出力電流が低い領域では低く、検出した出力電流が高い領域では高くなる目標電圧を指示する。さらに、目標電圧を、出力電流が低い状態から高い状態に遷移する時には第１の期間で変化させ、高い状態から低い状態に遷移する時には第１の期間より長い第２の期間で変化するように変換して変換目標電圧を生成する。そして、変換目標電圧に応じて整流電圧の昇圧を制御する。
【発明の効果】
【００１５】
実施形態によれば、負荷（出力電流）の変化時にもＰＦＣ回路を制御し、ＰＦＣ回路から負荷（出力電流）の変化に追従して高効率を実現する安定した出力電圧が得られるＡＣ／ＤＣコンバータおよびＡＣ／ＤＣ変換方法が実現される。
【図面の簡単な説明】
【００１６】
【図１】図１は、一般的なＡＣ／ＤＣコンバータの回路構成を示す図であり、（Ａ）が回路ブロック図であり、（Ｂ）が回路図である。
【図２】図２は、図１において、電圧指令生成回路の具体的な回路例を示した図である。
【図３】図３は、図２のＰＦＣ回路の動作を示すタイムチャートである。
【図４】図４は、ＰＦＣ回路の出力電圧（３７０Ｖ、４００Ｖ）が異なる場合の、定格電流に対する出力電流比に対する回路効率の変化を示す図である。
【図５】図５は、ＰＦＣ回路の出力電圧を変更するＡＣ／ＤＣコンバータの回路構成を示す図である。
【図６】図６は、図５のＰＦＣ回路の動作を示すタイムチャートである。
【図７】図７は、ＰＦＣ回路の出力電圧を切り替える別の制御方式を用いたＡＣ／ＤＣコンバータの回路構成の例を示す図であり、特許文献２に記載されたスイッチング電源装置の回路図である。
【図８】図８は、図７のＡＣ／ＤＣコンバータの動作を示すタイムチャートである。
【図９】図９は、第１実施形態のＡＣ／ＤＣコンバータの回路構成を示す図である。
【図１０】図１０は、第１実施形態のＡＣ／ＤＣコンバータの目標電圧変換回路の動作を示すタイムチャートである。
【図１１】図１１は、第２実施形態のＡＣ／ＤＣコンバータの回路構成を示す図である。
【発明を実施するための形態】
【００１７】
実施形態を説明する前に、一般的なＡＣ／ＤＣコンバータについて説明する。
図１は、一般的なＡＣ／ＤＣコンバータの回路構成を示す図であり、（Ａ）が回路ブロック図であり、（Ｂ）が回路図である。
【００１８】
ＡＣ／ＤＣコンバータ１０は、例えば、１００Ｖ〜２４０Ｖの商用電源１から交流（ＡＣ）入力を受け、直流に変換した後昇圧し、１２Ｖ〜４８Ｖの所定の直流電圧にＤＣ／ＤＣ(DC/DC conversion)変換して、負荷（情報機器等）３に出力する。
【００１９】
図１に示すように、ＡＣ／ＤＣコンバータ１０は、交流（ＡＣ）入力を整流して直流に変換する整流回路１１と、整流回路の出力する直流電圧を昇圧するＰＦＣ回路１２と、ＰＦＣ回路１２の出力を絶縁し降圧するＤＣ／ＤＣ変換回路１３と、を有する。整流回路１１、ＰＦＣ回路１２、ＤＣ／ＤＣ変換回路１３として、様々な回路方式が存在するが、以下の説明は、図１に示す回路を例として行う。
【００２０】
整流回路１１は、４個のダイオード素子を接続した構成を有し、直流電圧の全波整流波形が形成される。ＰＦＣ回路１２は、整流回路１１の出力する直流電圧を、スイッチング素子（ＦＥＴ）Ｑ1でオン／オフ（ＯＮ／ＯＦＦ）することにより昇圧する。例えば、ＰＦＣ回路１２は、ＤＣ３５０Ｖ〜４００Ｖに昇圧する。電圧指令生成回路５０は、ＰＦＣ回路１２の出力電圧（図１では容量Ｃbの端子電圧）に応じてスイッチング素子Ｑ1をオン／オフする電圧指令を生成する。
【００２１】
ＤＣ／ＤＣ変換回路１３は、ＰＦＣ回路１３で昇圧した電圧が入力し、一石フォワードコンバータのスイッチング素子Ｑp1でオン／オフすることで直流を一端交流に変換し、絶縁トランスＴに入力する。トランスＴで降圧した電圧は、ダイオードＤ6および容量Ｃoからなる整流回路で直流に変換され、最終的には１２Ｖ〜４８Ｖの低電圧の直流に変換され、負荷３に出力される。出力電圧検出回路１５は、出力電圧Ｖoutを検出し、ＤＣ／ＤＣ部制御回路は、出力電圧Ｖoutが所定の電圧になるように、スイッチング素子Ｑp1でオン／オフする。
【００２２】
図２は、図１において、電圧指令生成回路５０の具体的な回路例を示した図である。なお、図示を簡単にするために、ＤＣ／ＤＣ部制御回路１４および出力電圧検出回路１５の図示は省略している。以下の図においても、同様にこれらの回路ブロックを省略する場合がある。
図２に示すように、電圧指令生成回路５０は、出力電圧Ｖoutと基準電位Ｖrefとの差電圧を生成し、差電圧を三角波と比較してＰＷＭ(Pulse Width Modulation)信号である電圧指令を生成する。基準電位Ｖrefは固定値である。このように、図２のＰＦＣ回路１２では、ＰＦＣ回路１２の出力電圧ＶPFCを検出し、検出値をフィードバックし、電圧指令生成回路５０が、ＶPFCが固定値の目標電圧ＶrefになるようにＱ1をオン／オフする電圧指令を出力する。この結果、ＰＦＣ回路１２の出力電圧ＶPFCは一定に保たれる。
【００２３】
図３は、図２のＰＦＣ回路の動作を示すタイムチャートである。
図３において、基準電位Ｖrefは４００Ｖで一定である。期間ｔ０〜ｔ１で、出力電流IOは０％であり、ＰＦＣ回路の出力電圧ＶPFCは、変動なしの定常状態とする。期間ｔ１〜ｔ２で、出力電流IOが０％から５０％に急峻に増加したとき、ＰＦＣ回路の出力電圧ＶPFCは減少する。このときＰＦＣ回路はＶref＝４００Ｖの応答速度で４００Ｖに追従しようとするが、図示のように、ＰＦＣ回路の出力電圧ＶPFCは変動し、ＡＣ／ＤＣコンバータの出力電圧VOも変動する。
【００２４】
期間ｔ２〜ｔ３で、出力電流IOが５０％から０％に急峻に減少したとき、ＰＦＣ回路の出力電圧ＶPFCは増加し、ＰＦＣ回路の過電圧検出点に到達する。過電圧検出点に到達するとフィードバックが飽和し電圧が一定となる。期間ｔ３〜ｔ４で再度出力電流は０％〜５０％へ増加し、ＰＦＣ回路の出力電圧ＶPFCはｔ２のときと同様に減少する。
【００２５】
以上のように、図１から図３で説明したＰＦＣ回路１２は、出力電流が短い周期で変動した場合、ＰＦＣ回路の出力電圧が安定しないという問題がある。
図１の（Ｂ）に示した回路は、広く知られているので、これ以上の説明は省略する。
【００２６】
ＰＦＣ回路１２における損失の主要因は、ダイオードＤ5およびＱ1（ＦＥＴ）等のスイッチング損失と、ダイオードＤ5、Ｑ1（ＦＥＴ）およびチョークコイルＬ1等の抵抗損失に分けられる。これらの損失の割合は、回路の仕様によって変わるが、出力電流の低い領域ではスイッチング損失の割合が大きく、出力電流の高い領域では抵抗損失の割合が大きくなる。従って、出力電流の低い領域では出力電圧を低くする(昇圧比を小さくする)方が、スイッチング損失が減るため変換効率が良い。一方、出力電流の高い領域では出力電圧を高くした方が、電流が減り抵抗損失が減るため効率は良い。このため、これまでは、システムに要求される電流値に合わせてできるだけ効率が高くなるように、ＰＦＣ回路１２の出力電圧、すなわち基準電位Ｖrefを設定していた。
【００２７】
図４は、ＰＦＣ回路１２の出力電圧（３７０Ｖ、４００Ｖ）が異なる場合の、定格電流に対する出力電流比に対する回路効率の変化を示す図である。
【００２８】
図４において、実線で示すように、ＰＦＣ回路では、出力電流によって変換効率の特性が異なる。出力電流の低い領域では、ＰＦＣ回路の出力電圧を３７０Ｖに設定した方が変換効率は良い。一方、一点鎖線で示すように、ＰＦＣ回路は、出力電流の高い領域では出力電圧を４００Ｖに設定したほうが変換効率は良い。
【００２９】
しかし、図２の回路では、ＰＦＣ回路１２の出力電圧ＶPFCを変更できないため、低い電流領域、あるいは高い電流領域において効率がより高い動作ポイントで運転することができない。またサーバでは、ランニングコストの削減や省電力による環境配慮の観点から次の省電力機能を実現する。ＣＰＵの高負荷処理状態とアイドル状態とを遷移したり、装置に実装されているユニットの電源のオン／オフしたりする機能がある。これらの動作が発生すると消費電流の変動は大きくなり、これは電圧変動へ影響し電圧変動も大きくなる。電圧変動が大きいと装置の誤動作を発生させる。よって、電圧変動を低減すること、サーバ装置の安定動作が要求される。
【００３０】
また、サーバ装置の負荷は、半導体部品では数μｓｅｃ〜数百μｓｅｃのオーダ（程度）で変動し、サーバ装置としては数ｍｓｅｃ以上のオーダでの安定動作が要求される。これらのため、ＡＣ／ＤＣコンバータ内のＰＦＣ回路やＤＣ／ＤＣ変換回路、サーバ装置内のＤＣ／ＤＣ変換回路の電圧変動を少なくすることは重要である。
【００３１】
そこで、図４で３７０Ｖ設定と４００Ｖ設定の効率曲線が交差する点で設定電圧を切り替えるような制御を行ことにより、出力電流が低い領域、高い領域でも変換効率を上げたＰＦＣ回路が提案されている。図４では、ＰＦＣ回路の出力電圧３７０Ｖと４００Ｖの交差点は、出力電流が約６０％（定格出力電流を１００％とする）のときであり、出力電流が６０％未満のときはＰＦＣ回路の出力電圧を３７０Ｖに設定し、６０％以上のときは４００Ｖに設定する。
【００３２】
図５は、ＰＦＣ回路１２の出力電圧ＶPFCを変更するＡＣ／ＤＣコンバータの回路構成を示す図である。
図５の回路は、ＤＣ／ＤＣ変換回路１３の出力電流ＩOを検出する出力電流検出回路５２および目標電圧指令生成回路５１を加えたことが、図２の回路と異なり、他は同じである。目標電圧指令生成回路５１は、出力電流検出回路５２の検出したＤＣ／ＤＣ変換回路１３の出力電流ＩOから、目標電圧Ｖrefを生成する。図２の回路では、Ｖrefは固定値であったが、図５の回路では、目標電圧Ｖrefは、出力電流ＩOが低い時には小さい値であり、出力電流ＩOが高い時には大きい値であるように指示される。目標電圧Ｖrefは、出力電流ＩOに比例しても、段階的に変化してもよい。例えば、２段階で変化する場合には、出力電流Ｉoが低い領域ではＰＦＣ回路の出力電圧の目標電圧Ｖrefを低くし（３７０Ｖ）、Ｉoが高い領域ではＰＦＣ回路の出力電圧ＶFCfを高くする（４００Ｖ）ように、目標電圧Ｖrefを指示する。電圧指令生成回路５０は、ＰＦＣ回路１２の出力電圧ＶPFCが、目標電圧指令生成回路５１の出力するＶrefとなるようにＱ1のオン／オフを制御する電圧指令を出力する。この結果、ＰＦＣ回路１２は、目標電圧Ｖrefに応じた出力電圧ＶPFCを出力する。そして、出力電流ＩoよってＰＦＣ回路１２の出力電圧ＶPFCが可変し、図４において破線で示す効率曲線を実現する。
【００３３】
ＰＦＣ回路では、ＰＦＣ回路の出力電圧が低いと出力電流変動に対する応答速度が遅くなるため、電圧変動が大きくなり回路の安定性が悪化する問題がある。ここで、図４のような効率特性を持つＰＦＣ回路を例として考える。効率に関しては、出力電流ＩOが低い領域ではＶref＝３７０Ｖ、出力電流ＩOが高い領域ではＶref＝４００Ｖに設定すると効率が良い。このため、図５のＰＦＣ回路では、効率を上げるために出力電流ＩOに応じてＰＦＣ回路の出力電圧ＶFCfを上記のように切り替える。
【００３４】
一方応答速度に関しては、３７０Ｖ設定時では応答速度は遅く、４００Ｖ設定時では応答速度は３７０Ｖの場合と比較し速くなる。応答が遅くなると、ＰＦＣ回路に急峻な負荷変動が発生したとき、ＰＦＣ回路の出力電圧ＶFCfの変動が大きくなる。
【００３５】
図３の場合と同様に、出力電流ＩOが急峻に０％から５０％に交互に変動する場合を考える。出力電流ＩOの変動の振幅が大きければ大きいほど、ＰＦＣ回路の出力電圧ＶFCfの変動は大きくなる。また、出力電流ＩOが０％と５０％を交互に変動する限りは、電圧切り替え点は、６０％未満のため、ＰＦＣ回路の出力電圧ＶFCfは３７０Ｖである。
【００３６】
図６は、図５のＰＦＣ回路の動作を示すタイムチャートである。
図６において、期間ｔ０’〜ｔ１’は図３と同様である。期間ｔ１’〜ｔ２’でＶPFCは減少し、目標電圧が３７０Ｖ設定であるため、図３の目標電圧４００Ｖと比較して、応答速度が遅くなり、電圧の減少量は図３の場合より増加する。減少した後、元の電圧３７０Ｖに追従する。期間ｔ２’〜ｔ３’でＶPFCは増加し、過電圧検出点に到達する。期間ｔ３’〜ｔ４’でＶPFCは減少し、フィードバックが飽和し、Ｖref＝３７０Ｖの応答速度となるため（Ｖref＝４００Ｖの場合より遅い）、過電圧点からの復帰も遅い。このため、電圧の減少量は期間ｔ１’〜ｔ２’よりさらに増加する。
【００３７】
ＰＦＣ回路の出力電圧ＶPFCが変動すると、後段に位置するＤＣ／ＤＣ変換回路の出力電圧ＶOも変動する。また、ＰＦＣ回路の出力電圧ＶPFCの変動量が多いと、ＤＣ／ＤＣ変換回路の出力電圧ＶOの変動量も多くなる。一般にＡＣ／ＤＣコンバータの仕様のひとつとして、出力電圧精度(安定度)がある。出力電圧精度の仕様を満たすために、急峻な電流変動が発生しても出力電圧の変動を少なくすることは重要である。
【００３８】
また、ＰＦＣ回路の出力電圧を切り替える別の制御方式を用いたＡＣ／ＤＣコンバータが提案されている。
図７は、ＰＦＣ回路の出力電圧を切り替える別の制御方式を用いたＡＣ／ＤＣコンバータの回路構成の例を示す図であり、特許文献２に記載されたスイッチング電源装置の回路図である。
また、図８は、特許文献２に記載された図７のＡＣ／ＤＣコンバータの動作を示すタイムチャートである。
【００３９】
図７のＡＣ／ＤＣコンバータについては、特許文献２に詳細に説明されているので、詳しい説明は省略し、関係する部分についてのみ説明する。
図７のＡＣ／ＤＣコンバータでも回路の高効率化のために、出力電流ＩOが高い領域ではＰＦＣ回路の高電圧、出力電流が低い領域では低電圧に出力電圧を制御している。図７の回路では、負荷状態検出回路４０は、出力電流を検出せずに、ＤＣ／ＤＣ部制御回路３５からのデータで、負荷状態が軽い、言い換えれば出力電流が低いか、負荷状態が重い、言い換えれば出力電流が高いかを検出している。期間設定回路４１は、負荷状態検出回路４０の検出した負荷状態の情報を、その変化方向に応じて期間を設定して出力する。ＰＦＣオンオフ切換回路４２は、期間設定回路４１を介して送られた負荷状態の情報に応じて、ＰＦＣ部制御回路２５をオンするかオフするかを制御する。ＰＦＣ部制御回路２５は、図２の電圧指令生成回路と同じ機能を有する。図７のＡＣ／ＤＣコンバータでは、負荷状態が重い時（出力電流が高い時）には、ＰＦＣ部制御回路２５をオンし、負荷状態が軽い時（出力電流が低い時）には、ＰＦＣ部制御回路２５をオフする。このように、図７のＡＣ／ＤＣコンバータでは、ＰＦＣ部制御回路２５をオン／オフ制御することにより、ＰＦＣ回路の出力電圧を制御し、高効率化を図っている。さらに、期間設定回路４１は、負荷が軽減された時には、負荷状態が軽減されとの情報を、遅延してＰＦＣオンオフ切換回路４２に伝える。これにより、負荷が軽減された時に、ただちにＰＦＣ回路２０をオフするのではなく、遅れてＰＦＣ回路２０をオフするので、負荷状態が短時間で変動した場合でも、ＰＦＣ回路の出力が安定する。
【００４０】
前述のように、応答速度を速くするためには、ＰＦＣ回路の出力電圧を高くする。一方、効率高くするためには、低い電流領域で、ＰＦＣ回路の出力電圧を低くする。図７のＡＣ／ＤＣコンバータでは、出力電流が低くなるとＰＦＣ回路２０を停止するため、すなわち、ＰＦＣ回路２０の出力電圧を低くするため、応答速度が遅くなる。そのため、このとき電流変動が発生すると電圧変動が大きくなる問題がある。
【００４１】
さらに、図７のＡＣ／ＤＣコンバータでは、出力電流が低い時にはＰＦＣ回路はオフされるので、再度出力電流が大きくなったとき、ＰＦＣ回路をオンするが、起動するためには一定の時間を要する。このとき、ＰＦＣ回路は一定時間無制御となるため、応答速度が遅くなり、電流変動が発生すると電圧変動が大きくなるという問題がある。
【００４２】
以下に説明する実施形態では、上記の問題点を解消した、負荷（出力電流）の変動があっても安定した電圧を出力する高い効率のＡＣ／ＤＣコンバータが開示される。
【００４３】
図９は、第１実施形態のＡＣ／ＤＣコンバータの回路構成を示す図である。
第１実施形態のＡＣ／ＤＣコンバータは、整流回路１１と、ＰＦＣ回路１２と、ＤＣ／ＤＣ変換回路１３と、電圧指令生成回路５０と、目標電圧指令生成回路５１と、出力電流検出回路５２と、目標電圧変換回路５３と、を有する。言い換えれば、第１実施形態のＡＣ／ＤＣコンバータは、目標電圧変換回路５３を設けたことが、図５のＡＣ／ＤＣコンバータと異なり、他の部分は同じである。
【００４４】
第１実施形態のＡＣ／ＤＣコンバータでは、図５の回路と同様に、出力電流検出回路５２がＤＣ／ＤＣ変換回路１３の出力電流ＩOを検出し、目標電圧生成回路５１は、検出した出力電流ＩOに応じたＰＦＣ回路１２の目標電圧Ｖrefを出力する。目標電圧Ｖrefは、出力電流ＩOが低い時には小さい値であり、出力電流ＩOが高い時には大きい値であるように生成される。目標電圧Ｖrefは、出力電流ＩOに比例しても、段階的に変化してもよい。ここでは、出力電流Ｉoが低い領域では低い目標電圧Ｖref＝３７０Ｖが、Ｉoが高い領域では高い目標電圧Ｖref＝４００Ｖが出力される。なお、目標電圧生成回路５１から出力される目標電圧Ｖrefは、演算に使用するので、その電圧値である必要はなく、対応する電圧、例えば、１／５０のスケールの電圧でもよい。
【００４５】
目標電圧変換回路５３は、目標電圧生成回路５１から出力された目標電圧Ｖrefを変換目標電圧Ｖref’に変換する。図２および図５と同様に、電圧指令生成回路５０は、ＰＦＣ回路１２の出力電圧ＶPFCを変換目標電圧Ｖref’と比較し、その差に応じた電圧指令を生成して、Ｑ1に印加する。これにより、ＰＦＣ回路１２は、出力電圧ＶPFCが変換目標電圧Ｖref’になるように、Ｑ1のオン／オフが制御される。
【００４６】
図示のように、目標電圧変換回路５３は、アンプＡＭＰと、２個のダイオードＤ11およびＤ12と、２個の抵抗Ｒ1およびＲ2と、容量Ｃ1と、を有する。アンプＡＭＰは、反転入力と出力が接続され、非反転入力に目標電圧Ｖrefが入力される。容量Ｃ1は、他方の端子が接地され、一方の端子が、直列に接続したダイオードＤ11と抵抗Ｒ1、および直列に接続したダイオードＤ12と抵抗Ｒ2、を介してアンプＡＭＰの出力に接続される。言い換えれば、ダイオードＤ11と抵抗Ｒ1の列およびダイオードＤ12と抵抗Ｒ2の列は、並列に接続される。ダイオードＤ11は、アンプＡＭＰの出力から容量Ｃ1の一方の端子に向かって順方向に接続され、ダイオードＤ12は、容量Ｃ1の一方の端子からアンプＡＭＰの出力に向かって逆方向に接続される。抵抗Ｒ2の抵抗値は、抵抗Ｒ1の抵抗値より十分に大きい（例えば数十倍）である。変換目標電圧Ｖref’は、容量Ｃ1の一方の端子から出力される。
【００４７】
目標電圧Ｖrefが低い（＝３７０Ｖの）時、アンプＡＭＰの非反転入力、反転入力、出力および容量Ｃ1の一方の端子は低いレベルである。この状態で、目標電圧Ｖrefが高く（＝４００Ｖに）なると、アンプＡＭＰの非反転入力が高くなる。これに応じて、直列に接続したダイオードＤ11と抵抗Ｒ1を介して、アンプＡＭＰから容量Ｃ1に電流が流れ、容量Ｃ1を充電し、アンプＡＭＰの反転入力、出力および容量Ｃ1の一方の端子は高く（＝４００Ｖに）なる。この時、抵抗Ｒ1の抵抗値が小さいので、容量Ｃ1の一方の端子の電位は、短時間で急激に上昇する。
【００４８】
一方、目標電圧Ｖrefが高い（＝４００Ｖの）時、アンプＡＭＰの非反転入力、反転入力、出力および容量Ｃ1の一方の端子は高いレベルである。この状態で、目標電圧Ｖrefが低く（＝３７０Ｖに）なると、アンプＡＭＰの非反転入力が低くなる。これに応じて、直列に接続したダイオードＤ12と抵抗Ｒ2を介して、容量Ｃ1からアンプＡＭＰに電流が流れ、容量Ｃ1が放電し、アンプＡＭＰの反転入力、出力および容量Ｃ1の一方の端子は低く（＝３７０Ｖに）なる。この時、抵抗Ｒ2の抵抗値が大きいので、容量Ｃ2の一方の端子の電位は、長時間で緩やかに低下する。
【００４９】
以上の通り、目標電圧変換回路５３は、目標電圧生成回路５１から出力された目標電圧Ｖrefが高くなる時には変換目標電圧Ｖref’を急激に上昇させ、目標電圧Ｖrefが低くなる時には変換目標電圧Ｖref’を緩やかに（徐々に）低下させる。この場合の例では、容量Ｃ1は直前の変換目標電圧を保持する容量素子として機能し、反転入力と出力が接続されたアンプＡＭＰは目標電圧と容量Ｃ1の保持する電圧との差に応じて容量Ｃ1を充放電する充放電回路として機能する。直列に接続したダイオードＤ11と抵抗Ｒ1は、容量素子と充放電回路の間に接続された充電経路として機能し、直列に接続したダイオードＤ12と抵抗Ｒ2は、容量素子と充放電回路の間に接続された放電経路として機能する。
【００５０】
図１０は、第１実施形態のＡＣ／ＤＣコンバータの目標電圧変換回路５３の動作を示すタイムチャートである。
【００５１】
出力電流ＩOが、図１０の最上部に示す電流波形のように変化する場合、出力電流Ｉoが高い電流領域（縦軸がH:Highのとき）には、目標電圧Ｖrefは、高い電圧（H:Highレベル)に設定される。一方、出力電流Ｉoが低い電流領域（縦軸がL:Lowのとき）には、目標電圧Ｖrefは、低い電圧（L:Lowレベル）に設定される。目標電圧変換回路５３は、目標電圧ＶrefがＬからＨへ遷移する時にはすぐにＬからＨへ変化するように目標電圧Ｖrefを変換し、ＨからＬへ遷移する時には徐々にＨからＬに変化するように目標電圧Ｖrefを変換し、変換目標電圧Ｖref'とする。変換目標電圧Ｖref'は、図１０の上から２番目に示される。
【００５２】
したがって、目標電圧ＶrefがＬからＨへ遷移する時には、この遷移が電圧指令生成回路５０における電圧指令の生成にすぐに反映され、電圧指令のデューティが増加する。一方、目標電圧ＶrefがＨからＬへ遷移する時には、この遷移が電圧指令生成回路５０における電圧指令の生成に徐々に反映され、電圧指令のデューティが減少する。この場合でも、図１０の上から３番目に示されるように、ＰＦＣ回路１２は、動作を停止せず動き続け、ＰＦＣ回路１２の制御を行う。なお、電圧指令のデューティがゼロになれば、ＰＦＣ回路１２は、実質的に動作をしなくなるが、電圧指令生成回路５０が動作を停止することはない。このようにしてＰＦＣ回路１２の出力電圧ＶOは、図１０の最下部に示されるように、変換目標電圧Ｖref'に追従するように制御される。
【００５３】
第１実施形態では、出力電流が低くなってもＰＦＣ回路は停止しないため、制御可能状態が継続できる。また、出力電流が低下した場合には、徐々に目標電圧Ｖrefを低下させるため、ＰＦＣ回路の応答も遅延する。そのため、図１０に示すように、出力電流がＨからＬに遷移して、目標電圧がすぐにＬからＨに遷移しても、ＰＦＣ回路の出力電圧はまだ低下していないため、応答速度は速いままであり、電圧変動は小さくなる。
【００５４】
一方、出力電流がＬからＨに遷移して、目標電圧がＨからＬに遷移すると、その変化はすぐに電圧指令に反映され、ＰＦＣ回路の出力電圧はすぐに増加するため、応答速度はすぐに速くなり、電圧変動は小さい。
【００５５】
前述の特許文献２に開示された技術では、低い出力電流を検出すると一定時間後に出力電圧を落とすが、第１実施形態では、徐々に出力電圧を低下させるため、この一定時間の間分の効率は、特許文献２に開示された技術よりも高くなる。さらにサーバ装置で使用するＡＣ／ＤＣコンバータは、通常高い電流領域で使用している。そのため、基本的には効率の良い高い電圧を保持し、低い電流領域に入った場合はゆっくりと徐々に電圧を下げる方式のほうが、ＰＦＣ回路の出力電圧をすぐに低下させる方式より効率の面で有利である。
【００５６】
以上説明したように、第１実施形態のＡＣ／ＤＣコンバータは、出力電流が低下した場合も、ＰＦＣ回路を停止させないため、常に電圧制御が可能である。
さらに、出力電流が低下したことを検出すると、徐々であるがＰＦＣ回路の出力電圧を低下させるため、その変化時間分の効率がこれまでよりも高くなる。
【００５７】
さらに、出力電流が低下した場合に徐々にＰＦＣ回路の出力電圧を低下させるため、図１０のような短い周期での電流変動が発生しても応答速度が速いため、電圧変動が小さくなる。
【００５８】
第１実施形態のＡＣ／ＤＣコンバータでは、電圧指令生成回路５０、目標電圧指令生成回路５１および目標電圧変換回路５３をアナログ回路で形成したが、これらのすべてまたは一部をデジタル処理回路で形成することも可能である。次に説明する第２実施形態のＡＣ／ＤＣコンバータは、目標電圧指令生成回路５１および目標電圧変換回路５３をアナログ回路で形成する。
【００５９】
図１１は、第２実施形態のＡＣ／ＤＣコンバータの回路構成を示す図である。
第２実施形態のＡＣ／ＤＣコンバータは、目標電圧指令生成回路５１および目標電圧変換回路５３の代わりにＡ／Ｄ変換器６１、コンピュータ６２、Ｄ／Ａ変換器６３を設け、これらの回路の機能をデジタル処理で行うことが、第１実施形態と異なる。
【００６０】
Ａ／Ｄ変換器６１は、出力電流検出回路５２の検出した出力電流ＩOをデジタル信号に変換する。コンピュータ６２は、例えば、マイクロコンピュータで実現され、Ａ／Ｄ変換器６１の出力する出力電流ＩOのデータに基づいて、第１実施形態の目標電圧指令生成回路５１および目標電圧変換回路５３のアナログ処理に対応するデジタル処理を行う。すなわち、出力電流ＩOのデータから目標電圧Ｖrefを算出し、その変化方向に応じて変換目標電圧Ｖref'を生成する。Ｄ／Ａ変換器６３は、変換目標電圧Ｖref'をアナログ信号に変換して電圧指令生成回路５０に出力する。当業者であれば、第１実施形態で説明したアナログ処理をデジタル処理で行うのは容易であるので、これ以上の説明は省略する。第２実施形態では、第１実施形態と同様の効果が得られる。
【００６１】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものである。特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００６２】
１１    整流回路
１２    ＰＦＣ回路
１３    ＤＣ／ＤＣ変換回路
１４    ＤＣ／ＤＣ部制御回路
１５    出力電圧検出回路
５０    電圧指令生成回路
５１    目標電圧指令生成回路
５２    出力電流検出回路
５３    目標電圧変換回路
【図１】
2015119596.tif 000003
【図２】
2015119596.tif 000004
【図３】
2015119596.tif 000005
【図４】
2015119596.tif 000006
【図５】
2015119596.tif 000007
【図６】
2015119596.tif 000008
【図７】
2015119596.tif 000009
【図８】
2015119596.tif 000010
【図９】
2015119596.tif 000011
【図１０】
2015119596.tif 000012
【図１１】
2015119596.tif 000013