(57)【要約】      （修正有）【課題】パワー半導体素子のスイッチング時に発生する回路の寄生インダクタンスとパワー半導体素子の接合容量による高周波振動を抑制する電力変換装置を提供する。【解決手段】電源１と、第１の寄生インダクタンス２と、第１のダイオード３と、第１のダイオード４に直列に接続される第２の寄生インダクタンス３と、第１のダイオード４と並列に接続された第２のダイオード６と、第２のダイオード６に直列に接続される第３の寄生インダクタンス５と、スイッチング素子７と、ゲート回路８と、負荷９とを有し，第１の回路ループ１０の第１の寄生インダクタンス２と第２の寄生インダクタンス３と第１のダイオード４の接合容量とのＬＣ共振周波数をｆ１とし、第２の回路ループ１１の第１の寄生インダクタンス２と第３の寄生インダクタンス５と第２のダイオード６の接合容量とのＬＣ共振周波数をｆ２とし、ｆ１とｆ２は異なる周波数とする。【選択図】図３
2015084636.tif 000002
【特許請求の範囲】
【請求項１】
電源と、
第１の寄生インダクタンスと、
第１のダイオードと、前記第１のダイオードに直列に接続される第２の寄生インダクタンスと、
前記第１のダイオードと並列に接続された第２のダイオードと、
前記第２のダイオードに直列に接続される第３の寄生インダクタンスと、
スイッチング素子と、
ゲート回路と、
負荷とを有する等価回路で表され、
前記等価回路において、前記電源と、前記第１の寄生インダクタンスと、前記第１のダイオードと、前記第２の寄生インダクタンスと、前記スイッチング素子と、前記ゲート回路とが第１の回路ループを構成し、
前記等価回路において、前記電源と、前記第１の寄生インダクタンスと、前記第２のダイオードと、前記第３の寄生インダクタンスと、前記スイッチング素子と、前記ゲート回路とが第２の回路ループを構成し、
前記第１の回路ループの第１の寄生インダクタンスと第２の寄生インダクタンスと第１のダイオードの接合容量とのＬＣ共振周波数をｆ１とし、
前記第２の回路ループの第１の寄生インダクタンスと第３の寄生インダクタンスと第２のダイオードの接合容量とのＬＣ共振周波数をｆ２とし、
前記ｆ１とｆ２は異なる周波数であることを特徴とする電力変換装置。
【請求項２】
前記等価回路において、前記第１のダイオードと並列に接続した第３のダイオードと、前記第３のダイオードと直列に接続した第４の寄生インダクタンスを更に有し、
前記等価回路において、前記電源と、前記第１の寄生インダクタンスと、前記第３のダイオードと、前記第４の寄生インダクタンスと、前記スイッチング素子と、前記ゲート回路とが第３の回路ループを構成し、
前記第３の回路ループの第１の寄生インダクタンスと第４の寄生インダクタンスと第３のダイオードの接合容量とのＬＣ共振周波数をｆ３とし、
前記ｆ３は、前記ｆ１及びｆ２とは異なる周波数であることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記第１のダイオードの接合容量と、前記第２のダイオードの接合容量とが異なる値である、又は、
前記第１のダイオードの接合容量と、前記第２のダイオードの接合容量と、前記第３のダイオードの接合容量のすべてが異なる値であることを特徴とする請求項１又は２に記載の電力変換装置。
【請求項４】
前記第２の寄生インダクタンスと、前記第３の寄生インダクタンスは異なる値である、又は、
前記第２の寄生インダクタンスと、前記第３の寄生インダクタンスと、前記第４の寄生インダクタンスはすべてが異なる値であることを特徴とする請求項１乃至３のいずれか１項に記載の電力変換装置。
【請求項５】
前記複数ある回路ループのうち、少なくとも１つの回路ループのＬＣ共振周波数が残りの回路ループのうちのいずれかの回路ループのＬＣ共振周波数の２ｎ倍（ｎは１以上の整数である）であることを特徴とした請求項１乃至４のいずれか１項に記載の電力変換装置。
【請求項６】
前記複数ある回路ループのうち、少なくとも１つの回路ループの寄生インダクタンスによって発生する誘導電圧（Ｌ  ｘ  ｄｉ／ｄｔ）が電力変換装置の入力直流電圧以下となることを特徴とした請求項１乃至５のいずれか１項に記載の電力変換装置。
【請求項７】
前記複数あるダイオードは、実回路において複数のショットキーバリアダイオードチップを一つのパッケージに収めたことを特徴とする請求項１乃至６のいずれか１項に記載の電力変換装置。
【請求項８】
前記スイッチング素子は、ＭＯＳＦＥＴ又はＩＧＢＴであり、
実回路において、前記ＭＯＳＦＥＴ又はＩＧＢＴと前記ショットキーバリアダイオードチップを同一のパッケージに収めたことを特徴とする請求項７に記載の電力変換装置。
【請求項９】
前記ショットキーバリアダイオードチップは、ＳｉＣ、窒化物半導体または、ダイヤモンド半導体を用いたことを特徴とする請求項７又は８に記載の電力変換装置。
【請求項１０】
入力電圧は直流であって電力変換後の出力電圧は直流であることを特徴とする請求項１乃至９のいずれか１項に記載の電力変換装置。
【請求項１１】
電力変換器の入力電圧は交流であって電力変換後の出力電圧は直流であることを特徴とする請求項１乃至１０のいずれか１項に記載の電力変換装置。
【請求項１２】
電力変換器の入力電圧は直流であって電力変換後の出力電圧は交流であることを特徴とする請求項１乃至１１のいずれか１項に記載の電力変換装置。
【請求項１３】
前記スイッチング素子のスイッチング周波数は、１０ｋＨｚ以上１０００ｋＨｚ以下であることを特徴とする請求項１乃至１２のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、電力変換装置に関する。
【背景技術】
【０００２】
近年、電力変換装置の高電力密度化（電力密度＝電力変換器の出力電力／電力変換器の体積）の要望が大きくなっている。高電力密度化を実現するには電力変換装置の体積を小さくすることが要求される。
【０００３】
電力変換装置の体積の主要部分は冷却器とコンデンサやインダクタなどの受動部品であり、冷却器の小型化には電力変換器の損失の低減、受動部品の小型化にはスイッチング周波数の高周波化が必要である。
【０００４】
一般的に、電力変換装置の負荷にはインダクタンス成分が含まれている。従来の電力変換装置の基本等価回路を、図１に示す。図１の電力変換装置の基本等価回路は、電源１と、寄生インダクタンス２と、ダイオード３（還流ダイオード）と、スイッチング素子４と、負荷５と、ゲート回路６とで構成される。
【０００５】
図１の等価回路では、スイッチング素子４がターンオンすると電源１、寄生インダクタンス２、負荷５、スイッチング素子４から構成される回路ループ中に電流が流れる。
【０００６】
次に、スイッチング素子４がターンオフすると、負荷５はインダクタンス成分が含まれているので、負荷５に流れる電流は急激にゼロになることはできないので、負荷５、ダイオード３から構成される回路ループ中に電流が流れる。その後、スイッチング素子４が再度ターンオンすると、電源１、寄生インダクタンス２、負荷５、スイッチング素子４から構成される回路ループが形成され、ダイオード３に流れていた電流が減少し、スイッチング素子４に流れる電流が増加する。この時のスイッチング素子４のターンオン電流波形を図２のグラフに示す。
このように、従来の電力変換装置においては、スイッチング素子４がターンオンする際に電流波形に高周波振動が発生し、ノイズ源となっていた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−８２７６４
【発明の概要】
【発明が解決しようとする課題】
【０００８】
実施の形態は、回路の寄生インダクタンスとスイッチング素子の接合容量による高周波振動を抑制する電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
実施形態の電力変換装置は、電源と、第１の寄生インダクタンスと、第１のダイオードと、第１のダイオードに直列に接続される第２の寄生インダクタンスと、第１のダイオードと並列に接続された第２のダイオードと、第２のダイオードに直列に接続される第３の寄生インダクタンスと、スイッチング素子と、ゲート回路と、負荷とを有する等価回路で表され、等価回路において、電源と、第１の寄生インダクタンスと、第１のダイオードと、第２の寄生インダクタンスと、スイッチング素子と、ゲート回路とが第１の回路ループを構成し、等価回路において、電源と、第１の寄生インダクタンスと、第２のダイオードと、第３の寄生インダクタンスと、スイッチング素子と、ゲート回路とが第２の回路ループを構成し、第１の回路ループの第１の寄生インダクタンスと第２の寄生インダクタンスと第１のダイオードの接合容量とのＬＣ共振周波数をｆ１とし、第２の回路ループの第１の寄生インダクタンスと第３の寄生インダクタンスと第２のダイオードの接合容量とのＬＣ共振周波数をｆ２とし、ｆ１とｆ２は異なる周波数であることを特徴とする。
【図面の簡単な説明】
【００１０】
【図１】図１は、従来の電力変換装置の等価回路である。
【図２】図２は、従来の電力変換装置におけるスイッチング素子のターンオン電流波形を表すグラフであり、ショットキーバリアダイオードを使用しMOSFETターンオン電流波形が振動することを示している。
【図３】図３は、第１の実施の形態の電力変換装置の等価回路図である。
【図４】図４は、第１の実施の形態による電力変換装置におけるスイッチング素子のターンオン電流波形を示すグラフである。
【図５】図５は、第４の実施の形態の三相インバータの等価回路図で、ローサイドのスイッチング素子がターンオンする時の回路動作を説明する図である。
【図６】図６は、第４の実施の形態の三相インバータの等価回路図で、ハイサイドのスイッチング素子がターンオンする時の回路動作を説明する図である。
【発明を実施するための形態】
【００１１】
上述の通り、従来の電力変換装置において、スイッチング素子４がターンオフした時のスイッチング素子４の電流波形は負荷電流に到達後に高周波振動成分が重畳している。
【００１２】
この高周波振動は、電源１、寄生インダクタンス２、還流ダイオード３、スイッチング素子４の回路ループ内で発生しており、寄生インダクタンス２と還流ダイオード３の接合容量（図示していない）間のＬＣ共振が原因である。
【００１３】
回路の寄生インダクタンス（総寄生インダクタンス）は、一般的に数十ｎＨ〜数百ｎＨのオーダーである。また、還流ダイオードの接合容量は数百ｐＦ〜数ｐＦのオーダーである。寄生インダクタンスと接合容量から、高周波振動（ＬＣ共振周波数）の周波数は数十ＭＨｚオーダーの高周波となる。数十ＭＨｚオーダーの高周波は、高周波ノイズ源になるといった問題がある。
【００１４】
スイッチング素子のスイッチング速度を低速にすれば高周波振動が抑えられるが、スイッチング速度を低速にするとスイッチング損失が増加することが問題である。すなわち、高周波振動抑制と損失低減はトレードオフの関係になる。
【００１５】
寄生インダクタンスの値をゼロに近づけることにより振動を低減することができる。しかし、ＴＯ−２２０パッケージなどにパッケージングされたスイッチング素子を使用する場合、パッケージ固有の寄生インダクタンスが約１０ｎＨ存在するので、原理的にゼロにすることは不可能である。
【００１６】
そこで、本実施の形態の電力変換装置は、還流ダイオードにワイドバンドギャップ半導体製ショットキーバリアダイオードを使用した電力変換装置において、ショットキーバリアダイオードを２チップ以上の複数チップの並列接続で構成してショットキーバリアダイオードが含まれる回路ループを複数存在させる。そして、それぞれの回路ループの寄生インダクタンスの値を異なる値とすること、それぞれの回路ループの接合容量の値を異なる値とする、又は、それぞれの回路ループの寄生インダクタンスの値と接合容量の値との積を異なる値とすることによりショットキーバリアダイオードの接合容量と寄生インダクタンスによるＬＣ共振周波数が異なる値となる。それぞれの回路ループのＬＣ共振周波数が異なる値となることで、それぞれの共振周波数が重ね合わさることによりスイッチング素子に重畳される高周波振動を抑えることができる。高周波振動を抑えることで、実施形態は、高周波ノイズが軽減されるという利点を有する。
【００１７】
ここで、低損化が可能なスイッチング素子としてＳｉを用いた半導体や、ワイドバンドギャップ半導体が好ましい。スイッチング素子としては、ワイドギャップ半導体として、ＳｉＣ、窒化物半導体やダイヤモンド等が挙げられる。窒化物半導体としては、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮやＡｌＩｎＧａＮが挙げられる。還流ダイオードとしてワイドバンドギャップ半導体製のショットキーバリアダイオードが期待されている。ショットキーバリアダイオードも上記に挙げたＳｉＣなどのワイドギャップ半導体を用いることが好ましい。
【００１８】
ショットキーバリアダイオードは半導体中の電流を流すためのキャリアが電子のみであるユニポーラデバイスであるので、キャリアが電子と正孔のバイポーラデバイスであるＰｉＮダイオードと比較してスイッチングが高速である。高速スイッチングにより、スイッチング損失を低減できるので、電力変換装置の効率向上とスイッチング周波数の高周波化が可能である。なお、実施の形態では、スイッチング素子と還流ダイオードにワイドギャップ半導体を用いることが好ましい。実施の形態では、ワイドギャップ半導体を用いて、例えば、１０ｋＨｚ以上１０００ｋＨｚ以下の周波数で、スイッチングを行う。
【００１９】
上記構成によれば、スイッチング素子４のスイッチング速度を低速にすることなく高周波振動をすみやかに減衰させることができる。すなわち、高周波振動抑制と損失低減を両立することが可能である。
【００２０】
以下、さらに詳細に本実施形態について図面を用いて説明する。
［第１の実施の形態］
まず、第１の実施の形態による電力変換装置について説明する。第１の実施の形態は、入力電圧が直流であって、電力変換後の出力電圧が直流となる電力変換装置に関する。
【００２１】
図３は、本実施の形態に係わる電力変換装置の等価回路である。図３の等価回路は、入力電源１（電源）、第１の寄生インダクタンス２、第１の還流ダイオード４（ダイオード）、第１の還流ダイオード４に直列に接続される第２の寄生インダクタンス３、第２の還流ダイオード６、第２の還流ダイオード６（ダイオード）に直列に接続される第３の寄生インダクタンス５、スイッチング素子７、ゲート回路８、負荷９で構成される。第１の還流ダイオード４と第２の還流ダイオード６は並列に接続される。また、第２の寄生インダクタンス３と第３の寄生インダクタンス５は並列に接続される。スイッチング素子７のゲート電極には、電源と接続したゲート回路８が接続される。負荷９は、還流ダイオードと並列に接続される。
【００２２】
図３の等価回路では、入力電源１と、第１の寄生インダクタンス２と、第１の還流ダイオード４と、第１の還流ダイオード４に直列に接続される第２の寄生インダクタンス３と、スイッチング素子７と、が、第１の回路ループ１０を構成する。また、図３の等価回路では、入力電源１と、第１の寄生インダクタンス２と、第２の還流ダイオード６と、第２の還流ダイオード６に直列に接続される第３の寄生インダクタンス５と、スイッチング素子７とが、第２の回路ループ１１を構成する。
【００２３】
なお、複数の還流ダイオードは、実回路において、複数のショットキーバリアダイオードチップで構成されていてもよいし、複数のショットキーバリアダイオードを１つのパッケージに収めてもよい。更にスイッチング素子７は、実回路において、ＭＯＳＦＥＴやＩＧＢＴなどの単独素子のパッケージのものを用いてもよいし、ＦＥＴやＩＧＢＴと複数のショットキーバリアダイオードを１つのパッケージに収容したものでもよい。パッケージ化することで、電力変換装置の小型化が可能となる。
【００２４】
図３に示す回路において、第１の還流ダイオード４に直列に接続される第２の寄生インダクタンス３と第２の還流ダイオード６に直列に接続される第３の寄生インダクタンス５を異なる値に設定される。寄生インダクタンスは、例えば、実回路の配線長や使用する半導体素子等によって異なる値となる。なお、第１の還流ダイオード３と第２の還流ダイオード５は、同じ接合容量を有する。
【００２５】
したがって、第１の回路ループ１０の第１のＬＣ共振周波数ｆ１と、第２の回路ループ１１の第２のＬＣ共振周波数ｆ２は異なる値となる。
【００２６】
スイッチング素子７に流れる電流に重畳する高周波振動はｆ１とｆ２の重ね合わせとなるので、それぞれの周波数成分が打ち消しあうようにｆ１、ｆ２を選択することにより、スイッチング素子７に流れる電流に重畳する高周波振動を低減することができる。第２の寄生インダクタンス３と第３の寄生インダクタンス５（第１のループ１０の総寄生インダクタンス値と第２のループの総寄生インダクタンス値）が異なる値を有することで、第１のＬＣ共振周波数ｆ１と第２のＬＣ共振周波数ｆ２は、異なる。第１のＬＣ共振周波数ｆ１と第２のＬＣ共振周波数ｆ２が異なる値を有するため、実施形態の電力変換装置では、スイッチング素子７に流れる電流に重畳する高周波振動を低減することができる。
【００２７】
図３の等価回路では、回路ループが２つの構成であるが、回路ループの数は、並列接続する還流ダイオードの数によって、任意に設計することができる。回路ループの数を増やすことで、高周波振動をより低減することができるが、回路ループの数が増えると、電力変換装置の面積が増大するため、設計条件に応じて、回路ループの好適な数が設定される。
【００２８】
図示しない第３の回路ループが実施の形態の電力変換装置に含まれる場合について、次に説明する。例えば、第３の還流ダイオードを第１と第２の還流ダイオード４、６と並列接続させ、第３の還流ダイオードに直列に接続される第４の寄生インダクタンスを更に設ける。そして、入力電源１と、第１の寄生インダクタンス２と、第３の還流ダイオード（ダイオード）と、第３の還流ダイオードに直列に接続される第４の寄生インダクタンスと、スイッチング素子７と、が、第３の回路ループを構成する。第３の回路ループのＬＣ共振周波数をｆ３とする時、ｆ３は、ｆ１とｆ２の両方と異なることで、スイッチング素子７に流れる高周波振動を低減することができる。回路ループ数が４以上の場合は、第２の回路ループ１１又は第３の回路ループと同様に第４以降のループ回路を設計することができる。
【００２９】
図３の等価回路を例に説明すると、第１の回路ループ１０のＬＣ共振周波数ｆ１を第２の回路ループ１１のＬＣ共振周波数ｆ２の２ｎ倍（ｎは１以上の整数）とすることにより、回路ループ１０の共振波形の振幅が最大値となる時間と回路ループ１１の共振波形の振幅が０となる時間が一致する。この結果、それぞれの共振波形を重ね合わせた波形の振幅低減効果が大きくなることが好ましい。なお、回路ループ数が３以上の場合も、同様にＬＣ共振周波数を設定することが好ましい。
【００３０】
図３の等価回路を例に説明すると、入力電源１の直流電圧は一般的にスイッチング素子７の耐電圧の半分の電圧に設定される。ここで、第１の回路ループ１０又は第２の回路ループ１１の各寄生インダクタンスによって発生する誘導起電力（Ｌ  ｘ  ｄｉ／ｄｔ）が電源１の直流電圧よりも大きくなるとスイッチング素子７に印加される電圧が耐電圧を超えてしまい、スイッチング素子７を破壊する。第１の回路ループ１０又は第２の回路ループ１１のうち少なくともいずれかの寄生インダクタンスによって発生する誘導起電力は電源１の直流電圧以下とすることにより、スイッチング素子７に耐電圧以上もしくは耐電圧を超える電圧が印加されることを防止することができるため好ましい。なお、回路ループ数が３以上の場合も、同様にスイッチング素子７の耐圧や誘導起電力を設定することが好ましい。
【００３１】
次に、図３の回路について回路シミュレーションを実施し、実施形態による高周波振動抑制の効果を検証した。シミュレーションの回路条件を表１に示す。
【００３２】
【表１】
2015084636.tif 000003
【００３３】
図４は、本実施の形態を適用した場合と従来方式の場合のスイッチング素子の電流波形のシミュレーション結果のグラフである。本実施の形態の方式を適用することにより、高周波振動がすみやかに減衰していることが確認できる。これより、本実施の形態の有効性が実証された。
【００３４】
［第２の実施の形態］
次に、第２の実施の形態による電力変換装置について説明する。
この実施の形態の電力変換装置は、還流ダイオードにワイドバンドギャップ半導体製ショットキーバリアダイオードを使用した電力変換装置において、ショットキーバリアダイオードを２チップ以上の複数チップの並列接続で構成してショットキーバリアダイオードが含まれる回路ループを複数存在させている。そして、それぞれの回路ループのショットキーバリアダイオードのチップサイズを異なるようにすることにより、ショットキーバリアダイオードの接合容量と寄生インダクタンスによるそれぞれの回路ループのＬＣ共振周波数が異なる値となる。それぞれのＬＣ共振周波数が重ね合わさることによりＬＣ共振を抑えることで、高周波振動を低減することができる。
【００３５】
第２の実施の形態では、還流ダイオードとして用いるショットキーバリアダイオードのチップサイズを異なるようにすることで、ダイオードの接合容量を変えることで、それぞれの回路ループのＬＣ共振周波数をずらしている。
【００３６】
［第３の実施の形態］
次に、第３の実施の形態による電力変換装置について説明する。
この実施の形態の電力変換装置は、還流ダイオードにワイドバンドギャップ半導体製ショットキーバリアダイオードを使用した電力変換装置において、ショットキーバリアダイオードを２チップ以上の複数チップの並列接続で構成してショットキーバリアダイオードが含まれる回路ループを複数存在させている。そして、それぞれの回路ループの寄生インダクタンスの値を異なる値し、かつ、ショットキーバリアダイオードのチップサイズを異なるようにすることにより、ショットキーバリアダイオードの接合容量と寄生インダクタンスによるそれぞれの回路ループのＬＣ共振周波数が異なる値となる。それぞれのＬＣ共振周波数が重ね合わさることによりＬＣ共振を抑えることで、高周波振動を低減することができる。
【００３７】
第３の実施の形態では、それぞれの回路ループの配線長を変えて寄生インダクタンスの値を異なる値とし、さらに、還流ダイオードとして用いるショットキーバリアダイオードのチップサイズを異なるようにすることで、ダイオードの接合容量を変えることで、それぞれの回路ループのＬＣ共振周波数をずらしている。
【００３８】
［第４の実施の形態］
第４の実施の形態では、入力電圧が直流であって、出力電圧が交流となる電力変換装置、又は、入力電圧が交流であって、出力電圧が直流となる電力変換装置に関する。図５は、本実施の形態に係わる三相インバータの等価回路である。第４の実施の形態として、図５の等価回路を用いて、入力電圧が直流であって、出力電圧が交流となる電力変換装置について例に取り説明する。入力電源１、コンデンサ１２、第１の寄生インダクタンス２、第１の還流ダイオード４、第１の還流ダイオード４に直列に接続される第２の寄生インダクタンス３、第２の還流ダイオード６、第２の還流ダイオード６に直列に接続される第３の寄生インダクタンス５、スイッチング素子７、ゲート回路８、負荷に接続されるインバータの出力端子１３で構成される。
【００３９】
図５に示す回路において、第１の還流ダイオード４に直列に接続される第２の寄生インダクタンス３と第２の還流ダイオード６に直列に接続される第３の寄生インダクタンス５を異なる値に設定する。
【００４０】
ここで、図５に示す三相インバータにおいて、ローサイドのスイッチング素子７がスイッチングする時の回路動作を説明する。ローサイドのスイッチング素子７がターンオンした時、コンデンサ１２、ハイサイドの第１の還流ダイオード４、ハイサイドの第１の還流ダイオード４に直列に接続される第２の寄生インダクタンス３、ローサイドのスイッチング素子７から構成される回路ループ１０のＬＣ共振周波数ｆ１と、コンデンサ１２、ハイサイドの第２の還流ダイオード６、ハイサイドの第２の還流ダイオード６に直列に接続される第３の寄生インダクタンス５、ローサイドのスイッチング素子７から構成される回路ループ１１のＬＣ共振周波数ｆ２は異なる値となる。
【００４１】
ローサイドのスイッチング素子７に流れる電流に重畳する高周波振動はｆ１とｆ２の重ね合わせとなるので、それぞれの周波数成分が打ち消しあうようにｆ１、ｆ２を選択することにより、ローサイドのスイッチング素子７に流れる電流に重畳する高周波振動を低減することができる。
【００４２】
次に、図６にハイサイドのスイッチング素子７がスイッチングする時の回路動作を示す。ハイサイドのスイッチング素子７がターンオンした時、コンデンサ１２、ローサイドの第１の還流ダイオード４、ローサイドの第１の還流ダイオード４に直列に接続される第２の寄生インダクタンス３、ハイサイドのスイッチング素子７から構成される回路ループ１４のＬＣ共振周波数ｆ１と、コンデンサ１２、ローサイドの第２の還流ダイオード６、ローサイドの第２の還流ダイオード６に直列に接続される第３の寄生インダクタンス５、ハイサイドのスイッチング素子７から構成される回路ループ１１のＬＣ共振周波数ｆ２は異なる値となる。
【００４３】
ハイサイドのスイッチング素子７に流れる電流に重畳する高周波振動はｆ１とｆ２の重ね合わせとなるので、それぞれの周波数成分が打ち消しあうようにｆ１、ｆ２を選択することにより、ハイサイドのスイッチング素子７に流れる電流に重畳する高周波振動を低減することができる。
【００４４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４５】
１…入力電源
２…第１の寄生インダクタンス
３…第２の寄生インダクタンス
４…第１の還流ダイオード
５…第３の寄生インダクタンス
６…第２の還流ダイオード
７…スイッチング素子
８…ゲート回路
９…負荷
１０…第１の回路ループ
１１…第２の回路ループ
１２…コンデンサ
１３…負荷に接続されるインバータの出力端子
１４…第３の回路ループ
１５…第４の回路ループ
【図１】
2015084636.tif 000004
【図３】
2015084636.tif 000005
【図５】
2015084636.tif 000006
【図６】
2015084636.tif 000007
【図２】
2015084636.tif 000008
【図４】
2015084636.tif 000009