(57)【要約】【課題】  複数の予測ブロックサイズのイントラ予測モードの判定処理において、回路規模の増加を抑制して高速に、適切な予測ブロックサイズ及び予測モードを決定する。【解決手段】  複数のブロックから成る画像をイントラ予測する第１の予測手段及び第２の予測手段を含むイントラ予測手段と、前記イントラ予測手段によって用いることが可能な複数のイントラ予測モードの候補のうち、前記ブロックをイントラ予測する場合に用いるイントラ予測モードを決定する決定手段と、を有し、前記画像に第１のブロックと第２のブロックとが含まれる場合であって前記第１のブロックのサイズが前記第２のブロックのサイズよりも大きい場合に、前記第１の予測手段が前記第１のブロックをイントラ予測し、前記第１の予測手段と前記第２の予測手段とが前記第２のブロックをイントラ予測する。【選択図】  図１
2015119396.tif 000002
【特許請求の範囲】
【請求項１】
複数のブロックから成る画像をイントラ予測するイントラ予測手段であって、第１のブロックサイズである第１のブロックをイントラ予測する第１の予測手段を複数含むイントラ予測手段と、
前記イントラ予測手段によって用いることが可能な複数のイントラ予測モードの候補のうち、前記第１のブロックをイントラ予測する場合に用いるイントラ予測モードを決定する決定手段と、
を有し、
前記画像に前記第１のブロックと、前記第１のブロックサイズより大きい第２のブロックサイズである第２のブロックとが含まれる場合に、前記複数の第１の予測手段が前記第２のブロックをイントラ予測することを特徴とするイントラ予測モード決定装置。
【請求項２】
前記画像に前記第１のブロックと前記第２のブロックとが含まれる場合であって、前記第２のブロックサイズが前記第１のブロックサイズの所定数倍の大きさである場合に、前記第１のブロックをイントラ予測する前記第１の予測手段の個数の前記所定数倍の個数の前記第１の予測手段を用いて前記第２のブロックをイントラ予測することを特徴とする請求項１に記載のイントラ予測モード決定装置。
【請求項３】
前記第１のブロックサイズが４×４画素であって、前記第２のブロックサイズが８×８画素である場合に、１つの前記第１の予測手段が前記第１のブロックをイントラ予測し、４つの前記第１の予測手段が前記第２のブロックをイントラ予測することを特徴とする請求項１又は請求項２に記載のイントラ予測モード決定装置。
【請求項４】
さらに、前記イントラ予測手段によって、前記ブロックを前記各予測モードの候補を用いて予測することにより生成された予測画像と、前記第１の予測手段及び前記第２の予測手段に入力された入力画像との相関を算出する算出手段を有し、
前記決定手段は、前記算出手段によって算出された相関に基づいて、前記ブロックをイントラ予測する場合に用いる前記イントラ予測モードを決定することを特徴とする請求項１乃至請求項３の何れか一項に記載のイントラ予測モード決定装置。
【請求項５】
前記相関は、前記入力手段と前記予測画像との絶対誤差値の和であることを特徴とする請求項４に記載のイントラ予測モード決定装置。
【請求項６】
前記第１の予測手段及び前記第２の予測手段は、並行に処理が可能であることを特徴とする請求項１乃至請求項５の何れか一項に記載のイントラ予測モード決定装置。
【請求項７】
前記決定手段は、前記イントラ予測手段に含まれる予測手段の数に応じて、前記ブロックをイントラする場合に用いるイントラ予測モードを決定することを特徴とする請求項１乃至請求項６の何れか一項に記載のイントラ予測モード決定装置。
【請求項８】
さらに、前記入力画像の特徴量を取得する取得手段を有し、
前記決定手段は、前記取得手段によって取得された前記特徴量に基づいて、前記イントラ予測モードを決定することを特徴とする請求項４に記載のイントラ予測モード決定装置。
【請求項９】
前記特徴量は、前記入力画像の複雑度、アクティビティ、エッジ、又は画素平均値の少なくとも何れかに基づくことを特徴とする請求項８に記載のイントラ予測モード決定装置。
【請求項１０】
前記特徴量は、前記入力画像の人物又は物体を含むオブジェクトの認識結果に基づくことを特徴とする請求項８又は請求項９に記載のイントラ予測モード決定装置。
【請求項１１】
前記イントラ予測手段は、ＨＥＶＣ符号化方式で用いることのできるイントラ予測モードを用いて前記ブロックをイントラ予測することを特徴とする請求項１乃至請求項１０の何れか一項に記載のイントラ予測モード決定装置。
【請求項１２】
複数のブロックから成る画像をイントラ予測するイントラ予測工程であって、第１のブロックサイズである第１のブロックをイントラ予測する第１の予測工程を複数含むイントラ予測工程と、
前記イントラ予測工程によって用いることが可能な複数のイントラ予測モードの候補のうち、前記第１のブロックをイントラ予測する場合に用いるイントラ予測モードを決定する決定工程と、
を有し、
前記画像に前記第１のブロックと、前記第１のブロックサイズより大きい第２のブロックサイズである第２のブロックとが含まれる場合に、前記複数の第１の予測工程が前記第２のブロックをイントラ予測することを特徴とするイントラ予測モード決定方法。
【請求項１３】
コンピュータを、請求項１乃至請求項１１の何れか一項に記載のイントラ予測モード決定装置の各手段として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像のイントラ予測符号化を行う際の、イントラ予測モード決定装置、イントラ予測モード決定方法、及びイントラ予測モード決定プログラムに関する。
【背景技術】
【０００２】
動画像の符号化方式として、Ｈ．２６４／ＭＰＥＧ−４  ＡＶＣ（以下、Ｈ．２６４と記す）が知られている。さらに、近年、Ｈ．２６４の後継として、さらに高効率な符号化方式の国際標準化を行う活動が開始され、ＪＣＴ−ＶＣ（Ｊｏｉｎｔ  Ｃｏｌｌａｂｏｒａｔｉｖｅ  Ｔｅａｍ  ｏｎ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ）がＩＳＯ／ＩＥＣとＩＴＵ−Ｔの間で設立された。このＪＣＴ−ＶＣでは、Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ符号化方式（以下、ＨＥＶＣと記す）の標準化が進められている（非特許文献１）。
【０００３】
ＨＥＶＣにおいては符号化効率を向上させるために、画面内における画素の相関を利用して画面内予測（以下、イントラ予測と記す）を行うことにより生成した予測残差を符号化する、イントラ予測符号化が採用されている。さらに、ＨＥＶＣにおいては、イントラ予測の単位である予測ブロックのサイズ（以下、予測ブロックサイズと記す）として、６４×６４画素、３２×３２画素、１６×１６画素、８×８画素、又は４×４画素の５種類のうち、何れかを取り得る。尚、６４×６４画素は水平方向６４画素、垂直方向６４画素のブロックを示し、本発明の実施形態においては、これを以下、６４×６４画素と表記する。また、画素数が変化しても同様である。また、ＨＥＶＣでは複数の予測ブロックサイズを組み合わせて符号化することが検討されている。図８に示す例では、４×４画素のブロックサイズのイントラ予測と、８×８画素のブロックサイズのイントラ予測とを組み合わせている。このように、ＨＥＶＣでは、一つの符号化ブロックを複数の予測ブロックサイズでイントラ予測することが可能である。
【０００４】
さらに、ＨＥＶＣの各予測ブロックサイズの予測モード数については、６４×６４画素で４個、３２×３２画素、１６×１６画素、及び８×８画素で夫々３５個、４×４画素で１８個が定義されている（図２０（ａ）参照）。また、各予測モード０〜３４（Ｉｎｔｒａ  ｐｒｅｄｉｃｔｉｏｎ  ｍｏｄｅ）に関連するモード（Ａｓｓｏｃｉａｔｅｄ  ｎａｍｅｓ）を図２０（ｂ）に示す。図２０（ｂ）において、各予測モード４〜３３にはＩｎｔｒａ＿Ａｎｇｕｌａｒモードが割り当てられており、予測画像の生成方法が各予測モード４〜３３の間で共通化されている。
【０００５】
このような符号化方式を用いてイントラ予測を行う場合、使用可能な複数の予測モード及び複数の予測ブロックサイズの中から適切な組み合わせを選択しないと、予測誤差が大きくなり、符号化効率が低下してしまう。そこで、用いることのできる全ての予測モード及び予測ブロックサイズを判定し、適切な予測モード及び予測ブロックサイズを選択する必要がある。
【０００６】
さらに、全ての予測モード及び予測ブロックサイズを判定する場合、複数のブロックサイズを並列に判定処理すると符号化の処理時間を短縮できるが、各ブロックサイズ及び各予測モードの判定に個別のハードウェアが必要となり、回路規模が増加してしまう。従来、回路規模の増加を抑制するための技術として、特許文献１及び特許文献２が提案されていた。特許文献１では、単一のイントラ予測部で複数のマクロブロックサイズのイントラ予測モードの判定が可能な構成を用いられており、動画像符号化部の回路規模を削減している。特許文献２では、４×４画素のブロックを局所復号している間に、１６×１６画素のブロックのイントラ予測モードの判定を４×４画素のブロックを予測する予測部を用いて実施することで、回路規模を削減している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１１−１５１６５５号公報
【特許文献２】特開２００７−２６６６７９号公報
【非特許文献】
【０００８】
【非特許文献１】ＩＴＵ−Ｔ  Ｈ．２６５（０４／２０１３）  Ｈｉｇｈ  ｅｆｆｉｃｉｅｎｃｙ  ｖｉｄｅｏ  ｃｏｄｉｎｇ
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１では単一のイントラ予測部を用いて、複数の符号化ブロックの予測モードを逐次的に判定している。そのため、ＨＥＶＣのように用いることのできる予測モード数及び予測ブロックサイズの種類が多い符号化方式に適用した場合、次のような課題がある。即ち、この場合、１符号化ブロックあたりの予測モード及び予測ブロックサイズの決定に要する処理時間が増加し、結果として符号化装置全体の処理性能が低下してしまうという課題がある。
【００１０】
特許文献２についても同様に、ＨＥＶＣに適用した場合、予測ブロックサイズ毎に判定すべき予測モード数が増加することで、１予測ブロックあたりの予測モード判定に要する時間が増加してしまうという課題がある。また、特許文献２において図８に示したような複数の予測ブロックサイズからなる符号化ブロックを符号化する場合、局所復号に要する処理時間や予測画像生成に要する処理時間が、処理対象の予測ブロックサイズによって大きく変動することとなる。このため、内部の演算器が休止する期間が発生してしまい、演算器を有効活用できない。
【００１１】
以上の課題を踏まえ、本発明は複数の予測ブロックサイズのイントラ予測モードの判定処理において、回路規模の増加を抑制して高速に、適切な予測ブロックサイズ及び予測モードを決定することを目的とする。
【課題を解決するための手段】
【００１２】
かかる課題を解決するために、本発明におけるイントラ予測モード決定装置は以下の構成を備える。即ち、本発明のイントラ予測モード決定装置は複数のブロックから成る画像をイントラ予測する第１の予測手段及び第２の予測手段を含むイントラ予測手段と、前記イントラ予測手段によって用いることが可能な複数のイントラ予測モードの候補のうち、前記ブロックをイントラ予測する場合に用いるイントラ予測モードを決定する決定手段と、を有し、前記画像に第１のブロックと第２のブロックとが含まれる場合であって前記第１のブロックのサイズが前記第２のブロックのサイズよりも大きい場合に、前記第１の予測手段が前記第１のブロックをイントラ予測し、前記第１の予測手段と前記第２の予測手段とが前記第２のブロックをイントラ予測することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、イントラ予測モードの判定処理において、回路規模の増加を抑制して高速に、適切な予測ブロックサイズ及び予測モードを決定することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】実施形態１に係る、イントラ予測モード決定装置のブロック図
【図２】実施形態１に係る、画像符号化装置のブロック図
【図３】実施形態１に係る、４×４イントラ予測部のブロック図
【図４】フィルタリングにおける参照画素の対応を表す図
【図５】４×４イントラ予測部を用いた８×８ブロックのイントラ予測処理を表す図
【図６】実施形態１に係る、イントラ予測モード決定装置の処理フローを表す図
【図７】実施形態１に係る、処理フローを表すタイミングチャート図
【図８】ＨＥＶＣのイントラ予測における予測ブロックサイズの組合せの例を表す図
【図９】実施形態１に係る、４×４イントラ予測部への処理対象の予測ブロックの割り当て処理を表す図
【図１０】実施形態１に係る、４×４イントラ予測部への処理対象ブロックの再割り当て処理を表すタイミングチャート図
【図１１】実施形態２に係る、イントラ予測モード決定装置のブロック図
【図１２】実施形態２に係る、イントラ予測モード決定装置の処理フローを表す図
【図１３】予測ブロックサイズの候補の例を表す図
【図１４】実施形態２に係る、４×４イントラ予測部への処理対象の予測ブロックの割り当て処理を表す図
【図１５】実施形態３に係る、イントラ予測モード決定装置のブロック図
【図１６】実施形態３に係る、予測ブロックサイズの候補の選択処理フローを表す図
【図１７】３２×３２ブロックの予測ブロックサイズの候補の選択結果を表す図
【図１８】実施形態４に係る、処理フローを表すタイミングチャート図
【図１９】実施形態４に係る、別の処理フローを表すタイミングチャート図
【図２０】ＨＥＶＣのイントラ予測モードを表す図
【図２１】本発明のイントラ予測モード決定装置に適用可能なコンピュータのハードウェア構成例を示すブロック図
【発明を実施するための形態】
【００１５】
以下、添付の図面を参照し、本発明の好適な実施形態について説明する。尚以下の各実施形態において示す構成は一例に過ぎず、本発明は図示された構成に限定されるものではない。
【００１６】
各実施形態が適用される、イントラ予測モード決定装置を有する画像符号化装置の例について、図２を用いて説明する。図２に示す、各実施形態における画像符号化装置２００は、全体制御部１００１、直交変換部１００２、量子化部１００３、及びエントロピー符号化部１００４を有す。さらに、当該画像符号化装置２００は、逆量子化部１００５、逆直交変換部１００６、加算器１００７、イントラ予測部１００８、減算器１００９、フィルタ部１０１０、動きベクトル探索部１０１１、インター予測部１０１２、及びセレクタ１０１３を有す。
【００１７】
イントラ予測部１００８は、各実施形態における画像符号化装置２００に入力された入力画像（入力フレーム）に対してイントラ予測（フレーム内予測）符号化を行う場合に、当該入力画像に対してイントラ予測処理を行い、予測画像を生成する。さらに、イントラ予測部１００８は、生成した予測画像を、セレクタ１０１３を介して減算器１００９に出力する。また、減算器１００９は、画像符号化装置２００に入力された入力画像とイントラ予測部１００８から入力された予測画像との差分を計算し、予測残差を生成する。さらに、減算器１００９は、生成した予測残差を直交変換部１００２に出力する。
【００１８】
直行変換部１００２は、減算器１００９から入力された予測残差に対して直交変換を行い、直交変換係数を生成する。量子化部１００３は、直交変換部１００２によって生成された直交変換係数に対して量子化を行い、量子化係数を生成する。そして、量子化部１００３は、生成した量子化係数をエントロピー符号化部１００４、及び逆量子化部１００５に出力する。エントロピー符号化部１００４は、量子化部１００３から入力された量子化係数を符号化し、符号化ストリームを生成する。さらに、エントロピー符号化部１００４は生成した符号化ストリームを画像符号化装置２００の外部へ出力する。
【００１９】
また、再構成画像（再構成フレーム）を得るために、以下の処理を行う。逆量子化部１００５は、量子化部１００３から出力された量子化係数に対して逆量子化を行う。さらに、逆直交変換部１００６は、逆量子化部１００５で逆量子化された量子化係数に対して逆直交変換を行い、予測残差を復元する。そして、逆直交変換部１００６は、復元した予測残差を加算器１００７に出力する。加算器１００７は、逆直交変換部１００６で復元された予測残差とイントラ予測部１００８で生成された予測画像とを加算し、加算した結果の画像をフィルタ部１０１０、及びイントラ予測部１００８に出力する。フィルタ部１０１０は、加算器１００７から出力された画像にフィルタ処理を行い、再構成画像を生成する。フィルタ部１０１０は、生成した再構成画像を、不図示の記憶部に記憶する。尚、記憶部に記憶された再構成画像は、画像符号化装置２００に入力された入力画像に対してインター予測（フレーム間予測、動き補償予測）符号化を行う場合に、当該入力画像に対してインター予測を行うために参照される。
【００２０】
尚、図２の各処理部の制御は、全体制御部１００１からの制御信号に基づいて行う。また、図２に示した画像符号化装置２００は、インター予測を行うための処理部である動きベクトル探索部１０１１、及びインター予測部１０１２も含んでいるが、本発明と直接関連しないため、インター予測を行う場合の動作の説明は省略する。本発明の各実施形態のイントラ予測モード決定装置は、図２に示すイントラ予測部１００８内部のイントラ予測モード決定部に適用可能である。
【００２１】
尚、８×８画素は水平方向８画素、垂直方向８画素のブロックを示し、本発明の実施形態においては、これを８×８と表記する。また、画素数が変化しても同様である。
【００２２】
＜実施形態１＞
図１に、本実施形態１におけるイントラ予測モード決定装置１００のブロック図を示す。図１のイントラ予測モード決定装置１００は、図２のイントラ予測部１００８に含まれる装置であって、イントラ予測部１００８で入力画像に対してイントラ予測を行う場合に用いるイントラ予測モードを決定する装置である。本実施形態におけるイントラ予測モード決定装置１００は、イントラ予測部１０１、相関判定部１０２、予測モード決定部１０３、読み出し部１０４、入力画像記憶部１０５を有する。さらにイントラ予測モード決定装置１００は、再構成画像記憶部１０６、イントラ制御部１０７、ブロックサイズ決定部１０８を有する。以下、本実施形態におけるイントラ予測モード決定装置１００の動作について図１を用いて説明する。
【００２３】
入力画像記憶部１０５は、本実施形態のイントラ予測モード決定装置１００に入力された入力画像を記憶する。読み出し部１０４は、イントラ制御部１０７からの読み出し制御信号に従い、入力画像記憶部１０５に記憶された入力画像を読み出し、後段の予測部１０１、及び相関判定部１０２に対して、夫々並列に出力する。
【００２４】
予測部１０１は、複数（ｋ個）の４×４イントラ予測部（各４×４イントラ予測部１〜ｋ）を有する。各４×４イントラ予測部１〜ｋは、イントラ制御部１０７から入力されたイントラ予測部制御信号に従い、参照画素として予測対象の４×４ブロックの周辺画素を用いてイントラ予測画像（以下、単に予測画像と記す）を生成する。そして、各４×４イントラ予測部１〜ｋは、生成した予測画像を相関判定部１０２へ出力する。
【００２５】
尚、各４×４イントラ予測部１〜ｋは、イントラ予測において用いることができる複数の予測モードに夫々対応しており、かつ並列に動作可能である。ここで、イントラ予測部１０７から予測部１０１に入力されるイントラ予測部制御信号には、イントラ予測において用いられる、予測モード、予測ブロックサイズ、処理対象の４×４ブロックの左上端の画素の座標、及び参照画素の座標等が含まれる。尚、本発明におけるイントラ予測部制御信号はこれに限定されず、上述した項目のうちの少なくともいずれかに関する情報が含まれていればよく、上述した項目以外の情報が含まれていてももちろん構わない。また、本実施形態において予測部１０１は、参照画素として、読み出し部１０４から入力された隣接するブロックの入力画像、又は再構成画像記憶部１０６に保持されている再構成画像のいずれか一方を用いる。さらに、予測画像を生成するために用いる参照画素は、各４×４イントラ予測部１〜ｋによってその座標を特定してもよいし、他の処理部で必要な画素を特定し、各４×４イントラ予測部１〜ｋに当該画素を直接入力してもよい。
【００２６】
相関判定部１０２は、イントラ制御部１０７から入力された相関判定部制御信号に基づいて、各４×４イントラ予測部１〜ｋから入力される各予測モード候補の予測画像と、予測対象である４×４ブロックの入力画像との間の相関を判定する。本実施形態において、相関判定部１０２は予測画像と入力画像との間の相関として絶対誤差値の和（ＳＡＤ：Ｓｕｍ  ｏｆ  Ａｂｓｏｌｕｔｅ  Ｄｉｆｆｅｒｅｎｃｅ）を算出し、当該ＳＡＤを相関判定結果（相関情報）として予測モード決定部１０３に出力する。尚、本発明は上記の判定方法に限らず、周知の様々な方法が適用可能である。また、４×４ブロックより大きい（例えば８×８ブロック）サイズのＳＡＤを算出する場合、４×４ブロック単位で算出したＳＡＤを積算して各ブロックサイズのＳＡＤを算出しても良いし、予測ブロックサイズ毎に個別にＳＡＤの算出部を設けて算出しても良い。
【００２７】
予測モード決定部１０３は、イントラ制御部１０７から入力される予測モード決定部制御信号と、相関判定部１０２からの相関情報とに基づき、予測ブロックサイズ毎に予測モード候補の中から、ＳＡＤが最小となる予測モードを夫々選択する。ここで、ＳＡＤが最小となる予測モードに対応する予測誤差を、予測モード決定部１０３や他の処理部が保持するようにしてもよい。これにより、回路規模は増加するものの、選択された予測モードに対するイントラ予測を再度実施する必要がなくなり、その分処理時間を短縮することが可能となる。
【００２８】
再構成画像記憶部１０６は、図２で説明した復元された再構成画像のうち、少なくとも後にイントラ予測で参照される画素を記憶する。イントラ制御部１０７は、ブロックサイズ決定部１０８から入力される予測ブロックサイズ情報に基づき、予測部１０１、相関判定部１０２、予測モード決定部１０３、及び読み出し部１０４へ、夫々制御信号を出力する。ブロックサイズ決定部１０８は、イントラ予測モードを決定する対象となる予測ブロックサイズを決定する。尚、本発明における予測ブロックサイズの決定方法には、周知の種々の方法が適用可能である。また、本実施形態においてブックサイズ決定部１０８はイントラ予測モード決定装置１００の内部に含まれるが、当該ブロックサイズ決定部１０８と同様の処理部をイントラ予測モード決定装置１００の外部に実装しても良い。
【００２９】
次に、各４×４イントラ予測部１〜ｋの詳細について図３を用いて説明する。図３は各４×４イントラ予測部１〜ｋの内部構成を表している。各４×４イントラ予測部１〜ｋは、参照画素選択部１０９、フィルタ部１１０、Ｉｎｔｒａ＿ＤＣ予測画像生成部１１１、Ｉｎｔｒａ＿Ａｎｇｕｌａｒ予測画像生成部１１２、Ｉｎｔｒａ＿Ｐｌａｎａｒ予測画像生成部１１３、及び選択部１１４を有する。
【００３０】
参照画素選択部１０９は、処理対象となる予測ブロックの参照画素を入力する。ここで、本実施形態の参照画素選択部１０９は、読み出し部１０４から入力した入力画像、又は再構成画像記憶部１０６に保持されている再構成画像のいずれか一方を用いる。そして、参照画素選択部１０９は、入力した参照画素のうち、イントラ制御部１０７から指定された予測モードに対する予測画像を生成するために用いる画素を選択（もしくは外部から読み出し）して、当該参照画素をフィルタ部１１０へ出力する。フィルタ部１１０はイントラ制御部１０７から入力されたイントラ予測部制御信号に従い、指定された予測ブロックサイズに基づいて、参照画素選択部１０９から入力された参照画素にフィルタ処理を行うか否かを決定する。フィルタ処理を実施する場合、フィルタ部１１０は以下の式１〜５に基づいてフィルタ処理を行う。尚、式１〜５において、ｐ［ｘ，ｙ］はフィルタ処理前の参照画素であり、ｆｐ［ｘ，ｙ］はフィルタ処理後の参照画素である。また、ｎＳは予測ブロックサイズを表し、８×８ブロックの場合はｎＳ＝８となる。
【００３１】
ｆｐ［−１，ｎＳ×２−１］＝ｐ［−１，ｎＳ×２−１］  式１
ｆｐ［ｎＳ×２−１，―１］＝ｐ［ｎＳ×２−１，−１］  式２
ｆｐ［−１，ｙ］＝（ｐ［−１，ｙ＋１］＋２×ｐ［−１，ｙ］＋ｐ［−１，ｙ−１］＋２）＞＞２  （０≦ｙ≦ｎＳ×２−２）  式３
ｆｐ［−１，−１］＝（ｐ［−１，０］＋２×ｐ［−１，−１］＋ｐ［０，−１］＋２）＞＞２  式４
ｆｐ［ｘ，−１］＝（ｐ［ｘ−１，−１］＋２×ｐ［ｘ，−１］＋ｐ［ｘ＋１，−１］＋２）＞＞２  （０≦ｘ≦ｎＳ×２−２）  式５
ここで、フィルタ部１１０によるフィルタ処理における、参照画素の対応関係を図４に示す。図４（ａ）のｐ［ｘ，ｙ］は、灰色で示した８×８ブロックに対応する参照画素を表す。図４（ｂ）は、図４（ａ）の参照画素の一部について、ｐ［ｘ，ｙ］とｐＦ［ｘ，ｙ］の対応を示したものである。図４（ｂ）において、ｐＦ［−１，−１］はｐ［−１，−１］、ｐ［−１，０］、ｐ［０，−１］を用いて算出される。同様にｐＦ［８，−１］はｐ［７，−１］、ｐ［８，−１］、ｐ［９，−１］を用いて算出される。端部に位置するｐＦ［１５，−１］はフィルタ処理されずにｐ［１５，−１］がそのまま代入される。その他の参照画素についても、式１〜５に基づいて、同様にフィルタ処理を施す。
【００３２】
さらに、フィルタ部１１０は、フィルタ処理後の参照画素を、イントラ制御部１０７から入力されたイントラ予測部制御信号に従い、指定された予測モードに対応した各予測画像生成部１１１〜１１３に出力する。
【００３３】
指定された予測モードが予測モード０（Ｐｌａｎａｒモード）の場合、フィルタ部１１０は、フィルタ処理後の参照画素をＩｎｔｒａ＿Ｐｌａｎａｒ予測画像生成部１１３に入力する。そして、Ｉｎｔｒａ＿Ｐｌａｎａｒ予測画像生成部１１３は、式６に示す処理を行い、Ｐｌａｎａｒ予測画像を生成する。尚、以下の式において、ｐｒｅｄＳａｍｐｌｅｓ［ｘ，ｙ］は予測画像の画素値を表す。
【００３４】
ｐｒｅｄＳａｍｐｌｅｓ［ｘ，ｙ］＝
（（ｎＳ−１−ｘ）×ｐ［−１，ｙ］＋（ｘ＋１）×ｐ［ｎＳ，−１］＋
（ｎＳ−１−ｙ）×ｐ［ｘ，―１］＋（ｙ＋１）×ｐ［−１，ｎＳ］＋ｎＳ））
＞＞（ｋ＋１）
（０≦ｘ≦ｎＳ−１，０≦ｙ≦ｎＳ−１，ｋは２を底としたｎＳの対数）  式６
また、指定された予測モードが予測モード１（垂直予測モード）又は予測モード２（水平予測モード）の場合、垂直方向又は水平方向に隣接する参照画素値がそのまま予測画像として使われる。このため、フィルタ部１１０は、フィルタ処理後の参照画素をそのまま選択部１１４へ出力する。
【００３５】
また、指定された予測モードが予測モード３（ＤＣ予測モード）の場合、フィルタ部１１０は、フィルタ処理後の参照画素をＩｎｔｒａ＿ＤＣ予測画像生成部１１１に入力する。そして、Ｉｎｔｒａ＿ＤＣ予測画像生成部１１１は、ＤＣ予測を行い予測画像を生成する。ここで、予測モード３のＤＣ予測では、予測ブロックサイズに対応する参照画素のＤＣ値を算出する必要がある。本実施形態におけるイントラ予測モード決定装置１００は、入力画像を入力画像記憶部１０５に記憶する処理に並行して、各予測ブロックサイズに対応する参照画素のＤＣ値のみを図１に不図示の処理部にて算出・記憶している。さらに、図１に不図示の処理部にて算出・記憶された当該ＤＣ値は、対応する４×４イントラ予測部に直接入力される。Ｉｎｔｒａ＿ＤＣ予測画像生成部１１１では、当該ＤＣ値と、さらに予測ブロックの輝度色差情報、予測ブロックサイズとに応じて、式７〜１０の処理、又は式１１の処理のいずれかを行うことでＤＣ予測を行う。尚、以下に示す式７〜１１において、ＤｃＶａｌは参照画素のＤＣ値を表す。
【００３６】
ｐｒｅｄＳａｍｐｌｅｓ［０，０］＝
（ｐ［−１，０］＋２×ＤｃＶａｌ＋ｐ［０，−１］＋２）＞＞２  式７
ｐｒｅｄＳａｍｐｌｅｓ［ｘ，０］＝
（ｐ［ｘ，−１］＋３×ＤｃＶａｌ＋２）＞＞２  （１≦ｘ≦ｎＳ−１）  式８
ｐｒｅｄＳａｍｐｌｅｓ［０，ｙ］＝
（ｐ［−１，ｙ］＋３×ＤｃＶａｌ＋２）＞＞２  （１≦ｙ≦ｎＳ−１）  式９
ｐｒｅｄＳａｍｐｌｅｓ［ｘ，ｙ］＝ＤＣＶａｌ
（１≦ｘ≦ｎＳ−１，１≦ｙ≦ｎＳ−１）  式１０
ｐｒｅｄＳａｍｐｌｅｓ［ｘ，ｙ］＝ＤＣＶａｌ
（０≦ｘ≦ｎＳ−１，０≦ｙ≦ｎＳ−１）  式１１
また、指定された予測モードが各予測モード４〜３４の場合、フィルタ部１１０はフィルタ処理後の参照画素をＩｎｔｒａ＿Ａｎｇｕｌａｒ予測画像生成部１１２に入力する。そしてＩｎｔｒａ＿Ａｎｇｕｌａｒ予測画像生成部１１２は各予測モード４〜３４に対応するＡｎｇｕｌａｒ予測を行い、予測画像を生成する。
【００３７】
尚、Ａｎｇｕｌａｒ予測を行う予測モード（各予測モード４〜３４）では、各予測モード３〜４３の間で予測画像生成方法が共通化されているため、Ｉｎｔｒａ＿Ａｎｇｕｌａｒ予測画像生成部１１２は最終的に式１２又は式１３を用いて予測画像を生成する。そのため、各予測モード４〜３４における全ての予測画像の生成処理において、一つの回路を共有することが可能である。尚、式１２及び式１３におけるｒｅｆＭａｉｎ［ｘ］は参照画素を一時格納する変数である。また、ｉＦａｃｔ及びｉＩｄｘは、予測モードと予測画素の位置するｙ座標の値とに基づいて一意に決定される変数である。そして、Ｉｎｔｒａ＿Ａｎｇｕｌａｒ予測画像生成部１１２は、ｉＦａｃｔの値が０でない場合に式１２を用いて予測画素を生成し、ｉＦａｃｔの値０の場合に式１３を用いて対応する予測画素を生成する。
【００３８】
ｐｒｅｄＳａｍｐｌｅｓ［ｘ，ｙ］＝
（（３２−ｉＦａｃｔ）×ｒｅｆＭａｉｎ［ｘ＋ｉＩｄｘ＋１］＋ｉＦａｃｔ×ｒｅｆＭａｉｎ［ｘ＋ｉＩｄｘ＋２］＋１６）＞＞５
（０≦ｘ≦ｎＳ−１，０≦ｙ≦ｎＳ−１）  式１２
ｐｒｅｄＳａｍｐｌｅｓ［ｘ，ｙ］＝ｒｅｆＭａｉｎ［ｘ＋ｉＩｄｘ＋１］
（０≦ｘ≦ｎＳ−１，０≦ｙ≦ｎＳ−１）  式１３
選択部１１４は、イントラ制御部１０７から入力されたイントラ予測部制御信号に基づいて指定された予測モードに対応する各予測画像生成部１１１〜１１３からの出力を選択し、予測画像として相関判定部１０２へと出力する。
【００３９】
次に、各４×４イントラ予測部１〜ｋを用いて８×８ブロックのイントラ予測を行う処理について図５を用いて説明する。図５（ａ）は４×４ブロックのイントラ予測の処理を示したものである。図５（ａ）には、Ａｎｇｕｌａｒ予測において、右上４５度に位置する参照画素から予測画像を生成する例を示す。ここで、図５中の座標表示は予測対象ブロックの左上端の画素位置を起点とした相対値となっている。また、図５（ｂ）、図５（ｃ）、図５（ｄ）及び図５（ｅ）は、図５（ａ）で用いられた予測モードと同じ予測モードにおける８×８イントラ予測処理を、４×４画素単位で示したものである。
【００４０】
図５（ｂ）は８×８ブロックを構成する左上の４×４画素領域の予測処理を表す。４×４イントラ予測部１（図１の予測部１０１に含まれる）は、参照画素ｐ［１，−１］からｐ［７，−１］まで（図５（ｂ）の斜線部）を用いて、ｐｒｅｄＳａｍｐｌｅｓ［０，０］からｐｒｅｄＳａｍｐｌｅｓ［３，３］まで（図５（ｂ）の太枠）を生成する。図５（ｃ）は８×８ブロックを構成する右上の４×４画素領域の予測処理を表す。４×４イントラ予測部２（図１の１０１に含まれる）は、参照画素ｐ［５，−１］からｐ［１１，−１］まで（図５（ｃ）の斜線部）を用いて、ｐｒｅｄＳａｍｐｌｅｓ［４，０］からｐｒｅｄＳａｍｐｌｅｓ［７，３］まで（図５（ｃ）の太枠）を生成する。
【００４１】
図５（ｄ）は８×８ブロックを構成する左下の４×４画素領域の予測処理を表す。４×４イントラ予測部３（図１の予測部１０１に含まれる）は参照画素ｐ［５，−１］からｐ［１１，−１］まで（図５（ｄ）の斜線部）を用いて、ｐｒｅｄＳａｍｐｌｅｓ［０，４］からｐｒｅｄＳａｍｐｌｅｓ［３，７］まで（図５（ｄ）の太枠）を生成する。図５（ｅ）は８×８ブロックを構成する右下の４×４画素領域の予測処理を表す。４×４イントラ予測部４（図１の予測部１０１の不図示の処理部）は参照画素ｐ［９，−１］からｐ［１５，−１］（図５（ｅ）の斜線部）を用いて、ｐｒｅｄＳａｍｐｌｅｓ［４，４］からｐｒｅｄＳａｍｐｌｅｓ［７，７］（図５（ｅ）の太枠）を生成する。
【００４２】
式１２及び式１３から明らかなように、図５（ｂ）から図５（ｅ）の各予測処理に依存関係はないため、夫々独立に処理可能である。このため、本実施形態では、まず４つの４×４イントラ予測部（各４×４イントラ予測部１〜４）に対して、予測モード、予測ブロックサイズ、輝度色差情報、及び参照画素（例えば、ｐ［−１，−１］のアドレス）を共通に設定する。さらに、各４×４イントラ予測部１〜４に対して個別に各４×４画素領域の左上端画素の位置情報（座標）を設定することで、当該各４×４イントラ予測部１〜４を用いて８×８ブロックのイントラ予測を並列処理することができる。
【００４３】
尚、本実施形態において、図５では、８×８ブロックのイントラ予測への対応を示したが、８×８ブロックより大きいブロックに対しても、参照画素と４×４画素領域の位置情報を適切に設定すれば、上記のイントラ予測処理と同様に適用が可能である。また、図５に示した予測モード（右上４５度に位置する参照画素を用いるＡｎｇｕｌａｒ予測）以外の場合にも本発明を適用可能なことも明らかである。
【００４４】
次に図６に、本実施形態のイントラ予測モード決定装置１００の処理フローを示す。予測モード判定開始後、イントラ制御部１０７はブロックサイズ決定部１０８により決定された予測ブロックサイズ情報を取得する（ステップＳ６０１）。次に、イントラ制御部１０７は、ステップＳ６０１において取得した予測ブロックサイズ情報に基づいて、予測部１０１の各４×４イントラ予測部１〜ｋに対して、処理対象の予測ブロックを夫々割り当てる（ステップＳ６０２）。ステップＳ６０２において処理対象の予測ブロックを各４×４イントラ予測部１〜ｋに割り当てる方法として、予め用意されたルックアップテーブルを参照すること等が考えられるが、本発明はこれに限定されるものではなく、種々の方法を適用可能である。即ち、予め、割り当てアルゴリズムを組み込みＣＰＵ（図２の不図示の処理部）にロードしておき、イントラ制御部１０７が当該アルゴリズムに基づいて各４×４イントラ予測部１〜ｋに処理対象の予測ブロックの割り当てを行うことも可能である。
【００４５】
ステップＳ６０２において各４×４イントラ予測部１〜ｋへの処理対象の予測ブロックの割り当てが完了した後、予測部１０１及び相関判定部１０２は、各処理対象の予測ブロックの予測モードの判定を並行して実施する（ステップＳ６０３）。尚、ステップＳ６０３の処理には、前述のように参照画素へのフィルタ処理、予測画像生成処理、及びＳＡＤ算出処理が含まれる。次に、イントラ予測モード決定装置１００は、処理対象の符号化ブロックのうち、予測モード判定が終了した（全ての予測モード候補について判定を終了した）予測ブロックが存在するかを判定する（ステップＳ６０４）。
【００４６】
ステップＳ６０４において予測モード判定が完了した予測ブロックが存在しない場合（ステップＳ６０４のＮＯ）、イントラ予測モード決定装置１００は予測モードを切り替えて判定を継続する（ステップＳ６０５）。一方、ステップＳ６０４において各予測ブロックについて予測モード判定が完了した予測ブロック（仮に予測ブロックＡとする）が存在する場合（ステップＳ６０４のＹＥＳ）、イントラ予測モード決定装置１００は次の処理を行う。即ち、イントラ予測モード決定装置１００はさらに、予測モード判定が未完了の予測ブロックが他に存在するかを判定する（ステップＳ６０６）。
【００４７】
ステップＳ６０６で予測モード判定が未完了の予測ブロックが存在する場合（ステップＳ６０６のＹＥＳ）、イントラ制御部１０７は、予測ブロックＡが割り当てられていた４×４イントラ予測部を他の予測ブロックに再割り当てする（ステップＳ６０２）。そして、イントラ予測モード決定装置１００は、予測モード判定処理を継続する。一方、ステップＳ６０６において予測モード判定が未完了の予測ブロックが存在しない場合（ステップＳ６０６のＮＯ）、処理対象の符号化ブロックの全ての予測ブロックに対して全ての予測モード判定処理を終えたことになる。このため、イントラ予測モード決定装置１００は、予測ブロック毎にＳＡＤが最小となる予測モードを決定し（ステップＳ６０７）、予測モード判定を終了する。
【００４８】
次に、図６のステップＳ６０３における予測部１０１及び相関判定部１０２の処理を図７のタイミングチャートを用いて説明する。図７の横軸ｔは処理の時間軸を表す。図７の左側に記載した各４×４イントラ予測部１〜３２は、処理対象の予測ブロックの予測画像生成に用いた各４×４イントラ予測部１〜３２を示している。尚、説明を容易にするため、図７では、図１の予測部１０１には各４×４イントラ予測部１〜３２が含まれ（ｋ＝３２）、参照画素として入力画像を用いることとする。また、図６のステップＳ６０１では、図８に示す予測ブロックサイズに対する予測ブロックサイズ情報を取得し、ステップＳ６０２では、各４×４イントラ予測部１〜３２に、図９（ａ）に示すスケジューリングと予測ブロックの割り当てとを行ったものとする。尚、図９（ａ）では、予測ブロックサイズに関わりなく、各予測ブロック１〜１０に対して、夫々二つずつの予測モードを並列に判定するように割り当てている。他の各４×４イントラ予測部についても同様に、４×４ブロック又は８×８ブロックの４×４画素領域について、予測画像を生成する。
【００４９】
具体的には、４×４イントラ予測部１は予測ブロック１（４×４ブロック）の予測モード０の予測画像を生成し、４×４イントラ予測部２は予測ブロック１の予測モード１の予測画像を生成する。また、各４×４イントラ予測部９〜１２は予測ブロック５（８×８ブロック）を構成する４組の４×４画素領域の夫々について、予測モード０の予測画像を生成する。ここで、予測ブロック５（８×８ブロック）のブロックサイズは予測ブロック１（４×４ブロック）のブロックサイズの４倍の大きさである。このため、本実施形態では、予測ブロック５に対する予測画像の生成処理を行う４×４イントラ予測部の個数は、予測ブロック１に対する予測画像の生成処理を行う４×４イントラ予測部の個数の４倍の個数としている。言い換えると、１つの４×４イントラ予測部を用いて予測ブロック１（４×４ブロック）の予測モード０の予測画像を生成しているのに対し、４つの４×４イントラ予測部を用いて予測ブロック５（８×８ブロック）の予測モード０の予測画像を生成している。
【００５０】
まとめると、画像に複数の予測ブロックサイズが含まれる場合であって、第２の予測ブロックサイズ（例えば８×８画素）が第１の予測ブロックサイズ（例えば４×４画素）の所定数倍（４倍）の大きさである場合、次のようにイントラ予測部を対応させる。即ち、本実施形態において、第２の予測ブロックサイズである第２のブロックの予測画像を生成するイントラ予測部の個数は、第１の予測ブロックサイズである第１のブロックの予測画像を生成するイントラ予測の個数の前記所定数倍の個数とする。
【００５１】
図７のｔ１において、各４×４イントラ予測部１〜３２は、夫々に割り当てられた処理対象の予測ブロックの参照画素を、読み出し部１０４を介して読み出す。即ち、４×４イントラ予測部１は、予測ブロック１の予測に必要な参照画素を取得し、４×４イントラ予測部９は予測ブロック５の左上の４×４画素領域の予測に必要な参照画素を取得する。その他の４×４イントラ予測部についても同様である。
【００５２】
ｔ２において、各４×４イントラ予測部１〜３２は、ｔ１で取得した参照画素（入力画像）に対してフィルタ処理を行う。即ち、４×４イントラ予測部１は予測ブロック１に対応する参照画素に対してフィルタ処理を行い、４×４イントラ予測部９は予測ブロック５の左上の４×４画素領域に対応する参照画素に対してフィルタ処理を行う。その他の４×４イントラ予測部についても同様である。
【００５３】
ｔ３において、各４×４イントラ予測部１〜３２は、ｔ２のフィルタ処理後の参照画素を用いて、夫々に割り当てられた予測モードに基づく４×４ブロックサイズの予測画像を生成する。即ち、４×４イントラ予測部１は予測ブロック１の予測モード０に対応する予測画像を生成し、４×４イントラ予測部９は予測ブロック５の左上の４×４画素領域に対応する予測モード０の予測画像を生成する。
【００５４】
ｔ４に示すＳＡＤ算出は相関判定部１０２における処理である。相関判定部１０２は、入力された入力画像と各４×４イントラ予測部１〜３２で生成された予測画像とのＳＡＤを算出し、算出した結果を予測モード決定部１０３へ出力する。
【００５５】
以上説明したように、ｔ１からｔ４までの処理で、各予測ブロックの予測モード０と予測モード１との判定がなされる。その後、ステップＳ６０４及びステップＳ６０５の処理を経て、ｔ５からｔ８までの処理でｔ１からｔ４までの処理と同様に各予測ブロックの予測モード２と予測モード３の判定がなされる。以降同様に、各予測ブロックについて残りの予測モードの判定を実施する。尚、前述したように、各予測ブロックで判定する予測モードの数に違いがある場合、予測モード判定が終了した予測ブロックに割り当てられていた４×４イントラ予測部を、予測モード判定が終了していない他の予測ブロックの予測モード判定に利用してもよい。即ち、再スケジューリングを施すことも可能である。
【００５６】
図１０に再スケジューリングを実施した場合のタイミングチャートを示す。図１０におけるｔＮからｔＮ＋３までの処理で、各予測ブロック１〜１０における予測モード１６から予測モード１７までの判定が終了する。尚、ｔＮからｔＮ＋３までの処理は図７と同様なので説明を省略する。
【００５７】
ＨＥＶＣのイントラ予測における４×４ブロックの予測モードの数は１８であるため（図２０（ａ）参照）、各予測ブロック１〜４及び各予測ブロック６〜９の全予測モードの判定は、ｔＮ＋３の時点で終了している。一方、予測ブロック５及び予測ブロック１０は８×８ブロックであり、予測モードの数が３５であるため、このｔＮ＋３時点で予測モードの判定を終了していない。従って、各予測ブロック１〜４及び各予測ブロック６〜９に割り当てられていた８つの４×４イントラ予測部を、予測ブロック５及び予測ブロック１０に再割り当てする。これにより、余剰となった計算資源を活用することが可能である（図６の各ステップＳ６０４、ステップＳ６０６及びステップＳ６０２の処理参照）。
【００５８】
ｔＮ＋４において、イントラ制御部１０７は再割り当ての処理を行う。この処理において、各予測ブロック１〜４及び各予測ブロック６〜９に割り当てられていた各４×４イントラ予測部１〜８及び各４×４イントラ予測部１７〜２４は、夫々予測ブロック５、及び予測ブロック１０の対応する４×４画素領域へと割り当てられる。再割り当てはイントラ予測部制御信号に基づいて行われる。尚、再割り当て後の、各４×４イントラ予測部１〜３２に対する予測ブロックの割り当てを図９（ｂ）に示す。
【００５９】
ｔＮ＋４において再割り当てが完了した後、ｔＮ＋５以降の処理において、各４×４イントラ予測部１〜３２を用いて予測ブロック５及び予測ブロック１０の残りの予測モード（各予測モード１８〜３５）の判定を継続する。例えば、４×４イントラ予測部１は、ｔＮ＋５以降、予測ブロック５の左上の４×４画素領域の予測画像を生成するために用いられる。
【００６０】
以上説明したように、本実施形態では、各４×４イントラ予測部１〜ｋを各々サイズの異なる複数の予測ブロックに対して夫々割り当てることで、４×４ブロックより大きいブロックサイズの予測ブロックのイントラ予測モードを判定する。これにより、各予測モード及び各予測ブロックサイズに対して個別の演算器を設ける必要がないため、回路規模を削減することができる。加えて、前述したように、ＨＥＶＣではイントラ予測モードの大半を占めるＩｎｔｒａ＿Ａｎｇｕｌａｒ予測の予測画像生成方法が共通化されている。このため、複数の予測モード候補に対応した４×４イントラ予測部の構成を共通化できるため、当該演算器を予測モード候補の数分用意した場合と比較して回路規模の増加を抑えることができる。
【００６１】
また、本実施形態では、予測部１０１が有する各４×４イントラ予測部１〜ｋの資源量に応じて、個々の予測ブロックの複数の予測モードを並列に判定する。さらに、予測ブロックサイズの異なる複数の予測ブロックの予測モードも並列に判定する。このため、特に一つの符号化ブロックの中を複数の予測ブロックサイズを用いて予測可能な符号化方式において、効率的に演算器を利用できることとなり、回路規模の削減と処理性能向上を両立させることが可能である。
【００６２】
尚、本実施形態のタイミングチャート（図７、図１０）では、各４×４イントラ予測部１〜ｋの予測画像の生成処理及び、ＳＡＤ算出処理が全て同時に終了している例を示しているが、本発明は必ずしも同時である場合に限らない。即ち、各４×４イントラ予測部１〜ｋが処理の終了を示すフラグ（情報）を出力するように構成し、当該フラグを判定することで、各予測モードの判定が同時に終了しない場合にも本発明を適用可能である。さらに、一部の予測モード（例えばＩｎｔｒａ＿Ａｎｇｕｌａｒモードと、水平予測モードと垂直予測モードのみ）に限り上記構成を適用し、その他の予測モードに対しては個別の回路を設ける構成にしてもよい。
【００６３】
また、各４×４イントラ予測部１〜ｋにおいて、参照画素に対するフィルタ処理を省略することにより、予測画像生成に要する時間をさらに短縮する構成にしてもよい。さらに、各４×４イントラ予測部１〜ｋに対する予測ブロックの割り当てについては、予め定められた数通りの割り当てパターンをテーブル形式で用意しておき、当該パターンを切り替える方式で実現してもよい。これにより、イントラ制御部１０７の構成を簡易化し、処理をより高速化することが可能となる。
【００６４】
＜実施形態２＞
図１１に、本実施形態におけるイントラ予測モード決定装置１００のブロック図を示す。本実施形態におけるイントラ予測モード決定装置１００は、上述した実施形態１におけるイントラ予測モード決定装置１００に含まれていたブロックサイズ決定部１０８（図１参照）を含まない。尚、図１１において、予測モード決定部２０３、イントラ制御部２０７以外は、上述した実施形態１におけるイントラ予測モード決定装置１００（図１）と機能が図１と同一であるため、符号も同一とし、適宜説明を省略する。実施形態１においてイントラ制御部１０７は、ブロックサイズ決定部１０８から入力される予測ブロックサイズ情報に従い、予測ブロックサイズを一意に決定していた。一方、本実施形態においてイントラ制御部２０７は、当該予測ブロックサイズ情報を取得せずに、イントラ予測において取り得る全ての予測ブロックサイズを候補とする予測ブロックサイズ情報を生成し、全予測モード候補の判定を実施する。
【００６５】
イントラ制御部２０７は、取り得る予測ブロックサイズ毎に全ての予測モード判定を行うための制御信号を生成し、予測部１０１、相関判定部１０２、予測モード決定部２０３及び読み出し部１０４に対して、夫々制御信号を出力する。
【００６６】
予測モード決定部２０３は、イントラ制御部２０７から入力される予測モード決定制御信号と、相関判定部１０２から入力される相関情報とに基づき、最終的にイントラ予測を行う予測ブロックサイズとその予測モードを決定する。尚、相関判定部１０２から入力される相関情報は実施形態１と同様に、各ブロックサイズの入力画像と予測モード毎の予測画像とのＳＡＤである。
【００６７】
図１２に、本実施形態のイントラ予測モード決定装置１００の処理フローを示す。予測モード判定開始後、イントラ制御部２０７は取り得る予測ブロックサイズを判定し、予測モード判定を行う候補を決定する（ステップＳ１２０１）。即ち、最大の予測ブロックサイズが１６×１６ブロックの場合、イントラ制御部２０７は、図１３に示すように（ａ）１６×１６、（ｂ）８×８及び（ｃ）４×４の各予測ブロックサイズを、予測モード判定を行う候補と決定する。次に、イントラ制御部２０７は、ステップＳ１２０１において決定した予測モード判定を行う予測ブロックサイズの候補に基づき、予測部１０１の各４×４イントラ予測部１〜ｋに対して、処理対象の予測ブロックを夫々割り当てる（ステップＳ１２０２）。
【００６８】
ステップＳ１２０２にて各４×４イントラ予測部１〜ｋへの処理対象の予測ブロックの割り当てが完了した後、予測部１０１及び相関判定部１０２は、各処理対象の予測ブロックの予測モードの判定を並行して実施する（各ステップＳ１２０３〜Ｓ１２０５）。各ステップＳ１２０３〜Ｓ１２０５の処理には、参照画素へのフィルタ処理、予測画像生成処理、及びＳＡＤ算出処理が含まれる。次に、イントラ予測モード決定装置１００は、処理対象の符号化ブロックのうち、予測モード判定が終了した予測ブロックが存在するかを判定する（ステップＳ１２０６）。
【００６９】
ステップＳ１２０６において予測モード判定が完了した予測ブロックが存在しない場合（ステップＳ１２０６のＮＯ）、イントラ予測モード決定装置１００は予測モードを切り替えて判定を継続する（ステップＳ１２０７）。一方、ステップＳ１２０６において予測モード判定が完了した予測ブロック（仮に予測ブロックＡとする）が存在する場合（ステップＳ１２０６のＹＥＳ）、イントラ予測モード決定装置１００は次の処理を行う。即ち、イントラ予測モード決定装置１００はさらに、予測モード判定が未完了の予測ブロックが存在するかを判定する（ステップＳ１２０８）。
【００７０】
ステップＳ１２０８で予測モード判定が未完了の予測ブロックが存在する場合（ステップＳ１２０８のＹＥＳ）、イントラ制御部２０７は、予測ブロックＡが割り当てられていた４×４イントラ予測部を他の予測ブロックに再割り当てする（ステップＳ１２０２）。そして、イントラ予測モード決定装置１００は、予測モード判定処理を継続する。一方、ステップＳ１２０８で予測モード判定が未完了の予測ブロックが存在しない場合（ステップＳ２０９のＮＯ）、ステップＳ１２０１で判定候補に決定した全ての予測ブロックサイズに対して、夫々予測モード判定処理を終えたことになる。即ち、図１３の各予測ブロック１〜２１について、ＳＡＤを夫々算出したことになる。このため、イントラ予測モード決定装置１００は、取り得る複数の予測ブロックサイズの候補の中から、最もＳＡＤが最小となる予測ブロックサイズとその予測モードを決定し（ステップＳ１２０９）、モード判定を終了する。
【００７１】
次に、図１１においてｋ＝３２の場合であって、且つ、図１３に示す予測ブロックサイズ候補に対して予測モード判定を行う場合の、各４×４イントラ予測部１〜ｋに対して処理対象の予測ブロックを夫々割り当てる一例を図１４に示す。図１４では、予測ブロック１（１６×１６）、予測ブロック２（１６×１６）及び予測ブロック６（１６×１６）の予測モード判定を、各４×４イントラ予測部１〜ｋが並列に行うことが可能なように割り当てている。具体的には、各４×４イントラ予測部１〜１６は、予測ブロック１を構成する１６組の４×４画素領域の夫々について、予測モード０の予測画像を生成する。また、各４×４イントラ予測部１７〜２０は、予測ブロック２を構成する４組の４×４画素領域の夫々について、予測モード０の予測画像を生成する。他の各４×４イントラ予測部２１〜３２についても同様に、予測画像を生成する。
【００７２】
尚、予測部１０１及び相関判定部１０２の処理のタイミングチャートは、実施形態１の図７と同様であるため省略する。
【００７３】
以上の説明から、本実施形態では、適切な予測ブロックサイズが未知の場合においても、予測部１０１の各４×４イントラ予測部１〜ｋの資源量に応じて、個々の予測ブロックの複数の予測モードを並列に判定可能である。さらに予測ブロックサイズの異なる複数の予測ブロックの予測モードもまた並列に判定可能である。
【００７４】
＜実施形態３＞
図１５に、本実施形態におけるイントラ予測モード決定装置１００のブロック図を示す。本実施形態におけるイントラ予測モード決定装置１００は、実施形態１におけるイントラ予測モード決定装置１００に含まれていたブロックサイズ決定部１０８に代わり、特徴量抽出部３０８を有す。尚、図１５において、予測モード決定部３０３、イントラ制御部３０７及び特徴量抽出部３０８以外は、上述した実施形態１におけるイントラ予測モード決定装置１００（図１）と同一であるため、符号も同一とし、適宜説明を省略する。
【００７５】
実施形態１においてイントラ制御部１０７は、ブロックサイズ決定部１０８から入力される予測ブロックサイズ情報に基づき、予測ブロックサイズを一意に決定していた。一方、本実施形態においてイントラ制御部３０７は、実施形態２と同様に、当該予測ブロックサイズ情報を取得しない。また、実施形態２におけるイントラ制御部２０７は、イントラ予測において取り得る全ての予測ブロックサイズを候補とする予測ブロックサイズ情報を生成し、予測モードの判定処理を実施した。一方、本実施形態におけるイントラ制御部３０８は、入力画像から抽出された特徴量に基づき、イントラ予測で取り得る全ての予測ブロックサイズの候補の中から選択された予測ブロックサイズに対して、予測モードの判定処理を行う。
【００７６】
特徴量抽出部３０８は、イントラ予測モード決定装置１００に入力された入力画像の特徴量を抽出する。本実施形態において特徴量抽出部３０８は、入力画像の特徴量として複雑度を算出する。そして、特徴量抽出部３０８は当該複雑度に基づいて、イントラ予測において取り得る全ての予測ブロックサイズから予測モード判定を行う予測ブロックサイズの候補を選択し、選択された予測ブロックサイズをイントラ制御部３０７へ通知する。このように、特徴量に基づき、イントラ予測で取り得る全予測ブロックサイズの候補の中から、予測モード判定を行う予測ブロックサイズを少なくとも一つ選択する（絞り込む）ことで、予測モード判定を行う予測ブロックサイズの候補数を減らすことができる。このため、全予測ブロックサイズの候補について予測モード判定を行う場合と比較して、予測モード決定装置１００における予測モード判定の演算処理量を抑制することができる。
【００７７】
尚、複雑度の指標値は例えば、予測ブロックに属する各画素の画素値と該予測ブロックの画素平均値との差分の大きさの合計値を用いることができるが、本発明はこれに限定されるものではない。また、本実施形態において、入力画像の特徴量として複雑度を用いたが、本発明はこれに限定されず、入力画像の複雑度、アクティビティ、エッジ、及び画素平均値のうち少なくとも何れかに基づくものであればよい。また、入力画像記憶部３０５に入力される入力画像は特徴量抽出部３０８にも入力されるため、特徴量抽出部３０８は予測モードの判定開始前に特徴量を抽出することが可能である。
【００７８】
イントラ制御部３０７は、特徴量抽出部３０８において選択された予測ブロックサイズの候補に基づいて予測ブロックサイズ情報を生成し、当該予測ブロックサイズ情報に基づき予測モード判定を行うための制御信号を生成する。そして、イントラ制御部３０７は、予測部１０１、相関判定部１０２、予測モード決定部３０３及び読み出し部１０４に対して、生成した制御信号を夫々出力する。
【００７９】
図１６に、本実施形態の特徴量抽出部３０８の、特徴量抽出処理、及び、特徴量抽出結果に基づく予測ブロックサイズ候補の選択処理のフローを示す。以下、図１６を用いて、図１７に示す符号化ブロック（３２×３２）の予測ブロックサイズの選択処理について説明する。尚、説明を容易にするため、図１７において網掛けされたブロックの複雑度は、予め設定された閾値を超えているとする。
【００８０】
［３２×３２ブロックの特徴量抽出］
イントラ予測モード決定装置１００は、予測モード判定を行う予測ブロックサイズ候補として３２×３２ブロックを追加する（ステップＳ１６０１）。次に、特徴量抽出部３０８は、ステップＳ１６０１で追加された当該３２×３２ブロックが、処理対象の符号化ブロックのうち最小の予測ブロックサイズであるかを判定する（ステップＳ１６０２）。ステップＳ１６０２において当該３２×３２ブロックが最小の予測ブロックサイズでない場合（ステップＳ１６０２のＮＯ）、特徴量抽出部３０８は当該３２×３２ブロックの複雑度を算出する（ステップＳ１６０３）。そして、ステップＳ１６０３において算出された複雑度と予め設定された閾値とを比較し（ステップＳ１６０４）、複雑度が閾値以上であるか否かを判定する（ステップＳ１６０５）。
【００８１】
ステップＳ１６０５において複雑度が閾値以上である場合（Ｓ１６０５のＹＥＳ）、特徴量抽出部３０８は、前記３２×３２ブロックの水平方向及び垂直方向の各画素を二等分（即ち、３２×３２ブロックを四等分）する（ステップＳ１６０６）。そして、特徴量抽出部３０８は、ステップＳ１６０６において生成された１６×１６ブロックについて、特徴量抽出、及び、予測モード判定を行う予測ブロックサイズの選択の処理を継続する。一方、ステップ１６０５において複雑度が閾値未満である場合（Ｓ１６０５のＮＯ）、特徴量抽出部３０８は、当該３２×３２ブロックを平坦な（複雑でない）画像と判断し、予測モード判定を行う予測ブロックサイズとして３２×３２ブロックのみを選択する。ここで、図１７（ａ）に示す３２×３２予測ブロック１は、閾値以上の複雑度を有すため、特徴量抽出部３０８は、当該３２×３２予測ブロックを四等分した４つの１６×１６ブロックについて、さらに処理を継続する。
【００８２】
［１６×１６ブロックの特徴量抽出］
判定処理（ステップＳ１６０１及びステップＳ１６０２）は、上述した３２×３２ブロックの場合と同様である。ステップＳ１６０２において１６×１６ブロックが最小の予測ブロックサイズでない場合（ステップＳ１６０２のＮＯ）、特徴量抽出部３０８はステップＳ１６０３の処理を行う。ステップＳ１６０３において特徴量抽出部３０８は、ステップＳ１６０１において予測モード判定を行う予測ブロックサイズの候補として追加された各１６×１６ブロック（図１７（ｂ）の各１６×１６ブロック２〜５）の複雑度を夫々算出する。そして、特徴量抽出部３０８は、ステップＳ１６０３において算出された複雑度と予め設定された閾値とを比較し（ステップＳ１６０５）、各１６×１６ブロック２〜５の複雑度が閾値以上か否かを判定する（ステップＳ１６０５）。
【００８３】
ステップＳ１６０５において複雑度が閾値以上である場合（ステップＳ１６０５のＹＥＳ）、及び閾値未満である場合（ステップＳ１６０５のＮＯ）の処理については、上述した３２×３２ブロックの特徴量抽出フローと同様である。ここで、図１７（ｂ）に示す１６×１６ブロック２及び１６×１６ブロック４は閾値以上の複雑度を有するため、特徴量抽出部３０８は前記１６×１６ブロック２及び前記１６×１６ブロック４を夫々四等分して８×８ブロックを生成する（ステップＳ１６０６）。そして、特徴量抽出部３０８は、生成された８×８ブロックについて、特徴量抽出、及び、予測モード判定を行う予測ブロックサイズの選択の処理を継続する。一方、図１７（ｂ）に示す１６×１６ブロック１及び１６×１６ブロック３は、閾値未満の複雑度を有するため、特徴量抽出部３０８は当該１６×１６ブロック１及び当該１６×１６ブロック３の予測ブロックサイズの判定処理を完了する。
【００８４】
［８×８ブロックの特徴量抽出］
判定処理（ステップＳ１６０１及びステップＳ１６０２）は、上述した３２×３２ブロック及び１６×１６ブロックの場合と同様である。ステップＳ１６０２において８×８ブロックが最初の予測ブロックサイズでない場合（ステップＳ１６０２のＮＯ）、特徴量抽出部３０８はステップＳ１６０３の処理を行う。ステップＳ１６０３において特徴量抽出部３０８は、ステップＳ１６０１において予測モード判定を行う予測ブロックサイズの候補として追加された各８×８ブロック（図１７（ｃ）の各８×８ブロック６〜１３）の複雑度を算出する。そして、ステップＳ１６０３において算出された複雑度と予め設定された閾値とを比較し（ステップＳ１６０５）、各８×８ブロック６〜１３の複雑度が閾値以上か否かを判定する（ステップＳ１６０５）。
【００８５】
ステップＳ１６０５において複雑度が閾値以上である場合（ステップＳ１６０５のＹＥＳ）、及び閾値未満である場合（ステップＳ１６０５のＮＯ）の処理については、上述した３２×３２ブロック及び１６×１６ブロックの特徴量抽出フローと同様である。ここで、図１７（ｃ）に示す８×８ブロック６について、特徴量抽出部３０８は閾値以上の複雑度を有するため、当該８×８ブロック６を四等分して４×４ブロックを生成する（ステップＳ１６０６）。そして、特徴量抽出部３０８は、生成された４×４ブロックについて、特徴量抽出、及び、予測モード判定を行う予測ブロックサイズの選択の処理を継続する。一方、図１７（ｃ）に示すその他の各８×８ブロック７〜１３は、閾値未満の複雑度を有するため、特徴量抽出部３０８は当該各８×８ブロック７〜１３の予測ブロックサイズの判定処理を完了する。
【００８６】
［４×４ブロックの特徴量抽出］
判定処理（ステップＳ１６０１及びステップＳ１６０２）は、上述した３２×３２ブロック、１６×１６ブロック及び８×８ブロックの場合と同様である。ステップＳ１６０２において４×４ブロックが最小予測ブロックサイズである場合（ステップＳ１６０２のＹＥＳ）、特徴量抽出部３０８は予測ブロックサイズの判定処理を終了する。
【００８７】
以上のように、図１６に示す処理フローを繰り返すことで、取り得る全ての予測ブロックサイズと予測モードとの組み合わせを判定する場合に比べ、予測モードの判定を行うブロックサイズの候補を大幅に減らすことができる。図１７に示したブロックの場合、本実施形態におけるイントラ予測モード決定装置１００は、３２×３２ブロック１、各１６×１６ブロック２〜５、各８×８ブロック６〜１３、及び各４×４ブロック１４〜１７についてのみ、予測モード判定を行えばよい。このため、上述した実施形態２のように、イントラ予測において取り得る全ての予測ブロックサイズに対して予測モードの判定を行う場合に比べ、予測ブロックサイズ及び予測モードをより高速に決定することが可能となる。
【００８８】
尚、本実施形態における特徴量抽出部３０８は、複雑度を用いた平坦部検出を行っている。しかしながら、これは一例にすぎず、本発明はこれに限定されない。即ち、複雑度に限らず周知の様々な特徴量（エッジの有無、アクティビティ又は輝度平均値等のうち少なくともいずれか一つ）を用いて、予測ブロックサイズの候補を選択することが可能である。また、ステップＳ１６０４及びステップＳ１６０５で用いる閾値を、予測ブロックサイズごとに可変としてもよいし、入力画像に応じて適応的に変化させても良い。さらに、本実施形態における特徴量抽出部３０８は、各予測ブロック毎に逐次的に複雑度を算出しているが、予め各予測ブロックサイズ毎の複雑度を全て算出しておき、その結果を用いて比較するようにしてもよい。
【００８９】
また、予測ブロックサイズの選択（絞り込み）の方法については、また、オブジェクト（人物や物体）の認識結果を基に選択しても良い。即ち、入力画像から人物の顔領域を認識し、その認識結果から顔と背景の境界を含む部分等を小さい予測ブロックサイズに絞り込んでも良いし、空等の変化の小さい背景領域と認識した部分を大きい予測ブロックサイズに絞り込むようにしてもよい。
【００９０】
＜実施形態４＞
本実施形態におけるイントラ予測モード決定装置１００の構成は、上述した実施形態１におけるイントラ予測モード決定装置１００（図１）の構成と同様であるが、予測画像の生成のために隣接ブロックの再構成画像を用いる点が異なる。例えば、図８に示す予測ブロック２（４×４ブロック）の予測モードを判定する場合、該予測ブロック２の左、左上、上、右上に（図５のように）隣接するブロックの再構成画像を利用して各予測モードの予測画像を生成する。即ち、予測ブロック２の予測画像を生成するために、当該予測ブロック２の左に隣接する予測ブロック１（４×４ブロック）の再構成画像が必要である。このため、予測ブロック２の予測モード判定と予測ブロック１の予測モード判定とを並列に行うことはできない。このため、本実施形態では、個々の予測ブロックが逐次処理になることを利用して、必要に応じて各４×４イントラ予測部１〜３２の全てをある特定の一つの予測ブロックの予測モード判定に用いることで、予測ブロック毎の予測モードの判定を高速に処理する。
【００９１】
以降では、図１８及び図１９に示すタイミングチャートを用いて、本実施形態におけるイントラ予測モード決定装置１００の処理を詳細に説明する。尚、説明を容易にするために、図１８及び図１９では、図１の予測部１０１には各４×４イントラ予測部１〜３２が含まれる（ｋ＝３２）とし、さらに図８に示す各予測ブロック１〜５の処理について説明する。
【００９２】
図１８（ａ）は予測ブロック１及び予測ブロック２の各処理の概要を示すタイミングチャートである。まず、図１８（ａ）のｔ１において、予測部１０１は予測ブロック１が取り得る複数の予測モードの夫々に対して、対応する隣接ブロックの再構成画像を用いて予測画像を生成し、入力画像とのＳＡＤを算出する。さらに、予測部１０１は、予測モード毎のＳＡＤを比較し、最もＳＡＤが小さかった予測モードを、予測ブロック１の予測モードとして選択する（モード判定）。次に、ｔ２において、予測部１０１はｔ１で選択された予測モードに基づいてイントラ予測を行う。ここで、ＳＡＤが最小となる予測モードに対応する予測誤差を予測モード決定部１０３が保持するようにしてもよい。これにより、回路規模は増加してしまうが、選択された予測モードに対するイントラ予測を再度実施する必要がなくなり、その分処理時間を短縮することが可能となる。
【００９３】
次に、図１８のｔ３〜ｔ５において、図２を用いて説明したように、ｔ２で生成した予測誤差に対して、直交変換及び量子化（ｔ３）と、逆量子化及び逆直交変換（ｔ４）とを順に施した後、最後に予測残差と予測画像を加算して再構成画像を生成する（ｔ５）。尚、ｔ５で生成した再構成画像は図１の再構成画像記憶部１０６へと記憶する。また、予測ブロック２のモード判定は、予測ブロック１の再構成画像が得られた後に開始し、予測ブロック１と同様に処理を行う。
【００９４】
また、図１８（ｂ）に、予測ブロック１のモード判定処理（図１８（ａ）のｔ１）の詳細を示す。図１８（ｂ）に示すように、本実施形態では、予測部１０１に含まれる各４×４イントラ予測部１〜３２全てを単一のブロックの予測モード判定に使用することが可能である。これにより特定のブロックにおける複数の予測モードの判定を並列に処理可能である。図１８では、予測ブロック１に対して、３２個の４×４イントラ予測部のうちの１８個を用いて処理を行う。１８個の４×４イントラ予測部を割り当てることで、当該予測ブロック１が取り得る１８通りの予測モード全てについて、参照画素の読み出し、読み出した画素へのフィルタ処理、予測画像生成、及びＳＡＤ算出を夫々並列に処理している。
【００９５】
そして、予測ブロック１のイントラ予測終了後（再構成画像生成後）に、予測ブロック２のモード判定が開始される。予測ブロック２のモード判定に対しても、予測ブロック１と同様に、１８通りの予測モードの判定を並列に処理可能である。
【００９６】
次に、図１９を用いて、予測ブロック４及び予測ブロック５の各処理の詳細を説明する。図１９（ａ）は予測ブロック４及び予測ブロック５の各処理の概要を示すタイミングチャートである。予測ブロック４の処理は予測ブロック１の処理と同様なので、省略する。さらに、予測ブロック５の処理は、予測ブロック２及び予測ブロック４の再構成画像生成後に開始する。図１９（ｂ）は、予測ブロック５の予測モード判定処理における各４×４イントラ予測部１〜３２の処理を詳細に示したものである。予測ブロック５は８×８ブロックであり、３５通りの予測モードをとり得る。このため、各４×４イントラ予測部１〜３２全てを用いて、当該予測ブロック５が取り得る予測モードについて、８通りの予測モードずつ並列に判定処理を行う。
【００９７】
以上説明したように、複数の予測ブロックの予測モードの判定を並列に実施できない場合においても、各４×４イントラ予測部１〜ｋを単一の予測ブロックに対して適宜割り当てることで、各予測ブロックの予測モードの判定を高速に実施可能である。
【００９８】
＜実施形態５＞
上記各実施形態１〜４において、図１、図２、図３、図１１、及び図１５に示した各処理部はハードウェアでもって構成しているものとして説明した。しかし、図１、図２、図３、図１１、及び図１５に示した各処理部で行う処理をコンピュータプログラムで実行しても良い。
【００９９】
図２１は、上記各実施形態１〜４に係るイントラ予測モード決定装置の各処理部が行う処理を実行するコンピュータのハードウェアの構成例を示すブロック図である。
【０１００】
ＣＰＵ２１０１は、ＲＡＭ２１０２やＲＯＭ２１０３に格納されているコンピュータプログラムやデータを用いてコンピュータ全体の制御を行うものとして上述した各処理部を実行する。さらにＣＰＵ２１０１は、上述した実施形態に係る画像符号化装置及びイントラ予測モード決定装置が行うものとして上述した各処理を実行する。即ち、ＣＰＵ２１０１は、図１、図２、図３、図１１、及び図１５に示した各処理部として機能することになる。
【０１０１】
ＲＡＭ２１０２は、外部記憶装置２１０６からロードされたコンピュータプログラムやデータ、Ｉ／Ｆ（インターフェース）２１０７を介して、外部から取得したデータ等を一時的に記憶するためのエリアを有する。さらに、ＲＡＭ２１０２は、ＣＰＵ２１０１が各種の処理を実行する際に用いるワークエリアを有する。即ち、ＲＡＭ２１０２は、例えば、フレームメモリとして割り当てたり、その他の各種のエリアを適宜提供したりすることができる。
【０１０２】
ＲＯＭ２１０３は、本コンピュータの設定データや、ブートプログラム等を格納する。
【０１０３】
操作部２１０４は、キーボードやマウス等により構成されており、本コンピュータのユーザーが操作することで、各種の指示をＣＰＵ２１０１に対して入力することができる。
【０１０４】
出力部２１０５は、ＣＰＵ２１０１による処理結果を表示する。また、出力部２１０５は、例えば液晶ディスプレイで構成される。
【０１０５】
外部記憶装置２１０６は、ハードディスクドライブ装置に代表される、大容量情報記憶装置である。外部記憶装置２１０６には、オペレーティングシステム（ＯＳ）や、図１、図２、図３、図１１、及び図１５に示した各部の機能をＣＰＵ２１０１に実現させるためのコンピュータプログラムが保存されている。さらには、外部記憶装置２１０６には、処理対象としての各画像が保存されていても良い。
【０１０６】
外部記憶装置２１０６に保存されているコンピュータプログラムやデータは、ＣＰＵ２１０１による制御に従って適宜、ＲＡＭ２１０２にロードされ、ＣＰＵ２１０１による処理対象となる。
【０１０７】
Ｉ／Ｆ２１０７には、ＬＡＮやインターネット等のネットワーク、投影装置や表示装置等の他の機部を接続することができ、本コンピュータはこのＩ／Ｆ２１０７を介して様々な情報を取得したり、送出したりすることができる。
【０１０８】
バス２１０８は、上述の各部を繋ぐ。
【０１０９】
上述の構成における作動は、前述のフローチャートで説明した作動をＣＰＵ２１０１が中心となってその制御を行う。
【０１１０】
＜その他の実施形態＞
上述した各実施形態１〜４では、ＨＥＶＣ符号化方式（Ｈｉｇｈ  Ｅｆｆｉｃｉｅｎｃｙ  Ｖｉｄｅｏ  Ｃｏｄｉｎｇ符号化方式）への適用を示したが、本発明の適用は、ＨＥＶＣに限定されるものではないことは明らかである。
【０１１１】
また、上述した各実施形態１〜４では、複数の４×４イントラ予測部（各４×４イントラ予測部１〜ｋ）を用いて、４×４ブロックサイズ以上の予測ブロックのイントラ予測への対応を示した。しかしながら、必ずしも４×４ブロックサイズである必要はなく、任意のｍ×ｎ（ｍ、ｎは夫々１以上の整数）ブロックサイズでもよい。このため、本発明を適用することで、任意のａｍ×ｂｎ（ａ、ｂは夫々１以上の整数）ブロックサイズのイントラ予測をｍ×ｎブロックサイズのイントラ予測に分割し並列に処理可能である。
【０１１２】
また、上述した各実施形態１〜４では、予測部１０１はｋ個の４×４イントラ予測部を含むものとしたが、本発明はこれに限定されず、予測部１０１はイントラ予測部を複数含むものであれば構わない。
【０１１３】
また、本発明における画像符号化装置２００及びイントラ予測モード決定装置１００は、８×８イントラ予測部を用いて、４×４ブロックサイズのイントラ予測と４×４ブロックサイズより大きいブロックサイズのイントラ予測とに対応するように構成してもよい。
【０１１４】
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。即ち、本発明の全て、もしくはその処理の一部をソフトウェアとして実装してもよい。特に、ソフトウェアで実行する場合、４×４ブロック単位の予測画像生成をマルチスレッド、及びマルチタスクとして実行すればよい。
【図１】
2015119396.tif 000003
【図２】
2015119396.tif 000004
【図３】
2015119396.tif 000005
【図４】
2015119396.tif 000006
【図５】
2015119396.tif 000007
【図６】
2015119396.tif 000008
【図７】
2015119396.tif 000009
【図８】
2015119396.tif 000010
【図９】
2015119396.tif 000011
【図１０】
2015119396.tif 000012
【図１１】
2015119396.tif 000013
【図１２】
2015119396.tif 000014
【図１３】
2015119396.tif 000015
【図１４】
2015119396.tif 000016
【図１５】
2015119396.tif 000017
【図１６】
2015119396.tif 000018
【図１７】
2015119396.tif 000019
【図１８】
2015119396.tif 000020
【図１９】
2015119396.tif 000021
【図２０】
2015119396.tif 000022
【図２１】
2015119396.tif 000023