(57)【要約】【課題】無負荷時または軽負荷時の出力電圧の上昇を抑制することができる電源装置を提供することである。【解決手段】スイッチング素子とインダクタとダイオードからなる交流直流変換部と、前記交流電源の電圧値を検出する入力電圧検出部と、前記交流電源の電流値を検出する入力電流検出部と、前記交流直流変換部が出力する直流電圧の電圧値を検出する出力電圧検出部と、前記交流電源の電流値、前記交流電源の電圧値及び前記直流電圧の電圧値に基づき、前記直流電圧の電圧値が目標出力電圧値になるように前記スイッチング素子をオン／オフ制御する制御部とを備え、前記制御部は、前記直流電圧の電圧値と前記目標出力電圧値との電圧差分値に基づいて電圧誤差信号を生成し、前記電圧誤差信号が第１閾値以下である場合、前記スイッチング素子をオフ状態に制御することを特徴とする電源装置。【選択図】図１
2015089281.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の交流電圧から直流電圧を得る少なくともスイッチング素子とインダクタとダイオードからなる交流直流変換部と、
前記交流電源の電圧値を検出する入力電圧検出部と、
前記交流電源の電流値を検出する入力電流検出部と、
前記交流直流変換部が出力する直流電圧の電圧値を検出する出力電圧検出部と、
前記入力電流検出部と前記入力電圧検出部と前記出力電圧検出部各々で得られる前記交流電源の電流値、前記交流電源の電圧値及び前記直流電圧の電圧値に基づき、前記直流電圧の電圧値が予め設定された目標出力電圧値になるように前記スイッチング素子をオン／オフ制御する制御部とを備え、
前記制御部は、
前記直流電圧の電圧値と前記目標出力電圧値との電圧差分値に基づいて電圧誤差信号を生成し、前記電圧誤差信号が第１閾値以下である場合、前記スイッチング素子をオフ状態に制御することを特徴とする電源装置。
【請求項２】
前記制御部は、前記電圧誤差信号が第１閾値以下である場合、前記スイッチング素子をオン／オフ制御する信号のデューティをゼロに設定することを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第１閾値は、負荷電流が規定値よりも小さくなる無負荷または軽負荷時に前記電圧誤差信号が示す値であることを特徴とする請求項１または２に記載の電源装置。
【請求項４】
前記制御部は、前記電圧誤差信号が前記第１閾値を超え、且つ、前記第１閾値よりも大きい第２閾値以下である場合、前記スイッチング素子を駆動する信号のデューティを、前記電圧誤差信号が前記第２閾値より高い場合に比べて小さくすることを特徴とする請求項１から３の何れか１項に記載の電源装置。
【請求項５】
前記制御部は、
前記直流電圧の電圧値と前記目標出力電圧値との電圧差分値にＰＩＤ演算処理によって求められた電圧ゲインを乗算して得られる電圧誤差信号を生成する電圧誤差信号生成部と、
前記交流電源の電圧値と前記電圧誤差信号とに基づいて入力電流設定値を生成する乗算器と、
前記入力電流設定値と前記交流電源の電流値との電流差分値に基づいて電流誤差信号を生成する電流誤差信号生成部と、
前記電流誤差信号に基づいて前記スイッチング素子をオン／オフ制御する信号のデューティを演算するデューティ演算部と、
前記電圧誤差信号が第１閾値以下である場合、前記デューティ演算部で求めた演算結果に替えてデューティをゼロに設定するデューティ設定部と、
を有することを特徴とする請求項２から４の何れか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、家電機器や産業機器の各種機器の電力系統における電源装置に関する。
【背景技術】
【０００２】
近年、家電機器や産業機器の各種機器の電力系統に高調波電流が流入する問題に対して、機器内の電源装置には、インダクタとスイッチング素子の動作によるエネルギー蓄積効果を利用し、力率を改善しながら出力電圧を昇圧する交流直流変換回路（ＡＣ−ＤＣコンバータ）が用いられるようになっている。
このＡＣ−ＤＣコンバータにおける制御では、直流電圧値（出力電圧計測値Ｖｄｃ）とその目標値（目標出力電圧値Ｖｒｅｆ）との電圧差分値（Ｅｖ）に交流電圧値（入力電圧計測値Ｖｉｎ)を乗算して得られる値に応じて，上記スイッチング素子の導通比（スイッチング素子のスイッチング周期において、スイッチング素子が導通状態となる時間の割合である。時比率ＤＵＴＹとする）を決定し、力率改善（ＰＦＣ：Ｐｏｗｅｒ  Ｆａｃｔｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）を行っている。
【０００３】
このような電源装置は、例えば特許文献１に示されるように、交流電源から直流電圧を得る少なくともスイッチング素子とインダクタとダイオードからなる交流直流変換部（ＰＦＣ部）と、交流電源の電流値を検出する入力電流検出部と、交流電源の電圧値を検出する入力電圧検出部と、交流直流変換回路が出力する直流電圧値を検出する出力電圧検出部と、電流検出部と入力電圧検出部と出力電圧検出部で得られる各値に基づき力率改善を行い且つ、直流電圧値を予め設定された目標値になるように上記スイッチング素子の動作をＰＦＣ制御する制御部から構成される（特許文献１、図１参照）。
【０００４】
ＰＦＣ制御は、一般に次のように実行される。上記制御部は、電圧制御ループにおいて、出力電圧計測値Ｖｄｃと目標出力電圧値Ｖｒｅｆとの電圧差分値Ｅｖを演算し、電圧誤差信号ＶＰＩを生成する。その後、この電圧誤差信号ＶＰＩと入力電圧計測値Ｖｉｎを正規化した値とを乗算することで、入力電流設定値Ｉｒｅｆを得る。次に、制御部は、電流制御ループにおいて、入力電流設定値Ｉｒｅｆと入力電流計測値Ｉｉｎとの電流差分値Ｅｉを演算し、電流誤差信号ＩＰＩを生成する。
【０００５】
そして、電流誤差信号ＩＰＩの信号レベルに応じ、スイッチング素子の導通比（ＤＵＴＹ）を逐次変換することで、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎと波形が相似し、力率が１となるように、すなわち入力電圧と入力電流の位相が同相となるように、かつ、直流電圧が所定の目標出力電圧値Ｖｒｅｆとなるように制御する。
【０００６】
ここで、出力電圧検出部で得られた直流電圧（出力電圧計測値Ｖｄｃ）には、交流直流変換回路の特性上、交流電源周波数の２倍の周波数のリップル成分が重畳されている。直流電圧にリップル成分が含まれたまま上記制御演算を行うと、電圧誤差信号ＶＰＩにおいてリップル成分の影響が現れ、最終的には入力電流（入力電流計測値Ｉｉｎ）の波形に歪みが生じてしまう。
【０００７】
このリップル成分を排除するために、電圧制御ループにおいて、電圧差分値Ｅｖを演算する際の直流電圧値として、応答速度の遅い（カットオフ周波数１Ｈｚ程度）のローパスフィルタを通した値を用いるのが一般的である。一方、電流制御ループの電流誤差信号ＩＰＩは、入力電流（入力電流計測値Ｉｉｎ）を正弦波状に追従させるように逐次デューティを制御するので、カットオフ周波数を高めに設定するのが一般的である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２８９２２８号公報
【特許文献２】特開２０１２−１００４８４号公報
【特許文献３】特開２０１２−１００４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述のような構成によると、電源装置が、例えば２００Ｖの商用交流電源に接続され、入力交流電圧が供給される場合、ＰＦＣ起動時において、直流電圧は目標出力電圧値Ｖｒｅｆ（例えば４００Ｖ）まで上昇するが、電圧制御ループの応答が遅いので、予め目標出力電圧値Ｖｒｅｆが一定値で定められている場合など、目標出力電圧値Ｖｒｅｆとの電圧差分（電圧差分値Ｅｖ）が大きく、ＰＦＣ回路が昇圧動作をする特性上、電流制御ループの電流誤差信号ＩＰＩが急激に上昇する。この結果、目標出力電圧値Ｖｒｅｆまで上昇するまでの期間、スイッチング素子の導通比（ＤＵＴＹ）が広がった状態（スイッチング素子がオンする期間が長い状態）で動作して、ＰＦＣ起動時の突入電流が大きくなり、直流電圧は目標出力電圧値Ｖｒｅｆを越えてしまう。一方、上述のように電圧制御ループは応答速度を下げているので、直流電圧が目標出力電圧値Ｖｒｅｆまで戻るまでに時間を要し、電源装置の応答性が悪いという問題があった。
このような問題の解決を図った技術として、例えば特開２０１２−１００４８４号公報（特許文献２参照）、特開２０１２−１００４８５（特許文献３参照）に開示された電源装置がある。しかしながら、この種の電源装置によれば、無負荷時または軽負荷時に出力電圧計測値Ｖｄｃが目標出力電圧値Ｖｒｅｆに接近すると、電圧誤差信号ＶＰＩの信号レベルが低下してほぼ０になる場合がある。この場合、入力電流設定値Ｉｒｅｆを演算する乗算器を構成するオペアンプのオフセットに起因して電流誤差信号ＩＰＩの信号レベルが上昇する。このため、スイッチング素子をオン／オフ制御する信号のデューティが大きくなる。この結果、図８に例示するように、無負荷時または軽負荷時に直流電圧（出力電圧計測値Ｖｄｃ）が上昇して、上述した電圧制御ループの応答が遅い場合と同様に目標出力電圧値Ｖｒｅｆよりも高くなる。
【００１０】
本発明は、このような事情に鑑みてなされたもので、その目的は、無負荷時または軽負荷時の出力電圧の上昇を抑制することができる電源装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明の一態様は、交流電源の交流電圧から直流電圧を得る少なくともスイッチング素子とインダクタとダイオードからなる交流直流変換部と、前記交流電源の電圧値を検出する入力電圧検出部と、前記交流電源の電流値を検出する入力電流検出部と、前記交流直流変換部が出力する直流電圧の電圧値を検出する出力電圧検出部と、前記入力電流検出部と前記入力電圧検出部と前記出力電圧検出部各々で得られる前記交流電源の電流値、前記交流電源の電圧値及び前記直流電圧の電圧値に基づき、前記直流電圧の電圧値が予め設定された目標出力電圧値になるように前記スイッチング素子をオン／オフ制御する制御部とを備え、前記制御部は、前記直流電圧の電圧値と前記目標出力電圧値との電圧差分値に基づいて電圧誤差信号を生成し、前記電圧誤差信号が第１閾値以下である場合、前記スイッチング素子をオフ状態に制御することを特徴とする電源装置である。
【００１２】
また、本発明の一態様は、上述の電源装置であって、前記制御部は、前記電圧誤差信号が第１閾値以下である場合、前記スイッチング素子をオン／オフ制御する信号のデューティをゼロに設定することを特徴とする。
【００１３】
また、本発明の一態様は、上述の電源装置であって、前記第１閾値は、負荷電流が規定値よりも小さくなる無負荷または軽負荷時に前記電圧誤差信号が示す値であることを特徴とする。
【００１４】
また、本発明の一態様は、上述の電源装置であって、前記制御部は、前記電圧誤差信号が前記第１閾値を超え、且つ、前記第１閾値よりも大きい第２閾値以下である場合、前記スイッチング素子を駆動する信号のデューティを、前記電圧誤差信号が前記第２閾値より高い場合に比べて小さくすることを特徴とする。
【００１５】
また、本発明の一態様は、上述の電源装置であって、前記制御部は、前記直流電圧の電圧値と前記目標出力電圧値との電圧差分値にＰＩＤ演算処理によって求められた電圧ゲインを乗算して得られる電圧誤差信号を生成する電圧誤差信号生成部と、前記交流電源の電圧値と前記電圧誤差信号とに基づいて入力電流設定値を生成する乗算器と、前記入力電流設定値と前記交流電源の電流値との電流差分値に基づいて電流誤差信号を生成する電流誤差信号生成部と、前記電流誤差信号に基づいて前記スイッチング素子をオン／オフ制御する信号のデューティを演算するデューティ演算部と、前記電圧誤差信号が第１閾値以下である場合、前記デューティ演算部で求めた演算結果に替えてデューティをゼロに設定するデューティ設定部と、を有することを特徴とする。
【発明の効果】
【００１６】
本発明の一態様によれば、無負荷時または軽負荷時の出力電圧の上昇を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態における電源装置を示す回路構成図である。
【図２】第１実施形態における制御部１５の回路構成図である。
【図３】第１実施形態における制御部１５の信号の流れを示した図である。
【図４】第１実施形態における電源装置の動作波形図である。
【図５】第１実施形態における電源装置の出力電圧波形の一例を示す図である。
【図６】第２実施形態における制御部１５Ａの回路構成図である。
【図７】第２実施形態における電源装置の出力電圧波形の一例を示す図である。
【図８】従来の電源装置の出力電圧波形の一例を示す図である。
【発明を実施するための形態】
【００１８】
＜第１実施形態＞
以下、添付図面を参照しながら、本発明の好ましい実施の形態について説明する。
図１は、第１実施形態における電源装置を示す回路構成図である。
図１に示す電源装置は、商用交流電源（ＡＣ電源）に接続される第１、第２の交流入力端子１ａ、１ｂの交流電圧を直流電圧に変換して第１及び第２の直流出力端子２ａ、２ｂとの間に直流電圧である出力電圧を発生し、これら出力端子間に接続されるＤＣ−ＤＣコンバータ等に直流電圧を供給する電源装置である。
【００１９】
電源装置は、第１、第２の交流入力端子１ａ、１ｂと第１及び第２の直流出力端子２ａ、２ｂとの間に、入力段のフィルタ回路ＦＬＴＲと、リレー回路ＲＹと、力率改善回路ＰＦＣ１０とを順番に設けている。本発明では、力率改善回路ＰＦＣは、交流電源の交流電圧から直流電圧を得る交流直流変換部として機能し、後述するように少なくともスイッチング素子とインダクタとダイオードとからなる。電源装置は、更に、力率改善回路ＰＦＣ１０に含まれているスイッチング素子（トランジスタＱ１，Ｑ２、ダイオードＢＤ１，ＢＤ２）をオン／オフ制御するために、入力電圧検出部１１と、入力電流検出部１２と、スイッチ駆動部１３と、出力電圧検出部１４と、制御部１５とを有している。
【００２０】
図１の力率改善回路ＰＦＣ１０において、直流出力端子２ａと直流出力端子２ｂとの間に、ダイオードＤ１、トランジスタＱ１、抵抗Ｒ１が直列に接続される。また、直流出力端子２ａ、２ｂとの間には、ダイオードＤ２、トランジスタＱ２、抵抗Ｒ２が直列に接続される。トランジスタＱ１及びトランジスタＱ２各々には、それぞれダイオードＢＤ１及びダイオードＢＤ２が並列に接続され、これら２つの並列回路が力率改善回路ＰＦＣ１０のスイッチング素子として機能する。
【００２１】
また、ダイオードＤ１とトランジスタＱ１との接続点が、インダクタＬ１を介して、交流入力端子１ａ側へ接続され、ダイオードＤ２とトランジスタＱ２との接続点が、インダクタＬ２を介して、交流入力端子１ｂ側へ接続される。直流出力端子２ａ、２ｂとの間には、また、電解コンデンサＣ２が接続される。なお、トランジスタＱ１及びＱ２は、図１において、Ｎチャネル型ＭＯＳトランジスタとしているが、この場合、ダイオードＢＤ１及びＢＤ２は、ＭＯＳトランジスタ中の寄生ダイオードであってよい。また、トランジスタＱ１及びＱ２として、ＮＰＮ型バイポーラトランジスタやＩＧＢＴを用いてもよい。
【００２２】
交流入力端子１ａ、１ｂに接続される交流電源の正方向電圧期間において、トランジスタＱ１がオンしている時には、交流入力端子１ａ、インダクタＬ１、トランジスタＱ１、ダイオードＢＤ２及びインダクタＬ２から成る第１の閉回路が形成され、インダクタＬ１にエネルギーを蓄積する。次に、トランジスタＱ１がオフすると、交流入力端子１ａ、インダクタＬ１、ダイオードＤ１、電解コンデンサＣ２、ダイオードＢＤ２及びインダクタＬ２から成る第２の閉回路が、インダクタＬ１に蓄積されたエネルギーを電解コンデンサＣ２へ供給し、電解コンデンサＣ２を交流電源電圧より高い値に充電する。
【００２３】
一方、交流電源の負方向電圧期間においては、トランジスタＱ２がオンしている時には、交流入力端子１ｂ、インダクタＬ２、トランジスタＱ２、ダイオードＢＤ１、インダクタＬ１から成る第３の閉回路が形成され、インダクタＬ２にエネルギーを蓄積する。次に、トランジスタＱ２がオフすると、交流入力端子１ｂ、インダクタＬ２、ダイオードＤ２、電解コンデンサＣ２、ダイオードＢＤ１、インダクタＬ１から成る第４の閉回路が、インダクタＬ２に蓄積されたエネルギーを電解コンデンサＣ２へ供給し、電解コンデンサＣ２を交流電源電圧より高い値に充電する。
なお、交流電源の正方向電圧期間または負方向電圧期間において、オンオフ動作を求められるのは、上述の通りトランジスタＱ１またはＱ２のいずれか一方のみであるが、２つのトランジスタを同じゲート信号を用いてオン／オフさせてもよい。
【００２４】
このような構成により、力率改善回路ＰＦＣ１０は、スイッチング素子をオン／オフするとともに、電解コンデンサＣ２の両端子間電圧を一定に制御するが、交流入力端子１ａ、１ｂに接続される交流電源の電圧の周波数よりも高い周波数で、スイッチング素子のオン／オフ制御を行う必要がある。そこで、制御部１５は、スイッチング素子の導通比（時比率ＤＵＴＹ）を決定する演算処理を、交流入力電圧、交流入力電流、直流電圧である出力電圧に基づいて行っている。
【００２５】
このため、力率改善回路ＰＦＣ１０において、抵抗Ｒ１及びＲ２の各々の両端は、入力電流検出部１２へと接続され、トランジスタＱ１及びＱ２各々のゲート端子及びソース端子は、スイッチ駆動部１３へと接続され、直流出力端子２ａ、２ｂ出力端子は、出力電圧検出部１４へと接続される。また、インダクタＬ１及びＬ２の交流入力端子１ａ、１ｂ側が、入力電圧検出部１１へと接続される。
【００２６】
入力電圧検出部１１は、交流電圧を検出して、入力電圧計測値Ｖｉｎ（交流電源の電圧値）を制御部１５へ出力する。また、入力電流検出部１２は、抵抗Ｒ１及びＲ２に流れる交流電流値を検出して、入力電流計測値Ｉｉｎを制御部１５へ出力する。また、出力電圧検出部１４（直流電圧検出部）は、直流出力端子２ａ、２ｂ間の電圧を検出して、出力電圧計測値Ｖｄｃを制御部１５へ出力する。
【００２７】
制御部１５は、これらの入力される信号の電圧レベルに基づいて、時比率ＤＵＴＹを生成し、スイッチ駆動部１３に出力する。スイッチ駆動部１３は、時比率ＤＵＴＹに基づいて、スイッチング素子のドライブ信号を生成する。
【００２８】
また、制御部１５は、リレー回路ＲＹのスイッチをオンさせる。そのため、入力電圧計測値Ｖｉｎを監視し、ＡＣ電源を電解コンデンサＣ２でピーク充電された、概ねＡＣ電源の実効値×√２の電圧値に達し、ＡＣ電源の実効値を認識可能となった時間経過後に、リレー回路ＲＹのスイッチをオンさせ、力率改善回路ＰＦＣ１０の交流入力端子に対するインピーダンスを下げる。なお、リレー回路ＲＹ中の抵抗（抵抗Ｒ３）は、リレー回路ＲＹの前後に設けられたコンデンサ容量とともに、ＣＲ時定数回路を構成し、スイッチング動作開始前の力率改善回路ＰＦＣ１０の電解コンデンサＣ２に急激な電流が流れないようにするものである。
【００２９】
図２は、制御部１５の回路構成図である。
制御部１５は、デューティ設定部２０、電圧誤差信号生成部２１、電流誤差信号生成部２２、デューティ演算部２３、正規化演算部３１〜３３、比較器４１，４３及び乗算器４２を有する。
【００３０】
デューティ設定部２０は、デューティ演算部２３において演算を行うスイッチング素子の駆動信号のパルス幅を強制的に０にする回路であり、本実施形態の特徴的部分をなす。なお、詳細については、波形図及び動作フローを参照して後述する。
【００３１】
電圧誤差信号生成部２１は、比較器４１及びＶＰＩ生成部２６より構成され、電圧誤差信号ＶＰＩを生成する。比較器４１は、正規化演算部３１が出力電圧計測値Ｖｄｃを正規化した値（制御部１５の動作電圧に合うように、出力電圧計測値Ｖｄｃに係数ｋ１、例えば１／１００を乗じた値）と予め設定された目標出力電圧値Ｖｒｅｆとを比較し、その差分をとって電圧差分値Ｅｖを生成する。
【００３２】
ＶＰＩ生成部２６は、電圧差分値Ｅｖと電圧ゲインＧｖとを乗算して、電圧誤差信号ＶＰＩを生成する。ここで、フィードバック制御系では周知の様に、ＰＩＤと呼ばれる、電圧誤差に対して比例Ｐ，積分Ｉ，微分Ｄの演算処理を加え、これらを必要に応じて合成してフィードバックし、系の応答性を改善することが行われる。電圧ゲインＧｖは、このＰＩＤ演算処理によって求められる値である。
【００３３】
乗算器４２は、正規化演算部３２が入力電圧計測値Ｖｉｎを正規化した値（制御部１５の動作電圧に合うように、例えば、入力電圧計測値Ｖｉｎの最大値ｋ２で除した値）と電圧誤差信号ＶＰＩとを乗算して、入力電流設定値Ｉｒｅｆを生成する。
【００３４】
電流誤差信号生成部２２は、比較器４３及びＩＰＩ生成部２７より構成され、電流誤差信号ＩＰＩを生成する。
比較器４３は、正規化演算部３３が入力電流計測値Ｉｉｎを正規化した値（制御部１５の動作電圧に合うように、入力電流計測値Ｉｉｎに係数ｋ３を乗じた値）と入力電流設定値Ｉｒｅｆとを比較し、その差分をとって電流差分値Ｅｉを生成する。ＩＰＩ生成部２７は、電流差分値Ｅｉと電流ゲインＧｉとを乗算して、電流誤差信号ＩＰＩを生成する。電流ゲインＧｉは、上記電圧ゲインＧｖと同様に、ＰＩＤ演算処理によって求められる値である。なお、電流制御ループにおけるＰＩＤ演算処理の詳細については、後述する。
【００３５】
デューティ演算部２３は、電流誤差信号ＩＰＩに基づいて、スイッチング素子をオンするパルス幅（時比率ＤＵＴＹ）を、例えば電流誤差信号ＩＰＩから時比率ＤＵＴＹへの変換を行う演算式を用いて演算し、スイッチ駆動部１３へ出力する。スイッチ駆動部１３は、入力される時比率ＤＵＴＹでのスイッチング動作を行うか否かを、制御の動作指令などに基づいて判定してドライブ信号を出力し、スイッチング素子をオン／オフする。このスイッチング動作が実行されることにより、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎと波形が相似し、力率が１となるように、すなわち、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎの位相が同相となるように、かつ、直流電圧である出力電圧が所定の目標出力電圧値Ｖｒｅｆとなるように制御される。
【００３６】
なお、上記回路構成においては、電圧差分（電圧差分値Ｅｖ）が大きくなると、誤差信号(ＩＰＩ)の電流または電圧レベルが上がり、デューティを拡げた状態（スイッチング素子がオンする期間が長い状態）でスイッチング動作し、電圧差分（電圧差分値Ｅｖ）が小さくなると、誤差信号(ＩＰＩ)の電流または電圧レベルが下がり、デューティを狭めた状態（スイッチング素子がオンする期間が短い状態）でスイッチング動作する論理構成となっている。
【００３７】
続いて、制御部１５の信号の流れについて、図３を用いて説明する。図３は、第１実施形態における制御部１５の信号の流れを示した図である。
【００３８】
制御部１５は、更新サイクル毎に、時比率ＤＵＴＹ更新制御（ＰＷＭ出力制御）を実行する。最初に、制御部１５は、出力電圧検出部１４から出力電圧計測値Ｖｄｃからを取得する。また、制御部１５は、自身の内部に予め設定された目標出力電圧値Ｖｒｅｆを読み出す。制御部１５は、上述したように、電圧差分値ＶＰＩと目標出力電圧値Ｖｒｅｆを用いて、電圧差分値ＶＰＩの演算処理を行う。演算処理において、電圧誤差信号生成部２１は、比較器４１及びＶＰＩ生成部２６より構成され、電圧誤差信号ＶＰＩを生成する。比較器４１は、正規化演算部３１が出力電圧計測値Ｖｄｃを正規化した値（制御部１５の動作電圧に合うように、出力電圧計測値Ｖｄｃに係数ｋ１、例えば１／１００を乗じた値）と予め設定された目標出力電圧値Ｖｒｅｆとを比較し、その差分をとって電圧差分値Ｅｖを生成する。ＶＰＩ生成部２６は、電圧差分値Ｅｖと電圧ゲインＧｖとを乗算して、電圧誤差信号ＶＰＩを生成する。
【００３９】
次に、制御部１５は、入力電圧検出部１１から入力電圧計測値Ｖｉｎを取得し、電圧制御ループにおいて、入力電流設定値Ｉｒｅｆの演算処理を行う。演算において、乗算器４２が、次式（１）により、電圧誤差信号ＶＰＩと、正規化演算部３２が入力電圧計測値Ｖｉｎを正規化した値ＮＶｉｎ（制御部１５の動作電圧に合うように、入力電圧計測値Ｖｉｎの最大値ｋ２で除した値）とを乗ずることで行う。
Ｉｒｅｆ＝ＶＰＩ×ＮＶｉｎ…（１）
【００４０】
次に、制御部１５は、入力電流検出部１２から入力電流計測値Ｉｉｎを取得し、電流制御ループにおいて、電流誤差信号ＩＰＩの演算処理を行う。演算は、電流誤差信号生成部２２が、以下の式（２）〜（４）で示すＰＩＤ演算により、入力電流設定値Ｉｒｅｆと、取得した入力電流計測値Ｉｉｎ（ｔ）とに基づいて行う。
電流差分値Ｅｉ（ｔ）＝入力電流設定値Ｉｒｅｆ−入力電流計測値Ｉｉｎ（ｔ）…（２）
Ｕｉ（ｔ）＝Ｋｉｐ×Ｅｉ（ｔ）＋｛Ｋｉｉ×Ｅｉ（ｔ−１）＋Ｕｉ（ｔ−１）｝＋Ｋｉｄ×｛Ｅｉ（ｔ）−Ｅｉ（ｔ−ｎ）｝…（３）
ＩＰＩ＝Ｕｉ（ｔ）…（４）
ここで、Ｕｉ（ｔ）は、今回のＰＩＤ演算処理で求める電流誤差信号ＩＰＩであり、Ｕｉ（ｔ−１）は、前回のＰＩＤ演算処理で求めた電流誤差信号ＩＰＩである。また、Ｅｉ（ｔ−１）、Ｅｉ（ｔ−ｎ）は、それぞれ、１回前、ｎ回前のＰＩＤ演算処理における電流差分値Ｅｉを示し、Ｅｉ（ｔ）は今回の処理結果による値である。また、Ｋｉｐ、Ｋｉｉ、Ｋｉｄは、ぞれぞれ、ＰＩＤ演算処理における比例（Ｐ）係数、積分（Ｉ）係数、微分（Ｄ）係数を示す。
【００４１】
次に、制御部１５は、デューティ演算部２３において、ＰＩＤ演算処理で求めた電流誤差信号ＩＰＩによって、次式（５）に従って、時比率ＤＵＴＹを演算する。
ＤＵＴＹ＝Ｄｍａｘ−ＩＰＩ×Ｋｃｎｖ…（５）
ここで、Ｄｍａｘは時比率ＤＵＴＹの最大出力値（上限値）であり、最小出力値Ｄｍｉｎ（下限値）とともに、予め制御部１５において設定されている値である。また、Ｋｃｎｖは、電流誤差信号ＩＰＩを時比率ＤＵＴＹに変換する際の係数であり、実験またはシミュレーションにより予め算出されている係数値であり、同じく制御部１５において設定されている値である。
【００４２】
続いて、制御部１５は、先に演算した電圧誤差信号ＶＰＩの示す値が予め設定された第１閾値ＴＨ以下か否かを判定する。第１閾値ＴＨは、電源装置の負荷状態を判定する閾値であり、例えば、負荷電流が規定値よりも小さくなる無負荷時または負荷が０近傍となる軽負荷時に電圧誤差信号ＶＰＩが示す値の上限である。上記規定値は、第１閾値ＴＨに対応する負荷電流に相当し、例えば０又は０近傍の任意の値である。電圧誤差信号ＶＰＩが第１閾値を越える場合（ＶＰＩ＞ＴＨ）、制御部１５は、電源装置の負荷が通常時の負荷である（通常負荷時）と判定する。一方、電圧誤差信号ＶＰＩが第１閾値以下である場合（ＶＰＩ≦ＴＨ）、制御部１５は、電源装置の負荷が通常時の負荷ではなく、無負荷近辺（負荷が０または負荷がほぼ０である負荷状態）であると判定する。本実施形態では、無負荷近辺とは、無負荷および軽負荷を指し、負荷が厳密に０となる場合に限定されない。上記の第１閾値ＴＨは、本実施形態の電源装置の直流出力端子２ａ、２ｂから見た負荷が無負荷近辺にあることを特定することができることを限度として、任意に設定し得る。その場合、第１閾値ＴＨは、０であってもよく、負の値であってもよく、正の値であってもよい。
電源装置の負荷が通常時の負荷である（ＶＰＩ＞ＴＨ）と判定した場合、制御部１５は、デューティ演算部２３において、式（５）で算出した時比率ＤＵＴＹを本更新サイクルにおける時比率ＤＵＴＹとして、スイッチ駆動部１３へ出力する。一方、無負荷近辺である（ＶＰＩ≦ＴＨ）と判定した場合、制御部１５は、式（５）で算出した時比率ＤＵＴＹ（デューティ演算部２３の演算結果）を強制的に０（ゼロ）に設定し、スイッチ駆動部１３に出力する。
【００４３】
スイッチ駆動部１３は、入力される時比率ＤＵＴＹでのスイッチング動作を行うか否かを、制御の動作指令などに基づいて判定してドライブ信号を出力し、時比率ＤＵＴＹに応じたパルス幅のゲート信号を出力し、スイッチング素子（トランジスタＱ１，Ｑ２）をオン／オフする。時比率ＤＵＴＹが０の場合、ゲート信号のパルス幅は０となる。このスイッチング動作が実行されることにより、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎと波形が相似し、力率が１となるように、すなわち、入力電圧計測値Ｖｉｎと入力電流計測値Ｉｉｎの位相が同相となるように、かつ、直流電圧が所定の目標出力電圧値Ｖｒｅｆとなるように制御される。
【００４４】
次に、無負荷近辺時の動作について図４及び図５を用いて説明する。図４は、第１実施形態における電源装置の動作波形図である。なお、以下の説明において、電源装置は例えば周波数５０ＨｚのＡＣ電源に接続されるものとし、図４は、１周期分の入力電圧計測値Ｖｉｎ、電圧誤差信号ＶＰＩ、電流誤差信号ＩＰＩ、時比率ＤＵＴＹ及びトランジスタＱ１、Ｑ２のゲート・ソース間電圧（Ｖｇｓ）の変化を示している。図５は、第１実施形態における電源装置の出力電圧波形の一例を示す図である。
無負荷近辺時の場合、出力電圧（出力電圧計測値Ｖｄｃ）が目標出力電圧値Ｖｒｅｆに接近し、図４の矢印１００に示す通り、電圧誤差信号ＶＰＩの信号レベルが低下する。電圧誤差信号ＶＰＩの信号レベルが低下し、電圧誤差信号ＶＰＩが第１閾値ＴＨ以下になると、制御部１５は、時比率ＤＵＴＹを０に設定する。これにより図４に示す通り、トランジスタＱ１とＱ２とのゲート信号Ｖｇｓのパルス幅が０になる。これにより、図５の矢印２００に例示した通り、無負荷近辺時（斜線領域）での出力電圧（出力電圧計測値Ｖｄｃ）の上昇が図８に例示した無負荷時に出力電圧（出力電圧計測値Ｖｄｃ）に比べ抑制され、出力電圧計測値Ｖｄｃが目標出力電圧値Ｖｒｅｆに保たれる。
なお、図５に示す例において、無負荷近辺よりも出力電流Ｉｏ（即ち、負荷電流）が大きくなる一部の領域では、例えば電源装置の電圧制御ループの応答の遅れ等に起因して、出力電圧（出力電圧計測値Ｖｄｃ）が若干上昇する傾向を示しているが、その抑圧法については第２実施形態で述べる。
【００４５】
上述したように、本実施形態によれば、出力電圧（出力電圧計測値Ｖｄｃ）と目標出力電圧値Ｖｒｅｆとの電位差分値Ｅｖに基づいて電圧誤差信号ＶＰＩを生成する。また、生成した電圧誤差信号ＶＰＩが第１閾値ＴＨ以下である場合、時比率ＤＵＴＹを０に設定し、スイッチング素子をオフ状態に制御する。これにより、無負荷近辺時（無負荷時および軽負荷時）の出力電圧の上昇を抑制することができる。
【００４６】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図６は、本発明の第２実施形態における制御部１５Ａの回路構成図である。本発明の第２実施形態は、第１実施形態における図２の制御部１５を図６に示す制御部１５Ａに置き換えたものである。なお、図２と同様の構成には同一の符号を付してある。以下、構成及び動作が第１実施形態と異なる点を説明する。
【００４７】
制御部１５Ａは、上述の第１実施形態における図２に示す制御部１５の構成において、オフセット演算部２４を更に備える。即ち、制御部１５Ａは、オフセット演算部２４、デューティ設定部２０、電圧誤差信号生成部２１、電流誤差信号生成部２２、デューティ演算部２３、正規化演算部３１〜３３、比較器４１，４３及び乗算器４２を有する。
【００４８】
オフセット演算部２４は、デューティ演算部２３におけるオフセット減算処理に用いるオフセット値Ｏｆｆｓｅｔを生成する回路であり、本実施形態の特徴的部分をなす。その他の構成は、第１実施形態と同様である。以下に、本実施形態の第１実施形態と異なる動作について説明する。
【００４９】
制御部１５Ａは、先に演算した電圧誤差信号ＶＰＩの示す値が予め設定された第２閾値ＴＨｏｆｆｓｅｔ以下か否かを判定する。本実施形態では、第２閾値ＴＨｏｆｆｓｅｔは、上述した第１実施形態の第１閾値ＴＨよりも大きい値であって、予め設定された値である。第２閾値ＴＨｏｆｆｓｅｔは、例えば、前述した特許文献２，３と同様に、電源装置の電圧制御ループの応答性を改善し得るように設定され得る。制御部１５Ａは、先に演算した電圧誤差信号ＶＰＩの示す値が予め設定された第１閾値ＴＨ以下か否かを判定する。よって、判定結果は、（１）ＶＰＩ≦ＴＨ、（２）ＴＨ＜ＶＰＩ≦ＴＨｏｆｆｓｅｔ、（３）ＴＨｏｆｆｓｅｔ＜ＶＰＩの３つに場合分けされる。
【００５０】
（１）ＶＰＩ≦ＴＨの場合、制御部１５Ａは、無負荷近辺であると判定する。よって、（１）ＶＰＩ≦ＴＨの動作は、第１実施形態の無負荷近辺時の動作を行う。また、（３）ＴＨｏｆｆｓｅｔ＜ＶＰＩの場合、制御部１５Ａは、電源装置の負荷が通常時の負荷であると判定する。よって、（３）ＴＨｏｆｆｓｅｔ＜ＶＰＩの動作は、第１実施形態の通常負荷時の動作を行う。以下、（２）ＴＨ＜ＶＰＩ≦ＴＨｏｆｆｓｅｔの場合の動作を説明する。
ＴＨ＜ＶＰＩ≦ＴＨｏｆｆｓｅｔの場合、制御部１５Ａは、オフセット演算部２４において、第２閾値ＴＨｏｆｆｓｅｔと電圧誤差信号ＶＰＩとの差分により、オフセット値Ｏｆｆｓｅｔを、次式（６）により算出する
Ｏｆｆｓｅｔ＝（ＴＨｏｆｆｓｅｔ−ＶＰＩ）×Ｋｏｆｆｓｅｔ…（６）
ここで、Ｋｏｆｆｓｅｔは、実験またはシミュレーションにより予め算出されている係数値であり、制御部１５Ａにおいて設定されている値である。
【００５１】
次に、制御部１５Ａは、デューティ演算部２３において、ステップＳ７において求めたオフセット値Ｏｆｆｓｅｔによって、次式（７）に従って、時比率ＤＵＴＹを演算（減算）する。
ＤＵＴＹ（ｔ）＝ＤＵＴＹ（ｔ−１）−Ｏｆｆｓｅｔ…（７）
ここで、ＤＵＴＹ（ｔ）は、今回の減算処理で求める時比率ＤＵＴＹであり、ＤＵＴＹ（ｔ−１）は、前回の時比率ＤＵＴＹ更新制御（ＰＷＭ出力制御）のステップＳ５において算出した時比率ＤＵＴＹである。なお、本減算処理においても、ＤＵＴＹ（ｔ）は、上記最大出力値Ｄｍａｘ（上限値）と最小出力値Ｄｍｉｎ（下限値）との間になるように算出される。
【００５２】
制御部１５Ａは、デューティ演算部２３において、式（７）において算出した時比率ＤＵＴＹ（ｔ）を本更新サイクルにおける時比率ＤＵＴＹとし、スイッチ駆動部１３へ出力する。
【００５３】
上述したように、ＴＨ＜ＶＰＩ≦ＴＨｏｆｆｓｅｔの場合、制御部１５Ａは、電圧誤差信号ＶＰＩが予め設定された第２閾値ＴＨｏｆｆｓｅｔより低くなると、第２閾値ＴＨｏｆｆｓｅｔと電圧誤差信号ＶＰＩとの差分に基づいて、オフセット値Ｏｆｆｓｅｔを演算する。また、デューティ演算部２３はオフセット値Ｏｆｆｓｅｔを基に、時比率ＤＵＴＹに上記式（７）で示すマイナスオフセット演算処理を行い、時比率ＤＵＴＹを狭める決定をする。
【００５４】
よって、本実施形態によれば、ＴＨ＜ＶＰＩ≦ＴＨｏｆｆｓｅｔの場合、電圧誤差信号ＶＰＩが第２閾値ＴＨｏｆｆｓｅｔより低くなると、時比率ＤＵＴＹを狭める制御を行うことができる。そして、時比率ＤＵＴＹが入力されるスイッチ駆動部１３は、スイッチング素子がオンする期間を短くする。これにより、出力電圧（出力電圧計測値Ｖｄｃ）の上昇が抑制され、出力電圧計測値Ｖｄｃが目標出力電圧値Ｖｒｅｆに保たれる。また、ＶＰＩ≦ＴＨｏｆｆｓｅｔの場合、時比率ＤＵＴＹを０に設定し、スイッチング素子をオフ状態に制御する。これにより、無負荷時の出力電圧（出力電圧計測値Ｖｄｃ）の上昇を抑制することができる。よって、図７に例示した通り、無負荷近辺よりも出力電流Ｉｏが大きくなる領域において、出力電圧の上昇が抑制され、出力電圧計測値Ｖｄｃが目標出力電圧値Ｖｒｅｆに保たれる。
従って、第２実施形態によれば、上述の第１実施形態による効果に加え、電源装置の電圧制御ループの応答の遅れ等により大きな負荷電流が発生した場合においても、出力電圧の上昇を抑制し、出力電圧計測値Ｖｄｃを目標出力電圧値Ｖｒｅｆに維持することが可能になる。また、第２実施形態によれば、電源装置の電圧制御ループの応答の遅れ等とは関係なく、大きな負荷変動が発生した場合であっても、出力電圧の上昇を有効に抑制することができる。
【００５５】
以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の変更等も含まれる。
また、本実施形態においては、交流電源にダイオードブリッジ回路等の全波整流回路を接続しないブリッジレスブースト方式のＰＦＣ制御について説明したが、本発明を、ダイオードブリッジ回路を用いるダイオードブリッジ方式について適用することも勿論可能である。
【符号の説明】
【００５６】
１ａ，１ｂ…交流入力端子
２ａ，２ｂ…直流出力端子
ＦＬＴＲ…フィルタ回路
ＲＹ…リレー回路
Ｌ１，Ｌ２…インダクタ
Ｄ１，Ｄ２…ダイオード
Ｑ１，Ｑ２…トランジスタ
ＢＤ１，ＢＤ２…ダイオード
Ｒ１，Ｒ２，Ｒ３…抵抗
Ｃ２…電解コンデンサ
１０…ＰＦＣ
１１…入力電圧検出部
１２…入力電流検出部
１３…スイッチ駆動部
１４…出力電圧検出部
１５…制御部
Ｖｄｃ…出力電圧計測値
Ｉｉｎ…入力電流計測値
Ｖｉｎ…入力電圧計測値
２０…デューティ設定部
２１…電圧誤差信号生成部
２２…電流誤差信号生成部
２３…デューティ演算部
２４…オフセット演算部
２６…ＶＰＩ生成部
２７…ＩＰＩ生成部
３１，３２，３３…正規化演算部
４１，４３…比較器
４２…乗算器
Ｖｒｅｆ…目標出力電圧値
Ｅｖ…電圧差分値
Ｇｖ…電圧ゲイン、
ＶＰＩ…電圧誤差信号
Ｉｒｅｆ…入力電流設定値
Ｅｉ…電流差分値
Ｇｉ…電流ゲイン
ＩＰＩ…電流誤差信号
ＤＵＴＹ…時比率
ＴＨ…第１閾値
ＴＨｏｆｆｓｅｔ…第２閾値
Ｏｆｆｓｅｔ…オフセット値
【図１】
2015089281.tif 000003
【図２】
2015089281.tif 000004
【図３】
2015089281.tif 000005
【図４】
2015089281.tif 000006
【図５】
2015089281.tif 000007
【図６】
2015089281.tif 000008
【図７】
2015089281.tif 000009
【図８】
2015089281.tif 000010