(57)【要約】【課題】内部電極の位置ずれが少なく、特性が良好で、実装安定性に優れ、内部電極がセラミック素体の側面に露出してしまうというような致命的な不具合を生じることのない、信頼性の高い積層セラミックコンデンサを提供する。【解決手段】内部電極２を備えたセラミック素体１０に、内部電極２と導通するように外部電極５が配設された構造を有する積層セラミックコンデンサ５０において、内部電極の、第１の端面および第２の端面への引き出し方向に直交する方向の端部である幅方向端部２ａｘの厚みｔ１を、幅方向中央領域２ａｙの厚みｔ２よりも厚くする。  内部電極の、幅方向端部における、内部電極が前記誘電体層を覆っている割合である被覆率が、内部電極の、幅方向の中央領域における被覆率よりも高くなるようにする。【選択図】図３
2015053512.tif 000002
【特許請求の範囲】
【請求項１】
誘電体セラミックからなる誘電体層と、前記誘電体層を介して積層され、前記誘電体層間の複数の界面に位置する複数の内部電極とを備えたセラミック素体であって、第１の主面および前記第１の主面と対向する第２の主面と、前記第１の主面に直交する第１の端面および前記第１の端面と対向する第２の端面と、前記第１の端面に直交する第１の側面および前記第１の側面と対向する第２の側面とを備える直方体形状を有し、前記第１の主面から前記第２の主面に向かう方向が前記誘電体層および前記内部電極の積層方向となり、かつ、前記複数の内部電極が交互に前記第１の端面および第２の端面に引き出されたセラミック素体と、
前記セラミック素体に、前記第１の端面および第２の端面に引き出された前記内部電極と導通するように配設された一対の外部電極と
を備えた積層セラミックコンデンサであって、
前記内部電極は、前記第１の端面および第２の端面への引き出し方向に直交する方向の端部である幅方向端部の厚みが、幅方向中央領域の厚みよりも厚くなるように形成されていること
を特徴とする積層セラミックコンデンサ。
【請求項２】
前記内部電極の前記幅方向端部において前記内部電極が前記誘電体層を覆っている割合である被覆率が、前記内部電極の前記幅方向の中央領域における前記被覆率よりも高くなるように構成されていることを特徴とする請求項１記載の積層セラミックコンデンサ。
【請求項３】
前記複数の内部電極のうち最も外側の内部電極の外側に位置する最外誘電体層は、前記内部電極の前記幅方向端部に対向する領域の厚みが、前記内部電極の前記幅方向中央領域に対向する領域の厚みよりも薄くなるように構成されていることを特徴とする請求項１または２記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関し、詳しくは、内部電極を備えたセラミック素体に、上記内部電極と導通するように外部電極が配設された構造を有する積層セラミックコンデンサに関する。
【背景技術】
【０００２】
代表的なセラミック電子部品の一つに、例えば、特許文献１に開示されているような積層セラミックコンデンサがある。
【０００３】
この積層セラミックコンデンサは、図６に示すように、誘電体層であるセラミック層１０１を介して複数の内部電極１０２（１０２ａ，１０２ｂ）が積層されたセラミック積層体（セラミック素体）１１０の一対の端面１０３（１０３ａ，１０３ｂ）に、内部電極１０２（１０２ａ，１０２ｂ）と導通するように一対の外部電極１０４（１０４ａ，１０４ｂ）が配設された構造を有している。
【０００４】
そして、外部電極１０４（１０４ａ，１０４ｂ）は、例えば、Ｃｕ粉末を導電成分とする導電ペーストを焼き付けることにより形成された、セラミック素体１１０の端面１０３からその主面や側面に回り込むように形成された焼結金属層１０５（１０５ａ，１０５ｂ）と、その表面を覆うように形成されためっき層１０６（１０６ａ，１０６ｂ）から形成されている。
【０００５】
なお、めっき層１０６（１０６ａ，１０６ｂ）は、焼結金属層１０５（１０５ａ，１０５ｂ）の表面に形成されたＮｉめっき層１０７（１０７ａ，１０７ｂ）と、Ｎｉめっき層１０７（１０７ａ，１０７ｂ）の上に形成されたＳｎめっき層１０８（１０８ａ，１０８ｂ）とを備えている。
【０００６】
ところで、上述のような構成を備えた積層セラミックコンデンサの場合、内部電極の引き出し方向に直交する方向である幅方向端部と、セラミック素体の側面との間（すなわち、内部電極の幅方向の両側）には、内部電極の存在しない領域があり、この内部電極の存在しない領域と、内部電極が存在する領域の間には、段差が形成される。
そして、この段差に起因して、積層工程や圧着工程で、内部電極の位置ずれが生じる。
【０００７】
ところで、積層セラミックコンデンサは、マザーセラミックグリーンシートを積層してマザー積層体を形成し、形成されたマザー積層体を、圧着し、個々の素子に分割する工程を経て製造されることが多い。そして、そのような方法で積層セラミックコンデンサを製造する場合に、積層工程や圧着工程で上述のような内部電極の位置ずれが発生すると、容量形成に寄与する積層方向に隣り合う内部電極の、互いに重なり合う有効領域の面積が減少したり、直方体形状のセラミック素体を得ることができず、積層セラミックコンデンサの実装安定性を損なったりするという問題点がある。
また、場合によって、内部電極がセラミック素体の側面に露出してしまうという致命的な不具合を生じる場合がある。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−２１３９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記課題を解決するものであり、内部電極の位置ずれが少なく、特性が良好で、実装安定性に優れ、内部電極がセラミック素体の側面に露出してしまうというような致命的な不具合を生じることのない、信頼性の高い積層セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の積層セラミックコンデンサは、
誘電体セラミックからなる誘電体層と、前記誘電体層を介して積層され、前記誘電体層間の複数の界面に位置する複数の内部電極とを備えたセラミック素体であって、第１の主面および前記第１の主面と対向する第２の主面と、前記第１の主面に直交する第１の端面および前記第１の端面と対向する第２の端面と、前記第１の端面に直交する第１の側面および前記第１の側面と対向する第２の側面とを備える直方体形状を有し、前記第１の主面から前記第２の主面に向かう方向が前記誘電体層および前記内部電極の積層方向となり、かつ、前記複数の内部電極が交互に前記第１の端面および第２の端面に引き出されたセラミック素体と、
前記セラミック素体に、前記第１の端面および第２の端面に引き出された前記内部電極と導通するように配設された一対の外部電極と
を備えた積層セラミックコンデンサであって、
前記内部電極は、前記第１の端面および第２の端面への引き出し方向に直交する方向の端部である幅方向端部の厚みが、幅方向中央領域の厚みよりも厚くなるように形成されていること
を特徴としている。
【００１１】
また、本発明の積層セラミックコンデンサにおいては、前記内部電極の前記幅方向端部において前記内部電極が前記誘電体層を覆っている割合である被覆率が、前記内部電極の前記幅方向の中央領域における前記被覆率よりも高くなるように構成されていることが好ましい。
【００１２】
誘電体層を構成するセラミック材料の圧電効果により、セラミック素体にクラックが発生することがあるが、かかるクラックの起点は内部電極の幅方向端部に集中することが多い。
これに対し、内部電極の幅方向端部における内部電極の被覆率を、内部電極の幅方向の中央領域における被覆率よりも高くすることにより、内部電極の幅方向端部の近傍におけるセラミック材料の圧電現象による応力集中を緩和して、クラックの発生を抑制することが可能になる。
【００１３】
また、前記複数の内部電極のうち最も外側の内部電極の外側に位置する最外誘電体層は、前記内部電極の前記幅方向端部に対向する領域の厚みが、前記内部電極の前記幅方向中央領域に対向する領域の厚みよりも薄くなるように構成されていることが好ましい。
【００１４】
上記構成とすることにより、最外誘電体層を除いた誘電体層と、内部電極から形成される積層体においては、内部電極の幅方向中央領域に対応する領域（中央部）の厚みが、内部電極の幅方向端部に対応する領域（両端部）の厚みよりも薄くなるところを、内部電極の幅方向端部に対向する領域の厚みが薄く、内部電極の幅方向中央領域に対向する領域の厚みが厚い最外誘電体層により補って、全体として主面の平坦性に優れたセラミック素体を形成することが可能になる。その結果、内部電極の位置ずれが少なく、特性が良好で、実装安定性に優れ、内部電極がセラミック素体の側面に露出してしまうというような致命的な不具合を生じることのない、信頼性の高い積層セラミックコンデンサを提供することができるようになる。
【発明の効果】
【００１５】
本発明の積層セラミックコンデンサにおいては、内部電極は、第１の端面および第２の端面への引き出し方向に直交する方向の端部である幅方向端部の厚みが、幅方向中央領域の厚みよりも厚くなるように形成されているので、製造工程で、例えば、セラミックグリーンシートに導電ペーストを塗布することにより、幅方向端部の厚みが厚くなるようにペーストパターン（内部電極パターン）が形成されたセラミックグリーンシートを積層する際に、厚みの厚い（隆起した）内部電極パターンの幅方向端部が、隣り合うセラミックグリーンシートに食い込み、位置ずれを抑制、防止する機能を果たす。
【００１６】
その結果、幅方向端部の厚みが、幅方向中央領域の厚みよりも厚くなるように形成された内部電極を備えた積層セラミックコンデンサの場合、製造工程における内部電極（内部電極パターン）の位置ずれが少なく、特性が良好で、実装安定性に優れ、内部電極がセラミック素体の側面に露出してしまうというような致命的な不具合を生じることのない、信頼性の高い積層セラミックコンデンサを得ることが可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態にかかる積層セラミックコンデンサの構成を示す正面断面図である。
【図２】本発明の一実施形態にかかる積層セラミックコンデンサの外観構成を示す斜視図である。
【図３】本発明の一実施形態にかかる積層セラミックコンデンサの構成を示す図であって、図２のＡ−Ａ線断面図である。
【図４】本発明の一実施形態にかかる積層セラミックコンデンサの構成を説明するための図であって、セラミック素体の側面断面図である。
【図５】本発明の一実施形態にかかる積層セラミックコンデンサの構成を説明するための図であって、セラミック素体の最外誘電体層を除いた積層体を示す側面断面図である。
【図６】従来の積層セラミックコンデンサの外部電極の構成を示す正面断面図である。
【発明を実施するための形態】
【００１８】
以下に本発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
【００１９】
図１は、本発明の一実施形態（実施形態１）にかかる積層セラミックコンデンサ５０の構成を示す正面断面図、図２は積層セラミックコンデンサ５０の外観構成を示す斜視図である。  
【００２０】
この積層セラミックコンデンサ５０は、図１および２に示すように、誘電体セラミックからなる誘電体層１と、誘電体層１間の複数の界面に配設された複数の内部電極２（２ａ，２ｂ）とを備えたセラミック素体１０と、セラミック素体１０の外表面に、内部電極２（２ａ，２ｂ）と導通するように配設された一対の外部電極５（５ａ，５ｂ）を備えている。
また、内部電極２（２ａ，２ｂ）と、後述するセラミック素体１０の第１の主面１１ａおよび第２の主面１１ｂとの間には、補助電極６（６ａ，６ｂ）が配設されている。補助電極６（６ａ，６ｂ）は、隣り合う内部電極２（２ａ，２ｂ）と同電位の外部電極と導通している。ただし外部電極と導通していなくてもよい。
また、補助電極６（６ａ，６ｂ）は、第１の主面１１ａ側のみに設けられていてもよく、第２の主面１１ｂ側のみに設けられていてもよい。
さらに、補助電極６（６ａ，６ｂ）はそれぞれ複数備えていてもよい。
また、補助電極６（６ａ，６ｂ）を備えていない構成とすることも可能である。
【００２１】
セラミック素体１０を構成する誘電体層１は、ＢａＴｉＯ3系のセラミック誘電体から形成されている。なお、ＢａＴｉＯ3のＴｉ１００モル部に対して、Ｄｙが１．０モル部、Ｍｇが１．３モル部となるように添加し、さらにＭｎを添加している。
なお、誘電体層１は、ＢａＴｉＯ3系のセラミック誘電体に限らず、ＣａＺｒＯ3系などの他のセラミック誘電体から形成されていてもよい。
また、内部電極２は、ＮｉもしくはＣｕなどの卑金属を主成分とする金属層である。
【００２２】
セラミック素体１０は、直方体形状を有しており、第１の主面１１ａおよび第１の主面１１ａと対向する第２の主面１１ｂと、第１の主面１１ａに直交する第１の端面２１ａおよび第１の端面２１ａと対向する第２の端面２１ｂと、第１の端面２１ａに直交する第１の側面３１ａおよび第１の側面３１ａと対向する第２の側面３１ｂとを備えている。
【００２３】
なお、第１の主面１１ａと第２の主面１１ｂを結ぶ方向を高さ方向とした場合に、この高さ方向が誘電体層１および内部電極２（２ａ，２ｂ）の積層方向となる。
【００２４】
第１の端面２１ａと第２の端面２１ｂには、複数の内部電極２（２ａ，２ｂ）が交互に引き出されており、第１の端面２１ａには内部電極２ａが引き出され、第２の端面２１ｂには内部電極２ｂが引き出されている。
【００２５】
また、この実施形態にかかる積層セラミックコンデンサ５０において、外部電極５（５ａ，５ｂ）は、焼結金属層１２（１２ａ，１２ｂ）と、めっき層３２（３２ａ，３２ｂ）とを備えた構造とされている。
【００２６】
また、この積層セラミックコンデンサ５０において、上述の補助電極６（６ａ，６ｂ）と、その外側のセラミック層（すなわち、第１の主面１１ａおよび第２の主面１１ｂ側のセラミック層）との境界には、ＭｇとＭｎを含有した境界層が６９％以上に設けられている。また、補助電極６（６ａ，６ｂ）は、その連続性が６０％以上である。さらに、連続性が途切れている領域である欠損部の３９％以上にＳｉを含む偏析物が存在している。なお、境界層中におけるＭｇ含有量に対するＭｎ含有量のモル比Ｍｎ／Ｍｇは特に限定されるものではないが、Ｍｎ／Ｍｇ＝０．００５〜０．７の範囲にあることが、特に好ましい。
【００２７】
この補助電極６（６ａ，６ｂ）の境界層の存在は以下のようにして確認した。まず、積層セラミックコンデンサを、長さ方向と厚み方向により規定される面が露出するような態様で、研磨機により研磨した。このとき、積層セラミックコンデンサの幅方向の１／２程度の深さまで研磨を行った後、研磨による内部電極のダレを除去した。
【００２８】
それから、上述のようにして研磨した研磨端面において、積層セラミックコンデンサの長さ方向の中央部の位置において、内部電極２とほぼ直交する直線を引く（想定する）。そして、補助電極６（６ａ，６ｂ）の境界部分と上記直線とが直交する領域（境界層）を電子顕微鏡を用いて倍率１万倍で観察した。そして、この実施形態では、観察視野の幅を１０μｍとし、ＦＥ−ＷＤＸにて観察を行うことにより、補助電極６（６ａ，６ｂ）の境界層の存在を確認した。
【００２９】
また、内部電極２（２ａ，２ｂ）の厚みは以下のようにして求めた。
まず、上記研磨端面を厚み方向に３等分に分割し、上部領域、中間領域、下部領域の３つの領域に分割した。そして、各領域において、最外の内部電極２を除いて、上記の直線と直交する位置の内部電極２の厚みを、それぞれ無作為に５層ずつ測定して、その平均値を求めた。なお、内部電極の厚みは、走査型電子顕微鏡を用いて測定した。ただし、内部電極が欠落しているなどの理由で測定できない部分は測定対象から除いた。
【００３０】
また、誘電体層１の厚みは、上記の上部領域、中間領域、下部領域の３つの領域において、上記の直線と直交する位置の誘電体層１の厚みをそれぞれ無作為に５層ずつ測定して、その平均値を求めた。なお、誘電体層の厚みは、走査型電子顕微鏡を用いて測定した。
【００３１】
ただし、積層方向の最も外側に位置する最外層の内部電極２の外側に位置する最外誘電体層、および、内部電極が欠損していることにより２層以上の誘電体層が繋がって観察されるなどの理由により測定できない部分は測定対象から除いた。
【００３２】
焼結金属層１２（１２ａ，１２ｂ）は，Ｃｕ粉末やＮｉ粉末を導電成分とする導電ペーストをセラミック素体１０に塗布して焼き付けることにより形成される焼き付け電極（厚膜電極）である。なお、焼結金属層１２（１２ａ，１２ｂ）の構成材料は、上述のＣｕやＮｉに限られるものではなく、さらに他の金属材料を用いることも可能である。
【００３３】
そして、焼結金属層１２（１２ａ，１２ｂ）は、セラミック素体１０の第１の端面２１ａおよび第２の端面２１ｂから、セラミック素体１０の第１および第２の主面１１ａ，１１ｂ、および第１および第２の側面３１ａ，３１ｂに回り込むように形成されている。
なお、焼結金属層１２の厚みは、通常、０．５μｍ〜１０μｍの範囲にあることが望ましい。
ただし、焼結金属層１２の厚みは上述の範囲に限られるものではなく、他の厚みとすることも可能である。
【００３４】
めっき層３２（３２ａ，３２ｂ）は、焼結金属層１２（１２ａ，１２ｂ）の全体を覆うように形成されている。
【００３５】
また、この実施形態では、めっき層３２（３２ａ，３２ｂ）は、焼結金属層１２（１２ａ，１２ｂ）上に形成されたＮｉめっき層３３（３３ａ，３３ｂ）と、Ｎｉめっき層３３（３３ａ，３３ｂ）上に形成されたＳｎめっき層３４（３４ａ，３４ｂ）を備えた２層構造のめっき層とされている。
【００３６】
図３は、この実施形態の積層セラミックコンデンサを、補助電極の図示を省略して示す図である。図３に示すように、この実施形態の積層セラミックコンデンサにおいては、内部電極２のセラミック素体１０の第１の端面２１ａおよび第２の端面２１ｂ（図２参照）への引き出し方向に直交する方向の端部である、内部電極２の幅方向端部２ａｘの厚みｔ１が、幅方向中央領域２ａｙの厚みｔ２よりも厚くなるように構成されている。なお、この実施形態の積層セラミックコンデンサでは、内部電極２の幅方向の両端部とも同様の構成とされている。
【００３７】
上述の内部電極２の幅方向端部２ａｘの厚みｔ１は、幅方向中央領域２ａｙの厚みｔ２に比べて１％以上厚いこと（すなわち、ｔ１／ｔ２≧１．０１であること）が好ましい。
ｔ１／ｔ２が１．０１を下回ると、内部電極２の位置ずれを抑制する効果が不十分になり、好ましくない。
【００３８】
また、内部電極２の幅方向端部２ａｘの厚みｔ１は、０．７７μｍ以上であることが好ましい。幅方向端部２ａｘの厚みｔ１が０．７７μｍ未満になると、内部電極の積みずれが起きるため、好ましくない。
【００３９】
なお、内部電極２の厚みは、例えば、セラミック素体１０の幅方向および厚み方向により規定される面が内部電極２の露出面となるように、第１または第２の端面２１ａ，２１ｂ側からセラミック素体１０を研磨し、断面に露出した内部電極２を観察することにより、測定することができる。
【００４０】
上述のように、幅方向端部２ａｘの厚みｔ１を、幅方向中央領域２ａｙの厚みｔ２よりも厚くすることにより、製造工程で、例えば、セラミックグリーンシートに導電ペーストを塗布して幅方向端部の厚みが厚くなるように内部電極パターンを形成したセラミックグリーンシートを積層する際に、厚みの厚い内部電極（ペーストパターン）の幅方向端部が、隣り合うセラミックグリーンシートに食い込み、位置ずれを抑制、防止する機能を果たす。
その結果、内部電極の位置ずれのない信頼性の高い積層セラミックコンデンサを得ることが可能になる。
【００４１】
なお、本発明の積層セラミックコンデンサにおいては、内部電極の幅方向端部の厚みを厚くするだけではなく、内部電極のセラミック素体の端面への引き出し端部とは逆側の端部の厚みも、内部電極の中央領域の厚みより大きくすることにより、さらに確実に、内部電極の位置ずれを抑制、防止できるように構成することも可能である。
【００４２】
また、この実施形態の積層セラミックコンデンサにおいては、内部電極２の、幅方向端部２ａｘにおいて内部電極２が誘電体層１を覆っている割合である被覆率が、内部電極２の幅方向中央領域２ａｙにおける被覆率よりも高くなるように構成されている。
【００４３】
なお、内部電極２が誘電体層１を覆っている割合である被覆率は、幅方向端部２ａｘにおいて、幅方向中央領域２ａｙにおける被覆率よりも高く、かつ、８０％以上であることが望ましい。
【００４４】
このような構成とすることにより、内部電極２の幅方向端部の近傍におけるセラミック材料の圧電現象による応力集中を緩和して、クラックの発生を抑制することが可能になる。
【００４５】
図４は、この実施形態の積層セラミックコンデンサを、補助電極の図示を省略して示す図である。図４に示すように、この実施形態の積層セラミックコンデンサにおいて、複数の内部電極２のうち最も外側の内部電極２の外側に位置する、最外誘電体層１ａは、内部電極２の幅方向端部２ａｘに対向する領域１ａｘの厚みｔ３が、内部電極２の幅方向中央領域２ａｙに対向する領域１ａｙの厚みｔ４よりも薄くなるように構成されている。このような最外誘電体層１ａを備えた構成とすることにより、以下に説明するような効果が得られる。
【００４６】
例えば、図５に示すように、最外誘電体層１ａの厚みが一様である場合、内部電極２の幅方向端部２ａｘの厚みｔ１が、幅方向中央領域２ａｙの厚みｔ２よりも厚いため、セラミック素体１０の厚みが、内部電極２の幅方向端部２ａｘに対応する両端側では厚くなり、内部電極２の幅方向中央領域２ａｙに対応する中央部では薄くなって、セラミック素体１０の上下両主面が凹面となるところを、図４に示すように、最外誘電体層１ａの中央部１ａｙの厚みｔ４を、両端部の厚み１ａｘの厚みｔ３よりも厚くすることにより、図４に示すように、主面１１ａ，１１ｂ（図３参照）の平坦性に優れたセラミック素体１０を形成することができる。
【００４７】
なお、セラミック素体１０の第１および第２の主面１１ａ，１１ｂは、例えば回路基板に実装する場合に、基板に対向する実装面となり、例えば、クラックの発生しやすいセラミック素体１０のコーナ部において発生したクラックは、主面１１ａまたは１１ｂの中央にも進展するが、最外誘電体層１ａの厚みが厚いため、クラックの到達、進展を抑制することができる。
【００４８】
したがって、上記構成とすることにより、内部電極２の位置ずれが少なく、特性が良好で、実装安定性に優れ、内部電極がセラミック素体の側面に露出してしまうというような致命的な不具合を生じることのない、信頼性の高い積層セラミックコンデンサを提供することが可能になる。
【００４９】
なお、この実施形態では、積層セラミックコンデンサ５０として、
（ａ）外部電極を含めた寸法が、長さ（Ｌ）：１．０ｍｍ、幅（Ｗ）：０．５ｍｍ、高さ（Ｔ）：０．５ｍｍの積層セラミックコンデンサと、
（ｂ）外部電極を含めた寸法が、長さ（Ｌ）：０．６ｍｍ、幅（Ｗ）：０．３ｍｍ、高さ（Ｔ）：０．３ｍｍの積層セラミックコンデンサと、
（ｃ）外部電極を含めた寸法が、長さ（Ｌ）：０．４ｍｍ、幅（Ｗ）：０．２ｍｍ、高さ（Ｔ）：０．２ｍｍの積層セラミックコンデンサと
を作製した。
【００５０】
ただし、本発明は上述のような寸法の積層セラミックコンデンサに限られるものではなく、異なる寸法の積層セラミックコンデンサにも適用することが可能である。
【００５１】
次に、この積層セラミックコンデンサ５０の製造方法について説明する。
まず、ＢａＴｉＯ3もしくはＣａＺｒＯ3を主成分とする誘電体セラミック粉末にバインダーと溶剤を配合して分散させたセラミック原料スラリーを、ＰＥＴフィルムなどの樹脂フィルム上に薄く伸ばしてシート状に成形することにより、セラミックグリーンシートを作製する。
【００５２】
それから、セラミックグリーンシート上に、スクリーン印刷、グラビア印刷などの方法を用いて、導電ペーストを印刷し、内部電極パターンを形成する。
【００５３】
このとき、内部電極パターンは、例えば、グラビア印刷もしくはスクリーン印刷により行われる。グラビア印刷により内部電極パターンを形成する場合には、内部電極に対応するパターンが形成されたグラビア印刷版の版深を、内部電極幅方向端部に対応する領域で深くしておくことにより、内部電極パターンの幅方向端部の厚みを厚くすることができる。
【００５４】
スクリーン印刷の場合は、スクリーン版のメッシュを粗くすることで、内部電極パターンの幅方向端部の厚みを厚くすることができる。
【００５５】
それから、内部電極パターンが形成されたセラミックグリーンシートと、内部電極パターンが形成されていないセラミックグリーンシート（最外誘電体層となるセラミックグリーンシート）を、所定の順序で、所定枚数積み重ねる。
上述のように、内部電極の幅方向端部の厚みを厚くしているので、積層時に内厚みの厚い幅方向端部がまず圧下し、固められることなる。したがって、内部電極の位置ずれや、積み倒れなどの現象が生じにくく、精度のよい積層を行うことができる。
【００５６】
そして、得られた積層ブロックを、プレスして、各セラミックグリーンシートを圧着する。積層ブロックをプレスするにあたっては、例えば、積層ブロックを樹脂フィルムで挟み、静水圧プレスなどの方法によりプレスを行う。
なお、上述の最外誘電体層となるセラミックグリーンシートは、このプレスの工程で流動、変形して、内部電極パターンの幅方向端部に対向する領域の厚みが、内部電極パターンの幅方向中央領域に対向する領域の厚みよりも薄くなるような形状となる。
【００５７】
その後、プレスされた積層圧着体を、押切り、切削などの方法を用いて、直方体形状のチップ（個片）に分割し、バレル研磨を行う。
【００５８】
バレル研磨を行ったチップ（焼成後にセラミック素体１０（図１）となる個片）を、所定の温度に加熱してバインダーを除去した後、例えば、９００〜１０００℃で本焼成を行い、直方体形状のセラミック素体を得る。
【００５９】
それから、このセラミック素体の他方端面側を保持し、Ｃｕ粉末やＮｉ粉末を導電成分とする導電ペーストを定盤上に塗布することにより形成した導電ペースト層に、セラミック素体の一方端面を浸漬することで、セラミック素体の一方端面に、導電ペーストを塗布し、乾燥する。
【００６０】
次に、セラミック素体の他方端面についても、同様の方法で、導電ペーストを塗布し、乾燥する。
【００６１】
それから、上述のようにして付与したセラミック素体の一方端部および他方端部の導電ペーストを焼き付けることにより、焼結金属層を形成する。
【００６２】
その後、焼結金属層上に、ＮｉめっきおよびＳｎめっきの順でめっきを行い、Ｎｉめっき層およびＳｎめっき層を形成する。
これにより、図１および２に示すような構造を備えた本発明の実施形態にかかる積層セラミックコンデンサ５０が得られる。
なお、内部電極の被覆率は、誘電体層を剥離してＳＥＭにより撮像し、２値化処理をすることで内部電極と誘電体層とを区別し、面積を測定することにより求めることができる。また、最外層誘電体層の厚みは、幅方向および厚み方向で規定される面が露出するように長さ方向における中央部まで研磨し、研磨ダレを除去した後、ＳＥＭもしくは光学顕微鏡にて断面を観察することにより測定することができる。
【００６３】
＜試験＞
本発明の効果を確認するため、上述の方法で作製した、外部電極を含めた寸法が、長さ（Ｌ）：０．６ｍｍ、幅（Ｗ）：０．３ｍｍ、高さ（Ｔ）：０．３ｍｍの積層セラミックコンデンサについて、
（ａ）内部電極の幅方向端部の厚みｔ１および、幅方向端部の厚みｔ１の幅方向中央領域の厚みｔ２に対する割合（ｔ１／ｔ２）、
（ｂ）内部電極の幅方向端部における、内部電極が誘電体層を覆っている割合である被覆率
を調べるとともに、
（ｃ）内部電極の位置ずれ（積みずれ）、および、
（ｄ）圧電現象に基づくクラックの発生の有無
を調べた。その結果を表１に示す。
【００６４】
【表１】
2015053512.tif 000003
【００６５】
なお、表１の試料番号１〜３の各試料においては、内部電極の幅方向端部の被覆率が、幅方向中央領域の被覆率よりも高いことが確認されている。
【００６６】
なお、内部電極の位置ずれについては、図３におけるセラミック素体１０の第１および第２の側面３１ａ，３１ｂから、内部電極の幅方向端部までの距離Ｇが２０μｍを超えている場合に、位置ずれが生じていないとして、表１の位置ずれの評価を良（○）とした。
【００６７】
また、圧電現象に基づくクラックの発生については、試料に電圧（６４Ｖ）をかけ、セラミック素体の幅方向端部にクラックの発生が認められなかった場合に、圧電現象によるクラックが生じていないとして、表１の圧電現象によるクラックの有無の欄を「無（○）」とした。
【００６８】
表１に示すように、内部電極の幅方向端部の厚みｔ１が、幅方向中央領域の厚みｔ２より厚いという本発明の要件を満たす、表１の各試料については、内部電極の位置ずれはなく、良好な結果が得られることが確認された。
【００６９】
また、内部電極の幅方向端部の被覆率が、幅方向中央領域の被覆率よりも高い各試料については、圧電現象に基づくクラックの発生は認められなかった。
【００７０】
なお、特に表１には示していないが、内部電極の幅方向端部の厚みｔ１が、幅方向中央領域の厚みｔ２より薄くなると、内部電極の位置ずれが生じることが確認されている。
【００７１】
また、内部電極の幅方向端部の被覆率が、幅方向中央領域の被覆率よりも低い試料については、圧電現象に基づくクラックの発生を抑制する効果が低下することを確認している。
【００７２】
なお、本発明は上記実施形態に限定されるものではなく、発明の範囲内において、種々の応用、変形を加えることが可能である。
【符号の説明】
【００７３】
１                誘電体層
１ａ              最外誘電体層
１ａｘ            最外誘電体層の内部電極の幅方向端部に対向する領域
１ａｙ            最外誘電体層の内部電極の幅方向中央領域に対向する領域
２（２ａ，２ｂ）  内部電極
２ａｘ            内部電極の幅方向端部
２ａｙ            内部電極の幅方向中央領域
５（５ａ，５ｂ）  外部電極
６（６ａ，６ｂ）  補助電極
１０              セラミック素体
１１ａ            セラミック素体の第１の主面
１１ｂ            セラミック素体の第２の主面
１２（１２ａ，１２ｂ）    焼結金属層
２１ａ            セラミック素体の第１の端面
２１ｂ            セラミック素体の第２の端面
３１ａ            セラミック素体の第１の側面
３１ｂ            セラミック素体の第２の側面
３２（３２ａ，３２ｂ）    めっき層
３３（３３ａ，３３ｂ）    Ｎｉめっき層
３４（３４ａ，３４ｂ）    Ｓｎめっき層
５０              積層セラミックコンデンサ
Ｇ          セラミック素体の側面から内部電極の幅方向端部までの距離
Ｌ                積層セラミックコンデンサの長さ
Ｔ                積層セラミックコンデンサの高さ
Ｗ                積層セラミックコンデンサの幅
ｔ１              内部電極の幅方向端部の厚み
ｔ２              内部電極の幅方向中央領域の厚み
【図１】
2015053512.tif 000004
【図２】
2015053512.tif 000005
【図３】
2015053512.tif 000006
【図４】
2015053512.tif 000007
【図５】
2015053512.tif 000008
【図６】
2015053512.tif 000009