(57)【要約】【課題】モノリシックに集積され、ＩＶ族半導体で構成された半導体光素子において、発光素子を高い効率で発光可能とし、受光素子を高い感度で受光可能とする。【解決手段】絶縁膜上の単結晶シリコンをドーピングすることにより、電極とその上に発光層と、受光層とが形成された半導体光素子であり、発光層と、受光層の間には、細線導波路が形成されている。そして、受光層を覆うように圧縮歪を有する窒化シリコンなどで形成されたストレッサを設け、発光層を覆うように伸長歪みを有する窒化シリコンなどで形成されたストレッサを設けて、受光層のバンドギャップ・エネルギーを発光層のバンドギャップ・エネルギーより小さくする。【選択図】  図４Ａ
2015179749.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜上の単結晶シリコンをドーピングすることにより、
第１の導電型を有する第１の電極と、
第２の導電型を有する第２の電極と、
第１の導電型を有する第３の電極と、
第２の導電型を有する第４の電極と、
第１のＩＶ族元素層と、
第２のＩＶ族元素層とが形成された半導体光素子であって、
前記第１の電極と前記第２の電極は、前記第１のＩＶ族元素層を介して電気的に接続されており、
前記第３の電極と前記第４の電極は、前記第２のＩＶ族元素層を介して電気的に接続されており、
第１のＩＶ族元素層に順方向電流を流したときに、発光し、第２のＩＶ族元素層に逆方向電圧を印加したときに、光を受光して電気信号に変換し、
前記第１のＩＶ族元素層は、前記第２のＩＶ族元素層よりも大きなバンドギャップ・エネルギーを有することを特徴とする半導体光素子。
【請求項２】
前記第２のＩＶ族元素層を覆うように圧縮歪を有する第１のストレッサが設けられていることを特徴とする請求項１記載の半導体光素子。
【請求項３】
前記第１のストレッサは、窒化シリコンであることを特徴とする請求項２記載の半導体光素子。
【請求項４】
前記第１のＩＶ族元素層を覆うように伸長歪みを有する第２のストレッサが設けられていることを特徴とする請求項１記載の半導体光素子。
【請求項５】
前記第２のストレッサは、窒化シリコンであることを特徴とする請求項４記載の半導体光素子。
【請求項６】
前記第２のＩＶ族元素層のキャリア濃度は１０１７ｃｍ−３以下であることを特徴とする請求項１記載の半導体光素子。
【請求項７】
前記第１のＩＶ族元素層、前記第２のＩＶ族元素層のＩＶ族元素は、ゲルマニウム、シリコン・ゲルマニウム、または、ゲルマニウム・スズであることを特徴とする請求項１記載の半導体光素子。
【請求項８】
前記第１のＩＶ族元素層及び前記第２のＩＶ族元素層は細線形状に加工されており、前記第２のＩＶ族元素層の幅が前記第１のＩＶ族元素層の幅より細いことを特徴とする請求項１記載の半導体光素子。
【請求項９】
前記第２のＩＶ族元素層を覆うように圧縮歪を有するストレッサが設けられていることを特徴とすることを特徴とする請求項８記載の半導体光素子。
【請求項１０】
第１のＩＶ族元素層の近傍から、第２のＩＶ族元素層の近傍まで、
細線形状に加工された誘電体が延伸するように形成されていることを特徴とする請求項１記載の半導体光素子。
【請求項１１】
前記誘電体の材料が、シリコン、二酸化シリコン、窒化シリコン、またはそれらの組み合わせであることを特徴とする請求項１０記載の半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子に係り、特に、ＩＶ族元素を用いた光素子であって、発光素子を高い効率で発光させ、受光素子を高い感度で動作させるのに好適な半導体光素子に関する。
【背景技術】
【０００２】
インターネット産業を支えるブロード・バンド・ネットワークでは、光通信が採用されている。この光通信における光の送受信には、ＩＩＩ-Ｖ族化合物半導体を用いたレーザ・ダイオードが使用されている。
【０００３】
一方、情報処理や記憶は、シリコンを基幹としたＬＳＩ上で行われており、従来では、ＬＳＩ上の電気的特性を利用して、情報を伝達したり、記憶している。ところが、最近、シリコンを用いた光学素子で、シリコンのチップ間やチップ内といった近距離の光配線や従来の化合物半導体を置き換えて光通信を実現しようとする研究が盛んとなっており、この分野はシリコン・フォトニクスと呼ばれている。これは、世界的に広く普及している洗練されたシリコンのプロセスラインを用いて、光学素子を作ろうとする技術である。現在は、これらのシリコン・ラインで、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor：相補的ＭＯＳ型トランジスタ）に基づくＬＳＩ(Large Scale Integrationの略、大規模集積回路)が生産されているが、将来的には、このようなシリコン・フォトニクスによる光回路をＣＭＯＳ回路と集積したフォトニクスとエレクトロニクスの融合回路技術が実現し、シリコンのチップ内光配線、あるいは、チップ間光配線を実現できると考えられている。シリコン・フォトニクスにおける要素技術としては、シリコンを用いた光導波路、光合分波器、及び光変調器や、ゲルマニウムを用いた受光素子などが挙げられる。
【０００４】
シリコン・フォトニクスにおいて最もチャレンジングな課題であるのが光源である。なぜなら、バルク状態のシリコンやゲルマニウムは間接遷移半導体であるため、極めて発光効率が悪いからである。
【０００５】
そこで、シリコンやゲルマニウムを高効率で発光させるために直接遷移半導体へ変化させる方法が提案されている。
【０００６】
ゲルマニウムを直接遷移半導体へと変える方法のひとつとして、伸長歪みを印加させる方法が知られている。ゲルマニウムに伸長歪みを印加すると、歪みの大きさに応じて伝導帯のΓ点のエネルギーが小さくなる。伸長歪みを与えた結果、Γ点のエネルギーがＬ点のエネルギーよりも小さくなればゲルマニウムは直接遷移型の半導体に変化する（特許文献１〜５、非特許文献１、２）。
【０００７】
非特許文献１では、約２％の伸長歪みを印加することによってゲルマニウムが直接遷移半導体に変化することが報告されている。また、作製方法として特許文献２には、ゲルマニウム層をシリコンウェハー上に直接エピタキシャル成長させ、シリコンとゲルマニウムの熱膨張係数の差を利用して、ゲルマニウム層に伸長歪みを印加させる方法が開示されている。また、ゲルマニウムの伝導帯の底であるＬ点と直接遷移のエネルギーであるΓ点ではエネルギーギャップが０．１３６ｅＶと小さいため、完全に直接遷移にならずとも、キャリアを高密度に注入すればΓ点にもキャリアが注入され、電子と正孔は直接遷移型の再結合を行うことができる。特許文献３には、シリコン基板上に０．２５％の引張歪みを印加したゲルマニウム層をエピタキシャル成長して、直接遷移型にはなっていないものの高濃度のキャリアを注入することによって発光させ、レーザ・ダイオードを作成する技術が開示されている。非特許文献２では、シリコン基板上にエピタキシャル成長したゲルマニウム層を用いて作成したLight Emitting Diode(ＬＥＤ)が開示されている。特許文献４には、シリコンに伸長歪みを印加することによって、発光素子を形成する技術が開示されている。また、特許文献５には、ゲルマニウム層に光を強く閉じ込めることによって生じるパーセル効果を用いたゲルマニウム・レーザ・ダイオードが開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−２９４６２８号公報
【特許文献２】特表２００５−５３０３６０号公報
【特許文献３】特表２００９−５１４２３１号公報
【特許文献４】特開２００７−１７３５９０号公報
【特許文献５】特開２００９−７６４９８号公報
【非特許文献】
【０００９】
【非特許文献１】F. Zhang, V.H. Crespi, フィジカル・レビュー・レターズ(Physical Review Letters), 102, 2009年, p.156401
【非特許文献２】X. Sun, J. Liu, L. C. Kimerling, J. Michel, オプティクス・レターズ(Optics Letters), Vol.34, No. 8, 2009年, p.1198
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述のようにシリコンのチップ内光配線、あるいはチップ間光配線のための発光素子として、ゲルマニウムの直接遷移化やゲルマニウムへの効率的なキャリア注入を実現するために研究が行われている。しかしながら、ゲルマニウム発・受光素子を用いたチップ内光配線は実現されていない。
【００１１】
ゲルマニウム発・受光素子を用いたオンチップ光配線を実現するためには、ゲルマニウム発光素子から発光された光をゲルマニウム受光素子が効率良く受光することが必須である。通常、半導体内のバンド間遷移で生じる発光は、その材料の直接遷移バンドギャップ・エネルギー付近のエネルギーを持つことが知られている。一方、光の吸収に関しては、直接遷移バンドギャップ・エネルギー付近で急激に光吸収係数が変化し、直接遷移バンドギャップ・エネルギーより小さいエネルギーの光に対しては極端に吸収係数が小さい。したがって、発光層と受光層に同一の材料を用いると、発光した光に対する受光層の吸収係数が十分に高くないため、受光感度が低下するという課題がある。
【００１２】
本発明は、上記問題点を解決するためになされたものであり、その目的は、モノリシックに集積され、高い効率で発光可能な発光素子と高い感度で受光可能な受光素子を有するＩＶ族半導体で構成された半導体光素子を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明の半導体光素子では、絶縁膜上の単結晶シリコンをドーピングすることにより、電極とその上に発光層と、受光層とが形成し、発光層と、受光層の間には、細線導波路が形成する。そして、受光層を覆うように圧縮歪を有する窒化シリコンなどで形成されたストレッサを設け、発光層を覆うように伸長歪みを有する窒化シリコンなどで形成されたストレッサを設けて、受光層のバンドギャップ・エネルギーを発光層のバンドギャップ・エネルギーより小さくする。
【発明の効果】
【００１４】
本発明によれば、モノリシックに集積され、高い効率で発光可能な発光素子と高い感度で受光可能な受光素子を有するＩＶ族半導体で構成された半導体光素子を提供することができる。
【図面の簡単な説明】
【００１５】
【図１Ａ】第一の実施形態に係る半導体光素子の発光層近傍の様子(図１ＣのＡ断面)の様子を説明するための断面図である。
【図１Ｂ】第一の実施形態に係る半導体光素子の受光層の近傍の様子(図１ＣのＢ断面)の様子を説明するための断面図である。
【図１Ｃ】第一の実施形態に係る半導体光素子の上面図である(その一)。
【図２Ａ】第一の実施形態に係る半導体光素子の発光層近傍の様子(図２ＣのＡ断面)の様子を説明するための断面図である。
【図２Ｂ】第一の実施形態に係る半導体光素子の受光層の近傍の様子(図２ＣのＢ断面)の様子を説明するための断面図である。
【図２Ｃ】第一の実施形態に係る半導体光素子の上面図である(その二)。
【図３Ａ】第一の実施形態に係る半導体光素子の発光層近傍の様子(図３ＣのＡ断面)の様子を説明するための断面図である。
【図３Ｂ】第一の実施形態に係る半導体光素子の受光層の近傍の様子(図３ＣのＢ断面)の様子を説明するための断面図である。
【図３Ｃ】第一の実施形態に係る半導体光素子の上面図である(その三)。
【図４Ａ】第一の実施形態に係る半導体光素子の発光層近傍の様子(図４ＣのＡ断面)の様子を説明するための断面図である。
【図４Ｂ】第一の実施形態に係る半導体光素子の受光層の近傍の様子(図４ＣのＢ断面)の様子を説明するための断面図である。
【図４Ｃ】第一の実施形態に係る半導体光素子の上面図である(その四)。
【図５Ａ】第二の実施形態に係る半導体光素子の発光層近傍の様子(図５ＣのＡ断面)の様子を説明するための断面図である。
【図５Ｂ】第二の実施形態に係る半導体光素子の受光層の近傍の様子(図５ＣのＢ断面)の様子を説明するための断面図である。
【図５Ｃ】第二の実施形態に係る半導体光素子の上面図である。
【図６Ａ】第三の実施形態に係る半導体光素子の発光層近傍の様子(図５ＣのＡ断面)の様子を説明するための断面図である。
【図６Ｂ】第三の実施形態に係る半導体光素子の受光層の近傍の様子(図５ＣのＢ断面)の様子を説明するための断面図である。
【図６Ｃ】第三の実施形態に係る半導体光素子の上面図である。
【発明を実施するための形態】
【００１６】
以下、本発明に係る各実施形態を、図１Ａ〜図６Ａ、図１Ｂ〜図６Ｂ、図１Ｃ〜図６Ｃを用いて説明する。
【００１７】
〔実施形態１〕
以下、本発明に係る第一の実施形態を、図１Ａ〜図４Ａ、図１Ｂ〜図４Ｂ、図１Ｃ〜図４Ｃを用いて説明する。
【００１８】
図１Ａ〜図４Ｃは、いずれも本発明に係る半導体光素子の製造工程を説明するための図であり、図１Ｃ〜図４Ｃは、半導体光素子の上面図であり、図１Ａ〜図４Ａ、図１Ｂ〜図４Ｂは、それぞれ、図１Ｃ〜図４ＣをラインＡ、図１Ｃ〜図４ＣをラインＢで切り出したときの断面図である。なお、半導体光素子のデバイスとしての完成図は、図４Ａ〜図４Ｃとなる。
【００１９】
本実施形態では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作製したストレッサによって伸張歪みが印加されたゲルマニウム受光素子を用いた半導体光素子とその製造方法について説明する。
【００２０】
以下、順を追って製造工程を説明する。
先ず、図１Ａ、図１Ｂ及び図１Ｃに示すように、支持基板として、シリコン基板１、埋め込み酸化膜（Buried Oxide：ＢＯＸ）として二酸化シリコン層２及びSilicon On Insulator（以下、「ＳＯＩ」と略す）層３が積層されたＳＯＩ基板を用意する。本実施形態で試作したＳＯＩ層３は表面に（１００）面を有しており、プロセス前の初期膜厚は１００ｎｍであった。また、二酸化シリコン層２の膜厚は２０００ｎｍであった。
【００２１】
図１Ａに示すように、シリコン基板１の裏面にも二酸化シリコン（Buried Oxide：ＢＯＸ）層２が形成されている。これは、シリコン基板１のウェハの反りを防止するためのものである。２０００ｎｍと厚い二酸化シリコン層２を形成しているため、シリコン基板１に強い圧縮応力が印加されており、表面と裏面に同じ膜厚だけ形成させることでウェハ全体として反りが低減、あるいは防止される。この裏面の二酸化シリコン層２もプロセス中に無くならないように注意を払わなくてはならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン層２が消失してしまうとウェハ全体が反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念がある。
【００２２】
洗浄工程を施した後、表面を保護するために、ＳＯＩ層３の表面を酸化して厚さ約２０ｎｍの二酸化シリコン層を形成した。二酸化シリコン層はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって、不純物が大気中に抜けるのを抑制する役割がある。また、二酸化シリコン層は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition（ＣＶＤ）などの装置を用いて、表面にのみ堆積させる工程を用いても良い。
【００２３】
次に、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、先ず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２イオン(二酸化フッ素)をイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極４を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐ(リン)イオンをイオン注入することによってＳＯＩ層３中にｎ型拡散層電極５を形成した。引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させた。ｐ型拡散層電極４及びｎ型拡散層電極５はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。このイオン注入工程においては、イオンが注入された部分のＳＯＩ層３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、ＳＯＩ層３の表面のみがアモルファス化し、ＳＯＩ層３が二酸化シリコン層２と隣接している領域には結晶シリコンがのこるようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層３の全てを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せず、多結晶になってしまうという問題が生じる。本実施形態ではＳＯＩ層３の表面のみがアモルファス化するような条件でイオン注入を行うことにより、二酸化シリコン層２と隣接している領域には結晶シリコン層が残っているため、イオン注入後の活性化熱処理などによって結晶性を回復させることができる。
【００２４】
次に、二酸化シリコン層をウェットエッチによって除去した後、ＳＯＩ層３上に不純物濃度が１×１０１７ｃｍ−３以下のゲルマニウム層６を５００ｎｍの膜厚になるようにエピタキシャル成長した。このエピタキシャル成長の過程で、ゲルマニウム層６は、下地のシリコン基板１との熱膨張係数の差によって０．２％程度の伸長歪みを印加されている。
【００２５】
引き続き、レジストを塗布して、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ゲルマニウム層６及びＳＯＩ層３をメサ形状に加工した。この工程によって、ＳＯＩ層を島状（メサ形状）に分離する。この際、デバイス完成後に発光素子と受光素子となる領域の間に細線形状になるようにＳＯＩ層３を加工すると、デバイス完成後に光導波路として使用できる。
【００２６】
引き続き、レジストを除去した後に再び、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に異方性ドライエッチングを施すことによって、ゲルマニウム層６を加工した。加工されたゲルマニウム層６はデバイス完成後に発光層及び受光層として機能する。また、加工されたゲルマニウム層６はデバイス完成後に光閉じ込め層としての役割も担うので、本実施形態ではゲルマニウム層６が細線状の光共振器になるように設計されている。また、本実施形態では示していないが、ゲルマニウム層６をリング状に設計することによって、光導波路端面での反射による損失が無いリング型の光閉じ込め層とするリング型レーザを作製することも可能である。
【００２７】
次に、洗浄工程を施した後、ＣＶＤ等を用いて二酸化シリコン層７を５０ｎｍ堆積した。フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層７を除去し、図２Ａ、図２Ｂ及び図２Ｃの状態とした。なお、加工方法は、異方性ドライエッチングを用いても良い。二酸化シリコン層７は、後の工程において異方性ドライエッチングのエッチストップ(エッチングを抑止する)層としての役割を担っている。
【００２８】
引き続きレジストを除去した後に、膜厚５００ｎｍの圧縮歪・窒化シリコン層８を全面に堆積した。本実施形態で用いた圧縮歪・窒化シリコン層は膜内に圧縮歪を有しており、膨張しようとする性質があるため、接触している物質に対して伸張応力を印加することができる。
【００２９】
次に、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に異方性ドライエッチングを施すことによって、圧縮歪・窒化シリコン層８を加工し、図３Ａ、図３Ｂ及び図３Ｃの状態とした。このとき、デバイス完成後に受光層として機能するゲルマニウム受光層６ｒ上にのみ圧縮歪・窒化シリコン層が残るように加工されているため、受光層にのみ１％の伸張歪みが印加されて受光層のバンドギャップ・エネルギーが小さくなり、長波長の光に対して吸収係数が増大する。すなわち、圧縮歪・窒化シリコン層がストレッサとなっている。
【００３０】
次に、二酸化シリコン層７をフッ酸を用いたウェットエッチングによって除去した後、ＣＶＤ等で再び二酸化シリコン層９を堆積した。フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は、異方性ドライエッチングを用いても良い。引き続き、全面にＴｉＮ層及びＡｌ層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、Ａｌ(アルミニウム)層をウェットエッチングで加工した後にＴｉＮ(チタン・ニッケル)層をウェットエッチングで加工し、その結果、ＴｉＮ電極１０及びＡｌ電極１１を形成した。なお、加工方法は異方性ドライエッチングを用いても良い。引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことにより、図４Ａ、図４Ｂ、及び図４Ｃの状態としてデバイスを完成させた。
【００３１】
本実施形態では示していないが、二酸化シリコン層９を堆積する前に熱酸化によってゲルマニウム層６の表面に二酸化ゲルマニウムを形成し、表面をパッシベート(不動体化)してもよい。ゲルマニウムと二酸化ゲルマニウムの界面の界面準位密度は小さいため、発光層として用いるゲルマニウム発光層６ｓの表面で生じるキャリアの非発光再結合が抑制され、発光効率をさらに向上することができる。
【００３２】
以下、図４Ａ、図４Ｂ及び図４Ｃを用いて、上記で作製したデバイス、すなわちストレッサによって伸張歪みが印加されたゲルマニウム受光素子を有する半導体光素子の構成と、光を送受信するときの動作について説明する。
【００３３】
図４Ａに示すゲルマニウム受光素子と図４Ｂに示すゲルマニウム発光素子がシリコン細線導波路３′を介して設けられている。ゲルマニウム発光素子とゲルマニウム受光素子は電気的に素子分離されている。
【００３４】
先ず、図４Ｂに示すゲルマニウム発光素子の構成を説明する。
【００３５】
ゲルマニウム発光層６ｓは、ｐ型拡散層電極４及びｎ型拡散層電極５と電気的に接続されている。なお、ゲルマニウム発光層６ｓは細線状に加工されており、ゲルマニウム発光層６ｓ中で発光した光が、ゲルマニウム発光層６ｓ中を伝搬する。ゲルマニウム発光層６ｓの両端面は、垂直なミラーに加工されているため、ファブリ・ペロー型の光共振器としての役割も担っている。ｐ型拡散層電極４とｎ型拡散層電極５の間に順方向電流を流すことによって、ゲルマニウム発光層６ｓにキャリアが注入され、電子と正孔がゲルマニウム発光層６ｓ中で再結合して発光した。発光した光は、ゲルマニウム発光層６ｓに閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発振波長は、設計波長である約１６００ｎｍであった。また、レーザ光はシリコン基板１に対して水平に出射され、シリコン細線導波路３′に光が効率よく結合した。
【００３６】
なお、本実施形態の製造方法では、シリコン細線導波路３′は、単結晶シリコンであるが、シリコン細線導波路３′の他の材料としては、二酸化シリコン、窒化シリコン、または、シリコン、二酸化シリコン、窒化シリコンの組み合わせであって良い。
【００３７】
次に、図４Ａに示すゲルマニウム受光素子の構成を説明する。
【００３８】
ゲルマニウム受光層６ｒは、ｐ型拡散層電極４及びｎ型拡散層電極５と電気的に接続されている。ｐ型拡散層電極４とｎ型拡散層電極５の間に逆方向電圧を印加した状態で、シリコン細線導波路３′からゲルマニウム受光層６ｒに光が入力されると、ゲルマニウム受光層６ｒが光を吸収し、電子と正孔を発生し、電気信号へ変換される。このとき、ゲルマニウム受光層６ｒには、１％の伸張歪みが印加されており、ゲルマニウム発光層６ｓよりもバンドギャップエネルギーが小さくなっているため、ゲルマニウム発光層６ｓ中で発光した光を効率良く吸収し、電気信号に変換することができる。ところで、上述の図４Ａ、図４Ｂ及び図４Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させるときには、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
【００３９】
以上、本実施形態によれば、ＩＶ族元素で構成された高い効率で光を受信して、電気信号に変換する半導体光素子を提供することができる。
【００４０】
〔実施形態２〕
以下、本発明に係る第二の実施形態を、図５Ａ、図５Ｂ、図５Ｃを用いて説明する。
【００４１】
図５Ａ〜図５Ｃは、いずれも本発明に係る半導体光素子の製造工程を説明するための図であり、図５Ｃは、半導体光素子の上面図であり、図５Ａは、図５ＣをラインＡ、図５Ｂは、図５ＣをラインＢで切り出したときの断面図である。なお、半導体光素子のデバイスとしての完成図は、図５Ｃとなる。
【００４２】
第一の実施形態は、受光層となるゲルマニウム受光層６ｒの周辺に、圧縮歪・窒化シリコン層８を形成し、ストレッサとしてゲルマニウム受光層６ｒに伸張歪みを印加して、半導体光素子の受光時の効率を良くしようとするものであった。
【００４３】
本実施形態は、逆に、発光層の周辺に、通常のシリコン・プロセスを用いて容易に形成可能な方法によって、伸張歪・窒化シリコン層を形成し、ストレッサとして発光層に圧縮歪みを印加して、半導体光素子の発光時の効率を良くしようとするものである。
【００４４】
なお、第一の実施形態に記載されており、かつ、本実施形態に記載されていない事項は特段の事情がない限り本実施形態にも適用することができる。
【００４５】
本実施形態では、図５Ａ、図５Ｂ及び図５Ｃを用いて、ストレッサによって圧縮歪みが印加されたゲルマニウム発光素子を有する半導体光素子の構成と、光を送受信するときの動作について説明する。
【００４６】
本実施形態の半導体光素子では、図５Ａに示すゲルマニウム受光素子と図５Ｂに示すゲルマニウム発光素子がシリコン細線導波路３′を介して設けられている。ゲルマニウム発光素子とゲルマニウム受光素子は、電気的に素子分離されている。
【００４７】
先ず、図５Ｂに示すゲルマニウム発光素子の構成を説明する。
【００４８】
ゲルマニウム発光層６ｓは、ｐ型拡散層電極４及びｎ型拡散層電極５と電気的に接続されている。なお、ゲルマニウム発光層６ｓは、細線状に加工されており、ゲルマニウム発光層６ｓ中で発光した光がゲルマニウム発光層６ｓ中を伝搬する。ゲルマニウム発光層６ｓの両端面は、垂直なミラーに加工されているため、ファブリ・ペロー型の光共振器としての役割も担っている。また、ゲルマニウム発光層６ｓ上には、伸張歪・窒化シリコン層１２が設けられている。伸張歪・窒化シリコン層１２は、膜内に伸張歪を有しており、圧縮しようとする性質があるため、接触している物質に対して圧縮応力を印加することができる。本実施形態では、ゲルマニウム発光層６ｓに１％の圧縮歪みが印加された。ｐ型拡散層電極４とｎ型拡散層電極５の間に順方向電流を流すことによって、ゲルマニウム発光層６ｓにキャリアが注入され、電子と正孔がゲルマニウム発光層６ｓ中で再結合して発光した。発光した光は、ゲルマニウム発光層６ｓに閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。ゲルマニウム発光層６ｓには、１％の圧縮歪みが印加されており、発振波長は設計波長である約１４５０ｎｍであった。また、レーザ光はシリコン基板１に対して水平に出射され、シリコン細線導波路３′に光が効率よく結合した。
【００４９】
次に、図５Ａに示すゲルマニウム受光素子の構成を説明する。ゲルマニウム受光層６ｒは、ｐ型拡散層電極４及びｎ型拡散層電極５と電気的に接続されている。ｐ型拡散層電極４とｎ型拡散層電極５の間に逆方向電圧を印加した状態で、シリコン細線導波路３′からゲルマニウム受光層６ｒに光が入力されると、ゲルマニウム受光層６ｒが光を吸収し、電子と正孔を発生し、電気信号へ変換される。本実施形態では、ゲルマニウム発光層６ｓで発生した光が１４５０ｎｍの波長であり、ゲルマニウム受光層の直接遷移バンドギャップ・エネルギーより大きなエネルギーであったため、ゲルマニウム受光層６ｒ中で発光した光を効率良く吸収し、電気信号に変換することができる。ところで、上述の図５Ａ、図５Ｂ及び図５Ｃでは、配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
【００５０】
以上、本実施形態によれば、ＩＶ族元素で構成された高い効率で光を発光する半導体光素子を提供することができる。
【００５１】
〔実施形態３〕
以下、本発明に係る第三の実施形態を、図６Ａ、図６Ｂ、図６Ｃを用いて説明する。
【００５２】
図６Ａ〜図６Ｃは、いずれも本発明に係る半導体光素子の製造工程を説明するための図であり、図６Ｃは、半導体光素子の上面図であり、図６Ａは、図６ＣをラインＡ、図６Ｂは、図６ＣをラインＢで切り出したときの断面図である。なお、半導体光素子のデバイスとしての完成図は、図６Ｃとなる。
【００５３】
第一の実施形態は、受光層となるゲルマニウム受光層６ｒの周辺に、圧縮歪・窒化シリコン層８を形成し、ストレッサとしてゲルマニウム受光層６ｒに伸張歪みを印加して、半導体光素子の受光時の効率を良くしようとするものであり、第二の実施形態は、発光層となるゲルマニウム発光層６ｓの周辺に、伸張歪・窒化シリコン層８を形成し、ストレッサとしてゲルマニウム発光層６ｓに伸張歪みを印加して、半導体光素子の発光時の効率を良くしようとするものであった。
【００５４】
なお、第一の実施形態に記載されており、かつ、本実施形態に記載されていない事項は特段の事情がない限り本実施形態にも適用することができる。
【００５５】
本実施形態は、受光層となるゲルマニウム層と、発光層となるゲルマニウム層の形状を工夫することにより、光の送受信の効率を良くしようとするものである。
【００５６】
本実施形態ではゲルマニウム受光層６ｒ及びゲルマニウム発光層６ｓがいずれも細線形状に加工されている。発明者の検討によれば、細線状のゲルマニウム上にストレッサを設けた時、細線の幅を細くするほどゲルマニウムに強い歪みが生じることを見出した。したがって、本実施形態ではゲルマニウム受光層６ｒの幅をゲルマニウム発光層６ｓよりも細く加工することによってゲルマニウム受光層６ｒに、より大きな歪みを印加できることを特徴としている。
【００５７】
本実施形態では、図６Ａ、図６Ｂ及び図６Ｃを用いて、ゲルマニウム受光層６ｒの幅をゲルマニウム発光層６ｓよりも細く加工した半導体光素子の構成と、光を送受信するときの動作について説明する。
【００５８】
図６Ａに示すゲルマニウム受光素子と図６Ｂに示すゲルマニウム発光素子がシリコン細線導波路３′を介して設けられている。ゲルマニウム発光素子とゲルマニウム受光素子は電気的に素子分離されている。
【００５９】
先ず、図６Ａに示すゲルマニウム発光素子の構成を説明する。
【００６０】
ゲルマニウム発光層６ｓは、ｐ型拡散層電極４及びｎ型拡散層電極５と電気的に接続されている。なお、ゲルマニウム発光層６ｓは細線状に加工されており、ゲルマニウム発光層６ｓ中で発光した光がゲルマニウム発光層６ｓ中を伝搬する。ゲルマニウム発光層６ｓの両端面は、垂直なミラーに加工されているため、ファブリ・ペロー型の光共振器としての役割も担っている。また、ゲルマニウム発光層６ｓ上には圧縮歪・窒化シリコン層８が設けられている。圧縮歪・窒化シリコン層８は膜内に圧縮歪を有しており、伸張しようとする性質があるため、接触している物質に対して伸張応力を印加することができる。本実施形態ではゲルマニウム発光層６ｓに０．５％の伸張歪みが印加された。ｐ型拡散層電極４とｎ型拡散層電極５の間に順方向電流を流すことによって、ゲルマニウム発光層６ｓにキャリアが注入され、電子と正孔がゲルマニウム発光層６ｓ中で再結合して発光した。発光した光は、ゲルマニウム発光層６ｓに閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。ゲルマニウム発光層６ｓには０．５％の伸張歪みが印加されており、発振波長は設計波長である約１７００ｎｍであった。本実施形態では、ゲルマニウム発光層６ｓに伸張歪みが印加されており、第一の実施形態で用いたゲルマニウム発光素子に比べて発光効率が１０倍向上していた。また、レーザ光はシリコン基板１に対して水平に出射され、シリコン細線導波路３′に光が効率よく結合した。
【００６１】
次に、図６Ａに示すゲルマニウム受光素子の構成を説明する。ゲルマニウム受光層６ｒは、ｐ型拡散層電極４及びｎ型拡散層電極５と電気的に接続されている。
【００６２】
ｐ型拡散層電極４とｎ型拡散層電極５の間に逆方向電圧を印加した状態で、シリコン細線導波路３′からゲルマニウム受光層６ｒに光が入力されると、ゲルマニウム受光層６ｒが光を吸収し、電子と正孔を発生し、電気信号へ変換される。このとき、ゲルマニウム受光層６ｒには１．５％の伸張歪みが印加されており、ゲルマニウム発光層６よりもバンドギャップエネルギーが小さくなっているため(ゲルマニウム受光層６ｒの伸張歪みは、ゲルマニウム発光層６ｓに加えられる伸張歪み０．５％の３倍になる)、ゲルマニウム発光層６ｓ中で発光した光を効率良く吸収し、電気信号に変換することができる。
【００６３】
ところで、上述の図６Ａ、図６Ｂ及び図６Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことができる。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。
【００６４】
以上、本実施形態によれば、ＩＶ族元素で構成された高効率な光を発光し、高い感度で、受光して電気信号に変化する半導体光素子を提供することができる。
【符号の説明】
【００６５】
１…シリコン基板、２…二酸化シリコン層（ＢＯＸ層）、３…ＳＯＩ層、４…ｐ型拡散層（ｐ型拡散層電極）、５…ｎ型拡散層（ｎ型拡散層電極）、６…ゲルマニウム層、６ｒ…ゲルマニウム受光層、６ｓ…ゲルマニウム発光層、７…二酸化シリコン層、８…圧縮歪・窒化シリコン層、９…二酸化シリコン層、１０…ＴｉＮ電極、１１…Ａｌ電極、１２…伸張歪・窒化シリコン層。
【図１Ａ】
2015179749.tif 000003
【図１Ｂ】
2015179749.tif 000004
【図１Ｃ】
2015179749.tif 000005
【図２Ａ】
2015179749.tif 000006
【図２Ｂ】
2015179749.tif 000007
【図２Ｃ】
2015179749.tif 000008
【図３Ａ】
2015179749.tif 000009
【図３Ｂ】
2015179749.tif 000010
【図３Ｃ】
2015179749.tif 000011
【図４Ａ】
2015179749.tif 000012
【図４Ｂ】
2015179749.tif 000013
【図４Ｃ】
2015179749.tif 000014
【図５Ａ】
2015179749.tif 000015
【図５Ｂ】
2015179749.tif 000016
【図５Ｃ】
2015179749.tif 000017
【図６Ａ】
2015179749.tif 000018
【図６Ｂ】
2015179749.tif 000019
【図６Ｃ】
2015179749.tif 000020